--- /srv/rebuilderd/tmp/rebuilderdbZuw3N/inputs/qemu-user_10.2.2+ds-1_armhf.deb +++ /srv/rebuilderd/tmp/rebuilderdbZuw3N/out/qemu-user_10.2.2+ds-1_armhf.deb ├── file list │ @@ -1,3 +1,3 @@ │ -rw-r--r-- 0 0 0 4 2026-03-19 20:33:29.000000 debian-binary │ --rw-r--r-- 0 0 0 2252 2026-03-19 20:33:29.000000 control.tar.xz │ --rw-r--r-- 0 0 0 29132376 2026-03-19 20:33:29.000000 data.tar.xz │ +-rw-r--r-- 0 0 0 2248 2026-03-19 20:33:29.000000 control.tar.xz │ +-rw-r--r-- 0 0 0 29139504 2026-03-19 20:33:29.000000 data.tar.xz ├── control.tar.xz │ ├── control.tar │ │ ├── ./md5sums │ │ │ ├── ./md5sums │ │ │ │┄ Files differ ├── data.tar.xz │ ├── data.tar │ │ ├── ./usr/bin/qemu-arm │ │ │┄ File has been modified after NT_GNU_BUILD_ID has been applied. │ │ │ ├── readelf --wide --program-header {} │ │ │ │ @@ -1,19 +1,19 @@ │ │ │ │ │ │ │ │ Elf file type is EXEC (Executable file) │ │ │ │ Entry point 0x11839 │ │ │ │ There are 8 program headers, starting at offset 52 │ │ │ │ │ │ │ │ Program Headers: │ │ │ │ Type Offset VirtAddr PhysAddr FileSiz MemSiz Flg Align │ │ │ │ - ARM_EXIDX 0x8446b8 0x008546b8 0x008546b8 0x00c50 0x00c50 R 0x4 │ │ │ │ - LOAD 0x000000 0x00010000 0x00010000 0x84532c 0x84532c R E 0x10000 │ │ │ │ + ARM_EXIDX 0x844638 0x00854638 0x00854638 0x00c50 0x00c50 R 0x4 │ │ │ │ + LOAD 0x000000 0x00010000 0x00010000 0x8452ac 0x8452ac R E 0x10000 │ │ │ │ LOAD 0x84c6d4 0x0086c6d4 0x0086c6d4 0xe5e14 0x2113058 RW 0x10000 │ │ │ │ NOTE 0x000134 0x00010134 0x00010134 0x00024 0x00024 R 0x4 │ │ │ │ - NOTE 0x84530c 0x0085530c 0x0085530c 0x00020 0x00020 R 0x4 │ │ │ │ + NOTE 0x84528c 0x0085528c 0x0085528c 0x00020 0x00020 R 0x4 │ │ │ │ TLS 0x84c6d4 0x0086c6d4 0x0086c6d4 0x00044 0x000e8 R 0x4 │ │ │ │ GNU_STACK 0x000000 0x00000000 0x00000000 0x00000 0x00000 RW 0x10 │ │ │ │ GNU_RELRO 0x84c6d4 0x0086c6d4 0x0086c6d4 0xa392c 0xa392c R 0x1 │ │ │ │ │ │ │ │ Section to Segment mapping: │ │ │ │ Segment Sections... │ │ │ │ 00 .ARM.exidx │ │ │ ├── readelf --wide --sections {} │ │ │ │ @@ -3,22 +3,22 @@ │ │ │ │ Section Headers: │ │ │ │ [Nr] Name Type Addr Off Size ES Flg Lk Inf Al │ │ │ │ [ 0] NULL 00000000 000000 000000 00 0 0 0 │ │ │ │ [ 1] .note.gnu.build-id NOTE 00010134 000134 000024 00 A 0 0 4 │ │ │ │ [ 2] .rel.dyn REL 00010158 000158 000010 08 A 0 0 4 │ │ │ │ [ 3] .init PROGBITS 00010168 000168 00000c 00 AX 0 0 4 │ │ │ │ [ 4] .iplt PROGBITS 00010174 000174 000020 00 AX 0 0 4 │ │ │ │ - [ 5] .text PROGBITS 000101c0 0001c0 2c8070 00 AX 0 0 64 │ │ │ │ - [ 6] .fini PROGBITS 002d8230 2c8230 000008 00 AX 0 0 4 │ │ │ │ - [ 7] .rodata PROGBITS 002d8238 2c8238 57bfdc 00 A 0 0 8 │ │ │ │ - [ 8] .stapsdt.base PROGBITS 00854214 844214 000001 00 A 0 0 1 │ │ │ │ - [ 9] .ARM.extab PROGBITS 00854218 844218 00049d 00 A 0 0 4 │ │ │ │ - [10] .ARM.exidx ARM_EXIDX 008546b8 8446b8 000c50 00 AL 5 0 4 │ │ │ │ - [11] .eh_frame PROGBITS 00855308 845308 000004 00 A 0 0 4 │ │ │ │ - [12] .note.ABI-tag NOTE 0085530c 84530c 000020 00 A 0 0 4 │ │ │ │ + [ 5] .text PROGBITS 000101c0 0001c0 2c7ff0 00 AX 0 0 64 │ │ │ │ + [ 6] .fini PROGBITS 002d81b0 2c81b0 000008 00 AX 0 0 4 │ │ │ │ + [ 7] .rodata PROGBITS 002d81b8 2c81b8 57bfdc 00 A 0 0 8 │ │ │ │ + [ 8] .stapsdt.base PROGBITS 00854194 844194 000001 00 A 0 0 1 │ │ │ │ + [ 9] .ARM.extab PROGBITS 00854198 844198 00049d 00 A 0 0 4 │ │ │ │ + [10] .ARM.exidx ARM_EXIDX 00854638 844638 000c50 00 AL 5 0 4 │ │ │ │ + [11] .eh_frame PROGBITS 00855288 845288 000004 00 A 0 0 4 │ │ │ │ + [12] .note.ABI-tag NOTE 0085528c 84528c 000020 00 A 0 0 4 │ │ │ │ [13] .tdata PROGBITS 0086c6d4 84c6d4 000044 00 WAT 0 0 4 │ │ │ │ [14] .tbss NOBITS 0086c718 84c718 0000a4 00 WAT 0 0 4 │ │ │ │ [15] .init_array INIT_ARRAY 0086c718 84c718 00008c 04 WA 0 0 4 │ │ │ │ [16] .fini_array FINI_ARRAY 0086c7a4 84c7a4 000004 04 WA 0 0 4 │ │ │ │ [17] .data.rel.ro PROGBITS 0086c7a8 84c7a8 0a3304 00 WA 0 0 8 │ │ │ │ [18] .got PROGBITS 0090faac 8efaac 000554 04 WA 0 0 4 │ │ │ │ [19] .data PROGBITS 00910000 8f0000 0424e8 00 WA 0 0 8 │ │ │ ├── readelf --wide --notes {} │ │ │ │ @@ -1,327 +1,327 @@ │ │ │ │ │ │ │ │ Displaying notes found in: .note.gnu.build-id │ │ │ │ Owner Data size Description │ │ │ │ - GNU 0x00000014 NT_GNU_BUILD_ID (unique build ID bitstring) Build ID: 2c24dcbfb6130b9271bf5da42063a73a813849f3 │ │ │ │ + GNU 0x00000014 NT_GNU_BUILD_ID (unique build ID bitstring) Build ID: 31a8ce2ede9c2fce56268dc410b7bce748347fb8 │ │ │ │ │ │ │ │ Displaying notes found in: .note.ABI-tag │ │ │ │ Owner Data size Description │ │ │ │ GNU 0x00000010 NT_GNU_ABI_TAG (ABI version tag) OS: Linux, ABI: 3.2.0 │ │ │ │ │ │ │ │ Displaying notes found in: .note.stapsdt │ │ │ │ Owner Data size Description │ │ │ │ stapsdt 0x00000029 NT_STAPSDT (SystemTap probe descriptors) Provider: libc │ │ │ │ Name: setjmp │ │ │ │ - Location: 0x0028443c, Base: 0x00854214, Semaphore: 0x00000000 │ │ │ │ + Location: 0x002843bc, Base: 0x00854194, Semaphore: 0x00000000 │ │ │ │ Arguments: 4@r0 -4@r1 4@r14 │ │ │ │ stapsdt 0x0000002c NT_STAPSDT (SystemTap probe descriptors) Provider: libc │ │ │ │ Name: lll_lock_wait_private │ │ │ │ - Location: 0x00298ff0, Base: 0x00854214, Semaphore: 0x00000000 │ │ │ │ + Location: 0x00298f70, Base: 0x00854194, Semaphore: 0x00000000 │ │ │ │ Arguments: 4@r4 │ │ │ │ stapsdt 0x00000024 NT_STAPSDT (SystemTap probe descriptors) Provider: libc │ │ │ │ Name: lll_lock_wait │ │ │ │ - Location: 0x00299042, Base: 0x00854214, Semaphore: 0x00000000 │ │ │ │ + Location: 0x00298fc2, Base: 0x00854194, Semaphore: 0x00000000 │ │ │ │ Arguments: 4@r4 │ │ │ │ stapsdt 0x00000025 NT_STAPSDT (SystemTap probe descriptors) Provider: libc │ │ │ │ Name: cond_broadcast │ │ │ │ - Location: 0x00299204, Base: 0x00854214, Semaphore: 0x00000000 │ │ │ │ + Location: 0x00299184, Base: 0x00854194, Semaphore: 0x00000000 │ │ │ │ Arguments: 4@r0 │ │ │ │ stapsdt 0x00000023 NT_STAPSDT (SystemTap probe descriptors) Provider: libc │ │ │ │ Name: cond_destroy │ │ │ │ - Location: 0x00299492, Base: 0x00854214, Semaphore: 0x00000000 │ │ │ │ + Location: 0x00299412, Base: 0x00854194, Semaphore: 0x00000000 │ │ │ │ Arguments: 4@r0 │ │ │ │ stapsdt 0x00000025 NT_STAPSDT (SystemTap probe descriptors) Provider: libc │ │ │ │ Name: cond_init │ │ │ │ - Location: 0x00299518, Base: 0x00854214, Semaphore: 0x00000000 │ │ │ │ + Location: 0x00299498, Base: 0x00854194, Semaphore: 0x00000000 │ │ │ │ Arguments: 4@r3 4@r4 │ │ │ │ stapsdt 0x00000022 NT_STAPSDT (SystemTap probe descriptors) Provider: libc │ │ │ │ Name: cond_signal │ │ │ │ - Location: 0x00299520, Base: 0x00854214, Semaphore: 0x00000000 │ │ │ │ + Location: 0x002994a0, Base: 0x00854194, Semaphore: 0x00000000 │ │ │ │ Arguments: 4@r0 │ │ │ │ stapsdt 0x00000025 NT_STAPSDT (SystemTap probe descriptors) Provider: libc │ │ │ │ Name: cond_wait │ │ │ │ - Location: 0x00299992, Base: 0x00854214, Semaphore: 0x00000000 │ │ │ │ + Location: 0x00299912, Base: 0x00854194, Semaphore: 0x00000000 │ │ │ │ Arguments: 4@r0 4@r1 │ │ │ │ stapsdt 0x00000025 NT_STAPSDT (SystemTap probe descriptors) Provider: libc │ │ │ │ Name: cond_wait │ │ │ │ - Location: 0x00299afa, Base: 0x00854214, Semaphore: 0x00000000 │ │ │ │ + Location: 0x00299a7a, Base: 0x00854194, Semaphore: 0x00000000 │ │ │ │ Arguments: 4@r0 4@r1 │ │ │ │ stapsdt 0x00000025 NT_STAPSDT (SystemTap probe descriptors) Provider: libc │ │ │ │ Name: cond_wait │ │ │ │ - Location: 0x00299c78, Base: 0x00854214, Semaphore: 0x00000000 │ │ │ │ + Location: 0x00299bf8, Base: 0x00854194, Semaphore: 0x00000000 │ │ │ │ Arguments: 4@r0 4@r6 │ │ │ │ stapsdt 0x0000002e NT_STAPSDT (SystemTap probe descriptors) Provider: libc │ │ │ │ Name: pthread_start │ │ │ │ - Location: 0x0029a17e, Base: 0x00854214, Semaphore: 0x00000000 │ │ │ │ + Location: 0x0029a0fe, Base: 0x00854194, Semaphore: 0x00000000 │ │ │ │ Arguments: 4@r4 4@r3 4@r2 │ │ │ │ stapsdt 0x00000034 NT_STAPSDT (SystemTap probe descriptors) Provider: libc │ │ │ │ Name: pthread_create │ │ │ │ - Location: 0x0029a7d6, Base: 0x00854214, Semaphore: 0x00000000 │ │ │ │ + Location: 0x0029a756, Base: 0x00854194, Semaphore: 0x00000000 │ │ │ │ Arguments: 4@r3 4@r7 4@r2 4@r1 │ │ │ │ stapsdt 0x00000023 NT_STAPSDT (SystemTap probe descriptors) Provider: libc │ │ │ │ Name: pthread_join │ │ │ │ - Location: 0x0029b3ec, Base: 0x00854214, Semaphore: 0x00000000 │ │ │ │ + Location: 0x0029b36c, Base: 0x00854194, Semaphore: 0x00000000 │ │ │ │ Arguments: 4@r4 │ │ │ │ stapsdt 0x00000032 NT_STAPSDT (SystemTap probe descriptors) Provider: libc │ │ │ │ Name: pthread_join_ret │ │ │ │ - Location: 0x0029b436, Base: 0x00854214, Semaphore: 0x00000000 │ │ │ │ + Location: 0x0029b3b6, Base: 0x00854194, Semaphore: 0x00000000 │ │ │ │ Arguments: 4@r4 -4@r2 4@r5 │ │ │ │ stapsdt 0x00000025 NT_STAPSDT (SystemTap probe descriptors) Provider: libc │ │ │ │ Name: mutex_acquired │ │ │ │ - Location: 0x0029b900, Base: 0x00854214, Semaphore: 0x00000000 │ │ │ │ + Location: 0x0029b880, Base: 0x00854194, Semaphore: 0x00000000 │ │ │ │ Arguments: 4@r4 │ │ │ │ stapsdt 0x00000022 NT_STAPSDT (SystemTap probe descriptors) Provider: libc │ │ │ │ Name: mutex_entry │ │ │ │ - Location: 0x0029bc02, Base: 0x00854214, Semaphore: 0x00000000 │ │ │ │ + Location: 0x0029bb82, Base: 0x00854194, Semaphore: 0x00000000 │ │ │ │ Arguments: 4@r0 │ │ │ │ stapsdt 0x00000025 NT_STAPSDT (SystemTap probe descriptors) Provider: libc │ │ │ │ Name: mutex_acquired │ │ │ │ - Location: 0x0029bc42, Base: 0x00854214, Semaphore: 0x00000000 │ │ │ │ + Location: 0x0029bbc2, Base: 0x00854194, Semaphore: 0x00000000 │ │ │ │ Arguments: 4@r3 │ │ │ │ stapsdt 0x00000024 NT_STAPSDT (SystemTap probe descriptors) Provider: libc │ │ │ │ Name: mutex_destroy │ │ │ │ - Location: 0x0029bf34, Base: 0x00854214, Semaphore: 0x00000000 │ │ │ │ + Location: 0x0029beb4, Base: 0x00854194, Semaphore: 0x00000000 │ │ │ │ Arguments: 4@r0 │ │ │ │ stapsdt 0x00000021 NT_STAPSDT (SystemTap probe descriptors) Provider: libc │ │ │ │ Name: mutex_init │ │ │ │ - Location: 0x0029bfbe, Base: 0x00854214, Semaphore: 0x00000000 │ │ │ │ + Location: 0x0029bf3e, Base: 0x00854194, Semaphore: 0x00000000 │ │ │ │ Arguments: 4@r4 │ │ │ │ stapsdt 0x00000025 NT_STAPSDT (SystemTap probe descriptors) Provider: libc │ │ │ │ Name: mutex_acquired │ │ │ │ - Location: 0x0029c31a, Base: 0x00854214, Semaphore: 0x00000000 │ │ │ │ + Location: 0x0029c29a, Base: 0x00854194, Semaphore: 0x00000000 │ │ │ │ Arguments: 4@r4 │ │ │ │ stapsdt 0x00000022 NT_STAPSDT (SystemTap probe descriptors) Provider: libc │ │ │ │ Name: mutex_entry │ │ │ │ - Location: 0x0029c61c, Base: 0x00854214, Semaphore: 0x00000000 │ │ │ │ + Location: 0x0029c59c, Base: 0x00854194, Semaphore: 0x00000000 │ │ │ │ Arguments: 4@r0 │ │ │ │ stapsdt 0x00000025 NT_STAPSDT (SystemTap probe descriptors) Provider: libc │ │ │ │ Name: mutex_acquired │ │ │ │ - Location: 0x0029c66c, Base: 0x00854214, Semaphore: 0x00000000 │ │ │ │ + Location: 0x0029c5ec, Base: 0x00854194, Semaphore: 0x00000000 │ │ │ │ Arguments: 4@r3 │ │ │ │ stapsdt 0x00000024 NT_STAPSDT (SystemTap probe descriptors) Provider: libc │ │ │ │ Name: mutex_release │ │ │ │ - Location: 0x0029ce20, Base: 0x00854214, Semaphore: 0x00000000 │ │ │ │ + Location: 0x0029cda0, Base: 0x00854194, Semaphore: 0x00000000 │ │ │ │ Arguments: 4@r4 │ │ │ │ stapsdt 0x00000024 NT_STAPSDT (SystemTap probe descriptors) Provider: libc │ │ │ │ Name: mutex_release │ │ │ │ - Location: 0x0029cf3c, Base: 0x00854214, Semaphore: 0x00000000 │ │ │ │ + Location: 0x0029cebc, Base: 0x00854194, Semaphore: 0x00000000 │ │ │ │ Arguments: 4@r4 │ │ │ │ stapsdt 0x00000024 NT_STAPSDT (SystemTap probe descriptors) Provider: libc │ │ │ │ Name: mutex_release │ │ │ │ - Location: 0x0029d13a, Base: 0x00854214, Semaphore: 0x00000000 │ │ │ │ + Location: 0x0029d0ba, Base: 0x00854194, Semaphore: 0x00000000 │ │ │ │ Arguments: 4@r3 │ │ │ │ stapsdt 0x00000025 NT_STAPSDT (SystemTap probe descriptors) Provider: libc │ │ │ │ Name: rwlock_destroy │ │ │ │ - Location: 0x0029d3ec, Base: 0x00854214, Semaphore: 0x00000000 │ │ │ │ + Location: 0x0029d36c, Base: 0x00854194, Semaphore: 0x00000000 │ │ │ │ Arguments: 4@r0 │ │ │ │ stapsdt 0x00000023 NT_STAPSDT (SystemTap probe descriptors) Provider: libc │ │ │ │ Name: rdlock_entry │ │ │ │ - Location: 0x0029d42a, Base: 0x00854214, Semaphore: 0x00000000 │ │ │ │ + Location: 0x0029d3aa, Base: 0x00854194, Semaphore: 0x00000000 │ │ │ │ Arguments: 4@r0 │ │ │ │ stapsdt 0x0000002a NT_STAPSDT (SystemTap probe descriptors) Provider: libc │ │ │ │ Name: rdlock_acquire_read │ │ │ │ - Location: 0x0029d45e, Base: 0x00854214, Semaphore: 0x00000000 │ │ │ │ + Location: 0x0029d3de, Base: 0x00854194, Semaphore: 0x00000000 │ │ │ │ Arguments: 4@r4 │ │ │ │ stapsdt 0x00000024 NT_STAPSDT (SystemTap probe descriptors) Provider: libc │ │ │ │ Name: rwlock_unlock │ │ │ │ - Location: 0x0029d6f4, Base: 0x00854214, Semaphore: 0x00000000 │ │ │ │ + Location: 0x0029d674, Base: 0x00854194, Semaphore: 0x00000000 │ │ │ │ Arguments: 4@r0 │ │ │ │ stapsdt 0x00000023 NT_STAPSDT (SystemTap probe descriptors) Provider: libc │ │ │ │ Name: wrlock_entry │ │ │ │ - Location: 0x0029d870, Base: 0x00854214, Semaphore: 0x00000000 │ │ │ │ + Location: 0x0029d7f0, Base: 0x00854194, Semaphore: 0x00000000 │ │ │ │ Arguments: 4@r0 │ │ │ │ stapsdt 0x0000002b NT_STAPSDT (SystemTap probe descriptors) Provider: libc │ │ │ │ Name: wrlock_acquire_write │ │ │ │ - Location: 0x0029d8d4, Base: 0x00854214, Semaphore: 0x00000000 │ │ │ │ + Location: 0x0029d854, Base: 0x00854194, Semaphore: 0x00000000 │ │ │ │ Arguments: 4@r4 │ │ │ │ stapsdt 0x00000034 NT_STAPSDT (SystemTap probe descriptors) Provider: libc │ │ │ │ Name: memory_mallopt_arena_max │ │ │ │ - Location: 0x0029ed80, Base: 0x00854214, Semaphore: 0x00000000 │ │ │ │ + Location: 0x0029ed00, Base: 0x00854194, Semaphore: 0x00000000 │ │ │ │ Arguments: 4@r2 4@r1 │ │ │ │ stapsdt 0x00000035 NT_STAPSDT (SystemTap probe descriptors) Provider: libc │ │ │ │ Name: memory_mallopt_arena_test │ │ │ │ - Location: 0x0029ed94, Base: 0x00854214, Semaphore: 0x00000000 │ │ │ │ + Location: 0x0029ed14, Base: 0x00854194, Semaphore: 0x00000000 │ │ │ │ Arguments: 4@r2 4@r1 │ │ │ │ stapsdt 0x00000037 NT_STAPSDT (SystemTap probe descriptors) Provider: libc │ │ │ │ Name: memory_tunable_tcache_count │ │ │ │ - Location: 0x0029edae, Base: 0x00854214, Semaphore: 0x00000000 │ │ │ │ + Location: 0x0029ed2e, Base: 0x00854194, Semaphore: 0x00000000 │ │ │ │ Arguments: 4@r3 4@r1 │ │ │ │ stapsdt 0x00000040 NT_STAPSDT (SystemTap probe descriptors) Provider: libc │ │ │ │ Name: memory_tunable_tcache_unsorted_limit │ │ │ │ - Location: 0x0029edc0, Base: 0x00854214, Semaphore: 0x00000000 │ │ │ │ + Location: 0x0029ed40, Base: 0x00854194, Semaphore: 0x00000000 │ │ │ │ Arguments: 4@r2 4@r1 │ │ │ │ stapsdt 0x00000031 NT_STAPSDT (SystemTap probe descriptors) Provider: libc │ │ │ │ Name: memory_mallopt_mxfast │ │ │ │ - Location: 0x0029edd8, Base: 0x00854214, Semaphore: 0x00000000 │ │ │ │ + Location: 0x0029ed58, Base: 0x00854194, Semaphore: 0x00000000 │ │ │ │ Arguments: 4@r3 4@r2 │ │ │ │ stapsdt 0x0000003b NT_STAPSDT (SystemTap probe descriptors) Provider: libc │ │ │ │ Name: memory_tunable_tcache_max_bytes │ │ │ │ - Location: 0x0029ee2a, Base: 0x00854214, Semaphore: 0x00000000 │ │ │ │ + Location: 0x0029edaa, Base: 0x00854194, Semaphore: 0x00000000 │ │ │ │ Arguments: 4@r2 4@r4 │ │ │ │ stapsdt 0x0000003b NT_STAPSDT (SystemTap probe descriptors) Provider: libc │ │ │ │ Name: memory_mallopt_mmap_max │ │ │ │ - Location: 0x0029ee5e, Base: 0x00854214, Semaphore: 0x00000000 │ │ │ │ + Location: 0x0029edde, Base: 0x00854194, Semaphore: 0x00000000 │ │ │ │ Arguments: -4@r2 -4@r1 -4@r0 │ │ │ │ stapsdt 0x0000003f NT_STAPSDT (SystemTap probe descriptors) Provider: libc │ │ │ │ Name: memory_mallopt_trim_threshold │ │ │ │ - Location: 0x0029ee76, Base: 0x00854214, Semaphore: 0x00000000 │ │ │ │ + Location: 0x0029edf6, Base: 0x00854194, Semaphore: 0x00000000 │ │ │ │ Arguments: 4@r2 4@r1 -4@r0 │ │ │ │ stapsdt 0x00000034 NT_STAPSDT (SystemTap probe descriptors) Provider: libc │ │ │ │ Name: memory_mallopt_perturb │ │ │ │ - Location: 0x0029ee8c, Base: 0x00854214, Semaphore: 0x00000000 │ │ │ │ + Location: 0x0029ee0c, Base: 0x00854194, Semaphore: 0x00000000 │ │ │ │ Arguments: -4@r2 -4@r1 │ │ │ │ stapsdt 0x00000038 NT_STAPSDT (SystemTap probe descriptors) Provider: libc │ │ │ │ Name: memory_mallopt_top_pad │ │ │ │ - Location: 0x0029eea2, Base: 0x00854214, Semaphore: 0x00000000 │ │ │ │ + Location: 0x0029ee22, Base: 0x00854194, Semaphore: 0x00000000 │ │ │ │ Arguments: 4@r2 4@r1 -4@r0 │ │ │ │ stapsdt 0x0000003f NT_STAPSDT (SystemTap probe descriptors) Provider: libc │ │ │ │ Name: memory_mallopt_mmap_threshold │ │ │ │ - Location: 0x0029eeba, Base: 0x00854214, Semaphore: 0x00000000 │ │ │ │ + Location: 0x0029ee3a, Base: 0x00854194, Semaphore: 0x00000000 │ │ │ │ Arguments: 4@r2 4@r1 -4@r0 │ │ │ │ stapsdt 0x00000033 NT_STAPSDT (SystemTap probe descriptors) Provider: libc │ │ │ │ Name: memory_arena_reuse_free_list │ │ │ │ - Location: 0x0029f782, Base: 0x00854214, Semaphore: 0x00000000 │ │ │ │ + Location: 0x0029f702, Base: 0x00854194, Semaphore: 0x00000000 │ │ │ │ Arguments: 4@r3 │ │ │ │ stapsdt 0x0000002b NT_STAPSDT (SystemTap probe descriptors) Provider: libc │ │ │ │ Name: memory_heap_new │ │ │ │ - Location: 0x0029f90a, Base: 0x00854214, Semaphore: 0x00000000 │ │ │ │ + Location: 0x0029f88a, Base: 0x00854194, Semaphore: 0x00000000 │ │ │ │ Arguments: 4@r4 4@r5 │ │ │ │ stapsdt 0x0000002e NT_STAPSDT (SystemTap probe descriptors) Provider: libc │ │ │ │ Name: memory_arena_reuse │ │ │ │ - Location: 0x0029faea, Base: 0x00854214, Semaphore: 0x00000000 │ │ │ │ + Location: 0x0029fa6a, Base: 0x00854194, Semaphore: 0x00000000 │ │ │ │ Arguments: 4@r6 4@r1 │ │ │ │ stapsdt 0x00000038 NT_STAPSDT (SystemTap probe descriptors) Provider: libc │ │ │ │ Name: memory_arena_reuse_wait │ │ │ │ - Location: 0x0029fb80, Base: 0x00854214, Semaphore: 0x00000000 │ │ │ │ + Location: 0x0029fb00, Base: 0x00854194, Semaphore: 0x00000000 │ │ │ │ Arguments: 4@r6 4@r6 4@r1 │ │ │ │ stapsdt 0x0000002c NT_STAPSDT (SystemTap probe descriptors) Provider: libc │ │ │ │ Name: memory_arena_new │ │ │ │ - Location: 0x0029fc74, Base: 0x00854214, Semaphore: 0x00000000 │ │ │ │ + Location: 0x0029fbf4, Base: 0x00854194, Semaphore: 0x00000000 │ │ │ │ Arguments: 4@r6 4@r4 │ │ │ │ stapsdt 0x0000002e NT_STAPSDT (SystemTap probe descriptors) Provider: libc │ │ │ │ Name: memory_arena_retry │ │ │ │ - Location: 0x0029fdd0, Base: 0x00854214, Semaphore: 0x00000000 │ │ │ │ + Location: 0x0029fd50, Base: 0x00854194, Semaphore: 0x00000000 │ │ │ │ Arguments: 4@r1 4@r0 │ │ │ │ stapsdt 0x0000002d NT_STAPSDT (SystemTap probe descriptors) Provider: libc │ │ │ │ Name: memory_sbrk_less │ │ │ │ - Location: 0x002a0122, Base: 0x00854214, Semaphore: 0x00000000 │ │ │ │ + Location: 0x002a00a2, Base: 0x00854194, Semaphore: 0x00000000 │ │ │ │ Arguments: 4@r0 -4@r3 │ │ │ │ stapsdt 0x0000002c NT_STAPSDT (SystemTap probe descriptors) Provider: libc │ │ │ │ Name: memory_heap_free │ │ │ │ - Location: 0x002a0280, Base: 0x00854214, Semaphore: 0x00000000 │ │ │ │ + Location: 0x002a0200, Base: 0x00854194, Semaphore: 0x00000000 │ │ │ │ Arguments: 4@r0 4@r3 │ │ │ │ stapsdt 0x0000002c NT_STAPSDT (SystemTap probe descriptors) Provider: libc │ │ │ │ Name: memory_heap_less │ │ │ │ - Location: 0x002a0382, Base: 0x00854214, Semaphore: 0x00000000 │ │ │ │ + Location: 0x002a0302, Base: 0x00854194, Semaphore: 0x00000000 │ │ │ │ Arguments: 4@r5 4@fp │ │ │ │ stapsdt 0x0000003e NT_STAPSDT (SystemTap probe descriptors) Provider: libc │ │ │ │ Name: memory_mallopt_free_dyn_thresholds │ │ │ │ - Location: 0x002a07e2, Base: 0x00854214, Semaphore: 0x00000000 │ │ │ │ + Location: 0x002a0762, Base: 0x00854194, Semaphore: 0x00000000 │ │ │ │ Arguments: 4@r2 4@r0 │ │ │ │ stapsdt 0x0000002c NT_STAPSDT (SystemTap probe descriptors) Provider: libc │ │ │ │ Name: memory_heap_more │ │ │ │ - Location: 0x002a0914, Base: 0x00854214, Semaphore: 0x00000000 │ │ │ │ + Location: 0x002a0894, Base: 0x00854194, Semaphore: 0x00000000 │ │ │ │ Arguments: 4@r8 4@r3 │ │ │ │ stapsdt 0x0000002d NT_STAPSDT (SystemTap probe descriptors) Provider: libc │ │ │ │ Name: memory_sbrk_more │ │ │ │ - Location: 0x002a0c18, Base: 0x00854214, Semaphore: 0x00000000 │ │ │ │ + Location: 0x002a0b98, Base: 0x00854194, Semaphore: 0x00000000 │ │ │ │ Arguments: 4@r3 -4@r2 │ │ │ │ stapsdt 0x0000002a NT_STAPSDT (SystemTap probe descriptors) Provider: libc │ │ │ │ Name: memory_malloc_retry │ │ │ │ - Location: 0x002a1b20, Base: 0x00854214, Semaphore: 0x00000000 │ │ │ │ + Location: 0x002a1aa0, Base: 0x00854194, Semaphore: 0x00000000 │ │ │ │ Arguments: 4@r4 │ │ │ │ stapsdt 0x0000002a NT_STAPSDT (SystemTap probe descriptors) Provider: libc │ │ │ │ Name: memory_calloc_retry │ │ │ │ - Location: 0x002a1d84, Base: 0x00854214, Semaphore: 0x00000000 │ │ │ │ + Location: 0x002a1d04, Base: 0x00854194, Semaphore: 0x00000000 │ │ │ │ Arguments: 4@r6 │ │ │ │ stapsdt 0x0000003f NT_STAPSDT (SystemTap probe descriptors) Provider: libc │ │ │ │ Name: memory_mallopt_mmap_threshold │ │ │ │ - Location: 0x002a2560, Base: 0x00854214, Semaphore: 0x00000000 │ │ │ │ + Location: 0x002a24e0, Base: 0x00854194, Semaphore: 0x00000000 │ │ │ │ Arguments: 4@r3 4@r2 -4@r1 │ │ │ │ stapsdt 0x00000031 NT_STAPSDT (SystemTap probe descriptors) Provider: libc │ │ │ │ Name: memory_memalign_retry │ │ │ │ - Location: 0x002a28b2, Base: 0x00854214, Semaphore: 0x00000000 │ │ │ │ + Location: 0x002a2832, Base: 0x00854194, Semaphore: 0x00000000 │ │ │ │ Arguments: 4@r9 4@r4 │ │ │ │ stapsdt 0x00000035 NT_STAPSDT (SystemTap probe descriptors) Provider: libc │ │ │ │ Name: memory_tcache_double_free │ │ │ │ - Location: 0x002a2c70, Base: 0x00854214, Semaphore: 0x00000000 │ │ │ │ + Location: 0x002a2bf0, Base: 0x00854194, Semaphore: 0x00000000 │ │ │ │ Arguments: 4@r0 4@r4 │ │ │ │ stapsdt 0x00000030 NT_STAPSDT (SystemTap probe descriptors) Provider: libc │ │ │ │ Name: memory_realloc_retry │ │ │ │ - Location: 0x002a2f82, Base: 0x00854214, Semaphore: 0x00000000 │ │ │ │ + Location: 0x002a2f02, Base: 0x00854194, Semaphore: 0x00000000 │ │ │ │ Arguments: 4@r5 4@r4 │ │ │ │ stapsdt 0x0000002c NT_STAPSDT (SystemTap probe descriptors) Provider: libc │ │ │ │ Name: memory_mallopt │ │ │ │ - Location: 0x002a378c, Base: 0x00854214, Semaphore: 0x00000000 │ │ │ │ + Location: 0x002a370c, Base: 0x00854194, Semaphore: 0x00000000 │ │ │ │ Arguments: -4@r4 -4@r1 │ │ │ │ stapsdt 0x00000034 NT_STAPSDT (SystemTap probe descriptors) Provider: libc │ │ │ │ Name: memory_mallopt_perturb │ │ │ │ - Location: 0x002a37be, Base: 0x00854214, Semaphore: 0x00000000 │ │ │ │ + Location: 0x002a373e, Base: 0x00854194, Semaphore: 0x00000000 │ │ │ │ Arguments: -4@r1 -4@r2 │ │ │ │ stapsdt 0x00000031 NT_STAPSDT (SystemTap probe descriptors) Provider: libc │ │ │ │ Name: memory_mallopt_mxfast │ │ │ │ - Location: 0x002a37f2, Base: 0x00854214, Semaphore: 0x00000000 │ │ │ │ + Location: 0x002a3772, Base: 0x00854194, Semaphore: 0x00000000 │ │ │ │ Arguments: 4@r1 4@r3 │ │ │ │ stapsdt 0x00000034 NT_STAPSDT (SystemTap probe descriptors) Provider: libc │ │ │ │ Name: memory_mallopt_arena_max │ │ │ │ - Location: 0x002a3814, Base: 0x00854214, Semaphore: 0x00000000 │ │ │ │ + Location: 0x002a3794, Base: 0x00854194, Semaphore: 0x00000000 │ │ │ │ Arguments: 4@r1 4@r2 │ │ │ │ stapsdt 0x00000035 NT_STAPSDT (SystemTap probe descriptors) Provider: libc │ │ │ │ Name: memory_mallopt_arena_test │ │ │ │ - Location: 0x002a3824, Base: 0x00854214, Semaphore: 0x00000000 │ │ │ │ + Location: 0x002a37a4, Base: 0x00854194, Semaphore: 0x00000000 │ │ │ │ Arguments: 4@r1 4@r2 │ │ │ │ stapsdt 0x0000003b NT_STAPSDT (SystemTap probe descriptors) Provider: libc │ │ │ │ Name: memory_mallopt_mmap_max │ │ │ │ - Location: 0x002a3832, Base: 0x00854214, Semaphore: 0x00000000 │ │ │ │ + Location: 0x002a37b2, Base: 0x00854194, Semaphore: 0x00000000 │ │ │ │ Arguments: -4@r1 -4@r2 -4@r0 │ │ │ │ stapsdt 0x0000003f NT_STAPSDT (SystemTap probe descriptors) Provider: libc │ │ │ │ Name: memory_mallopt_mmap_threshold │ │ │ │ - Location: 0x002a3844, Base: 0x00854214, Semaphore: 0x00000000 │ │ │ │ + Location: 0x002a37c4, Base: 0x00854194, Semaphore: 0x00000000 │ │ │ │ Arguments: 4@r1 4@r2 -4@r0 │ │ │ │ stapsdt 0x00000038 NT_STAPSDT (SystemTap probe descriptors) Provider: libc │ │ │ │ Name: memory_mallopt_top_pad │ │ │ │ - Location: 0x002a3856, Base: 0x00854214, Semaphore: 0x00000000 │ │ │ │ + Location: 0x002a37d6, Base: 0x00854194, Semaphore: 0x00000000 │ │ │ │ Arguments: 4@r1 4@r2 -4@r0 │ │ │ │ stapsdt 0x0000003f NT_STAPSDT (SystemTap probe descriptors) Provider: libc │ │ │ │ Name: memory_mallopt_trim_threshold │ │ │ │ - Location: 0x002a3868, Base: 0x00854214, Semaphore: 0x00000000 │ │ │ │ + Location: 0x002a37e8, Base: 0x00854194, Semaphore: 0x00000000 │ │ │ │ Arguments: 4@r1 4@r2 -4@r0 │ │ │ │ stapsdt 0x00000029 NT_STAPSDT (SystemTap probe descriptors) Provider: libc │ │ │ │ Name: longjmp │ │ │ │ - Location: 0x002b99c8, Base: 0x00854214, Semaphore: 0x00000000 │ │ │ │ + Location: 0x002b9948, Base: 0x00854194, Semaphore: 0x00000000 │ │ │ │ Arguments: 4@r0 -4@r1 4@r4 │ │ │ │ stapsdt 0x00000031 NT_STAPSDT (SystemTap probe descriptors) Provider: libc │ │ │ │ Name: longjmp_target │ │ │ │ - Location: 0x002b9a0e, Base: 0x00854214, Semaphore: 0x00000000 │ │ │ │ + Location: 0x002b998e, Base: 0x00854194, Semaphore: 0x00000000 │ │ │ │ Arguments: 4@r0 -4@r1 4@r14 │ │ │ │ stapsdt 0x00000029 NT_STAPSDT (SystemTap probe descriptors) Provider: libc │ │ │ │ Name: longjmp │ │ │ │ - Location: 0x002c8078, Base: 0x00854214, Semaphore: 0x00000000 │ │ │ │ + Location: 0x002c7ff8, Base: 0x00854194, Semaphore: 0x00000000 │ │ │ │ Arguments: 4@r0 -4@r1 4@r4 │ │ │ │ stapsdt 0x00000031 NT_STAPSDT (SystemTap probe descriptors) Provider: libc │ │ │ │ Name: longjmp_target │ │ │ │ - Location: 0x002c80be, Base: 0x00854214, Semaphore: 0x00000000 │ │ │ │ + Location: 0x002c803e, Base: 0x00854194, Semaphore: 0x00000000 │ │ │ │ Arguments: 4@r0 -4@r1 4@r14 │ │ │ │ stapsdt 0x00000028 NT_STAPSDT (SystemTap probe descriptors) Provider: libc │ │ │ │ Name: unmap_start │ │ │ │ - Location: 0x002ca3d8, Base: 0x00854214, Semaphore: 0x00000000 │ │ │ │ + Location: 0x002ca358, Base: 0x00854194, Semaphore: 0x00000000 │ │ │ │ Arguments: -4@fp 4@r5 │ │ │ │ stapsdt 0x0000002b NT_STAPSDT (SystemTap probe descriptors) Provider: libc │ │ │ │ Name: unmap_complete │ │ │ │ - Location: 0x002ca5b0, Base: 0x00854214, Semaphore: 0x00000000 │ │ │ │ + Location: 0x002ca530, Base: 0x00854194, Semaphore: 0x00000000 │ │ │ │ Arguments: -4@fp 4@r4 │ │ │ │ stapsdt 0x00000026 NT_STAPSDT (SystemTap probe descriptors) Provider: libc │ │ │ │ Name: map_start │ │ │ │ - Location: 0x002cd4e6, Base: 0x00854214, Semaphore: 0x00000000 │ │ │ │ + Location: 0x002cd466, Base: 0x00854194, Semaphore: 0x00000000 │ │ │ │ Arguments: -4@r3 4@r5 │ │ │ │ stapsdt 0x0000002e NT_STAPSDT (SystemTap probe descriptors) Provider: libc │ │ │ │ Name: map_complete │ │ │ │ - Location: 0x002cf58a, Base: 0x00854214, Semaphore: 0x00000000 │ │ │ │ + Location: 0x002cf50a, Base: 0x00854194, Semaphore: 0x00000000 │ │ │ │ Arguments: -4@r3 4@r0 4@r2 │ │ │ │ stapsdt 0x00000028 NT_STAPSDT (SystemTap probe descriptors) Provider: libc │ │ │ │ Name: reloc_start │ │ │ │ - Location: 0x002cfb7e, Base: 0x00854214, Semaphore: 0x00000000 │ │ │ │ + Location: 0x002cfafe, Base: 0x00854194, Semaphore: 0x00000000 │ │ │ │ Arguments: -4@r3 4@r5 │ │ │ │ stapsdt 0x00000030 NT_STAPSDT (SystemTap probe descriptors) Provider: libc │ │ │ │ Name: reloc_complete │ │ │ │ - Location: 0x002cfd68, Base: 0x00854214, Semaphore: 0x00000000 │ │ │ │ + Location: 0x002cfce8, Base: 0x00854194, Semaphore: 0x00000000 │ │ │ │ Arguments: -4@r3 4@r2 4@r4 │ │ │ ├── strings --all --bytes=8 {} │ │ │ │ @@ -12,15 +12,15 @@ │ │ │ │ ^EEZEEEX │ │ │ │ "+hiF0F^ │ │ │ │ ----------------------------- │ │ │ │ ~-|zx----v--t │ │ │ │ --r-----p-------nl---j---[-Y--WU-S--Q---6I │ │ │ │ .//S/SSSS/SSS//S//S///S//SS////SSSSSSSSSSSSSSSSSSSSSSSSSSSSSSSSSSSSSSSSSSSSSSSSSSSSSSSSSSSSU │ │ │ │ [[!'-4;AGNU │ │ │ │ -rF;F F)F3 │ │ │ │ +rF;F F)F2 │ │ │ │ x j5;"+, │ │ │ │ ++++++++++++++++++++++++++++++ │ │ │ │ j+`chS`O │ │ │ │ =8BB3.)% │ │ │ │ #FJFAF8F │ │ │ │ #F*F1F8F │ │ │ │ n"!F(F"p │ │ │ │ @@ -881,15 +881,14 @@ │ │ │ │ HyDzDP1xD │ │ │ │ #I#J$HyDzDxDh1 │ │ │ │ I J!HyDzDh1xD │ │ │ │ HyDzDh1xD │ │ │ │ HyDzD|1xD │ │ │ │ HyDzD|1xD │ │ │ │ HyDzD|1xD │ │ │ │ -K{DXmpGFYs │ │ │ │ BFZF1F(F │ │ │ │ 4zD{DYjSo │ │ │ │ zD3F%!(F │ │ │ │ CF2F!F(F │ │ │ │ J{DzDYh[F │ │ │ │ AIAJBHyDzD │ │ │ │ @K{D F@L@J|D │ │ │ │ @@ -1245,14 +1244,15 @@ │ │ │ │ ?K@J{DzD │ │ │ │ ;Kp │ │ │ │ +FcF{`{c: │ │ │ │ X`9K:h{D │ │ │ │ F'M}D,hL │ │ │ │ (DAF2FX` │ │ │ │ |hIF{a"F │ │ │ │ +hBF9FPF │ │ │ │ S"JIKH{DyDxD │ │ │ │ @@ -1346,15 +1346,14 @@ │ │ │ │ SWWWWOWWWWWKWWWWWGWW │ │ │ │ HLLLLDLLLLL@LLLLL: │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb673cc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf6490ff8 │ │ │ │ - vsubw.s8 , q8, d12 │ │ │ │ + vsubw.s8 , q0, d12 │ │ │ │ vcge.s8 d16, d8, d18 │ │ │ │ - vmla.f d20, d0, d0[6] │ │ │ │ + vmla.f d19, d16, d0[6] │ │ │ │ vrhadd.s8 d16, d8, d29 │ │ │ │ - vaddl.s8 q10, d16, d0 │ │ │ │ + vaddl.s8 q10, d0, d0 │ │ │ │ vst4.8 {d16-d19}, [pc :128]! │ │ │ │ vqsub.s64 d23, d16, d27 │ │ │ │ - @ instruction: 0x0000fcb5 │ │ │ │ + andeq pc, r0, r5, ror ip @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb673fc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf6490ff8 │ │ │ │ - vaddw.s8 q10, q0, d20 │ │ │ │ + vaddw.s8 , q8, d20 │ │ │ │ @ instruction: 0xf649012d │ │ │ │ - vmvn.i32 d20, #12 @ 0x0000000c │ │ │ │ + vshr.s64 d19, d28, #64 │ │ │ │ blmi 0x902c8 │ │ │ │ adccs pc, r3, #64, 4 │ │ │ │ - stc2 2, cr15, [r0], #448 @ 0x1c0 │ │ │ │ - mlaseq r2, ip, ip, sl │ │ │ │ + stc2l 2, cr15, [r0], #-448 @ 0xfffffe40 │ │ │ │ + eorseq sl, r2, ip, lsl ip │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb67428 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf6490ff8 │ │ │ │ - vaddw.s8 q10, q0, d20 │ │ │ │ + vaddw.s8 , q8, d20 │ │ │ │ @ instruction: 0xf649012d │ │ │ │ - vmvn.i32 d20, #12 @ 0x0000000c │ │ │ │ + vshr.s64 d19, d28, #64 │ │ │ │ blmi 0x902f4 │ │ │ │ eorscs pc, lr, #64, 4 │ │ │ │ - stc2 2, cr15, [sl], {112} @ 0x70 │ │ │ │ - eorseq sl, r2, r8, lsr #25 │ │ │ │ + mcrr2 2, 7, pc, sl, cr0 @ │ │ │ │ + eorseq sl, r2, r8, lsr #24 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb67454 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf6490ff8 │ │ │ │ - vaddw.s8 q10, q0, d20 │ │ │ │ + vaddw.s8 , q8, d20 │ │ │ │ @ instruction: 0xf649012d │ │ │ │ - vmvn.i32 d20, #12 @ 0x0000000c │ │ │ │ + vshr.s64 d19, d28, #64 │ │ │ │ blmi 0x90320 │ │ │ │ rsbcs pc, sp, #64, 4 │ │ │ │ - ldc2l 2, cr15, [r4], #-448 @ 0xfffffe40 │ │ │ │ - ldrhteq sl, [r2], -r4 │ │ │ │ + ldc2 2, cr15, [r4], #-448 @ 0xfffffe40 │ │ │ │ + eorseq sl, r2, r4, lsr ip │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb67480 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vrecps.f32 q8, q13, q12 │ │ │ │ - vmla.f d23, d16, d0[1] │ │ │ │ - @ instruction: 0xf64a012d │ │ │ │ - vaddl.s8 q8, d0, d8 │ │ │ │ + vmla.f d23, d0, d0[1] │ │ │ │ + vrhadd.s8 d16, d10, d29 │ │ │ │ + vaddl.s8 , d16, d8 │ │ │ │ blmi 0x9034c │ │ │ │ andne pc, r5, #64, 4 │ │ │ │ - mrrc2 2, 7, pc, lr, cr0 @ │ │ │ │ - eorseq lr, r2, r0, ror #10 │ │ │ │ + ldc2 2, cr15, [lr], {112} @ 0x70 │ │ │ │ + eorseq lr, r2, r0, ror #9 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb674ac │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vrecps.f32 q8, , q12 │ │ │ │ - vsra.s64 , q12, #64 │ │ │ │ + vbic.i32 , #8 @ 0x00000008 │ │ │ │ vrhadd.s8 d16, d13, d29 │ │ │ │ - vmov.i32 d20, #0 @ 0x00000000 │ │ │ │ + vshr.s64 d19, d0, #64 │ │ │ │ blmi 0x90378 │ │ │ │ sbcne pc, r1, #64, 4 │ │ │ │ - mcrr2 2, 7, pc, r8, cr0 @ │ │ │ │ - eorseq r0, r3, r8, lsr #14 │ │ │ │ + stc2 2, cr15, [r8], {112} @ 0x70 │ │ │ │ + eorseq r0, r3, r8, lsr #13 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb674d8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf6480ff8 │ │ │ │ - vorr.i32 , #2048 @ 0x00000800 │ │ │ │ + vrsra.s64 q8, q4, #64 │ │ │ │ vcge.s8 d16, d13, d19 │ │ │ │ - vsra.s64 , q12, #64 │ │ │ │ + vbic.i32 , #8 @ 0x00000008 │ │ │ │ vrhadd.s8 d16, d13, d29 │ │ │ │ - vmov.i32 d20, #0 @ 0x00000000 │ │ │ │ + vshr.s64 d19, d0, #64 │ │ │ │ vhadd.s8 d16, d0, d29 │ │ │ │ vhsub.s , q8, │ │ │ │ - andeq pc, r0, pc, lsr #24 │ │ │ │ + andeq pc, r0, pc, ror #23 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb67508 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vrecps.f32 q8, , q12 │ │ │ │ - vsra.s64 , q12, #64 │ │ │ │ + vbic.i32 , #8 @ 0x00000008 │ │ │ │ @ instruction: 0xf64e012d │ │ │ │ - vmla.i d20, d0, d0[4] │ │ │ │ + vmla.i d19, d16, d0[4] │ │ │ │ blmi 0x903d4 │ │ │ │ sbccc pc, sp, #64, 4 │ │ │ │ - ldc2 2, cr15, [sl], {112} @ 0x70 │ │ │ │ - ldrshteq fp, [r3], -r4 │ │ │ │ + blx 0xff6cccea │ │ │ │ + eorseq fp, r3, r4, ror fp │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb67534 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf6490ff8 │ │ │ │ - vaddw.s8 q10, q0, d20 │ │ │ │ - vrhadd.s8 d16, d5, d29 │ │ │ │ - vmvn.i32 d16, #8 @ 0x00000008 │ │ │ │ + vaddw.s8 , q8, d20 │ │ │ │ + @ instruction: 0xf644012d │ │ │ │ + vshr.s64 d23, d24, #64 │ │ │ │ blmi 0x90404 │ │ │ │ andcs pc, r5, #64, 4 │ │ │ │ - stc2 2, cr15, [r4], {112} @ 0x70 │ │ │ │ - eorseq ip, r3, r8, lsr pc │ │ │ │ + blx 0xff14cd16 │ │ │ │ + ldrhteq ip, [r3], -r8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb67560 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vrecps.f32 q8, , q12 │ │ │ │ - vqdmlal.s q10, d0, d0[7] │ │ │ │ + vqdmlal.s , d16, d0[7] │ │ │ │ vcge.s8 d16, d13, d19 │ │ │ │ - vsra.s64 , q12, #64 │ │ │ │ + vbic.i32 , #8 @ 0x00000008 │ │ │ │ @ instruction: 0xf64e012d │ │ │ │ - vmla.i d20, d0, d0[4] │ │ │ │ + vmla.i d19, d16, d0[4] │ │ │ │ vhadd.s8 d16, d0, d29 │ │ │ │ vhsub.s , q8, │ │ │ │ - andeq pc, r0, fp, ror #23 │ │ │ │ + andeq pc, r0, fp, lsr #23 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb67590 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vrecps.f32 q8, , q12 │ │ │ │ - vsubw.s8 , q0, d0 │ │ │ │ + vsubw.s8 q11, q8, d0 │ │ │ │ @ instruction: 0xf6490333 │ │ │ │ - vaddw.s8 q10, q0, d20 │ │ │ │ + vaddw.s8 , q8, d20 │ │ │ │ @ instruction: 0xf649012d │ │ │ │ - vmvn.i32 d20, #12 @ 0x0000000c │ │ │ │ + vshr.s64 d19, d28, #64 │ │ │ │ vhadd.s8 d16, d0, d29 │ │ │ │ vqsub.s64 d18, d0, d30 │ │ │ │ - strlt pc, [r8, #-3027] @ 0xfffff42d │ │ │ │ + strlt pc, [r8, #-2963] @ 0xfffff46d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00f8f8cc │ │ │ │ - msrmi R12_usr, r9 │ │ │ │ + @ instruction: 0x31a4f649 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - eorsmi pc, ip, r9, asr #12 │ │ │ │ + adcscc pc, ip, r9, asr #12 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ vqdmulh.s d20, d0, d2 │ │ │ │ vhsub.s d18, d16, d19 │ │ │ │ - svclt 0x0000fbbf │ │ │ │ - eorseq sp, r3, ip, lsl #14 │ │ │ │ + svclt 0x0000fb7f │ │ │ │ + eorseq sp, r3, ip, lsl #13 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb675ec │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf64e0ff8 │ │ │ │ - vqdmlal.s q8, d16, d0[2] │ │ │ │ + vqdmlal.s q8, d0, d0[2] │ │ │ │ @ instruction: 0xf6460333 │ │ │ │ - vsra.s64 q8, q2, #64 │ │ │ │ + vorr.i32 q8, #4 @ 0x00000004 │ │ │ │ @ instruction: 0xf646012e │ │ │ │ - vmla.i d16, d16, d0[6] │ │ │ │ + vmla.i d16, d0, d0[6] │ │ │ │ eorscs r0, r0, #46 @ 0x2e │ │ │ │ - blx 0xfe9ccdd2 │ │ │ │ + blx 0x19ccdd2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb67618 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf64f0ff8 │ │ │ │ - vaddw.s8 q10, q8, d24 │ │ │ │ + vaddw.s8 q10, q0, d24 │ │ │ │ @ instruction: 0xf64f012e │ │ │ │ - vshr.s64 , q2, #64 │ │ │ │ + vmov.i32 , #4 @ 0x00000004 │ │ │ │ blmi 0x904e8 │ │ │ │ vhsub.s d18, d16, d2 │ │ │ │ - svclt 0x0000fb93 │ │ │ │ - ldrhteq r3, [r4], -r8 │ │ │ │ + svclt 0x0000fb53 │ │ │ │ + eorseq r3, r4, r8, lsr r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb67644 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf64f0ff8 │ │ │ │ - vaddw.s8 q10, q8, d24 │ │ │ │ + vaddw.s8 q10, q0, d24 │ │ │ │ @ instruction: 0xf64f012e │ │ │ │ - vshr.s64 , q10, #64 │ │ │ │ + vmvn.i32 , #4 @ 0x00000004 │ │ │ │ blmi 0x90514 │ │ │ │ vqsub.s64 d18, d16, d24 │ │ │ │ - svclt 0x0000fb7d │ │ │ │ - ldrshteq r3, [r4], -r4 │ │ │ │ + svclt 0x0000fb3d │ │ │ │ + eorseq r3, r4, r4, ror r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb67670 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vrecps.f32 q8, q8, q12 │ │ │ │ - vmla.f d16, d16, d0[1] │ │ │ │ + vmla.f d16, d0, d0[1] │ │ │ │ vrhadd.s8 d16, d2, d31 │ │ │ │ - vaddl.s8 , d0, d16 │ │ │ │ + vaddl.s8 q8, d16, d16 │ │ │ │ blmi 0x90544 │ │ │ │ subscc pc, r5, #64, 4 │ │ │ │ - blx 0x19cce52 │ │ │ │ - ldrsbteq r3, [r4], -r4 │ │ │ │ + blx 0x9cce52 │ │ │ │ + eorseq r3, r4, r4, asr r4 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb6769c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vrecps.f32 q8, q8, q12 │ │ │ │ - vorr.i32 , #4 @ 0x00000004 │ │ │ │ + vsra.s64 q11, q2, #64 │ │ │ │ vrhadd.s8 d16, d0, d31 │ │ │ │ - vmla.i d23, d0, d0[5] │ │ │ │ + vmla.i d22, d16, d0[5] │ │ │ │ blmi 0x90570 │ │ │ │ vhsub.s d18, d0, d31 │ │ │ │ - svclt 0x0000fb51 │ │ │ │ - eorseq r3, r4, r8, ror #16 │ │ │ │ + svclt 0x0000fb11 │ │ │ │ + eorseq r3, r4, r8, ror #15 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb676c8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf6430ff8 │ │ │ │ - vorr.i32 , #0 @ 0x00000000 │ │ │ │ + vrsra.s64 q8, q0, #64 │ │ │ │ @ instruction: 0xf6400334 │ │ │ │ - vsra.s64 d17, d4, #64 │ │ │ │ + vorr.i32 d17, #4 @ 0x00000004 │ │ │ │ @ instruction: 0xf640012f │ │ │ │ - vaddl.s8 , d16, d20 │ │ │ │ + vaddl.s8 , d0, d20 │ │ │ │ vst4.8 {d16-d19}, [pc :128] │ │ │ │ vhsub.s d23, d16, d14 │ │ │ │ - strlt pc, [r8, #-2871] @ 0xfffff4c9 │ │ │ │ + strlt pc, [r8, #-2807] @ 0xfffff509 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00f8f8cc │ │ │ │ - cmnpvc r0, pc, asr #12 @ p-variant is OBSOLETE │ │ │ │ + mvnsvs pc, pc, asr #12 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - addvc pc, ip, pc, asr #12 │ │ │ │ + andvc pc, ip, pc, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ rsbcs r4, r2, #1024 @ 0x400 │ │ │ │ - blx 0x94ced6 │ │ │ │ - eorseq r3, r4, r4, ror #18 │ │ │ │ + blx 0xff94ced4 │ │ │ │ + eorseq r3, r4, r4, ror #17 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb67720 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf6400ff8 │ │ │ │ - vsra.s64 d17, d4, #64 │ │ │ │ + vorr.i32 d17, #4 @ 0x00000004 │ │ │ │ @ instruction: 0xf640012f │ │ │ │ - vmla.i d17, d16, d0[1] │ │ │ │ + vmla.i d17, d0, d0[1] │ │ │ │ blmi 0x905f4 │ │ │ │ vqsub.s64 d18, d16, d20 │ │ │ │ - svclt 0x0000fb0f │ │ │ │ - mlaseq r4, r4, r9, r3 │ │ │ │ + svclt 0x0000facf │ │ │ │ + eorseq r3, r4, r4, lsl r9 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb6774c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf6400ff8 │ │ │ │ - vsra.s64 d17, d4, #64 │ │ │ │ + vorr.i32 d17, #4 @ 0x00000004 │ │ │ │ vrhadd.s8 d16, d0, d31 │ │ │ │ - vmla.i d18, d0, d0[3] │ │ │ │ + vmla.i d17, d16, d0[3] │ │ │ │ blmi 0x90620 │ │ │ │ sbcsvs pc, ip, #1325400064 @ 0x4f000000 │ │ │ │ - blx 0xffe4cf2c │ │ │ │ - ldrhteq r3, [r4], -r8 │ │ │ │ + blx 0xfee4cf2c │ │ │ │ + eorseq r3, r4, r8, lsr r9 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb67778 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf64f0ff8 │ │ │ │ - vbic.i32 , #0 @ 0x00000000 │ │ │ │ + vsra.s64 q11, q8, #64 │ │ │ │ @ instruction: 0xf640012e │ │ │ │ - vmvn.i32 q11, #12 @ 0x0000000c │ │ │ │ + vshr.s64 , q14, #64 │ │ │ │ blmi 0x9064c │ │ │ │ vqsub.s64 q9, q0, │ │ │ │ - svclt 0x0000fae3 │ │ │ │ - ldrhteq r3, [r4], -ip │ │ │ │ + svclt 0x0000faa3 │ │ │ │ + eorseq r3, r4, ip, lsr sp │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb677a4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf64f0ff8 │ │ │ │ - vbic.i32 , #0 @ 0x00000000 │ │ │ │ + vsra.s64 q11, q8, #64 │ │ │ │ @ instruction: 0xf64f012e │ │ │ │ - vaddl.s8 , d16, d12 │ │ │ │ + vaddl.s8 , d0, d12 │ │ │ │ blmi 0x90674 │ │ │ │ vhsub.s q9, q0, q9 │ │ │ │ - svclt 0x0000facd │ │ │ │ - eorseq r3, r4, ip, asr #27 │ │ │ │ + svclt 0x0000fa8d │ │ │ │ + eorseq r3, r4, ip, asr #26 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb677d0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vrecps.f32 q8, , q12 │ │ │ │ - vqdmlal.s , d16, d0[0] │ │ │ │ + vqdmlal.s , d0, d0[0] │ │ │ │ @ instruction: 0xf64f0334 │ │ │ │ - vbic.i32 , #0 @ 0x00000000 │ │ │ │ + vsra.s64 q11, q8, #64 │ │ │ │ @ instruction: 0xf64f012e │ │ │ │ - vaddl.s8 , d16, d12 │ │ │ │ + vaddl.s8 , d0, d12 │ │ │ │ rsbcs r0, r2, #46 @ 0x2e │ │ │ │ - blx 0xfed4cfb4 │ │ │ │ + blx 0x1d4cfb4 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb677fc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vrecps.f32 q8, , q12 │ │ │ │ - vorr.i32 d20, #1024 @ 0x00000400 │ │ │ │ + vrsra.s64 d19, d4, #64 │ │ │ │ @ instruction: 0xf64f0334 │ │ │ │ - vbic.i32 , #0 @ 0x00000000 │ │ │ │ + vsra.s64 q11, q8, #64 │ │ │ │ @ instruction: 0xf640012e │ │ │ │ - vmvn.i32 q11, #12 @ 0x0000000c │ │ │ │ + vshr.s64 , q14, #64 │ │ │ │ rsbscs r0, pc, #47 @ 0x2f │ │ │ │ - blx 0xfe7ccfe0 │ │ │ │ + blx 0x17ccfe0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb67828 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vrecps.f32 q8, , q12 │ │ │ │ - vbic.i32 , #0 @ 0x00000000 │ │ │ │ + vsra.s64 q10, q8, #64 │ │ │ │ vrhadd.s8 d16, d3, d31 │ │ │ │ - vmla.i d21, d16, d0[2] │ │ │ │ + vmla.i d21, d0, d0[2] │ │ │ │ blmi 0x906fc │ │ │ │ andsne pc, r1, #64, 4 │ │ │ │ - blx 0xfe2cd008 │ │ │ │ - eorseq r5, r4, ip, ror #8 │ │ │ │ + blx 0x12cd008 │ │ │ │ + eorseq r5, r4, ip, ror #7 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb67854 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf64f0ff8 │ │ │ │ - vbic.i32 , #0 @ 0x00000000 │ │ │ │ + vsra.s64 q11, q8, #64 │ │ │ │ @ instruction: 0xf64f012e │ │ │ │ - vaddl.s8 , d16, d12 │ │ │ │ + vaddl.s8 , d0, d12 │ │ │ │ blmi 0x90724 │ │ │ │ vhsub.s q9, q0, q9 │ │ │ │ - svclt 0x0000fa75 │ │ │ │ - eorseq r5, r4, r0, lsl #9 │ │ │ │ + svclt 0x0000fa35 │ │ │ │ + eorseq r5, r4, r0, lsl #8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb67880 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vrecps.f32 q8, , q12 │ │ │ │ - vqdmlal.s , d0, d0[0] │ │ │ │ + vqdmlal.s q11, d16, d0[0] │ │ │ │ @ instruction: 0xf64f0334 │ │ │ │ - vbic.i32 , #0 @ 0x00000000 │ │ │ │ + vsra.s64 q11, q8, #64 │ │ │ │ @ instruction: 0xf640012e │ │ │ │ - vmvn.i32 q11, #12 @ 0x0000000c │ │ │ │ + vshr.s64 , q14, #64 │ │ │ │ rsbscs r0, pc, #47 @ 0x2f │ │ │ │ - blx 0x174d064 │ │ │ │ + blx 0x74d064 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb678ac │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - @ instruction: 0xf6430ff8 │ │ │ │ - vaddw.s8 q8, q0, d28 │ │ │ │ + vrecps.f32 q8, , q12 │ │ │ │ + vaddw.s8 , q8, d28 │ │ │ │ @ instruction: 0xf649012f │ │ │ │ - vshr.s64 q11, q6, #64 │ │ │ │ + vmov.i32 q11, #12 @ 0x0000000c │ │ │ │ blmi 0x90788 │ │ │ │ vqsub.s64 d18, d0, d26 │ │ │ │ - svclt 0x0000fa49 │ │ │ │ - eorseq r5, r4, ip, ror r7 │ │ │ │ + svclt 0x0000fa09 │ │ │ │ + ldrshteq r5, [r4], -ip │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb678d8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf6450ff8 │ │ │ │ - vbic.i32 d18, #3072 @ 0x00000c00 │ │ │ │ + vrsra.s64 d17, d28, #64 │ │ │ │ @ instruction: 0xf6430334 │ │ │ │ - vmla.f d19, d16, d0[7] │ │ │ │ + vmla.f d19, d0, d0[7] │ │ │ │ @ instruction: 0xf643012f │ │ │ │ - vaddl.s8 q10, d0, d0 │ │ │ │ + vaddl.s8 , d16, d0 │ │ │ │ eorcs r0, r4, #47 @ 0x2f │ │ │ │ - blx 0xc4d0bc │ │ │ │ + @ instruction: 0xf9f0f270 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb67904 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf6450ff8 │ │ │ │ - vsubw.s8 q9, q8, d8 │ │ │ │ + vsubw.s8 q9, q0, d8 │ │ │ │ @ instruction: 0xf64f0334 │ │ │ │ - vbic.i32 , #0 @ 0x00000000 │ │ │ │ + vsra.s64 q11, q8, #64 │ │ │ │ @ instruction: 0xf64f012e │ │ │ │ - vaddl.s8 , d16, d12 │ │ │ │ + vaddl.s8 , d0, d12 │ │ │ │ rsbcs r0, r2, #46 @ 0x2e │ │ │ │ - blx 0x6cd0e8 │ │ │ │ + @ instruction: 0xf9daf270 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb67930 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf6450ff8 │ │ │ │ - vrsra.s64 q9, q0, #64 │ │ │ │ + vorr.i32 q9, #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf64f0334 │ │ │ │ - vbic.i32 , #0 @ 0x00000000 │ │ │ │ + vsra.s64 q11, q8, #64 │ │ │ │ @ instruction: 0xf64f012e │ │ │ │ - vaddl.s8 , d16, d12 │ │ │ │ + vaddl.s8 , d0, d12 │ │ │ │ rsbcs r0, r2, #46 @ 0x2e │ │ │ │ - blx 0x14d114 │ │ │ │ + @ instruction: 0xf9c4f270 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb6795c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf64f0ff8 │ │ │ │ - vbic.i32 , #0 @ 0x00000000 │ │ │ │ + vsra.s64 q11, q8, #64 │ │ │ │ @ instruction: 0xf640012e │ │ │ │ - vmvn.i32 q11, #12 @ 0x0000000c │ │ │ │ + vshr.s64 , q14, #64 │ │ │ │ blmi 0x90830 │ │ │ │ vqsub.s64 q9, q0, │ │ │ │ - svclt 0x0000f9f1 │ │ │ │ - eorseq r5, r4, r4, asr fp │ │ │ │ + svclt 0x0000f9b1 │ │ │ │ + ldrsbteq r5, [r4], -r4 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb67988 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf64f0ff8 │ │ │ │ - vbic.i32 , #0 @ 0x00000000 │ │ │ │ + vsra.s64 q11, q8, #64 │ │ │ │ @ instruction: 0xf64f012e │ │ │ │ - vaddl.s8 , d16, d12 │ │ │ │ + vaddl.s8 , d0, d12 │ │ │ │ blmi 0x90858 │ │ │ │ vhsub.s q9, q0, q9 │ │ │ │ - svclt 0x0000f9db │ │ │ │ - eorseq r5, r4, r4, ror #22 │ │ │ │ + svclt 0x0000f99b │ │ │ │ + eorseq r5, r4, r4, ror #21 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb679b4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf64f0ff8 │ │ │ │ - vbic.i32 , #0 @ 0x00000000 │ │ │ │ + vsra.s64 q11, q8, #64 │ │ │ │ @ instruction: 0xf64f012e │ │ │ │ - vaddl.s8 , d16, d12 │ │ │ │ + vaddl.s8 , d0, d12 │ │ │ │ blmi 0x90884 │ │ │ │ vhsub.s q9, q0, q9 │ │ │ │ - svclt 0x0000f9c5 │ │ │ │ - mlaseq r4, r0, ip, r5 │ │ │ │ + svclt 0x0000f985 │ │ │ │ + eorseq r5, r4, r0, lsl ip │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb679e0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vrecps.f32 q8, q10, q12 │ │ │ │ - vaddw.s8 , q0, d16 │ │ │ │ + vaddw.s8 q9, q8, d16 │ │ │ │ vrhadd.s8 d16, d4, d31 │ │ │ │ - vmvn.i32 d19, #12 @ 0x0000000c │ │ │ │ + vshr.s64 d18, d28, #64 │ │ │ │ blmi 0x908b4 │ │ │ │ adcscc pc, lr, #64, 4 │ │ │ │ - @ instruction: 0xf9aef270 │ │ │ │ - eorseq r5, r4, r0, lsl #27 │ │ │ │ + @ instruction: 0xf96ef270 │ │ │ │ + eorseq r5, r4, r0, lsl #26 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb67a0c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vrecps.f32 q8, q10, q12 │ │ │ │ - vaddw.s8 , q0, d16 │ │ │ │ + vaddw.s8 q9, q8, d16 │ │ │ │ vrhadd.s8 d16, d4, d31 │ │ │ │ - vmvn.i32 , #0 @ 0x00000000 │ │ │ │ + vshr.s64 q9, q8, #64 │ │ │ │ blmi 0x908e0 │ │ │ │ sbccc pc, r6, #64, 4 │ │ │ │ - @ instruction: 0xf998f270 │ │ │ │ - eorseq r5, r4, ip, lsl #27 │ │ │ │ + @ instruction: 0xf958f270 │ │ │ │ + eorseq r5, r4, ip, lsl #26 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb67a38 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf6450ff8 │ │ │ │ - vrsra.s64 d23, d24, #64 │ │ │ │ + vbic.i32 d23, #2048 @ 0x00000800 │ │ │ │ vcge.s8 d16, d4, d20 │ │ │ │ - vmla.f d23, d0, d0[7] │ │ │ │ + vmla.f d22, d16, d0[7] │ │ │ │ vrhadd.s8 d16, d4, d31 │ │ │ │ - vaddl.s8 , d16, d8 │ │ │ │ + vaddl.s8 , d0, d8 │ │ │ │ subscs r0, r1, #47 @ 0x2f │ │ │ │ - @ instruction: 0xf980f270 │ │ │ │ + @ instruction: 0xf940f270 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb67a64 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vrecps.f32 q8, q10, q12 │ │ │ │ - vmla.f d23, d0, d0[7] │ │ │ │ + vmla.f d22, d16, d0[7] │ │ │ │ vrhadd.s8 d16, d4, d31 │ │ │ │ - vshr.s64 d23, d12, #64 │ │ │ │ + vmov.i32 d23, #12 @ 0x0000000c │ │ │ │ blmi 0x90938 │ │ │ │ vhsub.s q9, q8, q0 │ │ │ │ - svclt 0x0000f96d │ │ │ │ - eorseq r5, r4, ip, asr #31 │ │ │ │ + svclt 0x0000f92d │ │ │ │ + eorseq r5, r4, ip, asr #30 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb67a90 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vrecps.f32 q8, q10, q12 │ │ │ │ - vmla.f d23, d0, d0[7] │ │ │ │ + vmla.f d22, d16, d0[7] │ │ │ │ vrhadd.s8 d16, d4, d31 │ │ │ │ - vshr.s64 d23, d12, #64 │ │ │ │ + vmov.i32 d23, #12 @ 0x0000000c │ │ │ │ blmi 0x90964 │ │ │ │ vhsub.s q9, q8, │ │ │ │ - svclt 0x0000f957 │ │ │ │ - eorseq r5, r4, r0, ror #31 │ │ │ │ + svclt 0x0000f917 │ │ │ │ + eorseq r5, r4, r0, ror #30 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb67abc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf64f0ff8 │ │ │ │ - vbic.i32 , #0 @ 0x00000000 │ │ │ │ + vsra.s64 q11, q8, #64 │ │ │ │ @ instruction: 0xf64f012e │ │ │ │ - vaddl.s8 , d16, d12 │ │ │ │ + vaddl.s8 , d0, d12 │ │ │ │ blmi 0x9098c │ │ │ │ vhsub.s q9, q0, q9 │ │ │ │ - svclt 0x0000f941 │ │ │ │ - eorseq r6, r4, ip, lsr #6 │ │ │ │ + svclt 0x0000f901 │ │ │ │ + eorseq r6, r4, ip, lsr #5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb67ae8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf64f0ff8 │ │ │ │ - vbic.i32 , #0 @ 0x00000000 │ │ │ │ + vsra.s64 q11, q8, #64 │ │ │ │ @ instruction: 0xf640012e │ │ │ │ - vmvn.i32 q11, #12 @ 0x0000000c │ │ │ │ + vshr.s64 , q14, #64 │ │ │ │ blmi 0x909bc │ │ │ │ vqsub.s64 q9, q0, │ │ │ │ - svclt 0x0000f92b │ │ │ │ - eorseq r6, r4, r8, asr #7 │ │ │ │ + svclt 0x0000f8eb │ │ │ │ + eorseq r6, r4, r8, asr #6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb67b14 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vrecps.f32 q8, q11, q12 │ │ │ │ - vbic.i32 , #1024 @ 0x00000400 │ │ │ │ + vrsra.s64 q10, q10, #64 │ │ │ │ @ instruction: 0xf64f0334 │ │ │ │ - vbic.i32 , #0 @ 0x00000000 │ │ │ │ + vsra.s64 q11, q8, #64 │ │ │ │ @ instruction: 0xf640012e │ │ │ │ - vmvn.i32 q11, #12 @ 0x0000000c │ │ │ │ + vshr.s64 , q14, #64 │ │ │ │ rsbscs r0, pc, #47 @ 0x2f │ │ │ │ - @ instruction: 0xf912f270 │ │ │ │ + @ instruction: 0xf8d2f270 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb67b40 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf64f0ff8 │ │ │ │ - vbic.i32 , #0 @ 0x00000000 │ │ │ │ + vsra.s64 q11, q8, #64 │ │ │ │ @ instruction: 0xf64f012e │ │ │ │ - vaddl.s8 , d16, d12 │ │ │ │ + vaddl.s8 , d0, d12 │ │ │ │ blmi 0x90a10 │ │ │ │ vhsub.s q9, q0, q9 │ │ │ │ - svclt 0x0000f8ff │ │ │ │ - eorseq r6, r4, r4, lsl #11 │ │ │ │ + svclt 0x0000f8bf │ │ │ │ + eorseq r6, r4, r4, lsl #10 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb67b6c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf64a0ff8 │ │ │ │ - vmla.f d17, d0, d0[7] │ │ │ │ + vmla.f d16, d16, d0[7] │ │ │ │ @ instruction: 0xf64a012d │ │ │ │ - vaddl.s8 , d16, d4 │ │ │ │ + vaddl.s8 , d0, d4 │ │ │ │ blmi 0x90a38 │ │ │ │ vhsub.s q9, q0, │ │ │ │ - svclt 0x0000f8e9 │ │ │ │ - eorseq r6, r4, r8, ror #20 │ │ │ │ + svclt 0x0000f8a9 │ │ │ │ + eorseq r6, r4, r8, ror #19 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb67b98 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf6460ff8 │ │ │ │ - vorr.i32 q10, #2048 @ 0x00000800 │ │ │ │ + vrsra.s64 , q4, #64 │ │ │ │ @ instruction: 0xf6430334 │ │ │ │ - vorr.i32 d19, #8 @ 0x00000008 │ │ │ │ + vsra.s64 d18, d8, #64 │ │ │ │ @ instruction: 0xf643012f │ │ │ │ - vmvn.i32 d19, #0 @ 0x00000000 │ │ │ │ + vshr.s64 d18, d16, #64 │ │ │ │ eorcs r0, fp, #47 @ 0x2f │ │ │ │ - @ instruction: 0xf8d0f270 │ │ │ │ + @ instruction: 0xf890f270 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb67bc4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf6430ff8 │ │ │ │ - vorr.i32 d19, #8 @ 0x00000008 │ │ │ │ + vsra.s64 d18, d8, #64 │ │ │ │ @ instruction: 0xf643012f │ │ │ │ - vmla.i d19, d0, d0[7] │ │ │ │ + vmla.i d18, d16, d0[7] │ │ │ │ blmi 0x90a98 │ │ │ │ vhsub.s q9, q0, │ │ │ │ - svclt 0x0000f8bd │ │ │ │ - eorseq r6, r4, r8, ror #24 │ │ │ │ + svclt 0x0000f87d │ │ │ │ + eorseq r6, r4, r8, ror #23 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb67bf0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf6430ff8 │ │ │ │ - vorr.i32 d19, #8 @ 0x00000008 │ │ │ │ + vsra.s64 d18, d8, #64 │ │ │ │ @ instruction: 0xf643012f │ │ │ │ - vmla.i d19, d0, d0[7] │ │ │ │ + vmla.i d18, d16, d0[7] │ │ │ │ blmi 0x90ac4 │ │ │ │ vhsub.s q9, q0, q15 │ │ │ │ - svclt 0x0000f8a7 │ │ │ │ - eorseq r6, r4, r4, ror ip │ │ │ │ + svclt 0x0000f867 │ │ │ │ + ldrshteq r6, [r4], -r4 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb67c1c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf0000ff8 │ │ │ │ andeq pc, r0, fp, ror r8 @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb67c30 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf64c0ff8 │ │ │ │ - vqdmlal.s , d0, d0[6] │ │ │ │ + vqdmlal.s q8, d16, d0[6] │ │ │ │ @ instruction: 0xf64f0334 │ │ │ │ - vbic.i32 , #0 @ 0x00000000 │ │ │ │ + vsra.s64 q11, q8, #64 │ │ │ │ @ instruction: 0xf640012e │ │ │ │ - vmvn.i32 q11, #12 @ 0x0000000c │ │ │ │ + vshr.s64 , q14, #64 │ │ │ │ rsbscs r0, pc, #47 @ 0x2f │ │ │ │ - @ instruction: 0xf884f270 │ │ │ │ + @ instruction: 0xf844f270 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb67c5c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf64f0ff8 │ │ │ │ - vbic.i32 , #0 @ 0x00000000 │ │ │ │ + vsra.s64 q11, q8, #64 │ │ │ │ @ instruction: 0xf64f012e │ │ │ │ - vaddl.s8 , d16, d12 │ │ │ │ + vaddl.s8 , d0, d12 │ │ │ │ blmi 0x90b2c │ │ │ │ vhsub.s q9, q0, q9 │ │ │ │ - svclt 0x0000f871 │ │ │ │ - eorseq ip, r4, r8, ror r9 │ │ │ │ + svclt 0x0000f831 │ │ │ │ + ldrshteq ip, [r4], -r8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb67c88 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ blmi 0x154a70 │ │ │ │ subsvs pc, fp, #64, 12 @ 0x4000000 │ │ │ │ stmdami r5, {r2, r8, fp, lr} │ │ │ │ ldrbtmi r4, [r9], #-1147 @ 0xfffffb85 │ │ │ │ vqshl.s64 q10, q12, q0 │ │ │ │ - svclt 0x0000f85d │ │ │ │ - rsbseq sp, sp, r8, lsr r9 │ │ │ │ - eorseq r6, r0, lr, lsl fp │ │ │ │ - eorseq r6, r0, r4, asr #22 │ │ │ │ + svclt 0x0000f81d │ │ │ │ + ldrhteq sp, [sp], #-136 @ 0xffffff78 │ │ │ │ + mlaseq r0, lr, sl, r6 │ │ │ │ + eorseq r6, r0, r4, asr #21 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb67cb8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ blmi 0x154aa0 │ │ │ │ stmdbmi r5, {r2, r5, r7, r9, sp} │ │ │ │ ldrbtmi r4, [fp], #-2053 @ 0xfffff7fb │ │ │ │ tstcc r0, #2030043136 @ 0x79000000 │ │ │ │ vqshl.s64 q10, q12, q0 │ │ │ │ - svclt 0x0000f845 │ │ │ │ - rsbseq sp, sp, sl, lsl #18 │ │ │ │ - eorseq r6, r0, r4, ror #22 │ │ │ │ - eorseq r6, r0, r0, lsl #23 │ │ │ │ + svclt 0x0000f805 │ │ │ │ + rsbseq sp, sp, sl, lsl #17 │ │ │ │ + eorseq r6, r0, r4, ror #21 │ │ │ │ + eorseq r6, r0, r0, lsl #22 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb67ce8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ blmi 0x154ad0 │ │ │ │ stmdbmi r5, {r1, r3, r4, r5, r6, r9, sp} │ │ │ │ ldrbtmi r4, [fp], #-2053 @ 0xfffff7fb │ │ │ │ tstcc r8, #2030043136 @ 0x79000000 │ │ │ │ - vqshl.s64 q10, q12, q0 │ │ │ │ - svclt 0x0000f82d │ │ │ │ - addeq r2, r3, sl, ror #17 │ │ │ │ - eorseq r1, r1, r0, ror r8 │ │ │ │ - ldrsbteq r1, [r1], -r8 │ │ │ │ + vqshl.s32 q10, q12, │ │ │ │ + svclt 0x0000ffed │ │ │ │ + addeq r2, r3, sl, ror #16 │ │ │ │ + ldrshteq r1, [r1], -r0 │ │ │ │ + eorseq r1, r1, r8, asr r8 │ │ │ │ @ instruction: 0xf000b508 │ │ │ │ strlt pc, [r8, #-2051] @ 0xfffff7fd │ │ │ │ @ instruction: 0xfffaf7ff │ │ │ │ andcs r4, r6, r6, lsl sl │ │ │ │ ldrbtmi r4, [sl], #-2838 @ 0xfffff4ea │ │ │ │ adclt fp, r7, r0, lsl #10 │ │ │ │ ldmdavs fp, {r0, r1, r4, r6, r7, fp, ip, lr} │ │ │ │ @ instruction: 0xf04f9325 │ │ │ │ vcgt.s d16, d3, d0 │ │ │ │ - andcs pc, r0, r5, lsr sp @ │ │ │ │ - @ instruction: 0xff84f273 │ │ │ │ + strdcs pc, [r0], -r5 │ │ │ │ + @ instruction: 0xff44f273 │ │ │ │ smlabbcs r0, ip, r2, r2 │ │ │ │ vmlal.s16 q5, d3, d2 │ │ │ │ - andcs lr, r0, #200, 26 @ 0x3200 │ │ │ │ + andcs lr, r0, #136, 26 @ 0x2200 │ │ │ │ andcs r4, r6, r1, lsl #12 │ │ │ │ mvnscc pc, #79 @ 0x4f │ │ │ │ movwcc lr, #14797 @ 0x39cd │ │ │ │ - ldc2 2, cr15, [sl, #460] @ 0x1cc │ │ │ │ + ldc2l 2, cr15, [sl, #-460] @ 0xfffffe34 │ │ │ │ vaddl.s8 q1, d10, d6 │ │ │ │ - eorcs pc, r0, #9536 @ 0x2540 │ │ │ │ + eorcs pc, r0, #5440 @ 0x1540 │ │ │ │ andcs r2, r1, r0, lsl #6 │ │ │ │ movwcs lr, #2509 @ 0x9cd │ │ │ │ andcs r4, r0, #110100480 @ 0x6900000 │ │ │ │ @ instruction: 0xf04f2308 │ │ │ │ @ instruction: 0xf2670caf │ │ │ │ - vmovle.u8 pc, d15[6] │ │ │ │ + vmovle.u8 pc, d15[4] │ │ │ │ addeq lr, pc, sl, lsl #31 │ │ │ │ andeq r0, r0, r8, lsl r2 │ │ │ │ @ instruction: 0x4607b5f0 │ │ │ │ bmi 0x6e23c8 │ │ │ │ ldcmi 2, cr15, [r4, #-692] @ 0xfffffd4c │ │ │ │ ldrbtmi r4, [sl], #-2842 @ 0xfffff4e6 │ │ │ │ ldmdavs fp, {r0, r1, r4, r6, r7, fp, ip, lr} │ │ │ │ @@ -639,198 +639,198 @@ │ │ │ │ ldrbtmi r4, [sp], #-3349 @ 0xfffff2eb │ │ │ │ ldcmi 0, cr14, [r5, #-24] @ 0xffffffe8 │ │ │ │ @ instruction: 0x462c447d │ │ │ │ ldcmi 0, cr14, [r4, #-8] │ │ │ │ @ instruction: 0x462c447d │ │ │ │ addvs pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ vqdmlal.s16 q5, d2, d3 │ │ │ │ - ldmdbmi r1, {r0, r1, r4, r5, r6, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + ldmdbmi r1, {r0, r1, r4, r5, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ strtmi r4, [r2], -fp, lsr #12 │ │ │ │ ldrbtmi r9, [r9], #-0 │ │ │ │ vmvn.i32 d4, #402653184 @ 0x18000000 │ │ │ │ - bmi 0x3d02a0 │ │ │ │ + bmi 0x3d01a0 │ │ │ │ ldrbtmi r4, [sl], #-2824 @ 0xfffff4f8 │ │ │ │ ldmdavs sl, {r0, r1, r4, r6, r7, fp, ip, lr} │ │ │ │ strcc pc, [ip], #-2269 @ 0xfffff723 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ andle r0, r1, r0, lsl #6 │ │ │ │ - @ instruction: 0xf906f2a5 │ │ │ │ + @ instruction: 0xf8c6f2a5 │ │ │ │ ldcmi 2, cr15, [r4, #-52] @ 0xffffffcc │ │ │ │ svclt 0x0000bdf0 │ │ │ │ addeq lr, pc, lr, lsl pc @ │ │ │ │ andeq r0, r0, r8, lsl r2 │ │ │ │ - eorseq ip, r0, lr, lsr #32 │ │ │ │ - eoreq r8, lr, r0, lsr #20 │ │ │ │ - eoreq r8, lr, r8, lsl sl │ │ │ │ - eorseq r6, r1, r2, ror #20 │ │ │ │ + eorseq fp, r0, lr, lsr #31 │ │ │ │ + eoreq r8, lr, r0, lsr #19 │ │ │ │ + mlaeq lr, r8, r9, r8 │ │ │ │ + eorseq r6, r1, r2, ror #19 │ │ │ │ ldrdeq lr, [pc], r6 │ │ │ │ vmov.32 r4, d13[0] │ │ │ │ push {r4, r5, r6, r8, r9, sl, fp, ip} │ │ │ │ @ instruction: 0x460641f0 │ │ │ │ ldrbtmi r4, [fp], #-3100 @ 0xfffff3e4 │ │ │ │ ldrbtmi r4, [sl], #-2585 @ 0xfffff5e7 │ │ │ │ ldmdbpl sp, {r1, r4, fp, sp, lr} │ │ │ │ stmdavs r8!, {r0, r1, r2, r3, r7, fp, ip, lr} │ │ │ │ ldmiblt r3, {r0, r1, r6, r7, r9, sl, fp, sp, lr} │ │ │ │ - stc2 2, cr15, [r2, #-524] @ 0xfffffdf4 │ │ │ │ + stc2l 2, cr15, [r2], {131} @ 0x83 │ │ │ │ andle r1, lr, r2, asr #24 │ │ │ │ - mrc2 2, 1, pc, cr12, cr13, {4} │ │ │ │ + ldc2l 2, cr15, [ip, #628]! @ 0x274 │ │ │ │ @ instruction: 0xf1b04680 │ │ │ │ strdle r3, [r8], -pc @ │ │ │ │ ldrbtmi r4, [r9], #-2323 @ 0xfffff6ed │ │ │ │ - ldc2 2, cr15, [r6], {130} @ 0x82 │ │ │ │ + blx 0xff5cd656 │ │ │ │ stmdblt r0, {r2, r9, sl, lr}^ │ │ │ │ vmlsl.s16 q2, d13, d0[0] │ │ │ │ - stmdavs r8!, {r0, r1, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdavs r8!, {r0, r1, r6, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0x4631463a │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ ldrtmi lr, [sl], -lr, lsl #15 │ │ │ │ @ instruction: 0xf7ff4631 │ │ │ │ stmdavs r3!, {r0, r1, r3, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ ldreq r4, [fp], r0, lsr #12 │ │ │ │ stmdavs sl!, {r3, r6, r8, r9, sl, fp, ip, sp, pc} │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ ldmdavs r3, {r1, r6, r8, r9, sl, fp, ip, sp, pc} │ │ │ │ nopeq {67} @ 0x43 │ │ │ │ vmov.i32 d6, #35 @ 0x00000023 │ │ │ │ - svclt 0x0000baf3 │ │ │ │ + svclt 0x0000bab3 │ │ │ │ addeq lr, pc, r6, lsl pc @ │ │ │ │ addeq lr, pc, lr, lsl #29 │ │ │ │ strdeq r0, [r0], -r8 │ │ │ │ - eorseq r2, r1, sl, lsl #15 │ │ │ │ + eorseq r2, r1, sl, lsl #14 │ │ │ │ @ instruction: 0xf7ffb508 │ │ │ │ andeq pc, r0, pc, lsr pc @ │ │ │ │ subne pc, r5, r1, asr #12 │ │ │ │ andeq pc, r1, r0, asr #5 │ │ │ │ @ instruction: 0xf14b2103 │ │ │ │ - svclt 0x0000bfd5 │ │ │ │ + svclt 0x0000bf99 │ │ │ │ andmi pc, sp, ip, asr #4 │ │ │ │ andeq pc, r3, r0, asr #5 │ │ │ │ @ instruction: 0xf14b2103 │ │ │ │ - svclt 0x0000bfcd │ │ │ │ + svclt 0x0000bf91 │ │ │ │ rscvs pc, r9, r4, asr #4 │ │ │ │ andeq pc, r7, r0, asr #5 │ │ │ │ @ instruction: 0xf14b2103 │ │ │ │ - svclt 0x0000bfc5 │ │ │ │ + svclt 0x0000bf89 │ │ │ │ addcc pc, r1, pc, asr #4 │ │ │ │ andeq pc, r7, r0, asr #5 │ │ │ │ @ instruction: 0xf14b2103 │ │ │ │ - svclt 0x0000bfbd │ │ │ │ + svclt 0x0000bf81 │ │ │ │ submi pc, r9, sp, asr #12 │ │ │ │ andeq pc, r8, r0, asr #5 │ │ │ │ @ instruction: 0xf14b2103 │ │ │ │ - svclt 0x0000bfb5 │ │ │ │ + svclt 0x0000bf79 │ │ │ │ rsbpl pc, r9, r9, asr #4 │ │ │ │ andeq pc, r9, r0, asr #5 │ │ │ │ @ instruction: 0xf14b2103 │ │ │ │ - svclt 0x0000bfad │ │ │ │ - subcc pc, r1, r2, asr #12 │ │ │ │ + svclt 0x0000bf71 │ │ │ │ + sbccs pc, r9, r2, asr #12 │ │ │ │ andseq pc, r1, r0, asr #5 │ │ │ │ @ instruction: 0xf14b2103 │ │ │ │ - svclt 0x0000bfa5 │ │ │ │ + svclt 0x0000bf69 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ beq 0xffc4f050 │ │ │ │ stclmi 2, cr15, [ip, #692]! @ 0x2b4 │ │ │ │ strmi r4, [ip], -r0, ror #22 │ │ │ │ strmi r2, [r0], r4, lsl #5 │ │ │ │ tstls r4, fp, lsl #16 │ │ │ │ vrhadd.s8 d18, d15, d0 │ │ │ │ vshl.s64 q9, q4, #0 │ │ │ │ ldmdavs fp, {r0, r1, r2, r4, r7, r8, sl, sp} │ │ │ │ strbtcc pc, [r4], #2253 @ 0x8cd @ │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ - stcl 2, cr15, [r6], {147} @ 0x93 │ │ │ │ + stc 2, cr15, [r6], {147} @ 0x93 │ │ │ │ addvs pc, r6, #1325400064 @ 0x4f000000 │ │ │ │ stmdage ip!, {r8, sp} │ │ │ │ ldmibvs ip, {r0, r3, r6, r9, sl, ip, sp, lr, pc} │ │ │ │ ldmibcs r7, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ - ldc 2, cr15, [ip], #588 @ 0x24c │ │ │ │ + ldcl 2, cr15, [ip], #-588 @ 0xfffffdb4 │ │ │ │ @ instruction: 0xf14e6820 │ │ │ │ - strdcs pc, [r4], -r9 │ │ │ │ - @ instruction: 0xffe4f14b │ │ │ │ + @ instruction: 0x2004ffbd │ │ │ │ + @ instruction: 0xffa8f14b │ │ │ │ @ instruction: 0xf870f002 │ │ │ │ @ instruction: 0xf14b2003 │ │ │ │ - @ instruction: 0xf14bffdf │ │ │ │ - stmdavs fp!, {r0, r2, r3, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ + @ instruction: 0xf14bffa3 │ │ │ │ + stmdavs fp!, {r0, r4, r6, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ eorseq pc, r0, r9, asr #17 │ │ │ │ orrlt r6, r2, sl, lsl r8 │ │ │ │ @ instruction: 0xf854461c │ │ │ │ bcs 0x1c998 │ │ │ │ adcmi sp, r3, #-1073741762 @ 0xc000003e │ │ │ │ and sp, r8, r2, lsl #2 │ │ │ │ ldrsbteq pc, [r0], -r9 @ │ │ │ │ stcne 8, cr15, [r4, #-336] @ 0xfffffeb0 │ │ │ │ - stc2l 1, cr15, [r0, #300] @ 0x12c │ │ │ │ + stc2 1, cr15, [r4, #300] @ 0x12c │ │ │ │ adcmi r6, r3, #2818048 @ 0x2b0000 │ │ │ │ stmdbge r6, {r1, r2, r4, r5, r6, r7, r8, ip, lr, pc} │ │ │ │ movwcs r2, #3 │ │ │ │ movwcc lr, #27085 @ 0x69cd │ │ │ │ movwcc lr, #35277 @ 0x89cd │ │ │ │ - blx 0xfeacd836 │ │ │ │ + blx 0x1acd836 │ │ │ │ ldmib sp, {r3, r4, r6, r8, fp, ip, sp, pc}^ │ │ │ │ @ instruction: 0xf1b23206 │ │ │ │ svclt 0x00083fff │ │ │ │ svccc 0x00fff1b3 │ │ │ │ bl 0xfecc4dd4 │ │ │ │ @ instruction: 0xf0007fe3 │ │ │ │ vand d24, d30, d25 │ │ │ │ - vmls.i d22, d0, d0[4] │ │ │ │ + vmls.i d21, d16, d0[4] │ │ │ │ vqshl.s8 d16, d19, d0 │ │ │ │ vshr.s64 d23, d12, #64 │ │ │ │ movwcs r0, #149 @ 0x95 │ │ │ │ eorcc pc, ip, r9, asr #17 │ │ │ │ - blx 0xff14d326 │ │ │ │ + blx 0xfe24d326 │ │ │ │ @ instruction: 0xb1206860 │ │ │ │ - blx 0xfff4d7c0 │ │ │ │ + blx 0xfef4d7c0 │ │ │ │ stmiavs r3!, {r3, r8, ip, sp, pc}^ │ │ │ │ bvs 0x18e2c58 │ │ │ │ blcs 0x1de5c │ │ │ │ @ instruction: 0xf8ddd1f4 │ │ │ │ vqadd.s8 d26, d6, d0 │ │ │ │ - vqdmull.s q10, d0, d1[2] │ │ │ │ + @ instruction: 0xf2c03bd1 │ │ │ │ @ instruction: 0xf8cd0b11 │ │ │ │ @ instruction: 0xf04f9014 │ │ │ │ strbmi r0, [r8, #2305] @ 0x901 │ │ │ │ movthi pc, #37696 @ 0x9340 @ │ │ │ │ eorcc pc, r9, sl, asr r8 @ │ │ │ │ streq lr, [r9, pc, asr #20] │ │ │ │ pushcs {r0, r3, r4, fp, ip, sp, lr} │ │ │ │ cmnphi r2, r0, asr #32 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf1097859 │ │ │ │ mrrcne 2, 0, r0, ip, cr1 │ │ │ │ pushcs {r0, r1, r9, ip, pc} │ │ │ │ stmdavc r1!, {r1, r8, ip, lr, pc}^ │ │ │ │ eorsle r2, r7, r0, lsl #18 │ │ │ │ vtst.8 , q7, │ │ │ │ - vmls.f d22, d0, d0[4] │ │ │ │ + vmls.f d21, d16, d0[4] │ │ │ │ @ instruction: 0x465e0533 │ │ │ │ svclt 0x0008292d │ │ │ │ mul r2, ip, ip │ │ │ │ ldrcc r6, [r8, #-2670] @ 0xfffff592 │ │ │ │ stmdavs r9!, {r1, r2, r3, r4, r7, r8, ip, sp, pc} │ │ │ │ vsubhn.i32 d4, , q8 │ │ │ │ - stmdacs r0, {r0, r1, r3, r6, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r1, r3, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ bvc 0xa8563c │ │ │ │ blls 0xfd5cc │ │ │ │ vqrshl.u8 d20, d8, d16 │ │ │ │ ldrbmi r8, [r7], #-782 @ 0xfffffcf2 │ │ │ │ stmdbeq r2, {r0, r3, r8, ip, sp, lr, pc} │ │ │ │ @ instruction: 0x47b06878 │ │ │ │ blcs 0x2b228 │ │ │ │ @ instruction: 0xf641d1c9 │ │ │ │ vaddl.s8 q10, d16, d20 │ │ │ │ @ instruction: 0x46230095 │ │ │ │ vrhadd.s8 d18, d6, d1 │ │ │ │ - vmlal.s q8, d16, d0[2] │ │ │ │ + vmlal.s q8, d0, d0[2] │ │ │ │ stmdavs r0, {r1, r2, r3, r5, r9} │ │ │ │ - ldc2l 2, cr15, [r8, #656] @ 0x290 │ │ │ │ + ldc2 2, cr15, [r8, #656] @ 0x290 │ │ │ │ vhadd.s d18, d4, d1 │ │ │ │ - @ instruction: 0x47b0fa9b │ │ │ │ + sbfxmi pc, fp, #20, #17 │ │ │ │ ldrdls pc, [ip], -sp │ │ │ │ svclt 0x0000e7e8 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ @ instruction: 0xf8dd9e03 │ │ │ │ ldrmi r9, [r0, #20]! │ │ │ │ rscshi pc, r9, #64, 6 │ │ │ │ ldrdcc pc, [r8], -r9 @ │ │ │ │ @@ -838,94 +838,94 @@ │ │ │ │ addscs pc, r7, #192, 4 │ │ │ │ mulne sp, r9, r8 │ │ │ │ ldrdeq pc, [r0], -r9 │ │ │ │ bicmi lr, r1, r3, asr #20 │ │ │ │ @ instruction: 0xf8539b04 │ │ │ │ @ instruction: 0xf8c93026 │ │ │ │ @ instruction: 0xf153303c │ │ │ │ - @ instruction: 0xf15bfa57 │ │ │ │ - stmdacs r0, {r0, r1, r2, r5, r6, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ + @ instruction: 0xf15bfa1b │ │ │ │ + stmdacs r0, {r0, r1, r3, r5, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ rscshi pc, r5, r0 │ │ │ │ - ldc2l 1, cr15, [r0, #-364] @ 0xfffffe94 │ │ │ │ + ldc2 1, cr15, [r4, #-364] @ 0xfffffe94 │ │ │ │ smlabbcs r0, r4, r2, r2 │ │ │ │ vmlal.s16 q5, d3, d11 │ │ │ │ - @ instruction: 0xf44febf0 │ │ │ │ + @ instruction: 0xf44febb0 │ │ │ │ smlabbcs r0, r6, r2, r6 │ │ │ │ vmlal.s16 q5, d3, d28 │ │ │ │ - vqdmulh.s q15, , q13 │ │ │ │ + vqdmulh.s d30, d27, d26 │ │ │ │ vrsra.s64 d16, d20, #64 │ │ │ │ strcs r0, [r0, #-916] @ 0xfffffc6c │ │ │ │ @ instruction: 0xf14b6818 │ │ │ │ - @ instruction: 0xf124fddf │ │ │ │ - @ instruction: 0xf267fca7 │ │ │ │ - @ instruction: 0x4604f991 │ │ │ │ + @ instruction: 0xf124fda3 │ │ │ │ + sha1m.32 , , │ │ │ │ + @ instruction: 0x4604f951 │ │ │ │ andcs r6, r2, r5 │ │ │ │ - @ instruction: 0xf9cef152 │ │ │ │ + @ instruction: 0xf992f152 │ │ │ │ blcs 0x2afb4 │ │ │ │ sbcshi pc, r6, r0, asr #32 │ │ │ │ @ instruction: 0xf6499005 │ │ │ │ vmls.i d22, d16, d0[5] │ │ │ │ @ instruction: 0xf8d92497 │ │ │ │ vst4.8 {d16-d19}, [pc :256], ip │ │ │ │ strtmi r5, [r1], -r0, lsl #5 │ │ │ │ - cdp2 2, 14, cr15, cr0, cr4, {5} │ │ │ │ + cdp2 2, 10, cr15, cr0, cr4, {5} │ │ │ │ @ instruction: 0xf8c9b108 │ │ │ │ andcs r4, r8, ip, lsr r0 │ │ │ │ - @ instruction: 0xf9b8f152 │ │ │ │ + @ instruction: 0xf97cf152 │ │ │ │ @ instruction: 0xf8d94607 │ │ │ │ stmdacs r0, {r2, r3, r5} │ │ │ │ @ instruction: 0x81b3f000 │ │ │ │ @ instruction: 0xf906f001 │ │ │ │ bicsge pc, r0, #14614528 @ 0xdf0000 │ │ │ │ eorseq pc, r8, r9, asr #17 │ │ │ │ blx 0x1d4d0dc │ │ │ │ @ instruction: 0xf12d4604 │ │ │ │ - vadd.i8 , q0, │ │ │ │ + vadd.i8 d31, d0, d27 │ │ │ │ @ instruction: 0xf8cd3321 │ │ │ │ vhadd.s8 d26, d6, d0 │ │ │ │ - vsubl.s8 , d0, d20 │ │ │ │ + vsubl.s8 q8, d16, d20 │ │ │ │ @ instruction: 0xf64b022e │ │ │ │ - vmla.f d23, d16, d0[3] │ │ │ │ + vmla.f d23, d0, d0[3] │ │ │ │ @ instruction: 0xf12c012d │ │ │ │ - @ instruction: 0x4605ffb9 │ │ │ │ + @ instruction: 0x4605ff7d │ │ │ │ blx 0xfe6cd040 │ │ │ │ mulcs ip, r9, r8 │ │ │ │ @ instruction: 0xf64b4620 │ │ │ │ vrsra.s64 d16, d16, #64 │ │ │ │ @ instruction: 0xf64b2397 │ │ │ │ - vaddw.s8 , q8, d4 │ │ │ │ + vaddw.s8 , q0, d4 │ │ │ │ movwls r0, #12589 @ 0x312d │ │ │ │ - blx 0x6cd46a │ │ │ │ + blx 0xff7cd468 │ │ │ │ movwls r9, #2819 @ 0xb03 │ │ │ │ movwcs r4, #1568 @ 0x620 │ │ │ │ - tstpvc ip, fp, asr #12 @ p-variant is OBSOLETE │ │ │ │ + orrsvs pc, ip, fp, asr #12 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ ldrsbtcs pc, [r4], -r9 @ │ │ │ │ - blx 0xff24d482 │ │ │ │ + blx 0xfe34d482 │ │ │ │ smlatbcs r0, fp, fp, r6 │ │ │ │ ldrmi r4, [r8, r0, lsr #12] │ │ │ │ - cdp2 2, 12, cr15, cr12, cr0, {5} │ │ │ │ + cdp2 2, 8, cr15, cr12, cr0, {5} │ │ │ │ blx 0xfe4227ec │ │ │ │ blx 0xfec4d25c │ │ │ │ @ instruction: 0xf0fff080 │ │ │ │ - @ instruction: 0xf0fffdfb │ │ │ │ - @ instruction: 0xf8d9fe19 │ │ │ │ + @ instruction: 0xf0fffdbf │ │ │ │ + @ instruction: 0xf8d9fddd │ │ │ │ @ instruction: 0xf0000038 │ │ │ │ @ instruction: 0x4604ff1f │ │ │ │ @ instruction: 0xffa2f000 │ │ │ │ @ instruction: 0xee1d49ce │ │ │ │ @ instruction: 0xf10a2f70 │ │ │ │ strtmi r0, [r0], -r8, lsl #6 │ │ │ │ vhadd.s8 d21, d28, d12 │ │ │ │ - vrshr.s64 , q4, #64 │ │ │ │ + vmov.i32 , #2048 @ 0x00000800 │ │ │ │ movwls r0, #557 @ 0x22d │ │ │ │ - mvnsvc pc, ip, asr #4 │ │ │ │ + cmnpvc r0, ip, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ @ instruction: 0xf12c231b │ │ │ │ - @ instruction: 0xf500fee3 │ │ │ │ + @ instruction: 0xf500fea7 │ │ │ │ orrscc r3, r0, #176, 6 @ 0xc0000002 │ │ │ │ ldrdge pc, [r4], -r9 @ │ │ │ │ stccc 8, cr15, [r8], {83} @ 0x53 │ │ │ │ svceq 0x0080f013 │ │ │ │ @ instruction: 0xf04fbf0c │ │ │ │ @ instruction: 0xf06f33ff │ │ │ │ @ instruction: 0xf1ba4300 │ │ │ │ @@ -942,50 +942,50 @@ │ │ │ │ ldrdeq pc, [r4], -r9 │ │ │ │ andvc pc, ip, #77594624 @ 0x4a00000 │ │ │ │ addscs pc, r7, #192, 4 │ │ │ │ movwcs r6, #19 │ │ │ │ stmdacs r0, {r1, r2, r8, r9, ip, pc} │ │ │ │ msrhi CPSR_c, r0 │ │ │ │ @ instruction: 0xf157a906 │ │ │ │ - blls 0x1cf44c │ │ │ │ + blls 0x1cf35c │ │ │ │ rsble r2, r7, r0, lsl #22 │ │ │ │ vmin.s8 d20, d6, d8 │ │ │ │ - vmla.f d17, d0, d0[6] │ │ │ │ + vmla.f d16, d16, d0[6] │ │ │ │ @ instruction: 0xf14e012e │ │ │ │ - andcs pc, r1, r3, asr r9 @ │ │ │ │ - @ instruction: 0xf99ef274 │ │ │ │ + andcs pc, r1, r7, lsl r9 @ │ │ │ │ + @ instruction: 0xf95ef274 │ │ │ │ @ instruction: 0xf10a4629 │ │ │ │ movwls r0, #12289 @ 0x3001 │ │ │ │ - @ instruction: 0xf90af265 │ │ │ │ + @ instruction: 0xf8cef265 │ │ │ │ @ instruction: 0xb3a99b03 │ │ │ │ strtmi r1, [r8], -r9, ror #15 │ │ │ │ - @ instruction: 0xf83cf149 │ │ │ │ + @ instruction: 0xf800f149 │ │ │ │ @ instruction: 0xf6414604 │ │ │ │ vaddl.s8 q10, d16, d20 │ │ │ │ @ instruction: 0x46230095 │ │ │ │ vrhadd.s8 d18, d6, d1 │ │ │ │ - vmvn.i32 d17, #2048 @ 0x00000800 │ │ │ │ + vrshr.s64 d16, d24, #64 │ │ │ │ stmdavs r0, {r1, r2, r3, r5, r9} │ │ │ │ - ldc2 2, cr15, [lr], #656 @ 0x290 │ │ │ │ + ldc2l 2, cr15, [lr], #-656 @ 0xfffffd70 │ │ │ │ vmax.s32 d4, d9, d16 │ │ │ │ - mulcs r1, r3, sp │ │ │ │ - @ instruction: 0xf97ef274 │ │ │ │ + andcs pc, r1, r7, asr sp @ │ │ │ │ + @ instruction: 0xf93ef274 │ │ │ │ ldrsbteq pc, [ip], -r9 @ │ │ │ │ vsubhn.i32 d4, , │ │ │ │ - vmlsne.f32 s30, s6, s7 │ │ │ │ + vmlane.f32 s30, s6, s7 │ │ │ │ @ instruction: 0xf6bf9305 │ │ │ │ stmdavs r0!, {r1, r5, r8, r9, sl, fp, sp, pc} │ │ │ │ ldrsbtmi pc, [ip], -r9 @ │ │ │ │ - @ instruction: 0xff0ef293 │ │ │ │ - tstpne r8, r6, asr #4 @ p-variant is OBSOLETE │ │ │ │ + mcr2 2, 6, pc, cr14, cr3, {4} @ │ │ │ │ + orreq pc, r8, r6, asr #4 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ strtmi r4, [r2], -r3, lsl #12 │ │ │ │ vaddl.s32 q1, d4, d1 │ │ │ │ - andcs pc, r1, r9, lsl #26 │ │ │ │ - blx 0xff34db78 │ │ │ │ + andcs pc, r1, r9, asr #25 │ │ │ │ + blx 0xfe34db78 │ │ │ │ @ instruction: 0xf8dd464e │ │ │ │ @ instruction: 0xe6d19014 │ │ │ │ vqrshl.s8 d4, d10, d16 │ │ │ │ @ instruction: 0xf1ba8187 │ │ │ │ @ instruction: 0xf8c94f80 │ │ │ │ vhadd.s8 q13, q0, q0 │ │ │ │ @ instruction: 0xf64a80d6 │ │ │ │ @@ -1002,101 +1002,101 @@ │ │ │ │ ldrt r6, [ip], -r3, rrx │ │ │ │ @ instruction: 0xf8d91c71 │ │ │ │ strbmi r0, [r1, #-48] @ 0xffffffd0 │ │ │ │ andcs fp, r0, #172, 30 @ 0x2b0 │ │ │ │ andeq pc, r1, #7 │ │ │ │ ldrmi r4, [r6], #-1561 @ 0xfffff9e7 │ │ │ │ @ instruction: 0xf14b9303 │ │ │ │ - strmi pc, [r2], r5, lsl #25 │ │ │ │ + strmi pc, [r2], r9, asr #24 │ │ │ │ ldrsbteq pc, [r0], -r9 @ │ │ │ │ - blx 0xfe84d6a6 │ │ │ │ - orreq pc, r4, fp, asr #4 │ │ │ │ + blx 0x194d6a6 │ │ │ │ + tstpeq r4, fp, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - addne pc, r4, r6, asr #4 │ │ │ │ + andne pc, r4, r6, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - @ instruction: 0xf966f283 │ │ │ │ + @ instruction: 0xf926f283 │ │ │ │ cmnlt r0, r7, lsl #12 │ │ │ │ bge 0x1b7da0 │ │ │ │ - asrne pc, r6, #4 @ │ │ │ │ + msrne R8_usr, r6 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ vcgt.s d25, d9, d6 │ │ │ │ - stmdacs r1, {r0, r3, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r1, {r0, r3, r6, sl, fp, ip, sp, lr, pc} │ │ │ │ cmpphi r9, r0 @ p-variant is OBSOLETE │ │ │ │ vmvn.i32 d4, #671088640 @ 0x28000000 │ │ │ │ - @ instruction: 0xf8d9f85f │ │ │ │ + @ instruction: 0xf8d9f81f │ │ │ │ blcs 0x1d2c4 │ │ │ │ adchi pc, r9, r0 │ │ │ │ stmdaeq r6, {r3, r5, r7, r8, r9, fp, sp, lr, pc} │ │ │ │ @ instruction: 0xf1082104 │ │ │ │ vhadd.s32 d0, d9, d1 │ │ │ │ - strmi pc, [r5], -r1, ror #26 │ │ │ │ + strmi pc, [r5], -r5, lsr #26 │ │ │ │ @ instruction: 0x0014f8d9 │ │ │ │ @ instruction: 0xf0002800 │ │ │ │ vsra.s16 d8, d27, #13 │ │ │ │ - movwcs pc, #7815 @ 0x1e87 @ │ │ │ │ + movwcs pc, #7751 @ 0x1e47 @ │ │ │ │ ldrmi r6, [r8, #40] @ 0x28 │ │ │ │ stmdbls r4, {r4, r8, sl, fp, ip, lr, pc} │ │ │ │ bl 0x1575ac │ │ │ │ svcne 0x000f0688 │ │ │ │ bleq 0xfe0cbe08 │ │ │ │ streq lr, [r3, r5, lsl #22] │ │ │ │ svceq 0x0004f85b │ │ │ │ - mrc2 2, 3, pc, cr6, cr3, {4} │ │ │ │ + mrc2 2, 1, pc, cr6, cr3, {4} │ │ │ │ bleq 0x14f318 │ │ │ │ ldrhle r4, [r7, #46]! @ 0x2e │ │ │ │ vcgt.s8 d18, d2, d0 │ │ │ │ @ instruction: 0xf8453070 │ │ │ │ vhadd.s32 d3, d9, d24 │ │ │ │ - strmi pc, [r6], -fp, lsr #25 │ │ │ │ - blx 0x174d62a │ │ │ │ + strmi pc, [r6], -pc, ror #24 │ │ │ │ + blx 0x84d62a │ │ │ │ @ instruction: 0xf8c6ab0b │ │ │ │ blge 0xb1d50c │ │ │ │ sbccc pc, r0, r6, asr #17 │ │ │ │ addsvs pc, r0, #196, 16 @ 0xc40000 │ │ │ │ blcs 0x2b2f4 │ │ │ │ tstphi r0, r0 @ p-variant is OBSOLETE │ │ │ │ rsbsvs pc, ip, r9, asr #12 │ │ │ │ addscs pc, r7, r0, asr #5 │ │ │ │ - ldc2l 1, cr15, [r4], {74} @ 0x4a │ │ │ │ + ldc2 1, cr15, [r8], {74} @ 0x4a │ │ │ │ movwls sl, #6956 @ 0x1b2c │ │ │ │ movwls sl, #2827 @ 0xb0b │ │ │ │ stmdals r5, {r1, r3, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf8d94653 │ │ │ │ @ instruction: 0xf104103c │ │ │ │ - stmdacs r0, {r0, r1, r2, r5, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r1, r3, r5, r6, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ tstphi r1, r0, asr #32 @ p-variant is OBSOLETE │ │ │ │ ldrtpl pc, [r6], -r4, lsl #10 @ │ │ │ │ streq pc, [r4, #-426] @ 0xfffffe56 │ │ │ │ and r3, r1, r0, lsr r6 │ │ │ │ - stc2l 2, cr15, [sl], {41} @ 0x29 │ │ │ │ + stc2 2, cr15, [lr], {41} @ 0x29 │ │ │ │ svceq 0x0004f855 │ │ │ │ mvnsle r2, r0, lsl #16 │ │ │ │ vmin.s32 q2, , q0 │ │ │ │ - @ instruction: 0xf64bfcc3 │ │ │ │ + @ instruction: 0xf64bfc87 │ │ │ │ vorr.i32 q9, #0 @ 0x00000000 │ │ │ │ ldmdavs fp, {r0, r1, r2, r4, r7, r8, r9, sp} │ │ │ │ ldrble r0, [fp], #-1115 @ 0xfffffba5 │ │ │ │ @ instruction: 0xf11b9811 │ │ │ │ - @ instruction: 0xf11bf8b9 │ │ │ │ - @ instruction: 0xf8d9f91b │ │ │ │ + @ instruction: 0xf11bf87d │ │ │ │ + @ instruction: 0xf8d9f8df │ │ │ │ cps #8 │ │ │ │ - @ instruction: 0xf03efa07 │ │ │ │ + @ instruction: 0xf03ef9cb │ │ │ │ strtmi pc, [r0], -r5, lsl #25 │ │ │ │ @ instruction: 0xf086a90b │ │ │ │ @ instruction: 0xf8d9fc4b │ │ │ │ @ instruction: 0xb1280020 │ │ │ │ @ instruction: 0x01b4f64b │ │ │ │ orrscs pc, r7, r0, asr #5 │ │ │ │ mrc2 0, 7, pc, cr4, cr0, {1} │ │ │ │ @ instruction: 0xffe6f031 │ │ │ │ @ instruction: 0xf0864630 │ │ │ │ stmdage r6, {r0, r1, r3, r5, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ - @ instruction: 0xf844f15b │ │ │ │ + @ instruction: 0xf808f15b │ │ │ │ stmdals r5, {r0, r2, r3, r4, r6, r7, r9, sl, sp, lr, pc} │ │ │ │ - @ instruction: 0xff9af102 │ │ │ │ + @ instruction: 0xff5ef102 │ │ │ │ stc2 0, cr15, [r0], {134} @ 0x86 │ │ │ │ eoreq pc, ip, r9, asr #17 │ │ │ │ @ instruction: 0xf64ae644 │ │ │ │ @ instruction: 0xf6ca23ab │ │ │ │ @ instruction: 0xf5ba23aa │ │ │ │ blx 0xfea950e2 │ │ │ │ @ instruction: 0xf64a2303 │ │ │ │ @@ -1111,213 +1111,213 @@ │ │ │ │ subseq sl, fp, fp, lsr #29 │ │ │ │ @ instruction: 0xf64be6aa │ │ │ │ vorr.i32 q9, #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf8c92397 │ │ │ │ ldmdavs fp, {r2, r6, ip, lr} │ │ │ │ @ instruction: 0xf57f045a │ │ │ │ strtmi sl, [r9], -sp, asr #30 │ │ │ │ - sbcne pc, r0, r6, asr #4 │ │ │ │ + subne pc, r0, r6, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - @ instruction: 0xff9ef152 │ │ │ │ + @ instruction: 0xff62f152 │ │ │ │ svclt 0x0000e744 │ │ │ │ muleq r0, ip, r0 │ │ │ │ - ldrhteq lr, [r3], -r8 │ │ │ │ - @ instruction: 0xff56f152 │ │ │ │ + eorseq lr, r3, r8, lsr r8 │ │ │ │ + @ instruction: 0xff1af152 │ │ │ │ stmdacs r0, {r0, r2, r9, sl, lr} │ │ │ │ @ instruction: 0xf8d9d09e │ │ │ │ tstcs r1, r8, lsl r0 │ │ │ │ - rscne pc, r8, #1610612740 @ 0x60000004 │ │ │ │ + rsbne pc, r8, #1610612740 @ 0x60000004 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - blx 0x1ecdde6 │ │ │ │ + blx 0xecdde6 │ │ │ │ eorcs r4, sl, #45088768 @ 0x2b00000 │ │ │ │ vrhadd.s8 d18, d6, d1 │ │ │ │ - vshr.s64 , q12, #64 │ │ │ │ + vmvn.i32 , #8 @ 0x00000008 │ │ │ │ vaddl.s8 q0, d2, d30 │ │ │ │ - @ instruction: 0x4628fc77 │ │ │ │ + @ instruction: 0x4628fc37 │ │ │ │ @ instruction: 0xf962f066 │ │ │ │ tstcs r1, lr, lsl #22 │ │ │ │ vmax.s8 d20, d6, d24 │ │ │ │ - vsubl.s8 q9, d0, d20 │ │ │ │ + vsubl.s8 , d16, d20 │ │ │ │ vsubl.s32 q0, d4, d30 │ │ │ │ - blls 0x390114 │ │ │ │ + blls 0x390014 │ │ │ │ strtmi r2, [r8], -r1, lsl #2 │ │ │ │ - eorscs pc, r8, #1610612740 @ 0x60000004 │ │ │ │ + adcsne pc, r8, #1610612740 @ 0x60000004 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - blx 0x174de22 │ │ │ │ + blx 0x74de22 │ │ │ │ tstcs r1, pc, lsl #22 │ │ │ │ vmax.s8 d20, d6, d24 │ │ │ │ - vmlal.s q9, d0, d0[3] │ │ │ │ + vmlal.s , d16, d0[3] │ │ │ │ vsubl.s32 q0, d4, d30 │ │ │ │ - blls 0x4500f0 │ │ │ │ + blls 0x44fff0 │ │ │ │ strtmi r2, [r8], -r1, lsl #2 │ │ │ │ - rsbcs pc, r0, #1610612740 @ 0x60000004 │ │ │ │ + rscne pc, r0, #1610612740 @ 0x60000004 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - blx 0x12cde46 │ │ │ │ + blx 0x2cde46 │ │ │ │ tstcs r1, r2, lsl fp │ │ │ │ vmax.s8 d20, d6, d24 │ │ │ │ - vmvn.i32 q9, #1024 @ 0x00000400 │ │ │ │ + vrshr.s64 , q10, #64 │ │ │ │ vsubl.s32 q0, d4, d30 │ │ │ │ - blls 0x4900cc │ │ │ │ + blls 0x48ffcc │ │ │ │ strtmi r2, [r8], -r1, lsl #2 │ │ │ │ - addcs pc, r8, #1610612740 @ 0x60000004 │ │ │ │ + andcs pc, r8, #1610612740 @ 0x60000004 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - blx 0xe4de6a │ │ │ │ + blx 0xffe4de68 │ │ │ │ tstcs r1, r5, lsl fp │ │ │ │ vmax.s8 d20, d6, d24 │ │ │ │ - vrshr.s64 d18, d12, #64 │ │ │ │ + vmov.i32 d18, #3072 @ 0x00000c00 │ │ │ │ vsubl.s32 q0, d4, d30 │ │ │ │ - blls 0x7100a8 │ │ │ │ + blls 0x70ffa8 │ │ │ │ strtmi r2, [r8], -r1, lsl #2 │ │ │ │ - adcscs pc, r0, #1610612740 @ 0x60000004 │ │ │ │ + eorscs pc, r0, #1610612740 @ 0x60000004 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - blx 0x9cde8e │ │ │ │ + blx 0xff9cde8c │ │ │ │ tstcs r1, sp, lsl fp │ │ │ │ vmax.s8 d20, d6, d24 │ │ │ │ - vmlal.s q9, d16, d0[1] │ │ │ │ + vmlal.s q9, d0, d0[1] │ │ │ │ vsubl.s32 q0, d4, d30 │ │ │ │ - blls 0x650084 │ │ │ │ + blls 0x64ff84 │ │ │ │ strtmi r2, [r8], -r1, lsl #2 │ │ │ │ - sbcscs pc, r8, #1610612740 @ 0x60000004 │ │ │ │ + subscs pc, r8, #1610612740 @ 0x60000004 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - blx 0x54deb2 │ │ │ │ + blx 0xff54deb0 │ │ │ │ @ instruction: 0xf1524628 │ │ │ │ - str pc, [fp, -r3, ror #29]! │ │ │ │ + str pc, [fp, -r7, lsr #29]! │ │ │ │ @ instruction: 0x43a4f641 │ │ │ │ orrseq pc, r5, #192, 4 │ │ │ │ tstcs r1, r1, lsr #4 │ │ │ │ - eorseq pc, r8, r6, asr #4 │ │ │ │ + adcsvc pc, r8, r5, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ vmov.i16 d6, #43 @ 0x002b │ │ │ │ - andcs pc, r1, r9, lsl #24 │ │ │ │ - @ instruction: 0xffc6f273 │ │ │ │ + andcs pc, r1, r9, asr #23 │ │ │ │ + @ instruction: 0xff86f273 │ │ │ │ strb r4, [r6], r3, lsl #12 │ │ │ │ vmla.i32 d2, d17, d0[1] │ │ │ │ - eorsvs pc, r0, r9, lsl #18 │ │ │ │ + eorsvs pc, r0, r9, asr #17 │ │ │ │ submi lr, r0, #245366784 @ 0xea00000 │ │ │ │ stmdbls r6, {r3, r6, r9, sl, sp, lr, pc} │ │ │ │ @ instruction: 0xf43f2900 │ │ │ │ @ instruction: 0xf64baea3 │ │ │ │ vorr.i32 q9, #0 @ 0x00000000 │ │ │ │ adcmi r2, r9, #1543503874 @ 0x5c000002 │ │ │ │ qasxmi fp, r9, r8 │ │ │ │ subne pc, r4, r9, asr #17 │ │ │ │ ldrbeq r6, [r8], #-2075 @ 0xfffff7e5 │ │ │ │ mrcge 5, 4, APSR_nzcv, cr6, cr15, {3} │ │ │ │ - adcne pc, r4, r6, asr #4 │ │ │ │ + eorne pc, r4, r6, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - mrc2 1, 7, pc, cr0, cr2, {2} │ │ │ │ + mrc2 1, 5, pc, cr4, cr2, {2} │ │ │ │ @ instruction: 0xf641e68e │ │ │ │ vaddl.s8 q10, d16, d20 │ │ │ │ @ instruction: 0x46230095 │ │ │ │ vrhadd.s8 d18, d6, d1 │ │ │ │ - vsubl.s8 q8, d16, d16 │ │ │ │ + vsubl.s8 q8, d0, d16 │ │ │ │ stmdavs r0, {r1, r2, r3, r5, r9} │ │ │ │ - blx 0xff4cdf34 │ │ │ │ + blx 0xfe4cdf34 │ │ │ │ vhadd.s d18, d3, d1 │ │ │ │ - @ instruction: 0xf641ff95 │ │ │ │ + @ instruction: 0xf641ff55 │ │ │ │ vsubw.s8 q10, q8, d20 │ │ │ │ eorcs r0, r0, #1409286146 @ 0x54000002 │ │ │ │ vrhadd.s8 d18, d6, d1 │ │ │ │ - vmla.i d16, d16, d0[5] │ │ │ │ + vmla.i d16, d0, d0[5] │ │ │ │ ldmdavs fp, {r1, r2, r3, r5} │ │ │ │ - blx 0xff24dece │ │ │ │ + blx 0xfe24dece │ │ │ │ vhadd.s d18, d3, d1 │ │ │ │ - svclt 0x0000ff85 │ │ │ │ - addne pc, sp, r7, asr #12 │ │ │ │ + svclt 0x0000ff45 │ │ │ │ + andsne pc, r5, r7, asr #12 │ │ │ │ andseq pc, r3, r0, asr #5 │ │ │ │ @ instruction: 0xf14b2103 │ │ │ │ - svclt 0x0000bbbf │ │ │ │ - rscvc pc, sp, r9, asr #4 │ │ │ │ + svclt 0x0000bb83 │ │ │ │ + rsbsvc pc, r5, r9, asr #4 │ │ │ │ andseq pc, r3, r0, asr #5 │ │ │ │ @ instruction: 0xf14b2103 │ │ │ │ - svclt 0x0000bbb7 │ │ │ │ - sbcpl pc, r5, sl, asr #12 │ │ │ │ + svclt 0x0000bb7b │ │ │ │ + subpl pc, sp, sl, asr #12 │ │ │ │ andseq pc, r3, r0, asr #5 │ │ │ │ @ instruction: 0xf14b2103 │ │ │ │ - svclt 0x0000bbaf │ │ │ │ - addsvc pc, r1, sl, asr #12 │ │ │ │ + svclt 0x0000bb73 │ │ │ │ + andsvc pc, r9, sl, asr #12 │ │ │ │ andseq pc, r3, r0, asr #5 │ │ │ │ @ instruction: 0xf14b2103 │ │ │ │ - svclt 0x0000bba7 │ │ │ │ - adcseq pc, sp, fp, asr #12 │ │ │ │ + svclt 0x0000bb6b │ │ │ │ + subeq pc, r5, fp, asr #12 │ │ │ │ andseq pc, r3, r0, asr #5 │ │ │ │ @ instruction: 0xf14b2103 │ │ │ │ - svclt 0x0000bb9f │ │ │ │ - sbcseq pc, r9, fp, asr #12 │ │ │ │ + svclt 0x0000bb63 │ │ │ │ + rsbeq pc, r1, fp, asr #12 │ │ │ │ andseq pc, r3, r0, asr #5 │ │ │ │ @ instruction: 0xf14b2103 │ │ │ │ - svclt 0x0000bb97 │ │ │ │ - eormi pc, r9, fp, asr #12 │ │ │ │ + svclt 0x0000bb5b │ │ │ │ + adcscc pc, r1, fp, asr #12 │ │ │ │ andseq pc, r3, r0, asr #5 │ │ │ │ @ instruction: 0xf14b2103 │ │ │ │ - svclt 0x0000bb8f │ │ │ │ - eoreq pc, r1, ip, asr #12 │ │ │ │ + svclt 0x0000bb53 │ │ │ │ + adcvc pc, r9, ip, asr #4 │ │ │ │ andseq pc, r3, r0, asr #5 │ │ │ │ @ instruction: 0xf14b2103 │ │ │ │ - svclt 0x0000bb87 │ │ │ │ - rscscc pc, r9, sp, asr #4 │ │ │ │ + svclt 0x0000bb4b │ │ │ │ + addcc pc, r1, sp, asr #4 │ │ │ │ andseq pc, r3, r0, asr #5 │ │ │ │ @ instruction: 0xf14b2103 │ │ │ │ - svclt 0x0000bb7f │ │ │ │ - eorvc pc, r1, r1, asr #4 │ │ │ │ + svclt 0x0000bb43 │ │ │ │ + adcvs pc, r9, r1, asr #4 │ │ │ │ andseq pc, r4, r0, asr #5 │ │ │ │ @ instruction: 0xf14b2103 │ │ │ │ - svclt 0x0000bb77 │ │ │ │ - adcscs pc, r9, r2, asr #4 │ │ │ │ + svclt 0x0000bb3b │ │ │ │ + subcs pc, r1, r2, asr #4 │ │ │ │ andseq pc, r4, r0, asr #5 │ │ │ │ @ instruction: 0xf14b2103 │ │ │ │ - svclt 0x0000bb6f │ │ │ │ - rscsne pc, r5, pc, asr #4 │ │ │ │ + svclt 0x0000bb33 │ │ │ │ + rsbsne pc, sp, pc, asr #4 │ │ │ │ andseq pc, r4, r0, asr #5 │ │ │ │ @ instruction: 0xf14b2104 │ │ │ │ - svclt 0x0000bb67 │ │ │ │ - andcs pc, r1, pc, asr #4 │ │ │ │ + svclt 0x0000bb2b │ │ │ │ + addne pc, r9, pc, asr #4 │ │ │ │ andseq pc, r4, r0, asr #5 │ │ │ │ @ instruction: 0xf14b2104 │ │ │ │ - svclt 0x0000bb5f │ │ │ │ - andcs pc, sp, pc, asr #4 │ │ │ │ + svclt 0x0000bb23 │ │ │ │ + addsne pc, r5, pc, asr #4 │ │ │ │ andseq pc, r4, r0, asr #5 │ │ │ │ @ instruction: 0xf14b2104 │ │ │ │ - svclt 0x0000bb57 │ │ │ │ - andscs pc, r9, pc, asr #4 │ │ │ │ + svclt 0x0000bb1b │ │ │ │ + adcne pc, r1, pc, asr #4 │ │ │ │ andseq pc, r4, r0, asr #5 │ │ │ │ @ instruction: 0xf14b2104 │ │ │ │ - svclt 0x0000bb4f │ │ │ │ - eorcs pc, r5, pc, asr #4 │ │ │ │ + svclt 0x0000bb13 │ │ │ │ + adcne pc, sp, pc, asr #4 │ │ │ │ andseq pc, r4, r0, asr #5 │ │ │ │ @ instruction: 0xf14b2104 │ │ │ │ - svclt 0x0000bb47 │ │ │ │ - eorscs pc, r1, pc, asr #4 │ │ │ │ + svclt 0x0000bb0b │ │ │ │ + adcsne pc, r9, pc, asr #4 │ │ │ │ andseq pc, r4, r0, asr #5 │ │ │ │ @ instruction: 0xf14b2104 │ │ │ │ - svclt 0x0000bb3f │ │ │ │ - eorscs pc, sp, pc, asr #4 │ │ │ │ + svclt 0x0000bb03 │ │ │ │ + sbcne pc, r5, pc, asr #4 │ │ │ │ andseq pc, r4, r0, asr #5 │ │ │ │ @ instruction: 0xf14b2104 │ │ │ │ - svclt 0x0000bb37 │ │ │ │ + svclt 0x0000bafb │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb687f4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vmax.f32 q8, , q4 │ │ │ │ @ instruction: 0xf2c064f8 │ │ │ │ umulllt r2, fp, r7, r4 │ │ │ │ strbtmi r4, [r9], -sp, lsr #20 │ │ │ │ movwcs r2, #1 │ │ │ │ andls r6, r9, #1179648 @ 0x120000 │ │ │ │ andeq pc, r0, #79 @ 0x4f │ │ │ │ movwcc lr, #2509 @ 0x9cd │ │ │ │ movwcc lr, #10701 @ 0x29cd │ │ │ │ vaddl.s16 q3, d10, d19 │ │ │ │ - bllt 0x1250310 │ │ │ │ + bllt 0x1250210 │ │ │ │ eorvs r2, r3, r1, lsl #6 │ │ │ │ andcs sl, r1, r4, lsl #18 │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ stmib sp, {r2, r8, r9, ip, sp}^ │ │ │ │ vsubw.s16 , q5, d6 │ │ │ │ - blls 0x1502f8 │ │ │ │ + blls 0x1501f8 │ │ │ │ cmppmi sl, pc, asr #8 @ p-variant is OBSOLETE │ │ │ │ orrscc pc, sl, r3, asr #13 │ │ │ │ blx 0xfe8f765e │ │ │ │ blx 0x5de52 │ │ │ │ stmdbls r6, {r9, sp} │ │ │ │ bl 0x10977c0 │ │ │ │ stmib r4, {r0, r5, r6, r7, r9, ip, sp, lr}^ │ │ │ │ @@ -1329,37 +1329,37 @@ │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ stmdbcs r0, {r0, r5, fp, sp, lr} │ │ │ │ stmdage r4, {r2, r4, r6, r7, r8, ip, lr, pc} │ │ │ │ smlabtne r4, sp, r9, lr │ │ │ │ smlabtne r6, sp, r9, lr │ │ │ │ - ldc2 2, cr15, [ip], {150} @ 0x96 │ │ │ │ + blx 0xff74e0e6 │ │ │ │ @ instruction: 0xf44f9b04 │ │ │ │ @ instruction: 0xf6c34c4a │ │ │ │ stmdbls r6, {r1, r3, r4, r7, sl, fp, ip, sp} │ │ │ │ @ instruction: 0xf44f9d05 │ │ │ │ stmdals r7, {r1, r3, r4, r5, r6, r9, sl, fp, ip, sp, lr} │ │ │ │ andcc pc, ip, #166912 @ 0x28c00 │ │ │ │ andcs pc, r5, #12, 22 @ 0x3000 │ │ │ │ @ instruction: 0x1c0efba1 │ │ │ │ blx 0x39781e │ │ │ │ bl 0x10c16b4 │ │ │ │ strb r0, [lr, r0, lsl #4] │ │ │ │ - blx 0xfe7ce14e │ │ │ │ + blx 0x17ce14e │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfeb688c8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrshtcs r0, [fp], r0 │ │ │ │ vaddl.s16 , d28, d3 │ │ │ │ - mcrne 12, 0, pc, cr3, cr5, {1} @ │ │ │ │ + vmovne.16 d19[1], pc │ │ │ │ adcscs sp, lr, r8, lsr #26 │ │ │ │ vsubw.s16 , q6, d1 │ │ │ │ - blls 0x907a0 │ │ │ │ + blls 0x906a0 │ │ │ │ svclt 0x00cc2800 │ │ │ │ ldrmi r4, [r9], -r1, lsl #12 │ │ │ │ andsmi r1, sl, #1440 @ 0x5a0 │ │ │ │ cdpne 1, 4, cr13, cr10, cr6, {1} │ │ │ │ teqle r2, sl, lsl #4 │ │ │ │ adceq pc, r0, #78643200 @ 0x4b00000 │ │ │ │ addscs pc, r7, #192, 4 │ │ │ │ @@ -1371,73 +1371,73 @@ │ │ │ │ andne lr, r2, r2, asr #19 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ stclt 14, cr0, [r0, #-0] │ │ │ │ vshr.s64 d2, d30, #36 │ │ │ │ - cdpne 12, 0, cr15, cr3, cr7, {0} │ │ │ │ + vmlsne.f64 d15, d19, d7 │ │ │ │ ldrmi sp, [r9], -r1, lsl #26 │ │ │ │ ldrdcs lr, [r0, #-120] @ 0xffffff88 │ │ │ │ ldrb r4, [fp, fp, lsl #12] │ │ │ │ - movtcs pc, #49734 @ 0xc246 @ │ │ │ │ + bicne pc, ip, #1610612740 @ 0x60000004 │ │ │ │ teqpeq r4, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - orrseq pc, r0, r4, asr #12 │ │ │ │ + tstpeq r0, r4, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - adceq pc, r4, r4, asr #12 │ │ │ │ + eoreq pc, r4, r4, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ vqsub.s32 q9, , q2 │ │ │ │ - vmul.i8 , q11, │ │ │ │ - vqdmlal.s q9, d0, d0[3] │ │ │ │ + vmul.i8 d31, d22, d31 │ │ │ │ + vqdmlal.s , d16, d0[3] │ │ │ │ @ instruction: 0xf6440334 │ │ │ │ - vsra.s64 d16, d0, #64 │ │ │ │ + vorr.i32 d16, #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf644012f │ │ │ │ - vmla.i d16, d16, d0[0] │ │ │ │ + vmla.i d16, d0, d0[0] │ │ │ │ sbcscs r0, r5, #47 @ 0x2f │ │ │ │ - @ instruction: 0xf9f0f26f │ │ │ │ + @ instruction: 0xf9b0f26f │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb68984 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf6430ff8 │ │ │ │ - vsubl.s8 , d16, d13 │ │ │ │ + vmov.i32 d17, #1280 @ 0x00000500 │ │ │ │ vqsub.s8 d16, d3, d6 │ │ │ │ - vmla.f d20, d0, d1[2] │ │ │ │ + vsra.s64 , , #64 │ │ │ │ vand d16, d3, d6 │ │ │ │ - vaddl.s8 q10, d16, d21 │ │ │ │ + vaddl.s8 q10, d0, d29 │ │ │ │ vshr.s8 d0, d6, #4 │ │ │ │ - pop {r0, r2, r3, r4, r6, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + pop {r0, r2, r3, r4, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf1524008 │ │ │ │ - svclt 0x0000b8a5 │ │ │ │ + svclt 0x0000b869 │ │ │ │ @ instruction: 0xf14a4801 │ │ │ │ - svclt 0x0000ba15 │ │ │ │ + svclt 0x0000b9d9 │ │ │ │ addseq fp, r7, #52, 20 @ 0x34000 │ │ │ │ - andscc pc, r9, r3, asr #4 │ │ │ │ + adccs pc, r1, r3, asr #4 │ │ │ │ andseq pc, r8, r0, asr #5 │ │ │ │ @ instruction: 0xf14b2104 │ │ │ │ - svclt 0x0000ba47 │ │ │ │ - eorcc pc, r5, r3, asr #4 │ │ │ │ + svclt 0x0000ba0b │ │ │ │ + adccs pc, sp, r3, asr #4 │ │ │ │ andseq pc, r8, r0, asr #5 │ │ │ │ @ instruction: 0xf14b2104 │ │ │ │ - svclt 0x0000ba3f │ │ │ │ - eormi pc, r1, r4, asr #4 │ │ │ │ + svclt 0x0000ba03 │ │ │ │ + adccc pc, r9, r4, asr #4 │ │ │ │ andseq pc, r8, r0, asr #5 │ │ │ │ @ instruction: 0xf14b2103 │ │ │ │ - svclt 0x0000ba37 │ │ │ │ + svclt 0x0000b9fb │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb689f4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ blmi 0x2157dc │ │ │ │ ldmdavs sl, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ stclt 1, cr11, [r8, #-8] │ │ │ │ andsvs r2, sl, r1, lsl #4 │ │ │ │ - blx 0x2ce08a │ │ │ │ - blx 0xfed4e08c │ │ │ │ - blx 0xfef4e0ca │ │ │ │ + blx 0xff3ce088 │ │ │ │ + blx 0x1e4e08c │ │ │ │ + blx 0xfe04e0ca │ │ │ │ @ instruction: 0x4008e8bd │ │ │ │ - ldcllt 2, cr15, [r6], #104 @ 0x68 │ │ │ │ + ldclt 2, cr15, [sl], #104 @ 0x68 │ │ │ │ addseq sl, r6, #108, 8 @ 0x6c000000 │ │ │ │ ldrbtmi r4, [sl], #-2565 @ 0xfffff5fb │ │ │ │ @ instruction: 0xb12b6813 │ │ │ │ @ instruction: 0xf103669a │ │ │ │ blvs 0x16d2100 │ │ │ │ mvnsle r2, r0, lsl #22 │ │ │ │ svclt 0x00004770 │ │ │ │ @@ -1447,15 +1447,15 @@ │ │ │ │ strbtmi fp, [sl], -r2, lsl #24 │ │ │ │ strlt fp, [r1], #-1028 @ 0xfffffbfc │ │ │ │ @ instruction: 0xa018f8df │ │ │ │ ldrmi sl, [sl], #773 @ 0x305 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ stmdami r4, {r3, sl, ip, sp, pc} │ │ │ │ andeq pc, r0, sl, asr r8 @ │ │ │ │ - blx 0x14ce1fe │ │ │ │ + blx 0x5ce1fe │ │ │ │ @ instruction: 0xf95af7ff │ │ │ │ addeq lr, pc, r8, asr #4 │ │ │ │ andeq r0, r0, ip, lsr #7 │ │ │ │ ldr r3, [pc, #20] @ 0x11888 │ │ │ │ ldr r2, [pc, #20] @ 0x1188c │ │ │ │ add r3, pc, r3 │ │ │ │ ldr r2, [r3, r2] │ │ │ │ @@ -1487,35 +1487,35 @@ │ │ │ │ vqrshl.s8 d27, d0, d2 │ │ │ │ @ instruction: 0xf2c044f0 │ │ │ │ stmdavc r3!, {r0, r2, r4, r7, sl} │ │ │ │ @ instruction: 0xf7ffb973 │ │ │ │ vmax.f32 , q8, │ │ │ │ vsubw.s8 q8, q0, d0 │ │ │ │ @ instruction: 0xb12b0300 │ │ │ │ - andcc pc, r8, r5, asr #4 │ │ │ │ + addcs pc, r8, r5, asr #4 │ │ │ │ addeq pc, r5, r0, asr #5 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ eorvc r2, r3, r1, lsl #6 │ │ │ │ svclt 0x0000bd10 │ │ │ │ vrshl.s8 d27, d8, d0 │ │ │ │ vsubw.s8 q8, q0, d0 │ │ │ │ mrslt r0, (UNDEF: 123) │ │ │ │ mvnsmi pc, r2, asr #4 │ │ │ │ orrseq pc, r5, r0, asr #5 │ │ │ │ - andcc pc, r8, r5, asr #4 │ │ │ │ + addcs pc, r8, r5, asr #4 │ │ │ │ addeq pc, r5, r0, asr #5 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ @ instruction: 0x4008e8bd │ │ │ │ svclt 0x0000e7be │ │ │ │ ldrbmi r2, [r0, -r0]! │ │ │ │ sbceq pc, r0, #208, 16 @ 0xd00000 │ │ │ │ ldrbmi r1, [r0, -r1, asr #15]! │ │ │ │ - adcscs pc, r0, r9, asr #12 │ │ │ │ + eorscs pc, r0, r9, asr #12 │ │ │ │ eorseq pc, r2, r0, asr #5 │ │ │ │ - ldmdalt r2, {r2, r3, r5, r8, ip, sp, lr, pc}^ │ │ │ │ + ldmdalt r6, {r2, r3, r5, r8, ip, sp, lr, pc} │ │ │ │ blvc 0x40cfd4 │ │ │ │ @ instruction: 0xf8902300 │ │ │ │ @ instruction: 0xf8c0207c │ │ │ │ @ instruction: 0xf50022cc │ │ │ │ @ instruction: 0xf8c05200 │ │ │ │ @ instruction: 0xf8c03088 │ │ │ │ stc 2, cr3, [r0, #592] @ 0x250 │ │ │ │ @@ -1534,195 +1534,195 @@ │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strpl pc, [ip], #-578 @ 0xfffffdbe │ │ │ │ ldreq pc, [r5], #704 @ 0x2c0 │ │ │ │ stmdavc r6!, {r1, r7, ip, sp, pc} │ │ │ │ subsle r2, r0, r0, lsl #18 │ │ │ │ strmi r4, [r8], -r1, lsl #13 │ │ │ │ - @ instruction: 0x01b8f247 │ │ │ │ + teqpeq r8, r7, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ @ instruction: 0xf2944692 │ │ │ │ - strmi pc, [r5], -r5, ror #17 │ │ │ │ + strmi pc, [r5], -r5, lsr #17 │ │ │ │ cmple r0, r0, lsl #28 │ │ │ │ eorvc r2, r3, r1, lsl #6 │ │ │ │ vcge.s8 d27, d23, d16 │ │ │ │ - @ instruction: 0xf2c008b8 │ │ │ │ + vmvn.i16 d16, #8 @ 0x0008 │ │ │ │ ands r0, fp, lr, lsr #16 │ │ │ │ smladcs r0, r0, r0, r2 │ │ │ │ - @ instruction: 0xf8bcf229 │ │ │ │ + @ instruction: 0xf880f229 │ │ │ │ @ instruction: 0xf8044606 │ │ │ │ strtmi r7, [r8], -r1, lsl #22 │ │ │ │ andls pc, r0, r6, asr #17 │ │ │ │ - @ instruction: 0xf8def230 │ │ │ │ + @ instruction: 0xf8a2f230 │ │ │ │ strtmi r4, [r0], -r3, lsl #12 │ │ │ │ vqadd.s64 q3, q0, │ │ │ │ - @ instruction: 0x4603f8d9 │ │ │ │ + @ instruction: 0x4603f89d │ │ │ │ adcsvs r4, r3, r0, lsr r6 │ │ │ │ - mcrr2 1, 2, pc, r4, cr7 @ │ │ │ │ + stc2 1, cr15, [r8], {39} @ 0x27 │ │ │ │ ldrtmi r4, [r8], -r1, asr #12 │ │ │ │ - @ instruction: 0xf8c0f294 │ │ │ │ + @ instruction: 0xf880f294 │ │ │ │ @ instruction: 0xb1a84605 │ │ │ │ @ instruction: 0x4628213d │ │ │ │ - mrc2 2, 6, pc, cr0, cr2, {4} │ │ │ │ + mrc2 2, 4, pc, cr0, cr2, {4} │ │ │ │ stmdacs r0, {r2, r9, sl, lr} │ │ │ │ vand , q12, q6 │ │ │ │ - vmov.i32 d19, #524288 @ 0x00080000 │ │ │ │ + @ instruction: 0xf2c02498 │ │ │ │ vshl.s8 d16, d29, d8 │ │ │ │ - vmla.f d18, d16, d0[5] │ │ │ │ + vmla.f d18, d0, d0[5] │ │ │ │ blmi 0x551ef0 │ │ │ │ sbccs r4, r3, #80, 12 @ 0x5000000 │ │ │ │ strls r9, [r0], #-1281 @ 0xfffffaff │ │ │ │ - blx 0x1ecdf7e │ │ │ │ + blx 0xfcdf7e │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ ldmdblt r6, {r4, r5, r6, r7, r8, r9, sl, pc}^ │ │ │ │ eorvc r2, r3, r1, lsl #6 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ vaba.s8 q12, q12, q8 │ │ │ │ - vmla.f d18, d16, d0[5] │ │ │ │ + vmla.f d18, d0, d0[5] │ │ │ │ vrhadd.s8 d16, d8, d29 │ │ │ │ - vshr.s64 q9, q14, #64 │ │ │ │ + vmvn.i32 q9, #12 @ 0x0000000c │ │ │ │ blmi 0xd1b3c │ │ │ │ vqsub.s32 d18, d31, d21 │ │ │ │ - svclt 0x0000f867 │ │ │ │ - eorseq r9, r2, r0, lsl #22 │ │ │ │ - eorseq r9, r2, r4, ror #21 │ │ │ │ + svclt 0x0000f827 │ │ │ │ + eorseq r9, r2, r0, lsl #21 │ │ │ │ + eorseq r9, r2, r4, ror #20 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb68ca0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46040ff8 │ │ │ │ stc2l 0, cr15, [r4, #-4] │ │ │ │ rsbeq pc, r8, #212, 16 @ 0xd40000 │ │ │ │ tstcs r1, r0, lsl r1 │ │ │ │ - mrc2 2, 5, pc, cr10, cr3, {0} │ │ │ │ + mrc2 2, 3, pc, cr14, cr3, {0} │ │ │ │ eorvc pc, pc, r4, lsl #10 │ │ │ │ - stc2l 1, cr15, [r8], #348 @ 0x15c │ │ │ │ + stc2 1, cr15, [ip], #348 @ 0x15c │ │ │ │ andvc pc, ip, r4, lsl #10 │ │ │ │ - @ instruction: 0xf8a8f14a │ │ │ │ + @ instruction: 0xf86cf14a │ │ │ │ @ instruction: 0xf14a6f60 │ │ │ │ - svcvs 0x0060fa79 │ │ │ │ - @ instruction: 0xf892f229 │ │ │ │ + svcvs 0x0060fa3d │ │ │ │ + @ instruction: 0xf856f229 │ │ │ │ pop {r5, r7, r9, sl, fp, sp, lr} │ │ │ │ vqadd.s32 d4, d9, d0 │ │ │ │ - svclt 0x0000b88d │ │ │ │ + svclt 0x0000b851 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb68ce8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ @ instruction: 0xf1284604 │ │ │ │ - @ instruction: 0xf648fe73 │ │ │ │ - vmla.f d16, d16, d0[5] │ │ │ │ + @ instruction: 0xf648fe37 │ │ │ │ + vmla.f d16, d0, d0[5] │ │ │ │ strmi r0, [r5], -sp, lsr #2 │ │ │ │ - @ instruction: 0xf94cf12c │ │ │ │ + @ instruction: 0xf910f12c │ │ │ │ strtmi fp, [r8], -r0, lsr #3 │ │ │ │ - blx 0xfe6cdfbc │ │ │ │ + blx 0x17cdfbc │ │ │ │ andls r4, r0, #77824 @ 0x13000 │ │ │ │ - mvneq pc, r8, asr #12 │ │ │ │ + msreq (UNDEF: 100), r8 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - subcc pc, r0, #72, 4 @ 0x80000004 │ │ │ │ + sbccs pc, r0, #72, 4 @ 0x80000004 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ @ instruction: 0xf12c2318 │ │ │ │ - tstplt r8, sp, ror #19 @ p-variant is OBSOLETE │ │ │ │ + @ instruction: 0xb118f9b1 │ │ │ │ umullscc pc, r9, r0, r8 @ │ │ │ │ rsccc pc, r8, #132, 16 @ 0x840000 │ │ │ │ stmdblt fp, {r0, r1, r5, r7, r9, fp, sp, lr}^ │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ @ instruction: 0xf15b4620 │ │ │ │ - strtmi pc, [r0], -fp, asr #18 │ │ │ │ + strtmi pc, [r0], -pc, lsl #18 │ │ │ │ pop {r0, r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf06d4030 │ │ │ │ svclt 0x0000bb69 │ │ │ │ - eorseq r9, r2, ip, lsl fp │ │ │ │ + mlaseq r2, ip, sl, r9 │ │ │ │ ldrbmi r2, [r0, -r0]! │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb68d6c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r4, r0, ror #31 │ │ │ │ strmi r4, [r4], -r9, lsr #28 │ │ │ │ - blx 0x18ce02c │ │ │ │ + blx 0x9ce02c │ │ │ │ vcgt.s8 q9, q4, q1 │ │ │ │ - vmov.i32 , #2048 @ 0x00000800 │ │ │ │ + vrshr.s64 q9, q4, #64 │ │ │ │ strls r0, [r0], -sp, lsr #4 │ │ │ │ - mvnsvc pc, ip, asr #4 │ │ │ │ + cmnpvc r4, ip, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ @ instruction: 0xf12c9203 │ │ │ │ - @ instruction: 0xf031f9b5 │ │ │ │ + @ instruction: 0xf031f979 │ │ │ │ strtmi pc, [r0], -r9, asr #19 │ │ │ │ - blx 0x144e050 │ │ │ │ + blx 0x54e050 │ │ │ │ movtcs r9, #10755 @ 0x2a03 │ │ │ │ vmax.s8 d25, d12, d0 │ │ │ │ - vsra.s64 , q10, #64 │ │ │ │ + vbic.i32 , #4 @ 0x00000004 │ │ │ │ @ instruction: 0xf12c012d │ │ │ │ - @ instruction: 0xed9ff9a7 │ │ │ │ + @ instruction: 0xed9ff96b │ │ │ │ strcs r7, [r0, #-2840] @ 0xfffff4e8 │ │ │ │ strtvs r2, [r0], -r1, lsl #6 │ │ │ │ stc 0, cr2, [r4, #16] │ │ │ │ @ instruction: 0x66637bb0 │ │ │ │ ldrpl lr, [r6, #2500] @ 0x9c4 │ │ │ │ - @ instruction: 0xffccf228 │ │ │ │ + @ instruction: 0xff90f228 │ │ │ │ eorscs r4, r8, r3, lsl #12 │ │ │ │ vmax.s32 d6, d24, d19 │ │ │ │ - strbvs pc, [r0, -r7, asr #31]! @ │ │ │ │ - @ instruction: 0xf9b8f14a │ │ │ │ + strbvs pc, [r0, -fp, lsl #31]! @ │ │ │ │ + @ instruction: 0xf97cf14a │ │ │ │ andvc pc, ip, r4, lsl #10 │ │ │ │ - @ instruction: 0xfffef149 │ │ │ │ + @ instruction: 0xffc2f149 │ │ │ │ eorvc pc, pc, r4, lsl #10 │ │ │ │ - mcrr2 1, 5, pc, ip, cr7 @ │ │ │ │ + ldc2 1, cr15, [r0], {87} @ 0x57 │ │ │ │ tstpvc r3, r4, lsl #10 @ p-variant is OBSOLETE │ │ │ │ andsvc pc, pc, #4, 10 @ 0x1000000 │ │ │ │ msrvc CPSR_c, #4, 10 @ 0x1000000 │ │ │ │ stmib r4, {r5, r9, sl, lr}^ │ │ │ │ stmib r4, {r0, r1, r4, r7, r8, ip, lr}^ │ │ │ │ stmib r4, {r0, r1, r2, r3, r4, r7, r9, ip, lr}^ │ │ │ │ andlt r5, r4, r1, lsr #7 │ │ │ │ ldrhtmi lr, [r0], #-141 @ 0xffffff73 │ │ │ │ ldmiblt r0, {r0, r4, r5, ip, sp, lr, pc} │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ @ instruction: 0xffffffff │ │ │ │ @ instruction: 0xffffffff │ │ │ │ - eorseq r9, r2, r0, lsr fp │ │ │ │ + ldrhteq r9, [r2], -r0 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb68e28 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r0, ror #31 │ │ │ │ - ldrtcs pc, [r0], #1609 @ 0x649 @ │ │ │ │ + ldrtcs pc, [r0], #-1609 @ 0xfffff9b7 @ │ │ │ │ ldrteq pc, [r2], #-704 @ 0xfffffd40 @ │ │ │ │ @ instruction: 0xf1044607 │ │ │ │ movtcs r0, #53904 @ 0xd290 │ │ │ │ vhsub.s8 d25, d6, d0 │ │ │ │ - vsra.s64 q11, q12, #64 │ │ │ │ + vbic.i32 q11, #8 @ 0x00000008 │ │ │ │ vand d16, d8, d18 │ │ │ │ - vmvn.i32 , #0 @ 0x00000000 │ │ │ │ + vrshr.s64 q9, q8, #64 │ │ │ │ @ instruction: 0xf12c022d │ │ │ │ - @ instruction: 0xf104f955 │ │ │ │ + @ instruction: 0xf104f919 │ │ │ │ strmi r0, [r5], -r0, lsr #5 │ │ │ │ tstcs r5, #0, 4 │ │ │ │ vmin.s8 d20, d8, d24 │ │ │ │ - vsubl.s8 , d16, d12 │ │ │ │ + vsubl.s8 , d0, d12 │ │ │ │ vhsub.s8 d16, d8, d29 │ │ │ │ - vaddw.s8 , q8, d24 │ │ │ │ + vaddw.s8 , q0, d24 │ │ │ │ @ instruction: 0xf12c012d │ │ │ │ - ldrtcc pc, [r4], #2373 @ 0x945 @ │ │ │ │ + ldrtcc pc, [r4], #2313 @ 0x909 @ │ │ │ │ movtcs r4, #9734 @ 0x2606 │ │ │ │ strls r4, [r0], #-1592 @ 0xfffff9c8 │ │ │ │ - subscc pc, r8, #72, 4 @ 0x80000004 │ │ │ │ + sbcscs pc, r8, #72, 4 @ 0x80000004 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ - mvnsvc pc, ip, asr #4 │ │ │ │ + cmnpvc r4, ip, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - @ instruction: 0xf936f12c │ │ │ │ + @ instruction: 0xf8faf12c │ │ │ │ addsne pc, r9, #68157440 @ 0x4100000 │ │ │ │ andeq pc, r1, #192, 4 │ │ │ │ teqpne sp, #68157440 @ p-variant is OBSOLETE @ 0x4100000 │ │ │ │ movweq pc, #4800 @ 0x12c0 @ │ │ │ │ strbvs r6, [r3, -r2, asr #12] │ │ │ │ eorsne pc, r9, #68157440 @ 0x4100000 │ │ │ │ andeq pc, r1, #192, 4 │ │ │ │ @@ -1755,44 +1755,44 @@ │ │ │ │ @ instruction: 0x46040ff8 │ │ │ │ @ instruction: 0xf94ef031 │ │ │ │ @ instruction: 0xf0014620 │ │ │ │ @ instruction: 0x4620f95d │ │ │ │ mrrc2 0, 2, pc, lr, cr10 @ │ │ │ │ pop {r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf15b4010 │ │ │ │ - svclt 0x0000b859 │ │ │ │ + svclt 0x0000b81d │ │ │ │ cmppcs r0, #78643200 @ p-variant is OBSOLETE @ 0x4b00000 │ │ │ │ orrscs pc, r7, #192, 4 │ │ │ │ ldreq r6, [fp, #2075] @ 0x81b │ │ │ │ andcs sp, r0, r6, lsl #8 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb68f5c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ @ instruction: 0xf1524605 │ │ │ │ - @ instruction: 0x4604fa3f │ │ │ │ + strmi pc, [r4], -r3, lsl #20 │ │ │ │ @ instruction: 0xf8d5b1e8 │ │ │ │ smlabtcs r1, r0, r2, r3 │ │ │ │ - adcscc pc, r4, #72, 4 @ 0x80000004 │ │ │ │ + eorscc pc, r4, #72, 4 @ 0x80000004 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ - cdp2 2, 6, cr15, cr4, cr3, {5} │ │ │ │ + cdp2 2, 2, cr15, cr4, cr3, {5} │ │ │ │ cdpvs 14, 13, cr6, cr10, cr11, {1} │ │ │ │ @ instruction: 0xf8d3b15a │ │ │ │ @ instruction: 0x462820b0 │ │ │ │ - @ instruction: 0xf15b9201 │ │ │ │ - cdpvs 8, 2, cr15, cr11, cr7, {1} │ │ │ │ + @ instruction: 0xf15a9201 │ │ │ │ + cdpvs 15, 2, cr15, cr11, cr11, {7} │ │ │ │ bls 0x63638 │ │ │ │ cdpvs 6, 13, cr4, cr11, cr1, {1} │ │ │ │ @ instruction: 0x46204798 │ │ │ │ pop {r0, r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf1524030 │ │ │ │ - andlt fp, r3, r1, lsr #20 │ │ │ │ + andlt fp, r3, r5, ror #19 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb68fc8 │ │ │ │ @@ -1825,40 +1825,40 @@ │ │ │ │ bl 0xfeb69034 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r5, r0, ror #31 │ │ │ │ strcs r4, [r0], #-2843 @ 0xfffff4e5 │ │ │ │ movwls r6, #14363 @ 0x381b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ @ instruction: 0xf12c9402 │ │ │ │ - bmi 0x651674 │ │ │ │ + bmi 0x651584 │ │ │ │ andls r2, r0, #872415233 @ 0x34000001 │ │ │ │ - mvnsvs pc, r6, asr #4 │ │ │ │ + cmnpvs r8, r6, asr #4 @ p-variant is OBSOLETE │ │ │ │ teqpeq r2, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ - rsbscc pc, r0, #72, 4 @ 0x80000004 │ │ │ │ + rscscs pc, r0, #72, 4 @ 0x80000004 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ @ instruction: 0xf12b4605 │ │ │ │ - bge 0xd1d58 │ │ │ │ + bge 0xd1c68 │ │ │ │ @ instruction: 0xf1284621 │ │ │ │ - orrlt pc, r0, sp, lsr #20 │ │ │ │ + strdlt pc, [r0, r1] │ │ │ │ ldmdavs sl, {r0, r2, r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r3, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ @ instruction: 0x4628d112 │ │ │ │ tstcs r0, r5 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ stmdals r2, {r4, r5, r8, sl, fp, ip, sp, pc} │ │ │ │ - @ instruction: 0xf86ef14d │ │ │ │ + @ instruction: 0xf832f14d │ │ │ │ @ instruction: 0xf12c4628 │ │ │ │ - andcs pc, r1, sp, lsr #22 │ │ │ │ - blx 0xfe5ce874 │ │ │ │ - @ instruction: 0xffa6f2a3 │ │ │ │ + strdcs pc, [r1], -r1 │ │ │ │ + blx 0x15ce874 │ │ │ │ + @ instruction: 0xff66f2a3 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ - eorseq r9, r2, r0, ror fp │ │ │ │ + ldrshteq r9, [r2], -r0 │ │ │ │ addcc r4, r8, r9, asr #7 │ │ │ │ svchi 0x005bf3bf │ │ │ │ svccc 0x0000e850 │ │ │ │ stmda r0, {r0, r1, r3, lr}^ │ │ │ │ bcs 0x1e6c8 │ │ │ │ vsra.u64 , q12, #1 │ │ │ │ andcs r8, r0, fp, asr pc │ │ │ │ @@ -1873,15 +1873,15 @@ │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ cdpvs 15, 0, cr0, cr4, cr8, {7} │ │ │ │ @ instruction: 0xf8d4b084 │ │ │ │ @ instruction: 0xf1bcc06c │ │ │ │ andsle r0, r0, r0, lsl #30 │ │ │ │ andne lr, r2, #3358720 @ 0x334000 │ │ │ │ @ instruction: 0xf15a9001 │ │ │ │ - blls 0x91cb4 │ │ │ │ + blls 0x91bc4 │ │ │ │ andne lr, r2, #3620864 @ 0x374000 │ │ │ │ @ instruction: 0xf8d34618 │ │ │ │ @ instruction: 0xf8dcc060 │ │ │ │ andlt r3, r4, ip, rrx │ │ │ │ @ instruction: 0x4010e8bd │ │ │ │ andlt r4, r4, r8, lsl r7 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ @@ -1889,21 +1889,21 @@ │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd10 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb69140 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ movtcs r4, #55836 @ 0xda1c │ │ │ │ - mvnsvs pc, r6, asr #4 │ │ │ │ + cmnpvs r8, r6, asr #4 @ p-variant is OBSOLETE │ │ │ │ teqpeq r2, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ andls r4, r0, #4, 12 @ 0x400000 │ │ │ │ - rsbscc pc, r0, #72, 4 @ 0x80000004 │ │ │ │ + rscscs pc, r0, #72, 4 @ 0x80000004 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ - @ instruction: 0xff3ef12b │ │ │ │ - @ instruction: 0xf9acf128 │ │ │ │ + @ instruction: 0xff02f12b │ │ │ │ + @ instruction: 0xf970f128 │ │ │ │ bicscs pc, r0, #78643200 @ 0x4b00000 │ │ │ │ orrscs pc, r7, #192, 4 │ │ │ │ stmdblt fp, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ @@ -1912,171 +1912,171 @@ │ │ │ │ orrscs pc, r7, #192, 4 │ │ │ │ blcs 0x34000 │ │ │ │ @ instruction: 0xf64bd0ee │ │ │ │ vorr.i32 q9, #0 @ 0x00000000 │ │ │ │ ldmdavs fp, {r0, r1, r2, r4, r7, r8, r9, sp} │ │ │ │ strble r0, [r7, #1051]! @ 0x41b │ │ │ │ sbcne pc, r0, #212, 16 @ 0xd40000 │ │ │ │ - sbccc pc, r8, r8, asr #4 │ │ │ │ + subcc pc, r8, r8, asr #4 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ pop {r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf1524010 │ │ │ │ - svclt 0x0000b957 │ │ │ │ - eorseq r9, r2, r0, ror fp │ │ │ │ + svclt 0x0000b91b │ │ │ │ + ldrshteq r9, [r2], -r0 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb691c8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r2, r8, ror #31 │ │ │ │ strmi r4, [ip], -r6, lsr #26 │ │ │ │ @ instruction: 0xf12c4606 │ │ │ │ - movtcs pc, #10303 @ 0x283f @ │ │ │ │ + movtcs pc, #10243 @ 0x2803 @ │ │ │ │ vrshl.s8 d25, d0, d8 │ │ │ │ - vmov.i32 , #2048 @ 0x00000800 │ │ │ │ + vrshr.s64 q9, q4, #64 │ │ │ │ vhsub.s8 d16, d12, d29 │ │ │ │ - vsra.s64 , q10, #64 │ │ │ │ + vbic.i32 , #4 @ 0x00000004 │ │ │ │ @ instruction: 0xf12b012d │ │ │ │ - stclvs 15, cr15, [r3, #540] @ 0x21c │ │ │ │ + stclvs 15, cr15, [r3, #300] @ 0x12c │ │ │ │ cmnlt r4, #201326592 @ 0xc000000 │ │ │ │ ldrmi r4, [r8, r0, lsr #12] │ │ │ │ @ instruction: 0x46044631 │ │ │ │ - cdp2 1, 0, cr15, cr6, cr11, {1} │ │ │ │ + stc2l 1, cr15, [sl, #172] @ 0xac │ │ │ │ strtmi fp, [r0], -r8, ror #2 │ │ │ │ - @ instruction: 0xf81cf12c │ │ │ │ + @ instruction: 0xffe0f12b │ │ │ │ strtmi fp, [r0], -r8, asr #18 │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ strcs fp, [r0], #-3440 @ 0xfffff290 │ │ │ │ andlt r4, r2, r0, lsr #12 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - mvncs pc, r8, asr #4 │ │ │ │ + msrcs (UNDEF: 100), r8 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - sbcscc pc, r8, r8, asr #4 │ │ │ │ + subscc pc, r8, r8, asr #4 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ tstpeq r4, #1073741825 @ p-variant is OBSOLETE @ 0x40000001 │ │ │ │ vqsub.s32 d18, d30, d2 │ │ │ │ - vadd.f32 d31, d24, d5 │ │ │ │ - vmla.f d18, d16, d0[5] │ │ │ │ + vadd.f32 , q4, │ │ │ │ + vmla.f d18, d0, d0[5] │ │ │ │ vrhadd.s8 d16, d8, d29 │ │ │ │ - vmla.i d19, d16, d0[7] │ │ │ │ + vmla.i d19, d0, d0[7] │ │ │ │ @ instruction: 0xf105002d │ │ │ │ addscs r0, r3, #20, 6 @ 0x50000000 │ │ │ │ - ldc2l 2, cr15, [r8, #-440]! @ 0xfffffe48 │ │ │ │ - eorseq r9, r2, r4, ror #22 │ │ │ │ + ldc2 2, cr15, [r8, #-440]! @ 0xfffffe48 │ │ │ │ + eorseq r9, r2, r4, ror #21 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb69278 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46050ff0 │ │ │ │ stc2 0, cr15, [r4], {1} │ │ │ │ vmax.s8 d20, d8, d1 │ │ │ │ - vshr.s64 , q12, #64 │ │ │ │ + vmvn.i32 , #8 @ 0x00000008 │ │ │ │ vhadd.s32 d0, d15, d29 │ │ │ │ - strmi pc, [r6], -r9, lsr #29 │ │ │ │ + strmi pc, [r6], -sp, ror #28 │ │ │ │ @ instruction: 0xf12b4628 │ │ │ │ - @ instruction: 0x4604ffdf │ │ │ │ + strmi pc, [r4], -r3, lsr #31 │ │ │ │ ldrtmi fp, [r1], -r0, asr #2 │ │ │ │ vmax.s d4, d1, d24 │ │ │ │ - stmdblt r8!, {r0, r1, r4, r5, r7, r8, fp, ip, sp, lr, pc}^ │ │ │ │ + stmdblt r8!, {r0, r1, r2, r4, r5, r6, r8, fp, ip, sp, lr, pc}^ │ │ │ │ vmax.s32 d4, d15, d24 │ │ │ │ - strmi pc, [r4], -r5, lsl #27 │ │ │ │ + strmi pc, [r4], -r9, asr #26 │ │ │ │ vmin.s32 d4, d8, d16 │ │ │ │ - strtmi pc, [r0], -r1, lsr #27 │ │ │ │ + strtmi pc, [r0], -r5, ror #26 │ │ │ │ @ instruction: 0xf04f2100 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ vsubhn.i32 d4, q1, q12 │ │ │ │ - @ instruction: 0x4604ffdd │ │ │ │ + @ instruction: 0x4604ff9d │ │ │ │ @ instruction: 0xf2924630 │ │ │ │ - bne 0x892038 │ │ │ │ + bne 0x891f38 │ │ │ │ vmax.s32 d4, d15, d24 │ │ │ │ - strmi pc, [r4], -fp, asr #27 │ │ │ │ + strmi pc, [r4], -pc, lsl #27 │ │ │ │ vmin.s32 d4, d8, d16 │ │ │ │ - strtmi pc, [r0], -fp, lsl #27 │ │ │ │ + strtmi pc, [r0], -pc, asr #26 │ │ │ │ @ instruction: 0xf04f2100 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb692f8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r5, r0, ror #31 │ │ │ │ movtcs r4, #10777 @ 0x2a19 │ │ │ │ - mvnsvc pc, ip, asr #4 │ │ │ │ + cmnpvc r4, ip, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ andls r4, r0, #5242880 @ 0x500000 │ │ │ │ - subscc pc, r8, #72, 4 @ 0x80000004 │ │ │ │ + sbcscs pc, r8, #72, 4 @ 0x80000004 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ - cdp2 1, 15, cr15, cr2, cr11, {1} │ │ │ │ + cdp2 1, 11, cr15, cr6, cr11, {1} │ │ │ │ strtmi r4, [r8], -r4, lsl #12 │ │ │ │ - @ instruction: 0xff96f12b │ │ │ │ + @ instruction: 0xff5af12b │ │ │ │ @ instruction: 0xffa4f7ff │ │ │ │ @ instruction: 0x309cf8d4 │ │ │ │ cmnlt fp, r1, lsl #12 │ │ │ │ - rscscc pc, ip, r8, asr #4 │ │ │ │ + rsbscc pc, ip, r8, asr #4 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ @ instruction: 0xf14d9103 │ │ │ │ - stmdbls r3, {r0, r1, r3, r5, r6, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdbls r3, {r0, r1, r2, r3, r5, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ andlt r4, r5, r8, lsl #12 │ │ │ │ ldrhtmi lr, [r0], -sp │ │ │ │ - ldcllt 2, cr15, [r6, #-160] @ 0xffffff60 │ │ │ │ - andsmi pc, r0, r8, asr #4 │ │ │ │ + ldclt 2, cr15, [sl, #-160] @ 0xffffff60 │ │ │ │ + addscc pc, r0, r8, asr #4 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ @ instruction: 0xf14d9103 │ │ │ │ - stmdbls r3, {r0, r2, r3, r4, r6, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdbls r3, {r0, r5, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ andlt r4, r5, r8, lsl #12 │ │ │ │ ldrhtmi lr, [r0], -sp │ │ │ │ - stcllt 2, cr15, [r8, #-160] @ 0xffffff60 │ │ │ │ - eorseq r9, r2, r4, ror #22 │ │ │ │ + stclt 2, cr15, [ip, #-160] @ 0xffffff60 │ │ │ │ + eorseq r9, r2, r4, ror #21 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb69374 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ andcs r0, r2, #232, 30 @ 0x3a0 │ │ │ │ vhadd.s8 d27, d23, d2 │ │ │ │ - vsra.s64 d16, d24, #64 │ │ │ │ + vbic.i32 d16, #8 @ 0x00000008 │ │ │ │ vrhadd.s d0, d0, d30 │ │ │ │ - stmdavs r3, {r0, r1, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdavs r3, {r0, r1, r2, r6, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0x4604b373 │ │ │ │ blx 0xfff4e19a │ │ │ │ @ instruction: 0xf7ff6821 │ │ │ │ @ instruction: 0x4606ff13 │ │ │ │ @ instruction: 0xf12bb378 │ │ │ │ - bmi 0x791f00 │ │ │ │ + bmi 0x791e10 │ │ │ │ andls r4, r0, #5242880 @ 0x500000 │ │ │ │ ldrtmi r2, [r0], -r2, asr #6 │ │ │ │ - subscc pc, r8, #72, 4 @ 0x80000004 │ │ │ │ + sbcscs pc, r8, #72, 4 @ 0x80000004 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ - mvnsvc pc, ip, asr #4 │ │ │ │ + cmnpvc r4, ip, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - cdp2 1, 10, cr15, cr0, cr11, {1} │ │ │ │ + cdp2 1, 6, cr15, cr4, cr11, {1} │ │ │ │ stmdavs r1!, {r0, r1, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf64b4628 │ │ │ │ vrshr.s64 d16, d20, #64 │ │ │ │ mrcvs 2, 2, r2, cr11, cr7, {4} │ │ │ │ @ instruction: 0x46204798 │ │ │ │ - mcr2 2, 5, pc, cr2, cr0, {1} @ │ │ │ │ + mcr2 2, 3, pc, cr6, cr0, {1} @ │ │ │ │ andlt r4, r2, r8, lsr #12 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - andsmi pc, r8, r8, asr #4 │ │ │ │ + addscc pc, r8, r8, asr #4 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ - stc2 1, cr15, [sl], {77} @ 0x4d │ │ │ │ + blx 0xff3ce72e │ │ │ │ vhadd.s d18, d3, d1 │ │ │ │ - stmdavs r1!, {r0, r1, r3, r5, r6, r7, fp, ip, sp, lr, pc} │ │ │ │ - eorsmi pc, r4, r8, asr #4 │ │ │ │ + stmdavs r1!, {r0, r1, r3, r5, r7, fp, ip, sp, lr, pc} │ │ │ │ + adcscc pc, r4, r8, asr #4 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ - stc2 1, cr15, [r0], {77} @ 0x4d │ │ │ │ + blx 0xff14e742 │ │ │ │ vmax.s d4, d0, d16 │ │ │ │ - andcs pc, r1, r5, lsl #29 │ │ │ │ - @ instruction: 0xf8def273 │ │ │ │ - eorseq r9, r2, r4, ror #22 │ │ │ │ + andcs pc, r1, r9, asr #28 │ │ │ │ + @ instruction: 0xf89ef273 │ │ │ │ + eorseq r9, r2, r4, ror #21 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb69424 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ @ instruction: 0xf02a4604 │ │ │ │ @ instruction: 0x4603f99f │ │ │ │ andls fp, r1, r0, asr r1 │ │ │ │ @@ -2096,127 +2096,127 @@ │ │ │ │ @ instruction: 0x46040ff8 │ │ │ │ mcr2 0, 5, pc, cr4, cr0, {1} @ │ │ │ │ @ instruction: 0xf0004620 │ │ │ │ @ instruction: 0x4620feb3 │ │ │ │ @ instruction: 0xf9b4f02a │ │ │ │ pop {r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf15a4010 │ │ │ │ - svclt 0x0000bdaf │ │ │ │ + svclt 0x0000bd73 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb69494 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r4, r8, ror #31 │ │ │ │ blx 0x1dce2a6 │ │ │ │ - cdp2 1, 13, cr15, cr10, cr11, {1} │ │ │ │ + cdp2 1, 9, cr15, cr14, cr11, {1} │ │ │ │ andls r4, r0, #94208 @ 0x17000 │ │ │ │ vcgt.s8 q9, q4, q1 │ │ │ │ - vmov.i32 , #2048 @ 0x00000800 │ │ │ │ + vrshr.s64 q9, q4, #64 │ │ │ │ vhsub.s8 d16, d12, d29 │ │ │ │ - vsra.s64 , q10, #64 │ │ │ │ + vbic.i32 , #4 @ 0x00000004 │ │ │ │ @ instruction: 0xf12b012d │ │ │ │ - cdpvs 14, 0, cr15, cr2, cr1, {1} │ │ │ │ + cdpvs 13, 0, cr15, cr2, cr5, {7} │ │ │ │ andlt fp, r4, sl, lsl r1 │ │ │ │ @ instruction: 0x4010e8bd │ │ │ │ @ instruction: 0x46114710 │ │ │ │ - rscsvc pc, r4, ip, asr #4 │ │ │ │ + rsbsvc pc, r4, ip, asr #4 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ @ instruction: 0xf12c9203 │ │ │ │ - @ instruction: 0x4604f85b │ │ │ │ - subsmi pc, r4, r8, asr #4 │ │ │ │ + @ instruction: 0x4604f81f │ │ │ │ + sbcscc pc, r4, r8, asr #4 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ - ldc2 1, cr15, [r6, #308] @ 0x134 │ │ │ │ + ldc2l 1, cr15, [sl, #-308] @ 0xfffffecc │ │ │ │ bls 0xe3b6c │ │ │ │ mvneq pc, r2, asr #4 │ │ │ │ smlabteq r1, r0, r2, pc @ │ │ │ │ - blx 0x124ebb4 │ │ │ │ + blx 0x34ebb4 │ │ │ │ andlt r4, r4, r0, lsr #12 │ │ │ │ @ instruction: 0x4010e8bd │ │ │ │ - svclt 0x00e6f22e │ │ │ │ - eorseq r9, r2, r4, ror #22 │ │ │ │ + svclt 0x00aaf22e │ │ │ │ + eorseq r9, r2, r4, ror #21 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb69510 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r2, r8, ror #31 │ │ │ │ @ instruction: 0xf12b4606 │ │ │ │ - bmi 0xf51d64 │ │ │ │ + bmi 0xf51c74 │ │ │ │ @ instruction: 0xf6482318 │ │ │ │ - vmla.f d16, d16, d0[5] │ │ │ │ + vmla.f d16, d0, d0[5] │ │ │ │ andls r0, r0, #1073741835 @ 0x4000000b │ │ │ │ - subcc pc, r0, #72, 4 @ 0x80000004 │ │ │ │ + sbccs pc, r0, #72, 4 @ 0x80000004 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ - stc2l 1, cr15, [r4, #172]! @ 0xac │ │ │ │ + stc2 1, cr15, [r8, #172]! @ 0xac │ │ │ │ andcs r4, r0, r5, lsl #12 │ │ │ │ - @ instruction: 0xf838f232 │ │ │ │ + @ instruction: 0xfffcf231 │ │ │ │ @ instruction: 0xf8954604 │ │ │ │ bllt 0x1cde63c │ │ │ │ umlalscc pc, ip, r5, r8 @ │ │ │ │ @ instruction: 0xf8d6bbbb │ │ │ │ strtmi r2, [r0], -r0, asr #1 │ │ │ │ - mvnmi pc, r8, asr #4 │ │ │ │ + msrmi (UNDEF: 96), r8 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - @ instruction: 0xffaaf232 │ │ │ │ + @ instruction: 0xff6ef232 │ │ │ │ umlalscc pc, r9, r5, r8 @ │ │ │ │ cmple r8, r0, lsl #22 │ │ │ │ umlalscc pc, sl, r5, r8 @ │ │ │ │ @ instruction: 0xf895bbdb │ │ │ │ bllt 0x1cde66c │ │ │ │ ldrsbcs pc, [r0], #134 @ 0x86 @ │ │ │ │ vmax.s8 d20, d8, d16 │ │ │ │ - vaddw.s8 , q0, d20 │ │ │ │ + vaddw.s8 q10, q8, d20 │ │ │ │ vrhadd.s d0, d2, d29 │ │ │ │ - qadd8mi pc, r0, r7 @ │ │ │ │ + qsaxmi pc, r0, fp @ │ │ │ │ ldrsbcs pc, [r4], #134 @ 0x86 @ │ │ │ │ - teqppl r4, r8, asr #4 @ p-variant is OBSOLETE │ │ │ │ + @ instruction: 0x41b4f248 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - @ instruction: 0xff8ef232 │ │ │ │ + @ instruction: 0xff52f232 │ │ │ │ strtmi r2, [r0], -r0, lsl #2 │ │ │ │ pop {r1, ip, sp, pc} │ │ │ │ vqadd.s64 q2, , q8 │ │ │ │ - @ instruction: 0xf8d6bdcf │ │ │ │ + @ instruction: 0xf8d6bd93 │ │ │ │ vqadd.s8 d18, d24, d24 │ │ │ │ - vmla.f d20, d16, d0[0] │ │ │ │ + vmla.f d20, d0, d0[0] │ │ │ │ vrhadd.s d0, d2, d29 │ │ │ │ - @ instruction: 0xf895ff7f │ │ │ │ + @ instruction: 0xf895ff43 │ │ │ │ blcs 0x1e6ac │ │ │ │ @ instruction: 0xf8d6d0c7 │ │ │ │ @ instruction: 0x462020bc │ │ │ │ - bicsmi pc, r0, r8, asr #4 │ │ │ │ + cmppmi r0, r8, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - @ instruction: 0xff72f232 │ │ │ │ + @ instruction: 0xff36f232 │ │ │ │ @ instruction: 0xf8d6e7bd │ │ │ │ strtmi r2, [r0], -ip, asr #1 │ │ │ │ - tstppl r4, r8, asr #4 @ p-variant is OBSOLETE │ │ │ │ + orrsmi pc, r4, r8, asr #4 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - @ instruction: 0xff68f232 │ │ │ │ + @ instruction: 0xff2cf232 │ │ │ │ @ instruction: 0xf8d6e7c6 │ │ │ │ strtmi r2, [r0], -r8, asr #1 │ │ │ │ - tstppl r0, r8, asr #4 @ p-variant is OBSOLETE │ │ │ │ + orrmi pc, r0, r8, asr #4 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - @ instruction: 0xff5ef232 │ │ │ │ + @ instruction: 0xff22f232 │ │ │ │ @ instruction: 0xf8d6e7b9 │ │ │ │ strtmi r2, [r0], -r4, asr #1 │ │ │ │ - mvnsmi pc, r8, asr #4 │ │ │ │ + cmnpmi r0, r8, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - @ instruction: 0xff54f232 │ │ │ │ + @ instruction: 0xff18f232 │ │ │ │ svclt 0x0000e7ac │ │ │ │ - eorseq r9, r2, r0, lsr #23 │ │ │ │ + eorseq r9, r2, r0, lsr #22 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0098f8cc │ │ │ │ @ instruction: 0x460cb091 │ │ │ │ andls r4, r5, #128, 12 @ 0x8000000 │ │ │ │ - cdp2 1, 0, cr15, cr8, cr11, {1} │ │ │ │ + stc2l 1, cr15, [ip, #172] @ 0xac │ │ │ │ vpadd.i8 d20, d24, d22 │ │ │ │ - vmlal.s , d0, d0[0] │ │ │ │ + vmlal.s q9, d16, d0[0] │ │ │ │ movwls r0, #557 @ 0x22d │ │ │ │ - mvneq pc, r8, asr #12 │ │ │ │ + msreq (UNDEF: 100), r8 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ @ instruction: 0xf12b2318 │ │ │ │ - @ instruction: 0xf894fd5b │ │ │ │ + @ instruction: 0xf894fd1f │ │ │ │ andls r9, r4, r0 │ │ │ │ svceq 0x0000f1b9 │ │ │ │ cmpphi r1, r0 @ p-variant is OBSOLETE │ │ │ │ movwls r6, #39075 @ 0x98a3 │ │ │ │ svccs 0x00007c27 │ │ │ │ mrshi pc, (UNDEF: 73) @ │ │ │ │ movwls r6, #47523 @ 0xb9a3 │ │ │ │ @@ -2346,33 +2346,33 @@ │ │ │ │ ldrsbtcs pc, [r4], r8 @ │ │ │ │ addsmi r6, sl, #1456 @ 0x5b0 │ │ │ │ rscshi pc, r0, r0, asr #1 │ │ │ │ @ instruction: 0xf8d89b04 │ │ │ │ mrcvs 0, 0, r2, cr11, cr8, {6} │ │ │ │ stmdble r7!, {r1, r3, r4, r7, r9, lr} │ │ │ │ vmla.i8 d25, d8, d4 │ │ │ │ - @ instruction: 0xf2c074b4 │ │ │ │ + vmvn.i32 d23, #262144 @ 0x00040000 │ │ │ │ movwls r0, #13357 @ 0x342d │ │ │ │ blvs 0x1278690 │ │ │ │ smlabtcs r1, sp, r9, lr │ │ │ │ addvc pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ vqdmulh.s d20, d8, d18 │ │ │ │ - vmla.f d20, d0, d0[6] │ │ │ │ + vmla.f d19, d16, d0[6] │ │ │ │ strls r0, [r0], #-301 @ 0xfffffed3 │ │ │ │ - ldc2l 1, cr15, [r4, #-304] @ 0xfffffed0 │ │ │ │ + ldc2 1, cr15, [r8, #-304] @ 0xfffffed0 │ │ │ │ ldmib r4, {r1, r4, sp, lr, pc}^ │ │ │ │ movwmi r1, #54542 @ 0xd50e │ │ │ │ svcge 0x003cf47f │ │ │ │ - strbpl pc, [r4], #-584 @ 0xfffffdb8 @ │ │ │ │ + strbmi pc, [r4], #584 @ 0x248 @ │ │ │ │ strteq pc, [sp], #-704 @ 0xfffffd40 │ │ │ │ - msrmi (UNDEF: 104), r8 │ │ │ │ + mvncc pc, r8, asr #4 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ rsbscs r4, r3, #23552 @ 0x5c00 │ │ │ │ strls r9, [r0], #-2053 @ 0xfffff7fb │ │ │ │ - stc2l 1, cr15, [r0, #-304] @ 0xfffffed0 │ │ │ │ + stc2 1, cr15, [r4, #-304] @ 0xfffffed0 │ │ │ │ andcs fp, r0, r1, lsl r0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ @ instruction: 0xf8cd8ff0 │ │ │ │ smlad r7, r8, r0, ip │ │ │ │ eorlt pc, r0, sp, asr #17 │ │ │ │ @@ -2385,16 +2385,16 @@ │ │ │ │ strls lr, [ip], -r8, asr #13 │ │ │ │ @ instruction: 0x970be6bf │ │ │ │ @ instruction: 0xf8cde6b6 │ │ │ │ strt r9, [sp], r4, lsr #32 │ │ │ │ ldrdeq lr, [r2, -r4]! │ │ │ │ @ instruction: 0xf47f4301 │ │ │ │ strb sl, [r9, r7, lsr #30] │ │ │ │ - eorseq r9, r2, r0, lsr #23 │ │ │ │ - ldrhteq r9, [r2], -r4 │ │ │ │ + eorseq r9, r2, r0, lsr #22 │ │ │ │ + eorseq r9, r2, r4, lsr fp │ │ │ │ vstrls s18, [r9, #-24] @ 0xffffffe8 │ │ │ │ svclt 0x00142a00 │ │ │ │ @ instruction: 0x46294611 │ │ │ │ vqdmulh.s d15, d7, d0 │ │ │ │ tstls r6, r4, lsl #26 │ │ │ │ vqdmulh.s d15, d2, d6 │ │ │ │ vqdmulh.s d15, d2, d10 │ │ │ │ @@ -2410,15 +2410,15 @@ │ │ │ │ andls r9, r8, #671088640 @ 0x28000000 │ │ │ │ @ instruction: 0xf103fb00 │ │ │ │ blx 0x1f877a │ │ │ │ blx 0x1ceb6a │ │ │ │ blx 0x2ceb6e │ │ │ │ blx 0xceb72 │ │ │ │ vrhadd.s32 d31, d3, d1 │ │ │ │ - blls 0x351948 │ │ │ │ + blls 0x351858 │ │ │ │ stmdals sl, {r0, r1, r2, ip, pc} │ │ │ │ stmdbls fp, {r0, r1, r2, r9, fp, ip, pc} │ │ │ │ blx 0xb9b9a │ │ │ │ blx 0x8ef86 │ │ │ │ stmdbls r8, {r1, r9, ip, sp, lr, pc} │ │ │ │ vqdmulh.s d15, d2, d1 │ │ │ │ @ instruction: 0x2d009909 │ │ │ │ @@ -2438,70 +2438,70 @@ │ │ │ │ @ instruction: 0xf04030bb │ │ │ │ stcls 0, cr8, [r9, #-600] @ 0xfffffda8 │ │ │ │ @ instruction: 0xf67f4295 │ │ │ │ strbmi sl, [r0], -r0, asr #30 │ │ │ │ @ instruction: 0xf7ff9204 │ │ │ │ bls 0x151e38 │ │ │ │ vmax.s8 d20, d8, d4 │ │ │ │ - vmla.f d20, d0, d0[6] │ │ │ │ + vmla.f d19, d16, d0[6] │ │ │ │ stmib sp, {r0, r2, r3, r5, r8}^ │ │ │ │ blmi 0xfe7a2ff0 │ │ │ │ - andvc pc, r8, #72, 4 @ 0x80000004 │ │ │ │ + addvs pc, r8, #72, 4 @ 0x80000004 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ andls r9, r0, #327680 @ 0x50000 │ │ │ │ strls r2, [r3, #-752] @ 0xfffffd10 │ │ │ │ - ldc2 1, cr15, [lr], {76} @ 0x4c │ │ │ │ + stc2l 1, cr15, [r2], #-304 @ 0xfffffed0 │ │ │ │ andslt r4, r1, r0, lsr #12 │ │ │ │ svcmi 0x00f0e8bd │ │ │ │ - ldmiblt r6!, {r3, r5, r9, ip, sp, lr, pc}^ │ │ │ │ + ldmiblt sl!, {r3, r5, r9, ip, sp, lr, pc} │ │ │ │ stccs 13, cr9, [r0, #-40] @ 0xffffffd8 │ │ │ │ sbchi pc, r9, r0, asr #32 │ │ │ │ strmi r9, [r8], -ip, lsl #6 │ │ │ │ bls 0x2f9438 │ │ │ │ vstrls d2, [r8, #-4] │ │ │ │ movwcs fp, #7992 @ 0x1f38 │ │ │ │ stccs 3, cr9, [r1, #-28] @ 0xffffffe4 │ │ │ │ strcs fp, [r1, #-3896] @ 0xfffff0c8 │ │ │ │ blx 0xb7c52 │ │ │ │ blx 0x18ec42 │ │ │ │ vrhadd.s32 d31, d3, d1 │ │ │ │ - blls 0x351880 │ │ │ │ + blls 0x351790 │ │ │ │ ldr r9, [sl, sl] │ │ │ │ vmla.i8 d25, d8, d4 │ │ │ │ - vmvn.i32 , #0 @ 0x00000000 │ │ │ │ + @ instruction: 0xf2c064f0 │ │ │ │ movwls r0, #13357 @ 0x342d │ │ │ │ blvs 0x1278864 │ │ │ │ smlabtcs r1, sp, r9, lr │ │ │ │ blmi 0xfe0db438 │ │ │ │ - msrmi (UNDEF: 104), r8 │ │ │ │ + mvncc pc, r8, asr #4 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ @ instruction: 0xf14c9400 │ │ │ │ - str pc, [r9, -fp, ror #24]! │ │ │ │ + str pc, [r9, -pc, lsr #24]! │ │ │ │ andsne lr, sl, #212, 18 @ 0x350000 │ │ │ │ @ instruction: 0xf1722902 │ │ │ │ @ instruction: 0xf6ff0200 │ │ │ │ blmi 0x1efe27c │ │ │ │ stmdals r5, {r1, r2, r3, r4, r5, r6, r9, sp} │ │ │ │ - strpl pc, [ip], #584 @ 0x248 │ │ │ │ + strpl pc, [ip], #-584 @ 0xfffffdb8 │ │ │ │ strteq pc, [sp], #-704 @ 0xfffffd40 │ │ │ │ - msrmi (UNDEF: 104), r8 │ │ │ │ + mvncc pc, r8, asr #4 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ @ instruction: 0xf14c9400 │ │ │ │ - @ instruction: 0xe713fc55 │ │ │ │ + sdiv r3, r9, ip │ │ │ │ tstcs r6, #212, 18 @ 0x350000 │ │ │ │ @ instruction: 0xf1732a02 │ │ │ │ @ instruction: 0xf6ff0300 │ │ │ │ blmi 0x1c3e270 │ │ │ │ stmdals r5, {r1, r2, r7, r9, sp} │ │ │ │ - strbpl pc, [r8], #584 @ 0x248 @ │ │ │ │ + strbpl pc, [r8], #-584 @ 0xfffffdb8 @ │ │ │ │ strteq pc, [sp], #-704 @ 0xfffffd40 │ │ │ │ - msrmi (UNDEF: 104), r8 │ │ │ │ + mvncc pc, r8, asr #4 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ @ instruction: 0xf14c9400 │ │ │ │ - @ instruction: 0xe6fdfc3f │ │ │ │ + ldrbt pc, [sp], r3, lsl #24 @ │ │ │ │ stmib r8, {r1, r2, r9, ip, pc}^ │ │ │ │ blls 0x2a0d80 │ │ │ │ ldrcc lr, [r0, -r8, asr #19]! │ │ │ │ stmdbls r6, {r0, r1, r2, r8, r9, fp, ip, pc} │ │ │ │ sbcscc pc, r0, r8, asr #17 │ │ │ │ addmi r9, sl, #8, 22 @ 0x2000 │ │ │ │ bvs 0xcccffc │ │ │ │ @@ -2513,85 +2513,85 @@ │ │ │ │ @ instruction: 0xf43f30bb │ │ │ │ strbmi sl, [r0], -lr, lsr #29 │ │ │ │ stc2 7, cr15, [r6, #-1020] @ 0xfffffc04 │ │ │ │ ldmib sp, {r2, r9, sl, lr}^ │ │ │ │ stmib sp, {r0, r2, r8}^ │ │ │ │ blmi 0x15e2d0c │ │ │ │ vhsub.s8 q9, q12, │ │ │ │ - vsra.s64 d22, d16, #64 │ │ │ │ + vbic.i32 d22, #0 @ 0x00000000 │ │ │ │ tstls r0, sp, lsr #2 │ │ │ │ - msrmi (UNDEF: 104), r8 │ │ │ │ + mvncc pc, r8, asr #4 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - stc2 1, cr15, [lr], {76} @ 0x4c │ │ │ │ + blx 0xff4cee52 │ │ │ │ ldmib r4, {r1, r2, r3, r5, r6, r8, r9, sl, sp, lr, pc}^ │ │ │ │ bcs 0x9b570 │ │ │ │ movweq pc, #371 @ 0x173 @ │ │ │ │ mrcge 6, 1, APSR_nzcv, cr5, cr15, {7} │ │ │ │ addcs r4, lr, #76, 22 @ 0x13000 │ │ │ │ vadd.i8 d25, d8, d5 │ │ │ │ - vaddhn.i16 d22, q0, q2 │ │ │ │ + vaddhn.i16 d21, q8, q2 │ │ │ │ vshl.s8 d16, d29, d8 │ │ │ │ - vmla.f d20, d0, d0[6] │ │ │ │ + vmla.f d19, d16, d0[6] │ │ │ │ strls r0, [r0], #-301 @ 0xfffffed3 │ │ │ │ - blx 0xffe4ee7e │ │ │ │ + blx 0xfef4ee7e │ │ │ │ ldmib r4, {r1, r2, r4, r5, r7, r9, sl, sp, lr, pc}^ │ │ │ │ bcs 0x9b57c │ │ │ │ movweq pc, #371 @ 0x173 @ │ │ │ │ mcrge 6, 1, pc, cr7, cr15, {7} @ │ │ │ │ addscs r4, r6, #66560 @ 0x10400 │ │ │ │ vadd.i8 d25, d8, d5 │ │ │ │ - vmvn.i32 d22, #786432 @ 0x000c0000 │ │ │ │ + @ instruction: 0xf2c054bc │ │ │ │ vshl.s8 d16, d29, d8 │ │ │ │ - vmla.f d20, d0, d0[6] │ │ │ │ + vmla.f d19, d16, d0[6] │ │ │ │ strls r0, [r0], #-301 @ 0xfffffed3 │ │ │ │ - blx 0xff8ceeaa │ │ │ │ + blx 0xfe9ceeaa │ │ │ │ ldmib r4, {r5, r7, r9, sl, sp, lr, pc}^ │ │ │ │ bcs 0x9b598 │ │ │ │ movweq pc, #371 @ 0x173 @ │ │ │ │ mrcge 6, 0, APSR_nzcv, cr9, cr15, {7} │ │ │ │ addscs r4, lr, #55296 @ 0xd800 │ │ │ │ vadd.i8 d25, d8, d5 │ │ │ │ - vmvn.i32 q11, #262144 @ 0x00040000 │ │ │ │ + @ instruction: 0xf2c054f4 │ │ │ │ vshl.s8 d16, d29, d8 │ │ │ │ - vmla.f d20, d0, d0[6] │ │ │ │ + vmla.f d19, d16, d0[6] │ │ │ │ strls r0, [r0], #-301 @ 0xfffffed3 │ │ │ │ - blx 0xff34eed6 │ │ │ │ + blx 0xfe44eed6 │ │ │ │ bls 0x20c3d0 │ │ │ │ movwls fp, #52050 @ 0xcb52 │ │ │ │ blx 0x395da │ │ │ │ blls 0x24edc0 │ │ │ │ blcs 0x789d0 │ │ │ │ movwcs fp, #7992 @ 0x1f38 │ │ │ │ blx 0x1f75e2 │ │ │ │ blx 0x1cedca │ │ │ │ blx 0x2cedce │ │ │ │ blx 0x10edd2 │ │ │ │ vrhadd.s32 d31, d3, d1 │ │ │ │ - blls 0x3516e8 │ │ │ │ + blls 0x3515f8 │ │ │ │ strb r9, [lr], r7 │ │ │ │ stmiblt sl, {r1, r3, r9, fp, ip, pc} │ │ │ │ stmdbls fp, {r0, r1, r2, r9, fp, ip, pc} │ │ │ │ blls 0x237614 │ │ │ │ blcs 0x78a00 │ │ │ │ @ instruction: 0xf102fb01 │ │ │ │ movwcs fp, #7992 @ 0x1f38 │ │ │ │ blx 0xf7616 │ │ │ │ vrhadd.s32 d31, d3, d1 │ │ │ │ - blls 0x3516c0 │ │ │ │ + blls 0x3515d0 │ │ │ │ ldrt r9, [sl], sl │ │ │ │ bcs 0x39224 │ │ │ │ mrcge 4, 5, APSR_nzcv, cr7, cr15, {3} │ │ │ │ blls 0x2b763c │ │ │ │ @ instruction: 0xf103fb00 │ │ │ │ stmdals r6, {r0, r1, r2, r8, r9, fp, ip, pc} │ │ │ │ @ instruction: 0xf101fb07 │ │ │ │ @ instruction: 0xf101fb06 │ │ │ │ @ instruction: 0xf101fb0a │ │ │ │ @ instruction: 0xf101fb03 │ │ │ │ - blx 0x6cf3b6 │ │ │ │ + blx 0xff7cf3b4 │ │ │ │ andls r9, r8, ip, lsl #22 │ │ │ │ stmdbcs r0, {r0, r1, r5, r7, r9, sl, sp, lr, pc} │ │ │ │ svcge 0x0046f43f │ │ │ │ stmdbcc lr!, {r3, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ stmib r8, {r1, r3, r8, r9, fp, ip, pc}^ │ │ │ │ blls 0x1e0700 │ │ │ │ sbcscc pc, r0, r8, asr #17 │ │ │ │ @@ -2599,31 +2599,31 @@ │ │ │ │ blls 0x25ed9c │ │ │ │ bvs 0xccd170 │ │ │ │ adcscc pc, r4, r8, asr #17 │ │ │ │ sbcscs pc, r8, r8, asr #17 │ │ │ │ @ instruction: 0xf8949904 │ │ │ │ @ instruction: 0xf8813050 │ │ │ │ @ instruction: 0xe6b230bb │ │ │ │ - ldrhteq r9, [r2], -r4 │ │ │ │ + eorseq r9, r2, r4, lsr fp │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ blmi 0xfe3bec98 │ │ │ │ strmi r4, [ip], -lr, lsl #29 │ │ │ │ andls r4, r3, #5242880 @ 0x500000 │ │ │ │ movwls r6, #22555 @ 0x581b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ - blx 0xff64ef3c │ │ │ │ + blx 0xfe74ef3c │ │ │ │ @ instruction: 0x96002318 │ │ │ │ - subcc pc, r0, #72, 4 @ 0x80000004 │ │ │ │ + sbccs pc, r0, #72, 4 @ 0x80000004 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ - mvneq pc, r8, asr #12 │ │ │ │ + msreq (UNDEF: 100), r8 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - blx 0xb4ef54 │ │ │ │ + @ instruction: 0xf9f0f12b │ │ │ │ strmi r2, [r7], -r0, lsl #6 │ │ │ │ stccs 3, cr9, [r0], {4} │ │ │ │ @ instruction: 0xf10dd03a │ │ │ │ @ instruction: 0xf04f0c10 │ │ │ │ ands r0, r2, r1, lsl #28 │ │ │ │ biceq lr, r1, r5, lsl #22 │ │ │ │ @ instruction: 0xf8c16853 │ │ │ │ @@ -2636,68 +2636,68 @@ │ │ │ │ eorcs pc, r3, ip, asr #16 │ │ │ │ stmdavs r2!, {r2, r4, r8, r9, ip, sp, pc}^ │ │ │ │ @ instruction: 0xf0016811 │ │ │ │ stmdbeq fp, {r0, r1, r2, r3, r4}^ │ │ │ │ orreq lr, r3, #13312 @ 0x3400 │ │ │ │ sbcmi r6, r3, fp, lsl r9 │ │ │ │ strble r0, [r1, #2011]! @ 0x7db │ │ │ │ - subseq pc, r8, r4, asr #4 │ │ │ │ + sbcsvc pc, r8, r3, asr #12 │ │ │ │ eorseq pc, r4, r0, asr #5 │ │ │ │ - @ instruction: 0xf9b0f13d │ │ │ │ + @ instruction: 0xf974f13d │ │ │ │ strmi r4, [r4], -sp, ror #22 │ │ │ │ - rscsvc pc, r8, #72, 4 @ 0x80000004 │ │ │ │ + rsbsvc pc, r8, #72, 4 @ 0x80000004 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ stmib sp, {r0, r1, fp, ip, pc}^ │ │ │ │ vshl.s8 d18, d0, d8 │ │ │ │ - vmla.f d20, d0, d0[6] │ │ │ │ + vmla.f d19, d16, d0[6] │ │ │ │ vrhadd.s8 d16, d0, d29 │ │ │ │ @ instruction: 0xf14c1229 │ │ │ │ - subs pc, r3, fp, lsl #22 │ │ │ │ + subs pc, r3, pc, asr #21 │ │ │ │ vmin.s8 d20, d24, d27 │ │ │ │ - vmul.f d19, d0, d0[0] │ │ │ │ + vmul.f d18, d16, d0[0] │ │ │ │ @ instruction: 0xf648092d │ │ │ │ - vqdmlsl.s q8, d16, d0[5] │ │ │ │ + vqdmlsl.s q8, d0, d0[5] │ │ │ │ strtmi r0, [r8], sp, lsr #14 │ │ │ │ beq 0x84ef54 │ │ │ │ ldrdmi pc, [r0], #136 @ 0x88 @ │ │ │ │ @ instruction: 0xf0002c08 │ │ │ │ @ instruction: 0xf8d880a5 │ │ │ │ bl 0x2d6ec0 │ │ │ │ @ instruction: 0xf8930301 │ │ │ │ blcs 0x1ee54 │ │ │ │ addhi pc, r2, r0 │ │ │ │ rsble r2, r6, r0, lsl #24 │ │ │ │ @ instruction: 0xf12b4628 │ │ │ │ - tstpcs r8, #446464 @ p-variant is OBSOLETE @ 0x6d000 │ │ │ │ + tstpcs r8, #200704 @ p-variant is OBSOLETE @ 0x31000 │ │ │ │ ldrtmi r4, [r9], -sl, asr #12 │ │ │ │ @ instruction: 0xf12b9600 │ │ │ │ - @ instruction: 0x2c02f9c7 │ │ │ │ + @ instruction: 0x2c02f98b │ │ │ │ stccs 0, cr13, [r3], {16} │ │ │ │ stccs 0, cr13, [r4], {69} @ 0x45 │ │ │ │ stccs 0, cr13, [r6], {58} @ 0x3a │ │ │ │ @ instruction: 0xf890d14a │ │ │ │ ldrhlt r3, [fp, #-12] │ │ │ │ stmdaeq r8, {r3, r8, ip, sp, lr, pc} │ │ │ │ ldrsble r4, [r7, #80] @ 0x50 │ │ │ │ @ instruction: 0xf88b2001 │ │ │ │ ands r0, ip, r3, asr #1 │ │ │ │ umlalscc pc, lr, r0, r8 @ │ │ │ │ mvnsle r2, r0, lsl #22 │ │ │ │ - vmax.s8 d20, d4, d17 │ │ │ │ - vmvn.i32 q8, #4 @ 0x00000004 │ │ │ │ + @ instruction: 0xf6434621 │ │ │ │ + vshr.s64 , q10, #64 │ │ │ │ @ instruction: 0xf13d0034 │ │ │ │ - @ instruction: 0xf648f95b │ │ │ │ - vrshr.s64 d16, d12, #64 │ │ │ │ + @ instruction: 0xf648f91f │ │ │ │ + vmov.i32 d16, #3072 @ 0x00000c00 │ │ │ │ strmi r0, [r4], -sp, lsr #4 │ │ │ │ - msrmi (UNDEF: 104), r8 │ │ │ │ + mvncc pc, r8, asr #4 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ strcs lr, [r0], #-2509 @ 0xfffff633 │ │ │ │ andsne pc, r3, #64, 4 │ │ │ │ stmdals r3, {r0, r2, r3, r4, r5, r8, r9, fp, lr} │ │ │ │ - blx 0xfedcf100 │ │ │ │ + blx 0x1ecf100 │ │ │ │ blmi 0xe1abd4 │ │ │ │ blls 0x16cc40 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ cmple r7, r0, lsl #6 │ │ │ │ tstcs r0, r7 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @@ -2714,51 +2714,51 @@ │ │ │ │ @ instruction: 0xe7bbd194 │ │ │ │ @ instruction: 0xd1b52c07 │ │ │ │ umlalscc pc, sp, r0, r8 @ │ │ │ │ adcsle r2, sp, r0, lsl #22 │ │ │ │ stmdaeq r8, {r3, r8, ip, sp, lr, pc} │ │ │ │ ldrdle r4, [r9, r0] │ │ │ │ @ instruction: 0x4621e7b0 │ │ │ │ - rsbseq pc, r4, r4, asr #4 │ │ │ │ + rscsvc pc, r4, r3, asr #12 │ │ │ │ eorseq pc, r4, r0, asr #5 │ │ │ │ - @ instruction: 0xf914f13d │ │ │ │ + @ instruction: 0xf8d8f13d │ │ │ │ @ instruction: 0x46044b1f │ │ │ │ - rsbeq pc, ip, #72, 12 @ 0x4800000 │ │ │ │ + rscvc pc, ip, #72, 4 @ 0x80000004 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ stmib sp, {r0, r1, fp, ip, pc}^ │ │ │ │ vshl.s8 d18, d0, d8 │ │ │ │ - vmla.f d20, d0, d0[6] │ │ │ │ + vmla.f d19, d16, d0[6] │ │ │ │ vrhadd.s8 d16, d0, d29 │ │ │ │ @ instruction: 0xf14c1245 │ │ │ │ - ldr pc, [r7, pc, ror #20]! │ │ │ │ - subseq pc, r8, r4, asr #4 │ │ │ │ + @ instruction: 0xe7b7fa33 │ │ │ │ + sbcsvc pc, r8, r3, asr #12 │ │ │ │ eorseq pc, r4, r0, asr #5 │ │ │ │ - @ instruction: 0xf8fcf13d │ │ │ │ - ldrteq pc, [ip], #-1608 @ 0xfffff9b8 @ │ │ │ │ + @ instruction: 0xf8c0f13d │ │ │ │ + ldrtvc pc, [ip], #584 @ 0x248 @ │ │ │ │ strteq pc, [sp], #-704 @ 0xfffffd40 │ │ │ │ blmi 0x464480 │ │ │ │ - msrmi (UNDEF: 104), r8 │ │ │ │ + mvncc pc, r8, asr #4 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ stmdals r3, {r0, r9, ip, pc} │ │ │ │ addsvc pc, pc, #1325400064 @ 0x4f000000 │ │ │ │ @ instruction: 0xf14c9400 │ │ │ │ - @ instruction: 0xe79ffa57 │ │ │ │ - @ instruction: 0xf8b2f2a3 │ │ │ │ + @ instruction: 0xe79ffa1b │ │ │ │ + @ instruction: 0xf872f2a3 │ │ │ │ @ instruction: 0xf12b4628 │ │ │ │ - tstpcs r8, #3457024 @ p-variant is OBSOLETE @ 0x34c000 │ │ │ │ + tstpcs r8, #2473984 @ p-variant is OBSOLETE @ 0x25c000 │ │ │ │ vmax.s8 d25, d8, d0 │ │ │ │ - vmlal.s , d0, d0[0] │ │ │ │ + vmlal.s q9, d16, d0[0] │ │ │ │ @ instruction: 0xf648022d │ │ │ │ - vmla.f d16, d16, d0[5] │ │ │ │ + vmla.f d16, d0, d0[5] │ │ │ │ @ instruction: 0xf12b012d │ │ │ │ - strb pc, [r9, -r7, lsr #18]! @ │ │ │ │ + strb pc, [r9, -fp, ror #17]! @ │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ - eorseq r9, r2, r0, lsr #23 │ │ │ │ - ldrsbteq r9, [r2], -r0 │ │ │ │ - eorseq r9, r2, r8, ror #23 │ │ │ │ + eorseq r9, r2, r0, lsr #22 │ │ │ │ + eorseq r9, r2, r0, asr fp │ │ │ │ + eorseq r9, r2, r8, ror #22 │ │ │ │ teqne r3, #208, 18 @ 0x340000 │ │ │ │ eorseq lr, r1, #208, 18 @ 0x340000 │ │ │ │ vqrdmulh.s d15, d3, d1 │ │ │ │ vqrdmulh.s d15, d3, d2 │ │ │ │ @ instruction: 0xf000fb03 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ @@ -2794,96 +2794,96 @@ │ │ │ │ @ instruction: 0xf8d0d035 │ │ │ │ addsmi r2, r3, #248 @ 0xf8 │ │ │ │ mulcs r1, r8, pc @ │ │ │ │ andlt sp, r3, pc, lsl r8 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - rsceq pc, ip, #72, 12 @ 0x4800000 │ │ │ │ + rsbeq pc, ip, #72, 12 @ 0x4800000 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ - msrmi (UNDEF: 104), r8 │ │ │ │ + mvncc pc, r8, asr #4 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ strbtmi r9, [r0], -r0, lsl #4 │ │ │ │ vpadd.i8 d20, d0, d0 │ │ │ │ @ instruction: 0xf14c1289 │ │ │ │ - ldrdcs pc, [r0], -r7 │ │ │ │ + mulcs r0, fp, r9 │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ blmi 0x2821a4 │ │ │ │ @ instruction: 0xf6484660 │ │ │ │ - vmlal.s , d0, d0[1] │ │ │ │ + vmlal.s q8, d16, d0[1] │ │ │ │ vhsub.s8 d16, d8, d29 │ │ │ │ - vmla.f d20, d0, d0[6] │ │ │ │ + vmla.f d19, d16, d0[6] │ │ │ │ andls r0, r0, #1073741835 @ 0x4000000b │ │ │ │ addsne pc, r1, #64, 4 │ │ │ │ - @ instruction: 0xf9bef14c │ │ │ │ + @ instruction: 0xf982f14c │ │ │ │ @ instruction: 0xf7fde7e5 │ │ │ │ svclt 0x0000f9ff │ │ │ │ - eorseq r9, r2, r4, lsl #24 │ │ │ │ + eorseq r9, r2, r4, lsl #23 │ │ │ │ orrvc pc, r0, #64, 4 │ │ │ │ orrseq pc, r5, #192, 4 │ │ │ │ @ instruction: 0xf648681b │ │ │ │ - vsra.s64 d17, d12, #64 │ │ │ │ + vorr.i32 d17, #12 @ 0x0000000c │ │ │ │ eorscs r0, r8, #1073741835 @ 0x4000000b │ │ │ │ svclt 0x00004718 │ │ │ │ - orrsne pc, ip, r8, asr #12 │ │ │ │ + tstpne ip, r8, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ @ instruction: 0xf1482238 │ │ │ │ - svclt 0x0000bffb │ │ │ │ + svclt 0x0000bfbf │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb69ffc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vmax.f32 q8, q8, q12 │ │ │ │ vsubw.s8 , q8, d0 │ │ │ │ umulllt r0, r2, r5, r3 │ │ │ │ strmi r4, [sp], -r4, lsl #12 │ │ │ │ addcs r6, r7, #1769472 @ 0x1b0000 │ │ │ │ andvc pc, ip, r0, lsl #10 │ │ │ │ - mvncs pc, r8, asr #4 │ │ │ │ + msrcs (UNDEF: 108), r8 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ smlabteq r0, sp, r9, lr │ │ │ │ movwcs r4, #1944 @ 0x798 │ │ │ │ ldmib sp, {r0, r1, r3, r5, sp, lr}^ │ │ │ │ addcs r0, sl, #0, 2 │ │ │ │ subsvs pc, r0, #212, 16 @ 0xd40000 │ │ │ │ @ instruction: 0xf8c46035 │ │ │ │ @ instruction: 0x73ab5250 │ │ │ │ - @ instruction: 0xffd4f148 │ │ │ │ + @ instruction: 0xff98f148 │ │ │ │ andlt r4, r2, r0, lsr #12 │ │ │ │ ldrhtmi lr, [r0], #-141 @ 0xffffff73 │ │ │ │ stmdalt r6, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb6a054 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vrecps.f32 q8, q9, q12 │ │ │ │ vmov.i32 d21, #0 @ 0x00000000 │ │ │ │ @ instruction: 0x46200495 │ │ │ │ @ instruction: 0xf8402300 │ │ │ │ @ instruction: 0xf1483b04 │ │ │ │ - @ instruction: 0xf104feb9 │ │ │ │ + @ instruction: 0xf104fe7d │ │ │ │ @ instruction: 0xf1490020 │ │ │ │ - @ instruction: 0xf104f86b │ │ │ │ + @ instruction: 0xf104f82f │ │ │ │ @ instruction: 0xf1490058 │ │ │ │ - @ instruction: 0xf104f867 │ │ │ │ + @ instruction: 0xf104f82b │ │ │ │ pop {r4, r7} │ │ │ │ @ instruction: 0xf1494010 │ │ │ │ - svclt 0x0000b861 │ │ │ │ + svclt 0x0000b825 │ │ │ │ orrvc pc, r0, #64, 4 │ │ │ │ orrseq pc, r5, #192, 4 │ │ │ │ vtst.8 d22, d8, d11 │ │ │ │ - vmla.f d18, d16, d0[7] │ │ │ │ + vmla.f d18, d0, d0[7] │ │ │ │ stmdami r1, {r0, r2, r3, r5, r8} │ │ │ │ @ instruction: 0x47182233 │ │ │ │ addseq r2, r5, r4, lsl r5 │ │ │ │ - mvncs pc, r8, asr #4 │ │ │ │ + msrcs (UNDEF: 108), r8 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ eorscs r4, r8, #65536 @ 0x10000 │ │ │ │ - svclt 0x0098f148 │ │ │ │ + svclt 0x005cf148 │ │ │ │ addseq r2, r5, r4, lsl r5 │ │ │ │ movweq pc, #33344 @ 0x8240 @ │ │ │ │ orrseq pc, r1, #192, 4 │ │ │ │ cmnlt r3, fp, lsl r8 │ │ │ │ @ instruction: 0xf8d32000 │ │ │ │ addmi r2, r2, #192, 4 │ │ │ │ mrrcne 15, 10, fp, r0, cr8 │ │ │ │ @@ -2903,15 +2903,15 @@ │ │ │ │ vrecps.f32 q8, q8, q8 │ │ │ │ vsubw.s8 , q8, d0 │ │ │ │ @ instruction: 0x46040395 │ │ │ │ vtst.8 d22, d2, d11 │ │ │ │ vorr.i32 d21, #0 @ 0x00000000 │ │ │ │ eorscs r0, r8, #624951296 @ 0x25400000 │ │ │ │ @ instruction: 0xf6481d28 │ │ │ │ - vsra.s64 d17, d12, #64 │ │ │ │ + vorr.i32 d17, #12 @ 0x0000000c │ │ │ │ ldrmi r0, [r8, sp, lsr #2] │ │ │ │ sbccc pc, r0, #212, 16 @ 0xd40000 │ │ │ │ andsle r3, sl, r1, lsl #6 │ │ │ │ smullcc pc, ip, r5, r8 @ │ │ │ │ teqle pc, r0, lsl #22 │ │ │ │ andeq pc, r8, #64, 4 │ │ │ │ addseq pc, r1, #192, 4 │ │ │ │ @@ -2932,41 +2932,41 @@ │ │ │ │ @ instruction: 0xf8d32000 │ │ │ │ addmi r1, r8, #192, 4 │ │ │ │ mcrrne 15, 13, fp, r8, cr8 │ │ │ │ rsbscc pc, r4, #13828096 @ 0xd30000 │ │ │ │ mvnsle r2, r0, lsl #22 │ │ │ │ sbceq pc, r0, #196, 16 @ 0xc40000 │ │ │ │ bicsle r3, r5, r1 │ │ │ │ - tstpmi ip, #76546048 @ p-variant is OBSOLETE @ 0x4900000 │ │ │ │ + orrscc pc, ip, #76546048 @ 0x4900000 │ │ │ │ teqpeq r2, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - mvncs pc, r8, asr #4 │ │ │ │ + msrcs (UNDEF: 108), r8 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - adcsne pc, r8, r8, asr #12 │ │ │ │ + eorsne pc, r8, r8, asr #12 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ vqsub.s32 q9, , │ │ │ │ - @ instruction: 0xf8c4fdd3 │ │ │ │ + @ instruction: 0xf8c4fd93 │ │ │ │ strb r3, [r3, r0, asr #5] │ │ │ │ - tstpmi ip, #76546048 @ p-variant is OBSOLETE @ 0x4900000 │ │ │ │ + orrscc pc, ip, #76546048 @ 0x4900000 │ │ │ │ teqpeq r2, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - mvncs pc, r8, asr #4 │ │ │ │ + msrcs (UNDEF: 108), r8 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - rscne pc, r0, r8, asr #12 │ │ │ │ + rsbne pc, r0, r8, asr #12 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ vqsub.s32 q9, , │ │ │ │ - svclt 0x0000fdc1 │ │ │ │ + svclt 0x0000fd81 │ │ │ │ addseq r2, r5, r4, lsl r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb6a1e8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vrecps.f32 q8, q8, q12 │ │ │ │ vsubw.s8 , q8, d0 │ │ │ │ @ instruction: 0x46040395 │ │ │ │ eorscs r6, r8, #1769472 @ 0x1b0000 │ │ │ │ @ instruction: 0xf6484817 │ │ │ │ - vsra.s64 d17, d12, #64 │ │ │ │ + vorr.i32 d17, #12 @ 0x0000000c │ │ │ │ ldrmi r0, [r8, sp, lsr #2] │ │ │ │ rsbscs pc, r8, #212, 16 @ 0xd40000 │ │ │ │ @ instruction: 0xf8d4b30a │ │ │ │ biclt r3, r3, r4, ror r2 │ │ │ │ rsbscs pc, r8, #12779520 @ 0xc30000 │ │ │ │ rsbscc pc, r4, #212, 16 @ 0xd40000 │ │ │ │ vqadd.s8 d22, d2, d3 │ │ │ │ @@ -3002,15 +3002,15 @@ │ │ │ │ blmi 0x9a4910 │ │ │ │ strmi r4, [pc], -r5, lsl #12 │ │ │ │ ldmdavs fp, {r2, r4, r9, sl, lr} │ │ │ │ @ instruction: 0xf04f9305 │ │ │ │ movwcs r0, #768 @ 0x300 │ │ │ │ movwcc lr, #6605 @ 0x19cd │ │ │ │ movwcc lr, #14797 @ 0x39cd │ │ │ │ - blx 0xff7cf4c2 │ │ │ │ + blx 0xfe8cf4c2 │ │ │ │ @ instruction: 0x4621b198 │ │ │ │ ldrmi r4, [r8, r8, lsr #12]! │ │ │ │ ldmdavs sl, {r2, r3, r4, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r5, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r7, r0, lsr r1 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ @@ -3026,32 +3026,32 @@ │ │ │ │ mrc2 7, 3, pc, cr14, cr15, {7} │ │ │ │ ldrmi r4, [ip], #-2830 @ 0xfffff4f2 │ │ │ │ stmdavs r5!, {r1, r2, r3, sp, lr, pc} │ │ │ │ orrsvc pc, r4, #64, 4 │ │ │ │ orrseq pc, r5, #192, 4 │ │ │ │ stmdami fp, {r0, r1, r2, r3, r4, fp, sp, lr} │ │ │ │ ldrtmi r2, [r1], -r4, lsr #7 │ │ │ │ - rsccs pc, ip, #72, 4 @ 0x80000004 │ │ │ │ + rsbcs pc, ip, #72, 4 @ 0x80000004 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ strhtvs r4, [r5], -r8 │ │ │ │ mulscc r2, sp, r8 │ │ │ │ svchi 0x005bf3bf │ │ │ │ blcs 0x3fc94 │ │ │ │ strb sp, [r7, r9, ror #1] │ │ │ │ - cdp2 2, 6, cr15, cr4, cr2, {5} │ │ │ │ + cdp2 2, 2, cr15, cr4, cr2, {5} │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ andeq r0, r0, ip, asr #32 │ │ │ │ addseq r2, r5, r0, lsr #11 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb6a344 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ andscs r4, r0, r4, lsl #12 │ │ │ │ smlabtcs r0, sp, r9, lr │ │ │ │ - stc2 2, cr15, [r6, #-156] @ 0xffffff64 │ │ │ │ + stc2l 2, cr15, [sl], {39} @ 0x27 │ │ │ │ stmdbls r1, {r0, r1, r9, sl, lr} │ │ │ │ @ instruction: 0xf04f9a00 │ │ │ │ strtmi r0, [r0], -r1, lsl #24 │ │ │ │ @ instruction: 0x46196059 │ │ │ │ @ instruction: 0xf883609a │ │ │ │ andlt ip, r2, ip │ │ │ │ @ instruction: 0x4010e8bd │ │ │ │ @@ -3075,20 +3075,20 @@ │ │ │ │ @ instruction: 0x87f0e8bd │ │ │ │ orrvc pc, r0, #64, 4 │ │ │ │ orrseq pc, r5, #192, 4 │ │ │ │ vtst.8 d22, d2, d11 │ │ │ │ vorr.i32 d21, #0 @ 0x00000000 │ │ │ │ sbccs r0, sp, #624951296 @ 0x25400000 │ │ │ │ vadd.f32 d17, d8, d24 │ │ │ │ - vmla.f d18, d16, d0[7] │ │ │ │ + vmla.f d18, d0, d0[7] │ │ │ │ ldrmi r0, [r8, sp, lsr #2] │ │ │ │ orrslt r6, r3, fp, lsr #16 │ │ │ │ ldrvc pc, [r4], #576 @ 0x240 │ │ │ │ ldreq pc, [r5], #704 @ 0x2c0 │ │ │ │ - bcs 0xffb4fb0c │ │ │ │ + bcs 0x1b4fb0c │ │ │ │ beq 0xb8fcf0 │ │ │ │ ldrdls pc, [r0], -r4 │ │ │ │ @ instruction: 0x23ba4934 │ │ │ │ @ instruction: 0xf1014652 │ │ │ │ @ instruction: 0x47c80054 │ │ │ │ blcs 0x2d2b0 │ │ │ │ @ instruction: 0xf04fd1f4 │ │ │ │ @@ -3108,45 +3108,45 @@ │ │ │ │ rsbsmi pc, r4, #212, 16 @ 0xd40000 │ │ │ │ mvnsle r2, r0, lsl #24 │ │ │ │ eorvs r3, lr, r1, lsl #12 │ │ │ │ blcs 0x6d2f8 │ │ │ │ vmla.f32 d29, d0, d1 │ │ │ │ @ instruction: 0xf2c07494 │ │ │ │ vqshl.s8 d16, d5, d24 │ │ │ │ - vmul.f d18, d16, d0[7] │ │ │ │ + vmul.f d18, d0, d0[7] │ │ │ │ stmdavs r6!, {r0, r2, r3, r5, r8, fp} │ │ │ │ mvncs r4, #1703936 @ 0x1a0000 │ │ │ │ @ instruction: 0xf1a0464a │ │ │ │ @ instruction: 0x47b0011c │ │ │ │ blcs 0x6d31c │ │ │ │ ldmdami r5, {r0, r2, r4, r5, r6, r7, sl, fp, ip, lr, pc} │ │ │ │ vhsub.s8 q9, q12, q11 │ │ │ │ - vmla.f d18, d16, d0[7] │ │ │ │ + vmla.f d18, d0, d0[7] │ │ │ │ @ instruction: 0xf148012d │ │ │ │ - @ instruction: 0xf857fdb3 │ │ │ │ + @ instruction: 0xf857fd77 │ │ │ │ andcs r3, r1, #8 │ │ │ │ addcs pc, r0, r3, asr #17 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0x464e87f0 │ │ │ │ @ instruction: 0xf648e7cf │ │ │ │ - @ instruction: 0xf2c014fc │ │ │ │ + vmvn.i32 , #786432 @ 0x000c0000 │ │ │ │ vshl.s8 d16, d29, d8 │ │ │ │ - vmla.f d18, d16, d0[7] │ │ │ │ + vmla.f d18, d0, d0[7] │ │ │ │ blmi 0x19376c │ │ │ │ andcs r2, r0, r6, asr #5 │ │ │ │ vshl.s64 d9, d0, d6 │ │ │ │ - svclt 0x0000f961 │ │ │ │ + svclt 0x0000f925 │ │ │ │ andeq r0, r0, ip, asr #32 │ │ │ │ addseq r2, r5, r4, lsl r5 │ │ │ │ addseq r2, r5, r0, lsr r5 │ │ │ │ - eorseq r9, r2, ip, lsr #24 │ │ │ │ + eorseq r9, r2, ip, lsr #23 │ │ │ │ @ instruction: 0xee1d4a1d │ │ │ │ ldmpl r2, {r4, r5, r6, r8, r9, sl, fp, ip, sp}^ │ │ │ │ ldrdcc pc, [r0], r2 │ │ │ │ @ instruction: 0xf8c23b01 │ │ │ │ teqlt r3, r0, lsl #1 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ @@ -3157,26 +3157,26 @@ │ │ │ │ svceq 0x00e8f8cc │ │ │ │ addvc pc, r0, #64, 4 │ │ │ │ addseq pc, r5, #192, 4 │ │ │ │ ldmdavs r5, {r0, r1, r7, ip, sp, pc} │ │ │ │ ldrpl pc, [r0], #-578 @ 0xfffffdbe │ │ │ │ ldreq pc, [r5], #704 @ 0x2c0 │ │ │ │ rscscs r1, r3, #32, 26 @ 0x800 │ │ │ │ - mvncs pc, r8, asr #4 │ │ │ │ + msrcs (UNDEF: 108), r8 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ strmi r9, [r8, r1, lsl #6]! │ │ │ │ strtmi r9, [r0], -r1, lsl #22 │ │ │ │ blcc 0x1651430 │ │ │ │ - cdp2 1, 8, cr15, cr2, cr8, {2} │ │ │ │ + cdp2 1, 4, cr15, cr6, cr8, {2} │ │ │ │ stcne 2, cr2, [r0, #-984]! @ 0xfffffc28 │ │ │ │ - mvncs pc, r8, asr #4 │ │ │ │ + msrcs (UNDEF: 108), r8 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ pop {r0, r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf1484030 │ │ │ │ - svclt 0x0000bd4f │ │ │ │ + svclt 0x0000bd13 │ │ │ │ andeq r0, r0, ip, asr #32 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ bicscs pc, r0, #78643200 @ 0x4b00000 │ │ │ │ orrscs pc, r7, #192, 4 │ │ │ │ @@ -3196,32 +3196,32 @@ │ │ │ │ ldmdahi fp, {r0, r1, r2, r4, r7, r8, r9, sp} │ │ │ │ rscle r2, r4, r0, lsl #22 │ │ │ │ cmppcs r0, #78643200 @ p-variant is OBSOLETE @ 0x4b00000 │ │ │ │ orrscs pc, r7, #192, 4 │ │ │ │ ldreq r6, [fp], #-2075 @ 0xfffff7e5 │ │ │ │ @ instruction: 0xf8d5d5dd │ │ │ │ @ instruction: 0xf64812c0 │ │ │ │ - vmov.i32 d18, #4 @ 0x00000004 │ │ │ │ + vshr.s64 d17, d4, #64 │ │ │ │ @ instruction: 0xf150002d │ │ │ │ - @ instruction: 0xe7d4ff53 │ │ │ │ + bfi pc, r7, (invalid: 30:20) @ │ │ │ │ orrvc pc, r0, #64, 4 │ │ │ │ orrseq pc, r5, #192, 4 │ │ │ │ eorscs r6, r8, #1769472 @ 0x1b0000 │ │ │ │ @ instruction: 0xf6481d20 │ │ │ │ - vsra.s64 d17, d12, #64 │ │ │ │ + vorr.i32 d17, #12 @ 0x0000000c │ │ │ │ ldrmi r0, [r8, sp, lsr #2] │ │ │ │ @ instruction: 0x3071f895 │ │ │ │ pop {r0, r1, r3, r4, r8, ip, sp, pc} │ │ │ │ stmdami pc, {r4, r5, r6, r7, r8, lr} @ │ │ │ │ @ instruction: 0xf885e4fc │ │ │ │ stmdavs r3!, {r4, r5, r6, ip, sp} │ │ │ │ vand d27, d16, d3 │ │ │ │ vqshl.s64 d23, d4, #0 │ │ │ │ vaba.s8 d16, d24, d5 │ │ │ │ - vmul.i d18, d16, d0[7] │ │ │ │ + vmul.i d18, d0, d0[7] │ │ │ │ ldmdavs fp!, {r0, r2, r3, r5, fp} │ │ │ │ ldrmi r4, [lr], -r8, lsl #16 │ │ │ │ @ instruction: 0x23ba4642 │ │ │ │ cmppeq r4, r0, lsr #3 @ p-variant is OBSOLETE │ │ │ │ stmdavs r3!, {r4, r5, r7, r8, r9, sl, lr} │ │ │ │ mvnsle r2, r0, lsl #22 │ │ │ │ movweq pc, #4175 @ 0x104f @ │ │ │ │ @@ -3246,15 +3246,15 @@ │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldcllt 12, cr0, [r0, #-0] │ │ │ │ addvc pc, r0, #64, 4 │ │ │ │ addseq pc, r5, #192, 4 │ │ │ │ eorscs r6, r8, #1441792 @ 0x160000 │ │ │ │ @ instruction: 0xf6481d18 │ │ │ │ - vsra.s64 d17, d12, #64 │ │ │ │ + vorr.i32 d17, #12 @ 0x0000000c │ │ │ │ movwls r0, #4397 @ 0x112d │ │ │ │ @ instruction: 0xf89447b0 │ │ │ │ blls 0x5b654 │ │ │ │ ldmdami r8, {r1, r4, r8, r9, fp, ip, sp, pc} │ │ │ │ stc2 7, cr15, [r6], #1020 @ 0x3fc │ │ │ │ bicscs pc, r0, #78643200 @ 0x4b00000 │ │ │ │ orrscs pc, r7, #192, 4 │ │ │ │ @@ -3264,33 +3264,33 @@ │ │ │ │ ldmdahi fp, {r0, r1, r2, r4, r7, r8, r9, sp} │ │ │ │ sbcsle r2, r5, r0, lsl #22 │ │ │ │ cmppcs r0, #78643200 @ p-variant is OBSOLETE @ 0x4b00000 │ │ │ │ orrscs pc, r7, #192, 4 │ │ │ │ ldreq r6, [fp], #-2075 @ 0xfffff7e5 │ │ │ │ @ instruction: 0xf8d4d5ce │ │ │ │ @ instruction: 0xf64812c0 │ │ │ │ - vaddl.s8 q9, d0, d28 │ │ │ │ + vaddl.s8 , d16, d28 │ │ │ │ andlt r0, r2, sp, lsr #32 │ │ │ │ ldrhtmi lr, [r0], #-141 @ 0xffffff73 │ │ │ │ - mcrlt 1, 6, pc, cr8, cr0, {2} @ │ │ │ │ + mcrlt 1, 4, pc, cr12, cr0, {2} @ │ │ │ │ @ instruction: 0xf884681a │ │ │ │ bcc 0x676a4 │ │ │ │ ldmdavs sl, {r1, r3, r4, sp, lr} │ │ │ │ bicsle r2, r4, r1, lsl #20 │ │ │ │ eoreq pc, r0, r3, lsl #2 │ │ │ │ - stc2 1, cr15, [r8, #288] @ 0x120 │ │ │ │ + stc2l 1, cr15, [ip, #-288] @ 0xfffffee0 │ │ │ │ svclt 0x0000e7cf │ │ │ │ addseq r2, r5, r4, lsl r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb6a700 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ andscs r4, r0, r4, lsl #12 │ │ │ │ smlabtcs r0, sp, r9, lr │ │ │ │ - blx 0xa4fdb2 │ │ │ │ + blx 0xffb4fdb0 │ │ │ │ stmdbls r1, {r0, r1, r9, sl, lr} │ │ │ │ vpmax.s8 d25, d0, d0 │ │ │ │ strtmi r1, [r0], -r1, lsl #24 │ │ │ │ @ instruction: 0x46196059 │ │ │ │ @ instruction: 0xf8a3609a │ │ │ │ andlt ip, r2, ip │ │ │ │ @ instruction: 0x4010e8bd │ │ │ │ @@ -3307,15 +3307,15 @@ │ │ │ │ stmdavs r3, {r3, r4, r7, r8, ip, sp, pc} │ │ │ │ subcc pc, ip, #12713984 @ 0xc20000 │ │ │ │ mvnsle r2, r0, lsl #22 │ │ │ │ subsmi pc, r0, #12713984 @ 0xc20000 │ │ │ │ blvc 0xeb570 │ │ │ │ rscsle r2, r1, r0, lsl #22 │ │ │ │ vhsub.s32 d9, d7, d1 │ │ │ │ - bls 0x9227c │ │ │ │ + bls 0x9218c │ │ │ │ @ instruction: 0xf8d22100 │ │ │ │ stmdacs r0, {r2, r3, r6, r9} │ │ │ │ andlt sp, r2, fp, ror #3 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd10 │ │ │ │ @@ -3325,80 +3325,80 @@ │ │ │ │ svceq 0x00e0f8cc │ │ │ │ stmvc r0, {r6, r9, ip, sp, lr, pc} │ │ │ │ ldmeq r5, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf8d84605 │ │ │ │ @ instruction: 0xf5003000 │ │ │ │ vst1.8 {d23}, [pc], ip │ │ │ │ @ instruction: 0x463872b2 │ │ │ │ - mvncs pc, r8, asr #4 │ │ │ │ + msrcs (UNDEF: 108), r8 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ @ instruction: 0xf8d54798 │ │ │ │ stccs 2, cr4, [r0], {76} @ 0x4c │ │ │ │ vqadd.s8 , q4, q3 │ │ │ │ - vmlsl.s q9, d16, d0[7] │ │ │ │ + vmlsl.s q9, d0, d0[7] │ │ │ │ @ instruction: 0xf505062d │ │ │ │ @ instruction: 0xf04f7a13 │ │ │ │ and r0, r4, r1, lsl #18 │ │ │ │ - blx 0x2cfe82 │ │ │ │ + blx 0xff3cfe80 │ │ │ │ submi pc, ip, #13959168 @ 0xd50000 │ │ │ │ stmdavs r3!, {r2, r3, r4, r5, r8, r9, ip, sp, pc} │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ adcsvc pc, r6, #1325400064 @ 0x4f000000 │ │ │ │ @ instruction: 0x46384631 │ │ │ │ subcc pc, ip, #12910592 @ 0xc50000 │ │ │ │ eorsle r2, sl, r0, lsl #22 │ │ │ │ andgt pc, r0, r4, asr #17 │ │ │ │ - blx 0xffc4fb2a │ │ │ │ + blx 0xfed4fb2a │ │ │ │ strtmi r7, [r8], -r3, ror #22 │ │ │ │ ldmib r4, {r0, r1, r3, r4, r8, r9, fp, ip, sp, pc}^ │ │ │ │ ldrmi r3, [r8, r1, lsl #2] │ │ │ │ ldrdcc pc, [r0], -r8 │ │ │ │ adcsvc pc, lr, #1325400064 @ 0x4f000000 │ │ │ │ @ instruction: 0x46314638 │ │ │ │ blvc 0x8e5484 │ │ │ │ blcs 0x24ea8 │ │ │ │ vsra.u64 , q5, #1 │ │ │ │ @ instruction: 0xf8848f5b │ │ │ │ @ instruction: 0xf8d5900e │ │ │ │ stccs 2, cr4, [r0], {76} @ 0x4c │ │ │ │ @ instruction: 0x4638d1d7 │ │ │ │ addne pc, r3, #64, 4 │ │ │ │ - mvncs pc, r8, asr #4 │ │ │ │ + msrcs (UNDEF: 108), r8 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - blx 0xff3cfb6e │ │ │ │ + blx 0xfe4cfb6e │ │ │ │ pop {r0, r4, fp, lr} │ │ │ │ @ instruction: 0xf14847f0 │ │ │ │ - @ instruction: 0xf159bcf1 │ │ │ │ - @ instruction: 0xf7fffabb │ │ │ │ + @ instruction: 0xf159bcb5 │ │ │ │ + @ instruction: 0xf7fffa7f │ │ │ │ strtmi pc, [r8], -sp, lsl #27 │ │ │ │ ldrdcc lr, [r1, -r4] │ │ │ │ @ instruction: 0xf7ff4798 │ │ │ │ @ instruction: 0xf44ffe35 │ │ │ │ @ instruction: 0x463071bc │ │ │ │ - blx 0xfeb4fbd8 │ │ │ │ + blx 0x1c4fbd8 │ │ │ │ @ instruction: 0xf8c5e7ce │ │ │ │ @ instruction: 0xe7c1a250 │ │ │ │ vmin.s8 d20, d8, d24 │ │ │ │ - vmla.f d18, d16, d0[7] │ │ │ │ + vmla.f d18, d0, d0[7] │ │ │ │ vst4.8 {d16,d18,d20,d22}, [pc :128]! │ │ │ │ pop {r0, r1, r4, r5, r7, r9, ip, sp, lr} │ │ │ │ @ instruction: 0xf14847f0 │ │ │ │ - svclt 0x0000bbab │ │ │ │ + svclt 0x0000bb6f │ │ │ │ addseq r2, r5, r0, lsr #11 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb6a8a0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrmi r0, [pc], -r0, ror #31 │ │ │ │ addlt r6, r3, r3, lsl #28 │ │ │ │ ldrmi r4, [r6], -r5, lsl #12 │ │ │ │ @ instruction: 0xf8d3460c │ │ │ │ smlabblt fp, r8, r0, r3 │ │ │ │ @ instruction: 0x46044798 │ │ │ │ vqadd.s32 d2, d7, d0 │ │ │ │ - @ instruction: 0xf016fa2f │ │ │ │ + @ instruction: 0xf016f9f3 │ │ │ │ stmib r0, {r4, r8, r9}^ │ │ │ │ andsle r4, sp, r0, lsl #12 │ │ │ │ rsbscc pc, ip, #13959168 @ 0xd50000 │ │ │ │ tstlt fp, #131 @ 0x83 │ │ │ │ andeq pc, r8, #0, 2 │ │ │ │ @ instruction: 0xf50560da │ │ │ │ @ instruction: 0xf8c5731f │ │ │ │ @@ -3425,17 +3425,17 @@ │ │ │ │ sbcsle r2, pc, r0, lsl #22 │ │ │ │ cmppcs r0, #78643200 @ p-variant is OBSOLETE @ 0x4b00000 │ │ │ │ orrscs pc, r7, #192, 4 │ │ │ │ ldreq r6, [fp], #-2075 @ 0xfffff7e5 │ │ │ │ @ instruction: 0xf8d5d5d8 │ │ │ │ strtmi r1, [r2], -r0, asr #5 │ │ │ │ @ instruction: 0xf6482300 │ │ │ │ - vmla.i d18, d0, d0[1] │ │ │ │ + vmla.i d17, d16, d0[1] │ │ │ │ strls r0, [r0], -sp, lsr #32 │ │ │ │ - stc2 1, cr15, [r8, #320] @ 0x140 │ │ │ │ + stc2l 1, cr15, [ip, #-320] @ 0xfffffec0 │ │ │ │ svclt 0x0000e7cc │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb6a964 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldmib r1, {r3, r5, r6, r7, r8, r9, sl, fp}^ │ │ │ │ addlt r3, r3, r2, lsl #4 │ │ │ │ strmi r4, [r4], ip, lsl #12 │ │ │ │ @@ -3444,29 +3444,29 @@ │ │ │ │ sbcscs pc, r0, #78643200 @ 0x4b00000 │ │ │ │ addscs pc, r7, #192, 4 │ │ │ │ andvs r2, r8, r0, lsl #6 │ │ │ │ movwcc lr, #10692 @ 0x29c4 │ │ │ │ stmdblt r2, {r1, r4, fp, sp, lr}^ │ │ │ │ andlt r4, r3, r0, lsr #12 │ │ │ │ ldrhtmi lr, [r0], -sp │ │ │ │ - blt 0xbd0038 │ │ │ │ + ldmiblt r2!, {r0, r1, r2, r5, r9, ip, sp, lr, pc}^ │ │ │ │ addcs pc, r0, #192, 16 @ 0xc00000 │ │ │ │ vabd.s8 q15, , q13 │ │ │ │ vrshr.s64 , q15, #64 │ │ │ │ ldmdahi r2, {r0, r1, r2, r4, r7, r9, sp} │ │ │ │ rscle r2, pc, r0, lsl #20 │ │ │ │ subscs pc, r0, #78643200 @ 0x4b00000 │ │ │ │ addscs pc, r7, #192, 4 │ │ │ │ ldreq r6, [r2], #-2066 @ 0xfffff7ee │ │ │ │ stmdavs r5!, {r3, r5, r6, r7, r8, sl, ip, lr, pc}^ │ │ │ │ - rsbscs pc, r4, r8, asr #12 │ │ │ │ + rscsne pc, r4, r8, asr #12 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ @ instruction: 0xf8dc6822 │ │ │ │ strls r1, [r0, #-704] @ 0xfffffd40 │ │ │ │ - stc2l 1, cr15, [sl, #-320] @ 0xfffffec0 │ │ │ │ + stc2 1, cr15, [lr, #-320] @ 0xfffffec0 │ │ │ │ svclt 0x0000e7dc │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb6a9e0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ mcrvs 15, 0, r0, cr3, cr0, {7} │ │ │ │ strmi fp, [r4], -r2, lsl #1 │ │ │ │ @ instruction: 0xf8d3468c │ │ │ │ @@ -3564,19 +3564,19 @@ │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ @ instruction: 0xff12f084 │ │ │ │ @ instruction: 0xf64b4602 │ │ │ │ vrsra.s64 d16, d16, #64 │ │ │ │ vcge.s8 d18, d20, d7 │ │ │ │ - vmla.i d18, d0, d0[6] │ │ │ │ + vmla.i d17, d16, d0[6] │ │ │ │ ldmdavs r1, {r2, r4, r5} │ │ │ │ rscscc pc, pc, #79 @ 0x4f │ │ │ │ @ instruction: 0x4010e8bd │ │ │ │ - blt 0xfe44fe7c │ │ │ │ + blt 0x154fe7c │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb6ab94 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf0840ff8 │ │ │ │ stmiavs r0, {r0, r3, r4, r5, r6, r7, r9, sl, fp, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ @@ -3621,18 +3621,18 @@ │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0xf084bd08 │ │ │ │ strmi pc, [r1], -r1, lsr #29 │ │ │ │ rscscc pc, pc, #79 @ 0x4f │ │ │ │ movseq pc, #78643200 @ 0x4b00000 │ │ │ │ orrscs pc, r7, #192, 4 │ │ │ │ - rsbcs pc, r8, r4, asr #4 │ │ │ │ + rscne pc, r8, r4, asr #4 │ │ │ │ eorseq pc, r4, r0, asr #5 │ │ │ │ @ instruction: 0xf13c6809 │ │ │ │ - strb pc, [r1, r1, lsr #20]! @ │ │ │ │ + strb pc, [r1, r5, ror #19]! @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb6ac74 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf0840ff8 │ │ │ │ stmdavs r0, {r0, r3, r7, r9, sl, fp, ip, sp, lr, pc}^ │ │ │ │ andle r2, ip, sp, lsl r8 │ │ │ │ andeq pc, r2, r0, lsr #3 │ │ │ │ @@ -3642,18 +3642,18 @@ │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0xf084bd08 │ │ │ │ @ instruction: 0x4601fe77 │ │ │ │ rscscc pc, pc, #79 @ 0x4f │ │ │ │ movseq pc, #78643200 @ 0x4b00000 │ │ │ │ orrscs pc, r7, #192, 4 │ │ │ │ - rsbcs pc, r8, r4, asr #4 │ │ │ │ + rscne pc, r8, r4, asr #4 │ │ │ │ eorseq pc, r4, r0, asr #5 │ │ │ │ @ instruction: 0xf13c6809 │ │ │ │ - @ instruction: 0xf1a0f9f7 │ │ │ │ + @ instruction: 0xf1a0f9bb │ │ │ │ blx 0xfec13acc │ │ │ │ stmdbeq r0, {r7, ip, sp, lr, pc}^ │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ stclt 14, cr0, [r8, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ @@ -3668,18 +3668,18 @@ │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0xf084bd08 │ │ │ │ strmi pc, [r1], -r3, asr #28 │ │ │ │ rscscc pc, pc, #79 @ 0x4f │ │ │ │ movseq pc, #78643200 @ 0x4b00000 │ │ │ │ orrscs pc, r7, #192, 4 │ │ │ │ - rsbcs pc, r8, r4, asr #4 │ │ │ │ + rscne pc, r8, r4, asr #4 │ │ │ │ eorseq pc, r4, r0, asr #5 │ │ │ │ @ instruction: 0xf13c6809 │ │ │ │ - blx 0xfec52234 │ │ │ │ + blx 0xfec52144 │ │ │ │ stmdbeq r0, {r7, ip, sp, lr, pc}^ │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ stclt 14, cr0, [r8, #-0] │ │ │ │ ldmibeq fp, {r0, r1, r7, sl, fp, ip, lr} │ │ │ │ blcs 0x107b5c │ │ │ │ @@ -3696,66 +3696,66 @@ │ │ │ │ stmdavs r6, {r2, r3, r7, ip, sp} │ │ │ │ stmdavs r7, {r0, r2, r3, r9, sl, lr}^ │ │ │ │ blcs 0xa53c8 │ │ │ │ blcs 0x147c54 │ │ │ │ strbmi sp, [r2, #-23] @ 0xffffffe9 │ │ │ │ ldrcc sp, [r1, #-2573] @ 0xfffff5f3 │ │ │ │ strbmi r4, [r5], #-1068 @ 0xfffffbd4 │ │ │ │ - ldmcs r4!, {r3, r6, r9, sl, ip, sp, lr, pc} │ │ │ │ + ldmdacs r4!, {r3, r6, r9, sl, ip, sp, lr, pc} │ │ │ │ stmdaeq sp!, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ svccs 0x0001f814 │ │ │ │ ldrtmi r4, [r8], -r1, asr #12 │ │ │ │ adcmi r4, r5, #176, 14 @ 0x2c00000 │ │ │ │ strdcs sp, [r0], -r8 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ stmibvs r3, {r3, r4, r5, r6, r7, r8, r9, pc} │ │ │ │ cmple sp, r0, lsl #22 │ │ │ │ ble 0xffca50c0 │ │ │ │ - stmibcs r4!, {r3, r6, r9, sl, ip, sp, lr, pc} │ │ │ │ + stmdbcs r4!, {r3, r6, r9, sl, ip, sp, lr, pc} │ │ │ │ pusheq {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ strbmi r1, [r9], -fp, lsr #18 │ │ │ │ strcc r4, [r4], #-1592 @ 0xfffff9c8 │ │ │ │ @ instruction: 0x2012f8d3 │ │ │ │ @ instruction: 0x47b0ba12 │ │ │ │ ldclle 5, cr4, [r5], #640 @ 0x280 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ mvnshi lr, #12386304 @ 0xbd0000 │ │ │ │ stmiblt fp, {r0, r1, r7, r8, fp, sp, lr}^ │ │ │ │ ble 0xff5a50f8 │ │ │ │ - stmibcs ip!, {r3, r6, r9, sl, ip, sp, lr, pc} │ │ │ │ + stmdbcs ip!, {r3, r6, r9, sl, ip, sp, lr, pc} │ │ │ │ pusheq {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ strbmi r1, [r9], -fp, lsr #18 │ │ │ │ strcc r4, [r2], #-1592 @ 0xfffff9c8 │ │ │ │ blt 0x14b656c │ │ │ │ @ instruction: 0x47b0b292 │ │ │ │ ldclle 5, cr4, [r5], #640 @ 0x280 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ mvnshi lr, #12386304 @ 0xbd0000 │ │ │ │ ble 0xfef2512c │ │ │ │ - stmibcs ip!, {r3, r6, r9, sl, ip, sp, lr, pc} │ │ │ │ + stmdbcs ip!, {r3, r6, r9, sl, ip, sp, lr, pc} │ │ │ │ pusheq {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ strbmi r1, [r9], -fp, lsr #18 │ │ │ │ strcc r4, [r2], #-1592 @ 0xfffff9c8 │ │ │ │ sbfxmi r8, sl, #20, #17 │ │ │ │ ldclle 5, cr4, [r7], #640 @ 0x280 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ mvnshi lr, #12386304 @ 0xbd0000 │ │ │ │ ble 0xfe92515c │ │ │ │ - stmibcs r4!, {r3, r6, r9, sl, ip, sp, lr, pc} │ │ │ │ + stmdbcs r4!, {r3, r6, r9, sl, ip, sp, lr, pc} │ │ │ │ pusheq {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ strbmi r1, [r9], -fp, lsr #18 │ │ │ │ strcc r4, [r4], #-1592 @ 0xfffff9c8 │ │ │ │ @ instruction: 0x2012f8d3 │ │ │ │ strmi r4, [r0, #1968]! @ 0x7b0 │ │ │ │ strdcs sp, [r0], -r6 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @@ -3767,51 +3767,51 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ stmdavc r0, {r4, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ strmi r4, [sp], -r2, lsl #13 │ │ │ │ ldmib r1, {r0, r1, r7, ip, sp, pc}^ │ │ │ │ strbmi r2, [r0], -r2, lsl #6 │ │ │ │ - @ instruction: 0x21bcf648 │ │ │ │ + teqpcs ip, r8, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ bhi 0xba5b90 │ │ │ │ @ instruction: 0xb090f8da │ │ │ │ ldrtmi r2, [r3], -r0, lsl #4 │ │ │ │ ldrbmi r4, [lr, #-1577] @ 0xfffff9d7 │ │ │ │ svclt 0x00a84650 │ │ │ │ @ instruction: 0xf7ff465b │ │ │ │ ldrbmi pc, [lr, #-3913] @ 0xfffff0b7 @ │ │ │ │ @ instruction: 0xf8dada21 │ │ │ │ bl 0xfeae3f00 │ │ │ │ strtmi r0, [r1], -r6 │ │ │ │ vhadd.s32 q8, q1, q10 │ │ │ │ - @ instruction: 0xf648fafd │ │ │ │ - vmla.f d18, d16, d0[2] │ │ │ │ + @ instruction: 0xf648fac1 │ │ │ │ + vmla.f d18, d0, d0[2] │ │ │ │ vrhadd.s8 d16, d9, d29 │ │ │ │ - vqdmlal.s , d16, d0[3] │ │ │ │ + vqdmlal.s , d0, d0[3] │ │ │ │ blx 0x1149aa │ │ │ │ strbmi r0, [r0], -r0, lsl #4 │ │ │ │ @ instruction: 0xf10547b8 │ │ │ │ @ instruction: 0xf105034a │ │ │ │ strbmi r0, [r0], -sl, lsr #4 │ │ │ │ @ instruction: 0xf64846bc │ │ │ │ - vmla.f d18, d16, d0[3] │ │ │ │ + vmla.f d18, d0, d0[3] │ │ │ │ andlt r0, r3, sp, lsr #2 │ │ │ │ svcmi 0x00f0e8bd │ │ │ │ @ instruction: 0xf1054760 │ │ │ │ @ instruction: 0xf105034a │ │ │ │ strbmi r0, [r0], -sl, lsr #4 │ │ │ │ - biccs pc, ip, r8, asr #12 │ │ │ │ + cmppcs ip, r8, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ ldrbmi r4, [lr, #-1976] @ 0xfffff848 │ │ │ │ vadd.f32 d29, d8, d17 │ │ │ │ - vshr.s64 d21, d12, #64 │ │ │ │ + vmov.i32 d21, #12 @ 0x0000000c │ │ │ │ @ instruction: 0x465c0032 │ │ │ │ beq 0x4e468 │ │ │ │ - bcs 0xfef51658 │ │ │ │ + bcs 0xf51658 │ │ │ │ beq 0xb9083c │ │ │ │ movwcs lr, #10709 @ 0x29d5 │ │ │ │ @ instruction: 0x46404651 │ │ │ │ bl 0x10d9fd0 │ │ │ │ ldrmi r7, [r8, r4, ror #7]! │ │ │ │ ldrbmi r4, [ip], #-1570 @ 0xfffff9de │ │ │ │ adcmi r4, r6, #53477376 @ 0x3300000 │ │ │ │ @@ -3833,49 +3833,49 @@ │ │ │ │ strmi r4, [sp], -sl, lsl #12 │ │ │ │ ldrdne pc, [r8], r0 │ │ │ │ @ instruction: 0xf383fab3 │ │ │ │ strmi fp, [r4], -r3, lsl #1 │ │ │ │ ldrdeq pc, [r4], r0 │ │ │ │ bl 0x56314 │ │ │ │ @ instruction: 0xf17471c3 │ │ │ │ - strmi pc, [r3], -r9, lsl #17 │ │ │ │ + strmi pc, [r3], -sp, asr #16 │ │ │ │ ldrmi fp, [r8], -r8, asr #2 │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ tstcs r5, r0, lsr sp │ │ │ │ andcs r9, r3, #1 │ │ │ │ @ instruction: 0xf1746828 │ │ │ │ - @ instruction: 0xf8d4f915 │ │ │ │ + @ instruction: 0xf8d4f8d9 │ │ │ │ blls 0x57fe8 │ │ │ │ eorle r2, r4, r3, lsl #18 │ │ │ │ andsle r2, r3, r6, lsl #18 │ │ │ │ @ instruction: 0xee1d4a18 │ │ │ │ ldmdbpl r1, {r4, r5, r6, r8, r9, sl, fp, lr} │ │ │ │ mvnle r2, r0, lsl #18 │ │ │ │ movwls r6, #6184 @ 0x1828 │ │ │ │ - blx 0x3d03c4 │ │ │ │ + @ instruction: 0xf9d2f174 │ │ │ │ blls 0x66644 │ │ │ │ stmdacs r0, {r4, r8, ip, lr} │ │ │ │ @ instruction: 0x4628d1d9 │ │ │ │ - @ instruction: 0xf8c8f174 │ │ │ │ + @ instruction: 0xf88cf174 │ │ │ │ ldrb r2, [r4, r1, lsl #6] │ │ │ │ @ instruction: 0xf6496828 │ │ │ │ - vmvn.i32 d20, #3072 @ 0x00000c00 │ │ │ │ + vrshr.s64 d19, d28, #64 │ │ │ │ mrc 2, 0, r0, cr13, cr2, {1} │ │ │ │ @ instruction: 0xf1744f70 │ │ │ │ - bmi 0x2d21e0 │ │ │ │ + bmi 0x2d20f0 │ │ │ │ ldmdbpl r1, {r0, r8, r9, fp, ip, pc} │ │ │ │ bicle r2, r6, r0, lsl #18 │ │ │ │ andcs lr, r2, #59244544 @ 0x3880000 │ │ │ │ stmdavs r8!, {r0, r8, sp} │ │ │ │ svcmi 0x0070ee1d │ │ │ │ @ instruction: 0xf1749301 │ │ │ │ - bmi 0x1121c4 │ │ │ │ + bmi 0x1120d4 │ │ │ │ ldmdbpl r1, {r0, r8, r9, fp, ip, pc} │ │ │ │ @ instruction: 0xd1b82900 │ │ │ │ svclt 0x0000e7d4 │ │ │ │ andeq r0, r0, r0, asr r0 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ @@ -3886,15 +3886,15 @@ │ │ │ │ @ instruction: 0xf8cd6809 │ │ │ │ @ instruction: 0xf04f1424 │ │ │ │ strbmi r0, [r8], -r0, lsl #2 │ │ │ │ stmib sp, {r8, sp}^ │ │ │ │ vst2.8 {d18-d21}, [pc], r4 │ │ │ │ @ instruction: 0xf8dd6280 │ │ │ │ vmls.i16 d8, d0, d0[1] │ │ │ │ - stmdbge r6, {r1, r3, r5, sl, fp, sp, lr, pc} │ │ │ │ + stmdbge r6, {r1, r3, r5, r6, r7, r8, r9, fp, sp, lr, pc} │ │ │ │ strcs r4, [r0], #-1592 @ 0xfffff9c8 │ │ │ │ strmi lr, [r6], #-2509 @ 0xfffff633 │ │ │ │ @ instruction: 0xff78f7ff │ │ │ │ cmple pc, r0, lsl #16 │ │ │ │ @ instruction: 0xee1d4a35 │ │ │ │ ldmpl r4, {r4, r5, r6, r8, r9, sl, fp, ip, sp}^ │ │ │ │ ldmib sp, {r0, r1, r2, r9, fp, ip, pc}^ │ │ │ │ @@ -3911,47 +3911,47 @@ │ │ │ │ stmdaeq r3, {r3, r5, r7, r8, r9, fp, sp, lr, pc} │ │ │ │ andls r4, r7, #436207616 @ 0x1a000000 │ │ │ │ strtmi lr, [r1], -r3 │ │ │ │ @ instruction: 0xf7ff4638 │ │ │ │ stmdals r6, {r0, r2, r4, r6, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ bge 0x1feaf0 │ │ │ │ strls sl, [r0], #-2312 @ 0xfffff6f8 │ │ │ │ - stc2l 1, cr15, [sl], #-464 @ 0xfffffe30 │ │ │ │ + stc2 1, cr15, [lr], #-464 @ 0xfffffe30 │ │ │ │ mvnsle r2, r0, lsl #16 │ │ │ │ @ instruction: 0xf1b89a07 │ │ │ │ @ instruction: 0xd1210f00 │ │ │ │ stmdage r6, {r1, r4, r5, r7, r8, fp, ip, sp, pc} │ │ │ │ - @ instruction: 0xf84cf174 │ │ │ │ + @ instruction: 0xf810f174 │ │ │ │ blmi 0x69bf04 │ │ │ │ @ instruction: 0xf8dd681a │ │ │ │ subsmi r3, sl, r4, lsr #8 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ @ instruction: 0xf50dd129 │ │ │ │ smlabbcs r0, r5, sp, r6 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0x87f0e8bd │ │ │ │ ldrdcc lr, [r0], -r7 │ │ │ │ - bicscs pc, r8, r8, asr #12 │ │ │ │ + cmppcs r8, r8, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ @ instruction: 0xe7e04798 │ │ │ │ strb r4, [r2, r0, lsr #12]! │ │ │ │ adcsle r2, r0, r0, lsl #20 │ │ │ │ vst2.8 {d25,d27}, [pc], r8 │ │ │ │ strbmi r6, [r8], -r0, lsl #7 │ │ │ │ vsubl.s32 , d1, d3 │ │ │ │ - bls 0x113680 │ │ │ │ + bls 0x113580 │ │ │ │ ldmdavs ip!, {r0, r1, r2, r5, r7, r8, r9, sl, sp, lr, pc} │ │ │ │ - cmppcc r8, r8, asr #12 @ p-variant is OBSOLETE │ │ │ │ + biccs pc, r8, r8, asr #12 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ ldmib sp, {r3, r4, r5, r6, fp, sp, lr}^ │ │ │ │ strmi r2, [r0, r4, lsl #6]! │ │ │ │ vqdmlsl.s32 q7, d17, d9[0] │ │ │ │ - svclt 0x0000ff49 │ │ │ │ + svclt 0x0000ff09 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ andeq r0, r0, r0, asr r0 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb6b178 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, sl, r8, asr #31 │ │ │ │ strcs r4, [r0], #-2853 @ 0xfffff4db │ │ │ │ @@ -3969,48 +3969,48 @@ │ │ │ │ strvs lr, [r5], -sp, asr #19 │ │ │ │ ldrd r5, [r3], -r4 │ │ │ │ strtmi r4, [r8], -r1, lsr #12 │ │ │ │ mcr2 7, 3, pc, cr2, cr15, {7} @ │ │ │ │ blge 0x1b9fd4 │ │ │ │ stmdbge r5, {r0, r1, r9, fp, sp, pc} │ │ │ │ @ instruction: 0xf1749400 │ │ │ │ - stmdacs r0, {r0, r1, r2, r4, r5, r6, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r1, r3, r4, r5, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ blls 0x10879c │ │ │ │ stmdage r4, {r0, r1, r3, r4, r7, r8, fp, ip, sp, pc} │ │ │ │ - @ instruction: 0xffdcf173 │ │ │ │ + @ instruction: 0xffa0f173 │ │ │ │ blmi 0x39bfe4 │ │ │ │ blls 0x26e04c │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ tstle r2, r0, lsl #6 │ │ │ │ tstcs r0, sl │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ ldmib r5, {r4, r5, r6, r8, sl, fp, ip, sp, pc}^ │ │ │ │ @ instruction: 0xf6483000 │ │ │ │ - vmla.f d19, d0, d0[7] │ │ │ │ + vmla.f d18, d16, d0[7] │ │ │ │ ldrmi r0, [r8, sp, lsr #2] │ │ │ │ strtmi lr, [r0], -r3, ror #15 │ │ │ │ vqdmlsl.s32 q7, d17, d5[1] │ │ │ │ - svclt 0x0000fef1 │ │ │ │ + svclt 0x0000feb1 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ andeq r0, r0, r0, asr r0 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a0f8cc │ │ │ │ @ instruction: 0x4606b090 │ │ │ │ tstcs r0, r7, lsl #26 │ │ │ │ strcs r4, [r0], #-1576 @ 0xfffff9d8 │ │ │ │ movwcs lr, #10701 @ 0x29cd │ │ │ │ blmi 0x139c8c4 │ │ │ │ ldmdavs fp, {r3, r4, r8, r9, sl, fp, ip, pc} │ │ │ │ @ instruction: 0xf04f930f │ │ │ │ vsubw.s16 q0, q0, d0 │ │ │ │ - stmdbge r4, {r1, r6, r8, r9, fp, sp, lr, pc} │ │ │ │ + stmdbge r4, {r1, r8, r9, fp, sp, lr, pc} │ │ │ │ stmib sp, {r4, r5, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf7ff4404 │ │ │ │ stmdacs r0, {r0, r4, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ ldmib sp, {r0, r1, r3, r4, r5, r6, r8, ip, lr, pc}^ │ │ │ │ cdp 14, 1, cr12, cr13, cr2, {0} │ │ │ │ stmdbmi r5, {r4, r5, r6, r8, r9, sl, fp, ip, sp}^ │ │ │ │ @ instruction: 0xf8dd4602 │ │ │ │ @@ -4027,23 +4027,23 @@ │ │ │ │ movweq lr, #15218 @ 0x3b72 │ │ │ │ uqasxmi fp, r4, r8 │ │ │ │ ldmib sp, {r1, r4, r5, sp, lr, pc}^ │ │ │ │ blge 0x948b8 │ │ │ │ @ instruction: 0xf8cda906 │ │ │ │ ldrmi r8, [r4], #-0 │ │ │ │ strls sl, [r5], #-2565 @ 0xfffff5fb │ │ │ │ - blx 0xfe0d068a │ │ │ │ + blx 0x11d068a │ │ │ │ @ instruction: 0x4641b130 │ │ │ │ svccc 0x00014630 │ │ │ │ stc2l 7, cr15, [r0, #1020]! @ 0x3fc │ │ │ │ ldcle 15, cr2, [r3, #-0] │ │ │ │ ldrdls lr, [r5, -sp] │ │ │ │ strtmi r2, [r8], -r0, lsr #6 │ │ │ │ vmlsl.s32 q2, d1, d10[0] │ │ │ │ - @ instruction: 0xf1c9fd07 │ │ │ │ + @ instruction: 0xf1c9fcc7 │ │ │ │ ldmib sp, {r5, r9}^ │ │ │ │ @ instruction: 0xf04fae02 │ │ │ │ bl 0x6570e4 │ │ │ │ @ instruction: 0xf14e000a │ │ │ │ @ instruction: 0xf5100100 │ │ │ │ @ instruction: 0xf1416480 │ │ │ │ vcgt.u32 d16, d15, d0 │ │ │ │ @@ -4054,97 +4054,97 @@ │ │ │ │ sasxmi fp, r4, r8 │ │ │ │ cmplt r4, #25165824 @ 0x1800000 │ │ │ │ ldrdge pc, [ip], -r6 @ │ │ │ │ andeq lr, r9, #5120 @ 0x1400 │ │ │ │ strls r4, [r0], -r3, lsr #12 │ │ │ │ stmdacs r0, {r4, r6, r7, r8, r9, sl, lr} │ │ │ │ @ instruction: 0xf648d0c1 │ │ │ │ - vmla.f d19, d0, d0[2] │ │ │ │ + vmla.f d18, d16, d0[2] │ │ │ │ ldmdavs r4!, {r0, r2, r3, r5, r8} │ │ │ │ movwcs lr, #10717 @ 0x29dd │ │ │ │ @ instruction: 0x47a06870 │ │ │ │ @ instruction: 0xf173a804 │ │ │ │ - andcs pc, r1, pc, lsr #30 │ │ │ │ + strdcs pc, [r1], -r3 │ │ │ │ ldmdavs sl, {r4, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, pc, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andslt sp, r0, fp, lsl #2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0x462087f0 │ │ │ │ vqdmlsl.s32 q7, d17, d12[1] │ │ │ │ - @ instruction: 0xf648fe4b │ │ │ │ - vsra.s64 , q2, #64 │ │ │ │ + @ instruction: 0xf648fe0b │ │ │ │ + vorr.i32 , #4 @ 0x00000004 │ │ │ │ @ instruction: 0xf648012d │ │ │ │ - vmla.i d19, d16, d0[6] │ │ │ │ + vmla.i d19, d0, d0[6] │ │ │ │ blmi 0x114228 │ │ │ │ addsvc pc, r3, #1325400064 @ 0x4f000000 │ │ │ │ - ldc2l 2, cr15, [r0], #432 @ 0x1b0 │ │ │ │ + ldc2 2, cr15, [r0], #432 @ 0x1b0 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ andeq r0, r0, r0, asr r0 │ │ │ │ - eorseq r9, r2, r8, asr #24 │ │ │ │ + eorseq r9, r2, r8, asr #23 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb6b390 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xb0900fb0 │ │ │ │ cdpge 6, 0, cr4, cr7, cr5, {0} │ │ │ │ ldrtmi r2, [r0], -r0, lsl #2 │ │ │ │ stmib sp, {sl, sp}^ │ │ │ │ eorcs r2, r0, #134217728 @ 0x8000000 │ │ │ │ ldmdavs fp, {r1, r3, r5, r8, r9, fp, lr} │ │ │ │ @ instruction: 0xf04f930f │ │ │ │ vsubw.s16 q0, q0, d0 │ │ │ │ - @ instruction: 0x4628ea90 │ │ │ │ + @ instruction: 0x4628ea50 │ │ │ │ stmib sp, {r1, r2, r8, fp, sp, pc}^ │ │ │ │ @ instruction: 0xf7ff6405 │ │ │ │ stmdacs r0, {r0, r1, r2, r3, r4, r6, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ blls 0x548698 │ │ │ │ ldmdale r5!, {r0, r1, r2, r3, r4, r8, r9, fp, sp} │ │ │ │ ldrtmi r6, [r2], -ip, ror #21 │ │ │ │ ldrdeq lr, [r2, -sp] │ │ │ │ cdpmi 5, 2, cr9, cr0, cr0, {0} │ │ │ │ cdp 7, 1, cr4, cr13, cr0, {5} │ │ │ │ stmdals r6, {r4, r5, r6, r8, r9, sl, fp, lr} │ │ │ │ stmdbge r5, {r2, r4, r9, fp, sp, pc} │ │ │ │ movwls r5, #2355 @ 0x933 │ │ │ │ @ instruction: 0xf174ab02 │ │ │ │ - ldmiblt r8, {r0, r1, r2, r5, r6, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ + ldmiblt r8, {r0, r1, r3, r5, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf173a806 │ │ │ │ - andcs pc, r1, pc, asr #29 │ │ │ │ + mulcs r1, r3, lr │ │ │ │ ldmdavs sl, {r1, r2, r4, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, pc, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andslt sp, r0, r6, lsl r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ @ instruction: 0xf6485932 │ │ │ │ - vaddw.s8 q10, q0, d12 │ │ │ │ + vaddw.s8 , q8, d12 │ │ │ │ @ instruction: 0xf102012d │ │ │ │ eorcc r0, sl, #671088641 @ 0x28000001 │ │ │ │ ldrdmi lr, [r0], -r5 │ │ │ │ ldrb r4, [pc, r0, lsr #15] │ │ │ │ strb r4, [r1, r0, lsr #12]! │ │ │ │ - stc2l 2, cr15, [r0, #644]! @ 0x284 │ │ │ │ - bicscc pc, r4, r8, asr #12 │ │ │ │ + stc2 2, cr15, [r0, #644]! @ 0x284 │ │ │ │ + cmppcc r4, r8, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - rscscc pc, r4, r8, asr #12 │ │ │ │ + rsbscc pc, r4, r8, asr #12 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ vqdmulh.s d20, d0, d4 │ │ │ │ vhsub.s32 , q6, │ │ │ │ - svclt 0x0000fc85 │ │ │ │ + svclt 0x0000fc45 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ andeq r0, r0, r0, asr r0 │ │ │ │ - eorseq r9, r2, ip, asr ip │ │ │ │ + ldrsbteq r9, [r2], -ip │ │ │ │ strlt r4, [r0, #-1555] @ 0xfffff9ed │ │ │ │ vmax.s8 d20, d9, d2 │ │ │ │ - vaddw.s8 q9, q8, d12 │ │ │ │ + vaddw.s8 q9, q0, d12 │ │ │ │ ldmib r3, {r0, r1, r2, r3, r5, r8}^ │ │ │ │ ldrbtmi lr, [r3], -r0 │ │ │ │ bl 0x1523ec │ │ │ │ svclt 0x00004718 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ bl 0xfeb6b484 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @@ -4177,60 +4177,60 @@ │ │ │ │ svceq 0x0040f8cc │ │ │ │ adclt r4, sl, r3, lsr fp │ │ │ │ ldrmi r4, [r6], -ip, lsl #12 │ │ │ │ adccs r2, r0, #0, 2 │ │ │ │ strbtmi r4, [r8], -r7, lsl #12 │ │ │ │ @ instruction: 0x9329681b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ - stmib r2!, {r4, r7, r9, ip, sp, lr, pc}^ │ │ │ │ + stmib r2!, {r4, r7, r9, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf0004668 │ │ │ │ @ instruction: 0x4632f991 │ │ │ │ strbtmi r4, [r8], -r1, lsr #12 │ │ │ │ cmnpcs r9, #68, 4 @ p-variant is OBSOLETE @ 0x40000004 │ │ │ │ movweq pc, #4800 @ 0x12c0 @ │ │ │ │ movwls r9, #46849 @ 0xb701 │ │ │ │ cmppcs sp, #68, 4 @ p-variant is OBSOLETE @ 0x40000004 │ │ │ │ movweq pc, #4800 @ 0x12c0 @ │ │ │ │ movwls r9, #54288 @ 0xd410 │ │ │ │ ldrls r2, [r2], #-769 @ 0xfffffcff │ │ │ │ @ instruction: 0xf88d9306 │ │ │ │ movwcs r3, #124 @ 0x7c │ │ │ │ @ instruction: 0x93219614 │ │ │ │ @ instruction: 0xf64a9313 │ │ │ │ - vorr.i32 d18, #2304 @ 0x00000900 │ │ │ │ + vrsra.s64 d17, d9, #64 │ │ │ │ movwls r0, #808 @ 0x328 │ │ │ │ mcr2 7, 0, pc, cr14, cr15, {7} @ │ │ │ │ blls 0x3c2ad8 │ │ │ │ biclt fp, lr, r3, ror #6 │ │ │ │ - ldmdami ip, {r3, r6, r9, sl, ip, sp, lr, pc} │ │ │ │ + ldmcc ip, {r3, r6, r9, sl, ip, sp, lr, pc} │ │ │ │ stmdaeq sp!, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ strtmi lr, [ip], #-2 │ │ │ │ andsle r1, r1, r6, ror fp │ │ │ │ strbmi r4, [r2], -r3, lsr #12 │ │ │ │ ldrtmi r2, [r8], -r1, lsl #2 │ │ │ │ - blx 0x1a50dfe │ │ │ │ + blx 0xa50dfe │ │ │ │ tstcs r0, lr, lsl #22 │ │ │ │ strtmi r4, [r0], -sl, ror #12 │ │ │ │ @ instruction: 0x46394798 │ │ │ │ andcs r4, sl, r5, lsl #12 │ │ │ │ - @ instruction: 0xf96af280 │ │ │ │ + @ instruction: 0xf92af280 │ │ │ │ ble 0xffa9f790 │ │ │ │ ldmdavs sl, {r2, r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r9, lsr #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ eorlt sp, sl, r0, lsl r1 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ bicpl pc, r9, #68, 4 @ 0x40000004 │ │ │ │ movweq pc, #4800 @ 0x12c0 @ │ │ │ │ strb r9, [ip, lr, lsl #6] │ │ │ │ - ldc2 2, cr15, [sl, #-644] @ 0xfffffd7c │ │ │ │ + ldc2l 2, cr15, [sl], {161} @ 0xa1 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb6b5d0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ssub8mi r0, r1, r8 │ │ │ │ stmdals r2, {r1, r9, sl, lr} │ │ │ │ @ instruction: 0xf0616880 │ │ │ │ @@ -4250,44 +4250,44 @@ │ │ │ │ ldmdavs fp, {r4, r9, sl, lr} │ │ │ │ @ instruction: 0xf04f932b │ │ │ │ ldmdavs r5, {r8, r9}^ │ │ │ │ pkhbtmi r4, r9, r4, lsl #12 │ │ │ │ @ instruction: 0xff4ef061 │ │ │ │ strmi r2, [r6], -r0, lsr #5 │ │ │ │ stmdage r2, {r0, r3, r4, r5, r9, sl, lr} │ │ │ │ - ldmdb r0, {r4, r7, r9, ip, sp, lr, pc}^ │ │ │ │ + ldmdb r0, {r4, r7, r9, ip, sp, lr, pc} │ │ │ │ stmdage r2, {r0, r3, r6, r9, sl, lr} │ │ │ │ @ instruction: 0xf924f000 │ │ │ │ movwcs r9, #6691 @ 0x1a23 │ │ │ │ strhi lr, [r3], #-2509 @ 0xfffff633 │ │ │ │ addcc pc, r4, sp, lsl #17 │ │ │ │ vqsub.s8 d20, d20, d26 │ │ │ │ vqdmlal.s , d16, d1[1] │ │ │ │ stmib sp, {r0, r8, r9}^ │ │ │ │ movwls r5, #55060 @ 0xd714 │ │ │ │ - tstpcs r9, #77594624 @ p-variant is OBSOLETE @ 0x4a00000 │ │ │ │ + orrsne pc, r9, #77594624 @ 0x4a00000 │ │ │ │ msreq CPSR_f, #192, 4 │ │ │ │ movwls r9, #9750 @ 0x2616 │ │ │ │ blls 0x44ad4c │ │ │ │ mvnslt fp, fp, lsl #7 │ │ │ │ - stmdbmi r8!, {r3, r6, r9, sl, ip, sp, lr, pc} │ │ │ │ + stmibcc r8!, {r3, r6, r9, sl, ip, sp, lr, pc} │ │ │ │ pusheq {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ adcsmi lr, r4, #6 │ │ │ │ stmdbne r5!, {r3, r4, r5, fp, ip, lr, pc}^ │ │ │ │ strbvc lr, [r4, r7, asr #22]! │ │ │ │ andsle r1, r2, r6, lsr fp │ │ │ │ tstcs r1, sl, asr #12 │ │ │ │ stmib sp, {r6, r9, sl, lr}^ │ │ │ │ vabdl.s32 , d1, d0 │ │ │ │ - blls 0x453000 │ │ │ │ + blls 0x452f00 │ │ │ │ ldrtmi sl, [r9], -r2, lsl #20 │ │ │ │ ldrmi r4, [r8, r8, lsr #12] │ │ │ │ strmi r4, [r4], -r1, asr #12 │ │ │ │ vaddl.s8 q1, d0, d10 │ │ │ │ - stccs 8, cr15, [r0], {221} @ 0xdd │ │ │ │ + stccs 8, cr15, [r0], {157} @ 0x9d │ │ │ │ blmi 0x5cb040 │ │ │ │ blls 0xaee518 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ @ instruction: 0xd1230300 │ │ │ │ andcs fp, r0, sp, lsr #32 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @@ -4299,101 +4299,101 @@ │ │ │ │ strtmi lr, [sl], -r7, asr #15 │ │ │ │ stmdage r2, {r0, r1, r3, r4, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7ff9600 │ │ │ │ stmdacs r0, {r0, r4, r5, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xe7ded0bd │ │ │ │ rsbcs r4, sp, #70254592 @ 0x4300000 │ │ │ │ @ instruction: 0xf6482101 │ │ │ │ - vshr.s64 q9, q4, #64 │ │ │ │ + vmov.i32 q9, #8 @ 0x00000008 │ │ │ │ vhadd.s d16, d15, d29 │ │ │ │ - ldrb pc, [r4, fp, lsr #23] @ │ │ │ │ - ldc2l 2, cr15, [sl], #-644 @ 0xfffffd7c │ │ │ │ + ldrb pc, [r4, fp, ror #22] @ │ │ │ │ + ldc2 2, cr15, [sl], #-644 @ 0xfffffd7c │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ addlt r6, r5, r6, lsl sp │ │ │ │ pkhbtmi r4, r0, r4, lsl #12 │ │ │ │ @ instruction: 0x46894630 │ │ │ │ vcgt.s32 d9, d6, d2 │ │ │ │ - strls pc, [r0], #-2811 @ 0xfffff505 │ │ │ │ + strls pc, [r0], #-2751 @ 0xfffff541 │ │ │ │ strbmi r4, [r9], -r7, lsl #12 │ │ │ │ bvs 0xff965e34 │ │ │ │ @ instruction: 0x463a4633 │ │ │ │ bllt 0xfe4263dc │ │ │ │ stcle 2, cr4, [r2, #-536]! @ 0xfffffde8 │ │ │ │ ldmcc pc!, {r1, r2, r8, ip, sp, lr, pc}^ @ │ │ │ │ vadd.f32 d25, d2, d2 │ │ │ │ - @ instruction: 0xf2c06bb0 │ │ │ │ + vbic.i16 d22, #0 @ 0x0000 │ │ │ │ @ instruction: 0x96030b31 │ │ │ │ bcc 0x10970 │ │ │ │ - ldrtmi pc, [r4], -r8, asr #12 @ │ │ │ │ + ldrtcc pc, [r4], r8, asr #12 @ │ │ │ │ strteq pc, [sp], -r0, asr #5 │ │ │ │ @ instruction: 0xf1c744b8 │ │ │ │ bl 0x256968 │ │ │ │ strtmi r0, [sl], -sl, lsl #6 │ │ │ │ @ instruction: 0x06db4631 │ │ │ │ ldmib r4, {r1, r8, ip, lr, pc}^ │ │ │ │ ldrmi r3, [r8, r0] │ │ │ │ svccs 0x0001f81a │ │ │ │ stmdavs r3!, {r0, r3, r4, r6, r9, sl, lr} │ │ │ │ ldrmi r6, [r8, r0, ror #16] │ │ │ │ mvnle r4, r2, asr #11 │ │ │ │ ldrtmi r9, [r8], -r3, lsl #28 │ │ │ │ - blx 0xdd0e26 │ │ │ │ + blx 0xffed0e24 │ │ │ │ andlt r4, r5, r0, lsr r6 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ ldmib r4, {r4, r5, r6, r7, r8, r9, sl, fp, pc}^ │ │ │ │ @ instruction: 0xf6483000 │ │ │ │ - vbic.i32 d20, #12 @ 0x0000000c │ │ │ │ + vsra.s64 d19, d28, #64 │ │ │ │ ldrmi r0, [r8, sp, lsr #2] │ │ │ │ vmin.s32 d4, d6, d24 │ │ │ │ - ldrtmi pc, [r0], -r1, lsr #22 @ │ │ │ │ + ldrtmi pc, [r0], -r5, ror #21 @ │ │ │ │ tstcs r0, r5 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - cmppmi r4, #72, 12 @ p-variant is OBSOLETE @ 0x4800000 │ │ │ │ + bicscc pc, r4, #72, 12 @ 0x4800000 │ │ │ │ msreq CPSR_fsc, #192, 4 │ │ │ │ svclt 0x0000e798 │ │ │ │ - cmppmi ip, #72, 12 @ p-variant is OBSOLETE @ 0x4800000 │ │ │ │ + bicscc pc, ip, #72, 12 @ 0x4800000 │ │ │ │ msreq CPSR_fsc, #192, 4 │ │ │ │ svclt 0x0000e792 │ │ │ │ strlt r4, [r0, #-1684] @ 0xfffff96c │ │ │ │ strmi r4, [fp], -r2, lsl #12 │ │ │ │ - cmnppl r0, r9, asr #12 @ p-variant is OBSOLETE │ │ │ │ + mvnsmi pc, r9, asr #12 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ ldrd lr, [r0], -ip │ │ │ │ @ instruction: 0xf85d46f4 │ │ │ │ strbmi lr, [r0, -r4, lsl #22]! │ │ │ │ ldrbmi r2, [r0, -r1]! │ │ │ │ strlt r4, [r0, #-1668] @ 0xfffff97c │ │ │ │ @ instruction: 0xf1bc9801 │ │ │ │ andle r0, r9, r5, lsl #30 │ │ │ │ - msrmi (UNDEF: 100), r8 │ │ │ │ + mvncc pc, r8, asr #12 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ ldrdcc lr, [r0], -r0 │ │ │ │ @ instruction: 0xf85d4662 │ │ │ │ ldrmi lr, [r8, -r4, lsl #22] │ │ │ │ ldrd lr, [r0], -r0 │ │ │ │ - cmnpmi r8, r8, asr #12 @ p-variant is OBSOLETE │ │ │ │ + mvnscc pc, r8, asr #12 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ @ instruction: 0xf85d46f4 │ │ │ │ strbmi lr, [r0, -r4, lsl #22]! │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb6b840 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ adccs r0, r0, #248, 30 @ 0x3e0 │ │ │ │ vaddw.s16 q1, q0, d0 │ │ │ │ - strmi lr, [r3], -r4, asr #16 │ │ │ │ + strmi lr, [r3], -r4, lsl #16 │ │ │ │ ldclcc 0, cr15, [pc], #316 @ 0x14790 │ │ │ │ vhadd.s8 d18, d4, d4 │ │ │ │ vaddw.s8 q11, q0, d1 │ │ │ │ vrhadd.s8 d16, d4, d1 │ │ │ │ vrshr.s64 , , #64 │ │ │ │ @ instruction: 0xf8c30201 │ │ │ │ stmib r3, {r2, r7, lr, pc}^ │ │ │ │ @@ -4405,15 +4405,15 @@ │ │ │ │ stclt 14, cr0, [r8, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb6b88c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [r4], -r8, ror #31 │ │ │ │ adccs r4, r0, #13631488 @ 0xd00000 │ │ │ │ smlabbcs r0, r3, r0, fp │ │ │ │ - ldmda sl, {r4, r7, r9, ip, sp, lr, pc} │ │ │ │ + svc 0x00daf28f │ │ │ │ @ instruction: 0xf04f2304 │ │ │ │ stmib r4, {r0, r1, r2, r3, r4, r5, r6, r7, r9, ip, sp}^ │ │ │ │ @ instruction: 0xf8c43323 │ │ │ │ movwcs r2, #8324 @ 0x2084 │ │ │ │ addspl pc, r8, r4, asr #17 │ │ │ │ andvs pc, r1, #68, 4 @ 0x40000004 │ │ │ │ andeq pc, r1, #192, 4 │ │ │ │ @@ -4429,46 +4429,46 @@ │ │ │ │ stmibvs r3!, {r3, r4, r7, r8, r9, sl, lr} │ │ │ │ andle r2, r9, r2, lsl #22 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - ldrtmi pc, [r4], #1608 @ 0x648 @ │ │ │ │ + ldrtmi pc, [r4], #-1608 @ 0xfffff9b8 @ │ │ │ │ strteq pc, [sp], #-704 @ 0xfffffd40 │ │ │ │ - cmnpmi r0, #76546048 @ p-variant is OBSOLETE @ 0x4900000 │ │ │ │ + mvnscc pc, #76546048 @ 0x4900000 │ │ │ │ teqpeq r2, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - orrsmi pc, ip, r8, asr #12 │ │ │ │ + tstpmi ip, r8, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ andcs r2, r0, r3, asr #4 │ │ │ │ vshl.s64 d9, d0, d4 │ │ │ │ - svclt 0x0000ff33 │ │ │ │ + svclt 0x0000fef7 │ │ │ │ vst3.8 {d27-d29}, [pc], lr │ │ │ │ ldrlt r5, [r0, #-3200] @ 0xfffff380 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e4f8cc │ │ │ │ blmi 0x4c0948 │ │ │ │ stmdavs r4, {r0, r1, r2, r9, fp, sp, pc}^ │ │ │ │ movwls r6, #14363 @ 0x381b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ blne 0x15288c │ │ │ │ andeq lr, r1, #3358720 @ 0x334000 │ │ │ │ - stc2l 2, cr15, [r8], #192 @ 0xc0 │ │ │ │ + stc2 2, cr15, [ip], #192 @ 0xc0 │ │ │ │ blmi 0x2fa754 │ │ │ │ ldmdavs sl, {r6, fp, sp, lr} │ │ │ │ subsmi r9, sl, r3, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andeq lr, r4, r0, lsr #23 │ │ │ │ andlt sp, r5, r9, lsl #2 │ │ │ │ @ instruction: 0x4010e8bd │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ vqshl.s32 q2, q8, #1 │ │ │ │ - svclt 0x0000fb3f │ │ │ │ + svclt 0x0000faff │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ vst3. {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb6b988 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vrecps.f32 q8, q9, q8 │ │ │ │ vrsra.s64 , q8, #64 │ │ │ │ ldmdavs ip, {r0, r2, r4, r7, r8, r9} │ │ │ │ @@ -4479,15 +4479,15 @@ │ │ │ │ @ instruction: 0x46204632 │ │ │ │ stmdavc r3, {r3, r7, r8, r9, sl, lr} │ │ │ │ rscsle r2, r5, r0, lsl #22 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ - sbcpl pc, ip, r9, asr #4 │ │ │ │ + subpl pc, ip, r9, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldcllt 12, cr0, [r0] │ │ │ │ andeq r0, r0, r0 │ │ │ │ rsble r2, r1, r0, lsl #18 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ @@ -4893,28 +4893,28 @@ │ │ │ │ vpmax.s8 d15, d2, d17 │ │ │ │ stmib r0, {r0, r1, r4, r8, r9, lr}^ │ │ │ │ @ instruction: 0xf8983602 │ │ │ │ bcs 0x1ce54 │ │ │ │ svcge 0x005bf43f │ │ │ │ @ instruction: 0xe718463c │ │ │ │ @ instruction: 0xf6492000 │ │ │ │ - vrsra.s64 d20, d0, #64 │ │ │ │ + vorr.i32 d20, #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf6480332 │ │ │ │ - vsra.s64 q10, q6, #64 │ │ │ │ + vorr.i32 q10, #12 @ 0x0000000c │ │ │ │ vst4.8 {d16,d18,d20,d22}, [pc :128]! │ │ │ │ mulls r0, r7, r2 │ │ │ │ - blx 0xfe651726 │ │ │ │ - bicsmi pc, ip, r8, asr #12 │ │ │ │ + blx 0x1751726 │ │ │ │ + cmppmi ip, r8, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - rscsmi pc, r8, r8, asr #12 │ │ │ │ + rsbsmi pc, r8, r8, asr #12 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ @ instruction: 0xf44f4b02 │ │ │ │ vhsub.s32 , , q6 │ │ │ │ - svclt 0x0000fe77 │ │ │ │ - eorseq r9, r2, r8, lsr #25 │ │ │ │ + svclt 0x0000fe37 │ │ │ │ + eorseq r9, r2, r8, lsr #24 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfeb6c07c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8900ff0 │ │ │ │ movwcs lr, #4096 @ 0x1000 │ │ │ │ blx 0x101098 │ │ │ │ @ instruction: 0xf013f30e │ │ │ │ @@ -4943,40 +4943,40 @@ │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf1bebd00 │ │ │ │ svclt 0x00010f01 │ │ │ │ andgt pc, r4, r0, asr #17 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ movwcs lr, #10688 @ 0x29c0 │ │ │ │ andcs sp, r0, sp, ror #1 │ │ │ │ - bicsmi pc, ip, r8, asr #12 │ │ │ │ + cmppmi ip, r8, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ @ instruction: 0xf44f4b16 │ │ │ │ andls r7, r0, r1, ror #5 │ │ │ │ - blx 0xdd17ea │ │ │ │ + blx 0xffed17e8 │ │ │ │ stmiblt fp!, {r0, r1, r4, r9, sl, fp, ip, sp, lr} │ │ │ │ movwcs r6, #2257 @ 0x8d1 │ │ │ │ subvs r2, r1, r0, lsl #4 │ │ │ │ movwcs lr, #10688 @ 0x29c0 │ │ │ │ @ instruction: 0xf648e7d9 │ │ │ │ - vsubl.s8 , d0, d24 │ │ │ │ + vsubl.s8 q10, d16, d24 │ │ │ │ @ instruction: 0xf648022d │ │ │ │ - vsra.s64 q10, q6, #64 │ │ │ │ + vorr.i32 q10, #12 @ 0x0000000c │ │ │ │ andls r0, r0, #1073741835 @ 0x4000000b │ │ │ │ blmi 0x2a68c0 │ │ │ │ adcsne pc, fp, #64, 4 │ │ │ │ - blx 0x7d181a │ │ │ │ - eorpl pc, r8, #72, 12 @ 0x4800000 │ │ │ │ + blx 0xff8d1818 │ │ │ │ + adcmi pc, r8, #72, 12 @ 0x4800000 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ - bicsmi pc, ip, r8, asr #12 │ │ │ │ + cmppmi ip, r8, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ strbtmi r9, [r0], -r0, lsl #4 │ │ │ │ vqdmulh.s d20, d0, d2 │ │ │ │ vqsub.s64 d1, d20, d21 │ │ │ │ - svclt 0x0000fb0f │ │ │ │ - eorseq r9, r2, r0, asr #25 │ │ │ │ + svclt 0x0000fad3 │ │ │ │ + eorseq r9, r2, r0, asr #24 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a0f8cc │ │ │ │ pkhbtmi fp, r4, r0, lsl #1 │ │ │ │ ldrmi r2, [pc], -r0, lsl #8 │ │ │ │ b 0x13e7e68 │ │ │ │ @@ -5385,20 +5385,20 @@ │ │ │ │ ldrcs r8, [r0], #-431 @ 0xfffffe51 │ │ │ │ @ instruction: 0xf1ba2300 │ │ │ │ suble r0, sl, r0, lsl #30 │ │ │ │ @ instruction: 0xf0447a90 │ │ │ │ strmi r0, [r3], -r0, asr #8 │ │ │ │ @ instruction: 0xf43f2800 │ │ │ │ @ instruction: 0xf648ae7f │ │ │ │ - vsra.s64 q10, q6, #64 │ │ │ │ + vorr.i32 q10, #12 @ 0x0000000c │ │ │ │ @ instruction: 0xf648012d │ │ │ │ - vshr.s64 q10, q12, #64 │ │ │ │ + vmvn.i32 q10, #8 @ 0x00000008 │ │ │ │ blmi 0xfecd56b0 │ │ │ │ sbcvc pc, ip, #1325400064 @ 0x4f000000 │ │ │ │ - blx 0xfeb51fb0 │ │ │ │ + blx 0x1b51fb0 │ │ │ │ @ instruction: 0xf04f430b │ │ │ │ svclt 0x00140100 │ │ │ │ strmi r2, [fp], -r1, lsl #6 │ │ │ │ @ instruction: 0xf1b9e7a1 │ │ │ │ eorle r0, r9, r4, lsl #30 │ │ │ │ mvnhi pc, r0, asr #4 │ │ │ │ @ instruction: 0xf89168c8 │ │ │ │ @@ -5425,21 +5425,21 @@ │ │ │ │ stccs 5, cr14, [r0], {107} @ 0x6b │ │ │ │ rscshi pc, r6, r0 │ │ │ │ stmvs r8, {r3, r4, sl, sp} │ │ │ │ @ instruction: 0xf018e731 │ │ │ │ svclt 0x0018000c │ │ │ │ @ instruction: 0xf47fa906 │ │ │ │ @ instruction: 0xf648ad37 │ │ │ │ - vmlal.s , d0, d0[7] │ │ │ │ + vmlal.s q10, d16, d0[7] │ │ │ │ @ instruction: 0xf648022d │ │ │ │ - vsra.s64 q10, q6, #64 │ │ │ │ + vorr.i32 q10, #12 @ 0x0000000c │ │ │ │ andls r0, r0, #1073741835 @ 0x4000000b │ │ │ │ andscs pc, r2, #64, 4 │ │ │ │ vqdmulh.s d4, d19, d10 │ │ │ │ - teqpmi r8, #444 @ p-variant is OBSOLETE @ 0x1bc │ │ │ │ + teqpmi r8, #51, 30 @ p-variant is OBSOLETE @ 0xcc │ │ │ │ streq pc, [r0, -pc, asr #32] │ │ │ │ andcs fp, r1, r4, lsl pc │ │ │ │ strb r4, [sp, #1592] @ 0x638 │ │ │ │ andeq pc, ip, r0 │ │ │ │ stmdbge sl, {r0, r4, r6, r7, r9, sl, lr} │ │ │ │ eorvc pc, r9, sp, lsl #17 │ │ │ │ @ instruction: 0x4663e517 │ │ │ │ @@ -5568,16 +5568,16 @@ │ │ │ │ adcmi r4, r1, r3, lsr r3 │ │ │ │ strteq pc, [r7], -r4, asr #3 │ │ │ │ tstls ip, sp, lsl #6 │ │ │ │ @ instruction: 0xf7ff960b │ │ │ │ eorcs fp, r0, r2, lsr #23 │ │ │ │ beq 0x191a00 │ │ │ │ svclt 0x0000e762 │ │ │ │ - eorseq r9, r2, r8, lsr #25 │ │ │ │ - eorseq r9, r2, r4, ror #25 │ │ │ │ + eorseq r9, r2, r8, lsr #24 │ │ │ │ + eorseq r9, r2, r4, ror #24 │ │ │ │ stmdaeq r0!, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ stmdbeq r5, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ bllt 0x1e538d8 │ │ │ │ blcs 0x2722c │ │ │ │ strcs sp, [r0], #-192 @ 0xffffff40 │ │ │ │ blvc 0x150f2d0 │ │ │ │ @ instruction: 0xf0418811 │ │ │ │ @@ -5599,15 +5599,15 @@ │ │ │ │ vldmiane ip, {s29-s107} │ │ │ │ @ instruction: 0xe6784318 │ │ │ │ movweq lr, #31662 @ 0x7bae │ │ │ │ sbcvs r2, r8, r0 │ │ │ │ addvs r0, fp, fp, asr sp │ │ │ │ @ instruction: 0xf040e649 │ │ │ │ strbt r4, [ip], -r0, lsl #1 │ │ │ │ - blx 0x16523c8 │ │ │ │ + blx 0x6523c8 │ │ │ │ svceq 0x0006f1ba │ │ │ │ @ instruction: 0xf1bad00a │ │ │ │ @ instruction: 0xf47f0f05 │ │ │ │ @ instruction: 0xf010af64 │ │ │ │ svclt 0x00080f0c │ │ │ │ @ instruction: 0xf47fa90a │ │ │ │ ldrb sl, [fp], -r3, lsr #28 │ │ │ │ @@ -5616,65 +5616,65 @@ │ │ │ │ svclt 0x0008428b │ │ │ │ andle r4, r4, r4, lsl #5 │ │ │ │ orrmi r4, fp, r4, lsl #5 │ │ │ │ svcge 0x0035f4ff │ │ │ │ strmi lr, [lr, #1830]! @ 0x726 │ │ │ │ svcge 0x0031f4bf │ │ │ │ @ instruction: 0xf648e722 │ │ │ │ - vsubl.s8 , d16, d0 │ │ │ │ + vsubl.s8 , d0, d0 │ │ │ │ @ instruction: 0xf648022d │ │ │ │ - vsra.s64 q10, q6, #64 │ │ │ │ + vorr.i32 q10, #12 @ 0x0000000c │ │ │ │ andls r0, r0, #1073741835 @ 0x4000000b │ │ │ │ blmi 0xa5d99c │ │ │ │ andscs pc, r6, #64, 4 │ │ │ │ - ldc2l 2, cr15, [r0, #204]! @ 0xcc │ │ │ │ - addspl pc, ip, #72, 12 @ 0x4800000 │ │ │ │ + ldc2 2, cr15, [r4, #204]! @ 0xcc │ │ │ │ + andspl pc, ip, #72, 12 @ 0x4800000 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ - bicsmi pc, ip, r8, asr #12 │ │ │ │ + cmppmi ip, r8, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ vhsub.s8 d25, d0, d0 │ │ │ │ blmi 0x85e218 │ │ │ │ - stc2l 2, cr15, [r2, #204]! @ 0xcc │ │ │ │ - ldrtpl pc, [r0], #1608 @ 0x648 @ │ │ │ │ + stc2 2, cr15, [r6, #204]! @ 0xcc │ │ │ │ + ldrtpl pc, [r0], #-1608 @ 0xfffff9b8 @ │ │ │ │ strteq pc, [sp], #-704 @ 0xfffffd40 │ │ │ │ - teqppl r8, r8, asr #12 @ p-variant is OBSOLETE │ │ │ │ + @ instruction: 0x41b8f648 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ adccs r4, fp, #28, 22 @ 0x7000 │ │ │ │ strls r2, [r0], #-0 │ │ │ │ - ldc2l 2, cr15, [r4, #204] @ 0xcc │ │ │ │ + ldc2 2, cr15, [r8, #204] @ 0xcc │ │ │ │ svceq 0x0001f1b9 │ │ │ │ blge 0x1052ae0 │ │ │ │ - bicsmi pc, ip, r8, asr #12 │ │ │ │ + cmppmi ip, r8, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ @ instruction: 0xf44f4b16 │ │ │ │ andls r7, r0, r1, ror #5 │ │ │ │ - stc2l 2, cr15, [r6, #204] @ 0xcc │ │ │ │ + stc2 2, cr15, [sl, #204] @ 0xcc │ │ │ │ @ instruction: 0xf6492000 │ │ │ │ - vrsra.s64 d20, d0, #64 │ │ │ │ + vorr.i32 d20, #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf6480332 │ │ │ │ - vsra.s64 q10, q6, #64 │ │ │ │ + vorr.i32 q10, #12 @ 0x0000000c │ │ │ │ vst4.8 {d16,d18,d20,d22}, [pc :128]! │ │ │ │ mulls r0, r7, r2 │ │ │ │ - ldc2 2, cr15, [r8, #204]! @ 0xcc │ │ │ │ + ldc2l 2, cr15, [ip, #-204]! @ 0xffffff34 │ │ │ │ @ instruction: 0xf6482000 │ │ │ │ - vsra.s64 q10, q6, #64 │ │ │ │ + vorr.i32 q10, #12 @ 0x0000000c │ │ │ │ blmi 0x2d5ed4 │ │ │ │ andls r2, r0, ip, ror #4 │ │ │ │ - stc2 2, cr15, [lr, #204]! @ 0xcc │ │ │ │ - teqppl r8, r8, asr #12 @ p-variant is OBSOLETE │ │ │ │ + ldc2l 2, cr15, [r2, #-204]! @ 0xffffff34 │ │ │ │ + @ instruction: 0x41b8f648 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - subspl pc, r8, r8, asr #12 │ │ │ │ + sbcsmi pc, r8, r8, asr #12 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ rsbscs r4, pc, #5120 @ 0x1400 │ │ │ │ - @ instruction: 0xf88ef26b │ │ │ │ - eorseq r9, r2, r4, ror #25 │ │ │ │ - eorseq r9, r2, r8, lsl #26 │ │ │ │ - eorseq r9, r2, r0, asr #25 │ │ │ │ - ldrshteq r9, [r2], -r4 │ │ │ │ - ldrsbteq r9, [r2], -r0 │ │ │ │ + @ instruction: 0xf84ef26b │ │ │ │ + eorseq r9, r2, r4, ror #24 │ │ │ │ + eorseq r9, r2, r8, lsl #25 │ │ │ │ + eorseq r9, r2, r0, asr #24 │ │ │ │ + eorseq r9, r2, r4, ror ip │ │ │ │ + eorseq r9, r2, r0, asr ip │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a8f8cc │ │ │ │ ldcmi 0, cr11, [r8], #568 @ 0x238 │ │ │ │ svceq 0x00c52600 │ │ │ │ stclpl 3, cr15, [r7], {192} @ 0xc0 │ │ │ │ @@ -6075,20 +6075,20 @@ │ │ │ │ ldrcs r8, [r0, #-439] @ 0xfffffe49 │ │ │ │ @ instruction: 0xf1ba2300 │ │ │ │ suble r0, r9, r0, lsl #30 │ │ │ │ @ instruction: 0xf0457a90 │ │ │ │ strmi r0, [r3], -r0, asr #10 │ │ │ │ @ instruction: 0xf43f2800 │ │ │ │ @ instruction: 0xf648ae8a │ │ │ │ - vsra.s64 q10, q6, #64 │ │ │ │ + vorr.i32 q10, #12 @ 0x0000000c │ │ │ │ @ instruction: 0xf648012d │ │ │ │ - vshr.s64 q10, q12, #64 │ │ │ │ + vmvn.i32 q10, #8 @ 0x00000008 │ │ │ │ blmi 0xfea96178 │ │ │ │ sbcvc pc, ip, #1325400064 @ 0x4f000000 │ │ │ │ - stc2l 2, cr15, [r8, #-424] @ 0xfffffe58 │ │ │ │ + stc2 2, cr15, [r8, #-424] @ 0xfffffe58 │ │ │ │ movweq lr, #39507 @ 0x9a53 │ │ │ │ stmdbeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ movwcs fp, #7956 @ 0x1f14 │ │ │ │ str r4, [r1, fp, asr #12]! │ │ │ │ svceq 0x0004f1bc │ │ │ │ vhadd.s8 d29, d0, d24 │ │ │ │ stmiavs r8, {r3, r5, r6, r7, r8, pc}^ │ │ │ │ @@ -6114,21 +6114,21 @@ │ │ │ │ ldrb r7, [sp, #-2124]! @ 0xfffff7b4 │ │ │ │ @ instruction: 0xf0002d00 │ │ │ │ ldrcs r8, [r8, #-250] @ 0xffffff06 │ │ │ │ ldr r6, [r6, -r8, lsl #17]! │ │ │ │ andeq pc, ip, lr, lsl r0 @ │ │ │ │ stmdbge r4, {r3, r4, r8, r9, sl, fp, ip, sp, pc} │ │ │ │ stclge 4, cr15, [r9, #-508] @ 0xfffffe04 │ │ │ │ - rsbpl pc, ip, #72, 12 @ 0x4800000 │ │ │ │ + rscmi pc, ip, #72, 12 @ 0x4800000 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ - bicsmi pc, ip, r8, asr #12 │ │ │ │ + cmppmi ip, r8, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ vhsub.s8 d25, d0, d0 │ │ │ │ blmi 0xfe09e9b0 │ │ │ │ - blx 0x352a38 │ │ │ │ + @ instruction: 0xf9d0f233 │ │ │ │ @ instruction: 0xf04f4330 │ │ │ │ svclt 0x00140600 │ │ │ │ ldrtmi r2, [r0], -r1 │ │ │ │ @ instruction: 0xf008e5da │ │ │ │ strbmi r0, [ip], ip │ │ │ │ @ instruction: 0xf88da908 │ │ │ │ str r3, [r9, #-33]! @ 0xffffffdf │ │ │ │ @@ -6249,16 +6249,16 @@ │ │ │ │ b 0x1055b8c │ │ │ │ blx 0x1d6390 │ │ │ │ @ instruction: 0xf04ff70c │ │ │ │ @ instruction: 0xf04f0e08 │ │ │ │ andls r0, r7, r3, lsl #24 │ │ │ │ strvs lr, [r5, -sp, asr #19] │ │ │ │ bllt 0xfe9d4368 │ │ │ │ - eorseq r9, r2, r8, lsr #25 │ │ │ │ - eorseq r9, r2, r4, ror #25 │ │ │ │ + eorseq r9, r2, r8, lsr #24 │ │ │ │ + eorseq r9, r2, r4, ror #24 │ │ │ │ @ instruction: 0xf081fab1 │ │ │ │ stmdbeq r3, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ streq pc, [r0, -r0, lsl #2]! │ │ │ │ stmdaeq r0, {r6, r7, r8, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf000fa01 │ │ │ │ @ instruction: 0xf808fa21 │ │ │ │ @ instruction: 0xf1c740b9 │ │ │ │ @@ -6282,26 +6282,26 @@ │ │ │ │ strteq fp, [r0], -r4, ror #2 │ │ │ │ movweq pc, #836 @ 0x344 @ │ │ │ │ rscsmi pc, lr, r0 │ │ │ │ cmnpmi pc, #35 @ p-variant is OBSOLETE @ 0x23 │ │ │ │ tstmi r8, #228, 18 @ 0x390000 │ │ │ │ blvc 0x154fde8 │ │ │ │ mvnsle r2, r0, lsl #24 │ │ │ │ - teqppl r8, r8, asr #12 @ p-variant is OBSOLETE │ │ │ │ + @ instruction: 0x41b8f648 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - subspl pc, r8, r8, asr #12 │ │ │ │ + sbcsmi pc, r8, r8, asr #12 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ rsbscs r4, pc, #64, 22 @ 0x10000 │ │ │ │ - blx 0xfead2db2 │ │ │ │ + blx 0x1ad2db2 │ │ │ │ movweq lr, #35758 @ 0x8bae │ │ │ │ sbcvs r2, r8, r0 │ │ │ │ addvs r0, fp, fp, lsl sl │ │ │ │ @ instruction: 0xf040e641 │ │ │ │ strbt r4, [r5], -r0, lsl #1 │ │ │ │ - stc2l 2, cr15, [ip], #636 @ 0x27c │ │ │ │ + stc2 2, cr15, [ip], #636 @ 0x27c │ │ │ │ svceq 0x0006f1b9 │ │ │ │ @ instruction: 0xf1b9d00a │ │ │ │ @ instruction: 0xf47f0f05 │ │ │ │ @ instruction: 0xf018af5f │ │ │ │ svclt 0x00080f0c │ │ │ │ @ instruction: 0xf47fa908 │ │ │ │ @ instruction: 0xe654ae1b │ │ │ │ @@ -6310,60 +6310,60 @@ │ │ │ │ svclt 0x0008428b │ │ │ │ andle r4, r4, r4, lsl #5 │ │ │ │ orrmi r4, fp, r4, lsl #5 │ │ │ │ svcge 0x0030f4ff │ │ │ │ adcmi lr, lr, #8650752 @ 0x840000 │ │ │ │ svcge 0x002cf67f │ │ │ │ @ instruction: 0xf648e71d │ │ │ │ - vsubl.s8 , d16, d0 │ │ │ │ + vsubl.s8 , d0, d0 │ │ │ │ @ instruction: 0xf648022d │ │ │ │ - vsra.s64 q10, q6, #64 │ │ │ │ + vorr.i32 q10, #12 @ 0x0000000c │ │ │ │ andls r0, r0, #1073741835 @ 0x4000000b │ │ │ │ blmi 0x95e474 │ │ │ │ andscs pc, r6, #64, 4 │ │ │ │ - @ instruction: 0xf884f233 │ │ │ │ - addspl pc, ip, #72, 12 @ 0x4800000 │ │ │ │ + @ instruction: 0xf848f233 │ │ │ │ + andspl pc, ip, #72, 12 @ 0x4800000 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ - bicsmi pc, ip, r8, asr #12 │ │ │ │ + cmppmi ip, r8, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ strbmi r9, [r0], -r0, lsl #4 │ │ │ │ vpadd.i8 d20, d0, d13 │ │ │ │ vqsub.s64 d2, d3, d7 │ │ │ │ - @ instruction: 0xf648f875 │ │ │ │ - @ instruction: 0xf2c054b0 │ │ │ │ + @ instruction: 0xf648f839 │ │ │ │ + vmvn.i32 d21, #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf648042d │ │ │ │ - vbic.i32 d21, #8 @ 0x00000008 │ │ │ │ + vsra.s64 d20, d24, #64 │ │ │ │ blmi 0x616960 │ │ │ │ andcs r2, r0, fp, lsr #5 │ │ │ │ vshl.s64 d9, d0, d3 │ │ │ │ - @ instruction: 0xf1bcf867 │ │ │ │ + @ instruction: 0xf1bcf82b │ │ │ │ @ instruction: 0xf43f0f01 │ │ │ │ @ instruction: 0xf648ab4b │ │ │ │ - vsra.s64 q10, q6, #64 │ │ │ │ + vorr.i32 q10, #12 @ 0x0000000c │ │ │ │ blmi 0x49697c │ │ │ │ rscvc pc, r1, #1325400064 @ 0x4f000000 │ │ │ │ vhadd.s d9, d3, d0 │ │ │ │ - andcs pc, r0, r9, asr r8 @ │ │ │ │ - orrsmi pc, r0, #76546048 @ 0x4900000 │ │ │ │ + andcs pc, r0, sp, lsl r8 @ │ │ │ │ + tstpmi r0, #76546048 @ p-variant is OBSOLETE @ 0x4900000 │ │ │ │ teqpeq r2, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - bicsmi pc, ip, r8, asr #12 │ │ │ │ + cmppmi ip, r8, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ addsvc pc, r7, #1325400064 @ 0x4f000000 │ │ │ │ vhadd.s d9, d3, d0 │ │ │ │ - andcs pc, r0, fp, asr #16 │ │ │ │ - bicsmi pc, ip, r8, asr #12 │ │ │ │ + andcs pc, r0, pc, lsl #16 │ │ │ │ + cmppmi ip, r8, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ rsbcs r4, ip, #6144 @ 0x1800 │ │ │ │ vhadd.s d9, d3, d0 │ │ │ │ - svclt 0x0000f841 │ │ │ │ - ldrsbteq r9, [r2], -r0 │ │ │ │ - eorseq r9, r2, r4, ror #25 │ │ │ │ - eorseq r9, r2, r8, lsl #26 │ │ │ │ - eorseq r9, r2, r0, asr #25 │ │ │ │ - ldrshteq r9, [r2], -r4 │ │ │ │ + svclt 0x0000f805 │ │ │ │ + eorseq r9, r2, r0, asr ip │ │ │ │ + eorseq r9, r2, r4, ror #24 │ │ │ │ + eorseq r9, r2, r8, lsl #25 │ │ │ │ + eorseq r9, r2, r0, asr #24 │ │ │ │ + eorseq r9, r2, r4, ror ip │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0098f8cc │ │ │ │ pkhbtmi fp, r0, r1, lsl #1 │ │ │ │ vqrdmlsh.s q8, , d1[3] │ │ │ │ strtmi r5, [ip], -sl, lsl #14 │ │ │ │ @@ -6815,21 +6815,21 @@ │ │ │ │ @ instruction: 0xf1bb2600 │ │ │ │ @ instruction: 0xf0000f00 │ │ │ │ @ instruction: 0xf89c80b5 │ │ │ │ @ instruction: 0xf045000a │ │ │ │ strmi r0, [r1], -r0, asr #10 │ │ │ │ stmdacs r0, {r1, r2, r9, sl, lr} │ │ │ │ mrcge 4, 1, APSR_nzcv, cr9, cr15, {1} │ │ │ │ - bicsmi pc, ip, r8, asr #12 │ │ │ │ + cmppmi ip, r8, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - rscsmi pc, r8, r8, asr #12 │ │ │ │ + rsbsmi pc, r8, r8, asr #12 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ @ instruction: 0xf44f4bc0 │ │ │ │ vhsub.s32 , , q6 │ │ │ │ - tstpmi r3, #508 @ p-variant is OBSOLETE @ 0x1fc │ │ │ │ + tstpmi r3, #63, 30 @ p-variant is OBSOLETE @ 0xfc │ │ │ │ andeq pc, r0, #79 @ 0x4f │ │ │ │ movwcs fp, #7956 @ 0x1f14 │ │ │ │ @ instruction: 0xe7a84613 │ │ │ │ stmdale ip, {r2, r8, fp, sp} │ │ │ │ @ instruction: 0xf1b9aa06 │ │ │ │ andsle r0, r0, r6, lsl #30 │ │ │ │ blx 0x11fc80 │ │ │ │ @@ -6864,19 +6864,19 @@ │ │ │ │ bge 0x1b72dc │ │ │ │ ldrdcc lr, [r2, -r2] │ │ │ │ @ instruction: 0xf1b9e7e1 │ │ │ │ suble r0, sp, r4, lsl #30 │ │ │ │ @ instruction: 0xf1b9d8f8 │ │ │ │ @ instruction: 0xf43f0f01 │ │ │ │ @ instruction: 0xf648ac98 │ │ │ │ - vsra.s64 q10, q6, #64 │ │ │ │ + vorr.i32 q10, #12 @ 0x0000000c │ │ │ │ blmi 0xfe4d71c4 │ │ │ │ rscvc pc, r1, #1325400064 @ 0x4f000000 │ │ │ │ strls r4, [r0], #-1568 @ 0xfffff9e0 │ │ │ │ - ldc2 2, cr15, [r4], #-200 @ 0xffffff38 │ │ │ │ + blx 0xffe535e6 │ │ │ │ @ instruction: 0xf47f2b02 │ │ │ │ @ instruction: 0xf89cacef │ │ │ │ @ instruction: 0xf00e3002 │ │ │ │ bge 0x197d5c │ │ │ │ movweq pc, #4515 @ 0x11a3 @ │ │ │ │ @ instruction: 0xf383fab3 │ │ │ │ @ instruction: 0xf88d095b │ │ │ │ @@ -6908,21 +6908,21 @@ │ │ │ │ @ instruction: 0xf0002d00 │ │ │ │ ldrcs r8, [r8, #-135] @ 0xffffff79 │ │ │ │ ldreq r6, [r6, #-2192]! @ 0xfffff770 │ │ │ │ str r6, [r4, #2257] @ 0x8d1 │ │ │ │ andeq pc, ip, lr, lsl r0 @ │ │ │ │ bge 0x1c6a14 │ │ │ │ stcge 4, cr15, [r8], {127} @ 0x7f │ │ │ │ - rsbpl pc, ip, #72, 12 @ 0x4800000 │ │ │ │ + rscmi pc, ip, #72, 12 @ 0x4800000 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ - bicsmi pc, ip, r8, asr #12 │ │ │ │ + cmppmi ip, r8, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ vhsub.s8 d25, d0, d0 │ │ │ │ blmi 0x191f618 │ │ │ │ - blx 0xff65369e │ │ │ │ + blx 0xfe75369e │ │ │ │ @ instruction: 0xf04f4330 │ │ │ │ svclt 0x00140600 │ │ │ │ ldrtmi r2, [r0], -r1 │ │ │ │ @ instruction: 0xf002e51a │ │ │ │ strmi r0, [r9], ip, lsl #8 │ │ │ │ @ instruction: 0xf88daa0a │ │ │ │ strbt r6, [r8], #-41 @ 0xffffffd7 │ │ │ │ @@ -7012,95 +7012,95 @@ │ │ │ │ cdpeq 0, 2, cr15, cr0, cr15, {2} │ │ │ │ stmdbeq r5, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ bllt 0x894f44 │ │ │ │ tstcs r5, r0, lsr #4 │ │ │ │ @ instruction: 0x465ee552 │ │ │ │ adcle r2, sp, r0, lsl #28 │ │ │ │ strbt r2, [ip], -r0, lsl #10 │ │ │ │ - eorseq r9, r2, r8, lsr #25 │ │ │ │ - eorseq r9, r2, r0, asr #25 │ │ │ │ - eorseq r9, r2, r4, ror #25 │ │ │ │ + eorseq r9, r2, r8, lsr #24 │ │ │ │ + eorseq r9, r2, r0, asr #24 │ │ │ │ + eorseq r9, r2, r4, ror #24 │ │ │ │ mulcc sp, ip, r8 │ │ │ │ @ instruction: 0x2000f8bc │ │ │ │ addeq pc, r1, #66 @ 0x42 │ │ │ │ andcs pc, r0, ip, lsr #17 │ │ │ │ ldreq fp, [sp], -r3, lsl #3 │ │ │ │ andeq pc, r0, #201326593 @ 0xc000001 │ │ │ │ ldrbmi pc, [lr, #5]! @ │ │ │ │ rsbsmi pc, pc, #34 @ 0x22 │ │ │ │ b 0x11596f8 │ │ │ │ vrhadd.u8 d16, d3, d2 │ │ │ │ ldr r0, [r5], r0, lsl #6 │ │ │ │ mulcc sp, ip, r8 │ │ │ │ mvnle r2, r0, lsl #22 │ │ │ │ - teqppl r8, r8, asr #12 @ p-variant is OBSOLETE │ │ │ │ + @ instruction: 0x41b8f648 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - subspl pc, r8, r8, asr #12 │ │ │ │ + sbcsmi pc, r8, r8, asr #12 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ rsbscs r4, pc, #56, 22 @ 0xe000 │ │ │ │ - ldc2l 2, cr15, [r6, #420] @ 0x1a4 │ │ │ │ + ldc2 2, cr15, [r6, #420] @ 0x1a4 │ │ │ │ movweq pc, #4366 @ 0x110e @ │ │ │ │ b 0x10d9b24 │ │ │ │ beq 0xfffebcd8 │ │ │ │ smullsvs r6, r7, r3, r0 │ │ │ │ @ instruction: 0xf041e631 │ │ │ │ ldrbt r4, [r8], -r0, lsl #3 │ │ │ │ andle r2, fp, r6, lsl #18 │ │ │ │ @ instruction: 0xf47f2905 │ │ │ │ @ instruction: 0xf012ae82 │ │ │ │ svclt 0x00080f0c │ │ │ │ @ instruction: 0xf47faa0a │ │ │ │ pkhbt sl, r7, r3, lsl #28 │ │ │ │ - @ instruction: 0xff0af29e │ │ │ │ + mcr2 2, 6, pc, cr10, cr14, {4} @ │ │ │ │ movwmi lr, #35293 @ 0x89dd │ │ │ │ andeq lr, ip, #3620864 @ 0x374000 │ │ │ │ svclt 0x00084293 │ │ │ │ andle r4, r4, r4, lsl #5 │ │ │ │ orrsmi r4, r3, r4, lsl #5 │ │ │ │ mcrge 4, 2, pc, cr7, cr15, {7} @ │ │ │ │ adcmi lr, pc, #56, 12 @ 0x3800000 │ │ │ │ mcrge 6, 2, pc, cr3, cr15, {3} @ │ │ │ │ @ instruction: 0xf648e634 │ │ │ │ - vsubl.s8 , d16, d0 │ │ │ │ + vsubl.s8 , d0, d0 │ │ │ │ @ instruction: 0xf648022d │ │ │ │ - vsra.s64 q10, q6, #64 │ │ │ │ + vorr.i32 q10, #12 @ 0x0000000c │ │ │ │ andls r0, r0, #1073741835 @ 0x4000000b │ │ │ │ blmi 0x75f01c │ │ │ │ andscs pc, r6, #64, 4 │ │ │ │ - blx 0xfec538ec │ │ │ │ - addspl pc, ip, #72, 12 @ 0x4800000 │ │ │ │ + blx 0x1d538ec │ │ │ │ + andspl pc, ip, #72, 12 @ 0x4800000 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ - bicsmi pc, ip, r8, asr #12 │ │ │ │ + cmppmi ip, r8, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ vhsub.s8 d25, d0, d0 │ │ │ │ blmi 0x55f898 │ │ │ │ - blx 0xfe8d3908 │ │ │ │ - ldrtpl pc, [r0], #1608 @ 0x648 @ │ │ │ │ + blx 0x19d3908 │ │ │ │ + ldrtpl pc, [r0], #-1608 @ 0xfffff9b8 @ │ │ │ │ strteq pc, [sp], #-704 @ 0xfffffd40 │ │ │ │ - teqppl r8, r8, asr #12 @ p-variant is OBSOLETE │ │ │ │ + @ instruction: 0x41b8f648 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ adccs r4, fp, #16, 22 @ 0x4000 │ │ │ │ strls r2, [r0], #-0 │ │ │ │ - blx 0xfe553924 │ │ │ │ + blx 0x1653924 │ │ │ │ @ instruction: 0xf6492000 │ │ │ │ - vrsra.s64 d20, d0, #64 │ │ │ │ + vorr.i32 d20, #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf6480332 │ │ │ │ - vsra.s64 q10, q6, #64 │ │ │ │ + vorr.i32 q10, #12 @ 0x0000000c │ │ │ │ vst4.8 {d16,d18,d20,d22}, [pc :128]! │ │ │ │ mulls r0, r7, r2 │ │ │ │ - blx 0xfe1d3940 │ │ │ │ + blx 0x12d3940 │ │ │ │ @ instruction: 0xf6482000 │ │ │ │ - vsra.s64 q10, q6, #64 │ │ │ │ + vorr.i32 q10, #12 @ 0x0000000c │ │ │ │ blmi 0x157538 │ │ │ │ andls r2, r0, ip, ror #4 │ │ │ │ - blx 0x1f53954 │ │ │ │ - ldrsbteq r9, [r2], -r0 │ │ │ │ - eorseq r9, r2, r4, ror #25 │ │ │ │ - eorseq r9, r2, r8, lsl #26 │ │ │ │ - ldrshteq r9, [r2], -r4 │ │ │ │ + blx 0x1053954 │ │ │ │ + eorseq r9, r2, r0, asr ip │ │ │ │ + eorseq r9, r2, r4, ror #24 │ │ │ │ + eorseq r9, r2, r8, lsl #25 │ │ │ │ + eorseq r9, r2, r4, ror ip │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a0f8cc │ │ │ │ ldcmi 0, cr11, [sp], #576 @ 0x240 │ │ │ │ b 0x13e08b4 │ │ │ │ @ instruction: 0xf3c03ed0 │ │ │ │ @@ -7508,20 +7508,20 @@ │ │ │ │ ldrcs r8, [r0], #-433 @ 0xfffffe4f │ │ │ │ @ instruction: 0xf1ba2300 │ │ │ │ suble r0, r8, r0, lsl #30 │ │ │ │ @ instruction: 0xf0447a90 │ │ │ │ strmi r0, [r3], -r0, asr #8 │ │ │ │ @ instruction: 0xf43f2800 │ │ │ │ @ instruction: 0xf648ae86 │ │ │ │ - vsra.s64 q10, q6, #64 │ │ │ │ + vorr.i32 q10, #12 @ 0x0000000c │ │ │ │ @ instruction: 0xf648012d │ │ │ │ - vshr.s64 q10, q12, #64 │ │ │ │ + vmvn.i32 q10, #8 @ 0x00000008 │ │ │ │ blmi 0xfed577dc │ │ │ │ sbcvc pc, ip, #1325400064 @ 0x4f000000 │ │ │ │ - blx 0x5d40d4 │ │ │ │ + @ instruction: 0xf9d6f269 │ │ │ │ @ instruction: 0xf04f430b │ │ │ │ svclt 0x00140100 │ │ │ │ strmi r2, [fp], -r1, lsl #6 │ │ │ │ @ instruction: 0xf1b9e7a3 │ │ │ │ eorle r0, r8, r4, lsl #30 │ │ │ │ mvnhi pc, r0, asr #4 │ │ │ │ stmdavc sp, {r3, r6, r7, fp, sp, lr}^ │ │ │ │ @@ -7547,21 +7547,21 @@ │ │ │ │ stccs 5, cr14, [r0], {114} @ 0x72 │ │ │ │ rscshi pc, r8, r0 │ │ │ │ stmvs r8, {r3, r4, sl, sp} │ │ │ │ @ instruction: 0xf018e730 │ │ │ │ svclt 0x0018000c │ │ │ │ @ instruction: 0xf47fa906 │ │ │ │ @ instruction: 0xf648ad3d │ │ │ │ - vmlal.s , d0, d0[7] │ │ │ │ + vmlal.s q10, d16, d0[7] │ │ │ │ @ instruction: 0xf648022d │ │ │ │ - vsra.s64 q10, q6, #64 │ │ │ │ + vorr.i32 q10, #12 @ 0x0000000c │ │ │ │ andls r0, r0, #1073741835 @ 0x4000000b │ │ │ │ andscs pc, r2, #64, 4 │ │ │ │ vqdmulh.s d4, d17, d13 │ │ │ │ - teqpmi r8, #3504 @ p-variant is OBSOLETE @ 0xdb0 │ │ │ │ + teqpmi r8, #2544 @ p-variant is OBSOLETE @ 0x9f0 │ │ │ │ streq pc, [r0, -pc, asr #32] │ │ │ │ andcs fp, r1, r4, lsl pc │ │ │ │ ldrb r4, [r8, #1592] @ 0x638 │ │ │ │ andeq pc, ip, r0 │ │ │ │ stmdbge sl, {r0, r4, r6, r7, r9, sl, lr} │ │ │ │ eorcc pc, r9, sp, lsl #17 │ │ │ │ @ instruction: 0x4663e51d │ │ │ │ @@ -7693,16 +7693,16 @@ │ │ │ │ @ instruction: 0xf6cf77ba │ │ │ │ blx 0x759e4 │ │ │ │ bl 0xfea13e1c │ │ │ │ andls r0, sp, ip, lsl #14 │ │ │ │ smlabtvc fp, sp, r9, lr │ │ │ │ @ instruction: 0xf7ff2008 │ │ │ │ svclt 0x0000bb9b │ │ │ │ - eorseq r9, r2, r8, lsr #25 │ │ │ │ - eorseq r9, r2, r4, ror #25 │ │ │ │ + eorseq r9, r2, r8, lsr #24 │ │ │ │ + eorseq r9, r2, r4, ror #24 │ │ │ │ @ instruction: 0xf04f2020 │ │ │ │ ldrb r0, [r5, -r5, lsl #20] │ │ │ │ stmdaeq r0!, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ stmdbeq r5, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ bllt 0x1c95a14 │ │ │ │ blcs 0x29368 │ │ │ │ strcs sp, [r0], #-184 @ 0xffffff48 │ │ │ │ @@ -7712,26 +7712,26 @@ │ │ │ │ strteq fp, [r8], -r5, ror #2 │ │ │ │ movweq pc, #837 @ 0x345 @ │ │ │ │ rscsmi pc, lr, r0 │ │ │ │ cmnpmi pc, #35 @ p-variant is OBSOLETE @ 0x23 │ │ │ │ tstmi r8, #3883008 @ 0x3b4000 │ │ │ │ blvc 0x1591454 │ │ │ │ mvnsle r2, r0, lsl #26 │ │ │ │ - teqppl r8, r8, asr #12 @ p-variant is OBSOLETE │ │ │ │ + @ instruction: 0x41b8f648 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - subspl pc, r8, r8, asr #12 │ │ │ │ + sbcsmi pc, r8, r8, asr #12 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ rsbscs r4, pc, #64512 @ 0xfc00 │ │ │ │ - @ instruction: 0xf87ef269 │ │ │ │ + @ instruction: 0xf83ef269 │ │ │ │ movweq lr, #60328 @ 0xeba8 │ │ │ │ sbcvs r2, r8, r0 │ │ │ │ addvs r0, fp, fp, lsl lr │ │ │ │ @ instruction: 0xf040e647 │ │ │ │ strbt r4, [sl], -r0, lsl #1 │ │ │ │ - @ instruction: 0xf9c0f29e │ │ │ │ + @ instruction: 0xf980f29e │ │ │ │ svceq 0x0006f1ba │ │ │ │ @ instruction: 0xf1bad00a │ │ │ │ @ instruction: 0xf47f0f05 │ │ │ │ @ instruction: 0xf010af62 │ │ │ │ svclt 0x00080f0c │ │ │ │ @ instruction: 0xf47fa90a │ │ │ │ ldrb sl, [r9], -r1, lsr #28 │ │ │ │ @@ -7740,59 +7740,59 @@ │ │ │ │ svclt 0x0008428b │ │ │ │ andle r4, r4, r4, lsl #5 │ │ │ │ orrmi r4, fp, r4, lsl #5 │ │ │ │ svcge 0x0033f4ff │ │ │ │ ldrbmi lr, [r6, #-1828]! @ 0xfffff8dc │ │ │ │ svcge 0x002ff67f │ │ │ │ @ instruction: 0xf648e720 │ │ │ │ - vsubl.s8 , d16, d0 │ │ │ │ + vsubl.s8 , d0, d0 │ │ │ │ @ instruction: 0xf648022d │ │ │ │ - vsra.s64 q10, q6, #64 │ │ │ │ + vorr.i32 q10, #12 @ 0x0000000c │ │ │ │ andls r0, r0, #1073741835 @ 0x4000000b │ │ │ │ blmi 0x91facc │ │ │ │ andscs pc, r6, #64, 4 │ │ │ │ - ldc2l 2, cr15, [r8, #-196] @ 0xffffff3c │ │ │ │ - addspl pc, ip, #72, 12 @ 0x4800000 │ │ │ │ + ldc2 2, cr15, [ip, #-196] @ 0xffffff3c │ │ │ │ + andspl pc, ip, #72, 12 @ 0x4800000 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ - bicsmi pc, ip, r8, asr #12 │ │ │ │ + cmppmi ip, r8, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ vhsub.s8 d25, d0, d0 │ │ │ │ blmi 0x720348 │ │ │ │ - stc2l 2, cr15, [sl, #-196] @ 0xffffff3c │ │ │ │ - ldrtpl pc, [r0], #1608 @ 0x648 @ │ │ │ │ + stc2 2, cr15, [lr, #-196] @ 0xffffff3c │ │ │ │ + ldrtpl pc, [r0], #-1608 @ 0xfffff9b8 @ │ │ │ │ strteq pc, [sp], #-704 @ 0xfffffd40 │ │ │ │ - teqppl r8, r8, asr #12 @ p-variant is OBSOLETE │ │ │ │ + @ instruction: 0x41b8f648 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ adccs r4, fp, #23552 @ 0x5c00 │ │ │ │ strls r2, [r0], #-0 │ │ │ │ - ldc2 2, cr15, [ip, #-196]! @ 0xffffff3c │ │ │ │ + stc2 2, cr15, [r0, #-196] @ 0xffffff3c │ │ │ │ svceq 0x0001f1b9 │ │ │ │ blge 0x10d4c10 │ │ │ │ - bicsmi pc, ip, r8, asr #12 │ │ │ │ + cmppmi ip, r8, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ @ instruction: 0xf44f4b11 │ │ │ │ andls r7, r0, r1, ror #5 │ │ │ │ - stc2 2, cr15, [lr, #-196]! @ 0xffffff3c │ │ │ │ + ldc2l 2, cr15, [r2], #196 @ 0xc4 │ │ │ │ @ instruction: 0xf6492000 │ │ │ │ - vrsra.s64 d20, d0, #64 │ │ │ │ + vorr.i32 d20, #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf6480332 │ │ │ │ - vsra.s64 q10, q6, #64 │ │ │ │ + vorr.i32 q10, #12 @ 0x0000000c │ │ │ │ vst4.8 {d16,d18,d20,d22}, [pc :128]! │ │ │ │ mulls r0, r7, r2 │ │ │ │ - stc2 2, cr15, [r0, #-196]! @ 0xffffff3c │ │ │ │ + stc2l 2, cr15, [r4], #196 @ 0xc4 │ │ │ │ @ instruction: 0xf6482000 │ │ │ │ - vsra.s64 q10, q6, #64 │ │ │ │ + vorr.i32 q10, #12 @ 0x0000000c │ │ │ │ blmi 0x198004 │ │ │ │ andls r2, r0, ip, ror #4 │ │ │ │ - ldc2 2, cr15, [r6, #-196] @ 0xffffff3c │ │ │ │ - ldrsbteq r9, [r2], -r0 │ │ │ │ - eorseq r9, r2, r4, ror #25 │ │ │ │ - eorseq r9, r2, r8, lsl #26 │ │ │ │ - eorseq r9, r2, r0, asr #25 │ │ │ │ - ldrshteq r9, [r2], -r4 │ │ │ │ + ldc2l 2, cr15, [sl], {49} @ 0x31 │ │ │ │ + eorseq r9, r2, r0, asr ip │ │ │ │ + eorseq r9, r2, r4, ror #24 │ │ │ │ + eorseq r9, r2, r8, lsl #25 │ │ │ │ + eorseq r9, r2, r0, asr #24 │ │ │ │ + eorseq r9, r2, r4, ror ip │ │ │ │ strmi r7, [r3], -r2, lsl #16 │ │ │ │ bcs 0x166378 │ │ │ │ ldm pc, {r1, r2, r3, r5, r6, fp, ip, lr, pc}^ @ │ │ │ │ eorscs pc, fp, #2 │ │ │ │ movweq r3, #12578 @ 0x3122 │ │ │ │ ldrdgt lr, [r2, -r0] │ │ │ │ @ instruction: 0xf6c72200 │ │ │ │ @@ -7848,20 +7848,20 @@ │ │ │ │ vqsub.s8 d22, d16, d0 │ │ │ │ ldrb r3, [r0, r9, ror #24]! │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfeb6ee5c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ @ instruction: 0xf6482000 │ │ │ │ - vmla.f d21, d16, d0[3] │ │ │ │ + vmla.f d21, d0, d0[3] │ │ │ │ blmi 0xd8124 │ │ │ │ rscvs pc, sl, #64, 4 │ │ │ │ vhadd.s d9, d1, d0 │ │ │ │ - svclt 0x0000fc85 │ │ │ │ - eorseq r9, r2, r0, lsr #26 │ │ │ │ + svclt 0x0000fc49 │ │ │ │ + eorseq r9, r2, r0, lsr #25 │ │ │ │ vst4.32 {d27-d30}, [pc], r2 │ │ │ │ push {r7, sl, fp, ip, lr} │ │ │ │ bl 0xfeb6bc4c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addslt r0, pc, r0, ror #30 │ │ │ │ ldrmi r2, [r5], -r0, lsl #2 │ │ │ │ @ instruction: 0x2328e9cd │ │ │ │ @@ -8709,20 +8709,20 @@ │ │ │ │ blge 0x4396e8 │ │ │ │ andvc lr, r2, #3457024 @ 0x34c000 │ │ │ │ bls 0x192920 │ │ │ │ @ instruction: 0xf0002a04 │ │ │ │ ldmle r7!, {r1, r4, r7, pc}^ │ │ │ │ bcs 0x7f1ec │ │ │ │ bge 0xc95ad8 │ │ │ │ - bicsmi pc, ip, r8, asr #12 │ │ │ │ + cmppmi ip, r8, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ @ instruction: 0xf44f4bcd │ │ │ │ ldrtmi r7, [r8], -r1, ror #5 │ │ │ │ vabd.s d9, d0, d0 │ │ │ │ - stmdbcs r2, {r0, r3, r6, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdbcs r2, {r0, r2, r3, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ bge 0xfef95bf4 │ │ │ │ mulcc r2, fp, r8 │ │ │ │ @ instruction: 0xf1a39a02 │ │ │ │ blx 0xfecd9608 │ │ │ │ @ instruction: 0xf002f383 │ │ │ │ ldmdbeq fp, {r2, r3, r8, r9, sl}^ │ │ │ │ subcc pc, r1, sp, lsl #17 │ │ │ │ @@ -8785,21 +8785,21 @@ │ │ │ │ tstls lr, sp, lsl #2 │ │ │ │ ldmdavc fp, {r0, r1, r3, r4, r7, r8, sl, sp, lr, pc}^ │ │ │ │ blt 0x12d6af8 │ │ │ │ @ instruction: 0xf0139b02 │ │ │ │ svclt 0x0018070c │ │ │ │ @ instruction: 0xf47fab10 │ │ │ │ @ instruction: 0xf648aa17 │ │ │ │ - vmlal.s , d0, d0[7] │ │ │ │ + vmlal.s q10, d16, d0[7] │ │ │ │ @ instruction: 0xf648022d │ │ │ │ - vsra.s64 q10, q6, #64 │ │ │ │ + vorr.i32 q10, #12 @ 0x0000000c │ │ │ │ andls r0, r0, #1073741835 @ 0x4000000b │ │ │ │ blmi 0xfe02a400 │ │ │ │ andscs pc, r2, #64, 4 │ │ │ │ - stc2 2, cr15, [lr, #-192]! @ 0xffffff40 │ │ │ │ + ldc2l 2, cr15, [r2], #192 @ 0xc0 │ │ │ │ vmul.p8 q1, q0, │ │ │ │ @ instruction: 0xf01181b8 │ │ │ │ @ instruction: 0xf000013f │ │ │ │ @ instruction: 0x461f80f7 │ │ │ │ @ instruction: 0xf04f464b │ │ │ │ @ instruction: 0xf1a10900 │ │ │ │ andls r0, r9, #32, 10 @ 0x8000000 │ │ │ │ @@ -8917,16 +8917,16 @@ │ │ │ │ ldmdblt r7, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ ldr r2, [sl, r8, lsl #2]! │ │ │ │ @ instruction: 0xf04f2420 │ │ │ │ ldr r0, [r2], #-3589 @ 0xfffff1fb │ │ │ │ tstls r2, r0, lsr #2 │ │ │ │ tstls r5, r5, lsl #2 │ │ │ │ svclt 0x0000e7e3 │ │ │ │ - eorseq r9, r2, r8, lsl #27 │ │ │ │ - eorseq r9, r2, r4, lsr sp │ │ │ │ + eorseq r9, r2, r8, lsl #26 │ │ │ │ + ldrhteq r9, [r2], -r4 │ │ │ │ strmi r4, [r9], ip, asr #13 │ │ │ │ @ instruction: 0x4641461c │ │ │ │ @ instruction: 0x46c84615 │ │ │ │ blt 0xa56d30 │ │ │ │ stmdbeq r1, {r1, r2, r3, r4, r6, r9, fp, sp, lr, pc} │ │ │ │ adcshi pc, ip, r0, asr #32 │ │ │ │ tsteq r4, r5, asr sl │ │ │ │ @@ -9122,79 +9122,79 @@ │ │ │ │ svceq 0x0006f1be │ │ │ │ @ instruction: 0xf1bed00c │ │ │ │ @ instruction: 0xf47f0f05 │ │ │ │ @ instruction: 0xf014acb3 │ │ │ │ svclt 0x00080f0c │ │ │ │ @ instruction: 0xf47fab16 │ │ │ │ ldrt sl, [r9], #3110 @ 0xc26 │ │ │ │ - mrc2 2, 6, pc, cr2, cr12, {4} │ │ │ │ + mrc2 2, 4, pc, cr2, cr12, {4} │ │ │ │ tstpl r2, #3620864 @ 0x374000 │ │ │ │ @ instruction: 0x4118e9dd │ │ │ │ svclt 0x0008428b │ │ │ │ andle r4, r4, r5, lsr #5 │ │ │ │ orrmi r4, fp, r5, lsr #5 │ │ │ │ stclge 4, cr15, [fp], #-1020 @ 0xfffffc04 │ │ │ │ ldmib sp, {r2, r3, r4, r6, sl, sp, lr, pc}^ │ │ │ │ ldmib sp, {r2, r4, r8, r9, ip, lr}^ │ │ │ │ addmi r4, fp, #-2147483642 @ 0x80000006 │ │ │ │ adcmi fp, r5, #8, 30 │ │ │ │ ldrmi sp, [r0, #498] @ 0x1f2 │ │ │ │ mrrcge 6, 7, pc, pc, cr15 @ │ │ │ │ @ instruction: 0xf648e450 │ │ │ │ - vsubl.s8 , d16, d0 │ │ │ │ + vsubl.s8 , d0, d0 │ │ │ │ @ instruction: 0xf648022d │ │ │ │ - vsra.s64 q10, q6, #64 │ │ │ │ + vorr.i32 q10, #12 @ 0x0000000c │ │ │ │ andls r0, r0, #1073741835 @ 0x4000000b │ │ │ │ blmi 0xa2109c │ │ │ │ andscs pc, r6, #64, 4 │ │ │ │ - blx 0x1c55964 │ │ │ │ - ldrtpl pc, [r0], #1608 @ 0x648 @ │ │ │ │ + blx 0xd55964 │ │ │ │ + ldrtpl pc, [r0], #-1608 @ 0xfffff9b8 @ │ │ │ │ strteq pc, [sp], #-704 @ 0xfffffd40 │ │ │ │ - teqppl r8, r8, asr #12 @ p-variant is OBSOLETE │ │ │ │ + @ instruction: 0x41b8f648 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ adccs r4, fp, #34816 @ 0x8800 │ │ │ │ strls r2, [r0], #-0 │ │ │ │ - blx 0x18d5980 │ │ │ │ - addspl pc, ip, #72, 12 @ 0x4800000 │ │ │ │ + blx 0x9d5980 │ │ │ │ + andspl pc, ip, #72, 12 @ 0x4800000 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ - bicsmi pc, ip, r8, asr #12 │ │ │ │ + cmppmi ip, r8, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ strtmi r9, [r0], -r0, lsl #4 │ │ │ │ vpadd.i8 d20, d0, d9 │ │ │ │ vqsub.s64 d2, d0, d7 │ │ │ │ - andcs pc, r0, r3, asr sl @ │ │ │ │ - bicsmi pc, ip, r8, asr #12 │ │ │ │ + andcs pc, r0, r7, lsl sl @ │ │ │ │ + cmppmi ip, r8, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ rsbcs r4, ip, #22528 @ 0x5800 │ │ │ │ vhadd.s d9, d0, d0 │ │ │ │ - @ instruction: 0xf648fa49 │ │ │ │ - vbic.i32 d21, #8 @ 0x00000008 │ │ │ │ + @ instruction: 0xf648fa0d │ │ │ │ + vsra.s64 d20, d24, #64 │ │ │ │ @ instruction: 0xf648012d │ │ │ │ - vmov.i32 , #8 @ 0x00000008 │ │ │ │ + vshr.s64 q10, q4, #64 │ │ │ │ blmi 0x4591b8 │ │ │ │ vqsub.s32 q9, , │ │ │ │ - andcs pc, r0, r9, lsr #26 │ │ │ │ - bicsmi pc, ip, r8, asr #12 │ │ │ │ + andcs pc, r0, r9, ror #25 │ │ │ │ + cmppmi ip, r8, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ @ instruction: 0xf44f4b0d │ │ │ │ mulls r0, r7, r2 │ │ │ │ - blx 0xcd59e0 │ │ │ │ - bicsmi pc, ip, r8, asr #12 │ │ │ │ + @ instruction: 0xf9f6f230 │ │ │ │ + cmppmi ip, r8, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - rscsmi pc, r8, r8, asr #12 │ │ │ │ + rsbsmi pc, r8, r8, asr #12 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ @ instruction: 0xf44f4b07 │ │ │ │ vhsub.s32 , , q6 │ │ │ │ - svclt 0x0000fd11 │ │ │ │ - eorseq r9, r2, r4, lsr sp │ │ │ │ - eorseq r9, r2, r8, lsl #26 │ │ │ │ - eorseq r9, r2, r4, asr #26 │ │ │ │ - ldrsbteq r9, [r2], -r0 │ │ │ │ - eorseq r9, r2, r8, asr sp │ │ │ │ - eorseq r9, r2, r0, ror sp │ │ │ │ + svclt 0x0000fcd1 │ │ │ │ + ldrhteq r9, [r2], -r4 │ │ │ │ + eorseq r9, r2, r8, lsl #25 │ │ │ │ + eorseq r9, r2, r4, asr #25 │ │ │ │ + eorseq r9, r2, r0, asr ip │ │ │ │ + ldrsbteq r9, [r2], -r8 │ │ │ │ + ldrshteq r9, [r2], -r0 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0098f8cc │ │ │ │ @ instruction: 0x2600b091 │ │ │ │ svceq 0x00c54bb4 │ │ │ │ vmov.i32 d20, #-2080374784 @ 0x84000000 │ │ │ │ @@ -9243,15 +9243,15 @@ │ │ │ │ svclt 0x00210307 │ │ │ │ b 0x13db32c │ │ │ │ b 0x10f7924 │ │ │ │ stmdaeq r9, {r0, r6, r7, ip, sp, lr}^ │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ @ instruction: 0xf04fbf38 │ │ │ │ vmla.i16 d16, d13, d0 │ │ │ │ - @ instruction: 0x4606fcbf │ │ │ │ + strmi pc, [r6], -r3, lsl #25 │ │ │ │ @ instruction: 0x46484694 │ │ │ │ movw pc, #27557 @ 0x6ba5 @ │ │ │ │ blx 0x16aa0a │ │ │ │ bl 0x1ca5e4c │ │ │ │ andsle r0, r5, #-1073741824 @ 0xc0000000 │ │ │ │ stmdbeq r9, {r0, r2, r4, r8, r9, fp, sp, lr, pc} │ │ │ │ tstpeq r0, pc, asr #32 @ p-variant is OBSOLETE │ │ │ │ @@ -9263,15 +9263,15 @@ │ │ │ │ tstpeq r1, r1 @ p-variant is OBSOLETE │ │ │ │ tstcs r0, r8, lsr #30 │ │ │ │ @ instruction: 0xf0402900 │ │ │ │ mcrcc 0, 0, r8, cr1, cr6, {6} │ │ │ │ @ instruction: 0x000eebb0 │ │ │ │ bl 0x1b2ab68 │ │ │ │ movwcs r0, #259 @ 0x103 │ │ │ │ - ldc2 2, cr15, [r6], {93} @ 0x5d │ │ │ │ + mrrc2 2, 5, pc, sl, cr13 @ │ │ │ │ andcs r4, r0, r3, lsl #12 │ │ │ │ ldrmi r4, [r1], sl, lsl #13 │ │ │ │ vmlagt.f64 d15, d19, d21 │ │ │ │ blx 0x16a81a │ │ │ │ bl 0x1cd4aa0 │ │ │ │ @ instruction: 0xd3220b0e │ │ │ │ svclt 0x000845ce │ │ │ │ @@ -9494,21 +9494,21 @@ │ │ │ │ subsle r0, pc, r1, lsl #30 │ │ │ │ andscc pc, r9, sp, lsl #17 │ │ │ │ vst2.8 {d24-d25}, [r3 :128], r3 │ │ │ │ eorhi r4, r3, r0, lsl #7 │ │ │ │ cmple ip, r0, lsl #16 │ │ │ │ svceq 0x0004f1bc │ │ │ │ @ instruction: 0xf648d040 │ │ │ │ - vrshr.s64 , q6, #64 │ │ │ │ + vmov.i32 , #3072 @ 0x00000c00 │ │ │ │ @ instruction: 0xf648022d │ │ │ │ - vsra.s64 q10, q6, #64 │ │ │ │ + vorr.i32 q10, #12 @ 0x0000000c │ │ │ │ andls r0, r0, #1073741835 @ 0x4000000b │ │ │ │ blmi 0xfe821634 │ │ │ │ andscc pc, fp, #64, 4 │ │ │ │ - @ instruction: 0xffa4f22f │ │ │ │ + @ instruction: 0xff68f22f │ │ │ │ movweq lr, #35417 @ 0x8a59 │ │ │ │ orrhi pc, r4, r0 │ │ │ │ subsle r2, r3, r0, lsl #16 │ │ │ │ stmdacs r1, {r0, r2, fp, ip, sp} │ │ │ │ bl 0xfeb4946c │ │ │ │ tstcs r0, lr, lsl #6 │ │ │ │ andcs r2, r1, r0, lsl #2 │ │ │ │ @@ -9518,20 +9518,20 @@ │ │ │ │ stmib r2, {r3, r4, r7, r8, r9, sl, fp, ip, sp, pc}^ │ │ │ │ tstcs r0, r2, lsl #2 │ │ │ │ @ instruction: 0xb3289803 │ │ │ │ @ instruction: 0xf0417aa0 │ │ │ │ strmi r0, [r3], -r0, asr #2 │ │ │ │ @ instruction: 0xf43f2800 │ │ │ │ @ instruction: 0xf648ae8d │ │ │ │ - vsra.s64 q10, q6, #64 │ │ │ │ + vorr.i32 q10, #12 @ 0x0000000c │ │ │ │ @ instruction: 0xf648012d │ │ │ │ - vshr.s64 q10, q12, #64 │ │ │ │ + vmvn.i32 q10, #8 @ 0x00000008 │ │ │ │ blmi 0xfe299744 │ │ │ │ sbcvc pc, ip, #1325400064 @ 0x4f000000 │ │ │ │ - blx 0x18d6034 │ │ │ │ + blx 0x8d6034 │ │ │ │ blcs 0x802b0 │ │ │ │ ldmdavc r7, {r2, r4, r5, r8, ip, lr, pc}^ │ │ │ │ strmi r2, [r3], -r0 │ │ │ │ @ instruction: 0x462be67c │ │ │ │ streq lr, [r9, #-2846] @ 0xfffff4e2 │ │ │ │ streq lr, [r8, #-2908] @ 0xfffff4a4 │ │ │ │ movwcs fp, #7976 @ 0x1f28 │ │ │ │ @@ -9659,16 +9659,16 @@ │ │ │ │ @ instruction: 0xf04f0840 │ │ │ │ movwls r0, #22560 @ 0x5820 │ │ │ │ @ instruction: 0xf048e485 │ │ │ │ tstcs r4, r4, lsl #4 │ │ │ │ stceq 0, cr15, [r2], {79} @ 0x4f │ │ │ │ ldrdcs lr, [r0, -fp] │ │ │ │ svclt 0x0000e708 │ │ │ │ - mlaseq r2, ip, sp, r9 │ │ │ │ - eorseq r9, r2, r8, lsr #25 │ │ │ │ + eorseq r9, r2, ip, lsl sp │ │ │ │ + eorseq r9, r2, r8, lsr #24 │ │ │ │ @ instruction: 0xf182fab2 │ │ │ │ @ instruction: 0xf101424f │ │ │ │ blx 0x9a548 │ │ │ │ blx 0x8d5cd0 │ │ │ │ teqpmi r9, #1835008 @ p-variant is OBSOLETE @ 0x1c0000 │ │ │ │ svceq 0x00c7409a │ │ │ │ @ instruction: 0xf06f920c │ │ │ │ @@ -9702,75 +9702,75 @@ │ │ │ │ stmdaeq r0!, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ ldrt r9, [r0], #-773 @ 0xfffffcfb │ │ │ │ blcs 0x4055c │ │ │ │ smlatbcs r0, sp, r0, sp │ │ │ │ blvc 0x1a13388 │ │ │ │ @ instruction: 0xf47f2f00 │ │ │ │ @ instruction: 0xf648adcd │ │ │ │ - vbic.i32 d21, #8 @ 0x00000008 │ │ │ │ + vsra.s64 d20, d24, #64 │ │ │ │ @ instruction: 0xf648012d │ │ │ │ - vmov.i32 , #8 @ 0x00000008 │ │ │ │ + vshr.s64 q10, q4, #64 │ │ │ │ blmi 0xd59a24 │ │ │ │ vqsub.s32 q9, , │ │ │ │ - @ instruction: 0xf040f8f3 │ │ │ │ + @ instruction: 0xf040f8b3 │ │ │ │ strb r4, [pc], r0, lsl #1 │ │ │ │ @ instruction: 0xf47f2900 │ │ │ │ bge 0x1c5458 │ │ │ │ ldr r7, [r1, #2135] @ 0x857 │ │ │ │ - blx 0xdd63fc │ │ │ │ + @ instruction: 0xf9f6f29c │ │ │ │ svceq 0x0006f1bc │ │ │ │ @ instruction: 0xf1bcd009 │ │ │ │ @ instruction: 0xf47f0f05 │ │ │ │ bge 0x2c5728 │ │ │ │ svceq 0x000cf011 │ │ │ │ ldcge 4, cr15, [r7], {127} @ 0x7f │ │ │ │ ldmib sp, {r0, r3, r4, r5, r7, r9, sl, sp, lr, pc}^ │ │ │ │ ldmib sp, {r3, r8, r9}^ │ │ │ │ addsmi r1, r3, #12, 4 @ 0xc0000000 │ │ │ │ addmi fp, r8, #8, 30 │ │ │ │ addmi sp, r8, #15 │ │ │ │ @ instruction: 0xf4ff4193 │ │ │ │ @ instruction: 0xe726af34 │ │ │ │ @ instruction: 0xf6482000 │ │ │ │ - vsra.s64 q10, q6, #64 │ │ │ │ + vorr.i32 q10, #12 @ 0x0000000c │ │ │ │ blmi 0x7d9e80 │ │ │ │ rscvc pc, r1, #1325400064 @ 0x4f000000 │ │ │ │ vhadd.s32 d9, d15, d0 │ │ │ │ - adcmi pc, lr, #13760 @ 0x35c0 │ │ │ │ + adcmi pc, lr, #9920 @ 0x26c0 │ │ │ │ svcge 0x0025f67f │ │ │ │ submi lr, r8, r7, lsl r7 │ │ │ │ andseq pc, r0, #72 @ 0x48 │ │ │ │ stceq 0, cr15, [r4], {79} @ 0x4f │ │ │ │ svceq 0x00c72110 │ │ │ │ ldr r4, [sl, #-1595]! @ 0xfffff9c5 │ │ │ │ - ldrtpl pc, [r0], #1608 @ 0x648 @ │ │ │ │ + ldrtpl pc, [r0], #-1608 @ 0xfffff9b8 @ │ │ │ │ strteq pc, [sp], #-704 @ 0xfffffd40 │ │ │ │ - teqppl r8, r8, asr #12 @ p-variant is OBSOLETE │ │ │ │ + @ instruction: 0x41b8f648 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ adccs r4, fp, #18432 @ 0x4800 │ │ │ │ strls r2, [r0], #-0 │ │ │ │ - ldc2 2, cr15, [ip, #188]! @ 0xbc │ │ │ │ + stc2 2, cr15, [r0, #188] @ 0xbc │ │ │ │ stceq 0, cr15, [r3], {79} @ 0x4f │ │ │ │ ldrb r2, [ip], r8, lsl #2 │ │ │ │ @ instruction: 0xf6492000 │ │ │ │ - vrsra.s64 d20, d0, #64 │ │ │ │ + vorr.i32 d20, #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf6480332 │ │ │ │ - vsra.s64 q10, q6, #64 │ │ │ │ + vorr.i32 q10, #12 @ 0x0000000c │ │ │ │ vst4.8 {d16,d18,d20,d22}, [pc :128]! │ │ │ │ mulls r0, r7, r2 │ │ │ │ - stc2 2, cr15, [sl, #188]! @ 0xbc │ │ │ │ + stc2l 2, cr15, [lr, #-188]! @ 0xffffff44 │ │ │ │ @ instruction: 0xf6482000 │ │ │ │ - vsra.s64 q10, q6, #64 │ │ │ │ + vorr.i32 q10, #12 @ 0x0000000c │ │ │ │ blmi 0x159ef0 │ │ │ │ andls r2, r0, ip, ror #4 │ │ │ │ - stc2 2, cr15, [r0, #188]! @ 0xbc │ │ │ │ - ldrsbteq r9, [r2], -r0 │ │ │ │ - eorseq r9, r2, r0, asr #25 │ │ │ │ - eorseq r9, r2, r8, lsl #26 │ │ │ │ - ldrshteq r9, [r2], -r4 │ │ │ │ + stc2l 2, cr15, [r4, #-188]! @ 0xffffff44 │ │ │ │ + eorseq r9, r2, r0, asr ip │ │ │ │ + eorseq r9, r2, r0, asr #24 │ │ │ │ + eorseq r9, r2, r8, lsl #25 │ │ │ │ + eorseq r9, r2, r4, ror ip │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0098f8cc │ │ │ │ stclmi 0, cr11, [r1, #580] @ 0x244 │ │ │ │ vqrdmlsh.s q8, , d3[3] │ │ │ │ andls r5, r8, sl, lsl #12 │ │ │ │ @@ -9824,15 +9824,15 @@ │ │ │ │ movweq lr, #31601 @ 0x7b71 │ │ │ │ stmdaeq r3, {r0, r5, r8, r9, sl, fp, ip, sp, pc}^ │ │ │ │ stmibvc r0, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ sbcvc lr, r1, r3, asr #20 │ │ │ │ @ instruction: 0xf04f0849 │ │ │ │ svclt 0x00380300 │ │ │ │ stmdbeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ - @ instruction: 0xf834f25d │ │ │ │ + @ instruction: 0xfff8f25c │ │ │ │ ldrmi r4, [r4], r6, lsl #12 │ │ │ │ blx 0xfe96b476 │ │ │ │ ldrbmi lr, [r1, #774]! @ 0x306 │ │ │ │ movwcc pc, #6917 @ 0x1b05 @ │ │ │ │ tsteq r3, r2, ror fp │ │ │ │ bl 0x58e3b8 │ │ │ │ @ instruction: 0xf04f0909 │ │ │ │ @@ -9844,16 +9844,16 @@ │ │ │ │ @ instruction: 0xf0010203 │ │ │ │ svclt 0x00280101 │ │ │ │ stmdbcs r0, {r8, sp} │ │ │ │ rschi pc, r2, r0, asr #32 │ │ │ │ bl 0xfec29394 │ │ │ │ ldrtmi r0, [sl], -lr │ │ │ │ tsteq r3, ip, ror #22 │ │ │ │ - vcgt.s16 d18, d13, d0 │ │ │ │ - strmi pc, [r3], -fp, lsl #16 │ │ │ │ + vcgt.s16 d18, d12, d0 │ │ │ │ + strmi pc, [r3], -pc, asr #31 │ │ │ │ strmi r2, [sl], r0 │ │ │ │ blx 0xfe96b5ee │ │ │ │ strbmi ip, [r0, #-3587]! @ 0xfffff1fd │ │ │ │ vmla.f64 d15, d1, d5 │ │ │ │ bleq 0x3d497c │ │ │ │ strbmi sp, [lr, #804] @ 0x324 │ │ │ │ strmi fp, [r4, #3848] @ 0xf08 │ │ │ │ @@ -10098,22 +10098,22 @@ │ │ │ │ ldr r0, [ip], r4, lsl #12 │ │ │ │ rsbsle r2, r6, r1, lsl #16 │ │ │ │ @ instruction: 0xf88d8823 │ │ │ │ vst4.8 {d17-d20}, [r3 :64], r9 │ │ │ │ eorhi r4, r3, r0, lsl #7 │ │ │ │ cmnle r3, r0, lsl #28 │ │ │ │ suble r2, r4, r4, lsl #16 │ │ │ │ - sbcspl pc, ip, #72, 12 @ 0x4800000 │ │ │ │ + subspl pc, ip, #72, 12 @ 0x4800000 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ - bicsmi pc, ip, r8, asr #12 │ │ │ │ + cmppmi ip, r8, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ andcs r9, r0, r0, lsl #4 │ │ │ │ vqdmulh.s d20, d16, d21 │ │ │ │ vqsub.s32 d3, d15, d11 │ │ │ │ - teqpmi r3, #962560 @ p-variant is OBSOLETE @ 0xeb000 │ │ │ │ + teqpmi r3, #716800 @ p-variant is OBSOLETE @ 0xaf000 │ │ │ │ @ instruction: 0x81a2f000 │ │ │ │ svceq 0x0000f1be │ │ │ │ @ instruction: 0xf1aed064 │ │ │ │ @ instruction: 0xf1be0e05 │ │ │ │ svclt 0x009e0f01 │ │ │ │ tstcs r0, r1 │ │ │ │ smlabteq r2, r2, r9, lr │ │ │ │ @@ -10124,21 +10124,21 @@ │ │ │ │ ldrsbvs r2, [r3], #58 @ 0x3a │ │ │ │ smladcs r0, r0, r6, r2 │ │ │ │ orrslt r9, r3, #3072 @ 0xc00 │ │ │ │ @ instruction: 0xf0467aa0 │ │ │ │ strmi r0, [r1], -r0, asr #12 │ │ │ │ stmdacs r0, {r0, r1, r2, r9, sl, lr} │ │ │ │ mcrge 4, 3, pc, cr3, cr15, {1} @ │ │ │ │ - bicsmi pc, ip, r8, asr #12 │ │ │ │ + cmppmi ip, r8, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - rscsmi pc, r8, r8, asr #12 │ │ │ │ + rsbsmi pc, r8, r8, asr #12 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ @ instruction: 0xf44f4b8d │ │ │ │ vhsub.s32 , q11, q6 │ │ │ │ - blls 0x1996a8 │ │ │ │ + blls 0x1995a8 │ │ │ │ cmple r3, r1, lsl #22 │ │ │ │ andcs r7, r0, r2, asr r8 │ │ │ │ strmi r4, [r7], -r1, lsl #12 │ │ │ │ smlsdcs r0, r1, r6, lr │ │ │ │ strbvc pc, [r0, r7, asr #13]! @ │ │ │ │ mvnsvc pc, pc, asr #12 │ │ │ │ tstpeq pc, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ @@ -10268,16 +10268,16 @@ │ │ │ │ b 0x101b71c │ │ │ │ beq 0xff26e328 │ │ │ │ @ instruction: 0xf048e54b │ │ │ │ strcs r0, [r4, #-772] @ 0xfffffcfc │ │ │ │ ldr r2, [r2, #2]! │ │ │ │ ldr r2, [r0, -r0, lsl #12] │ │ │ │ ... │ │ │ │ - mlaseq r2, ip, sp, r9 │ │ │ │ - eorseq r9, r2, r8, lsr #25 │ │ │ │ + eorseq r9, r2, ip, lsl sp │ │ │ │ + eorseq r9, r2, r8, lsr #24 │ │ │ │ @ instruction: 0xf685fab5 │ │ │ │ blx 0xfec486a0 │ │ │ │ strtcc pc, [r0], -r0, lsl #13 │ │ │ │ stceq 1, cr15, [r0], #-664 @ 0xfffffd68 │ │ │ │ @ instruction: 0xf04f40b5 │ │ │ │ blx 0x1c27c │ │ │ │ b 0x1199290 │ │ │ │ @@ -10320,74 +10320,74 @@ │ │ │ │ strcs fp, [r0, #-3044]! @ 0xfffff41c │ │ │ │ ldr r2, [r9, -r5] │ │ │ │ svccs 0x00009f03 │ │ │ │ @ instruction: 0x2600d098 │ │ │ │ blvc 0x1853ccc │ │ │ │ @ instruction: 0xf47f2800 │ │ │ │ @ instruction: 0xf648ada8 │ │ │ │ - vbic.i32 d21, #8 @ 0x00000008 │ │ │ │ + vsra.s64 d20, d24, #64 │ │ │ │ @ instruction: 0xf648012d │ │ │ │ - vmov.i32 , #8 @ 0x00000008 │ │ │ │ + vshr.s64 q10, q4, #64 │ │ │ │ blmi 0xd1a3d0 │ │ │ │ vqsub.s32 q9, q3, │ │ │ │ - @ instruction: 0xf041fc1d │ │ │ │ + @ instruction: 0xf041fbdd │ │ │ │ strb r4, [r6], r0, lsl #3 │ │ │ │ blcs 0x80f40 │ │ │ │ mcrge 4, 5, pc, cr8, cr15, {1} @ │ │ │ │ ldmdavc r2, {r1, r2, r9, fp, sp, pc}^ │ │ │ │ stmdacs r6, {r4, r6, r8, sl, sp, lr, pc} │ │ │ │ stmdacs r5, {r1, r3, ip, lr, pc} │ │ │ │ svcge 0x0028f47f │ │ │ │ @ instruction: 0xf015aa0a │ │ │ │ @ instruction: 0xf47f0f0c │ │ │ │ ldrt sl, [r2], pc, asr #24 │ │ │ │ - ldc2l 2, cr15, [r4, #-620] @ 0xfffffd94 │ │ │ │ + ldc2 2, cr15, [r4, #-620] @ 0xfffffd94 │ │ │ │ movwpl lr, #35293 @ 0x89dd │ │ │ │ andne lr, ip, #3620864 @ 0x374000 │ │ │ │ svclt 0x00084293 │ │ │ │ andle r4, pc, sp, lsl #5 │ │ │ │ orrsmi r4, r3, sp, lsl #5 │ │ │ │ svcge 0x000cf4ff │ │ │ │ strdcs lr, [r0], -lr @ │ │ │ │ - bicsmi pc, ip, r8, asr #12 │ │ │ │ + cmppmi ip, r8, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ @ instruction: 0xf44f4b1e │ │ │ │ andls r7, r0, r1, ror #5 │ │ │ │ - @ instruction: 0xf902f22f │ │ │ │ + @ instruction: 0xf8c6f22f │ │ │ │ @ instruction: 0xf67f42be │ │ │ │ @ instruction: 0xe6efaefd │ │ │ │ andcs r4, r4, r9, asr r0 │ │ │ │ tstpeq r0, #72 @ p-variant is OBSOLETE @ 0x48 │ │ │ │ svceq 0x00ca2510 │ │ │ │ ldrbt r4, [lr], #1553 @ 0x611 │ │ │ │ andcs r2, r3, r8, lsl #10 │ │ │ │ @ instruction: 0xf648e6c6 │ │ │ │ - @ instruction: 0xf2c054b0 │ │ │ │ + vmvn.i32 d21, #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf648042d │ │ │ │ - vbic.i32 d21, #8 @ 0x00000008 │ │ │ │ + vsra.s64 d20, d24, #64 │ │ │ │ blmi 0x45a864 │ │ │ │ andcs r2, r0, fp, lsr #5 │ │ │ │ vshl.s32 d9, d0, d15 │ │ │ │ - andcs pc, r0, r5, ror #17 │ │ │ │ - bicsmi pc, ip, r8, asr #12 │ │ │ │ + andcs pc, r0, r9, lsr #17 │ │ │ │ + cmppmi ip, r8, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ rsbcs r4, ip, #12, 22 @ 0x3000 │ │ │ │ vhadd.s32 d9, d15, d0 │ │ │ │ - ldrdcs pc, [r0], -fp │ │ │ │ - orrsmi pc, r0, #76546048 @ 0x4900000 │ │ │ │ + mulcs r0, pc, r8 @ │ │ │ │ + tstpmi r0, #76546048 @ p-variant is OBSOLETE @ 0x4900000 │ │ │ │ teqpeq r2, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - bicsmi pc, ip, r8, asr #12 │ │ │ │ + cmppmi ip, r8, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ addsvc pc, r7, #1325400064 @ 0x4f000000 │ │ │ │ vhadd.s32 d9, d15, d0 │ │ │ │ - svclt 0x0000f8cd │ │ │ │ - ldrsbteq r9, [r2], -r0 │ │ │ │ - eorseq r9, r2, r0, asr #25 │ │ │ │ - eorseq r9, r2, r8, lsl #26 │ │ │ │ - ldrshteq r9, [r2], -r4 │ │ │ │ + svclt 0x0000f891 │ │ │ │ + eorseq r9, r2, r0, asr ip │ │ │ │ + eorseq r9, r2, r0, asr #24 │ │ │ │ + eorseq r9, r2, r8, lsl #25 │ │ │ │ + eorseq r9, r2, r4, ror ip │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb71604 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ b 0x13de38c │ │ │ │ @ instruction: 0xf3c07ed0 │ │ │ │ addlt r5, r3, r7, asr #11 │ │ │ │ andseq pc, r6, r0, asr #7 │ │ │ │ @@ -10494,28 +10494,28 @@ │ │ │ │ rscsmi pc, lr, #2 │ │ │ │ cmnpmi pc, r1, lsr #32 @ p-variant is OBSOLETE │ │ │ │ stceq 3, cr15, [r0], {67} @ 0x43 │ │ │ │ b 0x13eb1e0 │ │ │ │ @ instruction: 0xe7c71ed3 │ │ │ │ addmi pc, r0, #66 @ 0x42 │ │ │ │ andcs lr, r0, r4, asr #15 │ │ │ │ - orrsmi pc, r0, #76546048 @ 0x4900000 │ │ │ │ + tstpmi r0, #76546048 @ p-variant is OBSOLETE @ 0x4900000 │ │ │ │ teqpeq r2, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - bicsmi pc, ip, r8, asr #12 │ │ │ │ + cmppmi ip, r8, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ addsvc pc, r7, #1325400064 @ 0x4f000000 │ │ │ │ vhadd.s32 d9, d14, d0 │ │ │ │ - @ instruction: 0xf648ffd3 │ │ │ │ - vbic.i32 d21, #8 @ 0x00000008 │ │ │ │ + @ instruction: 0xf648ff97 │ │ │ │ + vsra.s64 d20, d24, #64 │ │ │ │ @ instruction: 0xf648012d │ │ │ │ - vmov.i32 , #8 @ 0x00000008 │ │ │ │ + vshr.s64 q10, q4, #64 │ │ │ │ blmi 0x9a6a4 │ │ │ │ vqsub.s32 q9, q3, │ │ │ │ - svclt 0x0000fab3 │ │ │ │ - ldrsbteq r9, [r2], -r0 │ │ │ │ + svclt 0x0000fa73 │ │ │ │ + eorseq r9, r2, r0, asr ip │ │ │ │ blcc 0x7860c │ │ │ │ ldmdale lr!, {r0, r2, r8, r9, fp, sp} │ │ │ │ @ instruction: 0xf003e8df │ │ │ │ ldrcs r0, [r9], #-771 @ 0xfffffcfd │ │ │ │ andcs r0, r0, fp, lsr sl │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @@ -10546,20 +10546,20 @@ │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ stmdahi fp, {r4, r5, r6, r8, r9, sl, lr} │ │ │ │ strlt lr, [r0, #-1999] @ 0xfffff831 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00f0f8cc │ │ │ │ andcs fp, r0, r3, lsl #1 │ │ │ │ - bicpl pc, ip, r8, asr #12 │ │ │ │ + cmpppl ip, r8, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ @ instruction: 0xf6404b02 │ │ │ │ andls r2, r0, r6, asr #5 │ │ │ │ - @ instruction: 0xff6ef22e │ │ │ │ - eorseq r9, r2, r8, lsr #27 │ │ │ │ + @ instruction: 0xff32f22e │ │ │ │ + eorseq r9, r2, r8, lsr #26 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ ldclvc 6, cr15, [pc], #828 @ 0x1aa00 │ │ │ │ umulllt r4, r2, r4, r5 │ │ │ │ @@ -10658,26 +10658,26 @@ │ │ │ │ tstcs r0, r0, lsl #28 │ │ │ │ ldmib r0, {r0, r1, r6, r7, r8, r9, sl, sp, lr, pc}^ │ │ │ │ ldmne fp, {r1, r9, ip, sp}^ │ │ │ │ tstmi r3, #-2147483628 @ 0x80000014 │ │ │ │ andcs fp, r1, #20, 30 @ 0x50 │ │ │ │ ldr r2, [r8, r0, lsl #4] │ │ │ │ @ instruction: 0xf6482000 │ │ │ │ - vsra.s64 q10, q6, #64 │ │ │ │ + vorr.i32 q10, #12 @ 0x0000000c │ │ │ │ blmi 0x29ad10 │ │ │ │ vhadd.s8 d25, d0, d0 │ │ │ │ vqsub.s32 q2, q7, q2 │ │ │ │ - andcs pc, r0, pc, lsl #29 │ │ │ │ - bicsmi pc, ip, r8, asr #12 │ │ │ │ + andcs pc, r0, r3, asr lr @ │ │ │ │ + cmppmi ip, r8, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ andls r4, r0, r4, lsl #22 │ │ │ │ addsmi pc, r1, #64, 4 │ │ │ │ - cdp2 2, 8, cr15, cr4, cr14, {1} │ │ │ │ + cdp2 2, 4, cr15, cr8, cr14, {1} │ │ │ │ ... │ │ │ │ - ldrhteq r9, [r2], -ip │ │ │ │ + eorseq r9, r2, ip, lsr sp │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ stmdavc r3, {r1, r7, ip, sp, pc} │ │ │ │ blcc 0x6c0b0 │ │ │ │ stmdavc r8, {r0, r2, r3, r4, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ @@ -10732,20 +10732,20 @@ │ │ │ │ bl 0x1dab39c │ │ │ │ movwle r0, #12804 @ 0x3204 │ │ │ │ tsteq fp, r8, lsl #12 │ │ │ │ ldr r4, [fp, r1, lsr #12]! │ │ │ │ ldrtmi r4, [r1], -r8, lsr #12 │ │ │ │ movweq pc, #4673 @ 0x1241 @ │ │ │ │ @ instruction: 0x2000e7b6 │ │ │ │ - bicsmi pc, ip, r8, asr #12 │ │ │ │ + cmppmi ip, r8, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ andls r4, r0, r2, lsl #22 │ │ │ │ rscsmi pc, ip, #64, 4 │ │ │ │ - ldc2l 2, cr15, [r8, #184]! @ 0xb8 │ │ │ │ - ldrsbteq r9, [r2], -r8 │ │ │ │ + ldc2 2, cr15, [ip, #184]! @ 0xb8 │ │ │ │ + eorseq r9, r2, r8, asr sp │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ stmdavc r3, {r2, r3, r4, r9, sl, lr} │ │ │ │ ldrmi fp, [r6], -r2, lsl #1 │ │ │ │ blcs 0x1695b8 │ │ │ │ @@ -10817,20 +10817,20 @@ │ │ │ │ subsmi sp, r8, #-2147483589 @ 0x8000003b │ │ │ │ andne lr, r7, #323584 @ 0x4f000 │ │ │ │ cmpeq r1, r1, ror #22 │ │ │ │ subsmi lr, r8, #34865152 @ 0x2140000 │ │ │ │ andeq pc, r1, #268435460 @ 0x10000004 │ │ │ │ cmpeq r1, r1, ror #22 │ │ │ │ andcs lr, r0, pc, ror r7 │ │ │ │ - bicsmi pc, ip, r8, asr #12 │ │ │ │ + cmppmi ip, r8, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ andls r4, r0, r2, lsl #22 │ │ │ │ addpl pc, sp, #64, 4 │ │ │ │ - stc2l 2, cr15, [lr, #-184] @ 0xffffff48 │ │ │ │ - ldrshteq r9, [r2], -r0 │ │ │ │ + ldc2 2, cr15, [r2, #-184] @ 0xffffff48 │ │ │ │ + eorseq r9, r2, r0, ror sp │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb71cf4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmdavc r3, {r3, r5, r6, r7, r8, r9, sl, fp} │ │ │ │ strmi fp, [r4], -r2, lsl #1 │ │ │ │ ldmib sp, {r0, r8, r9, fp, ip, sp}^ │ │ │ │ blcs 0x170320 │ │ │ │ @@ -10875,20 +10875,20 @@ │ │ │ │ strdcs lr, [r0], -sl │ │ │ │ movweq pc, #4673 @ 0x1241 @ │ │ │ │ strb r4, [r0, r1, lsl #12]! │ │ │ │ ldr r4, [ip, r3, lsl #12]! │ │ │ │ tstcs r0, #0 │ │ │ │ ldrb r4, [sl, r1, lsl #12] │ │ │ │ @ instruction: 0xf6482000 │ │ │ │ - vsra.s64 q10, q6, #64 │ │ │ │ + vorr.i32 q10, #12 @ 0x0000000c │ │ │ │ blmi 0xdb078 │ │ │ │ vhadd.s8 d25, d0, d0 │ │ │ │ vhsub.s32 , q7, │ │ │ │ - svclt 0x0000fcdb │ │ │ │ - eorseq r9, r2, r0, lsl lr │ │ │ │ + svclt 0x0000fc9f │ │ │ │ + mlaseq r2, r0, sp, r9 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ cdpcs 3, 8, cr15, cr4, cr0, {6} │ │ │ │ addlt r0, r3, r4, asr #23 │ │ │ │ vqshlu.s64 d20, d9, #0 │ │ │ │ @@ -10994,22 +10994,22 @@ │ │ │ │ andcs r8, r2, r3, lsl r0 │ │ │ │ ldmdahi r1, {r1, r5, r6, r8, r9, sl, sp, lr, pc} │ │ │ │ orrmi pc, r0, r1, asr #8 │ │ │ │ mcrcs 0, 0, r8, cr0, cr1, {0} │ │ │ │ stmdacs r4, {r0, r1, r2, r3, r5, r7, r8, ip, lr, pc} │ │ │ │ blcs 0x14f050 │ │ │ │ svcge 0x0055f43f │ │ │ │ - rscspl pc, r8, #72, 12 @ 0x4800000 │ │ │ │ + rsbspl pc, r8, #72, 12 @ 0x4800000 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ - bicsmi pc, ip, r8, asr #12 │ │ │ │ + cmppmi ip, r8, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ andcs r9, r0, r0, lsl #4 │ │ │ │ vqdmulh.s d20, d0, d21 │ │ │ │ vqsub.s32 q3, q7, │ │ │ │ - bvc 0xff499d54 │ │ │ │ + bvc 0xff499c64 │ │ │ │ @ instruction: 0xf43f2900 │ │ │ │ ldmdahi r0, {r0, r2, r3, r6, r8, r9, sl, fp, sp, pc} │ │ │ │ tstpeq r2, ip, asr #32 @ p-variant is OBSOLETE │ │ │ │ svceq 0x0060f01c │ │ │ │ strteq pc, [r0], -r0, asr #32 │ │ │ │ bicle r8, sp, r6, lsl r0 │ │ │ │ orrle r2, sl, r3, lsl #22 │ │ │ │ @@ -11037,15 +11037,15 @@ │ │ │ │ @ instruction: 0xf01ce781 │ │ │ │ svclt 0x00180f60 │ │ │ │ tstpeq r8, ip, asr #32 @ p-variant is OBSOLETE │ │ │ │ ldmdahi r1, {r1, r3, r4, r7, r8, ip, lr, pc} │ │ │ │ @ instruction: 0xf4412b01 │ │ │ │ andshi r4, r1, r0, lsl #3 │ │ │ │ ldrb sp, [r6, -r7, lsr #3] │ │ │ │ - eorseq r9, r2, r8, lsr #28 │ │ │ │ + eorseq r9, r2, r8, lsr #27 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ cdppl 3, 12, cr15, cr7, cr0, {6} │ │ │ │ umulllt r4, r3, r9, r6 │ │ │ │ vqrdmlsh.s q8, q8, d3[0] │ │ │ │ @@ -11145,21 +11145,21 @@ │ │ │ │ strb r2, [pc, -r2]! │ │ │ │ vst2.8 {d24-d25}, [r1 :64], r1 │ │ │ │ andshi r4, r1, r0, lsl #3 │ │ │ │ @ instruction: 0xd1bd2e00 │ │ │ │ adcsle r2, sp, r4, lsl #16 │ │ │ │ @ instruction: 0xf43f2d04 │ │ │ │ @ instruction: 0xf648af62 │ │ │ │ - vrshr.s64 , q12, #64 │ │ │ │ + vmvn.i32 , #2048 @ 0x00000800 │ │ │ │ @ instruction: 0xf648022d │ │ │ │ - vsra.s64 q10, q6, #64 │ │ │ │ + vorr.i32 q10, #12 @ 0x0000000c │ │ │ │ andls r0, r0, #1073741835 @ 0x4000000b │ │ │ │ blmi 0xb63008 │ │ │ │ rsbsvs pc, r7, #64, 4 │ │ │ │ - blx 0xfeed78c8 │ │ │ │ + blx 0x1fd78c8 │ │ │ │ stmdbcs r0, {r0, r4, r6, r7, r9, fp, ip, sp, lr} │ │ │ │ svcge 0x005af43f │ │ │ │ @ instruction: 0xf04c8810 │ │ │ │ @ instruction: 0xf01c0102 │ │ │ │ @ instruction: 0xf0400f60 │ │ │ │ andshi r0, r6, r0, lsr #12 │ │ │ │ stccs 1, cr13, [r3, #-820] @ 0xfffffccc │ │ │ │ @@ -11195,15 +11195,15 @@ │ │ │ │ svceq 0x0060f01c │ │ │ │ @ instruction: 0xf04cbf18 │ │ │ │ orrle r0, ip, r8, lsl #2 │ │ │ │ stccs 8, cr8, [r1, #-68] @ 0xffffffbc │ │ │ │ orrmi pc, r0, r1, asr #8 │ │ │ │ orrsle r8, r9, r1, lsl r0 │ │ │ │ svclt 0x0000e756 │ │ │ │ - eorseq r9, r2, r8, lsr #28 │ │ │ │ + eorseq r9, r2, r8, lsr #27 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ vaddl.u8 , d17, d3 │ │ │ │ svceq 0x00cc5c0a │ │ │ │ tstpeq r3, r1, asr #7 @ p-variant is OBSOLETE │ │ │ │ @@ -11330,21 +11330,21 @@ │ │ │ │ stmdals sl, {r1, r3, r8, r9, fp, ip, pc} │ │ │ │ vst2.8 {d24-d25}, [r3 :64], fp │ │ │ │ andhi r4, r3, r0, lsl #7 │ │ │ │ orrsle r2, lr, r0, lsl #18 │ │ │ │ addsle r2, lr, r4, lsl #20 │ │ │ │ @ instruction: 0xf43f2e04 │ │ │ │ @ instruction: 0xf648af38 │ │ │ │ - vrshr.s64 , q12, #64 │ │ │ │ + vmvn.i32 , #2048 @ 0x00000800 │ │ │ │ @ instruction: 0xf648022d │ │ │ │ - vsra.s64 q10, q6, #64 │ │ │ │ + vorr.i32 q10, #12 @ 0x0000000c │ │ │ │ andls r0, r0, #1073741835 @ 0x4000000b │ │ │ │ blmi 0xc232ec │ │ │ │ rsbsvs pc, r7, #64, 4 │ │ │ │ - @ instruction: 0xf948f22e │ │ │ │ + @ instruction: 0xf90cf22e │ │ │ │ bvc 0x2f20 │ │ │ │ @ instruction: 0xf43f2f00 │ │ │ │ blls 0x2c6fbc │ │ │ │ svceq 0x0060f010 │ │ │ │ ldmdahi sl, {r1, r3, r8, r9, sl, fp, ip, pc} │ │ │ │ movweq pc, #8256 @ 0x2040 @ │ │ │ │ msreq CPSR_, r2, asr #32 │ │ │ │ @@ -11383,15 +11383,15 @@ │ │ │ │ @ instruction: 0xf040bf18 │ │ │ │ orrle r0, r4, r8, lsl #6 │ │ │ │ vmlacs.f64 d9, d1, d10 │ │ │ │ ldmdahi fp, {r1, r3, r9, fp, ip, pc} │ │ │ │ orrmi pc, r0, #1124073472 @ 0x43000000 │ │ │ │ orrsle r8, r3, r3, lsl r0 │ │ │ │ svclt 0x0000e731 │ │ │ │ - eorseq r9, r2, r8, lsr #28 │ │ │ │ + eorseq r9, r2, r8, lsr #27 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ cdpne 3, 12, cr15, cr7, cr0, {6} │ │ │ │ umulllt r4, r3, r9, r6 │ │ │ │ @ instruction: 0xf0000bc3 │ │ │ │ @@ -11491,21 +11491,21 @@ │ │ │ │ strb r2, [pc, -r2]! │ │ │ │ vst2.8 {d24-d25}, [r1 :64], r1 │ │ │ │ andshi r4, r1, r0, lsl #3 │ │ │ │ @ instruction: 0xd1bd2e00 │ │ │ │ adcsle r2, sp, r4, lsl #16 │ │ │ │ @ instruction: 0xf43f2d04 │ │ │ │ @ instruction: 0xf648af62 │ │ │ │ - vrshr.s64 , q12, #64 │ │ │ │ + vmvn.i32 , #2048 @ 0x00000800 │ │ │ │ @ instruction: 0xf648022d │ │ │ │ - vsra.s64 q10, q6, #64 │ │ │ │ + vorr.i32 q10, #12 @ 0x0000000c │ │ │ │ andls r0, r0, #1073741835 @ 0x4000000b │ │ │ │ blmi 0xb63570 │ │ │ │ rsbsvs pc, r7, #64, 4 │ │ │ │ - @ instruction: 0xf806f22e │ │ │ │ + @ instruction: 0xffcaf22d │ │ │ │ stmdbcs r0, {r0, r4, r6, r7, r9, fp, ip, sp, lr} │ │ │ │ svcge 0x005af43f │ │ │ │ @ instruction: 0xf04c8810 │ │ │ │ @ instruction: 0xf01c0102 │ │ │ │ @ instruction: 0xf0400f60 │ │ │ │ andshi r0, r6, r0, lsr #12 │ │ │ │ stccs 1, cr13, [r3, #-820] @ 0xfffffccc │ │ │ │ @@ -11541,15 +11541,15 @@ │ │ │ │ svceq 0x0060f01c │ │ │ │ @ instruction: 0xf04cbf18 │ │ │ │ orrle r0, ip, r8, lsl #2 │ │ │ │ stccs 8, cr8, [r1, #-68] @ 0xffffffbc │ │ │ │ orrmi pc, r0, r1, asr #8 │ │ │ │ orrsle r8, r9, r1, lsl r0 │ │ │ │ svclt 0x0000e756 │ │ │ │ - eorseq r9, r2, r8, lsr #28 │ │ │ │ + eorseq r9, r2, r8, lsr #27 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a0f8cc │ │ │ │ strmi fp, [r6], pc, lsl #1 │ │ │ │ stmdb r4, {r1, r2, r3, sl, fp, sp, pc} │ │ │ │ strmi r0, [r8], -pc │ │ │ │ @@ -11705,21 +11705,21 @@ │ │ │ │ addmi pc, r0, #1107296256 @ 0x42000000 │ │ │ │ stmdbcs r0, {r1, pc} │ │ │ │ svcge 0x007bf47f │ │ │ │ @ instruction: 0xf43f2b04 │ │ │ │ @ instruction: 0xf1baaf7b │ │ │ │ @ instruction: 0xf43f0f04 │ │ │ │ @ instruction: 0xf648af1b │ │ │ │ - vrshr.s64 , q12, #64 │ │ │ │ + vmvn.i32 , #2048 @ 0x00000800 │ │ │ │ @ instruction: 0xf648022d │ │ │ │ - vsra.s64 q10, q6, #64 │ │ │ │ + vorr.i32 q10, #12 @ 0x0000000c │ │ │ │ andls r0, r0, #1073741835 @ 0x4000000b │ │ │ │ blmi 0xfe5238c8 │ │ │ │ rsbsvs pc, r7, #64, 4 │ │ │ │ - cdp2 2, 5, cr15, cr10, cr13, {1} │ │ │ │ + cdp2 2, 1, cr15, cr14, cr13, {1} │ │ │ │ bvc 0xff4c2144 │ │ │ │ subsle r2, r3, r0, lsl #20 │ │ │ │ ldmdals ip, {r2, r3, r4, r8, r9, fp, ip, pc} │ │ │ │ ldmdahi fp, {r0, r2, r8, fp, ip, pc} │ │ │ │ streq pc, [r2], -r1, asr #32 │ │ │ │ svceq 0x0060f011 │ │ │ │ eoreq pc, r0, #67 @ 0x43 │ │ │ │ @@ -11858,15 +11858,15 @@ │ │ │ │ vcge.s8 d20, d12, d16 │ │ │ │ @ instruction: 0xf6cf0111 │ │ │ │ tstmi r8, #-1073741761 @ 0xc000003f │ │ │ │ vseleq.f32 s30, s8, s28 │ │ │ │ ldr r1, [r4, -r9, lsl #22]! │ │ │ │ streq pc, [r4], -r6, asr #32 │ │ │ │ ldrbt r2, [pc], -r2, lsl #6 │ │ │ │ - eorseq r9, r2, r8, lsr lr │ │ │ │ + ldrhteq r9, [r2], -r8 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb72d24 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vqrdmlsh.s q8, q8, d0[6] │ │ │ │ addlt r5, r2, r7, asr #25 │ │ │ │ vqrdmlsh.s q8, q8, d2[0] │ │ │ │ @ instruction: 0xf1bc0316 │ │ │ │ @@ -11879,15 +11879,15 @@ │ │ │ │ @ instruction: 0xf043027f │ │ │ │ @ instruction: 0xf0024c00 │ │ │ │ vsubw.u8 q8, q6, d1 │ │ │ │ @ instruction: 0xf0836045 │ │ │ │ b 0x101f368 │ │ │ │ stmdblt fp, {r1, r2, r3, r7, ip} │ │ │ │ mrrceq 10, 4, lr, ip, cr15 │ │ │ │ - orrsmi pc, r0, #76546048 @ 0x4900000 │ │ │ │ + tstpmi r0, #76546048 @ p-variant is OBSOLETE @ 0x4900000 │ │ │ │ teqpeq r2, #192, 4 @ p-variant is OBSOLETE │ │ │ │ movteq lr, #2819 @ 0xb03 │ │ │ │ @ instruction: 0x01bcf8b3 │ │ │ │ blx 0xfe81cb82 │ │ │ │ blx 0xfe8547b6 │ │ │ │ @ instruction: 0xf1c3e303 │ │ │ │ blx 0xfe8ec88e │ │ │ │ @@ -12019,38 +12019,38 @@ │ │ │ │ svceq 0x0000f1be │ │ │ │ blvc 0xfe310198 │ │ │ │ vfnmavc.f32 s28, s0, s30 │ │ │ │ mulsle r1, lr, r5 │ │ │ │ svceq 0x0000f1bc │ │ │ │ blvc 0x12d00d0 │ │ │ │ bicle r2, r2, r0, lsl #20 │ │ │ │ - teqppl r8, r8, asr #12 @ p-variant is OBSOLETE │ │ │ │ + @ instruction: 0x41b8f648 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - subspl pc, r8, r8, asr #12 │ │ │ │ + sbcsmi pc, r8, r8, asr #12 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ rsbscs r4, pc, #18432 @ 0x4800 │ │ │ │ - cdp2 2, 13, cr15, cr4, cr4, {3} │ │ │ │ + cdp2 2, 9, cr15, cr4, cr4, {3} │ │ │ │ vst2.8 {d24-d25}, [r3], fp │ │ │ │ @ instruction: 0xf0435300 │ │ │ │ andhi r0, fp, r1, lsl #6 │ │ │ │ svceq 0x0000f1bc │ │ │ │ @ instruction: 0xf1bed1e7 │ │ │ │ andle r0, r4, r0, lsl #30 │ │ │ │ addmi pc, r0, r0, lsr #32 │ │ │ │ andpl pc, r0, r0, asr #32 │ │ │ │ @ instruction: 0xf040e7ae │ │ │ │ str r4, [fp, r0, lsl #1]! │ │ │ │ @ instruction: 0xf6492000 │ │ │ │ - vrsra.s64 d20, d0, #64 │ │ │ │ + vorr.i32 d20, #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf6480332 │ │ │ │ - vsra.s64 q10, q6, #64 │ │ │ │ + vorr.i32 q10, #12 @ 0x0000000c │ │ │ │ vst4.8 {d16,d18,d20,d22}, [pc :128]! │ │ │ │ mulls r0, r7, r2 │ │ │ │ - blx 0xff1d86ae │ │ │ │ - ldrsbteq r9, [r2], -r0 │ │ │ │ + blx 0xfe2d86ae │ │ │ │ + eorseq r9, r2, r0, asr ip │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0090f8cc │ │ │ │ strcs fp, [r0, #-148] @ 0xffffff6c │ │ │ │ b 0x13eecdc │ │ │ │ @ instruction: 0x46147cd0 │ │ │ │ @@ -12090,15 +12090,15 @@ │ │ │ │ stmib sp, {r1, r2, r3, r8, r9, ip, sp}^ │ │ │ │ @ instruction: 0xf0353310 │ │ │ │ cmple pc, r4, lsl #6 │ │ │ │ movwcs lr, #43485 @ 0xa9dd │ │ │ │ ldmdage r0, {r1, r2, r3, r8, fp, sp, pc} │ │ │ │ movwcs lr, #2509 @ 0x9cd │ │ │ │ movwcs lr, #27101 @ 0x69dd │ │ │ │ - blx 0xfecd83c0 │ │ │ │ + blx 0x1dd83c0 │ │ │ │ bls 0x482b00 │ │ │ │ tstmi r3, #81920 @ 0x14000 │ │ │ │ bls 0x402aec │ │ │ │ blls 0x3acf30 │ │ │ │ andeq pc, r1, r1, lsl #2 │ │ │ │ svclt 0x00189207 │ │ │ │ movweq pc, #4163 @ 0x1043 @ │ │ │ │ @@ -12323,21 +12323,21 @@ │ │ │ │ ldrb r0, [pc, -r1, lsl #18] │ │ │ │ blcs 0x2db94 │ │ │ │ rschi pc, fp, r0 │ │ │ │ bvc 0xfe825650 │ │ │ │ strbeq pc, [r0, #-69] @ 0xffffffbb @ │ │ │ │ stmdacs r0, {r0, r1, r9, sl, lr} │ │ │ │ mrcge 4, 5, APSR_nzcv, cr8, cr15, {1} │ │ │ │ - bicsmi pc, ip, r8, asr #12 │ │ │ │ + cmppmi ip, r8, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - rscsmi pc, r8, r8, asr #12 │ │ │ │ + rsbsmi pc, r8, r8, asr #12 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ @ instruction: 0xf44f4ba9 │ │ │ │ vhsub.s32 , q10, q6 │ │ │ │ - @ instruction: 0x4603fc73 │ │ │ │ + @ instruction: 0x4603fc33 │ │ │ │ vaddw.u8 q9, , d1 │ │ │ │ stmcc r0, {r3} │ │ │ │ svclt 0x00144301 │ │ │ │ tstcs r0, r1, lsl #2 │ │ │ │ bicne lr, r1, #3072 @ 0xc00 │ │ │ │ bl 0x7d6060 │ │ │ │ bl 0x131c698 │ │ │ │ @@ -12441,96 +12441,96 @@ │ │ │ │ streq pc, [r4, #-69] @ 0xffffffbb │ │ │ │ andcs r2, r2, #4, 6 @ 0x10000000 │ │ │ │ strcs lr, [r0, #-1575] @ 0xfffff9d9 │ │ │ │ svccs 0x0001e6f3 │ │ │ │ svccs 0x0004d05e │ │ │ │ ldmdavc r1, {r3, r8, r9, sl, fp, ip, sp, pc}^ │ │ │ │ mcrge 4, 7, pc, cr15, cr15, {1} @ │ │ │ │ - bicsmi pc, ip, r8, asr #12 │ │ │ │ + cmppmi ip, r8, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ @ instruction: 0xf44f4b36 │ │ │ │ strtmi r7, [r8], -r1, ror #5 │ │ │ │ vrshl.s32 d9, d0, d13 │ │ │ │ - blx 0xfecda6c0 │ │ │ │ + blx 0xfecda5d0 │ │ │ │ @ instruction: 0xf06ff382 │ │ │ │ subsmi r0, lr, #356515840 @ 0x15400000 │ │ │ │ cdpeq 1, 2, cr15, cr0, cr3, {0} │ │ │ │ vpmax.u8 d15, d3, d2 │ │ │ │ streq lr, [lr, #-2981] @ 0xfffff45b │ │ │ │ @ instruction: 0xf606fa22 │ │ │ │ teqmi r3, #786432 @ 0xc0000 │ │ │ │ vpmax.s8 d15, d14, d2 │ │ │ │ stmib sp, {r0, r1, r2, r8, r9, ip, pc}^ │ │ │ │ strcs r5, [r8, #-517] @ 0xfffffdfb │ │ │ │ strcs lr, [r0, #-1262]! @ 0xfffffb12 │ │ │ │ strbt r2, [fp], #1797 @ 0x705 │ │ │ │ stmdbcs r0, {r0, r5, r6, r8, r9, fp, ip, sp, lr} │ │ │ │ svcge 0x0027f47f │ │ │ │ - teqppl r8, r8, asr #12 @ p-variant is OBSOLETE │ │ │ │ + @ instruction: 0x41b8f648 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - subspl pc, r8, r8, asr #12 │ │ │ │ + sbcsmi pc, r8, r8, asr #12 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ rsbscs r4, pc, #33792 @ 0x8400 │ │ │ │ - blx 0x1858e2e │ │ │ │ + blx 0x858e2e │ │ │ │ addmi pc, r0, r0, asr #32 │ │ │ │ bcs 0x1d5fa0 │ │ │ │ bcs 0x1904cc │ │ │ │ bge 0x250ae4 │ │ │ │ svceq 0x000cf013 │ │ │ │ stcge 4, cr15, [r2, #-508]! @ 0xfffffe04 │ │ │ │ @ instruction: 0xf299e6b4 │ │ │ │ - ldmib sp, {r0, r1, r2, r3, r4, r7, sl, fp, ip, sp, lr, pc}^ │ │ │ │ + ldmib sp, {r0, r1, r2, r3, r4, r6, sl, fp, ip, sp, lr, pc}^ │ │ │ │ ldmib sp, {r1, r2, r8, r9, ip, lr}^ │ │ │ │ addmi r0, fp, #-2147483646 @ 0x80000002 │ │ │ │ addmi fp, r5, #8, 30 │ │ │ │ addmi sp, r5, #7 │ │ │ │ movwle r4, #24971 @ 0x618b │ │ │ │ svccs 0x0006aa04 │ │ │ │ mcrge 4, 5, pc, cr4, cr15, {3} @ │ │ │ │ strbmi lr, [r6, #1893]! @ 0x765 │ │ │ │ bcs 0x1d28c0 │ │ │ │ @ instruction: 0xf47faa08 │ │ │ │ @ instruction: 0xe75eae9d │ │ │ │ ldrb r7, [r0, #2129] @ 0x851 │ │ │ │ - ldrtpl pc, [r0], #1608 @ 0x648 @ │ │ │ │ + ldrtpl pc, [r0], #-1608 @ 0xfffff9b8 @ │ │ │ │ strteq pc, [sp], #-704 @ 0xfffffd40 │ │ │ │ - teqppl r8, r8, asr #12 @ p-variant is OBSOLETE │ │ │ │ + @ instruction: 0x41b8f648 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ adccs r4, fp, #8, 22 @ 0x2000 │ │ │ │ strls r2, [r0], #-0 │ │ │ │ - @ instruction: 0xf83ef22d │ │ │ │ + @ instruction: 0xf802f22d │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ - eorseq r9, r2, r8, lsr #25 │ │ │ │ - eorseq r9, r2, r0, asr #25 │ │ │ │ - ldrsbteq r9, [r2], -r0 │ │ │ │ - eorseq r9, r2, r8, lsl #26 │ │ │ │ - andsvs pc, r4, #72, 12 @ 0x4800000 │ │ │ │ + eorseq r9, r2, r8, lsr #24 │ │ │ │ + eorseq r9, r2, r0, asr #24 │ │ │ │ + eorseq r9, r2, r0, asr ip │ │ │ │ + eorseq r9, r2, r8, lsl #25 │ │ │ │ + addspl pc, r4, #72, 12 @ 0x4800000 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ - bicsmi pc, ip, r8, asr #12 │ │ │ │ + cmppmi ip, r8, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ strtmi r9, [r8], -r0, lsl #4 │ │ │ │ vqdmulh.s d20, d0, d15 │ │ │ │ - vqsub.s32 q1, , │ │ │ │ - andcs pc, r3, #2162688 @ 0x210000 │ │ │ │ + vqsub.s32 q1, q6, │ │ │ │ + andcs pc, r3, #916 @ 0x394 │ │ │ │ ldrbt r2, [pc], r8, lsl #6 │ │ │ │ @ instruction: 0xf6482000 │ │ │ │ - vsra.s64 q10, q6, #64 │ │ │ │ + vorr.i32 q10, #12 @ 0x0000000c │ │ │ │ blmi 0x29ca08 │ │ │ │ andls r2, r0, ip, ror #4 │ │ │ │ - @ instruction: 0xf814f22d │ │ │ │ + @ instruction: 0xffd8f22c │ │ │ │ @ instruction: 0xf6492000 │ │ │ │ - vrsra.s64 d20, d0, #64 │ │ │ │ + vorr.i32 d20, #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf6480332 │ │ │ │ - vsra.s64 q10, q6, #64 │ │ │ │ + vorr.i32 q10, #12 @ 0x0000000c │ │ │ │ vst4.8 {d16,d18,d20,d22}, [pc :128]! │ │ │ │ mulls r0, r7, r2 │ │ │ │ - @ instruction: 0xf806f22d │ │ │ │ - eorseq r9, r2, ip, asr #30 │ │ │ │ - ldrshteq r9, [r2], -r4 │ │ │ │ + @ instruction: 0xffcaf22c │ │ │ │ + eorseq r9, r2, ip, asr #29 │ │ │ │ + eorseq r9, r2, r4, ror ip │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0090f8cc │ │ │ │ ldcmi 0, cr11, [fp, #592]! @ 0x250 │ │ │ │ vfnmavc.f32 s29, s2, s30 │ │ │ │ ldceq 3, cr15, [r3], {193} @ 0xc1 │ │ │ │ @@ -12578,15 +12578,15 @@ │ │ │ │ andcs lr, lr, #3358720 @ 0x334000 │ │ │ │ andscs lr, r0, #3358720 @ 0x334000 │ │ │ │ ldmib sp, {r5, r6, r8, ip, lr, pc}^ │ │ │ │ stmdbge lr, {r1, r3, r8, r9, sp} │ │ │ │ stmib sp, {r4, fp, sp, pc}^ │ │ │ │ ldmib sp, {r8, r9, sp}^ │ │ │ │ @ instruction: 0xf1402306 │ │ │ │ - blls 0x45c1e4 │ │ │ │ + blls 0x45c0f4 │ │ │ │ stmdbls r5, {r0, r4, r9, fp, ip, pc} │ │ │ │ blls 0x26d2b4 │ │ │ │ ldrmi r9, [r9], #-2575 @ 0xfffff5f1 │ │ │ │ @ instruction: 0xf1019b0e │ │ │ │ andls r0, r7, #1 │ │ │ │ @ instruction: 0xf043bf18 │ │ │ │ andls r0, r5, r1, lsl #6 │ │ │ │ @@ -12856,20 +12856,20 @@ │ │ │ │ svceq 0x0000f1ba │ │ │ │ rscshi pc, sp, r0 │ │ │ │ bvc 0xfe8262a4 │ │ │ │ strbeq pc, [r0], -r6, asr #32 @ │ │ │ │ strmi r4, [r4], r1, lsl #12 │ │ │ │ @ instruction: 0xf43f2800 │ │ │ │ @ instruction: 0xf648ae76 │ │ │ │ - vsra.s64 q10, q6, #64 │ │ │ │ + vorr.i32 q10, #12 @ 0x0000000c │ │ │ │ @ instruction: 0xf648012d │ │ │ │ - vshr.s64 q10, q12, #64 │ │ │ │ + vmvn.i32 q10, #8 @ 0x00000008 │ │ │ │ blmi 0xfed9cb78 │ │ │ │ sbcvc pc, ip, #1325400064 @ 0x4f000000 │ │ │ │ - @ instruction: 0xf848f264 │ │ │ │ + @ instruction: 0xf808f264 │ │ │ │ strcs r4, [r1, #-1651] @ 0xfffff98d │ │ │ │ smlabteq fp, r5, r3, pc @ │ │ │ │ @ instruction: 0x6180f5b1 │ │ │ │ tstcs r1, r8, lsl pc │ │ │ │ stmdbne r9, {r0, r3, r7, r9}^ │ │ │ │ @ instruction: 0xf143460d │ │ │ │ ldrb r0, [r5, -r0, lsl #6] │ │ │ │ @@ -12983,20 +12983,20 @@ │ │ │ │ tstcs r2, r4, lsl #4 │ │ │ │ @ instruction: 0x2600e5d8 │ │ │ │ @ instruction: 0xf1b8e6c9 │ │ │ │ rsbsle r0, r2, r1, lsl #30 │ │ │ │ svceq 0x0004f1b8 │ │ │ │ ldmdavc r3, {r3, r8, r9, sl, fp, ip, sp, pc}^ │ │ │ │ mcrge 4, 6, pc, cr6, cr15, {1} @ │ │ │ │ - bicsmi pc, ip, r8, asr #12 │ │ │ │ + cmppmi ip, r8, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ @ instruction: 0xf44f4b39 │ │ │ │ strtmi r7, [r8], -r1, ror #5 │ │ │ │ vrshl.s32 d9, d0, d12 │ │ │ │ - blx 0xfef5be44 │ │ │ │ + blx 0xfef5bd54 │ │ │ │ @ instruction: 0xf1bcf58c │ │ │ │ tstle r2, r0, lsl #30 │ │ │ │ @ instruction: 0xf580fab0 │ │ │ │ @ instruction: 0xf1a53520 │ │ │ │ blx 0x31e55c │ │ │ │ @ instruction: 0xf04ffc05 │ │ │ │ blx 0x1ecf0 │ │ │ │ @@ -13012,28 +13012,28 @@ │ │ │ │ andls ip, r5, ip, lsl r0 │ │ │ │ strcs lr, [r0, #-1133]! @ 0xfffffb93 │ │ │ │ stmdaeq r5, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ strcs lr, [r8], -r9, ror #8 │ │ │ │ blvc 0x1856be8 │ │ │ │ @ instruction: 0xf47f2800 │ │ │ │ @ instruction: 0xf648af00 │ │ │ │ - vbic.i32 d21, #8 @ 0x00000008 │ │ │ │ + vsra.s64 d20, d24, #64 │ │ │ │ @ instruction: 0xf648012d │ │ │ │ - vmov.i32 , #8 @ 0x00000008 │ │ │ │ + vshr.s64 q10, q4, #64 │ │ │ │ blmi 0x71cde8 │ │ │ │ vqsub.s32 q9, , │ │ │ │ - @ instruction: 0xf041ff11 │ │ │ │ + @ instruction: 0xf041fed1 │ │ │ │ str r4, [r9], r0, lsl #3 │ │ │ │ andle r2, sl, r6, lsl #18 │ │ │ │ @ instruction: 0xf47f2905 │ │ │ │ @ instruction: 0xf012af55 │ │ │ │ bge 0x220980 │ │ │ │ stcge 4, cr15, [r3], #508 @ 0x1fc │ │ │ │ @ instruction: 0xf299e67c │ │ │ │ - ldmib sp, {r0, r1, r2, r3, r6, fp, ip, sp, lr, pc}^ │ │ │ │ + ldmib sp, {r0, r1, r2, r3, fp, ip, sp, lr, pc}^ │ │ │ │ ldmib sp, {r1, r2, r8, r9, ip, lr}^ │ │ │ │ addsmi r0, r3, #-1610612736 @ 0xa0000000 │ │ │ │ addmi fp, r5, #8, 30 │ │ │ │ addmi sp, r5, #7 │ │ │ │ andle r4, r6, #-1073741788 @ 0xc0000024 │ │ │ │ stmdbcs r6, {r3, r9, fp, sp, pc} │ │ │ │ mcrge 4, 3, pc, cr12, cr15, {3} @ │ │ │ │ @@ -13041,48 +13041,48 @@ │ │ │ │ bge 0x153560 │ │ │ │ svceq 0x0006f1b8 │ │ │ │ mcrge 4, 3, pc, cr4, cr15, {3} @ │ │ │ │ ldmdavc r3, {r5, r8, r9, sl, sp, lr, pc}^ │ │ │ │ svclt 0x0000e56c │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ - eorseq r9, r2, r8, lsr #25 │ │ │ │ - eorseq r9, r2, r0, asr #25 │ │ │ │ - ldrsbteq r9, [r2], -r0 │ │ │ │ - ldrtpl pc, [r0], #1608 @ 0x648 @ │ │ │ │ + eorseq r9, r2, r8, lsr #24 │ │ │ │ + eorseq r9, r2, r0, asr #24 │ │ │ │ + eorseq r9, r2, r0, asr ip │ │ │ │ + ldrtpl pc, [r0], #-1608 @ 0xfffff9b8 @ │ │ │ │ strteq pc, [sp], #-704 @ 0xfffffd40 │ │ │ │ - teqppl r8, r8, asr #12 @ p-variant is OBSOLETE │ │ │ │ + @ instruction: 0x41b8f648 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ adccs r4, fp, #23552 @ 0x5c00 │ │ │ │ strls r2, [r0], #-0 │ │ │ │ - blx 0xff859676 │ │ │ │ - andsvs pc, r4, #72, 12 @ 0x4800000 │ │ │ │ + blx 0xfe959676 │ │ │ │ + addspl pc, r4, #72, 12 @ 0x4800000 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ - bicsmi pc, ip, r8, asr #12 │ │ │ │ + cmppmi ip, r8, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ strtmi r9, [r8], -r0, lsl #4 │ │ │ │ vpadd.i8 d20, d0, d0 │ │ │ │ vqsub.s32 q1, q6, │ │ │ │ - ldrdcs pc, [r3, -r1] │ │ │ │ + @ instruction: 0x2103fb95 │ │ │ │ ldrt r2, [lr], r8, lsl #4 │ │ │ │ @ instruction: 0xf6482000 │ │ │ │ - vsra.s64 q10, q6, #64 │ │ │ │ + vorr.i32 q10, #12 @ 0x0000000c │ │ │ │ blmi 0x2dd2a8 │ │ │ │ andls r2, r0, ip, ror #4 │ │ │ │ - blx 0xff1596ae │ │ │ │ + blx 0xfe2596ae │ │ │ │ @ instruction: 0xf6492000 │ │ │ │ - vrsra.s64 d20, d0, #64 │ │ │ │ + vorr.i32 d20, #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf6480332 │ │ │ │ - vsra.s64 q10, q6, #64 │ │ │ │ + vorr.i32 q10, #12 @ 0x0000000c │ │ │ │ vst4.8 {d16,d18,d20,d22}, [pc :128]! │ │ │ │ mulls r0, r7, r2 │ │ │ │ - blx 0xfedd96ca │ │ │ │ - eorseq r9, r2, r8, lsl #26 │ │ │ │ - eorseq r9, r2, ip, asr #30 │ │ │ │ - ldrshteq r9, [r2], -r4 │ │ │ │ + blx 0x1ed96ca │ │ │ │ + eorseq r9, r2, r8, lsl #25 │ │ │ │ + eorseq r9, r2, ip, asr #29 │ │ │ │ + eorseq r9, r2, r4, ror ip │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ addlt r4, sl, r3, asr #23 │ │ │ │ ldrmi r4, [r6], -r7, lsl #12 │ │ │ │ movwls r6, #38939 @ 0x981b │ │ │ │ @@ -13104,15 +13104,15 @@ │ │ │ │ sbceq r5, r7, #80, 6 @ 0x40000001 │ │ │ │ movwmi pc, #67 @ 0x43 @ │ │ │ │ andeq pc, r1, #5 │ │ │ │ smlalbtvs pc, r5, r3, r3 @ │ │ │ │ @ instruction: 0xf0822a00 │ │ │ │ b 0x105d698 │ │ │ │ @ instruction: 0xf6491182 │ │ │ │ - vrshr.s64 d20, d0, #64 │ │ │ │ + vmov.i32 d20, #0 @ 0x00000000 │ │ │ │ bl 0x9d768 │ │ │ │ stmdbge r4, {r0, r6, r9} │ │ │ │ @ instruction: 0x41bcf8b2 │ │ │ │ subseq lr, r7, #323584 @ 0x4f000 │ │ │ │ sbcvc lr, r3, #270336 @ 0x42000 │ │ │ │ ldrmi fp, [r7], -r8, lsl #30 │ │ │ │ subseq lr, r3, #323584 @ 0x4f000 │ │ │ │ @@ -13128,26 +13128,26 @@ │ │ │ │ @ instruction: 0xf1cc4c0c │ │ │ │ blx 0xfeb2ffe6 │ │ │ │ stmdage r6, {fp, lr, pc} │ │ │ │ streq lr, [ip], #-2844 @ 0xfffff4e4 │ │ │ │ bl 0x1241ef0 │ │ │ │ @ instruction: 0xf8cd0808 │ │ │ │ @ instruction: 0xf1408004 │ │ │ │ - stmdbge r2, {r0, r1, r4, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdbge r2, {r0, r1, r2, r4, r6, r9, fp, ip, sp, lr, pc} │ │ │ │ movwcs lr, #18909 @ 0x49dd │ │ │ │ stmib sp, {r1, r2, fp, sp, pc}^ │ │ │ │ @ instruction: 0xf1404800 │ │ │ │ - blls 0xdb938 │ │ │ │ + blls 0xdb848 │ │ │ │ submi pc, r0, #79 @ 0x4f │ │ │ │ subsmi sl, fp, #4, 18 @ 0x10000 │ │ │ │ blls 0x101b18 │ │ │ │ bl 0x18c6f34 │ │ │ │ movwls r0, #4867 @ 0x1303 │ │ │ │ movwcs lr, #18909 @ 0x49dd │ │ │ │ - blx 0x1f59428 │ │ │ │ + blx 0x1059428 │ │ │ │ movwne lr, #18909 @ 0x49dd │ │ │ │ @ instruction: 0xf1433902 │ │ │ │ beq 0x1269f30 │ │ │ │ bicpl lr, r3, r1, asr #20 │ │ │ │ mcrrne 10, 5, r0, r8, cr11 │ │ │ │ stceq 1, cr15, [r0], {67} @ 0x43 │ │ │ │ vqdmulh.s d15, d3, d0 │ │ │ │ @@ -13288,55 +13288,55 @@ │ │ │ │ blvc 0x8587e0 │ │ │ │ blvc 0xd879c │ │ │ │ blvc 0x1587a0 │ │ │ │ blvc 0x1d87a4 │ │ │ │ addsle r2, r3, r0, lsl #18 │ │ │ │ @ instruction: 0x2c007b74 │ │ │ │ @ instruction: 0xf648d185 │ │ │ │ - vbic.i32 d21, #8 @ 0x00000008 │ │ │ │ + vsra.s64 d20, d24, #64 │ │ │ │ @ instruction: 0xf648012d │ │ │ │ - vmov.i32 , #8 @ 0x00000008 │ │ │ │ + vshr.s64 q10, q4, #64 │ │ │ │ blmi 0x61d240 │ │ │ │ vqsub.s32 q9, , │ │ │ │ - ldc 12, cr15, [pc, #916] @ 0x1d528 │ │ │ │ + ldc 12, cr15, [pc, #660] @ 0x1d428 │ │ │ │ ldmdahi r2!, {r2, r4, r8, r9, fp, ip, sp, lr} │ │ │ │ andpl pc, r0, #1107296256 @ 0x42000000 │ │ │ │ blvc 0xd87d4 │ │ │ │ andeq pc, r1, #66 @ 0x42 │ │ │ │ blvc 0x1587dc │ │ │ │ stc 0, cr8, [sp, #200] @ 0xc8 │ │ │ │ stmdbcs r0, {r1, r2, r8, r9, fp, ip, sp, lr} │ │ │ │ @ instruction: 0xb125d1e0 │ │ │ │ orrmi pc, r0, #35 @ 0x23 │ │ │ │ movwpl pc, #67 @ 0x43 @ │ │ │ │ @ instruction: 0xf043e76e │ │ │ │ strb r4, [fp, -r0, lsl #7]! │ │ │ │ - mrc2 2, 0, pc, cr8, cr8, {4} │ │ │ │ + ldc2l 2, cr15, [r8, #608] @ 0x260 │ │ │ │ @ instruction: 0xf6492000 │ │ │ │ - vrsra.s64 d20, d0, #64 │ │ │ │ + vorr.i32 d20, #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf6480332 │ │ │ │ - vsra.s64 q10, q6, #64 │ │ │ │ + vorr.i32 q10, #12 @ 0x0000000c │ │ │ │ vst4.8 {d16,d18,d20,d22}, [pc :128]! │ │ │ │ mulls r0, r7, r2 │ │ │ │ - @ instruction: 0xf9d0f22c │ │ │ │ + @ instruction: 0xf994f22c │ │ │ │ ... │ │ │ │ - ldrsbteq r9, [r2], -r0 │ │ │ │ + eorseq r9, r2, r0, asr ip │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfeb743f8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ - ldcpl 6, cr15, [r0], #288 @ 0x120 │ │ │ │ + ldcpl 6, cr15, [r0], #-288 @ 0xfffffee0 │ │ │ │ stceq 2, cr15, [sp], #-768 @ 0xfffffd00 │ │ │ │ - teqppl r8, r8, asr #12 @ p-variant is OBSOLETE │ │ │ │ + @ instruction: 0x41b8f648 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ adccs r4, fp, #3072 @ 0xc00 │ │ │ │ @ instruction: 0xf8cd2000 │ │ │ │ vhadd.s32 d12, d12, d0 │ │ │ │ - svclt 0x0000f9b3 │ │ │ │ - eorseq r9, r2, r8, lsl #26 │ │ │ │ + svclt 0x0000f977 │ │ │ │ + eorseq r9, r2, r8, lsl #25 │ │ │ │ @ instruction: 0x4696b530 │ │ │ │ mulsgt r9, r2, r8 │ │ │ │ svceq 0x0000f1bc │ │ │ │ @ instruction: 0xf891d003 │ │ │ │ vaddl.u8 q14, d12, d4 │ │ │ │ ldmib r0, {sl, fp, ip}^ │ │ │ │ stmiavs r3, {r0, sl, sp}^ │ │ │ │ @@ -13607,21 +13607,21 @@ │ │ │ │ vst2.8 {d24-d25}, [r3], r3 │ │ │ │ andhi r4, r3, r0, lsl #7 │ │ │ │ @ instruction: 0xf47f2d00 │ │ │ │ stmdbcs r4, {r0, r2, r3, r4, r5, r6, r8, r9, sl, fp, sp, pc} │ │ │ │ svcge 0x007df43f │ │ │ │ @ instruction: 0xf43f2c04 │ │ │ │ @ instruction: 0xf648aee0 │ │ │ │ - vrshr.s64 , q12, #64 │ │ │ │ + vmvn.i32 , #2048 @ 0x00000800 │ │ │ │ @ instruction: 0xf648022d │ │ │ │ - vsra.s64 q10, q6, #64 │ │ │ │ + vorr.i32 q10, #12 @ 0x0000000c │ │ │ │ andls r0, r0, #1073741835 @ 0x4000000b │ │ │ │ blmi 0xc65690 │ │ │ │ rsbsvs pc, r7, #64, 4 │ │ │ │ - @ instruction: 0xff76f22b │ │ │ │ + @ instruction: 0xff3af22b │ │ │ │ vst3.32 @ instruction: 0xf481fab1 │ │ │ │ blx 0xfeecbae4 │ │ │ │ strtcc pc, [r0], #-1162 @ 0xfffffb76 │ │ │ │ strteq pc, [r0], -r4, lsr #3 │ │ │ │ movweq pc, #4227 @ 0x1083 @ │ │ │ │ blx 0x2ad934 │ │ │ │ sbcslt pc, fp, #6291456 @ 0x600000 │ │ │ │ @@ -13649,28 +13649,28 @@ │ │ │ │ cdpcc 4, 3, cr15, cr15, cr4, {0} │ │ │ │ vmlseq.f32 s28, s8, s28 │ │ │ │ blx 0x1646ec │ │ │ │ str pc, [sl], r7, lsl #14 │ │ │ │ movweq pc, #16455 @ 0x4047 @ │ │ │ │ ldr r2, [fp, -r2, lsl #2]! │ │ │ │ @ instruction: 0xf6482000 │ │ │ │ - vmla.f d21, d16, d0[3] │ │ │ │ + vmla.f d21, d0, d0[3] │ │ │ │ blmi 0x2ddbe0 │ │ │ │ rscvs pc, r2, #1325400064 @ 0x4f000000 │ │ │ │ vhadd.s32 d9, d11, d0 │ │ │ │ - @ instruction: 0xf017ff27 │ │ │ │ + @ instruction: 0xf017feeb │ │ │ │ svclt 0x00180f60 │ │ │ │ movweq pc, #32839 @ 0x8047 @ │ │ │ │ svcge 0x004af47f │ │ │ │ stccs 8, cr8, [r1], {3} │ │ │ │ orrmi pc, r0, #1124073472 @ 0x43000000 │ │ │ │ orrsle r8, r1, r3 │ │ │ │ svclt 0x0000e70d │ │ │ │ - eorseq r9, r2, r8, lsr lr │ │ │ │ - eorseq r9, r2, r8, asr pc │ │ │ │ + ldrhteq r9, [r2], -r8 │ │ │ │ + ldrsbteq r9, [r2], -r8 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0050f8cc │ │ │ │ ldmibmi r9!, {r0, r1, r5, r7, ip, sp, pc} │ │ │ │ @ instruction: 0x91216809 │ │ │ │ tstpeq r0, pc, asr #32 @ p-variant is OBSOLETE │ │ │ │ @@ -13828,15 +13828,15 @@ │ │ │ │ @ instruction: 0xf018868f │ │ │ │ @ instruction: 0xf0000f10 │ │ │ │ @ instruction: 0xf1bc81ff │ │ │ │ @ instruction: 0xf0400f04 │ │ │ │ @ instruction: 0xf1bb863a │ │ │ │ @ instruction: 0xf0010f04 │ │ │ │ eorcs r8, r8, #142 @ 0x8e │ │ │ │ - orrsmi pc, r0, #76546048 @ 0x4900000 │ │ │ │ + tstpmi r0, #76546048 @ p-variant is OBSOLETE @ 0x4900000 │ │ │ │ teqpeq r2, #192, 4 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0x0051f89d │ │ │ │ movwcc pc, #43778 @ 0xab02 @ │ │ │ │ rscscc pc, r4, #13828096 @ 0xd30000 │ │ │ │ ldcge 1, cr14, [r4], {25} │ │ │ │ bleq 0xfffe6e0c │ │ │ │ andsls r9, r5, r4, lsl r5 │ │ │ │ @@ -13964,21 +13964,21 @@ │ │ │ │ svceq 0x0005f1bc │ │ │ │ ldrhi pc, [pc, #64]! @ 0x1dc3c │ │ │ │ svceq 0x0005f1bb │ │ │ │ ldrbhi pc, [r4] @ │ │ │ │ ldmib r2, {r1, r5, r9, sl, lr}^ │ │ │ │ ldmdavc r0, {r1, fp, ip}^ │ │ │ │ @ instruction: 0xf6492228 │ │ │ │ - vrsra.s64 d20, d0, #64 │ │ │ │ + vorr.i32 d20, #0 @ 0x00000000 │ │ │ │ @ instruction: 0x460f0332 │ │ │ │ strmi pc, [r0], #-72 @ 0xffffffb8 │ │ │ │ movwcc pc, #43778 @ 0xab02 @ │ │ │ │ rscscc pc, r4, #13828096 @ 0xd30000 │ │ │ │ ldmdavc r0, {r2, r3, r5, r7, r9, sl, sp, lr, pc}^ │ │ │ │ - orrsmi pc, r0, #76546048 @ 0x4900000 │ │ │ │ + tstpmi r0, #76546048 @ p-variant is OBSOLETE @ 0x4900000 │ │ │ │ teqpeq r2, #192, 4 @ p-variant is OBSOLETE │ │ │ │ blx 0xa64d6 │ │ │ │ @ instruction: 0xf8d3330a │ │ │ │ ldmdbvc r2!, {r2, r4, r5, r6, r7, r9, ip, sp} │ │ │ │ bicsmi r2, r2, #0, 14 │ │ │ │ @ instruction: 0xe69d07d4 │ │ │ │ @ instruction: 0xf0874252 │ │ │ │ @@ -14046,15 +14046,15 @@ │ │ │ │ @ instruction: 0x43290800 │ │ │ │ b 0x106e12c │ │ │ │ ldmdals r8, {r1, r2, r3, r8} │ │ │ │ stmib sp, {r2, ip, pc}^ │ │ │ │ ldmdals r9, {r1, r2, r3, r4, fp, ip, sp, pc} │ │ │ │ andsne lr, ip, #3358720 @ 0x334000 │ │ │ │ mlacs r8, r5, r7, lr │ │ │ │ - ldmmi r0, {r0, r3, r6, r9, sl, ip, sp, lr, pc} │ │ │ │ + ldmdami r0, {r0, r3, r6, r9, sl, ip, sp, lr, pc} │ │ │ │ ldmdaeq r2!, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ ldmib r2, {r2, r4, r7, fp, sp, lr}^ │ │ │ │ blx 0x2297a │ │ │ │ movwmi r8, #45066 @ 0xb00a │ │ │ │ svclt 0x001868d1 │ │ │ │ streq pc, [r1], #-68 @ 0xffffffbc │ │ │ │ tstls r6, r5, lsl #2 │ │ │ │ @@ -14518,20 +14518,20 @@ │ │ │ │ bcs 0x2fce4 │ │ │ │ mcrge 4, 3, pc, cr5, cr15, {1} @ │ │ │ │ bvc 0xfede68a8 │ │ │ │ cmppeq r0, r1, asr #32 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0x46be463c │ │ │ │ @ instruction: 0xf43f2f00 │ │ │ │ @ instruction: 0xf648ae5c │ │ │ │ - vsra.s64 q10, q6, #64 │ │ │ │ + vorr.i32 q10, #12 @ 0x0000000c │ │ │ │ @ instruction: 0xf648012d │ │ │ │ - vshr.s64 q10, q12, #64 │ │ │ │ + vmvn.i32 q10, #8 @ 0x00000008 │ │ │ │ blmi 0xfee1e57c │ │ │ │ sbcvc pc, ip, #1325400064 @ 0x4f000000 │ │ │ │ - blx 0x11dae5a │ │ │ │ + blx 0x1dae5a │ │ │ │ tstls r3, r1, ror ip │ │ │ │ @ instruction: 0xf0402900 │ │ │ │ bvc 0x1c7f4e8 │ │ │ │ tstlt r9, r6, lsl #2 │ │ │ │ stmdbcs r1, {r0, r4, r5, r7, r9, fp, ip, sp, lr} │ │ │ │ movthi pc, #49152 @ 0xc000 @ │ │ │ │ ldmib r2, {r0, r4, r5, r9, fp, ip, sp, lr}^ │ │ │ │ @@ -14706,15 +14706,15 @@ │ │ │ │ stmdacs r0, {r5, r6, r7, r8, r9, sl, sp, lr, pc} │ │ │ │ @ instruction: 0xf1bcd0f0 │ │ │ │ mvnsle r0, r6, lsl #30 │ │ │ │ ldrb r4, [r9, r2, lsr #12] │ │ │ │ @ instruction: 0xf1bb9a03 │ │ │ │ @ instruction: 0xf47f0f06 │ │ │ │ @ instruction: 0xe7d3aa30 │ │ │ │ - eorseq r9, r2, r8, lsr #25 │ │ │ │ + eorseq r9, r2, r8, lsr #24 │ │ │ │ @ instruction: 0xe016e9dd │ │ │ │ ldmdane ip, {r0, r2, r3, r4, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ svclt 0x00084540 │ │ │ │ @ instruction: 0xf000458e │ │ │ │ strmi r8, [lr, #907] @ 0x38b │ │ │ │ andeq lr, r8, r0, ror fp │ │ │ │ orrhi pc, r9, #128 @ 0x80 │ │ │ │ @@ -14981,20 +14981,20 @@ │ │ │ │ bls 0x10a63c │ │ │ │ cmpeq ip, ip, lsl #21 │ │ │ │ bls 0x1a4e74 │ │ │ │ bl 0x10c3bf4 │ │ │ │ andls r0, r6, #268435456 @ 0x10000000 │ │ │ │ blvc 0x1c98624 │ │ │ │ orrsle r2, r1, r0, lsl #18 │ │ │ │ - teqppl r8, r8, asr #12 @ p-variant is OBSOLETE │ │ │ │ + @ instruction: 0x41b8f648 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - subspl pc, r8, r8, asr #12 │ │ │ │ + sbcsmi pc, r8, r8, asr #12 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ rsbscs r4, pc, #201728 @ 0x31400 │ │ │ │ - @ instruction: 0xffa8f261 │ │ │ │ + @ instruction: 0xff68f261 │ │ │ │ ldrmi r9, [lr], lr, lsl #30 │ │ │ │ @ instruction: 0x463c2114 │ │ │ │ blt 0xfeb1cc14 │ │ │ │ bls 0x205028 │ │ │ │ bls 0x1a4e50 │ │ │ │ strls r9, [r3], #-2312 @ 0xfffff6f8 │ │ │ │ andeq lr, r1, #67584 @ 0x10800 │ │ │ │ @@ -15115,15 +15115,15 @@ │ │ │ │ stcllt 7, cr15, [r6, #1016] @ 0x3f8 │ │ │ │ movwmi r9, #14339 @ 0x3803 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andcs fp, r1, r4, lsl pc │ │ │ │ movwls r4, #13848 @ 0x3618 │ │ │ │ ldrmi r9, [r8], -r4 │ │ │ │ ldmdblt r3, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ - @ instruction: 0xfff4f296 │ │ │ │ + @ instruction: 0xffb4f296 │ │ │ │ b 0xc5620 │ │ │ │ bls 0x15f234 │ │ │ │ streq lr, [ip, #-2562] @ 0xfffff5fe │ │ │ │ @ instruction: 0xf0004329 │ │ │ │ strbmi r8, [r2], ip, lsr #1 │ │ │ │ bcs 0x45638 │ │ │ │ mcrge 4, 6, pc, cr7, cr15, {1} @ │ │ │ │ @@ -15132,19 +15132,19 @@ │ │ │ │ ldrb r9, [fp, #-527] @ 0xfffffdf1 │ │ │ │ svceq 0x0006f1bb │ │ │ │ ldcge 4, cr15, [r6], #252 @ 0xfc │ │ │ │ svceq 0x0005f1bb │ │ │ │ stcge 4, cr15, [r8], #508 @ 0x1fc │ │ │ │ @ instruction: 0xf7fe9a03 │ │ │ │ ldrdcs fp, [r0], -ip │ │ │ │ - bicpl pc, ip, r8, asr #12 │ │ │ │ + cmpppl ip, r8, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ @ instruction: 0xf44f4b31 │ │ │ │ andls r6, r0, r2, ror #5 │ │ │ │ - blx 0xfe45b70e │ │ │ │ + blx 0x155b70e │ │ │ │ stmdaeq r9, {r0, r1, r4, r5, fp, pc}^ │ │ │ │ @ instruction: 0xf50c7850 │ │ │ │ stmdaeq r2!, {r5, r9, sl, fp, lr}^ │ │ │ │ tstpeq r8, #67 @ p-variant is OBSOLETE @ 0x43 │ │ │ │ strbvc lr, [r4, r1, asr #20] │ │ │ │ @ instruction: 0xf0428033 │ │ │ │ ldrbtmi r4, [r3], -r0, lsl #8 │ │ │ │ @@ -15183,89 +15183,89 @@ │ │ │ │ @ instruction: 0xf1cbf70b │ │ │ │ blx 0x95f388 │ │ │ │ blx 0x19bf38 │ │ │ │ movwmi pc, #61697 @ 0xf101 @ │ │ │ │ msreq CPSR_, fp, lsr #3 │ │ │ │ @ instruction: 0xf101fa25 │ │ │ │ ldr r4, [r1, #-783] @ 0xfffffcf1 │ │ │ │ - ldrsbteq r9, [r2], -r0 │ │ │ │ - eorseq r9, r2, r8, asr pc │ │ │ │ - addspl pc, ip, #72, 12 @ 0x4800000 │ │ │ │ + eorseq r9, r2, r0, asr ip │ │ │ │ + ldrsbteq r9, [r2], -r8 │ │ │ │ + andspl pc, ip, #72, 12 @ 0x4800000 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ - bicsmi pc, ip, r8, asr #12 │ │ │ │ + cmppmi ip, r8, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ vhsub.s8 d25, d0, d0 │ │ │ │ blmi 0xf67798 │ │ │ │ - blx 0x8db7ea │ │ │ │ - addpl pc, r0, #72, 12 @ 0x4800000 │ │ │ │ + blx 0xff9db7e8 │ │ │ │ + andpl pc, r0, #72, 12 @ 0x4800000 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ - bicsmi pc, ip, r8, asr #12 │ │ │ │ + cmppmi ip, r8, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ andcs r9, r0, r0, lsl #4 │ │ │ │ vpadd.i8 d20, d0, d22 │ │ │ │ vqsub.s32 d2, d10, d6 │ │ │ │ - @ instruction: 0xf648fb13 │ │ │ │ - vmlal.s , d0, d0[7] │ │ │ │ + @ instruction: 0xf648fad7 │ │ │ │ + vmlal.s q10, d16, d0[7] │ │ │ │ @ instruction: 0xf648022d │ │ │ │ - vsra.s64 q10, q6, #64 │ │ │ │ + vorr.i32 q10, #12 @ 0x0000000c │ │ │ │ andls r0, r0, #1073741835 @ 0x4000000b │ │ │ │ andscs pc, r2, #64, 4 │ │ │ │ vqdmulh.s32 d4, d10, d30 │ │ │ │ - bls 0x11db90 │ │ │ │ + bls 0x11daa0 │ │ │ │ smlawteq r0, fp, r1, pc @ │ │ │ │ @ instruction: 0xf70bfa22 │ │ │ │ blx 0xc579c │ │ │ │ movwmi pc, #61697 @ 0xf101 @ │ │ │ │ msreq CPSR_, fp, lsr #3 │ │ │ │ vst1.8 {d15-d16}, [fp :128], r2 │ │ │ │ @ instruction: 0xf101fa22 │ │ │ │ ldrbt r4, [ip], pc, lsl #6 │ │ │ │ - ldrtpl pc, [r0], #1608 @ 0x648 @ │ │ │ │ + ldrtpl pc, [r0], #-1608 @ 0xfffff9b8 @ │ │ │ │ strteq pc, [sp], #-704 @ 0xfffffd40 │ │ │ │ - teqppl r8, r8, asr #12 @ p-variant is OBSOLETE │ │ │ │ + @ instruction: 0x41b8f648 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ adccs r4, fp, #33792 @ 0x8400 │ │ │ │ strls r2, [r0], #-0 │ │ │ │ - blx 0xff9db860 │ │ │ │ + blx 0xfeadb860 │ │ │ │ @ instruction: 0xf6482000 │ │ │ │ - vmla.f d21, d16, d0[3] │ │ │ │ + vmla.f d21, d0, d0[3] │ │ │ │ blmi 0x75f478 │ │ │ │ vhadd.s8 d25, d0, d0 │ │ │ │ vqsub.s32 , q5, │ │ │ │ - ldrdcs pc, [r0], -fp │ │ │ │ - bicsmi pc, ip, r8, asr #12 │ │ │ │ + mulcs r0, pc, sl @ │ │ │ │ + cmppmi ip, r8, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ rsbcs r4, ip, #24, 22 @ 0x6000 │ │ │ │ vhadd.s32 d9, d10, d0 │ │ │ │ - @ instruction: 0xf648fad1 │ │ │ │ - vsra.s64 q10, q6, #64 │ │ │ │ + @ instruction: 0xf648fa95 │ │ │ │ + vorr.i32 q10, #12 @ 0x0000000c │ │ │ │ @ instruction: 0xf648012d │ │ │ │ - vshr.s64 q10, q12, #64 │ │ │ │ + vmvn.i32 q10, #8 @ 0x00000008 │ │ │ │ blmi 0x4df0a8 │ │ │ │ sbcvc pc, ip, #1325400064 @ 0x4f000000 │ │ │ │ - ldc2 2, cr15, [r0, #388]! @ 0x184 │ │ │ │ + ldc2l 2, cr15, [r0, #-388]! @ 0xfffffe7c │ │ │ │ @ instruction: 0xf6482000 │ │ │ │ - vsra.s64 q10, q6, #64 │ │ │ │ + vorr.i32 q10, #12 @ 0x0000000c │ │ │ │ blmi 0x3df4bc │ │ │ │ addsvc pc, r7, #1325400064 @ 0x4f000000 │ │ │ │ vhadd.s32 d9, d10, d0 │ │ │ │ - @ instruction: 0x2000fab9 │ │ │ │ - orrsmi pc, r0, #76546048 @ 0x4900000 │ │ │ │ + andcs pc, r0, sp, ror sl @ │ │ │ │ + tstpmi r0, #76546048 @ p-variant is OBSOLETE @ 0x4900000 │ │ │ │ teqpeq r2, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - bicsmi pc, ip, r8, asr #12 │ │ │ │ + cmppmi ip, r8, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ addsvc pc, r7, #1325400064 @ 0x4f000000 │ │ │ │ vhadd.s32 d9, d10, d0 │ │ │ │ - svclt 0x0000faab │ │ │ │ - eorseq r9, r2, r4, lsr sp │ │ │ │ - eorseq r9, r2, r8, lsl #26 │ │ │ │ + svclt 0x0000fa6f │ │ │ │ + ldrhteq r9, [r2], -r4 │ │ │ │ + eorseq r9, r2, r8, lsl #25 │ │ │ │ + eorseq r9, r2, r0, ror pc │ │ │ │ + eorseq r9, r2, r4, asr #25 │ │ │ │ ldrshteq r9, [r2], -r0 │ │ │ │ - eorseq r9, r2, r4, asr #26 │ │ │ │ - eorseq r9, r2, r0, ror sp │ │ │ │ - eorseq r9, r2, r8, asr sp │ │ │ │ + ldrsbteq r9, [r2], -r8 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ @ instruction: 0xf8924689 │ │ │ │ addlt lr, r6, r9, lsl r0 │ │ │ │ svceq 0x0000f1be │ │ │ │ @ instruction: 0xf891d003 │ │ │ │ vaddl.u8 q15, d14, d4 │ │ │ │ ldmib r0, {r9, sl, fp, ip}^ │ │ │ │ @@ -15508,21 +15508,21 @@ │ │ │ │ movwcs r2, #21254 @ 0x5306 │ │ │ │ ldrb r7, [r3, r3] │ │ │ │ movwmi pc, #35 @ 0x23 @ │ │ │ │ tstmi ip, #195 @ 0xc3 │ │ │ │ movwcs fp, #20232 @ 0x4f08 │ │ │ │ andvc sp, r3, fp, lsr #3 │ │ │ │ andcs lr, r0, sl, asr #15 │ │ │ │ - bicpl pc, ip, r8, asr #12 │ │ │ │ + cmpppl ip, r8, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ @ instruction: 0xf44f4b03 │ │ │ │ andls r6, r0, r2, ror #5 │ │ │ │ - @ instruction: 0xf89ef22a │ │ │ │ - eorseq r9, r2, r8, ror pc │ │ │ │ - eorseq r9, r2, r8, asr pc │ │ │ │ + @ instruction: 0xf862f22a │ │ │ │ + ldrshteq r9, [r2], -r8 │ │ │ │ + ldrsbteq r9, [r2], -r8 │ │ │ │ stmdavs r4, {r4, r5, r6, r7, r8, sl, ip, sp, pc}^ │ │ │ │ ldrdgt pc, [r4], -r1 │ │ │ │ bl 0xfe94b668 │ │ │ │ @ instruction: 0xf1be0e0c │ │ │ │ stcle 15, cr0, [ip], #-0 │ │ │ │ andcc lr, r2, #208, 18 @ 0x340000 │ │ │ │ ldmib r1, {r2, r3, r4, r6, r8, ip, lr, pc}^ │ │ │ │ @@ -15726,21 +15726,21 @@ │ │ │ │ stceq 3, cr15, [r0], {66} @ 0x42 │ │ │ │ movwcs lr, #10688 @ 0x29c0 │ │ │ │ @ instruction: 0xcc04e9c0 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf648bd08 │ │ │ │ - vbic.i32 d21, #8 @ 0x00000008 │ │ │ │ + vsra.s64 d20, d24, #64 │ │ │ │ @ instruction: 0xf648012d │ │ │ │ - vmov.i32 , #8 @ 0x00000008 │ │ │ │ + vshr.s64 q10, q4, #64 │ │ │ │ blmi 0x9f860 │ │ │ │ vqsub.s32 q9, , │ │ │ │ - svclt 0x0000f9d5 │ │ │ │ - ldrsbteq r9, [r2], -r0 │ │ │ │ + svclt 0x0000f995 │ │ │ │ + eorseq r9, r2, r0, asr ip │ │ │ │ bcs 0x17d7c4 │ │ │ │ strlt sp, [r0, #-25] @ 0xffffffe7 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00f0f8cc │ │ │ │ bcs 0x1cb9dc │ │ │ │ stmdahi sl, {r0, r1, r2, r3, r4, r5, r8, ip, lr, pc} │ │ │ │ @@ -15772,21 +15772,21 @@ │ │ │ │ stmib r3, {r0, r3, r4, ip, sp, lr}^ │ │ │ │ andlt r0, r3, r2, lsl #4 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ blvc 0x128ec50 │ │ │ │ andcs lr, r0, ip, ror r7 │ │ │ │ - bicsmi pc, ip, r8, asr #12 │ │ │ │ + cmppmi ip, r8, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ eorcs r4, r3, #3072 @ 0xc00 │ │ │ │ vhadd.s32 d9, d9, d0 │ │ │ │ - @ instruction: 0xf7fdfe8f │ │ │ │ + @ instruction: 0xf7fdfe53 │ │ │ │ svclt 0x0000fcc3 │ │ │ │ - eorseq sl, r2, r0, lsl r0 │ │ │ │ + mlaseq r2, r0, pc, r9 @ │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb76a78 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmdavc r3, {r5, r6, r7, r8, r9, sl, fp} │ │ │ │ blcs 0x1cba94 │ │ │ │ stmdavc fp, {r0, r4, ip, lr, pc} │ │ │ │ svclt 0x00182b06 │ │ │ │ @@ -15860,19 +15860,19 @@ │ │ │ │ adcmi fp, ip, #8, 30 │ │ │ │ stmdavc r4, {r0, r5, r6, r7, r8, ip, lr, pc}^ │ │ │ │ mul r1, r1, r8 │ │ │ │ mvnle r4, #116, 10 @ 0x1d000000 │ │ │ │ ldr r4, [fp, r8, lsl #12] │ │ │ │ stc2 7, cr15, [r0], #-1012 @ 0xfffffc0c │ │ │ │ @ instruction: 0xf6482000 │ │ │ │ - vsra.s64 q10, q6, #64 │ │ │ │ + vorr.i32 q10, #12 @ 0x0000000c │ │ │ │ blmi 0x9fe70 │ │ │ │ andls r2, r0, ip, ror #4 │ │ │ │ - stc2l 2, cr15, [r0, #164]! @ 0xa4 │ │ │ │ - eorseq r9, r2, r4, asr #26 │ │ │ │ + stc2 2, cr15, [r4, #164]! @ 0xa4 │ │ │ │ + eorseq r9, r2, r4, asr #25 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb76bd0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8910fe8 │ │ │ │ ldrmi ip, [r4], -r0 │ │ │ │ @ instruction: 0xf04f7802 │ │ │ │ addlt r0, r3, r1, lsl #28 │ │ │ │ @@ -15964,19 +15964,19 @@ │ │ │ │ @ instruction: 0xf1bcd823 │ │ │ │ @ instruction: 0xf63f0f01 │ │ │ │ svclt 0x0004af67 │ │ │ │ cdpmi 4, 0, cr15, cr0, cr15, {2} │ │ │ │ cdpvc 6, 15, cr15, cr15, cr15, {6} │ │ │ │ svcge 0x0060f43f │ │ │ │ @ instruction: 0xf6482000 │ │ │ │ - vsra.s64 q10, q6, #64 │ │ │ │ + vorr.i32 q10, #12 @ 0x0000000c │ │ │ │ blmi 0x820010 │ │ │ │ vhadd.s8 d25, d0, d0 │ │ │ │ vqsub.s32 d6, d9, d12 │ │ │ │ - @ instruction: 0xf1bcfd0f │ │ │ │ + @ instruction: 0xf1bcfcd3 │ │ │ │ @ instruction: 0xd12c0f04 │ │ │ │ bcs 0xfdb98 │ │ │ │ bcs 0x95bf8 │ │ │ │ svclt 0x0008d81c │ │ │ │ rscsvc pc, pc, #82837504 @ 0x4f00000 │ │ │ │ svcge 0x004bf43f │ │ │ │ @ instruction: 0xf1bce7e6 │ │ │ │ @@ -15993,20 +15993,20 @@ │ │ │ │ ldr r0, [r6, -r1, lsl #24]! │ │ │ │ rscsvc pc, pc, #74448896 @ 0x4700000 │ │ │ │ bcs 0x159868 │ │ │ │ svcge 0x0055f43f │ │ │ │ ldrbeq lr, [sl, r8, asr #15] │ │ │ │ svcge 0x0037f53f │ │ │ │ andcs lr, r0, r0, ror r7 │ │ │ │ - bicsmi pc, ip, r8, asr #12 │ │ │ │ + cmppmi ip, r8, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ andls r4, r0, r2, lsl #22 │ │ │ │ andvs pc, pc, #64, 4 │ │ │ │ - ldc2l 2, cr15, [r4], {41} @ 0x29 │ │ │ │ - eorseq sl, r2, r4, lsr #32 │ │ │ │ + ldc2 2, cr15, [r8], {41} @ 0x29 │ │ │ │ + eorseq r9, r2, r4, lsr #31 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 0xdb0a0 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0050f8cc │ │ │ │ strmi fp, [ip], -r1, lsr #1 │ │ │ │ tstls lr, sp │ │ │ │ @@ -16075,20 +16075,20 @@ │ │ │ │ sbcshi pc, r4, r0, lsl #1 │ │ │ │ svceq 0x0000f1ba │ │ │ │ movweq lr, #27512 @ 0x6b78 │ │ │ │ @ instruction: 0xf04fbf28 │ │ │ │ andle r3, r6, #-16777216 @ 0xff000000 │ │ │ │ movwcs r4, #1586 @ 0x632 │ │ │ │ @ instruction: 0x46414650 │ │ │ │ - @ instruction: 0xff50f256 │ │ │ │ + @ instruction: 0xff14f256 │ │ │ │ bls 0xf1528 │ │ │ │ ldmib sp, {r0, r1, r4, r5, r9, sl, lr}^ │ │ │ │ stmib sp, {r0, r1, r2, r8}^ │ │ │ │ @ instruction: 0xf13d5400 │ │ │ │ - svcls 0x0004fb7d │ │ │ │ + svcls 0x0004fb41 │ │ │ │ andscc lr, ip, #3620864 @ 0x374000 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x101ae9dd │ │ │ │ bl 0x1ee6924 │ │ │ │ svclt 0x00380202 │ │ │ │ stceq 0, cr15, [r1], {79} @ 0x4f │ │ │ │ @ instruction: 0x0101ebba │ │ │ │ @@ -16109,33 +16109,33 @@ │ │ │ │ strls sp, [r3, -sp, ror #23] │ │ │ │ bl 0x1c6a584 │ │ │ │ svclt 0x00240306 │ │ │ │ ldmcc pc!, {r0, r1, r2, r3, r6, ip, sp, lr, pc}^ @ │ │ │ │ andle r2, r5, #0, 2 │ │ │ │ movwcs r4, #1552 @ 0x610 │ │ │ │ vmin.s16 d20, d6, d18 │ │ │ │ - strmi pc, [r0], sp, lsl #30 │ │ │ │ + pkhtbmi pc, r0, r1, asr #29 @ │ │ │ │ @ instruction: 0xf1b8430c │ │ │ │ @ instruction: 0xf1740f04 │ │ │ │ svclt 0x003c0300 │ │ │ │ stmdaeq r4, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf1b82400 │ │ │ │ @ instruction: 0xf1440804 │ │ │ │ ldmib sp, {r0, r1, r2, r3, r4, r5, r6, r7, sl, ip, sp}^ │ │ │ │ stmib sp, {r0, r3, r8, r9, sp}^ │ │ │ │ stmdbls r7, {sl, pc} │ │ │ │ stc 8, cr9, [sp, #44] @ 0x2c │ │ │ │ vstr d8, [sp, #96] @ 0x60 │ │ │ │ vstr d8, [sp, #104] @ 0x68 │ │ │ │ @ instruction: 0xf13d8b1c │ │ │ │ - stmib sp, {r0, r1, r2, r5, r8, r9, fp, ip, sp, lr, pc}^ │ │ │ │ + stmib sp, {r0, r1, r3, r5, r6, r7, r9, fp, ip, sp, lr, pc}^ │ │ │ │ ldrtmi r8, [r3], -r0, lsl #8 │ │ │ │ stmdbls ip, {r0, r1, r9, fp, ip, pc} │ │ │ │ @ instruction: 0xf13d9808 │ │ │ │ - bls 0x6dea60 │ │ │ │ + bls 0x6de970 │ │ │ │ tsteq ip, #3620864 @ 0x374000 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ ldmdane r2, {r3, r4, r8, fp, ip, pc} │ │ │ │ svcls 0x0004981b │ │ │ │ svclt 0x00284143 │ │ │ │ stceq 0, cr15, [r1], {79} @ 0x4f │ │ │ │ vmoveq.16 d17[0], lr │ │ │ │ @@ -16200,21 +16200,21 @@ │ │ │ │ subsle r3, r3, #-268435441 @ 0xf000000f │ │ │ │ bl 0x1e2aef4 │ │ │ │ svclt 0x00240306 │ │ │ │ mvnscc pc, #79 @ 0x4f │ │ │ │ andle r9, r6, #201326592 @ 0xc000000 │ │ │ │ movwcs r4, #1586 @ 0x632 │ │ │ │ strbmi r4, [r1], -r0, lsr #12 │ │ │ │ - mrc2 2, 2, pc, cr4, cr6, {2} │ │ │ │ + mrc2 2, 0, pc, cr8, cr6, {2} │ │ │ │ movwcs r9, #3 │ │ │ │ blls 0x104b14 │ │ │ │ ldmib sp, {r1, r3, r4, r5, r9, sl, lr}^ │ │ │ │ movwls r0, #4359 @ 0x1107 │ │ │ │ @ instruction: 0xf13d4633 │ │ │ │ - @ instruction: 0xf04ffa7f │ │ │ │ + @ instruction: 0xf04ffa43 │ │ │ │ ldmib sp, {sl, fp}^ │ │ │ │ ldmib sp, {r2, r3, r4, r8, r9, sp}^ │ │ │ │ bl 0xfeee5398 │ │ │ │ bl 0x1ea073c │ │ │ │ svclt 0x00380003 │ │ │ │ stceq 0, cr15, [r1], {79} @ 0x4f │ │ │ │ bl 0x1a268c4 │ │ │ │ @@ -16261,20 +16261,20 @@ │ │ │ │ blls 0x13ef18 │ │ │ │ strcc lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ ldmib sp, {r0, r1, r2, r8, fp, ip, pc}^ │ │ │ │ stc 3, cr2, [sp, #36] @ 0x24 │ │ │ │ stmdals fp, {r3, r4, r8, r9, fp, ip, sp, lr} │ │ │ │ blvc 0x6db62c │ │ │ │ blvc 0x75b630 │ │ │ │ - blx 0x45c4f4 │ │ │ │ + @ instruction: 0xf9d4f13d │ │ │ │ ldrtmi r9, [sl], -r4, lsl #22 │ │ │ │ strcc lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ stmdbls ip, {r0, r1, r4, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf13d9808 │ │ │ │ - ldmdbls sl, {r0, r1, r2, r9, fp, ip, sp, lr, pc} │ │ │ │ + ldmdbls sl, {r0, r1, r3, r6, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ ldreq lr, [ip, #-2525] @ 0xfffff623 │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ tstcs r8, #3620864 @ 0x374000 │ │ │ │ ldmdbls fp, {r3, fp, ip} │ │ │ │ svclt 0x0028414d │ │ │ │ cdpeq 0, 0, cr15, cr1, cr15, {2} │ │ │ │ bl 0x1a26ab8 │ │ │ │ @@ -16533,25 +16533,25 @@ │ │ │ │ vst2.8 {d24-d25}, [r2 :64], sl │ │ │ │ andshi r4, sl, r0, lsl #5 │ │ │ │ ldmdavc sl, {r1, r2, r3, r8, r9, fp, ip, pc} │ │ │ │ @ instruction: 0xf43f2a04 │ │ │ │ blls 0x38c19c │ │ │ │ blcs 0x7e4a8 │ │ │ │ svcge 0x0054f43f │ │ │ │ - eorsvs pc, r0, #72, 12 @ 0x4800000 │ │ │ │ + adcspl pc, r0, #72, 12 @ 0x4800000 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ - bicsmi pc, ip, r8, asr #12 │ │ │ │ + cmppmi ip, r8, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ andcs r9, r0, r0, lsl #4 │ │ │ │ vqdmulh.s q10, q0, │ │ │ │ vhsub.s32 , , q5 │ │ │ │ - @ instruction: 0x464ff893 │ │ │ │ + @ instruction: 0x464ff857 │ │ │ │ ldrb r4, [r3], -lr, asr #12 │ │ │ │ movwcs r4, #1586 @ 0x632 │ │ │ │ - blx 0xfe95cdc6 │ │ │ │ + blx 0x1a5cdc6 │ │ │ │ stmdacs r5, {r0, r1, r9, fp, ip, pc} │ │ │ │ andeq lr, r1, #270336 @ 0x42000 │ │ │ │ movweq pc, #370 @ 0x172 @ │ │ │ │ addhi pc, r1, r0, lsl #1 │ │ │ │ @ instruction: 0xf1c92300 │ │ │ │ ldrmi r0, [sp], -r0, lsl #4 │ │ │ │ tstls r3, #4, 6 @ 0x10000000 │ │ │ │ @@ -16637,16 +16637,16 @@ │ │ │ │ addsmi r4, r8, r5, asr r6 │ │ │ │ @ instruction: 0xf1c34310 │ │ │ │ orrcc r0, r0, #32, 4 │ │ │ │ vpmax.s8 d15, d2, d17 │ │ │ │ @ instruction: 0xe67c4310 │ │ │ │ movwcs r9, #6669 @ 0x1a0d │ │ │ │ pkhbt r7, r3, r3 │ │ │ │ - stc2 2, cr15, [sl], {149} @ 0x95 │ │ │ │ - eorseq sl, r2, r4, lsr r0 │ │ │ │ + blx 0xff2dd03a │ │ │ │ + ldrhteq r9, [r2], -r4 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ addlt r6, r5, r4, asr #16 │ │ │ │ stccs 6, cr4, [r0], {3} │ │ │ │ @@ -16874,25 +16874,25 @@ │ │ │ │ ldrtmi r4, [ip], -r1, asr #12 │ │ │ │ strmi r4, [r7], -r0, ror #13 │ │ │ │ ldmvs r9, {r1, r3, r4, r5, r6, r9, sl, sp, lr, pc} │ │ │ │ ldrtmi r4, [r8], -r4, asr #13 │ │ │ │ ldmvs r9, {r3, r7, r9, sl, lr}^ │ │ │ │ ldr r4, [pc, pc, lsl #12]! │ │ │ │ @ instruction: 0xf6482000 │ │ │ │ - vsra.s64 q10, q6, #64 │ │ │ │ + vorr.i32 q10, #12 @ 0x0000000c │ │ │ │ blmi 0x220e50 │ │ │ │ vhadd.s8 d25, d0, d0 │ │ │ │ vqsub.s32 d4, d24, d1 │ │ │ │ - andcs pc, r0, pc, ror #27 │ │ │ │ - bicsmi pc, ip, r8, asr #12 │ │ │ │ + @ instruction: 0x2000fdb3 │ │ │ │ + cmppmi ip, r8, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ andls r4, r0, r2, lsl #22 │ │ │ │ subsmi pc, r4, #64, 4 │ │ │ │ - stc2l 2, cr15, [r4, #160]! @ 0xa0 │ │ │ │ - eorseq sl, r2, r4, asr #32 │ │ │ │ + stc2 2, cr15, [r8, #160]! @ 0xa0 │ │ │ │ + eorseq r9, r2, r4, asr #31 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ ldrmi fp, [r6], -r4, lsl #1 │ │ │ │ ldrmi r7, [pc], -r2, lsl #16 │ │ │ │ bcc 0x721ec │ │ │ │ @@ -16947,20 +16947,20 @@ │ │ │ │ tsteq r4, r3, ror fp │ │ │ │ b 0x14156b0 │ │ │ │ strtmi r1, [r1], -r8, lsl #4 │ │ │ │ @ instruction: 0x4628e7bc │ │ │ │ vmin.s8 d20, d1, d9 │ │ │ │ ldr r0, [r7, r1, lsl #4]! │ │ │ │ @ instruction: 0xf6482000 │ │ │ │ - vsra.s64 q10, q6, #64 │ │ │ │ + vorr.i32 q10, #12 @ 0x0000000c │ │ │ │ blmi 0xe0f74 │ │ │ │ vhadd.s8 d25, d0, d0 │ │ │ │ vqsub.s32 q2, q12, q14 │ │ │ │ - svclt 0x0000fd5d │ │ │ │ - eorseq sl, r2, r4, rrx │ │ │ │ + svclt 0x0000fd21 │ │ │ │ + eorseq r9, r2, r4, ror #31 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb77cd8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrmi r0, [r6], -r0, ror #31 │ │ │ │ addlt r7, r4, r2, lsl #16 │ │ │ │ bcc 0x722f8 │ │ │ │ stmdale r1!, {r0, r2, r9, fp, sp}^ │ │ │ │ @@ -17010,20 +17010,20 @@ │ │ │ │ strdcs lr, [r0], -sl │ │ │ │ andeq pc, r1, #268435460 @ 0x10000004 │ │ │ │ strb r4, [r0, r1, lsl #12]! │ │ │ │ ldr r4, [r3, r2, lsl #12]! │ │ │ │ andscs r2, r0, #0 │ │ │ │ ldrb r4, [sl, r1, lsl #12] │ │ │ │ @ instruction: 0xf6482000 │ │ │ │ - vsra.s64 q10, q6, #64 │ │ │ │ + vorr.i32 q10, #12 @ 0x0000000c │ │ │ │ blmi 0xe1070 │ │ │ │ vhadd.s8 d25, d0, d0 │ │ │ │ vhsub.s32 , q4, │ │ │ │ - svclt 0x0000fcdf │ │ │ │ - eorseq sl, r2, ip, ror r0 │ │ │ │ + svclt 0x0000fca3 │ │ │ │ + ldrshteq r9, [r2], -ip │ │ │ │ vst4.32 {d27-d30}, [pc], r2 │ │ │ │ push {r7, sl, fp, ip, lr} │ │ │ │ bl 0xfeb71b98 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xb08d0fb0 │ │ │ │ stmdage r4, {r2, r9, sl, lr} │ │ │ │ tstcs r4, #3358720 @ 0x334000 │ │ │ │ @@ -17140,24 +17140,24 @@ │ │ │ │ movwcs r9, #2054 @ 0x806 │ │ │ │ @ instruction: 0xf04f9e07 │ │ │ │ strbmi r4, [r6, #-3072]! @ 0xfffff400 │ │ │ │ addsmi fp, r8, #8, 30 │ │ │ │ b 0x14109d4 │ │ │ │ addsle r1, r2, r8 │ │ │ │ andeq pc, r1, r1, asr #4 │ │ │ │ - vabdl.s16 q7, d21, d15 │ │ │ │ - andcs pc, r0, fp, lsl r8 @ │ │ │ │ - bicpl pc, ip, r8, asr #12 │ │ │ │ + vabdl.s16 q7, d20, d15 │ │ │ │ + ldrdcs pc, [r0], -fp │ │ │ │ + cmpppl ip, r8, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ andls r4, r0, r4, lsl #22 │ │ │ │ rscsmi pc, r2, #64, 12 @ 0x4000000 │ │ │ │ - blx 0xff5dd67a │ │ │ │ + blx 0xfe6dd67a │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ - mlaseq r2, r8, r0, sl │ │ │ │ - eorseq sl, r2, r0, asr #1 │ │ │ │ + eorseq sl, r2, r8, lsl r0 │ │ │ │ + eorseq sl, r2, r0, asr #32 │ │ │ │ vst4.32 {d27-d30}, [pc], r2 │ │ │ │ push {r7, sl, fp, ip, lr} │ │ │ │ bl 0xfeb71db0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xb08d0fb0 │ │ │ │ stmdage r4, {r0, r2, r9, sl, lr} │ │ │ │ tstcs r4, #3358720 @ 0x334000 │ │ │ │ @@ -17260,24 +17260,24 @@ │ │ │ │ strtmi r4, [r2], -r3, lsr #12 │ │ │ │ strcs lr, [r0], #-2000 @ 0xfffff830 │ │ │ │ @ instruction: 0x46272010 │ │ │ │ strtmi r4, [r2], -r3, lsr #12 │ │ │ │ ldrmi lr, [ip], -sl, asr #15 │ │ │ │ strbmi r4, [r3], -r7, ror #12 │ │ │ │ strb r4, [r5, sl, asr #12] │ │ │ │ - @ instruction: 0xff2cf294 │ │ │ │ + mcr2 2, 7, pc, cr12, cr4, {4} @ │ │ │ │ @ instruction: 0xf6482000 │ │ │ │ - vmla.f d21, d16, d0[3] │ │ │ │ + vmla.f d21, d0, d0[3] │ │ │ │ blmi 0x161460 │ │ │ │ @ instruction: 0xf6409000 │ │ │ │ vqsub.s32 d6, d24, d15 │ │ │ │ - svclt 0x0000fae7 │ │ │ │ + svclt 0x0000faab │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ - mlaseq r2, r8, r0, sl │ │ │ │ - ldrsbteq sl, [r2], -ip │ │ │ │ + eorseq sl, r2, r8, lsl r0 │ │ │ │ + eorseq sl, r2, ip, asr r0 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a8f8cc │ │ │ │ bvs 0x4b2a28 │ │ │ │ stmvc ip, {r0, r2, r3, r7, ip, sp, pc} │ │ │ │ pkhtbmi r1, r9, r7, asr #24 │ │ │ │ @@ -17705,43 +17705,43 @@ │ │ │ │ streq lr, [r5, -lr, lsl #20] │ │ │ │ svclt 0x0008428f │ │ │ │ ldrdle r4, [r3], -r4 @ │ │ │ │ ldrbmi r9, [r3], r4, lsl #18 │ │ │ │ ldrb r9, [r7], -r2, lsl #2 │ │ │ │ tstls r2, fp, lsl #18 │ │ │ │ ldrb r4, [r3], -fp, lsl #13 │ │ │ │ - bicsmi pc, ip, r8, asr #12 │ │ │ │ + cmppmi ip, r8, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - rscsmi pc, r8, r8, asr #12 │ │ │ │ + rsbsmi pc, r8, r8, asr #12 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ @ instruction: 0xf44f4b07 │ │ │ │ vhsub.s16 , , q6 │ │ │ │ - andcs pc, r0, r9, asr sl @ │ │ │ │ - bicsmi pc, ip, r8, asr #12 │ │ │ │ + andcs pc, r0, r9, lsl sl @ │ │ │ │ + cmppmi ip, r8, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ @ instruction: 0xf44f4b03 │ │ │ │ mulls r0, r7, r2 │ │ │ │ - @ instruction: 0xff62f227 │ │ │ │ - eorseq r9, r2, r0, ror sp │ │ │ │ - eorseq r9, r2, r8, asr sp │ │ │ │ + @ instruction: 0xff26f227 │ │ │ │ + ldrshteq r9, [r2], -r0 │ │ │ │ + ldrsbteq r9, [r2], -r8 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb788d0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ blmi 0x13255d8 │ │ │ │ ldmvc r7, {r0, r1, r3, r7, ip, sp, pc}^ │ │ │ │ ldmdavs fp, {r0, r2, r3, r9, sl, lr} │ │ │ │ @ instruction: 0xf04f9309 │ │ │ │ stmdavc fp, {r8, r9} │ │ │ │ @ instruction: 0x46044616 │ │ │ │ blcs 0x1702f4 │ │ │ │ ldm pc, {r1, r2, r3, r4, r5, r6, fp, ip, lr, pc}^ @ │ │ │ │ cdpcs 0, 6, cr15, cr13, cr3, {0} │ │ │ │ movweq r5, #15662 @ 0x3d2e │ │ │ │ @ instruction: 0xf6492228 │ │ │ │ - vrsra.s64 d20, d0, #64 │ │ │ │ + vorr.i32 d20, #0 @ 0x00000000 │ │ │ │ stmdage r4, {r1, r4, r5, r8, r9} │ │ │ │ ldrdgt lr, [r2, -r1] │ │ │ │ movwcc pc, #31490 @ 0x7b02 @ │ │ │ │ tstpmi r0, r1, asr #32 @ p-variant is OBSOLETE │ │ │ │ rscscc pc, r4, #13828096 @ 0xd30000 │ │ │ │ bl 0xff8c4 │ │ │ │ andcs r3, r0, #134217731 @ 0x8000003 │ │ │ │ @@ -17772,44 +17772,44 @@ │ │ │ │ @ instruction: 0xf8cd786b │ │ │ │ @ instruction: 0xf88dc010 │ │ │ │ @ instruction: 0xf7f33011 │ │ │ │ ldmib sp, {r0, r1, r2, r4, r5, r7, fp, ip, sp, lr, pc}^ │ │ │ │ blls 0x191bac │ │ │ │ @ instruction: 0xf04f9803 │ │ │ │ @ instruction: 0xf6490e28 │ │ │ │ - vrshr.s64 d20, d0, #64 │ │ │ │ + vmov.i32 d20, #0 @ 0x00000000 │ │ │ │ blx 0x3a206e │ │ │ │ @ instruction: 0xf8d22207 │ │ │ │ addsmi r2, sl, #244, 4 @ 0x4000000f │ │ │ │ @ instruction: 0xe009d1b4 │ │ │ │ @ instruction: 0xf6492228 │ │ │ │ - vrsra.s64 d20, d0, #64 │ │ │ │ + vorr.i32 d20, #0 @ 0x00000000 │ │ │ │ stmdage r4, {r1, r4, r5, r8, r9} │ │ │ │ movwcc pc, #31490 @ 0x7b02 @ │ │ │ │ rscscc pc, r4, #13828096 @ 0xd30000 │ │ │ │ @ instruction: 0xf04f7931 │ │ │ │ bicmi r0, r9, #0, 24 │ │ │ │ str r0, [r3, r9, asr #15]! │ │ │ │ stmdage r4, {r8, r9, sp} │ │ │ │ @ instruction: 0x4619469c │ │ │ │ @ instruction: 0x4631e79e │ │ │ │ @ instruction: 0xf7ff4628 │ │ │ │ stmdavs fp!, {r0, r4, r5, r6, r7, r8, r9, fp, ip, sp, lr, pc}^ │ │ │ │ ldrdgt lr, [r2, -r5] │ │ │ │ ldrb sl, [r4, r4, lsl #16] │ │ │ │ - blx 0x15e242 │ │ │ │ + blx 0xff15e240 │ │ │ │ @ instruction: 0xf6482000 │ │ │ │ - vmla.f d21, d16, d0[3] │ │ │ │ + vmla.f d21, d0, d0[3] │ │ │ │ blmi 0x161cb0 │ │ │ │ vhadd.s8 d25, d0, d0 │ │ │ │ vqsub.s32 , , │ │ │ │ - svclt 0x0000febf │ │ │ │ + svclt 0x0000fe83 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ - eorseq r9, r2, r8, ror pc │ │ │ │ - ldrshteq r9, [r2], -r0 │ │ │ │ + ldrshteq r9, [r2], -r8 │ │ │ │ + eorseq r9, r2, r0, ror pc │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb78a1c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [fp], -r8, ror #31 │ │ │ │ @ instruction: 0xf04f4604 │ │ │ │ ldrmi r0, [r1], -r1, lsl #24 │ │ │ │ ldmdavc r8, {r2, r7, ip, sp, pc} │ │ │ │ @@ -17863,22 +17863,22 @@ │ │ │ │ ldclvc 6, cr15, [pc], #796 @ 0x21c0c │ │ │ │ rscsvc pc, pc, #74448896 @ 0x4700000 │ │ │ │ subsvs r4, sl, lr, lsl #13 │ │ │ │ strmi r4, [sl], -r8, lsl #12 │ │ │ │ blvc 0x15cf0c │ │ │ │ blvc 0xdcf10 │ │ │ │ andcs lr, r0, r6, lsr #15 │ │ │ │ - bicsmi pc, ip, r8, asr #12 │ │ │ │ + cmppmi ip, r8, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ @ instruction: 0xf44f4b05 │ │ │ │ andls r7, r0, r1, ror #5 │ │ │ │ - cdp2 2, 3, cr15, cr4, cr7, {1} │ │ │ │ + ldc2l 2, cr15, [r8, #156]! @ 0x9c │ │ │ │ ... │ │ │ │ - mlaseq r2, r8, r0, sl │ │ │ │ - eorseq r9, r2, r8, lsl #27 │ │ │ │ + eorseq sl, r2, r8, lsl r0 │ │ │ │ + eorseq r9, r2, r8, lsl #26 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfeb78b34 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmdavc r3, {r4, r5, r6, r7, r8, r9, sl, fp} │ │ │ │ blcs 0x18db4c │ │ │ │ blcs 0x1d59f4 │ │ │ │ blvc 0x2d5ed8 │ │ │ │ @@ -17929,27 +17929,27 @@ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf023bd00 │ │ │ │ @ instruction: 0xf0434380 │ │ │ │ strb r5, [lr, r0, lsl #6]! │ │ │ │ @ instruction: 0xf6482000 │ │ │ │ - vsra.s64 q10, q6, #64 │ │ │ │ + vorr.i32 q10, #12 @ 0x0000000c │ │ │ │ blmi 0x261ed0 │ │ │ │ andls r2, r0, r3, lsr #4 │ │ │ │ - ldc2 2, cr15, [r0, #156]! @ 0x9c │ │ │ │ + ldc2l 2, cr15, [r4, #-156]! @ 0xffffff64 │ │ │ │ blx 0xff95fa16 │ │ │ │ - teqppl r8, r8, asr #12 @ p-variant is OBSOLETE │ │ │ │ + @ instruction: 0x41b8f648 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - subspl pc, r8, r8, asr #12 │ │ │ │ + sbcsmi pc, r8, r8, asr #12 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ rsbscs r4, pc, #2048 @ 0x800 │ │ │ │ - @ instruction: 0xf88ef25f │ │ │ │ - ldrshteq sl, [r2], -r8 │ │ │ │ - ldrsbteq r9, [r2], -r0 │ │ │ │ + @ instruction: 0xf84ef25f │ │ │ │ + eorseq sl, r2, r8, ror r0 │ │ │ │ + eorseq r9, r2, r0, asr ip │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb78c50 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmdavc r3, {r3, r5, r6, r7, r8, r9, sl, fp} │ │ │ │ blcs 0x1cdc64 │ │ │ │ stmdavc fp, {r0, r4, ip, lr, pc} │ │ │ │ svclt 0x00182b06 │ │ │ │ @@ -18028,27 +18028,27 @@ │ │ │ │ bicle r2, r2, r5, lsl #22 │ │ │ │ str r4, [ip, r8, lsl #12]! │ │ │ │ @ instruction: 0xf8917844 │ │ │ │ ldrbmi lr, [r4, #-1]! │ │ │ │ strmi sp, [r8], -r8, ror #7 │ │ │ │ @ instruction: 0xf7fbe7a3 │ │ │ │ @ instruction: 0xf648fb29 │ │ │ │ - vbic.i32 d21, #8 @ 0x00000008 │ │ │ │ + vsra.s64 d20, d24, #64 │ │ │ │ @ instruction: 0xf648012d │ │ │ │ - vmov.i32 , #8 @ 0x00000008 │ │ │ │ + vshr.s64 q10, q4, #64 │ │ │ │ blmi 0x1e1c64 │ │ │ │ vqsub.s16 q9, q7, │ │ │ │ - ldrdcs pc, [r0], -r3 │ │ │ │ - bicsmi pc, ip, r8, asr #12 │ │ │ │ + mulcs r0, r3, pc @ │ │ │ │ + cmppmi ip, r8, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ rsbcs r4, ip, #3072 @ 0xc00 │ │ │ │ vhadd.s32 d9, d7, d0 │ │ │ │ - svclt 0x0000fcdd │ │ │ │ - ldrsbteq r9, [r2], -r0 │ │ │ │ - ldrshteq r9, [r2], -r4 │ │ │ │ + svclt 0x0000fca1 │ │ │ │ + eorseq r9, r2, r0, asr ip │ │ │ │ + eorseq r9, r2, r4, ror ip │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb78ddc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [r4], -r8, ror #31 │ │ │ │ @ instruction: 0xf8917848 │ │ │ │ addlt lr, r4, r0 │ │ │ │ andcs r4, r1, r3, asr #32 │ │ │ │ @@ -18118,44 +18118,44 @@ │ │ │ │ @ instruction: 0xf1bce6ac │ │ │ │ @ instruction: 0xd1b70f02 │ │ │ │ @ instruction: 0xf1bce796 │ │ │ │ bicsle r0, sp, r2, lsl #30 │ │ │ │ umullsmi lr, r0, r9, r7 │ │ │ │ andeq pc, ip, r0, lsl r0 @ │ │ │ │ @ instruction: 0xf648d195 │ │ │ │ - vmlal.s , d0, d0[7] │ │ │ │ + vmlal.s q10, d16, d0[7] │ │ │ │ @ instruction: 0xf648022d │ │ │ │ - vsra.s64 q10, q6, #64 │ │ │ │ + vorr.i32 q10, #12 @ 0x0000000c │ │ │ │ andls r0, r0, #1073741835 @ 0x4000000b │ │ │ │ andscs pc, r2, #64, 4 │ │ │ │ vpadd.i32 d4, d7, d6 │ │ │ │ - @ instruction: 0xf648fc31 │ │ │ │ - vsubl.s8 , d16, d0 │ │ │ │ + @ instruction: 0xf648fbf5 │ │ │ │ + vsubl.s8 , d0, d0 │ │ │ │ @ instruction: 0xf648022d │ │ │ │ - vsra.s64 q10, q6, #64 │ │ │ │ + vorr.i32 q10, #12 @ 0x0000000c │ │ │ │ andls r0, r0, #1073741835 @ 0x4000000b │ │ │ │ blmi 0x429d38 │ │ │ │ andscs pc, r6, #64, 4 │ │ │ │ - stc2 2, cr15, [r2], #-156 @ 0xffffff64 │ │ │ │ + blx 0xff9de5de │ │ │ │ @ instruction: 0xf6484610 │ │ │ │ - @ instruction: 0xf2c0549c │ │ │ │ + vmov.i32 d21, #786432 @ 0x000c0000 │ │ │ │ @ instruction: 0xf648042d │ │ │ │ - vsra.s64 q10, q6, #64 │ │ │ │ + vorr.i32 q10, #12 @ 0x0000000c │ │ │ │ blmi 0x262208 │ │ │ │ vshl.s8 d25, d0, d0 │ │ │ │ vqsub.s32 d2, d7, d7 │ │ │ │ - @ instruction: 0xf648fc13 │ │ │ │ - vbic.i32 d21, #8 @ 0x00000008 │ │ │ │ + @ instruction: 0xf648fbd7 │ │ │ │ + vsra.s64 d20, d24, #64 │ │ │ │ @ instruction: 0xf648012d │ │ │ │ - vmov.i32 , #8 @ 0x00000008 │ │ │ │ + vshr.s64 q10, q4, #64 │ │ │ │ blmi 0xe1e24 │ │ │ │ vqsub.s16 q9, q7, │ │ │ │ - svclt 0x0000fef3 │ │ │ │ - eorseq r9, r2, r4, ror #25 │ │ │ │ - ldrsbteq r9, [r2], -r0 │ │ │ │ + svclt 0x0000feb3 │ │ │ │ + eorseq r9, r2, r4, ror #24 │ │ │ │ + eorseq r9, r2, r0, asr ip │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb78f88 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8910fe8 │ │ │ │ ldrmi ip, [r4], -r0 │ │ │ │ @ instruction: 0xf04f7802 │ │ │ │ addlt r0, r3, r1, lsl #28 │ │ │ │ @@ -18243,19 +18243,19 @@ │ │ │ │ @ instruction: 0xf1bcd823 │ │ │ │ @ instruction: 0xf63f0f01 │ │ │ │ svclt 0x0004af6f │ │ │ │ cdpmi 4, 0, cr15, cr0, cr15, {2} │ │ │ │ cdpvc 6, 15, cr15, cr15, cr15, {6} │ │ │ │ svcge 0x0068f43f │ │ │ │ @ instruction: 0xf6482000 │ │ │ │ - vsra.s64 q10, q6, #64 │ │ │ │ + vorr.i32 q10, #12 @ 0x0000000c │ │ │ │ blmi 0x7e23b8 │ │ │ │ vhadd.s8 d25, d0, d0 │ │ │ │ vqsub.s32 d6, d7, d12 │ │ │ │ - @ instruction: 0xf1bcfb3b │ │ │ │ + @ instruction: 0xf1bcfaff │ │ │ │ @ instruction: 0xd1290f04 │ │ │ │ bcs 0xfff40 │ │ │ │ bcs 0x97fa4 │ │ │ │ mvnle sp, sp, lsl r8 │ │ │ │ stceq 0, cr15, [r1], {3} │ │ │ │ rscsvc pc, pc, #82837504 @ 0x4f00000 │ │ │ │ @ instruction: 0xf1bce753 │ │ │ │ @@ -18271,20 +18271,20 @@ │ │ │ │ andcs sl, r1, #72, 30 @ 0x120 │ │ │ │ rscsvc pc, pc, #217055232 @ 0xcf00000 │ │ │ │ @ instruction: 0xf647e73d │ │ │ │ @ instruction: 0xe73372ff │ │ │ │ @ instruction: 0xf43f2a04 │ │ │ │ @ instruction: 0xe7c7af5c │ │ │ │ @ instruction: 0xf6482000 │ │ │ │ - vsra.s64 q10, q6, #64 │ │ │ │ + vorr.i32 q10, #12 @ 0x0000000c │ │ │ │ blmi 0xe2428 │ │ │ │ vhadd.s8 d25, d0, d0 │ │ │ │ vhsub.s32 d6, d7, d15 │ │ │ │ - svclt 0x0000fb03 │ │ │ │ - eorseq sl, r2, ip, lsl #2 │ │ │ │ + svclt 0x0000fac7 │ │ │ │ + eorseq sl, r2, ip, lsl #1 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb7918c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, ip, r0, asr #31 │ │ │ │ bmi 0xb737f0 │ │ │ │ strmi r4, [sp], -r4, lsl #13 │ │ │ │ movwls sl, #6146 @ 0x1802 │ │ │ │ @@ -18326,17 +18326,17 @@ │ │ │ │ blls 0x2fc098 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, SP_und │ │ │ │ andlt fp, ip, r0, lsl #5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldcllt 12, cr0, [r0, #-0] │ │ │ │ - mrc2 2, 6, pc, cr6, cr3, {4} │ │ │ │ + mrc2 2, 4, pc, cr6, cr3, {4} │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ - eorseq sl, r2, r0, lsr #2 │ │ │ │ + eorseq sl, r2, r0, lsr #1 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb7925c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, ip, r0, asr #31 │ │ │ │ bmi 0xb738c0 │ │ │ │ strmi r4, [sp], -r4, lsl #13 │ │ │ │ movwls sl, #6146 @ 0x1802 │ │ │ │ @@ -18378,17 +18378,17 @@ │ │ │ │ blls 0x2fc168 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, SP_und │ │ │ │ andlt fp, ip, r0, lsl #5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldcllt 12, cr0, [r0, #-0] │ │ │ │ - mcr2 2, 3, pc, cr14, cr3, {4} @ │ │ │ │ + mcr2 2, 1, pc, cr14, cr3, {4} @ │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ - eorseq sl, r2, r8, asr #2 │ │ │ │ + eorseq sl, r2, r8, asr #1 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb7932c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, ip, r0, asr #31 │ │ │ │ bmi 0xb73990 │ │ │ │ strmi r4, [sp], -r4, lsl #13 │ │ │ │ movwls sl, #6146 @ 0x1802 │ │ │ │ @@ -18430,17 +18430,17 @@ │ │ │ │ blls 0x2fc238 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, LR_und │ │ │ │ tstcs r0, ip │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf293bd70 │ │ │ │ - svclt 0x0000fe07 │ │ │ │ + svclt 0x0000fdc7 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ - eorseq sl, r2, r0, ror r1 │ │ │ │ + ldrshteq sl, [r2], -r0 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb793fc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, ip, r0, asr #31 │ │ │ │ ldrmi r4, [r6], -ip, lsl #13 │ │ │ │ strcs r4, [r0], #-2605 @ 0xfffff5d3 │ │ │ │ vfnmavc.f32 s29, s24, s30 │ │ │ │ @@ -18483,16 +18483,16 @@ │ │ │ │ blmi 0x232408 │ │ │ │ blls 0x2fc310 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, SP_abt │ │ │ │ andcs fp, r0, #12 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldcllt 12, cr0, [r0, #-0] │ │ │ │ - ldc2 2, cr15, [ip, #588] @ 0x24c │ │ │ │ - mlaseq r2, r8, r1, sl │ │ │ │ + ldc2l 2, cr15, [ip, #-588] @ 0xfffffdb4 │ │ │ │ + eorseq sl, r2, r8, lsl r1 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 0xdd788 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0040f8cc │ │ │ │ blmi 0xff30e574 │ │ │ │ @@ -18635,29 +18635,29 @@ │ │ │ │ blhi 0x45db38 │ │ │ │ blhi 0x4ddb3c │ │ │ │ blhi 0x55db40 │ │ │ │ blhi 0x5ddb44 │ │ │ │ blhi 0x65db48 │ │ │ │ blhi 0x6ddb4c │ │ │ │ blhi 0x75db50 │ │ │ │ - @ instruction: 0xff80f13a │ │ │ │ + @ instruction: 0xff44f13a │ │ │ │ strbmi r4, [r3], -sl, asr #12 │ │ │ │ strvs lr, [r0, -sp, asr #19] │ │ │ │ ldmdage ip, {r1, r3, r4, r8, fp, sp, pc} │ │ │ │ - @ instruction: 0xff78f13a │ │ │ │ + @ instruction: 0xff3cf13a │ │ │ │ @ instruction: 0x463b4632 │ │ │ │ stmdage lr, {r2, r4, r8, fp, sp, pc} │ │ │ │ strls r9, [r1, -r0, lsl #12] │ │ │ │ - @ instruction: 0xff70f13a │ │ │ │ + @ instruction: 0xff34f13a │ │ │ │ strbmi r4, [r3], -sl, asr #12 │ │ │ │ ldmdage r2, {r4, r8, fp, sp, pc} │ │ │ │ andls pc, r0, sp, asr #17 │ │ │ │ andhi pc, r4, sp, asr #17 │ │ │ │ stmdaeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ - @ instruction: 0xff64f13a │ │ │ │ + @ instruction: 0xff28f13a │ │ │ │ mrcls 15, 0, r9, cr8, cr12, {0} │ │ │ │ stmdbeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ andsne lr, sl, #3620864 @ 0x374000 │ │ │ │ ldmib sp, {r1, r2, r4, r5, r6, r7, r8, fp, ip}^ │ │ │ │ @ instruction: 0x96053016 │ │ │ │ mrcls 15, 0, r9, cr13, cr9, {0} │ │ │ │ @ instruction: 0x0e06eb57 │ │ │ │ @@ -18699,15 +18699,15 @@ │ │ │ │ svclt 0x0000e6e5 │ │ │ │ ... │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ stmdage ip, {r0, r1, r6, r9, sl, lr} │ │ │ │ stmdbge sl, {r1, r3, r6, r9, sl, lr} │ │ │ │ andls pc, r0, sp, asr #17 │ │ │ │ andhi pc, r4, sp, asr #17 │ │ │ │ - mrc2 1, 7, pc, cr14, cr10, {1} │ │ │ │ + mcr2 1, 6, pc, cr2, cr10, {1} @ │ │ │ │ ldrdcc lr, [sl], -sp │ │ │ │ @ instruction: 0x670ce9dd │ │ │ │ @ instruction: 0xf04fe6cf │ │ │ │ @ instruction: 0xf04f0b00 │ │ │ │ @ instruction: 0xf8cd33ff │ │ │ │ movwls fp, #28680 @ 0x7008 │ │ │ │ strmi pc, [r0, -r7, lsr #32] │ │ │ │ @@ -18781,28 +18781,28 @@ │ │ │ │ orrmi pc, r0, #1124073472 @ 0x43000000 │ │ │ │ ldrb r8, [fp, #11] │ │ │ │ vst2.8 {d24-d25}, [pc], fp │ │ │ │ @ instruction: 0xf0437282 │ │ │ │ andhi r0, fp, r2, lsl #6 │ │ │ │ andcs pc, r0, ip, lsr #17 │ │ │ │ @ instruction: 0x2000e6b3 │ │ │ │ - bicsmi pc, ip, r8, asr #12 │ │ │ │ + cmppmi ip, r8, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ andls r4, r0, r9, lsl #22 │ │ │ │ adcsvs pc, r9, #64, 4 │ │ │ │ - @ instruction: 0xff04f226 │ │ │ │ - blx 0xf5f1ce │ │ │ │ - teqppl r8, r8, asr #12 @ p-variant is OBSOLETE │ │ │ │ + cdp2 2, 12, cr15, cr8, cr6, {1} │ │ │ │ + blx 0xfff5f1cc │ │ │ │ + @ instruction: 0x41b8f648 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - subspl pc, r8, r8, asr #12 │ │ │ │ + sbcsmi pc, r8, r8, asr #12 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ rsbscs r4, pc, #2048 @ 0x800 │ │ │ │ - @ instruction: 0xf9e2f25e │ │ │ │ - eorseq sl, r2, r0, asr #3 │ │ │ │ - ldrsbteq r9, [r2], -r0 │ │ │ │ + @ instruction: 0xf9a2f25e │ │ │ │ + eorseq sl, r2, r0, asr #2 │ │ │ │ + eorseq r9, r2, r0, asr ip │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 0xddc60 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0080f8cc │ │ │ │ stmdavc r7, {r0, r2, r4, r7, ip, sp, pc} │ │ │ │ strcs r7, [r1], #-2061 @ 0xfffff7f3 │ │ │ │ @@ -18848,19 +18848,19 @@ │ │ │ │ addhi pc, r1, r0, lsl #1 │ │ │ │ bl 0x1e6e460 │ │ │ │ svclt 0x00280305 │ │ │ │ ldrbtcc pc, [pc], #79 @ 0x22868 @ │ │ │ │ strtmi sp, [sl], -r6, lsl #4 │ │ │ │ ldrtmi r2, [r8], -r0, lsl #6 │ │ │ │ vmax.s16 q10, q2, │ │ │ │ - @ instruction: 0x4604f99f │ │ │ │ + strmi pc, [r4], -r3, ror #18 │ │ │ │ @ instruction: 0x462b4632 │ │ │ │ ldmdage r0, {r1, r2, r3, r8, fp, sp, pc} │ │ │ │ strge lr, [r0], #-2509 @ 0xfffff633 │ │ │ │ - stc2l 1, cr15, [ip, #232] @ 0xe8 │ │ │ │ + ldc2 1, cr15, [r0, #232] @ 0xe8 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ andscc lr, r0, #3620864 @ 0x374000 │ │ │ │ ldrdne lr, [lr], -sp │ │ │ │ movweq lr, #15292 @ 0x3bbc │ │ │ │ andeq lr, r2, #120, 22 @ 0x1e000 │ │ │ │ @ instruction: 0xf04fbf38 │ │ │ │ bne 0x1e658a8 │ │ │ │ @@ -18880,24 +18880,24 @@ │ │ │ │ blle 0xffb664dc │ │ │ │ bl 0x1c6d0e0 │ │ │ │ svclt 0x00240305 │ │ │ │ rscscc pc, pc, pc, asr #32 │ │ │ │ andle r2, r4, #0, 2 │ │ │ │ movwcs r4, #1552 @ 0x610 │ │ │ │ vmax.s16 d20, d4, d26 │ │ │ │ - msrmi CPSR_c, #1556480 @ 0x17c000 │ │ │ │ + msrmi CPSR_c, #573440 @ 0x8c000 │ │ │ │ @ instruction: 0xf1712802 │ │ │ │ svclt 0x003c0300 │ │ │ │ tstcs r0, r2 │ │ │ │ @ instruction: 0xf1413802 │ │ │ │ @ instruction: 0x463231ff │ │ │ │ stmib sp, {r0, r1, r3, r5, r9, sl, lr}^ │ │ │ │ ldmib sp, {r8}^ │ │ │ │ @ instruction: 0xf13a1003 │ │ │ │ - ldmib sp, {r0, r1, r7, r8, sl, fp, ip, sp, lr, pc}^ │ │ │ │ + ldmib sp, {r0, r1, r2, r6, r8, sl, fp, ip, sp, lr, pc}^ │ │ │ │ andcs r1, r0, ip, lsl #6 │ │ │ │ bne 0x108914c │ │ │ │ movweq lr, #15224 @ 0x3b78 │ │ │ │ andcs fp, r1, r8, lsr pc │ │ │ │ bne 0x4a9418 │ │ │ │ b 0x11e4b70 │ │ │ │ ldmeq fp, {r0, r1, r7, r8, r9, sl, ip, sp, lr} │ │ │ │ @@ -19003,20 +19003,20 @@ │ │ │ │ @ instruction: 0xf08033ff │ │ │ │ svccs 0x000080d0 │ │ │ │ movweq lr, #23412 @ 0x5b74 │ │ │ │ @ instruction: 0xf04fbf28 │ │ │ │ andle r3, r6, #1044480 @ 0xff000 │ │ │ │ movwcs r4, #1578 @ 0x62a │ │ │ │ @ instruction: 0x46214638 │ │ │ │ - @ instruction: 0xf866f254 │ │ │ │ + @ instruction: 0xf82af254 │ │ │ │ movwcs r4, #1666 @ 0x682 │ │ │ │ stmdbge lr, {r1, r4, r5, r9, sl, lr} │ │ │ │ stmib sp, {r4, fp, sp, pc}^ │ │ │ │ strtmi r3, [fp], -r0, lsl #20 │ │ │ │ - ldc2 1, cr15, [r2], {58} @ 0x3a │ │ │ │ + mrrc2 1, 3, pc, r6, cr10 @ │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ ldrdcc lr, [lr, -sp] │ │ │ │ @ instruction: 0x2010e9dd │ │ │ │ andeq lr, r2, #194560 @ 0x2f800 │ │ │ │ andeq lr, r0, r8, ror fp │ │ │ │ @ instruction: 0xf04fbf38 │ │ │ │ bne 0xffee631c │ │ │ │ @@ -19037,28 +19037,28 @@ │ │ │ │ @ instruction: 0xf1bc4619 │ │ │ │ blle 0xffaa6758 │ │ │ │ bl 0x1c6cb5c │ │ │ │ svclt 0x00240305 │ │ │ │ @ instruction: 0xf06f4653 │ │ │ │ @ instruction: 0xf0800002 │ │ │ │ movwcs r8, #130 @ 0x82 │ │ │ │ - vmax.s16 d20, d4, d26 │ │ │ │ - b 0x10a0bf8 │ │ │ │ + vmax.s16 d20, d3, d26 │ │ │ │ + b 0x10a2b08 │ │ │ │ stmdacs r3, {r1, r3, r9, fp} │ │ │ │ movweq pc, #378 @ 0x17a @ │ │ │ │ andcs sp, r0, #116, 4 @ 0x40000007 │ │ │ │ beq 0x5f2a8 │ │ │ │ @ instruction: 0x46934613 │ │ │ │ msreq CPSR_, r9, lsl #2 │ │ │ │ @ instruction: 0xf1aa9109 │ │ │ │ tstls r8, r0, lsr #2 │ │ │ │ movwcs lr, #2509 @ 0x9cd │ │ │ │ ldmib sp, {r1, r4, r5, r9, sl, lr}^ │ │ │ │ strtmi r1, [fp], -r3 │ │ │ │ - ldc2 1, cr15, [lr], #-232 @ 0xffffff18 │ │ │ │ + stc2 1, cr15, [r2], {58} @ 0x3a │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ movwcs lr, #51677 @ 0xc9dd │ │ │ │ ldrdne lr, [sl], -sp │ │ │ │ andeq lr, r2, #188, 22 @ 0x2f000 │ │ │ │ movweq lr, #15224 @ 0x3b78 │ │ │ │ @ instruction: 0xf04fbf38 │ │ │ │ ldrmi r0, [lr], r1, lsl #24 │ │ │ │ @@ -19140,21 +19140,21 @@ │ │ │ │ orrmi pc, r0, #1124073472 @ 0x43000000 │ │ │ │ blls 0x202d40 │ │ │ │ stccs 8, cr7, [r4, #-116] @ 0xffffff8c │ │ │ │ mrcge 4, 5, APSR_nzcv, cr8, cr15, {1} │ │ │ │ ldmdavc fp, {r0, r2, r8, r9, fp, ip, pc} │ │ │ │ @ instruction: 0xf43f2b01 │ │ │ │ @ instruction: 0xf648aeb3 │ │ │ │ - vmvn.i32 d22, #0 @ 0x00000000 │ │ │ │ + vrshr.s64 d21, d16, #64 │ │ │ │ @ instruction: 0xf648022d │ │ │ │ - vsra.s64 q10, q6, #64 │ │ │ │ + vorr.i32 q10, #12 @ 0x0000000c │ │ │ │ andls r0, r0, #1073741835 @ 0x4000000b │ │ │ │ blmi 0xdaad1c │ │ │ │ subcc pc, sl, #64, 4 │ │ │ │ - ldc2 2, cr15, [r0], #-152 @ 0xffffff68 │ │ │ │ + blx 0xffd5f5be │ │ │ │ andeq lr, r0, #339968 @ 0x53000 │ │ │ │ blx 0xfec56e2c │ │ │ │ cmnplt r8, r0, lsl #5 @ p-variant is OBSOLETE │ │ │ │ msreq CPSR_, r2, lsr #3 │ │ │ │ @ instruction: 0xf502fa00 │ │ │ │ @ instruction: 0xf101fa03 │ │ │ │ @ instruction: 0xf1c2430d │ │ │ │ @@ -19187,29 +19187,29 @@ │ │ │ │ mcrlt 7, 2, pc, cr14, cr14, {7} @ │ │ │ │ movwcs r9, #6661 @ 0x1a05 │ │ │ │ @ instruction: 0xe65b7013 │ │ │ │ blge 0x2cf2dc │ │ │ │ movwls r4, #14041 @ 0x36d9 │ │ │ │ stmdaeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ movwls sl, #19212 @ 0x4b0c │ │ │ │ - @ instruction: 0xf293e671 │ │ │ │ - adcsmi pc, r2, #1507328 @ 0x170000 │ │ │ │ + @ instruction: 0xf292e671 │ │ │ │ + adcsmi pc, r2, #860 @ 0x35c │ │ │ │ svclt 0x002c41ab │ │ │ │ bleq 0x9ef10 │ │ │ │ bleq 0x5ef14 │ │ │ │ @ instruction: 0xf648e5d6 │ │ │ │ - vbic.i32 d21, #8 @ 0x00000008 │ │ │ │ + vsra.s64 d20, d24, #64 │ │ │ │ @ instruction: 0xf648012d │ │ │ │ - vmov.i32 , #8 @ 0x00000008 │ │ │ │ + vshr.s64 q10, q4, #64 │ │ │ │ blmi 0x122ea0 │ │ │ │ vqsub.s16 q9, , │ │ │ │ - svclt 0x0000feb5 │ │ │ │ - ldrsbteq sl, [r2], -r0 │ │ │ │ + svclt 0x0000fe75 │ │ │ │ + eorseq sl, r2, r0, asr r1 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ - ldrsbteq r9, [r2], -r0 │ │ │ │ + eorseq r9, r2, r0, asr ip │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ mulgt r0, r0, r8 │ │ │ │ @ instruction: 0xf8912601 │ │ │ │ addlt r8, r5, r0 │ │ │ │ @@ -19236,15 +19236,15 @@ │ │ │ │ svclt 0x00210307 │ │ │ │ b 0x13e4f80 │ │ │ │ b 0x1101178 │ │ │ │ stmdaeq r9, {r0, r6, r7, ip, sp, lr}^ │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ @ instruction: 0xf04fbf38 │ │ │ │ vadd.i16 d16, d3, d0 │ │ │ │ - @ instruction: 0x4606fe95 │ │ │ │ + @ instruction: 0x4606fe59 │ │ │ │ @ instruction: 0x46404691 │ │ │ │ movwgt pc, #27556 @ 0x6ba4 @ │ │ │ │ blx 0x13461a │ │ │ │ bl 0x1cafaa0 │ │ │ │ andsle r0, r5, #-1073741824 @ 0xc0000000 │ │ │ │ stmdaeq r8, {r2, r4, r8, r9, fp, sp, lr, pc} │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @@ -19256,15 +19256,15 @@ │ │ │ │ @ instruction: 0xf00e0203 │ │ │ │ svclt 0x00280201 │ │ │ │ bcs 0x2b6c8 │ │ │ │ cdpcc 1, 0, cr13, cr1, cr13, {2} │ │ │ │ @ instruction: 0x000cebb0 │ │ │ │ bl 0x1a747bc │ │ │ │ movwcs r0, #259 @ 0x103 │ │ │ │ - mcr2 2, 3, pc, cr12, cr3, {2} @ │ │ │ │ + mrc2 2, 1, pc, cr0, cr3, {2} │ │ │ │ andcs r4, r0, r3, lsl #12 │ │ │ │ ldrmi r4, [r0], r9, lsl #13 │ │ │ │ vmlagt.f64 d15, d19, d20 │ │ │ │ blx 0x13446e │ │ │ │ bl 0x1cde6f4 │ │ │ │ andsle r0, r3, #57344 @ 0xe000 │ │ │ │ stmdane r0!, {r0, r7, r9, sl, lr} │ │ │ │ @@ -19343,29 +19343,29 @@ │ │ │ │ ldrdvs r0, [sl], #152 @ 0x98 @ │ │ │ │ movweq pc, #835 @ 0x343 @ │ │ │ │ stmib r5, {r3, r5, r6, ip, sp, lr}^ │ │ │ │ str r1, [sp, r1, lsl #6] │ │ │ │ pop {r0, r2, ip, sp, pc} │ │ │ │ @ instruction: 0xf7fe4ff0 │ │ │ │ @ instruction: 0xf648bd0b │ │ │ │ - vrshr.s64 , q6, #64 │ │ │ │ + vmov.i32 , #3072 @ 0x00000c00 │ │ │ │ @ instruction: 0xf648022d │ │ │ │ - vsra.s64 q10, q6, #64 │ │ │ │ + vorr.i32 q10, #12 @ 0x0000000c │ │ │ │ andls r0, r0, #1073741835 @ 0x4000000b │ │ │ │ blmi 0x2349c8 │ │ │ │ andscc pc, fp, #64, 4 │ │ │ │ - blx 0xfe6df8e8 │ │ │ │ - teqppl r8, r8, asr #12 @ p-variant is OBSOLETE │ │ │ │ + blx 0x17df8e8 │ │ │ │ + @ instruction: 0x41b8f648 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - subspl pc, r8, r8, asr #12 │ │ │ │ + sbcsmi pc, r8, r8, asr #12 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ rsbscs r4, pc, #2048 @ 0x800 │ │ │ │ - ldc2l 2, cr15, [sl, #-372]! @ 0xfffffe8c │ │ │ │ - mlaseq r2, ip, sp, r9 │ │ │ │ - ldrsbteq r9, [r2], -r0 │ │ │ │ + ldc2 2, cr15, [sl, #-372]! @ 0xfffffe8c │ │ │ │ + eorseq r9, r2, ip, lsl sp │ │ │ │ + eorseq r9, r2, r0, asr ip │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb7a278 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ blmi 0x16e6fa0 │ │ │ │ @ instruction: 0xf891b08a │ │ │ │ strcs ip, [r1], -r0 │ │ │ │ movwls r6, #38939 @ 0x981b │ │ │ │ @@ -19385,15 +19385,15 @@ │ │ │ │ svclt 0x0044cc04 │ │ │ │ orrmi pc, r0, #1124073472 @ 0x43000000 │ │ │ │ stmib sp, {r0, r1, r4, pc}^ │ │ │ │ ldmib r1, {r1, r2, sl, fp, lr, pc}^ │ │ │ │ stmib sp, {r1, r8, r9, sp}^ │ │ │ │ stmdbge r4, {r8, r9, sp} │ │ │ │ movwcs lr, #10708 @ 0x29d4 │ │ │ │ - @ instruction: 0xf9a0f13a │ │ │ │ + @ instruction: 0xf964f13a │ │ │ │ andcc lr, r6, #3620864 @ 0x374000 │ │ │ │ tstmi r3, #6356992 @ 0x610000 │ │ │ │ andcc lr, r4, #3620864 @ 0x374000 │ │ │ │ svclt 0x001860e2 │ │ │ │ movweq pc, #4163 @ 0x1043 @ │ │ │ │ bcs 0x3b384 │ │ │ │ strmi r6, [r1], #-2152 @ 0xfffff798 │ │ │ │ @@ -19418,21 +19418,21 @@ │ │ │ │ ldrbeq r2, [sl], r0 │ │ │ │ movwcs fp, #20290 @ 0x4f42 │ │ │ │ andvc r7, r3, r6, asr #32 │ │ │ │ @ instruction: 0xf013d4de │ │ │ │ svclt 0x001e0002 │ │ │ │ movwcs r7, #4198 @ 0x1066 │ │ │ │ bicsle r7, r7, r3, lsr #32 │ │ │ │ - andsvs pc, r4, #72, 12 @ 0x4800000 │ │ │ │ + addspl pc, r4, #72, 12 @ 0x4800000 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ - bicsmi pc, ip, r8, asr #12 │ │ │ │ + cmppmi ip, r8, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ vhsub.s8 d25, d0, d0 │ │ │ │ blmi 0x7abacc │ │ │ │ - blx 0x15fa14 │ │ │ │ + @ instruction: 0xf9c8f226 │ │ │ │ ldmdahi r2, {r0, r1, r4, r6, r8, r9, fp, ip, sp, lr} │ │ │ │ addvc pc, r0, #1107296256 @ 0x42000000 │ │ │ │ andeq pc, r1, #66 @ 0x42 │ │ │ │ andcs pc, r0, lr, lsr #17 │ │ │ │ ldreq fp, [sl], -fp, lsl #6 │ │ │ │ tstpeq r0, r3, asr #6 @ p-variant is OBSOLETE │ │ │ │ cmnpmi pc, r1, lsr #32 @ p-variant is OBSOLETE │ │ │ │ @@ -19446,24 +19446,24 @@ │ │ │ │ blmi 0x39d068 │ │ │ │ blls 0x27d22c │ │ │ │ @ instruction: 0xf04f405c │ │ │ │ mrsle r0, LR_abt │ │ │ │ pop {r1, r3, ip, sp, pc} │ │ │ │ @ instruction: 0xf7fe4070 │ │ │ │ @ instruction: 0xf292bc3d │ │ │ │ - @ instruction: 0xf648fe13 │ │ │ │ - vbic.i32 d21, #8 @ 0x00000008 │ │ │ │ + @ instruction: 0xf648fdd3 │ │ │ │ + vsra.s64 d20, d24, #64 │ │ │ │ @ instruction: 0xf648012d │ │ │ │ - vmov.i32 , #8 @ 0x00000008 │ │ │ │ + vshr.s64 q10, q4, #64 │ │ │ │ blmi 0x123298 │ │ │ │ vqsub.s16 q9, , │ │ │ │ - svclt 0x0000fcb9 │ │ │ │ + svclt 0x0000fc79 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ - eorseq r9, r2, ip, asr #30 │ │ │ │ - ldrsbteq r9, [r2], -r0 │ │ │ │ + eorseq r9, r2, ip, asr #29 │ │ │ │ + eorseq r9, r2, r0, asr ip │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0080f8cc │ │ │ │ bmi 0xfedb4a68 │ │ │ │ @ instruction: 0x4604b098 │ │ │ │ andsls r6, r7, #1179648 @ 0x120000 │ │ │ │ @@ -19500,15 +19500,15 @@ │ │ │ │ ldrmi r3, [r3], #-769 @ 0xfffffcff │ │ │ │ ldmib r1, {r0, r1, r2, r8, r9, ip, pc}^ │ │ │ │ stmib sp, {r1, r8, r9, sp}^ │ │ │ │ stmdbge r8, {r8, r9, sp} │ │ │ │ @ instruction: 0xf88d7863 │ │ │ │ ldmib r4, {r0, r3, r4, ip, sp}^ │ │ │ │ @ instruction: 0xf13a2302 │ │ │ │ - ldmib sp, {r0, r1, r3, r4, r5, r7, fp, ip, sp, lr, pc}^ │ │ │ │ + ldmib sp, {r0, r1, r2, r3, r4, r5, r6, fp, ip, sp, lr, pc}^ │ │ │ │ bls 0x1ef6d0 │ │ │ │ blle 0x52d6b4 │ │ │ │ @ instruction: 0x0c0ae9dd │ │ │ │ bcc 0x74d94 │ │ │ │ stmdane r0, {r0, r1, r2, r9, ip, pc} │ │ │ │ @ instruction: 0x0c0ceb5c │ │ │ │ @ instruction: 0x0c0ae9cd │ │ │ │ @@ -19777,79 +19777,79 @@ │ │ │ │ ldmdavc sl!, {r0, r1, r2, r5, r6, ip, lr, pc} │ │ │ │ addsmi r2, r0, r1 │ │ │ │ andeq pc, ip, r0, lsl r0 @ │ │ │ │ bcs 0x97c4c │ │ │ │ mcrge 4, 7, pc, cr4, cr15, {1} @ │ │ │ │ @ instruction: 0xf43f2a04 │ │ │ │ @ instruction: 0xf648af57 │ │ │ │ - vsubl.s8 q11, d16, d8 │ │ │ │ + vsubl.s8 q11, d0, d8 │ │ │ │ @ instruction: 0xf648022d │ │ │ │ - vsra.s64 q10, q6, #64 │ │ │ │ + vorr.i32 q10, #12 @ 0x0000000c │ │ │ │ andls r0, r0, #1073741835 @ 0x4000000b │ │ │ │ adccs pc, r1, #64, 4 │ │ │ │ vpadd.i32 d4, d5, d24 │ │ │ │ - ldmdavc fp!, {r0, r1, r2, r4, r5, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + ldmdavc fp!, {r0, r1, r3, r4, r5, r6, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ svclt 0x00182b05 │ │ │ │ bicle r4, r6, r8, lsr r6 │ │ │ │ mulcc sp, r8, r8 │ │ │ │ @ instruction: 0xf47f2b00 │ │ │ │ @ instruction: 0xf648af2b │ │ │ │ - vbic.i32 d21, #8 @ 0x00000008 │ │ │ │ + vsra.s64 d20, d24, #64 │ │ │ │ @ instruction: 0xf648012d │ │ │ │ - vmov.i32 , #8 @ 0x00000008 │ │ │ │ + vshr.s64 q10, q4, #64 │ │ │ │ blmi 0xbe37f0 │ │ │ │ vqsub.s16 q9, , │ │ │ │ - @ instruction: 0xf998fa0d │ │ │ │ + @ instruction: 0xf998f9cd │ │ │ │ @ instruction: 0xf8981007 │ │ │ │ stmdbcs r0, {r0, r1, r2, sp} │ │ │ │ @ instruction: 0xf8b8bfa1 │ │ │ │ vst4.8 {d17-d20}, [r1], r0 │ │ │ │ @ instruction: 0xf0417180 │ │ │ │ @ instruction: 0xf8a80101 │ │ │ │ blcs 0x27760 │ │ │ │ @ instruction: 0xf022d1de │ │ │ │ blcs 0xa4568 │ │ │ │ blcs 0x117ad4 │ │ │ │ blcs 0x97abc │ │ │ │ ldrtmi fp, [r8], -r4, lsl #30 │ │ │ │ addsle r7, sl, fp, lsr r8 │ │ │ │ @ instruction: 0xf6482000 │ │ │ │ - vsra.s64 q10, q6, #64 │ │ │ │ + vorr.i32 q10, #12 @ 0x0000000c │ │ │ │ blmi 0x7a3c38 │ │ │ │ mulls r0, pc, r2 @ │ │ │ │ - cdp2 2, 15, cr15, cr12, cr5, {1} │ │ │ │ + cdp2 2, 12, cr15, cr0, cr5, {1} │ │ │ │ stmdage r6, {r0, r3, r4, r7, r9, fp, ip} │ │ │ │ @ instruction: 0xf7f19303 │ │ │ │ tstpcs r0, r3, lsr #16 @ p-variant is OBSOLETE │ │ │ │ strmi r9, [fp], -r3, lsl #20 │ │ │ │ ldm r7, {r3, r5, r6, r9, sl, sp, lr, pc} │ │ │ │ stm r4, {r0, r1, r2, r3} │ │ │ │ ldrb r0, [pc, #15]! @ 0x237b7 │ │ │ │ orrmi pc, r0, #67 @ 0x43 │ │ │ │ vqshl.s64 d14, d1, #18 │ │ │ │ - @ instruction: 0xf648fb23 │ │ │ │ - vmov.i32 d22, #262144 @ 0x00040000 │ │ │ │ + @ instruction: 0xf648fae3 │ │ │ │ + @ instruction: 0xf2c05494 │ │ │ │ @ instruction: 0xf648042d │ │ │ │ - vsra.s64 q10, q6, #64 │ │ │ │ + vorr.i32 q10, #12 @ 0x0000000c │ │ │ │ blmi 0x323c78 │ │ │ │ eorvc pc, r5, #1325400064 @ 0x4f000000 │ │ │ │ vshl.s32 d9, d0, d5 │ │ │ │ - @ instruction: 0xf7f9fedb │ │ │ │ + @ instruction: 0xf7f9fe9f │ │ │ │ @ instruction: 0xf648fd0f │ │ │ │ - vsra.s64 q10, q6, #64 │ │ │ │ + vorr.i32 q10, #12 @ 0x0000000c │ │ │ │ @ instruction: 0xf648012d │ │ │ │ - vmla.i d22, d0, d0[6] │ │ │ │ + vmla.i d21, d16, d0[6] │ │ │ │ blmi 0x1e3898 │ │ │ │ vhsub.s16 d18, d29, d22 │ │ │ │ - svclt 0x0000f9b9 │ │ │ │ + svclt 0x0000f979 │ │ │ │ ... │ │ │ │ - eorseq sl, r2, r0, lsl r2 │ │ │ │ - ldrsbteq r9, [r2], -r0 │ │ │ │ - eorseq sl, r2, r0, ror #3 │ │ │ │ - ldrshteq sl, [r2], -r8 │ │ │ │ + mlaseq r2, r0, r1, sl │ │ │ │ + eorseq r9, r2, r0, asr ip │ │ │ │ + eorseq sl, r2, r0, ror #2 │ │ │ │ + eorseq sl, r2, r8, ror r1 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb7aa0c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ blvc 0x12e77f4 │ │ │ │ vrhadd.u8 , , │ │ │ │ ldreq r0, [sl], -r0, lsl #2 │ │ │ │ ldmibeq r9, {r0, sp, lr}^ │ │ │ │ @@ -19860,21 +19860,21 @@ │ │ │ │ subvs r4, r3, r0, lsl #6 │ │ │ │ mvnsvc pc, #74448896 @ 0x4700000 │ │ │ │ biccc lr, r1, #274432 @ 0x43000 │ │ │ │ tstcs r0, r3, lsl #2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf648bd08 │ │ │ │ - vbic.i32 d21, #8 @ 0x00000008 │ │ │ │ + vsra.s64 d20, d24, #64 │ │ │ │ @ instruction: 0xf648012d │ │ │ │ - vmov.i32 , #8 @ 0x00000008 │ │ │ │ + vshr.s64 q10, q4, #64 │ │ │ │ blmi 0xa3910 │ │ │ │ vqsub.s16 q9, , │ │ │ │ - svclt 0x0000f97d │ │ │ │ - ldrsbteq r9, [r2], -r0 │ │ │ │ + svclt 0x0000f93d │ │ │ │ + eorseq r9, r2, r0, asr ip │ │ │ │ mvnsvc pc, #74448896 @ 0x4700000 │ │ │ │ bl 0x10fa80 │ │ │ │ ldmdbvc r3, {r0, r6, r7, r8, ip, sp} │ │ │ │ andcs r4, r0, r4, lsl #13 │ │ │ │ ldrbeq r9, [fp, r2] │ │ │ │ @ instruction: 0xf1039000 │ │ │ │ andls r4, r3, r0, lsl #6 │ │ │ │ @@ -20137,21 +20137,21 @@ │ │ │ │ stm ip, {r0, r1, r2, r3, r8, r9, fp, lr, pc} │ │ │ │ strbtmi r0, [r0], -pc │ │ │ │ @ instruction: 0x4008e8bd │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf6484770 │ │ │ │ - vbic.i32 d21, #8 @ 0x00000008 │ │ │ │ + vsra.s64 d20, d24, #64 │ │ │ │ @ instruction: 0xf648012d │ │ │ │ - vaddl.s8 q11, d16, d20 │ │ │ │ + vaddl.s8 q11, d0, d20 │ │ │ │ blmi 0xa3d64 │ │ │ │ sbcsvc pc, sp, #1325400064 @ 0x4f000000 │ │ │ │ - @ instruction: 0xff52f25c │ │ │ │ - eorseq sl, r2, r8, lsr #4 │ │ │ │ + @ instruction: 0xff12f25c │ │ │ │ + eorseq sl, r2, r8, lsr #3 │ │ │ │ @ instruction: 0x4604b510 │ │ │ │ addlt r4, r4, lr, lsl #13 │ │ │ │ @ instruction: 0xc018f8dd │ │ │ │ andeq lr, pc, sp, lsl #17 │ │ │ │ muleq pc, ip, r8 @ │ │ │ │ bllt 0xa4a8e0 │ │ │ │ mulne lr, ip, r8 │ │ │ │ @@ -20571,18 +20571,18 @@ │ │ │ │ blmi 0x26338c │ │ │ │ blls 0x2fe3bc │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, SP_abt │ │ │ │ andcs fp, r0, #12 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldcllt 12, cr0, [r0, #-0] │ │ │ │ - stc2l 2, cr15, [r6, #-580] @ 0xfffffdbc │ │ │ │ - mlaseq r2, r8, r1, sl │ │ │ │ + stc2 2, cr15, [r6, #-580] @ 0xfffffdbc │ │ │ │ + eorseq sl, r2, r8, lsl r1 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ - eorseq sl, r2, r0, ror r1 │ │ │ │ + ldrshteq sl, [r2], -r0 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb7b580 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, ip, r0, asr #31 │ │ │ │ ldrmi r4, [r6], -ip, lsl #13 │ │ │ │ strcs r4, [r0], #-2599 @ 0xfffff5d9 │ │ │ │ vfnmavc.f32 s29, s24, s30 │ │ │ │ @@ -20619,18 +20619,18 @@ │ │ │ │ blmi 0x2632cc │ │ │ │ blls 0x2fe47c │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, SP_abt │ │ │ │ andcs fp, r0, #12 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldcllt 12, cr0, [r0, #-0] │ │ │ │ - stc2l 2, cr15, [r6], #580 @ 0x244 │ │ │ │ - mlaseq r2, r8, r1, sl │ │ │ │ + stc2 2, cr15, [r6], #580 @ 0x244 │ │ │ │ + eorseq sl, r2, r8, lsl r1 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ - eorseq sl, r2, r0, ror r1 │ │ │ │ + ldrshteq sl, [r2], -r0 │ │ │ │ @ instruction: 0xf7f22300 │ │ │ │ svclt 0x0000be2f │ │ │ │ @ instruction: 0xf7f22301 │ │ │ │ svclt 0x0000be2b │ │ │ │ vst4.32 {d27-d30}, [pc], r2 │ │ │ │ ldrlt r5, [r0, #-3200] @ 0xfffff380 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ @@ -20654,15 +20654,15 @@ │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ strtmi sp, [r0], -sl, lsl #2 │ │ │ │ pop {r1, r3, ip, sp, pc} │ │ │ │ andlt r4, r2, r0, lsl r0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ - stc2 2, cr15, [r0], #580 @ 0x244 │ │ │ │ + stc2l 2, cr15, [r0], #-580 @ 0xfffffdbc │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ vst4.32 {d27-d30}, [pc], r2 │ │ │ │ ldrlt r5, [r0, #-3200] @ 0xfffff380 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ strmi fp, [r4], -sl, lsl #1 │ │ │ │ @ instruction: 0xf10da910 │ │ │ │ @@ -20683,15 +20683,15 @@ │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ strtmi sp, [r0], -sl, lsl #2 │ │ │ │ pop {r1, r3, ip, sp, pc} │ │ │ │ andlt r4, r2, r0, lsl r0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ - stc2l 2, cr15, [r6], #-580 @ 0xfffffdbc │ │ │ │ + stc2 2, cr15, [r6], #-580 @ 0xfffffdbc │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ vst4.32 {d27-d30}, [pc], r2 │ │ │ │ strlt r5, [r0, #-3200] @ 0xfffff380 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ smlabbcs r0, sp, r0, fp │ │ │ │ movwcs lr, #59853 @ 0xe9cd │ │ │ │ @@ -20712,15 +20712,15 @@ │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, sp, r9, lsl #2 │ │ │ │ bl 0x162700 │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ vqshl.s16 q2, q8, #1 │ │ │ │ - svclt 0x0000fc2d │ │ │ │ + svclt 0x0000fbed │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ vst4.32 {d27-d30}, [pc], r2 │ │ │ │ strlt r5, [r0, #-3200] @ 0xfffff380 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ smlabbcs r1, sp, r0, fp │ │ │ │ movwcs lr, #59853 @ 0xe9cd │ │ │ │ @@ -20741,15 +20741,15 @@ │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, sp, r9, lsl #2 │ │ │ │ bl 0x162774 │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ vqshl.s16 q2, q8, #1 │ │ │ │ - svclt 0x0000fbf3 │ │ │ │ + svclt 0x0000fbb3 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0088f8cc │ │ │ │ strcs fp, [r0, #-150] @ 0xffffff6a │ │ │ │ b 0x13f7504 │ │ │ │ @@ -20790,15 +20790,15 @@ │ │ │ │ stmib sp, {r4, r8, r9, ip, sp}^ │ │ │ │ @ instruction: 0xf0353312 │ │ │ │ cmple lr, r4, lsl #6 │ │ │ │ movwcs lr, #51677 @ 0xc9dd │ │ │ │ ldmdage r2, {r4, r8, fp, sp, pc} │ │ │ │ movwcs lr, #2509 @ 0x9cd │ │ │ │ movwcs lr, #35293 @ 0x89dd │ │ │ │ - mcr2 1, 5, pc, cr4, cr8, {1} @ │ │ │ │ + mcr2 1, 3, pc, cr8, cr8, {1} @ │ │ │ │ bls 0x50b324 │ │ │ │ tstmi r3, #114688 @ 0x1c000 │ │ │ │ bls 0x48b310 │ │ │ │ blls 0x43574c │ │ │ │ andeq pc, r1, r1, lsl #2 │ │ │ │ svclt 0x00189209 │ │ │ │ movweq pc, #4163 @ 0x1043 @ │ │ │ │ @@ -21028,21 +21028,21 @@ │ │ │ │ ldrb r2, [fp, -r1, lsl #6] │ │ │ │ blcs 0x363c4 │ │ │ │ rschi pc, sp, r0 │ │ │ │ bvc 0xfe86de80 │ │ │ │ strbeq pc, [r0, #-69] @ 0xffffffbb @ │ │ │ │ stmdbcs r0, {r0, r1, r3, r9, sl, lr} │ │ │ │ mcrge 4, 5, pc, cr14, cr15, {1} @ │ │ │ │ - bicsmi pc, ip, r8, asr #12 │ │ │ │ + cmppmi ip, r8, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - rscsmi pc, r8, r8, asr #12 │ │ │ │ + rsbsmi pc, r8, r8, asr #12 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ @ instruction: 0xf44f4ba9 │ │ │ │ vhsub.s16 , q14, q6 │ │ │ │ - @ instruction: 0x4603f85b │ │ │ │ + @ instruction: 0x4603f81b │ │ │ │ vaddw.u8 q9, , d1 │ │ │ │ @ instruction: 0xf5a00015 │ │ │ │ movwmi r1, #4224 @ 0x1080 │ │ │ │ tstcs r1, r4, lsl pc │ │ │ │ bl 0xecebc │ │ │ │ ldrb r5, [r4, -r1, lsl #6]! │ │ │ │ tsteq r1, lr, lsl fp │ │ │ │ @@ -21147,95 +21147,95 @@ │ │ │ │ streq pc, [r4, #-69] @ 0xffffffbb │ │ │ │ andcs r2, r2, #4, 6 @ 0x10000000 │ │ │ │ strcs lr, [r0, #-1569] @ 0xfffff9df │ │ │ │ svccs 0x0001e6f2 │ │ │ │ svccs 0x0004d05d │ │ │ │ ldmdavc r0, {r3, r8, r9, sl, fp, ip, sp, pc}^ │ │ │ │ mcrge 4, 7, pc, cr14, cr15, {1} @ │ │ │ │ - bicsmi pc, ip, r8, asr #12 │ │ │ │ + cmppmi ip, r8, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ @ instruction: 0xf44f4b35 │ │ │ │ strtmi r7, [r8], -r1, ror #5 │ │ │ │ vrshl.s32 d9, d0, d4 │ │ │ │ - blx 0xfece3e8c │ │ │ │ + blx 0xfece3d9c │ │ │ │ strcs pc, [r8, #-898] @ 0xfffffc7e │ │ │ │ cdpeq 1, 0, cr15, cr0, cr3, {6} │ │ │ │ strteq pc, [r0], -r3, lsl #2 │ │ │ │ vpmax.u8 d15, d3, d2 │ │ │ │ blx 0x8ae8a0 │ │ │ │ b 0x11244d0 │ │ │ │ adcsmi r0, r2, lr, lsl #6 │ │ │ │ @ instruction: 0xf1c69309 │ │ │ │ andls r0, r8, #40894464 @ 0x2700000 │ │ │ │ strbt r9, [r3], #1543 @ 0x607 │ │ │ │ strcs r2, [r5, -r0, lsr #10] │ │ │ │ blvc 0x185e030 │ │ │ │ @ instruction: 0xf47f2800 │ │ │ │ @ instruction: 0xf648af27 │ │ │ │ - vbic.i32 d21, #8 @ 0x00000008 │ │ │ │ + vsra.s64 d20, d24, #64 │ │ │ │ @ instruction: 0xf648012d │ │ │ │ - vmov.i32 , #8 @ 0x00000008 │ │ │ │ + vshr.s64 q10, q4, #64 │ │ │ │ blmi 0x864d7c │ │ │ │ vqsub.s16 q9, , │ │ │ │ - @ instruction: 0xf041ff47 │ │ │ │ + @ instruction: 0xf041ff07 │ │ │ │ ldrt r4, [pc], r0, lsl #3 │ │ │ │ andle r2, r9, r6, lsl #20 │ │ │ │ orrle r2, pc, r5, lsl #20 │ │ │ │ @ instruction: 0xf013aa0a │ │ │ │ @ instruction: 0xf47f0f0c │ │ │ │ ssat sl, #21, r7, lsl #26 │ │ │ │ - @ instruction: 0xf886f291 │ │ │ │ + @ instruction: 0xf846f291 │ │ │ │ movwpl lr, #35293 @ 0x89dd │ │ │ │ ldrdeq lr, [ip, -sp] │ │ │ │ svclt 0x0008428b │ │ │ │ andle r4, r7, r5, lsl #5 │ │ │ │ orrmi r4, fp, r5, lsl #5 │ │ │ │ bge 0x1d991c │ │ │ │ @ instruction: 0xf47f2f06 │ │ │ │ strb sl, [r6, -r4, lsr #29]! │ │ │ │ mvnsle r4, #244, 10 @ 0x3d000000 │ │ │ │ bge 0x2af52c │ │ │ │ mrcge 4, 4, APSR_nzcv, cr13, cr15, {3} │ │ │ │ ldmdavc r0, {r0, r1, r2, r3, r4, r6, r8, r9, sl, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf648e5cb │ │ │ │ - @ instruction: 0xf2c054b0 │ │ │ │ + vmvn.i32 d21, #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf648042d │ │ │ │ - vbic.i32 d21, #8 @ 0x00000008 │ │ │ │ + vsra.s64 d20, d24, #64 │ │ │ │ blmi 0x2251e4 │ │ │ │ andcs r2, r0, fp, lsr #5 │ │ │ │ vshl.s32 d9, d0, d4 │ │ │ │ - svclt 0x0000fc25 │ │ │ │ + svclt 0x0000fbe9 │ │ │ │ ... │ │ │ │ - eorseq r9, r2, r8, lsr #25 │ │ │ │ - eorseq r9, r2, r0, asr #25 │ │ │ │ - ldrsbteq r9, [r2], -r0 │ │ │ │ - eorseq r9, r2, r8, lsl #26 │ │ │ │ - andsvs pc, r4, #72, 12 @ 0x4800000 │ │ │ │ + eorseq r9, r2, r8, lsr #24 │ │ │ │ + eorseq r9, r2, r0, asr #24 │ │ │ │ + eorseq r9, r2, r0, asr ip │ │ │ │ + eorseq r9, r2, r8, lsl #25 │ │ │ │ + addspl pc, r4, #72, 12 @ 0x4800000 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ - bicsmi pc, ip, r8, asr #12 │ │ │ │ + cmppmi ip, r8, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ strtmi r9, [r8], -r0, lsl #4 │ │ │ │ vqdmulh.s d20, d0, d15 │ │ │ │ vqsub.s32 q1, q2, │ │ │ │ - andcs pc, r3, #2304 @ 0x900 │ │ │ │ + andcs pc, r3, #209920 @ 0x33400 │ │ │ │ str r2, [r1, -r8, lsl #6] │ │ │ │ @ instruction: 0xf6482000 │ │ │ │ - vsra.s64 q10, q6, #64 │ │ │ │ + vorr.i32 q10, #12 @ 0x0000000c │ │ │ │ blmi 0x2a5238 │ │ │ │ andls r2, r0, ip, ror #4 │ │ │ │ - blx 0xfff6161e │ │ │ │ + blx 0xff06161e │ │ │ │ @ instruction: 0xf6492000 │ │ │ │ - vrsra.s64 d20, d0, #64 │ │ │ │ + vorr.i32 d20, #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf6480332 │ │ │ │ - vsra.s64 q10, q6, #64 │ │ │ │ + vorr.i32 q10, #12 @ 0x0000000c │ │ │ │ vst4.8 {d16,d18,d20,d22}, [pc :128]! │ │ │ │ mulls r0, r7, r2 │ │ │ │ - blx 0xffbe163a │ │ │ │ - eorseq r9, r2, ip, asr #30 │ │ │ │ - ldrshteq r9, [r2], -r4 │ │ │ │ + blx 0xfece163a │ │ │ │ + eorseq r9, r2, ip, asr #29 │ │ │ │ + eorseq r9, r2, r4, ror ip │ │ │ │ ldmdahi r0, {r0, r1, r9, sl, lr} │ │ │ │ svceq 0x0010f010 │ │ │ │ @ instruction: 0xf892d068 │ │ │ │ @ instruction: 0xf1bcc002 │ │ │ │ cmnle r3, r0, lsl #30 │ │ │ │ mulgt fp, r2, r8 │ │ │ │ @ instruction: 0xf1bcb500 │ │ │ │ @@ -21427,18 +21427,18 @@ │ │ │ │ ldmdavs sl, {r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, fp, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, ip, r5, lsl #2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf290bd70 │ │ │ │ - svclt 0x0000fe95 │ │ │ │ - mlaseq r2, r8, r1, sl │ │ │ │ + svclt 0x0000fe55 │ │ │ │ + eorseq sl, r2, r8, lsl r1 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ - eorseq sl, r2, r0, ror r1 │ │ │ │ + ldrshteq sl, [r2], -r0 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0088f8cc │ │ │ │ strcs fp, [r0, #-150] @ 0xffffff6a │ │ │ │ b 0x13f7fc0 │ │ │ │ @ instruction: 0x46143cd0 │ │ │ │ @@ -21478,15 +21478,15 @@ │ │ │ │ stmib sp, {r4, r8, r9, ip, sp}^ │ │ │ │ @ instruction: 0xf0353312 │ │ │ │ cmple pc, r4, lsl #6 │ │ │ │ movwcs lr, #51677 @ 0xc9dd │ │ │ │ ldmdage r2, {r4, r8, fp, sp, pc} │ │ │ │ movwcs lr, #2509 @ 0x9cd │ │ │ │ movwcs lr, #35293 @ 0x89dd │ │ │ │ - @ instruction: 0xf942f138 │ │ │ │ + @ instruction: 0xf906f138 │ │ │ │ bls 0x50bde8 │ │ │ │ tstmi r3, #114688 @ 0x1c000 │ │ │ │ bls 0x48bdd4 │ │ │ │ blls 0x436210 │ │ │ │ andeq pc, r1, r1, lsl #2 │ │ │ │ svclt 0x00189209 │ │ │ │ movweq pc, #4163 @ 0x1043 @ │ │ │ │ @@ -21711,20 +21711,20 @@ │ │ │ │ ldrbmi lr, [r3], -r2, ror #14 │ │ │ │ @ instruction: 0xf0002b00 │ │ │ │ strcs r8, [r0, #-237] @ 0xffffff13 │ │ │ │ @ instruction: 0xf0457aa1 │ │ │ │ strmi r0, [fp], -r0, asr #10 │ │ │ │ @ instruction: 0xf43f2900 │ │ │ │ @ instruction: 0xf648aeb9 │ │ │ │ - vsra.s64 q10, q6, #64 │ │ │ │ + vorr.i32 q10, #12 @ 0x0000000c │ │ │ │ @ instruction: 0xf648012d │ │ │ │ - vshr.s64 q10, q12, #64 │ │ │ │ + vmvn.i32 q10, #8 @ 0x00000008 │ │ │ │ blmi 0xfeaa5600 │ │ │ │ sbcvc pc, ip, #1325400064 @ 0x4f000000 │ │ │ │ - blx 0x161ec2 │ │ │ │ + blx 0xff161ec0 │ │ │ │ tstcs r1, r3, lsl #12 │ │ │ │ rsbsmi pc, lr, r3, lsr #32 │ │ │ │ andeq pc, r0, r0, lsr #11 │ │ │ │ svclt 0x00144301 │ │ │ │ tstcs r0, r1, lsl #2 │ │ │ │ bicpl lr, r1, #3072 @ 0xc00 │ │ │ │ bl 0x7df34c │ │ │ │ @@ -21830,19 +21830,19 @@ │ │ │ │ movwcs r0, #17668 @ 0x4504 │ │ │ │ strt r2, [r8], -r2, lsl #4 │ │ │ │ ldrbt r2, [r2], r0, lsl #10 │ │ │ │ subsle r2, lr, r1, lsl #30 │ │ │ │ svclt 0x00082f04 │ │ │ │ @ instruction: 0xf43f7850 │ │ │ │ @ instruction: 0xf648aeee │ │ │ │ - vsra.s64 q10, q6, #64 │ │ │ │ + vorr.i32 q10, #12 @ 0x0000000c │ │ │ │ blmi 0xda5bd4 │ │ │ │ rscvc pc, r1, #1325400064 @ 0x4f000000 │ │ │ │ strls r4, [r0, #-1576] @ 0xfffff9d8 │ │ │ │ - @ instruction: 0xff2cf223 │ │ │ │ + cdp2 2, 15, cr15, cr0, cr3, {1} │ │ │ │ @ instruction: 0xf382fab2 │ │ │ │ strbeq pc, [r5, #-111] @ 0xffffff91 @ │ │ │ │ @ instruction: 0xf103425e │ │ │ │ blx 0xa8fbc │ │ │ │ bl 0xfe9a234c │ │ │ │ blx 0x8a6b7c │ │ │ │ strcs pc, [r3, -r6, lsl #12] │ │ │ │ @@ -21850,75 +21850,75 @@ │ │ │ │ movwls pc, #37390 @ 0x920e @ │ │ │ │ andpl lr, r7, #3358720 @ 0x334000 │ │ │ │ strbt r2, [sp], #1288 @ 0x508 │ │ │ │ strcs r2, [r5, -r0, lsr #10] │ │ │ │ blvc 0x185eb08 │ │ │ │ @ instruction: 0xf47f2800 │ │ │ │ @ instruction: 0xf648af26 │ │ │ │ - vbic.i32 d21, #8 @ 0x00000008 │ │ │ │ + vsra.s64 d20, d24, #64 │ │ │ │ @ instruction: 0xf648012d │ │ │ │ - vmov.i32 , #8 @ 0x00000008 │ │ │ │ + vshr.s64 q10, q4, #64 │ │ │ │ blmi 0x86582c │ │ │ │ vqsub.s16 q9, , │ │ │ │ - @ instruction: 0xf041f9ef │ │ │ │ + @ instruction: 0xf041f9af │ │ │ │ ldrt r4, [lr], r0, lsl #3 │ │ │ │ andle r2, r9, r6, lsl #20 │ │ │ │ orrle r2, lr, r5, lsl #20 │ │ │ │ @ instruction: 0xf013aa0a │ │ │ │ @ instruction: 0xf47f0f0c │ │ │ │ ldrt sl, [r3], r1, lsr #26 │ │ │ │ - blx 0xbe21de │ │ │ │ + blx 0xffbe21dc │ │ │ │ movwpl lr, #35293 @ 0x89dd │ │ │ │ ldrdeq lr, [ip, -sp] │ │ │ │ svclt 0x0008428b │ │ │ │ andle r4, r7, r5, lsl #5 │ │ │ │ orrmi r4, fp, r5, lsl #5 │ │ │ │ bge 0x1da3cc │ │ │ │ @ instruction: 0xf47f2f06 │ │ │ │ strb sl, [r5, -r3, lsr #29]! │ │ │ │ ldmle r8!, {r1, r2, r5, r6, r7, r8, sl, lr}^ │ │ │ │ bge 0x2affdc │ │ │ │ mrcge 4, 4, APSR_nzcv, cr12, cr15, {3} │ │ │ │ ldmdavc r0, {r1, r2, r3, r4, r6, r8, r9, sl, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf648e5d1 │ │ │ │ - @ instruction: 0xf2c054b0 │ │ │ │ + vmvn.i32 d21, #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf648042d │ │ │ │ - vbic.i32 d21, #8 @ 0x00000008 │ │ │ │ + vsra.s64 d20, d24, #64 │ │ │ │ blmi 0x225c94 │ │ │ │ andcs r2, r0, fp, lsr #5 │ │ │ │ vshl.s32 d9, d0, d3 │ │ │ │ - svclt 0x0000fecd │ │ │ │ + svclt 0x0000fe91 │ │ │ │ ... │ │ │ │ - eorseq r9, r2, r8, lsr #25 │ │ │ │ - eorseq r9, r2, r0, asr #25 │ │ │ │ - ldrsbteq r9, [r2], -r0 │ │ │ │ - eorseq r9, r2, r8, lsl #26 │ │ │ │ - andsvs pc, r4, #72, 12 @ 0x4800000 │ │ │ │ + eorseq r9, r2, r8, lsr #24 │ │ │ │ + eorseq r9, r2, r0, asr #24 │ │ │ │ + eorseq r9, r2, r0, asr ip │ │ │ │ + eorseq r9, r2, r8, lsl #25 │ │ │ │ + addspl pc, r4, #72, 12 @ 0x4800000 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ - bicsmi pc, ip, r8, asr #12 │ │ │ │ + cmppmi ip, r8, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ strtmi r9, [r8], -r0, lsl #4 │ │ │ │ vqdmulh.s d20, d0, d15 │ │ │ │ vqsub.s32 q1, , │ │ │ │ - andcs pc, r3, #2832 @ 0xb10 │ │ │ │ + andcs pc, r3, #1872 @ 0x750 │ │ │ │ str r2, [r0, -r8, lsl #6] │ │ │ │ @ instruction: 0xf6482000 │ │ │ │ - vsra.s64 q10, q6, #64 │ │ │ │ + vorr.i32 q10, #12 @ 0x0000000c │ │ │ │ blmi 0x2a5ce8 │ │ │ │ andls r2, r0, ip, ror #4 │ │ │ │ - cdp2 2, 10, cr15, cr4, cr3, {1} │ │ │ │ + cdp2 2, 6, cr15, cr8, cr3, {1} │ │ │ │ @ instruction: 0xf6492000 │ │ │ │ - vrsra.s64 d20, d0, #64 │ │ │ │ + vorr.i32 d20, #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf6480332 │ │ │ │ - vsra.s64 q10, q6, #64 │ │ │ │ + vorr.i32 q10, #12 @ 0x0000000c │ │ │ │ vst4.8 {d16,d18,d20,d22}, [pc :128]! │ │ │ │ mulls r0, r7, r2 │ │ │ │ - cdp2 2, 9, cr15, cr6, cr3, {1} │ │ │ │ - eorseq r9, r2, ip, asr #30 │ │ │ │ - ldrshteq r9, [r2], -r4 │ │ │ │ + cdp2 2, 5, cr15, cr10, cr3, {1} │ │ │ │ + eorseq r9, r2, ip, asr #29 │ │ │ │ + eorseq r9, r2, r4, ror ip │ │ │ │ vst4.32 {d27-d30}, [pc], r2 │ │ │ │ push {r7, sl, fp, ip, lr} │ │ │ │ vstr FPSCR_nzcvqc, [sp, #-448]! @ 0xfffffe40 │ │ │ │ bl 0xfeb88478 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrshtlt r0, [r7], r8 │ │ │ │ stmib sp, {r0, r1, r7, r9, sl, lr}^ │ │ │ │ @@ -21975,15 +21975,15 @@ │ │ │ │ svceq 0x00db9126 │ │ │ │ tstpeq ip, r4, lsr r0 @ p-variant is OBSOLETE │ │ │ │ eorls r9, r9, #38797312 @ 0x2500000 │ │ │ │ @ instruction: 0xf0409028 │ │ │ │ eorcs r8, r8, #-989855744 @ 0xc5000000 │ │ │ │ @ instruction: 0xf003a82a │ │ │ │ movwls r0, #21249 @ 0x5301 │ │ │ │ - mrc 2, 5, APSR_nzcv, cr8, cr14, {3} │ │ │ │ + mrc 2, 3, APSR_nzcv, cr8, cr14, {3} │ │ │ │ movweq pc, #16436 @ 0x4034 @ │ │ │ │ rscshi pc, pc, r0, asr #32 │ │ │ │ stmdbhi r2!, {r0, r2, r3, r4, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ ldc 2, cr2, [sp] │ │ │ │ movwcs r7, #2854 @ 0xb26 │ │ │ │ @ instruction: 0x6720e9dd │ │ │ │ tstcs r0, #3358720 @ 0x334000 │ │ │ │ @@ -21994,29 +21994,29 @@ │ │ │ │ tstcs r4, #3358720 @ 0x334000 │ │ │ │ tstcs r6, #3358720 @ 0x334000 │ │ │ │ tstcs r8, #3358720 @ 0x334000 │ │ │ │ tstcs sl, #3358720 @ 0x334000 │ │ │ │ tstcs ip, #3358720 @ 0x334000 │ │ │ │ strbmi r4, [fp], -r2, asr #12 │ │ │ │ blvc 0xe0fe0 │ │ │ │ - ldc2 1, cr15, [r8, #-220]! @ 0xffffff24 │ │ │ │ + ldc2l 1, cr15, [ip], #220 @ 0xdc │ │ │ │ @ instruction: 0x463b4632 │ │ │ │ ldmdage ip, {r1, r3, r4, r8, fp, sp, pc} │ │ │ │ blhi 0x60ff0 │ │ │ │ - ldc2 1, cr15, [r0, #-220]! @ 0xffffff24 │ │ │ │ + ldc2l 1, cr15, [r4], #220 @ 0xdc │ │ │ │ strbmi r4, [fp], -r2, asr #12 │ │ │ │ ldmdage r2!, {r2, r4, r8, fp, sp, pc} │ │ │ │ blhi 0x61000 │ │ │ │ - stc2 1, cr15, [r8, #-220]! @ 0xffffff24 │ │ │ │ + stc2l 1, cr15, [ip], #220 @ 0xdc │ │ │ │ blvc 0xe1048 │ │ │ │ @ instruction: 0x4632463b │ │ │ │ ldmdage r2, {r4, r8, fp, sp, pc} │ │ │ │ blvc 0x61014 │ │ │ │ stmdaeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ - ldc2 1, cr15, [ip, #-220] @ 0xffffff24 │ │ │ │ + stc2l 1, cr15, [r0], #220 @ 0xdc │ │ │ │ ldmib sp, {r2, r3, r4, r8, sl, fp, ip, pc}^ │ │ │ │ ldmib sp, {r3, r4, r9, sl, sp}^ │ │ │ │ ldmdbne r2, {r1, r3, r4, r8, r9, sl, ip, pc}^ │ │ │ │ @ instruction: 0x3116e9dd │ │ │ │ ldcls 8, cr9, [r4, #-116] @ 0xffffff8c │ │ │ │ @ instruction: 0x0c00eb56 │ │ │ │ streq pc, [r0], -pc, asr #32 │ │ │ │ @@ -22105,15 +22105,15 @@ │ │ │ │ @ instruction: 0xf0344073 │ │ │ │ eorls r0, r5, #12, 2 │ │ │ │ bicsvc lr, r3, #323584 @ 0x4f000 │ │ │ │ andhi pc, r7, #64 @ 0x40 │ │ │ │ stmdage sl!, {r3, r5, r9, sp} │ │ │ │ movweq pc, #4099 @ 0x1003 @ │ │ │ │ vcgt.s d25, d14, d5 │ │ │ │ - @ instruction: 0xf8baedb6 │ │ │ │ + @ instruction: 0xf8baed76 │ │ │ │ vst4.8 {d19-d22}, [r3], r0 │ │ │ │ @ instruction: 0xf8aa4380 │ │ │ │ ldrbt r3, [r9], r0 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ stceq 0, cr15, [r1], {79} @ 0x4f │ │ │ │ strcs r8, [r0], #-2584 @ 0xfffff5e8 │ │ │ │ @ instruction: 0x4080f5b0 │ │ │ │ @@ -22590,19 +22590,19 @@ │ │ │ │ streq pc, [r4], #-68 @ 0xffffffbc │ │ │ │ andcs r2, r2, #4, 2 │ │ │ │ bcs 0x9f72c │ │ │ │ teqphi fp, r0 @ p-variant is OBSOLETE │ │ │ │ svclt 0x00082a04 │ │ │ │ @ instruction: 0xf43f785b │ │ │ │ @ instruction: 0xf648ae89 │ │ │ │ - vsra.s64 q10, q6, #64 │ │ │ │ + vorr.i32 q10, #12 @ 0x0000000c │ │ │ │ blmi 0xfeca67b8 │ │ │ │ rscvc pc, r1, #1325400064 @ 0x4f000000 │ │ │ │ strls r4, [r0], #-1568 @ 0xfffff9e0 │ │ │ │ - @ instruction: 0xf93af223 │ │ │ │ + @ instruction: 0xf8fef223 │ │ │ │ strtcs r2, [r0], #-773 @ 0xfffffcfb │ │ │ │ @ instruction: 0xf7ff9306 │ │ │ │ strcs fp, [r8, -sl, ror #21] │ │ │ │ ldrdcs lr, [r0, -r1]! │ │ │ │ ldr r2, [lr, -r5, lsl #4]! │ │ │ │ movweq lr, #6743 @ 0x1a57 │ │ │ │ addshi pc, r2, r0, asr #32 │ │ │ │ @@ -22630,20 +22630,20 @@ │ │ │ │ @ instruction: 0x9e08bab6 │ │ │ │ ldrdgt pc, [r8], -sp │ │ │ │ andsls pc, r0, sp, asr #17 │ │ │ │ andsls pc, r4, sp, asr #17 │ │ │ │ @ instruction: 0xf89ae59b │ │ │ │ svccs 0x0000700d │ │ │ │ mcrge 4, 6, pc, cr0, cr15, {3} @ │ │ │ │ - teqppl r8, r8, asr #12 @ p-variant is OBSOLETE │ │ │ │ + @ instruction: 0x41b8f648 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - subspl pc, r8, r8, asr #12 │ │ │ │ + sbcsmi pc, r8, r8, asr #12 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ rsbscs r4, pc, #136, 22 @ 0x22000 │ │ │ │ - blx 0xff562d1e │ │ │ │ + blx 0xfe562d1e │ │ │ │ @ instruction: 0xf882fab2 │ │ │ │ blx 0xfee14824 │ │ │ │ @ instruction: 0xf108f887 │ │ │ │ @ instruction: 0xf1a80820 │ │ │ │ @ instruction: 0xf1a80920 │ │ │ │ blx 0xa784c │ │ │ │ blx 0x222bf0 │ │ │ │ @@ -22719,15 +22719,15 @@ │ │ │ │ ldrbt r4, [r0], #1776 @ 0x6f0 │ │ │ │ andle r2, sl, r6, lsl #20 │ │ │ │ @ instruction: 0xf47f2a05 │ │ │ │ blge 0x951f84 │ │ │ │ svceq 0x000cf011 │ │ │ │ bge 0xffc636f8 │ │ │ │ vshl.s64 d14, d2, #15 │ │ │ │ - ldmib sp, {r0, r1, r3, r4, r5, r6, sl, fp, ip, sp, lr, pc}^ │ │ │ │ + ldmib sp, {r0, r1, r3, r4, r5, sl, fp, ip, sp, lr, pc}^ │ │ │ │ ldmib sp, {r5, r8, r9, lr}^ │ │ │ │ addmi r0, fp, #-2147483639 @ 0x80000009 │ │ │ │ addmi fp, r4, #8, 30 │ │ │ │ addmi sp, r4, #8 │ │ │ │ movwle r4, #61835 @ 0xf18b │ │ │ │ blcs 0x1cd134 │ │ │ │ @ instruction: 0xf47fab1e │ │ │ │ @@ -22736,55 +22736,55 @@ │ │ │ │ ldrdeq lr, [r8, -sp]! │ │ │ │ svclt 0x0008428b │ │ │ │ mvnle r4, r4, lsl #5 │ │ │ │ stmiale pc!, {r2, r4, r5, r6, r7, r8, sl, lr}^ @ │ │ │ │ bcs 0x1d11cc │ │ │ │ ldclge 4, cr15, [r2, #-508]! @ 0xfffffe04 │ │ │ │ @ instruction: 0xf648e665 │ │ │ │ - vmov.i32 d22, #1024 @ 0x00000400 │ │ │ │ + vrshr.s64 d21, d4, #64 │ │ │ │ @ instruction: 0xf648022d │ │ │ │ - vsra.s64 q10, q6, #64 │ │ │ │ + vorr.i32 q10, #12 @ 0x0000000c │ │ │ │ andls r0, r0, #1073741835 @ 0x4000000b │ │ │ │ blmi 0x7f7dd8 │ │ │ │ subscs pc, r5, #64, 4 │ │ │ │ - @ instruction: 0xf812f223 │ │ │ │ + @ instruction: 0xffd6f222 │ │ │ │ andcs r2, r3, #8, 2 │ │ │ │ ldmdavc fp, {r0, r2, r3, r4, r9, sl, sp, lr, pc}^ │ │ │ │ bllt 0xff7e4568 │ │ │ │ - ldrtpl pc, [r0], #1608 @ 0x648 @ │ │ │ │ + ldrtpl pc, [r0], #-1608 @ 0xfffff9b8 @ │ │ │ │ strteq pc, [sp], #-704 @ 0xfffffd40 │ │ │ │ - teqppl r8, r8, asr #12 @ p-variant is OBSOLETE │ │ │ │ + @ instruction: 0x41b8f648 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ adccs r4, fp, #22528 @ 0x5800 │ │ │ │ strls r2, [r0], #-0 │ │ │ │ - @ instruction: 0xfffef222 │ │ │ │ + @ instruction: 0xffc2f222 │ │ │ │ @ instruction: 0xf6482000 │ │ │ │ - vsra.s64 q10, q6, #64 │ │ │ │ + vorr.i32 q10, #12 @ 0x0000000c │ │ │ │ blmi 0x4a6a48 │ │ │ │ addsvc pc, r7, #1325400064 @ 0x4f000000 │ │ │ │ vhadd.s32 d9, d2, d0 │ │ │ │ - @ instruction: 0xf648fff3 │ │ │ │ - vsra.s64 q10, q6, #64 │ │ │ │ + @ instruction: 0xf648ffb7 │ │ │ │ + vorr.i32 q10, #12 @ 0x0000000c │ │ │ │ @ instruction: 0xf648012d │ │ │ │ - vshr.s64 q10, q12, #64 │ │ │ │ + vmvn.i32 q10, #8 @ 0x00000008 │ │ │ │ blmi 0x326664 │ │ │ │ sbcvc pc, ip, #1325400064 @ 0x4f000000 │ │ │ │ - blx 0xff4e2f20 │ │ │ │ + blx 0xfe4e2f20 │ │ │ │ @ instruction: 0xf6482000 │ │ │ │ - vsra.s64 q10, q6, #64 │ │ │ │ + vorr.i32 q10, #12 @ 0x0000000c │ │ │ │ blmi 0x226a78 │ │ │ │ andls r2, r0, ip, ror #4 │ │ │ │ - @ instruction: 0xffdcf222 │ │ │ │ - eorseq r9, r2, r8, lsl #27 │ │ │ │ - ldrsbteq r9, [r2], -r0 │ │ │ │ - eorseq sl, r2, r0, asr #4 │ │ │ │ + @ instruction: 0xffa0f222 │ │ │ │ eorseq r9, r2, r8, lsl #26 │ │ │ │ - eorseq r9, r2, r8, asr sp │ │ │ │ - eorseq r9, r2, r0, ror sp │ │ │ │ - eorseq r9, r2, r4, asr #26 │ │ │ │ + eorseq r9, r2, r0, asr ip │ │ │ │ + eorseq sl, r2, r0, asr #3 │ │ │ │ + eorseq r9, r2, r8, lsl #25 │ │ │ │ + ldrsbteq r9, [r2], -r8 │ │ │ │ + ldrshteq r9, [r2], -r0 │ │ │ │ + eorseq r9, r2, r4, asr #25 │ │ │ │ vst4.32 {d27-d30}, [pc], r2 │ │ │ │ push {r7, sl, fp, ip, lr} │ │ │ │ bl 0xfeb7a5b4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrshtlt r0, [r9], r8 │ │ │ │ ldrdge pc, [r8, -sp]! │ │ │ │ movtcs lr, #10701 @ 0x29cd │ │ │ │ @@ -22862,15 +22862,15 @@ │ │ │ │ @ instruction: 0xf8cd4100 │ │ │ │ adcsmi r8, r3, r0, lsr #1 │ │ │ │ b 0x140abd0 │ │ │ │ @ instruction: 0xf0333bd2 │ │ │ │ @ instruction: 0xf041010c │ │ │ │ eorcs r8, r8, #212 @ 0xd4 │ │ │ │ vadd.i64 d26, d13, d28 │ │ │ │ - cdpcs 15, 0, cr14, cr3, cr12, {6} │ │ │ │ + cdpcs 15, 0, cr14, cr3, cr12, {4} │ │ │ │ @ instruction: 0xf8bad105 │ │ │ │ vst4.8 {d19-d22}, [r3], r0 │ │ │ │ @ instruction: 0xf8aa4380 │ │ │ │ ldc 0, cr3, [sp] │ │ │ │ strcs r7, [r0], #-2856 @ 0xfffff4d8 │ │ │ │ stmdbhi r2!, {r0, r2, r3, r4, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ stc 5, cr2, [sp] │ │ │ │ @@ -22881,29 +22881,29 @@ │ │ │ │ stmib sp, {r1, r4, r8, sl, lr}^ │ │ │ │ stmib sp, {r2, r4, r8, sl, lr}^ │ │ │ │ stmib sp, {r1, r2, r4, r8, sl, lr}^ │ │ │ │ stmib sp, {r3, r4, r8, sl, lr}^ │ │ │ │ stmib sp, {r1, r3, r4, r8, sl, lr}^ │ │ │ │ stmib sp, {r2, r3, r4, r8, sl, lr}^ │ │ │ │ @ instruction: 0xf136451e │ │ │ │ - strbmi pc, [r2], -fp, asr #28 @ │ │ │ │ + strbmi pc, [r2], -pc, lsl #28 @ │ │ │ │ stmib sp, {r0, r1, r3, r6, r9, sl, lr}^ │ │ │ │ ldmdbge ip, {r8, sl, lr} │ │ │ │ @ instruction: 0xf136a81e │ │ │ │ - strtmi pc, [r2], -r3, asr #28 │ │ │ │ + strtmi pc, [r2], -r7, lsl #28 │ │ │ │ stmib sp, {r0, r1, r3, r5, r9, sl, lr}^ │ │ │ │ ldmdbge r6, {r8, sl, lr} │ │ │ │ @ instruction: 0xf136a834 │ │ │ │ - ldc 14, cr15, [sp, #236] @ 0xec │ │ │ │ + ldc 13, cr15, [sp, #1020] @ 0x3fc │ │ │ │ strbmi r7, [r2], -r4, lsl #22 │ │ │ │ ldmdbge r2, {r0, r1, r3, r6, r9, sl, lr} │ │ │ │ stc 8, cr10, [sp, #80] @ 0x50 │ │ │ │ @ instruction: 0xf04f7b00 │ │ │ │ @ instruction: 0xf1360800 │ │ │ │ - ldmdals lr, {r0, r1, r2, r3, r5, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + ldmdals lr, {r0, r1, r4, r5, r6, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ ldrcs lr, [sl], #-2525 @ 0xfffff623 │ │ │ │ ldrls lr, [ip, #-2525] @ 0xfffff623 │ │ │ │ ldmib sp, {r1, r4, fp, ip}^ │ │ │ │ ldmdals pc, {r3, r4, r8, ip, sp} @ │ │ │ │ @ instruction: 0x0c00eb54 │ │ │ │ streq pc, [r0], #-79 @ 0xffffffb1 │ │ │ │ @ instruction: 0xf04fbf28 │ │ │ │ @@ -22979,15 +22979,15 @@ │ │ │ │ cdpcs 7, 0, cr8, cr5, cr7, {2} │ │ │ │ rschi pc, r1, #64 @ 0x40 │ │ │ │ @ instruction: 0xf0002d05 │ │ │ │ ldrtmi r8, [lr], pc, ror #5 │ │ │ │ andne lr, r2, #3637248 @ 0x378000 │ │ │ │ mullt r1, lr, r8 │ │ │ │ @ instruction: 0xf6492028 │ │ │ │ - vrsra.s64 d20, d0, #64 │ │ │ │ + vorr.i32 d20, #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf0420332 │ │ │ │ blx 0x3711e │ │ │ │ @ instruction: 0xf8d33304 │ │ │ │ stmib sp, {r2, r4, r5, r6, r7, r9, ip, sp}^ │ │ │ │ bge 0xb2b1d8 │ │ │ │ biccc lr, fp, #3072 @ 0xc00 │ │ │ │ stcls 1, cr2, [r3], {-0} │ │ │ │ @@ -23001,15 +23001,15 @@ │ │ │ │ stmdals r3, {r2, r5, r8, r9, sl, pc} │ │ │ │ pop {r0, r3, r4, r5, ip, sp, pc} │ │ │ │ strdlt r4, [r2], -r0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ @ instruction: 0xf6492228 │ │ │ │ - vrsra.s64 d20, d0, #64 │ │ │ │ + vorr.i32 d20, #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf89e0332 │ │ │ │ blx 0xd297a │ │ │ │ @ instruction: 0xf8d33304 │ │ │ │ @ instruction: 0xf89a32f4 │ │ │ │ tstcs r0, r4 │ │ │ │ @ instruction: 0x07d243d2 │ │ │ │ svcge 0x0020e7cd │ │ │ │ @@ -23060,21 +23060,21 @@ │ │ │ │ @ instruction: 0xf8aa4380 │ │ │ │ @ instruction: 0xf0103000 │ │ │ │ @ instruction: 0xf0400310 │ │ │ │ @ instruction: 0xf010827e │ │ │ │ svclt 0x001c0002 │ │ │ │ @ instruction: 0x461a4619 │ │ │ │ svcge 0x0067f47f │ │ │ │ - andsvs pc, r4, #72, 12 @ 0x4800000 │ │ │ │ + addspl pc, r4, #72, 12 @ 0x4800000 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ - bicsmi pc, ip, r8, asr #12 │ │ │ │ + cmppmi ip, r8, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ vhsub.s8 d25, d0, d0 │ │ │ │ blmi 0x1eef3c0 │ │ │ │ - stc2 2, cr15, [sl, #136] @ 0x88 │ │ │ │ + stc2l 2, cr15, [lr, #-136] @ 0xffffff78 │ │ │ │ sbceq pc, r0, r0, asr #7 │ │ │ │ andeq pc, r1, r0, lsl #1 │ │ │ │ strb fp, [r8, #704]! @ 0x2c0 │ │ │ │ @ instruction: 0x3326e9cd │ │ │ │ ldmibcc r2, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ @ instruction: 0x332ae9cd │ │ │ │ cdpeq 1, 9, cr15, cr8, cr13, {0} │ │ │ │ @@ -23090,15 +23090,15 @@ │ │ │ │ sbceq pc, r0, r0, asr #7 │ │ │ │ andeq pc, r1, r0, lsl #1 │ │ │ │ ldr fp, [r6], -r0, asr #5 │ │ │ │ @ instruction: 0xf89e2300 │ │ │ │ ldrmi fp, [r9], -r1 │ │ │ │ @ instruction: 0xe72c461a │ │ │ │ @ instruction: 0xf6492128 │ │ │ │ - @ instruction: 0xf2c04c90 │ │ │ │ + vmov.i32 d20, #255 @ 0x000000ff │ │ │ │ @ instruction: 0xf8de0c32 │ │ │ │ ldmib lr, {r3}^ │ │ │ │ blx 0x6f6ee │ │ │ │ @ instruction: 0xf8dec104 │ │ │ │ tstmi r3, #12 │ │ │ │ mullt r1, lr, r8 │ │ │ │ @ instruction: 0xf040bf18 │ │ │ │ @@ -23189,15 +23189,15 @@ │ │ │ │ umullvs pc, r0, sp, r8 @ │ │ │ │ rsbmi r2, sl, r1, lsl #6 │ │ │ │ adcsmi r2, r3, r4, lsl #10 │ │ │ │ blcc 0xff4e1588 │ │ │ │ andseq pc, r0, r3, asr #32 │ │ │ │ svclt 0x0000e6e6 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ - eorseq sl, r2, r0, asr #4 │ │ │ │ + eorseq sl, r2, r0, asr #3 │ │ │ │ mulne r1, lr, r8 │ │ │ │ rscscc pc, pc, pc, asr #32 │ │ │ │ tstlt r1, r3, lsl #12 │ │ │ │ mrscs r2, (UNDEF: 1) │ │ │ │ @ instruction: 0xf8de4603 │ │ │ │ @ instruction: 0xf5066004 │ │ │ │ @ instruction: 0xf108587f │ │ │ │ @@ -23376,15 +23376,15 @@ │ │ │ │ stmmi r0, {r1, r2, r8, sl, ip, sp, lr, pc} │ │ │ │ bicvc lr, r2, #274432 @ 0x43000 │ │ │ │ @ instruction: 0xf0420852 │ │ │ │ @ instruction: 0xf8ce4200 │ │ │ │ @ instruction: 0xf8ce3008 │ │ │ │ tstcs r0, #12 │ │ │ │ eorcs lr, r8, #195035136 @ 0xba00000 │ │ │ │ - orrsmi pc, r0, #76546048 @ 0x4900000 │ │ │ │ + tstpmi r0, #76546048 @ p-variant is OBSOLETE @ 0x4900000 │ │ │ │ teqpeq r2, #192, 4 @ p-variant is OBSOLETE │ │ │ │ movwcc pc, #19202 @ 0x4b02 @ │ │ │ │ rscscc pc, r4, #13828096 @ 0xd30000 │ │ │ │ movwcs lr, #21777 @ 0x5511 │ │ │ │ @ instruction: 0xf89de604 │ │ │ │ strb r6, [r4], -r0, lsl #1 │ │ │ │ mulscs r1, sl, r8 │ │ │ │ @@ -23544,21 +23544,21 @@ │ │ │ │ @ instruction: 0xf43f2800 │ │ │ │ @ instruction: 0xf04fae1c │ │ │ │ @ instruction: 0xf89a0e00 │ │ │ │ @ instruction: 0xf04e100a │ │ │ │ strmi r0, [sl], -r0, asr #28 │ │ │ │ stmdbcs r0, {r3, r7, r9, sl, lr} │ │ │ │ mrcge 4, 0, APSR_nzcv, cr1, cr15, {1} │ │ │ │ - bicsmi pc, ip, r8, asr #12 │ │ │ │ + cmppmi ip, r8, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - rscsmi pc, r8, r8, asr #12 │ │ │ │ + rsbsmi pc, r8, r8, asr #12 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ @ instruction: 0xf44f4bbe │ │ │ │ vhsub.s16 , , q6 │ │ │ │ - @ instruction: 0xf89afcaf │ │ │ │ + @ instruction: 0xf89afc6f │ │ │ │ orrslt r0, r8, #16 │ │ │ │ @ instruction: 0x2000f8ba │ │ │ │ movweq pc, #16451 @ 0x4043 @ │ │ │ │ mullt r1, lr, r8 │ │ │ │ stmiami r0, {r3, r5, r7, r8, sl, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf8aa4313 │ │ │ │ ldmib lr, {ip, sp}^ │ │ │ │ @@ -23690,15 +23690,15 @@ │ │ │ │ movwcs r9, #4904 @ 0x1328 │ │ │ │ vpmax.s8 d15, d2, d24 │ │ │ │ @ instruction: 0x91294311 │ │ │ │ @ instruction: 0xf03340b3 │ │ │ │ @ instruction: 0xf040010c │ │ │ │ eorcs r8, r8, #1342177283 @ 0x50000003 │ │ │ │ vadd.i64 d26, d13, d28 │ │ │ │ - @ instruction: 0xf7ffe954 │ │ │ │ + @ instruction: 0xf7ffe914 │ │ │ │ stmdbls pc, {r3, r7, r8, fp, ip, sp, pc} @ │ │ │ │ @ instruction: 0xf0002900 │ │ │ │ mvnsmi r8, #203 @ 0xcb │ │ │ │ eoreq pc, r0, r2, asr #3 │ │ │ │ @ instruction: 0xf10343e9 │ │ │ │ blx 0x1b5844 │ │ │ │ @ instruction: 0xf04ff000 │ │ │ │ @@ -23739,15 +23739,15 @@ │ │ │ │ strmi r0, [r8], r0, asr #6 │ │ │ │ mullt r1, lr, r8 │ │ │ │ @ instruction: 0x460a4313 │ │ │ │ andcc pc, r0, sl, lsr #17 │ │ │ │ @ instruction: 0xf7ff4643 │ │ │ │ tstcs r0, #28, 20 @ 0x1c000 │ │ │ │ svclt 0x0000e5ef │ │ │ │ - eorseq r9, r2, r8, lsr #25 │ │ │ │ + eorseq r9, r2, r8, lsr #24 │ │ │ │ svceq 0x0000f1bc │ │ │ │ stmdbne r7, {r1, r3, r4, r5, r6, ip, lr, pc}^ │ │ │ │ bl 0x150ed10 │ │ │ │ @ instruction: 0xf04f0704 │ │ │ │ svclt 0x00280700 │ │ │ │ ldmdane r6!, {r0, r9, sl, sp}^ │ │ │ │ @ instruction: 0x0600f152 │ │ │ │ @@ -23766,20 +23766,20 @@ │ │ │ │ strmi r0, [r2], -r0, asr #28 │ │ │ │ ldrb r4, [lr], #-1664 @ 0xfffff980 │ │ │ │ ldrsbthi pc, [ip], -sp @ │ │ │ │ ldrb r4, [sl], #-1734 @ 0xfffff93a │ │ │ │ mulne sp, sl, r8 │ │ │ │ @ instruction: 0xf47f2900 │ │ │ │ @ instruction: 0xf648ae72 │ │ │ │ - vbic.i32 d21, #8 @ 0x00000008 │ │ │ │ + vsra.s64 d20, d24, #64 │ │ │ │ @ instruction: 0xf648012d │ │ │ │ - vmov.i32 , #8 @ 0x00000008 │ │ │ │ + vshr.s64 q10, q4, #64 │ │ │ │ blmi 0xff1e7620 │ │ │ │ vqsub.s16 q9, , │ │ │ │ - strdcs pc, [r1, -r5] │ │ │ │ + @ instruction: 0x2101fab5 │ │ │ │ stmdals r4, {r0, r4, r8, ip, pc} │ │ │ │ @ instruction: 0x9c0e990d │ │ │ │ stmdals r7, {r0, lr} │ │ │ │ andmi r9, r4, sl, lsl #30 │ │ │ │ subseq lr, r6, r6, lsl #21 │ │ │ │ svclt 0x000842a0 │ │ │ │ @ instruction: 0xf43f428f │ │ │ │ @@ -23909,20 +23909,20 @@ │ │ │ │ strbmi r3, [r3], -r0 │ │ │ │ stmialt pc, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ @ │ │ │ │ @ instruction: 0xf43f2d06 │ │ │ │ vstrcs d10, [r5, #-684] @ 0xfffffd54 │ │ │ │ ldmge sl!, {r0, r1, r2, r3, r4, r5, sl, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf7ff46be │ │ │ │ vqdmlsl.s , d30, d1 │ │ │ │ - andcs pc, r0, pc, lsr #22 │ │ │ │ - bicpl pc, ip, r8, asr #12 │ │ │ │ + andcs pc, r0, pc, ror #21 │ │ │ │ + cmpppl ip, r8, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ @ instruction: 0xf44f4b39 │ │ │ │ andls r6, r0, r2, ror #5 │ │ │ │ - cdp2 2, 14, cr15, cr10, cr1, {1} │ │ │ │ + cdp2 2, 10, cr15, cr14, cr1, {1} │ │ │ │ b 0x28dbc4 │ │ │ │ b 0x687d0 │ │ │ │ b 0x17aafd0 │ │ │ │ rsbsle r0, r1, r4, lsl #8 │ │ │ │ eorsgt pc, ip, sp, asr #17 │ │ │ │ stmdbcs r0, {r1, r2, r8, fp, ip, pc} │ │ │ │ mrcge 4, 6, APSR_nzcv, cr3, cr15, {1} │ │ │ │ @@ -23969,73 +23969,73 @@ │ │ │ │ blx 0x37bb4 │ │ │ │ msrmi CPSR_c, #4, 8 @ 0x4000000 │ │ │ │ strteq pc, [r0], #-418 @ 0xfffffe5e │ │ │ │ vpmax.s8 d15, d2, d16 │ │ │ │ vst1.8 {d15-d16}, [r4 :128], r0 │ │ │ │ @ instruction: 0x4321980f │ │ │ │ svclt 0x0000e553 │ │ │ │ - ldrsbteq r9, [r2], -r0 │ │ │ │ - eorseq r9, r2, r8, asr pc │ │ │ │ + eorseq r9, r2, r0, asr ip │ │ │ │ + ldrsbteq r9, [r2], -r8 │ │ │ │ svceq 0x0060f013 │ │ │ │ @ instruction: 0xf043d103 │ │ │ │ @ instruction: 0xf7ff0008 │ │ │ │ strcs fp, [r3, #-2250] @ 0xfffff736 │ │ │ │ stmiblt r4!, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf1c29904 │ │ │ │ blx 0x26792c │ │ │ │ sbcsmi pc, r1, r0 │ │ │ │ @ instruction: 0xf1a24301 │ │ │ │ blx 0xa67938 │ │ │ │ blx 0xaa40c4 │ │ │ │ movwmi pc, #4096 @ 0x1000 @ │ │ │ │ @ instruction: 0xf648e70f │ │ │ │ - @ instruction: 0xf2c054b0 │ │ │ │ + vmvn.i32 d21, #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf648042d │ │ │ │ - vbic.i32 d21, #8 @ 0x00000008 │ │ │ │ + vsra.s64 d20, d24, #64 │ │ │ │ blmi 0x8e7d88 │ │ │ │ andcs r2, r0, fp, lsr #5 │ │ │ │ vshl.s32 d9, d0, d1 │ │ │ │ - @ instruction: 0xf043fe53 │ │ │ │ + @ instruction: 0xf043fe17 │ │ │ │ strcs r0, [r2, #-4] │ │ │ │ ldmlt pc, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} @ │ │ │ │ @ instruction: 0xf6482000 │ │ │ │ - vmla.f d21, d16, d0[3] │ │ │ │ + vmla.f d21, d0, d0[3] │ │ │ │ blmi 0x727da8 │ │ │ │ vhadd.s8 d25, d0, d0 │ │ │ │ vqsub.s32 , , │ │ │ │ - andcs pc, r0, r3, asr #28 │ │ │ │ - bicsmi pc, ip, r8, asr #12 │ │ │ │ + andcs pc, r0, r7, lsl #28 │ │ │ │ + cmppmi ip, r8, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ @ instruction: 0xf44f4b17 │ │ │ │ mulls r0, r7, r2 │ │ │ │ - cdp2 2, 3, cr15, cr8, cr1, {1} │ │ │ │ - bicsmi pc, ip, r8, asr #12 │ │ │ │ + ldc2l 2, cr15, [ip, #132]! @ 0x84 │ │ │ │ + cmppmi ip, r8, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - rscsmi pc, r8, r8, asr #12 │ │ │ │ + rsbsmi pc, r8, r8, asr #12 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ @ instruction: 0xf44f4b11 │ │ │ │ vhsub.s16 , , q6 │ │ │ │ - andcs pc, r0, r7, lsl r9 @ │ │ │ │ - bicsmi pc, ip, r8, asr #12 │ │ │ │ + ldrdcs pc, [r0], -r7 │ │ │ │ + cmppmi ip, r8, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ rsbcs r4, ip, #13312 @ 0x3400 │ │ │ │ vhadd.s32 d9, d1, d0 │ │ │ │ - andcs pc, r0, r1, lsr #28 │ │ │ │ - orrsmi pc, r0, #76546048 @ 0x4900000 │ │ │ │ + andcs pc, r0, r5, ror #27 │ │ │ │ + tstpmi r0, #76546048 @ p-variant is OBSOLETE @ 0x4900000 │ │ │ │ teqpeq r2, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - bicsmi pc, ip, r8, asr #12 │ │ │ │ + cmppmi ip, r8, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ addsvc pc, r7, #1325400064 @ 0x4f000000 │ │ │ │ vhadd.s32 d9, d1, d0 │ │ │ │ - svclt 0x0000fe13 │ │ │ │ - eorseq r9, r2, r8, lsl #26 │ │ │ │ + svclt 0x0000fdd7 │ │ │ │ + eorseq r9, r2, r8, lsl #25 │ │ │ │ + eorseq r9, r2, r0, ror pc │ │ │ │ + ldrsbteq r9, [r2], -r8 │ │ │ │ ldrshteq r9, [r2], -r0 │ │ │ │ - eorseq r9, r2, r8, asr sp │ │ │ │ - eorseq r9, r2, r0, ror sp │ │ │ │ - eorseq r9, r2, r4, asr #26 │ │ │ │ + eorseq r9, r2, r4, asr #25 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0048f8cc │ │ │ │ ldrmi fp, [fp], r5, lsr #1 │ │ │ │ @ instruction: 0x26004b95 │ │ │ │ @ instruction: 0xf3c00bc4 │ │ │ │ @@ -24110,15 +24110,15 @@ │ │ │ │ mlasvc r1, sp, r8, pc @ │ │ │ │ @ instruction: 0xf88d4413 │ │ │ │ movwcc r7, #4193 @ 0x1061 │ │ │ │ ldmib sp, {r0, r3, r4, r8, r9, ip, pc}^ │ │ │ │ stmib sp, {r1, r4, r8, r9, sp}^ │ │ │ │ ldmib sp, {r8, r9, sp}^ │ │ │ │ @ instruction: 0xf135230e │ │ │ │ - ldmib sp, {r0, r4, r5, r7, sl, fp, ip, sp, lr, pc}^ │ │ │ │ + ldmib sp, {r0, r2, r4, r5, r6, sl, fp, ip, sp, lr, pc}^ │ │ │ │ ldmib sp, {r1, r3, r4, r9, ip, sp}^ │ │ │ │ bcs 0x5b338 │ │ │ │ blle 0x3cdb30 │ │ │ │ @ instruction: 0x0c0ceb1c │ │ │ │ bl 0x17b9378 │ │ │ │ @ instruction: 0xf1000e0e │ │ │ │ svclt 0x002830ff │ │ │ │ @@ -24630,49 +24630,49 @@ │ │ │ │ @ instruction: 0xf47f0f0c │ │ │ │ blls 0x1534c0 │ │ │ │ vqdmulh.s d2, d0, d4 │ │ │ │ blcs 0x88864 │ │ │ │ movwcs fp, #3848 @ 0xf08 │ │ │ │ ldcge 4, cr15, [sl, #252]! @ 0xfc │ │ │ │ @ instruction: 0xf6482000 │ │ │ │ - vsra.s64 q10, q6, #64 │ │ │ │ + vorr.i32 q10, #12 @ 0x0000000c │ │ │ │ blmi 0xfefe8798 │ │ │ │ rscvc pc, r1, #1325400064 @ 0x4f000000 │ │ │ │ vhadd.s32 d9, d1, d0 │ │ │ │ - bvc 0xfe9e681c │ │ │ │ + bvc 0xfe9e672c │ │ │ │ svclt 0x00022e01 │ │ │ │ @ instruction: 0x460b7016 │ │ │ │ @ instruction: 0xf47f2040 │ │ │ │ str sl, [ip, #-3702] @ 0xfffff18a │ │ │ │ @ instruction: 0xf0403b18 │ │ │ │ str r0, [r5, #-4] │ │ │ │ andeq pc, r2, r2, lsl r0 @ │ │ │ │ rscshi pc, pc, #0 │ │ │ │ smuadeq ip, r7, r0 │ │ │ │ rschi pc, ip, r0, asr #32 │ │ │ │ @ instruction: 0xf43f2e01 │ │ │ │ mcrcs 13, 0, sl, cr4, cr13, {3} │ │ │ │ mcrge 4, 6, pc, cr5, cr15, {1} @ │ │ │ │ - addvs pc, r8, #72, 12 @ 0x4800000 │ │ │ │ + andvs pc, r8, #72, 12 @ 0x4800000 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ - bicsmi pc, ip, r8, asr #12 │ │ │ │ + cmppmi ip, r8, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ ldrtmi r9, [r8], -r0, lsl #4 │ │ │ │ vqdmulh.s d20, d16, d26 │ │ │ │ vhsub.s32 d2, d17, d17 │ │ │ │ - @ instruction: 0x2e05f921 │ │ │ │ + cdpcs 8, 0, cr15, cr5, cr5, {7} │ │ │ │ blvc 0x191c878 │ │ │ │ @ instruction: 0xf47f2b00 │ │ │ │ @ instruction: 0xf648ae0f │ │ │ │ - vbic.i32 d21, #8 @ 0x00000008 │ │ │ │ + vsra.s64 d20, d24, #64 │ │ │ │ @ instruction: 0xf648012d │ │ │ │ - vmov.i32 , #8 @ 0x00000008 │ │ │ │ + vshr.s64 q10, q4, #64 │ │ │ │ blmi 0xfe8a8414 │ │ │ │ vqsub.s16 q9, q4, │ │ │ │ - b 0x1627354 │ │ │ │ + b 0x1627254 │ │ │ │ @ instruction: 0xf0000306 │ │ │ │ stmdacs r0, {r0, r1, r4, r5, r6, r9, pc} │ │ │ │ mrshi pc, (UNDEF: 5) @ │ │ │ │ stmdacs r1, {r0, r2, fp, ip, sp} │ │ │ │ mulcs r1, lr, pc @ │ │ │ │ stmib r2, {r8, sp}^ │ │ │ │ stmdble r5, {r1, r8} │ │ │ │ @@ -24823,17 +24823,17 @@ │ │ │ │ tstcc sl, #3358720 @ 0x334000 │ │ │ │ tstcc ip, #3358720 @ 0x334000 │ │ │ │ subsvs pc, r0, sp, lsl #17 │ │ │ │ subcs r8, r0, r3, lsr #16 │ │ │ │ movwpl pc, #1091 @ 0x443 @ │ │ │ │ movweq pc, #4163 @ 0x1043 @ │ │ │ │ ldrbt r8, [r4], #-35 @ 0xffffffdd │ │ │ │ - eorseq r9, r2, r0, asr #25 │ │ │ │ - eorseq sl, r2, r0, lsl r2 │ │ │ │ - ldrsbteq r9, [r2], -r0 │ │ │ │ + eorseq r9, r2, r0, asr #24 │ │ │ │ + mlaseq r2, r0, r1, sl │ │ │ │ + eorseq r9, r2, r0, asr ip │ │ │ │ blcs 0x4717c │ │ │ │ sbcshi pc, sl, r0 │ │ │ │ strcs r8, [r0], -r3, lsr #16 │ │ │ │ stmib sp, {r8, r9, sl, sp}^ │ │ │ │ @ instruction: 0xf043670e │ │ │ │ eorhi r0, r3, r0, lsr #6 │ │ │ │ @ instruction: 0xf88d2301 │ │ │ │ @@ -25021,67 +25021,67 @@ │ │ │ │ tstls r3, r2, lsl #2 │ │ │ │ tstcs r1, r8, lsl pc │ │ │ │ blt 0x1da68e4 │ │ │ │ andeq lr, r3, ip, asr #20 │ │ │ │ b 0x13b14f0 │ │ │ │ ldrmi r0, [sl], -r2, lsl #12 │ │ │ │ vaddhn.i16 d14, , q1 │ │ │ │ - andcs pc, r0, pc, ror sl @ │ │ │ │ + andcs pc, r0, pc, lsr sl @ │ │ │ │ beq 0x123230 │ │ │ │ b 0x13ba11c │ │ │ │ strmi r0, [r2], -r2, lsl #6 │ │ │ │ strmi r9, [r3], -r5, lsl #6 │ │ │ │ @ instruction: 0xf648e5c9 │ │ │ │ - vmov.i32 d22, #262144 @ 0x00040000 │ │ │ │ + @ instruction: 0xf2c05494 │ │ │ │ @ instruction: 0xf648042d │ │ │ │ - vsra.s64 q10, q6, #64 │ │ │ │ + vorr.i32 q10, #12 @ 0x0000000c │ │ │ │ blmi 0x9a8dd4 │ │ │ │ eorvc pc, r5, #1325400064 @ 0x4f000000 │ │ │ │ vshl.s32 d9, d0, d0 │ │ │ │ - andcs pc, r0, sp, lsr #28 │ │ │ │ - bicsmi pc, ip, r8, asr #12 │ │ │ │ + strdcs pc, [r0], -r1 │ │ │ │ + cmppmi ip, r8, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ addscs r4, pc, #33792 @ 0x8400 │ │ │ │ vhadd.s32 d9, d0, d0 │ │ │ │ - blls 0x1681cc │ │ │ │ + blls 0x1680dc │ │ │ │ @ instruction: 0xf47f2b04 │ │ │ │ @ instruction: 0xf44facc0 │ │ │ │ @ instruction: 0xf7ff43f8 │ │ │ │ @ instruction: 0xf648ba7f │ │ │ │ - @ instruction: 0xf2c054b0 │ │ │ │ + vmvn.i32 d21, #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf648042d │ │ │ │ - vbic.i32 d21, #8 @ 0x00000008 │ │ │ │ + vsra.s64 d20, d24, #64 │ │ │ │ blmi 0x628e14 │ │ │ │ andcs r2, r0, fp, lsr #5 │ │ │ │ vshl.s32 d9, d0, d0 │ │ │ │ - andcs pc, r0, sp, lsl #28 │ │ │ │ - orrsmi pc, r0, #76546048 @ 0x4900000 │ │ │ │ + ldrdcs pc, [r0], -r1 │ │ │ │ + tstpmi r0, #76546048 @ p-variant is OBSOLETE @ 0x4900000 │ │ │ │ teqpeq r2, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - bicsmi pc, ip, r8, asr #12 │ │ │ │ + cmppmi ip, r8, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ addsvc pc, r7, #1325400064 @ 0x4f000000 │ │ │ │ vhadd.s32 d9, d0, d0 │ │ │ │ - @ instruction: 0xf648fdff │ │ │ │ - vsra.s64 q10, q6, #64 │ │ │ │ + @ instruction: 0xf648fdc3 │ │ │ │ + vorr.i32 q10, #12 @ 0x0000000c │ │ │ │ @ instruction: 0xf648012d │ │ │ │ - vshr.s64 q10, q12, #64 │ │ │ │ + vmvn.i32 q10, #8 @ 0x00000008 │ │ │ │ blmi 0x2e8a4c │ │ │ │ sbcvc pc, ip, #1325400064 @ 0x4f000000 │ │ │ │ - @ instruction: 0xf8def258 │ │ │ │ - bicsmi pc, ip, r8, asr #12 │ │ │ │ + @ instruction: 0xf89ef258 │ │ │ │ + cmppmi ip, r8, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - rsbvs pc, r8, r8, asr #12 │ │ │ │ + rscpl pc, r8, r8, asr #12 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ adccs r4, r6, #5120 @ 0x1400 │ │ │ │ - @ instruction: 0xf8d2f258 │ │ │ │ - eorseq sl, r2, r0, lsl r2 │ │ │ │ - eorseq sl, r2, r0, ror #3 │ │ │ │ - eorseq r9, r2, r8, lsl #26 │ │ │ │ - eorseq r9, r2, r8, lsr #25 │ │ │ │ - ldrshteq sl, [r2], -r8 │ │ │ │ + @ instruction: 0xf892f258 │ │ │ │ + mlaseq r2, r0, r1, sl │ │ │ │ + eorseq sl, r2, r0, ror #2 │ │ │ │ + eorseq r9, r2, r8, lsl #25 │ │ │ │ + eorseq r9, r2, r8, lsr #24 │ │ │ │ + eorseq sl, r2, r8, ror r1 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfeb7fbd4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ blls 0x13a450 │ │ │ │ movwcs r9, #769 @ 0x301 │ │ │ │ andgt pc, r0, sp, asr #17 │ │ │ │ @@ -25169,15 +25169,15 @@ │ │ │ │ mlasvc r1, sp, r8, pc @ │ │ │ │ @ instruction: 0xf88d4413 │ │ │ │ movwcc r7, #4193 @ 0x1061 │ │ │ │ ldmib sp, {r0, r3, r4, r8, r9, ip, pc}^ │ │ │ │ stmib sp, {r1, r4, r8, r9, sp}^ │ │ │ │ ldmib sp, {r8, r9, sp}^ │ │ │ │ @ instruction: 0xf134230e │ │ │ │ - ldmib sp, {r0, r1, r3, r5, r6, sl, fp, ip, sp, lr, pc}^ │ │ │ │ + ldmib sp, {r0, r1, r2, r3, r5, sl, fp, ip, sp, lr, pc}^ │ │ │ │ ldmib sp, {r1, r3, r4, r9, ip, sp}^ │ │ │ │ bcs 0x5c3c4 │ │ │ │ blle 0x3cebbc │ │ │ │ @ instruction: 0x0c0ceb1c │ │ │ │ bl 0x17ba404 │ │ │ │ @ instruction: 0xf1000e0e │ │ │ │ svclt 0x002830ff │ │ │ │ @@ -25685,49 +25685,49 @@ │ │ │ │ svceq 0x000cf013 │ │ │ │ stcge 4, cr15, [r5], {127} @ 0x7f │ │ │ │ blcs 0x14ff58 │ │ │ │ msrhi (UNDEF: 103), r0 │ │ │ │ svclt 0x00082b01 │ │ │ │ @ instruction: 0xf43f2300 │ │ │ │ @ instruction: 0x2000adba │ │ │ │ - bicsmi pc, ip, r8, asr #12 │ │ │ │ + cmppmi ip, r8, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ @ instruction: 0xf44f4bc0 │ │ │ │ andls r7, r0, r1, ror #5 │ │ │ │ - @ instruction: 0xf90cf220 │ │ │ │ + @ instruction: 0xf8d0f220 │ │ │ │ vmlacs.f32 s14, s3, s13 │ │ │ │ andsvc fp, r6, r2, lsl #30 │ │ │ │ subcs r4, r0, fp, lsl #12 │ │ │ │ mrcge 4, 3, APSR_nzcv, cr7, cr15, {3} │ │ │ │ blcc 0xff0627d0 │ │ │ │ andeq pc, r4, r0, asr #32 │ │ │ │ @ instruction: 0xf012e50d │ │ │ │ @ instruction: 0xf0000002 │ │ │ │ @ instruction: 0xf0178306 │ │ │ │ @ instruction: 0xf040070c │ │ │ │ cdpcs 0, 0, cr8, cr1, cr15, {7} │ │ │ │ ldclge 4, cr15, [sp, #-252]! @ 0xffffff04 │ │ │ │ @ instruction: 0xf43f2e04 │ │ │ │ @ instruction: 0xf648aec5 │ │ │ │ - vsubl.s8 q11, d16, d8 │ │ │ │ + vsubl.s8 q11, d0, d8 │ │ │ │ @ instruction: 0xf648022d │ │ │ │ - vsra.s64 q10, q6, #64 │ │ │ │ + vorr.i32 q10, #12 @ 0x0000000c │ │ │ │ andls r0, r0, #1073741835 @ 0x4000000b │ │ │ │ blmi 0xfeb3ac98 │ │ │ │ adccs pc, r1, #64, 4 │ │ │ │ - @ instruction: 0xf8e2f220 │ │ │ │ + @ instruction: 0xf8a6f220 │ │ │ │ cmple pc, r5, lsl #28 │ │ │ │ blcs 0x48154 │ │ │ │ mcrge 4, 0, pc, cr15, cr15, {3} @ │ │ │ │ - teqppl r8, r8, asr #12 @ p-variant is OBSOLETE │ │ │ │ + @ instruction: 0x41b8f648 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - subspl pc, r8, r8, asr #12 │ │ │ │ + sbcsmi pc, r8, r8, asr #12 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ rsbscs r4, pc, #166912 @ 0x28c00 │ │ │ │ - blx 0xfef65d42 │ │ │ │ + blx 0x1f65d42 │ │ │ │ movweq lr, #27223 @ 0x6a57 │ │ │ │ rsbshi pc, sl, #0 │ │ │ │ svceq 0x0000f1bc │ │ │ │ mrshi pc, (UNDEF: 7) @ │ │ │ │ stceq 1, cr15, [r5], {172} @ 0xac │ │ │ │ svceq 0x0001f1bc │ │ │ │ mulcs r1, lr, pc @ │ │ │ │ @@ -25880,17 +25880,17 @@ │ │ │ │ stmib sp, {r1, r3, r4, r8, r9, ip, sp}^ │ │ │ │ @ instruction: 0xf88d331c │ │ │ │ stmdahi r3!, {r4, r6, sp, lr} │ │ │ │ vst4.16 {d18-d21}, [r3], r0 │ │ │ │ @ instruction: 0xf0435300 │ │ │ │ eorhi r0, r3, r1, lsl #6 │ │ │ │ svclt 0x0000e472 │ │ │ │ - eorseq r9, r2, r0, asr #25 │ │ │ │ - eorseq sl, r2, r0, lsl r2 │ │ │ │ - ldrsbteq r9, [r2], -r0 │ │ │ │ + eorseq r9, r2, r0, asr #24 │ │ │ │ + mlaseq r2, r0, r1, sl │ │ │ │ + eorseq r9, r2, r0, asr ip │ │ │ │ blcs 0x48200 │ │ │ │ sbcshi pc, r9, r0 │ │ │ │ strcs r8, [r0], -r3, lsr #16 │ │ │ │ stmib sp, {r8, r9, sl, sp}^ │ │ │ │ @ instruction: 0xf043670e │ │ │ │ eorhi r0, r3, r0, lsr #6 │ │ │ │ @ instruction: 0xf88d2301 │ │ │ │ @@ -26080,67 +26080,67 @@ │ │ │ │ tstls r3, r2, lsl #2 │ │ │ │ tstcs r1, r8, lsl pc │ │ │ │ blt 0x1be7970 │ │ │ │ andeq lr, r3, ip, asr #20 │ │ │ │ b 0x13b257c │ │ │ │ ldrmi r0, [sl], -r2, lsl #12 │ │ │ │ @ instruction: 0xf28ce47b │ │ │ │ - andcs pc, r0, r9, lsr sl @ │ │ │ │ + strdcs pc, [r0], -r9 │ │ │ │ beq 0x1242bc │ │ │ │ b 0x13bb1a8 │ │ │ │ strmi r0, [r2], -r2, lsl #6 │ │ │ │ strmi r9, [r3], -r5, lsl #6 │ │ │ │ @ instruction: 0xf648e5c5 │ │ │ │ - vmov.i32 d22, #262144 @ 0x00040000 │ │ │ │ + @ instruction: 0xf2c05494 │ │ │ │ @ instruction: 0xf648042d │ │ │ │ - vsra.s64 q10, q6, #64 │ │ │ │ + vorr.i32 q10, #12 @ 0x0000000c │ │ │ │ blmi 0x9a9e60 │ │ │ │ eorvc pc, r5, #1325400064 @ 0x4f000000 │ │ │ │ vshl.s16 d9, d0, d15 │ │ │ │ - andcs pc, r0, r7, ror #27 │ │ │ │ - bicsmi pc, ip, r8, asr #12 │ │ │ │ + andcs pc, r0, fp, lsr #27 │ │ │ │ + cmppmi ip, r8, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ addscs r4, pc, #33792 @ 0x8400 │ │ │ │ vhadd.s16 d9, d15, d0 │ │ │ │ - blls 0x169140 │ │ │ │ + blls 0x169050 │ │ │ │ @ instruction: 0xf47f2b04 │ │ │ │ @ instruction: 0xf04facb9 │ │ │ │ @ instruction: 0xf7ff43ff │ │ │ │ @ instruction: 0xf648ba78 │ │ │ │ - @ instruction: 0xf2c054b0 │ │ │ │ + vmvn.i32 d21, #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf648042d │ │ │ │ - vbic.i32 d21, #8 @ 0x00000008 │ │ │ │ + vsra.s64 d20, d24, #64 │ │ │ │ blmi 0x629ea0 │ │ │ │ andcs r2, r0, fp, lsr #5 │ │ │ │ vshl.s16 d9, d0, d15 │ │ │ │ - andcs pc, r0, r7, asr #27 │ │ │ │ - orrsmi pc, r0, #76546048 @ 0x4900000 │ │ │ │ + andcs pc, r0, fp, lsl #27 │ │ │ │ + tstpmi r0, #76546048 @ p-variant is OBSOLETE @ 0x4900000 │ │ │ │ teqpeq r2, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - bicsmi pc, ip, r8, asr #12 │ │ │ │ + cmppmi ip, r8, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ addsvc pc, r7, #1325400064 @ 0x4f000000 │ │ │ │ vhadd.s16 d9, d15, d0 │ │ │ │ - @ instruction: 0xf648fdb9 │ │ │ │ - vsra.s64 q10, q6, #64 │ │ │ │ + @ instruction: 0xf648fd7d │ │ │ │ + vorr.i32 q10, #12 @ 0x0000000c │ │ │ │ @ instruction: 0xf648012d │ │ │ │ - vshr.s64 q10, q12, #64 │ │ │ │ + vmvn.i32 q10, #8 @ 0x00000008 │ │ │ │ blmi 0x2e9ad8 │ │ │ │ sbcvc pc, ip, #1325400064 @ 0x4f000000 │ │ │ │ - @ instruction: 0xf898f257 │ │ │ │ - bicsmi pc, ip, r8, asr #12 │ │ │ │ + @ instruction: 0xf858f257 │ │ │ │ + cmppmi ip, r8, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - rsbvs pc, r8, r8, asr #12 │ │ │ │ + rscpl pc, r8, r8, asr #12 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ adccs r4, r6, #5120 @ 0x1400 │ │ │ │ - @ instruction: 0xf88cf257 │ │ │ │ - eorseq sl, r2, r0, lsl r2 │ │ │ │ - eorseq sl, r2, r0, ror #3 │ │ │ │ - eorseq r9, r2, r8, lsl #26 │ │ │ │ - eorseq r9, r2, r8, lsr #25 │ │ │ │ - ldrshteq sl, [r2], -r8 │ │ │ │ + @ instruction: 0xf84cf257 │ │ │ │ + mlaseq r2, r0, r1, sl │ │ │ │ + eorseq sl, r2, r0, ror #2 │ │ │ │ + eorseq r9, r2, r8, lsl #25 │ │ │ │ + eorseq r9, r2, r8, lsr #24 │ │ │ │ + eorseq sl, r2, r8, ror r1 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0048f8cc │ │ │ │ stcmi 0, cr11, [r2], #660 @ 0x294 │ │ │ │ strpl pc, [sl], -r1, asr #7 │ │ │ │ ldceq 3, cr15, [r3], {193} @ 0xc1 │ │ │ │ @@ -26226,15 +26226,15 @@ │ │ │ │ mlasvc r1, sp, r8, pc @ │ │ │ │ @ instruction: 0xf88d4413 │ │ │ │ movwcc r7, #4193 @ 0x1061 │ │ │ │ ldmib sp, {r0, r3, r4, r8, r9, ip, pc}^ │ │ │ │ stmib sp, {r1, r4, r8, r9, sp}^ │ │ │ │ ldmib sp, {r8, r9, sp}^ │ │ │ │ @ instruction: 0xf133230e │ │ │ │ - ldmib sp, {r0, r3, r5, sl, fp, ip, sp, lr, pc}^ │ │ │ │ + ldmib sp, {r0, r2, r3, r5, r6, r7, r8, r9, fp, ip, sp, lr, pc}^ │ │ │ │ ldmib sp, {r1, r3, r4, r9, ip, sp}^ │ │ │ │ bcs 0x2dc48 │ │ │ │ ldrdgt pc, [r4], #-141 @ 0xffffff73 @ │ │ │ │ stmdane r9, {r0, r1, r2, r3, r8, r9, fp, ip, lr, pc}^ │ │ │ │ strhmi r4, [r0, #-102] @ 0xffffff9a │ │ │ │ ldclcc 1, cr15, [pc], #48 @ 0x29c18 │ │ │ │ @ instruction: 0xf04fbf28 │ │ │ │ @@ -26765,45 +26765,45 @@ │ │ │ │ mrrcge 4, 7, pc, fp, cr15 @ │ │ │ │ svceq 0x0004f1bb │ │ │ │ orrhi pc, r8, r0, lsl #4 │ │ │ │ svceq 0x0001f1bb │ │ │ │ strcs fp, [r0, #-3848] @ 0xfffff0f8 │ │ │ │ ldcge 4, cr15, [r8, #252] @ 0xfc │ │ │ │ @ instruction: 0xf6482000 │ │ │ │ - vsra.s64 q10, q6, #64 │ │ │ │ + vorr.i32 q10, #12 @ 0x0000000c │ │ │ │ blmi 0xff16a8f4 │ │ │ │ rscvc pc, r1, #1325400064 @ 0x4f000000 │ │ │ │ vhadd.s16 d9, d15, d0 │ │ │ │ - @ instruction: 0xf012f89d │ │ │ │ + @ instruction: 0xf012f861 │ │ │ │ @ instruction: 0xf0000002 │ │ │ │ @ instruction: 0xf01e8372 │ │ │ │ @ instruction: 0xf0400e0c │ │ │ │ stccs 1, cr8, [r1, #-88] @ 0xffffffa8 │ │ │ │ stclge 4, cr15, [r8, #-252]! @ 0xffffff04 │ │ │ │ @ instruction: 0xf43f2d04 │ │ │ │ @ instruction: 0xf648aeb9 │ │ │ │ - vsubl.s8 q11, d16, d8 │ │ │ │ + vsubl.s8 q11, d0, d8 │ │ │ │ @ instruction: 0xf648022d │ │ │ │ - vsra.s64 q10, q6, #64 │ │ │ │ + vorr.i32 q10, #12 @ 0x0000000c │ │ │ │ andls r0, r0, #1073741835 @ 0x4000000b │ │ │ │ blmi 0xfedfbe3c │ │ │ │ adccs pc, r1, #64, 4 │ │ │ │ - @ instruction: 0xf880f21f │ │ │ │ + @ instruction: 0xf844f21f │ │ │ │ bicvs pc, r0, r1, lsr #11 │ │ │ │ streq pc, [r4], -r6, asr #32 │ │ │ │ stccs 4, cr14, [r5, #-820] @ 0xfffffccc │ │ │ │ blvc 0x191e9d0 │ │ │ │ @ instruction: 0xf47f2b00 │ │ │ │ @ instruction: 0xf648adfe │ │ │ │ - vbic.i32 d21, #8 @ 0x00000008 │ │ │ │ + vsra.s64 d20, d24, #64 │ │ │ │ @ instruction: 0xf648012d │ │ │ │ - vmov.i32 , #8 @ 0x00000008 │ │ │ │ + vshr.s64 q10, q4, #64 │ │ │ │ blmi 0xfeb2a560 │ │ │ │ vqsub.s16 q9, q3, │ │ │ │ - teqpmi r2, #87040 @ p-variant is OBSOLETE @ 0x15400 │ │ │ │ + teqpmi r2, #21504 @ p-variant is OBSOLETE @ 0x5400 │ │ │ │ sbcshi pc, lr, #0 │ │ │ │ @ instruction: 0xf0002f00 │ │ │ │ svcne 0x007a8130 │ │ │ │ svclt 0x009e2a01 │ │ │ │ tstcs r0, r1 │ │ │ │ smlabteq r2, r3, r9, lr │ │ │ │ @ instruction: 0xf10cd908 │ │ │ │ @@ -26964,17 +26964,17 @@ │ │ │ │ andeq pc, r5, #-1073741782 @ 0xc000002a │ │ │ │ bcs 0x97288 │ │ │ │ ldcge 6, cr15, [ip], #508 @ 0x1fc │ │ │ │ bl 0x764120 │ │ │ │ bl 0x13ad754 │ │ │ │ strbtmi r0, [r2], -r5, lsl #10 │ │ │ │ svclt 0x0000e773 │ │ │ │ - eorseq r9, r2, r0, asr #25 │ │ │ │ - eorseq sl, r2, r0, lsl r2 │ │ │ │ - ldrsbteq r9, [r2], -r0 │ │ │ │ + eorseq r9, r2, r0, asr #24 │ │ │ │ + mlaseq r2, r0, r1, sl │ │ │ │ + eorseq r9, r2, r0, asr ip │ │ │ │ bl 0xfec895e8 │ │ │ │ @ instruction: 0xf47f7f95 │ │ │ │ strcs sl, [r6, #-3125] @ 0xfffff3cb │ │ │ │ tstcc r8, #3358720 @ 0x334000 │ │ │ │ tstcc sl, #3358720 @ 0x334000 │ │ │ │ tstcc ip, #3358720 @ 0x334000 │ │ │ │ subspl pc, r0, sp, lsl #17 │ │ │ │ @@ -27206,68 +27206,68 @@ │ │ │ │ svclt 0x001846ba │ │ │ │ strls r2, [r3, -r1, lsl #10] │ │ │ │ ldmiblt r0!, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ vmlseq.f32 s28, s6, s2 │ │ │ │ b 0x1033718 │ │ │ │ ldrmi r0, [sl], -r2, lsl #14 │ │ │ │ @ instruction: 0xf28be415 │ │ │ │ - strcs pc, [r0, -fp, ror #18] │ │ │ │ + strcs pc, [r0, -fp, lsr #18] │ │ │ │ vmlseq.f32 s28, s6, s2 │ │ │ │ b 0x103c61c │ │ │ │ ldrtmi r0, [sl], -r2, lsl #6 │ │ │ │ ldrtmi r9, [fp], -r5, lsl #6 │ │ │ │ @ instruction: 0xf648e567 │ │ │ │ - vmov.i32 d22, #262144 @ 0x00040000 │ │ │ │ + @ instruction: 0xf2c05494 │ │ │ │ @ instruction: 0xf648042d │ │ │ │ - vsra.s64 q10, q6, #64 │ │ │ │ + vorr.i32 q10, #12 @ 0x0000000c │ │ │ │ blmi 0x9eaffc │ │ │ │ eorvc pc, r5, #1325400064 @ 0x4f000000 │ │ │ │ vshl.s16 d9, d0, d14 │ │ │ │ - @ instruction: 0xf1bbfd19 │ │ │ │ + @ instruction: 0xf1bbfcdd │ │ │ │ @ instruction: 0xf47f0f04 │ │ │ │ strcs sl, [r0, #-3171] @ 0xfffff39d │ │ │ │ ldrbvc pc, [r0, #1735]! @ 0x6c7 @ │ │ │ │ blt 0x68b60 │ │ │ │ @ instruction: 0xf6482000 │ │ │ │ - vsra.s64 q10, q6, #64 │ │ │ │ + vorr.i32 q10, #12 @ 0x0000000c │ │ │ │ blmi 0x7ab024 │ │ │ │ mulls r0, pc, r2 @ │ │ │ │ - stc2 2, cr15, [r6, #-120] @ 0xffffff88 │ │ │ │ - ldrtpl pc, [r0], #1608 @ 0x648 @ │ │ │ │ + stc2l 2, cr15, [sl], {30} │ │ │ │ + ldrtpl pc, [r0], #-1608 @ 0xfffff9b8 @ │ │ │ │ strteq pc, [sp], #-704 @ 0xfffffd40 │ │ │ │ - teqppl r8, r8, asr #12 @ p-variant is OBSOLETE │ │ │ │ + @ instruction: 0x41b8f648 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ adccs r4, fp, #24, 22 @ 0x6000 │ │ │ │ strls r2, [r0], #-0 │ │ │ │ - ldc2l 2, cr15, [r8], #120 @ 0x78 │ │ │ │ - bicsmi pc, ip, r8, asr #12 │ │ │ │ + ldc2 2, cr15, [ip], #120 @ 0x78 │ │ │ │ + cmppmi ip, r8, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - rsbvs pc, r8, r8, asr #12 │ │ │ │ + rscpl pc, r8, r8, asr #12 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ adccs r4, r6, #18432 @ 0x4800 │ │ │ │ - @ instruction: 0xffd8f255 │ │ │ │ - bicsmi pc, ip, r8, asr #12 │ │ │ │ + @ instruction: 0xff98f255 │ │ │ │ + cmppmi ip, r8, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - rscsmi pc, r8, r8, asr #12 │ │ │ │ + rsbsmi pc, r8, r8, asr #12 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ @ instruction: 0xf44f4b0d │ │ │ │ vhsub.s16 , , q6 │ │ │ │ - andcs pc, r0, fp, asr #31 │ │ │ │ - orrsmi pc, r0, #76546048 @ 0x4900000 │ │ │ │ + andcs pc, r0, fp, lsl #31 │ │ │ │ + tstpmi r0, #76546048 @ p-variant is OBSOLETE @ 0x4900000 │ │ │ │ teqpeq r2, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - bicsmi pc, ip, r8, asr #12 │ │ │ │ + cmppmi ip, r8, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ addsvc pc, r7, #1325400064 @ 0x4f000000 │ │ │ │ vhadd.s16 d9, d14, d0 │ │ │ │ - svclt 0x0000fcd1 │ │ │ │ - eorseq sl, r2, r0, lsl r2 │ │ │ │ - eorseq sl, r2, r0, ror #3 │ │ │ │ - eorseq r9, r2, r8, lsl #26 │ │ │ │ - ldrshteq sl, [r2], -r8 │ │ │ │ - eorseq r9, r2, r8, lsr #25 │ │ │ │ + svclt 0x0000fc95 │ │ │ │ + mlaseq r2, r0, r1, sl │ │ │ │ + eorseq sl, r2, r0, ror #2 │ │ │ │ + eorseq r9, r2, r8, lsl #25 │ │ │ │ + eorseq sl, r2, r8, ror r1 │ │ │ │ + eorseq r9, r2, r8, lsr #24 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb81e00 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r7], r8 │ │ │ │ stcls 6, cr4, [sl], {29} │ │ │ │ @ instruction: 0xf0138823 │ │ │ │ andsle r0, pc, r0, lsl pc @ │ │ │ │ @@ -27326,15 +27326,15 @@ │ │ │ │ cmple sl, r0, lsl #22 │ │ │ │ cdp 7, 0, cr0, cr1, cr11, {7} │ │ │ │ vmov s0, r2 │ │ │ │ stmib sp, {r4, r7, r9, fp, ip}^ │ │ │ │ svclt 0x00480204 │ │ │ │ bne 0x10a67c0 │ │ │ │ @ instruction: 0xf1f99103 │ │ │ │ - mrc 15, 0, APSR_nzcv, cr0, cr11, {7} │ │ │ │ + mrc 15, 0, APSR_nzcv, cr0, cr15, {5} │ │ │ │ bls 0x179548 │ │ │ │ ldrdne lr, [r3], -sp │ │ │ │ stcmi 0, cr15, [r0], {35} @ 0x23 │ │ │ │ svcmi 0x00fff1bc │ │ │ │ stmdahi r2!, {r1, r8, r9, sl, fp, ip, sp, pc} │ │ │ │ andeq pc, r4, #66 @ 0x42 │ │ │ │ sbcsle r8, r0, r2, lsr #32 │ │ │ │ @@ -27440,15 +27440,15 @@ │ │ │ │ mcrr 13, 1, r9, r3, cr2 │ │ │ │ vldr d2, [sp, #64] @ 0x40 │ │ │ │ stmib sp, {r4, r8, r9, fp, sp}^ │ │ │ │ strbeq r2, [sp, r8, lsl #6]! │ │ │ │ smlabteq sl, sp, r9, lr │ │ │ │ cdp 15, 11, cr11, cr1, cr8, {2} │ │ │ │ @ instruction: 0xf1f92b42 │ │ │ │ - vstr d15, [sp, #484] @ 0x1e4 │ │ │ │ + vstr d15, [sp, #244] @ 0xf4 │ │ │ │ ldmib sp, {r1, r2, r8, r9, fp}^ │ │ │ │ movwcs lr, #3078 @ 0xc06 │ │ │ │ mvnsvc pc, #208666624 @ 0xc700000 │ │ │ │ andmi pc, r0, #44 @ 0x2c │ │ │ │ svclt 0x0008429a │ │ │ │ svceq 0x0000f1be │ │ │ │ movwcs lr, #35293 @ 0x89dd │ │ │ │ @@ -27565,18 +27565,18 @@ │ │ │ │ subsmi r9, sl, r1, lsl fp │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andslt sp, r2, r8, lsl #2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ - cdp2 2, 9, cr15, cr12, cr10, {4} │ │ │ │ + cdp2 2, 5, cr15, cr12, cr10, {4} │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ - mlaseq r2, r8, r1, sl │ │ │ │ - eorseq sl, r2, r0, ror r1 │ │ │ │ + eorseq sl, r2, r8, lsl r1 │ │ │ │ + ldrshteq sl, [r2], -r0 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0040f8cc │ │ │ │ ldrmi fp, [sp], -r7, lsr #1 │ │ │ │ @ instruction: 0x27004b9a │ │ │ │ ldrbteq pc, [pc], -r0 @ │ │ │ │ @@ -27653,15 +27653,15 @@ │ │ │ │ mlashi r9, sp, r8, pc @ │ │ │ │ @ instruction: 0xf88d4413 │ │ │ │ movwcc r8, #4201 @ 0x1069 │ │ │ │ ldmib sp, {r0, r1, r3, r4, r8, r9, ip, pc}^ │ │ │ │ stmib sp, {r2, r4, r8, r9, sp}^ │ │ │ │ ldmib sp, {r8, r9, sp}^ │ │ │ │ @ instruction: 0xf1322310 │ │ │ │ - ldmib sp, {r0, r8, fp, ip, sp, lr, pc}^ │ │ │ │ + ldmib sp, {r0, r2, r6, r7, fp, ip, sp, lr, pc}^ │ │ │ │ ldmib sp, {r2, r3, r4, r9, ip, sp}^ │ │ │ │ bcs 0x2f2a0 │ │ │ │ ldrdgt pc, [ip], #-141 @ 0xffffff73 @ │ │ │ │ stmdane r9, {r0, r1, r2, r3, r8, r9, fp, ip, lr, pc}^ │ │ │ │ strhmi r4, [r0, #-102] @ 0xffffff9a │ │ │ │ ldclcc 1, cr15, [pc], #48 @ 0x2b268 │ │ │ │ @ instruction: 0xf04fbf28 │ │ │ │ @@ -28195,45 +28195,45 @@ │ │ │ │ svceq 0x000cf013 │ │ │ │ mrrcge 4, 7, pc, r6, cr15 @ │ │ │ │ blcs 0x152694 │ │ │ │ cmnphi r2, r0, lsl #4 @ p-variant is OBSOLETE │ │ │ │ svclt 0x00082b01 │ │ │ │ @ instruction: 0xf43f2300 │ │ │ │ mulcs r0, fp, sp │ │ │ │ - bicsmi pc, ip, r8, asr #12 │ │ │ │ + cmppmi ip, r8, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ @ instruction: 0xf44f4bb9 │ │ │ │ andls r7, r0, r1, ror #5 │ │ │ │ - stc2l 2, cr15, [lr, #-116]! @ 0xffffff8c │ │ │ │ + ldc2 2, cr15, [r2, #-116]! @ 0xffffff8c │ │ │ │ @ instruction: 0xf0403bc0 │ │ │ │ ldrbt r0, [r1], #4 │ │ │ │ andeq pc, r2, r2, lsl r0 @ │ │ │ │ teqphi r3, #0 @ p-variant is OBSOLETE │ │ │ │ mcreq 0, 0, pc, cr12, cr14, {0} @ │ │ │ │ tstphi r0, r0, asr #32 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf43f2f01 │ │ │ │ svccs 0x0004ad68 │ │ │ │ mrcge 4, 5, APSR_nzcv, cr2, cr15, {1} │ │ │ │ - addvs pc, r8, #72, 12 @ 0x4800000 │ │ │ │ + andvs pc, r8, #72, 12 @ 0x4800000 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ - bicsmi pc, ip, r8, asr #12 │ │ │ │ + cmppmi ip, r8, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ ldrbtmi r9, [r0], -r0, lsl #4 │ │ │ │ vqdmulh.s d20, d16, d25 │ │ │ │ vhsub.s16 d2, d29, d17 │ │ │ │ - svccs 0x0005fd4d │ │ │ │ + svccs 0x0005fd11 │ │ │ │ blvc 0x192002c │ │ │ │ @ instruction: 0xf47f2b00 │ │ │ │ @ instruction: 0xf648adfa │ │ │ │ - vbic.i32 d21, #8 @ 0x00000008 │ │ │ │ + vsra.s64 d20, d24, #64 │ │ │ │ @ instruction: 0xf648012d │ │ │ │ - vmov.i32 , #8 @ 0x00000008 │ │ │ │ + vshr.s64 q10, q4, #64 │ │ │ │ blmi 0xfe86bbbc │ │ │ │ - vqsub.s16 q9, , │ │ │ │ - b 0x16e9bac │ │ │ │ + vqsub.s16 q9, q2, │ │ │ │ + b 0x16ebaac │ │ │ │ @ instruction: 0xf0000307 │ │ │ │ @ instruction: 0xf1bc82a0 │ │ │ │ @ instruction: 0xf0000f00 │ │ │ │ @ instruction: 0xf1ac811a │ │ │ │ @ instruction: 0xf1bc0c05 │ │ │ │ svclt 0x009e0f01 │ │ │ │ tstcs r0, r1 │ │ │ │ @@ -28383,17 +28383,17 @@ │ │ │ │ ldrb r5, [r2, #-961] @ 0xfffffc3f │ │ │ │ blcc 0x192980 │ │ │ │ blcs 0x988e0 │ │ │ │ stclge 6, cr15, [ip], {127} @ 0x7f │ │ │ │ bl 0x7e57a8 │ │ │ │ bl 0x102c184 │ │ │ │ strb r0, [r6, #-771] @ 0xfffffcfd │ │ │ │ - eorseq r9, r2, r0, asr #25 │ │ │ │ - eorseq sl, r2, r0, lsl r2 │ │ │ │ - ldrsbteq r9, [r2], -r0 │ │ │ │ + eorseq r9, r2, r0, asr #24 │ │ │ │ + mlaseq r2, r0, r1, sl │ │ │ │ + eorseq r9, r2, r0, asr ip │ │ │ │ bl 0xfec8ac18 │ │ │ │ @ instruction: 0xf47f7f92 │ │ │ │ b 0x12d6eac │ │ │ │ strcs r0, [r6, -r8, lsl #4] │ │ │ │ tstcc sl, #3358720 @ 0x334000 │ │ │ │ tstcc ip, #3358720 @ 0x334000 │ │ │ │ tstcc lr, #3358720 @ 0x334000 │ │ │ │ @@ -28607,68 +28607,68 @@ │ │ │ │ ldrtmi r0, [r3], r1, lsl #22 │ │ │ │ @ instruction: 0x960246b0 │ │ │ │ @ instruction: 0xf7ff9603 │ │ │ │ b 0x109a9b0 │ │ │ │ movwcs r0, #2051 @ 0x803 │ │ │ │ @ instruction: 0x0c02ea40 │ │ │ │ ldrb r4, [r1], #-1562 @ 0xfffff9e6 │ │ │ │ - cdp2 2, 7, cr15, cr8, cr9, {4} │ │ │ │ + cdp2 2, 3, cr15, cr8, cr9, {4} │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ strbtmi r4, [r6], fp, lsl #6 │ │ │ │ b 0x1050d2c │ │ │ │ strbtmi r0, [r2], -r2, lsl #6 │ │ │ │ strbtmi r9, [r3], -r7, lsl #6 │ │ │ │ @ instruction: 0xf648e5a8 │ │ │ │ - vmov.i32 d22, #262144 @ 0x00040000 │ │ │ │ + @ instruction: 0xf2c05494 │ │ │ │ @ instruction: 0xf648042d │ │ │ │ - vsra.s64 q10, q6, #64 │ │ │ │ + vorr.i32 q10, #12 @ 0x0000000c │ │ │ │ blmi 0x9ac5e4 │ │ │ │ eorvc pc, r5, #1325400064 @ 0x4f000000 │ │ │ │ vshl.s16 d9, d0, d13 │ │ │ │ - andcs pc, r0, r5, lsr #20 │ │ │ │ - bicsmi pc, ip, r8, asr #12 │ │ │ │ + andcs pc, r0, r9, ror #19 │ │ │ │ + cmppmi ip, r8, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ addscs r4, pc, #33792 @ 0x8400 │ │ │ │ vhadd.s16 d9, d13, d0 │ │ │ │ - blls 0x16a9bc │ │ │ │ + blls 0x16a8cc │ │ │ │ @ instruction: 0xf47f2b04 │ │ │ │ @ instruction: 0xf44fac95 │ │ │ │ @ instruction: 0xf7ff43ff │ │ │ │ @ instruction: 0xf648ba35 │ │ │ │ - @ instruction: 0xf2c054b0 │ │ │ │ + vmvn.i32 d21, #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf648042d │ │ │ │ - vbic.i32 d21, #8 @ 0x00000008 │ │ │ │ + vsra.s64 d20, d24, #64 │ │ │ │ blmi 0x62c624 │ │ │ │ andcs r2, r0, fp, lsr #5 │ │ │ │ vshl.s16 d9, d0, d13 │ │ │ │ - andcs pc, r0, r5, lsl #20 │ │ │ │ - orrsmi pc, r0, #76546048 @ 0x4900000 │ │ │ │ + andcs pc, r0, r9, asr #19 │ │ │ │ + tstpmi r0, #76546048 @ p-variant is OBSOLETE @ 0x4900000 │ │ │ │ teqpeq r2, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - bicsmi pc, ip, r8, asr #12 │ │ │ │ + cmppmi ip, r8, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ addsvc pc, r7, #1325400064 @ 0x4f000000 │ │ │ │ vhadd.s16 d9, d13, d0 │ │ │ │ - @ instruction: 0xf648f9f7 │ │ │ │ - vsra.s64 q10, q6, #64 │ │ │ │ + @ instruction: 0xf648f9bb │ │ │ │ + vorr.i32 q10, #12 @ 0x0000000c │ │ │ │ @ instruction: 0xf648012d │ │ │ │ - vshr.s64 q10, q12, #64 │ │ │ │ + vmvn.i32 q10, #8 @ 0x00000008 │ │ │ │ blmi 0x2ec25c │ │ │ │ sbcvc pc, ip, #1325400064 @ 0x4f000000 │ │ │ │ - ldc2l 2, cr15, [r6], {84} @ 0x54 │ │ │ │ - bicsmi pc, ip, r8, asr #12 │ │ │ │ + ldc2 2, cr15, [r6], {84} @ 0x54 │ │ │ │ + cmppmi ip, r8, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - rsbvs pc, r8, r8, asr #12 │ │ │ │ + rscpl pc, r8, r8, asr #12 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ adccs r4, r6, #5120 @ 0x1400 │ │ │ │ - stc2l 2, cr15, [sl], {84} @ 0x54 │ │ │ │ - eorseq sl, r2, r0, lsl r2 │ │ │ │ - eorseq sl, r2, r0, ror #3 │ │ │ │ - eorseq r9, r2, r8, lsl #26 │ │ │ │ - eorseq r9, r2, r8, lsr #25 │ │ │ │ - ldrshteq sl, [r2], -r8 │ │ │ │ + stc2 2, cr15, [sl], {84} @ 0x54 │ │ │ │ + mlaseq r2, r0, r1, sl │ │ │ │ + eorseq sl, r2, r0, ror #2 │ │ │ │ + eorseq r9, r2, r8, lsl #25 │ │ │ │ + eorseq r9, r2, r8, lsr #24 │ │ │ │ + eorseq sl, r2, r8, ror r1 │ │ │ │ vst4.32 {d27-d30}, [pc], r2 │ │ │ │ push {r7, sl, fp, ip, lr} │ │ │ │ vstr FPSCR_nzcvqc, [sp, #-448]! @ 0xfffffe40 │ │ │ │ bl 0xfeb8edf4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ sbclt r0, sp, r0, lsr #29 │ │ │ │ ldrdhi pc, [ip, #-141]! @ 0xffffff73 │ │ │ │ @@ -28749,15 +28749,15 @@ │ │ │ │ smladxcs r4, sl, r7, r9 │ │ │ │ b 0x1035330 │ │ │ │ eorsls r3, r7, #193 @ 0xc1 │ │ │ │ sbcsmi pc, r8, sp, lsl #17 │ │ │ │ teqls fp, #56 @ 0x38 │ │ │ │ tstcs r0, r8, lsr #4 │ │ │ │ vtst. d26, d8, d28 │ │ │ │ - blls 0x1e6a70 │ │ │ │ + blls 0x1e6970 │ │ │ │ b 0x117cfb8 │ │ │ │ @ instruction: 0xf0150307 │ │ │ │ movwls r0, #36704 @ 0x8f60 │ │ │ │ ldrthi pc, [r9], #64 @ 0x40 @ │ │ │ │ b 0xfe1d30e4 │ │ │ │ ldrbeq r0, [fp, r8, lsl #12] │ │ │ │ svclt 0x00449b64 │ │ │ │ @@ -28786,30 +28786,30 @@ │ │ │ │ stmib sp, {r1, r2, r3, r4, r8, r9, sp}^ │ │ │ │ stmib sp, {r5, r8, r9, sp}^ │ │ │ │ stmib sp, {r1, r5, r8, r9, sp}^ │ │ │ │ stmib sp, {r2, r5, r8, r9, sp}^ │ │ │ │ stmib sp, {r1, r2, r5, r8, r9, sp}^ │ │ │ │ strbmi r2, [r2], -r8, lsr #6 │ │ │ │ stc 6, cr4, [sp, #300] @ 0x12c │ │ │ │ - @ instruction: 0xf1317b02 │ │ │ │ - ldrtmi pc, [r2], -r5, lsr #16 @ │ │ │ │ + @ instruction: 0xf1307b02 │ │ │ │ + ldrtmi pc, [r2], -r9, ror #31 @ │ │ │ │ stmdbge r6!, {r0, r1, r3, r4, r5, r9, sl, lr} │ │ │ │ stc 8, cr10, [sp, #160] @ 0xa0 │ │ │ │ - @ instruction: 0xf1318b00 │ │ │ │ - @ instruction: 0x4642f81d │ │ │ │ + @ instruction: 0xf1308b00 │ │ │ │ + strbmi pc, [r2], -r1, ror #31 @ │ │ │ │ stmdbge r0!, {r0, r1, r3, r6, r9, sl, lr} │ │ │ │ stc 8, cr10, [sp, #272] @ 0x110 │ │ │ │ - @ instruction: 0xf1318b00 │ │ │ │ - ldc 8, cr15, [sp, #84] @ 0x54 │ │ │ │ + @ instruction: 0xf1308b00 │ │ │ │ + ldc 15, cr15, [sp, #868] @ 0x364 │ │ │ │ ldrtmi r7, [r2], -r2, lsl #22 │ │ │ │ ldmdbge ip, {r0, r1, r3, r4, r5, r9, sl, lr} │ │ │ │ stc 8, cr10, [sp, #120] @ 0x78 │ │ │ │ @ instruction: 0xf04f7b00 │ │ │ │ - @ instruction: 0xf1310900 │ │ │ │ - stcls 8, cr15, [r8, #-36]! @ 0xffffffdc │ │ │ │ + @ instruction: 0xf1300900 │ │ │ │ + stcls 15, cr15, [r8, #-820]! @ 0xfffffccc │ │ │ │ ldrdcs lr, [r4, -sp]! │ │ │ │ ldmib sp, {r2, r4, r6, r7, r9, sl, lr}^ │ │ │ │ ldmdbne r2, {r1, r2, r5, r9, sl, ip, sp, lr}^ │ │ │ │ @ instruction: 0x0322e9dd │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ ldrbtmi r9, [r2], r9, lsr #26 │ │ │ │ svclt 0x00284169 │ │ │ │ @@ -29355,15 +29355,15 @@ │ │ │ │ teqls r9, #-67108861 @ 0xfc000003 │ │ │ │ eorsls r9, fp, r8, lsr r2 │ │ │ │ stccs 7, cr9, [r0], {58} @ 0x3a │ │ │ │ ldrbhi pc, [r7, #-0]! @ │ │ │ │ tstcs r0, r8, lsr #4 │ │ │ │ strcs sl, [r5], #-2108 @ 0xfffff7c4 │ │ │ │ sbcsmi pc, r8, sp, lsl #17 │ │ │ │ - stc 2, cr15, [lr, #-476] @ 0xfffffe24 │ │ │ │ + stcl 2, cr15, [lr], {119} @ 0x77 │ │ │ │ tstmi sp, #6144 @ 0x1800 │ │ │ │ nopeq {69} @ 0x45 │ │ │ │ blls 0x2518e4 │ │ │ │ cmppeq r0, r3, lsl r0 @ p-variant is OBSOLETE │ │ │ │ ldrbhi pc, [r4, #-64]! @ 0xffffffc0 @ │ │ │ │ vldrcs d9, [r2, #-16] │ │ │ │ @ instruction: 0xf0007b1b │ │ │ │ @@ -29694,49 +29694,49 @@ │ │ │ │ @ instruction: 0xf47f0f0c │ │ │ │ bls 0x397f44 │ │ │ │ vpmax.s8 d18, d0, d4 │ │ │ │ bls 0x38d434 │ │ │ │ sbcslt r3, r2, #20480 @ 0x5000 │ │ │ │ @ instruction: 0xf67f2a01 │ │ │ │ andcs sl, r0, sl, lsr #28 │ │ │ │ - bicsmi pc, ip, r8, asr #12 │ │ │ │ + cmppmi ip, r8, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ @ instruction: 0xf44f4bc3 │ │ │ │ andls r7, r0, r1, ror #5 │ │ │ │ - @ instruction: 0xf9b8f21c │ │ │ │ + @ instruction: 0xf97cf21c │ │ │ │ streq pc, [r2, #-21] @ 0xffffffeb │ │ │ │ ldrthi pc, [sp], r0 @ │ │ │ │ smuadeq ip, r7, r0 │ │ │ │ mvnhi pc, r0, asr #32 │ │ │ │ @ instruction: 0xf0002c01 │ │ │ │ stccs 1, cr8, [r4], {125} @ 0x7d │ │ │ │ svcge 0x000af43f │ │ │ │ - addvs pc, r8, #72, 12 @ 0x4800000 │ │ │ │ + andvs pc, r8, #72, 12 @ 0x4800000 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ - bicsmi pc, ip, r8, asr #12 │ │ │ │ + cmppmi ip, r8, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ ldrtmi r9, [r8], -r0, lsl #4 │ │ │ │ vpadd.i8 d20, d16, d21 │ │ │ │ vhsub.s16 d2, d28, d17 │ │ │ │ - @ instruction: 0xf5acf99b │ │ │ │ + @ instruction: 0xf5acf95f │ │ │ │ @ instruction: 0xf0414cc0 │ │ │ │ str r0, [lr], #-260 @ 0xfffffefc │ │ │ │ @ instruction: 0x4605785c │ │ │ │ strmi r4, [r6], -r2, lsl #12 │ │ │ │ ldrtmi lr, [r4], -r7, lsr #8 │ │ │ │ stccs 6, cr14, [r5], {189} @ 0xbd │ │ │ │ blls 0x16178c │ │ │ │ blcs 0x4bfdc │ │ │ │ ldclge 4, cr15, [sl, #508] @ 0x1fc │ │ │ │ - teqppl r8, r8, asr #12 @ p-variant is OBSOLETE │ │ │ │ + @ instruction: 0x41b8f648 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - subspl pc, r8, r8, asr #12 │ │ │ │ + sbcsmi pc, r8, r8, asr #12 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ rsbscs r4, pc, #169984 @ 0x29800 │ │ │ │ - stc2l 2, cr15, [r8], #-332 @ 0xfffffeb4 │ │ │ │ + stc2 2, cr15, [r8], #-332 @ 0xfffffeb4 │ │ │ │ vsubl.s8 , d16, d0 │ │ │ │ @ instruction: 0xf01c84a7 │ │ │ │ @ instruction: 0xf0000c3f │ │ │ │ andcs r8, r0, #-1459617792 @ 0xa9000000 │ │ │ │ @ instruction: 0x464e46d3 │ │ │ │ stmdaeq r0!, {r2, r3, r6, r7, r8, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf1ac4689 │ │ │ │ @@ -29892,17 +29892,17 @@ │ │ │ │ bcs 0x4bf48 │ │ │ │ ldrbhi pc, [r8, #-64] @ 0xffffffc0 @ │ │ │ │ andcs r2, r1, #0 │ │ │ │ andsvc r4, sl, r1, ror #12 │ │ │ │ strmi r4, [r2], -r5, lsl #12 │ │ │ │ strmi r4, [r4], r6, lsl #12 │ │ │ │ blt 0xff02b514 │ │ │ │ - eorseq r9, r2, r8, lsl #27 │ │ │ │ - eorseq sl, r2, r8, lsl #5 │ │ │ │ - ldrsbteq r9, [r2], -r0 │ │ │ │ + eorseq r9, r2, r8, lsl #26 │ │ │ │ + eorseq sl, r2, r8, lsl #4 │ │ │ │ + eorseq r9, r2, r0, asr ip │ │ │ │ @ instruction: 0xf89d9a64 │ │ │ │ @ instruction: 0x071130d9 │ │ │ │ @ instruction: 0xf89dd40a │ │ │ │ addsmi r2, sl, #169 @ 0xa9 │ │ │ │ blls 0x161558 │ │ │ │ @ instruction: 0xf1a3789b │ │ │ │ blx 0xfecee144 │ │ │ │ @@ -30057,15 +30057,15 @@ │ │ │ │ @ instruction: 0xf7ff2338 │ │ │ │ blvc 0xfecdc14c │ │ │ │ svcvc 0x0093ebb2 │ │ │ │ bge 0xfe16a99c │ │ │ │ eorcs r4, r8, #34603008 @ 0x2100000 │ │ │ │ strcs sl, [r6], #-2108 @ 0xfffff7c4 │ │ │ │ sbcsmi pc, r8, sp, lsl #17 │ │ │ │ - svc 0x0092f276 │ │ │ │ + svc 0x0052f276 │ │ │ │ tstmi sp, #6144 @ 0x1800 │ │ │ │ cmpcs r0, r4, lsl #20 │ │ │ │ vst2.8 {d24-d25}, [r3 :64], r3 │ │ │ │ @ instruction: 0xf0435300 │ │ │ │ andshi r0, r3, r1, lsl #6 │ │ │ │ blt 0xfe0eb7c4 │ │ │ │ bvc 0xffb14bdc │ │ │ │ @@ -30522,15 +30522,15 @@ │ │ │ │ tstls r4, #7168 @ 0x1c00 │ │ │ │ tstls r1, #10240 @ 0x2800 │ │ │ │ @ instruction: 0x9c099b0b │ │ │ │ movwcs r9, #784 @ 0x310 │ │ │ │ stmib sp, {r0, r1, r2, r8, r9, ip, pc}^ │ │ │ │ movwls r3, #37642 @ 0x930a │ │ │ │ vbic.i32 d14, #7733248 @ 0x00760000 │ │ │ │ - bls 0x36dd00 │ │ │ │ + bls 0x36dc00 │ │ │ │ andls r4, ip, #-402653184 @ 0xe8000000 │ │ │ │ svcls 0x00029a0e │ │ │ │ and pc, r8, sp, asr #17 │ │ │ │ @ instruction: 0xf04f46de │ │ │ │ b 0x12b0b08 │ │ │ │ strbmi r0, [r2], r2, lsl #4 │ │ │ │ strbmi r9, [r8], lr, lsl #4 │ │ │ │ @@ -30552,57 +30552,57 @@ │ │ │ │ tsteq fp, r0, asr #20 │ │ │ │ @ instruction: 0x46b846ba │ │ │ │ @ instruction: 0x46b946be │ │ │ │ @ instruction: 0x463e46bb │ │ │ │ andls r9, lr, #12, 2 │ │ │ │ @ instruction: 0xf7ff9702 │ │ │ │ @ instruction: 0xf648bab8 │ │ │ │ - @ instruction: 0xf2c054b0 │ │ │ │ + vmvn.i32 d21, #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf648042d │ │ │ │ - vbic.i32 d21, #8 @ 0x00000008 │ │ │ │ + vsra.s64 d20, d24, #64 │ │ │ │ blmi 0x86e42c │ │ │ │ andcs r2, r0, fp, lsr #5 │ │ │ │ vshl.s16 d9, d0, d11 │ │ │ │ - andcs pc, r0, r1, lsl #22 │ │ │ │ - bicsmi pc, ip, r8, asr #12 │ │ │ │ + andcs pc, r0, r5, asr #21 │ │ │ │ + cmppmi ip, r8, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ addscs r4, pc, #28, 22 @ 0x7000 │ │ │ │ vhadd.s16 d9, d11, d0 │ │ │ │ - @ instruction: 0xf648faf7 │ │ │ │ - vmov.i32 d22, #262144 @ 0x00040000 │ │ │ │ + @ instruction: 0xf648fabb │ │ │ │ + @ instruction: 0xf2c05494 │ │ │ │ @ instruction: 0xf648042d │ │ │ │ - vsra.s64 q10, q6, #64 │ │ │ │ + vorr.i32 q10, #12 @ 0x0000000c │ │ │ │ blmi 0x5ee45c │ │ │ │ eorvc pc, r5, #1325400064 @ 0x4f000000 │ │ │ │ strls r4, [r0], #-1576 @ 0xfffff9d8 │ │ │ │ - blx 0xffa6a820 │ │ │ │ - bicsmi pc, ip, r8, asr #12 │ │ │ │ + blx 0xfeb6a820 │ │ │ │ + cmppmi ip, r8, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - rscsmi pc, r8, r8, asr #12 │ │ │ │ + rsbsmi pc, r8, r8, asr #12 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ @ instruction: 0xf44f4b10 │ │ │ │ vhsub.s16 , q9, q6 │ │ │ │ - andcs pc, r0, r7, asr #27 │ │ │ │ - bicsmi pc, ip, r8, asr #12 │ │ │ │ + andcs pc, r0, r7, lsl #27 │ │ │ │ + cmppmi ip, r8, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ @ instruction: 0xf44f4b0c │ │ │ │ mulls r0, r7, r2 │ │ │ │ - blx 0xff46a850 │ │ │ │ - bicsmi pc, ip, r8, asr #12 │ │ │ │ + blx 0xfe56a850 │ │ │ │ + cmppmi ip, r8, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - rsbvs pc, r8, r8, asr #12 │ │ │ │ + rscpl pc, r8, r8, asr #12 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ adccs r4, r6, #6144 @ 0x1800 │ │ │ │ - ldc2 2, cr15, [r0, #328]! @ 0x148 │ │ │ │ - eorseq r9, r2, r8, lsl #26 │ │ │ │ - eorseq sl, r2, r0, asr r2 │ │ │ │ - eorseq sl, r2, r8, lsl #5 │ │ │ │ - eorseq r9, r2, r0, ror sp │ │ │ │ - eorseq r9, r2, r8, asr sp │ │ │ │ - eorseq sl, r2, ip, ror #4 │ │ │ │ + ldc2l 2, cr15, [r0, #-328]! @ 0xfffffeb8 │ │ │ │ + eorseq r9, r2, r8, lsl #25 │ │ │ │ + ldrsbteq sl, [r2], -r0 │ │ │ │ + eorseq sl, r2, r8, lsl #4 │ │ │ │ + ldrshteq r9, [r2], -r0 │ │ │ │ + ldrsbteq r9, [r2], -r8 │ │ │ │ + eorseq sl, r2, ip, ror #3 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb8521c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, sl, r8, asr #31 │ │ │ │ bmi 0xb7f880 │ │ │ │ strmi r4, [sp], -r3, lsl #12 │ │ │ │ ldmdavs r2, {r3, r5, r6, r9, sl, lr} │ │ │ │ @@ -30644,17 +30644,17 @@ │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ addlt sp, r0, #1073741826 @ 0x40000002 │ │ │ │ tstcs r0, sl │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ vmvn.i32 , #7405567 @ 0x0070ffff │ │ │ │ - svclt 0x0000fe8f │ │ │ │ + svclt 0x0000fe4f │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ - eorseq sl, r2, r0, lsr #2 │ │ │ │ + eorseq sl, r2, r0, lsr #1 │ │ │ │ ldmdahi r0, {r0, r1, r9, sl, lr} │ │ │ │ svceq 0x0010f010 │ │ │ │ @ instruction: 0xf892d063 │ │ │ │ @ instruction: 0xf1bcc002 │ │ │ │ cmple lr, r0, lsl #30 │ │ │ │ mulgt fp, r2, r8 │ │ │ │ @ instruction: 0xf1bcb500 │ │ │ │ @@ -30837,18 +30837,18 @@ │ │ │ │ ldmdavs sl, {r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, fp, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, ip, r5, lsl #2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ vmvn.i32 , #7405567 @ 0x0070ffff │ │ │ │ - svclt 0x0000fd0d │ │ │ │ - mlaseq r2, r8, r1, sl │ │ │ │ + svclt 0x0000fccd │ │ │ │ + eorseq sl, r2, r8, lsl r1 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ - eorseq sl, r2, r0, ror r1 │ │ │ │ + ldrshteq sl, [r2], -r0 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0098f8cc │ │ │ │ @ instruction: 0x2600b091 │ │ │ │ bleq 0xff1812d8 │ │ │ │ @ instruction: 0xf0004614 │ │ │ │ @@ -30897,15 +30897,15 @@ │ │ │ │ svclt 0x00210307 │ │ │ │ b 0x13f05c4 │ │ │ │ b 0x110cbbc │ │ │ │ stmdaeq r9, {r0, r6, r7, ip, sp, lr}^ │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ @ instruction: 0xf04fbf38 │ │ │ │ vmla.i8 d16, d8, d0 │ │ │ │ - @ instruction: 0x4606fb73 │ │ │ │ + @ instruction: 0x4606fb37 │ │ │ │ @ instruction: 0x46484694 │ │ │ │ movw pc, #27557 @ 0x6ba5 @ │ │ │ │ blx 0x17fca2 │ │ │ │ bl 0x1cbb0e4 │ │ │ │ andsle r0, r5, #-1073741824 @ 0xc0000000 │ │ │ │ stmdbeq r9, {r0, r2, r4, r8, r9, fp, sp, lr, pc} │ │ │ │ tstpeq r0, pc, asr #32 @ p-variant is OBSOLETE │ │ │ │ @@ -30917,15 +30917,15 @@ │ │ │ │ tstpeq r1, r1 @ p-variant is OBSOLETE │ │ │ │ tstcs r0, r8, lsr #30 │ │ │ │ @ instruction: 0xf0402900 │ │ │ │ mcrcc 0, 0, r8, cr1, cr7, {6} │ │ │ │ @ instruction: 0x000eebb0 │ │ │ │ bl 0x1b3fe00 │ │ │ │ movwcs r0, #259 @ 0x103 │ │ │ │ - blx 0x12eae42 │ │ │ │ + blx 0x3eae42 │ │ │ │ andcs r4, r0, r3, lsl #12 │ │ │ │ ldrmi r4, [r1], sl, lsl #13 │ │ │ │ vmlagt.f64 d15, d19, d21 │ │ │ │ blx 0x17fab2 │ │ │ │ bl 0x1ce9d38 │ │ │ │ @ instruction: 0xd3220b0e │ │ │ │ svclt 0x000845ce │ │ │ │ @@ -31146,21 +31146,21 @@ │ │ │ │ stmdbcs r1, {r2, r3, r6, r7, r9, sl, sp, lr, pc} │ │ │ │ @ instruction: 0xf88dd05e │ │ │ │ stmdahi r3!, {r0, r3, r4, ip, sp} │ │ │ │ orrmi pc, r0, #1124073472 @ 0x43000000 │ │ │ │ stccs 0, cr8, [r0, #-140] @ 0xffffff74 │ │ │ │ stmdbcs r4, {r0, r1, r3, r4, r6, r8, ip, lr, pc} │ │ │ │ @ instruction: 0xf648d040 │ │ │ │ - vrshr.s64 , q6, #64 │ │ │ │ + vmov.i32 , #3072 @ 0x00000c00 │ │ │ │ @ instruction: 0xf648022d │ │ │ │ - vsra.s64 q10, q6, #64 │ │ │ │ + vorr.i32 q10, #12 @ 0x0000000c │ │ │ │ andls r0, r0, #1073741835 @ 0x4000000b │ │ │ │ blmi 0xfe7b68c4 │ │ │ │ andscc pc, fp, #64, 4 │ │ │ │ - mrc2 2, 2, pc, cr12, cr10, {0} │ │ │ │ + mcr2 2, 1, pc, cr0, cr10, {0} @ │ │ │ │ movweq lr, #35417 @ 0x8a59 │ │ │ │ cmnphi pc, r0 @ p-variant is OBSOLETE │ │ │ │ subsle r2, r3, r0, lsl #16 │ │ │ │ stmdacs r1, {r0, r2, fp, ip, sp} │ │ │ │ bl 0xfeb5e6fc │ │ │ │ tstcs r0, lr, lsl #6 │ │ │ │ andcs r2, r1, r0, lsl #2 │ │ │ │ @@ -31170,20 +31170,20 @@ │ │ │ │ stmib r2, {r3, r4, r7, r8, r9, sl, fp, ip, sp, pc}^ │ │ │ │ tstcs r0, r2, lsl #2 │ │ │ │ @ instruction: 0xb3289803 │ │ │ │ @ instruction: 0xf0417aa0 │ │ │ │ strmi r0, [r3], -r0, asr #2 │ │ │ │ @ instruction: 0xf43f2800 │ │ │ │ @ instruction: 0xf648ae91 │ │ │ │ - vsra.s64 q10, q6, #64 │ │ │ │ + vorr.i32 q10, #12 @ 0x0000000c │ │ │ │ @ instruction: 0xf648012d │ │ │ │ - vshr.s64 q10, q12, #64 │ │ │ │ + vmvn.i32 q10, #8 @ 0x00000008 │ │ │ │ blmi 0xfe22e9d4 │ │ │ │ sbcvc pc, ip, #1325400064 @ 0x4f000000 │ │ │ │ - @ instruction: 0xf91af252 │ │ │ │ + @ instruction: 0xf8daf252 │ │ │ │ blcs 0x95540 │ │ │ │ ldmdavc r7, {r0, r2, r4, r5, r8, ip, lr, pc}^ │ │ │ │ strmi r2, [r3], -r0 │ │ │ │ strtmi lr, [fp], -r0, lsl #13 │ │ │ │ streq lr, [r9, #-2846] @ 0xfffff4e2 │ │ │ │ streq lr, [r8, #-2908] @ 0xfffff4a4 │ │ │ │ movwcs fp, #7976 @ 0x1f28 │ │ │ │ @@ -31309,16 +31309,16 @@ │ │ │ │ @ instruction: 0xf04f0840 │ │ │ │ movwls r0, #22560 @ 0x5820 │ │ │ │ @ instruction: 0xf048e48d │ │ │ │ @ instruction: 0xf04f0204 │ │ │ │ tstcs r2, r4, lsl #24 │ │ │ │ smlattcs r0, r5, r5, lr │ │ │ │ svclt 0x0000e70c │ │ │ │ - mlaseq r2, ip, sp, r9 │ │ │ │ - eorseq r9, r2, r8, lsr #25 │ │ │ │ + eorseq r9, r2, ip, lsl sp │ │ │ │ + eorseq r9, r2, r8, lsr #24 │ │ │ │ @ instruction: 0xf182fab2 │ │ │ │ @ instruction: 0xf101424f │ │ │ │ blx 0xaf7d0 │ │ │ │ blx 0x8eaf58 │ │ │ │ teqpmi r9, #1835008 @ p-variant is OBSOLETE @ 0x1c0000 │ │ │ │ bleq 0xff1fedc4 │ │ │ │ @ instruction: 0xf06f920c │ │ │ │ @@ -31351,75 +31351,75 @@ │ │ │ │ @ instruction: 0xf04f2305 │ │ │ │ movwls r0, #22560 @ 0x5820 │ │ │ │ blls 0x127cb8 │ │ │ │ adcle r2, lr, r0, lsl #22 │ │ │ │ ldr r2, [r1], r0, lsl #2 │ │ │ │ svccs 0x00007b67 │ │ │ │ ldclge 4, cr15, [r6, #508] @ 0x1fc │ │ │ │ - teqppl r8, r8, asr #12 @ p-variant is OBSOLETE │ │ │ │ + @ instruction: 0x41b8f648 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - subspl pc, r8, r8, asr #12 │ │ │ │ + sbcsmi pc, r8, r8, asr #12 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ rsbscs r4, pc, #52, 22 @ 0xd000 │ │ │ │ - @ instruction: 0xffb0f251 │ │ │ │ + @ instruction: 0xff70f251 │ │ │ │ addmi pc, r0, r0, asr #32 │ │ │ │ stmdacs r0, {r0, r2, r4, r6, r7, r9, sl, sp, lr, pc} │ │ │ │ mrcge 4, 5, APSR_nzcv, cr10, cr15, {3} │ │ │ │ ldmdavc r7, {r1, r2, r9, fp, sp, pc}^ │ │ │ │ vshl.s64 d14, d10, #7 │ │ │ │ - stmdbcs r6, {r0, r1, r4, r5, r6, r7, fp, ip, sp, lr, pc} │ │ │ │ + stmdbcs r6, {r0, r1, r4, r5, r7, fp, ip, sp, lr, pc} │ │ │ │ stmdbcs r5, {r3, ip, lr, pc} │ │ │ │ svcge 0x0067f47f │ │ │ │ @ instruction: 0xf01caa0a │ │ │ │ @ instruction: 0xf47f0f0c │ │ │ │ strb sl, [r1], r2, lsr #25 │ │ │ │ movwvc lr, #35293 @ 0x89dd │ │ │ │ andeq lr, ip, #3620864 @ 0x374000 │ │ │ │ svclt 0x00084293 │ │ │ │ andle r4, pc, r7, lsl #5 │ │ │ │ orrsmi r4, r3, r7, lsl #5 │ │ │ │ svcge 0x003af4ff │ │ │ │ andcs lr, r0, ip, lsr #14 │ │ │ │ - bicsmi pc, ip, r8, asr #12 │ │ │ │ + cmppmi ip, r8, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ @ instruction: 0xf44f4b1f │ │ │ │ andls r7, r0, r1, ror #5 │ │ │ │ - ldc2 2, cr15, [r6], {26} │ │ │ │ + mrrc2 2, 1, pc, sl, cr10 @ │ │ │ │ @ instruction: 0xf67f42ae │ │ │ │ ldr sl, [sp, -fp, lsr #30] │ │ │ │ @ instruction: 0xf0484048 │ │ │ │ tstcs r4, r0, lsl r2 │ │ │ │ ldceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ ldrtmi r0, [fp], -r7, asr #23 │ │ │ │ @ instruction: 0xf648e547 │ │ │ │ - @ instruction: 0xf2c054b0 │ │ │ │ + vmvn.i32 d21, #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf648042d │ │ │ │ - vbic.i32 d21, #8 @ 0x00000008 │ │ │ │ + vsra.s64 d20, d24, #64 │ │ │ │ blmi 0x4ef138 │ │ │ │ andcs r2, r0, fp, lsr #5 │ │ │ │ vshl.s16 d9, d0, d10 │ │ │ │ - tstpcs r3, fp, ror ip @ p-variant is OBSOLETE │ │ │ │ + tstpcs r3, pc, lsr ip @ p-variant is OBSOLETE │ │ │ │ stceq 0, cr15, [r8], {79} @ 0x4f │ │ │ │ andcs lr, r0, r4, ror #13 │ │ │ │ - orrsmi pc, r0, #76546048 @ 0x4900000 │ │ │ │ + tstpmi r0, #76546048 @ p-variant is OBSOLETE @ 0x4900000 │ │ │ │ teqpeq r2, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - bicsmi pc, ip, r8, asr #12 │ │ │ │ + cmppmi ip, r8, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ addsvc pc, r7, #1325400064 @ 0x4f000000 │ │ │ │ vhadd.s16 d9, d10, d0 │ │ │ │ - andcs pc, r0, r9, ror #24 │ │ │ │ - bicsmi pc, ip, r8, asr #12 │ │ │ │ + andcs pc, r0, sp, lsr #24 │ │ │ │ + cmppmi ip, r8, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ rsbcs r4, ip, #5120 @ 0x1400 │ │ │ │ vhadd.s16 d9, d10, d0 │ │ │ │ - svclt 0x0000fc5f │ │ │ │ - ldrsbteq r9, [r2], -r0 │ │ │ │ - eorseq r9, r2, r0, asr #25 │ │ │ │ - eorseq r9, r2, r8, lsl #26 │ │ │ │ - ldrshteq r9, [r2], -r4 │ │ │ │ + svclt 0x0000fc23 │ │ │ │ + eorseq r9, r2, r0, asr ip │ │ │ │ + eorseq r9, r2, r0, asr #24 │ │ │ │ + eorseq r9, r2, r8, lsl #25 │ │ │ │ + eorseq r9, r2, r4, ror ip │ │ │ │ vst4.32 {d27-d30}, [pc], r2 │ │ │ │ push {r7, sl, fp, ip, lr} │ │ │ │ vstr FPSCR_nzcvqc, [sp, #-448]! @ 0xfffffe40 │ │ │ │ bl 0xfeb918f0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ adclt r0, r9, r0, lsr pc │ │ │ │ teqcs r4, #3358720 @ 0x334000 │ │ │ │ @@ -31507,21 +31507,21 @@ │ │ │ │ strcs r9, [r0, #-782] @ 0xfffffcf2 │ │ │ │ bl 0x1e804e0 │ │ │ │ svclt 0x0028030a │ │ │ │ ldrbtcc pc, [pc], #79 @ 0x2ee48 @ │ │ │ │ ldrbmi sp, [r2], -r6, lsl #4 │ │ │ │ strbmi r4, [r0], -fp, lsr #12 │ │ │ │ vmax.s8 q10, , │ │ │ │ - strmi pc, [r4], -pc, lsr #29 │ │ │ │ + @ instruction: 0x4604fe73 │ │ │ │ ldmdage r8, {r1, r2, r4, r8, fp, sp, pc} │ │ │ │ @ instruction: 0x4653465a │ │ │ │ strpl lr, [r0], #-2509 @ 0xfffff633 │ │ │ │ tstls r8, r0, lsl #14 │ │ │ │ @ instruction: 0xf12e9009 │ │ │ │ - ldmib sp, {r0, r3, r4, r6, r7, r9, fp, ip, sp, lr, pc}^ │ │ │ │ + ldmib sp, {r0, r2, r3, r4, r7, r9, fp, ip, sp, lr, pc}^ │ │ │ │ ldmib sp, {r3, r4, sp}^ │ │ │ │ blls 0x2b46d0 │ │ │ │ blls 0x2f58e4 │ │ │ │ andeq lr, r0, r3, ror fp │ │ │ │ smladxcs r1, r8, pc, fp @ │ │ │ │ @ instruction: 0x0101ebb8 │ │ │ │ streq lr, [r6], -r9, ror #22 │ │ │ │ @@ -31538,30 +31538,30 @@ │ │ │ │ streq lr, [ip], -r6, asr #22 │ │ │ │ blle 0xffb7a6bc │ │ │ │ bl 0x1c78ec0 │ │ │ │ svclt 0x0024030a │ │ │ │ rscscc pc, pc, pc, asr #32 │ │ │ │ andle r2, r3, #0, 2 │ │ │ │ movwcs r4, #1618 @ 0x652 │ │ │ │ - cdp2 2, 7, cr15, cr0, cr7, {2} │ │ │ │ + cdp2 2, 3, cr15, cr4, cr7, {2} │ │ │ │ movweq lr, #19009 @ 0x4a41 │ │ │ │ movweq lr, #18893 @ 0x49cd │ │ │ │ blhi 0x142a55c │ │ │ │ stcls 8, cr10, [r4], {16} │ │ │ │ ldmib sp, {r0, r2, r8, sl, fp, ip, pc}^ │ │ │ │ strls r2, [r0], #-770 @ 0xfffffcfe │ │ │ │ strls r9, [r1, #-2313] @ 0xfffff6f7 │ │ │ │ blhi 0x56a528 │ │ │ │ blhi 0x5ea52c │ │ │ │ blhi 0x66a530 │ │ │ │ - blx 0xfe46b3b8 │ │ │ │ + blx 0x156b3b8 │ │ │ │ ldrbmi r9, [sl], -r8, lsl #16 │ │ │ │ ldmdbge r4, {r0, r1, r4, r6, r9, sl, lr} │ │ │ │ strmi lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ - blx 0xfe26b3c8 │ │ │ │ + blx 0x136b3c8 │ │ │ │ ldmib sp, {r1, r2, r4, r9, fp, ip, pc}^ │ │ │ │ @ instruction: 0xf04f5417 │ │ │ │ ldmib sp, {sl, fp}^ │ │ │ │ ldmdbne r2, {r2, r4, ip, sp} │ │ │ │ @ instruction: 0xf04f9919 │ │ │ │ ldmib sp, {r9, sl, fp}^ │ │ │ │ cmnmi r9, r0, lsl r7 │ │ │ │ @@ -31619,22 +31619,22 @@ │ │ │ │ stmdbeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ bl 0x1d80530 │ │ │ │ svclt 0x0028030a │ │ │ │ ldmcc pc!, {r0, r1, r2, r3, r6, ip, sp, lr, pc}^ @ │ │ │ │ ldrbmi sp, [r2], -lr, lsl #4 │ │ │ │ strtmi r4, [r0], -fp, asr #12 │ │ │ │ vmax.s8 d20, d7, d25 │ │ │ │ - strmi pc, [r0], pc, asr #27 │ │ │ │ + pkhbtmi pc, r0, r3, lsl #27 @ │ │ │ │ svclt 0x0000e006 │ │ │ │ ... │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ ldrdne lr, [r8], -sp │ │ │ │ @ instruction: 0x4653465a │ │ │ │ stmdals r0, {r0, r2, r3, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ - @ instruction: 0xf9f4f12e │ │ │ │ + @ instruction: 0xf9b8f12e │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0x2018e9dd │ │ │ │ tstne r6, #3620864 @ 0x374000 │ │ │ │ bl 0x1df5b10 │ │ │ │ svclt 0x00380000 │ │ │ │ cdpeq 0, 0, cr15, cr1, cr15, {2} │ │ │ │ bl 0x19759d8 │ │ │ │ @@ -31656,27 +31656,27 @@ │ │ │ │ blle 0xffab2c94 │ │ │ │ stmdacs r0, {r1, r3, sl, fp, ip, pc} │ │ │ │ movweq lr, #43889 @ 0xab71 │ │ │ │ @ instruction: 0xf04fbf24 │ │ │ │ strdcs r3, [r0, -pc] │ │ │ │ ldrbmi sp, [r2], -r3, lsl #4 │ │ │ │ vcgt.s8 d18, d7, d0 │ │ │ │ - b 0x10ae6bc │ │ │ │ + b 0x10ae5cc │ │ │ │ strmi r0, [r0], r8, lsl #18 │ │ │ │ movwcs lr, #10717 @ 0x29dd │ │ │ │ stmdbls r9, {r1, r4, fp, sp, pc} │ │ │ │ stmdbhi r0, {r0, r2, r3, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ blhi 0x56a6f8 │ │ │ │ blhi 0x5ea6fc │ │ │ │ blhi 0x66a700 │ │ │ │ - @ instruction: 0xf9a8f12e │ │ │ │ + @ instruction: 0xf96cf12e │ │ │ │ ldmdbge r4, {r3, fp, ip, pc} │ │ │ │ @ instruction: 0x4653465a │ │ │ │ stmdbhi r0, {r0, r2, r3, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ - @ instruction: 0xf9a0f12e │ │ │ │ + @ instruction: 0xf964f12e │ │ │ │ andcs sl, r0, #20, 16 @ 0x140000 │ │ │ │ bls 0x653908 │ │ │ │ ldmne fp, {r0, r1, r3, fp, lr, pc} │ │ │ │ movwls r9, #39447 @ 0x9a17 │ │ │ │ cmpmi sl, r9, lsl fp │ │ │ │ movwcs fp, #7972 @ 0x1f24 │ │ │ │ bl 0xfed53d1c │ │ │ │ @@ -32050,21 +32050,21 @@ │ │ │ │ stmdbls r6, {r0, r2, r3, r7, pc} │ │ │ │ rsbcc pc, r9, sp, lsl #17 │ │ │ │ vst2.8 {d24-d25}, [r3], fp │ │ │ │ andhi r4, fp, r0, lsl #7 │ │ │ │ @ instruction: 0xf0402c00 │ │ │ │ bcs 0x14f8f0 │ │ │ │ @ instruction: 0xf648d02c │ │ │ │ - vrshr.s64 , q6, #64 │ │ │ │ + vmov.i32 , #3072 @ 0x00000c00 │ │ │ │ @ instruction: 0xf648022d │ │ │ │ - vsra.s64 q10, q6, #64 │ │ │ │ + vorr.i32 q10, #12 @ 0x0000000c │ │ │ │ andls r0, r0, #1073741835 @ 0x4000000b │ │ │ │ blmi 0xfea776e8 │ │ │ │ andscc pc, fp, #64, 4 │ │ │ │ - @ instruction: 0xff4af219 │ │ │ │ + @ instruction: 0xff0ef219 │ │ │ │ vsubl.s8 , d16, d0 │ │ │ │ @ instruction: 0xf01a8243 │ │ │ │ @ instruction: 0xf0000a3f │ │ │ │ tstcs r0, r8, lsr #4 │ │ │ │ stmdblt r7, {r0, r2, r3, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ stceq 1, cr15, [r0], #-808 @ 0xfffffcd8 │ │ │ │ streq pc, [r0, -sl, lsr #3]! │ │ │ │ @@ -32224,15 +32224,15 @@ │ │ │ │ @ instruction: 0xf0228110 │ │ │ │ @ instruction: 0xf0424280 │ │ │ │ strb r5, [r7, -r0, lsl #4]! │ │ │ │ sbcsle r2, sp, r0, lsl #18 │ │ │ │ blcs 0x1d65c0 │ │ │ │ blge 0x6e40bc │ │ │ │ svclt 0x0000e7e7 │ │ │ │ - eorseq sl, r2, r0, lsr #5 │ │ │ │ + eorseq sl, r2, r0, lsr #4 │ │ │ │ @ instruction: 0xe010f8d3 │ │ │ │ ldcmi 5, cr15, [pc], {5} │ │ │ │ @ instruction: 0xf10c695f │ │ │ │ ldmib r3, {r0, r1, r2, r3, r4, r5, r6, r7, sl, fp}^ │ │ │ │ vsubl.u8 , d14, d2 │ │ │ │ cdpcs 6, 0, cr0, cr0, cr14, {0} │ │ │ │ bl 0x463b1c │ │ │ │ @@ -32342,20 +32342,20 @@ │ │ │ │ @ instruction: 0xf7ff930f │ │ │ │ ldrbmi fp, [r2], -pc, lsl #18 │ │ │ │ @ instruction: 0x464f46dc │ │ │ │ andge pc, r8, sp, asr #17 │ │ │ │ blls 0x1e8fbc │ │ │ │ @ instruction: 0x2e007b5e │ │ │ │ mrrcge 4, 7, pc, r9, cr15 @ │ │ │ │ - teqppl r8, r8, asr #12 @ p-variant is OBSOLETE │ │ │ │ + @ instruction: 0x41b8f648 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - subspl pc, r8, r8, asr #12 │ │ │ │ + sbcsmi pc, r8, r8, asr #12 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ rsbscs r4, pc, #132096 @ 0x20400 │ │ │ │ - @ instruction: 0xfff0f250 │ │ │ │ + @ instruction: 0xffb0f250 │ │ │ │ @ instruction: 0x0c08ea4b │ │ │ │ stmdaeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ streq lr, [lr, -r9, asr #20] │ │ │ │ strbmi r4, [r6], r2, asr #12 │ │ │ │ andhi pc, r8, sp, asr #17 │ │ │ │ @ instruction: 0xf042e4fc │ │ │ │ ldrb r4, [r9], -r0, lsl #5 │ │ │ │ @@ -32440,56 +32440,56 @@ │ │ │ │ ldmib sp, {r1, r2, r3, r4, r8, r9, lr}^ │ │ │ │ addmi r0, fp, #36, 2 │ │ │ │ addmi fp, r4, #8, 30 │ │ │ │ stcge 4, cr15, [r1, #508]! @ 0x1fc │ │ │ │ addsmi r9, lr, #2048 @ 0x800 │ │ │ │ mrcge 6, 0, APSR_nzcv, cr13, cr15, {3} │ │ │ │ @ instruction: 0xf648e59e │ │ │ │ - @ instruction: 0xf2c054b0 │ │ │ │ + vmvn.i32 d21, #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf648042d │ │ │ │ - vbic.i32 d21, #8 @ 0x00000008 │ │ │ │ + vsra.s64 d20, d24, #64 │ │ │ │ blmi 0x8701b0 │ │ │ │ andcs r2, r0, fp, lsr #5 │ │ │ │ vshl.s16 d9, d0, d9 │ │ │ │ - andcs pc, r0, pc, lsr ip @ │ │ │ │ - bicsmi pc, ip, r8, asr #12 │ │ │ │ + andcs pc, r0, r3, lsl #24 │ │ │ │ + cmppmi ip, r8, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ @ instruction: 0xf44f4b1c │ │ │ │ andls r7, r0, r1, ror #5 │ │ │ │ - ldc2 2, cr15, [r4], #-100 @ 0xffffff9c │ │ │ │ - @ instruction: 0xf86cf286 │ │ │ │ + blx 0xffe6c582 │ │ │ │ + @ instruction: 0xf82cf286 │ │ │ │ bls 0x1ffeb0 │ │ │ │ svceq 0x00dd2010 │ │ │ │ tstpeq r0, r2, asr #32 @ p-variant is OBSOLETE │ │ │ │ andcs r4, r4, #45088768 @ 0x2b00000 │ │ │ │ andcs lr, r3, #132, 8 @ 0x84000000 │ │ │ │ strb r2, [sp, #8] │ │ │ │ @ instruction: 0xf6482000 │ │ │ │ - vsra.s64 q10, q6, #64 │ │ │ │ + vorr.i32 q10, #12 @ 0x0000000c │ │ │ │ blmi 0x4701f8 │ │ │ │ addsvc pc, r7, #1325400064 @ 0x4f000000 │ │ │ │ vhadd.s16 d9, d9, d0 │ │ │ │ - andcs pc, r0, fp, lsl ip @ │ │ │ │ - bicsmi pc, ip, r8, asr #12 │ │ │ │ + ldrdcs pc, [r0], -pc @ │ │ │ │ + cmppmi ip, r8, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ rsbcs r4, ip, #12, 22 @ 0x3000 │ │ │ │ vhadd.s16 d9, d9, d0 │ │ │ │ - @ instruction: 0xf648fc11 │ │ │ │ - vsra.s64 q10, q6, #64 │ │ │ │ + @ instruction: 0xf648fbd5 │ │ │ │ + vorr.i32 q10, #12 @ 0x0000000c │ │ │ │ @ instruction: 0xf648012d │ │ │ │ - vshr.s64 q10, q12, #64 │ │ │ │ + vmvn.i32 q10, #8 @ 0x00000008 │ │ │ │ blmi 0x1efe28 │ │ │ │ sbcvc pc, ip, #1325400064 @ 0x4f000000 │ │ │ │ - mrc2 2, 7, pc, cr0, cr0, {2} │ │ │ │ - ldrsbteq r9, [r2], -r0 │ │ │ │ + mrc2 2, 5, pc, cr0, cr0, {2} │ │ │ │ + eorseq r9, r2, r0, asr ip │ │ │ │ + eorseq r9, r2, r8, lsl #25 │ │ │ │ eorseq r9, r2, r8, lsl #26 │ │ │ │ - eorseq r9, r2, r8, lsl #27 │ │ │ │ - eorseq r9, r2, r8, asr sp │ │ │ │ - eorseq r9, r2, r4, asr #26 │ │ │ │ - eorseq r9, r2, r0, ror sp │ │ │ │ + ldrsbteq r9, [r2], -r8 │ │ │ │ + eorseq r9, r2, r4, asr #25 │ │ │ │ + ldrshteq r9, [r2], -r0 │ │ │ │ vst4.32 {d27-d30}, [pc], r2 │ │ │ │ push {r7, sl, fp, ip, lr} │ │ │ │ bl 0xfeb83d60 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ adclt r0, r7, r0, asr #30 │ │ │ │ teqcs r0, #3358720 @ 0x334000 │ │ │ │ stmib sp, {r3, r4, r5, r8, r9, fp, ip, pc}^ │ │ │ │ @@ -32577,21 +32577,21 @@ │ │ │ │ eorhi pc, r0, #128 @ 0x80 │ │ │ │ adcmi r2, pc, #0, 10 │ │ │ │ movweq lr, #27512 @ 0x6b78 │ │ │ │ @ instruction: 0xf04fbf28 │ │ │ │ andle r3, r6, #-16777216 @ 0xff000000 │ │ │ │ @ instruction: 0x462b4632 │ │ │ │ @ instruction: 0x46414638 │ │ │ │ - cdp2 2, 5, cr15, cr0, cr6, {2} │ │ │ │ + cdp2 2, 1, cr15, cr4, cr6, {2} │ │ │ │ ldmdbge r4, {r2, r9, sl, lr} │ │ │ │ @ instruction: 0x465aa816 │ │ │ │ stmib sp, {r0, r1, r4, r5, r9, sl, lr}^ │ │ │ │ tstls r8, r0, lsl #8 │ │ │ │ @ instruction: 0xf12d9009 │ │ │ │ - ldmib sp, {r0, r1, r3, r4, r5, r6, r9, fp, ip, sp, lr, pc}^ │ │ │ │ + ldmib sp, {r0, r1, r2, r3, r4, r5, r9, fp, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf04f1314 │ │ │ │ stmdals sl, {r9, sl, fp} │ │ │ │ bne 0xfe0d6790 │ │ │ │ bl 0x1e95f98 │ │ │ │ svclt 0x00380000 │ │ │ │ cdpeq 0, 0, cr15, cr1, cr15, {2} │ │ │ │ bl 0x1a3692c │ │ │ │ @@ -32611,30 +32611,30 @@ │ │ │ │ @ instruction: 0xf1bc4619 │ │ │ │ blle 0xffaf3b84 │ │ │ │ bl 0x1c79f88 │ │ │ │ svclt 0x00240306 │ │ │ │ rscscc pc, pc, pc, asr #32 │ │ │ │ andle r2, r3, #0, 2 │ │ │ │ movwcs r4, #1586 @ 0x632 │ │ │ │ - cdp2 2, 0, cr15, cr12, cr6, {2} │ │ │ │ + ldc2l 2, cr15, [r0, #280] @ 0x118 │ │ │ │ b 0x10819a8 │ │ │ │ movwls r0, #25348 @ 0x6304 │ │ │ │ blvc 0xff1ab624 │ │ │ │ stcls 8, cr10, [r6], {14} │ │ │ │ blls 0x1967b8 │ │ │ │ strls r9, [r1], #-2313 @ 0xfffff6f7 │ │ │ │ andge pc, r0, sp, asr #17 │ │ │ │ blvc 0x4eb5f0 │ │ │ │ blvc 0x56b5f4 │ │ │ │ blvc 0x5eb5f8 │ │ │ │ - blx 0xb6c47c │ │ │ │ + @ instruction: 0xf9f0f12d │ │ │ │ ldrbmi r9, [sl], -r8, lsl #16 │ │ │ │ ldmdbge r2, {r0, r1, r4, r5, r9, sl, lr} │ │ │ │ strge lr, [r0], #-2509 @ 0xfffff633 │ │ │ │ - blx 0x96c48c │ │ │ │ + @ instruction: 0xf9e8f12d │ │ │ │ ldmib sp, {r2, r4, r8, r9, fp, ip, pc}^ │ │ │ │ @ instruction: 0xf04f2415 │ │ │ │ ldmib sp, {sl, fp}^ │ │ │ │ ldmdbne fp, {r1, r4, r8, sl} │ │ │ │ @ instruction: 0xed9f9917 │ │ │ │ strhmi r7, [sl, #-180] @ 0xffffff4c │ │ │ │ @ instruction: 0xf04fbf28 │ │ │ │ @@ -32690,20 +32690,20 @@ │ │ │ │ @ instruction: 0xf04f80fc │ │ │ │ strbmi r0, [ip, #-2304] @ 0xfffff700 │ │ │ │ movweq lr, #27509 @ 0x6b75 │ │ │ │ @ instruction: 0xf04fbf28 │ │ │ │ andle r3, r6, #16711680 @ 0xff0000 │ │ │ │ @ instruction: 0x464b4632 │ │ │ │ strtmi r4, [r9], -r0, lsr #12 │ │ │ │ - stc2l 2, cr15, [lr, #-280]! @ 0xfffffee8 │ │ │ │ + ldc2 2, cr15, [r2, #-280]! @ 0xfffffee8 │ │ │ │ ldmib sp, {r7, r9, sl, lr}^ │ │ │ │ ldrbmi r1, [sl], -r8 │ │ │ │ stmib sp, {r0, r1, r4, r5, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf12d9800 │ │ │ │ - @ instruction: 0xf04ff99b │ │ │ │ + @ instruction: 0xf04ff95f │ │ │ │ ldmib sp, {r9, sl, fp}^ │ │ │ │ ldmib sp, {r1, r2, r4, sp}^ │ │ │ │ bne 0xfeeb7148 │ │ │ │ bl 0x1d16d18 │ │ │ │ svclt 0x00380000 │ │ │ │ cdpeq 0, 0, cr15, cr1, cr15, {2} │ │ │ │ bl 0x1976a8c │ │ │ │ @@ -32726,29 +32726,29 @@ │ │ │ │ blle 0xffaf3d4c │ │ │ │ ldrdge pc, [r8], -sp @ │ │ │ │ bl 0x1c7a154 │ │ │ │ svclt 0x00240306 │ │ │ │ rscscc pc, pc, pc, asr #32 │ │ │ │ andle r2, r5, #0, 2 │ │ │ │ movwcs r4, #1586 @ 0x632 │ │ │ │ - stc2 2, cr15, [r6, #-280]! @ 0xfffffee8 │ │ │ │ + stc2l 2, cr15, [sl], #280 @ 0x118 │ │ │ │ blvc 0x156b7e8 │ │ │ │ stmdbeq r8, {r0, r6, r9, fp, sp, lr, pc} │ │ │ │ stmdbls r9, {r7, r9, sl, lr} │ │ │ │ bls 0xda1b8 │ │ │ │ stmib sp, {r0, r2, r8, r9, fp, ip, pc}^ │ │ │ │ @ instruction: 0xed8d8900 │ │ │ │ vstr d7, [sp, #72] @ 0x48 │ │ │ │ vstr d7, [sp, #80] @ 0x50 │ │ │ │ @ instruction: 0xf12d7b16 │ │ │ │ - stmdals r8, {r0, r3, r6, r8, fp, ip, sp, lr, pc} │ │ │ │ + stmdals r8, {r0, r2, r3, r8, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0x465aa912 │ │ │ │ stmib sp, {r0, r1, r4, r5, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf12d8900 │ │ │ │ - ldmdage r2, {r0, r6, r8, fp, ip, sp, lr, pc} │ │ │ │ + ldmdage r2, {r0, r2, r8, fp, ip, sp, lr, pc} │ │ │ │ andls r2, r8, #0, 4 │ │ │ │ stmdagt fp, {r1, r2, r4, r9, fp, ip, pc} │ │ │ │ bls 0x576418 │ │ │ │ blls 0x614dd4 │ │ │ │ svclt 0x0024415a │ │ │ │ movwls r2, #33537 @ 0x8301 │ │ │ │ @ instruction: 0x0c00ebb4 │ │ │ │ @@ -32827,22 +32827,22 @@ │ │ │ │ ldreq r2, [fp, -r0] │ │ │ │ stccs 5, cr13, [r1], {25} │ │ │ │ bls 0x164390 │ │ │ │ vst2.8 {d24-d25}, [r3 :64], r3 │ │ │ │ andshi r4, r3, r0, lsl #7 │ │ │ │ bicle r2, r4, r0, lsl #16 │ │ │ │ eorle r2, r3, r4, lsl #24 │ │ │ │ - sbcspl pc, ip, #72, 12 @ 0x4800000 │ │ │ │ + subspl pc, ip, #72, 12 @ 0x4800000 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ - bicsmi pc, ip, r8, asr #12 │ │ │ │ + cmppmi ip, r8, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ andcs r9, r0, r0, lsl #4 │ │ │ │ vpadd.i8 d20, d0, d13 │ │ │ │ vqsub.s16 d3, d9, d11 │ │ │ │ - stmdacs r0, {r0, r2, r4, r5, r8, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r3, r4, r5, r6, r7, fp, ip, sp, lr, pc} │ │ │ │ stccs 1, cr13, [r4], {177} @ 0xb1 │ │ │ │ stccs 0, cr13, [r1], {16} │ │ │ │ stmdbls r4, {r1, r3, r5, r6, r7, r8, ip, lr, pc} │ │ │ │ @ instruction: 0xf88d2204 │ │ │ │ stmdahi fp, {r5, r6, sp} │ │ │ │ movweq pc, #8259 @ 0x2043 @ │ │ │ │ str r8, [r4, fp]! │ │ │ │ @@ -32861,16 +32861,16 @@ │ │ │ │ vst2.8 {d24-d25}, [r3 :64], fp │ │ │ │ @ instruction: 0xf0437300 │ │ │ │ ldrb r0, [r1, r1, lsl #6]! │ │ │ │ bls 0x15a7f0 │ │ │ │ @ instruction: 0xf7efa818 │ │ │ │ @ instruction: 0x4601fa79 │ │ │ │ vabdl.s8 q7, d21, d0 │ │ │ │ - svclt 0x0000fd39 │ │ │ │ - eorseq sl, r2, r0, lsr #5 │ │ │ │ + svclt 0x0000fcf9 │ │ │ │ + eorseq sl, r2, r0, lsr #4 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb87594 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, sl, r8, asr #31 │ │ │ │ bmi 0xb41bf8 │ │ │ │ strmi r4, [sp], -r3, lsl #12 │ │ │ │ ldmdavs r2, {r3, r5, r6, r9, sl, lr} │ │ │ │ @@ -32911,17 +32911,17 @@ │ │ │ │ subsmi r9, sl, r9, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, sl, r8, lsl #2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - ldc2l 2, cr15, [r4], {133} @ 0x85 │ │ │ │ + ldc2 2, cr15, [r4], {133} @ 0x85 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ - eorseq sl, r2, r0, ror r1 │ │ │ │ + ldrshteq sl, [r2], -r0 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb87660 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, ip, r0, asr #31 │ │ │ │ ldrmi r4, [r6], -ip, lsl #13 │ │ │ │ strcs r4, [r0], #-2605 @ 0xfffff5d3 │ │ │ │ vfnmavc.f32 s29, s24, s30 │ │ │ │ @@ -32964,16 +32964,16 @@ │ │ │ │ ldmdavs sl, {r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, fp, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, ip, r5, lsl #2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ vmvn.i32 , #5308415 @ 0x0050ffff │ │ │ │ - svclt 0x0000fc6b │ │ │ │ - mlaseq r2, r8, r1, sl │ │ │ │ + svclt 0x0000fc2b │ │ │ │ + eorseq sl, r2, r8, lsl r1 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ vst4.32 {d27-d30}, [pc], r2 │ │ │ │ ldrblt r5, [r0, #-3200]! @ 0xfffff380 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b8f8cc │ │ │ │ strmi fp, [r6], -lr, lsl #1 │ │ │ │ strcs r4, [r0], #-1640 @ 0xfffff998 │ │ │ │ @@ -33019,17 +33019,17 @@ │ │ │ │ mrsle r0, (UNDEF: 58) │ │ │ │ andlt r4, lr, r0, lsr r6 │ │ │ │ ldrhtmi lr, [r0], #-141 @ 0xffffff73 │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ vbic.i32 q2, #1342177280 @ 0x50000000 │ │ │ │ - svclt 0x0000fbfd │ │ │ │ + svclt 0x0000fbbd │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ - mlaseq r2, r8, r0, sl │ │ │ │ + eorseq sl, r2, r8, lsl r0 │ │ │ │ vst4.32 {d27-d30}, [pc], r2 │ │ │ │ ldrblt r5, [r0, #3200]! @ 0xc80 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a8f8cc │ │ │ │ @ instruction: 0x4605b091 │ │ │ │ stcls 8, cr10, [r0], #-8 │ │ │ │ tstcs r6, #3358720 @ 0x334000 │ │ │ │ @@ -33070,15 +33070,15 @@ │ │ │ │ mrsle r0, (UNDEF: 58) │ │ │ │ andslt r4, r1, r8, lsr #12 │ │ │ │ ldrhtmi lr, [r0], #141 @ 0x8d │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ vbic.i32 q2, #1342177280 @ 0x50000000 │ │ │ │ - svclt 0x0000fb97 │ │ │ │ + svclt 0x0000fb57 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ vst4.32 {d27-d30}, [pc], r2 │ │ │ │ push {r7, sl, fp, ip, lr} │ │ │ │ bl 0xfeb8169c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addslt r0, r1, r0, lsr #31 │ │ │ │ strcs r4, [r0], #-1542 @ 0xfffff9fa │ │ │ │ @@ -33117,15 +33117,15 @@ │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ ldrtmi sp, [r0], -sl, lsl #2 │ │ │ │ pop {r0, r4, ip, sp, pc} │ │ │ │ strdlt r4, [r2], -r0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ - blx 0xe6d19e │ │ │ │ + blx 0xffe6d19c │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ vst4.32 {d27-d30}, [pc], r2 │ │ │ │ push {r7, sl, fp, ip, lr} │ │ │ │ bl 0xfeb80f58 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addslt r0, r2, r0, lsr #31 │ │ │ │ ldmib sp, {r0, r2, r9, sl, lr}^ │ │ │ │ @@ -33165,15 +33165,15 @@ │ │ │ │ mrsle r0, (UNDEF: 58) │ │ │ │ andslt r4, r2, r8, lsr #12 │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ vbic.i32 q2, #1342177280 @ 0x50000000 │ │ │ │ - svclt 0x0000fad9 │ │ │ │ + svclt 0x0000fa99 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb87a54 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46030fd8 │ │ │ │ ldrmi r4, [r5], -sl, lsr #16 │ │ │ │ @ instruction: 0xf5a0b087 │ │ │ │ @@ -33213,18 +33213,18 @@ │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0x4629bd30 │ │ │ │ @ instruction: 0xf7f14668 │ │ │ │ @ instruction: 0xf89df819 │ │ │ │ @ instruction: 0xf89d4001 │ │ │ │ strb r3, [pc, r0] │ │ │ │ - blx 0x1e6d31c │ │ │ │ - ldrhteq sl, [r2], -r0 │ │ │ │ + blx 0xe6d31c │ │ │ │ + eorseq sl, r2, r0, lsr r2 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ - eorseq sl, r2, r0, ror r1 │ │ │ │ + ldrshteq sl, [r2], -r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb87b1c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46030fd8 │ │ │ │ ldrmi r4, [r5], -fp, lsr #16 │ │ │ │ @ instruction: 0xf5a0b087 │ │ │ │ strcs r7, [r0], #-712 @ 0xfffffd38 │ │ │ │ @@ -33264,18 +33264,18 @@ │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0x4629bd30 │ │ │ │ @ instruction: 0xf7f04668 │ │ │ │ @ instruction: 0xf89dffb3 │ │ │ │ @ instruction: 0xf89d4001 │ │ │ │ strb r3, [sp, r0] │ │ │ │ - blx 0x4ed3e8 │ │ │ │ - ldrhteq sl, [r2], -r0 │ │ │ │ + @ instruction: 0xf9d2f285 │ │ │ │ + eorseq sl, r2, r0, lsr r2 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ - mlaseq r2, r8, r1, sl │ │ │ │ + eorseq sl, r2, r8, lsl r1 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb87be8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r6], r8 │ │ │ │ bmi 0xb02248 │ │ │ │ strmi r2, [lr], -r0, lsl #6 │ │ │ │ ldmdavs r2, {r2, r6, r7, r8, r9, sl, fp} │ │ │ │ @@ -33315,19 +33315,19 @@ │ │ │ │ ldc2 7, cr15, [ip, #932]! @ 0x3a4 │ │ │ │ ldrb r4, [r9, r9, lsl #20] │ │ │ │ strbtmi r4, [r8], -r9, lsr #12 │ │ │ │ @ instruction: 0xff4ef7f0 │ │ │ │ mulcc r0, sp, r8 │ │ │ │ mulmi r1, sp, r8 │ │ │ │ vqdmlsl.s q7, d21, d1[2] │ │ │ │ - svclt 0x0000f9ad │ │ │ │ + svclt 0x0000f96d │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ - eorseq sl, r2, r0, ror r1 │ │ │ │ - eorseq sl, r2, r0, lsr #2 │ │ │ │ - ldrhteq sl, [r2], -r0 │ │ │ │ + ldrshteq sl, [r2], -r0 │ │ │ │ + eorseq sl, r2, r0, lsr #1 │ │ │ │ + eorseq sl, r2, r0, lsr r2 │ │ │ │ andcc r0, r1, #12416 @ 0x3080 │ │ │ │ svceq 0x00fef012 │ │ │ │ cdp 0, 0, cr13, cr7, cr14, {0} │ │ │ │ umulllt r0, r2, r0, sl │ │ │ │ bvc 0xffa2c5a0 │ │ │ │ blvc 0x6c0fc │ │ │ │ ldrdeq lr, [r0, -sp] │ │ │ │ @@ -33385,19 +33385,19 @@ │ │ │ │ ldc2 7, cr15, [r0, #-932]! @ 0xfffffc5c │ │ │ │ ldrb r4, [r9, r9, lsl #20] │ │ │ │ strbtmi r4, [r8], -r9, lsr #12 │ │ │ │ mcr2 7, 6, pc, cr2, cr0, {7} @ │ │ │ │ mulcc r0, sp, r8 │ │ │ │ mulmi r1, sp, r8 │ │ │ │ vqdmlsl.s q7, d21, d1[2] │ │ │ │ - svclt 0x0000f921 │ │ │ │ + svclt 0x0000f8e1 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ - mlaseq r2, r8, r1, sl │ │ │ │ - eorseq sl, r2, r0, lsr #2 │ │ │ │ - ldrhteq sl, [r2], -r0 │ │ │ │ + eorseq sl, r2, r8, lsl r1 │ │ │ │ + eorseq sl, r2, r0, lsr #1 │ │ │ │ + eorseq sl, r2, r0, lsr r2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb87dd0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r8], r8 │ │ │ │ stcmi 6, cr4, [r8], #-44 @ 0xffffffd4 │ │ │ │ bmi 0xa42424 │ │ │ │ stcpl 3, cr15, [sl], {195} @ 0xc3 │ │ │ │ @@ -33434,18 +33434,18 @@ │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ @ instruction: 0xf7f0a802 │ │ │ │ @ instruction: 0xf89dfe61 │ │ │ │ @ instruction: 0xf89d4009 │ │ │ │ stmdbls r1, {r3, ip, sp} │ │ │ │ vqshl.s64 q7, q0, #5 │ │ │ │ - svclt 0x0000f8bf │ │ │ │ + svclt 0x0000f87f │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ - mlaseq r2, r8, r1, sl │ │ │ │ - eorseq sl, r2, r0, ror r1 │ │ │ │ + eorseq sl, r2, r8, lsl r1 │ │ │ │ + ldrshteq sl, [r2], -r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb87e90 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r8], r8 │ │ │ │ bmi 0x9b989c │ │ │ │ stmib sp, {r2, r6, r7, r8, r9, fp}^ │ │ │ │ movwls r1, #21249 @ 0x5301 │ │ │ │ @@ -33480,18 +33480,18 @@ │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ stmdage r2, {r4, r8, sl, fp, ip, sp, pc} │ │ │ │ mcr2 7, 0, pc, cr4, cr0, {7} @ │ │ │ │ mulmi r9, sp, r8 │ │ │ │ mulcc r8, sp, r8 │ │ │ │ ldrb r9, [r0, r1, lsl #18] │ │ │ │ - @ instruction: 0xf862f285 │ │ │ │ + @ instruction: 0xf822f285 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ - eorseq sl, r2, r8, asr #2 │ │ │ │ - eorseq sl, r2, r0, ror r1 │ │ │ │ + eorseq sl, r2, r8, asr #1 │ │ │ │ + ldrshteq sl, [r2], -r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb87f48 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r8], r8 │ │ │ │ bmi 0x9f9954 │ │ │ │ stmib sp, {r2, r6, r7, r8, r9, fp}^ │ │ │ │ movwls r1, #21249 @ 0x5301 │ │ │ │ @@ -33527,18 +33527,18 @@ │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ stmdage r2, {r4, r8, sl, fp, ip, sp, pc} │ │ │ │ stc2 7, cr15, [r6, #960]! @ 0x3c0 │ │ │ │ mulmi r9, sp, r8 │ │ │ │ mulcc r8, sp, r8 │ │ │ │ strb r9, [lr, r1, lsl #18] │ │ │ │ - @ instruction: 0xf804f285 │ │ │ │ + @ instruction: 0xffc4f284 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ - eorseq sl, r2, r8, asr #2 │ │ │ │ - mlaseq r2, r8, r1, sl │ │ │ │ + eorseq sl, r2, r8, asr #1 │ │ │ │ + eorseq sl, r2, r8, lsl r1 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb88004 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r8], r8 │ │ │ │ bmi 0x9f9a10 │ │ │ │ stmib sp, {r2, r6, r7, r8, r9, sl, fp}^ │ │ │ │ movwls r1, #21249 @ 0x5301 │ │ │ │ @@ -33574,18 +33574,18 @@ │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ @ instruction: 0xf7f0a802 │ │ │ │ @ instruction: 0xf89dfd49 │ │ │ │ @ instruction: 0xf89d4009 │ │ │ │ stmdbls r1, {r3, ip, sp} │ │ │ │ vqdmlsl.s q7, d20, d3[3] │ │ │ │ - svclt 0x0000ffa7 │ │ │ │ + svclt 0x0000ff67 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ - eorseq sl, r2, r0, ror r1 │ │ │ │ - eorseq sl, r2, r8, asr #2 │ │ │ │ + ldrshteq sl, [r2], -r0 │ │ │ │ + eorseq sl, r2, r8, asr #1 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb880c0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r8], r8 │ │ │ │ stcmi 6, cr4, [r8], #-44 @ 0xffffffd4 │ │ │ │ bmi 0xa42714 │ │ │ │ stcpl 3, cr15, [sl], {195} @ 0xc3 │ │ │ │ @@ -33622,18 +33622,18 @@ │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ stmdage r2, {r4, r8, sl, fp, ip, sp, pc} │ │ │ │ stc2l 7, cr15, [r8], #960 @ 0x3c0 │ │ │ │ mulmi r9, sp, r8 │ │ │ │ mulcc r8, sp, r8 │ │ │ │ strb r9, [pc, r1, lsl #18] │ │ │ │ - @ instruction: 0xff46f284 │ │ │ │ + @ instruction: 0xff06f284 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ - mlaseq r2, r8, r1, sl │ │ │ │ - eorseq sl, r2, r8, asr #2 │ │ │ │ + eorseq sl, r2, r8, lsl r1 │ │ │ │ + eorseq sl, r2, r8, asr #1 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb88180 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xb0920fb0 │ │ │ │ @ instruction: 0xf10d4c39 │ │ │ │ stmdavs r4!, {r3, sl, fp} │ │ │ │ @ instruction: 0xf04f9411 │ │ │ │ @@ -33687,18 +33687,18 @@ │ │ │ │ @ instruction: 0xf8cd000e │ │ │ │ svclt 0x0018c024 │ │ │ │ andeq pc, r1, #66 @ 0x42 │ │ │ │ ldrb r9, [r5, r8, lsl #4] │ │ │ │ vst2.8 {d24-d25}, [r3], fp │ │ │ │ andhi r4, fp, r0, lsl #7 │ │ │ │ vqshl.s64 q7, , #4 │ │ │ │ - svclt 0x0000fec5 │ │ │ │ + svclt 0x0000fe85 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ - mlaseq r2, r8, r0, sl │ │ │ │ - eorseq sl, r2, r0, ror r1 │ │ │ │ + eorseq sl, r2, r8, lsl r0 │ │ │ │ + ldrshteq sl, [r2], -r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb88284 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xb0920fb0 │ │ │ │ @ instruction: 0xf10d4c3a │ │ │ │ stmdavs r4!, {r3, sl, fp} │ │ │ │ @ instruction: 0xf04f9411 │ │ │ │ @@ -33753,18 +33753,18 @@ │ │ │ │ andeq lr, lr, r0, asr sl │ │ │ │ eorgt pc, r4, sp, asr #17 │ │ │ │ @ instruction: 0xf042bf18 │ │ │ │ andls r0, r8, #268435456 @ 0x10000000 │ │ │ │ stmdahi fp, {r1, r4, r6, r7, r8, r9, sl, sp, lr, pc} │ │ │ │ orrmi pc, r0, #1124073472 @ 0x43000000 │ │ │ │ ldrb r8, [r1, fp]! │ │ │ │ - cdp2 2, 4, cr15, cr0, cr4, {4} │ │ │ │ + cdp2 2, 0, cr15, cr0, cr4, {4} │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ - mlaseq r2, r8, r0, sl │ │ │ │ - mlaseq r2, r8, r1, sl │ │ │ │ + eorseq sl, r2, r8, lsl r0 │ │ │ │ + eorseq sl, r2, r8, lsl r1 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb8838c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, ip, r0, asr #31 │ │ │ │ bmi 0xac29ec │ │ │ │ strmi r4, [r6], -ip, lsl #12 │ │ │ │ ldmdavs r2, {r0, r3, r5, r9, sl, lr} │ │ │ │ @@ -33803,17 +33803,17 @@ │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0x4629bd70 │ │ │ │ @ instruction: 0xf7eea804 │ │ │ │ @ instruction: 0xf89dfac1 │ │ │ │ bfi r3, r0, #0, #29 │ │ │ │ - ldc2l 2, cr15, [ip, #528] @ 0x210 │ │ │ │ + ldc2 2, cr15, [ip, #528] @ 0x210 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ - eorseq sl, r2, r0, ror r1 │ │ │ │ + ldrshteq sl, [r2], -r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb88450 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xb08f0fb8 │ │ │ │ ldrsbtgt pc, [r8], pc @ │ │ │ │ andcs r4, r0, r5, lsl #12 │ │ │ │ ldcls 2, cr9, [r2], {4} │ │ │ │ @@ -33855,16 +33855,16 @@ │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0x4621bd30 │ │ │ │ @ instruction: 0xf7eea806 │ │ │ │ @ instruction: 0xf89dfa59 │ │ │ │ bfi r2, r8, #0, #29 │ │ │ │ - ldc2l 2, cr15, [r4, #-528]! @ 0xfffffdf0 │ │ │ │ - mlaseq r2, r8, r1, sl │ │ │ │ + ldc2 2, cr15, [r4, #-528]! @ 0xfffffdf0 │ │ │ │ + eorseq sl, r2, r8, lsl r1 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb88520 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addslt r0, r4, r8, lsr #31 │ │ │ │ ldrdgt pc, [ip, -pc]! @ │ │ │ │ @ instruction: 0xf8dcac04 │ │ │ │ @@ -33930,24 +33930,24 @@ │ │ │ │ stmib sp, {r0, r1, r8, ip, pc}^ │ │ │ │ @ instruction: 0xf7f0230a │ │ │ │ @ instruction: 0xf89dfa83 │ │ │ │ stmdbls r3, {r0, r5, lr} │ │ │ │ stmdahi fp, {r0, r4, r6, r7, r8, r9, sl, sp, lr, pc} │ │ │ │ orrmi pc, r0, #1124073472 @ 0x43000000 │ │ │ │ str r8, [r9, fp]! │ │ │ │ - ldc2l 2, cr15, [lr], {132} @ 0x84 │ │ │ │ - teqppl r8, r8, asr #12 @ p-variant is OBSOLETE │ │ │ │ + ldc2 2, cr15, [lr], {132} @ 0x84 │ │ │ │ + @ instruction: 0x41b8f648 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - subspl pc, r8, r8, asr #12 │ │ │ │ + sbcsmi pc, r8, r8, asr #12 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ rsbscs r4, pc, #3072 @ 0xc00 │ │ │ │ - blx 0xfe16dd92 │ │ │ │ - eorseq sl, r2, r0, ror r1 │ │ │ │ + blx 0x116dd92 │ │ │ │ + ldrshteq sl, [r2], -r0 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ - ldrsbteq r9, [r2], -r0 │ │ │ │ + eorseq r9, r2, r0, asr ip │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb88668 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addslt r0, r4, r8, lsr #31 │ │ │ │ teqpgt r0, pc @ @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf8dcac04 │ │ │ │ @ instruction: 0xf8cdc000 │ │ │ │ @@ -34013,24 +34013,24 @@ │ │ │ │ stmib sp, {r0, r1, r8, ip, pc}^ │ │ │ │ @ instruction: 0xf7f0230a │ │ │ │ @ instruction: 0xf89df9dd │ │ │ │ stmdbls r3, {r0, r5, lr} │ │ │ │ stmdahi fp, {r0, r1, r2, r3, r6, r7, r8, r9, sl, sp, lr, pc} │ │ │ │ orrmi pc, r0, #1124073472 @ 0x43000000 │ │ │ │ str r8, [r7, fp]! │ │ │ │ - ldc2 2, cr15, [r8], #-528 @ 0xfffffdf0 │ │ │ │ - teqppl r8, r8, asr #12 @ p-variant is OBSOLETE │ │ │ │ + blx 0xffe6df9a │ │ │ │ + @ instruction: 0x41b8f648 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - subspl pc, r8, r8, asr #12 │ │ │ │ + sbcsmi pc, r8, r8, asr #12 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ rsbscs r4, pc, #3072 @ 0xc00 │ │ │ │ - blx 0xff7ededc │ │ │ │ - mlaseq r2, r8, r1, sl │ │ │ │ + blx 0xfe7ededc │ │ │ │ + eorseq sl, r2, r8, lsl r1 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ - ldrsbteq r9, [r2], -r0 │ │ │ │ + eorseq r9, r2, r0, asr ip │ │ │ │ vst4.32 {d27-d30}, [pc], r2 │ │ │ │ ldrlt r5, [r0, #-3200]! @ 0xfffff380 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ strmi fp, [r5], -fp, lsl #1 │ │ │ │ stmib sp, {r1, fp, sp, pc}^ │ │ │ │ movwcs r2, #782 @ 0x30e │ │ │ │ @@ -34074,23 +34074,23 @@ │ │ │ │ strb r3, [lr, r8] │ │ │ │ vst2.8 {d24-d25}, [r3 :128], r3 │ │ │ │ eorhi r4, r3, r0, lsl #7 │ │ │ │ strtmi lr, [r1], -r9, asr #15 │ │ │ │ @ instruction: 0xf7eea802 │ │ │ │ @ instruction: 0xf89df8a3 │ │ │ │ strb r3, [r0, r8] │ │ │ │ - blx 0xfefee08e │ │ │ │ - teqppl r8, r8, asr #12 @ p-variant is OBSOLETE │ │ │ │ + blx 0x1fee08e │ │ │ │ + @ instruction: 0x41b8f648 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - subspl pc, r8, r8, asr #12 │ │ │ │ + sbcsmi pc, r8, r8, asr #12 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ rsbscs r4, pc, #2048 @ 0x800 │ │ │ │ - blx 0x196dfd0 │ │ │ │ + blx 0x96dfd0 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ - ldrsbteq r9, [r2], -r0 │ │ │ │ + eorseq r9, r2, r0, asr ip │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb888a4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, ip, r0, asr #31 │ │ │ │ bmi 0xac2f04 │ │ │ │ strmi r4, [r6], -ip, lsl #12 │ │ │ │ ldmdavs r2, {r0, r3, r5, r9, sl, lr} │ │ │ │ @@ -34129,17 +34129,17 @@ │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0x4629bd70 │ │ │ │ @ instruction: 0xf7eea804 │ │ │ │ @ instruction: 0xf89df835 │ │ │ │ bfi r3, r0, #0, #29 │ │ │ │ - blx 0x146e16a │ │ │ │ + blx 0x46e16a │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ - eorseq sl, r2, r0, ror r1 │ │ │ │ + ldrshteq sl, [r2], -r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb88968 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xb08f0fb8 │ │ │ │ ldrsbtgt pc, [r8], pc @ │ │ │ │ andcs r4, r0, r5, lsl #12 │ │ │ │ ldcls 2, cr9, [r2], {4} │ │ │ │ @@ -34181,16 +34181,16 @@ │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0x4621bd30 │ │ │ │ @ instruction: 0xf7eda806 │ │ │ │ @ instruction: 0xf89dffcd │ │ │ │ bfi r2, r8, #0, #29 │ │ │ │ - blx 0xffa6e238 │ │ │ │ - mlaseq r2, r8, r1, sl │ │ │ │ + blx 0xfea6e238 │ │ │ │ + eorseq sl, r2, r8, lsl r1 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ vst4.32 {d27-d30}, [pc], r2 │ │ │ │ ldrlt r5, [r0, #-3200]! @ 0xfffff380 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ strmi fp, [r5], -r9, lsl #1 │ │ │ │ movwcs lr, #51661 @ 0xc9cd │ │ │ │ @@ -34226,17 +34226,17 @@ │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x46214770 │ │ │ │ @ instruction: 0xf7ed4668 │ │ │ │ @ instruction: 0xf89dff73 │ │ │ │ ldrb r3, [fp, r0] │ │ │ │ - blx 0xfe3ee2ec │ │ │ │ + blx 0x13ee2ec │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ - mlaseq r2, r8, r0, sl │ │ │ │ + eorseq sl, r2, r8, lsl r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb88aec │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r9], r0 @ │ │ │ │ bmi 0xc7a4f8 │ │ │ │ strmi r0, [sp], -r4, asr #23 │ │ │ │ movwls r9, #21250 @ 0x5302 │ │ │ │ @@ -34276,24 +34276,24 @@ │ │ │ │ stmiavc r9!, {r4, r5, r8, sl, fp, ip, sp, pc} │ │ │ │ andcs r2, r0, #671088640 @ 0x28000000 │ │ │ │ @ instruction: 0xf7e8a802 │ │ │ │ stmdacs r0, {r0, r2, r3, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ stmdahi fp!, {r1, r2, r4, r6, r7, ip, lr, pc} │ │ │ │ tstpeq r0, #67 @ p-variant is OBSOLETE @ 0x43 │ │ │ │ ldrb r8, [r1, fp, lsr #32] │ │ │ │ - blx 0xaee3b4 │ │ │ │ + @ instruction: 0xf9eaf284 │ │ │ │ @ instruction: 0xf6482000 │ │ │ │ - vsra.s64 q10, q6, #64 │ │ │ │ + vorr.i32 q10, #12 @ 0x0000000c │ │ │ │ blmi 0x171e64 │ │ │ │ vhadd.s8 d25, d0, d0 │ │ │ │ vqsub.s16 d4, d23, d28 │ │ │ │ - svclt 0x0000fde5 │ │ │ │ + svclt 0x0000fda9 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ - eorseq sl, r2, r0, lsr #2 │ │ │ │ - ldrsbteq sl, [r2], -r8 │ │ │ │ + eorseq sl, r2, r0, lsr #1 │ │ │ │ + eorseq sl, r2, r8, asr r2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb88bd0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r9], r0 @ │ │ │ │ bmi 0xc3a5dc │ │ │ │ strmi r0, [sp], -r4, asr #31 │ │ │ │ movwls r9, #21250 @ 0x5302 │ │ │ │ @@ -34333,23 +34333,23 @@ │ │ │ │ tstcs r7, #11075584 @ 0xa90000 │ │ │ │ stmdage r2, {r9, sp} │ │ │ │ cdp2 7, 1, cr15, cr12, cr8, {7} │ │ │ │ sbcsle r2, r7, r0, lsl #16 │ │ │ │ @ instruction: 0xf043882b │ │ │ │ eorhi r0, fp, r0, lsl r3 │ │ │ │ vqshl.s64 q7, q1, #4 │ │ │ │ - @ instruction: 0x2000f9b9 │ │ │ │ - bicsmi pc, ip, r8, asr #12 │ │ │ │ + andcs pc, r0, r9, ror r9 @ │ │ │ │ + cmppmi ip, r8, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ andls r4, r0, r4, lsl #22 │ │ │ │ adcsmi pc, ip, #64, 4 │ │ │ │ - ldc2l 2, cr15, [r4, #-92]! @ 0xffffffa4 │ │ │ │ + ldc2 2, cr15, [r8, #-92]! @ 0xffffffa4 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ - eorseq sl, r2, r0, ror r1 │ │ │ │ - ldrsbteq sl, [r2], -r8 │ │ │ │ + ldrshteq sl, [r2], -r0 │ │ │ │ + eorseq sl, r2, r8, asr r2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb88cb0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r9], r0 @ │ │ │ │ @ instruction: 0x460b4c33 │ │ │ │ @ instruction: 0x46294615 │ │ │ │ andls r4, r4, r2, lsr sl │ │ │ │ @@ -34391,24 +34391,24 @@ │ │ │ │ stmiavc r9!, {r4, r5, r8, sl, fp, ip, sp, pc} │ │ │ │ andcs r2, r0, #52, 6 @ 0xd0000000 │ │ │ │ @ instruction: 0xf7e8a802 │ │ │ │ stmdacs r0, {r0, r1, r2, r5, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ stmdahi fp!, {r0, r2, r4, r6, r7, ip, lr, pc} │ │ │ │ tstpeq r0, #67 @ p-variant is OBSOLETE @ 0x43 │ │ │ │ ldrb r8, [r0, fp, lsr #32] │ │ │ │ - @ instruction: 0xf944f284 │ │ │ │ + @ instruction: 0xf904f284 │ │ │ │ @ instruction: 0xf6482000 │ │ │ │ - vsra.s64 q10, q6, #64 │ │ │ │ + vorr.i32 q10, #12 @ 0x0000000c │ │ │ │ blmi 0x172030 │ │ │ │ vhadd.s8 d25, d0, d0 │ │ │ │ vqsub.s16 d4, d23, d28 │ │ │ │ - svclt 0x0000fcff │ │ │ │ + svclt 0x0000fcc3 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ - mlaseq r2, r8, r1, sl │ │ │ │ - ldrsbteq sl, [r2], -r8 │ │ │ │ + eorseq sl, r2, r8, lsl r1 │ │ │ │ + eorseq sl, r2, r8, asr r2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb88d9c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r9], r0 @ │ │ │ │ bmi 0xc7a7a8 │ │ │ │ strmi r0, [sp], -r4, asr #23 │ │ │ │ movwls r9, #21250 @ 0x5302 │ │ │ │ @@ -34448,24 +34448,24 @@ │ │ │ │ stmiavc r9!, {r4, r5, r8, sl, fp, ip, sp, pc} │ │ │ │ andcs r2, r0, #469762048 @ 0x1c000000 │ │ │ │ @ instruction: 0xf7e8a802 │ │ │ │ stmdacs r0, {r0, r2, r4, r5, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ stmdahi fp!, {r1, r2, r4, r6, r7, ip, lr, pc} │ │ │ │ tstpeq r0, #67 @ p-variant is OBSOLETE @ 0x43 │ │ │ │ ldrb r8, [r1, fp, lsr #32] │ │ │ │ - @ instruction: 0xf8d2f284 │ │ │ │ + @ instruction: 0xf892f284 │ │ │ │ @ instruction: 0xf6482000 │ │ │ │ - vsra.s64 q10, q6, #64 │ │ │ │ + vorr.i32 q10, #12 @ 0x0000000c │ │ │ │ blmi 0x172114 │ │ │ │ vhadd.s8 d25, d0, d0 │ │ │ │ vqsub.s16 d4, d23, d28 │ │ │ │ - svclt 0x0000fc8d │ │ │ │ + svclt 0x0000fc51 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ - eorseq sl, r2, r8, asr #2 │ │ │ │ - ldrsbteq sl, [r2], -r8 │ │ │ │ + eorseq sl, r2, r8, asr #1 │ │ │ │ + eorseq sl, r2, r8, asr r2 │ │ │ │ vst4.32 {d27-d30}, [pc], r2 │ │ │ │ ldrlt r5, [r0, #-3200]! @ 0xfffff380 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ strmi fp, [r5], -fp, lsl #1 │ │ │ │ movwcs lr, #59853 @ 0xe9cd │ │ │ │ bmi 0xbba894 │ │ │ │ @@ -34505,23 +34505,23 @@ │ │ │ │ stmiavc r1!, {r4, r5, r6, r8, r9, sl, lr} │ │ │ │ stmdage r2, {r4, r5, r6, r9, sp} │ │ │ │ stc2l 7, cr15, [r4], #-952 @ 0xfffffc48 │ │ │ │ rscle r2, r1, r0, lsl #16 │ │ │ │ @ instruction: 0xf0438823 │ │ │ │ eorhi r0, r3, r0, lsl r3 │ │ │ │ vqshl.s64 q7, q6, #4 │ │ │ │ - andcs pc, r0, r1, ror #16 │ │ │ │ - bicsmi pc, ip, r8, asr #12 │ │ │ │ + andcs pc, r0, r1, lsr #16 │ │ │ │ + cmppmi ip, r8, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ andls r4, r0, r4, lsl #22 │ │ │ │ adcsmi pc, ip, #64, 4 │ │ │ │ - ldc2 2, cr15, [ip], {23} │ │ │ │ + blx 0xff86e5aa │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ - mlaseq r2, r8, r0, sl │ │ │ │ - ldrshteq sl, [r2], -r0 │ │ │ │ + eorseq sl, r2, r8, lsl r0 │ │ │ │ + eorseq sl, r2, r0, ror r2 │ │ │ │ vst4.32 {d27-d30}, [pc], r2 │ │ │ │ ldrlt r5, [r0, #-3200]! @ 0xfffff380 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ strmi fp, [r5], -fp, lsl #1 │ │ │ │ stmib sp, {r1, fp, sp, pc}^ │ │ │ │ movwcs r2, #782 @ 0x30e │ │ │ │ @@ -34552,34 +34552,34 @@ │ │ │ │ andlt r4, fp, r8, lsr #12 │ │ │ │ ldrhtmi lr, [r0], -sp │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ stmiavc r2!, {r4, r5, r6, r8, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf6492128 │ │ │ │ - vrsra.s64 d20, d0, #64 │ │ │ │ + vorr.i32 d20, #0 @ 0x00000000 │ │ │ │ stmdage r2, {r1, r4, r5, r8, r9} │ │ │ │ movwcc pc, #11009 @ 0x2b01 @ │ │ │ │ @ instruction: 0xf8d378a1 │ │ │ │ @ instruction: 0xf7ee22f8 │ │ │ │ stmdacs r0, {r0, r1, r4, r5, r6, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ stmdahi r3!, {r3, r4, r6, r7, ip, lr, pc} │ │ │ │ tstpeq r0, #67 @ p-variant is OBSOLETE @ 0x43 │ │ │ │ ldrb r8, [r3, r3, lsr #32] │ │ │ │ strtmi r4, [r8], -r1, lsr #12 │ │ │ │ ldc2l 7, cr15, [r4], #964 @ 0x3c4 │ │ │ │ vqshl.s64 q7, , #3 │ │ │ │ - andcs pc, r0, fp, ror #31 │ │ │ │ - bicsmi pc, ip, r8, asr #12 │ │ │ │ + andcs pc, r0, fp, lsr #31 │ │ │ │ + cmppmi ip, r8, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ andls r4, r0, r3, lsl #22 │ │ │ │ adcsmi pc, ip, #64, 4 │ │ │ │ - blx 0xfe9ee696 │ │ │ │ + blx 0x1aee696 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ - ldrshteq sl, [r2], -r0 │ │ │ │ + eorseq sl, r2, r0, ror r2 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb89048 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vldr , [pc, #256] @ 0x31f50 │ │ │ │ addlt r7, ip, pc, lsl fp │ │ │ │ ldrmi r4, [ip], -r4, lsl #13 │ │ │ │ strmi r4, [lr], -r0, lsr #22 │ │ │ │ @@ -34606,21 +34606,21 @@ │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 57) │ │ │ │ andlt fp, ip, r0, asr #4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - @ instruction: 0xff96f283 │ │ │ │ + @ instruction: 0xff56f283 │ │ │ │ andeq r0, r0, pc, ror r0 │ │ │ │ andeq r0, r0, r0 │ │ │ │ @ instruction: 0xffffff80 │ │ │ │ @ instruction: 0xffffffff │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ - eorseq sl, r2, r0, lsr #2 │ │ │ │ + eorseq sl, r2, r0, lsr #1 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb890ec │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vldr , [pc, #256] @ 0x31ff4 │ │ │ │ addlt r7, ip, r0, lsr #22 │ │ │ │ ldrmi r4, [ip], -r4, lsl #13 │ │ │ │ strmi r4, [lr], -r1, lsr #22 │ │ │ │ @@ -34647,22 +34647,22 @@ │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 57) │ │ │ │ andlt fp, ip, r0, lsl #4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - @ instruction: 0xff44f283 │ │ │ │ + @ instruction: 0xff04f283 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ strdeq r7, [r0], -pc @ │ │ │ │ andeq r0, r0, r0 │ │ │ │ @ instruction: 0xffff8000 │ │ │ │ @ instruction: 0xffffffff │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ - eorseq sl, r2, r0, lsr #2 │ │ │ │ + eorseq sl, r2, r0, lsr #1 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb89194 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vldr , [pc, #256] @ 0x3209c │ │ │ │ addlt r7, ip, r0, lsr #22 │ │ │ │ ldrmi r4, [ip], -r4, lsl #13 │ │ │ │ strmi r4, [lr], -r1, lsr #22 │ │ │ │ @@ -34689,22 +34689,22 @@ │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 56) │ │ │ │ tstcs r0, ip │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ vmvn.i32 , #3211263 @ 0x0030ffff │ │ │ │ - svclt 0x0000fef1 │ │ │ │ + svclt 0x0000feb1 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ svcvc 0x00ffffff │ │ │ │ andeq r0, r0, r0 │ │ │ │ andhi r0, r0, r0 │ │ │ │ @ instruction: 0xffffffff │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ - eorseq sl, r2, r0, lsr #2 │ │ │ │ + eorseq sl, r2, r0, lsr #1 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb8923c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vldr , [pc, #256] @ 0x32144 │ │ │ │ addlt r7, ip, lr, lsl fp │ │ │ │ ldrmi r4, [ip], -r4, lsl #13 │ │ │ │ @ instruction: 0x460e4b1f │ │ │ │ @@ -34730,21 +34730,21 @@ │ │ │ │ blls 0x30c108 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, SP_und │ │ │ │ andcs fp, r0, #12 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - cdp2 2, 9, cr15, cr14, cr3, {4} │ │ │ │ + cdp2 2, 5, cr15, cr14, cr3, {4} │ │ │ │ @ instruction: 0xffffffff │ │ │ │ svcvc 0x00ffffff │ │ │ │ andeq r0, r0, r0 │ │ │ │ andhi r0, r0, r0 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ - eorseq sl, r2, r0, lsr #2 │ │ │ │ + eorseq sl, r2, r0, lsr #1 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb892dc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vldr , [pc, #256] @ 0x321e4 │ │ │ │ addlt r7, ip, r0, lsr #22 │ │ │ │ ldrmi r4, [ip], -r4, lsl #13 │ │ │ │ strmi r4, [lr], -r1, lsr #22 │ │ │ │ @@ -34771,22 +34771,22 @@ │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 57) │ │ │ │ andlt fp, ip, r0, lsl #4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - cdp2 2, 4, cr15, cr12, cr3, {4} │ │ │ │ + cdp2 2, 0, cr15, cr12, cr3, {4} │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ strdeq r7, [r0], -pc @ │ │ │ │ andeq r0, r0, r0 │ │ │ │ @ instruction: 0xffff8000 │ │ │ │ @ instruction: 0xffffffff │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ - eorseq sl, r2, r0, ror r1 │ │ │ │ + ldrshteq sl, [r2], -r0 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb89384 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vldr , [pc, #256] @ 0x3228c │ │ │ │ addlt r7, ip, r0, lsr #22 │ │ │ │ ldrmi r4, [ip], -r4, lsl #13 │ │ │ │ strmi r4, [lr], -r1, lsr #22 │ │ │ │ @@ -34813,22 +34813,22 @@ │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 56) │ │ │ │ tstcs r0, ip │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ vmvn.i32 , #3211263 @ 0x0030ffff │ │ │ │ - svclt 0x0000fdf9 │ │ │ │ + svclt 0x0000fdb9 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ svcvc 0x00ffffff │ │ │ │ andeq r0, r0, r0 │ │ │ │ andhi r0, r0, r0 │ │ │ │ @ instruction: 0xffffffff │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ - eorseq sl, r2, r0, ror r1 │ │ │ │ + ldrshteq sl, [r2], -r0 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb8942c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vldr , [pc, #256] @ 0x32334 │ │ │ │ addlt r7, ip, lr, lsl fp │ │ │ │ ldrmi r4, [ip], -r4, lsl #13 │ │ │ │ @ instruction: 0x460e4b1f │ │ │ │ @@ -34854,21 +34854,21 @@ │ │ │ │ blls 0x30c2f8 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, SP_und │ │ │ │ andcs fp, r0, #12 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - stc2 2, cr15, [r6, #524]! @ 0x20c │ │ │ │ + stc2l 2, cr15, [r6, #-524]! @ 0xfffffdf4 │ │ │ │ @ instruction: 0xffffffff │ │ │ │ svcvc 0x00ffffff │ │ │ │ andeq r0, r0, r0 │ │ │ │ andhi r0, r0, r0 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ - eorseq sl, r2, r0, ror r1 │ │ │ │ + ldrshteq sl, [r2], -r0 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb894cc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, ip, r0, asr #31 │ │ │ │ blvc 0x7ad954 │ │ │ │ ldrmi r4, [r6], -ip, lsl #13 │ │ │ │ @ instruction: 0x461d4a1f │ │ │ │ @@ -34894,20 +34894,20 @@ │ │ │ │ blls 0x30c398 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, SP_und │ │ │ │ andlt fp, ip, r0, lsl #4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldcllt 12, cr0, [r0, #-0] │ │ │ │ - ldc2l 2, cr15, [r6, #-524] @ 0xfffffdf4 │ │ │ │ + ldc2 2, cr15, [r6, #-524] @ 0xfffffdf4 │ │ │ │ strdeq r7, [r0], -pc @ │ │ │ │ andeq r0, r0, r0 │ │ │ │ @ instruction: 0xffff8000 │ │ │ │ @ instruction: 0xffffffff │ │ │ │ - mlaseq r2, r8, r1, sl │ │ │ │ + eorseq sl, r2, r8, lsl r1 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb8956c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, ip, r0, asr #31 │ │ │ │ blvc 0x7ad9f4 │ │ │ │ ldrmi r4, [r6], -ip, lsl #13 │ │ │ │ @@ -34934,20 +34934,20 @@ │ │ │ │ blls 0x30c438 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, LR_und │ │ │ │ tstcs r0, ip │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ vmvn.i32 , #3211263 @ 0x0030ffff │ │ │ │ - svclt 0x0000fd07 │ │ │ │ + svclt 0x0000fcc7 │ │ │ │ svcvc 0x00ffffff │ │ │ │ andeq r0, r0, r0 │ │ │ │ andhi r0, r0, r0 │ │ │ │ @ instruction: 0xffffffff │ │ │ │ - mlaseq r2, r8, r1, sl │ │ │ │ + eorseq sl, r2, r8, lsl r1 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb8960c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, ip, r0, asr #31 │ │ │ │ blvc 0x7ada94 │ │ │ │ ldrmi r4, [r6], -ip, lsl #13 │ │ │ │ @@ -34973,21 +34973,21 @@ │ │ │ │ blmi 0x3b0ca8 │ │ │ │ blls 0x30c4d8 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, SP_abt │ │ │ │ andcs fp, r0, #12 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldcllt 12, cr0, [r0, #-0] │ │ │ │ - ldc2 2, cr15, [r8], #524 @ 0x20c │ │ │ │ + ldc2l 2, cr15, [r8], #-524 @ 0xfffffdf4 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ @ instruction: 0xffffffff │ │ │ │ svcvc 0x00ffffff │ │ │ │ andeq r0, r0, r0 │ │ │ │ andhi r0, r0, r0 │ │ │ │ - mlaseq r2, r8, r1, sl │ │ │ │ + eorseq sl, r2, r8, lsl r1 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb896ac │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vldr , [pc, #256] @ 0x325b4 │ │ │ │ addlt r7, ip, r0, lsr #22 │ │ │ │ ldrmi r4, [ip], -r4, lsl #13 │ │ │ │ @@ -35015,22 +35015,22 @@ │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 57) │ │ │ │ andlt fp, ip, r0, asr #4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - stc2l 2, cr15, [r4], #-524 @ 0xfffffdf4 │ │ │ │ + stc2 2, cr15, [r4], #-524 @ 0xfffffdf4 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ andeq r0, r0, pc, ror r0 │ │ │ │ andeq r0, r0, r0 │ │ │ │ @ instruction: 0xffffff80 │ │ │ │ @ instruction: 0xffffffff │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ - eorseq sl, r2, r8, asr #2 │ │ │ │ + eorseq sl, r2, r8, asr #1 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb89754 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vldr , [pc, #256] @ 0x3265c │ │ │ │ addlt r7, ip, r0, lsr #22 │ │ │ │ ldrmi r4, [ip], -r4, lsl #13 │ │ │ │ strmi r4, [lr], -r1, lsr #22 │ │ │ │ @@ -35057,22 +35057,22 @@ │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 57) │ │ │ │ andlt fp, ip, r0, lsl #4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - ldc2 2, cr15, [r0], {131} @ 0x83 │ │ │ │ + blx 0xff46efe6 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ strdeq r7, [r0], -pc @ │ │ │ │ andeq r0, r0, r0 │ │ │ │ @ instruction: 0xffff8000 │ │ │ │ @ instruction: 0xffffffff │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ - eorseq sl, r2, r8, asr #2 │ │ │ │ + eorseq sl, r2, r8, asr #1 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb897fc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vldr , [pc, #256] @ 0x32704 │ │ │ │ addlt r7, ip, r0, lsr #22 │ │ │ │ ldrmi r4, [ip], -r4, lsl #13 │ │ │ │ strmi r4, [lr], -r1, lsr #22 │ │ │ │ @@ -35099,22 +35099,22 @@ │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 56) │ │ │ │ tstcs r0, ip │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ vmvn.i32 , #3211263 @ 0x0030ffff │ │ │ │ - svclt 0x0000fbbd │ │ │ │ + svclt 0x0000fb7d │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ svcvc 0x00ffffff │ │ │ │ andeq r0, r0, r0 │ │ │ │ andhi r0, r0, r0 │ │ │ │ @ instruction: 0xffffffff │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ - eorseq sl, r2, r8, asr #2 │ │ │ │ + eorseq sl, r2, r8, asr #1 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb898a4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vldr , [pc, #256] @ 0x327ac │ │ │ │ addlt r7, ip, lr, lsl fp │ │ │ │ ldrmi r4, [ip], -r4, lsl #13 │ │ │ │ @ instruction: 0x460e4b1f │ │ │ │ @@ -35140,21 +35140,21 @@ │ │ │ │ blls 0x30c770 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, SP_und │ │ │ │ andcs fp, r0, #12 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - blx 0x1aef132 │ │ │ │ + blx 0xaef132 │ │ │ │ @ instruction: 0xffffffff │ │ │ │ svcvc 0x00ffffff │ │ │ │ andeq r0, r0, r0 │ │ │ │ andhi r0, r0, r0 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ - eorseq sl, r2, r8, asr #2 │ │ │ │ + eorseq sl, r2, r8, asr #1 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb89944 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ bmi 0x83664c │ │ │ │ strmi fp, [r3], -ip, lsl #1 │ │ │ │ ldmdavs r2, {r1, r2, r3, r7, fp, ip, sp, lr} │ │ │ │ @ instruction: 0xf04f920b │ │ │ │ @@ -35182,17 +35182,17 @@ │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ sublt sp, r0, #1073741826 @ 0x40000002 │ │ │ │ tstcs r0, ip │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ vmvn.i32 , #3211263 @ 0x0030ffff │ │ │ │ - svclt 0x0000fb17 │ │ │ │ + svclt 0x0000fad7 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ - eorseq sl, r2, r0, lsr #2 │ │ │ │ + eorseq sl, r2, r0, lsr #1 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb899dc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ bmi 0x8766e4 │ │ │ │ strmi fp, [r3], -ip, lsl #1 │ │ │ │ ldmdavs r2, {r1, r2, r3, r7, fp, ip, sp, lr} │ │ │ │ @ instruction: 0xf04f920b │ │ │ │ @@ -35221,17 +35221,17 @@ │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 57) │ │ │ │ andlt fp, ip, r0, lsl #4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - blx 0xff26f274 │ │ │ │ + blx 0xfe26f274 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ - eorseq sl, r2, r0, lsr #2 │ │ │ │ + eorseq sl, r2, r0, lsr #1 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb89a78 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ bmi 0x836780 │ │ │ │ strmi fp, [r3], -ip, lsl #1 │ │ │ │ ldmdavs r2, {r1, r2, r3, r7, fp, ip, sp, lr} │ │ │ │ @ instruction: 0xf04f920b │ │ │ │ @@ -35259,17 +35259,17 @@ │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 56) │ │ │ │ tstcs r0, ip │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ vmvn.i32 , #3211263 @ 0x0030ffff │ │ │ │ - svclt 0x0000fa7d │ │ │ │ + svclt 0x0000fa3d │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ - eorseq sl, r2, r0, lsr #2 │ │ │ │ + eorseq sl, r2, r0, lsr #1 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb89b10 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ bmi 0x7f6818 │ │ │ │ strmi fp, [r3], -ip, lsl #1 │ │ │ │ ldmdavs r2, {r1, r2, r3, r7, fp, ip, sp, lr} │ │ │ │ @ instruction: 0xf04f920b │ │ │ │ @@ -35296,17 +35296,17 @@ │ │ │ │ blls 0x30c9e0 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, SP_und │ │ │ │ andcs fp, r0, #12 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - blx 0xcef3a0 │ │ │ │ + @ instruction: 0xf9f2f283 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ - eorseq sl, r2, r0, lsr #2 │ │ │ │ + eorseq sl, r2, r0, lsr #1 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb89ba4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ bmi 0x8768ac │ │ │ │ strmi fp, [r3], -ip, lsl #1 │ │ │ │ ldmdavs r2, {r1, r2, r3, r7, fp, ip, sp, lr} │ │ │ │ @ instruction: 0xf04f920b │ │ │ │ @@ -35335,17 +35335,17 @@ │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 57) │ │ │ │ andlt fp, ip, r0, lsl #4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - @ instruction: 0xf9e4f283 │ │ │ │ + @ instruction: 0xf9a4f283 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ - eorseq sl, r2, r0, ror r1 │ │ │ │ + ldrshteq sl, [r2], -r0 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb89c40 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ bmi 0x836948 │ │ │ │ strmi fp, [r3], -ip, lsl #1 │ │ │ │ ldmdavs r2, {r1, r2, r3, r7, fp, ip, sp, lr} │ │ │ │ @ instruction: 0xf04f920b │ │ │ │ @@ -35373,17 +35373,17 @@ │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 56) │ │ │ │ tstcs r0, ip │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ vmvn.i32 , #3211263 @ 0x0030ffff │ │ │ │ - svclt 0x0000f999 │ │ │ │ + svclt 0x0000f959 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ - eorseq sl, r2, r0, ror r1 │ │ │ │ + ldrshteq sl, [r2], -r0 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb89cd8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ bmi 0x7f69e0 │ │ │ │ strmi fp, [r3], -ip, lsl #1 │ │ │ │ ldmdavs r2, {r1, r2, r3, r7, fp, ip, sp, lr} │ │ │ │ @ instruction: 0xf04f920b │ │ │ │ @@ -35410,17 +35410,17 @@ │ │ │ │ blls 0x30cba8 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, SP_und │ │ │ │ andcs fp, r0, #12 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - @ instruction: 0xf94ef283 │ │ │ │ + @ instruction: 0xf90ef283 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ - eorseq sl, r2, r0, ror r1 │ │ │ │ + ldrshteq sl, [r2], -r0 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb89d6c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, ip, r0, asr #31 │ │ │ │ strcs r4, [r0, #-1556] @ 0xfffff9ec │ │ │ │ bmi 0x8443a8 │ │ │ │ strls r4, [r6, #-1569] @ 0xfffff9df │ │ │ │ @@ -35450,16 +35450,16 @@ │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r0, #1073741826 @ 0x40000002 │ │ │ │ tstcs r0, ip │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ vmvn.i32 , #3211263 @ 0x0030ffff │ │ │ │ - svclt 0x0000f8ff │ │ │ │ - mlaseq r2, r8, r1, sl │ │ │ │ + svclt 0x0000f8bf │ │ │ │ + eorseq sl, r2, r8, lsl r1 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb89e0c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, ip, r0, asr #31 │ │ │ │ strcs r4, [r0, #-1556] @ 0xfffff9ec │ │ │ │ bmi 0x7c4448 │ │ │ │ @@ -35488,16 +35488,16 @@ │ │ │ │ subsmi r9, sl, fp, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, ip, r8, lsl #2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - @ instruction: 0xf8b2f283 │ │ │ │ - mlaseq r2, r8, r1, sl │ │ │ │ + @ instruction: 0xf872f283 │ │ │ │ + eorseq sl, r2, r8, lsl r1 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb89ea4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, ip, r0, asr #31 │ │ │ │ strcs r4, [r0, #-1556] @ 0xfffff9ec │ │ │ │ bmi 0x7c44e0 │ │ │ │ @@ -35526,16 +35526,16 @@ │ │ │ │ subsmi r9, sl, fp, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, ip, r7, lsl #2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ vmvn.i32 , #3211263 @ 0x0030ffff │ │ │ │ - svclt 0x0000f867 │ │ │ │ - mlaseq r2, r8, r1, sl │ │ │ │ + svclt 0x0000f827 │ │ │ │ + eorseq sl, r2, r8, lsl r1 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb89f3c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addslt r0, r4, r0, lsr #31 │ │ │ │ @ instruction: 0xf10d4c23 │ │ │ │ @ instruction: 0xf10d0c10 │ │ │ │ @@ -35568,17 +35568,17 @@ │ │ │ │ ldmdavs sl, {r0, r1, r2, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r3, lsl fp │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andslt sp, r4, r6, lsl #2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldcllt 12, cr0, [r0, #-0] │ │ │ │ - @ instruction: 0xf812f283 │ │ │ │ + @ instruction: 0xffd2f282 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ - mlaseq r2, r8, r0, sl │ │ │ │ + eorseq sl, r2, r8, lsl r0 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb89fe4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addslt r0, r4, r0, lsr #31 │ │ │ │ @ instruction: 0xf10d4c23 │ │ │ │ @ instruction: 0xf10d0c10 │ │ │ │ stmdavs r4!, {r5, r9, sl, fp} │ │ │ │ @@ -35610,17 +35610,17 @@ │ │ │ │ ldmdavs sl, {r0, r1, r2, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r3, lsl fp │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andslt sp, r4, r5, lsl #2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ vmvn.i32 , #2162687 @ 0x0020ffff │ │ │ │ - svclt 0x0000ffbf │ │ │ │ + svclt 0x0000ff7f │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ - mlaseq r2, r8, r0, sl │ │ │ │ + eorseq sl, r2, r8, lsl r0 │ │ │ │ vst4.32 {d27-d30}, [pc], r2 │ │ │ │ ldrlt r5, [r0, #-3200] @ 0xfffff380 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ strmi fp, [r4], -r6, lsl #1 │ │ │ │ @ instruction: 0xf8dd4815 │ │ │ │ stmib sp, {r4, r5, lr, pc}^ │ │ │ │ @@ -35639,15 +35639,15 @@ │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ strtmi sp, [r0], -sl, lsl #2 │ │ │ │ pop {r1, r2, ip, sp, pc} │ │ │ │ andlt r4, r2, r0, lsl r0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ - @ instruction: 0xff84f282 │ │ │ │ + @ instruction: 0xff44f282 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb8a0fc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xb0920fb0 │ │ │ │ @ instruction: 0xf10d4c31 │ │ │ │ stmdavs r4!, {r3, r4, sl, fp} │ │ │ │ @@ -35688,23 +35688,23 @@ │ │ │ │ @ instruction: 0xf06f3029 │ │ │ │ andls r4, ip, #0, 6 │ │ │ │ vcgt.u8 d25, d2, d11 │ │ │ │ andls r0, sp, r0, lsl #6 │ │ │ │ movwcc lr, #59853 @ 0xe9cd │ │ │ │ @ instruction: 0xf88d2305 │ │ │ │ strb r3, [r7, r8, lsr #32] │ │ │ │ - @ instruction: 0xff22f282 │ │ │ │ - teqppl r8, r8, asr #12 @ p-variant is OBSOLETE │ │ │ │ + cdp2 2, 14, cr15, cr2, cr2, {4} │ │ │ │ + @ instruction: 0x41b8f648 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - subspl pc, r8, r8, asr #12 │ │ │ │ + sbcsmi pc, r8, r8, asr #12 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ rsbscs r4, pc, #2048 @ 0x800 │ │ │ │ - stc2l 2, cr15, [r8, #308] @ 0x134 │ │ │ │ + stc2 2, cr15, [r8, #308] @ 0x134 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ - ldrsbteq r9, [r2], -r0 │ │ │ │ + eorseq r9, r2, r0, asr ip │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb8a1dc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xb0920fb0 │ │ │ │ @ instruction: 0xf10d4c31 │ │ │ │ stmdavs r4!, {r3, r4, sl, fp} │ │ │ │ @ instruction: 0xf04f9411 │ │ │ │ @@ -35744,23 +35744,23 @@ │ │ │ │ movwmi pc, #111 @ 0x6f @ │ │ │ │ movwls r9, #45580 @ 0xb20c │ │ │ │ movweq pc, #834 @ 0x342 @ │ │ │ │ stmib sp, {r0, r2, r3, ip, pc}^ │ │ │ │ movwcs r3, #21262 @ 0x530e │ │ │ │ eorcc pc, r8, sp, lsl #17 │ │ │ │ vqdmlsl.s q7, d18, d0[2] │ │ │ │ - @ instruction: 0xf648feb3 │ │ │ │ - vbic.i32 d21, #8 @ 0x00000008 │ │ │ │ + @ instruction: 0xf648fe73 │ │ │ │ + vsra.s64 d20, d24, #64 │ │ │ │ @ instruction: 0xf648012d │ │ │ │ - vmov.i32 , #8 @ 0x00000008 │ │ │ │ + vshr.s64 q10, q4, #64 │ │ │ │ blmi 0xf3158 │ │ │ │ vqsub.s8 q9, , │ │ │ │ - svclt 0x0000fd59 │ │ │ │ + svclt 0x0000fd19 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ - ldrsbteq r9, [r2], -r0 │ │ │ │ + eorseq r9, r2, r0, asr ip │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb8a2bc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, lr, r0, asr #31 │ │ │ │ bmi 0x8fc0c8 │ │ │ │ ldc 6, cr4, [pc, #12] @ 0x330d8 │ │ │ │ stmdage r8, {r1, r2, r3, r4, r8, r9, fp, ip, sp, lr} │ │ │ │ @@ -35787,22 +35787,22 @@ │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r0, #1073741826 @ 0x40000002 │ │ │ │ tstcs r0, lr │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ vmov.i32 d11, #2162687 @ 0x0020ffff │ │ │ │ - svclt 0x0000fe5d │ │ │ │ + svclt 0x0000fe1d │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ strdeq r7, [r0], -pc @ │ │ │ │ andeq r0, r0, r0 │ │ │ │ @ instruction: 0xffff8000 │ │ │ │ @ instruction: 0xffffffff │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ - eorseq sl, r2, r0, lsr #2 │ │ │ │ + eorseq sl, r2, r0, lsr #1 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb8a364 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, lr, r0, asr #31 │ │ │ │ bmi 0x87c170 │ │ │ │ ldc 6, cr4, [pc, #12] @ 0x33180 │ │ │ │ stmdage r8, {r2, r3, r4, r8, r9, fp, ip, sp, lr} │ │ │ │ @@ -35828,21 +35828,21 @@ │ │ │ │ subsmi r9, sl, sp, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, lr, r8, lsl #2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - cdp2 2, 0, cr15, cr10, cr2, {4} │ │ │ │ + stc2l 2, cr15, [sl, #520] @ 0x208 │ │ │ │ svcvc 0x00ffffff │ │ │ │ andeq r0, r0, r0 │ │ │ │ andhi r0, r0, r0 │ │ │ │ @ instruction: 0xffffffff │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ - eorseq sl, r2, r0, lsr #2 │ │ │ │ + eorseq sl, r2, r0, lsr #1 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb8a404 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, lr, r0, asr #31 │ │ │ │ bmi 0x87c210 │ │ │ │ ldc 6, cr4, [pc, #12] @ 0x33220 │ │ │ │ stmdage r8, {r2, r3, r4, r8, r9, fp, ip, sp, lr} │ │ │ │ @@ -35868,21 +35868,21 @@ │ │ │ │ subsmi r9, sl, sp, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, lr, r7, lsl #2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ vmov.i32 d11, #2162687 @ 0x0020ffff │ │ │ │ - svclt 0x0000fdbb │ │ │ │ + svclt 0x0000fd7b │ │ │ │ @ instruction: 0xffffffff │ │ │ │ svcvc 0x00ffffff │ │ │ │ andeq r0, r0, r0 │ │ │ │ andhi r0, r0, r0 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ - eorseq sl, r2, r0, lsr #2 │ │ │ │ + eorseq sl, r2, r0, lsr #1 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb8a4a4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, lr, r0, asr #31 │ │ │ │ bmi 0x8fc2b0 │ │ │ │ ldc 6, cr4, [pc, #12] @ 0x332c0 │ │ │ │ stmdage r8, {r1, r2, r3, r4, r8, r9, fp, ip, sp, lr} │ │ │ │ @@ -35909,22 +35909,22 @@ │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r0, #1073741826 @ 0x40000002 │ │ │ │ tstcs r0, lr │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ vmov.i32 d11, #2162687 @ 0x0020ffff │ │ │ │ - svclt 0x0000fd69 │ │ │ │ + svclt 0x0000fd29 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ strdeq r7, [r0], -pc @ │ │ │ │ andeq r0, r0, r0 │ │ │ │ @ instruction: 0xffff8000 │ │ │ │ @ instruction: 0xffffffff │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ - eorseq sl, r2, r0, ror r1 │ │ │ │ + ldrshteq sl, [r2], -r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb8a54c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, lr, r0, asr #31 │ │ │ │ bmi 0x87c358 │ │ │ │ ldc 6, cr4, [pc, #12] @ 0x33368 │ │ │ │ stmdage r8, {r2, r3, r4, r8, r9, fp, ip, sp, lr} │ │ │ │ @@ -35950,21 +35950,21 @@ │ │ │ │ subsmi r9, sl, sp, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, lr, r8, lsl #2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - ldc2 2, cr15, [r6, #-520] @ 0xfffffdf8 │ │ │ │ + ldc2l 2, cr15, [r6], {130} @ 0x82 │ │ │ │ svcvc 0x00ffffff │ │ │ │ andeq r0, r0, r0 │ │ │ │ andhi r0, r0, r0 │ │ │ │ @ instruction: 0xffffffff │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ - eorseq sl, r2, r0, ror r1 │ │ │ │ + ldrshteq sl, [r2], -r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb8a5ec │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, lr, r0, asr #31 │ │ │ │ bmi 0x87c3f8 │ │ │ │ ldc 6, cr4, [pc, #12] @ 0x33408 │ │ │ │ stmdage r8, {r2, r3, r4, r8, r9, fp, ip, sp, lr} │ │ │ │ @@ -35990,21 +35990,21 @@ │ │ │ │ subsmi r9, sl, sp, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, lr, r7, lsl #2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ vmov.i32 d11, #2162687 @ 0x0020ffff │ │ │ │ - svclt 0x0000fcc7 │ │ │ │ + svclt 0x0000fc87 │ │ │ │ @ instruction: 0xffffffff │ │ │ │ svcvc 0x00ffffff │ │ │ │ andeq r0, r0, r0 │ │ │ │ andhi r0, r0, r0 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ - eorseq sl, r2, r0, ror r1 │ │ │ │ + ldrshteq sl, [r2], -r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb8a68c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, lr, r0, asr #31 │ │ │ │ ldc 6, cr4, [pc, #44] @ 0x334c4 │ │ │ │ @ instruction: 0x46117b1f │ │ │ │ strcs r4, [r0], #-2593 @ 0xfffff5df │ │ │ │ @@ -36031,21 +36031,21 @@ │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 57) │ │ │ │ andlt fp, lr, r0, lsl #4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - ldc2l 2, cr15, [r4], #-520 @ 0xfffffdf8 │ │ │ │ + ldc2 2, cr15, [r4], #-520 @ 0xfffffdf8 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ strdeq r7, [r0], -pc @ │ │ │ │ andeq r0, r0, r0 │ │ │ │ @ instruction: 0xffff8000 │ │ │ │ @ instruction: 0xffffffff │ │ │ │ - mlaseq r2, r8, r1, sl │ │ │ │ + eorseq sl, r2, r8, lsl r1 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb8a734 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, lr, r0, asr #31 │ │ │ │ ldc 6, cr4, [pc, #44] @ 0x3356c │ │ │ │ @ instruction: 0x46117b1f │ │ │ │ @@ -36073,21 +36073,21 @@ │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 56) │ │ │ │ tstcs r0, lr │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ vmov.i32 d11, #2162687 @ 0x0020ffff │ │ │ │ - svclt 0x0000fc21 │ │ │ │ + svclt 0x0000fbe1 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ svcvc 0x00ffffff │ │ │ │ andeq r0, r0, r0 │ │ │ │ andhi r0, r0, r0 │ │ │ │ @ instruction: 0xffffffff │ │ │ │ - mlaseq r2, r8, r1, sl │ │ │ │ + eorseq sl, r2, r8, lsl r1 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb8a7dc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, lr, r0, asr #31 │ │ │ │ ldc 6, cr4, [pc, #44] @ 0x33614 │ │ │ │ @ instruction: 0x46117b1d │ │ │ │ @@ -36114,20 +36114,20 @@ │ │ │ │ blls 0x38d6a8 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, SP_und │ │ │ │ andcs fp, r0, #14 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - blx 0xff3f0066 │ │ │ │ + blx 0xfe3f0066 │ │ │ │ @ instruction: 0xffffffff │ │ │ │ svcvc 0x00ffffff │ │ │ │ andeq r0, r0, r0 │ │ │ │ andhi r0, r0, r0 │ │ │ │ - mlaseq r2, r8, r1, sl │ │ │ │ + eorseq sl, r2, r8, lsl r1 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb8a87c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addslt r0, r4, r8, lsr #31 │ │ │ │ @ instruction: 0xf10d4c23 │ │ │ │ @ instruction: 0xf10d0c10 │ │ │ │ @@ -36160,17 +36160,17 @@ │ │ │ │ blls 0x50d760 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, LR_und │ │ │ │ tstcs r0, r4, lsl r0 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ vmov.i32 d11, #2162687 @ 0x0020ffff │ │ │ │ - svclt 0x0000fb73 │ │ │ │ + svclt 0x0000fb33 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ - mlaseq r2, r8, r0, sl │ │ │ │ + eorseq sl, r2, r8, lsl r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb8a924 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addslt r0, r4, r8, lsr #31 │ │ │ │ @ instruction: 0xf10d4c22 │ │ │ │ @ instruction: 0xf10d0c10 │ │ │ │ stmdavs r4!, {r5, r9, sl, fp} │ │ │ │ @@ -36201,17 +36201,17 @@ │ │ │ │ blmi 0x231be8 │ │ │ │ blls 0x50d808 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, SP_abt │ │ │ │ andcs fp, r0, #20 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ - blx 0x8701c2 │ │ │ │ + blx 0xff8701c0 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ - mlaseq r2, r8, r0, sl │ │ │ │ + eorseq sl, r2, r8, lsl r0 │ │ │ │ vst4.32 {d27-d30}, [pc], r2 │ │ │ │ ldrlt r5, [r0, #-3200] @ 0xfffff380 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ strmi fp, [r4], -r6, lsl #1 │ │ │ │ movwcs lr, #35277 @ 0x89cd │ │ │ │ ldmib sp, {r0, r1, r8, r9, sp}^ │ │ │ │ @@ -36228,15 +36228,15 @@ │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ strtmi sp, [r0], -sl, lsl #2 │ │ │ │ pop {r1, r2, ip, sp, pc} │ │ │ │ andlt r4, r2, r0, lsl r0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ - blx 0xffaf022c │ │ │ │ + blx 0xfeaf022c │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb8aa30 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xb0900fb8 │ │ │ │ @ instruction: 0xf10d4c30 │ │ │ │ stmdavs r4!, {r4, sl, fp} │ │ │ │ @@ -36276,23 +36276,23 @@ │ │ │ │ tstcs r5, sl, lsl #4 │ │ │ │ @ instruction: 0xf88d930b │ │ │ │ @ instruction: 0xf06f1020 │ │ │ │ movwls r4, #37632 @ 0x9300 │ │ │ │ movweq pc, #834 @ 0x342 @ │ │ │ │ movwcc lr, #51661 @ 0xc9cd │ │ │ │ vqdmlsl.s q7, d18, d3[1] │ │ │ │ - @ instruction: 0xf648fa8b │ │ │ │ - vbic.i32 d21, #8 @ 0x00000008 │ │ │ │ + @ instruction: 0xf648fa4b │ │ │ │ + vsra.s64 d20, d24, #64 │ │ │ │ @ instruction: 0xf648012d │ │ │ │ - vmov.i32 , #8 @ 0x00000008 │ │ │ │ + vshr.s64 q10, q4, #64 │ │ │ │ blmi 0xf39a8 │ │ │ │ vqsub.s8 q9, , │ │ │ │ - svclt 0x0000f931 │ │ │ │ + svclt 0x0000f8f1 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ - ldrsbteq r9, [r2], -r0 │ │ │ │ + eorseq r9, r2, r0, asr ip │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb8ab0c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xb0900fb8 │ │ │ │ @ instruction: 0xf10d4c2f │ │ │ │ stmdavs r4!, {r4, sl, fp} │ │ │ │ @ instruction: 0xf04f940f │ │ │ │ @@ -36330,23 +36330,23 @@ │ │ │ │ andls r4, sl, #738197504 @ 0x2c000000 │ │ │ │ movwls r2, #45317 @ 0xb105 │ │ │ │ eorne pc, r0, sp, lsl #17 │ │ │ │ movwmi pc, #111 @ 0x6f @ │ │ │ │ vcgt.u8 d25, d2, d9 │ │ │ │ stmib sp, {r8, r9}^ │ │ │ │ strb r3, [r8, ip, lsl #6] │ │ │ │ - blx 0x7f03c4 │ │ │ │ - teqppl r8, r8, asr #12 @ p-variant is OBSOLETE │ │ │ │ + @ instruction: 0xf9def282 │ │ │ │ + @ instruction: 0x41b8f648 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - subspl pc, r8, r8, asr #12 │ │ │ │ + sbcsmi pc, r8, r8, asr #12 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ rsbscs r4, pc, #2048 @ 0x800 │ │ │ │ - @ instruction: 0xf8c4f24d │ │ │ │ + @ instruction: 0xf884f24d │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ - ldrsbteq r9, [r2], -r0 │ │ │ │ + eorseq r9, r2, r0, asr ip │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb8abe4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ bmi 0x8378ec │ │ │ │ strmi fp, [r3], -ip, lsl #1 │ │ │ │ ldmdavs r2, {r1, r2, r3, r7, fp, ip, sp, lr} │ │ │ │ @ instruction: 0xf04f920b │ │ │ │ @@ -36374,17 +36374,17 @@ │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ sublt sp, r0, #1073741826 @ 0x40000002 │ │ │ │ tstcs r0, ip │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ vmvn.i32 , #2162687 @ 0x0020ffff │ │ │ │ - svclt 0x0000f9c7 │ │ │ │ + svclt 0x0000f987 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ - eorseq sl, r2, r8, asr #2 │ │ │ │ + eorseq sl, r2, r8, asr #1 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb8ac7c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ bmi 0x877984 │ │ │ │ strmi fp, [r3], -ip, lsl #1 │ │ │ │ ldmdavs r2, {r1, r2, r3, r7, fp, ip, sp, lr} │ │ │ │ @ instruction: 0xf04f920b │ │ │ │ @@ -36413,17 +36413,17 @@ │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 57) │ │ │ │ andlt fp, ip, r0, lsl #4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - @ instruction: 0xf978f282 │ │ │ │ + @ instruction: 0xf938f282 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ - eorseq sl, r2, r8, asr #2 │ │ │ │ + eorseq sl, r2, r8, asr #1 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb8ad18 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ bmi 0x837a20 │ │ │ │ strmi fp, [r3], -ip, lsl #1 │ │ │ │ ldmdavs r2, {r1, r2, r3, r7, fp, ip, sp, lr} │ │ │ │ @ instruction: 0xf04f920b │ │ │ │ @@ -36451,17 +36451,17 @@ │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 56) │ │ │ │ tstcs r0, ip │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ vmvn.i32 , #2162687 @ 0x0020ffff │ │ │ │ - svclt 0x0000f92d │ │ │ │ + svclt 0x0000f8ed │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ - eorseq sl, r2, r8, asr #2 │ │ │ │ + eorseq sl, r2, r8, asr #1 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb8adb0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ bmi 0x7f7ab8 │ │ │ │ strmi fp, [r3], -ip, lsl #1 │ │ │ │ ldmdavs r2, {r1, r2, r3, r7, fp, ip, sp, lr} │ │ │ │ @ instruction: 0xf04f920b │ │ │ │ @@ -36488,17 +36488,17 @@ │ │ │ │ blls 0x30dc80 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, SP_und │ │ │ │ andcs fp, r0, #12 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - @ instruction: 0xf8e2f282 │ │ │ │ + @ instruction: 0xf8a2f282 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ - eorseq sl, r2, r8, asr #2 │ │ │ │ + eorseq sl, r2, r8, asr #1 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb8ae44 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, lr, r0, asr #31 │ │ │ │ bmi 0x8fcc50 │ │ │ │ ldc 6, cr4, [pc, #12] @ 0x33c60 │ │ │ │ stmdage r8, {r1, r2, r3, r4, r8, r9, fp, ip, sp, lr} │ │ │ │ @@ -36525,22 +36525,22 @@ │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ sublt sp, r0, #1073741826 @ 0x40000002 │ │ │ │ tstcs r0, lr │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ vmov.i32 d11, #2162687 @ 0x0020ffff │ │ │ │ - svclt 0x0000f899 │ │ │ │ + svclt 0x0000f859 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ andeq r0, r0, pc, ror r0 │ │ │ │ andeq r0, r0, r0 │ │ │ │ @ instruction: 0xffffff80 │ │ │ │ @ instruction: 0xffffffff │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ - eorseq sl, r2, r8, asr #2 │ │ │ │ + eorseq sl, r2, r8, asr #1 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb8aeec │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, lr, r0, asr #31 │ │ │ │ bmi 0x8fccf8 │ │ │ │ ldc 6, cr4, [pc, #12] @ 0x33d08 │ │ │ │ stmdage r8, {r1, r2, r3, r4, r8, r9, fp, ip, sp, lr} │ │ │ │ @@ -36567,22 +36567,22 @@ │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r0, #1073741826 @ 0x40000002 │ │ │ │ tstcs r0, lr │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ vmov.i32 d11, #2162687 @ 0x0020ffff │ │ │ │ - svclt 0x0000f845 │ │ │ │ + svclt 0x0000f805 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ strdeq r7, [r0], -pc @ │ │ │ │ andeq r0, r0, r0 │ │ │ │ @ instruction: 0xffff8000 │ │ │ │ @ instruction: 0xffffffff │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ - eorseq sl, r2, r8, asr #2 │ │ │ │ + eorseq sl, r2, r8, asr #1 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb8af94 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, lr, r0, asr #31 │ │ │ │ bmi 0x87cda0 │ │ │ │ ldc 6, cr4, [pc, #12] @ 0x33db0 │ │ │ │ stmdage r8, {r2, r3, r4, r8, r9, fp, ip, sp, lr} │ │ │ │ @@ -36608,21 +36608,21 @@ │ │ │ │ subsmi r9, sl, sp, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, lr, r8, lsl #2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - @ instruction: 0xfff2f281 │ │ │ │ + @ instruction: 0xffb2f281 │ │ │ │ svcvc 0x00ffffff │ │ │ │ andeq r0, r0, r0 │ │ │ │ andhi r0, r0, r0 │ │ │ │ @ instruction: 0xffffffff │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ - eorseq sl, r2, r8, asr #2 │ │ │ │ + eorseq sl, r2, r8, asr #1 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb8b034 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, lr, r0, asr #31 │ │ │ │ bmi 0x87ce40 │ │ │ │ ldc 6, cr4, [pc, #12] @ 0x33e50 │ │ │ │ stmdage r8, {r2, r3, r4, r8, r9, fp, ip, sp, lr} │ │ │ │ @@ -36648,21 +36648,21 @@ │ │ │ │ subsmi r9, sl, sp, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, lr, r7, lsl #2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ vmov.i32 d11, #1114111 @ 0x0010ffff │ │ │ │ - svclt 0x0000ffa3 │ │ │ │ + svclt 0x0000ff63 │ │ │ │ @ instruction: 0xffffffff │ │ │ │ svcvc 0x00ffffff │ │ │ │ andeq r0, r0, r0 │ │ │ │ andhi r0, r0, r0 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ - eorseq sl, r2, r8, asr #2 │ │ │ │ + eorseq sl, r2, r8, asr #1 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb8b0d4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r8], r8 │ │ │ │ ldrmi r4, [r4], -ip, lsl #13 │ │ │ │ bmi 0x685748 │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @@ -36685,16 +36685,16 @@ │ │ │ │ ldmdavs sl, {r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r7, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r8, r6, lsl #2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ - @ instruction: 0xff58f281 │ │ │ │ - mlaseq r2, r8, r1, sl │ │ │ │ + @ instruction: 0xff18f281 │ │ │ │ + eorseq sl, r2, r8, lsl r1 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb8b158 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r8], r8 │ │ │ │ ldrmi r4, [r4], -ip, lsl #13 │ │ │ │ bmi 0x6857cc │ │ │ │ @@ -36718,16 +36718,16 @@ │ │ │ │ ldmdavs sl, {r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r7, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r8, r5, lsl #2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ vmov.i32 d11, #1114111 @ 0x0010ffff │ │ │ │ - svclt 0x0000ff17 │ │ │ │ - mlaseq r2, r8, r1, sl │ │ │ │ + svclt 0x0000fed7 │ │ │ │ + eorseq sl, r2, r8, lsl r1 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb8b1dc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vldr , [pc, #288] @ 0x34104 │ │ │ │ addlt r7, sl, lr, lsl fp │ │ │ │ ldrmi r4, [ip], -r4, lsl #13 │ │ │ │ @@ -36753,20 +36753,20 @@ │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 57) │ │ │ │ andlt fp, sl, r0, asr #5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - cdp2 2, 13, cr15, cr0, cr1, {4} │ │ │ │ + cdp2 2, 9, cr15, cr0, cr1, {4} │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ strdeq r0, [r0], -pc @ │ │ │ │ andeq r0, r0, r0 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ - eorseq sl, r2, r0, lsr #2 │ │ │ │ + eorseq sl, r2, r0, lsr #1 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb8b274 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vldr , [pc, #288] @ 0x3419c │ │ │ │ addlt r7, sl, lr, lsl fp │ │ │ │ ldrmi r4, [ip], -r4, lsl #13 │ │ │ │ @ instruction: 0x460e4b1d │ │ │ │ @@ -36791,20 +36791,20 @@ │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 57) │ │ │ │ andlt fp, sl, r0, lsl #5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - cdp2 2, 8, cr15, cr4, cr1, {4} │ │ │ │ + cdp2 2, 4, cr15, cr4, cr1, {4} │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ strdeq pc, [r0], -pc @ │ │ │ │ andeq r0, r0, r0 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ - eorseq sl, r2, r0, lsr #2 │ │ │ │ + eorseq sl, r2, r0, lsr #1 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb8b30c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vldr , [pc, #288] @ 0x34234 │ │ │ │ addlt r7, sl, lr, lsl fp │ │ │ │ ldrmi r4, [ip], -r4, lsl #13 │ │ │ │ @ instruction: 0x460e4b1d │ │ │ │ @@ -36829,20 +36829,20 @@ │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 56) │ │ │ │ tstcs r0, sl │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ vmvn.i32 , #1114111 @ 0x0010ffff │ │ │ │ - svclt 0x0000fe39 │ │ │ │ + svclt 0x0000fdf9 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ @ instruction: 0xffffffff │ │ │ │ andeq r0, r0, r0 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ - eorseq sl, r2, r0, lsr #2 │ │ │ │ + eorseq sl, r2, r0, lsr #1 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb8b3a4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vldr , [pc, #288] @ 0x342cc │ │ │ │ addlt r7, sl, ip, lsl fp │ │ │ │ ldrmi r4, [ip], -r4, lsl #13 │ │ │ │ @ instruction: 0x460e4b1b │ │ │ │ @@ -36866,19 +36866,19 @@ │ │ │ │ blls 0x28e268 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, SP_und │ │ │ │ andcs fp, r0, #10 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - stc2l 2, cr15, [lr, #516]! @ 0x204 │ │ │ │ + stc2 2, cr15, [lr, #516]! @ 0x204 │ │ │ │ @ instruction: 0xffffffff │ │ │ │ @ instruction: 0xffffffff │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ - eorseq sl, r2, r0, lsr #2 │ │ │ │ + eorseq sl, r2, r0, lsr #1 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb8b434 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vldr , [pc, #288] @ 0x3435c │ │ │ │ addlt r7, sl, lr, lsl fp │ │ │ │ ldrmi r4, [ip], -r4, lsl #13 │ │ │ │ @ instruction: 0x460e4b1d │ │ │ │ @@ -36903,20 +36903,20 @@ │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 57) │ │ │ │ andlt fp, sl, r0, lsl #5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - stc2 2, cr15, [r4, #516]! @ 0x204 │ │ │ │ + stc2l 2, cr15, [r4, #-516]! @ 0xfffffdfc │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ strdeq pc, [r0], -pc @ │ │ │ │ andeq r0, r0, r0 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ - eorseq sl, r2, r0, ror r1 │ │ │ │ + ldrshteq sl, [r2], -r0 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb8b4cc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vldr , [pc, #288] @ 0x343f4 │ │ │ │ addlt r7, sl, lr, lsl fp │ │ │ │ ldrmi r4, [ip], -r4, lsl #13 │ │ │ │ @ instruction: 0x460e4b1d │ │ │ │ @@ -36941,20 +36941,20 @@ │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 56) │ │ │ │ tstcs r0, sl │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ vmvn.i32 , #1114111 @ 0x0010ffff │ │ │ │ - svclt 0x0000fd59 │ │ │ │ + svclt 0x0000fd19 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ @ instruction: 0xffffffff │ │ │ │ andeq r0, r0, r0 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ - eorseq sl, r2, r0, ror r1 │ │ │ │ + ldrshteq sl, [r2], -r0 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb8b564 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vldr , [pc, #288] @ 0x3448c │ │ │ │ addlt r7, sl, ip, lsl fp │ │ │ │ ldrmi r4, [ip], -r4, lsl #13 │ │ │ │ @ instruction: 0x460e4b1b │ │ │ │ @@ -36978,19 +36978,19 @@ │ │ │ │ blls 0x28e428 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, SP_und │ │ │ │ andcs fp, r0, #10 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - stc2 2, cr15, [lr, #-516] @ 0xfffffdfc │ │ │ │ + stc2l 2, cr15, [lr], {129} @ 0x81 │ │ │ │ @ instruction: 0xffffffff │ │ │ │ @ instruction: 0xffffffff │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ - eorseq sl, r2, r0, ror r1 │ │ │ │ + ldrshteq sl, [r2], -r0 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb8b5f4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, sl, r8, asr #31 │ │ │ │ blvc 0x72fa7c │ │ │ │ ldrmi r4, [r6], -ip, lsl #13 │ │ │ │ bmi 0x705c7c │ │ │ │ @@ -37014,18 +37014,18 @@ │ │ │ │ blls 0x28e4b8 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, SP_und │ │ │ │ andlt fp, sl, r0, lsl #5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldcllt 12, cr0, [r0, #-0] │ │ │ │ - stc2l 2, cr15, [r6], {129} @ 0x81 │ │ │ │ + stc2 2, cr15, [r6], {129} @ 0x81 │ │ │ │ strdeq pc, [r0], -pc @ │ │ │ │ andeq r0, r0, r0 │ │ │ │ - mlaseq r2, r8, r1, sl │ │ │ │ + eorseq sl, r2, r8, lsl r1 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb8b684 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, sl, r8, asr #31 │ │ │ │ blvc 0x72fb0c │ │ │ │ ldrmi r4, [r6], -ip, lsl #13 │ │ │ │ @@ -37050,18 +37050,18 @@ │ │ │ │ blls 0x28e548 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, LR_und │ │ │ │ tstcs r0, sl │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ vmvn.i32 , #1114111 @ 0x0010ffff │ │ │ │ - svclt 0x0000fc7f │ │ │ │ + svclt 0x0000fc3f │ │ │ │ @ instruction: 0xffffffff │ │ │ │ andeq r0, r0, r0 │ │ │ │ - mlaseq r2, r8, r1, sl │ │ │ │ + eorseq sl, r2, r8, lsl r1 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb8b714 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, sl, r8, asr #31 │ │ │ │ blvc 0x72fb9c │ │ │ │ ldrmi r4, [r6], -ip, lsl #13 │ │ │ │ @@ -37085,19 +37085,19 @@ │ │ │ │ blmi 0x333070 │ │ │ │ blls 0x28e5d8 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, SP_abt │ │ │ │ andcs fp, r0, #10 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldcllt 12, cr0, [r0, #-0] │ │ │ │ - ldc2 2, cr15, [r8], #-516 @ 0xfffffdfc │ │ │ │ + blx 0xffe70f8e │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ @ instruction: 0xffffffff │ │ │ │ @ instruction: 0xffffffff │ │ │ │ - mlaseq r2, r8, r1, sl │ │ │ │ + eorseq sl, r2, r8, lsl r1 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb8b7a4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vldr , [pc, #288] @ 0x346cc │ │ │ │ addlt r7, sl, lr, lsl fp │ │ │ │ ldrmi r4, [ip], -r4, lsl #13 │ │ │ │ @@ -37123,20 +37123,20 @@ │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 57) │ │ │ │ andlt fp, sl, r0, asr #5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - blx 0xffb71026 │ │ │ │ + blx 0xfeb71026 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ strdeq r0, [r0], -pc @ │ │ │ │ andeq r0, r0, r0 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ - eorseq sl, r2, r8, asr #2 │ │ │ │ + eorseq sl, r2, r8, asr #1 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb8b83c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vldr , [pc, #288] @ 0x34764 │ │ │ │ addlt r7, sl, lr, lsl fp │ │ │ │ ldrmi r4, [ip], -r4, lsl #13 │ │ │ │ @ instruction: 0x460e4b1d │ │ │ │ @@ -37161,20 +37161,20 @@ │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 57) │ │ │ │ andlt fp, sl, r0, lsl #5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - blx 0xfe8710be │ │ │ │ + blx 0x18710be │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ strdeq pc, [r0], -pc @ │ │ │ │ andeq r0, r0, r0 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ - eorseq sl, r2, r8, asr #2 │ │ │ │ + eorseq sl, r2, r8, asr #1 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb8b8d4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vldr , [pc, #288] @ 0x347fc │ │ │ │ addlt r7, sl, lr, lsl fp │ │ │ │ ldrmi r4, [ip], -r4, lsl #13 │ │ │ │ @ instruction: 0x460e4b1d │ │ │ │ @@ -37199,20 +37199,20 @@ │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 56) │ │ │ │ tstcs r0, sl │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ vmvn.i32 , #1114111 @ 0x0010ffff │ │ │ │ - svclt 0x0000fb55 │ │ │ │ + svclt 0x0000fb15 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ @ instruction: 0xffffffff │ │ │ │ andeq r0, r0, r0 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ - eorseq sl, r2, r8, asr #2 │ │ │ │ + eorseq sl, r2, r8, asr #1 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb8b96c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vldr , [pc, #288] @ 0x34894 │ │ │ │ addlt r7, sl, ip, lsl fp │ │ │ │ ldrmi r4, [ip], -r4, lsl #13 │ │ │ │ @ instruction: 0x460e4b1b │ │ │ │ @@ -37236,19 +37236,19 @@ │ │ │ │ blls 0x28e830 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, SP_und │ │ │ │ andcs fp, r0, #10 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - blx 0x2f11ea │ │ │ │ + blx 0xff2f11e8 │ │ │ │ @ instruction: 0xffffffff │ │ │ │ @ instruction: 0xffffffff │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ - eorseq sl, r2, r8, asr #2 │ │ │ │ + eorseq sl, r2, r8, asr #1 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb8b9fc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ bmi 0x778724 │ │ │ │ strmi fp, [r3], -sl, lsl #1 │ │ │ │ ldmdavs r2, {r1, r2, r3, r7, fp, ip, sp, lr} │ │ │ │ @ instruction: 0xf04f9209 │ │ │ │ @@ -37273,17 +37273,17 @@ │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ sbclt sp, r0, #1073741826 @ 0x40000002 │ │ │ │ tstcs r0, sl │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ vmvn.i32 , #1114111 @ 0x0010ffff │ │ │ │ - svclt 0x0000fac1 │ │ │ │ + svclt 0x0000fa81 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ - eorseq sl, r2, r0, lsr #2 │ │ │ │ + eorseq sl, r2, r0, lsr #1 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb8ba88 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ bmi 0x7787b0 │ │ │ │ strmi fp, [r3], -sl, lsl #1 │ │ │ │ ldmdavs r2, {r1, r2, r3, r7, fp, ip, sp, lr} │ │ │ │ @ instruction: 0xf04f9209 │ │ │ │ @@ -37308,17 +37308,17 @@ │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 57) │ │ │ │ andlt fp, sl, r0, lsl #5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - blx 0x1ef1308 │ │ │ │ + blx 0xef1308 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ - eorseq sl, r2, r0, lsr #2 │ │ │ │ + eorseq sl, r2, r0, lsr #1 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb8bb14 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ bmi 0x77883c │ │ │ │ strmi fp, [r3], -sl, lsl #1 │ │ │ │ ldmdavs r2, {r1, r2, r3, r7, fp, ip, sp, lr} │ │ │ │ @ instruction: 0xf04f9209 │ │ │ │ @@ -37343,17 +37343,17 @@ │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 56) │ │ │ │ tstcs r0, sl │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ vmvn.i32 , #1114111 @ 0x0010ffff │ │ │ │ - svclt 0x0000fa35 │ │ │ │ + svclt 0x0000f9f5 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ - eorseq sl, r2, r0, lsr #2 │ │ │ │ + eorseq sl, r2, r0, lsr #1 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb8bba0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ bmi 0x7788c8 │ │ │ │ strmi fp, [r3], -sl, lsl #1 │ │ │ │ ldmdavs r2, {r1, r2, r3, r7, fp, ip, sp, lr} │ │ │ │ @ instruction: 0xf04f9209 │ │ │ │ @@ -37378,17 +37378,17 @@ │ │ │ │ subsmi r9, sl, r9, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, sl, r7, lsl #2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ vmvn.i32 , #1114111 @ 0x0010ffff │ │ │ │ - svclt 0x0000f9ef │ │ │ │ + svclt 0x0000f9af │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ - eorseq sl, r2, r0, lsr #2 │ │ │ │ + eorseq sl, r2, r0, lsr #1 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb8bc2c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ bmi 0x778954 │ │ │ │ strmi fp, [r3], -sl, lsl #1 │ │ │ │ ldmdavs r2, {r1, r2, r3, r7, fp, ip, sp, lr} │ │ │ │ @ instruction: 0xf04f9209 │ │ │ │ @@ -37413,17 +37413,17 @@ │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 57) │ │ │ │ andlt fp, sl, r0, lsl #5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - @ instruction: 0xf9a8f281 │ │ │ │ + @ instruction: 0xf968f281 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ - eorseq sl, r2, r0, ror r1 │ │ │ │ + ldrshteq sl, [r2], -r0 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb8bcb8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ bmi 0x7789e0 │ │ │ │ strmi fp, [r3], -sl, lsl #1 │ │ │ │ ldmdavs r2, {r1, r2, r3, r7, fp, ip, sp, lr} │ │ │ │ @ instruction: 0xf04f9209 │ │ │ │ @@ -37448,17 +37448,17 @@ │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 56) │ │ │ │ tstcs r0, sl │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ vmvn.i32 , #1114111 @ 0x0010ffff │ │ │ │ - svclt 0x0000f963 │ │ │ │ + svclt 0x0000f923 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ - eorseq sl, r2, r0, ror r1 │ │ │ │ + ldrshteq sl, [r2], -r0 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb8bd44 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ bmi 0x778a6c │ │ │ │ strmi fp, [r3], -sl, lsl #1 │ │ │ │ ldmdavs r2, {r1, r2, r3, r7, fp, ip, sp, lr} │ │ │ │ @ instruction: 0xf04f9209 │ │ │ │ @@ -37483,17 +37483,17 @@ │ │ │ │ subsmi r9, sl, r9, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, sl, r7, lsl #2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ vmvn.i32 , #1114111 @ 0x0010ffff │ │ │ │ - svclt 0x0000f91d │ │ │ │ + svclt 0x0000f8dd │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ - eorseq sl, r2, r0, ror r1 │ │ │ │ + ldrshteq sl, [r2], -r0 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb8bdd0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, sl, r8, asr #31 │ │ │ │ strcs r4, [r0, #-1556] @ 0xfffff9ec │ │ │ │ bmi 0x74640c │ │ │ │ strls r4, [r4, #-1569] @ 0xfffff9df │ │ │ │ @@ -37519,16 +37519,16 @@ │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ addlt sp, r0, #1073741826 @ 0x40000002 │ │ │ │ tstcs r0, sl │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ vmvn.i32 , #1114111 @ 0x0010ffff │ │ │ │ - svclt 0x0000f8d5 │ │ │ │ - mlaseq r2, r8, r1, sl │ │ │ │ + svclt 0x0000f895 │ │ │ │ + eorseq sl, r2, r8, lsl r1 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb8be60 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, sl, r8, asr #31 │ │ │ │ strcs r4, [r0, #-1556] @ 0xfffff9ec │ │ │ │ bmi 0x70649c │ │ │ │ @@ -37554,16 +37554,16 @@ │ │ │ │ subsmi r9, sl, r9, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, sl, r8, lsl #2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - @ instruction: 0xf88ef281 │ │ │ │ - mlaseq r2, r8, r1, sl │ │ │ │ + @ instruction: 0xf84ef281 │ │ │ │ + eorseq sl, r2, r8, lsl r1 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb8beec │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, sl, r8, asr #31 │ │ │ │ strcs r4, [r0, #-1556] @ 0xfffff9ec │ │ │ │ bmi 0x706528 │ │ │ │ @@ -37589,16 +37589,16 @@ │ │ │ │ blls 0x28edb4 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, SP_und │ │ │ │ andcs fp, r0, #10 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - @ instruction: 0xf848f281 │ │ │ │ - mlaseq r2, r8, r1, sl │ │ │ │ + @ instruction: 0xf808f281 │ │ │ │ + eorseq sl, r2, r8, lsl r1 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb8bf78 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addslt r0, r2, r8, lsr #31 │ │ │ │ @ instruction: 0xf10d4c20 │ │ │ │ @ instruction: 0xf10d0c08 │ │ │ │ @@ -37628,17 +37628,17 @@ │ │ │ │ ldmdavs sl, {r0, r1, r2, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r1, lsl fp │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andslt sp, r2, r6, lsl #2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldcllt 12, cr0, [r0, #-0] │ │ │ │ - @ instruction: 0xfffaf280 │ │ │ │ + @ instruction: 0xffbaf280 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ - mlaseq r2, r8, r0, sl │ │ │ │ + eorseq sl, r2, r8, lsl r0 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb8c014 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addslt r0, r2, r8, lsr #31 │ │ │ │ @ instruction: 0xf10d4c20 │ │ │ │ @ instruction: 0xf10d0c08 │ │ │ │ stmdavs r4!, {r3, r4, r9, sl, fp} │ │ │ │ @@ -37667,17 +37667,17 @@ │ │ │ │ blmi 0x234720 │ │ │ │ blls 0x48eef0 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, SP_abt │ │ │ │ andcs fp, r0, #18 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldcllt 12, cr0, [r0, #-0] │ │ │ │ - @ instruction: 0xffacf280 │ │ │ │ + @ instruction: 0xff6cf280 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ - mlaseq r2, r8, r0, sl │ │ │ │ + eorseq sl, r2, r8, lsl r0 │ │ │ │ vst4.32 {d27-d30}, [pc], r2 │ │ │ │ ldrlt r5, [r0, #-3200] @ 0xfffff380 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ strmi fp, [r4], -r6, lsl #1 │ │ │ │ @ instruction: 0xf8dd4815 │ │ │ │ stmib sp, {r4, r5, lr, pc}^ │ │ │ │ @@ -37696,15 +37696,15 @@ │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ strtmi sp, [r0], -sl, lsl #2 │ │ │ │ pop {r1, r2, ip, sp, pc} │ │ │ │ andlt r4, r2, r0, lsl r0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ - @ instruction: 0xff72f280 │ │ │ │ + @ instruction: 0xff32f280 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb8c120 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, ip, r8, asr #31 │ │ │ │ bmi 0x7bdf2c │ │ │ │ ldc 6, cr4, [pc, #12] @ 0x34f3c │ │ │ │ @@ -37730,19 +37730,19 @@ │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ addlt sp, r0, #1073741826 @ 0x40000002 │ │ │ │ tstcs r0, ip │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ vmov.i32 d11, #65535 @ 0x0000ffff │ │ │ │ - svclt 0x0000ff2f │ │ │ │ + svclt 0x0000feef │ │ │ │ strdeq pc, [r0], -pc @ │ │ │ │ andeq r0, r0, r0 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ - eorseq sl, r2, r0, lsr #2 │ │ │ │ + eorseq sl, r2, r0, lsr #1 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb8c1b4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, ip, r8, asr #31 │ │ │ │ bmi 0x77dfc0 │ │ │ │ ldc 6, cr4, [pc, #12] @ 0x34fd0 │ │ │ │ stmdage r6, {r1, r3, r4, r8, r9, fp, ip, sp, lr} │ │ │ │ @@ -37766,19 +37766,19 @@ │ │ │ │ subsmi r9, sl, fp, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, ip, r8, lsl #2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - cdp2 2, 14, cr15, cr6, cr0, {4} │ │ │ │ + cdp2 2, 10, cr15, cr6, cr0, {4} │ │ │ │ @ instruction: 0xffffffff │ │ │ │ andeq r0, r0, r0 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ - eorseq sl, r2, r0, lsr #2 │ │ │ │ + eorseq sl, r2, r0, lsr #1 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb8c244 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, ip, r8, asr #31 │ │ │ │ bmi 0x77e050 │ │ │ │ ldc 6, cr4, [pc, #12] @ 0x35060 │ │ │ │ stmdage r6, {r1, r3, r4, r8, r9, fp, ip, sp, lr} │ │ │ │ @@ -37802,19 +37802,19 @@ │ │ │ │ subsmi r9, sl, fp, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, ip, r7, lsl #2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ vmov.i32 d11, #65535 @ 0x0000ffff │ │ │ │ - svclt 0x0000fe9f │ │ │ │ + svclt 0x0000fe5f │ │ │ │ @ instruction: 0xffffffff │ │ │ │ @ instruction: 0xffffffff │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ - eorseq sl, r2, r0, lsr #2 │ │ │ │ + eorseq sl, r2, r0, lsr #1 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb8c2d4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, ip, r8, asr #31 │ │ │ │ bmi 0x7fe0e0 │ │ │ │ ldc 6, cr4, [pc, #12] @ 0x350f0 │ │ │ │ stmdage r6, {r2, r3, r4, r8, r9, fp, ip, sp, lr} │ │ │ │ @@ -37839,20 +37839,20 @@ │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ addlt sp, r0, #1073741826 @ 0x40000002 │ │ │ │ tstcs r0, ip │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ vmov.i32 d11, #65535 @ 0x0000ffff │ │ │ │ - svclt 0x0000fe55 │ │ │ │ + svclt 0x0000fe15 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ strdeq pc, [r0], -pc @ │ │ │ │ andeq r0, r0, r0 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ - eorseq sl, r2, r0, ror r1 │ │ │ │ + ldrshteq sl, [r2], -r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb8c36c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, ip, r8, asr #31 │ │ │ │ bmi 0x77e178 │ │ │ │ ldc 6, cr4, [pc, #12] @ 0x35188 │ │ │ │ stmdage r6, {r1, r3, r4, r8, r9, fp, ip, sp, lr} │ │ │ │ @@ -37876,19 +37876,19 @@ │ │ │ │ subsmi r9, sl, fp, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, ip, r8, lsl #2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - cdp2 2, 0, cr15, cr10, cr0, {4} │ │ │ │ + stc2l 2, cr15, [sl, #512] @ 0x200 │ │ │ │ @ instruction: 0xffffffff │ │ │ │ andeq r0, r0, r0 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ - eorseq sl, r2, r0, ror r1 │ │ │ │ + ldrshteq sl, [r2], -r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb8c3fc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, ip, r8, asr #31 │ │ │ │ bmi 0x77e208 │ │ │ │ ldc 6, cr4, [pc, #12] @ 0x35218 │ │ │ │ stmdage r6, {r1, r3, r4, r8, r9, fp, ip, sp, lr} │ │ │ │ @@ -37912,19 +37912,19 @@ │ │ │ │ subsmi r9, sl, fp, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, ip, r7, lsl #2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ vmov.i32 d11, #65535 @ 0x0000ffff │ │ │ │ - svclt 0x0000fdc3 │ │ │ │ + svclt 0x0000fd83 │ │ │ │ @ instruction: 0xffffffff │ │ │ │ @ instruction: 0xffffffff │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ - eorseq sl, r2, r0, ror r1 │ │ │ │ + ldrshteq sl, [r2], -r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb8c48c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, ip, r8, asr #31 │ │ │ │ ldrmi r4, [r1], -fp, lsl #12 │ │ │ │ blvc 0x770918 │ │ │ │ strcs r4, [r0], #-2589 @ 0xfffff5e3 │ │ │ │ @@ -37949,19 +37949,19 @@ │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 57) │ │ │ │ andlt fp, ip, r0, lsl #5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - ldc2l 2, cr15, [r8, #-512]! @ 0xfffffe00 │ │ │ │ + ldc2 2, cr15, [r8, #-512]! @ 0xfffffe00 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ strdeq pc, [r0], -pc @ │ │ │ │ andeq r0, r0, r0 │ │ │ │ - mlaseq r2, r8, r1, sl │ │ │ │ + eorseq sl, r2, r8, lsl r1 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb8c524 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, ip, r8, asr #31 │ │ │ │ ldrmi r4, [r1], -fp, lsl #12 │ │ │ │ blvc 0x7709b0 │ │ │ │ @@ -37987,19 +37987,19 @@ │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 56) │ │ │ │ tstcs r0, ip │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ vmov.i32 d11, #65535 @ 0x0000ffff │ │ │ │ - svclt 0x0000fd2d │ │ │ │ + svclt 0x0000fced │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ @ instruction: 0xffffffff │ │ │ │ andeq r0, r0, r0 │ │ │ │ - mlaseq r2, r8, r1, sl │ │ │ │ + eorseq sl, r2, r8, lsl r1 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb8c5bc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, ip, r8, asr #31 │ │ │ │ ldrmi r4, [r1], -fp, lsl #12 │ │ │ │ blvc 0x6f0a48 │ │ │ │ @@ -38024,18 +38024,18 @@ │ │ │ │ blls 0x30f480 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, SP_und │ │ │ │ andcs fp, r0, #12 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - stc2l 2, cr15, [r2], #512 @ 0x200 │ │ │ │ + stc2 2, cr15, [r2], #512 @ 0x200 │ │ │ │ @ instruction: 0xffffffff │ │ │ │ @ instruction: 0xffffffff │ │ │ │ - mlaseq r2, r8, r1, sl │ │ │ │ + eorseq sl, r2, r8, lsl r1 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb8c64c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xb0920fb0 │ │ │ │ @ instruction: 0xf10d4c20 │ │ │ │ @ instruction: 0xf10d0c08 │ │ │ │ @@ -38065,17 +38065,17 @@ │ │ │ │ blls 0x48f524 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, LR_und │ │ │ │ tstcs r0, r2, lsl r0 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ vmov.i32 d11, #65535 @ 0x0000ffff │ │ │ │ - svclt 0x0000fc91 │ │ │ │ + svclt 0x0000fc51 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ - mlaseq r2, r8, r0, sl │ │ │ │ + eorseq sl, r2, r8, lsl r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb8c6e8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xb0920fb0 │ │ │ │ @ instruction: 0xf10d4c20 │ │ │ │ @ instruction: 0xf10d0c08 │ │ │ │ stmdavs r4!, {r3, r4, r9, sl, fp} │ │ │ │ @@ -38104,17 +38104,17 @@ │ │ │ │ ldmdavs sl, {r0, r1, r2, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r1, lsl fp │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andslt sp, r2, r5, lsl #2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ vmov.i32 d11, #65535 @ 0x0000ffff │ │ │ │ - svclt 0x0000fc43 │ │ │ │ + svclt 0x0000fc03 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ - mlaseq r2, r8, r0, sl │ │ │ │ + eorseq sl, r2, r8, lsl r0 │ │ │ │ vst4.32 {d27-d30}, [pc], r2 │ │ │ │ ldrlt r5, [r0, #-3200] @ 0xfffff380 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ strmi fp, [r4], -r6, lsl #1 │ │ │ │ movwcs lr, #35277 @ 0x89cd │ │ │ │ ldmib sp, {r0, r1, r8, r9, sp}^ │ │ │ │ @@ -38131,15 +38131,15 @@ │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ strtmi sp, [r0], -sl, lsl #2 │ │ │ │ pop {r1, r2, ip, sp, pc} │ │ │ │ andlt r4, r2, r0, lsl r0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ - stc2 2, cr15, [ip], {128} @ 0x80 │ │ │ │ + blx 0xff371fe2 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb8c7ec │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ bmi 0x779514 │ │ │ │ strmi fp, [r3], -sl, lsl #1 │ │ │ │ ldmdavs r2, {r1, r2, r3, r7, fp, ip, sp, lr} │ │ │ │ @@ -38165,17 +38165,17 @@ │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ sbclt sp, r0, #1073741826 @ 0x40000002 │ │ │ │ tstcs r0, sl │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ vmvn.i32 , #65535 @ 0x0000ffff │ │ │ │ - svclt 0x0000fbc9 │ │ │ │ + svclt 0x0000fb89 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ - eorseq sl, r2, r8, asr #2 │ │ │ │ + eorseq sl, r2, r8, asr #1 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb8c878 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ bmi 0x7795a0 │ │ │ │ strmi fp, [r3], -sl, lsl #1 │ │ │ │ ldmdavs r2, {r1, r2, r3, r7, fp, ip, sp, lr} │ │ │ │ @ instruction: 0xf04f9209 │ │ │ │ @@ -38200,17 +38200,17 @@ │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 57) │ │ │ │ andlt fp, sl, r0, lsl #5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - blx 0xfe0f20f6 │ │ │ │ + blx 0x10f20f6 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ - eorseq sl, r2, r8, asr #2 │ │ │ │ + eorseq sl, r2, r8, asr #1 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb8c904 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ bmi 0x77962c │ │ │ │ strmi fp, [r3], -sl, lsl #1 │ │ │ │ ldmdavs r2, {r1, r2, r3, r7, fp, ip, sp, lr} │ │ │ │ @ instruction: 0xf04f9209 │ │ │ │ @@ -38235,17 +38235,17 @@ │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 56) │ │ │ │ tstcs r0, sl │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ vmvn.i32 , #65535 @ 0x0000ffff │ │ │ │ - svclt 0x0000fb3d │ │ │ │ + svclt 0x0000fafd │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ - eorseq sl, r2, r8, asr #2 │ │ │ │ + eorseq sl, r2, r8, asr #1 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb8c990 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ bmi 0x7796b8 │ │ │ │ strmi fp, [r3], -sl, lsl #1 │ │ │ │ ldmdavs r2, {r1, r2, r3, r7, fp, ip, sp, lr} │ │ │ │ @ instruction: 0xf04f9209 │ │ │ │ @@ -38270,17 +38270,17 @@ │ │ │ │ subsmi r9, sl, r9, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, sl, r7, lsl #2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ vmvn.i32 , #65535 @ 0x0000ffff │ │ │ │ - svclt 0x0000faf7 │ │ │ │ + svclt 0x0000fab7 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ - eorseq sl, r2, r8, asr #2 │ │ │ │ + eorseq sl, r2, r8, asr #1 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb8ca1c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, ip, r8, asr #31 │ │ │ │ bmi 0x7fe828 │ │ │ │ ldc 6, cr4, [pc, #12] @ 0x35838 │ │ │ │ stmdage r6, {r2, r3, r4, r8, r9, fp, ip, sp, lr} │ │ │ │ @@ -38305,20 +38305,20 @@ │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ sbclt sp, r0, #1073741826 @ 0x40000002 │ │ │ │ tstcs r0, ip │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ vmov.i32 d11, #65535 @ 0x0000ffff │ │ │ │ - svclt 0x0000fab1 │ │ │ │ + svclt 0x0000fa71 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ strdeq r0, [r0], -pc @ │ │ │ │ andeq r0, r0, r0 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ - eorseq sl, r2, r8, asr #2 │ │ │ │ + eorseq sl, r2, r8, asr #1 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb8cab4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, ip, r8, asr #31 │ │ │ │ bmi 0x7fe8c0 │ │ │ │ ldc 6, cr4, [pc, #12] @ 0x358d0 │ │ │ │ stmdage r6, {r2, r3, r4, r8, r9, fp, ip, sp, lr} │ │ │ │ @@ -38343,20 +38343,20 @@ │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ addlt sp, r0, #1073741826 @ 0x40000002 │ │ │ │ tstcs r0, ip │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ vmov.i32 d11, #65535 @ 0x0000ffff │ │ │ │ - svclt 0x0000fa65 │ │ │ │ + svclt 0x0000fa25 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ strdeq pc, [r0], -pc @ │ │ │ │ andeq r0, r0, r0 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ - eorseq sl, r2, r8, asr #2 │ │ │ │ + eorseq sl, r2, r8, asr #1 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb8cb4c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, ip, r8, asr #31 │ │ │ │ bmi 0x77e958 │ │ │ │ ldc 6, cr4, [pc, #12] @ 0x35968 │ │ │ │ stmdage r6, {r1, r3, r4, r8, r9, fp, ip, sp, lr} │ │ │ │ @@ -38380,19 +38380,19 @@ │ │ │ │ subsmi r9, sl, fp, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, ip, r8, lsl #2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - blx 0x6f23c4 │ │ │ │ + @ instruction: 0xf9daf280 │ │ │ │ @ instruction: 0xffffffff │ │ │ │ andeq r0, r0, r0 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ - eorseq sl, r2, r8, asr #2 │ │ │ │ + eorseq sl, r2, r8, asr #1 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb8cbdc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, ip, r8, asr #31 │ │ │ │ bmi 0x77e9e8 │ │ │ │ ldc 6, cr4, [pc, #12] @ 0x359f8 │ │ │ │ stmdage r6, {r1, r3, r4, r8, r9, fp, ip, sp, lr} │ │ │ │ @@ -38416,19 +38416,19 @@ │ │ │ │ subsmi r9, sl, fp, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, ip, r7, lsl #2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ vmov.i32 d11, #65535 @ 0x0000ffff │ │ │ │ - svclt 0x0000f9d3 │ │ │ │ + svclt 0x0000f993 │ │ │ │ @ instruction: 0xffffffff │ │ │ │ @ instruction: 0xffffffff │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ - eorseq sl, r2, r8, asr #2 │ │ │ │ + eorseq sl, r2, r8, asr #1 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb8cc6c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r6, r0, ror #31 │ │ │ │ b 0x1448b58 │ │ │ │ stmdavs r4!, {r0, sl, fp} │ │ │ │ @ instruction: 0xf04f9405 │ │ │ │ @@ -38481,17 +38481,17 @@ │ │ │ │ tstpeq r1, pc, asr #32 @ p-variant is OBSOLETE │ │ │ │ strmi pc, [r0], #-1103 @ 0xfffffbb1 │ │ │ │ andne pc, r1, sp, lsl #17 │ │ │ │ subeq lr, r0, r0, ror #22 │ │ │ │ mcr2 10, 4, pc, cr0, cr0, {5} @ │ │ │ │ @ instruction: 0xd1ae2800 │ │ │ │ vqdmlsl.s q7, d16, d3[6] │ │ │ │ - svclt 0x0000f951 │ │ │ │ + svclt 0x0000f911 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ - eorseq sl, r2, r0, lsr #2 │ │ │ │ + eorseq sl, r2, r0, lsr #1 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb8cd68 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ blmi 0xe39af0 │ │ │ │ ldrmi fp, [r6], r6, lsl #1 │ │ │ │ ldmdavs fp, {sl, sp} │ │ │ │ @ instruction: 0xf04f9305 │ │ │ │ @@ -38543,17 +38543,17 @@ │ │ │ │ @ instruction: 0xf04f4240 │ │ │ │ vst1.8 {d16-d19}, [pc], r1 │ │ │ │ @ instruction: 0xf88d4400 │ │ │ │ bl 0x18fdc44 │ │ │ │ blx 0xfecf6950 │ │ │ │ blcs 0x74e54 │ │ │ │ strb sp, [ip, pc, lsr #3]! │ │ │ │ - @ instruction: 0xf8d4f280 │ │ │ │ + @ instruction: 0xf894f280 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ - eorseq sl, r2, r0, lsr #2 │ │ │ │ + eorseq sl, r2, r0, lsr #1 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb8ce60 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ blmi 0xe39be8 │ │ │ │ ldrmi fp, [r6], r6, lsl #1 │ │ │ │ ldmdavs fp, {sl, sp} │ │ │ │ @ instruction: 0xf04f9305 │ │ │ │ @@ -38605,17 +38605,17 @@ │ │ │ │ @ instruction: 0xf04f4240 │ │ │ │ vst1.8 {d16-d19}, [pc], r1 │ │ │ │ @ instruction: 0xf88d4400 │ │ │ │ bl 0x18fdd3c │ │ │ │ blx 0xfecf6a48 │ │ │ │ blcs 0x74f4c │ │ │ │ strb sp, [ip, pc, lsr #3]! │ │ │ │ - @ instruction: 0xf858f280 │ │ │ │ + @ instruction: 0xf818f280 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ - eorseq sl, r2, r0, lsr #2 │ │ │ │ + eorseq sl, r2, r0, lsr #1 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb8cf58 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r6, r0, ror #31 │ │ │ │ ldmdbmi r0!, {r0, r1, r3, r9, sl, lr} │ │ │ │ stmdavs r9, {sl, sp} │ │ │ │ @ instruction: 0xf04f9105 │ │ │ │ @@ -38660,17 +38660,17 @@ │ │ │ │ andeq pc, r1, #79 @ 0x4f │ │ │ │ strmi pc, [r0], #-1103 @ 0xfffffbb1 │ │ │ │ andcs pc, r1, sp, lsl #17 │ │ │ │ movteq lr, #15203 @ 0x3b63 │ │ │ │ @ instruction: 0xf283fab3 │ │ │ │ @ instruction: 0xd1bd2b00 │ │ │ │ vabd.s q15, , │ │ │ │ - svclt 0x0000ffeb │ │ │ │ + svclt 0x0000ffab │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ - eorseq sl, r2, r0, lsr #2 │ │ │ │ + eorseq sl, r2, r0, lsr #1 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb8d034 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ blmi 0xc39dbc │ │ │ │ strcs fp, [r0], #-134 @ 0xffffff7a │ │ │ │ movwls r6, #22555 @ 0x581b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ @@ -38714,17 +38714,17 @@ │ │ │ │ @ instruction: 0xf04f4240 │ │ │ │ vst1.8 {d16-d19}, [pc], r1 │ │ │ │ @ instruction: 0xf88d4400 │ │ │ │ bl 0x18fdef0 │ │ │ │ blx 0xfecf6bfc │ │ │ │ blcs 0x72900 │ │ │ │ @ instruction: 0xe7edd1bd │ │ │ │ - @ instruction: 0xff7ef27f │ │ │ │ + @ instruction: 0xff3ef27f │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ - eorseq sl, r2, r0, lsr #2 │ │ │ │ + eorseq sl, r2, r0, lsr #1 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb8d10c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ blmi 0xc39e94 │ │ │ │ strcs fp, [r0], #-134 @ 0xffffff7a │ │ │ │ movwls r6, #22555 @ 0x581b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ @@ -38768,17 +38768,17 @@ │ │ │ │ @ instruction: 0xf04f4240 │ │ │ │ vst1.8 {d16-d19}, [pc], r1 │ │ │ │ @ instruction: 0xf88d4400 │ │ │ │ bl 0x18fdfc8 │ │ │ │ blx 0xfecf6cd4 │ │ │ │ blcs 0x729d8 │ │ │ │ @ instruction: 0xe7edd1bd │ │ │ │ - @ instruction: 0xff12f27f │ │ │ │ + mrc2 2, 6, pc, cr2, cr15, {3} │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ - eorseq sl, r2, r0, lsr #2 │ │ │ │ + eorseq sl, r2, r0, lsr #1 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb8d1e4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ blmi 0xc39f6c │ │ │ │ strcs fp, [r0], #-134 @ 0xffffff7a │ │ │ │ movwls r6, #22555 @ 0x581b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ @@ -38822,17 +38822,17 @@ │ │ │ │ @ instruction: 0xf04f4240 │ │ │ │ vst1.8 {d16-d19}, [pc], r1 │ │ │ │ @ instruction: 0xf88d4400 │ │ │ │ bl 0x18fe0a0 │ │ │ │ blx 0xfecf6dac │ │ │ │ blcs 0x72ab0 │ │ │ │ @ instruction: 0xe7edd1bd │ │ │ │ - mcr2 2, 5, pc, cr6, cr15, {3} @ │ │ │ │ + mcr2 2, 3, pc, cr6, cr15, {3} @ │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ - eorseq sl, r2, r0, lsr #2 │ │ │ │ + eorseq sl, r2, r0, lsr #1 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb8d2bc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe0 │ │ │ │ addlt ip, r6, r8, lsl #2 │ │ │ │ @ instruction: 0xf8dc4604 │ │ │ │ @ instruction: 0xf8cdc000 │ │ │ │ @@ -38840,15 +38840,15 @@ │ │ │ │ strmi r0, [ip], r0, lsl #24 │ │ │ │ @ instruction: 0xf8b3b9da │ │ │ │ @ instruction: 0xf01ee000 │ │ │ │ andsle r0, r6, r0, lsl pc │ │ │ │ mul r2, r3, r8 │ │ │ │ svceq 0x0000f1be │ │ │ │ vand d29, d0, d1 │ │ │ │ - blmi 0xdf5440 │ │ │ │ + blmi 0xdf5350 │ │ │ │ blls 0x190160 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ cmnle r2, r0, lsl #6 │ │ │ │ tstcs r0, r6 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @@ -38894,17 +38894,17 @@ │ │ │ │ mcr2 7, 3, pc, cr2, cr14, {6} @ │ │ │ │ ldrdcc lr, [r1], -sp │ │ │ │ bicpl lr, r3, #132, 20 @ 0x84000 │ │ │ │ andseq pc, r6, r0, asr #7 │ │ │ │ mvnsmi pc, #3 │ │ │ │ subsmi r4, r8, r3, rrx │ │ │ │ vaba.s d30, d31, d5 │ │ │ │ - svclt 0x0000fe17 │ │ │ │ + svclt 0x0000fdd7 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ - eorseq sl, r2, r0, ror r1 │ │ │ │ + ldrshteq sl, [r2], -r0 │ │ │ │ @ instruction: 0x460a4613 │ │ │ │ @ instruction: 0xf7ff17c1 │ │ │ │ svclt 0x0000bf6b │ │ │ │ @ instruction: 0x460a4613 │ │ │ │ @ instruction: 0xf7ff17c1 │ │ │ │ svclt 0x0000bf65 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ @@ -38916,15 +38916,15 @@ │ │ │ │ @ instruction: 0xf04f9205 │ │ │ │ strmi r0, [sl], -r0, lsl #4 │ │ │ │ @ instruction: 0xe000f8b3 │ │ │ │ svceq 0x0010f01e │ │ │ │ @ instruction: 0xf893d016 │ │ │ │ @ instruction: 0xf1bee002 │ │ │ │ tstle r1, r0, lsl #30 │ │ │ │ - ldc2 2, cr15, [sl], #-256 @ 0xffffff00 │ │ │ │ + blx 0xffff2b26 │ │ │ │ ldmdavs sl, {r0, r2, r3, r5, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r5, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r6, r1, asr r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ @@ -38962,17 +38962,17 @@ │ │ │ │ ldc2l 7, cr15, [sl, #888] @ 0x378 │ │ │ │ ldrdcc lr, [r1], -sp │ │ │ │ bicpl lr, r3, #132, 20 @ 0x84000 │ │ │ │ andseq pc, r6, r0, asr #7 │ │ │ │ mvnsmi pc, #3 │ │ │ │ subsmi r4, r8, r3, rrx │ │ │ │ vabd.s d30, d31, d22 │ │ │ │ - svclt 0x0000fd8f │ │ │ │ + svclt 0x0000fd4f │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ - eorseq sl, r2, r0, ror r1 │ │ │ │ + ldrshteq sl, [r2], -r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb8d4ec │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ blmi 0xd3a274 │ │ │ │ ldmdavs fp, {r1, r2, r7, ip, sp, pc} │ │ │ │ @ instruction: 0xf04f9305 │ │ │ │ stmdahi fp, {r8, r9} │ │ │ │ @@ -39020,17 +39020,17 @@ │ │ │ │ @ instruction: 0xf7de4a08 │ │ │ │ ldmib sp, {r0, r2, r5, r6, r8, sl, fp, ip, sp, lr, pc}^ │ │ │ │ b 0xfe1423b4 │ │ │ │ @ instruction: 0xf3c053c3 │ │ │ │ @ instruction: 0xf0030016 │ │ │ │ strdmi r4, [r3], #-63 @ 0xffffffc1 @ │ │ │ │ sbfx r4, r8, #0, #10 │ │ │ │ - ldc2 2, cr15, [sl, #-508] @ 0xfffffe04 │ │ │ │ + ldc2l 2, cr15, [sl], {127} @ 0x7f │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ - eorseq sl, r2, r0, ror r1 │ │ │ │ + ldrshteq sl, [r2], -r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb8d5d4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ blmi 0xd3a35c │ │ │ │ ldmdavs fp, {r1, r2, r7, ip, sp, pc} │ │ │ │ @ instruction: 0xf04f9305 │ │ │ │ stmdahi fp, {r8, r9} │ │ │ │ @@ -39078,17 +39078,17 @@ │ │ │ │ @ instruction: 0xf7de4a08 │ │ │ │ ldmib sp, {r0, r4, r5, r6, r7, sl, fp, ip, sp, lr, pc}^ │ │ │ │ b 0xfe14249c │ │ │ │ @ instruction: 0xf3c053c3 │ │ │ │ @ instruction: 0xf0030016 │ │ │ │ strdmi r4, [r3], #-63 @ 0xffffffc1 @ │ │ │ │ sbfx r4, r8, #0, #10 │ │ │ │ - stc2 2, cr15, [r6], #508 @ 0x1fc │ │ │ │ + stc2l 2, cr15, [r6], #-508 @ 0xfffffe04 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ - eorseq sl, r2, r0, ror r1 │ │ │ │ + ldrshteq sl, [r2], -r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb8d6bc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe0 │ │ │ │ addlt ip, r6, ip, lsl #2 │ │ │ │ @ instruction: 0xf8dc4604 │ │ │ │ @ instruction: 0xf8cdc000 │ │ │ │ @@ -39096,15 +39096,15 @@ │ │ │ │ strmi r0, [ip], r0, lsl #24 │ │ │ │ @ instruction: 0xf8b3b9d2 │ │ │ │ @ instruction: 0xf01ee000 │ │ │ │ andsle r0, r5, r0, lsl pc │ │ │ │ mul r2, r3, r8 │ │ │ │ svceq 0x0000f1be │ │ │ │ vand d29, d0, d0 │ │ │ │ - blmi 0xe34c48 │ │ │ │ + blmi 0xe34b58 │ │ │ │ blls 0x190560 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ cmnle r4, r0, lsl #6 │ │ │ │ andcs fp, r0, #6 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ @@ -39151,17 +39151,17 @@ │ │ │ │ movwcs r9, #2307 @ 0x903 │ │ │ │ mvnsvc pc, #208666624 @ 0xc700000 │ │ │ │ b 0xfe15c5c4 │ │ │ │ andsmi r5, r3, r2, lsl #4 │ │ │ │ tstpeq r3, r1, asr #7 @ p-variant is OBSOLETE │ │ │ │ subsmi r4, r9, r3, rrx │ │ │ │ vaba.s d30, d31, d3 │ │ │ │ - svclt 0x0000fc15 │ │ │ │ + svclt 0x0000fbd5 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ - mlaseq r2, r8, r1, sl │ │ │ │ + eorseq sl, r2, r8, lsl r1 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb8d7e0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46130fd8 │ │ │ │ addlt r4, r8, pc, lsr sl │ │ │ │ andls r6, r7, #1179648 @ 0x120000 │ │ │ │ andeq pc, r0, #79 @ 0x4f │ │ │ │ @@ -39221,17 +39221,17 @@ │ │ │ │ movwcs r9, #2309 @ 0x905 │ │ │ │ mvnsvc pc, #208666624 @ 0xc700000 │ │ │ │ b 0xfe15c6e4 │ │ │ │ andsmi r5, r3, r2, lsl #4 │ │ │ │ tstpeq r3, r1, asr #7 @ p-variant is OBSOLETE │ │ │ │ subsmi r4, r9, r3, rrx │ │ │ │ vaba.s d30, d31, d6 │ │ │ │ - svclt 0x0000fb89 │ │ │ │ + svclt 0x0000fb49 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ - mlaseq r2, r8, r1, sl │ │ │ │ + eorseq sl, r2, r8, lsl r1 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb8d8f8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46130fd8 │ │ │ │ addlt r4, r8, pc, lsr sl │ │ │ │ andls r6, r7, #1179648 @ 0x120000 │ │ │ │ andeq pc, r0, #79 @ 0x4f │ │ │ │ @@ -39291,31 +39291,31 @@ │ │ │ │ movwcs r9, #2309 @ 0x905 │ │ │ │ mvnsvc pc, #208666624 @ 0xc700000 │ │ │ │ b 0xfe15c7fc │ │ │ │ andsmi r5, r3, r2, lsl #4 │ │ │ │ tstpeq r3, r1, asr #7 @ p-variant is OBSOLETE │ │ │ │ subsmi r4, r9, r3, rrx │ │ │ │ vaba.s d30, d31, d6 │ │ │ │ - svclt 0x0000fafd │ │ │ │ + svclt 0x0000fabd │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ - mlaseq r2, r8, r1, sl │ │ │ │ + eorseq sl, r2, r8, lsl r1 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb8da10 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrmi r0, [r3], -r0, ror #31 │ │ │ │ addlt r4, r6, r8, lsr sl │ │ │ │ ldmdavs r2, {r2, r7, r9, sl, lr} │ │ │ │ @ instruction: 0xf04f9205 │ │ │ │ strmi r0, [sl], -r0, lsl #4 │ │ │ │ @ instruction: 0xe000f8b3 │ │ │ │ svceq 0x0010f01e │ │ │ │ @ instruction: 0xf893d015 │ │ │ │ @ instruction: 0xf1bee002 │ │ │ │ tstle r0, r0, lsl #30 │ │ │ │ - @ instruction: 0xf82ef240 │ │ │ │ + @ instruction: 0xfff2f23f │ │ │ │ ldmdavs sl, {r1, r2, r3, r5, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r5, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r6, r3, asr r1 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @@ -39354,17 +39354,17 @@ │ │ │ │ movwcs r9, #2307 @ 0x903 │ │ │ │ mvnsvc pc, #208666624 @ 0xc700000 │ │ │ │ b 0xfe15c8f0 │ │ │ │ andsmi r5, r3, r2, lsl #4 │ │ │ │ tstpeq r3, r1, asr #7 @ p-variant is OBSOLETE │ │ │ │ subsmi r4, r9, r3, rrx │ │ │ │ vabd.s d30, d31, d20 │ │ │ │ - svclt 0x0000fa7f │ │ │ │ + svclt 0x0000fa3f │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ - mlaseq r2, r8, r1, sl │ │ │ │ + eorseq sl, r2, r8, lsl r1 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb8db0c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ blmi 0xdba874 │ │ │ │ ldmdavs fp, {r3, r7, ip, sp, pc} │ │ │ │ @ instruction: 0xf04f9307 │ │ │ │ stmdahi fp, {r8, r9} │ │ │ │ @@ -39414,17 +39414,17 @@ │ │ │ │ stmdbls r5, {r0, r1, r9, fp, ip, pc} │ │ │ │ @ instruction: 0xf6c72300 │ │ │ │ stmdals r4, {r4, r5, r6, r7, r8, r9, ip, sp, lr} │ │ │ │ andpl lr, r2, #132, 20 @ 0x84000 │ │ │ │ vmov.i32 d20, #147 @ 0x00000093 │ │ │ │ rsbmi r0, r3, r3, lsl r1 │ │ │ │ sbfx r4, r9, #0, #8 │ │ │ │ - blx 0x1f33e8 │ │ │ │ + @ instruction: 0xf9c6f27f │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ - mlaseq r2, r8, r1, sl │ │ │ │ + eorseq sl, r2, r8, lsl r1 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb8dbfc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ blmi 0xdba964 │ │ │ │ ldmdavs fp, {r3, r7, ip, sp, pc} │ │ │ │ @ instruction: 0xf04f9307 │ │ │ │ stmdahi fp, {r8, r9} │ │ │ │ @@ -39474,17 +39474,17 @@ │ │ │ │ stmdbls r5, {r0, r1, r9, fp, ip, pc} │ │ │ │ @ instruction: 0xf6c72300 │ │ │ │ stmdals r4, {r4, r5, r6, r7, r8, r9, ip, sp, lr} │ │ │ │ andpl lr, r2, #132, 20 @ 0x84000 │ │ │ │ vmov.i32 d20, #147 @ 0x00000093 │ │ │ │ rsbmi r0, r3, r3, lsl r1 │ │ │ │ sbfx r4, r9, #0, #8 │ │ │ │ - @ instruction: 0xf98ef27f │ │ │ │ + @ instruction: 0xf94ef27f │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ - mlaseq r2, r8, r1, sl │ │ │ │ + eorseq sl, r2, r8, lsl r1 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb8dcec │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r6, r0, ror #31 │ │ │ │ b 0x1449bd8 │ │ │ │ stmdavs r4!, {r0, sl, fp} │ │ │ │ @ instruction: 0xf04f9405 │ │ │ │ @@ -39537,17 +39537,17 @@ │ │ │ │ tstpeq r1, pc, asr #32 @ p-variant is OBSOLETE │ │ │ │ strmi pc, [r0], #-1103 @ 0xfffffbb1 │ │ │ │ andne pc, r1, sp, lsl #17 │ │ │ │ subeq lr, r0, r0, ror #22 │ │ │ │ mcr2 10, 4, pc, cr0, cr0, {5} @ │ │ │ │ @ instruction: 0xd1ae2800 │ │ │ │ vabd.s q15, , │ │ │ │ - svclt 0x0000f911 │ │ │ │ + svclt 0x0000f8d1 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ - eorseq sl, r2, r8, asr #2 │ │ │ │ + eorseq sl, r2, r8, asr #1 │ │ │ │ @ instruction: 0x460a4613 │ │ │ │ @ instruction: 0xf7ff17c1 │ │ │ │ svclt 0x0000bf7d │ │ │ │ @ instruction: 0x460a4613 │ │ │ │ @ instruction: 0xf7ff17c1 │ │ │ │ svclt 0x0000bf77 │ │ │ │ @ instruction: 0x460a4613 │ │ │ │ @@ -39685,15 +39685,15 @@ │ │ │ │ b 0x11c8894 │ │ │ │ blx 0xbb7e18 │ │ │ │ ldrbtmi pc, [r0], r5, lsl #4 @ │ │ │ │ blx 0x3c7aa0 │ │ │ │ strb pc, [pc, -r1, lsl #28]! @ │ │ │ │ @ instruction: 0xf183fab3 │ │ │ │ strb r3, [r5, r0, lsr #2]! │ │ │ │ - @ instruction: 0xffe8f27e │ │ │ │ + @ instruction: 0xffa8f27e │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfeb8e034 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fd0 │ │ │ │ addlt ip, fp, r0, asr #1 │ │ │ │ andcs r4, r0, #17825792 @ 0x1100000 │ │ │ │ @@ -39738,15 +39738,15 @@ │ │ │ │ submi lr, r9, #208, 14 @ 0x3400000 │ │ │ │ stceq 0, cr15, [r1], {79} @ 0x4f │ │ │ │ andgt pc, r9, sp, lsl #17 │ │ │ │ movteq lr, #15203 @ 0x3b63 │ │ │ │ stc2 10, cr15, [r3], {179} @ 0xb3 @ │ │ │ │ bicle r2, r5, r0, lsl #22 │ │ │ │ vabd.s q15, q15, q15 │ │ │ │ - svclt 0x0000ff7f │ │ │ │ + svclt 0x0000ff3f │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfeb8e108 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ blmi 0xbbae50 │ │ │ │ @ instruction: 0xf04fb08b │ │ │ │ ldmdavs fp, {sl, fp} │ │ │ │ @@ -39789,15 +39789,15 @@ │ │ │ │ submi lr, r9, #208, 14 @ 0x3400000 │ │ │ │ stceq 0, cr15, [r1], {79} @ 0x4f │ │ │ │ andgt pc, r9, sp, lsl #17 │ │ │ │ movteq lr, #15203 @ 0x3b63 │ │ │ │ stc2 10, cr15, [r3], {179} @ 0xb3 @ │ │ │ │ bicle r2, r5, r0, lsl #22 │ │ │ │ vabd.s q15, q15, q15 │ │ │ │ - svclt 0x0000ff19 │ │ │ │ + svclt 0x0000fed9 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfeb8e1d4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fd0 │ │ │ │ addlt ip, fp, r0, asr #1 │ │ │ │ andcs r4, r0, #17825792 @ 0x1100000 │ │ │ │ @@ -39842,15 +39842,15 @@ │ │ │ │ submi lr, r9, #208, 14 @ 0x3400000 │ │ │ │ stceq 0, cr15, [r1], {79} @ 0x4f │ │ │ │ andgt pc, r9, sp, lsl #17 │ │ │ │ movteq lr, #15203 @ 0x3b63 │ │ │ │ stc2 10, cr15, [r3], {179} @ 0xb3 @ │ │ │ │ bicle r2, r5, r0, lsl #22 │ │ │ │ vabd.s q15, q15, q15 │ │ │ │ - svclt 0x0000feaf │ │ │ │ + svclt 0x0000fe6f │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfeb8e2a8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ blmi 0xbbaff0 │ │ │ │ @ instruction: 0xf04fb08b │ │ │ │ ldmdavs fp, {sl, fp} │ │ │ │ @@ -39893,15 +39893,15 @@ │ │ │ │ submi lr, r9, #208, 14 @ 0x3400000 │ │ │ │ stceq 0, cr15, [r1], {79} @ 0x4f │ │ │ │ andgt pc, r9, sp, lsl #17 │ │ │ │ movteq lr, #15203 @ 0x3b63 │ │ │ │ stc2 10, cr15, [r3], {179} @ 0xb3 @ │ │ │ │ bicle r2, r5, r0, lsl #22 │ │ │ │ vabd.s q15, q15, q15 │ │ │ │ - svclt 0x0000fe49 │ │ │ │ + svclt 0x0000fe09 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb8e374 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r6, r0, ror #31 │ │ │ │ stmdbmi lr!, {r2, r3, r7, r9, sl, lr} │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @@ -39945,17 +39945,17 @@ │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ mcr2 10, 4, pc, cr0, cr0, {5} @ │ │ │ │ msreq CPSR_, #-2147483645 @ 0x80000003 │ │ │ │ vaba.s d30, d30, d25 │ │ │ │ - svclt 0x0000fde1 │ │ │ │ + svclt 0x0000fda1 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ - eorseq sl, r2, r0, lsr #2 │ │ │ │ + eorseq sl, r2, r0, lsr #1 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfeb8e448 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r7, r0, ror #31 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ stmdbmi r8!, {r0, r1, r3, r9, sl, lr} │ │ │ │ andgt pc, r0, sp, asr #17 │ │ │ │ @@ -39993,17 +39993,17 @@ │ │ │ │ tstcs r0, r7 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ strmi fp, [r3], -r0, lsl #26 │ │ │ │ cdpeq 0, 0, cr15, cr1, cr15, {2} │ │ │ │ vaba.s q15, q15, q4 │ │ │ │ - svclt 0x0000fd81 │ │ │ │ + svclt 0x0000fd41 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ - eorseq sl, r2, r0, lsr #2 │ │ │ │ + eorseq sl, r2, r0, lsr #1 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfeb8e508 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r7, r0, ror #31 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ stmdbmi r8!, {r0, r1, r3, r9, sl, lr} │ │ │ │ andgt pc, r0, sp, asr #17 │ │ │ │ @@ -40041,17 +40041,17 @@ │ │ │ │ tstcs r0, r7 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ strmi fp, [r3], -r0, lsl #26 │ │ │ │ cdpeq 0, 0, cr15, cr1, cr15, {2} │ │ │ │ vaba.s q15, q15, q4 │ │ │ │ - svclt 0x0000fd21 │ │ │ │ + svclt 0x0000fce1 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ - eorseq sl, r2, r0, lsr #2 │ │ │ │ + eorseq sl, r2, r0, lsr #1 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfeb8e5c8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r7, r0, ror #31 │ │ │ │ stmdbmi r6!, {r0, r1, r3, r9, sl, lr} │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ tstls r5, r9, lsl #16 │ │ │ │ @@ -40086,17 +40086,17 @@ │ │ │ │ tstcs r0, r7 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ blx 0xfec66860 │ │ │ │ @ instruction: 0xf10efe80 │ │ │ │ strb r0, [r6, r0, lsr #28] │ │ │ │ - stc2l 2, cr15, [r6], {126} @ 0x7e │ │ │ │ + stc2 2, cr15, [r6], {126} @ 0x7e │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ - eorseq sl, r2, r0, lsr #2 │ │ │ │ + eorseq sl, r2, r0, lsr #1 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfeb8e67c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r7, r0, ror #31 │ │ │ │ movwcs r4, #2589 @ 0xa1d │ │ │ │ movwls r4, #1668 @ 0x684 │ │ │ │ andls r6, r5, #1179648 @ 0x120000 │ │ │ │ @@ -40122,17 +40122,17 @@ │ │ │ │ subsmi r9, sl, r5, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r7, r8, lsl #2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ stclt 14, cr0, [r0, #-0] │ │ │ │ - ldc2l 2, cr15, [lr], #-504 @ 0xfffffe08 │ │ │ │ + ldc2 2, cr15, [lr], #-504 @ 0xfffffe08 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ - eorseq sl, r2, r0, lsr #2 │ │ │ │ + eorseq sl, r2, r0, lsr #1 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfeb8e70c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r7, r0, ror #31 │ │ │ │ movwcs r4, #2589 @ 0xa1d │ │ │ │ movwls r4, #1668 @ 0x684 │ │ │ │ andls r6, r5, #1179648 @ 0x120000 │ │ │ │ @@ -40158,17 +40158,17 @@ │ │ │ │ subsmi r9, sl, r5, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r7, r8, lsl #2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ stclt 14, cr0, [r0, #-0] │ │ │ │ - ldc2 2, cr15, [r6], #-504 @ 0xfffffe08 │ │ │ │ + blx 0xffdf3f86 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ - eorseq sl, r2, r0, lsr #2 │ │ │ │ + eorseq sl, r2, r0, lsr #1 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfeb8e79c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r7, r0, ror #31 │ │ │ │ movwcs r4, #2589 @ 0xa1d │ │ │ │ movwls r4, #1668 @ 0x684 │ │ │ │ andls r6, r5, #1179648 @ 0x120000 │ │ │ │ @@ -40194,30 +40194,30 @@ │ │ │ │ subsmi r9, sl, r5, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r7, r8, lsl #2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ stclt 14, cr0, [r0, #-0] │ │ │ │ - blx 0xffbf4016 │ │ │ │ + blx 0xfebf4016 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ - eorseq sl, r2, r0, lsr #2 │ │ │ │ + eorseq sl, r2, r0, lsr #1 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb8e82c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe0 │ │ │ │ ldrdlt ip, [r6], r0 │ │ │ │ @ instruction: 0xf8dc4686 │ │ │ │ @ instruction: 0xf8cdc000 │ │ │ │ @ instruction: 0xf04fc014 │ │ │ │ strmi r0, [ip], r0, lsl #24 │ │ │ │ ldmdahi ip, {r1, r4, r5, r7, r8, fp, ip, sp, pc} │ │ │ │ ldrle r0, [r3, #-1764] @ 0xfffff91c │ │ │ │ stmiblt ip, {r2, r3, r4, r7, fp, ip, sp, lr} │ │ │ │ - blx 0x673f54 │ │ │ │ + @ instruction: 0xf9dcf23f │ │ │ │ ldmdavs sl, {r1, r3, r5, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r5, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r6, fp, asr #2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ @@ -40252,17 +40252,17 @@ │ │ │ │ andgt pc, ip, sp, asr #17 │ │ │ │ blx 0xff175662 │ │ │ │ ldrdcc lr, [r1], -sp │ │ │ │ vsli.64 q8, , #0 │ │ │ │ @ instruction: 0xf0030016 │ │ │ │ tstmi r8, #-67108861 @ 0xfc000003 │ │ │ │ vabd.s d30, d30, d28 │ │ │ │ - svclt 0x0000fb7b │ │ │ │ + svclt 0x0000fb3b │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ - eorseq sl, r2, r0, ror r1 │ │ │ │ + ldrshteq sl, [r2], -r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfeb8e914 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ blmi 0xbbb69c │ │ │ │ ldmdavs fp, {r0, r1, r2, r7, ip, sp, pc} │ │ │ │ @ instruction: 0xf04f9305 │ │ │ │ stmiblt r1, {r8, r9}^ │ │ │ │ @@ -40304,17 +40304,17 @@ │ │ │ │ stc2 10, cr15, [ip], {-0} @ │ │ │ │ @ instruction: 0xf101fa20 │ │ │ │ bl 0xfe9044bc │ │ │ │ blx 0x383fc │ │ │ │ b 0x1373800 │ │ │ │ @ instruction: 0xf04f0c01 │ │ │ │ strb r0, [ip, r2, lsl #28] │ │ │ │ - blx 0x4f41ce │ │ │ │ + blx 0xff4f41cc │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ - eorseq sl, r2, r0, ror r1 │ │ │ │ + ldrshteq sl, [r2], -r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfeb8e9e4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ blmi 0xbbb76c │ │ │ │ ldmdavs fp, {r0, r1, r2, r7, ip, sp, pc} │ │ │ │ @ instruction: 0xf04f9305 │ │ │ │ stmiblt r1, {r8, r9}^ │ │ │ │ @@ -40356,31 +40356,31 @@ │ │ │ │ stc2 10, cr15, [ip], {-0} @ │ │ │ │ @ instruction: 0xf101fa20 │ │ │ │ bl 0xfe90458c │ │ │ │ blx 0x384cc │ │ │ │ b 0x13738d0 │ │ │ │ @ instruction: 0xf04f0c01 │ │ │ │ strb r0, [ip, r2, lsl #28] │ │ │ │ - blx 0xfeaf429c │ │ │ │ + blx 0x1af429c │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ - eorseq sl, r2, r0, ror r1 │ │ │ │ + ldrshteq sl, [r2], -r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfeb8eab4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ blmi 0xbbb83c │ │ │ │ @ instruction: 0xf8b2b087 │ │ │ │ strmi ip, [r6], r0 │ │ │ │ movwls r6, #22555 @ 0x581b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ @ instruction: 0xf01c460b │ │ │ │ andsle r0, r6, r0, lsl pc │ │ │ │ mulgt r2, r2, r8 │ │ │ │ svceq 0x0000f1bc │ │ │ │ vorn d13, d15, d1 │ │ │ │ - blmi 0x975c30 │ │ │ │ + blmi 0x975b40 │ │ │ │ blls 0x191950 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ teqle lr, r0, lsl #6 │ │ │ │ tstcs r0, r7 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @@ -40408,17 +40408,17 @@ │ │ │ │ ldrbeq r3, [fp, #1] │ │ │ │ andseq pc, r6, r0, asr #7 │ │ │ │ mvnsmi pc, #3 │ │ │ │ @ instruction: 0xe7be4318 │ │ │ │ stc2 10, cr15, [lr], {190} @ 0xbe @ │ │ │ │ stceq 1, cr15, [r0], #-48 @ 0xffffffd0 │ │ │ │ vaba.s q15, q15, │ │ │ │ - svclt 0x0000fa43 │ │ │ │ + svclt 0x0000fa03 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ - eorseq sl, r2, r0, ror r1 │ │ │ │ + ldrshteq sl, [r2], -r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfeb8eb84 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ blmi 0x8fb90c │ │ │ │ ldmdavs fp, {r0, r1, r2, r7, ip, sp, pc} │ │ │ │ @ instruction: 0xf04f9305 │ │ │ │ stmdahi fp, {r8, r9} │ │ │ │ @@ -40449,17 +40449,17 @@ │ │ │ │ bmi 0x24939c │ │ │ │ @ instruction: 0xf7dd9303 │ │ │ │ ldmib sp, {r0, r3, r4, r5, r9, fp, ip, sp, lr, pc}^ │ │ │ │ ldrbeq r3, [fp, #1] │ │ │ │ andseq pc, r6, r0, asr #7 │ │ │ │ mvnsmi pc, #3 │ │ │ │ bfi r4, r8, #6, #6 │ │ │ │ - @ instruction: 0xf9f0f27e │ │ │ │ + @ instruction: 0xf9b0f27e │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ - eorseq sl, r2, r0, ror r1 │ │ │ │ + ldrshteq sl, [r2], -r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfeb8ec28 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ blmi 0x8fb9b0 │ │ │ │ ldmdavs fp, {r0, r1, r2, r7, ip, sp, pc} │ │ │ │ @ instruction: 0xf04f9305 │ │ │ │ stmdahi fp, {r8, r9} │ │ │ │ @@ -40490,30 +40490,30 @@ │ │ │ │ bmi 0x249440 │ │ │ │ @ instruction: 0xf7dd9303 │ │ │ │ ldmib sp, {r0, r1, r2, r5, r6, r7, r8, fp, ip, sp, lr, pc}^ │ │ │ │ ldrbeq r3, [fp, #1] │ │ │ │ andseq pc, r6, r0, asr #7 │ │ │ │ mvnsmi pc, #3 │ │ │ │ bfi r4, r8, #6, #6 │ │ │ │ - @ instruction: 0xf99ef27e │ │ │ │ + @ instruction: 0xf95ef27e │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ - eorseq sl, r2, r0, ror r1 │ │ │ │ + ldrshteq sl, [r2], -r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb8eccc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe0 │ │ │ │ ldrdlt ip, [r6], r4 │ │ │ │ @ instruction: 0xf8dc4686 │ │ │ │ @ instruction: 0xf8cdc000 │ │ │ │ @ instruction: 0xf04fc014 │ │ │ │ strmi r0, [ip], r0, lsl #24 │ │ │ │ ldmdahi ip, {r1, r3, r5, r7, r8, fp, ip, sp, pc} │ │ │ │ ldrle r0, [r2, #-1764] @ 0xfffff91c │ │ │ │ stmiblt r4, {r2, r3, r4, r7, fp, ip, sp, lr} │ │ │ │ - mcr2 2, 6, pc, cr10, cr14, {1} @ │ │ │ │ + mcr2 2, 4, pc, cr14, cr14, {1} @ │ │ │ │ ldmdavs sl, {r0, r1, r3, r5, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r5, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r6, sp, asr #2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @@ -40549,17 +40549,17 @@ │ │ │ │ stmdbls r3, {r0, r2, r4, r5, r6, r8, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf6c72300 │ │ │ │ bls 0x94b54 │ │ │ │ vmlal.u8 , d1, d2 │ │ │ │ b 0xf7fe8 │ │ │ │ tstmi r9, #134217728 @ 0x8000000 │ │ │ │ vabd.s d30, d30, d26 │ │ │ │ - svclt 0x0000f929 │ │ │ │ + svclt 0x0000f8e9 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ - mlaseq r2, r8, r1, sl │ │ │ │ + eorseq sl, r2, r8, lsl r1 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfeb8edb8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ blmi 0xc3bb20 │ │ │ │ ldmdavs fp, {r0, r3, r7, ip, sp, pc} │ │ │ │ @ instruction: 0xf04f9307 │ │ │ │ stmiblt r9, {r8, r9}^ │ │ │ │ @@ -40603,17 +40603,17 @@ │ │ │ │ stc2 10, cr15, [ip], {-0} @ │ │ │ │ @ instruction: 0xf101fa20 │ │ │ │ bl 0xfe904968 │ │ │ │ blx 0x388a8 │ │ │ │ b 0x1373cac │ │ │ │ @ instruction: 0xf04f0c01 │ │ │ │ strb r0, [r9, r2, lsl #28] │ │ │ │ - @ instruction: 0xf8bcf27e │ │ │ │ + @ instruction: 0xf87cf27e │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ - mlaseq r2, r8, r1, sl │ │ │ │ + eorseq sl, r2, r8, lsl r1 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfeb8ee90 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ blmi 0xc3bbf8 │ │ │ │ ldmdavs fp, {r0, r3, r7, ip, sp, pc} │ │ │ │ @ instruction: 0xf04f9307 │ │ │ │ stmiblt r9, {r8, r9}^ │ │ │ │ @@ -40657,31 +40657,31 @@ │ │ │ │ stc2 10, cr15, [ip], {-0} @ │ │ │ │ @ instruction: 0xf101fa20 │ │ │ │ bl 0xfe904a40 │ │ │ │ blx 0x38980 │ │ │ │ b 0x1373d84 │ │ │ │ @ instruction: 0xf04f0c01 │ │ │ │ strb r0, [r9, r2, lsl #28] │ │ │ │ - @ instruction: 0xf850f27e │ │ │ │ + @ instruction: 0xf810f27e │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ - mlaseq r2, r8, r1, sl │ │ │ │ + eorseq sl, r2, r8, lsl r1 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfeb8ef68 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ blmi 0xbfbcf0 │ │ │ │ @ instruction: 0xf8b2b087 │ │ │ │ strmi ip, [r6], r0 │ │ │ │ movwls r6, #22555 @ 0x581b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ @ instruction: 0xf01c460b │ │ │ │ andsle r0, r5, r0, lsl pc │ │ │ │ mulgt r2, r2, r8 │ │ │ │ svceq 0x0000f1bc │ │ │ │ vorn d13, d14, d0 │ │ │ │ - blmi 0x9b7384 │ │ │ │ + blmi 0x9b7294 │ │ │ │ blls 0x191e04 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, SPSR_irq │ │ │ │ andcs fp, r0, #7 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ stclt 14, cr0, [r0, #-0] │ │ │ │ @@ -40710,17 +40710,17 @@ │ │ │ │ stmdals r2, {r0, r1, r8, r9, fp, ip, pc} │ │ │ │ tstpl r2, r1, lsl #20 │ │ │ │ tstpeq r3, #201326595 @ p-variant is OBSOLETE @ 0xc000003 │ │ │ │ @ instruction: 0xe7bc4319 │ │ │ │ stc2 10, cr15, [lr], {190} @ 0xbe @ │ │ │ │ stceq 1, cr15, [r0], #-48 @ 0xffffffd0 │ │ │ │ vaba.s q15, , q1 │ │ │ │ - svclt 0x0000ffe7 │ │ │ │ + svclt 0x0000ffa7 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ - mlaseq r2, r8, r1, sl │ │ │ │ + eorseq sl, r2, r8, lsl r1 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfeb8f03c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ blmi 0x97bda4 │ │ │ │ ldmdavs fp, {r0, r3, r7, ip, sp, pc} │ │ │ │ @ instruction: 0xf04f9307 │ │ │ │ stmdahi fp, {r8, r9} │ │ │ │ @@ -40753,17 +40753,17 @@ │ │ │ │ @ instruction: 0xffdcf7dc │ │ │ │ tstcs r0, r3, lsl #20 │ │ │ │ mvnsvc pc, r7, asr #13 │ │ │ │ stmdals r4, {r0, r2, r8, r9, fp, ip, pc} │ │ │ │ tstpl r2, r1, lsl #20 │ │ │ │ tstpeq r3, #201326595 @ p-variant is OBSOLETE @ 0xc000003 │ │ │ │ bfi r4, r9, #6, #4 │ │ │ │ - @ instruction: 0xff90f27d │ │ │ │ + @ instruction: 0xff50f27d │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ - mlaseq r2, r8, r1, sl │ │ │ │ + eorseq sl, r2, r8, lsl r1 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfeb8f0e8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ blmi 0x97be50 │ │ │ │ ldmdavs fp, {r0, r3, r7, ip, sp, pc} │ │ │ │ @ instruction: 0xf04f9307 │ │ │ │ stmdahi fp, {r8, r9} │ │ │ │ @@ -40796,17 +40796,17 @@ │ │ │ │ @ instruction: 0xff86f7dc │ │ │ │ tstcs r0, r3, lsl #20 │ │ │ │ mvnsvc pc, r7, asr #13 │ │ │ │ stmdals r4, {r0, r2, r8, r9, fp, ip, pc} │ │ │ │ tstpl r2, r1, lsl #20 │ │ │ │ tstpeq r3, #201326595 @ p-variant is OBSOLETE @ 0xc000003 │ │ │ │ bfi r4, r9, #6, #4 │ │ │ │ - @ instruction: 0xff3af27d │ │ │ │ + mrc2 2, 7, pc, cr10, cr13, {3} │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ - mlaseq r2, r8, r1, sl │ │ │ │ + eorseq sl, r2, r8, lsl r1 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb8f194 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r6, r0, ror #31 │ │ │ │ stmdbmi lr!, {r2, r3, r7, r9, sl, lr} │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ tstls r5, r9, lsl #16 │ │ │ │ @@ -40849,17 +40849,17 @@ │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ mcr2 10, 4, pc, cr0, cr0, {5} @ │ │ │ │ msreq CPSR_, #-2147483645 @ 0x80000003 │ │ │ │ vaba.s d30, d29, d25 │ │ │ │ - svclt 0x0000fed1 │ │ │ │ + svclt 0x0000fe91 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ - eorseq sl, r2, r8, asr #2 │ │ │ │ + eorseq sl, r2, r8, asr #1 │ │ │ │ @ instruction: 0x460a4613 │ │ │ │ @ instruction: 0xf7ff2100 │ │ │ │ svclt 0x0000bf91 │ │ │ │ @ instruction: 0x460a4613 │ │ │ │ @ instruction: 0xf7ff2100 │ │ │ │ svclt 0x0000bf8b │ │ │ │ @ instruction: 0x460a4613 │ │ │ │ @@ -40903,17 +40903,17 @@ │ │ │ │ tstcs r0, r7 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ blx 0xfec67524 │ │ │ │ @ instruction: 0xf10efe80 │ │ │ │ strb r0, [r6, r0, lsr #28] │ │ │ │ - mcr2 2, 3, pc, cr4, cr13, {3} @ │ │ │ │ + mcr2 2, 1, pc, cr4, cr13, {3} @ │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ - eorseq sl, r2, r8, asr #2 │ │ │ │ + eorseq sl, r2, r8, asr #1 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfeb8f340 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r7, r0, ror #31 │ │ │ │ movwcs r4, #2589 @ 0xa1d │ │ │ │ movwls r4, #1668 @ 0x684 │ │ │ │ andls r6, r5, #1179648 @ 0x120000 │ │ │ │ @@ -40939,17 +40939,17 @@ │ │ │ │ subsmi r9, sl, r5, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r7, r8, lsl #2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ stclt 14, cr0, [r0, #-0] │ │ │ │ - mrc2 2, 0, pc, cr12, cr13, {3} │ │ │ │ + ldc2l 2, cr15, [ip, #500] @ 0x1f4 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ - eorseq sl, r2, r8, asr #2 │ │ │ │ + eorseq sl, r2, r8, asr #1 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfeb8f3d0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r7, r0, ror #31 │ │ │ │ movwcs r4, #2589 @ 0xa1d │ │ │ │ movwls r4, #1668 @ 0x684 │ │ │ │ andls r6, r5, #1179648 @ 0x120000 │ │ │ │ @@ -40975,17 +40975,17 @@ │ │ │ │ subsmi r9, sl, r5, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r7, r8, lsl #2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ stclt 14, cr0, [r0, #-0] │ │ │ │ - ldc2l 2, cr15, [r4, #500] @ 0x1f4 │ │ │ │ + ldc2 2, cr15, [r4, #500] @ 0x1f4 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ - eorseq sl, r2, r8, asr #2 │ │ │ │ + eorseq sl, r2, r8, asr #1 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfeb8f460 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r7, r0, ror #31 │ │ │ │ movwcs r4, #2589 @ 0xa1d │ │ │ │ movwls r4, #1668 @ 0x684 │ │ │ │ andls r6, r5, #1179648 @ 0x120000 │ │ │ │ @@ -41011,17 +41011,17 @@ │ │ │ │ subsmi r9, sl, r5, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r7, r8, lsl #2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ stclt 14, cr0, [r0, #-0] │ │ │ │ - stc2 2, cr15, [ip, #500] @ 0x1f4 │ │ │ │ + stc2l 2, cr15, [ip, #-500] @ 0xfffffe0c │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ - eorseq sl, r2, r8, asr #2 │ │ │ │ + eorseq sl, r2, r8, asr #1 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfeb8f4f0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [fp], r0 @ │ │ │ │ @ instruction: 0xc094f8df │ │ │ │ @ instruction: 0xf8dc2100 │ │ │ │ @ instruction: 0xf8cdc000 │ │ │ │ @@ -41055,15 +41055,15 @@ │ │ │ │ tstcs r0, fp │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ blx 0xfece7784 │ │ │ │ smlawbcc r0, r2, r1, pc @ │ │ │ │ vabd.s q15, , │ │ │ │ - svclt 0x0000fd35 │ │ │ │ + svclt 0x0000fcf5 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ vst4.32 {d27-d30}, [pc], r2 │ │ │ │ push {r7, sl, fp, ip, lr} │ │ │ │ bl 0xfeb88b60 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, sl, r0, asr #31 │ │ │ │ stmib sp, {r0, r4, r9, sl, lr}^ │ │ │ │ @@ -41143,15 +41143,15 @@ │ │ │ │ @ instruction: 0xf1c34322 │ │ │ │ blx 0x879558 │ │ │ │ msrmi CPSR_x, #4, 8 @ 0x4000000 │ │ │ │ @ instruction: 0xf1c34099 │ │ │ │ @ instruction: 0xe78f037f │ │ │ │ @ instruction: 0xf381fab1 │ │ │ │ ldr r3, [r3, r0, lsr #6]! │ │ │ │ - stc2 2, cr15, [r4], {125} @ 0x7d │ │ │ │ + mcrr2 2, 7, pc, r4, cr13 @ │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ @ instruction: 0xf7e92300 │ │ │ │ svclt 0x0000bd45 │ │ │ │ @ instruction: 0xf7e92302 │ │ │ │ svclt 0x0000bd41 │ │ │ │ @ instruction: 0xf7e92306 │ │ │ │ svclt 0x0000bd3d │ │ │ │ @@ -41347,17 +41347,17 @@ │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ ldrtmi sp, [r0], -sl, lsl #2 │ │ │ │ pop {r3, r4, ip, sp, pc} │ │ │ │ strdlt r4, [r2], -r0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ - blx 0xffb75214 │ │ │ │ + blx 0xfeb75214 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ - mlaseq r2, r8, r0, sl │ │ │ │ + eorseq sl, r2, r8, lsl r0 │ │ │ │ vst4.32 {d27-d30}, [pc], r2 │ │ │ │ push {r7, sl, fp, ip, lr} │ │ │ │ bl 0xfeb88ff4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addslt r0, r8, r8, lsl #31 │ │ │ │ @ instruction: 0xf10d4606 │ │ │ │ svcge 0x00220c08 │ │ │ │ @@ -41408,17 +41408,17 @@ │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ ldrtmi sp, [r0], -sl, lsl #2 │ │ │ │ pop {r3, r4, ip, sp, pc} │ │ │ │ strdlt r4, [r2], -r0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ - blx 0x1cf5308 │ │ │ │ + blx 0xcf5308 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ - mlaseq r2, r8, r0, sl │ │ │ │ + eorseq sl, r2, r8, lsl r0 │ │ │ │ vst4.32 {d27-d30}, [pc], r2 │ │ │ │ push {r7, sl, fp, ip, lr} │ │ │ │ bl 0xfeb890e8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addslt r0, r8, r8, lsl #31 │ │ │ │ @ instruction: 0xf10d4606 │ │ │ │ svcge 0x00220c08 │ │ │ │ @@ -41469,17 +41469,17 @@ │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ ldrtmi sp, [r0], -sl, lsl #2 │ │ │ │ pop {r3, r4, ip, sp, pc} │ │ │ │ strdlt r4, [r2], -r0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ - @ instruction: 0xf9f8f27d │ │ │ │ + @ instruction: 0xf9b8f27d │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ - mlaseq r2, r8, r0, sl │ │ │ │ + eorseq sl, r2, r8, lsl r0 │ │ │ │ vst4.32 {d27-d30}, [pc], r2 │ │ │ │ push {r7, sl, fp, ip, lr} │ │ │ │ bl 0xfeb891dc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addslt r0, r8, r8, lsl #31 │ │ │ │ @ instruction: 0xf10d4606 │ │ │ │ svcge 0x00220c08 │ │ │ │ @@ -41530,17 +41530,17 @@ │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ ldrtmi sp, [r0], -sl, lsl #2 │ │ │ │ pop {r3, r4, ip, sp, pc} │ │ │ │ strdlt r4, [r2], -r0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ - @ instruction: 0xf97ef27d │ │ │ │ + @ instruction: 0xf93ef27d │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ - mlaseq r2, r8, r0, sl │ │ │ │ + eorseq sl, r2, r8, lsl r0 │ │ │ │ vst4.32 {d27-d30}, [pc], r2 │ │ │ │ push {r7, sl, fp, ip, lr} │ │ │ │ bl 0xfeb892d0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addslt r0, r8, r8, lsl #31 │ │ │ │ @ instruction: 0xf10d4606 │ │ │ │ svcge 0x00220c08 │ │ │ │ @@ -41591,17 +41591,17 @@ │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ ldrtmi sp, [r0], -sl, lsl #2 │ │ │ │ pop {r3, r4, ip, sp, pc} │ │ │ │ strdlt r4, [r2], -r0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ - @ instruction: 0xf904f27d │ │ │ │ + @ instruction: 0xf8c4f27d │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ - mlaseq r2, r8, r0, sl │ │ │ │ + eorseq sl, r2, r8, lsl r0 │ │ │ │ vst4.32 {d27-d30}, [pc], r2 │ │ │ │ push {r7, sl, fp, ip, lr} │ │ │ │ bl 0xfeb893c4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addslt r0, r8, r8, lsl #31 │ │ │ │ @ instruction: 0xf10d4606 │ │ │ │ svcge 0x00220c08 │ │ │ │ @@ -41652,17 +41652,17 @@ │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ ldrtmi sp, [r0], -sl, lsl #2 │ │ │ │ pop {r3, r4, ip, sp, pc} │ │ │ │ strdlt r4, [r2], -r0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ - @ instruction: 0xf88af27d │ │ │ │ + @ instruction: 0xf84af27d │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ - mlaseq r2, r8, r0, sl │ │ │ │ + eorseq sl, r2, r8, lsl r0 │ │ │ │ vst4.32 {d27-d30}, [pc], r2 │ │ │ │ push {r7, sl, fp, ip, lr} │ │ │ │ bl 0xfeb894b8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addslt r0, r8, r8, lsl #31 │ │ │ │ @ instruction: 0xf10d4606 │ │ │ │ svcge 0x00220c08 │ │ │ │ @@ -41713,17 +41713,17 @@ │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ ldrtmi sp, [r0], -sl, lsl #2 │ │ │ │ pop {r3, r4, ip, sp, pc} │ │ │ │ strdlt r4, [r2], -r0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ - @ instruction: 0xf810f27d │ │ │ │ + @ instruction: 0xffd0f27c │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ - mlaseq r2, r8, r0, sl │ │ │ │ + eorseq sl, r2, r8, lsl r0 │ │ │ │ vst4.32 {d27-d30}, [pc], r2 │ │ │ │ push {r7, sl, fp, ip, lr} │ │ │ │ bl 0xfeb895ac │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addslt r0, r8, r8, lsl #31 │ │ │ │ @ instruction: 0xf10d4606 │ │ │ │ svcge 0x00220c08 │ │ │ │ @@ -41774,17 +41774,17 @@ │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ ldrtmi sp, [r0], -sl, lsl #2 │ │ │ │ pop {r3, r4, ip, sp, pc} │ │ │ │ strdlt r4, [r2], -r0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ - @ instruction: 0xff96f27c │ │ │ │ + @ instruction: 0xff56f27c │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ - mlaseq r2, r8, r0, sl │ │ │ │ + eorseq sl, r2, r8, lsl r0 │ │ │ │ @ instruction: 0xf7e12300 │ │ │ │ svclt 0x0000be7d │ │ │ │ @ instruction: 0xf7e12301 │ │ │ │ svclt 0x0000be79 │ │ │ │ svcmi 0x00fff010 │ │ │ │ @ instruction: 0xf030d105 │ │ │ │ andle r4, r2, r0, lsl #6 │ │ │ │ @@ -42017,24 +42017,24 @@ │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0x4629bd70 │ │ │ │ @ instruction: 0xf7e8a802 │ │ │ │ @ instruction: 0xf89dfb4f │ │ │ │ ldrb r4, [r7, r9] │ │ │ │ - ldc2 2, cr15, [r0, #496]! @ 0x1f0 │ │ │ │ + ldc2l 2, cr15, [r0, #-496]! @ 0xfffffe10 │ │ │ │ @ instruction: 0xf6482000 │ │ │ │ - vsra.s64 q10, q6, #64 │ │ │ │ + vorr.i32 q10, #12 @ 0x0000000c │ │ │ │ blmi 0x179758 │ │ │ │ vhadd.s8 d25, d0, d0 │ │ │ │ vqsub.s16 d6, d16, d4 │ │ │ │ - svclt 0x0000f96b │ │ │ │ + svclt 0x0000f92f │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ - eorseq sl, r2, r0, lsr #2 │ │ │ │ - eorseq sl, r2, r8, lsl #6 │ │ │ │ + eorseq sl, r2, r0, lsr #1 │ │ │ │ + eorseq sl, r2, r8, lsl #5 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb904c4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r8], r0 @ │ │ │ │ bmi 0xd8ab24 │ │ │ │ svceq 0x00c42300 │ │ │ │ ldmdavs r2, {r1, r2, r3, r9, sl, lr} │ │ │ │ @@ -42079,23 +42079,23 @@ │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ stmdage r2, {r0, r3, r5, r9, sl, lr} │ │ │ │ blx 0xff577324 │ │ │ │ mulmi r9, sp, r8 │ │ │ │ vaba.s q15, q14, q4 │ │ │ │ - andcs pc, r0, r5, lsr sp @ │ │ │ │ - bicsmi pc, ip, r8, asr #12 │ │ │ │ + strdcs pc, [r0], -r5 │ │ │ │ + cmppmi ip, r8, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ andls r4, r0, r4, lsl #22 │ │ │ │ addsvs pc, r4, #64, 4 │ │ │ │ - @ instruction: 0xf8f0f210 │ │ │ │ + @ instruction: 0xf8b4f210 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ - eorseq sl, r2, r0, ror r1 │ │ │ │ - eorseq sl, r2, r8, lsl #6 │ │ │ │ + ldrshteq sl, [r2], -r0 │ │ │ │ + eorseq sl, r2, r8, lsl #5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb905b8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, fp, r8, asr #31 │ │ │ │ ldrmi r4, [r9], -ip, lsl #13 │ │ │ │ bmi 0xe0ac1c │ │ │ │ ldrbvc lr, [ip], #2639 @ 0xa4f │ │ │ │ @@ -42142,24 +42142,24 @@ │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ tstls r3, r4, lsl #16 │ │ │ │ blx 0x15f7420 │ │ │ │ mulsmi r1, sp, r8 │ │ │ │ ldrb r9, [r6, r3, lsl #18] │ │ │ │ - ldc2 2, cr15, [r6], #496 @ 0x1f0 │ │ │ │ + ldc2l 2, cr15, [r6], #-496 @ 0xfffffe10 │ │ │ │ @ instruction: 0xf6482000 │ │ │ │ - vsra.s64 q10, q6, #64 │ │ │ │ + vorr.i32 q10, #12 @ 0x0000000c │ │ │ │ blmi 0x17994c │ │ │ │ vhadd.s8 d25, d0, d0 │ │ │ │ vqsub.s16 d6, d16, d4 │ │ │ │ - svclt 0x0000f871 │ │ │ │ - mlaseq r2, r8, r1, sl │ │ │ │ + svclt 0x0000f835 │ │ │ │ + eorseq sl, r2, r8, lsl r1 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ - eorseq sl, r2, r8, lsl #6 │ │ │ │ + eorseq sl, r2, r8, lsl #5 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb906b8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r8], r0 @ │ │ │ │ bmi 0xdcad18 │ │ │ │ bleq 0xff1420c8 │ │ │ │ ldmdavs r2, {r1, r2, r3, r9, sl, lr} │ │ │ │ @@ -42204,24 +42204,24 @@ │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0x4629bd70 │ │ │ │ @ instruction: 0xf7e8a802 │ │ │ │ @ instruction: 0xf89df9d9 │ │ │ │ ldrb r4, [r7, r9] │ │ │ │ - ldc2 2, cr15, [sl], #-496 @ 0xfffffe10 │ │ │ │ + blx 0xffef5f76 │ │ │ │ @ instruction: 0xf6482000 │ │ │ │ - vsra.s64 q10, q6, #64 │ │ │ │ + vorr.i32 q10, #12 @ 0x0000000c │ │ │ │ blmi 0x179a44 │ │ │ │ vhadd.s8 d25, d0, d0 │ │ │ │ vqsub.s8 d6, d31, d4 │ │ │ │ - svclt 0x0000fff5 │ │ │ │ + svclt 0x0000ffb9 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ - eorseq sl, r2, r8, asr #2 │ │ │ │ - eorseq sl, r2, r8, lsl #6 │ │ │ │ + eorseq sl, r2, r8, asr #1 │ │ │ │ + eorseq sl, r2, r8, lsl #5 │ │ │ │ vst4.32 {d27-d30}, [pc], r2 │ │ │ │ ldrlt r5, [r0, #-3200]! @ 0xfffff380 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ strmi fp, [r5], -fp, lsl #1 │ │ │ │ movwcs lr, #59853 @ 0xe9cd │ │ │ │ movwls r2, #8960 @ 0x2300 │ │ │ │ @@ -42265,23 +42265,23 @@ │ │ │ │ andlt r4, r2, r0, lsr r0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ stmdage r2, {r0, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf8a4f7e6 │ │ │ │ vabd.s q15, q14, │ │ │ │ - andcs pc, r0, r1, asr #23 │ │ │ │ - bicsmi pc, ip, r8, asr #12 │ │ │ │ + andcs pc, r0, r1, lsl #23 │ │ │ │ + cmppmi ip, r8, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ andls r4, r0, r4, lsl #22 │ │ │ │ addsvs pc, r4, #64, 4 │ │ │ │ - @ instruction: 0xff7cf20f │ │ │ │ + @ instruction: 0xff40f20f │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ - mlaseq r2, r8, r0, sl │ │ │ │ - eorseq sl, r2, r8, lsl r3 │ │ │ │ + eorseq sl, r2, r8, lsl r0 │ │ │ │ + mlaseq r2, r8, r2, sl │ │ │ │ vst4.32 {d27-d30}, [pc], r2 │ │ │ │ ldrlt r5, [r0, #-3200]! @ 0xfffff380 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ ldmdbmi r5!, {r0, r1, r3, r7, ip, sp, pc} │ │ │ │ andcs r4, r0, r5, lsl #12 │ │ │ │ movwcs lr, #59853 @ 0xe9cd │ │ │ │ @@ -42325,23 +42325,23 @@ │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ strtmi r4, [r8], -r1, lsr #12 │ │ │ │ @ instruction: 0xf858f7ea │ │ │ │ strtmi lr, [r1], -r8, ror #15 │ │ │ │ @ instruction: 0xf7e6a802 │ │ │ │ @ instruction: 0xf8ddf82d │ │ │ │ ldrb ip, [sl, ip] │ │ │ │ - blx 0x127615a │ │ │ │ + blx 0x27615a │ │ │ │ @ instruction: 0xf6482000 │ │ │ │ - vsra.s64 q10, q6, #64 │ │ │ │ + vorr.i32 q10, #12 @ 0x0000000c │ │ │ │ blmi 0x139c28 │ │ │ │ vhadd.s8 d25, d0, d0 │ │ │ │ vqsub.s8 d6, d31, d4 │ │ │ │ - svclt 0x0000ff03 │ │ │ │ + svclt 0x0000fec7 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ - eorseq sl, r2, r8, lsl r3 │ │ │ │ + mlaseq r2, r8, r2, sl │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb90990 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vqrdmlsh.s q8, q8, d0[6] │ │ │ │ addlt r2, r2, r4, lsl #25 │ │ │ │ @ instruction: 0xf3c00bc2 │ │ │ │ @ instruction: 0xf1bc0309 │ │ │ │ @@ -42354,15 +42354,15 @@ │ │ │ │ @ instruction: 0xf043020f │ │ │ │ @ instruction: 0xf0024c00 │ │ │ │ vsubw.u8 q8, q6, d1 │ │ │ │ @ instruction: 0xf0836045 │ │ │ │ b 0x103cfd4 │ │ │ │ stmdblt fp, {r1, r2, r3, r7, ip} │ │ │ │ mrrceq 10, 4, lr, ip, cr15 │ │ │ │ - orrsmi pc, r0, #76546048 @ 0x4900000 │ │ │ │ + tstpmi r0, #76546048 @ p-variant is OBSOLETE @ 0x4900000 │ │ │ │ teqpeq r2, #192, 4 @ p-variant is OBSOLETE │ │ │ │ movteq lr, #2819 @ 0xb03 │ │ │ │ @ instruction: 0x01bcf8b3 │ │ │ │ blx 0xfe83a7ee │ │ │ │ blx 0xfe872422 │ │ │ │ @ instruction: 0xf1c3e303 │ │ │ │ blx 0xfe90a4fa │ │ │ │ @@ -42495,38 +42495,38 @@ │ │ │ │ tstle r4, r0, lsl #30 │ │ │ │ b 0x1418824 │ │ │ │ ldrmi r7, [lr, #3728] @ 0xe90 │ │ │ │ @ instruction: 0xf1bcd011 │ │ │ │ sbcsle r0, r3, r0, lsl #30 │ │ │ │ bcs 0x58730 │ │ │ │ @ instruction: 0xf648d1c7 │ │ │ │ - vbic.i32 d21, #8 @ 0x00000008 │ │ │ │ + vsra.s64 d20, d24, #64 │ │ │ │ @ instruction: 0xf648012d │ │ │ │ - vmov.i32 , #8 @ 0x00000008 │ │ │ │ + vshr.s64 q10, q4, #64 │ │ │ │ blmi 0x4f9ad0 │ │ │ │ vqsub.s8 q9, , │ │ │ │ - stmdahi fp, {r0, r2, r3, r4, r7, fp, ip, sp, lr, pc} │ │ │ │ + stmdahi fp, {r0, r2, r3, r4, r6, fp, ip, sp, lr, pc} │ │ │ │ movwpl pc, #1091 @ 0x443 @ │ │ │ │ movweq pc, #4163 @ 0x1043 @ │ │ │ │ @ instruction: 0xf1bc800b │ │ │ │ mvnle r0, r0, lsl #30 │ │ │ │ svceq 0x0000f1be │ │ │ │ @ instruction: 0xf020d004 │ │ │ │ @ instruction: 0xf0404080 │ │ │ │ ldr r5, [r3, r0]! │ │ │ │ addmi pc, r0, r0, asr #32 │ │ │ │ @ instruction: 0x2000e7b0 │ │ │ │ - orrsmi pc, r0, #76546048 @ 0x4900000 │ │ │ │ + tstpmi r0, #76546048 @ p-variant is OBSOLETE @ 0x4900000 │ │ │ │ teqpeq r2, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - bicsmi pc, ip, r8, asr #12 │ │ │ │ + cmppmi ip, r8, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ addsvc pc, r7, #1325400064 @ 0x4f000000 │ │ │ │ vhadd.s8 d9, d15, d0 │ │ │ │ - svclt 0x0000fd8f │ │ │ │ - ldrsbteq r9, [r2], -r0 │ │ │ │ + svclt 0x0000fd53 │ │ │ │ + eorseq r9, r2, r0, asr ip │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb90c74 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmdahi fp, {r3, r4, r5, r6, r7, r8, r9, sl, fp} │ │ │ │ ldrle r0, [lr, #-1754] @ 0xfffff926 │ │ │ │ stmiblt r2!, {r1, r3, r7, fp, ip, sp, lr}^ │ │ │ │ ldmiblt r2!, {r1, r3, r6, r7, r9, fp, ip, sp, lr}^ │ │ │ │ @@ -42548,15 +42548,15 @@ │ │ │ │ @ instruction: 0xf010b82b │ │ │ │ ldrshle r4, [sp, #255] @ 0xff │ │ │ │ andmi pc, r0, #48 @ 0x30 │ │ │ │ @ instruction: 0xf043d0df │ │ │ │ @ instruction: 0xf0000320 │ │ │ │ andhi r4, fp, r0 │ │ │ │ @ instruction: 0xf1ebe7d9 │ │ │ │ - mrc 8, 7, APSR_nzcv, cr0, cr5, {7} │ │ │ │ + mrc 8, 7, APSR_nzcv, cr0, cr9, {5} │ │ │ │ ldrb r7, [pc, r0, asr #20] │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb90cf0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldmdahi r3, {r3, r4, r5, r6, r7, r8, r9, sl, fp} │ │ │ │ svceq 0x0010f013 │ │ │ │ @ instruction: 0xf892d026 │ │ │ │ @@ -42588,15 +42588,15 @@ │ │ │ │ @ instruction: 0xf021d1d5 │ │ │ │ b 0x17cd36c │ │ │ │ sbcsle r0, r7, r0, lsl #28 │ │ │ │ cdpmi 0, 0, cr15, cr0, cr1, {0} │ │ │ │ nopeq {67} @ 0x43 │ │ │ │ ldrbtmi r4, [r1], -r0, ror #12 │ │ │ │ bfi r8, r3, #0, #16 │ │ │ │ - stc2 1, cr15, [r4, #-936] @ 0xfffffc58 │ │ │ │ + stc2l 1, cr15, [r8], {234} @ 0xea │ │ │ │ blvc 0x1075648 │ │ │ │ svclt 0x0000e7d5 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b0f8cc │ │ │ │ ldcmi 0, cr11, [r7], {142} @ 0x8e │ │ │ │ @@ -42623,15 +42623,15 @@ │ │ │ │ ldmib sp, {r0, r1, r6, r7, pc}^ │ │ │ │ blls 0x30f41c │ │ │ │ andeq pc, r1, #5 │ │ │ │ @ instruction: 0xf0822a00 │ │ │ │ vsubl.u8 q8, d3, d1 │ │ │ │ b 0x109211c │ │ │ │ @ instruction: 0xf6491182 │ │ │ │ - vrshr.s64 d20, d0, #64 │ │ │ │ + vmov.i32 d20, #0 @ 0x00000000 │ │ │ │ bl 0xba4dc │ │ │ │ stmdbge r4, {r0, r6, r9} │ │ │ │ @ instruction: 0x01bcf8b2 │ │ │ │ subseq lr, r6, #323584 @ 0x4f000 │ │ │ │ sbcvc lr, r3, #270336 @ 0x42000 │ │ │ │ ldrmi fp, [r6], -r8, lsl #30 │ │ │ │ subseq lr, r3, #323584 @ 0x4f000 │ │ │ │ @@ -42646,27 +42646,27 @@ │ │ │ │ blx 0xfe969c5e │ │ │ │ @ instruction: 0xf1c0c000 │ │ │ │ blx 0xfe849d5a │ │ │ │ stmdane r4, {r2, fp} │ │ │ │ bl 0x1263c78 │ │ │ │ strls r0, [r0], #-2056 @ 0xfffff7f8 │ │ │ │ andhi pc, r4, sp, asr #17 │ │ │ │ - blx 0xff6f60fa │ │ │ │ + blx 0xfe7f60fa │ │ │ │ ldmib sp, {r1, r8, fp, sp, pc}^ │ │ │ │ stmdage r6, {r2, r8, r9, sp} │ │ │ │ stmdami r0, {r0, r2, r3, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ - blx 0xff4f610a │ │ │ │ + blx 0xfe5f610a │ │ │ │ @ instruction: 0xf04f9b02 │ │ │ │ stmdbge r4, {r6, r9, lr} │ │ │ │ movwls r4, #603 @ 0x25b │ │ │ │ stmdage r6, {r0, r1, r8, r9, fp, ip, pc} │ │ │ │ movweq lr, #15202 @ 0x3b62 │ │ │ │ ldmib sp, {r0, r8, r9, ip, pc}^ │ │ │ │ @ instruction: 0xf1232304 │ │ │ │ - blls 0x178ba8 │ │ │ │ + blls 0x178ab8 │ │ │ │ blcc 0xe00b4 │ │ │ │ mvnscc pc, r1, asr #2 │ │ │ │ b 0x10fc614 │ │ │ │ beq 0x128ebb0 │ │ │ │ @ instruction: 0xf1411c5a │ │ │ │ blx 0xbccb6 │ │ │ │ blx 0xfe8f5cbe │ │ │ │ @@ -42735,31 +42735,31 @@ │ │ │ │ stmdage r8, {r0, r3, r4, r5, r9, sl, lr} │ │ │ │ ldc2 7, cr15, [sl, #924]! @ 0x39c │ │ │ │ stccs 7, cr14, [r0], {178} @ 0xb2 │ │ │ │ ldmdahi fp!, {r2, r3, r4, r6, r7, r8, ip, lr, pc} │ │ │ │ orrmi pc, r0, #1124073472 @ 0x43000000 │ │ │ │ @ instruction: 0xe714803b │ │ │ │ @ instruction: 0xf6482000 │ │ │ │ - vsra.s64 q10, q6, #64 │ │ │ │ + vorr.i32 q10, #12 @ 0x0000000c │ │ │ │ blmi 0x37a288 │ │ │ │ subsvc pc, lr, #1325400064 @ 0x4f000000 │ │ │ │ vhadd.s8 d9, d15, d0 │ │ │ │ - vpadd.i , q14, │ │ │ │ - @ instruction: 0xf648f80b │ │ │ │ - vbic.i32 d21, #8 @ 0x00000008 │ │ │ │ + vpadd.i d31, d27, d7 │ │ │ │ + @ instruction: 0xf648ffcb │ │ │ │ + vsra.s64 d20, d24, #64 │ │ │ │ @ instruction: 0xf648012d │ │ │ │ - vmov.i32 , #8 @ 0x00000008 │ │ │ │ + vshr.s64 q10, q4, #64 │ │ │ │ blmi 0x1b9ea8 │ │ │ │ vqsub.s8 q9, q3, │ │ │ │ - svclt 0x0000feb1 │ │ │ │ + svclt 0x0000fe71 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ - mlaseq r2, r8, r1, sl │ │ │ │ - eorseq sl, r2, r0, ror r1 │ │ │ │ - eorseq sl, r2, r8, lsr #6 │ │ │ │ - ldrsbteq r9, [r2], -r0 │ │ │ │ + eorseq sl, r2, r8, lsl r1 │ │ │ │ + ldrshteq sl, [r2], -r0 │ │ │ │ + eorseq sl, r2, r8, lsr #5 │ │ │ │ + eorseq r9, r2, r0, asr ip │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb91018 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf0000fe8 │ │ │ │ bleq 0xff0bac20 │ │ │ │ vaddl.u8 , d16, d2 │ │ │ │ stmdacs r0, {r0, r1, r2, r6, r7, ip} │ │ │ │ @@ -42771,15 +42771,15 @@ │ │ │ │ @ instruction: 0xf043027f │ │ │ │ @ instruction: 0xf0024c00 │ │ │ │ vsubw.u8 q8, q6, d1 │ │ │ │ @ instruction: 0xf0836045 │ │ │ │ b 0x103d658 │ │ │ │ stmdblt fp, {r1, r2, r3, r7, ip} │ │ │ │ mrrceq 10, 4, lr, ip, cr15 │ │ │ │ - orrsmi pc, r0, #76546048 @ 0x4900000 │ │ │ │ + tstpmi r0, #76546048 @ p-variant is OBSOLETE @ 0x4900000 │ │ │ │ teqpeq r2, #192, 4 @ p-variant is OBSOLETE │ │ │ │ movteq lr, #2819 @ 0xb03 │ │ │ │ @ instruction: 0x01bcf8b3 │ │ │ │ blx 0xfe83ae72 │ │ │ │ blx 0xfe872aa6 │ │ │ │ @ instruction: 0xf1c3e303 │ │ │ │ blx 0xfe90ab7e │ │ │ │ @@ -42913,38 +42913,38 @@ │ │ │ │ svceq 0x0000f1be │ │ │ │ blvc 0xfe32e490 │ │ │ │ vfnmavc.f32 s28, s0, s30 │ │ │ │ mulsle r1, lr, r5 │ │ │ │ svceq 0x0000f1bc │ │ │ │ blvc 0x12ee394 │ │ │ │ @ instruction: 0xd1b52a00 │ │ │ │ - teqppl r8, r8, asr #12 @ p-variant is OBSOLETE │ │ │ │ + @ instruction: 0x41b8f648 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - subspl pc, r8, r8, asr #12 │ │ │ │ + sbcsmi pc, r8, r8, asr #12 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ rsbscs r4, pc, #18432 @ 0x4800 │ │ │ │ - ldc2l 2, cr15, [r8, #-280] @ 0xfffffee8 │ │ │ │ + ldc2 2, cr15, [r8, #-280] @ 0xfffffee8 │ │ │ │ vst2.8 {d24-d25}, [r3], fp │ │ │ │ @ instruction: 0xf0435300 │ │ │ │ andhi r0, fp, r1, lsl #6 │ │ │ │ svceq 0x0000f1bc │ │ │ │ @ instruction: 0xf1bed1e7 │ │ │ │ andle r0, r4, r0, lsl #30 │ │ │ │ addmi pc, r0, r0, lsr #32 │ │ │ │ andpl pc, r0, r0, asr #32 │ │ │ │ @ instruction: 0xf040e7a1 │ │ │ │ ldr r4, [lr, r0, lsl #1] │ │ │ │ @ instruction: 0xf6492000 │ │ │ │ - vrsra.s64 d20, d0, #64 │ │ │ │ + vorr.i32 d20, #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf6480332 │ │ │ │ - vsra.s64 q10, q6, #64 │ │ │ │ + vorr.i32 q10, #12 @ 0x0000000c │ │ │ │ vst4.8 {d16,d18,d20,d22}, [pc :128]! │ │ │ │ mulls r0, r7, r2 │ │ │ │ - blx 0x12f692c │ │ │ │ - ldrsbteq r9, [r2], -r0 │ │ │ │ + blx 0x3f692c │ │ │ │ + eorseq r9, r2, r0, asr ip │ │ │ │ vst4.32 {d27-d30}, [pc], r2 │ │ │ │ push {r7, sl, fp, ip, lr} │ │ │ │ vstr FPSCR_nzcvqc, [sp, #-448]! @ 0xfffffe40 │ │ │ │ bl 0xfeb9cd0c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ adclt r0, r9, r0, lsr pc │ │ │ │ teqcs r4, #3358720 @ 0x334000 │ │ │ │ @@ -42991,60 +42991,60 @@ │ │ │ │ blls 0xe8720 │ │ │ │ b 0x10fc324 │ │ │ │ movwls r7, #9163 @ 0x23cb │ │ │ │ stmdaeq r4!, {r0, r1, r5, r6, r7, r8, r9, sl}^ │ │ │ │ strbvc lr, [r5], #2628 @ 0xa44 │ │ │ │ bleq 0x1734ad4 │ │ │ │ @ instruction: 0xf649086d │ │ │ │ - vrsra.s64 d20, d0, #64 │ │ │ │ + vorr.i32 d20, #0 @ 0x00000000 │ │ │ │ bl 0xfae9c │ │ │ │ stmdbge ip, {r1, r6, r8, r9} │ │ │ │ ldc 6, cr4, [pc, #136] @ 0x3a264 │ │ │ │ @ instruction: 0xf8b38b9e │ │ │ │ @ instruction: 0x462b61bc │ │ │ │ blx 0xfe9bb2c2 │ │ │ │ blx 0xfe9ea202 │ │ │ │ @ instruction: 0xf1c0c000 │ │ │ │ blx 0xfe84a2f6 │ │ │ │ stmdane r0, {r1, r2, r9, sl} │ │ │ │ cmnmi r6, r0 │ │ │ │ strls r9, [r1], -sl │ │ │ │ @ instruction: 0x960ba816 │ │ │ │ - @ instruction: 0xf90cf123 │ │ │ │ + @ instruction: 0xf8d0f123 │ │ │ │ movwcs lr, #43485 @ 0xa9dd │ │ │ │ ldmdage r6, {r3, r8, fp, sp, pc} │ │ │ │ movwcs lr, #2509 @ 0x9cd │ │ │ │ movwcs lr, #51677 @ 0xc9dd │ │ │ │ - @ instruction: 0xf902f123 │ │ │ │ + @ instruction: 0xf8c6f123 │ │ │ │ @ instruction: 0xf04f9a08 │ │ │ │ blls 0x28bb24 │ │ │ │ subsmi sl, r2, #163840 @ 0x28000 │ │ │ │ ldmib sp, {r1, r2, r4, fp, sp, pc}^ │ │ │ │ bl 0x19dc658 │ │ │ │ stmib sp, {r0, r1, r8, r9}^ │ │ │ │ @ instruction: 0xf1238900 │ │ │ │ - blls 0x2f8608 │ │ │ │ + blls 0x2f8518 │ │ │ │ stmdbge ip, {r1, r5, r9, sl, lr} │ │ │ │ movwls r1, #2267 @ 0x8db │ │ │ │ ldmdage r6, {r1, r3, r8, r9, ip, pc} │ │ │ │ cmpmi fp, fp, lsl #22 │ │ │ │ movwls r9, #45825 @ 0xb301 │ │ │ │ @ instruction: 0xf123462b │ │ │ │ - stmdbge r8, {r0, r2, r5, r6, r7, fp, ip, sp, lr, pc} │ │ │ │ + stmdbge r8, {r0, r3, r5, r7, fp, ip, sp, lr, pc} │ │ │ │ movwcs lr, #43485 @ 0xa9dd │ │ │ │ stmib sp, {r1, r2, r4, fp, sp, pc}^ │ │ │ │ ldmib sp, {r8, r9, sp}^ │ │ │ │ @ instruction: 0xf123230c │ │ │ │ - bls 0x2785d8 │ │ │ │ + bls 0x2784e8 │ │ │ │ blls 0x2a46a8 │ │ │ │ ldmib sp, {r4, fp, sp, pc}^ │ │ │ │ subsmi r8, r2, #163840 @ 0x28000 │ │ │ │ movweq lr, #15206 @ 0x3b66 │ │ │ │ stmdbhi r0, {r0, r2, r3, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ - @ instruction: 0xf8cef123 │ │ │ │ + @ instruction: 0xf892f123 │ │ │ │ ldmib sp, {r1, r8, r9, sl, fp, ip, pc}^ │ │ │ │ tstcs r0, r0, lsl r0 │ │ │ │ andvs lr, lr, #3620864 @ 0x374000 │ │ │ │ stmdaeq r3, {r0, r1, r4, r8, r9, fp, sp, lr, pc} │ │ │ │ beq 0x74fd8 │ │ │ │ svclt 0x0028465b │ │ │ │ ldmibne r6!, {r0, r8, sp} │ │ │ │ @@ -43059,27 +43059,27 @@ │ │ │ │ vstr d8, [sp, #96] @ 0x60 │ │ │ │ vstr d8, [sp, #104] @ 0x68 │ │ │ │ vstr d8, [sp, #112] @ 0x70 │ │ │ │ vstr d8, [sp, #120] @ 0x78 │ │ │ │ vstr d8, [sp, #128] @ 0x80 │ │ │ │ vstr d8, [sp, #136] @ 0x88 │ │ │ │ @ instruction: 0xf1238b24 │ │ │ │ - strtmi pc, [r2], -r1, lsr #17 │ │ │ │ + strtmi pc, [r2], -r5, ror #16 │ │ │ │ stmib sp, {r0, r1, r3, r5, r9, sl, lr}^ │ │ │ │ stmdbge r2!, {r9, fp, pc} │ │ │ │ @ instruction: 0xf123a824 │ │ │ │ - @ instruction: 0x465bf899 │ │ │ │ + @ instruction: 0x465bf85d │ │ │ │ stmib sp, {r1, r3, r4, r5, r9, sl, lr}^ │ │ │ │ ldmdbge ip, {r9, fp, pc} │ │ │ │ @ instruction: 0xf123a816 │ │ │ │ - @ instruction: 0x4622f891 │ │ │ │ + @ instruction: 0x4622f855 │ │ │ │ stmib sp, {r0, r1, r3, r5, r9, sl, lr}^ │ │ │ │ ldmdbge r8, {r8, fp, sp, lr} │ │ │ │ @ instruction: 0xf123a81a │ │ │ │ - svcls 0x0024f889 │ │ │ │ + svcls 0x0024f84d │ │ │ │ ldrdcc lr, [r0], -sp @ │ │ │ │ ldmib sp, {r8, sp}^ │ │ │ │ ldmibne fp, {r1, r2, r3, r4, r9, sl, ip, lr}^ │ │ │ │ eor lr, r2, #3620864 @ 0x374000 │ │ │ │ stmdaeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ svcls 0x001c9c25 │ │ │ │ @ instruction: 0xf04f4160 │ │ │ │ @@ -43120,27 +43120,27 @@ │ │ │ │ stmdage r0!, {r8, sl, lr} │ │ │ │ blhi 0x6759f0 │ │ │ │ blhi 0x7759f4 │ │ │ │ blhi 0x7f59f8 │ │ │ │ blhi 0x8759fc │ │ │ │ blhi 0x8f5a00 │ │ │ │ blhi 0x975a04 │ │ │ │ - @ instruction: 0xf826f123 │ │ │ │ + @ instruction: 0xffeaf122 │ │ │ │ @ instruction: 0x465b4652 │ │ │ │ stmdbhi r0, {r0, r2, r3, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ stmdage r4!, {r1, r5, r8, fp, sp, pc} │ │ │ │ - @ instruction: 0xf81ef123 │ │ │ │ + @ instruction: 0xffe2f122 │ │ │ │ @ instruction: 0x4633463a │ │ │ │ stmdbhi r0, {r0, r2, r3, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ ldmdage r6, {r2, r3, r4, r8, fp, sp, pc} │ │ │ │ - @ instruction: 0xf816f123 │ │ │ │ + @ instruction: 0xffdaf122 │ │ │ │ @ instruction: 0x465b4652 │ │ │ │ strmi lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ ldmdage sl, {r3, r4, r8, fp, sp, pc} │ │ │ │ - @ instruction: 0xf80ef123 │ │ │ │ + @ instruction: 0xffd2f122 │ │ │ │ @ instruction: 0x9c249a20 │ │ │ │ ldmib sp, {r8, sl, sp}^ │ │ │ │ bl 0x4ba898 │ │ │ │ ldmib sp, {r2, sl, fp}^ │ │ │ │ @ instruction: 0xf04f631e │ │ │ │ bls 0x87c41c │ │ │ │ stmib sp, {r0, r2, r5, sl, fp, ip, pc}^ │ │ │ │ @@ -43191,29 +43191,29 @@ │ │ │ │ @ instruction: 0xf165a91e │ │ │ │ stmdage r0!, {r8, sl} │ │ │ │ stmdaeq r3, {r3, r4, r5, r7, r8, r9, fp, sp, lr, pc} │ │ │ │ @ instruction: 0xf1654623 │ │ │ │ stc 5, cr0, [sp] │ │ │ │ vstr d8, [sp, #104] @ 0x68 │ │ │ │ @ instruction: 0xf1228b1c │ │ │ │ - svcls 0x0007ff97 │ │ │ │ + svcls 0x0007ff5b │ │ │ │ blls 0x14be00 │ │ │ │ stmdage r4!, {r1, r5, r8, fp, sp, pc} │ │ │ │ strls r9, [r1, -r0, lsl #6] │ │ │ │ @ instruction: 0xf122462b │ │ │ │ - blls 0x17a33c │ │ │ │ + blls 0x17a24c │ │ │ │ stmib sp, {r1, r4, r5, r9, sl, lr}^ │ │ │ │ ldmdbge ip, {r8, r9, sl, ip, sp} │ │ │ │ ldmdage r6, {r0, r1, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf1222400 │ │ │ │ - strbmi pc, [r2], -r3, lsl #31 @ │ │ │ │ + strbmi pc, [r2], -r7, asr #30 @ │ │ │ │ stmib sp, {r0, r1, r3, r5, r9, sl, lr}^ │ │ │ │ ldmdbge r8, {r8, r9, fp, sp, pc} │ │ │ │ @ instruction: 0xf122a81a │ │ │ │ - mcrls 15, 1, pc, cr4, cr11, {3} @ │ │ │ │ + mcrls 15, 1, pc, cr4, cr15, {1} @ │ │ │ │ @ instruction: 0xf04f9820 │ │ │ │ ldmib sp, {r9, sl, fp}^ │ │ │ │ stmibne r0, {r1, r5, r8, ip, lr} │ │ │ │ ldrbtmi r9, [r1], r5, lsr #30 │ │ │ │ @ instruction: 0xf04f9e21 │ │ │ │ bls 0x7bc544 │ │ │ │ @ instruction: 0x0c07eb56 │ │ │ │ @@ -43252,15 +43252,15 @@ │ │ │ │ b 0x11c1180 │ │ │ │ b 0x140c0e0 │ │ │ │ @ instruction: 0x46323454 │ │ │ │ strbmi lr, [r5], #2628 @ 0xa44 │ │ │ │ strtmi r9, [r3], -r0, lsl #12 │ │ │ │ @ instruction: 0xf1689401 │ │ │ │ @ instruction: 0xf1220800 │ │ │ │ - ldmib sp, {r0, r2, r3, r4, r8, r9, sl, fp, ip, sp, lr, pc}^ │ │ │ │ + ldmib sp, {r0, r5, r6, r7, r9, sl, fp, ip, sp, lr, pc}^ │ │ │ │ bleq 0x1b7ee3c │ │ │ │ @ instruction: 0xc012e9dd │ │ │ │ strbmi lr, [r8, #2629] @ 0xa45 │ │ │ │ b 0x14031f8 │ │ │ │ submi r3, r9, #88, 16 @ 0x580000 │ │ │ │ andeq lr, r2, #117760 @ 0x1cc00 │ │ │ │ movwcs fp, #7992 @ 0x1f38 │ │ │ │ @@ -43498,39 +43498,39 @@ │ │ │ │ cmple r5, r0, lsl fp │ │ │ │ vst2.8 {d24-d25}, [r3 :64], r3 │ │ │ │ @ instruction: 0xf0435300 │ │ │ │ andshi r0, r3, r1, lsl #6 │ │ │ │ suble r2, lr, r0, lsl #16 │ │ │ │ stmdbcs r0, {r0, r4, r6, r8, r9, fp, ip, sp, lr} │ │ │ │ @ instruction: 0xf648d18a │ │ │ │ - vbic.i32 d21, #8 @ 0x00000008 │ │ │ │ + vsra.s64 d20, d24, #64 │ │ │ │ @ instruction: 0xf648012d │ │ │ │ - vmov.i32 , #8 @ 0x00000008 │ │ │ │ + vshr.s64 q10, q4, #64 │ │ │ │ blmi 0xafaa80 │ │ │ │ vqsub.s8 q9, q3, │ │ │ │ - stmdbcs r0, {r0, r2, r6, r7, fp, ip, sp, lr, pc} │ │ │ │ + stmdbcs r0, {r0, r2, r7, fp, ip, sp, lr, pc} │ │ │ │ svcge 0x0072f47f │ │ │ │ strmi r4, [fp], -sl, lsl #12 │ │ │ │ rscsvc pc, pc, #208666624 @ 0xc700000 │ │ │ │ strmi r4, [ip], -r8, lsl #12 │ │ │ │ ldrb r4, [lr], sp, lsl #12 │ │ │ │ @ instruction: 0xf47f2900 │ │ │ │ bls 0x1a678c │ │ │ │ vst2.8 {d24-d25}, [r3 :64], r3 │ │ │ │ andshi r4, r3, r0, lsl #7 │ │ │ │ bllt 0xff4b89f8 │ │ │ │ ldrmi r2, [r3], -r0, lsl #4 │ │ │ │ @ instruction: 0x46144610 │ │ │ │ @ instruction: 0xe6ce4615 │ │ │ │ @ instruction: 0xf6482000 │ │ │ │ - vsra.s64 q10, q6, #64 │ │ │ │ + vorr.i32 q10, #12 @ 0x0000000c │ │ │ │ blmi 0x6baec8 │ │ │ │ subsvc pc, lr, #1325400064 @ 0x4f000000 │ │ │ │ vhadd.s8 d9, d14, d0 │ │ │ │ - @ instruction: 0x4672fdb3 │ │ │ │ + @ instruction: 0x4672fd77 │ │ │ │ @ instruction: 0xf6c74674 │ │ │ │ @ instruction: 0x467572ff │ │ │ │ @ instruction: 0x46704673 │ │ │ │ ssat r2, #22, r4, lsl #2 │ │ │ │ @ instruction: 0xf43f2800 │ │ │ │ blls 0x1a67a0 │ │ │ │ stmdbcs r0, {r0, r3, r4, r6, r8, r9, fp, ip, sp, lr} │ │ │ │ @@ -43545,16 +43545,16 @@ │ │ │ │ blvc 0xfe721674 │ │ │ │ eorsle r2, r6, r0, lsl #22 │ │ │ │ strmi pc, [r0, #37] @ 0x25 │ │ │ │ strpl pc, [r0, #-69] @ 0xffffffbb │ │ │ │ @ instruction: 0x2605e73d │ │ │ │ bllt 0x1fb8a70 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ - ldrsbteq r9, [r2], -r0 │ │ │ │ - eorseq sl, r2, r8, lsr r3 │ │ │ │ + eorseq r9, r2, r0, asr ip │ │ │ │ + ldrhteq sl, [r2], -r8 │ │ │ │ andeq lr, r3, #80, 20 @ 0x50000 │ │ │ │ bls 0xeef28 │ │ │ │ andeq lr, fp, #335872 @ 0x52000 │ │ │ │ blx 0xfef2ec18 │ │ │ │ @ instruction: 0xf1bbf28b │ │ │ │ tstle r3, r0, lsl #30 │ │ │ │ blx 0xfece12a4 │ │ │ │ @@ -43604,29 +43604,29 @@ │ │ │ │ vpmax.u8 d15, d2, d0 │ │ │ │ bne 0xfef1f758 │ │ │ │ ldr r9, [fp, r3, lsl #6]! │ │ │ │ orrsvc pc, r1, #78643200 @ 0x4b00000 │ │ │ │ mvnsvc pc, #217055232 @ 0xcf00000 │ │ │ │ ldrbmi r9, [sp], -r2, lsl #24 │ │ │ │ ldr r9, [r3, r3, lsl #6]! │ │ │ │ - @ instruction: 0xf948f27b │ │ │ │ - ldrtpl pc, [r0], #1608 @ 0x648 @ │ │ │ │ + @ instruction: 0xf908f27b │ │ │ │ + ldrtpl pc, [r0], #-1608 @ 0xfffff9b8 @ │ │ │ │ strteq pc, [sp], #-704 @ 0xfffffd40 │ │ │ │ - teqppl r8, r8, asr #12 @ p-variant is OBSOLETE │ │ │ │ + @ instruction: 0x41b8f648 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ adccs r4, fp, #7168 @ 0x1c00 │ │ │ │ vshl.s8 d9, d0, d14 │ │ │ │ - andcs pc, r0, r1, lsl #26 │ │ │ │ - bicsmi pc, ip, r8, asr #12 │ │ │ │ + andcs pc, r0, r5, asr #25 │ │ │ │ + cmppmi ip, r8, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ @ instruction: 0xf44f4b03 │ │ │ │ mulls r0, r7, r2 │ │ │ │ - ldc2l 2, cr15, [r6], #56 @ 0x38 │ │ │ │ - eorseq r9, r2, r8, lsl #26 │ │ │ │ - eorseq r9, r2, r8, asr sp │ │ │ │ + ldc2 2, cr15, [sl], #56 @ 0x38 │ │ │ │ + eorseq r9, r2, r8, lsl #25 │ │ │ │ + ldrsbteq r9, [r2], -r8 │ │ │ │ vst4.32 {d27-d30}, [pc], r2 │ │ │ │ push {r7, sl, fp, ip, lr} │ │ │ │ vstr FPSCR_nzcvqc, [sp, #-448]! @ 0xfffffe40 │ │ │ │ bl 0xfeb9d7b8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ adclt r0, pc, r8, lsl pc @ │ │ │ │ teqcs sl, #3358720 @ 0x334000 │ │ │ │ @@ -43670,15 +43670,15 @@ │ │ │ │ b 0x10fcd60 │ │ │ │ movwls r7, #13259 @ 0x33cb │ │ │ │ bicvc lr, sl, #323584 @ 0x4f000 │ │ │ │ beq 0x16f559c │ │ │ │ bvc 0xff2b558c │ │ │ │ bleq 0x1735574 │ │ │ │ ldmdbeq r9, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ - orrsmi pc, r0, #76546048 @ 0x4900000 │ │ │ │ + tstpmi r0, #76546048 @ p-variant is OBSOLETE @ 0x4900000 │ │ │ │ teqpeq r2, #192, 4 @ p-variant is OBSOLETE │ │ │ │ movteq lr, #11011 @ 0x2b03 │ │ │ │ ldrbmi sl, [r2], -ip, lsl #18 │ │ │ │ strbmi pc, [r0], -pc, asr #32 @ │ │ │ │ blhi 0xfe976300 │ │ │ │ @ instruction: 0x41bcf8b3 │ │ │ │ strteq r4, [r4], #-1611 @ 0xfffff9b5 │ │ │ │ @@ -43686,45 +43686,45 @@ │ │ │ │ andpl pc, r0, r4, lsr #23 │ │ │ │ submi pc, r0, r0, asr #3 │ │ │ │ streq pc, [r4], #-2976 @ 0xfffff460 │ │ │ │ andls r1, r0, r0, lsl #16 │ │ │ │ andls r4, sl, r4, ror #2 │ │ │ │ ldmdage r6, {r0, sl, ip, pc} │ │ │ │ @ instruction: 0xf122940b │ │ │ │ - ldmib sp, {r0, r3, r4, r5, r7, r8, r9, fp, ip, sp, lr, pc}^ │ │ │ │ + ldmib sp, {r0, r2, r3, r4, r5, r6, r8, r9, fp, ip, sp, lr, pc}^ │ │ │ │ stmdbge r8, {r1, r3, r8, r9, sp} │ │ │ │ stmib sp, {r1, r2, r4, fp, sp, pc}^ │ │ │ │ ldmib sp, {r8, r9, sp}^ │ │ │ │ @ instruction: 0xf122230c │ │ │ │ - bls 0x279b80 │ │ │ │ + bls 0x279a90 │ │ │ │ blls 0x2a50f0 │ │ │ │ subsmi sl, r2, #1441792 @ 0x160000 │ │ │ │ strmi lr, [sl, #-2525] @ 0xfffff623 │ │ │ │ movweq lr, #15206 @ 0x3b66 │ │ │ │ strmi lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ - blx 0xfe8f7166 │ │ │ │ + blx 0x19f7166 │ │ │ │ ldrbmi r9, [r2], -sl, lsl #22 │ │ │ │ ldmne fp, {r2, r3, r8, fp, sp, pc}^ │ │ │ │ movwls r9, #41728 @ 0xa300 │ │ │ │ blls 0x324d44 │ │ │ │ movwls r4, #4443 @ 0x115b │ │ │ │ strbmi r9, [fp], -fp, lsl #6 │ │ │ │ - blx 0xfe577182 │ │ │ │ + blx 0x1677182 │ │ │ │ ldmib sp, {r3, r8, fp, sp, pc}^ │ │ │ │ ldmdage r6, {r1, r3, r8, r9, sp} │ │ │ │ movwcs lr, #2509 @ 0x9cd │ │ │ │ movwcs lr, #51677 @ 0xc9dd │ │ │ │ - blx 0xfe2f7196 │ │ │ │ + blx 0x13f7196 │ │ │ │ stmdbge lr, {r3, r9, fp, ip, pc} │ │ │ │ ldmdage r0, {r0, r3, r8, r9, fp, ip, pc} │ │ │ │ strmi lr, [sl, #-2525] @ 0xfffff623 │ │ │ │ bl 0x19cb664 │ │ │ │ stmib sp, {r0, r1, r8, r9}^ │ │ │ │ @ instruction: 0xf1224500 │ │ │ │ - movwcs pc, #2941 @ 0xb7d @ │ │ │ │ + movwcs pc, #2881 @ 0xb41 @ │ │ │ │ @ instruction: 0x5710e9dd │ │ │ │ ldmib sp, {r1, r2, r3, r4, r8, fp, sp, pc}^ │ │ │ │ stmdbne sp!, {r1, r2, r3, r9, sl, lr}^ │ │ │ │ bls 0x10b334 │ │ │ │ movwcs fp, #7976 @ 0x1f28 │ │ │ │ cmnmi r6, r4, lsr #18 │ │ │ │ @ instruction: 0xf14618e4 │ │ │ │ @@ -43736,27 +43736,27 @@ │ │ │ │ vstr d8, [sp, #96] @ 0x60 │ │ │ │ vstr d8, [sp, #104] @ 0x68 │ │ │ │ vstr d8, [sp, #112] @ 0x70 │ │ │ │ vstr d8, [sp, #120] @ 0x78 │ │ │ │ vstr d8, [sp, #128] @ 0x80 │ │ │ │ vstr d8, [sp, #136] @ 0x88 │ │ │ │ @ instruction: 0xf1228b24 │ │ │ │ - @ instruction: 0x4652fb55 │ │ │ │ + @ instruction: 0x4652fb19 │ │ │ │ stmib sp, {r0, r1, r3, r6, r9, sl, lr}^ │ │ │ │ stmdbge r2!, {r8, r9, sl, ip, lr} │ │ │ │ @ instruction: 0xf122a824 │ │ │ │ - ldrbmi pc, [fp], -sp, asr #22 @ │ │ │ │ + @ instruction: 0x465bfb11 │ │ │ │ strpl lr, [r0, -sp, asr #19] │ │ │ │ bls 0x125200 │ │ │ │ @ instruction: 0xf122a816 │ │ │ │ - ldrbmi pc, [r2], -r5, asr #22 @ │ │ │ │ + ldrbmi pc, [r2], -r9, lsl #22 @ │ │ │ │ stmib sp, {r0, r1, r3, r6, r9, sl, lr}^ │ │ │ │ ldmdbge r8, {r9, sl, lr} │ │ │ │ @ instruction: 0xf122a81a │ │ │ │ - stmdals r4!, {r0, r2, r3, r4, r5, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdals r4!, {r0, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ tstcs r0, r0, lsr #22 │ │ │ │ @ instruction: 0x471ee9dd │ │ │ │ ldmib sp, {r0, r1, r3, r4, fp, ip}^ │ │ │ │ @ instruction: 0xf04f6222 │ │ │ │ vstmdbls r5!, {s0-s-1} │ │ │ │ ldmib sp, {r0, r5, fp, ip, pc}^ │ │ │ │ cmnmi r8, r8, lsl lr │ │ │ │ @@ -43794,28 +43794,28 @@ │ │ │ │ blhi 0x676478 │ │ │ │ blhi 0x6f647c │ │ │ │ blhi 0x776480 │ │ │ │ blhi 0x7f6484 │ │ │ │ blhi 0x876488 │ │ │ │ blhi 0x8f648c │ │ │ │ blhi 0x976490 │ │ │ │ - blx 0xff8772e8 │ │ │ │ + blx 0xfe9772e8 │ │ │ │ @ instruction: 0x9010f8dd │ │ │ │ stmib sp, {r0, r1, r3, r4, r5, r9, sl, lr}^ │ │ │ │ stmdbge r2!, {r8, sl, lr} │ │ │ │ stmdage r4!, {r1, r3, r6, r9, sl, lr} │ │ │ │ - blx 0xff5f72fc │ │ │ │ + blx 0xfe6f72fc │ │ │ │ stmib sp, {r1, r4, r5, r9, sl, lr}^ │ │ │ │ ldmdbge ip, {r8, sl, lr} │ │ │ │ ldmdage r6, {r0, r2, r8, r9, fp, ip, pc} │ │ │ │ - blx 0xff3f730c │ │ │ │ + blx 0xfe4f730c │ │ │ │ ldrtmi r4, [fp], -sl, asr #12 │ │ │ │ blge 0x755c0 │ │ │ │ ldmdage sl, {r3, r4, r8, fp, sp, pc} │ │ │ │ - blx 0xff1f731c │ │ │ │ + blx 0xfe2f731c │ │ │ │ stcls 8, cr10, [r4], #-120 @ 0xffffff88 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ eor lr, r2, #3620864 @ 0x374000 │ │ │ │ beq 0x76fe0 │ │ │ │ stc 8, cr12, [sp, #44] @ 0x2c │ │ │ │ vstr d8, [sp, #136] @ 0x88 │ │ │ │ ldmdbne fp, {r1, r2, r3, r4, r8, r9, fp, pc} │ │ │ │ @@ -43871,28 +43871,28 @@ │ │ │ │ stceq 1, cr15, [r0], {108} @ 0x6c │ │ │ │ bl 0xfec4c8ec │ │ │ │ strtmi r0, [r2], -r2, lsl #20 │ │ │ │ @ instruction: 0xf16ca820 │ │ │ │ @ instruction: 0xed8d0900 │ │ │ │ vstr d8, [sp, #104] @ 0x68 │ │ │ │ @ instruction: 0xf1228b1c │ │ │ │ - vstrls s30, [r5, #-276] @ 0xfffffeec │ │ │ │ + vstrls s30, [r5, #-36] @ 0xffffffdc │ │ │ │ @ instruction: 0x464b4652 │ │ │ │ stmdage r4!, {r1, r5, r8, fp, sp, pc} │ │ │ │ strls r9, [r1, #-1536] @ 0xfffffa00 │ │ │ │ - blx 0xf77430 │ │ │ │ + blx 0x77430 │ │ │ │ ldrbmi r4, [fp], -r2, lsr #12 │ │ │ │ strvs lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ ldmdage r6, {r2, r3, r4, r8, fp, sp, pc} │ │ │ │ - blx 0xd77440 │ │ │ │ + @ instruction: 0xf9f8f122 │ │ │ │ ldrbmi r9, [r2], -r4, lsl #22 │ │ │ │ strcc lr, [r0, -sp, asr #19] │ │ │ │ @ instruction: 0x464ba918 │ │ │ │ @ instruction: 0xf122a81a │ │ │ │ - vmulls.f32 s30, s8, s23 │ │ │ │ + @ instruction: 0x9e24f9ef │ │ │ │ tstcs r0, r0, lsr #20 │ │ │ │ @ instruction: 0x5722e9dd │ │ │ │ ldmib sp, {r1, r4, r7, r8, fp, ip}^ │ │ │ │ @ instruction: 0xf04f431e │ │ │ │ cdpls 12, 2, cr0, cr5, cr0, {0} │ │ │ │ stmdals r1!, {r0, r5, r6, r7, r9, sl, lr} │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @@ -43930,15 +43930,15 @@ │ │ │ │ b 0x11c1c1c │ │ │ │ b 0x140cb7c │ │ │ │ @ instruction: 0x46323454 │ │ │ │ strbmi lr, [r5], #2628 @ 0xa44 │ │ │ │ strtmi r9, [r3], -r0, lsl #12 │ │ │ │ @ instruction: 0xf1679401 │ │ │ │ @ instruction: 0xf1220700 │ │ │ │ - ldmib sp, {r0, r1, r2, r3, r6, r7, r8, fp, ip, sp, lr, pc}^ │ │ │ │ + ldmib sp, {r0, r1, r4, r7, r8, fp, ip, sp, lr, pc}^ │ │ │ │ bleq 0x1b7f8d8 │ │ │ │ strbmi lr, [r7, #2629] @ 0xa45 │ │ │ │ ldmib sp, {r0, r1, r2, r3, r4, r5, r6, r8, r9, fp}^ │ │ │ │ submi lr, r9, #18 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andeq lr, r2, #117760 @ 0x1cc00 │ │ │ │ movwcs fp, #7992 @ 0x1f38 │ │ │ │ @@ -44054,22 +44054,22 @@ │ │ │ │ @ instruction: 0xf89de7ae │ │ │ │ blcs 0x474c0 │ │ │ │ @ instruction: 0xf8b8d1e8 │ │ │ │ vst4.8 {d19-d22}, [r3], r0 │ │ │ │ @ instruction: 0xf8a84380 │ │ │ │ ldrb r3, [lr], #0 │ │ │ │ @ instruction: 0xf6482000 │ │ │ │ - vsra.s64 q10, q6, #64 │ │ │ │ + vorr.i32 q10, #12 @ 0x0000000c │ │ │ │ blmi 0x17b72c │ │ │ │ subsvc pc, lr, #1325400064 @ 0x4f000000 │ │ │ │ vhadd.s8 d9, d14, d0 │ │ │ │ - vmla.i d31, d26, d1 │ │ │ │ - svclt 0x0000fdb9 │ │ │ │ + vmla.i , q5, │ │ │ │ + svclt 0x0000fd79 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ - eorseq sl, r2, r8, lsr r3 │ │ │ │ + ldrhteq sl, [r2], -r8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb92498 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r6, r0, ror #31 │ │ │ │ bmi 0x843ea4 │ │ │ │ movwls r4, #1548 @ 0x60c │ │ │ │ @ instruction: 0xf88d9303 │ │ │ │ @@ -44098,17 +44098,17 @@ │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 56) │ │ │ │ tstcs r0, r6 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ vmls.f16 d27, d10, d0 │ │ │ │ - svclt 0x0000fd6b │ │ │ │ + svclt 0x0000fd2b │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ - eorseq sl, r2, r0, ror r1 │ │ │ │ + ldrshteq sl, [r2], -r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb92534 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r6, r0, ror #31 │ │ │ │ @ instruction: 0xc098f8df │ │ │ │ @ instruction: 0x460b4614 │ │ │ │ strtmi r4, [r1], -r3, lsr #20 │ │ │ │ @@ -44142,16 +44142,16 @@ │ │ │ │ subsmi r9, sl, r5, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r6, r7, lsl #2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ vmls.f16 d27, d10, d0 │ │ │ │ - svclt 0x0000fd13 │ │ │ │ - mlaseq r2, r8, r1, sl │ │ │ │ + svclt 0x0000fcd3 │ │ │ │ + eorseq sl, r2, r8, lsl r1 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb925e4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ blvc 0x10ff3cc │ │ │ │ ldmibeq sl, {r0, r1, r3, r4, r7, r8, ip, sp, pc}^ │ │ │ │ vmin.u8 d16, d3, d8 │ │ │ │ @@ -44160,21 +44160,21 @@ │ │ │ │ bicseq r4, r2, #-67108863 @ 0xfc000001 │ │ │ │ vst4.8 {d4[0],d5[0],d6[0],d7[0]}, [r2 :32], r8 │ │ │ │ b 0x10cbfe8 │ │ │ │ qaddcs r5, r0, r0 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf648bd08 │ │ │ │ - vbic.i32 d21, #8 @ 0x00000008 │ │ │ │ + vsra.s64 d20, d24, #64 │ │ │ │ @ instruction: 0xf648012d │ │ │ │ - vmov.i32 , #8 @ 0x00000008 │ │ │ │ + vshr.s64 q10, q4, #64 │ │ │ │ blmi 0xbb4dc │ │ │ │ vqsub.s8 q9, , │ │ │ │ - svclt 0x0000fb97 │ │ │ │ - ldrsbteq r9, [r2], -r0 │ │ │ │ + svclt 0x0000fb57 │ │ │ │ + eorseq r9, r2, r0, asr ip │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb9263c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ blvc 0x10ff424 │ │ │ │ ldmibeq sl, {r0, r1, r3, r4, r7, r8, ip, sp, pc}^ │ │ │ │ vmin.u8 d16, d3, d8 │ │ │ │ @ instruction: 0xf0000300 │ │ │ │ @@ -44182,21 +44182,21 @@ │ │ │ │ @ instruction: 0x07d2437f │ │ │ │ @ instruction: 0xf0824318 │ │ │ │ b 0x10cc05c │ │ │ │ tstcs r0, r0, lsl r0 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf648bd08 │ │ │ │ - vbic.i32 d21, #8 @ 0x00000008 │ │ │ │ + vsra.s64 d20, d24, #64 │ │ │ │ @ instruction: 0xf648012d │ │ │ │ - vmov.i32 , #8 @ 0x00000008 │ │ │ │ + vshr.s64 q10, q4, #64 │ │ │ │ blmi 0xbb534 │ │ │ │ vqsub.s8 q9, , │ │ │ │ - svclt 0x0000fb6b │ │ │ │ - ldrsbteq r9, [r2], -r0 │ │ │ │ + svclt 0x0000fb2b │ │ │ │ + eorseq r9, r2, r0, asr ip │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb92694 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ blvc 0x10ff47c │ │ │ │ ldmibeq sl, {r0, r1, r3, r6, r7, r8, ip, sp, pc}^ │ │ │ │ vmin.u8 d16, d3, d9 │ │ │ │ @ instruction: 0xf0010000 │ │ │ │ @@ -44207,21 +44207,21 @@ │ │ │ │ vst3.8 @ instruction: 0xf48242ff │ │ │ │ beq 0xff6fc040 │ │ │ │ subpl lr, r0, r3, asr #20 │ │ │ │ bicscs lr, r1, r2, asr #20 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf648bd08 │ │ │ │ - vbic.i32 d21, #8 @ 0x00000008 │ │ │ │ + vsra.s64 d20, d24, #64 │ │ │ │ @ instruction: 0xf648012d │ │ │ │ - vmov.i32 , #8 @ 0x00000008 │ │ │ │ + vshr.s64 q10, q4, #64 │ │ │ │ blmi 0xbb598 │ │ │ │ vqsub.s8 q9, , │ │ │ │ - svclt 0x0000fb39 │ │ │ │ - ldrsbteq r9, [r2], -r0 │ │ │ │ + svclt 0x0000faf9 │ │ │ │ + eorseq r9, r2, r0, asr ip │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb926f8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ blvc 0x12ff4e0 │ │ │ │ ldmibeq sl, {r0, r1, r4, r8, r9, ip, sp, pc}^ │ │ │ │ tstpeq r0, r3, asr #6 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0x6c03ea4f │ │ │ │ @@ -44236,39 +44236,39 @@ │ │ │ │ b 0x1413538 │ │ │ │ bleq 0xff2880f8 │ │ │ │ cmpmi r4, r1, asr #20 │ │ │ │ smlabtcs r1, r0, r9, lr │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ - teqppl r8, r8, asr #12 @ p-variant is OBSOLETE │ │ │ │ + @ instruction: 0x41b8f648 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - subspl pc, r8, r8, asr #12 │ │ │ │ + sbcsmi pc, r8, r8, asr #12 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ rsbscs r4, pc, #1024 @ 0x400 │ │ │ │ - blx 0xffff7e74 │ │ │ │ - ldrsbteq r9, [r2], -r0 │ │ │ │ + blx 0xfeff7e74 │ │ │ │ + eorseq r9, r2, r0, asr ip │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb9276c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ blvc 0x103f554 │ │ │ │ stmibeq r3, {r5, r6, r8, ip, sp, pc}^ │ │ │ │ rsbseq pc, pc, r0 │ │ │ │ vst4.8 {d0[6],d1[6],d2[6],d3[6]}, [r3 :32], fp │ │ │ │ tstmi r8, #-67108861 @ 0xfc000003 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r8, #-0] │ │ │ │ - teqppl r8, r8, asr #12 @ p-variant is OBSOLETE │ │ │ │ + @ instruction: 0x41b8f648 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - subspl pc, r8, r8, asr #12 │ │ │ │ + sbcsmi pc, r8, r8, asr #12 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ rsbscs r4, pc, #1024 @ 0x400 │ │ │ │ - blx 0xff6f7ebc │ │ │ │ - ldrsbteq r9, [r2], -r0 │ │ │ │ + blx 0xfe6f7ebc │ │ │ │ + eorseq r9, r2, r0, asr ip │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb927b4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ blvc 0xff2ff59c │ │ │ │ blvc 0xfe2e9d8c │ │ │ │ movweq pc, #37824 @ 0x93c0 @ │ │ │ │ ldmdblt sl, {r0, r1, r3, r4, r6, r8, sl}^ │ │ │ │ @@ -44499,15 +44499,15 @@ │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x46224770 │ │ │ │ stmdage r2, {r3, r8, fp, sp, pc} │ │ │ │ @ instruction: 0xff8cf7e3 │ │ │ │ strmi r4, [r1], -r2, lsr #12 │ │ │ │ @ instruction: 0xf7e54628 │ │ │ │ @ instruction: 0xe7e2feb3 │ │ │ │ - blx 0x1278350 │ │ │ │ + blx 0x278350 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b0f8cc │ │ │ │ ldrmi fp, [r4], -fp, lsl #1 │ │ │ │ strmi r4, [r4], sp, lsl #12 │ │ │ │ @@ -44913,26 +44913,26 @@ │ │ │ │ @ instruction: 0xf04f462b │ │ │ │ @ instruction: 0xf06f37ff │ │ │ │ ldrb r4, [r2], r0 │ │ │ │ mvnscc pc, pc, asr #32 │ │ │ │ mvnsvc pc, #74448896 @ 0x4700000 │ │ │ │ ldrb r4, [r7], -r8, lsl #12 │ │ │ │ @ instruction: 0xf6482000 │ │ │ │ - vmla.f d21, d16, d0[3] │ │ │ │ + vmla.f d21, d0, d0[3] │ │ │ │ blmi 0x27c498 │ │ │ │ vhadd.s8 d25, d1, d0 │ │ │ │ vqsub.s8 , , q1 │ │ │ │ - stmdaeq pc, {r0, r1, r3, r6, r7, r9, fp, ip, sp, lr, pc}^ @ │ │ │ │ + stmdaeq pc, {r0, r1, r2, r3, r7, r9, fp, ip, sp, lr, pc}^ @ │ │ │ │ tsteq r6, r3, asr sl │ │ │ │ strbvc lr, [r0, r7, asr #20] │ │ │ │ subseq lr, r0, pc, asr #20 │ │ │ │ svcge 0x0014f47f │ │ │ │ @ instruction: 0xf7d4e6b6 │ │ │ │ svclt 0x0000fd8b │ │ │ │ - eorseq sl, r2, r8, asr #6 │ │ │ │ + eorseq sl, r2, r8, asr #5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b0f8cc │ │ │ │ stclmi 0, cr11, [r0, #-556] @ 0xfffffdd4 │ │ │ │ stmdavs sp!, {r0, r1, r3, r7, r9, sl, lr} │ │ │ │ @ instruction: 0xf04f9509 │ │ │ │ @@ -44993,15 +44993,15 @@ │ │ │ │ svchi 0x00f0e8bd │ │ │ │ stc2 10, cr15, [r4], {180} @ 0xb4 @ │ │ │ │ stceq 1, cr15, [r0], #-48 @ 0xffffffd0 │ │ │ │ ldrmi lr, [ip], -r7, lsr #15 │ │ │ │ ldrmi r4, [sl], r6, lsl #13 │ │ │ │ @ instruction: 0xf04f4601 │ │ │ │ ldrb r0, [r2, r0, asr #24] │ │ │ │ - mcr2 2, 3, pc, cr12, cr9, {3} @ │ │ │ │ + mcr2 2, 1, pc, cr12, cr9, {3} @ │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0088f8cc │ │ │ │ movwcs fp, #149 @ 0x95 │ │ │ │ bmi 0x1d67154 │ │ │ │ @@ -45106,30 +45106,30 @@ │ │ │ │ b 0xfe10c3f0 │ │ │ │ strb r0, [r4, r2] │ │ │ │ svceq 0x0000f1b9 │ │ │ │ ldrtmi fp, [r0], -ip, lsl #30 │ │ │ │ ldr r2, [lr, r0]! │ │ │ │ rsbspl pc, lr, pc, asr #32 │ │ │ │ @ instruction: 0x2000e7bb │ │ │ │ - bicpl pc, ip, r8, asr #12 │ │ │ │ + cmpppl ip, r8, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ andls r4, r0, ip, lsl #22 │ │ │ │ sbcmi pc, sp, #268435460 @ 0x10000004 │ │ │ │ - @ instruction: 0xf948f20d │ │ │ │ - stc2 2, cr15, [r0, #484] @ 0x1e4 │ │ │ │ + @ instruction: 0xf90cf20d │ │ │ │ + stc2l 2, cr15, [r0, #-484] @ 0xfffffe1c │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ bicle r7, pc, r0, lsl #16 │ │ │ │ ldrshlt r1, [r2, #-119]! @ 0xffffff89 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andhi r0, r0, r0 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ - eorseq sl, r2, r0, ror r1 │ │ │ │ - eorseq sl, r2, r8, ror #6 │ │ │ │ - mlaseq r2, r8, r1, sl │ │ │ │ - eorseq sl, r2, r0, ror #6 │ │ │ │ + ldrshteq sl, [r2], -r0 │ │ │ │ + eorseq sl, r2, r8, ror #5 │ │ │ │ + eorseq sl, r2, r8, lsl r1 │ │ │ │ + eorseq sl, r2, r0, ror #5 │ │ │ │ vst4.32 {d27-d30}, [pc], r2 │ │ │ │ ldrlt r5, [r0, #-3200] @ 0xfffff380 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ strmi fp, [r4], -ip, lsl #1 │ │ │ │ stmib sp, {r2, fp, sp, pc}^ │ │ │ │ movwcs r2, #782 @ 0x30e │ │ │ │ @@ -45154,144 +45154,144 @@ │ │ │ │ pop {r2, r3, ip, sp, pc} │ │ │ │ andlt r4, r2, r0, lsl r0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ @ instruction: 0xf7e74620 │ │ │ │ @ instruction: 0xe7e9fa33 │ │ │ │ - stc2 2, cr15, [sl, #-484]! @ 0xfffffe1c │ │ │ │ + stc2l 2, cr15, [sl], #484 @ 0x1e4 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb935b0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r4, r8, ror #31 │ │ │ │ movtcs r4, #9740 @ 0x260c │ │ │ │ - mvncc pc, sl, asr #4 │ │ │ │ + msrcc (UNDEF: 104), sl │ │ │ │ teqpeq r2, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ - subscc pc, r8, #72, 4 @ 0x80000004 │ │ │ │ + sbcscs pc, r8, #72, 4 @ 0x80000004 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ vrhadd.s8 d25, d12, d0 │ │ │ │ - vsra.s64 , q10, #64 │ │ │ │ + vbic.i32 , #4 @ 0x00000004 │ │ │ │ setend le │ │ │ │ - @ instruction: 0xf8c0fd93 │ │ │ │ + @ instruction: 0xf8c0fd57 │ │ │ │ strmi r4, [r1], -r0, lsr #1 │ │ │ │ tstlt r3, r3, lsr #22 │ │ │ │ ldrmi r9, [r8, r3] │ │ │ │ @ instruction: 0xf8d19903 │ │ │ │ @ instruction: 0xb12330ac │ │ │ │ andlt r4, r4, r0, lsr #12 │ │ │ │ @ instruction: 0x4010e8bd │ │ │ │ andlt r4, r4, r8, lsl r7 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ tstcs r1, r1, lsl #16 │ │ │ │ - blt 0xffff881c │ │ │ │ - ldrshteq sl, [r2], -r4 │ │ │ │ + blt 0xff0f881c │ │ │ │ + eorseq sl, r2, r4, ror r3 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb93624 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ @ instruction: 0xf6484601 │ │ │ │ - vmla.i d22, d16, d0[0] │ │ │ │ + vmla.i d22, d0, d0[0] │ │ │ │ vhadd.s8 d0, d5, d29 │ │ │ │ - @ instruction: 0x4605fcd5 │ │ │ │ - cdp2 1, 6, cr15, cr0, cr1, {0} │ │ │ │ + @ instruction: 0x4605fc99 │ │ │ │ + cdp2 1, 2, cr15, cr4, cr1, {0} │ │ │ │ tstcs r6, #53248 @ 0xd000 │ │ │ │ @ instruction: 0xf64b9200 │ │ │ │ - vmla.f d23, d16, d0[3] │ │ │ │ + vmla.f d23, d0, d0[3] │ │ │ │ @ instruction: 0xf648012d │ │ │ │ - vmlal.s q11, d16, d0[3] │ │ │ │ + vmlal.s q11, d0, d0[3] │ │ │ │ setend be │ │ │ │ - @ instruction: 0x4604fd53 │ │ │ │ + @ instruction: 0x4604fd17 │ │ │ │ @ instruction: 0xf1fe4628 │ │ │ │ - strtmi pc, [r0], -fp, asr #23 │ │ │ │ + strtmi pc, [r0], -pc, lsl #23 │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - eorseq sl, r2, r8, lsr #8 │ │ │ │ + eorseq sl, r2, r8, lsr #7 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfeb93684 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ @ instruction: 0xffe2f030 │ │ │ │ - ldc2l 1, cr15, [r6, #4] │ │ │ │ + ldc2 1, cr15, [sl, #4] │ │ │ │ andls r4, r0, #45056 @ 0xb000 │ │ │ │ @ instruction: 0xf648231e │ │ │ │ - vmlal.s q11, d16, d0[3] │ │ │ │ + vmlal.s q11, d0, d0[3] │ │ │ │ @ instruction: 0xf64b022d │ │ │ │ - vmla.f d23, d16, d0[3] │ │ │ │ + vmla.f d23, d0, d0[3] │ │ │ │ setend le │ │ │ │ - blvs 0x7b954 │ │ │ │ + blvs 0x7b864 │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd00 │ │ │ │ - eorseq sl, r2, r4, lsr r4 │ │ │ │ + ldrhteq sl, [r2], -r4 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb936d0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r5, r0, ror #31 │ │ │ │ @ instruction: 0xf0304605 │ │ │ │ pld [r7, r9 @ ] │ │ │ │ @ instruction: 0x4604fa55 │ │ │ │ @ instruction: 0xf1014628 │ │ │ │ - msrlt CPSR_f, #11456 @ 0x2cc0 │ │ │ │ + msrlt CPSR_f, #7616 @ 0x1dc0 │ │ │ │ strtmi r4, [r2], -r1, lsl #12 │ │ │ │ - rscsvs pc, r4, r8, asr #12 │ │ │ │ + rsbsvs pc, r4, r8, asr #12 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ - ldc2l 2, cr15, [r4], #-20 @ 0xffffffec │ │ │ │ + ldc2 2, cr15, [r8], #-20 @ 0xffffffec │ │ │ │ @ instruction: 0xf1014605 │ │ │ │ - andls pc, r3, fp, lsr #27 │ │ │ │ + andls pc, r3, pc, ror #26 │ │ │ │ @ instruction: 0xf1fe4628 │ │ │ │ - blls 0x13b2e8 │ │ │ │ + blls 0x13b1f8 │ │ │ │ andcs fp, r0, #-1073741804 @ 0xc0000014 │ │ │ │ vmax.s8 d20, d12, d17 │ │ │ │ vaddl.s8 , d16, d21 │ │ │ │ andlt r0, r5, r3 │ │ │ │ ldrhtmi lr, [r0], -sp │ │ │ │ - cdplt 1, 9, cr15, cr2, cr1, {0} │ │ │ │ + cdplt 1, 5, cr15, cr6, cr1, {0} │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - strbtvs pc, [r4], #1608 @ 0x648 @ │ │ │ │ + strbtvs pc, [r4], #-1608 @ 0xfffff9b8 @ │ │ │ │ strteq pc, [sp], #-704 @ 0xfffffd40 │ │ │ │ - bicvs pc, ip, r8, asr #12 │ │ │ │ + cmppvs ip, r8, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ subcs r4, r4, #2048 @ 0x800 │ │ │ │ - vshl.s8 d9, d0, d13 │ │ │ │ - svclt 0x0000f819 │ │ │ │ - eorseq sl, r2, r8, asr #8 │ │ │ │ + vshl.s8 d9, d0, d12 │ │ │ │ + svclt 0x0000ffdd │ │ │ │ + eorseq sl, r2, r8, asr #7 │ │ │ │ @ instruction: 0xf8d36e03 │ │ │ │ tstlt r3, r0, lsr #1 │ │ │ │ tstlt r3, fp, asr fp │ │ │ │ andcs r4, r0, r8, lsl r7 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb93778 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r5, r0, ror #31 │ │ │ │ strmi r4, [r4], -sp, lsl #12 │ │ │ │ @ instruction: 0xff66f030 │ │ │ │ - ldc2l 1, cr15, [sl, #-4] │ │ │ │ + ldc2 1, cr15, [lr, #-4] │ │ │ │ cmncs r0, #86016 @ 0x15000 │ │ │ │ @ instruction: 0xf64b9200 │ │ │ │ - vmla.f d23, d16, d0[3] │ │ │ │ + vmla.f d23, d0, d0[3] │ │ │ │ @ instruction: 0xf648012d │ │ │ │ - vmlal.s q11, d16, d0[3] │ │ │ │ + vmlal.s q11, d0, d0[3] │ │ │ │ setend be │ │ │ │ - cdpvs 12, 2, cr15, cr3, cr13, {5} │ │ │ │ + mcrvs 12, 1, pc, cr3, cr1, {3} @ │ │ │ │ @ instruction: 0xf8d34602 │ │ │ │ teqlt fp, r0, lsr #1 │ │ │ │ @ instruction: 0xb12b6b9b │ │ │ │ strtmi r9, [r9], -r3 │ │ │ │ ldrmi r4, [r8, r0, lsr #12] │ │ │ │ cmplt r0, r3, lsl #20 │ │ │ │ ldrdcs r6, [r1], -r3 │ │ │ │ @@ -45299,61 +45299,61 @@ │ │ │ │ andlt r4, r5, r0, lsr #12 │ │ │ │ ldrhtmi lr, [r0], -sp │ │ │ │ andlt r4, r5, r8, lsl r7 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - eorseq sl, r2, r4, ror #8 │ │ │ │ + eorseq sl, r2, r4, ror #7 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb937f0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ @ instruction: 0xf0304604 │ │ │ │ @ instruction: 0xf101ff2b │ │ │ │ - bmi 0x43ba80 │ │ │ │ + bmi 0x43b990 │ │ │ │ andls r2, r0, #116, 6 @ 0xd0000001 │ │ │ │ - bicvc pc, ip, fp, asr #12 │ │ │ │ + cmppvc ip, fp, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - sbcvs pc, ip, #72, 12 @ 0x4800000 │ │ │ │ + subvs pc, ip, #72, 12 @ 0x4800000 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ - ldc2l 1, cr15, [r2], #-4 │ │ │ │ + ldc2 1, cr15, [r6], #-4 │ │ │ │ @ instruction: 0xb1236c03 │ │ │ │ andlt r4, r2, r0, lsr #12 │ │ │ │ @ instruction: 0x4010e8bd │ │ │ │ andlt r4, r2, r8, lsl r7 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ - eorseq sl, r2, r0, lsl #9 │ │ │ │ + eorseq sl, r2, r0, lsl #8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb9384c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ mrc2 0, 7, pc, cr14, cr0, {1} │ │ │ │ @ instruction: 0xf1014604 │ │ │ │ - bmi 0x43ba24 │ │ │ │ + bmi 0x43b934 │ │ │ │ andls r2, r0, #-67108863 @ 0xfc000001 │ │ │ │ - bicvc pc, ip, fp, asr #12 │ │ │ │ + cmppvc ip, fp, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - sbcvs pc, ip, #72, 12 @ 0x4800000 │ │ │ │ + subvs pc, ip, #72, 12 @ 0x4800000 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ - mcrr2 1, 0, pc, r4, cr1 @ │ │ │ │ + stc2 1, cr15, [r8], {1} │ │ │ │ @ instruction: 0xb1236d43 │ │ │ │ andlt r4, r2, r0, lsr #12 │ │ │ │ @ instruction: 0x4010e8bd │ │ │ │ @ instruction: 0x46184718 │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ - mlaseq r2, ip, r4, sl │ │ │ │ + eorseq sl, r2, ip, lsl r4 │ │ │ │ strlt fp, [r0, #-642] @ 0xfffffd7e │ │ │ │ addslt r1, fp, #5439488 @ 0x530000 │ │ │ │ @ instruction: 0x0c03ea82 │ │ │ │ svcmi 0x0000f41c │ │ │ │ b 0xfe0f06e0 │ │ │ │ @ instruction: 0xf41c0c01 │ │ │ │ svclt 0x00014f00 │ │ │ │ @@ -46029,44 +46029,44 @@ │ │ │ │ bl 0xfeb94334 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ bicmi r4, r0, #14336 @ 0x3800 │ │ │ │ strbtmi r9, [r9], -r0, lsl #2 │ │ │ │ movwls r6, #6171 @ 0x181b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ - @ instruction: 0xf8a0f1e7 │ │ │ │ + @ instruction: 0xf864f1e7 │ │ │ │ ldmdavs sl, {r0, r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r1, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ bicmi sp, r0, #1073741826 @ 0x40000002 │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ vsub.f16 d27, d8, d0 │ │ │ │ - svclt 0x0000fe41 │ │ │ │ + svclt 0x0000fe01 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfeb94384 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ tstls r0, sp, lsl #22 │ │ │ │ ldmdavs fp, {r0, r3, r5, r6, r9, sl, lr} │ │ │ │ @ instruction: 0xf04f9301 │ │ │ │ @ instruction: 0xf1260300 │ │ │ │ - blmi 0x2bb2d4 │ │ │ │ + blmi 0x2bb1e4 │ │ │ │ blls 0x9720c │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 57) │ │ │ │ andlt r4, r3, r0, asr #7 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ stclt 14, cr0, [r0, #-0] │ │ │ │ - mrc2 2, 0, pc, cr10, cr8, {3} │ │ │ │ + ldc2l 2, cr15, [sl, #480] @ 0x1e0 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ andeq r0, r0, r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb943d4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ sbclt r0, sl, #248, 30 @ 0x3e0 │ │ │ │ smlabtcs r1, r1, r3, pc @ │ │ │ │ @@ -46079,26 +46079,26 @@ │ │ │ │ stmdble sp, {r4, r8, r9, fp, sp} │ │ │ │ b 0x1407e60 │ │ │ │ @ instruction: 0xf1a202c2 │ │ │ │ @ instruction: 0xf04f0208 │ │ │ │ ldmfd sp!, {r8} │ │ │ │ svclt 0x00984008 │ │ │ │ andscc r2, r0, r8, lsl #4 │ │ │ │ - stmdalt r6, {r0, r1, r3, r4, r7, r9, ip, sp, lr, pc} │ │ │ │ + svclt 0x00c6f29a │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ vadd.f32 d27, d10, d8 │ │ │ │ - vqdmlal.s q11, d16, d0[4] │ │ │ │ + vqdmlal.s q11, d0, d0[4] │ │ │ │ @ instruction: 0xf6480332 │ │ │ │ - vsra.s64 q11, q14, #64 │ │ │ │ + vbic.i32 q11, #12 @ 0x0000000c │ │ │ │ @ instruction: 0xf648012d │ │ │ │ - vmov.i32 d23, #12 @ 0x0000000c │ │ │ │ + vshr.s64 d22, d12, #64 │ │ │ │ eorcs r0, lr, #45 @ 0x2d │ │ │ │ - stc2 2, cr15, [ip], {67} @ 0x43 │ │ │ │ + mcrr2 2, 4, pc, ip, cr3 @ │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ strcs pc, [r1, #-963] @ 0xfffffc3d │ │ │ │ @ instruction: 0xf883fa5f │ │ │ │ @ instruction: 0xf1082d02 │ │ │ │ @@ -46124,15 +46124,15 @@ │ │ │ │ ldrd pc, [r8], -r3 │ │ │ │ ldrdeq pc, [ip], -ip │ │ │ │ ldrsbmi r6, [r8], #-139 @ 0xffffff75 │ │ │ │ movweq lr, #60033 @ 0xea81 │ │ │ │ strbtmi r9, [r9], -r3 │ │ │ │ andeq lr, r4, sl, lsl #22 │ │ │ │ movwls r3, #9232 @ 0x2410 │ │ │ │ - cdp2 1, 14, cr15, cr2, cr12, {1} │ │ │ │ + cdp2 1, 10, cr15, cr6, cr12, {1} │ │ │ │ blle 0xff74e800 │ │ │ │ stmdble r8, {r3, r5, r7, r8, sl, lr} │ │ │ │ andcs r4, r0, r5, asr r4 │ │ │ │ stmia r5!, {r8, sp}^ │ │ │ │ bl 0xfe97d6e8 │ │ │ │ ldrmi r0, [r8, #778] @ 0x30a │ │ │ │ blmi 0x2b36cc │ │ │ │ @@ -46140,17 +46140,17 @@ │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 56) │ │ │ │ andcs fp, r0, r6 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ vaba.s q12, q12, q8 │ │ │ │ - svclt 0x0000fd77 │ │ │ │ + svclt 0x0000fd37 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ - ldrshteq sl, [r2], -r0 │ │ │ │ + eorseq sl, r2, r0, ror r6 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ strcs pc, [r1, #-963] @ 0xfffffc3d │ │ │ │ @ instruction: 0xf883fa5f │ │ │ │ @ instruction: 0xf1082d02 │ │ │ │ @@ -46176,15 +46176,15 @@ │ │ │ │ ldrd pc, [r8], -r3 │ │ │ │ ldrdeq pc, [ip], -ip │ │ │ │ ldrsbmi r6, [r8], #-139 @ 0xffffff75 │ │ │ │ movweq lr, #60033 @ 0xea81 │ │ │ │ strbtmi r9, [r9], -r3 │ │ │ │ andeq lr, r4, sl, lsl #22 │ │ │ │ movwls r3, #9232 @ 0x2410 │ │ │ │ - blx 0x5f9850 │ │ │ │ + @ instruction: 0xf9daf12d │ │ │ │ blle 0xff74e8d0 │ │ │ │ stmdble r8, {r3, r5, r7, r8, sl, lr} │ │ │ │ andcs r4, r0, r5, asr r4 │ │ │ │ stmia r5!, {r8, sp}^ │ │ │ │ bl 0xfe97d7b8 │ │ │ │ ldrmi r0, [r8, #778] @ 0x30a │ │ │ │ blmi 0x2b379c │ │ │ │ @@ -46192,17 +46192,17 @@ │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 56) │ │ │ │ andcs fp, r0, r6 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ vaba.s q12, q12, q8 │ │ │ │ - svclt 0x0000fd0f │ │ │ │ + svclt 0x0000fccf │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ - ldrshteq sl, [r2], -r0 │ │ │ │ + eorseq sl, r2, r0, ror r6 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ vrshr.u64 , , #62 │ │ │ │ bcs 0xc5c00 │ │ │ │ streq pc, [r1, -r7, lsl #2] │ │ │ │ @@ -46210,15 +46210,15 @@ │ │ │ │ b 0x140ec20 │ │ │ │ strmi r0, [r8], r7, asr #15 │ │ │ │ sbcseq fp, r5, r5, lsl pc │ │ │ │ @ instruction: 0x46a946b9 │ │ │ │ strcs r4, [r0], #-1597 @ 0xfffff9c3 │ │ │ │ tsteq r4, r8, lsl #22 │ │ │ │ ldrcc r1, [r0], #-2352 @ 0xfffff6d0 │ │ │ │ - ldc2l 1, cr15, [lr, #-176] @ 0xffffff50 │ │ │ │ + stc2 1, cr15, [r2, #-176]! @ 0xffffff50 │ │ │ │ blle 0xffe0e958 │ │ │ │ stmdble r7, {r0, r1, r2, r3, r5, r7, r9, lr} │ │ │ │ andcs r1, r0, r3, ror r9 │ │ │ │ stmia r3!, {r8, sp}^ │ │ │ │ blne 0xfe6bd840 │ │ │ │ ldmle sl!, {r0, r1, r2, r4, r7, r9, lr}^ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ @@ -46237,15 +46237,15 @@ │ │ │ │ b 0x140ec8c │ │ │ │ strmi r0, [r8], r7, asr #15 │ │ │ │ sbcseq fp, r5, r5, lsl pc │ │ │ │ @ instruction: 0x46a946b9 │ │ │ │ strcs r4, [r0], #-1597 @ 0xfffff9c3 │ │ │ │ tsteq r4, r8, lsl #22 │ │ │ │ ldrcc r1, [r0], #-2352 @ 0xfffff6d0 │ │ │ │ - @ instruction: 0xf884f12d │ │ │ │ + @ instruction: 0xf848f12d │ │ │ │ blle 0xffe0e9c4 │ │ │ │ stmdble r7, {r0, r1, r2, r3, r5, r7, r9, lr} │ │ │ │ andcs r1, r0, r3, ror r9 │ │ │ │ stmia r3!, {r8, sp}^ │ │ │ │ blne 0xfe6bd8ac │ │ │ │ ldmle sl!, {r0, r1, r2, r4, r7, r9, lr}^ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ @@ -46308,15 +46308,15 @@ │ │ │ │ ldmdavs sl, {r0, r1, r2, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r9, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ strbmi sp, [r9], -r5, lsl #2 │ │ │ │ andlt r4, fp, r8, lsr #12 │ │ │ │ mvnsmi lr, #12386304 @ 0xbd0000 │ │ │ │ vmin.s d30, d8, d2 │ │ │ │ - svclt 0x0000fc27 │ │ │ │ + svclt 0x0000fbe7 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b8f8cc │ │ │ │ strmi fp, [r5], -fp, lsl #1 │ │ │ │ blmi 0x8cf02c │ │ │ │ @@ -46349,15 +46349,15 @@ │ │ │ │ ldmdavs sl, {r0, r1, r2, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r9, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ strbmi sp, [r9], -r5, lsl #2 │ │ │ │ andlt r4, fp, r8, lsr #12 │ │ │ │ mvnsmi lr, #12386304 @ 0xbd0000 │ │ │ │ vrshl.s64 q15, q0, q12 │ │ │ │ - svclt 0x0000fbd5 │ │ │ │ + svclt 0x0000fb95 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b8f8cc │ │ │ │ strmi fp, [r5], -fp, lsl #1 │ │ │ │ blmi 0x94f0d0 │ │ │ │ @@ -46392,15 +46392,15 @@ │ │ │ │ ldmdavs sl, {r0, r1, r2, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r9, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ strbmi sp, [r9], -r5, lsl #2 │ │ │ │ andlt r4, fp, r8, lsr #12 │ │ │ │ mvnsmi lr, #12386304 @ 0xbd0000 │ │ │ │ vrshl.s64 q15, q13, q4 │ │ │ │ - svclt 0x0000fb7f │ │ │ │ + svclt 0x0000fb3f │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfeb94908 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r7, r0, ror #31 │ │ │ │ movwls r2, #4864 @ 0x1300 │ │ │ │ ldmdavs fp, {r0, r4, r8, r9, fp, lr} │ │ │ │ @@ -46414,15 +46414,15 @@ │ │ │ │ blvc 0xf8d38 │ │ │ │ blls 0x1977a0 │ │ │ │ @ instruction: 0xf04f4059 │ │ │ │ mrsle r0, LR_abt │ │ │ │ andlt r4, r7, r1, lsl r6 │ │ │ │ bl 0x17b8c0 │ │ │ │ vqrshl.s64 d30, d30, d8 │ │ │ │ - svclt 0x0000fb53 │ │ │ │ + svclt 0x0000fb13 │ │ │ │ ... │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb94968 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ blmi 0x7016f0 │ │ │ │ stmdavs r4, {r1, r2, r7, ip, sp, pc} │ │ │ │ @@ -46447,15 +46447,15 @@ │ │ │ │ blvc 0x78dc0 │ │ │ │ blls 0x197828 │ │ │ │ @ instruction: 0xf04f4059 │ │ │ │ mrsle r0, LR_abt │ │ │ │ andlt r4, r6, r1, lsl r6 │ │ │ │ @ instruction: 0x4010e8bd │ │ │ │ vqshl.s64 q15, q13, q12 │ │ │ │ - svclt 0x0000fb0f │ │ │ │ + svclt 0x0000facf │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a8f8cc │ │ │ │ strmi fp, [r0], sp, lsl #1 │ │ │ │ stcge 8, cr4, [r6, #-204] @ 0xffffff34 │ │ │ │ @@ -46505,15 +46505,15 @@ │ │ │ │ bmi 0x1fdca8 │ │ │ │ bls 0x3178f0 │ │ │ │ @ instruction: 0xf04f4051 │ │ │ │ mrsle r0, SP_usr │ │ │ │ @ instruction: 0x46404619 │ │ │ │ pop {r0, r2, r3, ip, sp, pc} │ │ │ │ str r4, [r5], #4080 @ 0xff0 │ │ │ │ - blx 0xfe6fa2a4 │ │ │ │ + blx 0x16fa2a4 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a8f8cc │ │ │ │ ldrmi fp, [r9], pc, lsl #1 │ │ │ │ strmi r4, [r5], -r8, lsr #22 │ │ │ │ @@ -46552,15 +46552,15 @@ │ │ │ │ ldmdavs sl, {r0, r1, r2, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, sp, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ strbmi sp, [r9], -r5, lsl #2 │ │ │ │ andlt r4, pc, r8, lsr #12 │ │ │ │ mvnsmi lr, #12386304 @ 0xbd0000 │ │ │ │ vshl.s64 d30, d24, d8 │ │ │ │ - svclt 0x0000fa3d │ │ │ │ + svclt 0x0000f9fd │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb94b8c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmdavs ip, {r5, r6, r7, r8, r9, sl, fp} │ │ │ │ blmi 0x869bb0 │ │ │ │ ldrd lr, [r1, -r0] │ │ │ │ @@ -46590,15 +46590,15 @@ │ │ │ │ blvc 0x78ffc │ │ │ │ blls 0x197a64 │ │ │ │ @ instruction: 0xf04f4059 │ │ │ │ mrsle r0, SP_abt │ │ │ │ andlt r4, r6, r1, lsl r6 │ │ │ │ @ instruction: 0x4010e8bd │ │ │ │ bllt 0xff77ba10 │ │ │ │ - @ instruction: 0xf9f0f278 │ │ │ │ + @ instruction: 0xf9b0f278 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb94c24 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stcmi 15, cr0, [r6], #-864 @ 0xfffffca0 │ │ │ │ ldmib r2, {r1, r2, r7, ip, sp, pc}^ │ │ │ │ stmdavs r4!, {r1, r8, sl, sp, lr} │ │ │ │ @@ -46633,15 +46633,15 @@ │ │ │ │ bmi 0x20eea8 │ │ │ │ bls 0x197af0 │ │ │ │ @ instruction: 0xf04f4051 │ │ │ │ mrsle r0, SP_usr │ │ │ │ andlt r4, r6, r9, lsl r6 │ │ │ │ ldrhtmi lr, [r0], #-141 @ 0xffffff73 │ │ │ │ bllt 0xfe1fbabc │ │ │ │ - @ instruction: 0xf99af278 │ │ │ │ + @ instruction: 0xf95af278 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ @ instruction: 0x460a4617 │ │ │ │ ldmib r7, {r0, r3, r4, r9, sl, lr}^ │ │ │ │ ldmib r2, {r1, r8, r9, lr, pc}^ │ │ │ │ ldmdavs r6, {r0, r9, fp, ip, lr} │ │ │ │ ldrcc lr, [ip], #2639 @ 0xa4f │ │ │ │ @@ -46882,15 +46882,15 @@ │ │ │ │ ldmdavs r1, {r8, r9, fp, ip, sp, lr} │ │ │ │ subsmi r9, r1, r5, lsl #20 │ │ │ │ andeq pc, r0, #79 @ 0x4f │ │ │ │ ldrmi sp, [r9], -r5, lsl #2 │ │ │ │ pop {r0, r1, r2, ip, sp, pc} │ │ │ │ @ instruction: 0xf7ff4030 │ │ │ │ vmul.i d27, d23, d5 │ │ │ │ - svclt 0x0000ffa9 │ │ │ │ + svclt 0x0000ff69 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb950b4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [pc], {216} @ 0xd8 │ │ │ │ ldmdavs r5, {r0, r1, r2, r7, ip, sp, pc} │ │ │ │ strls r6, [r5], #-2084 @ 0xfffff7dc │ │ │ │ @@ -46918,15 +46918,15 @@ │ │ │ │ ldmdavs r1, {r1, r8, r9, fp, ip, sp, lr} │ │ │ │ subsmi r9, r1, r5, lsl #20 │ │ │ │ andeq pc, r0, #79 @ 0x4f │ │ │ │ ldrmi sp, [r9], -r5, lsl #2 │ │ │ │ pop {r0, r1, r2, ip, sp, pc} │ │ │ │ @ instruction: 0xf7ff4030 │ │ │ │ vmla.i , , │ │ │ │ - svclt 0x0000ff61 │ │ │ │ + svclt 0x0000ff21 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb95144 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, fp, r0, asr #31 │ │ │ │ blvc 0xf9598 │ │ │ │ blmi 0x98f7c4 │ │ │ │ @@ -46955,24 +46955,24 @@ │ │ │ │ blmi 0x3c6bb0 │ │ │ │ blls 0x29801c │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, SP_abt │ │ │ │ andlt r4, fp, r1, lsr #12 │ │ │ │ ldrhtmi lr, [r0], #141 @ 0x8d │ │ │ │ stmdblt r2, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ - @ instruction: 0xff16f277 │ │ │ │ - mvnsvs pc, r8, asr #12 │ │ │ │ + mrc2 2, 6, pc, cr6, cr7, {3} │ │ │ │ + cmnpvs ip, r8, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - eorvc pc, ip, r8, asr #12 │ │ │ │ + adcvs pc, ip, r8, asr #12 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ vqdmulh.s d20, d0, d3 │ │ │ │ vhsub.s8 d18, d2, d27 │ │ │ │ - svclt 0x0000fdbb │ │ │ │ + svclt 0x0000fd7b │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ - eorseq sl, r2, r0, lsl #14 │ │ │ │ + eorseq sl, r2, r0, lsl #13 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb951f8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, fp, r0, asr #31 │ │ │ │ blvc 0xf964c │ │ │ │ blmi 0xa0f87c │ │ │ │ ldrd pc, [ip], -r1 │ │ │ │ @@ -47003,23 +47003,23 @@ │ │ │ │ ldmdavs sl, {r0, r2, r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r9, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ strtmi sp, [r9], -r5, lsl #2 │ │ │ │ pop {r0, r1, r3, ip, sp, pc} │ │ │ │ @ instruction: 0xf7ff40f0 │ │ │ │ vadd.i64 d27, d23, d19 │ │ │ │ - @ instruction: 0xf648feb7 │ │ │ │ - vsra.s64 q11, q14, #64 │ │ │ │ + @ instruction: 0xf648fe77 │ │ │ │ + vbic.i32 q11, #12 @ 0x0000000c │ │ │ │ @ instruction: 0xf648012d │ │ │ │ - vaddl.s8 , d0, d28 │ │ │ │ + vaddl.s8 q11, d16, d28 │ │ │ │ blmi 0xfe150 │ │ │ │ eorcs pc, fp, #64, 4 │ │ │ │ - ldc2l 2, cr15, [ip, #-264] @ 0xfffffef8 │ │ │ │ + ldc2 2, cr15, [ip, #-264] @ 0xfffffef8 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ - eorseq sl, r2, r0, lsl #14 │ │ │ │ + eorseq sl, r2, r0, lsl #13 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb952b4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrmi r0, [r7], -r0, asr #31 │ │ │ │ bmi 0xa6a2ec │ │ │ │ svcpl 0x0080f5b3 │ │ │ │ ldc 8, cr6, [r7, #824] @ 0x338 │ │ │ │ @@ -47049,24 +47049,24 @@ │ │ │ │ bmi 0x3cf528 │ │ │ │ bls 0x298170 │ │ │ │ @ instruction: 0xf04f4051 │ │ │ │ mrsle r0, SP_usr │ │ │ │ andlt r4, fp, r9, lsl r6 │ │ │ │ ldrhtmi lr, [r0], #141 @ 0x8d │ │ │ │ stmdalt r6, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ - mrc2 2, 2, pc, cr10, cr7, {3} │ │ │ │ - mvnsvs pc, r8, asr #12 │ │ │ │ + mrc2 2, 0, pc, cr10, cr7, {3} │ │ │ │ + cmnpvs ip, r8, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - eorvc pc, ip, r8, asr #12 │ │ │ │ + adcvs pc, ip, r8, asr #12 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ vqdmulh.s d20, d0, d3 │ │ │ │ vhsub.s8 d18, d2, d27 │ │ │ │ - svclt 0x0000fcff │ │ │ │ + svclt 0x0000fcbf │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ - eorseq sl, r2, r0, lsl #14 │ │ │ │ + eorseq sl, r2, r0, lsl #13 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb95370 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, fp, r0, asr #31 │ │ │ │ blvc 0xf97c4 │ │ │ │ @ instruction: 0xf5b34c28 │ │ │ │ stmiavs pc, {r7, r8, r9, sl, fp, ip, lr}^ @ │ │ │ │ @@ -47097,24 +47097,24 @@ │ │ │ │ bmi 0x3cf5e8 │ │ │ │ bls 0x298230 │ │ │ │ @ instruction: 0xf04f4051 │ │ │ │ mrsle r0, SP_usr │ │ │ │ andlt r4, fp, r9, lsl r6 │ │ │ │ ldrhtmi lr, [r0], #141 @ 0x8d │ │ │ │ svclt 0x00e6f7fe │ │ │ │ - ldc2l 2, cr15, [sl, #476]! @ 0x1dc │ │ │ │ - mvnsvs pc, r8, asr #12 │ │ │ │ + ldc2 2, cr15, [sl, #476]! @ 0x1dc │ │ │ │ + cmnpvs ip, r8, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - eorvc pc, ip, r8, asr #12 │ │ │ │ + adcvs pc, ip, r8, asr #12 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ vqdmulh.s d20, d0, d3 │ │ │ │ vhsub.s8 d18, d2, d27 │ │ │ │ - svclt 0x0000fc9f │ │ │ │ + svclt 0x0000fc5f │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ - eorseq sl, r2, r0, lsl #14 │ │ │ │ + eorseq sl, r2, r0, lsl #13 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a0f8cc │ │ │ │ strcs pc, [r1, #-963] @ 0xfffffc3d │ │ │ │ stccs 12, cr4, [r2, #-356] @ 0xfffffe9c │ │ │ │ @ instruction: 0xf103b2db │ │ │ │ @@ -47122,15 +47122,15 @@ │ │ │ │ strcc fp, [r1, #-3864] @ 0xfffff0e8 │ │ │ │ strls r6, [sp], #-2084 @ 0xfffff7dc │ │ │ │ streq pc, [r0], #-79 @ 0xffffffb1 │ │ │ │ ldmvc r8!, {r0, r1, r2, r3, r6, r9, sl, ip, sp, lr, pc}^ │ │ │ │ ldmvc pc!, {r0, r1, r2, r3, r6, r7, r9, sl, ip, sp, lr, pc}^ @ │ │ │ │ b 0x140fa70 │ │ │ │ @ instruction: 0xf6490ac3 │ │ │ │ - @ instruction: 0xf2c07edc │ │ │ │ + vmov.i8 , #12 @ 0x0c │ │ │ │ svclt 0x00180e34 │ │ │ │ strmi r0, [r8], -fp, ror #1 │ │ │ │ stmdaeq r4, {r3, r5, r7, r8, r9, fp, sp, lr, pc} │ │ │ │ streq pc, [r8, -r1, lsl #2] │ │ │ │ streq pc, [r8], -r2, lsl #2 │ │ │ │ streq pc, [r8, #-260] @ 0xfffffefc │ │ │ │ svclt 0x001246a3 │ │ │ │ @@ -47201,15 +47201,15 @@ │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 56) │ │ │ │ andcs fp, r0, pc │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ vrsqrts.f16 q12, , q8 │ │ │ │ - svclt 0x0000fd2b │ │ │ │ + svclt 0x0000fceb │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a0f8cc │ │ │ │ vmov.i32 q10, #47359 @ 0x0000b8ff │ │ │ │ addlt r2, pc, r1, lsl #10 │ │ │ │ @@ -47217,15 +47217,15 @@ │ │ │ │ @ instruction: 0xf04f940d │ │ │ │ strmi r0, [r4], -r0, lsl #8 │ │ │ │ svclt 0x0018b2d8 │ │ │ │ @ instruction: 0xf1003501 │ │ │ │ @ instruction: 0xf64f0001 │ │ │ │ @ instruction: 0xf6cf78f8 │ │ │ │ @ instruction: 0xf64978ff │ │ │ │ - @ instruction: 0xf2c07edc │ │ │ │ + vmov.i8 , #12 @ 0x0c │ │ │ │ b 0x1401cb8 │ │ │ │ strmi r0, [fp], -r0, asr #21 │ │ │ │ rsceq fp, r8, r8, lsl pc │ │ │ │ stmdaeq r4, {r3, r5, r7, r8, r9, fp, sp, lr, pc} │ │ │ │ streq pc, [r8, -r1, lsl #2] │ │ │ │ streq pc, [r8], -r2, lsl #2 │ │ │ │ streq pc, [r8, #-260] @ 0xfffffefc │ │ │ │ @@ -47295,15 +47295,15 @@ │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 56) │ │ │ │ andcs fp, r0, pc │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ vrsqrts.f16 q12, , q8 │ │ │ │ - svclt 0x0000fc6f │ │ │ │ + svclt 0x0000fc2f │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ cdpcs 3, 0, cr15, cr1, cr3, {6} │ │ │ │ svceq 0x0002f1be │ │ │ │ svclt 0x0018b2de │ │ │ │ cdpeq 1, 0, cr15, cr1, cr14, {0} │ │ │ │ streq pc, [r1], -r6, lsl #2 │ │ │ │ @@ -47335,20 +47335,20 @@ │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x87f0e8bd │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ bl 0xfeb957b0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46040ff0 │ │ │ │ - blx 0x117af76 │ │ │ │ + blx 0x17af76 │ │ │ │ rsbsmi pc, r4, #212, 16 @ 0xd40000 │ │ │ │ strmi fp, [r5], -r4, asr #2 │ │ │ │ @ instruction: 0xf8d4e002 │ │ │ │ tstlt ip, r4, ror r2 │ │ │ │ - blx 0xefaf8a │ │ │ │ + blx 0xffefaf88 │ │ │ │ mvnsle r4, r5, lsl #5 │ │ │ │ movwcs r4, #1568 @ 0x620 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd38 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ bl 0xfeb957ec │ │ │ │ @@ -47358,25 +47358,25 @@ │ │ │ │ @ instruction: 0xb1bb6873 │ │ │ │ and r2, r3, r0, lsl #8 │ │ │ │ strcc r6, [r1], #-2163 @ 0xfffff78d │ │ │ │ ldmdble r1, {r0, r1, r5, r7, r9, lr} │ │ │ │ andcs r6, r0, #3342336 @ 0x330000 │ │ │ │ @ instruction: 0xf8534638 │ │ │ │ strtmi r5, [r9], -r4, lsr #32 │ │ │ │ - blx 0x19fadba │ │ │ │ + blx 0xafadba │ │ │ │ mvnsle r2, r0, lsl #16 │ │ │ │ ldrtmi r4, [r8], -r9, lsr #12 │ │ │ │ - @ instruction: 0xf91af1e8 │ │ │ │ + @ instruction: 0xf8def1e8 │ │ │ │ strcc r6, [r1], #-2163 @ 0xfffff78d │ │ │ │ stmiale sp!, {r0, r1, r5, r7, r9, lr}^ │ │ │ │ tstcs r0, r8, lsr r6 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf1e7bdf8 │ │ │ │ - strmi pc, [r7], -sp, ror #24 │ │ │ │ + @ instruction: 0x4607fc31 │ │ │ │ svclt 0x0000e7da │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb9584c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r6], r8 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x460c461e │ │ │ │ @@ -47386,15 +47386,15 @@ │ │ │ │ @ instruction: 0xf8dc7803 │ │ │ │ @ instruction: 0xf8cdc000 │ │ │ │ @ instruction: 0xf04fc014 │ │ │ │ blcs 0x1c41678 │ │ │ │ stmdbge r1, {r3, r4, r8, r9, sl, fp, ip, sp, pc} │ │ │ │ blge 0x1726fc │ │ │ │ @ instruction: 0xf11a2210 │ │ │ │ - bllt 0x87e404 │ │ │ │ + bllt 0x87e314 │ │ │ │ eorvs r9, r3, r1, lsl #22 │ │ │ │ mrrcne 11, 0, r9, sl, cr3 │ │ │ │ bls 0x172730 │ │ │ │ mrrcne 0, 2, r6, r3, cr11 │ │ │ │ eorsvs fp, r2, r8, lsl pc │ │ │ │ blmi 0x53271c │ │ │ │ blls 0x19870c │ │ │ │ @@ -47404,22 +47404,22 @@ │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ stmdbge r1, {r4, r5, r6, r8, sl, fp, ip, sp, pc} │ │ │ │ blge 0x10a6c8 │ │ │ │ tstls r0, r0, lsl r2 │ │ │ │ @ instruction: 0xf11a9001 │ │ │ │ - stmdbls r0, {r0, r1, r3, r4, r5, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdbls r0, {r0, r1, r2, r3, r4, r5, r6, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ andcs fp, r3, r8, lsl #2 │ │ │ │ stmdals r1, {r0, r1, r5, r6, r7, r8, r9, sl, sp, lr, pc} │ │ │ │ andls r3, r1, r1 │ │ │ │ andcs lr, r1, pc, asr #15 │ │ │ │ ldrdcs lr, [r2], -sp │ │ │ │ vaba.s q15, , │ │ │ │ - svclt 0x0000fb87 │ │ │ │ + svclt 0x0000fb47 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfeb958f8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r5, r8, ror #31 │ │ │ │ movwcs r4, #2590 @ 0xa1e │ │ │ │ ldmdavs r2, {r0, r1, r2, r3, r4, r5, r8, fp, sp} │ │ │ │ @@ -47428,42 +47428,42 @@ │ │ │ │ strmi r3, [r3], -r8 │ │ │ │ ldmdbcs r0!, {r0, r1, r2, r3, r4, ip, lr, pc} │ │ │ │ stmdbcs lr!, {r0, r1, r2, r5, ip, lr, pc} │ │ │ │ bge 0xf27a0 │ │ │ │ andne pc, r8, sp, lsl #17 │ │ │ │ @ instruction: 0x46184611 │ │ │ │ vcgt.s32 d25, d6, d1 │ │ │ │ - blls 0xbd4d4 │ │ │ │ + blls 0xbd3d4 │ │ │ │ ldmdane r8, {r1, r9, sl, lr} │ │ │ │ @ instruction: 0xb1035c9b │ │ │ │ blmi 0x44a740 │ │ │ │ blls 0x1187a8 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ tstle r6, r0, lsl #6 │ │ │ │ tstcs r0, r5 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ vadd.f32 d27, d10, d0 │ │ │ │ - vmov.i32 d23, #0 @ 0x00000000 │ │ │ │ + vrshr.s64 d22, d0, #64 │ │ │ │ @ instruction: 0xe7e10232 │ │ │ │ andcc r7, r1, r2, lsl #16 │ │ │ │ sbcsle r2, sl, r0, lsl #20 │ │ │ │ andls lr, r1, r7, ror #15 │ │ │ │ - stc2 2, cr15, [sl], {102} @ 0x66 │ │ │ │ + mcrr2 2, 6, pc, sl, cr6 @ │ │ │ │ ldrmi r9, [r8], #-2817 @ 0xfffff4ff │ │ │ │ vabd.s q15, , │ │ │ │ - svclt 0x0000fb3f │ │ │ │ + svclt 0x0000faff │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb95988 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmdavs r3, {r3, r4, r5, r6, r7, r8, r9, sl, fp}^ │ │ │ │ stmdavs r3, {r0, r1, r3, r8, ip, sp, pc} │ │ │ │ @ instruction: 0x4618681b │ │ │ │ - @ instruction: 0xf806f0d2 │ │ │ │ + @ instruction: 0xffcaf0d1 │ │ │ │ mcrrne 11, 0, r4, r2, cr4 │ │ │ │ andcs fp, r0, r8, lsl #30 │ │ │ │ pop {r3, r4, r6, sl, sp, lr} │ │ │ │ @ instruction: 0xf0044008 │ │ │ │ svclt 0x0000b941 │ │ │ │ addseq r2, r7, r0, lsl #12 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ @@ -47479,15 +47479,15 @@ │ │ │ │ bl 0x17c954 │ │ │ │ stmdblt r6!, {r2, ip, sp, lr, pc} │ │ │ │ vadd.i8 d22, d2, d2 │ │ │ │ vsubw.s8 q11, q0, d0 │ │ │ │ movwls r0, #13205 @ 0x3395 │ │ │ │ ldmdavs r8, {r0, r4, fp, sp, lr}^ │ │ │ │ smlabteq r1, sp, r9, lr │ │ │ │ - blx 0xffcfacb4 │ │ │ │ + blx 0xfedfacb4 │ │ │ │ stmdbls r2, {r0, fp, ip, pc} │ │ │ │ svcvs 0x00926e02 │ │ │ │ blls 0x110648 │ │ │ │ svclt 0x0000e7e2 │ │ │ │ addseq r2, r7, r0, lsl #12 │ │ │ │ stmdblt r3!, {r0, r1, r6, fp, sp, lr} │ │ │ │ andcs r4, r0, #18432 @ 0x4800 │ │ │ │ @@ -47497,30 +47497,30 @@ │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00f0f8cc │ │ │ │ movwvs pc, #578 @ 0x242 @ │ │ │ │ orrseq pc, r5, #192, 4 │ │ │ │ addlt r6, r3, r2, lsl #16 │ │ │ │ ldmdavs r1, {r3, r4, r6, fp, sp, lr} │ │ │ │ smlabteq r0, sp, r9, lr │ │ │ │ - blx 0xff3facfc │ │ │ │ + blx 0xfe4facfc │ │ │ │ stmdbls r1, {fp, ip, pc} │ │ │ │ svcvs 0x009b6e03 │ │ │ │ blmi 0x1506b0 │ │ │ │ ldrbvs r2, [sl], #-512 @ 0xfffffe00 │ │ │ │ @ instruction: 0xf85db003 │ │ │ │ @ instruction: 0xf004eb04 │ │ │ │ svclt 0x0000b8e9 │ │ │ │ addseq r2, r7, r0, lsl #12 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb95a6c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8d00ff0 │ │ │ │ bicslt r5, r5, r4, ror r2 │ │ │ │ vfms.f32 d20, d14, d3 │ │ │ │ - mvnlt pc, r3, ror #19 │ │ │ │ + mvnlt pc, r3, lsr #19 │ │ │ │ blcs 0x59d10 │ │ │ │ stclvs 13, cr13, [r1], #112 @ 0x70 │ │ │ │ mcrreq 11, 0, lr, r3, cr3 │ │ │ │ strmi r2, [sl], -r0, lsl #6 │ │ │ │ movwcc lr, #12291 @ 0x3003 │ │ │ │ strbmi r3, [r3, #-524]! @ 0xfffffdf4 │ │ │ │ @ instruction: 0xf851d012 │ │ │ │ @@ -47542,32 +47542,32 @@ │ │ │ │ svceq 0x00b8f8cc │ │ │ │ addlt r4, ip, sp, ror #22 │ │ │ │ strmi r4, [ip], -r5, lsl #12 │ │ │ │ tstcs r1, r6, lsl r6 │ │ │ │ andcs r2, r0, r0, lsl r2 │ │ │ │ movwls r6, #47131 @ 0xb81b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ - cdp2 1, 5, cr15, cr12, cr6, {7} │ │ │ │ + cdp2 1, 2, cr15, cr0, cr6, {7} │ │ │ │ stccs 6, cr4, [r0], {7} │ │ │ │ tstcs r4, #102 @ 0x66 │ │ │ │ stmdami r6, {r0, r1, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ blcs 0x58994 │ │ │ │ adchi pc, r4, r0 │ │ │ │ cdpcs 8, 0, cr6, cr0, cr6, {3} │ │ │ │ adchi pc, r0, r0 │ │ │ │ blcs 0x5d1a4 │ │ │ │ @ instruction: 0x4630d07a │ │ │ │ - blx 0xfecfb2ba │ │ │ │ + blx 0x1cfb2ba │ │ │ │ @ instruction: 0x46024631 │ │ │ │ vmax.s32 d20, d6, d24 │ │ │ │ - stmdacs r0, {r0, r5, r6, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r5, sl, fp, ip, sp, lr, pc} │ │ │ │ stmiavs r2!, {r1, r2, r4, r5, r6, r8, ip, lr, pc}^ │ │ │ │ eorsle r2, ip, r0, lsl #20 │ │ │ │ andls r4, r3, #48, 12 @ 0x3000000 │ │ │ │ - blx 0xfe97b2d6 │ │ │ │ + blx 0x197b2d6 │ │ │ │ @ instruction: 0xf04f687e │ │ │ │ @ instruction: 0xf8cd0c00 │ │ │ │ mcrcs 0, 0, ip, cr0, cr4, {0} │ │ │ │ addshi pc, r5, r0, asr #32 │ │ │ │ strtmi r9, [r8], #-2563 @ 0xfffff5fd │ │ │ │ ldrmi r9, [r5], -r5 │ │ │ │ cmplt r3, #1245184 @ 0x130000 │ │ │ │ @@ -47586,15 +47586,15 @@ │ │ │ │ bge 0x2295ac │ │ │ │ mrc2 7, 2, pc, cr10, cr15, {7} │ │ │ │ stmdals r5, {r1, r2, ip, pc} │ │ │ │ @ instruction: 0xf7ff7869 │ │ │ │ stmdbge r6, {r0, r1, r3, r5, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ andcs r9, r1, #5 │ │ │ │ @ instruction: 0xf1e64638 │ │ │ │ - @ instruction: 0xf815ff73 │ │ │ │ + @ instruction: 0xf815ff37 │ │ │ │ blcs 0x4e5b4 │ │ │ │ stclvc 1, cr13, [r1], #-848 @ 0xfffffcb0 │ │ │ │ vrhadd.s8 d27, d2, d17 │ │ │ │ vsubw.s8 q11, q0, d0 │ │ │ │ ldmvs r9, {r0, r2, r4, r7, r8, r9} │ │ │ │ @ instruction: 0x46384b36 │ │ │ │ @ instruction: 0xf8837c22 │ │ │ │ @@ -47609,92 +47609,92 @@ │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ blcs 0x101f1b4 │ │ │ │ blcs 0x1372aa0 │ │ │ │ blge 0x1f2e10 │ │ │ │ stmdbge r5, {r4, r9, sp} │ │ │ │ - mcr2 1, 3, pc, cr2, cr10, {0} @ │ │ │ │ + mcr2 1, 1, pc, cr6, cr10, {0} @ │ │ │ │ strcs fp, [r0], #-504 @ 0xfffffe08 │ │ │ │ @ instruction: 0xf1e64638 │ │ │ │ - ldrb pc, [lr, r7, asr #29] @ │ │ │ │ + ldrb pc, [lr, fp, lsl #29] @ │ │ │ │ ldrtmi r4, [r0], -r9, lsr #12 │ │ │ │ - @ instruction: 0xff6ef265 │ │ │ │ + @ instruction: 0xff2ef265 │ │ │ │ addle r2, r8, r0, lsl #16 │ │ │ │ strbmi r3, [r4, #-1044] @ 0xfffffbec │ │ │ │ svcge 0x0070f47f │ │ │ │ svccs 0x00002400 │ │ │ │ ubfx sp, r1, #1, #14 │ │ │ │ ldr r9, [r2, r6]! │ │ │ │ @ instruction: 0xf88d7803 │ │ │ │ @ instruction: 0xe7ae3018 │ │ │ │ andscs sl, r0, #6144 @ 0x1800 │ │ │ │ @ instruction: 0xf11aa905 │ │ │ │ - stmdacs r0, {r0, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r2, r6, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ stmdavc r9!, {r0, r1, r2, r3, r4, r6, r7, r8, ip, lr, pc}^ │ │ │ │ str r9, [r4, r5, lsl #16]! │ │ │ │ mrc2 7, 2, pc, cr0, cr15, {7} │ │ │ │ str r9, [r8, r5]! │ │ │ │ - strbvc pc, [ip], #-1608 @ 0xfffff9b8 @ │ │ │ │ + strbvs pc, [ip], #1608 @ 0x648 @ │ │ │ │ strteq pc, [sp], #-704 @ 0xfffffd40 │ │ │ │ - teqpvc r8, r8, asr #12 @ p-variant is OBSOLETE │ │ │ │ + @ instruction: 0x61b8f648 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ @ instruction: 0xf44f4b0d │ │ │ │ andcs r7, r0, r2, ror r2 │ │ │ │ vshl.s8 d9, d0, d10 │ │ │ │ - vsub.f16 d31, d23, d9 │ │ │ │ - @ instruction: 0xf648f9c1 │ │ │ │ - vmls.i d23, d0, d0[6] │ │ │ │ + vsub.f16 , , │ │ │ │ + @ instruction: 0xf648f981 │ │ │ │ + vmls.i d22, d16, d0[6] │ │ │ │ @ instruction: 0xf648042d │ │ │ │ - vbic.i32 d23, #8 @ 0x00000008 │ │ │ │ + vsra.s64 d22, d24, #64 │ │ │ │ blmi 0x1bef3c │ │ │ │ rsbvc pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ strls r4, [r0], #-1632 @ 0xfffff9a0 │ │ │ │ - ldc2l 2, cr15, [r8, #-40]! @ 0xffffffd8 │ │ │ │ + ldc2 2, cr15, [ip, #-40]! @ 0xffffffd8 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ addseq r2, r7, r0, lsl #12 │ │ │ │ - eorseq sl, r2, r8, lsl r7 │ │ │ │ - eorseq sl, r2, ip, lsr #14 │ │ │ │ + mlaseq r2, r8, r6, sl │ │ │ │ + eorseq sl, r2, ip, lsr #13 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb95cac │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vmax.f32 q8, q9, q12 │ │ │ │ vaddhn.i16 d22, q0, q0 │ │ │ │ umulllt r0, r4, r5, r4 │ │ │ │ bllt 0x149cb44 │ │ │ │ rsbcs r4, r8, #32, 12 @ 0x2000000 │ │ │ │ andeq pc, r2, #192, 4 │ │ │ │ vrhadd.s32 d25, d5, d3 │ │ │ │ - movwcs lr, #7684 @ 0x1e04 │ │ │ │ + movwcs lr, #7620 @ 0x1dc4 │ │ │ │ @ instruction: 0xf5047023 │ │ │ │ stmdals r3, {sl, ip, sp} │ │ │ │ - stc2l 2, cr15, [sl], #-20 @ 0xffffffec │ │ │ │ + stc2 2, cr15, [lr], #-20 @ 0xffffffec │ │ │ │ eorcs r6, r0, r0, ror #10 │ │ │ │ andeq pc, r2, r0, asr #5 │ │ │ │ - @ instruction: 0xf950f1e8 │ │ │ │ + @ instruction: 0xf914f1e8 │ │ │ │ eorcs r6, r4, r0, lsr #11 │ │ │ │ andeq pc, r2, r0, asr #5 │ │ │ │ - @ instruction: 0xf94af1e8 │ │ │ │ + @ instruction: 0xf90ef1e8 │ │ │ │ @ instruction: 0xf7fd6420 │ │ │ │ strtvs pc, [r0], -r5, lsr #27 │ │ │ │ andeq pc, r7, r0 │ │ │ │ andlt r6, r4, r0, ror #11 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0xf648bd10 │ │ │ │ - vmvn.i32 , #786432 @ 0x000c0000 │ │ │ │ + @ instruction: 0xf2c064fc │ │ │ │ @ instruction: 0xf648042d │ │ │ │ - vbic.i32 d23, #8 @ 0x00000008 │ │ │ │ + vsra.s64 d22, d24, #64 │ │ │ │ blmi 0xfefdc │ │ │ │ andcs r2, r0, pc, lsr r2 │ │ │ │ vshl.s8 d9, d0, d10 │ │ │ │ - svclt 0x0000fd29 │ │ │ │ - eorseq sl, r2, r0, asr #14 │ │ │ │ + svclt 0x0000fced │ │ │ │ + eorseq sl, r2, r0, asr #13 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ strmi r2, [r4], -r0, lsl #20 │ │ │ │ @ instruction: 0xf101bfc2 │ │ │ │ @ instruction: 0x260037ff │ │ │ │ @@ -47718,47 +47718,47 @@ │ │ │ │ eorscc fp, r0, #148, 30 @ 0x250 │ │ │ │ sbcslt r3, r2, #1879048197 @ 0x70000005 │ │ │ │ ldmib r4, {r2, r3, r4, r5, r6, r8, r9, ip, sp, pc}^ │ │ │ │ mrrcne 1, 0, r3, r8, cr1 │ │ │ │ bicsle r4, r6, #136, 4 @ 0x80000008 │ │ │ │ mvnscc pc, pc, asr #32 │ │ │ │ vmax.s8 d4, d5, d16 │ │ │ │ - @ instruction: 0xf1b8fcb1 │ │ │ │ + @ instruction: 0xf1b8fc75 │ │ │ │ ldmible r7, {r0, r3, r8, r9, sl, fp}^ │ │ │ │ ldrdcc lr, [r1], -r4 │ │ │ │ subseq pc, r7, #8, 2 │ │ │ │ addmi r1, r1, #22784 @ 0x5900 │ │ │ │ @ instruction: 0xf04fd3d7 │ │ │ │ @ instruction: 0x462031ff │ │ │ │ - stc2 2, cr15, [r2], #20 │ │ │ │ + stc2l 2, cr15, [r6], #-20 @ 0xffffffec │ │ │ │ ldrhle r4, [r8, #45] @ 0x2d │ │ │ │ ldmib r4, {r2, r3, r5, r8, r9, ip, sp, pc}^ │ │ │ │ mrrcne 1, 0, r3, sl, cr1 │ │ │ │ eorle r4, r0, #-1610612728 @ 0xa0000008 │ │ │ │ rsbvs r6, r2, r1, lsr #16 │ │ │ │ strbpl r2, [sl], #512 @ 0x200 │ │ │ │ movwne lr, #2516 @ 0x9d4 │ │ │ │ andcs r5, r0, sl, asr #9 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ @ instruction: 0xf04f81f0 │ │ │ │ @ instruction: 0x462031ff │ │ │ │ - stc2 2, cr15, [r6], {5} │ │ │ │ + mcrr2 2, 0, pc, sl, cr5 @ │ │ │ │ svceq 0x0009f1b8 │ │ │ │ @ instruction: 0xf108bf94 │ │ │ │ @ instruction: 0xf1080230 │ │ │ │ @ instruction: 0xf04f0257 │ │ │ │ @ instruction: 0x462031ff │ │ │ │ - ldc2l 2, cr15, [sl], #-20 @ 0xffffffec │ │ │ │ + ldc2 2, cr15, [lr], #-20 @ 0xffffffec │ │ │ │ @ instruction: 0x4620e7d6 │ │ │ │ pop {r9, sp} │ │ │ │ @ instruction: 0xf04f41f0 │ │ │ │ vand , , │ │ │ │ - svclt 0x0000bc71 │ │ │ │ + svclt 0x0000bc35 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb95e40 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ blmi 0xb82be8 │ │ │ │ bcs 0x6ae54 │ │ │ │ movwls r6, #6171 @ 0x181b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ @@ -47781,15 +47781,15 @@ │ │ │ │ tstmi r9, #397312 @ 0x61000 │ │ │ │ bcs 0x1ab5c0 │ │ │ │ @ instruction: 0x460bbf98 │ │ │ │ @ instruction: 0xf10d2201 │ │ │ │ strtmi r0, [r8], -r3, lsl #2 │ │ │ │ @ instruction: 0xf88d3602 │ │ │ │ @ instruction: 0xf1e83003 │ │ │ │ - adcsmi pc, r4, #10420224 @ 0x9f0000 │ │ │ │ + adcsmi pc, r4, #6488064 @ 0x630000 │ │ │ │ @ instruction: 0xf816d010 │ │ │ │ @ instruction: 0xf1a22c02 │ │ │ │ blcs 0x27f980 │ │ │ │ @ instruction: 0x011bbf9c │ │ │ │ ldmible r4, {r0, r1, r3, r4, r6, r9, ip, sp, pc}^ │ │ │ │ movteq pc, #4514 @ 0x11a2 @ │ │ │ │ stmiale r8, {r0, r2, r8, r9, fp, sp}^ │ │ │ │ @@ -47799,15 +47799,15 @@ │ │ │ │ subsmi r9, sl, r1, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r2, r7, lsl #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ vmls.f16 , , q8 │ │ │ │ - svclt 0x0000f87f │ │ │ │ + svclt 0x0000f83f │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0090f8cc │ │ │ │ strcs fp, [r0], #-148 @ 0xffffff6c │ │ │ │ @ instruction: 0x46064b73 │ │ │ │ @@ -47817,24 +47817,24 @@ │ │ │ │ @ instruction: 0xf04f9313 │ │ │ │ teqlt r2, r0, lsl #6 │ │ │ │ ldrbcs pc, [r0, fp, asr #12] @ │ │ │ │ ldrcs pc, [r7, r0, asr #5] │ │ │ │ blcs 0x58e24 │ │ │ │ @ instruction: 0xf105d15b │ │ │ │ stclmi 8, cr3, [sl], #-1020 @ 0xfffffc04 │ │ │ │ - ldrvc pc, [r8, r8, asr #12]! │ │ │ │ + ldrvc pc, [r8, -r8, asr #12]! │ │ │ │ streq pc, [sp, -r0, asr #5]! │ │ │ │ @ instruction: 0x210044b0 │ │ │ │ @ instruction: 0xf1e86c20 │ │ │ │ - andcs pc, r1, #5439488 @ 0x530000 │ │ │ │ + andcs pc, r1, #1507328 @ 0x170000 │ │ │ │ stcvs 6, cr4, [r0], #-228 @ 0xffffff1c │ │ │ │ - @ instruction: 0xf84af1e8 │ │ │ │ + @ instruction: 0xf80ef1e8 │ │ │ │ strtmi r6, [sl], -r0, lsr #24 │ │ │ │ @ instruction: 0xf1e84631 │ │ │ │ - stccs 8, cr15, [r0, #-276] @ 0xfffffeec │ │ │ │ + stccs 8, cr15, [r0, #-36] @ 0xffffffdc │ │ │ │ mrcne 13, 3, sp, cr3, cr11, {1} │ │ │ │ @ instruction: 0xf8132200 │ │ │ │ strmi r1, [sl], #-3841 @ 0xfffff0ff │ │ │ │ mvnsle r4, r3, asr #10 │ │ │ │ movwne pc, #13250 @ 0x33c2 @ │ │ │ │ andeq pc, pc, #2 │ │ │ │ @ instruction: 0xf04f2b09 │ │ │ │ @@ -47843,15 +47843,15 @@ │ │ │ │ @ instruction: 0xf88d2a09 │ │ │ │ @ instruction: 0xf88d3001 │ │ │ │ svclt 0x00c81000 │ │ │ │ cmppeq r7, #-2147483648 @ p-variant is OBSOLETE @ 0x80000000 │ │ │ │ andcs sp, r3, #2432 @ 0x980 │ │ │ │ stcvs 6, cr4, [r0], #-420 @ 0xfffffe5c │ │ │ │ andcc pc, r2, sp, lsl #17 │ │ │ │ - @ instruction: 0xf822f1e8 │ │ │ │ + @ instruction: 0xffe6f1e7 │ │ │ │ ldmib r3, {r0, r1, r5, sl, fp, sp, lr}^ │ │ │ │ @ instruction: 0xf0020100 │ │ │ │ @ instruction: 0xf002ff5b │ │ │ │ stmdacs r0, {r0, r1, r6, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ blmi 0x12b30d4 │ │ │ │ blls 0x518e2c │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ @@ -47868,15 +47868,15 @@ │ │ │ │ vaba.s8 q15, , │ │ │ │ vorr.i32 d22, #3584 @ 0x00000e00 │ │ │ │ @ instruction: 0x469a2397 │ │ │ │ blcs 0x60e6c │ │ │ │ subcs sp, r5, #155 @ 0x9b │ │ │ │ stmdage r1, {r0, r5, r9, sl, lr} │ │ │ │ stmdaeq pc, {r2, ip, sp, lr, pc} @ │ │ │ │ - stcl 2, cr15, [r2], #-404 @ 0xfffffe6c │ │ │ │ + stc 2, cr15, [r2], #-404 @ 0xfffffe6c │ │ │ │ movwle r4, #41644 @ 0xa2ac │ │ │ │ svceq 0x0000f1b8 │ │ │ │ @ instruction: 0xf1b8d08f │ │ │ │ eorle r0, lr, pc, lsl #30 │ │ │ │ @ instruction: 0xf0043401 │ │ │ │ adcmi r0, ip, #983040 @ 0xf0000 │ │ │ │ @ instruction: 0xf1b8d2f4 │ │ │ │ @@ -47905,111 +47905,111 @@ │ │ │ │ @ instruction: 0x3000f8ba │ │ │ │ sbcle r2, r9, r0, lsl #22 │ │ │ │ cmppcs r0, #78643200 @ p-variant is OBSOLETE @ 0x4b00000 │ │ │ │ orrscs pc, r7, #192, 4 │ │ │ │ ldreq r6, [fp], #-2075 @ 0xfffff7e5 │ │ │ │ bge 0xb45a4 │ │ │ │ tstpeq pc, r4, lsr #32 @ p-variant is OBSOLETE │ │ │ │ - addsvc pc, r4, r8, asr #12 │ │ │ │ + andsvc pc, r4, r8, asr #12 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ - @ instruction: 0xf9def125 │ │ │ │ + @ instruction: 0xf9a2f125 │ │ │ │ vaba.s d30, d22, d24 │ │ │ │ - @ instruction: 0xf002ffa3 │ │ │ │ + @ instruction: 0xf002ff63 │ │ │ │ @ instruction: 0xf100030f │ │ │ │ blcs 0x281418 │ │ │ │ eoreq pc, lr, #79 @ 0x4f │ │ │ │ teqcc r0, #148, 30 @ 0x250 │ │ │ │ @ instruction: 0xe7d03357 │ │ │ │ subcs r2, r4, #32, 2 │ │ │ │ vadd.i32 d26, d5, d1 │ │ │ │ - strbmi lr, [r1], -r2, lsl #24 │ │ │ │ + strbmi lr, [r1], -r2, asr #23 │ │ │ │ cdpeq 0, 0, cr15, cr1, cr15, {2} │ │ │ │ ldceq 0, cr15, [r4], #-316 @ 0xfffffec4 │ │ │ │ subhi pc, r8, sp, lsl #17 │ │ │ │ svclt 0x0000e7af │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ addseq r2, r7, r0, lsl #12 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb960f4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf64b0ff8 │ │ │ │ vrsra.s64 q9, q0, #64 │ │ │ │ @ instruction: 0x46042397 │ │ │ │ stmdblt fp, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ vmax.s32 d20, d6, d16 │ │ │ │ - andcs pc, r0, #12255232 @ 0xbb0000 │ │ │ │ + andcs pc, r0, #8060928 @ 0x7b0000 │ │ │ │ strtmi r4, [r0], -r1, lsl #12 │ │ │ │ @ instruction: 0x4010e8bd │ │ │ │ mrclt 7, 7, APSR_nzcv, cr2, cr15, {7} │ │ │ │ msrvs CPSR_, #-1342177276 @ 0xb0000004 │ │ │ │ orrscs pc, r7, #192, 4 │ │ │ │ blcs 0x60f94 │ │ │ │ @ instruction: 0xf64bd0ee │ │ │ │ vorr.i32 q9, #0 @ 0x00000000 │ │ │ │ ldmdavs fp, {r0, r1, r2, r4, r7, r8, r9, sp} │ │ │ │ strble r0, [r7, #1051]! @ 0x41b │ │ │ │ @ instruction: 0xf6484621 │ │ │ │ - vshr.s64 d23, d28, #64 │ │ │ │ + vmvn.i32 d23, #12 @ 0x0000000c │ │ │ │ @ instruction: 0xf125002d │ │ │ │ - bfi pc, r1, #19, #13 @ │ │ │ │ + @ instruction: 0xe7dff955 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb96150 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf6480ff8 │ │ │ │ - vshr.s64 , q4, #64 │ │ │ │ + vmov.i32 , #8 @ 0x00000008 │ │ │ │ @ instruction: 0xf7ff002d │ │ │ │ @ instruction: 0xf648ffc5 │ │ │ │ - vshr.s64 , q6, #64 │ │ │ │ + vmov.i32 , #12 @ 0x0000000c │ │ │ │ @ instruction: 0xf120002d │ │ │ │ - andcs pc, r0, pc, asr #26 │ │ │ │ + andcs pc, r0, r3, lsl sp @ │ │ │ │ cdp2 0, 10, cr15, cr12, cr2, {0} │ │ │ │ ldmfd sp!, {sp} │ │ │ │ @ instruction: 0xf0024008 │ │ │ │ svclt 0x0000bf15 │ │ │ │ - rscsvc pc, ip, r8, asr #12 │ │ │ │ + rsbsvc pc, ip, r8, asr #12 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ svclt 0x00b0f7ff │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb96194 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46040ff8 │ │ │ │ stc2l 0, cr15, [r6, #12]! │ │ │ │ stmdavs r3!, {r3, r4, r5, r7, r8, ip, sp, pc}^ │ │ │ │ tstle ip, r1, lsl #22 │ │ │ │ ldmdavc fp, {r0, r1, r5, fp, sp, lr} │ │ │ │ andsle r2, r7, r3, ror #22 │ │ │ │ tstle r6, r3, ror fp │ │ │ │ - @ instruction: 0xff22f12d │ │ │ │ + cdp2 1, 14, cr15, cr6, cr13, {1} │ │ │ │ pop {r4, r5, r7, r8, ip, sp, pc} │ │ │ │ @ instruction: 0xf0034010 │ │ │ │ vmla.f32 d27, d9, d23 │ │ │ │ - vmla.i d21, d16, d0[3] │ │ │ │ + vmla.i d21, d0, d0[3] │ │ │ │ pop {r0, r1, r2, r3, r5} │ │ │ │ @ instruction: 0xf7ff4010 │ │ │ │ - vmax.f32 d27, d25, d13 │ │ │ │ - vaddl.s8 q8, d0, d12 │ │ │ │ + @ instruction: 0xf648bf8d │ │ │ │ + vaddl.s8 , d16, d12 │ │ │ │ @ instruction: 0xf7ff002d │ │ │ │ strb pc, [r0, r7, lsl #31]! @ │ │ │ │ - @ instruction: 0xff0ef12d │ │ │ │ + cdp2 1, 13, cr15, cr2, cr13, {1} │ │ │ │ mvnle r2, r0, lsl #16 │ │ │ │ - andseq pc, r0, r9, asr #4 │ │ │ │ + addsvc pc, r0, r8, asr #12 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ @ instruction: 0x4010e8bd │ │ │ │ svclt 0x007af7ff │ │ │ │ blcs 0x119108 │ │ │ │ ldrlt sp, [r0, #-323]! @ 0xfffffebd │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ addlt r6, r7, r3, lsl #16 │ │ │ │ bvs 0x690824 │ │ │ │ @ instruction: 0x4608691a │ │ │ │ andls r6, r4, #1523712 @ 0x174000 │ │ │ │ - vrhadd.s32 d25, d6, d5 │ │ │ │ - bls 0x17d0e8 │ │ │ │ + vrhadd.s32 d25, d5, d5 │ │ │ │ + bls 0x17efe8 │ │ │ │ andcs r0, r0, r3, asr #16 │ │ │ │ @ instruction: 0x41a84293 │ │ │ │ vcgt.s8 d29, d2, d18 │ │ │ │ vsubw.s8 q11, q0, d0 │ │ │ │ @ instruction: 0xf5030395 │ │ │ │ stmdbls r5, {r8, sl, ip, sp} │ │ │ │ stcvs 3, cr9, [r8, #16]! │ │ │ │ @@ -48018,27 +48018,27 @@ │ │ │ │ stcvs 4, cr2, [r9, #4]! │ │ │ │ ldmib r2, {r3, r4, r7, fp, sp, lr}^ │ │ │ │ strls r2, [r2], #-768 @ 0xfffffd00 │ │ │ │ strls r6, [r1], #-2124 @ 0xfffff7b4 │ │ │ │ tstls r0, r9, lsl #16 │ │ │ │ ldc2l 0, cr15, [sl, #-12] │ │ │ │ @ instruction: 0xf648b9b8 │ │ │ │ - vshr.s64 , q4, #64 │ │ │ │ + vmov.i32 , #8 @ 0x00000008 │ │ │ │ andlt r0, r7, sp, lsr #32 │ │ │ │ ldrhtmi lr, [r0], -sp │ │ │ │ svclt 0x003cf7ff │ │ │ │ - andeq pc, ip, r9, asr #4 │ │ │ │ + addvc pc, ip, r8, asr #12 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ pop {r0, r1, r2, ip, sp, pc} │ │ │ │ @ instruction: 0xf7ff4030 │ │ │ │ - vrecps.f32 d27, d9, d19 │ │ │ │ - vaddl.s8 q8, d0, d12 │ │ │ │ + @ instruction: 0xf648bf33 │ │ │ │ + vaddl.s8 , d16, d12 │ │ │ │ @ instruction: 0xf7ff002d │ │ │ │ - vmax.f32 d27, d9, d29 │ │ │ │ - vmov.i32 d16, #0 @ 0x00000000 │ │ │ │ + @ instruction: 0xf648bf2d │ │ │ │ + vshr.s64 d23, d0, #64 │ │ │ │ andlt r0, r7, sp, lsr #32 │ │ │ │ ldrhtmi lr, [r0], -sp │ │ │ │ svclt 0x0024f7ff │ │ │ │ blcs 0xd91b4 │ │ │ │ ldrlt sp, [r0, #-322]! @ 0xfffffebe │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ @@ -48050,76 +48050,76 @@ │ │ │ │ bl 0x1d8faf4 │ │ │ │ @ instruction: 0xd3260303 │ │ │ │ andvs pc, r0, #536870916 @ 0x20000004 │ │ │ │ addseq pc, r5, #192, 4 │ │ │ │ strcc pc, [r0], #-1282 @ 0xfffffafe │ │ │ │ andls r9, r4, #5 │ │ │ │ @ instruction: 0xf1e76da0 │ │ │ │ - blls 0x1beb0c │ │ │ │ + blls 0x1bea1c │ │ │ │ @ instruction: 0x6da19a04 │ │ │ │ ldmvs r0, {r0, r1, r3, r4, fp, sp, lr} │ │ │ │ movwcs lr, #2515 @ 0x9d3 │ │ │ │ stmdavs sp, {r1, r8, sl, ip, pc}^ │ │ │ │ stmdavs r9, {r0, r8, sl, ip, pc} │ │ │ │ @ instruction: 0xf0039100 │ │ │ │ ldmiblt r8, {r0, r3, r8, sl, fp, ip, sp, lr, pc}^ │ │ │ │ tsteq r5, #212, 18 @ 0x350000 │ │ │ │ andne lr, r0, #3457024 @ 0x34c000 │ │ │ │ ldc2 7, cr15, [r4, #-1020] @ 0xfffffc04 │ │ │ │ ldmdavs r8, {r0, r1, r5, r6, r8, sl, fp, sp, lr} │ │ │ │ pop {r0, r1, r2, ip, sp, pc} │ │ │ │ @ instruction: 0xf7ff4030 │ │ │ │ - vceq.f32 , , │ │ │ │ - vaddl.s8 q8, d0, d12 │ │ │ │ + @ instruction: 0xf648bee7 │ │ │ │ + vaddl.s8 , d16, d12 │ │ │ │ andlt r0, r7, sp, lsr #32 │ │ │ │ ldrhtmi lr, [r0], -sp │ │ │ │ mrclt 7, 6, APSR_nzcv, cr14, cr15, {7} │ │ │ │ - andeq pc, ip, r9, asr #4 │ │ │ │ + addvc pc, ip, r8, asr #12 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ mrclt 7, 6, APSR_nzcv, cr8, cr15, {7} │ │ │ │ - andseq pc, r0, r9, asr #4 │ │ │ │ + addsvc pc, r0, r8, asr #12 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ pop {r0, r1, r2, ip, sp, pc} │ │ │ │ @ instruction: 0xf7ff4030 │ │ │ │ svclt 0x0000becf │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb96358 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stcmi 15, cr0, [r7], {248} @ 0xf8 │ │ │ │ - tstpeq r4, r9, asr #4 @ p-variant is OBSOLETE │ │ │ │ + orrsvc pc, r4, r8, asr #12 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ vadd.f32 q3, q3, q8 │ │ │ │ - stclvs 8, cr15, [r3, #-436]! @ 0xfffffe4c │ │ │ │ + stclvs 8, cr15, [r3, #-196]! @ 0xffffff3c │ │ │ │ @ instruction: 0x4010e8bd │ │ │ │ @ instruction: 0xf7ff6818 │ │ │ │ svclt 0x0000beb9 │ │ │ │ addseq r2, r7, r0, lsl #12 │ │ │ │ svcmi 0x00f8e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ @ instruction: 0x46064fb0 │ │ │ │ vsubl.s8 q9, d0, d16 │ │ │ │ - vhsub.s8 d16, d9, d2 │ │ │ │ - vaddw.s8 q8, q0, d20 │ │ │ │ + @ instruction: 0xf6480202 │ │ │ │ + vaddw.s8 , q8, d20 │ │ │ │ ldclvs 1, cr0, [r8, #-180]! @ 0xffffff4c │ │ │ │ - @ instruction: 0xf850f206 │ │ │ │ + @ instruction: 0xf814f206 │ │ │ │ movweq pc, #33344 @ 0x8240 @ │ │ │ │ orrseq pc, r1, #192, 4 │ │ │ │ mcrvs 8, 0, r6, cr2, cr8, {0} │ │ │ │ @ instruction: 0x3094f8d2 │ │ │ │ @ instruction: 0xf0002b00 │ │ │ │ ldrmi r8, [r8, r7, lsr #3] │ │ │ │ ldclvs 3, cr11, [sp, #-288]! @ 0xfffffee0 │ │ │ │ @ instruction: 0xf0002d00 │ │ │ │ ldmib r5, {r0, r1, r2, r3, r4, r5, r6, r7, r8, pc}^ │ │ │ │ bl 0xfe937dd4 │ │ │ │ blcs 0x57fe0c │ │ │ │ cmnphi r8, r0, asr #4 @ p-variant is OBSOLETE │ │ │ │ - ldrteq pc, [r4], #-585 @ 0xfffffdb7 @ │ │ │ │ + ldrtvc pc, [r4], #1608 @ 0x648 @ │ │ │ │ strteq pc, [sp], #-704 @ 0xfffffd40 │ │ │ │ ldrdhi pc, [r0], -r5 │ │ │ │ stmdbeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ bl 0x272228 │ │ │ │ @ instruction: 0xf8480c0e │ │ │ │ @ instruction: 0xf8cc000e │ │ │ │ @ instruction: 0xf8cc300c │ │ │ │ @@ -48133,16 +48133,16 @@ │ │ │ │ @ instruction: 0xf0039003 │ │ │ │ msrlt SPSR_f, #43264 @ 0xa900 │ │ │ │ stccs 13, cr6, [r0, #-500] @ 0xfffffe0c │ │ │ │ mvnhi pc, r0 │ │ │ │ movw lr, #6613 @ 0x19d5 │ │ │ │ movweq lr, #60323 @ 0xeba3 │ │ │ │ vpadd.i8 d18, d0, d14 │ │ │ │ - vand d24, d25, d12 │ │ │ │ - vmls.i d16, d0, d0[3] │ │ │ │ + @ instruction: 0xf648819c │ │ │ │ + vmls.i d23, d16, d0[3] │ │ │ │ @ instruction: 0xf8d5042d │ │ │ │ @ instruction: 0xf04f8000 │ │ │ │ @ instruction: 0xcc0f0900 │ │ │ │ @ instruction: 0x0c0eeb08 │ │ │ │ andeq pc, lr, r8, asr #16 │ │ │ │ andne pc, r4, ip, asr #17 │ │ │ │ andcs pc, r8, ip, asr #17 │ │ │ │ @@ -48160,16 +48160,16 @@ │ │ │ │ @ instruction: 0xf8d3685b │ │ │ │ teqlt r3, #144, 4 │ │ │ │ stccs 13, cr6, [r0], {124} @ 0x7c │ │ │ │ @ instruction: 0x81a5f000 │ │ │ │ movw lr, #6612 @ 0x19d4 │ │ │ │ movweq lr, #60323 @ 0xeba3 │ │ │ │ vpadd.i8 d18, d0, d1 │ │ │ │ - vrhadd.s8 d24, d9, d16 │ │ │ │ - vmls.f d16, d0, d0[7] │ │ │ │ + @ instruction: 0xf6488120 │ │ │ │ + vmls.f d23, d16, d0[7] │ │ │ │ @ instruction: 0xf8d4052d │ │ │ │ @ instruction: 0xf04f8000 │ │ │ │ @ instruction: 0xcd0f0900 │ │ │ │ @ instruction: 0x0c0eeb08 │ │ │ │ andeq pc, lr, r8, asr #16 │ │ │ │ andcc pc, ip, ip, asr #17 │ │ │ │ andne pc, r4, ip, asr #17 │ │ │ │ @@ -48181,15 +48181,15 @@ │ │ │ │ ldclvs 0, cr9, [ip, #-12]! │ │ │ │ @ instruction: 0xf0002c00 │ │ │ │ ldmib r4, {r2, r3, r5, r6, r8, pc}^ │ │ │ │ bl 0xfe92fee8 │ │ │ │ blcs 0x43ff18 │ │ │ │ teqphi r4, r0, asr #4 @ p-variant is OBSOLETE │ │ │ │ ldrdhi pc, [r0], -r4 │ │ │ │ - streq pc, [r0, #585] @ 0x249 │ │ │ │ + streq pc, [r0, #-585] @ 0xfffffdb7 │ │ │ │ streq pc, [sp, #-704]! @ 0xfffffd40 │ │ │ │ stmdbeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ vmlaeq.f64 d14, d12, d8 │ │ │ │ @ instruction: 0xf848cd0f │ │ │ │ @ instruction: 0xf8ce000c │ │ │ │ @ instruction: 0xf8ce1004 │ │ │ │ @ instruction: 0xf8ce2008 │ │ │ │ @@ -48198,15 +48198,15 @@ │ │ │ │ @ instruction: 0xf8026063 │ │ │ │ ldclvs 0, cr9, [ip, #-12]! │ │ │ │ @ instruction: 0xf0002c00 │ │ │ │ ldmib r4, {r0, r1, r2, r3, r4, r5, r8, pc}^ │ │ │ │ bl 0xfe937f30 │ │ │ │ blcs 0x53ff68 │ │ │ │ rscshi pc, sl, r0, asr #4 │ │ │ │ - ldreq pc, [r4, #585] @ 0x249 │ │ │ │ + ldreq pc, [r4, #-585] @ 0xfffffdb7 │ │ │ │ streq pc, [sp, #-704]! @ 0xfffffd40 │ │ │ │ ldrdhi pc, [r0], -r4 │ │ │ │ stmdbeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ bl 0x272784 │ │ │ │ @ instruction: 0xf8480c0e │ │ │ │ @ instruction: 0xf8cc000e │ │ │ │ @ instruction: 0xf8cc1004 │ │ │ │ @@ -48218,15 +48218,15 @@ │ │ │ │ andls pc, r3, r2, lsl #16 │ │ │ │ stccs 13, cr6, [r0, #-500] @ 0xfffffe0c │ │ │ │ mrshi pc, (UNDEF: 6) @ │ │ │ │ movw lr, #6613 @ 0x19d5 │ │ │ │ movweq lr, #60323 @ 0xeba3 │ │ │ │ vpadd.i8 d18, d0, d6 │ │ │ │ vqadd.s8 q12, , q7 │ │ │ │ - vaddhn.i16 d16, q8, q14 │ │ │ │ + vaddhn.i16 d16, q0, q14 │ │ │ │ @ instruction: 0xf8d5042d │ │ │ │ @ instruction: 0xf04f8000 │ │ │ │ @ instruction: 0xcc0f0900 │ │ │ │ @ instruction: 0x0c0eeb08 │ │ │ │ andeq pc, lr, r8, asr #16 │ │ │ │ andcc pc, ip, ip, asr #17 │ │ │ │ andne pc, r4, ip, asr #17 │ │ │ │ @@ -48235,28 +48235,28 @@ │ │ │ │ andseq pc, r0, ip, asr #17 │ │ │ │ andscc pc, r4, ip, lsr #17 │ │ │ │ stmdavs sl!, {r0, r1, r3, r5, r6, fp, sp, lr} │ │ │ │ rsbvs r3, fp, r6, lsl r3 │ │ │ │ andls pc, r3, r2, lsl #16 │ │ │ │ cmnlt fp, r3, ror r8 │ │ │ │ vtst.8 d22, d9, d19 │ │ │ │ - vmla.f d16, d16, d0[1] │ │ │ │ + vmla.f d16, d0, d0[1] │ │ │ │ ldmdavs ip, {r0, r2, r3, r5, r8} │ │ │ │ vmax.s32 d20, d6, d16 │ │ │ │ - tstplt r0, sp, ror #21 @ p-variant is OBSOLETE │ │ │ │ + tstplt r0, sp, lsr #21 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf8872301 │ │ │ │ strtmi r3, [r0], -r8, asr #32 │ │ │ │ blx 0x147b3f0 │ │ │ │ stccs 13, cr6, [r0, #-500] @ 0xfffffe0c │ │ │ │ sbcshi pc, r3, r0 │ │ │ │ movwgt lr, #6613 @ 0x19d5 │ │ │ │ movweq lr, #52131 @ 0xcba3 │ │ │ │ vpadd.i8 d18, d0, d14 │ │ │ │ vhadd.s8 d24, d25, d12 │ │ │ │ - @ instruction: 0xf2c004d4 │ │ │ │ + vmov.i32 q8, #262144 @ 0x00040000 │ │ │ │ @ instruction: 0xf8d5042d │ │ │ │ @ instruction: 0xf04fe000 │ │ │ │ stcgt 8, cr0, [pc], {-0} │ │ │ │ streq lr, [ip], -lr, lsl #22 │ │ │ │ andeq pc, ip, lr, asr #16 │ │ │ │ adcsvs r6, r2, r1, ror r0 │ │ │ │ rscsvs ip, r3, r7, lsl #24 │ │ │ │ @@ -48266,15 +48266,15 @@ │ │ │ │ tstcc lr, #0, 6 │ │ │ │ @ instruction: 0xf802606b │ │ │ │ vhadd.s8 d24, d2, d3 │ │ │ │ @ instruction: 0xf2c058f4 │ │ │ │ @ instruction: 0xf8d80895 │ │ │ │ stmdacs r0, {} @ │ │ │ │ vqadd.s8 d13, d4, d28 │ │ │ │ - @ instruction: 0xf1b0f865 │ │ │ │ + @ instruction: 0xf1b0f829 │ │ │ │ @ instruction: 0xdd370900 │ │ │ │ ldrtmi r2, [r2], r0, lsl #12 │ │ │ │ svclt 0x0000e018 │ │ │ │ addseq r2, r7, r0, lsl #12 │ │ │ │ bl 0x3194dc │ │ │ │ ldrmi r0, [r0], #-773 @ 0xfffffcfb │ │ │ │ andle r4, r2, #152, 4 @ 0x80000009 │ │ │ │ @@ -48287,155 +48287,155 @@ │ │ │ │ strcc sl, [r1], -r5 │ │ │ │ @ instruction: 0xd01b45b1 │ │ │ │ @ instruction: 0xf8d86d7c │ │ │ │ @ instruction: 0xf8533000 │ │ │ │ orrlt fp, ip, #38 @ 0x26 │ │ │ │ svceq 0x0000f1bb │ │ │ │ ldrbmi sp, [r8], -lr, lsr #32 │ │ │ │ - ldc2l 2, cr15, [r4, #404]! @ 0x194 │ │ │ │ + ldc2 2, cr15, [r4, #404]! @ 0x194 │ │ │ │ ldmib r4, {r0, r2, r9, sl, lr}^ │ │ │ │ bne 0xfe7080a8 │ │ │ │ bicsle r4, r7, #152, 4 @ 0x80000009 │ │ │ │ mvnscc pc, #79 @ 0x4f │ │ │ │ @ instruction: 0x4620465a │ │ │ │ @ instruction: 0x36014619 │ │ │ │ - cdp2 2, 2, cr15, cr2, cr4, {0} │ │ │ │ + stc2l 2, cr15, [r6, #16]! │ │ │ │ strhle r4, [r3, #81]! @ 0x51 │ │ │ │ ldmdavs r8, {r0, r1, r3, r4, r5, r6, r8, sl, fp, sp, lr} │ │ │ │ svcmi 0x00f8e8bd │ │ │ │ ldclt 7, cr15, [r2, #-1020] @ 0xfffffc04 │ │ │ │ @ instruction: 0x46282315 │ │ │ │ mvnscc pc, pc, asr #32 │ │ │ │ - eorseq pc, r4, #-1879048188 @ 0x90000004 │ │ │ │ + adcsvc pc, r4, #72, 12 @ 0x4800000 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ - cdp2 2, 1, cr15, cr0, cr4, {0} │ │ │ │ + ldc2l 2, cr15, [r4, #16] │ │ │ │ tstcs r1, #162529280 @ 0x9b00000 │ │ │ │ @ instruction: 0xf04f4620 │ │ │ │ - vand , , │ │ │ │ - vmlal.s q8, d0, d0[7] │ │ │ │ + @ instruction: 0xf64831ff │ │ │ │ + vmlal.s , d16, d0[7] │ │ │ │ vhsub.s8 d0, d4, d29 │ │ │ │ - ldrbt pc, [r0], r5, lsl #28 @ │ │ │ │ + ldrbt pc, [r0], r9, asr #27 @ │ │ │ │ @ instruction: 0x46204659 │ │ │ │ rscscc pc, pc, #79 @ 0x4f │ │ │ │ - @ instruction: 0xff52f204 │ │ │ │ + @ instruction: 0xff16f204 │ │ │ │ @ instruction: 0x4659e7bd │ │ │ │ vmax.s32 d20, d4, d26 │ │ │ │ - sbfx lr, r6, #30, #19 │ │ │ │ + @ instruction: 0xe7b2ef16 │ │ │ │ ldrdeq pc, [ip], r2 │ │ │ │ tstcs lr, #90177536 @ 0x5600000 │ │ │ │ mvnscc pc, pc, asr #32 │ │ │ │ vmax.s8 d20, d9, d24 │ │ │ │ - vrshr.s64 q8, q2, #64 │ │ │ │ + vmov.i32 q8, #1024 @ 0x00000400 │ │ │ │ vhsub.s8 d0, d4, d29 │ │ │ │ - str pc, [r4, fp, ror #27] │ │ │ │ + str pc, [r4, pc, lsr #27] │ │ │ │ @ instruction: 0x46202314 │ │ │ │ mvnscc pc, pc, asr #32 │ │ │ │ - addseq pc, r4, #-1879048188 @ 0x90000004 │ │ │ │ + andseq pc, r4, #-1879048188 @ 0x90000004 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ - stc2l 2, cr15, [r0, #16]! │ │ │ │ + stc2 2, cr15, [r4, #16]! │ │ │ │ tstcs r6, #5767168 @ 0x580000 │ │ │ │ @ instruction: 0xf04f4628 │ │ │ │ vand , , │ │ │ │ - vsubl.s8 q8, d16, d28 │ │ │ │ + vsubl.s8 q8, d0, d28 │ │ │ │ vhsub.s8 d0, d4, d29 │ │ │ │ - @ instruction: 0xe735fdd5 │ │ │ │ + @ instruction: 0xe735fd99 │ │ │ │ @ instruction: 0x46202310 │ │ │ │ mvnscc pc, pc, asr #32 │ │ │ │ - addeq pc, r0, #-1879048188 @ 0x90000004 │ │ │ │ + andeq pc, r0, #-1879048188 @ 0x90000004 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ - stc2l 2, cr15, [sl, #16] │ │ │ │ + stc2 2, cr15, [lr, #16] │ │ │ │ tstcs lr, #227540992 @ 0xd900000 │ │ │ │ @ instruction: 0xf04f4628 │ │ │ │ - vand , , │ │ │ │ - vmlal.s q8, d0, d0[3] │ │ │ │ + @ instruction: 0xf64831ff │ │ │ │ + vmlal.s , d16, d0[3] │ │ │ │ vhsub.s8 d0, d4, d29 │ │ │ │ - @ instruction: 0xe67bfdbf │ │ │ │ + ldrbt pc, [fp], -r3, lsl #27 @ │ │ │ │ @ instruction: 0x46282216 │ │ │ │ - @ instruction: 0x01acf249 │ │ │ │ + msreq R12_fiq, r9 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - @ instruction: 0xff0af204 │ │ │ │ + cdp2 2, 12, cr15, cr14, cr4, {0} │ │ │ │ andscs lr, lr, #5767168 @ 0x580000 │ │ │ │ vmax.s8 d20, d9, d24 │ │ │ │ - vsra.s64 q8, q2, #64 │ │ │ │ + vorr.i32 q8, #4 @ 0x00000004 │ │ │ │ vrhadd.s8 d0, d4, d29 │ │ │ │ - strb pc, [r6, -r1, lsl #30] @ │ │ │ │ + strb pc, [r6, -r5, asr #29] @ │ │ │ │ @ instruction: 0x46202214 │ │ │ │ - orrseq pc, r4, r9, asr #4 │ │ │ │ + tstpeq r4, r9, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - cdp2 2, 15, cr15, cr8, cr4, {0} │ │ │ │ + cdp2 2, 11, cr15, cr12, cr4, {0} │ │ │ │ andscs lr, r0, #228589568 @ 0xda00000 │ │ │ │ vmax.s8 d20, d9, d16 │ │ │ │ - vaddw.s8 q8, q8, d0 │ │ │ │ + vaddw.s8 q8, q0, d0 │ │ │ │ vrhadd.s8 d0, d4, d29 │ │ │ │ - strt pc, [sl], pc, ror #29 │ │ │ │ + @ instruction: 0xe6aafeb3 │ │ │ │ @ instruction: 0x46282215 │ │ │ │ - teqpeq r4, r9, asr #4 @ p-variant is OBSOLETE │ │ │ │ + @ instruction: 0x71b4f648 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - cdp2 2, 14, cr15, cr6, cr4, {0} │ │ │ │ + cdp2 2, 10, cr15, cr10, cr4, {0} │ │ │ │ andscs lr, r1, #30408704 @ 0x1d00000 │ │ │ │ - vmax.s8 d20, d9, d16 │ │ │ │ - vmla.f d16, d0, d0[7] │ │ │ │ + @ instruction: 0xf6484620 │ │ │ │ + vmla.f d23, d16, d0[7] │ │ │ │ vrhadd.s8 d0, d4, d29 │ │ │ │ - @ instruction: 0xe674fedd │ │ │ │ + ldrbt pc, [r4], -r1, lsr #29 @ │ │ │ │ @ instruction: 0x4628221e │ │ │ │ - cmppeq ip, r9, asr #4 @ p-variant is OBSOLETE │ │ │ │ + bicvc pc, ip, r8, asr #12 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - cdp2 2, 13, cr15, cr4, cr4, {0} │ │ │ │ + cdp2 2, 9, cr15, cr8, cr4, {0} │ │ │ │ svclt 0x0000e63c │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ bl 0xfeb96808 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stcmi 15, cr0, [fp], {240} @ 0xf0 │ │ │ │ @ instruction: 0xf7d46d65 │ │ │ │ vmul.i8 , , │ │ │ │ - vrsra.s64 q8, q10, #64 │ │ │ │ + vbic.i32 q8, #1024 @ 0x00000400 │ │ │ │ strmi r0, [r2], -sp, lsr #6 │ │ │ │ - mvnseq pc, r9, asr #4 │ │ │ │ + cmnpeq ip, r9, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ vmax.s8 d4, d5, d24 │ │ │ │ - stclvs 14, cr15, [r3, #-52]! @ 0xffffffcc │ │ │ │ + stclvs 13, cr15, [r3, #-836]! @ 0xfffffcbc │ │ │ │ pop {r3, r4, fp, sp, lr} │ │ │ │ @ instruction: 0xf7ff4038 │ │ │ │ svclt 0x0000bc59 │ │ │ │ addseq r2, r7, r0, lsl #12 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb96848 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stcmi 15, cr0, [r7], {248} @ 0xf8 │ │ │ │ - orrcs pc, ip, r9, asr #4 │ │ │ │ + tstpcs ip, r9, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ stclvs 13, cr6, [r2, #384]! @ 0x180 │ │ │ │ - ldc2l 2, cr15, [r4, #20]! │ │ │ │ + ldc2 2, cr15, [r8, #20]! │ │ │ │ pop {r0, r1, r5, r6, r8, sl, fp, sp, lr} │ │ │ │ ldmdavs r8, {r4, lr} │ │ │ │ mcrrlt 7, 15, pc, r0, cr15 @ │ │ │ │ addseq r2, r7, r0, lsl #12 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb96878 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r6], {248} @ 0xf8 │ │ │ │ vhsub.s8 d18, d9, d1 │ │ │ │ - vorr.i32 d17, #8 @ 0x00000008 │ │ │ │ + vsra.s64 d16, d8, #64 │ │ │ │ stclvs 1, cr0, [r0, #-180]! @ 0xffffff4c │ │ │ │ - ldc2l 2, cr15, [ip, #20] │ │ │ │ + stc2 2, cr15, [r0, #20]! │ │ │ │ ldreq r6, [sl, r3, lsr #28] │ │ │ │ ldrbeq sp, [fp, -r7, lsl #8] │ │ │ │ stclvs 4, cr13, [r3, #-64]! @ 0xffffffc0 │ │ │ │ @ instruction: 0x4010e8bd │ │ │ │ @ instruction: 0xf7ff6818 │ │ │ │ stclvs 12, cr11, [r0, #-140]! @ 0xffffff74 │ │ │ │ vhsub.s8 d18, d9, d2 │ │ │ │ - vaddw.s8 , q0, d20 │ │ │ │ + vaddw.s8 q8, q8, d20 │ │ │ │ vrhadd.s8 d0, d5, d29 │ │ │ │ - mcrvs 13, 1, pc, cr3, cr15, {7} @ │ │ │ │ + cdpvs 13, 2, cr15, cr3, cr3, {6} │ │ │ │ strble r0, [lr, #1883]! @ 0x75b │ │ │ │ andcs r6, r4, #96, 26 @ 0x1800 │ │ │ │ - teqpne r0, r9, asr #4 @ p-variant is OBSOLETE │ │ │ │ + asrseq pc, r9, #4 @ │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - ldc2l 2, cr15, [r4, #20]! │ │ │ │ + ldc2 2, cr15, [r8, #20]! │ │ │ │ pop {r0, r1, r5, r6, r8, sl, fp, sp, lr} │ │ │ │ ldmdavs r8, {r4, lr} │ │ │ │ stclt 7, cr15, [sl], {255} @ 0xff │ │ │ │ addseq r2, r7, r0, lsl #12 │ │ │ │ ldmdblt r3!, {r0, r1, r6, fp, sp, lr} │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ @@ -48464,20 +48464,20 @@ │ │ │ │ @ instruction: 0xf7ff3401 │ │ │ │ stmdacs r0, {r0, r1, r6, r7, fp, ip, sp, lr, pc} │ │ │ │ strdcs sp, [r0], -r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - sbcpl pc, ip, r9, asr #4 │ │ │ │ + subpl pc, ip, r9, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ ldrhtmi lr, [r0], #-141 @ 0xffffff73 │ │ │ │ bllt 0xff07d768 │ │ │ │ - eorseq sl, r2, ip, asr r7 │ │ │ │ - mlaseq r2, r8, r7, sl │ │ │ │ + ldrsbteq sl, [r2], -ip │ │ │ │ + eorseq sl, r2, r8, lsl r7 │ │ │ │ ldmdblt r3!, {r0, r1, r6, fp, sp, lr} │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ ldrblt r4, [r0, #-1904]! @ 0xfffff890 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ @@ -48502,42 +48502,42 @@ │ │ │ │ @ instruction: 0xf7ff3401 │ │ │ │ stmdacs r0, {r0, r1, r2, r4, r5, r6, fp, ip, sp, lr, pc} │ │ │ │ strdcs sp, [r0], -r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - sbcpl pc, ip, r9, asr #4 │ │ │ │ + subpl pc, ip, r9, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ ldrhtmi lr, [r0], #-141 @ 0xffffff73 │ │ │ │ bllt 0x1d7d800 │ │ │ │ - eorseq sl, r2, ip, asr r7 │ │ │ │ - eorseq sl, r2, r0, asr #15 │ │ │ │ + ldrsbteq sl, [r2], -ip │ │ │ │ + eorseq sl, r2, r0, asr #14 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb96a14 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmdavs r3, {r3, r4, r5, r6, r7, r8, r9, sl, fp}^ │ │ │ │ tstle lr, r3, lsl #22 │ │ │ │ vadd.i8 d22, d2, d1 │ │ │ │ vaddl.s8 q11, d0, d0 │ │ │ │ bvs 0x2ffa80 │ │ │ │ stmdavs r0, {r1, r3, r8, fp, sp, lr}^ │ │ │ │ @ instruction: 0xf0036809 │ │ │ │ stmdacs r0, {r0, r1, r4, r6, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ eorcc sp, r6, r9, lsl #20 │ │ │ │ - vhadd.s8 d29, d9, d15 │ │ │ │ - vaddl.s8 q8, d0, d12 │ │ │ │ + @ instruction: 0xf648d00f │ │ │ │ + vaddl.s8 , d16, d12 │ │ │ │ pop {r0, r2, r3, r5} │ │ │ │ @ instruction: 0xf7ff4008 │ │ │ │ @ instruction: 0xf648bb4f │ │ │ │ - vshr.s64 , q4, #64 │ │ │ │ + vmov.i32 , #8 @ 0x00000008 │ │ │ │ pop {r0, r2, r3, r5} │ │ │ │ @ instruction: 0xf7ff4008 │ │ │ │ vqdmulh.s , , │ │ │ │ - vmla.i d21, d16, d0[3] │ │ │ │ + vmla.i d21, d0, d0[3] │ │ │ │ pop {r0, r1, r2, r3, r5} │ │ │ │ @ instruction: 0xf7ff4008 │ │ │ │ svclt 0x0000bb3f │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb96a78 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmdavs r3, {r3, r4, r5, r6, r7, r8, r9, sl, fp}^ │ │ │ │ @@ -48545,36 +48545,36 @@ │ │ │ │ vadd.i8 d22, d2, d1 │ │ │ │ vaddl.s8 q11, d0, d0 │ │ │ │ bvs 0x2ffae4 │ │ │ │ stmdavs r0, {r1, r3, r8, fp, sp, lr}^ │ │ │ │ @ instruction: 0xf0036809 │ │ │ │ stmdacs r0, {r0, r2, r3, r5, r6, r8, fp, ip, sp, lr, pc} │ │ │ │ eorcc sp, r6, r9, lsl #20 │ │ │ │ - vhadd.s8 d29, d9, d15 │ │ │ │ - vaddl.s8 q8, d0, d12 │ │ │ │ + @ instruction: 0xf648d00f │ │ │ │ + vaddl.s8 , d16, d12 │ │ │ │ pop {r0, r2, r3, r5} │ │ │ │ @ instruction: 0xf7ff4008 │ │ │ │ @ instruction: 0xf648bb1d │ │ │ │ - vshr.s64 , q4, #64 │ │ │ │ + vmov.i32 , #8 @ 0x00000008 │ │ │ │ pop {r0, r2, r3, r5} │ │ │ │ @ instruction: 0xf7ff4008 │ │ │ │ vpadd.i8 d27, d9, d5 │ │ │ │ - vmla.i d21, d16, d0[3] │ │ │ │ + vmla.i d21, d0, d0[3] │ │ │ │ pop {r0, r1, r2, r3, r5} │ │ │ │ @ instruction: 0xf7ff4008 │ │ │ │ svclt 0x0000bb0d │ │ │ │ orrslt r6, fp, r3, asr #16 │ │ │ │ stmdavs r3, {r0, r2, r3, r9, fp, lr} │ │ │ │ mrcvs 8, 0, r6, cr3, cr9, {0} │ │ │ │ movweq lr, #14897 @ 0x3a31 │ │ │ │ @ instruction: 0xf648d106 │ │ │ │ - vshr.s64 , q4, #64 │ │ │ │ + vmov.i32 , #8 @ 0x00000008 │ │ │ │ ldrbvs r0, [r1, #45] @ 0x2d │ │ │ │ blt 0xfff7d8f0 │ │ │ │ - andeq pc, ip, r9, asr #4 │ │ │ │ + addvc pc, ip, r8, asr #12 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ blt 0xffdfd8fc │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x00004770 │ │ │ │ addseq r2, r7, r0, lsl #12 │ │ │ │ @@ -48586,19 +48586,19 @@ │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r8, #-0] │ │ │ │ andcs r6, r8, #196608 @ 0x30000 │ │ │ │ ldmdavs r8, {r1, r2, r8, fp, lr} │ │ │ │ @ instruction: 0xffc6f7fe │ │ │ │ mvnsle r2, r0, lsl #16 │ │ │ │ - sbcpl pc, ip, r9, asr #4 │ │ │ │ + subpl pc, ip, r9, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ @ instruction: 0x4008e8bd │ │ │ │ blt 0xff37d950 │ │ │ │ - eorseq sl, r2, ip, ror #17 │ │ │ │ + eorseq sl, r2, ip, ror #16 │ │ │ │ vldrvs d20, [fp, #-8] │ │ │ │ @ instruction: 0xf7ff6818 │ │ │ │ svclt 0x0000bac5 │ │ │ │ addseq r2, r7, r0, lsl #12 │ │ │ │ rsble r2, sl, r0, lsl #20 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @@ -48638,37 +48638,37 @@ │ │ │ │ addmi r1, sl, #23040 @ 0x5a00 │ │ │ │ rsbvs sp, r2, r3, lsl r2 │ │ │ │ ldrbpl r6, [r5], #2082 @ 0x822 │ │ │ │ movwcs lr, #2516 @ 0x9d4 │ │ │ │ andls pc, r3, r2, lsl #16 │ │ │ │ @ instruction: 0xf04fe7d4 │ │ │ │ @ instruction: 0x462031ff │ │ │ │ - stc2 2, cr15, [r0, #16] │ │ │ │ + stc2l 2, cr15, [r4, #-16] │ │ │ │ rsbscs lr, sp, #54001664 @ 0x3380000 │ │ │ │ mvnscc pc, pc, asr #32 │ │ │ │ vmax.s8 d4, d4, d16 │ │ │ │ - @ instruction: 0x462afd79 │ │ │ │ + @ instruction: 0x462afd3d │ │ │ │ mvnscc pc, pc, asr #32 │ │ │ │ vmax.s8 d4, d4, d16 │ │ │ │ - @ instruction: 0xe7c1fd73 │ │ │ │ + @ instruction: 0xe7c1fd37 │ │ │ │ @ instruction: 0xf04f227d │ │ │ │ @ instruction: 0x462031ff │ │ │ │ - stc2l 2, cr15, [ip, #-16]! │ │ │ │ + ldc2 2, cr15, [r0, #-16]! │ │ │ │ ldrdcs lr, [r0], -r8 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ svcmi 0x00f8e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ blcs 0xd9b70 │ │ │ │ addshi pc, r3, r0, asr #4 │ │ │ │ svcmi 0x00944606 │ │ │ │ - @ instruction: 0xf8eaf26d │ │ │ │ + @ instruction: 0xf8aaf26d │ │ │ │ ldcvs 1, cr11, [ip, #-640]! @ 0xfffffd80 │ │ │ │ @ instruction: 0xf3402c00 │ │ │ │ ldclvs 0, cr8, [sp], #640 @ 0x280 │ │ │ │ strbeq lr, [r4], #-2820 @ 0xfffff4fc │ │ │ │ strtmi r2, [sl], -r0, lsl #6 │ │ │ │ andcc lr, ip, #3 │ │ │ │ @ instruction: 0xf000429c │ │ │ │ @@ -48686,133 +48686,133 @@ │ │ │ │ vtst.8 d22, d0, d18 │ │ │ │ vsubw.s8 q8, q0, d8 │ │ │ │ @ instruction: 0xf8d20391 │ │ │ │ ldmdavs ip, {pc} │ │ │ │ rsbs fp, r4, r4, lsr #18 │ │ │ │ rsbsmi pc, r4, #212, 16 @ 0xd40000 │ │ │ │ rsbsle r2, r0, r0, lsl #24 │ │ │ │ - @ instruction: 0xf8b6f26d │ │ │ │ + @ instruction: 0xf876f26d │ │ │ │ addsmi r6, r8, #2818048 @ 0x2b0000 │ │ │ │ teqcs sl, r6 @ │ │ │ │ vmax.s32 q10, q2, q0 │ │ │ │ - bl 0xfe87f4a4 │ │ │ │ + bl 0xfe87f3a4 │ │ │ │ vmla.i8 d16, d9, d8 │ │ │ │ - vbic.i32 d17, #12 @ 0x0000000c │ │ │ │ + vsra.s64 d16, d28, #64 │ │ │ │ strbmi r0, [r0], -sp, lsr #2 │ │ │ │ vmax.s32 q10, , q5 │ │ │ │ - stmdacs r0, {r0, r3, r4, r5, r6, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r3, r4, r5, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf8d4d06b │ │ │ │ @ instruction: 0xf8d33268 │ │ │ │ @ instruction: 0xf1bbb004 │ │ │ │ @ instruction: 0xf0000f00 │ │ │ │ ldmdavs sp, {r1, r2, r3, r6, r7, pc} │ │ │ │ and r2, r3, r0, lsl #8 │ │ │ │ ldrbmi r3, [ip, #-1296] @ 0xfffffaf0 │ │ │ │ sbchi pc, r7, r0 │ │ │ │ ldrdge pc, [ip], -r5 │ │ │ │ strbmi r4, [r0], -sl, asr #12 │ │ │ │ @ instruction: 0xf8da3401 │ │ │ │ vhadd.s32 d17, d5, d0 │ │ │ │ - stmdacs r0, {r0, r1, r2, r3, r4, r6, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r1, r2, r3, r4, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf8dad1f0 │ │ │ │ @ instruction: 0xf1b88004 │ │ │ │ @ instruction: 0xf0000f00 │ │ │ │ ldmdavs r4!, {r1, r2, r4, r5, r7, pc} │ │ │ │ vmax.s32 q10, , q0 │ │ │ │ - stmdbvs r5!, {r0, r1, r2, r3, r4, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdbvs r5!, {r0, r1, r2, r3, r4, r6, r9, fp, ip, sp, lr, pc} │ │ │ │ vhsub.s8 d4, d16, d5 │ │ │ │ bvs 0x91fe08 │ │ │ │ vsubl.s8 q9, d0, d13 │ │ │ │ blne 0x114035c │ │ │ │ strtmi r4, [r8], #659 @ 0x293 │ │ │ │ ldrmi fp, [r3], -r8, lsr #30 │ │ │ │ @ instruction: 0x461d6d78 │ │ │ │ stmdble sl!, {r2, r3, r4, r7, r9, lr} │ │ │ │ - tstpvs r0, r9, asr #12 @ p-variant is OBSOLETE │ │ │ │ + orrpl pc, r0, r9, asr #12 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - blx 0xfe5fc386 │ │ │ │ + blx 0x16fc386 │ │ │ │ @ instruction: 0x462a6d78 │ │ │ │ @ instruction: 0xf7ff4641 │ │ │ │ ldclvs 14, cr15, [fp, #-980]! @ 0xfffffc2c │ │ │ │ ldmib r3, {r0, r9, sp}^ │ │ │ │ ldmfd sp!, {r8} │ │ │ │ @ instruction: 0xf7ff4ff8 │ │ │ │ - vtst.8 d27, d25, d25 │ │ │ │ - vaddl.s8 q8, d0, d12 │ │ │ │ + @ instruction: 0xf648b8b9 │ │ │ │ + vaddl.s8 , d16, d12 │ │ │ │ pop {r0, r2, r3, r5} │ │ │ │ @ instruction: 0xf7ff4ff8 │ │ │ │ @ instruction: 0xf8d2b9a7 │ │ │ │ stmdacs r0, {r2, r3, r7} │ │ │ │ vrhadd.s8 d29, d25, d8 │ │ │ │ - vmla.i d21, d16, d0[3] │ │ │ │ + vmla.i d21, d0, d0[3] │ │ │ │ pop {r0, r1, r2, r3, r5} │ │ │ │ @ instruction: 0xf7ff4ff8 │ │ │ │ strcs fp, [r0], #-2459 @ 0xfffff665 │ │ │ │ strcs lr, [r0, #-1937] @ 0xfffff86f │ │ │ │ @ instruction: 0xf645e76f │ │ │ │ - vsra.s64 , q0, #64 │ │ │ │ + vorr.i32 , #0 @ 0x00000000 │ │ │ │ vand d0, d4, d18 │ │ │ │ - fldmdbxvs r8!, {d31-d83} @ Deprecated │ │ │ │ + fldmdbxvs r8!, {d31-d53} @ Deprecated │ │ │ │ strbmi r4, [r1], -r2, lsr #12 │ │ │ │ mcr2 7, 6, pc, cr10, cr15, {7} @ │ │ │ │ @ instruction: 0xf8d5e7d3 │ │ │ │ @ instruction: 0xf1b88008 │ │ │ │ @ instruction: 0xd1ae0f00 │ │ │ │ - rscscc pc, r5, sl, asr #12 │ │ │ │ + rsbscc pc, sp, sl, asr #12 │ │ │ │ eoreq pc, r3, r0, asr #5 │ │ │ │ - blx 0x1d7c386 │ │ │ │ + blx 0xe7c386 │ │ │ │ subcs r4, r7, r1, lsl #13 │ │ │ │ - @ instruction: 0xff96f1fa │ │ │ │ + @ instruction: 0xff5af1fa │ │ │ │ vhsub.s8 q9, , │ │ │ │ - vmla.f d17, d0, d0[2] │ │ │ │ + vmla.f d16, d16, d0[2] │ │ │ │ @ instruction: 0xf7d0012d │ │ │ │ @ instruction: 0x4601eabe │ │ │ │ @ instruction: 0xf1e64648 │ │ │ │ - cdpvs 14, 2, cr15, cr3, cr7, {1} │ │ │ │ + cdpvs 13, 2, cr15, cr3, cr11, {7} │ │ │ │ @ instruction: 0x3090f8d3 │ │ │ │ strtmi fp, [r0], -r3, ror #2 │ │ │ │ @ instruction: 0x46014798 │ │ │ │ - addsne pc, r0, r9, asr #4 │ │ │ │ + andsne pc, r0, r9, asr #4 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ - stc2l 1, cr15, [r8, #-1000]! @ 0xfffffc18 │ │ │ │ + stc2 1, cr15, [ip, #-1000]! @ 0xfffffc18 │ │ │ │ strbmi r4, [r8], -r1, lsl #12 │ │ │ │ - cdp2 1, 1, cr15, cr6, cr6, {7} │ │ │ │ + ldc2l 1, cr15, [sl, #920] @ 0x398 │ │ │ │ rsbcc pc, r8, #212, 16 @ 0xd40000 │ │ │ │ - bne 0xfef7c558 │ │ │ │ + bne 0xf7c558 │ │ │ │ beq 0xbbc738 │ │ │ │ stmdaeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ orrslt r6, r2, sl, asr r8 │ │ │ │ @ instruction: 0x4650681b │ │ │ │ movwne lr, #35587 @ 0x8b03 │ │ │ │ stmdaeq r1, {r3, r8, ip, sp, lr, pc} │ │ │ │ ldmdavs r9, {r0, r1, r3, r4, r6, r7, fp, sp, lr} │ │ │ │ - ldc2l 1, cr15, [r0, #-1000] @ 0xfffffc18 │ │ │ │ + ldc2 1, cr15, [r4, #-1000] @ 0xfffffc18 │ │ │ │ strbmi r4, [r8], -r1, lsl #12 │ │ │ │ - ldc2l 1, cr15, [lr, #920]! @ 0x398 │ │ │ │ + stc2l 1, cr15, [r2, #920] @ 0x398 │ │ │ │ rsbcc pc, r8, #212, 16 @ 0xd40000 │ │ │ │ ldrmi r6, [r0, #2138] @ 0x85a │ │ │ │ andcs sp, sl, ip, ror #7 │ │ │ │ - @ instruction: 0xff5af1fa │ │ │ │ - movsne pc, #-1879048188 @ 0x90000004 │ │ │ │ + @ instruction: 0xff1ef1fa │ │ │ │ + teqpne r0, #-1879048188 @ p-variant is OBSOLETE @ 0x90000004 │ │ │ │ msreq CPSR_fsc, #192, 4 │ │ │ │ blgt 0x111480 │ │ │ │ subsvs r6, r1, r0, lsl r0 │ │ │ │ ldrmi r4, [r1], -r8, asr #12 │ │ │ │ tsthi r3, fp, lsl r8 │ │ │ │ - stc2l 1, cr15, [r8, #920]! @ 0x398 │ │ │ │ + stc2 1, cr15, [ip, #920]! @ 0x398 │ │ │ │ strbmi r2, [r8], -r0, lsl #2 │ │ │ │ - stc2l 1, cr15, [r4, #920]! @ 0x398 │ │ │ │ + stc2 1, cr15, [r8, #920]! @ 0x398 │ │ │ │ ldrdne pc, [r0], -r9 │ │ │ │ vhadd.s8 d2, d3, d0 │ │ │ │ - strmi pc, [r3], -r9, lsl #19 │ │ │ │ + strmi pc, [r3], -sp, asr #18 │ │ │ │ adcvs r4, fp, r8, asr #12 │ │ │ │ - blx 0xff27c43e │ │ │ │ + blx 0xfe37c43e │ │ │ │ ldrdhi pc, [r8], -r5 │ │ │ │ vabd.s8 q15, , │ │ │ │ - vshr.s64 , q2, #64 │ │ │ │ + vmov.i32 , #4 @ 0x00000004 │ │ │ │ pop {r0, r2, r3, r5} │ │ │ │ @ instruction: 0xf7ff4ff8 │ │ │ │ svclt 0x0000b919 │ │ │ │ addseq r2, r7, r0, lsl #12 │ │ │ │ bmi 0x66c404 │ │ │ │ blcs 0x5b114 │ │ │ │ strlt sp, [r0, #-3365] @ 0xfffff2db │ │ │ │ @@ -48844,27 +48844,27 @@ │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vrecps.f32 q8, q8, q8 │ │ │ │ vsubw.s8 q8, q0, d8 │ │ │ │ ldmdavs ip, {r0, r4, r7, r8, r9} │ │ │ │ strmi fp, [r5], -ip, asr #2 │ │ │ │ @ instruction: 0xf8d4e002 │ │ │ │ @ instruction: 0xb1244274 │ │ │ │ - @ instruction: 0xff7af26c │ │ │ │ + @ instruction: 0xff3af26c │ │ │ │ addmi r6, r3, #2818048 @ 0x2b0000 │ │ │ │ @ instruction: 0x4620d1f7 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r8, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ bl 0xfeb96f68 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vrecps.f32 q8, q8, q8 │ │ │ │ vsubw.s8 q8, q0, d8 │ │ │ │ ldmdavs fp, {r0, r4, r7, r8, r9} │ │ │ │ vmin.s32 d20, d12, d13 │ │ │ │ - mvnlt pc, r3, ror #30 │ │ │ │ + mvnlt pc, r3, lsr #30 │ │ │ │ vldrvs s8, [r3, #-80] @ 0xffffffb0 │ │ │ │ vstmdble r2!, {d2-d1} │ │ │ │ bl 0x11b0d0 │ │ │ │ movwcs r0, #3139 @ 0xc43 │ │ │ │ and r4, r3, sl, lsl #12 │ │ │ │ andcc r3, ip, #201326592 @ 0xc000000 │ │ │ │ andsle r4, r8, r3, ror #10 │ │ │ │ @@ -48902,32 +48902,32 @@ │ │ │ │ eorcs pc, r3, r0, asr r8 @ │ │ │ │ addsmi r3, r6, #201326592 @ 0xc000000 │ │ │ │ strdlt sp, [r5, r7] │ │ │ │ cmnlt r3, fp, lsr #18 │ │ │ │ movweq pc, #33344 @ 0x8240 @ │ │ │ │ orrseq pc, r1, #192, 4 │ │ │ │ cmplt r4, ip, lsl r8 │ │ │ │ - @ instruction: 0xff06f26c │ │ │ │ + cdp2 2, 12, cr15, cr6, cr12, {3} │ │ │ │ addsmi r6, r8, #2818048 @ 0x2b0000 │ │ │ │ @ instruction: 0xf8d4d004 │ │ │ │ stccs 2, cr4, [r0], {116} @ 0x74 │ │ │ │ strcs sp, [r0], #-502 @ 0xfffffe0a │ │ │ │ tstcs r0, r0, lsr #12 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ vmla.f32 , q0, q8 │ │ │ │ vsubw.s8 q8, q0, d8 │ │ │ │ ldmdavs ip, {r0, r4, r7, r8, r9} │ │ │ │ ldrb fp, [r0, r4, lsr #18]! │ │ │ │ rsbsmi pc, r4, #212, 16 @ 0xd40000 │ │ │ │ rscle r2, ip, r0, lsl #24 │ │ │ │ @ instruction: 0xf0d04620 │ │ │ │ - addmi pc, r5, #48896 @ 0xbf00 │ │ │ │ + addmi pc, r5, #33536 @ 0x8300 │ │ │ │ vorr , q14, q11 │ │ │ │ - movtlt pc, #3813 @ 0xee5 @ │ │ │ │ + movtlt pc, #3749 @ 0xea5 @ │ │ │ │ vldrvs d4, [sp, #-88] @ 0xffffffa8 │ │ │ │ stcle 13, cr2, [r0, #-0] │ │ │ │ ldrdgt pc, [ip], #-131 @ 0xffffff7d │ │ │ │ strbeq lr, [r5, #-2821] @ 0xfffff4fb │ │ │ │ strbtmi r2, [r2], -r0, lsl #6 │ │ │ │ andcc lr, ip, #2 │ │ │ │ andsle r4, r6, fp, lsr #5 │ │ │ │ @@ -48962,137 +48962,137 @@ │ │ │ │ ldc2 0, cr15, [r6, #-8] │ │ │ │ andlt fp, r2, r8, ror r1 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0xf648bd10 │ │ │ │ - vshr.s64 , q4, #64 │ │ │ │ + vmov.i32 , #8 @ 0x00000008 │ │ │ │ @ instruction: 0xf7fe002d │ │ │ │ ldmib sp, {r0, r1, r2, r3, r4, r6, r7, r8, r9, sl, fp, ip, sp, pc}^ │ │ │ │ @ instruction: 0xf7ff0100 │ │ │ │ @ instruction: 0x4603ff51 │ │ │ │ stmdavs r2!, {r3, r4, r7, r8, ip, sp, pc} │ │ │ │ bcs 0x191df88 │ │ │ │ bcs 0x1a33fbc │ │ │ │ vrhadd.s8 d29, d2, d13 │ │ │ │ vsubl.s8 q11, d0, d0 │ │ │ │ @ instruction: 0xf6480295 │ │ │ │ - vshr.s64 , q4, #64 │ │ │ │ + vmov.i32 , #8 @ 0x00000008 │ │ │ │ addsvs r0, r3, sp, lsr #32 │ │ │ │ pop {r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf7fe4010 │ │ │ │ - vmax.f32 , , │ │ │ │ - vaddl.s8 q8, d0, d12 │ │ │ │ + @ instruction: 0xf648bfc5 │ │ │ │ + vaddl.s8 , d16, d12 │ │ │ │ andlt r0, r2, sp, lsr #32 │ │ │ │ @ instruction: 0x4010e8bd │ │ │ │ svclt 0x00bcf7fe │ │ │ │ - andeq pc, ip, r9, asr #4 │ │ │ │ + addvc pc, ip, r8, asr #12 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ svclt 0x00b6f7fe │ │ │ │ andvs pc, r0, #536870916 @ 0x20000004 │ │ │ │ addseq pc, r5, #192, 4 │ │ │ │ - sbcsvc pc, r8, r8, asr #12 │ │ │ │ + subsvc pc, r8, r8, asr #12 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ ubfx r6, r3, #0, #2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb9719c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmdavs r3, {r3, r4, r5, r6, r7, r8, r9, sl, fp}^ │ │ │ │ stmdavs r3, {r0, r1, r7, r8, ip, sp, pc} │ │ │ │ bcs 0x11a014 │ │ │ │ ldmib r3, {r2, r3, ip, lr, pc}^ │ │ │ │ @ instruction: 0xf7ff0101 │ │ │ │ teqplt r8, r1, lsl pc @ p-variant is OBSOLETE │ │ │ │ - sbcsvc pc, r8, r8, asr #12 │ │ │ │ + subsvc pc, r8, r8, asr #12 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ @ instruction: 0x4008e8bd │ │ │ │ svclt 0x0092f7fe │ │ │ │ - andeq pc, ip, r9, asr #4 │ │ │ │ + addvc pc, ip, r8, asr #12 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ @ instruction: 0x4008e8bd │ │ │ │ svclt 0x008af7fe │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb971e0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [r5], -r0, ror #31 │ │ │ │ andcs fp, r0, r5, lsl #1 │ │ │ │ - @ instruction: 0xf9e0f204 │ │ │ │ + @ instruction: 0xf9a4f204 │ │ │ │ stmdavs fp!, {r2, r9, sl, lr}^ │ │ │ │ suble r2, r0, r0, lsl #22 │ │ │ │ ldmdavs sl, {r0, r1, r3, r5, fp, sp, lr} │ │ │ │ eorsle r2, ip, r3, lsl #20 │ │ │ │ ldrdeq lr, [r1, -r3] │ │ │ │ mcr2 7, 7, pc, cr8, cr15, {7} @ │ │ │ │ stmdacs r0, {r0, r2, r9, sl, lr} │ │ │ │ @ instruction: 0xf12cd03b │ │ │ │ - bmi 0x107fbb0 │ │ │ │ + bmi 0x107fac0 │ │ │ │ umaalcc pc, r8, r2, r8 @ │ │ │ │ cmple r0, r0, lsl #22 │ │ │ │ sbceq pc, ip, #13959168 @ 0xd50000 │ │ │ │ - mvnne pc, r9, asr #4 │ │ │ │ + msrne (UNDEF: 96), r9 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - bicsne pc, r8, #-1879048188 @ 0x90000004 │ │ │ │ + cmppne r8, #-1879048188 @ p-variant is OBSOLETE @ 0x90000004 │ │ │ │ msreq CPSR_fsc, #192, 4 │ │ │ │ sbccs pc, r0, #13959168 @ 0xd50000 │ │ │ │ svclt 0x00082800 │ │ │ │ vmax.s8 d20, d9, d11 │ │ │ │ - vsra.s64 , q10, #64 │ │ │ │ + vbic.i32 , #4 @ 0x00000004 │ │ │ │ strtmi r0, [r0], -sp, lsr #2 │ │ │ │ - @ instruction: 0xf900f205 │ │ │ │ + @ instruction: 0xf8c4f205 │ │ │ │ bicscs pc, r0, #78643200 @ 0x4b00000 │ │ │ │ orrscs pc, r7, #192, 4 │ │ │ │ ldmdavs fp, {r0, r5, fp, sp, lr} │ │ │ │ cmple r6, r0, lsl #22 │ │ │ │ stmdavs r2!, {r1, r2, r3, r5, r8, r9, fp, lr}^ │ │ │ │ ldclvs 6, cr4, [r8, #-116] @ 0xffffff8c │ │ │ │ stc2l 7, cr15, [sl, #-1016]! @ 0xfffffc08 │ │ │ │ ldmdavs r8, {r0, r1, r3, r5, r6, r8, sl, fp, sp, lr} │ │ │ │ @ instruction: 0xff40f7fe │ │ │ │ strtmi r2, [r0], -r1, lsl #2 │ │ │ │ pop {r0, r2, ip, sp, pc} │ │ │ │ vqadd.s8 d4, d3, d16 │ │ │ │ - vmax.f32 , , │ │ │ │ - vaddl.s8 q8, d0, d12 │ │ │ │ + @ instruction: 0xf648bf29 │ │ │ │ + vaddl.s8 , d16, d12 │ │ │ │ @ instruction: 0xf7fe002d │ │ │ │ stccs 15, cr15, [r0], {51} @ 0x33 │ │ │ │ strdlt sp, [r5], -r0 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ ldcvs 13, cr11, [r3, #-192] @ 0xffffff40 │ │ │ │ @ instruction: 0xddbb2b01 │ │ │ │ @ instruction: 0xf0fd4628 │ │ │ │ - @ instruction: 0xf0fdffcb │ │ │ │ - ldrdls pc, [r3], -r1 │ │ │ │ + @ instruction: 0xf0fdff8f │ │ │ │ + mulls r3, r5, pc @ │ │ │ │ @ instruction: 0xf1004628 │ │ │ │ - @ instruction: 0xf8d5f98b │ │ │ │ + @ instruction: 0xf8d5f94f │ │ │ │ strmi r5, [r3], -ip, asr #5 │ │ │ │ - mvnne pc, r9, asr #4 │ │ │ │ + msrne (UNDEF: 96), r9 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - sbcsne pc, r8, r9, asr #4 │ │ │ │ + subsne pc, r8, r9, asr #4 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ vstrcs s18, [r0, #-12] │ │ │ │ @ instruction: 0x4601bf18 │ │ │ │ tstls r0, r0, lsr #12 │ │ │ │ - mvnne pc, r9, asr #4 │ │ │ │ + msrne (UNDEF: 104), r9 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - @ instruction: 0xf8b2f205 │ │ │ │ + @ instruction: 0xf876f205 │ │ │ │ vaba.s8 d30, d27, d16 │ │ │ │ vbic.i32 d22, #0 @ 0x00000000 │ │ │ │ ldmdahi fp, {r0, r1, r2, r4, r7, r8, r9, sp} │ │ │ │ adcsle r2, r1, r0, lsl #22 │ │ │ │ cmppcs r0, #78643200 @ p-variant is OBSOLETE @ 0x4b00000 │ │ │ │ orrscs pc, r7, #192, 4 │ │ │ │ ldreq r6, [fp], #-2075 @ 0xfffff7e5 │ │ │ │ vrshl.s8 d29, d26, d25 │ │ │ │ - vaddl.s8 q9, d0, d0 │ │ │ │ + vaddl.s8 , d16, d0 │ │ │ │ @ instruction: 0xf124002d │ │ │ │ - stmdavs r1!, {r0, r2, r3, r5, r7, fp, ip, sp, lr, pc} │ │ │ │ + stmdavs r1!, {r0, r4, r5, r6, fp, ip, sp, lr, pc} │ │ │ │ svclt 0x0000e7a2 │ │ │ │ addseq r2, r7, r0, lsl #12 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b8f8cc │ │ │ │ umulllt r4, r9, r7, fp │ │ │ │ @@ -49110,15 +49110,15 @@ │ │ │ │ stmdavs r2, {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ vcgt.s8 d19, d0, d5 │ │ │ │ vqdmlal.s q8, d0, d8 │ │ │ │ ldmdavs r2, {r0, r4, r7, r8, fp} │ │ │ │ movwcs lr, #14797 @ 0x39cd │ │ │ │ stc2l 0, cr15, [r6], #8 │ │ │ │ - ldc2l 1, cr15, [r6], #1000 @ 0x3e8 │ │ │ │ + ldc2 1, cr15, [sl], #1000 @ 0x3e8 │ │ │ │ @ instruction: 0xf8d94604 │ │ │ │ mrscs r3, (UNDEF: 1) │ │ │ │ @ instruction: 0xf8d3b133 │ │ │ │ strtpl r2, [r1], #704 @ 0x2c0 │ │ │ │ rsbscc pc, r4, #13828096 @ 0xd30000 │ │ │ │ mvnsle r2, r0, lsl #22 │ │ │ │ ldmdavc pc, {r0, r1, r8, r9, fp, ip, pc} @ │ │ │ │ @@ -49163,33 +49163,33 @@ │ │ │ │ movwvs pc, #578 @ 0x242 @ │ │ │ │ orrseq pc, r5, #192, 4 │ │ │ │ andhi pc, r4, r3, asr #17 │ │ │ │ @ instruction: 0x46204b54 │ │ │ │ ldrbvs r9, [sl], #-2561 @ 0xfffff5ff │ │ │ │ ldc2 0, cr15, [lr], {2} │ │ │ │ @ instruction: 0xf1fa4620 │ │ │ │ - @ instruction: 0xe775fcd7 │ │ │ │ + @ instruction: 0xe775fc9b │ │ │ │ stc2 7, cr15, [r8, #1020] @ 0x3fc │ │ │ │ rscle r2, r5, r0, lsl #16 │ │ │ │ sbccc pc, r0, #208, 16 @ 0xd00000 │ │ │ │ bcs 0x975e4 │ │ │ │ strbtpl fp, [r5], #3842 @ 0xf02 │ │ │ │ strmi r3, [r0], r1, lsl #12 │ │ │ │ blx 0xffffe260 │ │ │ │ mvnsle r2, r0, lsl #16 │ │ │ │ vaba.s8 q15, q8, q4 │ │ │ │ - strmi pc, [r3], -r1, lsr #25 │ │ │ │ + strmi pc, [r3], -r1, ror #24 │ │ │ │ @ instruction: 0x46582210 │ │ │ │ ldmdavs fp, {r0, r1, r8, fp, sp, pc} │ │ │ │ eorpl pc, r5, r3, asr r8 @ │ │ │ │ @ instruction: 0xf119ab04 │ │ │ │ - @ instruction: 0x4603f95f │ │ │ │ + strmi pc, [r3], -r3, lsr #18 │ │ │ │ cmnle sl, r0, lsl #16 │ │ │ │ rsclt r9, sp, #4, 16 @ 0x40000 │ │ │ │ - blx 0xfe2fc5d4 │ │ │ │ + blx 0x13fc5d4 │ │ │ │ ldrdlt pc, [ip], -sp │ │ │ │ ldr r9, [r3, r1] │ │ │ │ @ instruction: 0xc014f8dd │ │ │ │ @ instruction: 0xf1bc4b3a │ │ │ │ suble r0, r8, r0, lsl #30 │ │ │ │ stmdacs r0, {r3, r4, r8, sl, fp, sp, lr} │ │ │ │ ldclvs 13, cr13, [r9], {105} @ 0x69 │ │ │ │ @@ -49203,50 +49203,50 @@ │ │ │ │ mulcc r4, fp, r8 │ │ │ │ @ instruction: 0xf8d9b1fb │ │ │ │ blcs 0x4c2d8 │ │ │ │ ldrmi sp, [sl], r2, lsr #1 │ │ │ │ @ instruction: 0xf8dae004 │ │ │ │ @ instruction: 0xf1baa274 │ │ │ │ addsle r0, fp, r0, lsl #30 │ │ │ │ - stc2 2, cr15, [ip], #432 @ 0x1b0 │ │ │ │ + stc2l 2, cr15, [ip], #-432 @ 0xfffffe50 │ │ │ │ ldrdcc pc, [r0], -fp │ │ │ │ @ instruction: 0xd1f44298 │ │ │ │ sbccc pc, r0, #14286848 @ 0xda0000 │ │ │ │ stclpl 6, cr4, [r2], #320 @ 0x140 │ │ │ │ svclt 0x00022a01 │ │ │ │ ldrbmi r5, [r0], r5, ror #9 │ │ │ │ @ instruction: 0xf7fe3601 │ │ │ │ strmi pc, [r2], pc, asr #18 │ │ │ │ mvnsle r2, r0, lsl #16 │ │ │ │ strtmi lr, [r0], -r6, lsl #15 │ │ │ │ - ldc2l 1, cr15, [r0], #-1000 @ 0xfffffc18 │ │ │ │ + ldc2 1, cr15, [r4], #-1000 @ 0xfffffc18 │ │ │ │ ldmdavs sl, {r0, r1, r3, r4, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r7, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ - vmax.f32 d27, d9, d4 │ │ │ │ - vaddl.s8 q8, d0, d12 │ │ │ │ + @ instruction: 0xf648bf04 │ │ │ │ + vaddl.s8 , d16, d12 │ │ │ │ tstle r6, sp, lsr #32 │ │ │ │ pop {r0, r3, ip, sp, pc} │ │ │ │ @ instruction: 0xf7fe4ff0 │ │ │ │ @ instruction: 0xf8d3bdd9 │ │ │ │ strb fp, [r5, ip, asr #32] │ │ │ │ @ instruction: 0xf1fa4620 │ │ │ │ - blmi 0x47f4ac │ │ │ │ + blmi 0x47f3bc │ │ │ │ blls 0x21a3b4 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ svclt 0x00040300 │ │ │ │ - sbcpl pc, ip, r9, asr #4 │ │ │ │ + subpl pc, ip, r9, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ vhadd.s , , q12 │ │ │ │ - @ instruction: 0xf113fd4b │ │ │ │ + @ instruction: 0xf113fd0b │ │ │ │ svclt 0x00180f16 │ │ │ │ svceq 0x0022f113 │ │ │ │ svclt 0x000c4620 │ │ │ │ strcs r2, [r0], #-1025 @ 0xfffffbff │ │ │ │ - mcrr2 1, 15, pc, r0, cr10 @ │ │ │ │ + stc2 1, cr15, [r4], {250} @ 0xfa │ │ │ │ rscle r2, r4, r0, lsl #24 │ │ │ │ strls lr, [r1, -ip, asr #15] │ │ │ │ movwcs lr, #1882 @ 0x75a │ │ │ │ @ instruction: 0xdeff791b │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ addseq r2, r7, r0, lsl #12 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -49263,30 +49263,30 @@ │ │ │ │ teqle pc, r0, lsl #26 │ │ │ │ sha1c.32 q11, q8, q11 │ │ │ │ vsubw.s8 q8, q0, d8 │ │ │ │ ldmdavs ip, {r0, r4, r7, r8, r9} │ │ │ │ ands fp, r0, ip, lsl r9 │ │ │ │ rsbsmi pc, r4, #212, 16 @ 0xd40000 │ │ │ │ vrhadd.s32 , q6, q14 │ │ │ │ - ldmdavs r3!, {r0, r2, r4, r5, sl, fp, ip, sp, lr, pc} │ │ │ │ + ldmdavs r3!, {r0, r2, r4, r5, r6, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xd1f74298 │ │ │ │ @ instruction: 0xf0024620 │ │ │ │ strtmi pc, [r0], -sp, lsr #24 │ │ │ │ @ instruction: 0xf8def7fe │ │ │ │ stmdacs r0, {r2, r9, sl, lr} │ │ │ │ movwcs sp, #502 @ 0x1f6 │ │ │ │ vorr d23, d12, d19 │ │ │ │ - adcmi pc, r8, #9472 @ 0x2500 │ │ │ │ + adcmi pc, r8, #234496 @ 0x39400 │ │ │ │ vhadd.s8 , q1, │ │ │ │ vaddhn.i16 d22, q0, q0 │ │ │ │ vqshl.s32 d16, d5, d28 │ │ │ │ - adcmi pc, r8, #7424 @ 0x1d00 │ │ │ │ + adcmi pc, r8, #226304 @ 0x37400 │ │ │ │ stmdavs r3!, {r0, r2, r4, r5, ip, lr, pc}^ │ │ │ │ eorsle r2, lr, r0, lsl #22 │ │ │ │ - sbcsvc pc, r8, r8, asr #12 │ │ │ │ + subsvc pc, r8, r8, asr #12 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ ldrhtmi lr, [r0], #-141 @ 0xffffff73 │ │ │ │ stcllt 7, cr15, [r4, #-1016]! @ 0xfffffc08 │ │ │ │ strcs r2, [r1, #-1] │ │ │ │ blx 0xfeefc434 │ │ │ │ andcs fp, r0, r0, asr #2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @@ -49299,16 +49299,16 @@ │ │ │ │ strtmi r2, [r2], -r0, lsl #6 │ │ │ │ andcc lr, ip, #2 │ │ │ │ mulle r6, r8, r2 │ │ │ │ eorne pc, r3, r4, asr r8 @ │ │ │ │ addmi r3, sp, #201326592 @ 0xc000000 │ │ │ │ @ instruction: 0x4616d1f7 │ │ │ │ strcs lr, [r0], -sp, lsr #15 │ │ │ │ - vabd.s8 d30, d25, d27 │ │ │ │ - vaddl.s8 q8, d0, d12 │ │ │ │ + @ instruction: 0xf648e7ab │ │ │ │ + vaddl.s8 , d16, d12 │ │ │ │ pop {r0, r2, r3, r5} │ │ │ │ @ instruction: 0xf7fe4070 │ │ │ │ @ instruction: 0xf7ffbd39 │ │ │ │ adcvs pc, r0, r1, ror ip @ │ │ │ │ vabd.s8 q15, q9, │ │ │ │ vaddhn.i16 d22, q0, q0 │ │ │ │ @ instruction: 0xf7ff0495 │ │ │ │ @@ -49318,24 +49318,24 @@ │ │ │ │ ldr pc, [fp, fp, asr #21]! │ │ │ │ addseq r2, r7, r0, lsl #12 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb976a8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r5, r0, ror #31 │ │ │ │ strmi r4, [sp], -r4, lsl #12 │ │ │ │ - eorscs pc, r0, r9, asr #4 │ │ │ │ + adcsne pc, r0, r9, asr #4 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ movwls r4, #13841 @ 0x3611 │ │ │ │ @ instruction: 0xf1fa9202 │ │ │ │ - eorvs pc, r5, r7, lsl r9 @ │ │ │ │ + ldrdvs pc, [r5], -fp @ │ │ │ │ @ instruction: 0xf1e59001 │ │ │ │ - stmdbls r1, {r0, r2, r5, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdbls r1, {r0, r3, r5, r6, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf1e66060 │ │ │ │ - @ instruction: 0xf1e5f9c1 │ │ │ │ - blls 0x27f958 │ │ │ │ + @ instruction: 0xf1e5f985 │ │ │ │ + blls 0x27f868 │ │ │ │ movweq lr, #10692 @ 0x29c4 │ │ │ │ blls 0x126cec │ │ │ │ adcvs r6, sl, fp, lsr #32 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ @@ -49346,27 +49346,27 @@ │ │ │ │ svceq 0x00ecf8cc │ │ │ │ blmi 0x4ec71c │ │ │ │ stmdavs r4, {r0, r2, r8, fp, sp, pc}^ │ │ │ │ movwls r6, #6171 @ 0x181b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ blcc 0x17e664 │ │ │ │ ldrmi r9, [r8], -r0, lsl #2 │ │ │ │ - mcr2 1, 4, pc, cr10, cr9, {7} @ │ │ │ │ + mcr2 1, 2, pc, cr14, cr9, {7} @ │ │ │ │ strtmi r4, [r0], -r1, lsl #12 │ │ │ │ - @ instruction: 0xf994f1e6 │ │ │ │ + @ instruction: 0xf958f1e6 │ │ │ │ ldmdavs sl, {r0, r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r1, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r3, sl, lsl #2 │ │ │ │ @ instruction: 0x4010e8bd │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ - mrrc2 2, 7, pc, r0, cr5 @ │ │ │ │ + ldc2 2, cr15, [r0], {117} @ 0x75 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb97764 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46040fd0 │ │ │ │ addlt r6, r7, r0, lsl #17 │ │ │ │ ldrmi r4, [r7], -sp, lsl #12 │ │ │ │ @@ -49375,100 +49375,100 @@ │ │ │ │ stmdavs r1, {r0, r2, r3, r4, r8, fp, ip, lr, pc} │ │ │ │ eorpl pc, r3, r1, asr #16 │ │ │ │ bl 0x11a90c │ │ │ │ mvnslt r0, r1, lsl #24 │ │ │ │ ldrtmi r9, [fp], -r2, lsl #4 │ │ │ │ strtmi r4, [r0], -sl, lsr #12 │ │ │ │ vmax.s8 d25, d9, d1 │ │ │ │ - vaddw.s8 q9, q8, d4 │ │ │ │ + vaddw.s8 q9, q0, d4 │ │ │ │ @ instruction: 0xf8cd012d │ │ │ │ @ instruction: 0xf7ffc000 │ │ │ │ andlt pc, r7, fp, lsr #31 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ mrrcne 13, 15, fp, r9, cr0 │ │ │ │ movwls r9, #16901 @ 0x4205 │ │ │ │ - @ instruction: 0xf854f1e6 │ │ │ │ + @ instruction: 0xf818f1e6 │ │ │ │ ldmib sp, {r5, r7, fp, sp, lr}^ │ │ │ │ ldrb r3, [r8, r4, lsl #4] │ │ │ │ @ instruction: 0x462a463b │ │ │ │ strls r4, [sp], -r0, lsr #12 │ │ │ │ - biccs pc, r4, r9, asr #4 │ │ │ │ + cmppcs r4, r9, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ eorsgt pc, r0, sp, asr #17 │ │ │ │ pop {r0, r1, r2, ip, sp, pc} │ │ │ │ @ instruction: 0xf7ff40f0 │ │ │ │ svclt 0x0000bf89 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ bl 0xfeb977f4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46050ff0 │ │ │ │ - mvnscs pc, r9, asr #4 │ │ │ │ + cmnpcs r8, r9, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ @ instruction: 0xf1e66840 │ │ │ │ - tstpcs r0, r7, lsr #18 @ p-variant is OBSOLETE │ │ │ │ + smlattcs r0, fp, r8, pc @ │ │ │ │ @ instruction: 0xf1e66868 │ │ │ │ - stmdavs fp!, {r0, r1, r5, r8, fp, ip, sp, lr, pc}^ │ │ │ │ + stmdavs fp!, {r0, r1, r2, r5, r6, r7, fp, ip, sp, lr, pc}^ │ │ │ │ andcs r6, r0, ip, lsr #16 │ │ │ │ vtst.8 d6, d2, d9 │ │ │ │ - rsbvs pc, r0, r7, asr #25 │ │ │ │ + rsbvs pc, r0, fp, lsl #25 │ │ │ │ stmdavs r3, {r3, r5, r6, fp, sp, lr}^ │ │ │ │ andle r2, fp, r2, lsl #22 │ │ │ │ stmdavs r3, {sl, sp} │ │ │ │ eoreq pc, r4, r3, asr r8 @ │ │ │ │ @ instruction: 0xf1fa3401 │ │ │ │ - stmdavs r8!, {r0, r5, r6, r7, r9, fp, ip, sp, lr, pc}^ │ │ │ │ + stmdavs r8!, {r0, r2, r5, r7, r9, fp, ip, sp, lr, pc}^ │ │ │ │ blcc 0xda748 │ │ │ │ ldmle r4!, {r0, r1, r5, r7, r9, lr}^ │ │ │ │ @ instruction: 0xf1e52101 │ │ │ │ - stmiavs sl!, {r0, r1, r2, r3, r4, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmiavs sl!, {r0, r1, r5, r6, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ tstcs r0, fp, lsr #16 │ │ │ │ tstvs sl, r2, asr r8 │ │ │ │ stmiavs r8!, {r2, r3, r5, fp, sp, lr} │ │ │ │ - @ instruction: 0xff16f1e5 │ │ │ │ + cdp2 1, 13, cr15, cr10, cr5, {7} │ │ │ │ andcs r6, r0, r0, ror #1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r8, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb97874 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf6420fe8 │ │ │ │ - @ instruction: 0xf2c04498 │ │ │ │ + vmov.i32 d20, #524288 @ 0x00080000 │ │ │ │ @ instruction: 0x46050434 │ │ │ │ stmdavs r0!, {r0, r1, r7, ip, sp, pc} │ │ │ │ ands fp, r1, r8, lsl r9 │ │ │ │ svceq 0x0014f854 │ │ │ │ @ instruction: 0x4629b170 │ │ │ │ - @ instruction: 0xf92ef264 │ │ │ │ + @ instruction: 0xf8eef264 │ │ │ │ mvnsle r2, r0, lsl #16 │ │ │ │ andlt r4, r3, r0, lsr #12 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - teqpvc r8, r8, asr #12 @ p-variant is OBSOLETE │ │ │ │ + @ instruction: 0x61b8f648 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ vqdmulh.s d20, d0, d2 │ │ │ │ andls r1, r0, sp, ror #5 │ │ │ │ - @ instruction: 0xff60f208 │ │ │ │ - eorseq sl, r2, ip, lsl #19 │ │ │ │ + @ instruction: 0xff24f208 │ │ │ │ + eorseq sl, r2, ip, lsl #18 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ blmi 0x9120dc │ │ │ │ addlt r2, r4, r1, lsl #2 │ │ │ │ strmi r2, [r8], -ip, lsl #4 │ │ │ │ movwls r6, #14363 @ 0x381b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ - @ instruction: 0xff60f1e4 │ │ │ │ + @ instruction: 0xff24f1e4 │ │ │ │ rsbcs pc, r8, #216, 16 @ 0xd80000 │ │ │ │ @ instruction: 0xb3224606 │ │ │ │ tstlt r3, #5439488 @ 0x530000 │ │ │ │ ldmdavs r5, {r8, r9, sl, sp} │ │ │ │ strne lr, [r7, #-2821] @ 0xfffff4fb │ │ │ │ ldmdbvs r9, {r0, r1, r3, r5, r6, r7, fp, sp, lr} │ │ │ │ @ instruction: 0xdd162900 │ │ │ │ @@ -49476,29 +49476,29 @@ │ │ │ │ andcs ip, r1, #2, 28 │ │ │ │ strbtmi r6, [r9], -fp, lsr #16 │ │ │ │ @ instruction: 0xf85e4630 │ │ │ │ strtmi lr, [r3], #-36 @ 0xffffffdc │ │ │ │ andgt pc, r8, sp, asr #17 │ │ │ │ stmib sp, {r0, sl, ip, sp}^ │ │ │ │ @ instruction: 0xf1e53e00 │ │ │ │ - stmiavs fp!, {r0, r1, r2, r3, r5, r7, fp, ip, sp, lr, pc}^ │ │ │ │ + stmiavs fp!, {r0, r1, r4, r5, r6, fp, ip, sp, lr, pc}^ │ │ │ │ adcmi r6, r2, #425984 @ 0x68000 │ │ │ │ @ instruction: 0xf8d8dceb │ │ │ │ ldmdavs r3, {r3, r5, r6, r9, sp}^ │ │ │ │ adcsmi r3, fp, #262144 @ 0x40000 │ │ │ │ blmi 0x2b6ab8 │ │ │ │ blls 0x11a7b0 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 56) │ │ │ │ andlt r4, r4, r0, lsr r6 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ vorn q12, , q8 │ │ │ │ - svclt 0x0000fb49 │ │ │ │ + svclt 0x0000fb09 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ mcrvs 5, 0, fp, cr3, cr0, {7} │ │ │ │ ldrsbtvs pc, [r4], r3 @ │ │ │ │ ldcle 2, cr4, [lr], {150} @ 0x96 │ │ │ │ rsbcc pc, r8, #208, 16 @ 0xd00000 │ │ │ │ ldmdavs r8, {r0, r2, r9, sl, lr}^ │ │ │ │ ldmdavs fp, {r4, r7, r8, ip, sp, pc} │ │ │ │ @@ -49525,17 +49525,17 @@ │ │ │ │ bl 0xfeb979d8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vmax.f32 q8, q9, q8 │ │ │ │ vabdl.s8 q11, d0, d0 │ │ │ │ @ instruction: 0xf5070795 │ │ │ │ addlt r3, r3, r0, lsl #12 │ │ │ │ @ instruction: 0xf12c68b8 │ │ │ │ - strdcs pc, [r0, -r7] │ │ │ │ + @ instruction: 0x2100fabb │ │ │ │ @ instruction: 0xf1e66db0 │ │ │ │ - ldmvs r8!, {r0, r1, r2, r3, r4, r5, r6, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ + ldmvs r8!, {r0, r1, r6, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf8d06db1 │ │ │ │ blcs 0x4d1c4 │ │ │ │ strcs sp, [r0, #-3355] @ 0xfffff2e5 │ │ │ │ strtmi r4, [r2], -ip, lsr #12 │ │ │ │ @ instruction: 0xffaef7ff │ │ │ │ strmi r6, [r5], #-3505 @ 0xfffff24f │ │ │ │ adcmi r6, fp, #4915200 @ 0x4b0000 │ │ │ │ @@ -49546,49 +49546,49 @@ │ │ │ │ stmdavs r9, {r4, r5, r6, r8, sl, fp, sp, lr} │ │ │ │ @ instruction: 0xf984f7fe │ │ │ │ ldmdavs r8, {r0, r1, r4, r5, r6, r8, sl, fp, sp, lr} │ │ │ │ pop {r0, r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf7fe40f0 │ │ │ │ andcs fp, r0, #89088 @ 0x15c00 │ │ │ │ vaba.s8 q15, , q9 │ │ │ │ - vsubl.s8 , d0, d4 │ │ │ │ + vsubl.s8 q9, d16, d4 │ │ │ │ @ instruction: 0xf648022d │ │ │ │ - vbic.i32 d23, #8 @ 0x00000008 │ │ │ │ + vsra.s64 d22, d24, #64 │ │ │ │ andls r0, r0, #1073741835 @ 0x4000000b │ │ │ │ blmi 0xc8858 │ │ │ │ subpl pc, r3, #64, 4 │ │ │ │ - cdp2 2, 9, cr15, cr2, cr8, {0} │ │ │ │ - eorseq sl, r2, r4, lsr #19 │ │ │ │ + cdp2 2, 5, cr15, cr6, cr8, {0} │ │ │ │ + eorseq sl, r2, r4, lsr #18 │ │ │ │ orrlt r6, r3, #4390912 @ 0x430000 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb97a70 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vrecps.f32 q8, q9, q8 │ │ │ │ vsubw.s8 q11, q0, d0 │ │ │ │ stmdavs r2, {r0, r2, r4, r7, r8, r9} │ │ │ │ strcc pc, [r0], #-1283 @ 0xfffffafd │ │ │ │ ldmvs r8, {r1, r7, ip, sp, pc} │ │ │ │ stcvs 8, cr6, [r1, #72]! @ 0x48 │ │ │ │ @ instruction: 0xff6ef7ff │ │ │ │ orrlt r4, r8, r2, lsl #12 │ │ │ │ stcvs 6, cr4, [r0, #68]! @ 0x44 │ │ │ │ @ instruction: 0xf1e69201 │ │ │ │ - ldmib r4, {r0, r2, r3, r5, r7, r9, fp, ip, sp, lr, pc}^ │ │ │ │ + ldmib r4, {r0, r4, r5, r6, r9, fp, ip, sp, lr, pc}^ │ │ │ │ bls 0x814f8 │ │ │ │ @ instruction: 0xf7fe6819 │ │ │ │ @ instruction: 0x6d63f947 │ │ │ │ andlt r6, r2, r8, lsl r8 │ │ │ │ @ instruction: 0x4010e8bd │ │ │ │ bllt 0x6fe8b0 │ │ │ │ - andseq pc, r0, r9, asr #4 │ │ │ │ + addsvc pc, r0, r8, asr #12 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ pop {r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf7fe4010 │ │ │ │ - vpadd.i8 d27, d9, d1 │ │ │ │ - vmov.i32 d16, #0 @ 0x00000000 │ │ │ │ + @ instruction: 0xf648bb11 │ │ │ │ + vshr.s64 d23, d0, #64 │ │ │ │ @ instruction: 0xf7fe002d │ │ │ │ svclt 0x0000bb0b │ │ │ │ mcrvs 5, 0, fp, cr3, cr0, {7} │ │ │ │ ldrsbtvs pc, [r4], r3 @ │ │ │ │ ldcle 2, cr4, [lr], {150} @ 0x96 │ │ │ │ rsbcc pc, r8, #208, 16 @ 0xd00000 │ │ │ │ ldmdavs r8, {r0, r2, r9, sl, lr}^ │ │ │ │ @@ -49620,18 +49620,18 @@ │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldcllt 12, cr0, [r8] │ │ │ │ strvs pc, [r0, -r2, asr #4] │ │ │ │ ldreq pc, [r5, r0, asr #5] │ │ │ │ @ instruction: 0xf5074604 │ │ │ │ ldmvs r8!, {r9, sl, ip, sp} │ │ │ │ - blx 0xe7ce20 │ │ │ │ + @ instruction: 0xf9fcf12c │ │ │ │ ldmdavs ip, {r0, r1, r5, fp, sp, lr} │ │ │ │ vmax.s32 d20, d4, d16 │ │ │ │ - stmdaeq r5, {r0, r2, r7, r8, r9, fp, ip, sp, lr, pc}^ │ │ │ │ + stmdaeq r5, {r0, r2, r6, r8, r9, fp, ip, sp, lr, pc}^ │ │ │ │ ldcvs 6, cr4, [r0, #132]! @ 0x84 │ │ │ │ @ instruction: 0xf7fe462a │ │ │ │ ldmvs r8!, {r0, r3, r4, r6, r8, fp, ip, sp, lr, pc} │ │ │ │ rsbscc pc, r0, #208, 16 @ 0xd00000 │ │ │ │ svclt 0x00182d00 │ │ │ │ vldrle d2, [r7, #-0] │ │ │ │ strcs r6, [r0], #-3507 @ 0xfffff24d │ │ │ │ @@ -49642,41 +49642,41 @@ │ │ │ │ streq pc, [r1], #-260 @ 0xfffffefc │ │ │ │ movwcs fp, #7956 @ 0x1f14 │ │ │ │ @ instruction: 0xf8d02300 │ │ │ │ addsmi r2, r4, #112, 4 │ │ │ │ movwcs fp, #4012 @ 0xfac │ │ │ │ movweq pc, #4099 @ 0x1003 @ │ │ │ │ mvnle r2, r0, lsl #22 │ │ │ │ - sbcsvc pc, r8, r8, asr #12 │ │ │ │ + subsvc pc, r8, r8, asr #12 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ ldrhtmi lr, [r8], #141 @ 0x8d │ │ │ │ blt 0xfe37e9cc │ │ │ │ blcs 0xdaae4 │ │ │ │ - vhadd.s8 d29, d9, d5 │ │ │ │ - vaddl.s8 q8, d0, d12 │ │ │ │ + @ instruction: 0xf648d005 │ │ │ │ + vaddl.s8 , d16, d12 │ │ │ │ @ instruction: 0xf7fe002d │ │ │ │ ldrlt fp, [r0, #-2691]! @ 0xfffff57d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ addlt r6, r3, r2, lsl #16 │ │ │ │ strvs pc, [r0], #-578 @ 0xfffffdbe │ │ │ │ ldreq pc, [r5], #704 @ 0x2c0 │ │ │ │ strcc pc, [r0, #-1284] @ 0xfffffafc │ │ │ │ andls r6, r1, r1, lsl r9 │ │ │ │ tstls r0, r8, lsl #12 │ │ │ │ - blx 0xefd3a2 │ │ │ │ + blx 0xffefd3a0 │ │ │ │ stmdaeq r2, {r8, fp, ip, pc}^ │ │ │ │ @ instruction: 0xf7fe6da8 │ │ │ │ blls 0xbee58 │ │ │ │ ldmdavs sl, {r5, r7, fp, sp, lr} │ │ │ │ ldmdavs r2, {r0, r1, r3, r5, r7, r8, sl, fp, sp, lr} │ │ │ │ @ instruction: 0xf7ff6819 │ │ │ │ @ instruction: 0xf648ff57 │ │ │ │ - vshr.s64 , q4, #64 │ │ │ │ + vmov.i32 , #8 @ 0x00000008 │ │ │ │ andlt r0, r3, sp, lsr #32 │ │ │ │ ldrhtmi lr, [r0], -sp │ │ │ │ blt 0x167ea34 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ @@ -49685,53 +49685,53 @@ │ │ │ │ movwls r6, #30747 @ 0x781b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ @ instruction: 0x3094f8d7 │ │ │ │ suble r2, r0, r0, lsl #22 │ │ │ │ @ instruction: 0x46054798 │ │ │ │ andscs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf1e44608 │ │ │ │ - pkhbtmi pc, r0, pc, lsl #27 @ │ │ │ │ + strmi pc, [r0], r3, ror #26 │ │ │ │ rsbeq pc, r8, #12976128 @ 0xc60000 │ │ │ │ @ instruction: 0xf642b1f5 │ │ │ │ - @ instruction: 0xf2c04498 │ │ │ │ + vmov.i32 d20, #524288 @ 0x00080000 │ │ │ │ stmdavs r0!, {r2, r4, r5, sl} │ │ │ │ eors fp, r1, r8, lsl r9 │ │ │ │ svceq 0x0014f854 │ │ │ │ @ instruction: 0x4629b370 │ │ │ │ - @ instruction: 0xff30f263 │ │ │ │ + cdp2 2, 15, cr15, cr0, cr3, {3} │ │ │ │ mvnsle r2, r0, lsl #16 │ │ │ │ ldrdcc pc, [r0], r7 │ │ │ │ andls r2, r3, r1, lsl #4 │ │ │ │ movwls sl, #18691 @ 0x4903 │ │ │ │ @ instruction: 0xf8d74640 │ │ │ │ movwls r3, #20612 @ 0x5084 │ │ │ │ @ instruction: 0xf1e49406 │ │ │ │ - stmdbvs r3!, {r0, r2, r3, r5, r6, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdbvs r3!, {r0, r4, r5, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ orrscc lr, fp, #3244032 @ 0x318000 │ │ │ │ ldrsbtcc pc, [r4], r7 @ │ │ │ │ stmib r6, {r0, r1, r3, r8, ip, sp, pc}^ │ │ │ │ blmi 0x44d930 │ │ │ │ blls 0x21ab30 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ tstle r7, r0, lsl #6 │ │ │ │ andcs fp, r0, r8 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf8d781f0 │ │ │ │ ldr r5, [sp, ip, lsl #1]! │ │ │ │ - teqpvc r8, r8, asr #12 @ p-variant is OBSOLETE │ │ │ │ + @ instruction: 0x61b8f648 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ vqdmulh.s d20, d0, d4 │ │ │ │ andls r1, r0, sp, ror #5 │ │ │ │ - stc2l 2, cr15, [r2, #-32] @ 0xffffffe0 │ │ │ │ - @ instruction: 0xf97af275 │ │ │ │ + stc2 2, cr15, [r6, #-32] @ 0xffffffe0 │ │ │ │ + @ instruction: 0xf93af275 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ - eorseq sl, r2, ip, lsl #19 │ │ │ │ + eorseq sl, r2, ip, lsl #18 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb97d14 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrmi r0, [r7], -r8, asr #31 │ │ │ │ addlt r4, r9, ip, lsr #20 │ │ │ │ ldmdavs r2, {r2, r9, sl, lr} │ │ │ │ @ instruction: 0xf04f9207 │ │ │ │ @@ -49754,112 +49754,112 @@ │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldcllt 12, cr0, [r0] │ │ │ │ rsbpl pc, ip, #212, 16 @ 0xd40000 │ │ │ │ tstls r3, r0, lsl r6 │ │ │ │ stmdbge r2, {r0, r9, sp} │ │ │ │ movwls r9, #4869 @ 0x1305 │ │ │ │ strls r9, [r2, #-1796] @ 0xfffff8fc │ │ │ │ - cdp2 1, 8, cr15, cr2, cr4, {7} │ │ │ │ + cdp2 1, 4, cr15, cr6, cr4, {7} │ │ │ │ @ instruction: 0xf8d49b01 │ │ │ │ ldmdbvs r9, {r2, r3, r5, r6, r9, sp} │ │ │ │ @ instruction: 0xf8c4440a │ │ │ │ cdpcs 2, 0, cr2, cr0, cr12, {3} │ │ │ │ adcsmi sp, r5, #219 @ 0xdb │ │ │ │ @ instruction: 0xf8c4bf08 │ │ │ │ sbcsle r2, r6, r0, ror r2 │ │ │ │ ldmdavs r1, {r1, r3, r9, fp, lr} │ │ │ │ subsmi r9, r1, r7, lsl #20 │ │ │ │ andeq pc, r0, #79 @ 0x4f │ │ │ │ ldmdavs r9, {r0, r1, r3, r8, ip, lr, pc}^ │ │ │ │ @ instruction: 0x462b4632 │ │ │ │ - eorcc pc, r8, r9, asr #4 │ │ │ │ + adccs pc, r8, r9, asr #4 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ pop {r0, r3, ip, sp, pc} │ │ │ │ @ instruction: 0xf11e40f0 │ │ │ │ - vmin.f16 d27, d5, d17 │ │ │ │ - svclt 0x0000f915 │ │ │ │ + @ instruction: 0xf275bee5 │ │ │ │ + svclt 0x0000f8d5 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb97ddc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46040ff8 │ │ │ │ @ instruction: 0xf8d02101 │ │ │ │ @ instruction: 0xf1e40268 │ │ │ │ - movwcs pc, #3615 @ 0xe1f @ │ │ │ │ + movwcs pc, #3555 @ 0xde3 @ │ │ │ │ orrscc lr, sl, #196, 18 @ 0x310000 │ │ │ │ rsbscc pc, r0, #196, 16 @ 0xc40000 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb97e10 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ blmi 0x504bb8 │ │ │ │ strmi fp, [ip], -r3, lsl #1 │ │ │ │ umaalcc pc, r8, r3, r8 @ │ │ │ │ mulls r1, r3, r1 │ │ │ │ - @ instruction: 0xf80ef26c │ │ │ │ + @ instruction: 0xffcef26b │ │ │ │ stmdals r1, {r0, r2, r9, sl, lr} │ │ │ │ - stc2l 0, cr15, [r0, #828]! @ 0x33c │ │ │ │ + stc2 0, cr15, [r4, #828]! @ 0x33c │ │ │ │ strmi r4, [r3], -sl, lsr #12 │ │ │ │ - msrcc (UNDEF: 104), r9 │ │ │ │ + mvncs pc, r9, asr #4 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ andlt r4, r3, r0, lsr #12 │ │ │ │ ldrhtmi lr, [r0], -sp │ │ │ │ - bllt 0xdfd458 │ │ │ │ - ldc2l 0, cr15, [r2, #828] @ 0x33c │ │ │ │ - asrsvs pc, r2, #4 @ │ │ │ │ + blt 0xffefd458 │ │ │ │ + ldc2 0, cr15, [r6, #828] @ 0x33c │ │ │ │ + teqpvs r0, r2, asr #4 @ p-variant is OBSOLETE │ │ │ │ teqpeq r1, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ strtmi r4, [r0], -r2, lsl #12 │ │ │ │ pop {r0, r1, ip, sp, pc} │ │ │ │ vqadd.s8 d4, d4, d16 │ │ │ │ - svclt 0x0000bb29 │ │ │ │ + svclt 0x0000baed │ │ │ │ addseq r2, r7, r0, lsl #12 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ bl 0xfeb97e70 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vrecps.f32 q8, q9, q8 │ │ │ │ vaddhn.i16 d22, q0, q0 │ │ │ │ @ instruction: 0xf5040495 │ │ │ │ @ instruction: 0xf8953500 │ │ │ │ stmdblt r3!, {r2, r5, r6, ip, sp} │ │ │ │ pop {r5, r6, fp, sp, lr} │ │ │ │ @ instruction: 0xf0014038 │ │ │ │ stclvs 15, cr11, [r8, #-860]! @ 0xfffffca4 │ │ │ │ vhsub.s8 d18, d9, d5 │ │ │ │ - vbic.i32 , #4 @ 0x00000004 │ │ │ │ + vsra.s64 q9, q10, #64 │ │ │ │ vrhadd.s8 d0, d4, d29 │ │ │ │ - stmdavs r0!, {r0, r1, r4, r6, r7, r9, fp, ip, sp, lr, pc}^ │ │ │ │ + stmdavs r0!, {r0, r1, r2, r4, r7, r9, fp, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf7ff6d69 │ │ │ │ stclvs 15, cr15, [r8, #-700]! @ 0xfffffd44 │ │ │ │ stmdavs r3, {r5, r8, ip, sp, pc}^ │ │ │ │ mrrcne 8, 8, r6, sl, cr1 │ │ │ │ tstle r0, #-1610612728 @ 0xa0000008 │ │ │ │ @ instruction: 0xf04f223b │ │ │ │ vand , , │ │ │ │ - stclvs 12, cr15, [fp, #-172]! @ 0xffffff54 │ │ │ │ + fstmdbxvs fp!, {d31-d149} @ Deprecated │ │ │ │ @ instruction: 0xf7fe6818 │ │ │ │ movwcs pc, #2321 @ 0x911 @ │ │ │ │ rsbcc pc, r4, r5, lsl #17 │ │ │ │ pop {r5, r6, fp, sp, lr} │ │ │ │ @ instruction: 0xf0014038 │ │ │ │ strhvs fp, [r2], #-243 @ 0xffffff0d │ │ │ │ stmdavs r2, {r0, r1, r3, r4, r5, r8, sp} │ │ │ │ ldrdcs r5, [r0, -r1] │ │ │ │ movwcs lr, #2512 @ 0x9d0 │ │ │ │ ubfx r5, r1, #9, #11 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb97ef4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ mrcmi 15, 1, r0, cr9, cr0, {7} │ │ │ │ - vmax.s8 d20, d9, d4 │ │ │ │ - vaddw.s8 q8, q0, d12 │ │ │ │ + @ instruction: 0xf6484604 │ │ │ │ + vaddw.s8 , q8, d12 │ │ │ │ ldclvs 1, cr0, [r0, #-180]! @ 0xffffff4c │ │ │ │ - blx 0xff2fd518 │ │ │ │ + blx 0xfe3fd518 │ │ │ │ blcs 0x5ae9c │ │ │ │ stmdavs r3!, {r3, r4, r6, ip, lr, pc} │ │ │ │ stccs 8, cr6, [r0], {28} │ │ │ │ ldcvs 0, cr13, [r0, #-360]! @ 0xfffffe98 │ │ │ │ ldclle 8, cr2, [r1, #-0] │ │ │ │ bl 0x5c0f8 │ │ │ │ movwcs r0, #64 @ 0x40 │ │ │ │ @@ -49871,30 +49871,30 @@ │ │ │ │ stccs 6, cr4, [r0, #-84] @ 0xffffffac │ │ │ │ vhadd.s8 , q0, q0 │ │ │ │ vsubw.s8 q8, q0, d8 │ │ │ │ ldmdavs ip, {r0, r4, r7, r8, r9} │ │ │ │ eors fp, r9, ip, lsl r9 │ │ │ │ rsbsmi pc, r4, #212, 16 @ 0xd40000 │ │ │ │ vcge.s32 d27, d27, d20 │ │ │ │ - stmdavs fp!, {r0, r2, r4, r5, r6, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdavs fp!, {r0, r2, r4, r5, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xd1f74298 │ │ │ │ @ instruction: 0x712b2301 │ │ │ │ movwvs pc, #578 @ 0x242 @ │ │ │ │ orrseq pc, r5, #192, 4 │ │ │ │ mlscs r4, r6, r8, pc @ │ │ │ │ strmi lr, [r1], #-2499 @ 0xfffff63d │ │ │ │ andcs fp, r0, r2, asr #18 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ andcs r6, r5, #112, 26 @ 0x1c00 │ │ │ │ - cmnpcc r4, r9, asr #4 @ p-variant is OBSOLETE │ │ │ │ + mvnscs pc, r9, asr #4 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - blx 0x167d5a8 │ │ │ │ + blx 0x77d5a8 │ │ │ │ ldclvs 6, cr4, [r1, #-128]! @ 0xffffff80 │ │ │ │ @ instruction: 0xff34f7ff │ │ │ │ @ instruction: 0xb1b86d70 │ │ │ │ ldrdcc lr, [r1, -r0] │ │ │ │ addmi r1, sl, #23040 @ 0x5a00 │ │ │ │ stmdavs r1, {r1, r4, r9, ip, lr, pc} │ │ │ │ eorscs r6, fp, #66 @ 0x42 │ │ │ │ @@ -49904,38 +49904,38 @@ │ │ │ │ rsbcc pc, r4, r6, lsl #17 │ │ │ │ pop {r0, r1, r4, r5, r6, r8, sl, fp, sp, lr} │ │ │ │ ldmdavs r8, {r4, r5, r6, lr} │ │ │ │ stmlt lr, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xe7b46cf5 │ │ │ │ @ instruction: 0xf04f223b │ │ │ │ vand , , │ │ │ │ - @ instruction: 0xe7eefb9d │ │ │ │ + strb pc, [lr, r1, ror #22]! @ │ │ │ │ addseq r2, r7, r0, lsl #12 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ bl 0xfeb97fec │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vrecps.f32 q8, q9, q8 │ │ │ │ vaddhn.i16 d22, q0, q0 │ │ │ │ stmiavs r3!, {r0, r2, r4, r7, sl}^ │ │ │ │ @ instruction: 0xf504b1e3 │ │ │ │ @ instruction: 0xf6493500 │ │ │ │ - vaddw.s8 q11, q0, d0 │ │ │ │ + vaddw.s8 , q8, d0 │ │ │ │ stclvs 1, cr0, [r8, #-188]! @ 0xffffff44 │ │ │ │ - blx 0x127d61c │ │ │ │ + blx 0x37d61c │ │ │ │ stmiavs r0!, {r0, r3, r5, r6, r8, sl, fp, sp, lr}^ │ │ │ │ mrc2 7, 7, pc, cr8, cr15, {7} │ │ │ │ ldmdavs r8, {r0, r1, r3, r5, r6, r8, sl, fp, sp, lr} │ │ │ │ @ instruction: 0xf866f7fe │ │ │ │ @ instruction: 0xf7fd68e0 │ │ │ │ rscvs pc, r0, pc, lsl sp @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r8, #-0] │ │ │ │ - sbcsvc pc, r0, r5, asr #12 │ │ │ │ + subsvc pc, r0, r5, asr #12 │ │ │ │ eorseq pc, r2, r0, asr #5 │ │ │ │ ldrhtmi lr, [r8], -sp │ │ │ │ ldmdalt r2, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb98050 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ @@ -49947,15 +49947,15 @@ │ │ │ │ andlt r4, r2, r0, lsr #12 │ │ │ │ @ instruction: 0x4010e8bd │ │ │ │ svclt 0x0000e7b6 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb98080 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vrsqrts.f32 q8, , q8 │ │ │ │ - mrcmi 14, 0, APSR_nzcv, cr12, cr13, {6} │ │ │ │ + mrcmi 14, 0, APSR_nzcv, cr12, cr13, {4} │ │ │ │ ldcvs 3, cr11, [r4, #-544]! @ 0xfffffde0 │ │ │ │ ldcle 12, cr2, [r0, #-0] │ │ │ │ bl 0x15c26c │ │ │ │ movwcs r0, #1092 @ 0x444 │ │ │ │ and r4, r2, sl, lsr #12 │ │ │ │ adcmi r3, r3, #12, 4 @ 0xc0000000 │ │ │ │ @ instruction: 0xf855d027 │ │ │ │ @@ -49963,20 +49963,20 @@ │ │ │ │ mvnsle r4, r8, lsl #5 │ │ │ │ vmin.s8 d20, d0, d5 │ │ │ │ vsubw.s8 q8, q0, d8 │ │ │ │ ldmdavs ip, {r0, r4, r7, r8, r9} │ │ │ │ and fp, r7, ip, lsl r9 │ │ │ │ rsbsmi pc, r4, #212, 16 @ 0xd40000 │ │ │ │ vrhadd.s32 d27, d11, d20 │ │ │ │ - stmdavs fp!, {r0, r2, r3, r4, r5, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdavs fp!, {r0, r2, r3, r4, r5, r6, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xd1f74298 │ │ │ │ vmla.f32 q11, , q8 │ │ │ │ - vaddw.s8 , q8, d4 │ │ │ │ + vaddw.s8 , q0, d4 │ │ │ │ vrhadd.s8 d0, d3, d29 │ │ │ │ - strtmi pc, [r0], -r1, ror #19 │ │ │ │ + strtmi pc, [r0], -r5, lsr #19 │ │ │ │ @ instruction: 0xf7ff6d71 │ │ │ │ ldclvs 14, cr15, [r3, #-580]! @ 0xfffffdbc │ │ │ │ ldrhtmi lr, [r0], #-141 @ 0xffffff73 │ │ │ │ @ instruction: 0xf7fd6818 │ │ │ │ ldclvs 15, cr11, [r5], #1012 @ 0x3f4 │ │ │ │ strcs lr, [r0, #-2013] @ 0xfffff823 │ │ │ │ svclt 0x0000e7db │ │ │ │ @@ -49985,39 +49985,39 @@ │ │ │ │ bl 0xfeb98108 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vmax.f32 q8, q9, q12 │ │ │ │ @ instruction: 0xf2c054f4 │ │ │ │ @ instruction: 0x46060495 │ │ │ │ stmdavs r0!, {r1, r7, ip, sp, pc} │ │ │ │ ldrtmi fp, [r1], -r8, asr #6 │ │ │ │ - ldc2l 2, cr15, [sl], #-8 │ │ │ │ + ldc2 2, cr15, [lr], #-8 │ │ │ │ andlt fp, r2, r8, asr #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ stmdavs r0!, {r4, r5, r6, r8, sl, fp, ip, sp, pc} │ │ │ │ - blx 0xffa7d748 │ │ │ │ + blx 0xfeb7d748 │ │ │ │ stcne 2, cr2, [r1], {4} │ │ │ │ stmdavs r0!, {r0, r2, r9, sl, lr} │ │ │ │ - mcr2 1, 6, pc, cr0, cr9, {7} @ │ │ │ │ + mcr2 1, 4, pc, cr4, cr9, {7} @ │ │ │ │ ldrtmi r4, [r0], -r3, lsl #12 │ │ │ │ movwls r6, #4131 @ 0x1023 │ │ │ │ - cdp2 2, 3, cr15, cr0, cr0, {0} │ │ │ │ + ldc2l 2, cr15, [r4] │ │ │ │ @ instruction: 0xf8439b01 │ │ │ │ andlt r0, r2, r5, lsr #32 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ andcs fp, r8, r0, ror sp │ │ │ │ - ldc2l 1, cr15, [r6, #996]! @ 0x3e4 │ │ │ │ + ldc2 1, cr15, [sl, #996]! @ 0x3e4 │ │ │ │ ldrtmi r4, [r0], -r3, lsl #12 │ │ │ │ movwls r6, #4131 @ 0x1023 │ │ │ │ - cdp2 2, 1, cr15, cr10, cr0, {0} │ │ │ │ + ldc2l 2, cr15, [lr] │ │ │ │ andsvs r9, r8, r1, lsl #22 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ @@ -50044,15 +50044,15 @@ │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ bl 0xfeb98204 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46040ff0 │ │ │ │ - cdp2 2, 1, cr15, cr10, cr11, {3} │ │ │ │ + ldc2l 2, cr15, [sl, #428] @ 0x1ac │ │ │ │ bmi 0x5edc54 │ │ │ │ blcs 0x5c464 │ │ │ │ ldclvs 13, cr13, [r1], {36} @ 0x24 │ │ │ │ mcrreq 11, 0, lr, r3, cr3 │ │ │ │ strmi r2, [sl], -r0, lsl #6 │ │ │ │ movwcc lr, #12291 @ 0x3003 │ │ │ │ strbmi r3, [r3, #-524]! @ 0xfffffdf4 │ │ │ │ @@ -50089,15 +50089,15 @@ │ │ │ │ bcs 0x185238 │ │ │ │ rsbshi pc, r4, #0, 4 │ │ │ │ @ instruction: 0xf012e8df │ │ │ │ rsbeq r0, r2, r0, asr #32 │ │ │ │ addseq r0, sp, sl, ror r0 │ │ │ │ andeq r0, r6, ip, asr #1 │ │ │ │ vcgt.s d9, d15, d0 │ │ │ │ - stmdavs r2, {r0, r2, r5, r6, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdavs r2, {r0, r2, r5, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf8329b00 │ │ │ │ @ instruction: 0xf4122015 │ │ │ │ @ instruction: 0xf0005f80 │ │ │ │ @ instruction: 0xf1a580fb │ │ │ │ bcs 0x281998 │ │ │ │ @ instruction: 0xf1a5d90d │ │ │ │ bcs 0x1819e4 │ │ │ │ @@ -50131,17 +50131,17 @@ │ │ │ │ orrscs pc, r7, #192, 4 │ │ │ │ blcs 0x631c0 │ │ │ │ @ instruction: 0xf64bd039 │ │ │ │ vorr.i32 q9, #0 @ 0x00000000 │ │ │ │ ldmdavs fp, {r0, r1, r2, r4, r7, r8, r9, sp} │ │ │ │ ldrle r0, [r2, #-1048]! @ 0xfffffbe8 │ │ │ │ vmax.s8 d20, d9, d25 │ │ │ │ - vaddl.s8 , d16, d8 │ │ │ │ + vaddl.s8 , d0, d8 │ │ │ │ @ instruction: 0xf123002d │ │ │ │ - eor pc, sl, fp, ror r8 @ │ │ │ │ + eor pc, sl, pc, lsr r8 @ │ │ │ │ @ instruction: 0xf0002d7d │ │ │ │ stccs 0, cr8, [sl, #-792]! @ 0xfffffce8 │ │ │ │ cmnphi fp, r0 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf0002d23 │ │ │ │ blvs 0x18e13a8 │ │ │ │ vorr.i32 d18, #14 @ 0x0000000e │ │ │ │ addmi r0, sl, #-2147483648 @ 0x80000000 │ │ │ │ @@ -50181,22 +50181,22 @@ │ │ │ │ strmi r0, [ip, #3074] @ 0xc02 │ │ │ │ stmdacs r0, {r6, fp, ip, lr, pc} │ │ │ │ teqphi r1, r0, asr #6 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf8df1819 │ │ │ │ movwls ip, #4352 @ 0x1100 │ │ │ │ andls r4, r0, #96, 8 @ 0x60000000 │ │ │ │ sha1m.32 , , │ │ │ │ - blvs 0x18bbb7c │ │ │ │ + blvs 0x18bba7c │ │ │ │ blls 0xa7a38 │ │ │ │ blvs 0xfe8d2280 │ │ │ │ tstcs r2, r1, ror #6 │ │ │ │ tstvs r9, sl, lsr #8 │ │ │ │ strb r6, [r0, r2, lsr #7] │ │ │ │ vcgt.s d9, d15, d0 │ │ │ │ - stmdavs r2, {r0, r1, r2, r3, r4, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdavs r2, {r0, r1, r2, r3, r4, r6, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf8329b00 │ │ │ │ @ instruction: 0xf4122015 │ │ │ │ eorsle r5, r5, r0, lsl #31 │ │ │ │ andcs r6, r0, #99328 @ 0x18400 │ │ │ │ strvc r4, [sl, #-1049] @ 0xfffffbe7 │ │ │ │ teqpeq r0, r5, lsr #3 @ p-variant is OBSOLETE │ │ │ │ svclt 0x00982909 │ │ │ │ @@ -50230,18 +50230,18 @@ │ │ │ │ vsubl.s8 q11, d0, d12 │ │ │ │ ldmdahi r2, {r0, r1, r2, r4, r7, r9, sp} │ │ │ │ rscle r2, lr, r0, lsl #20 │ │ │ │ subscs pc, r0, #78643200 @ 0x4b00000 │ │ │ │ addscs pc, r7, #192, 4 │ │ │ │ ldreq r6, [r4], #-2066 @ 0xfffff7ee │ │ │ │ strtmi sp, [r9], -r7, ror #11 │ │ │ │ - rsbsmi pc, r8, r9, asr #4 │ │ │ │ + rscscc pc, r8, r9, asr #4 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ @ instruction: 0xf1229300 │ │ │ │ - blls 0x811d0 │ │ │ │ + blls 0x810e0 │ │ │ │ blvs 0xfe8fb27c │ │ │ │ tstvs r9, r3, lsl #2 │ │ │ │ @ instruction: 0x63a2327d │ │ │ │ andcs lr, r0, #23855104 @ 0x16c0000 │ │ │ │ stmib r4, {r1, r8, sp}^ │ │ │ │ tstvs r9, sp, lsl #4 │ │ │ │ svclt 0x0000e755 │ │ │ │ @@ -50278,40 +50278,40 @@ │ │ │ │ stclcs 14, cr6, [ip, #-180]! @ 0xffffff4c │ │ │ │ stclcs 13, cr2, [sl, #-180]! @ 0xffffff4c │ │ │ │ ldclcs 13, cr2, [fp, #-180] @ 0xffffff4c │ │ │ │ @ instruction: 0x572d2d59 │ │ │ │ ldclcs 13, cr2, [r3, #-340] @ 0xfffffeac │ │ │ │ stccs 1, cr5, [sp, #-180]! @ 0xffffff4c │ │ │ │ vmax.s8 d19, d9, d29 │ │ │ │ - vmla.i d21, d16, d0[3] │ │ │ │ + vmla.i d21, d0, d0[3] │ │ │ │ movwls r0, #47 @ 0x2f │ │ │ │ ldc2 7, cr15, [r6, #1012] @ 0x3f4 │ │ │ │ ldrb r9, [r3, -r0, lsl #22]! │ │ │ │ tstcs r0, r4, ror sp │ │ │ │ movwls r6, #3424 @ 0xd60 │ │ │ │ - cdp2 2, 6, cr15, cr0, cr2, {0} │ │ │ │ + cdp2 2, 2, cr15, cr4, cr2, {0} │ │ │ │ stcvs 1, cr2, [r0] │ │ │ │ - ldc2 1, cr15, [r0, #-916] @ 0xfffffc6c │ │ │ │ + ldc2l 1, cr15, [r4], {229} @ 0xe5 │ │ │ │ andcs r4, r1, #112, 16 @ 0x700000 │ │ │ │ @ instruction: 0xf7fd4629 │ │ │ │ blls 0x7fdb8 │ │ │ │ @ instruction: 0xf47f2800 │ │ │ │ vmax.f32 q13, , │ │ │ │ - vmla.i d21, d16, d0[3] │ │ │ │ + vmla.i d21, d0, d0[3] │ │ │ │ @ instruction: 0xf7fd002f │ │ │ │ blls 0x809e4 │ │ │ │ stclmi 7, cr14, [r9, #-352]! @ 0xfffffea0 │ │ │ │ stclmi 7, cr14, [r9, #-908]! @ 0xfffffc74 │ │ │ │ stclmi 7, cr14, [r9, #-900]! @ 0xfffffc7c │ │ │ │ stclmi 7, cr14, [r9, #-892]! @ 0xfffffc84 │ │ │ │ stclmi 7, cr14, [r9, #-884]! @ 0xfffffc8c │ │ │ │ @ instruction: 0xf648e7db │ │ │ │ - vshr.s64 , q6, #64 │ │ │ │ + vmov.i32 , #12 @ 0x0000000c │ │ │ │ movwls r0, #45 @ 0x2d │ │ │ │ - blx 0xffe7d894 │ │ │ │ + blx 0xfef7d894 │ │ │ │ @ instruction: 0xf0002000 │ │ │ │ andcs pc, r0, r5, asr ip @ │ │ │ │ stc2l 0, cr15, [r0], {0} │ │ │ │ ldr r9, [pc, -r0, lsl #22]! │ │ │ │ strb r4, [sl, r1, ror #26] │ │ │ │ strb r4, [r8, r1, ror #26] │ │ │ │ strb r4, [r6, r1, ror #26] │ │ │ │ @@ -50320,15 +50320,15 @@ │ │ │ │ strb r4, [r0, r1, ror #26] │ │ │ │ ldr r4, [lr, r1, ror #26]! │ │ │ │ ldr r4, [ip, r1, ror #26]! │ │ │ │ ldr r4, [sl, r1, ror #26]! │ │ │ │ ldr r4, [r8, r1, ror #26]! │ │ │ │ ldr r4, [r6, r1, ror #26]! │ │ │ │ ldr r4, [r4, r1, ror #26]! │ │ │ │ - sbcsvc pc, r8, r8, asr #12 │ │ │ │ + subsvc pc, r8, r8, asr #12 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ @ instruction: 0xf7fd9300 │ │ │ │ blls 0x80970 │ │ │ │ ldclmi 7, cr14, [sp, #-120] @ 0xffffff88 │ │ │ │ ldclmi 7, cr14, [sp, #-676] @ 0xfffffd5c │ │ │ │ blvs 0xfe8fb314 │ │ │ │ tstvs r9, r4, lsl #2 │ │ │ │ @@ -50342,121 +50342,121 @@ │ │ │ │ ldmdahi r2, {r0, r1, r2, r4, r7, r9, sp} │ │ │ │ @ instruction: 0xf43f2a00 │ │ │ │ @ instruction: 0xf64baf10 │ │ │ │ vmov.i32 q9, #0 @ 0x00000000 │ │ │ │ ldmdavs r2, {r0, r1, r2, r4, r7, r9, sp} │ │ │ │ @ instruction: 0xf57f0415 │ │ │ │ vmax.f32 d26, d9, d8 │ │ │ │ - vmla.i d20, d0, d0[1] │ │ │ │ + vmla.i d19, d16, d0[1] │ │ │ │ movwls r0, #45 @ 0x2d │ │ │ │ - cdp2 1, 13, cr15, cr4, cr2, {1} │ │ │ │ + cdp2 1, 9, cr15, cr8, cr2, {1} │ │ │ │ ldrbt r9, [lr], r0, lsl #22 │ │ │ │ andsvs pc, r0, #-1342177276 @ 0xb0000004 │ │ │ │ addscs pc, r7, #192, 4 │ │ │ │ bcs 0x63518 │ │ │ │ mrcge 4, 7, APSR_nzcv, cr7, cr15, {1} │ │ │ │ subscs pc, r0, #78643200 @ 0x4b00000 │ │ │ │ addscs pc, r7, #192, 4 │ │ │ │ ldreq r6, [r2], #-2066 @ 0xfffff7ee │ │ │ │ mcrge 5, 7, pc, cr15, cr15, {3} @ │ │ │ │ vmax.s8 d20, d9, d25 │ │ │ │ - vaddl.s8 q10, d0, d8 │ │ │ │ + vaddl.s8 , d16, d8 │ │ │ │ movwls r0, #45 @ 0x2d │ │ │ │ - cdp2 1, 11, cr15, cr10, cr2, {1} │ │ │ │ + cdp2 1, 7, cr15, cr14, cr2, {1} │ │ │ │ strbt r9, [r4], r0, lsl #22 │ │ │ │ andvs pc, sl, fp, asr #4 │ │ │ │ addscs pc, r7, r0, asr #5 │ │ │ │ stmdacs r0, {fp, pc} │ │ │ │ mcrge 4, 0, pc, cr7, cr15, {1} @ │ │ │ │ subscs pc, r0, fp, asr #12 │ │ │ │ addscs pc, r7, r0, asr #5 │ │ │ │ streq r6, [r0], #-2048 @ 0xfffff800 │ │ │ │ ldclge 5, cr15, [pc, #508]! @ 0x41714 │ │ │ │ vqsub.s8 , , q1 │ │ │ │ - vmla.i d20, d16, d0[1] │ │ │ │ + vmla.i d20, d0, d0[1] │ │ │ │ movwls r0, #45 @ 0x2d │ │ │ │ - cdp2 1, 10, cr15, cr0, cr2, {1} │ │ │ │ + cdp2 1, 6, cr15, cr4, cr2, {1} │ │ │ │ ldrb r9, [r4, #2816]! @ 0xb00 │ │ │ │ andsvs pc, r2, #-1342177276 @ 0xb0000004 │ │ │ │ addscs pc, r7, #192, 4 │ │ │ │ bcs 0x63580 │ │ │ │ mrcge 4, 5, APSR_nzcv, cr8, cr15, {1} │ │ │ │ subscs pc, r0, #78643200 @ 0x4b00000 │ │ │ │ addscs pc, r7, #192, 4 │ │ │ │ ldreq r6, [r1], #-2066 @ 0xfffff7ee │ │ │ │ mrcge 5, 5, APSR_nzcv, cr0, cr15, {3} │ │ │ │ - sbccc pc, r8, r9, asr #4 │ │ │ │ + subcc pc, r8, r9, asr #4 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ @ instruction: 0xf1229300 │ │ │ │ - blls 0x80f78 │ │ │ │ + blls 0x80e88 │ │ │ │ vmax.s8 d30, d27, d22 │ │ │ │ vmov.i32 d22, #3072 @ 0x00000c00 │ │ │ │ ldmdahi r2, {r0, r1, r2, r4, r7, r9, sp} │ │ │ │ @ instruction: 0xf43f2a00 │ │ │ │ @ instruction: 0xf64baeef │ │ │ │ vmov.i32 q9, #0 @ 0x00000000 │ │ │ │ ldmdavs r2, {r0, r1, r2, r4, r7, r9, sp} │ │ │ │ @ instruction: 0xf57f0412 │ │ │ │ stmdbmi r7, {r0, r1, r2, r5, r6, r7, r9, sl, fp, sp, pc} │ │ │ │ - eorspl pc, r4, r9, asr #4 │ │ │ │ + adcsmi pc, r4, r9, asr #4 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ - cdp2 1, 6, cr15, cr14, cr2, {1} │ │ │ │ + cdp2 1, 3, cr15, cr2, cr2, {1} │ │ │ │ ldrb r9, [sp], r0, lsl #22 │ │ │ │ - ldc2 2, cr15, [r2], #-464 @ 0xfffffe30 │ │ │ │ + blx 0xffcfdf66 │ │ │ │ blx 0xff0ff4d4 │ │ │ │ - eorseq sl, r2, r0, lsr #20 │ │ │ │ + eorseq sl, r2, r0, lsr #19 │ │ │ │ addseq r2, r5, r4, lsl r6 │ │ │ │ - eorseq sl, r2, r0, lsl fp │ │ │ │ - eorseq sl, r2, r8, ror #21 │ │ │ │ - eorseq sl, r2, r4, ror #19 │ │ │ │ - eorseq sl, r2, ip, asr sl │ │ │ │ - eorseq sl, r2, r4, lsl #21 │ │ │ │ - eorseq sl, r2, ip, lsr #21 │ │ │ │ - eorseq sl, r2, r8, lsr fp │ │ │ │ - ldrsbteq sl, [r2], -r4 │ │ │ │ - eorseq sl, r2, r4, lsr sl │ │ │ │ - ldrshteq sl, [r2], -r8 │ │ │ │ - eorseq sl, r2, r8, asr #20 │ │ │ │ - eorseq sl, r2, r0, ror sl │ │ │ │ - eorseq sl, r2, ip, lsl #20 │ │ │ │ - mlaseq r2, r8, sl, sl │ │ │ │ - eorseq sl, r2, r0, asr #21 │ │ │ │ - ldrshteq sl, [r2], -ip │ │ │ │ - eorseq sl, r2, r4, lsr #22 │ │ │ │ - ldrsbteq sl, [r2], -r0 │ │ │ │ - ldrhteq sl, [r2], -ip │ │ │ │ + mlaseq r2, r0, sl, sl │ │ │ │ + eorseq sl, r2, r8, ror #20 │ │ │ │ + eorseq sl, r2, r4, ror #18 │ │ │ │ + ldrsbteq sl, [r2], -ip │ │ │ │ + eorseq sl, r2, r4, lsl #20 │ │ │ │ + eorseq sl, r2, ip, lsr #20 │ │ │ │ + ldrhteq sl, [r2], -r8 │ │ │ │ + eorseq sl, r2, r4, asr sl │ │ │ │ + ldrhteq sl, [r2], -r4 │ │ │ │ + eorseq sl, r2, r8, ror r9 │ │ │ │ + eorseq sl, r2, r8, asr #19 │ │ │ │ + ldrshteq sl, [r2], -r0 │ │ │ │ + eorseq sl, r2, ip, lsl #19 │ │ │ │ + eorseq sl, r2, r8, lsl sl │ │ │ │ + eorseq sl, r2, r0, asr #20 │ │ │ │ + eorseq sl, r2, ip, ror sl │ │ │ │ + eorseq sl, r2, r4, lsr #21 │ │ │ │ + eorseq sl, r2, r0, asr r9 │ │ │ │ + eorseq sl, r2, ip, lsr r9 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb987f4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ blmi 0x6055bc │ │ │ │ ldmiblt r5!, {r0, r2, r3, r4, r8, sl, fp, sp, lr}^ │ │ │ │ strcc pc, [r0], #-1280 @ 0xfffffb00 │ │ │ │ - blx 0x7fdfb6 │ │ │ │ + blx 0xff7fdfb4 │ │ │ │ strmi r2, [r6], -ip, lsl #4 │ │ │ │ stclvs 13, cr6, [r0], #132 @ 0x84 │ │ │ │ strvs r3, [r1, #-257]! @ 0xfffffeff │ │ │ │ - blx 0x16fddfe │ │ │ │ + blx 0x7fddfe │ │ │ │ andcs r6, ip, #2240 @ 0x8c0 │ │ │ │ blcc 0x9a9a0 │ │ │ │ vqrdmulh.s d15, d3, d2 │ │ │ │ sbcpl r1, r6, r2, asr #17 │ │ │ │ addsvs r7, r5, r5, lsl r1 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0xf648bd70 │ │ │ │ - vbic.i32 d23, #8 @ 0x00000008 │ │ │ │ + vsra.s64 d22, d24, #64 │ │ │ │ vrhadd.s8 d16, d9, d29 │ │ │ │ - vmov.i32 , #8 @ 0x00000008 │ │ │ │ + vshr.s64 q10, q4, #64 │ │ │ │ blmi 0x101704 │ │ │ │ sbcne pc, r4, #64, 12 @ 0x4000000 │ │ │ │ - blx 0xfe0fdf54 │ │ │ │ + blx 0x10fdf54 │ │ │ │ addseq r2, r7, r0, lsl #12 │ │ │ │ - eorseq sl, r2, ip, asr #22 │ │ │ │ + eorseq sl, r2, ip, asr #21 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb98868 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf0010ff8 │ │ │ │ stmdacs r1, {r0, r2, r4, r5, r6, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ andcs fp, r0, r8, lsl #30 │ │ │ │ stmdacs r2, {r2, r4, ip, lr, pc} │ │ │ │ @@ -50535,17 +50535,17 @@ │ │ │ │ mvnsle r2, r5, lsr #22 │ │ │ │ stcne 8, cr7, [r6], #396 @ 0x18c │ │ │ │ subsle r2, ip, r3, ror fp │ │ │ │ suble r2, r5, r8, ror fp │ │ │ │ eorle r2, r3, ip, ror #22 │ │ │ │ ldrtmi r1, [r4], -r3, ror #24 │ │ │ │ @ instruction: 0x4631461e │ │ │ │ - subsvc pc, ip, r9, asr #4 │ │ │ │ + sbcsvs pc, ip, r9, asr #4 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ - @ instruction: 0xf924f11e │ │ │ │ + @ instruction: 0xf8e8f11e │ │ │ │ blcs 0x5f854 │ │ │ │ movwcs sp, #488 @ 0x1e8 │ │ │ │ eorvc r4, fp, r7, lsr r8 │ │ │ │ blx 0xefd7d8 │ │ │ │ ldmdavs sl, {r2, r4, r5, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r7, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ @@ -50562,47 +50562,47 @@ │ │ │ │ movwcc r3, #29699 @ 0x7403 │ │ │ │ movweq pc, #28707 @ 0x7023 @ │ │ │ │ @ instruction: 0xf1031b49 │ │ │ │ andls r0, r6, #8, 4 @ 0x80000000 │ │ │ │ movwcs lr, #2515 @ 0x9d3 │ │ │ │ movwcs lr, #10701 @ 0x29cd │ │ │ │ @ instruction: 0xf6482201 │ │ │ │ - vqdmlal.s , d16, d0[5] │ │ │ │ + vqdmlal.s , d0, d0[5] │ │ │ │ movwls r0, #815 @ 0x32f │ │ │ │ mvnscc pc, #79 @ 0x4f │ │ │ │ - blx 0x1c7e204 │ │ │ │ + blx 0xc7e204 │ │ │ │ str r4, [pc, r5, lsl #8]! │ │ │ │ strtmi r9, [r8], -r6, lsl #22 │ │ │ │ @ instruction: 0x4634491c │ │ │ │ andls r1, r6, #1664 @ 0x680 │ │ │ │ blne 0x129b8b4 │ │ │ │ andcs r9, r1, #67108864 @ 0x4000000 │ │ │ │ - tstpmi r8, #80740352 @ p-variant is OBSOLETE @ 0x4d00000 │ │ │ │ + orrscc pc, r8, #80740352 @ 0x4d00000 │ │ │ │ msreq CPSR_fsxc, #192, 4 │ │ │ │ @ instruction: 0xf04f9300 │ │ │ │ vcge.s , q10, │ │ │ │ - strmi pc, [r5], #-2651 @ 0xfffff5a5 │ │ │ │ + strmi pc, [r5], #-2587 @ 0xfffff5e5 │ │ │ │ stcls 7, cr14, [r6], {154} @ 0x9a │ │ │ │ ldmdbmi r2, {r3, r5, r9, sl, lr} │ │ │ │ mvnscc pc, #79 @ 0x4f │ │ │ │ andcs r3, r1, #117440512 @ 0x7000000 │ │ │ │ streq pc, [r7], #-36 @ 0xffffffdc │ │ │ │ strtmi r1, [r7], -r9, asr #22 │ │ │ │ - mrrcvc 2, 4, pc, r4, cr9 @ │ │ │ │ + ldclvs 2, cr15, [r4], {73} @ 0x49 │ │ │ │ stceq 2, cr15, [sp], #-768 @ 0xfffffd00 │ │ │ │ @ instruction: 0xf854340c │ │ │ │ ldc 12, cr14, [r7, #16] │ │ │ │ @ instruction: 0xf8cd7b00 │ │ │ │ @ instruction: 0xf8cde010 │ │ │ │ stc 0, cr12, [sp] │ │ │ │ strls r7, [r6], #-2818 @ 0xfffff4fe │ │ │ │ - blx 0xf7e26c │ │ │ │ + @ instruction: 0xf9fcf274 │ │ │ │ strmi r4, [r5], #-1588 @ 0xfffff9cc │ │ │ │ vaba.s q15, q2, q13 │ │ │ │ - svclt 0x0000faa9 │ │ │ │ + svclt 0x0000fa69 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ addseq r2, r7, ip, ror #12 │ │ │ │ addseq r2, r7, ip, ror #14 │ │ │ │ blcs 0x5b9c4 │ │ │ │ push {r0, r1, r5, r6, ip, lr, pc} │ │ │ │ vst2.8 {d20-d21}, [pc :256], r0 │ │ │ │ bl 0xfeb98ac4 │ │ │ │ @@ -50651,27 +50651,27 @@ │ │ │ │ stmdavs fp!, {r2, r8, fp, ip, lr, pc} │ │ │ │ mlacc r0, r3, r8, pc @ │ │ │ │ andle r2, r6, r3, asr #22 │ │ │ │ pop {r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf0014830 │ │ │ │ @ instruction: 0xf001b857 │ │ │ │ vtst.8 , , │ │ │ │ - vaddl.s8 , d16, d4 │ │ │ │ + vaddl.s8 , d0, d4 │ │ │ │ andlt r0, r2, sp, lsr #32 │ │ │ │ ldmdami r0!, {r0, r2, r3, r4, r5, r7, fp, sp, lr, pc} │ │ │ │ blt 0xfeaff98c │ │ │ │ bfi r2, r6, #6, #20 │ │ │ │ ldrb r2, [r7, r4, lsr #6] │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb98ba8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vrecps.f32 q8, q9, q12 │ │ │ │ vmvn.i32 , #0 @ 0x00000000 │ │ │ │ stmdavs r0!, {r0, r1, r2, r4, r7, sl} │ │ │ │ - @ instruction: 0xff50f26c │ │ │ │ + @ instruction: 0xff10f26c │ │ │ │ rscscc pc, pc, #79 @ 0x4f │ │ │ │ movweq pc, #33344 @ 0x8240 @ │ │ │ │ orrseq pc, r1, #192, 4 │ │ │ │ ldmdavs ip, {r1, r5, sp, lr} │ │ │ │ @ instruction: 0x4620b15c │ │ │ │ @ instruction: 0xf7d12110 │ │ │ │ tstpcs r0, r5, lsr pc @ p-variant is OBSOLETE │ │ │ │ @@ -50692,19 +50692,19 @@ │ │ │ │ @ instruction: 0xf04f9305 │ │ │ │ stclle 3, cr0, [ip, #-0] │ │ │ │ movwcs r2, #1552 @ 0x610 │ │ │ │ movwcc lr, #6605 @ 0x19cd │ │ │ │ movwcc lr, #14797 @ 0x39cd │ │ │ │ stmdbge r1, {r1, r3, r5, r6, r9, sl, lr} │ │ │ │ strls r4, [r0], -r8, lsr #12 │ │ │ │ - @ instruction: 0xf8def273 │ │ │ │ + @ instruction: 0xf89ef273 │ │ │ │ blle 0xbc9244 │ │ │ │ - @ instruction: 0xf986f119 │ │ │ │ + @ instruction: 0xf94af119 │ │ │ │ @ instruction: 0xf1164620 │ │ │ │ - stmdacs r0, {r0, r1, r4, r5, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r1, r2, r4, r5, r6, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ vrhadd.s8 , q1, q14 │ │ │ │ vabal.s8 q11, d0, d0 │ │ │ │ @ instruction: 0xf7fd0595 │ │ │ │ strtmi pc, [r8], -fp, lsr #16 │ │ │ │ stc2l 7, cr15, [ip, #1020] @ 0x3fc │ │ │ │ movwcc pc, #1285 @ 0x505 @ │ │ │ │ ldclvs 2, cr2, [fp], {1} │ │ │ │ @@ -50718,120 +50718,120 @@ │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 123) │ │ │ │ tstcs r0, r7 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ vmls.f16 , q11, q8 │ │ │ │ - stmdavs r3, {r0, r1, r4, r6, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdavs r3, {r0, r1, r4, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ sbcle r2, r3, r4, lsl #22 │ │ │ │ - addne pc, r4, r9, asr #12 │ │ │ │ + andne pc, r4, r9, asr #12 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ @ instruction: 0xf8b4f7cf │ │ │ │ vmax.s32 d20, d12, d24 │ │ │ │ - ldrdcs pc, [r0], -r7 │ │ │ │ + mulcs r0, r7, lr │ │ │ │ @ instruction: 0x4617e7df │ │ │ │ strtmi r2, [r8], -r0, lsl #4 │ │ │ │ vmin.s d20, d3, d1 │ │ │ │ - mcrne 8, 0, pc, cr4, cr7, {4} @ │ │ │ │ + mcrne 8, 0, pc, cr4, cr7, {2} @ │ │ │ │ vpadd.i8 d29, d2, d14 │ │ │ │ vabal.s8 q11, d0, d0 │ │ │ │ @ instruction: 0xf1190595 │ │ │ │ - vmul.i8 d31, d2, d27 │ │ │ │ + vtst.8 , q9, │ │ │ │ vmvn.i32 , #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf7fc0697 │ │ │ │ strtmi pc, [r8], -r5, ror #31 │ │ │ │ stc2 7, cr15, [r6, #1020] @ 0x3fc │ │ │ │ movwcc pc, #1285 @ 0x505 @ │ │ │ │ ldclvs 2, cr2, [fp], {1} │ │ │ │ @ instruction: 0xf7fe711a │ │ │ │ @ instruction: 0x4603f939 │ │ │ │ stmib r5, {r3, r4, r5, r9, sl, lr}^ │ │ │ │ eorsvs r3, r4, r1, lsl #6 │ │ │ │ - @ instruction: 0xf85ef200 │ │ │ │ + @ instruction: 0xf822f200 │ │ │ │ @ instruction: 0xe7b76070 │ │ │ │ - blx 0xfe77e3de │ │ │ │ + blx 0x177e3de │ │ │ │ blcs 0x15bb14 │ │ │ │ vqadd.s8 , , q2 │ │ │ │ - vshr.s64 d23, d4, #64 │ │ │ │ + vmov.i32 d23, #4 @ 0x00000004 │ │ │ │ @ instruction: 0xf7cf002d │ │ │ │ @ instruction: 0xe7c7f87d │ │ │ │ - @ instruction: 0xf96ef274 │ │ │ │ - addvc pc, r8, r9, asr #4 │ │ │ │ + @ instruction: 0xf92ef274 │ │ │ │ + andvc pc, r8, r9, asr #4 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ @ instruction: 0xf874f7cf │ │ │ │ vmax.s32 d20, d12, d16 │ │ │ │ - @ instruction: 0xe7bbfe97 │ │ │ │ + sbfx pc, r7, #28, #28 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb98d3c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vrecps.f32 q8, q9, q8 │ │ │ │ vmvn.i32 , #0 @ 0x00000000 │ │ │ │ umulllt r0, r2, r7, r4 │ │ │ │ subne lr, ip, #212, 18 @ 0x350000 │ │ │ │ ldrdeq pc, [ip, -r4]! │ │ │ │ @ instruction: 0xff50f7ff │ │ │ │ @ instruction: 0xf8d4b978 │ │ │ │ @ instruction: 0xf1f90134 │ │ │ │ - andcs pc, r0, fp, asr #16 │ │ │ │ + andcs pc, r0, pc, lsl #16 │ │ │ │ teqpeq r4, r4, asr #17 @ p-variant is OBSOLETE │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ vmla.f32 d27, d0, d0 │ │ │ │ vsubw.s8 q8, q0, d8 │ │ │ │ ldmdavs r8, {r0, r4, r7, r8, r9} │ │ │ │ @ instruction: 0xf6412200 │ │ │ │ vsra.s64 d23, d21, #64 │ │ │ │ andls r0, r1, r4, lsl #2 │ │ │ │ ldc2 7, cr15, [r2], #836 @ 0x344 │ │ │ │ @ instruction: 0xf0ce9801 │ │ │ │ - vceq.f32 d31, d11, d27 │ │ │ │ + vadd.f32 , , │ │ │ │ vorr.i32 q10, #1024 @ 0x00000400 │ │ │ │ ldmdavs r9, {r0, r1, r2, r4, r7, r8, r9, sp} │ │ │ │ - mrc2 1, 5, pc, cr14, cr8, {0} │ │ │ │ + mcr2 1, 4, pc, cr2, cr8, {0} @ │ │ │ │ svclt 0x0000e7d7 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb98db4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ vcgt.s8 d18, d2, d0 │ │ │ │ vmvn.i32 , #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf04f0497 │ │ │ │ @ instruction: 0xf88d35ff │ │ │ │ blmi 0x70dbdc │ │ │ │ movwls r6, #6171 @ 0x181b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ vhadd.s d14, d6, d8 │ │ │ │ - stmdavs r3, {r0, r1, r2, r3, r5, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdavs r3, {r0, r1, r2, r3, r5, r6, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ svclt 0x00042b68 │ │ │ │ stmdavs r3, {r0, r2, r5, sp, lr} │ │ │ │ @ instruction: 0xd1222b04 │ │ │ │ movwcs r6, #2080 @ 0x820 │ │ │ │ @ instruction: 0xf10d2201 │ │ │ │ vrhadd.s d16, d3, d3 │ │ │ │ - stmdacs r0, {r0, r4, r5, r6, r7, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r4, r5, r7, fp, ip, sp, lr, pc} │ │ │ │ svclt 0x0018dbed │ │ │ │ muleq r3, sp, r8 │ │ │ │ blmi 0x3b5c44 │ │ │ │ blls 0x9bc74 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ tstle r1, r0, lsl #6 │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ stmdavs r0!, {r4, r5, r8, sl, fp, ip, sp, pc} │ │ │ │ - cdp2 2, 1, cr15, cr8, cr12, {3} │ │ │ │ + ldc2l 2, cr15, [r8, #432] @ 0x1b0 │ │ │ │ mvnscc pc, #79 @ 0x4f │ │ │ │ @ instruction: 0xf04f6023 │ │ │ │ @ instruction: 0xe7e630ff │ │ │ │ - @ instruction: 0xf8def274 │ │ │ │ + @ instruction: 0xf89ef274 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb98e48 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf7ff0ff8 │ │ │ │ @ instruction: 0xf1b0ffad │ │ │ │ svclt 0x00183fff │ │ │ │ @@ -50845,23 +50845,23 @@ │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ mcrne 15, 0, r0, cr12, cr0, {7} │ │ │ │ vmla.f32 d29, d2, d0 │ │ │ │ vmvn.i32 , #0 @ 0x00000000 │ │ │ │ @ instruction: 0x46050697 │ │ │ │ movwcs r6, #2096 @ 0x830 │ │ │ │ strtmi r4, [r9], -r2, lsr #12 │ │ │ │ - @ instruction: 0xf8ecf273 │ │ │ │ + @ instruction: 0xf8acf273 │ │ │ │ blle 0x2cbc98 │ │ │ │ strmi r1, [r5], #-2596 @ 0xfffff5dc │ │ │ │ ldclle 12, cr2, [r3] │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ vmls.f16 , q3, q8 │ │ │ │ - stmdavs r3, {r0, r2, r6, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdavs r3, {r0, r2, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ rscle r2, r7, r4, lsl #22 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd70 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ @@ -50875,15 +50875,15 @@ │ │ │ │ andls r6, r5, #1179648 @ 0x120000 │ │ │ │ andeq pc, r0, #79 @ 0x4f │ │ │ │ vand d27, d18, d27 │ │ │ │ vbic.i32 , #0 @ 0x00000000 │ │ │ │ @ instruction: 0x46040397 │ │ │ │ tstlt r8, r8, asr r8 │ │ │ │ vcgt.s32 d25, d14, d3 │ │ │ │ - blls 0x141718 │ │ │ │ + blls 0x141618 │ │ │ │ blcs 0x5bd7c │ │ │ │ @ instruction: 0xf64bdb09 │ │ │ │ vrsra.s64 q9, q0, #64 │ │ │ │ ldmdavs fp, {r0, r1, r2, r4, r7, r8, r9, sp} │ │ │ │ blmi 0x8b0a0c │ │ │ │ mlscc r4, r3, r8, pc @ │ │ │ │ blmi 0x7f02f4 │ │ │ │ @@ -50893,85 +50893,85 @@ │ │ │ │ andcs fp, r0, r6 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ andcs r2, r1, #4, 6 @ 0x10000000 │ │ │ │ stmdage r4, {r0, r5, r6, r7, r9, ip, sp, pc} │ │ │ │ vrhadd.s8 d25, d9, d1 │ │ │ │ - vsra.s64 , q4, #64 │ │ │ │ + vorr.i32 , #8 @ 0x00000008 │ │ │ │ tstls r0, sp, lsr #2 │ │ │ │ vmin.s d20, d3, d9 │ │ │ │ - stmdage r4, {r0, r1, r3, r4, r6, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdage r4, {r0, r1, r3, r4, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf8c4f7fd │ │ │ │ movwcs r4, #2575 @ 0xa0f │ │ │ │ rsbcc pc, r4, r2, lsl #17 │ │ │ │ vaba.s8 q15, , │ │ │ │ vbic.i32 d22, #2048 @ 0x00000800 │ │ │ │ ldmdahi fp, {r0, r1, r2, r4, r7, r8, r9, sp} │ │ │ │ sbcsle r2, r0, r0, lsl #22 │ │ │ │ cmppcs r0, #78643200 @ p-variant is OBSOLETE @ 0x4b00000 │ │ │ │ orrscs pc, r7, #192, 4 │ │ │ │ ldreq r6, [fp], #-2075 @ 0xfffff7e5 │ │ │ │ rsclt sp, r1, #843055104 @ 0x32400000 │ │ │ │ - adcvc pc, r4, r9, asr #4 │ │ │ │ + eorvc pc, r4, r9, asr #4 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ - blx 0x1a7e220 │ │ │ │ - vabd.s q15, q10, │ │ │ │ - svclt 0x0000f82d │ │ │ │ + blx 0xb7e220 │ │ │ │ + vabd.s q15, , │ │ │ │ + svclt 0x0000ffed │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ addseq r2, r7, r0, lsl #12 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb98fb0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vrecps.f32 q8, , q12 │ │ │ │ - svclt 0x0000fb0d │ │ │ │ + svclt 0x0000facd │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ cdpeq 8, 13, cr15, cr0, cr12, {6} │ │ │ │ strvs pc, [r0], #-578 @ 0xfffffdbe │ │ │ │ ldreq pc, [r5], #704 @ 0x2c0 │ │ │ │ ldrmi fp, [r9], r4, asr #1 │ │ │ │ blmi 0x1dad5e8 │ │ │ │ strmi r4, [sp], -r0, lsl #13 │ │ │ │ @ instruction: 0x21004692 │ │ │ │ addvc pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ ldmdavs fp, {r4, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf04f9343 │ │ │ │ vcgt.s32 d16, d2, d0 │ │ │ │ - stmdavc r3!, {r4, r5, r6, sl, fp, sp, lr, pc} │ │ │ │ + stmdavc r3!, {r4, r5, sl, fp, sp, lr, pc} │ │ │ │ eorsle r2, pc, r0, lsl #22 │ │ │ │ ldrbvc pc, [r0, -r2, asr #4]! @ │ │ │ │ ldreq pc, [r7, r0, asr #5] │ │ │ │ blcs 0x5bef4 │ │ │ │ @ instruction: 0xf1b9db38 │ │ │ │ andle r0, r9, r0, lsl #30 │ │ │ │ bls 0x134ac24 │ │ │ │ @ instruction: 0xf1074649 │ │ │ │ vhadd.s d16, d19, d24 │ │ │ │ - blls 0x138178c │ │ │ │ + blls 0x138168c │ │ │ │ smlawtcc r8, r7, r8, pc @ │ │ │ │ strbmi r2, [r0], -r0, lsl #2 │ │ │ │ @ instruction: 0xf8e2f001 │ │ │ │ teqle sp, r0, lsl #26 │ │ │ │ stmdacs r0, {r3, r4, r5, fp, sp, lr} │ │ │ │ @ instruction: 0xf44fdb22 │ │ │ │ ldrtmi r7, [r1], -r0, lsl #5 │ │ │ │ @ instruction: 0x61232301 │ │ │ │ adcsvs r2, fp, r0, lsl #6 │ │ │ │ - stc2 2, cr15, [r8, #-440] @ 0xfffffe48 │ │ │ │ + stc2l 2, cr15, [r8], {110} @ 0x6e │ │ │ │ ldcle 8, cr2, [r1, #-0] │ │ │ │ ldmdane r5!, {r2, r4, r5, r9, sl, lr} │ │ │ │ bleq 0xbfea4 │ │ │ │ @ instruction: 0xf90cf7ff │ │ │ │ mvnsle r4, ip, lsr #5 │ │ │ │ bllt 0x11c14c │ │ │ │ vst2.8 {d22-d23}, [pc :256], r8 │ │ │ │ ldrtmi r7, [r1], -r0, lsl #5 │ │ │ │ - ldc2l 2, cr15, [r6], #440 @ 0x1b8 │ │ │ │ + ldc2 2, cr15, [r6], #440 @ 0x1b8 │ │ │ │ stclle 8, cr2, [sp] │ │ │ │ @ instruction: 0xf04fd07a │ │ │ │ strdcs r3, [r0], -pc @ │ │ │ │ and r6, r0, fp, lsr r0 │ │ │ │ blmi 0x1353720 │ │ │ │ blls 0x111beec │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ @@ -50986,19 +50986,19 @@ │ │ │ │ ubfx r6, sl, #8, #9 │ │ │ │ @ instruction: 0xf7ff4640 │ │ │ │ blmi 0x1080148 │ │ │ │ mlscc r4, r3, r8, pc @ │ │ │ │ adcsle r2, r9, r0, lsl #22 │ │ │ │ @ instruction: 0x46284b3d │ │ │ │ andls r6, r0, #5760 @ 0x1680 │ │ │ │ - ldc2l 0, cr15, [ip], #-824 @ 0xfffffcc8 │ │ │ │ - cmnpcc r4, r9, asr #4 @ p-variant is OBSOLETE │ │ │ │ + mcrr2 0, 12, pc, r0, cr14 @ │ │ │ │ + mvnscs pc, r9, asr #4 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ stmdals r0, {r1, r9, sl, lr} │ │ │ │ - @ instruction: 0xf9b8f203 │ │ │ │ + @ instruction: 0xf97cf203 │ │ │ │ @ instruction: 0x46404b36 │ │ │ │ @ instruction: 0xf7fe6d59 │ │ │ │ blmi 0xd81930 │ │ │ │ stmdacs r0, {r3, r4, r6, r8, sl, fp, sp, lr} │ │ │ │ ldmib r0, {r1, r6, ip, lr, pc}^ │ │ │ │ mrrcne 1, 0, r3, sl, cr1 │ │ │ │ eorsle r4, sp, #-1610612728 @ 0xa0000008 │ │ │ │ @@ -51007,15 +51007,15 @@ │ │ │ │ ldmib r0, {r8, sp}^ │ │ │ │ ldrbpl r2, [r1], #768 @ 0x300 │ │ │ │ svceq 0x0000f1ba │ │ │ │ blmi 0xaf5fa8 │ │ │ │ blcs 0x5d47c │ │ │ │ ldrbmi sp, [r0], -r5, asr #32 │ │ │ │ vcgt.s32 d25, d3, d0 │ │ │ │ - blls 0x801f0 │ │ │ │ + blls 0x800f0 │ │ │ │ ldmib r3, {r1, r9, sl, lr}^ │ │ │ │ bne 0x282328 │ │ │ │ eorle r4, r9, #-1610612728 @ 0xa0000008 │ │ │ │ bl 0x5bf90 │ │ │ │ bl 0x2c4f34 │ │ │ │ strmi r0, [ip, #258] @ 0x102 │ │ │ │ bl 0x376744 │ │ │ │ @@ -51028,53 +51028,53 @@ │ │ │ │ subsvs r4, sl, sl, lsl #8 │ │ │ │ tstcs r0, fp, lsl r8 │ │ │ │ @ instruction: 0xf7fd5499 │ │ │ │ bmi 0x5c1354 │ │ │ │ @ instruction: 0xf8822300 │ │ │ │ strb r3, [r3, -r4, rrx]! │ │ │ │ vtst.32 d22, d12, d24 │ │ │ │ - @ instruction: 0xe780fc77 │ │ │ │ + @ instruction: 0xe780fc37 │ │ │ │ @ instruction: 0xf04f223b │ │ │ │ vand , q9, │ │ │ │ - strb pc, [r3, pc, asr #21] @ │ │ │ │ + bfi pc, r3, (invalid: 21:3) @ │ │ │ │ @ instruction: 0xf04f4618 │ │ │ │ @ instruction: 0x465233ff │ │ │ │ vmin.s8 d4, d2, d9 │ │ │ │ - @ instruction: 0xe7e6f8b9 │ │ │ │ + @ instruction: 0xe7e6f87d │ │ │ │ @ instruction: 0x46604651 │ │ │ │ andls r9, r0, #67108864 @ 0x4000000 │ │ │ │ - b 0x3fe920 │ │ │ │ + stmib lr, {r1, r5, r6, r9, ip, sp, lr, pc}^ │ │ │ │ movwcs lr, #2525 @ 0x9dd │ │ │ │ @ instruction: 0x4651e7d7 │ │ │ │ @ instruction: 0xf04f4618 │ │ │ │ vqsub.s8 , q9, │ │ │ │ - @ instruction: 0xe7d6f9fd │ │ │ │ - @ instruction: 0xff24f273 │ │ │ │ + ldrb pc, [r6, r1, asr #19] @ │ │ │ │ + mcr2 2, 7, pc, cr4, cr3, {3} @ │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ addseq r2, r7, r0, lsl #12 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb991c0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r4, r8, ror #31 │ │ │ │ ldrmi r2, [sl], -r0, lsl #6 │ │ │ │ @ instruction: 0x46044619 │ │ │ │ @ instruction: 0xf7ff9300 │ │ │ │ @ instruction: 0xf0d6fef3 │ │ │ │ - cdpne 14, 4, cr15, cr3, cr5, {4} │ │ │ │ + cdpne 14, 4, cr15, cr3, cr9, {2} │ │ │ │ stmdble r9, {r0, r1, r2, r3, r4, r5, r8, r9, fp, sp} │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ strtmi r9, [r0], -r3 │ │ │ │ - blx 0xffefe336 │ │ │ │ + blx 0xfeffe336 │ │ │ │ andlt r9, r4, r3, lsl #18 │ │ │ │ @ instruction: 0x4010e8bd │ │ │ │ - stclt 1, cr15, [lr], {24} │ │ │ │ + mrrclt 1, 1, pc, r2, cr8 @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb99210 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vmax.f32 q8, q9, q8 │ │ │ │ vsubw.s8 q11, q0, d0 │ │ │ │ umulllt r0, r5, r5, r3 │ │ │ │ strcs r4, [r0], #-2076 @ 0xfffff7e4 │ │ │ │ @@ -51084,174 +51084,174 @@ │ │ │ │ vand , q9, q13 │ │ │ │ vmvn.i32 , #0 @ 0x00000000 │ │ │ │ ldmdavs r2, {r0, r1, r2, r4, r7, r9} │ │ │ │ blle 0x652ac8 │ │ │ │ strcc pc, [r0, #-1283] @ 0xfffffafd │ │ │ │ mlscc r4, r5, r8, pc @ │ │ │ │ @ instruction: 0x4608b19b │ │ │ │ - blx 0xfee7e38a │ │ │ │ + blx 0x1f7e38a │ │ │ │ ldrmi r2, [r9], -r4, lsl #6 │ │ │ │ vhadd.s8 d25, d9, d1 │ │ │ │ - vmlal.s , d16, d0[4] │ │ │ │ + vmlal.s , d0, d0[4] │ │ │ │ stmdage r2, {r0, r2, r3, r5, r9} │ │ │ │ andcs r9, r1, #0, 4 │ │ │ │ - mrc2 2, 2, pc, cr6, cr3, {3} │ │ │ │ + mrc2 2, 0, pc, cr6, cr3, {3} │ │ │ │ @ instruction: 0xf7fca802 │ │ │ │ @ instruction: 0xf885ff3f │ │ │ │ blmi 0x252204 │ │ │ │ blls 0x11c0e0 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, SP_und │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ - mrc2 2, 5, pc, cr2, cr3, {3} │ │ │ │ + mrc2 2, 3, pc, cr2, cr3, {3} │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0050f8cc │ │ │ │ adclt r4, r4, sp, asr #23 │ │ │ │ andcs r4, r0, #143654912 @ 0x8900000 │ │ │ │ - @ instruction: 0x01b8f247 │ │ │ │ + teqpeq r8, r7, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ @ instruction: 0x9323681b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ - stc2l 2, cr15, [r6] │ │ │ │ + stc2 2, cr15, [sl] │ │ │ │ movwcs r6, #6148 @ 0x1804 │ │ │ │ @ instruction: 0xf88d4682 │ │ │ │ stccs 0, cr3, [r0], {23} │ │ │ │ cmnphi r2, r0 @ p-variant is OBSOLETE │ │ │ │ - ldrbmi pc, [ip, -fp, asr #12]! @ │ │ │ │ + ldrbcc pc, [ip, fp, asr #12]! @ │ │ │ │ ldreq pc, [r1, -r0, asr #5]! │ │ │ │ - strbeq pc, [r4], -r9, asr #12 @ │ │ │ │ + strbvc pc, [r4], r9, asr #4 @ │ │ │ │ strteq pc, [sp], -r0, asr #5 │ │ │ │ @ instruction: 0xf04f4605 │ │ │ │ ands r0, r0, r0, lsl #16 │ │ │ │ stmdbcs r0, {r0, r5, r6, fp, sp, lr} │ │ │ │ stmdavs r0!, {r1, r4, r5, r6, ip, lr, pc} │ │ │ │ @ instruction: 0xf10d464b │ │ │ │ @ instruction: 0xf10d0217 │ │ │ │ - stmdacs r0, {r0, r1, r3, r4, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r1, r2, r3, r4, r6, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0x4620d07c │ │ │ │ - @ instruction: 0xff0af200 │ │ │ │ + cdp2 2, 12, cr15, cr14, cr0, {0} │ │ │ │ svcmi 0x0004f855 │ │ │ │ ldrtmi fp, [r9], -r4, asr #3 │ │ │ │ andcs r4, r2, #32, 12 @ 0x2000000 │ │ │ │ - ldc2 2, cr15, [ip] │ │ │ │ + stc2 2, cr15, [r0] │ │ │ │ @ instruction: 0x46044631 │ │ │ │ vadd.i8 d6, d4, d0 │ │ │ │ - stmdacs r0, {r0, r4, r6, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r2, r4, r9, fp, ip, sp, lr, pc} │ │ │ │ stmdavs fp!, {r1, r5, r6, r7, ip, lr, pc} │ │ │ │ svceq 0x0000f1b8 │ │ │ │ tstphi r4, r0, asr #32 @ p-variant is OBSOLETE │ │ │ │ ldrmi r4, [r8], r0, lsr #12 │ │ │ │ - cdp2 2, 15, cr15, cr2, cr0, {0} │ │ │ │ + cdp2 2, 11, cr15, cr6, cr0, {0} │ │ │ │ svcmi 0x0004f855 │ │ │ │ mvnle r2, r0, lsl #24 │ │ │ │ svceq 0x0000f1b8 │ │ │ │ teqphi r8, r0 @ p-variant is OBSOLETE │ │ │ │ strtmi r2, [r1], -sl, lsl #4 │ │ │ │ @ instruction: 0xf1ff4640 │ │ │ │ - mcrne 15, 0, pc, cr7, cr15, {6} @ │ │ │ │ + cdpne 15, 0, cr15, cr7, cr3, {5} │ │ │ │ strtmi sp, [r2], -ip, ror #26 │ │ │ │ andcs r2, r2, r1, lsl #2 │ │ │ │ strmi lr, [r7], #-2509 @ 0xfffff633 │ │ │ │ strmi lr, [r9], #-2509 @ 0xfffff633 │ │ │ │ - @ instruction: 0xff36f272 │ │ │ │ + mrc2 2, 7, pc, cr6, cr2, {3} │ │ │ │ vmull.p8 , d0, d5 │ │ │ │ @ instruction: 0xf1188195 │ │ │ │ - strtmi pc, [r8], -r9, ror #27 │ │ │ │ - stc2 1, cr15, [r8, #96]! @ 0x60 │ │ │ │ + strtmi pc, [r8], -sp, lsr #27 │ │ │ │ + stc2l 1, cr15, [ip, #-96]! @ 0xffffffa0 │ │ │ │ andscs sl, r0, #114688 @ 0x1c000 │ │ │ │ movwcs r4, #9768 @ 0x2628 │ │ │ │ @ instruction: 0xf8ad9408 │ │ │ │ blt 0x1f0e1f8 │ │ │ │ andscc pc, lr, sp, lsr #17 │ │ │ │ - stc2l 2, cr15, [sl, #-456] @ 0xfffffe38 │ │ │ │ + stc2 2, cr15, [sl, #-456] @ 0xfffffe38 │ │ │ │ vmlal.s8 q9, d0, d0 │ │ │ │ tstcs r1, r9, ror #2 │ │ │ │ vmax.s d20, d2, d24 │ │ │ │ - stmdacs r0, {r0, r1, r4, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r1, r4, r6, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ orrhi pc, lr, r0, asr #5 │ │ │ │ mulsvs r7, sp, r8 │ │ │ │ @ instruction: 0xf0002e00 │ │ │ │ strbmi r8, [r2], -r9, ror #1 │ │ │ │ ldrtmi r4, [r8], -r9, lsr #12 │ │ │ │ stc2 7, cr15, [r0], #-1020 @ 0xfffffc04 │ │ │ │ @ instruction: 0xf0002800 │ │ │ │ vand d24, d0, d3 │ │ │ │ vsubw.s8 q8, q0, d8 │ │ │ │ ldmdavs r8, {r0, r4, r7, r8, r9} │ │ │ │ movwls r2, #768 @ 0x300 │ │ │ │ @ instruction: 0x4619461a │ │ │ │ ldc2l 7, cr15, [r4, #1020]! @ 0x3fc │ │ │ │ ands r2, r5, r1, lsl #8 │ │ │ │ - subeq pc, ip, #76546048 @ 0x4900000 │ │ │ │ + sbcvc pc, ip, #-1879048188 @ 0x90000004 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ - msrcc SPSR_f, #77594624 @ 0x4a00000 │ │ │ │ + mvncs pc, #77594624 @ 0x4a00000 │ │ │ │ teqpeq r2, #192, 4 @ p-variant is OBSOLETE │ │ │ │ vhsub.s8 d25, d9, d0 │ │ │ │ - vmla.f d23, d16, d0[6] │ │ │ │ + vmla.f d23, d0, d0[6] │ │ │ │ strbmi r0, [r8], -sp, lsr #2 │ │ │ │ rscsvc pc, r3, #1325400064 @ 0x4f000000 │ │ │ │ - @ instruction: 0xffa0f11c │ │ │ │ + @ instruction: 0xff64f11c │ │ │ │ vmax.s8 d4, d0, d16 │ │ │ │ - strcs pc, [r0], #-3725 @ 0xfffff173 │ │ │ │ + strcs pc, [r0], #-3665 @ 0xfffff1af │ │ │ │ vmin.s8 q2, q0, q0 │ │ │ │ - blmi 0x1dc1c30 │ │ │ │ + blmi 0x1dc1b40 │ │ │ │ blls 0x91c278 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ @ instruction: 0xf0400300 │ │ │ │ strtmi r8, [r0], -r2, ror #2 │ │ │ │ tstcs r0, r4, lsr #32 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0x87f0e8bd │ │ │ │ - sbcpl pc, ip, r9, asr #4 │ │ │ │ + subpl pc, ip, r9, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ - @ instruction: 0xf8baf202 │ │ │ │ + @ instruction: 0xf87ef202 │ │ │ │ rsbcs r4, lr, #34603008 @ 0x2100000 │ │ │ │ stmdage r7, {r1, r2, r9, sl, lr} │ │ │ │ vmax.s32 q10, q1, q2 │ │ │ │ - strbmi lr, [r0], -r6, asr #20 │ │ │ │ - msrcs R8_fiq, r5 │ │ │ │ + strbmi lr, [r0], -r6, lsl #20 │ │ │ │ + @ instruction: 0x11a8f245 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - blx 0xfeb7ebe6 │ │ │ │ + blx 0x1b7ebe6 │ │ │ │ subsle r2, r1, r0, lsl #16 │ │ │ │ movweq lr, #35744 @ 0x8ba0 │ │ │ │ cdpcs 12, 0, cr1, cr0, cr4, {4} │ │ │ │ rschi pc, sl, r0 │ │ │ │ svclt 0x00a82b00 │ │ │ │ ble 0x193ae4 │ │ │ │ movwls r4, #13888 @ 0x3640 │ │ │ │ - @ instruction: 0xff06f262 │ │ │ │ + cdp2 2, 12, cr15, cr6, cr2, {3} │ │ │ │ strmi r9, [r5], -r3, lsl #22 │ │ │ │ ldrdcs lr, [r1, -r6] │ │ │ │ adcmi r1, r9, #561152 @ 0x89000 │ │ │ │ sbchi pc, r9, r0, asr #4 │ │ │ │ bl 0x25c34c │ │ │ │ ldrmi r0, [r0], #-773 @ 0xfffffcfb │ │ │ │ andle r4, r3, #152, 4 @ 0x80000009 │ │ │ │ ldrmi r1, [r8, #2371] @ 0x943 │ │ │ │ sbchi pc, fp, r0, asr #1 │ │ │ │ strbmi r4, [r1], -sl, lsr #12 │ │ │ │ svc 0x006cf7cd │ │ │ │ andcs r6, r0, #7536640 @ 0x730000 │ │ │ │ ldmdavs r3!, {r0, r2, r3, r4, sl, lr} │ │ │ │ ldrbpl r6, [sl, #-117] @ 0xffffff8b │ │ │ │ - blx 0xd7e716 │ │ │ │ - msrcs R8_fiq, r5 │ │ │ │ + blx 0xffe7e714 │ │ │ │ + @ instruction: 0x11a8f245 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ ldrtmi r4, [r0], -r2, lsl #12 │ │ │ │ - @ instruction: 0xfff8f202 │ │ │ │ + @ instruction: 0xffbcf202 │ │ │ │ vmax.s32 d20, d2, d16 │ │ │ │ - @ instruction: 0x4605fedd │ │ │ │ + @ instruction: 0x4605fe9d │ │ │ │ movwcs lr, #6614 @ 0x19d6 │ │ │ │ addsmi r1, r8, #634880 @ 0x9b000 │ │ │ │ addshi pc, r9, r0, lsl #1 │ │ │ │ stmdbne r3!, {r4, r5, fp, sp, lr}^ │ │ │ │ addsmi r4, r8, #16, 8 @ 0x10000000 │ │ │ │ stmdbne r3, {r0, r1, r9, ip, lr, pc}^ │ │ │ │ @ instruction: 0xf0c0429c │ │ │ │ @@ -51259,174 +51259,174 @@ │ │ │ │ @ instruction: 0xf7cd462a │ │ │ │ ldmdavs r3!, {r1, r2, r6, r8, r9, sl, fp, sp, lr, pc}^ │ │ │ │ ldmdavs r2!, {r8, sp} │ │ │ │ rsbsvs r4, r3, fp, lsr #8 │ │ │ │ ldmdavs r4!, {r0, r4, r6, r7, sl, ip, lr} │ │ │ │ andcs r2, r0, #1073741824 @ 0x40000000 │ │ │ │ vmax.s d20, d2, d8 │ │ │ │ - cdpne 14, 0, cr15, cr5, cr5, {3} │ │ │ │ + cdpne 14, 0, cr15, cr5, cr5, {1} │ │ │ │ smlabthi r6, r0, r2, pc @ │ │ │ │ cmncs fp, r2, lsr #12 │ │ │ │ andseq pc, lr, sp, lsl #2 │ │ │ │ @ instruction: 0xf8ad2401 │ │ │ │ @ instruction: 0xf116401c │ │ │ │ - @ instruction: 0xf10dfe97 │ │ │ │ + @ instruction: 0xf10dfe5b │ │ │ │ vqadd.s32 d16, d14, d14 │ │ │ │ - stmdbge r7, {r0, r1, r4, r5, r6, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdbge r7, {r0, r1, r4, r5, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ strtmi r2, [r8], -lr, ror #4 │ │ │ │ - ldc2l 2, cr15, [r8], #-456 @ 0xfffffe38 │ │ │ │ + ldc2 2, cr15, [r8], #-456 @ 0xfffffe38 │ │ │ │ vmlal.s8 q9, d0, d0 │ │ │ │ strtmi r8, [r1], -r5, ror #1 │ │ │ │ vmax.s d20, d2, d24 │ │ │ │ - stmdacs r0, {r0, r6, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ sbchi pc, sp, r0, asr #5 │ │ │ │ @ instruction: 0xf43f2e00 │ │ │ │ strtmi sl, [r1], -fp, lsr #30 │ │ │ │ vmin.s8 d4, d1, d16 │ │ │ │ - @ instruction: 0xe725fdf7 │ │ │ │ + @ instruction: 0xe725fdbb │ │ │ │ @ instruction: 0xf6494648 │ │ │ │ - vrshr.s64 d16, d12, #64 │ │ │ │ + vmov.i32 d16, #3072 @ 0x00000c00 │ │ │ │ vhsub.s8 d16, d9, d29 │ │ │ │ - vmla.f d23, d16, d0[6] │ │ │ │ + vmla.f d23, d0, d0[6] │ │ │ │ stmib sp, {r0, r2, r3, r5, r8}^ │ │ │ │ @ instruction: 0xf64a2300 │ │ │ │ - vqdmlal.s , d0, d0[6] │ │ │ │ + vqdmlal.s q9, d16, d0[6] │ │ │ │ vcge.s8 d16, d0, d18 │ │ │ │ @ instruction: 0xf11c12ef │ │ │ │ - @ instruction: 0xe73dfedf │ │ │ │ + ldr pc, [sp, -r3, lsr #29]! │ │ │ │ ldrbtvc pc, [r0], #-578 @ 0xfffffdbe @ │ │ │ │ ldreq pc, [r7], #704 @ 0x2c0 │ │ │ │ strls r4, [r6], -r0, asr #12 │ │ │ │ strbvc lr, [fp, #-2500] @ 0xfffff63c │ │ │ │ - ldc2 1, cr15, [r2], {255} @ 0xff │ │ │ │ + blx 0xff5feb92 │ │ │ │ strmi r2, [r2], -r1, lsl #6 │ │ │ │ stmdage r6, {r8, r9, ip, pc} │ │ │ │ teqpcs r4, r4, asr #17 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf6414633 │ │ │ │ vmvn.i32 d19, #256 @ 0x00000100 │ │ │ │ @ instruction: 0xf6490204 │ │ │ │ - vaddw.s8 , q8, d0 │ │ │ │ + vaddw.s8 , q0, d0 │ │ │ │ @ instruction: 0xf11a012d │ │ │ │ - str pc, [sp, -r1, asr #17] │ │ │ │ + str pc, [sp, -r5, lsl #17] │ │ │ │ rscsvc pc, fp, #1325400064 @ 0x4f000000 │ │ │ │ vmax.s8 q10, , q4 │ │ │ │ - vsra.s64 , q12, #64 │ │ │ │ + vbic.i32 , #8 @ 0x00000008 │ │ │ │ @ instruction: 0xf64a012d │ │ │ │ - vqdmlal.s , d0, d0[6] │ │ │ │ + vqdmlal.s q9, d16, d0[6] │ │ │ │ tstls r0, r2, lsr r3 │ │ │ │ - mvnvc pc, r9, asr #4 │ │ │ │ + msrvc (UNDEF: 104), r9 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - mrc2 1, 5, pc, cr0, cr12, {0} │ │ │ │ + mrc2 1, 3, pc, cr4, cr12, {0} │ │ │ │ svclt 0x0000e711 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ @ instruction: 0xf6494648 │ │ │ │ - vmov.i32 , #2048 @ 0x00000800 │ │ │ │ + vrshr.s64 q8, q4, #64 │ │ │ │ @ instruction: 0xf64a022d │ │ │ │ - vqdmlal.s , d0, d0[6] │ │ │ │ + vqdmlal.s q9, d16, d0[6] │ │ │ │ andls r0, r0, #-939524096 @ 0xc8000000 │ │ │ │ - mvnvc pc, r9, asr #4 │ │ │ │ + msrvc (UNDEF: 104), r9 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ andcs pc, r9, #64, 4 │ │ │ │ - mrc2 1, 4, pc, cr10, cr12, {0} │ │ │ │ + mrc2 1, 2, pc, cr14, cr12, {0} │ │ │ │ @ instruction: 0xf04fe6fb │ │ │ │ @ instruction: 0x462233ff │ │ │ │ @ instruction: 0x46304619 │ │ │ │ - cdp2 2, 7, cr15, cr2, cr1, {0} │ │ │ │ + cdp2 2, 3, cr15, cr6, cr1, {0} │ │ │ │ @ instruction: 0x4642e771 │ │ │ │ mvnscc pc, pc, asr #32 │ │ │ │ vmin.s8 d4, d1, d16 │ │ │ │ - strb pc, [r3, -fp, ror #28] @ │ │ │ │ + strb pc, [r3, -pc, lsr #28] @ │ │ │ │ strtmi r4, [sl], -r1, lsr #12 │ │ │ │ - svc 0x00c2f261 │ │ │ │ + svc 0x0082f261 │ │ │ │ @ instruction: 0x462ae75f │ │ │ │ vmax.s32 q10, , │ │ │ │ - @ instruction: 0xe733efbe │ │ │ │ + @ instruction: 0xe733ef7e │ │ │ │ @ instruction: 0x4641461a │ │ │ │ vmin.s8 d4, d1, d16 │ │ │ │ - @ instruction: 0xf118ffaf │ │ │ │ - vpmax.s8 , , │ │ │ │ - vaddw.s8 q9, q0, d24 │ │ │ │ + @ instruction: 0xf118ff73 │ │ │ │ + vpmax.s8 d31, d5, d29 │ │ │ │ + vaddw.s8 , q8, d24 │ │ │ │ strmi r0, [r2], -pc, lsr #2 │ │ │ │ vmin.s8 d4, d2, d16 │ │ │ │ - strtmi pc, [r1], -sp, lsr #30 │ │ │ │ + @ instruction: 0x4621fef1 │ │ │ │ rscscc pc, pc, #79 @ 0x4f │ │ │ │ vmin.s8 d4, d1, d16 │ │ │ │ - @ instruction: 0xe74aff9f │ │ │ │ - mcr2 2, 7, pc, cr8, cr5, {1} @ │ │ │ │ + strb pc, [sl, -r3, ror #30] @ │ │ │ │ + mcr2 2, 5, pc, cr8, cr5, {1} @ │ │ │ │ @ instruction: 0xf6494602 │ │ │ │ - vrsra.s64 q8, q12, #64 │ │ │ │ + vbic.i32 q8, #2048 @ 0x00000800 │ │ │ │ movwls r0, #4909 @ 0x132d │ │ │ │ blmi 0xb93d9c │ │ │ │ andls r6, r0, #1179648 @ 0x120000 │ │ │ │ addsne pc, r5, #64, 4 │ │ │ │ - mvnvc pc, r9, asr #4 │ │ │ │ + msrvc (UNDEF: 104), r9 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - mcr2 1, 4, pc, cr10, cr12, {0} @ │ │ │ │ + mcr2 1, 2, pc, cr14, cr12, {0} @ │ │ │ │ vmax.s32 d20, d12, d24 │ │ │ │ - ldrt pc, [r4], r3, ror #19 @ │ │ │ │ - mrc2 2, 6, pc, cr0, cr5, {1} │ │ │ │ - mvneq pc, #76546048 @ 0x4900000 │ │ │ │ + ldrt pc, [r4], r3, lsr #19 @ │ │ │ │ + mrc2 2, 4, pc, cr0, cr5, {1} │ │ │ │ + msreq SPSR_, #76546048 @ 0x4900000 │ │ │ │ msreq CPSR_fsc, #192, 4 │ │ │ │ vcgt.s8 d25, d9, d1 │ │ │ │ - vmla.f d23, d16, d0[6] │ │ │ │ + vmla.f d23, d0, d0[6] │ │ │ │ stmdavs r2, {r0, r2, r3, r5, r8} │ │ │ │ andls r4, r0, #72, 12 @ 0x4800000 │ │ │ │ addne pc, r9, #64, 4 │ │ │ │ @ instruction: 0xf11c4b1d │ │ │ │ - @ instruction: 0xe6a0fe73 │ │ │ │ - mrc2 2, 5, pc, cr12, cr5, {1} │ │ │ │ + @ instruction: 0xe6a0fe37 │ │ │ │ + mrc2 2, 3, pc, cr12, cr5, {1} │ │ │ │ @ instruction: 0xf6494602 │ │ │ │ - vorr.i32 d17, #0 @ 0x00000000 │ │ │ │ + vrsra.s64 d16, d0, #64 │ │ │ │ movwls r0, #4909 @ 0x132d │ │ │ │ blmi 0x613df4 │ │ │ │ andls r6, r0, #1179648 @ 0x120000 │ │ │ │ addsne pc, fp, #64, 4 │ │ │ │ vaba.s q15, , q1 │ │ │ │ - @ instruction: 0xf649fc8b │ │ │ │ - vmla.i d17, d0, d0[2] │ │ │ │ + @ instruction: 0xf649fc4b │ │ │ │ + vmla.i d16, d16, d0[2] │ │ │ │ @ instruction: 0xf7ce002d │ │ │ │ @ instruction: 0x4628fb91 │ │ │ │ - @ instruction: 0xf9b4f26c │ │ │ │ + @ instruction: 0xf974f26c │ │ │ │ @ instruction: 0xf43f2e00 │ │ │ │ smlabbcs r1, r4, lr, sl │ │ │ │ vmin.s8 d4, d1, d16 │ │ │ │ - ldrbt pc, [lr], -r1, lsr #26 @ │ │ │ │ - eorsne pc, ip, r9, asr #12 │ │ │ │ + ldrbt pc, [lr], -r5, ror #25 @ │ │ │ │ + adcseq pc, ip, r9, asr #12 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ blx 0xfe08044a │ │ │ │ vmax.s32 d20, d12, d24 │ │ │ │ - @ instruction: 0x2e00f9a3 │ │ │ │ + @ instruction: 0x2e00f963 │ │ │ │ ldrbt sp, [r2], -pc, ror #3 │ │ │ │ - eorne pc, ip, r9, asr #12 │ │ │ │ + adceq pc, ip, r9, asr #12 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ blx 0x1d80462 │ │ │ │ mvnle r2, r0, lsl #28 │ │ │ │ svclt 0x0000e669 │ │ │ │ - eorseq sl, r2, r8, ror fp │ │ │ │ + ldrshteq sl, [r2], -r8 │ │ │ │ movwvs pc, #578 @ 0x242 @ │ │ │ │ orrseq pc, r5, #192, 4 │ │ │ │ @ instruction: 0xb3ab781b │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb99748 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vrecps.f32 q8, q9, q12 │ │ │ │ vmvn.i32 , #0 @ 0x00000000 │ │ │ │ stmdavs r3!, {r0, r1, r2, r4, r7, sl} │ │ │ │ blle 0x5cd15c │ │ │ │ umullscc pc, r0, r4, r8 @ │ │ │ │ ldrdcs fp, [r1, -r3] │ │ │ │ orrseq pc, r8, #4, 2 │ │ │ │ strmi r2, [r8], -r0, lsl #4 │ │ │ │ - stc2 1, cr15, [r4], #-96 @ 0xffffffa0 │ │ │ │ + blx 0xffa7e9d2 │ │ │ │ blle 0x48c574 │ │ │ │ @ instruction: 0xf8c42303 │ │ │ │ vqadd.s32 d19, d26, d4 │ │ │ │ - @ instruction: 0xf8c4fb63 │ │ │ │ + @ instruction: 0xf8c4fb23 │ │ │ │ @ instruction: 0xf11800a0 │ │ │ │ - @ instruction: 0xf8c4f9cb │ │ │ │ + @ instruction: 0xf8c4f98f │ │ │ │ andcs r0, r0, r4, lsr #1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ @ instruction: 0xf8c42306 │ │ │ │ mulcs r0, r4, r0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @@ -51453,60 +51453,60 @@ │ │ │ │ blle 0xb53004 │ │ │ │ @ instruction: 0x3094f8d4 │ │ │ │ mcrrne 6, 0, r4, sl, cr14 │ │ │ │ sbcshi pc, r4, r0 │ │ │ │ @ instruction: 0xf0002b06 │ │ │ │ bllt 0xfe6a2994 │ │ │ │ @ instruction: 0x0098f8d4 │ │ │ │ - @ instruction: 0xf924f26c │ │ │ │ + @ instruction: 0xf8e4f26c │ │ │ │ andcc pc, r0, #20971520 @ 0x1400000 │ │ │ │ ldcvs 6, cr4, [r3, #-584] @ 0xfffffdb8 │ │ │ │ @ instruction: 0xf0402b01 │ │ │ │ ldclvs 0, cr8, [r3], {231} @ 0xe7 │ │ │ │ ldrdcs pc, [r0], r4 @ │ │ │ │ addsmi r6, r1, #1638400 @ 0x190000 │ │ │ │ tstphi fp, r0, asr #32 @ p-variant is OBSOLETE │ │ │ │ stmdacs r0, {r3, r4, r8, fp, ip, sp, lr} │ │ │ │ rscshi pc, r9, r0 │ │ │ │ @ instruction: 0x909cf8d4 │ │ │ │ - blx 0xfefea │ │ │ │ + blx 0xff0fefe8 │ │ │ │ ldrdcc pc, [ip], #-138 @ 0xffffff76 │ │ │ │ sub r6, r1, r8, lsl r0 │ │ │ │ vmax.s32 q10, q6, q4 │ │ │ │ - @ instruction: 0xf7fff907 │ │ │ │ + @ instruction: 0xf7fff8c7 │ │ │ │ blmi 0xfe300cf0 │ │ │ │ blls 0x21c6c0 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ @ instruction: 0xf0400300 │ │ │ │ strhlt r8, [r8], -sl │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x87f0e8bd │ │ │ │ @ instruction: 0x009cf8d4 │ │ │ │ - @ instruction: 0xf8f0f26c │ │ │ │ + @ instruction: 0xf8b0f26c │ │ │ │ andcc pc, r0, #20971520 @ 0x1400000 │ │ │ │ @ instruction: 0xf8c42301 │ │ │ │ @ instruction: 0xf8d43094 │ │ │ │ @ instruction: 0x46929098 │ │ │ │ mlscc r4, r2, r8, pc @ │ │ │ │ strtvs lr, [r8], -r4, asr #19 │ │ │ │ @ instruction: 0xf0002b00 │ │ │ │ ldclvs 0, cr8, [r7, #-532] @ 0xfffffdec │ │ │ │ - blx 0xfe6fe9d8 │ │ │ │ - @ instruction: 0xf88ef0ce │ │ │ │ + blx 0x17fe9d8 │ │ │ │ + @ instruction: 0xf852f0ce │ │ │ │ vhadd.s32 d25, d10, d5 │ │ │ │ - strmi pc, [r0], sp, asr #21 │ │ │ │ - @ instruction: 0xf936f118 │ │ │ │ + strmi pc, [r0], sp, lsl #21 │ │ │ │ + @ instruction: 0xf8faf118 │ │ │ │ ldrtmi r9, [r3], -r5, lsl #20 │ │ │ │ andhi lr, r1, sp, asr #19 │ │ │ │ - cmppcs r8, r9, asr #12 @ p-variant is OBSOLETE │ │ │ │ + bicsne pc, r8, r9, asr #12 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ @ instruction: 0x96004638 │ │ │ │ - stc2l 2, cr15, [r0, #8] │ │ │ │ + stc2 2, cr15, [r4, #8] │ │ │ │ @ instruction: 0xf946f7fd │ │ │ │ @ instruction: 0xf88a2300 │ │ │ │ adcvs r3, r3, r4, rrx │ │ │ │ @ instruction: 0x612b2301 │ │ │ │ @ instruction: 0x3094f8d4 │ │ │ │ vqdmulh.s d2, d0, d6 │ │ │ │ andge r8, r1, #193 @ 0xc1 │ │ │ │ @@ -51518,124 +51518,124 @@ │ │ │ │ andeq r2, r4, pc, lsr r7 │ │ │ │ andeq r2, r4, r1, lsr #14 │ │ │ │ andeq r2, r4, r5, asr #12 │ │ │ │ blcs 0x5c994 │ │ │ │ stmdavs r0!, {r2, r3, r6, r8, ip, lr, pc} │ │ │ │ @ instruction: 0xf10d2201 │ │ │ │ vorr d16, d14, d11 │ │ │ │ - stmdacs r1, {r0, r5, r7, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r1, {r0, r5, r6, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf89dd156 │ │ │ │ @ instruction: 0xf7fe001b │ │ │ │ ldrb pc, [r9, r7, lsr #25] @ │ │ │ │ @ instruction: 0xf10d2201 │ │ │ │ @ instruction: 0x4648011b │ │ │ │ @ instruction: 0xf88d2365 │ │ │ │ vqadd.s32 d19, d14, d11 │ │ │ │ - stmdacs r1, {r0, r4, r5, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r1, {r0, r4, r5, r6, r9, fp, ip, sp, lr, pc} │ │ │ │ movwcs sp, #24902 @ 0x6146 │ │ │ │ addscc pc, r4, r4, asr #17 │ │ │ │ andcs lr, r1, #52953088 @ 0x3280000 │ │ │ │ tstpeq fp, sp, lsl #2 @ p-variant is OBSOLETE │ │ │ │ cmncs r4, #72, 12 @ 0x4800000 │ │ │ │ andscc pc, fp, sp, lsl #17 │ │ │ │ - blx 0xfe8ff10c │ │ │ │ + blx 0x18ff10c │ │ │ │ teqle r7, r1, lsl #16 │ │ │ │ @ instruction: 0xf8c42300 │ │ │ │ @ instruction: 0xe7bb3094 │ │ │ │ @ instruction: 0xf10d2201 │ │ │ │ @ instruction: 0x4648011b │ │ │ │ - @ instruction: 0xf876f26e │ │ │ │ + @ instruction: 0xf836f26e │ │ │ │ @ instruction: 0xd12b2801 │ │ │ │ mulscc fp, sp, r8 │ │ │ │ rscle r2, r0, r4, ror #22 │ │ │ │ rscle r2, sp, r5, ror #22 │ │ │ │ @ instruction: 0xd12c2b61 │ │ │ │ addseq pc, r4, r4, asr #17 │ │ │ │ andcs lr, r1, #168, 14 @ 0x2a00000 │ │ │ │ tstpeq fp, sp, lsl #2 @ p-variant is OBSOLETE │ │ │ │ cmncs r1, #72, 12 @ 0x4800000 │ │ │ │ andscc pc, fp, sp, lsl #17 │ │ │ │ - blx 0xfe07f150 │ │ │ │ + blx 0x107f150 │ │ │ │ tstle r5, r1, lsl #16 │ │ │ │ @ instruction: 0xf8c42303 │ │ │ │ @ instruction: 0xe7993094 │ │ │ │ vmax.s32 q10, q6, q4 │ │ │ │ - @ instruction: 0xe752f859 │ │ │ │ + smmul r2, r9, r8 │ │ │ │ @ instruction: 0xf43f2b06 │ │ │ │ blcs 0x12e4f4 │ │ │ │ @ instruction: 0xf8d4d12b │ │ │ │ vqadd.s32 d16, d28, d8 │ │ │ │ - @ instruction: 0xf8d4f84f │ │ │ │ + @ instruction: 0xf8d4f80f │ │ │ │ vqadd.s32 d16, d28, d12 │ │ │ │ - strb pc, [r4, -fp, asr #16] @ │ │ │ │ + strb pc, [r4, -fp, lsl #16] @ │ │ │ │ vmax.s32 q10, q6, q4 │ │ │ │ - cdpcs 8, 0, cr15, cr0, cr7, {2} │ │ │ │ + cdpcs 8, 0, cr15, cr0, cr7, {0} │ │ │ │ svcge 0x003ff47f │ │ │ │ vaba.s d30, d3, d27 │ │ │ │ - andcs pc, r0, pc, lsl #22 │ │ │ │ - mvnvc pc, r9, asr #4 │ │ │ │ + andcs pc, r0, pc, asr #21 │ │ │ │ + msrvc (UNDEF: 104), r9 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ andls r4, r0, r6, lsr #22 │ │ │ │ addcs pc, pc, #64, 4 │ │ │ │ - cdp2 2, 12, cr15, cr10, cr6, {0} │ │ │ │ - sbcne pc, r4, #76546048 @ 0x4900000 │ │ │ │ + cdp2 2, 8, cr15, cr14, cr6, {0} │ │ │ │ + subne pc, r4, #76546048 @ 0x4900000 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ - mvnvc pc, r9, asr #4 │ │ │ │ + msrvc (UNDEF: 104), r9 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ ldrtmi r9, [r0], -r0, lsl #4 │ │ │ │ vpadd.i8 d20, d0, d14 │ │ │ │ vqsub.s8 q1, q3, q1 │ │ │ │ - @ instruction: 0xf649febb │ │ │ │ - vsubl.s8 , d16, d12 │ │ │ │ + @ instruction: 0xf649fe7f │ │ │ │ + vsubl.s8 , d0, d12 │ │ │ │ vhsub.s8 d16, d9, d29 │ │ │ │ - vmla.f d23, d16, d0[6] │ │ │ │ + vmla.f d23, d0, d0[6] │ │ │ │ andls r0, r0, #1073741835 @ 0x4000000b │ │ │ │ subcs pc, r1, #64, 4 │ │ │ │ vpadd.i8 d4, d6, d6 │ │ │ │ - @ instruction: 0xf649fead │ │ │ │ - vmvn.i32 d18, #0 @ 0x00000000 │ │ │ │ + @ instruction: 0xf649fe71 │ │ │ │ + vrshr.s64 d17, d16, #64 │ │ │ │ vhsub.s8 d16, d9, d29 │ │ │ │ - vmla.f d23, d16, d0[6] │ │ │ │ + vmla.f d23, d0, d0[6] │ │ │ │ andls r0, r0, #1073741835 @ 0x4000000b │ │ │ │ subscs pc, r5, #64, 4 │ │ │ │ vqdmulh.s d4, d6, d15 │ │ │ │ - @ instruction: 0xf649fe9f │ │ │ │ - vmlal.s , d16, d0[6] │ │ │ │ + @ instruction: 0xf649fe63 │ │ │ │ + vmlal.s , d0, d0[6] │ │ │ │ vhsub.s8 d16, d9, d29 │ │ │ │ - vmla.f d23, d16, d0[6] │ │ │ │ + vmla.f d23, d0, d0[6] │ │ │ │ andls r0, r0, #1073741835 @ 0x4000000b │ │ │ │ blmi 0x29411c │ │ │ │ subscs pc, r3, #64, 4 │ │ │ │ - cdp2 2, 9, cr15, cr0, cr6, {0} │ │ │ │ + cdp2 2, 5, cr15, cr4, cr6, {0} │ │ │ │ vhadd.s8 d18, d9, d0 │ │ │ │ - vmla.f d23, d16, d0[6] │ │ │ │ + vmla.f d23, d0, d0[6] │ │ │ │ blmi 0x142d24 │ │ │ │ vhadd.s8 d25, d0, d0 │ │ │ │ vhsub.s8 d2, d22, d21 │ │ │ │ - svclt 0x0000fe85 │ │ │ │ + svclt 0x0000fe49 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ - eorseq sl, r2, ip, lsl #23 │ │ │ │ + eorseq sl, r2, ip, lsl #22 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb99a8c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf6490ff0 │ │ │ │ - vaddw.s8 q9, q8, d0 │ │ │ │ + vaddw.s8 q9, q0, d0 │ │ │ │ vrhadd.s32 d16, d3, d29 │ │ │ │ - teqplt r0, r9, lsl #17 @ p-variant is OBSOLETE │ │ │ │ + teqplt r0, r9, asr #16 @ p-variant is OBSOLETE │ │ │ │ cmnpvc r0, #536870916 @ p-variant is OBSOLETE @ 0x20000004 │ │ │ │ orrseq pc, r7, #192, 4 │ │ │ │ @ instruction: 0xf8832201 │ │ │ │ blmi 0x88aaf0 │ │ │ │ ldrsbgt pc, [r4], #-131 @ 0xffffff7d @ │ │ │ │ svceq 0x0000f1bc │ │ │ │ ldmib ip, {r0, r4, r5, ip, lr, pc}^ │ │ │ │ bl 0xfe93b4c4 │ │ │ │ blcs 0x3834fc │ │ │ │ @ instruction: 0xf649d91f │ │ │ │ - vrsra.s64 d18, d0, #64 │ │ │ │ + vorr.i32 d18, #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf8dc032d │ │ │ │ @ instruction: 0xf8dc2000 │ │ │ │ bl 0xd68d8 │ │ │ │ blgt 0x203914 │ │ │ │ andeq pc, lr, r5, asr #16 │ │ │ │ @ instruction: 0xf04f6061 │ │ │ │ adcvs r0, r2, r0, lsl #2 │ │ │ │ @@ -51643,25 +51643,25 @@ │ │ │ │ movwcs lr, #2524 @ 0x9dc │ │ │ │ @ instruction: 0xf8cc330d │ │ │ │ ldrbpl r3, [r1], #4 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf649bd70 │ │ │ │ - vrshr.s64 d18, d0, #64 │ │ │ │ + vmov.i32 d18, #0 @ 0x00000000 │ │ │ │ pop {r0, r2, r3, r5, r9} │ │ │ │ movwcs r4, #53360 @ 0xd070 │ │ │ │ mvnscc pc, pc, asr #32 │ │ │ │ vmax.s8 q2, , q8 │ │ │ │ - @ instruction: 0xf649bbef │ │ │ │ - vsra.s64 d18, d0, #64 │ │ │ │ + @ instruction: 0xf649bbb3 │ │ │ │ + vorr.i32 d18, #0 @ 0x00000000 │ │ │ │ pop {r0, r2, r3, r5, r8} │ │ │ │ andcs r4, sp, #112 @ 0x70 │ │ │ │ vmax.s8 q2, , q8 │ │ │ │ - svclt 0x0000bd39 │ │ │ │ + svclt 0x0000bcfd │ │ │ │ addseq r2, r7, r0, lsl #12 │ │ │ │ cmnpvc r0, #536870916 @ p-variant is OBSOLETE @ 0x20000004 │ │ │ │ orrseq pc, r7, #192, 4 │ │ │ │ @ instruction: 0x2094f8d3 │ │ │ │ andle r2, r6, r1, lsl #20 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ @@ -51675,15 +51675,15 @@ │ │ │ │ andcs sp, r0, r7 │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf8d3bd10 │ │ │ │ addmi r0, r8, #164 @ 0xa4 │ │ │ │ @ instruction: 0xf648d1f3 │ │ │ │ - vshr.s64 , q4, #64 │ │ │ │ + vmov.i32 , #8 @ 0x00000008 │ │ │ │ tstcs r2, sp, lsr #32 │ │ │ │ @ instruction: 0xf8c39201 │ │ │ │ @ instruction: 0xf7fc1094 │ │ │ │ stmdals r1, {r0, r3, r5, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ svclt 0x0000e7e8 │ │ │ │ cmnpvc r0, #536870916 @ p-variant is OBSOLETE @ 0x20000004 │ │ │ │ orrseq pc, r7, #192, 4 │ │ │ │ @@ -51696,33 +51696,33 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00f0f8cc │ │ │ │ ldrdne pc, [r0], r3 @ │ │ │ │ addmi fp, r1, #131 @ 0x83 │ │ │ │ stmib sp, {r0, r1, r4, ip, lr, pc}^ │ │ │ │ vhadd.s32 d19, d10, d0 │ │ │ │ - bls 0xc0eac │ │ │ │ + bls 0xc0dac │ │ │ │ addmi r9, r2, #0, 22 │ │ │ │ andcs fp, r5, #8, 30 │ │ │ │ andcs sp, r0, sl │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ andcs fp, r4, #0, 26 │ │ │ │ - sbcsvc pc, r8, r8, asr #12 │ │ │ │ + subsvc pc, r8, r8, asr #12 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ addscs pc, r4, r3, asr #17 │ │ │ │ blx 0x1c00a00 │ │ │ │ andlt r2, r3, r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ stclt 14, cr0, [r0, #-0] │ │ │ │ - andscs pc, r8, r0, asr #12 │ │ │ │ + addsne pc, r8, r0, asr #12 │ │ │ │ eorseq pc, r0, r0, asr #5 │ │ │ │ blt 0x1800a20 │ │ │ │ sbcscs pc, r0, #78643200 @ 0x4b00000 │ │ │ │ addscs pc, r7, #192, 4 │ │ │ │ cmnpvc r0, #536870916 @ p-variant is OBSOLETE @ 0x20000004 │ │ │ │ orrseq pc, r7, #192, 4 │ │ │ │ ldmdavs r2, {r0, r8, sp} │ │ │ │ @@ -51734,17 +51734,17 @@ │ │ │ │ vbic.i32 d22, #1536 @ 0x00000600 │ │ │ │ ldmdahi fp, {r0, r1, r2, r4, r7, r8, r9, sp} │ │ │ │ rscsle r2, r1, r0, lsl #22 │ │ │ │ cmppcs r0, #78643200 @ p-variant is OBSOLETE @ 0x4b00000 │ │ │ │ orrscs pc, r7, #192, 4 │ │ │ │ ldreq r6, [fp], #-2075 @ 0xfffff7e5 │ │ │ │ @ instruction: 0xf649d5ea │ │ │ │ - vaddl.s8 q9, d16, d16 │ │ │ │ + vaddl.s8 q9, d0, d16 │ │ │ │ @ instruction: 0xf121002d │ │ │ │ - svclt 0x0000bbf5 │ │ │ │ + svclt 0x0000bbb9 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ bl 0xfeb99c88 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vmax.f32 q8, q8, q12 │ │ │ │ vsubw.s8 q8, q0, d8 │ │ │ │ ldmdavs ip, {r0, r4, r7, r8, r9} │ │ │ │ @ instruction: 0xf64bb1c4 │ │ │ │ @@ -51770,17 +51770,17 @@ │ │ │ │ vbic.i32 d22, #512 @ 0x00000200 │ │ │ │ @ instruction: 0xf64b2397 │ │ │ │ vmov.i32 q9, #0 @ 0x00000000 │ │ │ │ ldmdahi fp, {r0, r1, r2, r4, r7, r9, sp} │ │ │ │ sbcsle r2, pc, r0, lsl #22 │ │ │ │ ldreq r6, [fp], #-2067 @ 0xfffff7ed │ │ │ │ @ instruction: 0xf649d5dc │ │ │ │ - vmla.i d18, d16, d0[3] │ │ │ │ + vmla.i d18, d0, d0[3] │ │ │ │ @ instruction: 0xf121002d │ │ │ │ - ldrb pc, [r5, sp, lsr #23] @ │ │ │ │ + @ instruction: 0xe7d5fb71 │ │ │ │ addseq r2, r7, r0, lsl #12 │ │ │ │ @ instruction: 0x4611b510 │ │ │ │ vmlavs.f64 d9, d2, d3 │ │ │ │ mulsgt r0, sp, r8 │ │ │ │ ldrd pc, [r8], #-130 @ 0xffffff7e @ │ │ │ │ @ instruction: 0xf8cd9a02 │ │ │ │ @ instruction: 0xf1bec008 │ │ │ │ @@ -51881,25 +51881,25 @@ │ │ │ │ ldmdbvs fp, {r2, r3, r7, r8, r9} │ │ │ │ @ instruction: 0x07db40d3 │ │ │ │ ldrlt sp, [r0, #-1310]! @ 0xfffffae2 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ strmi fp, [r5], -r3, lsl #1 │ │ │ │ - rscscs pc, r4, r9, asr #12 │ │ │ │ + rsbscs pc, r4, r9, asr #12 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ - @ instruction: 0xf88cf1ff │ │ │ │ + @ instruction: 0xf850f1ff │ │ │ │ @ instruction: 0xf0cd4604 │ │ │ │ - movwcs pc, #3969 @ 0xf81 @ │ │ │ │ + movwcs pc, #3909 @ 0xf45 @ │ │ │ │ strtmi r4, [r2], -r1, lsl #12 │ │ │ │ movwls r4, #1576 @ 0x628 │ │ │ │ @ instruction: 0xf86ef7ff │ │ │ │ andlt r4, r3, r0, lsr #12 │ │ │ │ ldrhtmi lr, [r0], -sp │ │ │ │ - svclt 0x0086f1f7 │ │ │ │ + svclt 0x004af1f7 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x00004770 │ │ │ │ cmnpvc r0, #536870916 @ p-variant is OBSOLETE @ 0x20000004 │ │ │ │ orrseq pc, r7, #192, 4 │ │ │ │ stmdblt r2!, {r1, r3, r4, r8, r9, fp, ip, sp, lr}^ │ │ │ │ @@ -51910,25 +51910,25 @@ │ │ │ │ ldmdbvs fp, {r2, r3, r7, r8, r9} │ │ │ │ @ instruction: 0x07db40d3 │ │ │ │ ldrlt sp, [r0, #-1310]! @ 0xfffffae2 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ strmi fp, [r5], -r3, lsl #1 │ │ │ │ - andcc pc, r8, r9, asr #12 │ │ │ │ + addcs pc, r8, r9, asr #12 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ - @ instruction: 0xf852f1ff │ │ │ │ + @ instruction: 0xf816f1ff │ │ │ │ @ instruction: 0xf0cd4604 │ │ │ │ - movwcs pc, #3911 @ 0xf47 @ │ │ │ │ + movwcs pc, #3851 @ 0xf0b @ │ │ │ │ strtmi r4, [r2], -r1, lsl #12 │ │ │ │ movwls r4, #1576 @ 0x628 │ │ │ │ @ instruction: 0xf834f7ff │ │ │ │ andlt r4, r3, r0, lsr #12 │ │ │ │ ldrhtmi lr, [r0], -sp │ │ │ │ - svclt 0x004cf1f7 │ │ │ │ + svclt 0x0010f1f7 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x00004770 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb99f78 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @@ -51941,50 +51941,50 @@ │ │ │ │ bcs 0xc60e00 │ │ │ │ ldmdavc r9, {r0, r8, ip, lr, pc}^ │ │ │ │ bcs 0xcafb64 │ │ │ │ ldmdavc sl, {r2, r3, r4, ip, lr, pc} │ │ │ │ tstle r2, r1, lsr sl │ │ │ │ bcs 0xf20f14 │ │ │ │ vqadd.s8 d29, d9, d23 │ │ │ │ - vshr.s64 , q2, #64 │ │ │ │ + vmov.i32 , #4 @ 0x00000004 │ │ │ │ @ instruction: 0xf7fc002d │ │ │ │ blmi 0xf01020 │ │ │ │ blls 0x99ce28 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ cmnle fp, r0, lsl #6 │ │ │ │ andcs fp, r0, r6, lsr #32 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ bcs 0x60f48 │ │ │ │ vand , q9, │ │ │ │ vbic.i32 , #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf6480397 │ │ │ │ - vshr.s64 , q4, #64 │ │ │ │ + vmov.i32 , #8 @ 0x00000008 │ │ │ │ andcs r0, r1, #45 @ 0x2d │ │ │ │ @ instruction: 0xf7fc731a │ │ │ │ @ instruction: 0xe7def879 │ │ │ │ cmnpvc r0, #536870916 @ p-variant is OBSOLETE @ 0x20000004 │ │ │ │ orrseq pc, r7, #192, 4 │ │ │ │ @ instruction: 0xf1032280 │ │ │ │ tstvc r9, #16 │ │ │ │ - stcl 2, cr15, [r2], #-388 @ 0xfffffe7c │ │ │ │ - sbcsvc pc, r8, r8, asr #12 │ │ │ │ + stc 2, cr15, [r2], #-388 @ 0xfffffe7c │ │ │ │ + subsvc pc, r8, r8, asr #12 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ @ instruction: 0xf868f7fc │ │ │ │ addcs lr, r0, #53739520 @ 0x3340000 │ │ │ │ stmdage r5, {r8, sp} │ │ │ │ vcgt.s32 d25, d1, d1 │ │ │ │ - blls 0xbdf84 │ │ │ │ + blls 0xbde84 │ │ │ │ ldcne 4, cr2, [r8], {0} │ │ │ │ blge 0x10b674 │ │ │ │ tsteq r2, sp, lsl #22 │ │ │ │ @ instruction: 0xf1169004 │ │ │ │ - stmdacs r0, {r0, r5, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r2, r5, r6, r9, fp, ip, sp, lr, pc} │ │ │ │ stmdals r4, {r0, r2, r4, r5, r7, r8, ip, lr, pc} │ │ │ │ bcs 0x60e50 │ │ │ │ bcs 0xf32aac │ │ │ │ blls 0x13750c │ │ │ │ svcvs 0x0080f5b3 │ │ │ │ strcs fp, [r1], #-3880 @ 0xfffff0d8 │ │ │ │ b 0x1437690 │ │ │ │ @@ -51998,101 +51998,101 @@ │ │ │ │ ldrb r3, [r9, r1] │ │ │ │ rsbsvc pc, r0, r2, asr #4 │ │ │ │ addseq pc, r7, r0, asr #5 │ │ │ │ stmdblt r4!, {r2, r8, r9, ip, sp, lr} │ │ │ │ stmdbge r5, {r7, r9, sp} │ │ │ │ @ instruction: 0xf7cd3010 │ │ │ │ @ instruction: 0xf648e976 │ │ │ │ - vshr.s64 , q4, #64 │ │ │ │ + vmov.i32 , #8 @ 0x00000008 │ │ │ │ @ instruction: 0xf7fc002d │ │ │ │ str pc, [ip, r7, lsr #16] │ │ │ │ - @ instruction: 0xffaaf272 │ │ │ │ + @ instruction: 0xff6af272 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb9a0b0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmdavs r2, {r3, r5, r6, r7, r8, r9, sl, fp} │ │ │ │ cmnpvc r0, #536870916 @ p-variant is OBSOLETE @ 0x20000004 │ │ │ │ orrseq pc, r7, #192, 4 │ │ │ │ ldmdavs r4, {r0, r1, r7, ip, sp, pc} │ │ │ │ @ instruction: 0xf8d36912 │ │ │ │ stmiane r0!, {r3, r5, r8, ip} │ │ │ │ ldmdale sl, {r3, r7, r9, lr} │ │ │ │ @ instruction: 0xf6454d11 │ │ │ │ - vsra.s64 , q0, #64 │ │ │ │ + vorr.i32 , #0 @ 0x00000000 │ │ │ │ stmib sp, {r1, r4, r5, r8}^ │ │ │ │ stclvs 3, cr2, [r8, #-0] │ │ │ │ - @ instruction: 0xf9def201 │ │ │ │ + @ instruction: 0xf9a2f201 │ │ │ │ fstmdbxvs r8!, {d25-d24} @ Deprecated │ │ │ │ @ instruction: 0x01a8f103 │ │ │ │ strtmi r9, [r1], #-2560 @ 0xfffff600 │ │ │ │ ldc2 7, cr15, [sl, #-1008]! @ 0xfffffc10 │ │ │ │ andcs r6, r1, #6848 @ 0x1ac0 │ │ │ │ ldrdeq lr, [r0, -r3] │ │ │ │ pop {r0, r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf7fb4030 │ │ │ │ @ instruction: 0xf649befd │ │ │ │ - vmov.i32 d19, #12 @ 0x0000000c │ │ │ │ + vshr.s64 d18, d12, #64 │ │ │ │ andlt r0, r3, sp, lsr #32 │ │ │ │ ldrhtmi lr, [r0], -sp │ │ │ │ svclt 0x00eaf7fb │ │ │ │ addseq r2, r7, r0, lsl #12 │ │ │ │ - asrcc pc, sl, #12 @ │ │ │ │ + msrcc R8_usr, sl │ │ │ │ teqpeq r2, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf0f62201 │ │ │ │ - svclt 0x0000baeb │ │ │ │ + svclt 0x0000baaf │ │ │ │ svclt 0x00004770 │ │ │ │ svclt 0x00004770 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb9a13c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ movtcs r4, #56348 @ 0xdc1c │ │ │ │ - rsbscc pc, r0, #72, 4 @ 0x80000004 │ │ │ │ + rscscs pc, r0, #72, 4 @ 0x80000004 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ - mvnsvs pc, r6, asr #4 │ │ │ │ + cmnpvs r8, r6, asr #4 @ p-variant is OBSOLETE │ │ │ │ teqpeq r2, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ strmi r9, [r5], -r0, lsl #8 │ │ │ │ - @ instruction: 0xff40f0fa │ │ │ │ - @ instruction: 0xff90f0f6 │ │ │ │ + @ instruction: 0xff04f0fa │ │ │ │ + @ instruction: 0xff54f0f6 │ │ │ │ movtcs fp, #53632 @ 0xd180 │ │ │ │ strls r4, [r0], #-1576 @ 0xfffff9d8 │ │ │ │ - rsbscc pc, r0, #72, 4 @ 0x80000004 │ │ │ │ + rscscs pc, r0, #72, 4 @ 0x80000004 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ - mvnsvs pc, r6, asr #4 │ │ │ │ + cmnpvs r8, r6, asr #4 @ p-variant is OBSOLETE │ │ │ │ teqpeq r2, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ - @ instruction: 0xff30f0fa │ │ │ │ - @ instruction: 0xff80f0f6 │ │ │ │ + mrc2 0, 7, pc, cr4, cr10, {7} │ │ │ │ + @ instruction: 0xff44f0f6 │ │ │ │ cmplt fp, r3, lsl #18 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - msrcc R8_usr, r9 │ │ │ │ + asrcs pc, r9, #12 @ │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - eorscc pc, r4, r9, asr #12 │ │ │ │ + adcscs pc, r4, r9, asr #12 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ movweq pc, #33028 @ 0x8104 @ │ │ │ │ vhsub.s d2, d13, d26 │ │ │ │ - svclt 0x0000fdd3 │ │ │ │ - ldrsbteq sl, [r2], -r0 │ │ │ │ + svclt 0x0000fd93 │ │ │ │ + eorseq sl, r2, r0, asr fp │ │ │ │ svclt 0x00004770 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb9a1c8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf0fc0ff8 │ │ │ │ - @ instruction: 0xf648ff5d │ │ │ │ - vmla.f d16, d16, d0[5] │ │ │ │ + @ instruction: 0xf648ff21 │ │ │ │ + vmla.f d16, d0, d0[5] │ │ │ │ @ instruction: 0xf0f9012d │ │ │ │ - @ instruction: 0xf649fc29 │ │ │ │ - vsra.s64 d19, d12, #64 │ │ │ │ + @ instruction: 0xf649fbed │ │ │ │ + vorr.i32 d19, #12 @ 0x0000000c │ │ │ │ pop {r0, r2, r3, r5, r8} │ │ │ │ @ instruction: 0xf0f94008 │ │ │ │ - svclt 0x0000bc21 │ │ │ │ + svclt 0x0000bbe5 │ │ │ │ @ instruction: 0xf8d0460a │ │ │ │ strmi r1, [r3], -ip, lsl #1 │ │ │ │ @ instruction: 0xd1064291 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf64b4770 │ │ │ │ @@ -52103,87 +52103,87 @@ │ │ │ │ mvnspl pc, fp, asr #4 │ │ │ │ orrscs pc, r7, r0, asr #5 │ │ │ │ stmdbcs r0, {r0, r3, fp, pc} │ │ │ │ @ instruction: 0xf64bd0e8 │ │ │ │ vorr.i32 q9, #0 @ 0x00000000 │ │ │ │ stmdavs r9, {r0, r1, r2, r4, r7, r8, sp} │ │ │ │ strble r0, [r1, #1033]! @ 0x409 │ │ │ │ - adccc pc, r8, r9, asr #12 │ │ │ │ + eorcc pc, r8, r9, asr #12 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ sbcne pc, r0, #13828096 @ 0xd30000 │ │ │ │ - ldmdblt r0, {r0, r5, r8, ip, sp, lr, pc} │ │ │ │ + ldmlt r4, {r0, r5, r8, ip, sp, lr, pc}^ │ │ │ │ vst3.8 {d27-d29}, [pc], lr │ │ │ │ strlt r5, [r0, #-3200] @ 0xfffff380 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0064f8cc │ │ │ │ @ instruction: 0xf641b0a6 │ │ │ │ vaddhn.i16 d20, q8, q10 │ │ │ │ blge 0xa042b8 │ │ │ │ stmdami sp!, {r0, r2, r9, sl, lr} │ │ │ │ tstcs r1, sp, lsl #4 │ │ │ │ blvs 0x1811bc │ │ │ │ eorls r6, r5, r0, lsl #16 │ │ │ │ andeq pc, r0, pc, asr #32 │ │ │ │ movwcc lr, #2509 @ 0x9cd │ │ │ │ - sbcscc pc, r0, r9, asr #12 │ │ │ │ + subscc pc, r0, r9, asr #12 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ vadd.i16 d22, d0, d19 │ │ │ │ - blls 0x82820 │ │ │ │ + blls 0x82720 │ │ │ │ tstcs r1, r2, lsr r6 │ │ │ │ vadd.i64 d22, d2, d16 │ │ │ │ - stmdavs r1!, {r0, r1, r3, r4, r6, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdavs r1!, {r0, r1, r3, r4, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ vhadd.s16 d18, d1, d10 │ │ │ │ - stmdavs r1!, {r0, r5, r6, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdavs r1!, {r0, r5, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ sbccs pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ @ instruction: 0xf7ce4628 │ │ │ │ @ instruction: 0xf121ff1f │ │ │ │ - ldmiblt r0, {r0, r2, r7, fp, ip, sp, lr, pc} │ │ │ │ - cdp2 1, 9, cr15, cr14, cr9, {1} │ │ │ │ + ldmiblt r0, {r0, r3, r6, fp, ip, sp, lr, pc} │ │ │ │ + cdp2 1, 6, cr15, cr2, cr9, {1} │ │ │ │ smlabbcs r0, ip, r2, r2 │ │ │ │ vadd.i32 d26, d1, d2 │ │ │ │ - stmdage r3, {r2, r3, r8, r9, fp, sp, lr, pc} │ │ │ │ - blx 0xfef7f9ca │ │ │ │ + stmdage r3, {r2, r3, r6, r7, r9, fp, sp, lr, pc} │ │ │ │ + blx 0x1f7f9ca │ │ │ │ stmdbge r2, {r9, sp} │ │ │ │ andls r2, r2, #6 │ │ │ │ vhsub.s8 d25, d1, d19 │ │ │ │ - @ instruction: 0xf7cdfa7d │ │ │ │ + @ instruction: 0xf7cdfa3d │ │ │ │ @ instruction: 0xf121fd23 │ │ │ │ - strmi pc, [r4], -r7, lsl #17 │ │ │ │ + strmi pc, [r4], -fp, asr #16 │ │ │ │ rscle r2, r7, r0, lsl #16 │ │ │ │ andcs r4, sp, #3145728 @ 0x300000 │ │ │ │ @ instruction: 0xf6492101 │ │ │ │ - vshr.s64 , q0, #64 │ │ │ │ + vmov.i32 , #0 @ 0x00000000 │ │ │ │ vhadd.s16 d16, d0, d29 │ │ │ │ - blls 0xc27b8 │ │ │ │ + blls 0xc26b8 │ │ │ │ tstcs r1, r2, lsr r6 │ │ │ │ vmax.s d20, d2, d16 │ │ │ │ - strtmi pc, [r1], -r7, lsr #29 │ │ │ │ + strtmi pc, [r1], -r7, ror #28 │ │ │ │ vhadd.s16 d18, d1, d10 │ │ │ │ - strtmi pc, [r8], -sp, lsr #21 │ │ │ │ + strtmi pc, [r8], -sp, ror #20 │ │ │ │ sbccs pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ @ instruction: 0xf7ce4621 │ │ │ │ strtmi pc, [r0], -fp, ror #29 │ │ │ │ - @ instruction: 0xf86af121 │ │ │ │ + @ instruction: 0xf82ef121 │ │ │ │ svclt 0x0000e7ca │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ andcs fp, r1, r0, lsr r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb9a338 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf64a0ff8 │ │ │ │ - vrsra.s64 , q8, #64 │ │ │ │ + vbic.i32 , #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf6490332 │ │ │ │ - vmla.f d19, d16, d0[4] │ │ │ │ + vmla.f d19, d0, d0[4] │ │ │ │ @ instruction: 0xf649012d │ │ │ │ - vshr.s64 , q10, #64 │ │ │ │ + vmvn.i32 , #4 @ 0x00000004 │ │ │ │ andcs r0, lr, #45 @ 0x2d │ │ │ │ - stc2 2, cr15, [r0, #-244] @ 0xffffff0c │ │ │ │ + stc2l 2, cr15, [r0], {61} @ 0x3d │ │ │ │ ldrbmi r2, [r0, -r0]! │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfeb9a368 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf6420ff0 │ │ │ │ vsubw.s8 q8, q8, d24 │ │ │ │ umulllt r0, r3, r7, r3 │ │ │ │ @@ -52199,15 +52199,15 @@ │ │ │ │ @ instruction: 0x460bd1f6 │ │ │ │ andlt r4, r3, r8, lsl r6 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ strbtmi r3, [r3], -r2, lsl #2 │ │ │ │ @ instruction: 0xf1e29301 │ │ │ │ - blls 0xc2718 │ │ │ │ + blls 0xc2628 │ │ │ │ andlt r4, r3, r8, lsl r6 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ stclt 14, cr0, [r0, #-0] │ │ │ │ tstcs r2, r1, lsl #6 │ │ │ │ svclt 0x0000e7ee │ │ │ │ @@ -52241,46 +52241,46 @@ │ │ │ │ movwcs r2, #8961 @ 0x2301 │ │ │ │ rsbsvs r5, r1, fp, lsr #2 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - movwmi pc, #17994 @ 0x464a @ │ │ │ │ + orrcc pc, r4, #77594624 @ 0x4a00000 │ │ │ │ teqpeq r2, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - mvnscc pc, r9, asr #12 │ │ │ │ + cmnpcc ip, r9, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - sbcvc pc, ip, ip, asr #12 │ │ │ │ + subvc pc, ip, ip, asr #12 │ │ │ │ eorseq pc, r0, r0, asr #5 │ │ │ │ vqsub.s64 q1, , │ │ │ │ - svclt 0x0000fc6f │ │ │ │ + svclt 0x0000fc2f │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb9a488 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf6420ff0 │ │ │ │ vaddhn.i16 d16, q8, q12 │ │ │ │ umulllt r0, r2, r7, r4 │ │ │ │ tstcs r1, r0, lsl r2 │ │ │ │ @ instruction: 0xf1e22000 │ │ │ │ - eorvs pc, r0, r7, lsl #19 │ │ │ │ - ldc2l 0, cr15, [r4], {206} @ 0xce │ │ │ │ + eorvs pc, r0, fp, asr #18 │ │ │ │ + ldc2 0, cr15, [r8], {206} @ 0xce │ │ │ │ andls fp, r1, r0, lsr #19 │ │ │ │ stmdavs r0!, {r0, r1, r8, sp} │ │ │ │ - ldc2l 1, cr15, [sl], {226} @ 0xe2 │ │ │ │ + ldc2 1, cr15, [lr], {226} @ 0xe2 │ │ │ │ eorvs r9, r0, r1, lsl #18 │ │ │ │ @ instruction: 0xf7ff4608 │ │ │ │ smlatbcs r1, r7, pc, pc @ │ │ │ │ @ instruction: 0xf7ff4608 │ │ │ │ smlatbcs r2, r3, pc, pc @ │ │ │ │ andlt r4, r2, r8, lsl #12 │ │ │ │ @ instruction: 0x4010e8bd │ │ │ │ svclt 0x009cf7ff │ │ │ │ pop {r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf0ce4010 │ │ │ │ - svclt 0x0000bcbb │ │ │ │ + svclt 0x0000bc7f │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb9a4e8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmdacs r0, {r3, r4, r5, r6, r7, r8, r9, sl, fp} │ │ │ │ @ instruction: 0xf642db1c │ │ │ │ vsubw.s8 q8, q8, d24 │ │ │ │ ldmdavs fp, {r0, r1, r2, r4, r7, r8, r9} │ │ │ │ @@ -52292,21 +52292,21 @@ │ │ │ │ @ instruction: 0xf84c0e03 │ │ │ │ andcs lr, r0, r0 │ │ │ │ andne lr, r1, #3194880 @ 0x30c000 │ │ │ │ ldrdcs r6, [r0], -r8 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ - mvnscc pc, r9, asr #12 │ │ │ │ + cmnpcc ip, r9, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - sbcvc pc, ip, ip, asr #12 │ │ │ │ + subvc pc, ip, ip, asr #12 │ │ │ │ eorseq pc, r0, r0, asr #5 │ │ │ │ rsbscs r4, ip, #1024 @ 0x400 │ │ │ │ - stc2 2, cr15, [ip], {61} @ 0x3d │ │ │ │ - eorseq sl, r2, r8, lsl ip │ │ │ │ + blx 0xff37fc3a │ │ │ │ + mlaseq r2, r8, fp, sl │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb9a550 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmdacs r0, {r3, r4, r5, r6, r7, r8, r9, sl, fp} │ │ │ │ @ instruction: 0xf642db14 │ │ │ │ vsubw.s8 q8, q8, d24 │ │ │ │ ldmdavs fp, {r0, r1, r2, r4, r7, r8, r9} │ │ │ │ @@ -52314,21 +52314,21 @@ │ │ │ │ ldmdavs fp, {r2, r3, r8, fp, ip, lr, pc} │ │ │ │ sbcmi r0, r3, #0, 2 │ │ │ │ andcs sp, r0, #8 │ │ │ │ andcs r5, r0, sl, lsl r0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r8, #-0] │ │ │ │ - mvnscc pc, r9, asr #12 │ │ │ │ + cmnpcc ip, r9, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - sbcvc pc, ip, ip, asr #12 │ │ │ │ + subvc pc, ip, ip, asr #12 │ │ │ │ eorseq pc, r0, r0, asr #5 │ │ │ │ addcs r4, fp, #1024 @ 0x400 │ │ │ │ - blx 0xff87fc92 │ │ │ │ - eorseq sl, r2, ip, lsr #24 │ │ │ │ + blx 0xfe87fc92 │ │ │ │ + eorseq sl, r2, ip, lsr #23 │ │ │ │ andeq r0, r0, r0 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ ldrmi r4, [r5], -ip, lsl #12 │ │ │ │ strmi r6, [r2], r9, lsl #16 │ │ │ │ ldrd pc, [r0], -r2 │ │ │ │ @ instruction: 0xf8de6a0e │ │ │ │ ldmib r6, {r5, ip, sp}^ │ │ │ │ @@ -52367,19 +52367,19 @@ │ │ │ │ @ instruction: 0x46054617 │ │ │ │ ldrbne r2, [r3, r0, lsl #12] │ │ │ │ stmdbls r3, {r0, r1, r8, r9, ip, pc} │ │ │ │ b 0x1414d54 │ │ │ │ @ instruction: 0xf10573e8 │ │ │ │ strls r0, [r0, -r8, asr #32] │ │ │ │ @ instruction: 0xf1259101 │ │ │ │ - strmi pc, [r3], r5, asr #29 │ │ │ │ + strmi pc, [r3], r9, lsl #29 │ │ │ │ bvs 0xff130120 │ │ │ │ cmppeq r8, r5, lsl #2 @ p-variant is OBSOLETE │ │ │ │ ldrdls pc, [r0], -r3 @ │ │ │ │ - stc2l 1, cr15, [r4], {37} @ 0x25 │ │ │ │ + stc2 1, cr15, [r8], {37} @ 0x25 │ │ │ │ ldrdcc pc, [r8], -r9 │ │ │ │ mulsle r0, fp, r5 │ │ │ │ bvs 0xfe714cdc │ │ │ │ @ instruction: 0xd1fb459b │ │ │ │ ldrdcc pc, [r8], -fp @ │ │ │ │ cmnlt fp, fp, lsl #5 │ │ │ │ eorvs pc, r8, fp, asr #17 │ │ │ │ @@ -52440,15 +52440,15 @@ │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ ldrdeq lr, [r2, -r2] │ │ │ │ smlabteq r4, r3, r9, lr │ │ │ │ ldmib r2, {r0, r8, r9, ip, pc}^ │ │ │ │ stmib r3, {r1, r8}^ │ │ │ │ ldmib r2, {r1, r2, r8}^ │ │ │ │ vrhadd.s d0, d3, d2 │ │ │ │ - @ instruction: 0xf04ffb7b │ │ │ │ + @ instruction: 0xf04ffb3f │ │ │ │ @ instruction: 0xf1b04200 │ │ │ │ blls 0x84608 │ │ │ │ smlawteq r0, r0, r1, pc @ │ │ │ │ blx 0x10f32f0 │ │ │ │ blx 0x1005a4 │ │ │ │ svclt 0x0058f101 │ │ │ │ tstmi r2, r1, lsr #6 │ │ │ │ @@ -52524,21 +52524,21 @@ │ │ │ │ andsmi r4, r9, r0, lsl r0 │ │ │ │ svclt 0x00144308 │ │ │ │ andcs r2, r0, r1 │ │ │ │ addmi lr, r2, #47710208 @ 0x2d80000 │ │ │ │ svclt 0x0034418b │ │ │ │ andcs r2, r0, r1 │ │ │ │ @ instruction: 0x2000e7b0 │ │ │ │ - movtmi pc, #1610 @ 0x64a @ │ │ │ │ + biccc pc, r0, #77594624 @ 0x4a00000 │ │ │ │ teqpeq r2, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - tstpmi r4, r9, asr #12 @ p-variant is OBSOLETE │ │ │ │ + orrscc pc, r4, r9, asr #12 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ vhadd.s8 d25, d0, d0 │ │ │ │ vqsub.s8 d2, d21, d10 │ │ │ │ - svclt 0x0000ff4f │ │ │ │ + svclt 0x0000ff13 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb9a8f0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vldr , [pc, #288] @ 0x43818 │ │ │ │ addlt r7, r9, fp, lsr #23 │ │ │ │ blmi 0xfeb14f74 │ │ │ │ stceq 1, cr15, [r7], {160} @ 0xa0 │ │ │ │ @@ -52600,19 +52600,19 @@ │ │ │ │ rsbeq r0, r8, r8, rrx │ │ │ │ adceq r0, pc, r8, rrx │ │ │ │ addeq r0, r3, sp, lsl #1 │ │ │ │ addeq r0, r8, sl, lsr #1 │ │ │ │ umullseq r0, r5, ip, r0 │ │ │ │ addseq r0, r2, r3, lsr #1 │ │ │ │ @ instruction: 0xf6492000 │ │ │ │ - vorr.i32 d20, #4 @ 0x00000004 │ │ │ │ + vsra.s64 d19, d4, #64 │ │ │ │ blmi 0x1b03cb8 │ │ │ │ vhadd.s8 d25, d0, d0 │ │ │ │ vhsub.s8 q1, , │ │ │ │ - @ instruction: 0x4610febb │ │ │ │ + @ instruction: 0x4610fe7f │ │ │ │ blmi 0x19cbc14 │ │ │ │ blls 0x21d880 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ @ instruction: 0xf0400300 │ │ │ │ ldrdlt r8, [r9], -r5 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @@ -52639,15 +52639,15 @@ │ │ │ │ andeq lr, lr, r2, lsr #20 │ │ │ │ tsteq r7, r5, lsr #20 │ │ │ │ b 0xfd79c │ │ │ │ b 0x1838c4 │ │ │ │ strb r0, [r0, r7, lsl #2] │ │ │ │ stmdbcs r0, {r4, r9, sl, lr} │ │ │ │ cmpphi r5, r0, asr #32 @ p-variant is OBSOLETE │ │ │ │ - @ instruction: 0xf9b4f233 │ │ │ │ + @ instruction: 0xf978f233 │ │ │ │ ldr r1, [r8, r1, asr #15]! │ │ │ │ @ instruction: 0xf0002900 │ │ │ │ b 0x14e3d80 │ │ │ │ @ instruction: 0xf0000305 │ │ │ │ blx 0xfeda3d8c │ │ │ │ stccs 0, cr15, [r0, #-532] @ 0xfffffdec │ │ │ │ blx 0xfecf7f68 │ │ │ │ @@ -52659,15 +52659,15 @@ │ │ │ │ stmdbcs r0, {r0, r5, r7, r8, r9, sl, sp, lr, pc} │ │ │ │ msrhi SPSR_sx, r0 │ │ │ │ tsteq r7, lr, asr sl │ │ │ │ @ instruction: 0x463b4672 │ │ │ │ andcs fp, r1, #4, 30 │ │ │ │ strtmi r2, [r0], -r0, lsl #6 │ │ │ │ vmax.s d4, d3, d25 │ │ │ │ - ldr pc, [r2, r5, ror #18] │ │ │ │ + ldr pc, [r2, r9, lsr #18] │ │ │ │ vqrdmulh.s d15, d7, d2 │ │ │ │ smlatbeq lr, r2, fp, pc @ │ │ │ │ movwcc pc, #23310 @ 0x5b0e @ │ │ │ │ usada8 sl, r9, r4, r4 │ │ │ │ @ instruction: 0xf00eba10 │ │ │ │ stmdbcs r0, {r2, r8} │ │ │ │ strb sp, [r9, r5, lsl #1] │ │ │ │ @@ -52708,15 +52708,15 @@ │ │ │ │ blx 0x11b3704 │ │ │ │ tstpmi r0, #536870912 @ p-variant is OBSOLETE @ 0x20000000 │ │ │ │ @ instruction: 0xf101fa45 │ │ │ │ svclt 0x0000e739 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ - eorseq sl, r2, ip, asr ip │ │ │ │ + ldrsbteq sl, [r2], -ip │ │ │ │ andseq pc, pc, lr │ │ │ │ @ instruction: 0xf000fa62 │ │ │ │ @ instruction: 0xf43f2900 │ │ │ │ @ instruction: 0xf00eaf28 │ │ │ │ @ instruction: 0xf1ce0e3f │ │ │ │ @ instruction: 0xf1ae0120 │ │ │ │ @ instruction: 0xf1ce0220 │ │ │ │ @@ -52739,15 +52739,15 @@ │ │ │ │ bl 0x1983a4c │ │ │ │ ldrbt r0, [ip], r7, lsl #2 │ │ │ │ @ instruction: 0xf0002900 │ │ │ │ @ instruction: 0x467280b6 │ │ │ │ b 0x17d5310 │ │ │ │ andle r0, r3, r7, lsl #2 │ │ │ │ strtmi r4, [r9], -r0, lsr #12 │ │ │ │ - @ instruction: 0xf872f233 │ │ │ │ + @ instruction: 0xf836f233 │ │ │ │ @ instruction: 0x46194610 │ │ │ │ stmdbcs r0, {r0, r2, r3, r5, r6, r7, r9, sl, sp, lr, pc} │ │ │ │ adchi pc, r0, r0 │ │ │ │ cdpeq 0, 3, cr15, cr15, cr14, {0} │ │ │ │ eoreq pc, r0, lr, lsr #3 │ │ │ │ eoreq pc, r0, #-2147483597 @ 0x80000033 │ │ │ │ smlabteq r0, lr, r1, pc @ │ │ │ │ @@ -52768,15 +52768,15 @@ │ │ │ │ strb r0, [r4], r0 │ │ │ │ rsble r2, sp, r0, lsl #18 │ │ │ │ tsteq r7, lr, asr sl │ │ │ │ @ instruction: 0x463b4672 │ │ │ │ andcs fp, r1, #4, 30 │ │ │ │ strtmi r2, [r0], -r0, lsl #6 │ │ │ │ vmax.s d4, d3, d25 │ │ │ │ - strb pc, [r5, r9, lsl #17] @ │ │ │ │ + strb pc, [r5, sp, asr #16] @ │ │ │ │ tstcs r0, r8, lsr #12 │ │ │ │ subsmi lr, r0, #187695104 @ 0xb300000 │ │ │ │ cmpeq r5, r5, ror #22 │ │ │ │ stmdbcs r0, {r0, r1, r2, r3, r5, r7, r9, sl, sp, lr, pc} │ │ │ │ blx 0xfe977fce │ │ │ │ strt r4, [sl], lr │ │ │ │ teqle r6, r0, lsl #18 │ │ │ │ @@ -52784,16 +52784,16 @@ │ │ │ │ strt r1, [r4], r1, asr #15 │ │ │ │ suble r2, r4, r0, lsl #18 │ │ │ │ movweq lr, #31326 @ 0x7a5e │ │ │ │ ldrmi fp, [r0], -r4, lsl #30 │ │ │ │ @ instruction: 0xf43f4629 │ │ │ │ @ instruction: 0x4672ae9c │ │ │ │ @ instruction: 0x4620463b │ │ │ │ - vmax.s d4, d3, d25 │ │ │ │ - @ instruction: 0xe694f817 │ │ │ │ + vmax.s d4, d2, d25 │ │ │ │ + @ instruction: 0xe694ffdb │ │ │ │ @ instruction: 0xf00eba50 │ │ │ │ stmiblt r1!, {r2, r8}^ │ │ │ │ str fp, [lr], r0, lsl #5 │ │ │ │ bfine r4, r0, #12, #6 │ │ │ │ stmdbcs r0, {r0, r1, r3, r7, r9, sl, sp, lr, pc} │ │ │ │ b 0x14f7c64 │ │ │ │ andle r0, fp, r5, lsl #6 │ │ │ │ @@ -52801,57 +52801,57 @@ │ │ │ │ @ instruction: 0xf0a2fa92 │ │ │ │ @ instruction: 0xf080fab0 │ │ │ │ blx 0xfecfd50c │ │ │ │ bcs 0x7fd20 │ │ │ │ mrcge 4, 3, APSR_nzcv, cr11, cr15, {3} │ │ │ │ @ instruction: 0x46394670 │ │ │ │ @ instruction: 0x4629e677 │ │ │ │ - @ instruction: 0xf882f233 │ │ │ │ + @ instruction: 0xf846f233 │ │ │ │ andlt lr, r0, #184, 12 @ 0xb800000 │ │ │ │ stmdbge r4, {r1, r2, r4, r5, r7, r9, sl, sp, lr, pc} │ │ │ │ strtmi sl, [fp], -r2, lsl #16 │ │ │ │ str lr, [r0, -sp, asr #19] │ │ │ │ - stc2 1, cr15, [r2], #100 @ 0x64 │ │ │ │ + stc2l 1, cr15, [r6], #-100 @ 0xffffff9c │ │ │ │ ldrdeq lr, [r4, -sp] │ │ │ │ stmdbge r4, {r0, r1, r2, r5, r6, r9, sl, sp, lr, pc} │ │ │ │ strtmi sl, [fp], -r2, lsl #16 │ │ │ │ str lr, [r0, -sp, asr #19] │ │ │ │ - stc2l 1, cr15, [r8], #-100 @ 0xffffff9c │ │ │ │ + stc2 1, cr15, [ip], #-100 @ 0xffffff9c │ │ │ │ ldrdeq lr, [r4, -sp] │ │ │ │ @ instruction: 0x4610e65d │ │ │ │ svceq 0x0000f1be │ │ │ │ mrcge 4, 4, APSR_nzcv, cr14, cr15, {1} │ │ │ │ vmin.s q2, q1, │ │ │ │ - @ instruction: 0xe699fbb7 │ │ │ │ + @ instruction: 0xe699fb7b │ │ │ │ @ instruction: 0x46104671 │ │ │ │ svclt 0x00382901 │ │ │ │ vrhadd.s d2, d2, d1 │ │ │ │ - strmi pc, [r8], -r1, lsr #23 │ │ │ │ + strmi pc, [r8], -r5, ror #22 │ │ │ │ @ instruction: 0xe64a4631 │ │ │ │ andseq pc, pc, lr │ │ │ │ eoreq pc, r0, r0, asr #3 │ │ │ │ @ instruction: 0xf000fa62 │ │ │ │ ldrbtmi lr, [r0], -r3, asr #12 │ │ │ │ @ instruction: 0xf1be4671 │ │ │ │ @ instruction: 0xf43f0f00 │ │ │ │ @ instruction: 0x4610ae3e │ │ │ │ - stc2l 2, cr15, [r6], #200 @ 0xc8 │ │ │ │ + stc2 2, cr15, [sl], #200 @ 0xc8 │ │ │ │ ldrbt r4, [sp], -r8, lsl #12 │ │ │ │ @ instruction: 0x46104671 │ │ │ │ svclt 0x00382901 │ │ │ │ vrhadd.s d2, d2, d1 │ │ │ │ - @ instruction: 0x4631fa57 │ │ │ │ + @ instruction: 0x4631fa1b │ │ │ │ bcs 0x7d470 │ │ │ │ blx 0xfe4f7e80 │ │ │ │ blx 0xfec7fe44 │ │ │ │ strt pc, [r8], -r0, lsl #1 │ │ │ │ @ instruction: 0xf0a5fa95 │ │ │ │ @ instruction: 0xf080fab0 │ │ │ │ strt r3, [r1], -r0, lsr #32 │ │ │ │ - @ instruction: 0xf914f272 │ │ │ │ + @ instruction: 0xf8d4f272 │ │ │ │ stmdale r3!, {r0, r1, r2, r3, fp, sp} │ │ │ │ vhsub.s8 d18, d4, d1 │ │ │ │ blx 0xdc0ec │ │ │ │ andmi pc, fp, #0, 6 │ │ │ │ @ instruction: 0xf648d115 │ │ │ │ andmi r1, fp, #136, 2 @ 0x22 │ │ │ │ @ instruction: 0xf413d10a │ │ │ │ @@ -52868,31 +52868,31 @@ │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfeb9ae24 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ @ instruction: 0xf6492000 │ │ │ │ - vorr.i32 d20, #4 @ 0x00000004 │ │ │ │ + vsra.s64 d19, d4, #64 │ │ │ │ blmi 0x1040ec │ │ │ │ adcscs pc, r3, #64, 4 │ │ │ │ vhadd.s8 d9, d5, d0 │ │ │ │ - svclt 0x0000fca1 │ │ │ │ - eorseq sl, r2, r4, ror ip │ │ │ │ + svclt 0x0000fc65 │ │ │ │ + ldrshteq sl, [r2], -r4 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfeb9ae50 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ @ instruction: 0xf6492000 │ │ │ │ - vorr.i32 d20, #4 @ 0x00000004 │ │ │ │ + vsra.s64 d19, d4, #64 │ │ │ │ blmi 0x104118 │ │ │ │ addmi pc, sl, #64, 4 │ │ │ │ vhadd.s8 d9, d5, d0 │ │ │ │ - svclt 0x0000fc8b │ │ │ │ - mlaseq r2, r0, ip, sl │ │ │ │ + svclt 0x0000fc4f │ │ │ │ + eorseq sl, r2, r0, lsl ip │ │ │ │ vnmls.f64 d4, d13, d27 │ │ │ │ @ instruction: 0xf642cf70 │ │ │ │ vsubl.s8 , d16, d20 │ │ │ │ ldrbtmi r2, [fp], #-663 @ 0xfffffd69 │ │ │ │ ldmdavs r2, {r0, r1, r3, r4, fp, sp, lr} │ │ │ │ andcc pc, r3, ip, asr r8 @ │ │ │ │ stmibvs sl, {r0, r1, r4, sl, lr}^ │ │ │ │ @@ -52923,22 +52923,22 @@ │ │ │ │ mcrrne 11, 9, fp, sl, cr11 │ │ │ │ bllt 0xfe681cf4 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfeb9af00 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ @ instruction: 0xf6492000 │ │ │ │ - vorr.i32 d20, #4 @ 0x00000004 │ │ │ │ + vsra.s64 d19, d4, #64 │ │ │ │ blmi 0x1841c8 │ │ │ │ sbcscc pc, lr, #64, 12 @ 0x4000000 │ │ │ │ vhadd.s8 d9, d5, d0 │ │ │ │ - @ instruction: 0x460afc33 │ │ │ │ + @ instruction: 0x460afbf7 │ │ │ │ svclt 0x0000e7e2 │ │ │ │ addeq ip, ip, r2, ror #5 │ │ │ │ - eorseq sl, r2, r0, asr #25 │ │ │ │ + eorseq sl, r2, r0, asr #24 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ bl 0xfeb9af34 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ bvs 0x347cdc │ │ │ │ @ instruction: 0x3c00e9d4 │ │ │ │ ldrdpl pc, [r0], -ip @ │ │ │ │ eorvs r6, fp, sl, lsl sl │ │ │ │ @@ -52977,16 +52977,16 @@ │ │ │ │ svccc 0x0008f842 │ │ │ │ andcs r6, r0, sl, asr #1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldcllt 12, cr0, [r8] │ │ │ │ @ instruction: 0xf1004607 │ │ │ │ strtmi r0, [r8], -r8, asr #12 │ │ │ │ - @ instruction: 0xf1254631 │ │ │ │ - bvs 0xfebc1e00 │ │ │ │ + @ instruction: 0xf1244631 │ │ │ │ + bvs 0xfebc3d10 │ │ │ │ mvnsle r2, r0, lsl #26 │ │ │ │ blcs 0x5e080 │ │ │ │ ldclvs 0, cr13, [sl, #-940]! @ 0xfffffc54 │ │ │ │ @ instruction: 0x46236013 │ │ │ │ ldrbvs r6, [sl, #-2274]! @ 0xfffff71e │ │ │ │ svcpl 0x0008f843 │ │ │ │ andcs r6, r0, r3, ror #1 │ │ │ │ @@ -53002,23 +53002,23 @@ │ │ │ │ ldrmi r4, [r4], -pc, lsl #12 │ │ │ │ suble r2, fp, r0, lsl #26 │ │ │ │ strvs r6, [r2, #-2730] @ 0xfffff556 │ │ │ │ suble r2, r3, r0, lsl #20 │ │ │ │ adcvs r2, sl, #0, 4 │ │ │ │ tstcs r0, r8, lsr r2 │ │ │ │ movwls r4, #5672 @ 0x1628 │ │ │ │ - mcrr 2, 6, pc, r4, cr0 @ │ │ │ │ + stc 2, cr15, [r4], {96} @ 0x60 │ │ │ │ @ instruction: 0x612b9b01 │ │ │ │ bls 0x2556f4 │ │ │ │ cmppeq r8, r6, lsl #2 @ p-variant is OBSOLETE │ │ │ │ ldrdvs r1, [fp, #-123]! @ 0xffffff85 │ │ │ │ @ instruction: 0x61aa9b08 │ │ │ │ ldrbne r6, [fp, pc, lsr #6] │ │ │ │ @ instruction: 0xf12461eb │ │ │ │ - stmdbvc r2!, {r0, r1, r2, r6, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdbvc r2!, {r0, r1, r3, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ andeq pc, r7, #2 │ │ │ │ svclt 0x00882a02 │ │ │ │ ldmdale r2, {r5, r9, sl, lr} │ │ │ │ strtmi r6, [r0], -r3, lsr #20 │ │ │ │ addsmi r6, ip, #5963776 @ 0x5b0000 │ │ │ │ and sp, ip, r3, lsl #2 │ │ │ │ @ instruction: 0xf0027902 │ │ │ │ @@ -53055,24 +53055,24 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ ldrbne fp, [r4, r2, lsl #1] │ │ │ │ strtmi r3, [r3], -r8, asr #32 │ │ │ │ ldrmi r4, [r5], -r8, lsl #13 │ │ │ │ strls r9, [r1], #-512 @ 0xfffffe00 │ │ │ │ - @ instruction: 0xf962f125 │ │ │ │ + @ instruction: 0xf926f125 │ │ │ │ orrslt r4, r0, r1, lsl #12 │ │ │ │ @ instruction: 0x7604e9d1 │ │ │ │ strtmi r4, [r3], -sl, lsr #12 │ │ │ │ adcmi r4, r6, #8, 12 @ 0x800000 │ │ │ │ adcmi fp, pc, #8, 30 │ │ │ │ blvs 0x3f8340 │ │ │ │ andsle r4, r1, r6, asr #10 │ │ │ │ strpl lr, [r0], #-2509 @ 0xfffff633 │ │ │ │ - @ instruction: 0xf96ef125 │ │ │ │ + @ instruction: 0xf932f125 │ │ │ │ stmdacs r0, {r0, r9, sl, lr} │ │ │ │ andcs sp, r0, ip, ror #3 │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ @@ -53102,15 +53102,15 @@ │ │ │ │ ldmib r3, {r0, r1, r3, r4, r9, fp, sp, lr}^ │ │ │ │ ldmib r3, {r2, r9, lr}^ │ │ │ │ addsmi r5, sl, #402653184 @ 0x18000000 │ │ │ │ adcmi fp, ip, #8, 30 │ │ │ │ @ instruction: 0xf04fd01f │ │ │ │ strbvs r3, [r3, #1023] @ 0x3ff │ │ │ │ vshl.s8 d18, d12, d12 │ │ │ │ - vqdmlal.s , d0, d0[4] │ │ │ │ + vqdmlal.s q11, d16, d0[4] │ │ │ │ stmdavc sl, {r1, r4, r5, r8, r9} │ │ │ │ movwcc pc, #11012 @ 0x2b04 @ │ │ │ │ cmplt pc, pc, lsl r9 @ │ │ │ │ @ instruction: 0xf1014606 │ │ │ │ strcs r0, [r0], #-1300 @ 0xfffffaec │ │ │ │ svcne 0x0004f855 │ │ │ │ strcc r4, [r1], #-1584 @ 0xfffff9d0 │ │ │ │ @@ -53145,15 +53145,15 @@ │ │ │ │ adcsmi r4, r1, #4, 4 @ 0x40000000 │ │ │ │ strbmi fp, [r3, #-3848]! @ 0xfffff0f8 │ │ │ │ ldmdbne fp, {r2, r5, ip, lr, pc} │ │ │ │ andeq pc, r0, pc, asr #32 │ │ │ │ svclt 0x0028414a │ │ │ │ submi r2, r0, #1 │ │ │ │ strdcs r6, [ip, -r8] │ │ │ │ - msrvc SPSR_, #76, 4 @ 0xc0000004 │ │ │ │ + mvnvs pc, #76, 4 @ 0xc0000004 │ │ │ │ teqpeq r2, #192, 4 @ p-variant is OBSOLETE │ │ │ │ blx 0xa213a │ │ │ │ ldmdbvc lr, {r1, r8, r9, ip, sp} │ │ │ │ ldrcc fp, [r4, #-334] @ 0xfffffeb2 │ │ │ │ @ instruction: 0xf8552400 │ │ │ │ ldrtmi r1, [r8], -r4, lsl #30 │ │ │ │ @ instruction: 0xf7ff3401 │ │ │ │ @@ -53253,20 +53253,20 @@ │ │ │ │ movwcs lr, #35264 @ 0x89c0 │ │ │ │ andcs fp, r0, r7 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldcllt 12, cr0, [r0] │ │ │ │ @ instruction: 0xf00d6800 │ │ │ │ andcs fp, r0, r9, lsl #27 │ │ │ │ - tstpmi r4, r9, asr #12 @ p-variant is OBSOLETE │ │ │ │ + orrscc pc, r4, r9, asr #12 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ @ instruction: 0xf44f4b02 │ │ │ │ andls r7, r0, r1, asr #5 │ │ │ │ - @ instruction: 0xf99ef205 │ │ │ │ - eorseq sl, r2, ip, asr #25 │ │ │ │ + @ instruction: 0xf962f205 │ │ │ │ + eorseq sl, r2, ip, asr #24 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb9b454 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmibvs fp, {r3, r4, r6, r7, r8, r9, sl, fp}^ │ │ │ │ bvs 0x730474 │ │ │ │ @ instruction: 0x2c04e9d3 │ │ │ │ movw lr, #27091 @ 0x69d3 │ │ │ │ @@ -53385,23 +53385,23 @@ │ │ │ │ ldr r2, [r5, r1] │ │ │ │ svclt 0x00b442a8 │ │ │ │ andcs r2, r1, r0 │ │ │ │ adcmi lr, r8, #144, 14 @ 0x2400000 │ │ │ │ andcs fp, r0, ip, lsr #31 │ │ │ │ str r2, [fp, r1] │ │ │ │ @ instruction: 0xf6492000 │ │ │ │ - vorr.i32 d20, #4 @ 0x00000004 │ │ │ │ + vsra.s64 d19, d4, #64 │ │ │ │ blmi 0x1c4904 │ │ │ │ andsvc pc, lr, #1325400064 @ 0x4f000000 │ │ │ │ vhadd.s8 d9, d5, d0 │ │ │ │ - @ instruction: 0xf1b3f895 │ │ │ │ + @ instruction: 0xf1b3f859 │ │ │ │ svclt 0x0018000d │ │ │ │ rscscc pc, pc, pc, asr #32 │ │ │ │ svclt 0x0000e77a │ │ │ │ - ldrsbteq sl, [r2], -ip │ │ │ │ + eorseq sl, r2, ip, asr ip │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ stcvs 6, cr4, [r0, #28] │ │ │ │ strmi fp, [r8], r2, lsl #1 │ │ │ │ ldmib sp, {r2, r3, r4, r9, sl, lr}^ │ │ │ │ @@ -53618,20 +53618,20 @@ │ │ │ │ and r2, r0, ip, asr r1 │ │ │ │ bvs 0x8ccc78 │ │ │ │ eorvc r4, r1, r8, lsr #12 │ │ │ │ mvnvs r4, r1, lsr #12 │ │ │ │ @ instruction: 0xf7ff9303 │ │ │ │ blls 0x144614 │ │ │ │ ldrdcs lr, [r0], -r8 │ │ │ │ - tstpmi r4, r9, asr #12 @ p-variant is OBSOLETE │ │ │ │ + orrscc pc, r4, r9, asr #12 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ andls r4, r0, r2, lsl #22 │ │ │ │ sbcscs pc, sp, #64, 12 @ 0x4000000 │ │ │ │ - cdp2 2, 11, cr15, cr14, cr4, {0} │ │ │ │ - ldrshteq sl, [r2], -r8 │ │ │ │ + cdp2 2, 8, cr15, cr2, cr4, {0} │ │ │ │ + eorseq sl, r2, r8, ror ip │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a8f8cc │ │ │ │ stmibvs r9, {r0, r2, r3, r9, sl, lr}^ │ │ │ │ ldmib r5, {r0, r2, r3, r7, ip, sp, pc}^ │ │ │ │ andls r3, r9, r8, lsl #4 │ │ │ │ @@ -53849,15 +53849,15 @@ │ │ │ │ addsmi fp, r0, #8, 30 │ │ │ │ strcs fp, [r1, #-3852] @ 0xfffff0f4 │ │ │ │ movwmi r2, #42240 @ 0xa500 │ │ │ │ streq pc, [r1, #-5] │ │ │ │ strcs fp, [r0, #-3864] @ 0xfffff0e8 │ │ │ │ stmdavc r2!, {r0, r2, r3, r5, r6, r7, r8, fp, ip, sp, pc} │ │ │ │ vrhadd.s8 d18, d12, d12 │ │ │ │ - vqdmlal.s , d0, d0[4] │ │ │ │ + vqdmlal.s q11, d16, d0[4] │ │ │ │ blx 0x85862 │ │ │ │ ldmdbvc pc, {r1, r8, r9, ip, sp} @ │ │ │ │ sbcsle r2, r8, r0, lsl #30 │ │ │ │ @ instruction: 0xf8543414 │ │ │ │ ldrtmi r1, [r0], -r4, lsl #30 │ │ │ │ @ instruction: 0xf7ff3501 │ │ │ │ adcmi pc, pc, #12517376 @ 0xbf0000 │ │ │ │ @@ -54124,21 +54124,21 @@ │ │ │ │ movwls r3, #36880 @ 0x9010 │ │ │ │ @ instruction: 0x3018f8de │ │ │ │ @ instruction: 0x0014f8de │ │ │ │ @ instruction: 0x101cf8de │ │ │ │ str r9, [sl, r7, lsl #6]! │ │ │ │ eorcs r6, r9, #176128 @ 0x2b000 │ │ │ │ ldrdcs lr, [r0], -ip │ │ │ │ - tstpmi r4, r9, asr #12 @ p-variant is OBSOLETE │ │ │ │ + orrscc pc, r4, r9, asr #12 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ andls r4, r0, r3, lsl #22 │ │ │ │ eorne pc, fp, #64, 12 @ 0x4000000 │ │ │ │ - blx 0xff301800 │ │ │ │ + blx 0xfe401800 │ │ │ │ mcr2 7, 1, pc, cr10, cr14, {7} @ │ │ │ │ - eorseq sl, r2, r8, lsl #26 │ │ │ │ + eorseq sl, r2, r8, lsl #25 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ addlt r4, r8, ip, lsl #12 │ │ │ │ @ instruction: 0xf1014680 │ │ │ │ tstcc ip, r0, lsr #4 │ │ │ │ @@ -54308,21 +54308,21 @@ │ │ │ │ @ instruction: 0x301cf8da │ │ │ │ ldrdne lr, [r4], -sl │ │ │ │ ldmib r4, {r3, r8, r9, ip, pc}^ │ │ │ │ ldmib r4, {r1, r2, r9, sl, fp, pc}^ │ │ │ │ ldr r9, [r1, r4, lsl #24]! │ │ │ │ eorcs r6, r9, #176128 @ 0x2b000 │ │ │ │ andcs lr, r0, r1, ror #15 │ │ │ │ - tstpmi r4, r9, asr #12 @ p-variant is OBSOLETE │ │ │ │ + orrscc pc, r4, r9, asr #12 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ andls r4, r0, r3, lsl #22 │ │ │ │ rscpl pc, r2, #64, 4 │ │ │ │ - @ instruction: 0xf95af204 │ │ │ │ + @ instruction: 0xf91ef204 │ │ │ │ ldc2 7, cr15, [sl], #1016 @ 0x3f8 │ │ │ │ - eorseq sl, r2, r4, lsl sp │ │ │ │ + mlaseq r2, r4, ip, sl │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb9c4e0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmiavs fp, {r5, r6, r7, r8, r9, sl, fp}^ │ │ │ │ ldmdavs fp, {r2, r7, ip, sp, pc}^ │ │ │ │ stmdavc r3!, {r2, r3, r4, fp, sp, lr} │ │ │ │ andsle r2, r4, ip, lsr fp │ │ │ │ @@ -54368,20 +54368,20 @@ │ │ │ │ @ instruction: 0xf7fe4628 │ │ │ │ blls 0x143604 │ │ │ │ strtmi r4, [r8], -r1, lsr #12 │ │ │ │ andlt r6, r4, r3, lsr #4 │ │ │ │ ldrhtmi lr, [r0], #-141 @ 0xffffff73 │ │ │ │ bllt 0xff0833a4 │ │ │ │ @ instruction: 0xf6492000 │ │ │ │ - vorr.i32 d20, #4 @ 0x00000004 │ │ │ │ + vsra.s64 d19, d4, #64 │ │ │ │ blmi 0x105868 │ │ │ │ vhadd.s8 d25, d0, d0 │ │ │ │ vqsub.s8 d5, d4, d2 │ │ │ │ - svclt 0x0000f8e3 │ │ │ │ - eorseq sl, r2, r0, lsr #26 │ │ │ │ + svclt 0x0000f8a7 │ │ │ │ + eorseq sl, r2, r0, lsr #25 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b0f8cc │ │ │ │ strmi fp, [r7], -fp, lsl #1 │ │ │ │ @ instruction: 0xf7ff460c │ │ │ │ cmpplt r0, r9, asr fp @ p-variant is OBSOLETE │ │ │ │ @@ -54417,15 +54417,15 @@ │ │ │ │ strbmi r6, [r0, #-2573]! @ 0xfffff5f3 │ │ │ │ ldrbmi fp, [sl, #3848] @ 0xf08 │ │ │ │ tstls r8, r9, asr #20 │ │ │ │ stmdavc r1!, {r0, r1, r2, r8, sl, ip, pc} │ │ │ │ ldmdbcs r0!, {r1, r2, r3, r6, ip, lr, pc} │ │ │ │ ldmdbcs r4!, {r0, r3, r4, r5, ip, lr, pc} │ │ │ │ andcs sp, ip, #44 @ 0x2c │ │ │ │ - msrvc SPSR_, #76, 4 @ 0xc0000004 │ │ │ │ + mvnvs pc, #76, 4 @ 0xc0000004 │ │ │ │ teqpeq r2, #192, 4 @ p-variant is OBSOLETE │ │ │ │ movwcc pc, #6914 @ 0x1b02 @ │ │ │ │ bcs 0x638e8 │ │ │ │ @ instruction: 0xf104d0ae │ │ │ │ @ instruction: 0x46150314 │ │ │ │ @ instruction: 0xf8532400 │ │ │ │ ldrtmi r1, [r8], -r4, lsl #30 │ │ │ │ @@ -54537,15 +54537,15 @@ │ │ │ │ @ instruction: 0xd1b62800 │ │ │ │ bvs 0x71fec8 │ │ │ │ ldrdcs lr, [r4, -r3] │ │ │ │ movweq lr, #27091 @ 0x69d3 │ │ │ │ svclt 0x00084299 │ │ │ │ andsle r4, ip, r2, lsl #5 │ │ │ │ tstcs ip, r2, lsr #16 │ │ │ │ - msrvc SPSR_, #76, 4 @ 0xc0000004 │ │ │ │ + mvnvs pc, #76, 4 @ 0xc0000004 │ │ │ │ teqpeq r2, #192, 4 @ p-variant is OBSOLETE │ │ │ │ movwcc pc, #11009 @ 0x2b01 @ │ │ │ │ @ instruction: 0x461d791b │ │ │ │ adcle r2, r0, r0, lsl #22 │ │ │ │ movwcs r3, #1044 @ 0x414 │ │ │ │ svcne 0x0004f854 │ │ │ │ movwls r4, #5680 @ 0x1630 │ │ │ │ @@ -54615,20 +54615,20 @@ │ │ │ │ strtmi r9, [r8], -r3 │ │ │ │ mcr2 7, 5, pc, cr12, cr13, {7} @ │ │ │ │ strtmi r9, [r1], -r3, lsl #22 │ │ │ │ eorvs r4, r3, #40, 12 @ 0x2800000 │ │ │ │ pop {r2, ip, sp, pc} │ │ │ │ @ instruction: 0xf7ff4070 │ │ │ │ ldrdcs fp, [r0], -r1 │ │ │ │ - tstpmi r4, r9, asr #12 @ p-variant is OBSOLETE │ │ │ │ + orrscc pc, r4, r9, asr #12 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ andls r4, r0, r2, lsl #22 │ │ │ │ eorcc pc, r3, #64, 12 @ 0x4000000 │ │ │ │ - cdp2 2, 15, cr15, cr4, cr3, {0} │ │ │ │ - eorseq sl, r2, r8, lsr sp │ │ │ │ + cdp2 2, 11, cr15, cr8, cr3, {0} │ │ │ │ + ldrhteq sl, [r2], -r8 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ addlt r6, r5, ip, asr #20 │ │ │ │ movweq pc, #4164 @ 0x1044 @ │ │ │ │ tstle r3, sp, lsl #22 │ │ │ │ @@ -55015,15 +55015,15 @@ │ │ │ │ ldrhtmi lr, [r0], -sp │ │ │ │ svclt 0x00c8f00b │ │ │ │ tstcs r0, r2, ror #20 │ │ │ │ movwcs r6, #12706 @ 0x31a2 │ │ │ │ eorvc r2, r3, r0, asr #4 │ │ │ │ andeq pc, r8, r5, lsl #2 │ │ │ │ vhadd.s16 q11, q7, │ │ │ │ - @ instruction: 0xf04fec86 │ │ │ │ + @ instruction: 0xf04fec46 │ │ │ │ strdcs r3, [r0, -pc] │ │ │ │ andlt r4, r3, r8, lsr #12 │ │ │ │ ldrhtmi lr, [r0], -sp │ │ │ │ bllt 0xa03dd0 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb9cfe4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @@ -55071,29 +55071,29 @@ │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0028f8cc │ │ │ │ adclt r4, sp, r4, lsl #12 │ │ │ │ subscs r4, ip, #145408 @ 0x23800 │ │ │ │ ldmdage r4, {r8, sp} │ │ │ │ @ instruction: 0x932b681b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ - ldc 2, cr15, [r4], {94} @ 0x5e │ │ │ │ + bl 0xff582824 │ │ │ │ blge 0xa20638 │ │ │ │ bcs 0x6af00 │ │ │ │ stcle 3, cr9, [r9, #-160] @ 0xffffff60 │ │ │ │ strtmi r2, [r3], -r8, lsr #32 │ │ │ │ blx 0x4e2c2 │ │ │ │ @ instruction: 0xf8c34202 │ │ │ │ @ instruction: 0x33281238 │ │ │ │ @ instruction: 0xd1fa4293 │ │ │ │ strtmi pc, [r0], #1284 @ 0x504 │ │ │ │ andshi pc, r8, #212, 16 @ 0xd40000 │ │ │ │ svceq 0x0000f1b8 │ │ │ │ cmpphi r4, r0 @ p-variant is OBSOLETE │ │ │ │ vmax.s8 q10, q6, │ │ │ │ - vqdmlal.s , d0, d0[4] │ │ │ │ + vqdmlal.s q11, d16, d0[4] │ │ │ │ movwls r0, #29490 @ 0x7332 │ │ │ │ stmiavs sp!, {r2, r3, r5, r9, sl, lr} │ │ │ │ mulls r0, r4, r8 │ │ │ │ svceq 0x0002f1b9 │ │ │ │ sbchi pc, r7, r0 │ │ │ │ andcs r9, ip, #7168 @ 0x1c00 │ │ │ │ andcc pc, r9, #2048 @ 0x800 │ │ │ │ @@ -55281,15 +55281,15 @@ │ │ │ │ ldrmi pc, [r8, #3499]! @ 0xdab │ │ │ │ stccs 1, cr13, [r0, #-988] @ 0xfffffc24 │ │ │ │ mcrge 4, 4, pc, cr4, cr15, {3} @ │ │ │ │ stmdavc r2!, {r4, r6, r7, r8, r9, sl, sp, lr, pc} │ │ │ │ sbcslt r3, r2, #24, 20 @ 0x18000 │ │ │ │ vpmax.s8 d2, d2, d5 │ │ │ │ @ instruction: 0xf64a802c │ │ │ │ - vqdmlal.s q10, d0, d0[0] │ │ │ │ + vqdmlal.s , d16, d0[0] │ │ │ │ bl 0x106ec0 │ │ │ │ @ instruction: 0xf04f03c2 │ │ │ │ @ instruction: 0xf04f38ff │ │ │ │ stmib sp, {r0, r1, r2, r3, r4, r5, r6, r7, r8, fp, ip, sp}^ │ │ │ │ @ instruction: 0xf04f8904 │ │ │ │ @ instruction: 0xf04f0800 │ │ │ │ stmib sp, {r8, fp}^ │ │ │ │ @@ -55299,15 +55299,15 @@ │ │ │ │ stmib sp, {r3, r4, r6, r8, r9, sp}^ │ │ │ │ @ instruction: 0xf7fe8902 │ │ │ │ @ instruction: 0x2d00f923 │ │ │ │ mrcge 4, 2, APSR_nzcv, cr14, cr15, {3} │ │ │ │ strcs lr, [r0], #-1962 @ 0xfffff856 │ │ │ │ strtmi r2, [r1], -r0, asr #4 │ │ │ │ ldrls sl, [r4], #-2069 @ 0xfffff7eb │ │ │ │ - b 0x1382bb4 │ │ │ │ + b 0x382bb4 │ │ │ │ ldmdage r3, {r0, r5, r9, sl, lr} │ │ │ │ rscscc pc, pc, #79 @ 0x4f │ │ │ │ @ instruction: 0xf8f0f7fd │ │ │ │ @ instruction: 0xf47f2d00 │ │ │ │ ldr sl, [r9, sp, asr #28] │ │ │ │ ldmdage r3, {r0, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf8b6f7ff │ │ │ │ @@ -56487,15 +56487,15 @@ │ │ │ │ stmdacs r0, {r0, r1, r3, r5, r6, r9, sl, fp, ip, sp, pc} │ │ │ │ bichi pc, sl, #0 │ │ │ │ movwcs r2, #14080 @ 0x3700 │ │ │ │ ldrtmi r2, [r9], -r0, asr #4 │ │ │ │ ldmdage r5, {r0, r1, r5, ip, sp, lr} │ │ │ │ andsls pc, r8, r4, asr #17 │ │ │ │ vaba.s16 d25, d13, d4 │ │ │ │ - ldrtmi lr, [r9], -r6, lsl #18 │ │ │ │ + ldrtmi lr, [r9], -r6, asr #17 │ │ │ │ @ instruction: 0xf04f4650 │ │ │ │ @ instruction: 0xf7fb32ff │ │ │ │ stccs 15, cr15, [r0, #-676] @ 0xfffffd5c │ │ │ │ stcge 4, cr15, [r6, #-504] @ 0xfffffe08 │ │ │ │ mrclt 7, 2, APSR_nzcv, cr2, cr14, {7} │ │ │ │ ldmibcc pc!, {r0, r1, r2, r3, r6, ip, sp, lr, pc}^ @ │ │ │ │ andcs lr, r1, #133169152 @ 0x7f00000 │ │ │ │ @@ -57351,20 +57351,20 @@ │ │ │ │ @ instruction: 0xf94ef7fb │ │ │ │ @ instruction: 0x4642463b │ │ │ │ ldrbmi r4, [r0], -r1, lsr #12 │ │ │ │ @ instruction: 0xff54f7fb │ │ │ │ @ instruction: 0xf47d2d00 │ │ │ │ @ instruction: 0xf7fdae53 │ │ │ │ mulcs r0, pc, pc @ │ │ │ │ - tstpmi r4, r9, asr #12 @ p-variant is OBSOLETE │ │ │ │ + orrscc pc, r4, r9, asr #12 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ andls r4, r0, fp, asr #23 │ │ │ │ adccc pc, r9, #64, 12 @ 0x4000000 │ │ │ │ - @ instruction: 0xf994f201 │ │ │ │ - stc2l 2, cr15, [ip, #436] @ 0x1b4 │ │ │ │ + @ instruction: 0xf958f201 │ │ │ │ + stc2 2, cr15, [ip, #436] @ 0x1b4 │ │ │ │ tsteq r0, r7, asr sl │ │ │ │ mvnscc pc, lr, lsl #2 │ │ │ │ @ instruction: 0xf04fbf0c │ │ │ │ @ instruction: 0xf04f0801 │ │ │ │ b 0x148a274 │ │ │ │ @ instruction: 0xf008010c │ │ │ │ svclt 0x00180901 │ │ │ │ @@ -57380,19 +57380,19 @@ │ │ │ │ svclt 0x00180901 │ │ │ │ stmdbeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ svceq 0x0000f1b9 │ │ │ │ @ instruction: 0xf081d010 │ │ │ │ rsbvs r0, r1, #1073741824 @ 0x40000000 │ │ │ │ eorvc r2, r1, r1, lsr r1 │ │ │ │ blt 0xac62b8 │ │ │ │ - tstpmi r4, r9, asr #12 @ p-variant is OBSOLETE │ │ │ │ + orrscc pc, r4, r9, asr #12 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ @ instruction: 0xf6404baf │ │ │ │ andls r0, r0, r3, lsl #4 │ │ │ │ - @ instruction: 0xf95af201 │ │ │ │ + @ instruction: 0xf91ef201 │ │ │ │ svccc 0x00fff1bc │ │ │ │ @ instruction: 0xf1bebf08 │ │ │ │ @ instruction: 0xf0083fff │ │ │ │ svclt 0x00180801 │ │ │ │ stmdaeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ svceq 0x0000f1b8 │ │ │ │ @ instruction: 0xf1b0d10c │ │ │ │ @@ -57401,19 +57401,19 @@ │ │ │ │ bge 0x3454f4 │ │ │ │ svceq 0x0000f1bb │ │ │ │ bge 0x2453fc │ │ │ │ smlabbeq r1, r1, r0, pc @ │ │ │ │ @ instruction: 0x21276261 │ │ │ │ @ instruction: 0xf7ff7021 │ │ │ │ andcs fp, r0, r0, lsl #20 │ │ │ │ - tstpmi r4, r9, asr #12 @ p-variant is OBSOLETE │ │ │ │ + orrscc pc, r4, r9, asr #12 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ mulls r0, fp, fp │ │ │ │ adceq pc, sl, #64, 12 @ 0x4000000 │ │ │ │ - @ instruction: 0xf930f201 │ │ │ │ + @ instruction: 0xf8f4f201 │ │ │ │ bllt 0x66e3cc │ │ │ │ andne pc, r1, #133120 @ 0x20800 │ │ │ │ tstls r0, pc │ │ │ │ strbne r9, [r9, lr, lsl #4] │ │ │ │ strt r9, [fp], #273 @ 0x111 │ │ │ │ @ instruction: 0xf1411c5a │ │ │ │ ldr r0, [r5, #-768] @ 0xfffffd00 │ │ │ │ @@ -57427,15 +57427,15 @@ │ │ │ │ svclt 0x00080201 │ │ │ │ bcs 0x50b64 │ │ │ │ stclge 4, cr15, [r5], #-252 @ 0xffffff04 │ │ │ │ @ instruction: 0x17d31e5a │ │ │ │ ldrbt r2, [sp], #0 │ │ │ │ @ instruction: 0x1c00e9cd │ │ │ │ stmdbge lr, {r4, fp, sp, pc} │ │ │ │ - @ instruction: 0xf882f115 │ │ │ │ + @ instruction: 0xf846f115 │ │ │ │ blls 0xaa2a1c │ │ │ │ movwcc lr, #5255 @ 0x1487 │ │ │ │ bfine r4, sl, #12, #16 │ │ │ │ bvs 0xfe90174c │ │ │ │ bllt 0x200638c │ │ │ │ blcs 0x62a30 │ │ │ │ stmdacs r0, {r3, r5, r7, r8, r9, sl, fp, ip, sp, pc} │ │ │ │ @@ -57497,38 +57497,38 @@ │ │ │ │ ldrbmi r2, [r0], -r6, lsl #6 │ │ │ │ @ instruction: 0xf7fb4621 │ │ │ │ stccs 14, cr15, [r0, #-204] @ 0xffffff34 │ │ │ │ ldcge 4, cr15, [r2, #-500]! @ 0xfffffe0c │ │ │ │ mrclt 7, 3, APSR_nzcv, cr14, cr13, {7} │ │ │ │ @ instruction: 0xf7ff6a63 │ │ │ │ @ instruction: 0xf649bba4 │ │ │ │ - vorr.i32 d20, #4 @ 0x00000004 │ │ │ │ + vsra.s64 d19, d4, #64 │ │ │ │ blmi 0xf8894c │ │ │ │ subvc pc, r6, #64, 4 │ │ │ │ vhadd.s8 d9, d1, d0 │ │ │ │ - smusdxcs r0, r1, r8 │ │ │ │ + smuadxcs r0, r5, r8 │ │ │ │ svclt 0x002cf7fd │ │ │ │ @ instruction: 0xf6492000 │ │ │ │ - vorr.i32 d20, #4 @ 0x00000004 │ │ │ │ + vsra.s64 d19, d4, #64 │ │ │ │ blmi 0xe08968 │ │ │ │ vhadd.s8 d25, d0, d0 │ │ │ │ vhsub.s8 q3, , q6 │ │ │ │ - strcs pc, [r1, -r3, ror #16] │ │ │ │ + strcs pc, [r1, -r7, lsr #16] │ │ │ │ blt 0x14864c0 │ │ │ │ @ instruction: 0x1c00e9cd │ │ │ │ stmdbge lr, {r4, fp, sp, pc} │ │ │ │ - @ instruction: 0xffa8f114 │ │ │ │ + @ instruction: 0xff6cf114 │ │ │ │ blls 0xaa2b70 │ │ │ │ bllt 0xff7c64d4 │ │ │ │ @ instruction: 0xf6492000 │ │ │ │ - vorr.i32 d20, #4 @ 0x00000004 │ │ │ │ + vsra.s64 d19, d4, #64 │ │ │ │ blmi 0xb48998 │ │ │ │ andvs pc, r2, #1325400064 @ 0x4f000000 │ │ │ │ vhadd.s8 d9, d1, d0 │ │ │ │ - msrcs SPSR_sxc, #4915200 @ 0x4b0000 │ │ │ │ + msrcs SPSR_sxc, #983040 @ 0xf0000 │ │ │ │ strtmi r6, [r1], -r0, lsr #4 │ │ │ │ eorvc sl, r3, r3, lsl r8 │ │ │ │ ldc2 7, cr15, [ip], {252} @ 0xfc │ │ │ │ @ instruction: 0xf47d2d00 │ │ │ │ @ instruction: 0xf7fdacf3 │ │ │ │ @ instruction: 0xf1b2be3f │ │ │ │ svclt 0x00083fff │ │ │ │ @@ -57552,46 +57552,46 @@ │ │ │ │ svceq 0x0000f1be │ │ │ │ @ instruction: 0xf1b2d12d │ │ │ │ svclt 0x00083fff │ │ │ │ svccc 0x00fff1b7 │ │ │ │ teqmi sl, #197 @ 0xc5 │ │ │ │ svcge 0x0048f47e │ │ │ │ @ instruction: 0xf649e483 │ │ │ │ - vorr.i32 d20, #4 @ 0x00000004 │ │ │ │ + vsra.s64 d19, d4, #64 │ │ │ │ blmi 0x288a28 │ │ │ │ adcsvc pc, r3, #64, 4 │ │ │ │ - vhadd.s8 d9, d1, d0 │ │ │ │ - svclt 0x0000f803 │ │ │ │ - eorseq sl, r2, r0, lsl #28 │ │ │ │ - eorseq sl, r2, r8, lsl #27 │ │ │ │ - eorseq sl, r2, ip, lsl #28 │ │ │ │ - eorseq sl, r2, r0, ror sp │ │ │ │ - eorseq sl, r2, r0, asr sp │ │ │ │ - mlaseq r2, r4, sp, sl │ │ │ │ - eorseq sl, r2, ip, ror sp │ │ │ │ + vhadd.s8 d9, d0, d0 │ │ │ │ + svclt 0x0000ffc7 │ │ │ │ + eorseq sl, r2, r0, lsl #27 │ │ │ │ + eorseq sl, r2, r8, lsl #26 │ │ │ │ + eorseq sl, r2, ip, lsl #27 │ │ │ │ + ldrshteq sl, [r2], -r0 │ │ │ │ + ldrsbteq sl, [r2], -r0 │ │ │ │ + eorseq sl, r2, r4, lsl sp │ │ │ │ + ldrshteq sl, [r2], -ip │ │ │ │ @ instruction: 0xf6492000 │ │ │ │ - vorr.i32 d20, #4 @ 0x00000004 │ │ │ │ + vsra.s64 d19, d4, #64 │ │ │ │ blmi 0x448a5c │ │ │ │ vhadd.s8 d25, d0, d0 │ │ │ │ vhsub.s8 d7, d0, d29 │ │ │ │ - msrcs SPSR_fsx, #932 @ 0x3a4 │ │ │ │ + msrcs SPSR_fsx, #692 @ 0x2b4 │ │ │ │ ldmdage r3, {r0, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7fc7023 │ │ │ │ stccs 8, cr15, [r0, #-28] @ 0xffffffe4 │ │ │ │ ldcge 4, cr15, [r2], {125} @ 0x7d │ │ │ │ ldcllt 7, cr15, [lr, #1012] @ 0x3f4 │ │ │ │ movwcs lr, #27092 @ 0x69d4 │ │ │ │ ldmdage r3, {r0, r5, r9, sl, lr} │ │ │ │ stc2 7, cr15, [r8, #1004] @ 0x3ec │ │ │ │ @ instruction: 0xf47d2d00 │ │ │ │ @ instruction: 0xf7fdac87 │ │ │ │ @ instruction: 0xf7c7bdd3 │ │ │ │ @ instruction: 0xf7c7fe09 │ │ │ │ svclt 0x0000fe1d │ │ │ │ - eorseq sl, r2, ip, asr sp │ │ │ │ + ldrsbteq sl, [r2], -ip │ │ │ │ svclt 0x00004770 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfeb9f7f8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf6420ff0 │ │ │ │ vrsra.s64 d16, d16, #64 │ │ │ │ umulllt r0, r3, r7, r3 │ │ │ │ @@ -57613,15 +57613,15 @@ │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ bvs 0x16f7a50 │ │ │ │ bcc 0xa31b8 │ │ │ │ @ instruction: 0xf001fb02 │ │ │ │ mvnle r4, #96, 10 @ 0x18000000 │ │ │ │ movwls r4, #5728 @ 0x1660 │ │ │ │ - ldc2l 2, cr15, [ip], #180 @ 0xb4 │ │ │ │ + stc2l 2, cr15, [r0], {45} @ 0x2d │ │ │ │ strmi r9, [r2], -r1, lsl #22 │ │ │ │ svclt 0x0000e7e6 │ │ │ │ andeq lr, r0, #208, 18 @ 0x340000 │ │ │ │ movwgt lr, #2513 @ 0x9d1 │ │ │ │ movtlt fp, #12762 @ 0x31da │ │ │ │ stmdale r9, {r5, r6, r8, sl, lr} │ │ │ │ addsmi sp, sl, #1006632960 @ 0x3c000000 │ │ │ │ @@ -57651,33 +57651,33 @@ │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ strlt r4, [r0, #-1904] @ 0xfffff890 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00f0f8cc │ │ │ │ @ instruction: 0xf649b083 │ │ │ │ - vmull.s8 q10, d16, d0 │ │ │ │ + vmull.s8 q10, d0, d0 │ │ │ │ @ instruction: 0xf64a0c2d │ │ │ │ - vorr.i32 d22, #3072 @ 0x00000c00 │ │ │ │ + vrsra.s64 d21, d12, #64 │ │ │ │ @ instruction: 0xf6490332 │ │ │ │ - vbic.i32 q10, #0 @ 0x00000000 │ │ │ │ + vsra.s64 , q8, #64 │ │ │ │ adccs r0, r0, #1073741835 @ 0x4000000b │ │ │ │ @ instruction: 0xf8cd2000 │ │ │ │ vhadd.s8 d12, d0, d0 │ │ │ │ - svclt 0x0000ff35 │ │ │ │ + svclt 0x0000fef9 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ bl 0xfeb9f924 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf6420fe8 │ │ │ │ vshl.s64 d16, d16, #0 │ │ │ │ bvs 0x1b09d90 │ │ │ │ vrhadd.s8 d27, d16, d27 │ │ │ │ vabdl.s8 , d16, d0 │ │ │ │ @ instruction: 0xf6490795 │ │ │ │ - vmvn.i32 q10, #0 @ 0x00000000 │ │ │ │ + @ instruction: 0xf2c036f0 │ │ │ │ strcs r0, [r0], #-1581 @ 0xfffff9d3 │ │ │ │ movweq lr, #63957 @ 0xf9d5 │ │ │ │ andeq pc, r4, r3, lsl #22 │ │ │ │ vtst.8 d22, d0, d27 │ │ │ │ ldrtmi r1, [r1], -pc, lsl #4 │ │ │ │ bvs 0x1b1a5bc │ │ │ │ adcmi r3, r3, #16777216 @ 0x1000000 │ │ │ │ @@ -57710,21 +57710,21 @@ │ │ │ │ rsbcs pc, r0, ip, asr #17 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ ldcmi 6, cr15, [r4], {73} @ 0x49 │ │ │ │ stceq 2, cr15, [sp], #-768 @ 0xfffffd00 │ │ │ │ - cmnpmi r0, r9, asr #12 @ p-variant is OBSOLETE │ │ │ │ + mvnscc pc, r9, asr #12 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ @ instruction: 0xf44f4b03 │ │ │ │ andcs r7, r0, r6, asr #5 │ │ │ │ andgt pc, r0, sp, asr #17 │ │ │ │ - cdp2 2, 12, cr15, cr4, cr0, {0} │ │ │ │ - eorseq sl, r2, r8, lsr #28 │ │ │ │ + cdp2 2, 8, cr15, cr8, cr0, {0} │ │ │ │ + eorseq sl, r2, r8, lsr #27 │ │ │ │ movseq pc, #69206016 @ 0x4200000 │ │ │ │ orrseq pc, r7, #192, 4 │ │ │ │ blvs 0x722f74 │ │ │ │ addsmi r1, r8, #128, 20 @ 0x80000 │ │ │ │ andcs fp, r0, ip, lsl #31 │ │ │ │ andcs r2, r0, #1 │ │ │ │ ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ @@ -57734,61 +57734,61 @@ │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ stmibvs r0, {r0, r2, r9, sl, lr}^ │ │ │ │ mrc2 7, 6, pc, cr14, cr15, {7} │ │ │ │ strmi fp, [r4], -r0, ror #3 │ │ │ │ orrvc pc, r0, #64, 4 │ │ │ │ orrseq pc, r5, #192, 4 │ │ │ │ rsccs r6, r4, #1769472 @ 0x1b0000 │ │ │ │ - cmnpmi r0, r9, asr #12 @ p-variant is OBSOLETE │ │ │ │ + mvnscc pc, r9, asr #12 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ stmibvs r0!, {r3, r4, r7, r8, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf105462a │ │ │ │ vand d0, d8, d12 │ │ │ │ - rsccs pc, r6, #1327104 @ 0x144000 │ │ │ │ + rsccs pc, r6, #344064 @ 0x54000 │ │ │ │ @ instruction: 0xf6494620 │ │ │ │ - vbic.i32 q10, #0 @ 0x00000000 │ │ │ │ + vsra.s64 , q8, #64 │ │ │ │ andlt r0, r3, sp, lsr #2 │ │ │ │ ldrhtmi lr, [r0], -sp │ │ │ │ - blt 0xfef84cbc │ │ │ │ - ldrmi pc, [ip], #1609 @ 0x649 │ │ │ │ + blt 0xfe084cbc │ │ │ │ + ldrmi pc, [ip], #-1609 @ 0xfffff9b7 │ │ │ │ strteq pc, [sp], #-704 @ 0xfffffd40 │ │ │ │ - cmnpmi r0, r9, asr #12 @ p-variant is OBSOLETE │ │ │ │ + mvnscc pc, r9, asr #12 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ rsccs r4, r3, #2048 @ 0x800 │ │ │ │ vshl.s8 d9, d0, d0 │ │ │ │ - svclt 0x0000fe7d │ │ │ │ - eorseq sl, r2, ip, asr #28 │ │ │ │ + svclt 0x0000fe41 │ │ │ │ + eorseq sl, r2, ip, asr #27 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb9fa98 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ stmibvs r0, {r0, r2, r9, sl, lr}^ │ │ │ │ mcr2 7, 5, pc, cr4, cr15, {7} @ │ │ │ │ @ instruction: 0x4604b1d8 │ │ │ │ orrvc pc, r0, #64, 4 │ │ │ │ orrseq pc, r5, #192, 4 │ │ │ │ rsccs r6, lr, #1769472 @ 0x1b0000 │ │ │ │ - cmnpmi r0, r9, asr #12 @ p-variant is OBSOLETE │ │ │ │ + mvnscc pc, r9, asr #12 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ @ instruction: 0xf1054798 │ │ │ │ stmibvs r0!, {r2, r3, r4, r8}^ │ │ │ │ - @ instruction: 0xf97af208 │ │ │ │ + @ instruction: 0xf93ef208 │ │ │ │ @ instruction: 0x462022f0 │ │ │ │ - cmnpmi r0, r9, asr #12 @ p-variant is OBSOLETE │ │ │ │ + mvnscc pc, r9, asr #12 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ pop {r0, r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf1134030 │ │ │ │ - @ instruction: 0xf649ba83 │ │ │ │ - @ instruction: 0xf2c0449c │ │ │ │ + @ instruction: 0xf649ba47 │ │ │ │ + vmov.i32 d20, #786432 @ 0x000c0000 │ │ │ │ @ instruction: 0xf649042d │ │ │ │ - vbic.i32 q10, #0 @ 0x00000000 │ │ │ │ + vsra.s64 , q8, #64 │ │ │ │ blmi 0xc8da8 │ │ │ │ strls r2, [r0], #-749 @ 0xfffffd13 │ │ │ │ - cdp2 2, 4, cr15, cr4, cr0, {0} │ │ │ │ - eorseq sl, r2, ip, asr lr │ │ │ │ + cdp2 2, 0, cr15, cr8, cr0, {0} │ │ │ │ + ldrsbteq sl, [r2], -ip │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb9fb08 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r7], r8 │ │ │ │ @ instruction: 0x46044b1d │ │ │ │ movwls r6, #22555 @ 0x581b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ @@ -57796,58 +57796,58 @@ │ │ │ │ strmi r2, [r3], -r0, lsl #4 │ │ │ │ andmi lr, r3, #3358720 @ 0x334000 │ │ │ │ vand , q8, q4 │ │ │ │ vsubl.s8 , d16, d0 │ │ │ │ ldmdavs r5, {r0, r2, r4, r7, r9} │ │ │ │ vst1.8 {d20-d22}, [pc], r4 │ │ │ │ @ instruction: 0xf6497281 │ │ │ │ - vbic.i32 q10, #0 @ 0x00000000 │ │ │ │ + vsra.s64 , q8, #64 │ │ │ │ strmi r0, [r8, sp, lsr #2]! │ │ │ │ stmibvs r0!, {r0, r1, r8, fp, sp, pc}^ │ │ │ │ - @ instruction: 0xf9d4f208 │ │ │ │ + @ instruction: 0xf998f208 │ │ │ │ addvc pc, r2, #1325400064 @ 0x4f000000 │ │ │ │ @ instruction: 0xf6499001 │ │ │ │ - vbic.i32 q10, #0 @ 0x00000000 │ │ │ │ + vsra.s64 , q8, #64 │ │ │ │ strtmi r0, [r0], -sp, lsr #2 │ │ │ │ - blx 0x1184dac │ │ │ │ + blx 0x284dac │ │ │ │ bmi 0x2af568 │ │ │ │ bls 0x1a29ac │ │ │ │ @ instruction: 0xf04f4051 │ │ │ │ mrsle r0, R9_fiq │ │ │ │ andlt r4, r7, r8, lsl r6 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - blx 0xe8533c │ │ │ │ + @ instruction: 0xf9f8f26d │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ bl 0xfeb9fb94 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf6420fe8 │ │ │ │ @ instruction: 0xf2c004b0 │ │ │ │ @ instruction: 0x46060497 │ │ │ │ @ instruction: 0xf7ff460f │ │ │ │ bvs 0x1948490 │ │ │ │ strcs fp, [r0, #-771] @ 0xfffffcfd │ │ │ │ ldrdcc lr, [pc], -r4 │ │ │ │ @ instruction: 0x4631463a │ │ │ │ movwcc pc, #23296 @ 0x5b00 @ │ │ │ │ ldmibvs r8, {r0, r8, sl, ip, sp}^ │ │ │ │ - @ instruction: 0xf9d0f208 │ │ │ │ + @ instruction: 0xf994f208 │ │ │ │ adcmi r6, fp, #405504 @ 0x63000 │ │ │ │ strdlt sp, [fp, r2] │ │ │ │ - ldrbtmi pc, [r0], -r9, asr #12 @ │ │ │ │ + ldrbtcc pc, [r0], r9, asr #12 @ │ │ │ │ strteq pc, [sp], -r0, asr #5 │ │ │ │ ldmib r4, {r8, sl, sp}^ │ │ │ │ vst4.8 {d19-d22}, [pc] │ │ │ │ ldrtmi r7, [r1], -sp, lsl #5 │ │ │ │ andcc pc, r5, r0, lsl #22 │ │ │ │ @ instruction: 0xf1133501 │ │ │ │ - bvs 0x19471e8 │ │ │ │ + bvs 0x19470f8 │ │ │ │ mvnsle r4, #-805306359 @ 0xd0000009 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bdf8 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ @@ -57858,25 +57858,25 @@ │ │ │ │ @ instruction: 0xf7ff0497 │ │ │ │ bvs 0x1a0841c │ │ │ │ strcs fp, [r0, #-774] @ 0xfffffcfa │ │ │ │ ldmib r4, {r1, r2, r3, r5, r9, sl, lr}^ │ │ │ │ blx 0xd526a │ │ │ │ strcc r3, [r1, #-773] @ 0xfffffcfb │ │ │ │ vmul.i8 q3, q12, q4 │ │ │ │ - bvs 0x194761c │ │ │ │ + bvs 0x194752c │ │ │ │ adcmi r4, fp, #100663296 @ 0x6000000 │ │ │ │ strdlt sp, [fp, r3] │ │ │ │ - ldrbmi pc, [r0, -r9, asr #12]! @ │ │ │ │ + ldrbcc pc, [r0, r9, asr #12]! @ │ │ │ │ streq pc, [sp, -r0, asr #5]! │ │ │ │ ldmib r4, {r8, sl, sp}^ │ │ │ │ vst4.8 {d19-d22}, [pc] │ │ │ │ ldrtmi r7, [r9], -sp, lsl #5 │ │ │ │ andcc pc, r5, r0, lsl #22 │ │ │ │ @ instruction: 0xf1133501 │ │ │ │ - bvs 0x1947174 │ │ │ │ + bvs 0x1947084 │ │ │ │ mvnsle r4, #-805306359 @ 0xd0000009 │ │ │ │ tstcs r0, r0, lsr r6 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bdf8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -57886,15 +57886,15 @@ │ │ │ │ strmi fp, [r4], -r3, lsl #1 │ │ │ │ orrvc pc, r0, #64, 4 │ │ │ │ orrseq pc, r5, #192, 4 │ │ │ │ ldmdavs fp, {r0, r2, r4, r9, sl, lr} │ │ │ │ adcsvc pc, lr, #1325400064 @ 0x4f000000 │ │ │ │ adcseq pc, r0, r2, asr #12 │ │ │ │ addseq pc, r7, r0, asr #5 │ │ │ │ - cmnpmi r0, r9, asr #12 @ p-variant is OBSOLETE │ │ │ │ + mvnscc pc, r9, asr #12 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ ldrmi r9, [r8, r1] │ │ │ │ blvs 0x10eeab8 │ │ │ │ addmi r6, sl, #266240 @ 0x41000 │ │ │ │ strcs fp, [r1], #-3848 @ 0xfffff0f8 │ │ │ │ @ instruction: 0xf8d0d020 │ │ │ │ bvs 0xff140b34 │ │ │ │ @@ -57910,19 +57910,19 @@ │ │ │ │ andeq lr, ip, #166912 @ 0x28c00 │ │ │ │ blvs 0xfe0e2078 │ │ │ │ orrvs pc, r0, #683671552 @ 0x28c00000 │ │ │ │ strcs r6, [r0], #-1571 @ 0xfffff9dd │ │ │ │ addvs pc, r0, #679477248 @ 0x28800000 │ │ │ │ orrvs r4, r2, #704643072 @ 0x2a000000 │ │ │ │ addne pc, r1, #64, 4 │ │ │ │ - cmnpmi r0, r9, asr #12 @ p-variant is OBSOLETE │ │ │ │ + mvnscc pc, r9, asr #12 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ adcseq pc, r0, r2, asr #12 │ │ │ │ addseq pc, r7, r0, asr #5 │ │ │ │ - @ instruction: 0xf968f113 │ │ │ │ + @ instruction: 0xf92cf113 │ │ │ │ andlt r4, r3, r0, lsr #12 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ ldrdgt pc, [r0], -r0 @ │ │ │ │ svclt 0x0000e7cc │ │ │ │ @@ -57930,123 +57930,123 @@ │ │ │ │ bl 0xfeb9fd3c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vmax.f32 q8, q8, q12 │ │ │ │ vsubw.s8 , q8, d0 │ │ │ │ umulllt r0, r3, r5, r3 │ │ │ │ ldmdavs fp, {r0, r2, r9, sl, lr} │ │ │ │ addsne pc, r1, #64, 4 │ │ │ │ - cmnpmi r0, r9, asr #12 @ p-variant is OBSOLETE │ │ │ │ + mvnscc pc, r9, asr #12 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ adcseq pc, r0, r2, asr #12 │ │ │ │ addseq pc, r7, r0, asr #5 │ │ │ │ ldrmi r9, [r8, r1, lsl #2] │ │ │ │ @ instruction: 0xf7ff4628 │ │ │ │ stmdbls r1, {r0, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ addsne pc, r3, #64, 4 │ │ │ │ adcseq pc, r0, r2, asr #12 │ │ │ │ addseq pc, r7, r0, asr #5 │ │ │ │ pop {r0, r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf1134030 │ │ │ │ - svclt 0x0000b931 │ │ │ │ + svclt 0x0000b8f5 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ bl 0xfeb9fd90 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf6420fe8 │ │ │ │ vrsra.s64 d17, d12, #64 │ │ │ │ ldmdavs pc, {r0, r1, r2, r4, r7, r8, r9, sp} @ │ │ │ │ orrvc pc, r0, #64, 4 │ │ │ │ orrseq pc, r5, #192, 4 │ │ │ │ @ instruction: 0xf642681b │ │ │ │ @ instruction: 0xf2c004b0 │ │ │ │ vst3.32 {d16-d18}, [pc :64], r7 │ │ │ │ strtmi r7, [r0], -lr, asr #5 │ │ │ │ - cmnpmi r0, r9, asr #12 @ p-variant is OBSOLETE │ │ │ │ + mvnscc pc, r9, asr #12 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ @ instruction: 0xf6422500 │ │ │ │ @ instruction: 0xf2c01698 │ │ │ │ @ instruction: 0x47982697 │ │ │ │ strpl lr, [sp, #-2500] @ 0xfffff63c │ │ │ │ ldmdavs r3!, {r0, r1, r2, r3, r4, r5, r8, ip, sp, pc} │ │ │ │ eoreq pc, r5, r3, asr r8 @ │ │ │ │ @ instruction: 0xf7ff3501 │ │ │ │ adcmi pc, pc, #12864 @ 0x3240 │ │ │ │ vst4. {d29,d31,d33,d35}, [pc :256], r7 │ │ │ │ @ instruction: 0xf64972d2 │ │ │ │ - vbic.i32 q10, #0 @ 0x00000000 │ │ │ │ + vsra.s64 , q8, #64 │ │ │ │ @ instruction: 0xf642012d │ │ │ │ vshr.s64 d16, d16, #64 │ │ │ │ @ instruction: 0x26000097 │ │ │ │ - @ instruction: 0xf8f6f113 │ │ │ │ + @ instruction: 0xf8baf113 │ │ │ │ stc2 7, cr15, [lr, #1020] @ 0x3fc │ │ │ │ movwlt r6, #14947 @ 0x3a63 │ │ │ │ movwpl lr, #63956 @ 0xf9d4 │ │ │ │ strpl pc, [r6, #-2819] @ 0xfffff4fd │ │ │ │ stmibvs r8!, {r0, r9, sl, ip, sp}^ │ │ │ │ - cdp2 2, 12, cr15, cr14, cr7, {0} │ │ │ │ + cdp2 2, 9, cr15, cr2, cr7, {0} │ │ │ │ vmla.i8 q3, , q12 │ │ │ │ - bvs 0x19488d0 │ │ │ │ + bvs 0x19487e0 │ │ │ │ mvnsle r4, #-536870903 @ 0xe0000009 │ │ │ │ @ instruction: 0xf649b18b │ │ │ │ - vmvn.i32 q10, #0 @ 0x00000000 │ │ │ │ + @ instruction: 0xf2c036f0 │ │ │ │ strcs r0, [r0, #-1581] @ 0xfffff9d3 │ │ │ │ ldrdcc lr, [pc], -r4 │ │ │ │ addvc pc, sp, #1325400064 @ 0x4f000000 │ │ │ │ blx 0x5a4fe │ │ │ │ strcc r3, [r1, #-5] │ │ │ │ - @ instruction: 0xf8d4f113 │ │ │ │ + @ instruction: 0xf898f113 │ │ │ │ addsmi r6, sp, #405504 @ 0x63000 │ │ │ │ strdcs sp, [r0], -r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r8] │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strmi fp, [ip], -r3, lsl #1 │ │ │ │ vmax.s32 d20, d9, d5 │ │ │ │ - sxtab16mi pc, r0, sp, ror #16 @ │ │ │ │ + @ instruction: 0x4680f83d │ │ │ │ @ instruction: 0xf0002d00 │ │ │ │ @ instruction: 0xf5b580af │ │ │ │ svclt 0x00381f80 │ │ │ │ strne pc, [r0, #1103] @ 0x44f │ │ │ │ @ instruction: 0xf3002c00 │ │ │ │ mrcmi 0, 3, r8, cr12, cr9, {6} │ │ │ │ strbmi r4, [r6], #-1601 @ 0xfffff9bf │ │ │ │ vmin.s32 d4, d13, d16 │ │ │ │ - ldmdami sl!, {r0, r4, r8, r9, fp, ip, sp, lr, pc}^ │ │ │ │ + ldmdami sl!, {r0, r2, r4, r6, r7, r9, fp, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0x46411a76 │ │ │ │ - @ instruction: 0xf9def22d │ │ │ │ + @ instruction: 0xf9a2f22d │ │ │ │ @ instruction: 0xf100fb08 │ │ │ │ addmi r1, sp, #140288 @ 0x22400 │ │ │ │ addshi pc, r0, r0, asr #1 │ │ │ │ ldrteq pc, [r0], #1602 @ 0x642 @ │ │ │ │ ldreq pc, [r7], #704 @ 0x2c0 │ │ │ │ andcs r4, lr, #48, 12 @ 0x3000000 │ │ │ │ @ instruction: 0xf64261e6 │ │ │ │ vsubhn.i16 d17, q0, q8 │ │ │ │ @ instruction: 0x63212697 │ │ │ │ - cdp2 1, 1, cr15, cr8, cr15, {0} │ │ │ │ + ldc2l 1, cr15, [ip, #60] @ 0x3c │ │ │ │ blcs 0x62d98 │ │ │ │ addhi pc, sl, r0, asr #32 │ │ │ │ strtmi r2, [r8], -r1, lsl #6 │ │ │ │ rsbvs r4, r3, #68157440 @ 0x4100000 │ │ │ │ - blx 0xffc05590 │ │ │ │ + blx 0xfed05590 │ │ │ │ bl 0xfed8f694 │ │ │ │ @ instruction: 0xf0c00f48 │ │ │ │ bl 0xfe9a8f58 │ │ │ │ stmib r4, {r3, r8, r9}^ │ │ │ │ blvs 0x916118 │ │ │ │ adcseq pc, r0, r2, asr #12 │ │ │ │ addseq pc, r7, r0, asr #5 │ │ │ │ bl 0xfe923484 │ │ │ │ eorvs r0, r2, #8, 6 @ 0x20000000 │ │ │ │ @ instruction: 0xf1126323 │ │ │ │ - bvs 0x1a48abc │ │ │ │ + bvs 0x1a489cc │ │ │ │ blcs 0x62dd8 │ │ │ │ @ instruction: 0xf04fbf0c │ │ │ │ @ instruction: 0xf04f0907 │ │ │ │ svccs 0x00000903 │ │ │ │ stmibvs r2!, {r2, r3, r4, r5, r6, ip, lr, pc}^ │ │ │ │ bvs 0xfe89a60c │ │ │ │ bvs 0x852124 │ │ │ │ @@ -58055,96 +58055,96 @@ │ │ │ │ blx 0x4cd5a │ │ │ │ strmi r2, [r6], -r5 │ │ │ │ adcmi r3, fp, #1024 @ 0x400 │ │ │ │ ldmdane r6!, {r1, r4, r8, r9, sl, fp, ip, sp, pc}^ │ │ │ │ ldmne r6!, {r1, r2, r5, r8, r9, fp, sp, lr} │ │ │ │ svceq 0x0003f1b9 │ │ │ │ bne 0xcbcd58 │ │ │ │ - ldc2l 1, cr15, [r2, #60]! @ 0x3c │ │ │ │ + ldc2 1, cr15, [r6, #60]! @ 0x3c │ │ │ │ cmnle r3, r0, lsl #16 │ │ │ │ ldrtmi r4, [r0], -r1, asr #12 │ │ │ │ @ instruction: 0xf10f3501 │ │ │ │ - bvs 0x1948510 │ │ │ │ + bvs 0x1948420 │ │ │ │ mvnle r4, pc, lsr #5 │ │ │ │ adceq pc, r8, #78643200 @ 0x4b00000 │ │ │ │ addscs pc, r7, #192, 4 │ │ │ │ @ instruction: 0xf1006810 │ │ │ │ submi r0, r2, #-1073741817 @ 0xc0000007 │ │ │ │ strtvs r4, [r1], #-17 @ 0xffffffef │ │ │ │ @ instruction: 0xf101fb03 │ │ │ │ - mrc2 1, 2, pc, cr8, cr15, {0} │ │ │ │ + mrc2 1, 0, pc, cr12, cr15, {0} │ │ │ │ strmi r6, [r5], -r3, ror #20 │ │ │ │ bicslt r6, fp, r0, ror #7 │ │ │ │ stmiapl r9!, {r3, r6, r9, ip, sp, lr, pc}^ │ │ │ │ stmdaeq r4, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ strbvs pc, [r9, -r8, asr #4]! @ │ │ │ │ streq pc, [r4, -r0, asr #5] │ │ │ │ and r2, r0, r0, lsl #12 │ │ │ │ @ instruction: 0x6c236be5 │ │ │ │ strpl pc, [r6, #-2819] @ 0xfffff4fd │ │ │ │ strtmi r3, [r8], -r1, lsl #12 │ │ │ │ - @ instruction: 0xff1cf112 │ │ │ │ + mcr2 1, 7, pc, cr0, cr2, {0} @ │ │ │ │ strbmi r2, [r3], -r0, lsl #4 │ │ │ │ @ instruction: 0x46114638 │ │ │ │ - blx 0x4855d2 │ │ │ │ + blx 0xff5855d0 │ │ │ │ bvs 0x1921558 │ │ │ │ mvnle r4, #-536870903 @ 0xe0000009 │ │ │ │ sbcmi pc, r8, r4, asr #4 │ │ │ │ addscs pc, r7, r0, asr #5 │ │ │ │ pop {r0, r1, ip, sp, pc} │ │ │ │ ldrb r4, [r1], #1008 @ 0x3f0 │ │ │ │ strtmi r4, [r8], -r1, asr #12 │ │ │ │ - blx 0x1d05688 │ │ │ │ + blx 0xe05688 │ │ │ │ strb r1, [r9, -r9, ror #20]! │ │ │ │ - stc2 1, cr15, [r4], #72 @ 0x48 │ │ │ │ + stc2l 1, cr15, [r8], #-72 @ 0xffffffb8 │ │ │ │ @ instruction: 0xf04fb948 │ │ │ │ strb r7, [pc, -r0, lsl #10] │ │ │ │ andcs r6, lr, #224, 18 @ 0x380000 │ │ │ │ ldrmi r6, [r8], #-2849 @ 0xfffff4df │ │ │ │ - stc2 1, cr15, [r4, #60] @ 0x3c │ │ │ │ + stc2l 1, cr15, [r8, #-60] @ 0xffffffc4 │ │ │ │ stmiaeq r6, {r1, r2, r3, r5, r6, r8, r9, sl, sp, lr, pc}^ │ │ │ │ ldrtmi r4, [r0], -r1, asr #12 │ │ │ │ - blx 0x18056b0 │ │ │ │ + blx 0x9056b0 │ │ │ │ vsubl.s8 q9, d0, d1 │ │ │ │ bne 0x1d11604 │ │ │ │ @ instruction: 0xf1754293 │ │ │ │ svclt 0x00a80500 │ │ │ │ movwvc pc, #79 @ 0x4f @ │ │ │ │ @ instruction: 0xe732461d │ │ │ │ @ instruction: 0xe7a3463b │ │ │ │ vhadd.s d2, d12, d1 │ │ │ │ - @ instruction: 0xf649fadb │ │ │ │ - @ instruction: 0xf2c044d4 │ │ │ │ + @ instruction: 0xf649fa9b │ │ │ │ + vmov.i32 q10, #262144 @ 0x00040000 │ │ │ │ @ instruction: 0xf649042d │ │ │ │ - vbic.i32 q10, #0 @ 0x00000000 │ │ │ │ + vsra.s64 , q8, #64 │ │ │ │ blmi 0x5892e4 │ │ │ │ subvc pc, r6, #1325400064 @ 0x4f000000 │ │ │ │ strls r2, [r0], #-0 │ │ │ │ - blx 0xfe98563e │ │ │ │ + blx 0x1a8563e │ │ │ │ vpadd.i8 d20, d0, d2 │ │ │ │ @ instruction: 0xf64912fd │ │ │ │ - vaddw.s8 q10, q8, d24 │ │ │ │ + vaddw.s8 q10, q0, d24 │ │ │ │ @ instruction: 0xf64b012d │ │ │ │ vshr.s64 d16, d20, #64 │ │ │ │ swpls r2, r7, [r0] │ │ │ │ - cmnpmi r0, r9, asr #12 @ p-variant is OBSOLETE │ │ │ │ + mvnscc pc, r9, asr #12 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - @ instruction: 0xf96ef116 │ │ │ │ - cmnpmi r0, r9, asr #12 @ p-variant is OBSOLETE │ │ │ │ + @ instruction: 0xf932f116 │ │ │ │ + mvnscc pc, r9, asr #12 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - sbcmi pc, r4, r9, asr #12 │ │ │ │ + submi pc, r4, r9, asr #12 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ vqdmulh.s d20, d0, d6 │ │ │ │ vhsub.s d3, d7, d5 │ │ │ │ - svclt 0x0000fe71 │ │ │ │ + svclt 0x0000fe31 │ │ │ │ @ instruction: 0x009728ff │ │ │ │ addseq r2, r7, #0, 18 │ │ │ │ - mlaseq r2, r4, lr, sl │ │ │ │ - eorseq sl, r2, ip, ror #28 │ │ │ │ - eorseq sl, r2, r4, lsl #29 │ │ │ │ + eorseq sl, r2, r4, lsl lr │ │ │ │ + eorseq sl, r2, ip, ror #27 │ │ │ │ + eorseq sl, r2, r4, lsl #28 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeba0098 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf6420ff0 │ │ │ │ @ instruction: 0xf2c00cb0 │ │ │ │ stcvs 12, cr0, [r2, #-604] @ 0xfffffda4 │ │ │ │ @ instruction: 0xf8dcb082 │ │ │ │ @@ -58164,67 +58164,67 @@ │ │ │ │ @ instruction: 0xf642b12a │ │ │ │ vsubw.s8 , q0, d16 │ │ │ │ ldmdavs r8, {r0, r1, r2, r4, r7, r8, r9, sp} │ │ │ │ bne 0xfe299f30 │ │ │ │ pop {r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf00b4010 │ │ │ │ @ instruction: 0xf649be97 │ │ │ │ - vrshr.s64 q10, q10, #64 │ │ │ │ + vmvn.i32 q10, #1024 @ 0x00000400 │ │ │ │ @ instruction: 0xf649022d │ │ │ │ - vbic.i32 q10, #0 @ 0x00000000 │ │ │ │ + vsra.s64 , q8, #64 │ │ │ │ andls r0, r0, #1073741835 @ 0x4000000b │ │ │ │ blmi 0xd0f10 │ │ │ │ rsbcc pc, r2, #64, 4 │ │ │ │ - blx 0xe0571a │ │ │ │ - eorseq sl, r2, r4, lsr #29 │ │ │ │ + blx 0xfff05718 │ │ │ │ + eorseq sl, r2, r4, lsr #28 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeba0124 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf6420fe8 │ │ │ │ vrsra.s64 d17, d12, #64 │ │ │ │ umulllt r2, r3, r7, r3 │ │ │ │ vtst.8 d22, d0, d13 │ │ │ │ vsubw.s8 , q8, d0 │ │ │ │ ldmdavs fp, {r0, r2, r4, r7, r8, r9} │ │ │ │ ldrteq pc, [r0], #1602 @ 0x642 @ │ │ │ │ ldreq pc, [r7], #704 @ 0x2c0 │ │ │ │ rsbscc pc, fp, #64, 4 │ │ │ │ @ instruction: 0xf6494620 │ │ │ │ - vbic.i32 q10, #0 @ 0x00000000 │ │ │ │ + vsra.s64 , q8, #64 │ │ │ │ ldrmi r0, [r8, sp, lsr #2] │ │ │ │ orrslt r6, r5, r4, lsr #23 │ │ │ │ ldcne 6, cr15, [r8], {66} @ 0x42 │ │ │ │ ldccs 2, cr15, [r7], {192} @ 0xc0 │ │ │ │ @ instruction: 0xf8dc2200 │ │ │ │ @ instruction: 0xf8533000 │ │ │ │ stcvs 0, cr1, [fp, #136] @ 0x88 │ │ │ │ @ instruction: 0x0114e9d1 │ │ │ │ addsmi r1, r9, #110592 @ 0x1b000 │ │ │ │ andcc sp, r1, #1677721600 @ 0x64000000 │ │ │ │ addsmi r4, r5, #28, 8 @ 0x1c000000 │ │ │ │ vand , q8, │ │ │ │ @ instruction: 0xf6493285 │ │ │ │ - vbic.i32 q10, #0 @ 0x00000000 │ │ │ │ + vsra.s64 , q8, #64 │ │ │ │ @ instruction: 0xf642012d │ │ │ │ vshr.s64 d16, d16, #64 │ │ │ │ @ instruction: 0xf1120097 │ │ │ │ - strtmi pc, [r0], -r7, lsr #30 │ │ │ │ + strtmi pc, [r0], -fp, ror #29 │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0xf649bd30 │ │ │ │ - vsubl.s8 , d0, d16 │ │ │ │ + vsubl.s8 q10, d16, d16 │ │ │ │ @ instruction: 0xf649022d │ │ │ │ - vbic.i32 q10, #0 @ 0x00000000 │ │ │ │ + vsra.s64 , q8, #64 │ │ │ │ andls r0, r0, #1073741835 @ 0x4000000b │ │ │ │ blmi 0xd0fc4 │ │ │ │ addcc pc, r2, #64, 4 │ │ │ │ - blx 0xff7857cc │ │ │ │ - ldrhteq sl, [r2], -ip │ │ │ │ + blx 0xfe8857cc │ │ │ │ + eorseq sl, r2, ip, lsr lr │ │ │ │ movseq pc, #69206016 @ 0x4200000 │ │ │ │ orrseq pc, r7, #192, 4 │ │ │ │ ldrdne lr, [fp], -r3 │ │ │ │ bvs 0xfe723948 │ │ │ │ addcs lr, r2, r0, lsr #23 │ │ │ │ bcc 0x8fb14 │ │ │ │ andseq pc, r3, r2, lsl #22 │ │ │ │ @@ -58613,15 +58613,15 @@ │ │ │ │ @ instruction: 0xf8c22000 │ │ │ │ eorcc r0, r8, #56, 4 @ 0x80000003 │ │ │ │ mvnsle r4, sl, lsl #5 │ │ │ │ adcmi pc, r0, #4, 10 @ 0x1000000 │ │ │ │ ands pc, r8, #13762560 @ 0xd20000 │ │ │ │ svceq 0x0000f1be │ │ │ │ vqadd.s8 d29, d12, d22 │ │ │ │ - vqdmlsl.s , d0, d0[4] │ │ │ │ + vqdmlsl.s q11, d16, d0[4] │ │ │ │ @ instruction: 0x46700732 │ │ │ │ ldrbtcc pc, [pc], pc, asr #32 @ │ │ │ │ stmdaeq ip, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ blcs 0xa7620 │ │ │ │ strmi fp, [r6], r8, lsl #30 │ │ │ │ blcs 0xfd6a4 │ │ │ │ mvnslt sp, r5, asr #32 │ │ │ │ @@ -58693,20 +58693,20 @@ │ │ │ │ @ instruction: 0xf8cc0208 │ │ │ │ strb r2, [r1, ip]! │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfeba0934 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ @ instruction: 0xf64a2000 │ │ │ │ - vrsra.s64 q11, q0, #64 │ │ │ │ + vorr.i32 q11, #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf6490332 │ │ │ │ - vmla.f d21, d0, d0[0] │ │ │ │ + vmla.f d20, d16, d0[0] │ │ │ │ andls r0, r0, sp, lsr #2 │ │ │ │ rscpl pc, r2, #64, 12 @ 0x4000000 │ │ │ │ - @ instruction: 0xff16f1ff │ │ │ │ + mrc2 1, 6, pc, cr10, cr15, {7} │ │ │ │ b 0x1436b9c │ │ │ │ stcls 14, cr3, [r2], {65} @ 0x41 │ │ │ │ mulgt ip, sp, r8 │ │ │ │ blx 0x80aa8c │ │ │ │ @ instruction: 0xf401fe8e │ │ │ │ b 0x1089d70 │ │ │ │ @ instruction: 0xf00c010e │ │ │ │ @@ -58804,19 +58804,19 @@ │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x00004770 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeba0af0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmdavc r2, {r3, r4, r5, r6, r7, r8, r9, sl, fp} │ │ │ │ vrhadd.s8 d18, d12, d12 │ │ │ │ - vqdmlal.s , d0, d0[4] │ │ │ │ + vqdmlal.s q11, d16, d0[4] │ │ │ │ blx 0x8a5ce │ │ │ │ ldmdbhi fp, {r1, r8, r9, ip, sp} │ │ │ │ ldrle r0, [sp], #-1689 @ 0xfffff967 │ │ │ │ - bicsvs pc, r0, #77594624 @ 0x4a00000 │ │ │ │ + cmppvs r0, #77594624 @ p-variant is OBSOLETE @ 0x4a00000 │ │ │ │ teqpeq r2, #192, 4 @ p-variant is OBSOLETE │ │ │ │ orreq lr, r2, r3, lsl #22 │ │ │ │ ldrsbne pc, [r4], #129 @ 0x81 @ │ │ │ │ stmdavs sl, {r0, r3, r4, r6, r7, r8, ip, sp, pc} │ │ │ │ @ instruction: 0xd1041c93 │ │ │ │ stmiavc r1, {r0, r1, r3, r6, fp, sp, lr}^ │ │ │ │ ldrmi r7, [r8, r0, lsl #17] │ │ │ │ @@ -58832,15 +58832,15 @@ │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ ldrmi fp, [r3], #-3336 @ 0xfffff2f8 │ │ │ │ @ instruction: 0xf99321c0 │ │ │ │ @ instruction: 0xf642228c │ │ │ │ vqdmlal.s , d16, d0[2] │ │ │ │ blx 0x927c6 │ │ │ │ strb r3, [r7, r2]! │ │ │ │ - eorseq sl, r2, r4, ror #29 │ │ │ │ + eorseq sl, r2, r4, ror #28 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeba0b78 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmvc fp, {r3, r5, r6, r7, r8, r9, sl, fp} │ │ │ │ strmi fp, [sl], -r2, lsl #1 │ │ │ │ blcs 0xdb198 │ │ │ │ blcc 0xffe94 │ │ │ │ @@ -58854,15 +58854,15 @@ │ │ │ │ ldmvc r5, {r0, r4, r6, r7, fp, ip, sp, lr} │ │ │ │ eorsle r4, ip, sp, lsl #5 │ │ │ │ @ instruction: 0xf04f2902 │ │ │ │ svclt 0x00880504 │ │ │ │ stmib sp, {r1, r8, fp, ip, sp}^ │ │ │ │ addmi r3, sp, r0, lsl #4 │ │ │ │ vmax.s32 d4, d12, d25 │ │ │ │ - biclt pc, r8, r7, lsl #25 │ │ │ │ + biclt pc, r8, fp, asr #24 │ │ │ │ andne lr, r0, #3620864 @ 0x374000 │ │ │ │ stceq 0, cr15, [r8], #-316 @ 0xfffffec4 │ │ │ │ @ instruction: 0xf0037953 │ │ │ │ bne 0xff04a5e4 │ │ │ │ tstpcs r3, #12, 22 @ p-variant is OBSOLETE @ 0x3000 │ │ │ │ andcs pc, r0, ip, lsl #22 │ │ │ │ @ instruction: 0x33286159 │ │ │ │ @@ -58889,16 +58889,16 @@ │ │ │ │ tstvc r3, r1, lsl r1 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldcllt 12, cr0, [r0, #-0] │ │ │ │ adcmi pc, sp, r4, lsl #10 │ │ │ │ tstpeq r1, pc, rrx @ p-variant is OBSOLETE │ │ │ │ - vqadd.s32 d19, d12, d24 │ │ │ │ - svclt 0x0000f829 │ │ │ │ + vqadd.s32 d19, d11, d24 │ │ │ │ + svclt 0x0000ffe9 │ │ │ │ tsteq r4, #16, 10 @ 0x4000000 │ │ │ │ @ instruction: 0xf8d09902 │ │ │ │ @ instruction: 0x4323e04c │ │ │ │ svceq 0x0004f011 │ │ │ │ stceq 1, cr15, [r4], {14} │ │ │ │ @ instruction: 0xf8c0d124 │ │ │ │ @ instruction: 0xf001c04c │ │ │ │ @@ -58951,28 +58951,28 @@ │ │ │ │ ldrb r0, [lr, r2, lsl #4] │ │ │ │ ldrb r2, [ip, r3, lsl #4] │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfeba0d3c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ @ instruction: 0xf6492000 │ │ │ │ - vmla.f d21, d0, d0[0] │ │ │ │ + vmla.f d20, d16, d0[0] │ │ │ │ blmi 0x10a004 │ │ │ │ subcs pc, lr, #268435460 @ 0x10000004 │ │ │ │ @ instruction: 0xf1ff9000 │ │ │ │ - svclt 0x0000fd15 │ │ │ │ - eorseq fp, r2, r0, ror #3 │ │ │ │ + svclt 0x0000fcd9 │ │ │ │ + eorseq fp, r2, r0, ror #2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeba0d68 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ movwcs r0, #53232 @ 0xcff0 │ │ │ │ blx 0x135d7e │ │ │ │ tstls r1, r1, lsl #8 │ │ │ │ vadd.i32 d6, d29, d16 │ │ │ │ - stmdacs r1, {r0, r1, r6, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r1, {r0, r1, r2, fp, ip, sp, lr, pc} │ │ │ │ stmiavc r3!, {r0, r2, r5, ip, lr, pc}^ │ │ │ │ strtle r0, [r2], #-1626 @ 0xfffff9a6 │ │ │ │ andne pc, r1, #201326595 @ 0xc000003 │ │ │ │ andsle r2, r0, r2, lsl #20 │ │ │ │ @ instruction: 0xf0129901 │ │ │ │ @ instruction: 0xd1250f01 │ │ │ │ svclt 0x00c82801 │ │ │ │ @@ -58996,22 +58996,22 @@ │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ andlt r3, r9, #1073741824 @ 0x40000000 │ │ │ │ andlt r0, r2, r8, asr #32 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - cmpppl r0, r9, asr #12 @ p-variant is OBSOLETE │ │ │ │ + bicmi pc, r0, r9, asr #12 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - subpl pc, ip, r9, asr #12 │ │ │ │ + sbcmi pc, ip, r9, asr #12 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ @ instruction: 0xf6404b02 │ │ │ │ vqsub.s64 q2, q11, q5 │ │ │ │ - svclt 0x0000ffa3 │ │ │ │ - ldrshteq fp, [r2], -r4 │ │ │ │ + svclt 0x0000ff63 │ │ │ │ + eorseq fp, r2, r4, ror r1 │ │ │ │ rsble r2, r0, r0, lsl #20 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ addlt r2, r5, ip, lsl #14 │ │ │ │ @ instruction: 0xf0012300 │ │ │ │ @@ -59102,74 +59102,74 @@ │ │ │ │ blx 0x10e0fa │ │ │ │ ldmdbvc r3, {r0, r8, ip, sp, lr, pc} │ │ │ │ movweq pc, #28675 @ 0x7003 @ │ │ │ │ ldmdale r3, {r2, r8, r9, fp, sp} │ │ │ │ @ instruction: 0xf003e8df │ │ │ │ bne 0x6caa44 │ │ │ │ stmibvs r0, {r0, r1, r2, r3, r5} │ │ │ │ - subspl pc, r4, #76546048 @ 0x4900000 │ │ │ │ + sbcsmi pc, r4, #76546048 @ 0x4900000 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ andls r1, r0, #8, 20 @ 0x8000 │ │ │ │ @ instruction: 0xf04f9001 │ │ │ │ andcs r3, r1, #-67108861 @ 0xfc000003 │ │ │ │ strtmi r2, [r0], -r0, lsl #3 │ │ │ │ - @ instruction: 0xffaaf26b │ │ │ │ + @ instruction: 0xff6af26b │ │ │ │ andlt r4, r4, r0, lsr #12 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ ldmibvs r2, {r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf10f2180 │ │ │ │ - @ instruction: 0x4620f93b │ │ │ │ + @ instruction: 0x4620f8ff │ │ │ │ tstcs r0, r4 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0xf649bd10 │ │ │ │ - vmov.i32 , #3072 @ 0x00000c00 │ │ │ │ + vrshr.s64 q10, q6, #64 │ │ │ │ stmibvs r0, {r0, r2, r3, r5, r9} │ │ │ │ ldmvc r3, {r3, r4, r6, r7, r8, r9, sl, sp, lr, pc}^ │ │ │ │ blcc 0x1364ec │ │ │ │ stmdbcs r2, {r0, r3, r4, r6, r7, r9, ip, sp, pc} │ │ │ │ ldc 8, cr13, [r2, #136] @ 0x88 │ │ │ │ subcs r7, r0, r2, lsl #22 │ │ │ │ @ instruction: 0xf6492201 │ │ │ │ - vmla.f d21, d0, d0[7] │ │ │ │ + vmla.f d20, d16, d0[7] │ │ │ │ addsmi r0, r8, sp, lsr #2 │ │ │ │ blvc 0x105450 │ │ │ │ mvnscc pc, #79 @ 0x4f │ │ │ │ andne lr, r0, sp, asr #19 │ │ │ │ strtmi r2, [r0], -r0, lsl #3 │ │ │ │ - @ instruction: 0xff74f26b │ │ │ │ + @ instruction: 0xff34f26b │ │ │ │ ldmvs r0, {r3, r6, r7, r8, r9, sl, sp, lr, pc} │ │ │ │ mvnscc pc, #79 @ 0x4f │ │ │ │ @ instruction: 0xf6492201 │ │ │ │ - vmla.f d21, d0, d0[5] │ │ │ │ + vmla.f d20, d16, d0[5] │ │ │ │ stmib sp, {r0, r2, r3, r5, r8}^ │ │ │ │ orrcs r1, r0, r0 │ │ │ │ vmax.s32 d20, d11, d16 │ │ │ │ - ldr pc, [r9, r5, ror #30]! │ │ │ │ + ldr pc, [r9, r5, lsr #30]! │ │ │ │ @ instruction: 0xf6492000 │ │ │ │ - vmla.f d21, d0, d0[0] │ │ │ │ + vmla.f d20, d16, d0[0] │ │ │ │ blmi 0x10a30c │ │ │ │ @ instruction: 0xf6409000 │ │ │ │ @ instruction: 0xf1ff320f │ │ │ │ - svclt 0x0000fb91 │ │ │ │ - eorseq fp, r2, ip, lsl #4 │ │ │ │ + svclt 0x0000fb55 │ │ │ │ + eorseq fp, r2, ip, lsl #3 │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ strmi r6, [r9], r4, lsl #30 │ │ │ │ ldrbteq pc, [r0], -r0, lsl #2 @ │ │ │ │ stmdbvs sp, {r2, r4, r7, r8, ip, sp, pc} │ │ │ │ ldreq pc, [r4, -r1, lsl #2] │ │ │ │ movwle lr, #12295 @ 0x3007 │ │ │ │ - mcr2 2, 6, pc, cr0, cr9, {2} @ │ │ │ │ + mcr2 2, 4, pc, cr0, cr9, {2} @ │ │ │ │ ble 0x293e98 │ │ │ │ stmdavs r4!, {r1, r2, r5, r9, sl, lr} │ │ │ │ stmdbvs r3!, {r2, r4, r5, r8, ip, sp, pc} │ │ │ │ @ instruction: 0xf10400aa │ │ │ │ @ instruction: 0x46380114 │ │ │ │ ldmible r0!, {r0, r2, r3, r4, r7, r9, lr}^ │ │ │ │ andmi pc, r0, r9, asr #17 │ │ │ │ @@ -59192,20 +59192,20 @@ │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ strlt r4, [r0, #-1904] @ 0xfffff890 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00f0f8cc │ │ │ │ andcs fp, r0, r3, lsl #1 │ │ │ │ - cmpppl r0, r9, asr #12 @ p-variant is OBSOLETE │ │ │ │ + bicmi pc, r0, r9, asr #12 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ vqdmulh.s d20, d1, d2 │ │ │ │ andls r3, r0, r2, ror r2 │ │ │ │ - blx 0xd0671e │ │ │ │ - eorseq fp, r2, r0, lsr #4 │ │ │ │ + blx 0xffe0671c │ │ │ │ + eorseq fp, r2, r0, lsr #3 │ │ │ │ ldrdgt pc, [ip], #-128 @ 0xffffff80 │ │ │ │ vaddw.s8 q9, q7, d0 │ │ │ │ ldrlt r3, [r0, #-336] @ 0xfffffeb0 │ │ │ │ tstmi r3, r1, asr #20 │ │ │ │ streq pc, [r4], #-268 @ 0xfffffef4 │ │ │ │ @ instruction: 0xf8cc64c4 │ │ │ │ b 0x140df40 │ │ │ │ @@ -59301,39 +59301,39 @@ │ │ │ │ stmiaeq r0, {sl, fp}^ │ │ │ │ andsgt pc, r2, r7, lsl #17 │ │ │ │ movwcs sp, #389 @ 0x185 │ │ │ │ @ instruction: 0xe7a9747b │ │ │ │ andcs r2, r4, #67108864 @ 0x4000000 │ │ │ │ @ instruction: 0xe77a469c │ │ │ │ @ instruction: 0xf6492000 │ │ │ │ - vmla.f d21, d0, d0[0] │ │ │ │ + vmla.f d20, d16, d0[0] │ │ │ │ blmi 0x58a57c │ │ │ │ sbcsvs pc, r1, #1325400064 @ 0x4f000000 │ │ │ │ @ instruction: 0xf1ff9000 │ │ │ │ - andcs pc, r0, r9, asr sl @ │ │ │ │ - cmpppl r0, r9, asr #12 @ p-variant is OBSOLETE │ │ │ │ + andcs pc, r0, sp, lsl sl @ │ │ │ │ + bicmi pc, r0, r9, asr #12 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ andls r4, r0, pc, lsl #22 │ │ │ │ adcvs pc, r3, #64, 4 │ │ │ │ - blx 0x14068e4 │ │ │ │ - cmpppl r0, r9, asr #12 @ p-variant is OBSOLETE │ │ │ │ + blx 0x5068e4 │ │ │ │ + bicmi pc, r0, r9, asr #12 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - rsbspl pc, r8, r9, asr #12 │ │ │ │ + rscsmi pc, r8, r9, asr #12 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ @ instruction: 0xf44f4b09 │ │ │ │ vqsub.s64 q3, q11, q6 │ │ │ │ - @ instruction: 0xf649fd2d │ │ │ │ - vmla.f d21, d0, d0[0] │ │ │ │ + @ instruction: 0xf649fced │ │ │ │ + vmla.f d20, d16, d0[0] │ │ │ │ @ instruction: 0xf649012d │ │ │ │ - vaddl.s8 , d16, d16 │ │ │ │ + vaddl.s8 , d0, d16 │ │ │ │ blmi 0x10a1c8 │ │ │ │ rscvs pc, r2, #64, 4 │ │ │ │ - stc2 2, cr15, [r0, #-216]! @ 0xffffff28 │ │ │ │ - eorseq fp, r2, r8, lsr r2 │ │ │ │ - eorseq fp, r2, ip, asr #4 │ │ │ │ + stc2l 2, cr15, [r0], #216 @ 0xd8 │ │ │ │ + ldrhteq fp, [r2], -r8 │ │ │ │ + eorseq fp, r2, ip, asr #3 │ │ │ │ @ instruction: 0xf64cb510 │ │ │ │ vsra.s8 d23, d16, #2 │ │ │ │ stclvs 1, cr6, [r4], {255} @ 0xff │ │ │ │ @ instruction: 0xf8dd4319 │ │ │ │ stcne 0, cr14, [r3, #-32]! @ 0xffffffe0 │ │ │ │ eorvs r6, r1, r3, asr #9 │ │ │ │ stclvs 5, cr4, [r3], {114} @ 0x72 │ │ │ │ @@ -59795,19 +59795,19 @@ │ │ │ │ andmi lr, r3, #270336 @ 0x42000 │ │ │ │ andeq pc, r0, #1107296256 @ 0x42000000 │ │ │ │ submi pc, r0, #1107296256 @ 0x42000000 │ │ │ │ andcs pc, r0, ip, asr #17 │ │ │ │ subcs pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ ldrdgt pc, [ip], #-128 @ 0xffffff80 │ │ │ │ andcs lr, r0, pc │ │ │ │ - bicspl pc, r0, r9, asr #12 │ │ │ │ + cmpppl r0, r9, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ andls r4, r0, ip, asr #22 │ │ │ │ eorsvs pc, r2, #64, 4 │ │ │ │ - mrc2 1, 3, pc, cr12, cr14, {7} │ │ │ │ + mcr2 1, 2, pc, cr0, cr14, {7} @ │ │ │ │ addsmi r9, sl, #9216 @ 0x2400 │ │ │ │ ldreq fp, [sl], #-3864 @ 0xfffff0e8 │ │ │ │ tstmi r1, #125 @ 0x7d │ │ │ │ andeq pc, r4, #12, 2 │ │ │ │ @ instruction: 0x61b2f041 │ │ │ │ b 0x13e3bac │ │ │ │ @ instruction: 0xf8cc0301 │ │ │ │ @@ -59874,15 +59874,15 @@ │ │ │ │ vst2. {d23-d26}, [r3 :64], r0 │ │ │ │ tstmi r3, #64, 6 │ │ │ │ andeq pc, r4, #12, 2 │ │ │ │ @ instruction: 0xf8cc64c2 │ │ │ │ @ instruction: 0xf8d03000 │ │ │ │ vst4.16 {d28-d31}, [pc], ip │ │ │ │ ldrb r2, [r0, -r0, asr #4]! │ │ │ │ - eorseq fp, r2, r0, ror #4 │ │ │ │ + eorseq fp, r2, r0, ror #3 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeba1bc0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ stceq 0, cr15, [r7], {1} │ │ │ │ mla r4, sp, r8, pc @ │ │ │ │ svceq 0x0003f1bc │ │ │ │ @@ -60018,20 +60018,20 @@ │ │ │ │ b 0x11049f4 │ │ │ │ strbvs r0, [r3], #526 @ 0x20e │ │ │ │ andeq lr, ip, #270336 @ 0x42000 │ │ │ │ rscvc pc, r0, #66 @ 0x42 │ │ │ │ rscseq pc, r0, #66 @ 0x42 │ │ │ │ ldrb r6, [fp, -sl]! │ │ │ │ @ instruction: 0xf6492000 │ │ │ │ - vsra.s64 , q0, #64 │ │ │ │ + vorr.i32 , #0 @ 0x00000000 │ │ │ │ blmi 0x10b0b0 │ │ │ │ vhadd.s8 d25, d0, d0 │ │ │ │ @ instruction: 0xf1fe62af │ │ │ │ - svclt 0x0000fcbf │ │ │ │ - eorseq fp, r2, r8, ror r2 │ │ │ │ + svclt 0x0000fc83 │ │ │ │ + ldrshteq fp, [r2], -r8 │ │ │ │ @ instruction: 0xf8ddb510 │ │ │ │ @ instruction: 0xf1bcc008 │ │ │ │ svclt 0x00980fff │ │ │ │ asreq pc, pc, #8 @ │ │ │ │ blx 0xfe7810fc │ │ │ │ blx 0xfecc72d4 │ │ │ │ @ instruction: 0xf021f181 │ │ │ │ @@ -60506,20 +60506,20 @@ │ │ │ │ b 0x108f9fc │ │ │ │ tstmi r9, #-2147483648 @ 0x80000000 │ │ │ │ andne pc, r0, ip, asr #17 │ │ │ │ tstcs r0, r1 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ andcs r4, r0, r0, ror r7 │ │ │ │ - bicspl pc, r0, r9, asr #12 │ │ │ │ + cmpppl r0, r9, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ andls r4, r0, r2, lsl #22 │ │ │ │ andcc pc, pc, #64, 12 @ 0x4000000 │ │ │ │ - @ instruction: 0xf8eef1fe │ │ │ │ - mlaseq r2, r0, r2, fp │ │ │ │ + @ instruction: 0xf8b2f1fe │ │ │ │ + eorseq fp, r2, r0, lsl r2 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeba25b4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r8], r0 @ │ │ │ │ pkhbtmi r4, ip, r5, lsl #12 │ │ │ │ ldrmi r4, [ip], -r2, lsl #12 │ │ │ │ stmdbls ip, {r0, r1, r8, sl, fp, sp} │ │ │ │ @@ -60663,23 +60663,23 @@ │ │ │ │ vqadd.u32 q10, , │ │ │ │ ldr r0, [r5, r7, lsl #6]! │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfeba27fc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ @ instruction: 0xf6492000 │ │ │ │ - vsra.s64 , q0, #64 │ │ │ │ + vorr.i32 , #0 @ 0x00000000 │ │ │ │ blmi 0x1cbac4 │ │ │ │ subsne pc, fp, #64, 4 │ │ │ │ @ instruction: 0xf1fd9000 │ │ │ │ - @ instruction: 0xf44fffb5 │ │ │ │ + @ instruction: 0xf44fff79 │ │ │ │ ldr r7, [fp, r0, lsl #5] │ │ │ │ andvc pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ svclt 0x0000e798 │ │ │ │ - mlaseq r2, ip, r2, fp │ │ │ │ + eorseq fp, r2, ip, lsl r2 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ svccs 0x00006f07 │ │ │ │ ldmdbvs fp!, {r0, r1, r2, r4, r6, ip, lr, pc} │ │ │ │ addseq r6, fp, r2, asr #25 │ │ │ │ @@ -60718,15 +60718,15 @@ │ │ │ │ rscscc pc, pc, pc, asr #32 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ @ instruction: 0x463287f0 │ │ │ │ tstpeq r4, r4, lsl #2 @ p-variant is OBSOLETE │ │ │ │ vmax.s16 q10, q4, q4 │ │ │ │ - stmdacs r0, {r0, r1, r2, r4, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r1, r2, r4, r6, r9, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0x4627d0d6 │ │ │ │ @ instruction: 0xf8c8e7e8 │ │ │ │ andcs r5, r0, ip, asr #32 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ @ instruction: 0xf06f87f0 │ │ │ │ @@ -61014,15 +61014,15 @@ │ │ │ │ @ instruction: 0xf0434361 │ │ │ │ vst2.16 {d20-d23}, [r3 :128], r1 │ │ │ │ vst2.32 {d17-d20}, [r3], r0 │ │ │ │ stcne 3, cr0, [ip, #-640] @ 0xfffffd80 │ │ │ │ movweq lr, #59971 @ 0xea43 │ │ │ │ @ instruction: 0xf08c64c4 │ │ │ │ andvs r0, fp, r1, lsl #28 │ │ │ │ - bicsvs pc, r0, #77594624 @ 0x4a00000 │ │ │ │ + cmppvs r0, #77594624 @ p-variant is OBSOLETE @ 0x4a00000 │ │ │ │ teqpeq r2, #192, 4 @ p-variant is OBSOLETE │ │ │ │ stclvs 4, cr4, [r5], {158} @ 0x9e │ │ │ │ tsteq ip, r3, lsl #22 │ │ │ │ @ instruction: 0x3c02ea4f │ │ │ │ mvnscc pc, #79 @ 0x4f │ │ │ │ bicsmi pc, r8, #10354688 @ 0x9e0000 │ │ │ │ bicsne pc, r8, #9502720 @ 0x910000 │ │ │ │ @@ -61362,15 +61362,15 @@ │ │ │ │ ldcllt 12, cr0, [r0, #-0] │ │ │ │ orrvc pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ vst1.64 {d30}, [pc :128], sl │ │ │ │ strb r7, [r7, r0, lsl #6]! │ │ │ │ movtvc pc, #1103 @ 0x44f @ │ │ │ │ svclt 0x0000e7e4 │ │ │ │ stmdale fp, {r0, r1, r8, fp, sp} │ │ │ │ - bicsvs pc, r0, #77594624 @ 0x4a00000 │ │ │ │ + cmppvs r0, #77594624 @ p-variant is OBSOLETE @ 0x4a00000 │ │ │ │ teqpeq r2, #192, 4 @ p-variant is OBSOLETE │ │ │ │ fstmiaxeq r1, {d14} @ Deprecated │ │ │ │ tstcs lr, r3, lsl r6 │ │ │ │ mvncs pc, #220, 16 @ 0xdc0000 │ │ │ │ bllt 0x20a108 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeba3314 │ │ │ │ @@ -61430,15 +61430,15 @@ │ │ │ │ @ instruction: 0xf0434361 │ │ │ │ vst2.16 {d20-d23}, [r3 :128], r1 │ │ │ │ vst2.32 {d17-d20}, [r3], r0 │ │ │ │ stcne 3, cr0, [ip, #-640] @ 0xfffffd80 │ │ │ │ movweq lr, #59971 @ 0xea43 │ │ │ │ @ instruction: 0xf08c64c4 │ │ │ │ andvs r0, fp, r1, lsl #28 │ │ │ │ - bicsvs pc, r0, #77594624 @ 0x4a00000 │ │ │ │ + cmppvs r0, #77594624 @ p-variant is OBSOLETE @ 0x4a00000 │ │ │ │ teqpeq r2, #192, 4 @ p-variant is OBSOLETE │ │ │ │ stclvs 4, cr4, [r5], {158} @ 0x9e │ │ │ │ tsteq ip, r3, lsl #22 │ │ │ │ @ instruction: 0x3c02ea4f │ │ │ │ @ instruction: 0xf89e2301 │ │ │ │ @ instruction: 0xf89143d8 │ │ │ │ b 0x1351184 │ │ │ │ @@ -61546,15 +61546,15 @@ │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeba35c0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ssub8mi r0, sp, r0 │ │ │ │ ldmib sp, {r0, r4, r9, sl, lr}^ │ │ │ │ strmi r2, [r4], -r4, lsl #6 │ │ │ │ @ instruction: 0xff34f7ff │ │ │ │ - bicsvs pc, r0, #77594624 @ 0x4a00000 │ │ │ │ + cmppvs r0, #77594624 @ p-variant is OBSOLETE @ 0x4a00000 │ │ │ │ teqpeq r2, #192, 4 @ p-variant is OBSOLETE │ │ │ │ andeq pc, r1, #128 @ 0x80 │ │ │ │ ldrmi r4, [r8], #-1050 @ 0xfffffbe6 │ │ │ │ ldrdgt pc, [ip], #-132 @ 0xffffff7c │ │ │ │ @ instruction: 0xf8922301 │ │ │ │ @ instruction: 0xf89023d8 │ │ │ │ @ instruction: 0x032813d8 │ │ │ │ @@ -61569,15 +61569,15 @@ │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeba361c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ssub8mi r0, sp, r0 │ │ │ │ ldmib sp, {r0, r4, r9, sl, lr}^ │ │ │ │ strmi r2, [r4], -r4, lsl #6 │ │ │ │ @ instruction: 0xff06f7ff │ │ │ │ - bicsvs pc, r0, #77594624 @ 0x4a00000 │ │ │ │ + cmppvs r0, #77594624 @ p-variant is OBSOLETE @ 0x4a00000 │ │ │ │ teqpeq r2, #192, 4 @ p-variant is OBSOLETE │ │ │ │ andeq pc, r1, #128 @ 0x80 │ │ │ │ ldrmi r4, [r8], #-1050 @ 0xfffffbe6 │ │ │ │ ldrdgt pc, [ip], #-132 @ 0xffffff7c │ │ │ │ mvnscc pc, #79 @ 0x4f │ │ │ │ bicscs pc, r8, #9568256 @ 0x920000 │ │ │ │ bicsne pc, r8, #144, 16 @ 0x900000 │ │ │ │ @@ -61596,15 +61596,15 @@ │ │ │ │ @ instruction: 0x4604c018 │ │ │ │ mlapl r0, sp, r8, pc @ │ │ │ │ @ instruction: 0x461e4611 │ │ │ │ svceq 0x0000f1bc │ │ │ │ ldmib sp, {r1, r2, r3, r4, ip, lr, pc}^ │ │ │ │ @ instruction: 0xf7ff2304 │ │ │ │ @ instruction: 0xf64afed1 │ │ │ │ - vrsra.s64 q11, q0, #64 │ │ │ │ + vorr.i32 q11, #0 @ 0x00000000 │ │ │ │ @ instruction: 0x46010332 │ │ │ │ @ instruction: 0xf893440b │ │ │ │ bllt 0xfe39140c │ │ │ │ teqeq r3, #57856 @ 0xe200 │ │ │ │ movwvc lr, #6723 @ 0x1a43 │ │ │ │ @ instruction: 0xf0439907 │ │ │ │ movwmi r7, #46032 @ 0xb3d0 │ │ │ │ @@ -61621,15 +61621,15 @@ │ │ │ │ stceq 1, cr15, [r4], {-0} │ │ │ │ msrmi SPSR_c, #67 @ 0x43 │ │ │ │ subgt pc, ip, r4, asr #17 │ │ │ │ @ instruction: 0xf443bf0c │ │ │ │ vst2.32 {d17-d20}, [r3], r0 │ │ │ │ tstmi r3, #160, 6 @ 0x80000002 │ │ │ │ @ instruction: 0xf64a6003 │ │ │ │ - vrsra.s64 q11, q0, #64 │ │ │ │ + vorr.i32 q11, #0 @ 0x00000000 │ │ │ │ strmi r0, [fp], #-818 @ 0xfffffcce │ │ │ │ bicsne pc, r8, #9633792 @ 0x930000 │ │ │ │ sbcle r2, sp, r0, lsl #26 │ │ │ │ blcs 0x33130 │ │ │ │ sadd8mi fp, sl, ip │ │ │ │ bicsvc pc, r0, #79 @ 0x4f │ │ │ │ blls 0x242a04 │ │ │ │ @@ -61821,20 +61821,20 @@ │ │ │ │ rsbmi pc, r5, #66 @ 0x42 │ │ │ │ strbvs r1, [r1], #3353 @ 0xd19 │ │ │ │ andlt r6, r4, sl, lsl r0 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ andcs fp, r0, r0, ror sp │ │ │ │ - bicspl pc, r0, r9, asr #12 │ │ │ │ + cmpppl r0, r9, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ andls r4, r0, r2, lsl #22 │ │ │ │ rscscs pc, r1, #64, 12 @ 0x4000000 │ │ │ │ - mcr2 1, 5, pc, cr8, cr12, {7} @ │ │ │ │ - eorseq fp, r2, r8, asr #5 │ │ │ │ + mcr2 1, 3, pc, cr12, cr12, {7} @ │ │ │ │ + eorseq fp, r2, r8, asr #4 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeba3a40 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r4, r0, ror #31 │ │ │ │ @ instruction: 0x4694469e │ │ │ │ blls 0x256c5c │ │ │ │ stmdbcs r4, {r3, r4, r5, ip, lr, pc} │ │ │ │ @@ -61884,21 +61884,21 @@ │ │ │ │ orrne pc, r0, #1124073472 @ 0x43000000 │ │ │ │ strbvs r1, [r1], #3345 @ 0xd11 │ │ │ │ andlt r6, r4, r3, lsl r0 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ andcs fp, r0, r0, ror sp │ │ │ │ - bicspl pc, r0, r9, asr #12 │ │ │ │ + cmpppl r0, r9, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ andls r4, r0, r3, lsl #22 │ │ │ │ sbcscs pc, sp, #64, 12 @ 0x4000000 │ │ │ │ - mcr2 1, 1, pc, cr10, cr12, {7} @ │ │ │ │ + stc2l 1, cr15, [lr, #1008]! @ 0x3f0 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ - ldrsbteq fp, [r2], -r4 │ │ │ │ + eorseq fp, r2, r4, asr r2 │ │ │ │ vld1.64 {d0-d1}, [r0 :64], r0 │ │ │ │ andeq r0, r0, r0 │ │ │ │ vld1.64 {d0}, [r0 :64], r0 │ │ │ │ andeq r0, r0, r0 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeba3b50 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @@ -62002,58 +62002,58 @@ │ │ │ │ andlt r6, r2, fp │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ blls 0x17bf2c │ │ │ │ svceq 0x0000f1bc │ │ │ │ @ instruction: 0xf649d118 │ │ │ │ - vsra.s64 , q0, #64 │ │ │ │ + vorr.i32 , #0 @ 0x00000000 │ │ │ │ blcs 0xccfb0 │ │ │ │ blmi 0x940b94 │ │ │ │ @ instruction: 0xf8cd4660 │ │ │ │ vhadd.s8 d28, d0, d0 │ │ │ │ @ instruction: 0xf1fc32c1 │ │ │ │ - andcs pc, r0, fp, lsr sp @ │ │ │ │ - cmpppl r0, r9, asr #12 @ p-variant is OBSOLETE │ │ │ │ + strdcs pc, [r0], -pc @ │ │ │ │ + bicmi pc, r0, r9, asr #12 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ andls r4, r0, sp, lsl fp │ │ │ │ andcs pc, r3, #64, 4 │ │ │ │ - ldc2 1, cr15, [r0, #-1008]! @ 0xfffffc10 │ │ │ │ - bicspl pc, r0, r9, asr #12 │ │ │ │ + ldc2l 1, cr15, [r4], #1008 @ 0x3f0 │ │ │ │ + cmpppl r0, r9, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ blcs 0xd4b30 │ │ │ │ blmi 0x680b48 │ │ │ │ adcscc pc, r7, #64, 4 │ │ │ │ @ instruction: 0xf1fc9000 │ │ │ │ - blmi 0x60bfcc │ │ │ │ + blmi 0x60bedc │ │ │ │ rsbvc pc, pc, #1325400064 @ 0x4f000000 │ │ │ │ @ instruction: 0xf1fc9000 │ │ │ │ - blmi 0x58bfc0 │ │ │ │ + blmi 0x58bed0 │ │ │ │ @ instruction: 0xf8cd4660 │ │ │ │ vhadd.s8 d28, d0, d0 │ │ │ │ @ instruction: 0xf1fc32c6 │ │ │ │ - stclvs 13, cr15, [r1], {21} │ │ │ │ + stclvs 12, cr15, [r1], {217} @ 0xd9 │ │ │ │ stcls 6, cr4, [r5], {99} @ 0x63 │ │ │ │ movne pc, #-536870900 @ 0xe000000c │ │ │ │ movwcc lr, #10819 @ 0x2a43 │ │ │ │ @ instruction: 0x43231d0a │ │ │ │ andvs r6, fp, r2, asr #9 │ │ │ │ @ instruction: 0xf649e760 │ │ │ │ - vsra.s64 , q0, #64 │ │ │ │ + vorr.i32 , #0 @ 0x00000000 │ │ │ │ blmi 0x28d030 │ │ │ │ @ instruction: 0xf8cd4670 │ │ │ │ vhadd.s8 d30, d0, d0 │ │ │ │ @ instruction: 0xf1fc32cb │ │ │ │ - svclt 0x0000fcfd │ │ │ │ - ldrshteq fp, [r2], -r8 │ │ │ │ - eorseq fp, r2, r8, asr #6 │ │ │ │ - eorseq fp, r2, r8, lsr #6 │ │ │ │ - eorseq fp, r2, r8, lsr r3 │ │ │ │ - eorseq fp, r2, r0, lsl r3 │ │ │ │ - eorseq fp, r2, r0, ror #5 │ │ │ │ + svclt 0x0000fcc1 │ │ │ │ + eorseq fp, r2, r8, ror r2 │ │ │ │ + eorseq fp, r2, r8, asr #5 │ │ │ │ + eorseq fp, r2, r8, lsr #5 │ │ │ │ + ldrhteq fp, [r2], -r8 │ │ │ │ + mlaseq r2, r0, r2, fp │ │ │ │ + eorseq fp, r2, r0, ror #4 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ ldrdhi pc, [r4], -r2 │ │ │ │ ldmib r1, {r0, r2, r4, r9, sl, lr}^ │ │ │ │ addlt r2, r2, r0, lsl #12 │ │ │ │ @@ -62149,19 +62149,19 @@ │ │ │ │ ldrd pc, [r0], -r6 │ │ │ │ subsle r4, r0, r3, ror r5 │ │ │ │ tstle r6, r1, ror r5 │ │ │ │ svclt 0x00084283 │ │ │ │ tstle r1, r1, ror #10 │ │ │ │ adcsle r4, r3, r2, ror r5 │ │ │ │ @ instruction: 0xf6492000 │ │ │ │ - vmla.f d21, d0, d0[0] │ │ │ │ + vmla.f d20, d16, d0[0] │ │ │ │ blmi 0x90d1fc │ │ │ │ vhadd.s8 d25, d0, d0 │ │ │ │ @ instruction: 0xf1fc2283 │ │ │ │ - @ instruction: 0xf8d6fc19 │ │ │ │ + @ instruction: 0xf8d6fbdd │ │ │ │ ldrbmi lr, [r3, #-0]! │ │ │ │ ldrbmi sp, [r2, #-238]! @ 0xffffff12 │ │ │ │ @ instruction: 0xf8cdd0a2 │ │ │ │ ldrbtmi ip, [r2], -r4 │ │ │ │ ldmdbvs r3!, {r3, r4, r5, r9, sl, lr} │ │ │ │ ldmib r6, {r8, r9, ip, pc}^ │ │ │ │ @ instruction: 0xf7ff1302 │ │ │ │ @@ -62186,15 +62186,15 @@ │ │ │ │ @ instruction: 0xf7ff68b1 │ │ │ │ stmdavs fp!, {r0, r1, r2, r4, r9, sl, fp, ip, sp, lr, pc}^ │ │ │ │ stmdbvs fp!, {r0, r8, r9, ip, pc} │ │ │ │ stmiavs fp!, {r8, r9, ip, pc}^ │ │ │ │ stmiavs r9!, {r1, r3, r5, fp, sp, lr} │ │ │ │ ldrmi lr, [ip, #1920] @ 0x780 │ │ │ │ strb sp, [r5, lr, lsr #3]! │ │ │ │ - eorseq fp, r2, r8, asr r3 │ │ │ │ + ldrsbteq fp, [r2], -r8 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ addlt r2, r3, r4, lsl r4 │ │ │ │ @ instruction: 0x460e4690 │ │ │ │ @ instruction: 0xf04f4607 │ │ │ │ @@ -62225,15 +62225,15 @@ │ │ │ │ bicsle r3, r0, r1, lsl #28 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf64a8ff0 │ │ │ │ - vsra.s64 q11, q0, #64 │ │ │ │ + vorr.i32 q11, #0 @ 0x00000000 │ │ │ │ bl 0x1cd340 │ │ │ │ movwcs r0, #134 @ 0x86 │ │ │ │ eorcs pc, r3, r8, asr r8 @ │ │ │ │ addeq lr, r2, #1024 @ 0x400 │ │ │ │ mvncs pc, #13762560 @ 0xd20000 │ │ │ │ eorcs pc, r3, r8, asr #16 │ │ │ │ addsmi r3, r8, #335544320 @ 0x14000000 │ │ │ │ @@ -62300,22 +62300,22 @@ │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, fp, r4, lsl r1 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0xf649bdf0 │ │ │ │ - vmla.f d21, d0, d0[0] │ │ │ │ + vmla.f d20, d16, d0[0] │ │ │ │ blmi 0x18d458 │ │ │ │ strls r4, [r0, #-1576] @ 0xfffff9d8 │ │ │ │ subsne pc, r6, #68157440 @ 0x4100000 │ │ │ │ - blx 0xffb097a0 │ │ │ │ - @ instruction: 0xff22f268 │ │ │ │ + blx 0xfec097a0 │ │ │ │ + cdp2 2, 14, cr15, cr2, cr8, {3} │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ - eorseq fp, r2, r8, ror #6 │ │ │ │ + eorseq fp, r2, r8, ror #5 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeba41c4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r2, r8, ror #31 │ │ │ │ mcrne 6, 4, r4, cr11, cr12, {4} │ │ │ │ @ instruction: 0xe018f8dd │ │ │ │ mulspl ip, sp, r8 │ │ │ │ @@ -62582,19 +62582,19 @@ │ │ │ │ @ instruction: 0xf44f6cc2 │ │ │ │ vqdmlal.s q10, d14, d0[0] │ │ │ │ stcls 3, cr0, [r8], {240} @ 0xf0 │ │ │ │ movwmi lr, #51779 @ 0xca43 │ │ │ │ ldcne 3, cr4, [r4, #-140] @ 0xffffff74 │ │ │ │ andsvs r6, r3, r4, asr #9 │ │ │ │ andcs lr, r0, r6, asr #13 │ │ │ │ - bicspl pc, r0, r9, asr #12 │ │ │ │ + cmpppl r0, r9, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ andls r4, r0, sl, lsl fp │ │ │ │ rscmi pc, r4, #64, 4 │ │ │ │ - @ instruction: 0xf8b6f1fc │ │ │ │ + @ instruction: 0xf87af1fc │ │ │ │ movwvc pc, #1103 @ 0x44f @ │ │ │ │ vst1.16 {d30}, [pc :256], r6 │ │ │ │ strb r7, [r3, -r0, lsl #6] │ │ │ │ strvc pc, [r0, #-1103] @ 0xfffffbb1 │ │ │ │ vst1.16 {d30-d32}, [pc :256], r5 │ │ │ │ str r7, [ip, -r0, lsl #4] │ │ │ │ strvc pc, [r0, #-1103] @ 0xfffffbb1 │ │ │ │ @@ -62611,28 +62611,28 @@ │ │ │ │ strt r7, [r5], -r0, lsl #7 │ │ │ │ strvc pc, [r0, #1103] @ 0x44f │ │ │ │ vst1.16 {d30-d32}, [pc :64], r7 │ │ │ │ strbt r7, [lr], r0, lsl #5 │ │ │ │ orrvc pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ vst1.16 {d30}, [pc], ip │ │ │ │ ldr r7, [r9, -r0, lsl #7] │ │ │ │ - eorseq fp, r2, r8, lsl #7 │ │ │ │ + eorseq fp, r2, r8, lsl #6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeba4684 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r5, r0, ror #31 │ │ │ │ @ instruction: 0x461a4615 │ │ │ │ blls 0x29eca4 │ │ │ │ @ instruction: 0xf89d9300 │ │ │ │ movwls r3, #4136 @ 0x1028 │ │ │ │ movwls r9, #11019 @ 0x2b0b │ │ │ │ mlascc r0, sp, r8, pc @ │ │ │ │ blls 0x2720b4 │ │ │ │ stc2 7, cr15, [r8, #1020] @ 0x3fc │ │ │ │ - bicsvs pc, r0, #77594624 @ 0x4a00000 │ │ │ │ + cmppvs r0, #77594624 @ p-variant is OBSOLETE @ 0x4a00000 │ │ │ │ teqpeq r2, #192, 4 @ p-variant is OBSOLETE │ │ │ │ andeq pc, r1, #128 @ 0x80 │ │ │ │ ldrmi r4, [r8], #-1050 @ 0xfffffbe6 │ │ │ │ ldrdgt pc, [ip], #-132 @ 0xffffff7c │ │ │ │ @ instruction: 0xf8922301 │ │ │ │ @ instruction: 0xf89023d8 │ │ │ │ @ instruction: 0x032813d8 │ │ │ │ @@ -62681,19 +62681,19 @@ │ │ │ │ eoreq r0, lr, lr, lsr #32 │ │ │ │ eoreq r0, lr, lr, lsr #32 │ │ │ │ addseq r0, r2, lr, lsr #32 │ │ │ │ eoreq r0, lr, r6, ror r0 │ │ │ │ rsbeq r0, r5, lr, lsr #32 │ │ │ │ eorseq r0, r9, r7, asr r0 │ │ │ │ @ instruction: 0xf6492000 │ │ │ │ - vsra.s64 , q0, #64 │ │ │ │ + vorr.i32 , #0 @ 0x00000000 │ │ │ │ blmi 0xfe64da4c │ │ │ │ @ instruction: 0xf6409000 │ │ │ │ @ instruction: 0xf1fb42aa │ │ │ │ - @ instruction: 0x4640fff1 │ │ │ │ + @ instruction: 0x4640ffb5 │ │ │ │ addvs pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ stmib sp, {r2, r9, sl, ip, pc}^ │ │ │ │ vabdl.s8 , d15, d2 │ │ │ │ movwcs r3, #512 @ 0x200 │ │ │ │ stmdbmi r0, {r0, r2, r3, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ @ instruction: 0xf8fef7fc │ │ │ │ ldmdavs sl, {r0, r2, r3, r7, r8, r9, fp, lr} │ │ │ │ @@ -62835,15 +62835,15 @@ │ │ │ │ vmov.i32 d0, #128 @ 0x00000080 │ │ │ │ andeq r0, r0, r0 │ │ │ │ vorr.i32 d0, #0 @ 0x00000000 │ │ │ │ andeq r0, r0, r0 │ │ │ │ vorr d0, d0, d0 │ │ │ │ andeq r0, r0, r0 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ - mlaseq r2, r8, r4, fp │ │ │ │ + eorseq fp, r2, r8, lsl r4 │ │ │ │ strbmi r2, [r0], -r0, lsl #2 │ │ │ │ addvc pc, r8, #1325400064 @ 0x4f000000 │ │ │ │ andcc pc, r0, #-268435444 @ 0xf000000c │ │ │ │ strls r2, [r4, -r0, lsl #6] │ │ │ │ strpl lr, [r2], -sp, asr #19 │ │ │ │ smlabtmi r0, sp, r9, lr │ │ │ │ @ instruction: 0xffd0f7fb │ │ │ │ @@ -63049,26 +63049,26 @@ │ │ │ │ strbteq r0, [r8], #116 @ 0x74 │ │ │ │ @ instruction: 0xf004b292 │ │ │ │ vst3.8 {d0-d2}, [r0], lr │ │ │ │ adcseq r0, r1, r0, lsl #1 │ │ │ │ movwmi r4, #8994 @ 0x2322 │ │ │ │ msreq CPSR_, r1 │ │ │ │ ldrt r4, [r9], sl, lsl #6 │ │ │ │ - @ instruction: 0xf952f268 │ │ │ │ + @ instruction: 0xf912f268 │ │ │ │ vbif d0, d0, d0 │ │ │ │ andeq r0, r0, r0 │ │ │ │ vbic d0, d0, d0 │ │ │ │ andeq r0, r0, r0 │ │ │ │ vorn d0, d0, d0 │ │ │ │ andeq r0, r0, r0 │ │ │ │ vbit d0, d0, d0 │ │ │ │ andeq r0, r0, r0 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ + eorseq fp, r2, r0, lsr #6 │ │ │ │ eorseq fp, r2, r0, lsr #7 │ │ │ │ - eorseq fp, r2, r0, lsr #8 │ │ │ │ ldrbmi r2, [r0, -r0]! │ │ │ │ addeq lr, r1, r0, lsl #22 │ │ │ │ ldrmi fp, [r4], r0, lsl #10 │ │ │ │ @ instruction: 0xf06f4619 │ │ │ │ stclvs 2, cr0, [r3, #28] │ │ │ │ andeq lr, ip, #165888 @ 0x28800 │ │ │ │ orrseq r4, r3, sl, lsl r4 │ │ │ │ @@ -63079,15 +63079,15 @@ │ │ │ │ rsbsmi pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ addseq pc, r7, #134217731 @ 0x8000003 │ │ │ │ eorcc pc, r0, #-536870900 @ 0xe000000c │ │ │ │ rsbmi pc, sl, #130 @ 0x82 │ │ │ │ @ instruction: 0xf85d600a │ │ │ │ andcs lr, r4, #4, 22 @ 0x1000 │ │ │ │ @ instruction: 0xf1114660 │ │ │ │ - svclt 0x0000b85d │ │ │ │ + svclt 0x0000b821 │ │ │ │ ldmdale r9!, {r0, r2, r3, r4, r5, r6, fp, sp} │ │ │ │ ldmdble pc, {r0, r5, r6, fp, sp} @ │ │ │ │ msreq SPSR_x, #160, 2 @ 0x28 │ │ │ │ vhadd.s8 d18, d15, d1 │ │ │ │ @ instruction: 0xf6c011f0 │ │ │ │ blx 0x4dfe4 │ │ │ │ andsmi pc, r9, r3, lsl #6 │ │ │ │ @@ -63139,26 +63139,26 @@ │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ stmvs r3, {r8, sl, fp, ip, sp, pc} │ │ │ │ mvnle r2, r0, lsl #22 │ │ │ │ andeq pc, r8, r8, asr #4 │ │ │ │ smlabtcs r0, sp, r9, lr │ │ │ │ - @ instruction: 0xff32f1ec │ │ │ │ + cdp2 1, 15, cr15, cr6, cr12, {7} │ │ │ │ strmi r9, [r3], -r0, lsl #20 │ │ │ │ tstpmi r0, pc, asr #8 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf8d22000 │ │ │ │ stmib r3, {r2, r3, lr, pc}^ │ │ │ │ stmdbls r1, {r8} │ │ │ │ svceq 0x0000f1bc │ │ │ │ @ instruction: 0xf8ccd01a │ │ │ │ ldrb r3, [r7, r0] │ │ │ │ @ instruction: 0xf1019001 │ │ │ │ tstls r0, r8 │ │ │ │ - @ instruction: 0xff1cf1ec │ │ │ │ + cdp2 1, 14, cr15, cr0, cr12, {7} │ │ │ │ strmi r9, [r3], -r1, lsl #20 │ │ │ │ ldmdbvs r1, {r3, ip, sp} │ │ │ │ stcne 8, cr15, [r8], {64} @ 0x40 │ │ │ │ tstvs r3, r0, lsl #18 │ │ │ │ andlt r6, r3, r9, asr r0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @@ -63260,15 +63260,15 @@ │ │ │ │ svceq 0x0050f8cc │ │ │ │ adclt r6, r2, r4, lsl #29 │ │ │ │ ldmdavs fp, {r2, r5, r7, r8, r9, fp, lr} │ │ │ │ @ instruction: 0xf04f9321 │ │ │ │ stccs 3, cr0, [r0], {-0} │ │ │ │ mrshi pc, (UNDEF: 7) @ │ │ │ │ @ instruction: 0xf64a6cc3 │ │ │ │ - @ instruction: 0xf2c066d0 │ │ │ │ + vmov.i32 q11, #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf6420632 │ │ │ │ vabdl.s8 , d0, d0 │ │ │ │ @ instruction: 0x46052797 │ │ │ │ blhi 0xfe5c952c │ │ │ │ stmdavs r2!, {r5, fp, ip, sp, lr}^ │ │ │ │ b 0x142863c │ │ │ │ tstlt r8, #5373952 @ 0x520000 │ │ │ │ @@ -63298,15 +63298,15 @@ │ │ │ │ addsne r3, sl, r8, lsl #22 │ │ │ │ orrseq pc, r7, #201326593 @ 0xc000001 │ │ │ │ @ instruction: 0xd1db429a │ │ │ │ stmdage ip, {r0, r1, r3, fp, sp, lr} │ │ │ │ tstpeq r7, #-2013265919 @ p-variant is OBSOLETE @ 0x88000001 │ │ │ │ andvs r2, fp, r0, asr r2 │ │ │ │ vrhadd.s16 d18, d6, d0 │ │ │ │ - stmdavs r3!, {r4, r6, r7, r8, r9, fp, sp, lr, pc}^ │ │ │ │ + stmdavs r3!, {r4, r7, r8, r9, fp, sp, lr, pc}^ │ │ │ │ movtne pc, #9155 @ 0x23c3 @ │ │ │ │ vqdmulh.s d2, d0, d4 │ │ │ │ addseq r8, fp, r8, ror r1 │ │ │ │ @ instruction: 0xf8d218f2 │ │ │ │ @ instruction: 0xf8999674 │ │ │ │ bcs 0x115fb0 │ │ │ │ bcs 0x181f68 │ │ │ │ @@ -63327,15 +63327,15 @@ │ │ │ │ @ instruction: 0xf0402a00 │ │ │ │ ldrsb r8, [r3], #6 │ │ │ │ andeq pc, r1, #111 @ 0x6f │ │ │ │ stmdage r2, {r0, r1, r3, fp, sp, lr} │ │ │ │ tstpeq r7, #-2013265919 @ p-variant is OBSOLETE @ 0x88000001 │ │ │ │ andvs r2, fp, r8, lsr #4 │ │ │ │ vrhadd.s16 d18, d6, d0 │ │ │ │ - stmdavs r3!, {r1, r2, r4, r7, r8, r9, fp, sp, lr, pc}^ │ │ │ │ + stmdavs r3!, {r1, r2, r4, r6, r8, r9, fp, sp, lr, pc}^ │ │ │ │ movtne pc, #9155 @ 0x23c3 @ │ │ │ │ vqdmulh.s d2, d0, d4 │ │ │ │ bvs 0xfeaee4e4 │ │ │ │ orreq lr, r3, #6144 @ 0x1800 │ │ │ │ ldrbls pc, [r8, #2259] @ 0x8d3 @ │ │ │ │ bcs 0x68350 │ │ │ │ @ instruction: 0xf899d171 │ │ │ │ @@ -63365,15 +63365,15 @@ │ │ │ │ strtmi r0, [r8], -r8, lsl #17 │ │ │ │ @ instruction: 0xff6ef7fe │ │ │ │ @ instruction: 0xf8d84628 │ │ │ │ @ instruction: 0xf7fd161c │ │ │ │ eorcs pc, r8, #668 @ 0x29c │ │ │ │ stmdage ip, {r8, sp} │ │ │ │ ldrdhi pc, [r4], -r4 │ │ │ │ - bl 0x128a99c │ │ │ │ + bl 0x28a99c │ │ │ │ blcs 0x682d4 │ │ │ │ adchi pc, r5, r0 │ │ │ │ @ instruction: 0xf0402b01 │ │ │ │ tstls r2, #-1073741820 @ 0xc0000004 │ │ │ │ stmdbvs r3!, {r2, r3, r8, fp, sp, pc} │ │ │ │ movwls sl, #51729 @ 0xca11 │ │ │ │ stmdbvs r3!, {r3, r5, r9, sl, lr}^ │ │ │ │ @@ -63408,26 +63408,26 @@ │ │ │ │ tstls r6, r7, lsl #6 │ │ │ │ blvc 0x30970c │ │ │ │ mrc2 7, 3, pc, cr14, cr14, {7} │ │ │ │ mulscc r3, r9, r8 │ │ │ │ addsle r2, r3, r1, lsl #22 │ │ │ │ svceq 0x00fdf013 │ │ │ │ mulcs r0, r6, r0 │ │ │ │ - cmpppl r0, r9, asr #12 @ p-variant is OBSOLETE │ │ │ │ + bicmi pc, r0, r9, asr #12 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ andls r4, r0, sl, lsl #22 │ │ │ │ rscsne pc, r6, #68157440 @ 0x4100000 │ │ │ │ - blx 0x110a8ec │ │ │ │ + blx 0x20a8ec │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ @ instruction: 0xffffffff │ │ │ │ ... │ │ │ │ andeq r0, r0, r2 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ - ldrhteq fp, [r2], -ip │ │ │ │ + eorseq fp, r2, ip, lsr r4 │ │ │ │ stmdbcs r1, {r0, r3, r4, r6, r7, r9, sl, fp, ip} │ │ │ │ addshi pc, fp, r0, lsl #4 │ │ │ │ bcs 0x685b4 │ │ │ │ blcs 0x142654 │ │ │ │ svclt 0x001868a2 │ │ │ │ tstle r0, sl, lsl #6 │ │ │ │ tstls r2, r2, lsl #6 │ │ │ │ @@ -63483,53 +63483,53 @@ │ │ │ │ @ instruction: 0xf642b139 │ │ │ │ vsubl.s8 , d0, d0 │ │ │ │ bvs 0x4d6c6c │ │ │ │ andcs lr, sl, #128, 12 @ 0x8000000 │ │ │ │ @ instruction: 0xf06fe6e2 │ │ │ │ str r0, [r3], r1, lsl #4 │ │ │ │ @ instruction: 0xf6492000 │ │ │ │ - vmla.f d21, d0, d0[0] │ │ │ │ + vmla.f d20, d16, d0[0] │ │ │ │ blmi 0x84e6dc │ │ │ │ @ instruction: 0xf6419000 │ │ │ │ @ instruction: 0xf1fb1289 │ │ │ │ - andcs pc, r0, r9, lsr #19 │ │ │ │ - cmpppl r0, r9, asr #12 @ p-variant is OBSOLETE │ │ │ │ + andcs pc, r0, sp, ror #18 │ │ │ │ + bicmi pc, r0, r9, asr #12 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ andls r4, r0, fp, lsl fp │ │ │ │ rsbcs pc, ip, #68157440 @ 0x4100000 │ │ │ │ - @ instruction: 0xf99ef1fb │ │ │ │ - ldc2l 2, cr15, [r6, #412] @ 0x19c │ │ │ │ + @ instruction: 0xf962f1fb │ │ │ │ + ldc2 2, cr15, [r6, #412] @ 0x19c │ │ │ │ @ instruction: 0xf6492000 │ │ │ │ - vmla.f d21, d0, d0[0] │ │ │ │ + vmla.f d20, d16, d0[0] │ │ │ │ blmi 0x5ce70c │ │ │ │ @ instruction: 0xf6419000 │ │ │ │ @ instruction: 0xf1fb12c1 │ │ │ │ - mulcs r0, r1, r9 │ │ │ │ - cmpppl r0, r9, asr #12 @ p-variant is OBSOLETE │ │ │ │ + andcs pc, r0, r5, asr r9 @ │ │ │ │ + bicmi pc, r0, r9, asr #12 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ andls r4, r0, pc, lsl #22 │ │ │ │ adcscs pc, r1, #68157440 @ 0x4100000 │ │ │ │ - @ instruction: 0xf986f1fb │ │ │ │ + @ instruction: 0xf94af1fb │ │ │ │ @ instruction: 0xf6492000 │ │ │ │ - vmla.f d21, d0, d0[0] │ │ │ │ + vmla.f d20, d16, d0[0] │ │ │ │ blmi 0x34e738 │ │ │ │ @ instruction: 0xf6419000 │ │ │ │ @ instruction: 0xf1fb223e │ │ │ │ - @ instruction: 0xf649f97b │ │ │ │ - vmla.f d21, d0, d0[0] │ │ │ │ + @ instruction: 0xf649f93f │ │ │ │ + vmla.f d20, d16, d0[0] │ │ │ │ @ instruction: 0xf649012d │ │ │ │ - vmla.i d21, d16, d0[7] │ │ │ │ + vmla.i d21, d0, d0[7] │ │ │ │ blmi 0x1ce354 │ │ │ │ addsne pc, r5, #68157440 @ 0x4100000 │ │ │ │ - mrrc2 2, 3, pc, sl, cr2 @ │ │ │ │ - ldrsbteq fp, [r2], -r4 │ │ │ │ - eorseq fp, r2, r8, asr r5 │ │ │ │ - ldrhteq fp, [r2], -ip │ │ │ │ - eorseq fp, r2, ip, lsr #10 │ │ │ │ - eorseq fp, r2, r4, lsl #11 │ │ │ │ + ldc2 2, cr15, [sl], {50} @ 0x32 │ │ │ │ + eorseq fp, r2, r4, asr r4 │ │ │ │ + ldrsbteq fp, [r2], -r8 │ │ │ │ + eorseq fp, r2, ip, lsr r4 │ │ │ │ + eorseq fp, r2, ip, lsr #9 │ │ │ │ + eorseq fp, r2, r4, lsl #10 │ │ │ │ tstlt fp, r3, asr r8 │ │ │ │ strb r6, [fp, #-2130]! @ 0xfffff7ae │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeba54cc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [pc], -r0, ror #31 │ │ │ │ @ instruction: 0xee1d4918 │ │ │ │ @@ -63566,29 +63566,29 @@ │ │ │ │ mlagt r4, sp, r8, pc @ │ │ │ │ @ instruction: 0xf8cd9400 │ │ │ │ stcls 0, cr12, [sl], {4} │ │ │ │ mlagt ip, sp, r8, pc @ │ │ │ │ @ instruction: 0xf8cd9402 │ │ │ │ stcls 0, cr12, [ip], {12} │ │ │ │ mcr2 7, 1, pc, cr8, cr14, {7} @ │ │ │ │ - bicsvs pc, r0, #77594624 @ 0x4a00000 │ │ │ │ + cmppvs r0, #77594624 @ p-variant is OBSOLETE @ 0x4a00000 │ │ │ │ teqpeq r2, #192, 4 @ p-variant is OBSOLETE │ │ │ │ strtmi r4, [r2], -r3, lsl #8 │ │ │ │ @ instruction: 0xf8934628 │ │ │ │ ldrdlt r1, [r5], -r8 │ │ │ │ ldrhtmi lr, [r0], -sp │ │ │ │ svclt 0x0000e79a │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ bl 0xfeba5590 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ssub8mi r0, r1, r0 │ │ │ │ ldmib sp, {r1, r3, r4, r9, sl, lr}^ │ │ │ │ strmi r3, [r5], -r4, lsl #8 │ │ │ │ @ instruction: 0xff4cf7fd │ │ │ │ - bicsvs pc, r0, #77594624 @ 0x4a00000 │ │ │ │ + cmppvs r0, #77594624 @ p-variant is OBSOLETE @ 0x4a00000 │ │ │ │ teqpeq r2, #192, 4 @ p-variant is OBSOLETE │ │ │ │ strmi r4, [r3], #-1570 @ 0xfffff9de │ │ │ │ @ instruction: 0xf8934628 │ │ │ │ pop {r3, r4, r6, r7, r8, r9, ip} │ │ │ │ @ instruction: 0xe77f4038 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeba55c4 │ │ │ │ @@ -63604,15 +63604,15 @@ │ │ │ │ vst2.16 {d20-d23}, [r3 :128], r1 │ │ │ │ vst2.32 {d17-d20}, [r3], r0 │ │ │ │ b 0x108f274 │ │ │ │ cps #3 │ │ │ │ strbvs r0, [r5], #1284 @ 0x504 │ │ │ │ bcc 0x17e020 │ │ │ │ andne pc, r0, ip, asr #17 │ │ │ │ - bicsvs pc, r0, #77594624 @ 0x4a00000 │ │ │ │ + cmppvs r0, #77594624 @ p-variant is OBSOLETE @ 0x4a00000 │ │ │ │ teqpeq r2, #192, 4 @ p-variant is OBSOLETE │ │ │ │ ldrmi r7, [r3], #-2145 @ 0xfffff79f │ │ │ │ bicspl pc, r8, #9633792 @ 0x930000 │ │ │ │ stmdavs r2!, {r0, r3, r5, r8, ip, sp, pc}^ │ │ │ │ andlt r4, r3, r9, lsr #12 │ │ │ │ ldrhtmi lr, [r0], #141 @ 0x8d │ │ │ │ ldmdbmi r8, {r2, r3, r4, r5, r7, sl, sp, lr, pc} │ │ │ │ @@ -63733,15 +63733,15 @@ │ │ │ │ ldmib r0, {r0, r1, r2, r3, r4, r5, r6, r7, r9, fp, ip, sp}^ │ │ │ │ @ instruction: 0xf1044200 │ │ │ │ addsmi r0, r1, #40, 2 │ │ │ │ mulvs r1, r8, pc @ │ │ │ │ teqphi r7, r0, lsl #4 @ p-variant is OBSOLETE │ │ │ │ tstcs r0, r8, lsr #4 │ │ │ │ movwls r4, #13856 @ 0x3620 │ │ │ │ - stmda r4!, {r1, r2, r4, r6, r9, ip, sp, lr, pc}^ │ │ │ │ + stmda r4!, {r1, r2, r4, r6, r9, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf1cb6ee9 │ │ │ │ vhsub.s8 d16, d2, d0 │ │ │ │ vmla.i d21, d16, d0[4] │ │ │ │ blls 0x10e870 │ │ │ │ @ instruction: 0xf104600c │ │ │ │ strbtvs r0, [r9], r4, lsr #2 │ │ │ │ @ instruction: 0xf8c40111 │ │ │ │ @@ -63822,15 +63822,15 @@ │ │ │ │ movwmi lr, #2512 @ 0x9d0 │ │ │ │ eoreq pc, r8, #4, 2 │ │ │ │ svclt 0x0098429a │ │ │ │ vhadd.s8 d6, d0, d2 │ │ │ │ eorcs r8, r8, #141 @ 0x8d │ │ │ │ strtmi r2, [r0], -r0, lsl #2 │ │ │ │ strmi lr, [r6, -r7, asr #20] │ │ │ │ - svc 0x00b2f255 │ │ │ │ + svc 0x0072f255 │ │ │ │ @ instruction: 0xf0476eeb │ │ │ │ vst1.16 {d20}, [r7 :128], r3 │ │ │ │ andsvs r1, ip, r0, lsl #15 │ │ │ │ msreq CPSR_s, #4, 2 │ │ │ │ @ instruction: 0xf88466eb │ │ │ │ @ instruction: 0xf8c49000 │ │ │ │ rscvs r8, r6, r4 │ │ │ │ @@ -63842,19 +63842,19 @@ │ │ │ │ pop {sl, fp} │ │ │ │ @ instruction: 0xf5b28ff0 │ │ │ │ andsle r6, r3, r0, lsl #30 │ │ │ │ svcvs 0x0020f5b2 │ │ │ │ andcs fp, r0, #8, 30 │ │ │ │ svcge 0x0002f43f │ │ │ │ @ instruction: 0xf6492000 │ │ │ │ - vmla.f d21, d0, d0[0] │ │ │ │ + vmla.f d20, d16, d0[0] │ │ │ │ blmi 0xccec78 │ │ │ │ @ instruction: 0xf6419000 │ │ │ │ @ instruction: 0xf1fa02ad │ │ │ │ - stmdacs r4, {r0, r1, r3, r4, r6, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r4, {r0, r1, r2, r3, r4, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ mrcge 4, 7, APSR_nzcv, cr3, cr15, {1} │ │ │ │ strmi r4, [r2], -r3, lsl #5 │ │ │ │ @ instruction: 0x4603bf38 │ │ │ │ b 0x1248398 │ │ │ │ strbtvs r4, [r8], #1542 @ 0x606 │ │ │ │ strbtmi pc, [r3], -r6, asr #32 @ │ │ │ │ strne pc, [r0], r6, asr #8 │ │ │ │ @@ -63894,15 +63894,15 @@ │ │ │ │ @ instruction: 0xf7ff9303 │ │ │ │ blls 0x14d064 │ │ │ │ strb r4, [r1], r4, lsl #12 │ │ │ │ @ instruction: 0xf7ff2128 │ │ │ │ @ instruction: 0x4604f9f5 │ │ │ │ svclt 0x0000e76d │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ - ldrhteq fp, [r2], -ip │ │ │ │ + eorseq fp, r2, ip, lsr r5 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a8f8cc │ │ │ │ ldrmi fp, [r8], pc, lsl #1 │ │ │ │ strcs r4, [r0], #-2862 @ 0xfffff4d2 │ │ │ │ ldrmi r4, [r7], -r9, lsl #13 │ │ │ │ @@ -63946,15 +63946,15 @@ │ │ │ │ stcls 3, cr8, [r7], {240} @ 0xf0 │ │ │ │ stmib sp, {r4, r5, r9, sl, lr}^ │ │ │ │ strbmi r3, [r3], -r2, lsl #4 │ │ │ │ ldrtmi r9, [sl], -r5, lsl #18 │ │ │ │ andgt pc, r4, sp, asr #17 │ │ │ │ @ instruction: 0xf7fc9400 │ │ │ │ strb pc, [r0, pc, lsr #16]! @ │ │ │ │ - blx 0x138b2fc │ │ │ │ + blx 0x38b2fc │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a8f8cc │ │ │ │ @ instruction: 0x461fb090 │ │ │ │ @ instruction: 0x46884b33 │ │ │ │ @@ -64004,15 +64004,15 @@ │ │ │ │ stcls 6, cr4, [r7], {50} @ 0x32 │ │ │ │ stmib sp, {r3, r5, r9, sl, lr}^ │ │ │ │ ldrtmi lr, [fp], -r1, lsl #6 │ │ │ │ @ instruction: 0xf8cd9905 │ │ │ │ strls ip, [r0], #-12 │ │ │ │ mcr2 7, 0, pc, cr10, cr11, {7} @ │ │ │ │ vaba.s32 q15, , │ │ │ │ - svclt 0x0000f9d9 │ │ │ │ + svclt 0x0000f999 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b0f8cc │ │ │ │ ldrmi fp, [r7], -lr, lsl #1 │ │ │ │ blmi 0xc202cc │ │ │ │ @@ -64058,15 +64058,15 @@ │ │ │ │ andls r4, r3, sl, lsr r6 │ │ │ │ stmib sp, {r4, r5, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf04f3c00 │ │ │ │ stmdbls r5, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, ip, sp} │ │ │ │ and pc, r8, sp, asr #17 │ │ │ │ @ instruction: 0xff50f7fb │ │ │ │ vaba.s32 q15, , │ │ │ │ - svclt 0x0000f96d │ │ │ │ + svclt 0x0000f92d │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a0f8cc │ │ │ │ @ instruction: 0x4616b091 │ │ │ │ blmi 0xde03a4 │ │ │ │ @@ -64119,15 +64119,15 @@ │ │ │ │ strtmi r9, [r8], -r7, lsl #24 │ │ │ │ @ instruction: 0xf04f9302 │ │ │ │ stmdbls r5, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, ip, sp} │ │ │ │ and pc, ip, sp, asr #17 │ │ │ │ andls pc, r4, sp, asr #17 │ │ │ │ @ instruction: 0xf7fb9400 │ │ │ │ ldrb pc, [sp, r3, lsr #26] @ │ │ │ │ - @ instruction: 0xf8f2f267 │ │ │ │ + @ instruction: 0xf8b2f267 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ ldrmi fp, [r9], r7, lsl #1 │ │ │ │ @ instruction: 0xf1a14bad │ │ │ │ @@ -64363,15 +64363,15 @@ │ │ │ │ @ instruction: 0x4652b23b │ │ │ │ streq pc, [r1, -r7, asr #32] │ │ │ │ addseq r4, fp, r9, asr #12 │ │ │ │ @ instruction: 0x97104658 │ │ │ │ movwcs r4, #220 @ 0xdc │ │ │ │ ldrls fp, [r1], #-740 @ 0xfffffd1c │ │ │ │ vmax.s32 q15, q3, q13 │ │ │ │ - @ instruction: 0xf89dff0b │ │ │ │ + @ instruction: 0xf89dfecb │ │ │ │ @ instruction: 0x46523010 │ │ │ │ strbmi r9, [r9], -r1, lsl #6 │ │ │ │ ldrbmi r9, [r8], -r3, lsl #22 │ │ │ │ movwcs r9, #4864 @ 0x1300 │ │ │ │ blx 0xfec8cfe2 │ │ │ │ ldmdavs sl, {r0, r1, r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r5, lsl #22 │ │ │ │ @@ -64471,20 +64471,20 @@ │ │ │ │ tstcs lr, sl, lsr #12 │ │ │ │ @ instruction: 0xf7fc4630 │ │ │ │ ldr pc, [fp, sp, asr #21]! │ │ │ │ @ instruction: 0xf7fa9303 │ │ │ │ stmdbvc r5!, {r0, r2, r4, r5, r6, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ ldr r9, [sl, r3, lsl #22]! │ │ │ │ @ instruction: 0xf6492000 │ │ │ │ - vmla.f d21, d0, d0[0] │ │ │ │ + vmla.f d20, d16, d0[0] │ │ │ │ blmi 0x10f64c │ │ │ │ vhadd.s8 d25, d1, d0 │ │ │ │ @ instruction: 0xf1fa3233 │ │ │ │ - svclt 0x0000f9f1 │ │ │ │ - ldrsbteq fp, [r2], -r4 │ │ │ │ + svclt 0x0000f9b5 │ │ │ │ + eorseq fp, r2, r4, asr r5 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeba63b0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r5], r8 │ │ │ │ stmdbvc fp, {r0, r1, r2, r3, r4, r9, sl, lr} │ │ │ │ strmi r4, [ip], -r6, lsl #12 │ │ │ │ stceq 0, cr15, [r7], {3} │ │ │ │ @@ -64519,20 +64519,20 @@ │ │ │ │ orrscs pc, r7, r0, asr #5 │ │ │ │ bl 0xa0a88 │ │ │ │ ldrtmi r0, [r0], -r0, lsl #3 │ │ │ │ strls r6, [r0, -r9, lsl #17] │ │ │ │ strtmi r4, [r1], -sl, lsl #12 │ │ │ │ mrc2 7, 7, pc, cr0, cr15, {7} │ │ │ │ ldrdcs lr, [r0], -r3 │ │ │ │ - cmpppl r0, r9, asr #12 @ p-variant is OBSOLETE │ │ │ │ + bicmi pc, r0, r9, asr #12 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ andls r4, r0, r2, lsl #22 │ │ │ │ rsbscs pc, ip, #268435460 @ 0x10000004 │ │ │ │ - @ instruction: 0xf990f1fa │ │ │ │ - eorseq fp, r2, r0, ror #11 │ │ │ │ + @ instruction: 0xf954f1fa │ │ │ │ + eorseq fp, r2, r0, ror #10 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeba6470 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ mulgt r1, r1, r8 │ │ │ │ svceq 0x0001f1bc │ │ │ │ @ instruction: 0xe018f8dd │ │ │ │ @@ -64573,20 +64573,20 @@ │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ subvc r2, fp, r3, lsl #6 │ │ │ │ movwcs lr, #2036 @ 0x7f4 │ │ │ │ ldrb r7, [r1, fp, asr #32]! │ │ │ │ @ instruction: 0xf6492000 │ │ │ │ - vmla.f d21, d0, d0[0] │ │ │ │ + vmla.f d20, d16, d0[0] │ │ │ │ blmi 0x10f7e4 │ │ │ │ vhadd.s8 d25, d1, d0 │ │ │ │ @ instruction: 0xf1fa224e │ │ │ │ - svclt 0x0000f925 │ │ │ │ - eorseq fp, r2, r0, ror #3 │ │ │ │ + svclt 0x0000f8e9 │ │ │ │ + eorseq fp, r2, r0, ror #2 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b8f8cc │ │ │ │ ldrmi fp, [r7], -r9, lsl #1 │ │ │ │ @ instruction: 0x46844a3e │ │ │ │ @ instruction: 0xf04f483e │ │ │ │ @@ -64620,19 +64620,19 @@ │ │ │ │ ldrmi sp, [lr, #2582] @ 0xa16 │ │ │ │ @ instruction: 0xf10ad1e9 │ │ │ │ @ instruction: 0xf04f0301 │ │ │ │ blcs 0xd1bdc │ │ │ │ stmdbls r3, {r0, r1, r2, r3, r4, r6, r7, r8, ip, lr, pc} │ │ │ │ stmdaeq r1, {r3, r4, r5, r7, r8, ip, sp, lr, pc} │ │ │ │ ldrdcs sp, [r0], -r9 │ │ │ │ - cmpppl r0, r9, asr #12 @ p-variant is OBSOLETE │ │ │ │ + bicmi pc, r0, r9, asr #12 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ andls r4, r0, fp, lsl fp │ │ │ │ andcc pc, r1, #268435460 @ 0x10000004 │ │ │ │ - @ instruction: 0xf8c6f1fa │ │ │ │ + @ instruction: 0xf88af1fa │ │ │ │ ldrtmi r4, [r0], -r2, lsl #12 │ │ │ │ cmplt r2, r6, ror #12 │ │ │ │ @ instruction: 0xf04f4611 │ │ │ │ @ instruction: 0x466033ff │ │ │ │ ldrtmi r9, [sl], -r0, lsl #6 │ │ │ │ @ instruction: 0xf7ff2300 │ │ │ │ @ instruction: 0xf8d5fecb │ │ │ │ @@ -64646,19 +64646,19 @@ │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 56) │ │ │ │ andlt r4, r9, r0, lsr #12 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ vrsqrts.f32 q12, q11, q8 │ │ │ │ - svclt 0x0000fcd5 │ │ │ │ + svclt 0x0000fc95 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ - eorseq fp, r2, ip, ror #11 │ │ │ │ + eorseq fp, r2, ip, ror #10 │ │ │ │ addseq r2, r7, #40, 18 @ 0xa0000 │ │ │ │ - eorseq fp, r2, r8, asr r6 │ │ │ │ + ldrsbteq fp, [r2], -r8 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ b 0x8bb690 │ │ │ │ eorsmi r0, r3, r2, lsl #12 │ │ │ │ addsmi r4, lr, #24117248 @ 0x1700000 │ │ │ │ @@ -64719,41 +64719,41 @@ │ │ │ │ @ instruction: 0xf04fd0d4 │ │ │ │ @ instruction: 0x463a33ff │ │ │ │ movwcs r9, #768 @ 0x300 │ │ │ │ mcr2 7, 1, pc, cr2, cr15, {7} @ │ │ │ │ ldclne 7, cr14, [r3], #-816 @ 0xfffffcd0 │ │ │ │ blcs 0xd8d70 │ │ │ │ @ instruction: 0x4610d1da │ │ │ │ - cmpppl r0, r9, asr #12 @ p-variant is OBSOLETE │ │ │ │ + bicmi pc, r0, r9, asr #12 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ blmi 0x473d7c │ │ │ │ sbcscs pc, r3, #268435460 @ 0x10000004 │ │ │ │ - @ instruction: 0xf800f1fa │ │ │ │ + @ instruction: 0xffc4f1f9 │ │ │ │ vld3.32 @ instruction: 0xf4a5fa95 │ │ │ │ vst3.32 @ instruction: 0xf484fab4 │ │ │ │ adcpl pc, r4, #4, 10 @ 0x1000000 │ │ │ │ bl 0x5bdc4 │ │ │ │ ldmdavs r1, {r1, r7, r9}^ │ │ │ │ adcsle r2, r1, r0, lsl #18 │ │ │ │ ldrbcc pc, [pc, #79]! @ 0x4f5ef @ │ │ │ │ strls r4, [r0, #-1594] @ 0xfffff9c6 │ │ │ │ mcr2 7, 0, pc, cr0, cr15, {7} @ │ │ │ │ vabd.s32 d30, d22, d26 │ │ │ │ - svclt 0x0000fc25 │ │ │ │ - eorseq fp, r2, ip, ror #11 │ │ │ │ + svclt 0x0000fbe5 │ │ │ │ + eorseq fp, r2, ip, ror #10 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ addseq r2, r7, #40, 18 @ 0xa0000 │ │ │ │ - eorseq fp, r2, ip, ror #12 │ │ │ │ + eorseq fp, r2, ip, ror #11 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ bl 0xfeba67c8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmdbvs r4, {r4, r5, r6, r7, r8, r9, sl, fp} │ │ │ │ @ instruction: 0xb12c4605 │ │ │ │ stmdavs r4!, {r5, r9, sl, lr} │ │ │ │ - blx 0x40bd8a │ │ │ │ + blx 0xff50bd88 │ │ │ │ mvnsle r2, r0, lsl #24 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ stmib r5, {r2, r3, r5, r6, r7, sp, lr}^ │ │ │ │ @ instruction: 0x612c0100 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r8, #-0] │ │ │ │ @@ -64763,27 +64763,27 @@ │ │ │ │ svceq 0x00a0f8cc │ │ │ │ strmi fp, [r3], pc, lsl #1 │ │ │ │ ldrmi r4, [r4], -r8, lsl #13 │ │ │ │ @ instruction: 0xf6452100 │ │ │ │ vhsub.s8 q8, q2, q0 │ │ │ │ vmla.i d20, d16, d0[2] │ │ │ │ vqadd.s16 d18, d21, d7 │ │ │ │ - vtst.8 q15, q0, q5 │ │ │ │ + vtst.8 d30, d0, d10 │ │ │ │ vmov.i32 d16, #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf7fa0091 │ │ │ │ ldmmi r8, {r0, r3, r5, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ stc2 7, cr15, [r6], #1000 @ 0x3e8 │ │ │ │ @ instruction: 0xf7fa4897 │ │ │ │ ldmmi r7, {r0, r1, r5, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ stc2 7, cr15, [r0], #1000 @ 0x3e8 │ │ │ │ @ instruction: 0xf7fa4896 │ │ │ │ ldmmi r6, {r0, r2, r3, r4, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ ldc2 7, cr15, [sl], {250} @ 0xfa │ │ │ │ @ instruction: 0xf1132010 │ │ │ │ - @ instruction: 0xf642fe37 │ │ │ │ + @ instruction: 0xf642fdfb │ │ │ │ vsubl.s8 , d0, d0 │ │ │ │ vrshr.u64 d18, d7, #64 │ │ │ │ @ instruction: 0xf64f4340 │ │ │ │ andls r7, r9, #65280 @ 0xff00 │ │ │ │ vmov.i32 d23, #131 @ 0x00000083 │ │ │ │ @ instruction: 0xf8823300 │ │ │ │ vqadd.s8 d19, d21, d4 │ │ │ │ @@ -64924,17 +64924,17 @@ │ │ │ │ ldmib sp, {r8, r9, sp}^ │ │ │ │ ands r8, r3, ip, lsl #8 │ │ │ │ umullseq r0, r1, r4, r0 │ │ │ │ addseq r0, r1, r8, lsl r1 │ │ │ │ umullseq r0, r1, ip, r1 │ │ │ │ addseq r0, r1, r0, lsr #4 │ │ │ │ addseq r0, r1, r4, lsr #5 │ │ │ │ - eorseq fp, r2, ip, ror r6 │ │ │ │ - eorseq ip, r2, ip │ │ │ │ - eorseq fp, r2, ip, ror #11 │ │ │ │ + ldrshteq fp, [r2], -ip │ │ │ │ + eorseq fp, r2, ip, lsl #31 │ │ │ │ + eorseq fp, r2, ip, ror #10 │ │ │ │ andcc r3, r4, r1, lsl #6 │ │ │ │ andle r2, r7, fp, lsl fp │ │ │ │ blx 0x9a98c4 │ │ │ │ ldrbeq pc, [r2, r2, lsl #4] @ │ │ │ │ ldmmi sp, {r1, r2, r4, r5, r6, r7, r8, sl, ip, lr, pc} │ │ │ │ cmnlt fp, sl, lsl r6 │ │ │ │ umullseq r4, sl, fp, r8 │ │ │ │ @@ -64956,23 +64956,23 @@ │ │ │ │ blx 0xd7d0e │ │ │ │ movwcc r6, #4099 @ 0x1003 │ │ │ │ ldmibvs r3!, {r0, r1, r4, r5, r6, r7, r8, sp, lr} │ │ │ │ andvc pc, r6, r0, lsl #10 │ │ │ │ @ instruction: 0x61b33301 │ │ │ │ stmib r7, {r0, r8, r9, sp}^ │ │ │ │ vcgt.s16 d19, d4, d23 │ │ │ │ - @ instruction: 0x4603eed8 │ │ │ │ + @ instruction: 0x4603ee98 │ │ │ │ strbmi r4, [r1], -r2, lsr #12 │ │ │ │ ldmdavs ip, {r3, r4, r6, r9, sl, lr} │ │ │ │ ldrbtmi pc, [pc], #-1028 @ 0x4f934 @ │ │ │ │ streq pc, [r6], #-68 @ 0xffffffbc │ │ │ │ ldmdbvc ip, {r2, r3, r4, sp, lr} │ │ │ │ streq pc, [r2], #-869 @ 0xfffffc9b │ │ │ │ vand d23, d14, d12 │ │ │ │ - vaddhn.i16 d20, q0, q14 │ │ │ │ + vaddhn.i16 d19, q8, q14 │ │ │ │ orrsvs r0, ip, r0, lsr r4 │ │ │ │ @ instruction: 0xf8c71b9b │ │ │ │ blvs 0xd1bbe4 │ │ │ │ movteq pc, #67 @ 0x43 @ │ │ │ │ andlt r6, pc, r3, lsr r3 @ │ │ │ │ svcmi 0x00f0e8bd │ │ │ │ ldmdblt sl!, {r0, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ @@ -65046,19 +65046,19 @@ │ │ │ │ bfi r8, sl, #0, #14 │ │ │ │ vst2.8 {d24-d25}, [r2 :64], sl │ │ │ │ andshi r7, sl, r0, lsl #4 │ │ │ │ ldmdahi sl, {r3, r6, r7, r8, r9, sl, sp, lr, pc} │ │ │ │ addvc pc, r0, #1107296256 @ 0x42000000 │ │ │ │ bfi r8, sl, #0, #4 │ │ │ │ @ instruction: 0xf6492000 │ │ │ │ - vmla.f d21, d0, d0[0] │ │ │ │ + vmla.f d20, d16, d0[0] │ │ │ │ blmi 0xb0ff48 │ │ │ │ @ instruction: 0xf6409000 │ │ │ │ @ instruction: 0xf1f95262 │ │ │ │ - @ instruction: 0x461cfd73 │ │ │ │ + @ instruction: 0x461cfd37 │ │ │ │ str r4, [r1, r3, lsr #12] │ │ │ │ @ instruction: 0xf004789c │ │ │ │ blx 0x50aea │ │ │ │ stmiavc r4!, {r2, sl, sp, pc}^ │ │ │ │ streq pc, [pc], #-4 @ 0x4fab4 │ │ │ │ strge pc, [r4], #-2816 @ 0xfffff500 │ │ │ │ strbteq r7, [pc], -r5, ror #17 │ │ │ │ @@ -65084,22 +65084,22 @@ │ │ │ │ ldrbtcc pc, [pc], pc, asr #32 @ │ │ │ │ strls r4, [r3, #-1571] @ 0xfffff9dd │ │ │ │ @ instruction: 0xf04fe74a │ │ │ │ strcs r3, [r0, #-1791] @ 0xfffff901 │ │ │ │ bl 0x261468 │ │ │ │ strls r0, [r3, #-2310] @ 0xfffff6fa │ │ │ │ andcs lr, r0, r7, lsr r6 │ │ │ │ - cmpppl r0, r9, asr #12 @ p-variant is OBSOLETE │ │ │ │ + bicmi pc, r0, r9, asr #12 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ andls r4, r0, r4, lsl #22 │ │ │ │ adcpl pc, sp, #64, 12 @ 0x4000000 │ │ │ │ - stc2 1, cr15, [r6, #-996]! @ 0xfffffc1c │ │ │ │ + stc2l 1, cr15, [sl], #996 @ 0x3e4 │ │ │ │ addseq r2, r7, #40, 18 @ 0xa0000 │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ - eorseq ip, r2, ip │ │ │ │ + eorseq fp, r2, ip, lsl #31 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeba6d4c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf64b0fe8 │ │ │ │ vsubw.s8 q8, q8, d16 │ │ │ │ umulllt r2, r2, r7, r3 @ │ │ │ │ ldmdavs r9, {r1, r9, sl, lr} │ │ │ │ @@ -65145,17 +65145,17 @@ │ │ │ │ stmib r4, {r5, r8, r9, ip, sp, lr}^ │ │ │ │ ldmib r4, {r1, r2, r3, r8, r9, sp}^ │ │ │ │ eorcs r3, r8, #6 │ │ │ │ @ instruction: 0x61a33301 │ │ │ │ blx 0xd6d1e │ │ │ │ mvnvs r4, r0 │ │ │ │ andvc pc, r6, r0, lsl #10 │ │ │ │ - ldcl 2, cr15, [ip, #-336] @ 0xfffffeb0 │ │ │ │ + ldc 2, cr15, [ip, #-336] @ 0xfffffeb0 │ │ │ │ tstcs r3, r3, lsl #16 │ │ │ │ - andvs pc, r8, #76546048 @ 0x4900000 │ │ │ │ + addpl pc, r8, #76546048 @ 0x4900000 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ cmnpmi pc, #50331648 @ p-variant is OBSOLETE @ 0x3000000 │ │ │ │ movweq pc, #53315 @ 0xd043 @ │ │ │ │ stmdbvc r3, {r0, r1, sp, lr} │ │ │ │ vrhadd.u32 d22, d17, d2 │ │ │ │ tstvc r3, r2, lsl #6 │ │ │ │ mlane r4, r5, r8, pc @ │ │ │ │ @@ -65192,46 +65192,46 @@ │ │ │ │ stcvs 12, cr15, [r0, #740]! @ 0x2e4 │ │ │ │ @ instruction: 0x3612e9d4 │ │ │ │ @ instruction: 0x46311af6 │ │ │ │ @ instruction: 0xf8fcf01d │ │ │ │ strmi r6, [r8], -r1, lsr #25 │ │ │ │ bvs 0xa7c0f4 │ │ │ │ ldrtmi r4, [r2], -r8, lsl #8 │ │ │ │ - @ instruction: 0xffd6f10e │ │ │ │ + @ instruction: 0xff9af10e │ │ │ │ cmppcs r0, #78643200 @ p-variant is OBSOLETE @ 0x4b00000 │ │ │ │ orrscs pc, r7, #192, 4 │ │ │ │ bfieq r6, fp, #16, #12 │ │ │ │ strtmi sp, [r0], -r5, lsl #8 │ │ │ │ pop {r0, r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf7f943f0 │ │ │ │ @ instruction: 0xf114b8cf │ │ │ │ - @ instruction: 0x4605fa79 │ │ │ │ + @ instruction: 0x4605fa3d │ │ │ │ stmdacs r0, {r0, r1, r2, r9, sl, lr} │ │ │ │ strdcs sp, [r1, -r3] │ │ │ │ @ instruction: 0xf6494633 │ │ │ │ - vmov.i32 d22, #0 @ 0x00000000 │ │ │ │ + vrshr.s64 d21, d0, #64 │ │ │ │ vhsub.s32 d16, d5, d29 │ │ │ │ - ldmib r4, {r0, r2, r3, r4, r7, r9, sl, fp, ip, sp, lr, pc}^ │ │ │ │ + ldmib r4, {r0, r2, r3, r4, r6, r9, sl, fp, ip, sp, lr, pc}^ │ │ │ │ bcs 0x5456c │ │ │ │ bne 0x1503e0c │ │ │ │ bne 0xfede15bc │ │ │ │ @ instruction: 0xf7c446b0 │ │ │ │ orrlt pc, r6, r1, ror #21 │ │ │ │ - stmdbvs r8!, {r0, r3, r6, r9, sl, ip, sp, lr, pc} │ │ │ │ + stmibpl r8!, {r0, r3, r6, r9, sl, ip, sp, lr, pc} │ │ │ │ pusheq {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ stclvs 5, cr2, [r6] │ │ │ │ tstcs r1, sl, asr #12 │ │ │ │ ldmdbne r3!, {r3, r4, r5, r9, sl, lr}^ │ │ │ │ strcc r5, [r4, #-2422] @ 0xfffff68a │ │ │ │ vmax.s32 d25, d5, d0 │ │ │ │ - strmi pc, [r8, #3715]! @ 0xe83 │ │ │ │ + strmi pc, [r8, #3651]! @ 0xe43 │ │ │ │ @ instruction: 0x4639d8f3 │ │ │ │ vhadd.s8 d18, d4, d10 │ │ │ │ - ldrtmi pc, [r8], -r9, lsl #25 @ │ │ │ │ - blx 0x138c1a4 │ │ │ │ + ldrtmi pc, [r8], -r9, asr #24 @ │ │ │ │ + blx 0x48c1a4 │ │ │ │ andlt r4, r3, r0, lsr #12 │ │ │ │ mvnsmi lr, #12386304 @ 0xbd0000 │ │ │ │ ldmlt r8, {r0, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ tstcs lr, fp, lsl #4 │ │ │ │ @ instruction: 0xf7fb4620 │ │ │ │ blvs 0x94f0c8 │ │ │ │ movwvs pc, #1091 @ 0x443 @ │ │ │ │ @@ -65249,28 +65249,28 @@ │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeba6fa8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmdbvs r4, {r4, r5, r6, r7, r8, r9, sl, fp} │ │ │ │ @ instruction: 0xb12c4605 │ │ │ │ stmdavs r4!, {r5, r9, sl, lr} │ │ │ │ - @ instruction: 0xff1ef1ea │ │ │ │ + cdp2 1, 14, cr15, cr2, cr10, {7} │ │ │ │ mvnsle r2, r0, lsl #24 │ │ │ │ blvc 0x80b440 │ │ │ │ rscvs r4, ip, r1, lsr #12 │ │ │ │ ldreq pc, [r0], r5, lsl #2 │ │ │ │ @ instruction: 0xf105612c │ │ │ │ stmibvs fp!, {r3, r4, r5, r6, sl} │ │ │ │ sbcvc pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ addseq pc, r4, r5, lsl #2 │ │ │ │ stc 1, cr6, [r5, #940] @ 0x3ac │ │ │ │ vqdmulh.s16 d23, d4, d0 │ │ │ │ - @ instruction: 0xf854ec78 │ │ │ │ + @ instruction: 0xf854ec38 │ │ │ │ tstlt r8, r4, lsl #30 │ │ │ │ - blx 0xffa0c570 │ │ │ │ + blx 0xfeb0c570 │ │ │ │ mvnsle r4, r6, lsr #5 │ │ │ │ movmi pc, #20971520 @ 0x1400000 │ │ │ │ @ instruction: 0xf5056baa │ │ │ │ @ instruction: 0xf50541a4 │ │ │ │ cmnvs sl, #164 @ 0xa4 │ │ │ │ andcs r3, r0, #24 │ │ │ │ cmnvs sl, sl, ror #4 │ │ │ │ @@ -65295,20 +65295,20 @@ │ │ │ │ tstcs r0, sp, lsl #12 │ │ │ │ movwcs lr, #59844 @ 0xe9c4 │ │ │ │ stmibvs r3!, {r3, r5, r9, sp} │ │ │ │ @ instruction: 0x61a33301 │ │ │ │ blx 0xd6f7a │ │ │ │ mvnvs r4, r0 │ │ │ │ andvc pc, r6, r0, lsl #10 │ │ │ │ - stc 2, cr15, [lr], #-336 @ 0xfffffeb0 │ │ │ │ + bl 0xffc0c7c8 │ │ │ │ subhi r2, r2, r0, lsl #4 │ │ │ │ stmdbvc r2, {r0, r1, r8, r9, sp} │ │ │ │ vhadd.u32 d23, d3, d5 │ │ │ │ @ instruction: 0xf6490202 │ │ │ │ - vsubw.s8 q11, q0, d8 │ │ │ │ + vsubw.s8 , q8, d8 │ │ │ │ tstvc r2, sp, lsr #6 │ │ │ │ andcs r6, r1, #-1073741792 @ 0xc0000020 │ │ │ │ blvs 0x928f18 │ │ │ │ tstmi r3, #170 @ 0xaa │ │ │ │ andcs r6, r0, r3, lsr #6 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @@ -65324,15 +65324,15 @@ │ │ │ │ smlabbcs r0, r8, r6, r4 │ │ │ │ stmdane r7!, {r2, r4, r5, r6, r8, fp, ip, lr} │ │ │ │ blx 0xea666 │ │ │ │ movwcc r4, #4099 @ 0x1003 │ │ │ │ stmibvs r3!, {r0, r1, r5, r6, r7, r8, sp, lr} │ │ │ │ andvc pc, r6, r0, lsl #10 │ │ │ │ @ instruction: 0x61a33301 │ │ │ │ - bl 0xffd8c83c │ │ │ │ + bl 0xfed8c83c │ │ │ │ tstcs r2, r2, lsl #18 │ │ │ │ vmax.u32 d20, d1, d3 │ │ │ │ tstvc r2, r2, lsl #4 │ │ │ │ @ instruction: 0xf002793a │ │ │ │ stmdbcs r2, {r0, r1, r2, r8} │ │ │ │ stmdbcs r3, {r0, r2, r3, r4, ip, lr, pc} │ │ │ │ andcs fp, r0, #8, 30 │ │ │ │ @@ -65350,21 +65350,21 @@ │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf04283f0 │ │ │ │ teqvc sl, r0, lsl r2 │ │ │ │ bvs 0x89874c │ │ │ │ eorvs r4, r1, #285212672 @ 0x11000000 │ │ │ │ ldrdcs lr, [r0], -sp │ │ │ │ - cmpppl r0, r9, asr #12 @ p-variant is OBSOLETE │ │ │ │ + bicmi pc, r0, r9, asr #12 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ andls r4, r0, r3, lsl #22 │ │ │ │ andseq pc, r2, #64, 12 @ 0x4000000 │ │ │ │ - blx 0x48c74a │ │ │ │ + blx 0xff58c748 │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ - eorseq ip, r2, r4, lsr #32 │ │ │ │ + eorseq fp, r2, r4, lsr #31 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0088f8cc │ │ │ │ ldrsbls pc, [ip, #-143] @ 0xffffff71 @ │ │ │ │ svchi 0x0070ee1d │ │ │ │ addslt r4, r5, r3, asr fp │ │ │ │ @@ -65375,65 +65375,65 @@ │ │ │ │ tstcs r0, r8 │ │ │ │ stmibvs r3!, {r1, r2, r5, fp, ip}^ │ │ │ │ andmi pc, r3, r2, lsl #22 │ │ │ │ mvnvs r3, r1, lsl #6 │ │ │ │ @ instruction: 0xf50069a3 │ │ │ │ movwcc r7, #4102 @ 0x1006 │ │ │ │ vrhadd.s16 d22, d20, d19 │ │ │ │ - stmdbvc r3, {r4, r7, r8, r9, fp, sp, lr, pc} │ │ │ │ + stmdbvc r3, {r4, r6, r8, r9, fp, sp, lr, pc} │ │ │ │ strmi r2, [r5], -r2, lsl #4 │ │ │ │ movweq pc, #9058 @ 0x2362 @ │ │ │ │ ldmdbvc r3!, {r0, r1, r8, ip, sp, lr} │ │ │ │ andeq pc, r7, #3 │ │ │ │ rsble r2, sp, r2, lsl #20 │ │ │ │ svclt 0x00082a03 │ │ │ │ bleq 0x8c110 │ │ │ │ ldmib r4, {r0, r4, r5, r6, r8, ip, lr, pc}^ │ │ │ │ tstcs r0, r6, lsl #6 │ │ │ │ @ instruction: 0x61a23201 │ │ │ │ blx 0xd8886 │ │ │ │ movwcc r4, #4099 @ 0x1003 │ │ │ │ @ instruction: 0xf50061e3 │ │ │ │ vhadd.s16 d23, d4, d6 │ │ │ │ - @ instruction: 0x4604eb72 │ │ │ │ + @ instruction: 0x4604eb32 │ │ │ │ subcs r2, r0, #2 │ │ │ │ stmdbvc r3!, {r8, sp} │ │ │ │ movweq pc, #9056 @ 0x2360 @ │ │ │ │ @ instruction: 0x7123a803 │ │ │ │ - bl 0x1a0c958 │ │ │ │ + bl 0xa0c958 │ │ │ │ ldrbmi r7, [r2], -fp, lsr #18 │ │ │ │ stmdage r3, {r6, r8, sp} │ │ │ │ strvs lr, [r4, -r5, asr #19] │ │ │ │ biceq pc, r3, #-1409286143 @ 0xac000001 │ │ │ │ bleq 0xff34a958 │ │ │ │ movteq pc, #67 @ 0x43 @ │ │ │ │ movwcs r7, #4395 @ 0x112b │ │ │ │ - @ instruction: 0xf109806b │ │ │ │ - cmppcs r0, r3, lsl r8 @ p-variant is OBSOLETE │ │ │ │ + @ instruction: 0xf108806b │ │ │ │ + ldrdcs pc, [r0, #-247] @ 0xffffff09 │ │ │ │ @ instruction: 0xf649a803 │ │ │ │ - vmlal.s q11, d0, d0[0] │ │ │ │ + vmlal.s , d16, d0[0] │ │ │ │ vst1.8 {d16-d19}, [fp :128]! │ │ │ │ - @ instruction: 0xf1097ba0 │ │ │ │ - stmdage r3, {r0, r1, r2, r3, r4, fp, ip, sp, lr, pc} │ │ │ │ - @ instruction: 0xff50f254 │ │ │ │ + @ instruction: 0xf1087ba0 │ │ │ │ + stmdage r3, {r0, r1, r5, r6, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + @ instruction: 0xff10f254 │ │ │ │ movwcs r6, #4520 @ 0x11a8 │ │ │ │ stmiahi r3!, {r0, r1, r5, r6, pc} │ │ │ │ cmpcs r0, r2, asr r6 │ │ │ │ vld2.8 {d10-d11}, [r3], r3 │ │ │ │ smlsdcc r4, r2, r3, r7 │ │ │ │ bleq 0x14a988 │ │ │ │ cmnvs r7, r6, lsr #2 │ │ │ │ andlt pc, r4, r4, lsr #17 │ │ │ │ - @ instruction: 0xfff4f108 │ │ │ │ + @ instruction: 0xffb8f108 │ │ │ │ stmdage r3, {r6, r8, sp} │ │ │ │ - andcs pc, ip, #1610612740 @ 0x60000004 │ │ │ │ + addne pc, ip, #1610612740 @ 0x60000004 │ │ │ │ eorseq pc, r2, #192, 4 │ │ │ │ - @ instruction: 0xf802f109 │ │ │ │ + @ instruction: 0xffc6f108 │ │ │ │ vadd.i16 d26, d4, d3 │ │ │ │ - @ instruction: 0xf859ff33 │ │ │ │ + @ instruction: 0xf859fef3 │ │ │ │ movvs r3, r8 │ │ │ │ blmi 0x516c28 │ │ │ │ blls 0x52a0f4 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ tstle sp, r0, lsl #6 │ │ │ │ tstcs r0, r5, lsl r0 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ @@ -65441,22 +65441,22 @@ │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ tstpeq r0, #67 @ p-variant is OBSOLETE @ 0x43 │ │ │ │ @ instruction: 0xf04f7133 │ │ │ │ bvs 0x912cb8 │ │ │ │ eorvs r3, r3, #134217728 @ 0x8000000 │ │ │ │ andcs lr, r0, sp, lsl #15 │ │ │ │ - cmpppl r0, r9, asr #12 @ p-variant is OBSOLETE │ │ │ │ + bicmi pc, r0, r9, asr #12 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ andls r4, r0, r4, lsl #22 │ │ │ │ andseq pc, r2, #64, 12 @ 0x4000000 │ │ │ │ - blx 0x170c8b4 │ │ │ │ - cdp2 2, 9, cr15, cr2, cr5, {3} │ │ │ │ + blx 0x80c8b4 │ │ │ │ + cdp2 2, 5, cr15, cr2, cr5, {3} │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ - eorseq ip, r2, r4, lsr #32 │ │ │ │ + eorseq fp, r2, r4, lsr #31 │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ cdp 14, 1, cr4, cr13, cr8, {1} │ │ │ │ @ instruction: 0x46915f70 │ │ │ │ @@ -65464,15 +65464,15 @@ │ │ │ │ smlabbcs r0, r8, r6, r4 │ │ │ │ stmdane r7!, {r2, r4, r5, r6, r8, fp, ip, lr} │ │ │ │ blx 0xea896 │ │ │ │ movwcc r4, #4099 @ 0x1003 │ │ │ │ stmibvs r3!, {r0, r1, r5, r6, r7, r8, sp, lr} │ │ │ │ andvc pc, r6, r0, lsl #10 │ │ │ │ @ instruction: 0x61a33301 │ │ │ │ - b 0xff78ca6c │ │ │ │ + b 0xfe78ca6c │ │ │ │ tstcs r2, r2, lsl #18 │ │ │ │ vmax.u32 d20, d1, d3 │ │ │ │ tstvc r2, r2, lsl #4 │ │ │ │ @ instruction: 0xf002793a │ │ │ │ stmdbcs r2, {r0, r1, r2, r8} │ │ │ │ stmdbcs r3, {r0, r2, r3, r4, ip, lr, pc} │ │ │ │ andcs fp, r0, #8, 30 │ │ │ │ @@ -65490,21 +65490,21 @@ │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf04283f0 │ │ │ │ teqvc sl, r0, lsl r2 │ │ │ │ bvs 0x89897c │ │ │ │ eorvs r4, r1, #285212672 @ 0x11000000 │ │ │ │ ldrdcs lr, [r0], -sp │ │ │ │ - cmpppl r0, r9, asr #12 @ p-variant is OBSOLETE │ │ │ │ + bicmi pc, r0, r9, asr #12 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ andls r4, r0, r3, lsl #22 │ │ │ │ andseq pc, r2, #64, 12 @ 0x4000000 │ │ │ │ - @ instruction: 0xf9f8f1f9 │ │ │ │ + @ instruction: 0xf9bcf1f9 │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ - eorseq ip, r2, r4, lsr #32 │ │ │ │ + eorseq fp, r2, r4, lsr #31 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ @ instruction: 0xee1d4a5d │ │ │ │ addlt r3, r3, r0, ror pc │ │ │ │ stmdblt r9!, {r0, r2, r4, r6, r7, fp, ip, lr}^ │ │ │ │ @@ -65514,25 +65514,25 @@ │ │ │ │ svccs 0x0004f854 │ │ │ │ cmnle r2, r0, lsl #20 │ │ │ │ @ instruction: 0xf5b33320 │ │ │ │ mvnsle r7, r0, lsl #30 │ │ │ │ strmi r4, [r6], -r8, lsl #13 │ │ │ │ vadd.i8 d2, d0, d5 │ │ │ │ @ instruction: 0xf64b8097 │ │ │ │ - vqdmlal.s , d16, d0[2] │ │ │ │ + vqdmlal.s , d0, d0[2] │ │ │ │ bl 0x110eb0 │ │ │ │ stmibvs r8!, {r7, r8, r9}^ │ │ │ │ svcvc 0x0000f5b0 │ │ │ │ @ instruction: 0xf1006f9f │ │ │ │ mvnvs r0, r1, lsl #6 │ │ │ │ addhi pc, r1, r0, lsl #5 │ │ │ │ tstcs r0, r8, lsr #4 │ │ │ │ andpl pc, r0, r2, lsl #22 │ │ │ │ andvc pc, r6, r0, lsl #10 │ │ │ │ - b 0x198cb5c │ │ │ │ + b 0x98cb5c │ │ │ │ strmi r7, [r4], -r3, lsl #18 │ │ │ │ @ instruction: 0xf0632f01 │ │ │ │ addvc r0, r6, pc, ror r3 │ │ │ │ movweq pc, #9064 @ 0x2368 @ │ │ │ │ eorsle r7, ip, r3, lsl #2 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ stcle 0, cr7, [sp, #-780]! @ 0xfffffcf4 │ │ │ │ @@ -65541,15 +65541,15 @@ │ │ │ │ stmdaeq r1, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ mcrrne 9, 14, r6, r3, cr8 @ │ │ │ │ svcvc 0x0000f5b0 │ │ │ │ ble 0x17e89ec │ │ │ │ tstcs r0, r8, lsr #4 │ │ │ │ andpl pc, r0, r2, lsl #22 │ │ │ │ andvc pc, r6, r0, lsl #10 │ │ │ │ - b 0x110cba0 │ │ │ │ + b 0x10cba0 │ │ │ │ movweq pc, #12296 @ 0x3008 @ │ │ │ │ @ instruction: 0xf1088882 │ │ │ │ b 0x1292260 │ │ │ │ strbmi r2, [r7, #-771] @ 0xfffffcfd │ │ │ │ cmnpeq r8, #35 @ p-variant is OBSOLETE @ 0x23 │ │ │ │ rsbvc pc, r1, #570425344 @ 0x22000000 │ │ │ │ andeq pc, r3, #34 @ 0x22 │ │ │ │ @@ -65588,23 +65588,23 @@ │ │ │ │ andlt r3, r3, ip, lsl r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ @ instruction: 0xf50583f0 │ │ │ │ @ instruction: 0xf06f40ad │ │ │ │ eorscc r0, r8, r1, lsl #2 │ │ │ │ - blx 0xff40cca2 │ │ │ │ + blx 0xfe40cca2 │ │ │ │ @ instruction: 0xf6492000 │ │ │ │ - vmla.f d21, d0, d0[0] │ │ │ │ + vmla.f d20, d16, d0[0] │ │ │ │ blmi 0x1507cc │ │ │ │ @ instruction: 0xf6409000 │ │ │ │ @ instruction: 0xf1f90271 │ │ │ │ - svclt 0x0000f931 │ │ │ │ + svclt 0x0000f8f5 │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ - eorseq ip, r2, r8, asr r0 │ │ │ │ + ldrsbteq fp, [r2], -r8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeba7534 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdcs r0, [r1, -r8] │ │ │ │ @ instruction: 0xf7ff2000 │ │ │ │ bmi 0x20fff8 │ │ │ │ svccc 0x0070ee1d │ │ │ │ @@ -65761,20 +65761,20 @@ │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ andcs fp, r0, r0, lsl #26 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ @ instruction: 0xf6492000 │ │ │ │ - vmla.f d21, d0, d0[0] │ │ │ │ + vmla.f d20, d16, d0[0] │ │ │ │ blmi 0x110a78 │ │ │ │ @ instruction: 0xf6409000 │ │ │ │ @ instruction: 0xf1f802e7 │ │ │ │ - svclt 0x0000ffdb │ │ │ │ - eorseq ip, r2, r0, ror r0 │ │ │ │ + svclt 0x0000ff9f │ │ │ │ + ldrshteq fp, [r2], -r0 │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a0f8cc │ │ │ │ strcs fp, [r0, #-143] @ 0xffffff71 │ │ │ │ ldrmi r4, [r4], -r9, lsl #13 │ │ │ │ @@ -65849,19 +65849,19 @@ │ │ │ │ stmdbcs r1, {r0, r2, r8, fp, ip, sp} │ │ │ │ ldrtmi sp, [r9], -r9, lsl #16 │ │ │ │ @ instruction: 0xe7e06035 │ │ │ │ orrvs r2, r4, r1, lsl #2 │ │ │ │ smlatbcs r0, r4, r7, lr │ │ │ │ stmdbcs r0, {r1, r5, r7, r8, r9, sl, sp, lr, pc} │ │ │ │ strdcs sp, [r0], -r5 │ │ │ │ - cmpppl r0, r9, asr #12 @ p-variant is OBSOLETE │ │ │ │ + bicmi pc, r0, r9, asr #12 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ andls r4, r0, r1, asr #22 │ │ │ │ addcs pc, r5, #64, 12 @ 0x4000000 │ │ │ │ - @ instruction: 0xff2af1f8 │ │ │ │ + mcr2 1, 7, pc, cr14, cr8, {7} @ │ │ │ │ @ instruction: 0xf84af00c │ │ │ │ @ instruction: 0xf8dde7bf │ │ │ │ @ instruction: 0x46d98014 │ │ │ │ bl 0x264028 │ │ │ │ cdp 1, 1, cr0, cr13, cr1, {4} │ │ │ │ blls 0x15c508 │ │ │ │ ldmpl r3!, {r0, r1, r3, r7, r8, sp, lr} │ │ │ │ @@ -65892,40 +65892,40 @@ │ │ │ │ andlt sp, pc, r7, lsr r1 @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ andeq pc, r8, r1, lsl #2 │ │ │ │ - @ instruction: 0xf946f1fb │ │ │ │ + @ instruction: 0xf90af1fb │ │ │ │ @ instruction: 0xf43f2800 │ │ │ │ strbmi sl, [r8], -r5, lsr #30 │ │ │ │ blx 0xff58e7be │ │ │ │ andeq pc, r8, r9, lsl #2 │ │ │ │ @ instruction: 0xf1fb2101 │ │ │ │ - @ instruction: 0xe71bfa37 │ │ │ │ + @ instruction: 0xe71bf9fb │ │ │ │ andne pc, r8, r8, asr #17 │ │ │ │ andscc pc, ip, #13828096 @ 0xd30000 │ │ │ │ andcc pc, ip, r8, asr #17 │ │ │ │ andhi pc, r0, r3, asr #17 │ │ │ │ movweq pc, #33032 @ 0x8108 @ │ │ │ │ @ instruction: 0xf50158b1 │ │ │ │ @ instruction: 0xf8c141a0 │ │ │ │ @ instruction: 0xe7bd321c │ │ │ │ ldr r4, [r9, r2, ror #13] │ │ │ │ @ instruction: 0xf6492000 │ │ │ │ - vmla.f d21, d0, d0[0] │ │ │ │ + vmla.f d20, d16, d0[0] │ │ │ │ blmi 0x1d0cc8 │ │ │ │ @ instruction: 0xf6409000 │ │ │ │ @ instruction: 0xf1f82265 │ │ │ │ - @ instruction: 0xf265feb3 │ │ │ │ - svclt 0x0000faeb │ │ │ │ + @ instruction: 0xf265fe77 │ │ │ │ + svclt 0x0000faab │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ - eorseq ip, r2, r8, lsl #1 │ │ │ │ + eorseq ip, r2, r8 │ │ │ │ vnmls.f32 s8, s26, s13 │ │ │ │ ldmpl r1, {r4, r5, r6, r8, r9, sl, fp, ip, sp}^ │ │ │ │ @ instruction: 0x0c00eb01 │ │ │ │ mulcc r4, ip, r8 │ │ │ │ andeq pc, r7, #3 │ │ │ │ eorle r2, r7, r1, lsl #20 │ │ │ │ eorle r2, r5, r4, lsl #20 │ │ │ │ @@ -65952,21 +65952,21 @@ │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ strlt r4, [r0, #-1904] @ 0xfffff890 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00f0f8cc │ │ │ │ andcs fp, r0, r3, lsl #1 │ │ │ │ - cmpppl r0, r9, asr #12 @ p-variant is OBSOLETE │ │ │ │ + bicmi pc, r0, r9, asr #12 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ @ instruction: 0xf6404b03 │ │ │ │ andls r0, r0, r7, ror #5 │ │ │ │ - mrc2 1, 2, pc, cr12, cr8, {7} │ │ │ │ + mcr2 1, 1, pc, cr0, cr8, {7} @ │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ - eorseq ip, r2, r0, ror r0 │ │ │ │ + ldrshteq fp, [r2], -r0 │ │ │ │ vnmls.f32 s8, s26, s13 │ │ │ │ ldmpl r1, {r4, r5, r6, r8, r9, sl, fp, ip, sp}^ │ │ │ │ @ instruction: 0x0c00eb01 │ │ │ │ mulcc r4, ip, r8 │ │ │ │ andeq pc, r7, #3 │ │ │ │ eorle r2, r7, r1, lsl #20 │ │ │ │ eorle r2, r5, r4, lsl #20 │ │ │ │ @@ -65993,21 +65993,21 @@ │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ strlt r4, [r0, #-1904] @ 0xfffff890 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00f0f8cc │ │ │ │ andcs fp, r0, r3, lsl #1 │ │ │ │ - cmpppl r0, r9, asr #12 @ p-variant is OBSOLETE │ │ │ │ + bicmi pc, r0, r9, asr #12 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ @ instruction: 0xf6404b03 │ │ │ │ andls r0, r0, r7, ror #5 │ │ │ │ - mcr2 1, 0, pc, cr10, cr8, {7} @ │ │ │ │ + stc2l 1, cr15, [lr, #992] @ 0x3e0 │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ - eorseq ip, r2, r0, ror r0 │ │ │ │ + ldrshteq fp, [r2], -r0 │ │ │ │ vnmls.f32 s8, s26, s13 │ │ │ │ ldmpl r1, {r4, r5, r6, r8, r9, sl, fp, ip, sp}^ │ │ │ │ @ instruction: 0x0c00eb01 │ │ │ │ mulcc r4, ip, r8 │ │ │ │ andeq pc, r7, #3 │ │ │ │ eorle r2, r7, r1, lsl #20 │ │ │ │ eorle r2, r5, r4, lsl #20 │ │ │ │ @@ -66034,21 +66034,21 @@ │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ strlt r4, [r0, #-1904] @ 0xfffff890 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00f0f8cc │ │ │ │ andcs fp, r0, r3, lsl #1 │ │ │ │ - cmpppl r0, r9, asr #12 @ p-variant is OBSOLETE │ │ │ │ + bicmi pc, r0, r9, asr #12 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ @ instruction: 0xf6404b03 │ │ │ │ andls r0, r0, r7, ror #5 │ │ │ │ - ldc2 1, cr15, [r8, #992]! @ 0x3e0 │ │ │ │ + ldc2l 1, cr15, [ip, #-992]! @ 0xfffffc20 │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ - eorseq ip, r2, r0, ror r0 │ │ │ │ + ldrshteq fp, [r2], -r0 │ │ │ │ vnmls.f32 s8, s26, s13 │ │ │ │ ldmpl r1, {r4, r5, r6, r8, r9, sl, fp, ip, sp}^ │ │ │ │ @ instruction: 0x0c00eb01 │ │ │ │ mulcc r4, ip, r8 │ │ │ │ andeq pc, r7, #3 │ │ │ │ eorle r2, r7, r1, lsl #20 │ │ │ │ eorle r2, r5, r4, lsl #20 │ │ │ │ @@ -66075,21 +66075,21 @@ │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ strlt r4, [r0, #-1904] @ 0xfffff890 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00f0f8cc │ │ │ │ andcs fp, r0, r3, lsl #1 │ │ │ │ - cmpppl r0, r9, asr #12 @ p-variant is OBSOLETE │ │ │ │ + bicmi pc, r0, r9, asr #12 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ @ instruction: 0xf6404b03 │ │ │ │ andls r0, r0, r7, ror #5 │ │ │ │ - stc2l 1, cr15, [r6, #-992]! @ 0xfffffc20 │ │ │ │ + stc2 1, cr15, [sl, #-992]! @ 0xfffffc20 │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ - eorseq ip, r2, r0, ror r0 │ │ │ │ + ldrshteq fp, [r2], -r0 │ │ │ │ vnmls.f32 s8, s26, s13 │ │ │ │ ldmpl r1, {r4, r5, r6, r8, r9, sl, fp, ip, sp}^ │ │ │ │ @ instruction: 0x0c00eb01 │ │ │ │ mulcc r4, ip, r8 │ │ │ │ andeq pc, r7, #3 │ │ │ │ eorle r2, r7, r1, lsl #20 │ │ │ │ eorle r2, r5, r4, lsl #20 │ │ │ │ @@ -66116,83 +66116,83 @@ │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ strlt r4, [r0, #-1904] @ 0xfffff890 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00f0f8cc │ │ │ │ andcs fp, r0, r3, lsl #1 │ │ │ │ - cmpppl r0, r9, asr #12 @ p-variant is OBSOLETE │ │ │ │ + bicmi pc, r0, r9, asr #12 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ @ instruction: 0xf6404b03 │ │ │ │ andls r0, r0, r7, ror #5 │ │ │ │ - ldc2 1, cr15, [r4, #-992] @ 0xfffffc20 │ │ │ │ + ldc2l 1, cr15, [r8], {248} @ 0xf8 │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ - eorseq ip, r2, r0, ror r0 │ │ │ │ + ldrshteq fp, [r2], -r0 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeba7d6c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ mcrrmi 15, 14, r0, fp, cr0 │ │ │ │ svcne 0x0070ee1d │ │ │ │ strmi fp, [r5], -r4, lsl #1 │ │ │ │ stmib sp, {r2, r5, r6, fp, ip, lr}^ │ │ │ │ bl 0x15978c │ │ │ │ svcvs 0x00de0380 │ │ │ │ stmdbge r2, {r1, r2, r3, r4, r5, r6, r8, ip, sp, pc} │ │ │ │ @ instruction: 0xf1de4630 │ │ │ │ - strmi pc, [r3], -r1, lsr #31 │ │ │ │ + strmi pc, [r3], -r5, ror #30 │ │ │ │ @ instruction: 0x4618b1f0 │ │ │ │ tstcs r0, r4 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0xf640bd70 │ │ │ │ - vbic.i32 , #1 @ 0x00000001 │ │ │ │ + vsra.s64 q9, , #64 │ │ │ │ @ instruction: 0xf6400123 │ │ │ │ - vaddl.s8 , d16, d9 │ │ │ │ + vmov.i32 d19, #1 @ 0x00000001 │ │ │ │ movwls r0, #4131 @ 0x1023 │ │ │ │ - ldc2l 1, cr15, [lr, #888] @ 0x378 │ │ │ │ + stc2 1, cr15, [r2, #888]! @ 0x378 │ │ │ │ strmi r9, [r6], -r1, lsl #22 │ │ │ │ ldrbvs sl, [r8, r2, lsl #18] │ │ │ │ @ instruction: 0xf1de4630 │ │ │ │ - strmi pc, [r3], -r3, lsl #31 │ │ │ │ + strmi pc, [r3], -r7, asr #30 │ │ │ │ mvnle r2, r0, lsl #16 │ │ │ │ mcrrne 9, 14, r6, r2, cr0 @ │ │ │ │ svcvc 0x0000f5b0 │ │ │ │ ble 0x1669368 │ │ │ │ ldrmi r2, [r9], -r8, lsr #4 │ │ │ │ andmi pc, r0, r2, lsl #22 │ │ │ │ andvc pc, r6, r0, lsl #10 │ │ │ │ - ldcl 2, cr15, [r2, #-332]! @ 0xfffffeb4 │ │ │ │ + ldc 2, cr15, [r2, #-332]! @ 0xfffffeb4 │ │ │ │ strmi r2, [r3], -r1, lsl #26 │ │ │ │ eoreq pc, r8, #79 @ 0x4f │ │ │ │ stmdbvc r1, {r1, r5, ip, lr, pc} │ │ │ │ @ instruction: 0xf04fb2ea │ │ │ │ vhadd.u32 d16, d2, d0 │ │ │ │ @ instruction: 0xf0010007 │ │ │ │ @ instruction: 0xf0610178 │ │ │ │ tstvc r9, fp, ror r1 │ │ │ │ vmin.u32 d20, d2, d9 │ │ │ │ subshi r2, r8, pc │ │ │ │ strmi lr, [r2, #-2525] @ 0xfffff623 │ │ │ │ strmi lr, [r2, #-2529] @ 0xfffff61f │ │ │ │ @ instruction: 0x4630461a │ │ │ │ @ instruction: 0xf1df9301 │ │ │ │ - blls 0xced50 │ │ │ │ + blls 0xcec60 │ │ │ │ andlt r4, r4, r8, lsl r6 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ mcrrne 9, 14, r6, r8, cr1 @ │ │ │ │ svcvc 0x0000f5b1 │ │ │ │ ble 0x8e93cc │ │ │ │ strmi pc, [r1], #-2818 @ 0xfffff4fe │ │ │ │ movwls r2, #4352 @ 0x1100 │ │ │ │ andvc pc, r6, r4, lsl #10 │ │ │ │ - ldc 2, cr15, [ip, #-332]! @ 0xfffffeb4 │ │ │ │ + ldcl 2, cr15, [ip], #332 @ 0x14c │ │ │ │ @ instruction: 0xf1039b01 │ │ │ │ ldmdbvc sl, {r3, r8} │ │ │ │ @ instruction: 0xf002805d │ │ │ │ @ instruction: 0xf0620278 │ │ │ │ tstvc sl, fp, ror r2 │ │ │ │ stmhi r2, {r0, r2, r6, pc} │ │ │ │ rsbvc pc, r1, #570425344 @ 0x22000000 │ │ │ │ @@ -66201,15 +66201,15 @@ │ │ │ │ ldmib sp, {r1, r7, pc}^ │ │ │ │ stmib r3, {r1, r9}^ │ │ │ │ tstvs sl, #536870912 @ 0x20000000 │ │ │ │ cmpvs sl, #55050240 @ 0x3480000 │ │ │ │ @ instruction: 0xf504e7c6 │ │ │ │ @ instruction: 0xf06f40ad │ │ │ │ eorscc r0, r8, r1, lsl #2 │ │ │ │ - @ instruction: 0xff04f264 │ │ │ │ + cdp2 2, 12, cr15, cr4, cr4, {3} │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeba7eac │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46020ff8 │ │ │ │ ldrbne r2, [r3, r0] │ │ │ │ @ instruction: 0xff54f7ff │ │ │ │ @@ -66418,23 +66418,23 @@ │ │ │ │ andge pc, r8, sp, asr #17 │ │ │ │ smlsdls r1, r8, r4, r4 │ │ │ │ addcs r9, r0, r0 │ │ │ │ blx 0xffe0d05c │ │ │ │ ldrbmi r5, [r8], #-2344 @ 0xfffff6d8 │ │ │ │ blx 0xfe80eff8 │ │ │ │ andcs lr, r0, r3, lsr r7 │ │ │ │ - bicspl pc, r0, r9, asr #12 │ │ │ │ + cmpppl r0, r9, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ andls r4, r0, r5, lsl #22 │ │ │ │ eorpl pc, r8, #64, 12 @ 0x4000000 │ │ │ │ - blx 0xfee8d7f4 │ │ │ │ - cdp2 2, 15, cr15, cr0, cr4, {3} │ │ │ │ + blx 0x1f8d7f4 │ │ │ │ + cdp2 2, 11, cr15, cr0, cr4, {3} │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ - mlaseq r2, r8, r0, ip │ │ │ │ + eorseq ip, r2, r8, lsl r0 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeba822c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stcmi 15, cr0, [sp, #-960] @ 0xfffffc40 │ │ │ │ svcmi 0x0070ee1d │ │ │ │ strmi r4, [r8], -r4, lsl #13 │ │ │ │ strbtmi r5, [r1], #-2345 @ 0xfffff6d7 │ │ │ │ @@ -66467,15 +66467,15 @@ │ │ │ │ @ instruction: 0xf642003a │ │ │ │ vaddw.s8 , q0, d0 │ │ │ │ stmdacs ip, {r0, r1, r2, r4, r7, r8, sp}^ │ │ │ │ umullsne pc, r4, r1, r8 @ │ │ │ │ ldmdacs r0, {r0, r1, r3, r5, r6, r7, r8, fp, ip, lr, pc}^ │ │ │ │ sbchi pc, r3, r0, lsl #4 │ │ │ │ @ instruction: 0xf64ab169 │ │ │ │ - vsra.s64 q11, q0, #64 │ │ │ │ + vorr.i32 q11, #0 @ 0x00000000 │ │ │ │ bl 0x91594 │ │ │ │ @ instruction: 0xf8d10180 │ │ │ │ stmdavs r8, {r2, r4, r6, r7, ip} │ │ │ │ @ instruction: 0xf0001c84 │ │ │ │ stmdacs r0, {r1, r2, r5, r6, r7, pc} │ │ │ │ tstcs r0, fp, lsl sl │ │ │ │ andlt r4, r2, r8, lsl #12 │ │ │ │ @@ -66559,19 +66559,19 @@ │ │ │ │ andsmi r4, r3, r2, lsl #1 │ │ │ │ @ instruction: 0xf47f2b00 │ │ │ │ cmncs r8, #376 @ 0x178 │ │ │ │ movweq pc, #25280 @ 0x62c0 @ │ │ │ │ blcs 0x61278 │ │ │ │ svcge 0x0073f47f │ │ │ │ @ instruction: 0xf6492000 │ │ │ │ - vmla.f d21, d0, d0[0] │ │ │ │ + vmla.f d20, d16, d0[0] │ │ │ │ blmi 0x8916f0 │ │ │ │ @ instruction: 0xf6409000 │ │ │ │ @ instruction: 0xf1f82227 │ │ │ │ - stmdacs sl!, {r0, r1, r2, r3, r4, r7, r8, fp, ip, sp, lr, pc}^ │ │ │ │ + stmdacs sl!, {r0, r1, r5, r6, r8, fp, ip, sp, lr, pc}^ │ │ │ │ stmdacc fp!, {r0, r1, r4, r5, r8, fp, ip, lr, pc}^ │ │ │ │ @ instruction: 0xf63f2814 │ │ │ │ andcs sl, r1, #392 @ 0x188 │ │ │ │ orrvc pc, r7, #82837504 @ 0x4f00000 │ │ │ │ movweq pc, #37568 @ 0x92c0 @ │ │ │ │ andsmi r4, r3, r2, lsl #1 │ │ │ │ @ instruction: 0xf47f2b00 │ │ │ │ @@ -66594,15 +66594,15 @@ │ │ │ │ stmdavs r9, {r0, r1, r3, r4, r8, r9, sl, sp, lr, pc}^ │ │ │ │ @ instruction: 0x460c4618 │ │ │ │ @ instruction: 0x47a04611 │ │ │ │ ldmdacs r2, {r0, r1, r4, r8, r9, sl, sp, lr, pc}^ │ │ │ │ svcge 0x0030f63f │ │ │ │ @ instruction: 0xf47f2900 │ │ │ │ str sl, [lr, -r2, lsl #30] │ │ │ │ - eorseq ip, r2, ip, lsr #1 │ │ │ │ + eorseq ip, r2, ip, lsr #32 │ │ │ │ ldrbmi r2, [r0, -r1]! │ │ │ │ @ instruction: 0xf7ff2300 │ │ │ │ svclt 0x0000b985 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfeba84d8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ @@ -66629,15 +66629,15 @@ │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r4, r9, lsl #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ vmls.f32 d27, d4, d0 │ │ │ │ - svclt 0x0000fd55 │ │ │ │ + svclt 0x0000fd15 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeba855c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r4, r8, ror #31 │ │ │ │ ldrdgt pc, [r4], #-143 @ 0xffffff71 │ │ │ │ stcls 3, cr9, [r7], {-0} │ │ │ │ @@ -66652,15 +66652,15 @@ │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r4, r9, lsl #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ vmls.f32 d27, d4, d0 │ │ │ │ - svclt 0x0000fd27 │ │ │ │ + svclt 0x0000fce7 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeba85b8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r6, r0, ror #31 │ │ │ │ ldrdgt pc, [r8], #-143 @ 0xffffff71 │ │ │ │ blls 0x275fc8 │ │ │ │ @@ -66676,15 +66676,15 @@ │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r6, r9, lsl #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ vmls.f32 d27, d4, d0 │ │ │ │ - svclt 0x0000fcf7 │ │ │ │ + svclt 0x0000fcb7 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeba8618 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r6, r0, ror #31 │ │ │ │ ldrdgt pc, [ip], #-143 @ 0xffffff71 │ │ │ │ blls 0x276028 │ │ │ │ @@ -66701,15 +66701,15 @@ │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r6, r9, lsl #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ vmls.f32 d27, d4, d0 │ │ │ │ - svclt 0x0000fcc5 │ │ │ │ + svclt 0x0000fc85 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeba867c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r8], r8 │ │ │ │ ldrsbgt pc, [r0], #-143 @ 0xffffff71 @ │ │ │ │ blls 0x2f608c │ │ │ │ @@ -66727,15 +66727,15 @@ │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r8, r9, lsl #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ vmls.f32 d27, d4, d0 │ │ │ │ - svclt 0x0000fc91 │ │ │ │ + svclt 0x0000fc51 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeba86e4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r8], r8 │ │ │ │ ldrsbgt pc, [r4], #-143 @ 0xffffff71 @ │ │ │ │ blls 0x2f60f4 │ │ │ │ @@ -66754,99 +66754,99 @@ │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r8, r9, lsl #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ vmls.f32 d27, d4, d0 │ │ │ │ - svclt 0x0000fc5b │ │ │ │ + svclt 0x0000fc1b │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0020f8cc │ │ │ │ blmi 0xfe7fd818 │ │ │ │ strmi r4, [lr], -r4, lsl #12 │ │ │ │ tstcs r0, sp, lsl #16 │ │ │ │ addcs r9, r0, #-1610612736 @ 0xa0000000 │ │ │ │ @ instruction: 0x932d681b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ - ldm r0!, {r0, r1, r4, r6, r9, ip, sp, lr, pc} │ │ │ │ + ldmda r0!, {r0, r1, r4, r6, r9, ip, sp, lr, pc}^ │ │ │ │ movmi pc, #4, 10 @ 0x1000000 │ │ │ │ andscc pc, r8, #13828096 @ 0xd30000 │ │ │ │ blcs 0x76190 │ │ │ │ rscshi pc, r7, r0 │ │ │ │ - beq 0xfee8dea4 │ │ │ │ + beq 0xe8dea4 │ │ │ │ beq 0xc0e08c │ │ │ │ vmax.s8 d20, d28, d16 │ │ │ │ - vqdmlal.s , d0, d0[4] │ │ │ │ + vqdmlal.s q11, d16, d0[4] │ │ │ │ movwls r0, #37682 @ 0x9332 │ │ │ │ @ instruction: 0xf8939b04 │ │ │ │ @ instruction: 0xf1bbb000 │ │ │ │ @ instruction: 0xf0000f49 │ │ │ │ @ instruction: 0xf1bb82af │ │ │ │ @ instruction: 0xf0000f02 │ │ │ │ movwcs r8, #49871 @ 0xc2cf │ │ │ │ blx 0x1379da │ │ │ │ stmiane sl, {r0, r1, r3, r8, r9, ip, sp, lr, pc}^ │ │ │ │ ldmdbhi r2, {r0, r1, r3, r6, r7, fp, ip, lr} │ │ │ │ @ instruction: 0xf14006d0 │ │ │ │ bls 0x171970 │ │ │ │ tstcs r1, r4 │ │ │ │ @ instruction: 0xf6497894 │ │ │ │ - vrshr.s64 d22, d0, #64 │ │ │ │ + vmov.i32 d22, #0 @ 0x00000000 │ │ │ │ stccs 2, cr0, [r2], {45} @ 0x2d │ │ │ │ stccc 15, cr11, [r2], {136} @ 0x88 │ │ │ │ andlt r4, r0, #160 @ 0xa0 │ │ │ │ andls r0, r0, r0, asr #1 │ │ │ │ vmin.s32 d20, d4, d16 │ │ │ │ - b 0x88feac │ │ │ │ + b 0x88fdac │ │ │ │ bls 0x2aed6c │ │ │ │ blx 0x11a222 │ │ │ │ ldmdbvc r9, {r0, r1, r3, r8, r9, sp} │ │ │ │ ldmibvc fp, {r1, r3, r4, r6, r8, fp, ip, sp, lr} │ │ │ │ movwls r9, #33029 @ 0x8105 │ │ │ │ @ instruction: 0xf0002900 │ │ │ │ blls 0x172000 │ │ │ │ - stmibmi r0, {r3, r6, r9, ip, sp, lr, pc} │ │ │ │ + stmdbmi r0, {r3, r6, r9, ip, sp, lr, pc} │ │ │ │ ldmdbeq r2!, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ andlt lr, r6, #3358720 @ 0x334000 │ │ │ │ ldreq pc, [r4, -r3, lsl #2] │ │ │ │ - blpl 0xff38df3c │ │ │ │ + blpl 0x138df3c │ │ │ │ bleq 0xc4e11c │ │ │ │ @ instruction: 0xf8572400 │ │ │ │ stmdbge sp, {r2, r8, r9, sl, fp, sp} │ │ │ │ strcc r4, [r1], #-1600 @ 0xfffff9c0 │ │ │ │ blx 0xfe68f60e │ │ │ │ andls r4, r0, fp, asr r6 │ │ │ │ tstcs r1, sl, asr #12 │ │ │ │ vmin.s32 d20, d4, d16 │ │ │ │ - blls 0x1cfe58 │ │ │ │ + blls 0x1cfd58 │ │ │ │ svclt 0x00a82800 │ │ │ │ ldrbmi r1, [r3], sp, lsr #16 │ │ │ │ mvnle r4, r3, lsr #5 │ │ │ │ andlt lr, r6, #3620864 @ 0x374000 │ │ │ │ ldmdbne r3, {r1, r3, r4, r6, r8, r9, ip, sp, pc} │ │ │ │ blls 0x17626c │ │ │ │ - stmibpl ip, {r0, r3, r6, r9, ip, sp, lr, pc}^ │ │ │ │ + stmdbpl ip, {r0, r3, r6, r9, ip, sp, lr, pc}^ │ │ │ │ stmdbeq pc!, {r6, r7, r9, ip, sp, lr, pc} @ │ │ │ │ eorlt pc, ip, sp, asr #17 │ │ │ │ ldreq pc, [r4, -r3, lsl #2] │ │ │ │ - orrmi pc, r0, #72, 4 @ 0x80000004 │ │ │ │ + movwmi pc, #584 @ 0x248 @ │ │ │ │ teqpeq r2, #192, 4 @ p-variant is OBSOLETE │ │ │ │ streq lr, [r4, r7, lsl #22] │ │ │ │ stccs 3, cr9, [r0], {7} │ │ │ │ strbmi fp, [fp], ip, lsl #30 │ │ │ │ @ instruction: 0xf85746d3 │ │ │ │ stmdbge sp, {r2, r8, r9, sl, fp, sp} │ │ │ │ @ instruction: 0xf7f84640 │ │ │ │ ldrbmi pc, [fp], -fp, ror #22 @ │ │ │ │ mrscs r9, (UNDEF: 1) │ │ │ │ ldrtmi r9, [r0], -r7, lsl #20 │ │ │ │ - @ instruction: 0xf9daf264 │ │ │ │ + @ instruction: 0xf99af264 │ │ │ │ strcc r9, [r1], #-2822 @ 0xfffff4fa │ │ │ │ svclt 0x00a82800 │ │ │ │ addsmi r1, ip, #2949120 @ 0x2d0000 │ │ │ │ @ instruction: 0xf8ddd1e7 │ │ │ │ @ instruction: 0xf1bbb02c │ │ │ │ vrecps.f32 d0, d0, d17 │ │ │ │ @ instruction: 0xf1bb8097 │ │ │ │ @@ -66860,46 +66860,46 @@ │ │ │ │ eorcc pc, r4, r3, asr r8 @ │ │ │ │ vqdmulh.s d2, d0, d5 │ │ │ │ bmi 0x1071ea4 │ │ │ │ ldrtmi r2, [r0], -r6, lsl #2 │ │ │ │ strtmi r2, [r7], -r1, lsl #8 │ │ │ │ movwcs pc, #15105 @ 0x3b01 @ │ │ │ │ @ instruction: 0xf6492101 │ │ │ │ - vsubl.s8 q11, d16, d12 │ │ │ │ + vsubl.s8 q11, d0, d12 │ │ │ │ vhsub.s32 d16, d4, d29 │ │ │ │ - stmdacs r0, {r0, r1, r3, r5, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r1, r3, r5, r6, r8, fp, ip, sp, lr, pc} │ │ │ │ stmdane sp!, {r3, r5, r7, r8, r9, sl, fp, ip, sp, pc} │ │ │ │ addsmi r9, pc, #8, 22 @ 0x2000 │ │ │ │ blls 0x187f98 │ │ │ │ - blvs 0xff78f028 │ │ │ │ + blvs 0x178f028 │ │ │ │ bleq 0xbce208 │ │ │ │ andshi pc, r8, sp, asr #17 │ │ │ │ ldmdbeq r4, {r0, r1, r8, ip, sp, lr, pc} │ │ │ │ bl 0x2b8334 │ │ │ │ strtmi r0, [r3], #-2436 @ 0xfffff67c │ │ │ │ vpadd.i8 , , │ │ │ │ - vqdmlsl.s , d16, d0[3] │ │ │ │ + vqdmlsl.s , d0, d0[3] │ │ │ │ ldrmi r0, [r8], pc, lsr #14 │ │ │ │ svccc 0x0004f859 │ │ │ │ movwls r4, #1626 @ 0x65a │ │ │ │ stccs 1, cr2, [r0], {1} │ │ │ │ ldrtmi fp, [fp], -ip, lsl #30 │ │ │ │ @ instruction: 0x46304653 │ │ │ │ vshl.s32 d19, d1, d4 │ │ │ │ - stmdacs r0, {r0, r2, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r2, r6, r8, fp, ip, sp, lr, pc} │ │ │ │ stmdane sp!, {r3, r5, r7, r8, r9, sl, fp, ip, sp, pc} │ │ │ │ mvnle r4, r4, asr #10 │ │ │ │ @ instruction: 0x8018f8dd │ │ │ │ blcs 0x78378 │ │ │ │ addshi pc, r0, r0, asr #32 │ │ │ │ ldmdavs ip, {r2, r8, r9, fp, ip, pc}^ │ │ │ │ @ instruction: 0xf0402c00 │ │ │ │ ldrtmi r8, [r1], -ip, asr #2 │ │ │ │ vhadd.s8 d18, d3, d10 │ │ │ │ - blls 0x18fa94 │ │ │ │ + blls 0x18f994 │ │ │ │ movwls r6, #18587 @ 0x489b │ │ │ │ @ instruction: 0xf47f2b00 │ │ │ │ blmi 0x67d3c0 │ │ │ │ blls 0xbab7e0 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ @ instruction: 0xf0400300 │ │ │ │ ldrdlt r8, [pc], -ip @ │ │ │ │ @@ -66912,41 +66912,41 @@ │ │ │ │ bls 0x172170 │ │ │ │ stmdbls r4, {r2, sl, sp} │ │ │ │ stmiavc r8, {r1, r4, r7, fp, ip, sp, lr}^ │ │ │ │ bcs 0xd9bcc │ │ │ │ bcc 0x1015d0 │ │ │ │ ldrtmi r4, [r0], -r1, lsl #1 │ │ │ │ swpls r4, r4, [r1] │ │ │ │ - addsvs pc, ip, #76546048 @ 0x4900000 │ │ │ │ + andsvs pc, ip, #76546048 @ 0x4900000 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ tstcs r1, r4, lsr #4 │ │ │ │ strls r0, [r0], #-228 @ 0xffffff1c │ │ │ │ - @ instruction: 0xf93ef264 │ │ │ │ + @ instruction: 0xf8fef264 │ │ │ │ strbvc lr, [r0, #2592]! @ 0xa20 │ │ │ │ svclt 0x0000e70b │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ - eorseq ip, r2, r0, asr #3 │ │ │ │ + eorseq ip, r2, r0, asr #2 │ │ │ │ svceq 0x0052f1bb │ │ │ │ orrhi pc, r7, r0, lsl #4 │ │ │ │ svceq 0x004ef1bb │ │ │ │ adcshi pc, sp, r0, asr #4 │ │ │ │ bls 0x158e7c │ │ │ │ - sbcpl pc, ip, r9, asr #4 │ │ │ │ + subpl pc, ip, r9, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ @ instruction: 0xf8523401 │ │ │ │ @ instruction: 0xf64b7023 │ │ │ │ - vmlal.s , d16, d0[2] │ │ │ │ + vmlal.s , d0, d0[2] │ │ │ │ @ instruction: 0xf4170232 │ │ │ │ @ instruction: 0xf3c75f00 │ │ │ │ svclt 0x00082382 │ │ │ │ @ instruction: 0xf0074686 │ │ │ │ bl 0xd1894 │ │ │ │ @ instruction: 0xf8d30383 │ │ │ │ @ instruction: 0xf6491138 │ │ │ │ - vqdmlal.s q11, d0, d0[1] │ │ │ │ + vqdmlal.s , d16, d0[1] │ │ │ │ svclt 0x0018032d │ │ │ │ ldmdbeq fp!, {r1, r2, r3, r4, r7, r9, sl, lr}^ │ │ │ │ svclt 0x00182900 │ │ │ │ svccc 0x0000f5b7 │ │ │ │ vmov.i32 d29, #61440 @ 0x0000f000 │ │ │ │ @ instruction: 0xf0033782 │ │ │ │ bl 0xd48bc │ │ │ │ @@ -66954,327 +66954,327 @@ │ │ │ │ @ instruction: 0xf8d7028c │ │ │ │ @ instruction: 0xf8d271d8 │ │ │ │ bcs 0x59db0 │ │ │ │ svccs 0x0000bf18 │ │ │ │ eorhi pc, r2, #64 @ 0x40 │ │ │ │ mrscs r9, (UNDEF: 1) │ │ │ │ @ instruction: 0xf6494630 │ │ │ │ - vmlal.s q11, d16, d0[0] │ │ │ │ + vmlal.s q11, d0, d0[0] │ │ │ │ strcs r0, [r1, -sp, lsr #4] │ │ │ │ - @ instruction: 0xf8eef264 │ │ │ │ + @ instruction: 0xf8aef264 │ │ │ │ svclt 0x00a82800 │ │ │ │ strb r1, [r1, -sp, lsr #16] │ │ │ │ vpadd.f32 d2, d0, d23 │ │ │ │ ldrtmi r8, [r1], -r3, lsr #4 │ │ │ │ strcc r2, [r1, #-32] @ 0xffffffe0 │ │ │ │ - @ instruction: 0xf83cf243 │ │ │ │ + @ instruction: 0xfffcf242 │ │ │ │ mvnsle r2, r8, lsr #26 │ │ │ │ ldmdavs ip, {r2, r8, r9, fp, ip, pc}^ │ │ │ │ cmple r3, r0, lsl #24 │ │ │ │ blcs 0x784bc │ │ │ │ svcge 0x0063f43f │ │ │ │ blcs 0x784b0 │ │ │ │ svcge 0x005ff43f │ │ │ │ ldrtmi r9, [r3], -r4, lsl #16 │ │ │ │ tstcs r1, r7, lsl #4 │ │ │ │ ldreq pc, [r0, -r0, lsl #2] │ │ │ │ stmdbvs r5, {sl, sp} │ │ │ │ - rscsvs pc, r4, r9, asr #12 │ │ │ │ + rsbsvs pc, r4, r9, asr #12 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ - @ instruction: 0xf9ccf242 │ │ │ │ + @ instruction: 0xf98cf242 │ │ │ │ @ instruction: 0xb014f8dd │ │ │ │ stclne 1, cr11, [fp], #-692 @ 0xfffffd4c │ │ │ │ rscshi pc, r0, r0 │ │ │ │ - addcs pc, ip, #-1879048188 @ 0x90000004 │ │ │ │ + andcs pc, ip, #-1879048188 @ 0x90000004 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ tstcs r1, fp, lsr #12 │ │ │ │ vmin.s32 d20, d4, d16 │ │ │ │ - strcc pc, [r1], #-2231 @ 0xfffff749 │ │ │ │ + strcc pc, [r1], #-2167 @ 0xfffff789 │ │ │ │ @ instruction: 0xf43f45a3 │ │ │ │ shasxmi sl, r1, lr │ │ │ │ stccs 0, cr2, [r1], {44} @ 0x2c │ │ │ │ vqadd.s8 d29, d2, d2 │ │ │ │ - @ instruction: 0x4633feb9 │ │ │ │ + @ instruction: 0x4633fe79 │ │ │ │ tstcs r1, r4, lsl #4 │ │ │ │ @ instruction: 0xf6483401 │ │ │ │ - vaddl.s8 q11, d16, d0 │ │ │ │ + vaddl.s8 q11, d0, d0 │ │ │ │ vhadd.s8 d16, d2, d29 │ │ │ │ - strmi pc, [r3, #2473]! @ 0x9a9 │ │ │ │ + strmi pc, [r3, #2409]! @ 0x969 │ │ │ │ svcge 0x002bf43f │ │ │ │ eorcs r4, ip, r1, lsr r6 │ │ │ │ mvnle r2, r1, lsl #24 │ │ │ │ vtst.8 q11, q1, │ │ │ │ - ldrb pc, [r3, r5, lsr #29] @ │ │ │ │ + ldrb pc, [r3, r5, ror #28] @ │ │ │ │ @ instruction: 0xf04007a7 │ │ │ │ stmdbeq r4!, {r4, r7, r8, pc} │ │ │ │ @ instruction: 0x4633d0b6 │ │ │ │ tstcs r1, r7, lsl #4 │ │ │ │ - rscvs pc, ip, r9, asr #12 │ │ │ │ + rsbvs pc, ip, r9, asr #12 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ - ldrvc pc, [r0, r4, asr #12] │ │ │ │ + ldrvc pc, [r0, -r4, asr #12] │ │ │ │ ldreq pc, [r2, -r0, asr #5]! │ │ │ │ vrshl.s8 d18, d0, d2 │ │ │ │ - and pc, r1, fp, lsl #19 │ │ │ │ + and pc, r1, fp, asr #18 │ │ │ │ stmdaeq r4!, {r0, r8, sl, ip, sp}^ │ │ │ │ svclt 0x005c07e1 │ │ │ │ stmdaeq r4!, {r0, r8, sl, ip, sp}^ │ │ │ │ strbeq sp, [r2, r1, lsl #8]! │ │ │ │ @ instruction: 0x462bd5f6 │ │ │ │ tstcs r1, sl, lsr r6 │ │ │ │ vmin.s32 d20, d4, d16 │ │ │ │ - stmdaeq r4!, {r0, r2, r4, r5, r6, fp, ip, sp, lr, pc}^ │ │ │ │ + stmdaeq r4!, {r0, r2, r4, r5, fp, ip, sp, lr, pc}^ │ │ │ │ strcc sp, [r1, #-150] @ 0xffffff6a │ │ │ │ @ instruction: 0xf1abe7f3 │ │ │ │ blcs 0x92678 │ │ │ │ sbchi pc, r6, r0, lsl #4 │ │ │ │ bls 0x159000 │ │ │ │ @ instruction: 0xf8523401 │ │ │ │ blcs 0x41da08 │ │ │ │ addhi pc, r8, r0, lsl #4 │ │ │ │ - sbcvc pc, r8, #78643200 @ 0x4b00000 │ │ │ │ + subvc pc, r8, #78643200 @ 0x4b00000 │ │ │ │ eorseq pc, r2, #192, 4 │ │ │ │ addeq lr, r3, #2048 @ 0x800 │ │ │ │ ldrsbtcs pc, [r8], #130 @ 0x82 @ │ │ │ │ rsbsle r2, sp, r0, lsl #20 │ │ │ │ tstcs r1, r3, lsl r6 │ │ │ │ @ instruction: 0xf6494630 │ │ │ │ - vsubl.s8 q11, d16, d12 │ │ │ │ + vsubl.s8 q11, d0, d12 │ │ │ │ vhsub.s32 d16, d4, d29 │ │ │ │ - stmdacs r0, {r0, r4, r6, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r4, fp, ip, sp, lr, pc} │ │ │ │ stmdane sp!, {r3, r5, r7, r8, r9, sl, fp, ip, sp, pc} │ │ │ │ svceq 0x0005f1bb │ │ │ │ @ instruction: 0x81bbf200 │ │ │ │ @ instruction: 0xf1ab2701 │ │ │ │ @ instruction: 0xf1bb0b03 │ │ │ │ @ instruction: 0xf63f0f01 │ │ │ │ @ instruction: 0xf249ae9b │ │ │ │ - vqdmlal.s , d16, d0[3] │ │ │ │ + vqdmlal.s , d0, d0[3] │ │ │ │ tstlt r4, pc, lsr #6 │ │ │ │ stmdbls r4, {r0, r1, r4, r6, r9, sl, lr} │ │ │ │ ldrtmi r1, [r0], -r2, lsr #27 │ │ │ │ strcc r3, [r1], #-1793 @ 0xfffff8ff │ │ │ │ eorcs pc, r2, r1, asr r8 @ │ │ │ │ ldmdahi r2, {r0, r8, sp}^ │ │ │ │ @ instruction: 0xf6499200 │ │ │ │ - vmlal.s q11, d16, d0[3] │ │ │ │ - vhsub.s32 d16, d4, d29 │ │ │ │ - stmdacs r0, {r0, r2, r3, r5, fp, ip, sp, lr, pc} │ │ │ │ + vmlal.s q11, d0, d0[3] │ │ │ │ + vhsub.s32 d16, d3, d29 │ │ │ │ + stmdacs r0, {r0, r2, r3, r5, r6, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ stmdane sp!, {r3, r5, r7, r8, r9, sl, fp, ip, sp, pc} │ │ │ │ stccs 6, cr14, [r7, #-512]! @ 0xfffffe00 │ │ │ │ svcge 0x003ff77f │ │ │ │ @ instruction: 0xf04007a3 │ │ │ │ stmdbeq r4!, {r1, r2, r3, r4, r8, pc} │ │ │ │ mcrge 4, 5, pc, cr11, cr15, {1} @ │ │ │ │ @ instruction: 0xf1bbe78b │ │ │ │ @ instruction: 0xf0400f05 │ │ │ │ bls 0x171ff8 │ │ │ │ @ instruction: 0xf8521da3 │ │ │ │ @ instruction: 0xf0033023 │ │ │ │ stmdbcs r0!, {r4, r5, r8} │ │ │ │ msrhi CPSR_fs, r0 │ │ │ │ msrhi R11_usr, r0 │ │ │ │ - addvs pc, r0, #72, 12 @ 0x4800000 │ │ │ │ + andvs pc, r0, #72, 12 @ 0x4800000 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ - subvs pc, ip, r9, asr #12 │ │ │ │ + sbcpl pc, ip, r9, asr #12 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ svclt 0x00182900 │ │ │ │ @ instruction: 0xf0034602 │ │ │ │ ldrtmi r0, [r0], -pc, lsl #6 │ │ │ │ blcs 0x3e064c │ │ │ │ @ instruction: 0xf64bbf9d │ │ │ │ - vmla.f d23, d16, d0[2] │ │ │ │ + vmla.f d23, d0, d0[2] │ │ │ │ bl 0x91f1c │ │ │ │ @ instruction: 0xf6480183 │ │ │ │ - svclt 0x008c6380 │ │ │ │ + svclt 0x008c6300 │ │ │ │ msreq CPSR_fsc, #192, 4 │ │ │ │ eorcc pc, ip, #13697024 @ 0xd10000 │ │ │ │ stmib sp, {r0, r8, sp}^ │ │ │ │ vcgt.s8 d18, d9, d0 │ │ │ │ - vqdmlal.s , d16, d0[3] │ │ │ │ + vqdmlal.s , d0, d0[3] │ │ │ │ @ instruction: 0xf649032f │ │ │ │ - vrshr.s64 q11, q2, #64 │ │ │ │ + vmov.i32 q11, #1024 @ 0x00000400 │ │ │ │ stccs 2, cr0, [r0], {45} @ 0x2d │ │ │ │ uadd16mi fp, r3, r8 │ │ │ │ - @ instruction: 0xffe2f263 │ │ │ │ + @ instruction: 0xffa2f263 │ │ │ │ stmdacs r0, {r0, sl, ip, sp} │ │ │ │ stmdane sp!, {r3, r5, r7, r8, r9, sl, fp, ip, sp, pc} │ │ │ │ ldrt r2, [r3], -r1, lsl #14 │ │ │ │ ldrtmi r2, [r0], -r1, lsl #2 │ │ │ │ - adcvs pc, r8, #76546048 @ 0x4900000 │ │ │ │ + eorvs pc, r8, #76546048 @ 0x4900000 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ - @ instruction: 0xffd4f263 │ │ │ │ + @ instruction: 0xff94f263 │ │ │ │ svclt 0x00a82800 │ │ │ │ str r1, [r1, sp, lsr #16] │ │ │ │ andcs r4, r3, #53477376 @ 0x3300000 │ │ │ │ vrhadd.s8 d18, d9, d1 │ │ │ │ - vmla.i d20, d0, d0[2] │ │ │ │ + vmla.i d19, d16, d0[2] │ │ │ │ vqadd.s8 d16, d2, d18 │ │ │ │ - str pc, [lr, -sp, asr #17] │ │ │ │ + str pc, [lr, -sp, lsl #17] │ │ │ │ ldrtmi r2, [r0], -r1, lsl #2 │ │ │ │ @ instruction: 0xf6492401 │ │ │ │ - vsubl.s8 q11, d16, d24 │ │ │ │ + vsubl.s8 q11, d0, d24 │ │ │ │ strtmi r0, [r7], -sp, lsr #4 │ │ │ │ - @ instruction: 0xffbcf263 │ │ │ │ + @ instruction: 0xff7cf263 │ │ │ │ svclt 0x00a82800 │ │ │ │ str r1, [pc], -sp, lsr #16 │ │ │ │ andseq pc, pc, #-1073741782 @ 0xc000002a │ │ │ │ movwne pc, #4672 @ 0x1240 @ │ │ │ │ movweq pc, #17088 @ 0x42c0 @ │ │ │ │ ldrsbmi fp, [r3], #34 @ 0x22 │ │ │ │ smuadeq r1, r3, r0 │ │ │ │ mcrge 4, 0, pc, cr4, cr15, {1} @ │ │ │ │ @ instruction: 0xf00be73e │ │ │ │ blcs 0x1f52aec │ │ │ │ svcge 0x003af43f │ │ │ │ ldrb r2, [fp, #1792]! @ 0x700 │ │ │ │ str r9, [r3, #3077]! @ 0xc05 │ │ │ │ ldrtmi r2, [r0], -r1, lsl #2 │ │ │ │ - subsvs pc, r8, #76546048 @ 0x4900000 │ │ │ │ + sbcspl pc, r8, #76546048 @ 0x4900000 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ - @ instruction: 0xff9af263 │ │ │ │ + @ instruction: 0xff5af263 │ │ │ │ @ instruction: 0xf6499b04 │ │ │ │ - vmul.f d22, d0, d0[4] │ │ │ │ + vmul.f d21, d16, d0[4] │ │ │ │ b 0x853fd4 │ │ │ │ ldrmi r7, [pc], -r0, ror #11 │ │ │ │ ldreq pc, [r8], #-259 @ 0xfffffefd │ │ │ │ andcc lr, r6, #3522560 @ 0x35c000 │ │ │ │ andcc lr, r0, #3358720 @ 0x334000 │ │ │ │ strbmi r2, [sl], -r1, lsl #2 │ │ │ │ smladxcc r8, r0, r6, r4 │ │ │ │ - @ instruction: 0xff86f263 │ │ │ │ + @ instruction: 0xff46f263 │ │ │ │ svclt 0x00a82800 │ │ │ │ adcsmi r1, ip, #2949120 @ 0x2d0000 │ │ │ │ movwcs sp, #496 @ 0x1f0 │ │ │ │ ldrb r9, [pc, #773]! @ 0x51e51 │ │ │ │ tstcs r1, r4, lsl #20 │ │ │ │ ldrtmi r9, [r0], -r9, lsl #22 │ │ │ │ mulls r3, r2, r8 │ │ │ │ mullt r2, r2, r8 │ │ │ │ bl 0x2ac1cc │ │ │ │ @ instruction: 0xf8cd040b │ │ │ │ bl 0xf5bb8 │ │ │ │ @ instruction: 0xf6490484 │ │ │ │ - vmlal.s q11, d0, d0[7] │ │ │ │ + vmlal.s , d16, d0[7] │ │ │ │ ldmib r4, {r0, r2, r3, r5, r9}^ │ │ │ │ vabd.s32 d20, d3, d6 │ │ │ │ - b 0x891918 │ │ │ │ + b 0x891818 │ │ │ │ ldmdavs fp!, {r5, r6, r7, r8, sl, ip, sp, lr} │ │ │ │ @ instruction: 0xf00042a3 │ │ │ │ @ instruction: 0x462380b2 │ │ │ │ ldrtmi r2, [r0], -r1, lsl #2 │ │ │ │ - rsbsvs pc, r4, #76546048 @ 0x4900000 │ │ │ │ + rscspl pc, r4, #76546048 @ 0x4900000 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ - @ instruction: 0xff58f263 │ │ │ │ + @ instruction: 0xff18f263 │ │ │ │ svclt 0x00a82800 │ │ │ │ ldcvc 8, cr1, [fp], #-180 @ 0xffffff4c │ │ │ │ ldrtmi r2, [r0], -r1, lsl #2 │ │ │ │ andls pc, r0, sp, asr #17 │ │ │ │ - addvs pc, r0, #76546048 @ 0x4900000 │ │ │ │ + andvs pc, r0, #76546048 @ 0x4900000 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ - @ instruction: 0xff4af263 │ │ │ │ + @ instruction: 0xff0af263 │ │ │ │ svclt 0x00a82800 │ │ │ │ @ instruction: 0xf1b9182d │ │ │ │ andsle r0, sp, r0, lsl #30 │ │ │ │ strcs r9, [r0], #-2820 @ 0xfffff4fc │ │ │ │ andslt pc, r8, sp, asr #17 │ │ │ │ - blvs 0xfe38f4f0 │ │ │ │ + blvs 0x38f4f0 │ │ │ │ bleq 0xbce6d0 │ │ │ │ ldreq pc, [r4, -r3, lsl #2] │ │ │ │ svccs 0x0004f857 │ │ │ │ strbmi sl, [r0], -sp, lsl #18 │ │ │ │ @ instruction: 0xf7f83401 │ │ │ │ @ instruction: 0x465af8bd │ │ │ │ tstcs r1, r3, lsl #12 │ │ │ │ vmin.s32 d20, d3, d16 │ │ │ │ - stmdacs r0, {r0, r2, r3, r5, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r2, r3, r5, r6, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ stmdane sp!, {r3, r5, r7, r8, r9, sl, fp, ip, sp, pc} │ │ │ │ mvnle r4, ip, asr #10 │ │ │ │ @ instruction: 0xb018f8dd │ │ │ │ svceq 0x0000f1bb │ │ │ │ stcge 4, cr15, [r4, #252]! @ 0xfc │ │ │ │ strcs r9, [r0], #-2820 @ 0xfffff4fc │ │ │ │ ldreq pc, [r4, -r3, lsl #2] │ │ │ │ streq lr, [r9, r7, lsl #22] │ │ │ │ - stmibvs ip, {r0, r3, r6, r9, sl, ip, sp, lr, pc} │ │ │ │ + stmdbvs ip, {r0, r3, r6, r9, sl, ip, sp, lr, pc} │ │ │ │ pusheq {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ svccs 0x0004f857 │ │ │ │ strbmi sl, [r0], -sp, lsl #18 │ │ │ │ @ instruction: 0xf7f83401 │ │ │ │ @ instruction: 0x464af89b │ │ │ │ tstcs r1, r3, lsl #12 │ │ │ │ vmin.s32 d20, d3, d16 │ │ │ │ - stmdacs r0, {r0, r1, r3, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r1, r3, r6, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ stmdane sp!, {r3, r5, r7, r8, r9, sl, fp, ip, sp, pc} │ │ │ │ mvnle r4, ip, asr r5 │ │ │ │ ldrtmi lr, [r3], -r6, lsl #11 │ │ │ │ tstcs r1, r7, lsl #4 │ │ │ │ - rscvs pc, r4, r9, asr #12 │ │ │ │ + rsbvs pc, r4, r9, asr #12 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ - @ instruction: 0xf802f242 │ │ │ │ + @ instruction: 0xffc2f241 │ │ │ │ strble r0, [r0], #-2021 @ 0xfffff81b │ │ │ │ @ instruction: 0xf57f07a0 │ │ │ │ movwcs sl, #7778 @ 0x1e62 │ │ │ │ @ instruction: 0x46194630 │ │ │ │ - addsvc pc, r0, #68, 12 @ 0x4400000 │ │ │ │ + andsvc pc, r0, #68, 12 @ 0x4400000 │ │ │ │ eorseq pc, r2, #192, 4 │ │ │ │ - cdp2 2, 14, cr15, cr14, cr3, {3} │ │ │ │ + cdp2 2, 10, cr15, cr14, cr3, {3} │ │ │ │ ldmdbcs r0!, {r0, r1, r2, r4, r6, r9, sl, sp, lr, pc} │ │ │ │ @ instruction: 0xf649d150 │ │ │ │ - vmov.i32 q11, #1024 @ 0x00000400 │ │ │ │ + vrshr.s64 , q2, #64 │ │ │ │ strbt r0, [r0], sp, lsr #4 │ │ │ │ - subsvs pc, r0, #76546048 @ 0x4900000 │ │ │ │ + sbcspl pc, r0, #76546048 @ 0x4900000 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ ldrdcs lr, [r1, -fp] │ │ │ │ @ instruction: 0xf6494630 │ │ │ │ - vmlal.s q11, d0, d0[7] │ │ │ │ + vmlal.s , d16, d0[7] │ │ │ │ vhsub.s32 d16, d3, d29 │ │ │ │ - b 0x8917fc │ │ │ │ + b 0x8916fc │ │ │ │ strt r7, [r6], #1504 @ 0x5e0 │ │ │ │ andcs lr, r2, sp, asr #19 │ │ │ │ stmib sp, {r0, r1, r3, r4, r5, r9, sl, lr}^ │ │ │ │ ldrtmi r1, [r0], -r0, lsl #28 │ │ │ │ @ instruction: 0xf6492101 │ │ │ │ - vrshr.s64 d22, d16, #64 │ │ │ │ + vmvn.i32 d22, #0 @ 0x00000000 │ │ │ │ strcs r0, [r1, -sp, lsr #4] │ │ │ │ - cdp2 2, 12, cr15, cr8, cr3, {3} │ │ │ │ + cdp2 2, 8, cr15, cr8, cr3, {3} │ │ │ │ svclt 0x00a82800 │ │ │ │ ldr r1, [fp, #-2093] @ 0xfffff7d3 │ │ │ │ ldmdavs ip, {r2, r8, r9, fp, ip, pc}^ │ │ │ │ @ instruction: 0xf43f2c00 │ │ │ │ streq sl, [r2, r7, ror #27]! │ │ │ │ stmdbeq r4!, {r0, r1, r2, r4, r5, r7, r8, ip, lr, pc} │ │ │ │ stclge 4, cr15, [r2, #252]! @ 0xfc │ │ │ │ movwcs lr, #1573 @ 0x625 │ │ │ │ ldrtmi r2, [r0], -r1, lsl #2 │ │ │ │ - addsvc pc, r0, #68, 12 @ 0x4400000 │ │ │ │ + andsvc pc, r0, #68, 12 @ 0x4400000 │ │ │ │ eorseq pc, r2, #192, 4 │ │ │ │ - cdp2 2, 11, cr15, cr0, cr3, {3} │ │ │ │ + cdp2 2, 7, cr15, cr0, cr3, {3} │ │ │ │ ldmdavs fp!, {r2, r4, r5, r7, r8, r9, sl, sp, lr, pc}^ │ │ │ │ ldrtmi r2, [r0], -r1, lsl #2 │ │ │ │ - rscsmi pc, r0, #76, 12 @ 0x4c00000 │ │ │ │ + rsbsmi pc, r0, #76, 12 @ 0x4c00000 │ │ │ │ eorseq pc, r1, #192, 4 │ │ │ │ - cdp2 2, 10, cr15, cr6, cr3, {3} │ │ │ │ + cdp2 2, 6, cr15, cr6, cr3, {3} │ │ │ │ svclt 0x00a82800 │ │ │ │ strb r1, [ip, -sp, lsr #16] │ │ │ │ mrcge 6, 7, APSR_nzcv, cr10, cr15, {1} │ │ │ │ @ instruction: 0xf1bb2700 │ │ │ │ @ instruction: 0xf43f0f01 │ │ │ │ @ instruction: 0xe650ae58 │ │ │ │ @ instruction: 0xf6492000 │ │ │ │ - vmla.f d21, d0, d0[0] │ │ │ │ + vmla.f d20, d16, d0[0] │ │ │ │ blmi 0x2521d4 │ │ │ │ @ instruction: 0xf6409000 │ │ │ │ @ instruction: 0xf1f7423d │ │ │ │ - @ instruction: 0xf1bbfc2d │ │ │ │ + @ instruction: 0xf1bbfbf1 │ │ │ │ svclt 0x00080f43 │ │ │ │ @ instruction: 0xf47f2701 │ │ │ │ ldrbmi sl, [r3], -fp, lsr #29 │ │ │ │ vmax.s32 q15, q2, │ │ │ │ - svclt 0x0000f85d │ │ │ │ - eorseq ip, r2, r4, ror #3 │ │ │ │ + svclt 0x0000f81d │ │ │ │ + eorseq ip, r2, r4, ror #2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeba8f4c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x460b0ff0 │ │ │ │ addlt r7, r2, r9, lsl #16 │ │ │ │ stmdbcs r4, {r1, r9, sl, lr} │ │ │ │ stmdbcs r3, {r0, r2, r3, r4, r5, ip, lr, pc}^ │ │ │ │ @@ -67401,20 +67401,20 @@ │ │ │ │ stmdavc fp, {r0, r3, r4, fp, sp, lr} │ │ │ │ @ instruction: 0xf8c5e7a2 │ │ │ │ ldrb r8, [r6, r4, lsr #32] │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ andcs r4, r0, r0, ror r7 │ │ │ │ - cmpppl r0, r9, asr #12 @ p-variant is OBSOLETE │ │ │ │ + bicmi pc, r0, r9, asr #12 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ andls r4, r0, r2, lsl #22 │ │ │ │ subsvs pc, r7, #64, 12 @ 0x4000000 │ │ │ │ - blx 0x30e74e │ │ │ │ - eorseq ip, r2, r0, lsr r2 │ │ │ │ + blx 0xff40e74c │ │ │ │ + ldrhteq ip, [r2], -r0 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a8f8cc │ │ │ │ vnmls.f32 s8, s27, s7 │ │ │ │ stmibvs r1, {r4, r5, r6, r8, r9, sl, fp, ip, sp}^ │ │ │ │ @ instruction: 0xf8d0b08d │ │ │ │ @@ -67465,15 +67465,15 @@ │ │ │ │ stccs 8, cr6, [r0, #-116] @ 0xffffff8c │ │ │ │ addhi pc, pc, r0 │ │ │ │ blx 0x11acee │ │ │ │ movwls fp, #33546 @ 0x830a │ │ │ │ movwne pc, #1602 @ 0x642 @ │ │ │ │ orrscs pc, r7, #192, 4 │ │ │ │ vcgt.s8 d25, d12, d6 │ │ │ │ - vqdmlal.s , d0, d0[4] │ │ │ │ + vqdmlal.s q11, d16, d0[4] │ │ │ │ movwls r0, #29490 @ 0x7332 │ │ │ │ stmdavc pc!, {r0, r1, r3, r5, r6, r7, fp, sp, lr} @ │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r6, fp, sp, lr} │ │ │ │ svccs 0x00499303 │ │ │ │ ldm pc, {r1, r4, r6, fp, ip, lr, pc}^ @ │ │ │ │ tstpeq pc, r7, lsl r0 @ p-variant is OBSOLETE @ │ │ │ │ rscseq r0, lr, r1, asr r0 │ │ │ │ @@ -67621,15 +67621,15 @@ │ │ │ │ ldrsh sp, [r5, #6] │ │ │ │ andcs r6, r1, #2801664 @ 0x2ac000 │ │ │ │ andcs r6, r0, #-2147483594 @ 0x80000036 │ │ │ │ andsvs r6, sl, fp, lsl sl │ │ │ │ bcs 0xcbfe8 │ │ │ │ adcshi pc, r9, #0 │ │ │ │ vcgt.s8 d18, d12, d12 │ │ │ │ - vmla.f d23, d0, d0[4] │ │ │ │ + vmla.f d22, d16, d0[4] │ │ │ │ blx 0x11279e │ │ │ │ ldmdbvc lr, {r0, r1, r2, r8, r9, ip} │ │ │ │ blx 0x11af0e │ │ │ │ @ instruction: 0xf8931307 │ │ │ │ cdpcs 0, 0, cr9, cr0, cr5, {0} │ │ │ │ @ instruction: 0x81b3f000 │ │ │ │ @ instruction: 0xf1052300 │ │ │ │ @@ -67803,19 +67803,19 @@ │ │ │ │ stceq 0, cr15, [r8], #-316 @ 0xfffffec4 │ │ │ │ blx 0x3781a6 │ │ │ │ @ instruction: 0xf892b203 │ │ │ │ @ instruction: 0xf000021c │ │ │ │ stmdacs r1, {r0, r1, r2} │ │ │ │ usada8eq r0, r3, r0, sp │ │ │ │ andcs sp, r0, r1, lsr #32 │ │ │ │ - cmpppl r0, r9, asr #12 @ p-variant is OBSOLETE │ │ │ │ + bicmi pc, r0, r9, asr #12 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ @ instruction: 0x90004bbe │ │ │ │ eorvc pc, r3, #64, 12 @ 0x4000000 │ │ │ │ - @ instruction: 0xffe6f1f6 │ │ │ │ + @ instruction: 0xffaaf1f6 │ │ │ │ movwcs r9, #51719 @ 0xca07 │ │ │ │ movwcs pc, #31491 @ 0x7b03 @ │ │ │ │ mulls r5, r3, r8 │ │ │ │ @ instruction: 0xf8d1e690 │ │ │ │ @ instruction: 0xf0400234 │ │ │ │ stmdacs r1, {r1, r8, r9, sl} │ │ │ │ eorsvc pc, r4, #12648448 @ 0xc10000 │ │ │ │ @@ -67916,15 +67916,15 @@ │ │ │ │ bl 0x1f0ab8 │ │ │ │ ldmvs r2, {r1, r7, r9} │ │ │ │ ldmibvs sl, {r1, r5, sp, lr}^ │ │ │ │ andeq pc, r1, #34 @ 0x22 │ │ │ │ stmdbcc r1, {r1, r3, r4, r6, r7, r8, sp, lr} │ │ │ │ @ instruction: 0xf105d2e0 │ │ │ │ @ instruction: 0xf64a0214 │ │ │ │ - @ instruction: 0xf2c066d0 │ │ │ │ + vmov.i32 q11, #0 @ 0x00000000 │ │ │ │ bl 0xd4038 │ │ │ │ movwcs r0, #648 @ 0x288 │ │ │ │ stceq 0, cr15, [r1], {79} @ 0x4f │ │ │ │ addeq lr, r3, r9, lsl #22 │ │ │ │ stcvc 2, cr3, [r1, #-16] │ │ │ │ stmdbcc r3, {r0, r4, r8, ip, sp, pc} │ │ │ │ stmdale sp, {r0, r8, fp, sp} │ │ │ │ @@ -67933,55 +67933,55 @@ │ │ │ │ @ instruction: 0xf8d10181 │ │ │ │ ldmdavs r1, {r3, r5, r6, r7, r8, r9} │ │ │ │ @ instruction: 0xf000fa0c │ │ │ │ stmdavs r1!, {r2, r3, r9, fp, sp, lr} │ │ │ │ eorvs r4, r1, r1, lsl #6 │ │ │ │ adcsmi r3, fp, #67108864 @ 0x4000000 │ │ │ │ ldrb sp, [r6], #486 @ 0x1e6 │ │ │ │ - msrvc (UNDEF: 96), ip │ │ │ │ + mvnvs pc, ip, asr #4 │ │ │ │ teqpeq r2, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf8912740 │ │ │ │ str r6, [sp, #772] @ 0x304 │ │ │ │ - msrvc (UNDEF: 96), ip │ │ │ │ + mvnvs pc, ip, asr #4 │ │ │ │ teqpeq r2, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf891273c │ │ │ │ str r6, [r5, #724] @ 0x2d4 │ │ │ │ ldrbmi r9, [r8], -r4, lsl #18 │ │ │ │ mcr2 7, 6, pc, cr8, cr6, {7} @ │ │ │ │ strtcs lr, [r2], #-1518 @ 0xfffffa12 │ │ │ │ stmibvs sl!, {r0, r1, r3, r5, r6, r7, r8, fp, sp, lr} │ │ │ │ ldmibvs r2, {r0, r1, r3, r4, r6, r7, r8, fp, sp, lr}^ │ │ │ │ @ instruction: 0xf47f2b01 │ │ │ │ bcs 0xbdda0 │ │ │ │ ldcge 4, cr15, [r1], #252 @ 0xfc │ │ │ │ - msrvc (UNDEF: 96), ip │ │ │ │ + mvnvs pc, ip, asr #4 │ │ │ │ teqpeq r2, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ strcs r6, [r0, -fp, lsr #20]! │ │ │ │ bvs 0x1b2afa8 │ │ │ │ @ instruction: 0x6184f891 │ │ │ │ eorvs r7, fp, #47 @ 0x2f │ │ │ │ strtcs lr, [r4], #-1384 @ 0xfffffa98 │ │ │ │ vabd.s8 q15, q14, q11 │ │ │ │ - vmla.f d23, d0, d0[4] │ │ │ │ + vmla.f d22, d16, d0[4] │ │ │ │ @ instruction: 0x273b0132 │ │ │ │ sbcvs pc, r8, #9502720 @ 0x910000 │ │ │ │ vqrshl.s8 q15, q7, q6 │ │ │ │ - vmla.f d23, d0, d0[4] │ │ │ │ + vmla.f d22, d16, d0[4] │ │ │ │ @ instruction: 0x273e0132 │ │ │ │ rscvs pc, ip, #9502720 @ 0x910000 │ │ │ │ vqrshl.s8 q15, q3, q6 │ │ │ │ - vmla.f d23, d0, d0[4] │ │ │ │ + vmla.f d22, d16, d0[4] │ │ │ │ smlaldxcs r0, r2, r2, r1 │ │ │ │ tstpvs ip, #9502720 @ p-variant is OBSOLETE @ 0x910000 │ │ │ │ stmiavc r9!, {r1, r2, r3, r6, r8, sl, sp, lr, pc} │ │ │ │ strtmi r2, [r0], -r0, lsl #4 │ │ │ │ ldc2 7, cr15, [r4], {254} @ 0xfe │ │ │ │ @ instruction: 0xf43f2800 │ │ │ │ movwcs sl, #52543 @ 0xcd3f │ │ │ │ - msrvc (UNDEF: 96), ip │ │ │ │ + mvnvs pc, ip, asr #4 │ │ │ │ teqpeq r2, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ eorvc r4, ip, r7, lsr #12 │ │ │ │ movwne pc, #19203 @ 0x4b03 @ │ │ │ │ ldmib r5, {r1, r2, r3, r4, r8, fp, ip, sp, lr}^ │ │ │ │ stmib r5, {r0, r1, r2, r8, r9, sp}^ │ │ │ │ bvs 0x1b1b480 │ │ │ │ ldr r6, [r5, #-555]! @ 0xfffffdd5 │ │ │ │ @@ -67996,15 +67996,15 @@ │ │ │ │ eorspl pc, r8, #208, 16 @ 0xd00000 │ │ │ │ eorcc r3, r8, r1, lsl #2 │ │ │ │ @ instruction: 0xf893458a │ │ │ │ bl 0x15f108 │ │ │ │ ldmvs fp, {r0, r1, r7, r8, r9} │ │ │ │ mvnle r6, fp, lsr #32 │ │ │ │ @ instruction: 0xe7144675 │ │ │ │ - eorseq ip, r2, r0, asr #4 │ │ │ │ + eorseq ip, r2, r0, asr #3 │ │ │ │ svceq 0x0000f1ba │ │ │ │ svcge 0x000ff77f │ │ │ │ stcne 6, cr15, [r0], {66} @ 0x42 │ │ │ │ ldccs 2, cr15, [r7], {192} @ 0xc0 │ │ │ │ @ instruction: 0xf04f4658 │ │ │ │ @ instruction: 0xf8d00e28 │ │ │ │ @ instruction: 0xf0433234 │ │ │ │ @@ -68014,15 +68014,15 @@ │ │ │ │ @ instruction: 0xf893b301 │ │ │ │ bl 0x35f148 │ │ │ │ ldmvs sl, {r0, r1, r7, r8, r9} │ │ │ │ eorscc pc, r8, #208, 16 @ 0xd00000 │ │ │ │ tstcc r1, sl, lsl r0 │ │ │ │ strmi r3, [sl, #40] @ 0x28 │ │ │ │ ldrbt sp, [r0], r9, ror #3 │ │ │ │ - msrvc (UNDEF: 96), ip │ │ │ │ + mvnvs pc, ip, asr #4 │ │ │ │ teqpeq r2, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf891273f │ │ │ │ strbt r6, [fp], #760 @ 0x2f8 │ │ │ │ svceq 0x0000f1ba │ │ │ │ blge 0x1ad0604 │ │ │ │ bllt 0x2050908 │ │ │ │ @ instruction: 0xf7fb4610 │ │ │ │ @@ -68038,21 +68038,21 @@ │ │ │ │ mvnvs r6, r3, lsr #4 │ │ │ │ andsvs r2, sl, r0, lsl #4 │ │ │ │ @ instruction: 0xf8cde465 │ │ │ │ ldrt r8, [fp], r8 │ │ │ │ @ instruction: 0xf7fb2108 │ │ │ │ @ instruction: 0x4603f991 │ │ │ │ strdcs lr, [r0], -r1 │ │ │ │ - cmpppl r0, r9, asr #12 @ p-variant is OBSOLETE │ │ │ │ + bicmi pc, r0, r9, asr #12 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ andls r4, r0, r3, lsl #22 │ │ │ │ rscsvs pc, r4, #64, 12 @ 0x4000000 │ │ │ │ - mrc2 1, 0, pc, cr0, cr6, {7} │ │ │ │ + ldc2l 1, cr15, [r4, #984] @ 0x3d8 │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ - eorseq ip, r2, ip, asr #4 │ │ │ │ + eorseq ip, r2, ip, asr #3 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a8f8cc │ │ │ │ stmibvs r3, {r0, r2, r3, r7, ip, sp, pc} │ │ │ │ andls r2, r9, r0, lsl #22 │ │ │ │ vcgt.u8 d25, d0, d11 │ │ │ │ @@ -68075,15 +68075,15 @@ │ │ │ │ @ instruction: 0xf5b01c43 │ │ │ │ @ instruction: 0xf8ca7f00 │ │ │ │ vmov.i32 d3, #12 @ 0x0000000c │ │ │ │ blx 0x272fb2 │ │ │ │ eorcs sl, r8, #0 │ │ │ │ @ instruction: 0xf5002100 │ │ │ │ vhadd.s16 d23, d1, d6 │ │ │ │ - @ instruction: 0xf896ee78 │ │ │ │ + @ instruction: 0xf896ee38 │ │ │ │ sbcvc r3, r3, fp, lsl r2 │ │ │ │ @ instruction: 0xf8968882 │ │ │ │ addvc r3, r3, sl, lsl r2 │ │ │ │ andeq lr, r9, #8192 @ 0x2000 │ │ │ │ andscc pc, sp, #9830400 @ 0x960000 │ │ │ │ movwcs lr, #14855 @ 0x3a07 │ │ │ │ addhi r4, r3, r3, lsl r3 │ │ │ │ @@ -68098,15 +68098,15 @@ │ │ │ │ addsmi r3, r3, #40, 6 @ 0xa0000000 │ │ │ │ blls 0x2c7214 │ │ │ │ movmi pc, #12582912 @ 0xc00000 │ │ │ │ @ instruction: 0xf8d3930a │ │ │ │ @ instruction: 0x46102218 │ │ │ │ @ instruction: 0xf0002a00 │ │ │ │ vhadd.s8 d24, d28, d7 │ │ │ │ - vqdmlal.s , d0, d0[4] │ │ │ │ + vqdmlal.s q11, d16, d0[4] │ │ │ │ movwls r0, #33586 @ 0x8332 │ │ │ │ andls r2, r1, #0, 6 │ │ │ │ ldrmi r9, [r2], r1, lsl #20 │ │ │ │ andls r6, r1, #9568256 @ 0x920000 │ │ │ │ mulcs r0, sl, r8 │ │ │ │ ldrdls pc, [r4], -sl │ │ │ │ rsbsle r2, sp, r2, lsl #20 │ │ │ │ @@ -68262,15 +68262,15 @@ │ │ │ │ movwcs lr, #1893 @ 0x765 │ │ │ │ stmdbcs r0, {r1, r2, r5, r7, r9, sl, sp, lr, pc} │ │ │ │ svcge 0x0034f73f │ │ │ │ blls 0x2cca40 │ │ │ │ tstpeq r1, pc, rrx @ p-variant is OBSOLETE │ │ │ │ adcmi pc, sp, r3, lsl #10 │ │ │ │ vqadd.s32 d19, d2, d24 │ │ │ │ - svclt 0x0000feeb │ │ │ │ + svclt 0x0000feab │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ @ instruction: 0xa098f8df │ │ │ │ svcls 0x0070ee1d │ │ │ │ andvs pc, r9, sl, asr r8 @ │ │ │ │ @@ -68401,15 +68401,15 @@ │ │ │ │ @ instruction: 0xf04f943d │ │ │ │ ldrmi r0, [r6], -r0, lsl #8 │ │ │ │ ldrbeq r4, [fp, -ip, lsl #12] │ │ │ │ msrhi CPSR_x, #1073741824 @ 0x40000000 │ │ │ │ sbcvc pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ @ instruction: 0xf10b2100 │ │ │ │ vqadd.s16 d16, d17, d4 │ │ │ │ - ldrbmi lr, [r8], -ip, ror #23 │ │ │ │ + ldrbmi lr, [r8], -ip, lsr #23 │ │ │ │ @ instruction: 0xffc0f7f2 │ │ │ │ @ instruction: 0xf7fe4658 │ │ │ │ ldrbmi pc, [r8], -fp, ror #30 @ │ │ │ │ blx 0x1810eea │ │ │ │ @ instruction: 0xf7ff4658 │ │ │ │ @ instruction: 0xf8dbf82f │ │ │ │ blcs 0x5ef9c │ │ │ │ @@ -68437,15 +68437,15 @@ │ │ │ │ movwcc fp, #4611 @ 0x1203 │ │ │ │ @ instruction: 0xf882429e │ │ │ │ mvnle r0, r9, lsl r2 │ │ │ │ @ instruction: 0x43a4f50b │ │ │ │ teqcc r4, #128, 4 │ │ │ │ ldrmi r2, [r8], -r0, lsl #2 │ │ │ │ vcge.s16 d25, d1, d6 │ │ │ │ - stmibvs r3!, {r2, r5, r7, r8, r9, fp, sp, lr, pc}^ │ │ │ │ + stmibvs r3!, {r2, r5, r6, r8, r9, fp, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf642b12b │ │ │ │ vsubl.s8 , d0, d0 │ │ │ │ bvs 0x4db9f8 │ │ │ │ @ instruction: 0x465a1a9b │ │ │ │ tstcc r2, #3325952 @ 0x32c000 │ │ │ │ @ instruction: 0xf8cb2100 │ │ │ │ mrc 0, 0, r1, cr13, cr12, {2} │ │ │ │ @@ -68540,30 +68540,30 @@ │ │ │ │ ldrtmi r0, [lr], -ip, lsl #20 │ │ │ │ ldmvc r9!, {r1, r3, r4, r5, r6, r7, fp, ip, sp, lr} │ │ │ │ @ instruction: 0xffaaf7fd │ │ │ │ subcs r6, r0, #8060928 @ 0x7b0000 │ │ │ │ ldmdage sp, {r8, sp} │ │ │ │ blmi 0x69117c │ │ │ │ vcgt.s16 d25, d1, d14 │ │ │ │ - subcs lr, r0, #876544 @ 0xd6000 │ │ │ │ + subcs lr, r0, #614400 @ 0x96000 │ │ │ │ stmdage sp!, {r8, sp} │ │ │ │ - b 0xff48fa78 │ │ │ │ - msrvc (UNDEF: 96), ip │ │ │ │ + b 0xfe48fa78 │ │ │ │ + mvnvs pc, ip, asr #4 │ │ │ │ teqpeq r2, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ ldcleq 1, cr15, [r4], #-52 @ 0xffffffcc │ │ │ │ blx 0x2dbe46 │ │ │ │ stmdbvc ip, {r2, r8, ip} │ │ │ │ stmibvc sl, {r0, r2, r3, r6, r8, fp, ip, sp, lr} │ │ │ │ stmdbeq r4, {r0, r2, r8, r9, fp, sp, lr, pc} │ │ │ │ tstls r3, r9, lsl #18 │ │ │ │ addeq lr, r9, pc, asr #20 │ │ │ │ ldmdane r1!, {r1, r4, r7} │ │ │ │ strls r4, [pc], #-1120 @ 0x53160 │ │ │ │ vrshl.s32 d25, d13, d2 │ │ │ │ - @ instruction: 0xf8dbfcb7 │ │ │ │ + @ instruction: 0xf8dbfc77 │ │ │ │ @ instruction: 0x46383030 │ │ │ │ @ instruction: 0xf7f69315 │ │ │ │ @ instruction: 0x900bfbbb │ │ │ │ @ instruction: 0xf0012d00 │ │ │ │ blx 0x2f368a │ │ │ │ @ instruction: 0xf8dd0104 │ │ │ │ @ instruction: 0x46da8054 │ │ │ │ @@ -68818,19 +68818,19 @@ │ │ │ │ @ instruction: 0xf5b25240 │ │ │ │ @ instruction: 0xf0005f80 │ │ │ │ @ instruction: 0xf5b286a4 │ │ │ │ @ instruction: 0xf0005f00 │ │ │ │ bcs 0x75000 │ │ │ │ mrcge 4, 0, APSR_nzcv, cr14, cr15, {1} │ │ │ │ @ instruction: 0xf6492000 │ │ │ │ - vsra.s64 , q0, #64 │ │ │ │ + vorr.i32 , #0 @ 0x00000000 │ │ │ │ blmi 0xfec53a3c │ │ │ │ vhadd.s8 d25, d0, d0 │ │ │ │ @ instruction: 0xf1f5221d │ │ │ │ - rsbsmi pc, r0, #996 @ 0x3e4 │ │ │ │ + rsbsmi pc, r0, #756 @ 0x2f4 │ │ │ │ stmdble fp, {r0, r1, r2, r3, r4, r5, r6, r7, fp, sp} │ │ │ │ stc2 10, cr15, [r6], #600 @ 0x258 @ │ │ │ │ stc2 10, cr15, [ip], {188} @ 0xbc @ │ │ │ │ stceq 0, cr15, [r1], {44} @ 0x2c │ │ │ │ stc2 10, cr15, [ip], {32} @ │ │ │ │ svceq 0x00fff1bc │ │ │ │ strbthi pc, [ip], -r0, lsl #4 @ │ │ │ │ @@ -68996,15 +68996,15 @@ │ │ │ │ blls 0x647d60 │ │ │ │ eorvs pc, r8, #13828096 @ 0xd30000 │ │ │ │ @ instruction: 0xf0012e00 │ │ │ │ ldmdbvs r4!, {r1, r2, r3, r5, r7, pc} │ │ │ │ @ instruction: 0xf0012c00 │ │ │ │ ldmdavs r5!, {r1, r2, r5, r7, pc}^ │ │ │ │ svclt 0x0000e006 │ │ │ │ - ldrhteq ip, [r2], -r8 │ │ │ │ + eorseq ip, r2, r8, lsr r2 │ │ │ │ stccs 8, cr6, [r0], {36} @ 0x24 │ │ │ │ addshi pc, sp, r1 │ │ │ │ ldrdcc lr, [r2, -r4] │ │ │ │ stmdavs r0!, {r1, r3, r5, r9, sl, lr}^ │ │ │ │ mcr2 7, 1, pc, cr14, cr7, {7} @ │ │ │ │ mvnsle r2, r0, lsl #16 │ │ │ │ andeq pc, r1, pc, rrx │ │ │ │ @@ -69133,15 +69133,15 @@ │ │ │ │ bl 0xfead42b4 │ │ │ │ bl 0xd465c │ │ │ │ bl 0xfe91586c │ │ │ │ andcs r0, r0, r6, lsl #7 │ │ │ │ addpl pc, sp, lr, asr #5 │ │ │ │ stcne 6, cr15, [r0], {66} @ 0x42 │ │ │ │ ldccs 2, cr15, [r7], {192} @ 0xc0 │ │ │ │ - cdpvs 6, 13, cr15, cr0, cr10, {2} │ │ │ │ + cdpvs 6, 5, cr15, cr0, cr10, {2} │ │ │ │ cdpeq 2, 3, cr15, cr2, cr0, {6} │ │ │ │ movwls r9, #45582 @ 0xb20e │ │ │ │ stmdbvs pc, {r0, r2, r3, r6, r7, r8, fp, sp, lr, pc} @ │ │ │ │ @ instruction: 0xf8cd9411 │ │ │ │ stmib sp, {r3, r5, lr, pc}^ │ │ │ │ bl 0x30bab8 │ │ │ │ ldrtmi r0, [sl], -r5, lsl #13 │ │ │ │ @@ -69485,30 +69485,30 @@ │ │ │ │ strbmi r9, [r2], -r0, lsl #4 │ │ │ │ @ instruction: 0xf9b4f7fb │ │ │ │ ldrbmi lr, [r8], -r3, lsl #14 │ │ │ │ @ instruction: 0xffcaf7fd │ │ │ │ ldreq r6, [r9, -fp, lsr #16] │ │ │ │ svcge 0x00a9f57e │ │ │ │ @ instruction: 0x46394630 │ │ │ │ - @ instruction: 0xf9d2f110 │ │ │ │ + @ instruction: 0xf996f110 │ │ │ │ @ instruction: 0xf43e2800 │ │ │ │ @ instruction: 0xf110afa2 │ │ │ │ - @ instruction: 0x4605f8f7 │ │ │ │ + @ instruction: 0x4605f8bb │ │ │ │ @ instruction: 0xf43e2800 │ │ │ │ @ instruction: 0x4603af9c │ │ │ │ tstcs r1, sp, lsr #4 │ │ │ │ - eorvc pc, r4, r9, asr #12 │ │ │ │ + adcvs pc, r4, r9, asr #12 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ - mcr2 2, 1, pc, cr0, cr15, {1} @ │ │ │ │ + stc2l 2, cr15, [r0, #252]! @ 0xfc │ │ │ │ strtmi r2, [r9], -r1, lsl #4 │ │ │ │ @ instruction: 0xf7fd4658 │ │ │ │ @ instruction: 0x4629fa95 │ │ │ │ vhadd.s8 d18, d0, d10 │ │ │ │ - @ instruction: 0x4628fb1d │ │ │ │ - @ instruction: 0xf8e0f110 │ │ │ │ + @ instruction: 0x4628fadd │ │ │ │ + @ instruction: 0xf8a4f110 │ │ │ │ svclt 0x0085f7fe │ │ │ │ @ instruction: 0xf43f2e00 │ │ │ │ blls 0x2bef98 │ │ │ │ @ instruction: 0xf1032002 │ │ │ │ movwcs r0, #1300 @ 0x514 │ │ │ │ @ instruction: 0xf852462a │ │ │ │ movwcc r1, #7940 @ 0x1f04 │ │ │ │ @@ -69693,15 +69693,15 @@ │ │ │ │ @ instruction: 0xf7fa4658 │ │ │ │ stmdbvs r3!, {r0, r3, r6, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ ldrtmi r6, [r2], -r0, ror #18 │ │ │ │ ldmdavc fp, {r0, r5, r6, r7, fp, ip, sp, lr} │ │ │ │ ldrbmi r9, [r8], -r0 │ │ │ │ blx 0xfe292308 │ │ │ │ bllt 0xffbd2328 │ │ │ │ - sbcsvs pc, r0, #77594624 @ 0x4a00000 │ │ │ │ + subsvs pc, r0, #77594624 @ 0x4a00000 │ │ │ │ eorseq pc, r2, #192, 4 │ │ │ │ addeq lr, r3, #2048 @ 0x800 │ │ │ │ ldrsbcc pc, [r4], #130 @ 0x82 @ │ │ │ │ andls r9, r0, #126976 @ 0x1f000 │ │ │ │ ldmvs ip, {r3, r4, r6, r9, sl, lr} │ │ │ │ tstcs sp, #3620864 @ 0x374000 │ │ │ │ blls 0x5261cc │ │ │ │ @@ -69727,15 +69727,15 @@ │ │ │ │ vpmax.s8 d15, d4, d7 │ │ │ │ svceq 0x0008ea13 │ │ │ │ b 0x288760 │ │ │ │ movwcs r0, #514 @ 0x202 │ │ │ │ ldrbmi r9, [r8], -r0, lsl #4 │ │ │ │ @ instruction: 0xf7fa4652 │ │ │ │ @ instruction: 0xe7e9fefb │ │ │ │ - sbcsvs pc, r0, #77594624 @ 0x4a00000 │ │ │ │ + subsvs pc, r0, #77594624 @ 0x4a00000 │ │ │ │ eorseq pc, r2, #192, 4 │ │ │ │ addeq lr, r3, #2048 @ 0x800 │ │ │ │ @ instruction: 0xf8d24658 │ │ │ │ bls 0x860718 │ │ │ │ bls 0x838bd0 │ │ │ │ ldmvs ip, {r9, ip, pc} │ │ │ │ tstcs sp, #3620864 @ 0x374000 │ │ │ │ @@ -69757,19 +69757,19 @@ │ │ │ │ eorcs sl, r8, r8, lsl #26 │ │ │ │ movwlt pc, #11008 @ 0x2b00 @ │ │ │ │ andscc pc, ip, #9633792 @ 0x930000 │ │ │ │ movweq pc, #28675 @ 0x7003 @ │ │ │ │ andle r2, ip, r1, lsl #22 │ │ │ │ mulle sl, ip, r7 │ │ │ │ @ instruction: 0xf6492000 │ │ │ │ - vmla.f d21, d0, d0[0] │ │ │ │ + vmla.f d20, d16, d0[0] │ │ │ │ blmi 0xff0d48e8 │ │ │ │ vhadd.s8 d25, d1, d0 │ │ │ │ @ instruction: 0xf1f53291 │ │ │ │ - andcc pc, r1, #10682368 @ 0xa30000 │ │ │ │ + andcc pc, r1, #6750208 @ 0x670000 │ │ │ │ @ instruction: 0xd1e74291 │ │ │ │ stmdavc fp!, {r0, r2, r3, r5, r6, r7, sl, sp, lr, pc} │ │ │ │ @ instruction: 0xf43e4598 │ │ │ │ bl 0x300108 │ │ │ │ vcgt.s8 d16, d21, d3 │ │ │ │ tstcs r0, r4, lsr r2 │ │ │ │ ldrt r5, [r1], #153 @ 0x99 │ │ │ │ @@ -69824,30 +69824,30 @@ │ │ │ │ @ instruction: 0xf57f712b │ │ │ │ movwcs sl, #2402 @ 0x962 │ │ │ │ strtmi r9, [r9], -sl, lsl #20 │ │ │ │ movwls r4, #1624 @ 0x658 │ │ │ │ mrc2 7, 1, pc, cr12, cr10, {7} │ │ │ │ ldmdblt r9, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0x46394610 │ │ │ │ - @ instruction: 0xff2cf10f │ │ │ │ + cdp2 1, 15, cr15, cr0, cr15, {0} │ │ │ │ @ instruction: 0xf43e2800 │ │ │ │ @ instruction: 0xf10facd7 │ │ │ │ - pkhtbmi pc, r0, r1, asr #28 @ │ │ │ │ + pkhbtmi pc, r0, r5, lsl #28 @ │ │ │ │ @ instruction: 0xf43e2800 │ │ │ │ @ instruction: 0x4603acd1 │ │ │ │ tstcs r1, r4, lsl #4 │ │ │ │ - rscsvs pc, ip, r9, asr #12 │ │ │ │ + rsbsvs pc, ip, r9, asr #12 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ - blx 0x1f10e5e │ │ │ │ + blx 0xf10e5e │ │ │ │ strbmi r2, [r1], -r0, lsl #4 │ │ │ │ @ instruction: 0xf7fc4658 │ │ │ │ strbmi pc, [r1], -pc, ror #31 @ │ │ │ │ vhadd.s8 d18, d0, d10 │ │ │ │ - @ instruction: 0x4640f877 │ │ │ │ - cdp2 1, 3, cr15, cr10, cr15, {0} │ │ │ │ + @ instruction: 0x4640f837 │ │ │ │ + ldc2l 1, cr15, [lr, #60]! @ 0x3c │ │ │ │ ldclt 7, cr15, [sl], #1016 @ 0x3f8 │ │ │ │ blx 0x1e12566 │ │ │ │ @ instruction: 0xf7fe4603 │ │ │ │ ldmdavc r3!, {r3, r5, r8, sl, fp, ip, sp, pc} │ │ │ │ blx 0xa72614 │ │ │ │ @ instruction: 0xf018f803 │ │ │ │ @ instruction: 0xf0400f01 │ │ │ │ @@ -69890,30 +69890,30 @@ │ │ │ │ andeq r4, r5, r3, lsl #14 │ │ │ │ andeq r4, r5, r9, lsr #6 │ │ │ │ andeq r4, r5, r9, lsr #6 │ │ │ │ andeq r4, r5, r9, lsr #23 │ │ │ │ andeq r4, r5, r3, lsl #14 │ │ │ │ andeq r4, r5, r7, lsl r8 │ │ │ │ @ instruction: 0x46394630 │ │ │ │ - cdp2 1, 10, cr15, cr8, cr15, {0} │ │ │ │ + cdp2 1, 6, cr15, cr12, cr15, {0} │ │ │ │ @ instruction: 0xf43e2800 │ │ │ │ @ instruction: 0xf10fac6e │ │ │ │ - strmi pc, [r0], sp, asr #27 │ │ │ │ + pkhbtmi pc, r0, r1, lsl #27 @ │ │ │ │ @ instruction: 0xf43e2800 │ │ │ │ strmi sl, [r3], -r8, ror #24 │ │ │ │ tstcs r1, sp, lsl r2 │ │ │ │ - andvc pc, r4, r9, asr #12 │ │ │ │ + addvs pc, r4, r9, asr #12 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ - blx 0xffe10f64 │ │ │ │ + blx 0xfee10f64 │ │ │ │ strbmi r2, [r1], -r0, lsl #4 │ │ │ │ @ instruction: 0xf7fc4658 │ │ │ │ strbmi pc, [r1], -fp, ror #30 @ │ │ │ │ vhadd.s d2, d15, d10 │ │ │ │ - @ instruction: 0x4640fff3 │ │ │ │ - ldc2 1, cr15, [r6, #60]! @ 0x3c │ │ │ │ + @ instruction: 0x4640ffb3 │ │ │ │ + ldc2l 1, cr15, [sl, #-60]! @ 0xffffffc4 │ │ │ │ mrrclt 7, 15, pc, r1, cr14 @ │ │ │ │ movwls r2, #768 @ 0x300 │ │ │ │ ldrbmi r4, [r8], -r1, lsr #12 │ │ │ │ ldrsbtcs pc, [r0], -fp @ │ │ │ │ stc2 7, cr15, [sl, #1000] @ 0x3e8 │ │ │ │ ldrtmi lr, [r1], -sp, lsr #11 │ │ │ │ ldrbmi r2, [r8], -r1, lsl #4 │ │ │ │ @@ -69929,49 +69929,49 @@ │ │ │ │ stmdalt r7!, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf0002a00 │ │ │ │ @ instruction: 0xf642826c │ │ │ │ vaddhn.i16 d17, q0, q0 │ │ │ │ bvs 0x89d930 │ │ │ │ stmdblt ip, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf6492000 │ │ │ │ - vmla.f d21, d0, d0[0] │ │ │ │ + vmla.f d20, d16, d0[0] │ │ │ │ blmi 0x614b98 │ │ │ │ @ instruction: 0xf6419000 │ │ │ │ @ instruction: 0xf1f40202 │ │ │ │ - @ instruction: 0xf8dbff4b │ │ │ │ + @ instruction: 0xf8dbff0f │ │ │ │ vhadd.s8 , , q6 │ │ │ │ vsubl.s8 q9, d14, d2 │ │ │ │ ldcne 2, cr3, [r8, #-416] @ 0xfffffe60 │ │ │ │ subeq pc, ip, fp, asr #17 │ │ │ │ blls 0x2ac76c │ │ │ │ @ instruction: 0xf64a781b │ │ │ │ - vrshr.s64 q11, q0, #64 │ │ │ │ + vmov.i32 q11, #0 @ 0x00000000 │ │ │ │ stcls 2, cr0, [pc], #-200 @ 0x54648 │ │ │ │ addeq lr, r3, #2048 @ 0x800 │ │ │ │ strls r9, [r0, #-3359] @ 0xfffff2e1 │ │ │ │ ldrsbeq pc, [r4], #130 @ 0x82 @ │ │ │ │ tstcs sp, #3620864 @ 0x374000 │ │ │ │ subsle r2, r4, r0, lsl #24 │ │ │ │ ldrbmi r6, [r8], -r4, asr #17 │ │ │ │ str r4, [lr], -r0, lsr #15 │ │ │ │ @ instruction: 0xf7ff4611 │ │ │ │ @ instruction: 0xf8ddb920 │ │ │ │ @ instruction: 0xf7fe8054 │ │ │ │ svclt 0x0000bde1 │ │ │ │ - eorseq ip, r2, r4, ror #5 │ │ │ │ - eorseq ip, r2, r4, lsr #5 │ │ │ │ + eorseq ip, r2, r4, ror #4 │ │ │ │ + eorseq ip, r2, r4, lsr #4 │ │ │ │ vld1.64 {d0}, [r0 :64], r0 │ │ │ │ andeq r0, r0, r0 │ │ │ │ ldrdcc pc, [ip], #-139 @ 0xffffff75 │ │ │ │ rsbsmi pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ rsbcc pc, r8, #-536870900 @ 0xe000000c │ │ │ │ @ instruction: 0xf8cb1d18 │ │ │ │ andsvs r0, sl, ip, asr #32 │ │ │ │ ldmdavc fp, {r0, r3, r8, r9, fp, ip, pc} │ │ │ │ - sbcsvs pc, r0, #77594624 @ 0x4a00000 │ │ │ │ + subsvs pc, r0, #77594624 @ 0x4a00000 │ │ │ │ eorseq pc, r2, #192, 4 │ │ │ │ strtvs lr, [lr], #-2525 @ 0xfffff623 │ │ │ │ addeq lr, r3, #2048 @ 0x800 │ │ │ │ strls r9, [r0, #-3359] @ 0xfffff2e1 │ │ │ │ ldrsbeq pc, [r4], #130 @ 0x82 @ │ │ │ │ tstcs sp, #3620864 @ 0x374000 │ │ │ │ @ instruction: 0xf0002c00 │ │ │ │ @@ -69983,41 +69983,41 @@ │ │ │ │ bl 0x31cb9c │ │ │ │ addspl r0, r9, r3, lsl #7 │ │ │ │ svclt 0x00fff7fe │ │ │ │ ldrbmi r4, [r8], -r9, lsr #12 │ │ │ │ @ instruction: 0xf8e2f7f5 │ │ │ │ svclt 0x00ecf7fe │ │ │ │ @ instruction: 0xf64a2100 │ │ │ │ - vrshr.s64 q11, q0, #64 │ │ │ │ + vmov.i32 q11, #0 @ 0x00000000 │ │ │ │ bl 0xd5084 │ │ │ │ stcls 2, cr0, [sp], #-524 @ 0xfffffdf4 │ │ │ │ ldrsbeq pc, [r4], #130 @ 0x82 @ │ │ │ │ bgt 0xb7f03c │ │ │ │ stccs 5, cr9, [r0], {-0} │ │ │ │ stmvs r4, {r1, r3, r5, r7, r8, ip, lr, pc} │ │ │ │ sbfxmi r4, r8, #12, #1 │ │ │ │ mcrne 5, 6, lr, cr10, cr9, {5} │ │ │ │ blls 0x2a6040 │ │ │ │ ldmvc fp, {r0, r2, r3, r5, fp, sp, pc}^ │ │ │ │ ldmdage sp, {r0, ip, pc} │ │ │ │ ldrbmi r9, [r8], -r0 │ │ │ │ mcr2 7, 4, pc, cr0, cr8, {7} @ │ │ │ │ @ instruction: 0xf64ae5ad │ │ │ │ - vrshr.s64 q11, q0, #64 │ │ │ │ + vmov.i32 q11, #0 @ 0x00000000 │ │ │ │ stcls 2, cr0, [pc], #-200 @ 0x54730 │ │ │ │ addeq lr, r3, #2048 @ 0x800 │ │ │ │ ldmib sp, {r0, r1, r2, r3, r4, r9, sl, fp, ip, pc}^ │ │ │ │ stmib sp, {r0, r2, r3, r4, r8, sl, ip, sp}^ │ │ │ │ @ instruction: 0xf8d25600 │ │ │ │ bls 0x854b5c │ │ │ │ @ instruction: 0xf0002c00 │ │ │ │ stmiavs r4, {r1, r5, r8, pc}^ │ │ │ │ sbfxmi r4, r8, #12, #1 │ │ │ │ @ instruction: 0xf64ae597 │ │ │ │ - vrshr.s64 q11, q0, #64 │ │ │ │ + vmov.i32 q11, #0 @ 0x00000000 │ │ │ │ bl 0xd50ec │ │ │ │ ldrbmi r0, [r8], -r3, lsl #5 │ │ │ │ ldrsbcc pc, [r4], #130 @ 0x82 @ │ │ │ │ ldmib sp, {r2, r3, r4, r7, fp, sp, lr}^ │ │ │ │ @ instruction: 0x47a0231d │ │ │ │ blls 0xccde5c │ │ │ │ bls 0x8e619c │ │ │ │ @@ -70066,15 +70066,15 @@ │ │ │ │ blls 0xc394f4 │ │ │ │ svclt 0x00183b00 │ │ │ │ movwls r2, #4865 @ 0x1301 │ │ │ │ movwls r9, #11040 @ 0x2b20 │ │ │ │ movwls r9, #2847 @ 0xb1f │ │ │ │ tstcs sp, #3620864 @ 0x374000 │ │ │ │ blx 0x18128e2 │ │ │ │ - bicsvs pc, r0, #77594624 @ 0x4a00000 │ │ │ │ + cmppvs r0, #77594624 @ p-variant is OBSOLETE @ 0x4a00000 │ │ │ │ teqpeq r2, #192, 4 @ p-variant is OBSOLETE │ │ │ │ strtmi r4, [r2], -r3, lsl #8 │ │ │ │ @ instruction: 0xf8934658 │ │ │ │ @ instruction: 0xf7f913d8 │ │ │ │ ldr pc, [r8, #-3283] @ 0xfffff32d │ │ │ │ @ instruction: 0x46589b31 │ │ │ │ blcc 0x7ada8 │ │ │ │ @@ -70110,15 +70110,15 @@ │ │ │ │ @ instruction: 0xf8dbaf52 │ │ │ │ strmi r1, [r8], -r8, asr #32 │ │ │ │ @ instruction: 0xf642b129 │ │ │ │ vsubw.s8 , q0, d0 │ │ │ │ bvs 0x65d804 │ │ │ │ @ instruction: 0xf8db4408 │ │ │ │ bne 0x14dcae0 │ │ │ │ - @ instruction: 0xf968f10a │ │ │ │ + @ instruction: 0xf92cf10a │ │ │ │ @ instruction: 0x3012e9db │ │ │ │ @ instruction: 0xf7fe1ac0 │ │ │ │ strtmi fp, [r1], -r5, lsl #31 │ │ │ │ @ instruction: 0xf7f44658 │ │ │ │ strb pc, [pc, #-4053] @ 0x539f3 @ │ │ │ │ adcmi r7, r3, #2818048 @ 0x2b0000 │ │ │ │ stcge 4, cr15, [r2, #252]! @ 0xfc │ │ │ │ @@ -70137,15 +70137,15 @@ │ │ │ │ ldrtmi lr, [r1], -pc, ror #8 │ │ │ │ ldrbmi r2, [r8], -r1, lsl #4 │ │ │ │ @ instruction: 0xf866f7f5 │ │ │ │ mcrcs 5, 0, lr, cr0, cr10, {6} │ │ │ │ mrcge 4, 6, APSR_nzcv, cr13, cr15, {1} │ │ │ │ ldrbmi r6, [r8], -r4, lsl #18 │ │ │ │ ldr r4, [r6], #1952 @ 0x7a0 │ │ │ │ - sbcsvs pc, r0, #77594624 @ 0x4a00000 │ │ │ │ + subsvs pc, r0, #77594624 @ 0x4a00000 │ │ │ │ eorseq pc, r2, #192, 4 │ │ │ │ addeq lr, r3, #2048 @ 0x800 │ │ │ │ ldrsbcc pc, [r4], #130 @ 0x82 @ │ │ │ │ str r9, [r6], #2593 @ 0xa21 │ │ │ │ ldrbmi r9, [r1], -r0, lsl #6 │ │ │ │ @ instruction: 0x46584613 │ │ │ │ @ instruction: 0xf7f6462a │ │ │ │ @@ -70201,96 +70201,96 @@ │ │ │ │ stmdbne r1, {r0, r2, r4, r6, r7, r8, r9, fp, ip, sp, pc}^ │ │ │ │ b 0x1122f0c │ │ │ │ @ instruction: 0xf8db4301 │ │ │ │ b 0x1118c40 │ │ │ │ andscs r3, r0, #134217728 @ 0x8000000 │ │ │ │ bicne lr, r0, #274432 @ 0x43000 │ │ │ │ andcs lr, r0, r2, ror #9 │ │ │ │ - cmpppl r0, r9, asr #12 @ p-variant is OBSOLETE │ │ │ │ + bicmi pc, r0, r9, asr #12 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ andls r4, r0, r8, lsr fp │ │ │ │ rsbmi pc, ip, #268435460 @ 0x10000004 │ │ │ │ - stc2 1, cr15, [sl, #-976]! @ 0xfffffc30 │ │ │ │ + stc2l 1, cr15, [lr], #976 @ 0x3d0 │ │ │ │ @ instruction: 0xf6492000 │ │ │ │ - vmla.f d21, d0, d0[0] │ │ │ │ + vmla.f d20, d16, d0[0] │ │ │ │ blmi 0xd54ff0 │ │ │ │ @ instruction: 0xf6419000 │ │ │ │ @ instruction: 0xf1f40256 │ │ │ │ - vmls.f32 d31, d1, d15 │ │ │ │ - @ instruction: 0xf649f957 │ │ │ │ - vmla.f d21, d0, d0[0] │ │ │ │ + sha1m.32 , , │ │ │ │ + @ instruction: 0xf649f917 │ │ │ │ + vmla.f d20, d16, d0[0] │ │ │ │ @ instruction: 0xf649012d │ │ │ │ - vmov.i32 , #4 @ 0x00000004 │ │ │ │ + vshr.s64 q11, q2, #64 │ │ │ │ blmi 0xb94c10 │ │ │ │ eorcc pc, r5, #68157440 @ 0x4100000 │ │ │ │ - @ instruction: 0xfffcf22b │ │ │ │ + @ instruction: 0xffbcf22b │ │ │ │ ldrbmi r9, [r8], -r9, lsl #22 │ │ │ │ @ instruction: 0xf7f46999 │ │ │ │ @ instruction: 0xf649ff01 │ │ │ │ - vmla.f d21, d0, d0[0] │ │ │ │ + vmla.f d20, d16, d0[0] │ │ │ │ @ instruction: 0xf649012d │ │ │ │ - vmvn.i32 , #0 @ 0x00000000 │ │ │ │ + vshr.s64 q11, q8, #64 │ │ │ │ blmi 0x994c34 │ │ │ │ rscscc pc, sp, #268435460 @ 0x10000004 │ │ │ │ - @ instruction: 0xffeaf22b │ │ │ │ - cmpppl r0, r9, asr #12 @ p-variant is OBSOLETE │ │ │ │ + @ instruction: 0xffaaf22b │ │ │ │ + bicmi pc, r0, r9, asr #12 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - addvc pc, r4, r9, asr #12 │ │ │ │ + andvc pc, r4, r9, asr #12 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ @ instruction: 0xf6414b1d │ │ │ │ vhsub.s32 , , │ │ │ │ - movwcs pc, #20445 @ 0x4fdd @ │ │ │ │ + movwcs pc, #20381 @ 0x4f9d @ │ │ │ │ subcc pc, ip, fp, asr #17 │ │ │ │ mrcle 0, 7, r6, cr15, cr2, {0} │ │ │ │ - cmpppl r0, r9, asr #12 @ p-variant is OBSOLETE │ │ │ │ + bicmi pc, r0, r9, asr #12 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - subsvc pc, r4, r9, asr #12 │ │ │ │ + sbcsvs pc, r4, r9, asr #12 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ vpadd.i8 d20, d1, d6 │ │ │ │ vqsub.s32 d6, d11, d30 │ │ │ │ - andcs pc, r0, fp, asr #31 │ │ │ │ - cmpppl r0, r9, asr #12 @ p-variant is OBSOLETE │ │ │ │ + andcs pc, r0, fp, lsl #31 │ │ │ │ + bicmi pc, r0, r9, asr #12 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ andls r4, r0, r2, lsl fp │ │ │ │ sbcspl pc, r7, #268435460 @ 0x10000004 │ │ │ │ - ldc2l 1, cr15, [r4], {244} @ 0xf4 │ │ │ │ + ldc2 1, cr15, [r8], {244} @ 0xf4 │ │ │ │ @ instruction: 0xf6492000 │ │ │ │ - vmla.f d21, d0, d0[0] │ │ │ │ + vmla.f d20, d16, d0[0] │ │ │ │ blmi 0x39509c │ │ │ │ vhadd.s8 d25, d1, d0 │ │ │ │ @ instruction: 0xf1f45274 │ │ │ │ - andcs pc, r0, r9, asr #25 │ │ │ │ - cmpppl r0, r9, asr #12 @ p-variant is OBSOLETE │ │ │ │ + andcs pc, r0, sp, lsl #25 │ │ │ │ + bicmi pc, r0, r9, asr #12 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ andls r4, r0, r8, lsl #22 │ │ │ │ rsccs pc, r6, #64, 12 @ 0x4000000 │ │ │ │ - ldc2 1, cr15, [lr], #976 @ 0x3d0 │ │ │ │ - mlaseq r2, r0, r2, ip │ │ │ │ - eorseq ip, r2, r4, lsr #5 │ │ │ │ - eorseq ip, r2, ip, ror #4 │ │ │ │ - eorseq ip, r2, ip, ror r2 │ │ │ │ + stc2 1, cr15, [r2], {244} @ 0xf4 │ │ │ │ + eorseq ip, r2, r0, lsl r2 │ │ │ │ + eorseq ip, r2, r4, lsr #4 │ │ │ │ + eorseq ip, r2, ip, ror #3 │ │ │ │ ldrshteq ip, [r2], -ip │ │ │ │ - ldrsbteq ip, [r2], -r0 │ │ │ │ - eorseq ip, r2, r8, asr r2 │ │ │ │ + eorseq ip, r2, ip, ror r2 │ │ │ │ + eorseq ip, r2, r0, asr r2 │ │ │ │ + ldrsbteq ip, [r2], -r8 │ │ │ │ svclt 0x00004770 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ strvc pc, [r9, #-1103] @ 0xfffffbb1 │ │ │ │ vmax.s8 d20, d0, d7 │ │ │ │ pkhtbmi r2, r8, sl, asr #32 │ │ │ │ - @ instruction: 0xff6cf1e5 │ │ │ │ + @ instruction: 0xff30f1e5 │ │ │ │ tstcs r0, sl, lsr #12 │ │ │ │ vmax.s8 d20, d15, d4 │ │ │ │ - @ instruction: 0xf8dfed42 │ │ │ │ + @ instruction: 0xf8dfed02 │ │ │ │ andcs lr, r6, #224, 4 │ │ │ │ @ instruction: 0xf8c42301 │ │ │ │ - vrhadd.s8 d21, d10, d4 │ │ │ │ - vabal.s8 q8, d0, d0 │ │ │ │ + @ instruction: 0xf6495104 │ │ │ │ + vabal.s8 , d16, d0 │ │ │ │ @ instruction: 0xf8c4052d │ │ │ │ ldm lr, {r2, r7, sp} │ │ │ │ @ instruction: 0xf8c40003 │ │ │ │ andcs r2, r2, #52, 2 │ │ │ │ andeq lr, r3, r4, lsl #17 │ │ │ │ stmibvc r6, {r0, r1, r2, r3, r6, sl, ip, sp, lr, pc}^ │ │ │ │ cmpcs r4, r4, lsr r0 │ │ │ │ @@ -70347,91 +70347,91 @@ │ │ │ │ subcs ip, lr, #15728640 @ 0xf00000 │ │ │ │ muleq r3, ip, r8 │ │ │ │ andeq lr, r3, r6, lsl #17 │ │ │ │ msreq CPSR_f, lr, lsl #2 │ │ │ │ @ instruction: 0xf7bb4648 │ │ │ │ @ instruction: 0x462eea10 │ │ │ │ eorge pc, r2, #164, 16 @ 0xa40000 │ │ │ │ - bvc 0xfeb9268c │ │ │ │ + bvc 0xb9268c │ │ │ │ beq 0xbd186c │ │ │ │ strvc lr, [pc, -r4, asr #19] │ │ │ │ subhi pc, r8, r4, asr #17 │ │ │ │ vhadd.s16 d30, d0, d3 │ │ │ │ - andcc pc, r1, r5, lsl #19 │ │ │ │ + andcc pc, r1, r5, asr #18 │ │ │ │ ldrbmi r4, [r1], -r6, lsl #8 │ │ │ │ vmin.s8 d20, d15, d16 │ │ │ │ - @ instruction: 0x4603fdb7 │ │ │ │ + @ instruction: 0x4603fd77 │ │ │ │ blcs 0x6664c │ │ │ │ bl 0xfea0955c │ │ │ │ @ instruction: 0xf6490609 │ │ │ │ - @ instruction: 0xf2c07ab4 │ │ │ │ + vmvn.i16 d23, #1024 @ 0x0400 │ │ │ │ strbvs r0, [r6, sp, lsr #20]! │ │ │ │ addvc pc, r8, r4, asr #17 │ │ │ │ @ instruction: 0xf8c4462e │ │ │ │ mul r3, r0, r0 │ │ │ │ - @ instruction: 0xf96cf250 │ │ │ │ + @ instruction: 0xf92cf250 │ │ │ │ strmi r3, [r6], #-1 │ │ │ │ @ instruction: 0x46304651 │ │ │ │ - ldc2 2, cr15, [lr, #316] @ 0x13c │ │ │ │ + ldc2l 2, cr15, [lr, #-316] @ 0xfffffec4 │ │ │ │ ldrtmi r4, [r0], -r3, lsl #12 │ │ │ │ mvnsle r2, r0, lsl #22 │ │ │ │ streq lr, [r9], -r6, lsr #23 │ │ │ │ - bvc 0xff0926ec │ │ │ │ + bvc 0x10926ec │ │ │ │ beq 0xbd18cc │ │ │ │ adcvs pc, r4, r4, asr #17 │ │ │ │ and r4, r3, lr, lsr #12 │ │ │ │ - @ instruction: 0xf956f250 │ │ │ │ + @ instruction: 0xf916f250 │ │ │ │ strmi r3, [r6], #-1 │ │ │ │ @ instruction: 0x46304651 │ │ │ │ - stc2 2, cr15, [r8, #316] @ 0x13c │ │ │ │ + stc2l 2, cr15, [r8, #-316] @ 0xfffffec4 │ │ │ │ ldrtmi r4, [r0], -r3, lsl #12 │ │ │ │ mvnsle r2, r0, lsl #22 │ │ │ │ streq lr, [r9], -r6, lsr #23 │ │ │ │ - bvc 0xff492718 │ │ │ │ + bvc 0x1492718 │ │ │ │ beq 0xbd18f8 │ │ │ │ sbcvs pc, ip, r4, asr #17 │ │ │ │ and r4, r3, lr, lsr #12 │ │ │ │ - @ instruction: 0xf940f250 │ │ │ │ + @ instruction: 0xf900f250 │ │ │ │ strmi r3, [r6], #-1 │ │ │ │ @ instruction: 0x46304651 │ │ │ │ - ldc2l 2, cr15, [r2, #-316]! @ 0xfffffec4 │ │ │ │ + ldc2 2, cr15, [r2, #-316]! @ 0xfffffec4 │ │ │ │ ldrtmi r4, [r0], -r3, lsl #12 │ │ │ │ mvnsle r2, r0, lsl #22 │ │ │ │ streq lr, [r9], -r6, lsr #23 │ │ │ │ @ instruction: 0xf8c42336 │ │ │ │ @ instruction: 0xf64960f4 │ │ │ │ - vmull.s , d16, d0[4] │ │ │ │ + vmull.s , d0, d0[4] │ │ │ │ strtmi r0, [lr], -sp, lsr #20 │ │ │ │ smlabtcc r8, r4, r8, pc @ │ │ │ │ vhadd.s16 d30, d0, d3 │ │ │ │ - andcc pc, r1, r7, lsr #18 │ │ │ │ + andcc pc, r1, r7, ror #17 │ │ │ │ ldrbmi r4, [r1], -r6, lsl #8 │ │ │ │ vmin.s8 d20, d15, d16 │ │ │ │ - @ instruction: 0x4603fd59 │ │ │ │ + @ instruction: 0x4603fd19 │ │ │ │ blcs 0x66708 │ │ │ │ bl 0xfea09618 │ │ │ │ @ instruction: 0xf6490609 │ │ │ │ - vmull.s , d16, d0[6] │ │ │ │ + vmull.s , d0, d0[6] │ │ │ │ @ instruction: 0xf8c40a2d │ │ │ │ @ instruction: 0x462e611c │ │ │ │ vhadd.s16 d30, d0, d3 │ │ │ │ - andcc pc, r1, r1, lsl r9 @ │ │ │ │ + ldrdcc pc, [r1], -r1 │ │ │ │ ldrbmi r4, [r1], -r6, lsl #8 │ │ │ │ vmin.s8 d20, d15, d16 │ │ │ │ - strmi pc, [r3], -r3, asr #26 │ │ │ │ + strmi pc, [r3], -r3, lsl #26 │ │ │ │ blcs 0x66734 │ │ │ │ bl 0xfea09644 │ │ │ │ @ instruction: 0xf8c40609 │ │ │ │ @ instruction: 0xf6496144 │ │ │ │ - @ instruction: 0xf2c076f0 │ │ │ │ + vmvn.i32 , #0 @ 0x00000000 │ │ │ │ and r0, r3, sp, lsr #12 │ │ │ │ - @ instruction: 0xf8fcf250 │ │ │ │ + @ instruction: 0xf8bcf250 │ │ │ │ strmi r3, [r5], #-1 │ │ │ │ @ instruction: 0x46284631 │ │ │ │ - stc2 2, cr15, [lr, #-316]! @ 0xfffffec4 │ │ │ │ + stc2l 2, cr15, [lr], #316 @ 0x13c │ │ │ │ strtmi r4, [r8], -r3, lsl #12 │ │ │ │ mvnsle r2, r0, lsl #22 │ │ │ │ @ instruction: 0xc094f8df │ │ │ │ strvc pc, [r9], -r4, lsl #10 │ │ │ │ movweq lr, #35591 @ 0x8b07 │ │ │ │ streq lr, [r9, #-2981] @ 0xfffff45b │ │ │ │ cdpeq 1, 3, cr15, cr0, cr12, {0} │ │ │ │ @@ -70463,16 +70463,16 @@ │ │ │ │ @ instruction: 0xf8c28240 │ │ │ │ @ instruction: 0xf8c340b8 │ │ │ │ stmib r2, {r2, r3, r4, r8, r9}^ │ │ │ │ stmib r3, {r4, r5, r8, r9, sl, sp, lr}^ │ │ │ │ pop {r3, r6, r7, r8, ip} │ │ │ │ @ instruction: 0xf7ff47f0 │ │ │ │ svclt 0x0000be79 │ │ │ │ - eorseq ip, r2, r0, lsl r3 │ │ │ │ - eorseq ip, r2, r8, lsl #7 │ │ │ │ + mlaseq r2, r0, r2, ip │ │ │ │ + eorseq ip, r2, r8, lsl #6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebac144 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ tstcs r1, ip, lsl #12 │ │ │ │ @ instruction: 0xf7fd9201 │ │ │ │ bls 0xd4bb4 │ │ │ │ @@ -73037,21 +73037,21 @@ │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ bl 0xedaa0 │ │ │ │ ldrtmi r0, [sl], #-776 @ 0xfffffcf8 │ │ │ │ stc2 7, cr15, [r8], {253} @ 0xfd │ │ │ │ andlt r4, r5, r0, asr #12 │ │ │ │ mvnsmi lr, #12386304 @ 0xbd0000 │ │ │ │ stmdalt r2!, {r0, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ - orrpl pc, r4, #76, 12 @ 0x4c00000 │ │ │ │ + movwpl pc, #17996 @ 0x464c @ │ │ │ │ teqpeq r2, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - @ instruction: 0x51a8f24a │ │ │ │ + msrpl R8_fiq, sl │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ vhadd.s8 d25, d0, d0 │ │ │ │ @ instruction: 0xf1f14297 │ │ │ │ - svclt 0x0000feff │ │ │ │ + svclt 0x0000fec3 │ │ │ │ umulleq r8, fp, sl, r8 │ │ │ │ addeq r8, fp, r2, asr r8 │ │ │ │ addeq r8, fp, r4, lsr r8 │ │ │ │ addeq r8, fp, r4, lsl r8 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ @@ -78523,20 +78523,20 @@ │ │ │ │ svcne 0x005cebbe │ │ │ │ ldrbtmi sp, [r3], -sp, asr #3 │ │ │ │ rsceq pc, r0, r0, asr #32 │ │ │ │ stmdbcs r0, {r0, r3, r6, r7, r8, r9, sl, sp, lr, pc} │ │ │ │ bcs 0x91058 │ │ │ │ @ instruction: 0xe7cfd0d2 │ │ │ │ @ instruction: 0xf64c2000 │ │ │ │ - vrsra.s64 d21, d8, #64 │ │ │ │ + vorr.i32 d21, #2048 @ 0x00000800 │ │ │ │ vcge.s8 d16, d10, d18 │ │ │ │ - vsra.s64 d21, d24, #64 │ │ │ │ + vbic.i32 d21, #8 @ 0x00000008 │ │ │ │ subcs r0, sp, #1073741835 @ 0x4000000b │ │ │ │ @ instruction: 0xf1ec9000 │ │ │ │ - svclt 0x0000fc25 │ │ │ │ + svclt 0x0000fbe9 │ │ │ │ umulleq r3, fp, r6, r2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebb3f48 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [r4], -r8, ror #31 │ │ │ │ movweq pc, #28705 @ 0x7021 @ │ │ │ │ rsceq pc, r0, r1 │ │ │ │ @@ -78571,20 +78571,20 @@ │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ mvneq pc, #67 @ 0x43 │ │ │ │ @ instruction: 0xf043e7f0 │ │ │ │ ldrmi r0, [r3], -r3, ror #5 │ │ │ │ stmiacc r0!, {r3, r6, r7, r8, r9, sl, sp, lr, pc} │ │ │ │ eorseq pc, pc, r0, lsr r0 @ │ │ │ │ strdcs sp, [r0], -r4 │ │ │ │ - @ instruction: 0x51b8f24a │ │ │ │ + teqppl r8, sl, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ @ instruction: 0xf44f4b02 │ │ │ │ andls r7, r0, r5, lsl #4 │ │ │ │ - blx 0xff2195aa │ │ │ │ - ldrhteq ip, [r2], -r0 │ │ │ │ + blx 0xfe3195aa │ │ │ │ + eorseq ip, r2, r0, lsr sp │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebb4004 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ addlt ip, r4, ip, asr #32 │ │ │ │ cdp 6, 1, cr4, cr13, cr12, {0} │ │ │ │ ldrbtmi r1, [ip], #3952 @ 0xf70 │ │ │ │ @@ -81629,31 +81629,31 @@ │ │ │ │ @ instruction: 0xf410d023 │ │ │ │ andsle r6, r3, r0, lsr #30 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfebb6fa0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ vhadd.s8 d18, d10, d0 │ │ │ │ - vsra.s64 d21, d24, #64 │ │ │ │ + vbic.i32 d21, #8 @ 0x00000008 │ │ │ │ blmi 0x3e0268 │ │ │ │ rscsne pc, r1, #64, 4 │ │ │ │ @ instruction: 0xf1e99000 │ │ │ │ - movwcs pc, #3043 @ 0xbe3 @ │ │ │ │ + movwcs pc, #2983 @ 0xba7 @ │ │ │ │ tstcs r0, r8, lsl r6 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf5b24770 │ │ │ │ rscsle r6, r5, r0, lsl #30 │ │ │ │ svcvs 0x0020f5b2 │ │ │ │ movwcs sp, #4574 @ 0x11de │ │ │ │ tstcs r0, r8, lsl r6 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x00004770 │ │ │ │ - ldrsbteq ip, [r2], -r0 │ │ │ │ + eorseq ip, r2, r0, asr sp │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ blmi 0xaf1868 │ │ │ │ cdp 0, 1, cr11, cr13, cr7, {4} │ │ │ │ ldrbtmi r5, [fp], #-3952 @ 0xfffff090 │ │ │ │ @@ -81758,23 +81758,23 @@ │ │ │ │ sbcle r0, r1, r0, lsl #30 │ │ │ │ andlt r4, r5, r0, asr #12 │ │ │ │ mvnsmi lr, #12386304 @ 0xbd0000 │ │ │ │ mcrrlt 7, 15, pc, r6, cr0 @ │ │ │ │ ldrtmi r4, [r9], -sl, asr #12 │ │ │ │ ldc2l 7, cr15, [r8, #988]! @ 0x3dc │ │ │ │ ldrb r9, [sp, r2, lsl #22] │ │ │ │ - @ instruction: 0x51b8f24a │ │ │ │ + teqppl r8, sl, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ @ instruction: 0xf44f4b05 │ │ │ │ strbmi r7, [r8], -r3, lsr #5 │ │ │ │ andls pc, r0, sp, asr #17 │ │ │ │ - blx 0xff81c76c │ │ │ │ + blx 0xfe91c76c │ │ │ │ addeq r0, fp, lr, asr r0 │ │ │ │ addeq pc, sl, ip, ror #31 │ │ │ │ - eorseq ip, r2, r8, ror #27 │ │ │ │ + eorseq ip, r2, r8, ror #26 │ │ │ │ addeq r0, fp, ip, lsl #1 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ ldrdgt pc, [r0, -pc] │ │ │ │ svcpl 0x0070ee1d │ │ │ │ @@ -81829,22 +81829,22 @@ │ │ │ │ svceq 0x0008f017 │ │ │ │ svclt 0x000c4631 │ │ │ │ andcs r2, r5, #805306368 @ 0x30000000 │ │ │ │ andlt r4, r2, r0, lsr r6 │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ stcllt 7, cr15, [sl, #-988]! @ 0xfffffc24 │ │ │ │ vhadd.s8 d18, d10, d0 │ │ │ │ - vsra.s64 d21, d24, #64 │ │ │ │ + vbic.i32 d21, #8 @ 0x00000008 │ │ │ │ blmi 0x1a0588 │ │ │ │ addsvc pc, r2, #1325400064 @ 0x4f000000 │ │ │ │ @ instruction: 0xf1e99000 │ │ │ │ - svclt 0x0000fa53 │ │ │ │ + svclt 0x0000fa17 │ │ │ │ addeq pc, sl, lr, lsr pc @ │ │ │ │ strdeq pc, [sl], r4 │ │ │ │ - eorseq ip, r2, r0, lsl #28 │ │ │ │ + eorseq ip, r2, r0, lsl #27 │ │ │ │ addeq pc, sl, r0, ror pc @ │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ streq pc, [r7, -r3] │ │ │ │ strmi fp, [r5], -r5, lsl #1 │ │ │ │ @@ -81926,24 +81926,24 @@ │ │ │ │ ldmibne r3, {r0, r8, sp} │ │ │ │ andhi pc, r0, sp, asr #17 │ │ │ │ @ instruction: 0xf7f4442a │ │ │ │ vmov.f32 d31, #-1.3125 @ 0xbfa80000 │ │ │ │ andcs r1, r3, #134217729 @ 0x8000001 │ │ │ │ ldr r7, [r7, r3, asr #1]! │ │ │ │ vhadd.s8 d18, d10, d0 │ │ │ │ - vsra.s64 d21, d24, #64 │ │ │ │ + vbic.i32 d21, #8 @ 0x00000008 │ │ │ │ blmi 0x22070c │ │ │ │ sbcvc pc, sl, #1325400064 @ 0x4f000000 │ │ │ │ @ instruction: 0xf1e99000 │ │ │ │ - svclt 0x0000f991 │ │ │ │ + svclt 0x0000f955 │ │ │ │ addeq pc, sl, r8, asr #28 │ │ │ │ addeq pc, sl, r0, lsr #28 │ │ │ │ addeq pc, sl, ip, asr #27 │ │ │ │ addeq pc, sl, sl, lsr sp @ │ │ │ │ - eorseq ip, r2, r8, lsl lr │ │ │ │ + mlaseq r2, r8, sp, ip │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ streq pc, [r7], #-3 │ │ │ │ stccs 0, cr11, [r2], {133} @ 0x85 │ │ │ │ @ instruction: 0x4615d974 │ │ │ │ @@ -82010,24 +82010,24 @@ │ │ │ │ ldrtmi r4, [r9], -sl, asr #12 │ │ │ │ @ instruction: 0xf7f99302 │ │ │ │ blls 0x11f7c4 │ │ │ │ ldrtmi lr, [r9], -lr, asr #15 │ │ │ │ @ instruction: 0xf7f99302 │ │ │ │ blls 0x11f8e0 │ │ │ │ vabd.s8 q15, q13, q4 │ │ │ │ - vsra.s64 d21, d24, #64 │ │ │ │ + vbic.i32 d21, #8 @ 0x00000008 │ │ │ │ blmi 0x22085c │ │ │ │ sbcsvc pc, pc, #1325400064 @ 0x4f000000 │ │ │ │ @ instruction: 0xf8cd4648 │ │ │ │ @ instruction: 0xf1e99000 │ │ │ │ - svclt 0x0000f8e7 │ │ │ │ + svclt 0x0000f8ab │ │ │ │ addeq pc, sl, r8, asr #25 │ │ │ │ addeq pc, sl, r0, lsr #25 │ │ │ │ addeq pc, sl, r4, lsr #24 │ │ │ │ - eorseq ip, r2, r0, lsr lr │ │ │ │ + ldrhteq ip, [r2], -r0 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ addlt r4, r9, pc, ror ip │ │ │ │ eorgt pc, r4, #14614528 @ 0xdf0000 │ │ │ │ svcvc 0x0070ee1d │ │ │ │ @@ -82151,15 +82151,15 @@ │ │ │ │ @ instruction: 0xf7f41a69 │ │ │ │ blmi 0x4a02dc │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ ldrmi r5, [lr], #-2299 @ 0xfffff705 │ │ │ │ @ instruction: 0x4631e7bb │ │ │ │ @ instruction: 0xf7f94630 │ │ │ │ @ instruction: 0xe79efc35 │ │ │ │ - ldc2 2, cr15, [r0], {85} @ 0x55 │ │ │ │ + blx 0xff49cf2e │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ addeq pc, sl, r4, lsl fp @ │ │ │ │ addeq pc, sl, lr, asr #21 │ │ │ │ addeq pc, sl, r0, asr #21 │ │ │ │ addeq pc, sl, r2, lsr #21 │ │ │ │ addeq pc, sl, r0, asr sl @ │ │ │ │ addeq pc, sl, sl, lsr sl @ │ │ │ │ @@ -82368,15 +82368,15 @@ │ │ │ │ ldmpl sl!, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ msreq CPSR_f, #1073741826 @ 0x40000002 │ │ │ │ strvs lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ strbmi r4, [sl], #-1043 @ 0xfffffbed │ │ │ │ blx 0xfe81e902 │ │ │ │ andhi pc, r3, r0, lsl #17 │ │ │ │ vaba.s16 d30, d21, d27 │ │ │ │ - svclt 0x0000fa5f │ │ │ │ + svclt 0x0000fa1f │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ addeq pc, sl, r4, lsr r8 @ │ │ │ │ ldrdeq pc, [sl], sl │ │ │ │ umulleq pc, sl, r0, r7 @ │ │ │ │ addeq pc, sl, r2, lsl #15 │ │ │ │ addeq pc, sl, r4, asr #14 │ │ │ │ addeq pc, sl, r0, lsr #14 │ │ │ │ @@ -82433,20 +82433,20 @@ │ │ │ │ ldmlt r8, {r0, r1, r2, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ stmdalt sl!, {r0, r1, r2, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfebb7c30 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ vhadd.s8 d18, d10, d0 │ │ │ │ - vsra.s64 d21, d24, #64 │ │ │ │ + vbic.i32 d21, #8 @ 0x00000008 │ │ │ │ blmi 0x120ef8 │ │ │ │ subvc pc, sl, #1325400064 @ 0x4f000000 │ │ │ │ @ instruction: 0xf1e89000 │ │ │ │ - svclt 0x0000fd9b │ │ │ │ - eorseq ip, r2, r8, asr #28 │ │ │ │ + svclt 0x0000fd5f │ │ │ │ + eorseq ip, r2, r8, asr #27 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ strmi fp, [pc], -r4, lsl #1 │ │ │ │ pkhbtmi r4, r1, sl, lsl #13 │ │ │ │ @ instruction: 0xf8dd9d0d │ │ │ │ @@ -82492,15 +82492,15 @@ │ │ │ │ strteq r6, [sp], #-2413 @ 0xfffff693 │ │ │ │ @ instruction: 0x4692d552 │ │ │ │ mrsls r2, R10_usr │ │ │ │ ldrmi r4, [r1], -r0, lsl #13 │ │ │ │ ldrmi r4, [fp], r0, ror #12 │ │ │ │ @ instruction: 0xf8b0f7fc │ │ │ │ andseq pc, r7, #0 │ │ │ │ - orrspl pc, r8, #76, 12 @ 0x4c00000 │ │ │ │ + tstppl r8, #76, 12 @ p-variant is OBSOLETE @ 0x4c00000 │ │ │ │ teqpeq r2, #192, 4 @ p-variant is OBSOLETE │ │ │ │ bl 0x132348 │ │ │ │ bvs 0xfe8e1940 │ │ │ │ rscvs pc, r0, pc, asr #12 │ │ │ │ rscsvc pc, pc, pc, asr #13 │ │ │ │ subne lr, r5, r0, lsl #20 │ │ │ │ ldrdcc pc, [r0], #131 @ 0x83 │ │ │ │ @@ -82648,20 +82648,20 @@ │ │ │ │ bllt 0x71ed68 │ │ │ │ bllt 0x49ed6c │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfebb7f8c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ vhadd.s8 d18, d10, d0 │ │ │ │ - vsra.s64 d21, d24, #64 │ │ │ │ + vbic.i32 d21, #8 @ 0x00000008 │ │ │ │ blmi 0x121254 │ │ │ │ subcc pc, r6, #64, 4 │ │ │ │ @ instruction: 0xf1e89000 │ │ │ │ - svclt 0x0000fbed │ │ │ │ - ldrhteq ip, [r2], -r8 │ │ │ │ + svclt 0x0000fbb1 │ │ │ │ + eorseq ip, r2, r8, lsr lr │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ strmi fp, [r2], r5, lsl #1 │ │ │ │ strvc lr, [lr], #-2525 @ 0xfffff623 │ │ │ │ movwcs lr, #10701 @ 0x29cd │ │ │ │ @@ -82858,15 +82858,15 @@ │ │ │ │ mcrlt 7, 5, pc, cr14, cr4, {7} @ │ │ │ │ pop {r0, r2, ip, sp, pc} │ │ │ │ @ instruction: 0xf7f44ff0 │ │ │ │ @ instruction: 0x4620b971 │ │ │ │ mrscs r2, R9_usr │ │ │ │ ldc2l 7, cr15, [r4, #1004] @ 0x3ec │ │ │ │ andseq pc, r7, #0 │ │ │ │ - orrspl pc, r8, #76, 12 @ 0x4c00000 │ │ │ │ + tstppl r8, #76, 12 @ p-variant is OBSOLETE @ 0x4c00000 │ │ │ │ teqpeq r2, #192, 4 @ p-variant is OBSOLETE │ │ │ │ orreq lr, r2, #3072 @ 0xc00 │ │ │ │ ldrdmi pc, [r0], #131 @ 0x83 │ │ │ │ bvs 0xfeb0de64 │ │ │ │ movtne lr, #2635 @ 0xa4b │ │ │ │ streq lr, [r5, #-2984] @ 0xfffff458 │ │ │ │ suble r2, r0, r0, lsl #20 │ │ │ │ @@ -82923,15 +82923,15 @@ │ │ │ │ stmdavs sp!, {r0, r2, r3, r4, r5, r6, sl, lr} │ │ │ │ and pc, r5, r4, asr r8 @ │ │ │ │ @ instruction: 0xf8de9d0f │ │ │ │ ldmdbvs r6!, {r2, r6, sp, lr}^ │ │ │ │ ldrble r0, [r4, #-1078] @ 0xfffffbca │ │ │ │ @ instruction: 0xf0054691 │ │ │ │ @ instruction: 0xf64c0217 │ │ │ │ - @ instruction: 0xf2c05c98 │ │ │ │ + vmov.i32 d21, #2303 @ 0x000008ff │ │ │ │ bl 0x3642b4 │ │ │ │ strmi r0, [r7], -r2, lsl #25 │ │ │ │ ldrdvs pc, [r0], #140 @ 0x8c │ │ │ │ @ instruction: 0xf8deb35e │ │ │ │ bls 0x3e129c │ │ │ │ subne lr, r5, #270336 @ 0x42000 │ │ │ │ streq lr, [lr, #-2977] @ 0xfffff45f │ │ │ │ @@ -83011,15 +83011,15 @@ │ │ │ │ andlt pc, r4, sp, asr #25 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ addeq lr, sl, r8, ror ip │ │ │ │ - eorseq ip, r2, r8, asr #29 │ │ │ │ + eorseq ip, r2, r8, asr #28 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebb8550 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ mrc 0, 0, ip, cr13, cr12, {2} │ │ │ │ addlt lr, r4, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @@ -83040,15 +83040,15 @@ │ │ │ │ andlt pc, r4, r9, lsl lr @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ addeq lr, sl, r4, lsl #24 │ │ │ │ - eorseq ip, r2, r8, asr #29 │ │ │ │ + eorseq ip, r2, r8, asr #28 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebb85c4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ mrc 0, 0, ip, cr13, cr12, {2} │ │ │ │ addlt lr, r4, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @@ -83069,15 +83069,15 @@ │ │ │ │ mrrc2 7, 15, pc, r8, cr15 @ │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ umulleq lr, sl, r0, fp │ │ │ │ - eorseq ip, r2, r8, lsr #30 │ │ │ │ + eorseq ip, r2, r8, lsr #29 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebb8638 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ mrc 0, 0, ip, cr13, cr12, {2} │ │ │ │ addlt lr, r4, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @@ -83098,15 +83098,15 @@ │ │ │ │ andlt pc, r4, r5, lsr #27 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ addeq lr, sl, ip, lsl fp │ │ │ │ - eorseq ip, r2, r8, lsr #30 │ │ │ │ + eorseq ip, r2, r8, lsr #29 │ │ │ │ cdp 5, 1, cr11, cr13, cr0, {0} │ │ │ │ @ instruction: 0xf8dfef70 │ │ │ │ ldrbtmi ip, [ip], #64 @ 0x40 │ │ │ │ ldrdgt pc, [r0], -ip │ │ │ │ andgt pc, ip, lr, asr r8 @ │ │ │ │ ldrdgt pc, [r4], #-140 @ 0xffffff74 │ │ │ │ @ instruction: 0xc014f8dc │ │ │ │ @@ -83118,15 +83118,15 @@ │ │ │ │ @ instruction: 0xf648b899 │ │ │ │ vmov.i32 d17, #511 @ 0x000001ff │ │ │ │ @ instruction: 0xf8cd0c05 │ │ │ │ @ instruction: 0xf85dc008 │ │ │ │ @ instruction: 0xf7ffeb04 │ │ │ │ svclt 0x0000ba45 │ │ │ │ @ instruction: 0x008aeab6 │ │ │ │ - eorseq ip, r2, r8, lsr #30 │ │ │ │ + eorseq ip, r2, r8, lsr #29 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebb86fc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ mrc 0, 0, ip, cr13, cr12, {2} │ │ │ │ addlt lr, r4, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @@ -83147,15 +83147,15 @@ │ │ │ │ blx 0xfef9f54a │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ addeq lr, sl, r8, asr sl │ │ │ │ - eorseq ip, r2, r8, lsl #31 │ │ │ │ + eorseq ip, r2, r8, lsl #30 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebb8770 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ mrc 0, 0, ip, cr13, cr12, {2} │ │ │ │ addlt lr, r4, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @@ -83176,15 +83176,15 @@ │ │ │ │ andlt pc, r4, r9, lsl #26 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ addeq lr, sl, r4, ror #19 │ │ │ │ - eorseq ip, r2, r8, lsl #31 │ │ │ │ + eorseq ip, r2, r8, lsl #30 │ │ │ │ cdp 5, 1, cr11, cr13, cr0, {0} │ │ │ │ @ instruction: 0xf8dfef70 │ │ │ │ ldrbtmi ip, [ip], #64 @ 0x40 │ │ │ │ ldrdgt pc, [r0], -ip │ │ │ │ andgt pc, ip, lr, asr r8 @ │ │ │ │ ldrdgt pc, [r4], #-140 @ 0xffffff74 │ │ │ │ @ instruction: 0xc014f8dc │ │ │ │ @@ -83196,15 +83196,15 @@ │ │ │ │ @ instruction: 0xf648bffd │ │ │ │ vmull.s8 , d16, d1 │ │ │ │ @ instruction: 0xf8cd0c05 │ │ │ │ @ instruction: 0xf85dc008 │ │ │ │ @ instruction: 0xf7ffeb04 │ │ │ │ svclt 0x0000b9a9 │ │ │ │ addeq lr, sl, lr, ror r9 │ │ │ │ - eorseq ip, r2, r8, lsl #31 │ │ │ │ + eorseq ip, r2, r8, lsl #30 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebb8834 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ mrc 0, 0, ip, cr13, cr12, {2} │ │ │ │ addlt lr, r4, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @@ -83225,15 +83225,15 @@ │ │ │ │ blx 0x89f682 │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ addeq lr, sl, r0, lsr #18 │ │ │ │ - eorseq ip, r2, r8, ror #31 │ │ │ │ + eorseq ip, r2, r8, ror #30 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebb88a8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ mrc 0, 0, ip, cr13, cr12, {2} │ │ │ │ addlt lr, r4, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @@ -83254,15 +83254,15 @@ │ │ │ │ stc2l 7, cr15, [ip], #-1020 @ 0xfffffc04 │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ addeq lr, sl, ip, lsr #17 │ │ │ │ - eorseq ip, r2, r8, ror #31 │ │ │ │ + eorseq ip, r2, r8, ror #30 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebb891c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ mrc 0, 0, ip, cr13, cr12, {2} │ │ │ │ addlt lr, r4, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @@ -83283,15 +83283,15 @@ │ │ │ │ blx 0xfeb9f768 │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ addeq lr, sl, r8, lsr r8 │ │ │ │ - eorseq sp, r2, r8, asr #32 │ │ │ │ + eorseq ip, r2, r8, asr #31 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebb8990 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ mrc 0, 0, ip, cr13, cr12, {2} │ │ │ │ addlt lr, r4, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @@ -83312,15 +83312,15 @@ │ │ │ │ blx 0xffe9f7de │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ addeq lr, sl, r4, asr #15 │ │ │ │ - eorseq sp, r2, r8, asr #32 │ │ │ │ + eorseq ip, r2, r8, asr #31 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebb8a04 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ mrc 0, 0, ip, cr13, cr12, {2} │ │ │ │ addlt lr, r4, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @@ -83341,15 +83341,15 @@ │ │ │ │ blx 0xe9f850 │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ addeq lr, sl, r0, asr r7 │ │ │ │ - eorseq sp, r2, r8, lsr #1 │ │ │ │ + eorseq sp, r2, r8, lsr #32 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebb8a78 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ mrc 0, 0, ip, cr13, cr12, {2} │ │ │ │ addlt lr, r4, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @@ -83370,15 +83370,15 @@ │ │ │ │ blx 0xfe19f8c6 │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ ldrdeq lr, [sl], ip │ │ │ │ - eorseq sp, r2, r8, lsr #1 │ │ │ │ + eorseq sp, r2, r8, lsr #32 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebb8aec │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ mrc 0, 0, ip, cr13, cr12, {2} │ │ │ │ addlt lr, r4, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @@ -83399,15 +83399,15 @@ │ │ │ │ @ instruction: 0xf9c4f7ff │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ addeq lr, sl, r8, ror #12 │ │ │ │ - eorseq sp, r2, r8, lsl #2 │ │ │ │ + eorseq sp, r2, r8, lsl #1 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebb8b60 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ mrc 0, 0, ip, cr13, cr12, {2} │ │ │ │ addlt lr, r4, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @@ -83428,15 +83428,15 @@ │ │ │ │ blx 0x49f9ae │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ strdeq lr, [sl], r4 │ │ │ │ - eorseq sp, r2, r8, lsl #2 │ │ │ │ + eorseq sp, r2, r8, lsl #1 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebb8bd4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ mrc 0, 0, ip, cr13, cr12, {2} │ │ │ │ addlt lr, r4, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @@ -83457,15 +83457,15 @@ │ │ │ │ @ instruction: 0xf950f7ff │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ addeq lr, sl, r0, lsl #11 │ │ │ │ - eorseq sp, r2, r8, ror #2 │ │ │ │ + eorseq sp, r2, r8, ror #1 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebb8c48 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ mrc 0, 0, ip, cr13, cr12, {2} │ │ │ │ addlt lr, r4, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @@ -83486,15 +83486,15 @@ │ │ │ │ blx 0xfe79fa94 │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ addeq lr, sl, ip, lsl #10 │ │ │ │ - eorseq sp, r2, r8, ror #2 │ │ │ │ + eorseq sp, r2, r8, ror #1 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebb8cbc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {3} │ │ │ │ addlt lr, r4, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @@ -83517,15 +83517,15 @@ │ │ │ │ ldrdlt pc, [r4], -r9 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ umulleq lr, sl, r8, r4 │ │ │ │ - eorseq sp, r2, r8, asr #3 │ │ │ │ + eorseq sp, r2, r8, asr #2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebb8d38 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {3} │ │ │ │ addlt lr, r4, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @@ -83548,15 +83548,15 @@ │ │ │ │ andlt pc, r4, r1, lsr #20 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ addeq lr, sl, ip, lsl r4 │ │ │ │ - eorseq sp, r2, r8, asr #3 │ │ │ │ + eorseq sp, r2, r8, asr #2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebb8db4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {3} │ │ │ │ addlt lr, r4, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @@ -83579,15 +83579,15 @@ │ │ │ │ andlt pc, r4, sp, asr r8 @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ addeq lr, sl, r0, lsr #7 │ │ │ │ - eorseq sp, r2, r8, lsr #4 │ │ │ │ + eorseq sp, r2, r8, lsr #3 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebb8e30 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {3} │ │ │ │ addlt lr, r4, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @@ -83610,15 +83610,15 @@ │ │ │ │ andlt pc, r4, r5, lsr #19 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ addeq lr, sl, r4, lsr #6 │ │ │ │ - eorseq sp, r2, r8, lsr #4 │ │ │ │ + eorseq sp, r2, r8, lsr #3 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebb8eac │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {3} │ │ │ │ addlt lr, r4, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @@ -83641,15 +83641,15 @@ │ │ │ │ andlt pc, r4, r1, ror #31 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ addeq lr, sl, r8, lsr #5 │ │ │ │ - eorseq sp, r2, r8, lsl #5 │ │ │ │ + eorseq sp, r2, r8, lsl #4 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebb8f28 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {3} │ │ │ │ addlt lr, r4, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @@ -83672,15 +83672,15 @@ │ │ │ │ andlt pc, r4, r9, lsr #18 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ addeq lr, sl, ip, lsr #4 │ │ │ │ - eorseq sp, r2, r8, lsl #5 │ │ │ │ + eorseq sp, r2, r8, lsl #4 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebb8fa4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {3} │ │ │ │ addlt lr, r4, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @@ -83703,15 +83703,15 @@ │ │ │ │ andlt pc, r4, r5, ror #30 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ @ instruction: 0x008ae1b0 │ │ │ │ - eorseq sp, r2, r8, ror #5 │ │ │ │ + eorseq sp, r2, r8, ror #4 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebb9020 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {3} │ │ │ │ addlt lr, r4, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @@ -83734,15 +83734,15 @@ │ │ │ │ andlt pc, r4, sp, lsr #17 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ addeq lr, sl, r4, lsr r1 │ │ │ │ - eorseq sp, r2, r8, ror #5 │ │ │ │ + eorseq sp, r2, r8, ror #4 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebb909c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {3} │ │ │ │ addlt lr, r4, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @@ -83765,15 +83765,15 @@ │ │ │ │ andlt pc, r4, r9, ror #29 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ strheq lr, [sl], r8 │ │ │ │ - eorseq sp, r2, r8, asr #6 │ │ │ │ + eorseq sp, r2, r8, asr #5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebb9118 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {3} │ │ │ │ addlt lr, r4, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @@ -83796,15 +83796,15 @@ │ │ │ │ andlt pc, r4, r1, lsr r8 @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ addeq lr, sl, ip, lsr r0 │ │ │ │ - eorseq sp, r2, r8, asr #6 │ │ │ │ + eorseq sp, r2, r8, asr #5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebb9194 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {3} │ │ │ │ addlt lr, r4, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @@ -83827,15 +83827,15 @@ │ │ │ │ andlt pc, r4, sp, ror #28 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ addeq sp, sl, r0, asr #31 │ │ │ │ - eorseq sp, r2, r8, lsr #7 │ │ │ │ + eorseq sp, r2, r8, lsr #6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebb9210 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {3} │ │ │ │ addlt lr, r4, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @@ -83858,15 +83858,15 @@ │ │ │ │ @ instruction: 0xb004ffb5 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ addeq sp, sl, r4, asr #30 │ │ │ │ - eorseq sp, r2, r8, lsr #7 │ │ │ │ + eorseq sp, r2, r8, lsr #6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebb928c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {3} │ │ │ │ addlt lr, r4, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @@ -83889,15 +83889,15 @@ │ │ │ │ strdlt pc, [r4], -r1 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ addeq sp, sl, r8, asr #29 │ │ │ │ - eorseq sp, r2, r8, lsl #8 │ │ │ │ + eorseq sp, r2, r8, lsl #7 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebb9308 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {3} │ │ │ │ addlt lr, r4, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @@ -83920,15 +83920,15 @@ │ │ │ │ andlt pc, r4, r9, lsr pc @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ addeq sp, sl, ip, asr #28 │ │ │ │ - eorseq sp, r2, r8, lsl #8 │ │ │ │ + eorseq sp, r2, r8, lsl #7 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebb9384 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {3} │ │ │ │ addlt lr, r4, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @@ -83951,15 +83951,15 @@ │ │ │ │ andlt pc, r4, r5, ror sp @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ ldrdeq sp, [sl], r0 │ │ │ │ - eorseq sp, r2, r8, ror #8 │ │ │ │ + eorseq sp, r2, r8, ror #7 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebb9400 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {3} │ │ │ │ addlt lr, r4, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @@ -83982,15 +83982,15 @@ │ │ │ │ @ instruction: 0xb004febd │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ addeq sp, sl, r4, asr sp │ │ │ │ - eorseq sp, r2, r8, ror #8 │ │ │ │ + eorseq sp, r2, r8, ror #7 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ cdp 13, 1, cr4, cr13, cr3, {1} │ │ │ │ addlt r4, r1, r0, ror pc │ │ │ │ stmdavs sp!, {r0, r2, r3, r4, r5, r6, sl, lr} │ │ │ │ @@ -84024,15 +84024,15 @@ │ │ │ │ blx 0x20202fa │ │ │ │ @ instruction: 0xf7ee4630 │ │ │ │ @ instruction: 0x4620fa95 │ │ │ │ pop {r0, ip, sp, pc} │ │ │ │ @ instruction: 0xf7ee4ff0 │ │ │ │ svclt 0x0000ba8f │ │ │ │ ldrdeq sp, [sl], r8 │ │ │ │ - eorseq sp, r2, r8, asr #9 │ │ │ │ + eorseq sp, r2, r8, asr #8 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ cdp 13, 1, cr4, cr13, cr3, {1} │ │ │ │ addlt r4, r1, r0, ror pc │ │ │ │ stmdavs sp!, {r0, r2, r3, r4, r5, r6, sl, lr} │ │ │ │ @@ -84066,15 +84066,15 @@ │ │ │ │ ldc2l 7, cr15, [r4], {254} @ 0xfe │ │ │ │ @ instruction: 0xf7ee4630 │ │ │ │ @ instruction: 0x4620fa93 │ │ │ │ pop {r0, ip, sp, pc} │ │ │ │ @ instruction: 0xf7ee4ff0 │ │ │ │ svclt 0x0000ba8d │ │ │ │ addeq sp, sl, r0, lsr ip │ │ │ │ - eorseq sp, r2, r8, asr #9 │ │ │ │ + eorseq sp, r2, r8, asr #8 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ ldrdgt pc, [r0], pc @ │ │ │ │ svcmi 0x0070ee1d │ │ │ │ ldrdls pc, [r0], -sp @ │ │ │ │ @@ -84103,15 +84103,15 @@ │ │ │ │ @ instruction: 0xf968f7fe │ │ │ │ @ instruction: 0x46504631 │ │ │ │ blx 0xa042e │ │ │ │ @ instruction: 0xf7ee4620 │ │ │ │ @ instruction: 0x4630fa97 │ │ │ │ @ instruction: 0x47f0e8bd │ │ │ │ blt 0xfe52040c │ │ │ │ - eorseq sp, r2, r8, asr #9 │ │ │ │ + eorseq sp, r2, r8, asr #8 │ │ │ │ addeq sp, sl, r4, lsl #23 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 0x11d91c │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b0f8cc │ │ │ │ ldcls 0, cr11, [r4], {137} @ 0x89 │ │ │ │ @@ -88647,15 +88647,15 @@ │ │ │ │ @ instruction: 0xb1a90101 │ │ │ │ andlt r2, r2, r0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldcllt 12, cr0, [r0, #-0] │ │ │ │ andeq pc, pc, r5 │ │ │ │ movwcs lr, #2509 @ 0x9cd │ │ │ │ - @ instruction: 0xf856f210 │ │ │ │ + @ instruction: 0xf81af210 │ │ │ │ andsne lr, r5, r0, lsl #22 │ │ │ │ movwcs lr, #2525 @ 0x9dd │ │ │ │ stmdble fp, {r2, fp, sp} │ │ │ │ mvnle r2, r0, lsl #22 │ │ │ │ stmiale r7!, {r0, r1, r2, r5, r8, sl, fp, sp}^ │ │ │ │ ldrtmi r2, [r0], -r3, lsl #2 │ │ │ │ ldc2l 0, cr15, [r4], #-16 │ │ │ │ @@ -89135,20 +89135,20 @@ │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfebbe4e8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ vhadd.s8 d18, d13, d0 │ │ │ │ - vsubw.s8 , q0, d24 │ │ │ │ + vsubw.s8 q10, q8, d24 │ │ │ │ vcge.s8 d16, d10, d18 │ │ │ │ - vmla.f d21, d16, d0[3] │ │ │ │ + vmla.f d21, d0, d0[3] │ │ │ │ andls r0, r0, sp, lsr #2 │ │ │ │ adcne pc, r9, #64, 4 │ │ │ │ - @ instruction: 0xf93cf1e2 │ │ │ │ + @ instruction: 0xf900f1e2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebbe514 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x460c0ff0 │ │ │ │ ldrmi fp, [r1], -r2, lsl #1 │ │ │ │ andsle r2, r4, r1, lsl #16 │ │ │ │ andle r2, ip, r2, lsl #16 │ │ │ │ @@ -89166,20 +89166,20 @@ │ │ │ │ stc2l 7, cr15, [r8, #-956]! @ 0xfffffc44 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ vhadd.s8 d18, d10, d0 │ │ │ │ - vmla.f d21, d16, d0[3] │ │ │ │ + vmla.f d21, d0, d0[3] │ │ │ │ blmi 0x12782c │ │ │ │ sbcsvc pc, lr, #1325400064 @ 0x4f000000 │ │ │ │ @ instruction: 0xf1e29000 │ │ │ │ - svclt 0x0000f901 │ │ │ │ - eorseq sp, r2, r4, lsr r5 │ │ │ │ + svclt 0x0000f8c5 │ │ │ │ + ldrhteq sp, [r2], -r4 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebbe590 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ stmdacs r3, {r2, r3, r9, sl, lr} │ │ │ │ ldm pc, {r3, r4, r5, fp, ip, lr, pc}^ @ │ │ │ │ stmdbne r8!, {ip, sp, lr, pc} │ │ │ │ @@ -89207,20 +89207,20 @@ │ │ │ │ @ instruction: 0xf04fffd5 │ │ │ │ @ instruction: 0xf04f3201 │ │ │ │ strtmi r3, [r1], -r1, lsl #6 │ │ │ │ andlt r4, r2, r0, lsr #12 │ │ │ │ @ instruction: 0x4010e8bd │ │ │ │ ldmlt sl, {r1, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ vhadd.s8 d18, d10, d0 │ │ │ │ - vmla.f d21, d16, d0[3] │ │ │ │ + vmla.f d21, d0, d0[3] │ │ │ │ blmi 0x1278d0 │ │ │ │ rscvc pc, r9, #1325400064 @ 0x4f000000 │ │ │ │ @ instruction: 0xf1e29000 │ │ │ │ - svclt 0x0000f8af │ │ │ │ - eorseq sp, r2, r4, asr #10 │ │ │ │ + svclt 0x0000f873 │ │ │ │ + eorseq sp, r2, r4, asr #9 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ ldrmi fp, [ip], -r5, lsl #1 │ │ │ │ strmi r4, [sl], r6, lsl #12 │ │ │ │ ldmib sp, {r4, r7, r9, sl, lr}^ │ │ │ │ @@ -89299,15 +89299,15 @@ │ │ │ │ ldrmi r4, [sl], -r0, lsr #12 │ │ │ │ blx 0xfe72556e │ │ │ │ blx 0xfe6a551a │ │ │ │ strmi r2, [r4], -r3, lsl #28 │ │ │ │ adcshi pc, lr, r0 │ │ │ │ svceq 0x0000f1b9 │ │ │ │ vhadd.s8 , , q11 │ │ │ │ - vsubw.s8 , q0, d24 │ │ │ │ + vsubw.s8 q10, q8, d24 │ │ │ │ bl 0x128254 │ │ │ │ strmi r0, [r1], -r6, lsl #7 │ │ │ │ strtmi r4, [r8], -sl, asr #12 │ │ │ │ @ instruction: 0x47986b5b │ │ │ │ andlt r4, r5, r8, lsr #12 │ │ │ │ svcmi 0x00f0e8bd │ │ │ │ blt 0xfa5548 │ │ │ │ @@ -89355,15 +89355,15 @@ │ │ │ │ ldr pc, [r3, -r5, asr #18]! │ │ │ │ strb r2, [ip, -r0, lsl #12]! │ │ │ │ @ instruction: 0xf0002f00 │ │ │ │ @ instruction: 0xf7e88098 │ │ │ │ ldrtmi pc, [r9], -r3, lsl #29 @ │ │ │ │ @ instruction: 0xf7f54680 │ │ │ │ vadd.i8 , , │ │ │ │ - vsubw.s8 , q0, d24 │ │ │ │ + vsubw.s8 q10, q8, d24 │ │ │ │ bl 0x128334 │ │ │ │ strtmi r0, [r8], -r6, lsl #7 │ │ │ │ strbmi r4, [r2], -r1, lsr #12 │ │ │ │ @ instruction: 0x47986b5b │ │ │ │ @ instruction: 0xf7e94640 │ │ │ │ @ instruction: 0xe78bf8d9 │ │ │ │ cdp2 7, 13, cr15, cr6, cr8, {7} │ │ │ │ @@ -89433,15 +89433,15 @@ │ │ │ │ movwls r9, #15106 @ 0x3b02 │ │ │ │ @ instruction: 0xf1b8e6bb │ │ │ │ suble r0, lr, r0, lsl #30 │ │ │ │ @ instruction: 0xf0039b02 │ │ │ │ movwls r0, #9215 @ 0x23ff │ │ │ │ @ instruction: 0xf7e99802 │ │ │ │ vpmax.s8 d31, d29, d5 │ │ │ │ - vsubw.s8 , q0, d24 │ │ │ │ + vsubw.s8 q10, q8, d24 │ │ │ │ @ instruction: 0x46020332 │ │ │ │ orreq lr, r6, #3072 @ 0xc00 │ │ │ │ strtmi r4, [r8], -r1, lsr #12 │ │ │ │ @ instruction: 0x47986b5b │ │ │ │ stmdbls r3, {r1, r4, r5, r6, r7, r9, sl, sp, lr, pc} │ │ │ │ blx 0xfe4a575c │ │ │ │ ldr r4, [r7, -r1, lsl #13]! │ │ │ │ @@ -89472,39 +89472,39 @@ │ │ │ │ ldrtmi r2, [r0], -r2, lsl #6 │ │ │ │ @ instruction: 0xf0039102 │ │ │ │ stmdbls r2, {r0, r2, r3, r4, r6, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ cdpcs 7, 0, cr14, cr1, cr10, {4} │ │ │ │ @ instruction: 0xf8bdbf04 │ │ │ │ movwls r3, #8200 @ 0x2008 │ │ │ │ vabd.s8 d30, d26, d30 │ │ │ │ - vmla.f d21, d16, d0[3] │ │ │ │ + vmla.f d21, d0, d0[3] │ │ │ │ vrhadd.s8 d16, d10, d29 │ │ │ │ - vmla.i d21, d16, d0[4] │ │ │ │ + vmla.i d21, d0, d0[4] │ │ │ │ blmi 0x5678fc │ │ │ │ eorscs pc, pc, #64, 4 │ │ │ │ - @ instruction: 0xf986f219 │ │ │ │ - bicpl pc, ip, sl, asr #4 │ │ │ │ + @ instruction: 0xf946f219 │ │ │ │ + cmpppl ip, sl, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - andvs pc, r0, sl, asr #4 │ │ │ │ + addpl pc, r0, sl, asr #4 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ @ instruction: 0xf44f4b0d │ │ │ │ vqsub.s16 d7, d9, d0 │ │ │ │ - blls 0x125e50 │ │ │ │ + blls 0x125d50 │ │ │ │ @ instruction: 0xf0032600 │ │ │ │ @ instruction: 0xf04f02ff │ │ │ │ blx 0xfe8f447e │ │ │ │ movwls r3, #8707 @ 0x2203 │ │ │ │ movwls r4, #13331 @ 0x3413 │ │ │ │ svclt 0x0000e63d │ │ │ │ addeq r8, sl, r4, lsr #19 │ │ │ │ umulleq r8, sl, lr, r8 │ │ │ │ addeq r8, sl, sl, asr r8 │ │ │ │ umulleq r8, sl, r4, r7 │ │ │ │ addeq r8, sl, sl, ror #14 │ │ │ │ - eorseq sp, r2, r4, asr r5 │ │ │ │ + ldrsbteq sp, [r2], -r4 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ strmi fp, [r4], -r7, lsl #1 │ │ │ │ ldrmi r4, [pc], -r8, lsl #13 │ │ │ │ @ instruction: 0xf0124616 │ │ │ │ @@ -89908,21 +89908,21 @@ │ │ │ │ @ instruction: 0xf7e8464d │ │ │ │ @ instruction: 0xe7acfcf1 │ │ │ │ @ instruction: 0x46444650 │ │ │ │ ldc2 7, cr15, [sl], {232} @ 0xe8 │ │ │ │ @ instruction: 0x464d4630 │ │ │ │ ldc2 7, cr15, [r6], {232} @ 0xe8 │ │ │ │ vabd.s8 d30, d26, d19 │ │ │ │ - vmla.f d21, d16, d0[3] │ │ │ │ + vmla.f d21, d0, d0[3] │ │ │ │ vrhadd.s8 d16, d10, d29 │ │ │ │ - vaddl.s8 q11, d0, d16 │ │ │ │ + vaddl.s8 , d16, d16 │ │ │ │ blmi 0xe7fcc │ │ │ │ andpl pc, r5, #64, 4 │ │ │ │ - mrc2 2, 0, pc, cr14, cr8, {0} │ │ │ │ - eorseq sp, r2, r8, ror #10 │ │ │ │ + ldc2l 2, cr15, [lr, #96] @ 0x60 │ │ │ │ + eorseq sp, r2, r8, ror #9 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfebbf12c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r5, r8, ror #31 │ │ │ │ andls r4, r0, #148897792 @ 0x8e00000 │ │ │ │ adcne pc, r4, #69206016 @ 0x4200000 │ │ │ │ addscs pc, r7, #192, 4 │ │ │ │ @@ -90441,21 +90441,21 @@ │ │ │ │ @ instruction: 0x4640e79f │ │ │ │ @ instruction: 0xf7e84635 │ │ │ │ @ instruction: 0x4658f873 │ │ │ │ @ instruction: 0xf870f7e8 │ │ │ │ ldrbmi r4, [r6], -r8, asr #12 │ │ │ │ @ instruction: 0xf86cf7e8 │ │ │ │ vaba.s8 d30, d26, d3 │ │ │ │ - vmla.f d21, d16, d0[3] │ │ │ │ + vmla.f d21, d0, d0[3] │ │ │ │ vrhadd.s8 d16, d10, d29 │ │ │ │ - vaddl.s8 q11, d0, d16 │ │ │ │ + vaddl.s8 , d16, d16 │ │ │ │ blmi 0xe8820 │ │ │ │ rscpl pc, r3, #64, 4 │ │ │ │ - @ instruction: 0xf9f4f218 │ │ │ │ - eorseq sp, r2, ip, ror r5 │ │ │ │ + @ instruction: 0xf9b4f218 │ │ │ │ + ldrshteq sp, [r2], -ip │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebbf980 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r6, r0, ror #31 │ │ │ │ andls r4, r1, #148897792 @ 0x8e00000 │ │ │ │ adcne pc, r4, #69206016 @ 0x4200000 │ │ │ │ addscs pc, r7, #192, 4 │ │ │ │ @@ -90642,21 +90642,21 @@ │ │ │ │ ldmdals r4, {r2, r5, r6, r8, r9, sl, sp, lr, pc} │ │ │ │ mcrls 6, 0, r4, cr11, cr12, {0} │ │ │ │ cdp2 7, 14, cr15, cr0, cr7, {7} │ │ │ │ @ instruction: 0xf7e79813 │ │ │ │ ldmdals r5, {r0, r2, r3, r4, r6, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ cdp2 7, 13, cr15, cr10, cr7, {7} │ │ │ │ vaba.s8 q15, q5, q4 │ │ │ │ - vmla.f d21, d16, d0[3] │ │ │ │ + vmla.f d21, d0, d0[3] │ │ │ │ vrhadd.s8 d16, d10, d29 │ │ │ │ - vaddl.s8 q11, d0, d16 │ │ │ │ + vaddl.s8 , d16, d16 │ │ │ │ blmi 0xe8b44 │ │ │ │ sbcvs pc, r6, #1325400064 @ 0x4f000000 │ │ │ │ - @ instruction: 0xf862f218 │ │ │ │ - mlaseq r2, r0, r5, sp │ │ │ │ + @ instruction: 0xf822f218 │ │ │ │ + eorseq sp, r2, r0, lsl r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0098f8cc │ │ │ │ @ instruction: 0x4698b091 │ │ │ │ strmi r4, [r9], r6, lsl #12 │ │ │ │ ldcls 6, cr4, [ip, #-92] @ 0xffffffa4 │ │ │ │ @@ -90819,21 +90819,21 @@ │ │ │ │ @ instruction: 0xf7e79e07 │ │ │ │ stmdals pc, {r0, r7, r8, sl, fp, ip, sp, lr, pc} @ │ │ │ │ ldc2l 7, cr15, [lr, #-924]! @ 0xfffffc64 │ │ │ │ @ instruction: 0xf7e7980e │ │ │ │ stmdals sp, {r0, r1, r3, r4, r5, r6, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ ldc2l 7, cr15, [r8, #-924]! @ 0xfffffc64 │ │ │ │ vaba.s8 q15, q5, │ │ │ │ - vmla.f d21, d16, d0[3] │ │ │ │ + vmla.f d21, d0, d0[3] │ │ │ │ vrhadd.s8 d16, d10, d29 │ │ │ │ - vaddl.s8 q11, d0, d16 │ │ │ │ + vaddl.s8 , d16, d16 │ │ │ │ blmi 0xe8e08 │ │ │ │ rsbsvs pc, r5, #64, 4 │ │ │ │ - @ instruction: 0xff00f217 │ │ │ │ - eorseq sp, r2, r0, lsr #11 │ │ │ │ + mcr2 2, 6, pc, cr0, cr7, {0} @ │ │ │ │ + eorseq sp, r2, r0, lsr #10 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0088f8cc │ │ │ │ @ instruction: 0x4698b095 │ │ │ │ strmi r4, [r9], r6, lsl #12 │ │ │ │ stcls 6, cr4, [r2, #-92]! @ 0xffffffa4 │ │ │ │ @@ -90982,21 +90982,21 @@ │ │ │ │ @ instruction: 0xf7e7461c │ │ │ │ ldmdals r2, {r0, r1, r3, r4, r5, sl, fp, ip, sp, lr, pc} │ │ │ │ ldc2 7, cr15, [r8], #-924 @ 0xfffffc64 │ │ │ │ @ instruction: 0xf7e79811 │ │ │ │ ldmdals r0, {r0, r2, r4, r5, sl, fp, ip, sp, lr, pc} │ │ │ │ ldc2 7, cr15, [r2], #-924 @ 0xfffffc64 │ │ │ │ vaba.s8 q15, q5, q12 │ │ │ │ - vmla.f d21, d16, d0[3] │ │ │ │ + vmla.f d21, d0, d0[3] │ │ │ │ vrhadd.s8 d16, d10, d29 │ │ │ │ - vaddl.s8 q11, d0, d16 │ │ │ │ + vaddl.s8 , d16, d16 │ │ │ │ blmi 0xe9094 │ │ │ │ adcsvs pc, fp, #64, 4 │ │ │ │ - ldc2 2, cr15, [sl, #92]! @ 0x5c │ │ │ │ - ldrhteq sp, [r2], -r0 │ │ │ │ + ldc2l 2, cr15, [sl, #-92]! @ 0xffffffa4 │ │ │ │ + eorseq sp, r2, r0, lsr r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebc01f4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r6, r0, ror #31 │ │ │ │ @ instruction: 0x461a4694 │ │ │ │ ldmib sp, {r3, sl, fp, ip, pc}^ │ │ │ │ strmi lr, [r4, #777]! @ 0x309 │ │ │ │ @@ -91024,15 +91024,15 @@ │ │ │ │ eor pc, r0, sp, asr #17 │ │ │ │ strls r4, [sl], #-1633 @ 0xfffff99f │ │ │ │ pop {r1, r2, ip, sp, pc} │ │ │ │ @ instruction: 0xf7fe4010 │ │ │ │ svclt 0x0000be11 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ - eorseq sp, r2, r0, asr #11 │ │ │ │ + eorseq sp, r2, r0, asr #10 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebc0288 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf6420fe0 │ │ │ │ vaddl.s8 , d16, d20 │ │ │ │ umulllt r2, r6, r7, r0 │ │ │ │ addsmi r4, r1, #156, 12 @ 0x9c00000 │ │ │ │ @@ -91063,15 +91063,15 @@ │ │ │ │ stc2l 7, cr15, [r8, #1016] @ 0x3f8 │ │ │ │ andcs fp, r0, r6 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ - eorseq sp, r2, r0, asr #11 │ │ │ │ + eorseq sp, r2, r0, asr #10 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfebc0328 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r7, r0, ror #31 │ │ │ │ ldc 6, cr4, [pc, #600] @ 0x6938c │ │ │ │ @ instruction: 0xf04f7b0e │ │ │ │ bls 0x26c13c │ │ │ │ @@ -91317,21 +91317,21 @@ │ │ │ │ @ instruction: 0x462ae6d1 │ │ │ │ cdp2 7, 5, cr15, cr4, cr14, {7} │ │ │ │ svclt 0x0000e752 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ @ instruction: 0xf7ee462a │ │ │ │ @ instruction: 0xe74bfdbd │ │ │ │ vhadd.s8 d18, d10, d0 │ │ │ │ - vmla.f d21, d16, d0[3] │ │ │ │ + vmla.f d21, d0, d0[3] │ │ │ │ blmi 0x1699d8 │ │ │ │ rscvs pc, sp, #1325400064 @ 0x4f000000 │ │ │ │ - @ instruction: 0xf1e09000 │ │ │ │ - vadd.i8 d31, d12, d27 │ │ │ │ - svclt 0x0000fc63 │ │ │ │ - ldrsbteq sp, [r2], -ip │ │ │ │ + @ instruction: 0xf1df9000 │ │ │ │ + vmax.f32 , q14, │ │ │ │ + svclt 0x0000fc23 │ │ │ │ + eorseq sp, r2, ip, asr r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebc0740 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r6, r0, ror #31 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ blvc 0x324bc4 │ │ │ │ strls r9, [r0], #-3080 @ 0xfffff3f8 │ │ │ │ @@ -91385,15 +91385,15 @@ │ │ │ │ @ instruction: 0xf8cd4610 │ │ │ │ @ instruction: 0xf7fec008 │ │ │ │ andlt pc, r5, fp, lsr fp @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - ldrshteq sp, [r2], -r4 │ │ │ │ + eorseq sp, r2, r4, ror r5 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ @ instruction: 0xf04f4680 │ │ │ │ ldrmi r3, [r2], r0, lsl #1 │ │ │ │ @ instruction: 0xf7e74689 │ │ │ │ @@ -91483,15 +91483,15 @@ │ │ │ │ blx 0x18ebaa │ │ │ │ stcls 4, cr12, [r5, #-56] @ 0xffffffc8 │ │ │ │ stcls 5, cr9, [r6, #-16] │ │ │ │ stcls 5, cr9, [r7, #-20] @ 0xffffffec │ │ │ │ strpl lr, [r6], #-2509 @ 0xfffff633 │ │ │ │ ldrhtmi lr, [r0], -sp │ │ │ │ mrclt 7, 2, APSR_nzcv, cr14, cr14, {7} │ │ │ │ - eorseq sp, r2, r0, lsl r6 │ │ │ │ + mlaseq r2, r0, r5, sp │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebc09c0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r6, r0, ror #31 │ │ │ │ ldceq 0, cr15, [ip], {79} @ 0x4f │ │ │ │ stmib sp, {r3, sl, fp, ip, pc}^ │ │ │ │ ldrmi r3, [r3], -r1, lsl #8 │ │ │ │ @@ -91504,25 +91504,25 @@ │ │ │ │ @ instruction: 0xf7fe9403 │ │ │ │ andlt pc, r6, pc, lsr lr @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ - eorseq sp, r2, r0, lsl r6 │ │ │ │ + mlaseq r2, r0, r5, sp │ │ │ │ strmi fp, [r4], r0, lsl #10 │ │ │ │ ldrmi r4, [r1], -r8, lsl #12 │ │ │ │ movwls r9, #6657 @ 0x1a01 │ │ │ │ cdpeq 0, 1, cr15, cr12, cr15, {2} │ │ │ │ blx 0x3fc432 │ │ │ │ blls 0xf8854 │ │ │ │ andgt pc, r8, sp, asr #17 │ │ │ │ bl 0x1a79a0 │ │ │ │ ldclt 7, cr15, [r2, #-1016] @ 0xfffffc08 │ │ │ │ - eorseq sp, r2, r0, lsl #13 │ │ │ │ + eorseq sp, r2, r0, lsl #12 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfebc0a3c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r0, ror #31 │ │ │ │ strmi r4, [lr], -r7, lsl #12 │ │ │ │ ldmib sp, {r0, r2, r4, r9, sl, lr}^ │ │ │ │ movwls r4, #4874 @ 0x130a │ │ │ │ @@ -91533,25 +91533,25 @@ │ │ │ │ strtmi r9, [r2], -r8 │ │ │ │ strtmi r9, [r9], -r1, lsl #22 │ │ │ │ blx 0x3fb12e │ │ │ │ @ instruction: 0xf8cdcc07 │ │ │ │ andlt ip, r3, r4, lsr #32 │ │ │ │ ldrhtmi lr, [r0], #141 @ 0x8d │ │ │ │ stcllt 7, cr15, [ip], #1016 @ 0x3f8 │ │ │ │ - eorseq sp, r2, r0, lsl #13 │ │ │ │ + eorseq sp, r2, r0, lsl #12 │ │ │ │ strmi fp, [r4], r0, lsl #10 │ │ │ │ ldrmi r4, [r1], -r8, lsl #12 │ │ │ │ movwls r9, #6657 @ 0x1a01 │ │ │ │ cdpeq 0, 1, cr15, cr12, cr15, {2} │ │ │ │ blx 0x3fc4a6 │ │ │ │ blls 0xf88c8 │ │ │ │ andgt pc, r8, sp, asr #17 │ │ │ │ bl 0x1a7a14 │ │ │ │ ldcllt 7, cr15, [r8], {254} @ 0xfe │ │ │ │ - ldrshteq sp, [r2], -r0 │ │ │ │ + eorseq sp, r2, r0, ror r6 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ @ instruction: 0xf04f4680 │ │ │ │ ldrmi r3, [r2], r0, lsl #1 │ │ │ │ @ instruction: 0xf7e74689 │ │ │ │ @@ -91641,15 +91641,15 @@ │ │ │ │ blx 0x18ee22 │ │ │ │ stcls 4, cr12, [r5, #-56] @ 0xffffffc8 │ │ │ │ stcls 5, cr9, [r6, #-16] │ │ │ │ stcls 5, cr9, [r7, #-20] @ 0xffffffec │ │ │ │ strpl lr, [r6], #-2509 @ 0xfffff633 │ │ │ │ ldrhtmi lr, [r0], -sp │ │ │ │ stclt 7, cr15, [r2, #-1016]! @ 0xfffffc08 │ │ │ │ - eorseq sp, r2, r0, ror #14 │ │ │ │ + eorseq sp, r2, r0, ror #13 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebc0c38 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r6, r0, ror #31 │ │ │ │ ldceq 0, cr15, [ip], {79} @ 0x4f │ │ │ │ stmib sp, {r3, sl, fp, ip, pc}^ │ │ │ │ ldrmi r3, [r3], -r1, lsl #8 │ │ │ │ @@ -91662,15 +91662,15 @@ │ │ │ │ @ instruction: 0xf7fe9403 │ │ │ │ andlt pc, r6, r3, lsl #26 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ - eorseq sp, r2, r0, ror #14 │ │ │ │ + eorseq sp, r2, r0, ror #13 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebc0c8c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r6, r0, ror #31 │ │ │ │ ldceq 0, cr15, [ip], {79} @ 0x4f │ │ │ │ stmib sp, {r3, sl, fp, ip, pc}^ │ │ │ │ ldrmi r3, [r3], -r1, lsl #8 │ │ │ │ @@ -91683,25 +91683,25 @@ │ │ │ │ @ instruction: 0xf7fe9403 │ │ │ │ ldrdlt pc, [r6], -r9 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ - ldrsbteq sp, [r2], -r0 │ │ │ │ + eorseq sp, r2, r0, asr r7 │ │ │ │ strmi fp, [r4], r0, lsl #10 │ │ │ │ ldrmi r4, [r1], -r8, lsl #12 │ │ │ │ movwls r9, #6657 @ 0x1a01 │ │ │ │ cdpeq 0, 1, cr15, cr12, cr15, {2} │ │ │ │ blx 0x3fc6fe │ │ │ │ blls 0xf8b20 │ │ │ │ andgt pc, r8, sp, asr #17 │ │ │ │ bl 0x1a7c6c │ │ │ │ bllt 0xfeba7af4 │ │ │ │ - eorseq sp, r2, r0, asr #16 │ │ │ │ + eorseq sp, r2, r0, asr #15 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfebc0d08 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r0, ror #31 │ │ │ │ strmi r4, [lr], -r7, lsl #12 │ │ │ │ ldmib sp, {r0, r2, r4, r9, sl, lr}^ │ │ │ │ movwls r4, #4874 @ 0x130a │ │ │ │ @@ -91712,15 +91712,15 @@ │ │ │ │ strtmi r9, [r2], -r8 │ │ │ │ strtmi r9, [r9], -r1, lsl #22 │ │ │ │ blx 0x3fb3fa │ │ │ │ @ instruction: 0xf8cdcc07 │ │ │ │ andlt ip, r3, r4, lsr #32 │ │ │ │ ldrhtmi lr, [r0], #141 @ 0x8d │ │ │ │ bllt 0xfe227b40 │ │ │ │ - eorseq sp, r2, r0, asr #16 │ │ │ │ + eorseq sp, r2, r0, asr #15 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebc0d54 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r6, r0, ror #31 │ │ │ │ ldceq 0, cr15, [ip], {79} @ 0x4f │ │ │ │ stmib sp, {r3, sl, fp, ip, pc}^ │ │ │ │ ldrmi r3, [r3], -r1, lsl #8 │ │ │ │ @@ -91733,15 +91733,15 @@ │ │ │ │ @ instruction: 0xf7fe9403 │ │ │ │ andlt pc, r6, r5, ror ip @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ - ldrhteq sp, [r2], -r0 │ │ │ │ + eorseq sp, r2, r0, lsr r8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebc0da8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r6, r0, ror #31 │ │ │ │ ldceq 0, cr15, [ip], {79} @ 0x4f │ │ │ │ stmib sp, {r3, sl, fp, ip, pc}^ │ │ │ │ ldrmi r3, [r3], -r1, lsl #8 │ │ │ │ @@ -91754,15 +91754,15 @@ │ │ │ │ @ instruction: 0xf7fe9403 │ │ │ │ andlt pc, r6, fp, asr #24 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ - eorseq sp, r2, r0, lsr #18 │ │ │ │ + eorseq sp, r2, r0, lsr #17 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebc0dfc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r6, r0, ror #31 │ │ │ │ ldceq 0, cr15, [ip], {79} @ 0x4f │ │ │ │ stmib sp, {r3, sl, fp, ip, pc}^ │ │ │ │ ldrmi r3, [r3], -r1, lsl #8 │ │ │ │ @@ -91775,15 +91775,15 @@ │ │ │ │ @ instruction: 0xf7fe9403 │ │ │ │ andlt pc, r6, r1, lsr #24 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ - mlaseq r2, r0, r9, sp │ │ │ │ + eorseq sp, r2, r0, lsl r9 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebc0e50 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r6, r0, ror #31 │ │ │ │ ldceq 0, cr15, [ip], {79} @ 0x4f │ │ │ │ stmib sp, {r3, sl, fp, ip, pc}^ │ │ │ │ ldrmi r3, [r3], -r1, lsl #8 │ │ │ │ @@ -91796,15 +91796,15 @@ │ │ │ │ @ instruction: 0xf7fe9403 │ │ │ │ strdlt pc, [r6], -r7 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ - eorseq sp, r2, r0, lsl #20 │ │ │ │ + eorseq sp, r2, r0, lsl #19 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebc0ea4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r6, r0, ror #31 │ │ │ │ ldceq 0, cr15, [ip], {79} @ 0x4f │ │ │ │ stmib sp, {r3, sl, fp, ip, pc}^ │ │ │ │ ldrmi r3, [r3], -r1, lsl #8 │ │ │ │ @@ -91817,15 +91817,15 @@ │ │ │ │ @ instruction: 0xf7fe9403 │ │ │ │ andlt pc, r6, sp, asr #23 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ - eorseq sp, r2, r0, ror sl │ │ │ │ + ldrshteq sp, [r2], -r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebc0ef8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r6, r0, ror #31 │ │ │ │ ldceq 0, cr15, [ip], {79} @ 0x4f │ │ │ │ stmib sp, {r3, sl, fp, ip, pc}^ │ │ │ │ ldrmi r3, [r3], -r1, lsl #8 │ │ │ │ @@ -91838,15 +91838,15 @@ │ │ │ │ @ instruction: 0xf7fe9403 │ │ │ │ andlt pc, r6, r3, lsr #23 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ - eorseq sp, r2, r0, ror #21 │ │ │ │ + eorseq sp, r2, r0, ror #20 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebc0f4c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r6, r0, ror #31 │ │ │ │ ldceq 0, cr15, [ip], {79} @ 0x4f │ │ │ │ stmib sp, {r3, sl, fp, ip, pc}^ │ │ │ │ ldrmi r3, [r3], -r1, lsl #8 │ │ │ │ @@ -91859,15 +91859,15 @@ │ │ │ │ @ instruction: 0xf7fe9403 │ │ │ │ andlt pc, r6, r9, ror fp @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ - eorseq sp, r2, r0, asr fp │ │ │ │ + ldrsbteq sp, [r2], -r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebc0fa0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r6, r0, ror #31 │ │ │ │ ldceq 0, cr15, [ip], {79} @ 0x4f │ │ │ │ stmib sp, {r3, sl, fp, ip, pc}^ │ │ │ │ ldrmi r3, [r3], -r1, lsl #8 │ │ │ │ @@ -91880,15 +91880,15 @@ │ │ │ │ @ instruction: 0xf7fe9403 │ │ │ │ andlt pc, r6, pc, asr #22 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ - eorseq sp, r2, r0, asr #23 │ │ │ │ + eorseq sp, r2, r0, asr #22 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfebc0ff4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r0, ror #31 │ │ │ │ strmi r4, [r7], -lr, lsl #12 │ │ │ │ blx 0xff927d9c │ │ │ │ @ instruction: 0xf7e64604 │ │ │ │ @@ -91923,15 +91923,15 @@ │ │ │ │ @ instruction: 0x46106812 │ │ │ │ @ instruction: 0xff08f7fd │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - eorseq sp, r2, r0, lsr ip │ │ │ │ + ldrhteq sp, [r2], -r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebc10a0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r4, r8, ror #31 │ │ │ │ ldceq 0, cr15, [ip], {79} @ 0x4f │ │ │ │ stmib sp, {r1, r2, sl, fp, ip, pc}^ │ │ │ │ ldrmi r3, [r3], -r0, lsl #8 │ │ │ │ @@ -91942,15 +91942,15 @@ │ │ │ │ @ instruction: 0x46106812 │ │ │ │ mcr2 7, 7, pc, cr2, cr13, {7} @ │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - eorseq sp, r2, r0, lsr #25 │ │ │ │ + eorseq sp, r2, r0, lsr #24 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebc10ec │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrmi r0, [lr], r0, ror #31 │ │ │ │ @ instruction: 0xf642b086 │ │ │ │ vsubw.s8 , q8, d20 │ │ │ │ @ instruction: 0x46942397 │ │ │ │ @@ -91974,15 +91974,15 @@ │ │ │ │ andgt pc, r0, sp, asr #17 │ │ │ │ @ instruction: 0xf850f7ff │ │ │ │ andcs fp, r0, r6 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - eorseq sp, r2, r0, lsl sp │ │ │ │ + mlaseq r2, r0, ip, sp │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebc116c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrmi r0, [lr], r0, ror #31 │ │ │ │ @ instruction: 0xf642b086 │ │ │ │ vsubw.s8 , q8, d20 │ │ │ │ @ instruction: 0x46942397 │ │ │ │ @@ -92006,15 +92006,15 @@ │ │ │ │ andgt pc, r0, sp, asr #17 │ │ │ │ @ instruction: 0xf810f7ff │ │ │ │ andcs fp, r0, r6 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - eorseq sp, r2, ip, lsr #26 │ │ │ │ + eorseq sp, r2, ip, lsr #25 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebc11ec │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrmi r0, [r8], -r0, ror #31 │ │ │ │ @ instruction: 0x13a4f642 │ │ │ │ orrscs pc, r7, #192, 4 │ │ │ │ addmi fp, r2, #134 @ 0x86 │ │ │ │ @@ -92042,15 +92042,15 @@ │ │ │ │ @ instruction: 0xf9eaf7fd │ │ │ │ andcs fp, r0, r6 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ ... │ │ │ │ - eorseq sp, r2, r8, asr #26 │ │ │ │ + eorseq sp, r2, r8, asr #25 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebc1280 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrmi r0, [r8], -r0, ror #31 │ │ │ │ @ instruction: 0x13a4f642 │ │ │ │ orrscs pc, r7, #192, 4 │ │ │ │ addmi fp, r2, #134 @ 0x86 │ │ │ │ @@ -92079,15 +92079,15 @@ │ │ │ │ andcs fp, r0, r6 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ - eorseq sp, r2, r4, ror #26 │ │ │ │ + eorseq sp, r2, r4, ror #25 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebc1318 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrmi r0, [r8], -r0, ror #31 │ │ │ │ @ instruction: 0x13a4f642 │ │ │ │ orrscs pc, r7, #192, 4 │ │ │ │ addmi fp, r2, #134 @ 0x86 │ │ │ │ @@ -92117,15 +92117,15 @@ │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ @ instruction: 0xffffffff │ │ │ │ @ instruction: 0xffffffff │ │ │ │ - eorseq sp, r2, r0, lsl #27 │ │ │ │ + eorseq sp, r2, r0, lsl #26 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebc13b0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf6420fe0 │ │ │ │ vaddl.s8 , d16, d20 │ │ │ │ umulllt r2, r6, r7, r0 │ │ │ │ stmdavs r0, {r1, r3, r4, r7, r9, lr} │ │ │ │ @@ -92149,16 +92149,16 @@ │ │ │ │ @ instruction: 0xf7fdc008 │ │ │ │ andlt pc, r6, r1, asr #26 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ - mlaseq r2, ip, sp, sp │ │ │ │ - ldrshteq sp, [r2], -r4 │ │ │ │ + eorseq sp, r2, ip, lsl sp │ │ │ │ + eorseq sp, r2, r4, ror r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebc1434 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf6420fe0 │ │ │ │ vaddl.s8 , d16, d20 │ │ │ │ umulllt r2, r6, r7, r0 │ │ │ │ stmdavs r0, {r1, r3, r4, r7, r9, lr} │ │ │ │ @@ -92182,16 +92182,16 @@ │ │ │ │ @ instruction: 0xf7fdc008 │ │ │ │ strdlt pc, [r6], -pc @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ - ldrhteq sp, [r2], -r8 │ │ │ │ - ldrshteq sp, [r2], -r4 │ │ │ │ + eorseq sp, r2, r8, lsr sp │ │ │ │ + eorseq sp, r2, r4, ror r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebc14b8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrmi r0, [r8], -r0, ror #31 │ │ │ │ @ instruction: 0x13a4f642 │ │ │ │ orrscs pc, r7, #192, 4 │ │ │ │ addmi fp, r2, #134 @ 0x86 │ │ │ │ @@ -92221,15 +92221,15 @@ │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ @ instruction: 0xffffffff │ │ │ │ @ instruction: 0xffffffff │ │ │ │ - ldrsbteq sp, [r2], -r4 │ │ │ │ + eorseq sp, r2, r4, asr sp │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strmi fp, [r0], r4, lsl #1 │ │ │ │ ldrmi r4, [r6], -pc, lsl #12 │ │ │ │ blls 0x34ef70 │ │ │ │ @@ -92243,15 +92243,15 @@ │ │ │ │ ldrtmi r4, [r1], -sl, lsr #12 │ │ │ │ @ instruction: 0xf8cd9400 │ │ │ │ @ instruction: 0xf7fdc004 │ │ │ │ strtmi pc, [r0], -r3, ror #30 │ │ │ │ pop {r2, ip, sp, pc} │ │ │ │ @ instruction: 0xf7e641f0 │ │ │ │ svclt 0x0000ba9d │ │ │ │ - ldrshteq sp, [r2], -r0 │ │ │ │ + eorseq sp, r2, r0, ror sp │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ strmi lr, [r8, #-2525] @ 0xfffff623 │ │ │ │ ldmib sp, {r0, r1, r2, r4, r9, sl, lr}^ │ │ │ │ strmi r2, [lr], -r6, lsl #6 │ │ │ │ @@ -92260,15 +92260,15 @@ │ │ │ │ @ instruction: 0xc018f8df │ │ │ │ strtmi r9, [fp], -r6 │ │ │ │ ldrtmi r4, [r9], -r2, lsr #12 │ │ │ │ @ instruction: 0xf8cd4630 │ │ │ │ pop {r2, r3, r4, lr, pc} │ │ │ │ @ instruction: 0xf7fd41f0 │ │ │ │ svclt 0x0000bf3b │ │ │ │ - ldrshteq sp, [r2], -r0 │ │ │ │ + eorseq sp, r2, r0, ror sp │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strmi fp, [r0], r4, lsl #1 │ │ │ │ ldrmi r4, [r6], -pc, lsl #12 │ │ │ │ movwls r9, #15626 @ 0x3d0a │ │ │ │ @@ -92304,15 +92304,15 @@ │ │ │ │ ldrtmi r4, [r1], -sl, lsr #12 │ │ │ │ @ instruction: 0xf8cd9400 │ │ │ │ @ instruction: 0xf7fdc004 │ │ │ │ strtmi pc, [r0], -r9, ror #29 │ │ │ │ pop {r2, ip, sp, pc} │ │ │ │ @ instruction: 0xf7e641f0 │ │ │ │ svclt 0x0000ba23 │ │ │ │ - eorseq sp, r2, ip, lsl #28 │ │ │ │ + eorseq sp, r2, ip, lsl #27 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ strmi lr, [r8, #-2525] @ 0xfffff623 │ │ │ │ ldmib sp, {r0, r1, r2, r4, r9, sl, lr}^ │ │ │ │ strmi r2, [lr], -r6, lsl #6 │ │ │ │ @@ -92321,15 +92321,15 @@ │ │ │ │ @ instruction: 0xc018f8df │ │ │ │ strtmi r9, [fp], -r6 │ │ │ │ ldrtmi r4, [r9], -r2, lsr #12 │ │ │ │ @ instruction: 0xf8cd4630 │ │ │ │ pop {r2, r3, r4, lr, pc} │ │ │ │ @ instruction: 0xf7fd41f0 │ │ │ │ svclt 0x0000bec1 │ │ │ │ - eorseq sp, r2, ip, lsl #28 │ │ │ │ + eorseq sp, r2, ip, lsl #27 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strmi fp, [r0], r4, lsl #1 │ │ │ │ ldrmi r4, [r6], -pc, lsl #12 │ │ │ │ blls 0x34f100 │ │ │ │ @@ -92343,15 +92343,15 @@ │ │ │ │ ldrtmi r4, [r1], -sl, lsr #12 │ │ │ │ @ instruction: 0xf8cd9400 │ │ │ │ @ instruction: 0xf7fdc004 │ │ │ │ @ instruction: 0x4620fe9b │ │ │ │ pop {r2, ip, sp, pc} │ │ │ │ @ instruction: 0xf7e641f0 │ │ │ │ svclt 0x0000b9d5 │ │ │ │ - eorseq sp, r2, r8, lsr #28 │ │ │ │ + eorseq sp, r2, r8, lsr #27 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ strmi lr, [r8, #-2525] @ 0xfffff623 │ │ │ │ ldmib sp, {r0, r1, r2, r4, r9, sl, lr}^ │ │ │ │ strmi r2, [lr], -r6, lsl #6 │ │ │ │ @@ -92360,15 +92360,15 @@ │ │ │ │ @ instruction: 0xc018f8df │ │ │ │ strtmi r9, [fp], -r6 │ │ │ │ ldrtmi r4, [r9], -r2, lsr #12 │ │ │ │ @ instruction: 0xf8cd4630 │ │ │ │ pop {r2, r3, r4, lr, pc} │ │ │ │ @ instruction: 0xf7fd41f0 │ │ │ │ svclt 0x0000be73 │ │ │ │ - eorseq sp, r2, r8, lsr #28 │ │ │ │ + eorseq sp, r2, r8, lsr #27 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ bl 0xfebc177c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46050ff0 │ │ │ │ @ instruction: 0xf7eb4614 │ │ │ │ mvnscs pc, #2277376 @ 0x22c000 │ │ │ │ andcc pc, r1, #79 @ 0x4f │ │ │ │ @@ -92406,15 +92406,15 @@ │ │ │ │ @ instruction: 0xf8df4660 │ │ │ │ @ instruction: 0x4672c018 │ │ │ │ cdpeq 0, 1, cr15, cr12, cr15, {2} │ │ │ │ @ instruction: 0xcc04fb0e │ │ │ │ andsgt pc, r4, sp, asr #17 │ │ │ │ ldrhtmi lr, [r0], -sp │ │ │ │ ldclt 7, cr15, [lr], {253} @ 0xfd │ │ │ │ - eorseq sp, r2, r4, asr #28 │ │ │ │ + eorseq sp, r2, r4, asr #27 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebc1834 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ andls r4, r1, #4, 12 @ 0x400000 │ │ │ │ blx 0xfe3a85f0 │ │ │ │ mvnscs r9, #4096 @ 0x1000 │ │ │ │ @@ -92453,15 +92453,15 @@ │ │ │ │ @ instruction: 0xf8df4660 │ │ │ │ @ instruction: 0x4672c018 │ │ │ │ cdpeq 0, 1, cr15, cr12, cr15, {2} │ │ │ │ @ instruction: 0xcc04fb0e │ │ │ │ andsgt pc, r4, sp, asr #17 │ │ │ │ ldrhtmi lr, [r0], -sp │ │ │ │ mcrrlt 7, 15, pc, r0, cr13 @ │ │ │ │ - ldrhteq sp, [r2], -r4 │ │ │ │ + eorseq sp, r2, r4, lsr lr │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ bl 0xfebc18f0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [r5], -r8, ror #31 │ │ │ │ @ instruction: 0x460f4616 │ │ │ │ cdp2 7, 3, cr15, cr0, cr5, {7} │ │ │ │ @ instruction: 0x46044632 │ │ │ │ @@ -92528,15 +92528,15 @@ │ │ │ │ @ instruction: 0xf8df4660 │ │ │ │ @ instruction: 0x4672c018 │ │ │ │ cdpeq 0, 1, cr15, cr12, cr15, {2} │ │ │ │ @ instruction: 0xcc04fb0e │ │ │ │ andsgt pc, r4, sp, asr #17 │ │ │ │ ldrhtmi lr, [r0], -sp │ │ │ │ bllt 0xfeb28804 │ │ │ │ - eorseq sp, r2, r4, lsr #30 │ │ │ │ + eorseq sp, r2, r4, lsr #29 │ │ │ │ @ instruction: 0x468cb530 │ │ │ │ ldmib sp, {r0, r4, r9, sl, lr}^ │ │ │ │ ldmib sp, {r0, r1, sl, sp}^ │ │ │ │ @ instruction: 0x4322e305 │ │ │ │ movwls sp, #20749 @ 0x510d │ │ │ │ @ instruction: 0x13a4f642 │ │ │ │ orrscs pc, r7, #192, 4 │ │ │ │ @@ -92548,15 +92548,15 @@ │ │ │ │ @ instruction: 0xf8df4660 │ │ │ │ @ instruction: 0x4672c018 │ │ │ │ cdpeq 0, 1, cr15, cr12, cr15, {2} │ │ │ │ @ instruction: 0xcc04fb0e │ │ │ │ andsgt pc, r4, sp, asr #17 │ │ │ │ ldrhtmi lr, [r0], -sp │ │ │ │ bllt 0xfe128854 │ │ │ │ - mlaseq r2, r4, pc, sp @ │ │ │ │ + eorseq sp, r2, r4, lsl pc │ │ │ │ @ instruction: 0xf04fb570 │ │ │ │ blls 0x16d88c │ │ │ │ stc2 10, cr15, [r0], {12} @ │ │ │ │ subsmi r4, fp, #13631488 @ 0xd00000 │ │ │ │ ldclcc 1, cr15, [pc], #48 @ 0x6a8a8 │ │ │ │ b 0x37c0c0 │ │ │ │ blls 0x1ab08c │ │ │ │ @@ -92575,75 +92575,75 @@ │ │ │ │ strmi r2, [r6], r4, lsl #24 │ │ │ │ @ instruction: 0xc014f8df │ │ │ │ ldrcs r4, [ip], #-1570 @ 0xfffff9de │ │ │ │ blx 0x17c162 │ │ │ │ strls ip, [r6], #-1038 @ 0xfffffbf2 │ │ │ │ ldrhtmi lr, [r0], #-141 @ 0xffffff73 │ │ │ │ bllt 0x13a88c0 │ │ │ │ - mlaseq r2, r4, pc, sp @ │ │ │ │ + eorseq sp, r2, r4, lsl pc │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebc1ad8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r4, r8, ror #31 │ │ │ │ ldrdgt pc, [r4], -pc @ │ │ │ │ strls r9, [r0], #-3078 @ 0xfffff3fa │ │ │ │ strls r9, [r1], #-3079 @ 0xfffff3f9 │ │ │ │ andgt pc, r8, sp, asr #17 │ │ │ │ @ instruction: 0xf832f7fd │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - eorseq lr, r2, r4 │ │ │ │ + eorseq sp, r2, r4, lsl #31 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebc1b14 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r4, r8, ror #31 │ │ │ │ ldrdgt pc, [r4], -pc @ │ │ │ │ strls r9, [r0], #-3078 @ 0xfffff3fa │ │ │ │ strls r9, [r1], #-3079 @ 0xfffff3f9 │ │ │ │ andgt pc, r8, sp, asr #17 │ │ │ │ @ instruction: 0xf814f7fd │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - eorseq lr, r2, r4, lsr r0 │ │ │ │ + ldrhteq sp, [r2], -r4 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebc1b50 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r4, r8, ror #31 │ │ │ │ ldrdgt pc, [r4], -pc @ │ │ │ │ strls r9, [r0], #-3078 @ 0xfffff3fa │ │ │ │ strls r9, [r1], #-3079 @ 0xfffff3f9 │ │ │ │ andgt pc, r8, sp, asr #17 │ │ │ │ @ instruction: 0xfff6f7fc │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - eorseq lr, r2, r4, rrx │ │ │ │ + eorseq sp, r2, r4, ror #31 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebc1b8c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r4, r8, ror #31 │ │ │ │ ldrdgt pc, [r4], -pc @ │ │ │ │ strls r9, [r0], #-3078 @ 0xfffff3fa │ │ │ │ strls r9, [r1], #-3079 @ 0xfffff3f9 │ │ │ │ andgt pc, r8, sp, asr #17 │ │ │ │ @ instruction: 0xffd8f7fc │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - mlaseq r2, r4, r0, lr │ │ │ │ + eorseq lr, r2, r4, lsl r0 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ ldrmi fp, [r0], r7, lsl #1 │ │ │ │ strmi r4, [r9], r5, lsl #12 │ │ │ │ cdpls 3, 0, cr9, cr14, cr5, {0} │ │ │ │ @@ -92658,15 +92658,15 @@ │ │ │ │ strbmi r4, [r9], -r2, asr #12 │ │ │ │ strls r4, [r1, -r3, lsr #12] │ │ │ │ strls r9, [r2, #-1536] @ 0xfffffa00 │ │ │ │ @ instruction: 0xffa6f7fc │ │ │ │ andlt r4, r7, r0, lsr #12 │ │ │ │ mvnsmi lr, #12386304 @ 0xbd0000 │ │ │ │ svclt 0x000cf7e5 │ │ │ │ - mlaseq r2, r4, r0, lr │ │ │ │ + eorseq lr, r2, r4, lsl r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebc1c24 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r6, r0, ror #31 │ │ │ │ ldceq 0, cr15, [ip], {79} @ 0x4f │ │ │ │ stmib sp, {r3, sl, fp, ip, pc}^ │ │ │ │ ldrmi r3, [r3], -r1, lsl #8 │ │ │ │ @@ -92679,15 +92679,15 @@ │ │ │ │ @ instruction: 0xf7fd9403 │ │ │ │ andlt pc, r6, sp, lsl #26 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ - eorseq lr, r2, r4, asr #1 │ │ │ │ + eorseq lr, r2, r4, asr #32 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebc1c78 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r6, r0, ror #31 │ │ │ │ ldceq 0, cr15, [ip], {79} @ 0x4f │ │ │ │ stmib sp, {r3, sl, fp, ip, pc}^ │ │ │ │ ldrmi r3, [r3], -r1, lsl #8 │ │ │ │ @@ -92700,15 +92700,15 @@ │ │ │ │ @ instruction: 0xf7fd9403 │ │ │ │ andlt pc, r6, r3, ror #25 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ - eorseq lr, r2, r4, lsr r1 │ │ │ │ + ldrhteq lr, [r2], -r4 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebc1ccc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r6, r0, ror #31 │ │ │ │ ldceq 0, cr15, [ip], {79} @ 0x4f │ │ │ │ stmib sp, {r3, sl, fp, ip, pc}^ │ │ │ │ ldrmi r3, [r3], -r1, lsl #8 │ │ │ │ @@ -92721,15 +92721,15 @@ │ │ │ │ @ instruction: 0xf7fd9403 │ │ │ │ @ instruction: 0xb006fcb9 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ - eorseq lr, r2, r4, lsr #3 │ │ │ │ + eorseq lr, r2, r4, lsr #2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebc1d20 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r6, r0, ror #31 │ │ │ │ ldceq 0, cr15, [ip], {79} @ 0x4f │ │ │ │ stmib sp, {r3, sl, fp, ip, pc}^ │ │ │ │ ldrmi r3, [r3], -r1, lsl #8 │ │ │ │ @@ -92742,15 +92742,15 @@ │ │ │ │ @ instruction: 0xf7fd9403 │ │ │ │ andlt pc, r6, pc, lsl #25 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ - eorseq lr, r2, r4, lsl r2 │ │ │ │ + mlaseq r2, r4, r1, lr │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebc1d74 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r6, r0, ror #31 │ │ │ │ ldceq 0, cr15, [ip], {79} @ 0x4f │ │ │ │ stmib sp, {r3, sl, fp, ip, pc}^ │ │ │ │ ldrmi r3, [r3], -r1, lsl #8 │ │ │ │ @@ -92763,15 +92763,15 @@ │ │ │ │ @ instruction: 0xf7fd9403 │ │ │ │ andlt pc, r6, r5, ror #24 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ - eorseq lr, r2, r4, lsl #5 │ │ │ │ + eorseq lr, r2, r4, lsl #4 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b8f8cc │ │ │ │ strmi fp, [r6], -r9, lsl #1 │ │ │ │ ldcls 8, cr2, [r3, #-4] │ │ │ │ andls r9, r6, #-1073741823 @ 0xc0000001 │ │ │ │ @@ -92866,15 +92866,15 @@ │ │ │ │ blls 0x24ed00 │ │ │ │ eorsle r2, r4, r3, lsl #22 │ │ │ │ vfnmsne.f64 d9, d12, d7 │ │ │ │ strcs fp, [r1], #-3864 @ 0xfffff0e8 │ │ │ │ svclt 0x00982d03 │ │ │ │ streq pc, [r1], #-68 @ 0xffffffbc │ │ │ │ rsble r2, fp, r0, lsl #24 │ │ │ │ - msrpl CPSR_f, #-805306364 @ 0xd0000004 │ │ │ │ + @ instruction: 0x43a8f24d │ │ │ │ teqpeq r2, #192, 4 @ p-variant is OBSOLETE │ │ │ │ addeq lr, r6, #3072 @ 0xc00 │ │ │ │ ldclcs 8, cr15, [r4, #840] @ 0x348 │ │ │ │ subsle r2, r4, r0, lsl #20 │ │ │ │ stmdbls r6, {r0, r1, r2, r8, r9, fp, ip, pc} │ │ │ │ eorcc pc, r3, r2, asr r8 @ │ │ │ │ andls r9, r3, #20, 20 @ 0x14000 │ │ │ │ @@ -92945,22 +92945,22 @@ │ │ │ │ strcc r1, [r4], #-2274 @ 0xfffff71e │ │ │ │ blx 0x1a8e34 │ │ │ │ stmiale r3!, {r0, r2, r5, r7, r9, lr}^ │ │ │ │ @ instruction: 0xf7e54648 │ │ │ │ @ instruction: 0x4640fcd3 │ │ │ │ ldc2l 7, cr15, [r0], {229} @ 0xe5 │ │ │ │ vmax.s8 q15, q13, q10 │ │ │ │ - vmla.f d21, d16, d0[3] │ │ │ │ + vmla.f d21, d0, d0[3] │ │ │ │ vrhadd.s8 d16, d10, d29 │ │ │ │ - vmvn.i32 d22, #0 @ 0x00000000 │ │ │ │ + vshr.s64 d21, d16, #64 │ │ │ │ @ instruction: 0xf603002d │ │ │ │ @ instruction: 0xf6406314 │ │ │ │ vhsub.s16 , , q7 │ │ │ │ - svclt 0x0000fe57 │ │ │ │ - ldrshteq lr, [r2], -r4 │ │ │ │ + svclt 0x0000fe17 │ │ │ │ + eorseq lr, r2, r4, ror r2 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b0f8cc │ │ │ │ ldrmi fp, [r9], fp, lsl #1 │ │ │ │ stmdacs r1, {r2, r9, sl, lr} │ │ │ │ ldmib sp, {r1, r2, r4, r8, r9, fp, ip, pc}^ │ │ │ │ @@ -92974,15 +92974,15 @@ │ │ │ │ rschi pc, r5, r0 │ │ │ │ svclt 0x008c2e03 │ │ │ │ movwcs r2, #4864 @ 0x1300 │ │ │ │ svclt 0x00182f02 │ │ │ │ movweq pc, #4163 @ 0x1043 @ │ │ │ │ @ instruction: 0xf0002b00 │ │ │ │ vrhadd.s8 d24, d13, d2 │ │ │ │ - vsubw.s8 , q0, d24 │ │ │ │ + vsubw.s8 q10, q8, d24 │ │ │ │ bl 0x12bbd8 │ │ │ │ smlabbcs r0, r4, r2, r0 │ │ │ │ mrccs 8, 1, APSR_nzcv, cr0, cr2, {6} │ │ │ │ @ instruction: 0xf0002a00 │ │ │ │ @ instruction: 0xf85280b6 │ │ │ │ strbmi r3, [r0], -r7, lsr #32 │ │ │ │ ldrbmi r9, [r2], -r7, lsl #24 │ │ │ │ @@ -93076,21 +93076,21 @@ │ │ │ │ stmiale r5!, {r0, r1, r3, r5, r7, r9, lr}^ │ │ │ │ @ instruction: 0xf084e78f │ │ │ │ tstcs r1, r1, lsl #8 │ │ │ │ streq lr, [r4], #2819 @ 0xb03 │ │ │ │ mrccs 8, 1, APSR_nzcv, cr0, cr4, {6} │ │ │ │ @ instruction: 0xf47f2a00 │ │ │ │ vmax.f32 q13, q5, q0 │ │ │ │ - vmla.f d21, d16, d0[3] │ │ │ │ + vmla.f d21, d0, d0[3] │ │ │ │ vrhadd.s8 d16, d10, d29 │ │ │ │ - vmvn.i32 d22, #0 @ 0x00000000 │ │ │ │ + vshr.s64 d21, d16, #64 │ │ │ │ @ instruction: 0xf503002d │ │ │ │ vst2.16 {d22-d25}, [pc :128], r7 │ │ │ │ vqsub.s16 q3, , q15 │ │ │ │ - mcrcs 13, 0, pc, cr7, cr1, {2} @ │ │ │ │ + mcrcs 13, 0, pc, cr7, cr1, {0} @ │ │ │ │ svcge 0x0023f67f │ │ │ │ @ instruction: 0xf63f2e27 │ │ │ │ @ instruction: 0xf642af20 │ │ │ │ vqdmlsl.s , d16, d20 │ │ │ │ @ instruction: 0xf7e52b97 │ │ │ │ @ instruction: 0x4607f97b │ │ │ │ andeq lr, r5, #9216 @ 0x2400 │ │ │ │ @@ -93127,15 +93127,15 @@ │ │ │ │ strcc r4, [r4, #-1592] @ 0xfffff9c8 │ │ │ │ @ instruction: 0xf898f7ed │ │ │ │ stmiale r8!, {r1, r2, r3, r5, r7, r9, lr}^ │ │ │ │ @ instruction: 0xf7e54638 │ │ │ │ stmdals r6, {r0, r1, r2, r5, r6, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ blx 0x19a90fe │ │ │ │ svclt 0x0000e723 │ │ │ │ - eorseq lr, r2, r0, asr r3 │ │ │ │ + ldrsbteq lr, [r2], -r0 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfebc2378 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r0, ror #31 │ │ │ │ strmi r4, [lr], -r7, lsl #12 │ │ │ │ stcls 12, cr9, [fp, #-40] @ 0xffffffd8 │ │ │ │ ldrdeq lr, [r8, -sp] │ │ │ │ @@ -93153,15 +93153,15 @@ │ │ │ │ strmi r9, [r8], -r1 │ │ │ │ @ instruction: 0x461a4611 │ │ │ │ @ instruction: 0xf8df4663 │ │ │ │ strls ip, [r2], #-16 │ │ │ │ andgt pc, ip, sp, asr #17 │ │ │ │ @ instruction: 0xf7fdbc10 │ │ │ │ svclt 0x0000bc65 │ │ │ │ - eorseq lr, r2, ip, lsr #7 │ │ │ │ + eorseq lr, r2, ip, lsr #6 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfebc23e0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [sp], {216} @ 0xd8 │ │ │ │ mrc 6, 0, r4, cr13, cr13, {0} │ │ │ │ @ instruction: 0x46063f70 │ │ │ │ stmdavs r4!, {r2, r3, r4, r5, r6, sl, lr} │ │ │ │ @@ -93258,20 +93258,20 @@ │ │ │ │ andvs r5, r4, #1572864 @ 0x180000 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ vand q12, q15, q8 │ │ │ │ - vsubw.s8 , q0, d24 │ │ │ │ + vsubw.s8 q10, q8, d24 │ │ │ │ vcge.s8 d16, d10, d18 │ │ │ │ - vbic.i32 d22, #12 @ 0x0000000c │ │ │ │ + vsra.s64 d21, d28, #64 │ │ │ │ andls r0, r0, #1073741835 @ 0x4000000b │ │ │ │ sbccs pc, lr, #64, 4 │ │ │ │ - @ instruction: 0xf8faf1de │ │ │ │ + @ instruction: 0xf8bef1de │ │ │ │ addeq r4, sl, lr, asr ip │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ @ instruction: 0x460a4694 │ │ │ │ @ instruction: 0xee1d492b │ │ │ │ @@ -94756,221 +94756,221 @@ │ │ │ │ addeq r3, sl, r8, lsl #10 │ │ │ │ andeq r0, r0, r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebc3cd4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r4, r8, ror #31 │ │ │ │ vmax.s8 d20, d3, d4 │ │ │ │ - @ instruction: 0xf44fff97 │ │ │ │ + @ instruction: 0xf44fff57 │ │ │ │ biccs r7, r2, r0, asr #5 │ │ │ │ vmax.s8 d20, d3, d16 │ │ │ │ - mcrrne 13, 5, pc, r3, cr13 @ │ │ │ │ + mcrrne 13, 1, pc, r3, cr13 @ │ │ │ │ movwcs fp, #3848 @ 0xf08 │ │ │ │ vhadd.s8 d29, d9, d8 │ │ │ │ - vmla.f d21, d16, d0[5] │ │ │ │ + vmla.f d21, d0, d0[5] │ │ │ │ andls r0, r1, pc, lsr #2 │ │ │ │ - ldc2 2, cr15, [sl], #152 @ 0x98 │ │ │ │ + ldc2l 2, cr15, [sl], #-152 @ 0xffffff68 │ │ │ │ cmplt r8, r3, lsl #12 │ │ │ │ andlt r4, r4, r8, lsl r6 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ vhadd.s8 d9, d11, d3 │ │ │ │ - strmi pc, [r1], -sp, lsl #23 │ │ │ │ + strmi pc, [r1], -sp, asr #22 │ │ │ │ stmdavs sl, {r0, fp, ip, pc} │ │ │ │ smlabtcs r1, sp, r9, lr │ │ │ │ - cdp2 2, 9, cr15, cr6, cr1, {2} │ │ │ │ + cdp2 2, 5, cr15, cr6, cr1, {2} │ │ │ │ ldrdcs lr, [r1, -sp] │ │ │ │ andvs r9, sl, r3, lsl #22 │ │ │ │ svclt 0x0000e7e6 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfebc3d44 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46030fd8 │ │ │ │ addlt r6, r6, r0, asr #17 │ │ │ │ stmdacs r0, {r2, r3, r9, sl, lr} │ │ │ │ ldmib r3, {r2, r4, r5, ip, lr, pc}^ │ │ │ │ b 0x14b136c │ │ │ │ tstle lr, r2, lsl #24 │ │ │ │ movwls fp, #20788 @ 0x5134 │ │ │ │ - blx 0xfe429448 │ │ │ │ + blx 0x1429448 │ │ │ │ andcc r9, r1, r5, lsl #22 │ │ │ │ ldmvs r8, {r5, sp, lr}^ │ │ │ │ tstcs r0, r6 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ mrcmi 13, 0, fp, cr12, cr0, {3} │ │ │ │ svcpl 0x0070ee1d │ │ │ │ tstls r2, r0, asr #6 │ │ │ │ ldrmi r9, [r9], -r3, lsl #4 │ │ │ │ vhadd.s8 d25, d10, d1 │ │ │ │ - vmlal.s q11, d0, d0[4] │ │ │ │ + vmlal.s , d16, d0[4] │ │ │ │ ldmdbne r0!, {r0, r2, r3, r5, r9}^ │ │ │ │ andcs r9, r1, #0, 4 │ │ │ │ - @ instruction: 0xf8baf249 │ │ │ │ + @ instruction: 0xf87af249 │ │ │ │ andcc fp, r1, r4, lsr #2 │ │ │ │ svclt 0x00282840 │ │ │ │ eorvs r2, r0, r0, asr #32 │ │ │ │ andlt r1, r6, r0, ror r9 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ movwcs lr, #2515 @ 0x9d3 │ │ │ │ movwcs lr, #10701 @ 0x29cd │ │ │ │ cdp 8, 1, cr4, cr13, cr9, {0} │ │ │ │ movtcs r5, #3952 @ 0xf70 │ │ │ │ - cmppvs r0, sl, asr #4 @ p-variant is OBSOLETE │ │ │ │ + bicspl pc, r0, sl, asr #4 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ tstls r0, r6, lsl #12 │ │ │ │ ldrmi r2, [r9], -r1, lsl #4 │ │ │ │ vshl.s8 d20, d24, d9 │ │ │ │ - stccs 8, cr15, [r0], {151} @ 0x97 │ │ │ │ + stccs 8, cr15, [r0], {87} @ 0x57 │ │ │ │ andcc sp, r1, r0, ror #1 │ │ │ │ ldrb r6, [sp, r0, lsr #32] │ │ │ │ andeq r0, r0, r8, asr r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfebc3dfc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ blmi 0x8b0b24 │ │ │ │ eorcs fp, r0, #141 @ 0x8d │ │ │ │ stmdage r3, {r8, sp} │ │ │ │ movwls r6, #47131 @ 0xb81b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ - ldcl 2, cr15, [lr, #-220] @ 0xffffff24 │ │ │ │ - @ instruction: 0xf814f240 │ │ │ │ + ldc 2, cr15, [lr, #-220] @ 0xffffff24 │ │ │ │ + @ instruction: 0xffd4f23f │ │ │ │ ldrmi r2, [r9], -r0, lsr #6 │ │ │ │ andls r2, r1, r1, lsl #4 │ │ │ │ - rsbvs pc, ip, sl, asr #4 │ │ │ │ + rscpl pc, ip, sl, asr #4 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ stmdage r3, {ip, pc} │ │ │ │ - @ instruction: 0xf870f249 │ │ │ │ + @ instruction: 0xf830f249 │ │ │ │ @ instruction: 0xf7ffa803 │ │ │ │ @ instruction: 0xf649ff49 │ │ │ │ vsubw.s8 , q0, d8 │ │ │ │ mulsvs r8, r7, r3 │ │ │ │ blmi 0x499248 │ │ │ │ blls 0x346cb4 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ tstle r7, r0, lsl #6 │ │ │ │ andcs fp, r0, sp │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ stclt 14, cr0, [r0, #-0] │ │ │ │ - blx 0xffaa9498 │ │ │ │ + blx 0xfeaa9498 │ │ │ │ vadd.i64 d6, d8, d0 │ │ │ │ - stmdbge r3, {r0, r1, r2, r3, r6, r8, fp, ip, sp, lr, pc} │ │ │ │ + stmdbge r3, {r0, r1, r2, r3, r8, fp, ip, sp, lr, pc} │ │ │ │ vmax.s8 d20, d10, d2 │ │ │ │ - vaddl.s8 q11, d16, d0 │ │ │ │ + vaddl.s8 q11, d0, d0 │ │ │ │ @ instruction: 0xf0f2002d │ │ │ │ - @ instruction: 0xe7e0fef1 │ │ │ │ - @ instruction: 0xf8b8f249 │ │ │ │ + @ instruction: 0xe7e0feb5 │ │ │ │ + @ instruction: 0xf878f249 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfebc3e94 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ blmi 0xfe27097c │ │ │ │ eorcs fp, r8, #174 @ 0xae │ │ │ │ ldrbvs pc, [r8, #587]! @ 0x24b @ │ │ │ │ ldrcs pc, [r7, #704] @ 0x2c0 │ │ │ │ bl 0x3b50ac │ │ │ │ ldmdavs fp, {r1} │ │ │ │ @ instruction: 0xf04f932d │ │ │ │ vcgt.s d0, d7, d0 │ │ │ │ - eorcs lr, r0, #896 @ 0x380 │ │ │ │ + eorcs lr, r0, #52736 @ 0xce00 │ │ │ │ stmdage r5!, {r8, sp} │ │ │ │ - stc 2, cr15, [r8, #-220] @ 0xffffff24 │ │ │ │ + stcl 2, cr15, [r8], {55} @ 0x37 │ │ │ │ blcs 0x86d74 │ │ │ │ addshi pc, sl, r0 │ │ │ │ - @ instruction: 0xffbaf23f │ │ │ │ + @ instruction: 0xff7af23f │ │ │ │ strpl pc, [r8], #-1609 @ 0xfffff9b7 │ │ │ │ ldrcs pc, [r7], #704 @ 0x2c0 │ │ │ │ - mvnsvs pc, #-1610612732 @ 0xa0000004 │ │ │ │ + cmnpvs r4, #-1610612732 @ p-variant is OBSOLETE @ 0xa0000004 │ │ │ │ msreq CPSR_fsc, #192, 4 │ │ │ │ nopcs {0} @ │ │ │ │ ldrmi r2, [r9], -r1, lsl #4 │ │ │ │ stmdage r5!, {r0, ip, pc} │ │ │ │ - @ instruction: 0xf812f249 │ │ │ │ + @ instruction: 0xffd2f248 │ │ │ │ @ instruction: 0xf7ffa825 │ │ │ │ rsbvs pc, r0, fp, ror #29 │ │ │ │ @ instruction: 0xf0002800 │ │ │ │ andls r8, r5, r6, asr #1 │ │ │ │ - @ instruction: 0xf834f245 │ │ │ │ + @ instruction: 0xfff4f244 │ │ │ │ stmdals r5, {r0, r9, sl, lr} │ │ │ │ smlatbls r5, r1, r0, r6 │ │ │ │ - ldc2 2, cr15, [r4], {39} @ 0x27 │ │ │ │ + mrrc2 2, 2, pc, r4, cr7 @ │ │ │ │ blvc 0x1a28390 │ │ │ │ andls r2, r0, r2, lsl #6 │ │ │ │ stmdbls r5, {r0, r2, r9, sp} │ │ │ │ stc 0, cr2, [sp] │ │ │ │ vqdmulh.s d23, d5, d2 │ │ │ │ - vqdmulh.s , q0, │ │ │ │ + vqdmulh.s d31, d0, d27 │ │ │ │ vorr.i32 , #2048 @ 0x00000800 │ │ │ │ mulsvs r8, r1, r3 │ │ │ │ @ instruction: 0xf0003001 │ │ │ │ @ instruction: 0xa15f8095 │ │ │ │ ldrdeq lr, [r0, -r1] │ │ │ │ smlabteq sl, sp, r9, lr │ │ │ │ tstcs r0, r0, asr #4 │ │ │ │ @ instruction: 0x2328a814 │ │ │ │ vcgt.s d9, d7, d12 │ │ │ │ - sha1c.32 q15, , q2 │ │ │ │ - vaddw.s8 q8, q8, d4 │ │ │ │ + @ instruction: 0xf24bec84 │ │ │ │ + vaddw.s8 q8, q0, d4 │ │ │ │ vrhadd.s8 d16, d10, d31 │ │ │ │ - vmla.i d23, d0, d0[6] │ │ │ │ + vmla.i d22, d16, d0[6] │ │ │ │ vhadd.s32 d0, d7, d29 │ │ │ │ - @ instruction: 0x4603fb7b │ │ │ │ + @ instruction: 0x4603fb3b │ │ │ │ andcs fp, r1, #88, 2 │ │ │ │ ldmdage r4, {r6, r8, sp} │ │ │ │ vcgt.s32 d9, d6, d5 │ │ │ │ - strmi pc, [r6], -fp, asr #29 │ │ │ │ + strmi pc, [r6], -fp, lsl #29 │ │ │ │ vadd.i32 d9, d6, d5 │ │ │ │ - @ instruction: 0x2e01fa79 │ │ │ │ + @ instruction: 0x2e01fa39 │ │ │ │ andcs sp, r0, #61 @ 0x3d │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ vcgt.s d2, d15, d13 │ │ │ │ - stmdavs r9!, {r0, r2, r3, r4, r6, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdavs r9!, {r0, r2, r3, r4, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ stmdbcs r0, {r0, r1, r2, r3, ip, pc} │ │ │ │ stmdbge r6, {r0, r2, r3, r4, r5, ip, lr, pc} │ │ │ │ movwcs r2, #1 │ │ │ │ stmib sp, {r1, r2, r8, r9, ip, pc}^ │ │ │ │ movwls r3, #37639 @ 0x9307 │ │ │ │ - @ instruction: 0xff7af23e │ │ │ │ + @ instruction: 0xff3af23e │ │ │ │ vst2.8 {d25,d27}, [pc], r6 │ │ │ │ @ instruction: 0xf6c3434a │ │ │ │ ldmib sp, {r1, r3, r4, r7, r8, r9, ip, sp}^ │ │ │ │ blx 0xfe8ad5d2 │ │ │ │ stmne r9, {r0, r1, r8, sl, ip} │ │ │ │ strpl pc, [r0, #-2819] @ 0xfffff4fd │ │ │ │ strbvc lr, [r2, #2885]! @ 0xb45 │ │ │ │ ldrne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ stmdavs r3!, {r0, r9, sp}^ │ │ │ │ @ instruction: 0x2128a80a │ │ │ │ strcs r2, [r0, #-1024] @ 0xfffffc00 │ │ │ │ ldrmi lr, [r2, #-2509] @ 0xfffff633 │ │ │ │ - @ instruction: 0xff3ef226 │ │ │ │ + cdp2 2, 15, cr15, cr14, cr6, {1} │ │ │ │ ldmdavs sl, {r3, r4, r5, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, sp, lsr #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ eorlt sp, lr, pc, asr #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0xf8bdbd70 │ │ │ │ ldr r2, [pc, r2, rrx]! │ │ │ │ - adcsvs pc, r4, sl, asr #4 │ │ │ │ + eorsvs pc, r4, sl, asr #4 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ - mcr2 0, 1, pc, cr12, cr2, {7} @ │ │ │ │ + ldc2l 0, cr15, [r0, #968]! @ 0x3c8 │ │ │ │ stmdage r6, {r2, r5, r6, r7, r8, r9, sl, sp, lr, pc} │ │ │ │ smlabtne r6, sp, r9, lr │ │ │ │ smlabtne r8, sp, r9, lr │ │ │ │ - @ instruction: 0xf854f23b │ │ │ │ + @ instruction: 0xf814f23b │ │ │ │ strne lr, [r8, #-2525] @ 0xfffff623 │ │ │ │ mcrrmi 4, 4, pc, sl, cr15 @ │ │ │ │ ldccc 6, cr15, [sl], {195} @ 0xc3 │ │ │ │ cmneq r8, r6, lsl #20 │ │ │ │ bne 0x172d35c │ │ │ │ sbcsvs lr, r1, r0, asr #20 │ │ │ │ andeq lr, r5, r0, ror #22 │ │ │ │ @@ -94980,31 +94980,31 @@ │ │ │ │ stmdbls r7, {} @ │ │ │ │ strcs pc, [ip, #-2978] @ 0xfffff45e │ │ │ │ b 0x106d150 │ │ │ │ sbcseq r7, fp, r3, asr r0 │ │ │ │ strpl pc, [r1, #-2828] @ 0xfffff4f4 │ │ │ │ bl 0x11b31a0 │ │ │ │ str r0, [pc, r0, lsl #10]! │ │ │ │ - @ instruction: 0xf9ecf20b │ │ │ │ + @ instruction: 0xf9acf20b │ │ │ │ vadd.i64 d6, d8, d0 │ │ │ │ - stmdbge r5!, {r0, r1, r4, r6, fp, ip, sp, lr, pc} │ │ │ │ + stmdbge r5!, {r0, r1, r4, fp, ip, sp, lr, pc} │ │ │ │ vmax.s8 d20, d10, d2 │ │ │ │ - vmvn.i32 d23, #4 @ 0x00000004 │ │ │ │ + vshr.s64 d22, d20, #64 │ │ │ │ @ instruction: 0xf0f2002d │ │ │ │ - stmdavs r0!, {r0, r2, r4, r5, r6, r7, r8, sl, fp, ip, sp, lr, pc}^ │ │ │ │ - @ instruction: 0xf9f6f226 │ │ │ │ + stmdavs r0!, {r0, r3, r4, r5, r7, r8, sl, fp, ip, sp, lr, pc}^ │ │ │ │ + @ instruction: 0xf9b6f226 │ │ │ │ rsbvs r2, r3, r0, lsl #6 │ │ │ │ vabd.s8 d30, d24, d24 │ │ │ │ - vrecps.f32 d15, d27, d23 │ │ │ │ - stmdavs r0, {r0, r1, r2, r4, r6, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ - @ instruction: 0xf83ef238 │ │ │ │ + vrecps.f32 , , │ │ │ │ + stmdavs r0, {r0, r1, r2, r4, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ + @ instruction: 0xfffef237 │ │ │ │ strmi sl, [r2], -r5, lsr #18 │ │ │ │ - andvc pc, r0, sl, asr #4 │ │ │ │ + addvs pc, r0, sl, asr #4 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ - stc2l 0, cr15, [r0, #968]! @ 0x3c8 │ │ │ │ + stc2 0, cr15, [r4, #968]! @ 0x3c8 │ │ │ │ svclt 0x0000e798 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ bmi 0x1ac1fc8 │ │ │ │ andeq r0, r0, r1 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ @@ -95012,19 +95012,19 @@ │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf6490ff0 │ │ │ │ vsubl.s8 , d0, d8 │ │ │ │ umulllt r2, r3, r7, r2 │ │ │ │ ldrd pc, [r0], -r2 │ │ │ │ svceq 0x0000f1be │ │ │ │ strmi sp, [r3], -r9 │ │ │ │ - rsbsvc pc, r8, #-1610612732 @ 0xa0000004 │ │ │ │ + rscsvs pc, r8, #-1610612732 @ 0xa0000004 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ ldrbtmi r9, [r0], -r0, lsl #2 │ │ │ │ vrhadd.s8 d18, d8, d1 │ │ │ │ - andlt pc, r3, r9, lsr #27 │ │ │ │ + andlt pc, r3, r9, ror #26 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ @@ -95036,15 +95036,15 @@ │ │ │ │ @ instruction: 0x9327681b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ strmi r6, [lr], -r3, lsr #16 │ │ │ │ blcs 0x7e97c │ │ │ │ mvnhi pc, r0 │ │ │ │ @ instruction: 0x001af8b9 │ │ │ │ @ instruction: 0xf1cd2120 │ │ │ │ - andls pc, r3, pc, ror #29 │ │ │ │ + @ instruction: 0x9003feb3 │ │ │ │ @ instruction: 0xf0002800 │ │ │ │ @ instruction: 0xf8b981e1 │ │ │ │ @ instruction: 0xf1bee01a │ │ │ │ eorsle r0, r7, r0, lsl #30 │ │ │ │ vmov.32 r4, d29[0] │ │ │ │ andcs sl, r0, #112, 30 @ 0x1c0 │ │ │ │ ldmdaeq r4, {r0, r3, r8, ip, sp, lr, pc} │ │ │ │ @@ -95072,22 +95072,22 @@ │ │ │ │ svclt 0x000c2900 │ │ │ │ tstcs r6, r2, lsl #2 │ │ │ │ @ instruction: 0xf8434596 │ │ │ │ ldmle fp, {r5, r8, r9, fp, ip}^ │ │ │ │ bcs 0x87054 │ │ │ │ ldrmi sp, [r0], -sp, asr #32 │ │ │ │ vhsub.s16 d9, d13, d2 │ │ │ │ - @ instruction: 0xf8b9fce3 │ │ │ │ + @ instruction: 0xf8b9fca3 │ │ │ │ bls 0xf9044 │ │ │ │ suble r2, r1, r0, lsl #22 │ │ │ │ vmov.s16 r4, d13[1] │ │ │ │ stmdals r3, {r4, r5, r6, r8, r9, sl, fp, sp, pc} │ │ │ │ ldrbtmi r2, [fp], #-1536 @ 0xfffffa00 │ │ │ │ vtst.8 d22, d10, d11 │ │ │ │ - @ instruction: 0xf2c07c94 │ │ │ │ + vmov.i32 d23, #1279 @ 0x000004ff │ │ │ │ @ instruction: 0xf8cd0c2d │ │ │ │ @ instruction: 0xf8cda014 │ │ │ │ pkhbtmi ip, r0, r0 │ │ │ │ andne pc, r3, sl, asr r8 @ │ │ │ │ @ instruction: 0x46924637 │ │ │ │ strls r4, [r2], #-1716 @ 0xfffff94c │ │ │ │ blmi 0x1ba503c │ │ │ │ @@ -95103,42 +95103,42 @@ │ │ │ │ smlabbcs r0, fp, r8, r8 │ │ │ │ movweq lr, #52131 @ 0xcba3 │ │ │ │ @ instruction: 0xf7ffb29c │ │ │ │ @ instruction: 0x463bfd7d │ │ │ │ andmi lr, r0, sp, asr #19 │ │ │ │ ldrbmi r9, [r0], -r4, lsl #20 │ │ │ │ vrhadd.s8 d18, d8, d1 │ │ │ │ - blls 0x12c440 │ │ │ │ + blls 0x12c340 │ │ │ │ ldrdge pc, [r0], -r3 │ │ │ │ @ instruction: 0x301af8b9 │ │ │ │ ldmle r6, {r0, r1, r4, r5, r7, r9, lr}^ │ │ │ │ ldrbmi r9, [r2], -r2, lsl #24 │ │ │ │ vmin.s16 d4, d13, d0 │ │ │ │ - stmdavs r7!, {r0, r2, r8, sl, fp, ip, sp, lr, pc}^ │ │ │ │ + stmdavs r7!, {r0, r2, r6, r7, sl, fp, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf0002f00 │ │ │ │ @ instruction: 0x4638813c │ │ │ │ - ldc2 2, cr15, [r2], {29} │ │ │ │ + mrrc2 2, 1, pc, r2, cr13 @ │ │ │ │ tstcs r0, r0, lsr #4 │ │ │ │ @ instruction: 0xf8b9a81e │ │ │ │ vqadd.s64 d8, d7, d10 │ │ │ │ - vqdmulh.s d30, d11, d24 │ │ │ │ + vpmax.s8 q15, , q12 │ │ │ │ vrshr.s64 q11, q12, #64 │ │ │ │ ldc 2, cr2, [pc, #604] @ 0x6d2ec │ │ │ │ movwcs r7, #2887 @ 0xb47 │ │ │ │ ldmdavs r1, {r2, r9, ip, pc} │ │ │ │ tstcc sl, #3358720 @ 0x334000 │ │ │ │ tstcc ip, #3358720 @ 0x334000 │ │ │ │ blvc 0x8286d8 │ │ │ │ @ instruction: 0xf0002900 │ │ │ │ stmib sp, {r0, r1, r6, r8, pc}^ │ │ │ │ andcs r3, r1, ip, lsl #6 │ │ │ │ movwcc lr, #59853 @ 0xe9cd │ │ │ │ ldrmi sl, [r9], -ip, lsl #22 │ │ │ │ vcgt.s d9, d14, d2 │ │ │ │ - blls 0x3ac874 │ │ │ │ + blls 0x3ac774 │ │ │ │ strbmi pc, [sl, #-1103] @ 0xfffffbb1 @ │ │ │ │ ldrcc pc, [sl, #1731] @ 0x6c3 │ │ │ │ ldrdne lr, [sp], -sp │ │ │ │ andcc pc, r5, #166912 @ 0x28c00 │ │ │ │ blx 0x1b3142 │ │ │ │ bl 0x10f58dc │ │ │ │ stmib sp, {r5, r6, r7, r9, ip, sp, lr}^ │ │ │ │ @@ -95148,43 +95148,43 @@ │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ @ instruction: 0xf1b82324 │ │ │ │ rsble r0, r9, r0, lsl #30 │ │ │ │ ldrmi r9, [sp], -r3, lsl #22 │ │ │ │ bl 0x13eb64 │ │ │ │ @ instruction: 0xf8da1648 │ │ │ │ cmnlt r0, r8, lsl r0 │ │ │ │ - @ instruction: 0xffbef237 │ │ │ │ + @ instruction: 0xff7ef237 │ │ │ │ tstcc r1, #31744 @ 0x7c00 │ │ │ │ tstls pc, #50331648 @ 0x3000000 │ │ │ │ movwcc r9, #6948 @ 0x1b24 │ │ │ │ blls 0x9d1da8 │ │ │ │ movweq pc, #323 @ 0x143 @ │ │ │ │ @ instruction: 0xf10a9325 │ │ │ │ ldrbmi r0, [r6, #-2592] @ 0xfffff5e0 │ │ │ │ ldrtmi sp, [fp], -fp, ror #3 │ │ │ │ andcs sl, r1, #1966080 @ 0x1e0000 │ │ │ │ vrhadd.s32 d2, d6, d16 │ │ │ │ - blls 0x16c778 │ │ │ │ + blls 0x16c678 │ │ │ │ svcge 0x0070ee1d │ │ │ │ @ instruction: 0xb1ef699f │ │ │ │ cdpls 2, 0, cr2, cr3, cr0, {0} │ │ │ │ @ instruction: 0x4617465b │ │ │ │ svcge 0x0070ee1d │ │ │ │ andscc lr, sl, #3358720 @ 0x334000 │ │ │ │ ldmibvs r3!, {r4, r8, sp}^ │ │ │ │ tstls ip, #268435456 @ 0x10000000 │ │ │ │ stmdavs r3!, {r1, r3, r4, fp, sp, pc}^ │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ rsbsgt pc, r4, sp, asr #17 │ │ │ │ - ldc2l 2, cr15, [r8, #-152]! @ 0xffffff68 │ │ │ │ + ldc2 2, cr15, [r8, #-152]! @ 0xffffff68 │ │ │ │ @ instruction: 0x463069b6 │ │ │ │ - @ instruction: 0xff8cf237 │ │ │ │ + @ instruction: 0xff4cf237 │ │ │ │ mcrrne 8, 6, r6, r1, cr3 │ │ │ │ ldrtmi r2, [r0], -r1, lsl #4 │ │ │ │ - stc2l 2, cr15, [lr, #-152]! @ 0xffffff68 │ │ │ │ + stc2 2, cr15, [lr, #-152]! @ 0xffffff68 │ │ │ │ strbmi r1, [r3, #-3195] @ 0xfffff385 │ │ │ │ blvs 0xfeb21230 │ │ │ │ strtmi r3, [lr], -r0, lsr #10 │ │ │ │ @ instruction: 0xf0002a00 │ │ │ │ @ instruction: 0xf50780bd │ │ │ │ ldrmi r5, [pc], -r5, lsr #4 │ │ │ │ andscc r4, r8, #12, 22 @ 0x3000 │ │ │ │ @@ -95200,90 +95200,90 @@ │ │ │ │ addeq r3, sl, r0 │ │ │ │ addeq r2, sl, sl, ror pc │ │ │ │ addeq r2, sl, ip, asr #30 │ │ │ │ ldrdeq r2, [sl], r0 │ │ │ │ svcge 0x0070ee1d │ │ │ │ ldmdage lr, {r0, r1, r3, r4, r5, r9, sl, lr} │ │ │ │ @ instruction: 0x21202201 │ │ │ │ - ldc2 2, cr15, [lr, #-152]! @ 0xffffff68 │ │ │ │ + ldc2l 2, cr15, [lr], #152 @ 0x98 │ │ │ │ @ instruction: 0xf6424b82 │ │ │ │ strtmi r1, [r8], #1367 @ 0x557 │ │ │ │ blvc 0x2028860 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ tstcs r0, r1, lsl #4 │ │ │ │ @ instruction: 0x2600a81a │ │ │ │ blvc 0x7a8828 │ │ │ │ andcc pc, r3, sl, asr r8 @ │ │ │ │ bl 0x152a68 │ │ │ │ ldmhi fp, {r3, r6, r8, r9} │ │ │ │ tstls sl, #1526726656 @ 0x5b000000 │ │ │ │ vadd.i32 q3, q3, │ │ │ │ - andcs pc, r1, #2368 @ 0x940 │ │ │ │ + andcs pc, r1, #58624 @ 0xe500 │ │ │ │ stmdavs r3!, {r0, r4, r9, sl, lr}^ │ │ │ │ - sbcpl pc, ip, r9, asr #4 │ │ │ │ + subpl pc, ip, r9, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ - ldc2 2, cr15, [ip, #-152] @ 0xffffff68 │ │ │ │ + ldc2l 2, cr15, [ip], {38} @ 0x26 │ │ │ │ @ instruction: 0xf8b94b72 │ │ │ │ @ instruction: 0x4631201a │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ strtmi r9, [sl], #-2050 @ 0xfffff7fe │ │ │ │ andcc pc, r3, sl, asr r8 @ │ │ │ │ movteq lr, #11011 @ 0x2b03 │ │ │ │ ldmhi sp, {r3, r4, r5, r9, sp} │ │ │ │ - b 0x13a9b18 │ │ │ │ + b 0x3a9b18 │ │ │ │ stmdals r3, {r0, r1, r2, r8, fp, sp, pc} │ │ │ │ @ instruction: 0xf7ff9607 │ │ │ │ blls 0x1ac434 │ │ │ │ @ instruction: 0xf8dd4607 │ │ │ │ @ instruction: 0x960c801c │ │ │ │ @ instruction: 0xf1086819 │ │ │ │ strtmi r0, [fp], #-824 @ 0xfffffcc8 │ │ │ │ stmdbcs r0, {r0, r2, r3, r8, r9, ip, pc} │ │ │ │ addshi pc, r3, r0 │ │ │ │ andcs sl, r1, r8, lsl #18 │ │ │ │ strvs lr, [r8], -sp, asr #19 │ │ │ │ strvs lr, [sl], -sp, asr #19 │ │ │ │ - ldc2 2, cr15, [r4, #-248] @ 0xffffff08 │ │ │ │ + ldc2l 2, cr15, [r4], {62} @ 0x3e │ │ │ │ @ instruction: 0xf44f9b08 │ │ │ │ @ instruction: 0xf6c3464a │ │ │ │ ldmib sp, {r1, r3, r4, r7, r9, sl, ip, sp}^ │ │ │ │ blx 0xfe92d6a6 │ │ │ │ ldmdane fp, {r1, r2, r9, ip, sp}^ │ │ │ │ andcs pc, r0, #6144 @ 0x1800 │ │ │ │ rscvc lr, r1, #67584 @ 0x10800 │ │ │ │ andcc lr, lr, #3358720 @ 0x334000 │ │ │ │ - ldc2l 2, cr15, [r8], {63} @ 0x3f │ │ │ │ + ldc2 2, cr15, [r8], {63} @ 0x3f │ │ │ │ @ instruction: 0xf0ed9010 │ │ │ │ - movwcs pc, #2881 @ 0xb41 @ │ │ │ │ + movwcs pc, #2821 @ 0xb05 @ │ │ │ │ stmib sp, {r0, r1, r4, r8, r9, ip, pc}^ │ │ │ │ andcs fp, r1, #20, 6 @ 0x50000000 │ │ │ │ teqcs r8, r3, lsr #18 │ │ │ │ @ instruction: 0x26009318 │ │ │ │ @ instruction: 0x61233301 │ │ │ │ andsls r6, r1, r3, ror #18 │ │ │ │ @ instruction: 0xf1439319 │ │ │ │ stmdals r2, {r8, r9} │ │ │ │ stmdavs r3!, {r0, r1, r5, r6, r8, sp, lr}^ │ │ │ │ sublt pc, r8, sp, asr #17 │ │ │ │ @ instruction: 0x96179516 │ │ │ │ - stc2l 2, cr15, [r4], {38} @ 0x26 │ │ │ │ + stc2 2, cr15, [r4], {38} @ 0x26 │ │ │ │ strbmi r6, [r1], -r3, ror #16 │ │ │ │ ldrtmi r2, [r8], -r1, lsl #4 │ │ │ │ - ldc2 2, cr15, [lr], #152 @ 0x98 │ │ │ │ + ldc2l 2, cr15, [lr], #-152 @ 0xffffff68 │ │ │ │ strtmi r6, [r9], -r3, ror #16 │ │ │ │ andcs r4, r1, #88, 12 @ 0x5800000 │ │ │ │ - ldc2 2, cr15, [r8], #152 @ 0x98 │ │ │ │ + ldc2l 2, cr15, [r8], #-152 @ 0xffffff68 │ │ │ │ vadd.i16 q3, , q8 │ │ │ │ - blmi 0x10ac200 │ │ │ │ + blmi 0x10ac100 │ │ │ │ blls 0xa47358 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ cmnle pc, r0, lsl #6 │ │ │ │ eorlt r9, r9, r3, lsl #16 │ │ │ │ svcmi 0x00f0e8bd │ │ │ │ - ldcllt 1, cr15, [sl], #-820 @ 0xfffffccc │ │ │ │ + ldclt 1, cr15, [lr], #-820 @ 0xfffffccc │ │ │ │ @ instruction: 0xe737461f │ │ │ │ blcs 0x87498 │ │ │ │ mrcge 4, 0, APSR_nzcv, cr6, cr15, {3} │ │ │ │ ldmdavs sl, {r1, r2, r4, r5, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r7, lsr #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ eorlt sp, r9, ip, asr r1 │ │ │ │ @@ -95291,15 +95291,15 @@ │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svchi 0x00f0e8bd │ │ │ │ stmib sp, {r2, r3, r8, r9, fp, sp, pc}^ │ │ │ │ ldrmi r1, [r8], -ip, lsl #2 │ │ │ │ smlabtne lr, sp, r9, lr │ │ │ │ vcgt.s d9, d10, d2 │ │ │ │ - ldmib sp, {r0, r6, r7, r8, sl, fp, ip, sp, lr, pc}^ │ │ │ │ + ldmib sp, {r0, r7, r8, sl, fp, ip, sp, lr, pc}^ │ │ │ │ vst4.8 {d22,d24,d26,d28}, [pc], lr │ │ │ │ @ instruction: 0xf6c3454a │ │ │ │ bls 0x37a9b8 │ │ │ │ cmneq r3, r8, asr #2 │ │ │ │ b 0x10741c4 │ │ │ │ bl 0x18856b4 │ │ │ │ ldmne fp, {r0}^ │ │ │ │ @@ -95311,15 +95311,15 @@ │ │ │ │ andcc pc, r5, #165888 @ 0x28800 │ │ │ │ stmdals sp, {r0, r1, r3, r4, fp, ip} │ │ │ │ andcs pc, r0, #5120 @ 0x1400 │ │ │ │ andeq lr, r1, #67584 @ 0x10800 │ │ │ │ stmdage r8, {r0, r3, r5, r7, r9, sl, sp, lr, pc} │ │ │ │ smlabtne r8, sp, r9, lr │ │ │ │ smlabtne sl, sp, r9, lr │ │ │ │ - ldc2 2, cr15, [r8, #232] @ 0xe8 │ │ │ │ + ldc2l 2, cr15, [r8, #-232] @ 0xffffff18 │ │ │ │ andne lr, sl, #3620864 @ 0x374000 │ │ │ │ strbmi pc, [sl], -pc, asr #8 @ │ │ │ │ ldrcc pc, [sl], r3, asr #13 │ │ │ │ cmpeq r0, fp, asr #2 │ │ │ │ b 0x1073d14 │ │ │ │ bl 0x18856f0 │ │ │ │ ldmne fp, {r1}^ │ │ │ │ @@ -95329,38 +95329,38 @@ │ │ │ │ ldrdeq r0, [r9], #8 │ │ │ │ cmpvc r3, r1, asr #20 │ │ │ │ blx 0xfe953fea │ │ │ │ ldmdane fp, {r1, r2, r9, ip, sp} │ │ │ │ blx 0x2133f6 │ │ │ │ bl 0x10f5bd4 │ │ │ │ ldrb r0, [r9, -r1, lsl #4] │ │ │ │ - stc2 2, cr15, [lr, #-288] @ 0xfffffee0 │ │ │ │ + stc2l 2, cr15, [lr], {72} @ 0x48 │ │ │ │ ... │ │ │ │ addeq r2, sl, r0, lsl #27 │ │ │ │ addeq r2, sl, r0, asr #26 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebc45f8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf6490ff0 │ │ │ │ vaddhn.i16 d21, q0, q4 │ │ │ │ umulllt r2, r2, r7, r4 @ │ │ │ │ tstlt r8, r0, lsr #16 │ │ │ │ - @ instruction: 0xff2ef225 │ │ │ │ + cdp2 2, 14, cr15, cr14, cr5, {1} │ │ │ │ eorvs r2, r3, r0, lsl #6 │ │ │ │ cmppcc r8, #64, 4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r1, #192, 4 │ │ │ │ mcrrne 8, 1, r6, r2, cr8 │ │ │ │ stmiavs r1!, {r0, r1, r2, ip, lr, pc} │ │ │ │ vcgt.s8 d25, d5, d1 │ │ │ │ - blls 0xeb580 │ │ │ │ + blls 0xeb480 │ │ │ │ rscscc pc, pc, #79 @ 0x4f │ │ │ │ stmdavs r0!, {r1, r3, r4, sp, lr}^ │ │ │ │ vorr d11, d5, d8 │ │ │ │ - movwcs pc, #3865 @ 0xf19 @ │ │ │ │ + movwcs pc, #3801 @ 0xed9 @ │ │ │ │ andlt r6, r2, r3, rrx │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd10 │ │ │ │ svclt 0x00004770 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ @@ -95370,39 +95370,39 @@ │ │ │ │ vaddhn.i16 d21, q0, q8 │ │ │ │ umulllt r2, r2, r7, r4 @ │ │ │ │ teqlt r0, r0, lsr #16 │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ vmla.f32 d27, d10, d0 │ │ │ │ - vaddl.s8 , d16, d16 │ │ │ │ + vaddl.s8 , d0, d16 │ │ │ │ @ instruction: 0xf7ce002d │ │ │ │ bicslt pc, r8, r9, asr #31 │ │ │ │ - blx 0xffa297d4 │ │ │ │ + blx 0xfeb297d4 │ │ │ │ vcge.s8 d18, d14, d11 │ │ │ │ - vbic.i32 d21, #4 @ 0x00000004 │ │ │ │ + vsra.s64 d20, d20, #64 │ │ │ │ vand d16, d10, d18 │ │ │ │ - vsubl.s8 , d16, d20 │ │ │ │ + vsubl.s8 , d0, d20 │ │ │ │ tstls r0, sp, lsr #4 │ │ │ │ - bicvc pc, ip, fp, asr #12 │ │ │ │ + cmppvc ip, fp, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - ldc2 0, cr15, [r8], {208} @ 0xd0 │ │ │ │ + mrrc2 0, 13, pc, ip, cr0 @ │ │ │ │ andlt r6, r2, r0, lsr #32 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - ldrtvc pc, [r8], #586 @ 0x24a @ │ │ │ │ + ldrtvc pc, [r8], #-586 @ 0xfffffdb6 @ │ │ │ │ strteq pc, [sp], #-704 @ 0xfffffd40 │ │ │ │ - teqppl r4, #-536870908 @ p-variant is OBSOLETE @ 0xe0000004 │ │ │ │ + @ instruction: 0x43b4f24e │ │ │ │ teqpeq r2, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - @ instruction: 0x71a4f24a │ │ │ │ + msrvc R12_usr, sl │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ strls r2, [r0], #-538 @ 0xfffffde6 │ │ │ │ - @ instruction: 0xf850f1dc │ │ │ │ + @ instruction: 0xf814f1dc │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfebc46ec │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrmi r0, [r5], -r8, ror #31 │ │ │ │ ldrdcs pc, [ip], r0 │ │ │ │ bcs 0x99708 │ │ │ │ @ instruction: 0xf8d0d13a │ │ │ │ @@ -95416,22 +95416,22 @@ │ │ │ │ @ instruction: 0xf04ebf08 │ │ │ │ ldmvs fp, {r0, r9, sl, fp} │ │ │ │ ldmdavs sl, {r0, r1, r3, r4, r5, r7, r8, ip, sp, pc} │ │ │ │ mvnsle r4, sl, lsl #5 │ │ │ │ @ instruction: 0xf012685a │ │ │ │ @ instruction: 0xd1270c10 │ │ │ │ ldrble r0, [r4, #1682]! @ 0x692 │ │ │ │ - movtpl pc, #16974 @ 0x424e @ │ │ │ │ + bicmi pc, r4, #-536870908 @ 0xe0000004 │ │ │ │ teqpeq r2, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - bicvc pc, r4, sl, asr #4 │ │ │ │ + cmppvc r4, sl, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ adcvc pc, r2, #1325400064 @ 0x4f000000 │ │ │ │ @ instruction: 0xf8cd4660 │ │ │ │ - @ instruction: 0xf1dcc000 │ │ │ │ - @ instruction: 0xf1bef817 │ │ │ │ + @ instruction: 0xf1dbc000 │ │ │ │ + @ instruction: 0xf1beffdb │ │ │ │ andle r0, fp, r0, lsl #30 │ │ │ │ vst2.8 {d22-d23}, [pc :128], r9 │ │ │ │ @ instruction: 0xf6cf427c │ │ │ │ vqsub.s8 , q8, │ │ │ │ vsubw.s8 q9, q0, d1 │ │ │ │ andmi r0, sl, r4, lsl #6 │ │ │ │ eorvs r4, fp, r3, lsl r3 │ │ │ │ @@ -95454,15 +95454,15 @@ │ │ │ │ @ instruction: 0xf5002100 │ │ │ │ @ instruction: 0x46685536 │ │ │ │ stmib sp, {r4, r5, r8, sl, ip, sp}^ │ │ │ │ eorcs r2, r0, #939524096 @ 0x38000000 │ │ │ │ @ instruction: 0x9c104b4d │ │ │ │ movwls r6, #38939 @ 0x981b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ - stm r0, {r0, r1, r2, r4, r5, r9, ip, sp, lr, pc} │ │ │ │ + stmda r0, {r0, r1, r2, r4, r5, r9, ip, sp, lr, pc}^ │ │ │ │ cdpeq 1, 3, cr15, cr8, cr13, {0} │ │ │ │ strls r4, [r6, #-1772] @ 0xfffff914 │ │ │ │ @ instruction: 0x000fe8be │ │ │ │ andeq lr, pc, ip, lsr #17 │ │ │ │ ldm lr, {r9, sp} │ │ │ │ stm ip, {r0, r1} │ │ │ │ strtmi r0, [r8], -r3 │ │ │ │ @@ -95508,15 +95508,15 @@ │ │ │ │ rscscc lr, r2, #323584 @ 0x4f000 │ │ │ │ vqdmulh.s d15, d2, d4 │ │ │ │ sbcscc lr, r2, #532480 @ 0x82000 │ │ │ │ vqdmulh.s d15, d2, d14 │ │ │ │ subscc lr, r2, #532480 @ 0x82000 │ │ │ │ vqdmulh.s d15, d2, d12 │ │ │ │ andsmi lr, r2, #532480 @ 0x82000 │ │ │ │ - @ instruction: 0xf832f0f8 │ │ │ │ + @ instruction: 0xfff6f0f7 │ │ │ │ ldmdavs sl, {r0, r1, r4, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r9, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, sl, sp, lsl r1 │ │ │ │ ldrhtmi lr, [r0], #-141 @ 0xffffff73 │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ @@ -95528,15 +95528,15 @@ │ │ │ │ @ instruction: 0xf6c913b1 │ │ │ │ strcc r6, [r1, #-823] @ 0xfffffcc9 │ │ │ │ ldrbmi lr, [r5, #2639]! @ 0xa4f │ │ │ │ @ instruction: 0xf505fb03 │ │ │ │ ldrpl lr, [r5, #-2639]! @ 0xfffff5b1 │ │ │ │ andcs lr, r0, fp, lsl #15 │ │ │ │ vaba.s8 q15, q12, q5 │ │ │ │ - svclt 0x0000fb7f │ │ │ │ + svclt 0x0000fb3f │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ orrseq r6, r3, #1081344 @ 0x108000 │ │ │ │ stmdavs r2, {r0, r1, r3, sl, ip, lr, pc} │ │ │ │ addsmi r6, sl, #720896 @ 0xb0000 │ │ │ │ andcs sp, r0, #7 │ │ │ │ tstcs r0, r0, lsl r6 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ @@ -95583,93 +95583,93 @@ │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ strmi fp, [r8], sl, lsl #1 │ │ │ │ strmi r2, [r5], -r0, lsl #2 │ │ │ │ @ instruction: 0xf0f64616 │ │ │ │ - ldrdlt pc, [r0, #-223] @ 0xffffff21 │ │ │ │ + smlaltblt pc, r0, r3, sp @ │ │ │ │ cmppcs r0, #78643200 @ p-variant is OBSOLETE @ 0x4b00000 │ │ │ │ orrscs pc, r7, #192, 4 │ │ │ │ @ instruction: 0x0691681a │ │ │ │ ldrbeq sp, [r2, #1065] @ 0x429 │ │ │ │ andlt sp, sl, sl, lsl #8 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ @ instruction: 0xf0f69306 │ │ │ │ - @ instruction: 0x4601fcf1 │ │ │ │ + @ instruction: 0x4601fcb5 │ │ │ │ rscle r2, lr, r0, lsl #16 │ │ │ │ andls r9, r6, r6, lsl #22 │ │ │ │ ldmdavs fp, {r6, r9, sl, lr} │ │ │ │ svccc 0x0000f413 │ │ │ │ @ instruction: 0xf44fbf14 │ │ │ │ vst1.64 {d18-d21}, [pc], r0 │ │ │ │ addseq r2, fp, #128, 4 │ │ │ │ @ instruction: 0xf442bf48 │ │ │ │ @ instruction: 0xf7a42200 │ │ │ │ stmdals r6, {r0, r2, r3, r4, r6, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ pop {r1, r3, ip, sp, pc} │ │ │ │ @ instruction: 0xf0f641f0 │ │ │ │ - movwls fp, #40153 @ 0x9cd9 │ │ │ │ + movwls fp, #40093 @ 0x9c9d │ │ │ │ ldmibvs r2!, {r0, r1, r4, r5, r9, sl, lr}^ │ │ │ │ tstcs r0, r8, lsr #12 │ │ │ │ sbcmi pc, r0, #216, 16 @ 0xd80000 │ │ │ │ blvc 0x128e98 │ │ │ │ andls r4, r8, #49283072 @ 0x2f00000 │ │ │ │ @ instruction: 0x5604e9d6 │ │ │ │ blvc 0x228e8c │ │ │ │ @ instruction: 0xff92f7a6 │ │ │ │ blvc 0x228ed4 │ │ │ │ strtmi r9, [r1], -r8, lsl #20 │ │ │ │ andvs lr, r4, sp, asr #19 │ │ │ │ - sbcsvc pc, ip, sl, asr #4 │ │ │ │ + subsvc pc, ip, sl, asr #4 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ strls r9, [r2, -r3, lsl #10] │ │ │ │ blvc 0xa8eac │ │ │ │ - ldc2l 0, cr15, [r6], #984 @ 0x3d8 │ │ │ │ + ldc2 0, cr15, [sl], #984 @ 0x3d8 │ │ │ │ ldmdavs sl, {r0, r3, r8, r9, fp, ip, pc} │ │ │ │ svclt 0x0000e7b1 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfebc4a8c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ blmi 0x771854 │ │ │ │ svccs 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ ldmpl r3, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ tstle pc, r3, lsl #5 │ │ │ │ tstcs r0, r8, lsl fp │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ @ instruction: 0xf0a950d1 │ │ │ │ - stmdblt r0!, {r0, r1, r7, r8, r9, fp, ip, sp, lr, pc}^ │ │ │ │ - @ instruction: 0xf978f0ff │ │ │ │ + stmdblt r0!, {r0, r1, r2, r6, r8, r9, fp, ip, sp, lr, pc}^ │ │ │ │ + @ instruction: 0xf93cf0ff │ │ │ │ andlt fp, r3, r8, ror r9 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0xf0a9bd00 │ │ │ │ - @ instruction: 0xf0fffb51 │ │ │ │ - stmdacs r0, {r0, r3, r5, r6, r8, fp, ip, sp, lr, pc} │ │ │ │ + @ instruction: 0xf0fffb15 │ │ │ │ + stmdacs r0, {r0, r2, r3, r5, r8, fp, ip, sp, lr, pc} │ │ │ │ andlt sp, r3, pc, ror #1 │ │ │ │ bl 0x1aba54 │ │ │ │ - ldmdblt r6!, {r0, r1, r2, r3, r4, r5, r6, r7, ip, sp, lr, pc}^ │ │ │ │ - eorseq pc, r8, #77594624 @ 0x4a00000 │ │ │ │ + ldmdblt sl!, {r0, r1, r2, r3, r4, r5, r6, r7, ip, sp, lr, pc} │ │ │ │ + adcsvc pc, r8, #-1610612732 @ 0xa0000004 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ - bicvc pc, r4, sl, asr #4 │ │ │ │ + cmppvc r4, sl, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ andcs r9, r0, r0, lsl #4 │ │ │ │ vqdmulh.s d20, d0, d4 │ │ │ │ @ instruction: 0xf1db2203 │ │ │ │ - svclt 0x0000fe41 │ │ │ │ + svclt 0x0000fe05 │ │ │ │ addeq r2, sl, r2, lsl r3 │ │ │ │ addeq r2, sl, r4, lsr r4 │ │ │ │ - eorseq lr, r2, ip, ror #10 │ │ │ │ + eorseq lr, r2, ip, ror #9 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ ldrbcs pc, [r0], -fp, asr #12 @ │ │ │ │ ldrcs pc, [r7], r0, asr #5 │ │ │ │ strmi r6, [r5], -fp, asr #19 │ │ │ │ @@ -95719,51 +95719,51 @@ │ │ │ │ stmdbvs r3!, {r1, r2, r3, r5, r7, r8, r9, sl, sp, lr, pc}^ │ │ │ │ svclt 0x0058039b │ │ │ │ strle r6, [r4, #-2086] @ 0xfffff7da │ │ │ │ strtmi r6, [r8], -fp, lsr #28 │ │ │ │ @ instruction: 0x47986fdb │ │ │ │ ldrtmi r4, [r0], -r6, lsl #12 │ │ │ │ @ instruction: 0xf0f62100 │ │ │ │ - stmdacs r0, {r0, r1, r2, r3, r6, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r1, r4, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ stmibvs r3!, {r0, r1, r4, r6, r7, ip, lr, pc}^ │ │ │ │ tstcs r0, r0, lsr r6 │ │ │ │ @ instruction: 0xf7a6461f │ │ │ │ @ instruction: 0x4632febd │ │ │ │ ldrtmi r4, [r9], -r3, lsl #12 │ │ │ │ - rsbseq pc, r8, sl, asr #12 │ │ │ │ + rscsvc pc, r8, sl, asr #4 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ - stc2 0, cr15, [r8], #-984 @ 0xfffffc28 │ │ │ │ + blx 0xffba9df2 │ │ │ │ stmdbvs r3!, {r0, r1, r6, r7, r8, r9, sl, sp, lr, pc}^ │ │ │ │ tstlt fp, #588 @ 0x24c │ │ │ │ strtmi r6, [r8], -r1, lsr #16 │ │ │ │ @ instruction: 0xe7b94798 │ │ │ │ cmnpvs sl, #-1342177276 @ p-variant is OBSOLETE @ 0xb0000004 │ │ │ │ orrscs pc, r7, #192, 4 │ │ │ │ blcs 0x8faa0 │ │ │ │ ldmdavs r3!, {r0, r1, r2, r5, r7, ip, lr, pc} │ │ │ │ strle r0, [r4, #1049]! @ 0x419 │ │ │ │ strtmi r4, [r1], -r2, lsl #12 │ │ │ │ - subeq pc, ip, sl, asr #12 │ │ │ │ + sbcvc pc, ip, sl, asr #4 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ - stc2 0, cr15, [lr], {246} @ 0xf6 │ │ │ │ + blx 0xff529e26 │ │ │ │ @ instruction: 0xe79a6838 │ │ │ │ sbcscc pc, r0, #13959168 @ 0xd50000 │ │ │ │ @ instruction: 0xd1a83301 │ │ │ │ vsubw.s8 q9, q0, d2 │ │ │ │ strtmi r0, [r8], -r1, lsl #6 │ │ │ │ sbcscc pc, r0, #12910592 @ 0xc50000 │ │ │ │ stc2 0, cr15, [sl, #-0] │ │ │ │ - bicvc pc, r4, sl, asr #4 │ │ │ │ + cmppvc r4, sl, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - rsbeq pc, ip, sl, asr #12 │ │ │ │ + rscvc pc, ip, sl, asr #4 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ vqdmulh.s d20, d0, d2 │ │ │ │ vqsub.s16 , , │ │ │ │ - svclt 0x0000f86d │ │ │ │ - eorseq lr, r2, r8, lsl #11 │ │ │ │ + svclt 0x0000f82d │ │ │ │ + eorseq lr, r2, r8, lsl #10 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0070f8cc │ │ │ │ addslt r4, fp, pc, lsr #23 │ │ │ │ ldmdavs fp, {r0, r1, r7, r9, sl, lr} │ │ │ │ @ instruction: 0xf04f9319 │ │ │ │ @@ -95932,38 +95932,38 @@ │ │ │ │ vhadd.s8 , , │ │ │ │ vbic.i32 q11, #3584 @ 0x00000e00 │ │ │ │ ldmdahi fp, {r0, r1, r2, r4, r7, r8, r9, sp} │ │ │ │ sbcle r2, r6, r0, lsl #22 │ │ │ │ ldmdavs fp, {r3, r8, r9, fp, ip, pc} │ │ │ │ strble r0, [r2, #1053] @ 0x41d │ │ │ │ @ instruction: 0x4621463a │ │ │ │ - rscseq pc, r0, sl, asr #12 │ │ │ │ + rsbseq pc, r0, sl, asr #12 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ - blx 0xfe32a12c │ │ │ │ + blx 0x142a12c │ │ │ │ svclt 0x0000e7b9 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ @ instruction: 0xf0004650 │ │ │ │ @ instruction: 0xf8dafb89 │ │ │ │ @ instruction: 0x4680327c │ │ │ │ @ instruction: 0xf43f2b00 │ │ │ │ bge 0x4199fc │ │ │ │ @ instruction: 0x46504639 │ │ │ │ eorshi pc, r8, sp, asr #17 │ │ │ │ blx 0xfedabd7a │ │ │ │ @ instruction: 0xf8ddbb28 │ │ │ │ @ instruction: 0xe7178038 │ │ │ │ - @ instruction: 0xf8e0f0a9 │ │ │ │ + @ instruction: 0xf8a4f0a9 │ │ │ │ @ instruction: 0xf8cdab0e │ │ │ │ smladxls ip, r8, r0, r8 │ │ │ │ stm sp, {r0, r1, r2, r3, r8, r9, fp, lr, pc} │ │ │ │ ldrbmi r0, [r0], -pc │ │ │ │ movwcs lr, #51677 @ 0xc9dd │ │ │ │ blx 0x18a9dbe │ │ │ │ @ instruction: 0xf0a94604 │ │ │ │ - @ instruction: 0xf8daf8e7 │ │ │ │ + @ instruction: 0xf8daf8ab │ │ │ │ bl 0x13a73c │ │ │ │ subsvs r0, r7, r6, asr #5 │ │ │ │ eorsmi pc, r6, r3, asr #16 │ │ │ │ @ instruction: 0xf8dae736 │ │ │ │ @ instruction: 0x462342d0 │ │ │ │ andle r1, r8, r2, ror #24 │ │ │ │ @ instruction: 0xf6ff2b00 │ │ │ │ @@ -95971,55 +95971,55 @@ │ │ │ │ @ instruction: 0xf8dae673 │ │ │ │ @ instruction: 0x461c32d0 │ │ │ │ @ instruction: 0x46d3e7f6 │ │ │ │ strcc pc, [r0], #1103 @ 0x44f │ │ │ │ @ instruction: 0xf8dbe679 │ │ │ │ @ instruction: 0x4632101c │ │ │ │ @ instruction: 0xf64a69e3 │ │ │ │ - vshr.s64 q8, q0, #64 │ │ │ │ + vmov.i32 q8, #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf0f6002d │ │ │ │ - @ instruction: 0xe768fa3d │ │ │ │ + strb pc, [r8, -r1, lsl #20]! @ │ │ │ │ addcc pc, r4, #14352384 @ 0xdb0000 │ │ │ │ @ instruction: 0xf43f2b00 │ │ │ │ ldmdbvs sl, {r0, r2, r3, r7, r9, sl, fp, sp, pc}^ │ │ │ │ sbceq pc, r0, #34 @ 0x22 │ │ │ │ ldmibvs fp, {r1, r3, r4, r6, r8, sp, lr} │ │ │ │ mvnsle r2, r0, lsl #22 │ │ │ │ vmax.s8 d30, d23, d4 │ │ │ │ - vrecps.f32 , q13, │ │ │ │ - vmla.f d23, d16, d0[1] │ │ │ │ + vrecps.f32 d31, d26, d21 │ │ │ │ + vmla.f d23, d0, d0[1] │ │ │ │ @ instruction: 0xf64a012d │ │ │ │ - vmov.i32 d17, #12 @ 0x0000000c │ │ │ │ + vshr.s64 d16, d12, #64 │ │ │ │ blmi 0x46ded4 │ │ │ │ andscc pc, lr, #64, 4 │ │ │ │ - mrc2 2, 4, pc, cr10, cr2, {0} │ │ │ │ + mrc2 2, 2, pc, cr10, cr2, {0} │ │ │ │ blx 0xa2bcb4 │ │ │ │ - bicvc pc, r4, sl, asr #4 │ │ │ │ + cmppvc r4, sl, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - adceq pc, ip, sl, asr #12 │ │ │ │ + eoreq pc, ip, sl, asr #12 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ vqdmulh.s d20, d0, d9 │ │ │ │ vhsub.s16 q1, q1, q15 │ │ │ │ - vceq.f32 d31, d26, d11 │ │ │ │ - vmla.f d23, d16, d0[1] │ │ │ │ + vceq.f32 , q5, │ │ │ │ + vmla.f d23, d0, d0[1] │ │ │ │ @ instruction: 0xf64a012d │ │ │ │ - vaddl.s8 , d0, d8 │ │ │ │ + vaddl.s8 q8, d16, d8 │ │ │ │ blmi 0x16df0c │ │ │ │ rsbvc pc, r3, #1325400064 @ 0x4f000000 │ │ │ │ - mrc2 2, 3, pc, cr14, cr2, {0} │ │ │ │ - ldrhteq lr, [r2], -r4 │ │ │ │ - mlaseq r2, r4, r5, lr │ │ │ │ - eorseq lr, r2, r0, lsr #11 │ │ │ │ + mrc2 2, 1, pc, cr14, cr2, {0} │ │ │ │ + eorseq lr, r2, r4, lsr r5 │ │ │ │ + eorseq lr, r2, r4, lsl r5 │ │ │ │ + eorseq lr, r2, r0, lsr #10 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfebc5074 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ andls r2, r1, r0, lsl #2 │ │ │ │ vhadd.s16 d3, d22, d24 │ │ │ │ - ldmdblt r0, {r0, r1, r2, r4, r6, r7, r9, fp, ip, sp, lr, pc}^ │ │ │ │ + ldmdblt r0, {r0, r1, r2, r4, r7, r9, fp, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf7ff9801 │ │ │ │ strdlt pc, [r3], -sp │ │ │ │ movwcs r2, #256 @ 0x100 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ stmdals r1, {r8, sl, fp, ip, sp, pc} │ │ │ │ ldc2l 7, cr15, [r0], #1020 @ 0x3fc │ │ │ │ @@ -96104,26 +96104,26 @@ │ │ │ │ bge 0x292000 │ │ │ │ @ instruction: 0x46204631 │ │ │ │ blx 0x202bfe4 │ │ │ │ ldrdls pc, [r0], -sp @ │ │ │ │ addle r2, r6, r0, lsl #16 │ │ │ │ @ instruction: 0xf0004620 │ │ │ │ vpmax.s8 , , │ │ │ │ - svclt 0x0000feff │ │ │ │ + svclt 0x0000febf │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0070f8cc │ │ │ │ blmi 0xfe31a280 │ │ │ │ andls r2, r4, r0, lsl #2 │ │ │ │ smlatbls fp, r8, r0, r3 │ │ │ │ tstls r9, #1769472 @ 0x1b0000 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ - blx 0x22a880 │ │ │ │ + @ instruction: 0xf9c6f216 │ │ │ │ @ instruction: 0xf0402800 │ │ │ │ @ instruction: 0x46048097 │ │ │ │ @ instruction: 0xf8a2f7a5 │ │ │ │ vnmls.f64 d4, d29, d2 │ │ │ │ ldrbtmi r2, [fp], #-3952 @ 0xfffff090 │ │ │ │ ldmpl r3, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ addsmi r9, r3, #4, 20 @ 0x4000 │ │ │ │ @@ -96205,61 +96205,61 @@ │ │ │ │ @ instruction: 0xf7ff2312 │ │ │ │ @ instruction: 0x4601fa15 │ │ │ │ ldmib sp, {r3, r4, r5, r8, ip, sp, pc}^ │ │ │ │ bl 0xfa998 │ │ │ │ sbcsvs r0, sp, r3, asr #7 │ │ │ │ eorseq pc, r7, r2, asr #16 │ │ │ │ @ instruction: 0xf0a8e7a8 │ │ │ │ - blge 0x42dd04 │ │ │ │ + blge 0x42dc14 │ │ │ │ stm sp, {r0, r1, r2, r3, r8, r9, fp, lr, pc} │ │ │ │ stmdals r4, {r0, r1, r2, r3} │ │ │ │ movwcs lr, #51677 @ 0xc9dd │ │ │ │ @ instruction: 0xf960f007 │ │ │ │ @ instruction: 0xf0a89008 │ │ │ │ - stmdbls r8, {r0, r1, r2, r5, r6, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ - @ instruction: 0xf64ae79f │ │ │ │ - vbic.i32 d16, #524288 @ 0x00080000 │ │ │ │ + stmdbls r8, {r0, r1, r3, r5, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + vaba.s8 d30, d26, d15 │ │ │ │ + vshl.s64 d23, d24, #0 │ │ │ │ vrshl.s8 d16, d29, d10 │ │ │ │ - vmla.f d23, d16, d0[1] │ │ │ │ + vmla.f d23, d0, d0[1] │ │ │ │ blmi 0x8ee670 │ │ │ │ andvc pc, fp, #1325400064 @ 0x4f000000 │ │ │ │ strls r4, [r0, #-1568] @ 0xfffff9e0 │ │ │ │ - @ instruction: 0xf9def1db │ │ │ │ + @ instruction: 0xf9a2f1db │ │ │ │ cmnpvs lr, #-1342177276 @ p-variant is OBSOLETE @ 0xb0000004 │ │ │ │ orrscs pc, r7, #192, 4 │ │ │ │ blcs 0x90240 │ │ │ │ @ instruction: 0xf64bd09a │ │ │ │ vorr.i32 q9, #0 @ 0x00000000 │ │ │ │ ldmdavs fp, {r0, r1, r2, r4, r7, r8, r9, sp} │ │ │ │ ldrle r0, [r3, #1051] @ 0x41b │ │ │ │ @ instruction: 0xf64a462a │ │ │ │ - vshr.s64 q8, q8, #64 │ │ │ │ + vmvn.i32 q8, #0 @ 0x00000000 │ │ │ │ tstls r9, sp, lsr #32 │ │ │ │ - @ instruction: 0xf83af0f6 │ │ │ │ + @ instruction: 0xfffef0f5 │ │ │ │ str r9, [r9, r9, lsl #18] │ │ │ │ - ldc2l 2, cr15, [lr, #284]! @ 0x11c │ │ │ │ - subne pc, ip, #77594624 @ 0x4a00000 │ │ │ │ + ldc2 2, cr15, [lr, #284]! @ 0x11c │ │ │ │ + sbceq pc, ip, #77594624 @ 0x4a00000 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ - bicvc pc, r4, sl, asr #4 │ │ │ │ + cmppvc r4, sl, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ vhsub.s8 d25, d0, d0 │ │ │ │ blmi 0x376b60 │ │ │ │ - @ instruction: 0xf9b6f1db │ │ │ │ - eorsne pc, ip, #77594624 @ 0x4a00000 │ │ │ │ + @ instruction: 0xf97af1db │ │ │ │ + adcseq pc, ip, #77594624 @ 0x4a00000 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ - bicvc pc, r4, sl, asr #4 │ │ │ │ + cmppvc r4, sl, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ strtmi r9, [r0], -r0, lsl #4 │ │ │ │ vqdmulh.s d20, d0, d5 │ │ │ │ @ instruction: 0xf1db222d │ │ │ │ - @ instruction: 0xf7a2f9a7 │ │ │ │ + @ instruction: 0xf7a2f96b │ │ │ │ svclt 0x0000f81f │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ addeq r1, sl, r2, ror fp │ │ │ │ - eorseq lr, r2, ip, asr #11 │ │ │ │ + eorseq lr, r2, ip, asr #10 │ │ │ │ stcne 6, cr15, [r0], #-264 @ 0xfffffef8 │ │ │ │ ldccs 2, cr15, [r7], {192} @ 0xc0 │ │ │ │ @ instruction: 0x4603b510 │ │ │ │ @ instruction: 0xf8dc4696 │ │ │ │ mrslt ip, (UNDEF: 0) │ │ │ │ @ instruction: 0xf1014460 │ │ │ │ ldmibvs ip, {r2, r3, r5, r9}^ │ │ │ │ @@ -96282,15 +96282,15 @@ │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ bl 0xfebc54ac │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ blmi 0xaf2274 │ │ │ │ svccs 0x0070ee1d │ │ │ │ ldrbtmi r4, [fp], #-1540 @ 0xfffff9fc │ │ │ │ sbcspl r6, r0, fp, lsl r8 │ │ │ │ - @ instruction: 0xf99cf0f5 │ │ │ │ + @ instruction: 0xf960f0f5 │ │ │ │ mrrcne 8, 8, r6, sl, cr3 │ │ │ │ ldmdblt fp!, {r1, r7, sp, lr} │ │ │ │ cmnpvc r0, #64, 4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r5, #192, 4 │ │ │ │ andvs r6, r3, fp, lsl r8 │ │ │ │ svchi 0x005bf3bf │ │ │ │ @ instruction: 0xf8d36e23 │ │ │ │ @@ -96298,39 +96298,39 @@ │ │ │ │ strtmi fp, [r0], -fp, lsl #2 │ │ │ │ @ instruction: 0x46204798 │ │ │ │ ldc2 7, cr15, [lr, #1020]! @ 0x3fc │ │ │ │ strmi r6, [r5], -r3, lsr #28 │ │ │ │ ldrdcc pc, [r8], r3 @ │ │ │ │ tstlt fp, fp, lsl sl │ │ │ │ ldrmi r4, [r8, r0, lsr #12] │ │ │ │ - @ instruction: 0xf97cf0f5 │ │ │ │ + @ instruction: 0xf940f0f5 │ │ │ │ mvnlt r6, r3, lsl #17 │ │ │ │ addvs r3, r3, r1, lsl #22 │ │ │ │ strtmi fp, [r8], -r3, asr #2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r8, #-0] │ │ │ │ svchi 0x005bf3bf │ │ │ │ vaddl.u q3, d15, d3 │ │ │ │ stmdbvc r2, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc} │ │ │ │ bcs 0x9ae78 │ │ │ │ smlattvc r3, sp, r0, sp │ │ │ │ rscsne pc, r4, fp, asr #12 │ │ │ │ addscs pc, r7, r0, asr #5 │ │ │ │ - stc2l 0, cr15, [r4, #-952]! @ 0xfffffc48 │ │ │ │ + stc2 0, cr15, [r8, #-952]! @ 0xfffffc48 │ │ │ │ @ instruction: 0xf64ae7e5 │ │ │ │ - vmla.f d17, d0, d0[7] │ │ │ │ + vmla.f d16, d16, d0[7] │ │ │ │ @ instruction: 0xf64a012d │ │ │ │ - vaddl.s8 , d16, d4 │ │ │ │ + vaddl.s8 , d0, d4 │ │ │ │ blmi 0x12e408 │ │ │ │ vhsub.s16 q1, q1, │ │ │ │ - svclt 0x0000fc01 │ │ │ │ + svclt 0x0000fbc1 │ │ │ │ strdeq r1, [sl], r2 │ │ │ │ - eorseq lr, r2, r4, ror #11 │ │ │ │ + eorseq lr, r2, r4, ror #10 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebc556c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf6490ff0 │ │ │ │ vsubw.s8 , q0, d20 │ │ │ │ umulllt r2, r2, r7, r3 @ │ │ │ │ ldmdavc sl, {r2, r9, sl, lr} │ │ │ │ @@ -96339,56 +96339,56 @@ │ │ │ │ ldrdlt r6, [r9, #129]! @ 0x81 │ │ │ │ @ instruction: 0xb3a96911 │ │ │ │ teqlt r1, #593920 @ 0x91000 │ │ │ │ movwls r6, #6290 @ 0x1892 │ │ │ │ blls 0xc01dc │ │ │ │ andsvc r2, sl, r1, lsl #4 │ │ │ │ andeq pc, r8, r8, asr #4 │ │ │ │ - blx 0xff82aada │ │ │ │ + blx 0xfe92aada │ │ │ │ strtmi r4, [r0], -r3, lsl #12 │ │ │ │ rsbcc pc, r4, #196, 16 @ 0xc40000 │ │ │ │ @ instruction: 0xff44f010 │ │ │ │ andlt r2, r2, r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - bicvc pc, r4, sl, asr #4 │ │ │ │ + cmppvc r4, sl, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - adcne pc, r0, sl, asr #12 │ │ │ │ + eorne pc, r0, sl, asr #12 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ vqdmulh.s d20, d0, d15 │ │ │ │ vhsub.s16 d4, d2, d21 │ │ │ │ - vpadd.i8 d31, d26, d29 │ │ │ │ - vmla.f d23, d16, d0[1] │ │ │ │ + vpadd.i8 , q5, │ │ │ │ + vmla.f d23, d0, d0[1] │ │ │ │ @ instruction: 0xf64a012d │ │ │ │ - vshr.s64 , q2, #64 │ │ │ │ + vmov.i32 , #4 @ 0x00000004 │ │ │ │ blmi 0x2ae4a8 │ │ │ │ eormi pc, r7, #64, 4 │ │ │ │ - blx 0xfecaac46 │ │ │ │ - bicvc pc, r4, sl, asr #4 │ │ │ │ + blx 0x1caac46 │ │ │ │ + cmppvc r4, sl, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - adcsne pc, r8, sl, asr #12 │ │ │ │ + eorsne pc, r8, sl, asr #12 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ vqdmulh.s d20, d0, d2 │ │ │ │ vhsub.s16 d4, d2, d22 │ │ │ │ - svclt 0x0000fba3 │ │ │ │ - ldrshteq lr, [r2], -r4 │ │ │ │ + svclt 0x0000fb63 │ │ │ │ + eorseq lr, r2, r4, ror r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfebc5624 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ @ instruction: 0xf0109001 │ │ │ │ stmdals r1, {r0, r1, r2, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ - mvnscc pc, sl, asr #12 │ │ │ │ + cmnpcc sp, sl, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq r3, r0, r2, pc @ │ │ │ │ rsbeq pc, r4, #208, 16 @ 0xd00000 │ │ │ │ @ instruction: 0xf85db003 │ │ │ │ @ instruction: 0xf0f5eb04 │ │ │ │ - svclt 0x0000b921 │ │ │ │ + svclt 0x0000b8e5 │ │ │ │ sbccc pc, r8, #208, 16 @ 0xd00000 │ │ │ │ svclt 0x00144219 │ │ │ │ andcs r2, r0, r1 │ │ │ │ movwcs r2, #256 @ 0x100 │ │ │ │ svclt 0x00004770 │ │ │ │ sbccc pc, r8, #208, 16 @ 0xd00000 │ │ │ │ @ instruction: 0xf8c0430b │ │ │ │ @@ -96416,15 +96416,15 @@ │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfebc56c4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf5000ff8 │ │ │ │ mrscs r5, SP_irq │ │ │ │ @ instruction: 0xf88330a8 │ │ │ │ vadd.f32 d17, d23, d28 │ │ │ │ - svclt 0x0000fae7 │ │ │ │ + svclt 0x0000faa7 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfebc56e4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf04f0ff8 │ │ │ │ @ instruction: 0xf8c033ff │ │ │ │ @ instruction: 0xf7ff32d0 │ │ │ │ svclt 0x0000ffe3 │ │ │ │ @@ -96441,56 +96441,56 @@ │ │ │ │ bl 0xfebc5724 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8d00ff0 │ │ │ │ addlt r2, r3, r8, asr #5 │ │ │ │ strle r0, [r2, #-1043] @ 0xfffffbed │ │ │ │ ldrdcs pc, [r0], r0 │ │ │ │ @ instruction: 0xf64ab18a │ │ │ │ - vmull.s8 q9, d0, d4 │ │ │ │ + vmull.s8 , d16, d4 │ │ │ │ @ instruction: 0xf24e0c2d │ │ │ │ - vsubw.s8 q11, q0, d8 │ │ │ │ + vsubw.s8 , q8, d8 │ │ │ │ @ instruction: 0xf64a0332 │ │ │ │ - vmla.f d17, d16, d0[6] │ │ │ │ + vmla.f d17, d0, d0[6] │ │ │ │ subscs r0, r7, #1073741835 @ 0x4000000b │ │ │ │ @ instruction: 0xf8cd2000 │ │ │ │ - @ instruction: 0xf1dbc000 │ │ │ │ - andcs pc, r5, #1245184 @ 0x130000 │ │ │ │ + @ instruction: 0xf1dac000 │ │ │ │ + andcs pc, r5, #860 @ 0x35c │ │ │ │ andeq pc, r1, #192, 4 │ │ │ │ sbcscs pc, r0, #192, 16 @ 0xc00000 │ │ │ │ @ instruction: 0xffc6f7ff │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfebc5774 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vrecps.f32 q0, , q12 │ │ │ │ - smlatbcs r0, fp, lr, pc @ │ │ │ │ + tstpcs r0, pc, ror #28 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ stclt 14, cr0, [r8, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfebc5794 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vrecps.f32 q0, , q12 │ │ │ │ - strmi pc, [r8], -r5, ror #31 │ │ │ │ + strmi pc, [r8], -r9, lsr #31 │ │ │ │ movwcs r2, #256 @ 0x100 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd08 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfebc57b8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vrecps.f32 q0, , q12 │ │ │ │ - tstpcs r0, sp, asr #26 @ p-variant is OBSOLETE │ │ │ │ + tstpcs r0, r1, lsl sp @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ stclt 14, cr0, [r8, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfebc57d8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vrecps.f32 q0, , q12 │ │ │ │ - strmi pc, [r8], -fp, ror #28 │ │ │ │ + strmi pc, [r8], -pc, lsr #28 │ │ │ │ movwcs r2, #256 @ 0x100 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd08 │ │ │ │ stceq 1, cr15, [r0], #-648 @ 0xfffffd78 │ │ │ │ msreq CPSR_, #-2147483600 @ 0x80000030 │ │ │ │ blx 0x7e844 │ │ │ │ @@ -96520,40 +96520,40 @@ │ │ │ │ andcs r4, r0, #1073741828 @ 0x40000004 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfebc5870 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vrecps.f32 q0, q12, q12 │ │ │ │ - andcs pc, r0, #315392 @ 0x4d000 │ │ │ │ + andcs pc, r0, #69632 @ 0x11000 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ stclt 14, cr0, [r8, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfebc5890 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vrecps.f32 q0, q12, q12 │ │ │ │ - @ instruction: 0x4610fa3d │ │ │ │ + ldrmi pc, [r0], -r1, lsl #20 │ │ │ │ andcs r4, r0, #26214400 @ 0x1900000 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ stclt 14, cr0, [r8, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfebc58b4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vrecps.f32 q0, q12, q12 │ │ │ │ - andcs pc, r0, #503808 @ 0x7b000 │ │ │ │ + andcs pc, r0, #258048 @ 0x3f000 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ stclt 14, cr0, [r8, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfebc58d4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vrecps.f32 q0, q12, q12 │ │ │ │ - ldrmi pc, [r0], -fp, ror #20 │ │ │ │ + ldrmi pc, [r0], -pc, lsr #20 │ │ │ │ andcs r4, r0, #26214400 @ 0x1900000 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ stclt 14, cr0, [r8, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfebc58f8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @@ -96564,25 +96564,25 @@ │ │ │ │ strmi r4, [fp], -r2, lsl #12 │ │ │ │ stmdbge r4, {r1, fp, sp, pc} │ │ │ │ ldrdgt pc, [r0], -ip │ │ │ │ andsgt pc, ip, sp, asr #17 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ blvc 0x129d58 │ │ │ │ blvc 0x1a9d5c │ │ │ │ - cdp2 0, 7, cr15, cr10, cr14, {7} │ │ │ │ + cdp2 0, 3, cr15, cr14, cr14, {7} │ │ │ │ ldmib sp, {r0, r1, r3, r8, r9, fp, lr}^ │ │ │ │ ldmdavs sl, {r2, r8} │ │ │ │ subsmi r9, sl, r7, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r9, r7, lsl #2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ vadd.f32 d27, d7, d0 │ │ │ │ - svclt 0x0000fb53 │ │ │ │ + svclt 0x0000fb13 │ │ │ │ ... │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfebc5968 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r9], r8 │ │ │ │ blvc 0x5a9df0 │ │ │ │ @@ -96591,25 +96591,25 @@ │ │ │ │ strmi r4, [fp], -r2, lsl #12 │ │ │ │ stmdbge r4, {r1, fp, sp, pc} │ │ │ │ ldrdgt pc, [r0], -ip │ │ │ │ andsgt pc, ip, sp, asr #17 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ blvc 0x129dc8 │ │ │ │ blvc 0x1a9dcc │ │ │ │ - cdp2 0, 7, cr15, cr2, cr14, {7} │ │ │ │ + cdp2 0, 3, cr15, cr6, cr14, {7} │ │ │ │ ldmib sp, {r0, r1, r3, r8, r9, fp, lr}^ │ │ │ │ ldmdavs sl, {r2, r8} │ │ │ │ subsmi r9, sl, r7, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r9, r7, lsl #2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ vadd.f32 d27, d7, d0 │ │ │ │ - svclt 0x0000fb1b │ │ │ │ + svclt 0x0000fadb │ │ │ │ ... │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ blx 0xfec9abf4 │ │ │ │ strmi pc, [r8], -r0, lsl #3 │ │ │ │ ldrbmi r2, [r0, -r0, lsl #2]! │ │ │ │ blx 0xfe49ac40 │ │ │ │ blx 0xfeceae64 │ │ │ │ @@ -96640,31 +96640,31 @@ │ │ │ │ rscvc lr, r0, r0, lsl #21 │ │ │ │ @ instruction: 0xf080fab0 │ │ │ │ ldrbmi r3, [r0, -r1, lsl #16]! │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfebc5a58 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vrecps.f32 q0, q12, q12 │ │ │ │ - strbne pc, [r1, r9, lsl #20] @ │ │ │ │ + strbne pc, [r1, sp, asr #19] @ │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ stclt 14, cr0, [r8, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfebc5a78 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vrecps.f32 q0, q12, q12 │ │ │ │ - movwcs pc, #2497 @ 0x9c1 @ │ │ │ │ + movwcs pc, #2437 @ 0x985 @ │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd08 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfebc5a98 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vrecps.f32 q0, q12, q12 │ │ │ │ - strbne pc, [r1, r5, asr #19] @ │ │ │ │ + strbne pc, [r1, r9, lsl #19] @ │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ stclt 14, cr0, [r8, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfebc5ab8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf5a00ff8 │ │ │ │ @@ -97700,15 +97700,15 @@ │ │ │ │ stceq 1, cr15, [r8], {2} │ │ │ │ ldmne r0!, {r0, r1, r3, r4, r6, r8, r9, fp, ip} │ │ │ │ sbcseq r2, fp, r0, lsl #2 │ │ │ │ andeq pc, r8, #-1073741824 @ 0xc0000000 │ │ │ │ svclt 0x00d84564 │ │ │ │ andlt r2, r2, r8, lsl #4 │ │ │ │ ldrhtmi lr, [r0], #-141 @ 0xffffff73 │ │ │ │ - stclt 2, cr15, [r0], {104} @ 0x68 │ │ │ │ + mcrrlt 2, 6, pc, r0, cr8 @ │ │ │ │ vbic.i32 d27, #9437184 @ 0x00900000 │ │ │ │ sbclt r2, r9, #1, 28 │ │ │ │ svceq 0x0002f1be │ │ │ │ tstpeq r1, r1, lsl #2 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf10ebf18 │ │ │ │ ldrmi r0, [ip], -r1, lsl #28 │ │ │ │ biceq lr, r1, #323584 @ 0x4f000 │ │ │ │ @@ -102135,43 +102135,43 @@ │ │ │ │ svceq 0x0000f1bc │ │ │ │ @ instruction: 0xe7bfd1fa │ │ │ │ svchi 0x005bf3bf │ │ │ │ subsgt pc, r0, r5, asr #17 │ │ │ │ tstle r2, r1, lsl #22 │ │ │ │ ldrbeq r6, [fp], #-2411 @ 0xfffff695 │ │ │ │ @ instruction: 0xf64bd4e8 │ │ │ │ - vmlal.s q11, d0, d0[3] │ │ │ │ + vmlal.s , d16, d0[3] │ │ │ │ vhsub.s8 d16, d14, d29 │ │ │ │ - vsubw.s8 q11, q0, d16 │ │ │ │ + vsubw.s8 , q8, d16 │ │ │ │ @ instruction: 0xf64b0332 │ │ │ │ - vbic.i32 d22, #4 @ 0x00000004 │ │ │ │ + vsra.s64 d21, d20, #64 │ │ │ │ andls r0, r0, #1073741835 @ 0x4000000b │ │ │ │ vhadd.s8 d18, d0, d0 │ │ │ │ @ instruction: 0xf1d53247 │ │ │ │ - bl 0xb2c4c │ │ │ │ + bl 0xb2b5c │ │ │ │ stmibvs r2, {r0, r6, r8, r9}^ │ │ │ │ smlabteq r2, sp, r9, lr │ │ │ │ ldrhcc pc, [r4], #-131 @ 0xffffff7d @ │ │ │ │ @ instruction: 0xf7fa441a │ │ │ │ ldmib sp, {r0, r1, r3, r4, r5, r7, r8, fp, ip, sp, lr, pc}^ │ │ │ │ str r0, [sl, r2, lsl #2]! │ │ │ │ vhadd.s8 d18, d14, d0 │ │ │ │ - vsubw.s8 q11, q0, d16 │ │ │ │ + vsubw.s8 , q8, d16 │ │ │ │ @ instruction: 0xf64b0332 │ │ │ │ - vbic.i32 d22, #4 @ 0x00000004 │ │ │ │ + vsra.s64 d21, d20, #64 │ │ │ │ vst4.8 {d16,d18,d20,d22}, [pc :128]! │ │ │ │ andls r7, r0, r8, asr r2 │ │ │ │ - blx 0x12b064a │ │ │ │ + blx 0x3b064a │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ bl 0xfebcb0fc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [pc], -r8, ror #31 │ │ │ │ stmdbvs r6, {r0, r2, r9, sl, lr}^ │ │ │ │ ldrbeq pc, [r0], #-261 @ 0xfffffefb @ │ │ │ │ - @ instruction: 0xf854f0a3 │ │ │ │ + @ instruction: 0xf818f0a3 │ │ │ │ vsubw.u q1, , d1 │ │ │ │ ldmda r4, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc}^ │ │ │ │ stmda r4, {r8, r9, sl, fp, sp}^ │ │ │ │ stmdbcs r0, {r8, ip, sp} │ │ │ │ vsra.u64 , , #1 │ │ │ │ bcs 0x97c94 │ │ │ │ rschi pc, r5, r0, asr #32 │ │ │ │ @@ -102226,15 +102226,15 @@ │ │ │ │ vqdmulh.s d15, d2, d0 │ │ │ │ eorspl pc, r4, r9, asr #12 │ │ │ │ addscs pc, r7, r0, asr #5 │ │ │ │ subscc lr, r2, #532480 @ 0x82000 │ │ │ │ vqdmulh.s d15, d2, d1 │ │ │ │ b 0xfe1058a8 │ │ │ │ @ instruction: 0xf0f14212 │ │ │ │ - stmdacs r0, {r0, r1, r3, r4, r5, r6, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r1, r2, r3, r4, r5, sl, fp, ip, sp, lr, pc} │ │ │ │ svccs 0x0000d06a │ │ │ │ addhi pc, r8, r0, asr #32 │ │ │ │ @ instruction: 0xf413696b │ │ │ │ cmnle r0, r0, lsl #12 │ │ │ │ vadd.i8 d22, d0, d26 │ │ │ │ vsubw.s8 q8, q0, d8 │ │ │ │ ldmdavs fp, {r0, r4, r7, r8, r9} │ │ │ │ @@ -102297,30 +102297,30 @@ │ │ │ │ adcle r2, r2, r0, lsl #28 │ │ │ │ @ instruction: 0xf0014630 │ │ │ │ @ instruction: 0xf8d6fde7 │ │ │ │ mcrcs 2, 0, r6, cr0, cr4, {3} │ │ │ │ @ instruction: 0xe79ad1f8 │ │ │ │ blcs 0x8e1ac │ │ │ │ @ instruction: 0xe79fd1fc │ │ │ │ - @ instruction: 0xff48f0a2 │ │ │ │ + @ instruction: 0xff0cf0a2 │ │ │ │ eoreq pc, r8, r5, lsl #2 │ │ │ │ msrpl R8_fiq, r9 │ │ │ │ orrscs pc, r7, r0, asr #5 │ │ │ │ - mrc2 0, 2, pc, cr14, cr4, {7} │ │ │ │ + mcr2 0, 1, pc, cr2, cr4, {7} @ │ │ │ │ @ instruction: 0xf413696b │ │ │ │ @ instruction: 0xf43f3600 │ │ │ │ ldrb sl, [ip, sp, ror #30] │ │ │ │ addseq r9, r7, #96, 26 @ 0x1800 │ │ │ │ tstppl sp, r3, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlabteq r7, r0, r2, pc @ │ │ │ │ eorspl pc, r4, r9, asr #12 │ │ │ │ addscs pc, r7, r0, asr #5 │ │ │ │ vst2.8 {d18-d21}, [pc], r1 │ │ │ │ @ instruction: 0xf0f14200 │ │ │ │ - svclt 0x0000b997 │ │ │ │ + svclt 0x0000b95b │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebcb36c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf64b0ff8 │ │ │ │ vrsra.s64 q9, q0, #64 │ │ │ │ ldmdavs fp, {r0, r1, r2, r4, r7, r8, r9, sp} │ │ │ │ cmple sl, r0, lsl #22 │ │ │ │ @@ -102342,15 +102342,15 @@ │ │ │ │ @ instruction: 0x4620b134 │ │ │ │ stc2 0, cr15, [lr, #4] │ │ │ │ rsbsmi pc, r4, #212, 16 @ 0xd40000 │ │ │ │ mvnsle r2, r0, lsl #24 │ │ │ │ tstpmi r0, pc, asr #8 @ p-variant is OBSOLETE │ │ │ │ eorspl pc, r4, r9, asr #12 │ │ │ │ addscs pc, r7, r0, asr #5 │ │ │ │ - blx 0xbb05a0 │ │ │ │ + @ instruction: 0xf9f0f0f1 │ │ │ │ msrpl CPSR_f, #76546048 @ 0x4900000 │ │ │ │ orrscs pc, r7, #192, 4 │ │ │ │ strmi lr, [r0], #-2499 @ 0xfffff63d │ │ │ │ stc2l 7, cr15, [lr], {212} @ 0xd4 │ │ │ │ vtbl.8 d4, {d15-d18}, d18 │ │ │ │ ldmda r3, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc}^ │ │ │ │ tstcc r1, r0, lsl #30 │ │ │ │ @@ -102365,33 +102365,33 @@ │ │ │ │ vorr.i32 q11, #3072 @ 0x00000c00 │ │ │ │ ldmdahi fp, {r0, r1, r2, r4, r7, r8, r9, sp} │ │ │ │ adcle r2, sp, r0, lsl #22 │ │ │ │ cmppcs r0, #78643200 @ p-variant is OBSOLETE @ 0x4b00000 │ │ │ │ orrscs pc, r7, #192, 4 │ │ │ │ ldreq r6, [fp], #-2075 @ 0xfffff7e5 │ │ │ │ @ instruction: 0xf64bd5a6 │ │ │ │ - vmvn.i32 q11, #12 @ 0x0000000c │ │ │ │ - @ instruction: 0xf0f0002d │ │ │ │ - @ instruction: 0xe79ff815 │ │ │ │ - teqpvs r4, fp, asr #12 @ p-variant is OBSOLETE │ │ │ │ + vshr.s64 , q14, #64 │ │ │ │ + @ instruction: 0xf0ef002d │ │ │ │ + @ instruction: 0xe79fffd9 │ │ │ │ + @ instruction: 0x51b4f64b │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - addsvs pc, r8, fp, asr #12 │ │ │ │ + andsvs pc, r8, fp, asr #12 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ vqdmulh.s d20, d0, d10 │ │ │ │ vhsub.s8 d3, d12, d9 │ │ │ │ - @ instruction: 0xf64bfc81 │ │ │ │ - vbic.i32 d22, #4 @ 0x00000004 │ │ │ │ + @ instruction: 0xf64bfc41 │ │ │ │ + vsra.s64 d21, d20, #64 │ │ │ │ @ instruction: 0xf64b012d │ │ │ │ - vaddl.s8 q11, d16, d8 │ │ │ │ + vaddl.s8 q11, d0, d8 │ │ │ │ blmi 0x174320 │ │ │ │ andcc pc, r7, #64, 4 │ │ │ │ - ldc2l 2, cr15, [r4], #-48 @ 0xffffffd0 │ │ │ │ + ldc2 2, cr15, [r4], #-48 @ 0xffffffd0 │ │ │ │ addeq fp, r9, r8, lsl sl │ │ │ │ addseq r9, r7, #92, 26 @ 0x1700 │ │ │ │ - eorseq lr, r2, r8, lsr r6 │ │ │ │ + ldrhteq lr, [r2], -r8 │ │ │ │ teqppl r4, #76546048 @ p-variant is OBSOLETE @ 0x4900000 │ │ │ │ orrscs pc, r7, #192, 4 │ │ │ │ addmi r6, fp, #634880 @ 0x9b000 │ │ │ │ tstcs r0, r4 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ svclt 0x0064f7ff │ │ │ │ @@ -102421,16 +102421,16 @@ │ │ │ │ bl 0xfebcb4fc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r2, r8, ror #31 │ │ │ │ movwcs r4, #1540 @ 0x604 │ │ │ │ blmi 0x1d18f0c │ │ │ │ movwls r6, #6171 @ 0x181b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ - cdp2 0, 5, cr15, cr0, cr2, {5} │ │ │ │ - cdp2 0, 4, cr15, cr14, cr2, {5} │ │ │ │ + cdp2 0, 1, cr15, cr4, cr2, {5} │ │ │ │ + cdp2 0, 1, cr15, cr2, cr2, {5} │ │ │ │ ldmib r4, {r0, r5, r8, r9, fp, pc}^ │ │ │ │ cdpne 3, 4, cr0, cr2, cr14, {0} │ │ │ │ mvnscc pc, #-1073741808 @ 0xc0000010 │ │ │ │ @ instruction: 0xf1431852 │ │ │ │ stmib r4, {r8, r9}^ │ │ │ │ @ instruction: 0xf0032310 │ │ │ │ @ instruction: 0xf010f9f7 │ │ │ │ @@ -102449,15 +102449,15 @@ │ │ │ │ @ instruction: 0xf0032300 │ │ │ │ blcs 0x74f74 │ │ │ │ addhi pc, r5, r0, asr #32 │ │ │ │ eoreq pc, r8, r4, lsl #2 │ │ │ │ msrpl R8_fiq, r9 │ │ │ │ orrscs pc, r7, r0, asr #5 │ │ │ │ strteq pc, [r8], -r4, lsl #2 │ │ │ │ - ldc2 0, cr15, [r8], #-976 @ 0xfffffc30 │ │ │ │ + blx 0xfffb075a │ │ │ │ blvs 0xfe8ce914 │ │ │ │ svclt 0x00440393 │ │ │ │ cdpvs 6, 15, cr15, cr3, cr0, {2} │ │ │ │ cdpcs 2, 0, cr15, cr0, cr6, {6} │ │ │ │ stmdavs r3!, {r1, r4, sl, ip, lr, pc} │ │ │ │ rsbscs pc, r7, ip, asr #12 │ │ │ │ rscpl pc, fp, r8, asr #5 │ │ │ │ @@ -102502,74 +102502,74 @@ │ │ │ │ blx 0x80f8a │ │ │ │ @ instruction: 0xf649f202 │ │ │ │ vmvn.i32 d21, #4 @ 0x00000004 │ │ │ │ b 0xfe0fc6a8 │ │ │ │ blx 0xc0d9a │ │ │ │ strtmi pc, [r1], -r2, lsl #4 │ │ │ │ andsmi lr, r2, #532480 @ 0x82000 │ │ │ │ - @ instruction: 0xf9a6f0f1 │ │ │ │ + @ instruction: 0xf96af0f1 │ │ │ │ ldmiblt fp!, {r8, r9, fp, ip, pc}^ │ │ │ │ ldmdavs sl, {r2, r3, r4, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r1, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ strtmi sp, [r0], -r3, lsr #2 │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf003bd70 │ │ │ │ @ instruction: 0x0782f951 │ │ │ │ svcge 0x0076f57f │ │ │ │ - teqpvs r4, fp, asr #12 @ p-variant is OBSOLETE │ │ │ │ + @ instruction: 0x51b4f64b │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - rscvs pc, r8, fp, asr #12 │ │ │ │ + rsbvs pc, r8, fp, asr #12 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ rsbscs r4, r6, #15360 @ 0x3c00 │ │ │ │ - blx 0x1830cd2 │ │ │ │ - stc2 0, cr15, [sl, #648] @ 0x288 │ │ │ │ + blx 0x830cd2 │ │ │ │ + stc2l 0, cr15, [lr, #-648] @ 0xfffffd78 │ │ │ │ @ instruction: 0xf6494630 │ │ │ │ vaddw.s8 , q0, d24 │ │ │ │ @ instruction: 0xf0f42197 │ │ │ │ - stcls 12, cr15, [r0], {161} @ 0xa1 │ │ │ │ + stcls 12, cr15, [r0], {101} @ 0x65 │ │ │ │ vaba.s8 q15, , q2 │ │ │ │ - @ instruction: 0xf64bfc9f │ │ │ │ - vbic.i32 d22, #4 @ 0x00000004 │ │ │ │ + @ instruction: 0xf64bfc5f │ │ │ │ + vsra.s64 d21, d20, #64 │ │ │ │ @ instruction: 0xf64b012d │ │ │ │ - vmla.i d22, d16, d0[6] │ │ │ │ + vmla.i d22, d0, d0[6] │ │ │ │ blmi 0x134580 │ │ │ │ vqsub.s8 q1, q6, │ │ │ │ - svclt 0x0000fb45 │ │ │ │ + svclt 0x0000fb05 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ - eorseq lr, r2, r8, asr r6 │ │ │ │ + ldrsbteq lr, [r2], -r8 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ strmi fp, [r8], r2, lsl #1 │ │ │ │ ldrmi r2, [r7], -r0, lsl #12 │ │ │ │ - stc2l 0, cr15, [r0, #-648]! @ 0xfffffd78 │ │ │ │ + stc2 0, cr15, [r4, #-648]! @ 0xfffffd78 │ │ │ │ eorpl pc, r8, r9, asr #12 │ │ │ │ addscs pc, r7, r0, asr #5 │ │ │ │ ldrtmi r4, [r3], -r2, asr #12 │ │ │ │ strvc lr, [r0], -sp, asr #19 │ │ │ │ - mcr2 0, 3, pc, cr12, cr4, {7} @ │ │ │ │ + mrc2 0, 1, pc, cr0, cr4, {7} │ │ │ │ strbmi fp, [r2], -r0, lsr #6 │ │ │ │ stmib sp, {r0, r1, r4, r5, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf1a07600 │ │ │ │ @ instruction: 0xf0f40528 │ │ │ │ - strmi pc, [r4], -r1, lsl #29 │ │ │ │ + strmi pc, [r4], -r5, asr #28 │ │ │ │ @ instruction: 0xf1a0b128 │ │ │ │ and r0, r2, r8, lsr #8 │ │ │ │ @ instruction: 0xf1a04625 │ │ │ │ strtmi r0, [r8], -r8, lsr #8 │ │ │ │ @ instruction: 0xf7ff2101 │ │ │ │ movwcs pc, #3295 @ 0xcdf @ │ │ │ │ @ instruction: 0xf1044642 │ │ │ │ cmplt ip, r8, lsr #32 │ │ │ │ strvc lr, [r0], -sp, asr #19 │ │ │ │ - mcr2 0, 3, pc, cr12, cr4, {7} @ │ │ │ │ + mrc2 0, 1, pc, cr0, cr4, {7} │ │ │ │ mvnle r2, r0, lsl #16 │ │ │ │ strtmi r2, [r0], -r1, lsl #2 │ │ │ │ pop {r1, ip, sp, pc} │ │ │ │ strb r4, [sp], #496 @ 0x1f0 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @@ -102600,36 +102600,36 @@ │ │ │ │ beq 0xb0704 │ │ │ │ andlt r4, r5, r0, asr r6 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf0a28ff0 │ │ │ │ - stmdals r3, {r0, r1, r3, r5, r6, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdals r3, {r0, r1, r2, r3, r5, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf98cf7d4 │ │ │ │ strmi r4, [r3], sl, lsr #12 │ │ │ │ @ instruction: 0xf649464b │ │ │ │ vaddl.s8 , d0, d24 │ │ │ │ stmib sp, {r0, r1, r2, r4, r7, sp}^ │ │ │ │ @ instruction: 0xf0f46900 │ │ │ │ - stmdacs r0, {r0, r1, r4, r5, r6, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r1, r2, r4, r5, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ strtmi sp, [sl], -r0, ror #1 │ │ │ │ stmib sp, {r0, r1, r3, r6, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf1a06900 │ │ │ │ @ instruction: 0xf0f40828 │ │ │ │ - strmi pc, [r4], -r7, lsl #28 │ │ │ │ + strmi pc, [r4], -fp, asr #27 │ │ │ │ subsle r2, r2, r0, lsl #16 │ │ │ │ strteq pc, [r8], #-416 @ 0xfffffe60 │ │ │ │ andsle r4, ip, r3, asr #11 │ │ │ │ tstcs r1, r0, asr #12 │ │ │ │ stc2l 7, cr15, [r6], #-1020 @ 0xfffffc04 │ │ │ │ strtmi r2, [sl], -r0, lsl #6 │ │ │ │ movwvs lr, #2509 @ 0x9cd │ │ │ │ eoreq pc, r8, r4, lsl #2 │ │ │ │ - ldc2l 0, cr15, [r4, #976]! @ 0x3d0 │ │ │ │ + ldc2 0, cr15, [r8, #976]! @ 0x3d0 │ │ │ │ strmi r2, [r3], -r1, lsl #2 │ │ │ │ blcs 0x85ec0 │ │ │ │ ldrbmi sp, [ip, #-53] @ 0xffffffcb │ │ │ │ movwls sp, #8198 @ 0x2006 │ │ │ │ mrrc2 7, 15, pc, r4, cr15 @ │ │ │ │ @ instruction: 0xf1a39b02 │ │ │ │ strb r0, [r9, r8, lsr #8]! │ │ │ │ @@ -102667,309 +102667,309 @@ │ │ │ │ svclt 0x0000e7c3 │ │ │ │ bicscs pc, ip, #78643200 @ 0x4b00000 │ │ │ │ orrscs pc, r7, #192, 4 │ │ │ │ blcs 0x8e74c │ │ │ │ andcs fp, r7, ip, lsl #30 │ │ │ │ movwcs r2, #1 │ │ │ │ svclt 0x00004770 │ │ │ │ - rsbvs pc, r4, lr, asr #4 │ │ │ │ + rscpl pc, r4, lr, asr #4 │ │ │ │ eorseq pc, r2, r0, asr #5 │ │ │ │ - stmiblt r0, {r0, r3, r6, r7, ip, sp, lr, pc} │ │ │ │ + stmdblt r4, {r0, r3, r6, r7, ip, sp, lr, pc}^ │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebcb900 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r6, r0, ror #31 │ │ │ │ strmi r4, [r4], -r9, asr #20 │ │ │ │ orrvc pc, r3, #1325400064 @ 0x4f000000 │ │ │ │ - bicvc pc, ip, fp, asr #12 │ │ │ │ + cmppvc ip, fp, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ @ instruction: 0xf64b9200 │ │ │ │ - vsubl.s8 , d0, d0 │ │ │ │ + vsubl.s8 q11, d16, d0 │ │ │ │ @ instruction: 0xf0c9022d │ │ │ │ - vqdmulh.s , q13, │ │ │ │ - vsubl.s8 , d16, d16 │ │ │ │ + vpadd.i8 d31, d26, d17 │ │ │ │ + vsubl.s8 , d0, d16 │ │ │ │ @ instruction: 0xf644022d │ │ │ │ vorr.i32 , #2304 @ 0x00000900 │ │ │ │ movwvs r0, #8967 @ 0x2307 │ │ │ │ vcgt.s8 d22, d30, d3 │ │ │ │ vmlal.s , d0, d1[4] │ │ │ │ vhsub.s8 d16, d14, d6 │ │ │ │ vorr.i32 d20, #2304 @ 0x00000900 │ │ │ │ @ instruction: 0xf64b0306 │ │ │ │ - vorr.i32 d23, #4 @ 0x00000004 │ │ │ │ + vsra.s64 d22, d4, #64 │ │ │ │ stmib r0, {r0, r2, r3, r5, r8}^ │ │ │ │ vcgt.s8 d18, d5, d15 │ │ │ │ vmov.i32 d16, #3328 @ 0x00000d00 │ │ │ │ @ instruction: 0xf6490207 │ │ │ │ vsubw.s8 , q0, d21 │ │ │ │ strbvs r2, [r2], #-919 @ 0xfffffc69 │ │ │ │ sbcsvs pc, r1, #68, 4 @ 0x40000004 │ │ │ │ andeq pc, r7, #192, 4 │ │ │ │ strbvs r6, [r2, #-1411] @ 0xfffffa7d │ │ │ │ teqpeq r1, #68, 12 @ p-variant is OBSOLETE @ 0x4400000 │ │ │ │ movweq pc, #29376 @ 0x72c0 @ │ │ │ │ @ instruction: 0xf6444620 │ │ │ │ vmlal.s , d16, d1[1] │ │ │ │ @ instruction: 0xf0cc0207 │ │ │ │ - andcs pc, r0, #211968 @ 0x33c00 │ │ │ │ + andcs pc, r0, #150528 @ 0x24c00 │ │ │ │ stmib sp, {r5, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf64b2201 │ │ │ │ - vorr.i32 d23, #12 @ 0x0000000c │ │ │ │ + vsra.s64 d22, d12, #64 │ │ │ │ @ instruction: 0xf644012d │ │ │ │ vrsra.s64 q9, , #64 │ │ │ │ vcgt.s8 d16, d14, d7 │ │ │ │ - vsubl.s8 q10, d0, d12 │ │ │ │ + vsubl.s8 , d16, d12 │ │ │ │ movwls r0, #560 @ 0x230 │ │ │ │ cmppcs r5, #68, 12 @ p-variant is OBSOLETE @ 0x4400000 │ │ │ │ movweq pc, #29376 @ 0x72c0 @ │ │ │ │ @ instruction: 0xf0ca9105 │ │ │ │ - stmdbls r5, {r0, r4, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdbls r5, {r0, r2, r4, r6, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf64b4620 │ │ │ │ - vsubl.s8 , d0, d20 │ │ │ │ + vsubl.s8 q11, d16, d20 │ │ │ │ @ instruction: 0xf0cc022d │ │ │ │ - strtmi pc, [r0], -r5, ror #30 │ │ │ │ - cmppvc r8, fp, asr #12 @ p-variant is OBSOLETE │ │ │ │ + strtmi pc, [r0], -r9, lsr #30 │ │ │ │ + bicvs pc, r8, fp, asr #12 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ msrne CPSR_fsc, #68, 12 @ 0x4400000 │ │ │ │ movweq pc, #29376 @ 0x72c0 @ │ │ │ │ adcsne pc, sp, #68, 12 @ 0x4400000 │ │ │ │ andeq pc, r7, #192, 4 │ │ │ │ @ instruction: 0xf0cc9105 │ │ │ │ - stmdbls r5, {r0, r1, r4, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdbls r5, {r0, r1, r2, r4, r6, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf64b4620 │ │ │ │ - vmov.i32 , #1024 @ 0x00000400 │ │ │ │ + vrshr.s64 q11, q2, #64 │ │ │ │ @ instruction: 0xf0cc022d │ │ │ │ - strtmi pc, [r0], -sp, asr #30 │ │ │ │ - orrvc pc, r4, fp, asr #12 │ │ │ │ + qadd16mi pc, r0, r1 @ │ │ │ │ + tstpvc r4, fp, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ movwcs pc, #22084 @ 0x5644 @ │ │ │ │ movweq pc, #29376 @ 0x72c0 @ │ │ │ │ rsceq pc, r9, #68, 12 @ 0x4400000 │ │ │ │ andeq pc, r7, #192, 4 │ │ │ │ @ instruction: 0xf0cc9105 │ │ │ │ - stmdbls r5, {r0, r1, r3, r4, r5, r6, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdbls r5, {r0, r1, r2, r3, r4, r5, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf64b4620 │ │ │ │ - vrshr.s64 d23, d4, #64 │ │ │ │ + vmov.i32 d23, #1024 @ 0x00000400 │ │ │ │ andlt r0, r6, sp, lsr #4 │ │ │ │ @ instruction: 0x4010e8bd │ │ │ │ - svclt 0x0032f0cc │ │ │ │ - mlaseq r2, r8, r6, lr │ │ │ │ + cdplt 0, 15, cr15, cr6, cr12, {6} │ │ │ │ + eorseq lr, r2, r8, lsl r6 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfebcba3c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r0, ror #31 │ │ │ │ strmi r4, [ip], -r8, lsr #26 │ │ │ │ teqcs lr, #24117248 @ 0x1700000 │ │ │ │ - andvc pc, r0, #78643200 @ 0x4b00000 │ │ │ │ + addvs pc, r0, #78643200 @ 0x4b00000 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ @ instruction: 0xf64b9500 │ │ │ │ - vmla.f d23, d16, d0[2] │ │ │ │ + vmla.f d23, d0, d0[2] │ │ │ │ @ instruction: 0xf0c9012d │ │ │ │ - @ instruction: 0xf64bfabf │ │ │ │ - vsra.s64 , q2, #64 │ │ │ │ + @ instruction: 0xf64bfa83 │ │ │ │ + vorr.i32 , #4 @ 0x00000004 │ │ │ │ strmi r0, [r6], -sp, lsr #2 │ │ │ │ vmax.s d4, d0, d16 │ │ │ │ - ldmdblt r8, {r0, r6, fp, ip, sp, lr, pc}^ │ │ │ │ + ldmdblt r8, {r0, fp, ip, sp, lr, pc}^ │ │ │ │ cmnvs r3, r1, lsl #6 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ - msrpl R8_fiq, r2 │ │ │ │ + @ instruction: 0x41a8f642 │ │ │ │ teqpeq r2, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ - vmax.s d4, d0, d16 │ │ │ │ - ldmdblt r8, {r0, r2, r3, r5, fp, ip, sp, lr, pc}^ │ │ │ │ + vmax.s32 d4, d15, d16 │ │ │ │ + ldmdblt r8, {r0, r2, r3, r5, r6, r7, r8, r9, sl, fp, ip, sp, lr, pc}^ │ │ │ │ cmnvs r3, r2, lsl #6 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ movweq pc, #49413 @ 0xc105 @ │ │ │ │ @ instruction: 0x463822bf │ │ │ │ - ldclvc 6, cr15, [ip], {75} @ 0x4b │ │ │ │ + mrrcvc 6, 4, pc, ip, cr11 @ │ │ │ │ stceq 2, cr15, [sp], #-768 @ 0xfffffd00 │ │ │ │ - tstpvc r0, fp, asr #12 @ p-variant is OBSOLETE │ │ │ │ + orrvs pc, r0, fp, asr #12 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ strgt lr, [r0], #-2509 @ 0xfffff633 │ │ │ │ - ldc2 0, cr15, [r4], #-936 @ 0xfffffc58 │ │ │ │ + blx 0xffeb0c7e │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ - ldrhteq lr, [r2], -r0 │ │ │ │ + eorseq lr, r2, r0, lsr r6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfebcbaf4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ teqcs lr, #45056 @ 0xb000 │ │ │ │ - bicvc pc, r8, fp, asr #12 │ │ │ │ + cmppvc r8, fp, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ @ instruction: 0xf64b9200 │ │ │ │ - vsubl.s8 , d0, d0 │ │ │ │ + vsubl.s8 q11, d16, d0 │ │ │ │ @ instruction: 0xf0c9022d │ │ │ │ - vmlsvc.f32 s30, s0, s11 │ │ │ │ + vmlavc.f32 s30, s0, s19 │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd00 │ │ │ │ - ldrhteq lr, [r2], -r0 │ │ │ │ + eorseq lr, r2, r0, lsr r6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebcbb38 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ strmi r4, [ip], -ip, lsl #20 │ │ │ │ @ instruction: 0xf64b233e │ │ │ │ - vmla.f d23, d16, d0[2] │ │ │ │ + vmla.f d23, d0, d0[2] │ │ │ │ andls r0, r0, #1073741835 @ 0x4000000b │ │ │ │ - andvc pc, r0, #78643200 @ 0x4b00000 │ │ │ │ + addvs pc, r0, #78643200 @ 0x4b00000 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ - blx 0x1130c80 │ │ │ │ + blx 0x230c80 │ │ │ │ andlt r6, r2, r4, asr #3 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ - ldrhteq lr, [r2], -r0 │ │ │ │ + eorseq lr, r2, r0, lsr r6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfebcbb80 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ teqcs lr, #12, 20 @ 0xc000 │ │ │ │ - bicvc pc, r8, fp, asr #12 │ │ │ │ + cmppvc r8, fp, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ @ instruction: 0xf64b9200 │ │ │ │ - vsubl.s8 , d0, d0 │ │ │ │ + vsubl.s8 q11, d16, d0 │ │ │ │ @ instruction: 0xf0c9022d │ │ │ │ - movwcs pc, #2591 @ 0xa1f @ │ │ │ │ + movwcs pc, #2531 @ 0x9e3 @ │ │ │ │ andlt r6, r3, r3, asr #3 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd00 │ │ │ │ - ldrhteq lr, [r2], -r0 │ │ │ │ + eorseq lr, r2, r0, lsr r6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfebcbbc8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ teqcs lr, #12, 20 @ 0xc000 │ │ │ │ - bicvc pc, r8, fp, asr #12 │ │ │ │ + cmppvc r8, fp, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ @ instruction: 0xf64b9200 │ │ │ │ - vsubl.s8 , d0, d0 │ │ │ │ + vsubl.s8 q11, d16, d0 │ │ │ │ @ instruction: 0xf0c9022d │ │ │ │ - stmibvs r0, {r0, r1, r3, r4, r5, r6, r7, r8, fp, ip, sp, lr, pc}^ │ │ │ │ + stmibvs r0, {r0, r1, r2, r3, r4, r5, r7, r8, fp, ip, sp, lr, pc}^ │ │ │ │ svclt 0x00183800 │ │ │ │ andlt r2, r3, r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ stclt 14, cr0, [r0, #-0] │ │ │ │ - ldrhteq lr, [r2], -r0 │ │ │ │ + eorseq lr, r2, r0, lsr r6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebcbc10 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ strmi r4, [ip], -lr, lsl #20 │ │ │ │ @ instruction: 0xf64b233e │ │ │ │ - vmla.f d23, d16, d0[2] │ │ │ │ + vmla.f d23, d0, d0[2] │ │ │ │ andls r0, r0, #1073741835 @ 0x4000000b │ │ │ │ - andvc pc, r0, #78643200 @ 0x4b00000 │ │ │ │ + addvs pc, r0, #78643200 @ 0x4b00000 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ - @ instruction: 0xf9d6f0c9 │ │ │ │ + @ instruction: 0xf99af0c9 │ │ │ │ teqppl r0, #76546048 @ p-variant is OBSOLETE @ 0x4900000 │ │ │ │ orrscs pc, r7, #192, 4 │ │ │ │ andsvc r7, ip, r4, lsl #12 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - ldrhteq lr, [r2], -r0 │ │ │ │ + eorseq lr, r2, r0, lsr r6 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfebcbc60 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r4, r0, ror #31 │ │ │ │ ldrdgt pc, [r8], #-143 @ 0xffffff71 @ │ │ │ │ bmi 0x6862c4 │ │ │ │ teqcs lr, #14680064 @ 0xe00000 │ │ │ │ andgt pc, r0, sp, asr #17 │ │ │ │ - bicvc pc, r8, fp, asr #12 │ │ │ │ + cmppvc r8, fp, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ ldmdavs r2, {r3, sl, fp, ip, pc} │ │ │ │ @ instruction: 0xf04f9203 │ │ │ │ @ instruction: 0xf64b0200 │ │ │ │ - vsubl.s8 , d0, d0 │ │ │ │ + vsubl.s8 q11, d16, d0 │ │ │ │ @ instruction: 0xf0c9022d │ │ │ │ - strmi pc, [r4], r5, lsr #19 │ │ │ │ + strmi pc, [r4], r9, ror #18 │ │ │ │ bge 0x106328 │ │ │ │ ldrtmi r4, [r0], -r9, lsr #12 │ │ │ │ ldrdmi pc, [r0], -ip @ │ │ │ │ @ instruction: 0xf0dc9402 │ │ │ │ - blmi 0x2f30d8 │ │ │ │ + blmi 0x2f2fe8 │ │ │ │ blls 0x14eb18 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 57) │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - @ instruction: 0xf994f241 │ │ │ │ + @ instruction: 0xf954f241 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ - ldrhteq lr, [r2], -r0 │ │ │ │ + eorseq lr, r2, r0, lsr r6 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfebcbce0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r5], r8 │ │ │ │ ldrdgt pc, [ip], #-143 @ 0xffffff71 @ │ │ │ │ bmi 0x6c6344 │ │ │ │ teqcs lr, #14680064 @ 0xe00000 │ │ │ │ andgt pc, r0, sp, asr #17 │ │ │ │ - bicvc pc, r8, fp, asr #12 │ │ │ │ + cmppvc r8, fp, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ ldmdavs r2, {r1, r3, sl, fp, ip, pc} │ │ │ │ @ instruction: 0xf04f9203 │ │ │ │ @ instruction: 0xf64b0200 │ │ │ │ - vsubl.s8 , d0, d0 │ │ │ │ + vsubl.s8 q11, d16, d0 │ │ │ │ @ instruction: 0xf0c9022d │ │ │ │ - andcs pc, r0, #1654784 @ 0x194000 │ │ │ │ + andcs pc, r0, #671744 @ 0xa4000 │ │ │ │ andls r4, r2, #7340032 @ 0x700000 │ │ │ │ strtmi r4, [r9], -r3, lsr #12 │ │ │ │ bge 0x1063e4 │ │ │ │ - @ instruction: 0xf94cf0dc │ │ │ │ + @ instruction: 0xf910f0dc │ │ │ │ blls 0x120f4c │ │ │ │ blmi 0x2cd41c │ │ │ │ blls 0x14eb9c │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 57) │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ - @ instruction: 0xf952f241 │ │ │ │ + @ instruction: 0xf912f241 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ - ldrhteq lr, [r2], -r0 │ │ │ │ + eorseq lr, r2, r0, lsr r6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfebcbd64 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r5, r8, ror #31 │ │ │ │ teqcs lr, #86016 @ 0x15000 │ │ │ │ - bicvc pc, r8, fp, asr #12 │ │ │ │ + cmppvc r8, fp, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ @ instruction: 0xf64b9200 │ │ │ │ - vsubl.s8 , d0, d0 │ │ │ │ + vsubl.s8 q11, d16, d0 │ │ │ │ @ instruction: 0xf0c9022d │ │ │ │ - @ instruction: 0xf649f92d │ │ │ │ + @ instruction: 0xf649f8f1 │ │ │ │ vsubw.s8 , q0, d21 │ │ │ │ andcs r2, r1, #1543503874 @ 0x5c000002 │ │ │ │ andsvc r9, sl, r3 │ │ │ │ stc2l 0, cr15, [r2], #-0 │ │ │ │ blx 0xff632b98 │ │ │ │ andcs r9, r1, #196608 @ 0x30000 │ │ │ │ movwne lr, #31184 @ 0x79d0 │ │ │ │ @@ -102977,234 +102977,234 @@ │ │ │ │ @ instruction: 0xf7cefd27 │ │ │ │ andcs pc, r0, r9, lsl #20 │ │ │ │ tstcs r0, r5 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd00 │ │ │ │ - ldrhteq lr, [r2], -r0 │ │ │ │ + eorseq lr, r2, r0, lsr r6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfebcbdd0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ teqcs lr, #61440 @ 0xf000 │ │ │ │ - bicvc pc, r8, fp, asr #12 │ │ │ │ + cmppvc r8, fp, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ @ instruction: 0xf64b9200 │ │ │ │ - vsubl.s8 , d0, d0 │ │ │ │ + vsubl.s8 q11, d16, d0 │ │ │ │ @ instruction: 0xf0c9022d │ │ │ │ - stmdbvs r1, {r0, r1, r2, r4, r5, r6, r7, fp, ip, sp, lr, pc}^ │ │ │ │ - eorpl pc, r8, #69206016 @ 0x4200000 │ │ │ │ + stmdbvs r1, {r0, r1, r3, r4, r5, r7, fp, ip, sp, lr, pc}^ │ │ │ │ + adcmi pc, r8, #69206016 @ 0x4200000 │ │ │ │ eorseq pc, r2, #192, 4 │ │ │ │ - bicsvc pc, r4, #78643200 @ 0x4b00000 │ │ │ │ + cmppvc r4, #78643200 @ p-variant is OBSOLETE @ 0x4b00000 │ │ │ │ msreq CPSR_fsc, #192, 4 │ │ │ │ svclt 0x00142901 │ │ │ │ @ instruction: 0x46184610 │ │ │ │ @ instruction: 0xf85db003 │ │ │ │ @ instruction: 0xf1cceb04 │ │ │ │ - svclt 0x0000bfd1 │ │ │ │ - ldrhteq lr, [r2], -r0 │ │ │ │ + svclt 0x0000bf95 │ │ │ │ + eorseq lr, r2, r0, lsr r6 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 0x1300dc │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0068f8cc │ │ │ │ blmi 0xff3a0eac │ │ │ │ eorcs r2, r4, #0, 2 │ │ │ │ stmdage fp, {r1, r2, r9, sl, lr} │ │ │ │ smlabtne r4, sp, r9, lr │ │ │ │ smlabtne r6, sp, r9, lr │ │ │ │ smlabtne r8, sp, r9, lr │ │ │ │ ldmdavs fp, {r1, r3, r8, ip, pc} │ │ │ │ @ instruction: 0xf04f931d │ │ │ │ vcgt.s32 d0, d15, d0 │ │ │ │ - stmdbge r4, {r6, r8, sl, fp, sp, lr, pc} │ │ │ │ + stmdbge r4, {r8, sl, fp, sp, lr, pc} │ │ │ │ sbcvc pc, sp, r4, asr #12 │ │ │ │ andeq pc, r7, r0, asr #5 │ │ │ │ mrc2 7, 4, pc, cr4, cr3, {6} │ │ │ │ ldrtmi r9, [r0], -r4, lsl #24 │ │ │ │ - mvnsvc pc, fp, asr #12 │ │ │ │ + cmnpvc r8, fp, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - blx 0x8b13b6 │ │ │ │ + blx 0xff9b13b4 │ │ │ │ @ instruction: 0xf952f7d4 │ │ │ │ @ instruction: 0xf7d44605 │ │ │ │ strtmi pc, [sl], -r9, lsr #19 │ │ │ │ - vmax.s8 d20, d12, d3 │ │ │ │ - vorr.i32 d16, #4 @ 0x00000004 │ │ │ │ + @ instruction: 0xf64b4603 │ │ │ │ + vsra.s64 d23, d4, #64 │ │ │ │ ldrtmi r0, [r0], -sp, lsr #2 │ │ │ │ - blx 0x5313d2 │ │ │ │ - teqpeq r4, ip, asr #4 @ p-variant is OBSOLETE │ │ │ │ + blx 0xff6313d0 │ │ │ │ + @ instruction: 0x71b4f64b │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ ldrtmi r4, [r0], -r2, lsr #12 │ │ │ │ - blx 0x3313e2 │ │ │ │ + blx 0xff4313e0 │ │ │ │ suble r2, r2, r0, lsl #24 │ │ │ │ strtmi r9, [r1], -r6, lsl #16 │ │ │ │ - @ instruction: 0xf9d8f201 │ │ │ │ + @ instruction: 0xf99cf201 │ │ │ │ strmi r9, [r2], -r7, lsl #22 │ │ │ │ - cmppeq r0, ip, asr #4 @ p-variant is OBSOLETE │ │ │ │ + bicsvc pc, r0, fp, asr #12 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ @ instruction: 0xf1d04630 │ │ │ │ - stmdals r5, {r0, r1, r3, r4, r5, r6, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdals r5, {r0, r1, r2, r3, r4, r5, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ vmax.s8 d4, d1, d17 │ │ │ │ - blls 0x2333f4 │ │ │ │ + blls 0x233304 │ │ │ │ @ instruction: 0xf0402b00 │ │ │ │ strmi r8, [r2], -r5, ror #2 │ │ │ │ andcs r2, r0, r0, lsl #2 │ │ │ │ smlabteq r0, sp, r9, lr │ │ │ │ - vmin.s8 d20, d12, d16 │ │ │ │ - vbic.i32 q8, #8 @ 0x00000008 │ │ │ │ + @ instruction: 0xf64b4630 │ │ │ │ + vsra.s64 , q12, #64 │ │ │ │ @ instruction: 0xf1d0012d │ │ │ │ - vstrls s30, [sl, #-924] @ 0xfffffc64 │ │ │ │ + vstrls s30, [sl, #-684] @ 0xfffffd54 │ │ │ │ stmdaeq r4!, {r0, r1, r2, r3, r6, ip, sp, lr, pc}^ │ │ │ │ blx 0x286576 │ │ │ │ vhadd.s8 d15, d1, d5 │ │ │ │ - @ instruction: 0x462af9b3 │ │ │ │ + @ instruction: 0x462af977 │ │ │ │ vmax.s8 d20, d12, d3 │ │ │ │ - vsra.s64 d16, d16, #64 │ │ │ │ + vbic.i32 d16, #0 @ 0x00000000 │ │ │ │ ldrtmi r0, [r0], -sp, lsr #2 │ │ │ │ - blx 0xff631448 │ │ │ │ + blx 0xfe731448 │ │ │ │ strtmi r9, [r1], -r8, lsl #20 │ │ │ │ blx 0x29951a │ │ │ │ vhadd.s8 d15, d1, d2 │ │ │ │ - svcls 0x0009f9a3 │ │ │ │ + svcls 0x0009f967 │ │ │ │ strmi r4, [r5], -r1, lsr #12 │ │ │ │ @ instruction: 0xf007fb08 │ │ │ │ - @ instruction: 0xf99cf201 │ │ │ │ + @ instruction: 0xf960f201 │ │ │ │ strmi r9, [r4], -r2, lsl #20 │ │ │ │ blls 0x26cdbc │ │ │ │ ldrtmi r4, [r0], -r2, lsr #12 │ │ │ │ - cmppeq r0, ip, asr #4 @ p-variant is OBSOLETE │ │ │ │ + bicsvc pc, r0, fp, asr #12 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - blx 0xfefb147c │ │ │ │ + blx 0xfe0b147c │ │ │ │ blcs 0x9b958 │ │ │ │ tstphi r4, r0, asr #32 @ p-variant is OBSOLETE │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stmib sp, {r4, r5, r9, sl, lr}^ │ │ │ │ - vcgt.s8 d18, d12, d0 │ │ │ │ - vbic.i32 q8, #8 @ 0x00000008 │ │ │ │ + @ instruction: 0xf64b2300 │ │ │ │ + vsra.s64 , q12, #64 │ │ │ │ strtmi r0, [r2], -sp, lsr #2 │ │ │ │ - blx 0xfebb149c │ │ │ │ + blx 0x1cb149c │ │ │ │ movwcs r9, #2570 @ 0xa0a │ │ │ │ vmin.s8 d20, d12, d16 │ │ │ │ - vsra.s64 d16, d16, #64 │ │ │ │ + vbic.i32 d16, #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf1d0012d │ │ │ │ - strcs pc, [r0, #-2723] @ 0xfffff55d │ │ │ │ + strcs pc, [r0, #-2663] @ 0xfffff599 │ │ │ │ @ instruction: 0x2708e9dd │ │ │ │ stcge 6, cr4, [fp, #-172] @ 0xffffff54 │ │ │ │ strls r4, [r1], #-1584 @ 0xfffff9d0 │ │ │ │ - bicseq pc, r4, ip, asr #4 │ │ │ │ + cmppeq r4, ip, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ @ instruction: 0xf1d09700 │ │ │ │ - stmdbge fp, {r0, r2, r4, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdbge fp, {r0, r3, r4, r6, r9, fp, ip, sp, lr, pc} │ │ │ │ eorspl pc, r4, r9, asr #12 │ │ │ │ addscs pc, r7, r0, asr #5 │ │ │ │ - @ instruction: 0xf800f0f1 │ │ │ │ + @ instruction: 0xffc4f0f0 │ │ │ │ stcgt 12, cr10, [pc, #-80] @ 0x74d4c │ │ │ │ strmi ip, [r7], -pc, lsl #8 │ │ │ │ strgt ip, [pc], #-3343 @ 0x74da4 │ │ │ │ eorvs r6, r3, fp, lsr #16 │ │ │ │ rsbsle r2, r9, r0, lsl #30 │ │ │ │ bvc 0xfe4b05cc │ │ │ │ blvs 0x1b30430 │ │ │ │ @ instruction: 0x4630463b │ │ │ │ blpl 0x1a7089c │ │ │ │ bvc 0x5f0534 │ │ │ │ - tstpne ip, ip, asr #4 @ p-variant is OBSOLETE │ │ │ │ + orreq pc, ip, ip, asr #4 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ blvs 0x130400 │ │ │ │ blmi 0x1a708b0 │ │ │ │ bcs 0xfe4b0630 │ │ │ │ blvc 0x1f07e8 │ │ │ │ blvc 0x230678 │ │ │ │ blvc 0xb0414 │ │ │ │ - blx 0x1ab1524 │ │ │ │ + blx 0xbb1524 │ │ │ │ @ instruction: 0xf0f0a81a │ │ │ │ - mrc 8, 5, APSR_nzcv, cr0, cr5, {3} │ │ │ │ + mrc 8, 5, APSR_nzcv, cr0, cr9, {1} │ │ │ │ ldmdage sl, {r6, r8, r9, fp, pc} │ │ │ │ - @ instruction: 0xf85ef0f0 │ │ │ │ + @ instruction: 0xf822f0f0 │ │ │ │ blvc 0xb08d4 │ │ │ │ ldmdage sl, {r1, r3, r8, sp} │ │ │ │ bleq 0x10b06e0 │ │ │ │ bleq 0x12708d4 │ │ │ │ blx 0x4b09cc │ │ │ │ andscs fp, pc, #12, 30 @ 0x30 │ │ │ │ @ instruction: 0xf0ef221b │ │ │ │ - strmi pc, [r4], -fp, ror #31 │ │ │ │ + strmi pc, [r4], -pc, lsr #31 │ │ │ │ @ instruction: 0xf0f0a81a │ │ │ │ - cdp 8, 11, cr15, cr4, cr7, {4} │ │ │ │ + cdp 8, 11, cr15, cr4, cr11, {2} │ │ │ │ vneg.f64 d16, d0 │ │ │ │ @ instruction: 0xd60dfa10 │ │ │ │ blvs 0x13049c │ │ │ │ - cmppne r8, ip, asr #4 @ p-variant is OBSOLETE │ │ │ │ + biceq pc, r8, ip, asr #4 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ strls r4, [r0], #-1584 @ 0xfffff9d0 │ │ │ │ blvc 0x2306b8 │ │ │ │ blcs 0x66ff88 │ │ │ │ - blx 0xf31580 │ │ │ │ + @ instruction: 0xf9fef1d0 │ │ │ │ @ instruction: 0xf1c54620 │ │ │ │ - ldmdage r7, {r0, r3, r4, r6, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ - @ instruction: 0xf844f0f0 │ │ │ │ + ldmdage r7, {r0, r2, r3, r4, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + @ instruction: 0xf808f0f0 │ │ │ │ blhi 0x10b0910 │ │ │ │ - @ instruction: 0xf0f0a817 │ │ │ │ - ldmdage r7, {r0, r2, r3, r5, fp, ip, sp, lr, pc} │ │ │ │ + @ instruction: 0xf0efa817 │ │ │ │ + ldmdage r7, {r0, r4, r5, r6, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ bleq 0x10b073c │ │ │ │ bleq 0xff0b0950 │ │ │ │ bcc 0x4b06a4 │ │ │ │ svclt 0x00332b0b │ │ │ │ andcs r2, r3, #1879048194 @ 0x70000002 │ │ │ │ tstcs r0, sl, lsl #2 │ │ │ │ - @ instruction: 0xffbaf0ef │ │ │ │ + @ instruction: 0xff7ef0ef │ │ │ │ ldmdage r7, {r2, r9, sl, lr} │ │ │ │ - @ instruction: 0xf856f0f0 │ │ │ │ + @ instruction: 0xf81af0f0 │ │ │ │ bleq 0x10b0950 │ │ │ │ blx 0x4b0a48 │ │ │ │ vmax.s8 d29, d12, d9 │ │ │ │ - vaddw.s8 , q8, d4 │ │ │ │ + vaddw.s8 , q0, d4 │ │ │ │ mrrc 1, 2, r0, r3, cr13 │ │ │ │ @ instruction: 0x46302b10 │ │ │ │ @ instruction: 0xf1d09400 │ │ │ │ - strtmi pc, [r0], -sp, lsl #20 │ │ │ │ - cdp2 1, 10, cr15, cr12, cr5, {6} │ │ │ │ + @ instruction: 0x4620f9d1 │ │ │ │ + cdp2 1, 7, cr15, cr0, cr5, {6} │ │ │ │ ldcmi 8, cr10, [r1], #-44 @ 0xffffffd4 │ │ │ │ - @ instruction: 0xf80af0f1 │ │ │ │ + @ instruction: 0xffcef0f0 │ │ │ │ vmin.s8 d20, d12, d16 │ │ │ │ - vsra.s64 d17, d24, #64 │ │ │ │ + vbic.i32 d17, #8 @ 0x00000008 │ │ │ │ @ instruction: 0xf1d0012d │ │ │ │ - stmdavs r2!, {r0, r1, r2, r3, r4, r5, r6, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ - bicne pc, r8, ip, asr #4 │ │ │ │ + stmdavs r2!, {r0, r1, r6, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ + cmppne r8, ip, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ @ instruction: 0xf1d04630 │ │ │ │ - stmdavs r2!, {r0, r1, r2, r4, r5, r6, r7, r8, fp, ip, sp, lr, pc}^ │ │ │ │ - mvnne pc, ip, asr #4 │ │ │ │ + stmdavs r2!, {r0, r1, r3, r4, r5, r7, r8, fp, ip, sp, lr, pc}^ │ │ │ │ + msrne (UNDEF: 96), ip │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ @ instruction: 0xf1d04630 │ │ │ │ - vmla.i8 , q8, │ │ │ │ + vmul.i8 d31, d16, d19 │ │ │ │ vsubw.s8 q8, q0, d8 │ │ │ │ ldmdavs sl, {r0, r4, r7, r8, r9} │ │ │ │ rsble r2, pc, r0, lsl #20 │ │ │ │ ldrmi r2, [r3], -r0, lsl #8 │ │ │ │ strtmi r4, [r2], -r5, lsr #12 │ │ │ │ rscsne pc, r8, #13828096 @ 0xd30000 │ │ │ │ @ instruction: 0xf8d3440a │ │ │ │ strmi r1, [sp], #-764 @ 0xfffffd04 │ │ │ │ movwne pc, #2259 @ 0x8d3 @ │ │ │ │ @ instruction: 0xf8d3440c │ │ │ │ blcs 0x818d4 │ │ │ │ @ instruction: 0x4630d1f2 │ │ │ │ - mvnsne pc, ip, asr #4 │ │ │ │ + cmnpne r8, ip, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - @ instruction: 0xf9d0f1d0 │ │ │ │ + @ instruction: 0xf994f1d0 │ │ │ │ ldrtmi r4, [r0], -sl, lsr #12 │ │ │ │ - tstpcs r4, ip, asr #4 @ p-variant is OBSOLETE │ │ │ │ + orrsne pc, r4, ip, asr #4 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - @ instruction: 0xf9c8f1d0 │ │ │ │ + @ instruction: 0xf98cf1d0 │ │ │ │ ldrtmi r4, [r0], -r2, lsr #12 │ │ │ │ - teqpcs r0, ip, asr #4 @ p-variant is OBSOLETE │ │ │ │ + asrsne pc, ip, #4 @ │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - @ instruction: 0xf9c0f1d0 │ │ │ │ + @ instruction: 0xf984f1d0 │ │ │ │ ldmdavs sl, {r0, r1, r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, sp, lsl fp │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andslt sp, lr, r3, asr #2 │ │ │ │ blhi 0x13023c │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ @@ -103215,35 +103215,35 @@ │ │ │ │ subsmi r0, r9, r0 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ addseq r9, r7, #92, 26 @ 0x1700 │ │ │ │ bvs 0x1f06e4 │ │ │ │ bcc 0xfe4b0790 │ │ │ │ ldrtmi r4, [r0], -r2, lsr #12 │ │ │ │ blvc 0x1a70a5c │ │ │ │ - cmnpeq r8, ip, asr #4 @ p-variant is OBSOLETE │ │ │ │ + mvnsvc pc, fp, asr #12 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ blvs 0x1a30a68 │ │ │ │ blpl 0x2709a4 │ │ │ │ blpl 0xb05c4 │ │ │ │ - @ instruction: 0xf990f1d0 │ │ │ │ + @ instruction: 0xf954f1d0 │ │ │ │ strbt r9, [r2], sl, lsl #20 │ │ │ │ bvc 0x1f0710 │ │ │ │ - vmax.s8 d20, d12, d2 │ │ │ │ - vbic.i32 q8, #8 @ 0x00000008 │ │ │ │ + @ instruction: 0xf64b4602 │ │ │ │ + vsra.s64 , q12, #64 │ │ │ │ ldrtmi r0, [r0], -sp, lsr #2 │ │ │ │ blvs 0x1a70a8c │ │ │ │ bcc 0xfe4b07cc │ │ │ │ blvc 0x1a70a94 │ │ │ │ blpl 0x2709d0 │ │ │ │ blpl 0xb05f0 │ │ │ │ - @ instruction: 0xf97af1d0 │ │ │ │ + @ instruction: 0xf93ef1d0 │ │ │ │ ldr r9, [r1], sl, lsl #26 │ │ │ │ @ instruction: 0x46154614 │ │ │ │ vaba.s8 d30, d16, d13 │ │ │ │ - svclt 0x0000ff15 │ │ │ │ + svclt 0x0000fed5 │ │ │ │ ldrdcc lr, [r0], -r2 │ │ │ │ movwcc fp, #5136 @ 0x1410 │ │ │ │ ldmvs r3, {r0, r1, r4, sp, lr} │ │ │ │ strtmi r6, [r0], #-2572 @ 0xfffff5f4 │ │ │ │ blhi 0x28d124 │ │ │ │ addsvs r4, r3, r3, lsl #8 │ │ │ │ blhi 0x34f32c │ │ │ │ @@ -103262,69 +103262,69 @@ │ │ │ │ svclt 0x00004770 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ bl 0xfebcc228 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf64b0ff0 │ │ │ │ vrshr.s64 d16, d20, #64 │ │ │ │ @ instruction: 0x460c2297 │ │ │ │ - orrvc pc, r4, fp, asr #12 │ │ │ │ + tstpvc r4, fp, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - blx 0x73136e │ │ │ │ - cmppcs ip, ip, asr #4 @ p-variant is OBSOLETE │ │ │ │ + blx 0xff83136c │ │ │ │ + bicne pc, ip, ip, asr #4 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ strtmi r4, [r0], -r5, lsl #12 │ │ │ │ - @ instruction: 0xf930f1d0 │ │ │ │ - msrvc SPSR_fs, #72, 12 @ 0x4800000 │ │ │ │ + @ instruction: 0xf8f4f1d0 │ │ │ │ + mvnvs pc, #72, 12 @ 0x4800000 │ │ │ │ msreq CPSR_fsx, #192, 4 │ │ │ │ - rsbseq pc, ip, #72, 12 @ 0x4800000 │ │ │ │ + rscsvc pc, ip, #72, 4 @ 0x80000004 │ │ │ │ eorseq pc, r1, #192, 4 │ │ │ │ stccs 6, cr4, [r0, #-128] @ 0xffffff80 │ │ │ │ ldrmi fp, [sl], -r8, lsl #30 │ │ │ │ - msrcs (UNDEF: 100), ip │ │ │ │ + mvnne pc, ip, asr #4 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - @ instruction: 0xf91ef1d0 │ │ │ │ + @ instruction: 0xf8e2f1d0 │ │ │ │ pop {r5, r9, sl, lr} │ │ │ │ strb r4, [sp, #56] @ 0x38 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ bl 0xfebcc288 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46040ff0 │ │ │ │ @ instruction: 0xf9e0f7f8 │ │ │ │ adcseq pc, r4, #78643200 @ 0x4b00000 │ │ │ │ addscs pc, r7, #192, 4 │ │ │ │ - orrvc pc, r4, fp, asr #12 │ │ │ │ + tstpvc r4, fp, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - blx 0xffab13d0 │ │ │ │ - cmppcs ip, ip, asr #4 @ p-variant is OBSOLETE │ │ │ │ + blx 0xfebb13d0 │ │ │ │ + bicne pc, ip, ip, asr #4 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ strtmi r4, [r0], -r5, lsl #12 │ │ │ │ - @ instruction: 0xf8fef1d0 │ │ │ │ - msrvc SPSR_fs, #72, 12 @ 0x4800000 │ │ │ │ + @ instruction: 0xf8c2f1d0 │ │ │ │ + mvnvs pc, #72, 12 @ 0x4800000 │ │ │ │ msreq CPSR_fsx, #192, 4 │ │ │ │ - rsbseq pc, ip, #72, 12 @ 0x4800000 │ │ │ │ + rscsvc pc, ip, #72, 4 @ 0x80000004 │ │ │ │ eorseq pc, r1, #192, 4 │ │ │ │ stccs 6, cr4, [r0, #-128] @ 0xffffff80 │ │ │ │ ldrmi fp, [sl], -r8, lsl #30 │ │ │ │ - msrcs (UNDEF: 100), ip │ │ │ │ + mvnne pc, ip, asr #4 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - @ instruction: 0xf8ecf1d0 │ │ │ │ + @ instruction: 0xf8b0f1d0 │ │ │ │ pop {r5, r9, sl, lr} │ │ │ │ ldr r4, [fp, #56] @ 0x38 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfebcc2ec │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r7], r0 @ │ │ │ │ andne lr, r2, #3358720 @ 0x334000 │ │ │ │ svccs 0x0070ee1d │ │ │ │ tstcs r0, r4 │ │ │ │ blmi 0xb59d18 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ @ instruction: 0xf50058d0 │ │ │ │ eorscc r4, r8, sp, lsr #1 │ │ │ │ - @ instruction: 0xf990f20f │ │ │ │ + @ instruction: 0xf950f20f │ │ │ │ stmdacs r0, {r2, r9, sl, lr} │ │ │ │ blmi 0xa295dc │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ @ instruction: 0xf7da58e8 │ │ │ │ blmi 0x974a18 │ │ │ │ ldrbtmi r9, [fp], #-2052 @ 0xfffff7fc │ │ │ │ @@ -103348,22 +103348,22 @@ │ │ │ │ @ instruction: 0xf7dd5828 │ │ │ │ strmi pc, [r4], -r1, lsr #29 │ │ │ │ andlt r4, r7, r0, lsr #12 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ - bicvs pc, ip, #-536870908 @ 0xe0000004 │ │ │ │ + movtvs pc, #49742 @ 0xc24e @ │ │ │ │ teqpeq r2, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - cmnpcs ip, ip, asr #4 @ p-variant is OBSOLETE │ │ │ │ + mvnsne pc, ip, asr #4 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - addscs pc, r8, ip, asr #4 │ │ │ │ + andscs pc, r8, ip, asr #4 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ vqsub.s8 q1, , │ │ │ │ - svclt 0x0000fcd7 │ │ │ │ + svclt 0x0000fc97 │ │ │ │ addeq sl, r9, r0, ror #28 │ │ │ │ addeq sl, r9, r4, asr #28 │ │ │ │ addeq sl, r9, r6, lsr lr │ │ │ │ addeq sl, r9, r8, lsl #28 │ │ │ │ strdeq sl, [r9], r4 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stmibvs r4, {r1, r8, fp, ip, sp}^ │ │ │ │ @@ -103469,23 +103469,23 @@ │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r9, r9, lsl #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ vmla.f32 d27, d0, d16 │ │ │ │ - vadd.f32 , q6, │ │ │ │ - vbic.i32 q9, #12 @ 0x0000000c │ │ │ │ + vadd.f32 d31, d12, d1 │ │ │ │ + vsra.s64 , q14, #64 │ │ │ │ @ instruction: 0xf64a012d │ │ │ │ - vaddl.s8 , d0, d8 │ │ │ │ + vaddl.s8 q8, d16, d8 │ │ │ │ blmi 0x13543c │ │ │ │ vqsub.s8 d2, d27, d25 │ │ │ │ - svclt 0x0000fbe7 │ │ │ │ + svclt 0x0000fba7 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ - ldrsbteq lr, [r2], -ip │ │ │ │ + eorseq lr, r2, ip, asr r6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfebcc5a0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf6420fe8 │ │ │ │ vsubw.s8 , q0, d16 │ │ │ │ @ instruction: 0x46052397 │ │ │ │ strmi fp, [ip], -r3, lsl #1 │ │ │ │ @@ -103543,15 +103543,15 @@ │ │ │ │ movwcs r2, #796 @ 0x31c │ │ │ │ andls r9, r7, #-2147483647 @ 0x80000001 │ │ │ │ bmi 0x20194ac │ │ │ │ ldmdavs r2, {r1, r3, sl, ip, pc} │ │ │ │ @ instruction: 0xf04f9211 │ │ │ │ stmib sp, {r9}^ │ │ │ │ @ instruction: 0xf0a1330f │ │ │ │ - bge 0x4b4ad4 │ │ │ │ + bge 0x4b49e4 │ │ │ │ strtmi r4, [r0], -r9, lsr #12 │ │ │ │ @ instruction: 0xf856f003 │ │ │ │ strmi r9, [r3], -r6, lsl #20 │ │ │ │ @ instruction: 0xf0003001 │ │ │ │ vaddw.u8 q12, q9, d27 │ │ │ │ bcs 0x75cd8 │ │ │ │ @ instruction: 0xf44fbf08 │ │ │ │ @@ -103767,56 +103767,56 @@ │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ @ instruction: 0xe66558d0 │ │ │ │ andeq pc, r8, #-1140850687 @ 0xbc000001 │ │ │ │ andeq pc, r1, #66 @ 0x42 │ │ │ │ andcs r9, r1, #1610612736 @ 0x60000000 │ │ │ │ ldrb r9, [r3], -pc, lsl #4 │ │ │ │ tstcs r0, r7, lsl #16 │ │ │ │ - ldc2 0, cr15, [sl, #952]! @ 0x3b8 │ │ │ │ + ldc2l 0, cr15, [lr, #-952]! @ 0xfffffc48 │ │ │ │ @ instruction: 0xf43f2800 │ │ │ │ @ instruction: 0xf0eeaf6b │ │ │ │ - @ instruction: 0x4607fcdf │ │ │ │ + strmi pc, [r7], -r3, lsr #25 │ │ │ │ @ instruction: 0xf43f2800 │ │ │ │ blmi 0x1f615c8 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ andcc pc, r3, r9, asr r8 @ │ │ │ │ stccs 13, cr6, [r0, #-884] @ 0xfffffc8c │ │ │ │ cmpphi sl, r0 @ p-variant is OBSOLETE │ │ │ │ msrne CPSR_, #69206016 @ 0x4200000 │ │ │ │ orrscs pc, r7, #192, 4 │ │ │ │ ldmdavs fp, {r0, r2, r9, fp, ip, pc} │ │ │ │ @ instruction: 0xf8da441d │ │ │ │ bne 0xffb418c8 │ │ │ │ stmib sp, {r1, r4, r6, r7, r9, fp, ip}^ │ │ │ │ blls 0x1be46c │ │ │ │ ldrtmi r2, [r8], -r1, lsl #2 │ │ │ │ - rscscc pc, r4, #76, 4 @ 0xc0000004 │ │ │ │ + rsbscc pc, r4, #76, 4 @ 0xc0000004 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ - @ instruction: 0xf8ecf240 │ │ │ │ + @ instruction: 0xf8acf240 │ │ │ │ tstcs r1, ip, ror #22 │ │ │ │ ldrbtmi r4, [fp], #-1592 @ 0xfffff9c8 │ │ │ │ vtst.8 d22, d12, d11 │ │ │ │ - vsubl.s8 q10, d0, d4 │ │ │ │ + vsubl.s8 , d16, d4 │ │ │ │ @ instruction: 0xf859022d │ │ │ │ @ instruction: 0xf5033003 │ │ │ │ @ instruction: 0xf8d343a0 │ │ │ │ ldc 6, cr3, [r3, #720] @ 0x2d0 │ │ │ │ vstr d7, [sp] │ │ │ │ vqdmulh.s d23, d0, d0 │ │ │ │ - blmi 0x1973bf8 │ │ │ │ + blmi 0x1973af8 │ │ │ │ @ instruction: 0xf8da4638 │ │ │ │ ldrbtmi r1, [fp], #-28 @ 0xffffffe4 │ │ │ │ @ instruction: 0xf859681b │ │ │ │ @ instruction: 0xf5033003 │ │ │ │ @ instruction: 0xf8b343a0 │ │ │ │ @ instruction: 0x464282b4 │ │ │ │ ldc2 7, cr15, [r6, #-632] @ 0xfffffd88 │ │ │ │ @ instruction: 0x001af8ba │ │ │ │ rsbsle r2, lr, r0, lsl #16 │ │ │ │ - eorsmi pc, r0, #76, 4 @ 0xc0000004 │ │ │ │ + adcscc pc, r0, #76, 4 @ 0xc0000004 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ @ instruction: 0x26004b58 │ │ │ │ strls r9, [r7, #-518] @ 0xfffffdfa │ │ │ │ strcc lr, [r1], -r2 │ │ │ │ ldclle 2, cr4, [r1, #-704]! @ 0xfffffd40 │ │ │ │ ldrbtmi r4, [sl], #-1562 @ 0xfffff9e6 │ │ │ │ @ instruction: 0xf8596812 │ │ │ │ @@ -103828,15 +103828,15 @@ │ │ │ │ tstcs r8, #160, 2 @ 0x28 │ │ │ │ @ instruction: 0xf8d14638 │ │ │ │ @ instruction: 0x210126b4 │ │ │ │ @ instruction: 0x2c06fb03 │ │ │ │ vldr s18, [ip, #24] │ │ │ │ vstr d7, [sp] │ │ │ │ vqdmulh.s d23, d0, d0 │ │ │ │ - @ instruction: 0xf8daf89b │ │ │ │ + @ instruction: 0xf8daf85b │ │ │ │ bl 0xfe9b9988 │ │ │ │ ldrtmi r0, [r8], -r8, lsl #4 │ │ │ │ strtmi r4, [r8], r1, asr #8 │ │ │ │ stc2l 7, cr15, [r0], #632 @ 0x278 │ │ │ │ @ instruction: 0x001af8ba │ │ │ │ ldrb r4, [r2, r0, asr #22] │ │ │ │ @ instruction: 0xf64b4a40 │ │ │ │ @@ -103854,39 +103854,39 @@ │ │ │ │ suble r1, r1, r1, asr ip │ │ │ │ @ instruction: 0xf0403203 │ │ │ │ @ instruction: 0xf64b8138 │ │ │ │ vorr.i32 q9, #0 @ 0x00000000 │ │ │ │ ldmdavs fp, {r0, r1, r2, r4, r7, r8, r9, sp} │ │ │ │ svceq 0x000cf013 │ │ │ │ mcrge 4, 0, pc, cr2, cr15, {1} @ │ │ │ │ - adcscc pc, r4, ip, asr #4 │ │ │ │ + eorscc pc, r4, ip, asr #4 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ - ldc2l 0, cr15, [r2], #-952 @ 0xfffffc48 │ │ │ │ + ldc2 0, cr15, [r6], #-952 @ 0xfffffc48 │ │ │ │ vqrshl.s8 q15, q13, │ │ │ │ vbic.i32 q11, #1024 @ 0x00000400 │ │ │ │ ldmdahi fp, {r0, r1, r2, r4, r7, r8, r9, sp} │ │ │ │ @ instruction: 0xf43f2b00 │ │ │ │ @ instruction: 0xf64badf7 │ │ │ │ vorr.i32 q9, #0 @ 0x00000000 │ │ │ │ ldmdavs fp, {r0, r1, r2, r4, r7, r8, r9, sp} │ │ │ │ @ instruction: 0xf57f041e │ │ │ │ @ instruction: 0xf8daadef │ │ │ │ @ instruction: 0x4651301c │ │ │ │ vpmax.s8 d25, d12, d7 │ │ │ │ - vmla.i d18, d16, d0[4] │ │ │ │ + vmla.i d18, d0, d0[4] │ │ │ │ @ instruction: 0xf0ee002d │ │ │ │ - strb pc, [r3, #3159]! @ 0xc57 @ │ │ │ │ + strb pc, [r3, #3099]! @ 0xc1b @ │ │ │ │ blls 0x19cddc │ │ │ │ @ instruction: 0xf0c04598 │ │ │ │ blls 0x155c3c │ │ │ │ @ instruction: 0xf0402b00 │ │ │ │ ldrtmi r8, [r9], -r7, asr #1 │ │ │ │ vhadd.s16 d2, d14, d10 │ │ │ │ - ldrtmi pc, [r8], -r5, asr #28 @ │ │ │ │ - stc2 0, cr15, [r8], {238} @ 0xee │ │ │ │ + ldrtmi pc, [r8], -r5, lsl #28 @ │ │ │ │ + blx 0xff3b1d96 │ │ │ │ strtmi lr, [ip], -lr, lsl #13 │ │ │ │ @ instruction: 0xe6734691 │ │ │ │ @ instruction: 0xf64b683a │ │ │ │ vmov.i32 q9, #0 @ 0x00000000 │ │ │ │ stmdavs r3!, {r0, r1, r2, r4, r7, sl, sp} │ │ │ │ @ instruction: 0xf0402a00 │ │ │ │ @ instruction: 0xf01380d9 │ │ │ │ @@ -103904,32 +103904,32 @@ │ │ │ │ addeq sl, r9, lr, ror #13 │ │ │ │ addeq sl, r9, r2, asr #13 │ │ │ │ addeq sl, r9, sl, lsl #13 │ │ │ │ addeq sl, r9, lr, lsr #12 │ │ │ │ addeq sl, r9, r2, ror #10 │ │ │ │ strtmi r9, [r0], -r8, lsl #24 │ │ │ │ stc2 7, cr15, [lr], #-1016 @ 0xfffffc08 │ │ │ │ - blx 0xfe6b1cc8 │ │ │ │ + blx 0x17b1cc8 │ │ │ │ orrcc pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ @ instruction: 0xf8c44620 │ │ │ │ @ instruction: 0xf7f832d0 │ │ │ │ vmla.f32 d31, d11, d21 │ │ │ │ vbic.i32 q11, #512 @ 0x00000200 │ │ │ │ ldmdahi fp, {r0, r1, r2, r4, r7, r8, r9, sp} │ │ │ │ @ instruction: 0xf43f2b00 │ │ │ │ @ instruction: 0xf64baeac │ │ │ │ vorr.i32 q9, #0 @ 0x00000000 │ │ │ │ ldmdavs fp, {r0, r1, r2, r4, r7, r8, r9, sp} │ │ │ │ @ instruction: 0xf57f041a │ │ │ │ vceq.f32 d26, d28, d20 │ │ │ │ - vmla.f d19, d16, d0[5] │ │ │ │ + vmla.f d19, d0, d0[5] │ │ │ │ vrhadd.s8 d16, d12, d29 │ │ │ │ - vshr.s64 d18, d24, #64 │ │ │ │ + vmvn.i32 d18, #8 @ 0x00000008 │ │ │ │ @ instruction: 0xf0ee002d │ │ │ │ - blmi 0x19b4a4c │ │ │ │ + blmi 0x19b495c │ │ │ │ ldrbtmi r9, [fp], #-2564 @ 0xfffff5fc │ │ │ │ ldmpl r0, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ stmdbls pc, {r5, r8, sl, sp, lr, pc} @ │ │ │ │ vmls.i8 d18, d0, d1 │ │ │ │ @ instruction: 0xf64b80b2 │ │ │ │ vorr.i32 q9, #0 @ 0x00000000 │ │ │ │ umaalne r2, r9, r7, r3 │ │ │ │ @@ -103954,94 +103954,94 @@ │ │ │ │ rscscc pc, pc, #79 @ 0x4f │ │ │ │ stmib sl, {r8, r9, sp}^ │ │ │ │ strb r2, [r1, #-784] @ 0xfffffcf0 │ │ │ │ stmib sp, {r0, r2, r8, r9, fp, ip, pc}^ │ │ │ │ strt r5, [lr], r3, lsl #6 │ │ │ │ andscs r4, pc, #61865984 @ 0x3b00000 │ │ │ │ vrhadd.s8 d18, d12, d1 │ │ │ │ - vmla.i d20, d0, d0[3] │ │ │ │ + vmla.i d19, d16, d0[3] │ │ │ │ vhadd.s16 d0, d14, d29 │ │ │ │ - blls 0x1b3d98 │ │ │ │ + blls 0x1b3c98 │ │ │ │ @ instruction: 0x101cf8da │ │ │ │ bl 0xfe9473fc │ │ │ │ strbmi r0, [r1], #-520 @ 0xfffffdf8 │ │ │ │ blx 0xff8b399e │ │ │ │ vabd.s8 q15, , │ │ │ │ vbic.i32 q11, #512 @ 0x00000200 │ │ │ │ ldmdahi fp, {r0, r1, r2, r4, r7, r8, r9, sp} │ │ │ │ @ instruction: 0xf43f2b00 │ │ │ │ @ instruction: 0xf64bae61 │ │ │ │ vorr.i32 q9, #0 @ 0x00000000 │ │ │ │ ldmdavs fp, {r0, r1, r2, r4, r7, r8, r9, sp} │ │ │ │ @ instruction: 0xf57f041a │ │ │ │ @ instruction: 0xf24cae59 │ │ │ │ - vaddw.s8 q9, q8, d24 │ │ │ │ + vaddw.s8 q9, q0, d24 │ │ │ │ vrhadd.s8 d16, d12, d29 │ │ │ │ - vshr.s64 d18, d24, #64 │ │ │ │ + vmvn.i32 d18, #8 @ 0x00000008 │ │ │ │ @ instruction: 0xf0ee002d │ │ │ │ - strb pc, [sp], -r7, lsl #23 @ │ │ │ │ + strb pc, [sp], -fp, asr #22 @ │ │ │ │ tstcs r1, r3, lsl #28 │ │ │ │ vmin.s8 d20, d12, d24 │ │ │ │ - vmlal.s q10, d0, d0[7] │ │ │ │ + vmlal.s , d16, d0[7] │ │ │ │ ldrtmi r0, [r3], -sp, lsr #4 │ │ │ │ - @ instruction: 0xff6cf23f │ │ │ │ + @ instruction: 0xff2cf23f │ │ │ │ @ instruction: 0xf43f08b6 │ │ │ │ @ instruction: 0xf649af2c │ │ │ │ - vmlal.s8 q11, d0, d24 │ │ │ │ + vmlal.s8 , d16, d24 │ │ │ │ bl 0x1b7c34 │ │ │ │ stmdavs fp!, {r1, r2, r7, r9, sl} │ │ │ │ movwls r4, #1602 @ 0x642 │ │ │ │ strtmi r2, [fp], -r1, lsl #2 │ │ │ │ strcc r4, [r4, #-1592] @ 0xfffff9c8 │ │ │ │ - @ instruction: 0xff5af23f │ │ │ │ + @ instruction: 0xff1af23f │ │ │ │ ldrhle r4, [r4, #37]! @ 0x25 │ │ │ │ vaba.s8 d30, d12, d9 │ │ │ │ - vmov.i32 d19, #12 @ 0x0000000c │ │ │ │ + vshr.s64 d18, d12, #64 │ │ │ │ @ instruction: 0xf0ee002d │ │ │ │ - str pc, [sl, -r1, ror #22]! │ │ │ │ + str pc, [sl, -r5, lsr #22]! │ │ │ │ rsbsvs pc, r2, #-1342177276 @ 0xb0000004 │ │ │ │ addscs pc, r7, #192, 4 │ │ │ │ bcs 0x97bfc │ │ │ │ svcge 0x001ff43f │ │ │ │ @ instruction: 0xf57f041a │ │ │ │ vrecps.f32 d26, d12, d12 │ │ │ │ - vaddw.s8 , q0, d12 │ │ │ │ + vaddw.s8 q9, q8, d12 │ │ │ │ vrhadd.s8 d16, d12, d29 │ │ │ │ - vshr.s64 d18, d24, #64 │ │ │ │ + vmvn.i32 d18, #8 @ 0x00000008 │ │ │ │ @ instruction: 0xf0ee002d │ │ │ │ - stmdavs r3!, {r0, r1, r3, r6, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdavs r3!, {r0, r1, r2, r3, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ andcs lr, r0, pc, lsl #14 │ │ │ │ - cmnpcs ip, ip, asr #4 @ p-variant is OBSOLETE │ │ │ │ + mvnsne pc, ip, asr #4 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ andls r4, r0, lr, lsl #22 │ │ │ │ addne pc, r3, #64, 4 │ │ │ │ - stc2l 1, cr15, [ip], {211} @ 0xd3 │ │ │ │ - @ instruction: 0xf904f240 │ │ │ │ - rsbcc pc, r8, ip, asr #4 │ │ │ │ + ldc2 1, cr15, [r0], {211} @ 0xd3 │ │ │ │ + @ instruction: 0xf8c4f240 │ │ │ │ + rsccs pc, r8, ip, asr #4 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ - blx 0xe31fb6 │ │ │ │ + blx 0xfff31fb4 │ │ │ │ vaba.s8 q15, q6, q4 │ │ │ │ - vbic.i32 q9, #12 @ 0x0000000c │ │ │ │ + vsra.s64 , q14, #64 │ │ │ │ vrhadd.s8 d16, d12, d29 │ │ │ │ - vmov.i32 , #8 @ 0x00000008 │ │ │ │ + vshr.s64 q9, q4, #64 │ │ │ │ blmi 0x175cc4 │ │ │ │ adcsvc pc, r2, #1325400064 @ 0x4f000000 │ │ │ │ - @ instruction: 0xffa2f20a │ │ │ │ + @ instruction: 0xff62f20a │ │ │ │ ldrdeq sl, [r9], sl @ │ │ │ │ - eorseq lr, r2, r4, lsl #14 │ │ │ │ - ldrshteq lr, [r2], -r8 │ │ │ │ + eorseq lr, r2, r4, lsl #13 │ │ │ │ + eorseq lr, r2, r8, ror r6 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfebcce2c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ blmi 0xaf9b74 │ │ │ │ strmi fp, [lr], -r8, lsl #1 │ │ │ │ ldmdavs fp, {r0, r2, r9, sl, lr} │ │ │ │ @ instruction: 0xf04f9307 │ │ │ │ @ instruction: 0xf0a10300 │ │ │ │ - @ instruction: 0x4630f9b9 │ │ │ │ + @ instruction: 0x4630f97d │ │ │ │ mrc2 7, 2, pc, cr10, cr2, {6} │ │ │ │ orrslt r4, r8, r4, lsl #12 │ │ │ │ @ instruction: 0x46014632 │ │ │ │ @ instruction: 0xf7ff4628 │ │ │ │ blmi 0x8b49a8 │ │ │ │ blls 0x24fcc8 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ @@ -104070,15 +104070,15 @@ │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r8, r9, lsl #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ vmla.f32 , q0, q8 │ │ │ │ - svclt 0x0000f88f │ │ │ │ + svclt 0x0000f84f │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ rsbcc pc, r4, #208, 16 @ 0xd00000 │ │ │ │ @ instruction: 0xf503b143 │ │ │ │ mrscs r4, R8_usr │ │ │ │ movwcc r3, #33288 @ 0x8208 │ │ │ │ blne 0x2b3e00 │ │ │ │ @ instruction: 0xd1fb4293 │ │ │ │ @@ -104105,30 +104105,30 @@ │ │ │ │ @ instruction: 0xf79a4010 │ │ │ │ @ instruction: 0xf8c0ba15 │ │ │ │ ldrmi ip, [ip], r8, lsr #32 │ │ │ │ strdcs lr, [r0], -r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ - tstpvc r0, #-536870908 @ p-variant is OBSOLETE @ 0xe0000004 │ │ │ │ + orrsvs pc, r0, #-536870908 @ 0xe0000004 │ │ │ │ teqpeq r2, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - orrmi pc, r0, ip, asr #4 │ │ │ │ + tstpmi r0, ip, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - addsmi pc, r8, ip, asr #4 │ │ │ │ + andsmi pc, r8, ip, asr #4 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ addne pc, fp, #64, 4 │ │ │ │ - cdp2 2, 14, cr15, cr12, cr10, {0} │ │ │ │ - tstpvc r0, #-536870908 @ p-variant is OBSOLETE @ 0xe0000004 │ │ │ │ + cdp2 2, 10, cr15, cr12, cr10, {0} │ │ │ │ + orrsvs pc, r0, #-536870908 @ 0xe0000004 │ │ │ │ teqpeq r2, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - orrmi pc, r0, ip, asr #4 │ │ │ │ + tstpmi r0, ip, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - sbcmi pc, r4, ip, asr #4 │ │ │ │ + submi pc, r4, ip, asr #4 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ sbcvc pc, r6, #1325400064 @ 0x4f000000 │ │ │ │ - cdp2 2, 13, cr15, cr12, cr10, {0} │ │ │ │ + cdp2 2, 9, cr15, cr12, cr10, {0} │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ ldrdhi pc, [r0], -r1 │ │ │ │ ldrmi fp, [ip], -r5, lsl #1 │ │ │ │ ldrsbtcc pc, [r8], -r8 @ │ │ │ │ @@ -104207,28 +104207,28 @@ │ │ │ │ strbmi r1, [r8], -r1, ror #22 │ │ │ │ subsmi r4, pc, #956301312 @ 0x39000000 │ │ │ │ movwls r4, #9786 @ 0x263a │ │ │ │ stmdb r6, {r1, r3, r4, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ ldrtmi r9, [r9], #2818 @ 0xb02 │ │ │ │ ldrmi r1, [lr], #-2788 @ 0xfffff51c │ │ │ │ ldr r9, [r2, r3, lsl #22]! │ │ │ │ - orrmi pc, r0, ip, asr #4 │ │ │ │ + tstpmi r0, ip, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - rscsmi pc, r0, ip, asr #4 │ │ │ │ + rsbsmi pc, r0, ip, asr #4 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ @ instruction: 0xf44f4b08 │ │ │ │ vqsub.s8 d7, d26, d3 │ │ │ │ - vceq.f32 d31, d12, d19 │ │ │ │ - vaddw.s8 q10, q8, d0 │ │ │ │ + vadd.f32 , q14, │ │ │ │ + vaddw.s8 q10, q0, d0 │ │ │ │ vrhadd.s8 d16, d12, d29 │ │ │ │ - vmov.i32 d21, #8 @ 0x00000008 │ │ │ │ + vshr.s64 d20, d8, #64 │ │ │ │ blmi 0xf5fdc │ │ │ │ eorne pc, r7, #64, 4 │ │ │ │ - cdp2 2, 1, cr15, cr6, cr10, {0} │ │ │ │ - eorseq lr, r2, ip, lsl r7 │ │ │ │ + ldc2l 2, cr15, [r6, #40] @ 0x28 │ │ │ │ + mlaseq r2, ip, r6, lr │ │ │ │ stmdblt fp, {r0, r1, r6, r7, fp, sp, lr} │ │ │ │ sbcvs r2, r3, r1, lsl #6 │ │ │ │ movwcs r2, #1 │ │ │ │ svclt 0x00004770 │ │ │ │ mvnpl pc, #536870916 @ 0x20000004 │ │ │ │ orrseq pc, r5, #192, 4 │ │ │ │ ldmvs fp, {r1, r6, fp, sp, lr} │ │ │ │ @@ -104396,41 +104396,41 @@ │ │ │ │ @ instruction: 0xf6426f70 │ │ │ │ vqdmlsl.s , d16, d20 │ │ │ │ ldrbtmi r2, [fp], #-2967 @ 0xfffff469 │ │ │ │ ldmpl r3!, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ @ instruction: 0xe72c675a │ │ │ │ rscvs r2, r3, r1, lsl #6 │ │ │ │ stmdavs r0!, {r0, r1, r4, r7, r8, r9, sl, sp, lr, pc}^ │ │ │ │ - @ instruction: 0xf8d0f0ee │ │ │ │ + @ instruction: 0xf894f0ee │ │ │ │ rscle r2, r0, r0, lsl #16 │ │ │ │ - @ instruction: 0xfff6f0ed │ │ │ │ + @ instruction: 0xffbaf0ed │ │ │ │ stmdacs r0, {r0, r2, r9, sl, lr} │ │ │ │ @ instruction: 0x4603d0db │ │ │ │ tstcs r1, r1, lsl r2 │ │ │ │ - subpl pc, r0, ip, asr #4 │ │ │ │ + sbcmi pc, r0, ip, asr #4 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ - stc2 2, cr15, [r0, #-116]! @ 0xffffff8c │ │ │ │ + stc2l 2, cr15, [r0], #116 @ 0x74 │ │ │ │ @ instruction: 0x3014f8d8 │ │ │ │ strtmi fp, [sl], -r3, lsr #2 │ │ │ │ @ instruction: 0x46204639 │ │ │ │ stmiblt r8, {r3, r4, r7, r8, r9, sl, lr} │ │ │ │ stmdavs r0!, {r8, sp}^ │ │ │ │ blx 0xfeb340a4 │ │ │ │ strmi r2, [r3], -r1, lsl #2 │ │ │ │ - subspl pc, r4, #76, 4 @ 0xc0000004 │ │ │ │ + sbcsmi pc, r4, #76, 4 @ 0xc0000004 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ vmax.s d4, d15, d24 │ │ │ │ - strtmi pc, [r2], -r5, lsl #24 │ │ │ │ + strtmi pc, [r2], -r5, asr #23 │ │ │ │ @ instruction: 0x46284639 │ │ │ │ @ instruction: 0xf8daf79e │ │ │ │ andcs r4, sl, r9, lsr #12 │ │ │ │ - blx 0x2b2ac8 │ │ │ │ + @ instruction: 0xf9c8f21e │ │ │ │ andlt r4, r7, r8, lsr #12 │ │ │ │ svcmi 0x00f0e8bd │ │ │ │ - svclt 0x00c8f0ed │ │ │ │ + svclt 0x008cf0ed │ │ │ │ @ instruction: 0xf7da6920 │ │ │ │ blmi 0x5f56e8 │ │ │ │ ldrbtmi r9, [fp], #-2563 @ 0xfffff5fd │ │ │ │ ldmpl r3!, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ andsvs r4, r0, #24, 8 @ 0x18000000 │ │ │ │ movwls lr, #22366 @ 0x575e │ │ │ │ stc2l 7, cr15, [ip, #-860] @ 0xfffffca4 │ │ │ │ @@ -104553,15 +104553,15 @@ │ │ │ │ @ instruction: 0xf0024638 │ │ │ │ ldrtmi pc, [r3], -r7, lsr #22 @ │ │ │ │ @ instruction: 0xf10d4604 │ │ │ │ strtmi r0, [r9], -fp, lsl #4 │ │ │ │ @ instruction: 0xf88d4640 │ │ │ │ @ instruction: 0xf7ff400b │ │ │ │ @ instruction: 0xe7dbfc51 │ │ │ │ - stc2l 2, cr15, [r8], {63} @ 0x3f │ │ │ │ + stc2 2, cr15, [r8], {63} @ 0x3f │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ ldrmi fp, [pc], -r4, lsl #1 │ │ │ │ ldrmi r4, [r5], -r0, lsr #22 │ │ │ │ @@ -104592,15 +104592,15 @@ │ │ │ │ ldrtmi pc, [r3], -pc, lsl #22 @ │ │ │ │ @ instruction: 0xf10d4684 │ │ │ │ strtmi r0, [r0], -sl, lsl #4 │ │ │ │ strbtmi r4, [r4], -r9, lsr #12 │ │ │ │ andgt pc, sl, sp, lsr #17 │ │ │ │ stc2 7, cr15, [r4], {255} @ 0xff │ │ │ │ vaba.s q7, , │ │ │ │ - svclt 0x0000fc7b │ │ │ │ + svclt 0x0000fc3b │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ ldrmi fp, [pc], -r4, lsl #1 │ │ │ │ @ instruction: 0x46154b1d │ │ │ │ @@ -104628,15 +104628,15 @@ │ │ │ │ @ instruction: 0xf0020240 │ │ │ │ ldrtmi pc, [r3], -r3, ror #21 @ │ │ │ │ bge 0x107f90 │ │ │ │ strtmi r4, [r9], -r0, lsr #12 │ │ │ │ @ instruction: 0xf8cd4664 │ │ │ │ @ instruction: 0xf7ffc008 │ │ │ │ @ instruction: 0xe7d7fbbb │ │ │ │ - ldc2 2, cr15, [r2], #-252 @ 0xffffff04 │ │ │ │ + blx 0xffd32e92 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ ldrmi fp, [r8], r6, lsl #1 │ │ │ │ blvc 0x971c2c │ │ │ │ @@ -104669,15 +104669,15 @@ │ │ │ │ blx 0xfecb2624 │ │ │ │ @ instruction: 0x460c4633 │ │ │ │ strtmi sl, [r9], -r2, lsl #20 │ │ │ │ ldrtmi r4, [r8], -r5, lsl #12 │ │ │ │ strpl lr, [r2], #-2509 @ 0xfffff633 │ │ │ │ blx 0x1b3462e │ │ │ │ vaba.s q7, , q1 │ │ │ │ - svclt 0x0000fbe1 │ │ │ │ + svclt 0x0000fba1 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfebcd850 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ movwcs r0, #8184 @ 0x1ff8 │ │ │ │ @@ -104690,30 +104690,30 @@ │ │ │ │ @ instruction: 0xf8d0bd83 │ │ │ │ bl 0x56e718 │ │ │ │ tstle r7, lr, lsl #30 │ │ │ │ @ instruction: 0x0c03eb02 │ │ │ │ svceq 0x0020f1bc │ │ │ │ @ instruction: 0xf1cebf98 │ │ │ │ stmible sl!, {r8, r9}^ │ │ │ │ - tstpvc r0, #-536870908 @ p-variant is OBSOLETE @ 0xe0000004 │ │ │ │ + orrsvs pc, r0, #-536870908 @ 0xe0000004 │ │ │ │ teqpeq r2, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - orrmi pc, r0, ip, asr #4 │ │ │ │ + tstpmi r0, ip, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - sbcmi pc, r4, ip, asr #4 │ │ │ │ + submi pc, r4, ip, asr #4 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ sbcvc pc, r6, #1325400064 @ 0x4f000000 │ │ │ │ - blx 0x16b2ed4 │ │ │ │ - tstpvc r0, #-536870908 @ p-variant is OBSOLETE @ 0xe0000004 │ │ │ │ + blx 0x6b2ed4 │ │ │ │ + orrsvs pc, r0, #-536870908 @ 0xe0000004 │ │ │ │ teqpeq r2, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - orrmi pc, r0, ip, asr #4 │ │ │ │ + tstpmi r0, ip, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - addsmi pc, r8, ip, asr #4 │ │ │ │ + andsmi pc, r8, ip, asr #4 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ addne pc, fp, #64, 4 │ │ │ │ - blx 0x12b2ef4 │ │ │ │ + blx 0x2b2ef4 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfebcd8d4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [r5], -r8, ror #31 │ │ │ │ andeq pc, r7, r2, lsl r0 @ │ │ │ │ movwcs fp, #7956 @ 0x1f14 │ │ │ │ vst2.8 {d2-d5}, [r2], r0 │ │ │ │ @@ -104768,20 +104768,20 @@ │ │ │ │ @ instruction: 0xf1bc448c │ │ │ │ svclt 0x00980f10 │ │ │ │ stmible r9, {r2, r9, sl, lr}^ │ │ │ │ strmi r4, [sl], #-162 @ 0xffffff5e │ │ │ │ svclt 0x00182a10 │ │ │ │ bfi r1, ip, (invalid: 20:3) │ │ │ │ vhadd.s8 d18, d14, d0 │ │ │ │ - vsubw.s8 , q0, d28 │ │ │ │ + vsubw.s8 q11, q8, d28 │ │ │ │ vcge.s8 d16, d12, d18 │ │ │ │ - vorr.i32 , #12 @ 0x0000000c │ │ │ │ + vsra.s64 q10, q6, #64 │ │ │ │ subscs r0, r7, #1073741835 @ 0x4000000b │ │ │ │ @ instruction: 0xf1d29000 │ │ │ │ - svclt 0x0000fed5 │ │ │ │ + svclt 0x0000fe99 │ │ │ │ movweq pc, #28672 @ 0x7000 @ │ │ │ │ ldmibmi r0!, {r0, r2, r3, r5, r8, fp, sp, lr, pc}^ │ │ │ │ andeq pc, r7, r0, lsr #32 │ │ │ │ ldm r0, {r0, r1, r3, r4, r6, r7}^ │ │ │ │ andcc fp, r8, pc, ror ip │ │ │ │ ldmdavc pc!, {r4, r6, r7, fp, sp, lr, pc}^ @ │ │ │ │ @ instruction: 0xf1c3425a │ │ │ │ @@ -104828,15 +104828,15 @@ │ │ │ │ svceq 0x00e0f1bc │ │ │ │ @ instruction: 0xf002bf0c │ │ │ │ b 0x14398c0 │ │ │ │ andcs r1, r1, #92, 24 @ 0x5c00 │ │ │ │ vpmax.s8 d15, d12, d2 │ │ │ │ andmi r3, sl, #4096 @ 0x1000 │ │ │ │ bls 0x1aac0c │ │ │ │ - blx 0xfe132b44 │ │ │ │ + blx 0x1232b44 │ │ │ │ muleq r0, r8, r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebcdac4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ssub8mi r0, r4, r0 │ │ │ │ addlt r6, r2, r2, lsl #28 │ │ │ │ ldrdcs pc, [r8], r2 @ │ │ │ │ @@ -104891,19 +104891,19 @@ │ │ │ │ @ instruction: 0xf001b300 │ │ │ │ blcs 0xb75a8 │ │ │ │ @ instruction: 0xf001d01e │ │ │ │ blcs 0x1375c0 │ │ │ │ @ instruction: 0xf001d02d │ │ │ │ stmdbcs r7, {r0, r1, r2, r3, r8} │ │ │ │ vhadd.s8 d29, d12, d10 │ │ │ │ - vorr.i32 , #12 @ 0x0000000c │ │ │ │ + vsra.s64 q10, q6, #64 │ │ │ │ blmi 0xbf6e6c │ │ │ │ smladxls r0, r8, r6, r4 │ │ │ │ addcc pc, r6, #64, 4 │ │ │ │ - stc2l 1, cr15, [r0, #840]! @ 0x348 │ │ │ │ + stc2 1, cr15, [r4, #840]! @ 0x348 │ │ │ │ bicscs pc, r0, #78643200 @ 0x4b00000 │ │ │ │ orrscs pc, r7, #192, 4 │ │ │ │ bllt 0xfeb50a3c │ │ │ │ ldrtmi r9, [r0], -ip, lsl #18 │ │ │ │ stc2 7, cr15, [r2, #988]! @ 0x3dc │ │ │ │ strb r8, [r4, ip] │ │ │ │ cdpne 2, 4, cr0, cr8, cr4, {1} │ │ │ │ @@ -104934,20 +104934,20 @@ │ │ │ │ orrscs pc, r7, #192, 4 │ │ │ │ blcs 0x98ab4 │ │ │ │ @ instruction: 0xf64bd0c2 │ │ │ │ vorr.i32 q9, #0 @ 0x00000000 │ │ │ │ ldmdavs fp, {r0, r1, r2, r4, r7, r8, r9, sp} │ │ │ │ ldrle r0, [fp, #1051]! @ 0x41b │ │ │ │ strtmi r9, [r9], -ip, lsl #20 │ │ │ │ - rsbspl pc, ip, ip, asr #4 │ │ │ │ + rscsmi pc, ip, ip, asr #4 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ - stc2 0, cr15, [r0], {237} @ 0xed │ │ │ │ + blx 0xff1b2e1e │ │ │ │ svclt 0x0000e7b2 │ │ │ │ muleq r0, r8, r0 │ │ │ │ - eorseq lr, r2, r0, asr #14 │ │ │ │ + eorseq lr, r2, r0, asr #13 │ │ │ │ vst4.32 {d27-d30}, [pc], r2 │ │ │ │ push {r7, sl, fp, ip, lr} │ │ │ │ bl 0xfebcaa40 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xb08b0fb0 │ │ │ │ stmib sp, {r0, r1, r7, r9, sl, lr}^ │ │ │ │ blmi 0x173f6e0 │ │ │ │ @@ -105020,35 +105020,35 @@ │ │ │ │ svchi 0x005bf3bf │ │ │ │ @ instruction: 0xf64be78a │ │ │ │ vrsra.s64 q9, q0, #64 │ │ │ │ ldmdavs fp, {r0, r1, r2, r4, r7, r8, r9, sp} │ │ │ │ ldmdbls r9, {r0, r1, r7, r8, fp, ip, sp, pc} │ │ │ │ @ instruction: 0xf7f74658 │ │ │ │ @ instruction: 0x2000fcb5 │ │ │ │ - cmpppl ip, ip, asr #4 @ p-variant is OBSOLETE │ │ │ │ + bicsmi pc, ip, ip, asr #4 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ andls r4, r0, r1, lsl fp │ │ │ │ subsmi pc, ip, #64, 4 │ │ │ │ - ldc2l 1, cr15, [lr], {210} @ 0xd2 │ │ │ │ - @ instruction: 0xf916f23f │ │ │ │ + stc2 1, cr15, [r2], #840 @ 0x348 │ │ │ │ + @ instruction: 0xf8d6f23f │ │ │ │ cmppvs lr, #-1342177276 @ p-variant is OBSOLETE @ 0xb0000004 │ │ │ │ orrscs pc, r7, #192, 4 │ │ │ │ blcs 0x98c44 │ │ │ │ @ instruction: 0xf64bd0e7 │ │ │ │ vorr.i32 q9, #0 @ 0x00000000 │ │ │ │ ldmdavs fp, {r0, r1, r2, r4, r7, r8, r9, sp} │ │ │ │ strble r0, [r0, #1051]! @ 0x41b │ │ │ │ @ instruction: 0x46299a19 │ │ │ │ - adcpl pc, r4, ip, asr #4 │ │ │ │ + eorpl pc, r4, ip, asr #4 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ - blx 0xeb2fae │ │ │ │ + blx 0xfffb2fac │ │ │ │ svclt 0x0000e7d7 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ muleq r0, r8, r0 │ │ │ │ - eorseq lr, r2, r0, asr r7 │ │ │ │ + ldrsbteq lr, [r2], -r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebcde10 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldmdbeq r2, {r3, r4, r5, r6, r7, r8, r9, sl, fp}^ │ │ │ │ stcleq 0, cr15, [r0], #72 @ 0x48 │ │ │ │ ldrbeq sp, [r4, #1] │ │ │ │ blcc 0xec08c │ │ │ │ @@ -105069,15 +105069,15 @@ │ │ │ │ @ instruction: 0xf002bf0c │ │ │ │ b 0x1439c80 │ │ │ │ andcs r1, r1, #92, 24 @ 0x5c00 │ │ │ │ stc2 10, cr15, [ip], {2} @ │ │ │ │ ldclcc 1, cr15, [pc], #48 @ 0x76ca0 │ │ │ │ svceq 0x0001ea1c │ │ │ │ blls 0x12afcc │ │ │ │ - @ instruction: 0xf8a0f0a3 │ │ │ │ + @ instruction: 0xf864f0a3 │ │ │ │ @ instruction: 0xf7f79902 │ │ │ │ svclt 0x0000fc4d │ │ │ │ muleq r0, r8, r0 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ @@ -105158,43 +105158,43 @@ │ │ │ │ svcvs 0x0000e850 │ │ │ │ @ instruction: 0xd102429e │ │ │ │ strcs lr, [r0, -r0, asr #16] │ │ │ │ ldrtmi r2, [r3], -r0, lsl #30 │ │ │ │ mcreq 1, 1, sp, cr4, cr4, {7} │ │ │ │ ldrb r7, [r9, -ip, asr #1]! │ │ │ │ vhadd.s8 d18, d12, d0 │ │ │ │ - vorr.i32 , #12 @ 0x0000000c │ │ │ │ + vsra.s64 q10, q6, #64 │ │ │ │ blmi 0x6f7298 │ │ │ │ vhadd.s8 d25, d0, d0 │ │ │ │ @ instruction: 0xf1d232ba │ │ │ │ - @ instruction: 0xf64bfbcb │ │ │ │ + @ instruction: 0xf64bfb8f │ │ │ │ vrsra.s64 q9, q0, #64 │ │ │ │ ldmdavs fp, {r0, r1, r2, r4, r7, r8, r9, sp} │ │ │ │ stmdbls ip, {r0, r1, r3, r4, r8, fp, ip, sp, pc} │ │ │ │ @ instruction: 0xf7f74630 │ │ │ │ vqdmulh.s d31, d27, d13 │ │ │ │ vqdmlal.s q11, d0, d2[4] │ │ │ │ ldmdahi fp, {r0, r1, r2, r4, r7, r8, r9, sp} │ │ │ │ rscsle r2, r4, r0, lsl #22 │ │ │ │ cmppcs r0, #78643200 @ p-variant is OBSOLETE @ 0x4b00000 │ │ │ │ orrscs pc, r7, #192, 4 │ │ │ │ ldreq r6, [fp], #-2075 @ 0xfffff7e5 │ │ │ │ bls 0x3ac5d4 │ │ │ │ vmax.s8 d20, d12, d25 │ │ │ │ - vshr.s64 , q0, #64 │ │ │ │ + vmov.i32 , #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf0ed002d │ │ │ │ - @ instruction: 0xe7e4fa1d │ │ │ │ + strb pc, [r4, r1, ror #19]! @ │ │ │ │ vhadd.s8 d18, d12, d0 │ │ │ │ - vorr.i32 , #12 @ 0x0000000c │ │ │ │ + vsra.s64 q10, q6, #64 │ │ │ │ blmi 0x1772f0 │ │ │ │ vhadd.s8 d25, d0, d0 │ │ │ │ @ instruction: 0xf1d232cd │ │ │ │ - svclt 0x0000fb9f │ │ │ │ + svclt 0x0000fb63 │ │ │ │ muleq r0, r8, r0 │ │ │ │ - eorseq lr, r2, r0, ror #14 │ │ │ │ + eorseq lr, r2, r0, ror #13 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b8f8cc │ │ │ │ mcrvs 6, 0, r4, cr3, cr13, {0} │ │ │ │ strmi fp, [r7], -r9, lsl #1 │ │ │ │ @ instruction: 0xf8d34614 │ │ │ │ @@ -105306,19 +105306,19 @@ │ │ │ │ @ instruction: 0xe74adcf6 │ │ │ │ bicscs pc, r0, #78643200 @ 0x4b00000 │ │ │ │ orrscs pc, r7, #192, 4 │ │ │ │ blcs 0x9108c │ │ │ │ ldmdbls r3, {r4, r5, r6, r8, ip, lr, pc} │ │ │ │ @ instruction: 0xf7f74638 │ │ │ │ andcs pc, r0, r9, ror sl @ │ │ │ │ - cmpppl ip, ip, asr #4 @ p-variant is OBSOLETE │ │ │ │ + bicsmi pc, ip, ip, asr #4 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ andls r4, r0, r5, asr #22 │ │ │ │ andmi pc, sp, #64, 4 │ │ │ │ - blx 0xfe933788 │ │ │ │ + blx 0x1a33788 │ │ │ │ stmdacc r5, {r2, fp, ip, pc} │ │ │ │ svclt 0x00982802 │ │ │ │ ldmdale r2!, {r0, r3, r7, fp, ip}^ │ │ │ │ @ instruction: 0xf8030a22 │ │ │ │ b 0x1109c58 │ │ │ │ beq 0xa8f86c │ │ │ │ @ instruction: 0x46054614 │ │ │ │ @@ -105368,42 +105368,42 @@ │ │ │ │ orrscs pc, r7, #192, 4 │ │ │ │ blcs 0x9917c │ │ │ │ @ instruction: 0xf64bd087 │ │ │ │ vorr.i32 q9, #0 @ 0x00000000 │ │ │ │ ldmdavs fp, {r0, r1, r2, r4, r7, r8, r9, sp} │ │ │ │ strle r0, [r0, #1051] @ 0x41b │ │ │ │ @ instruction: 0x46319a13 │ │ │ │ - rscspl pc, r8, ip, asr #4 │ │ │ │ + rsbspl pc, r8, ip, asr #4 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ - @ instruction: 0xf89cf0ed │ │ │ │ + @ instruction: 0xf860f0ed │ │ │ │ andcs lr, r0, r7, ror r7 │ │ │ │ - cmpppl ip, ip, asr #4 @ p-variant is OBSOLETE │ │ │ │ + bicsmi pc, ip, ip, asr #4 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ andls r4, r0, r3, lsl #22 │ │ │ │ andmi pc, r1, #64, 4 │ │ │ │ - blx 0x833890 │ │ │ │ + @ instruction: 0xf9e2f1d2 │ │ │ │ muleq r0, r8, r0 │ │ │ │ - eorseq lr, r2, r0, ror r7 │ │ │ │ + ldrshteq lr, [r2], -r0 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b0f8cc │ │ │ │ @ instruction: 0xf649b08b │ │ │ │ vmull.s , d0, d0[5] │ │ │ │ @ instruction: 0x46062a97 │ │ │ │ ldrmi r4, [r1], r8, lsl #13 │ │ │ │ vsubw.u8 , , d3 │ │ │ │ movwls r0, #29632 @ 0x73c0 │ │ │ │ - mvnscc pc, #77594624 @ 0x4a00000 │ │ │ │ + cmnpcc sp, #77594624 @ p-variant is OBSOLETE @ 0x4a00000 │ │ │ │ msreq CPSR_xc, #192, 4 │ │ │ │ movwcs r9, #776 @ 0x308 │ │ │ │ movwcs r9, #772 @ 0x304 │ │ │ │ @ instruction: 0x46504632 │ │ │ │ movwhi lr, #2509 @ 0x9cd │ │ │ │ - @ instruction: 0xf828f0f2 │ │ │ │ + @ instruction: 0xffecf0f1 │ │ │ │ stmdacs r0, {r2, r9, sl, lr} │ │ │ │ addhi pc, r6, r0 │ │ │ │ stmdbls r3, {r1, r7, r9, fp, sp, lr} │ │ │ │ b 0x9115b0 │ │ │ │ stmibvs r7, {r0, r8, sl} │ │ │ │ streq lr, [r9, #-2629] @ 0xfffff5bb │ │ │ │ strle r0, [sp, #-1872] @ 0xfffff8b0 │ │ │ │ @@ -105429,228 +105429,228 @@ │ │ │ │ ldmdble r7, {r3, r4, r5, r7, r8, sl, lr}^ │ │ │ │ @ instruction: 0xe7c01c7e │ │ │ │ teqle sl, sl, asr #10 │ │ │ │ rscsle r4, r7, #-536870903 @ 0xe0000009 │ │ │ │ @ instruction: 0xf6494620 │ │ │ │ vmla.f d21, d0, d0[5] │ │ │ │ @ instruction: 0xf0f12197 │ │ │ │ - movwcs pc, #3565 @ 0xded @ │ │ │ │ + movwcs pc, #3505 @ 0xdb1 @ │ │ │ │ @ instruction: 0x61264620 │ │ │ │ @ instruction: 0xf6496163 │ │ │ │ vmla.f d21, d0, d0[5] │ │ │ │ @ instruction: 0xf0f12197 │ │ │ │ - strb pc, [r5, r5, ror #25]! @ │ │ │ │ + strb pc, [r5, r9, lsr #25]! @ │ │ │ │ @ instruction: 0x46204651 │ │ │ │ @ instruction: 0xf0f19205 │ │ │ │ - mrcne 13, 3, APSR_nzcv, cr3, cr13, {6} │ │ │ │ + cdpne 13, 7, cr15, cr3, cr1, {5} │ │ │ │ @ instruction: 0x61a34620 │ │ │ │ @ instruction: 0xf8c44651 │ │ │ │ @ instruction: 0xf0f1b01c │ │ │ │ - bls 0x1f65a8 │ │ │ │ + bls 0x1f64b8 │ │ │ │ movweq pc, #32773 @ 0x8005 @ │ │ │ │ @ instruction: 0xf0c045b8 │ │ │ │ blcs 0x975ac │ │ │ │ ldrsbtcs sp, [r8], -r0 │ │ │ │ - stc2l 1, cr15, [r0], #-780 @ 0xfffffcf4 │ │ │ │ + stc2 1, cr15, [r4], #-780 @ 0xfffffcf4 │ │ │ │ orrvs r2, r6, r0, lsl #6 │ │ │ │ msrpl (UNDEF: 100), r9 │ │ │ │ orrscs pc, r7, r0, asr #5 │ │ │ │ eorlt pc, r4, r0, asr #17 │ │ │ │ stmib r0, {r0, r2, r8, r9, sp, lr}^ │ │ │ │ andcc r3, r8, r7, lsl #14 │ │ │ │ - ldc2 0, cr15, [lr], #964 @ 0x3c4 │ │ │ │ + stc2 0, cr15, [r2], {241} @ 0xf1 │ │ │ │ @ instruction: 0x4651e7be │ │ │ │ stmib sp, {r5, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf1a43205 │ │ │ │ movwls r0, #37640 @ 0x9308 │ │ │ │ - ldc2 0, cr15, [r2, #964]! @ 0x3c4 │ │ │ │ + ldc2l 0, cr15, [r6, #-964]! @ 0xfffffc3c │ │ │ │ bls 0x21dea8 │ │ │ │ ldmdale ip, {r1, r2, r3, r4, r7, r9, lr}^ │ │ │ │ @ instruction: 0xf0c045b8 │ │ │ │ ldmib sp, {r4, r5, r8, pc}^ │ │ │ │ @ instruction: 0xf0ec1008 │ │ │ │ - @ instruction: 0xe76ef9f3 │ │ │ │ + @ instruction: 0xe76ef9b7 │ │ │ │ svceq 0x0008f019 │ │ │ │ addshi pc, r1, r0, asr #32 │ │ │ │ andlt r9, fp, r4, lsl #16 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ usub8mi r8, r1, r0 │ │ │ │ @ instruction: 0xf0f14620 │ │ │ │ - stmdbls r8, {r0, r1, r4, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdbls r8, {r0, r1, r2, r4, r6, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ andeq pc, r8, r4, lsr #3 │ │ │ │ - @ instruction: 0xf9daf0ec │ │ │ │ + @ instruction: 0xf99ef0ec │ │ │ │ mlascs r8, r0, r7, lr │ │ │ │ @ instruction: 0xf1c39305 │ │ │ │ - blls 0x1f6360 │ │ │ │ + blls 0x1f6270 │ │ │ │ @ instruction: 0xf6496186 │ │ │ │ vmla.f d21, d0, d0[5] │ │ │ │ blcc 0xbf94c │ │ │ │ eorlt pc, r4, r0, asr #17 │ │ │ │ orrvs r3, r3, r8 │ │ │ │ @ instruction: 0xf8c02300 │ │ │ │ cmpvs r3, r8, lsr #32 │ │ │ │ - ldc2l 0, cr15, [sl], #-964 @ 0xfffffc3c │ │ │ │ + ldc2 0, cr15, [lr], #-964 @ 0xfffffc3c │ │ │ │ @ instruction: 0xf4bf45b8 │ │ │ │ qsub16mi sl, r0, r8 │ │ │ │ msrpl (UNDEF: 100), r9 │ │ │ │ orrscs pc, r7, r0, asr #5 │ │ │ │ - stc2l 0, cr15, [lr, #-964]! @ 0xfffffc3c │ │ │ │ + ldc2 0, cr15, [r2, #-964]! @ 0xfffffc3c │ │ │ │ movweq pc, #4360 @ 0x1108 @ │ │ │ │ msrpl (UNDEF: 100), r9 │ │ │ │ orrscs pc, r7, r0, asr #5 │ │ │ │ @ instruction: 0xf8c44620 │ │ │ │ @ instruction: 0x6123b014 │ │ │ │ - stc2l 0, cr15, [r4], #-964 @ 0xfffffc3c │ │ │ │ + stc2 0, cr15, [r8], #-964 @ 0xfffffc3c │ │ │ │ @ instruction: 0xf1c32038 │ │ │ │ - movwcs pc, #3061 @ 0xbf5 @ │ │ │ │ + movwcs pc, #3001 @ 0xbb9 @ │ │ │ │ @ instruction: 0xf6496186 │ │ │ │ vmla.f d21, d0, d0[5] │ │ │ │ stmib r0, {r0, r1, r2, r4, r7, r8, sp}^ │ │ │ │ subvs r3, r3, #458752 @ 0x70000 │ │ │ │ addvs r3, r5, #8 │ │ │ │ - mrrc2 0, 15, pc, r4, cr1 @ │ │ │ │ + ldc2 0, cr15, [r8], {241} @ 0xf1 │ │ │ │ cdpne 7, 7, cr14, cr3, cr14, {5} │ │ │ │ @ instruction: 0xf8c44620 │ │ │ │ @ instruction: 0xf649b01c │ │ │ │ vmla.f d21, d0, d0[5] │ │ │ │ @ instruction: 0x61a32197 │ │ │ │ @ instruction: 0xf0f19205 │ │ │ │ - bls 0x1f6488 │ │ │ │ + bls 0x1f6398 │ │ │ │ @ instruction: 0xf63f45b8 │ │ │ │ @ instruction: 0xf0c0af0a │ │ │ │ @ instruction: 0x072b80d1 │ │ │ │ bfi sp, sl, #11, #15 │ │ │ │ svclt 0x00480728 │ │ │ │ ldrle r6, [r5], #677 @ 0x2a5 │ │ │ │ @ instruction: 0xf6494620 │ │ │ │ vmla.f d21, d0, d0[5] │ │ │ │ @ instruction: 0xf0f12197 │ │ │ │ - @ instruction: 0xf1a4fd31 │ │ │ │ + @ instruction: 0xf1a4fcf5 │ │ │ │ @ instruction: 0xf64a0008 │ │ │ │ - vsra.s64 , , #64 │ │ │ │ + vbic.i32 , #13 @ 0x0000000d │ │ │ │ @ instruction: 0xf0ec0123 │ │ │ │ - @ instruction: 0xe785f975 │ │ │ │ + @ instruction: 0xe785f939 │ │ │ │ @ instruction: 0xf6494620 │ │ │ │ vmla.f d21, d0, d0[5] │ │ │ │ @ instruction: 0xf0f12197 │ │ │ │ - movwcs pc, #3361 @ 0xd21 @ │ │ │ │ + movwcs pc, #3301 @ 0xce5 @ │ │ │ │ cmnvs r3, r0, lsr #12 │ │ │ │ msrpl (UNDEF: 100), r9 │ │ │ │ orrscs pc, r7, r0, asr #5 │ │ │ │ movweq pc, #4360 @ 0x1108 @ │ │ │ │ @ instruction: 0xf0f16123 │ │ │ │ - @ instruction: 0x0729fc17 │ │ │ │ + @ instruction: 0x0729fbdb │ │ │ │ svcge 0x0070f57f │ │ │ │ cdpcs 7, 0, cr14, cr0, cr14, {5} │ │ │ │ @ instruction: 0xf1b8d161 │ │ │ │ strdle r3, [r9, -pc]! │ │ │ │ @ instruction: 0xf1c32038 │ │ │ │ - movwcs pc, #2975 @ 0xb9f @ │ │ │ │ + movwcs pc, #2915 @ 0xb63 @ │ │ │ │ @ instruction: 0xf6496186 │ │ │ │ vmla.f d21, d0, d0[5] │ │ │ │ stmib r0, {r0, r1, r2, r4, r7, r8, sp}^ │ │ │ │ subvs r3, r3, #458752 @ 0x70000 │ │ │ │ @ instruction: 0xf8c03008 │ │ │ │ @ instruction: 0xf0f19028 │ │ │ │ - smmlsr r7, sp, fp, pc @ │ │ │ │ + ldrb pc, [r7, -r1, asr #23] @ │ │ │ │ teqle r7, r0, lsl #22 │ │ │ │ andls r2, r3, #56 @ 0x38 │ │ │ │ - blx 0xfe333b1a │ │ │ │ + blx 0x1433b1a │ │ │ │ bls 0x148c1c │ │ │ │ tstpeq r1, r8, lsl #2 @ p-variant is OBSOLETE │ │ │ │ andcc r6, r8, r7, lsl #4 │ │ │ │ @ instruction: 0xf6496101 │ │ │ │ vmla.f d21, d0, d0[5] │ │ │ │ tstvs sl, #-1073741787 @ 0xc0000025 │ │ │ │ bicsvs r2, sl, r0, lsl #4 │ │ │ │ @ instruction: 0xf0f1625a │ │ │ │ - ldr pc, [pc, -r5, ror #23]! │ │ │ │ + ldr pc, [pc, -r9, lsr #23]! │ │ │ │ andeq pc, r1, #8, 2 │ │ │ │ andls r2, r0, #0, 6 │ │ │ │ rsbpl pc, r4, r9, asr #12 │ │ │ │ addscs pc, r7, r0, asr #5 │ │ │ │ @ instruction: 0xf0f19301 │ │ │ │ - strmi pc, [r4], -pc, asr #29 │ │ │ │ + @ instruction: 0x4604fe93 │ │ │ │ sbcle r2, r7, r0, lsl #16 │ │ │ │ ldrmi r6, [r9, #2723] @ 0xaa3 │ │ │ │ @ instruction: 0xf649d1c4 │ │ │ │ vmla.f d21, d0, d0[5] │ │ │ │ @ instruction: 0xf0f12197 │ │ │ │ - movwcs pc, #3275 @ 0xccb @ │ │ │ │ + movwcs pc, #3215 @ 0xc8f @ │ │ │ │ @ instruction: 0xf6494620 │ │ │ │ vmla.f d21, d0, d0[5] │ │ │ │ @ instruction: 0x61262197 │ │ │ │ @ instruction: 0xf0f16163 │ │ │ │ - ldr pc, [sp, -r3, asr #23] │ │ │ │ + ldr pc, [sp, -r7, lsl #23] │ │ │ │ andls r2, r3, #56 @ 0x38 │ │ │ │ - blx 0x1533b8a │ │ │ │ + blx 0x633b8a │ │ │ │ orrvs r2, r6, r0, lsl #6 │ │ │ │ msrpl (UNDEF: 100), r9 │ │ │ │ orrscs pc, r7, r0, asr #5 │ │ │ │ bicvs r6, r3, r5, lsl #6 │ │ │ │ movwhi lr, #35264 @ 0x89c0 │ │ │ │ @ instruction: 0xf0f13008 │ │ │ │ - bls 0x17635c │ │ │ │ + bls 0x17626c │ │ │ │ mrcne 7, 3, lr, cr2, cr4, {5} │ │ │ │ andls r4, r1, r3, lsl #12 │ │ │ │ rsbpl pc, r4, r9, asr #12 │ │ │ │ addscs pc, r7, r0, asr #5 │ │ │ │ @ instruction: 0xf0f19200 │ │ │ │ - @ instruction: 0x4605fe9b │ │ │ │ + @ instruction: 0x4605fe5f │ │ │ │ addsle r2, r0, r0, lsl #16 │ │ │ │ ldrmi r6, [r9, #2691] @ 0xa83 │ │ │ │ @ instruction: 0xf649d18d │ │ │ │ vmla.f d21, d0, d0[5] │ │ │ │ @ instruction: 0xf0f12197 │ │ │ │ - @ instruction: 0xf1b8fc97 │ │ │ │ + @ instruction: 0xf1b8fc5b │ │ │ │ strdle r3, [ip], -pc @ │ │ │ │ @ instruction: 0xf1084623 │ │ │ │ strls r0, [r1], #-513 @ 0xfffffdff │ │ │ │ rsbpl pc, r4, r9, asr #12 │ │ │ │ addscs pc, r7, r0, asr #5 │ │ │ │ @ instruction: 0xf0f19200 │ │ │ │ - strmi pc, [r4], -r1, lsl #29 │ │ │ │ + strmi pc, [r4], -r5, asr #28 │ │ │ │ movwcs fp, #2928 @ 0xb70 │ │ │ │ andshi pc, r8, r5, asr #17 │ │ │ │ strtmi r6, [r8], -fp, ror #3 │ │ │ │ msrpl (UNDEF: 100), r9 │ │ │ │ orrscs pc, r7, r0, asr #5 │ │ │ │ - blx 0x20338c2 │ │ │ │ + blx 0x11338c2 │ │ │ │ @ instruction: 0xf108e6d8 │ │ │ │ strtmi r0, [r0], -r1, lsl #6 │ │ │ │ andslt pc, r4, r4, asr #17 │ │ │ │ msrpl (UNDEF: 100), r9 │ │ │ │ orrscs pc, r7, r0, asr #5 │ │ │ │ @ instruction: 0xf0f16123 │ │ │ │ - @ instruction: 0xe72efb71 │ │ │ │ + @ instruction: 0xe72efb35 │ │ │ │ andls r2, r3, #56 @ 0x38 │ │ │ │ - blx 0xb3c2e │ │ │ │ + blx 0xff1b3c2c │ │ │ │ @ instruction: 0xf1089a03 │ │ │ │ andvs r0, r7, #67108864 @ 0x4000000 │ │ │ │ @ instruction: 0xf6496302 │ │ │ │ vmla.f d21, d0, d0[5] │ │ │ │ @ instruction: 0xf8c02197 │ │ │ │ @ instruction: 0xf8c0b01c │ │ │ │ andcc fp, r8, r4, lsr #32 │ │ │ │ @ instruction: 0xf0f16103 │ │ │ │ - @ instruction: 0xe718fb5b │ │ │ │ + sdiv r8, pc, fp │ │ │ │ ldrmi r6, [r9, #2723] @ 0xaa3 │ │ │ │ @ instruction: 0xf649d1cd │ │ │ │ vmla.f d21, d0, d0[5] │ │ │ │ @ instruction: 0xf0f12197 │ │ │ │ - @ instruction: 0xf1a4fc4f │ │ │ │ + @ instruction: 0xf1a4fc13 │ │ │ │ ldmib r4, {r3}^ │ │ │ │ stmib r5, {r1, r2, r8, r9, sp}^ │ │ │ │ @ instruction: 0xf64a2306 │ │ │ │ - vsra.s64 , , #64 │ │ │ │ + vbic.i32 , #13 @ 0x0000000d │ │ │ │ @ instruction: 0xf0ec0123 │ │ │ │ - ldr pc, [lr, pc, lsl #17]! │ │ │ │ + sbfx pc, r3, #16, #31 │ │ │ │ mcrlt 7, 4, pc, cr6, cr6, {7} @ │ │ │ │ andeq pc, r0, #79 @ 0x4f │ │ │ │ rsbscs pc, pc, r0, lsl #17 │ │ │ │ stmdalt sl, {r2, r3, r4, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ vnmls.f32 s8, s26, s22 │ │ │ │ ldmpl r3, {r4, r5, r6, r8, r9, sl, fp, ip, sp}^ │ │ │ │ blcs 0xe3ab8 │ │ │ │ @@ -105667,68 +105667,68 @@ │ │ │ │ cmnmi r0, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ strmi fp, [r6], -r2, lsl #1 │ │ │ │ @ instruction: 0xf04f460d │ │ │ │ @ instruction: 0xf09f38ff │ │ │ │ - @ instruction: 0xf04ffcbb │ │ │ │ + @ instruction: 0xf04ffc7f │ │ │ │ andcs r3, r0, #4177920 @ 0x3fc000 │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ @ instruction: 0xf6498900 │ │ │ │ vmla.i d21, d0, d0[5] │ │ │ │ @ instruction: 0xf0f12097 │ │ │ │ - @ instruction: 0x4604fdfd │ │ │ │ + strmi pc, [r4], -r1, asr #27 │ │ │ │ ands fp, r2, r0, lsr r9 │ │ │ │ stmdbhi r0, {r0, r2, r3, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ - mrc2 0, 0, pc, cr4, cr1, {7} │ │ │ │ + ldc2l 0, cr15, [r8, #964] @ 0x3c4 │ │ │ │ cmnlt r0, r4, lsl #12 │ │ │ │ ldrtmi r6, [r0], -r2, lsr #19 │ │ │ │ stmdbvs r1!, {r0, r1, r5, r7, r9, fp, sp, lr} │ │ │ │ strmi r3, [r8, r1, lsl #4]! │ │ │ │ andcs r4, r0, #1048576 @ 0x100000 │ │ │ │ movwcs r4, #1568 @ 0x620 │ │ │ │ stmdbcs r0, {r2, r3, r9, sl, lr} │ │ │ │ @ instruction: 0xf09fd0ec │ │ │ │ - strtmi pc, [r0], -sp, lsr #25 │ │ │ │ + @ instruction: 0x4620fc71 │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ cmnhi r0, #12386304 @ 0xbd0000 │ │ │ │ @ instruction: 0x4df0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a8f8cc │ │ │ │ movwcs fp, #32910 @ 0x808e │ │ │ │ vrhadd.s8 d18, d12, d1 │ │ │ │ - vmvn.i32 d22, #1024 @ 0x00000400 │ │ │ │ + vrshr.s64 d21, d20, #64 │ │ │ │ vhsub.s8 d16, d6, d29 │ │ │ │ - @ instruction: 0xf2c014f4 │ │ │ │ + vmvn.i32 , #262144 @ 0x00040000 │ │ │ │ movwls r0, #13362 @ 0x3432 │ │ │ │ strmi r9, [r0], r1, lsl #6 │ │ │ │ @ instruction: 0xf6449205 │ │ │ │ - vsubl.s8 , d16, d12 │ │ │ │ + vsubl.s8 , d0, d12 │ │ │ │ strls r0, [r2], #-562 @ 0xfffffdce │ │ │ │ vhsub.s8 d25, d12, d4 │ │ │ │ - vmvn.i32 q11, #3072 @ 0x00000c00 │ │ │ │ + vrshr.s64 , q14, #64 │ │ │ │ andls r0, r0, #-805306366 @ 0xd0000002 │ │ │ │ - eorvs pc, r0, #76, 4 @ 0xc0000004 │ │ │ │ + adcpl pc, r0, #76, 4 @ 0xc0000004 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ - @ instruction: 0xf9e4f23e │ │ │ │ + @ instruction: 0xf9a4f23e │ │ │ │ bcc 0x737c0 │ │ │ │ - stc2l 0, cr15, [r0], #-636 @ 0xfffffd84 │ │ │ │ + stc2 0, cr15, [r4], #-636 @ 0xfffffd84 │ │ │ │ blcc 0x737c8 │ │ │ │ rsbpl pc, r4, r9, asr #12 │ │ │ │ addscs pc, r7, r0, asr #5 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ blge 0xb1dd0 │ │ │ │ - stc2 0, cr15, [r2, #964]! @ 0x3c4 │ │ │ │ + stc2l 0, cr15, [r6, #-964]! @ 0xfffffc3c │ │ │ │ eorsle r2, r9, r0, lsl #16 │ │ │ │ - ldrvs pc, [ip, -ip, asr #4]! │ │ │ │ + ldrpl pc, [ip, ip, asr #4]! │ │ │ │ streq pc, [sp, -r0, asr #5]! │ │ │ │ strcs r4, [r0, #-1540] @ 0xfffff9fc │ │ │ │ movwcs r6, #35490 @ 0x8aa2 │ │ │ │ @ instruction: 0xf01269a0 │ │ │ │ stmdbvs r6!, {r0, r8, r9, sl, fp} │ │ │ │ @ instruction: 0x212dbf0c │ │ │ │ @ instruction: 0xf0122172 │ │ │ │ @@ -105743,84 +105743,84 @@ │ │ │ │ stmib sp, {r0, r8, sp}^ │ │ │ │ ldrtmi lr, [sl], -fp, lsl #4 │ │ │ │ eorgt pc, r0, sp, asr #17 │ │ │ │ andls r9, r4, r6, lsl #6 │ │ │ │ movwls r4, #9792 @ 0x2640 │ │ │ │ strls r9, [r5, #-1289] @ 0xfffffaf7 │ │ │ │ strvs lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ - @ instruction: 0xf9a2f23e │ │ │ │ + @ instruction: 0xf962f23e │ │ │ │ andcs r4, r0, #32, 12 @ 0x2000000 │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ @ instruction: 0xf0f1ab00 │ │ │ │ - strmi pc, [r4], -r7, lsl #27 │ │ │ │ + strmi pc, [r4], -fp, asr #26 │ │ │ │ bicle r2, fp, r0, lsl #16 │ │ │ │ pop {r1, r2, r3, ip, sp, pc} │ │ │ │ @ instruction: 0xf09f4df0 │ │ │ │ - svclt 0x0000bc29 │ │ │ │ + svclt 0x0000bbed │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebce92c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r4, r8, ror #31 │ │ │ │ movwcs r4, #1540 @ 0x604 │ │ │ │ stmib sp, {r1, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf6490300 │ │ │ │ vmla.i d21, d0, d0[5] │ │ │ │ @ instruction: 0xf0f12097 │ │ │ │ - cmpplt r0, sp, asr #26 @ p-variant is OBSOLETE │ │ │ │ + cmpplt r0, r1, lsl sp @ p-variant is OBSOLETE │ │ │ │ andlt r6, r4, r0, lsl #21 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0xf09fbd10 │ │ │ │ - cmpplt r0, fp, lsr #24 @ p-variant is OBSOLETE │ │ │ │ + smlalttlt pc, r0, pc, fp @ │ │ │ │ andlt r2, r4, r0 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ andls fp, r3, r0, lsl sp │ │ │ │ - blx 0xffa339fa │ │ │ │ + blx 0xfeb339fa │ │ │ │ strtmi r9, [r2], -r3, lsl #22 │ │ │ │ movwmi lr, #2509 @ 0x9cd │ │ │ │ rsbpl pc, r4, r9, asr #12 │ │ │ │ addscs pc, r7, r0, asr #5 │ │ │ │ - stc2 0, cr15, [sl, #-964]! @ 0xfffffc3c │ │ │ │ + stc2l 0, cr15, [lr], #964 @ 0x3c4 │ │ │ │ cmplt r0, r4, lsl #12 │ │ │ │ - blx 0xffc33a16 │ │ │ │ + blx 0xfed33a16 │ │ │ │ andlt r6, r4, r0, lsr #21 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0xf09fbd10 │ │ │ │ - ldrb pc, [r9, r3, ror #23] @ │ │ │ │ + ldrb pc, [r9, r7, lsr #23] @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfebce9b8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r5, r8, ror #31 │ │ │ │ tstle sl, #268435464 @ 0x10000008 │ │ │ │ smlabteq r2, sp, r9, lr │ │ │ │ - blx 0xffe33a4a │ │ │ │ + blx 0xfef33a4a │ │ │ │ ldrdcs lr, [r2, -sp] │ │ │ │ @ instruction: 0xf6492300 │ │ │ │ vmla.i d21, d0, d0[5] │ │ │ │ stmib sp, {r0, r1, r2, r4, r7, sp}^ │ │ │ │ @ instruction: 0xf0f11300 │ │ │ │ - blx 0xfecb6be8 │ │ │ │ + blx 0xfecb6af8 │ │ │ │ stmdbeq r0, {r7, ip, sp, lr, pc}^ │ │ │ │ tstcs r0, r5 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ vadd.f32 d27, d12, d0 │ │ │ │ - vorr.i32 q11, #12 @ 0x0000000c │ │ │ │ + vsra.s64 , q6, #64 │ │ │ │ vrhadd.s8 d16, d12, d29 │ │ │ │ - vmvn.i32 q11, #4 @ 0x00000004 │ │ │ │ + vshr.s64 , q10, #64 │ │ │ │ blmi 0xf78c0 │ │ │ │ andvc pc, pc, #1325400064 @ 0x4f000000 │ │ │ │ - @ instruction: 0xf9a4f209 │ │ │ │ - eorseq lr, r2, r0, lsl #15 │ │ │ │ + @ instruction: 0xf964f209 │ │ │ │ + eorseq lr, r2, r0, lsl #14 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ addmi fp, r8, #130 @ 0x82 │ │ │ │ @ instruction: 0x461ed853 │ │ │ │ bicsvs pc, ip, #76546048 @ 0x4900000 │ │ │ │ @@ -105830,15 +105830,15 @@ │ │ │ │ bcs 0x8928c │ │ │ │ cdpcs 0, 0, cr13, cr0, cr1, {3} │ │ │ │ mrcne 0, 3, sp, cr4, cr2, {2} │ │ │ │ stmdbeq r6, {r2, r4, r9, fp, sp, lr, pc} │ │ │ │ strmi sp, [r7], -lr, asr #2 │ │ │ │ stmdaeq r0, {r1, r2, r6, r7, r8, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf09f443c │ │ │ │ - b 0x1b6714 │ │ │ │ + b 0x1b6624 │ │ │ │ adcmi r0, r5, #8, 8 @ 0x8000000 │ │ │ │ @ instruction: 0xf649d32a │ │ │ │ vqdmlsl.s , d0, d0[5] │ │ │ │ @ instruction: 0xf10a2797 │ │ │ │ strd r3, [sl], -pc @ │ │ │ │ movwmi lr, #27088 @ 0x69d0 │ │ │ │ @ instruction: 0xf17342ac │ │ │ │ @@ -105847,78 +105847,78 @@ │ │ │ │ adcmi r0, r5, #8, 8 @ 0x8000000 │ │ │ │ blne 0xb6c4ec │ │ │ │ tstle r5, #348127232 @ 0x14c00000 │ │ │ │ tsteq r4, sl, lsl #22 │ │ │ │ movwcs r4, #1570 @ 0x622 │ │ │ │ stmib sp, {r3, r4, r5, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf0f11900 │ │ │ │ - stmdacs r0, {r0, r5, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r2, r5, r6, sl, fp, ip, sp, lr, pc} │ │ │ │ strtmi sp, [r0], -r6, ror #3 │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0x87f0e8bd │ │ │ │ ldrbtcc pc, [pc], #79 @ 0x778c0 @ │ │ │ │ andlt r4, r2, r0, lsr #12 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ vaba.s8 q12, q14, q8 │ │ │ │ - vorr.i32 q11, #12 @ 0x0000000c │ │ │ │ + vsra.s64 , q6, #64 │ │ │ │ vrhadd.s8 d16, d12, d29 │ │ │ │ - vaddl.s8 q11, d16, d4 │ │ │ │ + vaddl.s8 q11, d0, d4 │ │ │ │ blmi 0x5f799c │ │ │ │ subcs pc, r5, #64, 4 │ │ │ │ - @ instruction: 0xf936f209 │ │ │ │ - cmppvs ip, ip, asr #4 @ p-variant is OBSOLETE │ │ │ │ + @ instruction: 0xf8f6f209 │ │ │ │ + bicspl pc, ip, ip, asr #4 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - adcsvs pc, r4, ip, asr #4 │ │ │ │ + eorsvs pc, r4, ip, asr #4 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ @ instruction: 0xf44f4b0f │ │ │ │ vqsub.s8 d7, d9, d2 │ │ │ │ - vmla.i8 d31, d12, d25 │ │ │ │ - vorr.i32 q11, #12 @ 0x0000000c │ │ │ │ + vadd.i8 , q14, │ │ │ │ + vsra.s64 , q6, #64 │ │ │ │ vrhadd.s8 d16, d12, d29 │ │ │ │ - vaddl.s8 q11, d16, d24 │ │ │ │ + vaddl.s8 q11, d0, d24 │ │ │ │ blmi 0x2b79d0 │ │ │ │ subcs pc, r7, #64, 4 │ │ │ │ - @ instruction: 0xf91cf209 │ │ │ │ - cmppvs ip, ip, asr #4 @ p-variant is OBSOLETE │ │ │ │ + @ instruction: 0xf8dcf209 │ │ │ │ + bicspl pc, ip, ip, asr #4 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - addsvs pc, r0, ip, asr #4 │ │ │ │ + andsvs pc, r0, ip, asr #4 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ vqdmulh.s d20, d0, d2 │ │ │ │ vhsub.s8 q1, , q3 │ │ │ │ - svclt 0x0000f90f │ │ │ │ - mlaseq r2, r8, r7, lr │ │ │ │ + svclt 0x0000f8cf │ │ │ │ + eorseq lr, r2, r8, lsl r7 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strmi fp, [r5], -r3, lsl #1 │ │ │ │ - blx 0x2b4244 │ │ │ │ + @ instruction: 0xf9c8f23a │ │ │ │ @ instruction: 0xf09f4606 │ │ │ │ - vqdmulh.s d31, d2, d27 │ │ │ │ + vpmax.s8 , q9, │ │ │ │ vqdmlal.s , d16, d0[4] │ │ │ │ @ instruction: 0xf04f0395 │ │ │ │ @ instruction: 0xf6490900 │ │ │ │ vmla.i d21, d0, d0[5] │ │ │ │ ldmvs ip, {r0, r1, r2, r4, r7, sp} │ │ │ │ stmdaeq r0, {r2, r6, r7, r8, ip, sp, lr, pc} │ │ │ │ svclt 0x00ad45b0 │ │ │ │ rsbsmi r4, r3, #37 @ 0x25 │ │ │ │ blne 0xb879fc │ │ │ │ @ instruction: 0xf106bfb6 │ │ │ │ @ instruction: 0xf10434ff │ │ │ │ stmdbne r4!, {r0, r1, r2, r3, r4, r5, r6, r7, sl, ip, sp}^ │ │ │ │ strbmi r4, [fp], -sl, lsr #12 │ │ │ │ stmdbmi r0, {r0, r2, r3, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ - stc2 0, cr15, [r2], #-964 @ 0xfffffc3c │ │ │ │ + blx 0xffa33d66 │ │ │ │ ldmib r0, {r6, r8, ip, sp, pc}^ │ │ │ │ bvs 0xfe2405c0 │ │ │ │ @ instruction: 0xf17342a2 │ │ │ │ @ instruction: 0xd3250300 │ │ │ │ strle r0, [sl], #-1979 @ 0xfffff845 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @@ -105933,48 +105933,48 @@ │ │ │ │ @ instruction: 0xf0172397 │ │ │ │ @ instruction: 0xf1040f05 │ │ │ │ svclt 0x00140101 │ │ │ │ andcs r2, r0, #268435456 @ 0x10000000 │ │ │ │ ldmdavs r8, {r0, r3, r6, r8, r9, fp, ip} │ │ │ │ andlt r4, r3, r8, lsr #8 │ │ │ │ mvnsmi lr, #12386304 @ 0xbd0000 │ │ │ │ - ldclt 2, cr15, [r4, #-232]! @ 0xffffff18 │ │ │ │ + ldcllt 2, cr15, [r4], #232 @ 0xe8 │ │ │ │ ldrmi r3, [r0, #2056]! @ 0x808 │ │ │ │ and sp, ip, r3, lsl #22 │ │ │ │ stmdacc r8, {r0, r1, r7, r9, fp, sp, lr} │ │ │ │ andcc r4, r8, pc, lsl r3 │ │ │ │ movwcs r4, #1578 @ 0x62a │ │ │ │ stmdbmi r0, {r0, r2, r3, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ - stc2 0, cr15, [r4], {241} @ 0xf1 │ │ │ │ + blx 0xff2b3dde │ │ │ │ mvnsle r2, r0, lsl #16 │ │ │ │ vabd.s8 q15, q14, q4 │ │ │ │ - vorr.i32 q11, #12 @ 0x0000000c │ │ │ │ + vsra.s64 , q6, #64 │ │ │ │ vrhadd.s8 d16, d12, d29 │ │ │ │ - vmla.i d22, d16, d0[3] │ │ │ │ + vmla.i d22, d0, d0[3] │ │ │ │ blmi 0xf7ae4 │ │ │ │ addcs pc, r2, #64, 4 │ │ │ │ - @ instruction: 0xf892f209 │ │ │ │ - ldrhteq lr, [r2], -r0 │ │ │ │ + @ instruction: 0xf852f209 │ │ │ │ + eorseq lr, r2, r0, lsr r7 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b8f8cc │ │ │ │ mcrne 6, 0, r4, cr2, cr0, {4} │ │ │ │ @ instruction: 0xf388fab8 │ │ │ │ andcs fp, r1, #24, 30 @ 0x60 │ │ │ │ ldmdbeq fp, {r0, r3, r7, ip, sp, pc}^ │ │ │ │ @ instruction: 0xf000429a │ │ │ │ strmi r8, [lr], -ip, asr #1 │ │ │ │ strmi r2, [r1], r0, lsl #10 │ │ │ │ - blx 0x1c33ce8 │ │ │ │ + blx 0xd33ce8 │ │ │ │ rsbpl pc, r4, r9, asr #12 │ │ │ │ addscs pc, r7, r0, asr #5 │ │ │ │ @ instruction: 0x462b4632 │ │ │ │ strvs lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ - blx 0xfed33e46 │ │ │ │ + blx 0x1e33e46 │ │ │ │ rsbsle r2, pc, r0, lsl #16 │ │ │ │ strbteq r6, [r1], r4, lsl #21 │ │ │ │ @ instruction: 0xf014d57c │ │ │ │ eorle r0, r1, r2, lsl #14 │ │ │ │ svceq 0x0000f1b8 │ │ │ │ @ instruction: 0xf8d9d067 │ │ │ │ @ instruction: 0xf8d33060 │ │ │ │ @@ -105982,21 +105982,21 @@ │ │ │ │ rsble r2, r0, r0, lsl #22 │ │ │ │ @ instruction: 0xf7d04640 │ │ │ │ stmdacs r0, {r0, r1, r3, r5, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf8d0d05b │ │ │ │ vshr.u8 d26, d4, #6 │ │ │ │ @ instruction: 0xf10a3a80 │ │ │ │ @ instruction: 0xf09f0a01 │ │ │ │ - @ instruction: 0x4650fa5b │ │ │ │ + @ instruction: 0x4650fa1f │ │ │ │ tstcs r0, r9 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - @ instruction: 0xf94af23a │ │ │ │ + @ instruction: 0xf90af23a │ │ │ │ mvnpl pc, #536870916 @ 0x20000004 │ │ │ │ orrseq pc, r5, #192, 4 │ │ │ │ ldmvs r9, {r1, r9, sl, lr} │ │ │ │ addsmi r4, r0, #72, 4 @ 0x80000004 │ │ │ │ subsmi sp, r3, #372736 @ 0x5b000 │ │ │ │ andsmi r4, lr, r5, lsl r6 │ │ │ │ rsbsle r2, pc, r0, lsl #20 │ │ │ │ @@ -106016,32 +106016,32 @@ │ │ │ │ blx 0xfe0b64a8 │ │ │ │ ldmdble pc, {r0, r1, r5, r7, r8, sl, lr}^ @ │ │ │ │ @ instruction: 0xf04f1935 │ │ │ │ stmdals r3, {fp} │ │ │ │ strbmi r4, [r3], -sl, lsr #12 │ │ │ │ @ instruction: 0xf8cd9500 │ │ │ │ @ instruction: 0xf0f18004 │ │ │ │ - stmdacs r0, {r0, r1, r2, r3, r6, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r1, r4, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ bvs 0xfe12bee0 │ │ │ │ @ instruction: 0x06d24317 │ │ │ │ stmdbls r6, {r0, r5, r6, r7, r8, sl, ip, lr, pc} │ │ │ │ andcs r4, r2, #70254592 @ 0x4300000 │ │ │ │ strtmi r4, [r1], #-1576 @ 0xfffff9d8 │ │ │ │ streq pc, [r2, -r7, asr #32] │ │ │ │ blx 0xffe35b60 │ │ │ │ @ instruction: 0xf04fe7d7 │ │ │ │ @ instruction: 0xf09f0a01 │ │ │ │ - ldrbmi pc, [r0], -r3, lsl #20 @ │ │ │ │ + ldrbmi pc, [r0], -r7, asr #19 @ │ │ │ │ tstcs r0, r9 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ beq 0xb3cc4 │ │ │ │ - @ instruction: 0xf9f4f09f │ │ │ │ + @ instruction: 0xf9b8f09f │ │ │ │ andlt r4, r9, r0, asr r6 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ strdmi r8, [lr], -r0 │ │ │ │ bne 0x1cc9454 │ │ │ │ @@ -106058,40 +106058,40 @@ │ │ │ │ @ instruction: 0xf007bf54 │ │ │ │ @ instruction: 0xf0470707 │ │ │ │ @ instruction: 0xf6490701 │ │ │ │ vrsra.s64 d22, d20, #64 │ │ │ │ @ instruction: 0x463a2397 │ │ │ │ ldmdavs r8, {r0, r3, r5, r9, sl, lr} │ │ │ │ vqshl.s64 d4, d16, d10 │ │ │ │ - @ instruction: 0xe764fc3b │ │ │ │ + @ instruction: 0xe764fbfb │ │ │ │ strb r9, [r7, r7, lsl #26]! │ │ │ │ beq 0xf3d34 │ │ │ │ vabd.s8 q15, q14, │ │ │ │ - vorr.i32 q11, #12 @ 0x0000000c │ │ │ │ + vsra.s64 , q6, #64 │ │ │ │ vrhadd.s8 d16, d12, d29 │ │ │ │ - vshr.s64 q11, q8, #64 │ │ │ │ + vmvn.i32 q11, #0 @ 0x00000000 │ │ │ │ blmi 0xf7cc0 │ │ │ │ addscs pc, fp, #64, 4 │ │ │ │ - @ instruction: 0xffa4f208 │ │ │ │ - eorseq lr, r2, r0, asr #15 │ │ │ │ + @ instruction: 0xff64f208 │ │ │ │ + eorseq lr, r2, r0, asr #14 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ bl 0xfebcee20 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x460d0ff0 │ │ │ │ @ instruction: 0x46044619 │ │ │ │ @ instruction: 0xff06f7ff │ │ │ │ andle r2, r3, r1, lsl #16 │ │ │ │ svclt 0x00182802 │ │ │ │ andle r2, r7, r0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r8, #-0] │ │ │ │ strtmi r2, [r9], -r0, lsl #4 │ │ │ │ - ldc2 2, cr15, [lr, #48] @ 0x30 │ │ │ │ + ldc2l 2, cr15, [lr, #-48] @ 0xffffffd0 │ │ │ │ @ instruction: 0xf7f64620 │ │ │ │ svclt 0x0000fc41 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ addlt r1, r4, r4, asr #28 │ │ │ │ @@ -106103,19 +106103,19 @@ │ │ │ │ pop {sl, fp} │ │ │ │ @ instruction: 0x468087f0 │ │ │ │ @ instruction: 0xf6494692 │ │ │ │ vmlsl.s , d0, d0[5] │ │ │ │ vmin.s8 d18, d18, d7 │ │ │ │ vqdmlsl.s , d16, d0[4] │ │ │ │ @ instruction: 0xf09f0795 │ │ │ │ - strcs pc, [r0, #-2443] @ 0xfffff675 │ │ │ │ + strcs pc, [r0, #-2383] @ 0xfffff6b1 │ │ │ │ strbmi r4, [r2], -r1, lsl #13 │ │ │ │ ldrtmi r2, [r0], -r0, lsl #6 │ │ │ │ strmi lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ - blx 0xfe6b4078 │ │ │ │ + blx 0x17b4078 │ │ │ │ stceq 1, cr15, [r8], {160} @ 0xa0 │ │ │ │ ldmib ip, {r5, r6, r8, r9, ip, sp, pc}^ │ │ │ │ ldrmi r2, [r0, #774] @ 0x306 │ │ │ │ movweq lr, #15221 @ 0x3b75 │ │ │ │ @ instruction: 0xf8dcd33e │ │ │ │ b 0xafbd8c │ │ │ │ @ instruction: 0xf0330301 │ │ │ │ @@ -106126,28 +106126,28 @@ │ │ │ │ cmnplt r8, #2768 @ p-variant is OBSOLETE @ 0xad0 │ │ │ │ bl 0xfe991fd0 │ │ │ │ subsmi r0, r1, #8, 6 @ 0x20000000 │ │ │ │ eorle r4, r6, #-1342177272 @ 0xb0000008 │ │ │ │ @ instruction: 0xf1b92001 │ │ │ │ strdle r3, [r0, #255] @ 0xff │ │ │ │ @ instruction: 0xf09f9003 │ │ │ │ - stmdals r3, {r0, r1, r3, r4, r5, r8, fp, ip, sp, lr, pc} │ │ │ │ + stmdals r3, {r0, r1, r2, r3, r4, r5, r6, r7, fp, ip, sp, lr, pc} │ │ │ │ ldmib ip, {r0, r1, r3, r4, r5, r7, r8, r9, sl, sp, lr, pc}^ │ │ │ │ adcmi r2, r2, #8, 6 @ 0x20000000 │ │ │ │ movweq pc, #371 @ 0x173 @ │ │ │ │ @ instruction: 0xf102d2f0 │ │ │ │ strb r0, [r8, r1, lsl #16] │ │ │ │ svceq 0x0000f1b9 │ │ │ │ @ instruction: 0xf09fd1eb │ │ │ │ - @ instruction: 0xf649f915 │ │ │ │ + @ instruction: 0xf649f8d9 │ │ │ │ vmla.i d21, d0, d0[5] │ │ │ │ @ instruction: 0x46422097 │ │ │ │ stmib sp, {r0, r1, r3, r6, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf0f14500 │ │ │ │ - cmpplt r8, r9, asr sl @ p-variant is OBSOLETE │ │ │ │ + cmpplt r8, sp, lsl sl @ p-variant is OBSOLETE │ │ │ │ stceq 1, cr15, [r8], {160} @ 0xa0 │ │ │ │ ldmibcc pc!, {r0, r1, r2, r3, r6, ip, sp, lr, pc}^ @ │ │ │ │ bl 0xfeab1c34 │ │ │ │ ldr r0, [r0, r2, lsl #16]! │ │ │ │ ldrb r2, [r4, r0] │ │ │ │ ldrb r4, [r5, r8, asr #12] │ │ │ │ str fp, [r5, r1, lsl #2] │ │ │ │ @@ -106156,55 +106156,55 @@ │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ bl 0xfebcef64 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrmi r0, [ip], -r8, ror #31 │ │ │ │ strmi r4, [pc], -r5, lsl #12 │ │ │ │ @ instruction: 0xf09f4616 │ │ │ │ - @ instruction: 0xf649f8e9 │ │ │ │ + @ instruction: 0xf649f8ad │ │ │ │ vrsra.s64 d22, d20, #64 │ │ │ │ ldmdavs r8, {r0, r1, r2, r4, r7, r8, r9, sp} │ │ │ │ bicsvs pc, ip, #76546048 @ 0x4900000 │ │ │ │ orrscs pc, r7, #192, 4 │ │ │ │ ldmdavs fp, {r5, r9, fp, ip} │ │ │ │ ldmdale r5!, {r3, r4, r7, r9, lr} │ │ │ │ @ instruction: 0x46112210 │ │ │ │ @ instruction: 0xff62f7ff │ │ │ │ ldm r4, {r4, r5, r6, r8, fp, ip, sp, pc} │ │ │ │ stm r5, {r0, r1, r2, r3} │ │ │ │ @ instruction: 0xf09f000f │ │ │ │ - strtmi pc, [r8], -r7, ror #17 │ │ │ │ + strtmi pc, [r8], -fp, lsr #17 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r8] │ │ │ │ - @ instruction: 0xf8dcf09f │ │ │ │ + @ instruction: 0xf8a0f09f │ │ │ │ bicscs pc, r0, #78643200 @ 0x4b00000 │ │ │ │ orrscs pc, r7, #192, 4 │ │ │ │ ldmdblt fp, {r0, r1, r3, r4, fp, sp, lr} │ │ │ │ @ instruction: 0x46384631 │ │ │ │ blx 0xfea35daa │ │ │ │ msrvs SPSR_sx, #-1342177276 @ 0xb0000004 │ │ │ │ orrscs pc, r7, #192, 4 │ │ │ │ blcs 0x99e48 │ │ │ │ @ instruction: 0xf64bd0f4 │ │ │ │ vorr.i32 q9, #0 @ 0x00000000 │ │ │ │ ldmdavs fp, {r0, r1, r2, r4, r7, r8, r9, sp} │ │ │ │ strble r0, [sp, #1051]! @ 0x41b │ │ │ │ vmin.s8 d20, d12, d17 │ │ │ │ - vmov.i32 d23, #12 @ 0x0000000c │ │ │ │ + vshr.s64 d22, d12, #64 │ │ │ │ @ instruction: 0xf0ec002d │ │ │ │ - @ instruction: 0xe7e5fa37 │ │ │ │ - cmpppl ip, ip, asr #4 @ p-variant is OBSOLETE │ │ │ │ + @ instruction: 0xe7e5f9fb │ │ │ │ + bicsmi pc, ip, ip, asr #4 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - andvc pc, ip, ip, asr #4 │ │ │ │ + addvs pc, ip, ip, asr #4 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ sbccs r4, lr, #1024 @ 0x400 │ │ │ │ - cdp2 2, 10, cr15, cr4, cr8, {0} │ │ │ │ - ldrsbteq lr, [r2], -r0 │ │ │ │ + cdp2 2, 6, cr15, cr4, cr8, {0} │ │ │ │ + eorseq lr, r2, r0, asr r7 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b0f8cc │ │ │ │ ldmdbmi r5, {r3, r7, r9, sl, lr}^ │ │ │ │ ldmdbeq sp, {r1, r2, r3, r7, ip, sp, pc}^ │ │ │ │ tstls sp, r9, lsl #16 │ │ │ │ @@ -106281,23 +106281,23 @@ │ │ │ │ strmi r4, [fp], -r2, lsl #12 │ │ │ │ stmiavs r4!, {r1, r2, r5, r7, fp, sp, lr}^ │ │ │ │ @ instruction: 0x46214630 │ │ │ │ ldm r4, {r0, r1, r2, r3, r6, r7, r8, r9, sl, sp, lr, pc}^ │ │ │ │ strcc r2, [r8], #-895 @ 0xfffffc81 │ │ │ │ ldrsbeq lr, [pc, #-132] @ 0x77ee0 │ │ │ │ andcs lr, r0, r9, asr #15 │ │ │ │ - cmpppl ip, ip, asr #4 @ p-variant is OBSOLETE │ │ │ │ + bicsmi pc, ip, ip, asr #4 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ andls r4, r0, r5, lsl #22 │ │ │ │ subcs pc, sl, #64, 4 │ │ │ │ - blx 0x1b46c2 │ │ │ │ - @ instruction: 0xff3cf23d │ │ │ │ + blx 0xff2b46c0 │ │ │ │ + mrc2 2, 7, pc, cr12, cr13, {1} │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ muleq r0, r8, r0 │ │ │ │ - eorseq lr, r2, r8, ror #15 │ │ │ │ + eorseq lr, r2, r8, ror #14 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebcf194 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r6, r0, ror #31 │ │ │ │ streq pc, [r7], #-2 │ │ │ │ movweq pc, #28706 @ 0x7022 @ │ │ │ │ strmi r4, [r1], -sl, lsl #12 │ │ │ │ @@ -106328,15 +106328,15 @@ │ │ │ │ blmi 0x248c4c │ │ │ │ blls 0x1d2078 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, SP_abt │ │ │ │ andcs fp, r0, #6 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ - mcr2 2, 7, pc, cr8, cr13, {1} @ │ │ │ │ + mcr2 2, 5, pc, cr8, cr13, {1} @ │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfebcf234 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [r5], -r0, ror #31 │ │ │ │ addlt r0, r5, r4, asr r9 │ │ │ │ stmdals r8, {r1, r3, r5, r9, sl, fp, sp, lr} │ │ │ │ @@ -106379,25 +106379,25 @@ │ │ │ │ b 0x1088908 │ │ │ │ strb r4, [r5, r1, lsl #6] │ │ │ │ stmdavs fp, {r1, r3, fp, sp, lr}^ │ │ │ │ strmi lr, [r8], -r2, asr #15 │ │ │ │ blx 0x1f360e2 │ │ │ │ strmi r4, [fp], -r2, lsl #12 │ │ │ │ @ instruction: 0x2000e7bc │ │ │ │ - cmpppl ip, ip, asr #4 @ p-variant is OBSOLETE │ │ │ │ + bicsmi pc, ip, ip, asr #4 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ andls r4, r0, r7, lsl #22 │ │ │ │ andcs pc, pc, #64, 4 │ │ │ │ - blx 0x10b4848 │ │ │ │ + blx 0x1b4848 │ │ │ │ strtmi r4, [r8], -sl, lsl #12 │ │ │ │ @ instruction: 0xf7ff9903 │ │ │ │ @ instruction: 0x4602ff3f │ │ │ │ str r4, [r9, fp, lsl #12]! │ │ │ │ muleq r0, r8, r0 │ │ │ │ - ldrshteq lr, [r2], -r8 │ │ │ │ + eorseq lr, r2, r8, ror r7 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfebcf324 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [r5], -r0, ror #31 │ │ │ │ addlt r0, r4, r4, asr r9 │ │ │ │ mcrvs 6, 1, r4, cr10, cr14, {0} │ │ │ │ @ instruction: 0xf8d29808 │ │ │ │ @@ -106443,21 +106443,21 @@ │ │ │ │ @ instruction: 0xf1a00220 │ │ │ │ blx 0x9b8e5c │ │ │ │ blx 0x2341e0 │ │ │ │ blx 0xa349ec │ │ │ │ tstpmi r0, #201326592 @ p-variant is OBSOLETE @ 0xc000000 │ │ │ │ @ instruction: 0xe7b44318 │ │ │ │ vhadd.s8 d18, d12, d0 │ │ │ │ - vorr.i32 , #12 @ 0x0000000c │ │ │ │ + vsra.s64 q10, q6, #64 │ │ │ │ blmi 0x1786ac │ │ │ │ vhadd.s8 d25, d0, d0 │ │ │ │ @ instruction: 0xf1d112db │ │ │ │ - svclt 0x0000f9c1 │ │ │ │ + svclt 0x0000f985 │ │ │ │ muleq r0, r8, r0 │ │ │ │ - eorseq lr, r2, r4, lsl #16 │ │ │ │ + eorseq lr, r2, r4, lsl #15 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfebcf414 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [r5], -r0, ror #31 │ │ │ │ addlt r0, r4, r4, asr r9 │ │ │ │ stmdals r8, {r1, r3, r5, r9, sl, fp, sp, lr} │ │ │ │ ldrdcs pc, [r8], r2 @ │ │ │ │ @@ -106497,28 +106497,28 @@ │ │ │ │ @ instruction: 0xf1a00220 │ │ │ │ blx 0x9b8f34 │ │ │ │ blx 0x2342b8 │ │ │ │ blx 0xa34ac4 │ │ │ │ tstpmi r0, #201326592 @ p-variant is OBSOLETE @ 0xc000000 │ │ │ │ addlt r4, r0, #24, 6 @ 0x60000000 │ │ │ │ vabd.s8 q15, q14, q1 │ │ │ │ - vorr.i32 , #12 @ 0x0000000c │ │ │ │ + vsra.s64 q10, q6, #64 │ │ │ │ blmi 0x338784 │ │ │ │ sbcsvc pc, r7, #1325400064 @ 0x4f000000 │ │ │ │ @ instruction: 0x96004630 │ │ │ │ - @ instruction: 0xf954f1d1 │ │ │ │ + @ instruction: 0xf918f1d1 │ │ │ │ ldr r8, [r5, r8, lsl #16]! │ │ │ │ strtmi r4, [r8], -sl, lsl #12 │ │ │ │ @ instruction: 0xf7ff4619 │ │ │ │ addlt pc, r0, #1296 @ 0x510 │ │ │ │ @ instruction: 0xf851e7ae │ │ │ │ vmull.u8 q8, d0, d1 │ │ │ │ str r2, [r9, pc]! │ │ │ │ muleq r0, r8, r0 │ │ │ │ - eorseq lr, r2, r0, lsl r8 │ │ │ │ + mlaseq r2, r0, r7, lr │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfebcf508 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46940fd8 │ │ │ │ vmin.s8 d20, d2, d10 │ │ │ │ vqdmlal.s , d16, d0[4] │ │ │ │ umulllt r0, r7, r5, r3 │ │ │ │ @@ -106534,15 +106534,15 @@ │ │ │ │ @ instruction: 0x2c00d90c │ │ │ │ blls 0x3ac450 │ │ │ │ tstcs r0, r1 │ │ │ │ andlt r6, r7, r9, lsl r0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ - msrvc CPSR_fs, #-536870908 @ 0xe0000004 │ │ │ │ + @ instruction: 0x63acf24e │ │ │ │ teqpeq r2, #192, 4 @ p-variant is OBSOLETE │ │ │ │ orreq lr, r2, #3072 @ 0xc00 │ │ │ │ tstls r3, r8, lsl #12 │ │ │ │ @ instruction: 0xf8d39205 │ │ │ │ movwls r3, #16668 @ 0x411c │ │ │ │ @ instruction: 0xf9d6f7ff │ │ │ │ stmdbls r3, {r2, r8, r9, fp, ip, pc} │ │ │ │ @@ -106565,30 +106565,30 @@ │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ @ instruction: 0xf5a59c0d │ │ │ │ ldmdacc r0!, {r1, r2, r4, r5, ip, lr} │ │ │ │ @ instruction: 0xf0a19400 │ │ │ │ - andcs pc, r0, sp, asr #25 │ │ │ │ - cmppvs ip, ip, asr #4 @ p-variant is OBSOLETE │ │ │ │ + mulcs r0, r1, ip │ │ │ │ + bicspl pc, ip, ip, asr #4 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ andls r4, r0, sl, lsl #22 │ │ │ │ rscscs pc, fp, #64, 4 │ │ │ │ - @ instruction: 0xf8caf1d1 │ │ │ │ - subvc pc, r4, #76, 4 @ 0xc0000004 │ │ │ │ + @ instruction: 0xf88ef1d1 │ │ │ │ + sbcvs pc, r4, #76, 4 @ 0xc0000004 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ - cmppvs ip, ip, asr #4 @ p-variant is OBSOLETE │ │ │ │ + bicspl pc, ip, ip, asr #4 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ andcs r9, r0, r0, lsl #4 │ │ │ │ vqdmulh.s d20, d0, d3 │ │ │ │ @ instruction: 0xf1d13219 │ │ │ │ - svclt 0x0000f8bb │ │ │ │ - eorseq lr, r2, r0, lsr r8 │ │ │ │ - eorseq lr, r2, ip, lsl r8 │ │ │ │ + svclt 0x0000f87f │ │ │ │ + ldrhteq lr, [r2], -r0 │ │ │ │ + mlaseq r2, ip, r7, lr │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfebcf620 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vrecps.f32 q8, q9, q4 │ │ │ │ vqdmulh.s d21, d16, d0[4] │ │ │ │ @ instruction: 0x46150c95 │ │ │ │ addlt r4, r6, sl, lsl r6 │ │ │ │ @@ -106600,16 +106600,16 @@ │ │ │ │ orrscs pc, r7, #192, 4 │ │ │ │ ldmdavs fp, {r2, r9, sl, lr} │ │ │ │ svclt 0x00884299 │ │ │ │ stmdble r6, {r0, r8, r9, sp} │ │ │ │ eorspl pc, r6, r4, lsr #11 │ │ │ │ ldmdacc r0!, {r0, r1, r3, sl, fp, ip, pc} │ │ │ │ @ instruction: 0xf0a19400 │ │ │ │ - @ instruction: 0xf24efc87 │ │ │ │ - vsubw.s8 , q0, d28 │ │ │ │ + sha1c.32 , q7, │ │ │ │ + vsubw.s8 q11, q8, d28 │ │ │ │ bl 0x139138 │ │ │ │ strmi r0, [r8], -r2, lsl #7 │ │ │ │ andls r9, r5, #-1073741824 @ 0xc0000000 │ │ │ │ @ instruction: 0x311cf8d3 │ │ │ │ @ instruction: 0xf7ff9304 │ │ │ │ blls 0x1b69c8 │ │ │ │ andmi r9, r3, #49152 @ 0xc000 │ │ │ │ @@ -106629,28 +106629,28 @@ │ │ │ │ ldmdavs r8, {r0, r1, r2, r4, r7, r8, r9, sp} │ │ │ │ andlt r4, r6, r8, lsl #8 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ vhadd.s8 d18, d12, d0 │ │ │ │ - vorr.i32 q11, #12 @ 0x0000000c │ │ │ │ + vsra.s64 , q6, #64 │ │ │ │ blmi 0x2f8994 │ │ │ │ vhadd.s8 d25, d0, d0 │ │ │ │ @ instruction: 0xf1d122fb │ │ │ │ - vadd.i8 , q6, │ │ │ │ - vmls.i d23, d0, d0[1] │ │ │ │ + vtst.8 d31, d12, d1 │ │ │ │ + vmls.i d22, d16, d0[1] │ │ │ │ vshl.s8 d16, d29, d12 │ │ │ │ - vorr.i32 q11, #12 @ 0x0000000c │ │ │ │ + vsra.s64 , q6, #64 │ │ │ │ blmi 0x1789b0 │ │ │ │ subvc pc, r9, #1325400064 @ 0x4f000000 │ │ │ │ strls r2, [r0], #-0 │ │ │ │ - @ instruction: 0xf83ef1d1 │ │ │ │ - eorseq lr, r2, r0, lsr r8 │ │ │ │ - eorseq lr, r2, r4, asr r8 │ │ │ │ + @ instruction: 0xf802f1d1 │ │ │ │ + ldrhteq lr, [r2], -r0 │ │ │ │ + ldrsbteq lr, [r2], -r4 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfebcf718 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf5a00ff8 │ │ │ │ @ instruction: 0x460b5236 │ │ │ │ @ instruction: 0x6e123a30 │ │ │ │ ldrdcs pc, [r8], r2 @ │ │ │ │ @@ -106672,15 +106672,15 @@ │ │ │ │ umulllt r2, r4, r7, r3 │ │ │ │ ldmdavs fp, {r2, r9, sl, lr} │ │ │ │ svclt 0x00884299 │ │ │ │ stmdble r7, {r0, r8, r9, sp} │ │ │ │ eorspl pc, r6, r4, lsr #11 │ │ │ │ strcs r2, [r0], #-514 @ 0xfffffdfe │ │ │ │ strls r3, [r0], #-2096 @ 0xfffff7d0 │ │ │ │ - blx 0xffe3480e │ │ │ │ + blx 0xfef3480e │ │ │ │ andls r4, r3, #8, 12 @ 0x800000 │ │ │ │ @ instruction: 0xf7ff9102 │ │ │ │ ldmib sp, {r0, r3, r6, r7, fp, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf0101202 │ │ │ │ tstle r5, r4, lsl #30 │ │ │ │ biceq pc, r0, #192, 6 │ │ │ │ movweq pc, #4227 @ 0x1083 @ │ │ │ │ @@ -106707,30 +106707,30 @@ │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ vrecps.f32 q12, q9, q8 │ │ │ │ vmull.s , d16, d0[4] │ │ │ │ @ instruction: 0x460e0a95 │ │ │ │ @ instruction: 0xf09e4605 │ │ │ │ - @ instruction: 0xf04ffcd3 │ │ │ │ + @ instruction: 0xf04ffc97 │ │ │ │ @ instruction: 0xf8da0900 │ │ │ │ strbmi r2, [fp], -r8 │ │ │ │ andeq pc, ip, fp, lsl #2 │ │ │ │ andls pc, r4, sp, asr #17 │ │ │ │ b 0x1a0867c │ │ │ │ strtmi r0, [sl], -r2, lsl #12 │ │ │ │ @ instruction: 0xf0f09600 │ │ │ │ - @ instruction: 0x4604fdd9 │ │ │ │ + @ instruction: 0x4604fd9d │ │ │ │ sbcsle r2, fp, r0, lsl #16 │ │ │ │ strtmi r4, [sl], -fp, asr #12 │ │ │ │ stmdbvs r0, {r0, r2, r3, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ - stc2l 0, cr15, [lr, #960]! @ 0x3c0 │ │ │ │ + ldc2 0, cr15, [r2, #960]! @ 0x3c0 │ │ │ │ @ instruction: 0xf10b4607 │ │ │ │ movwls r0, #8972 @ 0x230c │ │ │ │ - mvnscc pc, #77594624 @ 0x4a00000 │ │ │ │ + cmnpcc sp, #77594624 @ p-variant is OBSOLETE @ 0x4a00000 │ │ │ │ msreq CPSR_xc, #192, 4 │ │ │ │ ldmib r4, {r0, r1, r8, r9, ip, pc}^ │ │ │ │ andcs r3, r0, r4, lsl #4 │ │ │ │ ldrdgt lr, [r6, -r4] │ │ │ │ ldrmi r4, [lr], fp, lsr #5 │ │ │ │ bleq 0xb4c30 │ │ │ │ strbmi sp, [r6, #-804]! @ 0xfffffcdc │ │ │ │ @@ -106741,49 +106741,49 @@ │ │ │ │ tstpeq r0, r1, ror r1 @ p-variant is OBSOLETE │ │ │ │ strteq pc, [r8], #-260 @ 0xfffffefc │ │ │ │ uqasxmi fp, r2, r8 │ │ │ │ andcc r4, r1, #32, 8 @ 0x20000000 │ │ │ │ bl 0xfe900a90 │ │ │ │ sbcsmi r0, sl, lr, lsl #4 │ │ │ │ vqdmulh.s d15, d2, d8 │ │ │ │ - ldmda ip, {r2, r3, r5, r9, ip, sp, lr, pc} │ │ │ │ + svc 0x00dcf22b │ │ │ │ movwcs r4, #1578 @ 0x62a │ │ │ │ adcle r2, r5, r0, lsl #30 │ │ │ │ stmib sp, {r3, r4, r5, r9, sl, lr}^ │ │ │ │ ldrtmi r6, [ip], -r0, lsl #18 │ │ │ │ - ldc2 0, cr15, [r8, #960]! @ 0x3c0 │ │ │ │ + ldc2l 0, cr15, [ip, #-960]! @ 0xfffffc40 │ │ │ │ ldrb r4, [r0, r7, lsl #12] │ │ │ │ @ instruction: 0xf8da1ae8 │ │ │ │ bl 0x19046cc │ │ │ │ @ instruction: 0xf1c30242 │ │ │ │ sbcsmi r0, r8, r0, lsr #28 │ │ │ │ vseleq.f32 s30, s28, s4 │ │ │ │ andeq lr, lr, r0, asr #20 │ │ │ │ cdpeq 1, 2, cr15, cr0, cr3, {5} │ │ │ │ vseleq.f32 s30, s28, s5 │ │ │ │ andeq lr, lr, r0, asr #20 │ │ │ │ blx 0x8a196 │ │ │ │ strb pc, [fp, r8] @ │ │ │ │ strtmi r9, [r0], -r2, lsl #18 │ │ │ │ - blx 0xfe234aaa │ │ │ │ + blx 0x1334aaa │ │ │ │ @ instruction: 0xf1a49903 │ │ │ │ @ instruction: 0xf0ea0008 │ │ │ │ - ldrb pc, [r3, sp, asr #31] @ │ │ │ │ + bfi pc, r1, (invalid: 31:19) @ │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfebcf8fc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r2, r8, ror #31 │ │ │ │ stmdale r2!, {r3, r7, r9, lr}^ │ │ │ │ @ instruction: 0xf6494614 │ │ │ │ vrshr.s64 q11, q6, #64 │ │ │ │ ldmdavs r2, {r0, r1, r2, r4, r7, r9, sp} │ │ │ │ movtle r4, #53898 @ 0xd28a │ │ │ │ smlabtcc r0, sp, r9, lr │ │ │ │ @ instruction: 0xf09e4606 │ │ │ │ - blls 0xb7850 │ │ │ │ + blls 0xb7760 │ │ │ │ rscpl pc, r0, #536870916 @ 0x20000004 │ │ │ │ addseq pc, r5, #192, 4 │ │ │ │ svceq 0x0002f014 │ │ │ │ svclt 0x00189901 │ │ │ │ ldreq pc, [r0], #-68 @ 0xffffffbc │ │ │ │ ldmvs r2, {r3, r4, r7, r8, r9, sl} │ │ │ │ @ instruction: 0xf043bf48 │ │ │ │ @@ -106806,34 +106806,34 @@ │ │ │ │ @ instruction: 0xf7fe4630 │ │ │ │ stmdacs r0, {r0, r2, r5, r6, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ strtmi sp, [sl], -r8, ror #1 │ │ │ │ andcs r4, r0, r1, lsr r6 │ │ │ │ pop {r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf7fb4070 │ │ │ │ vceq.f32 d27, d28, d17 │ │ │ │ - vorr.i32 q11, #12 @ 0x0000000c │ │ │ │ + vsra.s64 , q6, #64 │ │ │ │ vrhadd.s8 d16, d12, d29 │ │ │ │ - vshr.s64 d23, d0, #64 │ │ │ │ + vmov.i32 d23, #0 @ 0x00000000 │ │ │ │ blmi 0x438860 │ │ │ │ rscsvc pc, r2, #1325400064 @ 0x4f000000 │ │ │ │ - @ instruction: 0xf9d4f208 │ │ │ │ - cmppvs ip, ip, asr #4 @ p-variant is OBSOLETE │ │ │ │ + @ instruction: 0xf994f208 │ │ │ │ + bicspl pc, ip, ip, asr #4 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - rsbsvc pc, r8, ip, asr #4 │ │ │ │ + rscsvs pc, r8, ip, asr #4 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ @ instruction: 0xf44f4b08 │ │ │ │ vhsub.s8 , q12, │ │ │ │ - vmla.i8 , q14, │ │ │ │ - vorr.i32 q11, #12 @ 0x0000000c │ │ │ │ + vmla.i8 d31, d28, d7 │ │ │ │ + vsra.s64 , q6, #64 │ │ │ │ vrhadd.s8 d16, d12, d29 │ │ │ │ - vmla.i d23, d0, d0[6] │ │ │ │ + vmla.i d22, d16, d0[6] │ │ │ │ blmi 0xf8894 │ │ │ │ sbcsne pc, r1, #64, 4 │ │ │ │ - @ instruction: 0xf9baf208 │ │ │ │ - eorseq lr, r2, r4, ror #16 │ │ │ │ + @ instruction: 0xf97af208 │ │ │ │ + eorseq lr, r2, r4, ror #15 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ msrpl SPSR_s, #76546048 @ 0x4900000 │ │ │ │ orrscs pc, r7, #192, 4 │ │ │ │ strmi fp, [lr], -r4, lsl #1 │ │ │ │ @@ -106844,69 +106844,69 @@ │ │ │ │ beq 0xb4958 │ │ │ │ ldrbmi r4, [r3], -r9, lsr #16 │ │ │ │ andge pc, r4, sp, asr #17 │ │ │ │ b 0x292b1c │ │ │ │ strls r0, [r0], #-1029 @ 0xfffffbfb │ │ │ │ strtmi r0, [r2], -sp, lsr #3 │ │ │ │ stmdbeq r8, {r0, r2, r9, fp, sp, lr, pc} │ │ │ │ - ldc2l 0, cr15, [r6], {240} @ 0xf0 │ │ │ │ + ldc2 0, cr15, [sl], {240} @ 0xf0 │ │ │ │ ldmdavs fp!, {r7, r8, ip, sp, pc}^ │ │ │ │ streq lr, [r9], #-2980 @ 0xfffff45c │ │ │ │ sbcsmi r3, ip, r8, lsr #32 │ │ │ │ andeq pc, r4, r6, lsl #22 │ │ │ │ tstcs r0, r4 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0x87f0e8bd │ │ │ │ @ instruction: 0xf09e9003 │ │ │ │ - stmdals r3, {r0, r1, r4, r5, r6, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdals r3, {r0, r1, r2, r4, r5, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ andls r4, r1, r2, lsr #12 │ │ │ │ strls r4, [r0], #-1539 @ 0xfffff9fd │ │ │ │ @ instruction: 0xf0f04815 │ │ │ │ - teqplt r8, r9 @ @ p-variant is OBSOLETE │ │ │ │ + teqplt r8, sp, ror ip @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf09e9003 │ │ │ │ - stmdals r3, {r0, r2, r3, r4, r5, r6, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdals r3, {r0, r6, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ ldmiblt sl, {r0, r2, r3, r4, r6, r7, r8, r9, sl, sp, lr, pc} │ │ │ │ bfi r6, r9, #1, #5 │ │ │ │ b 0x1a78f48 │ │ │ │ eorscc r0, r0, r5, lsl #10 │ │ │ │ - @ instruction: 0xf96af1c2 │ │ │ │ + @ instruction: 0xf92ef1c2 │ │ │ │ andvs r4, r5, #12, 18 @ 0x30000 │ │ │ │ eorge pc, r4, r0, asr #17 │ │ │ │ bls 0x232f9c │ │ │ │ andls r3, r3, r8 │ │ │ │ - @ instruction: 0xf9aaf0f0 │ │ │ │ + @ instruction: 0xf96ef0f0 │ │ │ │ strb r9, [r5, r3, lsl #16]! │ │ │ │ - cmppvs ip, ip, asr #4 @ p-variant is OBSOLETE │ │ │ │ + bicspl pc, ip, ip, asr #4 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - adcvc pc, ip, ip, asr #4 │ │ │ │ + eorvc pc, ip, ip, asr #4 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ vqdmulh.s d20, d0, d3 │ │ │ │ vhsub.s8 d3, d24, d2 │ │ │ │ - svclt 0x0000f94d │ │ │ │ + svclt 0x0000f90d │ │ │ │ addseq r9, r7, #112, 26 @ 0x1c00 │ │ │ │ - eorseq lr, r2, r4, ror r8 │ │ │ │ + ldrshteq lr, [r2], -r4 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ ldrmi fp, [lr], -r7, lsl #1 │ │ │ │ ldrmi r4, [r7], -sp, lsl #12 │ │ │ │ umaalmi pc, r0, sp, r8 @ │ │ │ │ @ instruction: 0xf09e9003 │ │ │ │ - vmlacs.f64 d15, d0, d29 │ │ │ │ + @ instruction: 0x2e00faf1 │ │ │ │ vhadd.s8 , q1, │ │ │ │ vqdmlal.s , d16, d0[4] │ │ │ │ @ instruction: 0xf6490395 │ │ │ │ vmull.s , d0, d0[5] │ │ │ │ @ instruction: 0xf6492a97 │ │ │ │ @ instruction: 0xf2c06bb4 │ │ │ │ vpadd.i8 d18, d28, d7 │ │ │ │ - vmlal.s , d16, d0[2] │ │ │ │ + vmlal.s , d0, d0[2] │ │ │ │ @ instruction: 0xf8d3022d │ │ │ │ @ instruction: 0xf04f9008 │ │ │ │ @ instruction: 0xf8cd38ff │ │ │ │ andls sl, r5, #8 │ │ │ │ usada8eq sl, sp, r0, lr │ │ │ │ @ instruction: 0xf1b8d47f │ │ │ │ @ instruction: 0xf0003fff │ │ │ │ @@ -106914,63 +106914,63 @@ │ │ │ │ ldrbmi r4, [r2], #-1577 @ 0xfffff9d7 │ │ │ │ @ instruction: 0xf7fb2000 │ │ │ │ @ instruction: 0xf8dbfdd1 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ strtmi r4, [sl], #-1600 @ 0xfffff9c0 │ │ │ │ andls r9, r0, #1073741824 @ 0x40000000 │ │ │ │ @ instruction: 0x46524639 │ │ │ │ - blx 0xbb5220 │ │ │ │ + @ instruction: 0xf9ecf234 │ │ │ │ @ instruction: 0xd12d4550 │ │ │ │ ldrbmi r4, [r5], #-1111 @ 0xfffffba9 │ │ │ │ @ instruction: 0x060aebb6 │ │ │ │ b 0x2ecaac │ │ │ │ movwcs r0, #2565 @ 0xa05 │ │ │ │ ldrbmi r9, [r2], -r2, lsl #16 │ │ │ │ movwge lr, #2509 @ 0x9cd │ │ │ │ - ldc2 0, cr15, [sl], #-960 @ 0xfffffc40 │ │ │ │ + blx 0x34d32 │ │ │ │ bvs 0xfe0e5774 │ │ │ │ strble r0, [r4, #-1800] @ 0xfffff8f8 │ │ │ │ movweq lr, #23466 @ 0x5baa │ │ │ │ movweq lr, #39843 @ 0x9ba3 │ │ │ │ svclt 0x002842b3 │ │ │ │ @ instruction: 0x469a4633 │ │ │ │ bicle r2, sl, r0, lsl #24 │ │ │ │ ldrble r0, [sl], #-1995 @ 0xfffff835 │ │ │ │ svccc 0x00fff1b8 │ │ │ │ @ instruction: 0xf8dbd077 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ tstls r1, r0, asr #12 │ │ │ │ ldrtmi r4, [r9], -sl, lsr #8 │ │ │ │ ldrbmi r9, [r2], -r0, lsl #4 │ │ │ │ - @ instruction: 0xf9eef234 │ │ │ │ + @ instruction: 0xf9aef234 │ │ │ │ sbcsle r4, r1, r0, asr r5 │ │ │ │ ldrbtcc pc, [pc], pc, asr #32 @ │ │ │ │ vmax.s q2, , q0 │ │ │ │ - @ instruction: 0xf09eff51 │ │ │ │ - @ instruction: 0x4630fadb │ │ │ │ + @ instruction: 0xf09eff11 │ │ │ │ + @ instruction: 0x4630fa9f │ │ │ │ tstcs r0, r7 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - blx 0xffcb4c50 │ │ │ │ + blx 0xfedb4c50 │ │ │ │ mulls r4, r8, r9 │ │ │ │ - blx 0xfedb4c58 │ │ │ │ + blx 0x1eb4c58 │ │ │ │ ldrbmi r9, [r2], -r4, lsl #16 │ │ │ │ strmi r9, [r3], -r1 │ │ │ │ andge pc, r0, sp, asr #17 │ │ │ │ @ instruction: 0xf0f09802 │ │ │ │ - strdlt pc, [r0, -r9]! │ │ │ │ + msrlt LR_irq, sp │ │ │ │ @ instruction: 0xf09e9004 │ │ │ │ - stmdals r4, {r0, r2, r3, r4, r5, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdals r4, {r0, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf09ee7b9 │ │ │ │ - @ instruction: 0xf04ffab9 │ │ │ │ + @ instruction: 0xf04ffa7d │ │ │ │ @ instruction: 0xf1b836ff │ │ │ │ ldrshle r3, [r3, #255] @ 0xff │ │ │ │ - blx 0xfed34c88 │ │ │ │ + blx 0x1e34c88 │ │ │ │ andlt r4, r7, r0, lsr r6 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ stmdals r3, {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ @ instruction: 0xf8d26e02 │ │ │ │ @@ -106986,23 +106986,23 @@ │ │ │ │ @ instruction: 0x4629b1ba │ │ │ │ @ instruction: 0xf8db4790 │ │ │ │ ldrbmi r1, [r2], -r0 │ │ │ │ ldrtmi r4, [r8], -r1, lsl #8 │ │ │ │ bl 0xfe3b68c0 │ │ │ │ stmdals r5, {r1, r2, r4, r5, r6, r8, r9, sl, sp, lr, pc} │ │ │ │ vrhadd.s d2, d7, d1 │ │ │ │ - pkhbtmi pc, r0, sp, lsl #27 @ │ │ │ │ + pkhtbmi pc, r0, sp, asr #26 @ │ │ │ │ svccc 0x00fff1b0 │ │ │ │ svcge 0x005bf47f │ │ │ │ ldrbtcc pc, [pc], pc, asr #32 @ │ │ │ │ @ instruction: 0x4628e79d │ │ │ │ @ instruction: 0x4628e7d9 │ │ │ │ stmdals r5, {r0, r1, r2, r5, r6, r7, r8, r9, sl, sp, lr, pc} │ │ │ │ vmax.s d4, d7, d17 │ │ │ │ - strmi pc, [r0], sp, lsl #27 │ │ │ │ + strmi pc, [r0], sp, asr #26 │ │ │ │ svccc 0x00fff1b0 │ │ │ │ svcge 0x007ff47f │ │ │ │ svclt 0x0000e7ee │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfebcfca4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf5a00ff0 │ │ │ │ @@ -107183,15 +107183,15 @@ │ │ │ │ subsmi r9, sl, r5, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r6, r8, lsl #2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - @ instruction: 0xf83af23d │ │ │ │ + @ instruction: 0xfffaf23c │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfebcff90 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r7, r0, ror #31 │ │ │ │ ldrdgt pc, [r4], #-143 @ 0xffffff71 │ │ │ │ teqppl r6, r1, lsr #11 @ p-variant is OBSOLETE │ │ │ │ @@ -107206,15 +107206,15 @@ │ │ │ │ subsmi r9, sl, r5, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r7, r8, lsl #2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ stclt 14, cr0, [r0, #-0] │ │ │ │ - @ instruction: 0xf80cf23d │ │ │ │ + @ instruction: 0xffccf23c │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ @ instruction: 0xf5a0b410 │ │ │ │ stcls 0, cr5, [r3], {54} @ 0x36 │ │ │ │ ldrmi r9, [r1], -r2, lsl #22 │ │ │ │ @ instruction: 0xf89d3830 │ │ │ │ strls r2, [r1], #-4 │ │ │ │ @ instruction: 0xf7fdbc10 │ │ │ │ @@ -107349,15 +107349,15 @@ │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 56) │ │ │ │ tstcs r0, r6 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ vmls.f16 d11, d12, d0 │ │ │ │ - svclt 0x0000feef │ │ │ │ + svclt 0x0000feaf │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ eorspl pc, r6, r0, lsr #11 │ │ │ │ @ instruction: 0xf7fd3830 │ │ │ │ svclt 0x0000bc49 │ │ │ │ eorspl pc, r6, r0, lsr #11 │ │ │ │ @ instruction: 0xf7fd3830 │ │ │ │ svclt 0x0000bc71 │ │ │ │ @@ -107624,15 +107624,15 @@ │ │ │ │ ldmib sp, {r0, r1, r2, r3}^ │ │ │ │ stm sp, {r3, r8} │ │ │ │ @ instruction: 0xf5ab0003 │ │ │ │ stmdbls r5, {r1, r2, r4, r5, ip, lr} │ │ │ │ movwcs lr, #2526 @ 0x9de │ │ │ │ @ instruction: 0xf7fd3830 │ │ │ │ ldrb pc, [r4, r9, lsl #22] @ │ │ │ │ - stc2l 2, cr15, [r8], {60} @ 0x3c │ │ │ │ + stc2 2, cr15, [r8], {60} @ 0x3c │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfebd0674 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ eorspl pc, r6, r0, lsr #11 │ │ │ │ movwcs r4, #5649 @ 0x1611 │ │ │ │ @@ -113653,20 +113653,20 @@ │ │ │ │ svc 0x00000000 │ │ │ │ cmn r0, #4096 @ 0x1000 │ │ │ │ rsbhi r0, r0, #0 │ │ │ │ bhi 0x7f290 │ │ │ │ pop {r4, r5, r6, r7, r8, pc} │ │ │ │ mov r0, #512 @ 0x200 │ │ │ │ pop {r4, r5, r6, r7, r8, lr} │ │ │ │ - b 0x2d8200 │ │ │ │ + b 0x2d8180 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebd64a4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46040ff8 │ │ │ │ - @ instruction: 0xffc6f1f8 │ │ │ │ + @ instruction: 0xff86f1f8 │ │ │ │ @ instruction: 0xf04f4603 │ │ │ │ ldrshvs r3, [ip], -pc @ │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ andeq r0, r0, r0 │ │ │ │ @@ -113712,68 +113712,68 @@ │ │ │ │ cmpeq fp, #4, 6 @ 0x10000000 │ │ │ │ b 0x1140098 │ │ │ │ stmdb r0, {r0, r4, r6, r7, r8, r9, lr}^ │ │ │ │ andcs r2, r0, r2, lsl #6 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ - addseq pc, r0, lr, asr #12 │ │ │ │ + andseq pc, r0, lr, asr #12 │ │ │ │ eorseq pc, r2, r0, asr #5 │ │ │ │ - bllt 0xdbb688 │ │ │ │ + blt 0xffebb688 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ @ instruction: 0xf64eb082 │ │ │ │ - vshl.s64 d16, d0, #0 │ │ │ │ + vorr.i32 d16, #0 @ 0x00000000 │ │ │ │ tstcs fp, #209715200 @ 0xc800000 │ │ │ │ eorseq pc, r4, #1073741825 @ 0x40000001 │ │ │ │ - mvnsvc pc, ip, asr #4 │ │ │ │ + cmnpvc r0, ip, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ vhsub.s8 d25, d12, d0 │ │ │ │ - vrshr.s64 , q4, #64 │ │ │ │ + vmov.i32 , #2048 @ 0x00000800 │ │ │ │ strmi r0, [r0], sp, lsr #4 │ │ │ │ - ldc2 0, cr15, [ip, #760] @ 0x2f8 │ │ │ │ + stc2l 0, cr15, [r0, #-760]! @ 0xfffffd08 │ │ │ │ movteq pc, #16645 @ 0x4105 @ │ │ │ │ - subscc pc, r8, #72, 4 @ 0x80000004 │ │ │ │ + sbcscs pc, r8, #72, 4 @ 0x80000004 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ vcgt.s8 d25, d12, d0 │ │ │ │ - vsra.s64 , q10, #64 │ │ │ │ + vbic.i32 , #4 @ 0x00000004 │ │ │ │ movtcs r0, #8493 @ 0x212d │ │ │ │ @ instruction: 0xf0be4606 │ │ │ │ - @ instruction: 0xf105fd8d │ │ │ │ + @ instruction: 0xf105fd51 │ │ │ │ @ instruction: 0x46040350 │ │ │ │ strbmi r9, [r0], -r0, lsl #6 │ │ │ │ vcgt.s8 q9, q4, │ │ │ │ - vmvn.i32 , #0 @ 0x00000000 │ │ │ │ + vrshr.s64 q9, q8, #64 │ │ │ │ vhsub.s8 d16, d6, d29 │ │ │ │ - vsra.s64 q11, q12, #64 │ │ │ │ + vbic.i32 q11, #8 @ 0x00000008 │ │ │ │ @ instruction: 0xf0be0132 │ │ │ │ - @ instruction: 0xf105fd7d │ │ │ │ + @ instruction: 0xf105fd41 │ │ │ │ strmi r0, [r7], -r0, ror #6 │ │ │ │ strbmi r9, [r0], -r0, lsl #6 │ │ │ │ vcge.s8 d18, d8, d5 │ │ │ │ - vsubl.s8 , d16, d12 │ │ │ │ + vsubl.s8 , d0, d12 │ │ │ │ vhsub.s8 d16, d8, d29 │ │ │ │ - vaddw.s8 , q8, d24 │ │ │ │ + vaddw.s8 , q0, d24 │ │ │ │ @ instruction: 0xf0be012d │ │ │ │ - @ instruction: 0xf106fd6d │ │ │ │ + @ instruction: 0xf106fd31 │ │ │ │ strmi r0, [r0], r0, asr #5 │ │ │ │ @ instruction: 0x51adf241 │ │ │ │ smlabteq r8, r0, r2, pc @ │ │ │ │ @ instruction: 0xf0bb4638 │ │ │ │ - ldrtmi pc, [r8], -r1, asr #19 @ │ │ │ │ + ldrtmi pc, [r8], -r5, lsl #19 @ │ │ │ │ cmnpeq r8, r5, lsl #2 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf0ba2206 │ │ │ │ - movwcs pc, #2141 @ 0x85d @ │ │ │ │ + movwcs pc, #2081 @ 0x821 @ │ │ │ │ @ instruction: 0x36c44619 │ │ │ │ strls r4, [r0], -r0, asr #12 │ │ │ │ sbceq pc, sp, #64, 4 │ │ │ │ andeq pc, r8, #192, 4 │ │ │ │ - blx 0x63b74c │ │ │ │ + @ instruction: 0xf9daf0bc │ │ │ │ strbvc pc, [ip, #1285] @ 0x505 @ │ │ │ │ vrhadd.s8 d18, d15, d1 │ │ │ │ vrshr.s64 q10, , #64 │ │ │ │ vhsub.s8 d16, d0, d7 │ │ │ │ vsubw.s8 q11, q0, d5 │ │ │ │ strbvs r0, [r2, #776]! @ 0x308 │ │ │ │ @ instruction: 0xf64f66e3 │ │ │ │ @@ -113802,33 +113802,33 @@ │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfebd66e4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ andcs r0, r1, #240, 30 @ 0x3c0 │ │ │ │ - @ instruction: 0x01b8f247 │ │ │ │ + teqpeq r8, r7, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - blx 0xff3bbc06 │ │ │ │ + blx 0xfe4bbc06 │ │ │ │ strmi r6, [r4], -r5, lsl #16 │ │ │ │ - mvnsvc pc, ip, asr #4 │ │ │ │ + cmnpvc r8, ip, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ vmax.s32 d4, d5, d24 │ │ │ │ - @ instruction: 0xf646f9f5 │ │ │ │ - vbic.i32 q10, #0 @ 0x00000000 │ │ │ │ + @ instruction: 0xf646f9b5 │ │ │ │ + vsra.s64 , q8, #64 │ │ │ │ stmdacs r0, {r0, r1, r2, r3, r5, r8} │ │ │ │ qadd16mi fp, r9, r8 │ │ │ │ - rscsvc pc, ip, ip, asr #4 │ │ │ │ + rsbsvc pc, ip, ip, asr #4 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ - stc2l 1, cr15, [r0], #-776 @ 0xfffffcf8 │ │ │ │ + stc2 1, cr15, [r4], #-776 @ 0xfffffcf8 │ │ │ │ @ instruction: 0xf0be4606 │ │ │ │ - @ instruction: 0x4605fd97 │ │ │ │ + @ instruction: 0x4605fd5b │ │ │ │ @ instruction: 0xf1c34620 │ │ │ │ - @ instruction: 0x4630fcf5 │ │ │ │ - blx 0x18bbc26 │ │ │ │ + @ instruction: 0x4630fcb9 │ │ │ │ + blx 0x9bbc26 │ │ │ │ tstcs r0, r8, lsr #12 │ │ │ │ @ instruction: 0xf04f2200 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ vmla.i8 d22, d0, d8 │ │ │ │ b 0x78658c │ │ │ │ tstle r5, r0, lsl #30 │ │ │ │ @@ -113870,22 +113870,22 @@ │ │ │ │ strmi r9, [r6], -r1, lsl #20 │ │ │ │ ldrtmi r4, [r8], -sp, lsl #12 │ │ │ │ @ instruction: 0xf7ff4621 │ │ │ │ stmdals r0, {r0, r2, r3, r5, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf0094621 │ │ │ │ addmi pc, sp, #11712 @ 0x2dc0 │ │ │ │ addmi fp, r6, #8, 30 │ │ │ │ - @ instruction: 0xf64cd0de │ │ │ │ - vaddw.s8 q8, q0, d8 │ │ │ │ - @ instruction: 0xf64c012d │ │ │ │ - vmov.i32 d16, #12 @ 0x0000000c │ │ │ │ + vqadd.s8 , q14, q7 │ │ │ │ + vaddw.s8 , q8, d8 │ │ │ │ + vrhadd.s8 d16, d12, d29 │ │ │ │ + vshr.s64 d23, d12, #64 │ │ │ │ blmi 0xff6c4 │ │ │ │ vqsub.s8 q1, , q6 │ │ │ │ - svclt 0x0000faa3 │ │ │ │ - eorseq lr, r2, r4, ror #20 │ │ │ │ + svclt 0x0000fa63 │ │ │ │ + eorseq lr, r2, r4, ror #19 │ │ │ │ @ instruction: 0xf413694b │ │ │ │ tstle r0, r0, lsl #6 │ │ │ │ andpl pc, r0, r0, lsl #10 │ │ │ │ @ instruction: 0xf890680a │ │ │ │ cmplt r1, r0, lsl #30 │ │ │ │ cdpcs 8, 15, cr15, cr0, cr0, {6} │ │ │ │ cdpcc 8, 15, cr15, cr4, cr0, {6} │ │ │ │ @@ -113897,166 +113897,166 @@ │ │ │ │ ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfebd6858 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r2, r8, ror #31 │ │ │ │ @ instruction: 0x460d4c15 │ │ │ │ vcge.s8 d18, d12, d11 │ │ │ │ - vrshr.s64 , q4, #64 │ │ │ │ + vmov.i32 , #2048 @ 0x00000800 │ │ │ │ strls r0, [r0], #-557 @ 0xfffffdd3 │ │ │ │ - mvnsvc pc, ip, asr #4 │ │ │ │ + cmnpvc r0, ip, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ @ instruction: 0xf0be3410 │ │ │ │ - strmi pc, [r6], -r1, asr #24 │ │ │ │ + strmi pc, [r6], -r5, lsl #24 │ │ │ │ strls r2, [r0], #-834 @ 0xfffffcbe │ │ │ │ - subscc pc, r8, #72, 4 @ 0x80000004 │ │ │ │ + sbcscs pc, r8, #72, 4 @ 0x80000004 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ - mvnsvc pc, ip, asr #4 │ │ │ │ + cmnpvc r4, ip, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - ldc2 0, cr15, [r4], #-760 @ 0xfffffd08 │ │ │ │ + blx 0xffebb992 │ │ │ │ adcspl pc, ip, r6, asr #17 │ │ │ │ tstlt fp, fp, ror #16 │ │ │ │ addscc pc, ip, r0, asr #17 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - eorseq lr, r2, r4, asr #17 │ │ │ │ + eorseq lr, r2, r4, asr #16 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfebd68c4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ tstcs fp, #12, 20 @ 0xc000 │ │ │ │ - mvnsvc pc, ip, asr #4 │ │ │ │ + cmnpvc r0, ip, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ vhsub.s8 d25, d12, d0 │ │ │ │ - vrshr.s64 , q4, #64 │ │ │ │ + vmov.i32 , #2048 @ 0x00000800 │ │ │ │ @ instruction: 0xf0be022d │ │ │ │ - @ instruction: 0xf500fb7d │ │ │ │ + @ instruction: 0xf500fb41 │ │ │ │ @ instruction: 0xf89030b0 │ │ │ │ andlt r0, r3, r2, lsl #4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ stclt 14, cr0, [r0, #-0] │ │ │ │ - eorseq lr, r2, r8, ror sl │ │ │ │ + ldrshteq lr, [r2], -r8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfebd690c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ tstcs fp, #57344 @ 0xe000 │ │ │ │ - mvnsvc pc, ip, asr #4 │ │ │ │ + cmnpvc r0, ip, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ vhsub.s8 d25, d12, d0 │ │ │ │ - vrshr.s64 , q4, #64 │ │ │ │ + vmov.i32 , #2048 @ 0x00000800 │ │ │ │ @ instruction: 0xf0be022d │ │ │ │ - @ instruction: 0xf500fb59 │ │ │ │ + @ instruction: 0xf500fb1d │ │ │ │ ldrhcc r3, [r0], r0 │ │ │ │ stceq 8, cr15, [r8], {80} @ 0x50 │ │ │ │ subvs pc, r0, r0, asr #7 │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd00 │ │ │ │ - eorseq lr, r2, r8, ror sl │ │ │ │ + ldrshteq lr, [r2], -r8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfebd695c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ tstcs fp, #77824 @ 0x13000 │ │ │ │ - mvnsvc pc, ip, asr #4 │ │ │ │ + cmnpvc r0, ip, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ vhsub.s8 d25, d12, d0 │ │ │ │ - vrshr.s64 , q4, #64 │ │ │ │ + vmov.i32 , #2048 @ 0x00000800 │ │ │ │ @ instruction: 0xf0be022d │ │ │ │ - @ instruction: 0xf500fb31 │ │ │ │ + @ instruction: 0xf500faf5 │ │ │ │ orrscc r3, r0, #176, 6 @ 0xc0000002 │ │ │ │ - eorseq pc, ip, #76, 12 @ 0x4c00000 │ │ │ │ + adcsvc pc, ip, #76, 4 @ 0xc0000004 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ - eorseq pc, r4, ip, asr #12 │ │ │ │ + adcsvc pc, r4, ip, asr #4 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ stccc 8, cr15, [r8], {83} @ 0x53 │ │ │ │ svcvc 0x0000f013 │ │ │ │ ldrmi fp, [r0], -r8, lsl #30 │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd00 │ │ │ │ - eorseq lr, r2, r8, ror sl │ │ │ │ + ldrshteq lr, [r2], -r8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfebd69c0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ tstcs fp, #77824 @ 0x13000 │ │ │ │ - mvnsvc pc, ip, asr #4 │ │ │ │ + cmnpvc r0, ip, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ vhsub.s8 d25, d12, d0 │ │ │ │ - vrshr.s64 , q4, #64 │ │ │ │ + vmov.i32 , #2048 @ 0x00000800 │ │ │ │ @ instruction: 0xf0be022d │ │ │ │ - @ instruction: 0xf500faff │ │ │ │ + @ instruction: 0xf500fac3 │ │ │ │ @ instruction: 0xf8905000 │ │ │ │ cmplt r3, r0, lsl #30 │ │ │ │ mrceq 8, 7, APSR_nzcv, cr0, cr0, {6} │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0xf8d0bd00 │ │ │ │ andlt r0, r3, ip, ror #27 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ stclt 14, cr0, [r0, #-0] │ │ │ │ - eorseq lr, r2, r8, ror sl │ │ │ │ + ldrshteq lr, [r2], -r8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfebd6a24 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ tstcs fp, #106496 @ 0x1a000 │ │ │ │ - mvnsvc pc, ip, asr #4 │ │ │ │ + cmnpvc r0, ip, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ vhsub.s8 d25, d12, d0 │ │ │ │ - vrshr.s64 , q4, #64 │ │ │ │ + vmov.i32 , #2048 @ 0x00000800 │ │ │ │ @ instruction: 0xf0be022d │ │ │ │ - @ instruction: 0xf500facd │ │ │ │ + @ instruction: 0xf500fa91 │ │ │ │ @ instruction: 0xf8d030b0 │ │ │ │ orrseq r3, sl, r8, lsl #1 │ │ │ │ @ instruction: 0xf013d414 │ │ │ │ - @ instruction: 0xf64c0f80 │ │ │ │ - vqdmlal.s q8, d0, d0[6] │ │ │ │ - @ instruction: 0xf64c032d │ │ │ │ - vmov.i32 q8, #4 @ 0x00000004 │ │ │ │ + vmax.f32 d16, d28, d0 │ │ │ │ + vqdmlal.s , d16, d0[6] │ │ │ │ + vcgt.s8 d16, d12, d29 │ │ │ │ + vshr.s64 , q2, #64 │ │ │ │ svclt 0x0008002d │ │ │ │ andlt r4, r3, r8, lsl r6 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ stclt 14, cr0, [r0, #-0] │ │ │ │ - subeq pc, r0, ip, asr #12 │ │ │ │ + sbcvc pc, r0, ip, asr #4 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd00 │ │ │ │ - eorseq lr, r2, r8, ror sl │ │ │ │ + ldrshteq lr, [r2], -r8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebd6aa4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ tstcs fp, #110592 @ 0x1b000 │ │ │ │ vmax.s8 d20, d12, d12 │ │ │ │ - vsra.s64 , q8, #64 │ │ │ │ + vbic.i32 , #0 @ 0x00000000 │ │ │ │ andls r0, r0, #1073741835 @ 0x4000000b │ │ │ │ - sbcsvc pc, r8, #76, 4 @ 0xc0000004 │ │ │ │ + subsvc pc, r8, #76, 4 @ 0xc0000004 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ - blx 0xfe3bbbc0 │ │ │ │ + blx 0x14bbbc0 │ │ │ │ andpl pc, r0, r0, lsl #10 │ │ │ │ svccc 0x0000f890 │ │ │ │ andcs fp, r0, #-1073741790 @ 0xc0000022 │ │ │ │ cdpmi 8, 15, cr15, cr0, cr0, {6} │ │ │ │ @ instruction: 0xf8c04613 │ │ │ │ @ instruction: 0xf8802ef4 │ │ │ │ andlt r3, r2, r1, lsl #30 │ │ │ │ @@ -114070,97 +114070,97 @@ │ │ │ │ @ instruction: 0xf8c03f01 │ │ │ │ andlt r4, r2, ip, ror #27 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ - eorseq lr, r2, r8, ror sl │ │ │ │ + ldrshteq lr, [r2], -r8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebd6b28 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ tstcs fp, #77824 @ 0x13000 │ │ │ │ vmax.s8 d20, d12, d12 │ │ │ │ - vsra.s64 , q8, #64 │ │ │ │ + vbic.i32 , #0 @ 0x00000000 │ │ │ │ andls r0, r0, #1073741835 @ 0x4000000b │ │ │ │ - sbcsvc pc, r8, #76, 4 @ 0xc0000004 │ │ │ │ + subsvc pc, r8, #76, 4 @ 0xc0000004 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ - blx 0x133bc44 │ │ │ │ + blx 0x43bc44 │ │ │ │ movscc pc, #0, 10 │ │ │ │ ldrdcs lr, [r2, -r3]! │ │ │ │ @ instruction: 0xf042b18c │ │ │ │ @ instruction: 0xf5004200 │ │ │ │ stmib r3, {r4, r5, r7, r8, r9, ip, sp}^ │ │ │ │ @ instruction: 0xf8832122 │ │ │ │ andlt r4, r2, r2, lsl #4 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0xf022bd10 │ │ │ │ strb r4, [ip, r0, lsl #4]! │ │ │ │ - eorseq lr, r2, r8, ror sl │ │ │ │ + ldrshteq lr, [r2], -r8 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfebd6b8c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r2, r8, ror #31 │ │ │ │ @ instruction: 0x460d4c1d │ │ │ │ vmin.s8 d20, d12, d6 │ │ │ │ - vsra.s64 , q8, #64 │ │ │ │ + vbic.i32 , #0 @ 0x00000000 │ │ │ │ vrhadd.s8 d16, d12, d29 │ │ │ │ - vrshr.s64 , q4, #64 │ │ │ │ + vmov.i32 , #2048 @ 0x00000800 │ │ │ │ tstcs fp, #-805306366 @ 0xd0000002 │ │ │ │ @ instruction: 0xf0be9400 │ │ │ │ - orrlt pc, sp, r7, lsl sl @ │ │ │ │ + ldrdlt pc, [sp, fp] │ │ │ │ adcscc pc, r0, r0, lsl #10 │ │ │ │ ldrdcc pc, [r8], r0 │ │ │ │ movwvc pc, #67 @ 0x43 @ │ │ │ │ addcc pc, r8, r0, asr #17 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ movweq pc, #33028 @ 0x8104 @ │ │ │ │ - @ instruction: 0xf64c4630 │ │ │ │ - vmvn.i32 q8, #2048 @ 0x00000800 │ │ │ │ - @ instruction: 0xf64c022d │ │ │ │ - vaddw.s8 q8, q0, d8 │ │ │ │ + vmin.s8 d20, d12, d16 │ │ │ │ + vrshr.s64 , q12, #64 │ │ │ │ + vhsub.s8 d16, d12, d29 │ │ │ │ + vaddw.s8 , q8, d8 │ │ │ │ andls r0, r0, #1073741835 @ 0x4000000b │ │ │ │ sbcsmi pc, r9, #64, 4 │ │ │ │ - blx 0xfe93bd76 │ │ │ │ + blx 0x1a3bd76 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - eorseq lr, r2, r8, ror sl │ │ │ │ + ldrshteq lr, [r2], -r8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebd6c18 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ tstcs fp, #139264 @ 0x22000 │ │ │ │ - mvnsvc pc, ip, asr #4 │ │ │ │ + cmnpvc r0, ip, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ vhsub.s8 d25, d12, d0 │ │ │ │ - vrshr.s64 , q4, #64 │ │ │ │ + vmov.i32 , #2048 @ 0x00000800 │ │ │ │ @ instruction: 0xf0be022d │ │ │ │ - andcs pc, r0, #3457024 @ 0x34c000 │ │ │ │ + andcs pc, r0, #2473984 @ 0x25c000 │ │ │ │ @ instruction: 0xf64a4604 │ │ │ │ - vrsra.s64 , , #64 │ │ │ │ + vbic.i32 , #3328 @ 0x00000d00 │ │ │ │ @ instruction: 0xf6400323 │ │ │ │ - vbic.i32 d19, #13 @ 0x0000000d │ │ │ │ + vmla.f d18, d16, d1[1] │ │ │ │ @ instruction: 0xf64e0123 │ │ │ │ - vmvn.i32 , #1 @ 0x00000001 │ │ │ │ + vshr.s64 q11, , #64 │ │ │ │ @ instruction: 0xf1af0022 │ │ │ │ - @ instruction: 0xf504fe61 │ │ │ │ + @ instruction: 0xf504fe25 │ │ │ │ @ instruction: 0xf50433b0 │ │ │ │ andcs r3, r0, #-1308622848 @ 0xb2000000 │ │ │ │ - bicseq pc, r0, ip, asr #12 │ │ │ │ + cmppeq r0, ip, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ rscseq pc, r0, r3, asr #17 │ │ │ │ rscscc pc, pc, pc, asr #32 │ │ │ │ eorcs lr, fp, #196, 18 @ 0x310000 │ │ │ │ eorpl pc, r5, #76546048 @ 0x4900000 │ │ │ │ addscs pc, r7, #192, 4 │ │ │ │ mvnsne pc, r3, asr #17 │ │ │ │ @@ -114170,75 +114170,75 @@ │ │ │ │ andne pc, r1, #79 @ 0x4f │ │ │ │ mvnscs pc, r3, asr #17 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - eorseq lr, r2, r8, ror sl │ │ │ │ + ldrshteq lr, [r2], -r8 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfebd6cb8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r2, r8, ror #31 │ │ │ │ tstcs fp, #176128 @ 0x2b000 │ │ │ │ - mvnsvc pc, ip, asr #4 │ │ │ │ + cmnpvc r0, ip, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ vhsub.s8 d25, d12, d0 │ │ │ │ - vrshr.s64 , q4, #64 │ │ │ │ + vmov.i32 , #2048 @ 0x00000800 │ │ │ │ @ instruction: 0xf0be022d │ │ │ │ - @ instruction: 0xf500f983 │ │ │ │ + @ instruction: 0xf500f947 │ │ │ │ @ instruction: 0xf8d636b0 │ │ │ │ @ instruction: 0xf1b000f0 │ │ │ │ - @ instruction: 0xf8d6fcb5 │ │ │ │ + @ instruction: 0xf8d6fc79 │ │ │ │ biclt r0, r0, ip, lsr #9 │ │ │ │ movwmi lr, #10704 @ 0x29d0 │ │ │ │ cmnlt r4, r0, lsl #10 │ │ │ │ stmvs r2, {r0, r1, r5, r6, r7, sp, lr} │ │ │ │ stmib r0, {r1, r3, r4, sp, lr}^ │ │ │ │ @ instruction: 0xf1bb5502 │ │ │ │ - @ instruction: 0x4620f87b │ │ │ │ + @ instruction: 0x4620f83f │ │ │ │ movwcs lr, #10708 @ 0x29d4 │ │ │ │ @ instruction: 0x4614b112 │ │ │ │ @ instruction: 0x4604e7f2 │ │ │ │ strtmi r2, [r0], -r0, lsl #4 │ │ │ │ stmib r4, {r1, r3, r4, sp, lr}^ │ │ │ │ @ instruction: 0xf1bb2202 │ │ │ │ - @ instruction: 0xf8d6f86d │ │ │ │ + @ instruction: 0xf8d6f831 │ │ │ │ ldrhlt r0, [r8, #64] @ 0x40 │ │ │ │ movwmi lr, #10704 @ 0x29d0 │ │ │ │ cmnlt r4, r0, lsl #10 │ │ │ │ stmvs r2, {r0, r1, r5, r6, r7, sp, lr} │ │ │ │ stmib r0, {r1, r3, r4, sp, lr}^ │ │ │ │ @ instruction: 0xf1bb5502 │ │ │ │ - @ instruction: 0x4620f85f │ │ │ │ + strtmi pc, [r0], -r3, lsr #16 │ │ │ │ movwcs lr, #10708 @ 0x29d4 │ │ │ │ @ instruction: 0x4614b112 │ │ │ │ @ instruction: 0x4604e7f2 │ │ │ │ strtmi r2, [r0], -r0, lsl #4 │ │ │ │ stmib r4, {r1, r3, r4, sp, lr}^ │ │ │ │ andlt r2, r2, r2, lsl #4 │ │ │ │ ldrhtmi lr, [r0], #-141 @ 0xffffff73 │ │ │ │ - stmdalt lr, {r0, r1, r3, r4, r5, r7, r8, ip, sp, lr, pc}^ │ │ │ │ + ldmdalt r2, {r0, r1, r3, r4, r5, r7, r8, ip, sp, lr, pc} │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - eorseq lr, r2, r8, ror sl │ │ │ │ + ldrshteq lr, [r2], -r8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebd6d7c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ tstcs fp, #188416 @ 0x2e000 │ │ │ │ vmax.s8 d20, d12, d12 │ │ │ │ - vsra.s64 , q8, #64 │ │ │ │ + vbic.i32 , #0 @ 0x00000000 │ │ │ │ andls r0, r0, #1073741835 @ 0x4000000b │ │ │ │ - sbcsvc pc, r8, #76, 4 @ 0xc0000004 │ │ │ │ + subsvc pc, r8, #76, 4 @ 0xc0000004 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ - @ instruction: 0xf920f0be │ │ │ │ + @ instruction: 0xf8e4f0be │ │ │ │ andpl pc, r0, r0, lsl #10 │ │ │ │ cmppvs fp, #0, 10 @ p-variant is OBSOLETE │ │ │ │ svcne 0x0000f890 │ │ │ │ adcscs pc, r8, #13828096 @ 0xd30000 │ │ │ │ stceq 0, cr15, [r0], {2} │ │ │ │ movwcs fp, #16849 @ 0x41d1 │ │ │ │ @ instruction: 0xf8c42201 │ │ │ │ @@ -114271,38 +114271,38 @@ │ │ │ │ tstmi r3, #16, 4 │ │ │ │ addcc pc, r8, r4, asr #17 │ │ │ │ @ instruction: 0x61a32301 │ │ │ │ svceq 0x0000f1bc │ │ │ │ @ instruction: 0xf793d0cc │ │ │ │ ldrdvs pc, [r0, r9]! │ │ │ │ svclt 0x0000e7c8 │ │ │ │ - eorseq lr, r2, r8, ror sl │ │ │ │ + ldrshteq lr, [r2], -r8 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ ldcmi 0, cr11, [r9], #520 @ 0x208 │ │ │ │ @ instruction: 0xf0be4605 │ │ │ │ - tstpcs fp, #3948544 @ p-variant is OBSOLETE @ 0x3c4000 │ │ │ │ - sbcsvc pc, r8, #76, 4 @ 0xc0000004 │ │ │ │ + tstpcs fp, #2965504 @ p-variant is OBSOLETE @ 0x2d4000 │ │ │ │ + subsvc pc, r8, #76, 4 @ 0xc0000004 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ vshl.s8 d25, d0, d12 │ │ │ │ - vsra.s64 , q8, #64 │ │ │ │ + vbic.i32 , #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf0be012d │ │ │ │ - strmi pc, [r3], -r5, asr #18 │ │ │ │ + strmi pc, [r3], -r9, lsl #18 │ │ │ │ stccc 6, cr4, [r0], #-160 @ 0xffffff60 │ │ │ │ ldrsbtcc pc, [ip], r3 @ │ │ │ │ @ instruction: 0x4798689b │ │ │ │ strls r2, [r0], #-795 @ 0xfffffce5 │ │ │ │ vmax.s8 d20, d12, d24 │ │ │ │ - vrshr.s64 , q4, #64 │ │ │ │ + vmov.i32 , #2048 @ 0x00000800 │ │ │ │ vhsub.s8 d16, d12, d29 │ │ │ │ - vsra.s64 , q8, #64 │ │ │ │ + vbic.i32 , #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf0be012d │ │ │ │ - @ instruction: 0xf500f8a1 │ │ │ │ + @ instruction: 0xf500f865 │ │ │ │ addscc r3, r0, #176, 4 │ │ │ │ ldmdb r2, {r2, r9, sl, lr}^ │ │ │ │ ldreq r3, [lr], -r2, lsl #2 │ │ │ │ addshi pc, r3, r0, asr #2 │ │ │ │ eoreq pc, r0, r3, asr #32 │ │ │ │ svclt 0x005501df │ │ │ │ @ instruction: 0xf0434603 │ │ │ │ @@ -114346,41 +114346,41 @@ │ │ │ │ @ instruction: 0x46902297 │ │ │ │ ldmdavc r2, {r1, r3, r4, r5, r6, r8, r9, sl, fp, lr} │ │ │ │ @ instruction: 0xf64bb92a │ │ │ │ vmlal.s q9, d16, d0[4] │ │ │ │ ldmdavc r2, {r0, r1, r2, r4, r7, r9, sp} │ │ │ │ movtcs fp, #53650 @ 0xd192 │ │ │ │ strls r4, [r0, -r8, lsr #12] │ │ │ │ - rsbscc pc, r0, #72, 4 @ 0x80000004 │ │ │ │ + rscscs pc, r0, #72, 4 @ 0x80000004 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ - mvnsvs pc, r6, asr #4 │ │ │ │ + cmnpvs r8, r6, asr #4 @ p-variant is OBSOLETE │ │ │ │ teqpeq r2, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ - @ instruction: 0xf830f0be │ │ │ │ + @ instruction: 0xfff4f0bd │ │ │ │ tstpeq ip, r7, lsl #2 @ p-variant is OBSOLETE │ │ │ │ - blx 0x1a3c06e │ │ │ │ + blx 0xb3c06e │ │ │ │ rsbcc pc, r0, #14024704 @ 0xd60000 │ │ │ │ svceq 0x000ef013 │ │ │ │ cmpphi pc, r0, asr #32 @ p-variant is OBSOLETE │ │ │ │ movscc pc, #4, 10 @ 0x1000000 │ │ │ │ @ instruction: 0xf8533390 │ │ │ │ ldrbeq r3, [sl], -r8, lsl #24 │ │ │ │ addshi pc, ip, r0, lsl #2 │ │ │ │ vsubl.s8 q9, d20, d0 │ │ │ │ orrsmi r0, sl, #0, 4 │ │ │ │ adcshi pc, r4, r0 │ │ │ │ strtmi r2, [r8], -sp, asr #6 │ │ │ │ vabd.s8 d25, d8, d0 │ │ │ │ - vmvn.i32 , #0 @ 0x00000000 │ │ │ │ + vrshr.s64 q9, q8, #64 │ │ │ │ vhsub.s8 d16, d6, d29 │ │ │ │ - vsra.s64 q11, q12, #64 │ │ │ │ - @ instruction: 0xf0be0132 │ │ │ │ - ldmdbmi lr, {r0, r1, r3, fp, ip, sp, lr, pc}^ │ │ │ │ + vbic.i32 q11, #8 @ 0x00000008 │ │ │ │ + @ instruction: 0xf0bd0132 │ │ │ │ + ldmdbmi lr, {r0, r1, r2, r3, r6, r7, r8, r9, sl, fp, ip, sp, lr, pc}^ │ │ │ │ pop {r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf0b941f0 │ │ │ │ - bicseq fp, lr, pc, lsr fp │ │ │ │ + bicseq fp, lr, r3, lsl #22 │ │ │ │ svcge 0x0075f57f │ │ │ │ movwvs pc, #1091 @ 0x443 @ │ │ │ │ stccc 8, cr15, [r8], {66} @ 0x42 │ │ │ │ ldrble r0, [ip, #-414] @ 0xfffffe62 │ │ │ │ ldrtcc pc, [r0], r4, lsl #10 @ │ │ │ │ addcs pc, r0, #14024704 @ 0xd60000 │ │ │ │ svceq 0x000ef012 │ │ │ │ @@ -114431,77 +114431,77 @@ │ │ │ │ vsubl.s8 , d0, d21 │ │ │ │ @ instruction: 0xf5042297 │ │ │ │ ldmdavc r0, {r4, r5, r7, r9, sl, ip, sp} │ │ │ │ adcle r2, sl, r0, lsl #16 │ │ │ │ teqpcs r8, #14024704 @ p-variant is OBSOLETE @ 0xd60000 │ │ │ │ svcvs 0x0060f012 │ │ │ │ andcs fp, r0, r8, lsl pc │ │ │ │ - @ instruction: 0xf64cd1a3 │ │ │ │ - vaddw.s8 q8, q0, d8 │ │ │ │ + vrhadd.s8 d29, d28, d19 │ │ │ │ + vaddw.s8 , q8, d8 │ │ │ │ @ instruction: 0xf64c012d │ │ │ │ - vmla.i d16, d16, d0[4] │ │ │ │ + vmla.i d16, d0, d0[4] │ │ │ │ blmi 0x7bff88 │ │ │ │ adcvs pc, r5, #1325400064 @ 0x4f000000 │ │ │ │ - cdp2 2, 4, cr15, cr0, cr0, {0} │ │ │ │ + cdp2 2, 0, cr15, cr0, cr0, {0} │ │ │ │ ldrtcc pc, [r0], #1284 @ 0x504 @ │ │ │ │ ldrcc r2, [r0], #769 @ 0x301 │ │ │ │ andcc pc, r5, #8781824 @ 0x860000 │ │ │ │ movtcs r4, #54824 @ 0xd628 │ │ │ │ vabd.s8 d25, d8, d0 │ │ │ │ - vmvn.i32 , #0 @ 0x00000000 │ │ │ │ + vrshr.s64 q9, q8, #64 │ │ │ │ vhsub.s8 d16, d6, d29 │ │ │ │ - vsra.s64 q11, q12, #64 │ │ │ │ + vbic.i32 q11, #8 @ 0x00000008 │ │ │ │ @ instruction: 0xf0bd0132 │ │ │ │ - ldmdbmi r2, {r0, r1, r2, r3, r5, r6, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ - blx 0xfea3c1ec │ │ │ │ + ldmdbmi r2, {r0, r1, r4, r5, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + blx 0x1b3c1ec │ │ │ │ stccc 8, cr15, [r8], {84} @ 0x54 │ │ │ │ vsubl.s8 q9, d20, d0 │ │ │ │ orrsmi r0, sl, #0, 4 │ │ │ │ svcge 0x004cf47f │ │ │ │ strtmi r2, [r8], -sp, asr #6 │ │ │ │ vabd.s8 d25, d8, d0 │ │ │ │ - vmvn.i32 , #0 @ 0x00000000 │ │ │ │ + vrshr.s64 q9, q8, #64 │ │ │ │ vhsub.s8 d16, d6, d29 │ │ │ │ - vsra.s64 q11, q12, #64 │ │ │ │ + vbic.i32 q11, #8 @ 0x00000008 │ │ │ │ @ instruction: 0xf0bd0132 │ │ │ │ - stmdbmi r7, {r0, r1, r2, r4, r6, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ - blx 0xfe43c21c │ │ │ │ + stmdbmi r7, {r0, r1, r3, r4, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + blx 0x153c21c │ │ │ │ svclt 0x0000e73a │ │ │ │ - mlaseq r2, r8, sl, lr │ │ │ │ - ldrsbteq lr, [r2], -r4 │ │ │ │ - eorseq lr, r2, r0, lsr #23 │ │ │ │ - eorseq lr, r2, ip, lsr #21 │ │ │ │ - eorseq lr, r2, r0, asr #22 │ │ │ │ - eorseq lr, r2, r0, ror fp │ │ │ │ + eorseq lr, r2, r8, lsl sl │ │ │ │ + eorseq lr, r2, r4, asr sl │ │ │ │ + eorseq lr, r2, r0, lsr #22 │ │ │ │ + eorseq lr, r2, ip, lsr #20 │ │ │ │ + eorseq lr, r2, r0, asr #21 │ │ │ │ + ldrshteq lr, [r2], -r0 │ │ │ │ @ instruction: 0xf64f4628 │ │ │ │ vsubw.s8 , q8, d1 │ │ │ │ vcgt.s8 d16, d15, d7 │ │ │ │ vsubl.s8 , d0, d1 │ │ │ │ - @ instruction: 0xf64c0207 │ │ │ │ - vbic.i32 d16, #4 @ 0x00000004 │ │ │ │ - @ instruction: 0xf0c1012d │ │ │ │ - @ instruction: 0x4628f811 │ │ │ │ - rsbne pc, r8, #76, 12 @ 0x4c00000 │ │ │ │ + vhsub.s8 d16, d12, d7 │ │ │ │ + vsra.s64 d23, d20, #64 │ │ │ │ + @ instruction: 0xf0c0012d │ │ │ │ + @ instruction: 0x4628ffd5 │ │ │ │ + rsceq pc, r8, #76, 12 @ 0x4c00000 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ - teqpeq r4, ip, asr #12 @ p-variant is OBSOLETE │ │ │ │ + @ instruction: 0x71b4f24c │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - blx 0xffbbc28c │ │ │ │ + blx 0xfecbc28c │ │ │ │ movscc pc, #4, 10 @ 0x1000000 │ │ │ │ @ instruction: 0xf8533390 │ │ │ │ blcs 0x8efb4 │ │ │ │ andcs sp, r1, #90112 @ 0x16000 │ │ │ │ @ instruction: 0xf8864628 │ │ │ │ @ instruction: 0xf64f2202 │ │ │ │ vorr.i32 d17, #3328 @ 0x00000d00 │ │ │ │ vcgt.s8 d16, d15, d7 │ │ │ │ vrshr.s64 d22, d25, #64 │ │ │ │ @ instruction: 0xf64c0207 │ │ │ │ - vaddw.s8 , q8, d16 │ │ │ │ + vaddw.s8 , q0, d16 │ │ │ │ @ instruction: 0xf0c0012d │ │ │ │ - @ instruction: 0xf504ffed │ │ │ │ + @ instruction: 0xf504ffb1 │ │ │ │ orrscc r3, r0, #176, 6 @ 0xc0000002 │ │ │ │ stccc 8, cr15, [r8], {83} @ 0x53 │ │ │ │ @ instruction: 0xf57f0199 │ │ │ │ @ instruction: 0xf8d6aeb7 │ │ │ │ vst1.32 {d2-d5}, [r2], r0 │ │ │ │ @ instruction: 0xf5b22270 │ │ │ │ svclt 0x00082f70 │ │ │ │ @@ -114514,21 +114514,21 @@ │ │ │ │ ldmdblt sl!, {r1, r4, fp, ip, sp, lr} │ │ │ │ rsccs pc, r0, #78643200 @ 0x4b00000 │ │ │ │ addscs pc, r7, #192, 4 │ │ │ │ bcs 0x9e048 │ │ │ │ mcrge 4, 6, pc, cr13, cr15, {1} @ │ │ │ │ strtmi r2, [r8], -sp, asr #6 │ │ │ │ vabd.s8 d25, d8, d0 │ │ │ │ - vmvn.i32 , #0 @ 0x00000000 │ │ │ │ + vrshr.s64 q9, q8, #64 │ │ │ │ vhsub.s8 d16, d6, d29 │ │ │ │ - vsra.s64 q11, q12, #64 │ │ │ │ + vbic.i32 q11, #8 @ 0x00000008 │ │ │ │ @ instruction: 0xf0bd0132 │ │ │ │ - @ instruction: 0xf107fee1 │ │ │ │ + @ instruction: 0xf107fea5 │ │ │ │ @ instruction: 0xf0b9010c │ │ │ │ - @ instruction: 0xf504fa17 │ │ │ │ + @ instruction: 0xf504f9db │ │ │ │ orrscc r3, r0, #176, 6 @ 0xc0000002 │ │ │ │ stccc 8, cr15, [r8], {83} @ 0x53 │ │ │ │ @ instruction: 0xf898e6b5 │ │ │ │ andcs r3, r1, #0 │ │ │ │ andcs pc, r4, #8781824 @ 0x860000 │ │ │ │ @ instruction: 0xf64bb93b │ │ │ │ vqdmlal.s q9, d16, d0[4] │ │ │ │ @@ -114537,85 +114537,85 @@ │ │ │ │ @ instruction: 0xf8d6aea3 │ │ │ │ orrcs r2, r0, #136 @ 0x88 │ │ │ │ movwne pc, #704 @ 0x2c0 @ │ │ │ │ @ instruction: 0xf1b34013 │ │ │ │ @ instruction: 0xf43f7f80 │ │ │ │ movtcs sl, #56985 @ 0xde99 │ │ │ │ strls r4, [r0, -r8, lsr #12] │ │ │ │ - rsbscc pc, r0, #72, 4 @ 0x80000004 │ │ │ │ + rscscs pc, r0, #72, 4 @ 0x80000004 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ - mvnsvs pc, r6, asr #4 │ │ │ │ + cmnpvs r8, r6, asr #4 @ p-variant is OBSOLETE │ │ │ │ teqpeq r2, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ - mrc2 0, 5, pc, cr2, cr13, {5} │ │ │ │ + mrc2 0, 3, pc, cr6, cr13, {5} │ │ │ │ @ instruction: 0xf0b94912 │ │ │ │ - str pc, [r7], r9, ror #19 │ │ │ │ + str pc, [r7], sp, lsr #19 │ │ │ │ @ instruction: 0xf47f2800 │ │ │ │ ldr sl, [r3, -r0, asr #29] │ │ │ │ movtcc pc, #2262 @ 0x8d6 @ │ │ │ │ @ instruction: 0xf47f0f1b │ │ │ │ - @ instruction: 0xf64caee7 │ │ │ │ - vaddw.s8 q8, q0, d8 │ │ │ │ + vceq.f32 q13, q14, │ │ │ │ + vaddw.s8 , q8, d8 │ │ │ │ @ instruction: 0xf64c012d │ │ │ │ - vaddl.s8 , d0, d20 │ │ │ │ + vaddl.s8 q8, d16, d20 │ │ │ │ blmi 0x2c015c │ │ │ │ subpl pc, r4, #64, 4 │ │ │ │ - ldc2l 2, cr15, [r6, #-0] │ │ │ │ + ldc2 2, cr15, [r6, #-0] │ │ │ │ movscc pc, #4, 10 @ 0x1000000 │ │ │ │ orrscc r4, r0, #3, 30 │ │ │ │ stccc 8, cr15, [r8], {83} @ 0x53 │ │ │ │ ldrmi lr, [pc], -pc, ror #12 │ │ │ │ svclt 0x0000e6bc │ │ │ │ - ldrsbteq lr, [r2], -r4 │ │ │ │ - eorseq lr, r2, r0, lsl fp │ │ │ │ - eorseq lr, r2, ip, lsr #21 │ │ │ │ + eorseq lr, r2, r4, asr sl │ │ │ │ + mlaseq r2, r0, sl, lr │ │ │ │ + eorseq lr, r2, ip, lsr #20 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ ldclmi 0, cr11, [r0], {133} @ 0x85 │ │ │ │ pkhbtmi r2, r0, fp, lsl #6 │ │ │ │ vmax.s8 d20, d12, d14 │ │ │ │ - vrshr.s64 , q4, #64 │ │ │ │ + vmov.i32 , #2048 @ 0x00000800 │ │ │ │ strls r0, [r0], #-557 @ 0xfffffdd3 │ │ │ │ - mvnsvc pc, ip, asr #4 │ │ │ │ + cmnpvc r0, ip, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - mrc2 0, 3, pc, cr0, cr13, {5} │ │ │ │ + mrc2 0, 1, pc, cr4, cr13, {5} │ │ │ │ strbmi r4, [r0], -r7, lsl #12 │ │ │ │ @ instruction: 0xf0bd3420 │ │ │ │ - tstpcs fp, #620 @ p-variant is OBSOLETE @ 0x26c │ │ │ │ + tstpcs fp, #380 @ p-variant is OBSOLETE @ 0x17c │ │ │ │ vshl.s8 d25, d0, d12 │ │ │ │ - vrshr.s64 , q4, #64 │ │ │ │ + vmov.i32 , #2048 @ 0x00000800 │ │ │ │ vhsub.s8 d16, d12, d29 │ │ │ │ - vsra.s64 , q8, #64 │ │ │ │ + vbic.i32 , #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf507012d │ │ │ │ @ instruction: 0xf0bd5536 │ │ │ │ - @ instruction: 0xf64bfeed │ │ │ │ + @ instruction: 0xf64bfeb1 │ │ │ │ vrsra.s64 q9, q0, #64 │ │ │ │ @ instruction: 0x46042397 │ │ │ │ ldmdavs fp, {r4, r5, r8, sl, ip, sp} │ │ │ │ @ instruction: 0xf0402b00 │ │ │ │ @ instruction: 0xf8d4824b │ │ │ │ tstlt r3, r8, asr #1 │ │ │ │ @ instruction: 0x46404631 │ │ │ │ @ instruction: 0xf5074798 │ │ │ │ @ instruction: 0x210034b0 │ │ │ │ vmax.s8 d20, d3, d24 │ │ │ │ vrshr.s64 q9, q2, #64 │ │ │ │ @ instruction: 0xf5070201 │ │ │ │ vmax.s32 d4, d20, d16 │ │ │ │ - @ instruction: 0xf8d4eabc │ │ │ │ + @ instruction: 0xf8d4ea7c │ │ │ │ @ instruction: 0x463a00f0 │ │ │ │ cmpppl r5, pc, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlabteq r7, r0, r2, pc @ │ │ │ │ - blx 0x11bc830 │ │ │ │ + blx 0x2bc830 │ │ │ │ ldrsbteq pc, [r0], #132 @ 0x84 @ │ │ │ │ vmin.s8 d20, d15, d26 │ │ │ │ vsra.s64 d21, d13, #64 │ │ │ │ @ instruction: 0xf1b00107 │ │ │ │ - @ instruction: 0xf8d4fa3b │ │ │ │ + @ instruction: 0xf8d4f9ff │ │ │ │ @ instruction: 0xf8c623cc │ │ │ │ @ instruction: 0xf5072df8 │ │ │ │ @ instruction: 0xf5035300 │ │ │ │ @ instruction: 0xf5033ca0 │ │ │ │ @ instruction: 0xf8d4625b │ │ │ │ @ instruction: 0xf8c6e260 │ │ │ │ @ instruction: 0xf8d4ee14 │ │ │ │ @@ -114748,23 +114748,23 @@ │ │ │ │ stmdavs r0, {r6, r7, r8, r9, ip, sp, lr, pc} │ │ │ │ svceq 0x0000f1b8 │ │ │ │ rschi pc, ip, r0, asr #32 │ │ │ │ ldrle r0, [r7, #-1793] @ 0xfffff8ff │ │ │ │ @ instruction: 0x46410092 │ │ │ │ @ instruction: 0x0090f8d4 │ │ │ │ vcgt.s32 d9, d4, d2 │ │ │ │ - @ instruction: 0xf8d4e990 │ │ │ │ + @ instruction: 0xf8d4e950 │ │ │ │ strbmi r2, [r1], -ip, lsl #4 │ │ │ │ @ instruction: 0x0094f8d4 │ │ │ │ vqadd.s32 d0, d20, d2 │ │ │ │ - @ instruction: 0xf8d4e988 │ │ │ │ + @ instruction: 0xf8d4e948 │ │ │ │ @ instruction: 0xf8d4220c │ │ │ │ @ instruction: 0x46410098 │ │ │ │ vqadd.s32 d0, d20, d2 │ │ │ │ - blls 0x13a9d8 │ │ │ │ + blls 0x13a8d8 │ │ │ │ andscs pc, r0, #212, 16 @ 0xd40000 │ │ │ │ @ instruction: 0xf0402a00 │ │ │ │ @ instruction: 0xf50380ad │ │ │ │ andcs r3, r0, #160, 6 @ 0x80000002 │ │ │ │ eorcs lr, r7, #196, 18 @ 0x310000 │ │ │ │ eorcs lr, pc, #196, 18 @ 0x310000 │ │ │ │ eorscs lr, r1, #196, 18 @ 0x310000 │ │ │ │ @@ -114775,15 +114775,15 @@ │ │ │ │ adchi pc, fp, r0, asr #32 │ │ │ │ svclt 0x0000e00e │ │ │ │ ... │ │ │ │ andeq r0, r0, r5 │ │ │ │ andeq r0, r0, r0, lsr #32 │ │ │ │ strdeq pc, [r1], -pc @ │ │ │ │ andeq r0, r0, r0 │ │ │ │ - eorseq lr, r2, r8, ror sl │ │ │ │ + ldrshteq lr, [r2], -r8 │ │ │ │ stmib r4, {r8, r9, sp}^ │ │ │ │ @ instruction: 0xf5053336 │ │ │ │ vhadd.s8 , q0, q1 │ │ │ │ strcs r1, [r1], #-769 @ 0xfffffcff │ │ │ │ cdpcc 8, 13, cr15, cr3, cr6, {5} │ │ │ │ @ instruction: 0xf8863008 │ │ │ │ @ instruction: 0xf8864ed1 │ │ │ │ @@ -114848,110 +114848,110 @@ │ │ │ │ cdp2 0, 14, cr15, cr10, cr4, {0} │ │ │ │ andlt r4, r5, r8, lsr #12 │ │ │ │ svcmi 0x00f0e8bd │ │ │ │ ldclt 0, cr15, [sl], {14} │ │ │ │ swpcs r0, r2, [r0] @ │ │ │ │ ldrsbteq pc, [r4], r4 @ │ │ │ │ vcgt.s32 d9, d4, d2 │ │ │ │ - @ instruction: 0xf8d4e8c6 │ │ │ │ + @ instruction: 0xf8d4e886 │ │ │ │ tstcs r0, r0, lsl r2 │ │ │ │ ldrsbteq pc, [r8], r4 @ │ │ │ │ vqadd.s32 d0, d20, d2 │ │ │ │ - blls 0x13a854 │ │ │ │ + blls 0x13a754 │ │ │ │ @ instruction: 0xf8d4e741 │ │ │ │ ldrsbeq r0, [r2], r0 @ │ │ │ │ vrhadd.s32 d2, d4, d0 │ │ │ │ - @ instruction: 0xf8d4e8b6 │ │ │ │ + @ instruction: 0xf8d4e876 │ │ │ │ @ instruction: 0xf8d42214 │ │ │ │ ldrdcs r0, [r0, -r4] │ │ │ │ vqadd.s32 d0, d20, d2 │ │ │ │ - ldrb lr, [r5, -lr, lsr #17] │ │ │ │ + ldrb lr, [r5, -lr, ror #16] │ │ │ │ swpcs r0, r2, [r0] @ │ │ │ │ ldrdeq pc, [r4], r4 @ │ │ │ │ vcgt.s32 d9, d4, d2 │ │ │ │ - @ instruction: 0xf8d4e8a6 │ │ │ │ + @ instruction: 0xf8d4e866 │ │ │ │ tstcs r0, ip, lsl #4 │ │ │ │ ldrdeq pc, [ip], r4 @ │ │ │ │ vqadd.s32 d0, d20, d2 │ │ │ │ - blls 0x13a814 │ │ │ │ + blls 0x13a714 │ │ │ │ adccc pc, r0, #12582912 @ 0xc00000 │ │ │ │ @ instruction: 0xf8523290 │ │ │ │ ldreq r2, [r0, r4, lsl #24] │ │ │ │ svcge 0x0016f57f │ │ │ │ andcs pc, ip, #212, 16 @ 0xd40000 │ │ │ │ @ instruction: 0xf8d42100 │ │ │ │ addseq r0, r2, r8, lsr #1 │ │ │ │ - stm ip, {r2, r5, r9, ip, sp, lr, pc} │ │ │ │ + stmda ip, {r2, r5, r9, ip, sp, lr, pc}^ │ │ │ │ andcs pc, ip, #212, 16 @ 0xd40000 │ │ │ │ ldrsbteq pc, [r0], r4 @ │ │ │ │ addseq r2, r2, r0, lsl #2 │ │ │ │ - stm r4, {r2, r5, r9, ip, sp, lr, pc} │ │ │ │ + stmda r4, {r2, r5, r9, ip, sp, lr, pc}^ │ │ │ │ str r9, [r3, -r2, lsl #22] │ │ │ │ @ instruction: 0x63bef24b │ │ │ │ orrscs pc, r7, #192, 4 │ │ │ │ blcs 0xa2648 │ │ │ │ stcge 4, cr15, [sp, #252]! @ 0xfc │ │ │ │ cmppcs r0, #78643200 @ p-variant is OBSOLETE @ 0x4b00000 │ │ │ │ orrscs pc, r7, #192, 4 │ │ │ │ ldreq r6, [fp], #-2075 @ 0xfffff7e5 │ │ │ │ stcge 5, cr15, [r5, #508]! @ 0x1fc │ │ │ │ @ instruction: 0x33b1f507 │ │ │ │ - adcne pc, r4, ip, asr #12 │ │ │ │ + eorne pc, r4, ip, asr #12 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ cmncs ip, #3457024 @ 0x34c000 │ │ │ │ - cdp2 0, 3, cr15, cr2, cr3, {7} │ │ │ │ + ldc2l 0, cr15, [r6, #908]! @ 0x38c │ │ │ │ svclt 0x0000e599 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0080f8cc │ │ │ │ @ instruction: 0xf64eb097 │ │ │ │ - vqshl.s64 d16, d0, #0 │ │ │ │ + vorr.i32 d16, #0 @ 0x00000000 │ │ │ │ @ instruction: 0x460c0732 │ │ │ │ bvc 0xffdbda44 │ │ │ │ andls r2, r9, #1811939328 @ 0x6c000000 │ │ │ │ - mvnsvc pc, ip, asr #4 │ │ │ │ + cmnpvc r0, ip, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ andge pc, r0, sp, asr #17 │ │ │ │ - sbcsvc pc, r8, #76, 4 @ 0xc0000004 │ │ │ │ + subsvc pc, r8, #76, 4 @ 0xc0000004 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ @ instruction: 0xf0bd4683 │ │ │ │ - @ instruction: 0xf500fbcd │ │ │ │ + @ instruction: 0xf500fb91 │ │ │ │ @ instruction: 0xf8955500 │ │ │ │ cdpcs 15, 0, cr6, cr0, cr0, {0} │ │ │ │ rsbshi pc, r3, #64 @ 0x40 │ │ │ │ bpl 0xe3da58 │ │ │ │ teqppl r6, #0, 10 @ p-variant is OBSOLETE │ │ │ │ - strcc pc, [r0, -ip, asr #12]! │ │ │ │ + strcs pc, [r0, ip, asr #12]! │ │ │ │ streq pc, [sp, -r0, asr #5]! │ │ │ │ - blmi 0x9bdf88 │ │ │ │ + blcc 0xfe9bdf88 │ │ │ │ bleq 0xbfd16c │ │ │ │ - ldmibpl ip, {r3, r6, r9, ip, sp, lr, pc} │ │ │ │ + ldmdbpl ip, {r3, r6, r9, ip, sp, lr, pc} │ │ │ │ ldmdbeq r2!, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf10a4680 │ │ │ │ teqcc r0, #44, 20 @ 0x2c000 │ │ │ │ ldrtmi r9, [r2], -sl, lsl #6 │ │ │ │ svccc 0x0004f85a │ │ │ │ @ instruction: 0x46204639 │ │ │ │ - ldc2 0, cr15, [sl], {223} @ 0xdf │ │ │ │ + blx 0xff83ca0a │ │ │ │ movweq pc, #12294 @ 0x3006 @ │ │ │ │ ldrbmi r2, [r9], -r3, lsl #22 │ │ │ │ svclt 0x00084620 │ │ │ │ strcc r4, [r1], -r9, asr #12 │ │ │ │ - ldc2 0, cr15, [r0], {223} @ 0xdf │ │ │ │ + blx 0xff5bca1e │ │ │ │ mvnle r2, r0, lsl lr │ │ │ │ bcc 0xfe8bdabc │ │ │ │ beq 0xfe4bcad4 │ │ │ │ tstcc r2, sl, asr r9 │ │ │ │ @ instruction: 0xf1400618 │ │ │ │ @ instruction: 0xf8d58226 │ │ │ │ @ instruction: 0x07893fd0 │ │ │ │ svceq 0x00dcf8d5 │ │ │ │ vrecps.f32 , , q4 │ │ │ │ - @ instruction: 0xf00351cc │ │ │ │ + @ instruction: 0xf003514c │ │ │ │ @ instruction: 0xf8d54200 │ │ │ │ @ instruction: 0xf8d53fc8 │ │ │ │ svclt 0x0058cfe0 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ subvc lr, r3, #270336 @ 0x42000 │ │ │ │ svccc 0x00d8f8d5 │ │ │ │ sbcvs lr, r3, #270336 @ 0x42000 │ │ │ │ @@ -114973,37 +114973,37 @@ │ │ │ │ ldclmi 4, cr15, [ip], #-48 @ 0xffffffd0 │ │ │ │ @ instruction: 0xf080fab0 │ │ │ │ andeq lr, ip, #270336 @ 0x42000 │ │ │ │ subsne lr, r0, pc, asr #20 │ │ │ │ addvc lr, r0, #270336 @ 0x42000 │ │ │ │ @ instruction: 0xf8d3d50c │ │ │ │ @ instruction: 0xf64c0b08 │ │ │ │ - vmla.f d17, d16, d0[0] │ │ │ │ + vmla.f d17, d0, d0[0] │ │ │ │ @ instruction: 0xf64c012d │ │ │ │ - @ instruction: 0xf2c01cbc │ │ │ │ + vmvn.i32 d17, #3327 @ 0x00000cff │ │ │ │ stmdacs r0, {r0, r2, r3, r5, sl, fp} │ │ │ │ uqadd16mi fp, r1, r8 │ │ │ │ andeq pc, r8, r2, asr #7 │ │ │ │ @ instruction: 0xf0402800 │ │ │ │ @ instruction: 0xf8d38093 │ │ │ │ @ instruction: 0xf64c3b08 │ │ │ │ - vshr.s64 , q4, #64 │ │ │ │ + vmov.i32 , #8 @ 0x00000008 │ │ │ │ @ instruction: 0xf503002d │ │ │ │ bl 0x1dd4ac │ │ │ │ @ instruction: 0xf8d30383 │ │ │ │ @ instruction: 0xf0133db4 │ │ │ │ @ instruction: 0xf64c0f01 │ │ │ │ - vqdmlal.s , d16, d0[6] │ │ │ │ + vqdmlal.s , d0, d0[6] │ │ │ │ svclt 0x0018032d │ │ │ │ bcs 0x91f90 │ │ │ │ movwne lr, #18893 @ 0x49cd │ │ │ │ @ instruction: 0x232dbfac │ │ │ │ @ instruction: 0xf012234e │ │ │ │ @ instruction: 0xf64c4f80 │ │ │ │ - vaddw.s8 , q0, d28 │ │ │ │ + vaddw.s8 q9, q8, d28 │ │ │ │ svclt 0x000c012d │ │ │ │ subscs r2, sl, sp, lsr #32 │ │ │ │ svcpl 0x0000f012 │ │ │ │ svclt 0x000c9000 │ │ │ │ subcs r2, r3, sp, lsr #32 │ │ │ │ svcpl 0x0080f012 │ │ │ │ @ instruction: 0xf04fbf0c │ │ │ │ @@ -115011,104 +115011,104 @@ │ │ │ │ @ instruction: 0xf0120c56 │ │ │ │ @ instruction: 0xf8cd7f80 │ │ │ │ andls ip, r1, r8 │ │ │ │ @ instruction: 0xf04fbf0c │ │ │ │ @ instruction: 0xf04f0c41 │ │ │ │ @ instruction: 0x46200c54 │ │ │ │ andgt pc, ip, sp, asr #17 │ │ │ │ - blx 0x1dbcb56 │ │ │ │ + blx 0xebcb56 │ │ │ │ orrseq r9, sl, #9216 @ 0x2400 │ │ │ │ orrhi pc, r6, r0, asr #2 │ │ │ │ bcc 0xfecbdc04 │ │ │ │ rsbcc pc, r0, #14286848 @ 0xda0000 │ │ │ │ svceq 0x000ef013 │ │ │ │ andhi pc, r5, #64 @ 0x40 │ │ │ │ eorle r0, r0, fp, lsl r7 │ │ │ │ ldmdbvs fp, {r0, r2, r8, sl, ip, sp, lr, pc}^ │ │ │ │ - blcc 0x1ebe12c │ │ │ │ + blcs 0xffebe12c │ │ │ │ bleq 0xbfd300 │ │ │ │ stmdaeq sl!, {r8, sl, sp}^ │ │ │ │ movweq pc, #4101 @ 0x1005 @ │ │ │ │ @ instruction: 0x46204659 │ │ │ │ movtne lr, #11011 @ 0x2b03 │ │ │ │ bicsvc pc, lr, #12582912 @ 0xc00000 │ │ │ │ sbceq lr, r3, #9216 @ 0x2400 │ │ │ │ eorscc pc, r3, r9, asr r8 @ │ │ │ │ stmib sp, {r1, r4, r6, fp, sp, lr}^ │ │ │ │ andls r3, r1, #4, 4 @ 0x40000000 │ │ │ │ mrrcne 0, 6, r0, r7, cr10 │ │ │ │ strls r9, [r0, -r2, lsl #10] │ │ │ │ @ instruction: 0xf0df3501 │ │ │ │ - adcsmi pc, r5, #72704 @ 0x11c00 │ │ │ │ + adcsmi pc, r5, #11264 @ 0x2c00 │ │ │ │ stmdals sl, {r0, r2, r5, r6, r7, r8, ip, lr, pc} │ │ │ │ @ instruction: 0xf844f00d │ │ │ │ - msrcc (UNDEF: 104), ip │ │ │ │ + mvncs pc, ip, asr #12 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ strtmi r4, [r0], -r2, lsl #12 │ │ │ │ - blx 0xf3cbca │ │ │ │ + blx 0x3cbc8 │ │ │ │ movwcc pc, #2266 @ 0x8da @ │ │ │ │ svcvs 0x0070f413 │ │ │ │ mrshi pc, (UNDEF: 74) @ │ │ │ │ rsbcc pc, r4, #14286848 @ 0xda0000 │ │ │ │ svcvs 0x0070f413 │ │ │ │ mrshi pc, (UNDEF: 68) @ │ │ │ │ stmdapl r0, {r3, r8, sl, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf64c4620 │ │ │ │ - vaddw.s8 , q8, d16 │ │ │ │ + vaddw.s8 , q0, d16 │ │ │ │ @ instruction: 0xf8d8012d │ │ │ │ andslt r2, r7, r4, asr fp │ │ │ │ svcmi 0x00f0e8bd │ │ │ │ - bllt 0x8bcbfc │ │ │ │ - msrvs CPSR_s, #68, 4 @ 0x40000004 │ │ │ │ + blt 0xff9bcbfc │ │ │ │ + @ instruction: 0x53a4f244 │ │ │ │ msreq CPSR_fsxc, #192, 4 │ │ │ │ vbic.i32 q15, #-1426063360 @ 0xab000000 │ │ │ │ movwls r0, #58241 @ 0xe381 │ │ │ │ svclt 0x00181ede │ │ │ │ stmdals pc, {r0, r9, sl, sp} @ │ │ │ │ bcs 0xfeb7e1c4 │ │ │ │ bcs 0xfeb3e3c8 │ │ │ │ cdp2 0, 5, cr15, cr2, cr8, {0} │ │ │ │ cmppvs fp, #20971520 @ p-variant is OBSOLETE @ 0x1400000 │ │ │ │ strtmi r9, [r0], -sp, lsl #2 │ │ │ │ - mvnsne pc, ip, asr #12 │ │ │ │ + cmnpne r4, ip, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - blpl 0xfe7bd1d8 │ │ │ │ + blpl 0x7bd1d8 │ │ │ │ bleq 0xd3d3bc │ │ │ │ - stmdbmi r4!, {r3, r6, r9, sl, ip, sp, lr, pc} │ │ │ │ + stmibcc r4!, {r3, r6, r9, sl, ip, sp, lr, pc} │ │ │ │ pusheq {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ ldmib r3, {r8, r9, sl, sp}^ │ │ │ │ @ instruction: 0xf0df2350 │ │ │ │ - blls 0x3bf4b4 │ │ │ │ + blls 0x3bf3c4 │ │ │ │ @ instruction: 0xf503950b │ │ │ │ @ instruction: 0xf1085837 │ │ │ │ ldcne 8, cr0, [fp], #160 @ 0xa0 │ │ │ │ blvc 0x13bf40 │ │ │ │ @ instruction: 0x4620463a │ │ │ │ @ instruction: 0xf64c3701 │ │ │ │ - vorr.i32 d18, #4 @ 0x00000004 │ │ │ │ + vsra.s64 d17, d4, #64 │ │ │ │ blx 0x300da6 │ │ │ │ stc 3, cr15, [sp, #12] │ │ │ │ @ instruction: 0xf1087b00 │ │ │ │ @ instruction: 0xf1b30808 │ │ │ │ svclt 0x00943f55 │ │ │ │ @ instruction: 0x464d465d │ │ │ │ @ instruction: 0xf0df9502 │ │ │ │ - svccs 0x001ffadb │ │ │ │ + svccs 0x001ffa9f │ │ │ │ stcls 1, cr13, [fp, #-916] @ 0xfffffc6c │ │ │ │ @ instruction: 0xf64c4620 │ │ │ │ - vaddw.s8 q9, q0, d4 │ │ │ │ + vaddw.s8 , q8, d4 │ │ │ │ @ instruction: 0xf505012d │ │ │ │ ldmib r7, {r0, r1, r3, r4, r6, r8, r9, sl, sp, lr}^ │ │ │ │ @ instruction: 0xf507234e │ │ │ │ @ instruction: 0xf0df3799 │ │ │ │ - @ instruction: 0xf8d7facb │ │ │ │ + @ instruction: 0xf8d7fa8f │ │ │ │ vshr.u64 , q4, #61 │ │ │ │ andsmi r7, lr, #64, 6 │ │ │ │ bichi pc, sl, r0, asr #32 │ │ │ │ - bicpl pc, ip, #-1879048188 @ 0x90000004 │ │ │ │ + movtpl pc, #49737 @ 0xc249 @ │ │ │ │ msreq CPSR_fsxc, #192, 4 │ │ │ │ stmdals sl, {r1, r3, r8, fp, ip, pc} │ │ │ │ @ instruction: 0x9e0a2900 │ │ │ │ eorcs fp, sp, #172, 30 @ 0x2b0 │ │ │ │ subeq r2, r9, lr, asr #4 │ │ │ │ cmpcs sl, ip, asr #30 │ │ │ │ addeq r2, r7, sp, lsr #2 │ │ │ │ @@ -115120,98 +115120,98 @@ │ │ │ │ ldrbcs fp, [r6], -ip, asr #30 │ │ │ │ andls r2, r5, #47185920 @ 0x2d00000 │ │ │ │ stmib sp, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl}^ │ │ │ │ svclt 0x004c6303 │ │ │ │ ldrbcs r2, [r4, -r8, ror #14]! │ │ │ │ @ instruction: 0x46209b10 │ │ │ │ @ instruction: 0xf64c9a0a │ │ │ │ - vaddw.s8 q9, q0, d20 │ │ │ │ + vaddw.s8 , q8, d20 │ │ │ │ strls r0, [r6, -sp, lsr #2] │ │ │ │ - blx 0xfe63cd10 │ │ │ │ + blx 0x173cd10 │ │ │ │ @ instruction: 0xf5039b0c │ │ │ │ tstls r0, #176, 6 @ 0xc0000002 │ │ │ │ addcc pc, r8, #13828096 @ 0xd30000 │ │ │ │ svcvs 0x0070f013 │ │ │ │ @ instruction: 0xf8d5d017 │ │ │ │ @ instruction: 0xf8d52ff0 │ │ │ │ @ instruction: 0x07963ff4 │ │ │ │ cmpcs sl, ip, asr #30 │ │ │ │ ldrbeq r2, [r0, sp, lsr #2] │ │ │ │ subscs fp, r3, ip, asr #30 │ │ │ │ stmib sp, {r0, r2, r3, r5, sp}^ │ │ │ │ strtmi r1, [r0], -r0 │ │ │ │ - cmppcs r8, ip, asr #12 @ p-variant is OBSOLETE │ │ │ │ + bicne pc, r8, ip, asr #12 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - blx 0x1ebcd4c │ │ │ │ + blx 0xfbcd4c │ │ │ │ @ instruction: 0xf8d39b10 │ │ │ │ ldreq r3, [pc, -r8, lsl #5] │ │ │ │ msrhi SPSR_fsc, r0, asr #32 │ │ │ │ stmdbls sp, {r0, r2, r3, r8, r9, fp, ip, pc} │ │ │ │ blls 0x3c1f5c │ │ │ │ @ instruction: 0xf64cbf4b │ │ │ │ - vhsub.s8 , , q2 │ │ │ │ - vmlal.s , d16, d0[3] │ │ │ │ + vhsub.s8 , , q2 │ │ │ │ + vmlal.s , d0, d0[3] │ │ │ │ vsubl.s8 q8, d0, d29 │ │ │ │ ldreq r0, [r8, #-559] @ 0xfffffdd1 │ │ │ │ svclt 0x004b4620 │ │ │ │ - bicne pc, r8, #76, 12 @ 0x4c00000 │ │ │ │ - bicpl pc, ip, #-1879048188 @ 0x90000004 │ │ │ │ + movtne pc, #34380 @ 0x864c @ │ │ │ │ + movtpl pc, #49737 @ 0xc249 @ │ │ │ │ msreq CPSR_fsc, #192, 4 │ │ │ │ msreq CPSR_fsxc, #192, 4 │ │ │ │ svclt 0x004b0489 │ │ │ │ - bicsne pc, r0, ip, asr #12 │ │ │ │ - bicpl pc, ip, r9, asr #4 │ │ │ │ + cmppne r0, ip, asr #12 @ p-variant is OBSOLETE │ │ │ │ + cmpppl ip, r9, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ vrhadd.s8 d25, d2, d0 │ │ │ │ - vsra.s64 q8, q0, #64 │ │ │ │ + vorr.i32 q8, #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf0df0132 │ │ │ │ - blls 0x2ff354 │ │ │ │ + blls 0x2ff264 │ │ │ │ svclt 0x005c039f │ │ │ │ - orrspl pc, ip, r8, asr #4 │ │ │ │ + tstppl ip, r8, asr #4 @ p-variant is OBSOLETE │ │ │ │ teqpeq r2, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ teqphi r5, r0, asr #2 @ p-variant is OBSOLETE │ │ │ │ ldrdne lr, [lr], -sp │ │ │ │ blx 0x16bca7a │ │ │ │ stmdacs r0, {r1, r4, ip, pc} │ │ │ │ msrhi CPSR_fc, r0, asr #32 │ │ │ │ ldrtmi r9, [r0], -pc, lsl #28 │ │ │ │ cdp2 0, 15, cr15, cr10, cr12, {0} │ │ │ │ ldrtmi r4, [r0], -r7, lsl #12 │ │ │ │ @ instruction: 0xff0cf00c │ │ │ │ @ instruction: 0x4603463a │ │ │ │ - cmnpcs ip, ip, asr #12 @ p-variant is OBSOLETE │ │ │ │ + mvnsne pc, ip, asr #12 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ @ instruction: 0xf0df4620 │ │ │ │ - blls 0x4bf310 │ │ │ │ + blls 0x4bf220 │ │ │ │ addcc pc, r8, #13828096 @ 0xd30000 │ │ │ │ svcvs 0x0070f013 │ │ │ │ orrhi pc, pc, r0, asr #32 │ │ │ │ @ instruction: 0xf8d39b10 │ │ │ │ ldreq r3, [r8, -r4, lsl #5] │ │ │ │ mvnshi pc, r0, asr #32 │ │ │ │ vqdmulh.s d25, d8, d12 │ │ │ │ - @ instruction: 0xf2c0599c │ │ │ │ + vorr.i16 d21, #12 @ 0x000c │ │ │ │ @ instruction: 0x9e120932 │ │ │ │ bpl 0x1c3dea8 │ │ │ │ - stmdami r4!, {r3, r6, r9, sl, ip, sp, lr, pc} │ │ │ │ + stmiacc r4!, {r3, r6, r9, sl, ip, sp, lr, pc} │ │ │ │ stmdaeq sp!, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ - strbcs pc, [r8, ip, asr #12]! @ │ │ │ │ + strbcs pc, [r8, -ip, asr #12]! @ │ │ │ │ streq pc, [sp, -r0, asr #5]! │ │ │ │ beq 0x4bced8 │ │ │ │ blvc 0x13c11c │ │ │ │ ldc 6, cr4, [sl, #200] @ 0xc8 │ │ │ │ ldrtmi r6, [r9], -r0, lsl #22 │ │ │ │ ldrbeq r4, [r3, r0, lsr #12]! │ │ │ │ blvc 0xbc0f8 │ │ │ │ blvs 0x13c0fc │ │ │ │ rschi pc, r3, r0, asr #2 │ │ │ │ @ instruction: 0xf8cd3601 │ │ │ │ @ instruction: 0xf0df9010 │ │ │ │ - @ instruction: 0xf50af9f5 │ │ │ │ + @ instruction: 0xf50af9b9 │ │ │ │ vmulcs.f32 s14, s1, s0 │ │ │ │ blls 0x4b5280 │ │ │ │ addcc pc, r8, #13828096 @ 0xd30000 │ │ │ │ svcvs 0x0070f013 │ │ │ │ rscshi pc, pc, r0, asr #32 │ │ │ │ andcs fp, r0, r7, lsl r0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @@ -115224,26 +115224,26 @@ │ │ │ │ addseq r4, fp, r2, lsl #12 │ │ │ │ @ instruction: 0xf000d575 │ │ │ │ blcs 0x601794 │ │ │ │ @ instruction: 0xf505d071 │ │ │ │ @ instruction: 0xf853538f │ │ │ │ ldrbeq r3, [pc, r8, lsl #24] │ │ │ │ @ instruction: 0xf64cbf44 │ │ │ │ - vqdmlal.s , d16, d0[0] │ │ │ │ + vqdmlal.s , d0, d0[0] │ │ │ │ strbtle r0, [sl], #-813 @ 0xfffffcd3 │ │ │ │ - @ instruction: 0x13bcf64c │ │ │ │ + teqpne ip, #76, 12 @ p-variant is OBSOLETE @ 0x4c00000 │ │ │ │ msreq CPSR_fsc, #192, 4 │ │ │ │ tstcs fp, #101 @ 0x65 │ │ │ │ @ instruction: 0xf8cd4658 │ │ │ │ vhadd.s8 d26, d12, d0 │ │ │ │ - vrshr.s64 , q4, #64 │ │ │ │ + vmov.i32 , #2048 @ 0x00000800 │ │ │ │ vhsub.s8 d16, d12, d29 │ │ │ │ - vsra.s64 , q8, #64 │ │ │ │ + vbic.i32 , #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf0bd012d │ │ │ │ - @ instruction: 0xf500f945 │ │ │ │ + @ instruction: 0xf500f909 │ │ │ │ @ instruction: 0xf5005500 │ │ │ │ andls r5, ip, r6, lsr r3 │ │ │ │ movwls r3, #62256 @ 0xf330 │ │ │ │ movcc pc, #20971520 @ 0x1400000 │ │ │ │ svccs 0x00d4f8d5 │ │ │ │ blx 0xfed0d9b0 │ │ │ │ @ instruction: 0xf853f282 │ │ │ │ @@ -115278,15 +115278,15 @@ │ │ │ │ mrcge 6, 2, APSR_nzcv, cr7, cr15, {1} │ │ │ │ streq lr, [r3, r7, lsl #22] │ │ │ │ movtcc pc, #2263 @ 0x8d7 @ │ │ │ │ cdpne 3, 13, cr9, cr14, cr14, {0} │ │ │ │ @ instruction: 0x2601bf18 │ │ │ │ strtcs lr, [r0], -sp, asr #12 │ │ │ │ vqrshl.s8 q15, q13, │ │ │ │ - vqdmlal.s , d16, d0[3] │ │ │ │ + vqdmlal.s , d0, d0[3] │ │ │ │ bcs 0x818c4 │ │ │ │ svclt 0x00ac9304 │ │ │ │ movtcs r2, #58157 @ 0xe32d │ │ │ │ svcmi 0x0080f012 │ │ │ │ @ instruction: 0x212dbf0c │ │ │ │ @ instruction: 0xf012215a │ │ │ │ tstls r0, r0, lsl #30 │ │ │ │ @@ -115301,47 +115301,47 @@ │ │ │ │ smlabbls r5, r0, r1, r0 │ │ │ │ cmpcs r1, ip, lsl #30 │ │ │ │ @ instruction: 0xf0122154 │ │ │ │ tstls r3, r0, lsl pc │ │ │ │ svclt 0x000c4620 │ │ │ │ @ instruction: 0x2120211a │ │ │ │ @ instruction: 0xf64c9106 │ │ │ │ - vmla.f d19, d0, d0[2] │ │ │ │ + vmla.f d18, d16, d0[2] │ │ │ │ @ instruction: 0xf0df012d │ │ │ │ - ldr pc, [r7, #2349]! @ 0x92d │ │ │ │ + ldr pc, [r7, #2289]! @ 0x8f1 │ │ │ │ @ instruction: 0xf5039b0c │ │ │ │ @ instruction: 0xf8d35340 │ │ │ │ bcs 0x8b834 │ │ │ │ mcrge 4, 0, pc, cr15, cr15, {3} @ │ │ │ │ blcc 0x2befc8 │ │ │ │ cmppvc r0, #12582912 @ p-variant is OBSOLETE @ 0xc00000 │ │ │ │ orreq lr, r3, #5120 @ 0x1400 │ │ │ │ ldccc 8, cr15, [r4, #844]! @ 0x34c │ │ │ │ @ instruction: 0xf00343db │ │ │ │ movwls r0, #58113 @ 0xe301 │ │ │ │ @ instruction: 0xf8cde601 │ │ │ │ @ instruction: 0x36018010 │ │ │ │ bvc 0xfe0be0c4 │ │ │ │ - @ instruction: 0xf910f0df │ │ │ │ + @ instruction: 0xf8d4f0df │ │ │ │ @ instruction: 0xf64ce706 │ │ │ │ - vmla.f d18, d0, d0[6] │ │ │ │ + vmla.f d17, d16, d0[6] │ │ │ │ strtmi r0, [r0], -sp, lsr #2 │ │ │ │ pop {r0, r1, r2, r4, ip, sp, pc} │ │ │ │ @ instruction: 0xf0df4ff0 │ │ │ │ - blls 0x32f0cc │ │ │ │ + blls 0x32efdc │ │ │ │ @ instruction: 0xf64c4620 │ │ │ │ - vorr.i32 q9, #12 @ 0x0000000c │ │ │ │ + vsra.s64 , q6, #64 │ │ │ │ vaddw.u8 q8, , d29 │ │ │ │ @ instruction: 0xf0df2281 │ │ │ │ - @ instruction: 0xe687f8fb │ │ │ │ + @ instruction: 0xe687f8bf │ │ │ │ orrpl pc, pc, #20971520 @ 0x1400000 │ │ │ │ stccc 8, cr15, [r8], {83} @ 0x53 │ │ │ │ svclt 0x004b07d8 │ │ │ │ - bicne pc, r0, #76, 12 @ 0x4c00000 │ │ │ │ - @ instruction: 0x13bcf64c │ │ │ │ + movtne pc, #1612 @ 0x64c @ │ │ │ │ + teqpne ip, #76, 12 @ p-variant is OBSOLETE @ 0x4c00000 │ │ │ │ msreq CPSR_fsc, #192, 4 │ │ │ │ msreq CPSR_fsc, #192, 4 │ │ │ │ @ instruction: 0xf8d5e62a │ │ │ │ @ instruction: 0x079d3ff0 │ │ │ │ mrcge 5, 7, APSR_nzcv, cr12, cr15, {3} │ │ │ │ ldrdne lr, [lr], -sp │ │ │ │ mrrc2 0, 0, pc, r4, cr8 @ │ │ │ │ @@ -115352,40 +115352,40 @@ │ │ │ │ strmi pc, [r3], sp, asr #24 │ │ │ │ tsteq r0, r1 │ │ │ │ vsub.i8 q1, q0, │ │ │ │ strbmi r8, [r0, #-430] @ 0xfffffe52 │ │ │ │ @ instruction: 0xf04fbfc8 │ │ │ │ @ instruction: 0xf77f0c02 │ │ │ │ blls 0x3ac8b4 │ │ │ │ - strcc pc, [ip, -ip, asr #12] │ │ │ │ + strcs pc, [ip, ip, asr #12] │ │ │ │ streq pc, [sp, -r0, asr #5]! │ │ │ │ ldmdbeq sl!, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ bmi 0xff0be144 │ │ │ │ - tstpcc r0, ip, asr #12 @ p-variant is OBSOLETE │ │ │ │ + orrcs pc, r0, ip, asr #12 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ bne 0x37b96c │ │ │ │ @ instruction: 0x0c09e9cd │ │ │ │ ldmib sp, {r0, r1, r3, r8, ip, pc}^ │ │ │ │ strbmi r2, [r3], -sl, lsl #2 │ │ │ │ @ instruction: 0xf0df4620 │ │ │ │ - @ instruction: 0xf1bbf8b5 │ │ │ │ + @ instruction: 0xf1bbf879 │ │ │ │ blle 0x68495c │ │ │ │ @ instruction: 0x465e4655 │ │ │ │ cdpcc 0, 0, cr14, cr1, cr7, {0} │ │ │ │ @ instruction: 0x46393d10 │ │ │ │ @ instruction: 0xf8cd4620 │ │ │ │ @ instruction: 0xf0df9008 │ │ │ │ - ldmib r5, {r0, r1, r2, r5, r7, fp, ip, sp, lr, pc}^ │ │ │ │ + ldmib r5, {r0, r1, r3, r5, r6, fp, ip, sp, lr, pc}^ │ │ │ │ ldmib r5, {r8}^ │ │ │ │ stmib sp, {r1, r8, r9, sp}^ │ │ │ │ cdpcs 1, 0, cr0, cr0, cr0, {0} │ │ │ │ smlattcs sl, pc, r1, sp │ │ │ │ tstls r2, r0, lsr #12 │ │ │ │ @ instruction: 0xf0df4639 │ │ │ │ - blls 0x2feff4 │ │ │ │ + blls 0x2fef04 │ │ │ │ stmdaeq r1, {r3, r8, ip, sp, lr, pc} │ │ │ │ bvc 0xfe0be1c0 │ │ │ │ ldclle 5, cr4, [r6], {67} @ 0x43 │ │ │ │ @ instruction: 0xf8d5e6a6 │ │ │ │ @ instruction: 0x07de3ff0 │ │ │ │ mcrge 5, 3, pc, cr12, cr15, {3} @ │ │ │ │ ldrdne lr, [lr], -sp │ │ │ │ @@ -115400,103 +115400,103 @@ │ │ │ │ tstpeq r3, r1 @ p-variant is OBSOLETE │ │ │ │ bleq 0xbcf10 │ │ │ │ adcsmi pc, r7, #12582912 @ 0xc00000 │ │ │ │ movweq pc, #12288 @ 0x3000 @ │ │ │ │ submi fp, fp, #88, 30 @ 0x160 │ │ │ │ movwcc r3, #4632 @ 0x1218 │ │ │ │ vmax.s8 d20, d26, d1 │ │ │ │ - vmla.f d20, d0, d0[4] │ │ │ │ + vmla.f d19, d16, d0[4] │ │ │ │ b 0x14412a8 │ │ │ │ vstmiane r3, {s1-s131} │ │ │ │ @ instruction: 0x0320ea13 │ │ │ │ @ instruction: 0x4603bf38 │ │ │ │ eorls pc, ip, sp, asr #17 │ │ │ │ - adccs pc, r0, ip, asr #12 │ │ │ │ + eorcs pc, r0, ip, asr #12 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ @ instruction: 0xf8cd109b │ │ │ │ ldrls r9, [r4, #-84] @ 0xffffffac │ │ │ │ sbceq lr, r3, #2048 @ 0x800 │ │ │ │ ldrmi r3, [r0], r1, lsl #6 │ │ │ │ addseq r9, fp, r1, lsl r0 │ │ │ │ movwls r9, #53513 @ 0xd109 │ │ │ │ svceq 0x0010f1bb │ │ │ │ sbchi pc, r8, r0 │ │ │ │ @ instruction: 0x465a9911 │ │ │ │ @ instruction: 0xf0df4620 │ │ │ │ - stcls 8, cr15, [fp, #-284] @ 0xfffffee4 │ │ │ │ + stcls 8, cr15, [fp, #-44] @ 0xffffffd4 │ │ │ │ @ instruction: 0xf0002d01 │ │ │ │ mcrne 0, 5, r8, cr11, cr11, {4} │ │ │ │ vadd.f32 d2, d0, d1 │ │ │ │ @ instruction: 0xf00b8085 │ │ │ │ @ instruction: 0xf1ac0c07 │ │ │ │ blx 0xfef83e68 │ │ │ │ b 0x1480080 │ │ │ │ blls 0x347fc4 │ │ │ │ - stmibcs r8!, {r2, r3, r6, r9, sl, ip, sp, lr, pc} │ │ │ │ + stmdbcs r8!, {r2, r3, r6, r9, sl, ip, sp, lr, pc} │ │ │ │ pusheq {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ mrrcne 13, 0, r9, pc, cr13 @ │ │ │ │ @ instruction: 0xf8cd4646 │ │ │ │ adcmi ip, pc, #40 @ 0x28 │ │ │ │ @ instruction: 0x4652bfb4 │ │ │ │ stccs 2, cr2, [r4, #-64] @ 0xffffffc0 │ │ │ │ tsteq r2, r6, ror r9 │ │ │ │ blls 0x2f4ec0 │ │ │ │ stmib sp, {r2, r8, sl, fp, ip, sp}^ │ │ │ │ strbmi r0, [r9], -r0, lsl #2 │ │ │ │ movwls r4, #9760 @ 0x2620 │ │ │ │ - @ instruction: 0xf81cf0df │ │ │ │ + @ instruction: 0xffe0f0de │ │ │ │ ldmib sp, {r0, r2, r3, r5, r6, r7, r8, r9, sl, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf008100e │ │ │ │ blx 0xfecbfcb0 │ │ │ │ ldmdbeq fp, {r7, r8, r9, ip, sp, lr, pc}^ │ │ │ │ usada8 sp, r3, r3, r9 │ │ │ │ ldrdgt pc, [r8], -sp @ │ │ │ │ - ldrpl pc, [ip, r8, asr #4] │ │ │ │ + ldrpl pc, [ip, -r8, asr #4] │ │ │ │ ldreq pc, [r2, -r0, asr #5]! │ │ │ │ - strmi pc, [r4, #-1608]! @ 0xfffff9b8 │ │ │ │ + strcc pc, [r4, #1608]! @ 0x648 │ │ │ │ streq pc, [sp, #-704]! @ 0xfffffd40 │ │ │ │ smlabteq r0, sp, r9, lr │ │ │ │ bleq 0xfd2e4 │ │ │ │ svceq 0x0000f1bc │ │ │ │ shadd16mi fp, r9, r4 │ │ │ │ strtmi r4, [r0], -r9, lsr #12 │ │ │ │ @ instruction: 0xf64c9102 │ │ │ │ - vaddw.s8 q9, q8, d24 │ │ │ │ + vaddw.s8 q9, q0, d24 │ │ │ │ @ instruction: 0xf0de012d │ │ │ │ - @ instruction: 0xf108fff7 │ │ │ │ + @ instruction: 0xf108ffbb │ │ │ │ @ instruction: 0xf1bb0820 │ │ │ │ @ instruction: 0xd1a10f11 │ │ │ │ ldrdls pc, [ip], -sp @ │ │ │ │ @ instruction: 0xf8dd462b │ │ │ │ ldcls 0, cr8, [r4, #-336] @ 0xfffffeb0 │ │ │ │ svceq 0x0000f1b9 │ │ │ │ bls 0x3b54b0 │ │ │ │ - ldrtcs pc, [r4], ip, asr #12 @ │ │ │ │ + ldrtcs pc, [r4], -ip, asr #12 @ │ │ │ │ strteq pc, [sp], -r0, asr #5 │ │ │ │ @ instruction: 0xf5029509 │ │ │ │ strtmi r5, [r5], -lr, ror #18 │ │ │ │ ldmdbeq r0, {r0, r3, r8, ip, sp, lr, pc} │ │ │ │ and r4, sl, ip, lsl r6 │ │ │ │ stmdaeq r1, {r3, r8, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf0de9704 │ │ │ │ - @ instruction: 0xf1b8ffd7 │ │ │ │ + @ instruction: 0xf1b8ff9b │ │ │ │ @ instruction: 0xf0000f20 │ │ │ │ @ instruction: 0xf50980ab │ │ │ │ @ instruction: 0xed997980 │ │ │ │ strbmi r7, [r2], -r0, lsl #22 │ │ │ │ blge 0x13b68c │ │ │ │ @ instruction: 0x46284631 │ │ │ │ svceq 0x0001f018 │ │ │ │ blge 0xbb668 │ │ │ │ blvc 0x13c56c │ │ │ │ strls sp, [r4], #-486 @ 0xfffffe1a │ │ │ │ stmdaeq r1, {r3, r8, ip, sp, lr, pc} │ │ │ │ - @ instruction: 0xffbef0de │ │ │ │ + @ instruction: 0xff82f0de │ │ │ │ svclt 0x0000e7e9 │ │ │ │ - ldrshteq lr, [r2], -ip │ │ │ │ + eorseq lr, r2, ip, ror fp │ │ │ │ stmdale r1!, {r0, r8, r9, fp, sp} │ │ │ │ adccs pc, fp, #77594624 @ 0x4a00000 │ │ │ │ adccs pc, sl, #211812352 @ 0xca00000 │ │ │ │ stc2 11, cr15, [fp], {2} @ │ │ │ │ stccc 1, cr15, [sl], #48 @ 0x30 │ │ │ │ svccc 0x0055f1bc │ │ │ │ @ instruction: 0xf04fbf2c │ │ │ │ @@ -115513,73 +115513,73 @@ │ │ │ │ @ instruction: 0xe75e1c5c │ │ │ │ ble 0x388340 │ │ │ │ bleq 0xfd3c8 │ │ │ │ stmdaeq r0!, {r3, r8, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf1bb465a │ │ │ │ subsle r0, r9, r0, lsl pc │ │ │ │ @ instruction: 0x46209911 │ │ │ │ - @ instruction: 0xff88f0de │ │ │ │ + @ instruction: 0xff4cf0de │ │ │ │ @ instruction: 0xf8dde743 │ │ │ │ strb ip, [ip, -ip, asr #32] │ │ │ │ @ instruction: 0xf64c4620 │ │ │ │ - vsra.s64 d18, d8, #64 │ │ │ │ + vorr.i32 d18, #8 @ 0x00000008 │ │ │ │ @ instruction: 0xf0de012d │ │ │ │ - blls 0x380dbc │ │ │ │ + blls 0x380ccc │ │ │ │ ble 0xffd08330 │ │ │ │ @ instruction: 0x46999d14 │ │ │ │ @ instruction: 0xf64c9b0c │ │ │ │ - vmlsl.s q9, d16, d0[3] │ │ │ │ + vmlsl.s q9, d0, d0[3] │ │ │ │ @ instruction: 0xf8dd062d │ │ │ │ @ instruction: 0xf5038048 │ │ │ │ stmib sp, {r1, r2, r3, r5, r6, r8, r9, ip, lr}^ │ │ │ │ tstcc r0, #37748736 @ 0x2400000 │ │ │ │ - strbtmi pc, [r0], -sl, asr #4 @ │ │ │ │ + strbtcc pc, [r0], sl, asr #4 @ │ │ │ │ strteq pc, [lr], -r0, asr #5 │ │ │ │ blne 0x2fbc00 │ │ │ │ strbmi r9, [r2], -r9, lsl #18 │ │ │ │ @ instruction: 0xf0de4620 │ │ │ │ - @ instruction: 0xf1b9ff61 │ │ │ │ + @ instruction: 0xf1b9ff25 │ │ │ │ blle 0x904c04 │ │ │ │ - bcs 0xff5be938 │ │ │ │ + bcs 0x15be938 │ │ │ │ beq 0xbfdb0c │ │ │ │ @ instruction: 0x464f465d │ │ │ │ svccc 0x0001e006 │ │ │ │ @ instruction: 0x96023d10 │ │ │ │ blvc 0xbc650 │ │ │ │ - @ instruction: 0xff50f0de │ │ │ │ + @ instruction: 0xff14f0de │ │ │ │ movwcs lr, #10709 @ 0x29d5 │ │ │ │ @ instruction: 0x46204651 │ │ │ │ blvc 0xbc680 │ │ │ │ mvnsle r2, r0, lsl #30 │ │ │ │ - orrspl pc, ip, r8, asr #4 │ │ │ │ + tstppl ip, r8, asr #4 @ p-variant is OBSOLETE │ │ │ │ teqpeq r2, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ blvc 0xbc670 │ │ │ │ @ instruction: 0xf64c9102 │ │ │ │ - vsra.s64 q9, q2, #64 │ │ │ │ + vorr.i32 q9, #4 @ 0x00000004 │ │ │ │ @ instruction: 0xf0de012d │ │ │ │ - @ instruction: 0xf108ff3b │ │ │ │ + @ instruction: 0xf108feff │ │ │ │ @ instruction: 0xf50b0801 │ │ │ │ @ instruction: 0xf1b87b80 │ │ │ │ bicle r0, sp, r0, lsr #30 │ │ │ │ strb r9, [r0, #-3338] @ 0xfffff2f6 │ │ │ │ @ instruction: 0xf64c4620 │ │ │ │ - vsra.s64 d18, d8, #64 │ │ │ │ + vorr.i32 d18, #8 @ 0x00000008 │ │ │ │ strtmi r0, [r9], sp, lsr #2 │ │ │ │ @ instruction: 0xf0de9d14 │ │ │ │ - str pc, [pc, r9, lsr #30]! │ │ │ │ + str pc, [pc, sp, ror #29]! │ │ │ │ stcls 6, cr4, [r9, #-176] @ 0xffffff50 │ │ │ │ @ instruction: 0xf04fe533 │ │ │ │ ldrb r0, [r4], -r3, lsl #24 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebd8284 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ andscs r4, r0, r4, lsl #12 │ │ │ │ smlabtcs r0, sp, r9, lr │ │ │ │ - stc2l 1, cr15, [r6, #-740]! @ 0xfffffd1c │ │ │ │ + stc2 1, cr15, [sl, #-740]! @ 0xfffffd1c │ │ │ │ ldccc 5, cr15, [r0], #16 │ │ │ │ bls 0xa74a4 │ │ │ │ @ instruction: 0xf8dc6001 │ │ │ │ subvs r3, r2, ip, lsr #9 │ │ │ │ tstlt r3, r3, lsl #1 │ │ │ │ andeq pc, r8, #0, 2 │ │ │ │ @ instruction: 0xf50460da │ │ │ │ @@ -115593,15 +115593,15 @@ │ │ │ │ svclt 0x0000bd10 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebd82dc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ andscs r4, r0, r4, lsl #12 │ │ │ │ smlabtcs r0, sp, r9, lr │ │ │ │ - ldc2 1, cr15, [sl, #-740]! @ 0xfffffd1c │ │ │ │ + ldc2l 1, cr15, [lr], #740 @ 0x2e4 │ │ │ │ ldccc 5, cr15, [r0], #16 │ │ │ │ bls 0xa74fc │ │ │ │ @ instruction: 0xf8dc6001 │ │ │ │ strhvs r3, [r2], #-64 @ 0xffffffc0 │ │ │ │ tstlt r3, r3, lsl #1 │ │ │ │ andeq pc, r8, #0, 2 │ │ │ │ @ instruction: 0xf50460da │ │ │ │ @@ -115615,20 +115615,20 @@ │ │ │ │ svclt 0x0000bd10 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ bmi 0xff2ed350 │ │ │ │ @ instruction: 0x460c231b │ │ │ │ - mvnsvc pc, ip, asr #4 │ │ │ │ + cmnpvc r0, ip, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ vhsub.s8 d25, d12, d0 │ │ │ │ - vrshr.s64 , q4, #64 │ │ │ │ + vmov.i32 , #2048 @ 0x00000800 │ │ │ │ @ instruction: 0xf0bc022d │ │ │ │ - @ instruction: 0xf500fe43 │ │ │ │ + @ instruction: 0xf500fe07 │ │ │ │ @ instruction: 0x460533b0 │ │ │ │ strpl pc, [r0], -r0, lsl #10 │ │ │ │ eorne lr, r2, #3457024 @ 0x34c000 │ │ │ │ bicscs pc, r0, #78643200 @ 0x4b00000 │ │ │ │ orrscs pc, r7, #192, 4 │ │ │ │ svceq 0x004b6818 │ │ │ │ b 0x1144d9c │ │ │ │ @@ -115765,15 +115765,15 @@ │ │ │ │ @ instruction: 0xf8c63efc │ │ │ │ strdlt r4, [r4], -r8 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x87f0e8bd │ │ │ │ mvnle r2, r0, lsl #16 │ │ │ │ - orrseq pc, r0, #81788928 @ 0x4e00000 │ │ │ │ + tstpeq r0, #81788928 @ p-variant is OBSOLETE @ 0x4e00000 │ │ │ │ teqpeq r2, #192, 4 @ p-variant is OBSOLETE │ │ │ │ orreq lr, r4, r3, lsl #22 │ │ │ │ eorspl pc, r6, r5, lsl #10 │ │ │ │ andscs r2, pc, #134217728 @ 0x8000000 │ │ │ │ @ instruction: 0xf8d13030 │ │ │ │ andlt r1, r4, r4, ror #7 │ │ │ │ @ instruction: 0x47f0e8bd │ │ │ │ @@ -115787,50 +115787,50 @@ │ │ │ │ @ instruction: 0xf43f2b00 │ │ │ │ @ instruction: 0xf64baed5 │ │ │ │ vorr.i32 q9, #0 @ 0x00000000 │ │ │ │ ldmdavs fp, {r0, r1, r2, r4, r7, r8, r9, sp} │ │ │ │ @ instruction: 0xf57f041a │ │ │ │ @ instruction: 0xf505aecd │ │ │ │ @ instruction: 0xf64c33b1 │ │ │ │ - vaddl.s8 , d16, d28 │ │ │ │ + vaddl.s8 , d0, d28 │ │ │ │ tstls r3, sp, lsr #32 │ │ │ │ cmncs ip, #3457024 @ 0x34c000 │ │ │ │ @ instruction: 0xf0e29400 │ │ │ │ - stmdbls r3, {r0, r4, r5, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdbls r3, {r0, r2, r4, r5, r6, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0x2000e6be │ │ │ │ - tstpeq r8, ip, asr #12 @ p-variant is OBSOLETE │ │ │ │ + orrvc pc, r8, ip, asr #4 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ @ instruction: 0xf44f4b14 │ │ │ │ andls r7, r0, r8, lsl r2 │ │ │ │ - @ instruction: 0xf8b2f1c8 │ │ │ │ - tstpeq r8, ip, asr #12 @ p-variant is OBSOLETE │ │ │ │ + @ instruction: 0xf876f1c8 │ │ │ │ + orrvc pc, r8, ip, asr #4 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - sbcscc pc, r8, ip, asr #12 │ │ │ │ + subscc pc, r8, ip, asr #12 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ vqdmulh.s d20, d0, d14 │ │ │ │ @ instruction: 0xf1ff2252 │ │ │ │ - @ instruction: 0xf64cfb91 │ │ │ │ - vaddw.s8 q8, q0, d8 │ │ │ │ + vpadd.i8 , q6, │ │ │ │ + vaddw.s8 , q8, d8 │ │ │ │ @ instruction: 0xf64c012d │ │ │ │ - vmla.i d19, d16, d0[5] │ │ │ │ + vmla.i d19, d0, d0[5] │ │ │ │ blmi 0x281500 │ │ │ │ subscs pc, r5, #64, 4 │ │ │ │ - blx 0xfe1bdc52 │ │ │ │ + blx 0x11bdc52 │ │ │ │ andeq r0, r0, pc │ │ │ │ andeq r0, r0, r0 │ │ │ │ andmi r0, r0, pc │ │ │ │ andeq r0, r0, r0 │ │ │ │ - eorseq lr, r2, r8, ror sl │ │ │ │ - eorseq lr, r2, r8, asr ip │ │ │ │ - eorseq lr, r2, ip, lsr ip │ │ │ │ + ldrshteq lr, [r2], -r8 │ │ │ │ + ldrsbteq lr, [r2], -r8 │ │ │ │ + ldrhteq lr, [r2], -ip │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfebd8678 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf1f50ff8 │ │ │ │ - b 0x10ff650 │ │ │ │ + b 0x10ff560 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ stclt 14, cr0, [r8, #-0] │ │ │ │ adcscc pc, r1, r0, lsl #10 │ │ │ │ ldrsbeq lr, [ip, #-144]! @ 0xffffff70 │ │ │ │ svclt 0x00004770 │ │ │ │ @@ -115842,15 +115842,15 @@ │ │ │ │ @ instruction: 0xf6c31cff │ │ │ │ @ instruction: 0x21003c9a │ │ │ │ teqcs sl, #208, 18 @ 0x340000 │ │ │ │ @ instruction: 0x41994594 │ │ │ │ andcs fp, r1, r8, lsr pc │ │ │ │ tstge r6, r4, lsl #6 │ │ │ │ ldrdeq lr, [r0, -r1] │ │ │ │ - blx 0x1cbdcaa │ │ │ │ + blx 0xdbdcaa │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r8, #-0] │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ blcc 0xfe733ce8 │ │ │ │ andeq r0, r0, r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -115881,56 +115881,56 @@ │ │ │ │ @ instruction: 0xf8d3d004 │ │ │ │ @ instruction: 0xf0122284 │ │ │ │ andsle r0, r8, pc, lsl #4 │ │ │ │ strtmi r4, [r0], -r9, ror #12 │ │ │ │ ldc2 0, cr15, [sl], {0} │ │ │ │ tstlt r9, r0, lsl #18 │ │ │ │ @ instruction: 0xf0dd4628 │ │ │ │ - ldrb pc, [r3, r7, asr #31] @ │ │ │ │ + ldrb pc, [r3, fp, lsl #31] @ │ │ │ │ strtmi r4, [r0], -r9, ror #12 │ │ │ │ ldc2 0, cr15, [sl] │ │ │ │ stmdbcs r0, {r8, fp, ip, pc} │ │ │ │ @ instruction: 0x4669d1f4 │ │ │ │ @ instruction: 0xf0004620 │ │ │ │ stmdbls r0, {r0, r1, r2, r6, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ sbcle r2, r5, r0, lsl #18 │ │ │ │ strtmi lr, [r0], -ip, ror #15 │ │ │ │ movseq pc, #78643200 @ 0x4b00000 │ │ │ │ orrscs pc, r7, #192, 4 │ │ │ │ - mvnscc pc, ip, asr #12 │ │ │ │ + cmnpcc r0, ip, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - @ instruction: 0xf820f0be │ │ │ │ + @ instruction: 0xffe4f0bd │ │ │ │ vaba.s q7, q10, q5 │ │ │ │ - svclt 0x0000fc27 │ │ │ │ + svclt 0x0000fbe7 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b0f8cc │ │ │ │ svcmi 0x0034b08b │ │ │ │ ldmdbmi r4!, {r3, r7, r9, sl, lr} │ │ │ │ vcge.s8 d18, d12, d11 │ │ │ │ - vrshr.s64 , q4, #64 │ │ │ │ + vmov.i32 , #2048 @ 0x00000800 │ │ │ │ strls r0, [r0, -sp, lsr #4] │ │ │ │ stmdavs r9, {r1, r2, r9, sl, lr} │ │ │ │ @ instruction: 0xf04f9109 │ │ │ │ vrhadd.s8 d16, d12, d0 │ │ │ │ - vsra.s64 , q8, #64 │ │ │ │ + vbic.i32 , #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf0bc012d │ │ │ │ - @ instruction: 0x4605fbfb │ │ │ │ + @ instruction: 0x4605fbbf │ │ │ │ ldrtcc pc, [r0], #1285 @ 0x505 @ │ │ │ │ @ instruction: 0xf0bc4630 │ │ │ │ - tstpcs fp, #2368 @ p-variant is OBSOLETE @ 0x940 │ │ │ │ + tstpcs fp, #59648 @ p-variant is OBSOLETE @ 0xe900 │ │ │ │ eoreq pc, r0, #-1073741823 @ 0xc0000001 │ │ │ │ - mvnsvc pc, ip, asr #4 │ │ │ │ + cmnpvc r0, ip, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ vhsub.s8 d25, d12, d0 │ │ │ │ - vrshr.s64 , q4, #64 │ │ │ │ + vmov.i32 , #2048 @ 0x00000800 │ │ │ │ @ instruction: 0xf0bc022d │ │ │ │ - movwcs pc, #3191 @ 0xc77 @ │ │ │ │ + movwcs pc, #3131 @ 0xc3b @ │ │ │ │ @ instruction: 0xf8949308 │ │ │ │ blcs 0x8df70 │ │ │ │ rsbshi pc, r1, #64 @ 0x40 │ │ │ │ ldrcc pc, [r2, r5, lsl #10]! │ │ │ │ ldmib r7, {r0, r7, r9, sl, lr}^ │ │ │ │ tstmi r3, #-1610612733 @ 0xa0000003 │ │ │ │ @ instruction: 0xf505d111 │ │ │ │ @@ -115942,28 +115942,28 @@ │ │ │ │ subhi pc, pc, #64 @ 0x40 │ │ │ │ ldmib r3, {r4, r8, r9, sp, pc}^ │ │ │ │ stmib r7, {r8, r9, sp}^ │ │ │ │ stmdbge r8, {r1, r3, r4, r5, r8, r9, sp} │ │ │ │ @ instruction: 0xf7904630 │ │ │ │ stmdbls r8, {r0, r5, r6, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0x4640b1f1 │ │ │ │ - @ instruction: 0xff4cf0dd │ │ │ │ + @ instruction: 0xff10f0dd │ │ │ │ ldmdavs sl, {r2, r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r9, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ orrshi pc, r6, #64 @ 0x40 │ │ │ │ andcs fp, r0, fp │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ svclt 0x00008ff0 │ │ │ │ blcc 0xfe733e90 │ │ │ │ andeq r0, r0, r0 │ │ │ │ - eorseq lr, r2, r8, ror sl │ │ │ │ + ldrshteq lr, [r2], -r8 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ strtmi sl, [r8], -r8, lsl #18 │ │ │ │ @ instruction: 0xff24f7ff │ │ │ │ stmdbcs r0, {r3, r8, fp, ip, pc} │ │ │ │ @ instruction: 0xf505d1d9 │ │ │ │ @ instruction: 0xf50531b1 │ │ │ │ @ instruction: 0x910232b0 │ │ │ │ @@ -116164,50 +116164,50 @@ │ │ │ │ teqphi r2, r0 @ p-variant is OBSOLETE │ │ │ │ teqle sp, r8, lsr #18 │ │ │ │ vpmin.s8 q1, q8, │ │ │ │ smlabtcs r4, r9, r1, r8 │ │ │ │ andls r4, r2, #16, 12 @ 0x1000000 │ │ │ │ @ instruction: 0xf14001db │ │ │ │ @ instruction: 0xf1b981b0 │ │ │ │ - tstpcs r4, r7, asr r9 @ p-variant is OBSOLETE │ │ │ │ + tstpcs r4, fp, lsl r9 @ p-variant is OBSOLETE │ │ │ │ adceq pc, r4, r4, asr #17 │ │ │ │ @ instruction: 0xf1b99802 │ │ │ │ - @ instruction: 0xf505f951 │ │ │ │ + @ instruction: 0xf505f915 │ │ │ │ orrscc r3, r0, #176, 6 @ 0xc0000002 │ │ │ │ adceq pc, ip, r4, asr #17 │ │ │ │ stccc 8, cr15, [r4], {83} @ 0x53 │ │ │ │ @ instruction: 0xf1400799 │ │ │ │ smlatbcs r4, lr, r1, r8 │ │ │ │ @ instruction: 0xf1b99802 │ │ │ │ - tstpcs r4, r3, asr #18 @ p-variant is OBSOLETE │ │ │ │ + tstpcs r4, r7, lsl #18 @ p-variant is OBSOLETE │ │ │ │ adceq pc, r8, r4, asr #17 │ │ │ │ @ instruction: 0xf1b99802 │ │ │ │ - @ instruction: 0xf8d4f93d │ │ │ │ + @ instruction: 0xf8d4f901 │ │ │ │ @ instruction: 0xf8c42210 │ │ │ │ bcs 0x41cd8 │ │ │ │ @ instruction: 0x81b1f200 │ │ │ │ ldrmi fp, [r0], -r2, ror #2 │ │ │ │ @ instruction: 0xf1b92104 │ │ │ │ - tstpcs r4, r1, lsr r9 @ p-variant is OBSOLETE │ │ │ │ + strdcs pc, [r4, -r5] │ │ │ │ adcseq pc, r4, r4, asr #17 │ │ │ │ andseq pc, r0, #212, 16 @ 0xd40000 │ │ │ │ - @ instruction: 0xf92af1b9 │ │ │ │ + @ instruction: 0xf8eef1b9 │ │ │ │ adcseq pc, r8, r4, asr #17 │ │ │ │ adcscc pc, r0, #20971520 @ 0x1400000 │ │ │ │ @ instruction: 0x3c22e9d2 │ │ │ │ svceq 0x0002f01c │ │ │ │ @ instruction: 0xf8d4d016 │ │ │ │ bcs 0x4a29c │ │ │ │ msrhi (UNDEF: 98), r0 │ │ │ │ ldrmi fp, [r0], -r2, lsl #3 │ │ │ │ andls r2, r2, #4, 2 │ │ │ │ - @ instruction: 0xf916f1b9 │ │ │ │ + @ instruction: 0xf8daf1b9 │ │ │ │ @ instruction: 0xf8c42104 │ │ │ │ stmdals r2, {r4, r6, r7} │ │ │ │ - @ instruction: 0xf910f1b9 │ │ │ │ + @ instruction: 0xf8d4f1b9 │ │ │ │ adcscc pc, r0, #20971520 @ 0x1400000 │ │ │ │ sbcseq pc, r4, r4, asr #17 │ │ │ │ @ instruction: 0x3c22e9d2 │ │ │ │ svclt 0x0044009a │ │ │ │ adcscc pc, r0, #20971520 @ 0x1400000 │ │ │ │ tstpeq r1, ip, asr #32 @ p-variant is OBSOLETE │ │ │ │ svclt 0x00484628 │ │ │ │ @@ -116241,30 +116241,30 @@ │ │ │ │ teqcs sl, #3260416 @ 0x31c000 │ │ │ │ blx 0xfe53f93a │ │ │ │ stmdbcs r0, {r3, r8, fp, ip, pc} │ │ │ │ stcge 4, cr15, [pc, #508]! @ 0x81cfc │ │ │ │ @ instruction: 0xf507e5cc │ │ │ │ vst2.8 {d23-d26}, [pc], r3 │ │ │ │ strbmi r6, [r0], -ip, asr #5 │ │ │ │ - ldrbtcc pc, [r4], #1612 @ 0x64c @ │ │ │ │ + ldrbtcc pc, [r4], #-1612 @ 0xfffff9b4 @ │ │ │ │ strteq pc, [sp], #-704 @ 0xfffffd40 │ │ │ │ - tstpeq r8, ip, asr #12 @ p-variant is OBSOLETE │ │ │ │ + orrvc pc, r8, ip, asr #4 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ @ instruction: 0xf0dd9400 │ │ │ │ - ldr pc, [pc, #2829] @ 0x82631 │ │ │ │ + ldr pc, [pc, #2769] @ 0x825f5 │ │ │ │ andcs pc, r3, #148, 16 @ 0x940000 │ │ │ │ @ instruction: 0xf43f428a │ │ │ │ blmi 0xfeced270 │ │ │ │ @ instruction: 0xf64c4640 │ │ │ │ - vsubl.s8 q10, d0, d28 │ │ │ │ - @ instruction: 0xf64c022d │ │ │ │ - vaddw.s8 q8, q0, d8 │ │ │ │ + vsubl.s8 , d16, d28 │ │ │ │ + vhsub.s8 d16, d12, d29 │ │ │ │ + vaddw.s8 , q8, d8 │ │ │ │ andls r0, r0, #1073741835 @ 0x4000000b │ │ │ │ sbcsvs pc, fp, #64, 4 │ │ │ │ - blx 0xffebdec0 │ │ │ │ + blx 0xfefbdec0 │ │ │ │ stmdacs r0, {r1, r3, r7, r8, sl, sp, lr, pc} │ │ │ │ @ instruction: 0xf8d4d14d │ │ │ │ andls r2, r7, #96, 4 │ │ │ │ cmnpcs r0, #212, 16 @ p-variant is OBSOLETE @ 0xd40000 │ │ │ │ bne 0xff0bea6c │ │ │ │ cdpeq 4, 7, cr15, cr0, cr2, {1} │ │ │ │ sbccs pc, r8, #212, 16 @ 0xd40000 │ │ │ │ @@ -116291,20 +116291,20 @@ │ │ │ │ @ instruction: 0xf8c4000f │ │ │ │ @ instruction: 0xf0220260 │ │ │ │ @ instruction: 0xf8c402f0 │ │ │ │ stmdbcs r0, {r3, r5, r6, r9, sp} │ │ │ │ mrcge 4, 0, APSR_nzcv, cr9, cr15, {3} │ │ │ │ blmi 0xfe2fb260 │ │ │ │ @ instruction: 0xf64c4640 │ │ │ │ - vmlal.s q10, d0, d0[4] │ │ │ │ - @ instruction: 0xf64c022d │ │ │ │ - vaddw.s8 q8, q0, d8 │ │ │ │ + vmlal.s , d16, d0[4] │ │ │ │ + vhsub.s8 d16, d12, d29 │ │ │ │ + vaddw.s8 , q8, d8 │ │ │ │ andls r0, r0, #1073741835 @ 0x4000000b │ │ │ │ rscvs pc, r1, #64, 4 │ │ │ │ - blx 0xfeabdf60 │ │ │ │ + blx 0x1bbdf60 │ │ │ │ vbic.i32 d30, #12189696 @ 0x00ba0000 │ │ │ │ ldrb r1, [r6, #2752]! @ 0xac0 │ │ │ │ rsbsvs pc, pc, #34 @ 0x22 │ │ │ │ @ instruction: 0xf0229807 │ │ │ │ @ instruction: 0xf8c402ff │ │ │ │ @ instruction: 0xf8d42264 │ │ │ │ @ instruction: 0xf0222268 │ │ │ │ @@ -116320,26 +116320,26 @@ │ │ │ │ andcs lr, r3, #192, 18 @ 0x300000 │ │ │ │ svcge 0x0006f47f │ │ │ │ stmdbcs r0, {r8, r9, sl, sp, lr, pc} │ │ │ │ mrcge 4, 5, APSR_nzcv, cr6, cr15, {1} │ │ │ │ strtmi lr, [r8], -sp, lsl #13 │ │ │ │ @ instruction: 0xffcef001 │ │ │ │ @ instruction: 0xf1b82010 │ │ │ │ - movwcs pc, #3981 @ 0xf8d @ │ │ │ │ + movwcs pc, #3921 @ 0xf51 @ │ │ │ │ @ instruction: 0xf6436043 │ │ │ │ vorr.i32 , #1280 @ 0x00000500 │ │ │ │ andvs r0, r3, r8, lsl #6 │ │ │ │ strtcc pc, [ip], #2260 @ 0x8d4 │ │ │ │ tstlt r3, r3, lsl #1 │ │ │ │ andeq pc, r8, #0, 2 │ │ │ │ @ instruction: 0xf10760da │ │ │ │ @ instruction: 0xf8c403ac │ │ │ │ sbcvs r0, r3, ip, lsr #9 │ │ │ │ @ instruction: 0xf1b82010 │ │ │ │ - movwcs pc, #3959 @ 0xf77 @ │ │ │ │ + movwcs pc, #3899 @ 0xf3b @ │ │ │ │ @ instruction: 0xf6436043 │ │ │ │ vsubw.s8 , q8, d25 │ │ │ │ andvs r0, r3, r8, lsl #6 │ │ │ │ ldrtcc pc, [r0], #2260 @ 0x8d4 @ │ │ │ │ tstlt r3, r3, lsl #1 │ │ │ │ andeq pc, r8, #0, 2 │ │ │ │ @ instruction: 0xf50560da │ │ │ │ @@ -116372,163 +116372,163 @@ │ │ │ │ @ instruction: 0xf0202217 │ │ │ │ @ instruction: 0xf8c4000f │ │ │ │ @ instruction: 0xf8c42264 │ │ │ │ @ instruction: 0xf1bb0268 │ │ │ │ @ instruction: 0xf43f0f00 │ │ │ │ ldrb sl, [r4, #-3404]! @ 0xfffff2b4 │ │ │ │ @ instruction: 0x46404b37 │ │ │ │ - strpl pc, [ip], #-1612 @ 0xfffff9b4 │ │ │ │ + strmi pc, [ip], #1612 @ 0x64c │ │ │ │ strteq pc, [sp], #-704 @ 0xfffffd40 │ │ │ │ - tstpeq r8, ip, asr #12 @ p-variant is OBSOLETE │ │ │ │ + orrvc pc, r8, ip, asr #4 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ andmi lr, r0, #3358720 @ 0x334000 │ │ │ │ subeq pc, r8, #64, 12 @ 0x4000000 │ │ │ │ - blx 0x1be0a8 │ │ │ │ + @ instruction: 0xf9c8f0dd │ │ │ │ @ instruction: 0xf1b8e496 │ │ │ │ - smlatbcs r4, r7, pc, pc @ │ │ │ │ + tstpcs r4, fp, ror #30 @ p-variant is OBSOLETE │ │ │ │ addseq pc, r0, r4, asr #17 │ │ │ │ @ instruction: 0xf1b89802 │ │ │ │ - smlatbcs r4, r1, pc, pc @ │ │ │ │ + tstpcs r4, r5, ror #30 @ p-variant is OBSOLETE │ │ │ │ addseq pc, r4, r4, asr #17 │ │ │ │ @ instruction: 0xf1b89802 │ │ │ │ - @ instruction: 0xf8c4ff9b │ │ │ │ + @ instruction: 0xf8c4ff5f │ │ │ │ @ instruction: 0xf8d40098 │ │ │ │ @ instruction: 0xe65c2210 │ │ │ │ strbmi r4, [r0], -r5, lsr #22 │ │ │ │ - strbmi pc, [r8], #1612 @ 0x64c @ │ │ │ │ + strbmi pc, [r8], #-1612 @ 0xfffff9b4 @ │ │ │ │ strteq pc, [sp], #-704 @ 0xfffffd40 │ │ │ │ - tstpeq r8, ip, asr #12 @ p-variant is OBSOLETE │ │ │ │ + orrvc pc, r8, ip, asr #4 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ andmi lr, r0, #3358720 @ 0x334000 │ │ │ │ eoreq pc, r2, #64, 12 @ 0x4000000 │ │ │ │ - @ instruction: 0xf9e0f0dd │ │ │ │ + @ instruction: 0xf9a4f0dd │ │ │ │ blmi 0x7faf48 │ │ │ │ @ instruction: 0xf64c4640 │ │ │ │ - vmls.i d20, d16, d0[6] │ │ │ │ - @ instruction: 0xf64c042d │ │ │ │ - vaddw.s8 q8, q0, d8 │ │ │ │ + vmls.i d20, d0, d0[6] │ │ │ │ + vshl.s8 d16, d29, d12 │ │ │ │ + vaddw.s8 , q8, d8 │ │ │ │ stmib sp, {r0, r2, r3, r5, r8}^ │ │ │ │ @ instruction: 0xf6404200 │ │ │ │ @ instruction: 0xf0dd0237 │ │ │ │ - strbt pc, [r1], #-2511 @ 0xfffff631 @ │ │ │ │ - @ instruction: 0xf82af234 │ │ │ │ - tstpeq r8, ip, asr #12 @ p-variant is OBSOLETE │ │ │ │ + strbt pc, [r1], #-2451 @ 0xfffff66d @ │ │ │ │ + @ instruction: 0xffeaf233 │ │ │ │ + orrvc pc, r8, ip, asr #4 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - addsmi pc, r4, ip, asr #12 │ │ │ │ + andsmi pc, r4, ip, asr #12 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ vpadd.i8 d20, d0, d0 │ │ │ │ @ instruction: 0xf1fe72dc │ │ │ │ - @ instruction: 0xf64cfecf │ │ │ │ - vaddw.s8 q8, q0, d8 │ │ │ │ + vceq.f32 d31, d28, d15 │ │ │ │ + vaddw.s8 , q8, d8 │ │ │ │ @ instruction: 0xf64c012d │ │ │ │ - vmla.i d21, d0, d0[3] │ │ │ │ + vmla.i d20, d16, d0[3] │ │ │ │ blmi 0x301e84 │ │ │ │ addseq pc, lr, #64, 12 @ 0x4000000 │ │ │ │ - mcr2 1, 6, pc, cr2, cr14, {7} @ │ │ │ │ - tstpeq r8, ip, asr #12 @ p-variant is OBSOLETE │ │ │ │ + mcr2 1, 4, pc, cr2, cr14, {7} @ │ │ │ │ + orrvc pc, r8, ip, asr #4 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - eorpl pc, r8, ip, asr #12 │ │ │ │ + adcmi pc, r8, ip, asr #12 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ @ instruction: 0xf6404b03 │ │ │ │ @ instruction: 0xf1fe0296 │ │ │ │ - svclt 0x0000feb5 │ │ │ │ - eorseq lr, r2, r4, lsl #25 │ │ │ │ - mlaseq r2, r8, ip, lr │ │ │ │ + svclt 0x0000fe75 │ │ │ │ + eorseq lr, r2, r4, lsl #24 │ │ │ │ + eorseq lr, r2, r8, lsl ip │ │ │ │ @ instruction: 0x03b9aca0 │ │ │ │ andeq r0, r0, r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebd900c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [r4], -r0, asr #31 │ │ │ │ blmi 0x86e050 │ │ │ │ tstcs r0, r4, lsr r2 │ │ │ │ ldmdavs fp, {r3, r5, r6, r9, sl, lr} │ │ │ │ @ instruction: 0xf04f930d │ │ │ │ vcgt.s32 d0, d2, d0 │ │ │ │ - stmiavs r3!, {r1, r2, r4, r6, sl, fp, sp, lr, pc}^ │ │ │ │ + stmiavs r3!, {r1, r2, r4, sl, fp, sp, lr, pc}^ │ │ │ │ subvs pc, sp, pc, asr #4 │ │ │ │ andeq pc, r7, r0, asr #5 │ │ │ │ blcs 0x9bebc │ │ │ │ strmi fp, [r3], -r8, lsl #30 │ │ │ │ - rscsvc pc, ip, ip, asr #4 │ │ │ │ + rsbsvc pc, ip, ip, asr #4 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ vcgt.s8 d25, d12, d9 │ │ │ │ - vrshr.s64 , q8, #64 │ │ │ │ + vmvn.i32 , #0 @ 0x00000000 │ │ │ │ strls r0, [fp], #-557 @ 0xfffffdd3 │ │ │ │ @ instruction: 0xf64f9201 │ │ │ │ vmlal.s q10, d0, d1[0] │ │ │ │ andls r0, r4, #1879048192 @ 0x70000000 │ │ │ │ - @ instruction: 0xffc2f1bf │ │ │ │ + @ instruction: 0xff86f1bf │ │ │ │ strbtmi r9, [r8], -r0 │ │ │ │ - stc2l 0, cr15, [r8, #748] @ 0x2ec │ │ │ │ + stc2 0, cr15, [ip, #748] @ 0x2ec │ │ │ │ @ instruction: 0xf1b89800 │ │ │ │ - blmi 0x301984 │ │ │ │ + blmi 0x301894 │ │ │ │ blls 0x3dbedc │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 57) │ │ │ │ andcs fp, r0, lr │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - @ instruction: 0xffb2f233 │ │ │ │ + @ instruction: 0xff72f233 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfebd90a0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ @ instruction: 0xf64e2000 │ │ │ │ - vsubw.s8 q10, q8, d28 │ │ │ │ + vsubw.s8 q10, q0, d28 │ │ │ │ @ instruction: 0xf64c0332 │ │ │ │ - vmla.f d21, d16, d0[5] │ │ │ │ + vmla.f d21, d0, d0[5] │ │ │ │ andcs r0, sl, #1073741835 @ 0x4000000b │ │ │ │ @ instruction: 0xf1c79000 │ │ │ │ - svclt 0x0000fb61 │ │ │ │ + svclt 0x0000fb25 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfebd90cc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ @ instruction: 0xf64c2000 │ │ │ │ - vmla.f d21, d16, d0[5] │ │ │ │ + vmla.f d21, d0, d0[5] │ │ │ │ blmi 0x102394 │ │ │ │ andls r2, r0, pc, lsl #4 │ │ │ │ - blx 0x143e606 │ │ │ │ - eorseq lr, r2, r4, asr #25 │ │ │ │ + blx 0x53e606 │ │ │ │ + eorseq lr, r2, r4, asr #24 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfebd90f4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ @ instruction: 0xf64c2000 │ │ │ │ - vmla.f d21, d16, d0[5] │ │ │ │ + vmla.f d21, d0, d0[5] │ │ │ │ blmi 0x1023bc │ │ │ │ andls r2, r0, r4, lsl r2 │ │ │ │ - blx 0xf3e62e │ │ │ │ - ldrsbteq lr, [r2], -ip │ │ │ │ + blx 0x3e62c │ │ │ │ + eorseq lr, r2, ip, asr ip │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfebd911c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ @ instruction: 0xf64c2000 │ │ │ │ - vmla.f d21, d16, d0[5] │ │ │ │ + vmla.f d21, d0, d0[5] │ │ │ │ blmi 0x1023e4 │ │ │ │ andls r2, r0, r9, lsl r2 │ │ │ │ - blx 0xa3e656 │ │ │ │ - ldrshteq lr, [r2], -r4 │ │ │ │ + blx 0xffb3e654 │ │ │ │ + eorseq lr, r2, r4, ror ip │ │ │ │ andeq pc, r7, #34 @ 0x22 │ │ │ │ stclt 0, cr15, [r0, #-16] │ │ │ │ orrscc pc, r9, #0, 10 │ │ │ │ @ instruction: 0xf85333e0 │ │ │ │ ldreq r3, [sl], -r8, lsl #24 │ │ │ │ @ instruction: 0xf890d42a │ │ │ │ ldmiblt fp!, {r4, r6, r8, ip, sp} │ │ │ │ ldrdcc pc, [r8, #-128]! @ 0xffffff80 │ │ │ │ tstpeq pc, #3 @ p-variant is OBSOLETE │ │ │ │ blcs 0x310ba4 │ │ │ │ @ instruction: 0xf64ed823 │ │ │ │ - vmov.i32 d21, #0 @ 0x00000000 │ │ │ │ + vrshr.s64 d20, d0, #64 │ │ │ │ @ instruction: 0xf8520232 │ │ │ │ @ instruction: 0xf5033023 │ │ │ │ @ instruction: 0xf85072c7 │ │ │ │ ldrbeq r2, [r2, #50] @ 0x32 │ │ │ │ andcs sp, r0, lr, lsl #10 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ @@ -116561,15 +116561,15 @@ │ │ │ │ ldreq r3, [sl], -r8, lsl #24 │ │ │ │ @ instruction: 0xf890d416 │ │ │ │ bllt 0x10a53c │ │ │ │ ldrdcs pc, [r8, #-128]! @ 0xffffff80 │ │ │ │ andseq pc, pc, #2 │ │ │ │ bcs 0x310848 │ │ │ │ @ instruction: 0xf64ed80c │ │ │ │ - vorr.i32 d21, #0 @ 0x00000000 │ │ │ │ + vsra.s64 d20, d0, #64 │ │ │ │ @ instruction: 0xf8510132 │ │ │ │ bcs 0x14a0a0 │ │ │ │ andcs sp, r0, r4, lsl #2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ movtvc pc, #963 @ 0x3c3 @ │ │ │ │ rscsle r2, r6, r0, lsl #22 │ │ │ │ @@ -116585,15 +116585,15 @@ │ │ │ │ ldreq r3, [sl], -r8, lsl #24 │ │ │ │ @ instruction: 0xf890d42e │ │ │ │ stmiblt sl!, {r4, r6, r8, sp}^ │ │ │ │ ldrdcs pc, [r8, #-128]! @ 0xffffff80 │ │ │ │ andseq pc, pc, #2 │ │ │ │ bcs 0x3108a8 │ │ │ │ @ instruction: 0xf64ed80a │ │ │ │ - vorr.i32 d21, #0 @ 0x00000000 │ │ │ │ + vsra.s64 d20, d0, #64 │ │ │ │ @ instruction: 0xf8510132 │ │ │ │ ldmiblt r2!, {r1, r5, sp} │ │ │ │ ldclcs 8, cr15, [r0], #-832 @ 0xfffffcc0 │ │ │ │ strle r0, [r6, #-1362]! @ 0xfffffaae │ │ │ │ movtvc pc, #963 @ 0x3c3 @ │ │ │ │ @ instruction: 0xf8d0b11b │ │ │ │ ldreq r3, [fp], -ip, lsr #8 │ │ │ │ @@ -116627,15 +116627,15 @@ │ │ │ │ bllt 0x146ffc │ │ │ │ @ instruction: 0x3150f890 │ │ │ │ @ instruction: 0xf8d0bb5b │ │ │ │ @ instruction: 0xf0033168 │ │ │ │ blcc 0x482d88 │ │ │ │ svclt 0x008f2b0a │ │ │ │ @ instruction: 0xf64e2301 │ │ │ │ - vmov.i32 d21, #0 @ 0x00000000 │ │ │ │ + vrshr.s64 d20, d0, #64 │ │ │ │ @ instruction: 0xf8520232 │ │ │ │ @ instruction: 0xf5033023 │ │ │ │ @ instruction: 0xf85073c7 │ │ │ │ @ instruction: 0xf0000033 │ │ │ │ stmdacs r0, {r6} │ │ │ │ andcs fp, ip, r8, lsl pc │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ @@ -116658,15 +116658,15 @@ │ │ │ │ bicne pc, r0, #201326595 @ 0xc000003 │ │ │ │ @ instruction: 0xf890bb03 │ │ │ │ bllt 0x174e6c0 │ │ │ │ ldrdcc pc, [r8, #-128]! @ 0xffffff80 │ │ │ │ tstpeq pc, #3 @ p-variant is OBSOLETE │ │ │ │ blcs 0x310dcc │ │ │ │ movwcs fp, #8079 @ 0x1f8f │ │ │ │ - andspl pc, r0, #81788928 @ 0x4e00000 │ │ │ │ + addsmi pc, r0, #81788928 @ 0x4e00000 │ │ │ │ eorseq pc, r2, #192, 4 │ │ │ │ eorcc pc, r3, r2, asr r8 @ │ │ │ │ bicvc pc, r7, #12582912 @ 0xc00000 │ │ │ │ eorseq pc, r3, r0, asr r8 @ │ │ │ │ subeq pc, r0, r0 │ │ │ │ svclt 0x00182800 │ │ │ │ andcs r2, r0, #12 │ │ │ │ @@ -116687,15 +116687,15 @@ │ │ │ │ svcmi 0x0070f413 │ │ │ │ andcs sp, r0, r6, lsl #2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ andcs r4, pc, #16384 @ 0x4000 │ │ │ │ stclt 0, cr15, [lr, #-28] @ 0xffffffe4 │ │ │ │ - eorseq lr, r2, r0, asr #26 │ │ │ │ + eorseq lr, r2, r0, asr #25 │ │ │ │ ldrbmi r2, [r0, -r1]! │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ svclt 0x00004770 │ │ │ │ rscscc pc, pc, pc, asr #32 │ │ │ │ mvnscc pc, pc, asr #32 │ │ │ │ svclt 0x00004770 │ │ │ │ addscc pc, r8, r0, lsl #10 │ │ │ │ @@ -116741,15 +116741,15 @@ │ │ │ │ b 0xff5c05d0 │ │ │ │ @ instruction: 0xf649d817 │ │ │ │ vmvn.i32 , #2048 @ 0x00000800 │ │ │ │ @ instruction: 0xf64f2297 │ │ │ │ @ instruction: 0xf8327cff │ │ │ │ strbmi r1, [r1, #-17]! @ 0xffffffef │ │ │ │ vhadd.s8 d29, d15, d13 │ │ │ │ - vmlal.s q9, d16, d0[4] │ │ │ │ + vmlal.s q9, d0, d0[4] │ │ │ │ bl 0x102bac │ │ │ │ movwls r1, #4609 @ 0x1201 │ │ │ │ @ instruction: 0x47906892 │ │ │ │ @ instruction: 0xf5039b01 │ │ │ │ stmdb r3, {r1, r2, r3, r4, r8, r9, sp, lr}^ │ │ │ │ andlt r0, r3, r2, lsl #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ @@ -116817,21 +116817,21 @@ │ │ │ │ andle r4, sl, #805306377 @ 0x30000009 │ │ │ │ orrvc pc, lr, #12582912 @ 0xc00000 │ │ │ │ sbceq lr, r3, r0, lsl #22 │ │ │ │ ldrdeq lr, [r0, -r0] │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf64cbd08 │ │ │ │ - vaddw.s8 q11, q8, d20 │ │ │ │ + vaddw.s8 q11, q0, d20 │ │ │ │ @ instruction: 0xf64c012d │ │ │ │ - vshr.s64 d22, d28, #64 │ │ │ │ + vmvn.i32 d22, #12 @ 0x0000000c │ │ │ │ blmi 0x1024d0 │ │ │ │ rsbsvc pc, r2, #1325400064 @ 0x4f000000 │ │ │ │ - blx 0xfe7bec1e │ │ │ │ - eorseq pc, r2, r0, lsr #6 │ │ │ │ + blx 0x17bec1e │ │ │ │ + eorseq pc, r2, r0, lsr #5 │ │ │ │ rscscc pc, pc, pc, asr #32 │ │ │ │ mvnscc pc, pc, asr #32 │ │ │ │ svclt 0x00004770 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ svclt 0x00004770 │ │ │ │ addscc pc, sl, r0, lsl #10 │ │ │ │ tstpeq pc, #72, 4 @ p-variant is OBSOLETE @ 0x80000004 │ │ │ │ @@ -116903,15 +116903,15 @@ │ │ │ │ @ instruction: 0xf8d0d009 │ │ │ │ andmi r1, sl, r0, lsl #10 │ │ │ │ strne pc, [r4, #-2256] @ 0xfffff730 │ │ │ │ tstmi sl, #11 │ │ │ │ tstcs r1, r4, lsl pc │ │ │ │ strtmi r2, [r0], -r0, lsl #2 │ │ │ │ @ instruction: 0x4010e8bd │ │ │ │ - stmiblt r0, {r0, r3, r4, r5, r7, ip, sp, lr, pc}^ │ │ │ │ + stmiblt r4, {r0, r3, r4, r5, r7, ip, sp, lr, pc} │ │ │ │ orrscc pc, sl, r0, lsl #10 │ │ │ │ bicscc fp, r0, r0, lsl r5 │ │ │ │ @ instruction: 0xf8512401 │ │ │ │ vmull.u8 , d1, d8 │ │ │ │ @ instruction: 0xf1a121c4 │ │ │ │ @ instruction: 0xf1c10c20 │ │ │ │ blx 0x185e04 │ │ │ │ @@ -116935,15 +116935,15 @@ │ │ │ │ @ instruction: 0xf8d0d009 │ │ │ │ andmi r1, sl, r8, ror #9 │ │ │ │ strbtne pc, [ip], #2256 @ 0x8d0 @ │ │ │ │ tstmi sl, #11 │ │ │ │ tstcs r1, r4, lsl pc │ │ │ │ strtmi r2, [r0], -r0, lsl #2 │ │ │ │ @ instruction: 0x4010e8bd │ │ │ │ - stmiblt r0, {r0, r3, r4, r5, r7, ip, sp, lr, pc} │ │ │ │ + stmdblt r4, {r0, r3, r4, r5, r7, ip, sp, lr, pc}^ │ │ │ │ orrscc pc, sl, r0, lsl #10 │ │ │ │ bicscc fp, r0, r0, lsl r5 │ │ │ │ @ instruction: 0xf8512401 │ │ │ │ vmull.u8 , d1, d8 │ │ │ │ @ instruction: 0xf1a121c4 │ │ │ │ @ instruction: 0xf1c10c20 │ │ │ │ blx 0x185e84 │ │ │ │ @@ -116968,15 +116968,15 @@ │ │ │ │ @ instruction: 0xf8d0d009 │ │ │ │ andmi r1, fp, r8, ror #9 │ │ │ │ strbtne pc, [ip], #2256 @ 0x8d0 @ │ │ │ │ tstmi r3, #10 │ │ │ │ tstcs r1, r4, lsl pc │ │ │ │ strtmi r2, [r0], -r0, lsl #2 │ │ │ │ @ instruction: 0x4010e8bd │ │ │ │ - ldmdblt lr!, {r0, r3, r4, r5, r7, ip, sp, lr, pc} │ │ │ │ + stmdblt r2, {r0, r3, r4, r5, r7, ip, sp, lr, pc} │ │ │ │ orrscc pc, sl, r0, lsl #10 │ │ │ │ bicscc fp, r0, r0, lsl r5 │ │ │ │ @ instruction: 0xf8512401 │ │ │ │ vmull.u8 , d1, d8 │ │ │ │ @ instruction: 0xf1a121c4 │ │ │ │ @ instruction: 0xf1c10c20 │ │ │ │ blx 0x185f08 │ │ │ │ @@ -117001,25 +117001,25 @@ │ │ │ │ @ instruction: 0xf8d0d009 │ │ │ │ andmi r1, fp, r0, lsl #10 │ │ │ │ strne pc, [r4, #-2256] @ 0xfffff730 │ │ │ │ tstmi r3, #10 │ │ │ │ tstcs r1, r4, lsl pc │ │ │ │ strtmi r2, [r0], -r0, lsl #2 │ │ │ │ @ instruction: 0x4010e8bd │ │ │ │ - ldmlt ip!, {r0, r3, r4, r5, r7, ip, sp, lr, pc}^ │ │ │ │ + stmialt r0, {r0, r3, r4, r5, r7, ip, sp, lr, pc}^ │ │ │ │ orrscc pc, r9, #0, 10 │ │ │ │ @ instruction: 0xf85333e0 │ │ │ │ ldreq r3, [fp], -r8, lsl #24 │ │ │ │ @ instruction: 0xf890d416 │ │ │ │ stmiblt fp!, {r4, r6, r8, ip, sp}^ │ │ │ │ ldrdcc pc, [r8, #-128]! @ 0xffffff80 │ │ │ │ tstpeq pc, #3 @ p-variant is OBSOLETE │ │ │ │ blcs 0x311350 │ │ │ │ vadd.i8 d29, d15, d12 │ │ │ │ - vmlal.s q9, d16, d0[4] │ │ │ │ + vmlal.s q9, d0, d0[4] │ │ │ │ bl 0x102fe4 │ │ │ │ ldclvs 2, cr0, [r3, #-524] @ 0xfffffdf4 │ │ │ │ tstle r3, r3, lsl #22 │ │ │ │ andcs r2, r0, #0 │ │ │ │ ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ stmiaeq r8, {r4, r6, r7, fp, ip, sp, lr, pc}^ │ │ │ │ subeq pc, r0, r0 │ │ │ │ @@ -117034,15 +117034,15 @@ │ │ │ │ ldreq r3, [r9], -r8, lsl #24 │ │ │ │ @ instruction: 0xf890d42d │ │ │ │ stmiblt fp!, {r4, r6, r8, ip, sp}^ │ │ │ │ ldrdcc pc, [r8, #-128]! @ 0xffffff80 │ │ │ │ tstpeq pc, #3 @ p-variant is OBSOLETE │ │ │ │ blcs 0x3113ac │ │ │ │ vadd.i8 d29, d15, d11 │ │ │ │ - vmlal.s q9, d16, d0[4] │ │ │ │ + vmlal.s q9, d0, d0[4] │ │ │ │ bl 0x103040 │ │ │ │ ldclvs 2, cr0, [r3, #-524] @ 0xfffffdf4 │ │ │ │ @ instruction: 0xf8d0b9a3 │ │ │ │ @ instruction: 0x07db34f0 │ │ │ │ @ instruction: 0xf8d0d524 │ │ │ │ @ instruction: 0xf00008c8 │ │ │ │ stmdacs r0, {r6} │ │ │ │ @@ -117070,15 +117070,15 @@ │ │ │ │ ldreq r3, [r9], -r8, lsl #24 │ │ │ │ @ instruction: 0xf890d42d │ │ │ │ stmiblt fp!, {r4, r6, r8, ip, sp}^ │ │ │ │ ldrdcc pc, [r8, #-128]! @ 0xffffff80 │ │ │ │ tstpeq pc, #3 @ p-variant is OBSOLETE │ │ │ │ blcs 0x31143c │ │ │ │ vadd.i8 d29, d15, d11 │ │ │ │ - vmlal.s q9, d16, d0[4] │ │ │ │ + vmlal.s q9, d0, d0[4] │ │ │ │ bl 0x1030d0 │ │ │ │ ldclvs 2, cr0, [r3, #-524] @ 0xfffffdf4 │ │ │ │ @ instruction: 0xf8d0b9a3 │ │ │ │ @ instruction: 0x07db34f0 │ │ │ │ @ instruction: 0xf8d0d524 │ │ │ │ @ instruction: 0xf00008c8 │ │ │ │ stmdacs r0, {r6} │ │ │ │ @@ -117108,15 +117108,15 @@ │ │ │ │ stmdbcs r0, {r2, r3, r4, r5, r8, sl, ip, lr, pc} │ │ │ │ @ instruction: 0xf890d159 │ │ │ │ blcs 0x8edc8 │ │ │ │ @ instruction: 0xf8d0d178 │ │ │ │ @ instruction: 0xf0011168 │ │ │ │ blcc 0x483510 │ │ │ │ stmdale r2!, {r1, r3, r8, r9, fp, sp} │ │ │ │ - stclcs 2, cr15, [r0], #316 @ 0x13c │ │ │ │ + stclcs 2, cr15, [r0], #-316 @ 0xfffffec4 │ │ │ │ ldceq 2, cr15, [r2], #-768 @ 0xfffffd00 │ │ │ │ vstmiaeq r3, {d14-d19} │ │ │ │ ldrsbcc pc, [r4], #-140 @ 0xffffff74 @ │ │ │ │ @ instruction: 0xf890bb73 │ │ │ │ vsri.64 , q8, #61 │ │ │ │ @ instruction: 0xf0830340 │ │ │ │ tstmi r3, #67108864 @ 0x4000000 │ │ │ │ @@ -117139,15 +117139,15 @@ │ │ │ │ mvnle r2, r0, lsl #18 │ │ │ │ @ instruction: 0x3150f890 │ │ │ │ teqle r6, r0, lsl #22 │ │ │ │ ldrdne pc, [r8, #-128]! @ 0xffffff80 │ │ │ │ tstpeq pc, r1 @ p-variant is OBSOLETE │ │ │ │ stmdbcs sl, {r4, r8, fp, ip, sp} │ │ │ │ vadd.i8 , , │ │ │ │ - vqdmlal.s q9, d16, d0[4] │ │ │ │ + vqdmlal.s q9, d0, d0[4] │ │ │ │ bl 0x1435e4 │ │ │ │ ldclvs 3, cr0, [fp, #-516] @ 0xfffffdfc │ │ │ │ sbcsle r2, r8, r0, lsl #22 │ │ │ │ bicsle r2, sl, r3, lsl #22 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @@ -117186,15 +117186,15 @@ │ │ │ │ @ instruction: 0x2150f890 │ │ │ │ cmnle fp, r0, lsl #20 │ │ │ │ ldrdcs pc, [r8, #-128]! @ 0xffffff80 │ │ │ │ andseq pc, pc, #2 │ │ │ │ bcs 0x311208 │ │ │ │ @ instruction: 0xf04fbf8f │ │ │ │ @ instruction: 0xf24f0c01 │ │ │ │ - vmls.i d18, d16, d0[4] │ │ │ │ + vmls.i d18, d0, d0[4] │ │ │ │ bl 0x183aa0 │ │ │ │ svclt 0x00980482 │ │ │ │ ldrsbgt pc, [r4], #-132 @ 0xffffff7c @ │ │ │ │ ldrsble r0, [sp], #-250 @ 0xffffff06 │ │ │ │ strvc pc, [r0], #-963 @ 0xfffffc3d │ │ │ │ rsbsle r2, r0, r0, lsl #24 │ │ │ │ @ instruction: 0xf000291f │ │ │ │ @@ -117321,15 +117321,15 @@ │ │ │ │ blcs 0xf91714 │ │ │ │ @ instruction: 0xf649d859 │ │ │ │ vmvn.i32 , #2048 @ 0x00000800 │ │ │ │ @ instruction: 0xf8322297 │ │ │ │ @ instruction: 0xf64f2013 │ │ │ │ addsmi r7, sl, #-67108861 @ 0xfc000003 │ │ │ │ vhadd.s8 , , │ │ │ │ - vqdmlal.s q9, d16, d0[4] │ │ │ │ + vqdmlal.s q9, d0, d0[4] │ │ │ │ bl 0x1438bc │ │ │ │ ldmvs fp, {r1, r8, r9, ip} │ │ │ │ @ instruction: 0x46054798 │ │ │ │ ldrtmi r4, [r0], -r8, lsl #13 │ │ │ │ @ instruction: 0xf7ff4639 │ │ │ │ @ instruction: 0xf504fecb │ │ │ │ stmdacs r0, {r1, r2, r3, r4, r8, r9, sp, lr} │ │ │ │ @@ -117389,15 +117389,15 @@ │ │ │ │ andle r0, r9, r1, lsl #2 │ │ │ │ strne pc, [r0, #-2262] @ 0xfffff72a │ │ │ │ @ instruction: 0xf8d6400a │ │ │ │ andmi r1, pc, r4, lsl #10 │ │ │ │ svclt 0x0014433a │ │ │ │ tstcs r0, r1, lsl #2 │ │ │ │ @ instruction: 0xf0b89303 │ │ │ │ - blls 0x1824d4 │ │ │ │ + blls 0x1823e4 │ │ │ │ svclt 0x0000e7b0 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ bl 0xfebd9f0c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf89d0fe8 │ │ │ │ @ instruction: 0x46076018 │ │ │ │ @ instruction: 0x46314615 │ │ │ │ @@ -117408,15 +117408,15 @@ │ │ │ │ blcs 0xfb6d90 │ │ │ │ @ instruction: 0xf649d83a │ │ │ │ vmvn.i32 , #2048 @ 0x00000800 │ │ │ │ @ instruction: 0xf8322297 │ │ │ │ @ instruction: 0xf64f2013 │ │ │ │ addsmi r7, sl, #-67108861 @ 0xfc000003 │ │ │ │ vqadd.s8 d29, d15, d16 │ │ │ │ - vqdmlal.s q9, d16, d0[4] │ │ │ │ + vqdmlal.s q9, d0, d0[4] │ │ │ │ bl 0x143a18 │ │ │ │ ldrtmi r1, [r8], -r2, lsl #6 │ │ │ │ @ instruction: 0x4798689b │ │ │ │ ldmibeq r8, {r2, r6, r7, fp, ip, sp, lr, pc}^ │ │ │ │ ldmibne ip, {r2, r6, r7, fp, ip, sp, lr, pc}^ │ │ │ │ ldrmi pc, [r8, #-879] @ 0xfffffc91 │ │ │ │ ldrtmi r2, [r1], -r0, lsl #6 │ │ │ │ @@ -117480,21 +117480,21 @@ │ │ │ │ @ instruction: 0xf8c60205 │ │ │ │ ldrdlt r2, [r3], -ip │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0xf64cbdf0 │ │ │ │ - vaddw.s8 q11, q8, d20 │ │ │ │ + vaddw.s8 q11, q0, d20 │ │ │ │ @ instruction: 0xf64c012d │ │ │ │ - vshr.s64 d22, d28, #64 │ │ │ │ + vmvn.i32 d22, #12 @ 0x0000000c │ │ │ │ blmi 0x102f2c │ │ │ │ rsbsvc pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ - mcr2 1, 3, pc, cr14, cr13, {7} @ │ │ │ │ - eorseq pc, r2, r0, ror #6 │ │ │ │ + mcr2 1, 1, pc, cr14, cr13, {7} @ │ │ │ │ + eorseq pc, r2, r0, ror #5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfebda08c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf5000fe8 │ │ │ │ @ instruction: 0xf890339a │ │ │ │ bicscc r1, r0, #248, 8 @ 0xf8000000 │ │ │ │ @ instruction: 0xf001b083 │ │ │ │ @@ -117692,15 +117692,15 @@ │ │ │ │ bcs 0xb8604 │ │ │ │ @ instruction: 0xf890d13e │ │ │ │ blcs 0x8f6e8 │ │ │ │ @ instruction: 0xf8d0d165 │ │ │ │ @ instruction: 0xf0022168 │ │ │ │ blcc 0x483e30 │ │ │ │ ldmdale r9, {r1, r3, r8, r9, fp, sp} │ │ │ │ - mvncs pc, pc, asr #4 │ │ │ │ + msrcs (UNDEF: 96), pc │ │ │ │ teqpeq r2, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ orreq lr, r3, r1, lsl #22 │ │ │ │ stmdblt r3!, {r0, r1, r3, r6, r8, sl, fp, sp, lr}^ │ │ │ │ ldrbtne pc, [r0], #2256 @ 0x8d0 @ │ │ │ │ strle r0, [r8, #-1801] @ 0xfffff8f7 │ │ │ │ bcs 0xbb258 │ │ │ │ @ instruction: 0xf890d135 │ │ │ │ @@ -117711,15 +117711,15 @@ │ │ │ │ stmdble sl, {r1, r3, r9, fp, sp} │ │ │ │ stmiaeq r8, {r4, r6, r7, fp, ip, sp, lr, pc}^ │ │ │ │ subeq pc, r0, r0 │ │ │ │ svclt 0x00182800 │ │ │ │ tstcs r0, r7 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ vaba.s8 q10, , q8 │ │ │ │ - vqdmlal.s q9, d16, d0[4] │ │ │ │ + vqdmlal.s q9, d0, d0[4] │ │ │ │ bl 0x143ed4 │ │ │ │ ldclvs 3, cr0, [sl, #-520] @ 0xfffffdf8 │ │ │ │ bcs 0x16fe7c │ │ │ │ andcs sp, r0, sl, ror #3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ stclcc 8, cr15, [r0, #-832] @ 0xfffffcc0 │ │ │ │ @@ -117756,15 +117756,15 @@ │ │ │ │ stmdbcs r0, {r0, r3, r4, r5, r8, sl, ip, lr, pc} │ │ │ │ @ instruction: 0xf890d155 │ │ │ │ blcs 0x8f7e8 │ │ │ │ @ instruction: 0xf8d0d172 │ │ │ │ @ instruction: 0xf0011168 │ │ │ │ blcc 0x483f30 │ │ │ │ ldmdale pc, {r1, r3, r8, r9, fp, sp} @ │ │ │ │ - stclcs 2, cr15, [r0], #316 @ 0x13c │ │ │ │ + stclcs 2, cr15, [r0], #-316 @ 0xfffffec4 │ │ │ │ ldceq 2, cr15, [r2], #-768 @ 0xfffffd00 │ │ │ │ vstmiaeq r3, {d14-d19} │ │ │ │ ldrsbcc pc, [r4], #-140 @ 0xffffff74 @ │ │ │ │ @ instruction: 0xf890bb53 │ │ │ │ vsri.64 q14, q8, #52 │ │ │ │ b 0x5065d4 │ │ │ │ eorle r0, r3, ip, lsl #30 │ │ │ │ @@ -117785,15 +117785,15 @@ │ │ │ │ stmdbcs r0, {r4, r5, r6, r8, r9, sl, lr} │ │ │ │ @ instruction: 0xf890d1e1 │ │ │ │ bllt 0xfe94f85c │ │ │ │ ldrdne pc, [r8, #-128]! @ 0xffffff80 │ │ │ │ tstpeq pc, r1 @ p-variant is OBSOLETE │ │ │ │ stmdbcs sl, {r4, r8, fp, ip, sp} │ │ │ │ vadd.i8 , , q11 │ │ │ │ - vqdmlal.s q9, d16, d0[4] │ │ │ │ + vqdmlal.s q9, d0, d0[4] │ │ │ │ bl 0x143ffc │ │ │ │ ldclvs 3, cr0, [r9, #-516] @ 0xfffffdfc │ │ │ │ sbcsle r2, r9, r0, lsl #18 │ │ │ │ bicsle r2, fp, r3, lsl #18 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @@ -117828,15 +117828,15 @@ │ │ │ │ stmdbcs r0, {r0, r3, r4, r5, r8, sl, ip, lr, pc} │ │ │ │ @ instruction: 0xf890d155 │ │ │ │ blcs 0x8f908 │ │ │ │ @ instruction: 0xf8d0d172 │ │ │ │ @ instruction: 0xf0011168 │ │ │ │ blcc 0x484050 │ │ │ │ ldmdale pc, {r1, r3, r8, r9, fp, sp} @ │ │ │ │ - stclcs 2, cr15, [r0], #316 @ 0x13c │ │ │ │ + stclcs 2, cr15, [r0], #-316 @ 0xfffffec4 │ │ │ │ ldceq 2, cr15, [r2], #-768 @ 0xfffffd00 │ │ │ │ vstmiaeq r3, {d14-d19} │ │ │ │ ldrsbcc pc, [r4], #-140 @ 0xffffff74 @ │ │ │ │ @ instruction: 0xf890bb53 │ │ │ │ vsri.64 q14, q8, #52 │ │ │ │ b 0x5065f4 │ │ │ │ eorle r0, r3, ip, lsl #30 │ │ │ │ @@ -117857,15 +117857,15 @@ │ │ │ │ stmdbcs r0, {r4, r5, r6, r8, r9, sl, lr} │ │ │ │ @ instruction: 0xf890d1e1 │ │ │ │ bllt 0xfe94f97c │ │ │ │ ldrdne pc, [r8, #-128]! @ 0xffffff80 │ │ │ │ tstpeq pc, r1 @ p-variant is OBSOLETE │ │ │ │ stmdbcs sl, {r4, r8, fp, ip, sp} │ │ │ │ vadd.i8 , , q11 │ │ │ │ - vqdmlal.s q9, d16, d0[4] │ │ │ │ + vqdmlal.s q9, d0, d0[4] │ │ │ │ bl 0x14411c │ │ │ │ ldclvs 3, cr0, [r9, #-516] @ 0xfffffdfc │ │ │ │ sbcsle r2, r9, r0, lsl #18 │ │ │ │ bicsle r2, fp, r3, lsl #18 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @@ -117903,15 +117903,15 @@ │ │ │ │ ldmdavs r2, {r0, r3, r4, fp, sp, lr} │ │ │ │ @ instruction: 0xf04f9207 │ │ │ │ stmdbcs r0, {r9} │ │ │ │ andcs sp, r1, r1, rrx │ │ │ │ movwcs sl, #2306 @ 0x902 │ │ │ │ movwcc lr, #10701 @ 0x29cd │ │ │ │ movwcc lr, #18893 @ 0x49cd │ │ │ │ - blx 0xff2bfdaa │ │ │ │ + blx 0xfe2bfdaa │ │ │ │ @ instruction: 0xf44f9c02 │ │ │ │ @ instruction: 0xf6c3434a │ │ │ │ bls 0x15037c │ │ │ │ strmi pc, [r3], -r4, lsr #23 │ │ │ │ strvs pc, [r2], -r3, lsl #22 │ │ │ │ stmiane r4!, {r2, r8, r9, fp, ip, pc}^ │ │ │ │ strbtvc lr, [r3], r6, asr #22 │ │ │ │ @@ -117951,15 +117951,15 @@ │ │ │ │ andlt sp, r9, r1, asr r1 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ stmdage r2, {r4, r5, r6, r7, r8, sl, fp, ip, sp, pc} │ │ │ │ smlabtne r2, sp, r9, lr │ │ │ │ smlabtne r4, sp, r9, lr │ │ │ │ - ldc2l 2, cr15, [lr], #-144 @ 0xffffff70 │ │ │ │ + ldc2 2, cr15, [lr], #-144 @ 0xffffff70 │ │ │ │ @ instruction: 0x2604e9dd │ │ │ │ submi pc, sl, pc, asr #8 │ │ │ │ addscc pc, sl, r3, asr #13 │ │ │ │ svcls 0x00039c02 │ │ │ │ cmpeq r3, r1, ror r1 │ │ │ │ b 0x10ca04c │ │ │ │ bl 0x18dbd2c │ │ │ │ @@ -117984,17 +117984,17 @@ │ │ │ │ strne pc, [r0, #-2261] @ 0xfffff72b │ │ │ │ @ instruction: 0xf8d5400b │ │ │ │ b 0x388a48 │ │ │ │ b 0x1546640 │ │ │ │ svclt 0x0014030c │ │ │ │ tstcs r0, r1, lsl #2 │ │ │ │ @ instruction: 0xf0b89201 │ │ │ │ - bls 0x101b88 │ │ │ │ + bls 0x101a98 │ │ │ │ vaba.s d14, d18, d15 │ │ │ │ - svclt 0x0000fbd3 │ │ │ │ + svclt 0x0000fb93 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfebda860 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46040ff0 │ │ │ │ @ instruction: 0x461d4616 │ │ │ │ @ instruction: 0xff2ef7ff │ │ │ │ @@ -118340,32 +118340,32 @@ │ │ │ │ svclt 0x00080201 │ │ │ │ andle r4, r9, r1, lsl r6 │ │ │ │ strcs pc, [r0, #-2259] @ 0xfffff72d │ │ │ │ @ instruction: 0xf8d34011 │ │ │ │ andsmi r2, r5, r4, lsl #10 │ │ │ │ svclt 0x0014430d │ │ │ │ tstcs r0, r1, lsl #2 │ │ │ │ - mcr2 0, 4, pc, cr6, cr7, {5} @ │ │ │ │ + mcr2 0, 2, pc, cr10, cr7, {5} @ │ │ │ │ svclt 0x0000e7bd │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ ldrcc pc, [r1, r0, lsl #10]! │ │ │ │ ldmdapl r6!, {r8, sl, ip, sp, lr, pc} │ │ │ │ mvnscs r2, sl, ror r2 │ │ │ │ rsbspl pc, r8, r9, asr #12 │ │ │ │ addscs pc, r7, r0, asr #5 │ │ │ │ - strbtcs pc, [r0], #591 @ 0x24f @ │ │ │ │ + strbtcs pc, [r0], #-591 @ 0xfffffdb1 @ │ │ │ │ ldrteq pc, [r2], #-704 @ 0xfffffd40 @ │ │ │ │ ldmdbpl r8!, {r0, r3, r6, r9, sl, ip, sp, lr, pc}^ │ │ │ │ ldmibcs r7, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ ldmdaeq r0!, {r3, r8, ip, sp, lr, pc} │ │ │ │ vmax.s32 d2, d0, d0 │ │ │ │ - andcs lr, r0, #92, 26 @ 0x1700 │ │ │ │ + andcs lr, r0, #28, 26 @ 0x700 │ │ │ │ stmib r7, {r8, r9, sp}^ │ │ │ │ stmib r7, {r3, r4, r5, r6, r8, r9, sp}^ │ │ │ │ stmdahi r5!, {r1, r3, r4, r5, r6, r8, r9, sp} │ │ │ │ ldmdale r8!, {r2, r3, r4, r5, r8, sl, fp, sp} │ │ │ │ strbmi r6, [r0], -r3, ror #16 │ │ │ │ @ instruction: 0xb1d84798 │ │ │ │ andseq pc, pc, #5 │ │ │ │ @@ -118391,21 +118391,21 @@ │ │ │ │ mvnshi lr, #12386304 @ 0xbd0000 │ │ │ │ ldrdne pc, [r0, #135]! @ 0x87 │ │ │ │ @ instruction: 0xf8d74311 │ │ │ │ @ instruction: 0xf8c721e4 │ │ │ │ tstmi sl, #224, 2 @ 0x38 │ │ │ │ mvncs pc, r7, asr #17 │ │ │ │ @ instruction: 0xf64ce7e6 │ │ │ │ - vaddw.s8 q11, q8, d20 │ │ │ │ + vaddw.s8 q11, q0, d20 │ │ │ │ @ instruction: 0xf64c012d │ │ │ │ - vshr.s64 q11, q6, #64 │ │ │ │ + vmov.i32 q11, #12 @ 0x0000000c │ │ │ │ blmi 0x103d68 │ │ │ │ @ instruction: 0xf1fc22cc │ │ │ │ - svclt 0x0000ff51 │ │ │ │ - eorseq pc, r2, r4, ror r3 @ │ │ │ │ + svclt 0x0000ff11 │ │ │ │ + ldrshteq pc, [r2], -r4 @ │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfebdaec8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46060ff0 │ │ │ │ blx 0xfffc1cd2 │ │ │ │ ldrcc pc, [sl, #1286] @ 0x506 │ │ │ │ svcvs 0x00ab3550 │ │ │ │ @@ -118551,15 +118551,15 @@ │ │ │ │ @ instruction: 0xf505d005 │ │ │ │ andcs r6, r0, sp, lsl #6 │ │ │ │ stmib r3, {r8, sp}^ │ │ │ │ ldreq r0, [fp, r0, lsl #2]! │ │ │ │ @ instruction: 0xb12ad506 │ │ │ │ ldrdcs r0, [r0, -r2] │ │ │ │ andvs pc, lr, r5, lsl #10 │ │ │ │ - bl 0xff6407a8 │ │ │ │ + bl 0xfe6407a8 │ │ │ │ ldrbcc pc, [r8], #2261 @ 0x8d5 @ │ │ │ │ ldrbeq pc, [r9, r7]! @ │ │ │ │ @ instruction: 0xf0234628 │ │ │ │ teqmi fp, #-469762045 @ 0xe4000003 │ │ │ │ ldrbcc pc, [r8], #2245 @ 0x8c5 @ │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ mcrlt 7, 7, pc, cr2, cr15, {7} @ │ │ │ │ @@ -118630,16 +118630,16 @@ │ │ │ │ svcvs 0x0040f013 │ │ │ │ @ instruction: 0xf003d042 │ │ │ │ @ instruction: 0xf1b36370 │ │ │ │ eorsle r6, sp, r0, ror pc │ │ │ │ @ instruction: 0x210022b9 │ │ │ │ andne pc, pc, sp, lsl #4 │ │ │ │ vmin.s32 d2, d0, d0 │ │ │ │ - @ instruction: 0xf64ceb3a │ │ │ │ - vqdmlal.s , d0, d0[7] │ │ │ │ + @ instruction: 0xf64ceafa │ │ │ │ + vqdmlal.s q11, d16, d0[7] │ │ │ │ movtls r0, #9005 @ 0x232d │ │ │ │ @ instruction: 0xf88d2305 │ │ │ │ @ instruction: 0xf5083171 │ │ │ │ andcs r3, lr, #-1006632958 @ 0xc4000002 │ │ │ │ tstpne pc, r0, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlabbcs lr, sp, r8, pc @ │ │ │ │ smlatbne ip, sp, r8, pc @ │ │ │ │ @@ -118655,15 +118655,15 @@ │ │ │ │ @ instruction: 0x964e437a │ │ │ │ cmnls r1, #603979777 @ 0x24000001 │ │ │ │ @ instruction: 0xf88d2304 │ │ │ │ vand d19, d2, d1 │ │ │ │ vqdmlal.s , d0, d1[2] │ │ │ │ cmpls r3, #8, 6 @ 0x20000000 │ │ │ │ @ instruction: 0xf64c936b │ │ │ │ - vbic.i32 , #1024 @ 0x00000400 │ │ │ │ + vrsra.s64 q11, q10, #64 │ │ │ │ cmpls sl, #-1275068416 @ 0xb4000000 │ │ │ │ stc2 0, cr15, [r8, #20]! │ │ │ │ adccc pc, r0, #13959168 @ 0xd50000 │ │ │ │ andseq pc, pc, #72, 4 @ 0x80000004 │ │ │ │ movwcs pc, #13251 @ 0x33c3 @ │ │ │ │ vpmax.u8 d15, d3, d18 │ │ │ │ ldrle r0, [r8, #-2009] @ 0xfffff827 │ │ │ │ @@ -118687,34 +118687,34 @@ │ │ │ │ @ instruction: 0xf50d4640 │ │ │ │ pop {r0, r2, r3, r4, r5, r8, sl, fp, ip, sp, lr} │ │ │ │ @ instruction: 0xf0054ff0 │ │ │ │ @ instruction: 0xf44fbb1f │ │ │ │ strdcs r7, [r0, -r0] │ │ │ │ @ instruction: 0xf640a842 │ │ │ │ vshl.s32 d1, d15, d0 │ │ │ │ - @ instruction: 0xf508eac8 │ │ │ │ + @ instruction: 0xf508ea88 │ │ │ │ @ instruction: 0x46033cb1 │ │ │ │ ssatcs r2, #11, r0, lsl #14 │ │ │ │ ldrbmi pc, [sl, #-1600]! @ 0xfffff9c0 @ │ │ │ │ ldrdlt pc, [r8, #140]! @ 0x8c │ │ │ │ addshi r2, ip, ip │ │ │ │ @ instruction: 0xf8a32106 │ │ │ │ @ instruction: 0xf04f40c4 │ │ │ │ @ instruction: 0xf8dc0901 │ │ │ │ @ instruction: 0xf04f41e0 │ │ │ │ tstvs ip, #28672 @ 0x7000 │ │ │ │ - subvc pc, r4, #76, 12 @ 0x4c00000 │ │ │ │ + sbcvs pc, r4, #76, 12 @ 0x4c00000 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ addsmi pc, r0, r3, asr #17 │ │ │ │ ldrdmi pc, [r4, #140]! @ 0x8c │ │ │ │ - cdpvc 6, 5, cr15, cr8, cr12, {2} │ │ │ │ + cdpvs 6, 13, cr15, cr8, cr12, {2} │ │ │ │ cdpeq 2, 2, cr15, cr13, cr0, {6} │ │ │ │ addsmi pc, r4, r3, asr #17 │ │ │ │ ldrdmi pc, [ip, #140]! @ 0x8c │ │ │ │ - mcrrvc 6, 4, pc, ip, cr12 @ │ │ │ │ + stclvs 6, cr15, [ip], {76} @ 0x4c │ │ │ │ stceq 2, cr15, [sp], #-768 @ 0xfffffd00 │ │ │ │ orrsvc r6, r8, sl, lsl r0 │ │ │ │ @ instruction: 0xf8832205 │ │ │ │ strbmi r0, [r0], -r6, asr #1 │ │ │ │ @ instruction: 0xf8837259 │ │ │ │ ldrmi r1, [r9], -r9, rrx │ │ │ │ strvc lr, [r4], -r3, asr #19 │ │ │ │ @@ -118731,15 +118731,15 @@ │ │ │ │ adcmi pc, r4, r3, asr #17 │ │ │ │ smlabtmi r4, r3, r8, pc @ │ │ │ │ rsbgt pc, r0, r3, asr #17 │ │ │ │ stcmi 6, cr15, [r9], {64} @ 0x40 │ │ │ │ stccc 2, cr15, [r3], {192} @ 0xc0 │ │ │ │ rsbgt pc, r5, r3, asr #17 │ │ │ │ sbc pc, r0, r3, asr #17 │ │ │ │ - cdpvc 6, 6, cr15, cr0, cr12, {2} │ │ │ │ + cdpvs 6, 14, cr15, cr0, cr12, {2} │ │ │ │ cdpeq 2, 2, cr15, cr13, cr0, {6} │ │ │ │ smlawtgt r5, r3, r8, pc @ │ │ │ │ smlawt r0, r3, r8, pc @ │ │ │ │ smlawbge r9, r3, r8, pc @ │ │ │ │ strbls lr, [fp, -r3, asr #19] │ │ │ │ teqpvs r4, r3, asr #17 @ p-variant is OBSOLETE │ │ │ │ teqppl ip, r3, asr #17 @ p-variant is OBSOLETE │ │ │ │ @@ -118748,15 +118748,15 @@ │ │ │ │ msrmi SPSR_s, r3, asr #17 │ │ │ │ streq pc, [pc], #-79 @ 0x84224 │ │ │ │ orrmi pc, r4, r3, lsl #17 │ │ │ │ streq pc, [r9], #-79 @ 0xffffffb1 │ │ │ │ orrmi pc, r6, r3, lsl #17 │ │ │ │ stmib r3, {r0, r1, r2, r3, r4, r5, r6, r7, sl, sp}^ │ │ │ │ @ instruction: 0xf64c5464 │ │ │ │ - vaddhn.i16 d23, q0, q2 │ │ │ │ + vaddhn.i16 d22, q8, q2 │ │ │ │ @ instruction: 0xf8c3042d │ │ │ │ @ instruction: 0xf6404180 │ │ │ │ @ instruction: 0xf8c3444f │ │ │ │ vand d20, d19, d12 │ │ │ │ vaddhn.i16 d19, q8, │ │ │ │ @ instruction: 0xf8c30408 │ │ │ │ vrhadd.s8 q10, , q2 │ │ │ │ @@ -118770,23 +118770,23 @@ │ │ │ │ andcs r4, r2, #114688 @ 0x1c000 │ │ │ │ @ instruction: 0xf0054640 │ │ │ │ @ instruction: 0xf508fcd1 │ │ │ │ orrscc r3, r0, #176, 6 @ 0xc0000002 │ │ │ │ stccc 8, cr15, [r8], {83} @ 0x53 │ │ │ │ svclt 0x0000e6d6 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ - eorseq pc, r2, r0, asr #26 │ │ │ │ - eorseq pc, r2, r0, lsl #25 │ │ │ │ + eorseq pc, r2, r0, asr #25 │ │ │ │ + eorseq pc, r2, r0, lsl #24 │ │ │ │ ldrtcc pc, [r1], r8, lsl #10 @ │ │ │ │ tstcs r0, ip, asr r2 │ │ │ │ vtst.32 d10, d0, d3 │ │ │ │ - tstcs r1, r8, lsl sl │ │ │ │ + ldrdcs lr, [r1, -r8] │ │ │ │ andvc pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ tstls r5, r0, asr #12 │ │ │ │ - mvnsvs pc, #76, 12 @ 0x4c00000 │ │ │ │ + cmnpvs r8, #76, 12 @ p-variant is OBSOLETE @ 0x4c00000 │ │ │ │ msreq CPSR_fsc, #192, 4 │ │ │ │ tstls r2, #2867200 @ 0x2bc000 │ │ │ │ movwmi pc, #38464 @ 0x9640 @ │ │ │ │ movwcc pc, #12992 @ 0x32c0 @ │ │ │ │ @ instruction: 0xf8cd9216 │ │ │ │ vst4.16 {d19-d22}, [pc]! │ │ │ │ @ instruction: 0x9320639b │ │ │ │ @@ -118811,15 +118811,15 @@ │ │ │ │ @ instruction: 0x4640a912 │ │ │ │ blx 0xb40334 │ │ │ │ andscs r4, r7, #2457600 @ 0x258000 │ │ │ │ @ instruction: 0xf0054640 │ │ │ │ subscs pc, r9, #31488 @ 0x7b00 │ │ │ │ @ instruction: 0xf10d2100 │ │ │ │ vhadd.s32 d0, d16, d31 │ │ │ │ - @ instruction: 0xf895e9d0 │ │ │ │ + @ instruction: 0xf895e990 │ │ │ │ stmdbge sl!, {r0, r1, r3, r7, sp} │ │ │ │ @ instruction: 0xf0124640 │ │ │ │ @ instruction: 0xf6400f01 │ │ │ │ svclt 0x000c434f │ │ │ │ subvc pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ andmi pc, r3, #1325400064 @ 0x4f000000 │ │ │ │ vcge.s8 d25, d3, d17 │ │ │ │ @@ -118831,15 +118831,15 @@ │ │ │ │ vcge.s8 d25, d3, d28 │ │ │ │ vsubw.s8 , q8, d25 │ │ │ │ teqls sp, #8, 6 @ 0x20000000 │ │ │ │ @ instruction: 0xf88d230d │ │ │ │ @ instruction: 0xf64030ae │ │ │ │ @ instruction: 0xf8ad130f │ │ │ │ @ instruction: 0xf64c30ac │ │ │ │ - vsubw.s8 , q0, d4 │ │ │ │ + vsubw.s8 q11, q8, d4 │ │ │ │ @ instruction: 0x932a032d │ │ │ │ @ instruction: 0xf9f2f005 │ │ │ │ @ instruction: 0xf3c36fb3 │ │ │ │ movwls r2, #21444 @ 0x53c4 │ │ │ │ @ instruction: 0xf0002b00 │ │ │ │ strcs r8, [r0], -r4, ror #1 │ │ │ │ addcs pc, r9, r3, asr #4 │ │ │ │ @@ -118861,39 +118861,39 @@ │ │ │ │ vsubw.s8 , q0, d5 │ │ │ │ movwls r0, #45832 @ 0xb308 │ │ │ │ mvneq pc, #70254592 @ 0x4300000 │ │ │ │ movweq pc, #33472 @ 0x82c0 @ │ │ │ │ vcgt.s8 d25, d2, d6 │ │ │ │ vsubw.s8 q9, q8, d9 │ │ │ │ movwls r0, #29448 @ 0x7308 │ │ │ │ - movwvc pc, #50764 @ 0xc64c @ │ │ │ │ + orrvs pc, ip, #76, 12 @ 0x4c00000 │ │ │ │ msreq CPSR_fsc, #192, 4 │ │ │ │ @ instruction: 0xf64c930c │ │ │ │ - vorr.i32 d23, #2048 @ 0x00000800 │ │ │ │ + vrsra.s64 d22, d8, #64 │ │ │ │ movwls r0, #54061 @ 0xd32d │ │ │ │ - msrvc CPSR_f, #76, 12 @ 0x4c00000 │ │ │ │ + @ instruction: 0x63a8f64c │ │ │ │ msreq CPSR_fsc, #192, 4 │ │ │ │ andcc lr, lr, sp, asr #19 │ │ │ │ stmdals ip, {r0, r4, r5, r9, sl, lr} │ │ │ │ - stc2l 1, cr15, [r0], #756 @ 0x2f4 │ │ │ │ + stc2 1, cr15, [r4], #756 @ 0x2f4 │ │ │ │ @ instruction: 0x46044631 │ │ │ │ @ instruction: 0xf1bd980d │ │ │ │ - @ instruction: 0x4631fcdb │ │ │ │ + @ instruction: 0x4631fc9f │ │ │ │ stmdals lr, {r0, r1, r2, r9, sl, lr} │ │ │ │ - ldc2l 1, cr15, [r6], {189} @ 0xbd │ │ │ │ + ldc2 1, cr15, [sl], {189} @ 0xbd │ │ │ │ @ instruction: 0x46814631 │ │ │ │ - eorsvc pc, r4, ip, asr #12 │ │ │ │ + adcsvs pc, r4, ip, asr #12 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ beq 0x100584 │ │ │ │ - stc2l 1, cr15, [ip], {189} @ 0xbd │ │ │ │ + ldc2 1, cr15, [r0], {189} @ 0xbd │ │ │ │ sbcvc pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ smlabbcs r0, r0, r6, r4 │ │ │ │ @ instruction: 0xf04fa842 │ │ │ │ vqdmulh.s32 d0, d0, d14 │ │ │ │ - bls 0x47e950 │ │ │ │ + bls 0x47e850 │ │ │ │ ldmeq r3!, {r4, r8, fp, ip, pc}^ │ │ │ │ cmncs fp, sp, asr #19 │ │ │ │ stceq 0, cr15, [r7], {6} │ │ │ │ @ instruction: 0xf0439154 │ │ │ │ stmdbls sl, {r3, r9, sl, fp} │ │ │ │ movweq pc, #49219 @ 0xc043 @ │ │ │ │ ldrbmi r9, [r6], #-1025 @ 0xfffffbff │ │ │ │ @@ -118943,29 +118943,29 @@ │ │ │ │ ldmdbge sp, {r0, r2, r3, r6, r7, r8, fp, sp, lr, pc}^ │ │ │ │ eorlt pc, sp, #9240576 @ 0x8d0000 │ │ │ │ stmibge sp, {r0, r2, r3, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ @ instruction: 0xf8cd9785 │ │ │ │ ldrls r8, [sp, r8, lsr #4] │ │ │ │ @ instruction: 0xf005949f │ │ │ │ strbmi pc, [r0], -pc, ror #22 @ │ │ │ │ - blx 0x16c0c22 │ │ │ │ + blx 0x7c0c22 │ │ │ │ @ instruction: 0xf1b69803 │ │ │ │ - stmdals r2, {r0, r2, r4, r6, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ - blx 0x1540c2e │ │ │ │ + stmdals r2, {r0, r3, r4, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ + blx 0x640c2e │ │ │ │ @ instruction: 0xf1b69801 │ │ │ │ - blls 0x203298 │ │ │ │ + blls 0x2031a8 │ │ │ │ @ instruction: 0xf47f429e │ │ │ │ @ instruction: 0xf8ddaf5d │ │ │ │ @ instruction: 0xf5088010 │ │ │ │ orrscc r3, r0, #176, 6 @ 0xc0000002 │ │ │ │ stccc 8, cr15, [r8], {83} @ 0x53 │ │ │ │ vqrshl.s64 q7, , │ │ │ │ - svclt 0x0000fc41 │ │ │ │ - eorseq pc, r2, r0, lsl #7 │ │ │ │ - eorseq pc, r2, r0, ror #7 │ │ │ │ + svclt 0x0000fc01 │ │ │ │ + eorseq pc, r2, r0, lsl #6 │ │ │ │ + eorseq pc, r2, r0, ror #6 │ │ │ │ andeq r0, r0, r0 │ │ │ │ stmiblt r9, {r0, r3, r6, r7, fp, sp, lr}^ │ │ │ │ @ instruction: 0x11abf243 │ │ │ │ cmppcs r3, r3, asr #13 @ p-variant is OBSOLETE │ │ │ │ tstmi r9, #285212672 @ 0x11000000 │ │ │ │ andcs fp, r1, #12, 30 @ 0x30 │ │ │ │ @ instruction: 0xf8d02200 │ │ │ │ @@ -119055,15 +119055,15 @@ │ │ │ │ stmiblt r3!, {r6, r7, r8, r9, ip}^ │ │ │ │ @ instruction: 0x3150f890 │ │ │ │ @ instruction: 0xf8d0b98b │ │ │ │ @ instruction: 0xf0033168 │ │ │ │ blcc 0x485378 │ │ │ │ svclt 0x008f2b0a │ │ │ │ @ instruction: 0xf64f2301 │ │ │ │ - vsubl.s8 , d16, d16 │ │ │ │ + vsubl.s8 , d0, d16 │ │ │ │ @ instruction: 0xf8520232 │ │ │ │ ldrmi r3, [r8], -r3, lsr #32 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ @ instruction: 0xf8d04770 │ │ │ │ vmla.f , , d0[2] │ │ │ │ ldrmi r0, [r8], -r1, lsl #7 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ @@ -119085,22 +119085,22 @@ │ │ │ │ stcle 8, cr2, [ip], {1} │ │ │ │ @ instruction: 0xf04fbf0c │ │ │ │ andcs r6, r0, #128, 4 │ │ │ │ stceq 0, cr15, [r1], {79} @ 0x4f │ │ │ │ movwcs r4, #810 @ 0x32a │ │ │ │ @ instruction: 0xf8cd4620 │ │ │ │ @ instruction: 0xf079c000 │ │ │ │ - @ instruction: 0xf24dfe3f │ │ │ │ - vsra.s64 q8, q4, #64 │ │ │ │ + vceq.f32 d31, d13, d5 │ │ │ │ + vorr.i32 q8, #8 @ 0x00000008 │ │ │ │ vrhadd.s8 d16, d13, d29 │ │ │ │ - vshr.s64 q8, q10, #64 │ │ │ │ + vmvn.i32 q8, #4 @ 0x00000004 │ │ │ │ blmi 0x104844 │ │ │ │ @ instruction: 0xf1fc223d │ │ │ │ - svclt 0x0000f9e3 │ │ │ │ - eorseq pc, r2, ip, asr #27 │ │ │ │ + svclt 0x0000f9a3 │ │ │ │ + eorseq pc, r2, ip, asr #26 │ │ │ │ orrscc pc, r9, #0, 10 │ │ │ │ teqcs r6, r3 @ │ │ │ │ ldrtle r0, [fp], #-1555 @ 0xfffff9ed │ │ │ │ strlt r0, [r0, #-3667] @ 0xfffff1ad │ │ │ │ bicne lr, r1, #274432 @ 0x43000 │ │ │ │ ldrle r0, [r7], #-145 @ 0xffffff6f │ │ │ │ strtle r0, [fp], #-2009 @ 0xfffff827 │ │ │ │ @@ -119142,15 +119142,15 @@ │ │ │ │ ldreq r3, [fp], -r8, lsl #24 │ │ │ │ @ instruction: 0xf890d41b │ │ │ │ stmiblt r3!, {r4, r6, r8, ip, sp}^ │ │ │ │ ldrdcs pc, [r8, #-128]! @ 0xffffff80 │ │ │ │ andseq pc, pc, #2 │ │ │ │ bcs 0x31309c │ │ │ │ @ instruction: 0xf64fd811 │ │ │ │ - vsubw.s8 , q8, d16 │ │ │ │ + vsubw.s8 , q0, d16 │ │ │ │ @ instruction: 0xf8530332 │ │ │ │ blcs 0x1108f4 │ │ │ │ @ instruction: 0xf8d0d109 │ │ │ │ vst2. {d0-d1}, [r0], r8 │ │ │ │ stmdacs r0, {ip, sp, lr} │ │ │ │ andcs fp, r7, r8, lsl pc │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ @@ -119169,15 +119169,15 @@ │ │ │ │ strtle r0, [r6], #-1561 @ 0xfffff9e7 │ │ │ │ @ instruction: 0x3150f890 │ │ │ │ teqle pc, r0, lsl #22 │ │ │ │ ldrdcc pc, [r8, #-128]! @ 0xffffff80 │ │ │ │ tstpeq pc, #3 @ p-variant is OBSOLETE │ │ │ │ blcs 0x313508 │ │ │ │ @ instruction: 0xf64fd81b │ │ │ │ - vsubl.s8 , d16, d16 │ │ │ │ + vsubl.s8 , d0, d16 │ │ │ │ @ instruction: 0xf8520232 │ │ │ │ strtmi r3, [r0], -r3, lsr #32 │ │ │ │ @ instruction: 0xf0049301 │ │ │ │ blls 0x1041b4 │ │ │ │ svcvs 0x0000f010 │ │ │ │ blcs 0xf88ec │ │ │ │ blcs 0x17bd2c │ │ │ │ @@ -119215,15 +119215,15 @@ │ │ │ │ strtle r0, [r6], #-1561 @ 0xfffff9e7 │ │ │ │ @ instruction: 0x3150f890 │ │ │ │ teqle pc, r0, lsl #22 │ │ │ │ ldrdcc pc, [r8, #-128]! @ 0xffffff80 │ │ │ │ tstpeq pc, #3 @ p-variant is OBSOLETE │ │ │ │ blcs 0x3135c0 │ │ │ │ @ instruction: 0xf64fd81b │ │ │ │ - vsubl.s8 , d16, d16 │ │ │ │ + vsubl.s8 , d0, d16 │ │ │ │ @ instruction: 0xf8520232 │ │ │ │ strtmi r3, [r0], -r3, lsr #32 │ │ │ │ @ instruction: 0xf0049301 │ │ │ │ blls 0x1040fc │ │ │ │ svcvs 0x0000f010 │ │ │ │ blcs 0xf89a4 │ │ │ │ blcs 0x17bde4 │ │ │ │ @@ -119260,15 +119260,15 @@ │ │ │ │ strble r0, [r9], #-1563 @ 0xfffff9e5 │ │ │ │ @ instruction: 0x3150f890 │ │ │ │ teqle sp, r0, lsl #22 │ │ │ │ ldrdcc pc, [r8, #-128]! @ 0xffffff80 │ │ │ │ tstpeq pc, #3 @ p-variant is OBSOLETE │ │ │ │ blcs 0x313674 │ │ │ │ @ instruction: 0xf64fd841 │ │ │ │ - vsubl.s8 , d16, d16 │ │ │ │ + vsubl.s8 , d0, d16 │ │ │ │ @ instruction: 0xf8520232 │ │ │ │ blx 0xfed0cad0 │ │ │ │ stmdbeq sp!, {r1, r7, r8, sl, ip, sp, lr, pc}^ │ │ │ │ stmiacc r8!, {r2, r4, r6, r7, fp, ip, sp, lr, pc} │ │ │ │ andls r4, r1, #32, 12 @ 0x2000000 │ │ │ │ strcc pc, [r0], -r3, asr #7 │ │ │ │ ldc2l 0, cr15, [r8, #-16]! │ │ │ │ @@ -119331,15 +119331,15 @@ │ │ │ │ adcshi pc, r9, r0, asr #32 │ │ │ │ svcmi 0x0018f8d3 │ │ │ │ ldceq 0, cr15, [pc], {4} │ │ │ │ ldceq 1, cr15, [r0], {172} @ 0xac │ │ │ │ svceq 0x000af1bc │ │ │ │ @ instruction: 0xf04fbf88 │ │ │ │ stmdale r5, {r0, sl, fp} │ │ │ │ - strtpl pc, [r0], #1615 @ 0x64f │ │ │ │ + strtpl pc, [r0], #-1615 @ 0xfffff9b1 │ │ │ │ ldrteq pc, [r2], #-704 @ 0xfffffd40 @ │ │ │ │ eorgt pc, ip, r4, asr r8 @ │ │ │ │ @ instruction: 0xf0402a00 │ │ │ │ @ instruction: 0xf8d380aa │ │ │ │ strcs r2, [r0, #-3564] @ 0xfffff214 │ │ │ │ @ instruction: 0xf5014614 │ │ │ │ andscc r4, r4, #-1879048183 @ 0x90000009 │ │ │ │ @@ -119402,15 +119402,15 @@ │ │ │ │ @ instruction: 0xf8938089 │ │ │ │ bcs 0x9085c │ │ │ │ addshi pc, r5, r0, asr #32 │ │ │ │ svccs 0x0018f8d3 │ │ │ │ andseq pc, pc, #2 │ │ │ │ bcs 0x3134ac │ │ │ │ @ instruction: 0xf64fd813 │ │ │ │ - vmull.s8 , d16, d16 │ │ │ │ + vmull.s8 , d0, d16 │ │ │ │ @ instruction: 0xf85c0c32 │ │ │ │ bcs 0x10cd04 │ │ │ │ ldcle 0, cr13, [pc], #-440 @ 0x84ac8 │ │ │ │ @ instruction: 0xf0402a00 │ │ │ │ @ instruction: 0xf000808e │ │ │ │ @ instruction: 0xf0016000 │ │ │ │ stmdbcs r0, {r2, r8} │ │ │ │ @@ -119525,15 +119525,15 @@ │ │ │ │ cdpeq 0, 1, cr15, cr15, cr4, {0} │ │ │ │ @ instruction: 0xf1ae4625 │ │ │ │ stccs 4, cr0, [sl], {16} │ │ │ │ andcs sp, r1, r6, lsl #18 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ - cdppl 6, 10, cr15, cr0, cr15, {2} │ │ │ │ + cdppl 6, 2, cr15, cr0, cr15, {2} │ │ │ │ cdpeq 2, 3, cr15, cr2, cr0, {6} │ │ │ │ eor pc, r4, lr, asr r8 @ │ │ │ │ svceq 0x0000f1be │ │ │ │ b 0x1479320 │ │ │ │ addseq r6, r4, r2, asr lr │ │ │ │ @ instruction: 0x1ec3ea4e │ │ │ │ @ instruction: 0xf01ed461 │ │ │ │ @@ -119600,15 +119600,15 @@ │ │ │ │ msrvs SPSR_, #50331648 @ 0x3000000 │ │ │ │ movweq lr, #59987 @ 0xea53 │ │ │ │ svcge 0x006bf47f │ │ │ │ svceq 0x0000f1bc │ │ │ │ @ instruction: 0xf8d1d115 │ │ │ │ ldrmi r3, [sp], -r8, ror #2 │ │ │ │ @ instruction: 0xf64fe77c │ │ │ │ - vsubl.s8 , d16, d16 │ │ │ │ + vsubl.s8 , d0, d16 │ │ │ │ @ instruction: 0xf8520232 │ │ │ │ blcs 0x151020 │ │ │ │ svcge 0x005cf43f │ │ │ │ bicle r2, r7, r1, lsl #22 │ │ │ │ vst1.16 {d14}, [r3 :256], r5 │ │ │ │ @ instruction: 0x432b2380 │ │ │ │ svcge 0x0053f43f │ │ │ │ @@ -119652,20 +119652,20 @@ │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd00 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfebdc24c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r5, r0, ror #31 │ │ │ │ tstcs fp, #155648 @ 0x26000 │ │ │ │ - mvnsvc pc, ip, asr #4 │ │ │ │ + cmnpvc r0, ip, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ vhsub.s8 d25, d12, d0 │ │ │ │ - vrshr.s64 , q4, #64 │ │ │ │ + vmov.i32 , #2048 @ 0x00000800 │ │ │ │ @ instruction: 0xf0b8022d │ │ │ │ - @ instruction: 0xf500feb9 │ │ │ │ + @ instruction: 0xf500fe7d │ │ │ │ @ instruction: 0xf5035300 │ │ │ │ @ instruction: 0xf85252b3 │ │ │ │ ldreq r2, [r1], #-3080 @ 0xfffff3f8 │ │ │ │ andcs sp, r0, r9, lsl #8 │ │ │ │ tstcs r0, r5 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @@ -119690,26 +119690,26 @@ │ │ │ │ @ instruction: 0xe7d2d1f5 │ │ │ │ mrccs 8, 7, APSR_nzcv, cr8, cr3, {6} │ │ │ │ strble r0, [lr, #658] @ 0x292 │ │ │ │ @ instruction: 0xf893e7e7 │ │ │ │ bcs 0x90cec │ │ │ │ @ instruction: 0xf8d3d1eb │ │ │ │ strb r4, [r5, ip, ror #27]! │ │ │ │ - eorseq pc, r2, r4, ror #27 │ │ │ │ + eorseq pc, r2, r4, ror #26 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfebdc2fc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ tstcs fp, #24, 20 @ 0x18000 │ │ │ │ - mvnsvc pc, ip, asr #4 │ │ │ │ + cmnpvc r0, ip, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ vhsub.s8 d25, d12, d0 │ │ │ │ - vrshr.s64 , q4, #64 │ │ │ │ + vmov.i32 , #2048 @ 0x00000800 │ │ │ │ @ instruction: 0xf0b8022d │ │ │ │ - @ instruction: 0xf500fe61 │ │ │ │ + @ instruction: 0xf500fe25 │ │ │ │ @ instruction: 0x33205359 │ │ │ │ stccc 8, cr15, [r8], {83} @ 0x53 │ │ │ │ strle r0, [r9], #-1051 @ 0xfffffbe5 │ │ │ │ andlt r2, r3, r0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ @@ -119720,26 +119720,26 @@ │ │ │ │ rscle r2, sp, r0, lsl #16 │ │ │ │ strtmi r2, [r1], -r0, lsl #8 │ │ │ │ strtmi r2, [r8], -r1, lsl #4 │ │ │ │ @ instruction: 0xf7ff3401 │ │ │ │ stmdacs r0, {r0, r1, r2, r4, r6, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ ldccs 1, cr13, [r0], {229} @ 0xe5 │ │ │ │ @ instruction: 0xe7e1d1f5 │ │ │ │ - eorseq pc, r2, r4, ror #27 │ │ │ │ + eorseq pc, r2, r4, ror #26 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfebdc374 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r6], r8 │ │ │ │ bmi 0x10d6990 │ │ │ │ vcge.s8 d18, d12, d11 │ │ │ │ - vsra.s64 , q8, #64 │ │ │ │ + vbic.i32 , #0 @ 0x00000000 │ │ │ │ andls r0, r0, #1073741835 @ 0x4000000b │ │ │ │ - sbcsvc pc, r8, #76, 4 @ 0xc0000004 │ │ │ │ + subsvc pc, r8, #76, 4 @ 0xc0000004 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ - mcr2 0, 1, pc, cr4, cr8, {5} @ │ │ │ │ + stc2l 0, cr15, [r8, #736]! @ 0x2e0 │ │ │ │ addne pc, ip, #212, 16 @ 0xd40000 │ │ │ │ teqppl r6, #0, 10 @ p-variant is OBSOLETE │ │ │ │ teqcc r0, #2097152 @ 0x200000 │ │ │ │ stmdbvs r8, {r0, r3, r5, r6, r8, ip, sp, pc}^ │ │ │ │ streq r4, [r5], r6, lsl #12 │ │ │ │ andlt sp, r6, r4, asr #8 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ @@ -119790,15 +119790,15 @@ │ │ │ │ smlabbcs r4, sl, r8, r6 │ │ │ │ eorcs r6, r2, #26 │ │ │ │ andcs pc, r0, #-805306356 @ 0xd000000c │ │ │ │ b 0x111d3e8 │ │ │ │ @ instruction: 0xf7ff1284 │ │ │ │ svclt 0x0000fa67 │ │ │ │ ... │ │ │ │ - eorseq pc, r2, r4, ror #27 │ │ │ │ + eorseq pc, r2, r4, ror #26 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfebdc490 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ @ instruction: 0xf7ff4604 │ │ │ │ @ instruction: 0x4605fa1f │ │ │ │ strmi r4, [lr], -r0, lsr #12 │ │ │ │ @@ -119807,15 +119807,15 @@ │ │ │ │ cmppvs fp, #4, 10 @ p-variant is OBSOLETE @ 0x1000000 │ │ │ │ svclt 0x00b82d01 │ │ │ │ ldrtmi r2, [r2], -r1, lsl #10 │ │ │ │ tstcs r7, r0, lsl #10 │ │ │ │ ldceq 8, cr15, [r8, #784]! @ 0x310 │ │ │ │ stc 6, cr4, [r3, #128] @ 0x80 │ │ │ │ movwcs r7, #2816 @ 0xb00 │ │ │ │ - @ instruction: 0xf898f079 │ │ │ │ + @ instruction: 0xf85ef079 │ │ │ │ ... │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfebdc4dc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x460a0ff8 │ │ │ │ @ instruction: 0xf7ff2101 │ │ │ │ svclt 0x0000fa2f │ │ │ │ @@ -119824,15 +119824,15 @@ │ │ │ │ tstlt fp, r3, lsl #24 │ │ │ │ strvs r2, [r3], #-768 @ 0xfffffd00 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ @ instruction: 0xf5002240 │ │ │ │ strhcs r3, [r0, -r0] │ │ │ │ vqshl.s16 d20, d0, d2 │ │ │ │ - svclt 0x0000bf89 │ │ │ │ + svclt 0x0000bf49 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfebdc51c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ bl 0x892c4 │ │ │ │ vhsub.s8 q8, , │ │ │ │ vfma.f32 q10, , q0 │ │ │ │ ldrdeq r4, [ip], r0 │ │ │ │ @@ -119860,29 +119860,29 @@ │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldcllt 12, cr0, [r0, #-0] │ │ │ │ cmppcs r0, #78643200 @ p-variant is OBSOLETE @ 0x4b00000 │ │ │ │ orrscs pc, r7, #192, 4 │ │ │ │ ldrbeq r6, [sl, #-2075] @ 0xfffff7e5 │ │ │ │ vmax.f32 , , q2 │ │ │ │ - vaddl.s8 , d0, d8 │ │ │ │ + vaddl.s8 q8, d16, d8 │ │ │ │ strble r0, [fp, #45]! @ 0x2d │ │ │ │ pop {r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf0de4070 │ │ │ │ - vmov.f32 , #-27 @ 0xc1d80000 │ │ │ │ + vmov.f32 d27, #-31 @ 0xc1f80000 │ │ │ │ blcs 0x8a0c4 │ │ │ │ blcs 0x3b9744 │ │ │ │ tstpeq r3, r6, lsr #32 @ p-variant is OBSOLETE │ │ │ │ movscc pc, #4, 10 @ 0x1000000 │ │ │ │ tstcc r2, r8, lsl #30 │ │ │ │ strtmi r2, [fp], #-544 @ 0xfffffde0 │ │ │ │ andlt r4, r2, r8, lsr #12 │ │ │ │ ldrhtmi lr, [r0], #-141 @ 0xffffff73 │ │ │ │ stmdblt r0!, {r1, r2, r3, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ - subne pc, r0, sp, asr #4 │ │ │ │ + sbceq pc, r0, sp, asr #4 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ svclt 0x0000e7e2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ bl 0xfebdc5ec │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ b 0xfe1093b4 │ │ │ │ stmibvc ip, {r1, r6, sl, fp} │ │ │ │ @@ -119925,15 +119925,15 @@ │ │ │ │ bl 0xfebdc68c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strcs r0, [r0], #-4080 @ 0xfffff010 │ │ │ │ strmi r2, [r5], -r0, lsr #2 │ │ │ │ @ instruction: 0xf9d2f78e │ │ │ │ tstcs r0, r0, asr #4 │ │ │ │ adcscc pc, r0, r5, lsl #10 │ │ │ │ - ldmdb r6, {r0, r1, r2, r3, r4, r9, ip, sp, lr, pc} │ │ │ │ + ldm r6, {r0, r1, r2, r3, r4, r9, ip, sp, lr, pc}^ │ │ │ │ strtmi r4, [r8], -r1, lsr #12 │ │ │ │ @ instruction: 0xf7ff3401 │ │ │ │ ldccs 15, cr15, [r0], {49} @ 0x31 │ │ │ │ strdcs sp, [r0], -r8 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ @@ -119984,29 +119984,29 @@ │ │ │ │ blcc 0xff901e8c │ │ │ │ bleq 0x2c207c │ │ │ │ stmdane r1, {r1, r2, r6, r9, sl, ip, sp, lr, pc}^ │ │ │ │ stmdaeq r8, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ blne 0x17fcbc │ │ │ │ strbne pc, [r5], -r4, asr #12 @ │ │ │ │ streq pc, [r8], -r0, asr #5 │ │ │ │ - blne 0xff2c1ec8 │ │ │ │ + blne 0x12c1ec8 │ │ │ │ bleq 0xc02098 │ │ │ │ ldrtmi r2, [r9], r0, lsl #8 │ │ │ │ vqdmulh.s d26, d13, d6 │ │ │ │ - @ instruction: 0xf2c01cb8 │ │ │ │ + vmvn.i32 d17, #2303 @ 0x000008ff │ │ │ │ movwls r0, #7213 @ 0x1c2d │ │ │ │ andsgt pc, r4, sp, asr #17 │ │ │ │ stmdals r5, {r0, r5, r9, sl, lr} │ │ │ │ - ldc2 1, cr15, [r8], {188} @ 0xbc │ │ │ │ + blx 0xff7c1ca6 │ │ │ │ strmi r4, [r5], -r1, lsr #12 │ │ │ │ @ instruction: 0xf1bc4658 │ │ │ │ - adcscs pc, fp, #4864 @ 0x1300 │ │ │ │ + adcscs pc, fp, #220160 @ 0x35c00 │ │ │ │ tstcs r0, r7, lsl #12 │ │ │ │ andseq pc, sp, sp, lsl #2 │ │ │ │ - stm r4, {r0, r1, r2, r3, r4, r9, ip, sp, lr, pc} │ │ │ │ + stmda r4, {r0, r1, r2, r3, r4, r9, ip, sp, lr, pc}^ │ │ │ │ andcs r9, r2, #3072 @ 0xc00 │ │ │ │ ldmib sp, {r0, r3, r4, r8, r9, ip, pc}^ │ │ │ │ @ instruction: 0xf04f0100 │ │ │ │ blls 0x188614 │ │ │ │ andscs pc, pc, sp, lsl #17 │ │ │ │ @ instruction: 0xf88d9209 │ │ │ │ eorls r2, r1, #127 @ 0x7f │ │ │ │ @@ -120029,37 +120029,37 @@ │ │ │ │ strls r4, [r6, #-833] @ 0xfffffcbf │ │ │ │ ldrls r9, [r7], -sp, lsl #6 │ │ │ │ rsbhi pc, ip, sp, asr #17 │ │ │ │ @ instruction: 0x962f971e │ │ │ │ sbchi pc, ip, sp, asr #17 │ │ │ │ blx 0xffcc1650 │ │ │ │ @ instruction: 0xf1b54628 │ │ │ │ - @ instruction: 0x4638fad9 │ │ │ │ - blx 0xff641d20 │ │ │ │ + @ instruction: 0x4638fa9d │ │ │ │ + blx 0xfe741d20 │ │ │ │ @ instruction: 0xd1ad4554 │ │ │ │ ldrbvs pc, [r4, pc, asr #8]! @ │ │ │ │ - blne 0xff6c1f8c │ │ │ │ + blne 0x16c1f8c │ │ │ │ bleq 0xc0215c │ │ │ │ vmin.s8 d20, d29, d25 │ │ │ │ - vmull.s , d16, d0[6] │ │ │ │ + vmull.s , d0, d0[6] │ │ │ │ @ instruction: 0xf8cd0a2d │ │ │ │ strcs fp, [r0], #-16 │ │ │ │ blvs 0x1201f80 │ │ │ │ bleq 0x2c2174 │ │ │ │ vmin.s8 d20, d4, d23 │ │ │ │ vaddl.s8 q11, d16, d13 │ │ │ │ andls r0, r3, r8 │ │ │ │ stmdals r4, {r0, r5, r9, sl, lr} │ │ │ │ - blx 0xfec41d7a │ │ │ │ + blx 0x1d41d7a │ │ │ │ strmi r4, [r6], -r1, lsr #12 │ │ │ │ @ instruction: 0xf1bc4650 │ │ │ │ - adcscs pc, fp, #173056 @ 0x2a400 │ │ │ │ + adcscs pc, fp, #111616 @ 0x1b400 │ │ │ │ tstcs r0, r5, lsl #12 │ │ │ │ andseq pc, sp, sp, lsl #2 │ │ │ │ - ldmda sl, {r0, r1, r2, r3, r4, r9, ip, sp, lr, pc} │ │ │ │ + svc 0x00daf21e │ │ │ │ ldmib sp, {r1, r9, sp}^ │ │ │ │ @ instruction: 0xf04f0100 │ │ │ │ blls 0x1486e4 │ │ │ │ andscs pc, pc, sp, lsl #17 │ │ │ │ @ instruction: 0xf88d9209 │ │ │ │ eorls r2, r1, #127 @ 0x7f │ │ │ │ andsmi pc, lr, sp, lsl #17 │ │ │ │ @@ -120082,105 +120082,105 @@ │ │ │ │ ldrls r9, [r7, -r5, lsr #6] │ │ │ │ rsbhi pc, ip, sp, asr #17 │ │ │ │ @ instruction: 0x972f951e │ │ │ │ sbclt pc, r4, sp, asr #17 │ │ │ │ sbchi pc, ip, sp, asr #17 │ │ │ │ blx 0xfe241724 │ │ │ │ @ instruction: 0xf1b54630 │ │ │ │ - strtmi pc, [r8], -pc, ror #20 │ │ │ │ - blx 0x1bc1df4 │ │ │ │ + @ instruction: 0x4628fa33 │ │ │ │ + blx 0xcc1df4 │ │ │ │ addsmi r9, ip, #2048 @ 0x800 │ │ │ │ blmi 0x2fc5d8 │ │ │ │ blls 0xe5f794 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ @ instruction: 0xf0400300 │ │ │ │ mlaslt r9, r2, r0, r8 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ - eorseq pc, r2, r0, lsl #28 │ │ │ │ + eorseq pc, r2, r0, lsl #27 │ │ │ │ tstcs r0, fp, asr r2 │ │ │ │ andseq pc, sp, sp, lsl #2 │ │ │ │ vaba.s16 d2, d14, d0 │ │ │ │ - @ instruction: 0xf8ddefba │ │ │ │ + @ instruction: 0xf8ddef7a │ │ │ │ stmdbge r6, {pc} │ │ │ │ strbmi r2, [r0], -lr, lsl #4 │ │ │ │ @ instruction: 0xf88d9512 │ │ │ │ vqadd.s8 d18, d13, d12 │ │ │ │ - vbic.i32 , #2048 @ 0x00000800 │ │ │ │ + vrsra.s64 q8, q12, #64 │ │ │ │ adccs r0, sl, #-1275068416 @ 0xb4000000 │ │ │ │ @ instruction: 0xf6449306 │ │ │ │ vmls.f d17, d0, d1[1] │ │ │ │ stmib sp, {r3, r8, sl}^ │ │ │ │ ldrls r7, [r7, #-522] @ 0xfffffdf6 │ │ │ │ @ instruction: 0xfff2f003 │ │ │ │ rsbcc pc, ip, #212, 16 @ 0xd40000 │ │ │ │ ldreq r2, [r9], #-1536 @ 0xfffffa00 │ │ │ │ mcrge 5, 5, pc, cr12, cr15, {3} @ │ │ │ │ @ instruction: 0x4631225a │ │ │ │ andseq pc, lr, sp, lsl #2 │ │ │ │ - svc 0x0096f21e │ │ │ │ + svc 0x0056f21e │ │ │ │ rsbscc pc, r0, #212, 16 @ 0xd40000 │ │ │ │ strbmi sl, [r0], -r6, lsl #18 │ │ │ │ movwcs r9, #8978 @ 0x2312 │ │ │ │ @ instruction: 0xf88d970a │ │ │ │ @ instruction: 0x23a83021 │ │ │ │ movwls r9, #46611 @ 0xb613 │ │ │ │ - orrne pc, r0, #-805306364 @ 0xd0000004 │ │ │ │ + movwne pc, #589 @ 0x24d @ │ │ │ │ msreq CPSR_fsc, #192, 4 │ │ │ │ movwls r9, #25879 @ 0x6517 │ │ │ │ movwvc pc, #57920 @ 0xe240 @ │ │ │ │ andscc pc, ip, sp, lsr #17 │ │ │ │ @ instruction: 0xffcef003 │ │ │ │ movwcc pc, #35028 @ 0x88d4 @ │ │ │ │ movweq pc, #61443 @ 0xf003 @ │ │ │ │ @ instruction: 0xf67f2b04 │ │ │ │ adcscs sl, sl, #2272 @ 0x8e0 │ │ │ │ @ instruction: 0xf10d2100 │ │ │ │ @ instruction: 0xf644001e │ │ │ │ vmls.f d17, d0, d1[1] │ │ │ │ vrshl.s16 d0, d8, d14 │ │ │ │ - @ instruction: 0xf8d4ef6e │ │ │ │ + @ instruction: 0xf8d4ef2e │ │ │ │ andscs r3, r0, r4, ror r2 │ │ │ │ vrhadd.s8 d18, d16, d24 │ │ │ │ stmib sp, {r1, r2, r3, r9, ip, sp, lr}^ │ │ │ │ stmib sp, {r1, r3, r8}^ │ │ │ │ stmdbge r6, {r1, r5, r8} │ │ │ │ andscs pc, ip, sp, lsr #17 │ │ │ │ rsbscs pc, ip, sp, lsr #17 │ │ │ │ stmdals r0, {r1, r9, sp} │ │ │ │ vcge.s8 d25, d13, d2 │ │ │ │ - vsubw.s8 , q8, d12 │ │ │ │ + vsubw.s8 , q0, d12 │ │ │ │ ldrls r0, [r7, #-813] @ 0xfffffcd3 │ │ │ │ movwcs r9, #4870 @ 0x1306 │ │ │ │ @ instruction: 0xf88d952f │ │ │ │ vhadd.s8 d19, d13, d17 │ │ │ │ - vrsra.s64 d17, d8, #64 │ │ │ │ + vorr.i32 d17, #2048 @ 0x00000800 │ │ │ │ tstls lr, #-1275068416 @ 0xb4000000 │ │ │ │ @ instruction: 0xf9f0f004 │ │ │ │ stmdbmi sp, {r0, r1, r2, r3, r4, r6, r9, sl, sp, lr, pc} │ │ │ │ stmdals r0, {r1, r9, sp} │ │ │ │ @ instruction: 0xf9eaf004 │ │ │ │ stmdbmi fp, {r2, r3, r7, r9, sl, sp, lr, pc} │ │ │ │ stmdals r0, {r0, r9, sp} │ │ │ │ @ instruction: 0xf9e4f004 │ │ │ │ vmin.s q7, q0, │ │ │ │ - vpmax.s8 , , │ │ │ │ - vsra.s64 q8, q4, #64 │ │ │ │ + vpmax.s8 d31, d29, d13 │ │ │ │ + vorr.i32 q8, #8 @ 0x00000008 │ │ │ │ vrhadd.s8 d16, d13, d29 │ │ │ │ - vaddl.s8 , d16, d20 │ │ │ │ + vaddl.s8 , d0, d20 │ │ │ │ blmi 0x185924 │ │ │ │ addsvs pc, lr, #1325400064 @ 0x4f000000 │ │ │ │ - @ instruction: 0xf972f1fb │ │ │ │ - eorseq r0, r3, r0, ror #11 │ │ │ │ - eorseq r0, r3, r0, lsl #11 │ │ │ │ - eorseq pc, r2, ip, ror #27 │ │ │ │ + @ instruction: 0xf932f1fb │ │ │ │ + eorseq r0, r3, r0, ror #10 │ │ │ │ + eorseq r0, r3, r0, lsl #10 │ │ │ │ + eorseq pc, r2, ip, ror #26 │ │ │ │ @ instruction: 0xf8d0b500 │ │ │ │ @ instruction: 0xf8d1e000 │ │ │ │ stmdavs r3, {lr, pc}^ │ │ │ │ ldrbmi r6, [r4, #2122]! @ 0x84a │ │ │ │ tsteq r3, r2, ror fp │ │ │ │ andcs fp, r1, r8, lsr pc │ │ │ │ strbmi sp, [r6, #773]! @ 0x305 │ │ │ │ @@ -120696,20 +120696,20 @@ │ │ │ │ svclt 0x00004770 │ │ │ │ svclt 0x00004770 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfebdd2a4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ vhadd.s8 d18, d0, d0 │ │ │ │ - vsubw.s8 q11, q8, d16 │ │ │ │ + vsubw.s8 q11, q0, d16 │ │ │ │ vcge.s8 d16, d13, d19 │ │ │ │ - vaddw.s8 , q0, d0 │ │ │ │ + vaddw.s8 q9, q8, d0 │ │ │ │ andls r0, r0, sp, lsr #2 │ │ │ │ rsbcc pc, lr, #64, 12 @ 0x4000000 │ │ │ │ - blx 0x18427d4 │ │ │ │ + blx 0x9427d4 │ │ │ │ @ instruction: 0xf0074611 │ │ │ │ svclt 0x0000bc37 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebdd2d8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ ldccc 5, cr15, [sl], {0} │ │ │ │ @@ -120739,41 +120739,41 @@ │ │ │ │ movwls r2, #12288 @ 0x3000 │ │ │ │ stmib r4, {r0, r1, r9, fp, sp, pc}^ │ │ │ │ smlabbcs r8, r8, r1, r0 │ │ │ │ stmdage r4, {r0, r5, r8, r9, fp, lr} │ │ │ │ blvc 0x1c1788 │ │ │ │ movwls r6, #30747 @ 0x781b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ - @ instruction: 0xff9cf0e1 │ │ │ │ + @ instruction: 0xff60f0e1 │ │ │ │ svclt 0x00a82800 │ │ │ │ ldrdeq lr, [r4, -sp] │ │ │ │ blmi 0x73cda4 │ │ │ │ blls 0x2601d8 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ @ instruction: 0xd1250300 │ │ │ │ andcs fp, r0, #9 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ cmppcs r0, #78643200 @ p-variant is OBSOLETE @ 0x4b00000 │ │ │ │ orrscs pc, r7, #192, 4 │ │ │ │ ldrbeq r6, [fp, #-2075] @ 0xfffff7e5 │ │ │ │ stmdals r3, {r3, sl, ip, lr, pc} │ │ │ │ - @ instruction: 0xf95ef0d9 │ │ │ │ + @ instruction: 0xf922f0d9 │ │ │ │ andcs r2, r0, r0, lsl #6 │ │ │ │ @ instruction: 0xf8c42100 │ │ │ │ strb r3, [r0, r4, lsr #4]! │ │ │ │ stmdals r3, {r0, r3, r5, fp, sp, lr} │ │ │ │ @ instruction: 0xf0d89101 │ │ │ │ - stmdbls r1, {r0, r5, r6, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdbls r1, {r0, r2, r5, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ vmax.s8 d20, d13, d2 │ │ │ │ - vmov.i32 d19, #4 @ 0x00000004 │ │ │ │ + vshr.s64 d18, d4, #64 │ │ │ │ @ instruction: 0xf0de002d │ │ │ │ - ubfx pc, r3, #16, #9 │ │ │ │ - cdp2 2, 1, cr15, cr8, cr15, {1} │ │ │ │ + @ instruction: 0xe7e8f817 │ │ │ │ + ldc2l 2, cr15, [r8, #188] @ 0xbc │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebdd3e0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf5000fe8 │ │ │ │ @@ -120805,42 +120805,42 @@ │ │ │ │ strtcs pc, [r4], #-2240 @ 0xfffff740 │ │ │ │ svceq 0x0000f1be │ │ │ │ andlt sp, r4, r7, lsl #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x4604bd10 │ │ │ │ - ldc2 0, cr15, [lr], {230} @ 0xe6 │ │ │ │ + stc2l 0, cr15, [r2], #-920 @ 0xfffffc68 │ │ │ │ @ instruction: 0xf5a4b158 │ │ │ │ ldmdacc r0!, {r1, r2, r4, r5, ip, lr} │ │ │ │ @ instruction: 0xf0079003 │ │ │ │ stmdals r3, {r0, r2, r4, r5, r6, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ pop {r2, ip, sp, pc} │ │ │ │ @ instruction: 0xf0074010 │ │ │ │ @ instruction: 0xf24dbc03 │ │ │ │ - vsubl.s8 , d0, d28 │ │ │ │ + vsubl.s8 q9, d16, d28 │ │ │ │ vhsub.s8 d16, d13, d29 │ │ │ │ - vaddw.s8 , q0, d0 │ │ │ │ + vaddw.s8 q9, q8, d0 │ │ │ │ andls r0, r0, #1073741835 @ 0x4000000b │ │ │ │ sbcvc pc, r9, #64, 12 @ 0x4000000 │ │ │ │ @ instruction: 0xf1c34b01 │ │ │ │ - svclt 0x0000f971 │ │ │ │ - ldrhteq r0, [r3], -r0 │ │ │ │ + svclt 0x0000f935 │ │ │ │ + eorseq r0, r3, r0, lsr r6 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfebdd4b0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46060ff0 │ │ │ │ - blx 0xff1c2656 │ │ │ │ + blx 0xfe2c2656 │ │ │ │ @ instruction: 0xf5a64604 │ │ │ │ @ instruction: 0x460d5036 │ │ │ │ @ instruction: 0xf7fb3830 │ │ │ │ movwcs pc, #2283 @ 0x8eb @ │ │ │ │ strtmi r4, [r9], -r2, lsl #12 │ │ │ │ @ instruction: 0xf1f04620 │ │ │ │ - andcs pc, r0, #7936 @ 0x1f00 │ │ │ │ + andcs pc, r0, #232448 @ 0x38c00 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfebdd4ec │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8d00fe8 │ │ │ │ @@ -120895,22 +120895,22 @@ │ │ │ │ addlt r3, r5, r0, asr r1 │ │ │ │ ldrsbne pc, [r0, #129] @ 0x81 @ │ │ │ │ @ instruction: 0xf0019003 │ │ │ │ addmi r0, fp, pc, lsl #2 │ │ │ │ blcc 0xd6d2c │ │ │ │ tstmi sl, #17 │ │ │ │ andls r9, r1, #-2147483648 @ 0x80000000 │ │ │ │ - ldc2 0, cr15, [sl, #576]! @ 0x240 │ │ │ │ + ldc2l 0, cr15, [lr, #-576]! @ 0xfffffdc0 │ │ │ │ ldmib sp, {r0, r1, fp, ip, pc}^ │ │ │ │ @ instruction: 0xf5a02101 │ │ │ │ ldmdacc r0!, {r1, r2, r4, r5, ip, lr} │ │ │ │ @ instruction: 0xf87cf7ee │ │ │ │ @ instruction: 0xf85db005 │ │ │ │ @ instruction: 0xf090eb04 │ │ │ │ - svclt 0x0000bdc3 │ │ │ │ + svclt 0x0000bd87 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfebdd5f8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf0070ff8 │ │ │ │ tstpcs r0, fp, lsr sl @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ @@ -120942,21 +120942,21 @@ │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ stmdavs r6, {r1, r7, ip, sp, pc} │ │ │ │ strmi r4, [sp], -r7, lsl #12 │ │ │ │ vmin.s16 d4, d14, d16 │ │ │ │ - mcrrne 13, 15, pc, r2, cr11 @ │ │ │ │ + mcrrne 13, 11, pc, r2, cr11 @ │ │ │ │ strbteq pc, [r1], #-256 @ 0xffffff00 @ │ │ │ │ @ instruction: 0xb32d9200 │ │ │ │ strtmi r9, [r8], -r1 │ │ │ │ - ldc2l 2, cr15, [r2, #120]! @ 0x78 │ │ │ │ + ldc2 2, cr15, [r2, #120]! @ 0x78 │ │ │ │ strtmi r4, [r0], #-1664 @ 0xfffff980 │ │ │ │ - blx 0xfc2b7a │ │ │ │ + blx 0xc2b7a │ │ │ │ rsbcs r4, r0, #4, 12 @ 0x400000 │ │ │ │ stmne r7, {r0, r3, r4, r5, r9, sl, lr} │ │ │ │ cdp 7, 6, cr15, cr4, cr9, {4} │ │ │ │ ldrtmi r9, [r1], -r0, lsl #20 │ │ │ │ eorvs r4, r7, r8, lsr r6 │ │ │ │ cdp 7, 5, cr15, cr14, cr9, {4} │ │ │ │ @ instruction: 0xf1089b01 │ │ │ │ @@ -120965,15 +120965,15 @@ │ │ │ │ @ instruction: 0x4620ee58 │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ @ instruction: 0xf1b44620 │ │ │ │ - @ instruction: 0x4604fb1b │ │ │ │ + @ instruction: 0x4604fadf │ │ │ │ ldrtmi r2, [r9], -r0, ror #4 │ │ │ │ @ instruction: 0xf7891885 │ │ │ │ bls 0xc1e08 │ │ │ │ @ instruction: 0x46284631 │ │ │ │ @ instruction: 0xf7896025 │ │ │ │ @ instruction: 0x4620ee3e │ │ │ │ tstcs r0, r2 │ │ │ │ @@ -120999,15 +120999,15 @@ │ │ │ │ eorle r0, r2, r2, lsl #14 │ │ │ │ addvs pc, r0, r0, asr #8 │ │ │ │ @ instruction: 0x612061a3 │ │ │ │ adcscc pc, r0, r5, lsl #10 │ │ │ │ @ instruction: 0xf8d04622 │ │ │ │ strdlt r0, [r4], -r0 @ │ │ │ │ ldrhtmi lr, [r0], #-141 @ 0xffffff73 │ │ │ │ - bllt 0xfe9c2c18 │ │ │ │ + bllt 0x1ac2c18 │ │ │ │ mvnle r2, r0, lsl #20 │ │ │ │ bl 0xfee20c14 │ │ │ │ svclt 0x00180e03 │ │ │ │ cdpeq 0, 0, cr15, cr1, cr15, {2} │ │ │ │ svclt 0x00184594 │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svceq 0x0000f1be │ │ │ │ @@ -121019,53 +121019,53 @@ │ │ │ │ blvs 0xfe97ad18 │ │ │ │ bicsle r2, r9, r0, lsl #22 │ │ │ │ blcs 0xa1b3c │ │ │ │ stcvs 0, cr13, [r3, #-256]! @ 0xffffff00 │ │ │ │ bicsle r2, r3, r0, lsl #22 │ │ │ │ blcs 0xa1848 │ │ │ │ vand , , q0 │ │ │ │ - vaddw.s8 , q0, d0 │ │ │ │ + vaddw.s8 q9, q8, d0 │ │ │ │ vrhadd.s8 d16, d13, d29 │ │ │ │ - vmov.i32 , #12 @ 0x0000000c │ │ │ │ + vshr.s64 q9, q6, #64 │ │ │ │ blmi 0x906684 │ │ │ │ sbcspl pc, r3, #68157440 @ 0x4100000 │ │ │ │ - blx 0xff142dc0 │ │ │ │ + blx 0xfe142dc0 │ │ │ │ cdpcs 8, 0, cr6, cr2, cr6, {7} │ │ │ │ @ instruction: 0xf505d01d │ │ │ │ @ instruction: 0xf08e3cb0 │ │ │ │ @ instruction: 0xf10c0e01 │ │ │ │ @ instruction: 0xf81c0c90 │ │ │ │ b 0x839604 │ │ │ │ adcle r0, lr, ip, lsl #30 │ │ │ │ @ instruction: 0xf505e7cd │ │ │ │ stmib sp, {r4, r5, r7, ip, sp}^ │ │ │ │ tstls r1, r2, lsl #6 │ │ │ │ ldrsbteq pc, [r0], #128 @ 0x80 @ │ │ │ │ - blx 0x1a42cac │ │ │ │ + blx 0xb42cac │ │ │ │ ldmib sp, {r0, r1, r8, r9, fp, ip, pc}^ │ │ │ │ tstlt r0, r1, lsl #4 │ │ │ │ streq r6, [r0], -r0, lsl #18 │ │ │ │ stmdbvs r0!, {r1, r4, r8, sl, ip, lr, pc} │ │ │ │ @ instruction: 0xf1bce78c │ │ │ │ @ instruction: 0xd1b80f00 │ │ │ │ ldccc 5, cr15, [r0], #20 │ │ │ │ ldceq 1, cr15, [r0], {12} │ │ │ │ stcgt 8, cr15, [r5], {28} │ │ │ │ svceq 0x0001f01c │ │ │ │ str sp, [lr, pc, lsr #3] │ │ │ │ blcs 0xa19c4 │ │ │ │ @ instruction: 0xe7c0d1bb │ │ │ │ - tstpcc r0, sp, asr #4 @ p-variant is OBSOLETE │ │ │ │ + orrcs pc, r0, sp, asr #4 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - eorscc pc, ip, sp, asr #4 │ │ │ │ + adcscs pc, ip, sp, asr #4 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ @ instruction: 0xf6414b02 │ │ │ │ @ instruction: 0xf1fa5288 │ │ │ │ - svclt 0x0000fa83 │ │ │ │ - ldrhteq r0, [r3], -ip │ │ │ │ + svclt 0x0000fa43 │ │ │ │ + eorseq r0, r3, ip, lsr r6 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfebdd864 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmdbvc ip, {r5, r6, r7, r8, r9, sl, fp}^ │ │ │ │ stmdbvc fp, {r1, r2, r9, sl, lr} │ │ │ │ stmdbvs r8, {r2, r7, ip, sp, pc} │ │ │ │ b 0x1187208 │ │ │ │ @@ -121078,15 +121078,15 @@ │ │ │ │ b 0x118a694 │ │ │ │ smlalbtle r3, r7, r3, r4 │ │ │ │ strmi r6, [sp], -sl, lsl #19 │ │ │ │ andeq lr, r9, r1, asr #19 │ │ │ │ eorle r2, r6, r1, lsl #20 │ │ │ │ eorle r2, r2, r2, lsl #20 │ │ │ │ strtmi fp, [r8], -r2, lsr #23 │ │ │ │ - orrscc pc, ip, sp, asr #4 │ │ │ │ + tstpcc ip, sp, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ @ instruction: 0xf7ff9203 │ │ │ │ bls 0x186228 │ │ │ │ strls r4, [r0], #-1537 @ 0xfffff9ff │ │ │ │ movwcs r4, #5680 @ 0x1630 │ │ │ │ @ instruction: 0xff28f7ff │ │ │ │ strpl pc, [r0], #-68 @ 0xffffffbc │ │ │ │ @@ -121104,28 +121104,28 @@ │ │ │ │ strls r4, [r0], #-1584 @ 0xfffff9d0 │ │ │ │ @ instruction: 0xff0cf7ff │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - tstpcc r0, sp, asr #4 @ p-variant is OBSOLETE │ │ │ │ + orrcs pc, r0, sp, asr #4 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ @ instruction: 0xf6414b09 │ │ │ │ strdls r5, [r0], -r9 │ │ │ │ - @ instruction: 0xff2ef1c2 │ │ │ │ - tstpcc r0, sp, asr #4 @ p-variant is OBSOLETE │ │ │ │ + cdp2 1, 15, cr15, cr2, cr2, {6} │ │ │ │ + orrcs pc, r0, sp, asr #4 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - rsbscc pc, r8, sp, asr #4 │ │ │ │ + rscscs pc, r8, sp, asr #4 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ @ instruction: 0xf6414b03 │ │ │ │ @ instruction: 0xf1fa52e4 │ │ │ │ - svclt 0x0000fa0d │ │ │ │ - ldrshteq r0, [r3], -r0 │ │ │ │ - ldrsbteq r0, [r3], -r4 │ │ │ │ + svclt 0x0000f9cd │ │ │ │ + eorseq r0, r3, r0, ror r6 │ │ │ │ + eorseq r0, r3, r4, asr r6 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfebdd954 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmibvc ip, {r5, r6, r7, r8, r9, sl, fp} │ │ │ │ stmibvc sl, {r1, r2, r9, sl, lr}^ │ │ │ │ bvc 0x1372970 │ │ │ │ rsceq r4, r4, sp, lsl #12 │ │ │ │ @@ -121158,15 +121158,15 @@ │ │ │ │ movwcs sp, #1027 @ 0x403 │ │ │ │ movwcc lr, #39365 @ 0x99c5 │ │ │ │ @ instruction: 0xf506e7e3 │ │ │ │ @ instruction: 0xf8d333b0 │ │ │ │ @ instruction: 0xf41332e0 │ │ │ │ rscsle r6, r4, r0, ror pc │ │ │ │ @ instruction: 0xf6404628 │ │ │ │ - vsra.s64 d17, d8, #64 │ │ │ │ + vorr.i32 d17, #8 @ 0x00000008 │ │ │ │ @ instruction: 0xf7ff0130 │ │ │ │ bvs 0xfeb860ec │ │ │ │ andcs r4, r0, #1048576 @ 0x100000 │ │ │ │ stmib r0, {r1, r3, r5, r7, r9, sp, lr}^ │ │ │ │ b 0x144f828 │ │ │ │ stmib r0, {r0, r1, r4, r6, r7, sl, fp, sp}^ │ │ │ │ stmib r0, {r1, r4, r9, sp}^ │ │ │ │ @@ -121193,47 +121193,47 @@ │ │ │ │ vst4.32 {d20-d23}, [r0], r0 │ │ │ │ andvs r4, r8, #0 │ │ │ │ movwls sp, #1339 @ 0x53b │ │ │ │ movwcs r2, #8705 @ 0x2201 │ │ │ │ @ instruction: 0xf7ff4630 │ │ │ │ @ instruction: 0xe796fe53 │ │ │ │ vmax.s8 d20, d13, d8 │ │ │ │ - vaddw.s8 , q8, d16 │ │ │ │ + vaddw.s8 , q0, d16 │ │ │ │ @ instruction: 0xf7ff012d │ │ │ │ stmdbvc r3, {r0, r1, r2, r4, r5, r6, r7, r8, sl, fp, ip, sp, lr, pc}^ │ │ │ │ blcs 0x41808c │ │ │ │ movwcc sp, #6159 @ 0x180f │ │ │ │ stmibvs r3, {r0, r1, r6, r8, ip, sp, lr}^ │ │ │ │ addeq pc, r0, #4, 2 │ │ │ │ vst4.8 {d27,d29,d31,d33}, [r3 :64], r3 │ │ │ │ bicvs r5, r3, r0, lsl #6 │ │ │ │ movwcs r9, #8704 @ 0x2200 │ │ │ │ ldrtmi r2, [r0], -r1, lsl #4 │ │ │ │ mrc2 7, 1, pc, cr8, cr15, {7} │ │ │ │ vaba.s8 q15, , │ │ │ │ - vaddw.s8 , q0, d0 │ │ │ │ + vaddw.s8 q9, q8, d0 │ │ │ │ vrhadd.s8 d16, d13, d29 │ │ │ │ - vaddl.s8 , d16, d20 │ │ │ │ + vaddl.s8 , d0, d20 │ │ │ │ blmi 0x446970 │ │ │ │ andsvs pc, r1, #68157440 @ 0x4100000 │ │ │ │ - @ instruction: 0xf94cf1fa │ │ │ │ - tstpcc r0, sp, asr #4 @ p-variant is OBSOLETE │ │ │ │ + @ instruction: 0xf90cf1fa │ │ │ │ + orrcs pc, r0, sp, asr #4 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - adcscc pc, r8, sp, asr #4 │ │ │ │ + eorscc pc, r8, sp, asr #4 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ @ instruction: 0xf6414b08 │ │ │ │ @ instruction: 0xf1fa621e │ │ │ │ - vmul.i8 d31, d13, d31 │ │ │ │ - vaddw.s8 , q0, d0 │ │ │ │ + vtst.8 , , │ │ │ │ + vaddw.s8 q9, q8, d0 │ │ │ │ vrhadd.s8 d16, d13, d29 │ │ │ │ - vshr.s64 , q0, #64 │ │ │ │ + vmov.i32 , #0 @ 0x00000000 │ │ │ │ blmi 0x1069a4 │ │ │ │ subvs pc, lr, #68157440 @ 0x4100000 │ │ │ │ - @ instruction: 0xf932f1fa │ │ │ │ - eorseq r0, r3, ip, lsl #14 │ │ │ │ + @ instruction: 0xf8f2f1fa │ │ │ │ + eorseq r0, r3, ip, lsl #13 │ │ │ │ @ instruction: 0xf413690b │ │ │ │ svclt 0x00016fa0 │ │ │ │ adcscc pc, r0, #8388608 @ 0x800000 │ │ │ │ ldrsbtcc pc, [ip], #130 @ 0x82 @ │ │ │ │ @ instruction: 0xf8c23301 │ │ │ │ strdcs r3, [r0, -ip] │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ @@ -121263,21 +121263,21 @@ │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ sbcpl fp, r2, r0, lsl sp │ │ │ │ and pc, r4, ip, asr #17 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ vmla.f32 d27, d13, d0 │ │ │ │ - vaddw.s8 , q0, d0 │ │ │ │ + vaddw.s8 q9, q8, d0 │ │ │ │ vrhadd.s8 d16, d13, d29 │ │ │ │ - vaddl.s8 q10, d0, d20 │ │ │ │ + vaddl.s8 , d16, d20 │ │ │ │ blmi 0x106a54 │ │ │ │ @ instruction: 0xf1fa224f │ │ │ │ - svclt 0x0000f8db │ │ │ │ - eorseq r0, r3, r8, lsr r7 │ │ │ │ + svclt 0x0000f89b │ │ │ │ + ldrhteq r0, [r3], -r8 │ │ │ │ ldrbmi r2, [r0, -r0]! │ │ │ │ orrscc pc, r9, #0, 10 │ │ │ │ @ instruction: 0x4604b510 │ │ │ │ rsbeq pc, r0, #13828096 @ 0xd30000 │ │ │ │ stmdacs r0!, {r4, r5, r8, r9, ip, sp, pc} │ │ │ │ mvnscc pc, pc, asr #32 │ │ │ │ eorcs fp, r0, r8, lsr #30 │ │ │ │ @@ -121540,15 +121540,15 @@ │ │ │ │ andmi pc, r0, r0, asr #32 │ │ │ │ movtlt lr, #8197 @ 0x2005 │ │ │ │ cmppeq r6, r1, asr #8 @ p-variant is OBSOLETE │ │ │ │ andeq lr, r8, r0, lsl #20 │ │ │ │ @ instruction: 0xf8c4400b │ │ │ │ @ instruction: 0xf8c40418 │ │ │ │ @ instruction: 0xf0e5341c │ │ │ │ - stmdacs r0, {r0, r5, r6, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r2, r5, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf5a4d05e │ │ │ │ ldccc 4, cr5, [r0], #-216 @ 0xffffff28 │ │ │ │ @ instruction: 0xf0064620 │ │ │ │ strtmi pc, [r0], -sp, lsl #28 │ │ │ │ cdp2 0, 2, cr15, cr0, cr6, {0} │ │ │ │ @ instruction: 0xf0064620 │ │ │ │ @ instruction: 0xf8d5fe59 │ │ │ │ @@ -121589,22 +121589,22 @@ │ │ │ │ cmppeq r6, r1, asr #8 @ p-variant is OBSOLETE │ │ │ │ andeq lr, r8, r0, lsl #20 │ │ │ │ ldr r4, [r4, fp] │ │ │ │ cmppeq r6, r1, asr #8 @ p-variant is OBSOLETE │ │ │ │ andeq lr, r8, r0, lsl #20 │ │ │ │ cmnppl r0, r1, asr #8 @ p-variant is OBSOLETE │ │ │ │ str r4, [ip, fp] │ │ │ │ - eorcc pc, ip, #-805306364 @ 0xd0000004 │ │ │ │ + adccs pc, ip, #-805306364 @ 0xd0000004 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ - tstpcc r0, sp, asr #4 @ p-variant is OBSOLETE │ │ │ │ + orrcs pc, r0, sp, asr #4 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ @ instruction: 0xf6409200 │ │ │ │ blmi 0xe36d4 │ │ │ │ - blx 0x18c35ce │ │ │ │ - eorseq r0, r3, r4, asr #14 │ │ │ │ + blx 0x9c35ce │ │ │ │ + eorseq r0, r3, r4, asr #13 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfebde0d0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vldr , [pc, #448] @ 0x87098 │ │ │ │ addlt r7, r3, r9, lsl #22 │ │ │ │ @ instruction: 0xf8d04613 │ │ │ │ stc 4, cr2, [sp, #96] @ 0x60 │ │ │ │ @@ -121697,31 +121697,31 @@ │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ stmiapl r0, {r3, r8, sl, fp, ip, sp, pc}^ │ │ │ │ ldrdne pc, [r4], -ip │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ vadd.f32 d27, d13, d8 │ │ │ │ - vaddw.s8 , q0, d0 │ │ │ │ + vaddw.s8 q9, q8, d0 │ │ │ │ vrhadd.s8 d16, d13, d29 │ │ │ │ - vaddl.s8 q10, d0, d20 │ │ │ │ + vaddl.s8 , d16, d20 │ │ │ │ blmi 0x107120 │ │ │ │ @ instruction: 0xf1f92242 │ │ │ │ - svclt 0x0000fd75 │ │ │ │ - eorseq r0, r3, r4, asr r7 │ │ │ │ + svclt 0x0000fd35 │ │ │ │ + ldrsbteq r0, [r3], -r4 │ │ │ │ orrscc pc, r9, #0, 10 │ │ │ │ @ instruction: 0xf85333e0 │ │ │ │ ldreq r3, [fp], -r8, lsl #24 │ │ │ │ @ instruction: 0xf890d418 │ │ │ │ stmiblt fp, {r4, r6, r8, ip, sp}^ │ │ │ │ ldrdcc pc, [r8, #-128]! @ 0xffffff80 │ │ │ │ tstpeq pc, #3 @ p-variant is OBSOLETE │ │ │ │ blcs 0x315cd8 │ │ │ │ vadd.i8 d29, d0, d14 │ │ │ │ - vsubl.s8 q11, d16, d16 │ │ │ │ + vsubl.s8 q11, d0, d16 │ │ │ │ bl 0x107970 │ │ │ │ @ instruction: 0xf8d20283 │ │ │ │ stmdacc r3, {r6, r7} │ │ │ │ andcs fp, r1, r8, lsl pc │ │ │ │ andcs r0, r0, #192 @ 0xc0 │ │ │ │ ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ andcs r2, r0, #8 │ │ │ │ @@ -121734,15 +121734,15 @@ │ │ │ │ ldreq r3, [fp], -r8, lsl #24 │ │ │ │ @ instruction: 0xf890d41a │ │ │ │ ldmiblt fp, {r4, r6, r8, ip, sp}^ │ │ │ │ ldrdcs pc, [r8, #-128]! @ 0xffffff80 │ │ │ │ andseq pc, pc, #2 │ │ │ │ bcs 0x31592c │ │ │ │ vtst.8 d29, d0, d0 │ │ │ │ - vsubw.s8 q11, q8, d16 │ │ │ │ + vsubw.s8 q11, q0, d16 │ │ │ │ bl 0x147dc4 │ │ │ │ @ instruction: 0xf8d30382 │ │ │ │ @ instruction: 0xf1a000c0 │ │ │ │ blx 0xfec8710c │ │ │ │ stmdbeq r0, {r7, ip, sp, lr, pc}^ │ │ │ │ andcs r0, r0, #192 @ 0xc0 │ │ │ │ ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ @@ -121756,15 +121756,15 @@ │ │ │ │ ldreq r3, [fp], -r8, lsl #24 │ │ │ │ @ instruction: 0xf890d418 │ │ │ │ stmiblt fp, {r4, r6, r8, ip, sp}^ │ │ │ │ ldrdcc pc, [r8, #-128]! @ 0xffffff80 │ │ │ │ tstpeq pc, #3 @ p-variant is OBSOLETE │ │ │ │ blcs 0x315d84 │ │ │ │ vadd.i8 d29, d0, d14 │ │ │ │ - vsubl.s8 q11, d16, d16 │ │ │ │ + vsubl.s8 q11, d0, d16 │ │ │ │ bl 0x107a1c │ │ │ │ @ instruction: 0xf8d20283 │ │ │ │ stmdacc r3, {r6, r7} │ │ │ │ andcs fp, r1, r8, lsl pc │ │ │ │ andcs r0, r0, #192 @ 0xc0 │ │ │ │ ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ andcs r2, r0, #8 │ │ │ │ @@ -121777,15 +121777,15 @@ │ │ │ │ ldreq r3, [fp], -r8, lsl #24 │ │ │ │ @ instruction: 0xf890d418 │ │ │ │ stmiblt r3!, {r4, r6, r8, ip, sp}^ │ │ │ │ ldrdcc pc, [r8, #-128]! @ 0xffffff80 │ │ │ │ tstpeq pc, #3 @ p-variant is OBSOLETE │ │ │ │ blcs 0x315dd8 │ │ │ │ vadd.i8 d29, d0, d14 │ │ │ │ - vaddw.s8 q11, q8, d16 │ │ │ │ + vaddw.s8 q11, q0, d16 │ │ │ │ bl 0xc7670 │ │ │ │ @ instruction: 0xf8d10183 │ │ │ │ blcs 0x1534ac │ │ │ │ andcs sp, r0, r4, lsl #2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ andeq pc, r1, r2, lsl #1 │ │ │ │ @@ -121799,15 +121799,15 @@ │ │ │ │ ldreq r3, [fp], -r8, lsl #24 │ │ │ │ @ instruction: 0xf890d41c │ │ │ │ stmiblt r3!, {r4, r6, r8, ip, sp} │ │ │ │ ldrdcc pc, [r8, #-128]! @ 0xffffff80 │ │ │ │ tstpeq pc, #3 @ p-variant is OBSOLETE │ │ │ │ blcs 0x315e30 │ │ │ │ vtst.8 d29, d0, d2 │ │ │ │ - vsubl.s8 q11, d16, d16 │ │ │ │ + vsubl.s8 q11, d0, d16 │ │ │ │ bl 0x107ac8 │ │ │ │ @ instruction: 0xf8d20283 │ │ │ │ blcs 0xd3504 │ │ │ │ andcs sp, r0, r8, lsl #26 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ @ instruction: 0xf8d04770 │ │ │ │ vmla.f , , d0[2] │ │ │ │ @@ -121822,15 +121822,15 @@ │ │ │ │ ldreq r3, [fp], -r8, lsl #24 │ │ │ │ @ instruction: 0xf890d417 │ │ │ │ stmiblt r3, {r4, r6, r8, ip, sp}^ │ │ │ │ ldrdcs pc, [r8, #-128]! @ 0xffffff80 │ │ │ │ andseq pc, pc, #2 │ │ │ │ bcs 0x315a8c │ │ │ │ vadd.i8 d29, d0, d13 │ │ │ │ - vsubw.s8 q11, q8, d16 │ │ │ │ + vsubw.s8 q11, q0, d16 │ │ │ │ bl 0x147f24 │ │ │ │ @ instruction: 0xf8d30382 │ │ │ │ blcs 0x113560 │ │ │ │ @ instruction: 0xf8d0d103 │ │ │ │ stmdacs r0, {r3, r4, r8, r9} │ │ │ │ andcs sp, r0, r8, lsl #22 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ @@ -121844,15 +121844,15 @@ │ │ │ │ ldreq r3, [fp], -r8, lsl #24 │ │ │ │ @ instruction: 0xf890d417 │ │ │ │ ldmiblt r3!, {r4, r6, r8, ip, sp}^ │ │ │ │ ldrdcc pc, [r8, #-128]! @ 0xffffff80 │ │ │ │ tstpeq pc, #3 @ p-variant is OBSOLETE │ │ │ │ blcs 0x315ee4 │ │ │ │ vadd.i8 d29, d0, d13 │ │ │ │ - vsubl.s8 q11, d16, d16 │ │ │ │ + vsubl.s8 q11, d0, d16 │ │ │ │ bl 0x107b7c │ │ │ │ @ instruction: 0xf8d20283 │ │ │ │ blcs 0x1535b8 │ │ │ │ andcs sp, r0, r3, lsl #2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ @ instruction: 0xf8d04770 │ │ │ │ vst3.8 {d0-d2}, [r0 :128], r8 │ │ │ │ @@ -121867,15 +121867,15 @@ │ │ │ │ ldreq r3, [fp], -r8, lsl #24 │ │ │ │ @ instruction: 0xf890d417 │ │ │ │ ldmiblt r3!, {r4, r6, r8, ip, sp}^ │ │ │ │ ldrdcc pc, [r8, #-128]! @ 0xffffff80 │ │ │ │ tstpeq pc, #3 @ p-variant is OBSOLETE │ │ │ │ blcs 0x315f40 │ │ │ │ vadd.i8 d29, d0, d13 │ │ │ │ - vsubl.s8 q11, d16, d16 │ │ │ │ + vsubl.s8 q11, d0, d16 │ │ │ │ bl 0x107bd8 │ │ │ │ @ instruction: 0xf8d20283 │ │ │ │ blcs 0x153614 │ │ │ │ andcs sp, r0, r3, lsl #2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ @ instruction: 0xf8d04770 │ │ │ │ vst3.8 {d0-d2}, [r0 :128], r8 │ │ │ │ @@ -121890,15 +121890,15 @@ │ │ │ │ ldreq r3, [sl], -r8, lsl #24 │ │ │ │ @ instruction: 0xf890d41b │ │ │ │ ldmiblt fp, {r4, r6, r8, ip, sp} │ │ │ │ ldrdcs pc, [r8, #-128]! @ 0xffffff80 │ │ │ │ andseq pc, pc, #2 │ │ │ │ bcs 0x315b9c │ │ │ │ vadd.i8 d29, d0, d8 │ │ │ │ - vsubw.s8 q11, q8, d16 │ │ │ │ + vsubw.s8 q11, q0, d16 │ │ │ │ bl 0x148034 │ │ │ │ @ instruction: 0xf8d30382 │ │ │ │ @ instruction: 0xb1ab30c0 │ │ │ │ andcs r2, r0, #0 │ │ │ │ ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ ldrdcc pc, [r8, #-128] @ 0xffffff80 │ │ │ │ orreq pc, r1, #201326595 @ 0xc000003 │ │ │ │ @@ -121919,15 +121919,15 @@ │ │ │ │ ldreq r3, [fp], -r8, lsl #24 │ │ │ │ @ instruction: 0xf890d41e │ │ │ │ bllt 0xd53904 │ │ │ │ ldrdcc pc, [r8, #-128]! @ 0xffffff80 │ │ │ │ tstpeq pc, #3 @ p-variant is OBSOLETE │ │ │ │ blcs 0x316010 │ │ │ │ vtst.8 d29, d0, d4 │ │ │ │ - vmull.s8 q11, d16, d16 │ │ │ │ + vmull.s8 q11, d0, d16 │ │ │ │ bl 0x38a4a8 │ │ │ │ @ instruction: 0xf8dc0c83 │ │ │ │ blcs 0x1536e4 │ │ │ │ @ instruction: 0xf500d10a │ │ │ │ stmib r0, {r0, r6, sp, lr}^ │ │ │ │ andcs r1, r0, r0, lsl #4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @@ -121946,15 +121946,15 @@ │ │ │ │ ldreq r3, [sl], -r8, lsl #24 │ │ │ │ @ instruction: 0xf890d41a │ │ │ │ bllt 0x153970 │ │ │ │ ldrdcc pc, [r8, #-128]! @ 0xffffff80 │ │ │ │ tstpeq pc, #3 @ p-variant is OBSOLETE │ │ │ │ blcs 0x31607c │ │ │ │ vtst.8 d29, d0, d0 │ │ │ │ - vsubl.s8 q11, d16, d16 │ │ │ │ + vsubl.s8 q11, d0, d16 │ │ │ │ bl 0x107d14 │ │ │ │ @ instruction: 0xf8d20283 │ │ │ │ blcs 0x153750 │ │ │ │ @ instruction: 0xf500d106 │ │ │ │ ldmib r0, {r0, r6, sp, lr}^ │ │ │ │ andcs r0, r0, #0, 2 │ │ │ │ ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ @@ -121970,15 +121970,15 @@ │ │ │ │ ldreq r3, [sl], -r8, lsl #24 │ │ │ │ @ instruction: 0xf890d418 │ │ │ │ bllt 0x50f9d0 │ │ │ │ ldrdcs pc, [r8, #-128]! @ 0xffffff80 │ │ │ │ andseq pc, pc, #2 │ │ │ │ bcs 0x315cdc │ │ │ │ vadd.i8 d29, d0, d14 │ │ │ │ - vaddw.s8 q11, q8, d16 │ │ │ │ + vaddw.s8 q11, q0, d16 │ │ │ │ bl 0xc7974 │ │ │ │ @ instruction: 0xf8d10182 │ │ │ │ bcs 0x14f7b0 │ │ │ │ andcs sp, r0, r4, lsl #2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ movtvc pc, #963 @ 0x3c3 @ │ │ │ │ @@ -121995,15 +121995,15 @@ │ │ │ │ ldreq r3, [sl], -r8, lsl #24 │ │ │ │ @ instruction: 0xf890d418 │ │ │ │ bllt 0x50fa34 │ │ │ │ ldrdcs pc, [r8, #-128]! @ 0xffffff80 │ │ │ │ andseq pc, pc, #2 │ │ │ │ bcs 0x315d40 │ │ │ │ vadd.i8 d29, d0, d14 │ │ │ │ - vaddw.s8 q11, q8, d16 │ │ │ │ + vaddw.s8 q11, q0, d16 │ │ │ │ bl 0xc79d8 │ │ │ │ @ instruction: 0xf8d10182 │ │ │ │ bcs 0x14f814 │ │ │ │ andcs sp, r0, r4, lsl #2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ movtvc pc, #963 @ 0x3c3 @ │ │ │ │ @@ -122020,15 +122020,15 @@ │ │ │ │ ldreq r3, [sl], -r8, lsl #24 │ │ │ │ @ instruction: 0xf890d418 │ │ │ │ bllt 0x50fa98 │ │ │ │ ldrdcs pc, [r8, #-128]! @ 0xffffff80 │ │ │ │ andseq pc, pc, #2 │ │ │ │ bcs 0x315da4 │ │ │ │ vadd.i8 d29, d0, d14 │ │ │ │ - vaddw.s8 q11, q8, d16 │ │ │ │ + vaddw.s8 q11, q0, d16 │ │ │ │ bl 0xc7a3c │ │ │ │ @ instruction: 0xf8d10182 │ │ │ │ bcs 0x14f878 │ │ │ │ andcs sp, r0, r4, lsl #2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ movtvc pc, #963 @ 0x3c3 @ │ │ │ │ @@ -122045,15 +122045,15 @@ │ │ │ │ ldreq r3, [sl], -r8, lsl #24 │ │ │ │ @ instruction: 0xf890d418 │ │ │ │ bllt 0x50fafc │ │ │ │ ldrdcs pc, [r8, #-128]! @ 0xffffff80 │ │ │ │ andseq pc, pc, #2 │ │ │ │ bcs 0x315e08 │ │ │ │ vadd.i8 d29, d0, d14 │ │ │ │ - vaddw.s8 q11, q8, d16 │ │ │ │ + vaddw.s8 q11, q0, d16 │ │ │ │ bl 0xc7aa0 │ │ │ │ @ instruction: 0xf8d10182 │ │ │ │ bcs 0x14f8dc │ │ │ │ andcs sp, r0, r4, lsl #2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ movtvc pc, #963 @ 0x3c3 @ │ │ │ │ @@ -122069,15 +122069,15 @@ │ │ │ │ ldrsbne pc, [r8], #131 @ 0x83 @ │ │ │ │ ldrle r0, [sl], #-1546 @ 0xfffff9f6 │ │ │ │ @ instruction: 0x3150f890 │ │ │ │ @ instruction: 0xf8d0b9e3 │ │ │ │ @ instruction: 0xf0022168 │ │ │ │ bcc 0x487ea4 │ │ │ │ ldmdale r0, {r1, r3, r9, fp, sp} │ │ │ │ - movvs pc, #64, 4 │ │ │ │ + msrvs CPSR_, #64, 4 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ orreq lr, r2, #3072 @ 0xc00 │ │ │ │ ldrdcc pc, [r0], #131 @ 0x83 │ │ │ │ tstle r6, r2, lsl #22 │ │ │ │ smlalbtvc pc, r0, r1, r3 @ │ │ │ │ @ instruction: 0xf8d0b119 │ │ │ │ tsteq fp, r8, lsr #8 │ │ │ │ @@ -122093,15 +122093,15 @@ │ │ │ │ ldrsbne pc, [r8], #131 @ 0x83 @ │ │ │ │ ldrle r0, [sl], #-1546 @ 0xfffff9f6 │ │ │ │ @ instruction: 0x3150f890 │ │ │ │ @ instruction: 0xf8d0b9e3 │ │ │ │ @ instruction: 0xf0022168 │ │ │ │ bcc 0x487f04 │ │ │ │ ldmdale r0, {r1, r3, r9, fp, sp} │ │ │ │ - movvs pc, #64, 4 │ │ │ │ + msrvs CPSR_, #64, 4 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ orreq lr, r2, #3072 @ 0xc00 │ │ │ │ ldrdcc pc, [r0], #131 @ 0x83 │ │ │ │ tstle r6, r2, lsl #22 │ │ │ │ smlalbtvc pc, r0, r1, r3 @ │ │ │ │ @ instruction: 0xf8d0b119 │ │ │ │ ldrbeq r3, [fp], -ip, lsr #8 │ │ │ │ @@ -122117,15 +122117,15 @@ │ │ │ │ ldrsbne pc, [r8], #131 @ 0x83 @ │ │ │ │ ldrle r0, [sl], #-1546 @ 0xfffff9f6 │ │ │ │ @ instruction: 0x3150f890 │ │ │ │ @ instruction: 0xf8d0b9e3 │ │ │ │ @ instruction: 0xf0022168 │ │ │ │ bcc 0x487f64 │ │ │ │ ldmdale r0, {r1, r3, r9, fp, sp} │ │ │ │ - movvs pc, #64, 4 │ │ │ │ + msrvs CPSR_, #64, 4 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ orreq lr, r2, #3072 @ 0xc00 │ │ │ │ ldrdcc pc, [r0], #131 @ 0x83 │ │ │ │ tstle r6, r2, lsl #22 │ │ │ │ smlalbtvc pc, r0, r1, r3 @ │ │ │ │ @ instruction: 0xf8d0b119 │ │ │ │ ldrbeq r3, [fp], #792 @ 0x318 │ │ │ │ @@ -122142,15 +122142,15 @@ │ │ │ │ ldreq r3, [sl], -r8, lsl #24 │ │ │ │ @ instruction: 0xf890d418 │ │ │ │ bllt 0x50fc80 │ │ │ │ ldrdcs pc, [r8, #-128]! @ 0xffffff80 │ │ │ │ andseq pc, pc, #2 │ │ │ │ bcs 0x315f8c │ │ │ │ vadd.i8 d29, d0, d14 │ │ │ │ - vaddw.s8 q11, q8, d16 │ │ │ │ + vaddw.s8 q11, q0, d16 │ │ │ │ bl 0xc7c24 │ │ │ │ @ instruction: 0xf8d10182 │ │ │ │ bcs 0x14fa60 │ │ │ │ andcs sp, r0, r4, lsl #2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ movtvc pc, #963 @ 0x3c3 @ │ │ │ │ @@ -122167,15 +122167,15 @@ │ │ │ │ ldreq r3, [sl], -r8, lsl #24 │ │ │ │ @ instruction: 0xf890d418 │ │ │ │ bllt 0x50fce4 │ │ │ │ ldrdcs pc, [r8, #-128]! @ 0xffffff80 │ │ │ │ andseq pc, pc, #2 │ │ │ │ bcs 0x315ff0 │ │ │ │ vadd.i8 d29, d0, d14 │ │ │ │ - vaddw.s8 q11, q8, d16 │ │ │ │ + vaddw.s8 q11, q0, d16 │ │ │ │ bl 0xc7c88 │ │ │ │ @ instruction: 0xf8d10182 │ │ │ │ bcs 0x14fac4 │ │ │ │ andcs sp, r0, r4, lsl #2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ movtvc pc, #963 @ 0x3c3 @ │ │ │ │ @@ -122192,15 +122192,15 @@ │ │ │ │ ldreq r3, [sl], -r8, lsl #24 │ │ │ │ @ instruction: 0xf890d418 │ │ │ │ bllt 0x50fd48 │ │ │ │ ldrdcs pc, [r8, #-128]! @ 0xffffff80 │ │ │ │ andseq pc, pc, #2 │ │ │ │ bcs 0x316054 │ │ │ │ vadd.i8 d29, d0, d14 │ │ │ │ - vaddw.s8 q11, q8, d16 │ │ │ │ + vaddw.s8 q11, q0, d16 │ │ │ │ bl 0xc7cec │ │ │ │ @ instruction: 0xf8d10182 │ │ │ │ bcs 0x14fb28 │ │ │ │ andcs sp, r0, r4, lsl #2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ movtvc pc, #963 @ 0x3c3 @ │ │ │ │ @@ -122217,15 +122217,15 @@ │ │ │ │ ldreq r3, [fp], -r8, lsl #24 │ │ │ │ @ instruction: 0xf890d41d │ │ │ │ stmiblt fp!, {r4, r6, r8, ip, sp} │ │ │ │ ldrdcc pc, [r8, #-128]! @ 0xffffff80 │ │ │ │ tstpeq pc, #3 @ p-variant is OBSOLETE │ │ │ │ blcs 0x3164b8 │ │ │ │ vtst.8 d29, d0, d6 │ │ │ │ - vaddw.s8 q11, q8, d16 │ │ │ │ + vaddw.s8 q11, q0, d16 │ │ │ │ bl 0xc7d50 │ │ │ │ @ instruction: 0xf8d10183 │ │ │ │ blcs 0xd3b8c │ │ │ │ andcs sp, r0, ip │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ ldrdcc pc, [r8, #-128] @ 0xffffff80 │ │ │ │ @@ -122249,15 +122249,15 @@ │ │ │ │ vmull.u8 , d3, d8 │ │ │ │ bllt 0x34c7e8 │ │ │ │ @ instruction: 0x2150f890 │ │ │ │ @ instruction: 0xf8d0b9ca │ │ │ │ @ instruction: 0xf0022168 │ │ │ │ bcc 0x488174 │ │ │ │ stmdale r8, {r1, r3, r9, fp, sp} │ │ │ │ - asrvs pc, r0, #4 @ │ │ │ │ + msrvs R8_usr, r0 │ │ │ │ teqpeq r3, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ orreq lr, r2, r1, lsl #22 │ │ │ │ ldrdcs pc, [r0], #129 @ 0x81 │ │ │ │ @ instruction: 0xf500b1da │ │ │ │ @ instruction: 0x30503099 │ │ │ │ streq pc, [fp], #2192 @ 0x890 │ │ │ │ bfine r4, r8, (invalid: 6:1) │ │ │ │ @@ -122281,15 +122281,15 @@ │ │ │ │ vmull.u8 , d3, d8 │ │ │ │ bllt 0x114c868 │ │ │ │ @ instruction: 0x3150f890 │ │ │ │ @ instruction: 0xf8d0bb03 │ │ │ │ @ instruction: 0xf0033168 │ │ │ │ blcc 0x4885f4 │ │ │ │ stmdale ip!, {r1, r3, r8, r9, fp, sp} │ │ │ │ - asrvs pc, r0, #4 @ │ │ │ │ + msrvs R8_usr, r0 │ │ │ │ teqpeq r3, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ orreq lr, r3, r1, lsl #22 │ │ │ │ ldrdcc pc, [r0], #129 @ 0x81 │ │ │ │ andle r2, sl, r3, lsl #22 │ │ │ │ @ instruction: 0xf8d0b94a │ │ │ │ strbeq r1, [sl, -ip, asr #2] │ │ │ │ @ instruction: 0xf503d505 │ │ │ │ @@ -122337,15 +122337,15 @@ │ │ │ │ @ instruction: 0xf8d04770 │ │ │ │ bcs 0x92f48 │ │ │ │ @ instruction: 0xf8d0d1dd │ │ │ │ bl 0x92fb0 │ │ │ │ @ instruction: 0xf8d20282 │ │ │ │ ldrbeq r2, [r2, r4, lsl #26] │ │ │ │ ubfx sp, r5, #11, #3 │ │ │ │ - asrvs pc, r0, #4 @ │ │ │ │ + msrvs R8_usr, r0 │ │ │ │ teqpeq r3, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ orreq lr, r2, r1, lsl #22 │ │ │ │ ldrdcs pc, [r0], #129 @ 0x81 │ │ │ │ sbcsle r2, r8, r0, lsl #20 │ │ │ │ sbcle r2, r8, r1, lsl #20 │ │ │ │ bicsle r2, r8, r3, lsl #20 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ @@ -122361,15 +122361,15 @@ │ │ │ │ stccs 8, cr15, [r8], {82} @ 0x52 │ │ │ │ strtle r0, [fp], #-1553 @ 0xfffff9ef │ │ │ │ @ instruction: 0x2150f890 │ │ │ │ @ instruction: 0xf8d0b9b2 │ │ │ │ @ instruction: 0xf0022168 │ │ │ │ bcc 0x488334 │ │ │ │ stmdale r8, {r1, r3, r9, fp, sp} │ │ │ │ - asrvs pc, r0, #4 @ │ │ │ │ + msrvs R8_usr, r0 │ │ │ │ teqpeq r3, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ orreq lr, r2, r1, lsl #22 │ │ │ │ ldrdcs pc, [r0], #129 @ 0x81 │ │ │ │ andcs fp, r0, sl, asr r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ @@ -122390,15 +122390,15 @@ │ │ │ │ ldrble r0, [sl, #2002] @ 0x7d2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfebded20 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ svclt 0x00183900 │ │ │ │ andls r2, r1, r1, lsl #2 │ │ │ │ - blx 0x1343ca8 │ │ │ │ + blx 0x4c3ca8 │ │ │ │ blls 0xd1bcc │ │ │ │ andcs fp, r2, #8, 30 │ │ │ │ stmdacs lr!, {r0, r1, ip, lr, pc} │ │ │ │ andcs fp, r3, #8, 30 │ │ │ │ subscc sp, r6, #-1073741821 @ 0xc0000003 │ │ │ │ eorscc pc, r2, r3, asr r8 @ │ │ │ │ svclt 0x004c055a │ │ │ │ @@ -122414,15 +122414,15 @@ │ │ │ │ stccs 8, cr15, [r8], {82} @ 0x52 │ │ │ │ strtle r0, [fp], #-1553 @ 0xfffff9ef │ │ │ │ @ instruction: 0x2150f890 │ │ │ │ @ instruction: 0xf8d0b9b2 │ │ │ │ @ instruction: 0xf0022168 │ │ │ │ bcc 0x488408 │ │ │ │ stmdale r8, {r1, r3, r9, fp, sp} │ │ │ │ - asrvs pc, r0, #4 @ │ │ │ │ + msrvs R8_usr, r0 │ │ │ │ teqpeq r3, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ orreq lr, r2, r1, lsl #22 │ │ │ │ ldrdcs pc, [r0], #129 @ 0x81 │ │ │ │ andcs fp, r0, sl, asr r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ @@ -122443,15 +122443,15 @@ │ │ │ │ ldrble r0, [sl, #2002] @ 0x7d2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfebdedf4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ svclt 0x00183900 │ │ │ │ andls r2, r1, r1, lsl #2 │ │ │ │ - @ instruction: 0xf9e0f05d │ │ │ │ + @ instruction: 0xf9a6f05d │ │ │ │ blls 0xd1ca0 │ │ │ │ andcs fp, r2, #8, 30 │ │ │ │ stmdacs lr!, {r0, r1, ip, lr, pc} │ │ │ │ andcs fp, r3, #8, 30 │ │ │ │ subscc sp, r6, #-1073741821 @ 0xc0000003 │ │ │ │ eorscc pc, r2, r3, asr r8 @ │ │ │ │ svclt 0x004c015a │ │ │ │ @@ -122467,15 +122467,15 @@ │ │ │ │ stccs 8, cr15, [r8], {82} @ 0x52 │ │ │ │ strtle r0, [fp], #-1553 @ 0xfffff9ef │ │ │ │ @ instruction: 0x2150f890 │ │ │ │ @ instruction: 0xf8d0b9b2 │ │ │ │ @ instruction: 0xf0022168 │ │ │ │ bcc 0x4884dc │ │ │ │ stmdale r8, {r1, r3, r9, fp, sp} │ │ │ │ - asrvs pc, r0, #4 @ │ │ │ │ + msrvs R8_usr, r0 │ │ │ │ teqpeq r3, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ orreq lr, r2, r1, lsl #22 │ │ │ │ ldrdcs pc, [r0], #129 @ 0x81 │ │ │ │ andcs fp, r0, sl, asr r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ @@ -122496,15 +122496,15 @@ │ │ │ │ ldrble r0, [sl, #2002] @ 0x7d2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfebdeec8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ svclt 0x00183900 │ │ │ │ andls r2, r1, r1, lsl #2 │ │ │ │ - @ instruction: 0xf976f05d │ │ │ │ + @ instruction: 0xf93cf05d │ │ │ │ blls 0xd1d74 │ │ │ │ andcs fp, r2, #8, 30 │ │ │ │ stmdacs lr!, {r0, r1, ip, lr, pc} │ │ │ │ andcs fp, r3, #8, 30 │ │ │ │ subscc sp, r6, #-1073741821 @ 0xc0000003 │ │ │ │ eorscc pc, r2, r3, asr r8 @ │ │ │ │ svclt 0x004c059a │ │ │ │ @@ -122520,15 +122520,15 @@ │ │ │ │ stccs 8, cr15, [r8], {82} @ 0x52 │ │ │ │ strtle r0, [fp], #-1553 @ 0xfffff9ef │ │ │ │ @ instruction: 0x2150f890 │ │ │ │ @ instruction: 0xf8d0b9b2 │ │ │ │ @ instruction: 0xf0022168 │ │ │ │ bcc 0x4885b0 │ │ │ │ stmdale r8, {r1, r3, r9, fp, sp} │ │ │ │ - asrvs pc, r0, #4 @ │ │ │ │ + msrvs R8_usr, r0 │ │ │ │ teqpeq r3, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ orreq lr, r2, r1, lsl #22 │ │ │ │ ldrdcs pc, [r0], #129 @ 0x81 │ │ │ │ andcs fp, r0, sl, asr r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ @@ -122549,15 +122549,15 @@ │ │ │ │ ldrble r0, [sl, #2002] @ 0x7d2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfebdef9c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ svclt 0x00183900 │ │ │ │ andls r2, r1, r1, lsl #2 │ │ │ │ - @ instruction: 0xf90cf05d │ │ │ │ + @ instruction: 0xf8d2f05d │ │ │ │ blls 0xd1e48 │ │ │ │ andcs fp, r2, #8, 30 │ │ │ │ stmdacs lr!, {r0, r1, ip, lr, pc} │ │ │ │ andcs fp, r3, #8, 30 │ │ │ │ subscc sp, r6, #-1073741821 @ 0xc0000003 │ │ │ │ eorscc pc, r2, r3, asr r8 @ │ │ │ │ svclt 0x004c015a │ │ │ │ @@ -122573,15 +122573,15 @@ │ │ │ │ stccs 8, cr15, [r8], {82} @ 0x52 │ │ │ │ strtle r0, [fp], #-1553 @ 0xfffff9ef │ │ │ │ @ instruction: 0x2150f890 │ │ │ │ @ instruction: 0xf8d0b9b2 │ │ │ │ @ instruction: 0xf0022168 │ │ │ │ bcc 0x488684 │ │ │ │ stmdale r8, {r1, r3, r9, fp, sp} │ │ │ │ - asrvs pc, r0, #4 @ │ │ │ │ + msrvs R8_usr, r0 │ │ │ │ teqpeq r3, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ orreq lr, r2, r1, lsl #22 │ │ │ │ ldrdcs pc, [r0], #129 @ 0x81 │ │ │ │ andcs fp, r0, sl, asr r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ @@ -122602,15 +122602,15 @@ │ │ │ │ ldrble r0, [sl, #2002] @ 0x7d2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfebdf070 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ svclt 0x00183900 │ │ │ │ andls r2, r1, r1, lsl #2 │ │ │ │ - @ instruction: 0xf8a2f05d │ │ │ │ + @ instruction: 0xf868f05d │ │ │ │ blls 0xd1f1c │ │ │ │ andcs fp, r2, #8, 30 │ │ │ │ stmdacs lr!, {r0, r1, ip, lr, pc} │ │ │ │ andcs fp, r3, #8, 30 │ │ │ │ subscc sp, r6, #-1073741821 @ 0xc0000003 │ │ │ │ eorscc pc, r2, r3, asr r8 @ │ │ │ │ svclt 0x004c015a │ │ │ │ @@ -122647,15 +122647,15 @@ │ │ │ │ @ instruction: 0xf8d04770 │ │ │ │ bcs 0x93420 │ │ │ │ @ instruction: 0xf8d0d1dd │ │ │ │ bl 0x93488 │ │ │ │ @ instruction: 0xf8d20282 │ │ │ │ ldrbeq r2, [r2, r4, lsl #26] │ │ │ │ ubfx sp, r5, #11, #3 │ │ │ │ - asrvs pc, r0, #4 @ │ │ │ │ + msrvs R8_usr, r0 │ │ │ │ teqpeq r3, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ orreq lr, r2, r1, lsl #22 │ │ │ │ ldrdcs pc, [r0], #129 @ 0x81 │ │ │ │ sbcsle r2, r8, r0, lsl #20 │ │ │ │ sbcle r2, r8, r1, lsl #20 │ │ │ │ bicsle r2, r8, r3, lsl #20 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ @@ -122678,15 +122678,15 @@ │ │ │ │ @ instruction: 0x3150f890 │ │ │ │ cmple r1, r0, lsl #22 │ │ │ │ ldrdcc pc, [r8, #-128]! @ 0xffffff80 │ │ │ │ tstpeq pc, #3 @ p-variant is OBSOLETE │ │ │ │ blcs 0x316be8 │ │ │ │ smlabbcs r1, r4, pc, fp @ │ │ │ │ stmdale r8, {r0, r1, r3, r9, sl, lr} │ │ │ │ - asrvs pc, r0, #4 @ │ │ │ │ + msrvs R8_usr, r0 │ │ │ │ teqpeq r3, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ orreq lr, r3, r1, lsl #22 │ │ │ │ ldrdcc pc, [r0], #129 @ 0x81 │ │ │ │ b 0xfe119828 │ │ │ │ @ instruction: 0xf012020c │ │ │ │ eorle r0, r2, r1, lsl #30 │ │ │ │ svceq 0x0001f01c │ │ │ │ @@ -122716,33 +122716,33 @@ │ │ │ │ tstcs r1, r9, lsl #2 │ │ │ │ @ instruction: 0xf8d0e7c7 │ │ │ │ bl 0x97598 │ │ │ │ @ instruction: 0xf8d30383 │ │ │ │ bicmi r1, r9, #4, 26 @ 0x100 │ │ │ │ tstpeq r1, r1 @ p-variant is OBSOLETE │ │ │ │ ldr r4, [ip, fp, lsl #12]! │ │ │ │ - mvnscc pc, sp, asr #4 │ │ │ │ + cmnpcc r8, sp, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - eorsmi pc, r4, sp, asr #4 │ │ │ │ + adcscc pc, r4, sp, asr #4 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ vqdmulh.s d20, d0, d2 │ │ │ │ @ instruction: 0xf1f8224d │ │ │ │ - svclt 0x0000fd7d │ │ │ │ - eorseq r0, r3, ip, lsl #15 │ │ │ │ + svclt 0x0000fd3d │ │ │ │ + eorseq r0, r3, ip, lsl #14 │ │ │ │ addscc pc, r9, #0, 10 │ │ │ │ rsccc r4, r0, #3145728 @ 0x300000 │ │ │ │ stcne 8, cr15, [r8], {82} @ 0x52 │ │ │ │ svceq 0x0080f011 │ │ │ │ @ instruction: 0xf890d137 │ │ │ │ stmiblt r0, {r4, r6, r8}^ │ │ │ │ ldrdeq pc, [r8, #-131]! @ 0xffffff7d │ │ │ │ andseq pc, pc, r0 │ │ │ │ stmdacs sl, {r4, fp, ip, sp} │ │ │ │ vadd.i8 d29, d0, d16 │ │ │ │ - vmull.s8 q11, d16, d16 │ │ │ │ + vmull.s8 q11, d0, d16 │ │ │ │ bl 0x38b164 │ │ │ │ @ instruction: 0xf8dc0c80 │ │ │ │ cmnlt r0, r0, asr #1 │ │ │ │ tstle r5, r3, lsl #16 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @@ -122770,15 +122770,15 @@ │ │ │ │ vdiveq.f64 d14, d12, d0 │ │ │ │ stc 8, cr15, [r4, #-888] @ 0xfffffc88 │ │ │ │ svceq 0x0001f01e │ │ │ │ @ instruction: 0xf1bcd01b │ │ │ │ stmib sp, {r8}^ │ │ │ │ svclt 0x00182000 │ │ │ │ @ instruction: 0xf05c2101 │ │ │ │ - stmdacs r5!, {r0, r1, r4, r6, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r5!, {r0, r3, r4, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ movwcs lr, #2525 @ 0x9dd │ │ │ │ tstcs r2, r8, lsl #30 │ │ │ │ stmdacs lr!, {r0, r1, ip, lr, pc} │ │ │ │ tstcs r1, r4, lsl pc │ │ │ │ bl 0x150544 │ │ │ │ @ instruction: 0xf8d101c1 │ │ │ │ strheq r1, [r9], #36 @ 0x24 │ │ │ │ @@ -122812,21 +122812,21 @@ │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ andcs fp, r0, #8, 26 @ 0x200 │ │ │ │ stmib ip, {r8, r9, sp}^ │ │ │ │ andcs r2, r0, r0, lsl #6 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r8, #-0] │ │ │ │ - tstpcc r0, sp, asr #4 @ p-variant is OBSOLETE │ │ │ │ + orrcs pc, r0, sp, asr #4 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - eormi pc, r4, sp, asr #4 │ │ │ │ + adccc pc, r4, sp, asr #4 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ subcs r4, pc, #1024 @ 0x400 │ │ │ │ - ldc2 1, cr15, [lr], #992 @ 0x3e0 │ │ │ │ - eorseq r0, r3, r8, lsr r7 │ │ │ │ + ldc2l 1, cr15, [lr], #-992 @ 0xfffffc20 │ │ │ │ + ldrhteq r0, [r3], -r8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebdf3ec │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x469e0ff8 │ │ │ │ bicslt r6, r3, fp, lsl #23 │ │ │ │ bl 0xa252c │ │ │ │ stccs 12, cr0, [r1], {3} │ │ │ │ @@ -122838,21 +122838,21 @@ │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ sbcpl fp, r2, r0, lsl sp │ │ │ │ and pc, r4, ip, asr #17 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ vmla.f32 d27, d13, d0 │ │ │ │ - vaddw.s8 , q0, d0 │ │ │ │ + vaddw.s8 q9, q8, d0 │ │ │ │ vrhadd.s8 d16, d13, d29 │ │ │ │ - vaddl.s8 q10, d0, d20 │ │ │ │ + vaddl.s8 , d16, d20 │ │ │ │ blmi 0x1082f4 │ │ │ │ @ instruction: 0xf1f8224f │ │ │ │ - svclt 0x0000fc8b │ │ │ │ - eorseq r0, r3, r8, lsr r7 │ │ │ │ + svclt 0x0000fc4b │ │ │ │ + ldrhteq r0, [r3], -r8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebdf454 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x469e0ff8 │ │ │ │ bicslt r6, r3, fp, lsl #23 │ │ │ │ bl 0xa2594 │ │ │ │ stccs 12, cr0, [r1], {3} │ │ │ │ @@ -122864,21 +122864,21 @@ │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ sbcpl fp, r2, r0, lsl sp │ │ │ │ and pc, r4, ip, asr #17 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ vmla.f32 d27, d13, d0 │ │ │ │ - vaddw.s8 , q0, d0 │ │ │ │ + vaddw.s8 q9, q8, d0 │ │ │ │ vrhadd.s8 d16, d13, d29 │ │ │ │ - vaddl.s8 q10, d0, d20 │ │ │ │ + vaddl.s8 , d16, d20 │ │ │ │ blmi 0x10835c │ │ │ │ @ instruction: 0xf1f8224f │ │ │ │ - svclt 0x0000fc57 │ │ │ │ - eorseq r0, r3, r8, lsr r7 │ │ │ │ + svclt 0x0000fc17 │ │ │ │ + ldrhteq r0, [r3], -r8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebdf4bc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ blvs 0xfe34c2a4 │ │ │ │ stmiavs ip, {r0, r1, r5, r6, r7, r8, ip, sp, pc}^ │ │ │ │ bl 0xb4d14 │ │ │ │ stccs 12, cr0, [r1], {3} │ │ │ │ @@ -122890,21 +122890,21 @@ │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ sbcpl fp, r2, r0, lsl sp │ │ │ │ @ instruction: 0xf8cc2300 │ │ │ │ andcs r3, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ - tstpcc r0, sp, asr #4 @ p-variant is OBSOLETE │ │ │ │ + orrcs pc, r0, sp, asr #4 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - eormi pc, r4, sp, asr #4 │ │ │ │ + adccc pc, r4, sp, asr #4 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ subcs r4, pc, #1024 @ 0x400 │ │ │ │ - stc2 1, cr15, [r2], #-992 @ 0xfffffc20 │ │ │ │ - eorseq r0, r3, r8, lsr r7 │ │ │ │ + blx 0xff944afa │ │ │ │ + ldrhteq r0, [r3], -r8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebdf524 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf0220ff8 │ │ │ │ blvs 0xfe30b3ac │ │ │ │ stmiavs ip, {r1, r5, r6, r7, r8, ip, sp, pc}^ │ │ │ │ vmlaeq.f64 d14, d2, d0 │ │ │ │ @@ -122917,21 +122917,21 @@ │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf840bd10 │ │ │ │ @ instruction: 0xf8cec002 │ │ │ │ andcs r3, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ - tstpcc r0, sp, asr #4 @ p-variant is OBSOLETE │ │ │ │ + orrcs pc, r0, sp, asr #4 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - eormi pc, r4, sp, asr #4 │ │ │ │ + adccc pc, r4, sp, asr #4 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ subcs r4, pc, #1024 @ 0x400 │ │ │ │ - blx 0xffbc4b66 │ │ │ │ - eorseq r0, r3, r8, lsr r7 │ │ │ │ + blx 0xfebc4b66 │ │ │ │ + ldrhteq r0, [r3], -r8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebdf590 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ blvs 0xfe34c378 │ │ │ │ stmiavs ip, {r0, r1, r3, r5, r6, r7, r8, ip, sp, pc}^ │ │ │ │ andeq pc, pc, #2 │ │ │ │ @ instruction: 0x0c03eb00 │ │ │ │ @@ -122944,31 +122944,31 @@ │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ movwcs r5, #194 @ 0xc2 │ │ │ │ andcc pc, r4, ip, asr #17 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ vmla.f32 d27, d13, d0 │ │ │ │ - vaddw.s8 , q0, d0 │ │ │ │ + vaddw.s8 q9, q8, d0 │ │ │ │ vrhadd.s8 d16, d13, d29 │ │ │ │ - vaddl.s8 q10, d0, d20 │ │ │ │ + vaddl.s8 , d16, d20 │ │ │ │ blmi 0x10849c │ │ │ │ @ instruction: 0xf1f8224f │ │ │ │ - svclt 0x0000fbb7 │ │ │ │ - eorseq r0, r3, r8, lsr r7 │ │ │ │ + svclt 0x0000fb77 │ │ │ │ + ldrhteq r0, [r3], -r8 │ │ │ │ orrscc pc, r9, #0, 10 │ │ │ │ @ instruction: 0xf85333e0 │ │ │ │ ldreq r3, [r9], -r8, lsl #24 │ │ │ │ @ instruction: 0xf890d42f │ │ │ │ ldmiblt r3!, {r4, r6, r8, ip, sp}^ │ │ │ │ ldrdcc pc, [r8, #-128]! @ 0xffffff80 │ │ │ │ tstpeq pc, #3 @ p-variant is OBSOLETE │ │ │ │ blcs 0x317054 │ │ │ │ vadd.i8 d29, d0, d12 │ │ │ │ - vsubl.s8 q11, d16, d16 │ │ │ │ + vsubl.s8 q11, d0, d16 │ │ │ │ bl 0x108cec │ │ │ │ @ instruction: 0xf8d20283 │ │ │ │ stmiblt fp!, {r6, r7, ip, sp} │ │ │ │ ldclcc 8, cr15, [r8, #832] @ 0x340 │ │ │ │ strtle r0, [r5], #-2011 @ 0xfffff825 │ │ │ │ strteq pc, [r8], #2256 @ 0x8d0 │ │ │ │ addcc pc, r0, r0, lsl #8 │ │ │ │ @@ -122998,15 +122998,15 @@ │ │ │ │ ldreq fp, [r3], -fp, lsr #3 │ │ │ │ @ instruction: 0xf890d417 │ │ │ │ stmiblt r3!, {r4, r6, r8, ip, sp}^ │ │ │ │ ldrdcc pc, [r8, #-128]! @ 0xffffff80 │ │ │ │ tstpeq pc, #3 @ p-variant is OBSOLETE │ │ │ │ blcs 0x3170ec │ │ │ │ vadd.i8 d29, d0, d13 │ │ │ │ - vsubl.s8 q11, d16, d16 │ │ │ │ + vsubl.s8 q11, d0, d16 │ │ │ │ bl 0x108d84 │ │ │ │ @ instruction: 0xf8d20283 │ │ │ │ blcs 0x1547c0 │ │ │ │ andcs sp, r0, r3, lsl #2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ @ instruction: 0xf8d04770 │ │ │ │ stmdacs r0, {r3, r4, r8, r9} │ │ │ │ @@ -123021,15 +123021,15 @@ │ │ │ │ @ instruction: 0x061bd415 │ │ │ │ @ instruction: 0xf890d417 │ │ │ │ ldmiblt r3!, {r4, r6, r8, ip, sp}^ │ │ │ │ ldrdcc pc, [r8, #-128]! @ 0xffffff80 │ │ │ │ tstpeq pc, #3 @ p-variant is OBSOLETE │ │ │ │ blcs 0x317148 │ │ │ │ vadd.i8 d29, d0, d13 │ │ │ │ - vsubl.s8 q11, d16, d16 │ │ │ │ + vsubl.s8 q11, d0, d16 │ │ │ │ bl 0x108de0 │ │ │ │ @ instruction: 0xf8d20283 │ │ │ │ blcs 0xd481c │ │ │ │ andcs sp, r0, r3, lsl #26 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ @ instruction: 0xf8d04770 │ │ │ │ vst3.32 {d0-d2}, [r0 :128], r8 │ │ │ │ @@ -123065,21 +123065,21 @@ │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ @ instruction: 0xf8cc5042 │ │ │ │ andcs r3, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ - tstpcc r0, sp, asr #4 @ p-variant is OBSOLETE │ │ │ │ + orrcs pc, r0, sp, asr #4 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - eormi pc, r4, sp, asr #4 │ │ │ │ + adccc pc, r4, sp, asr #4 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ subcs r4, pc, #1024 @ 0x400 │ │ │ │ - blx 0xff1c4db4 │ │ │ │ - eorseq r0, r3, r8, lsr r7 │ │ │ │ + blx 0xfe1c4db4 │ │ │ │ + ldrhteq r0, [r3], -r8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebdf7e0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf5000ff8 │ │ │ │ pkhbtmi r3, lr, sl, lsl #25 │ │ │ │ movweq pc, #4099 @ 0x1003 @ │ │ │ │ ldrdne pc, [r0, #-140] @ 0xffffff74 │ │ │ │ @@ -123102,32 +123102,32 @@ │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ @ instruction: 0xf8cc5042 │ │ │ │ andcs r3, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ - tstpcc r0, sp, asr #4 @ p-variant is OBSOLETE │ │ │ │ + orrcs pc, r0, sp, asr #4 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - eormi pc, r4, sp, asr #4 │ │ │ │ + adccc pc, r4, sp, asr #4 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ subcs r4, pc, #1024 @ 0x400 │ │ │ │ - blx 0x1f44e48 │ │ │ │ - eorseq r0, r3, r8, lsr r7 │ │ │ │ + blx 0xf44e48 │ │ │ │ + ldrhteq r0, [r3], -r8 │ │ │ │ orrscc pc, r9, #0, 10 │ │ │ │ mvncc fp, #0, 10 │ │ │ │ stccc 8, cr15, [r8], {83} @ 0x53 │ │ │ │ bicne pc, r0, r3, asr #7 │ │ │ │ @ instruction: 0xf890bb49 │ │ │ │ ldmiblt r2!, {r4, r6, r8, sp} │ │ │ │ ldrdcs pc, [r8, #-128]! @ 0xffffff80 │ │ │ │ andseq pc, pc, #2 │ │ │ │ bcs 0x316ed0 │ │ │ │ addseq sp, r2, pc, lsl r8 │ │ │ │ - stcvs 2, cr15, [r0], #256 @ 0x100 │ │ │ │ + stcvs 2, cr15, [r0], #-256 @ 0xffffff00 │ │ │ │ ldceq 2, cr15, [r3], #-768 @ 0xfffffd00 │ │ │ │ vmlaeq.f64 d14, d2, d12 │ │ │ │ ldrd pc, [r0], #142 @ 0x8e │ │ │ │ svceq 0x0001f1be │ │ │ │ ldrmi sp, [r4], #3347 @ 0xd13 │ │ │ │ ldrdcs pc, [r0], #140 @ 0x8c │ │ │ │ @ instruction: 0xf8d0e006 │ │ │ │ @@ -123166,15 +123166,15 @@ │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ @ instruction: 0x2150f890 │ │ │ │ @ instruction: 0xf8d0b96a │ │ │ │ @ instruction: 0xf0022168 │ │ │ │ bcc 0x488fc4 │ │ │ │ svclt 0x009e2a0a │ │ │ │ vqadd.s8 d16, d16, d2 │ │ │ │ - vmull.s8 q11, d16, d16 │ │ │ │ + vmull.s8 q11, d0, d16 │ │ │ │ ldmle pc, {r0, r1, r4, r5, sl, fp}^ @ │ │ │ │ @ instruction: 0xf8d0e7a7 │ │ │ │ str r2, [sp, r8, asr #2]! │ │ │ │ orrscc pc, r9, #0, 10 │ │ │ │ @ instruction: 0xf85333e0 │ │ │ │ ldreq r3, [sl], -r8, lsl #24 │ │ │ │ @ instruction: 0xf890d428 │ │ │ │ @@ -123217,15 +123217,15 @@ │ │ │ │ strtcc pc, [ip], #-2256 @ 0xfffff730 │ │ │ │ svclt 0x005804da │ │ │ │ strble r2, [r4, #7] │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ addseq fp, r2, r0, lsl #26 │ │ │ │ - stcvs 2, cr15, [r0], #256 @ 0x100 │ │ │ │ + stcvs 2, cr15, [r0], #-256 @ 0xffffff00 │ │ │ │ ldceq 2, cr15, [r3], #-768 @ 0xfffffd00 │ │ │ │ vmlaeq.f64 d14, d2, d12 │ │ │ │ ldrd pc, [r0], #142 @ 0x8e │ │ │ │ svceq 0x0001f1be │ │ │ │ ldrmi sp, [r4], #3496 @ 0xda8 │ │ │ │ ldrdcs pc, [r0], #140 @ 0x8c │ │ │ │ bicsle r2, lr, r3, lsl #20 │ │ │ │ @@ -123234,15 +123234,15 @@ │ │ │ │ @ instruction: 0xf8d131b0 │ │ │ │ @ instruction: 0xf0111090 │ │ │ │ strdle r0, [ip, r0]! @ │ │ │ │ tstcs r0, r6 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ vaba.s8 q10, q0, q8 │ │ │ │ - vmull.s8 q11, d16, d16 │ │ │ │ + vmull.s8 q11, d0, d16 │ │ │ │ addseq r0, r2, r3, lsr ip │ │ │ │ svclt 0x0000e7e3 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ bl 0xfebdfa74 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf5000ff0 │ │ │ │ @ instruction: 0x460c3c9a │ │ │ │ @@ -123268,21 +123268,21 @@ │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r8, #-0] │ │ │ │ @ instruction: 0xf8cc5042 │ │ │ │ andcs r3, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r8, #-0] │ │ │ │ - tstpcc r0, sp, asr #4 @ p-variant is OBSOLETE │ │ │ │ + orrcs pc, r0, sp, asr #4 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - eormi pc, r4, sp, asr #4 │ │ │ │ + adccc pc, r4, sp, asr #4 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ subcs r4, pc, #1024 @ 0x400 │ │ │ │ - @ instruction: 0xf92ef1f8 │ │ │ │ - eorseq r0, r3, r8, lsr r7 │ │ │ │ + @ instruction: 0xf8eef1f8 │ │ │ │ + ldrhteq r0, [r3], -r8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ bl 0xfebdfb0c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf5000ff0 │ │ │ │ @ instruction: 0x460c3c9a │ │ │ │ @ instruction: 0xf04f4619 │ │ │ │ @ instruction: 0xf8dc0e00 │ │ │ │ @@ -123309,21 +123309,21 @@ │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r8, #-0] │ │ │ │ @ instruction: 0xf8cc5042 │ │ │ │ andcs r3, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r8, #-0] │ │ │ │ - tstpcc r0, sp, asr #4 @ p-variant is OBSOLETE │ │ │ │ + orrcs pc, r0, sp, asr #4 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - eormi pc, r4, sp, asr #4 │ │ │ │ + adccc pc, r4, sp, asr #4 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ subcs r4, pc, #1024 @ 0x400 │ │ │ │ - @ instruction: 0xf8dcf1f8 │ │ │ │ - eorseq r0, r3, r8, lsr r7 │ │ │ │ + @ instruction: 0xf89cf1f8 │ │ │ │ + ldrhteq r0, [r3], -r8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebdfbb0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x469e0ff8 │ │ │ │ orrslt r6, fp, fp, lsl #23 │ │ │ │ bl 0xa2cf0 │ │ │ │ stccs 12, cr0, [r1], {3} │ │ │ │ @@ -123331,21 +123331,21 @@ │ │ │ │ svclt 0x00580689 │ │ │ │ strle r5, [r2, #-194] @ 0xffffff3e │ │ │ │ @ instruction: 0xf8cc50c2 │ │ │ │ andcs lr, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ - tstpcc r0, sp, asr #4 @ p-variant is OBSOLETE │ │ │ │ + orrcs pc, r0, sp, asr #4 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - eormi pc, r4, sp, asr #4 │ │ │ │ + adccc pc, r4, sp, asr #4 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ subcs r4, r2, #1024 @ 0x400 │ │ │ │ - @ instruction: 0xf8b0f1f8 │ │ │ │ - eorseq r0, r3, r4, asr r7 │ │ │ │ + @ instruction: 0xf870f1f8 │ │ │ │ + ldrsbteq r0, [r3], -r4 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebdfc08 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x469e0ff8 │ │ │ │ orrslt r6, fp, fp, lsl #23 │ │ │ │ bl 0xa2d48 │ │ │ │ stccs 12, cr0, [r1], {3} │ │ │ │ @@ -123353,21 +123353,21 @@ │ │ │ │ svclt 0x00580689 │ │ │ │ strle r5, [r2, #-194] @ 0xffffff3e │ │ │ │ @ instruction: 0xf8cc50c2 │ │ │ │ andcs lr, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ - tstpcc r0, sp, asr #4 @ p-variant is OBSOLETE │ │ │ │ + orrcs pc, r0, sp, asr #4 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - eormi pc, r4, sp, asr #4 │ │ │ │ + adccc pc, r4, sp, asr #4 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ subcs r4, r2, #1024 @ 0x400 │ │ │ │ - @ instruction: 0xf884f1f8 │ │ │ │ - eorseq r0, r3, r4, asr r7 │ │ │ │ + @ instruction: 0xf844f1f8 │ │ │ │ + ldrsbteq r0, [r3], -r4 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebdfc60 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf5000ff8 │ │ │ │ pkhbtmi r3, lr, r9, lsl #25 │ │ │ │ ldrsbne pc, [r8], #140 @ 0x8c @ │ │ │ │ strle r0, [r8], #-460 @ 0xfffffe34 │ │ │ │ @@ -123393,34 +123393,34 @@ │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ movtvc pc, #961 @ 0x3c1 @ │ │ │ │ @ instruction: 0xf002b11b │ │ │ │ movwcs r0, #567 @ 0x237 │ │ │ │ @ instruction: 0xf002e7d7 │ │ │ │ ldrb r0, [r4, r7, lsl #4] │ │ │ │ - tstpcc r0, sp, asr #4 @ p-variant is OBSOLETE │ │ │ │ + orrcs pc, r0, sp, asr #4 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - eormi pc, r4, sp, asr #4 │ │ │ │ + adccc pc, r4, sp, asr #4 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ subcs r4, pc, #1024 @ 0x400 │ │ │ │ - @ instruction: 0xf834f1f8 │ │ │ │ - eorseq r0, r3, r8, lsr r7 │ │ │ │ + @ instruction: 0xfff4f1f7 │ │ │ │ + ldrhteq r0, [r3], -r8 │ │ │ │ orrscc pc, r9, #0, 10 │ │ │ │ ldrsbcs pc, [r8], #131 @ 0x83 @ │ │ │ │ movtvc pc, #962 @ 0x3c2 @ │ │ │ │ @ instruction: 0xf8d0b1fb │ │ │ │ ldrbeq r3, [r9], #-1068 @ 0xfffffbd4 │ │ │ │ @ instruction: 0x0613d41b │ │ │ │ @ instruction: 0xf890d41e │ │ │ │ bllt 0x155058 │ │ │ │ ldrdcc pc, [r8, #-128]! @ 0xffffff80 │ │ │ │ tstpeq pc, #3 @ p-variant is OBSOLETE │ │ │ │ blcs 0x317764 │ │ │ │ vtst.8 d29, d0, d4 │ │ │ │ - vsubl.s8 q11, d16, d16 │ │ │ │ + vsubl.s8 q11, d0, d16 │ │ │ │ bl 0x1093fc │ │ │ │ @ instruction: 0xf8d20283 │ │ │ │ blcs 0x154e38 │ │ │ │ andcs fp, r7, r4, lsl pc │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ andcs r4, r0, r0, ror r7 │ │ │ │ @@ -123439,15 +123439,15 @@ │ │ │ │ @ instruction: 0x0613d41b │ │ │ │ @ instruction: 0xf890d41e │ │ │ │ bllt 0x1550c4 │ │ │ │ ldrdcc pc, [r8, #-128]! @ 0xffffff80 │ │ │ │ tstpeq pc, #3 @ p-variant is OBSOLETE │ │ │ │ blcs 0x3177d0 │ │ │ │ vtst.8 d29, d0, d4 │ │ │ │ - vsubl.s8 q11, d16, d16 │ │ │ │ + vsubl.s8 q11, d0, d16 │ │ │ │ bl 0x109468 │ │ │ │ @ instruction: 0xf8d20283 │ │ │ │ blcs 0x154ea4 │ │ │ │ andcs fp, r7, r4, lsl pc │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ andcs r4, r0, r0, ror r7 │ │ │ │ @@ -123466,15 +123466,15 @@ │ │ │ │ @ instruction: 0x0613d41b │ │ │ │ @ instruction: 0xf890d41e │ │ │ │ bllt 0x155130 │ │ │ │ ldrdcc pc, [r8, #-128]! @ 0xffffff80 │ │ │ │ tstpeq pc, #3 @ p-variant is OBSOLETE │ │ │ │ blcs 0x31783c │ │ │ │ vtst.8 d29, d0, d4 │ │ │ │ - vsubl.s8 q11, d16, d16 │ │ │ │ + vsubl.s8 q11, d0, d16 │ │ │ │ bl 0x1094d4 │ │ │ │ @ instruction: 0xf8d20283 │ │ │ │ blcs 0x154f10 │ │ │ │ andcs fp, r7, r4, lsl pc │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ andcs r4, r0, r0, ror r7 │ │ │ │ @@ -123493,15 +123493,15 @@ │ │ │ │ @ instruction: 0x0613d41b │ │ │ │ @ instruction: 0xf890d41e │ │ │ │ bllt 0x15519c │ │ │ │ ldrdcc pc, [r8, #-128]! @ 0xffffff80 │ │ │ │ tstpeq pc, #3 @ p-variant is OBSOLETE │ │ │ │ blcs 0x3178a8 │ │ │ │ vtst.8 d29, d0, d4 │ │ │ │ - vsubl.s8 q11, d16, d16 │ │ │ │ + vsubl.s8 q11, d0, d16 │ │ │ │ bl 0x109540 │ │ │ │ @ instruction: 0xf8d20283 │ │ │ │ blcs 0x154f7c │ │ │ │ andcs fp, r7, r4, lsl pc │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ andcs r4, r0, r0, ror r7 │ │ │ │ @@ -123536,25 +123536,25 @@ │ │ │ │ strble ip, [fp, #2]! │ │ │ │ andgt pc, r2, r0, asr #16 │ │ │ │ andcc pc, r4, lr, asr #17 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ vmla.f32 d27, d13, d0 │ │ │ │ - vmov.i32 q10, #0 @ 0x00000000 │ │ │ │ + vshr.s64 , q0, #64 │ │ │ │ pop {r0, r2, r3, r5} │ │ │ │ @ instruction: 0x46614010 │ │ │ │ - blt 0xfe8c5094 │ │ │ │ - tstpcc r0, sp, asr #4 @ p-variant is OBSOLETE │ │ │ │ + blt 0x19c5094 │ │ │ │ + orrcs pc, r0, sp, asr #4 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - eormi pc, r4, sp, asr #4 │ │ │ │ + adccc pc, r4, sp, asr #4 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ subcs r4, pc, #1024 @ 0x400 │ │ │ │ - @ instruction: 0xff0ef1f7 │ │ │ │ - eorseq r0, r3, r8, lsr r7 │ │ │ │ + mcr2 1, 6, pc, cr14, cr7, {7} @ │ │ │ │ + ldrhteq r0, [r3], -r8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebdff4c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x469c0ff8 │ │ │ │ teqlt r3, #142336 @ 0x22c00 │ │ │ │ bl 0xa308c │ │ │ │ stccs 14, cr0, [r1], {3} │ │ │ │ @@ -123572,21 +123572,21 @@ │ │ │ │ strmi r5, [ip, #2244] @ 0x8c4 │ │ │ │ adcmi fp, r2, #8, 30 │ │ │ │ strdpl sp, [r2], #3 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ vmla.f32 d27, d13, d0 │ │ │ │ - vaddw.s8 , q0, d0 │ │ │ │ + vaddw.s8 q9, q8, d0 │ │ │ │ vrhadd.s8 d16, d13, d29 │ │ │ │ - vaddl.s8 q10, d0, d20 │ │ │ │ + vaddl.s8 , d16, d20 │ │ │ │ blmi 0x108e6c │ │ │ │ @ instruction: 0xf1f72242 │ │ │ │ - svclt 0x0000fecf │ │ │ │ - eorseq r0, r3, r4, asr r7 │ │ │ │ + svclt 0x0000fe8f │ │ │ │ + ldrsbteq r0, [r3], -r4 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfebdffcc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x469c0ff0 │ │ │ │ blcs 0xa3c04 │ │ │ │ @ instruction: 0xf8d1d03e │ │ │ │ stmiane r4, {r2, r3, sp, lr, pc}^ │ │ │ │ @@ -123616,21 +123616,21 @@ │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldcllt 12, cr0, [r0, #-0] │ │ │ │ strle r0, [r4, #-174] @ 0xffffff52 │ │ │ │ strle r0, [r2, #-429] @ 0xfffffe53 │ │ │ │ svceq 0x0001f1be │ │ │ │ pkhtbeq sp, r9, sl, asr #1 │ │ │ │ ubfx sp, r8, #9, #14 │ │ │ │ - tstpcc r0, sp, asr #4 @ p-variant is OBSOLETE │ │ │ │ + orrcs pc, r0, sp, asr #4 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - eormi pc, r4, sp, asr #4 │ │ │ │ + adccc pc, r4, sp, asr #4 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ subcs r4, r2, #1024 @ 0x400 │ │ │ │ - mrc2 1, 3, pc, cr6, cr7, {7} │ │ │ │ - eorseq r0, r3, r4, asr r7 │ │ │ │ + mrc2 1, 1, pc, cr6, cr7, {7} │ │ │ │ + ldrsbteq r0, [r3], -r4 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebe007c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf5000ff8 │ │ │ │ @ instruction: 0xf10c3c99 │ │ │ │ @ instruction: 0xf85c0ce0 │ │ │ │ @ instruction: 0xf01ccc08 │ │ │ │ @@ -123671,24 +123671,24 @@ │ │ │ │ tstle r6, r0, ror #30 │ │ │ │ stmdbcs r6, {r0, r3, r9, fp, ip, sp, lr} │ │ │ │ @ instruction: 0xf423bf18 │ │ │ │ tstle r0, lr, ror r3 │ │ │ │ teqpvs r2, #587202560 @ p-variant is OBSOLETE @ 0x23000000 │ │ │ │ svceq 0x0000f1bc │ │ │ │ vrhadd.s8 d29, d13, d14 │ │ │ │ - vaddw.s8 , q0, d0 │ │ │ │ + vaddw.s8 q9, q8, d0 │ │ │ │ vrhadd.s8 d16, d13, d29 │ │ │ │ - vaddl.s8 q10, d0, d20 │ │ │ │ + vaddl.s8 , d16, d20 │ │ │ │ blmi 0x1c8ff8 │ │ │ │ @ instruction: 0xf1f72242 │ │ │ │ - @ instruction: 0xf1bcfe09 │ │ │ │ + @ instruction: 0xf1bcfdc9 │ │ │ │ rscsle r0, r0, r0, lsl #30 │ │ │ │ vmlaeq.f64 d14, d12, d0 │ │ │ │ svclt 0x0000e7b9 │ │ │ │ - eorseq r0, r3, r4, asr r7 │ │ │ │ + ldrsbteq r0, [r3], -r4 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebe0164 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf5000ff8 │ │ │ │ pkhbtmi r3, lr, r9, lsl #25 │ │ │ │ stcleq 1, cr15, [r0], #48 @ 0x30 │ │ │ │ @ instruction: 0xf85c6b89 │ │ │ │ @@ -123719,21 +123719,21 @@ │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ subpl fp, r2, r0, lsl sp │ │ │ │ andcc pc, r4, ip, asr #17 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ vmla.f32 d27, d13, d0 │ │ │ │ - vaddw.s8 , q0, d0 │ │ │ │ + vaddw.s8 q9, q8, d0 │ │ │ │ vrhadd.s8 d16, d13, d29 │ │ │ │ - vaddl.s8 q10, d0, d20 │ │ │ │ + vaddl.s8 , d16, d20 │ │ │ │ blmi 0x1090b8 │ │ │ │ @ instruction: 0xf1f7224f │ │ │ │ - svclt 0x0000fda9 │ │ │ │ - eorseq r0, r3, r8, lsr r7 │ │ │ │ + svclt 0x0000fd69 │ │ │ │ + ldrhteq r0, [r3], -r8 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ @ instruction: 0xe010f8d1 │ │ │ │ svceq 0x0010f01e │ │ │ │ stclvs 1, cr13, [ip, #-84] @ 0xffffffac │ │ │ │ @@ -123748,21 +123748,21 @@ │ │ │ │ @ instruction: 0xf01ed002 │ │ │ │ andle r0, r0, r0, lsr #30 │ │ │ │ andcs r6, r0, pc, asr #32 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ vand q12, , q8 │ │ │ │ - vaddw.s8 , q0, d0 │ │ │ │ + vaddw.s8 q9, q8, d0 │ │ │ │ vrhadd.s8 d16, d13, d29 │ │ │ │ - vaddl.s8 q10, d0, d20 │ │ │ │ + vaddl.s8 , d16, d20 │ │ │ │ blmi 0x10912c │ │ │ │ @ instruction: 0xf1f7224f │ │ │ │ - svclt 0x0000fd6f │ │ │ │ - eorseq r0, r3, r8, lsr r7 │ │ │ │ + svclt 0x0000fd2f │ │ │ │ + ldrhteq r0, [r3], -r8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfebe028c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ blvs 0xfe34d074 │ │ │ │ stmiavs sl, {r0, r1, r3, r4, r5, r7, r8, ip, sp, pc}^ │ │ │ │ @ instruction: 0x0c03eb00 │ │ │ │ andle r2, sl, r1, lsl #20 │ │ │ │ @@ -123772,21 +123772,21 @@ │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ stmiapl r0, {r3, r8, sl, fp, ip, sp, pc}^ │ │ │ │ ldrdne pc, [r4], -ip │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ vadd.f32 d27, d13, d8 │ │ │ │ - vaddw.s8 , q0, d0 │ │ │ │ + vaddw.s8 q9, q8, d0 │ │ │ │ vrhadd.s8 d16, d13, d29 │ │ │ │ - vaddl.s8 q10, d0, d20 │ │ │ │ + vaddl.s8 , d16, d20 │ │ │ │ blmi 0x10918c │ │ │ │ @ instruction: 0xf1f72242 │ │ │ │ - svclt 0x0000fd3f │ │ │ │ - eorseq r0, r3, r4, asr r7 │ │ │ │ + svclt 0x0000fcff │ │ │ │ + ldrsbteq r0, [r3], -r4 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfebe02ec │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmiavs sp, {r3, r5, r6, r7, r8, r9, sl, fp}^ │ │ │ │ addlt r4, r2, lr, lsl r6 │ │ │ │ strmi r4, [fp], -r4, lsl #12 │ │ │ │ andle r2, r2, r1, lsl #26 │ │ │ │ @@ -123804,21 +123804,21 @@ │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ smlalbblt r6, r3, fp, fp │ │ │ │ andlt r5, r2, r2, asr #1 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ vmla.f32 , , q8 │ │ │ │ - vaddw.s8 , q0, d0 │ │ │ │ + vaddw.s8 q9, q8, d0 │ │ │ │ vrhadd.s8 d16, d13, d29 │ │ │ │ - vaddl.s8 q10, d0, d20 │ │ │ │ + vaddl.s8 , d16, d20 │ │ │ │ blmi 0x10920c │ │ │ │ @ instruction: 0xf1f7224f │ │ │ │ - svclt 0x0000fcff │ │ │ │ - eorseq r0, r3, r8, lsr r7 │ │ │ │ + svclt 0x0000fcbf │ │ │ │ + ldrhteq r0, [r3], -r8 │ │ │ │ @ instruction: 0xf012690a │ │ │ │ @ instruction: 0xd1280f10 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebe0374 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8d10ff8 │ │ │ │ @ instruction: 0xf1bee050 │ │ │ │ @@ -123837,21 +123837,21 @@ │ │ │ │ ldrdne pc, [r4], -lr │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ ldmib r1, {r4, r8, sl, fp, ip, sp, pc}^ │ │ │ │ andcs r0, r0, #12, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ - tstpcc r0, sp, asr #4 @ p-variant is OBSOLETE │ │ │ │ + orrcs pc, r0, sp, asr #4 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - eormi pc, r4, sp, asr #4 │ │ │ │ + adccc pc, r4, sp, asr #4 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ subcs r4, r2, #1024 @ 0x400 │ │ │ │ - ldc2 1, cr15, [ip], #988 @ 0x3dc │ │ │ │ - eorseq r0, r3, r4, asr r7 │ │ │ │ + ldc2l 1, cr15, [ip], #-988 @ 0xfffffc24 │ │ │ │ + ldrsbteq r0, [r3], -r4 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ ldrtcc pc, [r0], r0, lsl #10 @ │ │ │ │ @ instruction: 0xf8d6b085 │ │ │ │ blcs 0x955f4 │ │ │ │ @@ -123886,15 +123886,15 @@ │ │ │ │ andle r5, r8, r0, lsl #3 │ │ │ │ cmnpeq r0, #50331648 @ p-variant is OBSOLETE @ 0x3000000 │ │ │ │ svcne 0x0040f5b3 │ │ │ │ @ instruction: 0xf441bf08 │ │ │ │ @ instruction: 0xf0414100 │ │ │ │ @ instruction: 0xf8d65100 │ │ │ │ @ instruction: 0xf1a600f0 │ │ │ │ - strmi pc, [r5], -r1, lsr #24 │ │ │ │ + strmi pc, [r5], -r5, ror #23 │ │ │ │ stmdbvs r3, {r5, r8, r9, ip, sp, pc} │ │ │ │ ldrble r0, [r8], #1371 @ 0x55b │ │ │ │ ldrbmi r4, [r8], -r1, lsl #12 │ │ │ │ @ instruction: 0xff60f7ff │ │ │ │ strmi r4, [r9], r2, lsl #13 │ │ │ │ svceq 0x0000f1b8 │ │ │ │ @ instruction: 0xf8d6d1b6 │ │ │ │ @@ -123959,15 +123959,15 @@ │ │ │ │ @ instruction: 0xf441bf08 │ │ │ │ @ instruction: 0xf0414100 │ │ │ │ @ instruction: 0xf8d65100 │ │ │ │ @ instruction: 0xf8d630f8 │ │ │ │ ldmne sp, {r4, r5, r6, r7} │ │ │ │ andge pc, r2, r3, asr r8 @ │ │ │ │ ldrdls pc, [r4], -r5 │ │ │ │ - blx 0xfe445a52 │ │ │ │ + blx 0x1545a52 │ │ │ │ @ instruction: 0x46054652 │ │ │ │ strbmi r4, [fp], -r1, lsl #12 │ │ │ │ stccs 6, cr4, [r0, #-352] @ 0xfffffea0 │ │ │ │ @ instruction: 0xf8d6d1be │ │ │ │ strcc r3, [r1], #-252 @ 0xffffff04 │ │ │ │ adcmi r4, r3, #168, 12 @ 0xa800000 │ │ │ │ strbmi sp, [r0], -lr, asr #25 │ │ │ │ @@ -123982,66 +123982,66 @@ │ │ │ │ ldrtcc pc, [r0], #1280 @ 0x500 @ │ │ │ │ strmi r4, [r6], -r2, lsl #12 │ │ │ │ @ instruction: 0xf6462700 │ │ │ │ vsra.s64 q8, , #64 │ │ │ │ @ instruction: 0xf8d40108 │ │ │ │ @ instruction: 0xf8c400f0 │ │ │ │ @ instruction: 0xf1a770fc │ │ │ │ - @ instruction: 0xf8d4f8f3 │ │ │ │ + @ instruction: 0xf8d4f8b7 │ │ │ │ orrslt r5, sp, #252 @ 0xfc │ │ │ │ strtmi r2, [r8], -r8, lsl #2 │ │ │ │ - ldc2 1, cr15, [r2], {177} @ 0xb1 │ │ │ │ + blx 0xff645ae6 │ │ │ │ @ instruction: 0xf8c42108 │ │ │ │ @ instruction: 0x462800f4 │ │ │ │ - stc2 1, cr15, [ip], {177} @ 0xb1 │ │ │ │ + blx 0xff4c5af2 │ │ │ │ @ instruction: 0xf8c42108 │ │ │ │ @ instruction: 0x462800f8 │ │ │ │ - stc2 1, cr15, [r6], {177} @ 0xb1 │ │ │ │ + blx 0xff345afe │ │ │ │ @ instruction: 0xf8c42108 │ │ │ │ strtmi r0, [r8], -r0, lsl #2 │ │ │ │ - stc2 1, cr15, [r0], {177} @ 0xb1 │ │ │ │ + blx 0xff1c5b0a │ │ │ │ @ instruction: 0xf8c44632 │ │ │ │ @ instruction: 0xf6450104 │ │ │ │ vsra.s64 d16, d21, #64 │ │ │ │ @ instruction: 0xf8d40108 │ │ │ │ @ instruction: 0xf8c400f0 │ │ │ │ @ instruction: 0xf8c45108 │ │ │ │ @ instruction: 0xf1a770fc │ │ │ │ - @ instruction: 0xf8d4f8cb │ │ │ │ + @ instruction: 0xf8d4f88f │ │ │ │ adcmi r1, r9, #252 @ 0xfc │ │ │ │ @ instruction: 0xf8d4d12a │ │ │ │ @ instruction: 0xf64500f4 │ │ │ │ vsubw.s8 q8, q8, d1 │ │ │ │ andcs r0, r8, #8, 6 @ 0x20000000 │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ - bllt 0xff845c70 │ │ │ │ + bllt 0xfe845c70 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ stmib r4, {r1, r4, r5, r9, sl, lr}^ │ │ │ │ stmib r4, {r6, r8}^ │ │ │ │ @ instruction: 0xf645553d │ │ │ │ vsra.s64 d16, d21, #64 │ │ │ │ @ instruction: 0xf8d40108 │ │ │ │ @ instruction: 0xf8c400f0 │ │ │ │ @ instruction: 0xf8c45108 │ │ │ │ @ instruction: 0xf1a750fc │ │ │ │ - @ instruction: 0xf8d4f8a9 │ │ │ │ + @ instruction: 0xf8d4f86d │ │ │ │ stmdblt fp, {r2, r3, r4, r5, r6, r7, ip, sp}^ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ - tstpcc r0, sp, asr #4 @ p-variant is OBSOLETE │ │ │ │ + orrcs pc, r0, sp, asr #4 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - addmi pc, r4, sp, asr #4 │ │ │ │ + andmi pc, r4, sp, asr #4 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ @ instruction: 0xf44f4b02 │ │ │ │ @ instruction: 0xf1f7728e │ │ │ │ - svclt 0x0000fb41 │ │ │ │ - mlaseq r3, ip, r7, r0 │ │ │ │ + svclt 0x0000fb01 │ │ │ │ + eorseq r0, r3, ip, lsl r7 │ │ │ │ @ instruction: 0x3150f890 │ │ │ │ @ instruction: 0xf890b12b │ │ │ │ vmla.f q8, q0, d2[2] │ │ │ │ movwcs r1, #128 @ 0x80 │ │ │ │ @ instruction: 0xf8904770 │ │ │ │ vmla.f q8, q0, d2[6] │ │ │ │ movwcs r1, #128 @ 0x80 │ │ │ │ @@ -124052,22 +124052,22 @@ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ strlt r4, [r8, #-1904] @ 0xfffff890 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00f8f8cc │ │ │ │ - tstpcc r0, sp, asr #4 @ p-variant is OBSOLETE │ │ │ │ + orrcs pc, r0, sp, asr #4 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - adcmi pc, r8, sp, asr #4 │ │ │ │ + eormi pc, r8, sp, asr #4 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ @ instruction: 0xf6404b02 │ │ │ │ @ instruction: 0xf1f77233 │ │ │ │ - svclt 0x0000fb0d │ │ │ │ - ldrhteq r0, [r3], -r0 │ │ │ │ + svclt 0x0000facd │ │ │ │ + eorseq r0, r3, r0, lsr r7 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ svclt 0x00004770 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ svclt 0x00004770 │ │ │ │ ldrbmi r2, [r0, -r0]! │ │ │ │ orrscc pc, r8, #0, 10 │ │ │ │ strne pc, [r0, #-2259]! @ 0xfffff72d │ │ │ │ @@ -124127,22 +124127,22 @@ │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ orrscc pc, r9, #0, 10 │ │ │ │ subpl pc, r5, #0, 10 │ │ │ │ cdppl 5, 0, cr15, cr0, cr0, {5} │ │ │ │ @ instruction: 0xf8d33220 │ │ │ │ ldr ip, [fp, r8, lsr #10]! │ │ │ │ - tstpcc r0, sp, asr #4 @ p-variant is OBSOLETE │ │ │ │ + orrcs pc, r0, sp, asr #4 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - sbccc pc, ip, r5, asr #4 │ │ │ │ + subcc pc, ip, r5, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ vqdmulh.s d20, d1, d2 │ │ │ │ @ instruction: 0xf1f722b8 │ │ │ │ - svclt 0x0000fa77 │ │ │ │ - eorseq r0, r3, ip, asr #15 │ │ │ │ + svclt 0x0000fa37 │ │ │ │ + eorseq r0, r3, ip, asr #14 │ │ │ │ subcs pc, r0, #144, 16 @ 0x900000 │ │ │ │ andeq pc, r1, #2 │ │ │ │ svclt 0x0094f7ff │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfebe0888 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldmib r0, {r4, r5, r6, r7, r8, r9, sl, fp}^ │ │ │ │ @@ -124167,27 +124167,27 @@ │ │ │ │ ldcllt 12, cr0, [r0, #-0] │ │ │ │ pop {r3, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf0054070 │ │ │ │ @ instruction: 0xf505bbc5 │ │ │ │ subcs r5, r0, #72 @ 0x48 │ │ │ │ andeq pc, r1, #192, 4 │ │ │ │ andscc r2, r0, r0, lsl #2 │ │ │ │ - svc 0x00eef21a │ │ │ │ + svc 0x00aef21a │ │ │ │ msrpl CPSR_sc, #76546048 @ 0x4900000 │ │ │ │ orrscs pc, r7, #192, 4 │ │ │ │ blcs 0xa7770 │ │ │ │ strb sp, [r9, r3, ror #1]! │ │ │ │ andpl pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ @ instruction: 0xf5002100 │ │ │ │ vqadd.s16 q3, q5, q7 │ │ │ │ - @ instruction: 0xf505efe0 │ │ │ │ + @ instruction: 0xf505efa0 │ │ │ │ vst4.8 {d21-d24}, [pc :256], r7 │ │ │ │ tstcs r0, r8, lsl #4 │ │ │ │ vhadd.s16 d3, d10, d16 │ │ │ │ - @ instruction: 0x219fefd8 │ │ │ │ + @ instruction: 0x219fef98 │ │ │ │ smlabteq r0, r0, r6, pc @ │ │ │ │ @ instruction: 0xf0044628 │ │ │ │ b 0x247b48 │ │ │ │ ldreq r0, [r3, r4, lsl #4] │ │ │ │ ldrb sp, [r4, r3, asr #11] │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfebe0944 │ │ │ │ @@ -124226,15 +124226,15 @@ │ │ │ │ @ instruction: 0xf1b92260 │ │ │ │ movwls r0, #53247 @ 0xcfff │ │ │ │ ldmdbvc r3!, {r1, r2, r3, fp, sp, pc} │ │ │ │ svclt 0x000b9304 │ │ │ │ strbmi r4, [fp], -ip, lsl #12 │ │ │ │ strbmi r2, [ip], -r7, lsl #6 │ │ │ │ vcgt.s16 d9, d10, d6 │ │ │ │ - ldmib r6, {r1, r3, r4, r5, r6, r8, r9, sl, fp, sp, lr, pc}^ │ │ │ │ + ldmib r6, {r1, r3, r4, r5, r8, r9, sl, fp, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf0051503 │ │ │ │ cmnlt r9, r0, lsr #32 │ │ │ │ @ instruction: 0xf0402800 │ │ │ │ stmdbcs r1, {r2, r3, r5, r6, r7, r8, pc} │ │ │ │ rschi pc, r2, r0 │ │ │ │ @ instruction: 0xf0402902 │ │ │ │ blls 0x1a9e64 │ │ │ │ @@ -124349,27 +124349,27 @@ │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ blcs 0xb05d0 │ │ │ │ sbcshi pc, ip, r0, asr #32 │ │ │ │ vmax.f32 d2, d0, d7 │ │ │ │ vhadd.s8 d24, d16, d24 │ │ │ │ - vsubw.s8 q11, q8, d16 │ │ │ │ + vsubw.s8 q11, q0, d16 │ │ │ │ bl 0x14a6a0 │ │ │ │ ldmdbvs r2!, {r0, r1, r2, r7, r8, r9, sl}^ │ │ │ │ ldrsbne pc, [r0, #-135]! @ 0xffffff79 @ │ │ │ │ tsteq r1, r2, lsr sl │ │ │ │ svcge 0x0040f43f │ │ │ │ - tstpcc r0, sp, asr #4 @ p-variant is OBSOLETE │ │ │ │ + orrcs pc, r0, sp, asr #4 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - adcpl pc, r0, sp, asr #4 │ │ │ │ + eorpl pc, r0, sp, asr #4 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ movvc pc, #12582912 @ 0xc00000 │ │ │ │ sbcsvs pc, r2, #68157440 @ 0x4100000 │ │ │ │ - @ instruction: 0xf8aef1f7 │ │ │ │ + @ instruction: 0xf86ef1f7 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ strble r0, [lr], #-1623 @ 0xfffff9a9 │ │ │ │ lslscc pc, r8, #10 @ │ │ │ │ @ instruction: 0xf8513190 │ │ │ │ addeq r1, r8, r8, lsl #24 │ │ │ │ svcge 0x0047f57f │ │ │ │ @ instruction: 0xf43f2a00 │ │ │ │ @@ -124399,33 +124399,33 @@ │ │ │ │ eorcs lr, r2, #3358720 @ 0x334000 │ │ │ │ andsls r9, lr, #36, 4 @ 0x40000002 │ │ │ │ tsteq ip, sp, asr #19 │ │ │ │ @ instruction: 0x4629e716 │ │ │ │ @ instruction: 0xf7fc4640 │ │ │ │ smlsld pc, r2, pc, lr @ │ │ │ │ vhadd.s8 d18, d13, d0 │ │ │ │ - vaddw.s8 , q0, d0 │ │ │ │ + vaddw.s8 q9, q8, d0 │ │ │ │ blmi 0x1849f50 │ │ │ │ @ instruction: 0xf6419000 │ │ │ │ @ instruction: 0xf1bf7247 │ │ │ │ - blvs 0xfed09064 │ │ │ │ + blvs 0xfed08f74 │ │ │ │ @ instruction: 0xf47f2900 │ │ │ │ blvs 0xffcf5680 │ │ │ │ @ instruction: 0xf43f2900 │ │ │ │ ldcvs 14, cr10, [r1], #-944 @ 0xfffffc50 │ │ │ │ @ instruction: 0xf43f2900 │ │ │ │ strbt sl, [sl], r8, ror #29 │ │ │ │ @ instruction: 0xf67f2a01 │ │ │ │ vceq.f32 q13, , q7 │ │ │ │ - vaddw.s8 , q0, d0 │ │ │ │ + vaddw.s8 q9, q8, d0 │ │ │ │ vrhadd.s8 d16, d13, d29 │ │ │ │ - vmov.i32 , #12 @ 0x0000000c │ │ │ │ + vshr.s64 q10, q6, #64 │ │ │ │ blmi 0x14c9b8c │ │ │ │ addsvs pc, pc, #68157440 @ 0x4100000 │ │ │ │ - @ instruction: 0xf83ef1f7 │ │ │ │ + @ instruction: 0xfffef1f6 │ │ │ │ adcscc pc, r0, #8, 10 @ 0x2000000 │ │ │ │ ldrdeq pc, [r8], r2 │ │ │ │ vsubl.s8 q9, d16, d0 │ │ │ │ andsmi r1, r0, r0, lsl #4 │ │ │ │ andeq pc, lr, #-1073741784 @ 0xc0000028 │ │ │ │ svcvc 0x0080f1b0 │ │ │ │ mcrge 4, 5, pc, cr4, cr15, {3} @ │ │ │ │ @@ -124433,79 +124433,79 @@ │ │ │ │ strb sl, [r0, r1, ror #30]! │ │ │ │ @ instruction: 0xf53f0653 │ │ │ │ @ instruction: 0xf508aec6 │ │ │ │ @ instruction: 0x319031b0 │ │ │ │ stcne 8, cr15, [r8], {81} @ 0x51 │ │ │ │ strle r0, [r2], #139 @ 0x8b │ │ │ │ andcs lr, r0, ip, asr #13 │ │ │ │ - tstpcc r0, sp, asr #4 @ p-variant is OBSOLETE │ │ │ │ + orrcs pc, r0, sp, asr #4 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ andls r4, r0, ip, lsr fp │ │ │ │ sbcvs pc, pc, #68157440 @ 0x4100000 │ │ │ │ - stc2 1, cr15, [sl, #-764]! @ 0xfffffd04 │ │ │ │ - tstpcc r0, sp, asr #4 @ p-variant is OBSOLETE │ │ │ │ + stc2l 1, cr15, [lr], #764 @ 0x2fc │ │ │ │ + orrcs pc, r0, sp, asr #4 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ @ instruction: 0xf6414b37 │ │ │ │ andls r6, r0, r8, lsr #5 │ │ │ │ - stc2 1, cr15, [r0, #-764]! @ 0xfffffd04 │ │ │ │ - @ instruction: 0xf958f22c │ │ │ │ - tstpcc r0, sp, asr #4 @ p-variant is OBSOLETE │ │ │ │ + stc2l 1, cr15, [r4], #764 @ 0x2fc │ │ │ │ + @ instruction: 0xf918f22c │ │ │ │ + orrcs pc, r0, sp, asr #4 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - rsbvs pc, ip, sp, asr #4 │ │ │ │ + rscpl pc, ip, sp, asr #4 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ @ instruction: 0xf6414b30 │ │ │ │ @ instruction: 0xf1f662f8 │ │ │ │ - vrecps.f32 , , │ │ │ │ - vaddw.s8 , q0, d0 │ │ │ │ + vrecps.f32 d31, d29, d29 │ │ │ │ + vaddw.s8 q9, q8, d0 │ │ │ │ vrhadd.s8 d16, d13, d29 │ │ │ │ - vaddl.s8 , d0, d28 │ │ │ │ + vaddl.s8 q10, d16, d28 │ │ │ │ blmi 0xb09c28 │ │ │ │ addvs pc, r7, #68157440 @ 0x4100000 │ │ │ │ - @ instruction: 0xfff0f1f6 │ │ │ │ - tstpcc r0, sp, asr #4 @ p-variant is OBSOLETE │ │ │ │ + @ instruction: 0xffb0f1f6 │ │ │ │ + orrcs pc, r0, sp, asr #4 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - addspl pc, r8, sp, asr #4 │ │ │ │ + andspl pc, r8, sp, asr #4 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ @ instruction: 0xf6414b23 │ │ │ │ @ instruction: 0xf1f662a5 │ │ │ │ - vmax.f32 , , │ │ │ │ - vaddw.s8 , q0, d0 │ │ │ │ + vmax.f32 d31, d29, d19 │ │ │ │ + vaddw.s8 q9, q8, d0 │ │ │ │ vrhadd.s8 d16, d13, d29 │ │ │ │ - vmvn.i32 , #4 @ 0x00000004 │ │ │ │ + vshr.s64 q10, q10, #64 │ │ │ │ blmi 0x7c9c5c │ │ │ │ adcvs pc, r1, #68157440 @ 0x4100000 │ │ │ │ - @ instruction: 0xffd6f1f6 │ │ │ │ - tstpcc r0, sp, asr #4 @ p-variant is OBSOLETE │ │ │ │ + @ instruction: 0xff96f1f6 │ │ │ │ + orrcs pc, r0, sp, asr #4 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - rscsmi pc, r8, sp, asr #4 │ │ │ │ + rsbsmi pc, r8, sp, asr #4 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ @ instruction: 0xf6414b16 │ │ │ │ @ instruction: 0xf1f66285 │ │ │ │ - vmax.f32 , , │ │ │ │ - vaddw.s8 , q0, d0 │ │ │ │ + vmax.f32 d31, d29, d9 │ │ │ │ + vaddw.s8 q9, q8, d0 │ │ │ │ vrhadd.s8 d16, d13, d29 │ │ │ │ - vshr.s64 d20, d28, #64 │ │ │ │ + vmvn.i32 d20, #12 @ 0x0000000c │ │ │ │ blmi 0x489c90 │ │ │ │ addvs pc, r3, #68157440 @ 0x4100000 │ │ │ │ - @ instruction: 0xffbcf1f6 │ │ │ │ - tstpcc r0, sp, asr #4 @ p-variant is OBSOLETE │ │ │ │ + @ instruction: 0xff7cf1f6 │ │ │ │ + orrcs pc, r0, sp, asr #4 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - adcspl pc, ip, sp, asr #4 │ │ │ │ + eorspl pc, ip, sp, asr #4 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ @ instruction: 0xf6414b09 │ │ │ │ @ instruction: 0xf1f662db │ │ │ │ - vmax.f32 d31, d29, d31 │ │ │ │ - vaddw.s8 , q0, d0 │ │ │ │ + vmax.f32 , , │ │ │ │ + vaddw.s8 q9, q8, d0 │ │ │ │ vrhadd.s8 d16, d13, d29 │ │ │ │ - vmov.i32 d22, #4 @ 0x00000004 │ │ │ │ + vshr.s64 d21, d4, #64 │ │ │ │ blmi 0x149cc4 │ │ │ │ rscspl pc, r7, #1325400064 @ 0x4f000000 │ │ │ │ - @ instruction: 0xffa2f1f6 │ │ │ │ - ldrshteq r0, [r3], -r8 │ │ │ │ - eorseq r0, r3, r0, ror #15 │ │ │ │ + @ instruction: 0xff62f1f6 │ │ │ │ + eorseq r0, r3, r8, ror r7 │ │ │ │ + eorseq r0, r3, r0, ror #14 │ │ │ │ ldrblt fp, [r8, #474]! @ 0x1da │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ ldrmi r2, [r6], -r0, lsl #10 │ │ │ │ strmi r4, [ip], -r7, lsl #12 │ │ │ │ ldrtmi r4, [r8], -r1, lsr #12 │ │ │ │ @@ -124537,44 +124537,44 @@ │ │ │ │ strtmi sp, [fp], -r3, rrx │ │ │ │ strbmi r9, [sp], -r0, lsl #24 │ │ │ │ stmdaeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ bleq 0xfeb45dec │ │ │ │ bllt 0xbdb718 │ │ │ │ ldrdne pc, [r0], -sl │ │ │ │ vadd.i16 d6, d10, d16 │ │ │ │ - stmdacs r0, {r0, r1, r3, r4, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r1, r3, r4, r6, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf108d03a │ │ │ │ strbtcc r0, [r0], #-2049 @ 0xfffff7ff │ │ │ │ ldmle r2!, {r0, r6, r7, r8, sl, lr}^ │ │ │ │ strtmi r4, [r9], fp, asr #12 │ │ │ │ @ instruction: 0xf1b9461d │ │ │ │ andle r0, r2, r0, lsl #30 │ │ │ │ @ instruction: 0xf1b44648 │ │ │ │ - blls 0x1095b4 │ │ │ │ + blls 0x1094c4 │ │ │ │ @ instruction: 0xf10a3701 │ │ │ │ adcsmi r0, fp, #24, 20 @ 0x18000 │ │ │ │ ldrdlt sp, [r3], -r4 │ │ │ │ blhi 0x144fe4 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svchi 0x00f0e8bd │ │ │ │ strtmi r6, [r8], -r1, lsr #16 │ │ │ │ - mrc2 1, 5, pc, cr10, cr4, {5} │ │ │ │ + mrc2 1, 3, pc, cr14, cr4, {5} │ │ │ │ sbcsle r2, r3, r0, lsl #16 │ │ │ │ stmdaeq r1, {r3, r8, ip, sp, lr, pc} │ │ │ │ blvs 0x1c4424 │ │ │ │ stc 5, cr4, [r4, #772] @ 0x304 │ │ │ │ ldmible r7, {r2, r3, r8, r9, fp, pc}^ │ │ │ │ svcne 0x0060f854 │ │ │ │ @ instruction: 0xf1b44628 │ │ │ │ - stmdacs r0, {r0, r1, r3, r5, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r1, r2, r3, r5, r6, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf8dad1f0 │ │ │ │ stmdavs r0!, {ip} │ │ │ │ - stc2l 2, cr15, [r0, #104]! @ 0x68 │ │ │ │ + stc2 2, cr15, [r0, #104]! @ 0x68 │ │ │ │ bicle r2, r4, r0, lsl #16 │ │ │ │ @ instruction: 0x6126464b │ │ │ │ ldrmi r4, [sp], -r9, lsr #13 │ │ │ │ cmnvs r3, sl, lsr #7 │ │ │ │ movwcs lr, #51668 @ 0xc9d4 │ │ │ │ ldrdne pc, [r8], -sl │ │ │ │ @ instruction: 0xf8da400a │ │ │ │ @@ -124590,23 +124590,23 @@ │ │ │ │ mulscc ip, sl, r8 │ │ │ │ @ instruction: 0xf10ab9b3 │ │ │ │ adcsmi r0, sl, #48, 20 @ 0x30000 │ │ │ │ @ instruction: 0xf89ad0b3 │ │ │ │ blcs 0x95d98 │ │ │ │ @ instruction: 0xf8dad0f0 │ │ │ │ @ instruction: 0xf1b40000 │ │ │ │ - pkhbtmi pc, r1, r1, lsl #25 @ │ │ │ │ + pkhtbmi pc, r1, r5, asr #24 @ │ │ │ │ orrle r2, r4, r0, lsl #26 │ │ │ │ mulcs r0, fp, r7 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ @ instruction: 0x0018f8da │ │ │ │ @ instruction: 0xf1b44627 │ │ │ │ - @ instruction: 0xf10afc81 │ │ │ │ + @ instruction: 0xf10afc45 │ │ │ │ pkhbtmi r0, r1, r8, lsl #20 │ │ │ │ svclt 0x0000e78b │ │ │ │ ... │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 0x145284 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ @@ -124655,20 +124655,20 @@ │ │ │ │ @ instruction: 0xf1400719 │ │ │ │ ldclmi 4, cr8, [r2], #-380 @ 0xfffffe84 │ │ │ │ bcc 0xfecc72b4 │ │ │ │ strtvs pc, [r9], sp, lsl #10 │ │ │ │ tstcs r0, ip, asr r2 │ │ │ │ eorpl pc, r4, sp, lsl #4 │ │ │ │ strvs pc, [r4, #1284] @ 0x504 │ │ │ │ - ldc 2, cr15, [ip], {26} │ │ │ │ + bl 0xff7c6704 │ │ │ │ @ instruction: 0xf88d2301 │ │ │ │ vrshl.s8 d19, d25, d0 │ │ │ │ @ instruction: 0xf8ad1303 │ │ │ │ vrshl.s8 d19, d23, d13 │ │ │ │ - vqdmlal.s , d0, d0[3] │ │ │ │ + vqdmlal.s q11, d16, d0[3] │ │ │ │ @ instruction: 0xf8cd032d │ │ │ │ @ instruction: 0xf50d3520 │ │ │ │ ldmib sl, {r2, r5, r7, r8, sp, lr}^ │ │ │ │ stmib r6, {r1, r3, r5, r6, r7, r8, r9, sp}^ │ │ │ │ ldrbmi r2, [r8], -r2, lsl #6 │ │ │ │ msrcs CPSR_sc, #73400320 @ 0x4600000 │ │ │ │ movweq pc, #33472 @ 0x82c0 @ │ │ │ │ @@ -124726,18 +124726,18 @@ │ │ │ │ @ instruction: 0xf50b86e7 │ │ │ │ @ instruction: 0xf50d33b0 │ │ │ │ @ instruction: 0xf8d366a9 │ │ │ │ strteq r4, [r5], #-136 @ 0xffffff78 │ │ │ │ subscs sp, r9, #205520896 @ 0xc400000 │ │ │ │ @ instruction: 0xf1a62100 │ │ │ │ vhadd.s16 d0, d10, d17 │ │ │ │ - eoreq lr, r4, #144, 22 @ 0x24000 │ │ │ │ + eoreq lr, r4, #80, 22 @ 0x14000 │ │ │ │ addsvs pc, r9, pc, asr #8 │ │ │ │ @ instruction: 0x61a4f50d │ │ │ │ - msrcc SPSR_s, #80740352 @ 0x4d00000 │ │ │ │ + mvncs pc, #80740352 @ 0x4d00000 │ │ │ │ msreq CPSR_fsc, #192, 4 │ │ │ │ stccc 8, cr15, [r8], #-280 @ 0xfffffee8 │ │ │ │ movwvc pc, #62016 @ 0xf240 @ │ │ │ │ stccc 8, cr15, [r4], #-152 @ 0xffffff68 │ │ │ │ movweq pc, #16463 @ 0x404f @ │ │ │ │ stccc 8, cr15, [r2], #-24 @ 0xffffffe8 │ │ │ │ mvnseq pc, #79 @ 0x4f │ │ │ │ @@ -124746,15 +124746,15 @@ │ │ │ │ movweq lr, #22982 @ 0x59c6 │ │ │ │ @ instruction: 0xf6484658 │ │ │ │ vorr.i32 , #2304 @ 0x00000900 │ │ │ │ rsbsvs r0, r3, #8, 6 @ 0x20000000 │ │ │ │ @ instruction: 0xf44fbf44 │ │ │ │ @ instruction: 0xf8464301 │ │ │ │ vfma.f32 d19, d14, d8 │ │ │ │ - @ instruction: 0xf50bf915 │ │ │ │ + @ instruction: 0xf50bf8d3 │ │ │ │ @ instruction: 0xf8d333b0 │ │ │ │ @ instruction: 0x03224088 │ │ │ │ ldrhi pc, [ip], r1, lsl #2 │ │ │ │ setend be │ │ │ │ adceq r8, r7, #149946368 @ 0x8f00000 │ │ │ │ ldrbthi pc, [ip], -r1, lsl #2 @ │ │ │ │ @ instruction: 0xf10105e5 │ │ │ │ @@ -124762,23 +124762,23 @@ │ │ │ │ strthi pc, [r6], -r1, lsl #2 │ │ │ │ setend be │ │ │ │ eoreq r8, r2, #26214400 @ 0x1900000 │ │ │ │ strhi pc, [sl], -r1, lsl #2 │ │ │ │ movtcc pc, #2266 @ 0x8da @ │ │ │ │ @ instruction: 0xf0410f1b │ │ │ │ strd r8, [r9], -r9 │ │ │ │ - eorseq r0, r3, r0, lsr r8 │ │ │ │ - ldrshteq r0, [r3], -r0 │ │ │ │ - eorseq r1, r3, r0, lsr r1 │ │ │ │ - mlaseq r3, r8, pc, r2 @ │ │ │ │ - eorseq r3, r3, r8, lsl r1 │ │ │ │ + ldrhteq r0, [r3], -r0 │ │ │ │ + eorseq r0, r3, r0, ror fp │ │ │ │ + ldrhteq r1, [r3], -r0 │ │ │ │ + eorseq r2, r3, r8, lsl pc │ │ │ │ + mlaseq r3, r8, r0, r3 │ │ │ │ andsvc pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ @ instruction: 0xf1a62100 │ │ │ │ strcs r0, [r0], #40 @ 0x28 │ │ │ │ - bl 0xe468d0 │ │ │ │ + b 0xffe468d0 │ │ │ │ ldcmi 8, cr15, [r8], {70} @ 0x46 │ │ │ │ strtvc pc, [r2], #-1103 @ 0xfffffbb1 │ │ │ │ strcs r6, [r5], #-308 @ 0xfffffecc │ │ │ │ rscsmi pc, lr, r6, lsl #17 │ │ │ │ strbne pc, [r1], #-1606 @ 0xfffff9ba @ │ │ │ │ streq pc, [r8], #-704 @ 0xfffffd40 │ │ │ │ strcs r9, [r8, #1033]! @ 0x409 │ │ │ │ @@ -124788,15 +124788,15 @@ │ │ │ │ @ instruction: 0x33b1f50b │ │ │ │ ldc 8, cr15, [pc], {6} │ │ │ │ sub pc, r1, r6, lsl #17 │ │ │ │ stceq 0, cr15, [r3], {79} @ 0x4f │ │ │ │ adc pc, r1, r6, lsl #17 │ │ │ │ stmdbeq r4, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ smlabb r1, r6, r8, pc @ │ │ │ │ - stmdacc r8!, {r0, r2, r3, r6, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + stmiacs r8!, {r0, r2, r3, r6, r9, sl, ip, sp, lr, pc}^ │ │ │ │ stmdaeq sp!, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ stcvc 8, cr15, [r4], #-24 @ 0xffffffe8 │ │ │ │ eorsvc pc, ip, r6, lsl #17 │ │ │ │ addsvc pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ addsvc pc, ip, r6, lsl #17 │ │ │ │ @ instruction: 0xf8862100 │ │ │ │ @ instruction: 0xf5a670fc │ │ │ │ @@ -124812,15 +124812,15 @@ │ │ │ │ @ instruction: 0xf886510c │ │ │ │ vqadd.s8 d28, d6, d30 │ │ │ │ vmull.s8 q8, d16, d9 │ │ │ │ @ instruction: 0xf8860c08 │ │ │ │ @ instruction: 0xf8c6909e │ │ │ │ @ instruction: 0xf04fc024 │ │ │ │ @ instruction: 0xf64d0906 │ │ │ │ - vmvn.i32 , #255 @ 0x000000ff │ │ │ │ + @ instruction: 0xf2c02cf0 │ │ │ │ @ instruction: 0xf8860c2d │ │ │ │ vand , , q7 │ │ │ │ vorr.i16 d16, #5 @ 0x0005 │ │ │ │ @ instruction: 0xf8c60908 │ │ │ │ @ instruction: 0xf8c6c038 │ │ │ │ @ instruction: 0xf8c6c098 │ │ │ │ @ instruction: 0xf8c6c0f8 │ │ │ │ @@ -124832,15 +124832,15 @@ │ │ │ │ stmib r6, {r0, r6, r7, r8, sp, lr, pc}^ │ │ │ │ stmib r6, {r1, r3, r4, r6, r8, sl, ip, sp}^ │ │ │ │ @ instruction: 0xf8c63572 │ │ │ │ @ instruction: 0xf886c1b8 │ │ │ │ @ instruction: 0xf88671bc │ │ │ │ @ instruction: 0x461c41be │ │ │ │ blhi 0x145774 │ │ │ │ - b 0xfef469c8 │ │ │ │ + b 0x1f469c8 │ │ │ │ @ instruction: 0xf04f4603 │ │ │ │ @ instruction: 0xf8800207 │ │ │ │ @ instruction: 0xf8da2069 │ │ │ │ vst2. {d18-d21}, [pc], r8 │ │ │ │ @ instruction: 0xf8c07122 │ │ │ │ @ instruction: 0xf04f9048 │ │ │ │ orrvs r0, r1, #768 @ 0x300 │ │ │ │ @@ -124854,15 +124854,15 @@ │ │ │ │ cmpvs sp, r2, lsl #8 │ │ │ │ stmdbcs r9!, {r1, r2, r6, r9, sl, ip, sp, lr, pc} │ │ │ │ stmdbeq r8, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ rsbhi pc, r0, r3, asr #17 │ │ │ │ rsbvc pc, r4, r3, lsl #17 │ │ │ │ @ instruction: 0xf883675d │ │ │ │ @ instruction: 0xf64dc0c7 │ │ │ │ - vmvn.i32 , #2303 @ 0x000008ff │ │ │ │ + @ instruction: 0xf2c02cf8 │ │ │ │ sbcsvs r0, ip, sp, lsr #24 │ │ │ │ sbcmi pc, ip, r3, asr #17 │ │ │ │ strvs pc, [r0], #1103 @ 0x44f │ │ │ │ andgt pc, r0, r3, asr #17 │ │ │ │ stccc 6, cr15, [r4], {77} @ 0x4d │ │ │ │ stceq 2, cr15, [sp], #-768 @ 0xfffffd00 │ │ │ │ @ instruction: 0xf8c3611c │ │ │ │ @@ -124871,95 +124871,95 @@ │ │ │ │ ldrvs r9, [ip, -r4, lsl #2] │ │ │ │ ldrmi pc, [r9], #-1600 @ 0xfffff9c0 │ │ │ │ blhi 0x3c57f4 │ │ │ │ @ instruction: 0xf64061dc │ │ │ │ stc 4, cr4, [r3, #112] @ 0x70 │ │ │ │ @ instruction: 0xf8c38b24 │ │ │ │ vqadd.s16 q2, q13, q6 │ │ │ │ - @ instruction: 0xf5a6ea6e │ │ │ │ + @ instruction: 0xf5a6ea2e │ │ │ │ @ instruction: 0xf5a66395 │ │ │ │ vst3.32 {d23-d25}, [pc :128], r4 │ │ │ │ @ instruction: 0xf04f7290 │ │ │ │ strtmi r0, [r0], -r4, lsl #2 │ │ │ │ ldcne 2, cr15, [r0], {72} @ 0x48 │ │ │ │ tstcs r0, r9, asr r2 │ │ │ │ andsgt pc, r0, r3, asr #17 │ │ │ │ andhi pc, r0, r3, asr #17 │ │ │ │ stmvs r9, {r1, r2, r5, r7, r8, sl, ip, sp, lr, pc} │ │ │ │ cmpvs sp, pc, lsl r1 │ │ │ │ blhi 0x3c5834 │ │ │ │ - b 0x15c6a94 │ │ │ │ + b 0x5c6a94 │ │ │ │ tstcs r0, r0, lsl r2 │ │ │ │ stmib r4, {r0, r1, r4, r9, sl, lr}^ │ │ │ │ movwcs r3, #5428 @ 0x1534 │ │ │ │ @ instruction: 0xf8847263 │ │ │ │ vmla.i32 d3, d6, d9[1] │ │ │ │ strbtvs r4, [r3], r3, asr #32 │ │ │ │ strbvs r2, [r3, -sl, lsr #7]! │ │ │ │ movwcc pc, #12864 @ 0x3240 @ │ │ │ │ rsbcc pc, r7, r4, lsr #17 │ │ │ │ movwmi pc, #58944 @ 0xe640 @ │ │ │ │ @ instruction: 0xf64d67e3 │ │ │ │ - vrsra.s64 d19, d0, #64 │ │ │ │ + vorr.i32 d19, #0 @ 0x00000000 │ │ │ │ eorvs r0, r3, sp, lsr #6 │ │ │ │ teqpcc r9, #1879048196 @ p-variant is OBSOLETE @ 0x70000004 │ │ │ │ movweq pc, #33472 @ 0x82c0 @ │ │ │ │ @ instruction: 0xf8c46463 │ │ │ │ @ instruction: 0xf64d30a4 │ │ │ │ - vrsra.s64 d19, d4, #64 │ │ │ │ + vorr.i32 d19, #1024 @ 0x00000400 │ │ │ │ strtvs r0, [r3], -sp, lsr #6 │ │ │ │ - orrscc pc, ip, #80740352 @ 0x4d00000 │ │ │ │ + tstpcc ip, #80740352 @ p-variant is OBSOLETE @ 0x4d00000 │ │ │ │ msreq CPSR_fsc, #192, 4 │ │ │ │ sbccc pc, r0, r4, asr #17 │ │ │ │ @ instruction: 0x33b1f50b │ │ │ │ strcs lr, [r4, #-2500] @ 0xfffff63c │ │ │ │ ldc 1, cr7, [r3, #156] @ 0x9c │ │ │ │ @ instruction: 0x67227b74 │ │ │ │ andeq pc, r2, #79 @ 0x4f │ │ │ │ sbcvc pc, r4, r4, lsl #17 │ │ │ │ blvc 0x3c58b0 │ │ │ │ blvc 0x9c58b4 │ │ │ │ sbccs pc, r9, r4, lsl #17 │ │ │ │ @ instruction: 0xf8c4225b │ │ │ │ vrhadd.s16 d9, d10, d4 │ │ │ │ - @ instruction: 0xf8c8ea12 │ │ │ │ + @ instruction: 0xf8c8e9d2 │ │ │ │ @ instruction: 0xf5a69044 │ │ │ │ subscs r7, fp, #1998848 @ 0x1e8000 │ │ │ │ vaddw.s32 q1, q3, d0 │ │ │ │ @ instruction: 0xf04f30e3 │ │ │ │ tstcs r0, #768 @ 0x300 │ │ │ │ andgt pc, r9, r8, lsl #17 │ │ │ │ strcc lr, [r4, #-2504] @ 0xfffff638 │ │ │ │ - @ instruction: 0x33a4f64d │ │ │ │ + msrcc CPSR_s, #80740352 @ 0x4d00000 │ │ │ │ msreq CPSR_fsc, #192, 4 │ │ │ │ andvc pc, r4, r8, lsl #17 │ │ │ │ andcc pc, r0, r8, asr #17 │ │ │ │ - ldmib r8!, {r1, r3, r4, r9, ip, sp, lr, pc}^ │ │ │ │ + ldmib r8!, {r1, r3, r4, r9, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf8c92310 │ │ │ │ @ instruction: 0xf8da3010 │ │ │ │ subscs r3, fp, #12, 4 @ 0xc0000000 │ │ │ │ andspl pc, r4, r9, asr #17 │ │ │ │ strbvc pc, [r2, #-1446]! @ 0xfffffa5a @ │ │ │ │ tstpeq r4, pc, asr #32 @ p-variant is OBSOLETE │ │ │ │ addcc pc, r3, r6, lsr #5 │ │ │ │ andne pc, r9, r9, lsl #17 │ │ │ │ andseq r2, fp, #0, 2 │ │ │ │ andvc pc, r4, r9, lsl #17 │ │ │ │ eorscc pc, r0, r9, asr #17 │ │ │ │ - @ instruction: 0x33acf64d │ │ │ │ + msrcc CPSR_fs, #80740352 @ 0x4d00000 │ │ │ │ msreq CPSR_fsc, #192, 4 │ │ │ │ andcc pc, r0, r9, asr #17 │ │ │ │ - ldmib sl, {r1, r3, r4, r9, ip, sp, lr, pc}^ │ │ │ │ + ldmib sl, {r1, r3, r4, r9, ip, sp, lr, pc} │ │ │ │ andscs pc, r0, #14286848 @ 0xda0000 │ │ │ │ tstcs r0, #-1073741813 @ 0xc000000b │ │ │ │ strcs r6, [r0, sl, lsr #6]! │ │ │ │ tstcs r3, fp, lsr #2 │ │ │ │ vrhadd.s8 q11, q0, │ │ │ │ @ instruction: 0x812f4704 │ │ │ │ - ldrcc pc, [r4, sp, asr #12]! │ │ │ │ + ldrcc pc, [r4, -sp, asr #12]! │ │ │ │ streq pc, [sp, -r0, asr #5]! │ │ │ │ @ instruction: 0xf50b602f │ │ │ │ bmi 0xff3d7a08 │ │ │ │ movwcs r3, #9616 @ 0x2590 │ │ │ │ @ instruction: 0xf7ffa8b8 │ │ │ │ @ instruction: 0xf855fc8b │ │ │ │ bleq 0xfe555378 │ │ │ │ @@ -125010,21 +125010,21 @@ │ │ │ │ vmlal.u8 q11, d3, d0 │ │ │ │ ldmib r2, {r6, r7, r8, sl, sp, lr}^ │ │ │ │ @ instruction: 0xf1b8471e │ │ │ │ @ instruction: 0xf0410f00 │ │ │ │ subscs r8, sl, #212, 2 @ 0x35 │ │ │ │ @ instruction: 0xf1a64641 │ │ │ │ vhadd.s16 d0, d10, d18 │ │ │ │ - movwcs lr, #18776 @ 0x4958 │ │ │ │ + movwcs lr, #18712 @ 0x4918 │ │ │ │ strmi lr, [r2, -r6, asr #19] │ │ │ │ stccc 8, cr15, [r0], #-24 @ 0xffffffe8 │ │ │ │ @ instruction: 0xf84623e8 │ │ │ │ @ instruction: 0xf44f3c14 │ │ │ │ teqvs r3, r2 @ │ │ │ │ - tstpmi r4, #80740352 @ p-variant is OBSOLETE @ 0x4d00000 │ │ │ │ + orrscc pc, r4, #80740352 @ 0x4d00000 │ │ │ │ msreq CPSR_fsc, #192, 4 │ │ │ │ stccc 8, cr15, [r8], #-280 @ 0xfffffee8 │ │ │ │ movwvc pc, #63040 @ 0xf640 @ │ │ │ │ stccc 8, cr15, [r4], #-152 @ 0xffffff68 │ │ │ │ tstcs r0, #1073741835 @ 0x4000000b │ │ │ │ @ instruction: 0xf8c622a8 │ │ │ │ stmdb r6, {r4, pc}^ │ │ │ │ @@ -125034,17 +125034,17 @@ │ │ │ │ movscc pc, #46137344 @ 0x2c00000 │ │ │ │ ldrdcs pc, [ip], r3 │ │ │ │ @ instruction: 0xf10107d3 │ │ │ │ @ instruction: 0xf5a681ec │ │ │ │ subscs r7, ip, #164, 8 @ 0xa4000000 │ │ │ │ @ instruction: 0xf5a62100 │ │ │ │ @ instruction: 0xf64d70a2 │ │ │ │ - vorr.i32 q10, #0 @ 0x00000000 │ │ │ │ + vrsra.s64 , q0, #64 │ │ │ │ eorvs r0, r3, sp, lsr #6 │ │ │ │ - stmdb r2!, {r1, r3, r4, r9, ip, sp, lr, pc} │ │ │ │ + stmia r2!, {r1, r3, r4, r9, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf8469b09 │ │ │ │ @ instruction: 0xf44f3cf4 │ │ │ │ @ instruction: 0xf8da7c32 │ │ │ │ @ instruction: 0xf64033d8 │ │ │ │ @ instruction: 0x63234e1d │ │ │ │ movwcs r4, #9816 @ 0x2658 │ │ │ │ rscvs r9, r3, r6, lsl #18 │ │ │ │ @@ -125160,18 +125160,18 @@ │ │ │ │ sbccc pc, ip, #14286848 @ 0xda0000 │ │ │ │ svcvs 0x0070f413 │ │ │ │ @ instruction: 0xf8dad104 │ │ │ │ @ instruction: 0xf4133370 │ │ │ │ andsle r2, r2, r0, ror pc │ │ │ │ @ instruction: 0xf5044c04 │ │ │ │ and r7, r7, r0, lsl r5 │ │ │ │ - ldrhteq r4, [r3], -r8 │ │ │ │ - eorseq r4, r3, r8, lsl #14 │ │ │ │ - eorseq r4, r3, r0, lsr #29 │ │ │ │ - eorseq r7, r3, r0, lsl #9 │ │ │ │ + eorseq r4, r3, r8, lsr r5 │ │ │ │ + eorseq r4, r3, r8, lsl #13 │ │ │ │ + eorseq r4, r3, r0, lsr #28 │ │ │ │ + eorseq r7, r3, r0, lsl #8 │ │ │ │ ldrbmi r4, [r8], -r1, lsr #12 │ │ │ │ @ instruction: 0xf7ff3460 │ │ │ │ adcmi pc, ip, #7274496 @ 0x6f0000 │ │ │ │ @ instruction: 0xf8dad1f8 │ │ │ │ @ instruction: 0xf41332e8 │ │ │ │ teqle r3, r0, ror pc │ │ │ │ msrcc SPSR_f, #14286848 @ 0xda0000 │ │ │ │ @@ -125206,169 +125206,169 @@ │ │ │ │ @ instruction: 0xf50d64a4 │ │ │ │ strtmi r6, [r1], -ip, ror #11 │ │ │ │ strbtcc r4, [r0], #-1624 @ 0xfffff9a8 │ │ │ │ @ instruction: 0xf826f7ff │ │ │ │ mvnsle r4, r5, lsr #5 │ │ │ │ svclt 0x0000e647 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ - eorseq r5, r3, r0, lsr #32 │ │ │ │ - eorseq r5, r3, r0, lsl #1 │ │ │ │ - eorseq r7, r3, r0, asr #13 │ │ │ │ + eorseq r4, r3, r0, lsr #31 │ │ │ │ + eorseq r5, r3, r0 │ │ │ │ + eorseq r7, r3, r0, asr #12 │ │ │ │ @ instruction: 0xf5044c08 │ │ │ │ strtmi r7, [r1], -r8, lsr #10 │ │ │ │ strbtcc r4, [r0], #-1624 @ 0xfffff9a8 │ │ │ │ @ instruction: 0xf812f7ff │ │ │ │ mvnsle r4, r5, lsr #5 │ │ │ │ ldmibcc r0!, {r0, r1, r3, r8, sl, ip, sp, lr, pc} │ │ │ │ ldrdcc pc, [r8], r9 │ │ │ │ @ instruction: 0xf57f01da │ │ │ │ ldrd sl, [r1], -r7 │ │ │ │ - eorseq r1, r3, r0, asr r5 │ │ │ │ + ldrsbteq r1, [r3], -r0 │ │ │ │ strtvs pc, [r9], sp, lsl #10 │ │ │ │ bcc 0xfecc7b9c │ │ │ │ addpl pc, r1, #1325400064 @ 0x4f000000 │ │ │ │ @ instruction: 0xf1a62100 │ │ │ │ @ instruction: 0xf04f0028 │ │ │ │ vadd.i16 d0, d25, d24 │ │ │ │ - strcs lr, [r1, -sl, lsr #31] │ │ │ │ + strcs lr, [r1, -sl, ror #30] │ │ │ │ movwcs r2, #4624 @ 0x1210 │ │ │ │ andsvc lr, r1, #3244032 @ 0x318000 │ │ │ │ tstpeq r1, pc, asr #32 @ p-variant is OBSOLETE │ │ │ │ eorvc lr, r9, #3244032 @ 0x318000 │ │ │ │ - rscsvc pc, ip, sp, asr #4 │ │ │ │ + rsbsvc pc, ip, sp, asr #4 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ subvc lr, r1, #3244032 @ 0x318000 │ │ │ │ ldccc 8, cr15, [ip], {70} @ 0x46 │ │ │ │ - strbcs pc, [ip, #-1613] @ 0xfffff9b3 @ │ │ │ │ + strbne pc, [ip, #1613] @ 0x64d @ │ │ │ │ streq pc, [sp, #-704]! @ 0xfffffd40 │ │ │ │ movtvc pc, #5199 @ 0x144f @ │ │ │ │ ldccs 8, cr15, [r8], {70} @ 0x46 │ │ │ │ @ instruction: 0xf826469e │ │ │ │ @ instruction: 0xf04f3c22 │ │ │ │ ldrbhi r0, [r3, r2, lsl #4]! │ │ │ │ - strtvc pc, [r0], #589 @ 0x24d │ │ │ │ + strtvc pc, [r0], #-589 @ 0xfffffdb3 │ │ │ │ strteq pc, [sp], #-704 @ 0xfffffd40 │ │ │ │ subne pc, r1, r6, lsl #17 │ │ │ │ addscc pc, lr, r6, lsr #17 │ │ │ │ - mvnvc pc, sp, asr #4 │ │ │ │ + msrvc (UNDEF: 96), sp │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ rscscc pc, lr, r6, lsr #17 │ │ │ │ adccs pc, r1, r6, lsl #17 │ │ │ │ - cmppvc r4, #-805306364 @ p-variant is OBSOLETE @ 0xd0000004 │ │ │ │ + bicsvs pc, r4, #-805306364 @ 0xd0000004 │ │ │ │ msreq CPSR_fsc, #192, 4 │ │ │ │ andeq pc, r3, #79 @ 0x4f │ │ │ │ stccc 8, cr15, [r8], #-280 @ 0xfffffee8 │ │ │ │ - msrvc SPSR_s, #-805306364 @ 0xd0000004 │ │ │ │ + mvnvs pc, #-805306364 @ 0xd0000004 │ │ │ │ msreq CPSR_fsc, #192, 4 │ │ │ │ smlabbcs r1, r6, r8, pc @ │ │ │ │ vcge.s8 d22, d29, d19 │ │ │ │ - vmlal.s , d16, d0[1] │ │ │ │ + vmlal.s , d0, d0[1] │ │ │ │ tstls r4, sp, lsr #4 │ │ │ │ @ instruction: 0xf6469203 │ │ │ │ vbic.i32 d18, #3328 @ 0x00000d00 │ │ │ │ andls r0, r5, r8, lsl #6 │ │ │ │ - @ instruction: 0xf64d9300 │ │ │ │ - vmov.i32 d16, #3072 @ 0x00000c00 │ │ │ │ + vcgt.s8 d25, d13, d0 │ │ │ │ + vrshr.s64 d23, d12, #64 │ │ │ │ ldrbvs r0, [r3, sp, lsr #4]! │ │ │ │ sbcscc pc, ip, r6, asr #17 │ │ │ │ - teqpeq r8, sp, asr #12 @ p-variant is OBSOLETE │ │ │ │ + @ instruction: 0x71b8f24d │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ teqpcc ip, r6, asr #17 @ p-variant is OBSOLETE │ │ │ │ ldchi 8, cr15, [r4], {70} @ 0x46 │ │ │ │ - cmnpvc r4, #-805306364 @ p-variant is OBSOLETE @ 0xd0000004 │ │ │ │ + mvnsvs pc, #-805306364 @ 0xd0000004 │ │ │ │ msreq CPSR_fsc, #192, 4 │ │ │ │ subhi pc, ip, r6, asr #17 │ │ │ │ addscc pc, r8, r6, asr #17 │ │ │ │ - subseq pc, r4, sp, asr #12 │ │ │ │ + sbcsvc pc, r4, sp, asr #4 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ adchi pc, ip, r6, asr #17 │ │ │ │ smlabthi ip, r6, r8, pc @ │ │ │ │ - orrvc pc, r4, #-805306364 @ 0xd0000004 │ │ │ │ + movwvc pc, #16973 @ 0x424d @ │ │ │ │ msreq CPSR_fsc, #192, 4 │ │ │ │ rscscc pc, r8, r6, asr #17 │ │ │ │ - movsvc pc, #-805306364 @ 0xd0000004 │ │ │ │ + teqpvc r0, #-805306364 @ p-variant is OBSOLETE @ 0xd0000004 │ │ │ │ msreq CPSR_fsc, #192, 4 │ │ │ │ - @ instruction: 0xf64d9302 │ │ │ │ - vsubw.s8 q8, q0, d12 │ │ │ │ + vcgt.s8 d25, d13, d2 │ │ │ │ + vsubw.s8 , q8, d12 │ │ │ │ movwls r0, #25389 @ 0x632d │ │ │ │ - @ instruction: 0xf64d9207 │ │ │ │ - vqdmlal.s q8, d0, d0[5] │ │ │ │ + vhsub.s8 d25, d13, d7 │ │ │ │ + vqdmlal.s , d16, d0[5] │ │ │ │ tstls r8, sp, lsr #6 │ │ │ │ - @ instruction: 0xf64d9009 │ │ │ │ - vmvn.i32 q8, #1024 @ 0x00000400 │ │ │ │ + vhadd.s8 d25, d13, d9 │ │ │ │ + vrshr.s64 , q10, #64 │ │ │ │ movwls r0, #41517 @ 0xa22d │ │ │ │ @ instruction: 0xf64d920b │ │ │ │ - vsra.s64 d16, d0, #64 │ │ │ │ + vorr.i32 d16, #0 @ 0x00000000 │ │ │ │ ldrls r0, [pc, #-301] @ 0x8a76b │ │ │ │ @ instruction: 0xf64d910c │ │ │ │ - vaddl.s8 q8, d16, d28 │ │ │ │ + vaddl.s8 q8, d0, d28 │ │ │ │ @ instruction: 0xf64d002d │ │ │ │ - vqdmlal.s q8, d16, d0[0] │ │ │ │ + vqdmlal.s q8, d0, d0[0] │ │ │ │ andls r0, sp, sp, lsr #6 │ │ │ │ @ instruction: 0xf64d930e │ │ │ │ - vrshr.s64 q8, q2, #64 │ │ │ │ + vmov.i32 q8, #1024 @ 0x00000400 │ │ │ │ @ instruction: 0xf64d022d │ │ │ │ - vmla.f d16, d16, d0[6] │ │ │ │ + vmla.f d16, d0, d0[6] │ │ │ │ andls r0, pc, #1073741835 @ 0x4000000b │ │ │ │ @ instruction: 0xf64d9110 │ │ │ │ - vaddl.s8 , d0, d4 │ │ │ │ + vaddl.s8 q8, d16, d4 │ │ │ │ @ instruction: 0xf64d002d │ │ │ │ - vsubw.s8 , q0, d16 │ │ │ │ + vsubw.s8 q8, q8, d16 │ │ │ │ andsls r0, r1, sp, lsr #6 │ │ │ │ @ instruction: 0xf64d9312 │ │ │ │ - vmvn.i32 d17, #3072 @ 0x00000c00 │ │ │ │ + vrshr.s64 d16, d28, #64 │ │ │ │ @ instruction: 0xf64d022d │ │ │ │ - vorr.i32 , #8 @ 0x00000008 │ │ │ │ + vsra.s64 q8, q4, #64 │ │ │ │ andsls r0, r3, #1073741835 @ 0x4000000b │ │ │ │ @ instruction: 0xf64d9114 │ │ │ │ - vmvn.i32 , #4 @ 0x00000004 │ │ │ │ + vshr.s64 q8, q10, #64 │ │ │ │ @ instruction: 0xf64d002d │ │ │ │ - vsubw.s8 , q8, d8 │ │ │ │ + vsubw.s8 , q0, d8 │ │ │ │ andsls r0, r5, sp, lsr #6 │ │ │ │ @ instruction: 0xf64d9316 │ │ │ │ - vrshr.s64 d17, d12, #64 │ │ │ │ + vmov.i32 d17, #3072 @ 0x00000c00 │ │ │ │ @ instruction: 0xf64d022d │ │ │ │ - vsra.s64 d17, d16, #64 │ │ │ │ + vbic.i32 d17, #0 @ 0x00000000 │ │ │ │ andsls r0, r7, #1073741835 @ 0x4000000b │ │ │ │ @ instruction: 0xf64d9118 │ │ │ │ - vmla.i d17, d16, d0[1] │ │ │ │ + vmla.i d17, d0, d0[1] │ │ │ │ @ instruction: 0xf64d002d │ │ │ │ - vqdmlal.s , d16, d0[4] │ │ │ │ + vqdmlal.s , d0, d0[4] │ │ │ │ andsls r0, r9, sp, lsr #6 │ │ │ │ @ instruction: 0xf50d931a │ │ │ │ @ instruction: 0xf64d60a4 │ │ │ │ - vrshr.s64 , q14, #64 │ │ │ │ + vmvn.i32 , #3072 @ 0x00000c00 │ │ │ │ andls r0, r1, sp, lsr #4 │ │ │ │ - tstpcs r8, sp, asr #12 @ p-variant is OBSOLETE │ │ │ │ + orrsne pc, r8, sp, asr #12 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ tstls ip, fp, lsl r2 │ │ │ │ - teqpcs r4, #80740352 @ p-variant is OBSOLETE @ 0x4d00000 │ │ │ │ + @ instruction: 0x13b4f64d │ │ │ │ msreq CPSR_fsc, #192, 4 │ │ │ │ - subcs pc, r0, #80740352 @ 0x4d00000 │ │ │ │ + sbcne pc, r0, #80740352 @ 0x4d00000 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ andsls r9, lr, #1946157056 @ 0x74000000 │ │ │ │ - ldrbcs pc, [r8, #-1613] @ 0xfffff9b3 @ │ │ │ │ + ldrbne pc, [r8, #1613] @ 0x64d @ │ │ │ │ streq pc, [sp, #-704]! @ 0xfffffd40 │ │ │ │ @ instruction: 0xf64d9520 │ │ │ │ - vmls.f d18, d0, d0[6] │ │ │ │ + vmls.f d17, d16, d0[6] │ │ │ │ strls r0, [r1, #-1325]! @ 0xfffffad3 │ │ │ │ - ldrbcs pc, [r8, #-1613]! @ 0xfffff9b3 @ │ │ │ │ + ldrbne pc, [r8, #1613]! @ 0x64d @ │ │ │ │ streq pc, [sp, #-704]! @ 0xfffffd40 │ │ │ │ @ instruction: 0xf64d9522 │ │ │ │ - vabal.s8 q9, d16, d8 │ │ │ │ + vabal.s8 q9, d0, d8 │ │ │ │ strls r0, [r3, #-1325]! @ 0xfffffad3 │ │ │ │ - ldrcs pc, [r8, #1613] @ 0x64d │ │ │ │ + ldrcs pc, [r8, #-1613] @ 0xfffff9b3 │ │ │ │ streq pc, [sp, #-704]! @ 0xfffffd40 │ │ │ │ @ instruction: 0xf64d9524 │ │ │ │ - vabal.s8 q9, d16, d16 │ │ │ │ + vabal.s8 q9, d0, d16 │ │ │ │ strls r0, [r5, #-1325]! @ 0xfffffad3 │ │ │ │ - strcs pc, [r8, #1613]! @ 0x64d │ │ │ │ + strcs pc, [r8, #-1613]! @ 0xfffff9b3 │ │ │ │ streq pc, [sp, #-704]! @ 0xfffffd40 │ │ │ │ @ instruction: 0xf64d9526 │ │ │ │ - vshl.s64 d18, d20, #0 │ │ │ │ + vbic.i32 d18, #262144 @ 0x00040000 │ │ │ │ strls r0, [r7, #-1325]! @ 0xfffffad3 │ │ │ │ ldc 6, cr4, [sl, #468] @ 0x1d4 │ │ │ │ vqdmulh.s d23, d16, d16 │ │ │ │ @ instruction: 0xf8c63c07 │ │ │ │ tstcs r3, #88, 2 │ │ │ │ @ instruction: 0x212b9c02 │ │ │ │ blvc 0x145fd4 │ │ │ │ @@ -125734,15 +125734,15 @@ │ │ │ │ @ instruction: 0xf8c62402 │ │ │ │ shasxmi r5, sp, r8 │ │ │ │ svc 0x0041f886 │ │ │ │ cdpcc 2, 0, cr15, cr3, cr0, {2} │ │ │ │ cdp 8, 1, cr15, cr14, cr6, {5} │ │ │ │ cdpvc 8, 2, cr15, cr8, cr6, {6} │ │ │ │ svclt 0x0000e002 │ │ │ │ - ldrshteq r1, [r3], -r0 │ │ │ │ + eorseq r1, r3, r0, ror r7 │ │ │ │ @ instruction: 0xf8c69f00 │ │ │ │ @ instruction: 0x46777e5c │ │ │ │ cdp 8, 7, cr15, cr14, cr6, {5} │ │ │ │ cdp 8, 13, cr15, cr14, cr6, {5} │ │ │ │ svc 0x003ef8a6 │ │ │ │ cdppl 5, 9, cr15, cr15, cr13, {0} │ │ │ │ blvc 0xff9c65fc │ │ │ │ @@ -125793,46 +125793,46 @@ │ │ │ │ movwls r6, #25472 @ 0x6380 │ │ │ │ @ instruction: 0xf50d9c01 │ │ │ │ svcls 0x000055aa │ │ │ │ ldrbmi r4, [r8], -r1, lsr #12 │ │ │ │ @ instruction: 0xf7fe3460 │ │ │ │ adcmi pc, ip, #144384 @ 0x23400 │ │ │ │ vand , , q12 │ │ │ │ - vmls.i d23, d16, d0[0] │ │ │ │ + vmls.i d23, d0, d0[0] │ │ │ │ @ instruction: 0xf5040433 │ │ │ │ strls r5, [r0, -r1, lsl #11] │ │ │ │ ldrbmi r4, [r8], -r1, lsr #12 │ │ │ │ @ instruction: 0xf7fe3460 │ │ │ │ adcmi pc, r5, #130048 @ 0x1fc00 │ │ │ │ @ instruction: 0xf8dad1f8 │ │ │ │ strls r3, [r0, -r0, lsl #5] │ │ │ │ svceq 0x00e0f013 │ │ │ │ addshi pc, r8, r1, asr #32 │ │ │ │ stcvc 4, cr15, [r1], #444 @ 0x1bc │ │ │ │ @ instruction: 0xa018f8dd │ │ │ │ @ instruction: 0xf64d9f00 │ │ │ │ - @ instruction: 0xf2c029d8 │ │ │ │ + vorr.i16 q9, #8 @ 0x0008 │ │ │ │ strcs r0, [r4, #-2349] @ 0xfffff6d3 │ │ │ │ strtvc pc, [r4], #1446 @ 0x5a6 │ │ │ │ stmdaeq ip, {r1, r2, r8, r9, fp, sp, lr, pc} │ │ │ │ strbmi r4, [r8], -r9, lsr #12 │ │ │ │ - mrc2 1, 4, pc, cr12, cr6, {5} │ │ │ │ + mcr2 1, 3, pc, cr0, cr6, {5} @ │ │ │ │ @ instruction: 0x4606225b │ │ │ │ strbmi r2, [r0], -r0, lsl #2 │ │ │ │ - bl 0x44791c │ │ │ │ + b 0xff44791c │ │ │ │ ldrbmi r2, [r1], -pc, lsl #6 │ │ │ │ @ instruction: 0x71234658 │ │ │ │ strdvc r2, [r5, pc]! │ │ │ │ rsbvc r3, r3, #4194304 @ 0x400000 │ │ │ │ eorvs r2, r6, r0, lsl r3 │ │ │ │ @ instruction: 0x23a86123 │ │ │ │ cmnvs r3, r7, ror #8 │ │ │ │ blx 0x14490d2 │ │ │ │ @ instruction: 0xf1af4630 │ │ │ │ - ldccs 13, cr15, [r0, #-564] @ 0xfffffdcc │ │ │ │ + ldccs 13, cr15, [r0, #-324] @ 0xfffffebc │ │ │ │ @ instruction: 0xf50bd1e0 │ │ │ │ orrscc r3, r0, #176, 6 @ 0xc0000002 │ │ │ │ stccc 8, cr15, [r8], {83} @ 0x53 │ │ │ │ @ instruction: 0xf57e00df │ │ │ │ @ instruction: 0xf50baf12 │ │ │ │ @ instruction: 0xf50b32b1 │ │ │ │ andls r3, r7, #176, 20 @ 0xb0000 │ │ │ │ @@ -125841,15 +125841,15 @@ │ │ │ │ subscc pc, r4, #10092544 @ 0x9a0000 │ │ │ │ @ instruction: 0xf0412b00 │ │ │ │ @ instruction: 0xf048803f │ │ │ │ @ instruction: 0xf50d4800 │ │ │ │ vst1.32 {d22-d24}, [pc :128], r9 │ │ │ │ smlabtcs r0, r0, r2, r7 │ │ │ │ eoreq pc, r8, r6, lsr #3 │ │ │ │ - b 0xff6c7988 │ │ │ │ + b 0xfe6c7988 │ │ │ │ @ instruction: 0xf806230f │ │ │ │ ldrbcs r3, [r0, #3108]! @ 0xc24 │ │ │ │ addscc pc, ip, r6, lsl #17 │ │ │ │ teqpvs sp, #1325400064 @ p-variant is OBSOLETE @ 0x4f000000 │ │ │ │ smladxcs r1, r3, r1, r6 │ │ │ │ vst1.8 {d22}, [pc :256], r3 │ │ │ │ ldrtvs r2, [r3], #896 @ 0x380 │ │ │ │ @@ -125865,28 +125865,28 @@ │ │ │ │ smlabbcc r1, r6, r8, pc @ │ │ │ │ movwpl pc, #16960 @ 0x4240 @ │ │ │ │ adccc pc, r0, r6, lsr #17 │ │ │ │ orrvc pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ movweq pc, #17088 @ 0x42c0 @ │ │ │ │ ldccc 8, cr15, [r8], {70} @ 0x46 │ │ │ │ adccc pc, r8, r6, asr #17 │ │ │ │ - mvncs pc, #80740352 @ 0x4d00000 │ │ │ │ + msrcs SPSR_f, #80740352 @ 0x4d00000 │ │ │ │ msreq CPSR_fsc, #192, 4 │ │ │ │ stccc 8, cr15, [r8], #-280 @ 0xfffffee8 │ │ │ │ tstpcs r9, #73400320 @ p-variant is OBSOLETE @ 0x4600000 │ │ │ │ movweq pc, #33472 @ 0x82c0 @ │ │ │ │ subscs r6, ip, #-1073741764 @ 0xc000003c │ │ │ │ sbcscc pc, ip, r6, asr #17 │ │ │ │ - mvnscs pc, #80740352 @ 0x4d00000 │ │ │ │ + cmnpcs r0, #80740352 @ p-variant is OBSOLETE @ 0x4d00000 │ │ │ │ msreq CPSR_fsc, #192, 4 │ │ │ │ @ instruction: 0xf64d63b3 │ │ │ │ - vrsra.s64 q9, q14, #64 │ │ │ │ + vbic.i32 q9, #3072 @ 0x00000c00 │ │ │ │ @ instruction: 0xf8c6032d │ │ │ │ @ instruction: 0xf64d3098 │ │ │ │ - vsubw.s8 , q0, d4 │ │ │ │ + vsubw.s8 q9, q8, d4 │ │ │ │ @ instruction: 0xf8c6032d │ │ │ │ blls 0x2575a0 │ │ │ │ @ instruction: 0xf8c62100 │ │ │ │ @ instruction: 0xf5a6c0d0 │ │ │ │ @ instruction: 0xf84670a2 │ │ │ │ @ instruction: 0xf5a65c14 │ │ │ │ ldrbtvs r7, [r5], #1188 @ 0x4a4 │ │ │ │ @@ -125897,30 +125897,30 @@ │ │ │ │ @ instruction: 0xf8c66477 │ │ │ │ stmib r6, {r2, r8, ip, sp, lr}^ │ │ │ │ @ instruction: 0xed868932 │ │ │ │ @ instruction: 0xf8c67b1a │ │ │ │ @ instruction: 0xf8c6e118 │ │ │ │ stmib r6, {r4, r5, r8, lr, pc}^ │ │ │ │ vmla.i16 q4, , q5 │ │ │ │ - blls 0x285bac │ │ │ │ + blls 0x285aac │ │ │ │ strtmi r7, [r1], -r7, ror #4 │ │ │ │ ldrbmi r6, [r8], -r5, ror #2 │ │ │ │ strcs r6, [r2, #-3995] @ 0xfffff065 │ │ │ │ ldrbvs pc, [r4, sp, lsl #10] @ │ │ │ │ biccs pc, r4, #201326595 @ 0xc000003 │ │ │ │ vst2.8 {d22-d25}, [pc :128], r3 │ │ │ │ @ instruction: 0x63a3630c │ │ │ │ mvncs pc, #1610612740 @ 0x60000004 │ │ │ │ movweq pc, #33472 @ 0x82c0 @ │ │ │ │ ldclcc 8, cr15, [ip], #280 @ 0x118 │ │ │ │ movwvc pc, #1103 @ 0x44f @ │ │ │ │ movwpl lr, #14788 @ 0x39c4 │ │ │ │ @ instruction: 0xf50d2300 │ │ │ │ cmnvs r3, #692060160 @ 0x29400000 │ │ │ │ - tstpcc r0, #80740352 @ p-variant is OBSOLETE @ 0x4d00000 │ │ │ │ + orrscs pc, r0, #80740352 @ 0x4d00000 │ │ │ │ msreq CPSR_fsc, #192, 4 │ │ │ │ vhadd.s8 d22, d0, d19 │ │ │ │ vsubw.s8 , q0, d1 │ │ │ │ @ instruction: 0xf8c44303 │ │ │ │ @ instruction: 0xf7fe3005 │ │ │ │ @ instruction: 0xf1a5fa8f │ │ │ │ ldrmi r0, [ip], -r8, lsl #6 │ │ │ │ @@ -125949,15 +125949,15 @@ │ │ │ │ strbtcc r4, [r0], #-1624 @ 0xfffff9a8 │ │ │ │ blx 0x17c92b4 │ │ │ │ mvnsle r4, r7, lsr #5 │ │ │ │ sbcvc pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ @ instruction: 0xf1a62100 │ │ │ │ @ instruction: 0xf5050028 │ │ │ │ vqrshl.s16 d7, d28, d25 │ │ │ │ - @ instruction: 0xf8daea02 │ │ │ │ + @ instruction: 0xf8dae9c2 │ │ │ │ @ instruction: 0xf8c633d8 │ │ │ │ vst4.8 {d19,d21,d23,d25}, [pc :128], r8 │ │ │ │ @ instruction: 0xf8c67332 │ │ │ │ @ instruction: 0xf6483130 │ │ │ │ vbic.i32 q11, #256 @ 0x00000100 │ │ │ │ @ instruction: 0xf8c60308 │ │ │ │ @ instruction: 0xf50b3144 │ │ │ │ @@ -125988,26 +125988,26 @@ │ │ │ │ tstcs r0, #161 @ 0xa1 │ │ │ │ @ instruction: 0xf8c664b3 │ │ │ │ orrcs r3, r0, #168 @ 0xa8 │ │ │ │ ldccc 8, cr15, [r4], {70} @ 0x46 │ │ │ │ @ instruction: 0x63aef44f │ │ │ │ movwcs r6, #307 @ 0x133 │ │ │ │ sbccc pc, ip, r6, asr #17 │ │ │ │ - tstpcc ip, #80740352 @ p-variant is OBSOLETE @ 0x4d00000 │ │ │ │ + orrscs pc, ip, #80740352 @ 0x4d00000 │ │ │ │ msreq CPSR_fsc, #192, 4 │ │ │ │ stccc 8, cr15, [r8], #-280 @ 0xfffffee8 │ │ │ │ - msrcc CPSR_f, #80740352 @ 0x4d00000 │ │ │ │ + @ instruction: 0x23a8f64d │ │ │ │ msreq CPSR_fsc, #192, 4 │ │ │ │ @ instruction: 0xf64d63b3 │ │ │ │ - vbic.i32 d19, #0 @ 0x00000000 │ │ │ │ + vrsra.s64 d18, d16, #64 │ │ │ │ @ instruction: 0xf8c6032d │ │ │ │ @ instruction: 0xf6403098 │ │ │ │ @ instruction: 0xf8a6430f │ │ │ │ @ instruction: 0xf64d309c │ │ │ │ - vbic.i32 d19, #1024 @ 0x00000400 │ │ │ │ + vrsra.s64 d18, d20, #64 │ │ │ │ @ instruction: 0xf8c6032d │ │ │ │ stmib r6, {r3, r4, r5, r6, r7, ip, sp}^ │ │ │ │ @ instruction: 0xf8c6011a │ │ │ │ strtmi r2, [r1], -ip, asr #2 │ │ │ │ strbtcc r4, [r0], #-1624 @ 0xfffff9a8 │ │ │ │ @ instruction: 0xf9e0f7fe │ │ │ │ mvnsle r4, r5, lsr #5 │ │ │ │ @@ -126016,92 +126016,92 @@ │ │ │ │ addseq r3, sp, r8, lsl #24 │ │ │ │ ldcge 5, cr15, [r2, #504]! @ 0x1f8 │ │ │ │ @ instruction: 0x4658019c │ │ │ │ stmdbmi r5, {r2, r3, r6, r8, r9, sl, fp, ip, sp, pc} │ │ │ │ @ instruction: 0xf7fe4905 │ │ │ │ @ instruction: 0xf7fef9cf │ │ │ │ svclt 0x0000bdac │ │ │ │ - ldrsbteq r1, [r3], -r8 │ │ │ │ - ldrshteq r2, [r3], -r8 │ │ │ │ - eorseq r2, r3, r8, asr lr │ │ │ │ - ldrhteq r2, [r3], -r8 │ │ │ │ + eorseq r1, r3, r8, asr sl │ │ │ │ + eorseq r2, r3, r8, ror r7 │ │ │ │ + ldrsbteq r2, [r3], -r8 │ │ │ │ + eorseq r2, r3, r8, lsr lr │ │ │ │ strtvs pc, [r9], sp, lsl #10 │ │ │ │ bcc 0xfecc8820 │ │ │ │ sbcvs pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ @ instruction: 0xf1a62100 │ │ │ │ @ instruction: 0xf04f0028 │ │ │ │ vadd.i16 d0, d9, d2 │ │ │ │ - @ instruction: 0xf04fe968 │ │ │ │ + @ instruction: 0xf04fe928 │ │ │ │ adccs r0, r8, #16, 18 @ 0x40000 │ │ │ │ strcc pc, [r1, -r0, asr #4] │ │ │ │ ldccs 8, cr15, [r4], {70} @ 0x46 │ │ │ │ tstpeq r3, pc, asr #32 @ p-variant is OBSOLETE │ │ │ │ stcvc 8, cr15, [r2], #-152 @ 0xffffff68 │ │ │ │ - orrsvs pc, ip, #-805306364 @ 0xd0000004 │ │ │ │ + tstpvs ip, #-805306364 @ p-variant is OBSOLETE @ 0xd0000004 │ │ │ │ msreq CPSR_fsc, #192, 4 │ │ │ │ @ instruction: 0xf84687f7 │ │ │ │ @ instruction: 0xf24d3c28 │ │ │ │ - vmla.i d22, d16, d0[2] │ │ │ │ + vmla.i d22, d0, d0[2] │ │ │ │ ldrbtvs r0, [r2], #45 @ 0x2d │ │ │ │ addsvc pc, lr, r6, lsr #17 │ │ │ │ movweq pc, #4175 @ 0x104f @ │ │ │ │ adccs pc, ip, r6, asr #17 │ │ │ │ - ldrbvs pc, [r4, #589] @ 0x24d @ │ │ │ │ + ldrbvs pc, [r4, #-589] @ 0xfffffdb3 @ │ │ │ │ streq pc, [sp, #-704]! @ 0xfffffd40 │ │ │ │ rscsvc pc, lr, r6, lsr #17 │ │ │ │ smlabtcs ip, r6, r8, pc @ │ │ │ │ strtvs pc, [r4], #1293 @ 0x50d │ │ │ │ subcc pc, r1, r6, lsl #17 │ │ │ │ - @ instruction: 0x63a4f24d │ │ │ │ + msrvs CPSR_s, #-805306364 @ 0xd0000004 │ │ │ │ msreq CPSR_fsc, #192, 4 │ │ │ │ smlabbne r1, r6, r8, pc @ │ │ │ │ @ instruction: 0xf64663b3 │ │ │ │ vbic.i32 d18, #9 @ 0x00000009 │ │ │ │ andls r0, r2, r8, lsl #2 │ │ │ │ vand q11, , │ │ │ │ - vsubw.s8 q11, q8, d28 │ │ │ │ + vsubw.s8 q11, q0, d28 │ │ │ │ @ instruction: 0xf8c6032d │ │ │ │ @ instruction: 0xf8c610dc │ │ │ │ vqadd.s8 d19, d29, d8 │ │ │ │ - vmla.i d22, d16, d0[7] │ │ │ │ + vmla.i d22, d0, d0[7] │ │ │ │ strls r0, [r3, #-45] @ 0xffffffd3 │ │ │ │ vhadd.s8 d25, d13, d5 │ │ │ │ - vrsra.s64 d22, d20, #64 │ │ │ │ + vbic.i32 d22, #1024 @ 0x00000400 │ │ │ │ stmdb r6, {r0, r2, r3, r5, r8, r9}^ │ │ │ │ @ instruction: 0xf8c68907 │ │ │ │ vqadd.s8 , , q12 │ │ │ │ - vshl.s64 q11, q12, #0 │ │ │ │ + vbic.i32 q11, #524288 @ 0x00080000 │ │ │ │ stmib r6, {r0, r2, r3, r5, r8, sl}^ │ │ │ │ strls r8, [r6, #-2321] @ 0xfffff6ef │ │ │ │ - @ instruction: 0x63bcf24d │ │ │ │ + teqpvs ip, #-805306364 @ p-variant is OBSOLETE @ 0xd0000004 │ │ │ │ msreq CPSR_fsc, #192, 4 │ │ │ │ adchi pc, r1, r6, lsl #17 │ │ │ │ vcgt.s8 d25, d13, d1 │ │ │ │ - vabal.s8 , d0, d24 │ │ │ │ + vabal.s8 q11, d16, d24 │ │ │ │ stmib r6, {r0, r2, r3, r5, r8, sl}^ │ │ │ │ stmib r6, {r0, r3, r5, r8, fp, pc}^ │ │ │ │ vmla.i8 q12, , │ │ │ │ - vqdmlal.s q11, d16, d0[4] │ │ │ │ + vqdmlal.s q11, d0, d0[4] │ │ │ │ movwls r0, #17197 @ 0x432d │ │ │ │ - tstpvc r0, #-805306364 @ p-variant is OBSOLETE @ 0xd0000004 │ │ │ │ + orrsvs pc, r0, #-805306364 @ 0xd0000004 │ │ │ │ msreq CPSR_fsc, #192, 4 │ │ │ │ vcgt.s8 d25, d13, d7 │ │ │ │ - vbic.i32 d23, #1024 @ 0x00000400 │ │ │ │ + vrsra.s64 d22, d20, #64 │ │ │ │ strls r0, [r8, #-813] @ 0xfffffcd3 │ │ │ │ blvc 0xff046b54 │ │ │ │ stccc 2, cr15, [r2], {64} @ 0x40 │ │ │ │ vshl.s8 d25, d0, d13 │ │ │ │ - vmls.i d23, d0, d0[0] │ │ │ │ + vmls.i d22, d16, d0[0] │ │ │ │ strls r0, [sl], #-1069 @ 0xfffffbd3 │ │ │ │ blvc 0x146b18 │ │ │ │ - cdpvc 2, 0, cr15, cr4, cr13, {2} │ │ │ │ + cdpvs 2, 8, cr15, cr4, cr13, {2} │ │ │ │ cdpeq 2, 2, cr15, cr13, cr0, {6} │ │ │ │ blvc 0xff0c6b74 │ │ │ │ @ instruction: 0xf24d9c01 │ │ │ │ - vmov.i32 d23, #12 @ 0x0000000c │ │ │ │ + vshr.s64 d22, d12, #64 │ │ │ │ @ instruction: 0xf8c6002d │ │ │ │ stc 1, cr4, [r6, #352] @ 0x160 │ │ │ │ @ instruction: 0xf50d7b1a │ │ │ │ ldc 5, cr6, [sl, #200] @ 0xc8 │ │ │ │ @ instruction: 0x9c027bc2 │ │ │ │ @ instruction: 0x41b8f8c6 │ │ │ │ blvc 0xd46b48 │ │ │ │ @@ -126268,32 +126268,32 @@ │ │ │ │ @ instruction: 0xf43e6f60 │ │ │ │ ldmibmi r4, {r4, r5, r8, r9, sl, fp, sp, pc} │ │ │ │ @ instruction: 0xf7fd4658 │ │ │ │ @ instruction: 0xf7feffdb │ │ │ │ adcscs fp, r9, #42, 30 @ 0xa8 │ │ │ │ @ instruction: 0xf1a62100 │ │ │ │ vhadd.s16 d0, d8, d17 │ │ │ │ - ldrtvs lr, [r4], r4, lsl #31 │ │ │ │ + ldrtvs lr, [r4], r4, asr #30 │ │ │ │ vmin.u32 q11, , │ │ │ │ vmov.i32 d16, #15794176 @ 0x00f10000 │ │ │ │ movwcs r0, #5899 @ 0x170b │ │ │ │ @ instruction: 0xf806433c │ │ │ │ ldrbtvs r3, [r3], #-3104 @ 0xfffff3e0 │ │ │ │ adcsvs r2, r4, r0, lsl r3 │ │ │ │ ldccc 8, cr15, [r8], {70} @ 0x46 │ │ │ │ @ instruction: 0x23a864b3 │ │ │ │ ldccc 8, cr15, [r4], {70} @ 0x46 │ │ │ │ movwcs r6, #13555 @ 0x34f3 │ │ │ │ stccc 8, cr15, [r2], #-24 @ 0xffffffe8 │ │ │ │ - tstpmi r4, #80740352 @ p-variant is OBSOLETE @ 0x4d00000 │ │ │ │ + orrscc pc, r4, #80740352 @ 0x4d00000 │ │ │ │ msreq CPSR_fsc, #192, 4 │ │ │ │ stccc 8, cr15, [r8], #-280 @ 0xfffffee8 │ │ │ │ movwvc pc, #63040 @ 0xf640 @ │ │ │ │ stccc 8, cr15, [r4], #-152 @ 0xffffff68 │ │ │ │ - tstpmi ip, #80740352 @ p-variant is OBSOLETE @ 0x4d00000 │ │ │ │ + orrscc pc, ip, #80740352 @ 0x4d00000 │ │ │ │ msreq CPSR_fsc, #192, 4 │ │ │ │ vcge.s8 d22, d16, d19 │ │ │ │ vsubw.s8 , q0, d15 │ │ │ │ @ instruction: 0xf8c61303 │ │ │ │ stccs 0, cr3, [r0, #-244] @ 0xffffff0c │ │ │ │ strhi pc, [lr, #-0]! │ │ │ │ @ instruction: 0x61a4f50d │ │ │ │ @@ -126333,15 +126333,15 @@ │ │ │ │ @ instruction: 0xff5ef7fd │ │ │ │ andcc lr, r2, #84, 18 @ 0x150000 │ │ │ │ ldclt 7, cr15, [r9, #1016] @ 0x3f8 │ │ │ │ addsvc pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ @ instruction: 0xf1a62100 │ │ │ │ @ instruction: 0xf50d0028 │ │ │ │ vshl.s16 d6, d20, d24 │ │ │ │ - @ instruction: 0xf50def02 │ │ │ │ + @ instruction: 0xf50deec2 │ │ │ │ @ instruction: 0xf8da65c8 │ │ │ │ adcsvs r3, r3, r0, lsl #9 │ │ │ │ @ instruction: 0xf8062301 │ │ │ │ @ instruction: 0xf8063c23 │ │ │ │ @ instruction: 0xf8863c1f │ │ │ │ @ instruction: 0xf886303d │ │ │ │ @ instruction: 0xf8863041 │ │ │ │ @@ -126356,25 +126356,25 @@ │ │ │ │ stccc 8, cr15, [r1], #-24 @ 0xffffffe8 │ │ │ │ @ instruction: 0xf84623fc │ │ │ │ @ instruction: 0xf44f3c14 │ │ │ │ @ instruction: 0xf846738c │ │ │ │ mvnscs r3, #8, 24 @ 0x800 │ │ │ │ biccs r6, r0, #-218103808 @ 0xf3000000 │ │ │ │ adccc pc, ip, r6, asr #17 │ │ │ │ - mvnscc pc, #80740352 @ 0x4d00000 │ │ │ │ + cmnpcc r0, #80740352 @ p-variant is OBSOLETE @ 0x4d00000 │ │ │ │ msreq CPSR_fsc, #192, 4 │ │ │ │ stccc 8, cr15, [r8], #-280 @ 0xfffffee8 │ │ │ │ msrcs CPSR_c, #73400320 @ 0x4600000 │ │ │ │ movweq pc, #33472 @ 0x82c0 @ │ │ │ │ @ instruction: 0xf64d61f3 │ │ │ │ - vrsra.s64 , q14, #64 │ │ │ │ + vbic.i32 , #3072 @ 0x00000c00 │ │ │ │ @ instruction: 0x63b3032d │ │ │ │ movwmi pc, #12864 @ 0x3240 @ │ │ │ │ eorscc pc, pc, r6, lsr #17 │ │ │ │ - movwmi pc, #34381 @ 0x864d @ │ │ │ │ + orrcc pc, r8, #80740352 @ 0x4d00000 │ │ │ │ msreq CPSR_fsc, #192, 4 │ │ │ │ addscc pc, r8, r6, asr #17 │ │ │ │ movwvs pc, #12864 @ 0x3240 @ │ │ │ │ addscc pc, pc, r6, lsr #17 │ │ │ │ ldrbmi r4, [r8], -r1, lsr #12 │ │ │ │ @ instruction: 0xf7fd3460 │ │ │ │ adcmi pc, r5, #1, 30 │ │ │ │ @@ -126383,50 +126383,50 @@ │ │ │ │ @ instruction: 0xf0400ff0 │ │ │ │ @ instruction: 0xf50b8409 │ │ │ │ ldmib r2, {r4, r5, r7, r9, ip, sp}^ │ │ │ │ @ instruction: 0xf7fe3222 │ │ │ │ subscs fp, ip, #56, 26 @ 0xe00 │ │ │ │ @ instruction: 0xf1a62100 │ │ │ │ strcs r0, [r3], #-36 @ 0xffffffdc │ │ │ │ - mrc 2, 4, APSR_nzcv, cr12, cr8, {0} │ │ │ │ + mrc 2, 2, APSR_nzcv, cr12, cr8, {0} │ │ │ │ ldrmi r2, [r9], -r1, lsl #6 │ │ │ │ @ instruction: 0xf50d4a20 │ │ │ │ @ instruction: 0xf80660a4 │ │ │ │ strcs r4, [r2, #-3105] @ 0xfffff3df │ │ │ │ @ instruction: 0xf8062405 │ │ │ │ @ instruction: 0xf44f4c1f │ │ │ │ stmdb r6, {r7, sl, sp, lr}^ │ │ │ │ strtcs r5, [r8], #1031 @ 0x407 │ │ │ │ ldcmi 8, cr15, [r4], {70} @ 0x46 │ │ │ │ ldrmi pc, [sl], #-1600 @ 0xfffff9c0 │ │ │ │ stcmi 8, cr15, [ip], {70} @ 0x46 │ │ │ │ - strbtcc pc, [r4], #1613 @ 0x64d @ │ │ │ │ + strbtcc pc, [r4], #-1613 @ 0xfffff9b3 @ │ │ │ │ strteq pc, [sp], #-704 @ 0xfffffd40 │ │ │ │ stcmi 8, cr15, [r8], #-280 @ 0xfffffee8 │ │ │ │ strbcs pc, [r1], #-1606 @ 0xfffff9ba @ │ │ │ │ streq pc, [r8], #-704 @ 0xfffffd40 │ │ │ │ @ instruction: 0xf7fe6234 │ │ │ │ @ instruction: 0xf50df943 │ │ │ │ ldrbmi r6, [r8], -r4, lsr #3 │ │ │ │ mcr2 7, 6, pc, cr4, cr13, {7} @ │ │ │ │ adcscc pc, r0, #46137344 @ 0x2c00000 │ │ │ │ eorcc lr, r2, #3440640 @ 0x348000 │ │ │ │ stclt 7, cr15, [r0, #-1016] @ 0xfffffc08 │ │ │ │ - eorseq r0, r3, r0, asr ip │ │ │ │ - eorseq r6, r3, r0, ror #8 │ │ │ │ - eorseq r6, r3, r0, ror #11 │ │ │ │ - eorseq r6, r3, r0, asr #15 │ │ │ │ - eorseq r6, r3, r0, asr #18 │ │ │ │ - eorseq r4, r3, r0, ror #21 │ │ │ │ - eorseq r2, r3, r8, lsl pc │ │ │ │ - ldrsbteq r2, [r3], -r8 │ │ │ │ - eorseq r2, r3, r8, lsl r6 │ │ │ │ - eorseq r2, r3, r8, ror r6 │ │ │ │ - ldrhteq r2, [r3], -r8 │ │ │ │ - eorseq r4, r3, r8, lsl #20 │ │ │ │ + ldrsbteq r0, [r3], -r0 │ │ │ │ + eorseq r6, r3, r0, ror #7 │ │ │ │ + eorseq r6, r3, r0, ror #10 │ │ │ │ + eorseq r6, r3, r0, asr #14 │ │ │ │ + eorseq r6, r3, r0, asr #17 │ │ │ │ + eorseq r4, r3, r0, ror #20 │ │ │ │ + mlaseq r3, r8, lr, r2 │ │ │ │ + eorseq r2, r3, r8, asr r6 │ │ │ │ + mlaseq r3, r8, r5, r2 │ │ │ │ + ldrshteq r2, [r3], -r8 │ │ │ │ + eorseq r2, r3, r8, lsr r5 │ │ │ │ + eorseq r4, r3, r8, lsl #19 │ │ │ │ @ instruction: 0x465849d2 │ │ │ │ mcr2 7, 5, pc, cr2, cr13, {7} @ │ │ │ │ rscscc pc, r0, #14286848 @ 0xda0000 │ │ │ │ svceq 0x00f0f013 │ │ │ │ ldclge 4, cr15, [pc, #248]! @ 0x8bb34 │ │ │ │ @ instruction: 0xf5044cce │ │ │ │ @ instruction: 0x46217590 │ │ │ │ @@ -126474,15 +126474,15 @@ │ │ │ │ @ instruction: 0xf7fed1f8 │ │ │ │ stmibmi r9!, {r0, r3, r4, r5, r7, r8, sl, fp, ip, sp, pc} │ │ │ │ @ instruction: 0xf7fd4658 │ │ │ │ @ instruction: 0xf7fefe3f │ │ │ │ subscs fp, ip, #148, 26 @ 0x2500 │ │ │ │ @ instruction: 0xf1a62100 │ │ │ │ strcs r0, [r1], #-36 @ 0xffffffdc │ │ │ │ - stcl 2, cr15, [r6, #96]! @ 0x60 │ │ │ │ + stc 2, cr15, [r6, #96]! @ 0x60 │ │ │ │ rscsvs r2, r3, r0, lsl #6 │ │ │ │ teqpcs r5, #73400320 @ p-variant is OBSOLETE @ 0x4600000 │ │ │ │ movweq pc, #33472 @ 0x82c0 @ │ │ │ │ @ instruction: 0xf89a61f3 │ │ │ │ @ instruction: 0xf50d348c │ │ │ │ adcsvs r6, r3, r4, lsr #3 │ │ │ │ @ instruction: 0xf8062304 │ │ │ │ @@ -126490,15 +126490,15 @@ │ │ │ │ movwmi lr, #31046 @ 0x7946 │ │ │ │ ldcmi 6, cr4, [sl], {88} @ 0x58 │ │ │ │ @ instruction: 0xf84623a8 │ │ │ │ vfma.f32 d19, d0, d4 │ │ │ │ @ instruction: 0xf5041303 │ │ │ │ @ instruction: 0xf82665b4 │ │ │ │ @ instruction: 0xf64d3c21 │ │ │ │ - vqdmlal.s q10, d0, d0[5] │ │ │ │ + vqdmlal.s , d16, d0[5] │ │ │ │ @ instruction: 0xf846032d │ │ │ │ @ instruction: 0xf7fd3c28 │ │ │ │ @ instruction: 0x4621fe11 │ │ │ │ strbtcc r4, [r0], #-1624 @ 0xfffff9a8 │ │ │ │ mcr2 7, 0, pc, cr12, cr13, {7} @ │ │ │ │ mvnsle r4, ip, lsr #5 │ │ │ │ @ instruction: 0xf5044c8e │ │ │ │ @@ -126630,51 +126630,51 @@ │ │ │ │ stc2 7, cr15, [ip, #-1012] @ 0xfffffc0c │ │ │ │ movscc pc, #46137344 @ 0x2c00000 │ │ │ │ ldrdmi pc, [r8], r3 │ │ │ │ ldmdblt r6, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ ldrbmi r4, [r8], -r6, lsr #18 │ │ │ │ stc2 7, cr15, [r2, #-1012] @ 0xfffffc0c │ │ │ │ ldmdblt r3, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ - eorseq r6, r3, r0, lsl #20 │ │ │ │ - eorseq r6, r3, r0, ror #20 │ │ │ │ - eorseq r6, r3, r0, lsl #23 │ │ │ │ - eorseq r6, r3, r0, ror #23 │ │ │ │ - eorseq r6, r3, r0, asr #24 │ │ │ │ - eorseq r6, r3, r0, lsr #28 │ │ │ │ - eorseq r6, r3, r0, lsl #29 │ │ │ │ - eorseq r7, r3, r0, asr #4 │ │ │ │ - eorseq r6, r3, r0, lsr #19 │ │ │ │ - eorseq r5, r3, r0, lsr #21 │ │ │ │ - eorseq r6, r3, r0, asr #32 │ │ │ │ - eorseq r5, r3, r0, ror #19 │ │ │ │ - eorseq r5, r3, r0, asr #20 │ │ │ │ - eorseq r5, r3, r0, lsr #18 │ │ │ │ - eorseq r5, r3, r0, lsl #19 │ │ │ │ - eorseq r5, r3, r0, ror #10 │ │ │ │ - eorseq r5, r3, r0, ror #4 │ │ │ │ - eorseq r5, r3, r0, lsl #4 │ │ │ │ - eorseq r5, r3, r0, ror #1 │ │ │ │ - eorseq r4, r3, r0, asr #28 │ │ │ │ - eorseq r4, r3, r0, ror #27 │ │ │ │ - eorseq r4, r3, r0, lsl #27 │ │ │ │ - eorseq r4, r3, r8, ror #11 │ │ │ │ - ldrsbteq r4, [r3], -r8 │ │ │ │ - eorseq r4, r3, r8, ror r3 │ │ │ │ - eorseq r4, r3, r8, lsl r3 │ │ │ │ - eorseq r4, r3, r0, lsr #26 │ │ │ │ - eorseq r4, r3, r0, asr #22 │ │ │ │ - mlaseq r3, r8, pc, r2 @ │ │ │ │ + eorseq r6, r3, r0, lsl #19 │ │ │ │ + eorseq r6, r3, r0, ror #19 │ │ │ │ + eorseq r6, r3, r0, lsl #22 │ │ │ │ + eorseq r6, r3, r0, ror #22 │ │ │ │ + eorseq r6, r3, r0, asr #23 │ │ │ │ + eorseq r6, r3, r0, lsr #27 │ │ │ │ + eorseq r6, r3, r0, lsl #28 │ │ │ │ + eorseq r7, r3, r0, asr #3 │ │ │ │ + eorseq r6, r3, r0, lsr #18 │ │ │ │ + eorseq r5, r3, r0, lsr #20 │ │ │ │ + eorseq r5, r3, r0, asr #31 │ │ │ │ + eorseq r5, r3, r0, ror #18 │ │ │ │ + eorseq r5, r3, r0, asr #19 │ │ │ │ + eorseq r5, r3, r0, lsr #17 │ │ │ │ + eorseq r5, r3, r0, lsl #18 │ │ │ │ + eorseq r5, r3, r0, ror #9 │ │ │ │ + eorseq r5, r3, r0, ror #3 │ │ │ │ + eorseq r5, r3, r0, lsl #3 │ │ │ │ + eorseq r5, r3, r0, rrx │ │ │ │ + eorseq r4, r3, r0, asr #27 │ │ │ │ + eorseq r4, r3, r0, ror #26 │ │ │ │ + eorseq r4, r3, r0, lsl #26 │ │ │ │ + eorseq r4, r3, r8, ror #10 │ │ │ │ + eorseq r4, r3, r8, asr r3 │ │ │ │ + ldrshteq r4, [r3], -r8 │ │ │ │ + mlaseq r3, r8, r2, r4 │ │ │ │ + eorseq r4, r3, r0, lsr #25 │ │ │ │ + eorseq r4, r3, r0, asr #21 │ │ │ │ + eorseq r2, r3, r8, lsl pc │ │ │ │ + eorseq r3, r3, r8, asr r7 │ │ │ │ + eorseq r3, r3, r8, lsr r9 │ │ │ │ + eorseq r3, r3, r8, lsr pc │ │ │ │ + mlaseq r3, r8, ip, r3 │ │ │ │ + eorseq r3, r3, r8, lsr ip │ │ │ │ + eorseq r3, r3, r8, ror fp │ │ │ │ ldrsbteq r3, [r3], -r8 │ │ │ │ - ldrhteq r3, [r3], -r8 │ │ │ │ - ldrhteq r3, [r3], -r8 │ │ │ │ - eorseq r3, r3, r8, lsl sp │ │ │ │ - ldrhteq r3, [r3], -r8 │ │ │ │ - ldrshteq r3, [r3], -r8 │ │ │ │ - eorseq r3, r3, r8, asr ip │ │ │ │ - mlaseq r3, r8, fp, r3 │ │ │ │ + eorseq r3, r3, r8, lsl fp │ │ │ │ ldmibmi r6, {r3, r4, r6, r9, sl, lr}^ │ │ │ │ ldc2 7, cr15, [r2], #1012 @ 0x3f4 │ │ │ │ @ instruction: 0x465849d5 │ │ │ │ stc2 7, cr15, [lr], #1012 @ 0x3f4 │ │ │ │ ldmlt sl!, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ @ instruction: 0x465849d3 │ │ │ │ stc2 7, cr15, [r8], #1012 @ 0x3f4 │ │ │ │ @@ -126714,103 +126714,103 @@ │ │ │ │ blge 0xfe28e2ac │ │ │ │ eorne pc, r9, r5, asr #12 │ │ │ │ andeq pc, r8, r0, asr #5 │ │ │ │ teqppl r5, r5, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlabteq r8, r0, r2, pc @ │ │ │ │ adcmi pc, r5, #72351744 @ 0x4500000 │ │ │ │ andeq pc, r8, #192, 4 │ │ │ │ - ldccc 6, cr15, [ip], #308 @ 0x134 │ │ │ │ + ldccc 6, cr15, [ip], #-308 @ 0xfffffecc │ │ │ │ stceq 2, cr15, [sp], #-768 @ 0xfffffd00 │ │ │ │ blge 0xfe8b0ad0 │ │ │ │ andcs lr, r3, sp, asr #19 │ │ │ │ tstls r5, r1, lsl #6 │ │ │ │ eorge pc, r0, sp, asr #17 │ │ │ │ eorgt pc, r8, sp, asr #17 │ │ │ │ andlt pc, r8, sp, asr #17 │ │ │ │ movweq pc, #4105 @ 0x1009 @ │ │ │ │ strbvc pc, [sl, -r6, lsr #11] @ │ │ │ │ vld1.16 {d20-d22}, [pc], r9 │ │ │ │ stmdals sl, {r3, r6, r9, fp, ip, sp, lr} │ │ │ │ stmeq r3, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc} │ │ │ │ - @ instruction: 0xff74f1b5 │ │ │ │ + @ instruction: 0xff38f1b5 │ │ │ │ @ instruction: 0x46042259 │ │ │ │ bl 0x214304 │ │ │ │ vaddl.u8 q8, d9, d10 │ │ │ │ vrshl.s16 q0, q1, q4 │ │ │ │ - bls 0x206ea0 │ │ │ │ + bls 0x206da0 │ │ │ │ @ instruction: 0xf0459b04 │ │ │ │ stmdbls r3, {r3, r8, sl} │ │ │ │ blne 0x706858 │ │ │ │ vst3.32 {d22-d24}, [pc :256], sl │ │ │ │ eorsvs r6, ip, r0, lsr #21 │ │ │ │ ldrbtvs r7, [fp], #-445 @ 0xfffffe43 │ │ │ │ ldrbtvs r2, [r9], #1020 @ 0x3fc │ │ │ │ movwge lr, #18887 @ 0x49c7 │ │ │ │ movwvs pc, #62016 @ 0xf240 @ │ │ │ │ adcshi r9, fp, r0, lsl #18 │ │ │ │ @ instruction: 0xf8879802 │ │ │ │ @ instruction: 0xf887b008 │ │ │ │ @ instruction: 0xf7fd8009 │ │ │ │ @ instruction: 0x4620fc17 │ │ │ │ - cdp2 1, 5, cr15, cr6, cr14, {5} │ │ │ │ + cdp2 1, 1, cr15, cr10, cr14, {5} │ │ │ │ ldrtvc pc, [r2], #-1446 @ 0xfffffa5a @ │ │ │ │ @ instruction: 0xf64d4649 │ │ │ │ - vmla.i d19, d16, d0[1] │ │ │ │ + vmla.i d19, d0, d0[1] │ │ │ │ @ instruction: 0xf109002d │ │ │ │ @ instruction: 0xf1b50901 │ │ │ │ - @ instruction: 0xf46fff41 │ │ │ │ + @ instruction: 0xf46fff05 │ │ │ │ @ instruction: 0x46077330 │ │ │ │ tstcs r0, r9, asr r2 │ │ │ │ vtst.16 , q12, q8 │ │ │ │ - bls 0x206e3c │ │ │ │ + bls 0x206d3c │ │ │ │ vmla.i8 d25, d0, d3 │ │ │ │ adchi r6, r3, pc, lsl #6 │ │ │ │ movweq pc, #4168 @ 0x1048 @ │ │ │ │ blls 0x1a8910 │ │ │ │ @ instruction: 0x71a56463 │ │ │ │ strtvs r2, [r2], #1532 @ 0x5fc │ │ │ │ @ instruction: 0xf88464e1 │ │ │ │ ldmib sp, {r3, ip, sp, pc}^ │ │ │ │ @ instruction: 0xf8c41001 │ │ │ │ cmnvs r5, r0, lsl r0 │ │ │ │ @ instruction: 0xf7fd6027 │ │ │ │ ldrtmi pc, [r8], -r9, ror #23 @ │ │ │ │ - cdp2 1, 2, cr15, cr8, cr14, {5} │ │ │ │ + stc2l 1, cr15, [ip, #696]! @ 0x2b8 │ │ │ │ @ instruction: 0xf8d39b08 │ │ │ │ blcs 0x8987e0 │ │ │ │ @ instruction: 0x2320bf28 │ │ │ │ ldmle r5, {r0, r1, r3, r6, r8, sl, lr} │ │ │ │ ldrdge pc, [r0], -sp @ │ │ │ │ ldrdlt pc, [r8], -sp │ │ │ │ andscc pc, r0, #14286848 @ 0xda0000 │ │ │ │ @ instruction: 0xf0002b00 │ │ │ │ @ instruction: 0xf04f808b │ │ │ │ blge 0xfe28e3d0 │ │ │ │ teqppl r5, r5, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlabteq r8, r0, r2, pc @ │ │ │ │ adcmi pc, r5, #72351744 @ 0x4500000 │ │ │ │ andeq pc, r8, #192, 4 │ │ │ │ - sbccc pc, ip, sp, asr #12 │ │ │ │ + subcc pc, ip, sp, asr #12 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ blge 0xfe8b0bec │ │ │ │ smlabtcs r3, sp, r9, lr │ │ │ │ @ instruction: 0xf8cd9301 │ │ │ │ andls sl, r8, r4, lsl r0 │ │ │ │ andlt pc, r8, sp, asr #17 │ │ │ │ movweq pc, #4105 @ 0x1009 @ │ │ │ │ stmdals r8, {r0, r3, r6, r9, sl, lr} │ │ │ │ stmdavc sl, {r1, r2, r5, r7, r8, sl, ip, sp, lr, pc}^ │ │ │ │ beq 0xfe186948 │ │ │ │ - mcr2 1, 7, pc, cr10, cr5, {5} @ │ │ │ │ + mcr2 1, 5, pc, cr14, cr5, {5} @ │ │ │ │ mcrrvc 4, 6, pc, r8, cr15 @ │ │ │ │ subscs r4, r9, #4, 12 @ 0x400000 │ │ │ │ andeq lr, ip, r6, lsl #22 │ │ │ │ vaddw.u8 q9, , d0 │ │ │ │ vabd.s16 q0, q4, q1 │ │ │ │ - b 0x1486d88 │ │ │ │ + b 0x1486c88 │ │ │ │ bls 0x151490 │ │ │ │ streq pc, [r8, -r7, asr #32] │ │ │ │ @ instruction: 0xf0459b04 │ │ │ │ @ instruction: 0xf8c80504 │ │ │ │ vst4.16 {d18-d21}, [pc], ip │ │ │ │ stmdbls r0, {r7, r8, r9, fp, sp, lr} │ │ │ │ andmi pc, r0, r8, asr #17 │ │ │ │ @@ -126820,37 +126820,37 @@ │ │ │ │ movwvs pc, #62016 @ 0xf240 @ │ │ │ │ andvc pc, r6, r8, lsl #17 │ │ │ │ andcc pc, r4, r8, lsr #17 │ │ │ │ andpl pc, r8, r8, lsl #17 │ │ │ │ andge pc, r9, r8, lsl #17 │ │ │ │ blx 0xfe24a05e │ │ │ │ @ instruction: 0xf1ae4620 │ │ │ │ - @ instruction: 0xf5a6fdc5 │ │ │ │ + @ instruction: 0xf5a6fd89 │ │ │ │ @ instruction: 0x46497432 │ │ │ │ - sbcscc pc, r8, sp, asr #12 │ │ │ │ + subscc pc, r8, sp, asr #12 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ stmdbeq r1, {r0, r3, r8, ip, sp, lr, pc} │ │ │ │ - mrc2 1, 5, pc, cr0, cr5, {5} │ │ │ │ + mrc2 1, 3, pc, cr4, cr5, {5} │ │ │ │ cdpvc 4, 3, cr15, cr0, cr15, {3} │ │ │ │ subscs r4, r9, #128, 12 @ 0x8000000 │ │ │ │ andeq lr, lr, r6, lsl #22 │ │ │ │ vrhadd.s16 d2, d8, d0 │ │ │ │ - bls 0x186d18 │ │ │ │ + bls 0x186c18 │ │ │ │ movwvs pc, #62016 @ 0xf240 @ │ │ │ │ @ instruction: 0xf04a80a3 │ │ │ │ rsbvc r0, r3, #67108864 @ 0x4000000 │ │ │ │ mvnscs r9, r4, lsl #22 │ │ │ │ cmnvs r1, r3, lsr #9 │ │ │ │ ldmib sp, {r1, r5, r6, r7, sl, sp, lr}^ │ │ │ │ @ instruction: 0x71a71001 │ │ │ │ @ instruction: 0xf8c47225 │ │ │ │ @ instruction: 0xf8c4b010 │ │ │ │ @ instruction: 0xf7fd8000 │ │ │ │ @ instruction: 0x4640fb59 │ │ │ │ - ldc2 1, cr15, [r8, #696] @ 0x2b8 │ │ │ │ + ldc2l 1, cr15, [ip, #-696] @ 0xfffffd48 │ │ │ │ @ instruction: 0xf8d39b05 │ │ │ │ blcs 0x898910 │ │ │ │ @ instruction: 0x2320bf28 │ │ │ │ ldmle r1, {r0, r1, r3, r6, r8, sl, lr} │ │ │ │ @ instruction: 0xa014f8dd │ │ │ │ ldrdlt pc, [r8], -sp │ │ │ │ adcscc pc, r0, #46137344 @ 0x2c00000 │ │ │ │ @@ -126868,44 +126868,44 @@ │ │ │ │ strtmi r6, [r1], -r8, lsr #11 │ │ │ │ strbtcc r4, [r0], #-1624 @ 0xfffff9a8 │ │ │ │ blx 0xbca112 │ │ │ │ mvnsle r4, r5, lsr #5 │ │ │ │ svclt 0x002af7fd │ │ │ │ subscs r2, sl, #0, 2 │ │ │ │ eoreq pc, r2, r6, lsr #3 │ │ │ │ - b 0xff548990 │ │ │ │ + b 0xfe548990 │ │ │ │ @ instruction: 0x61a4f50d │ │ │ │ @ instruction: 0xf64d4658 │ │ │ │ - vorr.i32 q10, #3072 @ 0x00000c00 │ │ │ │ + vrsra.s64 , q6, #64 │ │ │ │ @ instruction: 0xf846032d │ │ │ │ @ instruction: 0xf2403c28 │ │ │ │ @ instruction: 0xf826230f │ │ │ │ movwcs r3, #19492 @ 0x4c24 │ │ │ │ stccc 8, cr15, [r0], #-24 @ 0xffffffe8 │ │ │ │ @ instruction: 0xf84623f0 │ │ │ │ @ instruction: 0xf44f3c14 │ │ │ │ teqvs r3, ip, lsr r3 │ │ │ │ blx 0x34a156 │ │ │ │ ldmiblt r4, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ - ldrsbteq r3, [r3], -r8 │ │ │ │ - eorseq r3, r3, r8, lsr fp │ │ │ │ - eorseq r3, r3, r8, lsl sl │ │ │ │ - eorseq r3, r3, r8, ror sl │ │ │ │ - ldrshteq r0, [r3], -r0 │ │ │ │ - ldrhteq r0, [r3], -r0 │ │ │ │ - eorseq r4, r3, r8, ror #14 │ │ │ │ - eorseq r6, r3, r0, asr #32 │ │ │ │ - eorseq r6, r3, r0, lsl #8 │ │ │ │ - mlaseq r3, r8, r2, r3 │ │ │ │ + eorseq r3, r3, r8, asr sl │ │ │ │ + ldrhteq r3, [r3], -r8 │ │ │ │ + mlaseq r3, r8, r9, r3 │ │ │ │ + ldrshteq r3, [r3], -r8 │ │ │ │ + eorseq r0, r3, r0, ror lr │ │ │ │ + eorseq r0, r3, r0, lsr r9 │ │ │ │ + eorseq r4, r3, r8, ror #13 │ │ │ │ + eorseq r5, r3, r0, asr #31 │ │ │ │ + eorseq r6, r3, r0, lsl #7 │ │ │ │ + eorseq r3, r3, r8, lsl r2 │ │ │ │ stmdami r0, {r3, r6, ip, sp, lr, pc}^ │ │ │ │ svclt 0x00bff7fe │ │ │ │ stmdbmi r9, {r3, r4, r6, r9, sl, lr}^ │ │ │ │ blx 0xffbca190 │ │ │ │ @ instruction: 0xf6444658 │ │ │ │ - vaddw.s8 q9, q8, d0 │ │ │ │ + vaddw.s8 q9, q0, d0 │ │ │ │ @ instruction: 0xf7fd0133 │ │ │ │ @ instruction: 0xf7fffae5 │ │ │ │ stmdbmi r4, {r1, r3, r5, r6, r7, r8, r9, fp, ip, sp, pc}^ │ │ │ │ @ instruction: 0xf7fd4658 │ │ │ │ str pc, [r8], #2783 @ 0xadf │ │ │ │ svcls 0x00004c42 │ │ │ │ ldrvc pc, [r0, #1284] @ 0x504 │ │ │ │ @@ -126918,19 +126918,19 @@ │ │ │ │ strtvs pc, [r9], sp, lsl #10 │ │ │ │ bcc 0xfecc960c │ │ │ │ strvs pc, [r5, #1293]! @ 0x50d │ │ │ │ @ instruction: 0xf7ff9301 │ │ │ │ @ instruction: 0xf5a6b861 │ │ │ │ adcscs r7, ip, #164, 18 @ 0x290000 │ │ │ │ adcvc pc, r2, r6, lsr #11 │ │ │ │ - biccs pc, r4, #80740352 @ 0x4d00000 │ │ │ │ + movtcs pc, #17997 @ 0x464d @ │ │ │ │ msreq CPSR_fsc, #192, 4 │ │ │ │ strbvs pc, [r0, #-964] @ 0xfffffc3c @ │ │ │ │ andcc pc, r0, r9, asr #17 │ │ │ │ - b 0x1a48a68 │ │ │ │ + b 0xa48a68 │ │ │ │ andshi pc, r4, r9, asr #17 │ │ │ │ movweq pc, #4175 @ 0x104f @ │ │ │ │ andcc pc, r9, r9, lsl #17 │ │ │ │ ldcpl 8, cr15, [r8], #280 @ 0x118 │ │ │ │ movweq pc, #12367 @ 0x304f @ │ │ │ │ stclcc 8, cr15, [r1], #24 │ │ │ │ @ instruction: 0xf8462310 │ │ │ │ @@ -126947,40 +126947,40 @@ │ │ │ │ mvnscs r3, #58112 @ 0xe300 │ │ │ │ ldclcc 8, cr15, [r4], {70} @ 0x46 │ │ │ │ @ instruction: 0xf8462300 │ │ │ │ @ instruction: 0xf44f3cb4 │ │ │ │ vqdmlal.s q11, d0, d0[0] │ │ │ │ @ instruction: 0xf8c93300 │ │ │ │ @ instruction: 0xf64d3004 │ │ │ │ - vrsra.s64 q9, q0, #64 │ │ │ │ + vorr.i32 q9, #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf846032d │ │ │ │ @ instruction: 0xf7fd3ce8 │ │ │ │ @ instruction: 0xf50dfa7f │ │ │ │ ldrbmi r6, [r8], -ip, lsl #3 │ │ │ │ blx 0x1f4a274 │ │ │ │ mcrlt 7, 7, pc, cr2, cr14, {7} @ │ │ │ │ - ldc2 2, cr15, [r8, #164]! @ 0xa4 │ │ │ │ - tstpcc r0, sp, asr #4 @ p-variant is OBSOLETE │ │ │ │ + ldc2l 2, cr15, [r8, #-164]! @ 0xffffff5c │ │ │ │ + orrcs pc, r0, sp, asr #4 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - eormi pc, r8, sp, asr #12 │ │ │ │ + adccc pc, r8, sp, asr #12 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ @ instruction: 0xf6414b0b │ │ │ │ @ instruction: 0xf1f4429c │ │ │ │ - vfma.f32 , , │ │ │ │ - vaddw.s8 , q0, d0 │ │ │ │ + vfma.f32 d31, d13, d13 │ │ │ │ + vaddw.s8 q9, q8, d0 │ │ │ │ @ instruction: 0xf64d012d │ │ │ │ - vmla.i d19, d0, d0[0] │ │ │ │ + vmla.i d18, d16, d0[0] │ │ │ │ blmi 0x1cc368 │ │ │ │ eorscc pc, r2, #68157440 @ 0x4100000 │ │ │ │ - mrrc2 1, 15, pc, r0, cr4 @ │ │ │ │ - eorseq r4, r3, r0, lsr #20 │ │ │ │ - eorseq r7, r3, r0, ror #3 │ │ │ │ - ldrhteq r1, [r3], -r8 │ │ │ │ - eorseq r2, r3, r8, ror pc │ │ │ │ - stclt 1, cr15, [r2], {163} @ 0xa3 │ │ │ │ + ldc2 1, cr15, [r0], {244} @ 0xf4 │ │ │ │ + eorseq r4, r3, r0, lsr #19 │ │ │ │ + eorseq r7, r3, r0, ror #2 │ │ │ │ + eorseq r1, r3, r8, lsr r9 │ │ │ │ + ldrshteq r2, [r3], -r8 │ │ │ │ + bllt 0xff24895c │ │ │ │ @ instruction: 0xf8d0b530 │ │ │ │ @ instruction: 0xf8d03220 │ │ │ │ @ instruction: 0xf8d05218 │ │ │ │ @ instruction: 0xf0031168 │ │ │ │ @ instruction: 0xf8d04300 │ │ │ │ b 0x115cb88 │ │ │ │ @ instruction: 0xf8d07345 │ │ │ │ @@ -127126,25 +127126,25 @@ │ │ │ │ @ instruction: 0x061220d8 │ │ │ │ addshi pc, r2, r0, lsl #2 │ │ │ │ @ instruction: 0x2150f895 │ │ │ │ @ instruction: 0xf0402a00 │ │ │ │ @ instruction: 0xf1ae80cc │ │ │ │ stmdbcs sl, {r4, r8} │ │ │ │ addhi pc, r8, r0, lsl #4 │ │ │ │ - adcvs pc, r0, #64, 4 │ │ │ │ + eorvs pc, r0, #64, 4 │ │ │ │ eorseq pc, r3, #192, 4 │ │ │ │ addeq lr, r1, #2048 @ 0x800 │ │ │ │ ldrdcs pc, [r0], #130 @ 0x82 │ │ │ │ cmnle sp, r3, lsl #20 │ │ │ │ subscs pc, r0, #78643200 @ 0x4b00000 │ │ │ │ addscs pc, r7, #192, 4 │ │ │ │ @ instruction: 0x06d16812 │ │ │ │ addshi pc, r8, r0, lsl #2 │ │ │ │ ldrpl pc, [r6, #-1445]! @ 0xfffffa5b │ │ │ │ - mvnspl pc, sp, asr #12 │ │ │ │ + cmnppl r4, sp, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ @ instruction: 0x46283d30 │ │ │ │ stc2l 7, cr15, [lr, #-728]! @ 0xfffffd28 │ │ │ │ andlt r4, r5, r8, lsr #12 │ │ │ │ ldrhtmi lr, [r0], #141 @ 0x8d │ │ │ │ ldcllt 0, cr15, [ip], #-8 │ │ │ │ eormi r4, r2, r2, ror r0 │ │ │ │ @@ -127186,19 +127186,19 @@ │ │ │ │ ldmdavs fp, {r0, r1, r2, r4, r7, r8, r9, sp} │ │ │ │ svclt 0x005c051b │ │ │ │ andeq lr, r6, #128, 20 @ 0x80000 │ │ │ │ @ instruction: 0xf57f4022 │ │ │ │ blmi 0xff8378 │ │ │ │ mrseq pc, CPSR @ │ │ │ │ andeq pc, pc, #6 │ │ │ │ - adcpl pc, r8, sp, asr #12 │ │ │ │ + eorpl pc, r8, sp, asr #12 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ addeq lr, r2, #3072 @ 0xc00 │ │ │ │ orreq lr, r1, r3, lsl #22 │ │ │ │ - mrc2 0, 0, pc, cr8, cr7, {6} │ │ │ │ + ldc2l 0, cr15, [ip, #860] @ 0x35c │ │ │ │ ldrdeq pc, [r8, #-133]! @ 0xffffff7b │ │ │ │ andeq lr, r0, #548864 @ 0x86000 │ │ │ │ strb r4, [r1, -r2, lsr #32] │ │ │ │ ldreq pc, [pc], #-36 @ 0x8c648 │ │ │ │ sbcsle r2, sl, r3, lsl #22 │ │ │ │ ldccc 5, cr15, [r9], {5} │ │ │ │ stcleq 1, cr15, [r0], #48 @ 0x30 │ │ │ │ @@ -127211,61 +127211,61 @@ │ │ │ │ b 0xfe20cc10 │ │ │ │ eormi r0, r2, r0, lsl #4 │ │ │ │ svcge 0x0028f43f │ │ │ │ @ instruction: 0xf64be76e │ │ │ │ vmov.i32 q9, #0 @ 0x00000000 │ │ │ │ ldmdavs r2, {r0, r1, r2, r4, r7, r9, sp} │ │ │ │ strble r0, [sp, #1746]! @ 0x6d2 │ │ │ │ - cmnpmi r0, sp, asr #12 @ p-variant is OBSOLETE │ │ │ │ + mvnscc pc, sp, asr #12 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - addsmi pc, r0, #80740352 @ 0x4d00000 │ │ │ │ + andsmi pc, r0, #80740352 @ 0x4d00000 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ svclt 0x00182b01 │ │ │ │ blmi 0x79dee4 │ │ │ │ andeq pc, pc, #0 │ │ │ │ andeq pc, pc, r6 │ │ │ │ addeq lr, r2, #3072 @ 0xc00 │ │ │ │ orreq lr, r0, #3072 @ 0xc00 │ │ │ │ andls r6, r0, r8, ror #23 │ │ │ │ - sbcspl pc, ip, sp, asr #12 │ │ │ │ + subspl pc, ip, sp, asr #12 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ - ldc2l 0, cr15, [r4, #860] @ 0x35c │ │ │ │ + ldc2 0, cr15, [r8, #860] @ 0x35c │ │ │ │ @ instruction: 0xf8d5e7d0 │ │ │ │ vmla.f q9, q1, d0[2] │ │ │ │ ldr r0, [fp, -r1, lsl #5]! │ │ │ │ - orrsmi pc, r0, sp, asr #12 │ │ │ │ + tstpmi r0, sp, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ @ instruction: 0xf64de7e3 │ │ │ │ - vaddl.s8 q10, d16, d28 │ │ │ │ + vaddl.s8 q10, d0, d28 │ │ │ │ stmib sp, {r0, r2, r3, r5}^ │ │ │ │ @ instruction: 0xf0d72302 │ │ │ │ - ldmib sp, {r0, r6, r7, r8, sl, fp, ip, sp, lr, pc}^ │ │ │ │ + ldmib sp, {r0, r2, r7, r8, sl, fp, ip, sp, lr, pc}^ │ │ │ │ ldrb r2, [r5, -r2, lsl #6] │ │ │ │ - andpl pc, r0, sp, asr #12 │ │ │ │ + addmi pc, r0, sp, asr #12 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ @ instruction: 0xf0d79302 │ │ │ │ - blls 0x14bdd8 │ │ │ │ + blls 0x14bce8 │ │ │ │ @ instruction: 0xf64de75c │ │ │ │ - vmov.i32 , #4 @ 0x00000004 │ │ │ │ + vshr.s64 q10, q2, #64 │ │ │ │ movwls r0, #8237 @ 0x202d │ │ │ │ - stc2 0, cr15, [lr, #860]! @ 0x35c │ │ │ │ + ldc2l 0, cr15, [r2, #-860]! @ 0xfffffca4 │ │ │ │ strb r9, [r3, -r2, lsl #22]! │ │ │ │ - eorseq r7, r3, r0, lsr #14 │ │ │ │ + eorseq r7, r3, r0, lsr #13 │ │ │ │ ldrbmi r2, [r0, -r1]! │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfebe3920 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ vhadd.s8 d18, d13, d0 │ │ │ │ - vaddw.s8 , q0, d0 │ │ │ │ + vaddw.s8 q9, q8, d0 │ │ │ │ blmi 0x14cbe8 │ │ │ │ rsbeq pc, ip, #536870916 @ 0x20000004 │ │ │ │ @ instruction: 0xf1bc9000 │ │ │ │ - svclt 0x0000ff23 │ │ │ │ - eorseq r7, r3, r0, ror #14 │ │ │ │ + svclt 0x0000fee7 │ │ │ │ + eorseq r7, r3, r0, ror #13 │ │ │ │ cmplt r1, r3, lsl #12 │ │ │ │ biceq lr, r1, #3072 @ 0xc00 │ │ │ │ ldrdeq lr, [ip, r3]! │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf5004770 │ │ │ │ rsccc r3, r0, #-1879048183 @ 0x90000009 │ │ │ │ @@ -127275,53 +127275,53 @@ │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfebe3974 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8d00ff0 │ │ │ │ addlt r1, r3, r8, asr sp │ │ │ │ svclt 0x00183900 │ │ │ │ andls r2, r1, r1, lsl #2 │ │ │ │ - ldc2 0, cr15, [lr], {88} @ 0x58 │ │ │ │ + blx 0xff9c88ee │ │ │ │ blls 0xd6824 │ │ │ │ tstcs r2, r8, lsl #30 │ │ │ │ stmdacs lr!, {r2, ip, lr, pc} │ │ │ │ tstcs r3, r8, lsl #30 │ │ │ │ mrscs sp, (UNDEF: 1) │ │ │ │ biceq lr, r1, #3072 @ 0xc00 │ │ │ │ ldrdeq lr, [ip, r3]! │ │ │ │ andcs fp, r0, #3 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ stclt 14, cr0, [r0, #-0] │ │ │ │ - bicmi pc, r0, #-1610612732 @ 0xa0000004 │ │ │ │ + movtmi pc, #586 @ 0x24a @ │ │ │ │ teqpeq r2, #192, 4 @ p-variant is OBSOLETE │ │ │ │ eorcs pc, r2, r3, asr r8 @ │ │ │ │ orrne pc, r0, #134217731 @ 0x8000003 │ │ │ │ ldrbeq fp, [r2, #-2387] @ 0xfffff6ad │ │ │ │ ldrmi fp, [r8], -lr, asr #30 │ │ │ │ andpl pc, r0, r0, asr #6 │ │ │ │ andeq pc, r3, r0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ subne pc, r1, r1, asr #7 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ - bicmi pc, r0, #-1610612732 @ 0xa0000004 │ │ │ │ + movtmi pc, #586 @ 0x24a @ │ │ │ │ teqpeq r2, #192, 4 @ p-variant is OBSOLETE │ │ │ │ eorcs pc, r2, r3, asr r8 @ │ │ │ │ orrne pc, r0, #134217731 @ 0x8000003 │ │ │ │ ldrbeq fp, [r2, #-2387] @ 0xfffff6ad │ │ │ │ ldrmi fp, [r8], -lr, asr #30 │ │ │ │ subvc pc, r0, r0, asr #6 │ │ │ │ andeq pc, r3, r0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ sbcmi pc, r1, r1, asr #7 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ - bicmi pc, r0, #-1610612732 @ 0xa0000004 │ │ │ │ + movtmi pc, #586 @ 0x24a @ │ │ │ │ teqpeq r2, #192, 4 @ p-variant is OBSOLETE │ │ │ │ eorcc pc, r2, r3, asr r8 @ │ │ │ │ svclt 0x004e065b │ │ │ │ subvs pc, r1, r1, asr #7 │ │ │ │ addvc pc, r0, r0, asr #6 │ │ │ │ andeq pc, r3, r0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @@ -127333,15 +127333,15 @@ │ │ │ │ ldcls 0, cr11, [r2], {137} @ 0x89 │ │ │ │ umaalpl pc, ip, sp, r8 @ │ │ │ │ svclt 0x00082c31 │ │ │ │ ldrdcs lr, [lr, #144]! @ 0x90 │ │ │ │ bichi pc, lr, r0 │ │ │ │ @ instruction: 0xf0002c30 │ │ │ │ vand d24, d26, d25 │ │ │ │ - vmlal.s q10, d16, d0[0] │ │ │ │ + vmlal.s q10, d0, d0[0] │ │ │ │ @ instruction: 0xf8520232 │ │ │ │ vaddl.u8 q10, d4, d20 │ │ │ │ vmul.i q8, q10, d1[0] │ │ │ │ @ instruction: 0xf1082e80 │ │ │ │ bl 0x8d248 │ │ │ │ @ instruction: 0xf85001c2 │ │ │ │ stmdavs r9, {r1, r4, r5, sp}^ │ │ │ │ @@ -127401,15 +127401,15 @@ │ │ │ │ mrshi pc, (UNDEF: 8) @ │ │ │ │ @ instruction: 0xf3c20f93 │ │ │ │ blcc 0xded84 │ │ │ │ blpl 0xff0c987c │ │ │ │ @ instruction: 0xf3c12b02 │ │ │ │ svclt 0x008f2a80 │ │ │ │ @ instruction: 0xf6462603 │ │ │ │ - vmvn.i32 q10, #0 @ 0x00000000 │ │ │ │ + @ instruction: 0xf2c036f0 │ │ │ │ bl 0x20e254 │ │ │ │ vrsubhn.i16 d16, q9, │ │ │ │ movwls r7, #13057 @ 0x3301 │ │ │ │ movwvs pc, #961 @ 0x3c1 @ │ │ │ │ svclt 0x00989304 │ │ │ │ blvs 0x2cacf4 │ │ │ │ movweq pc, #28673 @ 0x7001 @ │ │ │ │ @@ -127562,15 +127562,15 @@ │ │ │ │ bicvs pc, r0, #208, 16 @ 0xd00000 │ │ │ │ tstpeq r0, r2, ror #6 @ p-variant is OBSOLETE │ │ │ │ ldrbeq pc, [lr], r6, lsr #8 @ │ │ │ │ rsbspl pc, ip, #1325400064 @ 0x4f000000 │ │ │ │ rsbeq pc, pc, #192, 4 │ │ │ │ ldrbtpl pc, [ip], -r6, lsr #8 @ │ │ │ │ teqmi r2, #58 @ 0x3a │ │ │ │ - strbmi pc, [r0], sl, asr #4 @ │ │ │ │ + strbmi pc, [r0], -sl, asr #4 @ │ │ │ │ ldrteq pc, [r2], -r0, asr #5 @ │ │ │ │ eormi pc, r4, r6, asr r8 @ │ │ │ │ cdpcs 3, 8, cr15, cr0, cr4, {6} │ │ │ │ stmiaeq r1, {r2, r6, r7, r8, r9, ip, sp, lr, pc}^ │ │ │ │ smladxls r1, sl, r6, lr │ │ │ │ @ instruction: 0xf500e6dd │ │ │ │ @ instruction: 0xf508389a │ │ │ │ @@ -127709,21 +127709,21 @@ │ │ │ │ tstle r2, r0, lsl #30 │ │ │ │ svceq 0x0070f416 │ │ │ │ vmla.f , q10, d2[5] │ │ │ │ stccs 4, cr1, [r1], {3} │ │ │ │ svcge 0x0043f63f │ │ │ │ teqeq r4, r4, lsl r9 │ │ │ │ svcge 0x003ff57f │ │ │ │ - tstpcc r0, sp, asr #4 @ p-variant is OBSOLETE │ │ │ │ + orrcs pc, r0, sp, asr #4 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - andsvs pc, r8, sp, asr #12 │ │ │ │ + addspl pc, r8, sp, asr #12 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ vqdmulh.s d20, d18, d20 │ │ │ │ @ instruction: 0xf1f352de │ │ │ │ - mcrls 14, 0, pc, cr6, cr9, {3} @ │ │ │ │ + mcrls 14, 0, pc, cr6, cr9, {1} @ │ │ │ │ eorsle r2, fp, r0, lsl #28 │ │ │ │ svceq 0x0000f1be │ │ │ │ sbcshi pc, lr, r0 │ │ │ │ addscc pc, sl, r0, lsl #10 │ │ │ │ eorcs r9, r7, r7 │ │ │ │ ldmib r6, {r0, r1, r2, r9, sl, fp, ip, pc}^ │ │ │ │ @ instruction: 0xf004644a │ │ │ │ @@ -127878,27 +127878,27 @@ │ │ │ │ ldrtmi r4, [r4], -r8, asr #12 │ │ │ │ @ instruction: 0x2600e673 │ │ │ │ @ instruction: 0xe6704634 │ │ │ │ strcs r4, [r2], -r8, asr #12 │ │ │ │ strbt r2, [ip], -r0, lsl #8 │ │ │ │ strcs r2, [r0], #-1538 @ 0xfffff9fe │ │ │ │ svclt 0x0000e669 │ │ │ │ - eorseq r7, r3, r4, lsl #15 │ │ │ │ + eorseq r7, r3, r4, lsl #14 │ │ │ │ ldrbmi r2, [r0, -r0]! │ │ │ │ orrscc pc, r9, #0, 10 │ │ │ │ mvncc r4, #2097152 @ 0x200000 │ │ │ │ stccc 8, cr15, [r8], {83} @ 0x53 │ │ │ │ svceq 0x0080f013 │ │ │ │ stmdbcs r3, {r0, r2, r8, ip, lr, pc} │ │ │ │ ldm pc, {r0, r1, r2, r3, r6, fp, ip, lr, pc}^ @ │ │ │ │ ldrne pc, [r0, -r1] │ │ │ │ @ instruction: 0xf8d02509 │ │ │ │ stmdbcc r0, {r3, r4, r6, r8, sl, fp, ip} │ │ │ │ tstcs r1, r8, lsl pc │ │ │ │ - svclt 0x0050f057 │ │ │ │ + svclt 0x0016f057 │ │ │ │ tstcs r0, sl, lsr #32 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ eorcs r4, r0, r0, ror r7 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ @@ -127930,30 +127930,30 @@ │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ strlt r4, [r0, #-1904] @ 0xfffff890 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00f0f8cc │ │ │ │ andcs fp, r0, r3, lsl #1 │ │ │ │ - tstpcc r0, sp, asr #4 @ p-variant is OBSOLETE │ │ │ │ + orrcs pc, r0, sp, asr #4 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ vqdmulh.s d20, d2, d2 │ │ │ │ andls r7, r0, lr, lsr #4 │ │ │ │ - @ instruction: 0xf9d6f1bc │ │ │ │ - mlaseq r3, r8, r7, r7 │ │ │ │ + @ instruction: 0xf99af1bc │ │ │ │ + eorseq r7, r3, r8, lsl r7 │ │ │ │ orrscc pc, r9, #0, 10 │ │ │ │ ldrsbne pc, [r8], #131 @ 0x83 @ │ │ │ │ bicne pc, r0, r1, asr #7 │ │ │ │ @ instruction: 0xf890b9d9 │ │ │ │ ldmiblt r3, {r4, r6, r8, ip, sp} │ │ │ │ ldrdcc pc, [r8, #-128]! @ 0xffffff80 │ │ │ │ tstpeq pc, #3 @ p-variant is OBSOLETE │ │ │ │ blcs 0x31be3c │ │ │ │ smlabbcs r1, pc, pc, fp @ │ │ │ │ - adcvs pc, r0, #64, 4 │ │ │ │ + eorvs pc, r0, #64, 4 │ │ │ │ eorseq pc, r3, #192, 4 │ │ │ │ addeq lr, r3, #2048 @ 0x800 │ │ │ │ @ instruction: 0xf8d2bf98 │ │ │ │ @ instruction: 0xf7ff10c0 │ │ │ │ @ instruction: 0xf8d0bf73 │ │ │ │ vmla.f , , d0[2] │ │ │ │ @ instruction: 0xf7ff0181 │ │ │ │ @@ -127980,15 +127980,15 @@ │ │ │ │ @ instruction: 0xf5000710 │ │ │ │ tsteq sl, r7, lsr r6 │ │ │ │ cmppvs lr, #0, 10 @ p-variant is OBSOLETE │ │ │ │ teqeq pc, r0, lsr #12 │ │ │ │ ldrmi r4, [r6], #-1043 @ 0xfffffbed │ │ │ │ @ instruction: 0x463a4618 │ │ │ │ vrhadd.s16 d2, d7, d0 │ │ │ │ - @ instruction: 0xf500ea24 │ │ │ │ + @ instruction: 0xf500e9e4 │ │ │ │ adcsmi r7, r3, #128, 6 │ │ │ │ @ instruction: 0xf015d1f6 │ │ │ │ svclt 0x00080c03 │ │ │ │ andsle r4, r6, r6, ror #13 │ │ │ │ movwne lr, #51791 @ 0xca4f │ │ │ │ rscscc pc, pc, #79 @ 0x4f │ │ │ │ eoreq pc, r0, r3, lsr #3 │ │ │ │ @@ -128014,28 +128014,28 @@ │ │ │ │ @ instruction: 0xf04fd1f4 │ │ │ │ andcc r0, r8, r0, lsl #24 │ │ │ │ adcmi r4, r0, #241172480 @ 0xe600000 │ │ │ │ andcs sp, r0, ip, ror #3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldcllt 12, cr0, [r8] │ │ │ │ - tstpcc r0, sp, asr #4 @ p-variant is OBSOLETE │ │ │ │ + orrcs pc, r0, sp, asr #4 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - eorsvs pc, r0, sp, asr #12 │ │ │ │ + adcspl pc, r0, sp, asr #12 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ vqdmulh.s d20, d2, d8 │ │ │ │ @ instruction: 0xf1f3724c │ │ │ │ - vfma.f32 d31, d13, d7 │ │ │ │ - vaddw.s8 , q0, d0 │ │ │ │ + vpadd.i8 , , │ │ │ │ + vaddw.s8 q9, q8, d0 │ │ │ │ @ instruction: 0xf64d012d │ │ │ │ - vmla.i d22, d0, d0[3] │ │ │ │ + vmla.i d21, d16, d0[3] │ │ │ │ blmi 0x10d3f4 │ │ │ │ subvc pc, sp, #536870916 @ 0x20000004 │ │ │ │ - stc2 1, cr15, [sl], {243} @ 0xf3 │ │ │ │ - eorseq r7, r3, r8, lsr #15 │ │ │ │ + blx 0xff349b16 │ │ │ │ + eorseq r7, r3, r8, lsr #14 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfebe4554 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [sp], -r0, ror #31 │ │ │ │ orrscc pc, r9, r0, lsl #10 │ │ │ │ addlt r3, r3, r0, ror #3 │ │ │ │ ldrmi r4, [r6], -r4, lsl #12 │ │ │ │ @@ -128044,15 +128044,15 @@ │ │ │ │ cmple r9, r0, lsl #18 │ │ │ │ @ instruction: 0x2150f890 │ │ │ │ cmple r0, r0, lsl #20 │ │ │ │ ldrdcs pc, [r8, #-128]! @ 0xffffff80 │ │ │ │ andseq pc, pc, #2 │ │ │ │ bcs 0x31bbc8 │ │ │ │ smlabbcs r1, pc, pc, fp @ │ │ │ │ - asrvs pc, r0, #4 @ │ │ │ │ + msrvs R8_usr, r0 │ │ │ │ teqpeq r3, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ orreq lr, r2, r1, lsl #22 │ │ │ │ @ instruction: 0xf8d1bf98 │ │ │ │ @ instruction: 0xf89410c0 │ │ │ │ strtmi r2, [r0], -r0, asr #4 │ │ │ │ @ instruction: 0xf0029301 │ │ │ │ tstls r0, r1, lsl #4 │ │ │ │ @@ -128094,21 +128094,21 @@ │ │ │ │ stcne 8, cr15, [r4, #-840] @ 0xfffffcb8 │ │ │ │ @ instruction: 0xf00143c9 │ │ │ │ str r0, [ip, r1, lsl #2]! │ │ │ │ strtmi r1, [r0], -r1, asr #24 │ │ │ │ pop {r0, r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf7ff40f0 │ │ │ │ @ instruction: 0xf24dbef7 │ │ │ │ - vaddw.s8 , q0, d0 │ │ │ │ + vaddw.s8 q9, q8, d0 │ │ │ │ vrhadd.s8 d16, d13, d29 │ │ │ │ - vaddl.s8 q10, d0, d20 │ │ │ │ + vaddl.s8 , d16, d20 │ │ │ │ blmi 0x10d518 │ │ │ │ @ instruction: 0xf1f3224f │ │ │ │ - svclt 0x0000fb79 │ │ │ │ - eorseq r0, r3, r8, lsr r7 │ │ │ │ + svclt 0x0000fb39 │ │ │ │ + ldrhteq r0, [r3], -r8 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfebe4678 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf5000fe0 │ │ │ │ @ instruction: 0x460d3399 │ │ │ │ strmi fp, [r4], -r3, lsl #1 │ │ │ │ @ instruction: 0xf8d34616 │ │ │ │ @@ -128117,15 +128117,15 @@ │ │ │ │ @ instruction: 0xf890d149 │ │ │ │ blcs 0x999dc │ │ │ │ @ instruction: 0xf8d0d140 │ │ │ │ @ instruction: 0xf0033168 │ │ │ │ blcc 0x48e124 │ │ │ │ svclt 0x008f2b0a │ │ │ │ vrhadd.s8 d18, d0, d1 │ │ │ │ - vsubl.s8 q11, d16, d16 │ │ │ │ + vsubl.s8 q11, d0, d16 │ │ │ │ bl 0x10dd84 │ │ │ │ svclt 0x00980283 │ │ │ │ ldrdne pc, [r0], #130 @ 0x82 │ │ │ │ subcs pc, r0, #148, 16 @ 0x940000 │ │ │ │ tstls r1, r0, lsr #12 │ │ │ │ andeq pc, r1, #2 │ │ │ │ @ instruction: 0xf86cf7fc │ │ │ │ @@ -128158,21 +128158,21 @@ │ │ │ │ @ instruction: 0xf8d30383 │ │ │ │ bicmi r1, r9, #4, 26 @ 0x100 │ │ │ │ tstpeq r1, r1 @ p-variant is OBSOLETE │ │ │ │ mcrrne 7, 11, lr, r1, cr12 │ │ │ │ andlt r4, r3, r0, lsr #12 │ │ │ │ ldrhtmi lr, [r0], #141 @ 0x8d │ │ │ │ mrclt 7, 3, APSR_nzcv, cr6, cr15, {7} │ │ │ │ - tstpcc r0, sp, asr #4 @ p-variant is OBSOLETE │ │ │ │ + orrcs pc, r0, sp, asr #4 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - eormi pc, r4, sp, asr #4 │ │ │ │ + adccc pc, r4, sp, asr #4 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ subcs r4, pc, #1024 @ 0x400 │ │ │ │ - blx 0xffec9d38 │ │ │ │ - eorseq r0, r3, r8, lsr r7 │ │ │ │ + blx 0xfeec9d38 │ │ │ │ + ldrhteq r0, [r3], -r8 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfebe4778 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf5000fe0 │ │ │ │ @ instruction: 0x469e3c9a │ │ │ │ ldmib ip, {r0, r1, r7, ip, sp, pc}^ │ │ │ │ @ instruction: 0x071ec334 │ │ │ │ @@ -128214,19 +128214,19 @@ │ │ │ │ @ instruction: 0xf8934696 │ │ │ │ @ instruction: 0xf0022240 │ │ │ │ andmi r0, r2, #268435456 @ 0x10000000 │ │ │ │ vst4.32 {d29-d32}, [pc :256]! │ │ │ │ mrscs r5, R8_usr │ │ │ │ subsvs pc, lr, r3, lsl #10 │ │ │ │ vcgt.s16 d9, d7, d0 │ │ │ │ - blls 0xc7778 │ │ │ │ + blls 0xc7678 │ │ │ │ andvc pc, r8, #1325400064 @ 0x4f000000 │ │ │ │ @ instruction: 0xf5032100 │ │ │ │ eorcc r5, r0, r7, lsr r0 │ │ │ │ - stmda r6, {r0, r1, r2, r4, r9, ip, sp, lr, pc}^ │ │ │ │ + stmda r6, {r0, r1, r2, r4, r9, ip, sp, lr, pc} │ │ │ │ orrscs r9, pc, r0, lsl #16 │ │ │ │ smlabteq r0, r0, r6, pc @ │ │ │ │ pop {r0, r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf00040f0 │ │ │ │ @ instruction: 0x4696b971 │ │ │ │ bcs 0x115028 │ │ │ │ addhi pc, r1, r0, lsl #4 │ │ │ │ @@ -128466,73 +128466,73 @@ │ │ │ │ bl 0x1cbb80 │ │ │ │ ldcllt 0, cr15, [r6, #-28] @ 0xffffffe4 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfebe4c18 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ vhadd.s8 d18, d8, d0 │ │ │ │ - vqdmlal.s , d16, d0[4] │ │ │ │ + vqdmlal.s , d0, d0[4] │ │ │ │ @ instruction: 0xf64e0333 │ │ │ │ - vaddw.s8 q10, q0, d0 │ │ │ │ + vaddw.s8 , q8, d0 │ │ │ │ andscs r0, r0, #1073741835 @ 0x4000000b │ │ │ │ @ instruction: 0xf1bb9000 │ │ │ │ - svclt 0x0000fda5 │ │ │ │ + svclt 0x0000fd69 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfebe4c44 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ @ instruction: 0xf64e2000 │ │ │ │ - vaddw.s8 q10, q0, d0 │ │ │ │ + vaddw.s8 , q8, d0 │ │ │ │ blmi 0x10df0c │ │ │ │ andls r2, r0, r5, lsl r2 │ │ │ │ - ldc2 1, cr15, [r2, #748] @ 0x2ec │ │ │ │ - ldrshteq r8, [r3], -r4 │ │ │ │ + ldc2l 1, cr15, [r6, #-748] @ 0xfffffd14 │ │ │ │ + eorseq r8, r3, r4, ror r7 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfebe4c6c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ @ instruction: 0xf64e2000 │ │ │ │ - vaddw.s8 q10, q0, d0 │ │ │ │ + vaddw.s8 , q8, d0 │ │ │ │ blmi 0x10df34 │ │ │ │ andls r2, r0, sl, lsl r2 │ │ │ │ - ldc2l 1, cr15, [lr, #-748]! @ 0xfffffd14 │ │ │ │ - eorseq r8, r3, r8, lsl #16 │ │ │ │ + stc2l 1, cr15, [r2, #-748] @ 0xfffffd14 │ │ │ │ + eorseq r8, r3, r8, lsl #15 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfebe4c94 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ @ instruction: 0xf64e2000 │ │ │ │ - vaddw.s8 q10, q0, d0 │ │ │ │ + vaddw.s8 , q8, d0 │ │ │ │ blmi 0x10df5c │ │ │ │ andls r2, r0, pc, lsl r2 │ │ │ │ - stc2l 1, cr15, [sl, #-748]! @ 0xfffffd14 │ │ │ │ - eorseq r8, r3, r0, lsr #16 │ │ │ │ + stc2 1, cr15, [lr, #-748]! @ 0xfffffd14 │ │ │ │ + eorseq r8, r3, r0, lsr #15 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfebe4cbc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ @ instruction: 0xf64e2000 │ │ │ │ - vaddw.s8 q10, q0, d0 │ │ │ │ + vaddw.s8 , q8, d0 │ │ │ │ blmi 0x10df84 │ │ │ │ andls r2, r0, r4, lsr #4 │ │ │ │ - ldc2l 1, cr15, [r6, #-748] @ 0xfffffd14 │ │ │ │ - eorseq r8, r3, r8, lsr r8 │ │ │ │ + ldc2 1, cr15, [sl, #-748] @ 0xfffffd14 │ │ │ │ + ldrhteq r8, [r3], -r8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebe4ce4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ tstcs fp, #12, 12 @ 0xc00000 │ │ │ │ - cmppeq r0, r8, asr #12 @ p-variant is OBSOLETE │ │ │ │ + bicsvc pc, r0, r8, asr #4 │ │ │ │ teqpeq r3, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ - sbcsvc pc, r8, #76, 4 @ 0xc0000004 │ │ │ │ + subsvc pc, r8, #76, 4 @ 0xc0000004 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ vrhadd.s8 d25, d12, d0 │ │ │ │ - vsra.s64 , q8, #64 │ │ │ │ + vbic.i32 , #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf0b0012d │ │ │ │ - @ instruction: 0xf500f969 │ │ │ │ + @ instruction: 0xf500f92d │ │ │ │ @ instruction: 0xf8905000 │ │ │ │ orrlt r1, r1, r0, lsl #30 │ │ │ │ movweq pc, #33028 @ 0x8104 @ │ │ │ │ subsvs pc, fp, r0, lsl #10 │ │ │ │ sbceq lr, r3, #0, 22 │ │ │ │ eorseq pc, r3, r0, asr r8 @ │ │ │ │ andlt r6, r2, r1, asr r8 │ │ │ │ @@ -128547,22 +128547,22 @@ │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfebe4d5c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ @ instruction: 0x461d4614 │ │ │ │ - subseq pc, r0, #72, 12 @ 0x4800000 │ │ │ │ + sbcsvc pc, r0, #72, 4 @ 0x80000004 │ │ │ │ eorseq pc, r3, #192, 4 │ │ │ │ andls r2, r0, #1811939328 @ 0x6c000000 │ │ │ │ - mvnsvc pc, ip, asr #4 │ │ │ │ + cmnpvc r0, ip, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - sbcsvc pc, r8, #76, 4 @ 0xc0000004 │ │ │ │ + subsvc pc, r8, #76, 4 @ 0xc0000004 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ - @ instruction: 0xf92cf0b0 │ │ │ │ + @ instruction: 0xf8f0f0b0 │ │ │ │ andpl pc, r0, r0, lsl #10 │ │ │ │ svccc 0x0000f890 │ │ │ │ @ instruction: 0xf8c0b16b │ │ │ │ @ instruction: 0xf8c04df0 │ │ │ │ strdlt r5, [r3], -r4 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ @@ -128580,22 +128580,22 @@ │ │ │ │ svclt 0x00004770 │ │ │ │ @ instruction: 0x0150f890 │ │ │ │ svclt 0x00004770 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfebe4de4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ - @ instruction: 0xf648231b │ │ │ │ - vorr.i32 q8, #0 @ 0x00000000 │ │ │ │ + vcge.s8 d18, d8, d11 │ │ │ │ + vsra.s64 , q0, #64 │ │ │ │ vand d16, d12, d19 │ │ │ │ - vrshr.s64 , q4, #64 │ │ │ │ + vmov.i32 , #2048 @ 0x00000800 │ │ │ │ tstls r0, sp, lsr #4 │ │ │ │ - mvnsvc pc, ip, asr #4 │ │ │ │ + cmnpvc r0, ip, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - @ instruction: 0xf8eaf0b0 │ │ │ │ + @ instruction: 0xf8aef0b0 │ │ │ │ movwpl pc, #1280 @ 0x500 @ │ │ │ │ svcne 0x0000f893 │ │ │ │ @ instruction: 0xf8d3b159 │ │ │ │ @ instruction: 0xf8d30ee8 │ │ │ │ andlt r1, r3, ip, ror #29 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @@ -128607,35 +128607,35 @@ │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd00 │ │ │ │ @ instruction: 0x0150f890 │ │ │ │ svclt 0x00004770 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ bl 0xfebe4e54 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - @ instruction: 0xf6480ff0 │ │ │ │ - vmov.i32 q8, #524288 @ 0x00080000 │ │ │ │ + vrecps.f32 q8, q12, q8 │ │ │ │ + @ instruction: 0xf2c074d8 │ │ │ │ @ instruction: 0xf1040433 │ │ │ │ strtmi r0, [r0], -r0, ror #10 │ │ │ │ @ instruction: 0xf7f43410 │ │ │ │ adcmi pc, ip, #13303808 @ 0xcb0000 │ │ │ │ strdcs sp, [r0], -r9 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r8, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfebe4e88 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ tstcs fp, #88, 20 @ 0x58000 │ │ │ │ - mvnsvc pc, ip, asr #4 │ │ │ │ + cmnpvc r0, ip, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ vhsub.s8 d25, d12, d0 │ │ │ │ - vrshr.s64 , q4, #64 │ │ │ │ + vmov.i32 , #2048 @ 0x00000800 │ │ │ │ @ instruction: 0xf0b0022d │ │ │ │ - @ instruction: 0xf500f89b │ │ │ │ + @ instruction: 0xf500f85f │ │ │ │ @ instruction: 0xf50033b0 │ │ │ │ ldc 1, cr3, [pc, #708] @ 0x8df78 │ │ │ │ @ instruction: 0x46187b3a │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ ldrdcs pc, [r8], r3 │ │ │ │ addmi pc, r2, #66 @ 0x42 │ │ │ │ addeq pc, r0, #66 @ 0x42 │ │ │ │ @@ -128710,56 +128710,56 @@ │ │ │ │ andeq r0, r0, r0 │ │ │ │ movwhi ip, #12291 @ 0x3003 │ │ │ │ andeq r0, r0, r0 │ │ │ │ tsteq r1, r1, lsr r1 │ │ │ │ andeq r0, r0, r0 │ │ │ │ teqeq r1, r2, lsr r1 │ │ │ │ andeq r0, r0, r0 │ │ │ │ - ldrhteq r8, [r3], -r8 │ │ │ │ + eorseq r8, r3, r8, lsr r8 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfebe5000 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r0, ror #31 │ │ │ │ - ldrbeq pc, [r8], #-1608 @ 0xfffff9b8 @ │ │ │ │ + ldrbvc pc, [r8], #584 @ 0x248 @ │ │ │ │ ldrteq pc, [r3], #-704 @ 0xfffffd40 @ │ │ │ │ @ instruction: 0xf104460f │ │ │ │ tstcs fp, #104, 4 @ 0x80000006 │ │ │ │ vhsub.s8 d25, d12, d0 │ │ │ │ - vsra.s64 , q8, #64 │ │ │ │ + vbic.i32 , #0 @ 0x00000000 │ │ │ │ vrhadd.s8 d16, d12, d29 │ │ │ │ - vrshr.s64 , q4, #64 │ │ │ │ + vmov.i32 , #2048 @ 0x00000800 │ │ │ │ strmi r0, [r6], -sp, lsr #4 │ │ │ │ - @ instruction: 0xf868f0b0 │ │ │ │ + @ instruction: 0xf82cf0b0 │ │ │ │ @ instruction: 0xf1044605 │ │ │ │ @ instruction: 0x46300378 │ │ │ │ vcgt.s8 d25, d8, d0 │ │ │ │ - vmov.i32 , #2048 @ 0x00000800 │ │ │ │ + vrshr.s64 q9, q4, #64 │ │ │ │ movtcs r0, #8749 @ 0x222d │ │ │ │ - mvnsvc pc, ip, asr #4 │ │ │ │ + cmnpvc r4, ip, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - @ instruction: 0xf858f0b0 │ │ │ │ + @ instruction: 0xf81cf0b0 │ │ │ │ @ instruction: 0xf8c53484 │ │ │ │ @ instruction: 0xf8c070bc │ │ │ │ andlt r4, r3, r8, lsr #1 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bdf0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfebe5078 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ tstcs fp, #237568 @ 0x3a000 │ │ │ │ - mvnsvc pc, ip, asr #4 │ │ │ │ + cmnpvc r0, ip, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ vhsub.s8 d25, d12, d0 │ │ │ │ - vrshr.s64 , q4, #64 │ │ │ │ + vmov.i32 , #2048 @ 0x00000800 │ │ │ │ @ instruction: 0xf0af022d │ │ │ │ - @ instruction: 0xf500ffa3 │ │ │ │ + @ instruction: 0xf500ff67 │ │ │ │ @ instruction: 0xf50033b0 │ │ │ │ ldc 1, cr3, [pc, #708] @ 0x8e168 │ │ │ │ ldrmi r7, [r8], -r2, lsr #22 │ │ │ │ blvs 0x949528 │ │ │ │ ldrdcs pc, [r8], r3 │ │ │ │ addeq pc, r2, #66 @ 0x42 │ │ │ │ addcs pc, r8, r3, asr #17 │ │ │ │ @@ -128804,26 +128804,26 @@ │ │ │ │ andeq r0, r0, r0 │ │ │ │ tstcs r1, r1, lsr r2 │ │ │ │ andeq r0, r0, r0 │ │ │ │ tsteq r1, r0, lsl r1 │ │ │ │ andeq r0, r0, r0 │ │ │ │ teqeq r1, r2, lsl #2 │ │ │ │ andeq r0, r0, r0 │ │ │ │ - ldrhteq r8, [r3], -r8 │ │ │ │ + eorseq r8, r3, r8, lsr r8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfebe5178 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ tstcs fp, #64, 20 @ 0x40000 │ │ │ │ - mvnsvc pc, ip, asr #4 │ │ │ │ + cmnpvc r0, ip, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ vhsub.s8 d25, d12, d0 │ │ │ │ - vrshr.s64 , q4, #64 │ │ │ │ + vmov.i32 , #2048 @ 0x00000800 │ │ │ │ @ instruction: 0xf0af022d │ │ │ │ - @ instruction: 0xf500ff23 │ │ │ │ + @ instruction: 0xf500fee7 │ │ │ │ @ instruction: 0xf50033b0 │ │ │ │ ldc 12, cr3, [pc, #708] @ 0x8e268 │ │ │ │ ldrmi r7, [r8], -r8, lsr #22 │ │ │ │ blvs 0xac9628 │ │ │ │ ldrdcs pc, [r8], r3 │ │ │ │ @ instruction: 0xf0422108 │ │ │ │ @ instruction: 0xf8c30288 │ │ │ │ @@ -128874,26 +128874,26 @@ │ │ │ │ andeq r0, r0, r0 │ │ │ │ tstcs r1, r1, lsr r2 │ │ │ │ andeq r0, r0, r0 │ │ │ │ tsteq r1, r0, lsl r1 │ │ │ │ andeq r0, r0, r0 │ │ │ │ teqeq r1, r2, lsl #2 │ │ │ │ andeq r0, r0, r0 │ │ │ │ - ldrhteq r8, [r3], -r8 │ │ │ │ + eorseq r8, r3, r8, lsr r8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfebe5290 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ tstcs fp, #319488 @ 0x4e000 │ │ │ │ - mvnsvc pc, ip, asr #4 │ │ │ │ + cmnpvc r0, ip, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ vhsub.s8 d25, d12, d0 │ │ │ │ - vrshr.s64 , q4, #64 │ │ │ │ + vmov.i32 , #2048 @ 0x00000800 │ │ │ │ @ instruction: 0xf0af022d │ │ │ │ - @ instruction: 0xf500fe97 │ │ │ │ + @ instruction: 0xf500fe5b │ │ │ │ @ instruction: 0xf50033b0 │ │ │ │ ldc 1, cr3, [pc, #708] @ 0x8e380 │ │ │ │ @ instruction: 0x46187b32 │ │ │ │ stceq 0, cr15, [r8], {79} @ 0x4f │ │ │ │ ldrdcs pc, [r8], r3 │ │ │ │ blvs 0xcc9748 │ │ │ │ addmi pc, r0, #66 @ 0x42 │ │ │ │ @@ -128958,26 +128958,26 @@ │ │ │ │ andeq r0, r0, r0 │ │ │ │ tsteq r0, r0, lsl r1 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andseq r0, r0, r0, lsr r0 │ │ │ │ andeq r0, r0, r0 │ │ │ │ teqeq r1, r2, lsr r1 │ │ │ │ andeq r0, r0, r0 │ │ │ │ - ldrhteq r8, [r3], -r8 │ │ │ │ + eorseq r8, r3, r8, lsr r8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfebe53e0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ tstcs fp, #72, 20 @ 0x48000 │ │ │ │ - mvnsvc pc, ip, asr #4 │ │ │ │ + cmnpvc r0, ip, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ vhsub.s8 d25, d12, d0 │ │ │ │ - vrshr.s64 , q4, #64 │ │ │ │ + vmov.i32 , #2048 @ 0x00000800 │ │ │ │ @ instruction: 0xf0af022d │ │ │ │ - @ instruction: 0xf500fdef │ │ │ │ + @ instruction: 0xf500fdb3 │ │ │ │ @ instruction: 0xf50033b0 │ │ │ │ ldc 1, cr3, [pc, #708] @ 0x8e4d0 │ │ │ │ ldrmi r7, [r8], -lr, lsr #22 │ │ │ │ stceq 0, cr15, [r8], {79} @ 0x4f │ │ │ │ ldrdcs pc, [r8], r3 │ │ │ │ blvs 0xbc9898 │ │ │ │ addmi pc, r0, #66 @ 0x42 │ │ │ │ @@ -129036,26 +129036,26 @@ │ │ │ │ andeq r0, r0, r0 │ │ │ │ tstcs r1, r1, lsr r2 │ │ │ │ andeq r0, r0, r0 │ │ │ │ tsteq r1, r0, lsl r1 │ │ │ │ andeq r0, r0, r0 │ │ │ │ teqeq r1, r2, lsl #2 │ │ │ │ andeq r0, r0, r0 │ │ │ │ - ldrhteq r8, [r3], -r8 │ │ │ │ + eorseq r8, r3, r8, lsr r8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfebe5518 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ tstcs fp, #80, 20 @ 0x50000 │ │ │ │ - mvnsvc pc, ip, asr #4 │ │ │ │ + cmnpvc r0, ip, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ vhsub.s8 d25, d12, d0 │ │ │ │ - vrshr.s64 , q4, #64 │ │ │ │ + vmov.i32 , #2048 @ 0x00000800 │ │ │ │ @ instruction: 0xf0af022d │ │ │ │ - @ instruction: 0xf500fd53 │ │ │ │ + @ instruction: 0xf500fd17 │ │ │ │ @ instruction: 0xf50033b0 │ │ │ │ ldc 1, cr3, [pc, #708] @ 0x8e608 │ │ │ │ @ instruction: 0x46187b36 │ │ │ │ ldceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ ldrdcs pc, [r8], r3 │ │ │ │ addmi pc, r2, #66 @ 0x42 │ │ │ │ addeq pc, r0, #66 @ 0x42 │ │ │ │ @@ -129122,15 +129122,15 @@ │ │ │ │ andeq r0, r0, r0 │ │ │ │ eorcs r2, r3, r2, lsr r2 │ │ │ │ andeq r0, r0, r0 │ │ │ │ tsteq r1, r1, lsr r1 │ │ │ │ andeq r0, r0, r0 │ │ │ │ teqeq r1, r2, lsr r1 │ │ │ │ andeq r0, r0, r0 │ │ │ │ - ldrhteq r8, [r3], -r8 │ │ │ │ + eorseq r8, r3, r8, lsr r8 │ │ │ │ orrscc pc, sl, #0, 10 │ │ │ │ blvs 0xff75b330 │ │ │ │ ldrsbtle r0, [r8], -fp │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfebe567c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ @@ -129177,22 +129177,22 @@ │ │ │ │ strls r0, [r4], #-1088 @ 0xfffffbc0 │ │ │ │ stm r5, {r0, r1, r2, r3, r8, r9, fp, lr, pc} │ │ │ │ strtmi r0, [r8], -pc │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r8, #-0] │ │ │ │ - tstpne r8, #72, 12 @ p-variant is OBSOLETE @ 0x4800000 │ │ │ │ + orrseq pc, r8, #72, 12 @ 0x4800000 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - mvnscc pc, sp, asr #4 │ │ │ │ + cmnpcc r8, sp, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - rsbmi pc, r0, lr, asr #12 │ │ │ │ + rsccc pc, r0, lr, asr #12 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ sbccc pc, sp, #64, 4 │ │ │ │ - blx 0x4ad28 │ │ │ │ + blx 0xff04ad28 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0088f8cc │ │ │ │ stcmi 0, cr11, [r3], #596 @ 0x254 │ │ │ │ strmi sl, [sp], -lr, lsl #30 │ │ │ │ ldrls r6, [r3], #-2084 @ 0xfffff7dc │ │ │ │ @@ -129202,15 +129202,15 @@ │ │ │ │ @ instruction: 0xf1b82300 │ │ │ │ andls r0, r5, r1, lsr pc │ │ │ │ stmib r7, {r1, r2, r3, r8, r9, ip, pc}^ │ │ │ │ rscsvs r3, fp, r1, lsl #6 │ │ │ │ bicshi pc, r7, r0 │ │ │ │ svceq 0x0030f1b8 │ │ │ │ subhi pc, ip, #0 │ │ │ │ - blmi 0xff0caed0 │ │ │ │ + blmi 0x10caed0 │ │ │ │ bleq 0xd4b0ac │ │ │ │ eorcs pc, r8, fp, asr r8 @ │ │ │ │ sbceq pc, r1, #134217731 @ 0x8000003 │ │ │ │ bl 0xdaf78 │ │ │ │ @ instruction: 0xf85501c2 │ │ │ │ movwls r3, #36914 @ 0x9032 │ │ │ │ movwls r6, #43083 @ 0xa84b │ │ │ │ @@ -129437,15 +129437,15 @@ │ │ │ │ @ instruction: 0xf0002800 │ │ │ │ @ instruction: 0xf00080a4 │ │ │ │ b 0xfe18e94c │ │ │ │ @ instruction: 0xf0000080 │ │ │ │ submi r0, r4, ip │ │ │ │ @ instruction: 0xf8d1e666 │ │ │ │ vcge.s8 d19, d26, d24 │ │ │ │ - vqdmull.s q10, d16, d0[0] │ │ │ │ + vqdmull.s q10, d0, d0[0] │ │ │ │ movwls r0, #39730 @ 0x9b32 │ │ │ │ @ instruction: 0x33bcf8d1 │ │ │ │ ldrt r9, [r1], -sl, lsl #6 │ │ │ │ svclt 0x00c84298 │ │ │ │ stclle 6, cr4, [ip], #128 @ 0x80 │ │ │ │ ldrbmi lr, [r1], -r7, ror #15 │ │ │ │ @ instruction: 0xf7ff4628 │ │ │ │ @@ -129497,15 +129497,15 @@ │ │ │ │ @ instruction: 0xf7ff4628 │ │ │ │ @ instruction: 0xf080fd1f │ │ │ │ vst1.8 {d0[0]}, [r4], r1 │ │ │ │ vshl.u32 d16, d0, d16 │ │ │ │ @ instruction: 0xf8d5741c │ │ │ │ strb r2, [fp, -r0, asr #4]! │ │ │ │ biccc pc, r0, #13697024 @ 0xd10000 │ │ │ │ - blmi 0xff0cb36c │ │ │ │ + blmi 0x10cb36c │ │ │ │ bleq 0xd4b548 │ │ │ │ biccs pc, r4, #13697024 @ 0xd10000 │ │ │ │ ldrdne lr, [lr], #145 @ 0x91 @ │ │ │ │ bicseq pc, lr, #587202560 @ 0x23000000 │ │ │ │ cmnppl ip, #587202560 @ p-variant is OBSOLETE @ 0x23000000 │ │ │ │ andeq pc, r0, #96, 6 @ 0x80000001 │ │ │ │ vst1.8 {d25-d28}, [pc], sl │ │ │ │ @@ -129553,15 +129553,15 @@ │ │ │ │ tstmi r3, #92, 12 @ 0x5c00000 │ │ │ │ ldr sp, [sp], -sl, asr #3 │ │ │ │ @ instruction: 0xf7fa4628 │ │ │ │ @ instruction: 0xf8d6fd25 │ │ │ │ subeq r3, r6, #112, 24 @ 0x7000 │ │ │ │ mrcge 5, 1, APSR_nzcv, cr1, cr15, {3} │ │ │ │ vabd.s32 q7, , q10 │ │ │ │ - svclt 0x0000f96b │ │ │ │ + svclt 0x0000f92b │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfebe5d2c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ pkhtbmi r0, ip, r8, asr #31 │ │ │ │ ldrmi fp, [r6], r7, lsl #1 │ │ │ │ strmi r4, [r4], -r5, lsr #18 │ │ │ │ @ instruction: 0xf8dc461d │ │ │ │ @@ -129596,15 +129596,15 @@ │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ orrvc pc, r0, #1124073472 @ 0x43000000 │ │ │ │ tstpeq r8, r1, asr #32 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf8dce7cd │ │ │ │ @ instruction: 0xf0022428 │ │ │ │ addseq r0, r2, #268435456 @ 0x10000000 │ │ │ │ vaba.s32 q7, , q1 │ │ │ │ - svclt 0x0000f915 │ │ │ │ + svclt 0x0000f8d5 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfebe5ddc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [ip], r0, asr #31 │ │ │ │ addlt r4, fp, ip, lsr #24 │ │ │ │ stmdavs r4!, {r1, r2, r3, r4, r7, r9, sl, lr} │ │ │ │ @@ -129646,15 +129646,15 @@ │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ ldrble r0, [r2], #1353 @ 0x549 │ │ │ │ movweq pc, #8323 @ 0x2083 @ │ │ │ │ vabd.s32 q7, , │ │ │ │ - svclt 0x0000f8b1 │ │ │ │ + svclt 0x0000f871 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b0f8cc │ │ │ │ ldrcc pc, [r9, r1, lsl #10] │ │ │ │ stcge 0, cr11, [r6], {140} @ 0x8c │ │ │ │ @@ -129671,15 +129671,15 @@ │ │ │ │ @ instruction: 0xf891d161 │ │ │ │ blcs 0x9b224 │ │ │ │ @ instruction: 0xf8d1d158 │ │ │ │ @ instruction: 0xf0033168 │ │ │ │ blcc 0x48f96c │ │ │ │ svclt 0x008f2b0a │ │ │ │ @ instruction: 0xf6482501 │ │ │ │ - vmov.i32 d17, #2048 @ 0x00000800 │ │ │ │ + vrshr.s64 d16, d8, #64 │ │ │ │ bl 0x10f5cc │ │ │ │ svclt 0x00980283 │ │ │ │ @ instruction: 0x46296955 │ │ │ │ @ instruction: 0xf7fd4630 │ │ │ │ @ instruction: 0xf857fd1b │ │ │ │ vmull.u8 q14, d12, d8 │ │ │ │ vmla.f q11, q6, d0[0] │ │ │ │ @@ -129752,15 +129752,15 @@ │ │ │ │ bvs 0x75bce4 │ │ │ │ msrvs SPSR_, #50331648 @ 0x3000000 │ │ │ │ svclt 0x000c433b │ │ │ │ ldrmi r2, [r7], -r1, lsl #14 │ │ │ │ @ instruction: 0xe78801ff │ │ │ │ ldrle r0, [r0, #841] @ 0x349 │ │ │ │ vaba.s32 q7, q11, q4 │ │ │ │ - svclt 0x0000ffdd │ │ │ │ + svclt 0x0000ff9d │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ orrscc pc, r9, #0, 10 │ │ │ │ ldrsbcs pc, [r8], #131 @ 0x83 @ │ │ │ │ movtvc pc, #962 @ 0x3c2 @ │ │ │ │ orrseq fp, r3, fp, asr #2 │ │ │ │ @ instruction: 0xf8d0d407 │ │ │ │ bicmi r0, r0, #40, 8 @ 0x28000000 │ │ │ │ @@ -129783,15 +129783,15 @@ │ │ │ │ @ instruction: 0xf890d14a │ │ │ │ blcs 0x9b3e4 │ │ │ │ @ instruction: 0xf8d0d13e │ │ │ │ @ instruction: 0xf0033168 │ │ │ │ blcc 0x48fb2c │ │ │ │ svclt 0x008f2b0a │ │ │ │ @ instruction: 0xf6482501 │ │ │ │ - vmov.i32 d17, #2048 @ 0x00000800 │ │ │ │ + vrshr.s64 d16, d8, #64 │ │ │ │ bl 0x10f78c │ │ │ │ svclt 0x00980283 │ │ │ │ @ instruction: 0x46296955 │ │ │ │ @ instruction: 0xf7fe4620 │ │ │ │ @ instruction: 0x4629f915 │ │ │ │ strtmi r4, [r0], -r7, lsl #12 │ │ │ │ @ instruction: 0xf912f7fe │ │ │ │ @@ -129826,15 +129826,15 @@ │ │ │ │ @ instruction: 0xf00543ed │ │ │ │ ldr r0, [sl, r1, lsl #10]! │ │ │ │ andls sl, r0, r2, lsl #28 │ │ │ │ @ instruction: 0x462a463b │ │ │ │ ldrtmi r4, [r0], -r1, lsr #12 │ │ │ │ blx 0xccf5e │ │ │ │ vabd.s32 q7, q11, │ │ │ │ - svclt 0x0000ff49 │ │ │ │ + svclt 0x0000ff09 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfebe6174 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ blmi 0xc52ebc │ │ │ │ strmi fp, [r4], -r9, lsl #1 │ │ │ │ movwls r6, #30747 @ 0x781b │ │ │ │ @@ -129845,15 +129845,15 @@ │ │ │ │ teqle pc, r0, lsl #26 │ │ │ │ @ instruction: 0x3150f890 │ │ │ │ teqle r6, r0, lsl #22 │ │ │ │ ldrdcc pc, [r8, #-128]! @ 0xffffff80 │ │ │ │ tstpeq pc, #3 @ p-variant is OBSOLETE │ │ │ │ blcs 0x31dbec │ │ │ │ strcs fp, [r1, #-3983] @ 0xfffff071 │ │ │ │ - andsne pc, r8, #72, 12 @ 0x4800000 │ │ │ │ + addseq pc, r8, #72, 12 @ 0x4800000 │ │ │ │ eorseq pc, r3, #192, 4 │ │ │ │ addeq lr, r3, #2048 @ 0x800 │ │ │ │ ldmdbvs r5, {r3, r4, r7, r8, r9, sl, fp, ip, sp, pc}^ │ │ │ │ strtmi r4, [r0], -r9, lsr #12 │ │ │ │ @ instruction: 0xf898f7fe │ │ │ │ andls r4, r1, r9, lsr #12 │ │ │ │ strtmi sl, [r0], -r2, lsl #26 │ │ │ │ @@ -129878,15 +129878,15 @@ │ │ │ │ stclcc 8, cr15, [r0, #-832] @ 0xfffffcc0 │ │ │ │ bicle r2, pc, r0, lsl #22 │ │ │ │ ldclcc 8, cr15, [r8, #-832] @ 0xfffffcc0 │ │ │ │ orreq lr, r3, #0, 22 │ │ │ │ stcne 8, cr15, [r4, #-844] @ 0xfffffcb4 │ │ │ │ @ instruction: 0xf00143c9 │ │ │ │ strb r0, [r5, r1, lsl #10] │ │ │ │ - cdp2 2, 14, cr15, cr0, cr6, {1} │ │ │ │ + cdp2 2, 10, cr15, cr0, cr6, {1} │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfebe6244 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r9], r0 @ │ │ │ │ @ instruction: 0x46044b16 │ │ │ │ ldmdavs fp, {r0, r2, r3, r9, sl, lr} │ │ │ │ @@ -129906,15 +129906,15 @@ │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 57) │ │ │ │ andcs fp, r0, r9 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - cdp2 2, 10, cr15, cr8, cr6, {1} │ │ │ │ + cdp2 2, 6, cr15, cr8, cr6, {1} │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfebe62b4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ blmi 0xc52ffc │ │ │ │ strmi fp, [r4], -r9, lsl #1 │ │ │ │ movwls r6, #30747 @ 0x781b │ │ │ │ @@ -129925,15 +129925,15 @@ │ │ │ │ teqle pc, r0, lsl #26 │ │ │ │ @ instruction: 0x3150f890 │ │ │ │ teqle r6, r0, lsl #22 │ │ │ │ ldrdcc pc, [r8, #-128]! @ 0xffffff80 │ │ │ │ tstpeq pc, #3 @ p-variant is OBSOLETE │ │ │ │ blcs 0x31dd2c │ │ │ │ strcs fp, [r1, #-3983] @ 0xfffff071 │ │ │ │ - andsne pc, r8, #72, 12 @ 0x4800000 │ │ │ │ + addseq pc, r8, #72, 12 @ 0x4800000 │ │ │ │ eorseq pc, r3, #192, 4 │ │ │ │ addeq lr, r3, #2048 @ 0x800 │ │ │ │ ldmdbvs r5, {r3, r4, r7, r8, r9, sl, fp, ip, sp, pc}^ │ │ │ │ strtmi r4, [r0], -r9, lsr #12 │ │ │ │ @ instruction: 0xfff8f7fd │ │ │ │ andls r4, r1, r9, lsr #12 │ │ │ │ strtmi sl, [r0], -r2, lsl #26 │ │ │ │ @@ -129958,15 +129958,15 @@ │ │ │ │ stclcc 8, cr15, [r0, #-832] @ 0xfffffcc0 │ │ │ │ bicle r2, pc, r0, lsl #22 │ │ │ │ ldclcc 8, cr15, [r8, #-832] @ 0xfffffcc0 │ │ │ │ orreq lr, r3, #0, 22 │ │ │ │ stcne 8, cr15, [r4, #-844] @ 0xfffffcb4 │ │ │ │ @ instruction: 0xf00143c9 │ │ │ │ strb r0, [r5, r1, lsl #10] │ │ │ │ - cdp2 2, 4, cr15, cr0, cr6, {1} │ │ │ │ + cdp2 2, 0, cr15, cr0, cr6, {1} │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfebe6384 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r9], r0 @ │ │ │ │ @ instruction: 0x46044b16 │ │ │ │ ldmdavs fp, {r0, r2, r3, r9, sl, lr} │ │ │ │ @@ -129986,15 +129986,15 @@ │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 57) │ │ │ │ andcs fp, r0, r9 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - cdp2 2, 0, cr15, cr8, cr6, {1} │ │ │ │ + stc2l 2, cr15, [r8, #152] @ 0x98 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfebe63f4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, sl, r8, asr #31 │ │ │ │ @ instruction: 0x46044b17 │ │ │ │ ldmdavs fp, {r1, r2, r3, r9, sl, lr} │ │ │ │ @@ -130015,15 +130015,15 @@ │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, sl, r9, lsl #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ vmls.f32 , q3, q8 │ │ │ │ - svclt 0x0000fdcf │ │ │ │ + svclt 0x0000fd8f │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ movwpl pc, #1281 @ 0x501 @ │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ svcgt 0x0008f8d3 │ │ │ │ svccs 0x0010f8d3 │ │ │ │ svc 0x0014f8d3 │ │ │ │ svceq 0x0001f01c │ │ │ │ @@ -135262,15 +135262,15 @@ │ │ │ │ addshi pc, lr, r0 │ │ │ │ svcpl 0x0080f01c │ │ │ │ @ instruction: 0xf500d007 │ │ │ │ adcscc r3, r0, #-1610612727 @ 0xa0000009 │ │ │ │ vst1.8 {d6-d7}, [r2 :64], r2 │ │ │ │ @ instruction: 0x432a6260 │ │ │ │ vqadd.s8 , q5, q6 │ │ │ │ - vmlal.s q10, d16, d0[0] │ │ │ │ + vmlal.s q10, d0, d0[0] │ │ │ │ @ instruction: 0xf8d20232 │ │ │ │ vaddw.u8 q9, q1, d0 │ │ │ │ bcs 0x114f84 │ │ │ │ mrcne 0, 2, sp, cr4, cr2, {2} │ │ │ │ @ instruction: 0xf2002c02 │ │ │ │ bcs 0x174a74 │ │ │ │ @ instruction: 0xf01cd073 │ │ │ │ @@ -135330,19 +135330,19 @@ │ │ │ │ andsvs r0, sl, pc, lsr r2 │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf1bebdf0 │ │ │ │ adcle r0, r7, r0, lsl #30 │ │ │ │ ldrdcs lr, [r0], -r4 │ │ │ │ - mvnscc pc, sp, asr #4 │ │ │ │ + cmnpcc r8, sp, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ mulls r0, r8, fp │ │ │ │ adccc pc, sp, #64, 4 │ │ │ │ - @ instruction: 0xfff8f1b4 │ │ │ │ + @ instruction: 0xffbcf1b4 │ │ │ │ addcs pc, r0, #33554432 @ 0x2000000 │ │ │ │ @ instruction: 0xf43f433a │ │ │ │ strb sl, [r3, r8, ror #30] │ │ │ │ bfi r2, r8, #0, #29 │ │ │ │ mlaeq r7, r1, r8, pc @ │ │ │ │ @ instruction: 0xf0400300 │ │ │ │ bfi r0, r0, #0, #23 │ │ │ │ @@ -135371,30 +135371,30 @@ │ │ │ │ @ instruction: 0xf040bf14 │ │ │ │ andscs r0, r3, r4, lsl r0 │ │ │ │ andcc lr, r2, r0, asr #20 │ │ │ │ stmibvs r8, {r0, r1, r5, r7, r8, r9, sl, sp, lr, pc}^ │ │ │ │ svclt 0x00982803 │ │ │ │ andeq pc, r8, r0, asr #32 │ │ │ │ vmul.i8 d29, d29, d13 │ │ │ │ - vsra.s64 , q12, #64 │ │ │ │ + vbic.i32 , #8 @ 0x00000008 │ │ │ │ @ instruction: 0xf64e012d │ │ │ │ - vshr.s64 d20, d12, #64 │ │ │ │ + vmov.i32 d20, #12 @ 0x0000000c │ │ │ │ blmi 0x1c546e8 │ │ │ │ subsvc pc, r8, #1325400064 @ 0x4f000000 │ │ │ │ - blx 0xfe4d0dec │ │ │ │ + blx 0x14d0dec │ │ │ │ stmdacs r3, {r3, r6, r7, r8, fp, sp, lr} │ │ │ │ @ instruction: 0xf040bf98 │ │ │ │ stmible sl, {r2, r3} │ │ │ │ - mvnscc pc, sp, asr #4 │ │ │ │ + cmnpcc r8, sp, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - addsmi pc, ip, lr, asr #12 │ │ │ │ + andsmi pc, ip, lr, asr #12 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ @ instruction: 0xf44f4b65 │ │ │ │ @ instruction: 0xf1ec7259 │ │ │ │ - eorcs pc, r8, sp, ror sl @ │ │ │ │ + eorcs pc, r8, sp, lsr sl @ │ │ │ │ stmibvs r8, {r0, r1, r3, r4, r5, r6, r8, r9, sl, sp, lr, pc}^ │ │ │ │ bcs 0x19b774 │ │ │ │ addshi pc, r6, r0, lsl #4 │ │ │ │ rsble r1, sl, r2, asr #24 │ │ │ │ eoreq pc, r4, r0, asr #32 │ │ │ │ andscs lr, r9, r1, ror r7 │ │ │ │ eorcs lr, r1, pc, ror #14 │ │ │ │ @@ -135440,89 +135440,89 @@ │ │ │ │ @ instruction: 0x200ee7b2 │ │ │ │ eorscs lr, pc, #176, 14 @ 0x2c00000 │ │ │ │ vaba.s8 d30, d0, d15 │ │ │ │ str r4, [fp, r9]! │ │ │ │ str r2, [r9, pc]! │ │ │ │ str r2, [r7, r1]! │ │ │ │ vhadd.s8 d18, d13, d0 │ │ │ │ - vsra.s64 , q12, #64 │ │ │ │ + vbic.i32 , #8 @ 0x00000008 │ │ │ │ blmi 0xbd4bf4 │ │ │ │ subsvc pc, r1, #1325400064 @ 0x4f000000 │ │ │ │ @ instruction: 0xf1b49000 │ │ │ │ - eorcs pc, r3, sp, lsl pc @ │ │ │ │ + eorcs pc, r3, r1, ror #29 │ │ │ │ andscs lr, fp, r7, lsl #14 │ │ │ │ eorcs lr, fp, r5, lsl #14 │ │ │ │ vst1.8 {d14}, [lr], r3 │ │ │ │ b 0x182015c │ │ │ │ @ instruction: 0xf43f0e06 │ │ │ │ @ instruction: 0xe6e1aeb5 │ │ │ │ - mvnscc pc, sp, asr #4 │ │ │ │ + cmnpcc r8, sp, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - rsbsmi pc, r8, lr, asr #12 │ │ │ │ + rscscc pc, r8, lr, asr #12 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ @ instruction: 0xf44f4b1e │ │ │ │ @ instruction: 0xf1ec725a │ │ │ │ - @ instruction: 0xf77bf9ef │ │ │ │ + @ instruction: 0xf77bf9af │ │ │ │ vadd.f32 d31, d29, d23 │ │ │ │ - vsra.s64 , q12, #64 │ │ │ │ + vbic.i32 , #8 @ 0x00000008 │ │ │ │ @ instruction: 0xf64e012d │ │ │ │ - vmvn.i32 q10, #8 @ 0x00000008 │ │ │ │ + vshr.s64 , q12, #64 │ │ │ │ blmi 0x654848 │ │ │ │ rsbscc pc, r3, #64, 4 │ │ │ │ - @ instruction: 0xf9e0f1ec │ │ │ │ - mvnscc pc, sp, asr #4 │ │ │ │ + @ instruction: 0xf9a0f1ec │ │ │ │ + cmnpcc r8, sp, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - rsbsmi pc, r8, lr, asr #12 │ │ │ │ + rscscc pc, r8, lr, asr #12 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ vpadd.i8 d20, d0, d0 │ │ │ │ @ instruction: 0xf1ec329f │ │ │ │ - vmul.i8 , , │ │ │ │ - vsra.s64 , q12, #64 │ │ │ │ + vmul.i8 d31, d29, d3 │ │ │ │ + vbic.i32 , #8 @ 0x00000008 │ │ │ │ @ instruction: 0xf64e012d │ │ │ │ - vmvn.i32 q10, #8 @ 0x00000008 │ │ │ │ + vshr.s64 , q12, #64 │ │ │ │ blmi 0x31487c │ │ │ │ rsbscc pc, pc, #64, 4 │ │ │ │ - @ instruction: 0xf9c6f1ec │ │ │ │ - mvnscc pc, sp, asr #4 │ │ │ │ + @ instruction: 0xf986f1ec │ │ │ │ + cmnpcc r8, sp, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - rsbsmi pc, r8, lr, asr #12 │ │ │ │ + rscscc pc, r8, lr, asr #12 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ @ instruction: 0xf44f4b03 │ │ │ │ @ instruction: 0xf1ec7256 │ │ │ │ - svclt 0x0000f9b9 │ │ │ │ - eorseq r8, r3, r8, ror r9 │ │ │ │ - eorseq r8, r3, r8, ror #18 │ │ │ │ - eorseq r8, r3, r8, lsl #19 │ │ │ │ + svclt 0x0000f979 │ │ │ │ + ldrshteq r8, [r3], -r8 │ │ │ │ + eorseq r8, r3, r8, ror #17 │ │ │ │ + eorseq r8, r3, r8, lsl #18 │ │ │ │ stmmi r0, {r0, r2, r3, r5, r8, fp, sp, lr, pc} │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ @ instruction: 0xf500b08b │ │ │ │ @ instruction: 0x46805636 │ │ │ │ @ instruction: 0x46303630 │ │ │ │ strpl pc, [r0], #-1288 @ 0xfffffaf8 │ │ │ │ ldrmi r9, [r1], r4, lsl #6 │ │ │ │ @ instruction: 0x91034bb6 │ │ │ │ ldmdavs fp, {r1, r2, r3, r8, sl, fp, ip, pc} │ │ │ │ @ instruction: 0xf04f9309 │ │ │ │ @ instruction: 0xf0690300 │ │ │ │ - @ instruction: 0xf504fdbb │ │ │ │ + @ instruction: 0xf504fd81 │ │ │ │ strmi r3, [r2], -r0, lsr #7 │ │ │ │ @ instruction: 0xf8533390 │ │ │ │ vmull.u8 , d3, d8 │ │ │ │ blcs 0x99740 │ │ │ │ sbcshi pc, ip, r0, asr #32 │ │ │ │ svccc 0x0000f894 │ │ │ │ @ instruction: 0xf0402b00 │ │ │ │ @ instruction: 0xf8d480be │ │ │ │ @ instruction: 0xf0033f18 │ │ │ │ blcc 0x4954d4 │ │ │ │ svclt 0x008f2b0a │ │ │ │ @ instruction: 0xf6482301 │ │ │ │ - vorr.i32 , #8 @ 0x00000008 │ │ │ │ + vsra.s64 q8, q4, #64 │ │ │ │ bl 0xd4d34 │ │ │ │ svclt 0x00980183 │ │ │ │ @ instruction: 0xf1b96c0b │ │ │ │ @ instruction: 0xf0000f02 │ │ │ │ @ instruction: 0xf50480af │ │ │ │ @ instruction: 0xf85151db │ │ │ │ streq r1, [r9], #3080 @ 0xc08 │ │ │ │ @@ -135588,15 +135588,15 @@ │ │ │ │ @ instruction: 0xf1bb80c7 │ │ │ │ @ instruction: 0xf0400f00 │ │ │ │ ldmib sp, {r1, r3, r6, r8, pc}^ │ │ │ │ b 0x10d958c │ │ │ │ @ instruction: 0xf04b1b83 │ │ │ │ @ instruction: 0xf44b4b16 │ │ │ │ vqdmulh.s d21, d10, d0 │ │ │ │ - vmla.f d20, d16, d0[0] │ │ │ │ + vmla.f d20, d0, d0[0] │ │ │ │ @ instruction: 0xf8950132 │ │ │ │ @ instruction: 0xf1b93028 │ │ │ │ @ instruction: 0xf8510f01 │ │ │ │ b 0x1458a44 │ │ │ │ @ instruction: 0xf3c11343 │ │ │ │ b 0x115d0a4 │ │ │ │ @ instruction: 0xf0002301 │ │ │ │ @@ -135604,15 +135604,15 @@ │ │ │ │ ldrbpl pc, [fp], #1284 @ 0x504 @ │ │ │ │ strbpl pc, [r0, #-1288] @ 0xfffffaf8 @ │ │ │ │ ldrtmi r9, [r0], -r0, lsl #4 │ │ │ │ strcs r9, [r0], -r3, lsl #20 │ │ │ │ ldrbmi r6, [sl], -r2, lsr #32 │ │ │ │ @ instruction: 0xf8c56066 │ │ │ │ @ instruction: 0xf069cb68 │ │ │ │ - @ instruction: 0xf8d4fd19 │ │ │ │ + @ instruction: 0xf8d4fcdf │ │ │ │ @ instruction: 0xf3c77ef8 │ │ │ │ strb r0, [ip, -r1, lsl #7] │ │ │ │ tstcs r0, pc, ror #16 │ │ │ │ svccs 0x00039105 │ │ │ │ svcge 0x0059f67f │ │ │ │ @ instruction: 0xf0402f04 │ │ │ │ @ instruction: 0xf50880d8 │ │ │ │ @@ -135638,15 +135638,15 @@ │ │ │ │ ldrtmi r4, [r0], -r9, lsr #12 │ │ │ │ ldc2l 7, cr15, [lr], {255} @ 0xff │ │ │ │ blls 0x2bb254 │ │ │ │ @ instruction: 0xf8954684 │ │ │ │ @ instruction: 0xf1091025 │ │ │ │ b 0x1164648 │ │ │ │ @ instruction: 0xf6483342 │ │ │ │ - vmov.i32 , #2048 @ 0x00000800 │ │ │ │ + vrshr.s64 q8, q4, #64 │ │ │ │ ldrtmi r0, [sl], #-563 @ 0xfffffdcd │ │ │ │ streq pc, [r2, -r9, lsr #3] │ │ │ │ umullscs pc, ip, r2, r8 @ │ │ │ │ andeq lr, fp, #270336 @ 0x42000 │ │ │ │ blne 0xff10f374 │ │ │ │ mlane r4, r5, r8, pc @ │ │ │ │ cmppvs fp, #4, 10 @ p-variant is OBSOLETE @ 0x1000000 │ │ │ │ @@ -135720,59 +135720,59 @@ │ │ │ │ @ instruction: 0xf44caf16 │ │ │ │ tstcs r4, r0, lsl #24 │ │ │ │ blls 0x20e7d0 │ │ │ │ orrne lr, r3, r1, asr #20 │ │ │ │ tstpmi r1, #65 @ p-variant is OBSOLETE @ 0x41 │ │ │ │ bleq 0xcf4a0 │ │ │ │ strdcs lr, [r0], -r7 │ │ │ │ - bicmi pc, r0, lr, asr #12 │ │ │ │ + cmppmi r0, lr, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ addscs r4, r3, #37888 @ 0x9400 │ │ │ │ @ instruction: 0xf1b49000 │ │ │ │ - @ instruction: 0xf64efced │ │ │ │ - vmla.f d20, d16, d0[0] │ │ │ │ + @ instruction: 0xf64efcb1 │ │ │ │ + vmla.f d20, d0, d0[0] │ │ │ │ @ instruction: 0xf64e012d │ │ │ │ - vmov.i32 , #4 @ 0x00000004 │ │ │ │ + vshr.s64 q10, q2, #64 │ │ │ │ blmi 0x894c70 │ │ │ │ @ instruction: 0xf1eb229c │ │ │ │ - @ instruction: 0xf64effcd │ │ │ │ - vmla.f d20, d16, d0[0] │ │ │ │ + @ instruction: 0xf64eff8d │ │ │ │ + vmla.f d20, d0, d0[0] │ │ │ │ @ instruction: 0xf64e012d │ │ │ │ - vshr.s64 q10, q6, #64 │ │ │ │ + vmov.i32 q10, #12 @ 0x0000000c │ │ │ │ blmi 0x714c88 │ │ │ │ @ instruction: 0xf1eb2296 │ │ │ │ - @ instruction: 0xf64effc1 │ │ │ │ - vmla.f d20, d16, d0[0] │ │ │ │ + @ instruction: 0xf64eff81 │ │ │ │ + vmla.f d20, d0, d0[0] │ │ │ │ @ instruction: 0xf64e012d │ │ │ │ - vshr.s64 q10, q14, #64 │ │ │ │ + vmvn.i32 q10, #12 @ 0x0000000c │ │ │ │ blmi 0x594ca0 │ │ │ │ @ instruction: 0xf1eb2297 │ │ │ │ - @ instruction: 0xf64effb5 │ │ │ │ - vmla.f d20, d16, d0[0] │ │ │ │ + @ instruction: 0xf64eff75 │ │ │ │ + vmla.f d20, d0, d0[0] │ │ │ │ @ instruction: 0xf64e012d │ │ │ │ - vmla.i d21, d0, d0[1] │ │ │ │ + vmla.i d20, d16, d0[1] │ │ │ │ blmi 0x414cb8 │ │ │ │ @ instruction: 0xf1eb229a │ │ │ │ - @ instruction: 0xf64effa9 │ │ │ │ - vmla.f d20, d16, d0[0] │ │ │ │ + @ instruction: 0xf64eff69 │ │ │ │ + vmla.f d20, d0, d0[0] │ │ │ │ @ instruction: 0xf64e012d │ │ │ │ - vmvn.i32 , #8 @ 0x00000008 │ │ │ │ + vshr.s64 q10, q12, #64 │ │ │ │ blmi 0x2d4cd0 │ │ │ │ @ instruction: 0xf1eb223b │ │ │ │ - mulcs r0, sp, pc @ │ │ │ │ - bicmi pc, r0, lr, asr #12 │ │ │ │ + andcs pc, r0, sp, asr pc @ │ │ │ │ + cmppmi r0, lr, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ rsccs r4, r3, #5120 @ 0x1400 │ │ │ │ @ instruction: 0xf1b49000 │ │ │ │ - svclt 0x0000fca7 │ │ │ │ - eorseq r8, r3, r4, asr #19 │ │ │ │ - ldrsbteq r8, [r3], -ip │ │ │ │ - eorseq r8, r3, r0, lsl sl │ │ │ │ - ldrshteq r8, [r3], -ip │ │ │ │ - bicmi pc, r0, #-1610612732 @ 0xa0000004 │ │ │ │ + svclt 0x0000fc6b │ │ │ │ + eorseq r8, r3, r4, asr #18 │ │ │ │ + eorseq r8, r3, ip, asr r9 │ │ │ │ + mlaseq r3, r0, r9, r8 │ │ │ │ + eorseq r8, r3, ip, ror r9 │ │ │ │ + movtmi pc, #586 @ 0x24a @ │ │ │ │ teqpeq r2, #192, 4 @ p-variant is OBSOLETE │ │ │ │ ldrdcs pc, [r0, -r3] │ │ │ │ sbceq pc, r1, #134217731 @ 0x8000003 │ │ │ │ suble r2, sp, r2, lsl #20 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebebe64 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @@ -135822,90 +135822,90 @@ │ │ │ │ blx 0xff7d2b04 │ │ │ │ vst3.32 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfebebf20 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xb0900fb8 │ │ │ │ blmi 0x5a65a8 │ │ │ │ ldrmi r4, [r6], -sp, lsl #12 │ │ │ │ - mvnsvc pc, ip, asr #4 │ │ │ │ + cmnpvc r0, ip, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ movwls r6, #63515 @ 0xf81b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ vqdmulh.s d20, d12, d15 │ │ │ │ - vrshr.s64 , q4, #64 │ │ │ │ + vmov.i32 , #2048 @ 0x00000800 │ │ │ │ movwls r0, #557 @ 0x22d │ │ │ │ pkhbtmi r2, r0, fp, lsl #6 │ │ │ │ - @ instruction: 0xf846f0a9 │ │ │ │ + @ instruction: 0xf80af0a9 │ │ │ │ strmi r2, [r4], -ip, lsr #4 │ │ │ │ stmdage r3, {r8, sp} │ │ │ │ - ldc 2, cr15, [sl], #60 @ 0x3c │ │ │ │ + ldcl 2, cr15, [sl], #-60 @ 0xffffffc4 │ │ │ │ @ instruction: 0x46409912 │ │ │ │ blx 0x6d2cea │ │ │ │ ldrtmi r4, [fp], -r0, lsr #12 │ │ │ │ ldrtmi r2, [r2], -r2, lsl #8 │ │ │ │ strtmi r9, [r9], -r2, lsl #8 │ │ │ │ strls sl, [r0], #-3074 @ 0xfffff3fe │ │ │ │ ldc2 7, cr15, [lr, #-1020]! @ 0xfffffc04 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ - eorseq r8, r3, r8, lsr #20 │ │ │ │ + eorseq r8, r3, r8, lsr #19 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfebebf8c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ blmi 0x598c54 │ │ │ │ @ instruction: 0x4604b093 │ │ │ │ strmi r2, [lr], -ip, lsr #4 │ │ │ │ tstcs r0, r5, lsl #16 │ │ │ │ tstls r1, #1769472 @ 0x1b0000 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ - ldc 2, cr15, [r4], {15} │ │ │ │ + mrrc 2, 0, pc, r4, cr15 @ │ │ │ │ movwcs r4, #9760 @ 0x2620 │ │ │ │ @ instruction: 0xf0699304 │ │ │ │ - andcs pc, r0, #1011712 @ 0xf7000 │ │ │ │ + andcs pc, r0, #774144 @ 0xbd000 │ │ │ │ blge 0x1665d0 │ │ │ │ @ instruction: 0xf8c4a904 │ │ │ │ @ instruction: 0xf8c42db4 │ │ │ │ @ instruction: 0x46026db0 │ │ │ │ @ instruction: 0xf7ff4620 │ │ │ │ @ instruction: 0xf04ffb15 │ │ │ │ @ instruction: 0xf8c4420a │ │ │ │ movwcs r0, #3512 @ 0xdb8 │ │ │ │ strtmi r2, [r0], -r3, lsl #2 │ │ │ │ @ instruction: 0xf0699500 │ │ │ │ - svclt 0x0000fb0d │ │ │ │ + svclt 0x0000fad3 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfebebff0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addslt r0, r1, r8, lsr #31 │ │ │ │ blmi 0x666670 │ │ │ │ strmi r4, [lr], -r4, lsl #12 │ │ │ │ tstcs r0, r7, lsl r6 │ │ │ │ stmdage r3, {r2, r3, r5, r9, sp} │ │ │ │ movwls r6, #63515 @ 0xf81b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ - stcl 2, cr15, [r0], #-60 @ 0xffffffc4 │ │ │ │ + stc 2, cr15, [r0], #-60 @ 0xffffffc4 │ │ │ │ bmi 0x4e0218 │ │ │ │ tstcs r5, ip, lsl #30 │ │ │ │ tstcs fp, #-2147483647 @ 0x80000001 │ │ │ │ andls r4, r0, #32, 12 @ 0x2000000 │ │ │ │ vrhadd.s8 d25, d12, d2 │ │ │ │ - vrshr.s64 , q4, #64 │ │ │ │ + vmov.i32 , #2048 @ 0x00000800 │ │ │ │ vhsub.s8 d16, d12, d29 │ │ │ │ - vsra.s64 , q8, #64 │ │ │ │ + vbic.i32 , #0 @ 0x00000000 │ │ │ │ strcs r0, [r3, #-301] @ 0xfffffed3 │ │ │ │ @ instruction: 0xf0a89509 │ │ │ │ - ldmdbls r6, {r0, r4, r6, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + ldmdbls r6, {r0, r2, r4, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ strtmi r4, [r0], -r5, lsl #12 │ │ │ │ @ instruction: 0xf7e0ac02 │ │ │ │ movwcs pc, #2727 @ 0xaa7 @ │ │ │ │ @ instruction: 0x4631463a │ │ │ │ strls r4, [r0], #-1576 @ 0xfffff9d8 │ │ │ │ ldc2l 7, cr15, [r0], {255} @ 0xff │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ - eorseq r8, r3, r8, lsr #20 │ │ │ │ + eorseq r8, r3, r8, lsr #19 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfebec068 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ movwcs r9, #768 @ 0x300 │ │ │ │ @ instruction: 0xff50f7ff │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ @@ -135927,30 +135927,30 @@ │ │ │ │ bl 0xcbe98 │ │ │ │ ldrdne r7, [r0], #-0 │ │ │ │ orrvc pc, r0, #160, 10 @ 0x28000000 │ │ │ │ ldmdale r5, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, fp, sp} │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r8, #-0] │ │ │ │ - teqpcs r0, #72, 12 @ p-variant is OBSOLETE @ 0x4800000 │ │ │ │ + movsne pc, #72, 12 @ 0x4800000 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - orrpl pc, r4, lr, asr #12 │ │ │ │ + tstppl r4, lr, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - adcpl pc, r0, lr, asr #12 │ │ │ │ + eorpl pc, r0, lr, asr #12 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ subscc pc, r2, #64, 4 │ │ │ │ - cdp2 1, 3, cr15, cr4, cr11, {7} │ │ │ │ - teqpcs r0, #72, 12 @ p-variant is OBSOLETE @ 0x4800000 │ │ │ │ + ldc2l 1, cr15, [r4, #940]! @ 0x3ac │ │ │ │ + movsne pc, #72, 12 @ 0x4800000 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - orrpl pc, r4, lr, asr #12 │ │ │ │ + tstppl r4, lr, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - adcspl pc, r4, lr, asr #12 │ │ │ │ + eorspl pc, r4, lr, asr #12 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ subscc pc, lr, #64, 4 │ │ │ │ - cdp2 1, 2, cr15, cr4, cr11, {7} │ │ │ │ + stc2l 1, cr15, [r4, #940]! @ 0x3ac │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfebec11c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [r4], -r8, ror #31 │ │ │ │ ldrmi fp, [r0], -r3, lsl #1 │ │ │ │ @ instruction: 0xf89d6825 │ │ │ │ stmdblt r5, {r3, r4, sp}^ │ │ │ │ @@ -135960,15 +135960,15 @@ │ │ │ │ stmdane r0, {r0, r1, r3, r4, r6, r8, lr} │ │ │ │ blne 0x13e54b0 │ │ │ │ vsubw.u8 , , d2 │ │ │ │ @ instruction: 0xf04f234a │ │ │ │ subseq r6, r9, r0, lsl #1 │ │ │ │ orrpl pc, r0, r1, asr #8 │ │ │ │ tstpeq r1, r1, asr #32 @ p-variant is OBSOLETE │ │ │ │ - @ instruction: 0xf9bcf1e1 │ │ │ │ + @ instruction: 0xf980f1e1 │ │ │ │ @ instruction: 0xf44f1c43 │ │ │ │ vbic.i32 q10, #15 @ 0x0000000f │ │ │ │ andcs r0, r0, pc, lsl #2 │ │ │ │ bicne lr, r3, r1, lsl #20 │ │ │ │ stmdaeq fp, {r0, r2, r3, r4, r5, r6, r7, r8, fp, ip, sp, pc}^ │ │ │ │ eorvs r0, r5, r8, asr #15 │ │ │ │ smlabbcs r0, r3, r4, pc @ │ │ │ │ @@ -135977,15 +135977,15 @@ │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ movwcc pc, #29635 @ 0x73c3 @ │ │ │ │ andcs pc, r0, pc, asr #8 │ │ │ │ subseq r9, r9, r1, lsl #4 │ │ │ │ tstpvc r0, r1, asr #8 @ p-variant is OBSOLETE │ │ │ │ tstpeq r1, r1, asr #32 @ p-variant is OBSOLETE │ │ │ │ - @ instruction: 0xf99af1e1 │ │ │ │ + @ instruction: 0xf95ef1e1 │ │ │ │ andcs r1, r0, r1, asr #24 │ │ │ │ vst1.64 {d0-d3}, [r1], r9 │ │ │ │ stccs 1, cr2, [r0, #-508] @ 0xfffffe04 │ │ │ │ stclne 0, cr13, [fp], #-892 @ 0xfffffc84 │ │ │ │ orrvc lr, r1, #323584 @ 0x4f000 │ │ │ │ ldrmi fp, [r8], -r8, lsl #30 │ │ │ │ orrseq lr, r1, #323584 @ 0x4f000 │ │ │ │ @@ -136074,22 +136074,22 @@ │ │ │ │ subcs pc, sl, r3, asr #7 │ │ │ │ andvs pc, r0, r0, lsl #9 │ │ │ │ andeq pc, r1, r0, lsr #32 │ │ │ │ subeq r3, r0, r1 │ │ │ │ vqshl.u64 d30, d7, #3 │ │ │ │ vst4.8 {d3[0],d4[0],d5[0],d6[0]}, [r3], r7 │ │ │ │ ldrb r7, [r7, r0, lsl #1] │ │ │ │ - orrpl pc, r4, lr, asr #12 │ │ │ │ + tstppl r4, lr, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - sbcspl pc, r8, lr, asr #12 │ │ │ │ + subspl pc, r8, lr, asr #12 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ vqdmulh.s d20, d0, d2 │ │ │ │ @ instruction: 0xf1eb327a │ │ │ │ - svclt 0x0000fd11 │ │ │ │ - eorseq r8, r3, r8, asr #20 │ │ │ │ + svclt 0x0000fcd1 │ │ │ │ + eorseq r8, r3, r8, asr #19 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfebec348 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r7], r8 │ │ │ │ @ instruction: 0x46154b37 │ │ │ │ ldmdavs fp, {r2, r3, r9, sl, lr} │ │ │ │ @ instruction: 0xf04f9305 │ │ │ │ @@ -136141,15 +136141,15 @@ │ │ │ │ ldmdblt r0, {r1, r2, r5, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ stmdahi r2!, {r0, r5, r8, r9, fp, ip, sp, lr} │ │ │ │ andeq pc, r1, #66 @ 0x42 │ │ │ │ stmdbcs r0, {r1, r5, pc} │ │ │ │ strtmi sp, [r1], -fp, ror #3 │ │ │ │ @ instruction: 0xf7a64618 │ │ │ │ ldrb pc, [sl, fp, ror #19] @ │ │ │ │ - stc2l 2, cr15, [r4, #128]! @ 0x80 │ │ │ │ + stc2 2, cr15, [r4, #128]! @ 0x80 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfebec43c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ blmi 0x14d91a4 │ │ │ │ strmi fp, [ip], -r6, lsl #1 │ │ │ │ ldmdavs fp, {r0, r2, r4, r9, sl, lr} │ │ │ │ @@ -136221,23 +136221,23 @@ │ │ │ │ @ instruction: 0xb1200001 │ │ │ │ movwmi pc, #3 @ │ │ │ │ mvnsmi pc, #67 @ 0x43 │ │ │ │ @ instruction: 0xf64fe79a │ │ │ │ @ instruction: 0xf6c772ff │ │ │ │ vqsub.u32 , q1, │ │ │ │ @ instruction: 0xe793031e │ │ │ │ - stc2l 2, cr15, [r4, #-128] @ 0xffffff80 │ │ │ │ + stc2 2, cr15, [r4, #-128] @ 0xffffff80 │ │ │ │ @ instruction: 0xf64e2000 │ │ │ │ - vaddw.s8 , q8, d4 │ │ │ │ + vaddw.s8 , q0, d4 │ │ │ │ blmi 0x195830 │ │ │ │ vhadd.s8 d25, d0, d0 │ │ │ │ @ instruction: 0xf1b422a6 │ │ │ │ - svclt 0x0000f8ff │ │ │ │ + svclt 0x0000f8c3 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ - eorseq r8, r3, r8, ror #20 │ │ │ │ + eorseq r8, r3, r8, ror #19 │ │ │ │ tstcs r3, r1, lsl #6 │ │ │ │ vhsub.s8 q9, , q0 │ │ │ │ andvc r2, r3, #256 @ 0x100 │ │ │ │ @ instruction: 0xf8a07283 │ │ │ │ bicvc ip, r1, r5 │ │ │ │ andcs r7, r0, r2, asr #6 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @@ -136327,15 +136327,15 @@ │ │ │ │ addlt r5, r3, r1, asr #8 │ │ │ │ submi r6, fp, r3, lsr #16 │ │ │ │ @ instruction: 0xf412401a │ │ │ │ andsle r0, fp, r0, asr #30 │ │ │ │ orrpl pc, r1, #67108867 @ 0x4000003 │ │ │ │ blcs 0x124114 │ │ │ │ strcs fp, [r0, #-3983] @ 0xfffff071 │ │ │ │ - ldrcs pc, [r0, #-1608]! @ 0xfffff9b8 │ │ │ │ + ldrne pc, [r0, #1608]! @ 0x648 │ │ │ │ ldreq pc, [r3, #-704]! @ 0xfffffd40 │ │ │ │ streq lr, [r3, #2821] @ 0xb05 │ │ │ │ movtpl pc, #1280 @ 0x500 @ │ │ │ │ stcvs 15, cr11, [sp], #608 @ 0x260 │ │ │ │ addpl pc, sl, r3, lsl #17 │ │ │ │ addspl pc, ip, r3, lsl #17 │ │ │ │ adcpl pc, lr, r3, lsl #17 │ │ │ │ @@ -136578,184 +136578,184 @@ │ │ │ │ ssub8mi r0, r4, r0 │ │ │ │ subpl pc, r2, #8388608 @ 0x800000 │ │ │ │ addlt fp, r9, #130 @ 0x82 │ │ │ │ addlt r3, r0, #44, 4 @ 0xc0000002 │ │ │ │ blx 0xffd53784 │ │ │ │ stmdacs r3, {r0, ip, sp} │ │ │ │ @ instruction: 0xf648d81b │ │ │ │ - vbic.i32 d18, #0 @ 0x00000000 │ │ │ │ + vrsra.s64 d17, d16, #64 │ │ │ │ @ instruction: 0xf5040333 │ │ │ │ bl 0x16aa10 │ │ │ │ @ instruction: 0xf8540380 │ │ │ │ ldclvs 12, cr2, [fp, #-32] @ 0xffffffe0 │ │ │ │ movwvc lr, #14978 @ 0x3a82 │ │ │ │ cmnpmi r0, #3 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf8444053 │ │ │ │ andlt r3, r2, r8, lsl #24 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ andcs fp, r0, r0, lsl sp │ │ │ │ - orrpl pc, r4, lr, asr #12 │ │ │ │ + tstppl r4, lr, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ andls r4, r0, r2, lsl #22 │ │ │ │ subne pc, fp, #64, 4 │ │ │ │ - mrc2 1, 0, pc, cr12, cr3, {5} │ │ │ │ - mlaseq r3, r4, sl, r8 │ │ │ │ + stc2l 1, cr15, [r0, #716]! @ 0x2cc │ │ │ │ + eorseq r8, r3, r4, lsl sl │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebecb58 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ssub8mi r0, r4, r0 │ │ │ │ subpl pc, r2, #8388608 @ 0x800000 │ │ │ │ addlt fp, r9, #130 @ 0x82 │ │ │ │ addlt r3, r0, #44, 4 @ 0xc0000002 │ │ │ │ blx 0xfed537fc │ │ │ │ stmdacs r3, {r0, ip, sp} │ │ │ │ @ instruction: 0xf648d81b │ │ │ │ - vbic.i32 d18, #0 @ 0x00000000 │ │ │ │ + vrsra.s64 d17, d16, #64 │ │ │ │ @ instruction: 0xf5040333 │ │ │ │ bl 0x16aa88 │ │ │ │ @ instruction: 0xf8540380 │ │ │ │ ldclvs 12, cr2, [fp, #-32] @ 0xffffffe0 │ │ │ │ movwvc lr, #14978 @ 0x3a82 │ │ │ │ cmnpmi r0, #3 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf8444053 │ │ │ │ andlt r3, r2, r8, lsl #24 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ andcs fp, r0, r0, lsl sp │ │ │ │ - orrpl pc, r4, lr, asr #12 │ │ │ │ + tstppl r4, lr, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ andls r4, r0, r2, lsl #22 │ │ │ │ subne pc, fp, #64, 4 │ │ │ │ - stc2l 1, cr15, [r0, #716]! @ 0x2cc │ │ │ │ - mlaseq r3, r4, sl, r8 │ │ │ │ + stc2 1, cr15, [r4, #716]! @ 0x2cc │ │ │ │ + eorseq r8, r3, r4, lsl sl │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebecbd0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ssub8mi r0, r4, r0 │ │ │ │ subpl pc, r2, #8388608 @ 0x800000 │ │ │ │ andcc fp, r8, #130 @ 0x82 │ │ │ │ blx 0xfebd3870 │ │ │ │ stmdacs r3, {r0, ip, sp} │ │ │ │ @ instruction: 0xf648d81b │ │ │ │ - vbic.i32 d18, #0 @ 0x00000000 │ │ │ │ + vrsra.s64 d17, d16, #64 │ │ │ │ @ instruction: 0xf5040333 │ │ │ │ bl 0x16aafc │ │ │ │ @ instruction: 0xf8540380 │ │ │ │ ldclvs 12, cr2, [fp, #-32] @ 0xffffffe0 │ │ │ │ movwvc lr, #14978 @ 0x3a82 │ │ │ │ cmnpmi r0, #3 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf8444053 │ │ │ │ andlt r3, r2, r8, lsl #24 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ andcs fp, r0, r0, lsl sp │ │ │ │ - orrpl pc, r4, lr, asr #12 │ │ │ │ + tstppl r4, lr, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ andls r4, r0, r2, lsl #22 │ │ │ │ subne pc, fp, #64, 4 │ │ │ │ - stc2 1, cr15, [r6, #716]! @ 0x2cc │ │ │ │ - mlaseq r3, r4, sl, r8 │ │ │ │ + stc2l 1, cr15, [sl, #-716]! @ 0xfffffd34 │ │ │ │ + eorseq r8, r3, r4, lsl sl │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebecc44 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ssub8mi r0, r4, r0 │ │ │ │ subpl pc, r2, #8388608 @ 0x800000 │ │ │ │ andcc fp, r8, #130 @ 0x82 │ │ │ │ blx 0x12538e4 │ │ │ │ stmdacs r3, {r0, ip, sp} │ │ │ │ @ instruction: 0xf648d81b │ │ │ │ - vbic.i32 d18, #0 @ 0x00000000 │ │ │ │ + vrsra.s64 d17, d16, #64 │ │ │ │ @ instruction: 0xf5040333 │ │ │ │ bl 0x16ab70 │ │ │ │ @ instruction: 0xf8540380 │ │ │ │ ldclvs 12, cr2, [fp, #-32] @ 0xffffffe0 │ │ │ │ movwvc lr, #14978 @ 0x3a82 │ │ │ │ cmnpmi r0, #3 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf8444053 │ │ │ │ andlt r3, r2, r8, lsl #24 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ andcs fp, r0, r0, lsl sp │ │ │ │ - orrpl pc, r4, lr, asr #12 │ │ │ │ + tstppl r4, lr, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ andls r4, r0, r2, lsl #22 │ │ │ │ subne pc, fp, #64, 4 │ │ │ │ - stc2l 1, cr15, [ip, #-716]! @ 0xfffffd34 │ │ │ │ - mlaseq r3, r4, sl, r8 │ │ │ │ + ldc2 1, cr15, [r0, #-716]! @ 0xfffffd34 │ │ │ │ + eorseq r8, r3, r4, lsl sl │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebeccb8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ @ instruction: 0xf5049c04 │ │ │ │ @ instruction: 0xf10c5c42 │ │ │ │ @ instruction: 0xf8cd0c08 │ │ │ │ @ instruction: 0xf7a3c000 │ │ │ │ @ instruction: 0x3001fab5 │ │ │ │ ldmdale ip, {r0, r1, fp, sp} │ │ │ │ @ instruction: 0xf6489a04 │ │ │ │ - vbic.i32 d18, #0 @ 0x00000000 │ │ │ │ + vrsra.s64 d17, d16, #64 │ │ │ │ @ instruction: 0xf5020333 │ │ │ │ bl 0x16a3ec │ │ │ │ @ instruction: 0xf8520380 │ │ │ │ ldclvs 12, cr1, [fp, #-32] @ 0xffffffe0 │ │ │ │ movwvc lr, #14977 @ 0x3a81 │ │ │ │ cmnpmi r0, #3 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf842404b │ │ │ │ andlt r3, r2, r8, lsl #24 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ andcs fp, r0, r0, lsl sp │ │ │ │ - orrpl pc, r4, lr, asr #12 │ │ │ │ + tstppl r4, lr, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ andls r4, r0, r2, lsl #22 │ │ │ │ subne pc, fp, #64, 4 │ │ │ │ - stc2 1, cr15, [lr, #-716]! @ 0xfffffd34 │ │ │ │ - mlaseq r3, r4, sl, r8 │ │ │ │ + ldc2l 1, cr15, [r2], #716 @ 0x2cc │ │ │ │ + eorseq r8, r3, r4, lsl sl │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebecd34 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ @ instruction: 0xf5049c04 │ │ │ │ @ instruction: 0xf10c5c42 │ │ │ │ @ instruction: 0xf8cd0c08 │ │ │ │ @ instruction: 0xf7a3c000 │ │ │ │ andcc pc, r1, r3, lsr #20 │ │ │ │ ldmdale ip, {r0, r1, fp, sp} │ │ │ │ @ instruction: 0xf6489a04 │ │ │ │ - vbic.i32 d18, #0 @ 0x00000000 │ │ │ │ + vrsra.s64 d17, d16, #64 │ │ │ │ @ instruction: 0xf5020333 │ │ │ │ bl 0x16a468 │ │ │ │ @ instruction: 0xf8520380 │ │ │ │ ldclvs 12, cr1, [fp, #-32] @ 0xffffffe0 │ │ │ │ movwvc lr, #14977 @ 0x3a81 │ │ │ │ cmnpmi r0, #3 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf842404b │ │ │ │ andlt r3, r2, r8, lsl #24 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ andcs fp, r0, r0, lsl sp │ │ │ │ - orrpl pc, r4, lr, asr #12 │ │ │ │ + tstppl r4, lr, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ andls r4, r0, r2, lsl #22 │ │ │ │ subne pc, fp, #64, 4 │ │ │ │ - ldc2l 1, cr15, [r0], #716 @ 0x2cc │ │ │ │ - mlaseq r3, r4, sl, r8 │ │ │ │ + ldc2 1, cr15, [r4], #716 @ 0x2cc │ │ │ │ + eorseq r8, r3, r4, lsl sl │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfebecdb0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf7a00ff8 │ │ │ │ tstpcs r0, r9, lsr r9 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ @@ -137865,23 +137865,23 @@ │ │ │ │ @ instruction: 0xb1200001 │ │ │ │ movwmi pc, #1027 @ 0x403 @ │ │ │ │ rscsmi pc, r8, r3, asr #8 │ │ │ │ vst1.32 {d14}, [r3 :128], r0 │ │ │ │ vst2.8 {d20-d23}, [r3], r0 │ │ │ │ @ instruction: 0xf04040f7 │ │ │ │ @ instruction: 0xe799007f │ │ │ │ - @ instruction: 0xf86cf21f │ │ │ │ + @ instruction: 0xf82cf21f │ │ │ │ @ instruction: 0xf64e2000 │ │ │ │ - vaddw.s8 , q8, d4 │ │ │ │ + vaddw.s8 , q0, d4 │ │ │ │ blmi 0x1971e0 │ │ │ │ vhadd.s8 d25, d0, d0 │ │ │ │ @ instruction: 0xf1b222a6 │ │ │ │ - svclt 0x0000fc27 │ │ │ │ + svclt 0x0000fbeb │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ - eorseq r8, r3, r8, ror #20 │ │ │ │ + eorseq r8, r3, r8, ror #19 │ │ │ │ @ instruction: 0xf7fe2200 │ │ │ │ svclt 0x0000ba77 │ │ │ │ @ instruction: 0xf7fe2201 │ │ │ │ svclt 0x0000ba73 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfebedf58 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @@ -137968,22 +137968,22 @@ │ │ │ │ vst2. {d20-d23}, [r3 :256] │ │ │ │ ldr r0, [r3, r0, ror #7] │ │ │ │ rscsvc pc, pc, #82837504 @ 0x4f00000 │ │ │ │ rscvc pc, pc, #208666624 @ 0xc700000 │ │ │ │ ldrbcc pc, [pc, #79]! @ 0x96eff @ │ │ │ │ tstpeq lr, #-2013265919 @ p-variant is OBSOLETE @ 0x88000001 │ │ │ │ vabd.s16 d14, d30, d10 │ │ │ │ - mulcs r0, pc, pc @ │ │ │ │ - orrpl pc, r4, lr, asr #12 │ │ │ │ + andcs pc, r0, pc, asr pc @ │ │ │ │ + tstppl r4, lr, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ andls r4, r0, r3, lsl #22 │ │ │ │ adccs pc, r6, #64, 4 │ │ │ │ - blx 0x175359a │ │ │ │ + blx 0x85359a │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ - eorseq r8, r3, r8, ror #20 │ │ │ │ + eorseq r8, r3, r8, ror #19 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebee0e0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ blmi 0xe1ae68 │ │ │ │ addlt fp, r0, #134 @ 0x86 │ │ │ │ ldmdavs fp, {r2, r3, r9, sl, lr} │ │ │ │ @ instruction: 0xf04f9305 │ │ │ │ @@ -138033,15 +138033,15 @@ │ │ │ │ @ instruction: 0xf7a48023 │ │ │ │ bfi pc, fp, (invalid: 20:12) @ │ │ │ │ @ instruction: 0x46214618 │ │ │ │ blx 0x54e40 │ │ │ │ blvc 0x9287c0 │ │ │ │ mvnle r2, r0, lsl #20 │ │ │ │ bfi r4, r8, (invalid: 12:2) │ │ │ │ - @ instruction: 0xff1cf21e │ │ │ │ + mrc2 2, 6, pc, cr12, cr14, {0} │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ @ instruction: 0xf7fe2200 │ │ │ │ svclt 0x0000b8bb │ │ │ │ @ instruction: 0xf7fe2201 │ │ │ │ svclt 0x0000b8b7 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfebee1dc │ │ │ │ @@ -138104,25 +138104,25 @@ │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 56) │ │ │ │ andlt r4, r6, r0, lsr r6 │ │ │ │ ldrhtmi lr, [r0], #-141 @ 0xffffff73 │ │ │ │ ldmiblt lr, {r2, r5, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0x46134614 │ │ │ │ vaba.s16 d14, d30, d25 │ │ │ │ - svclt 0x0000fe8f │ │ │ │ + svclt 0x0000fe4f │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ ble 0x6a10e4 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfebee2ec │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stcleq 15, cr0, [r1, #992] @ 0x3e0 │ │ │ │ vst2.8 {d18-d21}, [pc], r1 │ │ │ │ bl 0x15f0fc │ │ │ │ @ instruction: 0xf1df0141 │ │ │ │ - andcc pc, r1, r9, ror #17 │ │ │ │ + andcc pc, r1, sp, lsr #17 │ │ │ │ strbeq r1, [r0, #64] @ 0x40 │ │ │ │ movwcs r2, #256 @ 0x100 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0xf04fbd08 │ │ │ │ strdcs r3, [r0, -pc] │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @@ -138390,22 +138390,22 @@ │ │ │ │ ldrsheq sp, [r3, #-81]! @ 0xffffffaf │ │ │ │ andeq pc, r1, #76, 4 @ 0xc0000004 │ │ │ │ rsccc pc, r1, #536870924 @ 0x2000000c │ │ │ │ orrcs lr, r4, #274432 @ 0x43000 │ │ │ │ strcs r4, [r2], #-794 @ 0xfffffce6 │ │ │ │ mrscs r2, LR_mon │ │ │ │ strls r4, [r0], #-1576 @ 0xfffff9d8 │ │ │ │ - @ instruction: 0xff54f066 │ │ │ │ + @ instruction: 0xff1af066 │ │ │ │ @ instruction: 0xf64e2000 │ │ │ │ - vaddw.s8 , q8, d4 │ │ │ │ + vaddw.s8 , q0, d4 │ │ │ │ blmi 0x157a14 │ │ │ │ vhadd.s8 d25, d0, d0 │ │ │ │ - @ instruction: 0xf1b25251 │ │ │ │ - svclt 0x0000f80d │ │ │ │ - ldrhteq r8, [r3], -r0 │ │ │ │ + @ instruction: 0xf1b15251 │ │ │ │ + svclt 0x0000ffd1 │ │ │ │ + eorseq r8, r3, r0, lsr sl │ │ │ │ stmiblt r8!, {r1, r2, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ blt 0x455550 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebee780 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ bcc 0xdb548 │ │ │ │ andmi fp, sl, #130 @ 0x82 │ │ │ │ @@ -138426,25 +138426,25 @@ │ │ │ │ strmi r6, [r8], #-2072 @ 0xfffff7e8 │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0x460abd10 │ │ │ │ tstcs r1, r7 │ │ │ │ - blx 0xffdd37ec │ │ │ │ + blx 0xfeed37ec │ │ │ │ andlt r2, r2, r0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ svceq 0x0008f010 │ │ │ │ @ instruction: 0xf04f460a │ │ │ │ svclt 0x000c000b │ │ │ │ tstcs r2, r1, lsl #2 │ │ │ │ - blx 0xff8d3814 │ │ │ │ + blx 0xfe9d3814 │ │ │ │ svclt 0x0000e7ea │ │ │ │ stmmi r0, {r0, r2, r3, r5, r8, fp, sp, lr, pc} │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ bpl 0xe54ca4 │ │ │ │ ldrbvs pc, [ip, -pc, asr #8]! @ │ │ │ │ @@ -138475,30 +138475,30 @@ │ │ │ │ subeq r0, sp, #-805306364 @ 0xd0000004 │ │ │ │ subeq r0, sp, #-805306364 @ 0xd0000004 │ │ │ │ subeq r0, sp, #-805306364 @ 0xd0000004 │ │ │ │ andseq r0, r2, ip, lsr #1 │ │ │ │ movwcs r0, #4114 @ 0x1012 │ │ │ │ ldrsbtne pc, [ip], -fp @ │ │ │ │ andcs r4, r4, #24, 12 @ 0x1800000 │ │ │ │ - mcr2 0, 6, pc, cr14, cr13, {4} @ │ │ │ │ + mrc2 0, 4, pc, cr2, cr13, {4} │ │ │ │ @ instruction: 0x3151f89b │ │ │ │ @ instruction: 0xf0002800 │ │ │ │ @ instruction: 0xf8db8117 │ │ │ │ stmdavs r0, {r3, r4, r5, r7, r9, sp} │ │ │ │ svclt 0x00480616 │ │ │ │ blcs 0xc5ec0 │ │ │ │ vst4.16 {d29,d31,d33,d35}, [pc :64], r9 │ │ │ │ vrsra.s64 , q12, #64 │ │ │ │ @ instruction: 0xf02073f0 │ │ │ │ addsmi r4, sl, #112, 4 │ │ │ │ @ instruction: 0xf5abd059 │ │ │ │ @ instruction: 0x465a5336 │ │ │ │ rsbmi pc, r0, #13828096 @ 0xd30000 │ │ │ │ tstpeq r8, r4, lsl #2 @ p-variant is OBSOLETE │ │ │ │ - @ instruction: 0xf898f09f │ │ │ │ + @ instruction: 0xf85cf09f │ │ │ │ @ instruction: 0xf0002800 │ │ │ │ ldcle 0, cr8, [lr], {254} @ 0xfe │ │ │ │ @ instruction: 0xf0004242 │ │ │ │ ldreq r0, [r5, r1, lsl #6] │ │ │ │ @ instruction: 0xf043bf48 │ │ │ │ ldrbeq r0, [r0, -r2, lsl #6] │ │ │ │ @ instruction: 0xf043bf48 │ │ │ │ @@ -138521,44 +138521,44 @@ │ │ │ │ tstpeq pc, r1 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf001fa03 │ │ │ │ @ instruction: 0xf0404210 │ │ │ │ @ instruction: 0xf0108122 │ │ │ │ @ instruction: 0xf04000a0 │ │ │ │ addsmi r8, r9, #-1073741819 @ 0xc0000005 │ │ │ │ tstphi lr, r0 @ p-variant is OBSOLETE │ │ │ │ - bicscs pc, r4, #72, 12 @ 0x4800000 │ │ │ │ + cmppcs r4, #72, 12 @ p-variant is OBSOLETE @ 0x4800000 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - msrvs R12_usr, lr │ │ │ │ + @ instruction: 0x51a4f64e │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ vhadd.s8 d25, d0, d0 │ │ │ │ @ instruction: 0xf1b112c7 │ │ │ │ - addlt pc, r2, #7, 30 │ │ │ │ + addlt pc, r2, #3248 @ 0xcb0 │ │ │ │ movwvs pc, #5709 @ 0x164d @ │ │ │ │ svclt 0x00184540 │ │ │ │ @ instruction: 0xf040429a │ │ │ │ @ instruction: 0xf8db80b0 │ │ │ │ tstcs r1, ip, lsr r0 │ │ │ │ @ instruction: 0xf0822005 │ │ │ │ - @ instruction: 0x4658fa1d │ │ │ │ - cdp2 0, 14, cr15, cr2, cr2, {4} │ │ │ │ + ldrbmi pc, [r8], -r1, ror #19 @ │ │ │ │ + cdp2 0, 10, cr15, cr6, cr2, {4} │ │ │ │ @ instruction: 0xf50be754 │ │ │ │ movwcs r3, #5272 @ 0x1498 │ │ │ │ teqpcc r0, #132, 16 @ p-variant is OBSOLETE @ 0x840000 │ │ │ │ @ instruction: 0x2151f89b │ │ │ │ @ instruction: 0xf0002a00 │ │ │ │ @ instruction: 0xf8db80c2 │ │ │ │ @ instruction: 0xf5b1101c │ │ │ │ vrecps.f32 q9, q0, q8 │ │ │ │ @ instruction: 0xf5a1809d │ │ │ │ blcc 0xe0580 │ │ │ │ ldmdale pc, {r0, r2, r8, r9, fp, sp}^ @ │ │ │ │ @ instruction: 0xf003e8df │ │ │ │ mrcpl 3, 2, r4, cr14, cr2, {2} │ │ │ │ @ instruction: 0x46504736 │ │ │ │ - blx 0x18d39bc │ │ │ │ + blx 0x9d39bc │ │ │ │ @ instruction: 0x2151f89b │ │ │ │ ldrsbtcc pc, [ip], -fp @ │ │ │ │ svclt 0x000c2a00 │ │ │ │ andcs r2, r2, #4, 4 @ 0x40000000 │ │ │ │ @ instruction: 0xf8cb4413 │ │ │ │ @ instruction: 0xe7d2303c │ │ │ │ ldrsbtcc pc, [ip], -fp @ │ │ │ │ @@ -138622,34 +138622,34 @@ │ │ │ │ ldrdeq r7, [r9], -r5 │ │ │ │ @ instruction: 0xf7d64650 │ │ │ │ @ instruction: 0xe758fb91 │ │ │ │ @ instruction: 0xf43f2b00 │ │ │ │ @ instruction: 0xf8dbaef6 │ │ │ │ tstcs r2, ip, lsr r0 │ │ │ │ @ instruction: 0xf0822004 │ │ │ │ - strb pc, [lr, -sp, ror #18] @ │ │ │ │ + smlaldx pc, lr, r1, r9 @ │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ ldrbmi r3, [r8], -r4, lsl #6 │ │ │ │ @ instruction: 0x3014f8db │ │ │ │ @ instruction: 0xf8db9303 │ │ │ │ movwls r3, #8208 @ 0x2010 │ │ │ │ ldrdcc pc, [ip], -fp │ │ │ │ @ instruction: 0xf8db9301 │ │ │ │ movwls r3, #8 │ │ │ │ movwcs lr, #2523 @ 0x9db │ │ │ │ - blx 0xe53b72 │ │ │ │ + blx 0xfff53b70 │ │ │ │ svcvc 0x0000f510 │ │ │ │ rschi pc, r3, r0 │ │ │ │ movwvc pc, #1135 @ 0x46f @ │ │ │ │ svclt 0x00184298 │ │ │ │ andeq pc, r0, fp, asr #17 │ │ │ │ @ instruction: 0xf8dbe72f │ │ │ │ @ instruction: 0x4618103c │ │ │ │ stmdbcc r4, {r2, r9, sp} │ │ │ │ - stc2 0, cr15, [r2, #628] @ 0x274 │ │ │ │ + stc2l 0, cr15, [r6, #-628] @ 0xfffffd8c │ │ │ │ @ instruction: 0xf43f2800 │ │ │ │ @ instruction: 0xf8dbaf34 │ │ │ │ stmdavs r1, {r3, r4, r5, r7, r9, ip, sp} │ │ │ │ svclt 0x0048061d │ │ │ │ @ instruction: 0xf031ba09 │ │ │ │ svclt 0x001e417f │ │ │ │ vst4.8 {d2[0],d3[0],d4[0],d5[0]}, [r1], r0 │ │ │ │ @@ -138661,70 +138661,70 @@ │ │ │ │ blx 0x1ad5950 │ │ │ │ @ instruction: 0xf0402800 │ │ │ │ @ instruction: 0xf8db8092 │ │ │ │ @ instruction: 0xf8cb35e0 │ │ │ │ strb r3, [sl, -r0] │ │ │ │ andcs r4, fp, r9, lsl r6 │ │ │ │ ldccs 8, cr15, [r0, #876]! @ 0x36c │ │ │ │ - @ instruction: 0xf91ef082 │ │ │ │ + @ instruction: 0xf8e2f082 │ │ │ │ strdcs lr, [r2, -pc] │ │ │ │ ldrb r2, [r7, fp]! │ │ │ │ ldrb r2, [r5, r7]! │ │ │ │ ldrdpl pc, [r8], -fp │ │ │ │ @ instruction: 0x4600e9db │ │ │ │ - blx 0xff4d3ba4 │ │ │ │ + blx 0xfe5d3ba4 │ │ │ │ andcs r4, r4, #42991616 @ 0x2900000 │ │ │ │ @ instruction: 0xf7ff4658 │ │ │ │ stmdacs r0, {r0, r1, r5, r6, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ adchi pc, r9, r0 │ │ │ │ svchi 0x005bf3bf │ │ │ │ svcpl 0x0000e850 │ │ │ │ smlatble r3, r5, r2, r4 │ │ │ │ movwvs lr, #2112 @ 0x840 │ │ │ │ mvnsle r2, r0, lsl #22 │ │ │ │ svchi 0x005bf3bf │ │ │ │ - blx 0xff4d3bd0 │ │ │ │ + blx 0xfe5d3bd0 │ │ │ │ submi r1, r1, #96, 22 @ 0x18000 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ @ instruction: 0xf04f4141 │ │ │ │ ldrbmi r5, [r8], -r0, lsl #4 │ │ │ │ @ instruction: 0xf7f40749 │ │ │ │ blne 0x19d6ca8 │ │ │ │ @ instruction: 0xf04fbf18 │ │ │ │ @ instruction: 0xf8cb34ff │ │ │ │ ldr r4, [r0, -r0] │ │ │ │ ldrdmi pc, [r0], -fp │ │ │ │ andcs r2, r8, #67108864 @ 0x4000000 │ │ │ │ @ instruction: 0x46214618 │ │ │ │ - ldc2 0, cr15, [lr, #-628] @ 0xfffffd8c │ │ │ │ + stc2l 0, cr15, [r2], #628 @ 0x274 │ │ │ │ rsble r2, r1, r0, lsl #16 │ │ │ │ ldrdmi pc, [r4], -fp │ │ │ │ stmdavs r5, {r0, r8, r9, sp} │ │ │ │ stmdavs r6, {r3, r9, sp}^ │ │ │ │ ldrmi r4, [r8], -r1, lsr #12 │ │ │ │ - ldc2 0, cr15, [r2, #-628] @ 0xfffffd8c │ │ │ │ + ldc2l 0, cr15, [r6], {157} @ 0x9d │ │ │ │ subsle r2, r5, r0, lsl #16 │ │ │ │ stmdavs r4, {r0, r1, fp, sp, lr}^ │ │ │ │ strcc lr, [r6], #-2509 @ 0xfffff633 │ │ │ │ - blx 0xfe3d3c2c │ │ │ │ + blx 0x14d3c2c │ │ │ │ ldrdne pc, [r8], -fp │ │ │ │ ldrbmi r2, [r8], -r8, lsl #4 │ │ │ │ ldc2 7, cr15, [lr, #1020] @ 0x3fc │ │ │ │ rsble r2, r4, r0, lsl #16 │ │ │ │ strcc lr, [r6], #-2525 @ 0xfffff623 │ │ │ │ svchi 0x005bf3bf │ │ │ │ rsbsne lr, pc, #208, 16 @ 0xd00000 │ │ │ │ svclt 0x000842b2 │ │ │ │ smlatble r4, r9, r2, r4 │ │ │ │ ldrbtcc lr, [ip], #-2240 @ 0xfffff740 │ │ │ │ svceq 0x0000f1bc │ │ │ │ vsra.u64 , q10, #1 │ │ │ │ stmib sp, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc}^ │ │ │ │ @ instruction: 0xf07f1206 │ │ │ │ - movwcs pc, #2693 @ 0xa85 @ │ │ │ │ + movwcs pc, #2633 @ 0xa49 @ │ │ │ │ andne lr, r6, #3620864 @ 0x374000 │ │ │ │ bls 0x2693d4 │ │ │ │ svclt 0x00084296 │ │ │ │ @ instruction: 0xf04f428d │ │ │ │ svclt 0x00145200 │ │ │ │ tstcs r1, r9, lsl r6 │ │ │ │ @ instruction: 0xf7f40749 │ │ │ │ @@ -138741,39 +138741,39 @@ │ │ │ │ @ instruction: 0xe6cc35dc │ │ │ │ @ instruction: 0x3151f89b │ │ │ │ @ instruction: 0xf8db2104 │ │ │ │ @ instruction: 0x4608203c │ │ │ │ svclt 0x000c2b00 │ │ │ │ movwcs r2, #8964 @ 0x2304 │ │ │ │ @ instruction: 0xf0821ad2 │ │ │ │ - @ instruction: 0xe660f87f │ │ │ │ + strbt pc, [r0], -r3, asr #16 @ │ │ │ │ @ instruction: 0xf7df4620 │ │ │ │ @ instruction: 0xf010fe27 │ │ │ │ strtmi r0, [r2], -r8, lsl #30 │ │ │ │ tstcs r1, ip, lsl #30 │ │ │ │ andcs r2, fp, r2, lsl #2 │ │ │ │ - @ instruction: 0xf872f082 │ │ │ │ + @ instruction: 0xf836f082 │ │ │ │ @ instruction: 0xf89be697 │ │ │ │ blcs 0xa4034 │ │ │ │ ldrsbtcc pc, [ip], -fp @ │ │ │ │ andcs fp, r4, #12, 30 @ 0x30 │ │ │ │ bne 0xfe760304 │ │ │ │ eorscc pc, ip, fp, asr #17 │ │ │ │ andcs lr, r8, r7, asr #12 │ │ │ │ - @ instruction: 0xf802f082 │ │ │ │ + @ instruction: 0xffc6f081 │ │ │ │ @ instruction: 0xf07fe643 │ │ │ │ - @ instruction: 0xe684fa33 │ │ │ │ + @ instruction: 0xe684f9f7 │ │ │ │ ldrbmi r4, [r8], -r2, lsr #12 │ │ │ │ - cmppvs r0, lr, asr #12 @ p-variant is OBSOLETE │ │ │ │ + bicpl pc, r0, lr, asr #12 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - @ instruction: 0xf976f095 │ │ │ │ + @ instruction: 0xf93af095 │ │ │ │ @ instruction: 0xfffcf778 │ │ │ │ - rscspl pc, ip, lr, asr #12 │ │ │ │ + rsbspl pc, ip, lr, asr #12 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ - blx 0xfe7d3e62 │ │ │ │ + blx 0x18d3e62 │ │ │ │ svclt 0x0000e6b7 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ bl 0xfebeed3c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ bvs 0xfe3dbae4 │ │ │ │ @ instruction: 0xf5044604 │ │ │ │ stmibvs pc, {sl, ip, lr}^ @ │ │ │ │ @@ -138788,15 +138788,15 @@ │ │ │ │ blx 0xffbd5b42 │ │ │ │ @ instruction: 0xf8c42300 │ │ │ │ ldrtmi r5, [r0], -ip, ror #27 │ │ │ │ stclvc 8, cr15, [r4, #784]! @ 0x310 │ │ │ │ ldccc 8, cr15, [r0, #784]! @ 0x310 │ │ │ │ @ instruction: 0xf8c46933 │ │ │ │ @ instruction: 0xf07b3dd8 │ │ │ │ - cmpplt r8, r3, asr sp @ p-variant is OBSOLETE │ │ │ │ + cmpplt r8, r7, lsl sp @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf8c46e73 │ │ │ │ svcvs 0x00733dcc │ │ │ │ ldclcc 8, cr15, [r0, #784] @ 0x310 │ │ │ │ svcvs 0x00b3b15b │ │ │ │ ldclcc 8, cr15, [r4, #784] @ 0x310 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ @@ -138805,29 +138805,29 @@ │ │ │ │ svcvs 0x0033bdf8 │ │ │ │ ldclcc 8, cr15, [r4, #784] @ 0x310 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bdf8 │ │ │ │ - rscsvc pc, r8, ip, asr #4 │ │ │ │ + rsbsvc pc, r8, ip, asr #4 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ svclt 0x00004770 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfebeede0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ @ instruction: 0xf648231b │ │ │ │ - vmla.f d18, d16, d0[4] │ │ │ │ + vmla.f d18, d0, d0[4] │ │ │ │ vand d16, d12, d19 │ │ │ │ - vrshr.s64 , q4, #64 │ │ │ │ + vmov.i32 , #2048 @ 0x00000800 │ │ │ │ tstls r0, sp, lsr #4 │ │ │ │ - mvnsvc pc, ip, asr #4 │ │ │ │ + cmnpvc r0, ip, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - @ instruction: 0xf8ecf0a6 │ │ │ │ + @ instruction: 0xf8b0f0a6 │ │ │ │ movscc pc, #0, 10 │ │ │ │ @ instruction: 0xf8d34619 │ │ │ │ @ instruction: 0xf4122088 │ │ │ │ @ instruction: 0xf3c25f00 │ │ │ │ @ instruction: 0xf3c22340 │ │ │ │ vmull.p8 , d18, d0 │ │ │ │ vaddl.u8 q8, d18, d0 │ │ │ │ @@ -138889,21 +138889,21 @@ │ │ │ │ mvnle r6, r0, ror #30 │ │ │ │ svclt 0x0000e7b6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfebeef10 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ @ instruction: 0xf648231b │ │ │ │ - vmla.f d18, d16, d0[4] │ │ │ │ + vmla.f d18, d0, d0[4] │ │ │ │ vand d16, d12, d19 │ │ │ │ - vrshr.s64 , q4, #64 │ │ │ │ + vmov.i32 , #2048 @ 0x00000800 │ │ │ │ tstls r0, sp, lsr #4 │ │ │ │ - mvnsvc pc, ip, asr #4 │ │ │ │ + cmnpvc r0, ip, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - @ instruction: 0xf854f0a6 │ │ │ │ + @ instruction: 0xf818f0a6 │ │ │ │ adcscc pc, r0, #0, 10 │ │ │ │ msrcc SPSR_, #13762560 @ 0xd20000 │ │ │ │ rscseq pc, r0, r3, lsl r0 @ │ │ │ │ @ instruction: 0xf013d004 │ │ │ │ svclt 0x00140fe0 │ │ │ │ andcs r2, r1, r3 │ │ │ │ svcvs 0x0070f413 │ │ │ │ @@ -138922,76 +138922,76 @@ │ │ │ │ @ instruction: 0xf040bf18 │ │ │ │ andlt r0, r3, r0, asr #32 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ stclt 14, cr0, [r0, #-0] │ │ │ │ svclt 0x009f281b │ │ │ │ - mvncs pc, #72, 12 @ 0x4800000 │ │ │ │ + msrcs SPSR_, #72, 12 @ 0x4800000 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ orreq lr, r0, #3072 @ 0xc00 │ │ │ │ svclt 0x00886898 │ │ │ │ movwcs r2, #0 │ │ │ │ svclt 0x00004770 │ │ │ │ svclt 0x009f2806 │ │ │ │ - mvncs pc, #72, 12 @ 0x4800000 │ │ │ │ + msrcs SPSR_, #72, 12 @ 0x4800000 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ orreq lr, r0, #3072 @ 0xc00 │ │ │ │ svclt 0x00886f98 │ │ │ │ movwcs r2, #0 │ │ │ │ svclt 0x00004770 │ │ │ │ adcscc pc, r0, r0, lsl #10 │ │ │ │ ldrdcc pc, [r8], r0 │ │ │ │ strtle r0, [r3], #-472 @ 0xfffffe28 │ │ │ │ ldrle r0, [r1], #-1817 @ 0xfffff8e7 │ │ │ │ strtle r0, [r7], #-1946 @ 0xfffff866 │ │ │ │ svcpl 0x0000f413 │ │ │ │ - orrvs pc, r4, #81788928 @ 0x4e00000 │ │ │ │ + movwvs pc, #17998 @ 0x464e @ │ │ │ │ msreq CPSR_fsc, #192, 4 │ │ │ │ - addvs pc, r8, lr, asr #12 │ │ │ │ + andvs pc, r8, lr, asr #12 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ sadd16mi fp, r8, r8 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ svceq 0x0080f013 │ │ │ │ - cmnpvs r4, #81788928 @ p-variant is OBSOLETE @ 0x4e00000 │ │ │ │ + mvnspl pc, #81788928 @ 0x4e00000 │ │ │ │ msreq CPSR_fsc, #192, 4 │ │ │ │ - rsbsvs pc, ip, lr, asr #12 │ │ │ │ + rscspl pc, ip, lr, asr #12 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ sadd16mi fp, r8, r8 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ - rsbsvs pc, r0, lr, asr #12 │ │ │ │ + rscspl pc, r0, lr, asr #12 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ - addvs pc, r0, lr, asr #12 │ │ │ │ + andvs pc, r0, lr, asr #12 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfebef050 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmdami r3, {r4, r6, r7, r8, r9, sl, fp}^ │ │ │ │ cdp 0, 1, cr11, cr13, cr7, {4} │ │ │ │ tstcs fp, #112, 30 @ 0x1c0 │ │ │ │ stmdavs r0, {r3, r4, r5, r6, sl, lr} │ │ │ │ - mvncs pc, r8, asr #12 │ │ │ │ + msrcs (UNDEF: 96), r8 │ │ │ │ teqpeq r3, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ - sbcsvc pc, r8, #76, 4 @ 0xc0000004 │ │ │ │ + subsvc pc, r8, #76, 4 @ 0xc0000004 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ tstls r0, r0, lsr #16 │ │ │ │ - mvnsvc pc, ip, asr #4 │ │ │ │ + cmnpvc r0, ip, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - @ instruction: 0xffaef0a5 │ │ │ │ + @ instruction: 0xff72f0a5 │ │ │ │ adcscc pc, r0, r0, lsl #10 │ │ │ │ ldrdmi pc, [r8], r0 │ │ │ │ strbne pc, [r0], #964 @ 0x3c4 @ │ │ │ │ cmple r7, r0, lsl #24 │ │ │ │ - @ instruction: 0xff6af219 │ │ │ │ + @ instruction: 0xff2af219 │ │ │ │ ldrtvs pc, [r4], r9, asr #12 @ │ │ │ │ ldrcs pc, [r7], r0, asr #5 │ │ │ │ bicvs pc, r0, #76546048 @ 0x4900000 │ │ │ │ orrscs pc, r7, #192, 4 │ │ │ │ ldc 2, cr4, [pc, #276] @ 0x97fc0 │ │ │ │ @ instruction: 0xf4257b2c │ │ │ │ @ instruction: 0xf0254570 │ │ │ │ @@ -139001,46 +139001,46 @@ │ │ │ │ @ instruction: 0x232218e8 │ │ │ │ tstpeq r0, #192, 4 @ p-variant is OBSOLETE │ │ │ │ adcmi r9, sl, #1073741825 @ 0x40000001 │ │ │ │ teqcs r2, #136, 30 @ 0x220 │ │ │ │ rscscc pc, pc, #79 @ 0x4f │ │ │ │ andcs r9, r3, #0, 4 │ │ │ │ vmax.s16 d4, d10, d7 │ │ │ │ - stmdbls r5, {r0, r1, r2, r3, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdbls r5, {r0, r1, r2, r3, r6, r9, fp, ip, sp, lr, pc} │ │ │ │ eorsle r1, r2, r3, asr #24 │ │ │ │ svclt 0x001842b8 │ │ │ │ andle r4, r8, r0, lsr #12 │ │ │ │ tstcs r0, r7 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ ldmdavs r3!, {r4, r5, r6, r7, r8, sl, fp, ip, sp, pc} │ │ │ │ tstls r5, r5, lsl #4 │ │ │ │ cmnpmi r0, #683671552 @ p-variant is OBSOLETE @ 0x28c00000 │ │ │ │ stccs 8, cr15, [r4], {67} @ 0x43 │ │ │ │ vhsub.s16 d2, d10, d1 │ │ │ │ - stmdbls r5, {r0, r3, r5, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdbls r5, {r0, r3, r5, r6, r9, fp, ip, sp, lr, pc} │ │ │ │ stmdbcc r1, {r7, r8, fp, ip, sp, pc} │ │ │ │ andcs r2, sp, #8, 6 @ 0x20000000 │ │ │ │ strtmi r4, [r8], -r9, lsr #6 │ │ │ │ blx 0xffad5ea6 │ │ │ │ andlt r2, r7, r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ - adcvs pc, r8, lr, asr #12 │ │ │ │ + eorvs pc, r8, lr, asr #12 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ mcr2 7, 3, pc, cr6, cr8, {3} @ │ │ │ │ @ instruction: 0xf1ed2001 │ │ │ │ - @ instruction: 0xf64efa45 │ │ │ │ - vaddl.s8 q11, d16, d12 │ │ │ │ + @ instruction: 0xf64efa05 │ │ │ │ + vaddl.s8 q11, d0, d12 │ │ │ │ @ instruction: 0xf778002d │ │ │ │ andcs pc, r1, sp, asr lr @ │ │ │ │ - blx 0xfd4710 │ │ │ │ + @ instruction: 0xf9fcf1ed │ │ │ │ ... │ │ │ │ addeq r8, r7, ip, lsl r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebef170 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ svcne 0x000b4604 │ │ │ │ @@ -139055,28 +139055,28 @@ │ │ │ │ andlt r6, r2, r3, ror #8 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ ldrbmi r4, [r0, -r0, lsl #16]! │ │ │ │ - eorseq r8, r3, r4, ror fp │ │ │ │ + ldrshteq r8, [r3], -r4 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ ldrmi r4, [r9], r4, ror #26 │ │ │ │ svccc 0x0070ee1d │ │ │ │ ldrbtmi r4, [sp], #-1672 @ 0xfffff978 │ │ │ │ addlt r6, r5, sp, lsr #16 │ │ │ │ ldrmi r4, [r2], r4, lsl #12 │ │ │ │ @ instruction: 0xf8d3595b │ │ │ │ @ instruction: 0xf8d33290 │ │ │ │ @ instruction: 0xf07b00bc │ │ │ │ - strmi pc, [r7], -r1, lsr #22 │ │ │ │ + strmi pc, [r7], -r5, ror #21 │ │ │ │ strvs lr, [r0, #-2520] @ 0xfffff628 │ │ │ │ stmdacs r0, {r0, r1, r7, r9, sl, lr} │ │ │ │ addhi pc, sp, r0, asr #32 │ │ │ │ @ instruction: 0x46201e3a │ │ │ │ movweq pc, #16389 @ 0x4005 @ │ │ │ │ andcs fp, r1, #24, 30 @ 0x60 │ │ │ │ tstpeq r1, r6 @ p-variant is OBSOLETE │ │ │ │ @@ -139145,19 +139145,19 @@ │ │ │ │ ldrdcc pc, [r4], -r8 │ │ │ │ svclt 0x0048015a │ │ │ │ ldrdpl pc, [r8], -r8 │ │ │ │ andge pc, r0, r4, asr #17 │ │ │ │ movwcs lr, #6084 @ 0x17c4 │ │ │ │ ldrtmi r2, [r1], -r4, lsl #4 │ │ │ │ @ instruction: 0xf09d4618 │ │ │ │ - @ instruction: 0xb190f991 │ │ │ │ + orrslt pc, r0, r5, asr r9 @ │ │ │ │ ldcne 3, cr2, [r1, #-4]! │ │ │ │ stmdavs r6, {r2, r9, sp} │ │ │ │ @ instruction: 0xf09d4618 │ │ │ │ - cmpplt r0, r9, lsl #19 @ p-variant is OBSOLETE │ │ │ │ + cmpplt r0, sp, asr #18 @ p-variant is OBSOLETE │ │ │ │ ldrmi r6, [fp], r3, lsl #16 │ │ │ │ cmncs r7, #96, 14 @ 0x1800000 │ │ │ │ orrsvc pc, r0, #216006656 @ 0xce00000 │ │ │ │ rsbseq pc, r7, #1879048196 @ 0x70000004 │ │ │ │ adccc pc, r0, #-536870900 @ 0xe000000c │ │ │ │ ldrdcs lr, [r1], -r8 │ │ │ │ tstcs r0, r5 │ │ │ │ @@ -139176,15 +139176,15 @@ │ │ │ │ strmi r0, [pc], -r0, lsl #6 │ │ │ │ ldrmi r6, [r1], -r4, asr #32 │ │ │ │ ldrmi r6, [r6], -r4 │ │ │ │ sbcvs r6, r4, r4, lsl #1 │ │ │ │ stmdage r2, {r2, r8, sp, lr} │ │ │ │ strmi lr, [r2], #-2509 @ 0xfffff633 │ │ │ │ @ instruction: 0xf0819404 │ │ │ │ - blge 0x1566d4 │ │ │ │ + blge 0x1565e4 │ │ │ │ adcvs ip, r8, r7, lsl #22 │ │ │ │ ldrtmi r6, [r0], -r9, ror #1 │ │ │ │ ldmdavs fp!, {r1, r3, r5, r8, sp, lr} │ │ │ │ eorvs r6, sl, #3276800 @ 0x320000 │ │ │ │ ldmdavs r2!, {r0, r8, r9, ip, pc}^ │ │ │ │ ldmvs r2!, {r1, r3, r5, r6, r9, sp, lr} │ │ │ │ ldmvs r2!, {r1, r3, r5, r7, r9, sp, lr}^ │ │ │ │ @@ -139241,30 +139241,30 @@ │ │ │ │ mvnseq pc, r5, asr #17 │ │ │ │ movwvc pc, #9477 @ 0x2505 @ │ │ │ │ @ instruction: 0xf8c56eb2 │ │ │ │ mrcvs 1, 7, r2, cr2, cr8, {7} │ │ │ │ mvnscs pc, r5, asr #17 │ │ │ │ @ instruction: 0xf8c56f32 │ │ │ │ ldr r2, [r7, r0, lsl #4]! │ │ │ │ - stc2 2, cr15, [sl, #116]! @ 0x74 │ │ │ │ + stc2l 2, cr15, [sl, #-116]! @ 0xffffff8c │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfebef4b0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ blmi 0x131c058 │ │ │ │ strmi fp, [r4], -r3, lsr #1 │ │ │ │ addcs r4, r0, #13631488 @ 0xd00000 │ │ │ │ stmdage r1, {r8, sp} │ │ │ │ @ instruction: 0x9321681b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ - b 0x154b00 │ │ │ │ + stmib r2, {r2, r3, r9, ip, sp, lr, pc}^ │ │ │ │ msreq SPSR_f, r5, lsl #2 │ │ │ │ @ instruction: 0xf080a801 │ │ │ │ - stmdage r1, {r0, r2, r4, r6, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ - @ instruction: 0xf838f081 │ │ │ │ + stmdage r1, {r0, r3, r4, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + @ instruction: 0xfffcf080 │ │ │ │ eorvs r6, r3, fp, lsr #20 │ │ │ │ movwcs r4, #1568 @ 0x620 │ │ │ │ eorvs pc, r0, #82837504 @ 0x4f00000 │ │ │ │ andsvc pc, pc, #217055232 @ 0xcf00000 │ │ │ │ rsbvs r6, r1, r9, ror #20 │ │ │ │ adcvs r6, r1, r9, lsr #21 │ │ │ │ rscvs r6, r1, r9, ror #21 │ │ │ │ @@ -139310,87 +139310,87 @@ │ │ │ │ tstpmi r0, #35 @ p-variant is OBSOLETE @ 0x23 │ │ │ │ orrmi pc, r0, #67 @ 0x43 │ │ │ │ @ instruction: 0xf8d56693 │ │ │ │ @ instruction: 0x66d331fc │ │ │ │ andcc pc, r0, #13959168 @ 0xd50000 │ │ │ │ @ instruction: 0x46216713 │ │ │ │ andeq pc, r8, r5, lsl #2 │ │ │ │ - @ instruction: 0xf882f081 │ │ │ │ + @ instruction: 0xf846f081 │ │ │ │ blmi 0x2e03bc │ │ │ │ blls 0x8f2428 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 56) │ │ │ │ tstcs r0, r3, lsr #32 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ vmla.f16 d11, d13, d16 │ │ │ │ - svclt 0x0000fd0d │ │ │ │ + svclt 0x0000fccd │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strmi fp, [r6], -r4, lsl #1 │ │ │ │ @ instruction: 0x461d6b58 │ │ │ │ ldrmi r4, [r0], pc, lsl #12 │ │ │ │ - @ instruction: 0xfffef080 │ │ │ │ + @ instruction: 0xffc2f080 │ │ │ │ bicscs pc, r0, #78643200 @ 0x4b00000 │ │ │ │ orrscs pc, r7, #192, 4 │ │ │ │ ldrtvc pc, [lr], #-1440 @ 0xfffffa60 @ │ │ │ │ streq pc, [r7], #-36 @ 0xffffffdc │ │ │ │ bllt 0xb72484 │ │ │ │ vst2.8 {d18-d21}, [pc], r0 │ │ │ │ @ instruction: 0x4621723e │ │ │ │ - @ instruction: 0xf09d2003 │ │ │ │ - @ instruction: 0xb1b8f80f │ │ │ │ + @ instruction: 0xf09c2003 │ │ │ │ + @ instruction: 0xb1b8ffd3 │ │ │ │ strtmi r4, [sl], -r1, asr #12 │ │ │ │ @ instruction: 0xf7ff9003 │ │ │ │ blls 0x197e98 │ │ │ │ @ instruction: 0x46284639 │ │ │ │ strls r4, [r0], #-1586 @ 0xfffff9ce │ │ │ │ ldc2 7, cr15, [lr, #1020]! @ 0x3fc │ │ │ │ andlt fp, r4, r0, asr r9 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ andlt r4, r4, r0, lsr r6 │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ - ldclt 0, cr15, [ip], {129} @ 0x81 │ │ │ │ + bllt 0xff8d4668 │ │ │ │ cmppvs r4, #-1342177276 @ p-variant is OBSOLETE @ 0xb0000004 │ │ │ │ orrscs pc, r7, #192, 4 │ │ │ │ blcs 0xba4dc │ │ │ │ @ instruction: 0xf64bd0d2 │ │ │ │ vorr.i32 q9, #0 @ 0x00000000 │ │ │ │ ldmdavs fp, {r0, r1, r2, r4, r7, r8, r9, sp} │ │ │ │ strble r0, [fp, #1051] @ 0x41b │ │ │ │ movwcs r4, #1570 @ 0x622 │ │ │ │ @ instruction: 0xf64e4629 │ │ │ │ - vmla.i d23, d16, d0[1] │ │ │ │ + vmla.i d23, d0, d0[1] │ │ │ │ @ instruction: 0xf0cb002d │ │ │ │ - strb pc, [r1, fp, ror #29] @ │ │ │ │ + strb pc, [r1, pc, lsr #29] @ │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ strmi fp, [r6], -r5, lsl #1 │ │ │ │ @ instruction: 0x460f4699 │ │ │ │ stcls 6, cr4, [ip, #-576] @ 0xfffffdc0 │ │ │ │ @ instruction: 0xf0806b68 │ │ │ │ - @ instruction: 0xf64bffa5 │ │ │ │ + @ instruction: 0xf64bff69 │ │ │ │ vrsra.s64 q9, q0, #64 │ │ │ │ @ instruction: 0xf5a02397 │ │ │ │ @ instruction: 0xf024745e │ │ │ │ ldmdavs fp, {r0, r1, r2, sl} │ │ │ │ movwcs fp, #2955 @ 0xb8b │ │ │ │ subsvc pc, lr, #1325400064 @ 0x4f000000 │ │ │ │ andcs r4, r3, r1, lsr #12 │ │ │ │ - @ instruction: 0xffb6f09c │ │ │ │ + @ instruction: 0xff7af09c │ │ │ │ @ instruction: 0x4641b318 │ │ │ │ andls r2, r3, r0, lsl #5 │ │ │ │ mcr 7, 2, pc, cr12, cr7, {3} @ │ │ │ │ strbmi r9, [r9], -r3, lsl #22 │ │ │ │ orrcc r4, r0, #44040192 @ 0x2a00000 │ │ │ │ ldrmi r9, [r8], -r3, lsl #6 │ │ │ │ mrc2 7, 1, pc, cr8, cr15, {7} │ │ │ │ @@ -139404,46 +139404,46 @@ │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0x463083f0 │ │ │ │ pop {r0, r2, ip, sp, pc} │ │ │ │ @ instruction: 0xf08143f0 │ │ │ │ - vpadd.i8 d27, d27, d23 │ │ │ │ + vpadd.i8 , , │ │ │ │ vorr.i32 q11, #512 @ 0x00000200 │ │ │ │ ldmdahi fp, {r0, r1, r2, r4, r7, r8, r9, sp} │ │ │ │ sbcle r2, r6, r0, lsl #22 │ │ │ │ cmppcs r0, #78643200 @ p-variant is OBSOLETE @ 0x4b00000 │ │ │ │ orrscs pc, r7, #192, 4 │ │ │ │ ldreq r6, [fp], #-2075 @ 0xfffff7e5 │ │ │ │ @ instruction: 0x4622d5bf │ │ │ │ strtmi r2, [r9], -r0, lsl #6 │ │ │ │ - rscsvc pc, r0, lr, asr #12 │ │ │ │ + rsbsvc pc, r0, lr, asr #12 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ - cdp2 0, 8, cr15, cr6, cr11, {6} │ │ │ │ + cdp2 0, 4, cr15, cr10, cr11, {6} │ │ │ │ svclt 0x0000e7b5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ bl 0xfebef768 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf64b0ff0 │ │ │ │ vrsra.s64 q9, q0, #64 │ │ │ │ blvs 0x11a13d4 │ │ │ │ ldmdavs fp, {r0, r2, r9, sl, lr} │ │ │ │ @ instruction: 0x0763bb3b │ │ │ │ andcs sp, fp, ip │ │ │ │ - blx 0xff15478c │ │ │ │ + blx 0xfe25478c │ │ │ │ andvc pc, r0, pc, ror #8 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r8, #-0] │ │ │ │ vst2.8 {d18-d21}, [pc], r1 │ │ │ │ @ instruction: 0x4621723e │ │ │ │ @ instruction: 0xf09c4618 │ │ │ │ - stmdacs r0, {r0, r2, r3, r6, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r4, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ strmi sp, [r1], -r9, ror #1 │ │ │ │ @ instruction: 0xf7ff4628 │ │ │ │ stmdacs r0, {r0, r3, r4, r5, r6, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ vld4. {d29,d31,d33,d35}, [pc :128], r3 │ │ │ │ mrscs r7, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @@ -139453,37 +139453,37 @@ │ │ │ │ ldmdahi fp, {r0, r1, r2, r4, r7, r8, r9, sp} │ │ │ │ sbcsle r2, r0, r0, lsl #22 │ │ │ │ cmppcs r0, #78643200 @ p-variant is OBSOLETE @ 0x4b00000 │ │ │ │ orrscs pc, r7, #192, 4 │ │ │ │ ldreq r6, [sl], #-2075 @ 0xfffff7e5 │ │ │ │ strmi sp, [r1], -r9, asr #11 │ │ │ │ movwcs r4, #1570 @ 0x622 │ │ │ │ - eoreq pc, r0, pc, asr #4 │ │ │ │ + adcvc pc, r0, lr, asr #12 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ - cdp2 0, 3, cr15, cr6, cr11, {6} │ │ │ │ + ldc2l 0, cr15, [sl, #812]! @ 0x32c │ │ │ │ svclt 0x0000e7bf │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ bl 0xfebef808 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf64b0ff0 │ │ │ │ vrsra.s64 q9, q0, #64 │ │ │ │ blvs 0x11a1474 │ │ │ │ ldmdavs fp, {r0, r2, r9, sl, lr} │ │ │ │ strbeq fp, [r3, -r3, asr #22]! │ │ │ │ andcs sp, fp, ip │ │ │ │ - blx 0x1d5482c │ │ │ │ + blx 0xe5482c │ │ │ │ andvc pc, r0, pc, ror #8 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r8, #-0] │ │ │ │ vst2.8 {d18-d21}, [pc], r1 │ │ │ │ @ instruction: 0x4621725e │ │ │ │ @ instruction: 0xf09c4618 │ │ │ │ - stmdacs r0, {r0, r2, r3, r4, r5, r6, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r6, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf100d0e9 │ │ │ │ strtmi r0, [r8], -r0, lsl #3 │ │ │ │ mcr2 7, 1, pc, cr8, cr15, {7} @ │ │ │ │ mvnle r2, r0, lsl #16 │ │ │ │ andvc pc, r0, pc, ror #8 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @@ -139493,26 +139493,26 @@ │ │ │ │ orrscs pc, r7, #192, 4 │ │ │ │ blcs 0xba6e8 │ │ │ │ @ instruction: 0xf64bd0cf │ │ │ │ vorr.i32 q9, #0 @ 0x00000000 │ │ │ │ ldmdavs fp, {r0, r1, r2, r4, r7, r8, r9, sp} │ │ │ │ strble r0, [r8, #1050] @ 0x41a │ │ │ │ strtmi r4, [r2], -r1, lsl #12 │ │ │ │ - vcgt.s8 d18, d15, d0 │ │ │ │ - vmla.i d16, d0, d0[3] │ │ │ │ + @ instruction: 0xf64e2300 │ │ │ │ + vmla.i d23, d16, d0[3] │ │ │ │ @ instruction: 0xf0cb002d │ │ │ │ - ldr pc, [lr, r5, ror #27]! │ │ │ │ + ldr pc, [lr, r9, lsr #27]! │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfebef8a8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ movwcs r4, #1537 @ 0x601 │ │ │ │ andls r2, r1, r0, ror #4 │ │ │ │ @ instruction: 0xf09c2003 │ │ │ │ - stmdbls r1, {r0, r1, r6, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdbls r1, {r0, r1, r2, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ subsle r2, r4, r0, lsl #16 │ │ │ │ msrmi SPSR_s, #-1342177276 @ 0xb0000004 │ │ │ │ orrscs pc, r7, #192, 4 │ │ │ │ @ instruction: 0xf6ce2277 │ │ │ │ @ instruction: 0xf04f7290 │ │ │ │ @ instruction: 0xf6ce0cad │ │ │ │ mulsvs r9, r0, ip │ │ │ │ @@ -139549,40 +139549,40 @@ │ │ │ │ strbvs r6, [r1, #-1282] @ 0xfffffafe │ │ │ │ andlt r6, r3, r3, lsl #11 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ vadd.f32 d27, d9, d0 │ │ │ │ - vrsra.s64 q11, q2, #64 │ │ │ │ - vcge.s8 d16, d15, d19 │ │ │ │ - vbic.i32 q8, #12 @ 0x0000000c │ │ │ │ + vorr.i32 q11, #1024 @ 0x00000400 │ │ │ │ + @ instruction: 0xf64e0333 │ │ │ │ + vsra.s64 , q14, #64 │ │ │ │ vrhadd.s8 d16, d15, d29 │ │ │ │ - vshr.s64 d16, d4, #64 │ │ │ │ + vmov.i32 d16, #4 @ 0x00000004 │ │ │ │ vst4.8 {d16-d19}, [pc :128]! │ │ │ │ @ instruction: 0xf1e8720c │ │ │ │ - svclt 0x0000f9e7 │ │ │ │ - rscvs pc, r4, r9, asr #4 │ │ │ │ + svclt 0x0000f9a7 │ │ │ │ + rsbvs pc, r4, r9, asr #4 │ │ │ │ eorseq pc, r3, r0, asr #5 │ │ │ │ svclt 0x00004770 │ │ │ │ ldrbmi r2, [r0, -r0]! │ │ │ │ ldrbmi r2, [r0, -r0]! │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfebef9ac │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r5, r0, ror #31 │ │ │ │ @ instruction: 0x460d4614 │ │ │ │ - rscsvs pc, ip, #-1879048188 @ 0x90000004 │ │ │ │ + rsbsvs pc, ip, #-1879048188 @ 0x90000004 │ │ │ │ eorseq pc, r3, #192, 4 │ │ │ │ - mvnsvc pc, ip, asr #4 │ │ │ │ + cmnpvc r0, ip, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ tstcs fp, #0, 4 │ │ │ │ - sbcsvc pc, r8, #76, 4 @ 0xc0000004 │ │ │ │ + subsvc pc, r8, #76, 4 @ 0xc0000004 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ - blx 0x1d4a6e │ │ │ │ + blx 0xff2d4a6c │ │ │ │ andcs fp, r0, ip, asr #2 │ │ │ │ tstcs r0, r5 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ andls fp, r3, r0, lsr sp │ │ │ │ @ instruction: 0xf8fcf77b │ │ │ │ @@ -139597,21 +139597,21 @@ │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfebefa20 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r5, r0, ror #31 │ │ │ │ @ instruction: 0x460d231b │ │ │ │ vmin.s8 d20, d12, d4 │ │ │ │ - vsra.s64 , q8, #64 │ │ │ │ + vbic.i32 , #0 @ 0x00000000 │ │ │ │ vrhadd.s8 d16, d9, d29 │ │ │ │ - vrshr.s64 q11, q14, #64 │ │ │ │ + vmvn.i32 q11, #3072 @ 0x00000c00 │ │ │ │ andls r0, r0, #805306371 @ 0x30000003 │ │ │ │ - sbcsvc pc, r8, #76, 4 @ 0xc0000004 │ │ │ │ + subsvc pc, r8, #76, 4 @ 0xc0000004 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ - blx 0xff354ae0 │ │ │ │ + blx 0xfe454ae0 │ │ │ │ biclt r4, ip, r3, lsl #12 │ │ │ │ svclt 0x00182c01 │ │ │ │ mrsle r2, (UNDEF: 12) │ │ │ │ @ instruction: 0xf77b9303 │ │ │ │ stmdavs sl!, {r0, r1, r2, r6, r7, fp, ip, sp, lr, pc} │ │ │ │ ldmiblt r8, {r0, r1, r8, r9, fp, ip, pc}^ │ │ │ │ movmi pc, #12582912 @ 0xc00000 │ │ │ │ @@ -139631,21 +139631,21 @@ │ │ │ │ @ instruction: 0xe7e1ba12 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfebefaa8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r2, r8, ror #31 │ │ │ │ tstcs fp, #20, 12 @ 0x1400000 │ │ │ │ vmax.s8 d20, d9, d14 │ │ │ │ - vrshr.s64 q11, q14, #64 │ │ │ │ + vmvn.i32 q11, #3072 @ 0x00000c00 │ │ │ │ vqsub.s8 d16, d12, d19 │ │ │ │ - vsra.s64 , q8, #64 │ │ │ │ + vbic.i32 , #0 @ 0x00000000 │ │ │ │ andls r0, r0, #1073741835 @ 0x4000000b │ │ │ │ - sbcsvc pc, r8, #76, 4 @ 0xc0000004 │ │ │ │ + subsvc pc, r8, #76, 4 @ 0xc0000004 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ - blx 0xfe254b68 │ │ │ │ + blx 0x1354b68 │ │ │ │ movscc pc, #0, 10 │ │ │ │ rsbcc pc, r0, #13828096 @ 0xd30000 │ │ │ │ svceq 0x000ef013 │ │ │ │ tstcs r0, #12, 30 @ 0x30 │ │ │ │ adcmi r2, r3, #32, 6 @ 0x80000000 │ │ │ │ @ instruction: 0xf500dc2b │ │ │ │ @ instruction: 0xf50032b0 │ │ │ │ @@ -139689,23 +139689,23 @@ │ │ │ │ @ instruction: 0xf806f7f5 │ │ │ │ ldr r2, [ip, r4]! │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfebefb94 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r5], r8 │ │ │ │ @ instruction: 0x460c4615 │ │ │ │ - rscsvs pc, ip, #-1879048188 @ 0x90000004 │ │ │ │ + rsbsvs pc, ip, #-1879048188 @ 0x90000004 │ │ │ │ eorseq pc, r3, #192, 4 │ │ │ │ andls r4, r0, #6291456 @ 0x600000 │ │ │ │ vcge.s8 d18, d12, d11 │ │ │ │ - vrshr.s64 , q4, #64 │ │ │ │ + vmov.i32 , #2048 @ 0x00000800 │ │ │ │ stmdavs r8!, {r0, r2, r3, r5, r9} │ │ │ │ - mvnsvc pc, ip, asr #4 │ │ │ │ + cmnpvc r0, ip, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - blx 0x454c58 │ │ │ │ + @ instruction: 0xf9d2f0a5 │ │ │ │ @ instruction: 0xf4126922 │ │ │ │ tstle sl, r4, lsl #30 │ │ │ │ movscc pc, #0, 10 │ │ │ │ orrscc r4, r0, #7340032 @ 0x700000 │ │ │ │ @ instruction: 0xf85368e1 │ │ │ │ orrseq r3, r8, r8, lsl #24 │ │ │ │ stmdbcs r1, {r0, r1, r3, r8, sl, ip, lr, pc} │ │ │ │ @@ -139721,24 +139721,24 @@ │ │ │ │ ldreq r6, [r2], fp, ror #18 │ │ │ │ andeq pc, r4, r5, lsl #2 │ │ │ │ subcs fp, r0, #72, 30 @ 0x120 │ │ │ │ tstpeq r1, r3, lsl #2 @ p-variant is OBSOLETE │ │ │ │ svclt 0x00586169 │ │ │ │ movwls r2, #12832 @ 0x3220 │ │ │ │ vadd.i8 d22, d15, d17 │ │ │ │ - vaddhn.i16 d16, q8, q10 │ │ │ │ + vaddhn.i16 d16, q0, q10 │ │ │ │ strls r0, [r1], #-1069 @ 0xfffffbd3 │ │ │ │ stmdbvs fp!, {r0, r1, r3, sp, lr, pc}^ │ │ │ │ - @ instruction: 0x01a4f24f │ │ │ │ + msreq R12_usr, pc │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ mrrcne 1, 0, r9, r9, cr1 @ │ │ │ │ subcs r6, r0, #1073741850 @ 0x4000001a │ │ │ │ stmdavs r1!, {r3, r5, r8, sl, fp, ip} │ │ │ │ vcgt.s8 d25, d14, d3 │ │ │ │ - vaddhn.i16 d20, q0, q6 │ │ │ │ + vaddhn.i16 d19, q8, q6 │ │ │ │ strls r0, [r0], #-1072 @ 0xfffffbd0 │ │ │ │ stc2 7, cr15, [r6, #668] @ 0x29c │ │ │ │ adcscc pc, r0, #29360128 @ 0x1c00000 │ │ │ │ @ instruction: 0xf8d29b03 │ │ │ │ @ instruction: 0xf8422120 │ │ │ │ andlt r6, r5, r3, lsr #32 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ @@ -139747,25 +139747,25 @@ │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bdf0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfebefc7c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r5, r0, ror #31 │ │ │ │ @ instruction: 0x460d4614 │ │ │ │ - rscsvs pc, ip, #-1879048188 @ 0x90000004 │ │ │ │ + rsbsvs pc, ip, #-1879048188 @ 0x90000004 │ │ │ │ eorseq pc, r3, #192, 4 │ │ │ │ andls r4, r0, #442368 @ 0x6c000 │ │ │ │ vcge.s8 d18, d12, d11 │ │ │ │ - vrshr.s64 , q4, #64 │ │ │ │ + vmov.i32 , #2048 @ 0x00000800 │ │ │ │ stmdavs r9, {r0, r2, r3, r5, r9} │ │ │ │ @ instruction: 0xf04f9103 │ │ │ │ vrhadd.s8 d16, d12, d0 │ │ │ │ - vsra.s64 , q8, #64 │ │ │ │ + vbic.i32 , #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf0a5012d │ │ │ │ - @ instruction: 0xb184f997 │ │ │ │ + orrlt pc, r4, fp, asr r9 @ │ │ │ │ blmi 0x520ab8 │ │ │ │ blls 0x172b24 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ tstle sl, r0, lsl #6 │ │ │ │ tstcs r0, r5 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @@ -139774,34 +139774,34 @@ │ │ │ │ @ instruction: 0xf8d05040 │ │ │ │ movwls r3, #11092 @ 0x2b54 │ │ │ │ @ instruction: 0xff84f77a │ │ │ │ blls 0x144f28 │ │ │ │ movwls fp, #10779 @ 0x2a1b │ │ │ │ stmdbge r2, {r2, r9, sp} │ │ │ │ @ instruction: 0xf18e4628 │ │ │ │ - andcs pc, r4, sp, ror r9 @ │ │ │ │ + andcs pc, r4, r1, asr #18 │ │ │ │ vaba.s16 q7, , │ │ │ │ - svclt 0x0000f97d │ │ │ │ + svclt 0x0000f93d │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfebefd0c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r5, r0, ror #31 │ │ │ │ @ instruction: 0x460d4614 │ │ │ │ - rscsvs pc, ip, #-1879048188 @ 0x90000004 │ │ │ │ + rsbsvs pc, ip, #-1879048188 @ 0x90000004 │ │ │ │ eorseq pc, r3, #192, 4 │ │ │ │ andls r4, r0, #573440 @ 0x8c000 │ │ │ │ vcge.s8 d18, d12, d11 │ │ │ │ - vrshr.s64 , q4, #64 │ │ │ │ + vmov.i32 , #2048 @ 0x00000800 │ │ │ │ stmdavs r9, {r0, r2, r3, r5, r9} │ │ │ │ @ instruction: 0xf04f9103 │ │ │ │ vrhadd.s8 d16, d12, d0 │ │ │ │ - vsra.s64 , q8, #64 │ │ │ │ + vbic.i32 , #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf0a5012d │ │ │ │ - msrlt CPSR_fs, #1294336 @ 0x13c000 │ │ │ │ + msrlt CPSR_fs, #311296 @ 0x4c000 │ │ │ │ svclt 0x00182c01 │ │ │ │ andle r2, pc, r0 │ │ │ │ ldmdavs sl, {r3, r4, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r3, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r5, r7, lsr #2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @@ -139811,41 +139811,41 @@ │ │ │ │ adcmi pc, r0, r0, lsl #10 │ │ │ │ mrccc 8, 0, APSR_nzcv, cr8, cr0, {6} │ │ │ │ @ instruction: 0xf77a9302 │ │ │ │ tstplt r0, r9, lsr pc @ p-variant is OBSOLETE │ │ │ │ blt 0x77f788 │ │ │ │ andcs r9, r4, #134217728 @ 0x8000000 │ │ │ │ strtmi sl, [r8], -r2, lsl #18 │ │ │ │ - @ instruction: 0xf932f18e │ │ │ │ + @ instruction: 0xf8f6f18e │ │ │ │ ldrb r2, [sp, r4] │ │ │ │ adcmi pc, r0, r0, lsl #10 │ │ │ │ ldclcc 8, cr15, [r8, #832]! @ 0x340 │ │ │ │ @ instruction: 0xf77a9302 │ │ │ │ stmdacs r0, {r0, r1, r2, r5, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ blls 0x14cf60 │ │ │ │ movwls fp, #10779 @ 0x2a1b │ │ │ │ vabd.s16 q7, , │ │ │ │ - svclt 0x0000f925 │ │ │ │ + svclt 0x0000f8e5 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ ldrmi fp, [r7], -r8, lsl #1 │ │ │ │ - ldrbtvs pc, [ip], #585 @ 0x249 @ │ │ │ │ + ldrbtvs pc, [ip], #-585 @ 0xfffffdb7 @ │ │ │ │ ldrteq pc, [r3], #-704 @ 0xfffffd40 @ │ │ │ │ tstcs fp, #76, 20 @ 0x4c000 │ │ │ │ strmi r9, [r8], r0, lsl #8 │ │ │ │ - mvnsvc pc, ip, asr #4 │ │ │ │ + cmnpvc r0, ip, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ andls r6, r7, #1179648 @ 0x120000 │ │ │ │ andeq pc, r0, #79 @ 0x4f │ │ │ │ - sbcsvc pc, r8, #76, 4 @ 0xc0000004 │ │ │ │ + subsvc pc, r8, #76, 4 @ 0xc0000004 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ - @ instruction: 0xf8f6f0a5 │ │ │ │ + @ instruction: 0xf8baf0a5 │ │ │ │ ldrcc pc, [r0, #1280]! @ 0x500 │ │ │ │ @ instruction: 0xf8d54606 │ │ │ │ @ instruction: 0xf8d53120 │ │ │ │ @ instruction: 0xf85300f0 │ │ │ │ @ instruction: 0xf7f31027 │ │ │ │ strmi pc, [r3], -r1, ror #22 │ │ │ │ stmiavs r2, {r3, r6, r7, r8, ip, sp, pc}^ │ │ │ │ @@ -139856,15 +139856,15 @@ │ │ │ │ ldrtmi r4, [r8], -r1, lsl #12 │ │ │ │ blx 0xfe856be8 │ │ │ │ @ instruction: 0xf77a9004 │ │ │ │ @ instruction: 0xb110fedf │ │ │ │ blt 0x77f844 │ │ │ │ andcs r9, r4, #4, 6 @ 0x10000000 │ │ │ │ strbmi sl, [r0], -r4, lsl #18 │ │ │ │ - @ instruction: 0xf8d8f18e │ │ │ │ + @ instruction: 0xf89cf18e │ │ │ │ blmi 0xca0c54 │ │ │ │ blls 0x272cb0 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ cmple r6, r0, lsl #6 │ │ │ │ tstcs r0, r8 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @@ -139878,15 +139878,15 @@ │ │ │ │ @ instruction: 0xf77a0104 │ │ │ │ msrlt R8_fiq, r7 │ │ │ │ movwcs lr, #18909 @ 0x49dd │ │ │ │ blt 0x7874d0 │ │ │ │ andcc lr, r4, #3358720 @ 0x334000 │ │ │ │ stmdbge r4, {r3, r9, sp} │ │ │ │ @ instruction: 0xf18e4640 │ │ │ │ - andcs pc, r8, sp, lsr #17 │ │ │ │ + andcs pc, r8, r1, ror r8 @ │ │ │ │ @ instruction: 0x4638e7d3 │ │ │ │ @ instruction: 0xf7f09303 │ │ │ │ blls 0x197df0 │ │ │ │ svceq 0x0004f011 │ │ │ │ @ instruction: 0xf506d0de │ │ │ │ @ instruction: 0xf5005000 │ │ │ │ addscc r3, r0, #160, 4 │ │ │ │ @@ -139905,44 +139905,44 @@ │ │ │ │ strb r4, [r2, r3, lsl #12] │ │ │ │ ldrsbteq pc, [r0], #133 @ 0x85 @ │ │ │ │ blx 0xffc56cbc │ │ │ │ ldr r4, [ip, r3, lsl #12]! │ │ │ │ mrccs 8, 7, APSR_nzcv, cr8, cr0, {6} │ │ │ │ addeq pc, r1, #134217731 @ 0x8000003 │ │ │ │ vabd.s16 q7, , │ │ │ │ - svclt 0x0000f87b │ │ │ │ + svclt 0x0000f83b │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfebeff10 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r5], r8 │ │ │ │ vmin.s8 d20, d9, d6 │ │ │ │ - vshl.s64 q11, q14, #0 │ │ │ │ + vbic.i32 q11, #786432 @ 0x000c0000 │ │ │ │ bmi 0x151a1f0 │ │ │ │ strls r2, [r0, #-795] @ 0xfffffce5 │ │ │ │ vmax.s8 d20, d12, d15 │ │ │ │ - vsra.s64 , q8, #64 │ │ │ │ + vbic.i32 , #0 @ 0x00000000 │ │ │ │ ldmdavs r2, {r0, r2, r3, r5, r8} │ │ │ │ @ instruction: 0xf04f9203 │ │ │ │ vhsub.s8 d16, d12, d0 │ │ │ │ - vrshr.s64 , q4, #64 │ │ │ │ + vmov.i32 , #2048 @ 0x00000800 │ │ │ │ @ instruction: 0xf0a5022d │ │ │ │ - strmi pc, [r4], -sp, asr #16 │ │ │ │ + @ instruction: 0x4604f811 │ │ │ │ movtpl pc, #1284 @ 0x504 @ │ │ │ │ eorspl pc, r6, r0, lsl #10 │ │ │ │ mcrcs 0, 0, r3, cr3, cr0, {1} │ │ │ │ blne 0x2d70a4 │ │ │ │ stmdbcc r0, {r0, r2, r3, r4, r5, r6, ip, lr, pc} │ │ │ │ tstcs r1, r8, lsl pc │ │ │ │ ldmdale sp, {r0, r1, r2, r9, sl, fp, sp} │ │ │ │ @ instruction: 0xf006e8df │ │ │ │ mcrrne 6, 0, r4, fp, cr4 │ │ │ │ stclcs 1, cr6, [ip, #-344]! @ 0xfffffea8 │ │ │ │ andcs r2, r0, #67108864 @ 0x4000000 │ │ │ │ - @ instruction: 0xf92af04c │ │ │ │ + @ instruction: 0xf8f0f04c │ │ │ │ ldrtcc pc, [r0], #1284 @ 0x504 @ │ │ │ │ strbeq lr, [r6, #2821] @ 0xb05 │ │ │ │ strtcc lr, [r2], #-2516 @ 0xfffff62c │ │ │ │ @ instruction: 0xf1c26baa │ │ │ │ sbcsmi r0, r3, r0, lsr #2 │ │ │ │ blx 0x1a7610 │ │ │ │ movwmi pc, #45313 @ 0xb101 @ │ │ │ │ @@ -139964,18 +139964,18 @@ │ │ │ │ bl 0xa5348 │ │ │ │ stmdavs r3, {r0, r7} │ │ │ │ @ instruction: 0xf77a9302 │ │ │ │ tstplt r0, r7, lsl #28 @ p-variant is OBSOLETE │ │ │ │ blt 0x77f9ec │ │ │ │ andcs r9, r4, #134217728 @ 0x8000000 │ │ │ │ ldrtmi sl, [r8], -r2, lsl #18 │ │ │ │ - @ instruction: 0xf800f18e │ │ │ │ + @ instruction: 0xffc4f18d │ │ │ │ ldrb r2, [r6, r4] │ │ │ │ ldrmi r2, [sl], -r1, lsl #6 │ │ │ │ - @ instruction: 0xf8e8f04c │ │ │ │ + @ instruction: 0xf8aef04c │ │ │ │ @ instruction: 0xf504e7bc │ │ │ │ @ instruction: 0xf8d434b0 │ │ │ │ ldreq r3, [sp], -r8, lsl #1 │ │ │ │ vrshl.s8 , q5, │ │ │ │ bl 0xa5354 │ │ │ │ strb r0, [r0, r1, lsl #1]! │ │ │ │ ldrtcc pc, [r0], #1284 @ 0x504 @ │ │ │ │ @@ -139991,36 +139991,36 @@ │ │ │ │ strb r0, [sl, r1, lsl #1] │ │ │ │ ldrtcc pc, [r0], #1284 @ 0x504 @ │ │ │ │ umullcc pc, fp, r4, r8 @ │ │ │ │ strle r0, [r9, #2011]! @ 0x7db │ │ │ │ cmppcc fp, r1, lsl #4 @ p-variant is OBSOLETE │ │ │ │ addeq lr, r1, r0, lsl #22 │ │ │ │ @ instruction: 0xf04be7bf │ │ │ │ - andls pc, r2, sp, ror pc @ │ │ │ │ + andls pc, r2, r3, asr #30 │ │ │ │ stc2l 7, cr15, [r6, #488] @ 0x1e8 │ │ │ │ sbcle r2, r0, r0, lsl #16 │ │ │ │ vaba.s16 d14, d28, d28 │ │ │ │ - svclt 0x0000ffc7 │ │ │ │ + svclt 0x0000ff87 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfebf0078 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, ip, r0, asr #31 │ │ │ │ @ instruction: 0x460e4614 │ │ │ │ - rscsvs pc, ip, #-1879048188 @ 0x90000004 │ │ │ │ + rsbsvs pc, ip, #-1879048188 @ 0x90000004 │ │ │ │ eorseq pc, r3, #192, 4 │ │ │ │ andls r4, r0, #1261568 @ 0x134000 │ │ │ │ vcge.s8 d18, d12, d11 │ │ │ │ - vrshr.s64 , q4, #64 │ │ │ │ + vmov.i32 , #2048 @ 0x00000800 │ │ │ │ stmdavs r9, {r0, r2, r3, r5, r9} │ │ │ │ @ instruction: 0xf04f910b │ │ │ │ vrhadd.s8 d16, d12, d0 │ │ │ │ - vsra.s64 , q8, #64 │ │ │ │ + vbic.i32 , #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf0a4012d │ │ │ │ - @ instruction: 0xf500ff99 │ │ │ │ + @ instruction: 0xf500ff5d │ │ │ │ @ instruction: 0xf8d333b0 │ │ │ │ @ instruction: 0xf0133260 │ │ │ │ svclt 0x000c0f0e │ │ │ │ eorcs r2, r0, #16, 4 │ │ │ │ mcrrle 2, 10, r4, lr, cr2 │ │ │ │ lslscc pc, r0, #10 @ │ │ │ │ ldcpl 5, cr15, [r6], #-0 │ │ │ │ @@ -140056,57 +140056,57 @@ │ │ │ │ uhadd16mi fp, r2, r8 │ │ │ │ stmdbge r6, {r1, r8, r9, fp, ip, pc} │ │ │ │ ldrtmi r9, [r0], -r6, lsl #4 │ │ │ │ svclt 0x001cba1a │ │ │ │ ldrmi r4, [r4], -r3, ror #12 │ │ │ │ stmib sp, {r4, r9, sp}^ │ │ │ │ @ instruction: 0xf18d3407 │ │ │ │ - andscs pc, r0, r9, asr #30 │ │ │ │ + andscs pc, r0, sp, lsl #30 │ │ │ │ stmdaeq r3!, {r0, r1, r2, r3, r4, r5, r7, r8, r9, sl, sp, lr, pc}^ │ │ │ │ streq pc, [r1], #-4 │ │ │ │ strbne lr, [r3], #-2820 @ 0xfffff4fc │ │ │ │ sbceq lr, r4, r0, lsl #22 │ │ │ │ rsbpl pc, lr, r0, lsl #10 │ │ │ │ movwcs lr, #18896 @ 0x49d0 │ │ │ │ movwcs lr, #18893 @ 0x49cd │ │ │ │ ldc2 7, cr15, [r6, #-488]! @ 0xfffffe18 │ │ │ │ ldmib sp, {r3, r5, r8, ip, sp, pc}^ │ │ │ │ blt 0x521b98 │ │ │ │ stmib sp, {r0, r1, r3, r4, r9, fp, ip, sp, pc}^ │ │ │ │ andcs r3, r8, #4, 4 @ 0x40000000 │ │ │ │ ldrtmi sl, [r0], -r4, lsl #18 │ │ │ │ - @ instruction: 0xff2cf18d │ │ │ │ + cdp2 1, 15, cr15, cr0, cr13, {4} │ │ │ │ str r2, [r2, r8]! │ │ │ │ @ instruction: 0xf7f44660 │ │ │ │ mulls r4, r1, ip │ │ │ │ stc2 7, cr15, [r2, #-488]! @ 0xfffffe18 │ │ │ │ blls 0x1c53ec │ │ │ │ movwls fp, #18971 @ 0x4a1b │ │ │ │ stmdbge r4, {r2, r9, sp} │ │ │ │ @ instruction: 0xf18d4630 │ │ │ │ - andcs pc, r4, fp, lsl pc @ │ │ │ │ + ldrdcs pc, [r4], -pc @ │ │ │ │ vaba.s16 d14, d28, d1 │ │ │ │ - svclt 0x0000ff1b │ │ │ │ + svclt 0x0000fedb │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfebf01d0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r5, r0, ror #31 │ │ │ │ @ instruction: 0x460d4614 │ │ │ │ - rscsvs pc, ip, #-1879048188 @ 0x90000004 │ │ │ │ + rsbsvs pc, ip, #-1879048188 @ 0x90000004 │ │ │ │ eorseq pc, r3, #192, 4 │ │ │ │ andls r4, r0, #1097728 @ 0x10c000 │ │ │ │ vcge.s8 d18, d12, d11 │ │ │ │ - vrshr.s64 , q4, #64 │ │ │ │ + vmov.i32 , #2048 @ 0x00000800 │ │ │ │ stmdavs r9, {r0, r2, r3, r5, r9} │ │ │ │ @ instruction: 0xf04f9103 │ │ │ │ vrhadd.s8 d16, d12, d0 │ │ │ │ - vsra.s64 , q8, #64 │ │ │ │ + vbic.i32 , #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf0a4012d │ │ │ │ - stccs 14, cr15, [pc], {237} @ 0xed │ │ │ │ + stccs 14, cr15, [pc], {177} @ 0xb1 │ │ │ │ ldccs 13, cr13, [r9], {90} @ 0x5a │ │ │ │ andcs fp, r0, r8, lsl pc │ │ │ │ blmi 0xecd050 │ │ │ │ blls 0x173080 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ cmnle r6, r0, lsl #6 │ │ │ │ tstcs r0, r5 │ │ │ │ @@ -140143,43 +140143,43 @@ │ │ │ │ movwmi r0, #47442 @ 0xb952 │ │ │ │ orrvc lr, r2, #274432 @ 0x43000 │ │ │ │ @ instruction: 0xf77a9302 │ │ │ │ tstplt r0, r1, lsr #25 @ p-variant is OBSOLETE │ │ │ │ blt 0x77fcb8 │ │ │ │ andcs r9, r4, #134217728 @ 0x8000000 │ │ │ │ strtmi sl, [r8], -r2, lsl #18 │ │ │ │ - cdp2 1, 9, cr15, cr10, cr13, {4} │ │ │ │ + cdp2 1, 5, cr15, cr14, cr13, {4} │ │ │ │ str r2, [r8, r4]! │ │ │ │ andpl pc, r0, r0, lsl #10 │ │ │ │ addeq lr, r4, r0, lsl #22 │ │ │ │ ldccc 8, cr15, [r0, #832]! @ 0x340 │ │ │ │ @ instruction: 0xf77a9302 │ │ │ │ stmdacs r0, {r0, r2, r3, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ strb sp, [r9, sp, ror #1]! │ │ │ │ eorspl pc, r6, r0, lsl #10 │ │ │ │ @ instruction: 0xf7f33030 │ │ │ │ strdls pc, [r2], -r7 │ │ │ │ stc2 7, cr15, [r2], {122} @ 0x7a │ │ │ │ rscle r2, r2, r0, lsl #16 │ │ │ │ vaba.s16 q7, q14, q7 │ │ │ │ - svclt 0x0000fe83 │ │ │ │ + svclt 0x0000fe43 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfebf0300 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r2, r8, ror #31 │ │ │ │ tstcs fp, #13631488 @ 0xd00000 │ │ │ │ vmin.s8 d20, d9, d4 │ │ │ │ - vsra.s64 q11, q14, #64 │ │ │ │ + vbic.i32 q11, #12 @ 0x0000000c │ │ │ │ vand d16, d12, d19 │ │ │ │ - vrshr.s64 , q4, #64 │ │ │ │ + vmov.i32 , #2048 @ 0x00000800 │ │ │ │ tstls r0, sp, lsr #4 │ │ │ │ - mvnsvc pc, ip, asr #4 │ │ │ │ + cmnpvc r0, ip, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - cdp2 0, 5, cr15, cr10, cr4, {5} │ │ │ │ + cdp2 0, 1, cr15, cr14, cr4, {5} │ │ │ │ @ instruction: 0xf77a4606 │ │ │ │ stmdavs r9!, {r0, r2, r3, r4, r6, sl, fp, ip, sp, lr, pc} │ │ │ │ blt 0x305538 │ │ │ │ svclt 0x00042c0f │ │ │ │ tstpeq r1, r1, lsr #32 @ p-variant is OBSOLETE │ │ │ │ movwpl pc, #1286 @ 0x506 @ │ │ │ │ stcle 0, cr13, [ip, #-104] @ 0xffffff98 │ │ │ │ @@ -140225,28 +140225,28 @@ │ │ │ │ ldrshtcc r3, [r0], -pc │ │ │ │ @ instruction: 0xf8aef7f3 │ │ │ │ svclt 0x0000e7ca │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfebf03f8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf18c0ff0 │ │ │ │ - strmi pc, [r4], -fp, lsl #29 │ │ │ │ - cdp2 1, 8, cr15, cr8, cr12, {4} │ │ │ │ + strmi pc, [r4], -pc, asr #28 │ │ │ │ + cdp2 1, 4, cr15, cr12, cr12, {4} │ │ │ │ andcs r4, r0, r5, lsl #12 │ │ │ │ - @ instruction: 0xf8d0f1ab │ │ │ │ + @ instruction: 0xf894f1ab │ │ │ │ strmi r6, [r6], -r3, ror #16 │ │ │ │ stmdavs fp!, {r0, r1, r3, r4, r5, r6, r8, fp, ip, sp, pc}^ │ │ │ │ ldmdavs r3!, {r0, r1, r3, r4, r7, r8, fp, ip, sp, pc}^ │ │ │ │ @ instruction: 0x2101b9bb │ │ │ │ @ instruction: 0xf1aa4630 │ │ │ │ - strtmi pc, [r8], -pc, lsl #29 │ │ │ │ - @ instruction: 0xf904f18d │ │ │ │ + @ instruction: 0x4628fe53 │ │ │ │ + @ instruction: 0xf8c8f18d │ │ │ │ pop {r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf18d4070 │ │ │ │ - @ instruction: 0x4620b8ff │ │ │ │ + strtmi fp, [r0], -r3, asr #17 │ │ │ │ cdp2 7, 11, cr15, cr0, cr7, {5} │ │ │ │ blcs 0xb33ec │ │ │ │ strtmi sp, [r8], -fp, ror #1 │ │ │ │ cdp2 7, 12, cr15, cr2, cr7, {5} │ │ │ │ blcs 0xb3418 │ │ │ │ ldmdavs r0!, {r0, r1, r2, r5, r6, r7, ip, lr, pc} │ │ │ │ cdp2 7, 5, cr15, cr6, cr7, {5} │ │ │ │ @@ -140266,45 +140266,45 @@ │ │ │ │ ldrtcc pc, [r0], r0, lsl #10 @ │ │ │ │ movwcc pc, #2262 @ 0x8d6 @ │ │ │ │ svcvs 0x0070f413 │ │ │ │ @ instruction: 0xf8d6d005 │ │ │ │ @ instruction: 0xf4133264 │ │ │ │ @ instruction: 0xf0406f70 │ │ │ │ vqadd.s8 d24, d25, d10 │ │ │ │ - vqshl.s64 q11, q14, #0 │ │ │ │ + vbic.i32 q11, #201326592 @ 0x0c000000 │ │ │ │ smladxls r0, r3, r7, r0 │ │ │ │ @ instruction: 0x4620231b │ │ │ │ - sbcsvc pc, r8, #76, 4 @ 0xc0000004 │ │ │ │ + subsvc pc, r8, #76, 4 @ 0xc0000004 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ - mvnsvc pc, ip, asr #4 │ │ │ │ + cmnpvc r0, ip, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ rsbhi pc, ip, #212, 16 @ 0xd40000 │ │ │ │ - stc2 0, cr15, [ip, #656] @ 0x290 │ │ │ │ + ldc2l 0, cr15, [r0, #-656] @ 0xfffffd70 │ │ │ │ ldrtcc pc, [r0], r0, lsl #10 @ │ │ │ │ strls r2, [r3], #-1280 @ 0xfffffb00 │ │ │ │ strpl lr, [r4, #-2509] @ 0xfffff633 │ │ │ │ strpl lr, [r6, #-2509] @ 0xfffff633 │ │ │ │ @ instruction: 0xf8d69508 │ │ │ │ @ instruction: 0xf19700f0 │ │ │ │ - @ instruction: 0xf506fa4f │ │ │ │ + @ instruction: 0xf506fa13 │ │ │ │ strmi r7, [r1], r6, lsl #3 │ │ │ │ andhi pc, r0, sp, asr #17 │ │ │ │ vadd.i8 d26, d15, d4 │ │ │ │ - vsubw.s8 , q0, d4 │ │ │ │ + vsubw.s8 q8, q8, d4 │ │ │ │ vcgt.s8 d16, d15, d29 │ │ │ │ - vmov.i32 d17, #3072 @ 0x00000c00 │ │ │ │ + vrshr.s64 d16, d12, #64 │ │ │ │ @ instruction: 0xf7a7022d │ │ │ │ smlabtcs r4, pc, r8, pc @ │ │ │ │ @ instruction: 0xf1a14648 │ │ │ │ - bge 0x198580 │ │ │ │ + bge 0x198490 │ │ │ │ smlawteq r0, r6, r8, pc @ │ │ │ │ orrne pc, r9, r8, asr #12 │ │ │ │ smlabteq r9, r0, r2, pc @ │ │ │ │ ldrsbteq pc, [r0], #134 @ 0x86 @ │ │ │ │ - @ instruction: 0xf96cf197 │ │ │ │ + @ instruction: 0xf930f197 │ │ │ │ @ instruction: 0xf7a7a804 │ │ │ │ @ instruction: 0xf506f963 │ │ │ │ strtmi r7, [r0], -r6, lsl #7 │ │ │ │ vrshl.s8 d25, d0, d8 │ │ │ │ vrshr.s64 d23, d9, #64 │ │ │ │ @ instruction: 0xf6480209 │ │ │ │ vsra.s64 d19, d17, #64 │ │ │ │ @@ -140333,59 +140333,59 @@ │ │ │ │ @ instruction: 0xf0122260 │ │ │ │ @ instruction: 0xf040080e │ │ │ │ @ instruction: 0x071180d9 │ │ │ │ adcshi pc, sl, r0, asr #32 │ │ │ │ strbne pc, [r0, #963] @ 0x3c3 @ │ │ │ │ @ instruction: 0xf47f2d00 │ │ │ │ vmax.f32 q13, , │ │ │ │ - vshr.s64 q8, q4, #64 │ │ │ │ + vmov.i32 q8, #8 @ 0x00000008 │ │ │ │ @ instruction: 0xf7a7002d │ │ │ │ @ instruction: 0xf648f959 │ │ │ │ vmov.i32 d16, #1280 @ 0x00000500 │ │ │ │ strmi r0, [r3], -r9, lsl #4 │ │ │ │ strtmi r9, [r0], -r0, lsl #10 │ │ │ │ tstpcc r1, r8, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlabteq r9, r0, r2, pc @ │ │ │ │ blx 0xfe7d7272 │ │ │ │ @ instruction: 0xf649e75a │ │ │ │ vsubw.s8 , q0, d21 │ │ │ │ ldmdavc fp, {r0, r1, r2, r4, r7, r8, r9, sp} │ │ │ │ @ instruction: 0xf43f2b00 │ │ │ │ vrecps.f32 q13, , q7 │ │ │ │ - vmla.i d16, d16, d0[7] │ │ │ │ + vmla.i d16, d0, d0[7] │ │ │ │ @ instruction: 0xf7a7002d │ │ │ │ strcs pc, [r0, #-2365] @ 0xfffff6c3 │ │ │ │ vmax.s8 d20, d8, d3 │ │ │ │ vsubl.s8 , d16, d17 │ │ │ │ strtmi r0, [r0], -r9, lsl #4 │ │ │ │ cmnpcs r1, r8, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlabteq r9, r0, r2, pc @ │ │ │ │ @ instruction: 0xf7a79500 │ │ │ │ smlsldx pc, r8, pc, fp @ │ │ │ │ tstcs fp, #0, 14 │ │ │ │ vmax.s8 d20, d12, d16 │ │ │ │ - vrshr.s64 , q4, #64 │ │ │ │ + vmov.i32 , #2048 @ 0x00000800 │ │ │ │ vhsub.s8 d16, d12, d29 │ │ │ │ - vsra.s64 , q8, #64 │ │ │ │ + vbic.i32 , #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf8d4012d │ │ │ │ @ instruction: 0xf0a4826c │ │ │ │ - @ instruction: 0xf500fcd9 │ │ │ │ + @ instruction: 0xf500fc9d │ │ │ │ @ instruction: 0xf50031b0 │ │ │ │ @ instruction: 0xf5003ab0 │ │ │ │ @ instruction: 0xf8cd36af │ │ │ │ @ instruction: 0xf5018000 │ │ │ │ stmdage r3, {r1, r3, r5, r7, r8, ip, sp, lr} │ │ │ │ - teqpne r8, #-268435452 @ p-variant is OBSOLETE @ 0xf0000004 │ │ │ │ + @ instruction: 0x03b8f24f │ │ │ │ msreq CPSR_fsc, #192, 4 │ │ │ │ - subne pc, ip, #-268435452 @ 0xf0000004 │ │ │ │ + sbceq pc, ip, #-268435452 @ 0xf0000004 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ strpl lr, [r3, #-2509] @ 0xfffff633 │ │ │ │ strpl lr, [r5, #-2509] @ 0xfffff633 │ │ │ │ vmax.s8 d20, d30, d24 │ │ │ │ - vqdmlal.s q10, d0, d12 │ │ │ │ + vqdmlal.s , d16, d12 │ │ │ │ @ instruction: 0xf1070930 │ │ │ │ @ instruction: 0xf50a0534 │ │ │ │ @ instruction: 0xf5067aaa │ │ │ │ @ instruction: 0x377476d8 │ │ │ │ @ instruction: 0xf814f7a7 │ │ │ │ strcc lr, [r8, #-2] │ │ │ │ andsle r4, ip, pc, lsr #5 │ │ │ │ @@ -140409,76 +140409,76 @@ │ │ │ │ vmax.s8 d20, d8, d16 │ │ │ │ vrshr.s64 d23, d13, #64 │ │ │ │ @ instruction: 0xf6480209 │ │ │ │ vaddw.s8 , q0, d5 │ │ │ │ strls r0, [r0, #-265] @ 0xfffffef7 │ │ │ │ blx 0x6d737a │ │ │ │ vaba.s8 d30, d15, d31 │ │ │ │ - vaddl.s8 q8, d16, d28 │ │ │ │ + vaddl.s8 q8, d0, d28 │ │ │ │ @ instruction: 0xf7a7002d │ │ │ │ strls pc, [r0], -r1, asr #17 │ │ │ │ @ instruction: 0xf6484603 │ │ │ │ vrshr.s64 d16, d13, #64 │ │ │ │ strtmi r0, [r0], -r9, lsl #4 │ │ │ │ msrvs (UNDEF: 109), r8 │ │ │ │ smlabteq r9, r0, r2, pc @ │ │ │ │ blx 0x1d73a2 │ │ │ │ stccc 8, cr15, [r8], {85} @ 0x55 │ │ │ │ ldrtcc pc, [r0], r4, lsl #10 @ │ │ │ │ strbne pc, [r0, #963] @ 0x3c3 @ │ │ │ │ @ instruction: 0xf47f2d00 │ │ │ │ @ instruction: 0xe74aaebb │ │ │ │ - sbceq pc, ip, pc, asr #4 │ │ │ │ + subeq pc, ip, pc, asr #4 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ @ instruction: 0xf8a4f7a7 │ │ │ │ @ instruction: 0xf8cd4603 │ │ │ │ strtmi r8, [r0], -r0 │ │ │ │ addseq pc, sp, #72, 12 @ 0x4800000 │ │ │ │ andeq pc, r9, #192, 4 │ │ │ │ msrvs (UNDEF: 109), r8 │ │ │ │ smlabteq r9, r0, r2, pc @ │ │ │ │ blx 0xffa573dc │ │ │ │ stccc 8, cr15, [r8], {85} @ 0x55 │ │ │ │ strbne pc, [r0, #963] @ 0x3c3 @ │ │ │ │ @ instruction: 0xf47f2d00 │ │ │ │ @ instruction: 0xe72eae9f │ │ │ │ - adcseq pc, ip, pc, asr #4 │ │ │ │ + eorseq pc, ip, pc, asr #4 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ @ instruction: 0xf888f7a7 │ │ │ │ strmi r9, [r3], -r0, lsl #14 │ │ │ │ vabd.s16 q7, q14, │ │ │ │ - svclt 0x0000fc49 │ │ │ │ + svclt 0x0000fc09 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ bl 0xfebf0774 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stcmi 15, cr0, [fp], {240} @ 0xf0 │ │ │ │ - rsbsvc pc, r0, r9, asr #4 │ │ │ │ + rscsvs pc, r0, r9, asr #4 │ │ │ │ eorseq pc, r3, r0, asr #5 │ │ │ │ ldrvc pc, [r8, #1284] @ 0x504 │ │ │ │ - blx 0xe5581c │ │ │ │ + @ instruction: 0xf9faf0a4 │ │ │ │ ldrcc r4, [r0], #-1568 @ 0xfffff9e0 │ │ │ │ ldc2 7, cr15, [r8], #-928 @ 0xfffffc60 │ │ │ │ mvnsle r4, ip, lsr #5 │ │ │ │ movwcs r2, #0 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd38 │ │ │ │ - eorseq r9, r3, r4, lsr #15 │ │ │ │ + eorseq r9, r3, r4, lsr #14 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfebf07b4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ tstcs fp, #94208 @ 0x17000 │ │ │ │ - mvnsvc pc, ip, asr #4 │ │ │ │ + cmnpvc r0, ip, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ vhsub.s8 d25, d12, d0 │ │ │ │ - vrshr.s64 , q4, #64 │ │ │ │ + vmov.i32 , #2048 @ 0x00000800 │ │ │ │ @ instruction: 0xf0a4022d │ │ │ │ - @ instruction: 0xf500fc05 │ │ │ │ + @ instruction: 0xf500fbc9 │ │ │ │ @ instruction: 0xf50033b0 │ │ │ │ ldc 1, cr3, [pc, #708] @ 0x998a4 │ │ │ │ ldrmi r7, [r8], -sp, lsl #22 │ │ │ │ ldrdcs pc, [r8], r3 │ │ │ │ addcs pc, r8, #1107296256 @ 0x42000000 │ │ │ │ addcs pc, r8, r3, asr #17 │ │ │ │ stc 3, cr2, [r1, #448] @ 0x1c0 │ │ │ │ @@ -140488,56 +140488,56 @@ │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd00 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ stmdbvs r1, {r0, r3, r4, r8, ip, sp, pc} │ │ │ │ andeq r0, r0, r0 │ │ │ │ - ldrsbteq r9, [r3], -r4 │ │ │ │ + eorseq r9, r3, r4, asr r8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfebf0828 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ tstcs fp, #24, 20 @ 0x18000 │ │ │ │ - mvnsvc pc, ip, asr #4 │ │ │ │ + cmnpvc r0, ip, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ vhsub.s8 d25, d12, d0 │ │ │ │ - vrshr.s64 , q4, #64 │ │ │ │ + vmov.i32 , #2048 @ 0x00000800 │ │ │ │ @ instruction: 0xf0a4022d │ │ │ │ - @ instruction: 0xf500fbcb │ │ │ │ + @ instruction: 0xf500fb8f │ │ │ │ ldc 1, cr3, [pc, #704] @ 0x99910 │ │ │ │ @ instruction: 0xf5007b0f │ │ │ │ vqadd.s8 d19, d31, d17 │ │ │ │ - vsubl.s8 , d16, d20 │ │ │ │ + vsubl.s8 , d0, d20 │ │ │ │ @ instruction: 0xf8c1022d │ │ │ │ cmncs r0, #244, 2 @ 0x3d │ │ │ │ ldrdcs pc, [r8], r1 │ │ │ │ addcs pc, r8, #1107296256 @ 0x42000000 │ │ │ │ addcs pc, r8, r1, asr #17 │ │ │ │ blvc 0x1cd4c74 │ │ │ │ bicscc pc, r8, #12648448 @ 0xc10000 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ stclt 14, cr0, [r0, #-0] │ │ │ │ strmi sl, [r1], #-283 @ 0xfffffee5 │ │ │ │ andeq r0, r0, r0 │ │ │ │ - ldrsbteq r9, [r3], -r4 │ │ │ │ + eorseq r9, r3, r4, asr r8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfebf08a0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ tstcs fp, #106496 @ 0x1a000 │ │ │ │ - mvnsvc pc, ip, asr #4 │ │ │ │ + cmnpvc r0, ip, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ vhsub.s8 d25, d12, d0 │ │ │ │ - vrshr.s64 , q4, #64 │ │ │ │ + vmov.i32 , #2048 @ 0x00000800 │ │ │ │ @ instruction: 0xf0a4022d │ │ │ │ - @ instruction: 0xf500fb8f │ │ │ │ + @ instruction: 0xf500fb53 │ │ │ │ @ instruction: 0xf50033b0 │ │ │ │ ldc 1, cr3, [pc, #708] @ 0x99990 │ │ │ │ ldrmi r7, [r8], -lr, lsl #22 │ │ │ │ ldrdcs pc, [r8], r3 │ │ │ │ addpl pc, r8, #1107296256 @ 0x42000000 │ │ │ │ addcs pc, r8, r3, asr #17 │ │ │ │ blvc 0x1cd4ce4 │ │ │ │ @@ -140550,30 +140550,30 @@ │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd00 │ │ │ │ strpl r9, [r2], #-594 @ 0xfffffdae │ │ │ │ andeq r0, r0, r0 │ │ │ │ ldreq r9, [r0, #-329] @ 0xfffffeb7 │ │ │ │ andeq r0, r0, r0 │ │ │ │ - ldrsbteq r9, [r3], -r4 │ │ │ │ + eorseq r9, r3, r4, asr r8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfebf0920 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ tstcs fp, #122880 @ 0x1e000 │ │ │ │ - mvnsvc pc, ip, asr #4 │ │ │ │ + cmnpvc r0, ip, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ vhsub.s8 d25, d12, d0 │ │ │ │ - vrshr.s64 , q4, #64 │ │ │ │ + vmov.i32 , #2048 @ 0x00000800 │ │ │ │ @ instruction: 0xf0a4022d │ │ │ │ - @ instruction: 0xf500fb4f │ │ │ │ + @ instruction: 0xf500fb13 │ │ │ │ ldc 1, cr3, [pc, #704] @ 0x99a08 │ │ │ │ @ instruction: 0xf5007b13 │ │ │ │ vqadd.s8 d19, d31, d17 │ │ │ │ - vrsra.s64 d17, d20, #64 │ │ │ │ + vbic.i32 d17, #1024 @ 0x00000400 │ │ │ │ @ instruction: 0xf8c1032d │ │ │ │ @ instruction: 0xf8d131f4 │ │ │ │ vst4.32 {d19-d22}, [r3], r8 │ │ │ │ @ instruction: 0xf0432384 │ │ │ │ @ instruction: 0xf8c10320 │ │ │ │ stc 0, cr3, [r0, #544] @ 0x220 │ │ │ │ cmncs r8, #112, 22 @ 0x1c000 │ │ │ │ @@ -140586,30 +140586,30 @@ │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ stclt 14, cr0, [r0, #-0] │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ tstmi r5, r1, ror #8 │ │ │ │ andeq r0, r0, r0 │ │ │ │ svceq 0x00004006 │ │ │ │ andeq r0, r0, r0 │ │ │ │ - ldrsbteq r9, [r3], -r4 │ │ │ │ + eorseq r9, r3, r4, asr r8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfebf09b0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ tstcs fp, #44, 20 @ 0x2c000 │ │ │ │ - mvnsvc pc, ip, asr #4 │ │ │ │ + cmnpvc r0, ip, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ vhsub.s8 d25, d12, d0 │ │ │ │ - vrshr.s64 , q4, #64 │ │ │ │ + vmov.i32 , #2048 @ 0x00000800 │ │ │ │ @ instruction: 0xf0a4022d │ │ │ │ - @ instruction: 0xf500fb07 │ │ │ │ + @ instruction: 0xf500facb │ │ │ │ ldc 2, cr3, [pc, #704] @ 0x99a98 │ │ │ │ @ instruction: 0xf5007b21 │ │ │ │ vqadd.s8 d19, d31, d17 │ │ │ │ - vmla.f d17, d16, d0[0] │ │ │ │ + vmla.f d17, d0, d0[0] │ │ │ │ @ instruction: 0xf8c2012d │ │ │ │ vand , , q10 │ │ │ │ vrsra.s64 d16, d0, #60 │ │ │ │ @ instruction: 0xf8d21301 │ │ │ │ vst4.32 {d17-d20}, [r1], r8 │ │ │ │ @ instruction: 0xf8c22142 │ │ │ │ stc 0, cr1, [r0, #544] @ 0x220 │ │ │ │ @@ -140636,30 +140636,30 @@ │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd00 │ │ │ │ tstmi r6, r5, ror #4 │ │ │ │ andeq r0, r0, r0 │ │ │ │ ldrsbeq r2, [sp, #2] │ │ │ │ andeq r0, r0, r0 │ │ │ │ - ldrsbteq r9, [r3], -r4 │ │ │ │ + eorseq r9, r3, r4, asr r8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfebf0a78 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ tstcs fp, #335872 @ 0x52000 │ │ │ │ - mvnsvc pc, ip, asr #4 │ │ │ │ + cmnpvc r0, ip, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ vhsub.s8 d25, d12, d0 │ │ │ │ - vrshr.s64 , q4, #64 │ │ │ │ + vmov.i32 , #2048 @ 0x00000800 │ │ │ │ @ instruction: 0xf0a4022d │ │ │ │ - @ instruction: 0xf500faa3 │ │ │ │ + @ instruction: 0xf500fa67 │ │ │ │ ldc 3, cr3, [pc, #704] @ 0x99b60 │ │ │ │ @ instruction: 0xf5007b35 │ │ │ │ vqadd.s8 d19, d31, d17 │ │ │ │ - vmlal.s , d16, d0[3] │ │ │ │ + vmlal.s , d0, d0[3] │ │ │ │ @ instruction: 0xf8c3022d │ │ │ │ strdcs r2, [r0, -r4] │ │ │ │ ldrdcs pc, [r8], r3 │ │ │ │ stceq 0, cr15, [r1], {79} @ 0x4f │ │ │ │ blvs 0xc94f3c │ │ │ │ addeq pc, r9, #1107296256 @ 0x42000000 │ │ │ │ andeq pc, r4, #66 @ 0x42 │ │ │ │ @@ -140722,30 +140722,30 @@ │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r0, r0 │ │ │ │ tsteq r0, r1, lsr r1 │ │ │ │ andeq r0, r0, r0 │ │ │ │ @ instruction: 0x01222000 │ │ │ │ andeq r0, r0, r0 │ │ │ │ - ldrsbteq r9, [r3], -r4 │ │ │ │ + eorseq r9, r3, r4, asr r8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebf0bd8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ tstcs fp, #84, 20 @ 0x54000 │ │ │ │ - mvnsvc pc, ip, asr #4 │ │ │ │ + cmnpvc r0, ip, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ vhsub.s8 d25, d12, d0 │ │ │ │ - vrshr.s64 , q4, #64 │ │ │ │ + vmov.i32 , #2048 @ 0x00000800 │ │ │ │ @ instruction: 0xf0a4022d │ │ │ │ - @ instruction: 0xf500f9f3 │ │ │ │ + @ instruction: 0xf500f9b7 │ │ │ │ ldc 3, cr3, [pc, #704] @ 0x99cc0 │ │ │ │ @ instruction: 0xf5007b37 │ │ │ │ vqadd.s8 d19, d31, d17 │ │ │ │ - vsra.s64 , q6, #64 │ │ │ │ + vorr.i32 , #12 @ 0x0000000c │ │ │ │ @ instruction: 0xf8d3012d │ │ │ │ vhadd.s8 d20, d18, d8 │ │ │ │ vrshr.s64 d16, d21, #60 │ │ │ │ @ instruction: 0xf8c31201 │ │ │ │ vand , q12, q10 │ │ │ │ vaddw.s8 q8, q1, d4 │ │ │ │ @ instruction: 0x43210134 │ │ │ │ @@ -140810,30 +140810,30 @@ │ │ │ │ andeq r0, r0, r0 │ │ │ │ andne r2, r0, #1073741828 @ 0x40000004 │ │ │ │ andeq r0, r0, r0 │ │ │ │ @ instruction: 0x01222100 │ │ │ │ andeq r0, r0, r0 │ │ │ │ tsteq r0, r1, lsr r1 │ │ │ │ andeq r0, r0, r0 │ │ │ │ - ldrsbteq r9, [r3], -r4 │ │ │ │ + eorseq r9, r3, r4, asr r8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfebf0d40 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ tstcs fp, #335872 @ 0x52000 │ │ │ │ - mvnsvc pc, ip, asr #4 │ │ │ │ + cmnpvc r0, ip, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ vhsub.s8 d25, d12, d0 │ │ │ │ - vrshr.s64 , q4, #64 │ │ │ │ + vmov.i32 , #2048 @ 0x00000800 │ │ │ │ @ instruction: 0xf0a4022d │ │ │ │ - @ instruction: 0xf500f93f │ │ │ │ + @ instruction: 0xf500f903 │ │ │ │ ldc 3, cr3, [pc, #704] @ 0x99e28 │ │ │ │ @ instruction: 0xf5007b35 │ │ │ │ vqadd.s8 d19, d31, d17 │ │ │ │ - vmlal.s , d16, d0[6] │ │ │ │ + vmlal.s , d0, d0[6] │ │ │ │ @ instruction: 0xf8c3022d │ │ │ │ vand q9, q9, q10 │ │ │ │ vsra.s64 d16, d20, #60 │ │ │ │ @ instruction: 0xf8d31101 │ │ │ │ ldc 0, cr2, [pc, #544] @ 0x99da8 │ │ │ │ @ instruction: 0xf4426b2f │ │ │ │ @ instruction: 0xf0421250 │ │ │ │ @@ -140898,30 +140898,30 @@ │ │ │ │ andeq r0, r0, r0 │ │ │ │ @ instruction: 0x11231111 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andne r2, r0, #1073741828 @ 0x40000004 │ │ │ │ andeq r0, r0, r0 │ │ │ │ tsteq r0, r1, lsr r1 │ │ │ │ andeq r0, r0, r0 │ │ │ │ - ldrsbteq r9, [r3], -r4 │ │ │ │ + eorseq r9, r3, r4, asr r8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfebf0ea0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ tstcs fp, #335872 @ 0x52000 │ │ │ │ - mvnsvc pc, ip, asr #4 │ │ │ │ + cmnpvc r0, ip, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ vhsub.s8 d25, d12, d0 │ │ │ │ - vrshr.s64 , q4, #64 │ │ │ │ + vmov.i32 , #2048 @ 0x00000800 │ │ │ │ @ instruction: 0xf0a4022d │ │ │ │ - @ instruction: 0xf500f88f │ │ │ │ + @ instruction: 0xf500f853 │ │ │ │ ldc 3, cr3, [pc, #704] @ 0x99f88 │ │ │ │ @ instruction: 0xf5007b35 │ │ │ │ vqadd.s8 d19, d31, d17 │ │ │ │ - vmlal.s , d16, d0[6] │ │ │ │ + vmlal.s , d0, d0[6] │ │ │ │ @ instruction: 0xf8c3022d │ │ │ │ vand q9, q9, q10 │ │ │ │ vsra.s64 d16, d20, #60 │ │ │ │ @ instruction: 0xf8d31101 │ │ │ │ ldc 0, cr2, [pc, #544] @ 0x99f08 │ │ │ │ @ instruction: 0xf4426b2f │ │ │ │ @ instruction: 0xf0421250 │ │ │ │ @@ -140986,33 +140986,33 @@ │ │ │ │ andeq r0, r0, r0 │ │ │ │ @ instruction: 0x11231111 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andne r2, r0, #1073741828 @ 0x40000004 │ │ │ │ andeq r0, r0, r0 │ │ │ │ tsteq r0, r1, lsr r1 │ │ │ │ andeq r0, r0, r0 │ │ │ │ - ldrsbteq r9, [r3], -r4 │ │ │ │ + eorseq r9, r3, r4, asr r8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfebf1000 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addslt r0, sp, r0, lsl #31 │ │ │ │ mcrrmi 10, 4, r4, r3, cr2 │ │ │ │ vcge.s8 d18, d12, d11 │ │ │ │ - vsra.s64 , q8, #64 │ │ │ │ + vbic.i32 , #0 @ 0x00000000 │ │ │ │ andls r0, r0, #1073741835 @ 0x4000000b │ │ │ │ - sbcsvc pc, r8, #76, 4 @ 0xc0000004 │ │ │ │ + subsvc pc, r8, #76, 4 @ 0xc0000004 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ stmdavs r4!, {r0, r8, sl, sp} │ │ │ │ @ instruction: 0xf04f941b │ │ │ │ @ instruction: 0xf0a30400 │ │ │ │ - @ instruction: 0xf500ffd9 │ │ │ │ + @ instruction: 0xf500ff9d │ │ │ │ @ instruction: 0x460433b0 │ │ │ │ blvc 0xd954b4 │ │ │ │ adcscc pc, r1, r0, lsl #10 │ │ │ │ - rscsne pc, r4, #-268435452 @ 0xf0000004 │ │ │ │ + rsbsne pc, r4, #-268435452 @ 0xf0000004 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ mvnscs pc, r3, asr #17 │ │ │ │ @ instruction: 0xf8d32100 │ │ │ │ vst4.32 {d18-d21}, [r2], r8 │ │ │ │ @ instruction: 0xf0422242 │ │ │ │ @ instruction: 0xf8c30201 │ │ │ │ stc 0, cr2, [r0, #544] @ 0x220 │ │ │ │ @@ -141034,51 +141034,51 @@ │ │ │ │ rsbcs pc, r0, #13828096 @ 0xd30000 │ │ │ │ andcs pc, pc, #34 @ 0x22 │ │ │ │ rscseq pc, r0, #34 @ 0x22 │ │ │ │ andcs pc, r1, #66 @ 0x42 │ │ │ │ andseq pc, r0, #66 @ 0x42 │ │ │ │ rsbcs pc, r0, #12779520 @ 0xc30000 │ │ │ │ vqsub.s8 q1, q5, q5 │ │ │ │ - @ instruction: 0x4620ec10 │ │ │ │ + @ instruction: 0x4620ebd0 │ │ │ │ vmla.i8 d26, d0, d2 │ │ │ │ ldrbtcs r4, [ip], #652 @ 0x28c │ │ │ │ @ instruction: 0xf64e9210 │ │ │ │ - vorr.i32 , #3072 @ 0x00000c00 │ │ │ │ + vrsra.s64 q9, q6, #64 │ │ │ │ @ instruction: 0xf88d032d │ │ │ │ movwls r5, #8209 @ 0x2011 │ │ │ │ movwvs pc, #62016 @ 0xf240 @ │ │ │ │ @ instruction: 0xf8ad9407 │ │ │ │ @ instruction: 0xf7ef300c │ │ │ │ blmi 0x45900c │ │ │ │ blls 0x773f4c │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 57) │ │ │ │ andcs fp, r0, sp, lsl r0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - @ instruction: 0xff7af21b │ │ │ │ + @ instruction: 0xff3af21b │ │ │ │ tstmi r6, r2, ror #4 │ │ │ │ andeq r0, r0, r0 │ │ │ │ ldrsbeq r2, [sp, #2] │ │ │ │ andeq r0, r0, r0 │ │ │ │ - ldrsbteq r9, [r3], -r4 │ │ │ │ + eorseq r9, r3, r4, asr r8 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebf1124 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ tstcs fp, #323584 @ 0x4f000 │ │ │ │ - mvnsvc pc, ip, asr #4 │ │ │ │ + cmnpvc r0, ip, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ vhsub.s8 d25, d12, d0 │ │ │ │ - vrshr.s64 , q4, #64 │ │ │ │ + vmov.i32 , #2048 @ 0x00000800 │ │ │ │ @ instruction: 0xf0a3022d │ │ │ │ - @ instruction: 0xf500ff4d │ │ │ │ + @ instruction: 0xf500ff11 │ │ │ │ @ instruction: 0xf5003cb0 │ │ │ │ @ instruction: 0xf50033b0 │ │ │ │ ldc 4, cr3, [pc, #708] @ 0x9a218 │ │ │ │ @ instruction: 0xf8dc7b2a │ │ │ │ ldc 0, cr2, [pc, #544] @ 0x9a17c │ │ │ │ @ instruction: 0xf0426b2a │ │ │ │ stmdbmi r3, {r9, lr}^ │ │ │ │ @@ -141142,58 +141142,58 @@ │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r0, r1, lsl r2 │ │ │ │ andeq r0, r0, r0 │ │ │ │ tstmi r5, r0, lsl #16 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r1, r2, asr #2 │ │ │ │ andeq r0, r0, r0 │ │ │ │ - ldrsbteq r9, [r3], -r4 │ │ │ │ - eorseq r9, r3, r0, ror #17 │ │ │ │ + eorseq r9, r3, r4, asr r8 │ │ │ │ + eorseq r9, r3, r0, ror #16 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfebf127c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ tstcs fp, #77824 @ 0x13000 │ │ │ │ vmax.s8 d20, d12, d5 │ │ │ │ - vsra.s64 , q8, #64 │ │ │ │ + vbic.i32 , #0 @ 0x00000000 │ │ │ │ andls r0, r0, #1073741835 @ 0x4000000b │ │ │ │ - sbcsvc pc, r8, #76, 4 @ 0xc0000004 │ │ │ │ + subsvc pc, r8, #76, 4 @ 0xc0000004 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ - cdp2 0, 10, cr15, cr0, cr3, {5} │ │ │ │ + cdp2 0, 6, cr15, cr4, cr3, {5} │ │ │ │ strtmi r4, [r8], -r4, lsl #12 │ │ │ │ @ instruction: 0xff3af7ff │ │ │ │ @ instruction: 0x33b1f504 │ │ │ │ ldmib r1, {r0, r1, r2, r8, sp, pc}^ │ │ │ │ stmib r3, {r8}^ │ │ │ │ andlt r0, r3, r8, lsl r1 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ andsne r0, r1, r1, lsr #4 │ │ │ │ andeq r0, r0, r1, lsl r0 │ │ │ │ - ldrsbteq r9, [r3], -r4 │ │ │ │ + eorseq r9, r3, r4, asr r8 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfebf12e0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r0, ror #31 │ │ │ │ tstcs fp, #434176 @ 0x6a000 │ │ │ │ - mvnsvc pc, ip, asr #4 │ │ │ │ + cmnpvc r0, ip, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ ldreq pc, [r0], r3, asr #4 │ │ │ │ strne pc, [r3], -r4, asr #5 │ │ │ │ vhsub.s8 d25, d12, d0 │ │ │ │ - vrshr.s64 , q4, #64 │ │ │ │ + vmov.i32 , #2048 @ 0x00000800 │ │ │ │ @ instruction: 0xf0a3022d │ │ │ │ - @ instruction: 0xf500fe6b │ │ │ │ + @ instruction: 0xf500fe2f │ │ │ │ @ instruction: 0xf50033b0 │ │ │ │ ldc 4, cr3, [pc, #708] @ 0x9a3d8 │ │ │ │ vpadd.i8 d23, d15, d28 │ │ │ │ - vsubl.s8 q9, d0, d0 │ │ │ │ + vsubl.s8 , d16, d0 │ │ │ │ @ instruction: 0xf8c3022d │ │ │ │ @ instruction: 0xf50021f4 │ │ │ │ @ instruction: 0xf8d33eb2 │ │ │ │ ldrbcs r2, [r8, #-136]! @ 0xffffff78 │ │ │ │ strbeq pc, [r5, #704] @ 0x2c0 @ │ │ │ │ bleq 0xe557b0 │ │ │ │ eormi pc, r4, #66 @ 0x42 │ │ │ │ @@ -141278,33 +141278,33 @@ │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r2, r0, r1, lsl r1 │ │ │ │ andeq r0, r0, r0 │ │ │ │ stmdbeq r0, {r0, r1} │ │ │ │ andeq r0, r0, r0 │ │ │ │ mrsmi r3, (UNDEF: 9) │ │ │ │ andeq r0, r0, r0 │ │ │ │ - ldrsbteq r9, [r3], -r4 │ │ │ │ - eorseq r9, r3, r0, lsl #20 │ │ │ │ + eorseq r9, r3, r4, asr r8 │ │ │ │ + eorseq r9, r3, r0, lsl #19 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfebf14a4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r0, ror #31 │ │ │ │ tstcs fp, #462848 @ 0x71000 │ │ │ │ - mvnsvc pc, ip, asr #4 │ │ │ │ + cmnpvc r0, ip, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ ldrvc pc, [r2], -pc, asr #8 │ │ │ │ streq pc, [r4], -sl, asr #5 │ │ │ │ vhsub.s8 d25, d12, d0 │ │ │ │ - vrshr.s64 , q4, #64 │ │ │ │ + vmov.i32 , #2048 @ 0x00000800 │ │ │ │ @ instruction: 0xf0a3022d │ │ │ │ - @ instruction: 0xf500fd89 │ │ │ │ + @ instruction: 0xf500fd4d │ │ │ │ @ instruction: 0xf50033b0 │ │ │ │ ldc 12, cr3, [pc, #708] @ 0x9a59c │ │ │ │ vqdmulh.s , , │ │ │ │ - vmov.i32 d18, #0 @ 0x00000000 │ │ │ │ + vrshr.s64 d17, d0, #64 │ │ │ │ @ instruction: 0xf8d3022d │ │ │ │ @ instruction: 0xf5007088 │ │ │ │ @ instruction: 0xf8c335b2 │ │ │ │ @ instruction: 0x462c21f4 │ │ │ │ @ instruction: 0xf8c3433e │ │ │ │ stc 0, cr6, [ip, #544] @ 0x220 │ │ │ │ @ instruction: 0xf44f7b70 │ │ │ │ @@ -141396,33 +141396,33 @@ │ │ │ │ andeq r0, r0, r0 │ │ │ │ andseq r1, r1, r2, asr #2 │ │ │ │ andeq r0, r0, r0 │ │ │ │ beq 0x9a474 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andcs lr, r7, sl, lsl r0 │ │ │ │ andeq r0, r0, r0 │ │ │ │ - ldrsbteq r9, [r3], -r4 │ │ │ │ - eorseq r9, r3, r0, ror #26 │ │ │ │ + eorseq r9, r3, r4, asr r8 │ │ │ │ + eorseq r9, r3, r0, ror #25 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ bmi 0x1e86698 │ │ │ │ vcge.s8 d18, d12, d11 │ │ │ │ - vsra.s64 , q8, #64 │ │ │ │ + vbic.i32 , #0 @ 0x00000000 │ │ │ │ vrhadd.s8 d16, d3, d29 │ │ │ │ vmvn.i16 q8, #69 @ 0x0045 │ │ │ │ andls r1, r0, #131072 @ 0x20000 │ │ │ │ - sbcsvc pc, r8, #76, 4 @ 0xc0000004 │ │ │ │ + subsvc pc, r8, #76, 4 @ 0xc0000004 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ - ldc2 0, cr15, [r8], {163} @ 0xa3 │ │ │ │ + mrrc2 0, 10, pc, ip, cr3 @ │ │ │ │ movscc pc, #0, 10 │ │ │ │ ldccc 5, cr15, [r1] │ │ │ │ blvc 0x1255b38 │ │ │ │ - eorcs pc, r0, #-268435452 @ 0xf0000004 │ │ │ │ + adcne pc, r0, #-268435452 @ 0xf0000004 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ ldrdvs pc, [ip], r3 │ │ │ │ ldrcc pc, [r2, #1280]! @ 0x500 │ │ │ │ ldrdvc pc, [r8], r3 │ │ │ │ cdpvc 6, 1, cr15, cr3, cr0, {2} │ │ │ │ cdpne 2, 1, cr15, cr1, cr0, {6} │ │ │ │ ldreq pc, [r0], -r6, asr #32 │ │ │ │ @@ -141520,29 +141520,29 @@ │ │ │ │ andeq r0, r0, r0 │ │ │ │ andne r1, r1, r2, asr #2 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andscs lr, pc, sl │ │ │ │ andeq r0, r0, r0 │ │ │ │ tstvc pc, sl, ror r0 @ │ │ │ │ andeq r0, r0, r0 │ │ │ │ - ldrsbteq r9, [r3], -r4 │ │ │ │ - eorseq r9, r3, r0, lsr #28 │ │ │ │ + eorseq r9, r3, r4, asr r8 │ │ │ │ + eorseq r9, r3, r0, lsr #27 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ bmi 0x1f86890 │ │ │ │ vcge.s8 d18, d12, d11 │ │ │ │ - vsra.s64 , q8, #64 │ │ │ │ + vbic.i32 , #0 @ 0x00000000 │ │ │ │ vrhadd.s8 d16, d0, d29 │ │ │ │ vmlal.s8 q9, d1, d18 │ │ │ │ andls r0, r0, #1114112 @ 0x110000 │ │ │ │ - sbcsvc pc, r8, #76, 4 @ 0xc0000004 │ │ │ │ + subsvc pc, r8, #76, 4 @ 0xc0000004 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ - blx 0xfe7d6936 │ │ │ │ + blx 0x18d6936 │ │ │ │ adcscc pc, r0, #0, 10 │ │ │ │ ldrtcc pc, [r1], #1280 @ 0x500 @ │ │ │ │ blvc 0x1255d30 │ │ │ │ ldc 6, cr4, [pc, #76] @ 0x9a704 │ │ │ │ @ instruction: 0xf8d26b47 │ │ │ │ vhadd.s8 d21, d17, d12 │ │ │ │ vorr.i32 d17, #285212672 @ 0x11000000 │ │ │ │ @@ -141647,33 +141647,33 @@ │ │ │ │ andeq r0, r0, r0 │ │ │ │ stmdbeq r0, {r0, r1} │ │ │ │ andeq r0, r0, r0 │ │ │ │ tsteq r1, r1, lsr r1 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andscs lr, pc, sl │ │ │ │ andeq r0, r0, r0 │ │ │ │ - ldrsbteq r9, [r3], -r4 │ │ │ │ - eorseq r9, r3, r0, lsl #29 │ │ │ │ + eorseq r9, r3, r4, asr r8 │ │ │ │ + eorseq r9, r3, r0, lsl #28 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfebf1a84 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r0, ror #31 │ │ │ │ tstcs fp, #487424 @ 0x77000 │ │ │ │ - mvnsvc pc, ip, asr #4 │ │ │ │ + cmnpvc r0, ip, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ strbpl pc, [r0], #-1103 @ 0xfffffbb1 @ │ │ │ │ strne pc, [pc], #-708 @ 0x9a8a0 │ │ │ │ vhsub.s8 d25, d12, d0 │ │ │ │ - vrshr.s64 , q4, #64 │ │ │ │ + vmov.i32 , #2048 @ 0x00000800 │ │ │ │ @ instruction: 0xf0a3022d │ │ │ │ - @ instruction: 0xf500fa99 │ │ │ │ + @ instruction: 0xf500fa5d │ │ │ │ @ instruction: 0xf50033b0 │ │ │ │ ldc 12, cr3, [pc, #708] @ 0x9ab7c │ │ │ │ vqdmulh.s , , │ │ │ │ - vmvn.i32 d18, #0 @ 0x00000000 │ │ │ │ + vrshr.s64 d17, d16, #64 │ │ │ │ @ instruction: 0xf8d3022d │ │ │ │ @ instruction: 0xf500608c │ │ │ │ @ instruction: 0xf8d335b2 │ │ │ │ @ instruction: 0xf6407088 │ │ │ │ vmov.i8 d23, #3 @ 0x03 │ │ │ │ @ instruction: 0xf0461e11 │ │ │ │ @ instruction: 0xf8c30610 │ │ │ │ @@ -141770,16 +141770,16 @@ │ │ │ │ andeq r0, r0, r0 │ │ │ │ andne r1, r1, r2, asr #2 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andscs lr, pc, sl │ │ │ │ andeq r0, r0, r0 │ │ │ │ tstvc pc, sl, ror r0 @ │ │ │ │ andeq r0, r0, r0 │ │ │ │ - ldrsbteq r9, [r3], -r4 │ │ │ │ - eorseq r9, r3, r0, lsr #28 │ │ │ │ + eorseq r9, r3, r4, asr r8 │ │ │ │ + eorseq r9, r3, r0, lsr #27 │ │ │ │ movscc pc, #0, 10 │ │ │ │ tstcs pc, r0, lsl r5 @ │ │ │ │ mvnseq pc, r0, asr #5 │ │ │ │ stcpl 4, cr15, [r9], {79} @ 0x4f │ │ │ │ stcne 2, cr15, [r1], {193} @ 0xc1 │ │ │ │ msrmi SPSR_, #13828096 @ 0xd30000 │ │ │ │ adcscc pc, r1, r0, lsl #10 │ │ │ │ @@ -141853,23 +141853,23 @@ │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfebf1dac │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ tstcs fp, #503808 @ 0x7b000 │ │ │ │ - mvnsvc pc, ip, asr #4 │ │ │ │ + cmnpvc r0, ip, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ vhsub.s8 d25, d12, d0 │ │ │ │ - vrshr.s64 , q4, #64 │ │ │ │ + vmov.i32 , #2048 @ 0x00000800 │ │ │ │ @ instruction: 0xf0a3022d │ │ │ │ - @ instruction: 0xf500f909 │ │ │ │ + @ instruction: 0xf500f8cd │ │ │ │ ldc 4, cr3, [pc, #704] @ 0x9ae94 │ │ │ │ vqdmulh.s , , q5 │ │ │ │ - vqdmlal.s q9, d0, d0[0] │ │ │ │ + vqdmlal.s , d16, d0[0] │ │ │ │ subcs r0, r3, #-1275068416 @ 0xb4000000 │ │ │ │ ldrdne pc, [ip], r4 │ │ │ │ cdpcc 5, 11, cr15, cr2, cr0, {0} │ │ │ │ mvnscc pc, r4, asr #17 │ │ │ │ @ instruction: 0x33b1f500 │ │ │ │ ldrdpl pc, [r8], r4 │ │ │ │ tstpeq r0, r1, asr #32 @ p-variant is OBSOLETE │ │ │ │ @@ -141973,15 +141973,15 @@ │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r1, r1, r1, lsr #2 │ │ │ │ andeq r0, r0, r0 │ │ │ │ mrsmi r3, (UNDEF: 1) │ │ │ │ andeq r0, r0, r0 │ │ │ │ rscsvc lr, pc, sl, ror r0 @ │ │ │ │ andeq r0, r0, r0 │ │ │ │ - ldrsbteq r9, [r3], -r4 │ │ │ │ + eorseq r9, r3, r4, asr r8 │ │ │ │ andeq r0, r0, r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebf1fb4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ @ instruction: 0x4604c050 │ │ │ │ svceq 0x0070ee1d │ │ │ │ @@ -147774,15 +147774,15 @@ │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ stcllt 7, cr15, [r6, #720]! @ 0x2d0 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfebf7a3c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x461d0fd0 │ │ │ │ @ instruction: 0xf64a3801 │ │ │ │ - vqdmlal.s , d0, d0[0] │ │ │ │ + vqdmlal.s q9, d16, d0[0] │ │ │ │ addlt r0, r7, r3, lsr r3 │ │ │ │ ldrmi r4, [r6], -pc, lsl #12 │ │ │ │ eormi pc, r0, r3, asr r8 @ │ │ │ │ ldc2l 7, cr15, [r0, #700] @ 0x2bc │ │ │ │ adcne pc, r4, #69206016 @ 0x4200000 │ │ │ │ addscs pc, r7, #192, 4 │ │ │ │ ldmdavs r1, {r0, r2, ip, pc} │ │ │ │ @@ -147800,15 +147800,15 @@ │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bdf0 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfebf7aa8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x461d0fd0 │ │ │ │ - movtcc pc, #1610 @ 0x64a @ │ │ │ │ + biccs pc, r0, #77594624 @ 0x4a00000 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ bl 0x18cad8 │ │ │ │ strmi r0, [pc], -r0, lsl #7 │ │ │ │ ldmdavs ip, {r1, r2, r4, r9, sl, lr}^ │ │ │ │ ldc2 7, cr15, [sl, #700] @ 0x2bc │ │ │ │ adcne pc, r4, #69206016 @ 0x4200000 │ │ │ │ addscs pc, r7, #192, 4 │ │ │ │ @@ -147827,15 +147827,15 @@ │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bdf0 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfebf7b14 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x461d0fd0 │ │ │ │ - movtcc pc, #1610 @ 0x64a @ │ │ │ │ + biccs pc, r0, #77594624 @ 0x4a00000 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ bl 0x18cb44 │ │ │ │ strmi r0, [pc], -r0, lsl #7 │ │ │ │ ldmvs ip, {r1, r2, r4, r9, sl, lr}^ │ │ │ │ stc2l 7, cr15, [r4, #-700]! @ 0xfffffd44 │ │ │ │ adcne pc, r4, #69206016 @ 0x4200000 │ │ │ │ addscs pc, r7, #192, 4 │ │ │ │ @@ -147854,15 +147854,15 @@ │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bdf0 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfebf7b80 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x461d0fd0 │ │ │ │ - movtcc pc, #1610 @ 0x64a @ │ │ │ │ + biccs pc, r0, #77594624 @ 0x4a00000 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ bl 0x18cbb0 │ │ │ │ strmi r0, [pc], -r0, lsl #7 │ │ │ │ ldmdbvs ip, {r1, r2, r4, r9, sl, lr}^ │ │ │ │ stc2 7, cr15, [lr, #-700]! @ 0xfffffd44 │ │ │ │ adcne pc, r4, #69206016 @ 0x4200000 │ │ │ │ addscs pc, r7, #192, 4 │ │ │ │ @@ -148005,15 +148005,15 @@ │ │ │ │ strtmi r4, [r6], ip, lsr #13 │ │ │ │ ldrtmi r9, [r0], -r6, lsl #6 │ │ │ │ @ instruction: 0xf8cd9b07 │ │ │ │ @ instruction: 0xf8cdc010 │ │ │ │ pop {r2, r4, sp, lr, pc} │ │ │ │ @ instruction: 0xf7c74070 │ │ │ │ svclt 0x0000b9b5 │ │ │ │ - eorseq sl, r3, r0, ror #22 │ │ │ │ + eorseq sl, r3, r0, ror #21 │ │ │ │ ldrblt r2, [r0, #776]! @ 0x308 │ │ │ │ addmi r9, r3, r5, lsl #26 │ │ │ │ addsmi r4, sp, #24117248 @ 0x1700000 │ │ │ │ b 0x148742c │ │ │ │ blls 0x23ffa0 │ │ │ │ bl 0x1d87c38 │ │ │ │ ble 0x3e3c4c │ │ │ │ @@ -148024,15 +148024,15 @@ │ │ │ │ strls r4, [r7], #-1038 @ 0xfffffbf2 │ │ │ │ ldrhtmi lr, [r0], #141 @ 0x8d │ │ │ │ ldmiblt r6, {r0, r1, r2, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ strls r4, [r5], #-1555 @ 0xfffff9ed │ │ │ │ pop {r1, r3, r9, sl, lr} │ │ │ │ @ instruction: 0xf7c840f0 │ │ │ │ svclt 0x0000ba1d │ │ │ │ - ldrsbteq sl, [r3], -r0 │ │ │ │ + eorseq sl, r3, r0, asr fp │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stceq 0, cr15, [r8], {79} @ 0x4f │ │ │ │ blx 0x3b2698 │ │ │ │ bls 0x2dfc5c │ │ │ │ @ instruction: 0x5606e9dd │ │ │ │ strbtvc lr, [ip], #2639 @ 0xa4f │ │ │ │ adcsmi r9, r4, #9216 @ 0x2400 │ │ │ │ @@ -148046,15 +148046,15 @@ │ │ │ │ @ instruction: 0xf7c741f0 │ │ │ │ @ instruction: 0xed9fb96d │ │ │ │ vstr d7, [sp, #16] │ │ │ │ pop {r1, r2, r8, r9, fp, ip, sp, lr} │ │ │ │ @ instruction: 0xf7c841f0 │ │ │ │ svclt 0x0000bc6d │ │ │ │ ... │ │ │ │ - eorseq sl, r3, r0, asr #24 │ │ │ │ + eorseq sl, r3, r0, asr #23 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ ldrmi r2, [r0], r8, lsl #6 │ │ │ │ bls 0x2b0ec0 │ │ │ │ @ instruction: 0x5606e9dd │ │ │ │ svcls 0x000917dc │ │ │ │ svclt 0x000842b4 │ │ │ │ andle r4, sp, fp, lsr #5 │ │ │ │ @@ -148065,15 +148065,15 @@ │ │ │ │ strls lr, [r8], #-1036 @ 0xfffffbf4 │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ stmdblt r2, {r0, r1, r2, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ smladls r6, r3, r6, r4 │ │ │ │ pop {r1, r3, r9, sl, lr} │ │ │ │ @ instruction: 0xf7c841f0 │ │ │ │ svclt 0x0000b9c9 │ │ │ │ - ldrhteq sl, [r3], -r0 │ │ │ │ + eorseq sl, r3, r0, lsr ip │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stceq 0, cr15, [r8], {79} @ 0x4f │ │ │ │ blx 0x3c8924 │ │ │ │ ldmib sp, {sl, fp, ip, sp, lr, pc}^ │ │ │ │ b 0x1499d24 │ │ │ │ adcmi r7, r3, #236, 6 @ 0xb0000003 │ │ │ │ ldrbmi fp, [r4, #3848]! @ 0xf08 │ │ │ │ @@ -148087,35 +148087,35 @@ │ │ │ │ @ instruction: 0xf7c743f0 │ │ │ │ @ instruction: 0xf11eb919 │ │ │ │ movwls r3, #29695 @ 0x73ff │ │ │ │ ldrbtcc pc, [pc], #324 @ 0xa0d3c @ │ │ │ │ pop {r3, sl, ip, pc} │ │ │ │ @ instruction: 0xf7c943f0 │ │ │ │ svclt 0x0000bca9 │ │ │ │ - eorseq sl, r3, r0, lsr #26 │ │ │ │ + eorseq sl, r3, r0, lsr #25 │ │ │ │ @ instruction: 0xf04f4b06 │ │ │ │ blx 0x3a3dc6 │ │ │ │ strmi r3, [r8], -r0, lsl #24 │ │ │ │ ldmib sp, {r0, r4, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf8cd2302 │ │ │ │ @ instruction: 0xf7c7c008 │ │ │ │ svclt 0x0000b8ff │ │ │ │ - mlaseq r3, r0, sp, sl │ │ │ │ + eorseq sl, r3, r0, lsl sp │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0060f8cc │ │ │ │ blmi 0x120d008 │ │ │ │ strmi r4, [pc], -r4, lsl #12 │ │ │ │ @ instruction: 0x21004690 │ │ │ │ stmdage r5, {r2, r3, r5, r6, r9, sp} │ │ │ │ strvs lr, [r8, #-2525]! @ 0xfffff623 │ │ │ │ @ instruction: 0x9321681b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ - ldc 2, cr15, [ip], {3} │ │ │ │ + mrrc 2, 0, pc, ip, cr3 @ │ │ │ │ blmi 0x10295c0 │ │ │ │ movwls r4, #37026 @ 0x90a2 │ │ │ │ tstls r0, #1610612745 @ 0x60000009 │ │ │ │ mvnvc lr, pc, asr #20 │ │ │ │ tstls lr, #1543503872 @ 0x5c000000 │ │ │ │ tsteq r1, r5, ror fp │ │ │ │ movweq pc, #4175 @ 0x104f @ │ │ │ │ @@ -148169,29 +148169,29 @@ │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ stcls 6, cr4, [fp], #-128 @ 0xffffff80 │ │ │ │ ldrtmi r9, [sl], -sl, lsr #22 │ │ │ │ strls r4, [r0], #-1593 @ 0xfffff9c7 │ │ │ │ @ instruction: 0xf8faf7c8 │ │ │ │ vabd.s16 q7, q10, q10 │ │ │ │ - svclt 0x0000ffb3 │ │ │ │ + svclt 0x0000ff73 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ - eorseq sl, r3, r0, lsl #28 │ │ │ │ + eorseq sl, r3, r0, lsl #27 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0060f8cc │ │ │ │ blmi 0x110d138 │ │ │ │ strmi r4, [pc], -r0, lsl #13 │ │ │ │ tstcs r0, r6, lsl r6 │ │ │ │ strtpl lr, [r8], #-2525 @ 0xfffff623 │ │ │ │ stmdage r5, {r2, r3, r5, r6, r9, sp} │ │ │ │ @ instruction: 0x9321681b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ - stc 2, cr15, [r4], {3} │ │ │ │ + bl 0xff1dd6d8 │ │ │ │ movwls r4, #39738 @ 0x9b3a │ │ │ │ tstls r7, #16, 6 @ 0x40000000 │ │ │ │ movwcs r9, #4894 @ 0x131e │ │ │ │ eorcc pc, sl, sp, lsl #17 │ │ │ │ subcc pc, r4, sp, lsl #17 │ │ │ │ subcc pc, r6, sp, lsl #17 │ │ │ │ rsbcc pc, r2, sp, lsl #17 │ │ │ │ @@ -148241,72 +148241,72 @@ │ │ │ │ stcge 4, cr9, [r4], {1} │ │ │ │ ldrtmi r9, [r1], -fp, lsr #22 │ │ │ │ strls r4, [r0, #-1592] @ 0xfffff9c8 │ │ │ │ strmi pc, [r8], #-2818 @ 0xfffff4fe │ │ │ │ strls r9, [r2], #-2602 @ 0xfffff5d6 │ │ │ │ @ instruction: 0xffdcf7c6 │ │ │ │ vaba.s16 q7, q10, │ │ │ │ - svclt 0x0000ff23 │ │ │ │ + svclt 0x0000fee3 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ - eorseq sl, r3, r8, lsl #28 │ │ │ │ + eorseq sl, r3, r8, lsl #27 │ │ │ │ ldrdgt pc, [r0], -pc @ │ │ │ │ @ instruction: 0x4686b530 │ │ │ │ stcls 4, cr2, [r4, #-112] @ 0xffffff90 │ │ │ │ ldrmi r4, [r1], -r8, lsl #12 │ │ │ │ blx 0x1b283a │ │ │ │ blls 0x19200c │ │ │ │ strpl lr, [r3], #-2509 @ 0xfffff633 │ │ │ │ ldrhtmi lr, [r0], -sp │ │ │ │ bllt 0xff3deefc │ │ │ │ - eorseq sl, r3, r0, lsl lr │ │ │ │ + mlaseq r3, r0, sp, sl │ │ │ │ ldrdgt pc, [r0], -pc @ │ │ │ │ @ instruction: 0x4686b530 │ │ │ │ stcls 4, cr2, [r4, #-112] @ 0xffffff90 │ │ │ │ ldrmi r4, [r1], -r8, lsl #12 │ │ │ │ blx 0x1b2862 │ │ │ │ blls 0x192034 │ │ │ │ strpl lr, [r3], #-2509 @ 0xfffff633 │ │ │ │ ldrhtmi lr, [r0], -sp │ │ │ │ bllt 0xfeedef24 │ │ │ │ - eorseq sl, r3, r0, lsl #29 │ │ │ │ + eorseq sl, r3, r0, lsl #28 │ │ │ │ ldrdgt pc, [r0], -pc @ │ │ │ │ @ instruction: 0x4686b530 │ │ │ │ stcls 4, cr2, [r4, #-112] @ 0xffffff90 │ │ │ │ ldrmi r4, [r1], -r8, lsl #12 │ │ │ │ blx 0x1b288a │ │ │ │ blls 0x19205c │ │ │ │ strpl lr, [r3], #-2509 @ 0xfffff633 │ │ │ │ ldrhtmi lr, [r0], -sp │ │ │ │ bllt 0xfe9def4c │ │ │ │ - ldrshteq sl, [r3], -r0 │ │ │ │ + eorseq sl, r3, r0, ror lr │ │ │ │ ldrdgt pc, [r0], -pc @ │ │ │ │ @ instruction: 0x4686b530 │ │ │ │ stcls 4, cr2, [r4, #-112] @ 0xffffff90 │ │ │ │ ldrmi r4, [r1], -r8, lsl #12 │ │ │ │ blx 0x1b28b2 │ │ │ │ blls 0x192084 │ │ │ │ strpl lr, [r3], #-2509 @ 0xfffff633 │ │ │ │ ldrhtmi lr, [r0], -sp │ │ │ │ bllt 0xfe4def74 │ │ │ │ - eorseq sl, r3, r0, ror #30 │ │ │ │ + eorseq sl, r3, r0, ror #29 │ │ │ │ ldrdgt pc, [r0], -pc @ │ │ │ │ @ instruction: 0x4686b530 │ │ │ │ stcls 4, cr2, [r4, #-112] @ 0xffffff90 │ │ │ │ ldrmi r4, [r1], -r8, lsl #12 │ │ │ │ blx 0x1b28da │ │ │ │ blls 0x1920ac │ │ │ │ strpl lr, [r3], #-2509 @ 0xfffff633 │ │ │ │ ldrhtmi lr, [r0], -sp │ │ │ │ bllt 0x1fdef9c │ │ │ │ - ldrsbteq sl, [r3], -r0 │ │ │ │ + eorseq sl, r3, r0, asr pc │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebf828c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [r6], r8, ror #31 │ │ │ │ - mcrrcc 6, 4, pc, r0, cr10 @ │ │ │ │ + stclcs 6, cr15, [r0], {74} @ 0x4a │ │ │ │ ldceq 2, cr15, [r3], #-768 @ 0xfffffd00 │ │ │ │ bl 0x3cd2b0 │ │ │ │ strmi r0, [r8], -lr, lsl #25 │ │ │ │ @ instruction: 0x461a4611 │ │ │ │ @ instruction: 0xf8dc9b07 │ │ │ │ @ instruction: 0xf04f4500 │ │ │ │ movwls r0, #3072 @ 0xc00 │ │ │ │ @@ -148317,15 +148317,15 @@ │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebf82d8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [r6], r8, ror #31 │ │ │ │ - mcrrcc 6, 4, pc, r0, cr10 @ │ │ │ │ + stclcs 6, cr15, [r0], {74} @ 0x4a │ │ │ │ ldceq 2, cr15, [r3], #-768 @ 0xfffffd00 │ │ │ │ bl 0x3cd2fc │ │ │ │ strmi r0, [r8], -lr, lsl #25 │ │ │ │ @ instruction: 0x461a4611 │ │ │ │ @ instruction: 0xf8dc9b07 │ │ │ │ @ instruction: 0xf04f4510 │ │ │ │ movwls r0, #3072 @ 0xc00 │ │ │ │ @@ -148339,15 +148339,15 @@ │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebf8324 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r4, r8, ror #31 │ │ │ │ strmi r4, [r8], -r4, lsl #13 │ │ │ │ bls 0x232978 │ │ │ │ ldrmi r9, [sl], -r0, lsl #4 │ │ │ │ - movtcc pc, #1610 @ 0x64a @ │ │ │ │ + biccs pc, r0, #77594624 @ 0x4a00000 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ orreq lr, ip, #3072 @ 0xc00 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ andgt pc, r8, sp, asr #17 │ │ │ │ @ instruction: 0xf8d39c07 │ │ │ │ movwls r3, #13600 @ 0x3520 │ │ │ │ @ instruction: 0x13a4f642 │ │ │ │ @@ -148362,15 +148362,15 @@ │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebf8380 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r4, r8, ror #31 │ │ │ │ strmi r4, [r8], -r4, lsl #13 │ │ │ │ bls 0x2329d4 │ │ │ │ ldrmi r9, [sl], -r0, lsl #4 │ │ │ │ - movtcc pc, #1610 @ 0x64a @ │ │ │ │ + biccs pc, r0, #77594624 @ 0x4a00000 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ orreq lr, ip, #3072 @ 0xc00 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ andgt pc, r8, sp, asr #17 │ │ │ │ @ instruction: 0xf8d39c07 │ │ │ │ movwls r3, #13616 @ 0x3530 │ │ │ │ @ instruction: 0x13a4f642 │ │ │ │ @@ -148385,15 +148385,15 @@ │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebf83dc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r4, r8, ror #31 │ │ │ │ strmi r4, [r8], -r4, lsl #13 │ │ │ │ bls 0x232a30 │ │ │ │ ldrmi r9, [sl], -r0, lsl #4 │ │ │ │ - movtcc pc, #1610 @ 0x64a @ │ │ │ │ + biccs pc, r0, #77594624 @ 0x4a00000 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ orreq lr, ip, #3072 @ 0xc00 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ andgt pc, r8, sp, asr #17 │ │ │ │ @ instruction: 0xf8d39c07 │ │ │ │ movwls r3, #13632 @ 0x3540 │ │ │ │ @ instruction: 0x13a4f642 │ │ │ │ @@ -148408,15 +148408,15 @@ │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebf8438 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r4, r8, ror #31 │ │ │ │ strmi r4, [r8], -r4, lsl #13 │ │ │ │ bls 0x232a8c │ │ │ │ ldrmi r9, [sl], -r0, lsl #4 │ │ │ │ - movtcc pc, #1610 @ 0x64a @ │ │ │ │ + biccs pc, r0, #77594624 @ 0x4a00000 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ orreq lr, ip, #3072 @ 0xc00 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ andgt pc, r8, sp, asr #17 │ │ │ │ @ instruction: 0xf8d39c07 │ │ │ │ movwls r3, #13648 @ 0x3550 │ │ │ │ @ instruction: 0x13a4f642 │ │ │ │ @@ -148426,41 +148426,41 @@ │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ strmi r4, [r8], -r4, lsl #13 │ │ │ │ @ instruction: 0xf64a4611 │ │ │ │ - vmlal.s , d0, d0[0] │ │ │ │ + vmlal.s q9, d16, d0[0] │ │ │ │ ldrlt r0, [r0], #-563 @ 0xfffffdcd │ │ │ │ addeq lr, ip, #2048 @ 0x800 │ │ │ │ movwls r9, #11009 @ 0x2b01 │ │ │ │ strbcs pc, [r0, #-2258]! @ 0xfffff72e @ │ │ │ │ andls r9, r3, #3072 @ 0xc00 │ │ │ │ adcne pc, r4, #69206016 @ 0x4200000 │ │ │ │ addscs pc, r7, #192, 4 │ │ │ │ ldmdavs r2, {r2, sl, fp, ip, pc} │ │ │ │ ldclt 4, cr9, [r0], {1} │ │ │ │ cdplt 7, 12, cr15, cr0, cr5, {6} │ │ │ │ strmi r4, [r8], -r4, lsl #13 │ │ │ │ @ instruction: 0xf64a4611 │ │ │ │ - vmlal.s , d0, d0[0] │ │ │ │ + vmlal.s q9, d16, d0[0] │ │ │ │ ldrlt r0, [r0], #-563 @ 0xfffffdcd │ │ │ │ addeq lr, ip, #2048 @ 0x800 │ │ │ │ movwls r9, #11009 @ 0x2b01 │ │ │ │ ldrbcs pc, [r0, #-2258]! @ 0xfffff72e @ │ │ │ │ andls r9, r3, #3072 @ 0xc00 │ │ │ │ adcne pc, r4, #69206016 @ 0x4200000 │ │ │ │ addscs pc, r7, #192, 4 │ │ │ │ ldmdavs r2, {r2, sl, fp, ip, pc} │ │ │ │ ldclt 4, cr9, [r0], {1} │ │ │ │ cdplt 7, 10, cr15, cr6, cr5, {6} │ │ │ │ strmi r4, [r8], -r4, lsl #13 │ │ │ │ @ instruction: 0xf64a4611 │ │ │ │ - vmlal.s , d0, d0[0] │ │ │ │ + vmlal.s q9, d16, d0[0] │ │ │ │ ldrlt r0, [r0], #-563 @ 0xfffffdcd │ │ │ │ addeq lr, ip, #2048 @ 0x800 │ │ │ │ movwls r9, #11009 @ 0x2b01 │ │ │ │ strcs pc, [r0, #2258] @ 0x8d2 │ │ │ │ andls r9, r3, #3072 @ 0xc00 │ │ │ │ adcne pc, r4, #69206016 @ 0x4200000 │ │ │ │ addscs pc, r7, #192, 4 │ │ │ │ @@ -148509,15 +148509,15 @@ │ │ │ │ strls r4, [r1], #-1544 @ 0xfffff9f8 │ │ │ │ msreq R8_usr, r3 │ │ │ │ blx 0x1a5f2ee │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ - ldrsbteq fp, [r3], -r0 │ │ │ │ + eorseq fp, r3, r0, asr r0 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strmi fp, [r5], -r3, lsl #1 │ │ │ │ strmi r2, [r9], r8 │ │ │ │ stcls 6, cr4, [sl], {144} @ 0x90 │ │ │ │ @@ -148562,15 +148562,15 @@ │ │ │ │ strls r4, [r1], #-1544 @ 0xfffff9f8 │ │ │ │ msreq R8_usr, r3 │ │ │ │ blx 0xfffdf3c0 │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ - eorseq fp, r3, r0, asr #2 │ │ │ │ + eorseq fp, r3, r0, asr #1 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfebf86c0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r2, r8, ror #31 │ │ │ │ strmi r4, [r5], -lr, lsl #12 │ │ │ │ andcc lr, r0, #3358720 @ 0x334000 │ │ │ │ @ instruction: 0xff60f7ae │ │ │ │ @@ -148600,15 +148600,15 @@ │ │ │ │ strls r4, [r1], #-1544 @ 0xfffff9f8 │ │ │ │ msreq R8_usr, r3 │ │ │ │ blx 0xfecdf458 │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ - ldrhteq fp, [r3], -r0 │ │ │ │ + eorseq fp, r3, r0, lsr r1 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strmi fp, [r5], -r3, lsl #1 │ │ │ │ strmi r2, [r9], r8 │ │ │ │ stcls 6, cr4, [sl], {144} @ 0x90 │ │ │ │ @@ -148653,60 +148653,60 @@ │ │ │ │ strls r4, [r1], #-1544 @ 0xfffff9f8 │ │ │ │ msreq R8_usr, r3 │ │ │ │ blx 0x125f52c │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ - eorseq fp, r3, r0, lsr #4 │ │ │ │ + eorseq fp, r3, r0, lsr #3 │ │ │ │ ldrdgt pc, [r0], -pc @ │ │ │ │ @ instruction: 0x4686b530 │ │ │ │ stcls 4, cr2, [r4, #-112] @ 0xffffff90 │ │ │ │ ldrmi r4, [r1], -r8, lsl #12 │ │ │ │ blx 0x1b2ea2 │ │ │ │ blls 0x192674 │ │ │ │ strpl lr, [r3], #-2509 @ 0xfffff633 │ │ │ │ ldrhtmi lr, [r0], -sp │ │ │ │ ldmlt r8, {r0, r1, r2, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ - mlaseq r3, r0, r2, fp │ │ │ │ + eorseq fp, r3, r0, lsl r2 │ │ │ │ ldrdgt pc, [r0], -pc @ │ │ │ │ @ instruction: 0x4686b530 │ │ │ │ stcls 4, cr2, [r4, #-112] @ 0xffffff90 │ │ │ │ ldrmi r4, [r1], -r8, lsl #12 │ │ │ │ blx 0x1b2eca │ │ │ │ blls 0x19269c │ │ │ │ strpl lr, [r3], #-2509 @ 0xfffff633 │ │ │ │ ldrhtmi lr, [r0], -sp │ │ │ │ stmlt r4, {r0, r1, r2, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ - eorseq fp, r3, r0, lsl #6 │ │ │ │ + eorseq fp, r3, r0, lsl #5 │ │ │ │ ldrdgt pc, [r0], -pc @ │ │ │ │ @ instruction: 0x4686b530 │ │ │ │ stcls 4, cr2, [r4, #-112] @ 0xffffff90 │ │ │ │ ldrmi r4, [r1], -r8, lsl #12 │ │ │ │ blx 0x1b2ef2 │ │ │ │ blls 0x1926c4 │ │ │ │ strpl lr, [r3], #-2509 @ 0xfffff633 │ │ │ │ ldrhtmi lr, [r0], -sp │ │ │ │ ldmdalt r0!, {r0, r1, r2, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ - eorseq fp, r3, r0, ror r3 │ │ │ │ + ldrshteq fp, [r3], -r0 │ │ │ │ ldrdgt pc, [r0], -pc @ │ │ │ │ @ instruction: 0x4686b530 │ │ │ │ stcls 4, cr2, [r4, #-112] @ 0xffffff90 │ │ │ │ ldrmi r4, [r1], -r8, lsl #12 │ │ │ │ blx 0x1b2f1a │ │ │ │ blls 0x1926ec │ │ │ │ strpl lr, [r3], #-2509 @ 0xfffff633 │ │ │ │ ldrhtmi lr, [r0], -sp │ │ │ │ ldmdalt ip, {r0, r1, r2, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ - eorseq fp, r3, r0, ror #7 │ │ │ │ + eorseq fp, r3, r0, ror #6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebf88cc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [r6], r8, ror #31 │ │ │ │ - mcrrcc 6, 4, pc, r0, cr10 @ │ │ │ │ + stclcs 6, cr15, [r0], {74} @ 0x4a │ │ │ │ ldceq 2, cr15, [r3], #-768 @ 0xfffffd00 │ │ │ │ bl 0x3cd8f0 │ │ │ │ strmi r0, [r8], -lr, lsl #25 │ │ │ │ @ instruction: 0x461a4611 │ │ │ │ @ instruction: 0xf8dc9b07 │ │ │ │ @ instruction: 0xf04f4910 │ │ │ │ movwls r0, #3072 @ 0xc00 │ │ │ │ @@ -148717,15 +148717,15 @@ │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebf8918 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [r6], r8, ror #31 │ │ │ │ - mcrrcc 6, 4, pc, r0, cr10 @ │ │ │ │ + stclcs 6, cr15, [r0], {74} @ 0x4a │ │ │ │ ldceq 2, cr15, [r3], #-768 @ 0xfffffd00 │ │ │ │ bl 0x3cd93c │ │ │ │ strmi r0, [r8], -lr, lsl #25 │ │ │ │ @ instruction: 0x461a4611 │ │ │ │ @ instruction: 0xf8dc9b07 │ │ │ │ @ instruction: 0xf04f4920 │ │ │ │ movwls r0, #3072 @ 0xc00 │ │ │ │ @@ -148736,15 +148736,15 @@ │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebf8964 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [r6], r8, ror #31 │ │ │ │ - mcrrcc 6, 4, pc, r0, cr10 @ │ │ │ │ + stclcs 6, cr15, [r0], {74} @ 0x4a │ │ │ │ ldceq 2, cr15, [r3], #-768 @ 0xfffffd00 │ │ │ │ bl 0x3cd988 │ │ │ │ strmi r0, [r8], -lr, lsl #25 │ │ │ │ @ instruction: 0x461a4611 │ │ │ │ @ instruction: 0xf8dc9b07 │ │ │ │ @ instruction: 0xf04f4930 │ │ │ │ movwls r0, #3072 @ 0xc00 │ │ │ │ @@ -148755,15 +148755,15 @@ │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebf89b0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [r6], r8, ror #31 │ │ │ │ - mcrrcc 6, 4, pc, r0, cr10 @ │ │ │ │ + stclcs 6, cr15, [r0], {74} @ 0x4a │ │ │ │ ldceq 2, cr15, [r3], #-768 @ 0xfffffd00 │ │ │ │ bl 0x3cd9d4 │ │ │ │ strmi r0, [r8], -lr, lsl #25 │ │ │ │ @ instruction: 0x461a4611 │ │ │ │ @ instruction: 0xf8dc9b07 │ │ │ │ @ instruction: 0xf04f4940 │ │ │ │ movwls r0, #3072 @ 0xc00 │ │ │ │ @@ -148774,15 +148774,15 @@ │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebf89fc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [r6], r8, ror #31 │ │ │ │ - mcrrcc 6, 4, pc, r0, cr10 @ │ │ │ │ + stclcs 6, cr15, [r0], {74} @ 0x4a │ │ │ │ ldceq 2, cr15, [r3], #-768 @ 0xfffffd00 │ │ │ │ bl 0x3cda20 │ │ │ │ strmi r0, [r8], -lr, lsl #25 │ │ │ │ @ instruction: 0x461a4611 │ │ │ │ @ instruction: 0xf8dc9b07 │ │ │ │ @ instruction: 0xf04f4950 │ │ │ │ movwls r0, #3072 @ 0xc00 │ │ │ │ @@ -148798,159 +148798,159 @@ │ │ │ │ stcls 4, cr2, [r4, #-112] @ 0xffffff90 │ │ │ │ ldrmi r4, [r1], -r8, lsl #12 │ │ │ │ blx 0x1b30be │ │ │ │ blls 0x192890 │ │ │ │ strpl lr, [r3], #-2509 @ 0xfffff633 │ │ │ │ ldrhtmi lr, [r0], -sp │ │ │ │ svclt 0x008af7c6 │ │ │ │ - eorseq fp, r3, r0, lsr #9 │ │ │ │ + eorseq fp, r3, r0, lsr #8 │ │ │ │ ldrdgt pc, [r0], -pc @ │ │ │ │ @ instruction: 0x4686b530 │ │ │ │ stcls 4, cr2, [r4, #-112] @ 0xffffff90 │ │ │ │ ldrmi r4, [r1], -r8, lsl #12 │ │ │ │ blx 0x1b30e6 │ │ │ │ blls 0x1928b8 │ │ │ │ strpl lr, [r3], #-2509 @ 0xfffff633 │ │ │ │ ldrhtmi lr, [r0], -sp │ │ │ │ svclt 0x0076f7c6 │ │ │ │ - ldrshteq fp, [r3], -r4 │ │ │ │ + eorseq fp, r3, r4, ror r4 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebf8a98 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46860ff8 │ │ │ │ strmi r9, [r8], -r2, lsl #24 │ │ │ │ svceq 0x0002f1be │ │ │ │ @ instruction: 0x461a4611 │ │ │ │ stmdale fp, {r0, r1, r8, r9, fp, ip, pc} │ │ │ │ ldrsbtgt pc, [r4], -pc @ │ │ │ │ strtmi r9, [r3], -r2, lsl #6 │ │ │ │ blx 0x1aa92e │ │ │ │ strls ip, [r3], #-1038 @ 0xfffffbf2 │ │ │ │ @ instruction: 0x4010e8bd │ │ │ │ svclt 0x0058f7c6 │ │ │ │ - tstppl r8, pc, asr #4 @ p-variant is OBSOLETE │ │ │ │ + orrsmi pc, r8, pc, asr #4 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - eorspl pc, r4, pc, asr #4 │ │ │ │ + adcsmi pc, r4, pc, asr #4 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ @ instruction: 0xf6404b02 │ │ │ │ @ instruction: 0xf1df025e │ │ │ │ - svclt 0x0000f93d │ │ │ │ - eorseq fp, r3, r8, asr #10 │ │ │ │ - eorseq fp, r3, r8, asr r5 │ │ │ │ + svclt 0x0000f8fd │ │ │ │ + eorseq fp, r3, r8, asr #9 │ │ │ │ + ldrsbteq fp, [r3], -r8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebf8af4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46860ff8 │ │ │ │ strmi r9, [r8], -r2, lsl #24 │ │ │ │ svceq 0x0002f1be │ │ │ │ @ instruction: 0x461a4611 │ │ │ │ stmdale fp, {r0, r1, r8, r9, fp, ip, pc} │ │ │ │ ldrsbtgt pc, [r4], -pc @ │ │ │ │ strtmi r9, [r3], -r2, lsl #6 │ │ │ │ blx 0x1aa98a │ │ │ │ strls ip, [r3], #-1038 @ 0xfffffbf2 │ │ │ │ @ instruction: 0x4010e8bd │ │ │ │ svclt 0x002af7c6 │ │ │ │ - tstppl r8, pc, asr #4 @ p-variant is OBSOLETE │ │ │ │ + orrsmi pc, r8, pc, asr #4 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - eorspl pc, r4, pc, asr #4 │ │ │ │ + adcsmi pc, r4, pc, asr #4 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ @ instruction: 0xf6404b02 │ │ │ │ @ instruction: 0xf1df02a6 │ │ │ │ - svclt 0x0000f90f │ │ │ │ - eorseq fp, r3, r8, asr #11 │ │ │ │ - ldrsbteq fp, [r3], -r8 │ │ │ │ + svclt 0x0000f8cf │ │ │ │ + eorseq fp, r3, r8, asr #10 │ │ │ │ + eorseq fp, r3, r8, asr r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebf8b50 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46860ff8 │ │ │ │ strmi r9, [r8], -r2, lsl #24 │ │ │ │ svceq 0x0002f1be │ │ │ │ @ instruction: 0x461a4611 │ │ │ │ stmdale fp, {r0, r1, r8, r9, fp, ip, pc} │ │ │ │ ldrsbtgt pc, [r4], -pc @ │ │ │ │ strtmi r9, [r3], -r2, lsl #6 │ │ │ │ blx 0x1aa9e6 │ │ │ │ strls ip, [r3], #-1038 @ 0xfffffbf2 │ │ │ │ @ instruction: 0x4010e8bd │ │ │ │ cdplt 7, 15, cr15, cr12, cr6, {6} │ │ │ │ - tstppl r8, pc, asr #4 @ p-variant is OBSOLETE │ │ │ │ + orrsmi pc, r8, pc, asr #4 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - eorspl pc, r4, pc, asr #4 │ │ │ │ + adcsmi pc, r4, pc, asr #4 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ @ instruction: 0xf6404b02 │ │ │ │ @ instruction: 0xf1df02ee │ │ │ │ - svclt 0x0000f8e1 │ │ │ │ - eorseq fp, r3, r8, asr #12 │ │ │ │ - eorseq fp, r3, r8, asr r6 │ │ │ │ + svclt 0x0000f8a1 │ │ │ │ + eorseq fp, r3, r8, asr #11 │ │ │ │ + ldrsbteq fp, [r3], -r8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebf8bac │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46860ff8 │ │ │ │ strmi r9, [r8], -r2, lsl #24 │ │ │ │ svceq 0x0002f1be │ │ │ │ @ instruction: 0x461a4611 │ │ │ │ stmdale fp, {r0, r1, r8, r9, fp, ip, pc} │ │ │ │ ldrsbtgt pc, [r4], -pc @ │ │ │ │ strtmi r9, [r3], -r2, lsl #6 │ │ │ │ blx 0x1aaa42 │ │ │ │ strls ip, [r3], #-1038 @ 0xfffffbf2 │ │ │ │ @ instruction: 0x4010e8bd │ │ │ │ cdplt 7, 12, cr15, cr14, cr6, {6} │ │ │ │ - tstppl r8, pc, asr #4 @ p-variant is OBSOLETE │ │ │ │ + orrsmi pc, r8, pc, asr #4 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - eorspl pc, r4, pc, asr #4 │ │ │ │ + adcsmi pc, r4, pc, asr #4 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ @ instruction: 0xf6404b02 │ │ │ │ @ instruction: 0xf1df1236 │ │ │ │ - svclt 0x0000f8b3 │ │ │ │ - eorseq fp, r3, ip, lsr #13 │ │ │ │ - ldrhteq fp, [r3], -ip │ │ │ │ + svclt 0x0000f873 │ │ │ │ + eorseq fp, r3, ip, lsr #12 │ │ │ │ + eorseq fp, r3, ip, lsr r6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebf8c08 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46860ff8 │ │ │ │ stmdale sp, {r1, fp, sp} │ │ │ │ ldrsbtgt pc, [r8], -pc @ │ │ │ │ @ instruction: 0x4608241c │ │ │ │ @ instruction: 0x461a4611 │ │ │ │ blx 0x1c862e │ │ │ │ strls ip, [r2], #-1038 @ 0xfffffbf2 │ │ │ │ @ instruction: 0x4010e8bd │ │ │ │ blt 0x1f5f948 │ │ │ │ - tstppl r8, pc, asr #4 @ p-variant is OBSOLETE │ │ │ │ + orrsmi pc, r8, pc, asr #4 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - eorspl pc, r4, pc, asr #4 │ │ │ │ + adcsmi pc, r4, pc, asr #4 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ @ instruction: 0xf6404b02 │ │ │ │ @ instruction: 0xf1df1245 │ │ │ │ - svclt 0x0000f889 │ │ │ │ - eorseq fp, r3, r0, lsl r7 │ │ │ │ - eorseq fp, r3, r0, lsr #14 │ │ │ │ + svclt 0x0000f849 │ │ │ │ + mlaseq r3, r0, r6, fp │ │ │ │ + eorseq fp, r3, r0, lsr #13 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebf8c5c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46860ff8 │ │ │ │ stmdale sp, {r1, fp, sp} │ │ │ │ ldrsbtgt pc, [r8], -pc @ │ │ │ │ @ instruction: 0x4608241c │ │ │ │ @ instruction: 0x461a4611 │ │ │ │ blx 0x1c8682 │ │ │ │ strls ip, [r2], #-1038 @ 0xfffffbf2 │ │ │ │ @ instruction: 0x4010e8bd │ │ │ │ blt 0x14df99c │ │ │ │ - tstppl r8, pc, asr #4 @ p-variant is OBSOLETE │ │ │ │ + orrsmi pc, r8, pc, asr #4 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - eorspl pc, r4, pc, asr #4 │ │ │ │ + adcsmi pc, r4, pc, asr #4 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ @ instruction: 0xf6404b02 │ │ │ │ @ instruction: 0xf1df1259 │ │ │ │ - svclt 0x0000f85f │ │ │ │ - eorseq fp, r3, r4, ror r7 │ │ │ │ - eorseq fp, r3, r4, lsl #15 │ │ │ │ + svclt 0x0000f81f │ │ │ │ + ldrshteq fp, [r3], -r4 │ │ │ │ + eorseq fp, r3, r4, lsl #14 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfebf8cb0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ ldmiblt r8!, {r1, r2, r7, r9, sl, lr} │ │ │ │ @ instruction: 0xf8cd4608 │ │ │ │ ldrmi lr, [r1], -r0 │ │ │ │ @@ -148960,22 +148960,22 @@ │ │ │ │ blls 0x1d1ae4 │ │ │ │ @ instruction: 0xf978f7c5 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ stclt 14, cr0, [r0, #-0] │ │ │ │ - tstppl r8, pc, asr #4 @ p-variant is OBSOLETE │ │ │ │ + orrsmi pc, r8, pc, asr #4 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - subpl pc, r4, pc, asr #4 │ │ │ │ + sbcmi pc, r4, pc, asr #4 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ @ instruction: 0xf44f4b02 │ │ │ │ - @ instruction: 0xf1df6216 │ │ │ │ - svclt 0x0000f82b │ │ │ │ - ldrsbteq fp, [r3], -r8 │ │ │ │ + @ instruction: 0xf1de6216 │ │ │ │ + svclt 0x0000ffeb │ │ │ │ + eorseq fp, r3, r8, asr r7 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfebf8d14 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ ldmiblt r8!, {r1, r2, r7, r9, sl, lr} │ │ │ │ @ instruction: 0xf8cd4608 │ │ │ │ ldrmi lr, [r1], -r0 │ │ │ │ @@ -148985,22 +148985,22 @@ │ │ │ │ blls 0x1d1b48 │ │ │ │ @ instruction: 0xf946f7c5 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ stclt 14, cr0, [r0, #-0] │ │ │ │ - tstppl r8, pc, asr #4 @ p-variant is OBSOLETE │ │ │ │ + orrsmi pc, r8, pc, asr #4 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - subpl pc, r4, pc, asr #4 │ │ │ │ + sbcmi pc, r4, pc, asr #4 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ @ instruction: 0xf6404b02 │ │ │ │ @ instruction: 0xf1de1268 │ │ │ │ - svclt 0x0000fff9 │ │ │ │ - eorseq fp, r3, r8, ror #15 │ │ │ │ + svclt 0x0000ffb9 │ │ │ │ + eorseq fp, r3, r8, ror #14 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebf8d78 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r4, r8, ror #31 │ │ │ │ @ instruction: 0xed9fb998 │ │ │ │ andcs r7, r1, r0, lsl fp │ │ │ │ stmib sp, {r1, r2, sl, fp, ip, pc}^ │ │ │ │ @@ -149008,23 +149008,23 @@ │ │ │ │ @ instruction: 0xf7c87b00 │ │ │ │ andlt pc, r4, pc, lsr lr @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ vmla.f32 d27, d15, d0 │ │ │ │ - vorr.i32 d21, #8 @ 0x00000008 │ │ │ │ + vsra.s64 d20, d8, #64 │ │ │ │ vrhadd.s8 d16, d15, d29 │ │ │ │ - vmla.i d21, d0, d0[1] │ │ │ │ + vmla.i d20, d16, d0[1] │ │ │ │ blmi 0x1a1c70 │ │ │ │ andsvs pc, r7, #1325400064 @ 0x4f000000 │ │ │ │ - @ instruction: 0xffccf1de │ │ │ │ + @ instruction: 0xff8cf1de │ │ │ │ andeq r0, r0, r8 │ │ │ │ andeq r0, r0, r0 │ │ │ │ - ldrshteq fp, [r3], -r8 │ │ │ │ + eorseq fp, r3, r8, ror r7 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebf8dd8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r4, r8, ror #31 │ │ │ │ blls 0x233654 │ │ │ │ stmdacs r1, {r5, r7, r8, ip, sp, pc} │ │ │ │ ldc 1, cr13, [pc, #116] @ 0xa1c60 │ │ │ │ @@ -149039,23 +149039,23 @@ │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ @ instruction: 0x46084614 │ │ │ │ stcmi 6, cr4, [fp], {33} @ 0x21 │ │ │ │ strls r4, [r6], #-1634 @ 0xfffff99e │ │ │ │ pop {r2, ip, sp, pc} │ │ │ │ @ instruction: 0xf7c64010 │ │ │ │ andcs fp, r0, pc, ror r9 │ │ │ │ - tstppl r8, pc, asr #4 @ p-variant is OBSOLETE │ │ │ │ + orrsmi pc, r8, pc, asr #4 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ andls r4, r0, r5, lsl #22 │ │ │ │ addne pc, ip, #64, 12 @ 0x4000000 │ │ │ │ - stc2 1, cr15, [r4], #668 @ 0x29c │ │ │ │ + stc2l 1, cr15, [r8], #-668 @ 0xfffffd64 │ │ │ │ andeq r0, r0, r0, lsl r0 │ │ │ │ andeq r0, r0, r0 │ │ │ │ - eorseq fp, r3, r8, lsl #16 │ │ │ │ - eorseq fp, r3, r4, lsr #16 │ │ │ │ + eorseq fp, r3, r8, lsl #15 │ │ │ │ + eorseq fp, r3, r4, lsr #15 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebf8e54 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r4, r8, ror #31 │ │ │ │ pkhbtmi r4, r4, lr, lsl #13 │ │ │ │ blls 0x22bc68 │ │ │ │ stmdacs r2, {r2, r4, r8, fp, ip, lr, pc} │ │ │ │ @@ -149073,107 +149073,107 @@ │ │ │ │ @ instruction: 0x46724611 │ │ │ │ cdpeq 0, 1, cr15, cr12, cr15, {2} │ │ │ │ @ instruction: 0x4c0cfb0e │ │ │ │ andsgt pc, r8, sp, asr #17 │ │ │ │ pop {r2, ip, sp, pc} │ │ │ │ @ instruction: 0xf7c64010 │ │ │ │ andcs fp, r0, fp, lsr r9 │ │ │ │ - tstppl r8, pc, asr #4 @ p-variant is OBSOLETE │ │ │ │ + orrsmi pc, r8, pc, asr #4 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ andls r4, r0, r5, lsl #22 │ │ │ │ adcne pc, r3, #64, 12 @ 0x4000000 │ │ │ │ - stc2l 1, cr15, [r0], #-668 @ 0xfffffd64 │ │ │ │ + stc2 1, cr15, [r4], #-668 @ 0xfffffd64 │ │ │ │ andeq r0, r0, r0, lsr #32 │ │ │ │ andeq r0, r0, r0 │ │ │ │ - eorseq fp, r3, r4, lsr r8 │ │ │ │ - eorseq fp, r3, ip, ror #16 │ │ │ │ + ldrhteq fp, [r3], -r4 │ │ │ │ + eorseq fp, r3, ip, ror #15 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebf8edc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46860ff8 │ │ │ │ stmdale sp, {r1, fp, sp} │ │ │ │ ldrsbtgt pc, [r8], -pc @ │ │ │ │ @ instruction: 0x4608241c │ │ │ │ @ instruction: 0x461a4611 │ │ │ │ blx 0x1c8902 │ │ │ │ strls ip, [r2], #-1038 @ 0xfffffbf2 │ │ │ │ @ instruction: 0x4010e8bd │ │ │ │ ldmdblt r0, {r1, r2, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ - tstppl r8, pc, asr #4 @ p-variant is OBSOLETE │ │ │ │ + orrsmi pc, r8, pc, asr #4 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - eorspl pc, r4, pc, asr #4 │ │ │ │ + adcsmi pc, r4, pc, asr #4 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ @ instruction: 0xf6404b02 │ │ │ │ @ instruction: 0xf1de12cf │ │ │ │ - svclt 0x0000ff1f │ │ │ │ - eorseq fp, r3, ip, ror r8 │ │ │ │ - eorseq fp, r3, ip, lsl #17 │ │ │ │ + svclt 0x0000fedf │ │ │ │ + ldrshteq fp, [r3], -ip │ │ │ │ + eorseq fp, r3, ip, lsl #16 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebf8f30 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46860ff8 │ │ │ │ stmdale sp, {r1, fp, sp} │ │ │ │ ldrsbtgt pc, [r8], -pc @ │ │ │ │ @ instruction: 0x4608241c │ │ │ │ @ instruction: 0x461a4611 │ │ │ │ blx 0x1c8956 │ │ │ │ strls ip, [r2], #-1038 @ 0xfffffbf2 │ │ │ │ @ instruction: 0x4010e8bd │ │ │ │ stmialt r6!, {r1, r2, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ - tstppl r8, pc, asr #4 @ p-variant is OBSOLETE │ │ │ │ + orrsmi pc, r8, pc, asr #4 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - eorspl pc, r4, pc, asr #4 │ │ │ │ + adcsmi pc, r4, pc, asr #4 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ @ instruction: 0xf6404b02 │ │ │ │ @ instruction: 0xf1de220a │ │ │ │ - svclt 0x0000fef5 │ │ │ │ - eorseq fp, r3, r0, ror #17 │ │ │ │ - ldrshteq fp, [r3], -r0 │ │ │ │ + svclt 0x0000feb5 │ │ │ │ + eorseq fp, r3, r0, ror #16 │ │ │ │ + eorseq fp, r3, r0, ror r8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebf8f84 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46860ff8 │ │ │ │ stmdale sp, {r1, fp, sp} │ │ │ │ ldrsbtgt pc, [r8], -pc @ │ │ │ │ @ instruction: 0x4608241c │ │ │ │ @ instruction: 0x461a4611 │ │ │ │ blx 0x1c89aa │ │ │ │ strls ip, [r2], #-1038 @ 0xfffffbf2 │ │ │ │ @ instruction: 0x4010e8bd │ │ │ │ ldmlt ip!, {r1, r2, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ - tstppl r8, pc, asr #4 @ p-variant is OBSOLETE │ │ │ │ + orrsmi pc, r8, pc, asr #4 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - eorspl pc, r4, pc, asr #4 │ │ │ │ + adcsmi pc, r4, pc, asr #4 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ @ instruction: 0xf6404b02 │ │ │ │ @ instruction: 0xf1de224e │ │ │ │ - svclt 0x0000fecb │ │ │ │ - eorseq fp, r3, r4, asr #18 │ │ │ │ - eorseq fp, r3, r4, asr r9 │ │ │ │ + svclt 0x0000fe8b │ │ │ │ + eorseq fp, r3, r4, asr #17 │ │ │ │ + ldrsbteq fp, [r3], -r4 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebf8fd8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46860ff8 │ │ │ │ stmdale sp, {r1, fp, sp} │ │ │ │ ldrsbtgt pc, [r8], -pc @ │ │ │ │ @ instruction: 0x4608241c │ │ │ │ @ instruction: 0x461a4611 │ │ │ │ blx 0x1c89fe │ │ │ │ strls ip, [r2], #-1038 @ 0xfffffbf2 │ │ │ │ @ instruction: 0x4010e8bd │ │ │ │ ldmlt r2, {r1, r2, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ - tstppl r8, pc, asr #4 @ p-variant is OBSOLETE │ │ │ │ + orrsmi pc, r8, pc, asr #4 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - eorspl pc, r4, pc, asr #4 │ │ │ │ + adcsmi pc, r4, pc, asr #4 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ @ instruction: 0xf6404b02 │ │ │ │ @ instruction: 0xf1de2289 │ │ │ │ - svclt 0x0000fea1 │ │ │ │ - eorseq fp, r3, r8, lsr #19 │ │ │ │ - ldrhteq fp, [r3], -r8 │ │ │ │ + svclt 0x0000fe61 │ │ │ │ + eorseq fp, r3, r8, lsr #18 │ │ │ │ + eorseq fp, r3, r8, lsr r9 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfebf902c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r5, r8, ror #31 │ │ │ │ cdpeq 0, 0, cr15, cr1, cr15, {2} │ │ │ │ movwcs r9, #33538 @ 0x8302 │ │ │ │ @ instruction: 0xf1034083 │ │ │ │ @@ -149227,22 +149227,22 @@ │ │ │ │ blls 0x1a4f24 │ │ │ │ andgt pc, r4, sp, asr #17 │ │ │ │ @ instruction: 0xff60f7c4 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - tstppl r8, pc, asr #4 @ p-variant is OBSOLETE │ │ │ │ + orrsmi pc, r8, pc, asr #4 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - subspl pc, r4, pc, asr #4 │ │ │ │ + sbcsmi pc, r4, pc, asr #4 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ @ instruction: 0xf6404b02 │ │ │ │ @ instruction: 0xf1de229e │ │ │ │ - svclt 0x0000fe15 │ │ │ │ - eorseq fp, r3, ip, lsl #20 │ │ │ │ + svclt 0x0000fdd5 │ │ │ │ + eorseq fp, r3, ip, lsl #19 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfebf9140 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ tstle r7, r2, lsl #16 │ │ │ │ @ instruction: 0xf04f4608 │ │ │ │ ldrmi r0, [r1], -r0, lsl #28 │ │ │ │ @@ -149252,22 +149252,22 @@ │ │ │ │ blls 0x1a4f88 │ │ │ │ andgt pc, r4, sp, asr #17 │ │ │ │ @ instruction: 0xff2ef7c4 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - tstppl r8, pc, asr #4 @ p-variant is OBSOLETE │ │ │ │ + orrsmi pc, r8, pc, asr #4 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - subspl pc, r4, pc, asr #4 │ │ │ │ + sbcsmi pc, r4, pc, asr #4 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ @ instruction: 0xf6404b02 │ │ │ │ @ instruction: 0xf1de22a6 │ │ │ │ - svclt 0x0000fde3 │ │ │ │ - eorseq fp, r3, ip, lsl sl │ │ │ │ + svclt 0x0000fda3 │ │ │ │ + mlaseq r3, ip, r9, fp │ │ │ │ svceq 0x0001f011 │ │ │ │ ldrsbgt pc, [r0], #128 @ 0x80 @ │ │ │ │ rscscs fp, pc, #20, 30 @ 0x50 │ │ │ │ streq r2, [fp, r0, lsl #4] │ │ │ │ @ instruction: 0xf442bf48 │ │ │ │ smlsldxeq r4, fp, pc, r2 @ │ │ │ │ @ instruction: 0xf442bf48 │ │ │ │ @@ -149335,22 +149335,22 @@ │ │ │ │ stmibvs r2, {r2, r3, r8, ip, lr, pc}^ │ │ │ │ @ instruction: 0xf8802101 │ │ │ │ stmib r2, {r0, r8, ip}^ │ │ │ │ andcs r3, r0, sl, lsl #24 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r8, #-0] │ │ │ │ - biccc pc, r8, #78643200 @ 0x4b00000 │ │ │ │ + movtcc pc, #34379 @ 0x864b @ │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - msrpl (UNDEF: 100), pc │ │ │ │ + mvnmi pc, pc, asr #4 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - addpl pc, r0, pc, asr #4 │ │ │ │ + andpl pc, r0, pc, asr #4 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ adcvc pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ - ldc2 1, cr15, [sl, #-888]! @ 0xfffffc88 │ │ │ │ + ldc2l 1, cr15, [sl], #888 @ 0x378 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfebf92f0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8d00ff8 │ │ │ │ @ instruction: 0x4603c05c │ │ │ │ svccc 0x00fff1bc │ │ │ │ @ instruction: 0x4608d017 │ │ │ │ @@ -149362,21 +149362,21 @@ │ │ │ │ orrscs pc, r7, #192, 4 │ │ │ │ andeq lr, ip, #164864 @ 0x28400 │ │ │ │ pop {r0, r3, r4, r6, r7, r8, r9, fp, sp, lr} │ │ │ │ @ instruction: 0xf7b34008 │ │ │ │ pop {r0, r4, r7, r8, fp, ip, sp, pc} │ │ │ │ @ instruction: 0xf7b34008 │ │ │ │ vmla.i8 , , │ │ │ │ - vsra.s64 d21, d8, #64 │ │ │ │ + vorr.i32 d21, #8 @ 0x00000008 │ │ │ │ vrhadd.s8 d16, d15, d29 │ │ │ │ - vshr.s64 d21, d20, #64 │ │ │ │ + vmvn.i32 d21, #4 @ 0x00000004 │ │ │ │ blmi 0x1221f8 │ │ │ │ andne pc, r7, #64, 4 │ │ │ │ - stc2 1, cr15, [r8, #-888] @ 0xfffffc88 │ │ │ │ - eorseq fp, r3, r0, ror #23 │ │ │ │ + stc2l 1, cr15, [r8], {222} @ 0xde │ │ │ │ + eorseq fp, r3, r0, ror #22 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfebf9358 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf6420fe0 │ │ │ │ vsubw.s8 , q8, d20 │ │ │ │ umulllt r2, r5, r7, r3 │ │ │ │ tstls r3, ip, lsl r8 │ │ │ │ @@ -150642,15 +150642,15 @@ │ │ │ │ usada8vs r5, sp, pc, r0 @ │ │ │ │ strcc pc, [r0, #1294]! @ 0x50e │ │ │ │ @ instruction: 0xf8553590 │ │ │ │ strteq r5, [sp], -r8, lsl #24 │ │ │ │ @ instruction: 0xf041bf48 │ │ │ │ @ instruction: 0xf1400180 │ │ │ │ vhadd.s8 d24, d26, d13 │ │ │ │ - vmls.f d20, d16, d0[0] │ │ │ │ + vmls.f d20, d0, d0[0] │ │ │ │ @ instruction: 0xf8c00532 │ │ │ │ @ instruction: 0xf855108c │ │ │ │ vaddl.u8 , d2, d17 │ │ │ │ @ instruction: 0xf8c02501 │ │ │ │ vshr.u64 d21, d4, #62 │ │ │ │ @ instruction: 0xf0012580 │ │ │ │ @ instruction: 0xf8c00103 │ │ │ │ @@ -150982,19 +150982,19 @@ │ │ │ │ @ instruction: 0xf7b140f8 │ │ │ │ svclt 0x0000bc89 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfebfac78 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ vhadd.s8 d18, d15, d0 │ │ │ │ - vsra.s64 d21, d8, #64 │ │ │ │ + vorr.i32 d21, #8 @ 0x00000008 │ │ │ │ blmi 0x123f40 │ │ │ │ strdls r2, [r0], -fp │ │ │ │ - ldc2l 1, cr15, [r8, #-660]! @ 0xfffffd6c │ │ │ │ - eorseq fp, r3, r8, lsl #24 │ │ │ │ + ldc2 1, cr15, [ip, #-660]! @ 0xfffffd6c │ │ │ │ + eorseq fp, r3, r8, lsl #23 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfebfaca0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r0, ror #31 │ │ │ │ ldrmi r4, [r4], -r5, lsl #12 │ │ │ │ ldmdale r2!, {r0, r1, r8, fp, sp} │ │ │ │ @ instruction: 0xf001e8df │ │ │ │ @@ -151317,98 +151317,98 @@ │ │ │ │ strmi r0, [r3], #-0 │ │ │ │ ldcleq 8, cr15, [r0, #324]! @ 0x144 │ │ │ │ ldmiblt r0, {r0, r2, r3, r5, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ ldrdeq fp, [r6], r0 │ │ │ │ beq 0xfe3913b8 │ │ │ │ cdpne 3, 8, cr15, cr1, cr1, {6} │ │ │ │ tstpeq ip, #3 @ p-variant is OBSOLETE │ │ │ │ - andne pc, r1, #67108867 @ 0x4000003 │ │ │ │ - stceq 0, cr15, [pc], {1} │ │ │ │ + stcpl 3, cr15, [r0], {193} @ 0xc1 │ │ │ │ + andeq pc, pc, #1 │ │ │ │ movweq lr, #59971 @ 0xea43 │ │ │ │ - vmla.f q11, , d2[0] │ │ │ │ - @ instruction: 0xf8c05200 │ │ │ │ - andvs ip, r2, ip │ │ │ │ - andmi pc, r3, #67108867 @ 0x4000003 │ │ │ │ + andgt pc, r0, r0, asr #17 │ │ │ │ + stcne 3, cr15, [r1], {193} @ 0xc1 │ │ │ │ vaddw.u8 q11, , d3 │ │ │ │ - addvs r2, r2, r3, lsl #2 │ │ │ │ - andcs r6, r0, r1, asr #32 │ │ │ │ - andcs r2, r0, #0, 2 │ │ │ │ - @ instruction: 0xf04f2300 │ │ │ │ - stclt 12, cr0, [r0, #-0] │ │ │ │ + @ instruction: 0xf8c04303 │ │ │ │ + vmov.i32 d28, #148 @ 0x00000094 │ │ │ │ + stmib r0, {r0, r1, r8, sp}^ │ │ │ │ + subvs r3, r1, r2, lsl #4 │ │ │ │ + mrscs r2, (UNDEF: 0) │ │ │ │ + movwcs r2, #512 @ 0x200 │ │ │ │ + stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ + svclt 0x0000bd00 │ │ │ │ vsubw.u8 q9, , d1 │ │ │ │ vmlal.u q10, d1, d2[0] │ │ │ │ vqdmulh.s q9, , d2[0] │ │ │ │ addsmi r3, sl, r3, lsl #2 │ │ │ │ - bl 0x17c20c │ │ │ │ + bl 0x17c210 │ │ │ │ stmib r0, {r2, r3, r6, r8, r9}^ │ │ │ │ andcs r2, r0, r0, lsl #6 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ + movtcs pc, #9153 @ 0x23c1 @ │ │ │ │ vsubl.u8 q9, d1, d1 │ │ │ │ - beq 0xfe37712c │ │ │ │ - stc2 10, cr15, [r2], {12} @ │ │ │ │ - andgt pc, r0, r0, asr #17 │ │ │ │ - mcrrcs 3, 12, pc, r2, cr1 @ │ │ │ │ - tstpeq ip, #3 @ p-variant is OBSOLETE │ │ │ │ + blx 0x3b7134 │ │ │ │ + bl 0x163038 │ │ │ │ + beq 0xfe364940 │ │ │ │ orrne pc, r1, r1, asr #7 │ │ │ │ - bl 0x134c68 │ │ │ │ - addvs r0, r3, ip, asr #4 │ │ │ │ - andcs r6, r0, r2, asr #32 │ │ │ │ - andcs r2, r0, #0, 2 │ │ │ │ - @ instruction: 0xf04f2300 │ │ │ │ - ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ - blx 0x1866480 │ │ │ │ - bleq 0xff36325c │ │ │ │ + tstpeq ip, #3 @ p-variant is OBSOLETE │ │ │ │ + andgt lr, r0, #192, 18 @ 0x300000 │ │ │ │ + addvs r4, r3, fp, lsl #6 │ │ │ │ + mrscs r2, (UNDEF: 0) │ │ │ │ + movwcs r2, #512 @ 0x200 │ │ │ │ + stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ + svclt 0x00004770 │ │ │ │ + blx 0x1866484 │ │ │ │ + bleq 0xff363260 │ │ │ │ mvnvs pc, #50331648 @ 0x3000000 │ │ │ │ movweq lr, #51779 @ 0xca43 │ │ │ │ andvs pc, r0, #33554432 @ 0x2000000 │ │ │ │ stmdbeq fp, {r1, r3, r4, r6, lr} │ │ │ │ cmnpmi r0, #50331648 @ p-variant is OBSOLETE @ 0x3000000 │ │ │ │ smlabtcs r3, r1, r3, pc @ │ │ │ │ stmib r0, {r0, r1, r4, r6, lr}^ │ │ │ │ andcs r1, r0, r0, lsl #6 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ vmlal.u , d17, d3[2] │ │ │ │ vmlal.u , d17, d0[0] │ │ │ │ - addvs r3, r2, r3, lsl #24 │ │ │ │ + addvs r2, r2, r3, lsl #24 │ │ │ │ vshr.u64 d16, d11, #63 │ │ │ │ @ instruction: 0xf8c04203 │ │ │ │ - vmov.i32 d28, #144 @ 0x00000090 │ │ │ │ - sbcvs r2, r2, r3, lsl #2 │ │ │ │ - movwne lr, #22976 @ 0x59c0 │ │ │ │ + vmov.i32 d28, #148 @ 0x00000094 │ │ │ │ + sbcvs r3, r2, r3, lsl #2 │ │ │ │ + smlabbvs r1, r3, r1, r6 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x00004770 │ │ │ │ - stccc 3, cr15, [r3], {193} @ 0xc1 │ │ │ │ movwcs r2, #513 @ 0x201 │ │ │ │ - andsgt pc, r0, r0, asr #17 │ │ │ │ - @ instruction: 0xf0016002 │ │ │ │ - subvs r0, r3, pc, lsl #24 │ │ │ │ - andsgt pc, r4, r0, asr #17 │ │ │ │ stcmi 3, cr15, [r3], {193} @ 0xc1 │ │ │ │ - vaddl.u8 q11, d17, d2 │ │ │ │ - bicvs r1, r3, r1, lsl #2 │ │ │ │ + movwcs lr, #2496 @ 0x9c0 │ │ │ │ + @ instruction: 0xf0016082 │ │ │ │ + bicvs r0, r3, pc, lsl #4 │ │ │ │ + movwne pc, #5057 @ 0x13c1 @ │ │ │ │ andgt pc, ip, r0, asr #17 │ │ │ │ - andcs r6, r0, r1, lsl #3 │ │ │ │ + smlabtcc r3, r1, r3, pc @ │ │ │ │ + movwcs lr, #22976 @ 0x59c0 │ │ │ │ + andcs r6, r0, r1, lsl #2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ - andcc pc, r3, #67108867 @ 0x4000003 │ │ │ │ - orrcs pc, r0, #67108867 @ 0x4000003 │ │ │ │ - stceq 0, cr15, [r1], {79} @ 0x4f │ │ │ │ - andvs r6, r3, r2, lsl #2 │ │ │ │ - subcs pc, r0, #67108867 @ 0x4000003 │ │ │ │ - movwmi pc, #13249 @ 0x33c1 @ │ │ │ │ - andgt lr, r1, #192, 18 @ 0x300000 │ │ │ │ - sbcvs fp, r3, r9, asr #5 │ │ │ │ - andcs r6, r0, r1, asr #2 │ │ │ │ + movtcs pc, #961 @ 0x3c1 @ │ │ │ │ + vsubl.u8 q9, d1, d1 │ │ │ │ + stmib r0, {r7, sl, fp, sp}^ │ │ │ │ + @ instruction: 0xf8c02301 │ │ │ │ + vaddl.u8 q14, d1, d0 │ │ │ │ + sbclt r4, fp, #805306368 @ 0x30000000 │ │ │ │ + vmla.i q11, , d2[0] │ │ │ │ + stmib r0, {r0, r1, r8, ip, sp}^ │ │ │ │ + andcs r1, r0, r4, lsl #6 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ cmnpmi r8, #1325400064 @ p-variant is OBSOLETE @ 0x4f000000 │ │ │ │ tstpeq pc, #192, 4 @ p-variant is OBSOLETE │ │ │ │ cmpne r1, #12288 @ 0x3000 │ │ │ │ stceq 3, cr15, [sl], {193} @ 0xc1 │ │ │ │ @@ -151421,371 +151421,378 @@ │ │ │ │ bicpl lr, r1, #339968 @ 0x53000 │ │ │ │ vst4. {d11[0],d12[0],d13[0],d14[0]}, [r3 :256], r8 │ │ │ │ subseq r0, fp, r0, asr #7 │ │ │ │ andcs r6, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ - beq 0xfe391564 │ │ │ │ - andeq pc, pc, #1 │ │ │ │ - tstpeq ip, #3 @ p-variant is OBSOLETE │ │ │ │ - vmla.i q11, , d2[0] │ │ │ │ - vsubl.u8 , d17, d1 │ │ │ │ - tstmi r3, #768 @ 0x300 │ │ │ │ - cdpeq 0, 0, cr15, cr1, cr15, {2} │ │ │ │ - smlabtne r1, r1, r3, pc @ │ │ │ │ - and pc, r0, r0, asr #17 │ │ │ │ - smlabtcc r4, r0, r9, lr │ │ │ │ - @ instruction: 0xf8c02300 │ │ │ │ - subvs ip, r3, r8 │ │ │ │ - mrscs r2, (UNDEF: 0) │ │ │ │ - movwcs r2, #512 @ 0x200 │ │ │ │ - stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ - svclt 0x0000bd00 │ │ │ │ + @ instruction: 0xf0010a8b │ │ │ │ + @ instruction: 0xf04f020f │ │ │ │ + @ instruction: 0xf0030c01 │ │ │ │ + sbcvs r0, r2, ip, lsl r3 │ │ │ │ + stmib r0, {r9, sp}^ │ │ │ │ + vsubl.u8 q14, d1, d0 │ │ │ │ + tstmi r3, #268435464 @ 0x10000008 │ │ │ │ + andne pc, r1, #67108867 @ 0x4000003 │ │ │ │ + smlabtmi r3, r1, r3, pc @ │ │ │ │ + andcc lr, r4, #192, 18 @ 0x300000 │ │ │ │ + andcs r6, r0, r1, lsl #1 │ │ │ │ + andcs r2, r0, #0, 2 │ │ │ │ + @ instruction: 0xf04f2300 │ │ │ │ + ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ andcs pc, r3, #67108867 @ 0x4000003 │ │ │ │ movweq pc, #61441 @ 0xf001 @ │ │ │ │ stcmi 3, cr15, [r3], {193} @ 0xc1 │ │ │ │ @ instruction: 0xf8c060c2 │ │ │ │ vaddl.u8 q14, d1, d4 │ │ │ │ addvs r5, r3, r0, lsl #4 │ │ │ │ smlabtcc r3, r1, r3, pc @ │ │ │ │ tstvs r1, r2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x00004770 │ │ │ │ - stceq 0, cr15, [pc], {1} │ │ │ │ - subpl pc, r0, #67108867 @ 0x4000003 │ │ │ │ - @ instruction: 0xf8c02300 │ │ │ │ - subvs ip, r2, r4, lsl r0 │ │ │ │ + stccc 3, cr15, [r3], {193} @ 0xc1 │ │ │ │ + movwcs r2, #513 @ 0x201 │ │ │ │ + @ instruction: 0xf8c06002 │ │ │ │ + @ instruction: 0xf001c010 │ │ │ │ + vsubl.u8 q8, d1, d15 │ │ │ │ + cmpvs r2, r0, asr #24 │ │ │ │ + movwcc lr, #27072 @ 0x69c0 │ │ │ │ + andmi pc, r3, #67108867 @ 0x4000003 │ │ │ │ + bicpl pc, r0, r1, asr #7 │ │ │ │ + stmib r0, {r1, r6, r7, sp, lr}^ │ │ │ │ + andcs ip, r0, r1, lsl #2 │ │ │ │ + andcs r2, r0, #0, 2 │ │ │ │ + @ instruction: 0xf04f2300 │ │ │ │ + ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ + vsubw.u8 q9, , d0 │ │ │ │ + @ instruction: 0xf0013c03 │ │ │ │ + @ instruction: 0xf8c0020f │ │ │ │ + andvs ip, r3, r0, lsl r0 │ │ │ │ stclpl 3, cr15, [r0], {193} @ 0xc1 │ │ │ │ - andcc pc, r3, #67108867 @ 0x4000003 │ │ │ │ - vmla.f q11, , d3[0] │ │ │ │ - tstvs r2, r3, lsl #2 │ │ │ │ - andgt pc, r8, r0, asr #17 │ │ │ │ - sbcvs r2, r1, r1, lsl #4 │ │ │ │ - orrvs r6, r3, r2 │ │ │ │ - mrscs r2, (UNDEF: 0) │ │ │ │ - movwcs r2, #512 @ 0x200 │ │ │ │ - stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ - svclt 0x00004770 │ │ │ │ - sbcpl pc, r0, #67108867 @ 0x4000003 │ │ │ │ - @ instruction: 0xf0012300 │ │ │ │ - addvs r0, r2, pc, lsl #24 │ │ │ │ - andsgt pc, r4, r0, asr #17 │ │ │ │ - andcc pc, r3, #67108867 @ 0x4000003 │ │ │ │ - movwcc lr, #2496 @ 0x9c0 │ │ │ │ + movwcs lr, #22976 @ 0x59c0 │ │ │ │ smlabtmi r3, r1, r3, pc @ │ │ │ │ - movwcc lr, #27072 @ 0x69c0 │ │ │ │ - andne lr, r3, #192, 18 @ 0x300000 │ │ │ │ + @ instruction: 0x3c01e9c0 │ │ │ │ + sbcvs r6, r1, r3, asr #3 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x00004770 │ │ │ │ stmdbeq fp, {r8, sl, ip, sp, pc} │ │ │ │ - stceq 0, cr15, [pc], {1} │ │ │ │ + andeq pc, pc, #1 │ │ │ │ mvnseq pc, #3 │ │ │ │ - subpl pc, r0, #67108867 @ 0x4000003 │ │ │ │ - cdpeq 0, 0, cr15, cr1, cr15, {2} │ │ │ │ - movweq lr, #51779 @ 0xca43 │ │ │ │ - and lr, r0, #192, 18 @ 0x300000 │ │ │ │ - sbcpl pc, r0, #67108867 @ 0x4000003 │ │ │ │ - vaddl.u8 q11, d17, d2 │ │ │ │ - vsubl.u8 , d1, d3 │ │ │ │ - stmib r0, {r0, r1, r8, lr}^ │ │ │ │ - sbcvs r2, r1, r4, lsl #6 │ │ │ │ - mrscs r2, (UNDEF: 0) │ │ │ │ - movwcs r2, #512 @ 0x200 │ │ │ │ - stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ - svclt 0x0000bd00 │ │ │ │ - @ instruction: 0xf001090b │ │ │ │ - @ instruction: 0xf0030c0f │ │ │ │ - andcs r0, r0, #240, 6 @ 0xc0000003 │ │ │ │ - movweq lr, #51779 @ 0xca43 │ │ │ │ - vaddl.u8 q11, d1, d2 │ │ │ │ - smlalbtvs r5, r3, r0, ip │ │ │ │ - andgt pc, r8, r0, asr #17 │ │ │ │ - movwcc pc, #13249 @ 0x33c1 @ │ │ │ │ - vmla.i q11, , d2[0] │ │ │ │ - stmib r0, {r0, r1, r8, lr}^ │ │ │ │ - andcs r1, r0, r3, lsl #6 │ │ │ │ + stccc 3, cr15, [r3], {193} @ 0xc1 │ │ │ │ + @ instruction: 0xf04f4313 │ │ │ │ + vmull.p8 q8, d1, d1 │ │ │ │ + @ instruction: 0xf8c052c0 │ │ │ │ + @ instruction: 0xf8c0c010 │ │ │ │ + vaddl.u8 q15, d1, d0 │ │ │ │ + cmpvs r3, r0, asr #24 │ │ │ │ + smlabtmi r3, r1, r3, pc @ │ │ │ │ + andgt lr, r1, #192, 18 @ 0x300000 │ │ │ │ + andcs r6, r0, r1, asr #1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ - ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ - blx 0x18666e4 │ │ │ │ - bleq 0xff3a34c4 │ │ │ │ - rscvs pc, r0, #33554432 @ 0x2000000 │ │ │ │ - andeq lr, ip, #270336 @ 0x42000 │ │ │ │ - movwvs pc, #1027 @ 0x403 @ │ │ │ │ - ldrlt r4, [r0, #-83] @ 0xffffffad │ │ │ │ - stcmi 3, cr15, [r3], {193} @ 0xc1 │ │ │ │ - cdppl 3, 0, cr15, cr0, cr1, {6} │ │ │ │ - vrshr.u64 , q1, #63 │ │ │ │ - @ instruction: 0xf4132103 │ │ │ │ - andle r6, pc, r0, asr #8 │ │ │ │ - @ instruction: 0xf8c009db │ │ │ │ - mrsvs lr, (UNDEF: 3) │ │ │ │ - smlabtgt r1, r0, r9, lr │ │ │ │ - addeq pc, r0, #66 @ 0x42 │ │ │ │ - andcs r6, r0, r2, asr #1 │ │ │ │ + stclt 12, cr0, [r0, #-0] │ │ │ │ + vsubw.u8 q9, , d0 │ │ │ │ + @ instruction: 0xf0013c03 │ │ │ │ + andvs r0, r3, pc, lsl #4 │ │ │ │ + andsgt pc, r0, r0, asr #17 │ │ │ │ + stclpl 3, cr15, [r0], {193} @ 0xc1 │ │ │ │ + vmla.i q11, , d3[0] │ │ │ │ + stmdbeq r9, {r0, r1, r8, r9, lr} │ │ │ │ + andgt pc, r8, r0, asr #17 │ │ │ │ + mvnseq pc, r1 │ │ │ │ + tstmi r1, #195 @ 0xc3 │ │ │ │ + andcs r6, r0, r1, asr #2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ - ldclt 12, cr0, [r0, #-0] │ │ │ │ - tstvs r4, fp, lsl sl │ │ │ │ - and pc, r0, r0, asr #17 │ │ │ │ - smlabtgt r1, r0, r9, lr │ │ │ │ - stmiale sp!, {r0, r1, r8, r9, fp, sp}^ │ │ │ │ - @ instruction: 0xf851a101 │ │ │ │ - svclt 0x0000f023 │ │ │ │ - strdeq r4, [sl], -r1 │ │ │ │ + ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ + blx 0x18666dc │ │ │ │ + @ instruction: 0xf403fc81 │ │ │ │ + bleq 0xff33d238 │ │ │ │ + movweq lr, #51779 @ 0xca43 │ │ │ │ + andvs pc, r0, #33554432 @ 0x2000000 │ │ │ │ + vmov.i32 q10, #154 @ 0x0000009a │ │ │ │ + strlt r5, [r0, #-3072] @ 0xfffff400 │ │ │ │ + @ instruction: 0xf412b2db │ │ │ │ + @ instruction: 0xf8c06e40 │ │ │ │ + vaddl.u8 q14, d1, d0 │ │ │ │ + andsle r4, r0, r3, lsl #24 │ │ │ │ + @ instruction: 0xf8c009d2 │ │ │ │ + tstvs r2, r4 │ │ │ │ + orreq pc, r0, #67 @ 0x43 │ │ │ │ + smlabtcs r3, r1, r3, pc @ │ │ │ │ + movwne lr, #10688 @ 0x29c0 │ │ │ │ + mrscs r2, (UNDEF: 0) │ │ │ │ + movwcs r2, #512 @ 0x200 │ │ │ │ + stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ + beq 0x5536fc │ │ │ │ + ands pc, r0, r0, asr #17 │ │ │ │ + andgt pc, r4, r0, asr #17 │ │ │ │ + stmiale fp!, {r0, r1, r9, fp, sp}^ │ │ │ │ + stceq 2, cr15, [r4], {15} │ │ │ │ + @ instruction: 0xf022f85c │ │ │ │ + andeq r4, sl, r1, ror #5 │ │ │ │ andeq r4, sl, r9, asr r3 │ │ │ │ - andeq r4, sl, r1, asr #6 │ │ │ │ - andeq r4, sl, r9, lsr #6 │ │ │ │ - movwcc pc, #4175 @ 0x104f @ │ │ │ │ - vqdmulh.s d15, d2, d3 │ │ │ │ - andcs r6, r0, r2, asr #1 │ │ │ │ - andcs r2, r0, #0, 2 │ │ │ │ - @ instruction: 0xf04f2300 │ │ │ │ - ldclt 12, cr0, [r0, #-0] │ │ │ │ - movwcs pc, #4175 @ 0x104f @ │ │ │ │ - vqdmulh.s d15, d2, d3 │ │ │ │ - andcs r6, r0, r2, asr #1 │ │ │ │ - andcs r2, r0, #0, 2 │ │ │ │ - @ instruction: 0xf04f2300 │ │ │ │ - ldclt 12, cr0, [r0, #-0] │ │ │ │ - andmi lr, r2, #2048 @ 0x800 │ │ │ │ - andcs r6, r0, r2, asr #1 │ │ │ │ + andeq r4, sl, fp, lsr r3 │ │ │ │ + andeq r4, sl, sp, lsl r3 │ │ │ │ + andcc pc, r1, #79 @ 0x4f │ │ │ │ + smlabtcs r3, r1, r3, pc @ │ │ │ │ + vqrdmulh.s d15, d3, d2 │ │ │ │ + movwne lr, #10688 @ 0x29c0 │ │ │ │ + mrscs r2, (UNDEF: 0) │ │ │ │ + movwcs r2, #512 @ 0x200 │ │ │ │ + stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ + @ instruction: 0xf04fbd00 │ │ │ │ + vsubl.u8 q9, d1, d1 │ │ │ │ + blx 0x12c756 │ │ │ │ + stmib r0, {r0, r1, r8, r9, ip, sp, lr, pc}^ │ │ │ │ + andcs r1, r0, r2, lsl #6 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ - ldclt 12, cr0, [r0, #-0] │ │ │ │ + stclt 12, cr0, [r0, #-0] │ │ │ │ + movwmi lr, #15107 @ 0x3b03 │ │ │ │ + smlabtcs r3, r1, r3, pc @ │ │ │ │ + movwne lr, #10688 @ 0x29c0 │ │ │ │ + mrscs r2, (UNDEF: 0) │ │ │ │ + movwcs r2, #512 @ 0x200 │ │ │ │ + stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ + svclt 0x0000bd00 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebfb578 │ │ │ │ + bl 0xfebfb580 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8900fe0 │ │ │ │ ldrdlt r4, [r4], sp │ │ │ │ @ instruction: 0xf890b11c │ │ │ │ ldrdlt r2, [r2, #-14] │ │ │ │ strtmi r2, [r0], -r0, lsl #8 │ │ │ │ tstcs r0, r4 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ stmdbvs r3, {r4, r5, r6, r8, sl, fp, ip, sp, pc} │ │ │ │ - blcs 0xf5bbc │ │ │ │ + blcs 0xf5bc4 │ │ │ │ @ instruction: 0xf642d12a │ │ │ │ vsubw.s8 , q8, d20 │ │ │ │ mlacs r2, r7, r3, r2 │ │ │ │ andcs pc, r0, ip, asr #13 │ │ │ │ ldmdavs sp, {r0, r1, r9, ip, pc} │ │ │ │ - ldc2l 7, cr15, [r4], #-688 @ 0xfffffd50 │ │ │ │ + ldc2l 7, cr15, [r0], #-688 @ 0xfffffd50 │ │ │ │ @ instruction: 0xee1d4916 │ │ │ │ - bls 0x174184 │ │ │ │ + bls 0x17418c │ │ │ │ stmdavs r9, {r0, r3, r4, r5, r6, sl, lr} │ │ │ │ @ instruction: 0xf64c585b │ │ │ │ vbic.i32 d16, #12 @ 0x0000000c │ │ │ │ - bl 0x164a18 │ │ │ │ + bl 0x164a20 │ │ │ │ strtmi r0, [fp], #-3072 @ 0xfffff400 │ │ │ │ stcleq 8, cr15, [ip, #-324]! @ 0xfffffebc │ │ │ │ andgt pc, r0, sp, asr #17 │ │ │ │ - @ instruction: 0xff8cf7ac │ │ │ │ + @ instruction: 0xff88f7ac │ │ │ │ strtmi r2, [r0], -r2, lsl #6 │ │ │ │ strdlt r6, [r4], -r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - orrspl pc, r8, pc, asr #4 │ │ │ │ + tstppl r8, pc, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - sbcpl pc, r8, pc, asr #4 │ │ │ │ + subpl pc, r8, pc, asr #4 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ @ instruction: 0xf6414b03 │ │ │ │ @ instruction: 0xf1dc124f │ │ │ │ - svclt 0x0000fba3 │ │ │ │ - addeq fp, r6, r0, lsr #23 │ │ │ │ - eorseq fp, r3, r0, lsr #24 │ │ │ │ + svclt 0x0000fb5f │ │ │ │ + umulleq fp, r6, r8, fp │ │ │ │ + eorseq fp, r3, r0, lsr #23 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebfb628 │ │ │ │ + bl 0xfebfb630 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ @ instruction: 0x46054614 │ │ │ │ @ instruction: 0xf7ab9101 │ │ │ │ - stmdbls r1, {r0, r3, r4, r5, r6, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdbls r1, {r0, r2, r4, r5, r6, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf7b19000 │ │ │ │ - bls 0xe2bc8 │ │ │ │ + bls 0xe2bc0 │ │ │ │ strtmi r4, [r8], -r1, lsr #12 │ │ │ │ pop {r0, r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf7ff4030 │ │ │ │ - svclt 0x0000ba3f │ │ │ │ + svclt 0x0000ba3b │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebfb65c │ │ │ │ + bl 0xfebfb664 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8900fe8 │ │ │ │ ldrdlt r3, [r2], sp │ │ │ │ - bllt 0x1775c80 │ │ │ │ + bllt 0x1775c88 │ │ │ │ strtne pc, [r4], #1602 @ 0x642 │ │ │ │ ldrcs pc, [r7], #704 @ 0x2c0 │ │ │ │ smullseq pc, pc, r5, r8 @ │ │ │ │ @ instruction: 0xf6cc2222 │ │ │ │ stmdavs r6!, {r9, ip, sp} │ │ │ │ addne lr, r0, r2, asr #20 │ │ │ │ - stc2 7, cr15, [lr], {172} @ 0xac │ │ │ │ + stc2 7, cr15, [sl], {172} @ 0xac │ │ │ │ @ instruction: 0xee1d4a1d │ │ │ │ ldrbtmi r1, [sl], #-3952 @ 0xfffff090 │ │ │ │ stmpl fp, {r1, r4, fp, sp, lr} │ │ │ │ teqpeq ip, ip, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r1, r0, asr #5 │ │ │ │ ldmdane ip, {r9, sp} │ │ │ │ @ instruction: 0xf8514433 │ │ │ │ strls r0, [r0], #-3436 @ 0xfffff294 │ │ │ │ - @ instruction: 0xff28f7ac │ │ │ │ + @ instruction: 0xff24f7ac │ │ │ │ rscvs r2, fp, r2, lsl #6 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ strtne pc, [r4], #1602 @ 0x642 │ │ │ │ ldrcs pc, [r7], #704 @ 0x2c0 │ │ │ │ @ instruction: 0xf8802300 │ │ │ │ @ instruction: 0xf7ab30de │ │ │ │ - @ instruction: 0xf44fff5f │ │ │ │ + @ instruction: 0xf44fff5b │ │ │ │ strmi r7, [r6], -r4, lsr #5 │ │ │ │ @ instruction: 0xf7b46821 │ │ │ │ - ldrtmi pc, [r1], -r9, lsl #18 @ │ │ │ │ + ldrtmi pc, [r1], -r5, lsl #18 @ │ │ │ │ vld1.8 {d20-d22}, [pc :256], r0 │ │ │ │ @ instruction: 0xf04f1200 │ │ │ │ @ instruction: 0xf7b433ff │ │ │ │ - stmdavs r1!, {r0, r2, r3, r4, r6, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdavs r1!, {r0, r3, r4, r6, sl, fp, ip, sp, lr, pc} │ │ │ │ adcvc pc, r4, #1325400064 @ 0x4f000000 │ │ │ │ @ instruction: 0xf7b44630 │ │ │ │ - @ instruction: 0xe7b9f99b │ │ │ │ - ldrdeq fp, [r6], r6 │ │ │ │ + @ instruction: 0xe7b9f997 │ │ │ │ + addeq fp, r6, lr, asr #21 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebfb70c │ │ │ │ + bl 0xfebfb714 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x460b0ff8 │ │ │ │ @ instruction: 0x461a4611 │ │ │ │ @ instruction: 0xf7b04604 │ │ │ │ - @ instruction: 0xf649ffd5 │ │ │ │ + @ instruction: 0xf649ffd1 │ │ │ │ vrsra.s64 , q10, #64 │ │ │ │ @ instruction: 0x46212397 │ │ │ │ ldcvs 6, cr4, [sl], {32} │ │ │ │ - @ instruction: 0xff68f7b0 │ │ │ │ + @ instruction: 0xff64f7b0 │ │ │ │ strtmi r4, [r0], -r1, lsr #12 │ │ │ │ pop {r0, r9, sp} │ │ │ │ @ instruction: 0xf7b14010 │ │ │ │ - svclt 0x0000b82b │ │ │ │ - blx 0x186696c │ │ │ │ - bleq 0xff3a374c │ │ │ │ - rscvs pc, r0, #33554432 @ 0x2000000 │ │ │ │ - andeq lr, ip, #270336 @ 0x42000 │ │ │ │ - movwvs pc, #1027 @ 0x403 @ │ │ │ │ - vmov.i32 q10, #147 @ 0x00000093 │ │ │ │ - sbcslt r4, r2, #-1073741824 @ 0xc0000000 │ │ │ │ - mcrrvs 4, 1, pc, r0, cr3 @ │ │ │ │ - ldmibeq fp, {r1, r4, ip, lr, pc}^ │ │ │ │ + svclt 0x0000b827 │ │ │ │ + sbclt r0, sl, #180224 @ 0x2c000 │ │ │ │ + mvnvs pc, #50331648 @ 0x3000000 │ │ │ │ stceq 0, cr15, [r1], {79} @ 0x4f │ │ │ │ - movwcs r6, #259 @ 0x103 │ │ │ │ + bleq 0xff3351a4 │ │ │ │ + andvs pc, r0, #33554432 @ 0x2000000 │ │ │ │ andgt pc, r0, r0, asr #17 │ │ │ │ - movwne lr, #6592 @ 0x19c0 │ │ │ │ - addeq pc, r0, #66 @ 0x42 │ │ │ │ - andcs r6, r0, r2, asr #1 │ │ │ │ + vmov.i32 q10, #154 @ 0x0000009a │ │ │ │ + sbcslt r4, fp, #-1073741824 @ 0xc0000000 │ │ │ │ + mcrrvs 4, 1, pc, r0, cr2 @ │ │ │ │ + ldmibeq r2, {r1, r2, r3, ip, lr, pc}^ │ │ │ │ + tstvs r2, r1, asr #32 │ │ │ │ + orreq pc, r0, #67 @ 0x43 │ │ │ │ + stmib r0, {r9, sp}^ │ │ │ │ + andcs r2, r0, r2, lsl #6 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ - subvs r0, r1, fp, lsl sl │ │ │ │ - andsgt pc, r0, r0, asr #17 │ │ │ │ - @ instruction: 0xf8c02101 │ │ │ │ - andvs ip, r1, r8 │ │ │ │ - stmiale fp!, {r0, r1, r8, r9, fp, sp}^ │ │ │ │ + @ instruction: 0xf8c00a12 │ │ │ │ + subvs ip, r1, r0, lsl r0 │ │ │ │ + stmiale sp!, {r0, r1, r9, fp, sp}^ │ │ │ │ @ instruction: 0xf851a101 │ │ │ │ - svclt 0x0000f023 │ │ │ │ + svclt 0x0000f022 │ │ │ │ andeq r4, sl, r5, ror r5 │ │ │ │ - andeq r4, sl, r1, ror #11 │ │ │ │ + andeq r4, sl, r5, ror #11 │ │ │ │ andeq r4, sl, r9, asr #11 │ │ │ │ - @ instruction: 0x000a45b1 │ │ │ │ - movwcc pc, #4175 @ 0x104f @ │ │ │ │ - vqdmulh.s d15, d2, d3 │ │ │ │ - andcs r6, r0, r2, asr #1 │ │ │ │ + andeq r4, sl, sp, lsr #11 │ │ │ │ + andcc pc, r1, #79 @ 0x4f │ │ │ │ + vqrdmulh.s d15, d3, d2 │ │ │ │ + stmib r0, {r9, sp}^ │ │ │ │ + andcs r2, r0, r2, lsl #6 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ - movwcs pc, #4175 @ 0x104f @ │ │ │ │ - vqdmulh.s d15, d2, d3 │ │ │ │ - andcs r6, r0, r2, asr #1 │ │ │ │ + andcs pc, r1, #79 @ 0x4f │ │ │ │ + vqrdmulh.s d15, d3, d2 │ │ │ │ + stmib r0, {r9, sp}^ │ │ │ │ + andcs r2, r0, r2, lsl #6 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ - andmi lr, r2, #2048 @ 0x800 │ │ │ │ - andcs r6, r0, r2, asr #1 │ │ │ │ + movwmi lr, #15107 @ 0x3b03 │ │ │ │ + stmib r0, {r9, sp}^ │ │ │ │ + andcs r2, r0, r2, lsl #6 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ - blx 0x1866a24 │ │ │ │ - bleq 0xff3a3804 │ │ │ │ - rscvs pc, r0, #33554432 @ 0x2000000 │ │ │ │ - andeq lr, ip, #270336 @ 0x42000 │ │ │ │ - movwvs pc, #1027 @ 0x403 @ │ │ │ │ - strlt r4, [r0, #-83] @ 0xffffffad │ │ │ │ - vrshr.u64 , q1, #63 │ │ │ │ - @ instruction: 0xf4135e00 │ │ │ │ - vqdmulh.s q11, , d0[0] │ │ │ │ - andsle r2, r1, r3, lsl #2 │ │ │ │ - @ instruction: 0xf04f09db │ │ │ │ - @ instruction: 0xf8c00c00 │ │ │ │ - mrsvs lr, (UNDEF: 3) │ │ │ │ - smlabtgt r1, r0, r9, lr │ │ │ │ - addeq pc, r0, #66 @ 0x42 │ │ │ │ - andcs r6, r0, r2, asr #1 │ │ │ │ - andcs r2, r0, #0, 2 │ │ │ │ - @ instruction: 0xf04f2300 │ │ │ │ - stclt 12, cr0, [r0, #-0] │ │ │ │ - @ instruction: 0xf8c00a1b │ │ │ │ - @ instruction: 0xf8c0e000 │ │ │ │ - stmib r0, {r4, lr, pc}^ │ │ │ │ - blcs 0x194a58 │ │ │ │ - smlattge r1, ip, r8, sp │ │ │ │ - @ instruction: 0xf023f851 │ │ │ │ - andeq r4, sl, r1, lsr r6 │ │ │ │ - muleq sl, r9, r6 │ │ │ │ - andeq r4, sl, r1, lsl #13 │ │ │ │ - andeq r4, sl, r9, ror #12 │ │ │ │ - movwcc pc, #4175 @ 0x104f @ │ │ │ │ - vqdmulh.s d15, d2, d3 │ │ │ │ - andcs r6, r0, r2, asr #1 │ │ │ │ - andcs r2, r0, #0, 2 │ │ │ │ - @ instruction: 0xf04f2300 │ │ │ │ - stclt 12, cr0, [r0, #-0] │ │ │ │ - movwcs pc, #4175 @ 0x104f @ │ │ │ │ - vqdmulh.s d15, d2, d3 │ │ │ │ - andcs r6, r0, r2, asr #1 │ │ │ │ + blx 0x1866a30 │ │ │ │ + @ instruction: 0xf403fc81 │ │ │ │ + bleq 0xff33d58c │ │ │ │ + movweq lr, #51779 @ 0xca43 │ │ │ │ + andvs pc, r0, #33554432 @ 0x2000000 │ │ │ │ + vmov.i32 q10, #154 @ 0x0000009a │ │ │ │ + sbcslt r5, fp, #0, 24 │ │ │ │ + andgt pc, r0, r0, asr #17 │ │ │ │ + mcrrvs 4, 1, pc, r0, cr2 @ │ │ │ │ + ldmibeq r2, {r1, r4, ip, lr, pc}^ │ │ │ │ + stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ + @ instruction: 0xf8c06102 │ │ │ │ + @ instruction: 0xf043c004 │ │ │ │ + vsubw.u8 q8, , d0 │ │ │ │ + stmib r0, {r0, r1, r8, sp}^ │ │ │ │ + andcs r1, r0, r2, lsl #6 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ - stclt 12, cr0, [r0, #-0] │ │ │ │ - andmi lr, r2, #2048 @ 0x800 │ │ │ │ - andcs r6, r0, r2, asr #1 │ │ │ │ + ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ + @ instruction: 0xf8c00a12 │ │ │ │ + @ instruction: 0xf8c0c010 │ │ │ │ + bcs 0x194668 │ │ │ │ + vadd.i8 , , │ │ │ │ + @ instruction: 0xf85c0c08 │ │ │ │ + svclt 0x0000f022 │ │ │ │ + andeq r4, sl, r3, lsr r6 │ │ │ │ + andeq r4, sl, sp, lsr #13 │ │ │ │ + andeq r4, sl, pc, lsl #13 │ │ │ │ + andeq r4, sl, r1, ror r6 │ │ │ │ + andcc pc, r1, #79 @ 0x4f │ │ │ │ + smlabtcs r3, r1, r3, pc @ │ │ │ │ + vqrdmulh.s d15, d3, d2 │ │ │ │ + movwne lr, #10688 @ 0x29c0 │ │ │ │ + mrscs r2, (UNDEF: 0) │ │ │ │ + movwcs r2, #512 @ 0x200 │ │ │ │ + stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ + @ instruction: 0xf04f4770 │ │ │ │ + vsubl.u8 q9, d1, d1 │ │ │ │ + blx 0x12caaa │ │ │ │ + stmib r0, {r0, r1, r8, r9, ip, sp, lr, pc}^ │ │ │ │ + andcs r1, r0, r2, lsl #6 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ - stclt 12, cr0, [r0, #-0] │ │ │ │ + ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ + movwmi lr, #15107 @ 0x3b03 │ │ │ │ + smlabtcs r3, r1, r3, pc @ │ │ │ │ + movwne lr, #10688 @ 0x29c0 │ │ │ │ + mrscs r2, (UNDEF: 0) │ │ │ │ + movwcs r2, #512 @ 0x200 │ │ │ │ + stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ + svclt 0x00004770 │ │ │ │ ldmdbvs r2, {r1, fp, sp, lr}^ │ │ │ │ strle r0, [r6, #-1043] @ 0xfffffbed │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ ldrlt r4, [r0, #-1904] @ 0xfffff890 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00f0f8cc │ │ │ │ mvnspl pc, r9, asr #12 │ │ │ │ orrscs pc, r7, r0, asr #5 │ │ │ │ stcvs 0, cr11, [r4, #520] @ 0x208 │ │ │ │ - blvs 0xff2fe8ec │ │ │ │ + blvs 0xff2fe908 │ │ │ │ andls r1, r1, r2, lsl fp │ │ │ │ @ instruction: 0xf7fd9200 │ │ │ │ - blls 0x123ae4 │ │ │ │ - bls 0xac71c │ │ │ │ + blls 0x123ac8 │ │ │ │ + bls 0xac738 │ │ │ │ smullsvs r6, r8, r9, sp │ │ │ │ ldrbvs r4, [r9, #1041] @ 0x411 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ @@ -151797,148 +151804,148 @@ │ │ │ │ ldrlt r4, [r0, #-1904] @ 0xfffff890 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00f0f8cc │ │ │ │ mvnspl pc, r9, asr #12 │ │ │ │ orrscs pc, r7, r0, asr #5 │ │ │ │ stcvs 0, cr11, [r4, #520] @ 0x208 │ │ │ │ - blvs 0xff2fe94c │ │ │ │ + blvs 0xff2fe968 │ │ │ │ andls r1, r1, r2, lsl fp │ │ │ │ @ instruction: 0xf7fd9200 │ │ │ │ - blls 0x123a84 │ │ │ │ - bls 0xac770 │ │ │ │ + blls 0x123a68 │ │ │ │ + bls 0xac78c │ │ │ │ smullsvs r6, r8, r9, sp │ │ │ │ ldrbvs r4, [r9, #1041] @ 0x411 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebfb978 │ │ │ │ + bl 0xfebfb994 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x460e0ff0 │ │ │ │ strmi r6, [r4], -r1, lsl #27 │ │ │ │ ldrmi r4, [r1], #-1557 @ 0xfffff9eb │ │ │ │ - blx 0xffbe26d2 │ │ │ │ + blx 0xff8626ee │ │ │ │ stmdavs r3!, {r3, r8, r9, ip, sp, pc} │ │ │ │ orrseq r6, fp, #1490944 @ 0x16c000 │ │ │ │ @ instruction: 0x4630d436 │ │ │ │ - blx 0xb6267c │ │ │ │ + blx 0x7e2698 │ │ │ │ mvnspl pc, #76546048 @ 0x4900000 │ │ │ │ orrscs pc, r7, #192, 4 │ │ │ │ strtmi r4, [r0], -sl, lsr #12 │ │ │ │ @ instruction: 0xf7fd6bd9 │ │ │ │ - stcvs 12, cr15, [r3, #628]! @ 0x274 │ │ │ │ + stcvs 12, cr15, [r3, #572]! @ 0x23c │ │ │ │ strbvs r4, [r3, #1067]! @ 0x42b │ │ │ │ ldrtmi r6, [r1], -r0, lsr #16 │ │ │ │ - blx 0x3e269c │ │ │ │ + @ instruction: 0xf9fef7b8 │ │ │ │ rscvs r2, r3, r2, lsl #6 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0xf649bd70 │ │ │ │ vrsra.s64 , q10, #64 │ │ │ │ @ instruction: 0x462a2397 │ │ │ │ - blvs 0xff6f6060 │ │ │ │ - stc2 7, cr15, [r2], {253} @ 0xfd │ │ │ │ + blvs 0xff6f607c │ │ │ │ + ldc2l 7, cr15, [r4], #-1012 @ 0xfffffc0c │ │ │ │ strtmi r6, [fp], #-3491 @ 0xfffff25d │ │ │ │ @ instruction: 0xf7b865e3 │ │ │ │ - movwcs pc, #10759 @ 0x2a07 @ │ │ │ │ + movwcs pc, #10745 @ 0x29f9 @ │ │ │ │ andcs r6, r0, r3, ror #1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ mvnspl pc, #76546048 @ 0x4900000 │ │ │ │ orrscs pc, r7, #192, 4 │ │ │ │ strtmi r4, [sl], -r0, lsr #12 │ │ │ │ @ instruction: 0xf7fd6bd9 │ │ │ │ - stcvs 12, cr15, [r3, #420]! @ 0x1a4 │ │ │ │ + stcvs 12, cr15, [r3, #364]! @ 0x16c │ │ │ │ strtmi r4, [fp], #-1584 @ 0xfffff9d0 │ │ │ │ @ instruction: 0xf7b865e3 │ │ │ │ - strb pc, [r7, r7, ror #19] @ │ │ │ │ + @ instruction: 0xe7c7f9d9 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebfba2c │ │ │ │ + bl 0xfebfba48 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [fp], -r8, ror #31 │ │ │ │ @ instruction: 0xf8904611 │ │ │ │ ldrdlt r2, [r4], sp │ │ │ │ - bllt 0x1136050 │ │ │ │ - bcs 0x1beb4c │ │ │ │ + bllt 0x113606c │ │ │ │ + bcs 0x1beb68 │ │ │ │ stmdale r6, {r0, r3, ip, lr, pc} │ │ │ │ eorsle r2, fp, r3, lsl #20 │ │ │ │ andlt r4, r4, sl, lsl r6 │ │ │ │ @ instruction: 0x4010e8bd │ │ │ │ - bcs 0x41e688 │ │ │ │ + bcs 0x41e6a4 │ │ │ │ @ instruction: 0xf649d134 │ │ │ │ vsra.s64 , q10, #64 │ │ │ │ @ instruction: 0x461a2197 │ │ │ │ movwls r4, #13856 @ 0x3620 │ │ │ │ @ instruction: 0xf7fd6bc9 │ │ │ │ - blls 0x1a3964 │ │ │ │ + blls 0x1a3948 │ │ │ │ ldrmi r6, [sl], #-3490 @ 0xfffff25e │ │ │ │ @ instruction: 0xf7b865e2 │ │ │ │ - movwcs pc, #10689 @ 0x29c1 @ │ │ │ │ + movwcs pc, #10675 @ 0x29b3 @ │ │ │ │ andlt r6, r4, r3, ror #1 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0xf649bd10 │ │ │ │ vsra.s64 , q10, #64 │ │ │ │ @ instruction: 0x461a2197 │ │ │ │ - blvs 0xff3094ac │ │ │ │ - stc2 7, cr15, [r2], #-1012 @ 0xfffffc0c │ │ │ │ - blls 0x17ff30 │ │ │ │ + blvs 0xff3094c8 │ │ │ │ + ldc2 7, cr15, [r4], {253} @ 0xfd │ │ │ │ + blls 0x17ff4c │ │ │ │ rscvs r2, r1, r3, lsl #2 │ │ │ │ strbvs r4, [r2, #1050]! @ 0x41a │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ vhadd.s8 d18, d15, d0 │ │ │ │ - vsra.s64 d21, d8, #64 │ │ │ │ - blmi 0x164d84 │ │ │ │ + vorr.i32 d21, #8 @ 0x00000008 │ │ │ │ + blmi 0x164da0 │ │ │ │ vhadd.s8 d25, d0, d0 │ │ │ │ @ instruction: 0xf1a45266 │ │ │ │ - svclt 0x0000fe55 │ │ │ │ - eorseq fp, r3, r4, lsr ip │ │ │ │ + svclt 0x0000fe0b │ │ │ │ + ldrhteq fp, [r3], -r4 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfebfbae8 │ │ │ │ + bl 0xfebfbb04 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8d00ff0 │ │ │ │ vshr.u64 , q0, #61 │ │ │ │ - blcs 0xa97f8 │ │ │ │ + blcs 0xa9814 │ │ │ │ @ instruction: 0xf890d13d │ │ │ │ @ instruction: 0xf1bcc0d9 │ │ │ │ andle r0, r4, r0, lsl #30 │ │ │ │ ldreq r6, [r2, sl, lsl #16] │ │ │ │ ldrmi fp, [r8], -r8, asr #30 │ │ │ │ stmvs r3, {r0, r2, r3, r5, sl, ip, lr, pc} │ │ │ │ stcvs 6, cr4, [r2, #16] │ │ │ │ - bne 0xfe73614c │ │ │ │ + bne 0xfe736168 │ │ │ │ mvnspl pc, #76546048 @ 0x4900000 │ │ │ │ orrscs pc, r7, #192, 4 │ │ │ │ andeq lr, ip, #270336 @ 0x42000 │ │ │ │ @ instruction: 0xf7fd6b99 │ │ │ │ - @ instruction: 0xf894fbdf │ │ │ │ + @ instruction: 0xf894fbd1 │ │ │ │ @ instruction: 0xf08000d9 │ │ │ │ @ instruction: 0xf7ac0001 │ │ │ │ - @ instruction: 0xf642f9b7 │ │ │ │ + @ instruction: 0xf642f9a9 │ │ │ │ vsubw.s8 , q8, d20 │ │ │ │ vcge.s8 d18, d16, d7 │ │ │ │ ldmdavs r9, {r0, r4, r6, r9, ip} │ │ │ │ - mrrc2 7, 11, pc, r8, cr3 @ │ │ │ │ + mcrr2 7, 11, pc, sl, cr3 @ │ │ │ │ @ instruction: 0xf8946da2 │ │ │ │ stmdavs fp!, {r0, r3, r4, r6, r7} │ │ │ │ tstpeq r3, r2 @ p-variant is OBSOLETE │ │ │ │ - bne 0x176d158 │ │ │ │ + bne 0x176d174 │ │ │ │ svclt 0x000c4290 │ │ │ │ tstcs r4, r8, lsl #2 │ │ │ │ @ instruction: 0x46204419 │ │ │ │ @ instruction: 0xff5ef7ff │ │ │ │ tstcs r0, r1 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @@ -151949,336 +151956,336 @@ │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ addlt r6, r2, lr, lsl #16 │ │ │ │ strmi r4, [r7], -ip, lsl #12 │ │ │ │ @ instruction: 0xf7ab4690 │ │ │ │ - cdpcs 12, 0, cr15, cr15, cr5, {6} │ │ │ │ + mcrcs 12, 0, pc, cr15, cr7, {5} @ │ │ │ │ teqle lr, r5, lsl #12 │ │ │ │ smullscc pc, r9, r7, r8 @ │ │ │ │ ldrtmi r4, [r8], -r1, lsl #12 │ │ │ │ svclt 0x000c2b00 │ │ │ │ andcs r2, r4, #8, 4 @ 0x80000000 │ │ │ │ - blx 0xfe6629b2 │ │ │ │ + blx 0xfe2e29ce │ │ │ │ andcc lr, r1, #212, 18 @ 0x350000 │ │ │ │ teqlt fp, #-2147483604 @ 0x8000002c │ │ │ │ strtmi r2, [r9], -r4, lsl #4 │ │ │ │ @ instruction: 0xf7b04628 │ │ │ │ - @ instruction: 0xf897fd3f │ │ │ │ + @ instruction: 0xf897fd31 │ │ │ │ ldrhlt r3, [r3, -lr] │ │ │ │ - blcs 0x3fea64 │ │ │ │ + blcs 0x3fea80 │ │ │ │ strtmi sp, [r8], -lr, lsr #32 │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ @ instruction: 0xf383fab3 │ │ │ │ svceq 0x0001f1b8 │ │ │ │ cmpne r3, #323584 @ 0x4f000 │ │ │ │ movwcs fp, #3848 @ 0xf08 │ │ │ │ rscle r2, r4, r0, lsl #22 │ │ │ │ andeq pc, r1, #200, 2 @ 0x32 │ │ │ │ strtmi r4, [r8], -r9, lsr #12 │ │ │ │ @ instruction: 0xf7b00092 │ │ │ │ - bfi pc, sp, #26, #3 @ │ │ │ │ + ldrb pc, [ip, pc, lsl #26] @ │ │ │ │ vmlsl.s8 , d8, d15 │ │ │ │ strtmi r4, [r8], -r9, lsr #12 │ │ │ │ subsmi r0, r2, #146 @ 0x92 │ │ │ │ - ldc2 7, cr15, [r4, #-704] @ 0xfffffd40 │ │ │ │ + stc2 7, cr15, [r6, #-704] @ 0xfffffd40 │ │ │ │ @ instruction: 0xf649e7d3 │ │ │ │ vrsra.s64 , q10, #64 │ │ │ │ @ instruction: 0xf8532397 │ │ │ │ @ instruction: 0xf7b01026 │ │ │ │ - strb pc, [r1, r5, lsr #25] @ │ │ │ │ - blcs 0xbeec8 │ │ │ │ - bmi 0x3d8d74 │ │ │ │ + bfi pc, r7, (invalid: 25:1) @ │ │ │ │ + blcs 0xbeee4 │ │ │ │ + bmi 0x3d8d90 │ │ │ │ svceq 0x0070ee1d │ │ │ │ @ instruction: 0x13a4f642 │ │ │ │ orrscs pc, r7, #192, 4 │ │ │ │ ldmdavs r2, {r1, r3, r4, r5, r6, sl, lr} │ │ │ │ teqpeq ip, ip, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r1, r0, asr #5 │ │ │ │ stmpl r2, {r0, r1, r3, r4, fp, sp, lr} │ │ │ │ svceq 0x0018f851 │ │ │ │ strtmi r4, [sl], #-1043 @ 0xfffffbed │ │ │ │ andcs r9, r0, #0, 4 │ │ │ │ - mcrr2 7, 10, pc, r8, cr12 @ │ │ │ │ + ldc2 7, cr15, [sl], #-688 @ 0xfffffd50 │ │ │ │ svclt 0x0000e7b5 │ │ │ │ - addeq fp, r6, r8, lsl r5 │ │ │ │ + strdeq fp, [r6], ip │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ ldrdvs pc, [ip], r0 │ │ │ │ @ instruction: 0xf006b082 │ │ │ │ mrccs 6, 0, r0, cr5, cr15, {0} │ │ │ │ @ instruction: 0xf8d0d86c │ │ │ │ strmi r5, [pc], -r8, lsl #1 │ │ │ │ @ instruction: 0x46994690 │ │ │ │ vst1.8 {d20-d22}, [r5], r4 │ │ │ │ @ instruction: 0xf7ab6504 │ │ │ │ - ldrtmi pc, [r9], -r3, asr #24 @ │ │ │ │ + @ instruction: 0x4639fc35 │ │ │ │ @ instruction: 0xf0454682 │ │ │ │ @ instruction: 0xf7b00503 │ │ │ │ - @ instruction: 0xf7abfc67 │ │ │ │ - @ instruction: 0xf1b8fc3b │ │ │ │ + @ instruction: 0xf7abfc59 │ │ │ │ + @ instruction: 0xf1b8fc2d │ │ │ │ strmi r0, [r7], -pc, lsl #30 │ │ │ │ @ instruction: 0xf894d13f │ │ │ │ @ instruction: 0x460130d9 │ │ │ │ - blcs 0xb6348 │ │ │ │ + blcs 0xb6364 │ │ │ │ andcs fp, r8, #12, 30 @ 0x30 │ │ │ │ @ instruction: 0xf7fd2204 │ │ │ │ - @ instruction: 0xf7abfb0b │ │ │ │ - @ instruction: 0xf1b9fc2b │ │ │ │ + @ instruction: 0xf7abfafd │ │ │ │ + @ instruction: 0xf1b9fc1d │ │ │ │ strmi r0, [r0], pc, lsl #30 │ │ │ │ @ instruction: 0xf894d13d │ │ │ │ @ instruction: 0x460130d9 │ │ │ │ - blcs 0xb6368 │ │ │ │ + blcs 0xb6384 │ │ │ │ andcs fp, r8, #12, 30 @ 0x30 │ │ │ │ @ instruction: 0xf7fd2204 │ │ │ │ - @ instruction: 0xf7abfafb │ │ │ │ - @ instruction: 0xf8d4fc4f │ │ │ │ + @ instruction: 0xf7abfaed │ │ │ │ + @ instruction: 0xf8d4fc41 │ │ │ │ strmi r3, [r1], r8, lsl #1 │ │ │ │ svcmi 0x0070ee1d │ │ │ │ svclt 0x00072b10 │ │ │ │ @ instruction: 0x4641463a │ │ │ │ ldrtmi r4, [r9], -r2, asr #12 │ │ │ │ - mrc2 7, 4, pc, cr6, cr7, {5} │ │ │ │ + mcr2 7, 4, pc, cr8, cr7, {5} @ │ │ │ │ @ instruction: 0x462b4917 │ │ │ │ ldrbtmi r4, [r9], #-1586 @ 0xfffff9ce │ │ │ │ strbmi r6, [r8], -r9, lsl #16 │ │ │ │ strcs r5, [r0], #-2145 @ 0xfffff79f │ │ │ │ ldrbmi r9, [r1], #-1024 @ 0xfffffc00 │ │ │ │ - @ instruction: 0xff64f7bb │ │ │ │ + @ instruction: 0xff56f7bb │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf64987f0 │ │ │ │ vrsra.s64 , q10, #64 │ │ │ │ @ instruction: 0xf8532397 │ │ │ │ @ instruction: 0xf7b01028 │ │ │ │ - @ instruction: 0xf7abfc19 │ │ │ │ - @ instruction: 0xf1b9fbed │ │ │ │ + @ instruction: 0xf7abfc0b │ │ │ │ + @ instruction: 0xf1b9fbdf │ │ │ │ strmi r0, [r0], pc, lsl #30 │ │ │ │ @ instruction: 0xf649d0c1 │ │ │ │ vrsra.s64 , q10, #64 │ │ │ │ @ instruction: 0xf8532397 │ │ │ │ @ instruction: 0xf7b01029 │ │ │ │ - strb pc, [r2, fp, lsl #24] @ │ │ │ │ - blx 0xff2e291e │ │ │ │ - addeq fp, r6, lr, asr #8 │ │ │ │ + @ instruction: 0xe7c2fbfd │ │ │ │ + blx 0xfef6293a │ │ │ │ + addeq fp, r6, r2, lsr r4 │ │ │ │ ldrsbcc pc, [r0], #128 @ 0x80 @ │ │ │ │ movwcc pc, #963 @ 0x3c3 @ │ │ │ │ @ instruction: 0x4618b933 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebfbd94 │ │ │ │ + bl 0xfebfbdb0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ strmi r6, [r5], -sl, lsl #16 │ │ │ │ @ instruction: 0xf7ab9201 │ │ │ │ - bls 0x123ab4 │ │ │ │ - bcs 0x4763bc │ │ │ │ + bls 0x123a98 │ │ │ │ + bcs 0x4763d8 │ │ │ │ @ instruction: 0xf895d131 │ │ │ │ @ instruction: 0x460130d9 │ │ │ │ - blcs 0xb6458 │ │ │ │ + blcs 0xb6474 │ │ │ │ andcs fp, r8, #12, 30 @ 0x30 │ │ │ │ @ instruction: 0xf7fd2204 │ │ │ │ - @ instruction: 0xf649fa93 │ │ │ │ + @ instruction: 0xf649fa85 │ │ │ │ vrsra.s64 , q10, #64 │ │ │ │ - blvs 0xff6ada28 │ │ │ │ + blvs 0xff6ada44 │ │ │ │ @ instruction: 0xf06f2103 │ │ │ │ rscvs r0, r9, r1, lsl #4 │ │ │ │ @ instruction: 0xf7b24621 │ │ │ │ - @ instruction: 0x4621f9bf │ │ │ │ + @ instruction: 0x4621f9b1 │ │ │ │ andcs r4, r1, #32, 12 @ 0x2000000 │ │ │ │ - @ instruction: 0xf9baf7b2 │ │ │ │ + @ instruction: 0xf9acf7b2 │ │ │ │ @ instruction: 0x13a4f642 │ │ │ │ orrscs pc, r7, #192, 4 │ │ │ │ vmax.s8 d20, d0, d16 │ │ │ │ ldmdavs r9, {r0, r4, r6, r9, ip} │ │ │ │ - blx 0xe2ac6 │ │ │ │ + blx 0xffd62ae0 │ │ │ │ mvnscc pc, #79 @ 0x4f │ │ │ │ strbvs r2, [fp, #1]! │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0xf649bd30 │ │ │ │ vrsra.s64 , q10, #64 │ │ │ │ movwls r2, #5015 @ 0x1397 │ │ │ │ eorne pc, r2, r3, asr r8 @ │ │ │ │ - blx 0xfec62ae6 │ │ │ │ + blx 0xfe8e2b02 │ │ │ │ ldrb r9, [r0, r1, lsl #22] │ │ │ │ ldrsbcc pc, [r0], #128 @ 0x80 @ │ │ │ │ movtcc pc, #963 @ 0x3c3 @ │ │ │ │ @ instruction: 0x4618b933 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebfbe48 │ │ │ │ + bl 0xfebfbe64 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ strmi r6, [r4], -sl, lsl #16 │ │ │ │ @ instruction: 0xf7ab9201 │ │ │ │ - bls 0x123a00 │ │ │ │ - bcs 0x476474 │ │ │ │ + bls 0x1239e4 │ │ │ │ + bcs 0x476490 │ │ │ │ @ instruction: 0xf894d13d │ │ │ │ @ instruction: 0x460130d9 │ │ │ │ - blcs 0xb64ec │ │ │ │ + blcs 0xb6508 │ │ │ │ andcs fp, r8, #12, 30 @ 0x30 │ │ │ │ @ instruction: 0xf7fd2204 │ │ │ │ - @ instruction: 0xf649fa39 │ │ │ │ + @ instruction: 0xf649fa2b │ │ │ │ vrsra.s64 , q10, #64 │ │ │ │ stcvs 3, cr2, [r1, #604]! @ 0x25c │ │ │ │ stmiavs r2!, {r5, r9, sl, lr} │ │ │ │ - bne 0x154988c │ │ │ │ + bne 0x15498a8 │ │ │ │ smullsne pc, r9, r4, r8 @ │ │ │ │ - blvs 0xfe6f58b8 │ │ │ │ - blx 0xb62c88 │ │ │ │ + blvs 0xfe6f58d4 │ │ │ │ + blx 0x7e2ca4 │ │ │ │ tstcs r3, r1, lsl #22 │ │ │ │ andeq pc, r1, #111 @ 0x6f │ │ │ │ strtmi r6, [r9], -r1, ror #1 │ │ │ │ @ instruction: 0xf7b26bd8 │ │ │ │ - @ instruction: 0x4629f959 │ │ │ │ + strtmi pc, [r9], -fp, asr #18 │ │ │ │ andcs r4, r1, #40, 12 @ 0x2800000 │ │ │ │ - @ instruction: 0xf954f7b2 │ │ │ │ + @ instruction: 0xf946f7b2 │ │ │ │ @ instruction: 0x13a4f642 │ │ │ │ orrscs pc, r7, #192, 4 │ │ │ │ vmax.s8 d20, d0, d24 │ │ │ │ ldmdavs r9, {r0, r4, r6, r9, ip} │ │ │ │ - blx 0xfe762b90 │ │ │ │ + blx 0xfe3e2bac │ │ │ │ mvnscc pc, #79 @ 0x4f │ │ │ │ strbvs r2, [r3, #1]! │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0xf649bd30 │ │ │ │ vrsra.s64 , q10, #64 │ │ │ │ movwls r2, #5015 @ 0x1397 │ │ │ │ eorne pc, r2, r3, asr r8 @ │ │ │ │ - blx 0x12e2bb2 │ │ │ │ + blx 0xf62bce │ │ │ │ strb r9, [r4, r1, lsl #22] │ │ │ │ @ instruction: 0xf8d36d03 │ │ │ │ svceq 0x001b30e0 │ │ │ │ @ instruction: 0xf8d0d04f │ │ │ │ vshr.u64 q9, q0, #62 │ │ │ │ - bcs 0xa9808 │ │ │ │ + bcs 0xa9824 │ │ │ │ ldrblt sp, [r0, #329]! @ 0x149 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ smullscc pc, r3, r0, r8 @ │ │ │ │ strmi fp, [sp], -r5, lsl #1 │ │ │ │ @ instruction: 0xf0034604 │ │ │ │ - blcs 0x4a596c │ │ │ │ + blcs 0x4a5988 │ │ │ │ @ instruction: 0xf642d04b │ │ │ │ vabdl.s8 , d16, d20 │ │ │ │ stmdavs sl!, {r0, r1, r2, r4, r7, r8, r9, sl, sp} │ │ │ │ @ instruction: 0xf7ab9203 │ │ │ │ - bls 0x1a3920 │ │ │ │ - bcs 0x476554 │ │ │ │ + bls 0x1a3904 │ │ │ │ + bcs 0x476570 │ │ │ │ @ instruction: 0xf894d134 │ │ │ │ @ instruction: 0x460130d9 │ │ │ │ - blcs 0xb65cc │ │ │ │ + blcs 0xb65e8 │ │ │ │ andcs fp, r8, #12, 30 @ 0x30 │ │ │ │ @ instruction: 0xf7fd2204 │ │ │ │ - @ instruction: 0xf649f9c9 │ │ │ │ + @ instruction: 0xf649f9bb │ │ │ │ vrsra.s64 , q10, #64 │ │ │ │ - blvs 0xff6adbbc │ │ │ │ + blvs 0xff6adbd8 │ │ │ │ andcs r4, r3, #42991616 @ 0x2900000 │ │ │ │ @ instruction: 0xf06f60e2 │ │ │ │ @ instruction: 0xf7b20201 │ │ │ │ - @ instruction: 0x4629f8f5 │ │ │ │ + strtmi pc, [r9], -r7, ror #17 │ │ │ │ andcs r4, r1, #40, 12 @ 0x2800000 │ │ │ │ - @ instruction: 0xf8f0f7b2 │ │ │ │ + @ instruction: 0xf8e2f7b2 │ │ │ │ ldmdavs r9!, {r3, r5, r9, sl, lr} │ │ │ │ subsne pc, r1, #64, 4 │ │ │ │ - blx 0xf62c50 │ │ │ │ + blx 0xbe2c6c │ │ │ │ mvnscc pc, #79 @ 0x4f │ │ │ │ strbvs r2, [r3, #1]! │ │ │ │ tstcs r0, r5 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ strdcs fp, [r0], -r0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ mvnspl pc, #76546048 @ 0x4900000 │ │ │ │ orrscs pc, r7, #192, 4 │ │ │ │ @ instruction: 0xf8539303 │ │ │ │ @ instruction: 0xf7b01022 │ │ │ │ - blls 0x1a3944 │ │ │ │ + blls 0x1a3928 │ │ │ │ @ instruction: 0xf8d0e7cd │ │ │ │ - blcs 0xf10e8 │ │ │ │ + blcs 0xf1104 │ │ │ │ @ instruction: 0xf890dcaf │ │ │ │ - blcs 0xb101c │ │ │ │ + blcs 0xb1038 │ │ │ │ @ instruction: 0xf642d0ab │ │ │ │ vsubw.s8 , q8, d20 │ │ │ │ stmdavs r8, {r0, r1, r2, r4, r7, r8, r9, sp} │ │ │ │ andls r4, r3, #32505856 @ 0x1f00000 │ │ │ │ @ instruction: 0xf7ab681e │ │ │ │ - stmdbmi sl, {r0, r1, r2, r3, r4, r6, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdbmi sl, {r0, r4, r6, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ svccc 0x0070ee1d │ │ │ │ ldrbtmi r9, [r9], #-2563 @ 0xfffff5fd │ │ │ │ ldmdapl fp, {r0, r3, fp, sp, lr}^ │ │ │ │ teqpeq ip, ip, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r1, r0, asr #5 │ │ │ │ @ instruction: 0x0c00eb03 │ │ │ │ @ instruction: 0xf8514433 │ │ │ │ @ instruction: 0xf8cd0f9c │ │ │ │ @ instruction: 0xf7acc000 │ │ │ │ - @ instruction: 0xe790fa77 │ │ │ │ - addeq fp, r6, r6, ror r1 │ │ │ │ + ldr pc, [r0, r9, ror #20] │ │ │ │ + addeq fp, r6, sl, asr r1 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebfc01c │ │ │ │ + bl 0xfebfc038 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmiavs pc, {r3, r4, r6, r7, r8, r9, sl, fp}^ @ │ │ │ │ strmi fp, [ip], -r5, lsl #1 │ │ │ │ @ instruction: 0xf7ab4605 │ │ │ │ - svccs 0x000ffa7f │ │ │ │ + svccs 0x000ffa71 │ │ │ │ tstle fp, r6, lsl #12 │ │ │ │ smullscc pc, r9, r5, r8 @ │ │ │ │ strtmi r4, [r8], -r1, lsl #12 │ │ │ │ svclt 0x000c2b00 │ │ │ │ andcs r2, r4, #8, 4 @ 0x80000000 │ │ │ │ - @ instruction: 0xf950f7fd │ │ │ │ + @ instruction: 0xf942f7fd │ │ │ │ umlalscc pc, lr, r5, r8 @ │ │ │ │ stmiavs r3!, {r0, r1, r4, r8, ip, sp, pc}^ │ │ │ │ eorle r2, lr, sp, lsl #22 │ │ │ │ ldmiblt r3, {r0, r1, r5, fp, sp, lr} │ │ │ │ andlt r4, r5, r0, lsr r6 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ mvnspl pc, #76546048 @ 0x4900000 │ │ │ │ orrscs pc, r7, #192, 4 │ │ │ │ eorne pc, r7, r3, asr r8 @ │ │ │ │ - blx 0xfe162d3c │ │ │ │ + blx 0x1de2d58 │ │ │ │ stmdbvs r3!, {r2, r5, r6, r7, r8, r9, sl, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf7ab9303 │ │ │ │ - blls 0x1a37d4 │ │ │ │ - blcs 0x4766a8 │ │ │ │ + blls 0x1a37b8 │ │ │ │ + blcs 0x4766c4 │ │ │ │ @ instruction: 0xf895d12c │ │ │ │ @ instruction: 0x462830d9 │ │ │ │ - blcs 0xb677c │ │ │ │ + blcs 0xb6798 │ │ │ │ andcs fp, r8, #12, 30 @ 0x30 │ │ │ │ @ instruction: 0xf7fd2204 │ │ │ │ - ldmib r4, {r0, r1, r5, r8, fp, ip, sp, lr, pc}^ │ │ │ │ - blcs 0x16dac0 │ │ │ │ + ldmib r4, {r0, r2, r4, r8, fp, ip, sp, lr, pc}^ │ │ │ │ + blcs 0x16dadc │ │ │ │ ldm pc, {r1, r2, r4, r5, fp, ip, lr, pc}^ @ │ │ │ │ stclmi 0, cr15, [r6, #-12] │ │ │ │ stmdavs r3!, {r0, r2, r3, r5, r9, sl, sp}^ │ │ │ │ sbcle r2, sp, r0, lsl #22 │ │ │ │ vmov.s16 r4, d13[0] │ │ │ │ @ instruction: 0xf64c2f70 │ │ │ │ vbic.i32 d16, #12 @ 0x0000000c │ │ │ │ @@ -152286,66 +152293,66 @@ │ │ │ │ @ instruction: 0xf851681b │ │ │ │ ldmpl r7, {r3, r4, r8, r9, sl, fp}^ │ │ │ │ @ instruction: 0x13a4f642 │ │ │ │ orrscs pc, r7, #192, 4 │ │ │ │ ldmdavs fp, {r9, sp} │ │ │ │ ldrtmi r4, [r7], #-1083 @ 0xfffffbc5 │ │ │ │ @ instruction: 0xf7ac9700 │ │ │ │ - ldr pc, [r5, fp, lsl #20]! │ │ │ │ + @ instruction: 0xe7b5f9fd │ │ │ │ rscspl pc, r4, #76546048 @ 0x4900000 │ │ │ │ addscs pc, r7, #192, 4 │ │ │ │ eorne pc, r3, r2, asr r8 @ │ │ │ │ - blx 0x11e2db8 │ │ │ │ - bcs 0xdee48 │ │ │ │ + blx 0xe62dd4 │ │ │ │ + bcs 0xdee64 │ │ │ │ @ instruction: 0x4639d03b │ │ │ │ @ instruction: 0xf7b14638 │ │ │ │ - and pc, r7, sp, ror #30 │ │ │ │ + and pc, r7, pc, asr pc @ │ │ │ │ nopeq {50} @ 0x32 │ │ │ │ svclt 0x00084639 │ │ │ │ @ instruction: 0x4638221f │ │ │ │ - @ instruction: 0xff86f7b0 │ │ │ │ + @ instruction: 0xff78f7b0 │ │ │ │ ldrtmi r6, [sl], -r3, lsr #17 │ │ │ │ @ instruction: 0x46304631 │ │ │ │ @ instruction: 0xf7b0b1c3 │ │ │ │ - ldrtmi pc, [r0], -sp, ror #20 @ │ │ │ │ + @ instruction: 0x4630fa5f │ │ │ │ tstcs r0, r5 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ - bcs 0xd46fc │ │ │ │ + bcs 0xd4718 │ │ │ │ ldrtmi sp, [r9], -ip, ror #1 │ │ │ │ @ instruction: 0xf7b04638 │ │ │ │ - strb pc, [r7, sp, lsr #25]! @ │ │ │ │ + @ instruction: 0xe7e7fc9f │ │ │ │ ldrmi fp, [r1], -r2, lsl #19 │ │ │ │ @ instruction: 0xf7b04638 │ │ │ │ - @ instruction: 0xe7e1fa31 │ │ │ │ - blx 0xfeee2e18 │ │ │ │ + strb pc, [r1, r3, lsr #20]! @ │ │ │ │ + blx 0xfeb62e34 │ │ │ │ andlt r4, r5, r0, lsr r6 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ @ instruction: 0x46384639 │ │ │ │ - ldc2l 7, cr15, [r4, #704]! @ 0x2c0 │ │ │ │ + stc2l 7, cr15, [r6, #704]! @ 0x2c0 │ │ │ │ @ instruction: 0xf7abe7d0 │ │ │ │ - @ instruction: 0xf649f9d9 │ │ │ │ + @ instruction: 0xf649f9cb │ │ │ │ vrsra.s64 , q10, #64 │ │ │ │ andscs r2, pc, #1543503874 @ 0x5c000002 │ │ │ │ ldcvs 6, cr4, [r9], {5} │ │ │ │ - stc2 7, cr15, [sl], {176} @ 0xb0 │ │ │ │ + ldc2l 7, cr15, [ip], #-704 @ 0xfffffd40 │ │ │ │ @ instruction: 0x46384639 │ │ │ │ @ instruction: 0xf7b02201 │ │ │ │ - strtmi pc, [sl], -r3, ror #27 │ │ │ │ + @ instruction: 0x462afdd5 │ │ │ │ @ instruction: 0x46384639 │ │ │ │ - blx 0x1d62e62 │ │ │ │ + blx 0x19e2e7e │ │ │ │ svclt 0x0000e7ba │ │ │ │ - umulleq fp, r6, lr, r0 │ │ │ │ + addeq fp, r6, r2, lsl #1 │ │ │ │ @ instruction: 0xf8d26d02 │ │ │ │ vshr.u64 , q4, #61 │ │ │ │ - blcs 0x131bc0 │ │ │ │ + blcs 0x131bdc │ │ │ │ ldrblt sp, [r0, #-2388]! @ 0xfffff6ac │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ addlt r6, r2, fp, lsl #16 │ │ │ │ cdpeq 0, 0, cr15, cr2, cr3, {1} │ │ │ │ svceq 0x000df1be │ │ │ │ @@ -152353,134 +152360,134 @@ │ │ │ │ strmi r6, [r5], -r9, asr #16 │ │ │ │ suble r2, r8, r4, lsl #18 │ │ │ │ ldrdcc pc, [r0], r2 @ │ │ │ │ cmnpvs r0, #318767104 @ p-variant is OBSOLETE @ 0x13000000 │ │ │ │ ldmdavs r3, {r2, r4, r5, ip, lr, pc}^ │ │ │ │ cmnpvs r0, #318767104 @ p-variant is OBSOLETE @ 0x13000000 │ │ │ │ @ instruction: 0xf03dd030 │ │ │ │ - cmpplt r8, #19712 @ p-variant is OBSOLETE @ 0x4d00 │ │ │ │ + cmpplt r8, #768 @ p-variant is OBSOLETE @ 0x300 │ │ │ │ movwls r6, #6179 @ 0x1823 │ │ │ │ - @ instruction: 0xf998f7ab │ │ │ │ + @ instruction: 0xf98af7ab │ │ │ │ strmi r9, [r1], -r1, lsl #22 │ │ │ │ - blcs 0x47681c │ │ │ │ + blcs 0x476838 │ │ │ │ @ instruction: 0xf895d138 │ │ │ │ @ instruction: 0x462830d9 │ │ │ │ svclt 0x000c2b00 │ │ │ │ andcs r2, r4, #8, 4 @ 0x80000000 │ │ │ │ - @ instruction: 0xf868f7fd │ │ │ │ + @ instruction: 0xf85af7fd │ │ │ │ rscspl pc, r4, #76546048 @ 0x4900000 │ │ │ │ addscs pc, r7, #192, 4 │ │ │ │ @ instruction: 0x46316b90 │ │ │ │ rscscc pc, pc, #79 @ 0x4f │ │ │ │ - @ instruction: 0xff96f7b1 │ │ │ │ + @ instruction: 0xff88f7b1 │ │ │ │ stmdacs r4, {r5, r6, fp, sp, lr} │ │ │ │ @ instruction: 0xf7abd00c │ │ │ │ - @ instruction: 0xf642fe37 │ │ │ │ + @ instruction: 0xf642fe29 │ │ │ │ vsubw.s8 , q8, d20 │ │ │ │ vst2.32 {d18-d21}, [pc :64], r7 │ │ │ │ ldmdavs r9, {r1, r3, r4, r6, r9, sp, lr} │ │ │ │ - @ instruction: 0xf920f7b3 │ │ │ │ + @ instruction: 0xf912f7b3 │ │ │ │ rscvs r2, fp, sp, lsl #6 │ │ │ │ and r2, r0, r1 │ │ │ │ andlt r2, r2, r0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldcllt 12, cr0, [r0, #-0] │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ movwls r4, #6000 @ 0x1770 │ │ │ │ - @ instruction: 0xf95cf7ab │ │ │ │ + @ instruction: 0xf94ef7ab │ │ │ │ strmi r9, [r6], -r1, lsl #22 │ │ │ │ rscspl pc, r4, #76546048 @ 0x4900000 │ │ │ │ addscs pc, r7, #192, 4 │ │ │ │ andls r4, r1, #48, 12 @ 0x3000000 │ │ │ │ eorne pc, r3, r2, asr r8 @ │ │ │ │ - @ instruction: 0xf97af7b0 │ │ │ │ + @ instruction: 0xf96cf7b0 │ │ │ │ strb r9, [r7, r1, lsl #20] │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ @ instruction: 0xf6424f31 │ │ │ │ vsubhn.i16 d17, q8, q10 │ │ │ │ ldcmi 6, cr2, [r0, #-604]! @ 0xfffffda4 │ │ │ │ @ instruction: 0xf1071f3c │ │ │ │ @ instruction: 0xf1c7083c │ │ │ │ ldmdbne r9!, {r2, r8, r9, sl} │ │ │ │ svccs 0x0004f854 │ │ │ │ @ instruction: 0xf7aa6830 │ │ │ │ - strbmi pc, [r4, #-3831] @ 0xfffff109 @ │ │ │ │ + strbmi pc, [r4, #-3817] @ 0xfffff117 @ │ │ │ │ svceq 0x0004f845 │ │ │ │ @ instruction: 0xf649d1f5 │ │ │ │ @ instruction: 0xf2c054f4 │ │ │ │ vst3.32 {d18-d20}, [pc :64], r7 │ │ │ │ ldmdavs r0!, {r1, r2, r8, ip, sp, lr} │ │ │ │ - rscpl pc, r0, #-268435452 @ 0xf0000004 │ │ │ │ + rsbpl pc, r0, #-268435452 @ 0xf0000004 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ - cdp2 7, 14, cr15, cr6, cr10, {5} │ │ │ │ + cdp2 7, 13, cr15, cr8, cr10, {5} │ │ │ │ tstpvc r8, pc, asr #8 @ p-variant is OBSOLETE │ │ │ │ vmax.s8 d20, d15, d3 │ │ │ │ - vmlal.s , d16, d0[5] │ │ │ │ + vmlal.s , d0, d0[5] │ │ │ │ ldmdavs r0!, {r0, r2, r3, r5, r9} │ │ │ │ @ instruction: 0xf7aa64a3 │ │ │ │ - @ instruction: 0xf44ffedb │ │ │ │ + @ instruction: 0xf44ffecd │ │ │ │ strmi r7, [r3], -r7, lsl #2 │ │ │ │ - subscs pc, r8, #73400320 @ 0x4600000 │ │ │ │ + sbcsne pc, r8, #73400320 @ 0x4600000 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ strtvs r6, [r3], #-2096 @ 0xfffff7d0 │ │ │ │ - cdp2 7, 13, cr15, cr0, cr10, {5} │ │ │ │ + cdp2 7, 12, cr15, cr2, cr10, {5} │ │ │ │ tstpvc r9, pc, asr #8 @ p-variant is OBSOLETE │ │ │ │ vmax.s8 d20, d15, d3 │ │ │ │ - vmlal.s , d16, d0[6] │ │ │ │ + vmlal.s , d0, d0[6] │ │ │ │ ldmdavs r0!, {r0, r2, r3, r5, r9} │ │ │ │ @ instruction: 0xf7aa64e3 │ │ │ │ - @ instruction: 0xf44ffec5 │ │ │ │ + @ instruction: 0xf44ffeb7 │ │ │ │ strmi r5, [r3], -r6, asr #2 │ │ │ │ - rscpl pc, ip, #-268435452 @ 0xf0000004 │ │ │ │ + rsbpl pc, ip, #-268435452 @ 0xf0000004 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ strbtvs r6, [r3], #-2096 @ 0xfffff7d0 │ │ │ │ - @ instruction: 0xff18f7aa │ │ │ │ - rscspl pc, ip, #-268435452 @ 0xf0000004 │ │ │ │ + @ instruction: 0xff0af7aa │ │ │ │ + rsbspl pc, ip, #-268435452 @ 0xf0000004 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ vmax.s8 d20, d3, d3 │ │ │ │ ldmdavs r0!, {r3, r7, r8, ip} │ │ │ │ @ instruction: 0xf7aa6523 │ │ │ │ - strbvs pc, [r0, #-3853]! @ 0xfffff0f3 @ │ │ │ │ + strbvs pc, [r0, #-3839]! @ 0xfffff101 @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ - eorseq fp, r3, r0, asr #24 │ │ │ │ + eorseq fp, r3, r0, asr #23 │ │ │ │ addseq r9, r7, #240, 26 @ 0x3c00 │ │ │ │ strmi r3, [r4], r2, lsl #18 │ │ │ │ stmdale ip, {r0, r2, r3, r8, fp, sp} │ │ │ │ @ instruction: 0xf001e8df │ │ │ │ vmovne.32 r1, d14[0] │ │ │ │ strtcs r2, [r4], #-289 @ 0xfffffedf │ │ │ │ smladcs r7, r7, r7, r1 │ │ │ │ - b 0x147c23c │ │ │ │ + b 0x147c258 │ │ │ │ @ instruction: 0xf04c2c00 │ │ │ │ - bcc 0xa8590 │ │ │ │ + bcc 0xa85ac │ │ │ │ andcs fp, r1, #24, 30 @ 0x60 │ │ │ │ - b 0xfe135ae4 │ │ │ │ + b 0xfe135b00 │ │ │ │ strmi r0, [r1], -ip │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x06034770 │ │ │ │ @ instruction: 0x2c00ea43 │ │ │ │ - b 0x149f170 │ │ │ │ + b 0x149f18c │ │ │ │ strb r2, [ip, r0, lsl #24]! │ │ │ │ @ instruction: 0x4c00ea4f │ │ │ │ - b 0x149f164 │ │ │ │ + b 0x149f180 │ │ │ │ strb r6, [r6, r0, lsl #24]! │ │ │ │ @ instruction: 0x4c00ea40 │ │ │ │ @ instruction: 0xf64fe7e3 │ │ │ │ - b 0x11821cc │ │ │ │ + b 0x11821e8 │ │ │ │ ldrb r4, [lr, r0, lsl #24] │ │ │ │ ldrmi r2, [r8], -r0, lsl #6 │ │ │ │ ldmdblt sl, {r0, r3, r4, r9, sl, lr}^ │ │ │ │ andmi lr, ip, #323584 @ 0x4f000 │ │ │ │ andcs lr, ip, #270336 @ 0x42000 │ │ │ │ andeq lr, ip, #270336 @ 0x42000 │ │ │ │ andvs lr, ip, r2, asr #20 │ │ │ │ @@ -152488,40 +152495,40 @@ │ │ │ │ eorsle r2, r9, r8, lsl #22 │ │ │ │ addsmi r2, sl, r1, lsl #4 │ │ │ │ svceq 0x000cea12 │ │ │ │ ldrlt sp, [r0, #-247]! @ 0xffffff09 │ │ │ │ @ instruction: 0x0ec3ea4f │ │ │ │ @ instruction: 0xf1ae25ff │ │ │ │ @ instruction: 0xf1ce0220 │ │ │ │ - blx 0x1e6290 │ │ │ │ - blx 0xa21a1c │ │ │ │ - blx 0x222228 │ │ │ │ + blx 0x1e62ac │ │ │ │ + blx 0xa21a38 │ │ │ │ + blx 0x222244 │ │ │ │ msrmi CPSR_x, #14, 28 @ 0xe0 │ │ │ │ andeq lr, r0, lr, asr #20 │ │ │ │ movwcc r4, #4881 @ 0x1311 │ │ │ │ andsle r2, sl, r8, lsl #22 │ │ │ │ addsmi r2, sl, r1, lsl #4 │ │ │ │ svceq 0x000cea12 │ │ │ │ @ instruction: 0xe7e5d0f7 │ │ │ │ subeq pc, r0, r0 │ │ │ │ - b 0x14939a4 │ │ │ │ - b 0x147de70 │ │ │ │ + b 0x14939c0 │ │ │ │ + b 0x147de8c │ │ │ │ @ instruction: 0xf0034ccc │ │ │ │ addsmi r4, r0, #0, 6 │ │ │ │ ldclvc 0, cr15, [ip], #48 @ 0x30 │ │ │ │ andeq lr, ip, r3, asr #20 │ │ │ │ @ instruction: 0xf04fbf0c │ │ │ │ @ instruction: 0xf04f4380 │ │ │ │ tstmi r8, #120, 6 @ 0xe0000001 │ │ │ │ andcs lr, r0, #41680896 @ 0x27c0000 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ - b 0x1477034 │ │ │ │ + b 0x1477050 │ │ │ │ @ instruction: 0xf01c410c │ │ │ │ @ instruction: 0xf4010f80 │ │ │ │ svclt 0x0018117c │ │ │ │ tstpmi r0, r1, asr #32 @ p-variant is OBSOLETE │ │ │ │ andcs fp, r0, r8, lsr r1 │ │ │ │ cmnppl pc, r1, asr #32 @ p-variant is OBSOLETE │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ @@ -152535,167 +152542,167 @@ │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ strlt r4, [r0, #-1904] @ 0xfffff890 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00f0f8cc │ │ │ │ andls fp, r1, r3, lsl #1 │ │ │ │ - stc2 7, cr15, [r2, #-672]! @ 0xfffffd60 │ │ │ │ + ldc2 7, cr15, [r4, #-672] @ 0xfffffd60 │ │ │ │ andcs r9, r1, #1024 @ 0x400 │ │ │ │ stmib r3, {r0, r3, r4, r6, r7, r8, sl, fp, sp, lr}^ │ │ │ │ @ instruction: 0x669a011b │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ stclt 14, cr0, [r0, #-0] │ │ │ │ andle r2, r9, r1, lsl #20 │ │ │ │ tstle pc, r4, lsl #20 │ │ │ │ @ instruction: 0x13a4f642 │ │ │ │ orrscs pc, r7, #192, 4 │ │ │ │ ldmdavs r9, {r1, r3, r9, sl, lr} │ │ │ │ - svclt 0x00c2f7b2 │ │ │ │ + svclt 0x00b4f7b2 │ │ │ │ @ instruction: 0x13a4f642 │ │ │ │ orrscs pc, r7, #192, 4 │ │ │ │ ldmdavs r9, {r1, r3, r9, sl, lr} │ │ │ │ - svclt 0x0072f7b2 │ │ │ │ + svclt 0x0064f7b2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfebfc51c │ │ │ │ + bl 0xfebfc538 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ vhadd.s8 d18, d15, d0 │ │ │ │ - vsra.s64 d21, d8, #64 │ │ │ │ - blmi 0x1257e4 │ │ │ │ + vorr.i32 d21, #8 @ 0x00000008 │ │ │ │ + blmi 0x125800 │ │ │ │ @ instruction: 0x900022ba │ │ │ │ - @ instruction: 0xf926f1a4 │ │ │ │ - eorseq fp, r3, r0, lsl #25 │ │ │ │ + @ instruction: 0xf8dcf1a4 │ │ │ │ + eorseq fp, r3, r0, lsl #24 │ │ │ │ tstle r7, pc, lsl #20 │ │ │ │ smullscc pc, r9, r0, r8 @ │ │ │ │ svclt 0x000c2b00 │ │ │ │ andcs r2, r4, #8, 4 @ 0x80000000 │ │ │ │ - mcrlt 7, 6, pc, cr12, cr12, {7} @ │ │ │ │ + mrclt 7, 5, APSR_nzcv, cr14, cr12, {7} │ │ │ │ mvnspl pc, #76546048 @ 0x4900000 │ │ │ │ orrscs pc, r7, #192, 4 │ │ │ │ @ instruction: 0xf8534608 │ │ │ │ @ instruction: 0xf7b01022 │ │ │ │ - svclt 0x0000b80f │ │ │ │ + svclt 0x0000b801 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebfc56c │ │ │ │ + bl 0xfebfc588 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ stmib sp, {r2, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf7aa2100 │ │ │ │ - stmdbls r1, {r0, r1, r2, r4, r6, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ - bls 0xb6b98 │ │ │ │ + stmdbls r1, {r0, r3, r6, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + bls 0xb6bb4 │ │ │ │ tstle r9, pc, lsl #18 │ │ │ │ smullsne pc, r9, r4, r8 @ │ │ │ │ stcvs 6, cr4, [r3, #128]! @ 0x80 │ │ │ │ strtmi r2, [r9], -r0, lsl #18 │ │ │ │ movweq pc, #12291 @ 0x3003 @ │ │ │ │ andeq lr, r3, #165888 @ 0x28800 │ │ │ │ movwcs fp, #36620 @ 0x8f0c │ │ │ │ ldrmi r2, [sl], #-772 @ 0xfffffcfc │ │ │ │ - mcr2 7, 5, pc, cr0, cr12, {7} @ │ │ │ │ + mrc2 7, 4, pc, cr2, cr12, {7} │ │ │ │ andlt r4, r3, r8, lsr #12 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ mvnspl pc, #76546048 @ 0x4900000 │ │ │ │ orrscs pc, r7, #192, 4 │ │ │ │ eorne pc, r1, r3, asr r8 @ │ │ │ │ - @ instruction: 0xf840f7b0 │ │ │ │ + @ instruction: 0xf832f7b0 │ │ │ │ andlt r4, r3, r8, lsr #12 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebfc5e8 │ │ │ │ + bl 0xfebfc604 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmvs fp, {r5, r6, r7, r8, r9, sl, fp} │ │ │ │ stmdbvs sp, {r2, r7, ip, sp, pc}^ │ │ │ │ strmi r4, [r6], -ip, lsl #12 │ │ │ │ rsbmi fp, sp, #49152 @ 0xc000 │ │ │ │ umlalscs pc, lr, r6, r8 @ │ │ │ │ smlattlt sl, r1, r8, r6 │ │ │ │ andle r2, r9, sp, lsl #18 │ │ │ │ ldrtmi r6, [r0], -r2, lsr #16 │ │ │ │ svclt 0x00182a00 │ │ │ │ andlt r4, r4, sl, lsr #12 │ │ │ │ ldrhtmi lr, [r0], #-141 @ 0xffffff73 │ │ │ │ svclt 0x00a4f7ff │ │ │ │ - bcs 0xbf5a8 │ │ │ │ - bllt 0xf997ec │ │ │ │ + bcs 0xbf5c4 │ │ │ │ + bllt 0xf99808 │ │ │ │ @ instruction: 0xf7aa9303 │ │ │ │ - @ instruction: 0xf649ff81 │ │ │ │ + @ instruction: 0xf649ff73 │ │ │ │ vrshr.s64 , q10, #64 │ │ │ │ mulls r2, r7, r2 │ │ │ │ @ instruction: 0x462a6b51 │ │ │ │ - @ instruction: 0xf808f7b0 │ │ │ │ + @ instruction: 0xfffaf7af │ │ │ │ vmov.32 r4, d13[0] │ │ │ │ stmdals r2, {r4, r5, r6, r8, r9, sl, fp, ip} │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ stmiapl fp, {r0, r1, r9, fp, ip, pc}^ │ │ │ │ @ instruction: 0x11a4f642 │ │ │ │ orrscs pc, r7, r0, asr #5 │ │ │ │ @ instruction: 0x0c00eb03 │ │ │ │ strmi r6, [fp], #-2057 @ 0xfffff7f7 │ │ │ │ teqpeq ip, ip, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r1, r0, asr #5 │ │ │ │ svceq 0x0018f851 │ │ │ │ andgt pc, r0, sp, asr #17 │ │ │ │ - @ instruction: 0xff46f7ab │ │ │ │ + @ instruction: 0xff38f7ab │ │ │ │ strb r6, [r9, r1, ror #17] │ │ │ │ vnmls.f64 d4, d13, d15 │ │ │ │ @ instruction: 0xf6492f70 │ │ │ │ vshr.s64 , q10, #64 │ │ │ │ ldrbtmi r2, [fp], #-151 @ 0xffffff69 │ │ │ │ @ instruction: 0xf64c681b │ │ │ │ vbic.i32 d16, #12 @ 0x0000000c │ │ │ │ - blvs 0x10a5ad4 │ │ │ │ + blvs 0x10a5af0 │ │ │ │ @ instruction: 0xf64258d2 │ │ │ │ vsubw.s8 , q8, d20 │ │ │ │ ldmdavs fp, {r0, r1, r2, r4, r7, r8, r9, sp} │ │ │ │ strmi r4, [r2], #-1043 @ 0xfffffbed │ │ │ │ svceq 0x0018f851 │ │ │ │ andcs r9, r0, #0, 4 │ │ │ │ - @ instruction: 0xff28f7ab │ │ │ │ + @ instruction: 0xff1af7ab │ │ │ │ str r6, [fp, r1, ror #17]! │ │ │ │ - addeq sl, r6, r0, lsr #22 │ │ │ │ - addeq sl, r6, r2, ror #21 │ │ │ │ + addeq sl, r6, r4, lsl #22 │ │ │ │ + addeq sl, r6, r6, asr #21 │ │ │ │ ldrmi r4, [r1], -ip, lsl #13 │ │ │ │ svceq 0x000ff1bc │ │ │ │ @ instruction: 0xf1bcd01e │ │ │ │ svclt 0x00180f0d │ │ │ │ rscscc pc, pc, #79 @ 0x4f │ │ │ │ @ instruction: 0xf649d007 │ │ │ │ vrsra.s64 , q10, #64 │ │ │ │ @ instruction: 0xf8532397 │ │ │ │ @ instruction: 0xf7b1002c │ │ │ │ - @ instruction: 0xf8d0bd3d │ │ │ │ + @ instruction: 0xf8d0bd2f │ │ │ │ @ instruction: 0xf01330d0 │ │ │ │ @ instruction: 0xf6490f80 │ │ │ │ vrsra.s64 , q10, #64 │ │ │ │ svclt 0x00142397 │ │ │ │ andeq pc, r3, #111 @ 0x6f │ │ │ │ rscscc pc, pc, #79 @ 0x4f │ │ │ │ eoreq pc, ip, r3, asr r8 @ │ │ │ │ - stclt 7, cr15, [ip, #-708]! @ 0xfffffd3c │ │ │ │ + ldclt 7, cr15, [lr, #-708] @ 0xfffffd3c │ │ │ │ smullscs pc, r9, r0, r8 @ │ │ │ │ sbcvs r2, r3, r3, lsl #6 │ │ │ │ mvnscc pc, #79 @ 0x4f │ │ │ │ @ instruction: 0xf64965c3 │ │ │ │ vrsra.s64 , q10, #64 │ │ │ │ - bcs 0xae374 │ │ │ │ + bcs 0xae390 │ │ │ │ @ instruction: 0xf06fbf0c │ │ │ │ @ instruction: 0xf06f0203 │ │ │ │ @ instruction: 0xf8530201 │ │ │ │ @ instruction: 0xf7b1002c │ │ │ │ - svclt 0x0000bd17 │ │ │ │ + svclt 0x0000bd09 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ addlt r6, r2, fp, lsl #16 │ │ │ │ strmi r4, [r0], ip, lsl #12 │ │ │ │ orrslt r4, r3, r5, lsl r6 │ │ │ │ @@ -152706,62 +152713,62 @@ │ │ │ │ svclt 0x00aef7ff │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ stmdbvs fp, {r4, r5, r6, r7, r8, pc}^ │ │ │ │ @ instruction: 0xf7aa9301 │ │ │ │ - blls 0x1250e4 │ │ │ │ + blls 0x1250c8 │ │ │ │ strmi r4, [r6], -r1, lsl #12 │ │ │ │ tstle r0, pc, lsl #22 │ │ │ │ smullscc pc, r9, r8, r8 @ │ │ │ │ - blcs 0xb6e88 │ │ │ │ + blcs 0xb6ea4 │ │ │ │ andcs fp, r8, #12, 30 @ 0x30 │ │ │ │ @ instruction: 0xf7fc2204 │ │ │ │ - ldmib r4, {r0, r1, r3, r5, r7, r8, sl, fp, ip, sp, lr, pc}^ │ │ │ │ - blcs 0x16e1b0 │ │ │ │ + ldmib r4, {r0, r2, r3, r4, r7, r8, sl, fp, ip, sp, lr, pc}^ │ │ │ │ + blcs 0x16e1cc │ │ │ │ ldm pc, {r1, r3, r4, fp, ip, lr, pc}^ @ │ │ │ │ stmdacs r1!, {r0, r1, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf6490b11 │ │ │ │ vrshr.s64 , q10, #64 │ │ │ │ @ instruction: 0xf8522297 │ │ │ │ @ instruction: 0xf7af1023 │ │ │ │ - strb pc, [lr, r7, ror #29]! @ │ │ │ │ + ubfx pc, r9, #29, #15 │ │ │ │ ldrtmi fp, [r1], -sl, asr #6 │ │ │ │ @ instruction: 0xf7b14630 │ │ │ │ - and pc, r7, r1, lsl ip @ │ │ │ │ + and pc, r7, r3, lsl #24 │ │ │ │ nopeq {50} @ 0x32 │ │ │ │ svclt 0x00084631 │ │ │ │ @ instruction: 0x4630221f │ │ │ │ - stc2 7, cr15, [sl], #-704 @ 0xfffffd40 │ │ │ │ + ldc2 7, cr15, [ip], {176} @ 0xb0 │ │ │ │ ldrtmi r6, [r2], -r3, lsr #17 │ │ │ │ strtmi r4, [r8], -r9, lsr #12 │ │ │ │ @ instruction: 0xf7afb17b │ │ │ │ - @ instruction: 0xe7b5ff11 │ │ │ │ + ldr pc, [r5, r3, lsl #30]! │ │ │ │ rscsle r2, r5, r0, lsl #20 │ │ │ │ @ instruction: 0x46304631 │ │ │ │ - @ instruction: 0xf95af7b0 │ │ │ │ + @ instruction: 0xf94cf7b0 │ │ │ │ ldmdblt sl!, {r4, r5, r6, r7, r8, r9, sl, sp, lr, pc} │ │ │ │ @ instruction: 0x46304611 │ │ │ │ - cdp2 7, 13, cr15, cr14, cr15, {5} │ │ │ │ + cdp2 7, 13, cr15, cr0, cr15, {5} │ │ │ │ @ instruction: 0xf7afe7ea │ │ │ │ - str pc, [r5, r5, ror #30]! │ │ │ │ + sbfx pc, r7, #30, #6 │ │ │ │ @ instruction: 0x46304631 │ │ │ │ - blx 0xfeb634c8 │ │ │ │ + blx 0xfe7e34e4 │ │ │ │ @ instruction: 0xf7aae7e2 │ │ │ │ - @ instruction: 0xf649fe8f │ │ │ │ + @ instruction: 0xf649fe81 │ │ │ │ vrsra.s64 , q10, #64 │ │ │ │ andscs r2, pc, #1543503874 @ 0x5c000002 │ │ │ │ ldcvs 6, cr4, [r9], {7} │ │ │ │ - @ instruction: 0xf940f7b0 │ │ │ │ + @ instruction: 0xf932f7b0 │ │ │ │ @ instruction: 0x46304631 │ │ │ │ @ instruction: 0xf7b02201 │ │ │ │ - @ instruction: 0x463afa99 │ │ │ │ + ldrtmi pc, [sl], -fp, lsl #21 @ │ │ │ │ @ instruction: 0x46304631 │ │ │ │ - @ instruction: 0xf828f7b0 │ │ │ │ + @ instruction: 0xf81af7b0 │ │ │ │ svclt 0x0000e7cc │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ ldrsbmi pc, [r0], #128 @ 0x80 @ │ │ │ │ vaddl.u8 , d20, d2 │ │ │ │ @@ -152770,48 +152777,48 @@ │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ @ instruction: 0x469881f0 │ │ │ │ movwls r6, #2187 @ 0x88b │ │ │ │ @ instruction: 0x460c4617 │ │ │ │ @ instruction: 0xf7aa4606 │ │ │ │ - blls 0xe4fe4 │ │ │ │ - blcs 0x476e90 │ │ │ │ + blls 0xe4fc8 │ │ │ │ + blcs 0x476eac │ │ │ │ @ instruction: 0xf896d136 │ │ │ │ @ instruction: 0x463030d9 │ │ │ │ - blcs 0xb6f2c │ │ │ │ + blcs 0xb6f48 │ │ │ │ andcs fp, r8, #12, 30 @ 0x30 │ │ │ │ @ instruction: 0xf7fc2204 │ │ │ │ - stmiavs r2!, {r0, r1, r3, r5, r8, sl, fp, ip, sp, lr, pc}^ │ │ │ │ + stmiavs r2!, {r0, r2, r3, r4, r8, sl, fp, ip, sp, lr, pc}^ │ │ │ │ strtmi r4, [r8], -r9, lsr #12 │ │ │ │ @ instruction: 0xf7b100d2 │ │ │ │ - strtmi pc, [r9], -r1, lsr #23 │ │ │ │ + @ instruction: 0x4629fb93 │ │ │ │ ldrmi r4, [r8, r8, lsr #12]! │ │ │ │ - blcs 0x47f834 │ │ │ │ + blcs 0x47f850 │ │ │ │ movwls sp, #4112 @ 0x1010 │ │ │ │ - cdp2 7, 3, cr15, cr14, cr10, {5} │ │ │ │ + cdp2 7, 3, cr15, cr0, cr10, {5} │ │ │ │ @ instruction: 0xf6499b01 │ │ │ │ vsra.s64 , q10, #64 │ │ │ │ mulls r0, r7, r1 │ │ │ │ eorne pc, r3, r1, asr r8 @ │ │ │ │ - cdp2 7, 5, cr15, cr14, cr15, {5} │ │ │ │ + cdp2 7, 5, cr15, cr0, cr15, {5} │ │ │ │ strtmi r9, [r9], -r0, lsl #20 │ │ │ │ strbmi r4, [r0, r8, lsr #12] │ │ │ │ stmdavs r1!, {r4, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7ff462a │ │ │ │ strdcs pc, [r1], -r1 │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ rscspl pc, r4, #76546048 @ 0x4900000 │ │ │ │ addscs pc, r7, #192, 4 │ │ │ │ eorne pc, r3, r2, asr r8 @ │ │ │ │ - cdp2 7, 4, cr15, cr2, cr15, {5} │ │ │ │ + cdp2 7, 3, cr15, cr4, cr15, {5} │ │ │ │ svclt 0x0000e7c9 │ │ │ │ smullscc pc, r9, r0, r8 @ │ │ │ │ @ instruction: 0xf8d0b123 │ │ │ │ vshr.u64 , q0, #61 │ │ │ │ smlalbblt r7, r3, r0, r3 │ │ │ │ msreq SPSR_fsc, #70254592 @ 0x4300000 │ │ │ │ movweq pc, #41664 @ 0xa2c0 @ │ │ │ │ @@ -152830,40 +152837,40 @@ │ │ │ │ addsvc pc, r5, #805306372 @ 0x30000004 │ │ │ │ andeq pc, sl, #192, 4 │ │ │ │ @ instruction: 0x4618e772 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebfc968 │ │ │ │ + bl 0xfebfc984 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [ip], -r8, ror #31 │ │ │ │ ldrmi r4, [r0], -r5, lsl #12 │ │ │ │ ldmib r1, {r0, r1, r7, ip, sp, pc}^ │ │ │ │ ldmdblt r1!, {r0, r8, sp}^ │ │ │ │ @ instruction: 0x4601b1f2 │ │ │ │ andls r2, r1, r4, lsl #4 │ │ │ │ - cdp2 7, 6, cr15, cr2, cr15, {5} │ │ │ │ + cdp2 7, 5, cr15, cr4, cr15, {5} │ │ │ │ strmi r9, [r2], -r1, lsl #16 │ │ │ │ strtmi r6, [r8], -r1, lsr #16 │ │ │ │ pop {r0, r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf7ff4030 │ │ │ │ cdpne 14, 5, cr11, cr9, cr15, {4} │ │ │ │ tstcs r1, r8, lsl pc │ │ │ │ svclt 0x00182a00 │ │ │ │ stmdbcs r0, {r8, sp} │ │ │ │ @ instruction: 0xf1c3d0ef │ │ │ │ strmi r0, [r1], -r1, lsl #4 │ │ │ │ addseq r9, r2, r1 │ │ │ │ - cdp2 7, 4, cr15, cr10, cr15, {5} │ │ │ │ + cdp2 7, 3, cr15, cr12, cr15, {5} │ │ │ │ strb r9, [r6, r1, lsl #16]! │ │ │ │ @ instruction: 0x4601b21a │ │ │ │ addseq r9, r2, r1 │ │ │ │ @ instruction: 0xf7af4252 │ │ │ │ - stmdals r1, {r0, r6, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdals r1, {r0, r1, r4, r5, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ svclt 0x0000e7dd │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ @ instruction: 0xf8d04691 │ │ │ │ addlt r2, r4, ip, lsl #1 │ │ │ │ @@ -152871,68 +152878,68 @@ │ │ │ │ ldmdale pc!, {r0, r2, r4, r9, fp, sp} @ │ │ │ │ @ instruction: 0xf8d0469a │ │ │ │ strmi r3, [sp], -r8, lsl #1 │ │ │ │ vst1.8 {d25-d28}, [r3], r3 │ │ │ │ strmi r6, [r4], -r4, lsl #6 │ │ │ │ movweq pc, #12355 @ 0x3043 @ │ │ │ │ @ instruction: 0xf7aa9302 │ │ │ │ - @ instruction: 0x4629fd91 │ │ │ │ + strtmi pc, [r9], -r3, lsl #27 │ │ │ │ @ instruction: 0xf7af4680 │ │ │ │ - @ instruction: 0xf7aafdb7 │ │ │ │ - @ instruction: 0x4607fdbf │ │ │ │ - stc2 7, cr15, [r8, #680] @ 0x2a8 │ │ │ │ + @ instruction: 0xf7aafda9 │ │ │ │ + @ instruction: 0x4607fdb1 │ │ │ │ + ldc2l 7, cr15, [sl, #-680]! @ 0xfffffd58 │ │ │ │ @ instruction: 0xf7aa4606 │ │ │ │ - ldmdbmi r4, {r0, r2, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ + ldmdbmi r4, {r0, r1, r2, r4, r5, r6, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ cdp 6, 1, cr4, cr13, cr5, {0} │ │ │ │ ldrbtmi r0, [r9], #-3952 @ 0xfffff090 │ │ │ │ ldmib sp, {r0, r3, fp, sp, lr}^ │ │ │ │ stmdapl r1, {r1, r9, ip, sp}^ │ │ │ │ andls r2, r0, r0 │ │ │ │ strbmi r4, [r1], #-1592 @ 0xfffff9c8 │ │ │ │ - @ instruction: 0xf8d6f7bb │ │ │ │ + @ instruction: 0xf8c8f7bb │ │ │ │ ldrdcc pc, [r8], r4 │ │ │ │ - blcs 0x4b7130 │ │ │ │ + blcs 0x4b714c │ │ │ │ ldrtmi fp, [r1], -r7, lsl #30 │ │ │ │ strtmi r4, [r9], -r8, lsr #12 │ │ │ │ @ instruction: 0xf7b74630 │ │ │ │ - ldrtmi pc, [r2], -r7, lsr #16 @ │ │ │ │ + @ instruction: 0x4632f819 │ │ │ │ strtmi r4, [r0], -r9, asr #12 │ │ │ │ mcr2 7, 1, pc, cr12, cr15, {7} @ │ │ │ │ ldrbmi r4, [r1], -sl, lsr #12 │ │ │ │ andlt r4, r4, r0, lsr #12 │ │ │ │ @ instruction: 0x47f0e8bd │ │ │ │ mcrlt 7, 1, pc, cr4, cr15, {7} @ │ │ │ │ - stc2l 7, cr15, [r6, #-424] @ 0xfffffe58 │ │ │ │ - addeq sl, r6, sl, lsr r7 │ │ │ │ + ldc2 7, cr15, [r8, #-424]! @ 0xfffffe58 │ │ │ │ + addeq sl, r6, lr, lsl r7 │ │ │ │ ldrsbcc pc, [r0], #128 @ 0x80 @ │ │ │ │ movtcc pc, #963 @ 0x3c3 @ │ │ │ │ eorsle r2, fp, r0, lsl #22 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebfca8c │ │ │ │ + bl 0xfebfcaa8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmdbvs fp, {r3, r5, r6, r7, r8, r9, sl, fp} │ │ │ │ strmi fp, [ip], -r2, lsl #1 │ │ │ │ streq pc, [r1, #-19] @ 0xffffffed │ │ │ │ svclt 0x0018462e │ │ │ │ andle r2, r6, r0 │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x4605bd70 │ │ │ │ @ instruction: 0xf7ff9301 │ │ │ │ - blls 0x124f08 │ │ │ │ + blls 0x124f24 │ │ │ │ andls r4, r1, r1, lsl #12 │ │ │ │ stmdbvs r2!, {r0, r8, r9, ip, sp} │ │ │ │ @ instruction: 0xf7ff4628 │ │ │ │ stmdavs r3!, {r0, r1, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ mvnlt r9, r1, lsl #18 │ │ │ │ cmplt fp, r3, ror #16 │ │ │ │ ldrtmi r4, [r2], -r8, lsl #12 │ │ │ │ @ instruction: 0xf7af9101 │ │ │ │ - bls 0x124fbc │ │ │ │ + bls 0x124fa0 │ │ │ │ stmiavs r1!, {r3, r5, r9, sl, lr}^ │ │ │ │ stc2l 7, cr15, [r8, #1020]! @ 0x3fc │ │ │ │ andlt r2, r2, r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ @@ -152946,119 +152953,119 @@ │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ smullsmi pc, r9, r0, r8 @ │ │ │ │ ldmib r0, {r2, r7, ip, sp, pc}^ │ │ │ │ cmnlt ip, r4, lsr r2 │ │ │ │ - b 0x11697a4 │ │ │ │ + b 0x11697c0 │ │ │ │ bicsmi r0, fp, #134217730 @ 0x8000002 │ │ │ │ movweq pc, #4099 @ 0x1003 @ │ │ │ │ andcs fp, r0, r3, lsl #3 │ │ │ │ tstcs r0, r4 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ - b 0x1167ac4 │ │ │ │ + b 0x1167ae0 │ │ │ │ bicsmi r7, fp, #134217731 @ 0x8000003 │ │ │ │ movweq pc, #4099 @ 0x1003 @ │ │ │ │ mvnle r2, r0, lsl #22 │ │ │ │ strmi r6, [ip], -fp, asr #17 │ │ │ │ strmi r4, [r7], -r5, lsl #12 │ │ │ │ stmdavs fp, {r3, r4, r7, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf7aa9303 │ │ │ │ - blls 0x1a4ce4 │ │ │ │ + blls 0x1a4cc8 │ │ │ │ strmi r4, [r6], -r1, lsl #12 │ │ │ │ teqle sp, pc, lsl #22 │ │ │ │ smullscc pc, r9, r5, r8 @ │ │ │ │ - blcs 0xb7228 │ │ │ │ + blcs 0xb7244 │ │ │ │ andcs fp, r8, #12, 30 @ 0x30 │ │ │ │ @ instruction: 0xf7fc2204 │ │ │ │ - stmiavs r3!, {r0, r1, r3, r5, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmiavs r3!, {r0, r2, r3, r4, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf7aa9303 │ │ │ │ - blls 0x1a4cc0 │ │ │ │ + blls 0x1a4ca4 │ │ │ │ strmi r4, [r5], -r1, lsl #12 │ │ │ │ teqle r4, pc, lsl #22 │ │ │ │ smullscc pc, r9, r7, r8 @ │ │ │ │ - blcs 0xb728c │ │ │ │ + blcs 0xb72a8 │ │ │ │ andcs fp, r8, #12, 30 @ 0x30 │ │ │ │ @ instruction: 0xf7fc2204 │ │ │ │ - stmdbvs r3!, {r0, r3, r4, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdbvs r3!, {r0, r1, r3, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf1b8b3a3 │ │ │ │ strtmi r0, [r9], -r0, lsl #30 │ │ │ │ @ instruction: 0x4642bf14 │ │ │ │ @ instruction: 0x4628221f │ │ │ │ - blx 0xbe388c │ │ │ │ + blx 0x8638a8 │ │ │ │ @ instruction: 0x462a2310 │ │ │ │ ldrtmi r9, [r1], -r0, lsl #6 │ │ │ │ ldrtmi r2, [r0], -r0, lsl #6 │ │ │ │ - blx 0xa638a0 │ │ │ │ + blx 0x6e38bc │ │ │ │ stmdavs r1!, {r3, r4, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7ff4632 │ │ │ │ andcs pc, r1, r9, ror #26 │ │ │ │ tstcs r0, r4 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ rscspl pc, r4, #76546048 @ 0x4900000 │ │ │ │ addscs pc, r7, #192, 4 │ │ │ │ eorne pc, r3, r2, asr r8 @ │ │ │ │ - ldc2 7, cr15, [sl], #700 @ 0x2bc │ │ │ │ + stc2 7, cr15, [ip], #700 @ 0x2bc │ │ │ │ @ instruction: 0xf649e7c1 │ │ │ │ vrshr.s64 , q10, #64 │ │ │ │ @ instruction: 0xf8522297 │ │ │ │ @ instruction: 0xf7af1023 │ │ │ │ - stmdbvs r3!, {r0, r4, r5, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdbvs r3!, {r0, r1, r5, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ bicle r2, sl, r0, lsl #22 │ │ │ │ strtmi r4, [r9], -r2, asr #12 │ │ │ │ movwls r4, #13864 @ 0x3628 │ │ │ │ - @ instruction: 0xff38f7af │ │ │ │ - blls 0x16e274 │ │ │ │ + @ instruction: 0xff2af7af │ │ │ │ + blls 0x16e290 │ │ │ │ andls r4, r0, #42991616 @ 0x2900000 │ │ │ │ @ instruction: 0x46324630 │ │ │ │ - @ instruction: 0xf9f4f7b1 │ │ │ │ + @ instruction: 0xf9e6f7b1 │ │ │ │ svclt 0x0000e7cc │ │ │ │ ldrsbcc pc, [r0], #128 @ 0x80 @ │ │ │ │ movwne pc, #963 @ 0x3c3 @ │ │ │ │ @ instruction: 0x4618b933 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebfcc64 │ │ │ │ + bl 0xfebfcc80 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r2, r8, ror #31 │ │ │ │ strmi r6, [ip], -fp, lsl #16 │ │ │ │ movwls r4, #5638 @ 0x1606 │ │ │ │ - mrrc2 7, 10, pc, sl, cr10 @ │ │ │ │ + mcrr2 7, 10, pc, ip, cr10 @ │ │ │ │ strmi r9, [r5], -r1, lsl #22 │ │ │ │ @ instruction: 0xd1222b0f │ │ │ │ smullscc pc, r9, r6, r8 @ │ │ │ │ @ instruction: 0x46294630 │ │ │ │ svclt 0x000c2b00 │ │ │ │ andcs r2, r4, #8, 4 @ 0x80000000 │ │ │ │ - blx 0xb63a86 │ │ │ │ + blx 0x7e3aa2 │ │ │ │ strtmi r4, [r8], -r9, lsr #12 │ │ │ │ - @ instruction: 0xf85cf7b2 │ │ │ │ + @ instruction: 0xf84ef7b2 │ │ │ │ strtmi r6, [r9], -r2, ror #16 │ │ │ │ ldreq r4, [r2], #-1576 @ 0xfffff9d8 │ │ │ │ - cdp2 7, 1, cr15, cr4, cr15, {5} │ │ │ │ + cdp2 7, 0, cr15, cr6, cr15, {5} │ │ │ │ stmdavs r1!, {r4, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7ff462a │ │ │ │ andcs pc, r1, r3, lsl #26 │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0xf649bd70 │ │ │ │ vrshr.s64 , q10, #64 │ │ │ │ @ instruction: 0xf8522297 │ │ │ │ @ instruction: 0xf7af1023 │ │ │ │ - @ instruction: 0xe7ddfc55 │ │ │ │ + ldrb pc, [sp, r7, asr #24] @ │ │ │ │ ldrsbcc pc, [r0], #128 @ 0x80 @ │ │ │ │ movteq pc, #963 @ 0x3c3 @ │ │ │ │ @ instruction: 0x4618b933 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ @@ -153066,50 +153073,50 @@ │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ addlt r6, r3, fp, asr #17 │ │ │ │ @ instruction: 0x460c4691 │ │ │ │ stmdavs fp, {r0, r1, r2, r3, r4, r9, sl, lr}^ │ │ │ │ strmi r9, [r6], -r1, lsl #6 │ │ │ │ @ instruction: 0xf7aa4680 │ │ │ │ - blls 0x124b44 │ │ │ │ - blcs 0x477330 │ │ │ │ + blls 0x124b28 │ │ │ │ + blcs 0x47734c │ │ │ │ @ instruction: 0xf896d131 │ │ │ │ @ instruction: 0x463030d9 │ │ │ │ - blcs 0xb73cc │ │ │ │ + blcs 0xb73e8 │ │ │ │ andcs fp, r8, #12, 30 @ 0x30 │ │ │ │ @ instruction: 0xf7fc2204 │ │ │ │ - stmdbvs r3!, {r0, r1, r3, r4, r6, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdbvs r3!, {r0, r2, r3, r6, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ svccs 0x0000b383 │ │ │ │ svclt 0x00144629 │ │ │ │ andscs r4, pc, #60817408 @ 0x3a00000 │ │ │ │ @ instruction: 0xf7b04628 │ │ │ │ - @ instruction: 0xf642f96f │ │ │ │ + @ instruction: 0xf642f961 │ │ │ │ vsubw.s8 , q8, d20 │ │ │ │ stmiavs r0!, {r0, r1, r2, r4, r7, r8, r9, sp} │ │ │ │ tstls r1, r9, lsl r8 │ │ │ │ - @ instruction: 0xf8a6f7ab │ │ │ │ + @ instruction: 0xf898f7ab │ │ │ │ strmi r9, [r3], -r1, lsl #18 │ │ │ │ strtmi r4, [r8], -sl, lsr #12 │ │ │ │ strbmi r4, [r0], -r8, asr #15 │ │ │ │ strtmi r6, [sl], -r1, lsr #16 │ │ │ │ stc2 7, cr15, [r6], #1020 @ 0x3fc │ │ │ │ andlt r2, r3, r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf64983f0 │ │ │ │ vrshr.s64 , q10, #64 │ │ │ │ @ instruction: 0xf8522297 │ │ │ │ @ instruction: 0xf7af1023 │ │ │ │ - stmdbvs r3!, {r0, r1, r2, r4, r5, r6, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdbvs r3!, {r0, r3, r5, r6, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ bicle r2, lr, r0, lsl #22 │ │ │ │ @ instruction: 0x4629463a │ │ │ │ @ instruction: 0xf7af4628 │ │ │ │ - @ instruction: 0xe7d0fe7f │ │ │ │ + @ instruction: 0xe7d0fe71 │ │ │ │ smullscc pc, r9, r0, r8 @ │ │ │ │ @ instruction: 0xf8d0b123 │ │ │ │ vshr.u64 , q0, #61 │ │ │ │ smlawblt r3, r0, r3, r7 │ │ │ │ rsbvs pc, r5, #536870916 @ 0x20000004 │ │ │ │ andeq pc, sl, #192, 4 │ │ │ │ ldrmi lr, [r8], -ip, lsl #15 │ │ │ │ @@ -153130,132 +153137,132 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ smullsgt pc, r9, r0, r8 @ │ │ │ │ ldmib r0, {r0, r1, r7, ip, sp, pc}^ │ │ │ │ @ instruction: 0xf1bc3434 │ │ │ │ andle r0, pc, r0, lsl #30 │ │ │ │ - b 0x1169a84 │ │ │ │ + b 0x1169aa0 │ │ │ │ bicsmi r0, fp, #132, 6 @ 0x10000002 │ │ │ │ movweq pc, #4099 @ 0x1003 @ │ │ │ │ andcs fp, r0, r3, lsl #3 │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ mvnshi lr, #12386304 @ 0xbd0000 │ │ │ │ - b 0x1167da4 │ │ │ │ + b 0x1167dc0 │ │ │ │ bicsmi r7, fp, #196, 6 @ 0x10000003 │ │ │ │ movweq pc, #4099 @ 0x1003 @ │ │ │ │ mvnle r2, r0, lsl #22 │ │ │ │ strmi r6, [ip], -fp, asr #16 │ │ │ │ ldrmi r9, [r1], r1, lsl #6 │ │ │ │ strmi r4, [r7], -r5, lsl #12 │ │ │ │ - blx 0x1be3afe │ │ │ │ + blx 0x1863b1a │ │ │ │ strmi r9, [r1], -r1, lsl #22 │ │ │ │ - blcs 0x477474 │ │ │ │ + blcs 0x477490 │ │ │ │ @ instruction: 0xf895d13b │ │ │ │ @ instruction: 0x462830d9 │ │ │ │ svclt 0x000c2b00 │ │ │ │ andcs r2, r4, #8, 4 @ 0x80000000 │ │ │ │ - blx 0xfe3c60 │ │ │ │ + blx 0xc63c7c │ │ │ │ movwls r6, #6307 @ 0x18a3 │ │ │ │ - blx 0x1763b22 │ │ │ │ + blx 0x13e3b3e │ │ │ │ strmi r9, [r0], r1, lsl #22 │ │ │ │ teqle r3, pc, lsl #22 │ │ │ │ smullscc pc, r9, r7, r8 @ │ │ │ │ ldrtmi r4, [r8], -r1, lsl #12 │ │ │ │ svclt 0x000c2b00 │ │ │ │ andcs r2, r4, #8, 4 @ 0x80000000 │ │ │ │ - blx 0xb63c84 │ │ │ │ - blx 0xfed63b42 │ │ │ │ + blx 0x7e3ca0 │ │ │ │ + blx 0xfe9e3b5e │ │ │ │ @ instruction: 0x11a4f642 │ │ │ │ orrscs pc, r7, r0, asr #5 │ │ │ │ andvc pc, fp, #1325400064 @ 0x4f000000 │ │ │ │ stmdavs r9, {r0, ip, pc} │ │ │ │ - blx 0xff4e3b6a │ │ │ │ + blx 0xff163b86 │ │ │ │ strbmi r9, [r2], -r1, lsl #22 │ │ │ │ @ instruction: 0x46304631 │ │ │ │ ldrtmi r4, [r8], -r8, asr #15 │ │ │ │ ldrtmi r6, [r2], -r1, lsr #16 │ │ │ │ - blx 0xfffe3cbe │ │ │ │ + blx 0xfffe3cda │ │ │ │ andlt r2, r3, r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf64983f0 │ │ │ │ vrshr.s64 , q10, #64 │ │ │ │ @ instruction: 0xf8522297 │ │ │ │ @ instruction: 0xf7af1023 │ │ │ │ - strb pc, [r3, sp, asr #22] @ │ │ │ │ + @ instruction: 0xe7c3fb3f │ │ │ │ rscspl pc, r4, #76546048 @ 0x4900000 │ │ │ │ addscs pc, r7, #192, 4 │ │ │ │ eorne pc, r3, r2, asr r8 @ │ │ │ │ - blx 0x11e3bb6 │ │ │ │ + blx 0xe63bd2 │ │ │ │ svclt 0x0000e7cc │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ smullsgt pc, r9, r0, r8 @ │ │ │ │ ldmib r0, {r1, r7, ip, sp, pc}^ │ │ │ │ @ instruction: 0xf1bc3434 │ │ │ │ andle r0, pc, r0, lsl #30 │ │ │ │ - b 0x1169b8c │ │ │ │ + b 0x1169ba8 │ │ │ │ bicsmi r0, fp, #132, 6 @ 0x10000002 │ │ │ │ movweq pc, #4099 @ 0x1003 @ │ │ │ │ andcs fp, r0, r3, lsl #3 │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ - b 0x1167eac │ │ │ │ + b 0x1167ec8 │ │ │ │ bicsmi r7, fp, #196, 6 @ 0x10000003 │ │ │ │ movweq pc, #4099 @ 0x1003 @ │ │ │ │ mvnle r2, r0, lsl #22 │ │ │ │ strmi r6, [ip], -fp, asr #16 │ │ │ │ ldrmi r9, [r0], r1, lsl #6 │ │ │ │ strmi r4, [r6], -r5, lsl #12 │ │ │ │ - blx 0xffae3c04 │ │ │ │ + blx 0xff763c20 │ │ │ │ strmi r9, [r1], -r1, lsl #22 │ │ │ │ - blcs 0x477580 │ │ │ │ + blcs 0x47759c │ │ │ │ @ instruction: 0xf895d130 │ │ │ │ @ instruction: 0x462830d9 │ │ │ │ svclt 0x000c2b00 │ │ │ │ andcs r2, r4, #8, 4 @ 0x80000000 │ │ │ │ - @ instruction: 0xf9b8f7fc │ │ │ │ + @ instruction: 0xf9aaf7fc │ │ │ │ andls r6, r1, #10616832 @ 0xa20000 │ │ │ │ - blx 0xff663c28 │ │ │ │ + blx 0xff2e3c44 │ │ │ │ strmi r9, [r3], -r1, lsl #20 │ │ │ │ @ instruction: 0xd1282a0f │ │ │ │ smullscs pc, r9, r6, r8 @ │ │ │ │ @ instruction: 0x46304619 │ │ │ │ - bcs 0xca998 │ │ │ │ + bcs 0xca9b4 │ │ │ │ andcs fp, r8, #12, 30 @ 0x30 │ │ │ │ @ instruction: 0xf7fc2204 │ │ │ │ - blls 0x124434 │ │ │ │ + blls 0x124418 │ │ │ │ @ instruction: 0x4639461a │ │ │ │ @ instruction: 0x47c04638 │ │ │ │ stmdavs r1!, {r4, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7ff463a │ │ │ │ andcs pc, r1, r3, lsl #23 │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ rscspl pc, r4, #76546048 @ 0x4900000 │ │ │ │ addscs pc, r7, #192, 4 │ │ │ │ eorne pc, r3, r2, asr r8 @ │ │ │ │ - blx 0xff5e3c94 │ │ │ │ + blx 0xff263cb0 │ │ │ │ @ instruction: 0xf649e7ce │ │ │ │ vsra.s64 , q10, #64 │ │ │ │ mulls r1, r7, r1 │ │ │ │ eorne pc, r2, r1, asr r8 @ │ │ │ │ - blx 0xff363ca8 │ │ │ │ + blx 0xfefe3cc4 │ │ │ │ ldrb r9, [r7, r1, lsl #22] │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ smullsvs pc, r9, r0, r8 @ │ │ │ │ @ instruction: 0xf8d0b083 │ │ │ │ @@ -153274,29 +153281,29 @@ │ │ │ │ vstmiami r5, {s29-s104} │ │ │ │ @ instruction: 0x0c0cea6f │ │ │ │ streq pc, [r1], #-12 │ │ │ │ mvnle r2, r0, lsl #24 │ │ │ │ strmi r6, [ip], -sp, lsl #17 │ │ │ │ @ instruction: 0x4693461e │ │ │ │ @ instruction: 0xf7aa4607 │ │ │ │ - vstrcs s30, [pc, #-428] @ 0xa5cac │ │ │ │ + vstrcs s30, [pc, #-372] @ 0xa5d00 │ │ │ │ strmi r4, [r0], r1, lsl #12 │ │ │ │ @ instruction: 0xf897d175 │ │ │ │ @ instruction: 0x463830d9 │ │ │ │ svclt 0x000c2b00 │ │ │ │ andcs r2, r4, #8, 4 @ 0x80000000 │ │ │ │ - @ instruction: 0xf93cf7fc │ │ │ │ + @ instruction: 0xf92ef7fc │ │ │ │ @ instruction: 0xf7aa6865 │ │ │ │ - pkhtbmi pc, r1, fp, asr #20 @ │ │ │ │ + strmi pc, [r1], sp, asr #20 │ │ │ │ cmple r0, pc, lsl #26 │ │ │ │ smullscc pc, r9, r7, r8 @ │ │ │ │ ldrtmi r4, [r8], -r1, lsl #12 │ │ │ │ svclt 0x000c2b00 │ │ │ │ andcs r2, r4, #8, 4 @ 0x80000000 │ │ │ │ - @ instruction: 0xf92cf7fc │ │ │ │ + @ instruction: 0xf91ef7fc │ │ │ │ teqle lr, r0, lsl #28 │ │ │ │ strtne pc, [r4], r2, asr #12 │ │ │ │ ldrcs pc, [r7], r0, asr #5 │ │ │ │ ldreq pc, [ip, #-1612]! @ 0xfffff9b4 │ │ │ │ ldreq pc, [r1, #704] @ 0x2c0 │ │ │ │ svcge 0x0070ee1d │ │ │ │ ldmdavs r3!, {r2, r3, r5, r9, fp, lr} │ │ │ │ @@ -153304,163 +153311,163 @@ │ │ │ │ andcs pc, r2, sl, asr r8 @ │ │ │ │ andeq lr, r2, r9, lsl #22 │ │ │ │ andls r4, r1, r3, lsl r4 │ │ │ │ @ instruction: 0xf1bb4442 │ │ │ │ andsle r0, r5, r0, lsl #30 │ │ │ │ ldrdeq pc, [r0, -r5]! │ │ │ │ andls r4, r0, #606208 @ 0x94000 │ │ │ │ - blx 0x1163d7c │ │ │ │ + blx 0xde3d98 │ │ │ │ stmdavs r1!, {r3, r4, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7ff4642 │ │ │ │ andcs pc, r1, pc, ror #21 │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ ldrdeq pc, [r4, r5]! │ │ │ │ andls r4, r0, #442368 @ 0x6c000 │ │ │ │ - blx 0xbe3da8 │ │ │ │ + blx 0x863dc4 │ │ │ │ @ instruction: 0xf649e7e8 │ │ │ │ vrsra.s64 , q10, #64 │ │ │ │ @ instruction: 0xf8532397 │ │ │ │ @ instruction: 0xf7af1025 │ │ │ │ - @ instruction: 0x2e00fa39 │ │ │ │ - blmi 0x61a214 │ │ │ │ + vmlacs.f32 s30, s0, s23 │ │ │ │ + blmi 0x61a230 │ │ │ │ svccs 0x0070ee1d │ │ │ │ strtne pc, [r4], r2, asr #12 │ │ │ │ ldrcs pc, [r7], r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ @ instruction: 0xf64c4692 │ │ │ │ vbic.i32 d16, #786432 @ 0x000c0000 │ │ │ │ ldmpl r3, {r0, r4, r7, r8, sl}^ │ │ │ │ andeq lr, r9, #3072 @ 0xc00 │ │ │ │ andcs lr, r0, #3358720 @ 0x334000 │ │ │ │ @ instruction: 0xf8d56831 │ │ │ │ strmi r0, [fp], #-288 @ 0xfffffee0 │ │ │ │ orrsvc pc, r0, r5, lsl #10 │ │ │ │ - blx 0x263df4 │ │ │ │ + @ instruction: 0xf9f8f7ab │ │ │ │ @ instruction: 0xf649e7ae │ │ │ │ vrsra.s64 , q10, #64 │ │ │ │ @ instruction: 0xf8532397 │ │ │ │ @ instruction: 0xf7af1025 │ │ │ │ - usad8 r9, r3, sl │ │ │ │ - strheq sl, [r6], r8 │ │ │ │ + str pc, [r9, r5, lsl #20] │ │ │ │ + umulleq sl, r6, ip, r0 │ │ │ │ addseq ip, r1, ip, asr r9 │ │ │ │ addseq ip, r1, r0, ror #19 │ │ │ │ - addeq sl, r6, r4, asr #32 │ │ │ │ + addeq sl, r6, r8, lsr #32 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ smullsmi pc, r9, r0, r8 @ │ │ │ │ ldmib r0, {r2, r7, ip, sp, pc}^ │ │ │ │ cmnlt ip, r4, lsr r2 │ │ │ │ - b 0x1169df8 │ │ │ │ + b 0x1169e14 │ │ │ │ bicsmi r0, fp, #134217730 @ 0x8000002 │ │ │ │ movweq pc, #4099 @ 0x1003 @ │ │ │ │ andcs fp, r0, r3, lsl #3 │ │ │ │ tstcs r0, r4 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ - b 0x1168118 │ │ │ │ + b 0x1168134 │ │ │ │ bicsmi r7, fp, #134217731 @ 0x8000003 │ │ │ │ movweq pc, #4099 @ 0x1003 @ │ │ │ │ mvnle r2, r0, lsl #22 │ │ │ │ strmi r6, [ip], -fp, asr #16 │ │ │ │ strmi r9, [r5], -r3, lsl #6 │ │ │ │ @ instruction: 0xf7aa4606 │ │ │ │ - blls 0x1a4694 │ │ │ │ + blls 0x1a4678 │ │ │ │ strmi r4, [r7], -r1, lsl #12 │ │ │ │ cmple sp, pc, lsl #22 │ │ │ │ smullscc pc, r9, r5, r8 @ │ │ │ │ - blcs 0xb7878 │ │ │ │ + blcs 0xb7894 │ │ │ │ andcs fp, r8, #12, 30 @ 0x30 │ │ │ │ @ instruction: 0xf7fc2204 │ │ │ │ - stmiavs r3!, {r0, r1, r7, fp, ip, sp, lr, pc} │ │ │ │ + stmiavs r3!, {r0, r2, r4, r5, r6, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf7aa9303 │ │ │ │ - blls 0x1a4670 │ │ │ │ - blcs 0x4779f0 │ │ │ │ + blls 0x1a4654 │ │ │ │ + blcs 0x477a0c │ │ │ │ @ instruction: 0xf896d145 │ │ │ │ @ instruction: 0x460130d9 │ │ │ │ - blcs 0xb78bc │ │ │ │ + blcs 0xb78d8 │ │ │ │ andcs fp, r8, #12, 30 @ 0x30 │ │ │ │ @ instruction: 0xf7fc2204 │ │ │ │ - @ instruction: 0xf7aaf871 │ │ │ │ - @ instruction: 0xf642f991 │ │ │ │ + @ instruction: 0xf7aaf863 │ │ │ │ + @ instruction: 0xf642f983 │ │ │ │ vsubw.s8 , q8, d20 │ │ │ │ vst2.32 {d18-d21}, [pc :64], r7 │ │ │ │ andls r7, r3, fp, lsl #4 │ │ │ │ @ instruction: 0xf7b26819 │ │ │ │ - blmi 0x7e4344 │ │ │ │ + blmi 0x7e4328 │ │ │ │ svccs 0x0070ee1d │ │ │ │ ldrbtmi r9, [fp], #-2051 @ 0xfffff7fd │ │ │ │ ldmpl r2, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ movweq lr, #11016 @ 0x2b08 │ │ │ │ ldmdane r3, {r0, r8, r9, ip, pc} │ │ │ │ eorseq pc, ip, ip, asr #12 │ │ │ │ addseq pc, r1, r0, asr #5 │ │ │ │ andls r4, r0, #973078528 @ 0x3a000000 │ │ │ │ tstpvc sl, r0, lsl #10 @ p-variant is OBSOLETE │ │ │ │ eoreq pc, r8, #208, 16 @ 0xd00000 │ │ │ │ - @ instruction: 0xf984f7ab │ │ │ │ + @ instruction: 0xf976f7ab │ │ │ │ stmdavs r1!, {r4, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7ff463a │ │ │ │ andcs pc, r1, r1, lsr sl @ │ │ │ │ tstcs r0, r4 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ rscspl pc, r4, #76546048 @ 0x4900000 │ │ │ │ addscs pc, r7, #192, 4 │ │ │ │ eorne pc, r3, r2, asr r8 @ │ │ │ │ - @ instruction: 0xf982f7af │ │ │ │ + @ instruction: 0xf974f7af │ │ │ │ @ instruction: 0xf649e7b1 │ │ │ │ vrshr.s64 , q10, #64 │ │ │ │ @ instruction: 0xf8522297 │ │ │ │ @ instruction: 0xf7af1023 │ │ │ │ - @ instruction: 0xe7baf979 │ │ │ │ - addeq r9, r6, lr, lsr pc │ │ │ │ + ldr pc, [sl, fp, ror #18]! │ │ │ │ + addeq r9, r6, r2, lsr #30 │ │ │ │ ldrsbcc pc, [r0], #128 @ 0x80 @ │ │ │ │ movtcc pc, #963 @ 0x3c3 @ │ │ │ │ @ instruction: 0x4618b933 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebfd2b4 │ │ │ │ + bl 0xfebfd2d0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r0, ror #31 │ │ │ │ strmi r6, [pc], -fp, asr #16 │ │ │ │ strmi r4, [r6], -r4, lsl #12 │ │ │ │ @ instruction: 0xf7aa9301 │ │ │ │ - blls 0x124590 │ │ │ │ + blls 0x124574 │ │ │ │ strmi r4, [r5], -r1, lsl #12 │ │ │ │ tstle ip, pc, lsl #22 │ │ │ │ smullscc pc, r9, r4, r8 @ │ │ │ │ - blcs 0xb795c │ │ │ │ + blcs 0xb7978 │ │ │ │ andcs fp, r8, #12, 30 @ 0x30 │ │ │ │ - @ instruction: 0xf7fc2204 │ │ │ │ - strtmi pc, [r9], -r1, lsl #16 │ │ │ │ + @ instruction: 0xf7fb2204 │ │ │ │ + qsub8mi pc, r9, r3 @ │ │ │ │ eorcs r4, r0, #40, 12 @ 0x2800000 │ │ │ │ - @ instruction: 0xf934f7b4 │ │ │ │ + @ instruction: 0xf926f7b4 │ │ │ │ ldmdavs r9!, {r4, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7ff462a │ │ │ │ ldrdcs pc, [r1], -pc @ │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0xf649bdf0 │ │ │ │ vrshr.s64 , q10, #64 │ │ │ │ @ instruction: 0xf8522297 │ │ │ │ @ instruction: 0xf7af1023 │ │ │ │ - @ instruction: 0xe7e2f931 │ │ │ │ + strb pc, [r2, r3, lsr #18]! @ │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ addlt r6, r5, r4, lsl #26 │ │ │ │ ldrdmi pc, [r0, -r4] │ │ │ │ ldclcs 4, cr15, [r0], #-80 @ 0xffffffb0 │ │ │ │ @@ -153469,383 +153476,383 @@ │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ @ instruction: 0x461f83f0 │ │ │ │ strmi r6, [ip], -fp, asr #16 │ │ │ │ ldrmi r9, [r1], r3, lsl #6 │ │ │ │ strmi r4, [r0], r5, lsl #12 │ │ │ │ - @ instruction: 0xf8e4f7aa │ │ │ │ + @ instruction: 0xf8d6f7aa │ │ │ │ strmi r9, [r1], -r3, lsl #22 │ │ │ │ - blcs 0x477984 │ │ │ │ + blcs 0x4779a0 │ │ │ │ @ instruction: 0xf895d161 │ │ │ │ @ instruction: 0x462830d9 │ │ │ │ svclt 0x000c2b00 │ │ │ │ andcs r2, r4, #8, 4 @ 0x80000000 │ │ │ │ - @ instruction: 0xffb4f7fb │ │ │ │ + @ instruction: 0xffa6f7fb │ │ │ │ movwls r6, #14499 @ 0x38a3 │ │ │ │ - @ instruction: 0xf8d2f7aa │ │ │ │ + @ instruction: 0xf8c4f7aa │ │ │ │ strmi r9, [r1], -r3, lsl #22 │ │ │ │ - blcs 0x4779a4 │ │ │ │ + blcs 0x4779c0 │ │ │ │ @ instruction: 0xf898d140 │ │ │ │ @ instruction: 0x464030d9 │ │ │ │ svclt 0x000c2b00 │ │ │ │ andcs r2, r4, #8, 4 @ 0x80000000 │ │ │ │ - @ instruction: 0xffa2f7fb │ │ │ │ + @ instruction: 0xff94f7fb │ │ │ │ eorsle r2, pc, r1, lsl #30 │ │ │ │ cmple fp, r2, lsl #30 │ │ │ │ adcsmi r2, r8, r1 │ │ │ │ - ldc2l 7, cr15, [r8, #-680]! @ 0xfffffd58 │ │ │ │ + stc2l 7, cr15, [sl, #-680]! @ 0xfffffd58 │ │ │ │ vnmls.f64 d4, d13, d22 │ │ │ │ ldrbtmi r2, [fp], #-3952 @ 0xfffff090 │ │ │ │ ldmpl r3, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ ldrmi r1, [r8], #-2282 @ 0xfffff716 │ │ │ │ stmib sp, {r0, r1, r4, r5, sl, lr}^ │ │ │ │ @ instruction: 0xf64c2000 │ │ │ │ vmvn.i32 d16, #12 @ 0x0000000c │ │ │ │ @ instruction: 0x461a0091 │ │ │ │ svceq 0x0000f1b9 │ │ │ │ @ instruction: 0xf500d015 │ │ │ │ @ instruction: 0xf8d0712b │ │ │ │ @ instruction: 0xf7ab02ac │ │ │ │ - @ instruction: 0x4640f8b7 │ │ │ │ + strbmi pc, [r0], -r9, lsr #17 @ │ │ │ │ ldrtmi r6, [r2], -r1, lsr #16 │ │ │ │ @ instruction: 0xf964f7ff │ │ │ │ andlt r2, r5, r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf50083f0 │ │ │ │ @ instruction: 0xf8d0714c │ │ │ │ @ instruction: 0xf7ab0330 │ │ │ │ - strb pc, [r8, r1, lsr #17]! @ │ │ │ │ + @ instruction: 0xe7e8f893 │ │ │ │ rscspl pc, r4, #76546048 @ 0x4900000 │ │ │ │ addscs pc, r7, #192, 4 │ │ │ │ eorne pc, r3, r2, asr r8 @ │ │ │ │ - @ instruction: 0xf8aef7af │ │ │ │ + @ instruction: 0xf8a0f7af │ │ │ │ @ instruction: 0xd1bf2f01 │ │ │ │ strtmi r4, [r8], -r9, lsr #12 │ │ │ │ - ldc2 7, cr15, [r2], {177} @ 0xb1 │ │ │ │ + stc2 7, cr15, [r4], {177} @ 0xb1 │ │ │ │ @ instruction: 0xf649e7bc │ │ │ │ vrshr.s64 , q10, #64 │ │ │ │ @ instruction: 0xf8522297 │ │ │ │ @ instruction: 0xf7af1023 │ │ │ │ - @ instruction: 0xe79df89f │ │ │ │ + @ instruction: 0xe79df891 │ │ │ │ strtmi r4, [r8], -r9, lsr #12 │ │ │ │ - stc2l 7, cr15, [r0], #-708 @ 0xfffffd3c │ │ │ │ + mrrc2 7, 11, pc, r2, cr1 @ │ │ │ │ svclt 0x0000e7ae │ │ │ │ - addeq r9, r6, sl, lsr #27 │ │ │ │ + addeq r9, r6, lr, lsl #27 │ │ │ │ ldrsbcc pc, [r0], #128 @ 0x80 @ │ │ │ │ movwne pc, #963 @ 0x3c3 @ │ │ │ │ @ instruction: 0x4618b933 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebfd474 │ │ │ │ + bl 0xfebfd490 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r2, r8, ror #31 │ │ │ │ strmi r6, [sp], -fp, asr #16 │ │ │ │ movwls r4, #5636 @ 0x1604 │ │ │ │ - @ instruction: 0xf852f7aa │ │ │ │ + @ instruction: 0xf844f7aa │ │ │ │ strmi r9, [r6], -r1, lsl #22 │ │ │ │ cmple r8, pc, lsl #22 │ │ │ │ smullscc pc, r9, r4, r8 @ │ │ │ │ strtmi r4, [r0], -r1, lsl #12 │ │ │ │ svclt 0x000c2b00 │ │ │ │ andcs r2, r4, #8, 4 @ 0x80000000 │ │ │ │ - @ instruction: 0xff22f7fb │ │ │ │ + @ instruction: 0xff14f7fb │ │ │ │ andls r6, r1, #11141120 @ 0xaa0000 │ │ │ │ - @ instruction: 0xf840f7aa │ │ │ │ - bcs 0x48cab4 │ │ │ │ + @ instruction: 0xf832f7aa │ │ │ │ + bcs 0x48cad0 │ │ │ │ @ instruction: 0xf894d14b │ │ │ │ @ instruction: 0x460120d9 │ │ │ │ strtmi r9, [r0], -r1 │ │ │ │ svclt 0x000c2a00 │ │ │ │ andcs r2, r4, #8, 4 @ 0x80000000 │ │ │ │ - @ instruction: 0xff10f7fb │ │ │ │ + @ instruction: 0xff02f7fb │ │ │ │ ldrmi r9, [sl], -r1, lsl #22 │ │ │ │ @ instruction: 0x46304631 │ │ │ │ - @ instruction: 0xffeaf7af │ │ │ │ + @ instruction: 0xffdcf7af │ │ │ │ andls r6, r1, #15335424 @ 0xea0000 │ │ │ │ - @ instruction: 0xf828f7aa │ │ │ │ - bcs 0x48cae4 │ │ │ │ + @ instruction: 0xf81af7aa │ │ │ │ + bcs 0x48cb00 │ │ │ │ @ instruction: 0xf894d128 │ │ │ │ @ instruction: 0x460120d9 │ │ │ │ strtmi r9, [r0], -r1 │ │ │ │ svclt 0x000c2a00 │ │ │ │ andcs r2, r4, #8, 4 @ 0x80000000 │ │ │ │ - mrc2 7, 7, pc, cr8, cr11, {7} │ │ │ │ + mcr2 7, 7, pc, cr10, cr11, {7} @ │ │ │ │ ldrmi r9, [r9], -r1, lsl #22 │ │ │ │ @ instruction: 0x46304632 │ │ │ │ - @ instruction: 0xf8e2f7af │ │ │ │ + @ instruction: 0xf8d4f7af │ │ │ │ stmdavs r9!, {r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7ff4632 │ │ │ │ ldrdcs pc, [r1], -r5 │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0xf649bd70 │ │ │ │ vrshr.s64 , q10, #64 │ │ │ │ @ instruction: 0xf8522297 │ │ │ │ @ instruction: 0xf7af1023 │ │ │ │ - ldr pc, [r7, r7, lsr #16]! │ │ │ │ + @ instruction: 0xe7b7f819 │ │ │ │ mvnspl pc, r9, asr #12 │ │ │ │ orrscs pc, r7, r0, asr #5 │ │ │ │ @ instruction: 0xf8519001 │ │ │ │ @ instruction: 0xf7af1022 │ │ │ │ - blls 0x1243bc │ │ │ │ + blls 0x1243a0 │ │ │ │ @ instruction: 0xf649e7d7 │ │ │ │ vsra.s64 , q10, #64 │ │ │ │ mulls r1, r7, r1 │ │ │ │ eorne pc, r2, r1, asr r8 @ │ │ │ │ - @ instruction: 0xf812f7af │ │ │ │ + @ instruction: 0xf804f7af │ │ │ │ ldr r9, [r4, r1, lsl #22]! │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ stmdavs pc, {r2, r7, ip, sp, pc}^ @ │ │ │ │ strmi r4, [r5], -lr, lsl #12 │ │ │ │ @ instruction: 0x469a4690 │ │ │ │ mlasls r0, sp, r8, pc @ │ │ │ │ - @ instruction: 0xffd4f7a9 │ │ │ │ + @ instruction: 0xffc6f7a9 │ │ │ │ strmi r2, [r4], -pc, lsl #30 │ │ │ │ rschi pc, r8, r0, asr #32 │ │ │ │ smullscc pc, r9, r5, r8 @ │ │ │ │ strtmi r4, [r8], -r1, lsl #12 │ │ │ │ svclt 0x000c2b00 │ │ │ │ andcs r2, r4, #8, 4 @ 0x80000000 │ │ │ │ - mcr2 7, 5, pc, cr4, cr11, {7} @ │ │ │ │ + mrc2 7, 4, pc, cr6, cr11, {7} │ │ │ │ movwls r6, #14515 @ 0x38b3 │ │ │ │ - @ instruction: 0xffc2f7a9 │ │ │ │ + @ instruction: 0xffb4f7a9 │ │ │ │ strmi r9, [r7], -r3, lsl #22 │ │ │ │ @ instruction: 0xf0402b0f │ │ │ │ @ instruction: 0xf89580cc │ │ │ │ @ instruction: 0x460130d9 │ │ │ │ - blcs 0xb7c5c │ │ │ │ + blcs 0xb7c78 │ │ │ │ andcs fp, r8, #12, 30 @ 0x30 │ │ │ │ @ instruction: 0xf7fb2204 │ │ │ │ - @ instruction: 0xf1bafe91 │ │ │ │ + @ instruction: 0xf1bafe83 │ │ │ │ eorle r0, r7, r0, lsl #30 │ │ │ │ @ instruction: 0x46212210 │ │ │ │ @ instruction: 0xf7af4620 │ │ │ │ - @ instruction: 0xf1b9fd27 │ │ │ │ + @ instruction: 0xf1b9fd19 │ │ │ │ eorle r0, r6, r0, lsl #30 │ │ │ │ @ instruction: 0x46392210 │ │ │ │ @ instruction: 0xf7af4638 │ │ │ │ - @ instruction: 0x463afd1f │ │ │ │ + @ instruction: 0x463afd11 │ │ │ │ strtmi r4, [r0], -r1, lsr #12 │ │ │ │ - @ instruction: 0xff5cf7af │ │ │ │ + @ instruction: 0xff4ef7af │ │ │ │ svceq 0x0001f1b8 │ │ │ │ @ instruction: 0xf1b8d025 │ │ │ │ subsle r0, pc, r2, lsl #30 │ │ │ │ ldmdavs r1!, {r3, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7ff4622 │ │ │ │ andcs pc, r1, r9, asr r8 @ │ │ │ │ tstcs r0, r4 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0x87f0e8bd │ │ │ │ strtmi r4, [r0], -r1, lsr #12 │ │ │ │ - blx 0x14e42ea │ │ │ │ + blx 0x1164306 │ │ │ │ svceq 0x0000f1b9 │ │ │ │ @ instruction: 0x4639d1d8 │ │ │ │ @ instruction: 0xf7b14638 │ │ │ │ - ldrtmi pc, [sl], -r9, asr #22 @ │ │ │ │ + @ instruction: 0x463afb3b │ │ │ │ strtmi r4, [r0], -r1, lsr #12 │ │ │ │ - @ instruction: 0xff36f7af │ │ │ │ + @ instruction: 0xff28f7af │ │ │ │ svceq 0x0001f1b8 │ │ │ │ @ instruction: 0xf8d6d1d9 │ │ │ │ @ instruction: 0xf7a9800c │ │ │ │ - @ instruction: 0x4607ff71 │ │ │ │ + strmi pc, [r7], -r3, ror #30 │ │ │ │ svceq 0x000ff1b8 │ │ │ │ addshi pc, r6, r0, asr #32 │ │ │ │ smullscc pc, r9, r5, r8 @ │ │ │ │ strtmi r4, [r8], -r1, lsl #12 │ │ │ │ svclt 0x000c2b00 │ │ │ │ andcs r2, r4, #8, 4 @ 0x80000000 │ │ │ │ - mcr2 7, 2, pc, cr0, cr11, {7} @ │ │ │ │ + mrc2 7, 1, pc, cr2, cr11, {7} │ │ │ │ vnmla.f64 d4, d13, d14 │ │ │ │ @ instruction: 0xf64c2f70 │ │ │ │ vmvn.i32 d16, #12 @ 0x0000000c │ │ │ │ ldrbtmi r0, [fp], #-145 @ 0xffffff6f │ │ │ │ @ instruction: 0xf500681b │ │ │ │ ldmpl r2, {r0, r2, r3, r5, r6, r8, ip, sp, lr}^ │ │ │ │ @ instruction: 0x13a4f642 │ │ │ │ orrscs pc, r7, #192, 4 │ │ │ │ smladls r1, r7, r4, r4 │ │ │ │ ldrmi r6, [r3], #-2075 @ 0xfffff7e5 │ │ │ │ andls r4, r0, #570425344 @ 0x22000000 │ │ │ │ @ instruction: 0x03b4f8d0 │ │ │ │ - @ instruction: 0xff5cf7aa │ │ │ │ + @ instruction: 0xff4ef7aa │ │ │ │ ldmdavs r1!, {r3, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7ff4622 │ │ │ │ andcs pc, r1, r9, lsl #16 │ │ │ │ tstcs r0, r4 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0x87f0e8bd │ │ │ │ @ instruction: 0xf7a968f7 │ │ │ │ - @ instruction: 0x4680ff35 │ │ │ │ + strmi pc, [r0], r7, lsr #30 │ │ │ │ cmple r2, pc, lsl #30 │ │ │ │ smullscc pc, r9, r5, r8 @ │ │ │ │ strtmi r4, [r8], -r1, lsl #12 │ │ │ │ svclt 0x000c2b00 │ │ │ │ andcs r2, r4, #8, 4 @ 0x80000000 │ │ │ │ - mcr2 7, 0, pc, cr6, cr11, {7} @ │ │ │ │ + ldc2l 7, cr15, [r8, #1004]! @ 0x3ec │ │ │ │ movwls r6, #14387 @ 0x3833 │ │ │ │ - @ instruction: 0xff24f7a9 │ │ │ │ + @ instruction: 0xff16f7a9 │ │ │ │ strmi r9, [r7], -r3, lsl #22 │ │ │ │ cmple r2, pc, lsl #22 │ │ │ │ smullscc pc, r9, r5, r8 @ │ │ │ │ strtmi r4, [r8], -r1, lsl #12 │ │ │ │ svclt 0x000c2b00 │ │ │ │ andcs r2, r4, #8, 4 @ 0x80000000 │ │ │ │ - ldc2l 7, cr15, [r4, #1004]! @ 0x3ec │ │ │ │ - @ instruction: 0xff14f7a9 │ │ │ │ + stc2l 7, cr15, [r6, #1004]! @ 0x3ec │ │ │ │ + @ instruction: 0xff06f7a9 │ │ │ │ andscs r4, pc, #34603008 @ 0x2100000 │ │ │ │ @ instruction: 0xf7af9003 │ │ │ │ - stmdals r3, {r0, r1, r3, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdals r3, {r0, r2, r3, r4, r5, r6, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0x4642463b │ │ │ │ stmib sp, {r0, r3, r4, r5, r9, sl, lr}^ │ │ │ │ strbmi r4, [r0], -r0 │ │ │ │ - mcr2 7, 5, pc, cr4, cr0, {5} @ │ │ │ │ + mrc2 7, 4, pc, cr6, cr0, {5} │ │ │ │ @ instruction: 0x464268f1 │ │ │ │ @ instruction: 0xf7fe4628 │ │ │ │ strtmi pc, [r8], -r7, asr #31 │ │ │ │ @ instruction: 0x463a6831 │ │ │ │ @ instruction: 0xffc2f7fe │ │ │ │ andlt r2, r4, r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf64987f0 │ │ │ │ vrshr.s64 , q10, #64 │ │ │ │ @ instruction: 0xf8522297 │ │ │ │ @ instruction: 0xf7ae1023 │ │ │ │ - udiv r4, r3, pc │ │ │ │ + ldr pc, [r4, -r5, lsl #30]! │ │ │ │ mvnspl pc, #76546048 @ 0x4900000 │ │ │ │ orrscs pc, r7, #192, 4 │ │ │ │ eorne pc, r7, r3, asr r8 @ │ │ │ │ - @ instruction: 0xff0af7ae │ │ │ │ + cdp2 7, 15, cr15, cr12, cr14, {5} │ │ │ │ @ instruction: 0xf649e718 │ │ │ │ vrsra.s64 , q10, #64 │ │ │ │ @ instruction: 0xf8532397 │ │ │ │ @ instruction: 0xf7ae1027 │ │ │ │ - str pc, [sp, r1, lsl #30]! │ │ │ │ + @ instruction: 0xe7adfef3 │ │ │ │ mvnspl pc, #76546048 @ 0x4900000 │ │ │ │ orrscs pc, r7, #192, 4 │ │ │ │ eorne pc, r8, r3, asr r8 @ │ │ │ │ - cdp2 7, 15, cr15, cr8, cr14, {5} │ │ │ │ + cdp2 7, 14, cr15, cr10, cr14, {5} │ │ │ │ @ instruction: 0xf649e76a │ │ │ │ vrshr.s64 , q10, #64 │ │ │ │ @ instruction: 0xf8522297 │ │ │ │ @ instruction: 0xf7ae1023 │ │ │ │ - str pc, [sp, pc, ror #29]! │ │ │ │ - addeq r9, r6, lr, ror #21 │ │ │ │ + str pc, [sp, r1, ror #29]! │ │ │ │ + ldrdeq r9, [r6], r2 │ │ │ │ @ instruction: 0x461db530 │ │ │ │ smullscc pc, r9, r0, r8 @ │ │ │ │ mulmi ip, sp, r8 │ │ │ │ @ instruction: 0xce34e9d0 │ │ │ │ - b 0x1492ba8 │ │ │ │ - b 0x13c5830 │ │ │ │ - b 0x1c697fc │ │ │ │ + b 0x1492bc4 │ │ │ │ + b 0x13c584c │ │ │ │ + b 0x1c69818 │ │ │ │ @ instruction: 0xf00c0c0c │ │ │ │ orrlt r0, r3, r1, lsl #6 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ - b 0x1495a9c │ │ │ │ - b 0x13b5750 │ │ │ │ - b 0x1c7991c │ │ │ │ + b 0x1495ab8 │ │ │ │ + b 0x13b576c │ │ │ │ + b 0x1c79938 │ │ │ │ @ instruction: 0xf00c0c0c │ │ │ │ - blcs 0xa71f0 │ │ │ │ + blcs 0xa720c │ │ │ │ strtmi sp, [fp], -lr, ror #3 │ │ │ │ pop {r0, r1, sl, ip, pc} │ │ │ │ @ instruction: 0xe6b34030 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ addlt r6, r4, ip, asr #16 │ │ │ │ strmi r4, [r7], -lr, lsl #12 │ │ │ │ @ instruction: 0x469a4691 │ │ │ │ - cdp2 7, 8, cr15, cr10, cr9, {5} │ │ │ │ + cdp2 7, 7, cr15, cr12, cr9, {5} │ │ │ │ strmi r2, [r5], -pc, lsl #24 │ │ │ │ rschi pc, r3, r0, asr #32 │ │ │ │ smullscc pc, r9, r7, r8 @ │ │ │ │ ldrtmi r4, [r8], -r1, lsl #12 │ │ │ │ svclt 0x000c2b00 │ │ │ │ andcs r2, r4, #8, 4 @ 0x80000000 │ │ │ │ - ldc2l 7, cr15, [sl, #-1004] @ 0xfffffc14 │ │ │ │ + stc2l 7, cr15, [ip, #-1004] @ 0xfffffc14 │ │ │ │ ldrdhi pc, [r8], -r6 │ │ │ │ - cdp2 7, 7, cr15, cr8, cr9, {5} │ │ │ │ + cdp2 7, 6, cr15, cr10, cr9, {5} │ │ │ │ @ instruction: 0xf1b84604 │ │ │ │ @ instruction: 0xf0400f0f │ │ │ │ @ instruction: 0xf897809a │ │ │ │ @ instruction: 0x460130d9 │ │ │ │ - blcs 0xb7f30 │ │ │ │ + blcs 0xb7f4c │ │ │ │ andcs fp, r8, #12, 30 @ 0x30 │ │ │ │ @ instruction: 0xf7fb2204 │ │ │ │ - @ instruction: 0xf1b9fd47 │ │ │ │ + @ instruction: 0xf1b9fd39 │ │ │ │ @ instruction: 0xf0400f00 │ │ │ │ @ instruction: 0x46218098 │ │ │ │ @ instruction: 0xf7fd4628 │ │ │ │ - @ instruction: 0xf1baf9d1 │ │ │ │ + @ instruction: 0xf1baf9c3 │ │ │ │ @ instruction: 0xf0400f00 │ │ │ │ ldmvs r3!, {r0, r2, r3, r4, r7, pc}^ │ │ │ │ rsble r2, r5, pc, lsl #22 │ │ │ │ - cdp2 7, 8, cr15, cr12, cr9, {5} │ │ │ │ + cdp2 7, 7, cr15, cr14, cr9, {5} │ │ │ │ @ instruction: 0xf7a94680 │ │ │ │ - strtmi pc, [r9], -r9, lsl #29 │ │ │ │ + @ instruction: 0x4629fe7b │ │ │ │ strbmi r4, [r0], -r1, lsl #13 │ │ │ │ - @ instruction: 0xf89ef7b6 │ │ │ │ + @ instruction: 0xf890f7b6 │ │ │ │ strbmi r4, [r8], -r1, lsr #12 │ │ │ │ - @ instruction: 0xf89af7b6 │ │ │ │ + @ instruction: 0xf88cf7b6 │ │ │ │ strbmi r4, [r1], -sl, asr #12 │ │ │ │ @ instruction: 0xf7b24640 │ │ │ │ - ldmvs r3!, {r0, r1, r2, r3, r4, r5, r6, r7, fp, ip, sp, lr, pc}^ │ │ │ │ + ldmvs r3!, {r0, r4, r5, r6, r7, fp, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf0402b0f │ │ │ │ @ instruction: 0xf89780a9 │ │ │ │ @ instruction: 0x462130d9 │ │ │ │ - blcs 0xb7f90 │ │ │ │ + blcs 0xb7fac │ │ │ │ andcs fp, r8, #12, 30 @ 0x30 │ │ │ │ @ instruction: 0xf7fb2204 │ │ │ │ - @ instruction: 0x4648fd17 │ │ │ │ + strbmi pc, [r8], -r9, lsl #26 @ │ │ │ │ @ instruction: 0xf7b64621 │ │ │ │ - strbmi pc, [sl], -r3, lsl #17 @ │ │ │ │ + @ instruction: 0x464af875 │ │ │ │ strbmi r4, [r0], -r1, asr #12 │ │ │ │ - @ instruction: 0xf8e8f7b2 │ │ │ │ + @ instruction: 0xf8daf7b2 │ │ │ │ @ instruction: 0xf6424642 │ │ │ │ vmlal.s8 , d16, d20 │ │ │ │ @ instruction: 0x46212897 │ │ │ │ @ instruction: 0xf7b64628 │ │ │ │ - @ instruction: 0xf7a9f8e3 │ │ │ │ - andscs pc, pc, #592 @ 0x250 │ │ │ │ + @ instruction: 0xf7a9f8d5 │ │ │ │ + andscs pc, pc, #368 @ 0x170 │ │ │ │ andls r4, r3, r9, lsr #12 │ │ │ │ - blx 0xfe7e45aa │ │ │ │ - cdp2 7, 1, cr15, cr14, cr9, {5} │ │ │ │ + blx 0xfe4645c6 │ │ │ │ + cdp2 7, 1, cr15, cr0, cr9, {5} │ │ │ │ ldrdne pc, [r0], -r8 │ │ │ │ andvc pc, sl, #1325400064 @ 0x4f000000 │ │ │ │ @ instruction: 0xf7b14681 │ │ │ │ - andcs pc, r1, r9, asr sp @ │ │ │ │ - blx 0xff4e45ac │ │ │ │ + andcs pc, r1, fp, asr #26 │ │ │ │ + blx 0xff1645c8 │ │ │ │ strbmi r4, [r9], -r2, lsr #12 │ │ │ │ - blls 0x18a70c │ │ │ │ + blls 0x18a728 │ │ │ │ @ instruction: 0xf8cd2009 │ │ │ │ @ instruction: 0xf7b09004 │ │ │ │ - @ instruction: 0xf8d8fd53 │ │ │ │ + @ instruction: 0xf8d8fd45 │ │ │ │ strbmi r1, [r8], -r0 │ │ │ │ andvc pc, sl, #1325400064 @ 0x4f000000 │ │ │ │ - ldc2 7, cr15, [r2, #708]! @ 0x2c4 │ │ │ │ + stc2 7, cr15, [r4, #708]! @ 0x2c4 │ │ │ │ ldmdavs r1!, {r3, r4, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7fe462a │ │ │ │ andcs pc, r1, r5, asr #29 │ │ │ │ tstcs r0, r4 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @@ -153858,54 +153865,54 @@ │ │ │ │ orrscs pc, r7, #192, 4 │ │ │ │ eorseq pc, ip, ip, asr #12 │ │ │ │ addseq pc, r1, r0, asr #5 │ │ │ │ msrvc SPSR_fsc, r0, lsl #10 │ │ │ │ ldrmi r6, [r3], #-2075 @ 0xfffff7e5 │ │ │ │ andls r4, r0, #704643072 @ 0x2a000000 │ │ │ │ @ instruction: 0x03b4f8d0 │ │ │ │ - stc2l 7, cr15, [lr, #680]! @ 0x2a8 │ │ │ │ + stc2l 7, cr15, [r0, #680]! @ 0x2a8 │ │ │ │ @ instruction: 0xf649e7d4 │ │ │ │ vrsra.s64 , q10, #64 │ │ │ │ @ instruction: 0xf8532397 │ │ │ │ @ instruction: 0xf7ae1028 │ │ │ │ - @ instruction: 0xf1b9fdfb │ │ │ │ + @ instruction: 0xf1b9fded │ │ │ │ @ instruction: 0xf43f0f00 │ │ │ │ strtmi sl, [r1], -r8, ror #30 │ │ │ │ andscs r4, r0, #32, 12 @ 0x2000000 │ │ │ │ - blx 0x96465e │ │ │ │ + blx 0x5e467a │ │ │ │ strtmi r4, [r8], -r1, lsr #12 │ │ │ │ - @ instruction: 0xf934f7fd │ │ │ │ + @ instruction: 0xf926f7fd │ │ │ │ svceq 0x0000f1ba │ │ │ │ svcge 0x0063f43f │ │ │ │ strtmi r4, [r9], -r2, lsr #12 │ │ │ │ @ instruction: 0xf7ae4628 │ │ │ │ - ldmvs r4!, {r0, r3, r7, r9, sl, fp, ip, sp, lr, pc}^ │ │ │ │ + ldmvs r4!, {r0, r1, r3, r4, r5, r6, r9, sl, fp, ip, sp, lr, pc}^ │ │ │ │ adcsle r2, r3, pc, lsl #24 │ │ │ │ - ldc2 7, cr15, [r6, #676]! @ 0x2a4 │ │ │ │ + stc2 7, cr15, [r8, #676]! @ 0x2a4 │ │ │ │ mvnspl pc, #76546048 @ 0x4900000 │ │ │ │ orrscs pc, r7, #192, 4 │ │ │ │ @ instruction: 0xf8534680 │ │ │ │ @ instruction: 0xf7ae1024 │ │ │ │ - blmi 0x4a5f30 │ │ │ │ + blmi 0x4a5f14 │ │ │ │ svccs 0x0070ee1d │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ - bl 0x13cb28 │ │ │ │ + bl 0x13cb44 │ │ │ │ andls r0, r1, r8 │ │ │ │ @ instruction: 0xf649e7b6 │ │ │ │ vrsra.s64 , q10, #64 │ │ │ │ @ instruction: 0xf8532397 │ │ │ │ @ instruction: 0xf7ae1024 │ │ │ │ - ldr pc, [sp, -r5, asr #27] │ │ │ │ + @ instruction: 0xe71dfdb7 │ │ │ │ rscspl pc, r4, #76546048 @ 0x4900000 │ │ │ │ addscs pc, r7, #192, 4 │ │ │ │ @ instruction: 0xf8524620 │ │ │ │ @ instruction: 0xf7ae1023 │ │ │ │ - @ instruction: 0xe756fdbb │ │ │ │ - addeq r9, r6, sl, lsl r8 │ │ │ │ - addeq r9, r6, ip, lsl #15 │ │ │ │ + ldrb pc, [r6, -sp, lsr #27] @ │ │ │ │ + strdeq r9, [r6], lr │ │ │ │ + addeq r9, r6, r0, ror r7 │ │ │ │ ldrsbgt pc, [r0], #128 @ 0x80 @ │ │ │ │ mcrreq 3, 12, pc, r0, cr12 @ │ │ │ │ svceq 0x0000f1bc │ │ │ │ strbtmi sp, [r0], -r6, lsl #2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ @@ -153920,94 +153927,94 @@ │ │ │ │ andlt r4, r5, r0, lsr #12 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ stmdavs ip, {r4, r5, r6, r7, r8, r9, pc}^ │ │ │ │ @ instruction: 0x46904699 │ │ │ │ strmi r4, [r5], -lr, lsl #12 │ │ │ │ - ldc2l 7, cr15, [lr, #-676] @ 0xfffffd5c │ │ │ │ + ldc2l 7, cr15, [r0, #-676] @ 0xfffffd5c │ │ │ │ strmi r2, [r7], -pc, lsl #24 │ │ │ │ addhi pc, r4, r0, asr #32 │ │ │ │ smullscc pc, r9, r5, r8 @ │ │ │ │ strtmi r4, [r8], -r1, lsl #12 │ │ │ │ svclt 0x000c2b00 │ │ │ │ andcs r2, r4, #8, 4 @ 0x80000000 │ │ │ │ - stc2 7, cr15, [lr], #-1004 @ 0xfffffc14 │ │ │ │ + stc2 7, cr15, [r0], #-1004 @ 0xfffffc14 │ │ │ │ movwls r6, #14515 @ 0x38b3 │ │ │ │ - stc2l 7, cr15, [ip, #-676] @ 0xfffffd5c │ │ │ │ + ldc2 7, cr15, [lr, #-676]! @ 0xfffffd5c │ │ │ │ strmi r9, [r4], -r3, lsl #22 │ │ │ │ cmnle r8, pc, lsl #22 │ │ │ │ smullscc pc, r9, r5, r8 @ │ │ │ │ strtmi r4, [r8], -r1, lsl #12 │ │ │ │ svclt 0x000c2b00 │ │ │ │ andcs r2, r4, #8, 4 @ 0x80000000 │ │ │ │ - ldc2 7, cr15, [ip], {251} @ 0xfb │ │ │ │ + stc2 7, cr15, [lr], {251} @ 0xfb │ │ │ │ svceq 0x0000f1b9 │ │ │ │ @ instruction: 0x4621d01f │ │ │ │ andcs r4, r0, #32, 12 @ 0x2000000 │ │ │ │ rscsvc pc, pc, #217055232 @ 0xcf00000 │ │ │ │ - blx 0x1364786 │ │ │ │ + blx 0xfe47a2 │ │ │ │ ldrtmi r4, [sl], -r3, lsr #12 │ │ │ │ @ instruction: 0x46214638 │ │ │ │ - @ instruction: 0xff64f7b0 │ │ │ │ + @ instruction: 0xff56f7b0 │ │ │ │ svceq 0x0000f1b8 │ │ │ │ @ instruction: 0x4628d11d │ │ │ │ @ instruction: 0x46226831 │ │ │ │ stc2l 7, cr15, [ip, #1016]! @ 0x3f8 │ │ │ │ andlt r2, r5, r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ andscs r8, r0, #240, 6 @ 0xc0000003 │ │ │ │ strtmi r4, [r0], -r1, lsr #12 │ │ │ │ - @ instruction: 0xffd0f7ae │ │ │ │ + @ instruction: 0xffc2f7ae │ │ │ │ ldrtmi r4, [sl], -r3, lsr #12 │ │ │ │ @ instruction: 0x46214638 │ │ │ │ - @ instruction: 0xff46f7b0 │ │ │ │ + @ instruction: 0xff38f7b0 │ │ │ │ svceq 0x0000f1b8 │ │ │ │ ldmvs r2!, {r0, r5, r6, r7, ip, lr, pc}^ │ │ │ │ @ instruction: 0xf7a99203 │ │ │ │ - bls 0x1a5d40 │ │ │ │ + bls 0x1a5d24 │ │ │ │ teqle r8, pc, lsl #20 │ │ │ │ smullscs pc, r9, r5, r8 @ │ │ │ │ andls r4, r3, r1, lsl #12 │ │ │ │ - bcs 0xb81cc │ │ │ │ + bcs 0xb81e8 │ │ │ │ andcs fp, r8, #12, 30 @ 0x30 │ │ │ │ @ instruction: 0xf7fb2204 │ │ │ │ - blls 0x1a589c │ │ │ │ + blls 0x1a5880 │ │ │ │ @ instruction: 0xee1d4a1b │ │ │ │ @ instruction: 0xf64c1f70 │ │ │ │ vmvn.i32 d16, #12 @ 0x0000000c │ │ │ │ ldrbtmi r0, [sl], #-145 @ 0xffffff6f │ │ │ │ stmpl sl, {r1, r4, fp, sp, lr} │ │ │ │ msrvc SPSR_fsc, r0, lsl #10 │ │ │ │ movwls r4, #5139 @ 0x1413 │ │ │ │ @ instruction: 0x13a4f642 │ │ │ │ orrscs pc, r7, #192, 4 │ │ │ │ ldrmi r6, [r3], #-2075 @ 0xfffff7e5 │ │ │ │ andls r4, r0, #570425344 @ 0x22000000 │ │ │ │ @ instruction: 0x03b4f8d0 │ │ │ │ - ldc2l 7, cr15, [r4], #680 @ 0x2a8 │ │ │ │ + stc2l 7, cr15, [r6], #680 @ 0x2a8 │ │ │ │ @ instruction: 0xf649e7b3 │ │ │ │ vrshr.s64 , q10, #64 │ │ │ │ @ instruction: 0xf8522297 │ │ │ │ @ instruction: 0xf7ae1023 │ │ │ │ - ldr pc, [r7, r1, lsl #26] │ │ │ │ + @ instruction: 0xe797fcf3 │ │ │ │ mvnspl pc, #76546048 @ 0x4900000 │ │ │ │ orrscs pc, r7, #192, 4 │ │ │ │ eorne pc, r4, r3, asr r8 @ │ │ │ │ - ldc2l 7, cr15, [r8], #696 @ 0x2b8 │ │ │ │ + stc2l 7, cr15, [sl], #696 @ 0x2b8 │ │ │ │ @ instruction: 0xf649e77c │ │ │ │ vsra.s64 , q10, #64 │ │ │ │ mulls r3, r7, r1 │ │ │ │ eorne pc, r2, r1, asr r8 @ │ │ │ │ - stc2l 7, cr15, [lr], #696 @ 0x2b8 │ │ │ │ + stc2l 7, cr15, [r0], #696 @ 0x2b8 │ │ │ │ strb r9, [r7, r3, lsl #22] │ │ │ │ - addeq r9, r6, lr, lsl r6 │ │ │ │ + addeq r9, r6, r2, lsl #12 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ smullspl pc, r9, r0, r8 @ │ │ │ │ @ instruction: 0xf8d0b084 │ │ │ │ @ instruction: 0xf8d060d0 │ │ │ │ @@ -154025,189 +154032,189 @@ │ │ │ │ vstmiavc r4, {s29-s104} │ │ │ │ @ instruction: 0x0c0cea6f │ │ │ │ streq pc, [r1], #-12 │ │ │ │ mvnle r2, r0, lsl #24 │ │ │ │ ldrmi r6, [sl], lr, asr #16 │ │ │ │ @ instruction: 0x460d4691 │ │ │ │ strmi r4, [r0], r7, lsl #12 │ │ │ │ - stc2 7, cr15, [ip], {169} @ 0xa9 │ │ │ │ + ldc2l 7, cr15, [lr], #-676 @ 0xfffffd5c │ │ │ │ strmi r2, [r4], -pc, lsl #28 │ │ │ │ @ instruction: 0xf897d15b │ │ │ │ @ instruction: 0x463830d9 │ │ │ │ - blcs 0xb82a8 │ │ │ │ + blcs 0xb82c4 │ │ │ │ andcs fp, r8, #12, 30 @ 0x30 │ │ │ │ @ instruction: 0xf7fb2204 │ │ │ │ - stmiavs fp!, {r0, r2, r3, r4, r6, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmiavs fp!, {r0, r1, r2, r3, r6, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf7a99303 │ │ │ │ - blls 0x1a5c24 │ │ │ │ - blcs 0x478254 │ │ │ │ + blls 0x1a5c08 │ │ │ │ + blcs 0x478270 │ │ │ │ @ instruction: 0xf898d140 │ │ │ │ @ instruction: 0x464030d9 │ │ │ │ - blcs 0xb830c │ │ │ │ + blcs 0xb8328 │ │ │ │ andcs fp, r8, #12, 30 @ 0x30 │ │ │ │ @ instruction: 0xf7fb2204 │ │ │ │ - ldrtmi pc, [r3], -fp, asr #22 @ │ │ │ │ + @ instruction: 0x4633fb3d │ │ │ │ strtmi r4, [r1], -r2, lsr #12 │ │ │ │ @ instruction: 0xf7b04630 │ │ │ │ - stmiavs fp!, {r0, r2, r3, r4, r7, r9, sl, fp, ip, sp, lr, pc}^ │ │ │ │ + stmiavs fp!, {r0, r1, r2, r3, r7, r9, sl, fp, ip, sp, lr, pc}^ │ │ │ │ andsle r2, sl, pc, lsl #22 │ │ │ │ @ instruction: 0xf7a99303 │ │ │ │ - blls 0x1a5bf0 │ │ │ │ + blls 0x1a5bd4 │ │ │ │ rscspl pc, r4, #76546048 @ 0x4900000 │ │ │ │ addscs pc, r7, #192, 4 │ │ │ │ @ instruction: 0xf8524607 │ │ │ │ @ instruction: 0xf7ae1023 │ │ │ │ - @ instruction: 0xf1bafc81 │ │ │ │ + @ instruction: 0xf1bafc73 │ │ │ │ eorle r0, pc, r0, lsl #30 │ │ │ │ @ instruction: 0xf7aa2000 │ │ │ │ - ldrtmi pc, [fp], -sp, lsl #18 @ │ │ │ │ + @ instruction: 0x463bf8ff │ │ │ │ strtmi r4, [r1], -r2, lsl #12 │ │ │ │ stmib sp, {r4, r5, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf7b06400 │ │ │ │ - @ instruction: 0xf1b9fd51 │ │ │ │ + @ instruction: 0xf1b9fd43 │ │ │ │ @ instruction: 0xd1290f00 │ │ │ │ stmdavs r9!, {r6, r9, sl, lr} │ │ │ │ @ instruction: 0xf7fe4622 │ │ │ │ andcs pc, r1, r7, lsl #26 │ │ │ │ tstcs r0, r4 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0x87f0e8bd │ │ │ │ rscspl pc, r4, #76546048 @ 0x4900000 │ │ │ │ addscs pc, r7, #192, 4 │ │ │ │ eorne pc, r3, r2, asr r8 @ │ │ │ │ - mrrc2 7, 10, pc, r8, cr14 @ │ │ │ │ + mcrr2 7, 10, pc, sl, cr14 @ │ │ │ │ @ instruction: 0xf649e7bf │ │ │ │ vrsra.s64 , q10, #64 │ │ │ │ @ instruction: 0xf8532397 │ │ │ │ @ instruction: 0xf7ae1026 │ │ │ │ - str pc, [r4, pc, asr #24]! │ │ │ │ + str pc, [r4, r1, asr #24]! │ │ │ │ @ instruction: 0x4621463a │ │ │ │ @ instruction: 0xf7ae4620 │ │ │ │ - @ instruction: 0xf1b9fc89 │ │ │ │ + @ instruction: 0xf1b9fc7b │ │ │ │ sbcsle r0, r5, r0, lsl #30 │ │ │ │ @ instruction: 0x46304631 │ │ │ │ @ instruction: 0xf7af221f │ │ │ │ - ldrtmi pc, [r2], -pc, lsr #16 @ │ │ │ │ + ldrtmi pc, [r2], -r1, lsr #16 @ │ │ │ │ strtmi r4, [r0], -r1, lsr #12 │ │ │ │ - ldc2l 7, cr15, [ip], #-696 @ 0xfffffd48 │ │ │ │ + stc2l 7, cr15, [lr], #-696 @ 0xfffffd48 │ │ │ │ svclt 0x0000e7ca │ │ │ │ ldrsbcc pc, [r0], #128 @ 0x80 @ │ │ │ │ movteq pc, #963 @ 0x3c3 @ │ │ │ │ @ instruction: 0x4618b933 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ stmdavs fp, {r2, r7, ip, sp, pc}^ │ │ │ │ strmi r4, [r5], -ip, lsl #12 │ │ │ │ movwls r4, #9735 @ 0x2607 │ │ │ │ - blx 0xffde49ea │ │ │ │ + blx 0xffa64a06 │ │ │ │ strmi r9, [r1], -r2, lsl #22 │ │ │ │ - blcs 0x478364 │ │ │ │ + blcs 0x478380 │ │ │ │ @ instruction: 0xf895d15d │ │ │ │ @ instruction: 0x462830d9 │ │ │ │ svclt 0x000c2b00 │ │ │ │ andcs r2, r4, #8, 4 @ 0x80000000 │ │ │ │ - blx 0xff1e4b4c │ │ │ │ + blx 0xfee64b68 │ │ │ │ movwls r6, #10403 @ 0x28a3 │ │ │ │ - blx 0xff964a0e │ │ │ │ + blx 0xff5e4a2a │ │ │ │ strmi r9, [r0], r2, lsl #22 │ │ │ │ cmple r3, pc, lsl #22 │ │ │ │ smullscc pc, r9, r7, r8 @ │ │ │ │ ldrtmi r4, [r8], -r1, lsl #12 │ │ │ │ svclt 0x000c2b00 │ │ │ │ andcs r2, r4, #8, 4 @ 0x80000000 │ │ │ │ - blx 0xfed64b70 │ │ │ │ + blx 0xfe9e4b8c │ │ │ │ vnmls.f64 d4, d13, d21 │ │ │ │ @ instruction: 0xf64c2f70 │ │ │ │ vmvn.i32 d16, #12 @ 0x0000000c │ │ │ │ ldrbtmi r0, [fp], #-145 @ 0xffffff6f │ │ │ │ @ instruction: 0xf500681b │ │ │ │ ldmpl r3, {r0, r1, r2, r7, r8, sp, lr}^ │ │ │ │ andeq lr, r3, #8, 22 @ 0x2000 │ │ │ │ ldrtmi r9, [r3], #-512 @ 0xfffffe00 │ │ │ │ @ instruction: 0xf8d0461a │ │ │ │ @ instruction: 0xf7aa0438 │ │ │ │ - stmiavs r3!, {r0, r1, r2, r5, r7, r8, r9, fp, ip, sp, lr, pc}^ │ │ │ │ + stmiavs r3!, {r0, r3, r4, r7, r8, r9, fp, ip, sp, lr, pc}^ │ │ │ │ andsle r2, r1, pc, lsl #22 │ │ │ │ @ instruction: 0xf7a99303 │ │ │ │ - blls 0x1a5aa0 │ │ │ │ + blls 0x1a5a84 │ │ │ │ mvnspl pc, r9, asr #12 │ │ │ │ orrscs pc, r7, r0, asr #5 │ │ │ │ @ instruction: 0xf8519002 │ │ │ │ @ instruction: 0xf7ae1023 │ │ │ │ - bls 0x165b34 │ │ │ │ + bls 0x165b18 │ │ │ │ @ instruction: 0x46304631 │ │ │ │ - ldc2 7, cr15, [r4], {174} @ 0xae │ │ │ │ + stc2 7, cr15, [r6], {174} @ 0xae │ │ │ │ stmdavs r1!, {r3, r4, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7fe4632 │ │ │ │ andcs pc, r1, fp, ror #24 │ │ │ │ tstcs r0, r4 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ rscspl pc, r4, #76546048 @ 0x4900000 │ │ │ │ addscs pc, r7, #192, 4 │ │ │ │ eorne pc, r3, r2, asr r8 @ │ │ │ │ - blx 0xfefe4ac2 │ │ │ │ + blx 0xfec64ade │ │ │ │ @ instruction: 0xf649e7bc │ │ │ │ vrshr.s64 , q10, #64 │ │ │ │ @ instruction: 0xf8522297 │ │ │ │ @ instruction: 0xf7ae1023 │ │ │ │ - @ instruction: 0xe7a1fbb3 │ │ │ │ - ldrdeq r9, [r6], r2 │ │ │ │ + str pc, [r1, r5, lsr #23]! │ │ │ │ + @ instruction: 0x008693b6 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebfde28 │ │ │ │ + bl 0xfebfde44 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8900fd8 │ │ │ │ ldrdlt r3, [r5], r9 │ │ │ │ @ instruction: 0xf8d46d04 │ │ │ │ - blcs 0xb6f9c │ │ │ │ + blcs 0xb6fb8 │ │ │ │ @ instruction: 0xf014d054 │ │ │ │ suble r6, r9, r0, ror r3 │ │ │ │ strmi r6, [ip], -fp, asr #16 │ │ │ │ ldrmi r9, [r7], -r3, lsl #6 │ │ │ │ @ instruction: 0xf7a94605 │ │ │ │ - blls 0x1a5a08 │ │ │ │ + blls 0x1a59ec │ │ │ │ strmi r4, [r6], -r1, lsl #12 │ │ │ │ cmnle r2, pc, lsl #22 │ │ │ │ smullscc pc, r9, r5, r8 @ │ │ │ │ - blcs 0xb8504 │ │ │ │ + blcs 0xb8520 │ │ │ │ andcs fp, r8, #12, 30 @ 0x30 │ │ │ │ @ instruction: 0xf7fb2204 │ │ │ │ - stmiavs r2!, {r0, r2, r3, r4, r5, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmiavs r2!, {r0, r1, r2, r3, r5, r9, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf7a99203 │ │ │ │ - bls 0x1a59e4 │ │ │ │ - bcs 0x478488 │ │ │ │ + bls 0x1a59c8 │ │ │ │ + bcs 0x4784a4 │ │ │ │ @ instruction: 0xf895d146 │ │ │ │ @ instruction: 0x461920d9 │ │ │ │ movwls r4, #13864 @ 0x3628 │ │ │ │ svclt 0x000c2a00 │ │ │ │ andcs r2, r4, #8, 4 @ 0x80000000 │ │ │ │ - blx 0xb64c80 │ │ │ │ - bmi 0xa8d8a4 │ │ │ │ + blx 0x7e4c9c │ │ │ │ + bmi 0xa8d8c0 │ │ │ │ svcne 0x0070ee1d │ │ │ │ ldmdavs r2, {r1, r3, r4, r5, r6, sl, lr} │ │ │ │ ldmne r0, {r1, r3, r7, fp, ip, lr}^ │ │ │ │ @ instruction: 0x13a4f642 │ │ │ │ orrscs pc, r7, #192, 4 │ │ │ │ ldrmi r6, [r3], #-2075 @ 0xfffff7e5 │ │ │ │ stmib sp, {r1, r4, r5, sl, lr}^ │ │ │ │ @ instruction: 0xf64c2000 │ │ │ │ vmvn.i32 d16, #12 @ 0x0000000c │ │ │ │ @ instruction: 0xb1f70091 │ │ │ │ @ instruction: 0x41bcf200 │ │ │ │ ldrteq pc, [ip], #2256 @ 0x8d0 @ │ │ │ │ - blx 0x11e4b76 │ │ │ │ + blx 0xe64b92 │ │ │ │ ldrtmi r6, [r2], -r1, lsr #16 │ │ │ │ @ instruction: 0xf7fe4628 │ │ │ │ movwcs pc, #7153 @ 0x1bf1 @ │ │ │ │ andlt r4, r5, r8, lsl r6 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldcllt 12, cr0, [r0] │ │ │ │ @@ -154215,132 +154222,132 @@ │ │ │ │ ldrmi sp, [r8], -sl, lsr #3 │ │ │ │ tstcs r0, r5 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf500bdf0 │ │ │ │ @ instruction: 0xf8d061a8 │ │ │ │ @ instruction: 0xf7aa0540 │ │ │ │ - ldrb pc, [pc, r5, lsr #22] @ │ │ │ │ + bfi pc, r7, #22, #10 @ │ │ │ │ mvnspl pc, r9, asr #12 │ │ │ │ orrscs pc, r7, r0, asr #5 │ │ │ │ @ instruction: 0xf8519003 │ │ │ │ @ instruction: 0xf7ae1022 │ │ │ │ - blls 0x1a59e4 │ │ │ │ + blls 0x1a59c8 │ │ │ │ @ instruction: 0xf649e7b9 │ │ │ │ vrshr.s64 , q10, #64 │ │ │ │ @ instruction: 0xf8522297 │ │ │ │ @ instruction: 0xf7ae1023 │ │ │ │ - ldr pc, [ip, r7, lsr #22] │ │ │ │ - addeq r9, r6, r8, asr #5 │ │ │ │ + @ instruction: 0xe79cfb19 │ │ │ │ + addeq r9, r6, ip, lsr #5 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ strmi r6, [lr], -ip, asr #16 │ │ │ │ ldrmi r4, [r1], r5, lsl #12 │ │ │ │ @ instruction: 0xf7a9469a │ │ │ │ - @ instruction: 0x2c0ffaeb │ │ │ │ + @ instruction: 0x2c0ffadd │ │ │ │ @ instruction: 0xf0404680 │ │ │ │ @ instruction: 0xf895808e │ │ │ │ @ instruction: 0x460130d9 │ │ │ │ - blcs 0xb8608 │ │ │ │ + blcs 0xb8624 │ │ │ │ andcs fp, r8, #12, 30 @ 0x30 │ │ │ │ @ instruction: 0xf7fb2204 │ │ │ │ - ldmvs r4!, {r0, r1, r3, r4, r5, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ - blx 0xff764c1c │ │ │ │ + ldmvs r4!, {r0, r2, r3, r5, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ + blx 0xff3e4c38 │ │ │ │ stccs 6, cr4, [pc], {7} │ │ │ │ addhi pc, ip, r0, asr #32 │ │ │ │ smullscc pc, r9, r5, r8 @ │ │ │ │ strtmi r4, [r8], -r1, lsl #12 │ │ │ │ svclt 0x000c2b00 │ │ │ │ andcs r2, r4, #8, 4 @ 0x80000000 │ │ │ │ - @ instruction: 0xf9aaf7fb │ │ │ │ + @ instruction: 0xf99cf7fb │ │ │ │ svceq 0x0000f1b9 │ │ │ │ addhi pc, sl, r0, asr #32 │ │ │ │ @ instruction: 0x46404639 │ │ │ │ - mrc2 7, 1, pc, cr4, cr12, {7} │ │ │ │ - blx 0xffe64c4c │ │ │ │ + mcr2 7, 1, pc, cr6, cr12, {7} @ │ │ │ │ + blx 0xffae4c68 │ │ │ │ @ instruction: 0xf7a94604 │ │ │ │ - @ instruction: 0x4641faf3 │ │ │ │ + strbmi pc, [r1], -r5, ror #21 @ │ │ │ │ strtmi r4, [r0], -r1, lsl #13 │ │ │ │ - stc2 7, cr15, [r8, #-724] @ 0xfffffd2c │ │ │ │ + ldc2l 7, cr15, [sl], #724 @ 0x2d4 │ │ │ │ @ instruction: 0x46484639 │ │ │ │ - stc2 7, cr15, [r4, #-724] @ 0xfffffd2c │ │ │ │ + ldc2l 7, cr15, [r6], #724 @ 0x2d4 │ │ │ │ strtmi r4, [r1], -sl, asr #12 │ │ │ │ @ instruction: 0xf1ba4620 │ │ │ │ subsle r0, r3, r0, lsl #30 │ │ │ │ - stc2 7, cr15, [r4, #708] @ 0x2c4 │ │ │ │ + ldc2l 7, cr15, [r6, #-708]! @ 0xfffffd3c │ │ │ │ ldrdhi pc, [ip], -r6 │ │ │ │ ldrdls pc, [r0], -r6 │ │ │ │ - blx 0xfeae4c80 │ │ │ │ + blx 0xfe764c9c │ │ │ │ svceq 0x000ff1b8 │ │ │ │ cmnle r4, r7, lsl #12 │ │ │ │ smullscc pc, r9, r5, r8 @ │ │ │ │ strtmi r4, [r8], -r1, lsl #12 │ │ │ │ svclt 0x000c2b00 │ │ │ │ andcs r2, r4, #8, 4 @ 0x80000000 │ │ │ │ - @ instruction: 0xf978f7fb │ │ │ │ - blx 0xfe6e4ca0 │ │ │ │ + @ instruction: 0xf96af7fb │ │ │ │ + blx 0xfe364cbc │ │ │ │ svceq 0x000ff1b9 │ │ │ │ cmple fp, r0, lsl #13 │ │ │ │ smullscc pc, r9, r5, r8 @ │ │ │ │ strtmi r4, [r8], -r1, lsl #12 │ │ │ │ svclt 0x000c2b00 │ │ │ │ andcs r2, r4, #8, 4 @ 0x80000000 │ │ │ │ - @ instruction: 0xf968f7fb │ │ │ │ - blx 0xfefe4cc0 │ │ │ │ + @ instruction: 0xf95af7fb │ │ │ │ + blx 0xfec64cdc │ │ │ │ strmi r4, [r1], r2, asr #12 │ │ │ │ @ instruction: 0xf7b54639 │ │ │ │ - strbmi pc, [sl], -fp, lsl #26 @ │ │ │ │ + @ instruction: 0x464afcfd │ │ │ │ strtmi r4, [r0], -r1, lsr #12 │ │ │ │ - ldc2 7, cr15, [r6, #-708]! @ 0xfffffd3c │ │ │ │ + stc2 7, cr15, [r8, #-708]! @ 0xfffffd3c │ │ │ │ ldmdavs r6!, {r0, r1, r2, r4, r5, r6, r7, fp, sp, lr} │ │ │ │ - blx 0x1f64cdc │ │ │ │ + blx 0x1be4cf8 │ │ │ │ strmi r4, [r0], r1, lsr #12 │ │ │ │ - mrrc2 7, 11, pc, r8, cr5 @ │ │ │ │ + mcrr2 7, 11, pc, sl, cr5 @ │ │ │ │ ldrtmi r4, [r9], -r2, asr #12 │ │ │ │ @ instruction: 0xf7fe4628 │ │ │ │ @ instruction: 0xf7a9fb37 │ │ │ │ - strtmi pc, [r1], -pc, ror #20 │ │ │ │ + strtmi pc, [r1], -r1, ror #20 │ │ │ │ @ instruction: 0xf7b54607 │ │ │ │ - strtmi pc, [r8], -r7, ror #24 │ │ │ │ + @ instruction: 0x4628fc59 │ │ │ │ @ instruction: 0x4631463a │ │ │ │ - blx 0xbe4e5a │ │ │ │ + blx 0xbe4e76 │ │ │ │ tstcs r0, r1 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0x87f0e8bd │ │ │ │ - ldc2 7, cr15, [r2, #-708] @ 0xfffffd3c │ │ │ │ + stc2 7, cr15, [r4, #-708] @ 0xfffffd3c │ │ │ │ @ instruction: 0xf649e7aa │ │ │ │ vrsra.s64 , q10, #64 │ │ │ │ @ instruction: 0xf8532397 │ │ │ │ @ instruction: 0xf7ae1024 │ │ │ │ - ldmvs r4!, {r0, r1, r3, r4, r5, r6, r9, fp, ip, sp, lr, pc} │ │ │ │ - blx 0x1464d34 │ │ │ │ + ldmvs r4!, {r0, r2, r3, r5, r6, r9, fp, ip, sp, lr, pc} │ │ │ │ + blx 0x10e4d50 │ │ │ │ stccs 6, cr4, [pc], {7} │ │ │ │ svcge 0x0074f43f │ │ │ │ mvnspl pc, #76546048 @ 0x4900000 │ │ │ │ orrscs pc, r7, #192, 4 │ │ │ │ eorne pc, r4, r3, asr r8 @ │ │ │ │ - blx 0x1be4d60 │ │ │ │ + blx 0x1864d7c │ │ │ │ svceq 0x0000f1b9 │ │ │ │ svcge 0x0076f43f │ │ │ │ @ instruction: 0x46392210 │ │ │ │ @ instruction: 0xf7af4638 │ │ │ │ - @ instruction: 0xe76fff93 │ │ │ │ + strb pc, [pc, -r5, lsl #31]! @ │ │ │ │ mvnspl pc, #76546048 @ 0x4900000 │ │ │ │ orrscs pc, r7, #192, 4 │ │ │ │ eorne pc, r9, r3, asr r8 @ │ │ │ │ - blx 0x1764d84 │ │ │ │ + blx 0x13e4da0 │ │ │ │ @ instruction: 0xf649e7a4 │ │ │ │ vrsra.s64 , q10, #64 │ │ │ │ @ instruction: 0xf8532397 │ │ │ │ @ instruction: 0xf7ae1028 │ │ │ │ - @ instruction: 0xe78bfa51 │ │ │ │ + str pc, [fp, r3, asr #20] │ │ │ │ ldrsbgt pc, [r0], #128 @ 0x80 @ │ │ │ │ mcrreq 3, 12, pc, r0, cr12 @ │ │ │ │ svceq 0x0000f1bc │ │ │ │ strbtmi sp, [r0], -r6, lsl #2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ @@ -154348,370 +154355,370 @@ │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ smullsmi pc, r9, r0, r8 @ │ │ │ │ ldmib r0, {r2, r7, ip, sp, pc}^ │ │ │ │ cmnlt ip, r4, lsr r2 │ │ │ │ - b 0x116ad8c │ │ │ │ + b 0x116ada8 │ │ │ │ bicsmi r0, fp, #134217730 @ 0x8000002 │ │ │ │ movweq pc, #4099 @ 0x1003 @ │ │ │ │ andcs fp, r0, r3, lsl #3 │ │ │ │ tstcs r0, r4 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ - b 0x11690ac │ │ │ │ + b 0x11690c8 │ │ │ │ bicsmi r7, fp, #134217731 @ 0x8000003 │ │ │ │ movweq pc, #4099 @ 0x1003 @ │ │ │ │ mvnle r2, r0, lsl #22 │ │ │ │ strmi r6, [sp], -lr, lsl #17 │ │ │ │ @ instruction: 0xf7a94604 │ │ │ │ - @ instruction: 0x2e0ff9eb │ │ │ │ + @ instruction: 0x2e0ff9dd │ │ │ │ cmnle r0, r7, lsl #12 │ │ │ │ smullscc pc, r9, r4, r8 @ │ │ │ │ strtmi r4, [r0], -r1, lsl #12 │ │ │ │ svclt 0x000c2b00 │ │ │ │ andcs r2, r4, #8, 4 @ 0x80000000 │ │ │ │ - @ instruction: 0xf8bcf7fb │ │ │ │ + @ instruction: 0xf8aef7fb │ │ │ │ movwls r6, #14443 @ 0x386b │ │ │ │ - @ instruction: 0xf9daf7a9 │ │ │ │ + @ instruction: 0xf9ccf7a9 │ │ │ │ strmi r9, [r6], -r3, lsl #22 │ │ │ │ cmnle sp, pc, lsl #22 │ │ │ │ smullscc pc, r9, r4, r8 @ │ │ │ │ strtmi r4, [r0], -r1, lsl #12 │ │ │ │ svclt 0x000c2b00 │ │ │ │ andcs r2, r4, #8, 4 @ 0x80000000 │ │ │ │ - @ instruction: 0xf8aaf7fb │ │ │ │ + @ instruction: 0xf89cf7fb │ │ │ │ @ instruction: 0x463a4633 │ │ │ │ @ instruction: 0x46384631 │ │ │ │ - blx 0x1fe4e62 │ │ │ │ + blx 0x1c64e7e │ │ │ │ @ instruction: 0xf7a92000 │ │ │ │ - stmiavs sl!, {r0, r1, r2, r3, r4, r5, r6, r9, sl, fp, ip, sp, lr, pc}^ │ │ │ │ + stmiavs sl!, {r0, r4, r5, r6, r9, sl, fp, ip, sp, lr, pc}^ │ │ │ │ strmi r9, [r0], r3, lsl #4 │ │ │ │ - @ instruction: 0xf9bef7a9 │ │ │ │ - bcs 0x48d7c0 │ │ │ │ + @ instruction: 0xf9b0f7a9 │ │ │ │ + bcs 0x48d7dc │ │ │ │ @ instruction: 0xf894d157 │ │ │ │ @ instruction: 0x460120d9 │ │ │ │ strtmi r9, [r0], -r3 │ │ │ │ svclt 0x000c2a00 │ │ │ │ andcs r2, r4, #8, 4 @ 0x80000000 │ │ │ │ - @ instruction: 0xf88ef7fb │ │ │ │ + @ instruction: 0xf880f7fb │ │ │ │ ldrtmi r9, [sl], -r3, lsl #22 │ │ │ │ @ instruction: 0x46384631 │ │ │ │ stmdacc r0, {r0, r2, r3, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ @ instruction: 0xf7b04633 │ │ │ │ - stmdavs sl!, {r0, r2, r6, r8, fp, ip, sp, lr, pc} │ │ │ │ + stmdavs sl!, {r0, r1, r2, r4, r5, r8, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf7a99203 │ │ │ │ - bls 0x1a5674 │ │ │ │ + bls 0x1a5658 │ │ │ │ teqle r1, pc, lsl #20 │ │ │ │ smullscs pc, r9, r4, r8 @ │ │ │ │ andls r4, r3, r1, lsl #12 │ │ │ │ - bcs 0xb8878 │ │ │ │ + bcs 0xb8894 │ │ │ │ andcs fp, r8, #12, 30 @ 0x30 │ │ │ │ @ instruction: 0xf7fb2204 │ │ │ │ - blls 0x1a51d0 │ │ │ │ + blls 0x1a51b4 │ │ │ │ @ instruction: 0x4631463a │ │ │ │ stmib sp, {r3, r4, r5, r9, sl, lr}^ │ │ │ │ ldrtmi r3, [r3], -r0, lsl #16 │ │ │ │ - @ instruction: 0xf92af7b0 │ │ │ │ + @ instruction: 0xf91cf7b0 │ │ │ │ ldrtmi r6, [sl], -r9, ror #17 │ │ │ │ @ instruction: 0xf7fe4620 │ │ │ │ strtmi pc, [r0], -sp, asr #20 │ │ │ │ ldrtmi r6, [r2], -r9, lsr #16 │ │ │ │ - blx 0x12e5020 │ │ │ │ + blx 0x12e503c │ │ │ │ andlt r2, r4, r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf64981f0 │ │ │ │ vrsra.s64 , q10, #64 │ │ │ │ @ instruction: 0xf8532397 │ │ │ │ @ instruction: 0xf7ae1026 │ │ │ │ - @ instruction: 0xe78ff999 │ │ │ │ + str pc, [pc, fp, lsl #19] │ │ │ │ mvnspl pc, r9, asr #12 │ │ │ │ orrscs pc, r7, r0, asr #5 │ │ │ │ @ instruction: 0xf8519003 │ │ │ │ @ instruction: 0xf7ae1022 │ │ │ │ - blls 0x1a56a0 │ │ │ │ + blls 0x1a5684 │ │ │ │ @ instruction: 0xf649e7ce │ │ │ │ vsra.s64 , q10, #64 │ │ │ │ mulls r3, r7, r1 │ │ │ │ eorne pc, r2, r1, asr r8 @ │ │ │ │ - @ instruction: 0xf984f7ae │ │ │ │ + @ instruction: 0xf976f7ae │ │ │ │ str r9, [r8, r3, lsl #22]! │ │ │ │ rscspl pc, r4, #76546048 @ 0x4900000 │ │ │ │ addscs pc, r7, #192, 4 │ │ │ │ eorne pc, r3, r2, asr r8 @ │ │ │ │ - @ instruction: 0xf97af7ae │ │ │ │ + @ instruction: 0xf96cf7ae │ │ │ │ svclt 0x0000e782 │ │ │ │ ldrsbcc pc, [r0], #128 @ 0x80 @ │ │ │ │ movteq pc, #963 @ 0x3c3 @ │ │ │ │ @ instruction: 0x4618b933 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebfe2b0 │ │ │ │ + bl 0xfebfe2cc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r0, ror #31 │ │ │ │ strmi r6, [pc], -fp, asr #16 │ │ │ │ strmi r4, [r6], -r4, lsl #12 │ │ │ │ @ instruction: 0xf7a99301 │ │ │ │ - blls 0x125594 │ │ │ │ + blls 0x125578 │ │ │ │ strmi r4, [r5], -r1, lsl #12 │ │ │ │ tstle fp, pc, lsl #22 │ │ │ │ smullscc pc, r9, r4, r8 @ │ │ │ │ - blcs 0xb8958 │ │ │ │ + blcs 0xb8974 │ │ │ │ andcs fp, r8, #12, 30 @ 0x30 │ │ │ │ - @ instruction: 0xf7fb2204 │ │ │ │ - strtmi pc, [r9], -r3, lsl #16 │ │ │ │ + @ instruction: 0xf7fa2204 │ │ │ │ + qsub8mi pc, r9, r5 @ │ │ │ │ @ instruction: 0xf7b04628 │ │ │ │ - @ instruction: 0x4630fe1d │ │ │ │ + ldrtmi pc, [r0], -pc, lsl #28 @ │ │ │ │ @ instruction: 0x462a6839 │ │ │ │ @ instruction: 0xf9e2f7fe │ │ │ │ andlt r2, r3, r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ rscspl pc, r4, #76546048 @ 0x4900000 │ │ │ │ addscs pc, r7, #192, 4 │ │ │ │ eorne pc, r3, r2, asr r8 @ │ │ │ │ - @ instruction: 0xf934f7ae │ │ │ │ + @ instruction: 0xf926f7ae │ │ │ │ svclt 0x0000e7e3 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ addlt r4, r4, lr, lsl #12 │ │ │ │ ldrdne pc, [r8], r0 │ │ │ │ ldmdavs r3!, {r2, r9, sl, lr} │ │ │ │ streq lr, [r1, -r2, asr #20] │ │ │ │ @ instruction: 0xf7a99303 │ │ │ │ - blls 0x1a5518 │ │ │ │ - blcs 0x47895c │ │ │ │ + blls 0x1a54fc │ │ │ │ + blcs 0x478978 │ │ │ │ @ instruction: 0xf894d13d │ │ │ │ @ instruction: 0x460130d9 │ │ │ │ - blcs 0xb89d4 │ │ │ │ + blcs 0xb89f0 │ │ │ │ andcs fp, r8, #12, 30 @ 0x30 │ │ │ │ @ instruction: 0xf7fa2204 │ │ │ │ - @ instruction: 0xf7a9ffc5 │ │ │ │ - strtmi pc, [r9], -r5, ror #17 │ │ │ │ + @ instruction: 0xf7a9ffb7 │ │ │ │ + @ instruction: 0x4629f8d7 │ │ │ │ @ instruction: 0xf7ae4680 │ │ │ │ - ldmvs r3!, {r0, r1, r3, r8, fp, ip, sp, lr, pc} │ │ │ │ + ldmvs r3!, {r0, r2, r3, r4, r5, r6, r7, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf7a99303 │ │ │ │ - blls 0x1a54e8 │ │ │ │ - blcs 0x47898c │ │ │ │ + blls 0x1a54cc │ │ │ │ + blcs 0x4789a8 │ │ │ │ @ instruction: 0xf894d12e │ │ │ │ @ instruction: 0x460130d9 │ │ │ │ - blcs 0xb8a04 │ │ │ │ + blcs 0xb8a20 │ │ │ │ andcs fp, r8, #12, 30 @ 0x30 │ │ │ │ @ instruction: 0xf7fa2204 │ │ │ │ - @ instruction: 0xf8d4ffad │ │ │ │ + @ instruction: 0xf8d4ff9f │ │ │ │ @ instruction: 0xf003308c │ │ │ │ - blcs 0x5e7e14 │ │ │ │ - bmi 0x61d238 │ │ │ │ + blcs 0x5e7e30 │ │ │ │ + bmi 0x61d254 │ │ │ │ svcne 0x0070ee1d │ │ │ │ ldrbtmi r4, [sl], #-1576 @ 0xfffff9d8 │ │ │ │ stmpl r9, {r1, r4, fp, sp, lr} │ │ │ │ strls r2, [r0, -r0, lsl #4] │ │ │ │ andls r4, r1, #1090519040 @ 0x41000000 │ │ │ │ @ instruction: 0xf7bb462a │ │ │ │ - ldmdavs r1!, {r0, r1, r2, r3, r4, r6, fp, ip, sp, lr, pc}^ │ │ │ │ + ldmdavs r1!, {r0, r4, r6, fp, ip, sp, lr, pc}^ │ │ │ │ strtmi r4, [r0], -sl, lsr #12 │ │ │ │ pop {r2, ip, sp, pc} │ │ │ │ @ instruction: 0xf7fe41f0 │ │ │ │ @ instruction: 0xf649b979 │ │ │ │ vrshr.s64 , q10, #64 │ │ │ │ @ instruction: 0xf8522297 │ │ │ │ @ instruction: 0xf7ae1023 │ │ │ │ - @ instruction: 0xe7c2f8d5 │ │ │ │ + strb pc, [r2, r7, asr #17] @ │ │ │ │ rscspl pc, r4, #76546048 @ 0x4900000 │ │ │ │ addscs pc, r7, #192, 4 │ │ │ │ eorne pc, r3, r2, asr r8 @ │ │ │ │ - @ instruction: 0xf8ccf7ae │ │ │ │ + @ instruction: 0xf8bef7ae │ │ │ │ @ instruction: 0xf769e7d1 │ │ │ │ - svclt 0x0000f889 │ │ │ │ - addeq r8, r6, r2, asr #27 │ │ │ │ + svclt 0x0000f87b │ │ │ │ + addeq r8, r6, r6, lsr #27 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ addlt r6, r5, sp, asr #17 │ │ │ │ strmi r4, [r6], -ip, lsl #12 │ │ │ │ @ instruction: 0x46994690 │ │ │ │ - @ instruction: 0xf88cf7a9 │ │ │ │ + @ instruction: 0xf87ef7a9 │ │ │ │ strmi r2, [r7], -pc, lsl #26 │ │ │ │ @ instruction: 0xf896d17c │ │ │ │ @ instruction: 0x460130d9 │ │ │ │ - blcs 0xb8ae4 │ │ │ │ + blcs 0xb8b00 │ │ │ │ andcs fp, r8, #12, 30 @ 0x30 │ │ │ │ @ instruction: 0xf7fa2204 │ │ │ │ - stmiavs r3!, {r0, r2, r3, r4, r6, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmiavs r3!, {r0, r1, r2, r3, r6, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf7a99303 │ │ │ │ - blls 0x1a5424 │ │ │ │ - blcs 0x478a50 │ │ │ │ + blls 0x1a5408 │ │ │ │ + blcs 0x478a6c │ │ │ │ @ instruction: 0xf896d173 │ │ │ │ @ instruction: 0x460130d9 │ │ │ │ - blcs 0xb8b08 │ │ │ │ + blcs 0xb8b24 │ │ │ │ andcs fp, r8, #12, 30 @ 0x30 │ │ │ │ @ instruction: 0xf7fa2204 │ │ │ │ - strtmi pc, [fp], -fp, asr #30 │ │ │ │ + qasxmi pc, fp, sp @ │ │ │ │ @ instruction: 0x4629463a │ │ │ │ @ instruction: 0xf1b84638 │ │ │ │ andsle r0, r4, r0, lsl #30 │ │ │ │ - blx 0x765124 │ │ │ │ + blx 0x3e5140 │ │ │ │ svceq 0x0000f1b9 │ │ │ │ stmdavs r3!, {r2, r4, r8, ip, lr, pc} │ │ │ │ cmple r1, r0, lsl #22 │ │ │ │ ldrtmi r6, [sl], -r1, lsr #18 │ │ │ │ @ instruction: 0xf7fe4630 │ │ │ │ stmdavs r1!, {r0, r1, r2, r3, r4, r8, fp, ip, sp, lr, pc}^ │ │ │ │ ldrtmi r4, [r0], -sl, lsr #12 │ │ │ │ pop {r0, r2, ip, sp, pc} │ │ │ │ @ instruction: 0xf7fe43f0 │ │ │ │ @ instruction: 0xf7b0b917 │ │ │ │ - @ instruction: 0xf1b9fa85 │ │ │ │ + @ instruction: 0xf1b9fa77 │ │ │ │ rscle r0, sl, r0, lsl #30 │ │ │ │ movwls r6, #14627 @ 0x3923 │ │ │ │ - @ instruction: 0xf848f7a9 │ │ │ │ + @ instruction: 0xf83af7a9 │ │ │ │ strmi r9, [r0], r3, lsl #22 │ │ │ │ cmple r9, pc, lsl #22 │ │ │ │ smullscc pc, r9, r6, r8 @ │ │ │ │ ldrtmi r4, [r0], -r1, lsl #12 │ │ │ │ svclt 0x000c2b00 │ │ │ │ andcs r2, r4, #8, 4 @ 0x80000000 │ │ │ │ - @ instruction: 0xff18f7fa │ │ │ │ + @ instruction: 0xff0af7fa │ │ │ │ andls r6, r3, #6422528 @ 0x620000 │ │ │ │ - @ instruction: 0xf836f7a9 │ │ │ │ - bcs 0x48dad0 │ │ │ │ + @ instruction: 0xf828f7a9 │ │ │ │ + bcs 0x48daec │ │ │ │ @ instruction: 0xf896d141 │ │ │ │ @ instruction: 0x460120d9 │ │ │ │ ldrtmi r9, [r0], -r3 │ │ │ │ svclt 0x000c2a00 │ │ │ │ andcs r2, r4, #8, 4 @ 0x80000000 │ │ │ │ - @ instruction: 0xff06f7fa │ │ │ │ + mrc2 7, 7, pc, cr8, cr10, {7} │ │ │ │ stmib sp, {r0, r1, r8, r9, fp, ip, pc}^ │ │ │ │ ldrtmi r8, [sl], -r0, lsl #6 │ │ │ │ strtmi r4, [r9], -fp, lsr #12 │ │ │ │ @ instruction: 0xf7af4638 │ │ │ │ - stmdavs r3!, {r0, r2, r3, r4, r5, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdavs r3!, {r0, r1, r2, r3, r5, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ adcsle r2, sp, r0, lsl #22 │ │ │ │ mvnspl pc, #76546048 @ 0x4900000 │ │ │ │ orrscs pc, r7, #192, 4 │ │ │ │ movwls r4, #13865 @ 0x3629 │ │ │ │ @ instruction: 0xf7ae6c18 │ │ │ │ - blls 0x1a53fc │ │ │ │ + blls 0x1a53e0 │ │ │ │ ldrtmi r4, [r9], -sl, lsr #12 │ │ │ │ @ instruction: 0xf7ae6c58 │ │ │ │ - @ instruction: 0xe7adf9b9 │ │ │ │ + str pc, [sp, fp, lsr #19]! │ │ │ │ mvnspl pc, #76546048 @ 0x4900000 │ │ │ │ orrscs pc, r7, #192, 4 │ │ │ │ eorne pc, r5, r3, asr r8 @ │ │ │ │ - @ instruction: 0xf82ef7ae │ │ │ │ + @ instruction: 0xf820f7ae │ │ │ │ @ instruction: 0xf649e783 │ │ │ │ vrshr.s64 , q10, #64 │ │ │ │ @ instruction: 0xf8522297 │ │ │ │ @ instruction: 0xf7ae1023 │ │ │ │ - str pc, [ip, r5, lsr #16] │ │ │ │ + usad8 ip, r7, r8 │ │ │ │ rscspl pc, r4, #76546048 @ 0x4900000 │ │ │ │ addscs pc, r7, #192, 4 │ │ │ │ eorne pc, r3, r2, asr r8 @ │ │ │ │ - @ instruction: 0xf81cf7ae │ │ │ │ + @ instruction: 0xf80ef7ae │ │ │ │ @ instruction: 0xf649e7b6 │ │ │ │ vsra.s64 , q10, #64 │ │ │ │ mulls r3, r7, r1 │ │ │ │ eorne pc, r2, r1, asr r8 @ │ │ │ │ - @ instruction: 0xf812f7ae │ │ │ │ + @ instruction: 0xf804f7ae │ │ │ │ ldr r9, [lr, r3, lsl #22]! │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ addlt r6, r2, pc, lsl #17 │ │ │ │ strmi r4, [r6], -sp, lsl #12 │ │ │ │ @ instruction: 0xf7a84690 │ │ │ │ - svccs 0x000fffd7 │ │ │ │ + svccs 0x000fffc9 │ │ │ │ @ instruction: 0xd12e4604 │ │ │ │ smullscc pc, r9, r6, r8 @ │ │ │ │ ldrtmi r4, [r0], -r1, lsl #12 │ │ │ │ svclt 0x000c2b00 │ │ │ │ andcs r2, r4, #8, 4 @ 0x80000000 │ │ │ │ - mcr2 7, 5, pc, cr8, cr10, {7} @ │ │ │ │ + mrc2 7, 4, pc, cr10, cr10, {7} │ │ │ │ movwls r6, #6379 @ 0x18eb │ │ │ │ - @ instruction: 0xffc6f7a8 │ │ │ │ + @ instruction: 0xffb8f7a8 │ │ │ │ strmi r9, [r7], -r1, lsl #22 │ │ │ │ @ instruction: 0xd1252b0f │ │ │ │ smullscc pc, r9, r6, r8 @ │ │ │ │ ldrtmi r4, [r0], -r1, lsl #12 │ │ │ │ svclt 0x000c2b00 │ │ │ │ andcs r2, r4, #8, 4 @ 0x80000000 │ │ │ │ - mrc2 7, 4, pc, cr6, cr10, {7} │ │ │ │ + mcr2 7, 4, pc, cr8, cr10, {7} @ │ │ │ │ @ instruction: 0x4621463a │ │ │ │ @ instruction: 0xf7ae4620 │ │ │ │ - @ instruction: 0xf1b8ff71 │ │ │ │ + @ instruction: 0xf1b8ff63 │ │ │ │ @ instruction: 0xd1230f00 │ │ │ │ - blcs 0xc147c │ │ │ │ + blcs 0xc1498 │ │ │ │ stmdavs r9!, {r1, r3, r4, r5, r8, ip, lr, pc}^ │ │ │ │ ldrtmi r4, [r0], -r2, lsr #12 │ │ │ │ pop {r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf7fe41f0 │ │ │ │ @ instruction: 0xf649b86b │ │ │ │ vrsra.s64 , q10, #64 │ │ │ │ @ instruction: 0xf8532397 │ │ │ │ @ instruction: 0xf7ad1027 │ │ │ │ - ldrb pc, [r1, r7, asr #31] @ │ │ │ │ + @ instruction: 0xe7d1ffb9 │ │ │ │ rscspl pc, r4, #76546048 @ 0x4900000 │ │ │ │ addscs pc, r7, #192, 4 │ │ │ │ eorne pc, r3, r2, asr r8 @ │ │ │ │ - @ instruction: 0xffbef7ad │ │ │ │ + @ instruction: 0xffb0f7ad │ │ │ │ @ instruction: 0x4621463a │ │ │ │ @ instruction: 0xf7ae4620 │ │ │ │ - @ instruction: 0xf1b8ff4d │ │ │ │ + @ instruction: 0xf1b8ff3f │ │ │ │ sbcsle r0, fp, r0, lsl #30 │ │ │ │ movwls r6, #6443 @ 0x192b │ │ │ │ - @ instruction: 0xff88f7a8 │ │ │ │ + @ instruction: 0xff7af7a8 │ │ │ │ strmi r9, [r7], -r1, lsl #22 │ │ │ │ tstle lr, pc, lsl #22 │ │ │ │ smullscc pc, r9, r6, r8 @ │ │ │ │ ldrtmi r4, [r0], -r1, lsl #12 │ │ │ │ svclt 0x000c2b00 │ │ │ │ andcs r2, r4, #8, 4 @ 0x80000000 │ │ │ │ - mrc2 7, 2, pc, cr8, cr10, {7} │ │ │ │ + mcr2 7, 2, pc, cr10, cr10, {7} @ │ │ │ │ @ instruction: 0x4621463a │ │ │ │ @ instruction: 0xf7ad4620 │ │ │ │ - stmdavs fp!, {r0, r1, r2, r3, r4, r6, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdavs fp!, {r0, r4, r6, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ sbcle r2, r4, r0, lsl #22 │ │ │ │ ldrbpl pc, [r4, r9, asr #12]! @ │ │ │ │ ldrcs pc, [r7, r0, asr #5] │ │ │ │ ldcvs 6, cr4, [r8], #-132 @ 0xffffff7c │ │ │ │ - @ instruction: 0xff94f7ad │ │ │ │ + @ instruction: 0xff86f7ad │ │ │ │ @ instruction: 0x46216c78 │ │ │ │ - @ instruction: 0xff90f7ad │ │ │ │ + @ instruction: 0xff82f7ad │ │ │ │ @ instruction: 0xf649e7b7 │ │ │ │ vrshr.s64 , q10, #64 │ │ │ │ @ instruction: 0xf8522297 │ │ │ │ @ instruction: 0xf7ad1023 │ │ │ │ - strb pc, [r1, r7, lsl #31]! @ │ │ │ │ + @ instruction: 0xe7e1ff79 │ │ │ │ andsle r2, r9, r1, lsl #22 │ │ │ │ andle r2, r6, r2, lsl #22 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf8d04770 │ │ │ │ @ instruction: 0xf64900d0 │ │ │ │ vrsra.s64 , q10, #64 │ │ │ │ @ instruction: 0x46112397 │ │ │ │ svceq 0x0080f010 │ │ │ │ @ instruction: 0xf04fbf0c │ │ │ │ @ instruction: 0xf06f32ff │ │ │ │ - blvs 0x16a7cb4 │ │ │ │ - ldcllt 7, cr15, [r6, #-700] @ 0xfffffd44 │ │ │ │ + blvs 0x16a7cd0 │ │ │ │ + stcllt 7, cr15, [r8, #-700] @ 0xfffffd44 │ │ │ │ smullsgt pc, r9, r0, r8 @ │ │ │ │ svceq 0x0000f1bc │ │ │ │ stmdbcs pc, {r1, r4, r8, ip, lr, pc} @ │ │ │ │ ldrlt sp, [r0, #-272]! @ 0xfffffef0 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ @@ -154722,24 +154729,24 @@ │ │ │ │ svclt 0x00eef7fd │ │ │ │ svclt 0x00ecf7fd │ │ │ │ @ instruction: 0xf649461d │ │ │ │ vrsra.s64 , q10, #64 │ │ │ │ @ instruction: 0x46112397 │ │ │ │ sbcvs r2, r2, r3, lsl #4 │ │ │ │ @ instruction: 0xf06f4604 │ │ │ │ - blvs 0xff6a7cfc │ │ │ │ + blvs 0xff6a7d18 │ │ │ │ @ instruction: 0xf7af9101 │ │ │ │ - stmdbls r1, {r0, r2, r3, r5, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdbls r1, {r0, r1, r2, r3, r4, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ strmi r4, [r8], -sl, lsr #12 │ │ │ │ - stc2 7, cr15, [r8, #-700]! @ 0xfffffd44 │ │ │ │ + ldc2 7, cr15, [sl, #-700] @ 0xfffffd44 │ │ │ │ @ instruction: 0x13a4f642 │ │ │ │ orrscs pc, r7, #192, 4 │ │ │ │ vadd.i8 d25, d0, d1 │ │ │ │ ldmdavs r9, {r0, r4, r6, r9, ip} │ │ │ │ - mcr2 7, 3, pc, cr14, cr0, {5} @ │ │ │ │ + mcr2 7, 3, pc, cr0, cr0, {5} @ │ │ │ │ mvnscc pc, #79 @ 0x4f │ │ │ │ andlt r6, r3, r3, ror #11 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ @@ -154747,420 +154754,420 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ stmiavs sp, {r1, r7, ip, sp, pc}^ │ │ │ │ strmi r4, [r6], -ip, lsl #12 │ │ │ │ @ instruction: 0x46984692 │ │ │ │ ldrdls pc, [r8], -sp @ │ │ │ │ - cdp2 7, 14, cr15, cr8, cr8, {5} │ │ │ │ + cdp2 7, 13, cr15, cr10, cr8, {5} │ │ │ │ strmi r2, [r7], -pc, lsl #26 │ │ │ │ @ instruction: 0xf896d130 │ │ │ │ @ instruction: 0x460130d9 │ │ │ │ - blcs 0xb8e2c │ │ │ │ + blcs 0xb8e48 │ │ │ │ andcs fp, r8, #12, 30 @ 0x30 │ │ │ │ @ instruction: 0xf7fa2204 │ │ │ │ - ldmib r4, {r0, r3, r4, r5, r7, r8, sl, fp, ip, sp, lr, pc}^ │ │ │ │ + ldmib r4, {r0, r1, r3, r5, r7, r8, sl, fp, ip, sp, lr, pc}^ │ │ │ │ strbmi r2, [r3], -r4, lsl #2 │ │ │ │ @ instruction: 0xf7fc4638 │ │ │ │ - stmiavs r3!, {r0, r1, r3, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmiavs r3!, {r0, r2, r3, r4, r5, r6, r9, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf7a89301 │ │ │ │ - blls 0x1270d0 │ │ │ │ - blcs 0x478da4 │ │ │ │ + blls 0x1270b4 │ │ │ │ + blcs 0x478dc0 │ │ │ │ @ instruction: 0xf896d121 │ │ │ │ @ instruction: 0x460130d9 │ │ │ │ - blcs 0xb8e5c │ │ │ │ + blcs 0xb8e78 │ │ │ │ andcs fp, r8, #12, 30 @ 0x30 │ │ │ │ @ instruction: 0xf7fa2204 │ │ │ │ - ldrtmi pc, [sl], -r1, lsr #27 @ │ │ │ │ + @ instruction: 0x463afd93 │ │ │ │ strtmi r4, [r8], -r9, lsr #12 │ │ │ │ @ instruction: 0xf1b847d0 │ │ │ │ tstle pc, r0, lsl #30 │ │ │ │ strbmi r6, [fp], -r1, ror #16 │ │ │ │ ldrtmi r4, [r0], -sl, lsr #12 │ │ │ │ pop {r1, ip, sp, pc} │ │ │ │ smmlsr r7, r0, r7, r4 │ │ │ │ mvnspl pc, #76546048 @ 0x4900000 │ │ │ │ orrscs pc, r7, #192, 4 │ │ │ │ eorne pc, r5, r3, asr r8 @ │ │ │ │ - cdp2 7, 13, cr15, cr6, cr13, {5} │ │ │ │ + cdp2 7, 12, cr15, cr8, cr13, {5} │ │ │ │ @ instruction: 0xf649e7cf │ │ │ │ vrshr.s64 , q10, #64 │ │ │ │ @ instruction: 0xf8522297 │ │ │ │ @ instruction: 0xf7ad1023 │ │ │ │ - ldrtmi pc, [sl], -sp, asr #29 @ │ │ │ │ + @ instruction: 0x463afebf │ │ │ │ strtmi r4, [r8], -r9, lsr #12 │ │ │ │ @ instruction: 0xf1b847d0 │ │ │ │ sbcsle r0, pc, r0, lsl #30 │ │ │ │ ldrbpl pc, [r4, r9, asr #12]! @ │ │ │ │ ldrcs pc, [r7, r0, asr #5] │ │ │ │ ldcvs 6, cr4, [r8], #-164 @ 0xffffff5c │ │ │ │ - cdp2 7, 11, cr15, cr14, cr13, {5} │ │ │ │ + cdp2 7, 11, cr15, cr0, cr13, {5} │ │ │ │ @ instruction: 0x46296c78 │ │ │ │ - cdp2 7, 11, cr15, cr10, cr13, {5} │ │ │ │ + cdp2 7, 10, cr15, cr12, cr13, {5} │ │ │ │ svclt 0x0000e7d2 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ ldrmi fp, [pc], -r3, lsl #1 │ │ │ │ strmi r6, [sp], -fp, asr #17 │ │ │ │ ldrmi r4, [r1], r6, lsl #12 │ │ │ │ @ instruction: 0xf8dd9301 │ │ │ │ @ instruction: 0xf7a88028 │ │ │ │ - blls 0x127024 │ │ │ │ - blcs 0x478e4c │ │ │ │ + blls 0x127008 │ │ │ │ + blcs 0x478e68 │ │ │ │ @ instruction: 0xf896d11b │ │ │ │ @ instruction: 0x460130d9 │ │ │ │ - blcs 0xb8f08 │ │ │ │ + blcs 0xb8f24 │ │ │ │ andcs fp, r8, #12, 30 @ 0x30 │ │ │ │ @ instruction: 0xf7fa2204 │ │ │ │ - ldmib r5, {r0, r1, r3, r6, r8, sl, fp, ip, sp, lr, pc}^ │ │ │ │ + ldmib r5, {r0, r2, r3, r4, r5, r8, sl, fp, ip, sp, lr, pc}^ │ │ │ │ strtmi r2, [r0], -r4, lsl #2 │ │ │ │ @ instruction: 0xf7fc463b │ │ │ │ - @ instruction: 0x4621fa1d │ │ │ │ + strtmi pc, [r1], -pc, lsl #20 │ │ │ │ strbmi r4, [r8, r0, lsr #12] │ │ │ │ stmdavs r9!, {r0, r1, r2, r7, r8, fp, ip, sp, pc}^ │ │ │ │ strtmi r4, [r2], -r3, asr #12 │ │ │ │ andlt r4, r3, r0, lsr r6 │ │ │ │ mvnsmi lr, #12386304 @ 0xbd0000 │ │ │ │ @ instruction: 0xf649e6fe │ │ │ │ vrshr.s64 , q10, #64 │ │ │ │ @ instruction: 0xf8522297 │ │ │ │ @ instruction: 0xf7ad1023 │ │ │ │ - @ instruction: 0xe7e4fe7d │ │ │ │ + strb pc, [r4, pc, ror #28]! @ │ │ │ │ ldrbpl pc, [r4, r9, asr #12]! @ │ │ │ │ ldrcs pc, [r7, r0, asr #5] │ │ │ │ ldcvs 6, cr4, [r8], #-132 @ 0xffffff7c │ │ │ │ - cdp2 7, 7, cr15, cr4, cr13, {5} │ │ │ │ + cdp2 7, 6, cr15, cr6, cr13, {5} │ │ │ │ @ instruction: 0x46216c78 │ │ │ │ - cdp2 7, 7, cr15, cr0, cr13, {5} │ │ │ │ + cdp2 7, 6, cr15, cr2, cr13, {5} │ │ │ │ svclt 0x0000e7e1 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ stmdbvs pc, {r1, r7, ip, sp, pc} @ │ │ │ │ strmi r4, [r6], -ip, lsl #12 │ │ │ │ @ instruction: 0x46984692 │ │ │ │ ldrdls pc, [r8], -sp @ │ │ │ │ - cdp2 7, 3, cr15, cr2, cr8, {5} │ │ │ │ + cdp2 7, 2, cr15, cr4, cr8, {5} │ │ │ │ strmi r2, [r5], -pc, lsl #30 │ │ │ │ @ instruction: 0xf896d142 │ │ │ │ @ instruction: 0x460130d9 │ │ │ │ - blcs 0xb8f98 │ │ │ │ + blcs 0xb8fb4 │ │ │ │ andcs fp, r8, #12, 30 @ 0x30 │ │ │ │ @ instruction: 0xf7fa2204 │ │ │ │ - stmiavs r3!, {r0, r1, r8, sl, fp, ip, sp, lr, pc}^ │ │ │ │ + stmiavs r3!, {r0, r2, r4, r5, r6, r7, sl, fp, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf7a89301 │ │ │ │ - blls 0x126f70 │ │ │ │ - blcs 0x478f0c │ │ │ │ + blls 0x126f54 │ │ │ │ + blcs 0x478f28 │ │ │ │ @ instruction: 0xf896d155 │ │ │ │ @ instruction: 0x460130d9 │ │ │ │ - blcs 0xb8fbc │ │ │ │ + blcs 0xb8fd8 │ │ │ │ andcs fp, r8, #12, 30 @ 0x30 │ │ │ │ @ instruction: 0xf7fa2204 │ │ │ │ - @ instruction: 0x462afcf1 │ │ │ │ + strtmi pc, [sl], -r3, ror #25 │ │ │ │ strbmi r6, [r3], -r1, ror #18 │ │ │ │ @ instruction: 0xf7fc4638 │ │ │ │ - stmdavs r3!, {r0, r2, r3, r4, r5, r6, r9, fp, ip, sp, lr, pc}^ │ │ │ │ + stmdavs r3!, {r0, r1, r2, r3, r5, r6, r9, fp, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf7a89301 │ │ │ │ - blls 0x126f40 │ │ │ │ - blcs 0x478f34 │ │ │ │ + blls 0x126f24 │ │ │ │ + blcs 0x478f50 │ │ │ │ @ instruction: 0xf896d121 │ │ │ │ @ instruction: 0x460130d9 │ │ │ │ - blcs 0xb8fec │ │ │ │ + blcs 0xb9008 │ │ │ │ andcs fp, r8, #12, 30 @ 0x30 │ │ │ │ @ instruction: 0xf7fa2204 │ │ │ │ - @ instruction: 0x463afcd9 │ │ │ │ + ldrtmi pc, [sl], -fp, asr #25 @ │ │ │ │ strtmi r4, [r8], -r9, lsr #12 │ │ │ │ @ instruction: 0xf1b847d0 │ │ │ │ tstle pc, r0, lsl #30 │ │ │ │ strbmi r6, [fp], -r1, lsr #17 │ │ │ │ ldrtmi r4, [r0], -sl, lsr #12 │ │ │ │ pop {r1, ip, sp, pc} │ │ │ │ @ instruction: 0xe68f47f0 │ │ │ │ mvnspl pc, #76546048 @ 0x4900000 │ │ │ │ orrscs pc, r7, #192, 4 │ │ │ │ eorne pc, r7, r3, asr r8 @ │ │ │ │ - cdp2 7, 0, cr15, cr14, cr13, {5} │ │ │ │ + cdp2 7, 0, cr15, cr0, cr13, {5} │ │ │ │ @ instruction: 0xf649e7bd │ │ │ │ vrshr.s64 , q10, #64 │ │ │ │ @ instruction: 0xf8522297 │ │ │ │ @ instruction: 0xf7ad1023 │ │ │ │ - ldrtmi pc, [sl], -r5, lsl #28 @ │ │ │ │ + @ instruction: 0x463afdf7 │ │ │ │ strtmi r4, [r8], -r9, lsr #12 │ │ │ │ @ instruction: 0xf1b847d0 │ │ │ │ sbcsle r0, pc, r0, lsl #30 │ │ │ │ ldrbpl pc, [r4, r9, asr #12]! @ │ │ │ │ ldrcs pc, [r7, r0, asr #5] │ │ │ │ ldcvs 6, cr4, [r8], #-164 @ 0xffffff5c │ │ │ │ - ldc2l 7, cr15, [r6, #692]! @ 0x2b4 │ │ │ │ + stc2l 7, cr15, [r8, #692]! @ 0x2b4 │ │ │ │ @ instruction: 0x46296c78 │ │ │ │ - ldc2l 7, cr15, [r2, #692]! @ 0x2b4 │ │ │ │ + stc2l 7, cr15, [r4, #692]! @ 0x2b4 │ │ │ │ @ instruction: 0xf649e7d2 │ │ │ │ vrshr.s64 , q10, #64 │ │ │ │ @ instruction: 0xf8522297 │ │ │ │ @ instruction: 0xf7ad1023 │ │ │ │ - str pc, [sl, r9, ror #27]! │ │ │ │ + sbfx pc, fp, #27, #11 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ stmdbvs ip, {r1, r7, ip, sp, pc} │ │ │ │ strmi r4, [r6], -sp, lsl #12 │ │ │ │ @ instruction: 0x461f4692 │ │ │ │ ldrdls pc, [r8], -sp @ │ │ │ │ - stc2 7, cr15, [ip, #672]! @ 0x2a0 │ │ │ │ + ldc2 7, cr15, [lr, #672] @ 0x2a0 │ │ │ │ strmi r2, [r0], pc, lsl #24 │ │ │ │ @ instruction: 0xf896d12d │ │ │ │ @ instruction: 0x460130d9 │ │ │ │ - blcs 0xb90a4 │ │ │ │ + blcs 0xb90c0 │ │ │ │ andcs fp, r8, #12, 30 @ 0x30 │ │ │ │ @ instruction: 0xf7fa2204 │ │ │ │ - stmiavs fp!, {r0, r2, r3, r4, r5, r6, sl, fp, ip, sp, lr, pc}^ │ │ │ │ + stmiavs fp!, {r0, r1, r2, r3, r5, r6, sl, fp, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf7a89301 │ │ │ │ - blls 0x126e64 │ │ │ │ - blcs 0x47900c │ │ │ │ + blls 0x126e48 │ │ │ │ + blcs 0x479028 │ │ │ │ @ instruction: 0xf896d124 │ │ │ │ @ instruction: 0x460130d9 │ │ │ │ - blcs 0xb90c8 │ │ │ │ + blcs 0xb90e4 │ │ │ │ andcs fp, r8, #12, 30 @ 0x30 │ │ │ │ @ instruction: 0xf7fa2204 │ │ │ │ - stmdbvs r9!, {r0, r1, r3, r5, r6, sl, fp, ip, sp, lr, pc}^ │ │ │ │ + stmdbvs r9!, {r0, r2, r3, r4, r6, sl, fp, ip, sp, lr, pc}^ │ │ │ │ strbmi r4, [r2], -r0, lsr #12 │ │ │ │ @ instruction: 0xf7fc463b │ │ │ │ - @ instruction: 0x4621f9f7 │ │ │ │ + strtmi pc, [r1], -r9, ror #19 │ │ │ │ ldrbmi r4, [r0, r0, lsr #12] │ │ │ │ stmiavs r9!, {r0, r1, r2, r3, r6, r7, r8, fp, ip, sp, pc} │ │ │ │ strtmi r4, [r2], -fp, asr #12 │ │ │ │ andlt r4, r2, r0, lsr r6 │ │ │ │ @ instruction: 0x47f0e8bd │ │ │ │ @ instruction: 0xf649e61e │ │ │ │ vrsra.s64 , q10, #64 │ │ │ │ @ instruction: 0xf8532397 │ │ │ │ @ instruction: 0xf7ad1024 │ │ │ │ - bfi pc, sp, (invalid: 27:18) @ │ │ │ │ + ldrb pc, [r2, pc, lsl #27] @ │ │ │ │ rscspl pc, r4, #76546048 @ 0x4900000 │ │ │ │ addscs pc, r7, #192, 4 │ │ │ │ eorne pc, r3, r2, asr r8 @ │ │ │ │ - ldc2 7, cr15, [r4, #692] @ 0x2b4 │ │ │ │ + stc2 7, cr15, [r6, #692] @ 0x2b4 │ │ │ │ @ instruction: 0xf649e7db │ │ │ │ vqshl.s64 , q10, #0 │ │ │ │ @ instruction: 0x46212797 │ │ │ │ @ instruction: 0xf7ad6c38 │ │ │ │ - ldclvs 13, cr15, [r8], #-556 @ 0xfffffdd4 │ │ │ │ + ldclvs 13, cr15, [r8], #-500 @ 0xfffffe0c │ │ │ │ @ instruction: 0xf7ad4621 │ │ │ │ - ldrb pc, [r8, r7, lsl #27] @ │ │ │ │ + @ instruction: 0xe7d8fd79 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ umulllt r4, r1, r8, r6 │ │ │ │ movwvs lr, #14801 @ 0x39d1 │ │ │ │ @ instruction: 0xf8dd4693 │ │ │ │ strmi sl, [sp], -r8, lsr #32 │ │ │ │ andseq pc, pc, #3 │ │ │ │ @ instruction: 0xf1b84607 │ │ │ │ svclt 0x00180f00 │ │ │ │ - blx 0x1a324a4 │ │ │ │ + blx 0x1a324c0 │ │ │ │ teqple r7, r2, lsl #18 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf7a8686e │ │ │ │ - @ instruction: 0x4604fd3f │ │ │ │ + @ instruction: 0x4604fd31 │ │ │ │ tstle fp, pc, lsl #28 │ │ │ │ smullscc pc, r9, r7, r8 @ │ │ │ │ ldrtmi r4, [r8], -r1, lsl #12 │ │ │ │ svclt 0x000c2b00 │ │ │ │ andcs r2, r4, #8, 4 @ 0x80000000 │ │ │ │ - ldc2 7, cr15, [r0], {250} @ 0xfa │ │ │ │ + stc2 7, cr15, [r2], {250} @ 0xfa │ │ │ │ @ instruction: 0xf7a94648 │ │ │ │ - strtmi pc, [r1], -fp, ror #19 │ │ │ │ + @ instruction: 0x4621f9dd │ │ │ │ strtmi r4, [r0], -r2, lsl #12 │ │ │ │ @ instruction: 0xf1b847d8 │ │ │ │ tstle r0, r0, lsl #30 │ │ │ │ ldrbmi r6, [r3], -r9, lsr #17 │ │ │ │ ldrtmi r4, [r8], -r2, lsr #12 │ │ │ │ pop {r0, ip, sp, pc} │ │ │ │ strb r4, [r3, #4080] @ 0xff0 │ │ │ │ rscspl pc, r4, #76546048 @ 0x4900000 │ │ │ │ addscs pc, r7, #192, 4 │ │ │ │ eorne pc, r6, r2, asr r8 @ │ │ │ │ - stc2l 7, cr15, [r2, #-692] @ 0xfffffd4c │ │ │ │ + ldc2 7, cr15, [r4, #-692]! @ 0xfffffd4c │ │ │ │ @ instruction: 0xf649e7e4 │ │ │ │ @ instruction: 0xf2c056f4 │ │ │ │ @ instruction: 0x46212697 │ │ │ │ @ instruction: 0xf7ad6c30 │ │ │ │ - ldclvs 13, cr15, [r0], #-228 @ 0xffffff1c │ │ │ │ + ldclvs 13, cr15, [r0], #-172 @ 0xffffff54 │ │ │ │ @ instruction: 0xf7ad4621 │ │ │ │ - @ instruction: 0xe7e1fd35 │ │ │ │ + strb pc, [r1, r7, lsr #26]! @ │ │ │ │ mvnspl pc, #76546048 @ 0x4900000 │ │ │ │ orrscs pc, r7, #192, 4 │ │ │ │ bicsvc lr, r9, pc, asr #20 │ │ │ │ @ instruction: 0xf7ad6c98 │ │ │ │ - ldr pc, [sp, r5, asr #26]! │ │ │ │ + @ instruction: 0xe7bdfd37 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebfeb34 │ │ │ │ + bl 0xfebfeb50 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [sp], -r0, ror #31 │ │ │ │ addlt r6, r3, r9, lsl #18 │ │ │ │ @ instruction: 0xf0014607 │ │ │ │ stmdbcs r0, {r0, r1, r2, r3, r4} │ │ │ │ - blcs 0xd75ac │ │ │ │ + blcs 0xd75c8 │ │ │ │ cdpls 8, 0, cr6, cr8, cr12, {7} │ │ │ │ vst1.16 {d15-d16}, [r0 :128], r4 │ │ │ │ stmib sp, {r1, r2, r4, r8, ip, lr, pc}^ │ │ │ │ @ instruction: 0xf7a82300 │ │ │ │ - strmi pc, [r1], -r7, ror #25 │ │ │ │ + @ instruction: 0x4601fcd9 │ │ │ │ strmi r4, [ip], -r0, lsr #12 │ │ │ │ - @ instruction: 0xf99ef7a9 │ │ │ │ + @ instruction: 0xf990f7a9 │ │ │ │ strmi r9, [r1], -r0, lsl #20 │ │ │ │ ldrmi r4, [r0, r0, lsr #12] │ │ │ │ - bllt 0x118e578 │ │ │ │ + bllt 0x118e594 │ │ │ │ ldrtmi r6, [r3], -r9, lsr #17 │ │ │ │ ldrtmi r4, [r8], -r2, lsr #12 │ │ │ │ pop {r0, r1, ip, sp, pc} │ │ │ │ ldrb r4, [r7, #-240]! @ 0xffffff10 │ │ │ │ mvnspl pc, #76546048 @ 0x4900000 │ │ │ │ orrscs pc, r7, #192, 4 │ │ │ │ movwls r0, #4065 @ 0xfe1 │ │ │ │ ldcvs 2, cr9, [r8], {1} │ │ │ │ - stc2 7, cr15, [lr, #-692] @ 0xfffffd4c │ │ │ │ - stc2l 7, cr15, [r8], {168} @ 0xa8 │ │ │ │ + stc2 7, cr15, [r0, #-692] @ 0xfffffd4c │ │ │ │ + ldc2 7, cr15, [sl], #672 @ 0x2a0 │ │ │ │ strtmi r4, [r0], -r1, lsl #12 │ │ │ │ @ instruction: 0xf7a9460c │ │ │ │ - bls 0x125fa4 │ │ │ │ + bls 0x125f88 │ │ │ │ strtmi r4, [r0], -r1, lsl #12 │ │ │ │ - blls 0xb97f0 │ │ │ │ + blls 0xb980c │ │ │ │ @ instruction: 0x46216c18 │ │ │ │ @ instruction: 0xf7ad9300 │ │ │ │ - blls 0xe6d48 │ │ │ │ + blls 0xe6d2c │ │ │ │ mrrcvs 6, 2, r4, r8, cr1 │ │ │ │ - ldc2l 7, cr15, [lr], {173} @ 0xad │ │ │ │ + ldc2l 7, cr15, [r0], {173} @ 0xad │ │ │ │ @ instruction: 0xf649e7d6 │ │ │ │ vrsra.s64 , q10, #64 │ │ │ │ @ instruction: 0xe7ef2397 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebfebd8 │ │ │ │ + bl 0xfebfebf4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r2, r8, ror #31 │ │ │ │ strmi r4, [lr], -r4, lsl #12 │ │ │ │ @ instruction: 0xf7a89201 │ │ │ │ - stcvs 12, cr15, [r3, #644]! @ 0x284 │ │ │ │ - bls 0xf91f4 │ │ │ │ + stcvs 12, cr15, [r3, #588]! @ 0x24c │ │ │ │ + bls 0xf9210 │ │ │ │ @ instruction: 0xf0034605 │ │ │ │ strtmi r0, [r0], -r3, lsl #6 │ │ │ │ @ instruction: 0xf8941ad2 │ │ │ │ - blcs 0xb3d64 │ │ │ │ + blcs 0xb3d80 │ │ │ │ movwcs fp, #36620 @ 0x8f0c │ │ │ │ ldrmi r2, [sl], #-772 @ 0xfffffcfc │ │ │ │ - blx 0x1c659f6 │ │ │ │ + blx 0x18e5a12 │ │ │ │ tstle r3, pc, lsl #28 │ │ │ │ ldrsbcc pc, [r0], #132 @ 0x84 @ │ │ │ │ strle r0, [r7], #-1819 @ 0xfffff8e5 │ │ │ │ ldrtmi r4, [r1], -sl, lsr #12 │ │ │ │ andlt r4, r2, r0, lsr #12 │ │ │ │ ldrhtmi lr, [r0], #-141 @ 0xffffff73 │ │ │ │ stcllt 7, cr15, [r8, #-1012] @ 0xfffffc0c │ │ │ │ mvnspl pc, #76546048 @ 0x4900000 │ │ │ │ orrscs pc, r7, #192, 4 │ │ │ │ rscvs r2, r2, r3, lsl #4 │ │ │ │ @ instruction: 0xf06f4629 │ │ │ │ - blvs 0xff6a8240 │ │ │ │ - blx 0xfe3e58fc │ │ │ │ + blvs 0xff6a825c │ │ │ │ + blx 0x2065918 │ │ │ │ strtmi r4, [r8], -r9, lsr #12 │ │ │ │ @ instruction: 0xf7af2201 │ │ │ │ - @ instruction: 0xf642fa87 │ │ │ │ + @ instruction: 0xf642fa79 │ │ │ │ vsubw.s8 , q8, d20 │ │ │ │ @ instruction: 0x46282397 │ │ │ │ subsne pc, r1, #64, 4 │ │ │ │ @ instruction: 0xf7b06819 │ │ │ │ - @ instruction: 0xf04ffbcd │ │ │ │ + @ instruction: 0xf04ffbbf │ │ │ │ strbvs r3, [r3, #1023]! @ 0x3ff │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ ldrsbcc pc, [r0], #128 @ 0x80 @ │ │ │ │ movteq pc, #963 @ 0x3c3 @ │ │ │ │ @ instruction: 0x4618b933 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebfec98 │ │ │ │ + bl 0xfebfecb4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r0, ror #31 │ │ │ │ strmi r6, [pc], -fp, asr #16 │ │ │ │ strmi r4, [r6], -r4, lsl #12 │ │ │ │ @ instruction: 0xf7a89301 │ │ │ │ - blls 0x126bac │ │ │ │ + blls 0x126b90 │ │ │ │ strmi r4, [r5], -r1, lsl #12 │ │ │ │ tstle ip, pc, lsl #22 │ │ │ │ smullscc pc, r9, r4, r8 @ │ │ │ │ - blcs 0xb9340 │ │ │ │ + blcs 0xb935c │ │ │ │ andcs fp, r8, #12, 30 @ 0x30 │ │ │ │ @ instruction: 0xf7fa2204 │ │ │ │ - strtmi pc, [r9], -pc, lsl #22 │ │ │ │ + strtmi pc, [r9], -r1, lsl #22 │ │ │ │ andcs r4, r4, #40, 12 @ 0x2800000 │ │ │ │ - @ instruction: 0xf864f7b0 │ │ │ │ + @ instruction: 0xf856f7b0 │ │ │ │ ldmdavs r9!, {r4, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7fd462a │ │ │ │ andcs pc, r1, sp, ror #25 │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0xf649bdf0 │ │ │ │ vrshr.s64 , q10, #64 │ │ │ │ @ instruction: 0xf8522297 │ │ │ │ @ instruction: 0xf7ad1023 │ │ │ │ - @ instruction: 0xe7e2fc3f │ │ │ │ + @ instruction: 0xe7e2fc31 │ │ │ │ ldrsbcc pc, [r0], #128 @ 0x80 @ │ │ │ │ movwne pc, #963 @ 0x3c3 @ │ │ │ │ @ instruction: 0x4618b933 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebfed24 │ │ │ │ + bl 0xfebfed40 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r0, ror #31 │ │ │ │ strmi r6, [pc], -fp, asr #16 │ │ │ │ strmi r4, [r6], -r4, lsl #12 │ │ │ │ @ instruction: 0xf7a89301 │ │ │ │ - blls 0x126b20 │ │ │ │ + blls 0x126b04 │ │ │ │ strmi r4, [r5], -r1, lsl #12 │ │ │ │ @ instruction: 0xd1292b0f │ │ │ │ smullscc pc, r9, r4, r8 @ │ │ │ │ - blcs 0xb93cc │ │ │ │ + blcs 0xb93e8 │ │ │ │ andcs fp, r8, #12, 30 @ 0x30 │ │ │ │ @ instruction: 0xf7fa2204 │ │ │ │ - blmi 0x62667c │ │ │ │ + blmi 0x626660 │ │ │ │ svccs 0x0070ee1d │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ @ instruction: 0xf64c58d3 │ │ │ │ vmvn.i32 d16, #3072 @ 0x00000c00 │ │ │ │ strtmi r0, [fp], #-657 @ 0xfffffd6f │ │ │ │ bicpl pc, r4, r2, lsl #4 │ │ │ │ strbeq pc, [r4, #2258] @ 0x8d2 @ │ │ │ │ @ instruction: 0xf7a9461a │ │ │ │ - ldrtmi pc, [r0], -fp, lsr #23 @ │ │ │ │ + @ instruction: 0x4630fb9d │ │ │ │ @ instruction: 0x462a6839 │ │ │ │ ldc2 7, cr15, [sl], {253} @ 0xfd │ │ │ │ andlt r2, r3, r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ rscspl pc, r4, #76546048 @ 0x4900000 │ │ │ │ addscs pc, r7, #192, 4 │ │ │ │ eorne pc, r3, r2, asr r8 @ │ │ │ │ - blx 0xffbe5a5e │ │ │ │ + blx 0xff865a7a │ │ │ │ svclt 0x0000e7d5 │ │ │ │ - addeq r8, r6, r8, lsl #8 │ │ │ │ + addeq r8, r6, ip, ror #7 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b8f8cc │ │ │ │ addlt r4, sl, fp, lsr #22 │ │ │ │ stmdbvs r0, {r0, r4, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ movwls r6, #38939 @ 0x981b │ │ │ │ @@ -155179,36 +155186,36 @@ │ │ │ │ strmi r3, [r4], -r0, lsl #4 │ │ │ │ ldrtmi r4, [r8], -r1, lsl #12 │ │ │ │ @ instruction: 0xff36f7fc │ │ │ │ @ instruction: 0xf1bab9b6 │ │ │ │ andsle r0, r8, r0, lsl #30 │ │ │ │ strtmi r4, [r1], -sl, lsr #12 │ │ │ │ @ instruction: 0xf7ad4620 │ │ │ │ - blmi 0x626c80 │ │ │ │ - blls 0x301c88 │ │ │ │ + blmi 0x626c64 │ │ │ │ + blls 0x301ca4 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ @ instruction: 0xd1200300 │ │ │ │ strbmi r4, [r1], -r2, lsr #12 │ │ │ │ andlt r4, sl, r8, lsr r6 │ │ │ │ @ instruction: 0x47f0e8bd │ │ │ │ mcrrlt 7, 15, pc, r0, cr13 @ │ │ │ │ svceq 0x0000f1b9 │ │ │ │ strcs sp, [r0, #-3] │ │ │ │ rsbmi lr, sp, #60293120 @ 0x3980000 │ │ │ │ - blmi 0x361bd8 │ │ │ │ - blls 0x301cb4 │ │ │ │ + blmi 0x361bf4 │ │ │ │ + blls 0x301cd0 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 58) │ │ │ │ andcs fp, r0, sl │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ vaba.s8 q4, q15, q8 │ │ │ │ - svclt 0x0000f8c5 │ │ │ │ + svclt 0x0000f877 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b8f8cc │ │ │ │ addlt r4, sl, fp, lsr #22 │ │ │ │ stmdbvs r0, {r0, r4, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ @@ -155228,389 +155235,389 @@ │ │ │ │ strmi r3, [r4], -r0, lsl #4 │ │ │ │ ldrtmi r4, [r8], -r1, lsl #12 │ │ │ │ stc2 7, cr15, [r2, #1012] @ 0x3f4 │ │ │ │ @ instruction: 0xf1bab9b6 │ │ │ │ andsle r0, r8, r0, lsl #30 │ │ │ │ strtmi r4, [r1], -sl, lsr #12 │ │ │ │ @ instruction: 0xf7ad4620 │ │ │ │ - blmi 0x626bbc │ │ │ │ - blls 0x301d4c │ │ │ │ + blmi 0x626ba0 │ │ │ │ + blls 0x301d68 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ @ instruction: 0xd1200300 │ │ │ │ strbmi r4, [r1], -r2, lsr #12 │ │ │ │ andlt r4, sl, r8, lsr r6 │ │ │ │ @ instruction: 0x47f0e8bd │ │ │ │ - bllt 0xff865cf0 │ │ │ │ + bllt 0xff865d0c │ │ │ │ svceq 0x0000f1b9 │ │ │ │ strcs sp, [r0, #-3] │ │ │ │ rsbmi lr, sp, #60293120 @ 0x3980000 │ │ │ │ - blmi 0x361c9c │ │ │ │ - blls 0x301d78 │ │ │ │ + blmi 0x361cb8 │ │ │ │ + blls 0x301d94 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 58) │ │ │ │ andcs fp, r0, sl │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ vaba.s8 q4, q15, q8 │ │ │ │ - svclt 0x0000f863 │ │ │ │ + svclt 0x0000f815 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ ldrsbcc pc, [r0], #128 @ 0x80 @ │ │ │ │ movtcc pc, #963 @ 0x3c3 @ │ │ │ │ eorsle r2, fp, r0, lsl #22 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebfef4c │ │ │ │ + bl 0xfebfef68 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmdbvs fp, {r3, r5, r6, r7, r8, r9, sl, fp} │ │ │ │ strmi fp, [ip], -r2, lsl #1 │ │ │ │ streq pc, [r1, #-19] @ 0xffffffed │ │ │ │ svclt 0x0018462e │ │ │ │ andle r2, r6, r0 │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x4605bd70 │ │ │ │ @ instruction: 0xf7fd9301 │ │ │ │ - blls 0x126a48 │ │ │ │ + blls 0x126a64 │ │ │ │ andls r4, r1, r1, lsl #12 │ │ │ │ stmdbvs r2!, {r0, r8, r9, ip, sp} │ │ │ │ @ instruction: 0xf7fc4628 │ │ │ │ stmdavs r3!, {r0, r2, r4, r5, r6, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ mvnlt r9, r1, lsl #18 │ │ │ │ cmplt fp, r3, ror #16 │ │ │ │ ldrtmi r4, [r2], -r8, lsl #12 │ │ │ │ @ instruction: 0xf7ad9101 │ │ │ │ - bls 0x126afc │ │ │ │ + bls 0x126ae0 │ │ │ │ stmiavs r1!, {r3, r5, r9, sl, lr}^ │ │ │ │ - blx 0xfe2e5d9e │ │ │ │ + blx 0xfe2e5dba │ │ │ │ andlt r2, r2, r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ tstcs r0, r8, lsl r6 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ stmiavs r3!, {r4, r5, r6, r8, r9, sl, lr} │ │ │ │ ldrmi r6, [r6], -r2, ror #18 │ │ │ │ bicsle r2, pc, r0, lsl #22 │ │ │ │ @ instruction: 0xe7dd4256 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebfefe0 │ │ │ │ + bl 0xfebfeffc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf6420fe8 │ │ │ │ vsubw.s8 , q8, d20 │ │ │ │ umulllt r2, r3, r7, r3 │ │ │ │ strmi r4, [r8], -r5, lsl #12 │ │ │ │ @ instruction: 0xf7a8681c │ │ │ │ - bmi 0x4e7b50 │ │ │ │ + bmi 0x4e7b34 │ │ │ │ svcne 0x0070ee1d │ │ │ │ ldmdavs r2, {r1, r3, r4, r5, r6, sl, lr} │ │ │ │ @ instruction: 0xf64c588b │ │ │ │ vbic.i32 d16, #12 @ 0x0000000c │ │ │ │ andcs r0, r0, #1073741860 @ 0x40000024 │ │ │ │ @ instruction: 0x0c00eb03 │ │ │ │ stmib sp, {r3, r5, r6, r7, fp, ip}^ │ │ │ │ strtmi r0, [r3], #-3072 @ 0xfffff400 │ │ │ │ bicvs pc, r9, r1, lsl #10 │ │ │ │ @ instruction: 0xf7a96808 │ │ │ │ - mullt r3, r7, sl │ │ │ │ + andlt pc, r3, r9, lsl #21 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r8, r6, r4, ror #2 │ │ │ │ + addeq r8, r6, r8, asr #2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebff048 │ │ │ │ + bl 0xfebff064 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf5a00ff0 │ │ │ │ @ instruction: 0xf1a03280 │ │ │ │ addlt r0, r2, r8, lsl #6 │ │ │ │ svclt 0x00882b01 │ │ │ │ stmdble r1, {r0, r1, r9, fp, sp} │ │ │ │ @ instruction: 0xd1242810 │ │ │ │ @ instruction: 0x13a4f642 │ │ │ │ orrscs pc, r7, #192, 4 │ │ │ │ @ instruction: 0xf7a8681c │ │ │ │ - bmi 0x627ad8 │ │ │ │ + bmi 0x627abc │ │ │ │ svcne 0x0070ee1d │ │ │ │ ldceq 6, cr15, [ip], #-304 @ 0xfffffed0 │ │ │ │ ldceq 2, cr15, [r1], {192} @ 0xc0 │ │ │ │ ldmdavs r2, {r1, r3, r4, r5, r6, sl, lr} │ │ │ │ andcs r5, r0, #9109504 @ 0x8b0000 │ │ │ │ bicvs pc, ip, ip, lsl #4 │ │ │ │ vmlaeq.f64 d14, d0, d3 │ │ │ │ @ instruction: 0x06ccf8dc │ │ │ │ @ instruction: 0xf8cd4423 │ │ │ │ @ instruction: 0xf7a9e000 │ │ │ │ - andlt pc, r2, pc, lsr #20 │ │ │ │ + andlt pc, r2, r1, lsr #20 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ vmla.f32 d27, d15, d0 │ │ │ │ - vsra.s64 d21, d8, #64 │ │ │ │ + vorr.i32 d21, #8 @ 0x00000008 │ │ │ │ vrhadd.s8 d16, d15, d29 │ │ │ │ - vaddl.s8 q11, d0, d12 │ │ │ │ - blmi 0x167f74 │ │ │ │ + vaddl.s8 , d16, d12 │ │ │ │ + blmi 0x167f90 │ │ │ │ adcsvc pc, sp, #1325400064 @ 0x4f000000 │ │ │ │ - mcr2 1, 2, pc, cr10, cr8, {6} @ │ │ │ │ - addeq r8, r6, r4, ror #1 │ │ │ │ - mlaseq r3, r4, ip, fp │ │ │ │ + ldc2l 1, cr15, [ip, #864]! @ 0x360 │ │ │ │ + addeq r8, r6, r8, asr #1 │ │ │ │ + eorseq fp, r3, r4, lsl ip │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebff0d8 │ │ │ │ + bl 0xfebff0f4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8d00fe8 │ │ │ │ @ instruction: 0x460d20d0 │ │ │ │ smullsne pc, r9, r0, r8 @ │ │ │ │ cmppmi r6, #805306372 @ p-variant is OBSOLETE @ 0x30000004 │ │ │ │ tstpeq r2, #192, 4 @ p-variant is OBSOLETE │ │ │ │ stmdbcs r0, {r1, r7, ip, sp, pc} │ │ │ │ svclt 0x00184604 │ │ │ │ ldreq r2, [r2], -fp, lsr #7 │ │ │ │ @ instruction: 0xf894d533 │ │ │ │ - blcs 0xb42c4 │ │ │ │ + blcs 0xb42e0 │ │ │ │ @ instruction: 0xf894d04f │ │ │ │ ldrdcs r2, [r2], -r9 │ │ │ │ @ instruction: 0xf082882b │ │ │ │ - b 0x1168718 │ │ │ │ + b 0x1168734 │ │ │ │ @ instruction: 0xf0436342 │ │ │ │ @ instruction: 0xf7a84588 │ │ │ │ - @ instruction: 0xf894fec3 │ │ │ │ + @ instruction: 0xf894feb5 │ │ │ │ @ instruction: 0x460630d8 │ │ │ │ ldrtmi fp, [r2], -r3, lsl #3 │ │ │ │ andcs r4, r1, r9, lsr #12 │ │ │ │ - blx 0xfe3e5f1c │ │ │ │ + blx 0x2065f38 │ │ │ │ rscvs r2, r3, r2, lsl #6 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - blcs 0xc3cd8 │ │ │ │ + blcs 0xc3cf4 │ │ │ │ @ instruction: 0xf649d14a │ │ │ │ vrsra.s64 , q10, #64 │ │ │ │ andcs r2, r0, #1543503874 @ 0x5c000002 │ │ │ │ - blvs 0xff6f97dc │ │ │ │ - @ instruction: 0xf8c4f7fa │ │ │ │ + blvs 0xff6f97f8 │ │ │ │ + @ instruction: 0xf8b6f7fa │ │ │ │ strbvs r6, [r3, #3491]! @ 0xda3 │ │ │ │ @ instruction: 0xf8d0e7df │ │ │ │ movwls r0, #4296 @ 0x10c8 │ │ │ │ @ instruction: 0xf080fab0 │ │ │ │ @ instruction: 0xf79b0940 │ │ │ │ - stmdacs r0, {r0, r2, r4, r6, r7, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r1, r2, r6, r7, fp, ip, sp, lr, pc} │ │ │ │ stmdavs sl!, {r0, r6, r7, ip, lr, pc} │ │ │ │ addsmi r9, sl, #1024 @ 0x400 │ │ │ │ svcvs 0x0063d1bd │ │ │ │ teqle sp, r0, lsl #22 │ │ │ │ mvnspl pc, #76546048 @ 0x4900000 │ │ │ │ orrscs pc, r7, #192, 4 │ │ │ │ andcs r4, r0, #32, 12 @ 0x2000000 │ │ │ │ @ instruction: 0xf7fa6bd9 │ │ │ │ - stcvs 8, cr15, [r3, #668]! @ 0x29c │ │ │ │ + stcvs 8, cr15, [r3, #612]! @ 0x264 │ │ │ │ strbvs r2, [r3, #16]! │ │ │ │ @ instruction: 0xff4ef7ff │ │ │ │ @ instruction: 0xf649e7c4 │ │ │ │ vrsra.s64 , q10, #64 │ │ │ │ stcvs 3, cr2, [r1, #604]! @ 0x25c │ │ │ │ stmiavs r2!, {r5, r9, sl, lr} │ │ │ │ - blvs 0xff6ee900 │ │ │ │ + blvs 0xff6ee91c │ │ │ │ @ instruction: 0xf7fa9201 │ │ │ │ - bls 0x126214 │ │ │ │ + bls 0x1261f8 │ │ │ │ stcvs 3, cr2, [r1, #24]! │ │ │ │ strbvs r4, [r1, #1041]! @ 0x411 │ │ │ │ @ instruction: 0xf8c4682a │ │ │ │ rscvs r2, r3, r4, asr #1 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ subsne r6, fp, r0, lsr #31 │ │ │ │ andne lr, r0, r3, asr #20 │ │ │ │ - cdp2 7, 5, cr15, cr10, cr8, {5} │ │ │ │ + cdp2 7, 4, cr15, cr12, cr8, {5} │ │ │ │ @ instruction: 0x13a4f642 │ │ │ │ orrscs pc, r7, #192, 4 │ │ │ │ andvc pc, ip, #1325400064 @ 0x4f000000 │ │ │ │ @ instruction: 0xf7b06819 │ │ │ │ - str pc, [r4, r3, asr #18]! │ │ │ │ + @ instruction: 0xe7a4f935 │ │ │ │ subsne r6, fp, r0, lsr #31 │ │ │ │ andne lr, r0, r3, asr #20 │ │ │ │ - cdp2 7, 4, cr15, cr10, cr8, {5} │ │ │ │ + cdp2 7, 3, cr15, cr12, cr8, {5} │ │ │ │ @ instruction: 0x13a4f642 │ │ │ │ orrscs pc, r7, #192, 4 │ │ │ │ andvc pc, ip, #1325400064 @ 0x4f000000 │ │ │ │ @ instruction: 0xf7b06819 │ │ │ │ - @ instruction: 0xe7b1f933 │ │ │ │ + ldr pc, [r1, r5, lsr #18]! │ │ │ │ ldrsbcs pc, [r0], #128 @ 0x80 @ │ │ │ │ movtcc pc, #962 @ 0x3c2 @ │ │ │ │ rsble r2, r9, r0, lsl #22 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebff238 │ │ │ │ + bl 0xfebff254 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ movwcs r0, #8160 @ 0x1fe0 │ │ │ │ strmi fp, [r4], -r5, lsl #1 │ │ │ │ addcc pc, r0, r0, lsl #17 │ │ │ │ ldrtle r0, [sl], #-1555 @ 0xfffff9ed │ │ │ │ svcvs 0x0062680b │ │ │ │ @ instruction: 0xf043b29b │ │ │ │ - bcs 0xb95e0 │ │ │ │ + bcs 0xb95fc │ │ │ │ @ instruction: 0xf642d15b │ │ │ │ vsubw.s8 , q8, d20 │ │ │ │ @ instruction: 0xf6492397 │ │ │ │ vsra.s64 , q10, #64 │ │ │ │ andcs r2, r0, #-1073741787 @ 0xc0000025 │ │ │ │ movwls r4, #13856 @ 0x3620 │ │ │ │ @ instruction: 0xf7fa6bc9 │ │ │ │ - blls 0x1a615c │ │ │ │ + blls 0x1a6140 │ │ │ │ strtmi r6, [r8], -r2, lsr #27 │ │ │ │ ldmdavs sp, {r1, r5, r6, r7, r8, sl, sp, lr} │ │ │ │ - cdp2 7, 1, cr15, cr0, cr8, {5} │ │ │ │ + cdp2 7, 0, cr15, cr2, cr8, {5} │ │ │ │ @ instruction: 0xee1d4a34 │ │ │ │ ldrbtmi r1, [sl], #-3952 @ 0xfffff090 │ │ │ │ stmpl fp, {r1, r4, fp, sp, lr} │ │ │ │ teqpeq ip, ip, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r1, r0, asr #5 │ │ │ │ ldrmi r2, [r8], #-512 @ 0xfffffe00 │ │ │ │ strtmi r9, [fp], #-0 │ │ │ │ mvnvs pc, r1, lsl #10 │ │ │ │ @ instruction: 0xf7a96808 │ │ │ │ - movwcs pc, #10537 @ 0x2929 @ │ │ │ │ + movwcs pc, #10523 @ 0x291b @ │ │ │ │ andcs r6, r1, r3, ror #1 │ │ │ │ tstcs r0, r5 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0xf8d0bd30 │ │ │ │ smlabtls r3, r8, r0, r0 │ │ │ │ @ instruction: 0xf080fab0 │ │ │ │ @ instruction: 0xf79b0940 │ │ │ │ - stmdbls r3, {r0, r1, r2, r5, fp, ip, sp, lr, pc} │ │ │ │ + stmdbls r3, {r0, r3, r4, fp, ip, sp, lr, pc} │ │ │ │ stmdacs r0, {r0, r1, r3, fp, sp, lr} │ │ │ │ - blcs 0xfeb9c3c0 │ │ │ │ + blcs 0xfeb9c3dc │ │ │ │ svcvs 0x0063d1b7 │ │ │ │ @ instruction: 0xf649bb4b │ │ │ │ vrsra.s64 , q10, #64 │ │ │ │ andcs r2, r0, #1543503874 @ 0x5c000002 │ │ │ │ - blvs 0xff6f9970 │ │ │ │ - @ instruction: 0xfffaf7f9 │ │ │ │ + blvs 0xff6f998c │ │ │ │ + @ instruction: 0xffecf7f9 │ │ │ │ strbvs r6, [r3, #3491]! @ 0xda3 │ │ │ │ @ instruction: 0xf7ff2010 │ │ │ │ movwcs pc, #11937 @ 0x2ea1 @ │ │ │ │ ldrb r6, [r4, r3, ror #1] │ │ │ │ tstcs r0, r8, lsl r6 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svcvs 0x00a04770 │ │ │ │ - b 0x112c260 │ │ │ │ + b 0x112c27c │ │ │ │ @ instruction: 0xf7a81000 │ │ │ │ - @ instruction: 0xf642fdc3 │ │ │ │ + @ instruction: 0xf642fdb5 │ │ │ │ vsubw.s8 , q8, d20 │ │ │ │ vst2.32 {d18-d21}, [pc :64], r7 │ │ │ │ movwls r7, #12812 @ 0x320c │ │ │ │ @ instruction: 0xf7b06819 │ │ │ │ - blls 0x1a63e0 │ │ │ │ + blls 0x1a63c4 │ │ │ │ svcvs 0x00a0e795 │ │ │ │ - b 0x116c2a8 │ │ │ │ + b 0x116c2c4 │ │ │ │ @ instruction: 0xf7a81000 │ │ │ │ - @ instruction: 0xf642fdb1 │ │ │ │ + @ instruction: 0xf642fda3 │ │ │ │ vsubw.s8 , q8, d20 │ │ │ │ vst2.32 {d18-d21}, [pc :64], r7 │ │ │ │ ldmdavs r9, {r2, r3, r9, ip, sp, lr} │ │ │ │ - @ instruction: 0xf89af7b0 │ │ │ │ + @ instruction: 0xf88cf7b0 │ │ │ │ svclt 0x0000e7c5 │ │ │ │ - ldrdeq r7, [r6], sl │ │ │ │ + @ instruction: 0x00867ebe │ │ │ │ ldmdblt r3!, {r0, r1, r6, r7, r8, r9, sl, fp, sp, lr} │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ strlt r4, [r0, #-1904] @ 0xfffff890 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00f0f8cc │ │ │ │ andls fp, r1, r3, lsl #1 │ │ │ │ @ instruction: 0xf7a82000 │ │ │ │ - @ instruction: 0xf642fd8f │ │ │ │ + @ instruction: 0xf642fd81 │ │ │ │ vaddw.s8 , q8, d20 │ │ │ │ vst4.32 {d18,d20,d22,d24}, [pc :64], r7 │ │ │ │ stmdavs r9, {r2, r3, r9, ip, sp, lr} │ │ │ │ - @ instruction: 0xf878f7b0 │ │ │ │ + @ instruction: 0xf86af7b0 │ │ │ │ andcs r9, r0, #1024 @ 0x400 │ │ │ │ ldrdlt r6, [r3], -sl │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd00 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfebff3bc │ │ │ │ + bl 0xfebff3d8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [ip], -r8, ror #31 │ │ │ │ @ instruction: 0xf7a84607 │ │ │ │ - @ instruction: 0x4605f8b1 │ │ │ │ + strmi pc, [r5], -r3, lsr #17 │ │ │ │ rscsne pc, pc, pc, asr #32 │ │ │ │ - stc2l 7, cr15, [r8, #-672]! @ 0xfffffd60 │ │ │ │ + ldc2l 7, cr15, [sl, #-672] @ 0xfffffd60 │ │ │ │ strmi r4, [r6], -r1, lsr #12 │ │ │ │ strtmi r2, [r8], -r8, lsl #4 │ │ │ │ - ldc2 7, cr15, [lr], #692 @ 0x2b4 │ │ │ │ + ldc2 7, cr15, [r0], #692 @ 0x2b4 │ │ │ │ @ instruction: 0x46294632 │ │ │ │ @ instruction: 0xf7ad4628 │ │ │ │ - ldrtmi pc, [r2], -r7, lsr #20 @ │ │ │ │ + @ instruction: 0x4632fa19 │ │ │ │ strtmi r4, [r0], -r1, lsr #12 │ │ │ │ - blx 0x9660a8 │ │ │ │ + blx 0x5e60c4 │ │ │ │ strtmi r4, [r0], -r1, lsr #12 │ │ │ │ @ instruction: 0xf7ad2208 │ │ │ │ - @ instruction: 0x462afb51 │ │ │ │ + strtmi pc, [sl], -r3, asr #22 │ │ │ │ ldrtmi r4, [r8], -r1, lsr #12 │ │ │ │ ldrhtmi lr, [r8], #141 @ 0x8d │ │ │ │ - blt 0xfe60c0 │ │ │ │ + blt 0xc660dc │ │ │ │ ldrsbcc pc, [r0], #128 @ 0x80 @ │ │ │ │ movteq pc, #963 @ 0x3c3 @ │ │ │ │ @ instruction: 0x4618b933 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebff42c │ │ │ │ + bl 0xfebff448 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r0, ror #31 │ │ │ │ strmi r6, [pc], -fp, asr #16 │ │ │ │ strmi r4, [r6], -r4, lsl #12 │ │ │ │ @ instruction: 0xf7a89301 │ │ │ │ - blls 0x126418 │ │ │ │ + blls 0x1263fc │ │ │ │ strmi r4, [r5], -r1, lsl #12 │ │ │ │ tstle fp, pc, lsl #22 │ │ │ │ smullscc pc, r9, r4, r8 @ │ │ │ │ - blcs 0xb9ad4 │ │ │ │ + blcs 0xb9af0 │ │ │ │ andcs fp, r8, #12, 30 @ 0x30 │ │ │ │ @ instruction: 0xf7f92204 │ │ │ │ - strtmi pc, [r9], -r5, asr #30 │ │ │ │ + qasxmi pc, r9, r7 @ │ │ │ │ @ instruction: 0xf7ff4628 │ │ │ │ ldrtmi pc, [r0], -r7, lsr #31 @ │ │ │ │ @ instruction: 0x462a6839 │ │ │ │ @ instruction: 0xf924f7fd │ │ │ │ andlt r2, r3, r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ rscspl pc, r4, #76546048 @ 0x4900000 │ │ │ │ addscs pc, r7, #192, 4 │ │ │ │ eorne pc, r3, r2, asr r8 @ │ │ │ │ - @ instruction: 0xf876f7ad │ │ │ │ + @ instruction: 0xf868f7ad │ │ │ │ svclt 0x0000e7e3 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebff4a0 │ │ │ │ + bl 0xfebff4bc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r2, r8, ror #31 │ │ │ │ strmi r4, [r5], -fp, lsl #12 │ │ │ │ ldmdale pc!, {r0, r1, r2, r3, r8, fp, sp}^ @ │ │ │ │ @ instruction: 0xf001e8df │ │ │ │ - blcs 0xb6e318 │ │ │ │ + blcs 0xb6e334 │ │ │ │ ldmdbcc r9!, {r1, r4, r5, r9, ip, sp} │ │ │ │ ldrbpl r4, [r5, #-64] @ 0xffffffc0 │ │ │ │ stmdaeq r8, {r2, r5, r6, sl, sp, lr} │ │ │ │ rscspl pc, r4, #76546048 @ 0x4900000 │ │ │ │ addscs pc, r7, #192, 4 │ │ │ │ mrrcvs 3, 0, r2, r4, cr1 │ │ │ │ strcc lr, [r0], #-2501 @ 0xfffff63b │ │ │ │ @@ -155635,414 +155642,414 @@ │ │ │ │ orrscs pc, r7, r0, asr #5 │ │ │ │ stcvs 2, cr2, [ip], {2} │ │ │ │ @ instruction: 0xf649e7e4 │ │ │ │ vsra.s64 , q10, #64 │ │ │ │ andcs r2, r2, #-1073741787 @ 0xc0000025 │ │ │ │ ldrb r6, [sp, ip, asr #25] │ │ │ │ @ instruction: 0xf7a79101 │ │ │ │ - @ instruction: 0xf649fff9 │ │ │ │ + @ instruction: 0xf649ffeb │ │ │ │ vrshr.s64 , q10, #64 │ │ │ │ @ instruction: 0x46042297 │ │ │ │ ldcvs 2, cr9, [r1], {0} │ │ │ │ - @ instruction: 0xf962f7ad │ │ │ │ + @ instruction: 0xf954f7ad │ │ │ │ strtmi r9, [r1], -r0, lsl #20 │ │ │ │ mrrcvs 6, 2, r4, r2, cr0 │ │ │ │ - @ instruction: 0xf970f7ad │ │ │ │ + @ instruction: 0xf962f7ad │ │ │ │ andcs r9, r9, #1024 @ 0x400 │ │ │ │ smlabtls r0, r8, r7, lr │ │ │ │ - @ instruction: 0xffe4f7a7 │ │ │ │ + @ instruction: 0xffd6f7a7 │ │ │ │ mvnspl pc, r9, asr #12 │ │ │ │ orrscs pc, r7, r0, asr #5 │ │ │ │ stcvs 6, cr4, [sl], {4} │ │ │ │ @ instruction: 0xf7ad6cc9 │ │ │ │ - blls 0xe6b7c │ │ │ │ + blls 0xe6b60 │ │ │ │ ldr r2, [r9, r3, lsl #4]! │ │ │ │ @ instruction: 0xf7a79100 │ │ │ │ - @ instruction: 0xf649ffd5 │ │ │ │ + @ instruction: 0xf649ffc7 │ │ │ │ vrsra.s64 , q10, #64 │ │ │ │ @ instruction: 0x461e2397 │ │ │ │ ldcvs 6, cr4, [sl], {4} │ │ │ │ @ instruction: 0xf7ad6cd9 │ │ │ │ - andscs pc, pc, #3948544 @ 0x3c4000 │ │ │ │ + andscs pc, pc, #3719168 @ 0x38c000 │ │ │ │ strtmi r4, [r0], -r1, lsr #12 │ │ │ │ - stc2l 7, cr15, [r2, #-692] @ 0xfffffd4c │ │ │ │ + ldc2 7, cr15, [r4, #-692]! @ 0xfffffd4c │ │ │ │ ldclvs 6, cr4, [r1], #-136 @ 0xffffff78 │ │ │ │ @ instruction: 0xf7ae4620 │ │ │ │ - blls 0xe6d50 │ │ │ │ + blls 0xe6d34 │ │ │ │ ldr r2, [pc, r9, lsl #4] │ │ │ │ adcmi pc, r4, r1, asr #12 │ │ │ │ addseq pc, r5, r0, asr #5 │ │ │ │ vrhadd.s8 d18, d15, d1 │ │ │ │ - vsubl.s8 q11, d0, d20 │ │ │ │ + vsubl.s8 , d16, d20 │ │ │ │ stmdavs r0, {r0, r2, r3, r5, r9} │ │ │ │ - blx 0x10e4bfe │ │ │ │ - blx 0xfeae616e │ │ │ │ + blx 0xffd64c18 │ │ │ │ + blx 0xfe76618a │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ @ instruction: 0xf8d04605 │ │ │ │ - blmi 0x1228734 │ │ │ │ + blmi 0x1228750 │ │ │ │ ldmdavs fp, {r3, r7, ip, sp, pc} │ │ │ │ @ instruction: 0xf04f9307 │ │ │ │ vsubw.u8 q8, q0, d0 │ │ │ │ cmnlt r8, r0, asr #1 │ │ │ │ strmi r6, [ip], -fp, lsl #18 │ │ │ │ andle r2, sl, sp, lsl #22 │ │ │ │ @ instruction: 0xf023688b │ │ │ │ - blcs 0x3e900c │ │ │ │ + blcs 0x3e9028 │ │ │ │ stmdavs fp, {r0, r2, ip, lr, pc} │ │ │ │ andle r2, r2, sp, lsl #22 │ │ │ │ - blcs 0x40273c │ │ │ │ + blcs 0x402758 │ │ │ │ andcs sp, r0, pc, lsl #26 │ │ │ │ ldmdavs sl, {r0, r3, r4, r5, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r7, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r8, pc, asr r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ @ instruction: 0xf7a781f0 │ │ │ │ - @ instruction: 0x4680ff7b │ │ │ │ - @ instruction: 0xff78f7a7 │ │ │ │ + strmi pc, [r0], sp, ror #30 │ │ │ │ + @ instruction: 0xff6af7a7 │ │ │ │ strmi r6, [r7], -r3, lsr #16 │ │ │ │ suble r2, r9, pc, lsl #22 │ │ │ │ rscspl pc, r4, #76546048 @ 0x4900000 │ │ │ │ addscs pc, r7, #192, 4 │ │ │ │ @ instruction: 0xf8524640 │ │ │ │ @ instruction: 0xf7ac1023 │ │ │ │ - stmdbvs r3!, {r0, r2, r4, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdbvs r3!, {r0, r1, r2, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ eorsle r2, r8, pc, lsl #22 │ │ │ │ rscspl pc, r4, #76546048 @ 0x4900000 │ │ │ │ addscs pc, r7, #192, 4 │ │ │ │ @ instruction: 0xf8524638 │ │ │ │ @ instruction: 0xf7ac1023 │ │ │ │ - stmdavs r3!, {r0, r3, r7, r8, r9, sl, fp, ip, sp, lr, pc}^ │ │ │ │ + stmdavs r3!, {r0, r1, r3, r4, r5, r6, r8, r9, sl, fp, ip, sp, lr, pc}^ │ │ │ │ ldmdale r8!, {r0, r1, r8, r9, fp, sp} │ │ │ │ @ instruction: 0xf003e8df │ │ │ │ andcs r2, r2, r6, lsl #10 │ │ │ │ @ instruction: 0x46384639 │ │ │ │ - @ instruction: 0xf9c0f7ad │ │ │ │ + @ instruction: 0xf9b2f7ad │ │ │ │ stmdage r5, {r0, r5, r6, r7, fp, sp, lr} │ │ │ │ @ instruction: 0xff06f7ff │ │ │ │ - bls 0x24fca4 │ │ │ │ + bls 0x24fcc0 │ │ │ │ andls r2, r3, #0 │ │ │ │ - stc2 7, cr15, [r6], {168} @ 0xa8 │ │ │ │ + blx 0xffee6356 │ │ │ │ strmi r9, [r3], -r3, lsl #20 │ │ │ │ ldrtmi r4, [r0], -r1, asr #12 │ │ │ │ @ instruction: 0xf8cd9701 │ │ │ │ @ instruction: 0xf7ae8000 │ │ │ │ - strtmi pc, [r8], -r9, lsl #29 │ │ │ │ + @ instruction: 0x4628fe7b │ │ │ │ strbmi r6, [r2], -r1, lsr #17 │ │ │ │ @ instruction: 0xf802f7fd │ │ │ │ str r2, [sp, r1]! │ │ │ │ @ instruction: 0x46384639 │ │ │ │ - @ instruction: 0xf8a8f7ad │ │ │ │ + @ instruction: 0xf89af7ad │ │ │ │ andcs lr, r1, #224, 14 @ 0x3800000 │ │ │ │ @ instruction: 0x46384639 │ │ │ │ - @ instruction: 0xffc0f7ac │ │ │ │ + @ instruction: 0xffb2f7ac │ │ │ │ ldrdcs lr, [r0, -sl] │ │ │ │ @ instruction: 0xf7ac4638 │ │ │ │ - strb pc, [sl, pc, ror #30] @ │ │ │ │ + strb pc, [sl, r1, ror #30] @ │ │ │ │ strbmi r2, [r0], -r0, lsl #2 │ │ │ │ - @ instruction: 0xff6af7ac │ │ │ │ + @ instruction: 0xff5cf7ac │ │ │ │ vaba.s8 d14, d29, d25 │ │ │ │ - andcs pc, r0, r9, lsl #25 │ │ │ │ - orrspl pc, r8, pc, asr #4 │ │ │ │ + andcs pc, r0, fp, lsr ip @ │ │ │ │ + tstppl r8, pc, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ @ instruction: 0xf44f4b03 │ │ │ │ @ instruction: 0x900052bd │ │ │ │ - @ instruction: 0xf844f1a1 │ │ │ │ + @ instruction: 0xfffaf1a0 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ - eorseq fp, r3, ip, lsr #25 │ │ │ │ + eorseq fp, r3, ip, lsr #24 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfebff70c │ │ │ │ + bl 0xfebff728 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x66c494 │ │ │ │ + blmi 0x66c4b0 │ │ │ │ ldmdavs fp, {r0, r1, r2, r7, ip, sp, pc} │ │ │ │ @ instruction: 0xf04f9305 │ │ │ │ cdpvs 3, 8, cr0, cr3, cr0, {0} │ │ │ │ mcrvs 1, 6, fp, cr3, cr3, {5} │ │ │ │ smlabbeq r1, r1, r0, pc @ │ │ │ │ movwls sl, #2051 @ 0x803 │ │ │ │ mrc2 7, 5, pc, cr4, cr15, {7} │ │ │ │ - blls 0xbad70 │ │ │ │ - bls 0x20257c │ │ │ │ + blls 0xbad8c │ │ │ │ + bls 0x202598 │ │ │ │ @ instruction: 0xf04f4051 │ │ │ │ tstle r4, r0, lsl #4 │ │ │ │ ldrdeq lr, [r3, -sp] │ │ │ │ andlt r2, r7, r0, lsl #4 │ │ │ │ - bl 0x1e66c0 │ │ │ │ - ldcllt 7, cr15, [r4], #692 @ 0x2b4 │ │ │ │ + bl 0x1e66dc │ │ │ │ + stcllt 7, cr15, [r6], #692 @ 0x2b4 │ │ │ │ smlabteq r0, sp, r9, lr │ │ │ │ - blx 0xff7e63ee │ │ │ │ + blx 0xff46640a │ │ │ │ strmi r9, [r3], -r0, lsl #20 │ │ │ │ ldclvs 0, cr2, [r1, #4] │ │ │ │ @ instruction: 0x66d36711 │ │ │ │ ldrvs r9, [r0], r1, lsl #18 │ │ │ │ vaba.s8 q7, , q6 │ │ │ │ - svclt 0x0000fc45 │ │ │ │ + svclt 0x0000fbf7 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ andcs r4, r0, #11534336 @ 0xb00000 │ │ │ │ ldrdeq lr, [r0, -r0] │ │ │ │ - ldcllt 7, cr15, [ip], {173} @ 0xad │ │ │ │ + stcllt 7, cr15, [lr], {173} @ 0xad │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebff788 │ │ │ │ + bl 0xfebff7a4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x42c530 │ │ │ │ + blmi 0x42c54c │ │ │ │ strmi fp, [ip], -r4, lsl #1 │ │ │ │ stmdage r1, {r0, r9, sl, lr} │ │ │ │ movwls r6, #14363 @ 0x381b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ mrc2 7, 3, pc, cr10, cr15, {7} │ │ │ │ ldmdavs sl, {r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r3, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ ldmib sp, {r3, r8, ip, lr, pc}^ │ │ │ │ strtmi r0, [r3], -r1, lsl #2 │ │ │ │ andlt r2, r4, r0, lsl #4 │ │ │ │ @ instruction: 0x4010e8bd │ │ │ │ - ldclt 7, cr15, [sl], #692 @ 0x2b4 │ │ │ │ - ldc2 2, cr15, [r8], {13} │ │ │ │ + stclt 7, cr15, [ip], #692 @ 0x2b4 │ │ │ │ + blx 0xff364e1a │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfebff7d4 │ │ │ │ + bl 0xfebff7f0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ svcvs 0x00430ff8 │ │ │ │ andcs fp, r0, r3, lsr r9 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r8, #-0] │ │ │ │ subsne r6, fp, r0, lsl #31 │ │ │ │ andne lr, r0, r3, asr #20 │ │ │ │ - blx 0x166649a │ │ │ │ + blx 0x12e64b6 │ │ │ │ @ instruction: 0x13a4f642 │ │ │ │ orrscs pc, r7, #192, 4 │ │ │ │ andvc pc, ip, #1325400064 @ 0x4f000000 │ │ │ │ pop {r0, r3, r4, fp, sp, lr} │ │ │ │ @ instruction: 0xf7af4008 │ │ │ │ - svclt 0x0000be3d │ │ │ │ + svclt 0x0000be2f │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfebff818 │ │ │ │ + bl 0xfebff834 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf6490ff0 │ │ │ │ vrsra.s64 , q10, #64 │ │ │ │ umulllt r2, r3, r7, r3 │ │ │ │ stmib sp, {r1, r3, r9, sl, lr}^ │ │ │ │ - blvs 0xff6ec630 │ │ │ │ - ldc2l 7, cr15, [sl, #-996] @ 0xfffffc1c │ │ │ │ - bls 0xce63c │ │ │ │ + blvs 0xff6ec64c │ │ │ │ + stc2l 7, cr15, [ip, #-996] @ 0xfffffc1c │ │ │ │ + bls 0xce658 │ │ │ │ ldrmi r6, [r3], #-3459 @ 0xfffff27d │ │ │ │ andlt r6, r3, r3, asr #11 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd00 │ │ │ │ stmdale sp, {r0, r2, fp, sp} │ │ │ │ - biccc pc, r8, #78643200 @ 0x4b00000 │ │ │ │ + movtcc pc, #34379 @ 0x864b @ │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ orreq lr, r0, #3072 @ 0xc00 │ │ │ │ ldrsbteq pc, [ip], #131 @ 0x83 @ │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfebff87c │ │ │ │ + bl 0xfebff898 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ - subvs pc, r0, #-268435452 @ 0xf0000004 │ │ │ │ + sbcpl pc, r0, #-268435452 @ 0xf0000004 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ - orrspl pc, r8, pc, asr #4 │ │ │ │ + tstppl r8, pc, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ andls r4, r0, #3072 @ 0xc00 │ │ │ │ vhadd.s8 d18, d0, d0 │ │ │ │ @ instruction: 0xf1a03282 │ │ │ │ - svclt 0x0000ff71 │ │ │ │ - ldrhteq fp, [r3], -r8 │ │ │ │ + svclt 0x0000ff27 │ │ │ │ + eorseq fp, r3, r8, lsr ip │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebff8b0 │ │ │ │ + bl 0xfebff8cc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r0, ror #31 │ │ │ │ @ instruction: 0x460f461e │ │ │ │ stcls 2, cr9, [r8], {1} │ │ │ │ - cdp2 7, 3, cr15, cr4, cr7, {5} │ │ │ │ + cdp2 7, 2, cr15, cr6, cr7, {5} │ │ │ │ strmi r9, [r5], -r1, lsl #18 │ │ │ │ - cdp2 7, 5, cr15, cr10, cr12, {5} │ │ │ │ + cdp2 7, 4, cr15, cr12, cr12, {5} │ │ │ │ @ instruction: 0xee1d4909 │ │ │ │ qsub16mi ip, r3, r0 │ │ │ │ stmdavs r9, {r0, r3, r4, r5, r6, sl, lr} │ │ │ │ @ instruction: 0x46384632 │ │ │ │ andne pc, r1, ip, asr r8 @ │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ eorgt pc, r0, sp, asr #17 │ │ │ │ andlt r1, r3, r9, ror #16 │ │ │ │ ldrhtmi lr, [r0], #141 @ 0x8d │ │ │ │ - ldmdblt r8!, {r3, r4, r5, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ - umulleq r7, r6, r0, r8 │ │ │ │ + stmdblt sl!, {r3, r4, r5, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + addeq r7, r6, r4, ror r8 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebff900 │ │ │ │ + bl 0xfebff91c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r0, ror #31 │ │ │ │ @ instruction: 0x460f461e │ │ │ │ stcls 2, cr9, [r8], {1} │ │ │ │ - cdp2 7, 0, cr15, cr12, cr7, {5} │ │ │ │ + ldc2l 7, cr15, [lr, #668]! @ 0x29c │ │ │ │ strmi r9, [r5], -r1, lsl #18 │ │ │ │ - cdp2 7, 3, cr15, cr2, cr12, {5} │ │ │ │ + cdp2 7, 2, cr15, cr4, cr12, {5} │ │ │ │ @ instruction: 0xee1d4909 │ │ │ │ qsub16mi ip, r3, r0 │ │ │ │ stmdavs r9, {r0, r3, r4, r5, r6, sl, lr} │ │ │ │ @ instruction: 0x46384632 │ │ │ │ andne pc, r1, ip, asr r8 @ │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ eorgt pc, r0, sp, asr #17 │ │ │ │ andlt r1, r3, r9, ror #16 │ │ │ │ ldrhtmi lr, [r0], #141 @ 0x8d │ │ │ │ - ldmdblt r2, {r3, r4, r5, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ - addeq r7, r6, r0, asr #16 │ │ │ │ + stmdblt r4, {r3, r4, r5, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + addeq r7, r6, r4, lsr #16 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebff950 │ │ │ │ + bl 0xfebff96c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r0, ror #31 │ │ │ │ @ instruction: 0x460f461e │ │ │ │ stcls 2, cr9, [r8], {1} │ │ │ │ - stc2l 7, cr15, [r4, #668]! @ 0x29c │ │ │ │ + ldc2l 7, cr15, [r6, #668] @ 0x29c │ │ │ │ strmi r9, [r5], -r1, lsl #18 │ │ │ │ - cdp2 7, 0, cr15, cr10, cr12, {5} │ │ │ │ + ldc2l 7, cr15, [ip, #688]! @ 0x2b0 │ │ │ │ @ instruction: 0xee1d4909 │ │ │ │ qsub16mi ip, r3, r0 │ │ │ │ stmdavs r9, {r0, r3, r4, r5, r6, sl, lr} │ │ │ │ @ instruction: 0x46384632 │ │ │ │ andne pc, r1, ip, asr r8 @ │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ eorgt pc, r0, sp, asr #17 │ │ │ │ andlt r1, r3, r9, ror #16 │ │ │ │ ldrhtmi lr, [r0], #141 @ 0x8d │ │ │ │ - stmdblt ip!, {r3, r4, r5, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ - strdeq r7, [r6], r0 │ │ │ │ + ldmdblt lr, {r3, r4, r5, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + ldrdeq r7, [r6], r4 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebff9a0 │ │ │ │ + bl 0xfebff9bc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r0, ror #31 │ │ │ │ @ instruction: 0x460f461e │ │ │ │ stcls 2, cr9, [r8], {1} │ │ │ │ - ldc2 7, cr15, [ip, #668]! @ 0x29c │ │ │ │ + stc2 7, cr15, [lr, #668]! @ 0x29c │ │ │ │ strmi r9, [r5], -r1, lsl #18 │ │ │ │ - stc2l 7, cr15, [r2, #688]! @ 0x2b0 │ │ │ │ + ldc2l 7, cr15, [r4, #688] @ 0x2b0 │ │ │ │ @ instruction: 0xee1d4909 │ │ │ │ qsub16mi ip, r3, r0 │ │ │ │ stmdavs r9, {r0, r3, r4, r5, r6, sl, lr} │ │ │ │ @ instruction: 0x46384632 │ │ │ │ andne pc, r1, ip, asr r8 @ │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ eorgt pc, r0, sp, asr #17 │ │ │ │ andlt r1, r3, r9, ror #16 │ │ │ │ ldrhtmi lr, [r0], #141 @ 0x8d │ │ │ │ - stmdblt r6, {r3, r4, r5, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ - addeq r7, r6, r0, lsr #15 │ │ │ │ + ldmlt r8!, {r3, r4, r5, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + addeq r7, r6, r4, lsl #15 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebff9f0 │ │ │ │ + bl 0xfebffa0c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r2, r8, ror #31 │ │ │ │ ldrmi r4, [lr], -sp, lsl #12 │ │ │ │ smullsne pc, sl, r0, r8 @ │ │ │ │ @ instruction: 0xc018f8dd │ │ │ │ svceq 0x00e0f01c │ │ │ │ @ instruction: 0xf890d108 │ │ │ │ - blcs 0xb4bb0 │ │ │ │ + blcs 0xb4bcc │ │ │ │ @ instruction: 0xf44fbf0c │ │ │ │ mvncs r7, #240, 6 @ 0xc0000003 │ │ │ │ @ instruction: 0x0c03ea4c │ │ │ │ ldrdcc pc, [r8], r0 │ │ │ │ - b 0x118d028 │ │ │ │ - b 0x117162c │ │ │ │ + b 0x118d044 │ │ │ │ + b 0x1171648 │ │ │ │ movwls r0, #780 @ 0x30c │ │ │ │ - ldc2l 7, cr15, [lr, #-668]! @ 0xfffffd64 │ │ │ │ + ldc2l 7, cr15, [r0, #-668]! @ 0xfffffd64 │ │ │ │ strmi r9, [r4], -r1, lsl #18 │ │ │ │ - stc2 7, cr15, [r4, #688]! @ 0x2b0 │ │ │ │ + ldc2 7, cr15, [r6, #688] @ 0x2b0 │ │ │ │ @ instruction: 0xee1d4909 │ │ │ │ - blls 0xdc600 │ │ │ │ + blls 0xdc61c │ │ │ │ ldrbtmi r4, [r9], #-1586 @ 0xfffff9ce │ │ │ │ strtmi r6, [r8], -r9, lsl #16 │ │ │ │ andne pc, r1, ip, asr r8 @ │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ andsgt pc, r8, sp, asr #17 │ │ │ │ andlt r1, r2, r1, ror #16 │ │ │ │ ldrhtmi lr, [r0], #-141 @ 0xffffff73 │ │ │ │ - stmialt r2, {r3, r4, r5, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ - addeq r7, r6, r2, lsr #14 │ │ │ │ + ldmlt r4!, {r3, r4, r5, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + addeq r7, r6, r6, lsl #14 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebffa6c │ │ │ │ + bl 0xfebffa88 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r5], r8 │ │ │ │ strmi r6, [lr], -fp, asr #16 │ │ │ │ ldrmi r4, [r7], -r5, lsl #12 │ │ │ │ @ instruction: 0xf7a79303 │ │ │ │ - blls 0x1a7dd8 │ │ │ │ - blcs 0x47a098 │ │ │ │ + blls 0x1a7dbc │ │ │ │ + blcs 0x47a0b4 │ │ │ │ @ instruction: 0xf895d15a │ │ │ │ @ instruction: 0x460130d9 │ │ │ │ - blcs 0xba134 │ │ │ │ + blcs 0xba150 │ │ │ │ andcs fp, r8, #12, 30 @ 0x30 │ │ │ │ @ instruction: 0xf7f92204 │ │ │ │ - svccs 0x0000fc25 │ │ │ │ + svccs 0x0000fc17 │ │ │ │ ldmdavs r3!, {r3, r4, r6, r8, ip, lr, pc} │ │ │ │ @ instruction: 0xf7a79303 │ │ │ │ - blls 0x1a7db0 │ │ │ │ - blcs 0x47a0c8 │ │ │ │ + blls 0x1a7d94 │ │ │ │ + blcs 0x47a0e4 │ │ │ │ @ instruction: 0xf895d156 │ │ │ │ @ instruction: 0x460130d9 │ │ │ │ - blcs 0xba15c │ │ │ │ + blcs 0xba178 │ │ │ │ andcs fp, r8, #12, 30 @ 0x30 │ │ │ │ @ instruction: 0xf7f92204 │ │ │ │ - @ instruction: 0x4622fc11 │ │ │ │ + strtmi pc, [r2], -r3, lsl #24 │ │ │ │ @ instruction: 0x46304631 │ │ │ │ - ldc2 7, cr15, [r8, #688] @ 0x2b0 │ │ │ │ + stc2 7, cr15, [sl, #688] @ 0x2b0 │ │ │ │ ldrdcc pc, [ip], r5 │ │ │ │ tstpeq pc, #3 @ p-variant is OBSOLETE │ │ │ │ stmdale sl, {r0, r2, r4, r8, r9, fp, sp}^ │ │ │ │ @ instruction: 0x46214632 │ │ │ │ strls r4, [r0, -r8, lsr #12] │ │ │ │ @ instruction: 0xff80f7ff │ │ │ │ strtmi r4, [r1], -r2, lsr #12 │ │ │ │ @ instruction: 0xf7ac4620 │ │ │ │ - @ instruction: 0xf895fd87 │ │ │ │ + @ instruction: 0xf895fd79 │ │ │ │ @ instruction: 0x463130d9 │ │ │ │ - blcs 0xba19c │ │ │ │ + blcs 0xba1b8 │ │ │ │ andcs fp, r8, #12, 30 @ 0x30 │ │ │ │ @ instruction: 0xf7f92204 │ │ │ │ - @ instruction: 0x4632fbf1 │ │ │ │ + ldrtmi pc, [r2], -r3, ror #23 @ │ │ │ │ strtmi r4, [r0], -r1, lsr #12 │ │ │ │ - ldc2l 7, cr15, [r8, #-688]! @ 0xfffffd50 │ │ │ │ + stc2l 7, cr15, [sl, #-688]! @ 0xfffffd50 │ │ │ │ smullscs pc, r9, r5, r8 @ │ │ │ │ mvnspl pc, #76546048 @ 0x4900000 │ │ │ │ orrscs pc, r7, #192, 4 │ │ │ │ rscvs r2, r9, r3, lsl #2 │ │ │ │ @ instruction: 0xf04f2a00 │ │ │ │ - blvs 0xff6b6524 │ │ │ │ + blvs 0xff6b6540 │ │ │ │ @ instruction: 0xf06fbf0c │ │ │ │ @ instruction: 0xf06f0203 │ │ │ │ strtmi r0, [r1], -r1, lsl #4 │ │ │ │ andlt r6, r5, lr, ror #11 │ │ │ │ ldrhtmi lr, [r0], #141 @ 0x8d │ │ │ │ - bllt 0x3e67f8 │ │ │ │ + blt 0x66814 │ │ │ │ rscspl pc, r4, #76546048 @ 0x4900000 │ │ │ │ addscs pc, r7, #192, 4 │ │ │ │ eorne pc, r3, r2, asr r8 @ │ │ │ │ - ldc2 7, cr15, [r8, #-688] @ 0xfffffd50 │ │ │ │ + stc2 7, cr15, [sl, #-688] @ 0xfffffd50 │ │ │ │ adcle r2, r6, r0, lsl #30 │ │ │ │ strtmi r4, [r1], -r2, lsr #12 │ │ │ │ @ instruction: 0xf7ac4620 │ │ │ │ - sbfx pc, r1, #26, #1 │ │ │ │ + str pc, [r0, r3, asr #26]! │ │ │ │ rscspl pc, r4, #76546048 @ 0x4900000 │ │ │ │ addscs pc, r7, #192, 4 │ │ │ │ eorne pc, r3, r2, asr r8 @ │ │ │ │ - stc2 7, cr15, [r8, #-688] @ 0xfffffd50 │ │ │ │ + ldc2l 7, cr15, [sl], #688 @ 0x2b0 │ │ │ │ @ instruction: 0xf767e7a9 │ │ │ │ - svclt 0x0000fcc5 │ │ │ │ + svclt 0x0000fcb7 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ ldrmi r4, [r0], ip, lsl #12 │ │ │ │ ldrdcs lr, [r0, -r1] │ │ │ │ strmi fp, [r5], -r5, lsl #1 │ │ │ │ @@ -156054,181 +156061,181 @@ │ │ │ │ stmdbvs r2!, {r7, r8, sl, fp, sp, lr} │ │ │ │ stmdbcs r2, {r0, r3, r9, fp, ip} │ │ │ │ @ instruction: 0x4691bf14 │ │ │ │ stmibvc r0, {r1, r6, sl, ip, sp, lr, pc} │ │ │ │ strtmi r4, [r8], -r1, lsr #12 │ │ │ │ @ instruction: 0xf7fc9303 │ │ │ │ strmi pc, [r6], -pc, lsl #26 │ │ │ │ - ldc2 7, cr15, [r2], #668 @ 0x29c │ │ │ │ + stc2 7, cr15, [r4], #668 @ 0x29c │ │ │ │ strmi r9, [r1], -r3, lsl #22 │ │ │ │ @ instruction: 0x46074632 │ │ │ │ andhi pc, r0, sp, asr #17 │ │ │ │ @ instruction: 0xf7ff4628 │ │ │ │ strbmi pc, [sl], -r7, lsl #30 @ │ │ │ │ strtmi r4, [r8], -r1, asr #12 │ │ │ │ - blx 0xde69ca │ │ │ │ + blx 0xa669e6 │ │ │ │ stmiblt fp, {r0, r1, r5, fp, sp, lr}^ │ │ │ │ stmdbvs r2!, {r0, r1, r5, r7, fp, sp, lr}^ │ │ │ │ @ instruction: 0x4631b1db │ │ │ │ @ instruction: 0xf7ac4630 │ │ │ │ - stmiavs r1!, {r0, r1, r3, r5, r8, sl, fp, ip, sp, lr, pc}^ │ │ │ │ + stmiavs r1!, {r0, r2, r3, r4, r8, sl, fp, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0x46284632 │ │ │ │ ldc2l 7, cr15, [ip, #-1008] @ 0xfffffc10 │ │ │ │ stmdbcs pc, {r0, r5, r8, fp, sp, lr} @ │ │ │ │ @ instruction: 0xf8d5d103 │ │ │ │ ldreq r3, [fp], #208 @ 0xd0 │ │ │ │ ldrtmi sp, [sl], -sp, lsl #8 │ │ │ │ andlt r4, r5, r8, lsr #12 │ │ │ │ mvnsmi lr, #12386304 @ 0xbd0000 │ │ │ │ stcllt 7, cr15, [lr, #-1008] @ 0xfffffc10 │ │ │ │ - blcs 0xc2bac │ │ │ │ + blcs 0xc2bc8 │ │ │ │ andcs sp, r0, #238 @ 0xee │ │ │ │ subsmi lr, r2, #59506688 @ 0x38c0000 │ │ │ │ @ instruction: 0xf649e7e1 │ │ │ │ vrsra.s64 , q10, #64 │ │ │ │ andcs r2, r3, #1543503874 @ 0x5c000002 │ │ │ │ ldrtmi r6, [r9], -sl, ror #1 │ │ │ │ andeq pc, r1, #111 @ 0x6f │ │ │ │ @ instruction: 0xf7ae6bd8 │ │ │ │ - ldrtmi pc, [r9], -fp, lsl #21 @ │ │ │ │ + @ instruction: 0x4639fa7d │ │ │ │ andcs r4, r1, #56, 12 @ 0x3800000 │ │ │ │ - blx 0xfe266904 │ │ │ │ + blx 0x1ee6920 │ │ │ │ @ instruction: 0x13a4f642 │ │ │ │ orrscs pc, r7, #192, 4 │ │ │ │ vmin.s8 d20, d0, d24 │ │ │ │ ldmdavs r9, {r0, r4, r6, r9, ip} │ │ │ │ - blx 0xff3e691e │ │ │ │ + blx 0xff06693a │ │ │ │ mvnscc pc, #79 @ 0x4f │ │ │ │ andlt r6, r5, fp, ror #11 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ mvnshi lr, #12386304 @ 0xbd0000 │ │ │ │ ldrdcc pc, [ip], r0 │ │ │ │ tstpeq pc, #3 @ p-variant is OBSOLETE │ │ │ │ stmdale r1, {r0, r2, r4, r8, r9, fp, sp} │ │ │ │ ldrb r2, [r5, -r2, lsl #4]! │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebffc94 │ │ │ │ + bl 0xfebffcb0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf7670ff8 │ │ │ │ - svclt 0x0000fc31 │ │ │ │ + svclt 0x0000fc23 │ │ │ │ ldrdcc pc, [ip], r0 │ │ │ │ tstpeq pc, #3 @ p-variant is OBSOLETE │ │ │ │ stmdale r1, {r0, r2, r4, r8, r9, fp, sp} │ │ │ │ strb r2, [r3, -r0, lsl #4]! │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebffcb8 │ │ │ │ + bl 0xfebffcd4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf7670ff8 │ │ │ │ - svclt 0x0000fc1f │ │ │ │ + svclt 0x0000fc11 │ │ │ │ ldrdcc pc, [ip], r0 │ │ │ │ tstpeq pc, #3 @ p-variant is OBSOLETE │ │ │ │ stmdale r1, {r0, r2, r4, r8, r9, fp, sp} │ │ │ │ ldrb r2, [r1, -r1, lsl #4] │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebffcdc │ │ │ │ + bl 0xfebffcf8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf7670ff8 │ │ │ │ - svclt 0x0000fc0d │ │ │ │ + svclt 0x0000fbff │ │ │ │ ldrdcc pc, [ip], r0 │ │ │ │ stmdble lr, {r0, r1, r2, r3, r5, r8, r9, fp, sp} │ │ │ │ addeq pc, r0, #-1073741784 @ 0xc0000028 │ │ │ │ ldmdale sl, {r0, r1, r2, r9, fp, sp} │ │ │ │ - blcs 0x1f7904 │ │ │ │ + blcs 0x1f7920 │ │ │ │ ldm pc, {r1, r2, r5, fp, ip, lr, pc}^ @ │ │ │ │ movweq pc, #12291 @ 0x3003 @ │ │ │ │ svcne 0x001f2222 │ │ │ │ andcs r2, r1, #134217728 @ 0x8000000 │ │ │ │ - blcs 0x8a27e0 │ │ │ │ - blcc 0x8def48 │ │ │ │ + blcs 0x8a27fc │ │ │ │ + blcc 0x8def64 │ │ │ │ vhsub.s8 d18, d0, d1 │ │ │ │ - blx 0x13bb50 │ │ │ │ - b 0x5a572c │ │ │ │ + blx 0x13bb6c │ │ │ │ + b 0x5a5748 │ │ │ │ tstle r3, ip, lsl #30 │ │ │ │ svcmi 0x0050f413 │ │ │ │ movwcs fp, #61208 @ 0xef18 │ │ │ │ ldrlt sp, [r0, #-493] @ 0xfffffe13 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00f8f8cc │ │ │ │ - @ instruction: 0xff98f7fa │ │ │ │ + @ instruction: 0xff8af7fa │ │ │ │ andcs r2, r1, #402653184 @ 0x18000000 │ │ │ │ movwcs lr, #18200 @ 0x4718 │ │ │ │ ldr r2, [r5, -r1, lsl #4] │ │ │ │ andcs r2, r1, #0, 6 │ │ │ │ svclt 0x0000e712 │ │ │ │ ldrdcc pc, [ip], r0 │ │ │ │ tstpeq pc, #3 @ p-variant is OBSOLETE │ │ │ │ stmdale r1, {r0, r2, r4, r8, r9, fp, sp} │ │ │ │ str r2, [r9, -r8, lsl #4] │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebffd6c │ │ │ │ + bl 0xfebffd88 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf7670ff8 │ │ │ │ - svclt 0x0000fbc5 │ │ │ │ + svclt 0x0000fbb7 │ │ │ │ ldrdcc pc, [ip], r0 │ │ │ │ stmdble lr, {r0, r1, r2, r3, r5, r8, r9, fp, sp} │ │ │ │ addeq pc, r0, #-1073741784 @ 0xc0000028 │ │ │ │ ldmdale sl, {r0, r1, r2, r9, fp, sp} │ │ │ │ - blcs 0x1f7994 │ │ │ │ + blcs 0x1f79b0 │ │ │ │ ldm pc, {r1, r2, r5, fp, ip, lr, pc}^ @ │ │ │ │ movweq pc, #12291 @ 0x3003 @ │ │ │ │ svcne 0x001f2222 │ │ │ │ andcs r2, r8, #134217728 @ 0x8000000 │ │ │ │ - blcs 0x8a2750 │ │ │ │ - blcc 0x8defd8 │ │ │ │ + blcs 0x8a276c │ │ │ │ + blcc 0x8deff4 │ │ │ │ vhsub.s8 d18, d0, d1 │ │ │ │ - blx 0x13bbe0 │ │ │ │ - b 0x5a57bc │ │ │ │ + blx 0x13bbfc │ │ │ │ + b 0x5a57d8 │ │ │ │ tstle r3, ip, lsl #30 │ │ │ │ svcmi 0x0050f413 │ │ │ │ movwcs fp, #61208 @ 0xef18 │ │ │ │ ldrlt sp, [r0, #-493] @ 0xfffffe13 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00f8f8cc │ │ │ │ - @ instruction: 0xff50f7fa │ │ │ │ + @ instruction: 0xff42f7fa │ │ │ │ andcs r2, r8, #402653184 @ 0x18000000 │ │ │ │ movwcs lr, #18128 @ 0x46d0 │ │ │ │ strb r2, [sp], r8, lsl #4 │ │ │ │ andcs r2, r8, #0, 6 │ │ │ │ svclt 0x0000e6ca │ │ │ │ ldrdcc pc, [ip], r0 │ │ │ │ tstpeq pc, #3 @ p-variant is OBSOLETE │ │ │ │ stmdale r1, {r0, r2, r4, r8, r9, fp, sp} │ │ │ │ strb r2, [r1], r9, lsl #4 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebffdfc │ │ │ │ + bl 0xfebffe18 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf7670ff8 │ │ │ │ - svclt 0x0000fb7d │ │ │ │ + svclt 0x0000fb6f │ │ │ │ ldrdcc pc, [ip], r0 │ │ │ │ stmdble lr, {r0, r1, r2, r3, r5, r8, r9, fp, sp} │ │ │ │ addeq pc, r0, #-1073741784 @ 0xc0000028 │ │ │ │ ldmdale sl, {r0, r1, r2, r9, fp, sp} │ │ │ │ - blcs 0x1f7a24 │ │ │ │ + blcs 0x1f7a40 │ │ │ │ ldm pc, {r1, r2, r5, fp, ip, lr, pc}^ @ │ │ │ │ movweq pc, #12291 @ 0x3003 @ │ │ │ │ svcne 0x001f2222 │ │ │ │ andcs r2, r9, #134217728 @ 0x8000000 │ │ │ │ - blcs 0x8a26c0 │ │ │ │ - blcc 0x8df068 │ │ │ │ + blcs 0x8a26dc │ │ │ │ + blcc 0x8df084 │ │ │ │ vhsub.s8 d18, d0, d1 │ │ │ │ - blx 0x13bc70 │ │ │ │ - b 0x5a584c │ │ │ │ + blx 0x13bc8c │ │ │ │ + b 0x5a5868 │ │ │ │ tstle r3, ip, lsl #30 │ │ │ │ svcmi 0x0050f413 │ │ │ │ movwcs fp, #61208 @ 0xef18 │ │ │ │ ldrlt sp, [r0, #-493] @ 0xfffffe13 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00f8f8cc │ │ │ │ - @ instruction: 0xff08f7fa │ │ │ │ + mrc2 7, 7, pc, cr10, cr10, {7} │ │ │ │ andcs r2, r9, #402653184 @ 0x18000000 │ │ │ │ movwcs lr, #18056 @ 0x4688 │ │ │ │ str r2, [r5], r9, lsl #4 │ │ │ │ andcs r2, r9, #0, 6 │ │ │ │ svclt 0x0000e682 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @@ -156245,421 +156252,421 @@ │ │ │ │ stmdbvs sl!, {r7, r8, sl, fp, sp, lr} │ │ │ │ stmdbcs r2, {r0, r3, r9, fp, ip} │ │ │ │ @ instruction: 0x4691bf14 │ │ │ │ stmibvc r0, {r1, r6, sl, ip, sp, lr, pc} │ │ │ │ strtmi r4, [r0], -r9, lsr #12 │ │ │ │ @ instruction: 0xf7fc9303 │ │ │ │ strmi pc, [r0], fp, lsr #17 │ │ │ │ - blx 0xde6b62 │ │ │ │ + blx 0xa66b7e │ │ │ │ strmi r9, [r1], -r3, lsl #22 │ │ │ │ strmi r4, [r6], -r2, asr #12 │ │ │ │ strtmi r9, [r0], -r0, lsl #14 │ │ │ │ stc2 7, cr15, [sl, #1020] @ 0x3fc │ │ │ │ ldrtmi r4, [r9], -sl, asr #12 │ │ │ │ @ instruction: 0xf7f94620 │ │ │ │ - @ instruction: 0x4629f9b7 │ │ │ │ + strtmi pc, [r9], -r9, lsr #19 │ │ │ │ strtmi r4, [r0], -r2, asr #12 │ │ │ │ stc2 7, cr15, [r2], #-1008 @ 0xfffffc10 │ │ │ │ stmdbcs pc, {r0, r3, r5, r8, fp, sp, lr} @ │ │ │ │ @ instruction: 0xf8d4d103 │ │ │ │ ldreq r3, [fp], #208 @ 0xd0 │ │ │ │ ldrtmi sp, [r2], -r6, lsl #8 │ │ │ │ andlt r4, r5, r0, lsr #12 │ │ │ │ mvnsmi lr, #12386304 @ 0xbd0000 │ │ │ │ - bllt 0xff766cf4 │ │ │ │ + bllt 0xff766d10 │ │ │ │ mvnspl pc, #76546048 @ 0x4900000 │ │ │ │ orrscs pc, r7, #192, 4 │ │ │ │ rscvs r2, r2, r3, lsl #4 │ │ │ │ @ instruction: 0xf06f4631 │ │ │ │ - blvs 0xff6a951c │ │ │ │ - @ instruction: 0xf91ef7ae │ │ │ │ + blvs 0xff6a9538 │ │ │ │ + @ instruction: 0xf910f7ae │ │ │ │ @ instruction: 0x46304631 │ │ │ │ @ instruction: 0xf7ae2201 │ │ │ │ - @ instruction: 0xf642f919 │ │ │ │ + @ instruction: 0xf642f90b │ │ │ │ vsubw.s8 , q8, d20 │ │ │ │ @ instruction: 0x46302397 │ │ │ │ subsne pc, r1, #64, 4 │ │ │ │ @ instruction: 0xf7af6819 │ │ │ │ - @ instruction: 0xf04ffa5f │ │ │ │ + @ instruction: 0xf04ffa51 │ │ │ │ strbvs r3, [r3, #1023]! @ 0x3ff │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ svclt 0x000083f0 │ │ │ │ ldrdcc pc, [ip], r0 │ │ │ │ tstpeq pc, #3 @ p-variant is OBSOLETE │ │ │ │ stmdale r1, {r0, r2, r4, r8, r9, fp, sp} │ │ │ │ str r2, [r5, r2, lsl #4] │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebfff70 │ │ │ │ + bl 0xfebfff8c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf7670ff8 │ │ │ │ - svclt 0x0000fac3 │ │ │ │ + svclt 0x0000fab5 │ │ │ │ ldrdcc pc, [ip], r0 │ │ │ │ tstpeq pc, #3 @ p-variant is OBSOLETE │ │ │ │ stmdale r1, {r0, r2, r4, r8, r9, fp, sp} │ │ │ │ ldrb r2, [r3, -r0, lsl #4]! │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebfff94 │ │ │ │ + bl 0xfebfffb0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf7670ff8 │ │ │ │ - svclt 0x0000fab1 │ │ │ │ + svclt 0x0000faa3 │ │ │ │ ldrdcc pc, [ip], r0 │ │ │ │ tstpeq pc, #3 @ p-variant is OBSOLETE │ │ │ │ stmdale r1, {r0, r2, r4, r8, r9, fp, sp} │ │ │ │ strb r2, [r1, -r1, lsl #4]! │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebfffb8 │ │ │ │ + bl 0xfebfffd4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf7670ff8 │ │ │ │ - svclt 0x0000fa9f │ │ │ │ + svclt 0x0000fa91 │ │ │ │ ldrdcc pc, [ip], r0 │ │ │ │ tstpeq pc, #3 @ p-variant is OBSOLETE │ │ │ │ stmdale r1, {r0, r2, r4, r8, r9, fp, sp} │ │ │ │ strb r2, [pc, -r8, lsl #4] │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebfffdc │ │ │ │ + bl 0xfebffff8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf7670ff8 │ │ │ │ - svclt 0x0000fa8d │ │ │ │ + svclt 0x0000fa7f │ │ │ │ ldrdcc pc, [ip], r0 │ │ │ │ tstpeq pc, #3 @ p-variant is OBSOLETE │ │ │ │ stmdale r1, {r0, r2, r4, r8, r9, fp, sp} │ │ │ │ ldr r2, [sp, -r9, lsl #4]! │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec00000 │ │ │ │ + bl 0xfec0001c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf7670ff8 │ │ │ │ - svclt 0x0000fa7b │ │ │ │ + svclt 0x0000fa6d │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec00014 │ │ │ │ + bl 0xfec00030 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r2, r8, ror #31 │ │ │ │ ldrmi r4, [lr], -sp, lsl #12 │ │ │ │ smullsne pc, sl, r0, r8 @ │ │ │ │ @ instruction: 0xc018f8dd │ │ │ │ svceq 0x00e0f01c │ │ │ │ @ instruction: 0xf890d108 │ │ │ │ - blcs 0xb51d4 │ │ │ │ + blcs 0xb51f0 │ │ │ │ @ instruction: 0xf44fbf0c │ │ │ │ mvncs r7, #240, 6 @ 0xc0000003 │ │ │ │ @ instruction: 0x0c03ea4c │ │ │ │ ldrdcc pc, [r8], r0 │ │ │ │ - b 0x118d64c │ │ │ │ - b 0x1171c50 │ │ │ │ + b 0x118d668 │ │ │ │ + b 0x1171c6c │ │ │ │ movwls r0, #780 @ 0x30c │ │ │ │ - blx 0x1be6cf0 │ │ │ │ + blx 0x1866d0c │ │ │ │ strmi r9, [r4], -r1, lsl #18 │ │ │ │ - blx 0xfe566d0c │ │ │ │ + blx 0xfe1e6d28 │ │ │ │ @ instruction: 0xee1d4909 │ │ │ │ - blls 0xdcc24 │ │ │ │ + blls 0xdcc40 │ │ │ │ ldrbtmi r4, [r9], #-1586 @ 0xfffff9ce │ │ │ │ strtmi r6, [r8], -r9, lsl #16 │ │ │ │ andne pc, r1, ip, asr r8 @ │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ andsgt pc, r8, sp, asr #17 │ │ │ │ andlt r1, r2, r1, ror #16 │ │ │ │ ldrhtmi lr, [r0], #-141 @ 0xffffff73 │ │ │ │ - ldclt 7, cr15, [r2, #732]! @ 0x2dc │ │ │ │ - strdeq r7, [r6], lr │ │ │ │ + stclt 7, cr15, [r4, #732]! @ 0x2dc │ │ │ │ + addeq r7, r6, r2, ror #1 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ strmi lr, [r0, #-2513] @ 0xfffff62f │ │ │ │ @ instruction: 0xf04fb084 │ │ │ │ stccc 8, cr0, [r0], {160} @ 0xa0 │ │ │ │ strcs fp, [r1], #-3864 @ 0xfffff0e8 │ │ │ │ svclt 0x00182d00 │ │ │ │ cmplt ip, r0, lsl #8 │ │ │ │ stcvs 8, cr6, [r6, #528] @ 0x210 │ │ │ │ - blne 0xfe9c32ec │ │ │ │ + blne 0xfe9c3308 │ │ │ │ svclt 0x00142c02 │ │ │ │ stmeq r0, {r0, r2, r6, ip, sp, lr, pc} │ │ │ │ stmiavc r0, {r0, r2, r6, sl, ip, sp, lr, pc}^ │ │ │ │ smullsmi pc, r9, r0, r8 @ │ │ │ │ stmiavs ip, {r2, r5, r8, ip, sp, pc}^ │ │ │ │ svclt 0x00082c0f │ │ │ │ eorle r2, sl, r0 │ │ │ │ ldrmi r4, [sl], sp, lsl #12 │ │ │ │ @ instruction: 0x46044616 │ │ │ │ @ instruction: 0xff9af7fb │ │ │ │ stmdbvs fp!, {r0, r1, r2, r9, sl, lr} │ │ │ │ @ instruction: 0xf7a79303 │ │ │ │ - blls 0x1a7770 │ │ │ │ - blcs 0x47a8f4 │ │ │ │ + blls 0x1a7754 │ │ │ │ + blcs 0x47a910 │ │ │ │ @ instruction: 0xf894d123 │ │ │ │ @ instruction: 0x460130d9 │ │ │ │ - blcs 0xba77c │ │ │ │ + blcs 0xba798 │ │ │ │ andcs fp, r8, #12, 30 @ 0x30 │ │ │ │ @ instruction: 0xf7f92204 │ │ │ │ - @ instruction: 0x4653f8f1 │ │ │ │ + ldrbmi pc, [r3], -r3, ror #17 @ │ │ │ │ ldrtmi r4, [sl], -r9, asr #12 │ │ │ │ strls r4, [r0], -r0, lsr #12 │ │ │ │ @ instruction: 0xff7cf7ff │ │ │ │ ldrtmi r4, [r1], -r2, asr #12 │ │ │ │ @ instruction: 0xf7f94620 │ │ │ │ - @ instruction: 0x4620f897 │ │ │ │ + strtmi pc, [r0], -r9, lsl #17 │ │ │ │ @ instruction: 0x4629463a │ │ │ │ - blx 0x166f1a │ │ │ │ + blx 0x166f36 │ │ │ │ andlt r2, r4, r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ @ instruction: 0xf64987f0 │ │ │ │ vrshr.s64 , q10, #64 │ │ │ │ @ instruction: 0xf8522297 │ │ │ │ @ instruction: 0xf7ac1023 │ │ │ │ - bfi pc, fp, #20, #9 @ │ │ │ │ + ldrb pc, [ip, sp, lsl #20] @ │ │ │ │ ldrdcc pc, [ip], r0 │ │ │ │ tstpeq pc, #3 @ p-variant is OBSOLETE │ │ │ │ stmdale r1, {r0, r2, r4, r8, r9, fp, sp} │ │ │ │ ldr r2, [r5, r2, lsl #4] │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec00164 │ │ │ │ + bl 0xfec00180 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf7670ff8 │ │ │ │ - svclt 0x0000f9c9 │ │ │ │ + svclt 0x0000f9bb │ │ │ │ ldrdcc pc, [ip], r0 │ │ │ │ tstpeq pc, #3 @ p-variant is OBSOLETE │ │ │ │ stmdale r1, {r0, r2, r4, r8, r9, fp, sp} │ │ │ │ str r2, [r3, r1, lsl #4] │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec00188 │ │ │ │ + bl 0xfec001a4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf7670ff8 │ │ │ │ - svclt 0x0000f9b7 │ │ │ │ + svclt 0x0000f9a9 │ │ │ │ ldrdcc pc, [ip], r0 │ │ │ │ tstpeq pc, #3 @ p-variant is OBSOLETE │ │ │ │ stmdale r1, {r0, r2, r4, r8, r9, fp, sp} │ │ │ │ ldrb r2, [r1, -r0, lsl #4]! │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec001ac │ │ │ │ + bl 0xfec001c8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf7670ff8 │ │ │ │ - svclt 0x0000f9a5 │ │ │ │ + svclt 0x0000f997 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ strmi lr, [r0, #-2513] @ 0xfffff62f │ │ │ │ @ instruction: 0xf04fb084 │ │ │ │ stccc 8, cr0, [r0], {160} @ 0xa0 │ │ │ │ strcs fp, [r1], #-3864 @ 0xfffff0e8 │ │ │ │ svclt 0x00182d00 │ │ │ │ cmplt ip, r0, lsl #8 │ │ │ │ stcvs 8, cr6, [r6, #528] @ 0x210 │ │ │ │ - blne 0xfe9c341c │ │ │ │ + blne 0xfe9c3438 │ │ │ │ svclt 0x00142c02 │ │ │ │ stmeq r0, {r0, r2, r6, ip, sp, lr, pc} │ │ │ │ stmiavc r0, {r0, r2, r6, sl, ip, sp, lr, pc}^ │ │ │ │ smullsmi pc, r9, r0, r8 @ │ │ │ │ stmiavs ip, {r2, r5, r8, ip, sp, pc}^ │ │ │ │ svclt 0x00082c0f │ │ │ │ eorsle r2, r4, r0 │ │ │ │ ldrmi r4, [sl], ip, lsl #12 │ │ │ │ @ instruction: 0x46054616 │ │ │ │ @ instruction: 0xf9e8f7fc │ │ │ │ stmdbvs r3!, {r0, r1, r2, r9, sl, lr} │ │ │ │ @ instruction: 0xf7a79303 │ │ │ │ - blls 0x1a7640 │ │ │ │ - blcs 0x47aa24 │ │ │ │ + blls 0x1a7624 │ │ │ │ + blcs 0x47aa40 │ │ │ │ @ instruction: 0xf895d12d │ │ │ │ @ instruction: 0x460130d9 │ │ │ │ - blcs 0xba8cc │ │ │ │ + blcs 0xba8e8 │ │ │ │ andcs fp, r8, #12, 30 @ 0x30 │ │ │ │ @ instruction: 0xf7f92204 │ │ │ │ - @ instruction: 0x4653f859 │ │ │ │ + ldrbmi pc, [r3], -fp, asr #16 @ │ │ │ │ ldrtmi r4, [sl], -r9, asr #12 │ │ │ │ strls r4, [r0], -r8, lsr #12 │ │ │ │ mcr2 7, 7, pc, cr4, cr15, {7} @ │ │ │ │ ldrtmi r4, [r1], -r2, asr #12 │ │ │ │ @ instruction: 0xf7f84628 │ │ │ │ - stmdavs r3!, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdavs r3!, {r0, r4, r5, r6, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ stmiavs r3!, {r0, r1, r4, r5, r6, r7, r8, fp, ip, sp, pc} │ │ │ │ stmdblt r3, {r1, r5, r6, r8, fp, sp, lr} │ │ │ │ @ instruction: 0x46394252 │ │ │ │ @ instruction: 0xf7ac4638 │ │ │ │ - stmiavs r1!, {r0, r2, r4, r5, r6, r7, r8, fp, ip, sp, lr, pc}^ │ │ │ │ + stmiavs r1!, {r0, r1, r2, r5, r6, r7, r8, fp, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0x4628463a │ │ │ │ - blx 0xa6705c │ │ │ │ + blx 0xa67078 │ │ │ │ andlt r2, r4, r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ @ instruction: 0xf64987f0 │ │ │ │ vrshr.s64 , q10, #64 │ │ │ │ @ instruction: 0xf8522297 │ │ │ │ @ instruction: 0xf7ac1023 │ │ │ │ - @ instruction: 0xe7d2f979 │ │ │ │ - blcs 0xc3220 │ │ │ │ + ldrb pc, [r2, fp, ror #18] @ │ │ │ │ + blcs 0xc323c │ │ │ │ andcs sp, r0, #234 @ 0xea │ │ │ │ svclt 0x0000e7df │ │ │ │ ldrdcc pc, [ip], r0 │ │ │ │ tstpeq pc, #3 @ p-variant is OBSOLETE │ │ │ │ stmdale r1, {r0, r2, r4, r8, r9, fp, sp} │ │ │ │ str r2, [r5, r0, lsl #4] │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec002b4 │ │ │ │ + bl 0xfec002d0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf7670ff8 │ │ │ │ - svclt 0x0000f921 │ │ │ │ + svclt 0x0000f913 │ │ │ │ ldrdcc pc, [ip], r0 │ │ │ │ tstpeq pc, #3 @ p-variant is OBSOLETE │ │ │ │ stmdale r1, {r0, r2, r4, r8, r9, fp, sp} │ │ │ │ ldrb r2, [r3, -r1, lsl #4]! │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec002d8 │ │ │ │ + bl 0xfec002f4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf7670ff8 │ │ │ │ - svclt 0x0000f90f │ │ │ │ + svclt 0x0000f901 │ │ │ │ ldrdcc pc, [ip], r0 │ │ │ │ tstpeq pc, #3 @ p-variant is OBSOLETE │ │ │ │ stmdale r1, {r0, r2, r4, r8, r9, fp, sp} │ │ │ │ strb r2, [r1, -r2, lsl #4]! │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec002fc │ │ │ │ + bl 0xfec00318 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf7670ff8 │ │ │ │ - svclt 0x0000f8fd │ │ │ │ + svclt 0x0000f8ef │ │ │ │ ldrdcc pc, [ip], r0 │ │ │ │ stmdble lr, {r0, r1, r2, r3, r5, r8, r9, fp, sp} │ │ │ │ addeq pc, r0, #-1073741784 @ 0xc0000028 │ │ │ │ ldmdale sl, {r0, r1, r2, r9, fp, sp} │ │ │ │ - blcs 0x1f7f24 │ │ │ │ + blcs 0x1f7f40 │ │ │ │ ldm pc, {r1, r2, r5, fp, ip, lr, pc}^ @ │ │ │ │ movweq pc, #12291 @ 0x3003 @ │ │ │ │ svcne 0x001f2222 │ │ │ │ andcs r2, r1, #134217728 @ 0x8000000 │ │ │ │ - blcs 0x8a2e40 │ │ │ │ - blcc 0x8df568 │ │ │ │ + blcs 0x8a2e5c │ │ │ │ + blcc 0x8df584 │ │ │ │ vhsub.s8 d18, d0, d1 │ │ │ │ - blx 0x13c170 │ │ │ │ - b 0x5a5d4c │ │ │ │ + blx 0x13c18c │ │ │ │ + b 0x5a5d68 │ │ │ │ tstle r3, ip, lsl #30 │ │ │ │ svcmi 0x0050f413 │ │ │ │ movwcs fp, #61208 @ 0xef18 │ │ │ │ ldrlt sp, [r0, #-493] @ 0xfffffe13 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00f8f8cc │ │ │ │ - stc2 7, cr15, [r8], {250} @ 0xfa │ │ │ │ + ldc2l 7, cr15, [sl], #-1000 @ 0xfffffc18 │ │ │ │ andcs r2, r1, #402653184 @ 0x18000000 │ │ │ │ movwcs lr, #18216 @ 0x4728 │ │ │ │ str r2, [r5, -r1, lsl #4]! │ │ │ │ andcs r2, r1, #0, 6 │ │ │ │ svclt 0x0000e722 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec0037c │ │ │ │ + bl 0xfec00398 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r2, r8, ror #31 │ │ │ │ ldrmi r4, [lr], -sp, lsl #12 │ │ │ │ smullsne pc, sl, r0, r8 @ │ │ │ │ @ instruction: 0xc018f8dd │ │ │ │ svceq 0x00e0f01c │ │ │ │ @ instruction: 0xf890d108 │ │ │ │ - blcs 0xb553c │ │ │ │ + blcs 0xb5558 │ │ │ │ @ instruction: 0xf44fbf0c │ │ │ │ mvncs r7, #240, 6 @ 0xc0000003 │ │ │ │ @ instruction: 0x0c03ea4c │ │ │ │ ldrdcc pc, [r8], r0 │ │ │ │ - b 0x118d9b4 │ │ │ │ - b 0x1171fb8 │ │ │ │ + b 0x118d9d0 │ │ │ │ + b 0x1171fd4 │ │ │ │ movwls r0, #780 @ 0x30c │ │ │ │ - @ instruction: 0xf8b8f7a7 │ │ │ │ + @ instruction: 0xf8aaf7a7 │ │ │ │ strmi r9, [r4], -r1, lsl #18 │ │ │ │ - @ instruction: 0xf8def7ac │ │ │ │ + @ instruction: 0xf8d0f7ac │ │ │ │ @ instruction: 0xee1d4909 │ │ │ │ - blls 0xdcf8c │ │ │ │ + blls 0xdcfa8 │ │ │ │ ldrbtmi r4, [r9], #-1586 @ 0xfffff9ce │ │ │ │ strtmi r6, [r8], -r9, lsl #16 │ │ │ │ andne pc, r1, ip, asr r8 @ │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ andsgt pc, r8, sp, asr #17 │ │ │ │ andlt r1, r2, r1, ror #16 │ │ │ │ ldrhtmi lr, [r0], #-141 @ 0xffffff73 │ │ │ │ - stclt 7, cr15, [r0], {183} @ 0xb7 │ │ │ │ - umulleq r6, r6, r6, sp @ │ │ │ │ + bllt 0xffd670e4 │ │ │ │ + addeq r6, r6, sl, ror sp │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec003f8 │ │ │ │ + bl 0xfec00414 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r2, r8, ror #31 │ │ │ │ ldrmi r4, [lr], -sp, lsl #12 │ │ │ │ smullsne pc, sl, r0, r8 @ │ │ │ │ @ instruction: 0xc018f8dd │ │ │ │ svceq 0x00e0f01c │ │ │ │ @ instruction: 0xf890d108 │ │ │ │ - blcs 0xb55b8 │ │ │ │ + blcs 0xb55d4 │ │ │ │ @ instruction: 0xf44fbf0c │ │ │ │ mvncs r7, #240, 6 @ 0xc0000003 │ │ │ │ @ instruction: 0x0c03ea4c │ │ │ │ ldrdcc pc, [r8], r0 │ │ │ │ - b 0x118da30 │ │ │ │ - b 0x1172034 │ │ │ │ + b 0x118da4c │ │ │ │ + b 0x1172050 │ │ │ │ movwls r0, #780 @ 0x30c │ │ │ │ - @ instruction: 0xf87af7a7 │ │ │ │ + @ instruction: 0xf86cf7a7 │ │ │ │ strmi r9, [r4], -r1, lsl #18 │ │ │ │ - @ instruction: 0xf8a0f7ac │ │ │ │ + @ instruction: 0xf892f7ac │ │ │ │ @ instruction: 0xee1d4909 │ │ │ │ - blls 0xdd008 │ │ │ │ + blls 0xdd024 │ │ │ │ ldrbtmi r4, [r9], #-1586 @ 0xfffff9ce │ │ │ │ strtmi r6, [r8], -r9, lsl #16 │ │ │ │ andne pc, r1, ip, asr r8 @ │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ andsgt pc, r8, sp, asr #17 │ │ │ │ andlt r1, r2, r1, ror #16 │ │ │ │ ldrhtmi lr, [r0], #-141 @ 0xffffff73 │ │ │ │ - bllt 0xff1e7144 │ │ │ │ - addeq r6, r6, sl, lsl sp │ │ │ │ + bllt 0xfee67160 │ │ │ │ + strdeq r6, [r6], lr │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec00474 │ │ │ │ + bl 0xfec00490 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r0, ror #31 │ │ │ │ ldrmi r4, [pc], -r4, lsl #12 │ │ │ │ ldrmi r4, [r6], -sp, lsl #12 │ │ │ │ @ instruction: 0xf7a79808 │ │ │ │ - strmi pc, [r3], -sp, lsl #26 │ │ │ │ + @ instruction: 0x4603fcff │ │ │ │ smullseq pc, r8, r4, r8 @ │ │ │ │ ldrmi fp, [sl], -r0, lsl #3 │ │ │ │ @ instruction: 0x46304639 │ │ │ │ - @ instruction: 0xf8d6f7fa │ │ │ │ + @ instruction: 0xf8c8f7fa │ │ │ │ rscvs r2, r3, r2, lsl #6 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ ldmdblt r0!, {r5, r6, r8, r9, sl, fp, sp, lr}^ │ │ │ │ rscspl pc, r4, #76546048 @ 0x4900000 │ │ │ │ addscs pc, r7, #192, 4 │ │ │ │ movwls r4, #5664 @ 0x1620 │ │ │ │ @ instruction: 0x462a6bd1 │ │ │ │ - @ instruction: 0xff0ef7f8 │ │ │ │ - blls 0x104958 │ │ │ │ + @ instruction: 0xff00f7f8 │ │ │ │ + blls 0x104974 │ │ │ │ strbvs r4, [r2, #1066]! @ 0x42a │ │ │ │ svcvs 0x00a2e7dd │ │ │ │ movwls r1, #4160 @ 0x1040 │ │ │ │ andne lr, r2, r0, asr #20 │ │ │ │ - stc2l 7, cr15, [r0], #668 @ 0x29c │ │ │ │ + ldc2l 7, cr15, [r2], {167} @ 0xa7 │ │ │ │ adcne pc, r4, #69206016 @ 0x4200000 │ │ │ │ addscs pc, r7, #192, 4 │ │ │ │ vst2.8 {d22-d23}, [pc :64], r1 │ │ │ │ @ instruction: 0xf7ae720c │ │ │ │ - blls 0x12921c │ │ │ │ + blls 0x129200 │ │ │ │ svclt 0x0000e7de │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ ldrsbgt pc, [r0], #-128 @ 0xffffff80 @ │ │ │ │ @ instruction: 0xf8dcb084 │ │ │ │ vshr.u64 , q4, #61 │ │ │ │ - blcs 0x135f28 │ │ │ │ + blcs 0x135f44 │ │ │ │ stmdavs fp, {r0, r1, r2, r3, r4, r5, r6, r8, fp, ip, lr, pc} │ │ │ │ movweq pc, #8227 @ 0x2023 @ │ │ │ │ rsbsle r2, sl, sp, lsl #22 │ │ │ │ ldrsbt pc, [r4], #-128 @ 0xffffff80 @ │ │ │ │ svceq 0x0000f1be │ │ │ │ stmvs fp, {r0, r2, r4, r5, r6, r8, ip, lr, pc} │ │ │ │ strmi r4, [r4], -sp, lsl #12 │ │ │ │ @@ -156668,186 +156675,186 @@ │ │ │ │ cmnpvs r0, #318767104 @ p-variant is OBSOLETE @ 0x13000000 │ │ │ │ @ instruction: 0xf8dcd06b │ │ │ │ @ instruction: 0xf4133004 │ │ │ │ rsble r6, pc, r0, ror r3 @ │ │ │ │ @ instruction: 0xc094f8d0 │ │ │ │ svceq 0x0000f1bc │ │ │ │ @ instruction: 0xf7a4d173 │ │ │ │ - stmdavs fp!, {r0, r3, r4, r6, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdavs fp!, {r0, r1, r3, r6, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ rscspl pc, r4, #76546048 @ 0x4900000 │ │ │ │ addscs pc, r7, #192, 4 │ │ │ │ strmi r6, [r0], r1, ror #27 │ │ │ │ @ instruction: 0x460f4616 │ │ │ │ eorne pc, r3, r2, asr r8 @ │ │ │ │ andcs r4, r0, #3145728 @ 0x300000 │ │ │ │ @ instruction: 0xf7ac2008 │ │ │ │ - stmdavs sl!, {r0, r2, r3, r4, r6, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdavs sl!, {r0, r1, r2, r3, r6, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf7a69203 │ │ │ │ - bls 0x1a92d4 │ │ │ │ - bcs 0x47ab98 │ │ │ │ + bls 0x1a92b8 │ │ │ │ + bcs 0x47abb4 │ │ │ │ @ instruction: 0xf894d152 │ │ │ │ @ instruction: 0x461920d9 │ │ │ │ movwls r4, #13856 @ 0x3620 │ │ │ │ svclt 0x000c2a00 │ │ │ │ andcs r2, r4, #8, 4 @ 0x80000000 │ │ │ │ - mcr2 7, 5, pc, cr2, cr8, {7} @ │ │ │ │ + mrc2 7, 4, pc, cr4, cr8, {7} │ │ │ │ ldrmi r9, [r9], -r3, lsl #22 │ │ │ │ @ instruction: 0xf04f6bb0 │ │ │ │ @ instruction: 0xf7ad32ff │ │ │ │ - stmiavs fp!, {r0, r1, r4, r6, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmiavs fp!, {r0, r2, r6, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ andsle r2, r0, r4, lsl #22 │ │ │ │ @ instruction: 0xf0394620 │ │ │ │ - stmdacs r0, {r0, r1, r2, r5, r6, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r2, r3, r4, r9, fp, ip, sp, lr, pc} │ │ │ │ stmiavs r8!, {r3, r6, ip, lr, pc} │ │ │ │ - stc2l 7, cr15, [lr], #-668 @ 0xfffffd64 │ │ │ │ + stc2l 7, cr15, [r0], #-668 @ 0xfffffd64 │ │ │ │ @ instruction: 0x13a4f642 │ │ │ │ orrscs pc, r7, #192, 4 │ │ │ │ subsvs pc, sl, #1325400064 @ 0x4f000000 │ │ │ │ @ instruction: 0xf7ae6819 │ │ │ │ - stcvs 15, cr15, [r3, #348]! @ 0x15c │ │ │ │ + stcvs 15, cr15, [r3, #292]! @ 0x124 │ │ │ │ stmiavs r1!, {r0, r9, sp} │ │ │ │ - bne 0xff2fac64 │ │ │ │ - blx 0x8673d4 │ │ │ │ + bne 0xff2fac80 │ │ │ │ + blx 0x8673f0 │ │ │ │ @ instruction: 0xf7ab4640 │ │ │ │ - @ instruction: 0xf894ff53 │ │ │ │ + @ instruction: 0xf894ff45 │ │ │ │ strbvs r3, [r7, #217]! @ 0xd9 │ │ │ │ addsmi r2, r3, #0, 4 │ │ │ │ stmdavs r9!, {r5, r9, sl, lr}^ │ │ │ │ movwcs fp, #36620 @ 0x8f0c │ │ │ │ ldrmi r2, [r9], #-772 @ 0xfffffcfc │ │ │ │ - blx 0x4673f4 │ │ │ │ + blx 0x467410 │ │ │ │ andlt r2, r4, r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ strdcs r8, [r0], -r0 │ │ │ │ tstcs r0, r4 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ @ instruction: 0xe7f54618 │ │ │ │ eorne pc, r2, r6, asr r8 @ │ │ │ │ @ instruction: 0xf7ab9003 │ │ │ │ - blls 0x1a92c4 │ │ │ │ + blls 0x1a92a8 │ │ │ │ @ instruction: 0xf04fe7b1 │ │ │ │ andscs r7, r1, #0, 6 │ │ │ │ @ instruction: 0xf8cd4671 │ │ │ │ @ instruction: 0xf7ffc000 │ │ │ │ ldrb pc, [r9, sp, lsl #30] @ │ │ │ │ - orrspl pc, r8, pc, asr #4 │ │ │ │ + tstppl r8, pc, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - andcs pc, ip, fp, asr #12 │ │ │ │ + addne pc, ip, fp, asr #12 │ │ │ │ eorseq pc, r1, r0, asr #5 │ │ │ │ vqdmulh.s d20, d1, d2 │ │ │ │ @ instruction: 0xf1d75294 │ │ │ │ - svclt 0x0000fb77 │ │ │ │ - ldrsbteq fp, [r3], -ip │ │ │ │ + svclt 0x0000fb29 │ │ │ │ + eorseq fp, r3, ip, asr ip │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec0067c │ │ │ │ + bl 0xfec00698 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [r4], -r8, ror #31 │ │ │ │ smullseq pc, r8, r0, r8 @ │ │ │ │ ldrmi fp, [r6], -r2, lsl #1 │ │ │ │ @ instruction: 0x4619b178 │ │ │ │ @ instruction: 0xf7f84630 │ │ │ │ - movwcs pc, #11869 @ 0x2e5d @ │ │ │ │ + movwcs pc, #11855 @ 0x2e4f @ │ │ │ │ andlt r6, r2, r3, ror #1 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svcvs 0x0060bd70 │ │ │ │ ldmdblt r0!, {r0, r2, r3, r9, sl, lr}^ │ │ │ │ rscspl pc, r4, #76546048 @ 0x4900000 │ │ │ │ addscs pc, r7, #192, 4 │ │ │ │ movwls r4, #5664 @ 0x1620 │ │ │ │ @ instruction: 0x462a6bd1 │ │ │ │ - mrc2 7, 0, pc, cr0, cr8, {7} │ │ │ │ - blls 0x104b54 │ │ │ │ + mcr2 7, 0, pc, cr2, cr8, {7} @ │ │ │ │ + blls 0x104b70 │ │ │ │ strbvs r4, [r2, #1066]! @ 0x42a │ │ │ │ svcvs 0x00a2e7dd │ │ │ │ movwls r1, #4160 @ 0x1040 │ │ │ │ andne lr, r2, r0, asr #20 │ │ │ │ - blx 0xff96737e │ │ │ │ + blx 0xff5e739a │ │ │ │ adcne pc, r4, #69206016 @ 0x4200000 │ │ │ │ addscs pc, r7, #192, 4 │ │ │ │ vst2.8 {d22-d23}, [pc :64], r1 │ │ │ │ @ instruction: 0xf7ae720c │ │ │ │ - blls 0x129020 │ │ │ │ + blls 0x129004 │ │ │ │ svclt 0x0000e7de │ │ │ │ ldrsbne pc, [r0], #128 @ 0x80 @ │ │ │ │ bicne pc, r0, r1, asr #7 │ │ │ │ andcs fp, r0, r1, lsr r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfec00718 │ │ │ │ + bl 0xfec00734 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf04f0ff8 │ │ │ │ andcs r7, r1, #0, 6 │ │ │ │ @ instruction: 0xffa6f7ff │ │ │ │ tstcs r0, r1 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd08 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec00744 │ │ │ │ + bl 0xfec00760 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46040ff0 │ │ │ │ ldrdeq pc, [r8], #128 @ 0x80 │ │ │ │ - blx 0xfecbad88 │ │ │ │ + blx 0xfecbada4 │ │ │ │ stmdbeq r0, {r7, ip, sp, lr, pc}^ │ │ │ │ - stc2l 7, cr15, [r2, #612]! @ 0x264 │ │ │ │ + ldc2l 7, cr15, [r4, #612] @ 0x264 │ │ │ │ @ instruction: 0xf894b140 │ │ │ │ - blcs 0xb58c8 │ │ │ │ + blcs 0xb58e4 │ │ │ │ @ instruction: 0xf44fbf0c │ │ │ │ teqcs ip, #112, 6 @ 0xc0000001 │ │ │ │ andle r4, r8, fp, lsr #5 │ │ │ │ @ instruction: 0xf04f4620 │ │ │ │ pop {r8, r9, ip, sp, lr} │ │ │ │ andcs r4, r1, #112 @ 0x70 │ │ │ │ @ instruction: 0xf7ff2100 │ │ │ │ svcvs 0x0063bf79 │ │ │ │ @ instruction: 0xf649b9c3 │ │ │ │ vrsra.s64 , q10, #64 │ │ │ │ andcs r2, r0, #1543503874 @ 0x5c000002 │ │ │ │ - blvs 0xff6fae14 │ │ │ │ - stc2 7, cr15, [r8, #992]! @ 0x3e0 │ │ │ │ + blvs 0xff6fae30 │ │ │ │ + ldc2 7, cr15, [sl, #992] @ 0x3e0 │ │ │ │ strbvs r6, [r3, #3491]! @ 0xda3 │ │ │ │ @ instruction: 0xf7fe2010 │ │ │ │ movwcs pc, #11343 @ 0x2c4f @ │ │ │ │ andcs r6, r0, r3, ror #1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ subsne r6, fp, r0, lsr #31 │ │ │ │ andne lr, r0, r3, asr #20 │ │ │ │ - blx 0x1ce7462 │ │ │ │ + blx 0x196747e │ │ │ │ @ instruction: 0x13a4f642 │ │ │ │ orrscs pc, r7, #192, 4 │ │ │ │ andvc pc, ip, #1325400064 @ 0x4f000000 │ │ │ │ @ instruction: 0xf7ae6819 │ │ │ │ - @ instruction: 0xe7d6fe59 │ │ │ │ + ldrb pc, [r6, fp, asr #28] @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec007e0 │ │ │ │ + bl 0xfec007fc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8d10ff0 │ │ │ │ addlt ip, r2, r0 │ │ │ │ svceq 0x000df1bc │ │ │ │ andcs fp, r0, r8, asr #31 │ │ │ │ svcvs 0x0042dc15 │ │ │ │ stmiblt sl, {r2, r3, r9, sl, lr}^ │ │ │ │ stmib sp, {r0, r5, r6, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf7fe2000 │ │ │ │ - blls 0x129404 │ │ │ │ - bls 0xc3790 │ │ │ │ + blls 0x129420 │ │ │ │ + bls 0xc37ac │ │ │ │ smullseq pc, r9, r3, r8 @ │ │ │ │ ldrmi r2, [r8], -r0, lsl #16 │ │ │ │ movwcs fp, #36620 @ 0x8f0c │ │ │ │ ldrmi r2, [r9], #-772 @ 0xfffffcfc │ │ │ │ @ instruction: 0xf902f7fb │ │ │ │ andlt r2, r2, r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @@ -156860,218 +156867,218 @@ │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b8f8cc │ │ │ │ @ instruction: 0xf8d04691 │ │ │ │ addlt r2, r9, r8, asr #1 │ │ │ │ strmi r4, [sp], -r4, lsl #12 │ │ │ │ - bcs 0xfb0c8 │ │ │ │ + bcs 0xfb0e4 │ │ │ │ ldmdbcs pc, {r2, r3, r4, ip, lr, pc} @ │ │ │ │ movwcs sp, #6160 @ 0x1810 │ │ │ │ smlabbcs r0, fp, r0, r4 │ │ │ │ orreq pc, pc, r8, asr #13 │ │ │ │ tstle r6, fp, lsl #4 │ │ │ │ @ instruction: 0xf0002d1a │ │ │ │ ldccs 1, cr8, [r6, #-56] @ 0xffffffc8 │ │ │ │ - bcs 0x19da90 │ │ │ │ + bcs 0x19daac │ │ │ │ @ instruction: 0xf032d102 │ │ │ │ tstle ip, r2, lsl #6 │ │ │ │ movwvc pc, #79 @ 0x4f @ │ │ │ │ tstcs r0, r1, lsl #4 │ │ │ │ andlt r4, r9, r0, lsr #12 │ │ │ │ svcmi 0x00f0e8bd │ │ │ │ mcrlt 7, 7, pc, cr12, cr15, {7} @ │ │ │ │ umullscc pc, r3, r0, r8 @ │ │ │ │ movweq pc, #4227 @ 0x1083 @ │ │ │ │ svclt 0x00142916 │ │ │ │ @ instruction: 0xf0032300 │ │ │ │ - blcs 0xaa2b4 │ │ │ │ + blcs 0xaa2d0 │ │ │ │ rscshi pc, fp, r0, asr #32 │ │ │ │ stmiale r7!, {r0, r1, r2, r3, r4, r8, fp, sp}^ │ │ │ │ @ instruction: 0xf6c8408a │ │ │ │ andsmi r0, sl, #1006632962 @ 0x3c000002 │ │ │ │ @ instruction: 0xf7a6d0e2 │ │ │ │ - @ instruction: 0x4606fe33 │ │ │ │ + strmi pc, [r6], -r5, lsr #28 │ │ │ │ stmdacs r0, {r5, r6, r8, r9, sl, fp, sp, lr} │ │ │ │ sbcshi pc, r2, r0, asr #32 │ │ │ │ - blne 0xfe9e6fdc │ │ │ │ - blcs 0xfe6a61d8 │ │ │ │ + blne 0xfe9e6ff8 │ │ │ │ + blcs 0xfe6a61f4 │ │ │ │ ldrbpl pc, [r4, r9, asr #12]! @ │ │ │ │ ldrcs pc, [r7, r0, asr #5] │ │ │ │ strtmi r2, [r0], -r0, lsl #4 │ │ │ │ @ instruction: 0xf7f86bf9 │ │ │ │ - stcvs 12, cr15, [r3, #1020]! @ 0x3fc │ │ │ │ + stcvs 12, cr15, [r3, #964]! @ 0x3c4 │ │ │ │ strtmi r6, [r8], -r3, ror #11 │ │ │ │ ldrdcc pc, [r0], -fp │ │ │ │ @ instruction: 0xf7a79303 │ │ │ │ - bmi 0x1e68250 │ │ │ │ + bmi 0x1e68234 │ │ │ │ svccc 0x0070ee1d │ │ │ │ ldrbtmi r4, [sl], #-2421 @ 0xfffff68b │ │ │ │ movwls r6, #10258 @ 0x2812 │ │ │ │ - blls 0x17f974 │ │ │ │ + blls 0x17f990 │ │ │ │ andls r4, r0, r0, lsl r4 │ │ │ │ eorseq pc, ip, ip, asr #12 │ │ │ │ addseq pc, r1, r0, asr #5 │ │ │ │ andls r4, r6, r3, lsl r4 │ │ │ │ @ instruction: 0xf8d04432 │ │ │ │ @ instruction: 0xf7a707d4 │ │ │ │ - @ instruction: 0xf1b9fdeb │ │ │ │ + @ instruction: 0xf1b9fddd │ │ │ │ vmax.f32 d0, d0, d3 │ │ │ │ @ instruction: 0xf64b80c6 │ │ │ │ - vqdmlal.s , d16, d0[2] │ │ │ │ + vqdmlal.s , d0, d0[2] │ │ │ │ movwls r0, #29491 @ 0x7333 │ │ │ │ orreq lr, r9, #3072 @ 0xc00 │ │ │ │ @ instruction: 0x46304631 │ │ │ │ ldrdcs pc, [r0, -r3]! │ │ │ │ - cdp2 7, 8, cr15, cr2, cr11, {5} │ │ │ │ - ldc2l 7, cr15, [r0, #664]! @ 0x298 │ │ │ │ + cdp2 7, 7, cr15, cr4, cr11, {5} │ │ │ │ + stc2l 7, cr15, [r2, #664]! @ 0x298 │ │ │ │ @ instruction: 0x90036bb9 │ │ │ │ - cdp2 7, 1, cr15, cr6, cr11, {5} │ │ │ │ + cdp2 7, 0, cr15, cr8, cr11, {5} │ │ │ │ ldrdcs pc, [ip], r4 │ │ │ │ andseq pc, pc, #2 │ │ │ │ vpmin.s8 d2, d0, d5 │ │ │ │ @ instruction: 0xf89480b7 │ │ │ │ @ instruction: 0xf8d410da │ │ │ │ andls r3, r5, #136 @ 0x88 │ │ │ │ orrcs lr, r1, #274432 @ 0x43000 │ │ │ │ mvneq pc, #67 @ 0x43 │ │ │ │ @ instruction: 0xf7a69304 │ │ │ │ - @ instruction: 0x4631fdd9 │ │ │ │ + ldrtmi pc, [r1], -fp, asr #27 @ │ │ │ │ @ instruction: 0xf7ab4680 │ │ │ │ - ldmdbmi r6, {r0, r1, r2, r3, r4, r5, r6, r7, r8, sl, fp, ip, sp, lr, pc}^ │ │ │ │ + ldmdbmi r6, {r0, r4, r5, r6, r7, r8, sl, fp, ip, sp, lr, pc}^ │ │ │ │ ldrbtmi r9, [r9], #-3842 @ 0xfffff0fe │ │ │ │ stmdals r3, {r0, r3, fp, sp, lr} │ │ │ │ andcc lr, r4, #3620864 @ 0x374000 │ │ │ │ @ instruction: 0x46475879 │ │ │ │ ldrtmi r4, [r9], -pc, lsl #8 │ │ │ │ strls r2, [r0, -r0, lsl #14] │ │ │ │ - @ instruction: 0xf924f7b7 │ │ │ │ - stc2l 7, cr15, [r4, #664] @ 0x298 │ │ │ │ + @ instruction: 0xf916f7b7 │ │ │ │ + ldc2 7, cr15, [r6, #664]! @ 0x298 │ │ │ │ ldrdne pc, [r0], -fp │ │ │ │ adcsvc pc, r6, #1325400064 @ 0x4f000000 │ │ │ │ @ instruction: 0xf7ae4607 │ │ │ │ - andcs pc, r4, #65280 @ 0xff00 │ │ │ │ + andcs pc, r4, #61696 @ 0xf100 │ │ │ │ @ instruction: 0x46304631 │ │ │ │ - cdp2 7, 4, cr15, cr8, cr11, {5} │ │ │ │ + cdp2 7, 3, cr15, cr10, cr11, {5} │ │ │ │ ldrdcs pc, [ip], r4 │ │ │ │ andseq pc, pc, #2 │ │ │ │ vpmin.s8 d2, d0, d5 │ │ │ │ @ instruction: 0xf8948083 │ │ │ │ @ instruction: 0xf8d410da │ │ │ │ - b 0x11759f4 │ │ │ │ + b 0x1175a10 │ │ │ │ @ instruction: 0xf0432381 │ │ │ │ stmib sp, {r1, r5, r6, r7, r8, r9}^ │ │ │ │ @ instruction: 0xf7a63203 │ │ │ │ - ldrtmi pc, [r1], -r5, lsr #27 @ │ │ │ │ + @ instruction: 0x4631fd97 │ │ │ │ @ instruction: 0xf7ab4680 │ │ │ │ - ldmdbmi sp!, {r0, r1, r3, r6, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ + ldmdbmi sp!, {r0, r2, r3, r4, r5, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ svcls 0x00024638 │ │ │ │ stmdavs r9, {r0, r3, r4, r5, r6, sl, lr} │ │ │ │ andcc lr, r3, #3620864 @ 0x374000 │ │ │ │ smlsdxcs r0, r9, r8, r5 │ │ │ │ strbmi r9, [r7], -r0, lsl #14 │ │ │ │ ldrtmi r4, [r9], -pc, lsl #8 │ │ │ │ - @ instruction: 0xf8f0f7b7 │ │ │ │ + @ instruction: 0xf8e2f7b7 │ │ │ │ svceq 0x0000f1ba │ │ │ │ @ instruction: 0xf109d025 │ │ │ │ @ instruction: 0x463133ff │ │ │ │ ldrtmi r2, [r0], -r2, lsl #22 │ │ │ │ @ instruction: 0xf06fbf8f │ │ │ │ - bls 0x26a03c │ │ │ │ + bls 0x26a058 │ │ │ │ orreq lr, r3, #2048 @ 0x800 │ │ │ │ teqpcs r8, r3 @ @ p-variant is OBSOLETE │ │ │ │ - cdp2 7, 1, cr15, cr0, cr11, {5} │ │ │ │ + cdp2 7, 0, cr15, cr2, cr11, {5} │ │ │ │ @ instruction: 0xf8db4628 │ │ │ │ @ instruction: 0xf7a75000 │ │ │ │ - blls 0x268114 │ │ │ │ - bmi 0xb3b040 │ │ │ │ + blls 0x2680f8 │ │ │ │ + bmi 0xb3b05c │ │ │ │ ldmdaeq r8, {r0, r1, r4, r6, r7, fp, ip, sp, lr, pc}^ │ │ │ │ ldmdavs r2, {r1, r3, r4, r5, r6, sl, lr} │ │ │ │ ldmpl fp, {r1, r8, r9, fp, ip, pc} │ │ │ │ ldrmi r2, [r9], #-512 @ 0xfffffe00 │ │ │ │ tstls r0, lr, lsl r4 │ │ │ │ stmdbmi r5!, {r0, r1, r3, r5, sl, lr} │ │ │ │ @ instruction: 0xf7a79601 │ │ │ │ - movwcs pc, #19837 @ 0x4d7d @ │ │ │ │ + movwcs pc, #19823 @ 0x4d6f @ │ │ │ │ andlt r6, r9, r3, ror #1 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ subne r6, r0, r3, lsr #31 │ │ │ │ andne lr, r3, r0, asr #20 │ │ │ │ - blx 0x56771c │ │ │ │ + blx 0x1e7738 │ │ │ │ @ instruction: 0x13a4f642 │ │ │ │ orrscs pc, r7, #192, 4 │ │ │ │ andvc pc, ip, #1325400064 @ 0x4f000000 │ │ │ │ ldmdavs r9, {r0, r1, r3, r4, r7, r9, sl, lr} │ │ │ │ - ldc2l 7, cr15, [sl], #696 @ 0x2b8 │ │ │ │ + stc2l 7, cr15, [ip], #696 @ 0x2b8 │ │ │ │ @ instruction: 0xf8d4e720 │ │ │ │ ldrsbeq r3, [fp], #0 │ │ │ │ mrcge 5, 7, APSR_nzcv, cr4, cr15, {3} │ │ │ │ movweq pc, #8242 @ 0x2032 @ │ │ │ │ mrcge 4, 7, APSR_nzcv, cr0, cr15, {1} │ │ │ │ strcs lr, [r3], #-1803 @ 0xfffff8f5 │ │ │ │ movwvc pc, #79 @ 0x4f @ │ │ │ │ strls r2, [r0], #-256 @ 0xffffff00 │ │ │ │ ldc2l 7, cr15, [sl], {255} @ 0xff │ │ │ │ ldrdcs lr, [r0], -r1 │ │ │ │ - orrspl pc, r8, pc, asr #4 │ │ │ │ + tstppl r8, pc, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ andls r4, r0, r9, lsl #22 │ │ │ │ adceq pc, r7, #64, 12 @ 0x4000000 │ │ │ │ - mrc2 1, 2, pc, cr10, cr15, {4} │ │ │ │ - ldc2 7, cr15, [r6, #-408] @ 0xfffffe68 │ │ │ │ - addeq r6, r6, r2, ror #16 │ │ │ │ + mrc2 1, 0, pc, cr0, cr15, {4} │ │ │ │ + stc2 7, cr15, [r8, #-408] @ 0xfffffe68 │ │ │ │ + addeq r6, r6, r6, asr #16 │ │ │ │ addseq sp, r1, r0, lsl r0 │ │ │ │ - ldrdeq r6, [r6], lr │ │ │ │ - addeq r6, r6, r4, ror r7 │ │ │ │ - addeq r6, r6, r4, lsr #14 │ │ │ │ + addeq r6, r6, r2, asr #15 │ │ │ │ + addeq r6, r6, r8, asr r7 │ │ │ │ + addeq r6, r6, r8, lsl #14 │ │ │ │ umullseq sp, r1, r4, r0 │ │ │ │ - ldrshteq fp, [r3], -r8 │ │ │ │ + eorseq fp, r3, r8, ror ip │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfec00af8 │ │ │ │ + bl 0xfec00b14 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8d00ff8 │ │ │ │ @ instruction: 0xf00330d0 │ │ │ │ - blcs 0x12a710 │ │ │ │ + blcs 0x12a72c │ │ │ │ andcs fp, r0, r8, lsl pc │ │ │ │ tstcs r0, r5 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ ldmib r1, {r3, r8, sl, fp, ip, sp, pc}^ │ │ │ │ stmdavs r9, {r0, r9, ip, sp} │ │ │ │ svclt 0x00183b00 │ │ │ │ @ instruction: 0xf7ff2301 │ │ │ │ andcs pc, r1, fp, lsl #29 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ stclt 14, cr0, [r8, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfec00b44 │ │ │ │ + bl 0xfec00b60 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8d00ff8 │ │ │ │ @ instruction: 0xf00330d0 │ │ │ │ - blcs 0x12a75c │ │ │ │ + blcs 0x12a778 │ │ │ │ andcs fp, r0, r8, lsl pc │ │ │ │ tstcs r0, r5 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf04fbd08 │ │ │ │ andcs r7, r1, #0, 6 │ │ │ │ @ instruction: 0xf7ff2100 │ │ │ │ andcs pc, r1, r1, lsl #27 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ stclt 14, cr0, [r8, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec00b8c │ │ │ │ + bl 0xfec00ba8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8d00ff8 │ │ │ │ vshr.u64 q14, q2, #52 │ │ │ │ biclt r0, fp, #192, 6 │ │ │ │ ldrmi r6, [r4], -r3, lsl #26 │ │ │ │ ldrdcs pc, [r0], r3 @ │ │ │ │ svcvs 0x0070f412 │ │ │ │ @@ -157087,15 +157094,15 @@ │ │ │ │ rscle r6, ip, r0, ror pc │ │ │ │ svceq 0x0004f01c │ │ │ │ stmdavs fp, {r0, r3, r5, r6, r7, ip, lr, pc} │ │ │ │ andeq pc, r2, #35 @ 0x23 │ │ │ │ rscle r2, r4, sp, lsl #20 │ │ │ │ @ instruction: 0xf0216849 │ │ │ │ addmi r0, fp, #536870912 @ 0x20000000 │ │ │ │ - bcs 0x41964c │ │ │ │ + bcs 0x419668 │ │ │ │ @ instruction: 0xf649d0dd │ │ │ │ vshr.s64 , q10, #64 │ │ │ │ @ instruction: 0xf6422097 │ │ │ │ vmull.s8 , d16, d20 │ │ │ │ @ instruction: 0xf8502c97 │ │ │ │ @ instruction: 0xf8502023 │ │ │ │ @ instruction: 0xf8dc3021 │ │ │ │ @@ -157107,15 +157114,15 @@ │ │ │ │ svclt 0x0000bd10 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ ldrsbgt pc, [r4], #128 @ 0x80 @ │ │ │ │ vaddl.u8 , d28, d3 │ │ │ │ - blcs 0xaa93c │ │ │ │ + blcs 0xaa958 │ │ │ │ addhi pc, r8, r0 │ │ │ │ ldrd pc, [r4], -r1 │ │ │ │ svceq 0x000ff1be │ │ │ │ addhi pc, r2, r0 │ │ │ │ ldrmi r6, [r2], r3, lsl #26 │ │ │ │ strmi r4, [r1], sp, lsl #12 │ │ │ │ ldrdcs pc, [r0], r3 @ │ │ │ │ @@ -157127,78 +157134,78 @@ │ │ │ │ andlt r2, r3, r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ ldmdavs fp, {r4, r5, r6, r7, r8, r9, sl, fp, pc}^ │ │ │ │ svcvs 0x0070f413 │ │ │ │ - b 0x1c9de30 │ │ │ │ + b 0x1c9de4c │ │ │ │ @ instruction: 0xf003039c │ │ │ │ @ instruction: 0xf1be0301 │ │ │ │ svclt 0x00080f0d │ │ │ │ movweq pc, #4163 @ 0x1043 @ │ │ │ │ bicsle r2, lr, r0, lsl #22 │ │ │ │ @ instruction: 0xf023688b │ │ │ │ ldrmi r0, [lr, #514] @ 0x202 │ │ │ │ - bcs 0x41970c │ │ │ │ + bcs 0x419728 │ │ │ │ stmdavs sl, {r0, r1, r2, r4, r6, r7, ip, lr, pc} │ │ │ │ smullsle r4, r4, r3, r2 @ │ │ │ │ - stc2l 7, cr15, [lr], #-664 @ 0xfffffd68 │ │ │ │ + stc2l 7, cr15, [r0], #-664 @ 0xfffffd68 │ │ │ │ movwls r6, #6187 @ 0x182b │ │ │ │ @ instruction: 0xf7a64606 │ │ │ │ - blls 0x128b98 │ │ │ │ - blcs 0x47b4c8 │ │ │ │ + blls 0x128b7c │ │ │ │ + blcs 0x47b4e4 │ │ │ │ @ instruction: 0xf899d14b │ │ │ │ @ instruction: 0xf64930d9 │ │ │ │ @ instruction: 0xf2c05bf4 │ │ │ │ @ instruction: 0x46012b97 │ │ │ │ strbmi r2, [r8], -r0, lsl #22 │ │ │ │ andcs fp, r8, #12, 30 @ 0x30 │ │ │ │ @ instruction: 0xf7f82204 │ │ │ │ - stmdavs fp!, {r0, r8, r9, fp, ip, sp, lr, pc}^ │ │ │ │ + stmdavs fp!, {r0, r1, r4, r5, r6, r7, r9, fp, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf7a69301 │ │ │ │ - blls 0x128b6c │ │ │ │ - blcs 0x47b310 │ │ │ │ + blls 0x128b50 │ │ │ │ + blcs 0x47b32c │ │ │ │ @ instruction: 0xf899d13f │ │ │ │ @ instruction: 0x460130d9 │ │ │ │ - blcs 0xbb420 │ │ │ │ + blcs 0xbb43c │ │ │ │ andcs fp, r8, #12, 30 @ 0x30 │ │ │ │ @ instruction: 0xf7f82204 │ │ │ │ - ldrtmi pc, [sl], -pc, ror #21 @ │ │ │ │ + ldrtmi pc, [sl], -r1, ror #21 @ │ │ │ │ ldrtmi r4, [r0], -r1, asr #12 │ │ │ │ - mrc2 7, 4, pc, cr4, cr2, {5} │ │ │ │ + mcr2 7, 4, pc, cr6, cr2, {5} @ │ │ │ │ @ instruction: 0x13a4f642 │ │ │ │ orrscs pc, r7, #192, 4 │ │ │ │ @ instruction: 0x46304632 │ │ │ │ stmiavs fp!, {r0, r3, r4, fp, sp, lr} │ │ │ │ eorcc pc, r3, fp, asr r8 @ │ │ │ │ @ instruction: 0x463147d0 │ │ │ │ @ instruction: 0xf7b24640 │ │ │ │ - @ instruction: 0x4631fddf │ │ │ │ + @ instruction: 0x4631fdd1 │ │ │ │ @ instruction: 0xf7b24638 │ │ │ │ - stmdavs r9!, {r0, r2, r4, r5, r6, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdavs r9!, {r0, r1, r2, r5, r6, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ strbmi r4, [r8], -r2, asr #12 │ │ │ │ ldc2 7, cr15, [sl], #1004 @ 0x3ec │ │ │ │ ldrtmi r6, [sl], -r9, ror #16 │ │ │ │ @ instruction: 0xf7fb4648 │ │ │ │ @ instruction: 0xe78dfcb5 │ │ │ │ andlt r2, r3, r0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ @ instruction: 0xf6498ff0 │ │ │ │ vrshr.s64 , q10, #64 │ │ │ │ @ instruction: 0x46932297 │ │ │ │ eorne pc, r3, r2, asr r8 @ │ │ │ │ - stc2 7, cr15, [r6], {171} @ 0xab │ │ │ │ + blx 0xffee7a3e │ │ │ │ @ instruction: 0xf85be7b7 │ │ │ │ @ instruction: 0xf7ab1023 │ │ │ │ - strb pc, [r4, r1, lsl #24] @ │ │ │ │ + @ instruction: 0xe7c4fbf3 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec00d88 │ │ │ │ + bl 0xfec00da4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8d00ff8 │ │ │ │ vshr.u64 q14, q2, #52 │ │ │ │ cmnlt fp, #192, 6 │ │ │ │ stcvs 6, cr4, [r2, #-76] @ 0xffffffb4 │ │ │ │ ldrdmi pc, [r0], r2 @ │ │ │ │ svcvs 0x0070f414 │ │ │ │ @@ -157211,15 +157218,15 @@ │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ @ instruction: 0xf4126852 │ │ │ │ rscle r6, ip, r0, ror pc │ │ │ │ svceq 0x0004f01c │ │ │ │ @ instruction: 0xf8d1d0e9 │ │ │ │ @ instruction: 0xf02cc000 │ │ │ │ - bcs 0x3ea3e4 │ │ │ │ + bcs 0x3ea400 │ │ │ │ stmdavs sl, {r0, r1, r5, r6, r7, ip, lr, pc}^ │ │ │ │ eorcs fp, r0, #163840 @ 0x28000 │ │ │ │ @ instruction: 0xf649604a │ │ │ │ vsra.s64 , q10, #64 │ │ │ │ @ instruction: 0xf8512197 │ │ │ │ strmi r1, [r8], -ip, lsr #32 │ │ │ │ bfi r4, r8, #15, #14 │ │ │ │ @@ -157229,15 +157236,15 @@ │ │ │ │ svclt 0x0000bd10 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ ldrsbgt pc, [r4], #128 @ 0x80 @ │ │ │ │ vaddl.u8 , d28, d2 │ │ │ │ - blcs 0xaab24 │ │ │ │ + blcs 0xaab40 │ │ │ │ @ instruction: 0xf8d1d078 │ │ │ │ @ instruction: 0xf1bee004 │ │ │ │ rsbsle r0, r3, pc, lsl #30 │ │ │ │ ldrmi r6, [r2], r3, lsl #26 │ │ │ │ strmi r4, [r1], sp, lsl #12 │ │ │ │ ldrdcs pc, [r0], r3 @ │ │ │ │ svcvs 0x0070f412 │ │ │ │ @@ -157248,100 +157255,100 @@ │ │ │ │ andlt r2, r2, r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ ldmdavs fp, {r4, r5, r6, r7, r8, r9, sl, pc}^ │ │ │ │ svcvs 0x0070f413 │ │ │ │ - b 0x1c9e014 │ │ │ │ + b 0x1c9e030 │ │ │ │ @ instruction: 0xf003039c │ │ │ │ @ instruction: 0xf1be0301 │ │ │ │ svclt 0x00080f0d │ │ │ │ movweq pc, #4163 @ 0x1043 @ │ │ │ │ bicsle r2, lr, r0, lsl #22 │ │ │ │ stmdblt fp, {r0, r1, r3, r7, fp, sp, lr} │ │ │ │ addvs r2, fp, r0, lsr #6 │ │ │ │ - blx 0xfe167b2a │ │ │ │ + blx 0x1de7b46 │ │ │ │ movwls r6, #6187 @ 0x182b │ │ │ │ @ instruction: 0xf7a64606 │ │ │ │ - blls 0x1289c0 │ │ │ │ - blcs 0x47b6a0 │ │ │ │ + blls 0x1289a4 │ │ │ │ + blcs 0x47b6bc │ │ │ │ @ instruction: 0xf899d143 │ │ │ │ @ instruction: 0x460130d9 │ │ │ │ - blcs 0xbb5cc │ │ │ │ + blcs 0xbb5e8 │ │ │ │ andcs fp, r8, #12, 30 @ 0x30 │ │ │ │ @ instruction: 0xf7f82204 │ │ │ │ - stmdavs fp!, {r0, r3, r4, r9, fp, ip, sp, lr, pc}^ │ │ │ │ + stmdavs fp!, {r0, r1, r3, r9, fp, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf7a69301 │ │ │ │ - blls 0x12899c │ │ │ │ - blcs 0x47b4e0 │ │ │ │ + blls 0x128980 │ │ │ │ + blcs 0x47b4fc │ │ │ │ @ instruction: 0xf899d13a │ │ │ │ @ instruction: 0x460130d9 │ │ │ │ - blcs 0xbb5f0 │ │ │ │ + blcs 0xbb60c │ │ │ │ andcs fp, r8, #12, 30 @ 0x30 │ │ │ │ @ instruction: 0xf7f82204 │ │ │ │ - ldrtmi pc, [sl], -r7, lsl #20 @ │ │ │ │ + @ instruction: 0x463af9f9 │ │ │ │ ldrtmi r4, [r0], -r1, asr #12 │ │ │ │ - stc2 7, cr15, [ip, #712]! @ 0x2c8 │ │ │ │ + ldc2 7, cr15, [lr, #712] @ 0x2c8 │ │ │ │ ldrtmi r6, [r1], -fp, lsr #17 │ │ │ │ @ instruction: 0x461a4630 │ │ │ │ ldrbne r9, [fp, r1, lsl #6] │ │ │ │ @ instruction: 0x463147d0 │ │ │ │ @ instruction: 0xf7b24640 │ │ │ │ - @ instruction: 0x4631fcfb │ │ │ │ + ldrtmi pc, [r1], -sp, ror #25 @ │ │ │ │ @ instruction: 0xf7b24638 │ │ │ │ - stmdavs r9!, {r0, r4, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdavs r9!, {r0, r1, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ strbmi r4, [r8], -r2, asr #12 │ │ │ │ - blx 0xff667cfa │ │ │ │ + blx 0xff667d16 │ │ │ │ ldrtmi r6, [sl], -r9, ror #16 │ │ │ │ @ instruction: 0xf7fb4648 │ │ │ │ @ instruction: 0xe79bfbd1 │ │ │ │ andlt r2, r2, r0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ @ instruction: 0xf64987f0 │ │ │ │ vrshr.s64 , q10, #64 │ │ │ │ @ instruction: 0xf8522297 │ │ │ │ @ instruction: 0xf7ab1023 │ │ │ │ - ldr pc, [ip, r3, lsr #22]! │ │ │ │ + @ instruction: 0xe7bcfb15 │ │ │ │ rscspl pc, r4, #76546048 @ 0x4900000 │ │ │ │ addscs pc, r7, #192, 4 │ │ │ │ eorne pc, r3, r2, asr r8 @ │ │ │ │ - blx 0x767bfa │ │ │ │ + blx 0x3e7c16 │ │ │ │ svclt 0x0000e7c5 │ │ │ │ ldrsbcc pc, [r0], #128 @ 0x80 @ │ │ │ │ movwne pc, #963 @ 0x3c3 @ │ │ │ │ suble r2, pc, r0, lsl #22 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ ldrmi r6, [r7], -fp, asr #17 │ │ │ │ addlt r6, r2, sl, lsl #17 │ │ │ │ strmi r3, [ip], -r1, lsl #6 │ │ │ │ ldmne sl, {r4, r7, r9, sl, lr} │ │ │ │ - bcs 0x8bb594 │ │ │ │ + bcs 0x8bb5b0 │ │ │ │ stmdavs sl, {r0, r1, r3, r5, sl, fp, ip, lr, pc}^ │ │ │ │ andls r9, r0, #67108864 @ 0x4000000 │ │ │ │ - blx 0xff4e7c24 │ │ │ │ + blx 0xff167c40 │ │ │ │ strmi r9, [r6], -r0, lsl #20 │ │ │ │ - bcs 0x490998 │ │ │ │ + bcs 0x4909b4 │ │ │ │ teqle fp, r0, lsl #6 │ │ │ │ smullscs pc, r9, r5, r8 @ │ │ │ │ strtmi r4, [r8], -r1, lsl #12 │ │ │ │ svclt 0x000c2a00 │ │ │ │ andcs r2, r4, #8, 4 @ 0x80000000 │ │ │ │ - @ instruction: 0xf99ef7f8 │ │ │ │ + @ instruction: 0xf990f7f8 │ │ │ │ strbmi r9, [r2], -r0, lsl #22 │ │ │ │ @ instruction: 0x46304631 │ │ │ │ @ instruction: 0xf7adb34f │ │ │ │ - @ instruction: 0x4628f875 │ │ │ │ + strtmi pc, [r8], -r7, ror #16 │ │ │ │ ldrtmi r6, [r2], -r1, lsr #16 │ │ │ │ - blx 0x1f67db2 │ │ │ │ + blx 0x1f67dce │ │ │ │ andlt r2, r2, r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf04f81f0 │ │ │ │ andcs r7, r1, #0, 6 │ │ │ │ @@ -157352,53 +157359,53 @@ │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ tstcs r0, r8, lsl r6 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf7ad4770 │ │ │ │ - ldrb pc, [r4, r7, asr #18] @ │ │ │ │ + @ instruction: 0xe7d4f939 │ │ │ │ mvnspl pc, r9, asr #12 │ │ │ │ orrscs pc, r7, r0, asr #5 │ │ │ │ eorne pc, r2, r1, asr r8 @ │ │ │ │ - blx 0xfece7ccc │ │ │ │ + blx 0xfe967ce8 │ │ │ │ strb r9, [r4, r0, lsl #22] │ │ │ │ ldrsbcc pc, [r0], #128 @ 0x80 @ │ │ │ │ movwne pc, #963 @ 0x3c3 @ │ │ │ │ suble r2, fp, r0, lsl #22 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ movwpl lr, #10705 @ 0x29d1 │ │ │ │ strmi fp, [ip], -r5, lsl #1 │ │ │ │ adcmi r4, fp, #6291456 @ 0x600000 │ │ │ │ stmdavs sl, {r0, r4, r6, r8, r9, fp, ip, lr, pc}^ │ │ │ │ - bl 0xfe976a58 │ │ │ │ - bcs 0x46be6c │ │ │ │ + bl 0xfe976a74 │ │ │ │ + bcs 0x46be88 │ │ │ │ andls sp, r3, #70 @ 0x46 │ │ │ │ - blx 0x1a67cf8 │ │ │ │ + blx 0x16e7d14 │ │ │ │ @ instruction: 0xf6499a03 │ │ │ │ vrsra.s64 , q10, #64 │ │ │ │ @ instruction: 0x46072397 │ │ │ │ eorne pc, r2, r3, asr r8 @ │ │ │ │ - blx 0xfe267d20 │ │ │ │ + blx 0x1ee7d3c │ │ │ │ movwls r6, #14371 @ 0x3823 │ │ │ │ - blx 0x16e7d14 │ │ │ │ + blx 0x1367d30 │ │ │ │ strmi r9, [r1], -r3, lsl #22 │ │ │ │ - blcs 0x47b888 │ │ │ │ + blcs 0x47b8a4 │ │ │ │ @ instruction: 0xf896d127 │ │ │ │ @ instruction: 0x463030d9 │ │ │ │ svclt 0x000c2b00 │ │ │ │ andcs r2, r4, #8, 4 @ 0x80000000 │ │ │ │ - @ instruction: 0xf928f7f8 │ │ │ │ + @ instruction: 0xf91af7f8 │ │ │ │ ldrtmi r4, [sl], -fp, lsr #12 │ │ │ │ strbmi r4, [r8], -r9, asr #12 │ │ │ │ andhi pc, r0, sp, asr #17 │ │ │ │ - @ instruction: 0xffc0f7ac │ │ │ │ + @ instruction: 0xffb2f7ac │ │ │ │ stmdavs r1!, {r4, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7fb464a │ │ │ │ andcs pc, r1, r3, lsl #22 │ │ │ │ tstcs r0, r5 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @@ -157406,69 +157413,69 @@ │ │ │ │ tstcs r0, r8, lsl r6 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf6494770 │ │ │ │ vrshr.s64 , q10, #64 │ │ │ │ @ instruction: 0xf8522297 │ │ │ │ @ instruction: 0xf7ab1023 │ │ │ │ - ldrb pc, [r7, sp, asr #20] @ │ │ │ │ + @ instruction: 0xe7d7fa3f │ │ │ │ @ instruction: 0xf7a62000 │ │ │ │ - @ instruction: 0x4607fedb │ │ │ │ + strmi pc, [r7], -sp, asr #29 │ │ │ │ @ instruction: 0xf04fe7c0 │ │ │ │ andcs r7, r1, #0, 6 │ │ │ │ @ instruction: 0xf7ff2100 │ │ │ │ @ instruction: 0x2001fabb │ │ │ │ tstcs r0, r5 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ mvnshi lr, #12386304 @ 0xbd0000 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec0111c │ │ │ │ + bl 0xfec01138 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8d00ff0 │ │ │ │ vshr.u64 , q0, #61 │ │ │ │ @ instruction: 0xf1bc1cc0 │ │ │ │ teqle r2, r0, lsl #30 │ │ │ │ strmi r6, [ip], -fp, asr #16 │ │ │ │ - bllt 0xf7b750 │ │ │ │ - @ instruction: 0xf9f8f7a6 │ │ │ │ + bllt 0xf7b76c │ │ │ │ + @ instruction: 0xf9eaf7a6 │ │ │ │ vmov.32 r4, d13[0] │ │ │ │ @ instruction: 0x46052f70 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ @ instruction: 0xf64258d2 │ │ │ │ vsubw.s8 , q8, d20 │ │ │ │ ldmdavs fp, {r0, r1, r2, r4, r7, r8, r9, sp} │ │ │ │ strmi r4, [r2], #-1043 @ 0xfffffbed │ │ │ │ eorseq pc, ip, ip, asr #12 │ │ │ │ addseq pc, r1, r0, asr #5 │ │ │ │ bicseq pc, ip, r0, lsl #12 │ │ │ │ ldmeq ip, {r4, r6, r7, fp, ip, sp, lr, pc}^ │ │ │ │ - @ instruction: 0xf9b2f7a7 │ │ │ │ + @ instruction: 0xf9a4f7a7 │ │ │ │ strtmi r6, [sl], -r1, lsr #16 │ │ │ │ @ instruction: 0xf7fb4630 │ │ │ │ andcs pc, r1, r1, lsr #21 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ movwvc pc, #79 @ 0x4f @ │ │ │ │ strbtmi r2, [r1], -r1, lsl #4 │ │ │ │ - blx 0x1ce7f90 │ │ │ │ + blx 0x1ce7fac │ │ │ │ andcs lr, r0, pc, ror #15 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldcllt 12, cr0, [r0, #-0] │ │ │ │ - addeq r6, r6, r0, lsr #32 │ │ │ │ + addeq r6, r6, r4 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfec011b0 │ │ │ │ + bl 0xfec011cc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8d00ff8 │ │ │ │ @ instruction: 0xf00330d0 │ │ │ │ - blcs 0x2aade0 │ │ │ │ + blcs 0x2aadfc │ │ │ │ andcs fp, r0, r8, lsl pc │ │ │ │ tstcs r0, r5 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf04fbd08 │ │ │ │ andcs r7, r1, #0, 6 │ │ │ │ @ instruction: 0xf7ff2100 │ │ │ │ @@ -157488,23 +157495,23 @@ │ │ │ │ ldrle r0, [r7], #-2011 @ 0xfffff825 │ │ │ │ mrc2 7, 7, pc, cr14, cr10, {7} │ │ │ │ strmi r6, [r1], -r2, lsr #18 │ │ │ │ mrrcne 0, 0, r9, r3, cr1 │ │ │ │ @ instruction: 0xf7fb4628 │ │ │ │ @ instruction: 0x4628fbd5 │ │ │ │ strtmi r9, [r1], -r1, lsl #20 │ │ │ │ - blx 0x206801c │ │ │ │ + blx 0x2068038 │ │ │ │ andlt r2, r3, r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ movwvc pc, #79 @ 0x4f @ │ │ │ │ tstcs r0, r1, lsl #4 │ │ │ │ - blx 0x56804c │ │ │ │ + blx 0x568068 │ │ │ │ andlt r2, r3, r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ tstcs r0, r8, lsl r6 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ @@ -157521,15 +157528,15 @@ │ │ │ │ ldrle r0, [r7], #-2011 @ 0xfffff825 │ │ │ │ mrc2 7, 5, pc, cr12, cr10, {7} │ │ │ │ strmi r6, [r1], -r2, lsr #18 │ │ │ │ mrrcne 0, 0, r9, r3, cr1 │ │ │ │ @ instruction: 0xf7fa4628 │ │ │ │ strtmi pc, [r8], -r5, ror #25 │ │ │ │ strtmi r9, [r1], -r1, lsl #20 │ │ │ │ - blx 0xfe80a0 │ │ │ │ + blx 0xfe80bc │ │ │ │ andlt r2, r3, r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ movwvc pc, #79 @ 0x4f @ │ │ │ │ tstcs r0, r1, lsl #4 │ │ │ │ @@ -157551,156 +157558,156 @@ │ │ │ │ ldrblt r4, [r0, #1904]! @ 0x770 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ addlt r4, r5, ip, lsl #12 │ │ │ │ ldrdcs lr, [r1, -r1] │ │ │ │ @ instruction: 0xf7f74605 │ │ │ │ - stmdavs r3!, {r0, r3, r4, r5, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdavs r3!, {r0, r1, r3, r5, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ strmi r9, [r6], -r3, lsl #6 │ │ │ │ - @ instruction: 0xf8fcf7a6 │ │ │ │ + @ instruction: 0xf8eef7a6 │ │ │ │ strmi r9, [r7], -r3, lsl #22 │ │ │ │ tstle ip, pc, lsl #22 │ │ │ │ smullscc pc, r9, r5, r8 @ │ │ │ │ strtmi r4, [r8], -r1, lsl #12 │ │ │ │ svclt 0x000c2b00 │ │ │ │ andcs r2, r4, #8, 4 @ 0x80000000 │ │ │ │ - @ instruction: 0xffccf7f7 │ │ │ │ + @ instruction: 0xffbef7f7 │ │ │ │ bicslt r6, ip, r4, ror #16 │ │ │ │ @ instruction: 0xf04f4628 │ │ │ │ andcs r7, r1, #0, 6 │ │ │ │ @ instruction: 0xf7ff2100 │ │ │ │ andcs pc, r1, r9, lsl #19 │ │ │ │ tstcs r0, r5 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0xf649bdf0 │ │ │ │ vrshr.s64 , q10, #64 │ │ │ │ @ instruction: 0xf8522297 │ │ │ │ @ instruction: 0xf7ab1023 │ │ │ │ - stmdavs r4!, {r0, r2, r3, r4, r5, r6, r7, fp, ip, sp, lr, pc}^ │ │ │ │ + stmdavs r4!, {r0, r1, r2, r3, r5, r6, r7, fp, ip, sp, lr, pc}^ │ │ │ │ mvnle r2, r0, lsl #24 │ │ │ │ @ instruction: 0x13a4f642 │ │ │ │ orrscs pc, r7, #192, 4 │ │ │ │ ldmdavs lr, {r4, r5, r9, sl, lr} │ │ │ │ - stc2 7, cr15, [r4, #664] @ 0x298 │ │ │ │ + ldc2l 7, cr15, [r6, #-664]! @ 0xfffffd68 │ │ │ │ @ instruction: 0xee1d4916 │ │ │ │ qsub16mi r3, r2, r0 │ │ │ │ stmdavs r9, {r0, r3, r4, r5, r6, sl, lr} │ │ │ │ ldrmi r5, [r8], #-2139 @ 0xfffff7a5 │ │ │ │ @ instruction: 0xf64c9001 │ │ │ │ vmvn.i32 d16, #12 @ 0x0000000c │ │ │ │ ldmne r9!, {r0, r4, r7}^ │ │ │ │ ldrtmi r9, [r3], #-256 @ 0xffffff00 │ │ │ │ bicvs pc, r9, r0, lsl #10 │ │ │ │ @ instruction: 0x0648f8d0 │ │ │ │ - @ instruction: 0xf8c6f7a7 │ │ │ │ + @ instruction: 0xf8b8f7a7 │ │ │ │ mvnspl pc, #76546048 @ 0x4900000 │ │ │ │ orrscs pc, r7, #192, 4 │ │ │ │ stcvs 8, cr6, [sl, #688]! @ 0x2b0 │ │ │ │ - blvs 0xff6fba78 │ │ │ │ + blvs 0xff6fba94 │ │ │ │ @ instruction: 0xf7f71aa2 │ │ │ │ - movwcs pc, #53125 @ 0xcf85 @ │ │ │ │ + movwcs pc, #53111 @ 0xcf77 @ │ │ │ │ rscvs r2, fp, r1 │ │ │ │ tstcs r0, r5 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bdf0 │ │ │ │ - addeq r5, r6, r0, asr #27 │ │ │ │ + addeq r5, r6, r4, lsr #27 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ andcc lr, r2, #3424256 @ 0x344000 │ │ │ │ ldmib r1, {r1, r7, ip, sp, pc}^ │ │ │ │ strmi r4, [r5], -r0, lsl #2 │ │ │ │ @ instruction: 0xf003005b │ │ │ │ - blx 0x192ae9c │ │ │ │ + blx 0x192aeb8 │ │ │ │ strtmi pc, [r2], -r3, lsl #12 │ │ │ │ - mrc2 7, 5, pc, cr10, cr7, {7} │ │ │ │ + mcr2 7, 5, pc, cr12, cr7, {7} @ │ │ │ │ @ instruction: 0xf7a64607 │ │ │ │ - @ instruction: 0x4631f87f │ │ │ │ + @ instruction: 0x4631f871 │ │ │ │ @ instruction: 0xf7ab4680 │ │ │ │ - strhlt pc, [ip, #-143] @ 0xffffff71 @ │ │ │ │ + strhlt pc, [ip, #-129] @ 0xffffff7f @ │ │ │ │ movwvc pc, #79 @ 0x4f @ │ │ │ │ tstcs r0, r1, lsl #4 │ │ │ │ andlt r4, r2, r8, lsr #12 │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ ldmdblt r4, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ @ instruction: 0x13a4f642 │ │ │ │ orrscs pc, r7, #192, 4 │ │ │ │ ldmdavs lr, {r3, r4, r5, r9, sl, lr} │ │ │ │ - stc2 7, cr15, [r4, #-664]! @ 0xfffffd68 │ │ │ │ + ldc2 7, cr15, [r6, #-664] @ 0xfffffd68 │ │ │ │ @ instruction: 0xee1d4917 │ │ │ │ qsub16mi r3, r2, r0 │ │ │ │ stmdavs r9, {r0, r3, r4, r5, r6, sl, lr} │ │ │ │ ldrmi r5, [r8], #-2139 @ 0xfffff7a5 │ │ │ │ @ instruction: 0xf64c9001 │ │ │ │ vmvn.i32 d16, #12 @ 0x0000000c │ │ │ │ - bl 0x2aa4bc │ │ │ │ + bl 0x2aa4d8 │ │ │ │ tstls r0, r3, lsl #2 │ │ │ │ @ instruction: 0xf5004433 │ │ │ │ @ instruction: 0xf8d061c9 │ │ │ │ @ instruction: 0xf7a70648 │ │ │ │ - @ instruction: 0xf649f865 │ │ │ │ + @ instruction: 0xf649f857 │ │ │ │ vrsra.s64 , q10, #64 │ │ │ │ stmiavs ip!, {r0, r1, r2, r4, r7, r8, r9, sp} │ │ │ │ strtmi r6, [r8], -sl, lsr #27 │ │ │ │ - bne 0xfe945200 │ │ │ │ - @ instruction: 0xff24f7f7 │ │ │ │ + bne 0xfe94521c │ │ │ │ + @ instruction: 0xff16f7f7 │ │ │ │ rscvs r2, fp, ip, lsl #6 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ svclt 0x000081f0 │ │ │ │ - addeq r5, r6, r0, lsl #26 │ │ │ │ + addeq r5, r6, r4, ror #25 │ │ │ │ smullscc pc, r3, r0, r8 @ │ │ │ │ movweq pc, #4115 @ 0x1013 @ │ │ │ │ push {r0, r1, r2, r5, r6, ip, lr, pc} │ │ │ │ vst4. {d20,d22,d24,d26}, [pc :256], r0 │ │ │ │ - bl 0xfec014d4 │ │ │ │ + bl 0xfec014f0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46160fd8 │ │ │ │ addlt r6, r4, sl, lsl #16 │ │ │ │ strmi r4, [r4], -sp, lsl #12 │ │ │ │ suble r2, r6, pc, lsl #20 │ │ │ │ - blcs 0x484418 │ │ │ │ + blcs 0x484434 │ │ │ │ andls sp, r2, #67 @ 0x43 │ │ │ │ - @ instruction: 0xf81cf7a6 │ │ │ │ + @ instruction: 0xf80ef7a6 │ │ │ │ @ instruction: 0xf6499a02 │ │ │ │ vrsra.s64 , q10, #64 │ │ │ │ @ instruction: 0x46072397 │ │ │ │ @ instruction: 0xf8539303 │ │ │ │ @ instruction: 0xf7ab1022 │ │ │ │ - stmdavs sl!, {r0, r1, r3, r4, r5, fp, ip, sp, lr, pc}^ │ │ │ │ - @ instruction: 0xf7a69202 │ │ │ │ - bls 0x168348 │ │ │ │ - blls 0x17bd18 │ │ │ │ + stmdavs sl!, {r0, r2, r3, r5, fp, ip, sp, lr, pc}^ │ │ │ │ + @ instruction: 0xf7a59202 │ │ │ │ + bls 0x16a32c │ │ │ │ + blls 0x17bd34 │ │ │ │ cmple r5, pc, lsl #20 │ │ │ │ smullscc pc, r9, r4, r8 @ │ │ │ │ strtmi r4, [r0], -r1, lsl #12 │ │ │ │ svclt 0x000c2b00 │ │ │ │ andcs r2, r4, #8, 4 @ 0x80000000 │ │ │ │ - mrc2 7, 6, pc, cr12, cr7, {7} │ │ │ │ + mcr2 7, 6, pc, cr14, cr7, {7} @ │ │ │ │ @ instruction: 0xf7aa202f │ │ │ │ - @ instruction: 0xf8d4ffe7 │ │ │ │ + @ instruction: 0xf8d4ffd9 │ │ │ │ @ instruction: 0xf003308c │ │ │ │ - blcs 0x5eafbc │ │ │ │ + blcs 0x5eafd8 │ │ │ │ @ instruction: 0x463ad837 │ │ │ │ @ instruction: 0xf0464641 │ │ │ │ andls r0, r0, r0, ror #1 │ │ │ │ @ instruction: 0xf7fe4620 │ │ │ │ stmdavs sl!, {r0, r2, r3, r4, r6, r8, sl, fp, ip, sp, lr, pc}^ │ │ │ │ ldrtmi r4, [r1], -r0, lsr #12 │ │ │ │ sbceq pc, r0, #66 @ 0x42 │ │ │ │ - mrc2 7, 3, pc, cr6, cr7, {7} │ │ │ │ + mcr2 7, 3, pc, cr8, cr7, {7} @ │ │ │ │ andlt r2, r4, r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0x462081f0 │ │ │ │ movwvc pc, #79 @ 0x4f @ │ │ │ │ @@ -157712,51 +157719,51 @@ │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0x461881f0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ eorne pc, r2, r3, asr r8 @ │ │ │ │ - @ instruction: 0xffe8f7aa │ │ │ │ + @ instruction: 0xffdaf7aa │ │ │ │ @ instruction: 0xf765e7be │ │ │ │ - svclt 0x0000ffa5 │ │ │ │ + svclt 0x0000ff97 │ │ │ │ smullscc pc, r3, r0, r8 @ │ │ │ │ movweq pc, #4115 @ 0x1013 @ │ │ │ │ ldrblt sp, [r0, #88]! @ 0x58 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ addlt r6, r5, fp, lsl #16 │ │ │ │ @ instruction: 0x460d4616 │ │ │ │ - blcs 0x47bbec │ │ │ │ + blcs 0x47bc08 │ │ │ │ stmdavs sl, {r0, r3, r4, r5, ip, lr, pc}^ │ │ │ │ eorsle r2, r6, pc, lsl #20 │ │ │ │ @ instruction: 0xf7a59303 │ │ │ │ - blls 0x1aa270 │ │ │ │ + blls 0x1aa254 │ │ │ │ mvnspl pc, r9, asr #12 │ │ │ │ orrscs pc, r7, r0, asr #5 │ │ │ │ @ instruction: 0xf8519002 │ │ │ │ @ instruction: 0xf7aa1023 │ │ │ │ - @ instruction: 0xf7a5ffc1 │ │ │ │ - @ instruction: 0xf8d4ff95 │ │ │ │ - bls 0x136638 │ │ │ │ + @ instruction: 0xf7a5ffb3 │ │ │ │ + @ instruction: 0xf8d4ff87 │ │ │ │ + bls 0x136654 │ │ │ │ tstpeq pc, #3 @ p-variant is OBSOLETE │ │ │ │ ldmdale r8!, {r0, r2, r4, r8, r9, fp, sp} │ │ │ │ mvneq pc, r6, asr #32 │ │ │ │ tstls r0, r7, lsl #12 │ │ │ │ strtmi r4, [r0], -r1, lsl #12 │ │ │ │ @ instruction: 0xf9e4f7fe │ │ │ │ ldrtmi r6, [r1], -sl, ror #16 │ │ │ │ @ instruction: 0xf0424620 │ │ │ │ @ instruction: 0xf7f70240 │ │ │ │ - stmdavs r9!, {r0, r1, r2, r3, r9, sl, fp, ip, sp, lr, pc}^ │ │ │ │ + stmdavs r9!, {r0, r9, sl, fp, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0x4620463a │ │ │ │ @ instruction: 0xf840f7fb │ │ │ │ @ instruction: 0xf7aa202f │ │ │ │ - andcs pc, r1, r3, ror #30 │ │ │ │ + andcs pc, r1, r5, asr pc @ │ │ │ │ tstcs r0, r5 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0x4620bdf0 │ │ │ │ movwvc pc, #79 @ 0x4f @ │ │ │ │ tstcs r0, r1, lsl #4 │ │ │ │ @@ -157766,75 +157773,75 @@ │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ tstcs r0, r8, lsl r6 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf7654770 │ │ │ │ - svclt 0x0000ff3d │ │ │ │ + svclt 0x0000ff2f │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b8f8cc │ │ │ │ addlt r6, r9, lr, asr #17 │ │ │ │ cmnle sl, r0, lsl #28 │ │ │ │ @ instruction: 0x9014f8d1 │ │ │ │ vshll.u8 , d15, #1 │ │ │ │ rsbsle r2, r4, r0, lsl #22 │ │ │ │ - bcs 0x4844d8 │ │ │ │ + bcs 0x4844f4 │ │ │ │ @ instruction: 0x4605d071 │ │ │ │ ldrmi r4, [r8], -r8, lsl #13 │ │ │ │ - blx 0xfe9e6bee │ │ │ │ + blx 0x1766c0a │ │ │ │ strmi r2, [r2], -r1, lsl #6 │ │ │ │ @ instruction: 0xf8859003 │ │ │ │ strbmi r3, [r1], -r0, lsl #1 │ │ │ │ @ instruction: 0xf7fa4628 │ │ │ │ @ instruction: 0xf8d5fa5b │ │ │ │ strmi r3, [r2], ip, lsl #1 │ │ │ │ tstpeq pc, #3 @ p-variant is OBSOLETE │ │ │ │ - blcs 0x60f0ec │ │ │ │ + blcs 0x60f108 │ │ │ │ sbchi pc, r8, r0, lsl #4 │ │ │ │ mrc 6, 0, r4, cr13, cr4, {1} │ │ │ │ stmib sp, {r4, r5, r6, r8, r9, sl, fp, ip, sp}^ │ │ │ │ movwls r6, #22022 @ 0x5606 │ │ │ │ vpmax.u8 , q2, │ │ │ │ strble r0, [r4, #-2010]! @ 0xfffff826 │ │ │ │ - @ instruction: 0xff1af7a5 │ │ │ │ + @ instruction: 0xff0cf7a5 │ │ │ │ smullscs pc, sl, r5, r8 @ │ │ │ │ ldrdcc pc, [r8], r5 │ │ │ │ strcc r4, [r1], -r7, lsl #12 │ │ │ │ orrcs lr, r2, #274432 @ 0x43000 │ │ │ │ - bleq 0xff966618 │ │ │ │ - @ instruction: 0xff0ef7a5 │ │ │ │ + bleq 0xff966634 │ │ │ │ + @ instruction: 0xff00f7a5 │ │ │ │ andls r4, r2, r1, asr r6 │ │ │ │ - @ instruction: 0xff34f7aa │ │ │ │ + @ instruction: 0xff26f7aa │ │ │ │ stmdbls r5, {r1, r2, r4, r6, r9, fp, lr} │ │ │ │ ldrbtmi r4, [sl], #-1627 @ 0xfffff9a5 │ │ │ │ stmdals r2, {r1, r4, fp, sp, lr} │ │ │ │ andcs r5, r0, #8978432 @ 0x890000 │ │ │ │ strmi r9, [r1], #-512 @ 0xfffffe00 │ │ │ │ ldrtmi r9, [r8], -r4, lsl #20 │ │ │ │ - blx 0x16e840c │ │ │ │ + blx 0x1368428 │ │ │ │ ldrdcc pc, [r0], -r8 │ │ │ │ eorsle r4, r5, r3, lsr #5 │ │ │ │ cmple r2, pc, lsl #24 │ │ │ │ ldrsbcc pc, [r0], #133 @ 0x85 @ │ │ │ │ - strble r0, [pc], #-1179 @ 0xaa548 │ │ │ │ + strble r0, [pc], #-1179 @ 0xaa564 │ │ │ │ @ instruction: 0x4621463a │ │ │ │ @ instruction: 0xf7fa4628 │ │ │ │ - blls 0x1aa420 │ │ │ │ + blls 0x1aa43c │ │ │ │ @ instruction: 0xd00442b3 │ │ │ │ ldrbmi r2, [r1], -r4, lsl #4 │ │ │ │ @ instruction: 0xf7aa4650 │ │ │ │ - @ instruction: 0xf8d8ff75 │ │ │ │ + @ instruction: 0xf8d8ff67 │ │ │ │ @ instruction: 0xb12b3010 │ │ │ │ ldrbmi r9, [r2], -r3, lsl #22 │ │ │ │ strtmi r4, [r8], -r1, asr #12 │ │ │ │ @ instruction: 0xf8f6f7fb │ │ │ │ - blcs 0xd1190 │ │ │ │ + blcs 0xd11ac │ │ │ │ svcvs 0x00ebd158 │ │ │ │ cmple lr, r0, lsl #22 │ │ │ │ andcs fp, r0, r9 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @@ -157842,76 +157849,76 @@ │ │ │ │ andcs r7, r1, #0, 6 │ │ │ │ andlt r2, r9, r0, lsl #2 │ │ │ │ svcmi 0x00f0e8bd │ │ │ │ svclt 0x0066f7fe │ │ │ │ adcsmi r9, r3, #3072 @ 0xc00 │ │ │ │ andcs sp, r4, #4 │ │ │ │ @ instruction: 0x46504651 │ │ │ │ - @ instruction: 0xff4af7aa │ │ │ │ + @ instruction: 0xff3cf7aa │ │ │ │ strls r2, [r7, -r1, lsl #6] │ │ │ │ strcc r9, [r1], #-774 @ 0xfffffcfa │ │ │ │ orrsle r2, r3, r0, lsl ip │ │ │ │ strtmi lr, [r1], -sp, asr #15 │ │ │ │ @ instruction: 0x4628463a │ │ │ │ @ instruction: 0xff74f7fa │ │ │ │ adcsmi r9, r3, #3072 @ 0xc00 │ │ │ │ strcc fp, [r1], #-3848 @ 0xfffff0f8 │ │ │ │ andcs sp, r4, #136 @ 0x88 │ │ │ │ @ instruction: 0x46504651 │ │ │ │ @ instruction: 0xf7aa3401 │ │ │ │ - @ instruction: 0xe781ff33 │ │ │ │ + str pc, [r1, r5, lsr #30] │ │ │ │ mvnspl pc, #76546048 @ 0x4900000 │ │ │ │ orrscs pc, r7, #192, 4 │ │ │ │ rscvs r2, sl, r3, lsl #4 │ │ │ │ @ instruction: 0xf06f4639 │ │ │ │ - blvs 0xff6aae00 │ │ │ │ - stc2 7, cr15, [ip], #688 @ 0x2b0 │ │ │ │ + blvs 0xff6aae1c │ │ │ │ + ldc2 7, cr15, [lr], {172} @ 0xac │ │ │ │ ldrtmi r2, [r9], -r1, lsl #4 │ │ │ │ @ instruction: 0xf7ac4638 │ │ │ │ - @ instruction: 0xf642fca7 │ │ │ │ + @ instruction: 0xf642fc99 │ │ │ │ vsubw.s8 , q8, d20 │ │ │ │ @ instruction: 0x46382397 │ │ │ │ subsne pc, r1, #64, 4 │ │ │ │ @ instruction: 0xf7ad6819 │ │ │ │ - @ instruction: 0xf04ffded │ │ │ │ + @ instruction: 0xf04ffddf │ │ │ │ strbvs r3, [fp, #1023]! @ 0x3ff │ │ │ │ adcsmi r9, r3, #3072 @ 0xc00 │ │ │ │ @ instruction: 0xe795d09b │ │ │ │ ldrdne pc, [r0], -r8 │ │ │ │ - bls 0x27bed4 │ │ │ │ + bls 0x27bef0 │ │ │ │ @ instruction: 0xff40f7fa │ │ │ │ - blcs 0xc65e8 │ │ │ │ + blcs 0xc6604 │ │ │ │ andcs sp, r0, r0, lsr #1 │ │ │ │ - blx 0xce84de │ │ │ │ + blx 0x9684fa │ │ │ │ @ instruction: 0x13a4f642 │ │ │ │ orrscs pc, r7, #192, 4 │ │ │ │ andvc pc, ip, #1325400064 @ 0x4f000000 │ │ │ │ @ instruction: 0xf7ad6819 │ │ │ │ - movwcs pc, #3609 @ 0xe19 @ │ │ │ │ + movwcs pc, #3595 @ 0xe0b @ │ │ │ │ andlt r6, r9, fp, ror #15 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - cdp2 7, 4, cr15, cr6, cr5, {3} │ │ │ │ - addeq r5, r6, r6, asr #20 │ │ │ │ + cdp2 7, 3, cr15, cr8, cr5, {3} │ │ │ │ + addeq r5, r6, sl, lsr #20 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b8f8cc │ │ │ │ addlt r6, r9, pc, asr #17 │ │ │ │ cmnle sl, r0, lsl #30 │ │ │ │ @ instruction: 0xb014f8d1 │ │ │ │ vshll.s8 , d15, #3 │ │ │ │ rsble r2, r4, r0, lsl #20 │ │ │ │ stccs 8, cr6, [pc], {12} │ │ │ │ strmi sp, [r6], -r1, rrx │ │ │ │ ldrmi r4, [r0], -r8, lsl #13 │ │ │ │ - blx 0xfebe6ddc │ │ │ │ + blx 0x1966df8 │ │ │ │ andls r2, r3, r1, lsl #4 │ │ │ │ @ instruction: 0xf8864641 │ │ │ │ strmi r2, [r2], -r0, lsl #1 │ │ │ │ @ instruction: 0xf7fa4630 │ │ │ │ @ instruction: 0xf8d6f963 │ │ │ │ strmi r2, [r1], ip, lsl #1 │ │ │ │ andseq pc, pc, #2 │ │ │ │ @@ -157920,216 +157927,216 @@ │ │ │ │ @ instruction: 0xf6493f70 │ │ │ │ vshr.s64 , q10, #64 │ │ │ │ @ instruction: 0x463c2097 │ │ │ │ andcc lr, r4, #3358720 @ 0x334000 │ │ │ │ stmdaeq r6, {r0, r2, r3, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ @ instruction: 0xf896e030 │ │ │ │ @ instruction: 0x460130d9 │ │ │ │ - blcs 0xbbfb0 │ │ │ │ + blcs 0xbbfcc │ │ │ │ andcs fp, r8, #12, 30 @ 0x30 │ │ │ │ @ instruction: 0xf7f72204 │ │ │ │ - @ instruction: 0xf896fcf7 │ │ │ │ + @ instruction: 0xf896fce9 │ │ │ │ @ instruction: 0x370120da │ │ │ │ ldrdcc pc, [r8], r6 │ │ │ │ orrcs lr, r2, #274432 @ 0x43000 │ │ │ │ - beq 0xff966818 │ │ │ │ - cdp2 7, 0, cr15, cr14, cr5, {5} │ │ │ │ + beq 0xff966834 │ │ │ │ + cdp2 7, 0, cr15, cr0, cr5, {5} │ │ │ │ strmi r4, [r0], r9, asr #12 │ │ │ │ - cdp2 7, 3, cr15, cr4, cr10, {5} │ │ │ │ + cdp2 7, 2, cr15, cr6, cr10, {5} │ │ │ │ stmdbls r4, {r0, r4, r5, r9, fp, lr} │ │ │ │ ldrbtmi r4, [sl], #-1619 @ 0xfffff9ad │ │ │ │ @ instruction: 0x46286812 │ │ │ │ andcs r5, r0, #8978432 @ 0x890000 │ │ │ │ strbmi r9, [r1], #-512 @ 0xfffffe00 │ │ │ │ @ instruction: 0xf7b69a05 │ │ │ │ - blls 0x1a8ca0 │ │ │ │ + blls 0x1a8c84 │ │ │ │ @ instruction: 0xd00442bb │ │ │ │ strbmi r2, [r9], -r4, lsl #4 │ │ │ │ @ instruction: 0xf7aa4648 │ │ │ │ - strcc pc, [r1], #-3717 @ 0xfffff17b │ │ │ │ + strcc pc, [r1], #-3703 @ 0xfffff189 │ │ │ │ andsle r2, r7, r0, lsl ip │ │ │ │ vpmax.u8 , q2, │ │ │ │ ldrble r0, [r8, #2011]! @ 0x7db │ │ │ │ - stc2l 7, cr15, [ip, #660]! @ 0x294 │ │ │ │ + ldc2l 7, cr15, [lr, #660] @ 0x294 │ │ │ │ strmi r2, [r5], -pc, lsl #24 │ │ │ │ - blls 0x25ea70 │ │ │ │ + blls 0x25ea8c │ │ │ │ eorne pc, r4, r3, asr r8 @ │ │ │ │ - cdp2 7, 0, cr15, cr14, cr10, {5} │ │ │ │ + cdp2 7, 0, cr15, cr0, cr10, {5} │ │ │ │ @ instruction: 0xf04fe7c9 │ │ │ │ andcs r7, r1, #0, 6 │ │ │ │ andlt r2, r9, r0, lsl #2 │ │ │ │ svcmi 0x00f0e8bd │ │ │ │ mrclt 7, 3, APSR_nzcv, cr14, cr14, {7} │ │ │ │ @ instruction: 0x801cf8dd │ │ │ │ @ instruction: 0x3010f8d8 │ │ │ │ - blls 0x196c30 │ │ │ │ + blls 0x196c4c │ │ │ │ strbmi r4, [r1], -sl, asr #12 │ │ │ │ @ instruction: 0xf7fa4630 │ │ │ │ svcvs 0x00f3ffe9 │ │ │ │ andlt fp, r9, r3, asr r9 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ @ instruction: 0xf7a62000 │ │ │ │ - @ instruction: 0xf642fa7b │ │ │ │ + @ instruction: 0xf642fa6d │ │ │ │ vsubw.s8 , q8, d20 │ │ │ │ vst2.32 {d18-d21}, [pc :64], r7 │ │ │ │ ldmdavs r9, {r2, r3, r9, ip, sp, lr} │ │ │ │ - stc2l 7, cr15, [r4, #-692]! @ 0xfffffd4c │ │ │ │ + ldc2l 7, cr15, [r6, #-692] @ 0xfffffd4c │ │ │ │ ldrbvs r2, [r3, r0, lsl #6]! │ │ │ │ andcs fp, r0, r9 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf7658ff0 │ │ │ │ - svclt 0x0000fd91 │ │ │ │ - addeq r5, r6, r6, asr #16 │ │ │ │ + svclt 0x0000fd83 │ │ │ │ + addeq r5, r6, sl, lsr #16 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ ldrsbpl pc, [r0], #128 @ 0x80 @ │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ stcne 2, cr15, [r0], {192} @ 0xc0 │ │ │ │ - b 0x3c4834 │ │ │ │ + b 0x3c4850 │ │ │ │ addlt r0, r5, r5, lsl #24 │ │ │ │ svcvc 0x0080f1bc │ │ │ │ stccs 0, cr13, [pc], {108} @ 0x6c │ │ │ │ stmdavs ip, {r1, r2, r4, r5, r6, ip, lr, pc}^ │ │ │ │ rsbsle r2, r3, pc, lsl #24 │ │ │ │ smullspl pc, r9, r0, r8 @ │ │ │ │ rsble r2, r8, r0, lsl #26 │ │ │ │ rsble r2, sp, sp, lsl #24 │ │ │ │ tstle r6, r3, lsl #20 │ │ │ │ adcmi r6, r5, #9240576 @ 0x8d0000 │ │ │ │ - stccs 15, cr11, [pc, #-96] @ 0xaa7d0 │ │ │ │ + stccs 15, cr11, [pc, #-96] @ 0xaa7ec │ │ │ │ stccs 0, cr13, [sp, #-408] @ 0xfffffe68 │ │ │ │ strmi sp, [sp], -r4, rrx │ │ │ │ @ instruction: 0x4617469a │ │ │ │ @ instruction: 0xf7a54604 │ │ │ │ - @ instruction: 0x4606fd75 │ │ │ │ - blcs 0x4848f4 │ │ │ │ + strmi pc, [r6], -r7, ror #26 │ │ │ │ + blcs 0x484910 │ │ │ │ @ instruction: 0xf894d163 │ │ │ │ @ instruction: 0x460130d9 │ │ │ │ - blcs 0xbc0d4 │ │ │ │ + blcs 0xbc0f0 │ │ │ │ andcs fp, r8, #12, 30 @ 0x30 │ │ │ │ @ instruction: 0xf7f72204 │ │ │ │ - stmiavs sl!, {r0, r2, r6, sl, fp, ip, sp, lr, pc}^ │ │ │ │ + stmiavs sl!, {r0, r1, r2, r4, r5, sl, fp, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0x46304631 │ │ │ │ - ldc2l 7, cr15, [r2, #680]! @ 0x2a8 │ │ │ │ + stc2l 7, cr15, [r4, #680]! @ 0x2a8 │ │ │ │ ldrmi r6, [r9], fp, ror #16 │ │ │ │ ldrmi r6, [fp], fp, lsr #17 │ │ │ │ - ldc2l 7, cr15, [ip, #-660] @ 0xfffffd6c │ │ │ │ + stc2l 7, cr15, [lr, #-660] @ 0xfffffd6c │ │ │ │ ldrdcc pc, [r8], r4 │ │ │ │ svccs 0x00034605 │ │ │ │ movweq lr, #31299 @ 0x7a43 │ │ │ │ stmiaeq r0!, {r0, r1, r6, ip, sp, lr, pc}^ │ │ │ │ movweq pc, #4175 @ 0x104f @ │ │ │ │ sbcscc pc, pc, r4, lsl #17 │ │ │ │ @ instruction: 0xf8d4d050 │ │ │ │ @ instruction: 0xf003308c │ │ │ │ - blcs 0x5eb514 │ │ │ │ + blcs 0x5eb530 │ │ │ │ addhi pc, r4, r0, lsl #4 │ │ │ │ ldrbpl pc, [r4, r9, asr #12]! @ │ │ │ │ ldrcs pc, [r7, r0, asr #5] │ │ │ │ ldrtmi r4, [r2], -r1, lsl #12 │ │ │ │ @ instruction: 0xf8cd4620 │ │ │ │ @ instruction: 0xf7fd8000 │ │ │ │ ldclvs 15, cr15, [r8, #-620]! @ 0xfffffd94 │ │ │ │ @ instruction: 0xf7b14629 │ │ │ │ - strbmi pc, [r9], -pc, asr #30 @ │ │ │ │ + strbmi pc, [r9], -r1, asr #30 @ │ │ │ │ strtmi r4, [sl], -r0, lsr #12 │ │ │ │ ldc2l 7, cr15, [sl, #1000]! @ 0x3e8 │ │ │ │ @ instruction: 0x46316d38 │ │ │ │ - @ instruction: 0xff46f7b1 │ │ │ │ + @ instruction: 0xff38f7b1 │ │ │ │ svceq 0x0000f1ba │ │ │ │ andlt sp, r5, r8, lsr #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ andle r2, r9, pc, lsl #24 │ │ │ │ stccs 8, cr6, [pc], {76} @ 0x4c │ │ │ │ - bcs 0x19e90c │ │ │ │ + bcs 0x19e928 │ │ │ │ stmvs sp, {r0, r1, r2, r3, r4, r7, r8, ip, lr, pc} │ │ │ │ svclt 0x00182d0f │ │ │ │ orrsle r4, sl, r5, lsr #5 │ │ │ │ movwvc pc, #79 @ 0x4f @ │ │ │ │ tstcs r0, r1, lsl #4 │ │ │ │ pop {r0, r2, ip, sp, pc} │ │ │ │ @ instruction: 0xf7fe4ff0 │ │ │ │ @ instruction: 0xf649bdb1 │ │ │ │ vrshr.s64 , q10, #64 │ │ │ │ @ instruction: 0xf8522297 │ │ │ │ @ instruction: 0xf7aa1023 │ │ │ │ - ldr pc, [ip, pc, lsr #26] │ │ │ │ + ldr pc, [ip, r1, lsr #26] │ │ │ │ andlt r2, r5, pc, lsl r0 │ │ │ │ svcmi 0x00f0e8bd │ │ │ │ - stcllt 7, cr15, [sl], #680 @ 0x2a8 │ │ │ │ - ldc2l 7, cr15, [ip], #660 @ 0x294 │ │ │ │ + ldcllt 7, cr15, [ip], {170} @ 0xaa │ │ │ │ + stc2l 7, cr15, [lr], #660 @ 0x294 │ │ │ │ @ instruction: 0xf7a59002 │ │ │ │ - andls pc, r3, sp, lsr #26 │ │ │ │ - ldc2l 7, cr15, [r6], #660 @ 0x294 │ │ │ │ + andls pc, r3, pc, lsl sp @ │ │ │ │ + stc2l 7, cr15, [r8], #660 @ 0x294 │ │ │ │ @ instruction: 0x46074631 │ │ │ │ - ldc2 7, cr15, [ip, #-680] @ 0xfffffd58 │ │ │ │ + stc2 7, cr15, [lr, #-680] @ 0xfffffd58 │ │ │ │ ldrdne pc, [ip], r4 │ │ │ │ andseq pc, pc, #1 │ │ │ │ stmdale r7!, {r0, r2, r4, r9, fp, sp} │ │ │ │ @ instruction: 0xee1d4914 │ │ │ │ @ instruction: 0x46430f70 │ │ │ │ ldrdhi pc, [ip], -sp │ │ │ │ stmdavs r9, {r0, r3, r4, r5, r6, sl, lr} │ │ │ │ andcs r5, r0, r1, asr #16 │ │ │ │ strbmi r9, [r0], -r0 │ │ │ │ @ instruction: 0xf6494439 │ │ │ │ vqshl.s64 , q10, #0 │ │ │ │ @ instruction: 0xf7b62797 │ │ │ │ - @ instruction: 0x4641f839 │ │ │ │ + strbmi pc, [r1], -fp, lsr #16 @ │ │ │ │ @ instruction: 0xf7ad6d78 │ │ │ │ - @ instruction: 0xf8d4fccb │ │ │ │ - bls 0x176ba8 │ │ │ │ + @ instruction: 0xf8d4fcbd │ │ │ │ + bls 0x176bc4 │ │ │ │ svclt 0x000b2b10 │ │ │ │ strtmi r4, [r8], -r9, lsr #12 │ │ │ │ stmdbls r2, {r1, fp, ip, pc} │ │ │ │ - @ instruction: 0xff86f7b1 │ │ │ │ + @ instruction: 0xff78f7b1 │ │ │ │ ldrbmi r9, [r9], -r2, lsl #20 │ │ │ │ @ instruction: 0xf7fa4620 │ │ │ │ str pc, [sl, fp, lsl #27] │ │ │ │ - stc2 7, cr15, [ip], #404 @ 0x194 │ │ │ │ - addeq r5, r6, r4, lsl #12 │ │ │ │ + ldc2 7, cr15, [lr], {101} @ 0x65 │ │ │ │ + addeq r5, r6, r8, ror #11 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfec01bb4 │ │ │ │ + bl 0xfec01bd0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8900ff8 │ │ │ │ ldmib r0, {r0, r3, r4, r6, r7, lr, pc}^ │ │ │ │ @ instruction: 0xf1bc3234 │ │ │ │ andle r0, sp, r0, lsl #30 │ │ │ │ - b 0x116cd38 │ │ │ │ + b 0x116cd54 │ │ │ │ bicsmi r7, fp, #134217729 @ 0x8000001 │ │ │ │ movweq pc, #4099 @ 0x1003 @ │ │ │ │ andcs fp, r0, r3, ror r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r8, #-0] │ │ │ │ - b 0x116cc54 │ │ │ │ + b 0x116cc70 │ │ │ │ bicsmi r7, fp, #134217730 @ 0x8000002 │ │ │ │ movweq pc, #4099 @ 0x1003 @ │ │ │ │ mvnsle r2, r0, lsl #22 │ │ │ │ @ instruction: 0xf7ff2201 │ │ │ │ strdcs pc, [r1], -r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ stclt 14, cr0, [r8, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfec01c14 │ │ │ │ + bl 0xfec01c30 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8900ff8 │ │ │ │ @ instruction: 0xf01330d3 │ │ │ │ svclt 0x00080301 │ │ │ │ tstle r5, r8, lsl r6 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @@ -158138,39 +158145,39 @@ │ │ │ │ mrc2 7, 6, pc, cr4, cr15, {7} │ │ │ │ tstcs r0, r1 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd08 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfec01c58 │ │ │ │ + bl 0xfec01c74 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8900ff8 │ │ │ │ ldmib r0, {r0, r3, r4, r6, r7, lr, pc}^ │ │ │ │ @ instruction: 0xf1bc3234 │ │ │ │ andle r0, sp, r0, lsl #30 │ │ │ │ - b 0x116cddc │ │ │ │ + b 0x116cdf8 │ │ │ │ bicsmi r7, fp, #134217729 @ 0x8000001 │ │ │ │ movweq pc, #4099 @ 0x1003 @ │ │ │ │ andcs fp, r0, r3, ror r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r8, #-0] │ │ │ │ - b 0x116ccf8 │ │ │ │ + b 0x116cd14 │ │ │ │ bicsmi r7, fp, #134217730 @ 0x8000002 │ │ │ │ movweq pc, #4099 @ 0x1003 @ │ │ │ │ mvnsle r2, r0, lsl #22 │ │ │ │ @ instruction: 0xf7ff461a │ │ │ │ andcs pc, r1, r3, lsr #29 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ stclt 14, cr0, [r8, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfec01cb8 │ │ │ │ + bl 0xfec01cd4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8900ff8 │ │ │ │ @ instruction: 0xf01330d3 │ │ │ │ svclt 0x00080301 │ │ │ │ tstle r5, r8, lsl r6 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @@ -158179,15 +158186,15 @@ │ │ │ │ mcr2 7, 4, pc, cr2, cr15, {7} @ │ │ │ │ tstcs r0, r1 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd08 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfec01cfc │ │ │ │ + bl 0xfec01d18 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8d00ff8 │ │ │ │ vshr.u64 , q0, #61 │ │ │ │ ldmdblt r3!, {r6, r8, r9} │ │ │ │ tstcs r0, r8, lsl r6 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @@ -158195,15 +158202,15 @@ │ │ │ │ @ instruction: 0xf7ff2202 │ │ │ │ andcs pc, r1, r1, ror #28 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ stclt 14, cr0, [r8, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfec01d3c │ │ │ │ + bl 0xfec01d58 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8900ff8 │ │ │ │ @ instruction: 0xf01330d3 │ │ │ │ svclt 0x00080301 │ │ │ │ tstle r5, r8, lsl r6 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @@ -158241,182 +158248,182 @@ │ │ │ │ svcvc 0x0080f1b4 │ │ │ │ adchi pc, fp, r0 │ │ │ │ smullsmi pc, r9, r0, r8 @ │ │ │ │ @ instruction: 0xf0002c00 │ │ │ │ @ instruction: 0xf1bc80a6 │ │ │ │ svclt 0x00180f0d │ │ │ │ svceq 0x000df1be │ │ │ │ - bcs 0x19ef78 │ │ │ │ + bcs 0x19ef94 │ │ │ │ mrshi pc, (UNDEF: 7) @ │ │ │ │ pkhbtmi r4, r2, r3, lsl #13 │ │ │ │ - blcs 0xbc434 │ │ │ │ + blcs 0xbc450 │ │ │ │ adchi pc, sl, r0, asr #32 │ │ │ │ - blx 0xfe568a9e │ │ │ │ + blx 0xfe1e8aba │ │ │ │ strmi r6, [r6], -fp, lsr #16 │ │ │ │ @ instruction: 0xf0402b0f │ │ │ │ @ instruction: 0xf89a809a │ │ │ │ @ instruction: 0xf64930d9 │ │ │ │ @ instruction: 0xf2c054f4 │ │ │ │ @ instruction: 0x46012497 │ │ │ │ ldrbmi r2, [r0], -r0, lsl #22 │ │ │ │ andcs fp, r8, #12, 30 @ 0x30 │ │ │ │ @ instruction: 0xf7f72204 │ │ │ │ - stmdbvs sl!, {r0, r2, r3, r4, r6, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdbvs sl!, {r0, r1, r2, r3, r6, r9, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0x46304631 │ │ │ │ - stc2 7, cr15, [sl], {170} @ 0xaa │ │ │ │ + blx 0xfffe8afe │ │ │ │ ldrdcc pc, [r8], sl │ │ │ │ movweq lr, #47683 @ 0xba43 │ │ │ │ mvneq pc, #67 @ 0x43 │ │ │ │ stmdavs fp!, {r0, r1, r2, r8, r9, ip, pc}^ │ │ │ │ ldmib r5, {r2, r8, r9, ip, pc}^ │ │ │ │ movwls r7, #33538 @ 0x8302 │ │ │ │ - @ instruction: 0xf85ef7a3 │ │ │ │ + @ instruction: 0xf850f7a3 │ │ │ │ andls r4, r5, r5, lsl #12 │ │ │ │ - @ instruction: 0xf85af7a3 │ │ │ │ + @ instruction: 0xf84cf7a3 │ │ │ │ @ instruction: 0xf7a59006 │ │ │ │ - @ instruction: 0x4631fb99 │ │ │ │ + ldrtmi pc, [r1], -fp, lsl #23 @ │ │ │ │ @ instruction: 0xf7b14681 │ │ │ │ - @ instruction: 0x462bfd77 │ │ │ │ + strtmi pc, [fp], -r9, ror #26 │ │ │ │ strbmi r6, [r9], -r2, lsr #26 │ │ │ │ @ instruction: 0xf7ae2009 │ │ │ │ - @ instruction: 0xf7a5fa4b │ │ │ │ - @ instruction: 0x4631fb59 │ │ │ │ + @ instruction: 0xf7a5fa3d │ │ │ │ + ldrtmi pc, [r1], -fp, asr #22 @ │ │ │ │ @ instruction: 0xf7aa4681 │ │ │ │ - @ instruction: 0xf7a5fb7f │ │ │ │ - pkhtbmi pc, r0, r3, asr #22 @ │ │ │ │ - blx 0x14e8b22 │ │ │ │ + @ instruction: 0xf7a5fb71 │ │ │ │ + strmi pc, [r0], r5, asr #22 │ │ │ │ + blx 0x1168b3e │ │ │ │ strmi r2, [r5], -pc, lsl #30 │ │ │ │ @ instruction: 0xf89ad166 │ │ │ │ @ instruction: 0x460130d9 │ │ │ │ - blcs 0xbc5dc │ │ │ │ + blcs 0xbc5f8 │ │ │ │ andcs fp, r8, #12, 30 @ 0x30 │ │ │ │ @ instruction: 0xf7f72204 │ │ │ │ - @ instruction: 0xf1bbfa21 │ │ │ │ + @ instruction: 0xf1bbfa13 │ │ │ │ subsle r0, lr, r3, lsl #30 │ │ │ │ - blx 0x1068b46 │ │ │ │ + blx 0xce8b62 │ │ │ │ strmi r6, [r6], -r1, ror #26 │ │ │ │ - ldc2 7, cr15, [ip, #-708] @ 0xfffffd3c │ │ │ │ + stc2 7, cr15, [lr, #-708] @ 0xfffffd3c │ │ │ │ ldrdcs pc, [ip], sl │ │ │ │ andseq pc, pc, #2 │ │ │ │ vpmin.s8 d2, d0, d5 │ │ │ │ ldmdbmi r6, {r1, r3, r5, r7, pc}^ │ │ │ │ svceq 0x0070ee1d │ │ │ │ stcls 6, cr4, [r7, #-172] @ 0xffffff54 │ │ │ │ stmdavs r9, {r0, r3, r4, r5, r6, sl, lr} │ │ │ │ strbmi r5, [r0], -r1, asr #16 │ │ │ │ strcs lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ strbmi r2, [r9], #-512 @ 0xfffffe00 │ │ │ │ ldrtmi r9, [r2], -r2, lsl #4 │ │ │ │ - @ instruction: 0xf9bcf7b6 │ │ │ │ + @ instruction: 0xf9aef7b6 │ │ │ │ @ instruction: 0x46424633 │ │ │ │ andcs r4, r9, r1, asr #12 │ │ │ │ - @ instruction: 0xf974f7ab │ │ │ │ + @ instruction: 0xf966f7ab │ │ │ │ strbmi r9, [r1], -r4, lsl #26 │ │ │ │ eoreq pc, r5, r4, asr r8 @ │ │ │ │ - blx 0x10e8baa │ │ │ │ + blx 0xd68bc6 │ │ │ │ ldrtmi r9, [r0], -r6, lsl #28 │ │ │ │ - blx 0xff3e8bb0 │ │ │ │ + blx 0xff068bcc │ │ │ │ @ instruction: 0xf7aa9805 │ │ │ │ - @ instruction: 0xf854fac3 │ │ │ │ + @ instruction: 0xf854fab5 │ │ │ │ tstcs r1, r5, lsr #32 │ │ │ │ - blx 0x1468bc2 │ │ │ │ + blx 0x10e8bde │ │ │ │ @ instruction: 0xf7aa4630 │ │ │ │ - vstmdbvs r0!, {s30-s216} │ │ │ │ + vstmdbvs r0!, {s30-s202} │ │ │ │ rscscc pc, pc, #79 @ 0x4f │ │ │ │ mvnscc pc, #79 @ 0x4f │ │ │ │ pop {r0, r1, r3, ip, sp, pc} │ │ │ │ @ instruction: 0xf7ad4ff0 │ │ │ │ - bcs 0x199aa0 │ │ │ │ + bcs 0x199a84 │ │ │ │ svcge 0x0060f47f │ │ │ │ stccs 8, cr6, [pc], {204} @ 0xcc │ │ │ │ strmi fp, [r4, #3864]! @ 0xf18 │ │ │ │ svcge 0x005af47f │ │ │ │ @ instruction: 0xf649e737 │ │ │ │ @ instruction: 0xf2c054f4 │ │ │ │ @ instruction: 0xf8542497 │ │ │ │ @ instruction: 0xf7aa1023 │ │ │ │ - @ instruction: 0xe76afb15 │ │ │ │ + strb pc, [sl, -r7, lsl #22]! @ │ │ │ │ @ instruction: 0xf7aa202f │ │ │ │ - smmls r1, r3, sl, pc @ │ │ │ │ + ldrb pc, [r1, -r5, asr #21] @ │ │ │ │ eorne pc, r7, r4, asr r8 @ │ │ │ │ - blx 0x3e8c12 │ │ │ │ + blx 0x68c2c │ │ │ │ @ instruction: 0xf7a5e79d │ │ │ │ - @ instruction: 0x4607fb13 │ │ │ │ - blx 0x4e8c0a │ │ │ │ + strmi pc, [r7], -r5, lsl #22 │ │ │ │ + blx 0x168c26 │ │ │ │ @ instruction: 0xf7a54606 │ │ │ │ - bls 0x2e98e0 │ │ │ │ - bcs 0x47c58c │ │ │ │ + bls 0x2e98c4 │ │ │ │ + bcs 0x47c5a8 │ │ │ │ @ instruction: 0xf89ad139 │ │ │ │ @ instruction: 0x461920d9 │ │ │ │ movwls r4, #34384 @ 0x8650 │ │ │ │ svclt 0x000c2a00 │ │ │ │ andcs r2, r4, #8, 4 @ 0x80000000 │ │ │ │ - @ instruction: 0xf9a8f7f7 │ │ │ │ + @ instruction: 0xf99af7f7 │ │ │ │ @ instruction: 0xf8da9b08 │ │ │ │ ldrtmi r2, [r0], -r8, lsl #1 │ │ │ │ svclt 0x000b2a10 │ │ │ │ ldrmi r4, [sl], -sl, lsr #12 │ │ │ │ @ instruction: 0x46294619 │ │ │ │ - stc2l 7, cr15, [r6, #-708] @ 0xfffffd3c │ │ │ │ + ldc2 7, cr15, [r8, #-708]! @ 0xfffffd3c │ │ │ │ ldrdeq pc, [ip], sl │ │ │ │ @ instruction: 0xf0006d62 │ │ │ │ ldmdacs r5, {r0, r1, r2, r3, r4} │ │ │ │ ldmdbmi r9, {r0, r2, r3, r5, fp, ip, lr, pc} │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrtmi r9, [r3], -r7, lsl #26 │ │ │ │ stmdavs r9, {r0, r3, r4, r5, r6, sl, lr} │ │ │ │ andne pc, r1, ip, asr r8 @ │ │ │ │ streq lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ strbmi r2, [r9], #-0 │ │ │ │ ldrtmi r9, [r8], -r2 │ │ │ │ - @ instruction: 0xf944f7b6 │ │ │ │ + @ instruction: 0xf936f7b6 │ │ │ │ stclvs 6, cr4, [r3, #-228]! @ 0xffffff1c │ │ │ │ ldrtmi r2, [sl], -r9 │ │ │ │ - blx 0x1268ca4 │ │ │ │ + blx 0xee8cc0 │ │ │ │ @ instruction: 0x46404639 │ │ │ │ - ldc2l 7, cr15, [lr], #-708 @ 0xfffffd3c │ │ │ │ - blls 0x2e4bf0 │ │ │ │ + ldc2l 7, cr15, [r0], #-708 @ 0xfffffd3c │ │ │ │ + blls 0x2e4c0c │ │ │ │ @ instruction: 0xf8549009 │ │ │ │ @ instruction: 0xf7aa1023 │ │ │ │ - blls 0x329900 │ │ │ │ + blls 0x3298e4 │ │ │ │ stmiavs ip, {r0, r3, r6, r7, r8, r9, sl, sp, lr, pc}^ │ │ │ │ svclt 0x00182c0f │ │ │ │ @ instruction: 0xf43f45a4 │ │ │ │ stccs 14, cr10, [sp], {210} @ 0xd2 │ │ │ │ mrcge 4, 7, APSR_nzcv, cr0, cr15, {3} │ │ │ │ @ instruction: 0xf765e6cd │ │ │ │ - svclt 0x0000fa71 │ │ │ │ - umulleq r5, r6, r4, r2 │ │ │ │ - umulleq r5, r6, ip, r1 │ │ │ │ + svclt 0x0000fa63 │ │ │ │ + addeq r5, r6, r8, ror r2 │ │ │ │ + addeq r5, r6, r0, lsl #3 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfec02030 │ │ │ │ + bl 0xfec0204c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8900ff8 │ │ │ │ ldmib r0, {r0, r3, r4, r6, r7, lr, pc}^ │ │ │ │ @ instruction: 0xf1bc3234 │ │ │ │ andle r0, sp, r0, lsl #30 │ │ │ │ - b 0x116d1b4 │ │ │ │ + b 0x116d1d0 │ │ │ │ bicsmi r7, fp, #134217729 @ 0x8000001 │ │ │ │ movweq pc, #4099 @ 0x1003 @ │ │ │ │ andcs fp, r0, r3, ror r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r8, #-0] │ │ │ │ - b 0x116d0d0 │ │ │ │ + b 0x116d0ec │ │ │ │ bicsmi r7, fp, #134217730 @ 0x8000002 │ │ │ │ movweq pc, #4099 @ 0x1003 @ │ │ │ │ mvnsle r2, r0, lsl #22 │ │ │ │ @ instruction: 0xf7ff2201 │ │ │ │ andcs pc, r1, r1, lsl #29 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ stclt 14, cr0, [r8, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfec02090 │ │ │ │ + bl 0xfec020ac │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8900ff8 │ │ │ │ @ instruction: 0xf01330d3 │ │ │ │ svclt 0x00080301 │ │ │ │ tstle r5, r8, lsl r6 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @@ -158425,39 +158432,39 @@ │ │ │ │ mcr2 7, 3, pc, cr0, cr15, {7} @ │ │ │ │ tstcs r0, r1 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd08 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfec020d4 │ │ │ │ + bl 0xfec020f0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8900ff8 │ │ │ │ ldmib r0, {r0, r3, r4, r6, r7, lr, pc}^ │ │ │ │ @ instruction: 0xf1bc3234 │ │ │ │ andle r0, sp, r0, lsl #30 │ │ │ │ - b 0x116d258 │ │ │ │ + b 0x116d274 │ │ │ │ bicsmi r7, fp, #134217729 @ 0x8000001 │ │ │ │ movweq pc, #4099 @ 0x1003 @ │ │ │ │ andcs fp, r0, r3, ror r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r8, #-0] │ │ │ │ - b 0x116d174 │ │ │ │ + b 0x116d190 │ │ │ │ bicsmi r7, fp, #134217730 @ 0x8000002 │ │ │ │ movweq pc, #4099 @ 0x1003 @ │ │ │ │ mvnsle r2, r0, lsl #22 │ │ │ │ @ instruction: 0xf7ff461a │ │ │ │ andcs pc, r1, pc, lsr #28 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ stclt 14, cr0, [r8, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfec02134 │ │ │ │ + bl 0xfec02150 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8900ff8 │ │ │ │ @ instruction: 0xf01330d3 │ │ │ │ svclt 0x00080301 │ │ │ │ tstle r5, r8, lsl r6 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @@ -158466,15 +158473,15 @@ │ │ │ │ mcr2 7, 0, pc, cr14, cr15, {7} @ │ │ │ │ tstcs r0, r1 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd08 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfec02178 │ │ │ │ + bl 0xfec02194 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8900ff8 │ │ │ │ @ instruction: 0xf01330d3 │ │ │ │ svclt 0x00080301 │ │ │ │ tstle r5, r8, lsl r6 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @@ -158483,15 +158490,15 @@ │ │ │ │ stc2l 7, cr15, [ip, #1020]! @ 0x3fc │ │ │ │ tstcs r0, r1 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd08 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfec021bc │ │ │ │ + bl 0xfec021d8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8d00ff8 │ │ │ │ vshr.u64 , q0, #61 │ │ │ │ ldmdblt r3!, {r6, r8, r9} │ │ │ │ tstcs r0, r8, lsl r6 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @@ -158499,15 +158506,15 @@ │ │ │ │ @ instruction: 0xf7ff2202 │ │ │ │ andcs pc, r1, fp, asr #27 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ stclt 14, cr0, [r8, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfec021fc │ │ │ │ + bl 0xfec02218 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8d00ff8 │ │ │ │ vshr.u64 , q0, #61 │ │ │ │ ldmdblt r3!, {r6, r7, r8, r9, sp} │ │ │ │ tstcs r0, r8, lsl r6 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @@ -158516,19 +158523,19 @@ │ │ │ │ @ instruction: 0xf7fe2100 │ │ │ │ andcs pc, r1, r7, lsr #20 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ stclt 14, cr0, [r8, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfec02240 │ │ │ │ + bl 0xfec0225c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8d00ff8 │ │ │ │ @ instruction: 0xf00330d0 │ │ │ │ - blcs 0x1abe60 │ │ │ │ + blcs 0x1abe7c │ │ │ │ andcs fp, r0, r8, lsl pc │ │ │ │ tstcs r0, r5 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf04fbd08 │ │ │ │ andcs r7, r1, #0, 6 │ │ │ │ @ instruction: 0xf7fe2100 │ │ │ │ @@ -158544,15 +158551,15 @@ │ │ │ │ @ instruction: 0xf7ffbc10 │ │ │ │ @ instruction: 0xf7ffbaf1 │ │ │ │ @ instruction: 0xbc10baef │ │ │ │ movwvc pc, #79 @ 0x4f @ │ │ │ │ tstcs r0, r1, lsl #4 │ │ │ │ stmiblt r6!, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec022b0 │ │ │ │ + bl 0xfec022cc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8d10ff0 │ │ │ │ addlt ip, r3, r8 │ │ │ │ strmi r6, [r2], -fp, lsl #16 │ │ │ │ svceq 0x000ff1bc │ │ │ │ @ instruction: 0xf1bcd019 │ │ │ │ svclt 0x000c0f0d │ │ │ │ @@ -158564,49 +158571,49 @@ │ │ │ │ @ instruction: 0xf7fc0205 │ │ │ │ andlt pc, r3, r5, ror #22 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0xf04fbd00 │ │ │ │ - blcs 0xae104 │ │ │ │ + blcs 0xae120 │ │ │ │ @ instruction: 0xf04fd0e8 │ │ │ │ andcs r7, r1, #0, 6 │ │ │ │ andlt r2, r3, r0, lsl #2 │ │ │ │ - bl 0x1e9284 │ │ │ │ + bl 0x1e92a0 │ │ │ │ ldmiblt r0!, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec0231c │ │ │ │ + bl 0xfec02338 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldmib r1, {r4, r5, r6, r7, r8, r9, sl, fp}^ │ │ │ │ addlt r3, r3, r0, lsl #24 │ │ │ │ @ instruction: 0xf1bc4602 │ │ │ │ andsle r0, r9, pc, lsl #30 │ │ │ │ svceq 0x000df1bc │ │ │ │ @ instruction: 0xf04fbf0c │ │ │ │ @ instruction: 0xf04f0c02 │ │ │ │ ldrmi r0, [r0], -r1, lsl #24 │ │ │ │ andgt pc, r0, sp, asr #17 │ │ │ │ rsbscc pc, sp, #1342177284 @ 0x50000004 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ - blx 0x18e9140 │ │ │ │ + blx 0x18e915c │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ stclt 14, cr0, [r0, #-0] │ │ │ │ stceq 0, cr15, [r1], {79} @ 0x4f │ │ │ │ rscle r2, r8, r0, lsl #22 │ │ │ │ movwvc pc, #79 @ 0x4f @ │ │ │ │ tstcs r0, r1, lsl #4 │ │ │ │ @ instruction: 0xf85db003 │ │ │ │ @ instruction: 0xf7feeb04 │ │ │ │ svclt 0x0000b97b │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec02388 │ │ │ │ + bl 0xfec023a4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmvs sl, {r4, r5, r6, r7, r8, r9, sl, fp} │ │ │ │ @ instruction: 0xf8d1b083 │ │ │ │ strmi ip, [r3], -r0 │ │ │ │ eorle r2, r8, pc, lsl #20 │ │ │ │ svclt 0x00182a0d │ │ │ │ cdpeq 0, 0, cr15, cr1, cr15, {2} │ │ │ │ @@ -158635,20 +158642,20 @@ │ │ │ │ sbcsle r0, lr, r0, lsl #30 │ │ │ │ movwvc pc, #79 @ 0x4f @ │ │ │ │ tstcs r0, r1, lsl #4 │ │ │ │ @ instruction: 0xf85db003 │ │ │ │ @ instruction: 0xf7feeb04 │ │ │ │ svclt 0x0000b931 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec0241c │ │ │ │ + bl 0xfec02438 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldmib r1, {r4, r5, r6, r7, r8, r9, sl, fp}^ │ │ │ │ addlt ip, r3, r0, lsl #4 │ │ │ │ - bcs 0x47ca38 │ │ │ │ - bcs 0x41f2d0 │ │ │ │ + bcs 0x47ca54 │ │ │ │ + bcs 0x41f2ec │ │ │ │ @ instruction: 0xf04fbf18 │ │ │ │ andsle r0, fp, r1, lsl #28 │ │ │ │ sbcmi pc, r5, #1342177284 @ 0x50000004 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ sbcsvc pc, r1, r3, asr #4 │ │ │ │ andeq pc, sl, r0, asr #5 │ │ │ │ svceq 0x0000f1bc │ │ │ │ @@ -158657,108 +158664,108 @@ │ │ │ │ movwcs lr, #0 │ │ │ │ @ instruction: 0xf96ef7fc │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ stclt 14, cr0, [r0, #-0] │ │ │ │ - bcs 0x40549c │ │ │ │ + bcs 0x4054b8 │ │ │ │ @ instruction: 0xf04fbf0c │ │ │ │ @ instruction: 0xf04f0e02 │ │ │ │ ldrb r0, [fp, r1, lsl #28] │ │ │ │ sbcmi pc, r5, #1342177284 @ 0x50000004 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ cdpeq 0, 0, cr15, cr1, cr15, {2} │ │ │ │ svceq 0x0000f1bc │ │ │ │ @ instruction: 0xf04fd0de │ │ │ │ andcs r7, r1, #0, 6 │ │ │ │ andlt r2, r3, r0, lsl #2 │ │ │ │ - bl 0x1e9414 │ │ │ │ + bl 0x1e9430 │ │ │ │ stmialt r8!, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec024ac │ │ │ │ + bl 0xfec024c8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [lr], {224} @ 0xe0 │ │ │ │ mrc 6, 0, r4, cr13, cr7, {0} │ │ │ │ @ instruction: 0x46052f70 │ │ │ │ stmdavs r4!, {r2, r3, r4, r5, r6, sl, lr} │ │ │ │ addlt r4, r3, lr, lsl #12 │ │ │ │ ldmib r0, {r4, r8, fp, ip, lr}^ │ │ │ │ @ instruction: 0xf1044100 │ │ │ │ addmi r0, sl, #40, 4 @ 0x80000002 │ │ │ │ mulvs r2, r8, pc @ │ │ │ │ eorcs sp, r4, #2293760 @ 0x230000 │ │ │ │ strtmi r2, [r0], -r0, lsl #2 │ │ │ │ @ instruction: 0xf1f99301 │ │ │ │ - @ instruction: 0x6daae9fa │ │ │ │ - blls 0x103570 │ │ │ │ + @ instruction: 0x6daae9ac │ │ │ │ + blls 0x10358c │ │ │ │ rscvs r6, r2, sl, ror #27 │ │ │ │ smullscs pc, r8, r5, r8 @ │ │ │ │ svcvs 0x00aab91a │ │ │ │ svcvs 0x006a6162 │ │ │ │ stmib r4, {r1, r5, r8, sp, lr}^ │ │ │ │ eorvs r6, r3, #1572864 @ 0x180000 │ │ │ │ eorvs r6, r3, fp, ror #26 │ │ │ │ @ instruction: 0xf7a2656c │ │ │ │ - rsbvs pc, r0, r3, lsl #26 │ │ │ │ + strdvs pc, [r0], #-197 @ 0xffffff3b @ │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ strdcs fp, [r8, -r0]! │ │ │ │ @ instruction: 0xf7a29301 │ │ │ │ - blls 0x12a5b4 │ │ │ │ + blls 0x12a598 │ │ │ │ ldrb r4, [r4, r4, lsl #12] │ │ │ │ - addeq r4, r6, r8, lsr #25 │ │ │ │ + addeq r4, r6, ip, lsl #25 │ │ │ │ @ instruction: 0xf8d26d02 │ │ │ │ vshr.u64 , q4, #61 │ │ │ │ - blcs 0x137f48 │ │ │ │ + blcs 0x137f64 │ │ │ │ push {r0, r1, r5, r6, r8, fp, ip, lr, pc} │ │ │ │ vst2. {d20-d23}, [pc :256], r0 │ │ │ │ - bl 0xfec02548 │ │ │ │ + bl 0xfec02564 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmdavs fp, {r3, r4, r6, r7, r8, r9, sl, fp} │ │ │ │ strmi fp, [r4], -r3, lsl #1 │ │ │ │ - blcs 0xbcb8c │ │ │ │ + blcs 0xbcba8 │ │ │ │ stmdavs r8, {r1, r2, r4, r5, ip, lr, pc}^ │ │ │ │ cmple r9, r0, lsl #16 │ │ │ │ - bllt 0x13870f0 │ │ │ │ + bllt 0x138710c │ │ │ │ @ instruction: 0x2094f8d4 │ │ │ │ @ instruction: 0xf8842301 │ │ │ │ - bcs 0xb7570 │ │ │ │ + bcs 0xb758c │ │ │ │ andcs sp, r0, #80 @ 0x50 │ │ │ │ ldmdblt fp!, {r0, r1, r3, r5, r6, fp, sp, lr}^ │ │ │ │ @ instruction: 0xf8d16d21 │ │ │ │ @ instruction: 0xf41000a0 │ │ │ │ andle r6, r9, r0, ror pc │ │ │ │ @ instruction: 0xf0026849 │ │ │ │ @ instruction: 0xf4110201 │ │ │ │ svclt 0x00086f70 │ │ │ │ - bcs 0xb3b94 │ │ │ │ + bcs 0xb3bb0 │ │ │ │ adchi pc, pc, r0, asr #32 │ │ │ │ - blcs 0xc5448 │ │ │ │ + blcs 0xc5464 │ │ │ │ @ instruction: 0xf894d043 │ │ │ │ andcs r1, r0, #217 @ 0xd9 │ │ │ │ strtmi r6, [r0], -fp, lsr #17 │ │ │ │ svclt 0x000c4291 │ │ │ │ tstcs r4, r8, lsl #2 │ │ │ │ @ instruction: 0xf7f91ac9 │ │ │ │ andcs pc, r1, r7, lsr sl @ │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ mvnshi lr, #12386304 @ 0xbd0000 │ │ │ │ ldmiblt r9, {r0, r6, r8, r9, sl, fp, sp, lr} │ │ │ │ - blcs 0xc557c │ │ │ │ + blcs 0xc5598 │ │ │ │ @ instruction: 0xf8d2d0c8 │ │ │ │ @ instruction: 0xf41330a0 │ │ │ │ andle r6, fp, r0, ror r3 │ │ │ │ @ instruction: 0xf4136853 │ │ │ │ andle r6, r7, r0, ror r3 │ │ │ │ - blx 0x15674c4 │ │ │ │ + blx 0x2e74e0 │ │ │ │ @ instruction: 0xd1bb2800 │ │ │ │ @ instruction: 0xf8842301 │ │ │ │ strb r3, [r0, r0, lsl #1]! │ │ │ │ andlt r2, r3, r0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ @@ -158767,107 +158774,107 @@ │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ smullcc pc, r1, r4, r8 @ │ │ │ │ @ instruction: 0xd1ab2b00 │ │ │ │ smullcs pc, r0, r4, r8 @ │ │ │ │ andeq pc, r1, #130 @ 0x82 │ │ │ │ @ instruction: 0xf7a2e7a6 │ │ │ │ - stmdavs fp!, {r0, r1, r4, r5, r6, sl, fp, ip, sp, lr, pc}^ │ │ │ │ + stmdavs fp!, {r0, r2, r5, r6, sl, fp, ip, sp, lr, pc}^ │ │ │ │ strmi r6, [r0], r2, ror #27 │ │ │ │ - bllt 0xfe17ce78 │ │ │ │ + bllt 0xfe17ce94 │ │ │ │ mvnspl pc, r9, asr #12 │ │ │ │ orrscs pc, r7, r0, asr #5 │ │ │ │ andcs r4, r1, #3145728 @ 0x300000 │ │ │ │ - blvs 0xfe2f3480 │ │ │ │ - ldc2l 7, cr15, [r8, #-680]! @ 0xfffffd58 │ │ │ │ + blvs 0xfe2f349c │ │ │ │ + stc2l 7, cr15, [sl, #-680]! @ 0xfffffd58 │ │ │ │ mvnspl pc, r9, asr #12 │ │ │ │ orrscs pc, r7, r0, asr #5 │ │ │ │ rscscc pc, pc, #79 @ 0x4f │ │ │ │ strmi r6, [r8], -r9, lsl #23 │ │ │ │ - @ instruction: 0xfff8f7a9 │ │ │ │ + @ instruction: 0xffeaf7a9 │ │ │ │ smullscs pc, r9, r4, r8 @ │ │ │ │ stmiavs fp!, {r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf04f2a00 │ │ │ │ svclt 0x000c0200 │ │ │ │ tstcs r4, r8, lsl #2 │ │ │ │ @ instruction: 0xf7f91ac9 │ │ │ │ @ instruction: 0x4640f9d7 │ │ │ │ - @ instruction: 0xff0cf7a9 │ │ │ │ + cdp2 7, 15, cr15, cr14, cr9, {5} │ │ │ │ subsls pc, ip, r4, asr #17 │ │ │ │ - blcs 0xc5630 │ │ │ │ + blcs 0xc564c │ │ │ │ stmiavs r1!, {r0, r4, r6, r8, ip, lr, pc} │ │ │ │ stcvs 2, cr2, [r3, #4]! │ │ │ │ - bne 0xff2fcd10 │ │ │ │ + bne 0xff2fcd2c │ │ │ │ @ instruction: 0xf9c8f7f9 │ │ │ │ @ instruction: 0xf7a4e78f │ │ │ │ - strmi pc, [r7], -r9, asr #30 │ │ │ │ - @ instruction: 0xff46f7a4 │ │ │ │ + @ instruction: 0x4607ff3b │ │ │ │ + @ instruction: 0xff38f7a4 │ │ │ │ @ instruction: 0x13a4f642 │ │ │ │ orrscs pc, r7, #192, 4 │ │ │ │ subsvs pc, sl, #1325400064 @ 0x4f000000 │ │ │ │ ldmdavs r9, {r1, r2, r9, sl, lr} │ │ │ │ - cdp2 7, 7, cr15, cr14, cr12, {5} │ │ │ │ + cdp2 7, 7, cr15, cr0, cr12, {5} │ │ │ │ @ instruction: 0xf7a52004 │ │ │ │ - @ instruction: 0x4632fbf5 │ │ │ │ + ldrtmi pc, [r2], -r7, ror #23 @ │ │ │ │ ldrtmi r4, [r8], -r1, lsl #12 │ │ │ │ - @ instruction: 0xf802f7aa │ │ │ │ + @ instruction: 0xfff4f7a9 │ │ │ │ @ instruction: 0xf7a52001 │ │ │ │ - ldrtmi pc, [sl], -sp, ror #23 @ │ │ │ │ + @ instruction: 0x463afbdf │ │ │ │ ldrtmi r4, [r8], -r1, lsl #12 │ │ │ │ - @ instruction: 0xf9c0f7aa │ │ │ │ + @ instruction: 0xf9b2f7aa │ │ │ │ mvnspl pc, r9, asr #12 │ │ │ │ orrscs pc, r7, r0, asr #5 │ │ │ │ @ instruction: 0x460e463a │ │ │ │ andcs r4, pc, r3, asr #12 │ │ │ │ @ instruction: 0xf7aa6b89 │ │ │ │ - blvs 0xfed2a858 │ │ │ │ + blvs 0xfed2a83c │ │ │ │ @ instruction: 0x4608463a │ │ │ │ - @ instruction: 0xffeaf7a9 │ │ │ │ + @ instruction: 0xffdcf7a9 │ │ │ │ @ instruction: 0xf04fe7b2 │ │ │ │ tstcs r2, r0, lsl #4 │ │ │ │ @ instruction: 0xf7ff4620 │ │ │ │ ldrdls pc, [r1], -r1 │ │ │ │ - @ instruction: 0xff12f7a4 │ │ │ │ + @ instruction: 0xff04f7a4 │ │ │ │ adcne pc, r4, #69206016 @ 0x4200000 │ │ │ │ addscs pc, r7, #192, 4 │ │ │ │ ldmdavs r1, {r1, r2, r9, sl, lr} │ │ │ │ subsvs pc, sl, #1325400064 @ 0x4f000000 │ │ │ │ - cdp2 7, 4, cr15, cr10, cr12, {5} │ │ │ │ + cdp2 7, 3, cr15, cr12, cr12, {5} │ │ │ │ andcs r9, r4, #1024 @ 0x400 │ │ │ │ andcs r4, r9, r1, lsr r6 │ │ │ │ - stc2 7, cr15, [r8, #-680] @ 0xfffffd58 │ │ │ │ + ldc2l 7, cr15, [sl], #680 @ 0x2a8 │ │ │ │ andcs lr, r4, r6, lsr r7 │ │ │ │ - blx 0xfef693c6 │ │ │ │ + blx 0xfebe93e2 │ │ │ │ @ instruction: 0x13a4f642 │ │ │ │ orrscs pc, r7, #192, 4 │ │ │ │ subsvs pc, sl, #1325400064 @ 0x4f000000 │ │ │ │ @ instruction: 0xf7ac6819 │ │ │ │ - str pc, [r0, r3, lsr #29]! │ │ │ │ + @ instruction: 0xe7a0fe95 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a0f8cc │ │ │ │ strmi fp, [sl], pc, lsl #1 │ │ │ │ @ instruction: 0xf8904691 │ │ │ │ @ instruction: 0x46042093 │ │ │ │ ldrdeq pc, [ip], #128 @ 0x80 │ │ │ │ @ instruction: 0xf8dd991a │ │ │ │ ldcls 0, cr11, [r8, #-400] @ 0xfffffe70 │ │ │ │ - b 0x1110188 │ │ │ │ - b 0x116c480 │ │ │ │ + b 0x11101a4 │ │ │ │ + b 0x116c49c │ │ │ │ smlabtls fp, fp, r3, r1 │ │ │ │ biccs lr, r5, #274432 @ 0x43000 │ │ │ │ - b 0x11909a0 │ │ │ │ + b 0x11909bc │ │ │ │ @ instruction: 0xf89d430a │ │ │ │ - b 0x1183738 │ │ │ │ - b 0x11784b0 │ │ │ │ - blls 0x7c7a98 │ │ │ │ - blls 0x8101a8 │ │ │ │ + b 0x1183754 │ │ │ │ + b 0x11784cc │ │ │ │ + blls 0x7c7ab4 │ │ │ │ + blls 0x8101c4 │ │ │ │ movwls r9, #41223 @ 0xa107 │ │ │ │ - cdp2 7, 9, cr15, cr8, cr0, {7} │ │ │ │ + cdp2 7, 8, cr15, cr10, cr0, {7} │ │ │ │ svceq 0x000ef1ba │ │ │ │ @ instruction: 0xf0004605 │ │ │ │ @ instruction: 0xf1ba810c │ │ │ │ @ instruction: 0xf0000f0f │ │ │ │ @ instruction: 0xf89480d3 │ │ │ │ @ instruction: 0x07d830d3 │ │ │ │ @ instruction: 0xf04fbf5c │ │ │ │ @@ -158879,619 +158886,619 @@ │ │ │ │ subeq lr, r7, #6144 @ 0x1800 │ │ │ │ @ instruction: 0x07d940d3 │ │ │ │ rschi pc, r9, r0, asr #2 │ │ │ │ smlalcc pc, r7, r4, r8 @ │ │ │ │ svclt 0x00142f00 │ │ │ │ @ instruction: 0xf0032300 │ │ │ │ ldmdblt fp, {r0, r8, r9} │ │ │ │ - blcs 0xc6798 │ │ │ │ + blcs 0xc67b4 │ │ │ │ eorshi pc, r0, #0 │ │ │ │ stmdacs r0, {r5, r6, r8, r9, sl, fp, sp, lr} │ │ │ │ andshi pc, fp, #64 @ 0x40 │ │ │ │ stmiane r4!, {r1, r6, r9, sl, ip, sp, lr, pc} │ │ │ │ ldmcs r7, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ mvnspl pc, #76546048 @ 0x4900000 │ │ │ │ orrscs pc, r7, #192, 4 │ │ │ │ strtmi r2, [r0], -r0, lsl #4 │ │ │ │ @ instruction: 0xf7f66bd9 │ │ │ │ - stcvs 13, cr15, [r3, #428]! @ 0x1ac │ │ │ │ + stcvs 13, cr15, [r3, #372]! @ 0x174 │ │ │ │ @ instruction: 0xf7a465e3 │ │ │ │ - @ instruction: 0x4683fef1 │ │ │ │ + strmi pc, [r3], r3, ror #29 │ │ │ │ @ instruction: 0xf8d89807 │ │ │ │ @ instruction: 0xf7a5a000 │ │ │ │ - @ instruction: 0x4607fb3f │ │ │ │ + @ instruction: 0x4607fb31 │ │ │ │ @ instruction: 0xf7a59809 │ │ │ │ - @ instruction: 0x4680fb3b │ │ │ │ + strmi pc, [r0], sp, lsr #22 │ │ │ │ @ instruction: 0xf7a54630 │ │ │ │ - blmi 0xfebaa314 │ │ │ │ + blmi 0xfebaa2f8 │ │ │ │ svccs 0x0070ee1d │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ ldrmi r5, [r7], #-2258 @ 0xfffff72e │ │ │ │ @ instruction: 0xf64c9700 │ │ │ │ vbic.i32 d16, #201326592 @ 0x0c000000 │ │ │ │ ldrmi r0, [r0], #-1937 @ 0xfffff86f │ │ │ │ movweq lr, #35586 @ 0x8b02 │ │ │ │ @ instruction: 0xf6079002 │ │ │ │ movwls r2, #4456 @ 0x1168 │ │ │ │ movweq lr, #43778 @ 0xab02 │ │ │ │ - beq 0x1ae99c0 │ │ │ │ + beq 0x1ae99dc │ │ │ │ @ instruction: 0xf7a5445a │ │ │ │ - stmdbvs fp!, {r0, r1, r5, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdbvs fp!, {r0, r2, r4, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ andeq pc, pc, #3 │ │ │ │ rsble r2, r4, r1, lsl #20 │ │ │ │ @ instruction: 0xf0002a02 │ │ │ │ - bcs 0xcb964 │ │ │ │ + bcs 0xcb980 │ │ │ │ strbhi pc, [r2], #-64 @ 0xffffffc0 @ │ │ │ │ andvc pc, r0, #318767104 @ 0x13000000 │ │ │ │ ldrmi fp, [r2], r8, lsl #30 │ │ │ │ orrhi pc, sl, r0, asr #32 │ │ │ │ tstpeq r0, #3 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf0002e00 │ │ │ │ @ instruction: 0xf1b9812d │ │ │ │ @ instruction: 0xf0000f00 │ │ │ │ - blcs 0xcbed4 │ │ │ │ + blcs 0xcbef0 │ │ │ │ addshi pc, sp, #64 @ 0x40 │ │ │ │ - blcs 0xc6954 │ │ │ │ + blcs 0xc6970 │ │ │ │ cmnphi r7, #0 @ p-variant is OBSOLETE │ │ │ │ svceq 0x0000f1bb │ │ │ │ mvnhi pc, #0 │ │ │ │ stmiane r4!, {r1, r6, r9, sl, ip, sp, lr, pc} │ │ │ │ ldmcs r7, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ ldreq pc, [ip, -ip, asr #12]! │ │ │ │ ldreq pc, [r1, r0, asr #5] │ │ │ │ svccc 0x0070ee1d │ │ │ │ @ instruction: 0xf7a49306 │ │ │ │ - bmi 0xfe26b05c │ │ │ │ + bmi 0xfe26b040 │ │ │ │ strmi r9, [r6], -r6, lsl #18 │ │ │ │ ldmdavs r2, {r1, r3, r4, r5, r6, sl, lr} │ │ │ │ ldrdcc pc, [r0], -r8 │ │ │ │ - bleq 0x1ce9a3c │ │ │ │ + bleq 0x1ce9a58 │ │ │ │ stmibmi r2, {r1, r3, r7, fp, ip, lr} │ │ │ │ streq lr, [fp, #-2818] @ 0xfffff4fe │ │ │ │ strls r4, [r0, #-1043] @ 0xfffffbed │ │ │ │ @ instruction: 0xf7a54432 │ │ │ │ - @ instruction: 0xf7a4fe05 │ │ │ │ - @ instruction: 0x4631fe1b │ │ │ │ + @ instruction: 0xf7a4fdf7 │ │ │ │ + ldrtmi pc, [r1], -sp, lsl #28 @ │ │ │ │ @ instruction: 0xf7b04605 │ │ │ │ - qsub8mi pc, sl, r9 @ │ │ │ │ + strtmi pc, [sl], -fp, ror #31 │ │ │ │ strtmi r9, [r0], -r5, lsl #18 │ │ │ │ mrc2 7, 6, pc, cr8, cr9, {7} │ │ │ │ - cdp2 7, 1, cr15, cr0, cr4, {5} │ │ │ │ + cdp2 7, 0, cr15, cr2, cr4, {5} │ │ │ │ @ instruction: 0x46054631 │ │ │ │ - @ instruction: 0xf808f7b1 │ │ │ │ + @ instruction: 0xfffaf7b0 │ │ │ │ strtmi r9, [sl], -sl, lsl #18 │ │ │ │ @ instruction: 0xf7f94620 │ │ │ │ @ instruction: 0xf1bafecd │ │ │ │ andle r0, ip, r0, lsl #30 │ │ │ │ mvnspl pc, #76546048 @ 0x4900000 │ │ │ │ orrscs pc, r7, #192, 4 │ │ │ │ strtmi r6, [r0], -r5, lsr #17 │ │ │ │ - blvs 0xff706dbc │ │ │ │ + blvs 0xff706dd8 │ │ │ │ @ instruction: 0xf7f61aaa │ │ │ │ - movwcs pc, #52439 @ 0xccd7 @ │ │ │ │ + movwcs pc, #52425 @ 0xccc9 @ │ │ │ │ andlt r6, pc, r3, ror #1 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - b 0x149236c │ │ │ │ + b 0x1492388 │ │ │ │ @ instruction: 0xf894014b │ │ │ │ cmpeq fp, r7, ror #1 │ │ │ │ svceq 0x0000f1b9 │ │ │ │ stmdals r8, {r2, r3, r4, r5, r6, r8, ip, lr, pc} │ │ │ │ - b 0x1193398 │ │ │ │ + b 0x11933b4 │ │ │ │ teqmi r3, #128, 6 │ │ │ │ movtmi lr, #31299 @ 0x7a43 │ │ │ │ - b 0x1193390 │ │ │ │ + b 0x11933ac │ │ │ │ movwmi r3, #45959 @ 0xb387 │ │ │ │ cmnpvs lr, #67 @ p-variant is OBSOLETE @ 0x43 │ │ │ │ - bcs 0xd03a8 │ │ │ │ + bcs 0xd03c4 │ │ │ │ tstphi r2, r0, asr #32 @ p-variant is OBSOLETE │ │ │ │ movweq pc, #37280 @ 0x91a0 @ │ │ │ │ - blcs 0x1582fc │ │ │ │ + blcs 0x158318 │ │ │ │ tstphi r7, r0, asr #4 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf47f2d00 │ │ │ │ @ instruction: 0xf64baf16 │ │ │ │ vorr.i32 q9, #0 @ 0x00000000 │ │ │ │ ldmdavs fp, {r0, r1, r2, r4, r7, r8, r9, sp} │ │ │ │ @ instruction: 0xf1000558 │ │ │ │ @ instruction: 0xf04f8220 │ │ │ │ andcs r7, r1, #0, 6 │ │ │ │ strtmi r2, [r0], -r0, lsl #2 │ │ │ │ pop {r0, r1, r2, r3, ip, sp, pc} │ │ │ │ @ instruction: 0xf7fd4ff0 │ │ │ │ - blls 0x21b12c │ │ │ │ + blls 0x21b148 │ │ │ │ subeq lr, fp, #323584 @ 0x4f000 │ │ │ │ @ instruction: 0xf1b9015b │ │ │ │ @ instruction: 0xd12e0f00 │ │ │ │ rscle r2, r4, r0, lsl #16 │ │ │ │ - b 0x1191bf4 │ │ │ │ + b 0x1191c10 │ │ │ │ stmdbls fp, {r0, r7, r8, r9, sp} │ │ │ │ - b 0x117c4a8 │ │ │ │ + b 0x117c4c4 │ │ │ │ stmdbls r6, {r0, r6, r8, r9, lr} │ │ │ │ orrcc lr, r1, #274432 @ 0x43000 │ │ │ │ @ instruction: 0xf0434313 │ │ │ │ movwls r5, #37823 @ 0x93bf │ │ │ │ cdpcs 6, 0, cr14, cr0, cr11, {7} │ │ │ │ stcvs 1, cr13, [r2, #876]! @ 0x36c │ │ │ │ mvnspl pc, #76546048 @ 0x4900000 │ │ │ │ orrscs pc, r7, #192, 4 │ │ │ │ strtmi r6, [r0], -r5, lsr #17 │ │ │ │ - blvs 0xff6f22b8 │ │ │ │ + blvs 0xff6f22d4 │ │ │ │ @ instruction: 0xf7f6462a │ │ │ │ - stcvs 12, cr15, [r3, #444]! @ 0x1bc │ │ │ │ + stcvs 12, cr15, [r3, #388]! @ 0x184 │ │ │ │ rscvs r2, r2, r5, lsl #4 │ │ │ │ strbvs r4, [r3, #1067]! @ 0x42b │ │ │ │ andcs fp, r0, pc │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ stmdbls sl, {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ addcs lr, r1, #270336 @ 0x42000 │ │ │ │ - bls 0x23c480 │ │ │ │ - b 0x117c504 │ │ │ │ + bls 0x23c49c │ │ │ │ + b 0x117c520 │ │ │ │ @ instruction: 0xf0434302 │ │ │ │ vst2.16 {d21-d24}, [r3] │ │ │ │ movwls r1, #37632 @ 0x9300 │ │ │ │ smlalcc pc, r7, r4, r8 @ │ │ │ │ movwlt fp, #2547 @ 0x9f3 │ │ │ │ ldrdcc pc, [r8], #132 @ 0x84 │ │ │ │ subeq lr, r3, #6144 @ 0x1800 │ │ │ │ sbcsmi r6, r3, r3, asr #18 │ │ │ │ @ instruction: 0xf53f07db │ │ │ │ str sl, [r4, r5, asr #29]! │ │ │ │ - b 0x111188c │ │ │ │ + b 0x11118a8 │ │ │ │ movwmi r2, #45440 @ 0xb180 │ │ │ │ teqmi r3, #98304 @ 0x18000 │ │ │ │ movwmi lr, #6723 @ 0x1a43 │ │ │ │ orrspl pc, pc, #67 @ 0x43 │ │ │ │ - bcs 0xd049c │ │ │ │ + bcs 0xd04b8 │ │ │ │ tstphi fp, r0, asr #32 @ p-variant is OBSOLETE │ │ │ │ - blcc 0x3124a0 │ │ │ │ - blcs 0x1583f0 │ │ │ │ + blcc 0x3124bc │ │ │ │ + blcs 0x15840c │ │ │ │ addshi pc, sp, r0, asr #4 │ │ │ │ @ instruction: 0xf47f2d00 │ │ │ │ @ instruction: 0xf64bae9c │ │ │ │ vorr.i32 q9, #0 @ 0x00000000 │ │ │ │ ldmdavs fp, {r0, r1, r2, r4, r7, r8, r9, sp} │ │ │ │ strle r0, [r6, #1369] @ 0x559 │ │ │ │ andlt pc, r0, sp, asr #17 │ │ │ │ - ldrne pc, [r0, #1608] @ 0x648 │ │ │ │ - streq pc, [pc, #-704]! @ 0xab5e8 │ │ │ │ - asrne pc, r8, #12 @ │ │ │ │ + ldrne pc, [r0, #-1608] @ 0xfffff9b8 │ │ │ │ + streq pc, [pc, #-704]! @ 0xab604 │ │ │ │ + msrne R8_usr, r8 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ umullsvc pc, r3, r4, r8 @ │ │ │ │ svclt 0x00082e00 │ │ │ │ vmax.s8 d20, d15, d25 │ │ │ │ - vmls.f d22, d0, d0[4] │ │ │ │ + vmls.f d21, d16, d0[4] │ │ │ │ vrshl.s8 d16, d29, d15 │ │ │ │ - vmov.i32 q11, #201326592 @ 0x0c000000 │ │ │ │ - blls 0x22d180 │ │ │ │ + @ instruction: 0xf2c056dc │ │ │ │ + blls 0x22d19c │ │ │ │ svclt 0x00182f00 │ │ │ │ @ instruction: 0x46524635 │ │ │ │ - addvs pc, ip, pc, asr #4 │ │ │ │ + andvs pc, ip, pc, asr #4 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ @ instruction: 0xf0b89501 │ │ │ │ - strb pc, [r2, -r3, asr #25]! @ │ │ │ │ - addeq r4, r6, r8, lsr #18 │ │ │ │ - umulleq r4, r6, r0, r8 │ │ │ │ + @ instruction: 0xe762fc79 │ │ │ │ + addeq r4, r6, ip, lsl #18 │ │ │ │ + addeq r4, r6, r4, ror r8 │ │ │ │ addseq sp, r1, ip, lsr #7 │ │ │ │ @ instruction: 0xf47f2b00 │ │ │ │ @ instruction: 0xf1b9af24 │ │ │ │ @ instruction: 0xf0000f00 │ │ │ │ @ instruction: 0xf7a48125 │ │ │ │ - strmi pc, [r6], -r9, asr #26 │ │ │ │ - ldc2 7, cr15, [r2, #-656] @ 0xfffffd70 │ │ │ │ + @ instruction: 0x4606fd3b │ │ │ │ + stc2 7, cr15, [r4, #-656] @ 0xfffffd70 │ │ │ │ strmi r9, [r7], -r5, lsl #22 │ │ │ │ @ instruction: 0xf0402b0f │ │ │ │ @ instruction: 0xf89481f5 │ │ │ │ @ instruction: 0x460130d9 │ │ │ │ - blcs 0xbd19c │ │ │ │ + blcs 0xbd1b8 │ │ │ │ andcs fp, r8, #12, 30 @ 0x30 │ │ │ │ @ instruction: 0xf7f62204 │ │ │ │ - @ instruction: 0xf7a4fbe1 │ │ │ │ - blls 0x36ad30 │ │ │ │ - blcs 0x47d330 │ │ │ │ + @ instruction: 0xf7a4fbd3 │ │ │ │ + blls 0x36ad14 │ │ │ │ + blcs 0x47d34c │ │ │ │ bicshi pc, sl, r0, asr #32 │ │ │ │ smullscc pc, r9, r4, r8 @ │ │ │ │ strtmi r4, [r0], -r1, lsl #12 │ │ │ │ svclt 0x000c2b00 │ │ │ │ andcs r2, r4, #8, 4 @ 0x80000000 │ │ │ │ - blx 0xff4e9922 │ │ │ │ + blx 0xff16993e │ │ │ │ ldrtmi r4, [r9], -r2, asr #12 │ │ │ │ @ instruction: 0xf7b04630 │ │ │ │ - stclvs 15, cr15, [fp], #468 @ 0x1d4 │ │ │ │ + stclvs 15, cr15, [fp], #412 @ 0x19c │ │ │ │ @ instruction: 0xf0002b00 │ │ │ │ @ instruction: 0xf1bb8243 │ │ │ │ @ instruction: 0xf0000f00 │ │ │ │ @ instruction: 0xf642826b │ │ │ │ vmlal.s8 , d16, d20 │ │ │ │ @ instruction: 0xf64c2897 │ │ │ │ vbic.i32 d16, #201326592 @ 0x0c000000 │ │ │ │ mrc 7, 0, r0, cr13, cr1, {4} │ │ │ │ movwls r3, #28528 @ 0x6f70 │ │ │ │ - blls 0x23e454 │ │ │ │ + blls 0x23e470 │ │ │ │ ldmdavs r2, {r1, r3, r4, r5, r6, sl, lr} │ │ │ │ ldrdne pc, [r0], -r8 │ │ │ │ ldcleq 8, cr15, [r8], #-860 @ 0xfffffca4 │ │ │ │ - bl 0x181bf8 │ │ │ │ + bl 0x181c14 │ │ │ │ ldrmi r0, [lr], #-523 @ 0xfffffdf5 │ │ │ │ strmi r9, [fp], #-512 @ 0xfffffe00 │ │ │ │ ldmibmi r0!, {r9, sp} │ │ │ │ @ instruction: 0xf7a59601 │ │ │ │ - ldrd pc, [fp, -fp] │ │ │ │ + smlabt fp, sp, ip, pc @ │ │ │ │ @ instruction: 0xf7ca4620 │ │ │ │ - stmdbvs fp!, {r0, r1, r2, r6, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdbvs fp!, {r0, r3, r4, r5, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ strbt r4, [pc], -r2, lsl #13 │ │ │ │ ldrdvc pc, [r8], #132 @ 0x84 │ │ │ │ @ instruction: 0xf0002f01 │ │ │ │ - blls 0x2cbeec │ │ │ │ + blls 0x2cbf08 │ │ │ │ sbcslt r3, fp, #9216 @ 0x2400 │ │ │ │ vqdmulh.s d2, d0, d2 │ │ │ │ @ instruction: 0xf89d8105 │ │ │ │ @ instruction: 0xf64b2020 │ │ │ │ - vqdmlal.s , d16, d0[2] │ │ │ │ - bl 0x16c69c │ │ │ │ - blx 0x186c6dc │ │ │ │ + vqdmlal.s , d0, d0[2] │ │ │ │ + bl 0x16c6b8 │ │ │ │ + blx 0x186c6f8 │ │ │ │ @ instruction: 0xf8b3f28b │ │ │ │ tstmi r3, r2, asr #2 │ │ │ │ @ instruction: 0xf57f07da │ │ │ │ @ instruction: 0xf8d4adef │ │ │ │ svccs 0x000070c8 │ │ │ │ orrshi pc, ip, r0 │ │ │ │ @ instruction: 0xf47f2f01 │ │ │ │ @ instruction: 0xf642ade7 │ │ │ │ vmlal.s8 , d16, d20 │ │ │ │ stmdals r9, {r0, r1, r2, r4, r7, fp, sp} │ │ │ │ ldrdvc pc, [r0], -r8 │ │ │ │ - @ instruction: 0xf950f7a5 │ │ │ │ + @ instruction: 0xf942f7a5 │ │ │ │ vmov.32 r4, d29[0] │ │ │ │ ldrbtmi r2, [fp], #-3952 @ 0xfffff090 │ │ │ │ ldmpl r3, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ ldrmi r2, [r8], #-512 @ 0xfffffe00 │ │ │ │ @ instruction: 0xf64c443b │ │ │ │ vbic.i32 d16, #201326592 @ 0x0c000000 │ │ │ │ mulls r0, r1, r7 │ │ │ │ mvnne pc, r7, lsl #12 │ │ │ │ stmibeq r4!, {r0, r1, r2, r4, r6, r7, fp, ip, sp, lr, pc}^ │ │ │ │ - stc2l 7, cr15, [r8], #-660 @ 0xfffffd6c │ │ │ │ + mrrc2 7, 10, pc, sl, cr5 @ │ │ │ │ svcvs 0x00a3e5c8 │ │ │ │ stmiane r4!, {r1, r6, r9, sl, ip, sp, lr, pc} │ │ │ │ ldmcs r7, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ - b 0x10afb3c │ │ │ │ + b 0x10afb58 │ │ │ │ @ instruction: 0xf7a51003 │ │ │ │ - @ instruction: 0xf8d8f931 │ │ │ │ + @ instruction: 0xf8d8f923 │ │ │ │ vst4.8 {d17-d20}, [pc], r0 │ │ │ │ @ instruction: 0xf7ac720c │ │ │ │ - ldrb pc, [r7, #3101] @ 0xc1d @ │ │ │ │ + ldrb pc, [r7, #3087] @ 0xc0f @ │ │ │ │ @ instruction: 0xb12369eb │ │ │ │ smlalcc pc, pc, r4, r8 @ │ │ │ │ @ instruction: 0xf47f2b00 │ │ │ │ stmdbvs fp!, {r0, r3, r6, r7, r8, sl, fp, sp, pc} │ │ │ │ andvs pc, r0, #318767104 @ 0x13000000 │ │ │ │ ldrmi fp, [r3], r8, lsl #30 │ │ │ │ mcrge 4, 0, pc, cr0, cr15, {1} @ │ │ │ │ - blcs 0xc77fc │ │ │ │ + blcs 0xc7818 │ │ │ │ orrhi pc, r2, r0, asr #32 │ │ │ │ mvnspl pc, #76546048 @ 0x4900000 │ │ │ │ orrscs pc, r7, #192, 4 │ │ │ │ strtmi r2, [r0], -r0, lsl #4 │ │ │ │ - bleq 0xe7bc0 │ │ │ │ + bleq 0xe7bdc │ │ │ │ @ instruction: 0xf7f66bd9 │ │ │ │ - @ instruction: 0x6da3fb2f │ │ │ │ + @ instruction: 0x6da3fb21 │ │ │ │ stmdbvs fp!, {r0, r1, r5, r6, r7, r8, sl, sp, lr} │ │ │ │ @ instruction: 0xf8d4e5ec │ │ │ │ svccs 0x000170c8 │ │ │ │ sbchi pc, lr, r0 │ │ │ │ - blcc 0x3126c0 │ │ │ │ - blcs 0x158610 │ │ │ │ + blcc 0x3126dc │ │ │ │ + blcs 0x15862c │ │ │ │ @ instruction: 0x2d00d98d │ │ │ │ - stcge 4, cr15, [pc, #508] @ 0xabca8 │ │ │ │ + stcge 4, cr15, [pc, #508] @ 0xabcc4 │ │ │ │ @ instruction: 0xf1b9e6ef │ │ │ │ @ instruction: 0xf47f0f00 │ │ │ │ ldrbt sl, [r0], -ip, ror #29 │ │ │ │ @ instruction: 0xf0402b00 │ │ │ │ stcvs 0, cr8, [fp], #556 @ 0x22c │ │ │ │ @ instruction: 0xf0002b00 │ │ │ │ @ instruction: 0xf1bb8176 │ │ │ │ @ instruction: 0xf0000f00 │ │ │ │ @ instruction: 0xf6428193 │ │ │ │ vmlal.s8 , d16, d20 │ │ │ │ @ instruction: 0xf64c2897 │ │ │ │ vbic.i32 d16, #201326592 @ 0x0c000000 │ │ │ │ mrc 7, 0, r0, cr13, cr1, {4} │ │ │ │ movwls r3, #28528 @ 0x6f70 │ │ │ │ - stc2 7, cr15, [r2], #-656 @ 0xfffffd70 │ │ │ │ + ldc2 7, cr15, [r4], {164} @ 0xa4 │ │ │ │ stmdbls r6, {r0, r2, r3, r4, r6, r9, fp, lr} │ │ │ │ ldrbtmi r4, [sl], #-1541 @ 0xfffff9fb │ │ │ │ @ instruction: 0xf8d86812 │ │ │ │ @ instruction: 0xf8d73000 │ │ │ │ stmpl sl, {r2, r4, r5, r6, r7, r8, r9, fp} │ │ │ │ - bl 0x13e064 │ │ │ │ + bl 0x13e080 │ │ │ │ ldrmi r0, [r3], #-1547 @ 0xfffff9f5 │ │ │ │ strtmi r9, [sl], #-1536 @ 0xfffffa00 │ │ │ │ - blx 0xffee99a2 │ │ │ │ - blcs 0x492724 │ │ │ │ + blx 0xffb699be │ │ │ │ + blcs 0x492740 │ │ │ │ sbchi pc, sl, r0 │ │ │ │ - blcs 0x41272c │ │ │ │ + blcs 0x412748 │ │ │ │ @ instruction: 0xf04fbf18 │ │ │ │ strdle r3, [r8, -pc] │ │ │ │ ldrsbcc pc, [r0], #132 @ 0x84 @ │ │ │ │ svceq 0x0080f013 │ │ │ │ @ instruction: 0xf06fbf14 │ │ │ │ @ instruction: 0xf04f0203 │ │ │ │ stmdals r5, {r0, r1, r2, r3, r4, r5, r6, r7, r9, ip, sp} │ │ │ │ mvnspl pc, #76546048 @ 0x4900000 │ │ │ │ orrscs pc, r7, #192, 4 │ │ │ │ @ instruction: 0xf8534629 │ │ │ │ @ instruction: 0xf7ab0020 │ │ │ │ - strb pc, [sl, #2569]! @ 0xa09 @ │ │ │ │ - blx 0xffce99de │ │ │ │ + strb pc, [sl, #2555]! @ 0x9fb @ │ │ │ │ + blx 0xff9699fa │ │ │ │ strmi r9, [r6], -r5, lsl #22 │ │ │ │ @ instruction: 0xf0402b0f │ │ │ │ @ instruction: 0xf89480dd │ │ │ │ @ instruction: 0x460130d9 │ │ │ │ strbmi r4, [fp, #-1568] @ 0xfffff9e0 │ │ │ │ andcs fp, r8, #12, 30 @ 0x30 │ │ │ │ @ instruction: 0xf7f62204 │ │ │ │ - vstmiavs fp!, {s31-s221} │ │ │ │ + vstmiavs fp!, {s31-s207} │ │ │ │ @ instruction: 0xf0002b00 │ │ │ │ @ instruction: 0xf1bb812d │ │ │ │ @ instruction: 0xf0000f00 │ │ │ │ @ instruction: 0xf64281a3 │ │ │ │ vmlal.s8 , d16, d20 │ │ │ │ @ instruction: 0xf64c2897 │ │ │ │ vbic.i32 d16, #201326592 @ 0x0c000000 │ │ │ │ @ instruction: 0x46d90791 │ │ │ │ svccc 0x0070ee1d │ │ │ │ - bmi 0xe107ac │ │ │ │ + bmi 0xe107c8 │ │ │ │ ldrbtmi r9, [sl], #-2822 @ 0xfffff4fa │ │ │ │ @ instruction: 0xf8d86812 │ │ │ │ @ instruction: 0xf8d71000 │ │ │ │ ldmpl fp, {r2, r3, r4, r5, r6, r7, sl, fp} │ │ │ │ andeq lr, r9, #3072 @ 0xc00 │ │ │ │ andls r4, r0, #503316480 @ 0x1e000000 │ │ │ │ andcs r4, r0, #184549376 @ 0xb000000 │ │ │ │ strls r4, [r1], -lr, lsr #18 │ │ │ │ - blx 0xff469a4e │ │ │ │ + blx 0xff0e9a6a │ │ │ │ strbeq r6, [sl], -r9, lsr #18 │ │ │ │ - stcge 5, cr15, [pc, #252]! @ 0xabcbc │ │ │ │ + stcge 5, cr15, [pc, #252]! @ 0xabcd8 │ │ │ │ smlabtcc r0, r1, r3, pc @ │ │ │ │ @ instruction: 0xf7f74620 │ │ │ │ - str pc, [fp, #3427]! @ 0xd63 │ │ │ │ + str pc, [fp, #3413]! @ 0xd55 │ │ │ │ @ instruction: 0xf47f2d00 │ │ │ │ strb sl, [r2, #3324]! @ 0xcfc │ │ │ │ @ instruction: 0xf7a56b28 │ │ │ │ - strmi pc, [r5], -r5, ror #16 │ │ │ │ + @ instruction: 0x4605f857 │ │ │ │ ldmib r5, {r1, r2, r4, r7, r8, r9, sl, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf7a5010c │ │ │ │ - @ instruction: 0x4606f879 │ │ │ │ - blls 0x3a51f8 │ │ │ │ - ldrne pc, [r0, #1608] @ 0x648 │ │ │ │ - streq pc, [pc, #-704]! @ 0xab934 │ │ │ │ + strmi pc, [r6], -fp, ror #16 │ │ │ │ + blls 0x3a5214 │ │ │ │ + ldrne pc, [r0, #-1608] @ 0xfffff9b8 │ │ │ │ + streq pc, [pc, #-704]! @ 0xab950 │ │ │ │ stmib sp, {r3, r8, fp, ip, pc}^ │ │ │ │ ldrbmi fp, [r2], -r1, lsl #6 │ │ │ │ @ instruction: 0xf6489100 │ │ │ │ - vaddw.s8 , q8, d16 │ │ │ │ - blls 0x22c0c4 │ │ │ │ + vaddw.s8 , q0, d16 │ │ │ │ + blls 0x22c0e0 │ │ │ │ umullsvc pc, r3, r4, r8 @ │ │ │ │ svclt 0x00082e00 │ │ │ │ vmax.s8 d20, d15, d25 │ │ │ │ - vmls.f d22, d0, d0[4] │ │ │ │ + vmls.f d21, d16, d0[4] │ │ │ │ vrshl.s8 d16, d29, d15 │ │ │ │ - vmov.i32 q11, #201326592 @ 0x0c000000 │ │ │ │ + @ instruction: 0xf2c056dc │ │ │ │ svccs 0x0000062d │ │ │ │ shadd16mi fp, r5, r8 │ │ │ │ - rscvs pc, r0, pc, asr #4 │ │ │ │ + rsbvs pc, r0, pc, asr #4 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ @ instruction: 0xf0b89503 │ │ │ │ - ldr pc, [r8, #2841]! @ 0xb19 │ │ │ │ + ldr pc, [r8, #2767]! @ 0xacf │ │ │ │ svccs 0x0004465f │ │ │ │ svccs 0x000ebf18 │ │ │ │ - blls 0x2e009c │ │ │ │ + blls 0x2e00b8 │ │ │ │ sbcslt r3, fp, #9216 @ 0x2400 │ │ │ │ @ instruction: 0xf63f2b02 │ │ │ │ @ instruction: 0xe6b8acb9 │ │ │ │ ldrb r9, [r2, r8, lsl #30]! │ │ │ │ - addeq r4, r6, r8, ror #11 │ │ │ │ + addeq r4, r6, ip, asr #11 │ │ │ │ @ instruction: 0x0091d4b4 │ │ │ │ - addeq r4, r6, sl, asr r5 │ │ │ │ - addeq r4, r6, r6, ror r4 │ │ │ │ + addeq r4, r6, lr, lsr r5 │ │ │ │ + addeq r4, r6, sl, asr r4 │ │ │ │ addseq sp, r1, r0, lsr r4 │ │ │ │ - addeq r4, r6, lr, asr #7 │ │ │ │ + @ instruction: 0x008643b2 │ │ │ │ addseq sp, r1, r8, lsr r5 │ │ │ │ stmiane r4!, {r1, r6, r9, sl, ip, sp, lr, pc} │ │ │ │ ldmcs r7, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ movwcs r9, #10761 @ 0x2a09 │ │ │ │ strtmi r2, [r0], -r1, lsl #2 │ │ │ │ - blx 0x4e9c82 │ │ │ │ + blx 0x4e9c9e │ │ │ │ @ instruction: 0xf7a4900d │ │ │ │ - @ instruction: 0xf8d8fb51 │ │ │ │ + @ instruction: 0xf8d8fb43 │ │ │ │ vst4.8 {d17-d20}, [pc], r0 │ │ │ │ mulls ip, r5, r2 │ │ │ │ - blx 0xfe3e9b48 │ │ │ │ + blx 0x2069b64 │ │ │ │ ldmib sp, {r0, r9, sp}^ │ │ │ │ adcsmi r1, sl, ip, lsl #6 │ │ │ │ @ instruction: 0xf7aa200d │ │ │ │ - strb pc, [ip, r9, asr #18] @ │ │ │ │ + @ instruction: 0xe7ccf93b │ │ │ │ @ instruction: 0x13a4f642 │ │ │ │ orrscs pc, r7, #192, 4 │ │ │ │ rsbsmi pc, r0, pc, asr #32 │ │ │ │ @ instruction: 0xf7a4681e │ │ │ │ - bmi 0xfe86bc90 │ │ │ │ + bmi 0xfe86bc74 │ │ │ │ svccc 0x0070ee1d │ │ │ │ ldmdavs r2, {r1, r3, r4, r5, r6, sl, lr} │ │ │ │ andcs r5, r0, #10158080 @ 0x9b0000 │ │ │ │ andls r4, r1, r8, lsl r4 │ │ │ │ eorseq pc, ip, ip, asr #12 │ │ │ │ addseq pc, r1, r0, asr #5 │ │ │ │ strls r4, [r0, #-1053] @ 0xfffffbe3 │ │ │ │ bicvs pc, r9, r0, lsl #10 │ │ │ │ @ instruction: 0xf8d04433 │ │ │ │ @ instruction: 0xf7a50648 │ │ │ │ - ldr pc, [sl, #-2871] @ 0xfffff4c9 │ │ │ │ + ldr pc, [sl, #-2857] @ 0xfffff4d7 │ │ │ │ @ instruction: 0xf6499a0a │ │ │ │ vrsra.s64 , q10, #64 │ │ │ │ @ instruction: 0xf8532397 │ │ │ │ @ instruction: 0xf7a91022 │ │ │ │ - strt pc, [r5], -r3, asr #22 │ │ │ │ + @ instruction: 0xe625fb35 │ │ │ │ @ instruction: 0xf6499a05 │ │ │ │ vrsra.s64 , q10, #64 │ │ │ │ @ instruction: 0xf8532397 │ │ │ │ @ instruction: 0xf7a91022 │ │ │ │ - @ instruction: 0xe60afb39 │ │ │ │ + str pc, [sl], -fp, lsr #22 │ │ │ │ @ instruction: 0xf6499a05 │ │ │ │ vrsra.s64 , q10, #64 │ │ │ │ @ instruction: 0xf8532397 │ │ │ │ @ instruction: 0xf7a91022 │ │ │ │ - str pc, [r2, -pc, lsr #22]! │ │ │ │ + str pc, [r2, -r1, lsr #22]! │ │ │ │ ldrsbcc pc, [r0], #132 @ 0x84 @ │ │ │ │ @ instruction: 0xf57f019b │ │ │ │ stcvs 12, cr10, [r3, #-292]! @ 0xfffffedc │ │ │ │ ldrdcc pc, [r4], r3 │ │ │ │ svceq 0x0070f413 │ │ │ │ mcrrge 4, 3, pc, r2, cr15 @ │ │ │ │ stmiane r4!, {r1, r6, r9, sl, ip, sp, lr, pc} │ │ │ │ ldmcs r7, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf8d89809 │ │ │ │ @ instruction: 0xf7a48000 │ │ │ │ - blmi 0x1f6bbfc │ │ │ │ + blmi 0x1f6bbe0 │ │ │ │ svcne 0x0070ee1d │ │ │ │ @ instruction: 0xf64c463a │ │ │ │ vbic.i32 d16, #201326592 @ 0x0c000000 │ │ │ │ ldrbtmi r0, [fp], #-1937 @ 0xfffff86f │ │ │ │ stmiapl fp, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ tstpvs r6, r7, lsl #10 @ p-variant is OBSOLETE │ │ │ │ andls r4, r0, r8, lsl r4 │ │ │ │ stmdbeq r0!, {r0, r1, r2, r4, r6, r7, fp, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf7a54443 │ │ │ │ - strt pc, [r3], #-2755 @ 0xfffff53d │ │ │ │ + strt pc, [r3], #-2741 @ 0xfffff54b │ │ │ │ @ instruction: 0xf6426fa0 │ │ │ │ vmlal.s8 , d16, d20 │ │ │ │ @ instruction: 0x105b2897 │ │ │ │ andne lr, r0, r3, asr #20 │ │ │ │ - @ instruction: 0xff8cf7a4 │ │ │ │ + @ instruction: 0xff7ef7a4 │ │ │ │ ldrdne pc, [r0], -r8 │ │ │ │ andvc pc, ip, #1325400064 @ 0x4f000000 │ │ │ │ - blx 0x1ee9c48 │ │ │ │ + blx 0x1b69c64 │ │ │ │ @ instruction: 0xf7a4e66c │ │ │ │ - @ instruction: 0xf642fafb │ │ │ │ + @ instruction: 0xf642faed │ │ │ │ vsubw.s8 , q8, d20 │ │ │ │ - blvs 0xfeb34c04 │ │ │ │ + blvs 0xfeb34c20 │ │ │ │ ldmdavs r9, {r1, r2, r9, sl, lr} │ │ │ │ - stc2 7, cr15, [r2], #688 @ 0x2b0 │ │ │ │ - blvs 0xfec25030 │ │ │ │ - blx 0xfef69c48 │ │ │ │ + ldc2 7, cr15, [r4], {172} @ 0xac │ │ │ │ + blvs 0xfec2504c │ │ │ │ + blx 0xfebe9c64 │ │ │ │ @ instruction: 0x13a4f642 │ │ │ │ orrscs pc, r7, #192, 4 │ │ │ │ strmi r4, [r5], -sl, lsr #12 │ │ │ │ @ instruction: 0xf7ac6819 │ │ │ │ - @ instruction: 0xe69ff9f3 │ │ │ │ + ldr pc, [pc], r5, ror #19 │ │ │ │ @ instruction: 0x13a4f642 │ │ │ │ orrscs pc, r7, #192, 4 │ │ │ │ ldrtmi r6, [r0], -sl, lsr #23 │ │ │ │ @ instruction: 0xf7ac6819 │ │ │ │ - usat pc, #11, r5, asr #20 @ │ │ │ │ + strbt pc, [fp], r7, asr #20 @ │ │ │ │ @ instruction: 0x13a4f642 │ │ │ │ orrscs pc, r7, #192, 4 │ │ │ │ ldrtmi r6, [r0], -sl, lsr #23 │ │ │ │ @ instruction: 0xf7ac6819 │ │ │ │ - strbt pc, [r1], r1, lsr #26 @ │ │ │ │ + usat pc, #1, r3, lsl #26 @ │ │ │ │ stmiane r4!, {r1, r6, r9, sl, ip, sp, lr, pc} │ │ │ │ ldmcs r7, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ - blx 0x69c90 │ │ │ │ + blx 0xffce9cac │ │ │ │ stmdals r7, {r0, r1, r7, r9, sl, lr} │ │ │ │ ldreq pc, [ip, -ip, asr #12]! │ │ │ │ ldreq pc, [r1, r0, asr #5] │ │ │ │ ldrdpl pc, [r0], -r8 │ │ │ │ - @ instruction: 0xff48f7a4 │ │ │ │ + @ instruction: 0xff3af7a4 │ │ │ │ vnmla.f32 s8, s26, s18 │ │ │ │ @ instruction: 0xf6073f70 │ │ │ │ ldrbtmi r2, [sl], #-492 @ 0xfffffe14 │ │ │ │ movwls r6, #26642 @ 0x6812 │ │ │ │ ldrmi r5, [r0], #-2202 @ 0xfffff766 │ │ │ │ ldmdbne r3, {ip, pc}^ │ │ │ │ - beq 0xffbea18c │ │ │ │ + beq 0xffbea1a8 │ │ │ │ @ instruction: 0xf7a5445a │ │ │ │ - ldrb pc, [r5], -r3, ror #20 @ │ │ │ │ + @ instruction: 0xe655fa55 │ │ │ │ stmiane r4!, {r1, r6, r9, sl, ip, sp, lr, pc} │ │ │ │ ldmcs r7, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ - blx 0xff7e9cd4 │ │ │ │ + blx 0xff469cf0 │ │ │ │ stmdals r7, {r0, r1, r7, r9, sl, lr} │ │ │ │ ldrdvc pc, [r0], -r8 │ │ │ │ - @ instruction: 0xff2af7a4 │ │ │ │ + @ instruction: 0xff1cf7a4 │ │ │ │ vmov.s16 r4, d13[0] │ │ │ │ ldrbtmi r2, [fp], #-3952 @ 0xfffff090 │ │ │ │ andls r6, r6, #1769472 @ 0x1b0000 │ │ │ │ ldmibne r3, {r1, r4, r6, r7, fp, ip, lr}^ │ │ │ │ ldreq pc, [ip, -ip, asr #12]! │ │ │ │ ldreq pc, [r1, r0, asr #5] │ │ │ │ andls r4, r0, r0, lsl r4 │ │ │ │ @ instruction: 0xf607445a │ │ │ │ @ instruction: 0xf8d721ec │ │ │ │ @ instruction: 0xf7a50aec │ │ │ │ - ldrb pc, [sp, #-2625]! @ 0xfffff5bf @ │ │ │ │ + ldrb pc, [sp, #-2611]! @ 0xfffff5cd @ │ │ │ │ stmiane r4!, {r1, r6, r9, sl, ip, sp, lr, pc} │ │ │ │ ldmcs r7, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ - blx 0xfef69d18 │ │ │ │ + blx 0xfebe9d34 │ │ │ │ stmdals r7, {r0, r1, r7, r9, sl, lr} │ │ │ │ ldreq pc, [ip, -ip, asr #12]! │ │ │ │ ldreq pc, [r1, r0, asr #5] │ │ │ │ ldrdvs pc, [r0], -r8 │ │ │ │ - @ instruction: 0xff04f7a4 │ │ │ │ + cdp2 7, 15, cr15, cr6, cr4, {5} │ │ │ │ vnmls.f64 d4, d13, d25 │ │ │ │ @ instruction: 0xf6072f70 │ │ │ │ ldrbtmi r2, [fp], #-492 @ 0xfffffe14 │ │ │ │ andls r6, r6, #1769472 @ 0x1b0000 │ │ │ │ ldrmi r5, [r0], #-2258 @ 0xfffff72e │ │ │ │ ldmibne r3, {ip, pc} │ │ │ │ - beq 0xffbea214 │ │ │ │ + beq 0xffbea230 │ │ │ │ @ instruction: 0xf7a5445a │ │ │ │ - str pc, [r4], #-2591 @ 0xfffff5e1 │ │ │ │ + str pc, [r4], #-2577 @ 0xfffff5ef │ │ │ │ stmiane r4!, {r1, r6, r9, sl, ip, sp, lr, pc} │ │ │ │ ldmcs r7, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ - blx 0xfe6e9d5c │ │ │ │ + blx 0xfe369d78 │ │ │ │ stmdals r7, {r0, r7, r9, sl, lr} │ │ │ │ ldrdvc pc, [r0], -r8 │ │ │ │ - cdp2 7, 14, cr15, cr6, cr4, {5} │ │ │ │ + cdp2 7, 13, cr15, cr8, cr4, {5} │ │ │ │ vmov.32 r4, d13[0] │ │ │ │ ldrbtmi r2, [fp], #-3952 @ 0xfffff090 │ │ │ │ andls r6, r6, #1769472 @ 0x1b0000 │ │ │ │ ldmibne r3, {r1, r4, r6, r7, fp, ip, lr}^ │ │ │ │ ldreq pc, [ip, -ip, asr #12]! │ │ │ │ ldreq pc, [r1, r0, asr #5] │ │ │ │ andls r4, r0, r0, lsl r4 │ │ │ │ @ instruction: 0xf607444a │ │ │ │ @ instruction: 0xf8d721ec │ │ │ │ @ instruction: 0xf7a50aec │ │ │ │ - @ instruction: 0xe646f9fd │ │ │ │ + strb pc, [r6], -pc, ror #19 @ │ │ │ │ vhadd.s8 d18, d15, d0 │ │ │ │ - vsra.s64 d21, d8, #64 │ │ │ │ - blmi 0x46c3c4 │ │ │ │ + vorr.i32 d21, #8 @ 0x00000008 │ │ │ │ + blmi 0x46c3e0 │ │ │ │ rscvs pc, sl, #1325400064 @ 0x4f000000 │ │ │ │ @ instruction: 0xf19d9000 │ │ │ │ - vpadd.i8 d31, d15, d21 │ │ │ │ - vsra.s64 d21, d8, #64 │ │ │ │ + vpmax.s8 , , │ │ │ │ + vorr.i32 d21, #8 @ 0x00000008 │ │ │ │ vrhadd.s8 d16, d15, d29 │ │ │ │ - vmla.i d22, d0, d0[6] │ │ │ │ - blmi 0x2ebfe0 │ │ │ │ + vmla.i d21, d16, d0[6] │ │ │ │ + blmi 0x2ebffc │ │ │ │ rscvs pc, r2, #64, 4 │ │ │ │ - mrc2 1, 0, pc, cr4, cr4, {6} │ │ │ │ - addeq r4, r6, r4, lsr #5 │ │ │ │ - addeq r4, r6, r6, lsl #4 │ │ │ │ - addeq r4, r6, r6, asr #2 │ │ │ │ - addeq r4, r6, lr, lsl #2 │ │ │ │ - strheq r4, [r6], lr │ │ │ │ - addeq r4, r6, r6, lsl #1 │ │ │ │ - eorseq fp, r3, r4, lsr #26 │ │ │ │ - eorseq fp, r3, ip, lsl #26 │ │ │ │ + stc2l 1, cr15, [r6, #848] @ 0x350 │ │ │ │ + addeq r4, r6, r8, lsl #5 │ │ │ │ + addeq r4, r6, sl, ror #3 │ │ │ │ + addeq r4, r6, sl, lsr #2 │ │ │ │ + strdeq r4, [r6], r2 │ │ │ │ + addeq r4, r6, r2, lsr #1 │ │ │ │ + addeq r4, r6, sl, rrx │ │ │ │ + eorseq fp, r3, r4, lsr #25 │ │ │ │ + eorseq fp, r3, ip, lsl #25 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec0315c │ │ │ │ + bl 0xfec03178 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8d00fe0 │ │ │ │ orrcs r4, r0, #208 @ 0xd0 │ │ │ │ movwne pc, #704 @ 0x2c0 @ │ │ │ │ eormi r6, r3, sl, lsl #16 │ │ │ │ @ instruction: 0xf1b3b086 │ │ │ │ andle r7, fp, r0, lsl #31 │ │ │ │ @@ -159514,24 +159521,24 @@ │ │ │ │ andcs pc, r1, r5, asr #21 │ │ │ │ tstcs r0, r6 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec031d8 │ │ │ │ + bl 0xfec031f4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8d00fe0 │ │ │ │ orrcs r2, r0, #208 @ 0xd0 │ │ │ │ movwne pc, #704 @ 0x2c0 @ │ │ │ │ ldrd pc, [r0], -r1 │ │ │ │ addlt r4, r6, r3, lsl r0 │ │ │ │ svcvc 0x0080f1b3 │ │ │ │ @ instruction: 0xf1aed00b │ │ │ │ - blcs 0x1ecc1c │ │ │ │ + blcs 0x1ecc38 │ │ │ │ andcs sp, r0, sl, lsl #16 │ │ │ │ tstcs r0, r6 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf1bebd10 │ │ │ │ ldclle 15, cr0, [r4, #52]! @ 0x34 │ │ │ │ strmi r6, [ip], fp, lsl #18 │ │ │ │ @@ -159545,15 +159552,15 @@ │ │ │ │ andcs pc, r1, r7, lsl #21 │ │ │ │ tstcs r0, r6 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec03254 │ │ │ │ + bl 0xfec03270 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8d00fe0 │ │ │ │ orrcs r4, r0, #208 @ 0xd0 │ │ │ │ movwne pc, #704 @ 0x2c0 @ │ │ │ │ eormi r6, r3, sl, lsl #16 │ │ │ │ @ instruction: 0xf1b3b086 │ │ │ │ andle r7, fp, r0, lsl #31 │ │ │ │ @@ -159569,22 +159576,22 @@ │ │ │ │ @ instruction: 0xf8cd0c00 │ │ │ │ @ instruction: 0x4611c014 │ │ │ │ stmib sp, {r1, r3, r4, r8, fp, sp, lr}^ │ │ │ │ strbtmi r2, [r2], -r2, lsl #24 │ │ │ │ strls r6, [r1], #-2268 @ 0xfffff724 │ │ │ │ @ instruction: 0x3c01e9d3 │ │ │ │ andgt pc, r0, sp, asr #17 │ │ │ │ - blx 0x12ea0b0 │ │ │ │ + blx 0x12ea0cc │ │ │ │ andlt r2, r6, r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec032d0 │ │ │ │ + bl 0xfec032ec │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8d00fe0 │ │ │ │ orrcs r4, r0, #208 @ 0xd0 │ │ │ │ movwne pc, #704 @ 0x2c0 @ │ │ │ │ eormi r6, r3, sl, lsl #16 │ │ │ │ @ instruction: 0xf1b3b086 │ │ │ │ andle r7, fp, r0, lsl #31 │ │ │ │ @@ -159600,3445 +159607,3447 @@ │ │ │ │ strcs r0, [r1], #-3072 @ 0xfffff400 │ │ │ │ andsgt pc, r4, sp, asr #17 │ │ │ │ ldrmi r9, [r1], -r3, lsl #8 │ │ │ │ ldmdbvs ip, {r1, r5, r6, r9, sl, lr} │ │ │ │ ldmvs ip, {r1, sl, ip, pc}^ │ │ │ │ ldmvs ip, {r0, sl, ip, pc} │ │ │ │ ldmdavs fp, {sl, ip, pc}^ │ │ │ │ - blx 0x36a12c │ │ │ │ + blx 0x36a148 │ │ │ │ andlt r2, r6, r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec0334c │ │ │ │ + bl 0xfec03368 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0xff130014 │ │ │ │ + blmi 0xfed30030 │ │ │ │ strmi fp, [ip], -pc, lsl #1 │ │ │ │ eorcs r4, r0, #5242880 @ 0x500000 │ │ │ │ stmdage r4, {r8, sp} │ │ │ │ movwls r6, #55323 @ 0xd81b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ - b 0xfede894c │ │ │ │ + b 0x1a68968 │ │ │ │ mcrrvs 3, 12, pc, r2, cr4 @ │ │ │ │ mvnscc pc, #12, 2 │ │ │ │ vqdmulh.s d2, d1, d6 │ │ │ │ ldm pc, {r0, r2, r5, r9, sl, pc}^ @ │ │ │ │ eoreq pc, r7, r3, lsl r0 @ │ │ │ │ - rsbseq r0, r0, lr, lsr r0 │ │ │ │ - rsceq r0, r9, r1, asr #1 │ │ │ │ - strdeq r0, [r7], -ip │ │ │ │ + rsbeq r0, pc, lr, lsr r0 @ │ │ │ │ + rsceq r0, r8, r0, asr #1 │ │ │ │ + strdeq r0, [r7], -fp │ │ │ │ @ instruction: 0xf10001e3 │ │ │ │ - @ instruction: 0xf00483de │ │ │ │ + @ instruction: 0xf00483df │ │ │ │ vorr.i32 d17, #49152 @ 0x0000c000 │ │ │ │ - blcs 0x4bc9a8 │ │ │ │ - vsubl.u8 , d4, d6 │ │ │ │ - andls r2, r4, #805306368 @ 0x30000000 │ │ │ │ - andeq pc, pc, #4 │ │ │ │ - vsubl.u8 , d4, d7 │ │ │ │ - andls r5, r5, #536870916 @ 0x20000004 │ │ │ │ - andcc pc, r3, #196, 6 @ 0x10000003 │ │ │ │ - strbne pc, [r2], #-964 @ 0xfffffc3c @ │ │ │ │ - andmi lr, r8, #3358720 @ 0x334000 │ │ │ │ - bichi pc, r2, #0 │ │ │ │ + blcs 0x4b89c4 │ │ │ │ + vsubl.u8 , d4, d9 │ │ │ │ + andls r4, r6, #805306368 @ 0x30000000 │ │ │ │ + subpl pc, r2, #196, 6 @ 0x10000003 │ │ │ │ + @ instruction: 0xf0049205 │ │ │ │ + andls r0, r7, #-268435456 @ 0xf0000000 │ │ │ │ + subne pc, r2, #196, 6 @ 0x10000003 │ │ │ │ + strcs pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ + strls r9, [r4], #-520 @ 0xfffffdf8 │ │ │ │ + bichi pc, r3, #0 │ │ │ │ svcne 0x0010f1b3 │ │ │ │ - rscshi pc, r3, r0 │ │ │ │ - adcs r2, r2, r0 │ │ │ │ + rscshi pc, r2, r0 │ │ │ │ + adcs r2, r1, r0 │ │ │ │ movtpl pc, #13252 @ 0x33c4 @ │ │ │ │ - blcs 0x43add8 │ │ │ │ + blcs 0x43adf4 │ │ │ │ ldrbhi pc, [r9, #513] @ 0x201 @ │ │ │ │ @ instruction: 0xf013e8df │ │ │ │ - addseq r0, r5, #-1879048182 @ 0x9000000a │ │ │ │ - subeq r0, r6, #268435463 @ 0x10000007 │ │ │ │ - mvnseq r0, r2, lsr #4 │ │ │ │ - cmpeq ip, r3, ror r1 │ │ │ │ - orrseq r0, r7, r9, lsr #3 │ │ │ │ - ldrdeq r0, [r2, #-16] │ │ │ │ - rsceq r0, r2, #252, 4 @ 0xc000000f │ │ │ │ - @ instruction: 0xf00402c3 │ │ │ │ + addseq r0, r6, #-1610612726 @ 0xa000000a │ │ │ │ + subeq r0, r7, #536870919 @ 0x20000007 │ │ │ │ + mvnseq r0, r3, lsr #4 │ │ │ │ + cmpeq sp, r4, ror r1 │ │ │ │ + orrseq r0, r8, sl, lsr #3 │ │ │ │ + ldrdeq r0, [r3, #-17] @ 0xffffffef │ │ │ │ + rsceq r0, r3, #-805306353 @ 0xd000000f │ │ │ │ + @ instruction: 0xf00402c4 │ │ │ │ @ instruction: 0xf1b373a8 │ │ │ │ @ instruction: 0xf0007f80 │ │ │ │ - vshl.s8 q4, , q0 │ │ │ │ - @ instruction: 0xf5b38309 │ │ │ │ + vshl.s8 q4, , q0 │ │ │ │ + @ instruction: 0xf5b3830a │ │ │ │ @ instruction: 0xf0000f80 │ │ │ │ - vrhadd.s8 d8, d0, d5 │ │ │ │ - blcs 0xcd0a8 │ │ │ │ - ldrhi pc, [r8], #-0 │ │ │ │ - andcc pc, r3, r4, asr #7 │ │ │ │ - movweq pc, #46020 @ 0xb3c4 @ │ │ │ │ - movweq lr, #35277 @ 0x89cd │ │ │ │ - bicpl pc, r0, r4, asr #7 │ │ │ │ - andmi pc, r3, #196, 6 @ 0x10000003 │ │ │ │ - @ instruction: 0xf8d52000 │ │ │ │ - adceq r3, r7, #140 @ 0x8c │ │ │ │ - andne lr, r6, #3358720 @ 0x334000 │ │ │ │ - tstpeq r0, pc, asr #32 @ p-variant is OBSOLETE │ │ │ │ - ldrbhi pc, [r3, #256] @ 0x100 @ │ │ │ │ - tstpeq pc, #3 @ p-variant is OBSOLETE │ │ │ │ + vrhadd.s8 d8, d0, d7 │ │ │ │ + blcs 0xcd0c8 │ │ │ │ + ldrhi pc, [sl], #-0 │ │ │ │ + movwmi pc, #13252 @ 0x33c4 @ │ │ │ │ + sbcpl pc, r0, r4, asr #7 │ │ │ │ + movweq lr, #27085 @ 0x69cd │ │ │ │ + smlabtcc r3, r4, r3, pc @ │ │ │ │ + andeq pc, fp, #196, 6 @ 0x10000003 │ │ │ │ + @ instruction: 0xf8d502a7 │ │ │ │ + stmib sp, {r2, r3, r7, ip, sp}^ │ │ │ │ + @ instruction: 0xf1001208 │ │ │ │ + @ instruction: 0xf00385d7 │ │ │ │ + andcs r0, r0, pc, lsl r3 │ │ │ │ + blcs 0x5f4664 │ │ │ │ smlabteq r4, sp, r9, lr │ │ │ │ - vpadd.i8 d2, d1, d5 │ │ │ │ - andcs r8, r2, #148, 10 @ 0x25000000 │ │ │ │ - strtmi sl, [r8], -r4, lsl #18 │ │ │ │ - blx 0xfe46a24e │ │ │ │ - andscs lr, r0, #104 @ 0x68 │ │ │ │ - subne pc, r0, #192, 4 │ │ │ │ - movweq lr, #10756 @ 0x2a04 │ │ │ │ - svcvc 0x0080f1b3 │ │ │ │ - strbthi pc, [ip], #-0 @ │ │ │ │ - rscshi pc, pc, #0, 4 │ │ │ │ - svceq 0x0080f5b3 │ │ │ │ - addshi pc, lr, r0 │ │ │ │ - orrshi pc, r3, #0, 4 │ │ │ │ - @ instruction: 0xf0002b00 │ │ │ │ - eorcs r8, r0, #-1996488704 @ 0x89000000 │ │ │ │ - adceq pc, r0, #192, 4 │ │ │ │ - movweq lr, #10756 @ 0x2a04 │ │ │ │ - svceq 0x0000f5b3 │ │ │ │ - rsbhi pc, sp, #1 │ │ │ │ - ldrbhi pc, [r9, #-512]! @ 0xfffffe00 @ │ │ │ │ - svcne 0x0000f5b3 │ │ │ │ - eorshi pc, sl, #1 │ │ │ │ - ldrbhi pc, [sp, -r0, lsl #4]! @ │ │ │ │ - @ instruction: 0xf0012b00 │ │ │ │ - vst4.32 {d24,d26,d28,d30}, [pc :256] │ │ │ │ - vmvn.i32 q11, #3072 @ 0x00000c00 │ │ │ │ - vmov.i32 d16, #49152 @ 0x0000c000 │ │ │ │ - b 0x1b86c8 │ │ │ │ - tstls r4, r2, lsl #6 │ │ │ │ - cmnpvs r4, pc, asr #8 @ p-variant is OBSOLETE │ │ │ │ - tstpeq r0, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ - andeq pc, pc, r4 │ │ │ │ - vsubl.u8 q10, d20, d11 │ │ │ │ - andls r4, r6, r3, lsl #8 │ │ │ │ - @ instruction: 0xf0019405 │ │ │ │ - addsmi r8, r3, #240, 6 @ 0xc0000003 │ │ │ │ - @ instruction: 0x83baf001 │ │ │ │ - rsbsvs pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ + ldrhi pc, [r5, #513] @ 0x201 │ │ │ │ + stmdbge r4, {r1, r9, sp} │ │ │ │ + @ instruction: 0xf7fc4628 │ │ │ │ + rsb pc, r8, pc, lsl #23 │ │ │ │ + vmov.i32 d18, #0 @ 0x00000000 │ │ │ │ + b 0x1b0b80 │ │ │ │ + @ instruction: 0xf1b30302 │ │ │ │ + @ instruction: 0xf0007f80 │ │ │ │ + vshl.s8 q4, , q0 │ │ │ │ + @ instruction: 0xf5b38301 │ │ │ │ + @ instruction: 0xf0000f80 │ │ │ │ + vqadd.s8 d8, d16, d14 │ │ │ │ + blcs 0xcd0f4 │ │ │ │ + strhi pc, [ip], #0 │ │ │ │ + vsubl.s8 q9, d0, d16 │ │ │ │ + b 0x1acd28 │ │ │ │ + @ instruction: 0xf5b30302 │ │ │ │ + @ instruction: 0xf0010f00 │ │ │ │ + vhsub.s8 q4, q0, q15 │ │ │ │ + @ instruction: 0xf5b3857b │ │ │ │ + @ instruction: 0xf0011f00 │ │ │ │ + vqsub.s8 d8, d0, d27 │ │ │ │ + blcs 0xce0bc │ │ │ │ + bichi pc, r0, r1 │ │ │ │ + rsbsvs pc, ip, #1325400064 @ 0x4f000000 │ │ │ │ andseq pc, r0, #192, 4 │ │ │ │ - @ instruction: 0xf47f4293 │ │ │ │ - stmdbge r4, {r0, r2, r3, r5, r6, r8, r9, sl, fp, sp, pc} │ │ │ │ - @ instruction: 0xf6424628 │ │ │ │ - vsubl.s8 q8, d16, d21 │ │ │ │ - @ instruction: 0xf7f9020a │ │ │ │ - ands pc, r8, fp, ror ip @ │ │ │ │ - orrpl pc, r0, r4, asr #7 │ │ │ │ - andvs pc, r0, r4, asr #7 │ │ │ │ + tstpeq pc, r4 @ p-variant is OBSOLETE │ │ │ │ + movweq lr, #10756 @ 0x2a04 │ │ │ │ + vst4.8 {d25,d27,d29,d31}, [pc], r6 │ │ │ │ + vbic.i32 q11, #4 @ 0x00000004 │ │ │ │ + vorr.i32 d16, #192 @ 0x000000c0 │ │ │ │ + addmi r4, fp, #3 │ │ │ │ + strcc pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ + strls r9, [r4], #-5 │ │ │ │ + mvnshi pc, #1 │ │ │ │ + @ instruction: 0xf0014293 │ │ │ │ + vst2.32 {d24-d27}, [pc :256], fp │ │ │ │ + vmvn.i32 q11, #0 @ 0x00000000 │ │ │ │ + addsmi r0, r3, #16, 4 │ │ │ │ + svcge 0x006ef47f │ │ │ │ + strtmi sl, [r8], -r4, lsl #18 │ │ │ │ + adceq pc, r5, #69206016 @ 0x4200000 │ │ │ │ + andeq pc, sl, #192, 4 │ │ │ │ + ldc2l 7, cr15, [ip], #-996 @ 0xfffffc1c │ │ │ │ + vmov.i32 d30, #200 @ 0x000000c8 │ │ │ │ + vaddw.u8 , q10, d0 │ │ │ │ + adclt r5, r2, #192 @ 0xc0 │ │ │ │ movtpl pc, #964 @ 0x3c4 @ │ │ │ │ - smlatbls r7, r2, r2, fp │ │ │ │ + vaddw.u8 , q2, d7 │ │ │ │ + andls r6, r5, r0, lsl #2 │ │ │ │ + smlattls r6, r0, r2, r0 │ │ │ │ smlabtmi r3, r4, r3, pc @ │ │ │ │ - vaddl.u8 , d4, d6 │ │ │ │ - stmib sp, {r6, r7, ip, lr}^ │ │ │ │ - andls r3, r5, r8, lsl #4 │ │ │ │ - smlattls r4, r0, r2, r0 │ │ │ │ - rschi pc, r4, #0, 2 │ │ │ │ + andcc lr, r8, #3358720 @ 0x334000 │ │ │ │ + @ instruction: 0xf1009104 │ │ │ │ + stmdbge r4, {r1, r2, r5, r6, r7, r9, pc} │ │ │ │ + @ instruction: 0xf7fe4628 │ │ │ │ + andcs pc, r1, r5, lsr #19 │ │ │ │ + ldmdavs sl, {r1, r3, r4, r5, r8, r9, fp, lr} │ │ │ │ + subsmi r9, sl, sp, lsl #22 │ │ │ │ + movweq pc, #79 @ 0x4f @ │ │ │ │ + @ instruction: 0x83bbf041 │ │ │ │ + tstcs r0, pc │ │ │ │ + movwcs r2, #512 @ 0x200 │ │ │ │ + stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ + vmul.f32 , q10, q8 │ │ │ │ + @ instruction: 0xf8950317 │ │ │ │ + @ instruction: 0xf01410d9 │ │ │ │ + b 0x1488d78 │ │ │ │ + @ instruction: 0xf0400383 │ │ │ │ + stmdbcs r0, {r0, r1, r4, r6, r7, r9, pc} │ │ │ │ + svclt 0x000c4628 │ │ │ │ + tstcs r4, r8, lsl #2 │ │ │ │ + @ instruction: 0xf7f84419 │ │ │ │ + @ instruction: 0xe7dcfa59 │ │ │ │ + movwpl pc, #17348 @ 0x43c4 @ │ │ │ │ + andcc pc, r3, #196, 6 @ 0x10000003 │ │ │ │ + andls r2, r7, #4, 22 @ 0x1000 │ │ │ │ + andne pc, r3, #196, 6 @ 0x10000003 │ │ │ │ + vsubl.u8 , d4, d5 │ │ │ │ + andls r4, r8, #805306368 @ 0x30000000 │ │ │ │ + andeq pc, pc, #4 │ │ │ │ + strcs pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ + strls r9, [r4], #-518 @ 0xfffffdfa │ │ │ │ + sbcshi pc, r0, #0 │ │ │ │ + @ instruction: 0xf47f2b05 │ │ │ │ + stmdbge r4, {r0, r1, r4, r8, r9, sl, fp, sp, pc} │ │ │ │ + @ instruction: 0xf7ff4628 │ │ │ │ + bfi pc, r3, (invalid: 28:1) @ │ │ │ │ strtmi sl, [r8], -r4, lsl #18 │ │ │ │ - @ instruction: 0xf9a4f7fe │ │ │ │ - blmi 0x1334338 │ │ │ │ - blls 0x4063a0 │ │ │ │ - @ instruction: 0xf04f405a │ │ │ │ - @ instruction: 0xf0410300 │ │ │ │ - @ instruction: 0xb00f83ba │ │ │ │ - andcs r2, r0, #0, 2 │ │ │ │ - @ instruction: 0xf04f2300 │ │ │ │ - ldcllt 12, cr0, [r0] │ │ │ │ - tstpeq r7, #68, 6 @ p-variant is OBSOLETE @ 0x10000001 │ │ │ │ - smullsne pc, r9, r5, r8 @ │ │ │ │ - addvc pc, r0, #20 │ │ │ │ - orreq lr, r3, #323584 @ 0x4f000 │ │ │ │ - sbcshi pc, r1, #64 @ 0x40 │ │ │ │ - strtmi r2, [r8], -r0, lsl #18 │ │ │ │ - tstcs r8, ip, lsl #30 │ │ │ │ - ldrmi r2, [r9], #-260 @ 0xfffffefc │ │ │ │ - blx 0x16ea354 │ │ │ │ - vqshl.u64 q15, q6, #4 │ │ │ │ - vsubw.u8 , q2, d4 │ │ │ │ - blcs 0x1b4b8c │ │ │ │ - @ instruction: 0xf0049204 │ │ │ │ - andls r0, r6, #-268435456 @ 0xf0000000 │ │ │ │ - andmi pc, r3, #196, 6 @ 0x10000003 │ │ │ │ - vsubl.u8 , d4, d8 │ │ │ │ - vsubl.u8 , d4, d3 │ │ │ │ - andls r3, r5, #50331648 @ 0x3000000 │ │ │ │ - @ instruction: 0xf0009407 │ │ │ │ - blcs 0x20ced8 │ │ │ │ - svcge 0x0012f47f │ │ │ │ + mcr2 7, 4, pc, cr10, cr15, {7} @ │ │ │ │ + vqshl.u64 d30, d28, #4 │ │ │ │ + vsubw.u8 , q2, d1 │ │ │ │ + vmla.i , q10, d0[1] │ │ │ │ + vqdmulh.s , q10, d0[0] │ │ │ │ + vmull.p8 , d4, d3 │ │ │ │ + vmla.f , q2, d1[0] │ │ │ │ + blcs 0x13cbf8 │ │ │ │ + streq pc, [pc], #-4 @ 0xac3f0 │ │ │ │ + eor pc, r0, sp, asr #17 │ │ │ │ + andsgt pc, r8, sp, asr #17 │ │ │ │ + andmi lr, r9, sp, asr #19 │ │ │ │ + ldrbhi pc, [fp, #0]! @ │ │ │ │ + @ instruction: 0xf0002b03 │ │ │ │ + blcs 0x10db54 │ │ │ │ + ldrdcc pc, [ip], r5 │ │ │ │ + andeq pc, r0, pc, asr #32 │ │ │ │ + @ instruction: 0xf003910b │ │ │ │ + @ instruction: 0xf04f031f │ │ │ │ + andls r0, r7, #0, 2 │ │ │ │ + smlabteq r4, sp, r9, lr │ │ │ │ + ldrhi pc, [sl, #0]! │ │ │ │ + vpadd.i8 d2, d1, d5 │ │ │ │ + andcs r8, r0, #-1241513984 @ 0xb6000000 │ │ │ │ strtmi sl, [r8], -r4, lsl #18 │ │ │ │ - mrc2 7, 0, pc, cr2, cr15, {7} │ │ │ │ - stmdbge r4, {r0, r6, r7, r8, r9, sl, sp, lr, pc} │ │ │ │ - @ instruction: 0xf7ff4628 │ │ │ │ - ldr pc, [ip, r9, lsl #29]! │ │ │ │ - movwpl pc, #5060 @ 0x13c4 @ │ │ │ │ - sbcne pc, r4, r4, asr #7 │ │ │ │ + ldc2 7, cr15, [r8, #-1008]! @ 0xfffffc10 │ │ │ │ + svclt 0x0000e78a │ │ │ │ + addseq lr, r0, r8, lsr r5 │ │ │ │ stclpl 3, cr15, [r0], {196} @ 0xc4 │ │ │ │ - cdpeq 0, 0, cr15, cr15, cr4, {0} │ │ │ │ - subne pc, r1, #196, 6 @ 0x10000003 │ │ │ │ - smlabtmi r3, r4, r3, pc @ │ │ │ │ - @ instruction: 0xf3c42b02 │ │ │ │ - @ instruction: 0xf8cd3403 │ │ │ │ - @ instruction: 0xf8cde024 │ │ │ │ - strls ip, [r8], #-24 @ 0xffffffe8 │ │ │ │ - @ instruction: 0xf000900a │ │ │ │ - blcs 0x18dbc8 │ │ │ │ - ldrbhi pc, [r0] @ │ │ │ │ - @ instruction: 0xf8d52b01 │ │ │ │ - @ instruction: 0xf04f308c │ │ │ │ - mrsls r0, (UNDEF: 7) │ │ │ │ - tstpeq pc, #3 @ p-variant is OBSOLETE │ │ │ │ - tstpeq r0, pc, asr #32 @ p-variant is OBSOLETE │ │ │ │ - stmib sp, {r0, r1, r3, r9, ip, pc}^ │ │ │ │ - @ instruction: 0xf0000104 │ │ │ │ - blcs 0x60dae8 │ │ │ │ - ldrthi pc, [r5], #513 @ 0x201 @ │ │ │ │ - stmdbge r4, {r9, sp} │ │ │ │ - @ instruction: 0xf7fc4628 │ │ │ │ - @ instruction: 0xe78afd37 │ │ │ │ - stccc 3, cr15, [r3], {196} @ 0xc4 │ │ │ │ - movweq pc, #46020 @ 0xb3c4 @ │ │ │ │ - sbcpl pc, r0, r4, asr #7 │ │ │ │ - smlabtmi r3, r4, r3, pc @ │ │ │ │ + movwmi pc, #13252 @ 0x33c4 @ │ │ │ │ + andcc pc, r3, r4, asr #7 │ │ │ │ + smlabteq fp, r4, r3, pc @ │ │ │ │ andne pc, r0, #20, 8 @ 0x14000000 │ │ │ │ - movwgt lr, #35277 @ 0x89cd │ │ │ │ - ldrbthi pc, [r8], #64 @ 0x40 @ │ │ │ │ + movwgt lr, #27085 @ 0x69cd │ │ │ │ + ldrbthi pc, [r9], #64 @ 0x40 @ │ │ │ │ ldrdcc pc, [ip], r5 │ │ │ │ - smlabteq r6, sp, r9, lr │ │ │ │ - @ instruction: 0xf0032000 │ │ │ │ - tstcs r0, pc, lsl r3 │ │ │ │ - stmib sp, {r0, r2, r4, r8, r9, fp, sp}^ │ │ │ │ - vrhadd.s8 d0, d1, d4 │ │ │ │ - stmdbge r4, {r2, r4, r7, sl, pc} │ │ │ │ - @ instruction: 0xf7fc4628 │ │ │ │ - strb pc, [sl, -pc, lsr #27]! @ │ │ │ │ - addseq lr, r0, r8, lsr r5 │ │ │ │ + andcs r9, r0, r8 │ │ │ │ + tstpeq pc, #3 @ p-variant is OBSOLETE │ │ │ │ + blcs 0x61088c │ │ │ │ + tstpeq r0, pc, asr #32 @ p-variant is OBSOLETE │ │ │ │ + smlabteq r4, sp, r9, lr │ │ │ │ + ldrhi pc, [r1], #513 @ 0x201 │ │ │ │ + strtmi sl, [r8], -r4, lsl #18 │ │ │ │ + stc2 7, cr15, [ip, #1008]! @ 0x3f0 │ │ │ │ + @ instruction: 0xf3c4e766 │ │ │ │ + vsubl.u8 q9, d4, d3 │ │ │ │ + strtmi r5, [r8], -r0, lsl #6 │ │ │ │ + subseq sl, r2, r4, lsl #18 │ │ │ │ + andcs r9, r1, #8, 4 @ 0x80000000 │ │ │ │ + vhsub.s8 d25, d5, d0 │ │ │ │ + vsubl.s8 q11, d16, d1 │ │ │ │ + vsubl.u8 q8, d4, d5 │ │ │ │ + movwls r3, #17667 @ 0x4503 │ │ │ │ + vabal.u8 , d4, d6 │ │ │ │ + rsclt r4, r4, #12582912 @ 0xc00000 │ │ │ │ + strls r9, [r7], #-1285 @ 0xfffffafb │ │ │ │ + @ instruction: 0xf9f0f7fb │ │ │ │ + stceq 7, cr14, [r3], #-300 @ 0xfffffed4 │ │ │ │ + @ instruction: 0xf10002e2 │ │ │ │ + @ instruction: 0xf8d58537 │ │ │ │ + @ instruction: 0x06d720d0 │ │ │ │ + mrcge 5, 4, APSR_nzcv, cr0, cr15, {3} │ │ │ │ + vorr.i32 d16, #51968 @ 0x0000cb00 │ │ │ │ + addslt r0, fp, #11 │ │ │ │ + @ instruction: 0xf7a44318 │ │ │ │ + @ instruction: 0xf3c4fbe9 │ │ │ │ + strmi r3, [r2], -r3, lsl #2 │ │ │ │ + @ instruction: 0xf7f84628 │ │ │ │ + @ instruction: 0xe734fffb │ │ │ │ + movwcs pc, #13252 @ 0x33c4 @ │ │ │ │ + stcpl 3, cr15, [r0], {196} @ 0xc4 │ │ │ │ + andcc pc, r3, #196, 6 @ 0x10000003 │ │ │ │ + subseq r9, fp, r6, lsl #4 │ │ │ │ + eormi pc, r5, #68, 4 @ 0x40000004 │ │ │ │ + andeq pc, sl, #192, 4 │ │ │ │ + vsubw.u8 , q2, d8 │ │ │ │ + movwls r4, #21251 @ 0x5303 │ │ │ │ + movwpl pc, #37444 @ 0x9244 @ │ │ │ │ + movweq pc, #41664 @ 0xa2c0 @ │ │ │ │ + @ instruction: 0xf1bcb2e4 │ │ │ │ + svclt 0x00080f00 │ │ │ │ + strls r4, [r7], #-1562 @ 0xfffff9e6 │ │ │ │ + strcs sl, [r1], #-2308 @ 0xfffff6fc │ │ │ │ + movwcs r4, #1576 @ 0x628 │ │ │ │ + @ instruction: 0xf8cd9400 │ │ │ │ + @ instruction: 0xf7fbc010 │ │ │ │ + @ instruction: 0xe710f9b5 │ │ │ │ + rsceq r0, r6, #8960 @ 0x2300 │ │ │ │ + ldrhi pc, [r8, #-256] @ 0xffffff00 │ │ │ │ + vorr.i32 d16, #51968 @ 0x0000cb00 │ │ │ │ + stmdbge r4, {r0, r1, r9, ip, sp} │ │ │ │ + streq pc, [fp], #-964 @ 0xfffffc3c │ │ │ │ + addslt r4, fp, #40, 12 @ 0x2800000 │ │ │ │ + stmib sp, {r0, r1, r5, r8, r9, lr}^ │ │ │ │ + @ instruction: 0xf7f92304 │ │ │ │ + ldrbt pc, [pc], fp, lsl #21 @ │ │ │ │ + cmnpmi r0, #1325400064 @ p-variant is OBSOLETE @ 0x4f000000 │ │ │ │ + tstpeq r0, #192, 4 @ p-variant is OBSOLETE │ │ │ │ + @ instruction: 0xf5b34023 │ │ │ │ + @ instruction: 0xf0004f70 │ │ │ │ + @ instruction: 0xf5b385d6 │ │ │ │ + @ instruction: 0xf47f1f80 │ │ │ │ + movwcs sl, #7743 @ 0x1e3f │ │ │ │ andcs pc, r3, #196, 6 @ 0x10000003 │ │ │ │ - movwpl pc, #964 @ 0x3c4 @ │ │ │ │ - stmdbge r4, {r3, r5, r9, sl, lr} │ │ │ │ - andls r0, r8, #82 @ 0x52 │ │ │ │ - andls r2, r0, #268435456 @ 0x10000000 │ │ │ │ - addvs pc, r1, #1342177284 @ 0x50000004 │ │ │ │ + stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ + addsmi r4, sl, r8, lsr #12 │ │ │ │ + andls sl, r8, #4, 18 @ 0x10000 │ │ │ │ + rsbsvc pc, r5, #1342177284 @ 0x50000004 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ - strcc pc, [r3, #-964] @ 0xfffffc3c │ │ │ │ - strls r9, [r6, #-772] @ 0xfffffcfc │ │ │ │ - vmlal.u , d20, d1[5] │ │ │ │ - strls r4, [r7, #-1027] @ 0xfffffbfd │ │ │ │ - @ instruction: 0xf7fb9405 │ │ │ │ - @ instruction: 0xe74df9f1 │ │ │ │ - rsceq r0, r2, #8960 @ 0x2300 │ │ │ │ - ldrhi pc, [r5, #-256]! @ 0xffffff00 │ │ │ │ - ldrsbcs pc, [r0], #133 @ 0x85 @ │ │ │ │ - @ instruction: 0xf57f06d7 │ │ │ │ - tsteq fp, #2320 @ 0x910 │ │ │ │ - andeq pc, fp, r4, asr #7 │ │ │ │ - tstmi r8, #-1342177271 @ 0xb0000009 │ │ │ │ - blx 0xffeea346 │ │ │ │ - smlabtcc r3, r4, r3, pc @ │ │ │ │ - strtmi r4, [r8], -r2, lsl #12 │ │ │ │ - @ instruction: 0xfffcf7f8 │ │ │ │ - vbic.i32 d30, #-973078528 @ 0xc6000000 │ │ │ │ + andgt pc, r0, sp, asr #17 │ │ │ │ + strmi pc, [r3, #-964] @ 0xfffffc3c │ │ │ │ + andsgt pc, r8, sp, asr #17 │ │ │ │ + movwls fp, #17124 @ 0x42e4 │ │ │ │ + strls r9, [r7], #-1285 @ 0xfffffafb │ │ │ │ + @ instruction: 0xf97cf7fb │ │ │ │ + vst1.64 {d30-d32}, [pc :64], r7 │ │ │ │ + vbic.i32 q10, #0 @ 0x00000000 │ │ │ │ + eormi r0, r3, r0, lsl r3 │ │ │ │ + svcmi 0x0070f5b3 │ │ │ │ + ldrbhi pc, [r9, #0]! @ │ │ │ │ + svcne 0x0080f5b3 │ │ │ │ + mrcge 4, 0, APSR_nzcv, cr8, cr15, {3} │ │ │ │ + andcs pc, r3, #196, 6 @ 0x10000003 │ │ │ │ + vmlal.u , d20, d3[4] │ │ │ │ + subseq r4, r2, r3, lsl #8 │ │ │ │ + @ instruction: 0xf602fa63 │ │ │ │ + cdp2 7, 11, cr15, cr2, cr3, {5} │ │ │ │ + strmi r2, [r7], -pc, lsl #24 │ │ │ │ + rscshi pc, r7, r1, asr #32 │ │ │ │ + smullscc pc, r9, r5, r8 @ │ │ │ │ + strtmi r4, [r8], -r1, lsl #12 │ │ │ │ + svclt 0x000c2b00 │ │ │ │ + andcs r2, r4, #8, 4 @ 0x80000000 │ │ │ │ + stc2 7, cr15, [r2, #980] @ 0x3d4 │ │ │ │ + @ instruction: 0xf7a44630 │ │ │ │ + @ instruction: 0x4639fb5d │ │ │ │ + ldrtmi r4, [r8], -r2, lsl #12 │ │ │ │ + @ instruction: 0xf9d4f7f7 │ │ │ │ + vrsubhn.i16 d30, q10, │ │ │ │ vsubw.u8 q9, q2, d3 │ │ │ │ vmull.u8 , d4, d0 │ │ │ │ andls r3, r6, #805306368 @ 0x30000000 │ │ │ │ - vqadd.s8 q8, q2, │ │ │ │ - vmov.i32 d20, #3328 @ 0x00000d00 │ │ │ │ + @ instruction: 0xf643005b │ │ │ │ + vmlal.s , d0, d1[6] │ │ │ │ movwls r0, #33290 @ 0x820a │ │ │ │ - movwls fp, #29411 @ 0x72e3 │ │ │ │ - movwpl pc, #4676 @ 0x1244 @ │ │ │ │ - movweq pc, #41664 @ 0xa2c0 @ │ │ │ │ - strmi pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ + movwmi pc, #13252 @ 0x33c4 @ │ │ │ │ + @ instruction: 0xf6439305 │ │ │ │ + vbic.i32 d17, #1280 @ 0x00000500 │ │ │ │ + rsclt r0, r4, #671088640 @ 0x28000000 │ │ │ │ svceq 0x0000f1bc │ │ │ │ ldrmi fp, [sl], -r8, lsl #30 │ │ │ │ - stmdbge r4, {r0, r2, sl, ip, pc} │ │ │ │ + stmdbge r4, {r0, r1, r2, sl, ip, pc} │ │ │ │ strtmi r2, [r8], -r1, lsl #8 │ │ │ │ strls r2, [r0], #-768 @ 0xfffffd00 │ │ │ │ andsgt pc, r0, sp, asr #17 │ │ │ │ - @ instruction: 0xf9b6f7fb │ │ │ │ - stceq 7, cr14, [r3], #-72 @ 0xffffffb8 │ │ │ │ - @ instruction: 0xf10002e6 │ │ │ │ - tsteq fp, #92274688 @ 0x5800000 │ │ │ │ - andcc pc, r3, #196, 6 @ 0x10000003 │ │ │ │ - @ instruction: 0xf3c4a904 │ │ │ │ - strtmi r0, [r8], -fp, lsl #8 │ │ │ │ - @ instruction: 0x4323b29b │ │ │ │ - movwcs lr, #18893 @ 0x49cd │ │ │ │ - blx 0xfe3ea510 │ │ │ │ - vst1.8 {d30}, [pc], r1 │ │ │ │ - vbic.i32 q10, #0 @ 0x00000000 │ │ │ │ - eormi r0, r3, r0, lsl r3 │ │ │ │ - svcmi 0x0070f5b3 │ │ │ │ - ldrbhi pc, [r7] @ │ │ │ │ - svcne 0x0080f5b3 │ │ │ │ - mcrge 4, 2, pc, cr0, cr15, {3} @ │ │ │ │ - vsubw.u8 q9, q2, d1 │ │ │ │ - @ instruction: 0xf04f2203 │ │ │ │ - strtmi r0, [r8], -r0, lsl #24 │ │ │ │ - stmdbge r4, {r1, r3, r4, r7, lr} │ │ │ │ - vhsub.s8 d25, d5, d8 │ │ │ │ - vmvn.i32 , #1280 @ 0x00000500 │ │ │ │ - @ instruction: 0xf8cd0205 │ │ │ │ - rsclt ip, r5, #0 │ │ │ │ - andsgt pc, r8, sp, asr #17 │ │ │ │ - strmi pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ - strls r9, [r7, #-772] @ 0xfffffcfc │ │ │ │ - @ instruction: 0xf7fb9405 │ │ │ │ - @ instruction: 0xe6d9f97d │ │ │ │ - cmnpmi r0, #1325400064 @ p-variant is OBSOLETE @ 0x4f000000 │ │ │ │ - tstpeq r0, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - @ instruction: 0xf5b34023 │ │ │ │ - @ instruction: 0xf0004f70 │ │ │ │ - @ instruction: 0xf5b385fa │ │ │ │ - @ instruction: 0xf47f1f80 │ │ │ │ - vmov.i8 d26, #201 @ 0xc9 │ │ │ │ - rsclt r2, r3, #805306368 @ 0x30000000 │ │ │ │ - strmi pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ - blx 0x196c6ec │ │ │ │ - @ instruction: 0xf7a3f602 │ │ │ │ - stccs 14, cr15, [pc], {193} @ 0xc1 │ │ │ │ - @ instruction: 0xf0414607 │ │ │ │ - @ instruction: 0xf89580f8 │ │ │ │ - @ instruction: 0x460130d9 │ │ │ │ - blcs 0xbde5c │ │ │ │ - andcs fp, r8, #12, 30 @ 0x30 │ │ │ │ - @ instruction: 0xf7f52204 │ │ │ │ - @ instruction: 0x4630fd91 │ │ │ │ - blx 0x1bea45e │ │ │ │ - @ instruction: 0x46024639 │ │ │ │ - @ instruction: 0xf7f74638 │ │ │ │ - strt pc, [fp], r3, ror #19 │ │ │ │ + @ instruction: 0xf92af7fb │ │ │ │ + vrsubhn.i16 d30, q10, │ │ │ │ + vsubw.u8 q9, q2, d3 │ │ │ │ + vmull.u8 , d4, d0 │ │ │ │ + andls r3, r6, #805306368 @ 0x30000000 │ │ │ │ + @ instruction: 0xf643005b │ │ │ │ + vmlal.s q8, d16, d1[3] │ │ │ │ + movwls r0, #33290 @ 0x820a │ │ │ │ + movwmi pc, #13252 @ 0x33c4 @ │ │ │ │ + @ instruction: 0xf6439305 │ │ │ │ + vqdmlal.s q8, d0, d1[0] │ │ │ │ + rsclt r0, r4, #671088640 @ 0x28000000 │ │ │ │ + svceq 0x0000f1bc │ │ │ │ + ldrmi fp, [sl], -r8, lsl #30 │ │ │ │ + stmdbge r4, {r0, r1, r2, sl, ip, pc} │ │ │ │ + strtmi r2, [r8], -r1, lsl #8 │ │ │ │ + strls r2, [r0], #-768 @ 0xfffffd00 │ │ │ │ + andsgt pc, r0, sp, asr #17 │ │ │ │ + @ instruction: 0xf906f7fb │ │ │ │ + vmlsl.u q15, d4, d1[4] │ │ │ │ + movwls r3, #25347 @ 0x6303 │ │ │ │ + movwcs pc, #13252 @ 0x33c4 @ │ │ │ │ + cdppl 3, 0, cr15, cr0, cr4, {6} │ │ │ │ + @ instruction: 0xf6434628 │ │ │ │ + vrshr.s64 d17, d9, #64 │ │ │ │ + subseq r0, fp, sl, lsl #4 │ │ │ │ + vst2.8 {d9-d12}, [r4], r8 │ │ │ │ + @ instruction: 0xf5b3237f │ │ │ │ + vrecps.f32 q9, , │ │ │ │ + vshl.s64 , , #0 │ │ │ │ + @ instruction: 0xf04f0505 │ │ │ │ + svclt 0x00080300 │ │ │ │ + stceq 0, cr15, [r2], {79} @ 0x4f │ │ │ │ + ldrmi sl, [lr, #2308] @ 0x904 │ │ │ │ + strtmi fp, [sl], -r8, lsl #30 │ │ │ │ + andgt pc, r0, sp, asr #17 │ │ │ │ + strmi pc, [r3, #-964] @ 0xfffffc3c │ │ │ │ + ands pc, r0, sp, asr #17 │ │ │ │ + strls fp, [r5, #-740] @ 0xfffffd1c │ │ │ │ + @ instruction: 0xf7fb9407 │ │ │ │ + @ instruction: 0xe636f8db │ │ │ │ movwcs pc, #13252 @ 0x33c4 @ │ │ │ │ stcpl 3, cr15, [r0], {196} @ 0xc4 │ │ │ │ andcc pc, r3, #196, 6 @ 0x10000003 │ │ │ │ subseq r9, fp, r6, lsl #4 │ │ │ │ - rsbne pc, r9, #70254592 @ 0x4300000 │ │ │ │ + eorseq pc, r9, #70254592 @ 0x4300000 │ │ │ │ andeq pc, sl, #192, 4 │ │ │ │ - rsclt r9, r3, #8, 6 @ 0x20000000 │ │ │ │ - @ instruction: 0xf6439307 │ │ │ │ - vbic.i32 d17, #1280 @ 0x00000500 │ │ │ │ - vsubw.u8 q8, q2, d10 │ │ │ │ - @ instruction: 0xf1bc4403 │ │ │ │ + vsubw.u8 , q2, d8 │ │ │ │ + movwls r4, #21251 @ 0x5303 │ │ │ │ + bicvc pc, r5, #805306372 @ 0x30000004 │ │ │ │ + movweq pc, #41664 @ 0xa2c0 @ │ │ │ │ + @ instruction: 0xf1bcb2e4 │ │ │ │ svclt 0x00080f00 │ │ │ │ - strls r4, [r5], #-1562 @ 0xfffff9e6 │ │ │ │ + strls r4, [r7], #-1562 @ 0xfffff9e6 │ │ │ │ strcs sl, [r1], #-2308 @ 0xfffff6fc │ │ │ │ movwcs r4, #1576 @ 0x628 │ │ │ │ @ instruction: 0xf8cd9400 │ │ │ │ @ instruction: 0xf7fbc010 │ │ │ │ - str pc, [r7], fp, lsr #18 │ │ │ │ + @ instruction: 0xe612f8b7 │ │ │ │ movwcs pc, #13252 @ 0x33c4 @ │ │ │ │ - stcpl 3, cr15, [r0], {196} @ 0xc4 │ │ │ │ + strtmi sl, [r8], -r4, lsl #18 │ │ │ │ andcc pc, r3, #196, 6 @ 0x10000003 │ │ │ │ - subseq r9, fp, r6, lsl #4 │ │ │ │ - sbceq pc, sp, #70254592 @ 0x4300000 │ │ │ │ - andeq pc, sl, #192, 4 │ │ │ │ - rsclt r9, r3, #8, 6 @ 0x20000000 │ │ │ │ - @ instruction: 0xf6439307 │ │ │ │ - vqdmlal.s q8, d0, d1[0] │ │ │ │ - vsubw.u8 q8, q2, d10 │ │ │ │ - @ instruction: 0xf1bc4403 │ │ │ │ - svclt 0x00080f00 │ │ │ │ - strls r4, [r5], #-1562 @ 0xfffff9e6 │ │ │ │ - strcs sl, [r1], #-2308 @ 0xfffff6fc │ │ │ │ - movwcs r4, #1576 @ 0x628 │ │ │ │ - @ instruction: 0xf8cd9400 │ │ │ │ - @ instruction: 0xf7fbc010 │ │ │ │ - strbt pc, [r3], -r7, lsl #18 @ │ │ │ │ + andls r0, r6, #91 @ 0x5b │ │ │ │ + vsubw.u8 , q2, d8 │ │ │ │ + vsubl.u8 , d4, d0 │ │ │ │ + rsclt r4, r4, #201326592 @ 0xc000000 │ │ │ │ + movwcs lr, #18893 @ 0x49cd │ │ │ │ + @ instruction: 0xf7fe9407 │ │ │ │ + ldrb pc, [lr, #3369]! @ 0xd29 @ │ │ │ │ + andcs pc, r3, #196, 6 @ 0x10000003 │ │ │ │ + movwpl pc, #964 @ 0x3c4 @ │ │ │ │ + stmdbge r4, {r3, r5, r9, sl, lr} │ │ │ │ + andls r0, r8, #82 @ 0x52 │ │ │ │ + andls r2, r0, #268435456 @ 0x10000000 │ │ │ │ + rsbsvc pc, r5, #1342177284 @ 0x50000004 │ │ │ │ + andeq pc, r5, #192, 4 │ │ │ │ + strcc pc, [r3, #-964] @ 0xfffffc3c │ │ │ │ + strls r9, [r6, #-772] @ 0xfffffcfc │ │ │ │ + strmi pc, [r3, #-964] @ 0xfffffc3c │ │ │ │ + strls fp, [r5, #-740] @ 0xfffffd1c │ │ │ │ + @ instruction: 0xf7fb9407 │ │ │ │ + strb pc, [r4, #2185]! @ 0x889 @ │ │ │ │ + andcs pc, r3, #196, 6 @ 0x10000003 │ │ │ │ movwcc pc, #13252 @ 0x33c4 @ │ │ │ │ - vsubw.u8 , q2, d6 │ │ │ │ - vsubw.u8 q9, q2, d3 │ │ │ │ - strtmi r5, [r8], -r0, lsl #28 │ │ │ │ - addsne pc, r9, #70254592 @ 0x4300000 │ │ │ │ - andeq pc, sl, #192, 4 │ │ │ │ - movwls r0, #32859 @ 0x805b │ │ │ │ - cmnpcs pc, #4, 8 @ p-variant is OBSOLETE @ 0x4000000 │ │ │ │ - svccs 0x005df5b3 │ │ │ │ - ldrbcc pc, [sp, #581]! @ 0x245 @ │ │ │ │ - streq pc, [r5, #-704] @ 0xfffffd40 │ │ │ │ - movweq pc, #79 @ 0x4f @ │ │ │ │ - @ instruction: 0xf04fbf08 │ │ │ │ - stmdbge r4, {r1, sl, fp} │ │ │ │ - svclt 0x0008459e │ │ │ │ - @ instruction: 0xf8cd462a │ │ │ │ - rsclt ip, r5, #0 │ │ │ │ - ands pc, r0, sp, asr #17 │ │ │ │ - strmi pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ - strls r9, [r5], #-1287 @ 0xfffffaf9 │ │ │ │ - @ instruction: 0xf8dcf7fb │ │ │ │ - vmvn.i32 d30, #-939524096 @ 0xc8000000 │ │ │ │ - vsubw.u8 q9, q2, d3 │ │ │ │ - vmull.u8 , d4, d0 │ │ │ │ - andls r3, r6, #805306368 @ 0x30000000 │ │ │ │ - @ instruction: 0xf643005b │ │ │ │ - vmvn.i32 d16, #2304 @ 0x00000900 │ │ │ │ - movwls r0, #33290 @ 0x820a │ │ │ │ - movwls fp, #29411 @ 0x72e3 │ │ │ │ - bicvc pc, r5, #805306372 @ 0x30000004 │ │ │ │ - movweq pc, #41664 @ 0xa2c0 @ │ │ │ │ - strmi pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ - svceq 0x0000f1bc │ │ │ │ - ldrmi fp, [sl], -r8, lsl #30 │ │ │ │ - stmdbge r4, {r0, r2, sl, ip, pc} │ │ │ │ - strtmi r2, [r8], -r1, lsl #8 │ │ │ │ - strls r2, [r0], #-768 @ 0xfffffd00 │ │ │ │ - andsgt pc, r0, sp, asr #17 │ │ │ │ - @ instruction: 0xf8b8f7fb │ │ │ │ - vmov.i32 d30, #-1006632960 @ 0xc4000000 │ │ │ │ - stmdbge r4, {r0, r1, r8, r9, sp} │ │ │ │ - vrsubhn.i16 d20, q2, q12 │ │ │ │ - subseq r3, fp, r3, lsl #4 │ │ │ │ - movwls r9, #33286 @ 0x8206 │ │ │ │ - andpl pc, r0, #196, 6 @ 0x10000003 │ │ │ │ - andls fp, r4, #805306382 @ 0x3000000e │ │ │ │ - strmi pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ - strls r9, [r5], #-775 @ 0xfffffcf9 │ │ │ │ - stc2 7, cr15, [sl, #-1016]! @ 0xfffffc08 │ │ │ │ - vrsubhn.i16 d30, q2, q0 │ │ │ │ + svccs 0x0070f414 │ │ │ │ + b 0x14913a8 │ │ │ │ + vmlal.u q8, d4, d2[0] │ │ │ │ + andls r5, r8, #0, 6 │ │ │ │ + andeq pc, r0, #79 @ 0x4f │ │ │ │ + andls r9, r5, #4, 6 @ 0x10000000 │ │ │ │ + andls fp, r7, #536870926 @ 0x2000000e │ │ │ │ + ldcge 4, cr15, [lr, #-508] @ 0xfffffe04 │ │ │ │ + stmdbge r4, {r0, sl, sp} │ │ │ │ + @ instruction: 0xf6454628 │ │ │ │ + vsubl.s8 q8, d0, d1 │ │ │ │ + strls r0, [r0], #-517 @ 0xfffffdfb │ │ │ │ + @ instruction: 0xf8c6f7fb │ │ │ │ + vmls.f q15, q10, d1[1] │ │ │ │ vsubl.u8 q9, d4, d3 │ │ │ │ strtmi r5, [r8], -r0, lsl #6 │ │ │ │ subseq sl, r2, r4, lsl #18 │ │ │ │ andcs r9, r1, #8, 4 @ 0x80000000 │ │ │ │ - vhsub.s8 d25, d5, d0 │ │ │ │ - vmvn.i32 , #1280 @ 0x00000500 │ │ │ │ + @ instruction: 0xf6469200 │ │ │ │ + vmvn.i32 q8, #2304 @ 0x00000900 │ │ │ │ vsubl.u8 q8, d4, d5 │ │ │ │ movwls r3, #17667 @ 0x4503 │ │ │ │ - rsclt r9, r5, #25165824 @ 0x1800000 │ │ │ │ - strmi pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ - strls r9, [r5], #-1287 @ 0xfffffaf9 │ │ │ │ - @ instruction: 0xf88af7fb │ │ │ │ - vmls.f q15, q10, d2[5] │ │ │ │ - vsubl.u8 q9, d4, d3 │ │ │ │ - @ instruction: 0xf4143303 │ │ │ │ - movwls r2, #28528 @ 0x6f70 │ │ │ │ - subeq lr, r2, #323584 @ 0x4f000 │ │ │ │ + vabal.u8 , d4, d6 │ │ │ │ + rsclt r4, r4, #12582912 @ 0xc00000 │ │ │ │ + strls r9, [r7], #-1285 @ 0xfffffafb │ │ │ │ + @ instruction: 0xf850f7fb │ │ │ │ + vabal.u8 q15, d20, d27 │ │ │ │ + tstcs r0, r3, lsl #6 │ │ │ │ + andcc pc, r3, #196, 6 @ 0x10000003 │ │ │ │ + subseq r9, fp, r5, lsl #2 │ │ │ │ + movwls fp, #33505 @ 0x82e1 │ │ │ │ + svccs 0x0070f414 │ │ │ │ movwpl pc, #964 @ 0x3c4 @ │ │ │ │ - rsclt r9, r2, #8, 4 @ 0x80000000 │ │ │ │ - andls r9, r7, #4, 6 @ 0x10000000 │ │ │ │ - andeq pc, r0, #79 @ 0x4f │ │ │ │ - @ instruction: 0xf47f9205 │ │ │ │ - strcs sl, [r1], #-3359 @ 0xfffff2e1 │ │ │ │ + movwls r9, #16902 @ 0x4206 │ │ │ │ + @ instruction: 0xf47f9107 │ │ │ │ + bcs 0x497bb4 │ │ │ │ + tstphi sp, r1 @ p-variant is OBSOLETE │ │ │ │ + svclt 0x00082a0d │ │ │ │ + stceq 0, cr15, [r2], {79} @ 0x4f │ │ │ │ strtmi sl, [r8], -r4, lsl #18 │ │ │ │ - andeq pc, r1, #72351744 @ 0x4500000 │ │ │ │ + rsbscc pc, sp, #1342177284 @ 0x50000004 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ - @ instruction: 0xf7fb9400 │ │ │ │ - strb pc, [r7, #2247] @ 0x8c7 @ │ │ │ │ - andcs pc, r3, #196, 6 @ 0x10000003 │ │ │ │ - movwpl pc, #964 @ 0x3c4 @ │ │ │ │ - stmdbge r4, {r3, r5, r9, sl, lr} │ │ │ │ - andls r0, r8, #82 @ 0x52 │ │ │ │ - andls r2, r0, #268435456 @ 0x10000000 │ │ │ │ - rsbseq pc, r9, #73400320 @ 0x4600000 │ │ │ │ - andeq pc, r5, #192, 4 │ │ │ │ - strcc pc, [r3, #-964] @ 0xfffffc3c │ │ │ │ - strls r9, [r6, #-772] @ 0xfffffcfc │ │ │ │ - vmlal.u , d20, d1[5] │ │ │ │ - strls r4, [r7, #-1027] @ 0xfffffbfd │ │ │ │ - @ instruction: 0xf7fb9405 │ │ │ │ - str pc, [sp, #2129]! @ 0x851 │ │ │ │ - movwcs pc, #13252 @ 0x33c4 @ │ │ │ │ - vmlal.u , d20, d1[4] │ │ │ │ - tstls r7, r3, lsl #4 │ │ │ │ - qaddcs r0, fp, r0 │ │ │ │ - @ instruction: 0xf4149308 │ │ │ │ - @ instruction: 0xf3c42f70 │ │ │ │ - andls r5, r6, #0, 6 │ │ │ │ - tstls r5, r4, lsl #6 │ │ │ │ - stclge 4, cr15, [r8], #508 @ 0x1fc │ │ │ │ - @ instruction: 0xf0012a0f │ │ │ │ - bcs 0x40cc38 │ │ │ │ - @ instruction: 0xf04fbf08 │ │ │ │ - stmdbge r4, {r1, sl, fp} │ │ │ │ - vmax.s8 d20, d5, d24 │ │ │ │ - vmvn.i32 , #3328 @ 0x00000d00 │ │ │ │ - @ instruction: 0xf8cd0205 │ │ │ │ - @ instruction: 0xf7fbc000 │ │ │ │ - str pc, [r9, #2185] @ 0x889 │ │ │ │ - svcvc 0x00a0f1b3 │ │ │ │ - cmnphi r2, r0 @ p-variant is OBSOLETE │ │ │ │ - svcvc 0x00a8f1b3 │ │ │ │ - mrshi pc, SPSR @ │ │ │ │ - svcvc 0x0088f1b3 │ │ │ │ - stclge 4, cr15, [sl], {127} @ 0x7f │ │ │ │ - ldrdcc pc, [ip], r5 │ │ │ │ - subpl pc, r0, #196, 6 @ 0x10000003 │ │ │ │ - vsubl.u8 , d4, d5 │ │ │ │ - @ instruction: 0xf003020b │ │ │ │ - andls r0, r9, #2080374784 @ 0x7c000000 │ │ │ │ - vorr.i16 d18, #50432 @ 0xc500 │ │ │ │ - andls r5, r6, #192, 4 │ │ │ │ - andcc pc, r3, #196, 6 @ 0x10000003 │ │ │ │ - strmi pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ - strls r9, [r7], #-520 @ 0xfffffdf8 │ │ │ │ - andeq pc, r1, #79 @ 0x4f │ │ │ │ - vhsub.s8 d9, d1, d4 │ │ │ │ - andcs r8, r2, #-1610612728 @ 0xa0000008 │ │ │ │ - strtmi sl, [r8], -r4, lsl #18 │ │ │ │ - @ instruction: 0xf884f7fc │ │ │ │ - @ instruction: 0xf1b3e55e │ │ │ │ + andgt pc, r0, sp, asr #17 │ │ │ │ + @ instruction: 0xf888f7fb │ │ │ │ + @ instruction: 0xf1b3e587 │ │ │ │ @ instruction: 0xf0007fa0 │ │ │ │ - addsmi r8, r3, #-2147483588 @ 0x8000003c │ │ │ │ - @ instruction: 0x81bdf000 │ │ │ │ - vmov.i32 d18, #0 @ 0x00000000 │ │ │ │ - addsmi r1, r3, #0, 4 │ │ │ │ - ldcge 4, cr15, [lr], {127} @ 0x7f │ │ │ │ - vqdmlal.s q9, d0, d0[4] │ │ │ │ - eormi r0, r3, r0, lsr #7 │ │ │ │ - @ instruction: 0xf0002b60 │ │ │ │ - vmax.s8 d8, d16, d30 │ │ │ │ - blcs 0x8cd0c0 │ │ │ │ - strhi pc, [sl, #-0]! │ │ │ │ - @ instruction: 0xf0002b40 │ │ │ │ - blcs 0xcdcdc │ │ │ │ - stcge 4, cr15, [ip], {127} @ 0x7f │ │ │ │ - vsubw.s8 q9, q8, d0 │ │ │ │ - eormi r0, r3, r0, lsl r3 │ │ │ │ - @ instruction: 0xf0012b00 │ │ │ │ - @ instruction: 0xf5b38041 │ │ │ │ - @ instruction: 0xf47f1f80 │ │ │ │ - @ instruction: 0xf404ac81 │ │ │ │ - vbic.i32 q10, #49152 @ 0x0000c000 │ │ │ │ - @ instruction: 0xf5b34203 │ │ │ │ - andls r4, r4, #112, 30 @ 0x1c0 │ │ │ │ + @ instruction: 0xf1b38173 │ │ │ │ + @ instruction: 0xf0007fa8 │ │ │ │ + @ instruction: 0xf1b38150 │ │ │ │ + @ instruction: 0xf47f7f88 │ │ │ │ + @ instruction: 0xf8d5acc9 │ │ │ │ + vaddl.u8 , d20, d12 │ │ │ │ + andls r3, r8, #805306368 @ 0x30000000 │ │ │ │ + subpl pc, r0, #196, 6 @ 0x10000003 │ │ │ │ + tstpeq pc, #3 @ p-variant is OBSOLETE │ │ │ │ + blcs 0x61107c │ │ │ │ + sbcpl pc, r0, #196, 6 @ 0x10000003 │ │ │ │ + @ instruction: 0xf04f9206 │ │ │ │ + andls r0, r4, #268435456 @ 0x10000000 │ │ │ │ + andmi pc, r3, #196, 6 @ 0x10000003 │ │ │ │ + streq pc, [fp], #-964 @ 0xfffffc3c │ │ │ │ + strls r9, [r9], #-519 @ 0xfffffdf9 │ │ │ │ + addhi pc, r9, #268435456 @ 0x10000000 │ │ │ │ + stmdbge r4, {r1, r9, sp} │ │ │ │ + @ instruction: 0xf7fc4628 │ │ │ │ + ldrb pc, [ip, #-2179] @ 0xfffff77d @ │ │ │ │ + svcvc 0x00a0f1b3 │ │ │ │ + mvnshi pc, r0 │ │ │ │ + @ instruction: 0xf0004293 │ │ │ │ + andscs r8, r0, #1073741871 @ 0x4000002f │ │ │ │ + andne pc, r0, #192, 4 │ │ │ │ + @ instruction: 0xf47f4293 │ │ │ │ + cmncs r0, #40192 @ 0x9d00 │ │ │ │ + moveq pc, #192, 4 │ │ │ │ + blcs 0x18bc940 │ │ │ │ + strthi pc, [sp], r0 │ │ │ │ + andhi pc, r8, #0, 4 │ │ │ │ + @ instruction: 0xf0002b20 │ │ │ │ + blcs 0x10cdd68 │ │ │ │ + strhi pc, [fp, #-0] │ │ │ │ + @ instruction: 0xf47f2b00 │ │ │ │ + orrcs sl, r0, #35584 @ 0x8b00 │ │ │ │ + tstpeq r0, #192, 4 @ p-variant is OBSOLETE │ │ │ │ + blcs 0xbc964 │ │ │ │ + subhi pc, r0, r1 │ │ │ │ + svcne 0x0080f5b3 │ │ │ │ + stcge 4, cr15, [r0], {127} @ 0x7f │ │ │ │ + cmnpmi r0, #4, 8 @ p-variant is OBSOLETE @ 0x4000000 │ │ │ │ andcs pc, r3, #196, 6 @ 0x10000003 │ │ │ │ - streq pc, [pc], #-4 @ 0xac8dc │ │ │ │ - andmi lr, r5, #3358720 @ 0x334000 │ │ │ │ - ldclge 4, cr15, [r2], #-508 @ 0xfffffe04 │ │ │ │ - stmdbge r4, {r9, sp} │ │ │ │ - @ instruction: 0xf7fa4628 │ │ │ │ - str pc, [r0, #-2457]! @ 0xfffff667 │ │ │ │ - ldrsbeq pc, [r0], #133 @ 0x85 @ │ │ │ │ - bicseq lr, r0, #77824 @ 0x13000 │ │ │ │ - addshi pc, ip, r0, asr #32 │ │ │ │ + svcmi 0x0070f5b3 │ │ │ │ + vsubl.u8 , d4, d6 │ │ │ │ + @ instruction: 0xf0044203 │ │ │ │ + stmib sp, {r0, r1, r2, r3, sl}^ │ │ │ │ + @ instruction: 0xf47f2404 │ │ │ │ + andcs sl, r0, #28928 @ 0x7100 │ │ │ │ strtmi sl, [r8], -r4, lsl #18 │ │ │ │ - stc2l 7, cr15, [r2, #1012] @ 0x3f4 │ │ │ │ - stcvs 5, cr14, [r8, #80]! @ 0x50 │ │ │ │ - ldrbtpl pc, [r4], #1609 @ 0x649 @ │ │ │ │ - ldrcs pc, [r7], #704 @ 0x2c0 │ │ │ │ - movwls r6, #14506 @ 0x38aa │ │ │ │ - @ instruction: 0x46281a12 │ │ │ │ - blvs 0xfe8fd544 │ │ │ │ - blx 0xff9ea8f6 │ │ │ │ - smullsne pc, r9, r5, r8 @ │ │ │ │ - andcs r9, r0, #3072 @ 0xc00 │ │ │ │ - svclt 0x000c4291 │ │ │ │ - tstcs r4, r8, lsl #2 │ │ │ │ - ldrmi r4, [r9], #-1576 @ 0xfffff9d8 │ │ │ │ - @ instruction: 0xff76f7f7 │ │ │ │ - stmdbge r4, {r1, r3, r4, r5, r6, r7, sl, sp, lr, pc} │ │ │ │ + @ instruction: 0xf998f7fa │ │ │ │ + @ instruction: 0xf8d5e51e │ │ │ │ + b 0x56cc54 │ │ │ │ + @ instruction: 0xf04003d0 │ │ │ │ + stmdbge r4, {r0, r2, r3, r4, r7, pc} │ │ │ │ + @ instruction: 0xf7fd4628 │ │ │ │ + ldr pc, [r2, #-3521] @ 0xfffff23f │ │ │ │ + @ instruction: 0xf6496da8 │ │ │ │ + @ instruction: 0xf2c054f4 │ │ │ │ + stmiavs sl!, {r0, r1, r2, r4, r7, sl, sp} │ │ │ │ + bne 0x551540 │ │ │ │ + movwmi r4, #42536 @ 0xa628 │ │ │ │ + @ instruction: 0xf7f56ba1 │ │ │ │ + @ instruction: 0xf895fbd5 │ │ │ │ + blls 0x170ca8 │ │ │ │ + addsmi r2, r1, #0, 4 │ │ │ │ + tstcs r8, ip, lsl #30 │ │ │ │ + strtmi r2, [r8], -r4, lsl #2 │ │ │ │ + @ instruction: 0xf7f74419 │ │ │ │ + ldrbt pc, [r8], #3957 @ 0xf75 @ │ │ │ │ + strtmi sl, [r8], -r4, lsl #18 │ │ │ │ + blx 0x2ea95e │ │ │ │ + stmdbge r4, {r2, r4, r5, r6, r7, sl, sp, lr, pc} │ │ │ │ @ instruction: 0xf7ff4628 │ │ │ │ - ldrbt pc, [r6], #2825 @ 0xb09 @ │ │ │ │ + strbt pc, [pc], #2943 @ 0xac96c @ │ │ │ │ strtmi sl, [r8], -r4, lsl #18 │ │ │ │ - blx 0xfe0ea94a │ │ │ │ - stmdbge r4, {r0, r4, r5, r6, r7, sl, sp, lr, pc} │ │ │ │ - @ instruction: 0xf0244628 │ │ │ │ - strls r4, [r4], #-1151 @ 0xfffffb81 │ │ │ │ - blx 0xfef6a948 │ │ │ │ - @ instruction: 0xf5b3e4e8 │ │ │ │ - @ instruction: 0xf47f0fa0 │ │ │ │ - vmvn.i32 d26, #49663 @ 0x0000c1ff │ │ │ │ - vmull.u8 , d4, d3 │ │ │ │ - vsubw.u8 q8, q2, d11 │ │ │ │ - vmla.i , q10, d0[0] │ │ │ │ - @ instruction: 0xf4144103 │ │ │ │ - stmib sp, {r9, ip}^ │ │ │ │ - @ instruction: 0xf040c308 │ │ │ │ - @ instruction: 0xf8d5829d │ │ │ │ - stmib sp, {r2, r3, r7, ip, sp}^ │ │ │ │ - andcs r0, r0, r6, lsl #2 │ │ │ │ + ldrbtmi pc, [pc], #-36 @ 0xac974 @ │ │ │ │ + @ instruction: 0xf7fb9404 │ │ │ │ + strbt pc, [r6], #2745 @ 0xab9 @ │ │ │ │ + svceq 0x00a0f5b3 │ │ │ │ + ldcge 4, cr15, [r0], #-508 @ 0xfffffe04 │ │ │ │ + stclpl 3, cr15, [r0], {196} @ 0xc4 │ │ │ │ + movwmi pc, #13252 @ 0x33c4 @ │ │ │ │ + andcc pc, r3, r4, asr #7 │ │ │ │ + smlabteq fp, r4, r3, pc @ │ │ │ │ + andne pc, r0, #20, 8 @ 0x14000000 │ │ │ │ + movwgt lr, #27085 @ 0x69cd │ │ │ │ + addshi pc, pc, #64 @ 0x40 │ │ │ │ + ldrdcc pc, [ip], r5 │ │ │ │ + andcs r9, r0, r8 │ │ │ │ tstpeq pc, #3 @ p-variant is OBSOLETE │ │ │ │ - blcs 0x5f4d94 │ │ │ │ + blcs 0x610dd4 │ │ │ │ + tstpeq r0, pc, asr #32 @ p-variant is OBSOLETE │ │ │ │ smlabteq r4, sp, r9, lr │ │ │ │ mvnhi pc, r1, lsl #4 │ │ │ │ strtmi sl, [r8], -r4, lsl #18 │ │ │ │ - @ instruction: 0xffeaf7fb │ │ │ │ - andscs lr, r0, #196, 8 @ 0xc4000000 │ │ │ │ + @ instruction: 0xffe8f7fb │ │ │ │ + andscs lr, r0, #-1056964608 @ 0xc1000000 │ │ │ │ subeq pc, r0, #192, 4 │ │ │ │ @ instruction: 0xf47f4293 │ │ │ │ - eorcs sl, r0, #2816 @ 0xb00 │ │ │ │ + eorcs sl, r0, #2304 @ 0x900 │ │ │ │ adceq pc, r0, #192, 4 │ │ │ │ movweq lr, #10756 @ 0x2a04 │ │ │ │ svcne 0x0020f1b3 │ │ │ │ - strthi pc, [r1], #-0 │ │ │ │ - orrshi pc, sp, r0, lsl #4 │ │ │ │ + ldrhi pc, [pc], #-0 @ 0xac9e4 │ │ │ │ + orrshi pc, ip, r0, lsl #4 │ │ │ │ @ instruction: 0xf0002b20 │ │ │ │ - @ instruction: 0xf5b38543 │ │ │ │ + @ instruction: 0xf5b38541 │ │ │ │ @ instruction: 0xf0001f00 │ │ │ │ - blcs 0xcde0c │ │ │ │ - blge 0xffe69bd8 │ │ │ │ + blcs 0xcde24 │ │ │ │ + blge 0xffde9bf8 │ │ │ │ cmnpvs ip, #1325400064 @ p-variant is OBSOLETE @ 0x4f000000 │ │ │ │ tstpeq r0, #192, 4 @ p-variant is OBSOLETE │ │ │ │ vst4.8 {d20-d23}, [pc :128], r3 │ │ │ │ vmvn.i32 q11, #1024 @ 0x00000400 │ │ │ │ - vmov.i32 d16, #49152 @ 0x0000c000 │ │ │ │ - addsmi r3, r3, #-1073741824 @ 0xc0000000 │ │ │ │ - @ instruction: 0xf0049104 │ │ │ │ - vaddw.u8 q8, q2, d15 │ │ │ │ - tstls r6, r3, lsl #8 │ │ │ │ - @ instruction: 0xf0019405 │ │ │ │ - vst4.32 {d24-d27}, [pc], r2 │ │ │ │ + @ instruction: 0xf0040210 │ │ │ │ + addsmi r0, r3, #-1073741821 @ 0xc0000003 │ │ │ │ + vaddw.u8 , q2, d6 │ │ │ │ + vaddw.u8 q10, q2, d3 │ │ │ │ + tstls r5, r3, lsl #8 │ │ │ │ + @ instruction: 0xf0019404 │ │ │ │ + vst4.32 {d24-d27}, [pc], r0 │ │ │ │ vmvn.i32 q11, #2048 @ 0x00000800 │ │ │ │ addsmi r0, r3, #16, 4 │ │ │ │ - rsbshi pc, r1, r1 │ │ │ │ + rsbhi pc, pc, r1 │ │ │ │ rsbsvs pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ andseq pc, r0, #192, 4 │ │ │ │ @ instruction: 0xf47f4293 │ │ │ │ - stmdbge r4, {r0, r1, r4, r6, r7, r8, r9, fp, sp, pc} │ │ │ │ + stmdbge r4, {r0, r4, r6, r7, r8, r9, fp, sp, pc} │ │ │ │ @ instruction: 0xf6424628 │ │ │ │ vsubl.s8 q9, d16, d5 │ │ │ │ @ instruction: 0xf7f9020a │ │ │ │ - ldrbt pc, [lr], #-2273 @ 0xfffff71f @ │ │ │ │ + ldrbt pc, [fp], #-2271 @ 0xfffff721 @ │ │ │ │ ldrbeq r4, [r2, sl, lsl #2] │ │ │ │ - svcge 0x0060f57f │ │ │ │ + svcge 0x005ff57f │ │ │ │ movwvc pc, #79 @ 0x4f @ │ │ │ │ tstcs r0, r1, lsl #4 │ │ │ │ @ instruction: 0xf7fc4628 │ │ │ │ - ldrbt pc, [r1], #-3349 @ 0xfffff2eb @ │ │ │ │ - andeq pc, fp, r4, asr #7 │ │ │ │ - stccc 3, cr15, [r3], {196} @ 0xc4 │ │ │ │ - bicpl pc, r0, r4, asr #7 │ │ │ │ - andgt lr, r8, sp, asr #19 │ │ │ │ - andmi pc, r3, #196, 6 @ 0x10000003 │ │ │ │ + strbt pc, [lr], #-3347 @ 0xfffff2ed @ │ │ │ │ + andmi pc, r3, r4, asr #7 │ │ │ │ + stclpl 3, cr15, [r0], {196} @ 0xc4 │ │ │ │ + andcc pc, r3, #196, 6 @ 0x10000003 │ │ │ │ + andgt lr, r6, sp, asr #19 │ │ │ │ + smlabteq fp, r4, r3, pc @ │ │ │ │ @ instruction: 0xf10002a0 │ │ │ │ - @ instruction: 0xf8d58206 │ │ │ │ + @ instruction: 0xf8d58207 │ │ │ │ andcs r3, r0, ip, lsl #1 │ │ │ │ - andne lr, r6, #3358720 @ 0x334000 │ │ │ │ + smlabtcs r8, sp, r9, lr │ │ │ │ @ instruction: 0xf0032100 │ │ │ │ stmib sp, {r0, r1, r2, r3, r4, r8, r9}^ │ │ │ │ - blcs 0x5ece8c │ │ │ │ - cmnphi sp, r1, lsl #4 @ p-variant is OBSOLETE │ │ │ │ + blcs 0x5eceac │ │ │ │ + cmnphi fp, r1, lsl #4 @ p-variant is OBSOLETE │ │ │ │ stmdbge r4, {r1, r9, sp} │ │ │ │ @ instruction: 0xf7fc4628 │ │ │ │ - ldrb pc, [r2], #-2711 @ 0xfffff569 @ │ │ │ │ + strb pc, [pc], #-2709 @ 0xacaac @ │ │ │ │ ldrdcc pc, [ip], r5 │ │ │ │ - subpl pc, r0, #196, 6 @ 0x10000003 │ │ │ │ - vsubl.u8 , d4, d5 │ │ │ │ - @ instruction: 0xf003020b │ │ │ │ - andls r0, r9, #2080374784 @ 0x7c000000 │ │ │ │ + andcc pc, r3, #196, 6 @ 0x10000003 │ │ │ │ + vsubl.u8 , d4, d8 │ │ │ │ + @ instruction: 0xf0035240 │ │ │ │ + andls r0, r5, #2080374784 @ 0x7c000000 │ │ │ │ vorr.i16 d18, #50432 @ 0xc500 │ │ │ │ andls r5, r6, #192, 4 │ │ │ │ - andcc pc, r3, #196, 6 @ 0x10000003 │ │ │ │ - strmi pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ - strls r9, [r7], #-520 @ 0xfffffdf8 │ │ │ │ andeq pc, r1, #79 @ 0x4f │ │ │ │ - vhsub.s8 d9, d1, d4 │ │ │ │ - andcs r8, r2, #-2147483625 @ 0x80000017 │ │ │ │ + vsubl.u8 , d4, d4 │ │ │ │ + vsubl.u8 q10, d4, d3 │ │ │ │ + andls r0, r7, #184549376 @ 0xb000000 │ │ │ │ + vshl.s8 d9, d9, d1 │ │ │ │ + andcs r8, r2, #92, 2 │ │ │ │ strtmi sl, [r8], -r4, lsl #18 │ │ │ │ - blx 0x1eeaab8 │ │ │ │ - @ instruction: 0xf8d5e433 │ │ │ │ + blx 0x1e6aad8 │ │ │ │ + @ instruction: 0xf8d5e430 │ │ │ │ vaddl.u8 , d20, d12 │ │ │ │ - andls r5, r5, #64, 4 │ │ │ │ - andeq pc, fp, #196, 6 @ 0x10000003 │ │ │ │ + andls r3, r8, #805306368 @ 0x30000000 │ │ │ │ + subpl pc, r0, #196, 6 @ 0x10000003 │ │ │ │ tstpeq pc, #3 @ p-variant is OBSOLETE │ │ │ │ - blcs 0x611304 │ │ │ │ + blcs 0x611314 │ │ │ │ sbcpl pc, r0, #196, 6 @ 0x10000003 │ │ │ │ - vsubl.u8 , d4, d6 │ │ │ │ - vsubl.u8 , d4, d3 │ │ │ │ - andls r4, r8, #50331648 @ 0x3000000 │ │ │ │ - @ instruction: 0xf04f9407 │ │ │ │ + @ instruction: 0xf04f9206 │ │ │ │ andls r0, r4, #268435456 @ 0x10000000 │ │ │ │ - teqphi pc, r1, lsl #4 @ p-variant is OBSOLETE │ │ │ │ + andmi pc, r3, #196, 6 @ 0x10000003 │ │ │ │ + streq pc, [fp], #-964 @ 0xfffffc3c │ │ │ │ + strls r9, [r9], #-519 @ 0xfffffdf9 │ │ │ │ + teqphi sp, r1, lsl #4 @ p-variant is OBSOLETE │ │ │ │ stmdbge r4, {r9, sp} │ │ │ │ @ instruction: 0xf7fb4628 │ │ │ │ - ldr pc, [r3], #-3897 @ 0xfffff0c7 │ │ │ │ + ldr pc, [r0], #-3895 @ 0xfffff0c9 │ │ │ │ ldrdcc pc, [ip], r5 │ │ │ │ - subpl pc, r0, #196, 6 @ 0x10000003 │ │ │ │ - vsubl.u8 , d4, d5 │ │ │ │ - @ instruction: 0xf003020b │ │ │ │ - andls r0, r9, #2080374784 @ 0x7c000000 │ │ │ │ + andcc pc, r3, #196, 6 @ 0x10000003 │ │ │ │ + vsubl.u8 , d4, d8 │ │ │ │ + @ instruction: 0xf0035240 │ │ │ │ + andls r0, r5, #2080374784 @ 0x7c000000 │ │ │ │ vorr.i16 d18, #50432 @ 0xc500 │ │ │ │ andls r5, r6, #192, 4 │ │ │ │ - andcc pc, r3, #196, 6 @ 0x10000003 │ │ │ │ - strmi pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ - strls r9, [r7], #-520 @ 0xfffffdf8 │ │ │ │ andeq pc, r1, #79 @ 0x4f │ │ │ │ - vhsub.s8 d9, d1, d4 │ │ │ │ - andcs r8, r0, #32, 2 │ │ │ │ + vsubl.u8 , d4, d4 │ │ │ │ + vsubl.u8 q10, d4, d3 │ │ │ │ + andls r0, r7, #184549376 @ 0xb000000 │ │ │ │ + vshl.s8 d9, d9, d1 │ │ │ │ + andcs r8, r0, #-2147483641 @ 0x80000007 │ │ │ │ strtmi sl, [r8], -r4, lsl #18 │ │ │ │ - blx 0xf6ab34 │ │ │ │ - bllt 0xffe2ab44 │ │ │ │ + blx 0xeeab54 │ │ │ │ + bllt 0xffd6ab64 │ │ │ │ ldrdcc pc, [ip], r5 │ │ │ │ - subpl pc, r0, #196, 6 @ 0x10000003 │ │ │ │ - @ instruction: 0xf0049205 │ │ │ │ - @ instruction: 0xf003020f │ │ │ │ - andls r0, r9, #2080374784 @ 0x7c000000 │ │ │ │ - subne pc, r1, #196, 6 @ 0x10000003 │ │ │ │ - vsubl.u8 , d4, d11 │ │ │ │ - andls r5, r6, #192, 4 │ │ │ │ andcc pc, r3, #196, 6 @ 0x10000003 │ │ │ │ vsubl.u8 , d4, d8 │ │ │ │ - andls r4, r7, #805306368 @ 0x30000000 │ │ │ │ - andls r2, r4, #268435456 @ 0x10000000 │ │ │ │ - sbcne pc, r4, #196, 6 @ 0x10000003 │ │ │ │ - andls r0, sl, #228, 4 @ 0x4000000e │ │ │ │ - adchi pc, r1, #0, 2 │ │ │ │ + @ instruction: 0xf0035240 │ │ │ │ + andls r0, r5, #2080374784 @ 0x7c000000 │ │ │ │ + sbcpl pc, r0, #196, 6 @ 0x10000003 │ │ │ │ + andcs r9, r1, #1610612736 @ 0x60000000 │ │ │ │ + @ instruction: 0xf0049204 │ │ │ │ + andls r0, r9, #-268435456 @ 0xf0000000 │ │ │ │ + subne pc, r1, #196, 6 @ 0x10000003 │ │ │ │ + vsubl.u8 , d4, d11 │ │ │ │ + andls r1, sl, #196, 4 @ 0x4000000c │ │ │ │ + andmi pc, r3, #196, 6 @ 0x10000003 │ │ │ │ + andls r0, r7, #228, 4 @ 0x4000000e │ │ │ │ + addshi pc, pc, #0, 2 │ │ │ │ vpadd.i8 d2, d1, d5 │ │ │ │ - andcs r8, r2, #248 @ 0xf8 │ │ │ │ + andcs r8, r2, #246 @ 0xf6 │ │ │ │ strtmi sl, [r8], -r4, lsl #18 │ │ │ │ - @ instruction: 0xf97af7fc │ │ │ │ - bllt 0xff42ab94 │ │ │ │ + @ instruction: 0xf978f7fc │ │ │ │ + bllt 0xff36abb4 │ │ │ │ andpl pc, r1, #196, 6 @ 0x10000003 │ │ │ │ - cdppl 3, 12, cr15, cr0, cr4, {6} │ │ │ │ - streq pc, [pc], -r4 │ │ │ │ stclne 3, cr15, [r4], {196} @ 0xc4 │ │ │ │ - smlalbtne pc, r1, r4, r3 @ │ │ │ │ - andmi pc, r3, r4, asr #7 │ │ │ │ - vmlsl.u8 q9, d4, d2 │ │ │ │ - strls r3, [r9], -r3, lsl #8 │ │ │ │ + cdppl 3, 12, cr15, cr0, cr4, {6} │ │ │ │ + strcc pc, [r3], -r4, asr #7 │ │ │ │ + subne pc, r1, r4, asr #7 │ │ │ │ + smlabtmi r3, r4, r3, pc @ │ │ │ │ + @ instruction: 0xf0042a02 │ │ │ │ + strls r0, [r8], -pc, lsl #8 │ │ │ │ ands pc, r8, sp, asr #17 │ │ │ │ - @ instruction: 0xf0009408 │ │ │ │ - @ instruction: 0xf8cd8250 │ │ │ │ - bcs 0x19cc68 │ │ │ │ + @ instruction: 0x4c09e9cd │ │ │ │ + subhi pc, pc, #0 │ │ │ │ ldrdcc pc, [ip], r5 │ │ │ │ - tstls fp, r7 │ │ │ │ - eorhi pc, r6, #0 │ │ │ │ - mrscs r2, (UNDEF: 0) │ │ │ │ - tstpeq pc, #3 @ p-variant is OBSOLETE │ │ │ │ - stmib sp, {r0, r9, fp, sp}^ │ │ │ │ - @ instruction: 0xf0000104 │ │ │ │ - blcs 0x60d580 │ │ │ │ - sbchi pc, r7, r1, lsl #4 │ │ │ │ - stmdbge r4, {r1, r9, sp} │ │ │ │ - @ instruction: 0xf7fc4628 │ │ │ │ - @ instruction: 0xf7fff949 │ │ │ │ - rsbcs fp, r0, #156, 22 @ 0x27000 │ │ │ │ - adceq pc, r0, #192, 4 │ │ │ │ - movweq lr, #10756 @ 0x2a04 │ │ │ │ - @ instruction: 0xf0002b60 │ │ │ │ - vcgt.s8 d8, d0, d28 │ │ │ │ - blcs 0x8cce94 │ │ │ │ - @ instruction: 0x83aaf000 │ │ │ │ - @ instruction: 0xf0002b40 │ │ │ │ - blcs 0xcda40 │ │ │ │ - bge 0xff5e9e1c │ │ │ │ - vsubw.s8 q9, q8, d0 │ │ │ │ - vorr.i32 d16, #49152 @ 0x0000c000 │ │ │ │ - eormi r4, r3, r3, lsl #4 │ │ │ │ - @ instruction: 0xf0049204 │ │ │ │ - andls r0, r5, #-268435456 @ 0xf0000000 │ │ │ │ + andls r2, fp, r3, lsl #20 │ │ │ │ + @ instruction: 0xf0009107 │ │ │ │ + andcs r8, r0, r7, lsr #4 │ │ │ │ + @ instruction: 0xf0032100 │ │ │ │ + bcs 0xed878 │ │ │ │ + smlabteq r4, sp, r9, lr │ │ │ │ + rsbhi pc, r5, #0 │ │ │ │ + vpadd.i8 d2, d1, d5 │ │ │ │ + andcs r8, r2, #198 @ 0xc6 │ │ │ │ + strtmi sl, [r8], -r4, lsl #18 │ │ │ │ + @ instruction: 0xf948f7fc │ │ │ │ + bllt 0xfe76ac14 │ │ │ │ + vmlal.s q9, d0, d0[4] │ │ │ │ + b 0x1ad6a0 │ │ │ │ + blcs 0x18ad82c │ │ │ │ + msrhi CPSR_fxc, #0 │ │ │ │ + adchi pc, r1, r0, lsl #4 │ │ │ │ + @ instruction: 0xf0002b20 │ │ │ │ + blcs 0x10cdad8 │ │ │ │ + orrhi pc, r8, #0 │ │ │ │ + @ instruction: 0xf47f2b00 │ │ │ │ + orrcs sl, r0, #864256 @ 0xd3000 │ │ │ │ + tstpeq r0, #192, 4 @ p-variant is OBSOLETE │ │ │ │ andcs pc, r3, #196, 6 @ 0x10000003 │ │ │ │ - strcc pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ - strcs lr, [r6], #-2509 @ 0xfffff633 │ │ │ │ - @ instruction: 0xf0002b00 │ │ │ │ - @ instruction: 0xf5b3864e │ │ │ │ - @ instruction: 0xf47f1f80 │ │ │ │ - movwcs sl, #2749 @ 0xabd │ │ │ │ - ldrmi sl, [sl], -r4, lsl #18 │ │ │ │ - @ instruction: 0xf7f94628 │ │ │ │ - @ instruction: 0xf7fffea9 │ │ │ │ - @ instruction: 0xf8d5bb6a │ │ │ │ - vaddl.u8 , d20, d12 │ │ │ │ - andls r5, r5, #64, 4 │ │ │ │ - andeq pc, pc, #4 │ │ │ │ - tstpeq pc, #3 @ p-variant is OBSOLETE │ │ │ │ - vsubl.u8 , d4, d9 │ │ │ │ - andls r1, fp, #268435460 @ 0x10000004 │ │ │ │ - sbcpl pc, r0, #196, 6 @ 0x10000003 │ │ │ │ - vsubl.u8 , d4, d6 │ │ │ │ - andls r3, r8, #805306368 @ 0x30000000 │ │ │ │ + andls r4, r6, #35 @ 0x23 │ │ │ │ andmi pc, r3, #196, 6 @ 0x10000003 │ │ │ │ - andcs r9, r1, #1879048192 @ 0x70000000 │ │ │ │ vsubl.u8 , d4, d4 │ │ │ │ + @ instruction: 0xf0043203 │ │ │ │ + andls r0, r7, #251658240 @ 0xf000000 │ │ │ │ + blcs 0xd1c74 │ │ │ │ + strbhi pc, [sp], -r0 @ │ │ │ │ + svcne 0x0080f5b3 │ │ │ │ + bge 0xfefe9e68 │ │ │ │ + stmdbge r4, {r8, r9, sp} │ │ │ │ + @ instruction: 0x4628461a │ │ │ │ + mcr2 7, 5, pc, cr8, cr9, {7} @ │ │ │ │ + bllt 0x1aeac78 │ │ │ │ + ldrdcc pc, [ip], r5 │ │ │ │ + andcc pc, r3, #196, 6 @ 0x10000003 │ │ │ │ + vsubl.u8 , d4, d8 │ │ │ │ + @ instruction: 0xf0035240 │ │ │ │ + andls r0, r5, #2080374784 @ 0x7c000000 │ │ │ │ + sbcpl pc, r0, #196, 6 @ 0x10000003 │ │ │ │ + andcs r9, r1, #1610612736 @ 0x60000000 │ │ │ │ + @ instruction: 0xf0049204 │ │ │ │ + andls r0, r9, #-268435456 @ 0xf0000000 │ │ │ │ + subne pc, r1, #196, 6 @ 0x10000003 │ │ │ │ + vsubl.u8 , d4, d11 │ │ │ │ andls r1, sl, #196, 4 @ 0x4000000c │ │ │ │ - addne pc, r0, #20, 8 @ 0x14000000 │ │ │ │ - andshi pc, pc, #64 @ 0x40 │ │ │ │ - vpadd.i8 d2, d1, d5 │ │ │ │ - stmdbge r4, {r2, r3, r5, r6, pc} │ │ │ │ - @ instruction: 0xf7fc4628 │ │ │ │ - @ instruction: 0xf7fff8ef │ │ │ │ - @ instruction: 0xf5b3bb42 │ │ │ │ - @ instruction: 0xf0000f00 │ │ │ │ - subcs r8, r0, #12, 8 @ 0xc000000 │ │ │ │ - adceq pc, r0, #192, 4 │ │ │ │ + andmi pc, r3, #196, 6 @ 0x10000003 │ │ │ │ + @ instruction: 0xf4149207 │ │ │ │ + @ instruction: 0xf0401280 │ │ │ │ + blcs 0x60d534 │ │ │ │ + rsbhi pc, fp, r1, lsl #4 │ │ │ │ + strtmi sl, [r8], -r4, lsl #18 │ │ │ │ + @ instruction: 0xf8eef7fc │ │ │ │ + bllt 0x10eacc8 │ │ │ │ + svceq 0x0000f5b3 │ │ │ │ + strhi pc, [fp], #-0 │ │ │ │ + vmlal.s q9, d0, d0[0] │ │ │ │ + addsmi r0, r3, #160, 4 │ │ │ │ + mvnshi pc, #0 │ │ │ │ + svcne 0x0000f5b3 │ │ │ │ + bge 0x2069ee4 │ │ │ │ + orreq pc, r0, #-268435452 @ 0xf0000004 │ │ │ │ + tstpeq r0, #192, 4 @ p-variant is OBSOLETE │ │ │ │ + vst4.8 {d20-d23}, [pc :128], r3 │ │ │ │ + vmvn.i32 q10, #0 @ 0x00000000 │ │ │ │ + vmov.i32 d16, #49152 @ 0x0000c000 │ │ │ │ + addsmi r2, r3, #-1073741824 @ 0xc0000000 │ │ │ │ + vaddw.u8 , q2, d6 │ │ │ │ + @ instruction: 0xf0044103 │ │ │ │ + tstls r4, pc, lsl #8 │ │ │ │ + @ instruction: 0xf47f9405 │ │ │ │ + andcs sl, r1, #430080 @ 0x69000 │ │ │ │ + strtmi sl, [r8], -r4, lsl #18 │ │ │ │ + @ instruction: 0xff90f7f9 │ │ │ │ + bllt 0x66ad1c │ │ │ │ + svceq 0x0020f5b3 │ │ │ │ + ldrbhi pc, [ip], #-0 @ │ │ │ │ @ instruction: 0xf0004293 │ │ │ │ - @ instruction: 0xf5b383f3 │ │ │ │ - @ instruction: 0xf47f1f00 │ │ │ │ - vpmin.s8 q13, , │ │ │ │ - vsubw.s8 q8, q8, d0 │ │ │ │ + eorcs r8, r0, #687865856 @ 0x29000000 │ │ │ │ + addeq pc, r0, #192, 4 │ │ │ │ + @ instruction: 0xf47f4293 │ │ │ │ + vst1.16 {d26-d27}, [pc :64], r5 │ │ │ │ + vbic.i32 , #0 @ 0x00000000 │ │ │ │ eormi r0, r3, r0, lsl r3 │ │ │ │ - rsbsmi pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ - andseq pc, r0, #192, 4 │ │ │ │ - smlabtmi r3, r4, r3, pc @ │ │ │ │ - @ instruction: 0x91044293 │ │ │ │ - smlabtcs r3, r4, r3, pc @ │ │ │ │ - streq pc, [pc], #-4 @ 0xaccec │ │ │ │ - strls r9, [r5], #-262 @ 0xfffffefa │ │ │ │ - bge 0x1b69ef0 │ │ │ │ - stmdbge r4, {r0, r9, sp} │ │ │ │ - @ instruction: 0xf7f94628 │ │ │ │ - @ instruction: 0xf7ffff91 │ │ │ │ - @ instruction: 0xf5b3bb18 │ │ │ │ - @ instruction: 0xf0000f20 │ │ │ │ - addsmi r8, r3, #1560281088 @ 0x5d000000 │ │ │ │ - strthi pc, [sl], #-0 │ │ │ │ - vsubl.s8 q9, d0, d16 │ │ │ │ - addsmi r0, r3, #128, 4 │ │ │ │ - bge 0x1669f18 │ │ │ │ - cmnpvc r0, #1325400064 @ p-variant is OBSOLETE @ 0x4f000000 │ │ │ │ - tstpeq r0, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - @ instruction: 0xf0044023 │ │ │ │ - blcs 0x10ad568 │ │ │ │ - vsubl.u8 , d4, d6 │ │ │ │ - andls r3, r4, #805306368 @ 0x30000000 │ │ │ │ addcs pc, r1, #196, 6 @ 0x10000003 │ │ │ │ - strmi pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ - strls r9, [r5], #-519 @ 0xfffffdf9 │ │ │ │ - bge 0x1169f40 │ │ │ │ + andls r2, r7, #64, 22 @ 0x10000 │ │ │ │ + andmi pc, r3, #196, 6 @ 0x10000003 │ │ │ │ + vsubl.u8 , d4, d5 │ │ │ │ + @ instruction: 0xf0043203 │ │ │ │ + andls r0, r4, #251658240 @ 0xf000000 │ │ │ │ + @ instruction: 0xf47f9406 │ │ │ │ + stmdbge r4, {r0, r6, r9, fp, sp, pc} │ │ │ │ + @ instruction: 0xf7f84628 │ │ │ │ + @ instruction: 0xf7fffcf1 │ │ │ │ + smlalttcs fp, r0, pc, sl @ │ │ │ │ + asreq pc, r0, #5 @ │ │ │ │ + @ instruction: 0xf000428b │ │ │ │ + addsmi r8, r3, #240, 6 @ 0xc0000003 │ │ │ │ + mvnhi pc, #0 │ │ │ │ + svceq 0x0000f5b3 │ │ │ │ + bge 0xc69f84 │ │ │ │ strtmi sl, [r8], -r4, lsl #18 │ │ │ │ - ldc2l 7, cr15, [r2], #992 @ 0x3e0 │ │ │ │ - blt 0xffd2ad4c │ │ │ │ - vmla.f d18, d0, d0[0] │ │ │ │ - addmi r0, fp, #160, 2 @ 0x28 │ │ │ │ - mvnshi pc, #0 │ │ │ │ + andmi pc, r4, #196, 6 @ 0x10000003 │ │ │ │ + bicne pc, r4, #196, 6 @ 0x10000003 │ │ │ │ + andcc lr, r6, #3358720 @ 0x334000 │ │ │ │ + movwcc pc, #13252 @ 0x33c4 @ │ │ │ │ + streq pc, [pc], #-4 @ 0xacda0 │ │ │ │ + strcc lr, [r4], #-2509 @ 0xfffff633 │ │ │ │ + @ instruction: 0xf84cf7fd │ │ │ │ + blt 0xff4eada8 │ │ │ │ + svceq 0x0020f5b3 │ │ │ │ + strthi pc, [r7], #0 │ │ │ │ @ instruction: 0xf0004293 │ │ │ │ - @ instruction: 0xf5b383e2 │ │ │ │ - @ instruction: 0xf47f0f00 │ │ │ │ - stmdbge r4, {r0, r1, r2, r3, r5, r9, fp, sp, pc} │ │ │ │ - vrsubhn.i16 d20, q2, q12 │ │ │ │ - vsubl.u8 q10, d4, d4 │ │ │ │ - andls r3, r7, #201326592 @ 0xc000000 │ │ │ │ - vsubw.u8 , q2, d4 │ │ │ │ - @ instruction: 0xf00413c4 │ │ │ │ - stmib sp, {r0, r1, r2, r3, sl}^ │ │ │ │ - @ instruction: 0xf7fd4305 │ │ │ │ - @ instruction: 0xf7fff84d │ │ │ │ - @ instruction: 0xf5b3bad2 │ │ │ │ - @ instruction: 0xf0000f20 │ │ │ │ - addsmi r8, r3, #168, 8 @ 0xa8000000 │ │ │ │ - ldrbthi pc, [r5], #-0 @ │ │ │ │ - vsubl.s8 q9, d0, d16 │ │ │ │ - addsmi r0, r3, #128, 4 │ │ │ │ - bge 0x4e9fa4 │ │ │ │ - cmnpvc r0, #1325400064 @ p-variant is OBSOLETE @ 0x4f000000 │ │ │ │ - tstpeq r0, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - blcs 0x10bce40 │ │ │ │ - ldrthi pc, [r6], -r0 @ │ │ │ │ - svcvc 0x0060f5b3 │ │ │ │ - bge 0x1e9fbc │ │ │ │ - movtvs pc, #1028 @ 0x404 @ │ │ │ │ - andcc pc, r3, #196, 6 @ 0x10000003 │ │ │ │ - svcvs 0x0040f5b3 │ │ │ │ - @ instruction: 0xf0049204 │ │ │ │ - vsubl.u8 q8, d4, d15 │ │ │ │ - stmib sp, {r0, r1, sl, lr}^ │ │ │ │ - @ instruction: 0xf47f4205 │ │ │ │ - stmdbge r4, {r0, r2, r4, r5, r6, r7, r8, fp, sp, pc} │ │ │ │ - @ instruction: 0xf7f94628 │ │ │ │ - @ instruction: 0xf7fff8c3 │ │ │ │ - blcs 0xc9b87c │ │ │ │ + eorcs r8, r0, #116, 8 @ 0x74000000 │ │ │ │ + addeq pc, r0, #192, 4 │ │ │ │ + @ instruction: 0xf47f4293 │ │ │ │ + vst1.8 {d26-d27}, [pc] │ │ │ │ + vbic.i32 , #0 @ 0x00000000 │ │ │ │ + eormi r0, r3, r0, lsl r3 │ │ │ │ + @ instruction: 0xf0002b40 │ │ │ │ + @ instruction: 0xf5b38635 │ │ │ │ + @ instruction: 0xf47f7f60 │ │ │ │ + vst1.8 {d10-d11}, [r4], r3 │ │ │ │ + @ instruction: 0xf0046340 │ │ │ │ + @ instruction: 0xf5b3020f │ │ │ │ + andls r6, r6, #64, 30 @ 0x100 │ │ │ │ + andmi pc, r3, #196, 6 @ 0x10000003 │ │ │ │ + strcc pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ + andmi lr, r4, #3358720 @ 0x334000 │ │ │ │ + ldmibge r4!, {r0, r1, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc}^ │ │ │ │ + strtmi sl, [r8], -r4, lsl #18 │ │ │ │ + @ instruction: 0xf8c2f7f9 │ │ │ │ + blt 0xfe96ae04 │ │ │ │ + mrscs r2, (UNDEF: 0) │ │ │ │ + stmib sp, {r0, r1, r2, r3, r5, r8, r9, fp, sp}^ │ │ │ │ + vrhadd.s8 d16, d0, d4 │ │ │ │ + @ instruction: 0xf1a382e8 │ │ │ │ + bcs 0x26d81c │ │ │ │ + subshi pc, sp, #0, 4 │ │ │ │ + blcs 0x1fbc2c │ │ │ │ + strhi pc, [r4, #-512]! @ 0xfffffe00 │ │ │ │ + @ instruction: 0xf003e8df │ │ │ │ + stceq 3, cr0, [sp, #-12] │ │ │ │ + movwcs r0, #11019 @ 0x2b0b │ │ │ │ + stmdbge r4, {r1, r9, sp} │ │ │ │ + @ instruction: 0xf7fb4628 │ │ │ │ + @ instruction: 0xf7fffdab │ │ │ │ + movwcs fp, #27268 @ 0x6a84 │ │ │ │ + movwcs lr, #18422 @ 0x47f6 │ │ │ │ + @ instruction: 0xf8d5e7f4 │ │ │ │ + stmib sp, {r2, r3, r7, ip, sp}^ │ │ │ │ + andcs r0, r0, r8, lsl #2 │ │ │ │ + blcs 0xc75258 │ │ │ │ smlabteq r4, sp, r9, lr │ │ │ │ - rschi pc, fp, #64, 4 │ │ │ │ + eorhi pc, ip, #64, 4 │ │ │ │ addeq pc, r0, #-1073741784 @ 0xc0000028 │ │ │ │ vpmax.s8 d2, d0, d7 │ │ │ │ - blcc 0xfe14d780 │ │ │ │ + blcc 0xfe14d74c │ │ │ │ vqdmulh.s d2, d0, d5 │ │ │ │ - ldm pc, {r0, r1, r2, r5, r8, sl, pc}^ @ │ │ │ │ + ldm pc, {r2, r3, r4, r5, r6, r7, sl, pc}^ @ │ │ │ │ movweq pc, #12291 @ 0x3003 @ │ │ │ │ - bleq 0x370244 │ │ │ │ - andcs r2, r2, #134217728 @ 0x8000000 │ │ │ │ + bleq 0x3702b0 │ │ │ │ + andcs r2, r0, #134217728 @ 0x8000000 │ │ │ │ strtmi sl, [r8], -r4, lsl #18 │ │ │ │ - stc2 7, cr15, [lr, #1004]! @ 0x3ec │ │ │ │ - blt 0xfe2eae1c │ │ │ │ + @ instruction: 0xf8a6f7fc │ │ │ │ + blt 0x18eae88 │ │ │ │ ldrb r2, [r6, r6, lsl #6]! │ │ │ │ ldrb r2, [r4, r4, lsl #6]! │ │ │ │ - ldrdcc pc, [ip], r5 │ │ │ │ - smlabteq r6, sp, r9, lr │ │ │ │ - mrscs r2, (UNDEF: 0) │ │ │ │ - stmib sp, {r0, r1, r2, r3, r5, r8, r9, fp, sp}^ │ │ │ │ + andcs r9, r0, r8, lsl #4 │ │ │ │ + ldrdcs pc, [ip], r5 │ │ │ │ + tstcs r0, r9, lsl #2 │ │ │ │ + stmib sp, {r0, r1, r2, r3, r5, r9, fp, sp}^ │ │ │ │ vrhadd.s8 d16, d0, d4 │ │ │ │ - @ instruction: 0xf1a3822f │ │ │ │ - bcs 0x26d844 │ │ │ │ - eorshi pc, fp, #0, 4 │ │ │ │ - blcs 0x1fbc54 │ │ │ │ - ldrbthi pc, [pc], #512 @ 0xace50 @ │ │ │ │ - @ instruction: 0xf003e8df │ │ │ │ + @ instruction: 0xf1a28339 │ │ │ │ + blcs 0x26dcb0 │ │ │ │ + andshi pc, r3, #0, 4 │ │ │ │ + bcs 0x1fb8c0 │ │ │ │ + strbhi pc, [pc, -r0, lsl #4]! @ │ │ │ │ + @ instruction: 0xf002e8df │ │ │ │ stceq 3, cr0, [sp, #-12] │ │ │ │ movwcs r0, #11019 @ 0x2b0b │ │ │ │ - stmdbge r4, {r9, sp} │ │ │ │ + stmdbge r4, {r1, r9, sp} │ │ │ │ @ instruction: 0xf7fc4628 │ │ │ │ - @ instruction: 0xf7fff8a9 │ │ │ │ - movwcs fp, #27236 @ 0x6a64 │ │ │ │ + @ instruction: 0xf7fff881 │ │ │ │ + movwcs fp, #27195 @ 0x6a3b │ │ │ │ movwcs lr, #18422 @ 0x47f6 │ │ │ │ - stmib sp, {r2, r4, r5, r6, r7, r8, r9, sl, sp, lr, pc}^ │ │ │ │ - andcs r1, r0, r6, lsl #4 │ │ │ │ - ldrdcs pc, [ip], r5 │ │ │ │ - stmib sp, {r8, sp}^ │ │ │ │ - bcs 0xc6d294 │ │ │ │ - teqphi ip, #64, 4 @ p-variant is OBSOLETE │ │ │ │ - orreq pc, r0, #-2147483608 @ 0x80000028 │ │ │ │ - vqdmulh.s d2, d0, d7 │ │ │ │ - bcc 0xfe14d6ec │ │ │ │ - vpmax.s8 d2, d0, d5 │ │ │ │ - ldm pc, {r1, r4, r5, r6, r8, r9, sl, pc}^ @ │ │ │ │ - movweq pc, #12290 @ 0x3002 @ │ │ │ │ - bleq 0x3702d8 │ │ │ │ - andcs r2, r2, #134217728 @ 0x8000000 │ │ │ │ + @ instruction: 0xf8d5e7f4 │ │ │ │ + stmib sp, {r2, r3, r7, ip, sp}^ │ │ │ │ + andcs r0, r0, r8, lsl #2 │ │ │ │ + blcs 0xc752ec │ │ │ │ + smlabteq r4, sp, r9, lr │ │ │ │ + rsbhi pc, r7, #64, 4 │ │ │ │ + addeq pc, r0, #-1073741784 @ 0xc0000028 │ │ │ │ + vpmax.s8 d2, d0, d7 │ │ │ │ + blcc 0xfe14d6b8 │ │ │ │ + vqdmulh.s d2, d0, d5 │ │ │ │ + ldm pc, {r3, r4, r5, r7, sl, pc}^ @ │ │ │ │ + movweq pc, #12291 @ 0x3003 @ │ │ │ │ + bleq 0x370344 │ │ │ │ + andcs r2, r0, #134217728 @ 0x8000000 │ │ │ │ strtmi sl, [r8], -r4, lsl #18 │ │ │ │ - @ instruction: 0xf884f7fc │ │ │ │ - blt 0x10aaeb0 │ │ │ │ + ldc2 7, cr15, [ip, #-1004]! @ 0xfffffc14 │ │ │ │ + blt 0x62af1c │ │ │ │ ldrb r2, [r6, r6, lsl #6]! │ │ │ │ ldrb r2, [r4, r4, lsl #6]! │ │ │ │ - ldrdcc pc, [ip], r5 │ │ │ │ - smlabteq r6, sp, r9, lr │ │ │ │ - mrscs r2, (UNDEF: 0) │ │ │ │ - stmib sp, {r0, r1, r2, r3, r5, r8, r9, fp, sp}^ │ │ │ │ - vrhadd.s8 d16, d0, d4 │ │ │ │ - @ instruction: 0xf1a3826a │ │ │ │ - bcs 0x26d8d8 │ │ │ │ - mvnshi pc, r0, lsl #4 │ │ │ │ - blcs 0x1fbce8 │ │ │ │ - ldrthi pc, [fp], #512 @ 0x200 @ │ │ │ │ - @ instruction: 0xf003e8df │ │ │ │ - stceq 3, cr0, [sp, #-12] │ │ │ │ - movwcs r0, #11019 @ 0x2b0b │ │ │ │ - stmdbge r4, {r9, sp} │ │ │ │ - @ instruction: 0xf7fb4628 │ │ │ │ - @ instruction: 0xf7fffd3f │ │ │ │ - movwcs fp, #27161 @ 0x6a19 │ │ │ │ - movwcs lr, #18422 @ 0x47f6 │ │ │ │ - andcs lr, r0, #244, 14 @ 0x3d00000 │ │ │ │ + andls r2, r6, #0, 4 │ │ │ │ + andcs pc, r3, #196, 6 @ 0x10000003 │ │ │ │ movweq pc, #61443 @ 0xf003 @ │ │ │ │ - andcc lr, r5, #3358720 @ 0x334000 │ │ │ │ + movwls fp, #21217 @ 0x52e1 │ │ │ │ + movwcs r0, #4178 @ 0x1052 │ │ │ │ + ldrbtmi pc, [r0], #-1044 @ 0xfffffbec @ │ │ │ │ + andne lr, r7, #3358720 @ 0x334000 │ │ │ │ + @ instruction: 0xf47f9304 │ │ │ │ + stmdbge r4, {r0, r2, r3, r6, r8, fp, sp, pc} │ │ │ │ + vmax.s8 d20, d5, d24 │ │ │ │ + vmvn.i32 d22, #1280 @ 0x00000500 │ │ │ │ + strls r0, [r0], #-517 @ 0xfffffdfb │ │ │ │ + ldc2 7, cr15, [sl], {250} @ 0xfa │ │ │ │ + ldmiblt r5!, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + andls r2, r6, #0, 4 │ │ │ │ andcs pc, r3, #196, 6 @ 0x10000003 │ │ │ │ - movwls r2, #17153 @ 0x4301 │ │ │ │ - andls r4, r8, #154 @ 0x9a │ │ │ │ - @ instruction: 0xf414b2e2 │ │ │ │ - andls r4, r7, #112, 8 @ 0x70000000 │ │ │ │ - ldmdbge r0, {r0, r1, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc}^ │ │ │ │ - strtmi sl, [r8], -r4, lsl #18 │ │ │ │ - eorsvs pc, r5, #1342177284 @ 0x50000004 │ │ │ │ - andeq pc, r5, #192, 4 │ │ │ │ - @ instruction: 0xf7fa9400 │ │ │ │ - @ instruction: 0xf7fffc9d │ │ │ │ - andcs fp, r0, #4079616 @ 0x3e4000 │ │ │ │ - vsubl.u8 , d4, d6 │ │ │ │ - @ instruction: 0xf0032203 │ │ │ │ - movwls r0, #21263 @ 0x530f │ │ │ │ - subseq fp, r2, r3, ror #5 │ │ │ │ - andls r9, r8, #469762048 @ 0x1c000000 │ │ │ │ - cmnpmi r0, #20, 8 @ p-variant is OBSOLETE @ 0x14000000 │ │ │ │ - andeq pc, r1, #79 @ 0x4f │ │ │ │ - @ instruction: 0xf47f9204 │ │ │ │ - stmdbge r4, {r0, r1, r4, r5, r8, fp, sp, pc} │ │ │ │ + movweq pc, #61443 @ 0xf003 @ │ │ │ │ + movwls fp, #21217 @ 0x52e1 │ │ │ │ + movwcs r0, #4178 @ 0x1052 │ │ │ │ + andne lr, r7, #3358720 @ 0x334000 │ │ │ │ + @ instruction: 0xf4149304 │ │ │ │ + @ instruction: 0xf47f4370 │ │ │ │ + stmdbge r4, {r0, r4, r5, r8, fp, sp, pc} │ │ │ │ vmax.s8 d20, d3, d24 │ │ │ │ vrshr.s64 , , #64 │ │ │ │ movwls r0, #522 @ 0x20a │ │ │ │ - stc2 7, cr15, [r0], {250} @ 0xfa │ │ │ │ - ldmiblt ip, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + ldc2l 7, cr15, [lr], #-1000 @ 0xfffffc18 │ │ │ │ + ldmiblt r9, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ vpadd.i8 d2, d0, d5 │ │ │ │ - andcs r8, r0, #266338304 @ 0xfe00000 │ │ │ │ + andcs r8, r0, #252, 12 @ 0xfc00000 │ │ │ │ strtmi sl, [r8], -r4, lsl #18 │ │ │ │ - mrc2 7, 3, pc, cr6, cr11, {7} │ │ │ │ - ldmiblt r2, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + mrc2 7, 3, pc, cr4, cr11, {7} │ │ │ │ + stmiblt pc, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ @ │ │ │ │ ldrdcc pc, [ip], r5 │ │ │ │ - mrsls r2, (UNDEF: 7) │ │ │ │ - blcs 0xc75398 │ │ │ │ - stmib sp, {r0, r1, r3, r9, ip, pc}^ │ │ │ │ + mrsls r2, (UNDEF: 11) │ │ │ │ + blcs 0xc753b8 │ │ │ │ + stmib sp, {r0, r1, r2, r9, ip, pc}^ │ │ │ │ vrhadd.s8 d16, d0, d4 │ │ │ │ - @ instruction: 0xf1a3840a │ │ │ │ - bcs 0x26d9a8 │ │ │ │ - orrhi pc, r9, r0, lsl #4 │ │ │ │ - blcs 0x1fbdb8 │ │ │ │ - strbhi pc, [sl, #-512] @ 0xfffffe00 @ │ │ │ │ + @ instruction: 0xf1a38408 │ │ │ │ + bcs 0x26d9c8 │ │ │ │ + orrhi pc, r7, r0, lsl #4 │ │ │ │ + blcs 0x1fbdd8 │ │ │ │ + strbhi pc, [r8, #-512] @ 0xfffffe00 @ │ │ │ │ @ instruction: 0xf003e8df │ │ │ │ stceq 3, cr0, [sp, #-12] │ │ │ │ movwcs r0, #11019 @ 0x2b0b │ │ │ │ stmdbge r4, {r9, sp} │ │ │ │ @ instruction: 0xf7fb4628 │ │ │ │ - @ instruction: 0xf7fffe55 │ │ │ │ - movwcs fp, #27057 @ 0x69b1 │ │ │ │ + @ instruction: 0xf7fffe53 │ │ │ │ + movwcs fp, #27054 @ 0x69ae │ │ │ │ movwcs lr, #18422 @ 0x47f6 │ │ │ │ @ instruction: 0xf8d5e7f4 │ │ │ │ andcs r3, r0, ip, lsl #1 │ │ │ │ - tstcs r0, r7, lsl #2 │ │ │ │ - andls r2, fp, #48128 @ 0xbc00 │ │ │ │ + tstcs r0, fp, lsl #2 │ │ │ │ + andls r2, r7, #48128 @ 0xbc00 │ │ │ │ smlabteq r4, sp, r9, lr │ │ │ │ mvnshi pc, #64, 4 │ │ │ │ addeq pc, r0, #-1073741784 @ 0xc0000028 │ │ │ │ vpmax.s8 d2, d0, d7 │ │ │ │ - blcc 0xfe14d588 │ │ │ │ + blcc 0xfe14d5a0 │ │ │ │ vqdmulh.s d2, d0, d5 │ │ │ │ - ldm pc, {r3, r5, r8, sl, pc}^ @ │ │ │ │ + ldm pc, {r1, r2, r5, r8, sl, pc}^ @ │ │ │ │ movweq pc, #12291 @ 0x3003 @ │ │ │ │ - bleq 0x37043c │ │ │ │ + bleq 0x37045c │ │ │ │ andcs r2, r0, #134217728 @ 0x8000000 │ │ │ │ strtmi sl, [r8], -r4, lsl #18 │ │ │ │ - @ instruction: 0xff3af7fb │ │ │ │ - stmiblt sp, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + @ instruction: 0xff38f7fb │ │ │ │ + stmiblt sl, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ ldrb r2, [r6, r6, lsl #6]! │ │ │ │ ldrb r2, [r4, r4, lsl #6]! │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ stmib sp, {r0, r1, r2, r3, r5, r8, r9, fp, sp}^ │ │ │ │ vrhadd.s8 d16, d0, d4 │ │ │ │ - @ instruction: 0xf1a383fd │ │ │ │ - bcs 0x26da34 │ │ │ │ - mrshi pc, (UNDEF: 99) @ │ │ │ │ - blcs 0x1fbe44 │ │ │ │ - strbthi pc, [sl], #512 @ 0x200 @ │ │ │ │ + @ instruction: 0xf1a383fb │ │ │ │ + bcs 0x26da54 │ │ │ │ + mrshi pc, (UNDEF: 97) @ │ │ │ │ + blcs 0x1fbe64 │ │ │ │ + strbthi pc, [r8], #512 @ 0x200 @ │ │ │ │ @ instruction: 0xf003e8df │ │ │ │ stceq 3, cr0, [sp, #-12] │ │ │ │ movwcs r0, #11019 @ 0x2b0b │ │ │ │ stmdbge r4, {r1, r9, sp} │ │ │ │ @ instruction: 0xf7fb4628 │ │ │ │ - @ instruction: 0xf7fffe0f │ │ │ │ - movwcs fp, #26987 @ 0x696b │ │ │ │ + @ instruction: 0xf7fffe0d │ │ │ │ + movwcs fp, #26984 @ 0x6968 │ │ │ │ movwcs lr, #18422 @ 0x47f6 │ │ │ │ @ instruction: 0xf8d5e7f4 │ │ │ │ - andls r2, r7, ip, lsl #1 │ │ │ │ - mrsls r2, (UNDEF: 11) │ │ │ │ + andls r2, fp, ip, lsl #1 │ │ │ │ + mrsls r2, (UNDEF: 7) │ │ │ │ @ instruction: 0xf04f2a2f │ │ │ │ - @ instruction: 0xf8cd0100 │ │ │ │ - stmib sp, {r3, r5, lr, pc}^ │ │ │ │ + stmib sp, {r8}^ │ │ │ │ vrhadd.s8 d16, d0, d4 │ │ │ │ @ instruction: 0xf1a283c2 │ │ │ │ - blcs 0x26de84 │ │ │ │ + blcs 0x26dea0 │ │ │ │ tstphi fp, r0, lsl #4 @ p-variant is OBSOLETE │ │ │ │ - bcs 0x1fba94 │ │ │ │ + bcs 0x1fbab0 │ │ │ │ ldrbthi pc, [sl], -r0, lsl #4 @ │ │ │ │ @ instruction: 0xf002e8df │ │ │ │ stceq 3, cr0, [sp, #-12] │ │ │ │ movwcs r0, #11019 @ 0x2b0b │ │ │ │ stmdbge r4, {r1, r9, sp} │ │ │ │ @ instruction: 0xf7fb4628 │ │ │ │ @ instruction: 0xf7fffef1 │ │ │ │ - movwcs fp, #26948 @ 0x6944 │ │ │ │ + movwcs fp, #26947 @ 0x6943 │ │ │ │ movwcs lr, #18422 @ 0x47f6 │ │ │ │ - blcs 0x627084 │ │ │ │ + blcs 0x6270a0 │ │ │ │ strbthi pc, [r1], -r0, lsl #4 @ │ │ │ │ stmdbge r4, {r1, r9, sp} │ │ │ │ @ instruction: 0xf7fb4628 │ │ │ │ @ instruction: 0xf7fffdd9 │ │ │ │ - blcs 0x61b59c │ │ │ │ + blcs 0x61b5b4 │ │ │ │ ldrbhi pc, [r7], -r0, lsl #4 @ │ │ │ │ stmdbge r4, {r1, r9, sp} │ │ │ │ @ instruction: 0xf7fb4628 │ │ │ │ @ instruction: 0xf7fffdcf │ │ │ │ - blcs 0x61b588 │ │ │ │ + blcs 0x61b5a0 │ │ │ │ strbhi pc, [sp], -r0, lsl #4 @ │ │ │ │ stmdbge r4, {r9, sp} │ │ │ │ @ instruction: 0xf7fb4628 │ │ │ │ @ instruction: 0xf7fffdc5 │ │ │ │ - @ instruction: 0xf414b921 │ │ │ │ + @ instruction: 0xf414b920 │ │ │ │ @ instruction: 0xf0402f70 │ │ │ │ @ instruction: 0xf014847f │ │ │ │ @ instruction: 0xf47f0fec │ │ │ │ - @ instruction: 0xf004a919 │ │ │ │ - blcc 0xedd50 │ │ │ │ + @ instruction: 0xf004a918 │ │ │ │ + blcc 0xedd6c │ │ │ │ @ instruction: 0xf63f2b0f │ │ │ │ - andge sl, r1, #311296 @ 0x4c000 │ │ │ │ + andge sl, r1, #294912 @ 0x48000 │ │ │ │ @ instruction: 0xf023f852 │ │ │ │ - andeq sp, sl, r5, ror r1 │ │ │ │ - andeq sp, sl, fp, ror #2 │ │ │ │ - andeq sp, sl, r7, asr r1 │ │ │ │ - andeq ip, sl, sp, lsr #6 │ │ │ │ - andeq ip, sl, sp, lsr #6 │ │ │ │ - andeq ip, sl, sp, lsr #6 │ │ │ │ - andeq ip, sl, sp, lsr #6 │ │ │ │ - andeq ip, sl, sp, lsr #6 │ │ │ │ - andeq ip, sl, sp, lsr #6 │ │ │ │ - andeq ip, sl, sp, lsr #6 │ │ │ │ - andeq ip, sl, sp, lsr #6 │ │ │ │ - andeq ip, sl, sp, lsr #6 │ │ │ │ - andeq ip, sl, sp, lsr #6 │ │ │ │ - andeq ip, sl, sp, lsr #6 │ │ │ │ - andeq ip, sl, sp, lsr #6 │ │ │ │ - andeq sp, sl, sp, asr #2 │ │ │ │ + muleq sl, r1, r1 │ │ │ │ + andeq sp, sl, r7, lsl #3 │ │ │ │ + andeq sp, sl, r3, ror r1 │ │ │ │ + andeq ip, sl, r7, asr #6 │ │ │ │ + andeq ip, sl, r7, asr #6 │ │ │ │ + andeq ip, sl, r7, asr #6 │ │ │ │ + andeq ip, sl, r7, asr #6 │ │ │ │ + andeq ip, sl, r7, asr #6 │ │ │ │ + andeq ip, sl, r7, asr #6 │ │ │ │ + andeq ip, sl, r7, asr #6 │ │ │ │ + andeq ip, sl, r7, asr #6 │ │ │ │ + andeq ip, sl, r7, asr #6 │ │ │ │ + andeq ip, sl, r7, asr #6 │ │ │ │ + andeq ip, sl, r7, asr #6 │ │ │ │ + andeq ip, sl, r7, asr #6 │ │ │ │ + andeq sp, sl, r9, ror #2 │ │ │ │ @ instruction: 0xf7f64628 │ │ │ │ - @ instruction: 0xf7ffff01 │ │ │ │ - stcvs 8, cr11, [fp, #940]! @ 0x3ac │ │ │ │ + @ instruction: 0xf7fffef3 │ │ │ │ + stcvs 8, cr11, [fp, #936]! @ 0x3a8 │ │ │ │ stmiavs r9!, {r3, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7fb1ac9 │ │ │ │ movwcs pc, #23125 @ 0x5a55 @ │ │ │ │ @ instruction: 0xf7ff60eb │ │ │ │ - strtmi fp, [r8], -r1, ror #17 │ │ │ │ - blx 0xff46b150 │ │ │ │ - ldmlt ip, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + strtmi fp, [r8], -r0, ror #17 │ │ │ │ + blx 0xff46b16c │ │ │ │ + ldmlt fp, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf7f74628 │ │ │ │ @ instruction: 0xf7fffa99 │ │ │ │ - stmdbge r4, {r0, r1, r2, r4, r6, r7, fp, ip, sp, pc} │ │ │ │ - rsclt r4, r2, #40, 12 @ 0x2800000 │ │ │ │ - movwcs pc, #13252 @ 0x33c4 @ │ │ │ │ - strmi pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ - andcc lr, r6, #3358720 @ 0x334000 │ │ │ │ - stmib sp, {r0, r8, r9, sp}^ │ │ │ │ - @ instruction: 0xf7fd3404 │ │ │ │ + stmdbge r4, {r1, r2, r4, r6, r7, fp, ip, sp, pc} │ │ │ │ + vrsubhn.i16 d20, q2, q12 │ │ │ │ + vsubl.u8 q10, d4, d3 │ │ │ │ + rsclt r2, r4, #201326592 @ 0xc000000 │ │ │ │ + movwcs lr, #22989 @ 0x59cd │ │ │ │ + movwcs r9, #5127 @ 0x1407 │ │ │ │ + @ instruction: 0xf7fd9304 │ │ │ │ @ instruction: 0xf7fff82f │ │ │ │ - @ instruction: 0xf1b3b8c7 │ │ │ │ + @ instruction: 0xf1b3b8c6 │ │ │ │ @ instruction: 0xf47f1f20 │ │ │ │ vst2.8 {d26-d27}, [pc] │ │ │ │ vmvn.i32 q11, #3072 @ 0x00000c00 │ │ │ │ - vmov.i32 d16, #49152 @ 0x0000c000 │ │ │ │ - b 0x1b95c4 │ │ │ │ - tstls r4, r2, lsl #6 │ │ │ │ + @ instruction: 0xf0040210 │ │ │ │ + b 0x1ad610 │ │ │ │ + tstls r6, r2, lsl #6 │ │ │ │ cmnpvs r0, pc, asr #8 @ p-variant is OBSOLETE │ │ │ │ tstpeq r0, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ - andeq pc, pc, r4 │ │ │ │ + andmi pc, r3, r4, asr #7 │ │ │ │ vsubl.u8 q10, d20, d11 │ │ │ │ - andls r4, r6, r3, lsl #8 │ │ │ │ - @ instruction: 0xf0009405 │ │ │ │ + andls r3, r5, r3, lsl #8 │ │ │ │ + @ instruction: 0xf0009404 │ │ │ │ vqrshl.s8 d8, d30, d16 │ │ │ │ @ instruction: 0xf5b383e5 │ │ │ │ @ instruction: 0xf0006f74 │ │ │ │ @ instruction: 0xf5b385ae │ │ │ │ @ instruction: 0xf0006f7c │ │ │ │ @ instruction: 0xf5b385a0 │ │ │ │ @ instruction: 0xf47e6f70 │ │ │ │ stmdbge r4, {r0, r1, r3, r5, r6, r7, r8, r9, sl, fp, sp, pc} │ │ │ │ @ instruction: 0xf6424628 │ │ │ │ vrshr.s64 d21, d21, #64 │ │ │ │ @ instruction: 0xf7f8020a │ │ │ │ @ instruction: 0xf7fffd7d │ │ │ │ - vst2.32 {d27-d28}, [pc :64], r6 │ │ │ │ + vst2.32 {d27-d28}, [pc :64], r5 │ │ │ │ vmvn.i32 q11, #3072 @ 0x00000c00 │ │ │ │ - vmov.i32 d16, #49152 @ 0x0000c000 │ │ │ │ - b 0x1b9620 │ │ │ │ - tstls r4, r2, lsl #6 │ │ │ │ + @ instruction: 0xf0040210 │ │ │ │ + b 0x1ad66c │ │ │ │ + tstls r6, r2, lsl #6 │ │ │ │ cmnpvs r0, pc, asr #8 @ p-variant is OBSOLETE │ │ │ │ tstpeq r0, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ - andeq pc, pc, r4 │ │ │ │ + andmi pc, r3, r4, asr #7 │ │ │ │ vsubl.u8 q10, d20, d11 │ │ │ │ - andls r4, r6, r3, lsl #8 │ │ │ │ - @ instruction: 0xf0009405 │ │ │ │ + andls r3, r5, r3, lsl #8 │ │ │ │ + @ instruction: 0xf0009404 │ │ │ │ vrshl.s8 q4, q12, q0 │ │ │ │ @ instruction: 0xf5b383cb │ │ │ │ @ instruction: 0xf0006f74 │ │ │ │ @ instruction: 0xf5b38558 │ │ │ │ @ instruction: 0xf0006f7c │ │ │ │ @ instruction: 0xf5b3854a │ │ │ │ @ instruction: 0xf47e6f70 │ │ │ │ stmdbge r4, {r0, r2, r3, r4, r5, r7, r8, r9, sl, fp, sp, pc} │ │ │ │ vmax.s8 d20, d3, d24 │ │ │ │ vsubl.s8 , d16, d21 │ │ │ │ @ instruction: 0xf7f8020a │ │ │ │ @ instruction: 0xf7fffd4f │ │ │ │ - orrcs fp, r0, #104, 16 @ 0x680000 │ │ │ │ + orrcs fp, r0, #6750208 @ 0x670000 │ │ │ │ tstpeq r0, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - andmi pc, r3, #196, 6 @ 0x10000003 │ │ │ │ - @ instruction: 0xf0049204 │ │ │ │ - andls r0, r5, #-268435456 @ 0xf0000000 │ │ │ │ andcs pc, r3, #196, 6 @ 0x10000003 │ │ │ │ vsubl.u8 , d4, d6 │ │ │ │ - andsmi r3, ip, r3, lsl #4 │ │ │ │ - @ instruction: 0xf0009207 │ │ │ │ + andls r4, r4, #805306368 @ 0x30000000 │ │ │ │ + andcc pc, r3, #196, 6 @ 0x10000003 │ │ │ │ + @ instruction: 0xf0049207 │ │ │ │ + andsmi r0, ip, pc, lsl #4 │ │ │ │ + @ instruction: 0xf0009205 │ │ │ │ addsmi r8, ip, #939524096 @ 0x38000000 │ │ │ │ svcge 0x009ef47e │ │ │ │ stmdbge r4, {r0, r8, r9, sp} │ │ │ │ @ instruction: 0x4628461a │ │ │ │ - blx 0xfe36b27e │ │ │ │ - stmdalt fp, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + blx 0xfe36b29a │ │ │ │ + stmdalt sl, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ stmdble lr, {r0, r1, r2, r3, r4, r8, r9, fp, sp} │ │ │ │ andcs r3, r1, #32, 22 @ 0x8000 │ │ │ │ tstpmi sp, r0, asr #4 @ p-variant is OBSOLETE │ │ │ │ vpmax.u8 d15, d3, d2 │ │ │ │ @ instruction: 0xf040420b │ │ │ │ @ instruction: 0xf41382ce │ │ │ │ svclt 0x00184f50 │ │ │ │ @ instruction: 0xf47f230e │ │ │ │ - @ instruction: 0xf7f6adcf │ │ │ │ - orrcs pc, r0, #220160 @ 0x35c00 │ │ │ │ + @ instruction: 0xf7f6add2 │ │ │ │ + orrcs pc, r0, #205824 @ 0x32400 │ │ │ │ tstpeq r0, #192, 4 @ p-variant is OBSOLETE │ │ │ │ + andcs pc, r3, #196, 6 @ 0x10000003 │ │ │ │ + andls r4, r6, #35 @ 0x23 │ │ │ │ andmi pc, r3, #196, 6 @ 0x10000003 │ │ │ │ - andls r4, r4, #35 @ 0x23 │ │ │ │ - andeq pc, pc, #4 │ │ │ │ - vsubl.u8 , d4, d5 │ │ │ │ - vsubl.u8 q9, d4, d3 │ │ │ │ - stmib sp, {r0, r1, sl, ip, sp}^ │ │ │ │ - blcs 0xb62fc │ │ │ │ + vsubl.u8 , d4, d4 │ │ │ │ + @ instruction: 0xf0043203 │ │ │ │ + andls r0, r7, #251658240 @ 0xf000000 │ │ │ │ + blcs 0xd2314 │ │ │ │ svcge 0x0070f47e │ │ │ │ andcs r2, r0, #67108864 @ 0x4000000 │ │ │ │ strtmi sl, [r8], -r4, lsl #18 │ │ │ │ - blx 0xfe4eb2d8 │ │ │ │ - ldmdalt sp, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + blx 0xfe4eb2f4 │ │ │ │ + ldmdalt ip, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ vsubw.s8 q9, q8, d0 │ │ │ │ vorr.i32 d16, #49152 @ 0x0000c000 │ │ │ │ - eormi r4, r3, r3, lsl #4 │ │ │ │ - @ instruction: 0xf0049204 │ │ │ │ - andls r0, r5, #-268435456 @ 0xf0000000 │ │ │ │ - andcs pc, r3, #196, 6 @ 0x10000003 │ │ │ │ - strcc pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ - strcs lr, [r6], #-2509 @ 0xfffff633 │ │ │ │ + eormi r2, r3, r3, lsl #4 │ │ │ │ + vsubl.u8 , d4, d6 │ │ │ │ + andls r4, r4, #805306368 @ 0x30000000 │ │ │ │ + andcc pc, r3, #196, 6 @ 0x10000003 │ │ │ │ + streq pc, [pc], #-4 @ 0xad330 │ │ │ │ + strls r9, [r5], #-519 @ 0xfffffdf9 │ │ │ │ @ instruction: 0xf47e2b00 │ │ │ │ andcs sl, r1, #340 @ 0x154 │ │ │ │ strtmi sl, [r8], -r4, lsl #18 │ │ │ │ - blx 0x1e6b30c │ │ │ │ - stmdalt r3, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + blx 0x1e6b328 │ │ │ │ + stmdalt r2, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ vsubw.s8 q9, q8, d0 │ │ │ │ vorr.i32 d16, #49152 @ 0x0000c000 │ │ │ │ - andls r4, r4, #805306368 @ 0x30000000 │ │ │ │ - andeq pc, pc, #4 │ │ │ │ - vsubl.u8 , d4, d5 │ │ │ │ andls r2, r6, #805306368 @ 0x30000000 │ │ │ │ - andcc pc, r3, #196, 6 @ 0x10000003 │ │ │ │ - b 0x5d1b68 │ │ │ │ + andmi pc, r3, #196, 6 @ 0x10000003 │ │ │ │ + vsubl.u8 , d4, d4 │ │ │ │ + andls r3, r7, #805306368 @ 0x30000000 │ │ │ │ + andeq pc, pc, #4 │ │ │ │ + b 0x5d1b7c │ │ │ │ @ instruction: 0xf0000203 │ │ │ │ addsmi r8, sl, #-268435444 @ 0xf000000c │ │ │ │ svcge 0x0038f47e │ │ │ │ andcs r2, r0, #67108864 @ 0x4000000 │ │ │ │ strtmi sl, [r8], -r4, lsl #18 │ │ │ │ - blx 0x9eb34a │ │ │ │ - svclt 0x00e5f7fe │ │ │ │ + blx 0x9eb366 │ │ │ │ + svclt 0x00e4f7fe │ │ │ │ vsubw.s8 q9, q8, d0 │ │ │ │ vorr.i32 d16, #49152 @ 0x0000c000 │ │ │ │ - eormi r4, r3, r3, lsl #4 │ │ │ │ - @ instruction: 0xf0049204 │ │ │ │ - andls r0, r5, #-268435456 @ 0xf0000000 │ │ │ │ - andcs pc, r3, #196, 6 @ 0x10000003 │ │ │ │ - strcc pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ - strcs lr, [r6], #-2509 @ 0xfffff633 │ │ │ │ + eormi r2, r3, r3, lsl #4 │ │ │ │ + vsubl.u8 , d4, d6 │ │ │ │ + andls r4, r4, #805306368 @ 0x30000000 │ │ │ │ + andcc pc, r3, #196, 6 @ 0x10000003 │ │ │ │ + streq pc, [pc], #-4 @ 0xad3a0 │ │ │ │ + strls r9, [r5], #-519 @ 0xfffffdf9 │ │ │ │ @ instruction: 0xf0002b00 │ │ │ │ @ instruction: 0xf5b382ec │ │ │ │ @ instruction: 0xf47e1f80 │ │ │ │ movwcs sl, #3865 @ 0xf19 │ │ │ │ stmdbge r4, {r0, r9, sp} │ │ │ │ @ instruction: 0xf7f94628 │ │ │ │ @ instruction: 0xf7fefb05 │ │ │ │ - blcs 0x89d2c0 │ │ │ │ - blcc 0x8e39d0 │ │ │ │ + blcs 0x89d2d8 │ │ │ │ + blcc 0x8e39ec │ │ │ │ vhsub.s8 d18, d0, d1 │ │ │ │ - blx 0x13d7e8 │ │ │ │ + blx 0x13d804 │ │ │ │ andmi pc, fp, #201326592 @ 0xc000000 │ │ │ │ subhi pc, pc, #64 @ 0x40 │ │ │ │ svcmi 0x0050f413 │ │ │ │ movwcs fp, #61208 @ 0xef18 │ │ │ │ - ldcge 4, cr15, [r4, #508] @ 0x1fc │ │ │ │ - blcs 0x8a71b0 │ │ │ │ + ldcge 4, cr15, [r7, #508] @ 0x1fc │ │ │ │ + blcs 0x8a71cc │ │ │ │ svcge 0x0077f67f │ │ │ │ andcs r3, r1, #32, 22 @ 0x8000 │ │ │ │ tstpmi sp, r0, asr #4 @ p-variant is OBSOLETE │ │ │ │ vpmax.u8 d15, d3, d2 │ │ │ │ @ instruction: 0xf040420b │ │ │ │ @ instruction: 0xf4138239 │ │ │ │ svclt 0x00184f50 │ │ │ │ @ instruction: 0xf47f230e │ │ │ │ - @ instruction: 0xe766ad12 │ │ │ │ + @ instruction: 0xe766ad15 │ │ │ │ cmnpvs ip, #1325400064 @ p-variant is OBSOLETE @ 0x4f000000 │ │ │ │ tstpeq r0, #192, 4 @ p-variant is OBSOLETE │ │ │ │ vst4.8 {d20-d23}, [pc :128], r3 │ │ │ │ vmvn.i32 q11, #0 @ 0x00000000 │ │ │ │ - vmov.i32 d16, #49152 @ 0x0000c000 │ │ │ │ - addsmi r3, r3, #-1073741824 @ 0xc0000000 │ │ │ │ - @ instruction: 0xf0049104 │ │ │ │ - vaddw.u8 q8, q2, d15 │ │ │ │ - tstls r6, r3, lsl #8 │ │ │ │ - @ instruction: 0xf0009405 │ │ │ │ + @ instruction: 0xf0040210 │ │ │ │ + addsmi r0, r3, #-1073741821 @ 0xc0000003 │ │ │ │ + vaddw.u8 , q2, d6 │ │ │ │ + vaddw.u8 q10, q2, d3 │ │ │ │ + tstls r5, r3, lsl #8 │ │ │ │ + @ instruction: 0xf0009404 │ │ │ │ vst3.8 {d24-d26}, [pc :128], r4 │ │ │ │ vmvn.i32 q11, #0 @ 0x00000000 │ │ │ │ addsmi r0, r3, #16, 4 │ │ │ │ adchi pc, r6, #0, 4 │ │ │ │ svcvs 0x0074f5b3 │ │ │ │ strbhi pc, [fp], #-0 @ │ │ │ │ svcvs 0x0078f5b3 │ │ │ │ ldrthi pc, [sp], #-0 @ │ │ │ │ svcvs 0x0070f5b3 │ │ │ │ mcrge 4, 6, pc, cr4, cr14, {3} @ │ │ │ │ strtmi sl, [r8], -r4, lsl #18 │ │ │ │ rscseq pc, sp, #805306372 @ 0x30000004 │ │ │ │ andeq pc, sl, #192, 4 │ │ │ │ mrrc2 7, 15, pc, r6, cr8 @ │ │ │ │ - svclt 0x006ff7fe │ │ │ │ + svclt 0x006ef7fe │ │ │ │ rsbsvs pc, ip, #1325400064 @ 0x4f000000 │ │ │ │ andseq pc, r0, #192, 4 │ │ │ │ - smlabtcc r3, r4, r3, pc @ │ │ │ │ + tstpeq pc, r4 @ p-variant is OBSOLETE │ │ │ │ movweq lr, #10756 @ 0x2a04 │ │ │ │ - vst4.8 {d25,d27,d29,d31}, [pc], r4 │ │ │ │ + vst4.8 {d25,d27,d29,d31}, [pc], r6 │ │ │ │ vbic.i32 q11, #4 @ 0x00000004 │ │ │ │ - @ instruction: 0xf0040110 │ │ │ │ - addmi r0, fp, #15 │ │ │ │ - strmi pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ - strls r9, [r5], #-6 │ │ │ │ + vorr.i32 d16, #192 @ 0x000000c0 │ │ │ │ + addmi r4, fp, #3 │ │ │ │ + strcc pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ + strls r9, [r4], #-5 │ │ │ │ teqphi r1, #0 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf0004293 │ │ │ │ vst2.8 {d24-d27}, [pc :128], r4 │ │ │ │ vmvn.i32 q11, #0 @ 0x00000000 │ │ │ │ addsmi r0, r3, #16, 4 │ │ │ │ mrcge 4, 4, APSR_nzcv, cr10, cr14, {3} │ │ │ │ strtmi sl, [r8], -r4, lsl #18 │ │ │ │ rsccs pc, r5, #69206016 @ 0x4200000 │ │ │ │ andeq pc, sl, #192, 4 │ │ │ │ - blx 0xfeaeb486 │ │ │ │ - svclt 0x0045f7fe │ │ │ │ + blx 0xfeaeb4a2 │ │ │ │ + svclt 0x0044f7fe │ │ │ │ stmdbge r4, {r9, sp} │ │ │ │ vrsubhn.i16 d20, q2, q12 │ │ │ │ - movwls r3, #17155 @ 0x4303 │ │ │ │ - movwmi pc, #17348 @ 0x43c4 @ │ │ │ │ - vsubw.u8 , q2, d7 │ │ │ │ - @ instruction: 0xf00413c4 │ │ │ │ - stmib sp, {r0, r1, r2, r3, sl}^ │ │ │ │ - @ instruction: 0xf7fc4305 │ │ │ │ + movwls r1, #25540 @ 0x63c4 │ │ │ │ + movwcc pc, #13252 @ 0x33c4 @ │ │ │ │ + @ instruction: 0xf0049304 │ │ │ │ + vsubw.u8 q8, q2, d15 │ │ │ │ + movwls r4, #21508 @ 0x5404 │ │ │ │ + @ instruction: 0xf7fc9407 │ │ │ │ @ instruction: 0xf7fefc43 │ │ │ │ - orrcs fp, r0, #50, 30 @ 0xc8 │ │ │ │ + orrcs fp, r0, #49, 30 @ 0xc4 │ │ │ │ tstpeq r0, #192, 4 @ p-variant is OBSOLETE │ │ │ │ + andcs pc, r3, #196, 6 @ 0x10000003 │ │ │ │ + andls r4, r6, #35 @ 0x23 │ │ │ │ andmi pc, r3, #196, 6 @ 0x10000003 │ │ │ │ - andls r4, r4, #35 @ 0x23 │ │ │ │ - andeq pc, pc, #4 │ │ │ │ - vsubl.u8 , d4, d5 │ │ │ │ - vsubl.u8 q9, d4, d3 │ │ │ │ - stmib sp, {r0, r1, sl, ip, sp}^ │ │ │ │ - blcs 0xb6508 │ │ │ │ + vsubl.u8 , d4, d4 │ │ │ │ + @ instruction: 0xf0043203 │ │ │ │ + andls r0, r7, #251658240 @ 0xf000000 │ │ │ │ + blcs 0xd2520 │ │ │ │ mcrge 4, 3, pc, cr10, cr14, {3} @ │ │ │ │ strtmi sl, [r8], -r4, lsl #18 │ │ │ │ - blx 0x2eb4e2 │ │ │ │ - svclt 0x0019f7fe │ │ │ │ + blx 0x2eb4fe │ │ │ │ + svclt 0x0018f7fe │ │ │ │ @ instruction: 0xf67f2a1f │ │ │ │ ldrdcs sl, [r1, -ip] │ │ │ │ - blx 0xfbd8c │ │ │ │ + blx 0xfbda8 │ │ │ │ vhsub.s8 d31, d0, d2 │ │ │ │ andmi r4, sl, #1073741827 @ 0x40000003 │ │ │ │ - stclge 4, cr15, [r7], {127} @ 0x7f │ │ │ │ + stclge 4, cr15, [sl], {127} @ 0x7f │ │ │ │ svcmi 0x0050f412 │ │ │ │ movwcs fp, #61208 @ 0xef18 │ │ │ │ - stclge 4, cr15, [r1], {127} @ 0x7f │ │ │ │ + stclge 4, cr15, [r4], {127} @ 0x7f │ │ │ │ orrcs lr, r0, #212860928 @ 0xcb00000 │ │ │ │ tstpeq r0, #-268435444 @ p-variant is OBSOLETE @ 0xf000000c │ │ │ │ vsubl.s8 q9, d30, d0 │ │ │ │ eormi r0, r3, r0, lsl r2 │ │ │ │ @ instruction: 0xf47e4293 │ │ │ │ @ instruction: 0xf7ffae47 │ │ │ │ - andcs fp, r1, #520192 @ 0x7f000 │ │ │ │ + andcs fp, r1, #528384 @ 0x81000 │ │ │ │ strtmi sl, [r8], -r4, lsl #18 │ │ │ │ - movwcc pc, #13252 @ 0x33c4 @ │ │ │ │ - vsubw.u8 , q2, d4 │ │ │ │ - movwls r4, #29444 @ 0x7304 │ │ │ │ bicne pc, r4, #196, 6 @ 0x10000003 │ │ │ │ - streq pc, [pc], #-4 @ 0xad558 │ │ │ │ - movwmi lr, #22989 @ 0x59cd │ │ │ │ - blx 0xffeeb552 │ │ │ │ - mcrlt 7, 7, pc, cr7, cr14, {7} @ │ │ │ │ + vsubw.u8 , q2, d6 │ │ │ │ + movwls r3, #17155 @ 0x4303 │ │ │ │ + movweq pc, #61444 @ 0xf004 @ │ │ │ │ + strmi pc, [r4], #-964 @ 0xfffffc3c │ │ │ │ + strls r9, [r7], #-773 @ 0xfffffcfb │ │ │ │ + blx 0xffeeb56e │ │ │ │ + mcrlt 7, 7, pc, cr6, cr14, {7} @ │ │ │ │ cmnpvc r0, #1325400064 @ p-variant is OBSOLETE @ 0x4f000000 │ │ │ │ tstpeq r0, #192, 4 @ p-variant is OBSOLETE │ │ │ │ vmlal.s q9, d0, d0[0] │ │ │ │ eormi r0, r3, r0, lsl r2 │ │ │ │ @ instruction: 0xf0004293 │ │ │ │ subcs r8, r0, #44, 6 @ 0xb0000000 │ │ │ │ andseq pc, r0, #192, 4 │ │ │ │ vqsub.s8 d4, d16, d3 │ │ │ │ - blcs 0x10cdb3c │ │ │ │ + blcs 0x10cdb58 │ │ │ │ teqphi sp, #0 @ p-variant is OBSOLETE │ │ │ │ svcvc 0x0040f5b3 │ │ │ │ mrcge 4, 0, APSR_nzcv, cr10, cr14, {3} │ │ │ │ - movwls r2, #29440 @ 0x7300 │ │ │ │ - vst2.8 {d9-d12}, [r4], r8 │ │ │ │ + movwls r2, #33536 @ 0x8300 │ │ │ │ + vst2.8 {d9-d12}, [r4], r7 │ │ │ │ @ instruction: 0xf3c46340 │ │ │ │ @ instruction: 0xf5b33203 │ │ │ │ andls r6, r4, #64, 30 @ 0x100 │ │ │ │ - andeq pc, pc, #4 │ │ │ │ - strmi pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ - strcs lr, [r5], #-2509 @ 0xfffff633 │ │ │ │ + andmi pc, r3, #196, 6 @ 0x10000003 │ │ │ │ + streq pc, [pc], #-4 @ 0xad5cc │ │ │ │ + andmi lr, r5, #3358720 @ 0x334000 │ │ │ │ mcrge 4, 0, pc, cr8, cr14, {3} @ │ │ │ │ strtmi sl, [r8], -r4, lsl #18 │ │ │ │ - blx 0x26b5a2 │ │ │ │ - mrclt 7, 5, APSR_nzcv, cr7, cr14, {7} │ │ │ │ + blx 0x26b5be │ │ │ │ + mrclt 7, 5, APSR_nzcv, cr6, cr14, {7} │ │ │ │ strtmi sl, [r8], -r4, lsl #18 │ │ │ │ addvc pc, r5, #536870916 @ 0x20000004 │ │ │ │ andeq pc, sl, #192, 4 │ │ │ │ movwcc pc, #13252 @ 0x33c4 @ │ │ │ │ vsubw.u8 , q2, d4 │ │ │ │ - movwls r1, #29636 @ 0x73c4 │ │ │ │ - movweq pc, #61444 @ 0xf004 @ │ │ │ │ - vsubw.u8 , q2, d5 │ │ │ │ - vsubw.u8 q10, q2, d4 │ │ │ │ - movwls r1, #25728 @ 0x6480 │ │ │ │ - @ instruction: 0xf7f89408 │ │ │ │ + movwls r1, #33664 @ 0x8380 │ │ │ │ + movwmi pc, #17348 @ 0x43c4 @ │ │ │ │ + @ instruction: 0xf0049306 │ │ │ │ + vsubw.u8 q8, q2, d15 │ │ │ │ + movwls r1, #21700 @ 0x54c4 │ │ │ │ + @ instruction: 0xf7f89407 │ │ │ │ @ instruction: 0xf7fefa73 │ │ │ │ - orrcs fp, r0, #2528 @ 0x9e0 │ │ │ │ + orrcs fp, r0, #2512 @ 0x9d0 │ │ │ │ tstpeq r0, #192, 4 @ p-variant is OBSOLETE │ │ │ │ + andcs pc, r3, #196, 6 @ 0x10000003 │ │ │ │ + andls r4, r6, #35 @ 0x23 │ │ │ │ andmi pc, r3, #196, 6 @ 0x10000003 │ │ │ │ - andls r4, r4, #35 @ 0x23 │ │ │ │ - andeq pc, pc, #4 │ │ │ │ - vsubl.u8 , d4, d5 │ │ │ │ - vsubl.u8 q9, d4, d3 │ │ │ │ - stmib sp, {r0, r1, sl, ip, sp}^ │ │ │ │ - blcs 0xb6630 │ │ │ │ + vsubl.u8 , d4, d4 │ │ │ │ + @ instruction: 0xf0043203 │ │ │ │ + andls r0, r7, #251658240 @ 0xf000000 │ │ │ │ + blcs 0xd2648 │ │ │ │ ldclge 4, cr15, [r6, #504] @ 0x1f8 │ │ │ │ stmdbge r4, {r0, r8, r9, sp} │ │ │ │ @ instruction: 0x4628461a │ │ │ │ @ instruction: 0xf8f6f7f9 │ │ │ │ - mcrlt 7, 4, pc, cr3, cr14, {7} @ │ │ │ │ + mcrlt 7, 4, pc, cr2, cr14, {7} @ │ │ │ │ cmnpvs ip, #1325400064 @ p-variant is OBSOLETE @ 0x4f000000 │ │ │ │ tstpeq r0, #192, 4 @ p-variant is OBSOLETE │ │ │ │ vst4.8 {d20-d23}, [pc :128], r3 │ │ │ │ vmvn.i32 q11, #1024 @ 0x00000400 │ │ │ │ - vmov.i32 d16, #49152 @ 0x0000c000 │ │ │ │ - addsmi r3, r3, #-1073741824 @ 0xc0000000 │ │ │ │ - @ instruction: 0xf0049104 │ │ │ │ - vaddw.u8 q8, q2, d15 │ │ │ │ - tstls r6, r3, lsl #8 │ │ │ │ - @ instruction: 0xf0009405 │ │ │ │ + @ instruction: 0xf0040210 │ │ │ │ + addsmi r0, r3, #-1073741821 @ 0xc0000003 │ │ │ │ + vaddw.u8 , q2, d6 │ │ │ │ + vaddw.u8 q10, q2, d3 │ │ │ │ + tstls r5, r3, lsl #8 │ │ │ │ + @ instruction: 0xf0009404 │ │ │ │ vst1.8 {d24-d27}, [pc :64], r3 │ │ │ │ vmvn.i32 q11, #2048 @ 0x00000800 │ │ │ │ addsmi r0, r3, #16, 4 │ │ │ │ andhi pc, r2, #0 │ │ │ │ rsbsvs pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ andseq pc, r0, #192, 4 │ │ │ │ @ instruction: 0xf47e4293 │ │ │ │ stmdbge r4, {r0, r1, r3, r5, r7, r8, sl, fp, sp, pc} │ │ │ │ @ instruction: 0xf6424628 │ │ │ │ vmlal.s q8, d0, d1[1] │ │ │ │ @ instruction: 0xf7f8020a │ │ │ │ @ instruction: 0xf7fefab9 │ │ │ │ - @ instruction: 0xf44fbe56 │ │ │ │ + @ instruction: 0xf44fbe55 │ │ │ │ vbic.i32 , #0 @ 0x00000000 │ │ │ │ subcs r0, r0, #16, 6 @ 0x40000000 │ │ │ │ andseq pc, r0, #192, 4 │ │ │ │ addsmi r4, r3, #35 @ 0x23 │ │ │ │ addhi pc, r1, #0 │ │ │ │ vmlal.s q9, d0, d0[0] │ │ │ │ addsmi r0, r3, #16, 4 │ │ │ │ msrhi R11_fiq, r0 │ │ │ │ @ instruction: 0xf0002b40 │ │ │ │ @ instruction: 0xf5b38238 │ │ │ │ @ instruction: 0xf47e7f40 │ │ │ │ movwcs sl, #3465 @ 0xd89 │ │ │ │ - movwls r9, #33543 @ 0x8307 │ │ │ │ + movwls r9, #29448 @ 0x7308 │ │ │ │ movtvs pc, #1028 @ 0x404 @ │ │ │ │ andcc pc, r3, #196, 6 @ 0x10000003 │ │ │ │ svcvs 0x0040f5b3 │ │ │ │ - @ instruction: 0xf0049204 │ │ │ │ - vsubl.u8 q8, d4, d15 │ │ │ │ - stmib sp, {r0, r1, sl, lr}^ │ │ │ │ - @ instruction: 0xf47e2405 │ │ │ │ + vsubl.u8 , d4, d4 │ │ │ │ + @ instruction: 0xf0044203 │ │ │ │ + stmib sp, {r0, r1, r2, r3, sl}^ │ │ │ │ + @ instruction: 0xf47e4205 │ │ │ │ stmdbge r4, {r0, r1, r2, r4, r5, r6, r8, sl, fp, sp, pc} │ │ │ │ @ instruction: 0xf7f84628 │ │ │ │ @ instruction: 0xf7fefa61 │ │ │ │ - stmdbge r4, {r1, r2, r5, r9, sl, fp, ip, sp, pc} │ │ │ │ + stmdbge r4, {r0, r2, r5, r9, sl, fp, ip, sp, pc} │ │ │ │ vmax.s8 d20, d2, d24 │ │ │ │ vmlal.s q11, d16, d1[1] │ │ │ │ vsubl.u8 q8, d4, d10 │ │ │ │ movwls r3, #17155 @ 0x4303 │ │ │ │ - bicne pc, r4, #196, 6 @ 0x10000003 │ │ │ │ - @ instruction: 0xf0049307 │ │ │ │ - movwls r0, #21263 @ 0x530f │ │ │ │ - movwmi pc, #17348 @ 0x43c4 @ │ │ │ │ - strne pc, [r0], #964 @ 0x3c4 │ │ │ │ - strls r9, [r8], #-774 @ 0xfffffcfa │ │ │ │ + orrne pc, r0, #196, 6 @ 0x10000003 │ │ │ │ + vsubw.u8 , q2, d8 │ │ │ │ + movwls r4, #25348 @ 0x6304 │ │ │ │ + movweq pc, #61444 @ 0xf004 @ │ │ │ │ + strbne pc, [r4], #964 @ 0x3c4 @ │ │ │ │ + strls r9, [r7], #-773 @ 0xfffffcfb │ │ │ │ @ instruction: 0xf9e2f7f8 │ │ │ │ - mcrlt 7, 0, pc, cr13, cr14, {7} @ │ │ │ │ + mcrlt 7, 0, pc, cr12, cr14, {7} @ │ │ │ │ cmnpvs ip, #1325400064 @ p-variant is OBSOLETE @ 0x4f000000 │ │ │ │ tstpeq r0, #192, 4 @ p-variant is OBSOLETE │ │ │ │ vst4.8 {d20-d23}, [pc :128], r3 │ │ │ │ vmvn.i32 q11, #0 @ 0x00000000 │ │ │ │ - vmov.i32 d16, #49152 @ 0x0000c000 │ │ │ │ - addsmi r3, r3, #-1073741824 @ 0xc0000000 │ │ │ │ - @ instruction: 0xf0049104 │ │ │ │ - vaddw.u8 q8, q2, d15 │ │ │ │ - tstls r6, r3, lsl #8 │ │ │ │ - @ instruction: 0xf0009405 │ │ │ │ + @ instruction: 0xf0040210 │ │ │ │ + addsmi r0, r3, #-1073741821 @ 0xc0000003 │ │ │ │ + vaddw.u8 , q2, d6 │ │ │ │ + vaddw.u8 q10, q2, d3 │ │ │ │ + tstls r5, r3, lsl #8 │ │ │ │ + @ instruction: 0xf0009404 │ │ │ │ vhsub.s8 d8, d16, d30 │ │ │ │ @ instruction: 0xf5b380b6 │ │ │ │ @ instruction: 0xf0006f74 │ │ │ │ @ instruction: 0xf5b3829e │ │ │ │ @ instruction: 0xf0006f78 │ │ │ │ @ instruction: 0xf5b38290 │ │ │ │ @ instruction: 0xf47e6f70 │ │ │ │ stmdbge r4, {r0, r2, r4, r5, r8, sl, fp, sp, pc} │ │ │ │ @ instruction: 0xf6424628 │ │ │ │ vsubl.s8 , d0, d13 │ │ │ │ @ instruction: 0xf7f8020a │ │ │ │ @ instruction: 0xf7fefac7 │ │ │ │ - vqrdmulh.s , q10, d0[4] │ │ │ │ + @ instruction: 0xf3c4bddf │ │ │ │ @ instruction: 0xf0043203 │ │ │ │ andls r0, r4, #1006632960 @ 0x3c000000 │ │ │ │ vmlal.u q8, d20, d2[5] │ │ │ │ - movwls r1, #25284 @ 0x62c4 │ │ │ │ - vsubl.u8 , d4, d7 │ │ │ │ - movwls r4, #21251 @ 0x5303 │ │ │ │ - orrne pc, r0, #196, 6 @ 0x10000003 │ │ │ │ - @ instruction: 0xf53e9308 │ │ │ │ + movwls r4, #25091 @ 0x6203 │ │ │ │ + vsubl.u8 , d4, d5 │ │ │ │ + movwls r1, #33664 @ 0x8380 │ │ │ │ + bicne pc, r4, #196, 6 @ 0x10000003 │ │ │ │ + @ instruction: 0xf53e9307 │ │ │ │ stmdbge r4, {r0, r3, r4, r8, sl, fp, sp, pc} │ │ │ │ @ instruction: 0xf7f84628 │ │ │ │ @ instruction: 0xf7fef8bd │ │ │ │ - @ instruction: 0xf649bdc8 │ │ │ │ + @ instruction: 0xf649bdc7 │ │ │ │ vrsra.s64 , q10, #64 │ │ │ │ @ instruction: 0xf8532397 │ │ │ │ @ instruction: 0xf7a71024 │ │ │ │ - @ instruction: 0xf7fefde7 │ │ │ │ - blcs 0x89d3d8 │ │ │ │ + @ instruction: 0xf7fefdd9 │ │ │ │ + blcs 0x89d3f8 │ │ │ │ stcge 6, cr15, [r1, #508] @ 0x1fc │ │ │ │ andcs r3, r1, #32, 22 @ 0x8000 │ │ │ │ tstpmi sp, r0, asr #4 @ p-variant is OBSOLETE │ │ │ │ vpmax.u8 d15, d3, d2 │ │ │ │ @ instruction: 0xf040420b │ │ │ │ @ instruction: 0xf413813d │ │ │ │ svclt 0x00184f50 │ │ │ │ @ instruction: 0xf47f230e │ │ │ │ - ldrb sl, [r0, #-3059]! @ 0xfffff40d │ │ │ │ + ldrb sl, [r0, #-3061]! @ 0xfffff40b │ │ │ │ @ instruction: 0xf67f2b1f │ │ │ │ - blcc 0x8d8d9c │ │ │ │ + blcc 0x8d8db8 │ │ │ │ vhsub.s8 d18, d0, d1 │ │ │ │ - blx 0x13dc20 │ │ │ │ + blx 0x13dc3c │ │ │ │ andmi pc, fp, #201326592 @ 0xc000000 │ │ │ │ msrhi CPSR_fsc, r0, asr #32 │ │ │ │ svcmi 0x0050f413 │ │ │ │ movwcs fp, #61208 @ 0xef18 │ │ │ │ - stcge 4, cr15, [r5], {127} @ 0x7f │ │ │ │ - bcs 0x8a6d78 │ │ │ │ + stcge 4, cr15, [r7], {127} @ 0x7f │ │ │ │ + bcs 0x8a6d94 │ │ │ │ ldclge 6, cr15, [fp, #-508] @ 0xfffffe04 │ │ │ │ - bcc 0x8b5c10 │ │ │ │ + bcc 0x8b5c2c │ │ │ │ vpmax.s8 d15, d2, d1 │ │ │ │ tstpmi sp, r0, asr #4 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf47f420a │ │ │ │ @ instruction: 0xf412ac41 │ │ │ │ svclt 0x00184f50 │ │ │ │ @ instruction: 0xf47f230e │ │ │ │ strb sl, [sl, #-3131] @ 0xfffff3c5 │ │ │ │ @ instruction: 0xf67f2b1f │ │ │ │ - blcc 0x8d8d50 │ │ │ │ + blcc 0x8d8d6c │ │ │ │ vhsub.s8 d18, d0, d1 │ │ │ │ - blx 0x13dc6c │ │ │ │ + blx 0x13dc88 │ │ │ │ andmi pc, fp, #201326592 @ 0xc000000 │ │ │ │ rschi pc, sl, r0, asr #32 │ │ │ │ svcmi 0x0050f413 │ │ │ │ movwcs fp, #61208 @ 0xef18 │ │ │ │ - stcge 4, cr15, [r0], {127} @ 0x7f │ │ │ │ + stcge 4, cr15, [r2], {127} @ 0x7f │ │ │ │ movwcs lr, #1335 @ 0x537 │ │ │ │ - bllt 0x1eb850 │ │ │ │ + bllt 0x2ab86c │ │ │ │ @ instruction: 0xf7ff2300 │ │ │ │ - movwcs fp, #2780 @ 0xadc │ │ │ │ - bllt 0x12eb85c │ │ │ │ + movwcs fp, #2783 @ 0xadf │ │ │ │ + bllt 0x13ab878 │ │ │ │ subvc pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ andseq pc, r0, #192, 4 │ │ │ │ @ instruction: 0xf0004293 │ │ │ │ vst4.16 {d24,d26,d28,d30}, [pc :256], r2 │ │ │ │ vmlal.s , d0, d0[4] │ │ │ │ addsmi r0, r3, #16, 4 │ │ │ │ stcge 4, cr15, [r6], #504 @ 0x1f8 │ │ │ │ movtvs pc, #1103 @ 0x44f @ │ │ │ │ movweq pc, #62144 @ 0xf2c0 @ │ │ │ │ - andcc pc, r3, #196, 6 @ 0x10000003 │ │ │ │ - @ instruction: 0x43a39204 │ │ │ │ andeq pc, pc, #4 │ │ │ │ - @ instruction: 0xf47e9205 │ │ │ │ + @ instruction: 0x43a39205 │ │ │ │ + andcc pc, r3, #196, 6 @ 0x10000003 │ │ │ │ + @ instruction: 0xf47e9204 │ │ │ │ stmdbge r4, {r0, r3, r4, r7, sl, fp, sp, pc} │ │ │ │ @ instruction: 0xf7fa4628 │ │ │ │ @ instruction: 0xf7fef8ed │ │ │ │ - movwcs fp, #7496 @ 0x1d48 │ │ │ │ + movwcs fp, #7495 @ 0x1d47 │ │ │ │ ldrmi sl, [sl], -r4, lsl #18 │ │ │ │ @ instruction: 0xf7f94628 │ │ │ │ @ instruction: 0xf7fefb19 │ │ │ │ - @ instruction: 0xf44fbd40 │ │ │ │ + @ instruction: 0xf44fbd3f │ │ │ │ vmvn.i32 q11, #1024 @ 0x00000400 │ │ │ │ addsmi r0, r3, #16, 4 │ │ │ │ bichi pc, r7, r0 │ │ │ │ rsbsvs pc, r8, #1325400064 @ 0x4f000000 │ │ │ │ andseq pc, r0, #192, 4 │ │ │ │ @ instruction: 0xf47e4293 │ │ │ │ stmdbge r4, {r0, r2, r3, r4, r5, r6, sl, fp, sp, pc} │ │ │ │ @ instruction: 0xf6424628 │ │ │ │ vrshr.s64 d20, d25, #64 │ │ │ │ @ instruction: 0xf7f8020a │ │ │ │ @ instruction: 0xf7fefa0f │ │ │ │ - stmdbge r4, {r3, r5, r8, sl, fp, ip, sp, pc} │ │ │ │ + stmdbge r4, {r0, r1, r2, r5, r8, sl, fp, ip, sp, pc} │ │ │ │ @ instruction: 0x4628461a │ │ │ │ - blx 0xfff6b8d0 │ │ │ │ - stclt 7, cr15, [r1, #-1016]! @ 0xfffffc08 │ │ │ │ + blx 0xfff6b8ec │ │ │ │ + stclt 7, cr15, [r0, #-1016]! @ 0xfffffc08 │ │ │ │ stmdbge r4, {r0, r8, r9, sp} │ │ │ │ @ instruction: 0xf7f94628 │ │ │ │ @ instruction: 0xf7fefaf3 │ │ │ │ - @ instruction: 0xf44fbd1a │ │ │ │ + @ instruction: 0xf44fbd19 │ │ │ │ vmlal.s , d0, d0[0] │ │ │ │ addsmi r0, r3, #16, 4 │ │ │ │ teqphi r6, r0 @ p-variant is OBSOLETE │ │ │ │ rsbvc pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ andseq pc, r0, #192, 4 │ │ │ │ @ instruction: 0xf47e4293 │ │ │ │ @ instruction: 0xf44fac57 │ │ │ │ vqdmlal.s q11, d0, d0[0] │ │ │ │ - vsubw.u8 q8, q2, d15 │ │ │ │ - andls r3, r4, #805306368 @ 0x30000000 │ │ │ │ - @ instruction: 0xf00443a3 │ │ │ │ + @ instruction: 0xf004030f │ │ │ │ andls r0, r5, #-268435456 @ 0xf0000000 │ │ │ │ + vsubw.u8 q10, q10, d19 │ │ │ │ + andls r3, r4, #805306368 @ 0x30000000 │ │ │ │ mcrrge 4, 7, pc, sl, cr14 @ │ │ │ │ strtmi sl, [r8], -r4, lsl #18 │ │ │ │ stc2l 7, cr15, [r8], #-1000 @ 0xfffffc18 │ │ │ │ - ldcllt 7, cr15, [r9], #1016 @ 0x3f8 │ │ │ │ - andmi pc, r3, #196, 6 @ 0x10000003 │ │ │ │ - andls sl, r4, #4, 18 @ 0x10000 │ │ │ │ - @ instruction: 0xf0044628 │ │ │ │ - andls r0, r5, #-268435456 @ 0xf0000000 │ │ │ │ + ldcllt 7, cr15, [r8], #1016 @ 0x3f8 │ │ │ │ andcs pc, r3, #196, 6 @ 0x10000003 │ │ │ │ - ldrmi r9, [sl], -r6, lsl #4 │ │ │ │ - strcc pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ - @ instruction: 0xf7f89407 │ │ │ │ + andls sl, r6, #4, 18 @ 0x10000 │ │ │ │ + vrsubhn.i16 d20, q2, q12 │ │ │ │ + andls r4, r4, #805306368 @ 0x30000000 │ │ │ │ + andcc pc, r3, #196, 6 @ 0x10000003 │ │ │ │ + ldrmi r9, [sl], -r7, lsl #4 │ │ │ │ + streq pc, [pc], #-4 @ 0xad978 │ │ │ │ + @ instruction: 0xf7f89405 │ │ │ │ @ instruction: 0xf7feff59 │ │ │ │ - andcs fp, r1, #58880 @ 0xe600 │ │ │ │ + andcs fp, r1, #58624 @ 0xe500 │ │ │ │ strtmi sl, [r8], -r4, lsl #18 │ │ │ │ - blx 0xfeeeb954 │ │ │ │ - ldcllt 7, cr15, [pc], {254} @ 0xfe │ │ │ │ + blx 0xfeeeb970 │ │ │ │ + ldcllt 7, cr15, [lr], {254} @ 0xfe │ │ │ │ rsbsvs pc, r4, #1325400064 @ 0x4f000000 │ │ │ │ andseq pc, r0, #192, 4 │ │ │ │ @ instruction: 0xf0004293 │ │ │ │ vst4. {d24,d26,d28,d30}, [pc :256], r2 │ │ │ │ vmvn.i32 q11, #2048 @ 0x00000800 │ │ │ │ addsmi r0, r3, #16, 4 │ │ │ │ ldcge 4, cr15, [ip], {126} @ 0x7e │ │ │ │ strtmi sl, [r8], -r4, lsl #18 │ │ │ │ adceq pc, r9, #805306372 @ 0x30000004 │ │ │ │ andeq pc, sl, #192, 4 │ │ │ │ @ instruction: 0xf9aef7f8 │ │ │ │ - stcllt 7, cr15, [r7], {254} @ 0xfe │ │ │ │ + stcllt 7, cr15, [r6], {254} @ 0xfe │ │ │ │ cmnpvs r4, pc, asr #8 @ p-variant is OBSOLETE │ │ │ │ tstpeq r0, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf000428b │ │ │ │ addsmi r8, r3, #-2147483604 @ 0x8000002c │ │ │ │ stcge 4, cr15, [r8], {126} @ 0x7e │ │ │ │ strtmi sl, [r8], -r4, lsl #18 │ │ │ │ adcsvs pc, r1, #69206016 @ 0x4200000 │ │ │ │ andeq pc, sl, #192, 4 │ │ │ │ @ instruction: 0xf99af7f8 │ │ │ │ - ldclt 7, cr15, [r3], #1016 @ 0x3f8 │ │ │ │ + ldclt 7, cr15, [r2], #1016 @ 0x3f8 │ │ │ │ cmnpvs r4, pc, asr #8 @ p-variant is OBSOLETE │ │ │ │ tstpeq r0, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf000428b │ │ │ │ addsmi r8, r3, #48, 2 │ │ │ │ - blge 0xffdeabd8 │ │ │ │ + blge 0xffdeabf4 │ │ │ │ strtmi sl, [r8], -r4, lsl #18 │ │ │ │ adccs pc, r1, #805306372 @ 0x30000004 │ │ │ │ andeq pc, sl, #192, 4 │ │ │ │ @ instruction: 0xf986f7f8 │ │ │ │ - ldclt 7, cr15, [pc], {254} @ 0xfe │ │ │ │ + ldclt 7, cr15, [lr], {254} @ 0xfe │ │ │ │ strtmi sl, [r8], -r4, lsl #18 │ │ │ │ - vmlal.u , d20, d2[4] │ │ │ │ - vsubw.u8 q9, q2, d3 │ │ │ │ - stmib sp, {r0, r1, sl, lr}^ │ │ │ │ - movwcs r3, #518 @ 0x206 │ │ │ │ - strcc lr, [r4], #-2509 @ 0xfffff633 │ │ │ │ - blx 0xffe6ba02 │ │ │ │ - stclt 7, cr15, [lr], {254} @ 0xfe │ │ │ │ + andmi pc, r3, #196, 6 @ 0x10000003 │ │ │ │ + movwcs pc, #13252 @ 0x33c4 @ │ │ │ │ + stmib sp, {r2, r5, r6, r7, r9, ip, sp, pc}^ │ │ │ │ + strls r2, [r7], #-773 @ 0xfffffcfb │ │ │ │ + movwls r2, #17152 @ 0x4300 │ │ │ │ + blx 0xffe6ba1e │ │ │ │ + stclt 7, cr15, [sp], {254} @ 0xfe │ │ │ │ @ instruction: 0xf7ff2300 │ │ │ │ - blcs 0xdc680 │ │ │ │ - mrcge 4, 7, APSR_nzcv, cr3, cr14, {1} │ │ │ │ - stmdalt ip, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + blcs 0xdc6a4 │ │ │ │ + mrcge 4, 7, APSR_nzcv, cr4, cr14, {1} │ │ │ │ + stmdalt lr, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ strtmi sl, [r8], -r4, lsl #18 │ │ │ │ - andeq pc, pc, #4 │ │ │ │ + addcs pc, r1, #196, 6 @ 0x10000003 │ │ │ │ + movwmi pc, #13252 @ 0x33c4 @ │ │ │ │ + movwls r9, #20999 @ 0x5207 │ │ │ │ movwcc pc, #13252 @ 0x33c4 @ │ │ │ │ - movwls r9, #16902 @ 0x4206 │ │ │ │ - orrcs pc, r1, #196, 6 @ 0x10000003 │ │ │ │ - strmi pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ - strls r9, [r5], #-775 @ 0xfffffcf9 │ │ │ │ + streq pc, [pc], #-4 @ 0xada58 │ │ │ │ + strls r9, [r6], #-772 @ 0xfffffcfc │ │ │ │ mrc2 7, 2, pc, cr14, cr7, {7} │ │ │ │ - ldcllt 7, cr15, [r5], #-1016 @ 0xfffffc08 │ │ │ │ + ldcllt 7, cr15, [r4], #-1016 @ 0xfffffc08 │ │ │ │ @ instruction: 0xf7ff2300 │ │ │ │ - movwcs fp, #2745 @ 0xab9 │ │ │ │ - blt 0xff7aba50 │ │ │ │ + movwcs fp, #2747 @ 0xabb │ │ │ │ + blt 0xff82ba6c │ │ │ │ strtmi sl, [r8], -r4, lsl #18 │ │ │ │ andne pc, r5, #69206016 @ 0x4200000 │ │ │ │ andeq pc, sl, #192, 4 │ │ │ │ @ instruction: 0xf8c8f7f8 │ │ │ │ - stcllt 7, cr15, [r5], #-1016 @ 0xfffffc08 │ │ │ │ + stcllt 7, cr15, [r4], #-1016 @ 0xfffffc08 │ │ │ │ strtmi sl, [r8], -r4, lsl #18 │ │ │ │ rscvc pc, r5, #536870916 @ 0x20000004 │ │ │ │ andeq pc, sl, #192, 4 │ │ │ │ @ instruction: 0xf8bef7f8 │ │ │ │ - mrrclt 7, 15, pc, fp, cr14 @ │ │ │ │ + mrrclt 7, 15, pc, sl, cr14 @ │ │ │ │ strtmi sl, [r8], -r4, lsl #18 │ │ │ │ sbcne pc, r5, #69206016 @ 0x4200000 │ │ │ │ andeq pc, sl, #192, 4 │ │ │ │ @ instruction: 0xf8b4f7f8 │ │ │ │ - mrrclt 7, 15, pc, r1, cr14 @ │ │ │ │ + mrrclt 7, 15, pc, r0, cr14 @ │ │ │ │ movwvc pc, #63055 @ 0xf64f @ │ │ │ │ movteq pc, #62144 @ 0xf2c0 @ │ │ │ │ vsubl.s8 q9, d0, d14 │ │ │ │ eormi r0, r3, r0, asr #4 │ │ │ │ @ instruction: 0xf47e4293 │ │ │ │ - blmi 0xff2588ec │ │ │ │ - blls 0x407b14 │ │ │ │ + blmi 0xff258908 │ │ │ │ + blls 0x407b30 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ @ instruction: 0xf0010300 │ │ │ │ - vshl.s8 q4, q2, q4 │ │ │ │ - stmdbge r4, {r0, r1, r2, r3, r4, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ + vshl.s8 q4, , q4 │ │ │ │ + stmdbge r4, {r0, r4, r6, r8, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf6424628 │ │ │ │ vmlal.s , d0, d1[5] │ │ │ │ @ instruction: 0xf7f8020a │ │ │ │ @ instruction: 0xf7fef895 │ │ │ │ - stmdbge r4, {r1, r4, r5, sl, fp, ip, sp, pc} │ │ │ │ + stmdbge r4, {r0, r4, r5, sl, fp, ip, sp, pc} │ │ │ │ @ instruction: 0xf6424628 │ │ │ │ vmlal.s , d0, d1[1] │ │ │ │ @ instruction: 0xf7f8020a │ │ │ │ @ instruction: 0xf7fef88b │ │ │ │ - stmdbge r4, {r3, r5, sl, fp, ip, sp, pc} │ │ │ │ + stmdbge r4, {r0, r1, r2, r5, sl, fp, ip, sp, pc} │ │ │ │ @ instruction: 0xf6424628 │ │ │ │ vsubl.s8 , d16, d21 │ │ │ │ @ instruction: 0xf7f8020a │ │ │ │ @ instruction: 0xf7fef881 │ │ │ │ - stmdbge r4, {r1, r2, r3, r4, sl, fp, ip, sp, pc} │ │ │ │ + stmdbge r4, {r0, r2, r3, r4, sl, fp, ip, sp, pc} │ │ │ │ @ instruction: 0xf6424628 │ │ │ │ vsubl.s8 q9, d0, d21 │ │ │ │ @ instruction: 0xf7f8020a │ │ │ │ @ instruction: 0xf7fef877 │ │ │ │ - stmdbge r4, {r2, r4, sl, fp, ip, sp, pc} │ │ │ │ + stmdbge r4, {r0, r1, r4, sl, fp, ip, sp, pc} │ │ │ │ @ instruction: 0xf6424628 │ │ │ │ vsubl.s8 q10, d0, d5 │ │ │ │ @ instruction: 0xf7f8020a │ │ │ │ @ instruction: 0xf7fef86d │ │ │ │ - stmdbge r4, {r1, r3, sl, fp, ip, sp, pc} │ │ │ │ + stmdbge r4, {r0, r3, sl, fp, ip, sp, pc} │ │ │ │ vmax.s8 d20, d5, d24 │ │ │ │ vrsra.s64 , , #64 │ │ │ │ @ instruction: 0xf6470305 │ │ │ │ vmvn.i32 q9, #2304 @ 0x00000900 │ │ │ │ - @ instruction: 0xf0040205 │ │ │ │ - strls r0, [r6, #-1295] @ 0xfffffaf1 │ │ │ │ - strcc pc, [r3, #-964] @ 0xfffffc3c │ │ │ │ - vabal.u8 , d4, d4 │ │ │ │ - vabal.u8 q9, d20, d1 │ │ │ │ - strls r4, [r7, #-1027] @ 0xfffffbfd │ │ │ │ - @ instruction: 0xf7f79405 │ │ │ │ + vsubl.u8 q8, d4, d5 │ │ │ │ + strls r2, [r7, #-1409] @ 0xfffffa7f │ │ │ │ + strmi pc, [r3, #-964] @ 0xfffffc3c │ │ │ │ + vabal.u8 , d4, d5 │ │ │ │ + @ instruction: 0xf0043503 │ │ │ │ + strls r0, [r4, #-1039] @ 0xfffffbf1 │ │ │ │ + @ instruction: 0xf7f79406 │ │ │ │ @ instruction: 0xf7fefd75 │ │ │ │ - @ instruction: 0xf44fbbf0 │ │ │ │ + @ instruction: 0xf44fbbef │ │ │ │ vqdmlal.s q11, d0, d0[0] │ │ │ │ - vsubw.u8 q8, q2, d15 │ │ │ │ - andls r3, r4, #805306368 @ 0x30000000 │ │ │ │ - @ instruction: 0xf00443a3 │ │ │ │ + @ instruction: 0xf004030f │ │ │ │ andls r0, r5, #-268435456 @ 0xf0000000 │ │ │ │ - blge 0xc6ad64 │ │ │ │ + vsubw.u8 q10, q10, d19 │ │ │ │ + andls r3, r4, #805306368 @ 0x30000000 │ │ │ │ + blge 0xc6ad80 │ │ │ │ strtmi sl, [r8], -r4, lsl #18 │ │ │ │ @ instruction: 0xffc8f7f9 │ │ │ │ - bllt 0xff82bb70 │ │ │ │ + bllt 0xff7ebb8c │ │ │ │ movtvs pc, #1103 @ 0x44f @ │ │ │ │ movweq pc, #62144 @ 0xf2c0 @ │ │ │ │ - andcc pc, r3, #196, 6 @ 0x10000003 │ │ │ │ - @ instruction: 0x43a39204 │ │ │ │ andeq pc, pc, #4 │ │ │ │ - @ instruction: 0xf47e9205 │ │ │ │ + @ instruction: 0x43a39205 │ │ │ │ + andcc pc, r3, #196, 6 @ 0x10000003 │ │ │ │ + @ instruction: 0xf47e9204 │ │ │ │ stmdbge r4, {r0, r1, r3, r4, r8, r9, fp, sp, pc} │ │ │ │ @ instruction: 0xf7f94628 │ │ │ │ @ instruction: 0xf7fefa7b │ │ │ │ - stmdbge r4, {r1, r3, r6, r7, r8, r9, fp, ip, sp, pc} │ │ │ │ + stmdbge r4, {r0, r3, r6, r7, r8, r9, fp, ip, sp, pc} │ │ │ │ vmax.s8 d20, d5, d24 │ │ │ │ vrsra.s64 , , #64 │ │ │ │ @ instruction: 0xf6470305 │ │ │ │ vmlal.s q9, d16, d1[0] │ │ │ │ - @ instruction: 0xf0040205 │ │ │ │ - strls r0, [r6, #-1295] @ 0xfffffaf1 │ │ │ │ - strcc pc, [r3, #-964] @ 0xfffffc3c │ │ │ │ - vabal.u8 , d4, d4 │ │ │ │ - vabal.u8 q9, d20, d1 │ │ │ │ - strls r4, [r7, #-1027] @ 0xfffffbfd │ │ │ │ - @ instruction: 0xf7f79405 │ │ │ │ + vsubl.u8 q8, d4, d5 │ │ │ │ + strls r2, [r7, #-1409] @ 0xfffffa7f │ │ │ │ + strmi pc, [r3, #-964] @ 0xfffffc3c │ │ │ │ + vabal.u8 , d4, d5 │ │ │ │ + @ instruction: 0xf0043503 │ │ │ │ + strls r0, [r4, #-1039] @ 0xfffffbf1 │ │ │ │ + @ instruction: 0xf7f79406 │ │ │ │ @ instruction: 0xf7fefd35 │ │ │ │ - stmdbge r4, {r4, r5, r7, r8, r9, fp, ip, sp, pc} │ │ │ │ + stmdbge r4, {r0, r1, r2, r3, r5, r7, r8, r9, fp, ip, sp, pc} │ │ │ │ vmax.s8 d20, d5, d24 │ │ │ │ vrsra.s64 , , #64 │ │ │ │ @ instruction: 0xf6470305 │ │ │ │ vmov.i32 , #256 @ 0x00000100 │ │ │ │ - @ instruction: 0xf0040205 │ │ │ │ - strls r0, [r6, #-1295] @ 0xfffffaf1 │ │ │ │ - strcc pc, [r3, #-964] @ 0xfffffc3c │ │ │ │ - vabal.u8 , d4, d4 │ │ │ │ - vabal.u8 q9, d20, d1 │ │ │ │ - strls r4, [r7, #-1027] @ 0xfffffbfd │ │ │ │ - @ instruction: 0xf7f79405 │ │ │ │ + vsubl.u8 q8, d4, d5 │ │ │ │ + strls r2, [r7, #-1409] @ 0xfffffa7f │ │ │ │ + strmi pc, [r3, #-964] @ 0xfffffc3c │ │ │ │ + vabal.u8 , d4, d5 │ │ │ │ + @ instruction: 0xf0043503 │ │ │ │ + strls r0, [r4, #-1039] @ 0xfffffbf1 │ │ │ │ + @ instruction: 0xf7f79406 │ │ │ │ @ instruction: 0xf7fefd1b │ │ │ │ - stmdbge r4, {r1, r2, r4, r7, r8, r9, fp, ip, sp, pc} │ │ │ │ + stmdbge r4, {r0, r2, r4, r7, r8, r9, fp, ip, sp, pc} │ │ │ │ vmax.s8 d20, d5, d24 │ │ │ │ vrsra.s64 , , #64 │ │ │ │ @ instruction: 0xf6470305 │ │ │ │ vsubl.s8 , d0, d9 │ │ │ │ - @ instruction: 0xf0040205 │ │ │ │ - strls r0, [r6, #-1295] @ 0xfffffaf1 │ │ │ │ - strcc pc, [r3, #-964] @ 0xfffffc3c │ │ │ │ - vabal.u8 , d4, d4 │ │ │ │ - vabal.u8 q9, d20, d1 │ │ │ │ - strls r4, [r7, #-1027] @ 0xfffffbfd │ │ │ │ - @ instruction: 0xf7f79405 │ │ │ │ + vsubl.u8 q8, d4, d5 │ │ │ │ + strls r2, [r7, #-1409] @ 0xfffffa7f │ │ │ │ + strmi pc, [r3, #-964] @ 0xfffffc3c │ │ │ │ + vabal.u8 , d4, d5 │ │ │ │ + @ instruction: 0xf0043503 │ │ │ │ + strls r0, [r4, #-1039] @ 0xfffffbf1 │ │ │ │ + @ instruction: 0xf7f79406 │ │ │ │ @ instruction: 0xf7fefd01 │ │ │ │ - stmdbge r4, {r2, r3, r4, r5, r6, r8, r9, fp, ip, sp, pc} │ │ │ │ + stmdbge r4, {r0, r1, r3, r4, r5, r6, r8, r9, fp, ip, sp, pc} │ │ │ │ vmax.s8 d20, d3, d24 │ │ │ │ vmlal.s , d0, d1[2] │ │ │ │ @ instruction: 0xf7f8020a │ │ │ │ @ instruction: 0xf7fef859 │ │ │ │ - stmdbge r4, {r1, r4, r5, r6, r8, r9, fp, ip, sp, pc} │ │ │ │ + stmdbge r4, {r0, r4, r5, r6, r8, r9, fp, ip, sp, pc} │ │ │ │ vmax.s8 d20, d3, d24 │ │ │ │ vsubl.s8 q8, d0, d1 │ │ │ │ @ instruction: 0xf7f8020a │ │ │ │ @ instruction: 0xf7fef84f │ │ │ │ - stmdbge r4, {r3, r5, r6, r8, r9, fp, ip, sp, pc} │ │ │ │ + stmdbge r4, {r0, r1, r2, r5, r6, r8, r9, fp, ip, sp, pc} │ │ │ │ vmax.s8 d20, d3, d24 │ │ │ │ vmov.i32 , #256 @ 0x00000100 │ │ │ │ @ instruction: 0xf7f8020a │ │ │ │ @ instruction: 0xf7fef845 │ │ │ │ - stmdbge r4, {r1, r2, r3, r4, r6, r8, r9, fp, ip, sp, pc} │ │ │ │ + stmdbge r4, {r0, r2, r3, r4, r6, r8, r9, fp, ip, sp, pc} │ │ │ │ @ instruction: 0xf6424628 │ │ │ │ vmlal.s q10, d0, d1[5] │ │ │ │ @ instruction: 0xf7f8020a │ │ │ │ @ instruction: 0xf7fef83b │ │ │ │ - stmdbge r4, {r2, r4, r6, r8, r9, fp, ip, sp, pc} │ │ │ │ + stmdbge r4, {r0, r1, r4, r6, r8, r9, fp, ip, sp, pc} │ │ │ │ @ instruction: 0xf6424628 │ │ │ │ vsubl.s8 , d16, d29 │ │ │ │ @ instruction: 0xf7f8020a │ │ │ │ @ instruction: 0xf7fef831 │ │ │ │ - stmdbge r4, {r1, r3, r6, r8, r9, fp, ip, sp, pc} │ │ │ │ + stmdbge r4, {r0, r3, r6, r8, r9, fp, ip, sp, pc} │ │ │ │ @ instruction: 0xf6424628 │ │ │ │ vmlal.s , d0, d1[4] │ │ │ │ @ instruction: 0xf7f8020a │ │ │ │ @ instruction: 0xf7fef827 │ │ │ │ - stmdbge r4, {r6, r8, r9, fp, ip, sp, pc} │ │ │ │ + stmdbge r4, {r0, r1, r2, r3, r4, r5, r8, r9, fp, ip, sp, pc} │ │ │ │ vmax.s8 d20, d3, d24 │ │ │ │ vmov.i32 q8, #1280 @ 0x00000500 │ │ │ │ @ instruction: 0xf7f8020a │ │ │ │ @ instruction: 0xf7fef81d │ │ │ │ - stmdbge r4, {r1, r2, r4, r5, r8, r9, fp, ip, sp, pc} │ │ │ │ + stmdbge r4, {r0, r2, r4, r5, r8, r9, fp, ip, sp, pc} │ │ │ │ vmax.s8 d20, d3, d24 │ │ │ │ vrshr.s64 d19, d13, #64 │ │ │ │ @ instruction: 0xf7f8020a │ │ │ │ @ instruction: 0xf7fef813 │ │ │ │ - stmdbge r4, {r2, r3, r5, r8, r9, fp, ip, sp, pc} │ │ │ │ + stmdbge r4, {r0, r1, r3, r5, r8, r9, fp, ip, sp, pc} │ │ │ │ vmax.s8 d20, d3, d24 │ │ │ │ vmlal.s q9, d0, d1[3] │ │ │ │ @ instruction: 0xf7f8020a │ │ │ │ @ instruction: 0xf7fef809 │ │ │ │ - stmdbge r4, {r1, r5, r8, r9, fp, ip, sp, pc} │ │ │ │ + stmdbge r4, {r0, r5, r8, r9, fp, ip, sp, pc} │ │ │ │ vmax.s8 d20, d3, d24 │ │ │ │ vrshr.s64 q9, , #64 │ │ │ │ @ instruction: 0xf7f7020a │ │ │ │ @ instruction: 0xf7feffff │ │ │ │ - stmdbge r4, {r3, r4, r8, r9, fp, ip, sp, pc} │ │ │ │ + stmdbge r4, {r0, r1, r2, r4, r8, r9, fp, ip, sp, pc} │ │ │ │ vmax.s8 d20, d3, d24 │ │ │ │ vrshr.s64 , , #64 │ │ │ │ @ instruction: 0xf7f7020a │ │ │ │ @ instruction: 0xf7fefff5 │ │ │ │ - stmdbge r4, {r1, r2, r3, r8, r9, fp, ip, sp, pc} │ │ │ │ + stmdbge r4, {r0, r2, r3, r8, r9, fp, ip, sp, pc} │ │ │ │ @ instruction: 0xf6424628 │ │ │ │ vmov.i32 , #2304 @ 0x00000900 │ │ │ │ @ instruction: 0xf7f7020a │ │ │ │ @ instruction: 0xf7feffeb │ │ │ │ - stmdbge r4, {r2, r8, r9, fp, ip, sp, pc} │ │ │ │ + stmdbge r4, {r0, r1, r8, r9, fp, ip, sp, pc} │ │ │ │ @ instruction: 0xf6424628 │ │ │ │ vmov.i32 q11, #3328 @ 0x00000d00 │ │ │ │ @ instruction: 0xf7f7020a │ │ │ │ @ instruction: 0xf7feffe1 │ │ │ │ - stmdbge r4, {r1, r3, r4, r5, r6, r7, r9, fp, ip, sp, pc} │ │ │ │ + stmdbge r4, {r0, r3, r4, r5, r6, r7, r9, fp, ip, sp, pc} │ │ │ │ @ instruction: 0xf6424628 │ │ │ │ vsubl.s8 , d0, d5 │ │ │ │ @ instruction: 0xf7f7020a │ │ │ │ @ instruction: 0xf7feffd7 │ │ │ │ - stmdbge r4, {r4, r5, r6, r7, r9, fp, ip, sp, pc} │ │ │ │ + stmdbge r4, {r0, r1, r2, r3, r5, r6, r7, r9, fp, ip, sp, pc} │ │ │ │ @ instruction: 0xf6424628 │ │ │ │ vsubl.s8 q11, d0, d9 │ │ │ │ @ instruction: 0xf7f7020a │ │ │ │ @ instruction: 0xf7feffcd │ │ │ │ - stmdbge r4, {r1, r2, r5, r6, r7, r9, fp, ip, sp, pc} │ │ │ │ + stmdbge r4, {r0, r2, r5, r6, r7, r9, fp, ip, sp, pc} │ │ │ │ vmax.s8 d20, d3, d24 │ │ │ │ vrshr.s64 , , #64 │ │ │ │ @ instruction: 0xf7f7020a │ │ │ │ @ instruction: 0xf7feffc3 │ │ │ │ - @ instruction: 0xf762badc │ │ │ │ - movwcs pc, #2753 @ 0xac1 @ │ │ │ │ - ldmlt r1, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + @ instruction: 0xf762badb │ │ │ │ + movwcs pc, #2739 @ 0xab3 @ │ │ │ │ + ldmlt r4, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf7ff2300 │ │ │ │ @ instruction: 0xf3c4b989 │ │ │ │ vsubl.u8 q9, d4, d3 │ │ │ │ strtmi r5, [r8], -r0, lsl #6 │ │ │ │ subseq sl, r2, r4, lsl #18 │ │ │ │ andcs r9, r1, #8, 4 @ 0x80000000 │ │ │ │ vhsub.s8 d25, d5, d0 │ │ │ │ vmvn.i32 d22, #1280 @ 0x00000500 │ │ │ │ vsubl.u8 q8, d4, d5 │ │ │ │ movwls r3, #17667 @ 0x4503 │ │ │ │ - rsclt r9, r5, #25165824 @ 0x1800000 │ │ │ │ - strmi pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ - strls r9, [r5], #-1287 @ 0xfffffaf9 │ │ │ │ + vabal.u8 , d4, d6 │ │ │ │ + rsclt r4, r4, #12582912 @ 0xc00000 │ │ │ │ + strls r9, [r7], #-1285 @ 0xfffffafb │ │ │ │ ldc2l 7, cr15, [ip, #-996] @ 0xfffffc1c │ │ │ │ - blt 0xfeeebdb8 │ │ │ │ + blt 0xfeeabdd4 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ vorr.i32 d18, #0 @ 0x00000000 │ │ │ │ - b 0x1b29cc │ │ │ │ + b 0x1b29e8 │ │ │ │ @ instruction: 0xf1b20203 │ │ │ │ eorsle r7, sp, r0, lsl #31 │ │ │ │ - bcs 0xe3f60 │ │ │ │ + bcs 0xe3f7c │ │ │ │ adchi pc, r1, r0 │ │ │ │ vsubl.s8 q9, d16, d0 │ │ │ │ - b 0x1ae764 │ │ │ │ + b 0x1ae780 │ │ │ │ @ instruction: 0xf5b30302 │ │ │ │ @ instruction: 0xf0000f80 │ │ │ │ vand d8, d0, d3 │ │ │ │ @ instruction: 0xf5b38158 │ │ │ │ @ instruction: 0xf0001f00 │ │ │ │ vrhadd.s8 d8, d16, d3 │ │ │ │ - blcs 0xce5cc │ │ │ │ + blcs 0xce5e8 │ │ │ │ andhi pc, pc, #0 │ │ │ │ movtne pc, #5060 @ 0x13c4 @ │ │ │ │ @ instruction: 0xf0002b02 │ │ │ │ - blcs 0x18e728 │ │ │ │ + blcs 0x18e744 │ │ │ │ subshi pc, sp, #0 │ │ │ │ @ instruction: 0xf0002b01 │ │ │ │ @ instruction: 0xf414826f │ │ │ │ @ instruction: 0xf0400200 │ │ │ │ vrshr.u64 q12, , #60 │ │ │ │ andls r4, r8, #201326592 @ 0xc000000 │ │ │ │ - @ instruction: 0xf0049305 │ │ │ │ - vsubl.u8 q8, d4, d15 │ │ │ │ - stmib sp, {r0, r1, r8, r9, sp}^ │ │ │ │ - vsubw.u8 q9, q2, d6 │ │ │ │ - @ instruction: 0xf4145300 │ │ │ │ - movwls r4, #17008 @ 0x4270 │ │ │ │ + vsubw.u8 , q2, d5 │ │ │ │ + vsubl.u8 q9, d4, d3 │ │ │ │ + andls r5, r7, #0, 6 │ │ │ │ + @ instruction: 0xf4149304 │ │ │ │ + @ instruction: 0xf0044270 │ │ │ │ + movwls r0, #25359 @ 0x630f │ │ │ │ stmibge r2, {r1, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc}^ │ │ │ │ strtmi sl, [r8], -r4, lsl #18 │ │ │ │ - blx 0xfe36be30 │ │ │ │ - blt 0x1cebe48 │ │ │ │ + blx 0xfe36be4c │ │ │ │ + blt 0x1cabe64 │ │ │ │ msreq CPSR_, #4, 8 @ 0x4000000 │ │ │ │ svceq 0x0000f5b3 │ │ │ │ adchi pc, ip, #0 │ │ │ │ strhi pc, [r0], #-512 @ 0xfffffe00 │ │ │ │ @ instruction: 0xf0002b00 │ │ │ │ stmdbeq r3!, {r1, r2, r5, sl, pc}^ │ │ │ │ setend be │ │ │ │ - @ instruction: 0xf0038179 │ │ │ │ - blcc 0xeea90 │ │ │ │ + @ instruction: 0xf0038182 │ │ │ │ + blcc 0xeeaac │ │ │ │ vqdmulh.s d2, d1, d6 │ │ │ │ - andge r8, r1, #-805306361 @ 0xd0000007 │ │ │ │ + andge r8, r1, #536870920 @ 0x20000008 │ │ │ │ @ instruction: 0xf023f852 │ │ │ │ - andeq pc, sl, r7, asr #6 │ │ │ │ - andeq pc, sl, r7, ror #5 │ │ │ │ - andeq sp, sl, sp, lsl #21 │ │ │ │ - muleq sl, r7, r2 │ │ │ │ - andeq pc, sl, r9, lsr #4 │ │ │ │ - andeq pc, sl, r7, ror #3 │ │ │ │ - andeq pc, sl, r9, lsr #3 │ │ │ │ + andeq pc, sl, sp, ror #6 │ │ │ │ + andeq pc, sl, sp, lsl #6 │ │ │ │ + andeq sp, sl, r9, lsr #21 │ │ │ │ + andeq pc, sl, r3, asr #5 │ │ │ │ + andeq pc, sl, r7, asr r2 @ │ │ │ │ + andeq pc, sl, r5, lsl r2 @ │ │ │ │ + ldrdeq pc, [sl], -r7 │ │ │ │ @ instruction: 0xf47e429a │ │ │ │ addcs sl, r0, #2408448 @ 0x24c000 │ │ │ │ subeq pc, r0, #192, 4 │ │ │ │ movweq lr, #10756 @ 0x2a04 │ │ │ │ svceq 0x0080f5b3 │ │ │ │ orrhi pc, lr, #0 │ │ │ │ - strhi pc, [r3, #-512]! @ 0xfffffe00 │ │ │ │ + strhi pc, [r6, #-512]! @ 0xfffffe00 │ │ │ │ @ instruction: 0xf0002b00 │ │ │ │ - vst3.8 {d24,d26,d28}, [pc :256] │ │ │ │ + vst3.16 {d24,d26,d28}, [pc], r2 │ │ │ │ vbic.i32 q11, #1536 @ 0x00000600 │ │ │ │ eormi r0, r3, r0, lsl r3 │ │ │ │ svcvs 0x0070f5b3 │ │ │ │ - ldrbhi pc, [r8] @ │ │ │ │ - strhi pc, [r6], -r0, asr #4 │ │ │ │ + ldrbhi pc, [fp] @ │ │ │ │ + strhi pc, [r8], -r0, asr #4 │ │ │ │ subvs pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ andseq pc, r0, #192, 4 │ │ │ │ @ instruction: 0xf0004293 │ │ │ │ - vmax.s8 d8, d0, d26 │ │ │ │ - subcs r8, r0, #72351744 @ 0x4500000 │ │ │ │ + vmax.s8 d8, d0, d28 │ │ │ │ + subcs r8, r0, #74448896 @ 0x4700000 │ │ │ │ andseq pc, r0, #192, 4 │ │ │ │ @ instruction: 0xf0004293 │ │ │ │ - rsbcs r8, r0, #178257920 @ 0xaa00000 │ │ │ │ + rsbcs r8, r0, #182452224 @ 0xae00000 │ │ │ │ andseq pc, r0, #192, 4 │ │ │ │ @ instruction: 0xf0004293 │ │ │ │ - eorcs r8, r0, #252, 12 @ 0xfc00000 │ │ │ │ + eorcs r8, r0, #267386880 @ 0xff00000 │ │ │ │ andseq pc, r0, #192, 4 │ │ │ │ @ instruction: 0xf47e4293 │ │ │ │ @ instruction: 0x4621a95f │ │ │ │ @ instruction: 0xf7f6a804 │ │ │ │ - stmdbge r4, {r0, r1, r2, r3, r4, r6, r8, fp, ip, sp, lr, pc} │ │ │ │ + stmdbge r4, {r0, r2, r3, r6, r8, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf7fa4628 │ │ │ │ @ instruction: 0xf7feff43 │ │ │ │ - @ instruction: 0xf004ba09 │ │ │ │ - movwls r0, #29455 @ 0x730f │ │ │ │ - movwmi pc, #13252 @ 0x33c4 @ │ │ │ │ - vsubw.u8 , q2, d6 │ │ │ │ + vmlsl.u8 , d4, d8 │ │ │ │ movwls r1, #33732 @ 0x83c4 │ │ │ │ movtne pc, #5060 @ 0x13c4 @ │ │ │ │ vsubw.u8 , q2, d9 │ │ │ │ - @ instruction: 0xf3c45342 │ │ │ │ - blcc 0xfa74c │ │ │ │ - stcpl 3, cr15, [r0], {196} @ 0xc4 │ │ │ │ - @ instruction: 0xf8cd9205 │ │ │ │ - blcs 0x25df8c │ │ │ │ + movwls r4, #25347 @ 0x6303 │ │ │ │ + movtpl pc, #9156 @ 0x23c4 @ │ │ │ │ + andcc pc, r3, #196, 6 @ 0x10000003 │ │ │ │ + @ instruction: 0xf3c43b01 │ │ │ │ + andls r5, r5, #0, 24 │ │ │ │ + andeq pc, pc, #4 │ │ │ │ + andsgt pc, r0, sp, asr #17 │ │ │ │ + blcs 0x252784 │ │ │ │ msrhi CPSR_fsc, #0, 4 │ │ │ │ @ instruction: 0xf013e8df │ │ │ │ teqeq r8, #2013265920 @ 0x78000000 │ │ │ │ subeq r0, r6, ip, ror #3 │ │ │ │ andseq r0, ip, r1, lsr r0 │ │ │ │ vhadd.s8 d16, d4, d7 │ │ │ │ - vsubl.s8 , d0, d1 │ │ │ │ + vsubl.s8 , d0, d9 │ │ │ │ vhsub.s8 d16, d4, d10 │ │ │ │ - vorr.i32 d20, #3328 @ 0x00000d00 │ │ │ │ + vsubw.s8 q10, q0, d21 │ │ │ │ @ instruction: 0xf1bc030a │ │ │ │ svclt 0x00180f00 │ │ │ │ strcs r4, [r1], #-1562 @ 0xfffff9e6 │ │ │ │ strtmi sl, [r8], -r4, lsl #18 │ │ │ │ strls r2, [r0], #-768 @ 0xfffffd00 │ │ │ │ - blx 0xff6ebf6c │ │ │ │ - ldmiblt r2, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + blx 0xff6ebf88 │ │ │ │ + ldmiblt r1, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ eorsne pc, r5, #70254592 @ 0x4300000 │ │ │ │ andeq pc, sl, #192, 4 │ │ │ │ msrne SPSR_fc, #70254592 @ 0x4300000 │ │ │ │ movweq pc, #41664 @ 0xa2c0 @ │ │ │ │ svceq 0x0000f1bc │ │ │ │ sadd16mi fp, sl, r8 │ │ │ │ stmdbge r4, {r0, sl, sp} │ │ │ │ movwcs r4, #1576 @ 0x628 │ │ │ │ @ instruction: 0xf7f99400 │ │ │ │ @ instruction: 0xf7fefac3 │ │ │ │ - @ instruction: 0xf643b9bd │ │ │ │ + @ instruction: 0xf643b9bc │ │ │ │ vmlal.s q8, d0, d1[0] │ │ │ │ @ instruction: 0xf643020a │ │ │ │ vqdmlal.s q8, d16, d1[3] │ │ │ │ @ instruction: 0xf1bc030a │ │ │ │ svclt 0x00180f00 │ │ │ │ strcs r4, [r1], #-1562 @ 0xfffff9e6 │ │ │ │ strtmi sl, [r8], -r4, lsl #18 │ │ │ │ strls r2, [r0], #-768 @ 0xfffffd00 │ │ │ │ - blx 0xfec6bfc0 │ │ │ │ - stmiblt r8!, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ - ldrbtcs pc, [pc], #-1028 @ 0xadfe4 @ │ │ │ │ + blx 0xfec6bfdc │ │ │ │ + stmiblt r7!, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + ldrbtcs pc, [pc], #-1028 @ 0xae000 @ │ │ │ │ cdpcc 2, 15, cr15, cr13, cr5, {2} │ │ │ │ cdpeq 2, 0, cr15, cr5, cr0, {6} │ │ │ │ svccs 0x005df5b4 │ │ │ │ movwcs fp, #7956 @ 0x1f14 │ │ │ │ @ instruction: 0xf6432302 │ │ │ │ vrshr.s64 d17, d9, #64 │ │ │ │ movwls r0, #522 @ 0x20a │ │ │ │ stmdbge r4, {r8, r9, sp} │ │ │ │ ldrmi r4, [ip, #1576] @ 0x628 │ │ │ │ ldrbtmi fp, [r2], -r8, lsl #30 │ │ │ │ - blx 0xfe5ebff4 │ │ │ │ - stmiblt lr, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ - movweq pc, #61444 @ 0xf004 @ │ │ │ │ + blx 0xfe5ec010 │ │ │ │ + stmiblt sp, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + movwcs pc, #13252 @ 0x33c4 @ │ │ │ │ smlabtmi r3, r4, r3, pc @ │ │ │ │ andcc pc, r3, #196, 6 @ 0x10000003 │ │ │ │ - stmib sp, {r0, r2, r8, ip, pc}^ │ │ │ │ - vsubw.u8 q9, q2, d6 │ │ │ │ - vmla.f , q2, d1[0] │ │ │ │ - mrsls r5, (UNDEF: 57) │ │ │ │ - vsubw.u8 , q2, d4 │ │ │ │ - tstls r8, r3, lsl #2 │ │ │ │ - ldrle r0, [r5], #-545 @ 0xfffffddf │ │ │ │ + tstls r5, r8, lsl #6 │ │ │ │ + movweq pc, #61444 @ 0xf004 @ │ │ │ │ + eoreq r9, r1, #1610612736 @ 0x60000000 │ │ │ │ + vsubw.u8 , q2, d7 │ │ │ │ + movwls r1, #37697 @ 0x9341 │ │ │ │ + movwpl pc, #964 @ 0x3c4 @ │ │ │ │ + ldrle r9, [r5], #-772 @ 0xfffffcfc │ │ │ │ eorle r2, r7, pc, lsl #20 │ │ │ │ - ldrbtcs pc, [pc], #-1028 @ 0xae044 @ │ │ │ │ + ldrbtcs pc, [pc], #-1028 @ 0xae060 @ │ │ │ │ svccs 0x005df5b4 │ │ │ │ strcs fp, [r1], #-3860 @ 0xfffff0ec │ │ │ │ tstlt fp, #33554432 @ 0x2000000 │ │ │ │ sbcsvc pc, r1, #805306372 @ 0x30000004 │ │ │ │ andeq pc, sl, #192, 4 │ │ │ │ stmdbge r4, {r8, r9, sp} │ │ │ │ strls r4, [r0], #-1576 @ 0xfffff9d8 │ │ │ │ - blx 0x8ec04a │ │ │ │ - stmdblt r4!, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + blx 0x8ec066 │ │ │ │ + stmdblt r3!, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ teqpne r5, r3, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlabteq sl, r0, r2, pc @ │ │ │ │ rsbne pc, r9, #70254592 @ 0x4300000 │ │ │ │ andeq pc, sl, #192, 4 │ │ │ │ svclt 0x00082b00 │ │ │ │ strcs r4, [r1], #-1546 @ 0xfffff9f6 │ │ │ │ strtmi sl, [r8], -r4, lsl #18 │ │ │ │ strls r2, [r0], #-768 @ 0xfffffd00 │ │ │ │ - blx 0x3ec072 │ │ │ │ - ldmdblt r0, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + blx 0x3ec08e │ │ │ │ + stmdblt pc, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ @ │ │ │ │ @ instruction: 0xf47e2b00 │ │ │ │ - strcs sl, [r1], #-3283 @ 0xfffff32d │ │ │ │ + strcs sl, [r1], #-3285 @ 0xfffff32b │ │ │ │ sbcmi pc, r5, #1342177284 @ 0x50000004 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ @ instruction: 0xf5b3e7da │ │ │ │ subsle r0, pc, r0, asr #31 │ │ │ │ @ instruction: 0xf0004293 │ │ │ │ addcs r8, r0, #84, 2 │ │ │ │ subeq pc, r0, #192, 4 │ │ │ │ @ instruction: 0xf47e4293 │ │ │ │ vmlal.u8 q13, d20, d7 │ │ │ │ - blcs 0x132dc4 │ │ │ │ - mvnshi pc, r1 │ │ │ │ + blcs 0x132de0 │ │ │ │ + andhi pc, r0, #1 │ │ │ │ @ instruction: 0xf0012b03 │ │ │ │ - blcs 0x10e9d4 │ │ │ │ - subshi pc, r0, #1 │ │ │ │ + blcs 0x10ea00 │ │ │ │ + subshi pc, r4, #1 │ │ │ │ setend be │ │ │ │ - vmlal.u q12, d4, d1[4] │ │ │ │ - @ instruction: 0xf0044203 │ │ │ │ - rsceq r0, r7, #1006632960 @ 0x3c000000 │ │ │ │ - movwcs lr, #18893 @ 0x49cd │ │ │ │ - andcs pc, r3, #196, 6 @ 0x10000003 │ │ │ │ - movwcc pc, #13252 @ 0x33c4 @ │ │ │ │ - movwcs lr, #27085 @ 0x69cd │ │ │ │ + vmlal.u q12, d4, d1[5] │ │ │ │ + vsubl.u8 q9, d4, d3 │ │ │ │ + andls r4, r6, #201326592 @ 0xc000000 │ │ │ │ + vmlal.u q8, d20, d3[5] │ │ │ │ + movwls r3, #16899 @ 0x4203 │ │ │ │ + @ instruction: 0xf0049207 │ │ │ │ + movwls r0, #21263 @ 0x530f │ │ │ │ stmdage sl!, {r1, r2, r3, r4, r5, r8, sl, ip, sp, lr, pc}^ │ │ │ │ strtmi sl, [r8], -r4, lsl #18 │ │ │ │ @ instruction: 0xff02f7f8 │ │ │ │ - ldmdblt r9, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + ldmdblt r8, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ andcc pc, r3, #196, 6 @ 0x10000003 │ │ │ │ - movweq pc, #61444 @ 0xf004 @ │ │ │ │ - movwcs lr, #27085 @ 0x69cd │ │ │ │ - andmi pc, r3, #196, 6 @ 0x10000003 │ │ │ │ + movwcs pc, #13252 @ 0x33c4 @ │ │ │ │ + @ instruction: 0xf0049206 │ │ │ │ + movwls r0, #33295 @ 0x820f │ │ │ │ + movtne pc, #5060 @ 0x13c4 @ │ │ │ │ + vsubl.u8 , d4, d7 │ │ │ │ + movwls r4, #37379 @ 0x9203 │ │ │ │ movwpl pc, #964 @ 0x3c4 @ │ │ │ │ - andcc lr, r4, #3358720 @ 0x334000 │ │ │ │ - subne pc, r1, #196, 6 @ 0x10000003 │ │ │ │ - vsubl.u8 , d4, d9 │ │ │ │ - eoreq r2, r4, #805306368 @ 0x30000000 │ │ │ │ - strle r9, [fp], #-520 @ 0xfffffdf8 │ │ │ │ + stmib sp, {r2, r5, r9}^ │ │ │ │ + strle r3, [fp], #-516 @ 0xfffffdfc │ │ │ │ stmdbge r4, {r0, sl, sp} │ │ │ │ vmax.s8 d20, d5, d24 │ │ │ │ vmvn.i32 , #1280 @ 0x00000500 │ │ │ │ strls r0, [r0], #-517 @ 0xfffffdfb │ │ │ │ - blx 0xfedec120 │ │ │ │ - ldmlt r8!, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + blx 0xfedec13c │ │ │ │ + ldmlt r7!, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ cmppeq r1, r3, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlabteq sl, r0, r2, pc @ │ │ │ │ sbceq pc, sp, #70254592 @ 0x4300000 │ │ │ │ andeq pc, sl, #192, 4 │ │ │ │ svclt 0x00082b00 │ │ │ │ strcs r4, [r1], #-1546 @ 0xfffff9f6 │ │ │ │ strtmi sl, [r8], -r4, lsl #18 │ │ │ │ strls r2, [r0], #-768 @ 0xfffffd00 │ │ │ │ - blx 0xfe8ec148 │ │ │ │ - stmialt r4!, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ - movweq pc, #61444 @ 0xf004 @ │ │ │ │ + blx 0xfe8ec164 │ │ │ │ + stmialt r3!, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ andcc pc, r3, #196, 6 @ 0x10000003 │ │ │ │ + movwcs pc, #13252 @ 0x33c4 @ │ │ │ │ stcpl 3, cr15, [r0], {196} @ 0xc4 │ │ │ │ - movwcs lr, #27085 @ 0x69cd │ │ │ │ + movwls r9, #33286 @ 0x8206 │ │ │ │ + andeq pc, pc, #4 │ │ │ │ + movtne pc, #5060 @ 0x13c4 @ │ │ │ │ + movwls r9, #37383 @ 0x9207 │ │ │ │ movwmi pc, #13252 @ 0x33c4 @ │ │ │ │ movwgt lr, #18893 @ 0x49cd │ │ │ │ - movtne pc, #5060 @ 0x13c4 @ │ │ │ │ - vsubw.u8 , q2, d9 │ │ │ │ - movwls r2, #33539 @ 0x8303 │ │ │ │ movweq pc, #1044 @ 0x414 @ │ │ │ │ vand d29, d3, d3 │ │ │ │ vqrdmlah.s d23, d16, d1[1] │ │ │ │ @ instruction: 0xf6430e0a │ │ │ │ vmvn.i32 d16, #2304 @ 0x00000900 │ │ │ │ strcs r0, [r1], #-522 @ 0xfffffdf6 │ │ │ │ strtmi sl, [r8], -r4, lsl #18 │ │ │ │ svceq 0x0000f1bc │ │ │ │ ldrbtmi fp, [r2], -r8, lsl #30 │ │ │ │ @ instruction: 0xf7f99400 │ │ │ │ @ instruction: 0xf7fefa77 │ │ │ │ - vtst.8 d27, d20, d27 │ │ │ │ - vsubl.s8 , d0, d1 │ │ │ │ + vtst.8 d27, d20, d26 │ │ │ │ + vsubl.s8 , d0, d9 │ │ │ │ vhsub.s8 d16, d4, d10 │ │ │ │ - vorr.i32 d20, #3328 @ 0x00000d00 │ │ │ │ + vsubw.s8 q10, q0, d21 │ │ │ │ @ instruction: 0xf1bc030a │ │ │ │ svclt 0x00180f00 │ │ │ │ strcs r4, [r1], #-1562 @ 0xfffff9e6 │ │ │ │ strtmi sl, [r8], -r4, lsl #18 │ │ │ │ strls r2, [r0], #-768 @ 0xfffffd00 │ │ │ │ - blx 0x196c1c4 │ │ │ │ - stmialt r6!, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + blx 0x196c1e0 │ │ │ │ + stmialt r5!, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ vsubl.s8 q9, d16, d0 │ │ │ │ addsmi r0, r3, #32, 4 │ │ │ │ svcge 0x00ecf47d │ │ │ │ subne pc, r1, #196, 6 @ 0x10000003 │ │ │ │ @ instruction: 0xf0002a02 │ │ │ │ - bcs 0x18e658 │ │ │ │ + bcs 0x18e674 │ │ │ │ teqphi r7, r0 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf0002a01 │ │ │ │ stmdage r4, {r0, r1, r2, r4, r6, r8, pc} │ │ │ │ @ instruction: 0xf7f54621 │ │ │ │ - eoreq pc, r0, #804 @ 0x324 │ │ │ │ - ldrhi pc, [lr, r0, lsl #2] │ │ │ │ + eoreq pc, r0, #732 @ 0x2dc │ │ │ │ + strhi pc, [r7, r0, lsl #2]! │ │ │ │ stmdbge r4, {r0, r9, sp} │ │ │ │ @ instruction: 0xf7f94628 │ │ │ │ @ instruction: 0xf7fef8a1 │ │ │ │ - vmlal.u8 , d20, d7 │ │ │ │ + vmlal.u8 , d20, d6 │ │ │ │ vsubl.u8 , d4, d3 │ │ │ │ andls r5, r6, #0, 24 │ │ │ │ - @ instruction: 0xf0040226 │ │ │ │ - @ instruction: 0xf8cd020f │ │ │ │ - andls ip, r7, #16 │ │ │ │ - andmi pc, r3, #196, 6 @ 0x10000003 │ │ │ │ - vsubl.u8 , d4, d5 │ │ │ │ + vsubl.u8 q8, d4, d22 │ │ │ │ + @ instruction: 0xf8cd2203 │ │ │ │ + andls ip, r8, #16 │ │ │ │ + andeq pc, pc, #4 │ │ │ │ + vsubl.u8 , d4, d7 │ │ │ │ andls r1, r9, #268435460 @ 0x10000004 │ │ │ │ - andcs pc, r3, #196, 6 @ 0x10000003 │ │ │ │ - strle r9, [ip], #-520 @ 0xfffffdf8 │ │ │ │ + andmi pc, r3, #196, 6 @ 0x10000003 │ │ │ │ + strle r9, [ip], #-517 @ 0xfffffdfb │ │ │ │ strbtmi r2, [r3], -r1, lsl #8 │ │ │ │ strtmi sl, [r8], -r4, lsl #18 │ │ │ │ eorsvs pc, r5, #1342177284 @ 0x50000004 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ @ instruction: 0xf7f99400 │ │ │ │ @ instruction: 0xf7fefa21 │ │ │ │ - vst2.16 {d11-d12}, [r4 :128], r5 │ │ │ │ + vst2.16 {d11-d12}, [r4 :128], r4 │ │ │ │ stmdbge r4, {r0, r1, r2, r3, r4, r5, r6, sl, sp} │ │ │ │ svccs 0x005df5b4 │ │ │ │ ldrbtcc pc, [sp], #581 @ 0x245 @ │ │ │ │ streq pc, [r5], #-704 @ 0xfffffd40 │ │ │ │ andcs fp, r1, #20, 30 @ 0x50 │ │ │ │ andls r2, r0, #536870912 @ 0x20000000 │ │ │ │ addsne pc, r9, #70254592 @ 0x4300000 │ │ │ │ andeq pc, sl, #192, 4 │ │ │ │ @ instruction: 0xf1bc4628 │ │ │ │ svclt 0x00080f00 │ │ │ │ @ instruction: 0xf7f94622 │ │ │ │ @ instruction: 0xf7fefa07 │ │ │ │ - strtmi fp, [r1], -fp, asr #16 │ │ │ │ + strtmi fp, [r1], -sl, asr #16 │ │ │ │ @ instruction: 0xf7f5a804 │ │ │ │ - @ instruction: 0xf44fffb5 │ │ │ │ + @ instruction: 0xf44fffa1 │ │ │ │ vbic.i32 q11, #0 @ 0x00000000 │ │ │ │ eormi r0, r3, r0, lsl r3 │ │ │ │ @ instruction: 0xf5b3d009 │ │ │ │ @ instruction: 0xf47d1f80 │ │ │ │ stmdbge r4, {r0, r3, r7, r8, r9, sl, fp, sp, pc} │ │ │ │ @ instruction: 0xf7fa4628 │ │ │ │ @ instruction: 0xf7fefd83 │ │ │ │ - stmdbge r4, {r0, r1, r2, r4, r5, fp, ip, sp, pc} │ │ │ │ + stmdbge r4, {r1, r2, r4, r5, fp, ip, sp, pc} │ │ │ │ @ instruction: 0xf7fb4628 │ │ │ │ @ instruction: 0xf7fefe93 │ │ │ │ - @ instruction: 0x4621b832 │ │ │ │ + @ instruction: 0x4621b831 │ │ │ │ @ instruction: 0xf7f5a804 │ │ │ │ - @ instruction: 0xf44fff9b │ │ │ │ + @ instruction: 0xf44fff87 │ │ │ │ vbic.i32 q11, #0 @ 0x00000000 │ │ │ │ eormi r0, r3, r0, lsl r3 │ │ │ │ addshi pc, r0, r0 │ │ │ │ svcne 0x0080f5b3 │ │ │ │ svcge 0x006ef47d │ │ │ │ strtmi sl, [r8], -r4, lsl #18 │ │ │ │ ldc2l 7, cr15, [sl, #-1000]! @ 0xfffffc18 │ │ │ │ - ldmdalt ip, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + ldmdalt fp, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ - @ instruction: 0xff86f7f5 │ │ │ │ + @ instruction: 0xff72f7f5 │ │ │ │ cmnpvs r0, #1325400064 @ p-variant is OBSOLETE @ 0x4f000000 │ │ │ │ tstpeq r0, #192, 4 @ p-variant is OBSOLETE │ │ │ │ andle r4, r9, r3, lsr #32 │ │ │ │ svcne 0x0080f5b3 │ │ │ │ svcge 0x005af47d │ │ │ │ strtmi sl, [r8], -r4, lsl #18 │ │ │ │ stc2l 7, cr15, [r2, #-1000] @ 0xfffffc18 │ │ │ │ - stmdalt r8, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + stmdalt r7, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ strtmi sl, [r8], -r4, lsl #18 │ │ │ │ mcr2 7, 1, pc, cr4, cr10, {7} @ │ │ │ │ - stmdalt r3, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + stmdalt r2, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ sbcvc pc, r5, #805306372 @ 0x30000004 │ │ │ │ andeq pc, sl, #192, 4 │ │ │ │ teqpeq r9, #70254592 @ p-variant is OBSOLETE @ 0x4300000 │ │ │ │ movweq pc, #41664 @ 0xa2c0 @ │ │ │ │ svceq 0x0000f1bc │ │ │ │ sadd16mi fp, sl, r8 │ │ │ │ stmdbge r4, {r0, sl, sp} │ │ │ │ movwcs r4, #1576 @ 0x628 │ │ │ │ @ instruction: 0xf7f99400 │ │ │ │ @ instruction: 0xf7fdf8f3 │ │ │ │ - vqrdmlsh.s , q10, d1[7] │ │ │ │ - blcs 0x133060 │ │ │ │ - blcs 0x1a23d4 │ │ │ │ - eorshi pc, sp, r1 │ │ │ │ + vqrdmlsh.s , q10, d0[7] │ │ │ │ + blcs 0x13307c │ │ │ │ + blcs 0x1a23f0 │ │ │ │ + subhi pc, r2, r1 │ │ │ │ @ instruction: 0xf0012b01 │ │ │ │ - eoreq r8, r2, #71 @ 0x47 │ │ │ │ - addhi pc, r8, r1, lsl #2 │ │ │ │ - andmi pc, r3, #196, 6 @ 0x10000003 │ │ │ │ - movweq pc, #61444 @ 0xf004 @ │ │ │ │ - movwcs lr, #18893 @ 0x49cd │ │ │ │ - movwcc pc, #13252 @ 0x33c4 @ │ │ │ │ + eoreq r8, r2, #76 @ 0x4c │ │ │ │ + addhi pc, ip, r1, lsl #2 │ │ │ │ andcs pc, r3, #196, 6 @ 0x10000003 │ │ │ │ - movwcs lr, #27085 @ 0x69cd │ │ │ │ + movwmi pc, #13252 @ 0x33c4 @ │ │ │ │ + vsubl.u8 , d4, d6 │ │ │ │ + movwls r3, #16899 @ 0x4203 │ │ │ │ + movweq pc, #61444 @ 0xf004 @ │ │ │ │ + movwls r9, #20999 @ 0x5207 │ │ │ │ @ instruction: 0xf53d02e3 │ │ │ │ stmdbge r4, {r0, r2, r3, r4, r8, r9, sl, fp, sp, pc} │ │ │ │ @ instruction: 0xf7f74628 │ │ │ │ @ instruction: 0xf7fdff5f │ │ │ │ - strtmi fp, [r1], -ip, asr #31 │ │ │ │ + strtmi fp, [r1], -fp, asr #31 │ │ │ │ @ instruction: 0xf7f5a804 │ │ │ │ - rsceq pc, r6, #444 @ 0x1bc │ │ │ │ + rsceq pc, r6, #364 @ 0x16c │ │ │ │ svcge 0x0010f57d │ │ │ │ strtmi sl, [r8], -r4, lsl #18 │ │ │ │ - blx 0xff9ec39a │ │ │ │ - svclt 0x00bef7fd │ │ │ │ + blx 0xff9ec3b6 │ │ │ │ + svclt 0x00bdf7fd │ │ │ │ svceq 0x0080f414 │ │ │ │ andcc pc, r3, #196, 6 @ 0x10000003 │ │ │ │ - vsubl.u8 , d4, d5 │ │ │ │ - andls r4, r6, #805306368 @ 0x30000000 │ │ │ │ - sbcne pc, r4, #196, 6 @ 0x10000003 │ │ │ │ - vsubl.u8 , d4, d8 │ │ │ │ - @ instruction: 0xf0041241 │ │ │ │ - andls r0, r9, #1006632960 @ 0x3c000000 │ │ │ │ - svclt 0x00089307 │ │ │ │ - addvs pc, r1, #1342177284 @ 0x50000004 │ │ │ │ - movwpl pc, #964 @ 0x3c4 @ │ │ │ │ - @ instruction: 0xf646bf18 │ │ │ │ - @ instruction: 0xf04f0279 │ │ │ │ - svclt 0x000c0401 │ │ │ │ - andeq pc, r5, #192, 4 │ │ │ │ + @ instruction: 0xf0049205 │ │ │ │ + andls r0, r7, #-268435456 @ 0xf0000000 │ │ │ │ + andmi pc, r3, #196, 6 @ 0x10000003 │ │ │ │ + bicne pc, r4, #196, 6 @ 0x10000003 │ │ │ │ + movwls r9, #33286 @ 0x8206 │ │ │ │ + vmax.f32 d27, d5, d8 │ │ │ │ + vsubl.u8 q11, d20, d1 │ │ │ │ + svclt 0x00181341 │ │ │ │ + rsbseq pc, r9, #73400320 @ 0x4600000 │ │ │ │ + svclt 0x00089309 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ + movwpl pc, #964 @ 0x3c4 @ │ │ │ │ + vmov.f32 d27, #3 @ 0x40400000 │ │ │ │ + strcs r0, [r1], #-517 @ 0xfffffdfb │ │ │ │ strtmi sl, [r8], -r4, lsl #18 │ │ │ │ movwls r9, #17408 @ 0x4400 │ │ │ │ @ instruction: 0xf89cf7f9 │ │ │ │ - svclt 0x0096f7fd │ │ │ │ + svclt 0x0095f7fd │ │ │ │ strtmi sl, [r8], -r4, lsl #18 │ │ │ │ mrc2 7, 1, pc, cr4, cr11, {7} │ │ │ │ - svclt 0x0091f7fd │ │ │ │ + svclt 0x0090f7fd │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ - mcr2 7, 6, pc, cr4, cr5, {7} @ │ │ │ │ + mrc2 7, 5, pc, cr2, cr5, {7} │ │ │ │ andcs r2, r1, #0, 6 │ │ │ │ strtmi sl, [r8], -r4, lsl #18 │ │ │ │ mcr2 7, 7, pc, cr8, cr8, {7} @ │ │ │ │ - svclt 0x0084f7fd │ │ │ │ + svclt 0x0083f7fd │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ - mcr2 7, 7, pc, cr14, cr5, {7} @ │ │ │ │ + mrc2 7, 6, pc, cr10, cr5, {7} │ │ │ │ cmnpvs r0, #1325400064 @ p-variant is OBSOLETE @ 0x4f000000 │ │ │ │ tstpeq r0, #192, 4 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf5b34023 │ │ │ │ @ instruction: 0xf47d1f80 │ │ │ │ @ instruction: 0xf8d5aec3 │ │ │ │ - blcs 0xc7a678 │ │ │ │ - strthi pc, [r3], -r0, asr #4 │ │ │ │ + blcs 0xc7a694 │ │ │ │ + strthi pc, [ip], -r0, asr #4 │ │ │ │ addeq pc, r0, #-1073741784 @ 0xc0000028 │ │ │ │ @ instruction: 0xf63e2a07 │ │ │ │ - blcc 0xfe15a128 │ │ │ │ + blcc 0xfe15a144 │ │ │ │ vqdmulh.s d2, d0, d5 │ │ │ │ - ldm pc, {r2, r4, r5, r9, sl, pc}^ @ │ │ │ │ - @ instruction: 0x0634f013 │ │ │ │ - @ instruction: 0x06300634 │ │ │ │ - @ instruction: 0x06360630 │ │ │ │ - @ instruction: 0x46210636 │ │ │ │ + ldm pc, {r0, r2, r3, r4, r5, r9, sl, pc}^ @ │ │ │ │ + @ instruction: 0x063df013 │ │ │ │ + @ instruction: 0x0639063d │ │ │ │ + @ instruction: 0x063f0639 │ │ │ │ + @ instruction: 0x4621063f │ │ │ │ @ instruction: 0xf7f5a804 │ │ │ │ - @ instruction: 0xf44ffecb │ │ │ │ + @ instruction: 0xf44ffeb7 │ │ │ │ vbic.i32 q11, #0 @ 0x00000000 │ │ │ │ eormi r0, r3, r0, lsl r3 │ │ │ │ svcne 0x0080f5b3 │ │ │ │ mcrge 4, 5, pc, cr0, cr13, {3} @ │ │ │ │ ldrdcc pc, [ip], r5 │ │ │ │ vqdmulh.s d18, d0, d31 │ │ │ │ - @ instruction: 0xf1a38796 │ │ │ │ - bcs 0x26ee98 │ │ │ │ + @ instruction: 0xf1a3879b │ │ │ │ + bcs 0x26eeb4 │ │ │ │ svcge 0x0011f63e │ │ │ │ - blcs 0x1fd2a8 │ │ │ │ - ldrhi pc, [r9, r0, lsl #4] │ │ │ │ + blcs 0x1fd2c4 │ │ │ │ + ldrhi pc, [lr, r0, lsl #4] │ │ │ │ @ instruction: 0xf013e8df │ │ │ │ - streq r0, [r9, r9, lsl #15] │ │ │ │ - streq r0, [r1, r1, lsl #15] │ │ │ │ - @ instruction: 0x07990799 │ │ │ │ + streq r0, [lr, lr, lsl #15] │ │ │ │ + streq r0, [r6, r6, lsl #15] │ │ │ │ + @ instruction: 0x079e079e │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7f59203 │ │ │ │ - @ instruction: 0xf44ffea7 │ │ │ │ + @ instruction: 0xf44ffe93 │ │ │ │ vbic.i32 q11, #0 @ 0x00000000 │ │ │ │ - bls 0x16f108 │ │ │ │ + bls 0x16f124 │ │ │ │ andsle r4, r4, r3, lsr #32 │ │ │ │ svcne 0x0080f5b3 │ │ │ │ mrcge 4, 3, APSR_nzcv, cr10, cr13, {3} │ │ │ │ ldrdcc pc, [ip], r5 │ │ │ │ ldmdble fp!, {r0, r1, r2, r3, r5, r8, r9, fp, sp} │ │ │ │ addeq pc, r0, #-1073741784 @ 0xc0000028 │ │ │ │ @ instruction: 0xf63e2a07 │ │ │ │ - blcc 0xfe15a098 │ │ │ │ + blcc 0xfe15a0b4 │ │ │ │ stmdale fp, {r0, r2, r8, r9, fp, sp}^ │ │ │ │ @ instruction: 0xf003e8df │ │ │ │ stmdami r8, {r2, r3, r6, sl, fp, lr}^ │ │ │ │ @ instruction: 0xf8d54e4e │ │ │ │ stmdbcs pc!, {r2, r3, r7, ip} @ │ │ │ │ @ instruction: 0xf1a1d90c │ │ │ │ - blcs 0x26f304 │ │ │ │ + blcs 0x26f320 │ │ │ │ mrcge 6, 6, APSR_nzcv, cr11, cr14, {1} │ │ │ │ stmdbcs r5, {r1, r7, r8, fp, ip, sp} │ │ │ │ ldm pc, {r1, r2, r3, r4, fp, ip, lr, pc}^ @ │ │ │ │ - blne 0x7aa518 │ │ │ │ + blne 0x7aa534 │ │ │ │ svcne 0x001f1919 │ │ │ │ @ instruction: 0xf67e291f │ │ │ │ stmdbcc r0!, {r4, r6, r7, r9, sl, fp, sp, pc} │ │ │ │ vhadd.s8 d20, d16, d10 │ │ │ │ andmi r4, sl, #1073741827 @ 0x40000003 │ │ │ │ @ instruction: 0xf412d105 │ │ │ │ svclt 0x00184f50 │ │ │ │ @ instruction: 0xf43e230e │ │ │ │ andcs sl, r1, #196, 28 @ 0xc40 │ │ │ │ strtmi sl, [r8], -r4, lsl #18 │ │ │ │ stc2 7, cr15, [r4], #1000 @ 0x3e8 │ │ │ │ - mrclt 7, 7, APSR_nzcv, cr7, cr13, {7} │ │ │ │ + mrclt 7, 7, APSR_nzcv, cr6, cr13, {7} │ │ │ │ ldrb r2, [r6, r4, lsl #6]! │ │ │ │ ldrb r2, [r4, r2, lsl #6]! │ │ │ │ ldrb r2, [r2, r0, lsl #6]! │ │ │ │ ldrb r2, [r0, r6, lsl #6]! │ │ │ │ @ instruction: 0xf67e2b1f │ │ │ │ - blcc 0x8da024 │ │ │ │ + blcc 0x8da040 │ │ │ │ tstpmi sp, r0, asr #4 @ p-variant is OBSOLETE │ │ │ │ andmi r4, sl, #154 @ 0x9a │ │ │ │ @ instruction: 0xf412d10e │ │ │ │ svclt 0x00184f50 │ │ │ │ @ instruction: 0xf43e230e │ │ │ │ andcs sl, r1, #2656 @ 0xa60 │ │ │ │ strtmi sl, [r8], -r4, lsl #18 │ │ │ │ - blx 0x1fec566 │ │ │ │ - mrclt 7, 6, APSR_nzcv, cr8, cr13, {7} │ │ │ │ + blx 0x1fec582 │ │ │ │ + mrclt 7, 6, APSR_nzcv, cr7, cr13, {7} │ │ │ │ ldrb r2, [r6, r4, lsl #6]! │ │ │ │ ldrb r2, [r4, r0, lsl #6]! │ │ │ │ ldrb r2, [r2, r2, lsl #6]! │ │ │ │ ldrb r2, [r0, r6, lsl #6]! │ │ │ │ strbtmi r2, [r3], -r1, lsl #8 │ │ │ │ strtmi sl, [r8], -r4, lsl #18 │ │ │ │ rsbsvc pc, r5, #1342177284 @ 0x50000004 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ @ instruction: 0xf7f89400 │ │ │ │ @ instruction: 0xf7fdffc9 │ │ │ │ - strcs fp, [r1], #-3779 @ 0xfffff13d │ │ │ │ + strcs fp, [r1], #-3778 @ 0xfffff13e │ │ │ │ stmdbge r4, {r0, r1, r5, r6, r9, sl, lr} │ │ │ │ vmax.s8 d20, d5, d24 │ │ │ │ vmvn.i32 d22, #1280 @ 0x00000500 │ │ │ │ strls r0, [r0], #-517 @ 0xfffffdfb │ │ │ │ @ instruction: 0xffbcf7f8 │ │ │ │ - mrclt 7, 5, APSR_nzcv, cr6, cr13, {7} │ │ │ │ + mrclt 7, 5, APSR_nzcv, cr5, cr13, {7} │ │ │ │ strtmi sl, [r8], -r4, lsl #18 │ │ │ │ mcr2 7, 1, pc, cr4, cr12, {7} @ │ │ │ │ - mrclt 7, 5, APSR_nzcv, cr0, cr13, {7} │ │ │ │ + mcrlt 7, 5, pc, cr15, cr13, {7} @ │ │ │ │ msreq CPSR_, #4, 8 @ 0x4000000 │ │ │ │ svceq 0x0000f5b3 │ │ │ │ vhadd.s8 d13, d0, d20 │ │ │ │ - blcs 0xcfbc8 │ │ │ │ - ldrhi pc, [sp] │ │ │ │ + blcs 0xcfc08 │ │ │ │ + strhi pc, [r6, #0]! │ │ │ │ @ instruction: 0xf10002e1 │ │ │ │ - vst1.8 {d8}, [r4 :64], r7 │ │ │ │ - blcs 0x18c73c8 │ │ │ │ - ldrhi pc, [r4, -r0]! │ │ │ │ + vst1.8 {d8}, [r4 :64], ip │ │ │ │ + blcs 0x18c73e4 │ │ │ │ + ldrhi pc, [r8, -r0]! │ │ │ │ svcvs 0x0070f5b3 │ │ │ │ - strbhi pc, [lr, -r0] @ │ │ │ │ + ldrbhi pc, [r2, -r0] @ │ │ │ │ @ instruction: 0xf47d2b40 │ │ │ │ movwcs sl, #7651 @ 0x1de3 │ │ │ │ stmdbge r4, {r9, sp} │ │ │ │ - vrsubhn.i16 d20, q2, q12 │ │ │ │ - strls r3, [r4, #-1283] @ 0xfffffafd │ │ │ │ - streq pc, [pc, #-4] @ 0xae610 │ │ │ │ - strmi pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ - strls r9, [r5], #-1286 @ 0xfffffafa │ │ │ │ - blx 0xffaec5fe │ │ │ │ - mcrlt 7, 4, pc, cr7, cr13, {7} @ │ │ │ │ + @ instruction: 0xf0044628 │ │ │ │ + strls r0, [r6, #-1295] @ 0xfffffaf1 │ │ │ │ + strmi pc, [r3, #-964] @ 0xfffffc3c │ │ │ │ + strcc pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ + strls r9, [r4], #-1285 @ 0xfffffafb │ │ │ │ + blx 0xffaec61a │ │ │ │ + mcrlt 7, 4, pc, cr6, cr13, {7} @ │ │ │ │ movwpl pc, #964 @ 0x3c4 @ │ │ │ │ andcc pc, r3, #196, 6 @ 0x10000003 │ │ │ │ - andls r4, r6, #40, 12 @ 0x2800000 │ │ │ │ - @ instruction: 0xf004a904 │ │ │ │ - andls r0, r7, #-268435456 @ 0xf0000000 │ │ │ │ - andls r2, r0, #268435456 @ 0x10000000 │ │ │ │ - rsbseq pc, r9, #73400320 @ 0x4600000 │ │ │ │ - andeq pc, r5, #192, 4 │ │ │ │ - strmi pc, [r3, #-964] @ 0xfffffc3c │ │ │ │ - strls r9, [r5, #-772] @ 0xfffffcfc │ │ │ │ - strbne pc, [r1, #-964] @ 0xfffffc3c @ │ │ │ │ - strcs pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ - strls r9, [r8], #-1289 @ 0xfffffaf7 │ │ │ │ + andls sl, r6, #4, 18 @ 0x10000 │ │ │ │ + vrsubhn.i16 d20, q2, q12 │ │ │ │ + andls r2, r8, #805306368 @ 0x30000000 │ │ │ │ + andeq pc, pc, #4 │ │ │ │ + vsubl.u8 , d4, d7 │ │ │ │ + vmlal.u , d4, d1[0] │ │ │ │ + andls r4, r9, #50331648 @ 0x3000000 │ │ │ │ + @ instruction: 0xf6469405 │ │ │ │ + vmvn.i32 q8, #2304 @ 0x00000900 │ │ │ │ + strcs r0, [r1], #-517 @ 0xfffffdfb │ │ │ │ + movwls r9, #17408 @ 0x4400 │ │ │ │ @ instruction: 0xf824f7f9 │ │ │ │ - mcrlt 7, 3, pc, cr8, cr13, {7} @ │ │ │ │ + mcrlt 7, 3, pc, cr7, cr13, {7} @ │ │ │ │ svceq 0x0020f5b3 │ │ │ │ ldcge 4, cr15, [r0, #500]! @ 0x1f4 │ │ │ │ - movweq pc, #61444 @ 0xf004 @ │ │ │ │ + bicne pc, r4, #196, 6 @ 0x10000003 │ │ │ │ andcc pc, r3, #196, 6 @ 0x10000003 │ │ │ │ - movwls r2, #28928 @ 0x7100 │ │ │ │ - vaddw.u8 , q2, d6 │ │ │ │ - vsubw.u8 , q2, d0 │ │ │ │ - andls r1, r5, #196, 2 @ 0x31 │ │ │ │ - vaddw.u8 , q2, d8 │ │ │ │ - movwls r1, #16705 @ 0x4141 │ │ │ │ + movwls r2, #33024 @ 0x8100 │ │ │ │ + @ instruction: 0xf0049205 │ │ │ │ + tstls r6, pc, lsl #6 │ │ │ │ + vsubw.u8 , q2, d7 │ │ │ │ + movwls r1, #37697 @ 0x9341 │ │ │ │ + movwpl pc, #964 @ 0x3c4 @ │ │ │ │ ldreq pc, [lr], #1044 @ 0x414 │ │ │ │ - @ instruction: 0xf0009109 │ │ │ │ - @ instruction: 0xf5b484ee │ │ │ │ + @ instruction: 0xf0009304 │ │ │ │ + @ instruction: 0xf5b484f7 │ │ │ │ @ instruction: 0xf47d0f80 │ │ │ │ strcs sl, [r1], #-3479 @ 0xfffff269 │ │ │ │ strtmi sl, [r8], -r4, lsl #18 │ │ │ │ andeq pc, r1, #72351744 @ 0x4500000 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ @ instruction: 0xf7f89400 │ │ │ │ @ instruction: 0xf7fdffb1 │ │ │ │ - stmdbeq r2!, {r0, r1, r2, r3, r4, r5, r9, sl, fp, ip, sp, pc}^ │ │ │ │ + stmdbeq r2!, {r1, r2, r3, r4, r5, r9, sl, fp, ip, sp, pc}^ │ │ │ │ ldrle r0, [r7], #-736 @ 0xfffffd20 │ │ │ │ andeq pc, r7, #2 │ │ │ │ @ instruction: 0xf63d2a07 │ │ │ │ movwge sl, #7555 @ 0x1d83 │ │ │ │ @ instruction: 0xf022f853 │ │ │ │ - andeq lr, sl, r9, ror #16 │ │ │ │ - andeq ip, sl, r5, asr #3 │ │ │ │ - andeq lr, sl, r9, lsr #16 │ │ │ │ - andeq ip, sl, r5, asr #3 │ │ │ │ - strdeq lr, [sl], -r7 │ │ │ │ - @ instruction: 0x000ae7bd │ │ │ │ - andeq lr, sl, r3, ror #14 │ │ │ │ - andeq lr, sl, r1, lsr r7 │ │ │ │ + andeq lr, sl, fp, lsl #17 │ │ │ │ + andeq ip, sl, r1, ror #3 │ │ │ │ + andeq lr, sl, fp, asr #16 │ │ │ │ + andeq ip, sl, r1, ror #3 │ │ │ │ + andeq lr, sl, r7, lsl r8 │ │ │ │ + ldrdeq lr, [sl], -fp │ │ │ │ + andeq lr, sl, r1, lsl #15 │ │ │ │ + andeq lr, sl, fp, asr #14 │ │ │ │ andeq pc, r3, #2 │ │ │ │ vst1.8 {d25-d28}, [pc], r9 │ │ │ │ vmvn.i32 q10, #0 @ 0x00000000 │ │ │ │ - @ instruction: 0xf0040240 │ │ │ │ - andcs r0, r1, pc, lsl #2 │ │ │ │ - vaddw.u8 , q2, d7 │ │ │ │ - tstls r6, r3, lsl #2 │ │ │ │ - bicne pc, r4, r4, asr #7 │ │ │ │ - tstls r8, r4, lsl r0 │ │ │ │ - tstpeq r0, pc, asr #32 @ p-variant is OBSOLETE │ │ │ │ - smlabteq r4, sp, r9, lr │ │ │ │ - @ instruction: 0xf5b4d03e │ │ │ │ - @ instruction: 0xf47d0f80 │ │ │ │ - stmdbge r4, {r0, r2, r4, r6, r8, sl, fp, sp, pc} │ │ │ │ - vmax.s8 d20, d3, d24 │ │ │ │ - vrshr.s64 , , #64 │ │ │ │ - movwls r0, #522 @ 0x20a │ │ │ │ - @ instruction: 0xff04f7f8 │ │ │ │ - ldcllt 7, cr15, [lr, #1012]! @ 0x3f4 │ │ │ │ - andmi pc, r3, #196, 6 @ 0x10000003 │ │ │ │ + vmlal.u q8, d4, d0[0] │ │ │ │ + andcs r1, r1, r4, asr #3 │ │ │ │ + @ instruction: 0xf0049108 │ │ │ │ + tstls r7, pc, lsl #2 │ │ │ │ + stmib sp, {r8, sp}^ │ │ │ │ + vaddw.u8 q8, q2, d4 │ │ │ │ + andsmi r4, r4, r3, lsl #2 │ │ │ │ + suble r9, r0, r6, lsl #2 │ │ │ │ + svceq 0x0080f5b4 │ │ │ │ + ldclge 4, cr15, [r6, #-500] @ 0xfffffe0c │ │ │ │ + strtmi sl, [r8], -r4, lsl #18 │ │ │ │ + sbcsvc pc, r1, #805306372 @ 0x30000004 │ │ │ │ + andeq pc, sl, #192, 4 │ │ │ │ + @ instruction: 0xf7f89300 │ │ │ │ + @ instruction: 0xf7fdff05 │ │ │ │ + @ instruction: 0xf3c4bdfe │ │ │ │ + movwls r4, #17155 @ 0x4303 │ │ │ │ movweq pc, #61444 @ 0xf004 @ │ │ │ │ - movwcs lr, #18893 @ 0x49cd │ │ │ │ + movwcs r9, #4869 @ 0x1305 │ │ │ │ + vmlal.u q8, d4, d1[4] │ │ │ │ + svclt 0x00582203 │ │ │ │ + andls sl, r6, #4, 18 @ 0x10000 │ │ │ │ + stmdbge r4, {r3, r6, r8, r9, sl, fp, ip, sp, pc} │ │ │ │ + andcc pc, r3, #196, 6 @ 0x10000003 │ │ │ │ + andls r4, r7, #40, 12 @ 0x2800000 │ │ │ │ + ssaxmi fp, sl, r4 │ │ │ │ + movwls r2, #514 @ 0x202 │ │ │ │ + @ instruction: 0xff22f7f7 │ │ │ │ + stcllt 7, cr15, [r4, #1012]! @ 0x3f4 │ │ │ │ andcs pc, r3, #196, 6 @ 0x10000003 │ │ │ │ - movwcc pc, #13252 @ 0x33c4 @ │ │ │ │ - movwcs lr, #27085 @ 0x69cd │ │ │ │ - rsbeq r2, r1, #67108864 @ 0x4000000 │ │ │ │ - svclt 0x00594628 │ │ │ │ - ldrmi sl, [sl], -r4, lsl #18 │ │ │ │ - stmdbge r4, {r1, r9, sp} │ │ │ │ - @ instruction: 0xf7f79300 │ │ │ │ - @ instruction: 0xf7fdff23 │ │ │ │ - vqrdmulh.s , q10, d2[5] │ │ │ │ - @ instruction: 0xf0044203 │ │ │ │ - stmib sp, {r0, r1, r2, r3, r8, r9}^ │ │ │ │ - vsubw.u8 q9, q2, d4 │ │ │ │ - vsubw.u8 , q2, d3 │ │ │ │ - stmib sp, {r0, r1, r9, sp}^ │ │ │ │ - @ instruction: 0xf4142306 │ │ │ │ - tstle r3, r0, lsl #7 │ │ │ │ - stmdbge r4, {r0, r9, sp} │ │ │ │ - andls r4, r0, #40, 12 @ 0x2800000 │ │ │ │ - @ instruction: 0xff0cf7f7 │ │ │ │ - stcllt 7, cr15, [pc, #1012] @ 0xaeb88 │ │ │ │ - stmdbge r4, {r0, r8, r9, sp} │ │ │ │ - vmax.s8 d20, d5, d24 │ │ │ │ - vmvn.i32 d22, #1280 @ 0x00000500 │ │ │ │ - strls r0, [r0], #-517 @ 0xfffffdfb │ │ │ │ - mcr2 7, 6, pc, cr8, cr8, {7} @ │ │ │ │ - stcllt 7, cr15, [r2, #1012] @ 0x3f4 │ │ │ │ - movwcs r2, #1025 @ 0x401 │ │ │ │ - stmdbge r4, {r1, r9, sp} │ │ │ │ - strls r4, [r0], #-1576 @ 0xfffff9d8 │ │ │ │ - mrc2 7, 7, pc, cr6, cr7, {7} │ │ │ │ - ldclt 7, cr15, [r9, #1012]! @ 0x3f4 │ │ │ │ - andmi pc, r3, #196, 6 @ 0x10000003 │ │ │ │ + movwmi pc, #13252 @ 0x33c4 @ │ │ │ │ + vsubl.u8 , d4, d6 │ │ │ │ + movwls r3, #16899 @ 0x4203 │ │ │ │ movweq pc, #61444 @ 0xf004 @ │ │ │ │ - movwcs lr, #18893 @ 0x49cd │ │ │ │ - movwcc pc, #13252 @ 0x33c4 @ │ │ │ │ - andcs pc, r3, #196, 6 @ 0x10000003 │ │ │ │ - streq pc, [r0], #1044 @ 0x414 │ │ │ │ - movwcs lr, #27085 @ 0x69cd │ │ │ │ - movwcs fp, #7945 @ 0x1f09 │ │ │ │ - stmdbge r4, {sl, sp} │ │ │ │ - svclt 0x001e461a │ │ │ │ - andcs r2, r2, #67108864 @ 0x4000000 │ │ │ │ + movwls r9, #20999 @ 0x5207 │ │ │ │ + orreq pc, r0, #20, 8 @ 0x14000000 │ │ │ │ + andcs sp, r1, #-1073741820 @ 0xc0000004 │ │ │ │ strtmi sl, [r8], -r4, lsl #18 │ │ │ │ - @ instruction: 0xf7f79400 │ │ │ │ - @ instruction: 0xf7fdfed9 │ │ │ │ - @ instruction: 0xf3c4bd9c │ │ │ │ - @ instruction: 0xf0044203 │ │ │ │ - stmib sp, {r0, r1, r2, r3, r8, r9}^ │ │ │ │ - vsubw.u8 q9, q2, d4 │ │ │ │ - vsubl.u8 q9, d4, d3 │ │ │ │ - stmib sp, {r0, r1, r8, r9, ip, sp}^ │ │ │ │ - @ instruction: 0xf4142306 │ │ │ │ - stmdbge r4, {r7, r8, r9} │ │ │ │ - movwcs fp, #3862 @ 0xf16 │ │ │ │ - andcs r2, r2, #268435456 @ 0x10000000 │ │ │ │ - movwls r4, #1576 @ 0x628 │ │ │ │ - mcr2 7, 6, pc, cr0, cr7, {7} @ │ │ │ │ - stclt 7, cr15, [r3, #1012] @ 0x3f4 │ │ │ │ - cmnpvs r0, #1325400064 @ p-variant is OBSOLETE @ 0x4f000000 │ │ │ │ - movteq pc, #704 @ 0x2c0 @ │ │ │ │ - vaddl.u8 q10, d4, d19 │ │ │ │ - @ instruction: 0xf5b33203 │ │ │ │ - andls r0, r4, #128, 30 @ 0x200 │ │ │ │ - andeq pc, pc, #4 │ │ │ │ - strmi pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ - andmi lr, r5, #3358720 @ 0x334000 │ │ │ │ - stmdale r0, {r2, r5, ip, lr, pc}^ │ │ │ │ - suble r2, sp, r0, lsl #22 │ │ │ │ - svcvc 0x0000f5b3 │ │ │ │ - ldcge 4, cr15, [r6], #500 @ 0x1f4 │ │ │ │ - andcs r2, r1, #0, 6 │ │ │ │ + @ instruction: 0xf7f79200 │ │ │ │ + @ instruction: 0xf7fdff0b │ │ │ │ + movwcs fp, #7629 @ 0x1dcd │ │ │ │ strtmi sl, [r8], -r4, lsl #18 │ │ │ │ - mrrc2 7, 15, pc, ip, cr7 @ │ │ │ │ - stcllt 7, cr15, [r3, #-1012]! @ 0xfffffc0c │ │ │ │ - movwvs pc, #63040 @ 0xf640 @ │ │ │ │ - andsle r4, r9, r3, lsr #32 │ │ │ │ - svcvc 0x0000f5b3 │ │ │ │ - stcge 4, cr15, [r6], #500 @ 0x1f4 │ │ │ │ - ldmdavs sl, {r0, r1, r3, r4, r5, r7, r8, r9, fp, lr} │ │ │ │ - subsmi r9, sl, sp, lsl #22 │ │ │ │ - movweq pc, #79 @ 0x4f @ │ │ │ │ - ldmdbge r5, {r0, r1, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc} │ │ │ │ - andlt r4, pc, r8, lsr #12 │ │ │ │ - ldrhtmi lr, [r0], #141 @ 0x8d │ │ │ │ - mrclt 7, 1, APSR_nzcv, cr0, cr10, {7} │ │ │ │ - andcs r2, r0, #134217728 @ 0x8000000 │ │ │ │ + eorsvs pc, r5, #1342177284 @ 0x50000004 │ │ │ │ + andeq pc, r5, #192, 4 │ │ │ │ + @ instruction: 0xf7f89400 │ │ │ │ + @ instruction: 0xf7fdfec7 │ │ │ │ + strcs fp, [r1], #-3520 @ 0xfffff240 │ │ │ │ + andcs r2, r2, #0, 6 │ │ │ │ strtmi sl, [r8], -r4, lsl #18 │ │ │ │ - ldc2 7, cr15, [lr], #-988 @ 0xfffffc24 │ │ │ │ - stcllt 7, cr15, [r5, #-1012] @ 0xfffffc0c │ │ │ │ - orrvc pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ - movweq pc, #62144 @ 0xf2c0 @ │ │ │ │ - vaddl.u8 q10, d4, d19 │ │ │ │ - @ instruction: 0xf5b33203 │ │ │ │ - @ instruction: 0xf3c42f70 │ │ │ │ - stmib sp, {r7, sl, ip, lr}^ │ │ │ │ - @ instruction: 0xf47d2404 │ │ │ │ - stmdbge r4, {r0, r7, sl, fp, sp, pc} │ │ │ │ - @ instruction: 0xf7fb4628 │ │ │ │ - @ instruction: 0xf7fdfb23 │ │ │ │ - @ instruction: 0xf44fbd30 │ │ │ │ - vsubl.s8 , d0, d0 │ │ │ │ - addsmi r0, r3, #64, 4 │ │ │ │ - ldclge 4, cr15, [r4], #-500 @ 0xfffffe0c │ │ │ │ - andcs r2, r1, #134217728 @ 0x8000000 │ │ │ │ + @ instruction: 0xf7f79400 │ │ │ │ + @ instruction: 0xf7fdfef5 │ │ │ │ + @ instruction: 0xf3c4bdb7 │ │ │ │ + vsubl.u8 q9, d4, d3 │ │ │ │ + andls r4, r6, #201326592 @ 0xc000000 │ │ │ │ + andcc pc, r3, #196, 6 @ 0x10000003 │ │ │ │ + @ instruction: 0xf0049304 │ │ │ │ + @ instruction: 0xf414030f │ │ │ │ + movwls r0, #21632 @ 0x5480 │ │ │ │ + movwcs fp, #7944 @ 0x1f08 │ │ │ │ + svclt 0x00139207 │ │ │ │ + stmdbge r4, {sl, sp} │ │ │ │ + movwcs r4, #5658 @ 0x161a │ │ │ │ + andcs fp, r2, #28, 30 @ 0x70 │ │ │ │ strtmi sl, [r8], -r4, lsl #18 │ │ │ │ - ldc2 7, cr15, [sl], {247} @ 0xf7 │ │ │ │ - stclt 7, cr15, [r1, #-1012]! @ 0xfffffc0c │ │ │ │ - stmdbge r4, {r1, r3, r4, r9, sl, lr} │ │ │ │ + @ instruction: 0xf7f79400 │ │ │ │ + @ instruction: 0xf7fdfed7 │ │ │ │ + @ instruction: 0xf3c4bd99 │ │ │ │ + movwls r4, #17155 @ 0x4303 │ │ │ │ + movweq pc, #61444 @ 0xf004 @ │ │ │ │ + @ instruction: 0xf4149305 │ │ │ │ + vsubw.u8 q8, q10, d0 │ │ │ │ + svclt 0x00182203 │ │ │ │ + andls r2, r6, #0, 6 │ │ │ │ + @ instruction: 0xf3c4a904 │ │ │ │ + strtmi r3, [r8], -r3, lsl #4 │ │ │ │ + movwls r9, #519 @ 0x207 │ │ │ │ + andcs fp, r1, #12, 30 @ 0x30 │ │ │ │ + @ instruction: 0xf7f72202 │ │ │ │ + @ instruction: 0xf7fdfebd │ │ │ │ + @ instruction: 0xf44fbd7f │ │ │ │ + vbic.i32 q11, #0 @ 0x00000000 │ │ │ │ + eormi r0, r3, r0, asr #6 │ │ │ │ + andeq pc, pc, #4 │ │ │ │ + svceq 0x0080f5b3 │ │ │ │ + vsubl.u8 , d4, d6 │ │ │ │ + vsubl.u8 q10, d4, d3 │ │ │ │ + stmib sp, {r0, r1, sl, ip, sp}^ │ │ │ │ + eorle r4, r4, r4, lsl #4 │ │ │ │ + blcs 0xe4974 │ │ │ │ + @ instruction: 0xf5b3d04d │ │ │ │ + @ instruction: 0xf47d7f00 │ │ │ │ + movwcs sl, #3251 @ 0xcb3 │ │ │ │ + stmdbge r4, {r0, r9, sp} │ │ │ │ @ instruction: 0xf7f74628 │ │ │ │ - @ instruction: 0xf7fdfc13 │ │ │ │ - addsmi fp, r3, #1664 @ 0x680 │ │ │ │ - stclge 4, cr15, [r2], #-500 @ 0xfffffe0c │ │ │ │ - vqdmlal.s q9, d0, d0[4] │ │ │ │ - b 0x1af54c │ │ │ │ - @ instruction: 0xf5b20203 │ │ │ │ - subsle r1, r9, r0, lsl #31 │ │ │ │ - addshi pc, r2, r0, lsl #4 │ │ │ │ - @ instruction: 0xf0002a40 │ │ │ │ - vhsub.s8 q4, q0, │ │ │ │ - bcs 0xcf4a8 │ │ │ │ - rschi pc, fp, #0 │ │ │ │ - stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ - stc2 7, cr15, [r8], {245} @ 0xf5 │ │ │ │ + @ instruction: 0xf7fdfc59 │ │ │ │ + @ instruction: 0xf640bd5f │ │ │ │ + eormi r6, r3, pc, lsl #6 │ │ │ │ + @ instruction: 0xf5b3d019 │ │ │ │ + @ instruction: 0xf47d7f00 │ │ │ │ + blmi 0xfef99b2c │ │ │ │ + blls 0x40890c │ │ │ │ + @ instruction: 0xf04f405a │ │ │ │ + @ instruction: 0xf47f0300 │ │ │ │ + @ instruction: 0x4628a912 │ │ │ │ + pop {r0, r1, r2, r3, ip, sp, pc} │ │ │ │ + @ instruction: 0xf7fa40f0 │ │ │ │ + movwcs fp, #11821 @ 0x2e2d │ │ │ │ + stmdbge r4, {r9, sp} │ │ │ │ + @ instruction: 0xf7f74628 │ │ │ │ + @ instruction: 0xf7fdfc3b │ │ │ │ + @ instruction: 0xf44fbd41 │ │ │ │ + vsubw.s8 , q8, d0 │ │ │ │ + eormi r0, r3, pc, lsl #6 │ │ │ │ + addpl pc, r0, #196, 6 @ 0x10000003 │ │ │ │ + svccs 0x0070f5b3 │ │ │ │ + strcc pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ + andmi lr, r4, #3358720 @ 0x334000 │ │ │ │ + ldclge 4, cr15, [lr], #-500 @ 0xfffffe0c │ │ │ │ strtmi sl, [r8], -r4, lsl #18 │ │ │ │ - blx 0xff1ec922 │ │ │ │ - ldcllt 7, cr15, [fp], #1012 @ 0x3f4 │ │ │ │ - eoreq pc, r0, #4, 8 @ 0x4000000 │ │ │ │ - svceq 0x0000f5b2 │ │ │ │ - vhadd.s8 d13, d0, d18 │ │ │ │ - bcs 0xcf190 │ │ │ │ - subhi pc, r0, #0 │ │ │ │ - movtne pc, #5060 @ 0x13c4 @ │ │ │ │ - andeq pc, pc, #4 │ │ │ │ - @ instruction: 0xf10002e0 │ │ │ │ - blcs 0x14f370 │ │ │ │ - addshi pc, sp, #0 │ │ │ │ - @ instruction: 0xf0002b03 │ │ │ │ - blcs 0x10f434 │ │ │ │ - vst1.8 {d25-d28}, [pc], r4 │ │ │ │ - vbic.i32 q10, #3840 @ 0x00000f00 │ │ │ │ - @ instruction: 0xf000030f │ │ │ │ - @ instruction: 0x43a382ff │ │ │ │ - stcge 4, cr15, [r4], #-500 @ 0xfffffe0c │ │ │ │ + blx 0x8ec8de │ │ │ │ + stclt 7, cr15, [ip, #-1012]! @ 0xfffffc0c │ │ │ │ + andvc pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ + subeq pc, r0, #192, 4 │ │ │ │ + @ instruction: 0xf47d4293 │ │ │ │ + movwcs sl, #11377 @ 0x2c71 │ │ │ │ + stmdbge r4, {r0, r9, sp} │ │ │ │ + @ instruction: 0xf7f74628 │ │ │ │ + @ instruction: 0xf7fdfc17 │ │ │ │ + @ instruction: 0x461abd1d │ │ │ │ strtmi sl, [r8], -r4, lsl #18 │ │ │ │ - @ instruction: 0xf8f6f7f6 │ │ │ │ - ldcllt 7, cr15, [r3], {253} @ 0xfd │ │ │ │ - movwpl pc, #964 @ 0x3c4 @ │ │ │ │ - andcc pc, r3, #196, 6 @ 0x10000003 │ │ │ │ - andls r4, r6, #40, 12 @ 0x2800000 │ │ │ │ - @ instruction: 0xf004a904 │ │ │ │ + ldc2 7, cr15, [r0], {247} @ 0xf7 │ │ │ │ + ldclt 7, cr15, [r6, #-1012] @ 0xfffffc0c │ │ │ │ + @ instruction: 0xf47d4293 │ │ │ │ + cmncs r0, #24320 @ 0x5f00 │ │ │ │ + tstpeq r0, #192, 4 @ p-variant is OBSOLETE │ │ │ │ + andeq lr, r3, #4, 20 @ 0x4000 │ │ │ │ + svcne 0x0080f5b2 │ │ │ │ + vqadd.s8 , q0, │ │ │ │ + bcs 0x10ceb84 │ │ │ │ + subhi pc, r5, #0 │ │ │ │ + rschi pc, r5, #0, 4 │ │ │ │ + @ instruction: 0xf0002a00 │ │ │ │ + strtmi r8, [r1], -pc, ror #5 │ │ │ │ + @ instruction: 0xf7f5a804 │ │ │ │ + stmdbge r4, {r0, r4, r5, r6, sl, fp, ip, sp, lr, pc} │ │ │ │ + @ instruction: 0xf7fa4628 │ │ │ │ + @ instruction: 0xf7fdfbc1 │ │ │ │ + @ instruction: 0xf404bcf7 │ │ │ │ + @ instruction: 0xf5b20220 │ │ │ │ + eorle r0, r2, r0, lsl #30 │ │ │ │ + andshi pc, r1, #0, 4 │ │ │ │ + @ instruction: 0xf0002a00 │ │ │ │ + vmlal.u q12, d4, d0[0] │ │ │ │ + @ instruction: 0xf0041141 │ │ │ │ + rsceq r0, r0, #-268435456 @ 0xf0000000 │ │ │ │ + addhi pc, r4, #0, 2 │ │ │ │ + @ instruction: 0xf0002902 │ │ │ │ + stmdbcs r3, {r2, r3, r4, r7, r9, pc} │ │ │ │ + adcshi pc, r6, #0 │ │ │ │ + cmnpmi pc, #1325400064 @ p-variant is OBSOLETE @ 0x4f000000 │ │ │ │ + movweq pc, #62144 @ 0xf2c0 @ │ │ │ │ + andls r2, r4, #16384 @ 0x4000 │ │ │ │ + movwhi pc, #12288 @ 0x3000 @ │ │ │ │ + @ instruction: 0xf47d43a3 │ │ │ │ + stmdbge r4, {r0, r5, sl, fp, sp, pc} │ │ │ │ + @ instruction: 0xf7f64628 │ │ │ │ + @ instruction: 0xf7fdf8f3 │ │ │ │ + vqdmulh.s , q10, d3[3] │ │ │ │ + vsubw.u8 , q2, d0 │ │ │ │ + stmdbge r4, {r0, r1, r9, ip, sp} │ │ │ │ + strtmi r9, [r8], -r6, lsl #4 │ │ │ │ + andcs pc, r3, #196, 6 @ 0x10000003 │ │ │ │ + @ instruction: 0xf0049208 │ │ │ │ andls r0, r7, #-268435456 @ 0xf0000000 │ │ │ │ - andls r2, r0, #268435456 @ 0x10000000 │ │ │ │ + subne pc, r1, #196, 6 @ 0x10000003 │ │ │ │ + strmi pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ + strls r9, [r5], #-521 @ 0xfffffdf7 │ │ │ │ addvs pc, r1, #1342177284 @ 0x50000004 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ - strmi pc, [r3, #-964] @ 0xfffffc3c │ │ │ │ - strls r9, [r5, #-772] @ 0xfffffcfc │ │ │ │ - strbne pc, [r1, #-964] @ 0xfffffc3c @ │ │ │ │ - strcs pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ - strls r9, [r8], #-1289 @ 0xfffffaf7 │ │ │ │ - mrc2 7, 3, pc, cr0, cr8, {7} │ │ │ │ - ldclt 7, cr15, [r4], #1012 @ 0x3f4 │ │ │ │ - movwcs r2, #527 @ 0x20f │ │ │ │ - movwcs lr, #27085 @ 0x69cd │ │ │ │ - movwvc pc, #63040 @ 0xf640 @ │ │ │ │ - moveq pc, #192, 4 │ │ │ │ + strls r2, [r0], #-1025 @ 0xfffffbff │ │ │ │ + @ instruction: 0xf7f89304 │ │ │ │ + @ instruction: 0xf7fdfe6d │ │ │ │ + @ instruction: 0xf3c4bcb0 │ │ │ │ + vsubl.u8 , d4, d3 │ │ │ │ + stmib sp, {r0, r1, r8, r9, lr}^ │ │ │ │ + andcs r3, pc, #4, 4 @ 0x40000000 │ │ │ │ + stmib sp, {r8, r9, sp}^ │ │ │ │ + @ instruction: 0xf6402306 │ │ │ │ + vsubw.s8 , q0, d15 │ │ │ │ + eormi r0, r3, r0, lsr #7 │ │ │ │ andmi pc, pc, #64, 12 @ 0x4000000 │ │ │ │ adceq pc, r0, #192, 4 │ │ │ │ - vaddl.u8 q10, d4, d19 │ │ │ │ - addsmi r3, r3, #-1073741824 @ 0xc0000000 │ │ │ │ - strmi pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ - strls r9, [r4], #-261 @ 0xfffffefb │ │ │ │ - @ instruction: 0xf640d01d │ │ │ │ - vhsub.s8 d6, d0, d15 │ │ │ │ - vaddw.s8 q12, q8, d18 │ │ │ │ - addsmi r0, r3, #128, 4 │ │ │ │ - eorhi pc, fp, #0 │ │ │ │ - andvc pc, pc, #64, 12 @ 0x4000000 │ │ │ │ + mulsle sp, r3, r2 │ │ │ │ + andvs pc, pc, #64, 12 @ 0x4000000 │ │ │ │ + @ instruction: 0x81a2f200 │ │ │ │ addeq pc, r0, #192, 4 │ │ │ │ @ instruction: 0xf0004293 │ │ │ │ - @ instruction: 0xf6408258 │ │ │ │ - vsubl.s8 q10, d0, d15 │ │ │ │ + @ instruction: 0xf640822b │ │ │ │ + vsubl.s8 , d0, d15 │ │ │ │ addsmi r0, r3, #128, 4 │ │ │ │ - blge 0xff5ebc14 │ │ │ │ - stmdbge r4, {r9, sp} │ │ │ │ - @ instruction: 0xf7fb4628 │ │ │ │ - @ instruction: 0xf7fdfcc7 │ │ │ │ - andcs fp, r1, #33280 @ 0x8200 │ │ │ │ - strtmi sl, [r8], -r4, lsl #18 │ │ │ │ - stc2l 7, cr15, [r0], {251} @ 0xfb │ │ │ │ - ldcllt 7, cr15, [fp], #-1012 @ 0xfffffc0c │ │ │ │ - vmla.f d18, d0, d0[0] │ │ │ │ - addmi r0, sl, #16, 2 │ │ │ │ - addsmi sp, sl, #18 │ │ │ │ - @ instruction: 0x81b8f000 │ │ │ │ - vsubw.s8 q9, q0, d16 │ │ │ │ - addsmi r0, sl, #16, 6 @ 0x40000000 │ │ │ │ - blge 0xfeeebc4c │ │ │ │ - stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ - blx 0xffceca36 │ │ │ │ - strtmi sl, [r8], -r4, lsl #18 │ │ │ │ - @ instruction: 0xf82ef7fa │ │ │ │ - stcllt 7, cr15, [r2], #-1012 @ 0xfffffc0c │ │ │ │ - stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ - blx 0xffa6ca4a │ │ │ │ + subshi pc, ip, #0 │ │ │ │ + andmi pc, pc, #64, 12 @ 0x4000000 │ │ │ │ + addeq pc, r0, #192, 4 │ │ │ │ + @ instruction: 0xf47d4293 │ │ │ │ + andcs sl, r0, #214016 @ 0x34400 │ │ │ │ strtmi sl, [r8], -r4, lsl #18 │ │ │ │ - @ instruction: 0xf86cf7fa │ │ │ │ - mrrclt 7, 15, pc, r8, cr13 @ │ │ │ │ + stc2l 7, cr15, [r4], {251} @ 0xfb │ │ │ │ + ldcllt 7, cr15, [lr], #-1012 @ 0xfffffc0c │ │ │ │ + stmdbge r4, {r0, r9, sp} │ │ │ │ + @ instruction: 0xf7fb4628 │ │ │ │ + @ instruction: 0xf7fdfcbd │ │ │ │ + hvccs 3015 @ 0xbc7 │ │ │ │ + tstpeq r0, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ + andsle r4, r2, sl, lsl #5 │ │ │ │ + @ instruction: 0xf000429a │ │ │ │ + @ instruction: 0x232081b8 │ │ │ │ + tstpeq r0, #192, 4 @ p-variant is OBSOLETE │ │ │ │ + @ instruction: 0xf47d429a │ │ │ │ + @ instruction: 0x4621abb5 │ │ │ │ + @ instruction: 0xf7f5a804 │ │ │ │ + stmdbge r4, {r0, r3, r4, r6, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ + @ instruction: 0xf7fa4628 │ │ │ │ + @ instruction: 0xf7fdf82b │ │ │ │ + @ instruction: 0x4621bc5e │ │ │ │ + @ instruction: 0xf7f5a804 │ │ │ │ + stmdbge r4, {r0, r1, r2, r3, r6, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ + @ instruction: 0xf7fa4628 │ │ │ │ + @ instruction: 0xf7fdf869 │ │ │ │ + vmov.i32 , #50431 @ 0x0000c4ff │ │ │ │ + @ instruction: 0xf0043303 │ │ │ │ + stmib sp, {r0, r1, r2, r3, sl, fp}^ │ │ │ │ + movwcs r3, #3077 @ 0xc05 │ │ │ │ + vsubw.u8 , q2, d8 │ │ │ │ + movwls r4, #17155 @ 0x4303 │ │ │ │ movwls r2, #29455 @ 0x730f │ │ │ │ - movwls r2, #33536 @ 0x8300 │ │ │ │ msreq CPSR_, #4, 8 @ 0x4000000 │ │ │ │ - andcc pc, r3, #196, 6 @ 0x10000003 │ │ │ │ - stceq 0, cr15, [pc], {4} │ │ │ │ - @ instruction: 0xf5b39205 │ │ │ │ - @ instruction: 0xf3c40f00 │ │ │ │ - @ instruction: 0xf8cd4203 │ │ │ │ - andls ip, r4, #24 │ │ │ │ + svceq 0x0000f5b3 │ │ │ │ @ instruction: 0xf5b3d016 │ │ │ │ @ instruction: 0xf47d0f20 │ │ │ │ - @ instruction: 0xf8d5ab8d │ │ │ │ + @ instruction: 0xf8d5ab8b │ │ │ │ smmlseq fp, r0, r0, r3 │ │ │ │ - blge 0xfe2ec0ac │ │ │ │ + blge 0xfe26c0cc │ │ │ │ movweq pc, #4116 @ 0x1014 @ │ │ │ │ svcge 0x00bef47d │ │ │ │ stmdbge r4, {r0, r1, r9, sp} │ │ │ │ @ instruction: 0xf10c4628 │ │ │ │ strls r0, [r7], #-1025 @ 0xfffffbff │ │ │ │ - @ instruction: 0xf854f7fc │ │ │ │ - stclt 7, cr15, [lr], #-1012 @ 0xfffffc0c │ │ │ │ + @ instruction: 0xf852f7fc │ │ │ │ + stclt 7, cr15, [fp], #-1012 @ 0xfffffc0c │ │ │ │ strtmi sl, [r8], -r4, lsl #18 │ │ │ │ - blx 0x1becacc │ │ │ │ - stclt 7, cr15, [r9], #-1012 @ 0xfffffc0c │ │ │ │ + blx 0x1b6caec │ │ │ │ + stclt 7, cr15, [r6], #-1012 @ 0xfffffc0c │ │ │ │ andsle r2, lr, r0, ror #22 │ │ │ │ - adcshi pc, r9, r0, lsl #4 │ │ │ │ + adcshi pc, fp, r0, lsl #4 │ │ │ │ @ instruction: 0xf0002b20 │ │ │ │ - blcs 0x10cef28 │ │ │ │ - tstphi fp, r0 @ p-variant is OBSOLETE │ │ │ │ + blcs 0x10cef4c │ │ │ │ + tstphi ip, r0 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf47d2b00 │ │ │ │ - @ instruction: 0xf3c4ab67 │ │ │ │ - @ instruction: 0xf0043303 │ │ │ │ - @ instruction: 0xf414020f │ │ │ │ + @ instruction: 0xf3c4ab65 │ │ │ │ + vsubw.u8 q10, q2, d3 │ │ │ │ + @ instruction: 0xf4143203 │ │ │ │ stmib sp, {r5, r8, r9, sl, fp}^ │ │ │ │ - vsubl.u8 , d4, d5 │ │ │ │ - movwls r4, #17155 @ 0x4303 │ │ │ │ - blge 0x176bd08 │ │ │ │ + @ instruction: 0xf0043204 │ │ │ │ + movwls r0, #25359 @ 0x630f │ │ │ │ + blge 0x16ebd28 │ │ │ │ stmdbge r4, {r1, r5, r6, r7, r9, sp} │ │ │ │ @ instruction: 0xf7f84628 │ │ │ │ - @ instruction: 0xf7fdfaff │ │ │ │ - strtmi fp, [r1], -r7, lsl #24 │ │ │ │ + @ instruction: 0xf7fdfafd │ │ │ │ + strtmi fp, [r1], -r4, lsl #24 │ │ │ │ @ instruction: 0xf7f5a804 │ │ │ │ - stmdbge r4, {r0, r1, r4, r6, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdbge r4, {r0, r1, r2, r3, r4, r5, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf7fb4628 │ │ │ │ - @ instruction: 0xf7fdfaa1 │ │ │ │ - andcs fp, pc, #260096 @ 0x3f800 │ │ │ │ + @ instruction: 0xf7fdfa9f │ │ │ │ + @ instruction: 0xf3c4bbfb │ │ │ │ + vsubl.u8 , d4, d3 │ │ │ │ + stmib sp, {r0, r1, r8, r9, lr}^ │ │ │ │ + andcs r3, pc, #4, 4 @ 0x40000000 │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ movwcs r2, #62214 @ 0xf306 │ │ │ │ moveq pc, #192, 4 │ │ │ │ addeq pc, r0, #192, 4 │ │ │ │ - vaddl.u8 q10, d4, d19 │ │ │ │ - addsmi r3, r3, #-1073741824 @ 0xc0000000 │ │ │ │ - strmi pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ - strls r9, [r4], #-261 @ 0xfffffefb │ │ │ │ - blge 0xe6bd50 │ │ │ │ + addsmi r4, r3, #35 @ 0x23 │ │ │ │ + blge 0xdebd70 │ │ │ │ stmdbge r4, {r1, r9, sp} │ │ │ │ @ instruction: 0xf7fb4628 │ │ │ │ - @ instruction: 0xf7fdfc29 │ │ │ │ - svclt 0x0000bbe4 │ │ │ │ + @ instruction: 0xf7fdfc27 │ │ │ │ + svclt 0x0000bbe1 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ rsbvs pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ andseq pc, r0, #192, 4 │ │ │ │ - mlale pc, r3, r2, r4 @ │ │ │ │ + mlasle r0, r3, r2, r4 │ │ │ │ rsbsvs pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ andseq pc, r0, #192, 4 │ │ │ │ @ instruction: 0xf47d4293 │ │ │ │ - andcs sl, pc, #31744 @ 0x7c00 │ │ │ │ - stmib sp, {r8, r9, sp}^ │ │ │ │ - vsubw.s8 q9, q0, d6 │ │ │ │ - vsubl.u8 q8, d20, d16 │ │ │ │ - vsubw.u8 q10, q2, d3 │ │ │ │ - tstcs pc, r3, lsl #24 │ │ │ │ - orreq pc, r0, r0, asr #5 │ │ │ │ - @ instruction: 0x3c04e9cd │ │ │ │ - andsmi r0, r4, r3, lsr #22 │ │ │ │ - suble r4, r4, ip, lsl #5 │ │ │ │ - @ instruction: 0xf47d4294 │ │ │ │ - @ instruction: 0xf8d5ab09 │ │ │ │ - smmlseq r4, r0, r0, r2 │ │ │ │ - blge 0x1ec1b4 │ │ │ │ - movweq pc, #4115 @ 0x1013 @ │ │ │ │ - svcge 0x003af47d │ │ │ │ - stmdbge r4, {r0, r1, r9, sp} │ │ │ │ - @ instruction: 0xf10c4628 │ │ │ │ - strls r0, [r6], #-1025 @ 0xfffffbff │ │ │ │ - mcr2 7, 0, pc, cr6, cr11, {7} @ │ │ │ │ - bllt 0xfeb6cbd0 │ │ │ │ - movwcs r2, #527 @ 0x20f │ │ │ │ - stccc 3, cr15, [r3], {196} @ 0xc4 │ │ │ │ - movwcs lr, #27085 @ 0x69cd │ │ │ │ + vldr d10, [pc, #116] @ 0xaec20 │ │ │ │ + andcs r7, pc, #210944 @ 0x33800 │ │ │ │ + adceq pc, r0, #192, 4 │ │ │ │ movwmi pc, #13252 @ 0x33c4 @ │ │ │ │ - @ instruction: 0x3c04e9cd │ │ │ │ - vsubw.s8 q9, q0, d15 │ │ │ │ - bleq 0x8efa78 │ │ │ │ + stccc 3, cr15, [r3], {196} @ 0xc4 │ │ │ │ + vaddw.s8 q9, q0, d15 │ │ │ │ + stmib sp, {r7, r8}^ │ │ │ │ + bleq 0x97dbd8 │ │ │ │ + addmi r4, ip, #20 │ │ │ │ + blvc 0x26a204 │ │ │ │ + addsmi sp, r4, #69 @ 0x45 │ │ │ │ + blge 0x26bdcc │ │ │ │ + ldrsbcs pc, [r0], #133 @ 0x85 @ │ │ │ │ + @ instruction: 0xf57d0754 │ │ │ │ + @ instruction: 0xf013ab01 │ │ │ │ + @ instruction: 0xf47d0301 │ │ │ │ + andcs sl, r3, #57, 30 @ 0xe4 │ │ │ │ + strtmi sl, [r8], -r4, lsl #18 │ │ │ │ + streq pc, [r1], #-268 @ 0xfffffef4 │ │ │ │ + @ instruction: 0xf7fb9406 │ │ │ │ + @ instruction: 0xf7fdfe03 │ │ │ │ + vldr d11, [pc, #664] @ 0xaee98 │ │ │ │ + @ instruction: 0xf3c47bb9 │ │ │ │ + vsubw.u8 q10, q2, d3 │ │ │ │ + stmib sp, {r0, r1, sl, fp, ip, sp}^ │ │ │ │ + movwcs r3, #64516 @ 0xfc04 │ │ │ │ + moveq pc, #192, 4 │ │ │ │ + andcs r0, pc, #33792 @ 0x8400 │ │ │ │ addeq pc, r0, #192, 4 │ │ │ │ addsmi r4, r4, #28 │ │ │ │ + blvc 0x26a258 │ │ │ │ addsmi sp, ip, #21 │ │ │ │ - bge 0xff8ebdfc │ │ │ │ + bge 0xff7ebe20 │ │ │ │ smullscc pc, r3, r5, r8 @ │ │ │ │ @ instruction: 0xf57d07df │ │ │ │ - @ instruction: 0x07ceaadb │ │ │ │ - svcge 0x0012f53d │ │ │ │ + @ instruction: 0x07ceaad7 │ │ │ │ + svcge 0x0010f53d │ │ │ │ andcs r2, r3, #67108864 @ 0x4000000 │ │ │ │ strtmi sl, [r8], -r4, lsl #18 │ │ │ │ streq lr, [r3], #-2828 @ 0xfffff4f4 │ │ │ │ @ instruction: 0xf7fb9406 │ │ │ │ - @ instruction: 0xf7fdfddd │ │ │ │ - stmdbge r4, {r0, r7, r8, r9, fp, ip, sp, pc} │ │ │ │ - @ instruction: 0xf7fb4628 │ │ │ │ - @ instruction: 0xf7fdff7f │ │ │ │ + @ instruction: 0xf7fdfdd9 │ │ │ │ stmdbge r4, {r2, r3, r4, r5, r6, r8, r9, fp, ip, sp, pc} │ │ │ │ @ instruction: 0xf7fb4628 │ │ │ │ - @ instruction: 0xf7fdff59 │ │ │ │ - @ instruction: 0x4621bb76 │ │ │ │ + @ instruction: 0xf7fdff7b │ │ │ │ + stmdbge r4, {r0, r1, r2, r4, r5, r6, r8, r9, fp, ip, sp, pc} │ │ │ │ + @ instruction: 0xf7fb4628 │ │ │ │ + @ instruction: 0xf7fdff55 │ │ │ │ + @ instruction: 0x4621bb71 │ │ │ │ @ instruction: 0xf7f5a804 │ │ │ │ - stmdbge r4, {r0, r6, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdbge r4, {r0, r1, r3, r5, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf7fa4628 │ │ │ │ - @ instruction: 0xf7fdf8b7 │ │ │ │ - @ instruction: 0xf5b3bb6b │ │ │ │ - eorle r6, sp, r0, asr #30 │ │ │ │ + @ instruction: 0xf7fdf8b3 │ │ │ │ + @ instruction: 0xf5b3bb66 │ │ │ │ + eorle r6, ip, r0, asr #30 │ │ │ │ svcvs 0x0060f5b3 │ │ │ │ - bge 0xfecebe5c │ │ │ │ - movwls r2, #29455 @ 0x730f │ │ │ │ - movwls r2, #33536 @ 0x8300 │ │ │ │ - msreq CPSR_, #4, 8 @ 0x4000000 │ │ │ │ - andcc pc, r3, #196, 6 @ 0x10000003 │ │ │ │ + bge 0xfebebe80 │ │ │ │ + movwcc pc, #13252 @ 0x33c4 @ │ │ │ │ stceq 0, cr15, [pc], {4} │ │ │ │ - @ instruction: 0xf5b39205 │ │ │ │ - @ instruction: 0xf3c40f00 │ │ │ │ - @ instruction: 0xf8cd4203 │ │ │ │ - andls ip, r4, #24 │ │ │ │ - @ instruction: 0xf5b3d047 │ │ │ │ - @ instruction: 0xf47d0f20 │ │ │ │ - @ instruction: 0xf895aa99 │ │ │ │ - @ instruction: 0x07d930d3 │ │ │ │ - bge 0xfe5ec294 │ │ │ │ - @ instruction: 0xf53d07e2 │ │ │ │ - movwcs sl, #7883 @ 0x1ecb │ │ │ │ - stmdbge r4, {r0, r1, r9, sp} │ │ │ │ - bl 0x3c0550 │ │ │ │ - strls r0, [r7], #-1027 @ 0xfffffbfd │ │ │ │ - @ instruction: 0xff60f7fb │ │ │ │ - bllt 0xf6ccb0 │ │ │ │ - movwcs r2, #527 @ 0x20f │ │ │ │ - movwcs lr, #27085 @ 0x69cd │ │ │ │ - cmnpmi r0, #1325400064 @ p-variant is OBSOLETE @ 0x4f000000 │ │ │ │ - moveq pc, #192, 4 │ │ │ │ - rsbsmi pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ - addeq pc, r0, #192, 4 │ │ │ │ - @ instruction: 0xf0044023 │ │ │ │ - addsmi r0, r3, #-1073741821 @ 0xc0000003 │ │ │ │ - strmi pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ - strls r9, [r4], #-261 @ 0xfffffefb │ │ │ │ - bge 0x1cebedc │ │ │ │ - stmdbge r4, {r1, r9, sp} │ │ │ │ - @ instruction: 0xf7fb4628 │ │ │ │ - @ instruction: 0xf7fdfae7 │ │ │ │ - @ instruction: 0x4621bb1e │ │ │ │ - @ instruction: 0xf7f5a804 │ │ │ │ - stmdbge r4, {r0, r3, r5, r6, r9, fp, ip, sp, lr, pc} │ │ │ │ - @ instruction: 0xf7fa4628 │ │ │ │ - @ instruction: 0xf7fdf871 │ │ │ │ - @ instruction: 0x4621bb13 │ │ │ │ - @ instruction: 0xf7f5a804 │ │ │ │ - stmdbge r4, {r0, r1, r2, r3, r4, r6, r9, fp, ip, sp, lr, pc} │ │ │ │ - @ instruction: 0xf7fa4628 │ │ │ │ - @ instruction: 0xf7fdf92b │ │ │ │ - stmdbge r4, {r1, r3, r8, r9, fp, ip, sp, pc} │ │ │ │ - @ instruction: 0xf7fc4628 │ │ │ │ - @ instruction: 0xf7fdf925 │ │ │ │ - strtmi fp, [r1], -r4, lsl #22 │ │ │ │ - @ instruction: 0xf7f5a804 │ │ │ │ - stmdbge r4, {r0, r1, r2, r3, r6, r9, fp, ip, sp, lr, pc} │ │ │ │ - @ instruction: 0xf7fb4628 │ │ │ │ - @ instruction: 0xf7fdf95b │ │ │ │ - @ instruction: 0xf2c0bafa │ │ │ │ - addsmi r0, r3, #160, 4 │ │ │ │ - @ instruction: 0xf640d00c │ │ │ │ - vsubl.s8 , d0, d15 │ │ │ │ - addsmi r0, r3, #160, 4 │ │ │ │ - bge 0xf6bf48 │ │ │ │ - strtmi sl, [r8], -r4, lsl #18 │ │ │ │ - mcr2 7, 1, pc, cr8, cr11, {7} @ │ │ │ │ - blt 0xffb2cd54 │ │ │ │ + @ instruction: 0x3c05e9cd │ │ │ │ + movwls r2, #33536 @ 0x8300 │ │ │ │ + movwmi pc, #13252 @ 0x33c4 @ │ │ │ │ + movwcs r9, #62212 @ 0xf304 │ │ │ │ + vst2.8 {d9-d12}, [r4], r7 │ │ │ │ + @ instruction: 0xf5b30320 │ │ │ │ + suble r0, r7, r0, lsl #30 │ │ │ │ + svceq 0x0020f5b3 │ │ │ │ + bge 0xfe66beac │ │ │ │ + smullscc pc, r3, r5, r8 @ │ │ │ │ + @ instruction: 0xf57d07d9 │ │ │ │ + @ instruction: 0x07e2aa91 │ │ │ │ + mcrge 5, 6, pc, cr10, cr13, {1} @ │ │ │ │ + andcs r2, r3, #67108864 @ 0x4000000 │ │ │ │ strtmi sl, [r8], -r4, lsl #18 │ │ │ │ - mrc2 7, 2, pc, cr2, cr11, {7} │ │ │ │ - blt 0xff9acd60 │ │ │ │ - svceq 0x0020f5b2 │ │ │ │ - bge 0xb6bf68 │ │ │ │ - subne pc, r1, #196, 6 @ 0x10000003 │ │ │ │ - smlabtcc r3, r4, r3, pc @ │ │ │ │ - @ instruction: 0xf4149305 │ │ │ │ - @ instruction: 0xf0042f70 │ │ │ │ - andls r0, r9, #1006632960 @ 0x3c000000 │ │ │ │ - vsubw.u8 , q2, d7 │ │ │ │ - vsubl.u8 q9, d4, d3 │ │ │ │ - mrsls r5, LR_und │ │ │ │ - movwls r9, #16904 @ 0x4208 │ │ │ │ - bge 0x66bf90 │ │ │ │ + streq lr, [r3], #-2828 @ 0xfffff4f4 │ │ │ │ + @ instruction: 0xf7fb9407 │ │ │ │ + @ instruction: 0xf7fdff5d │ │ │ │ + @ instruction: 0xf004bb36 │ │ │ │ + vsubl.u8 q8, d4, d15 │ │ │ │ + stmib sp, {r0, r1, r8, r9, lr}^ │ │ │ │ + andcs r3, pc, #4, 4 @ 0x40000000 │ │ │ │ + stmib sp, {r8, r9, sp}^ │ │ │ │ + vst2.8 {d18-d21}, [pc], r6 │ │ │ │ + vbic.i32 q10, #0 @ 0x00000000 │ │ │ │ + vst2.32 {d16-d19}, [pc :128], r0 │ │ │ │ + vmvn.i32 q10, #0 @ 0x00000000 │ │ │ │ + eormi r0, r3, r0, lsl #5 │ │ │ │ + @ instruction: 0xf47d4293 │ │ │ │ + andcs sl, r2, #446464 @ 0x6d000 │ │ │ │ strtmi sl, [r8], -r4, lsl #18 │ │ │ │ - @ instruction: 0xf982f7fc │ │ │ │ - blt 0xff1ecd9c │ │ │ │ + blx 0xff9ecd00 │ │ │ │ + bllt 0x76cd0c │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ - blx 0x12ecd84 │ │ │ │ + blx 0x15eccf4 │ │ │ │ strtmi sl, [r8], -r4, lsl #18 │ │ │ │ - stc2l 7, cr15, [r0, #-984]! @ 0xfffffc28 │ │ │ │ - blt 0xfefacdb0 │ │ │ │ + @ instruction: 0xf86ef7fa │ │ │ │ + bllt 0x4acd20 │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ - blx 0x106cd98 │ │ │ │ + blx 0x136cd08 │ │ │ │ strtmi sl, [r8], -r4, lsl #18 │ │ │ │ - @ instruction: 0xff0cf7f9 │ │ │ │ - blt 0xfececdc4 │ │ │ │ - movtne pc, #5060 @ 0x13c4 @ │ │ │ │ - strle r0, [pc], #-742 @ 0xaedd8 │ │ │ │ - eorle r2, sl, r2, lsl #22 │ │ │ │ - @ instruction: 0xf47d2b03 │ │ │ │ - beq 0x9995b0 │ │ │ │ - tstpeq pc, r4 @ p-variant is OBSOLETE │ │ │ │ - tsteq fp, r8, lsr #12 │ │ │ │ - tstmi r9, #-1342177271 @ 0xb0000009 │ │ │ │ - blx 0xfe9ecdde │ │ │ │ - blt 0xfe7ecdec │ │ │ │ - movwls r2, #37376 @ 0x9200 │ │ │ │ - movweq pc, #61444 @ 0xf004 @ │ │ │ │ - movwcs lr, #27085 @ 0x69cd │ │ │ │ - andmi pc, r3, #196, 6 @ 0x10000003 │ │ │ │ - stmib sp, {r0, r8, r9, sp}^ │ │ │ │ - vsubl.u8 , d4, d4 │ │ │ │ - @ instruction: 0xf4142203 │ │ │ │ - andls r4, r8, #112, 8 @ 0x70000000 │ │ │ │ - ldmibge r6, {r0, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc}^ │ │ │ │ + @ instruction: 0xf928f7fa │ │ │ │ + bllt 0x26cd34 │ │ │ │ strtmi sl, [r8], -r4, lsl #18 │ │ │ │ - eorsvs pc, r5, #1342177284 @ 0x50000004 │ │ │ │ - andeq pc, r5, #192, 4 │ │ │ │ - @ instruction: 0xf7f89400 │ │ │ │ - @ instruction: 0xf7fdfc3b │ │ │ │ - @ instruction: 0xf004ba7f │ │ │ │ - vsubw.u8 q8, q2, d15 │ │ │ │ - movwls r3, #25091 @ 0x6203 │ │ │ │ - movwmi pc, #13252 @ 0x33c4 @ │ │ │ │ - movwls r9, #20996 @ 0x5204 │ │ │ │ - cmnpvs r0, #20, 8 @ p-variant is OBSOLETE @ 0x14000000 │ │ │ │ - ldmibge lr!, {r0, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc} │ │ │ │ - stmdbge r4, {r0, r9, sp} │ │ │ │ - @ instruction: 0xf7f64628 │ │ │ │ - @ instruction: 0xf7fdffcd │ │ │ │ - stmdbge r4, {r2, r3, r5, r6, r9, fp, ip, sp, pc} │ │ │ │ + @ instruction: 0xf922f7fc │ │ │ │ + bllt 0xecd40 │ │ │ │ + stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ + blx 0xf6cd28 │ │ │ │ + strtmi sl, [r8], -r4, lsl #18 │ │ │ │ + @ instruction: 0xf958f7fb │ │ │ │ + blt 0xffe6cd54 │ │ │ │ + adceq pc, r0, #192, 4 │ │ │ │ + mulle ip, r3, r2 │ │ │ │ + andvc pc, pc, #64, 12 @ 0x4000000 │ │ │ │ + adceq pc, r0, #192, 4 │ │ │ │ + @ instruction: 0xf47d4293 │ │ │ │ + stmdbge r4, {r0, r1, r2, r4, r5, r9, fp, sp, pc} │ │ │ │ @ instruction: 0xf7fb4628 │ │ │ │ - @ instruction: 0xf7fdfe27 │ │ │ │ - andls fp, r7, #417792 @ 0x66000 │ │ │ │ + @ instruction: 0xf7fdfe25 │ │ │ │ + stmdbge r4, {r0, r2, r5, r6, r7, r9, fp, ip, sp, pc} │ │ │ │ + @ instruction: 0xf7fb4628 │ │ │ │ + @ instruction: 0xf7fdfe4f │ │ │ │ + @ instruction: 0xf5b2badf │ │ │ │ + @ instruction: 0xf47d0f20 │ │ │ │ + vmlsl.u8 q13, d4, d23 │ │ │ │ + @ instruction: 0xf4143203 │ │ │ │ + stmib sp, {r4, r5, r6, r8, r9, sl, fp, sp}^ │ │ │ │ + vsubl.u8 , d4, d5 │ │ │ │ + @ instruction: 0xf0042203 │ │ │ │ + stmib sp, {r0, r1, r2, r3, r8, r9}^ │ │ │ │ + vsubl.u8 , d4, d7 │ │ │ │ + vmlal.u , d4, d1[0] │ │ │ │ + andls r5, r9, #0, 6 │ │ │ │ + @ instruction: 0xf47d9304 │ │ │ │ + stmdbge r4, {r0, r1, r4, r9, fp, sp, pc} │ │ │ │ + @ instruction: 0xf7fc4628 │ │ │ │ + @ instruction: 0xf7fdf97f │ │ │ │ + strtmi fp, [r1], -r0, asr #21 │ │ │ │ + @ instruction: 0xf7f5a804 │ │ │ │ + stmdbge r4, {r0, r4, r5, r9, fp, ip, sp, lr, pc} │ │ │ │ + @ instruction: 0xf7f64628 │ │ │ │ + @ instruction: 0xf7fdfd5d │ │ │ │ + @ instruction: 0x4621bab7 │ │ │ │ + @ instruction: 0xf7f5a804 │ │ │ │ + stmdbge r4, {r0, r1, r2, r5, r9, fp, ip, sp, lr, pc} │ │ │ │ + @ instruction: 0xf7f94628 │ │ │ │ + @ instruction: 0xf7fdff09 │ │ │ │ + vmlsl.u8 , d20, d28 │ │ │ │ + rsceq r1, r6, #67108865 @ 0x4000001 │ │ │ │ + blcs 0x163e38 │ │ │ │ + blcs 0x1a2ea8 │ │ │ │ + ldmibge r0!, {r0, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc}^ │ │ │ │ + @ instruction: 0xf0040a23 │ │ │ │ + strtmi r0, [r8], -pc, lsl #2 │ │ │ │ + addslt r0, fp, #-1073741818 @ 0xc0000006 │ │ │ │ + @ instruction: 0xf7fa4319 │ │ │ │ + @ instruction: 0xf7fdfba1 │ │ │ │ + andcs fp, r0, #152, 20 @ 0x98000 │ │ │ │ + andls r9, r6, #603979776 @ 0x24000000 │ │ │ │ + vsubw.u8 q9, q2, d1 │ │ │ │ + movwls r2, #16899 @ 0x4203 │ │ │ │ + @ instruction: 0xf0049208 │ │ │ │ + andls r0, r7, #-268435456 @ 0xf0000000 │ │ │ │ andmi pc, r3, #196, 6 @ 0x10000003 │ │ │ │ - movwcs r9, #4873 @ 0x1309 │ │ │ │ - andcc lr, r4, #3358720 @ 0x334000 │ │ │ │ - andcs pc, r3, #196, 6 @ 0x10000003 │ │ │ │ ldrbtmi pc, [r0], #-1044 @ 0xfffffbec @ │ │ │ │ - @ instruction: 0xf04f9208 │ │ │ │ - andls r0, r6, #0, 4 │ │ │ │ - stmibge r0!, {r0, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc} │ │ │ │ + @ instruction: 0xf47d9205 │ │ │ │ + stmdbge r4, {r0, r1, r4, r6, r7, r8, fp, sp, pc} │ │ │ │ + vmax.s8 d20, d5, d24 │ │ │ │ + vmvn.i32 d22, #1280 @ 0x00000500 │ │ │ │ + strls r0, [r0], #-517 @ 0xfffffdfb │ │ │ │ + ldc2 7, cr15, [r8], #-992 @ 0xfffffc20 │ │ │ │ + blt 0x1face48 │ │ │ │ + movwmi pc, #13252 @ 0x33c4 @ │ │ │ │ + andeq pc, pc, #4 │ │ │ │ + andcc lr, r5, #3358720 @ 0x334000 │ │ │ │ + movwcc pc, #13252 @ 0x33c4 @ │ │ │ │ + @ instruction: 0xf4149304 │ │ │ │ + @ instruction: 0xf47d6370 │ │ │ │ + andcs sl, r1, #3063808 @ 0x2ec000 │ │ │ │ + strtmi sl, [r8], -r4, lsl #18 │ │ │ │ + @ instruction: 0xffcaf7f6 │ │ │ │ + blt 0x1aece70 │ │ │ │ + strtmi sl, [r8], -r4, lsl #18 │ │ │ │ + mcr2 7, 1, pc, cr4, cr11, {7} @ │ │ │ │ + blt 0x196ce7c │ │ │ │ + andls r2, r7, #67108864 @ 0x4000000 │ │ │ │ + andcs r9, r0, #1073741826 @ 0x40000002 │ │ │ │ + andls r9, r6, #4, 6 @ 0x10000000 │ │ │ │ + andcs pc, r3, #196, 6 @ 0x10000003 │ │ │ │ + vsubl.u8 , d4, d8 │ │ │ │ + @ instruction: 0xf4144203 │ │ │ │ + andls r4, r5, #112, 8 @ 0x70000000 │ │ │ │ + ldmibge lr, {r0, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc} │ │ │ │ strtmi sl, [r8], -r4, lsl #18 │ │ │ │ rsbsvc pc, r5, #1342177284 @ 0x50000004 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ @ instruction: 0xf7f89400 │ │ │ │ - @ instruction: 0xf7fdfc05 │ │ │ │ - vmull.u , d4, d1[2] │ │ │ │ - vsubw.u8 q10, q2, d3 │ │ │ │ - andls r3, r6, #-1073741824 @ 0xc0000000 │ │ │ │ - movwne lr, #18893 @ 0x49cd │ │ │ │ + @ instruction: 0xf7fdfc03 │ │ │ │ + vmull.u , d4, d2[1] │ │ │ │ + stmib sp, {r0, r1, r8, r9, lr}^ │ │ │ │ + vsubl.u8 , d4, d5 │ │ │ │ + movwls r3, #17155 @ 0x4303 │ │ │ │ cmnpvs r0, #20, 8 @ p-variant is OBSOLETE @ 0x14000000 │ │ │ │ - stmibge sl, {r0, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc} │ │ │ │ + stmibge r8, {r0, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc} │ │ │ │ stmdbge r4, {r1, r3, r4, r9, sl, lr} │ │ │ │ @ instruction: 0xf7f64628 │ │ │ │ - @ instruction: 0xf7fdff99 │ │ │ │ - stmdbge r4, {r3, r4, r5, r9, fp, ip, sp, pc} │ │ │ │ - @ instruction: 0xf7fb4628 │ │ │ │ - @ instruction: 0xf7fdfdc3 │ │ │ │ - beq 0x99d798 │ │ │ │ + @ instruction: 0xf7fdff97 │ │ │ │ + svclt 0x0000ba35 │ │ │ │ + andeq r0, r0, pc │ │ │ │ + andeq r0, r0, r0 │ │ │ │ strtmi sl, [r8], -r4, lsl #18 │ │ │ │ - addslt r0, fp, #-1073741818 @ 0xc0000006 │ │ │ │ - movwls r4, #17171 @ 0x4313 │ │ │ │ - @ instruction: 0xf8a2f7f9 │ │ │ │ - blt 0xaaced8 │ │ │ │ - @ instruction: 0xf47d2a60 │ │ │ │ - strtmi sl, [r1], -pc, ror #18 │ │ │ │ - @ instruction: 0xf7f5a804 │ │ │ │ - stmdbge r4, {r0, r1, r2, r5, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ - @ instruction: 0xf7f84628 │ │ │ │ - @ instruction: 0xf7fdff1f │ │ │ │ - vst1.8 {d27-d28}, [pc :64], sl │ │ │ │ - vbic.i32 q11, #0 @ 0x00000000 │ │ │ │ - vst4.32 {d16,d18,d20,d22}, [pc :128], r0 │ │ │ │ - vmvn.i32 q11, #0 @ 0x00000000 │ │ │ │ - b 0x1af110 │ │ │ │ - addmi r0, r3, #67108864 @ 0x4000000 │ │ │ │ - ldmdale r8!, {r1, r2, r3, r4, ip, lr, pc} │ │ │ │ - cmppvs r0, pc, asr #8 @ p-variant is OBSOLETE │ │ │ │ - orreq pc, r0, r0, asr #5 │ │ │ │ - rsble r4, sl, fp, lsl #5 │ │ │ │ - msrvs SPSR_, pc, asr #8 │ │ │ │ - orreq pc, r0, r0, asr #5 │ │ │ │ - rsbsle r4, sl, fp, lsl #5 │ │ │ │ - @ instruction: 0xf47d2b00 │ │ │ │ - stmdbge r4, {r0, r3, r6, r8, fp, sp, pc} │ │ │ │ - @ instruction: 0xf0044628 │ │ │ │ - movwls r0, #25359 @ 0x630f │ │ │ │ - movwcc pc, #13252 @ 0x33c4 @ │ │ │ │ - strmi pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ - movwmi lr, #18893 @ 0x49cd │ │ │ │ - @ instruction: 0xf8e6f7f8 │ │ │ │ - stmiblt lr!, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + ldc2 7, cr15, [ip, #1004]! @ 0x3ec │ │ │ │ + blt 0xb6ceec │ │ │ │ + stmdbge r4, {r0, r1, r5, r9, fp} │ │ │ │ + tsteq fp, r8, lsr #12 │ │ │ │ + tstmi r3, #-1342177271 @ 0xb0000009 │ │ │ │ + @ instruction: 0xf7f99304 │ │ │ │ + @ instruction: 0xf7fdf89b │ │ │ │ + bcs 0x18dd78c │ │ │ │ + stmdbge r8!, {r0, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc}^ │ │ │ │ + stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ + @ instruction: 0xf98cf7f5 │ │ │ │ + strtmi sl, [r8], -r4, lsl #18 │ │ │ │ + @ instruction: 0xff18f7f8 │ │ │ │ + blt 0x56cf1c │ │ │ │ + cmnpvs r0, pc, asr #8 @ p-variant is OBSOLETE │ │ │ │ + asreq pc, r0, #5 @ │ │ │ │ + rsbsvs pc, r0, pc, asr #8 │ │ │ │ + addeq pc, r0, r0, asr #5 │ │ │ │ + movweq lr, #6660 @ 0x1a04 │ │ │ │ + andsle r4, lr, r3, lsl #5 │ │ │ │ + vst2.8 {d29-d30}, [pc :256], r8 │ │ │ │ + vmla.f d22, d0, d0[0] │ │ │ │ + addmi r0, fp, #128, 2 │ │ │ │ + vst4.16 {d29-d32}, [pc :128], ip │ │ │ │ + vmla.f d22, d0, d0[4] │ │ │ │ + addmi r0, fp, #128, 2 │ │ │ │ + blcs 0xe314c │ │ │ │ + stmdbge r2, {r0, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc}^ │ │ │ │ strtmi sl, [r8], -r4, lsl #18 │ │ │ │ movwcc pc, #13252 @ 0x33c4 @ │ │ │ │ - movwls r9, #21000 @ 0x5208 │ │ │ │ - andeq pc, pc, #4 │ │ │ │ - vsubw.u8 q9, q2, d15 │ │ │ │ - stmib sp, {r0, r1, sl, lr}^ │ │ │ │ - strls r2, [r4], #-774 @ 0xfffffcfa │ │ │ │ - @ instruction: 0xffacf7fb │ │ │ │ - ldmiblt sp, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ - @ instruction: 0xf47d43a3 │ │ │ │ - stmdbge r4, {r0, r2, r5, r8, fp, sp, pc} │ │ │ │ - @ instruction: 0xf7f54628 │ │ │ │ - @ instruction: 0xf7fdfe51 │ │ │ │ - vst2. {d27,d29}, [pc :64], r4 │ │ │ │ - vmla.i d22, d0, d0[4] │ │ │ │ - addmi r0, r3, #160 @ 0xa0 │ │ │ │ - addmi sp, fp, #31 │ │ │ │ - vst4.16 {d29-d32}, [pc :64], r7 │ │ │ │ - vmlal.s q11, d0, d0[0] │ │ │ │ - addsmi r0, r3, #160, 4 │ │ │ │ - ldmdbge r0, {r0, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc} │ │ │ │ - movwcs r2, #527 @ 0x20f │ │ │ │ - movwcs lr, #27085 @ 0x69cd │ │ │ │ - cmnpmi r0, #4, 8 @ p-variant is OBSOLETE @ 0x4000000 │ │ │ │ - andeq pc, pc, #4 │ │ │ │ - svcmi 0x0070f5b3 │ │ │ │ - strmi pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ - andmi lr, r4, #3358720 @ 0x334000 │ │ │ │ - stmdbge r0, {r0, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc} │ │ │ │ - stmdbge r4, {r0, r9, sp} │ │ │ │ - @ instruction: 0xf7fb4628 │ │ │ │ - @ instruction: 0xf7fdf977 │ │ │ │ - stmdbge r4, {r1, r2, r3, r5, r7, r8, fp, ip, sp, pc} │ │ │ │ - vrsubhn.i16 d20, q2, q12 │ │ │ │ - andls r3, r8, #201326592 @ 0xc000000 │ │ │ │ - @ instruction: 0xf0049305 │ │ │ │ - movwcs r0, #61967 @ 0xf20f │ │ │ │ - strmi pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ - movwcs lr, #27085 @ 0x69cd │ │ │ │ - @ instruction: 0xf7fb9404 │ │ │ │ - @ instruction: 0xf7fdff49 │ │ │ │ - vst2.32 {d11,d13}, [r4 :64], ip │ │ │ │ - tstcs r0, r0, ror r3 │ │ │ │ - @ instruction: 0xf5b3200f │ │ │ │ - stmib sp, {r4, r5, r6, r8, r9, sl, fp, lr}^ │ │ │ │ - @ instruction: 0xf0040106 │ │ │ │ - vaddw.u8 q8, q2, d15 │ │ │ │ - tstls r5, r3, lsl #8 │ │ │ │ - @ instruction: 0xf47d9404 │ │ │ │ - stmdbge r4, {r0, r1, r2, r4, r6, r7, fp, sp, pc} │ │ │ │ - @ instruction: 0xf7fb4628 │ │ │ │ - @ instruction: 0xf7fdf94f │ │ │ │ - stmdbge r4, {r1, r2, r7, r8, fp, ip, sp, pc} │ │ │ │ - vrsubhn.i16 d20, q2, q12 │ │ │ │ - andls r3, r8, #201326592 @ 0xc000000 │ │ │ │ - @ instruction: 0xf0049305 │ │ │ │ - movwcs r0, #61967 @ 0xf20f │ │ │ │ - strmi pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ - movwcs lr, #27085 @ 0x69cd │ │ │ │ - @ instruction: 0xf7fb9404 │ │ │ │ - @ instruction: 0xf7fdff73 │ │ │ │ - stmdbge r4, {r2, r4, r5, r6, r8, fp, ip, sp, pc} │ │ │ │ - vrsubhn.i16 d20, q2, q12 │ │ │ │ - andls r3, r8, #201326592 @ 0xc000000 │ │ │ │ - @ instruction: 0xf0049305 │ │ │ │ - movwcs r0, #61967 @ 0xf20f │ │ │ │ - strmi pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ - movwcs lr, #27085 @ 0x69cd │ │ │ │ - @ instruction: 0xf7fb9404 │ │ │ │ - @ instruction: 0xf7fdfedf │ │ │ │ - bcs 0x49d5f8 │ │ │ │ - rsbshi pc, r9, #0 │ │ │ │ - svclt 0x000c2a0d │ │ │ │ - strcs r2, [r1], #-1026 @ 0xfffffbfe │ │ │ │ + vsubw.u8 , q2, d5 │ │ │ │ + @ instruction: 0xf0044303 │ │ │ │ + movwls r0, #17423 @ 0x440f │ │ │ │ + @ instruction: 0xf7f89406 │ │ │ │ + @ instruction: 0xf7fdf8df │ │ │ │ + stmdbge r4, {r1, r2, r5, r6, r7, r8, fp, ip, sp, pc} │ │ │ │ + @ instruction: 0xf0044628 │ │ │ │ + andls r0, r8, #1006632960 @ 0x3c000000 │ │ │ │ + andmi pc, r3, #196, 6 @ 0x10000003 │ │ │ │ + strcc pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ + stmib sp, {r2, r9, ip, pc}^ │ │ │ │ + movwcs r4, #62213 @ 0xf305 │ │ │ │ + @ instruction: 0xf7fb9307 │ │ │ │ + @ instruction: 0xf7fdffa5 │ │ │ │ + @ instruction: 0x43a3b9d5 │ │ │ │ + ldmdbge lr, {r0, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc} │ │ │ │ strtmi sl, [r8], -r4, lsl #18 │ │ │ │ - rsbscc pc, sp, #1342177284 @ 0x50000004 │ │ │ │ - andeq pc, r5, #192, 4 │ │ │ │ - @ instruction: 0xf7f89400 │ │ │ │ - @ instruction: 0xf7fdfac1 │ │ │ │ - blcs 0x89d5d0 │ │ │ │ - ldmdbge r3, {r1, r2, r3, r4, r5, r6, r9, sl, ip, sp, lr, pc} │ │ │ │ - andcs r3, r1, #32, 22 @ 0x8000 │ │ │ │ - tstpmi sp, r0, asr #4 @ p-variant is OBSOLETE │ │ │ │ - vpmax.u8 d15, d3, d2 │ │ │ │ - tstle lr, fp, lsl #4 │ │ │ │ - svcmi 0x0050f413 │ │ │ │ - movwcs fp, #61208 @ 0xef18 │ │ │ │ - stmdbge r5, {r1, r2, r3, r4, r5, sl, ip, sp, lr, pc} │ │ │ │ - stmdbge r4, {r3, r9, sp} │ │ │ │ - @ instruction: 0xf7f94628 │ │ │ │ - @ instruction: 0xf7fdfddb │ │ │ │ - movwcs fp, #18743 @ 0x4937 │ │ │ │ - movwcs lr, #2038 @ 0x7f6 │ │ │ │ - movwcs lr, #10228 @ 0x27f4 │ │ │ │ - movwcs lr, #26610 @ 0x67f2 │ │ │ │ - @ instruction: 0xf5b3e7f0 │ │ │ │ - @ instruction: 0xf47d0f20 │ │ │ │ - vmvn.i16 q13, #199 @ 0x00c7 │ │ │ │ - @ instruction: 0xf0043203 │ │ │ │ - @ instruction: 0xf414030f │ │ │ │ - stmib sp, {r4, r5, r6, r8, r9, sl, fp, sp}^ │ │ │ │ - @ instruction: 0xf04f2306 │ │ │ │ - vsubl.u8 q8, d4, d0 │ │ │ │ - stmib sp, {r8, r9, ip, lr}^ │ │ │ │ - vsubl.u8 , d4, d4 │ │ │ │ - andls r1, r9, #268435460 @ 0x10000004 │ │ │ │ - andcs pc, r3, #196, 6 @ 0x10000003 │ │ │ │ - @ instruction: 0xf47d9208 │ │ │ │ - strcs sl, [r1], #-2145 @ 0xfffff79f │ │ │ │ + mcr2 7, 2, pc, cr10, cr5, {7} @ │ │ │ │ + stmiblt ip, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + rsbvs pc, r0, pc, asr #8 │ │ │ │ + adceq pc, r0, r0, asr #5 │ │ │ │ + eorle r4, r1, r3, lsl #5 │ │ │ │ + subsle r4, r9, fp, lsl #5 │ │ │ │ + subvs pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ + adceq pc, r0, #192, 4 │ │ │ │ + @ instruction: 0xf47d4293 │ │ │ │ + @ instruction: 0xf004a909 │ │ │ │ + vsubl.u8 q8, d4, d15 │ │ │ │ + vst2.8 {d4-d7}, [r4], r3 │ │ │ │ + stmib sp, {r4, r5, r6, sl, lr}^ │ │ │ │ + @ instruction: 0xf5b43204 │ │ │ │ + @ instruction: 0xf04f4f70 │ │ │ │ + @ instruction: 0xf04f020f │ │ │ │ + stmib sp, {r8, r9}^ │ │ │ │ + @ instruction: 0xf47d2306 │ │ │ │ + andcs sl, r1, #16187392 @ 0xf70000 │ │ │ │ strtmi sl, [r8], -r4, lsl #18 │ │ │ │ - andeq pc, r1, #72351744 @ 0x4500000 │ │ │ │ - andeq pc, r5, #192, 4 │ │ │ │ - @ instruction: 0xf7f89400 │ │ │ │ - @ instruction: 0xf7fdfb4b │ │ │ │ - @ instruction: 0xf3c4b909 │ │ │ │ - rsceq r1, r0, #268435460 @ 0x10000004 │ │ │ │ - bicshi pc, sl, r0, lsl #2 │ │ │ │ - @ instruction: 0xf0002a02 │ │ │ │ - bcs 0x18f91c │ │ │ │ - stmdage sl, {r0, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc}^ │ │ │ │ - ldmdavs sl, {r3, r6, r7, r8, r9, fp, lr} │ │ │ │ - subsmi r9, sl, sp, lsl #22 │ │ │ │ - movweq pc, #79 @ 0x4f @ │ │ │ │ - ldcge 4, cr15, [r9], #504 @ 0x1f8 │ │ │ │ - andlt r4, pc, r8, lsr #12 │ │ │ │ - ldrhtmi lr, [r0], #141 @ 0x8d │ │ │ │ - svclt 0x002cf7fa │ │ │ │ - stmdbge r4, {r0, r8, r9, sp} │ │ │ │ - @ instruction: 0x4628461a │ │ │ │ - @ instruction: 0xf84cf7f8 │ │ │ │ - stmialt r8!, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ - movweq pc, #12291 @ 0x3003 @ │ │ │ │ - vst2.8 {d25-d28}, [pc], r9 │ │ │ │ - vbic.i32 q10, #0 @ 0x00000000 │ │ │ │ - @ instruction: 0xf0040340 │ │ │ │ - andcs r0, r1, pc, lsl #4 │ │ │ │ - andls r2, r7, #0, 2 │ │ │ │ - smlabteq r4, sp, r9, lr │ │ │ │ - andmi pc, r3, #196, 6 @ 0x10000003 │ │ │ │ - vsubl.u8 , d4, d6 │ │ │ │ - andsmi r1, ip, r4, asr #5 │ │ │ │ - rsble r9, sp, r8, lsl #4 │ │ │ │ - svceq 0x0080f5b4 │ │ │ │ - ldmdage sl, {r0, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc} │ │ │ │ - stmdbge r4, {r8, r9, sp} │ │ │ │ - @ instruction: 0xf6434628 │ │ │ │ - vrshr.s64 d17, d9, #64 │ │ │ │ - movwls r0, #522 @ 0x20a │ │ │ │ - @ instruction: 0xf9c8f7f8 │ │ │ │ - stmialt r2, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + @ instruction: 0xf96ef7fb │ │ │ │ + stmiblt r4!, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + strtmi sl, [r8], -r4, lsl #18 │ │ │ │ + movweq pc, #61444 @ 0xf004 @ │ │ │ │ + vsubl.u8 , d4, d8 │ │ │ │ + vsubl.u8 q10, d4, d3 │ │ │ │ + andls r3, r4, #50331648 @ 0x3000000 │ │ │ │ + movwmi lr, #22989 @ 0x59cd │ │ │ │ + movwls r2, #29455 @ 0x730f │ │ │ │ + @ instruction: 0xff40f7fb │ │ │ │ + ldmiblt r2, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + movweq pc, #61444 @ 0xf004 @ │ │ │ │ + vsubw.u8 , q2, d5 │ │ │ │ + vst2.8 {d4-d7}, [r4], r3 │ │ │ │ + andcs r4, pc, r0, ror r4 @ │ │ │ │ + @ instruction: 0xf5b42100 │ │ │ │ + movwls r4, #20336 @ 0x4f70 │ │ │ │ + smlabteq r6, sp, r9, lr │ │ │ │ + stmiage lr, {r0, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc}^ │ │ │ │ + strtmi sl, [r8], -r4, lsl #18 │ │ │ │ + @ instruction: 0xf946f7fb │ │ │ │ + ldmdblt ip!, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + strtmi sl, [r8], -r4, lsl #18 │ │ │ │ + movweq pc, #61444 @ 0xf004 @ │ │ │ │ + vsubl.u8 , d4, d8 │ │ │ │ + vsubl.u8 q10, d4, d3 │ │ │ │ + andls r3, r4, #50331648 @ 0x3000000 │ │ │ │ + movwmi lr, #22989 @ 0x59cd │ │ │ │ + movwls r2, #29455 @ 0x730f │ │ │ │ + @ instruction: 0xff6af7fb │ │ │ │ + stmdblt sl!, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + strtmi sl, [r8], -r4, lsl #18 │ │ │ │ + movweq pc, #61444 @ 0xf004 @ │ │ │ │ + vsubl.u8 , d4, d8 │ │ │ │ + vsubl.u8 q10, d4, d3 │ │ │ │ + andls r3, r4, #50331648 @ 0x3000000 │ │ │ │ + movwmi lr, #22989 @ 0x59cd │ │ │ │ + movwls r2, #29455 @ 0x730f │ │ │ │ + mrc2 7, 6, pc, cr6, cr11, {7} │ │ │ │ + ldmdblt r8, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + @ instruction: 0xf0002a0f │ │ │ │ + bcs 0x40fa74 │ │ │ │ + strcs fp, [r2], #-3852 @ 0xfffff0f4 │ │ │ │ + stmdbge r4, {r0, sl, sp} │ │ │ │ + vmax.s8 d20, d5, d24 │ │ │ │ + vmvn.i32 , #3328 @ 0x00000d00 │ │ │ │ + strls r0, [r0], #-517 @ 0xfffffdfb │ │ │ │ + blx 0xfeeed09c │ │ │ │ + stmdblt r5, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + @ instruction: 0xf67e2b1f │ │ │ │ + blcc 0x8d94f0 │ │ │ │ + vhsub.s8 d18, d0, d1 │ │ │ │ + blx 0x13f504 │ │ │ │ + andmi pc, fp, #201326592 @ 0xc000000 │ │ │ │ + @ instruction: 0xf413d10e │ │ │ │ + svclt 0x00184f50 │ │ │ │ + @ instruction: 0xf43e230e │ │ │ │ + andcs sl, r8, #252, 16 @ 0xfc0000 │ │ │ │ + strtmi sl, [r8], -r4, lsl #18 │ │ │ │ + ldc2l 7, cr15, [r2, #996] @ 0x3e4 │ │ │ │ + pushlt {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + ldrb r2, [r6, r4, lsl #6]! │ │ │ │ + ldrb r2, [r4, r0, lsl #6]! │ │ │ │ + ldrb r2, [r2, r2, lsl #6]! │ │ │ │ + ldrb r2, [r0, r6, lsl #6]! │ │ │ │ + svceq 0x0020f5b3 │ │ │ │ + stmdage lr!, {r0, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc}^ │ │ │ │ + andcc pc, r3, #196, 6 @ 0x10000003 │ │ │ │ movwcs pc, #13252 @ 0x33c4 @ │ │ │ │ - @ instruction: 0xf0049306 │ │ │ │ - movwls r0, #21263 @ 0x530f │ │ │ │ + @ instruction: 0xf4149206 │ │ │ │ + @ instruction: 0xf0042f70 │ │ │ │ + movwls r0, #33295 @ 0x820f │ │ │ │ + vsubl.u8 , d4, d7 │ │ │ │ + @ instruction: 0xf04f1341 │ │ │ │ + movwls r0, #37376 @ 0x9200 │ │ │ │ + movwpl pc, #964 @ 0x3c4 @ │ │ │ │ + andcc lr, r4, #3358720 @ 0x334000 │ │ │ │ + ldmdage r8, {r0, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc}^ │ │ │ │ + stmdbge r4, {r0, sl, sp} │ │ │ │ + @ instruction: 0xf6454628 │ │ │ │ + vsubl.s8 q8, d0, d1 │ │ │ │ + strls r0, [r0], #-517 @ 0xfffffdfb │ │ │ │ + blx 0x116d12a │ │ │ │ + ldmlt pc!, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ @ │ │ │ │ + subne pc, r1, #196, 6 @ 0x10000003 │ │ │ │ + @ instruction: 0xf10002e0 │ │ │ │ + bcs 0x14f8ac │ │ │ │ + mvnshi pc, r0 │ │ │ │ + @ instruction: 0xf47d2a03 │ │ │ │ + blmi 0xff259268 │ │ │ │ + blls 0x4091d0 │ │ │ │ + @ instruction: 0xf04f405a │ │ │ │ + @ instruction: 0xf47e0300 │ │ │ │ + @ instruction: 0x4628acb0 │ │ │ │ + pop {r0, r1, r2, r3, ip, sp, pc} │ │ │ │ + @ instruction: 0xf7fa40f0 │ │ │ │ + movwcs fp, #7971 @ 0x1f23 │ │ │ │ + ldrmi sl, [sl], -r4, lsl #18 │ │ │ │ + @ instruction: 0xf7f84628 │ │ │ │ + @ instruction: 0xf7fdf843 │ │ │ │ + @ instruction: 0xf003b8de │ │ │ │ + movwls r0, #37635 @ 0x9303 │ │ │ │ cmnpmi r0, #1325400064 @ p-variant is OBSOLETE @ 0x4f000000 │ │ │ │ movteq pc, #704 @ 0x2c0 @ │ │ │ │ + sbcne pc, r4, #196, 6 @ 0x10000003 │ │ │ │ + tstcs r0, r1 │ │ │ │ + stmib sp, {r3, r9, ip, pc}^ │ │ │ │ + @ instruction: 0xf0040104 │ │ │ │ + andls r0, r7, #-268435456 @ 0xf0000000 │ │ │ │ andmi pc, r3, #196, 6 @ 0x10000003 │ │ │ │ - andls r2, r4, #0, 2 │ │ │ │ - andeq lr, r3, #20, 20 @ 0x14000 │ │ │ │ - eorle r9, r6, r7, lsl #2 │ │ │ │ - svceq 0x0080f5b2 │ │ │ │ - svcge 0x00f8f47c │ │ │ │ - strmi r2, [sl], -r1, lsl #6 │ │ │ │ - stmdbge r4, {r3, r5, r9, sl, lr} │ │ │ │ - @ instruction: 0xf7f79300 │ │ │ │ - @ instruction: 0xf7fdf9e1 │ │ │ │ - vmlal.u8 , d20, d20 │ │ │ │ - vaddw.u8 q10, q2, d3 │ │ │ │ - @ instruction: 0xf0042203 │ │ │ │ - tstls r4, pc, lsl #6 │ │ │ │ - strble r0, [r1, #-615] @ 0xfffffd99 │ │ │ │ - andcs r9, r0, #1610612736 @ 0x60000000 │ │ │ │ - @ instruction: 0xf4149305 │ │ │ │ - andls r4, r7, #112, 6 @ 0xc0000001 │ │ │ │ - svcge 0x00def47c │ │ │ │ - ldrmi r2, [sl], -r1, lsl #8 │ │ │ │ - strtmi sl, [r8], -r4, lsl #18 │ │ │ │ - @ instruction: 0xf7f79400 │ │ │ │ - @ instruction: 0xf7fdf9c7 │ │ │ │ - movwcs fp, #6282 @ 0x188a │ │ │ │ + andls r4, r6, #28 │ │ │ │ + @ instruction: 0xf5b4d06c │ │ │ │ + @ instruction: 0xf47d0f80 │ │ │ │ + movwcs sl, #2065 @ 0x811 │ │ │ │ strtmi sl, [r8], -r4, lsl #18 │ │ │ │ - blx 0x26d206 │ │ │ │ - stmlt r3, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ - movwcs pc, #13252 @ 0x33c4 @ │ │ │ │ - @ instruction: 0xf0049306 │ │ │ │ - movwls r0, #21263 @ 0x530f │ │ │ │ + addsne pc, r9, #70254592 @ 0x4300000 │ │ │ │ + andeq pc, sl, #192, 4 │ │ │ │ + @ instruction: 0xf7f89300 │ │ │ │ + @ instruction: 0xf7fdf9bf │ │ │ │ + @ instruction: 0xf3c4b8b8 │ │ │ │ + tstcs r0, r3, lsl #6 │ │ │ │ + smlabtcc r6, sp, r9, lr │ │ │ │ cmnpmi r0, #1325400064 @ p-variant is OBSOLETE @ 0x4f000000 │ │ │ │ movteq pc, #704 @ 0x2c0 @ │ │ │ │ andmi pc, r3, #196, 6 @ 0x10000003 │ │ │ │ - andls r4, r4, #35 @ 0x23 │ │ │ │ - andeq pc, r0, #79 @ 0x4f │ │ │ │ - rsble r9, pc, r7, lsl #4 │ │ │ │ + @ instruction: 0xf0049204 │ │ │ │ + andls r0, r5, #-268435456 @ 0xf0000000 │ │ │ │ + andeq lr, r3, #20, 20 @ 0x14000 │ │ │ │ + @ instruction: 0xf5b2d026 │ │ │ │ + @ instruction: 0xf47c0f80 │ │ │ │ + movwcs sl, #8175 @ 0x1fef │ │ │ │ + strtmi r4, [r8], -sl, lsl #12 │ │ │ │ + movwls sl, #2308 @ 0x904 │ │ │ │ + @ instruction: 0xf9d8f7f7 │ │ │ │ + ldmlt sl, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + smlabtcs r3, r4, r3, pc @ │ │ │ │ + movwmi pc, #13252 @ 0x33c4 @ │ │ │ │ + andeq pc, pc, #4 │ │ │ │ + rsbeq r9, r7, #-2147483647 @ 0x80000001 │ │ │ │ + stmib sp, {r6, r8, sl, ip, lr, pc}^ │ │ │ │ + movwcs r3, #516 @ 0x204 │ │ │ │ + @ instruction: 0xf4149307 │ │ │ │ + @ instruction: 0xf47c4370 │ │ │ │ + strcs sl, [r1], #-4053 @ 0xfffff02b │ │ │ │ + stmdbge r4, {r1, r3, r4, r9, sl, lr} │ │ │ │ + strls r4, [r0], #-1576 @ 0xfffff9d8 │ │ │ │ + @ instruction: 0xf9bef7f7 │ │ │ │ + stmlt r0, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + stmdbge r4, {r0, r8, r9, sp} │ │ │ │ + @ instruction: 0xf7f74628 │ │ │ │ + @ instruction: 0xf7fdfafd │ │ │ │ + vmvn.i16 , #201 @ 0x00c9 │ │ │ │ + andcs r2, r0, #201326592 @ 0xc000000 │ │ │ │ + andcc lr, r6, #3358720 @ 0x334000 │ │ │ │ + cmnpmi r0, #1325400064 @ p-variant is OBSOLETE @ 0x4f000000 │ │ │ │ + movteq pc, #704 @ 0x2c0 @ │ │ │ │ + smlabtmi r3, r4, r3, pc @ │ │ │ │ + tstls r4, r3, lsr #32 │ │ │ │ + tstpeq pc, r4 @ p-variant is OBSOLETE │ │ │ │ + rsble r9, ip, r5, lsl #2 │ │ │ │ svceq 0x0080f5b3 │ │ │ │ - svcge 0x00b8f47c │ │ │ │ + svcge 0x00b0f47c │ │ │ │ stmdbge r4, {r0, r8, r9, sp} │ │ │ │ andls r4, r0, #40, 12 @ 0x2800000 │ │ │ │ - @ instruction: 0xf9a2f7f7 │ │ │ │ - stmdalt r5!, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + @ instruction: 0xf99af7f7 │ │ │ │ + ldmdalt ip, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ stmdbge r4, {r0, r8, r9, sp} │ │ │ │ vmax.s8 d20, d5, d24 │ │ │ │ vmvn.i32 , #1280 @ 0x00000500 │ │ │ │ strls r0, [r0], #-517 @ 0xfffffdfb │ │ │ │ - @ instruction: 0xf95ef7f8 │ │ │ │ - ldmdalt r8, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ - movwcs r9, #4869 @ 0x1305 │ │ │ │ + @ instruction: 0xf956f7f8 │ │ │ │ + stmdalt pc, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ @ │ │ │ │ + movwcs r9, #4868 @ 0x1304 │ │ │ │ + stmdbge r4, {r0, r2, r9, ip, pc} │ │ │ │ + ldrmi r4, [sl], -r8, lsr #12 │ │ │ │ strcc pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ - stmib sp, {r2, r8, fp, sp, pc}^ │ │ │ │ - strtmi r2, [r8], -r6, lsl #8 │ │ │ │ - @ instruction: 0xf7f7461a │ │ │ │ - @ instruction: 0xf7fdfacf │ │ │ │ - vmul.i , q2, d0[3] │ │ │ │ + @ instruction: 0xf7f79407 │ │ │ │ + @ instruction: 0xf7fdfac7 │ │ │ │ + vmul.i , q2, d3[0] │ │ │ │ vaddw.u8 q10, q2, d3 │ │ │ │ - @ instruction: 0xf0042c03 │ │ │ │ + @ instruction: 0xf0042003 │ │ │ │ @ instruction: 0xf414020f │ │ │ │ - smlabbls r4, r0, r3, r0 │ │ │ │ - movwcs sp, #16 │ │ │ │ - andsgt pc, r8, sp, asr #17 │ │ │ │ + andls r0, r6, r0, lsl #7 │ │ │ │ + andle r9, lr, r4, lsl #2 │ │ │ │ + andls r2, r5, #0, 6 │ │ │ │ @ instruction: 0xf4149307 │ │ │ │ - andls r4, r5, #112, 6 @ 0xc0000001 │ │ │ │ - svcge 0x0084f47c │ │ │ │ - stmdbge r4, {r1, r3, r4, r9, sl, lr} │ │ │ │ - movwls r4, #1576 @ 0x628 │ │ │ │ - @ instruction: 0xf96ef7f7 │ │ │ │ - ldmdalt r1!, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ - stmdbge r4, {r0, r2, r9, ip, pc} │ │ │ │ - andcs r4, r1, #40, 12 @ 0x2800000 │ │ │ │ - strcc pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ - andsgt pc, r8, sp, asr #17 │ │ │ │ - @ instruction: 0xf7f79407 │ │ │ │ - @ instruction: 0xf7fdfaa7 │ │ │ │ - vst2.8 {d27-d28}, [pc :128], r4 │ │ │ │ - vbic.i32 q11, #0 @ 0x00000000 │ │ │ │ - @ instruction: 0xf3c40340 │ │ │ │ - andls r3, r4, #805306368 @ 0x30000000 │ │ │ │ + @ instruction: 0xf47c4370 │ │ │ │ + ssub16mi sl, sl, sp │ │ │ │ + strtmi sl, [r8], -r4, lsl #18 │ │ │ │ + @ instruction: 0xf7f79300 │ │ │ │ + @ instruction: 0xf7fdf967 │ │ │ │ + andls fp, r5, #2686976 @ 0x290000 │ │ │ │ + strtmi sl, [r8], -r4, lsl #18 │ │ │ │ + vsubl.u8 q9, d4, d1 │ │ │ │ + strls r3, [r7], #-1027 @ 0xfffffbfd │ │ │ │ + blx 0xfe96d2e8 │ │ │ │ + ldmdalt lr, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + cmnpvs r0, #1325400064 @ p-variant is OBSOLETE @ 0x4f000000 │ │ │ │ + movteq pc, #704 @ 0x2c0 @ │ │ │ │ andeq pc, pc, #4 │ │ │ │ vsubl.u8 , d4, d6 │ │ │ │ andls r4, r5, #805306368 @ 0x30000000 │ │ │ │ - andeq lr, r3, #20, 20 @ 0x14000 │ │ │ │ - @ instruction: 0xf5b2d00b │ │ │ │ - @ instruction: 0xf47c7f00 │ │ │ │ - movwcs sl, #8027 @ 0x1f5b │ │ │ │ - ldrmi sl, [sl], -r4, lsl #18 │ │ │ │ + andcc pc, r3, #196, 6 @ 0x10000003 │ │ │ │ + b 0x5d3b3c │ │ │ │ + andle r0, fp, r3, lsl #4 │ │ │ │ + svcvc 0x0000f5b2 │ │ │ │ + svcge 0x0056f47c │ │ │ │ + stmdbge r4, {r0, r8, r9, sp} │ │ │ │ + @ instruction: 0x4628461a │ │ │ │ + mrc2 7, 7, pc, cr12, cr6, {7} │ │ │ │ + stmdalt r2, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + stmdbge r4, {r0, r8, r9, sp} │ │ │ │ @ instruction: 0xf7f64628 │ │ │ │ - @ instruction: 0xf7fdff01 │ │ │ │ - movwcs fp, #6152 @ 0x1808 │ │ │ │ + @ instruction: 0xf7fcfef5 │ │ │ │ + ssub8mi fp, sl, fp │ │ │ │ strtmi sl, [r8], -r4, lsl #18 │ │ │ │ - mrc2 7, 7, pc, cr10, cr6, {7} │ │ │ │ - stmdalt r1, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ - stmdbge r4, {r1, r3, r4, r9, sl, lr} │ │ │ │ - @ instruction: 0xf7f74628 │ │ │ │ - @ instruction: 0xf7fcfa7d │ │ │ │ - qsub8mi fp, r8, sl │ │ │ │ - pop {r0, r1, r2, r3, ip, sp, pc} │ │ │ │ - @ instruction: 0xf7fb40f0 │ │ │ │ - @ instruction: 0xf44fbe55 │ │ │ │ - vbic.i32 q10, #3840 @ 0x00000f00 │ │ │ │ - eormi r0, r3, pc, asr #6 │ │ │ │ - rsbsmi pc, pc, #1325400064 @ 0x4f000000 │ │ │ │ - andeq pc, pc, #192, 4 │ │ │ │ - streq pc, [pc], #-4 @ 0xaf360 │ │ │ │ - strls r4, [r4], #-659 @ 0xfffffd6d │ │ │ │ - svcge 0x0030f47c │ │ │ │ + blx 0x1eed33c │ │ │ │ + svclt 0x00f4f7fc │ │ │ │ + andlt r4, pc, r8, lsr #12 │ │ │ │ + ldrhtmi lr, [r0], #141 @ 0x8d │ │ │ │ + mrclt 7, 2, APSR_nzcv, cr0, cr11, {7} │ │ │ │ + cmnpmi pc, #1325400064 @ p-variant is OBSOLETE @ 0x4f000000 │ │ │ │ + movteq pc, #62144 @ 0xf2c0 @ │ │ │ │ + vst4.8 {d20-d23}, [pc :128], r3 │ │ │ │ + vmvn.i32 q10, #3840 @ 0x00000f00 │ │ │ │ + @ instruction: 0xf004020f │ │ │ │ + addsmi r0, r3, #251658240 @ 0xf000000 │ │ │ │ + @ instruction: 0xf47c9404 │ │ │ │ + stmdbge r4, {r0, r1, r3, r5, r8, r9, sl, fp, sp, pc} │ │ │ │ + @ instruction: 0xf7f54628 │ │ │ │ + @ instruction: 0xf7fcfcbd │ │ │ │ + @ instruction: 0xf3c4bfd9 │ │ │ │ + blcs 0x1eb80b8 │ │ │ │ + blcs 0x1f233b4 │ │ │ │ + bge 0x1fac4a4 │ │ │ │ + svclt 0x001cf7fc │ │ │ │ + movwmi pc, #13252 @ 0x33c4 @ │ │ │ │ + addpl pc, r0, #196, 6 @ 0x10000003 │ │ │ │ + movwcs lr, #22989 @ 0x59cd │ │ │ │ + movweq pc, #61444 @ 0xf004 @ │ │ │ │ + strbeq r9, [r3, #772]! @ 0x304 │ │ │ │ + svcge 0x0010f53c │ │ │ │ strtmi sl, [r8], -r4, lsl #18 │ │ │ │ - stc2l 7, cr15, [r2], {245} @ 0xf5 │ │ │ │ - svclt 0x00dff7fc │ │ │ │ - movtcs pc, #25540 @ 0x63c4 @ │ │ │ │ - andle r2, r4, r8, ror fp │ │ │ │ - @ instruction: 0xf43f2b79 │ │ │ │ - @ instruction: 0xf7fcaa7d │ │ │ │ - @ instruction: 0xf3c4bf21 │ │ │ │ - vsubw.u8 , q10, d0 │ │ │ │ - stmib sp, {r0, r1, r9, lr}^ │ │ │ │ - @ instruction: 0xf0043205 │ │ │ │ - movwls r0, #17167 @ 0x430f │ │ │ │ - @ instruction: 0xf53c05e3 │ │ │ │ - stmdbge r4, {r0, r2, r4, r8, r9, sl, fp, sp, pc} │ │ │ │ - @ instruction: 0xf7fa4628 │ │ │ │ - @ instruction: 0xf7fcfea9 │ │ │ │ - movwcs fp, #20420 @ 0x4fc4 │ │ │ │ - stmdbge r4, {r0, r3, r9, sp} │ │ │ │ - @ instruction: 0xf7f94628 │ │ │ │ - @ instruction: 0xf7fcfc5f │ │ │ │ - movwcs fp, #12219 @ 0x2fbb │ │ │ │ - blcs 0x8a9398 │ │ │ │ - svcge 0x007df67d │ │ │ │ - andcs r3, r1, #32, 22 @ 0x8000 │ │ │ │ - tstpmi sp, r0, asr #4 @ p-variant is OBSOLETE │ │ │ │ - vpmax.u8 d15, d3, d2 │ │ │ │ - @ instruction: 0xf000420b │ │ │ │ - movwcs r8, #159 @ 0x9f │ │ │ │ - movwcs lr, #26600 @ 0x67e8 │ │ │ │ - strtmi lr, [r1], -r6, ror #15 │ │ │ │ - @ instruction: 0xf7f4a804 │ │ │ │ - rsceq pc, r4, #308 @ 0x134 │ │ │ │ - mcrge 5, 7, pc, cr14, cr12, {3} @ │ │ │ │ + mcr2 7, 5, pc, cr4, cr10, {7} @ │ │ │ │ + svclt 0x00bef7fc │ │ │ │ + andcs r2, r9, #4, 6 @ 0x10000000 │ │ │ │ strtmi sl, [r8], -r4, lsl #18 │ │ │ │ - stc2 7, cr15, [sl], {249} @ 0xf9 │ │ │ │ - svclt 0x009cf7fc │ │ │ │ + mrrc2 7, 15, pc, sl, cr9 @ │ │ │ │ + svclt 0x00b5f7fc │ │ │ │ + ldrb r2, [r6, r2, lsl #6]! │ │ │ │ + @ instruction: 0xf67d2b1f │ │ │ │ + blcc 0x8db1cc │ │ │ │ + vhsub.s8 d18, d0, d1 │ │ │ │ + blx 0x13f828 │ │ │ │ + andmi pc, fp, #201326592 @ 0xc000000 │ │ │ │ + addshi pc, lr, r0 │ │ │ │ + strb r2, [r8, r0, lsl #6]! │ │ │ │ + strb r2, [r6, r6, lsl #6]! │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ - @ instruction: 0xff40f7f4 │ │ │ │ - strtmi sl, [r8], -r4, lsl #18 │ │ │ │ - strle r0, [r3], #-743 @ 0xfffffd19 │ │ │ │ - mrc2 7, 3, pc, cr14, cr9, {7} │ │ │ │ - svclt 0x0091f7fc │ │ │ │ - blx 0x1b6d3fa │ │ │ │ - svclt 0x008cf7fc │ │ │ │ - @ instruction: 0xf0042200 │ │ │ │ - stmib sp, {r0, r1, r2, r3, r8, r9}^ │ │ │ │ - andcs r2, r1, #402653184 @ 0x18000000 │ │ │ │ - movwmi pc, #13252 @ 0x33c4 @ │ │ │ │ - movwcs lr, #18893 @ 0x49cd │ │ │ │ + @ instruction: 0xff34f7f4 │ │ │ │ + @ instruction: 0xf57c02e4 │ │ │ │ + stmdbge r4, {r0, r3, r5, r6, r7, r9, sl, fp, sp, pc} │ │ │ │ + @ instruction: 0xf7f94628 │ │ │ │ + @ instruction: 0xf7fcfc05 │ │ │ │ + qadd8mi fp, r1, r6 │ │ │ │ + @ instruction: 0xf7f4a804 │ │ │ │ + stmdbge r4, {r0, r1, r2, r5, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + rsceq r4, r7, #40, 12 @ 0x2800000 │ │ │ │ + @ instruction: 0xf7f9d403 │ │ │ │ + @ instruction: 0xf7fcfe79 │ │ │ │ + @ instruction: 0xf7f9bf8b │ │ │ │ + @ instruction: 0xf7fcfb65 │ │ │ │ + andcs fp, r0, #536 @ 0x218 │ │ │ │ movwcs pc, #13252 @ 0x33c4 @ │ │ │ │ - subne pc, r1, #196, 6 @ 0x10000003 │ │ │ │ - andcc lr, r8, #3358720 @ 0x334000 │ │ │ │ - cmnpmi r0, #20, 8 @ p-variant is OBSOLETE @ 0x14000000 │ │ │ │ - mcrge 4, 6, pc, cr4, cr12, {3} @ │ │ │ │ - strtmi sl, [r8], -r4, lsl #18 │ │ │ │ - addsne pc, r9, #70254592 @ 0x4300000 │ │ │ │ - andeq pc, sl, #192, 4 │ │ │ │ - @ instruction: 0xf7f89300 │ │ │ │ - @ instruction: 0xf7fcf929 │ │ │ │ - svclt 0x0000bf6d │ │ │ │ + @ instruction: 0xf0049206 │ │ │ │ + movwls r0, #33295 @ 0x820f │ │ │ │ + movtne pc, #5060 @ 0x13c4 @ │ │ │ │ + andcs r9, r1, #1879048192 @ 0x70000000 │ │ │ │ + vsubw.u8 , q2, d9 │ │ │ │ + stmib sp, {r0, r1, r8, r9, lr}^ │ │ │ │ + @ instruction: 0xf4142304 │ │ │ │ + @ instruction: 0xf47c4370 │ │ │ │ + stmdbge r4, {r0, r1, r2, r3, r4, r5, r7, r9, sl, fp, sp, pc} │ │ │ │ + @ instruction: 0xf6434628 │ │ │ │ + vrshr.s64 d17, d9, #64 │ │ │ │ + movwls r0, #522 @ 0x20a │ │ │ │ + @ instruction: 0xf924f7f8 │ │ │ │ + svclt 0x0067f7fc │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ svccs 0x007ff414 │ │ │ │ - mrcge 4, 5, APSR_nzcv, cr2, cr12, {3} │ │ │ │ + mcrge 4, 5, pc, cr14, cr12, {3} @ │ │ │ │ ldmdavs sl, {r1, r4, r6, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, sp, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ - blge 0x92c66c │ │ │ │ + blge 0x82c690 │ │ │ │ andlt r4, pc, r8, lsr #12 │ │ │ │ ldrhtmi lr, [r0], #141 @ 0x8d │ │ │ │ - ldcllt 7, cr15, [ip, #1004] @ 0x3ec │ │ │ │ + ldcllt 7, cr15, [r8, #1004] @ 0x3ec │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ - mcr2 7, 4, pc, cr12, cr4, {7} @ │ │ │ │ + mrc2 7, 3, pc, cr6, cr4, {7} │ │ │ │ andcs r2, r0, #67108864 @ 0x4000000 │ │ │ │ strtmi sl, [r8], -r4, lsl #18 │ │ │ │ - mrc2 7, 5, pc, cr0, cr7, {7} │ │ │ │ - svclt 0x004cf7fc │ │ │ │ + mcr2 7, 5, pc, cr12, cr7, {7} @ │ │ │ │ + svclt 0x0047f7fc │ │ │ │ cmnpcs r0, #4, 8 @ p-variant is OBSOLETE @ 0x4000000 │ │ │ │ - andcc pc, r3, #196, 6 @ 0x10000003 │ │ │ │ + andeq pc, pc, #4 │ │ │ │ svccs 0x0070f5b3 │ │ │ │ - streq pc, [pc], #-4 @ 0xaf4a8 │ │ │ │ - strcs lr, [r4], #-2509 @ 0xfffff633 │ │ │ │ - mcrge 4, 4, pc, cr12, cr12, {3} @ │ │ │ │ + strcc pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ + andmi lr, r4, #3358720 @ 0x334000 │ │ │ │ + mcrge 4, 4, pc, cr8, cr12, {3} @ │ │ │ │ strtmi sl, [r8], -r4, lsl #18 │ │ │ │ - stc2l 7, cr15, [lr, #984]! @ 0x3d8 │ │ │ │ - svclt 0x003bf7fc │ │ │ │ + stc2l 7, cr15, [sl, #984]! @ 0x3d8 │ │ │ │ + svclt 0x0036f7fc │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ - mrc2 7, 6, pc, cr14, cr4, {7} │ │ │ │ + mcr2 7, 6, pc, cr6, cr4, {7} @ │ │ │ │ stmdbge r4, {r3, r5, r9, sl, lr} │ │ │ │ strle r0, [r3], #-741 @ 0xfffffd1b │ │ │ │ - @ instruction: 0xf9d4f7f6 │ │ │ │ - svclt 0x002ff7fc │ │ │ │ - blx 0x106d4be │ │ │ │ + @ instruction: 0xf9d0f7f6 │ │ │ │ svclt 0x002af7fc │ │ │ │ - @ instruction: 0xf0049306 │ │ │ │ - andls r0, r9, #1006632960 @ 0x3c000000 │ │ │ │ - andcs pc, r3, #196, 6 @ 0x10000003 │ │ │ │ - movwcs r9, #4871 @ 0x1307 │ │ │ │ - movwls r9, #16904 @ 0x4208 │ │ │ │ - movwmi pc, #13252 @ 0x33c4 @ │ │ │ │ + blx 0xf6d4e2 │ │ │ │ + svclt 0x0025f7fc │ │ │ │ + smlabtcs r3, r4, r3, pc @ │ │ │ │ + andls r9, r9, #402653184 @ 0x18000000 │ │ │ │ + @ instruction: 0xf0042301 │ │ │ │ + movwls r0, #16911 @ 0x420f │ │ │ │ + vaddw.u8 , q2, d8 │ │ │ │ + andls r4, r7, #201326592 @ 0xc000000 │ │ │ │ @ instruction: 0xf4149305 │ │ │ │ @ instruction: 0xf47c4370 │ │ │ │ - stmdbge r4, {r0, r2, r5, r6, r9, sl, fp, sp, pc} │ │ │ │ + stmdbge r4, {r0, r5, r6, r9, sl, fp, sp, pc} │ │ │ │ vmax.s8 d20, d3, d24 │ │ │ │ vrshr.s64 , , #64 │ │ │ │ movwls r0, #522 @ 0x20a │ │ │ │ - @ instruction: 0xf8caf7f8 │ │ │ │ - svclt 0x000ef7fc │ │ │ │ + @ instruction: 0xf8c6f7f8 │ │ │ │ + svclt 0x0009f7fc │ │ │ │ svcmi 0x0050f413 │ │ │ │ movwcs fp, #61208 @ 0xef18 │ │ │ │ - svcge 0x0046f47f │ │ │ │ - mcrlt 7, 6, pc, cr13, cr13, {7} @ │ │ │ │ - movweq pc, #61444 @ 0xf004 @ │ │ │ │ - andcc pc, r3, #196, 6 @ 0x10000003 │ │ │ │ - @ instruction: 0xf4149306 │ │ │ │ - @ instruction: 0xf3c46f70 │ │ │ │ - andls r4, r4, #201326592 @ 0xc000000 │ │ │ │ - @ instruction: 0xf47c9305 │ │ │ │ - movwcs sl, #7749 @ 0x1e45 │ │ │ │ + svcge 0x0047f47f │ │ │ │ + mcrlt 7, 6, pc, cr9, cr13, {7} @ │ │ │ │ + movwmi pc, #13252 @ 0x33c4 @ │ │ │ │ + andeq pc, pc, #4 │ │ │ │ + svcvs 0x0070f414 │ │ │ │ + andcc lr, r5, #3358720 @ 0x334000 │ │ │ │ + movwcc pc, #13252 @ 0x33c4 @ │ │ │ │ + @ instruction: 0xf47c9304 │ │ │ │ + movwcs sl, #7745 @ 0x1e41 │ │ │ │ ldrmi sl, [sl], -r4, lsl #18 │ │ │ │ @ instruction: 0xf7f64628 │ │ │ │ - @ instruction: 0xf7fcfc53 │ │ │ │ - @ instruction: 0x4621bef2 │ │ │ │ + @ instruction: 0xf7fcfc4f │ │ │ │ + strtmi fp, [r1], -sp, ror #29 │ │ │ │ @ instruction: 0xf7f4a804 │ │ │ │ - stmdbge r4, {r0, r2, r4, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdbge r4, {r0, r2, r3, r4, r5, r6, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ rsceq r4, r4, #40, 12 @ 0x2800000 │ │ │ │ @ instruction: 0xf7f8d418 │ │ │ │ - @ instruction: 0xf7fcfbeb │ │ │ │ - blcs 0xdf100 │ │ │ │ - bge 0x1aec760 │ │ │ │ - str r2, [r5, #1025] @ 0x401 │ │ │ │ + @ instruction: 0xf7fcfbe7 │ │ │ │ + blcs 0xdf110 │ │ │ │ + bge 0x1a6c784 │ │ │ │ + str r2, [sl, #1025] @ 0x401 │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ - mcr2 7, 4, pc, cr4, cr4, {7} @ │ │ │ │ + mcr2 7, 3, pc, cr12, cr4, {7} @ │ │ │ │ strtmi sl, [r8], -r4, lsl #18 │ │ │ │ strle r0, [r3], #-742 @ 0xfffffd1a │ │ │ │ - ldc2 7, cr15, [lr, #996] @ 0x3e4 │ │ │ │ - mrclt 7, 6, APSR_nzcv, cr5, cr12, {7} │ │ │ │ - blx 0xfe7ed570 │ │ │ │ + ldc2 7, cr15, [sl, #996] @ 0x3e4 │ │ │ │ mrclt 7, 6, APSR_nzcv, cr0, cr12, {7} │ │ │ │ - blx 0xaed57a │ │ │ │ - mcrlt 7, 6, pc, cr12, cr12, {7} @ │ │ │ │ + blx 0xfe6ed594 │ │ │ │ + mcrlt 7, 6, pc, cr11, cr12, {7} @ │ │ │ │ + blx 0x9ed59e │ │ │ │ + mcrlt 7, 6, pc, cr7, cr12, {7} @ │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ - mcr2 7, 0, pc, cr0, cr4, {7} @ │ │ │ │ + stc2l 7, cr15, [sl, #976]! @ 0x3d0 │ │ │ │ ldrmi r2, [sl], -r0, lsl #6 │ │ │ │ strtmi sl, [r8], -r4, lsl #18 │ │ │ │ - mcr2 7, 1, pc, cr4, cr7, {7} @ │ │ │ │ - mcrlt 7, 6, pc, cr0, cr12, {7} @ │ │ │ │ + mcr2 7, 1, pc, cr0, cr7, {7} @ │ │ │ │ + mrclt 7, 5, APSR_nzcv, cr11, cr12, {7} │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b8f8cc │ │ │ │ addlt r4, ip, r0, lsr #23 │ │ │ │ strmi r6, [r4], -r5, lsl #17 │ │ │ │ ldmdavs fp, {r0, r1, r2, r3, r9, sl, lr} │ │ │ │ @ instruction: 0xf04f930b │ │ │ │ @ instruction: 0xf7f40300 │ │ │ │ - stmdacs r0, {r0, r1, r3, r6, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r2, r3, r4, r5, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ addhi pc, r9, r0, asr #32 │ │ │ │ movweq pc, #12309 @ 0x3015 @ │ │ │ │ @ instruction: 0xd14a4698 │ │ │ │ stcne 8, cr6, [lr, #-652]! @ 0xfffffd74 │ │ │ │ svcne 0x0001f113 │ │ │ │ addshi pc, r5, r0, lsl #4 │ │ │ │ ldrdcc pc, [r4], r4 │ │ │ │ eorspl pc, r6, r7, lsl #10 │ │ │ │ strtmi r4, [r1], -sl, lsr #12 │ │ │ │ strvs r3, [r5, #2816]! @ 0xb00 │ │ │ │ movwcs fp, #7960 @ 0x1f18 │ │ │ │ tsteq fp, r0, lsr r0 │ │ │ │ - @ instruction: 0xff7cf7c6 │ │ │ │ + @ instruction: 0xff6af7c6 │ │ │ │ @ instruction: 0xf8d44605 │ │ │ │ @ instruction: 0x666500d0 │ │ │ │ vaddl.u8 q11, d16, d22 │ │ │ │ stmdbcs r0, {r6, r7, r8, ip} │ │ │ │ addhi pc, r4, r0, asr #32 │ │ │ │ smlalcc pc, r9, r4, r8 @ │ │ │ │ @ instruction: 0xf0402b00 │ │ │ │ svceq 0x00298087 │ │ │ │ rsble r2, r1, pc, lsl #18 │ │ │ │ andle r2, r2, lr, lsl #18 │ │ │ │ @ instruction: 0xf7f84620 │ │ │ │ - strtmi pc, [r9], -r3, ror #30 │ │ │ │ + qsaxmi pc, r9, pc @ │ │ │ │ @ instruction: 0xf7fc4620 │ │ │ │ - ldmdblt r8, {r0, r1, r2, r3, r4, r5, r6, r8, sl, fp, ip, sp, lr, pc}^ │ │ │ │ + ldmdblt r8, {r0, r1, r3, r4, r5, r6, r8, sl, fp, ip, sp, lr, pc}^ │ │ │ │ strtmi r4, [r0], -r9, lsr #12 │ │ │ │ - stc2 0, cr15, [r0, #204]! @ 0xcc │ │ │ │ + ldc2l 0, cr15, [r2, #-204] @ 0xffffff34 │ │ │ │ @ instruction: 0x4601b930 │ │ │ │ movwvc pc, #79 @ 0x4f @ │ │ │ │ strtmi r2, [r0], -r1, lsl #4 │ │ │ │ - @ instruction: 0xff0af7f9 │ │ │ │ + @ instruction: 0xff06f7f9 │ │ │ │ orrslt r6, fp, #2608 @ 0xa30 │ │ │ │ - blcs 0x1099f4 │ │ │ │ + blcs 0x109a18 │ │ │ │ stclvs 8, cr13, [r5, #192]! @ 0xc0 │ │ │ │ addsmi r6, r5, #34, 30 @ 0x88 │ │ │ │ cdpvs 1, 14, cr13, cr0, cr11, {3} │ │ │ │ - cdp2 7, 0, cr15, cr14, cr5, {5} │ │ │ │ + ldc2l 7, cr15, [ip, #660]! @ 0x294 │ │ │ │ strtvs r2, [r3], r0, lsl #6 │ │ │ │ stmdbvs r3!, {r1, r2, r5, sp, lr, pc} │ │ │ │ @ instruction: 0xf0402b01 │ │ │ │ @ instruction: 0xf642819e │ │ │ │ vsubw.s8 , q8, d20 │ │ │ │ mulls r3, r7, r3 │ │ │ │ strcc r4, [r3, #-1576] @ 0xfffff9d8 │ │ │ │ @ instruction: 0xf7a1681e │ │ │ │ - stmdbmi ip!, {r0, r1, r3, r4, r5, r8, r9, fp, ip, sp, lr, pc}^ │ │ │ │ + stmdbmi ip!, {r0, r3, r5, r8, r9, fp, ip, sp, lr, pc}^ │ │ │ │ svccc 0x0070ee1d │ │ │ │ @ instruction: 0xf0259a03 │ │ │ │ ldrbtmi r0, [r9], #-1283 @ 0xfffffafd │ │ │ │ ldmdapl fp, {r0, r3, fp, sp, lr}^ │ │ │ │ andls r4, r0, r8, lsl r4 │ │ │ │ eorseq pc, ip, ip, asr #12 │ │ │ │ addseq pc, r1, r0, asr #5 │ │ │ │ @ instruction: 0xf5004433 │ │ │ │ @ instruction: 0xf8d06158 │ │ │ │ @ instruction: 0xf7a10d80 │ │ │ │ - movwcs pc, #11803 @ 0x2e1b @ │ │ │ │ + movwcs pc, #11785 @ 0x2e09 @ │ │ │ │ movwpl lr, #10692 @ 0x29c4 │ │ │ │ ldmdavs sl, {r1, r2, r3, r4, r6, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, fp, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ msrhi SPSR_c, r0, asr #32 │ │ │ │ andcs fp, r0, ip │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @@ -163048,63 +163057,63 @@ │ │ │ │ strcc r8, [r4, #-496] @ 0xfffffe10 │ │ │ │ strb r6, [r9, r5, lsr #1]! │ │ │ │ smlalbtcc pc, r0, r0, r3 @ │ │ │ │ eorsle r2, r7, r0, lsl #18 │ │ │ │ movwcc lr, #22989 @ 0x59cd │ │ │ │ movwcc lr, #31181 @ 0x79cd │ │ │ │ movwcc lr, #39373 @ 0x99cd │ │ │ │ - blcc 0x1eb30bc │ │ │ │ + blcc 0x1eb30e0 │ │ │ │ stmdale r3, {r0, r2, r8, r9, fp, sp}^ │ │ │ │ @ instruction: 0xf003e8df │ │ │ │ @ instruction: 0x81d6429c │ │ │ │ andcs r3, r9, pc, asr r3 │ │ │ │ - blx 0xfe46d706 │ │ │ │ + blx 0xfe36d72a │ │ │ │ stmib r4, {r1, r8, r9, sp}^ │ │ │ │ strb r6, [pc, r2, lsl #6] │ │ │ │ movwvc pc, #79 @ 0x4f @ │ │ │ │ @ instruction: 0x46412212 │ │ │ │ @ instruction: 0xf7f94620 │ │ │ │ - @ instruction: 0xe791fe9d │ │ │ │ + @ instruction: 0xe791fe99 │ │ │ │ msrpl SPSR_f, #79 @ 0x4f │ │ │ │ strtmi r2, [r0], -r1, lsl #4 │ │ │ │ - mrc2 7, 4, pc, cr6, cr9, {7} │ │ │ │ + mrc2 7, 4, pc, cr2, cr9, {7} │ │ │ │ @ instruction: 0xf649e78a │ │ │ │ vsra.s64 , q10, #64 │ │ │ │ - blne 0x15f7db0 │ │ │ │ + blne 0x15f7dd4 │ │ │ │ strtmi r4, [sl], -r0, lsr #12 │ │ │ │ @ instruction: 0xf7f26bc9 │ │ │ │ - stcvs 12, cr15, [r3, #788]! @ 0x314 │ │ │ │ + stcvs 12, cr15, [r3, #716]! @ 0x2cc │ │ │ │ strbvs r4, [r3, #1067]! @ 0x42b │ │ │ │ @ instruction: 0xf015e785 │ │ │ │ tstle r7, pc, lsl r1 │ │ │ │ ldrle r0, [r5, #-1922] @ 0xfffff87e │ │ │ │ movwvc pc, #79 @ 0x4f @ │ │ │ │ strtmi r2, [r0], -r1, lsl #4 │ │ │ │ - mrc2 7, 3, pc, cr12, cr9, {7} │ │ │ │ + mrc2 7, 3, pc, cr8, cr9, {7} │ │ │ │ vaba.u8 q15, , q8 │ │ │ │ vmov.i32 d16, #55040 @ 0x0000d700 │ │ │ │ stmdbge r5, {r8, r9, sp, lr} │ │ │ │ - b 0x118100c │ │ │ │ + b 0x1181030 │ │ │ │ subseq r0, fp, r2, asr #6 │ │ │ │ @ instruction: 0xf7f59305 │ │ │ │ - stmdacs r0, {r0, r2, r5, r7, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r5, r7, fp, ip, sp, lr, pc} │ │ │ │ svcge 0x0062f47f │ │ │ │ strtmi r4, [r0], -r9, lsr #12 │ │ │ │ - @ instruction: 0xf87ef033 │ │ │ │ + @ instruction: 0xf830f033 │ │ │ │ @ instruction: 0xf47f2800 │ │ │ │ qsaxmi sl, r9, fp │ │ │ │ @ instruction: 0xf0274620 │ │ │ │ - stmdacs r0, {r0, r1, r3, r5, r6, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r1, r2, r3, r4, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ svcge 0x0054f47f │ │ │ │ strtmi r4, [r0], -r9, lsr #12 │ │ │ │ - @ instruction: 0xf8f6f02d │ │ │ │ + @ instruction: 0xf8aaf02d │ │ │ │ @ instruction: 0xf47f2800 │ │ │ │ strtmi sl, [r9], -sp, asr #30 │ │ │ │ @ instruction: 0xf02d4620 │ │ │ │ - stmdacs r0, {r0, r1, r2, r4, r5, r6, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r3, r5, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ svcge 0x0046f47f │ │ │ │ @ instruction: 0xf64fe73d │ │ │ │ vqdmlal.s , d16, d0[4] │ │ │ │ vst2.16 {d16-d19}, [pc :64], r0 │ │ │ │ vsubl.s8 q11, d0, d16 │ │ │ │ eormi r0, fp, r0, lsl r2 │ │ │ │ umlalsle r4, ip, r3, r2 │ │ │ │ @@ -163114,40 +163123,40 @@ │ │ │ │ cmnpcs r0, #83886080 @ p-variant is OBSOLETE @ 0x5000000 │ │ │ │ svccs 0x0050f5b3 │ │ │ │ streq sp, [r3, ip, asr #3] │ │ │ │ vmls.f , , d2[2] │ │ │ │ @ instruction: 0xf3c55340 │ │ │ │ @ instruction: 0xf00552c1 │ │ │ │ @ instruction: 0x4620011f │ │ │ │ - @ instruction: 0xff14f7f9 │ │ │ │ + @ instruction: 0xff10f7f9 │ │ │ │ tstcs r0, #8912896 @ 0x880000 │ │ │ │ cmnpne r0, #192, 4 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf1b3402b │ │ │ │ rsbsle r7, sl, r8, lsl #31 │ │ │ │ addhi pc, r3, r0, lsl #4 │ │ │ │ svcne 0x0080f5b3 │ │ │ │ @ instruction: 0xf5b3d07b │ │ │ │ @ instruction: 0xd1b10fa0 │ │ │ │ cmnpmi r0, #83886080 @ p-variant is OBSOLETE @ 0x5000000 │ │ │ │ svcmi 0x0070f5b3 │ │ │ │ streq sp, [r0, -ip, lsr #3] │ │ │ │ str sp, [fp, -sl, lsr #11] │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ - @ instruction: 0x008608be │ │ │ │ + umulleq r0, r6, sl, r8 │ │ │ │ msrmi CPSR_, #82837504 @ 0x4f00000 │ │ │ │ mvnsne pc, #192, 4 │ │ │ │ @ instruction: 0xf1b3402b │ │ │ │ rsbsle r7, r6, r0, lsl #31 │ │ │ │ vsubl.s8 q9, d0, d0 │ │ │ │ addsmi r1, r3, #268435456 @ 0x10000000 │ │ │ │ vand d29, d16, d8 │ │ │ │ vrsra.s64 , , #64 │ │ │ │ - b 0x5f04ac │ │ │ │ + b 0x5f04d0 │ │ │ │ orrsle r0, r1, r3, lsl #4 │ │ │ │ - strle r0, [pc, #1920] @ 0xafffc │ │ │ │ + strle r0, [pc, #1920] @ 0xb0020 │ │ │ │ ldrdcc pc, [r8], r4 │ │ │ │ strbcs pc, [r0, #-965] @ 0xfffffc3b @ │ │ │ │ tstpeq r0, r3, lsr #3 @ p-variant is OBSOLETE │ │ │ │ cmpmi fp, fp, asr #4 │ │ │ │ @ instruction: 0xf43f429d │ │ │ │ ldmdbmi r2, {r0, r1, r2, r5, r6, r7, r9, sl, fp, sp, pc}^ │ │ │ │ svceq 0x0070ee1d │ │ │ │ @@ -163156,15 +163165,15 @@ │ │ │ │ stmdavs r9, {r0, r3, r4, r5, r6, sl, lr} │ │ │ │ stmdapl r1, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ eorseq pc, ip, ip, asr #12 │ │ │ │ addseq pc, r1, r0, asr #5 │ │ │ │ @ instruction: 0xf600440b │ │ │ │ @ instruction: 0xf8d06104 │ │ │ │ @ instruction: 0xf7a10e04 │ │ │ │ - movwcs pc, #19721 @ 0x4d09 @ │ │ │ │ + movwcs pc, #19703 @ 0x4cf7 @ │ │ │ │ strb r6, [sp], r3, ror #1 │ │ │ │ @ instruction: 0x73b8f005 │ │ │ │ svcvc 0x0088f1b3 │ │ │ │ stmible sp!, {r0, r1, r2, r5, ip, lr, pc} │ │ │ │ svcvc 0x00a8f1b3 │ │ │ │ @ instruction: 0xf1b3d031 │ │ │ │ @ instruction: 0xf47f7fb8 │ │ │ │ @@ -163179,28 +163188,28 @@ │ │ │ │ addsmi r0, r3, #-268435456 @ 0xf0000000 │ │ │ │ vhadd.s8 , , │ │ │ │ vmlal.s q8, d0, d0[0] │ │ │ │ addsmi r0, r3, #-268435456 @ 0xf0000000 │ │ │ │ svcge 0x0046f47f │ │ │ │ @ instruction: 0xf57f0703 │ │ │ │ eorscs sl, pc, r3, asr #30 │ │ │ │ - ldc2l 7, cr15, [r4], #660 @ 0x294 │ │ │ │ + stc2l 7, cr15, [r2], #660 @ 0x294 │ │ │ │ vst1.32 {d14-d16}, [r5 :128], r0 │ │ │ │ @ instruction: 0xf5b34370 │ │ │ │ @ instruction: 0xf47f4f70 │ │ │ │ strbeq sl, [r1, #-3897] @ 0xfffff0c7 │ │ │ │ svcge 0x0036f57f │ │ │ │ @ instruction: 0xf1b3e696 │ │ │ │ @ instruction: 0xf47f7fa8 │ │ │ │ @ instruction: 0xf405af31 │ │ │ │ @ instruction: 0xf5b34370 │ │ │ │ @ instruction: 0xf47f4f70 │ │ │ │ stmdbcs r0, {r0, r1, r3, r5, r8, r9, sl, fp, sp, pc} │ │ │ │ svcge 0x0028f43f │ │ │ │ - streq lr, [pc, #1672]! @ 0xaffd8 │ │ │ │ + streq lr, [pc, #1672]! @ 0xafffc │ │ │ │ svcge 0x0024f53f │ │ │ │ @ instruction: 0xf53f0786 │ │ │ │ ldr sl, [pc, -r3, lsl #29] │ │ │ │ rsbeq pc, r0, #-268435452 @ 0xf0000004 │ │ │ │ andeq pc, pc, #192, 4 │ │ │ │ mlale r8, r3, r2, r4 │ │ │ │ rsbseq pc, r0, #-268435452 @ 0xf0000004 │ │ │ │ @@ -163208,1382 +163217,1376 @@ │ │ │ │ @ instruction: 0xf47f4293 │ │ │ │ @ instruction: 0x072eaf13 │ │ │ │ svcge 0x0010f47f │ │ │ │ @ instruction: 0xf8d36d23 │ │ │ │ @ instruction: 0xf4133110 │ │ │ │ @ instruction: 0xf43f4f70 │ │ │ │ eorscs sl, pc, r9, lsl #30 │ │ │ │ - ldc2 7, cr15, [sl], #660 @ 0x294 │ │ │ │ + stc2 7, cr15, [r8], #660 @ 0x294 │ │ │ │ andcs r6, r1, #2608 @ 0xa30 │ │ │ │ - blcs 0xc7d20 │ │ │ │ + blcs 0xc7d44 │ │ │ │ mcrge 4, 3, pc, cr7, cr15, {3} @ │ │ │ │ vmin.s8 d14, d22, d6 │ │ │ │ - @ instruction: 0xf005fa2b │ │ │ │ - blcs 0x4705e4 │ │ │ │ + @ instruction: 0xf005f9d9 │ │ │ │ + blcs 0x470608 │ │ │ │ mrcge 4, 7, APSR_nzcv, cr8, cr15, {3} │ │ │ │ @ instruction: 0xf7f44620 │ │ │ │ - stmdacs r0, {r0, r1, r3, r5, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r3, r4, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ mrcge 4, 7, APSR_nzcv, cr2, cr15, {1} │ │ │ │ smlsdeq r7, r2, r6, lr │ │ │ │ mcrge 5, 7, pc, cr14, cr15, {3} @ │ │ │ │ vabd.s8 q15, , q11 │ │ │ │ - vsra.s64 d21, d8, #64 │ │ │ │ + vorr.i32 d21, #8 @ 0x00000008 │ │ │ │ vrhadd.s8 d16, d15, d29 │ │ │ │ - vmla.i d21, d16, d0[2] │ │ │ │ - blmi 0x16fa88 │ │ │ │ + vmla.i d21, d0, d0[2] │ │ │ │ + blmi 0x16faac │ │ │ │ rsbsne pc, r8, #68157440 @ 0x4100000 │ │ │ │ - @ instruction: 0xf8c0f1d1 │ │ │ │ - addeq r0, r6, r4, asr #13 │ │ │ │ - eorseq fp, r3, r4, lsr sp │ │ │ │ + @ instruction: 0xf86ef1d1 │ │ │ │ + addeq r0, r6, r0, lsr #13 │ │ │ │ + ldrhteq fp, [r3], -r4 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a8f8cc │ │ │ │ @ instruction: 0xb08f4bba │ │ │ │ strmi r2, [ip], -r0, lsl #10 │ │ │ │ eorcs r4, r0, #128, 12 @ 0x8000000 │ │ │ │ stmdage r4, {r0, r3, r5, r9, sl, lr} │ │ │ │ movwls r6, #55323 @ 0xd81b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ - mcr 1, 3, pc, cr2, cr4, {7} @ │ │ │ │ + mrc 1, 0, APSR_nzcv, cr0, cr4, {7} │ │ │ │ strtmi r0, [lr], -r3, ror #29 │ │ │ │ - blcs 0x8412d4 │ │ │ │ - blcs 0x8a3a94 │ │ │ │ - blcs 0x823a68 │ │ │ │ + blcs 0x8412f8 │ │ │ │ + blcs 0x8a3ab8 │ │ │ │ + blcs 0x823a8c │ │ │ │ andcs sp, r0, r6, asr #32 │ │ │ │ ldmdavs sl, {r1, r2, r3, r5, r7, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, sp, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ - ldrbhi pc, [sl, #67]! @ 0x43 @ │ │ │ │ + ldrbhi pc, [r0, #67]! @ 0x43 @ │ │ │ │ tstcs r0, pc │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ mvnshi lr, #12386304 @ 0xbd0000 │ │ │ │ andvs pc, r2, #196, 6 @ 0x10000003 │ │ │ │ stmiale sl!, {r0, r1, r9, fp, sp}^ │ │ │ │ @ instruction: 0xf012e8df │ │ │ │ strdeq r0, [r3], #6 │ │ │ │ mlseq r3, r7, r0, r0 │ │ │ │ - ldrtle r0, [pc], #-1056 @ 0xafa5c │ │ │ │ + ldrtle r0, [pc], #-1057 @ 0xafa80 │ │ │ │ addpl pc, r3, #196, 6 @ 0x10000003 │ │ │ │ stmibpl r3, {r2, r6, r7, r8, r9, ip, sp, lr, pc} │ │ │ │ ldmle ip, {r0, r1, r2, r3, r9, fp, sp}^ │ │ │ │ @ instruction: 0xf853a301 │ │ │ │ svclt 0x0000f022 │ │ │ │ - andeq r0, fp, sp, lsl #3 │ │ │ │ - andeq r0, fp, r3, asr r1 │ │ │ │ - andeq r0, fp, r3, lsl r1 │ │ │ │ - andeq pc, sl, pc, lsl sl @ │ │ │ │ - strheq r0, [fp], -r5 │ │ │ │ - andeq r0, fp, r3, ror r0 │ │ │ │ - andeq r0, fp, r5, asr #32 │ │ │ │ - andeq r0, fp, r5, asr r2 │ │ │ │ - andeq r0, fp, sp, ror #3 │ │ │ │ - andeq r0, fp, r7, lsl r0 │ │ │ │ - andeq pc, sl, pc, asr #31 │ │ │ │ - andeq r0, fp, sp, asr #3 │ │ │ │ - andeq pc, sl, pc, lsr pc @ │ │ │ │ - strdeq pc, [sl], -sp │ │ │ │ - andeq pc, sl, r7, lsr #29 │ │ │ │ - muleq sl, r5, pc @ │ │ │ │ + muleq fp, sp, r1 │ │ │ │ + andeq r0, fp, r7, ror #2 │ │ │ │ + andeq r0, fp, fp, lsr #2 │ │ │ │ + andeq pc, sl, r3, asr #20 │ │ │ │ + ldrdeq r0, [fp], -r1 │ │ │ │ + muleq fp, r3, r0 │ │ │ │ + andeq r0, fp, r9, rrx │ │ │ │ + andeq r0, fp, r1, ror #4 │ │ │ │ + strdeq r0, [fp], -r9 │ │ │ │ + andeq r0, fp, fp, lsr r0 │ │ │ │ + strdeq pc, [sl], -r3 │ │ │ │ + ldrdeq r0, [fp], -r9 │ │ │ │ + andeq pc, sl, r3, ror #30 │ │ │ │ + andeq pc, sl, r1, lsr #30 │ │ │ │ + andeq pc, sl, fp, asr #29 │ │ │ │ + @ instruction: 0x000affb9 │ │ │ │ movwvs pc, #9156 @ 0x23c4 @ │ │ │ │ ldmle r4!, {r1, r2, r8, r9, fp, sp} │ │ │ │ @ instruction: 0xf852a201 │ │ │ │ svclt 0x0000f023 │ │ │ │ - andeq pc, sl, r3, asr ip @ │ │ │ │ - muleq sl, r5, ip │ │ │ │ - andeq pc, sl, r1, ror #25 │ │ │ │ - andeq pc, sl, sp, lsl #26 │ │ │ │ - andeq pc, sl, r7, lsl #27 │ │ │ │ - andeq pc, sl, pc, lsl sl @ │ │ │ │ - @ instruction: 0x000afdbf │ │ │ │ + andeq pc, sl, r7, ror ip @ │ │ │ │ + @ instruction: 0x000afcb9 │ │ │ │ + andeq pc, sl, r5, lsl #26 │ │ │ │ + andeq pc, sl, r1, lsr sp @ │ │ │ │ + andeq pc, sl, fp, lsr #27 │ │ │ │ + andeq pc, sl, r3, asr #20 │ │ │ │ + andeq pc, sl, r3, ror #27 │ │ │ │ movmi pc, #4, 8 @ 0x4000000 │ │ │ │ svcmi 0x0080f5b3 │ │ │ │ - ldrhi pc, [fp, -r0] │ │ │ │ + strhi pc, [lr, -r0] │ │ │ │ orrhi pc, fp, r0, lsl #4 │ │ │ │ @ instruction: 0xf0002b00 │ │ │ │ - @ instruction: 0x4621875e │ │ │ │ + @ instruction: 0x46218751 │ │ │ │ @ instruction: 0xf7f4a804 │ │ │ │ - @ instruction: 0xf898fb11 │ │ │ │ - blls 0x1b3e64 │ │ │ │ + @ instruction: 0xf898faff │ │ │ │ + blls 0x1b3e88 │ │ │ │ stmdbcs r0, {r6, r9, sl, lr} │ │ │ │ svclt 0x000c462a │ │ │ │ tstcs r4, r8, lsl #2 │ │ │ │ @ instruction: 0xf7f44419 │ │ │ │ - andcs pc, r1, r9, lsl #29 │ │ │ │ + andcs pc, r1, r5, lsl #29 │ │ │ │ @ instruction: 0xf004e786 │ │ │ │ @ instruction: 0xf5b313f0 │ │ │ │ @ instruction: 0xf0000fe0 │ │ │ │ - vqrshl.s8 q4, , q8 │ │ │ │ - @ instruction: 0xf5b38690 │ │ │ │ + vrshl.s8 q4, q13, q8 │ │ │ │ + @ instruction: 0xf5b38683 │ │ │ │ @ instruction: 0xf0021f40 │ │ │ │ - vqrshl.s8 d8, d4, d0 │ │ │ │ - eorcs r8, r0, #240, 14 @ 0x3c00000 │ │ │ │ + vqshl.s8 q4, q12, q8 │ │ │ │ + eorcs r8, r0, #59506688 @ 0x38c0000 │ │ │ │ andseq pc, r0, #192, 4 │ │ │ │ @ instruction: 0xf0024293 │ │ │ │ - vcgt.s8 d8, d1, d16 │ │ │ │ - @ instruction: 0xf5b38315 │ │ │ │ + vcgt.s8 d8, d1, d4 │ │ │ │ + @ instruction: 0xf5b38309 │ │ │ │ @ instruction: 0xf0021f80 │ │ │ │ - vqshl.s8 q4, , q9 │ │ │ │ - blcs 0xd0580 │ │ │ │ - rscshi pc, sl, #2 │ │ │ │ + vqshl.s8 d8, d31, d18 │ │ │ │ + blcs 0xd0534 │ │ │ │ + sbcshi pc, lr, #2 │ │ │ │ @ instruction: 0xf47f2b10 │ │ │ │ stmdbge r4, {r2, r5, r6, r8, r9, sl, fp, sp, pc} │ │ │ │ vmlsl.u q10, d4, d0[0] │ │ │ │ vsubw.u8 q9, q2, d3 │ │ │ │ movwls r4, #16899 @ 0x4203 │ │ │ │ movweq pc, #61444 @ 0xf004 @ │ │ │ │ vabal.u8 , d4, d8 │ │ │ │ stmib sp, {r0, r1, sl, ip, sp}^ │ │ │ │ strls r2, [r7], #-773 @ 0xfffffcfb │ │ │ │ - blx 0x1bedb56 │ │ │ │ + blx 0x1aedb7a │ │ │ │ vaba.s8 q15, , q1 │ │ │ │ vqdmlal.s q8, d16, d0[0] │ │ │ │ eormi r0, r3, r0, lsl #7 │ │ │ │ cmnpmi r0, pc, asr #8 @ p-variant is OBSOLETE │ │ │ │ orreq pc, r0, r0, asr #5 │ │ │ │ @ instruction: 0xf000428b │ │ │ │ - vcgt.s8 d8, d16, d0 │ │ │ │ - @ instruction: 0xf5b38689 │ │ │ │ + vcge.s8 q4, q0, q9 │ │ │ │ + @ instruction: 0xf5b3867c │ │ │ │ @ instruction: 0xf0014f70 │ │ │ │ - vhadd.s8 q12, , q13 │ │ │ │ + vqadd.s8 q12, , │ │ │ │ addsmi r0, r3, #128, 4 │ │ │ │ svcge 0x003bf47f │ │ │ │ movwpl pc, #9156 @ 0x23c4 @ │ │ │ │ - stcne 3, cr15, [r1], {196} @ 0xc4 │ │ │ │ - cdpeq 0, 0, cr15, cr15, cr4, {0} │ │ │ │ - andcs pc, r3, #196, 6 @ 0x10000003 │ │ │ │ - strmi pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ + andmi pc, r3, #196, 6 @ 0x10000003 │ │ │ │ + stceq 0, cr15, [pc], {4} │ │ │ │ + smlabtcs r3, r4, r3, pc @ │ │ │ │ + strne pc, [r1], #-964 @ 0xfffffc3c │ │ │ │ @ instruction: 0xf63f2b05 │ │ │ │ ldm pc, {r1, r2, r3, r5, r8, r9, sl, fp, sp, pc}^ @ │ │ │ │ - @ instruction: 0x062af013 │ │ │ │ - ldrbeq r0, [sl, #1558]! @ 0x616 │ │ │ │ - strbeq r0, [sl, #1502] @ 0x5de │ │ │ │ - vsli.64 d16, d22, #4 │ │ │ │ - blcs 0x1047e4 │ │ │ │ + @ instruction: 0x061df013 │ │ │ │ + strbeq r0, [sp, #1545]! @ 0x609 │ │ │ │ + ldreq r0, [sp, #1489]! @ 0x5d1 │ │ │ │ + vabal.u8 q8, d20, d25 │ │ │ │ + blcs 0x104808 │ │ │ │ teqphi r6, r0 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf47f2b03 │ │ │ │ @ instruction: 0xf404af1e │ │ │ │ @ instruction: 0xf5b32370 │ │ │ │ @ instruction: 0xf0012f70 │ │ │ │ - @ instruction: 0xf41481ca │ │ │ │ + @ instruction: 0xf41481be │ │ │ │ @ instruction: 0xf0010200 │ │ │ │ - vst1.8 {d8-d11}, [r4 :64], sl │ │ │ │ + vst1.8 {d8-d11}, [r4], lr │ │ │ │ @ instruction: 0xf5b34370 │ │ │ │ addle r4, r6, r0, ror pc │ │ │ │ ldrdcc pc, [ip], r8 │ │ │ │ - strcc pc, [r3, #-964] @ 0xfffffc3c │ │ │ │ + andeq pc, fp, #196, 6 @ 0x10000003 │ │ │ │ + andls r4, r9, #64, 12 @ 0x4000000 │ │ │ │ + tstpeq pc, #3 @ p-variant is OBSOLETE │ │ │ │ andmi pc, r3, #196, 6 @ 0x10000003 │ │ │ │ - @ instruction: 0xf0034640 │ │ │ │ - vorr.i32 d16, #52992 @ 0x0000cf00 │ │ │ │ - blcs 0x5f0c48 │ │ │ │ - vshl.s8 d9, d9, d4 │ │ │ │ - andls r8, r7, #1073741824 @ 0x40000000 │ │ │ │ + vorr.i16 d18, #50432 @ 0xc500 │ │ │ │ + vshl.s8 d3, d3, d4 │ │ │ │ + andls r8, r7, #-1073741824 @ 0xc0000000 │ │ │ │ andcs sl, r9, #4, 18 @ 0x10000 │ │ │ │ - strls r2, [r8, #-1025] @ 0xfffffbff │ │ │ │ - strls r2, [r6], #-1280 @ 0xfffffb00 │ │ │ │ + strls r2, [r8], #-1280 @ 0xfffffb00 │ │ │ │ + strls r2, [r6], #-1025 @ 0xfffffbff │ │ │ │ stmib sp, {r0, sl, sp}^ │ │ │ │ @ instruction: 0xf7f84504 │ │ │ │ - @ instruction: 0xe76afe9f │ │ │ │ + @ instruction: 0xe76afe9b │ │ │ │ movwpl pc, #9156 @ 0x23c4 @ │ │ │ │ @ instruction: 0xf63f2b05 │ │ │ │ ldm pc, {r1, r2, r3, r5, r6, r7, r9, sl, fp, sp, pc}^ @ │ │ │ │ - cmppeq r3, #19 @ p-variant is OBSOLETE │ │ │ │ - orreq r0, r0, #-1275068414 @ 0xb4000002 │ │ │ │ - bicseq r0, lr, #184549376 @ 0xb000000 │ │ │ │ - vst3.8 {d0-d2}, [r4 :256], sl │ │ │ │ + movteq pc, #24595 @ 0x6013 @ │ │ │ │ + cmneq r3, #160, 6 @ 0x80000002 │ │ │ │ + bicseq r0, r1, #-134217725 @ 0xf8000003 │ │ │ │ + vst3.8 {d0-d2}, [r4 :128]! │ │ │ │ @ instruction: 0xf5b202a0 │ │ │ │ @ instruction: 0xf0010f80 │ │ │ │ - vqadd.s8 d8, d16, d19 │ │ │ │ - bcs 0xd1a84 │ │ │ │ - addshi pc, r1, r1 │ │ │ │ + vhadd.s8 d8, d16, d23 │ │ │ │ + bcs 0xd1a74 │ │ │ │ + addhi pc, r5, r1 │ │ │ │ eoreq fp, r5, #805306378 @ 0x3000000a │ │ │ │ - strbthi pc, [r5], #-257 @ 0xfffffeff @ │ │ │ │ + ldrbhi pc, [r6], #-257 @ 0xfffffeff @ │ │ │ │ svcmi 0x0040f5b3 │ │ │ │ mrcge 4, 6, APSR_nzcv, cr3, cr15, {3} │ │ │ │ ldmdavs sl, {r3, r4, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, sp, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ - strbhi pc, [lr], #67 @ 0x43 @ │ │ │ │ + strbhi pc, [r4], #67 @ 0x43 @ │ │ │ │ andlt r4, pc, r0, asr #12 │ │ │ │ mvnsmi lr, #12386304 @ 0xbd0000 │ │ │ │ - mrclt 7, 2, APSR_nzcv, cr2, cr9, {7} │ │ │ │ + mcrlt 7, 2, pc, cr14, cr9, {7} @ │ │ │ │ moveq pc, #4, 8 @ 0x4000000 │ │ │ │ svceq 0x0080f5b3 │ │ │ │ - eorshi pc, ip, r1 │ │ │ │ - strhi pc, [r8, r0, lsl #4] │ │ │ │ + eorshi pc, r0, r1 │ │ │ │ + ldrbhi pc, [fp, -r0, lsl #4]! @ │ │ │ │ @ instruction: 0xf0012b00 │ │ │ │ - adclt r8, r3, #84 @ 0x54 │ │ │ │ - ldrble r0, [pc], #544 @ 0xafcb4 │ │ │ │ - subpl pc, r0, #196, 6 @ 0x10000003 │ │ │ │ + adclt r8, r3, #72 @ 0x48 │ │ │ │ + ldrble r0, [pc], #544 @ 0xafcd8 │ │ │ │ + andmi pc, r3, #196, 6 @ 0x10000003 │ │ │ │ vsubw.u8 , q2, d9 │ │ │ │ - tstlt sl, r3, lsl #8 │ │ │ │ - ldrbeq r4, [r9, r3, lsr #2] │ │ │ │ - cmpphi r5, #1073741824 @ p-variant is OBSOLETE @ 0x40000000 │ │ │ │ + tstlt ip, r0, asr #8 │ │ │ │ + bfieq r4, r3, #2, #24 │ │ │ │ + movthi pc, #37121 @ 0x9101 @ │ │ │ │ strbmi sl, [r0], -r4, lsl #18 │ │ │ │ - andls r2, r8, #0, 6 │ │ │ │ - andcs r9, r1, #4, 8 @ 0x4000000 │ │ │ │ + andls r2, r4, #0, 6 │ │ │ │ + andcs r9, r1, #8, 8 @ 0x8000000 │ │ │ │ stmib sp, {r0, r1, r2, r8, r9, ip, pc}^ │ │ │ │ @ instruction: 0xf7fa3205 │ │ │ │ - @ instruction: 0xe718fbd5 │ │ │ │ + @ instruction: 0xe718fbd1 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ movtpl pc, #9156 @ 0x23c4 @ │ │ │ │ @ instruction: 0xf63f2b06 │ │ │ │ andge sl, r1, #2464 @ 0x9a0 │ │ │ │ @ instruction: 0xf023f852 │ │ │ │ - @ instruction: 0x000b06b3 │ │ │ │ - andeq r0, fp, r3, lsl r6 │ │ │ │ - andeq r0, fp, sp, asr r6 │ │ │ │ - andeq r0, fp, sp, lsl r5 │ │ │ │ - @ instruction: 0x000b05b9 │ │ │ │ - andeq pc, sl, pc, lsl sl @ │ │ │ │ - andeq r0, fp, r7, ror r5 │ │ │ │ + @ instruction: 0x000b06bd │ │ │ │ + andeq r0, fp, sp, lsl r6 │ │ │ │ + andeq r0, fp, r7, ror #12 │ │ │ │ + andeq r0, fp, r7, lsr #10 │ │ │ │ + andeq r0, fp, r3, asr #11 │ │ │ │ + andeq pc, sl, r3, asr #20 │ │ │ │ + andeq r0, fp, r1, lsl #11 │ │ │ │ movwmi pc, #1103 @ 0x44f @ │ │ │ │ mvneq pc, #192, 4 │ │ │ │ @ instruction: 0xf5b34023 │ │ │ │ @ instruction: 0xf0010fc0 │ │ │ │ - vhadd.s8 d8, d16, d17 │ │ │ │ - blcs 0xd16d8 │ │ │ │ - sbchi pc, r8, r1 │ │ │ │ + vqadd.s8 d8, d16, d5 │ │ │ │ + blcs 0xd16c8 │ │ │ │ + adcshi pc, ip, r1 │ │ │ │ svceq 0x0080f5b3 │ │ │ │ mrcge 4, 3, APSR_nzcv, cr7, cr15, {3} │ │ │ │ - cdppl 3, 0, cr15, cr0, cr4, {6} │ │ │ │ - movweq pc, #61444 @ 0xf004 @ │ │ │ │ - beq 0xfe9f8544 │ │ │ │ - @ instruction: 0xf6439307 │ │ │ │ - vqdmulh.s d16, d0, d1[0] │ │ │ │ - movwcs r0, #3082 @ 0xc0a │ │ │ │ - vsubl.u8 , d4, d0 │ │ │ │ - andls r1, r9, #268435456 @ 0x10000000 │ │ │ │ - sbceq pc, sp, #70254592 @ 0x4300000 │ │ │ │ - andeq pc, sl, #192, 4 │ │ │ │ - ldrmi sl, [lr, #2308] @ 0x904 │ │ │ │ - strbtmi fp, [r2], -r8, lsl #30 │ │ │ │ - vmlsl.u q10, d4, d0[0] │ │ │ │ - @ instruction: 0xf0051c81 │ │ │ │ - b 0x11f11e0 │ │ │ │ - srsia sp, #12 │ │ │ │ - strls lr, [r8, #-16] │ │ │ │ - strmi pc, [r3, #-964] @ 0xfffffc3c │ │ │ │ + stcpl 3, cr15, [r0], {196} @ 0xc4 │ │ │ │ + @ instruction: 0xf6430aa3 │ │ │ │ + vmls.f d16, d0, d1[0] │ │ │ │ + @ instruction: 0xf643050a │ │ │ │ + vmlal.s q8, d16, d1[3] │ │ │ │ + @ instruction: 0xf1bc020a │ │ │ │ + svclt 0x00080f00 │ │ │ │ + @ instruction: 0xf003462a │ │ │ │ + vorr.i32 d16, #52224 @ 0x0000cc00 │ │ │ │ + stmdbge r4, {r0, r7, r8, sl, ip} │ │ │ │ + strbmi r4, [r0], -fp, lsr #6 │ │ │ │ + movwcs r9, #4872 @ 0x1308 │ │ │ │ + movwcs r9, #768 @ 0x300 │ │ │ │ + strne pc, [r1, #-964] @ 0xfffffc3c │ │ │ │ + andsgt pc, r0, sp, asr #17 │ │ │ │ + vabal.u8 , d4, d9 │ │ │ │ + strls r4, [r6, #-1283] @ 0xfffffafd │ │ │ │ + streq pc, [pc, #-4] @ 0xafd9c │ │ │ │ strcs pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ - strls r9, [r5], #-1286 @ 0xfffffafa │ │ │ │ - blx 0xff6edd66 │ │ │ │ + strls r9, [r5], #-1287 @ 0xfffffaf9 │ │ │ │ + blx 0xff5edd8a │ │ │ │ vmlsl.u q15, d20, d3[0] │ │ │ │ vsubw.u8 , q2, d3 │ │ │ │ - vsubl.u8 , d4, d3 │ │ │ │ - @ instruction: 0xf0041103 │ │ │ │ - vabal.u8 q8, d4, d15 │ │ │ │ - blcs 0x1b7dac │ │ │ │ - strmi pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ - ldrbhi pc, [pc], -r0 @ │ │ │ │ + vsubl.u8 q10, d4, d3 │ │ │ │ + vaddw.u8 , q2, d3 │ │ │ │ + @ instruction: 0xf0042003 │ │ │ │ + blcs 0x1b1200 │ │ │ │ + strcc pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ + ldrbhi pc, [r2], -r0 @ │ │ │ │ @ instruction: 0xf47f2b05 │ │ │ │ stmib sp, {r1, r3, r4, r5, r9, sl, fp, sp, pc}^ │ │ │ │ stmdbge r4, {r2, r8} │ │ │ │ stmib sp, {r6, r9, sl, lr}^ │ │ │ │ - strls r5, [r8], #-518 @ 0xfffffdfa │ │ │ │ - @ instruction: 0xf908f7fc │ │ │ │ - vmvn.i32 d30, #-1073741824 @ 0xc0000000 │ │ │ │ - movwls r3, #37635 @ 0x9303 │ │ │ │ - tstpne r0, #4 @ p-variant is OBSOLETE │ │ │ │ - subne pc, r2, #196, 6 @ 0x10000003 │ │ │ │ - smlalbtpl pc, r2, r4, r3 @ │ │ │ │ - streq pc, [pc, #-4] @ 0xafdd4 │ │ │ │ - andcs pc, r3, r4, asr #7 │ │ │ │ - vorr.i16 d18, #49152 @ 0xc000 │ │ │ │ - @ instruction: 0xf0004403 │ │ │ │ - @ instruction: 0xf1b3864b │ │ │ │ + andls r5, r8, #100663296 @ 0x6000000 │ │ │ │ + @ instruction: 0xf904f7fc │ │ │ │ + @ instruction: 0xf004e630 │ │ │ │ + vorr.i32 d17, #49152 @ 0x0000c000 │ │ │ │ + vsubl.u8 , d4, d3 │ │ │ │ + vabal.u8 q10, d4, d3 │ │ │ │ + vmla.f , q2, d2[0] │ │ │ │ + andls r2, r9, #3 │ │ │ │ + @ instruction: 0xf0042b10 │ │ │ │ + vsubl.u8 q8, d4, d15 │ │ │ │ + @ instruction: 0xf0001442 │ │ │ │ + @ instruction: 0xf1b3863e │ │ │ │ @ instruction: 0xf47f1f10 │ │ │ │ stmib sp, {r1, r3, r4, r9, sl, fp, sp, pc}^ │ │ │ │ stmdbge r4, {r2, r8} │ │ │ │ stmib sp, {r6, r9, sl, lr}^ │ │ │ │ - andls r4, r8, #25165824 @ 0x1800000 │ │ │ │ - @ instruction: 0xf964f7fc │ │ │ │ + strls r5, [r8], #-518 @ 0xfffffdfa │ │ │ │ + @ instruction: 0xf960f7fc │ │ │ │ @ instruction: 0xf5b3e610 │ │ │ │ @ instruction: 0xf47f4fa0 │ │ │ │ strtmi sl, [r1], -ip, lsl #28 │ │ │ │ @ instruction: 0xf7f4a804 │ │ │ │ - @ instruction: 0xf8d8f985 │ │ │ │ + @ instruction: 0xf8d8f973 │ │ │ │ @ instruction: 0xf8d80058 │ │ │ │ @ instruction: 0xf6491008 │ │ │ │ vrsra.s64 , q10, #64 │ │ │ │ @ instruction: 0xf8982397 │ │ │ │ - bne 0x2f818c │ │ │ │ + bne 0x2f81b0 │ │ │ │ movwmi r4, #42560 @ 0xa640 │ │ │ │ - blvs 0xfe716e40 │ │ │ │ - @ instruction: 0xf95af7f2 │ │ │ │ + blvs 0xfe716e64 │ │ │ │ + @ instruction: 0xf948f7f2 │ │ │ │ smullscc pc, r9, r8, r8 @ │ │ │ │ strtmi r4, [sl], -r0, asr #12 │ │ │ │ svclt 0x000c2b00 │ │ │ │ tstcs r4, r8, lsl #2 │ │ │ │ @ instruction: 0xf7f44421 │ │ │ │ - strbt pc, [r2], -sp, ror #25 @ │ │ │ │ + strbt pc, [r2], -r9, ror #25 @ │ │ │ │ rsbscs pc, r0, #4, 8 @ 0x4000000 │ │ │ │ svccs 0x0070f5b2 │ │ │ │ - rsbshi pc, r0, r1 │ │ │ │ + rsbhi pc, r4, r1 │ │ │ │ @ instruction: 0xf1410221 │ │ │ │ - vst4.32 {d8-d11}, [r4 :256], r7 │ │ │ │ + vst4.32 {d8-d11}, [r4 :128], fp │ │ │ │ @ instruction: 0xf5b34370 │ │ │ │ tstle r4, r0, ror pc │ │ │ │ ldrsbcc pc, [r0], #136 @ 0x88 @ │ │ │ │ @ instruction: 0xf53f071a │ │ │ │ @ instruction: 0xf8d8ae50 │ │ │ │ vaddl.u8 , d20, d12 │ │ │ │ - vabal.u8 , d4, d3 │ │ │ │ - strbmi r4, [r0], -r3, lsl #4 │ │ │ │ - tstpeq pc, #3 @ p-variant is OBSOLETE │ │ │ │ - streq pc, [fp], #-964 @ 0xfffffc3c │ │ │ │ - strls r2, [r9], #-2837 @ 0xfffff4eb │ │ │ │ - strbhi pc, [sl, r3, lsl #4] @ │ │ │ │ + strbmi r0, [r0], -fp, lsl #4 │ │ │ │ + @ instruction: 0xf0039209 │ │ │ │ + vorr.i32 d16, #52992 @ 0x0000cf00 │ │ │ │ + blcs 0x6006b8 │ │ │ │ + strcc pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ + strbhi pc, [ip, r3, lsl #4] @ │ │ │ │ stmdbge r4, {r0, r1, r2, r9, ip, pc} │ │ │ │ - strcs r2, [r1], #-520 @ 0xfffffdf8 │ │ │ │ - strcs r9, [r0, #-1288] @ 0xfffffaf8 │ │ │ │ + strcs r2, [r0, #-520] @ 0xfffffdf8 │ │ │ │ + strcs r9, [r1], #-1032 @ 0xfffffbf8 │ │ │ │ strcs r9, [r1], #-1030 @ 0xfffffbfa │ │ │ │ strmi lr, [r4, #-2509] @ 0xfffff633 │ │ │ │ - stc2l 7, cr15, [r8, #-992]! @ 0xfffffc20 │ │ │ │ + stc2l 7, cr15, [r4, #-992]! @ 0xfffffc20 │ │ │ │ @ instruction: 0x2320e633 │ │ │ │ tstpmi r0, #192, 4 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf47f421c │ │ │ │ vmla.f32 d26, d23, d22 │ │ │ │ vqdmlal.s q8, d16, d0[0] │ │ │ │ eormi r0, r3, r0, lsr #6 │ │ │ │ - strcs pc, [r3, -r4, asr #7] │ │ │ │ - strmi pc, [r3], -r4, asr #7 │ │ │ │ - ldreq pc, [pc, #-4] @ 0xafec8 │ │ │ │ + strmi pc, [r3, -r4, asr #7] │ │ │ │ + strcs pc, [r3], -r4, asr #7 │ │ │ │ + ldreq pc, [pc, #-4] @ 0xafeec │ │ │ │ svcne 0x0000f5b3 │ │ │ │ - ldrbhi pc, [r1, -r1] @ │ │ │ │ + ldrhi pc, [r6, -r1]! │ │ │ │ vmlsl.u8 q8, d20, d19 │ │ │ │ @ instruction: 0xf0031281 │ │ │ │ stmdbge r4, {r2, r3, r4, r8, r9} │ │ │ │ @ instruction: 0x46404313 │ │ │ │ addvc pc, r5, #536870916 @ 0x20000004 │ │ │ │ andeq pc, sl, #192, 4 │ │ │ │ strbpl pc, [r0], #-964 @ 0xfffffc3c @ │ │ │ │ - strls r9, [r5], -r4, lsl #14 │ │ │ │ + strls r9, [r5, -r4, lsl #12] │ │ │ │ stmib sp, {r1, r2, r8, sl, ip, pc}^ │ │ │ │ @ instruction: 0xf7f53407 │ │ │ │ - ldr pc, [r1, #3565] @ 0xded │ │ │ │ + ldr pc, [r1, #3561] @ 0xde9 │ │ │ │ vsubw.s8 q9, q0, d16 │ │ │ │ - b 0x5c0bc8 │ │ │ │ + b 0x5c0bec │ │ │ │ @ instruction: 0xf0010203 │ │ │ │ - @ instruction: 0xf5b28211 │ │ │ │ + @ instruction: 0xf5b28205 │ │ │ │ @ instruction: 0xf47f1f00 │ │ │ │ - beq 0xfe99b530 │ │ │ │ + beq 0xfe99b554 │ │ │ │ andcs pc, r3, #196, 6 @ 0x10000003 │ │ │ │ andls sl, r4, #4, 18 @ 0x10000 │ │ │ │ vmlsl.u q10, d4, d0[0] │ │ │ │ @ instruction: 0xf0031281 │ │ │ │ strls r0, [r8, #-796] @ 0xfffffce4 │ │ │ │ vorr.i32 d20, #49920 @ 0x0000c300 │ │ │ │ @ instruction: 0xf0044503 │ │ │ │ strls r0, [r5, #-1055] @ 0xfffffbe1 │ │ │ │ strcc lr, [r6], #-2509 @ 0xfffff633 │ │ │ │ - @ instruction: 0xff72f7f9 │ │ │ │ + @ instruction: 0xff6ef7f9 │ │ │ │ @ instruction: 0x2320e570 │ │ │ │ tstpmi r0, #192, 4 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf47f421c │ │ │ │ vadd.f32 q13, , q13 │ │ │ │ vqdmlal.s q8, d16, d0[0] │ │ │ │ eormi r0, r3, r0, lsr #6 │ │ │ │ - strcs pc, [r3, -r4, asr #7] │ │ │ │ - strmi pc, [r3], -r4, asr #7 │ │ │ │ - ldreq pc, [pc, #-4] @ 0xaff60 │ │ │ │ + strmi pc, [r3, -r4, asr #7] │ │ │ │ + strcs pc, [r3], -r4, asr #7 │ │ │ │ + ldreq pc, [pc, #-4] @ 0xaff84 │ │ │ │ svcne 0x0000f5b3 │ │ │ │ - strhi pc, [r5, -r1]! │ │ │ │ + strhi pc, [sl, -r1] │ │ │ │ vmlsl.u8 q8, d20, d19 │ │ │ │ @ instruction: 0xf0031281 │ │ │ │ stmdbge r4, {r2, r3, r4, r8, r9} │ │ │ │ @ instruction: 0x46404313 │ │ │ │ sbcvs pc, r5, #536870916 @ 0x20000004 │ │ │ │ andeq pc, sl, #192, 4 │ │ │ │ strbpl pc, [r0], #-964 @ 0xfffffc3c @ │ │ │ │ - strls r9, [r5], -r4, lsl #14 │ │ │ │ + strls r9, [r5, -r4, lsl #12] │ │ │ │ stmib sp, {r1, r2, r8, sl, ip, pc}^ │ │ │ │ @ instruction: 0xf7f53407 │ │ │ │ - strb pc, [r5, #-3489] @ 0xfffff25f @ │ │ │ │ + strb pc, [r5, #-3485] @ 0xfffff263 @ │ │ │ │ vsubw.s8 q9, q0, d16 │ │ │ │ andsmi r4, ip, #48, 6 @ 0xc0000000 │ │ │ │ - ldcge 4, cr15, [pc, #-508]! @ 0xafda8 │ │ │ │ + ldcge 4, cr15, [pc, #-508]! @ 0xafdcc │ │ │ │ movwcs pc, #13252 @ 0x33c4 @ │ │ │ │ vsubw.u8 , q2, d4 │ │ │ │ movwls r4, #21251 @ 0x5303 │ │ │ │ strls r0, [r8, #-2723] @ 0xfffff55d │ │ │ │ vsubl.u8 q9, d4, d1 │ │ │ │ stmdbge r4, {r0, r7, r8, sl, ip} │ │ │ │ @ instruction: 0xf0034640 │ │ │ │ @ instruction: 0xf004031c │ │ │ │ @ instruction: 0x432b041f │ │ │ │ strcc lr, [r6], #-2509 @ 0xfffff633 │ │ │ │ - mcr2 7, 6, pc, cr0, cr9, {7} @ │ │ │ │ + mrc2 7, 5, pc, cr12, cr9, {7} │ │ │ │ vst3.8 {d14,d16,d18}, [r4 :128], r8 │ │ │ │ @ instruction: 0xf5b31340 │ │ │ │ @ instruction: 0xf47f1f00 │ │ │ │ stmdbeq r3!, {r1, r5, r8, sl, fp, sp, pc} │ │ │ │ vst1.64 {d11-d14}, [r3 :128], r2 │ │ │ │ @ instruction: 0xf3c463e0 │ │ │ │ tstmi r3, #-1073741824 @ 0xc0000000 │ │ │ │ @ instruction: 0xf4020be2 │ │ │ │ subsmi r6, sl, r0, lsl #4 │ │ │ │ cmnpcs r0, #4, 8 @ p-variant is OBSOLETE @ 0x4000000 │ │ │ │ svccs 0x0070f5b3 │ │ │ │ - strhi pc, [r5, #-2] │ │ │ │ + strbthi pc, [fp], #2 @ │ │ │ │ strbmi r9, [r0], -r6, lsl #2 │ │ │ │ movwcs sl, #2308 @ 0x904 │ │ │ │ strmi pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ strls r9, [r5], #-519 @ 0xfffffdf9 │ │ │ │ movwls r9, #33540 @ 0x8304 │ │ │ │ - @ instruction: 0xf8b4f7fb │ │ │ │ + @ instruction: 0xf8b0f7fb │ │ │ │ @ instruction: 0x4621e57b │ │ │ │ @ instruction: 0xf7f4a804 │ │ │ │ - pldw [r4], #-2071 @ 0xfffff7e9 │ │ │ │ + pldw [r4], #-2055 @ 0xfffff7f9 │ │ │ │ @ instruction: 0xf47f1f40 │ │ │ │ @ instruction: 0xf8d8acfc │ │ │ │ @ instruction: 0x06d830d0 │ │ │ │ ldclge 5, cr15, [r7], #508 @ 0x1fc │ │ │ │ ldrdmi lr, [r4], -sp │ │ │ │ - cdp2 7, 3, cr15, cr4, cr0, {5} │ │ │ │ + cdp2 7, 2, cr15, cr2, cr0, {5} │ │ │ │ strbmi r4, [r0], -r2, lsl #12 │ │ │ │ @ instruction: 0xf7f54621 │ │ │ │ - strb pc, [r4, #-2617]! @ 0xfffff5c7 @ │ │ │ │ - @ instruction: 0xf57f02a3 │ │ │ │ + strb pc, [r4, #-2613]! @ 0xfffff5cb @ │ │ │ │ + @ instruction: 0xf57f02a6 │ │ │ │ @ instruction: 0xf44facea │ │ │ │ vbic.i32 q11, #0 @ 0x00000000 │ │ │ │ - @ instruction: 0x43a30310 │ │ │ │ - strbhi pc, [lr], -r1 @ │ │ │ │ - stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ - strls r9, [r5, #-1284] @ 0xfffffafc │ │ │ │ - strls r9, [r8, #-1286] @ 0xfffffafa │ │ │ │ - @ instruction: 0xf926f7f4 │ │ │ │ + @ instruction: 0x46210310 │ │ │ │ + @ instruction: 0x43a3a804 │ │ │ │ + strls r9, [r8, #-1285] @ 0xfffffafb │ │ │ │ + ldrthi pc, [r3], -r1 @ │ │ │ │ + @ instruction: 0xf910f7f4 │ │ │ │ strbmi sl, [r0], -r4, lsl #18 │ │ │ │ - @ instruction: 0xf886f7fb │ │ │ │ - strtmi lr, [r1], -sp, asr #10 │ │ │ │ - stmib sp, {r2, fp, sp, pc}^ │ │ │ │ - strls r5, [r6, #-1284] @ 0xfffffafc │ │ │ │ + @ instruction: 0xf884f7fb │ │ │ │ + strtmi lr, [r1], -pc, asr #10 │ │ │ │ + strls sl, [r5, #-2052] @ 0xfffff7fc │ │ │ │ @ instruction: 0xf7f49508 │ │ │ │ - @ instruction: 0xf8ddf919 │ │ │ │ + @ instruction: 0xf8ddf905 │ │ │ │ @ instruction: 0xf414c010 │ │ │ │ @ instruction: 0xf0411300 │ │ │ │ - @ instruction: 0xf643813a │ │ │ │ + @ instruction: 0xf6438132 │ │ │ │ vmls.f d16, d0, d1[0] │ │ │ │ @ instruction: 0xf643050a │ │ │ │ vmlal.s q8, d16, d1[3] │ │ │ │ strcs r0, [r1], #-522 @ 0xfffffdf6 │ │ │ │ strbmi sl, [r0], -r4, lsl #18 │ │ │ │ svceq 0x0000f1bc │ │ │ │ strtmi fp, [sl], -r8, lsl #30 │ │ │ │ @ instruction: 0xf7f79400 │ │ │ │ - str pc, [ip, #-3039]! @ 0xfffff421 │ │ │ │ - @ instruction: 0xf53f02a2 │ │ │ │ - @ instruction: 0xf44facb2 │ │ │ │ + ldr pc, [r0, #-3039]! @ 0xfffff421 │ │ │ │ + @ instruction: 0xf53f02a7 │ │ │ │ + @ instruction: 0xf44facb6 │ │ │ │ vbic.i32 q11, #0 @ 0x00000000 │ │ │ │ - @ instruction: 0x43a30310 │ │ │ │ - ldrbhi pc, [sl, #1] @ │ │ │ │ - stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ - strls r9, [r5, #-1284] @ 0xfffffafc │ │ │ │ - strls r9, [r8, #-1286] @ 0xfffffafa │ │ │ │ - @ instruction: 0xf8eef7f4 │ │ │ │ + @ instruction: 0x46210310 │ │ │ │ + @ instruction: 0x43a3a804 │ │ │ │ + strls r9, [r8, #-1285] @ 0xfffffafb │ │ │ │ + strbhi pc, [sl, #1] @ │ │ │ │ + @ instruction: 0xf8dcf7f4 │ │ │ │ stmdbls r4, {r1, r2, r8, r9, fp, ip, pc} │ │ │ │ svclt 0x00182b0d │ │ │ │ tstle r4, r1, lsl #6 │ │ │ │ - blcs 0x416d00 │ │ │ │ + blcs 0x416d18 │ │ │ │ movwcs fp, #12044 @ 0x2f0c │ │ │ │ movwls r2, #769 @ 0x301 │ │ │ │ addsne pc, r9, #70254592 @ 0x4300000 │ │ │ │ andeq pc, sl, #192, 4 │ │ │ │ mvnscc pc, #1342177284 @ 0x50000004 │ │ │ │ movweq pc, #21184 @ 0x52c0 @ │ │ │ │ stmdbcs r0, {r6, r9, sl, lr} │ │ │ │ ldrmi fp, [sl], -r8, lsl #30 │ │ │ │ movwcs sl, #2308 @ 0x904 │ │ │ │ - blx 0xfecee0f2 │ │ │ │ - @ instruction: 0xf414e4fd │ │ │ │ - ldrmi r1, [r9], r0, lsl #6 │ │ │ │ - stcge 4, cr15, [r1], {127} @ 0x7f │ │ │ │ + blx 0xfed6e10a │ │ │ │ + @ instruction: 0xf414e503 │ │ │ │ + ldrmi r1, [lr], -r0, lsl #6 │ │ │ │ + stcge 4, cr15, [r7], {127} @ 0x7f │ │ │ │ cmnpvs r0, #1325400064 @ p-variant is OBSOLETE @ 0x4f000000 │ │ │ │ tstpeq r0, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - @ instruction: 0x43a39504 │ │ │ │ - ldrbhi pc, [r0, #1] @ │ │ │ │ - stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ - strls r2, [r5, #-1025] @ 0xfffffbff │ │ │ │ - strls r9, [r8, #-1286] @ 0xfffffafa │ │ │ │ - @ instruction: 0xf8bcf7f4 │ │ │ │ + @ instruction: 0x43a34621 │ │ │ │ + strbhi pc, [r2, #1] @ │ │ │ │ + strcs sl, [r1], #-2052 @ 0xfffff7fc │ │ │ │ + strls r9, [r8, #-1285] @ 0xfffffafb │ │ │ │ + @ instruction: 0xf8acf7f4 │ │ │ │ stmdbge r4, {r2, r8, r9, fp, ip, pc} │ │ │ │ vmax.s8 q10, , q0 │ │ │ │ vmvn.i32 , #1280 @ 0x00000500 │ │ │ │ strls r0, [r0], #-517 @ 0xfffffdfb │ │ │ │ - blx 0xfe4ee132 │ │ │ │ - vst3. {d14-d16}, [r4 :64]! │ │ │ │ - strls r2, [r4, #-880] @ 0xfffffc90 │ │ │ │ + blx 0xfe5ee146 │ │ │ │ + vst3. {d14-d16}, [r4 :128], r5 │ │ │ │ + @ instruction: 0x46212370 │ │ │ │ setend be │ │ │ │ - @ instruction: 0xf5b380ba │ │ │ │ + @ instruction: 0xf5b380b8 │ │ │ │ @ instruction: 0xf0012f70 │ │ │ │ - @ instruction: 0x46218236 │ │ │ │ - strcs sl, [r1], #-2052 @ 0xfffff7fc │ │ │ │ - strls r9, [r6, #-1285] @ 0xfffffafb │ │ │ │ + stmdage r4, {r0, r1, r2, r3, r5, r9, pc} │ │ │ │ + strls r2, [r5, #-1025] @ 0xfffffbff │ │ │ │ @ instruction: 0xf7f49508 │ │ │ │ - blls 0x1ee3f8 │ │ │ │ + blls 0x1ee3d0 │ │ │ │ strbmi sl, [r0], -r4, lsl #18 │ │ │ │ addvs pc, r1, #1342177284 @ 0x50000004 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ @ instruction: 0xf7f79400 │ │ │ │ - strb pc, [r0], #2931 @ 0xb73 @ │ │ │ │ + strb pc, [sl], #2937 @ 0xb79 @ │ │ │ │ movwne pc, #1044 @ 0x414 @ │ │ │ │ - @ instruction: 0xf0424699 │ │ │ │ - vst3.8 {d24,d26,d28}, [pc :64], sl │ │ │ │ + @ instruction: 0xf042461e │ │ │ │ + vst3.8 {d24,d26,d28}, [pc], sl │ │ │ │ vbic.i32 q11, #0 @ 0x00000000 │ │ │ │ - strls r0, [r4, #-784] @ 0xfffffcf0 │ │ │ │ + @ instruction: 0x46210310 │ │ │ │ @ instruction: 0xf00143a3 │ │ │ │ - strtmi r8, [r1], -sp, ror #1 │ │ │ │ - strcs sl, [r1], #-2052 @ 0xfffff7fc │ │ │ │ - strls r9, [r6, #-1285] @ 0xfffffafb │ │ │ │ + stmdage r4, {r0, r1, r3, r5, r6, r7, pc} │ │ │ │ + strls r2, [r5, #-1025] @ 0xfffffbff │ │ │ │ @ instruction: 0xf7f49508 │ │ │ │ - blls 0x1ee3b8 │ │ │ │ + blls 0x1ee394 │ │ │ │ strbmi sl, [r0], -r4, lsl #18 │ │ │ │ eorsvs pc, r5, #1342177284 @ 0x50000004 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ @ instruction: 0xf7f79400 │ │ │ │ - strt pc, [r0], #2899 @ 0xb53 │ │ │ │ + strt pc, [ip], #2907 @ 0xb5b │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ strpl lr, [r6, #-2509] @ 0xfffff633 │ │ │ │ @ instruction: 0xf7f39508 │ │ │ │ - pldw [r4], #-3897 @ 0xfffff0c7 │ │ │ │ + pldw [r4], #-3893 @ 0xfffff0cb │ │ │ │ @ instruction: 0xf47f1f40 │ │ │ │ - stmdbge r4, {r1, r2, r3, r4, sl, fp, sp, pc} │ │ │ │ + stmdbge r4, {r1, r3, r5, sl, fp, sp, pc} │ │ │ │ @ instruction: 0xf7f54640 │ │ │ │ - ldr pc, [r9], #-3115 @ 0xfffff3d5 │ │ │ │ + strt pc, [r5], #-3123 @ 0xfffff3cd │ │ │ │ movtne pc, #1044 @ 0x414 @ │ │ │ │ - ldcge 4, cr15, [r5], {127} @ 0x7f │ │ │ │ + stcge 4, cr15, [r1], #-508 @ 0xfffffe04 │ │ │ │ rsclt r0, r0, #557056 @ 0x88000 │ │ │ │ rscvs pc, r0, #33554432 @ 0x2000000 │ │ │ │ smlabtcs r3, r4, r3, pc @ │ │ │ │ - bleq 0xff8c0e10 │ │ │ │ + bleq 0xff8c0e1c │ │ │ │ andvs pc, r0, r0, lsl #8 │ │ │ │ vst4.16 {d4-d7}, [r4], r2 │ │ │ │ @ instruction: 0xf5b02070 │ │ │ │ @ instruction: 0xf0012f70 │ │ │ │ - stmib sp, {r0, r3, r6, r7, r8, sl, pc}^ │ │ │ │ + stmib sp, {r1, r3, r4, r5, r7, r8, sl, pc}^ │ │ │ │ vst2.8 {d18-d21}, [pc], r7 │ │ │ │ vmvn.i32 q11, #0 @ 0x00000000 │ │ │ │ tstls r6, pc, lsl #4 │ │ │ │ streq lr, [r2, #-2564] @ 0xfffff5fc │ │ │ │ strmi pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ vst3.8 {d25-d27}, [pc], r5 │ │ │ │ vmov.i32 q11, #0 @ 0x00000000 │ │ │ │ stmdbge r4, {r0, r2, r3, sl} │ │ │ │ svclt 0x001442a5 │ │ │ │ strcs r2, [r2], #-1025 @ 0xfffffbff │ │ │ │ vmax.s8 q10, , q0 │ │ │ │ vrshr.s64 , , #64 │ │ │ │ strls r0, [r0], #-517 @ 0xfffffdfb │ │ │ │ @ instruction: 0xf7f79304 │ │ │ │ - ldrb pc, [ip], #-2831 @ 0xfffff4f1 @ │ │ │ │ + strbt pc, [r8], #-2839 @ 0xfffff4e9 @ │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ - strpl lr, [r4, #-2509] @ 0xfffff633 │ │ │ │ - strls r9, [r8, #-1286] @ 0xfffffafa │ │ │ │ - @ instruction: 0xf828f7f4 │ │ │ │ + strls r9, [r8, #-1285] @ 0xfffffafb │ │ │ │ + @ instruction: 0xf81ef7f4 │ │ │ │ movwne pc, #1044 @ 0x414 @ │ │ │ │ - blge 0xff72d46c │ │ │ │ + blge 0xffaad474 │ │ │ │ vadd.f32 d25, d3, d4 │ │ │ │ vmls.i d23, d16, d1[1] │ │ │ │ @ instruction: 0xf643040a │ │ │ │ vmvn.i32 d16, #2304 @ 0x00000900 │ │ │ │ stmdbge r4, {r1, r3, r9} │ │ │ │ svclt 0x00082d00 │ │ │ │ strbmi r4, [r0], -r2, lsr #12 │ │ │ │ strls r2, [r0], #-1025 @ 0xfffffbff │ │ │ │ - blx 0xffcee270 │ │ │ │ - eorscs lr, r0, #1023410176 @ 0x3d000000 │ │ │ │ + blx 0xfff6e278 │ │ │ │ + eorscs lr, r0, #1258291200 @ 0x4b000000 │ │ │ │ rsbseq pc, r0, #192, 4 │ │ │ │ - @ instruction: 0xf0044022 │ │ │ │ - vmull.u8 q8, d4, d15 │ │ │ │ - @ instruction: 0xf5b22103 │ │ │ │ + vaddl.u8 q10, d4, d18 │ │ │ │ + @ instruction: 0xf0044e03 │ │ │ │ + @ instruction: 0xf5b20c0f │ │ │ │ @ instruction: 0xf3c40f80 │ │ │ │ - @ instruction: 0xf0034403 │ │ │ │ - vhadd.s8 d8, d16, d4 │ │ │ │ - @ instruction: 0xf1b287c1 │ │ │ │ + @ instruction: 0xf0032403 │ │ │ │ + vqadd.s8 q4, q0, │ │ │ │ + @ instruction: 0xf1b287c4 │ │ │ │ @ instruction: 0xf0031f10 │ │ │ │ - vrhadd.s8 q4, , q10 │ │ │ │ - bcs 0x8d1334 │ │ │ │ - subhi pc, ip, r3 │ │ │ │ - strbhi pc, [ip, r2, lsl #4]! @ │ │ │ │ + vrhadd.s8 q4, , │ │ │ │ + bcs 0x8d132c │ │ │ │ + subhi pc, r4, r3 │ │ │ │ + strbhi pc, [r3, r2, lsl #4]! @ │ │ │ │ @ instruction: 0xf0032a00 │ │ │ │ - tstls r4, r9, lsr r1 │ │ │ │ - stmdbge r4, {r6, r9, sl, lr} │ │ │ │ - rsbmi pc, r5, #69206016 @ 0x4200000 │ │ │ │ - andeq pc, sl, #192, 4 │ │ │ │ - stmib sp, {r0, r2, sl, ip, pc}^ │ │ │ │ - strls ip, [r8, #-1286] @ 0xfffffafa │ │ │ │ - stc2 7, cr15, [r8, #-980] @ 0xfffffc2c │ │ │ │ - bllt 0xfe76e2ec │ │ │ │ + stmdbge r4, {r0, r1, r3, r4, r5, r8, pc} │ │ │ │ + @ instruction: 0xf6424640 │ │ │ │ + vmlal.s q10, d0, d1[5] │ │ │ │ + strls r0, [r4], #-522 @ 0xfffffdf6 │ │ │ │ + ands pc, r4, sp, asr #17 │ │ │ │ + strgt lr, [r6, #-2509] @ 0xfffff633 │ │ │ │ + @ instruction: 0xf7f59508 │ │ │ │ + @ instruction: 0xf7fffd11 │ │ │ │ + @ instruction: 0xf414bba7 │ │ │ │ + @ instruction: 0xf0420200 │ │ │ │ + vst4.32 {d8,d10,d12,d14}, [r4 :256], r5 │ │ │ │ + @ instruction: 0xf5b36310 │ │ │ │ + @ instruction: 0xf0026f00 │ │ │ │ + @ instruction: 0xf5b3817a │ │ │ │ + @ instruction: 0xf0026f10 │ │ │ │ + blcs 0xd0c78 │ │ │ │ + blge 0xfe62d518 │ │ │ │ + andeq pc, pc, #4 │ │ │ │ + @ instruction: 0xf414930b │ │ │ │ + @ instruction: 0xf3c46fd8 │ │ │ │ + andls r1, r9, #67108864 @ 0x4000000 │ │ │ │ + @ instruction: 0xf47f930a │ │ │ │ + stmdbge r4, {r1, r3, r7, r8, r9, fp, sp, pc} │ │ │ │ + andcs r4, r1, #64, 12 @ 0x4000000 │ │ │ │ + stmib sp, {r8, r9, sp}^ │ │ │ │ + vsubw.u8 q9, q2, d4 │ │ │ │ + vsubw.u8 q10, q2, d3 │ │ │ │ + stmib sp, {r0, r1, sl, ip, sp}^ │ │ │ │ + strls r2, [r8], #-774 @ 0xfffffcfa │ │ │ │ + mrc2 7, 1, pc, cr0, cr8, {7} │ │ │ │ + bllt 0x1f6e350 │ │ │ │ andeq pc, r0, #20, 8 @ 0x14000000 │ │ │ │ - bichi pc, r4, r2, asr #32 │ │ │ │ + rscshi pc, lr, #66 @ 0x42 │ │ │ │ tstpvs r0, #4, 8 @ p-variant is OBSOLETE @ 0x4000000 │ │ │ │ svcvs 0x0000f5b3 │ │ │ │ - orrhi pc, r9, r2 │ │ │ │ + sbcshi pc, r7, #2 │ │ │ │ svcvs 0x0010f5b3 │ │ │ │ - rsbhi pc, r6, #2 │ │ │ │ + subhi pc, r8, #2 │ │ │ │ @ instruction: 0xf47f2b00 │ │ │ │ - @ instruction: 0xf004ab88 │ │ │ │ + @ instruction: 0xf004ab68 │ │ │ │ movwls r0, #45583 @ 0xb20f │ │ │ │ svcvs 0x00d8f414 │ │ │ │ movwne pc, #5060 @ 0x13c4 @ │ │ │ │ - movwcs lr, #39373 @ 0x99cd │ │ │ │ - blge 0x202d524 │ │ │ │ + movwls r9, #41481 @ 0xa209 │ │ │ │ + blge 0x182d588 │ │ │ │ strbmi sl, [r0], -r4, lsl #18 │ │ │ │ movwcs r2, #513 @ 0x201 │ │ │ │ movwcs lr, #18893 @ 0x49cd │ │ │ │ movwmi pc, #13252 @ 0x33c4 @ │ │ │ │ strcc pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ movwcs lr, #27085 @ 0x69cd │ │ │ │ @ instruction: 0xf7f89408 │ │ │ │ - @ instruction: 0xf7fffe27 │ │ │ │ - @ instruction: 0xf414bb6d │ │ │ │ - @ instruction: 0xf0420200 │ │ │ │ - vst2.8 {d8-d11}, [r4], fp │ │ │ │ - @ instruction: 0xf5b36310 │ │ │ │ - @ instruction: 0xf0026f00 │ │ │ │ - @ instruction: 0xf5b382e4 │ │ │ │ - @ instruction: 0xf0026f10 │ │ │ │ - blcs 0xd0cc0 │ │ │ │ - blge 0x17ad568 │ │ │ │ - andeq pc, pc, #4 │ │ │ │ - @ instruction: 0xf414930b │ │ │ │ - @ instruction: 0xf3c46fd8 │ │ │ │ - stmib sp, {r0, r8, r9, ip}^ │ │ │ │ - @ instruction: 0xf47f2309 │ │ │ │ - stmdbge r4, {r4, r6, r8, r9, fp, sp, pc} │ │ │ │ - andcs r4, r1, #64, 12 @ 0x4000000 │ │ │ │ - stmib sp, {r8, r9, sp}^ │ │ │ │ - vsubw.u8 q9, q2, d4 │ │ │ │ - vsubw.u8 q10, q2, d3 │ │ │ │ - stmib sp, {r0, r1, sl, ip, sp}^ │ │ │ │ - strls r2, [r8], #-774 @ 0xfffffcfa │ │ │ │ - stc2l 7, cr15, [r8, #992]! @ 0x3e0 │ │ │ │ - bllt 0x10ee3a0 │ │ │ │ - cmnpcs r0, #4, 8 @ p-variant is OBSOLETE @ 0x4000000 │ │ │ │ - svccs 0x0070f5b3 │ │ │ │ - ldrbhi pc, [lr, r0]! @ │ │ │ │ - movweq pc, #1044 @ 0x414 @ │ │ │ │ - rsbshi pc, r9, r1 │ │ │ │ + @ instruction: 0xf7fffdf1 │ │ │ │ + @ instruction: 0xf404bb4d │ │ │ │ + @ instruction: 0xf5b32370 │ │ │ │ + @ instruction: 0xf0002f70 │ │ │ │ + @ instruction: 0xf41487fc │ │ │ │ + @ instruction: 0xf0010300 │ │ │ │ + vst4.16 {d8-d11}, [r4 :256], r7 │ │ │ │ + @ instruction: 0xf5b34370 │ │ │ │ + tstle r4, r0, ror pc │ │ │ │ + ldrsbcc pc, [r0], #136 @ 0x88 @ │ │ │ │ + @ instruction: 0xf53f049d │ │ │ │ + @ instruction: 0xf8d8abb0 │ │ │ │ + vaddl.u8 , d20, d12 │ │ │ │ + strbmi r0, [r0], -fp, lsl #4 │ │ │ │ + @ instruction: 0xf0039209 │ │ │ │ + vorr.i32 d16, #52992 @ 0x0000cf00 │ │ │ │ + blcs 0x600bf8 │ │ │ │ + strcc pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ + strhi pc, [ip, #-515]! @ 0xfffffdfd │ │ │ │ + stmdbge r4, {r0, r1, r2, r9, ip, pc} │ │ │ │ + strcs r2, [r0, #-512] @ 0xfffffe00 │ │ │ │ + strcs r9, [r1], #-1032 @ 0xfffffbf8 │ │ │ │ + strcs r9, [r1], #-1030 @ 0xfffffbfa │ │ │ │ + strmi lr, [r4, #-2509] @ 0xfffff633 │ │ │ │ + blx 0xff1ee3ec │ │ │ │ + bllt 0xfe5ae40c │ │ │ │ + andeq pc, r0, #20, 8 @ 0x14000000 │ │ │ │ + cmnphi ip, r2, asr #32 @ p-variant is OBSOLETE │ │ │ │ + tstpvs r0, #4, 8 @ p-variant is OBSOLETE @ 0x4000000 │ │ │ │ + svcvs 0x0000f5b3 │ │ │ │ + cmpphi r1, r2 @ p-variant is OBSOLETE │ │ │ │ + svcvs 0x0010f5b3 │ │ │ │ + orrhi pc, pc, r2 │ │ │ │ + @ instruction: 0xf47f2b00 │ │ │ │ + @ instruction: 0xf004ab0a │ │ │ │ + movwls r0, #45583 @ 0xb20f │ │ │ │ + svcvs 0x00d8f414 │ │ │ │ + movwne pc, #5060 @ 0x13c4 @ │ │ │ │ + movwls r9, #41481 @ 0xa209 │ │ │ │ + bge 0xad644 │ │ │ │ + strbmi sl, [r0], -r4, lsl #18 │ │ │ │ + movwcs r2, #513 @ 0x201 │ │ │ │ + movwcs lr, #18893 @ 0x49cd │ │ │ │ + movwmi pc, #13252 @ 0x33c4 @ │ │ │ │ + strcc pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ + movwcs lr, #27085 @ 0x69cd │ │ │ │ + @ instruction: 0xf7f89408 │ │ │ │ + @ instruction: 0xf7fffd81 │ │ │ │ + vst1.64 {d11-d12}, [r4 :128] │ │ │ │ + @ instruction: 0xf5b32370 │ │ │ │ + @ instruction: 0xf0002f70 │ │ │ │ + eoreq r8, r3, #64487424 @ 0x3d80000 │ │ │ │ + strbhi pc, [r2, r0, asr #2] @ │ │ │ │ cmnpmi r0, #4, 8 @ p-variant is OBSOLETE @ 0x4000000 │ │ │ │ svcmi 0x0070f5b3 │ │ │ │ @ instruction: 0xf8d8d104 │ │ │ │ - ldreq r3, [sp], #208 @ 0xd0 │ │ │ │ - blge 0xfe9ad8c8 │ │ │ │ + ldrbeq r3, [pc, #-208] @ 0xb03bc │ │ │ │ + blge 0x15ad98c │ │ │ │ ldrdcc pc, [ip], r8 │ │ │ │ - strcc pc, [r3, #-964] @ 0xfffffc3c │ │ │ │ + andeq pc, fp, #196, 6 @ 0x10000003 │ │ │ │ + andls r4, r9, #64, 12 @ 0x4000000 │ │ │ │ + tstpeq pc, #3 @ p-variant is OBSOLETE │ │ │ │ andmi pc, r3, #196, 6 @ 0x10000003 │ │ │ │ - @ instruction: 0xf0034640 │ │ │ │ - vorr.i32 d16, #52992 @ 0x0000cf00 │ │ │ │ - blcs 0x5f1410 │ │ │ │ - vshl.s8 d9, d9, d3 │ │ │ │ - andls r8, r7, #121634816 @ 0x7400000 │ │ │ │ - andcs sl, r0, #4, 18 @ 0x10000 │ │ │ │ - strls r2, [r8, #-1025] @ 0xfffffbff │ │ │ │ - strls r2, [r6], #-1280 @ 0xfffffb00 │ │ │ │ - stmib sp, {r0, sl, sp}^ │ │ │ │ - @ instruction: 0xf7f84504 │ │ │ │ - @ instruction: 0xf7fffabb │ │ │ │ - @ instruction: 0xf414bb86 │ │ │ │ - @ instruction: 0xf0420200 │ │ │ │ - vst4.32 {d8,d10,d12,d14}, [r4], fp │ │ │ │ - @ instruction: 0xf5b36310 │ │ │ │ - @ instruction: 0xf0026f00 │ │ │ │ - @ instruction: 0xf5b38150 │ │ │ │ - @ instruction: 0xf0026f10 │ │ │ │ - blcs 0xd0a9c │ │ │ │ - bge 0x2d624 │ │ │ │ - andeq pc, pc, #4 │ │ │ │ - @ instruction: 0xf414930b │ │ │ │ - @ instruction: 0xf3c46fd8 │ │ │ │ - stmib sp, {r0, r8, r9, ip}^ │ │ │ │ - @ instruction: 0xf47f2309 │ │ │ │ - stmdbge r4, {r1, r4, r5, r6, r7, r9, fp, sp, pc} │ │ │ │ - andcs r4, r1, #64, 12 @ 0x4000000 │ │ │ │ - stmib sp, {r8, r9, sp}^ │ │ │ │ - vsubw.u8 q9, q2, d4 │ │ │ │ - vsubw.u8 q10, q2, d3 │ │ │ │ - stmib sp, {r0, r1, sl, ip, sp}^ │ │ │ │ - strls r2, [r8], #-774 @ 0xfffffcfa │ │ │ │ - ldc2l 7, cr15, [r8, #-992]! @ 0xfffffc20 │ │ │ │ - blt 0xff96e45c │ │ │ │ + vorr.i16 d18, #50432 @ 0xc500 │ │ │ │ + vshl.s8 d3, d3, d3 │ │ │ │ + andls r8, r7, #-822083584 @ 0xcf000000 │ │ │ │ + andcs sl, r1, #4, 18 @ 0x10000 │ │ │ │ + strls r2, [r8], #-1280 @ 0xfffffb00 │ │ │ │ + andls r2, r6, #16777216 @ 0x1000000 │ │ │ │ + strmi lr, [r4, #-2509] @ 0xfffff633 │ │ │ │ + blx 0x1aee4a4 │ │ │ │ + bllt 0xeae4c4 │ │ │ │ cmnpcs r0, #4, 8 @ p-variant is OBSOLETE @ 0x4000000 │ │ │ │ svccs 0x0070f5b3 │ │ │ │ - ldrbhi pc, [r8, r0]! @ │ │ │ │ - @ instruction: 0xf1400223 │ │ │ │ - vst1.64 {d8}, [r4], r4 │ │ │ │ - @ instruction: 0xf5b34370 │ │ │ │ - tstle r4, r0, ror pc │ │ │ │ - ldrsbcc pc, [r0], #136 @ 0x88 @ │ │ │ │ - @ instruction: 0xf53f055f │ │ │ │ - @ instruction: 0xf8d8ab46 │ │ │ │ - vaddl.u8 , d20, d12 │ │ │ │ - vsubl.u8 , d4, d3 │ │ │ │ - strbmi r4, [r0], -r3, lsl #2 │ │ │ │ - tstpeq pc, #3 @ p-variant is OBSOLETE │ │ │ │ - streq pc, [fp], #-964 @ 0xfffffc3c │ │ │ │ - strls r2, [r9], #-2837 @ 0xfffff4eb │ │ │ │ - strbhi pc, [r0], #515 @ 0x203 @ │ │ │ │ - stmdbge r4, {r0, r1, r2, r8, ip, pc} │ │ │ │ - andcs r9, r1, #8, 4 @ 0x80000000 │ │ │ │ - strcs r2, [r0, #-1025] @ 0xfffffbff │ │ │ │ - stmib sp, {r1, r2, r9, ip, pc}^ │ │ │ │ - @ instruction: 0xf7f84504 │ │ │ │ - @ instruction: 0xf7fffa5f │ │ │ │ - @ instruction: 0xf404bb2a │ │ │ │ - @ instruction: 0xf5b32370 │ │ │ │ - @ instruction: 0xf0022f70 │ │ │ │ - @ instruction: 0xf4148438 │ │ │ │ - @ instruction: 0xf0420200 │ │ │ │ - vst1.16 {d24-d27}, [pc :128], r7 │ │ │ │ - vorr.i32 d22, #0 @ 0x00000000 │ │ │ │ - eormi r0, r3, r0, lsl #7 │ │ │ │ - svcvs 0x0010f5b3 │ │ │ │ - ldrbthi pc, [ip], #2 @ │ │ │ │ - cmnpvs r0, #1325400064 @ p-variant is OBSOLETE @ 0x4f000000 │ │ │ │ + strthi pc, [r9], #-2 │ │ │ │ + andeq pc, r0, #20, 8 @ 0x14000000 │ │ │ │ + subshi pc, sl, #66 @ 0x42 │ │ │ │ + tstpvs r0, #1325400064 @ p-variant is OBSOLETE @ 0x4f000000 │ │ │ │ orreq pc, r0, #192, 4 │ │ │ │ @ instruction: 0xf5b34023 │ │ │ │ - @ instruction: 0xf0026f40 │ │ │ │ - @ instruction: 0xf5b38578 │ │ │ │ - @ instruction: 0xf0026f60 │ │ │ │ - vst3. {d24,d26,d28}, [pc :128], r6 │ │ │ │ - vbic.i32 q11, #3072 @ 0x00000c00 │ │ │ │ - andsmi r0, ip, #128, 6 │ │ │ │ - bge 0xfe3ad708 │ │ │ │ - stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ - ldc2l 7, cr15, [r0, #972] @ 0x3cc │ │ │ │ - strbmi sl, [r0], -r4, lsl #18 │ │ │ │ - ldc2 7, cr15, [lr], {248} @ 0xf8 │ │ │ │ - blt 0xfff2e51c │ │ │ │ - andmi pc, r0, r4, lsl r4 @ │ │ │ │ - bge 0x202d724 │ │ │ │ + @ instruction: 0xf0026f10 │ │ │ │ + vst3. {d24-d26}, [pc :128]! │ │ │ │ + vbic.i32 q11, #0 @ 0x00000000 │ │ │ │ + eormi r0, r3, r0, lsl #7 │ │ │ │ + svcvs 0x0040f5b3 │ │ │ │ + strbhi pc, [ip, #-2]! @ │ │ │ │ + svcvs 0x0060f5b3 │ │ │ │ + ldrbhi pc, [sl, #2] @ │ │ │ │ + cmnpvs ip, #1325400064 @ p-variant is OBSOLETE @ 0x4f000000 │ │ │ │ + orreq pc, r0, #192, 4 │ │ │ │ + @ instruction: 0xf47f421c │ │ │ │ + @ instruction: 0x4621aa98 │ │ │ │ + @ instruction: 0xf7f3a804 │ │ │ │ + stmdbge r4, {r0, r2, r3, r6, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ + @ instruction: 0xf7f84640 │ │ │ │ + @ instruction: 0xf7fffc27 │ │ │ │ + @ instruction: 0xf414bb06 │ │ │ │ + @ instruction: 0xf47f4000 │ │ │ │ + beq 0xfe95af5c │ │ │ │ + orrne pc, r1, #196, 6 @ 0x10000003 │ │ │ │ + andseq pc, ip, #2 │ │ │ │ + cmnpcs r0, r4, lsl #8 @ p-variant is OBSOLETE │ │ │ │ + vorr.i32 d20, #51712 @ 0x0000ca00 │ │ │ │ + @ instruction: 0xf0042e03 │ │ │ │ + vmull.u8 q8, d4, d15 │ │ │ │ + vabal.u8 , d4, d1 │ │ │ │ + @ instruction: 0xf5b15300 │ │ │ │ + @ instruction: 0xf8cd2f70 │ │ │ │ + @ instruction: 0xf002e014 │ │ │ │ + stmib sp, {r4, r5, r6, r8, r9, pc}^ │ │ │ │ + stmdbge r4, {r0, r1, r2, r9, lr, pc} │ │ │ │ + strbmi r2, [r0], -r1, lsl #4 │ │ │ │ + @ instruction: 0xf6469200 │ │ │ │ + vmlal.s q9, d0, d1[6] │ │ │ │ + vsubl.u8 q8, d4, d5 │ │ │ │ + movwls r4, #17411 @ 0x4403 │ │ │ │ + strls r9, [r9, #-1030] @ 0xfffffbfa │ │ │ │ + @ instruction: 0xffeaf7f6 │ │ │ │ + blt 0xff72e580 │ │ │ │ + tstpeq r0, #72, 4 @ p-variant is OBSOLETE @ 0x80000004 │ │ │ │ + tstpeq r0, #192, 4 @ p-variant is OBSOLETE │ │ │ │ + blcs 0xc061c │ │ │ │ + bge 0x172d790 │ │ │ │ + vmlsl.u8 q8, d20, d19 │ │ │ │ + @ instruction: 0xf0031581 │ │ │ │ + stmdbge r4, {r2, r3, r4, r8, r9} │ │ │ │ + vmlsl.u q10, d4, d0[0] │ │ │ │ + @ instruction: 0x432b2203 │ │ │ │ + movwls r9, #29188 @ 0x7204 │ │ │ │ + andmi pc, r3, #196, 6 @ 0x10000003 │ │ │ │ + movtne pc, #964 @ 0x3c4 @ │ │ │ │ + streq pc, [pc], #-4 @ 0xb05b8 │ │ │ │ + stmib sp, {r3, r8, r9, ip, pc}^ │ │ │ │ + @ instruction: 0xf7f52405 │ │ │ │ + @ instruction: 0xf7fff9b9 │ │ │ │ + @ instruction: 0xf414ba41 │ │ │ │ + @ instruction: 0xf47f4500 │ │ │ │ + vst1.8 {d26-d27}, [pc :256], ip │ │ │ │ + vbic.i32 q11, #0 @ 0x00000000 │ │ │ │ + @ instruction: 0x43a30310 │ │ │ │ + movthi pc, #8194 @ 0x2002 @ │ │ │ │ + andne pc, r1, #196, 6 @ 0x10000003 │ │ │ │ + vsubl.u8 , d4, d9 │ │ │ │ + andls r2, r5, #805306368 @ 0x30000000 │ │ │ │ + andmi pc, r3, #196, 6 @ 0x10000003 │ │ │ │ + @ instruction: 0xf0049206 │ │ │ │ + andls r0, r7, #-268435456 @ 0xf0000000 │ │ │ │ vmlsl.u8 q8, d20, d18 │ │ │ │ - @ instruction: 0xf0021381 │ │ │ │ - vst1.8 {d0-d3}, [r4 :64], ip │ │ │ │ - vbic.i32 q9, #192 @ 0x000000c0 │ │ │ │ - tstmi sl, #3, 28 @ 0x30 │ │ │ │ - stceq 0, cr15, [pc], {4} │ │ │ │ - strne pc, [r1, #-964] @ 0xfffffc3c │ │ │ │ - movwpl pc, #964 @ 0x3c4 @ │ │ │ │ - svccs 0x0070f5b1 │ │ │ │ - ands pc, r4, sp, asr #17 │ │ │ │ - cmnphi pc, #2 @ p-variant is OBSOLETE │ │ │ │ - andgt lr, r7, #3358720 @ 0x334000 │ │ │ │ + @ instruction: 0xf0025300 │ │ │ │ + vmov.i32 d16, #52224 @ 0x0000cc00 │ │ │ │ + tstmi r4, #-2130706432 @ 0x81000000 │ │ │ │ andcs sl, r1, #4, 18 @ 0x10000 │ │ │ │ andls r4, r0, #64, 12 @ 0x4000000 │ │ │ │ - rsbcs pc, r9, #73400320 @ 0x4600000 │ │ │ │ + rsbsvc pc, r5, #1342177284 @ 0x50000004 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ - strmi pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ - strls r9, [r6], #-772 @ 0xfffffcfc │ │ │ │ - @ instruction: 0xf7f69509 │ │ │ │ - @ instruction: 0xf7ffffe1 │ │ │ │ - vpmax.s8 , q12, q6 │ │ │ │ - vorr.i32 d16, #0 @ 0x00000000 │ │ │ │ - eormi r0, r3, r0, lsl r3 │ │ │ │ - @ instruction: 0xf47f2b00 │ │ │ │ - beq 0xfe99aebc │ │ │ │ - strne pc, [r1, #964] @ 0x3c4 │ │ │ │ - tstpeq ip, #3 @ p-variant is OBSOLETE │ │ │ │ - strbmi sl, [r0], -r4, lsl #18 │ │ │ │ + strls r9, [r8], #-772 @ 0xfffffcfc │ │ │ │ + @ instruction: 0xff9cf7f6 │ │ │ │ + blt 0xfe3ae61c │ │ │ │ + movwne pc, #5060 @ 0x13c4 @ │ │ │ │ + movwls r0, #37926 @ 0x9426 │ │ │ │ + bge 0x42db28 │ │ │ │ + movwpl pc, #964 @ 0x3c4 @ │ │ │ │ andcs pc, r3, #196, 6 @ 0x10000003 │ │ │ │ - andls r4, r4, #-1409286144 @ 0xac000000 │ │ │ │ - vsubw.u8 , q2, d7 │ │ │ │ + andcc lr, r4, #3358720 @ 0x334000 │ │ │ │ + andmi pc, r3, #196, 6 @ 0x10000003 │ │ │ │ + @ instruction: 0xf0049206 │ │ │ │ + andls r0, r7, #-268435456 @ 0xf0000000 │ │ │ │ + @ instruction: 0xf0020aa2 │ │ │ │ + vmov.i32 d16, #52224 @ 0x0000cc00 │ │ │ │ + tstmi r4, #-2130706432 @ 0x81000000 │ │ │ │ + andcs sl, r1, #4, 18 @ 0x10000 │ │ │ │ + andls r4, r0, #64, 12 @ 0x4000000 │ │ │ │ + rsbseq pc, r9, #73400320 @ 0x4600000 │ │ │ │ + andeq pc, r5, #192, 4 │ │ │ │ + @ instruction: 0xf7f69408 │ │ │ │ + @ instruction: 0xf7ffff77 │ │ │ │ + vpmax.s8 , q0, q11 │ │ │ │ + vsubw.s8 , q0, d13 │ │ │ │ + @ instruction: 0x43a30310 │ │ │ │ + @ instruction: 0x83b1f001 │ │ │ │ + cmnpcs r8, #4, 8 @ p-variant is OBSOLETE @ 0x4000000 │ │ │ │ + svccs 0x0070f5b3 │ │ │ │ + ldrthi pc, [sp], #2 @ │ │ │ │ + @ instruction: 0xf1410420 │ │ │ │ + vst3.8 {d8-d10}, [r4 :64], r6 │ │ │ │ + @ instruction: 0xf5b31386 │ │ │ │ + @ instruction: 0xf47f1f84 │ │ │ │ + stmdbge r4, {r3, r4, r6, r7, r8, fp, sp, pc} │ │ │ │ + vmlsl.u q10, d4, d0[0] │ │ │ │ vsubl.u8 q10, d4, d3 │ │ │ │ - @ instruction: 0xf0041340 │ │ │ │ - movwls r0, #33807 @ 0x840f │ │ │ │ - strcs lr, [r5], #-2509 @ 0xfffff633 │ │ │ │ - @ instruction: 0xf9b0f7f5 │ │ │ │ - blt 0xdee5b8 │ │ │ │ + stmib sp, {r0, r8, r9, ip, sp}^ │ │ │ │ + vsubw.u8 q9, q2, d4 │ │ │ │ + vsubl.u8 q9, d4, d3 │ │ │ │ + @ instruction: 0xf0041303 │ │ │ │ + stmib sp, {r0, r1, r2, r3, sl}^ │ │ │ │ + strls r2, [r8], #-774 @ 0xfffffcfa │ │ │ │ + mrc2 7, 4, pc, cr6, cr7, {7} │ │ │ │ + stmiblt r4, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ strmi pc, [r0, #-1044] @ 0xfffffbec │ │ │ │ - bge 0xcad7c0 │ │ │ │ + ldmibge pc!, {r0, r1, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc} @ │ │ │ │ cmnpvs r0, #1325400064 @ p-variant is OBSOLETE @ 0x4f000000 │ │ │ │ tstpeq r0, #192, 4 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf00243a3 │ │ │ │ - vorr.i32 q12, #49408 @ 0x0000c100 │ │ │ │ + vsubl.u8 q12, d20, d20 │ │ │ │ andls r1, r9, #268435456 @ 0x10000000 │ │ │ │ - vmlsl.u8 q8, d20, d18 │ │ │ │ - @ instruction: 0xf0021581 │ │ │ │ - vmov.i32 d16, #52224 @ 0x0000cc00 │ │ │ │ - @ instruction: 0x432a5300 │ │ │ │ - andls sl, r8, #4, 18 @ 0x10000 │ │ │ │ - andcs r4, r1, #64, 12 @ 0x4000000 │ │ │ │ - vhsub.s8 d25, d5, d0 │ │ │ │ - vmvn.i32 , #1280 @ 0x00000500 │ │ │ │ - vsubl.u8 q8, d4, d5 │ │ │ │ - movwls r2, #17667 @ 0x4503 │ │ │ │ - vabal.u8 , d4, d5 │ │ │ │ - @ instruction: 0xf0044503 │ │ │ │ - strls r0, [r6, #-1039] @ 0xfffffbf1 │ │ │ │ - @ instruction: 0xf7f69407 │ │ │ │ - @ instruction: 0xf7ffff93 │ │ │ │ - vmvn.i16 , #52736 @ 0xce00 │ │ │ │ - strteq r1, [r6], #-769 @ 0xfffffcff │ │ │ │ - @ instruction: 0xf53f9309 │ │ │ │ - vmlsl.u8 q13, d4, d0 │ │ │ │ - vsubw.u8 , q2, d0 │ │ │ │ - stmib sp, {r0, r1, r9, sp}^ │ │ │ │ - vsubl.u8 , d4, d4 │ │ │ │ + andcs pc, r3, #196, 6 @ 0x10000003 │ │ │ │ + vsubl.u8 , d4, d5 │ │ │ │ andls r4, r6, #805306368 @ 0x30000000 │ │ │ │ andeq pc, pc, #4 │ │ │ │ - beq 0xfe954e58 │ │ │ │ + beq 0xfe954f0c │ │ │ │ + movwpl pc, #964 @ 0x3c4 @ │ │ │ │ andseq pc, ip, #2 │ │ │ │ strne pc, [r1], #964 @ 0x3c4 │ │ │ │ stmdbge r4, {r2, r4, r8, r9, lr} │ │ │ │ strbmi r2, [r0], -r1, lsl #4 │ │ │ │ - @ instruction: 0xf6469200 │ │ │ │ - vmvn.i32 q8, #2304 @ 0x00000900 │ │ │ │ - strls r0, [r8], #-517 @ 0xfffffdfb │ │ │ │ - @ instruction: 0xff6ef7f6 │ │ │ │ - blt 0x172e65c │ │ │ │ - movwne pc, #53824 @ 0xd240 @ │ │ │ │ - tstpeq r0, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - @ instruction: 0xf00143a3 │ │ │ │ - vst2.32 {d8-d11}, [r4 :256] │ │ │ │ - @ instruction: 0xf5b32378 │ │ │ │ - @ instruction: 0xf0022f70 │ │ │ │ - strteq r8, [r5], #-1225 @ 0xfffffb37 │ │ │ │ - strthi pc, [r5], #-321 @ 0xfffffebf │ │ │ │ - orrne pc, r6, #4, 8 @ 0x4000000 │ │ │ │ - svcne 0x0084f5b3 │ │ │ │ - stmibge fp, {r0, r1, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc}^ │ │ │ │ - strbmi sl, [r0], -r4, lsl #18 │ │ │ │ - andmi pc, r3, #196, 6 @ 0x10000003 │ │ │ │ - movwcc pc, #5060 @ 0x13c4 @ │ │ │ │ - movwcs lr, #18893 @ 0x49cd │ │ │ │ - andcs pc, r3, #196, 6 @ 0x10000003 │ │ │ │ - movwne pc, #13252 @ 0x33c4 @ │ │ │ │ - streq pc, [pc], #-4 @ 0xb06a8 │ │ │ │ - movwcs lr, #27085 @ 0x69cd │ │ │ │ - @ instruction: 0xf7f79408 │ │ │ │ - @ instruction: 0xf7fffe8d │ │ │ │ - @ instruction: 0xf414b9b7 │ │ │ │ - @ instruction: 0xf47f4500 │ │ │ │ - vst2.32 {d26,d28}, [pc :256], r2 │ │ │ │ - vbic.i32 q11, #0 @ 0x00000000 │ │ │ │ - @ instruction: 0x43a30310 │ │ │ │ - adcshi pc, r3, #2 │ │ │ │ - andne pc, r1, #196, 6 @ 0x10000003 │ │ │ │ - beq 0xfe954ef8 │ │ │ │ - strne pc, [r1, #964] @ 0x3c4 │ │ │ │ - andseq pc, ip, #2 │ │ │ │ - movwpl pc, #964 @ 0x3c4 @ │ │ │ │ - stmdbge r4, {r1, r3, r5, r8, r9, lr} │ │ │ │ - strbmi r9, [r0], -r8, lsl #4 │ │ │ │ - andls r2, r0, #268435456 @ 0x10000000 │ │ │ │ - eorsvs pc, r5, #1342177284 @ 0x50000004 │ │ │ │ + vhsub.s8 d25, d5, d0 │ │ │ │ + vmvn.i32 d22, #1280 @ 0x00000500 │ │ │ │ + movwls r0, #16901 @ 0x4205 │ │ │ │ + @ instruction: 0xf7f69408 │ │ │ │ + @ instruction: 0xf7ffff1f │ │ │ │ + stmdbge r4, {r1, r2, r3, r9, fp, ip, sp, pc} │ │ │ │ + vmlsl.u q10, d4, d0[0] │ │ │ │ + vsubw.u8 q9, q2, d3 │ │ │ │ + movwls r4, #16899 @ 0x4203 │ │ │ │ + movweq pc, #61444 @ 0xf004 @ │ │ │ │ + vabal.u8 , d4, d8 │ │ │ │ + stmib sp, {r0, r1, sl, ip, sp}^ │ │ │ │ + strls r2, [r7], #-773 @ 0xfffffcfb │ │ │ │ + @ instruction: 0xf9f6f7f6 │ │ │ │ + stmiblt r4, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + andne lr, r4, #3358720 @ 0x334000 │ │ │ │ + stmdbge r4, {r6, r9, sl, lr} │ │ │ │ + mvnscc pc, #1342177284 @ 0x50000004 │ │ │ │ + movweq pc, #21184 @ 0x52c0 @ │ │ │ │ + andcc pc, r9, #74448896 @ 0x4700000 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ - strcs pc, [r3, #-964] @ 0xfffffc3c │ │ │ │ - strls r9, [r5, #-772] @ 0xfffffcfc │ │ │ │ - strmi pc, [r3, #-964] @ 0xfffffc3c │ │ │ │ - streq pc, [pc], #-4 @ 0xb0704 │ │ │ │ - strls r9, [r7], #-1286 @ 0xfffffafa │ │ │ │ - @ instruction: 0xff16f7f6 │ │ │ │ - blt 0x12e70c │ │ │ │ - strbmi sl, [r0], -r4, lsl #18 │ │ │ │ - movwcs pc, #13252 @ 0x33c4 @ │ │ │ │ - andmi pc, r3, #196, 6 @ 0x10000003 │ │ │ │ - @ instruction: 0xf0049304 │ │ │ │ - strls r0, [r8, #-783] @ 0xfffffcf1 │ │ │ │ + andsgt pc, r8, sp, asr #17 │ │ │ │ + strmi lr, [r7, #-2509] @ 0xfffff633 │ │ │ │ + @ instruction: 0xff78f7f4 │ │ │ │ + ldmdblt r0!, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + andne lr, r4, #3358720 @ 0x334000 │ │ │ │ + stmdbge r4, {r6, r9, sl, lr} │ │ │ │ + mvnscc pc, #1342177284 @ 0x50000004 │ │ │ │ + movweq pc, #21184 @ 0x52c0 @ │ │ │ │ + rsbscs pc, r9, #74448896 @ 0x4700000 │ │ │ │ + andeq pc, r5, #192, 4 │ │ │ │ + andsgt pc, r8, sp, asr #17 │ │ │ │ + strmi lr, [r7, #-2509] @ 0xfffff633 │ │ │ │ + @ instruction: 0xff64f7f4 │ │ │ │ + ldmdblt ip, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + smullscc pc, r9, r8, r8 @ │ │ │ │ + @ instruction: 0xf8d8b123 │ │ │ │ + ldrsbeq r3, [r8], #-0 │ │ │ │ + ldmdbge r3, {r0, r1, r2, r3, r4, r5, r6, r8, sl, ip, sp, lr, pc}^ │ │ │ │ + andne lr, r4, #3358720 @ 0x334000 │ │ │ │ + stmdbge r4, {r6, r9, sl, lr} │ │ │ │ + msreq SPSR_fsc, #70254592 @ 0x4300000 │ │ │ │ + movweq pc, #41664 @ 0xa2c0 @ │ │ │ │ + addsvc pc, r5, #805306372 @ 0x30000004 │ │ │ │ + andeq pc, sl, #192, 4 │ │ │ │ + andsgt pc, r8, sp, asr #17 │ │ │ │ + strmi lr, [r7, #-2509] @ 0xfffff633 │ │ │ │ + @ instruction: 0xff48f7f4 │ │ │ │ + stmdblt r0, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + smullscc pc, r9, r8, r8 @ │ │ │ │ + @ instruction: 0xf8d8b123 │ │ │ │ + ldrsbeq r3, [lr], #-0 │ │ │ │ + ldmdbge r7!, {r0, r1, r2, r3, r4, r5, r6, r8, sl, ip, sp, lr, pc} │ │ │ │ + andne lr, r4, #3358720 @ 0x334000 │ │ │ │ + stmdbge r4, {r6, r9, sl, lr} │ │ │ │ + msreq SPSR_fsc, #70254592 @ 0x4300000 │ │ │ │ + movweq pc, #41664 @ 0xa2c0 @ │ │ │ │ + rsbvc pc, r5, #805306372 @ 0x30000004 │ │ │ │ + andeq pc, sl, #192, 4 │ │ │ │ + andsgt pc, r8, sp, asr #17 │ │ │ │ + strmi lr, [r7, #-2509] @ 0xfffff633 │ │ │ │ + @ instruction: 0xff2cf7f4 │ │ │ │ + stmdblt r4!, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + andne lr, r4, #3358720 @ 0x334000 │ │ │ │ + stmdbge r4, {r6, r9, sl, lr} │ │ │ │ + mvnscc pc, #1342177284 @ 0x50000004 │ │ │ │ + movweq pc, #21184 @ 0x52c0 @ │ │ │ │ + subscc pc, r1, #74448896 @ 0x4700000 │ │ │ │ + andeq pc, r5, #192, 4 │ │ │ │ + andsgt pc, r8, sp, asr #17 │ │ │ │ + strmi lr, [r7, #-2509] @ 0xfffff633 │ │ │ │ + @ instruction: 0xff18f7f4 │ │ │ │ + ldmdblt r0, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + andne lr, r4, #3358720 @ 0x334000 │ │ │ │ + stmdbge r4, {r6, r9, sl, lr} │ │ │ │ + mvnscc pc, #1342177284 @ 0x50000004 │ │ │ │ + movweq pc, #21184 @ 0x52c0 @ │ │ │ │ + sbccs pc, r1, #74448896 @ 0x4700000 │ │ │ │ + andeq pc, r5, #192, 4 │ │ │ │ + andsgt pc, r8, sp, asr #17 │ │ │ │ + strmi lr, [r7, #-2509] @ 0xfffff633 │ │ │ │ + @ instruction: 0xff04f7f4 │ │ │ │ + ldmlt ip!, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + vsubl.s8 q9, d16, d16 │ │ │ │ + addsmi r0, r3, #192, 4 │ │ │ │ + strbhi pc, [r0, #-1]! @ │ │ │ │ + tstphi lr, r0, lsl #4 @ p-variant is OBSOLETE │ │ │ │ + vrshr.s64 q9, q8, #64 │ │ │ │ + addsmi r0, r3, #176, 4 │ │ │ │ + ldrhi pc, [fp], r1 │ │ │ │ + ldrhi pc, [r2], #-512 @ 0xfffffe00 │ │ │ │ + vrshr.s64 q9, q8, #64 │ │ │ │ + addsmi r0, r3, #144, 4 │ │ │ │ + strthi pc, [fp], r1 │ │ │ │ + svceq 0x0020f5b3 │ │ │ │ + ldrbthi pc, [sl], -r1 @ │ │ │ │ + svceq 0x0000f5b3 │ │ │ │ + ldmge sp, {r0, r1, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc}^ │ │ │ │ + vsubw.u8 q9, q2, d0 │ │ │ │ + stmdbge r4, {r0, r1, r9, sp} │ │ │ │ + andcc lr, r4, #3358720 @ 0x334000 │ │ │ │ + vmlsl.u q10, d4, d0[0] │ │ │ │ + andls r4, r6, #805306368 @ 0x30000000 │ │ │ │ + andeq pc, pc, #4 │ │ │ │ + ldrmi r9, [sl], -r7, lsl #4 │ │ │ │ strcc pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ - movwcs lr, #22989 @ 0x59cd │ │ │ │ - @ instruction: 0xf7f69407 │ │ │ │ - @ instruction: 0xf7fff9ed │ │ │ │ - stmib sp, {r0, r1, r2, r4, r5, r6, r8, fp, ip, sp, pc}^ │ │ │ │ - stmdbge r4, {r2, sl, sp} │ │ │ │ - vmax.s8 q10, , q0 │ │ │ │ - vrsra.s64 , , #64 │ │ │ │ - @ instruction: 0xf6470305 │ │ │ │ - vsubl.s8 , d0, d9 │ │ │ │ - @ instruction: 0xf8cd0205 │ │ │ │ - stmib sp, {r3, r4, sp, lr, pc}^ │ │ │ │ - @ instruction: 0xf7f4c507 │ │ │ │ - @ instruction: 0xf7ffff6f │ │ │ │ - stmib sp, {r0, r1, r5, r6, r8, fp, ip, sp, pc}^ │ │ │ │ - stmdbge r4, {r2, sl, sp} │ │ │ │ - vmax.s8 q10, , q0 │ │ │ │ - vrsra.s64 , , #64 │ │ │ │ - @ instruction: 0xf6470305 │ │ │ │ - vmvn.i32 q9, #2304 @ 0x00000900 │ │ │ │ - @ instruction: 0xf8cd0205 │ │ │ │ - stmib sp, {r3, r4, sp, lr, pc}^ │ │ │ │ - @ instruction: 0xf7f4c507 │ │ │ │ - @ instruction: 0xf7ffff5b │ │ │ │ - @ instruction: 0xf898b94f │ │ │ │ - ldrdlt r3, [r3, -r9]! │ │ │ │ - ldrsbcc pc, [r0], #136 @ 0x88 @ │ │ │ │ - @ instruction: 0xf57f0058 │ │ │ │ - stmib sp, {r1, r2, r6, r8, fp, sp, pc}^ │ │ │ │ - stmdbge r4, {r2, sl, sp} │ │ │ │ - @ instruction: 0xf6434640 │ │ │ │ - vqdmlal.s q8, d0, d1[7] │ │ │ │ - vcgt.s8 d16, d3, d10 │ │ │ │ - vrshr.s64 d23, d5, #64 │ │ │ │ - @ instruction: 0xf8cd020a │ │ │ │ - stmib sp, {r3, r4, sp, lr, pc}^ │ │ │ │ - @ instruction: 0xf7f4c507 │ │ │ │ - @ instruction: 0xf7ffff3f │ │ │ │ - @ instruction: 0xf898b933 │ │ │ │ - ldrdlt r3, [r3, -r9]! │ │ │ │ - ldrsbcc pc, [r0], #136 @ 0x88 @ │ │ │ │ - @ instruction: 0xf57f005e │ │ │ │ - stmib sp, {r1, r3, r5, r8, fp, sp, pc}^ │ │ │ │ - stmdbge r4, {r2, sl, sp} │ │ │ │ - @ instruction: 0xf6434640 │ │ │ │ - vqdmlal.s q8, d0, d1[7] │ │ │ │ - vcgt.s8 d16, d3, d10 │ │ │ │ - vmlal.s , d0, d1[5] │ │ │ │ - @ instruction: 0xf8cd020a │ │ │ │ - stmib sp, {r3, r4, sp, lr, pc}^ │ │ │ │ - @ instruction: 0xf7f4c507 │ │ │ │ - @ instruction: 0xf7ffff23 │ │ │ │ - stmib sp, {r0, r1, r2, r4, r8, fp, ip, sp, pc}^ │ │ │ │ - stmdbge r4, {r2, sl, sp} │ │ │ │ - vmax.s8 q10, , q0 │ │ │ │ - vrsra.s64 , , #64 │ │ │ │ - @ instruction: 0xf6470305 │ │ │ │ - vmov.i32 , #256 @ 0x00000100 │ │ │ │ - @ instruction: 0xf8cd0205 │ │ │ │ - stmib sp, {r3, r4, sp, lr, pc}^ │ │ │ │ - @ instruction: 0xf7f4c507 │ │ │ │ - @ instruction: 0xf7ffff0f │ │ │ │ - stmib sp, {r0, r1, r8, fp, ip, sp, pc}^ │ │ │ │ - stmdbge r4, {r2, sl, sp} │ │ │ │ - vmax.s8 q10, , q0 │ │ │ │ - vrsra.s64 , , #64 │ │ │ │ - @ instruction: 0xf6470305 │ │ │ │ - vmlal.s q9, d16, d1[0] │ │ │ │ - @ instruction: 0xf8cd0205 │ │ │ │ - stmib sp, {r3, r4, sp, lr, pc}^ │ │ │ │ - @ instruction: 0xf7f4c507 │ │ │ │ - @ instruction: 0xf7fffefb │ │ │ │ - adccs fp, r0, #15663104 @ 0xef0000 │ │ │ │ - sbceq pc, r0, #192, 4 │ │ │ │ - @ instruction: 0xf0014293 │ │ │ │ - vrshl.s8 q4, , q0 │ │ │ │ - rscscs r8, r0, #-2147483641 @ 0x80000007 │ │ │ │ - adcseq pc, r0, #192, 4 │ │ │ │ - @ instruction: 0xf0014293 │ │ │ │ - vmax.s8 d8, d16, d26 │ │ │ │ - rscscs r8, r0, #285212672 @ 0x11000000 │ │ │ │ - addseq pc, r0, #192, 4 │ │ │ │ - @ instruction: 0xf0014293 │ │ │ │ - @ instruction: 0xf5b386ba │ │ │ │ - @ instruction: 0xf0010f20 │ │ │ │ - @ instruction: 0xf5b38689 │ │ │ │ - @ instruction: 0xf47f0f00 │ │ │ │ - movwcs sl, #2256 @ 0x8d0 │ │ │ │ - andcs pc, r3, #196, 6 @ 0x10000003 │ │ │ │ - stmib sp, {r2, r8, fp, sp, pc}^ │ │ │ │ - strbmi r3, [r0], -r4, lsl #4 │ │ │ │ - andmi pc, r3, #196, 6 @ 0x10000003 │ │ │ │ - @ instruction: 0xf0049206 │ │ │ │ - andls r0, r7, #-268435456 @ 0xf0000000 │ │ │ │ - vmov.i32 d20, #-905969664 @ 0xca000000 │ │ │ │ - strls r3, [r8], #-1027 @ 0xfffffbfd │ │ │ │ - stc2 7, cr15, [r6], #984 @ 0x3d8 │ │ │ │ - ldmdblt r3!, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ - subeq pc, r0, #-268435452 @ 0xf0000004 │ │ │ │ - addeq pc, r0, #192, 4 │ │ │ │ - @ instruction: 0xf0004293 │ │ │ │ - vhsub.s8 d24, d15, d4 │ │ │ │ - vsubl.s8 q8, d16, d0 │ │ │ │ + @ instruction: 0xf7f69408 │ │ │ │ + @ instruction: 0xf7fffcaf │ │ │ │ + vmla.i8 , , q0 │ │ │ │ + vmlal.s q8, d0, d0[0] │ │ │ │ addsmi r0, r3, #128, 4 │ │ │ │ - stmiage sp!, {r0, r1, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc} │ │ │ │ - vbic.i32 d18, #0 @ 0x00000000 │ │ │ │ - eormi r0, r3, r0, ror r3 │ │ │ │ - svcne 0x0000f5b3 │ │ │ │ - strhi pc, [ip], #2 │ │ │ │ - ldrbhi pc, [r8], #512 @ 0x200 @ │ │ │ │ - svcne 0x0080f5b3 │ │ │ │ - movthi pc, #40962 @ 0xa002 @ │ │ │ │ - ldrhi pc, [r1], #-513 @ 0xfffffdff │ │ │ │ - @ instruction: 0xf0022b20 │ │ │ │ - vqshl.s8 q4, , q1 │ │ │ │ - blcs 0xd1390 │ │ │ │ - strhi pc, [sp], #2 │ │ │ │ - movwcs pc, #13252 @ 0x33c4 @ │ │ │ │ - vsubw.u8 , q2, d4 │ │ │ │ - movwls r4, #21251 @ 0x5303 │ │ │ │ - stmdbge r4, {r0, r8, r9, sp} │ │ │ │ - ldrmi r4, [sl], -r0, asr #12 │ │ │ │ - streq pc, [pc], #-4 @ 0xb0910 │ │ │ │ - strls r9, [r6], #-1287 @ 0xfffffaf9 │ │ │ │ - @ instruction: 0xf7f59508 │ │ │ │ - @ instruction: 0xf7fffa6b │ │ │ │ - strtmi fp, [r1], -r3, lsl #17 │ │ │ │ - stmib sp, {r2, fp, sp, pc}^ │ │ │ │ - stmib sp, {r0, r2, r8, sl, ip, lr}^ │ │ │ │ - @ instruction: 0xf7f35507 │ │ │ │ - stmdbge r4, {r0, r1, r2, r4, r5, r6, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ - @ instruction: 0xf7f34640 │ │ │ │ - stmdacs r0, {r0, r2, r4, r6, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ - stmiage fp!, {r0, r1, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc}^ │ │ │ │ - @ instruction: 0xf57f07e0 │ │ │ │ - vmvn.i16 q13, #192 @ 0x00c0 │ │ │ │ - strteq r5, [r1], #195 @ 0xc3 │ │ │ │ - rscshi pc, r8, r1, lsl #2 │ │ │ │ - ldrsbcc pc, [r0], #-136 @ 0xffffff78 @ │ │ │ │ - ldrsbcc pc, [r8], #131 @ 0x83 @ │ │ │ │ - movwcc pc, #13251 @ 0x33c3 @ │ │ │ │ - vqdmulh.s d18, d2, d2 │ │ │ │ - stmdacs r0, {r1, r2, r3, r4, r5, pc} │ │ │ │ - ldmge r7, {r0, r1, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc}^ │ │ │ │ - movwpl pc, #1103 @ 0x44f @ │ │ │ │ - movteq pc, #704 @ 0x2c0 @ │ │ │ │ + andhi pc, r4, #0 │ │ │ │ + addeq pc, r0, #-268435452 @ 0xf0000004 │ │ │ │ + addeq pc, r0, #192, 4 │ │ │ │ + @ instruction: 0xf47f4293 │ │ │ │ + teqcs r0, #12189696 @ 0xba0000 │ │ │ │ + cmnpeq r0, #192, 4 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf5b34023 │ │ │ │ - @ instruction: 0xf0020f80 │ │ │ │ - @ instruction: 0xf3c48767 │ │ │ │ - vrshl.s8 q9, q0, q8 │ │ │ │ - strdmi r7, [r3], -lr @ │ │ │ │ - tstmi sp, #2176 @ 0x880 │ │ │ │ - cmnpcs r0, #4, 8 @ p-variant is OBSOLETE @ 0x4000000 │ │ │ │ - svccs 0x0070f5b3 │ │ │ │ - strbeq lr, [r5, #-2639] @ 0xfffff5b1 │ │ │ │ - rschi pc, r4, r3 │ │ │ │ + @ instruction: 0xf0021f00 │ │ │ │ + vshl.s8 d8, d2, d16 │ │ │ │ + @ instruction: 0xf5b384db │ │ │ │ + @ instruction: 0xf0021f80 │ │ │ │ + vcge.s8 d8, d1, d28 │ │ │ │ + blcs 0x8d18fc │ │ │ │ + ldrbhi pc, [r0], #-2 @ │ │ │ │ + addshi pc, r8, #536870912 @ 0x20000000 │ │ │ │ + @ instruction: 0xf0022b00 │ │ │ │ + vraddhn.i16 d24, q10, │ │ │ │ + movwls r2, #17155 @ 0x4303 │ │ │ │ + movwmi pc, #13252 @ 0x33c4 @ │ │ │ │ + movwcs r9, #4869 @ 0x1305 │ │ │ │ strbmi sl, [r0], -r4, lsl #18 │ │ │ │ - strmi pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ - andeq pc, r3, #2 │ │ │ │ - strmi lr, [r4, #-2509] @ 0xfffff633 │ │ │ │ - @ instruction: 0xf7f89206 │ │ │ │ - @ instruction: 0xf7fffca9 │ │ │ │ - @ instruction: 0xf004b83b │ │ │ │ - @ instruction: 0xf1b37360 │ │ │ │ - @ instruction: 0xf0007f60 │ │ │ │ - andcs r8, r0, #-2147483636 @ 0x8000000c │ │ │ │ - movwls r4, #26131 @ 0x6613 │ │ │ │ - stmib sp, {r0, r1, r5, r6, r8, fp}^ │ │ │ │ - vst3.8 {d2,d4,d6}, [r3], r7 │ │ │ │ - vrsra.u64 , q14, #60 │ │ │ │ - stmdbge r4, {r1, r3, r9} │ │ │ │ - @ instruction: 0x01224313 │ │ │ │ - andcc pc, r0, #33554432 @ 0x2000000 │ │ │ │ - subsmi r4, sl, r0, asr #12 │ │ │ │ - vst4. {d0,d2,d4,d6}, [r3 :128], r3 │ │ │ │ - subsmi r2, r3, r0, lsl #7 │ │ │ │ - addpl pc, r3, #196, 6 @ 0x10000003 │ │ │ │ - strvs pc, [r0], #836 @ 0x344 │ │ │ │ - b 0x1195200 │ │ │ │ - subseq r4, fp, r4, asr #7 │ │ │ │ - @ instruction: 0xf7f89305 │ │ │ │ - @ instruction: 0xf7fffdef │ │ │ │ - @ instruction: 0xf5b3b813 │ │ │ │ - @ instruction: 0xf0000f20 │ │ │ │ - @ instruction: 0xf5b3820b │ │ │ │ - @ instruction: 0xf47f0f40 │ │ │ │ - vmlal.u8 q13, d4, d10 │ │ │ │ - @ instruction: 0xf0045e00 │ │ │ │ - andcs r0, r1, #1006632960 @ 0x3c000000 │ │ │ │ - movwls r0, #31397 @ 0x7aa5 │ │ │ │ - stclvc 2, cr15, [r5], {67} @ 0x43 │ │ │ │ - stceq 2, cr15, [sl], {192} @ 0xc0 │ │ │ │ - andls r2, r0, #0, 6 │ │ │ │ - andne pc, r1, #196, 6 @ 0x10000003 │ │ │ │ - @ instruction: 0xf6439209 │ │ │ │ + @ instruction: 0xf004461a │ │ │ │ + strls r0, [r7, #-1039] @ 0xfffffbf1 │ │ │ │ + strls r9, [r8, #-1030] @ 0xfffffbfa │ │ │ │ + blx 0x1dee8f8 │ │ │ │ + ldmlt r0, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ + strpl lr, [r5, #-2509] @ 0xfffff633 │ │ │ │ + strpl lr, [r7, #-2509] @ 0xfffff633 │ │ │ │ + blx 0xffd6e906 │ │ │ │ + strbmi sl, [r0], -r4, lsl #18 │ │ │ │ + @ instruction: 0xffdef7f3 │ │ │ │ + @ instruction: 0xf47f2800 │ │ │ │ + @ instruction: 0x07e0a8f8 │ │ │ │ + ldmdage sp!, {r0, r1, r2, r3, r4, r5, r6, r8, sl, ip, sp, lr, pc}^ │ │ │ │ + sbcpl pc, r3, r4, asr #7 │ │ │ │ + @ instruction: 0xf10104a1 │ │ │ │ + @ instruction: 0xf8d880f4 │ │ │ │ + @ instruction: 0xf8d33050 │ │ │ │ + vshr.u64 , q4, #61 │ │ │ │ + blcs 0x13d570 │ │ │ │ + eorshi pc, r1, r2, asr #4 │ │ │ │ + @ instruction: 0xf47f2800 │ │ │ │ + vst2. {d26-d27}, [pc :128], r4 │ │ │ │ + vsubw.s8 , q0, d0 │ │ │ │ + eormi r0, r3, r0, asr #6 │ │ │ │ + svceq 0x0080f5b3 │ │ │ │ + ldrbhi pc, [r4, -r2]! @ │ │ │ │ + strbcs pc, [r0, #964] @ 0x3c4 @ │ │ │ │ + mvnsvc pc, #64, 4 │ │ │ │ + stceq 0, cr4, [r2, #-140]! @ 0xffffff74 │ │ │ │ + vst2.8 {d4-d7}, [r4 :64]! │ │ │ │ + @ instruction: 0xf5b32370 │ │ │ │ + b 0x147c758 │ │ │ │ + @ instruction: 0xf0030545 │ │ │ │ + stmdbge r4, {r0, r4, r5, r6, r7, pc} │ │ │ │ + vmlsl.u q10, d4, d0[0] │ │ │ │ + @ instruction: 0xf0024403 │ │ │ │ + stmib sp, {r0, r1, r9}^ │ │ │ │ + andls r4, r6, #4, 10 @ 0x1000000 │ │ │ │ + ldc2 7, cr15, [r2], #992 @ 0x3e0 │ │ │ │ + stmdalt r8, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + msrvc SPSR_, #4 │ │ │ │ + svcvc 0x0060f1b3 │ │ │ │ + teqphi r2, r0 @ p-variant is OBSOLETE │ │ │ │ + ldrmi r2, [r3], -r0, lsl #4 │ │ │ │ + stmdbeq r3!, {r1, r2, r8, r9, ip, pc}^ │ │ │ │ + strcs lr, [r7, #-2509] @ 0xfffff633 │ │ │ │ + mvnscc pc, #50331648 @ 0x3000000 │ │ │ │ + andeq pc, sl, #196, 6 @ 0x10000003 │ │ │ │ + tstmi r3, #4, 18 @ 0x10000 │ │ │ │ + vst4.8 {d0,d2,d4,d6}, [r2 :128], r2 │ │ │ │ + strbmi r3, [r0], -r0, lsl #4 │ │ │ │ + mvneq r4, sl, asr r0 │ │ │ │ + orrcs pc, r0, #50331648 @ 0x3000000 │ │ │ │ + vmov.i32 q10, #195 @ 0x000000c3 │ │ │ │ + vhsub.u8 d21, d20, d3 │ │ │ │ + andls r6, r4, #128, 8 @ 0x80000000 │ │ │ │ + bicmi lr, r4, #274432 @ 0x43000 │ │ │ │ + movwls r0, #20571 @ 0x505b │ │ │ │ + ldc2l 7, cr15, [r8, #992]! @ 0x3e0 │ │ │ │ + stmdalt r0!, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + svceq 0x0020f5b3 │ │ │ │ + andhi pc, ip, #0 │ │ │ │ + svceq 0x0040f5b3 │ │ │ │ + ldmdage r7, {r0, r1, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc} │ │ │ │ + stcpl 3, cr15, [r0], {196} @ 0xc4 │ │ │ │ + vpmax.s8 d16, d19, d19 │ │ │ │ + vmls.f d23, d16, d1[1] │ │ │ │ + @ instruction: 0xf643050a │ │ │ │ vmvn.i32 d16, #2304 @ 0x00000900 │ │ │ │ - stmdbge r4, {r1, r3, r9} │ │ │ │ - svclt 0x0008459e │ │ │ │ - strbmi r4, [r0], -r2, ror #12 │ │ │ │ - stcne 3, cr15, [r1], {196} @ 0xc4 │ │ │ │ - ldreq pc, [ip, #-5] │ │ │ │ - streq lr, [ip, #-2629] @ 0xfffff5bb │ │ │ │ - ands pc, r0, sp, asr #17 │ │ │ │ - vabal.u8 , d4, d8 │ │ │ │ - vabal.u8 q10, d4, d3 │ │ │ │ - strls r2, [r6, #-1027] @ 0xfffffbfd │ │ │ │ - @ instruction: 0xf7f69405 │ │ │ │ - @ instruction: 0xf7fffd6b │ │ │ │ - stmib sp, {r1, r2, r4, r6, fp, ip, sp, pc}^ │ │ │ │ - stmdbge r4, {r2, r8} │ │ │ │ - stmib sp, {r6, r9, sl, lr}^ │ │ │ │ - strls r5, [r8], #-518 @ 0xfffffdfa │ │ │ │ - blx 0x1c6ea64 │ │ │ │ - svclt 0x00d4f7fe │ │ │ │ + @ instruction: 0xf1bc020a │ │ │ │ + svclt 0x00080f00 │ │ │ │ + @ instruction: 0xf003462a │ │ │ │ + vorr.i32 d16, #52224 @ 0x0000cc00 │ │ │ │ + stmdbge r4, {r0, r7, r8, sl, ip} │ │ │ │ + strbmi r4, [r0], -fp, lsr #6 │ │ │ │ + movwcs r9, #4872 @ 0x1308 │ │ │ │ + movwcs r9, #768 @ 0x300 │ │ │ │ + strne pc, [r1, #-964] @ 0xfffffc3c │ │ │ │ + andsgt pc, r0, sp, asr #17 │ │ │ │ + vabal.u8 , d4, d9 │ │ │ │ + strls r4, [r6, #-1283] @ 0xfffffafd │ │ │ │ + streq pc, [pc, #-4] @ 0xb0a5c │ │ │ │ + strcs pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ + strls r9, [r5], #-1287 @ 0xfffffaf9 │ │ │ │ + ldc2l 7, cr15, [r4, #-984]! @ 0xfffffc28 │ │ │ │ + stmdalt r3!, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ smlabteq r4, sp, r9, lr │ │ │ │ strbmi sl, [r0], -r4, lsl #18 │ │ │ │ - strmi lr, [r6, #-2509] @ 0xfffff633 │ │ │ │ + strpl lr, [r6], #-2509 @ 0xfffff633 │ │ │ │ @ instruction: 0xf7fb9208 │ │ │ │ - @ instruction: 0xf7fefadf │ │ │ │ - sbccs fp, r0, #804 @ 0x324 │ │ │ │ - sbcseq pc, r0, #192, 4 │ │ │ │ - @ instruction: 0xf0014293 │ │ │ │ - vshl.s8 d8, d31, d0 │ │ │ │ - @ instruction: 0xf1b38318 │ │ │ │ - @ instruction: 0xf0011fc0 │ │ │ │ - sbcscs r8, r0, #1795162112 @ 0x6b000000 │ │ │ │ - sbceq pc, r0, #192, 4 │ │ │ │ - @ instruction: 0xf0014293 │ │ │ │ - adcscs r8, r0, #144, 6 @ 0x40000002 │ │ │ │ - sbceq pc, r0, #192, 4 │ │ │ │ - @ instruction: 0xf47e4293 │ │ │ │ - @ instruction: 0xf898afb0 │ │ │ │ - @ instruction: 0xf8d810d9 │ │ │ │ - @ instruction: 0xf8d830d0 │ │ │ │ - stmdbcs r0, {r2, r4, r6, r7, sp} │ │ │ │ - tstphi r6, r2 @ p-variant is OBSOLETE │ │ │ │ - b 0x1174944 │ │ │ │ - bicsmi r0, fp, #134217730 @ 0x8000002 │ │ │ │ - movweq pc, #4099 @ 0x1003 @ │ │ │ │ - @ instruction: 0xf47e2b00 │ │ │ │ - @ instruction: 0xf3c4af9e │ │ │ │ - movwcs r2, #4611 @ 0x1203 │ │ │ │ - stmdbge r4, {r2, r9, ip, pc} │ │ │ │ - andmi pc, r3, #196, 6 @ 0x10000003 │ │ │ │ - andls r4, r5, #64, 12 @ 0x4000000 │ │ │ │ - andeq pc, pc, #4 │ │ │ │ - vsubw.u8 , q2, d0 │ │ │ │ - stmib sp, {r0, r1, sl, ip, sp}^ │ │ │ │ - andcs r2, r2, #100663296 @ 0x6000000 │ │ │ │ - @ instruction: 0xf7f59508 │ │ │ │ - @ instruction: 0xf7fffc29 │ │ │ │ - @ instruction: 0xf5b3b800 │ │ │ │ - @ instruction: 0xf0010fa0 │ │ │ │ - vqshl.s8 q4, q7, q8 │ │ │ │ - @ instruction: 0xf5b38302 │ │ │ │ - @ instruction: 0xf0010f80 │ │ │ │ - andscs r8, r0, #1627389952 @ 0x61000000 │ │ │ │ - subeq pc, r0, #192, 4 │ │ │ │ - @ instruction: 0xf0014293 │ │ │ │ - andscs r8, r0, #1090519040 @ 0x41000000 │ │ │ │ - eorseq pc, r0, #192, 4 │ │ │ │ - @ instruction: 0xf47e4293 │ │ │ │ - @ instruction: 0xf404af72 │ │ │ │ - vbic.i32 q10, #49152 @ 0x0000c000 │ │ │ │ - @ instruction: 0xf0042903 │ │ │ │ - vabdl.u8 q8, d4, d15 │ │ │ │ - @ instruction: 0xf5b34603 │ │ │ │ - @ instruction: 0xf0024f70 │ │ │ │ - movwcs r8, #4742 @ 0x1286 │ │ │ │ - strbmi sl, [r0], -r4, lsl #18 │ │ │ │ - vmov.i32 d20, #-905969664 @ 0xca000000 │ │ │ │ - stmib sp, {r0, r1, sl, ip, sp}^ │ │ │ │ - strls r9, [r6, -r4, lsl #12] │ │ │ │ - strmi lr, [r7, #-2509] @ 0xfffff633 │ │ │ │ - mcr2 7, 3, pc, cr2, cr5, {7} @ │ │ │ │ - svclt 0x0058f7fe │ │ │ │ - svceq 0x00a0f5b2 │ │ │ │ - svcge 0x0053f47e │ │ │ │ - @ instruction: 0xf10202a2 │ │ │ │ - eoreq r8, r3, #201 @ 0xc9 │ │ │ │ - strbhi pc, [r3, #-256] @ 0xffffff00 @ │ │ │ │ - cmnpvs r0, #4, 8 @ p-variant is OBSOLETE @ 0x4000000 │ │ │ │ - svcvs 0x0070f5b3 │ │ │ │ - svcge 0x0047f47e │ │ │ │ - movwmi pc, #13252 @ 0x33c4 @ │ │ │ │ - rsclt r9, r3, #4, 6 @ 0x10000000 │ │ │ │ - strbmi sl, [r0], -r4, lsl #18 │ │ │ │ + @ instruction: 0xf7fefa77 │ │ │ │ + stmib sp, {r0, r5, r6, r7, r8, r9, sl, fp, ip, sp, pc}^ │ │ │ │ + stmdbge r4, {r2, r8} │ │ │ │ + stmib sp, {r6, r9, sl, lr}^ │ │ │ │ + strls r5, [r8], #-518 @ 0xfffffdfa │ │ │ │ + blx 0xffaeea84 │ │ │ │ + svclt 0x00d6f7fe │ │ │ │ + vmlal.s q9, d16, d0[0] │ │ │ │ + addsmi r0, r3, #208, 4 │ │ │ │ + strthi pc, [r0], #-1 │ │ │ │ + tstphi r9, #0, 4 @ p-variant is OBSOLETE │ │ │ │ + svcne 0x00c0f1b3 │ │ │ │ + ldrbhi pc, [ip], #-1 @ │ │ │ │ + vrshr.s64 q9, q0, #64 │ │ │ │ + addsmi r0, r3, #192, 4 │ │ │ │ + orrhi pc, r1, #1 │ │ │ │ + vrshr.s64 d18, d16, #64 │ │ │ │ + addsmi r0, r3, #192, 4 │ │ │ │ + svcge 0x00bdf47e │ │ │ │ + smullsne pc, r9, r8, r8 @ │ │ │ │ + ldrsbcc pc, [r0], #136 @ 0x88 @ │ │ │ │ + ldrsbcs pc, [r4], #136 @ 0x88 @ │ │ │ │ + @ instruction: 0xf0022900 │ │ │ │ + svceq 0x009b80f7 │ │ │ │ + orreq lr, r2, #274432 @ 0x43000 │ │ │ │ + @ instruction: 0xf00343db │ │ │ │ + blcs 0xb16f0 │ │ │ │ + svcge 0x00abf47e │ │ │ │ + andcs pc, r3, #196, 6 @ 0x10000003 │ │ │ │ + andls r2, r4, #67108864 @ 0x4000000 │ │ │ │ + @ instruction: 0xf3c4a904 │ │ │ │ + strbmi r4, [r0], -r3, lsl #4 │ │ │ │ + @ instruction: 0xf0049205 │ │ │ │ + movwls r0, #527 @ 0x20f │ │ │ │ strcc pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ - addseq r2, fp, pc, lsl #4 │ │ │ │ - stmib sp, {r3, r8, sl, ip, pc}^ │ │ │ │ - movwls r4, #29189 @ 0x7205 │ │ │ │ - @ instruction: 0xffa0f7f9 │ │ │ │ - svclt 0x0036f7fe │ │ │ │ + strcs lr, [r6], #-2509 @ 0xfffff633 │ │ │ │ + strls r2, [r8, #-514] @ 0xfffffdfe │ │ │ │ + ldc2 7, cr15, [r2], #-980 @ 0xfffffc2c │ │ │ │ + stmdalt sp, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ svceq 0x00a0f5b3 │ │ │ │ - svcge 0x0031f47e │ │ │ │ - @ instruction: 0xf14002a7 │ │ │ │ - @ instruction: 0xf02484a3 │ │ │ │ - @ instruction: 0xf64e437f │ │ │ │ - vmvn.i32 , #3840 @ 0x00000f00 │ │ │ │ - vld1.8 {d0-d3}, [r3] │ │ │ │ - addsmi r0, r3, #224, 6 @ 0x80000003 │ │ │ │ - @ instruction: 0xf8d8d108 │ │ │ │ - orrcs r1, r0, #208 @ 0xd0 │ │ │ │ - movwne pc, #704 @ 0x2c0 @ │ │ │ │ - orrmi r2, fp, #0, 4 │ │ │ │ - andhi pc, r6, r2 │ │ │ │ + strbhi pc, [pc], #1 @ 0xb0b24 @ │ │ │ │ + movwhi pc, #12800 @ 0x3200 @ │ │ │ │ + svceq 0x0080f5b3 │ │ │ │ + ldrbhi pc, [r2], #-1 @ │ │ │ │ + vmov.i32 d18, #0 @ 0x00000000 │ │ │ │ + addsmi r0, r3, #64, 4 │ │ │ │ + ldrthi pc, [r2], #-1 @ │ │ │ │ + vmov.i32 d18, #0 @ 0x00000000 │ │ │ │ + addsmi r0, r3, #48, 4 │ │ │ │ + svcge 0x007ff47e │ │ │ │ + cmnpmi r0, #4, 8 @ p-variant is OBSOLETE @ 0x4000000 │ │ │ │ + stmdbmi r3, {r2, r6, r7, r8, r9, ip, sp, lr, pc} │ │ │ │ + streq pc, [pc, -r4] │ │ │ │ + strcs pc, [r3], -r4, asr #7 │ │ │ │ + svcmi 0x0070f5b3 │ │ │ │ + rsbshi pc, sl, #2 │ │ │ │ + stmdbge r4, {r0, r8, r9, sp} │ │ │ │ + ldrmi r4, [sl], -r0, asr #12 │ │ │ │ + strcc pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ + stmdbvs r4, {r0, r2, r3, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ + stmib sp, {r1, r2, r8, r9, sl, ip, pc}^ │ │ │ │ + @ instruction: 0xf7f54507 │ │ │ │ + @ instruction: 0xf7fefe6b │ │ │ │ + @ instruction: 0xf5b2bf65 │ │ │ │ + @ instruction: 0xf47e0fa0 │ │ │ │ + adceq sl, r2, #96, 30 @ 0x180 │ │ │ │ + adcshi pc, sl, r2, lsl #2 │ │ │ │ + @ instruction: 0xf1000223 │ │ │ │ + vst3.8 {d8,d10,d12}, [r4 :256] │ │ │ │ + @ instruction: 0xf5b36370 │ │ │ │ + @ instruction: 0xf47e6f70 │ │ │ │ + vmov.f32 q13, #-0.15625 @ 0xbe200000 │ │ │ │ + movwls r4, #17155 @ 0x4303 │ │ │ │ stmdbge r4, {r0, r1, r5, r6, r7, r9, ip, sp, pc} │ │ │ │ vmlsl.u q10, d4, d0[0] │ │ │ │ - addseq r2, fp, r3, lsl #4 │ │ │ │ - movwcs lr, #39373 @ 0x99cd │ │ │ │ - movwcs r2, #4609 @ 0x1201 │ │ │ │ - movwcs lr, #18893 @ 0x49cd │ │ │ │ - sbcpl pc, r0, #196, 6 @ 0x10000003 │ │ │ │ - movwmi pc, #13252 @ 0x33c4 @ │ │ │ │ - strcc pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ - movwcs lr, #27085 @ 0x69cd │ │ │ │ - @ instruction: 0xf7f79408 │ │ │ │ - @ instruction: 0xf7fef82d │ │ │ │ - @ instruction: 0xf44fbf7a │ │ │ │ - vsubl.s8 , d0, d0 │ │ │ │ - b 0x1c15a8 │ │ │ │ - @ instruction: 0xf5b30302 │ │ │ │ - @ instruction: 0xf0010fc0 │ │ │ │ - vmin.s8 q4, q8, q9 │ │ │ │ - @ instruction: 0xf5b38394 │ │ │ │ - @ instruction: 0xf0011f00 │ │ │ │ - @ instruction: 0xf5b38764 │ │ │ │ - @ instruction: 0xf0010f80 │ │ │ │ - blcs 0xd28f4 │ │ │ │ - mrcge 4, 5, APSR_nzcv, cr7, cr15, {3} │ │ │ │ - rsceq pc, pc, #4 │ │ │ │ + andcs r3, pc, #50331648 @ 0x3000000 │ │ │ │ + strls r0, [r8, #-155] @ 0xffffff65 │ │ │ │ + andmi lr, r5, #3358720 @ 0x334000 │ │ │ │ + @ instruction: 0xf7f99307 │ │ │ │ + @ instruction: 0xf7feffa9 │ │ │ │ + @ instruction: 0xf5b3bf43 │ │ │ │ + @ instruction: 0xf47e0fa0 │ │ │ │ + adceq sl, r7, #62, 30 @ 0xf8 │ │ │ │ + strthi pc, [r1], #320 @ 0x140 │ │ │ │ + cmnpmi pc, #36 @ p-variant is OBSOLETE @ 0x24 │ │ │ │ + rsbsne pc, pc, #81788928 @ 0x4e00000 │ │ │ │ + andeq pc, pc, #192, 4 │ │ │ │ + mvneq pc, #587202560 @ 0x23000000 │ │ │ │ + @ instruction: 0xd1084293 │ │ │ │ + ldrsbne pc, [r0], #136 @ 0x88 @ │ │ │ │ + vsubw.s8 q9, q8, d0 │ │ │ │ + andcs r1, r0, #0, 6 │ │ │ │ + @ instruction: 0xf001438b │ │ │ │ + rsclt r8, r3, #64749568 @ 0x3dc0000 │ │ │ │ + strbmi sl, [r0], -r4, lsl #18 │ │ │ │ + andcs pc, r3, #196, 6 @ 0x10000003 │ │ │ │ + stmib sp, {r0, r1, r3, r4, r7}^ │ │ │ │ + andcs r2, r1, #603979776 @ 0x24000000 │ │ │ │ + stmib sp, {r0, r8, r9, sp}^ │ │ │ │ + vsubw.u8 q9, q2, d4 │ │ │ │ + vmlal.u , d20, d0[0] │ │ │ │ + vsubw.u8 q10, q2, d3 │ │ │ │ + stmib sp, {r0, r1, sl, ip, sp}^ │ │ │ │ + strls r2, [r8], #-774 @ 0xfffffcfa │ │ │ │ + @ instruction: 0xf836f7f7 │ │ │ │ + svclt 0x0087f7fe │ │ │ │ + andpl pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ + rsbmi pc, r0, #192, 4 │ │ │ │ + movweq lr, #10756 @ 0x2a04 │ │ │ │ + svceq 0x00c0f5b3 │ │ │ │ + strbthi pc, [r5], r1 @ │ │ │ │ + orrshi pc, r5, #0, 4 │ │ │ │ + svcne 0x0000f5b3 │ │ │ │ + ldrbhi pc, [r7, -r1] @ │ │ │ │ + svceq 0x0080f5b3 │ │ │ │ + ldrhi pc, [lr, -r1] │ │ │ │ + @ instruction: 0xf47f2b00 │ │ │ │ + @ instruction: 0xf004aeb7 │ │ │ │ + bcs 0x8b1818 │ │ │ │ + ldrhi pc, [r8, #2] │ │ │ │ + rscseq pc, pc, #20 │ │ │ │ + ldrmi lr, [r4], -pc, asr #20 │ │ │ │ + @ instruction: 0xf0024617 │ │ │ │ + vst3.32 {d24-d26}, [pc :128]! │ │ │ │ + vmlal.s , d0, d0[0] │ │ │ │ + andsmi r0, r4, #16, 4 │ │ │ │ + ldrhi pc, [sl, #2]! │ │ │ │ + strt r2, [r3], r0, lsl #4 │ │ │ │ + movtpl pc, #5060 @ 0x13c4 @ │ │ │ │ + svceq 0x0030f014 │ │ │ │ + @ instruction: 0xf47e9309 │ │ │ │ + @ instruction: 0xf3c4aedc │ │ │ │ + vaddw.u8 q9, q2, d3 │ │ │ │ + stmdbcs sp, {r8, r9, ip, lr} │ │ │ │ + andcs fp, r1, #24, 30 @ 0x60 │ │ │ │ + @ instruction: 0xf002290f │ │ │ │ + andls r8, r0, #191 @ 0xbf │ │ │ │ + vmlsl.u q10, d4, d0[0] │ │ │ │ + tstls r6, r3, lsl #4 │ │ │ │ + stmdbge r4, {r0, r1, r2, r9, ip, pc} │ │ │ │ + rsbscc pc, sp, #1342177284 @ 0x50000004 │ │ │ │ + andeq pc, r5, #192, 4 │ │ │ │ + streq pc, [pc], #-4 @ 0xb0cbc │ │ │ │ + strls r9, [r8], #-772 @ 0xfffffcfc │ │ │ │ + strls r2, [r5], #-1024 @ 0xfffffc00 │ │ │ │ + stc2 7, cr15, [r2, #984] @ 0x3d8 │ │ │ │ + svclt 0x0035f7fe │ │ │ │ + vmvn.i32 d18, #0 @ 0x00000000 │ │ │ │ + eormi r0, r2, r0, ror r2 │ │ │ │ + cdpmi 3, 0, cr15, cr3, cr4, {6} │ │ │ │ + stceq 0, cr15, [pc], {4} │ │ │ │ + svceq 0x0080f5b2 │ │ │ │ + strcs pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ + cmpphi r8, #2 @ p-variant is OBSOLETE │ │ │ │ + addhi pc, r2, #0, 4 │ │ │ │ + svcne 0x0010f1b2 │ │ │ │ + strbhi pc, [r7], #-2 @ │ │ │ │ + strhi pc, [r4, r0, lsl #4]! │ │ │ │ @ instruction: 0xf0022a20 │ │ │ │ - @ instruction: 0xf014858b │ │ │ │ - b 0x1471858 │ │ │ │ - @ instruction: 0x46174614 │ │ │ │ - strthi pc, [sl], #2 │ │ │ │ - subvc pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ - andseq pc, r0, #192, 4 │ │ │ │ - @ instruction: 0xf0024214 │ │ │ │ - andcs r8, r0, #725614592 @ 0x2b400000 │ │ │ │ - vrsubhn.i16 d30, q10, │ │ │ │ - @ instruction: 0xf0145341 │ │ │ │ - movwls r0, #40752 @ 0x9f30 │ │ │ │ - mcrge 4, 6, pc, cr15, cr14, {3} @ │ │ │ │ - smlabtcs r3, r4, r3, pc @ │ │ │ │ - movwpl pc, #964 @ 0x3c4 @ │ │ │ │ - svclt 0x0018290d │ │ │ │ - stmdbcs pc, {r0, r9, sp} @ │ │ │ │ - sbchi pc, lr, r2 │ │ │ │ - strbmi r9, [r0], -r0, lsl #4 │ │ │ │ - andmi pc, r3, #196, 6 @ 0x10000003 │ │ │ │ - andls r9, r7, #-2147483647 @ 0x80000001 │ │ │ │ - vmla.i8 d26, d5, d4 │ │ │ │ - vmvn.i32 , #3328 @ 0x00000d00 │ │ │ │ - @ instruction: 0xf0040205 │ │ │ │ - movwls r0, #17423 @ 0x440f │ │ │ │ - strcs r9, [r0], #-1032 @ 0xfffffbf8 │ │ │ │ - @ instruction: 0xf7f69405 │ │ │ │ - @ instruction: 0xf7fefd79 │ │ │ │ - eorscs fp, r0, #40, 30 @ 0xa0 │ │ │ │ - rsbseq pc, r0, #192, 4 │ │ │ │ - @ instruction: 0xf0044022 │ │ │ │ - vmull.u8 q8, d4, d15 │ │ │ │ - @ instruction: 0xf5b22103 │ │ │ │ - @ instruction: 0xf3c40f80 │ │ │ │ - @ instruction: 0xf0024403 │ │ │ │ - vcge.s8 q4, q0, │ │ │ │ - @ instruction: 0xf1b28281 │ │ │ │ - @ instruction: 0xf0021f10 │ │ │ │ - vshl.s8 q4, , q0 │ │ │ │ - bcs 0x8d2b90 │ │ │ │ - strhi pc, [sl], #-2 │ │ │ │ - andshi pc, r6, #536870912 @ 0x20000000 │ │ │ │ - @ instruction: 0xf0022a00 │ │ │ │ - tstls r4, r4, lsl r4 │ │ │ │ - stmdbge r4, {r6, r9, sl, lr} │ │ │ │ + vshl.s8 d8, d9, d2 │ │ │ │ + bcs 0xd152c │ │ │ │ + ldrhi pc, [r4], #-2 │ │ │ │ + strbmi sl, [r0], -r4, lsl #18 │ │ │ │ subseq pc, r5, #805306372 @ 0x30000004 │ │ │ │ andeq pc, sl, #192, 4 │ │ │ │ - stmib sp, {r0, r2, sl, ip, pc}^ │ │ │ │ + @ instruction: 0xf8cd9404 │ │ │ │ + stmib sp, {r2, r4, sp, lr, pc}^ │ │ │ │ strls ip, [r8, #-1286] @ 0xfffffafa │ │ │ │ - @ instruction: 0xfff2f7f4 │ │ │ │ - mcrlt 7, 4, pc, cr4, cr14, {7} @ │ │ │ │ - vmlal.u , d20, d3[4] │ │ │ │ - strbmi r5, [r0], -r0, asr #3 │ │ │ │ - stmdbge r4, {r1, r2, r8, ip, pc} │ │ │ │ - andcc pc, r3, #196, 6 @ 0x10000003 │ │ │ │ - movwls r0, #41115 @ 0xa09b │ │ │ │ + @ instruction: 0xfffaf7f4 │ │ │ │ + mrclt 7, 4, APSR_nzcv, cr0, cr14, {7} │ │ │ │ movwcs pc, #13252 @ 0x33c4 @ │ │ │ │ - vsubw.u8 , q2, d9 │ │ │ │ - stmib sp, {r0, r1, r8, r9, lr}^ │ │ │ │ - adceq r3, r3, #1879048192 @ 0x70000000 │ │ │ │ + rsclt r9, r3, #603979776 @ 0x24000000 │ │ │ │ + bicpl pc, r0, r4, asr #7 │ │ │ │ + tstls r6, r0, asr #12 │ │ │ │ + @ instruction: 0xf3c4a904 │ │ │ │ + addseq r4, fp, r3, lsl #4 │ │ │ │ + vsubw.u8 , q2, d10 │ │ │ │ + stmib sp, {r0, r1, r8, r9, ip, sp}^ │ │ │ │ + adceq r2, r3, #469762048 @ 0x1c000000 │ │ │ │ andeq pc, r1, #79 @ 0x4f │ │ │ │ movwcs fp, #3924 @ 0xf54 │ │ │ │ stmib sp, {r0, r8, r9, sp}^ │ │ │ │ @ instruction: 0xf7f62304 │ │ │ │ - @ instruction: 0xf7feff2f │ │ │ │ - @ instruction: 0xf3c4bede │ │ │ │ + @ instruction: 0xf7feff37 │ │ │ │ + vqrdmlah.s , q10, d2[6] │ │ │ │ eoreq r5, r6, #64, 4 │ │ │ │ - strthi pc, [r5], #-320 @ 0xfffffec0 │ │ │ │ + strthi pc, [r2], #-320 @ 0xfffffec0 │ │ │ │ mvnvc pc, #82837504 @ 0x4f00000 │ │ │ │ movweq pc, #62144 @ 0xf2c0 @ │ │ │ │ @ instruction: 0xf5b34023 │ │ │ │ @ instruction: 0xf47e2f5c │ │ │ │ - stmdbge r4, {r3, r4, r6, r9, sl, fp, sp, pc} │ │ │ │ + stmdbge r4, {r2, r5, r6, r9, sl, fp, sp, pc} │ │ │ │ @ instruction: 0xf0044640 │ │ │ │ movwcs r0, #5151 @ 0x141f │ │ │ │ strls r9, [r4], #-517 @ 0xfffffdfb │ │ │ │ strcc lr, [r6, #-2509] @ 0xfffff633 │ │ │ │ @ instruction: 0xf7f89508 │ │ │ │ - @ instruction: 0xf7fefdb3 │ │ │ │ - stcleq 14, cr11, [r3, #-300]! @ 0xfffffed4 │ │ │ │ + @ instruction: 0xf7fefdbb │ │ │ │ + stcleq 14, cr11, [r3, #-348]! @ 0xfffffea4 │ │ │ │ setend be │ │ │ │ - @ instruction: 0xf64f87ad │ │ │ │ + @ instruction: 0xf64f879d │ │ │ │ vmlal.s , d16, d0[4] │ │ │ │ eormi r0, r2, pc, lsl #4 │ │ │ │ svccs 0x005cf5b2 │ │ │ │ - mrcge 4, 1, APSR_nzcv, cr13, cr14, {3} │ │ │ │ + mcrge 4, 2, pc, cr9, cr14, {3} @ │ │ │ │ ldrsbcs pc, [r0], #136 @ 0x88 @ │ │ │ │ addeq pc, r2, #2 │ │ │ │ @ instruction: 0xf47e2a02 │ │ │ │ - @ instruction: 0xf003ae36 │ │ │ │ + @ instruction: 0xf003ae42 │ │ │ │ @ instruction: 0xf0040301 │ │ │ │ @ instruction: 0x4640011f │ │ │ │ - ldc2 7, cr15, [lr], #-992 @ 0xfffffc20 │ │ │ │ - mcrlt 7, 5, pc, cr5, cr14, {7} @ │ │ │ │ + mcrr2 7, 15, pc, r6, cr8 @ │ │ │ │ + mrclt 7, 5, APSR_nzcv, cr1, cr14, {7} │ │ │ │ setend be │ │ │ │ - @ instruction: 0xf4148763 │ │ │ │ + @ instruction: 0xf4148753 │ │ │ │ @ instruction: 0xf0400300 │ │ │ │ - beq 0x912340 │ │ │ │ + beq 0x912334 │ │ │ │ teqpeq pc, #-268435452 @ p-variant is OBSOLETE @ 0xf0000004 │ │ │ │ @ instruction: 0xf8d84023 │ │ │ │ - @ instruction: 0xf00100d0 │ │ │ │ - vabal.u8 q8, d4, d15 │ │ │ │ - @ instruction: 0xf5b34203 │ │ │ │ + vshr.u64 q8, q0, #60 │ │ │ │ + @ instruction: 0xf0014203 │ │ │ │ + @ instruction: 0xf5b3050f │ │ │ │ @ instruction: 0xf0014f70 │ │ │ │ - streq r8, [r0, sp, lsr #10] │ │ │ │ - mrcge 5, 0, APSR_nzcv, cr5, cr14, {3} │ │ │ │ + usada8eq r0, lr, r5, r8 │ │ │ │ + mcrge 5, 1, pc, cr1, cr14, {3} @ │ │ │ │ andls fp, r4, #805306382 @ 0x3000000e │ │ │ │ @ instruction: 0xf3c4a904 │ │ │ │ strbmi r3, [r0], -r3, lsl #4 │ │ │ │ stmib sp, {r0, r1, r2, r3, sl, sp}^ │ │ │ │ andcs r5, r2, #1342177280 @ 0x50000000 │ │ │ │ addseq r9, ip, r7, lsl #8 │ │ │ │ strls r2, [r8], #-768 @ 0xfffffd00 │ │ │ │ - mrc2 7, 5, pc, cr0, cr9, {7} │ │ │ │ - mrclt 7, 3, APSR_nzcv, cr11, cr14, {7} │ │ │ │ + mrc2 7, 5, pc, cr8, cr9, {7} │ │ │ │ + mcrlt 7, 4, pc, cr7, cr14, {7} @ │ │ │ │ vst1.32 {d16-d17}, [pc :128], r3 │ │ │ │ vbic.i32 q11, #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf0030110 │ │ │ │ vorr.i32 d16, #52224 @ 0x0000cc00 │ │ │ │ vsubl.u8 , d20, d1 │ │ │ │ @ instruction: 0xf0044003 │ │ │ │ tstmi sl, #3840 @ 0xf00 │ │ │ │ strne pc, [r1, #-964] @ 0xfffffc3c │ │ │ │ andls r4, r6, r1, lsr #7 │ │ │ │ - ldrthi pc, [r6], -r0 @ │ │ │ │ + ldrthi pc, [r0], -r0 @ │ │ │ │ strbmi sl, [r0], -r4, lsl #18 │ │ │ │ movwpl pc, #964 @ 0x3c4 @ │ │ │ │ andsgt pc, ip, sp, asr #17 │ │ │ │ strcs pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ strcs lr, [r8, #-2509] @ 0xfffff633 │ │ │ │ strcc lr, [r4], #-2509 @ 0xfffff633 │ │ │ │ - @ instruction: 0xf9daf7fa │ │ │ │ - mrclt 7, 2, APSR_nzcv, cr7, cr14, {7} │ │ │ │ - cdppl 3, 0, cr15, cr0, cr4, {6} │ │ │ │ - movweq pc, #61444 @ 0xf004 @ │ │ │ │ - beq 0xfe9f9674 │ │ │ │ - @ instruction: 0xf6439307 │ │ │ │ - vmvn.i32 d17, #1535 @ 0x000005ff │ │ │ │ - movwcs r0, #3082 @ 0xc0a │ │ │ │ - vsubl.u8 , d4, d0 │ │ │ │ - andls r1, r9, #268435456 @ 0x10000000 │ │ │ │ - rsbne pc, r9, #70254592 @ 0x4300000 │ │ │ │ - andeq pc, sl, #192, 4 │ │ │ │ - ldrmi sl, [lr, #2308] @ 0x904 │ │ │ │ - strbtmi fp, [r2], -r8, lsl #30 │ │ │ │ - vmlsl.u q10, d4, d0[0] │ │ │ │ - @ instruction: 0xf0051c81 │ │ │ │ - b 0x11f2310 │ │ │ │ - srsia sp, #12 │ │ │ │ - strls lr, [r8, #-16] │ │ │ │ - strmi pc, [r3, #-964] @ 0xfffffc3c │ │ │ │ + @ instruction: 0xf9e2f7fa │ │ │ │ + mcrlt 7, 3, pc, cr3, cr14, {7} @ │ │ │ │ + stcpl 3, cr15, [r0], {196} @ 0xc4 │ │ │ │ + @ instruction: 0xf6430aa3 │ │ │ │ + vbic.i32 d17, #327680 @ 0x00050000 │ │ │ │ + @ instruction: 0xf643050a │ │ │ │ + vmlal.s , d0, d1[6] │ │ │ │ + @ instruction: 0xf1bc020a │ │ │ │ + svclt 0x00080f00 │ │ │ │ + @ instruction: 0xf003462a │ │ │ │ + vorr.i32 d16, #52224 @ 0x0000cc00 │ │ │ │ + stmdbge r4, {r0, r7, r8, sl, ip} │ │ │ │ + strbmi r4, [r0], -fp, lsr #6 │ │ │ │ + movwcs r9, #4872 @ 0x1308 │ │ │ │ + movwcs r9, #768 @ 0x300 │ │ │ │ + strne pc, [r1, #-964] @ 0xfffffc3c │ │ │ │ + andsgt pc, r0, sp, asr #17 │ │ │ │ + vabal.u8 , d4, d9 │ │ │ │ + strls r4, [r6, #-1283] @ 0xfffffafd │ │ │ │ + streq pc, [pc, #-4] @ 0xb0eb4 │ │ │ │ strcs pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ - strls r9, [r5], #-1286 @ 0xfffffafa │ │ │ │ - blx 0x10eee92 │ │ │ │ - mcrlt 7, 1, pc, cr11, cr14, {7} @ │ │ │ │ + strls r9, [r5], #-1287 @ 0xfffffaf9 │ │ │ │ + blx 0x12eee9e │ │ │ │ + mrclt 7, 1, APSR_nzcv, cr7, cr14, {7} │ │ │ │ vst1.32 {d16-d17}, [pc :128], r2 │ │ │ │ vbic.i32 q11, #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf0020110 │ │ │ │ vmov.i32 d16, #52224 @ 0x0000cc00 │ │ │ │ vaddl.u8 , d20, d1 │ │ │ │ - b 0x1137ed8 │ │ │ │ + b 0x1137ee4 │ │ │ │ @ instruction: 0x43a10500 │ │ │ │ andmi pc, r3, r4, asr #7 │ │ │ │ andeq pc, pc, #4 │ │ │ │ eorgt pc, r4, sp, asr #17 │ │ │ │ @ instruction: 0xf0009006 │ │ │ │ - andls r8, r7, #1035993088 @ 0x3dc00000 │ │ │ │ + andls r8, r7, #1010827264 @ 0x3c400000 │ │ │ │ rsbsvs pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ andeq pc, pc, #192, 4 │ │ │ │ eormi r9, r2, r8, lsl #10 │ │ │ │ strpl pc, [r0, #-964] @ 0xfffffc3c │ │ │ │ strcs pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ strpl lr, [r4], #-2509 @ 0xfffff633 │ │ │ │ ldrbvs pc, [r0], #-1103 @ 0xfffffbb1 @ │ │ │ │ @@ -164593,2695 +164596,2701 @@ │ │ │ │ ldrbtcc pc, [sp], #581 @ 0x245 @ │ │ │ │ streq pc, [r5], #-704 @ 0xfffffd40 │ │ │ │ @ instruction: 0xf6439200 │ │ │ │ vrshr.s64 d17, d9, #64 │ │ │ │ stmdbge r4, {r1, r3, r9} │ │ │ │ stccs 6, cr4, [r0, #-256] @ 0xffffff00 │ │ │ │ strtmi fp, [r2], -r8, lsl #30 │ │ │ │ - blx 0x16ef0e │ │ │ │ - stcllt 7, cr15, [sp, #1016]! @ 0x3f8 │ │ │ │ + blx 0x36ef1a │ │ │ │ + ldcllt 7, cr15, [r9, #1016]! @ 0x3f8 │ │ │ │ cmnpmi r0, #4, 8 @ p-variant is OBSOLETE @ 0x4000000 │ │ │ │ svcmi 0x0070f5b3 │ │ │ │ @ instruction: 0xf8d8d104 │ │ │ │ @ instruction: 0x071830d0 │ │ │ │ - stclge 5, cr15, [r3, #248]! @ 0xf8 │ │ │ │ + stclge 5, cr15, [pc, #248]! @ 0xb1050 │ │ │ │ ldrdcc pc, [ip], r8 │ │ │ │ - andcc pc, r3, #196, 6 @ 0x10000003 │ │ │ │ - bicpl pc, r0, r4, asr #7 │ │ │ │ - @ instruction: 0xf0034640 │ │ │ │ - vorr.i32 d16, #52992 @ 0x0000cf00 │ │ │ │ - blcs 0x5f1f90 │ │ │ │ - vshl.s8 d9, d9, d2 │ │ │ │ - tstls r6, sp, asr r7 │ │ │ │ - andls sl, r8, #4, 18 @ 0x10000 │ │ │ │ - strcs r2, [pc], #-520 @ 0xb0f74 │ │ │ │ - strls r2, [r7], #-1280 @ 0xfffffb00 │ │ │ │ - stmib sp, {r0, sl, sp}^ │ │ │ │ + andeq pc, fp, #196, 6 @ 0x10000003 │ │ │ │ + andls r4, r9, #64, 12 @ 0x4000000 │ │ │ │ + tstpeq pc, #3 @ p-variant is OBSOLETE │ │ │ │ + sbcpl pc, r0, #196, 6 @ 0x10000003 │ │ │ │ + vorr.i16 d18, #50432 @ 0xc500 │ │ │ │ + vshl.s8 d3, d3, d2 │ │ │ │ + andls r8, r6, #28049408 @ 0x1ac0000 │ │ │ │ + andcs sl, r8, #4, 18 @ 0x10000 │ │ │ │ + strls r2, [r8], #-1295 @ 0xfffffaf1 │ │ │ │ + strls r2, [r7, #-1025] @ 0xfffffbff │ │ │ │ + stmib sp, {r8, sl, sp}^ │ │ │ │ @ instruction: 0xf7f74504 │ │ │ │ - @ instruction: 0xf7fefcfb │ │ │ │ - @ instruction: 0xf404bdc6 │ │ │ │ + @ instruction: 0xf7fefd03 │ │ │ │ + @ instruction: 0xf404bdd2 │ │ │ │ @ instruction: 0xf5b34370 │ │ │ │ @ instruction: 0xf43e4f70 │ │ │ │ - @ instruction: 0xf8d8adc0 │ │ │ │ + @ instruction: 0xf8d8adcc │ │ │ │ vaddl.u8 , d20, d12 │ │ │ │ - vsubl.u8 , d4, d3 │ │ │ │ - strbmi r5, [r0], -r0, asr #3 │ │ │ │ - tstpeq pc, #3 @ p-variant is OBSOLETE │ │ │ │ - streq pc, [fp], #-964 @ 0xfffffc3c │ │ │ │ - strls r2, [r9], #-2837 @ 0xfffff4eb │ │ │ │ - ldrhi pc, [sl, -r2, lsl #4]! │ │ │ │ - stmdbge r4, {r1, r2, r8, ip, pc} │ │ │ │ - andcs r9, r9, #8, 4 @ 0x80000000 │ │ │ │ - strcs r2, [r0, #-1039] @ 0xfffffbf1 │ │ │ │ - strcs r9, [r1], #-1031 @ 0xfffffbf9 │ │ │ │ + strbmi r0, [r0], -fp, lsl #4 │ │ │ │ + @ instruction: 0xf0039209 │ │ │ │ + vorr.i32 d16, #52992 @ 0x0000cf00 │ │ │ │ + blcs 0x605ab4 │ │ │ │ + strcc pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ + strbhi pc, [r8, -r2, lsl #4] @ │ │ │ │ + stmdbge r4, {r1, r2, r9, ip, pc} │ │ │ │ + strcs r2, [pc, #-521] @ 0xb0dbb │ │ │ │ + strcs r9, [r1], #-1032 @ 0xfffffbf8 │ │ │ │ + strcs r9, [r0, #-1287] @ 0xfffffaf9 │ │ │ │ strmi lr, [r4, #-2509] @ 0xfffff633 │ │ │ │ - ldc2l 7, cr15, [r8], {247} @ 0xf7 │ │ │ │ - stclt 7, cr15, [r3, #1016]! @ 0x3f8 │ │ │ │ + stc2l 7, cr15, [r0], #988 @ 0x3dc │ │ │ │ + stclt 7, cr15, [pc, #1016]! @ 0xb13d0 │ │ │ │ andsvs pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ addeq pc, r0, #192, 4 │ │ │ │ @ instruction: 0xf5b24022 │ │ │ │ @ instruction: 0xf0016f10 │ │ │ │ - vst1.16 {d24}, [pc], r7 │ │ │ │ + vst1.8 {d24}, [pc :256], r7 │ │ │ │ vmvn.i32 q11, #0 @ 0x00000000 │ │ │ │ eormi r0, r2, r0, lsl #5 │ │ │ │ svcvs 0x0040f5b2 │ │ │ │ - andshi pc, r5, r1 │ │ │ │ + andhi pc, r5, r1 │ │ │ │ svcvs 0x0060f5b2 │ │ │ │ - eorhi pc, r4, #2 │ │ │ │ + eorhi pc, r0, #2 │ │ │ │ cmnpvs ip, #1325400064 @ p-variant is OBSOLETE @ 0x4f000000 │ │ │ │ orreq pc, r0, #192, 4 │ │ │ │ @ instruction: 0xf47e421c │ │ │ │ - @ instruction: 0xf404ad0e │ │ │ │ + @ instruction: 0xf404ad1a │ │ │ │ @ instruction: 0xf5b34370 │ │ │ │ tstle r4, r0, ror pc │ │ │ │ ldrsbcc pc, [r0], #136 @ 0x88 @ │ │ │ │ @ instruction: 0xf53e071f │ │ │ │ - @ instruction: 0x4621ad7c │ │ │ │ + strtmi sl, [r1], -r8, lsl #27 │ │ │ │ @ instruction: 0xf7f3a804 │ │ │ │ - stmdbge r4, {r0, r3, r6, fp, ip, sp, lr, pc} │ │ │ │ + stmdbge r4, {r0, r2, r6, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf7f74640 │ │ │ │ - @ instruction: 0xf7fefecd │ │ │ │ - @ instruction: 0xf44fbd72 │ │ │ │ + @ instruction: 0xf7fefed5 │ │ │ │ + @ instruction: 0xf44fbd7e │ │ │ │ vorr.i32 d22, #0 @ 0x00000000 │ │ │ │ eormi r0, r3, r0, lsl #7 │ │ │ │ svcvs 0x0010f5b3 │ │ │ │ - ldrbthi pc, [r0], r1 @ │ │ │ │ + strbthi pc, [r0], r1 @ │ │ │ │ cmnpvs r0, #1325400064 @ p-variant is OBSOLETE @ 0x4f000000 │ │ │ │ orreq pc, r0, #192, 4 │ │ │ │ @ instruction: 0xf5b34023 │ │ │ │ @ instruction: 0xf0006f40 │ │ │ │ - @ instruction: 0xf5b387cb │ │ │ │ + @ instruction: 0xf5b387bb │ │ │ │ @ instruction: 0xf0026f60 │ │ │ │ - vst1.32 {d24-d27}, [pc :64], ip │ │ │ │ + vst1.32 {d24-d27}, [pc :64], lr │ │ │ │ vbic.i32 q11, #3072 @ 0x00000c00 │ │ │ │ andsmi r0, ip, #128, 6 │ │ │ │ - ldclge 4, cr15, [sp], {126} @ 0x7e │ │ │ │ + stclge 4, cr15, [r9], #504 @ 0x1f8 │ │ │ │ cmnpmi r0, #4, 8 @ p-variant is OBSOLETE @ 0x4000000 │ │ │ │ svcmi 0x0070f5b3 │ │ │ │ - stclge 4, cr15, [pc, #-248] @ 0xb0f7c │ │ │ │ + ldclge 4, cr15, [fp, #-248] @ 0xffffff08 │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ - @ instruction: 0xf81cf7f3 │ │ │ │ + @ instruction: 0xf818f7f3 │ │ │ │ strbmi sl, [r0], -r4, lsl #18 │ │ │ │ - mrc2 7, 5, pc, cr2, cr7, {7} │ │ │ │ - stcllt 7, cr15, [r5, #-1016] @ 0xfffffc08 │ │ │ │ + mrc2 7, 5, pc, cr10, cr7, {7} │ │ │ │ + ldcllt 7, cr15, [r1, #-1016] @ 0xfffffc08 │ │ │ │ vsubl.s8 q9, d16, d0 │ │ │ │ addsmi r0, r3, #192, 4 │ │ │ │ - rschi pc, r3, r1 │ │ │ │ + sbcshi pc, r3, r1 │ │ │ │ vrshr.s64 d18, d0, #64 │ │ │ │ addsmi r0, r3, #192, 4 │ │ │ │ - adcshi pc, r5, r1 │ │ │ │ + adchi pc, r5, r1 │ │ │ │ svceq 0x0040f5b3 │ │ │ │ - ldcge 4, cr15, [sp], #504 @ 0x1f8 │ │ │ │ + stclge 4, cr15, [r9], {126} @ 0x7e │ │ │ │ movwcs pc, #13252 @ 0x33c4 @ │ │ │ │ stmdbge r4, {r9, sp} │ │ │ │ movwcs lr, #18893 @ 0x49cd │ │ │ │ vmlsl.u q10, d4, d0[0] │ │ │ │ movwls r4, #25347 @ 0x6303 │ │ │ │ movweq pc, #61444 @ 0xf004 @ │ │ │ │ movwcs r9, #4871 @ 0x1307 │ │ │ │ strcc pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ @ instruction: 0xf7f69408 │ │ │ │ - @ instruction: 0xf7fef893 │ │ │ │ - @ instruction: 0xf5b3bd20 │ │ │ │ + @ instruction: 0xf7fef89b │ │ │ │ + @ instruction: 0xf5b3bd2c │ │ │ │ @ instruction: 0xf0010f60 │ │ │ │ - rsbcs r8, r0, #180, 2 @ 0x2d │ │ │ │ + rsbcs r8, r0, #164, 2 @ 0x29 │ │ │ │ rsceq pc, r0, #192, 4 │ │ │ │ @ instruction: 0xf0014293 │ │ │ │ - @ instruction: 0xf1b3819b │ │ │ │ + @ instruction: 0xf1b3818b │ │ │ │ @ instruction: 0xf47e1fd0 │ │ │ │ - @ instruction: 0xf8d8ac9a │ │ │ │ + @ instruction: 0xf8d8aca6 │ │ │ │ @ instruction: 0x464030d0 │ │ │ │ @ instruction: 0xf57e079b │ │ │ │ - movwcs sl, #7316 @ 0x1c94 │ │ │ │ + movwcs sl, #7328 @ 0x1ca0 │ │ │ │ andcs pc, r3, #196, 6 @ 0x10000003 │ │ │ │ andls sl, r4, #4, 18 @ 0x10000 │ │ │ │ andmi pc, r3, #196, 6 @ 0x10000003 │ │ │ │ @ instruction: 0xf0049205 │ │ │ │ vsubl.u8 q8, d4, d15 │ │ │ │ stmib sp, {r0, r1, sl, ip, sp}^ │ │ │ │ ldrmi r2, [sl], -r6, lsl #8 │ │ │ │ @ instruction: 0xf7f59508 │ │ │ │ - @ instruction: 0xf7fefe0d │ │ │ │ - @ instruction: 0xf5b3bcf8 │ │ │ │ + @ instruction: 0xf7fefe15 │ │ │ │ + @ instruction: 0xf5b3bd04 │ │ │ │ @ instruction: 0xf0010fc0 │ │ │ │ - andscs r8, r0, #212 @ 0xd4 │ │ │ │ + andscs r8, r0, #196 @ 0xc4 │ │ │ │ rsbeq pc, r0, #192, 4 │ │ │ │ @ instruction: 0xf0014293 │ │ │ │ - andscs r8, r0, #185 @ 0xb9 │ │ │ │ + andscs r8, r0, #169 @ 0xa9 │ │ │ │ subseq pc, r0, #192, 4 │ │ │ │ @ instruction: 0xf47e4293 │ │ │ │ - vmvn.i32 q13, #49407 @ 0x0000c0ff │ │ │ │ + vmvn.i32 q13, #52479 @ 0x0000ccff │ │ │ │ stmdbge r4, {r0, r1, r9, sp} │ │ │ │ strbmi r9, [r0], -r4, lsl #4 │ │ │ │ andmi pc, r3, #196, 6 @ 0x10000003 │ │ │ │ andls r2, r5, #0, 6 │ │ │ │ andeq pc, pc, #4 │ │ │ │ strcc pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ strcs lr, [r6], #-2509 @ 0xfffff633 │ │ │ │ strls r2, [r8, #-513] @ 0xfffffdff │ │ │ │ - stc2 7, cr15, [r2], #-980 @ 0xfffffc2c │ │ │ │ - mrrclt 7, 15, pc, ip, cr14 @ │ │ │ │ + stc2 7, cr15, [sl], #-980 @ 0xfffffc2c │ │ │ │ + stcllt 7, cr15, [r8], #-1016 @ 0xfffffc08 │ │ │ │ svcne 0x0000f5b3 │ │ │ │ - orrshi pc, r7, r1 │ │ │ │ + orrhi pc, r7, r1 │ │ │ │ vmov.i32 d18, #0 @ 0x00000000 │ │ │ │ addsmi r0, r3, #32, 4 │ │ │ │ - cmnphi r7, r1 @ p-variant is OBSOLETE │ │ │ │ + msrhi SPSR_sxc, r1 │ │ │ │ vmvn.i32 d18, #0 @ 0x00000000 │ │ │ │ addsmi r0, r3, #16, 4 │ │ │ │ - mcrrge 4, 7, pc, fp, cr14 @ │ │ │ │ + mrrcge 4, 7, pc, r7, cr14 @ │ │ │ │ cmnpmi r0, #4, 8 @ p-variant is OBSOLETE @ 0x4000000 │ │ │ │ - stmdbcs r3, {r2, r6, r7, r8, r9, ip, sp, lr, pc} │ │ │ │ + stmdbmi r3, {r2, r6, r7, r8, r9, ip, sp, lr, pc} │ │ │ │ streq pc, [pc, -r4] │ │ │ │ - strmi pc, [r3], -r4, asr #7 │ │ │ │ + strcs pc, [r3], -r4, asr #7 │ │ │ │ svcmi 0x0070f5b3 │ │ │ │ - strbhi pc, [pc, -r1]! @ │ │ │ │ + strbhi pc, [r2, -r1]! @ │ │ │ │ smullsne pc, r9, r8, r8 @ │ │ │ │ eorscc lr, r4, #216, 18 @ 0x360000 │ │ │ │ @ instruction: 0xf0012900 │ │ │ │ - svceq 0x009b8611 │ │ │ │ + svceq 0x009b8601 │ │ │ │ orreq lr, r2, #274432 @ 0x43000 │ │ │ │ @ instruction: 0xf00343db │ │ │ │ - blcs 0xb1dc4 │ │ │ │ - stcge 4, cr15, [pc], #-504 @ 0xb0fcc │ │ │ │ + blcs 0xb1dd0 │ │ │ │ + ldcge 4, cr15, [fp], #-504 @ 0xfffffe08 │ │ │ │ stmdbge r4, {r0, r8, r9, sp} │ │ │ │ ldrmi r4, [sl], -r0, asr #12 │ │ │ │ vsubw.u8 , q2, d0 │ │ │ │ stmib sp, {r0, r1, sl, ip, sp}^ │ │ │ │ - strls r9, [r6, -r4, lsl #12] │ │ │ │ + strls r6, [r6, -r4, lsl #18] │ │ │ │ strmi lr, [r7, #-2509] @ 0xfffff633 │ │ │ │ - @ instruction: 0xf8c0f7f5 │ │ │ │ - ldclt 7, cr15, [r7], {254} @ 0xfe │ │ │ │ + @ instruction: 0xf8c8f7f5 │ │ │ │ + stclt 7, cr15, [r3], #1016 @ 0x3f8 │ │ │ │ vsubw.s8 q9, q0, d16 │ │ │ │ addsmi r0, sl, #80, 6 @ 0x40000001 │ │ │ │ - tstphi sl, r2 @ p-variant is OBSOLETE │ │ │ │ - cmnphi sl, #268435456 @ p-variant is OBSOLETE @ 0x10000000 │ │ │ │ + tstphi r4, r2 @ p-variant is OBSOLETE │ │ │ │ + msrhi SPSR_fxc, #268435456 @ 0x10000000 │ │ │ │ svceq 0x00a0f5b2 │ │ │ │ - tstphi r3, r2 @ p-variant is OBSOLETE │ │ │ │ + tstphi lr, r2 @ p-variant is OBSOLETE │ │ │ │ tstpeq r0, #79 @ p-variant is OBSOLETE @ 0x4f │ │ │ │ - ldrbhi pc, [sp], r1, lsl #4 @ │ │ │ │ + strbhi pc, [pc], r1, lsl #4 @ │ │ │ │ movteq pc, #704 @ 0x2c0 @ │ │ │ │ @ instruction: 0xf002429a │ │ │ │ - @ instruction: 0x232080e5 │ │ │ │ + @ instruction: 0x232080df │ │ │ │ movteq pc, #704 @ 0x2c0 @ │ │ │ │ @ instruction: 0xf47e429a │ │ │ │ - tstls r4, r4, lsl #24 │ │ │ │ - stmdbge r4, {r6, r9, sl, lr} │ │ │ │ - adccs pc, r1, #805306372 @ 0x30000004 │ │ │ │ - andeq pc, sl, #192, 4 │ │ │ │ - stmib sp, {r0, r2, sl, ip, pc}^ │ │ │ │ - strls ip, [r8, #-1286] @ 0xfffffafa │ │ │ │ - stc2l 7, cr15, [r4, #-976]! @ 0xfffffc30 │ │ │ │ - bllt 0xffe6f230 │ │ │ │ - vsubw.s8 q9, q0, d16 │ │ │ │ - addsmi r0, sl, #80, 6 @ 0x40000001 │ │ │ │ - andshi pc, r2, #2 │ │ │ │ - adchi pc, r9, #268435456 @ 0x10000000 │ │ │ │ - svceq 0x00a0f5b2 │ │ │ │ - mvnshi pc, r2 │ │ │ │ - tstpeq r0, #79 @ p-variant is OBSOLETE @ 0x4f │ │ │ │ - ldrhi pc, [pc], r1, lsl #4 │ │ │ │ - movteq pc, #704 @ 0x2c0 @ │ │ │ │ + stmdbge r4, {r4, sl, fp, sp, pc} │ │ │ │ + vmax.s8 q10, , q0 │ │ │ │ + vsubl.s8 q9, d16, d17 │ │ │ │ + strls r0, [r4], #-522 @ 0xfffffdf6 │ │ │ │ + ands pc, r4, sp, asr #17 │ │ │ │ + strgt lr, [r6, #-2509] @ 0xfffff633 │ │ │ │ + @ instruction: 0xf7f49508 │ │ │ │ + @ instruction: 0xf7fefd6b │ │ │ │ + @ instruction: 0x2320bc01 │ │ │ │ + cmppeq r0, #192, 4 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf002429a │ │ │ │ - @ instruction: 0x232081e5 │ │ │ │ - movteq pc, #704 @ 0x2c0 @ │ │ │ │ - @ instruction: 0xf47e429a │ │ │ │ - ldrdls sl, [r4, -sl] │ │ │ │ - stmdbge r4, {r6, r9, sl, lr} │ │ │ │ + vqsub.s8 d8, d1, d5 │ │ │ │ + @ instruction: 0xf5b28298 │ │ │ │ + @ instruction: 0xf0020fa0 │ │ │ │ + @ instruction: 0xf04f81ff │ │ │ │ + vcge.s8 d0, d1, d0 │ │ │ │ + vsubhn.i16 d24, q8, │ │ │ │ + addsmi r0, sl, #64, 6 │ │ │ │ + mvnhi pc, r2 │ │ │ │ + vsubw.s8 q9, q0, d16 │ │ │ │ + addsmi r0, sl, #64, 6 │ │ │ │ + blge 0xffa2e474 │ │ │ │ + strbmi sl, [r0], -r4, lsl #18 │ │ │ │ adcsvs pc, r1, #69206016 @ 0x4200000 │ │ │ │ andeq pc, sl, #192, 4 │ │ │ │ - stmib sp, {r0, r2, sl, ip, pc}^ │ │ │ │ + @ instruction: 0xf8cd9404 │ │ │ │ + stmib sp, {r2, r4, sp, lr, pc}^ │ │ │ │ strls ip, [r8, #-1286] @ 0xfffffafa │ │ │ │ - ldc2 7, cr15, [sl, #-976]! @ 0xfffffc30 │ │ │ │ - bllt 0xff3ef284 │ │ │ │ + stc2l 7, cr15, [r0, #-976] @ 0xfffffc30 │ │ │ │ + bllt 0xff66f294 │ │ │ │ vsubl.s8 q9, d0, d16 │ │ │ │ addsmi r0, r3, #64, 4 │ │ │ │ - ldrbhi pc, [r3, -r1]! @ │ │ │ │ - ldrhi pc, [r4, -r0, lsl #4] │ │ │ │ + strbhi pc, [r5, -r1]! @ │ │ │ │ + strhi pc, [r2, -r0, lsl #4] │ │ │ │ svceq 0x0080f5b3 │ │ │ │ - subhi pc, fp, r2 │ │ │ │ + eorshi pc, pc, r2 │ │ │ │ vmov.i32 d18, #0 @ 0x00000000 │ │ │ │ addsmi r0, r3, #64, 4 │ │ │ │ - eorshi pc, r2, r2 │ │ │ │ + eorhi pc, r6, r2 │ │ │ │ svcne 0x0040f5b3 │ │ │ │ - blge 0xfee2e4b0 │ │ │ │ + blge 0xff0ae4c0 │ │ │ │ strbmi sl, [r0], -r4, lsl #18 │ │ │ │ movwcs pc, #13252 @ 0x33c4 @ │ │ │ │ strpl lr, [r6, #-2509] @ 0xfffff633 │ │ │ │ - streq pc, [pc], #-4 @ 0xb12c8 │ │ │ │ + streq pc, [pc], #-4 @ 0xb12d8 │ │ │ │ stmib sp, {r3, r8, sl, ip, pc}^ │ │ │ │ @ instruction: 0xf7f43404 │ │ │ │ - @ instruction: 0xf7fefee1 │ │ │ │ - strtmi fp, [r1], -r7, lsr #23 │ │ │ │ - @ instruction: 0xf5b3a804 │ │ │ │ - strls r2, [r5, #-3952] @ 0xfffff090 │ │ │ │ - strls r9, [r8, #-1286] @ 0xfffffafa │ │ │ │ - orrhi pc, r2, #1 │ │ │ │ - @ instruction: 0xffe6f7f2 │ │ │ │ - blls 0x1ba2f4 │ │ │ │ + @ instruction: 0xf7fefee7 │ │ │ │ + stmdage r4, {r0, r4, r5, r7, r8, r9, fp, ip, sp, pc} │ │ │ │ + svccs 0x0070f5b3 │ │ │ │ + strls r9, [r8, #-1285] @ 0xfffffafb │ │ │ │ + cmnphi r4, #1 @ p-variant is OBSOLETE │ │ │ │ + @ instruction: 0xffdaf7f2 │ │ │ │ + blls 0x1ba300 │ │ │ │ strbmi sl, [r0], -r4, lsl #18 │ │ │ │ rsbcs pc, r9, #73400320 @ 0x4600000 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ @ instruction: 0xf7f69400 │ │ │ │ - @ instruction: 0xf7fefab9 │ │ │ │ - @ instruction: 0xf643bc06 │ │ │ │ + @ instruction: 0xf7fefac1 │ │ │ │ + @ instruction: 0xf643bc12 │ │ │ │ vbic.i32 d17, #1280 @ 0x00000500 │ │ │ │ @ instruction: 0xf643030a │ │ │ │ vmlal.s , d0, d1[6] │ │ │ │ @ instruction: 0xf1bc020a │ │ │ │ svclt 0x00080f00 │ │ │ │ strcs r4, [r1], #-1562 @ 0xfffff9e6 │ │ │ │ strbmi sl, [r0], -r4, lsl #18 │ │ │ │ strls r2, [r0], #-768 @ 0xfffffd00 │ │ │ │ - blx 0xfe9ef304 │ │ │ │ - bllt 0xffd2f328 │ │ │ │ + blx 0xfebef310 │ │ │ │ + bllt 0x2f334 │ │ │ │ strls r0, [r8, #-2723] @ 0xfffff55d │ │ │ │ @ instruction: 0xf3c4a904 │ │ │ │ strbmi r1, [r0], -r1, lsl #11 │ │ │ │ tstpeq ip, #3 @ p-variant is OBSOLETE │ │ │ │ movwls r4, #25387 @ 0x632b │ │ │ │ tstpeq pc, #4 @ p-variant is OBSOLETE │ │ │ │ vsubw.u8 , q2, d7 │ │ │ │ vsubw.u8 q9, q2, d3 │ │ │ │ stmib sp, {r0, r1, sl, lr}^ │ │ │ │ @ instruction: 0xf7f83404 │ │ │ │ - @ instruction: 0xf7fefcfb │ │ │ │ - @ instruction: 0xf1b3bb63 │ │ │ │ + @ instruction: 0xf7fefd03 │ │ │ │ + @ instruction: 0xf1b3bb6f │ │ │ │ @ instruction: 0xf0016f8c │ │ │ │ - addsmi r8, r3, #335544323 @ 0x14000003 │ │ │ │ - blge 0xaae568 │ │ │ │ + addsmi r8, r3, #-603979774 @ 0xdc000002 │ │ │ │ + blge 0xa6e574 │ │ │ │ @ instruction: 0xf57f02e6 │ │ │ │ - @ instruction: 0xf04fab24 │ │ │ │ + @ instruction: 0xf04fab23 │ │ │ │ andcs r7, r1, #0, 6 │ │ │ │ strbmi r2, [r0], -r0, lsl #2 │ │ │ │ - @ instruction: 0xf87af7f8 │ │ │ │ - bllt 0xff2af37c │ │ │ │ - stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ - strls r9, [r6, #-1285] @ 0xfffffafb │ │ │ │ + @ instruction: 0xf882f7f8 │ │ │ │ + bllt 0xff5af388 │ │ │ │ + strls sl, [r5, #-2052] @ 0xfffff7fc │ │ │ │ @ instruction: 0xf7f39508 │ │ │ │ movwcs pc, #6359 @ 0x18d7 @ │ │ │ │ strbmi sl, [r0], -r4, lsl #18 │ │ │ │ eorsvs pc, r5, #1342177284 @ 0x50000004 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ - andls pc, r0, sp, asr #17 │ │ │ │ - blx 0x1a6f380 │ │ │ │ - bllt 0xfedaf3a4 │ │ │ │ - cmnpmi r0, #4, 8 @ p-variant is OBSOLETE @ 0x4000000 │ │ │ │ - svcmi 0x0070f5b3 │ │ │ │ - @ instruction: 0xf8d8d104 │ │ │ │ - ldreq r3, [lr], #208 @ 0xd0 │ │ │ │ - blge 0xfeb2e8b8 │ │ │ │ - ldrdcc pc, [ip], r8 │ │ │ │ - andcc pc, r3, #196, 6 @ 0x10000003 │ │ │ │ - bicpl pc, r0, r4, asr #7 │ │ │ │ - @ instruction: 0xf0034640 │ │ │ │ + @ instruction: 0xf7f69600 │ │ │ │ + @ instruction: 0xf7fefa71 │ │ │ │ + @ instruction: 0xf404bbc2 │ │ │ │ + @ instruction: 0xf5b34370 │ │ │ │ + tstle r4, r0, ror pc │ │ │ │ + ldrsbcc pc, [r0], #136 @ 0x88 @ │ │ │ │ + @ instruction: 0xf53e049e │ │ │ │ + @ instruction: 0xf8d8abb8 │ │ │ │ + vaddl.u8 , d20, d12 │ │ │ │ + strbmi r0, [r0], -fp, lsl #4 │ │ │ │ + @ instruction: 0xf0039209 │ │ │ │ vorr.i32 d16, #52992 @ 0x0000cf00 │ │ │ │ - blcs 0x5f2404 │ │ │ │ - vshl.s8 d9, d9, d2 │ │ │ │ - tstls r6, r3, lsr #10 │ │ │ │ - andls sl, r8, #4, 18 @ 0x10000 │ │ │ │ - strcs r2, [pc], #-512 @ 0xb13e8 │ │ │ │ - strls r2, [r7], #-1280 @ 0xfffffb00 │ │ │ │ - stmib sp, {r0, sl, sp}^ │ │ │ │ - @ instruction: 0xf7f74504 │ │ │ │ - @ instruction: 0xf7fefac1 │ │ │ │ - @ instruction: 0xf44fbb8c │ │ │ │ - vorr.i32 d22, #0 @ 0x00000000 │ │ │ │ - eormi r0, r3, r0, lsl #7 │ │ │ │ - svcvs 0x0010f5b3 │ │ │ │ - @ instruction: 0x81bdf002 │ │ │ │ - cmnpvs r0, #1325400064 @ p-variant is OBSOLETE @ 0x4f000000 │ │ │ │ + blcs 0x605edc │ │ │ │ + strcc pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ + ldrhi pc, [r4, #-514]! @ 0xfffffdfe │ │ │ │ + stmdbge r4, {r1, r2, r9, ip, pc} │ │ │ │ + strcs r2, [pc, #-512] @ 0xb11ec │ │ │ │ + strcs r9, [r1], #-1032 @ 0xfffffbf8 │ │ │ │ + strcs r9, [r0, #-1287] @ 0xfffffaf9 │ │ │ │ + strmi lr, [r4, #-2509] @ 0xfffff633 │ │ │ │ + blx 0xff3ef3d8 │ │ │ │ + bllt 0xfe7af3f8 │ │ │ │ + tstpvs r0, #1325400064 @ p-variant is OBSOLETE @ 0x4f000000 │ │ │ │ orreq pc, r0, #192, 4 │ │ │ │ @ instruction: 0xf5b34023 │ │ │ │ - @ instruction: 0xf0016f40 │ │ │ │ - @ instruction: 0xf5b384ab │ │ │ │ - @ instruction: 0xf0026f60 │ │ │ │ - vst1.8 {d24-d27}, [pc :128], r6 │ │ │ │ - vbic.i32 q11, #3072 @ 0x00000c00 │ │ │ │ - andsmi r0, ip, #128, 6 │ │ │ │ - bge 0xffeae62c │ │ │ │ - cmnpmi r0, #4, 8 @ p-variant is OBSOLETE @ 0x4000000 │ │ │ │ - svcmi 0x0070f5b3 │ │ │ │ - @ instruction: 0xf8d8d104 │ │ │ │ - ldrbeq r3, [sp, #-208] @ 0xffffff30 │ │ │ │ - blge 0x1a2e940 │ │ │ │ - stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ - mrc2 7, 1, pc, cr2, cr2, {7} │ │ │ │ - strbmi sl, [r0], -r4, lsl #18 │ │ │ │ - stc2 7, cr15, [r4], #988 @ 0x3dc │ │ │ │ - bllt 0x17af454 │ │ │ │ - cmnpmi r0, #4, 8 @ p-variant is OBSOLETE @ 0x4000000 │ │ │ │ - svcmi 0x0070f5b3 │ │ │ │ - @ instruction: 0xf8d8d104 │ │ │ │ - ldreq r3, [sl], #208 @ 0xd0 │ │ │ │ - blge 0x152e968 │ │ │ │ - ldrdcc pc, [ip], r8 │ │ │ │ - andcc pc, r3, #196, 6 @ 0x10000003 │ │ │ │ - bicpl pc, r0, r4, asr #7 │ │ │ │ - @ instruction: 0xf0034640 │ │ │ │ + @ instruction: 0xf0026f10 │ │ │ │ + vst4. {d24,d26,d28,d30}, [pc], ip │ │ │ │ + vbic.i32 q11, #0 @ 0x00000000 │ │ │ │ + eormi r0, r3, r0, lsl #7 │ │ │ │ + svcvs 0x0040f5b3 │ │ │ │ + ldrhi pc, [lr], #1 │ │ │ │ + svcvs 0x0060f5b3 │ │ │ │ + eorshi pc, r5, #2 │ │ │ │ + cmnpvs ip, #1325400064 @ p-variant is OBSOLETE @ 0x4f000000 │ │ │ │ + orreq pc, r0, #192, 4 │ │ │ │ + @ instruction: 0xf47e421c │ │ │ │ + @ instruction: 0xf404ab06 │ │ │ │ + @ instruction: 0xf5b34370 │ │ │ │ + tstle r4, r0, ror pc │ │ │ │ + ldrsbcc pc, [r0], #136 @ 0x88 @ │ │ │ │ + @ instruction: 0xf53e055d │ │ │ │ + @ instruction: 0x4621ab74 │ │ │ │ + @ instruction: 0xf7f2a804 │ │ │ │ + stmdbge r4, {r0, r4, r5, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + @ instruction: 0xf7f74640 │ │ │ │ + @ instruction: 0xf7fefcaf │ │ │ │ + @ instruction: 0xf404bb6a │ │ │ │ + @ instruction: 0xf5b34370 │ │ │ │ + tstle r4, r0, ror pc │ │ │ │ + ldrsbcc pc, [r0], #136 @ 0x88 @ │ │ │ │ + @ instruction: 0xf53e049a │ │ │ │ + @ instruction: 0xf8d8ab60 │ │ │ │ + vaddl.u8 , d20, d12 │ │ │ │ + strbmi r0, [r0], -fp, lsl #4 │ │ │ │ + @ instruction: 0xf0039209 │ │ │ │ vorr.i32 d16, #52992 @ 0x0000cf00 │ │ │ │ - blcs 0x5f24b4 │ │ │ │ - vshl.s8 d9, d9, d2 │ │ │ │ - smlabtls r6, fp, r4, r8 │ │ │ │ - andls sl, r8, #4, 18 @ 0x10000 │ │ │ │ - strcs r2, [pc], #-513 @ 0xb1498 │ │ │ │ - strls r2, [r7], #-1280 @ 0xfffffb00 │ │ │ │ - stmib sp, {r0, sl, sp}^ │ │ │ │ - @ instruction: 0xf7f74504 │ │ │ │ - @ instruction: 0xf7fefa69 │ │ │ │ - @ instruction: 0xf44fbb34 │ │ │ │ - vmov.i32 d22, #0 @ 0x00000000 │ │ │ │ - eormi r0, r2, r0, lsl #5 │ │ │ │ - svcvs 0x0010f5b2 │ │ │ │ - cmpphi lr, r2 @ p-variant is OBSOLETE │ │ │ │ - rsbsvs pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ + blcs 0x605f8c │ │ │ │ + strcc pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ + ldrbhi pc, [ip], #514 @ 0x202 @ │ │ │ │ + stmdbge r4, {r1, r2, r9, ip, pc} │ │ │ │ + strcs r2, [pc, #-513] @ 0xb129b │ │ │ │ + strcs r9, [r1], #-1032 @ 0xfffffbf8 │ │ │ │ + strcs r9, [r0, #-1287] @ 0xfffffaf9 │ │ │ │ + strmi lr, [r4, #-2509] @ 0xfffff633 │ │ │ │ + blx 0x1def488 │ │ │ │ + bllt 0x11af4a8 │ │ │ │ + andsvs pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ addeq pc, r0, #192, 4 │ │ │ │ @ instruction: 0xf5b24022 │ │ │ │ - @ instruction: 0xf0016f40 │ │ │ │ - @ instruction: 0xf5b2848b │ │ │ │ - @ instruction: 0xf0026f60 │ │ │ │ - vst1.8 {d24-d27}, [pc], r9 │ │ │ │ - vbic.i32 q11, #3072 @ 0x00000c00 │ │ │ │ - andsmi r0, ip, #128, 6 │ │ │ │ - bge 0xfe8ae6dc │ │ │ │ - cmnpmi r0, #4, 8 @ p-variant is OBSOLETE @ 0x4000000 │ │ │ │ - svcmi 0x0070f5b3 │ │ │ │ - @ instruction: 0xf8d8d104 │ │ │ │ - ldreq r3, [r9], #208 @ 0xd0 │ │ │ │ - blge 0x42e9f0 │ │ │ │ - stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ - ldc2l 7, cr15, [sl, #968] @ 0x3c8 │ │ │ │ - strbmi sl, [r0], -r4, lsl #18 │ │ │ │ - ldc2 7, cr15, [sl], #-988 @ 0xfffffc24 │ │ │ │ - bllt 0x1af504 │ │ │ │ - stmdbge r4, {r0, r1, r5, r6, r7, r9, ip, sp, pc} │ │ │ │ - vmlsl.u q10, d4, d0[0] │ │ │ │ - addseq r2, fp, r3, lsl #4 │ │ │ │ - movwcs lr, #39373 @ 0x99cd │ │ │ │ - movwcs r2, #513 @ 0x201 │ │ │ │ - movwcs lr, #18893 @ 0x49cd │ │ │ │ - sbcpl pc, r0, #196, 6 @ 0x10000003 │ │ │ │ - movwmi pc, #13252 @ 0x33c4 @ │ │ │ │ - strcc pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ - movwcs lr, #27085 @ 0x69cd │ │ │ │ - @ instruction: 0xf7f69408 │ │ │ │ - @ instruction: 0xf7fefb9d │ │ │ │ - vst1.64 {d11-d12}, [r4 :128], sl │ │ │ │ - @ instruction: 0xf5b2123c │ │ │ │ - @ instruction: 0xf0402f70 │ │ │ │ - @ instruction: 0xf8d883ff │ │ │ │ - @ instruction: 0xf8d22050 │ │ │ │ - vaddl.u8 q9, d18, d16 │ │ │ │ - bcs 0x135d64 │ │ │ │ - mvnshi pc, #64, 4 │ │ │ │ - @ instruction: 0xf10004a0 │ │ │ │ - blx 0xfed92530 │ │ │ │ - stmdbeq sp!, {r0, r1, r7, r8, sl, ip, sp, lr, pc}^ │ │ │ │ - @ instruction: 0xf0002b00 │ │ │ │ - andcs r8, r1, #-1275068413 @ 0xb4000003 │ │ │ │ - @ instruction: 0xf8884628 │ │ │ │ - @ instruction: 0xf6492080 │ │ │ │ - vqshl.s64 , q10, #0 │ │ │ │ - movwls r2, #10135 @ 0x2797 │ │ │ │ - blx 0xfe4ef402 │ │ │ │ - strmi r9, [r6], -r2, lsl #22 │ │ │ │ - strcc lr, [r1, #-3] │ │ │ │ - @ instruction: 0xf0022d0f │ │ │ │ - blx 0x9919a4 │ │ │ │ - ldrbeq pc, [r1, r5, lsl #4] @ │ │ │ │ - @ instruction: 0xf857d5f7 │ │ │ │ - ldrtmi r0, [r1], -r5, lsr #32 │ │ │ │ - @ instruction: 0xf7a39302 │ │ │ │ - blls 0x17115c │ │ │ │ - adclt lr, r3, #62652416 @ 0x3bc0000 │ │ │ │ - strmi pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ - tstlt sl, r9, lsl #6 │ │ │ │ - ldrbeq r4, [sp, r3, lsr #2] │ │ │ │ - mrcge 5, 6, APSR_nzcv, cr11, cr15, {1} │ │ │ │ + @ instruction: 0xf0026f10 │ │ │ │ + vst4.16 {d24,d26,d28,d30}, [pc :64]! │ │ │ │ + vmvn.i32 q11, #0 @ 0x00000000 │ │ │ │ + eormi r0, r2, r0, lsl #5 │ │ │ │ + svcvs 0x0040f5b2 │ │ │ │ + ldrbthi pc, [lr], #-1 @ │ │ │ │ + svcvs 0x0060f5b2 │ │ │ │ + andshi pc, r8, #2 │ │ │ │ + cmnpvs ip, #1325400064 @ p-variant is OBSOLETE @ 0x4f000000 │ │ │ │ + orreq pc, r0, #192, 4 │ │ │ │ + @ instruction: 0xf47e421c │ │ │ │ + vst1.32 {d10-d11}, [r4 :128], lr │ │ │ │ + @ instruction: 0xf5b34370 │ │ │ │ + tstle r4, r0, ror pc │ │ │ │ + ldrsbcc pc, [r0], #136 @ 0x88 @ │ │ │ │ + @ instruction: 0xf53e0499 │ │ │ │ + @ instruction: 0x4621ab1c │ │ │ │ + @ instruction: 0xf7f2a804 │ │ │ │ + stmdbge r4, {r0, r3, r4, r6, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ + @ instruction: 0xf7f74640 │ │ │ │ + @ instruction: 0xf7fefc45 │ │ │ │ + rsclt fp, r3, #18432 @ 0x4800 │ │ │ │ strbmi sl, [r0], -r4, lsl #18 │ │ │ │ - andls r2, r8, #0, 6 │ │ │ │ - andcs r9, r1, #4, 8 @ 0x4000000 │ │ │ │ - stmib sp, {r0, r1, r2, r8, r9, ip, pc}^ │ │ │ │ - @ instruction: 0xf7f93205 │ │ │ │ - @ instruction: 0xf7fef853 │ │ │ │ - @ instruction: 0x4621ba9e │ │ │ │ + andcs pc, r3, #196, 6 @ 0x10000003 │ │ │ │ + stmib sp, {r0, r1, r3, r4, r7}^ │ │ │ │ + andcs r2, r1, #603979776 @ 0x24000000 │ │ │ │ + stmib sp, {r8, r9, sp}^ │ │ │ │ + vsubw.u8 q9, q2, d4 │ │ │ │ + vmlal.u , d20, d0[0] │ │ │ │ + vsubw.u8 q10, q2, d3 │ │ │ │ + stmib sp, {r0, r1, sl, ip, sp}^ │ │ │ │ + strls r2, [r8], #-774 @ 0xfffffcfa │ │ │ │ + blx 0xfeaef51a │ │ │ │ + blt 0xfff2f53c │ │ │ │ + eorsne pc, ip, #4, 8 @ 0x4000000 │ │ │ │ + svccs 0x0070f5b2 │ │ │ │ + mvnshi pc, #64 @ 0x40 │ │ │ │ + ldrsbcs pc, [r0], #-136 @ 0xffffff78 @ │ │ │ │ + ldrdcs pc, [r0], r2 @ │ │ │ │ + andne pc, r3, #134217731 @ 0x8000003 │ │ │ │ + vpmax.s8 d18, d0, d2 │ │ │ │ + strteq r8, [r0], #1002 @ 0x3ea │ │ │ │ + mvnhi pc, #0, 2 │ │ │ │ + @ instruction: 0xf583fab3 │ │ │ │ + blcs 0xb3b24 │ │ │ │ + mvnhi pc, #0 │ │ │ │ + strtmi r2, [r8], -r1, lsl #4 │ │ │ │ + addcs pc, r0, r8, lsl #17 │ │ │ │ + ldrbpl pc, [r4, r9, asr #12]! @ │ │ │ │ + ldrcs pc, [r7, r0, asr #5] │ │ │ │ + @ instruction: 0xf79f9302 │ │ │ │ + blls 0x1703c0 │ │ │ │ + and r4, r3, r6, lsl #12 │ │ │ │ + stccs 5, cr3, [pc, #-4] @ 0xb1590 │ │ │ │ + tstphi r3, r2 @ p-variant is OBSOLETE │ │ │ │ + vpmax.s8 d15, d5, d19 │ │ │ │ + ldrble r0, [r7, #2001]! @ 0x7d1 │ │ │ │ + eoreq pc, r5, r7, asr r8 @ │ │ │ │ + movwls r4, #9777 @ 0x2631 │ │ │ │ + cdp2 7, 14, cr15, cr10, cr3, {5} │ │ │ │ + strb r9, [pc, r2, lsl #22]! │ │ │ │ + strmi pc, [r3, #-964] @ 0xfffffc3c │ │ │ │ + strls fp, [r9], #-676 @ 0xfffffd5c │ │ │ │ + @ instruction: 0x412cb11a │ │ │ │ + @ instruction: 0xf53f07e4 │ │ │ │ + stmdbge r4, {r1, r2, r3, r4, r6, r7, r9, sl, fp, sp, pc} │ │ │ │ + movwcs r4, #1600 @ 0x640 │ │ │ │ + strls r9, [r4, #-520] @ 0xfffffdf8 │ │ │ │ + movwls r2, #29185 @ 0x7201 │ │ │ │ + andcc lr, r5, #3358720 @ 0x334000 │ │ │ │ + @ instruction: 0xf85ef7f9 │ │ │ │ + blt 0xfec2f5d4 │ │ │ │ strls sl, [r5, #-2052] @ 0xfffff7fc │ │ │ │ - strls r9, [r8, #-1286] @ 0xfffffafa │ │ │ │ - @ instruction: 0xf80af7f3 │ │ │ │ - blls 0x1d7e00 │ │ │ │ - @ instruction: 0xf0012a0f │ │ │ │ - bcs 0x412474 │ │ │ │ - @ instruction: 0xf04fbf08 │ │ │ │ - stmdbge r4, {r1, r8, fp} │ │ │ │ - vmax.s8 q10, , q0 │ │ │ │ - vmvn.i32 , #3328 @ 0x00000d00 │ │ │ │ - @ instruction: 0xf8cd0205 │ │ │ │ - @ instruction: 0xf7f69000 │ │ │ │ - @ instruction: 0xf7fef991 │ │ │ │ - vmlsl.u8 , d20, d2 │ │ │ │ - blcs 0x476220 │ │ │ │ - bge 0x22ef10 │ │ │ │ - @ instruction: 0xf852a201 │ │ │ │ - svclt 0x0000f023 │ │ │ │ + @ instruction: 0xf7f39508 │ │ │ │ + bls 0x26f61c │ │ │ │ + bcs 0x4981fc │ │ │ │ + orrshi pc, r6, #1 │ │ │ │ + svclt 0x00082a0d │ │ │ │ + stmdbeq r2, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ + strbmi sl, [r0], -r4, lsl #18 │ │ │ │ + rsbscc pc, sp, #1342177284 @ 0x50000004 │ │ │ │ + andeq pc, r5, #192, 4 │ │ │ │ + andls pc, r0, sp, asr #17 │ │ │ │ + @ instruction: 0xf99ef7f6 │ │ │ │ + blt 0xfe5af608 │ │ │ │ + movwne pc, #13252 @ 0x33c4 @ │ │ │ │ + @ instruction: 0xf63e2b0f │ │ │ │ + andge sl, r1, #90112 @ 0x16000 │ │ │ │ + @ instruction: 0xf023f852 │ │ │ │ andeq r1, fp, fp, asr r8 │ │ │ │ andeq r1, fp, pc, lsr #16 │ │ │ │ - andeq pc, sl, pc, lsl sl @ │ │ │ │ - andeq pc, sl, pc, lsl sl @ │ │ │ │ + andeq pc, sl, r3, asr #20 │ │ │ │ + andeq pc, sl, r3, asr #20 │ │ │ │ andeq r1, fp, r3, lsl #16 │ │ │ │ ldrdeq r1, [fp], -r7 │ │ │ │ - andeq pc, sl, pc, lsl sl @ │ │ │ │ + andeq pc, sl, r3, asr #20 │ │ │ │ andeq r1, fp, r7, lsr #15 │ │ │ │ andeq r1, fp, r9, ror r7 │ │ │ │ andeq r1, fp, fp, asr #14 │ │ │ │ andeq r1, fp, sp, lsl r7 │ │ │ │ - andeq pc, sl, pc, lsl sl @ │ │ │ │ + andeq pc, sl, r3, asr #20 │ │ │ │ strdeq r1, [fp], -r1 @ │ │ │ │ andeq r1, fp, r5, asr #13 │ │ │ │ muleq fp, r9, r6 │ │ │ │ andeq r1, fp, sp, asr r6 │ │ │ │ movweq pc, #61444 @ 0xf004 @ │ │ │ │ @ instruction: 0xf47e2b0f │ │ │ │ - @ instruction: 0xf898a9dc │ │ │ │ + @ instruction: 0xf898a9ee │ │ │ │ @ instruction: 0x464030d3 │ │ │ │ @ instruction: 0xf57e07df │ │ │ │ - @ instruction: 0xf3c4a9d6 │ │ │ │ + vmul.f q13, q10, d0[6] │ │ │ │ stmdbge r4, {r0, r1, r9, lr} │ │ │ │ movwcs r9, #4612 @ 0x1204 │ │ │ │ andcc pc, r3, #196, 6 @ 0x10000003 │ │ │ │ strcs pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ andcs r9, r0, #1342177280 @ 0x50000000 │ │ │ │ andmi lr, r6, #3358720 @ 0x334000 │ │ │ │ strls r2, [r8, #-515] @ 0xfffffdfd │ │ │ │ - @ instruction: 0xf8a6f7f9 │ │ │ │ - blt 0xfaf694 │ │ │ │ + @ instruction: 0xf8b4f7f9 │ │ │ │ + blt 0x142f694 │ │ │ │ movwvc pc, #63040 @ 0xf640 @ │ │ │ │ @ instruction: 0xf47e43a3 │ │ │ │ - stmdbge r4, {r1, r2, r3, r4, r5, r7, r8, fp, sp, pc} │ │ │ │ + stmdbge r4, {r4, r6, r7, r8, fp, sp, pc} │ │ │ │ vmlsl.u q10, d4, d0[0] │ │ │ │ andcs r4, pc, #201326592 @ 0xc000000 │ │ │ │ strcc pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ strls r9, [r8, #-772] @ 0xfffffcfc │ │ │ │ strls r2, [r5], #-768 @ 0xfffffd00 │ │ │ │ movwcs lr, #27085 @ 0x69cd │ │ │ │ - blx 0xeef6a8 │ │ │ │ - stmiblt lr!, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + blx 0x126f6a8 │ │ │ │ + stmiblt r0, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ movwvc pc, #63040 @ 0xf640 @ │ │ │ │ @ instruction: 0xf47e43a3 │ │ │ │ - stmdbge r4, {r3, r5, r7, r8, fp, sp, pc} │ │ │ │ + stmdbge r4, {r1, r3, r4, r5, r7, r8, fp, sp, pc} │ │ │ │ vmlsl.u q10, d4, d0[0] │ │ │ │ andcs r4, pc, #201326592 @ 0xc000000 │ │ │ │ strcc pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ strls r9, [r8, #-772] @ 0xfffffcfc │ │ │ │ strls r2, [r5], #-768 @ 0xfffffd00 │ │ │ │ movwcs lr, #27085 @ 0x69cd │ │ │ │ - @ instruction: 0xf98ef7f9 │ │ │ │ - ldmiblt r8, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + @ instruction: 0xf99cf7f9 │ │ │ │ + stmiblt sl!, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ movwvc pc, #63040 @ 0xf640 @ │ │ │ │ @ instruction: 0xf47e43a3 │ │ │ │ - stmdbge r4, {r1, r4, r7, r8, fp, sp, pc} │ │ │ │ + stmdbge r4, {r2, r5, r7, r8, fp, sp, pc} │ │ │ │ vmlsl.u q10, d4, d0[0] │ │ │ │ andcs r4, pc, #201326592 @ 0xc000000 │ │ │ │ strcc pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ strls r9, [r8, #-772] @ 0xfffffcfc │ │ │ │ strls r2, [r5], #-768 @ 0xfffffd00 │ │ │ │ movwcs lr, #27085 @ 0x69cd │ │ │ │ - @ instruction: 0xf9caf7f9 │ │ │ │ - stmiblt r2, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + @ instruction: 0xf9d8f7f9 │ │ │ │ + ldmiblt r4, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ movwvc pc, #63040 @ 0xf640 @ │ │ │ │ @ instruction: 0xf47e43a3 │ │ │ │ - andcs sl, r2, #124, 18 @ 0x1f0000 │ │ │ │ + andcs sl, r2, #2326528 @ 0x238000 │ │ │ │ strbmi sl, [r0], -r4, lsl #18 │ │ │ │ movwmi pc, #13252 @ 0x33c4 @ │ │ │ │ vabal.u8 , d4, d8 │ │ │ │ strcs r3, [r0, #-1027] @ 0xfffffbfd │ │ │ │ strcc lr, [r4], #-2509 @ 0xfffff633 │ │ │ │ stmib sp, {r0, r1, r2, r3, sl, sp}^ │ │ │ │ @ instruction: 0xf7f84506 │ │ │ │ - @ instruction: 0xf7fefe37 │ │ │ │ - @ instruction: 0xf640b96b │ │ │ │ + @ instruction: 0xf7fefe45 │ │ │ │ + @ instruction: 0xf640b97d │ │ │ │ @ instruction: 0x43a3730f │ │ │ │ - stmdbge r5!, {r1, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc}^ │ │ │ │ + ldmdbge r7!, {r1, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc}^ │ │ │ │ stmdbge r4, {r0, r9, sp} │ │ │ │ vmlsl.u q10, d4, d0[0] │ │ │ │ strls r4, [r8, #-771] @ 0xfffffcfd │ │ │ │ strcc pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ stmib sp, {r8, sl, sp}^ │ │ │ │ strcs r3, [pc], #-1028 @ 0xb1770 │ │ │ │ strmi lr, [r6, #-2509] @ 0xfffff633 │ │ │ │ - mcr2 7, 1, pc, cr0, cr8, {7} @ │ │ │ │ - ldmdblt r4, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + mcr2 7, 1, pc, cr14, cr8, {7} @ │ │ │ │ + stmdblt r6!, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ movwvc pc, #63040 @ 0xf640 @ │ │ │ │ @ instruction: 0xf47e43a3 │ │ │ │ - andcs sl, r0, #1277952 @ 0x138000 │ │ │ │ + andcs sl, r0, #96, 18 @ 0x180000 │ │ │ │ strbmi sl, [r0], -r4, lsl #18 │ │ │ │ movwmi pc, #13252 @ 0x33c4 @ │ │ │ │ vabal.u8 , d4, d8 │ │ │ │ strcs r3, [r0, #-1027] @ 0xfffffbfd │ │ │ │ strcc lr, [r4], #-2509 @ 0xfffff633 │ │ │ │ stmib sp, {r0, r1, r2, r3, sl, sp}^ │ │ │ │ @ instruction: 0xf7f84506 │ │ │ │ - @ instruction: 0xf7fefe09 │ │ │ │ - @ instruction: 0xf004b93d │ │ │ │ + @ instruction: 0xf7fefe17 │ │ │ │ + @ instruction: 0xf004b94f │ │ │ │ blcs 0x4723ec │ │ │ │ - ldmdbge r7!, {r1, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc} │ │ │ │ + stmdbge r9, {r1, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc}^ │ │ │ │ movwmi pc, #13252 @ 0x33c4 @ │ │ │ │ andcc pc, r3, #196, 6 @ 0x10000003 │ │ │ │ stmdbge r4, {r2, r8, r9, ip, pc} │ │ │ │ andls r2, r5, #0, 6 │ │ │ │ andcs r4, r3, #64, 12 @ 0x4000000 │ │ │ │ strcs pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ movwls r9, #29960 @ 0x7508 │ │ │ │ @ instruction: 0xf7f99406 │ │ │ │ - @ instruction: 0xf7fef807 │ │ │ │ - @ instruction: 0xf640b99c │ │ │ │ + @ instruction: 0xf7fef815 │ │ │ │ + @ instruction: 0xf640b9ae │ │ │ │ @ instruction: 0x43a3730f │ │ │ │ - ldmdbge pc, {r1, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc} @ │ │ │ │ + ldmdbge r1!, {r1, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc} │ │ │ │ strbmi sl, [r0], -r4, lsl #18 │ │ │ │ movwmi pc, #13252 @ 0x33c4 @ │ │ │ │ vsubl.u8 q9, d4, d15 │ │ │ │ movwls r3, #17411 @ 0x4403 │ │ │ │ movwcs r9, #1288 @ 0x508 │ │ │ │ stmib sp, {r0, r2, sl, ip, pc}^ │ │ │ │ @ instruction: 0xf7f92306 │ │ │ │ - @ instruction: 0xf7fef8d5 │ │ │ │ - @ instruction: 0xf640b90f │ │ │ │ + @ instruction: 0xf7fef8e3 │ │ │ │ + @ instruction: 0xf640b921 │ │ │ │ @ instruction: 0x43a3730f │ │ │ │ - stmdbge r9, {r1, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc} │ │ │ │ + ldmdbge fp, {r1, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc} │ │ │ │ strbmi sl, [r0], -r4, lsl #18 │ │ │ │ movwmi pc, #13252 @ 0x33c4 @ │ │ │ │ vsubl.u8 q9, d4, d15 │ │ │ │ movwls r3, #17411 @ 0x4403 │ │ │ │ movwcs r9, #1288 @ 0x508 │ │ │ │ stmib sp, {r0, r2, sl, ip, pc}^ │ │ │ │ @ instruction: 0xf7f92306 │ │ │ │ - @ instruction: 0xf7fef911 │ │ │ │ - vst2. {d11-d12}, [r4 :256], r9 │ │ │ │ + @ instruction: 0xf7fef91f │ │ │ │ + vst2.8 {d11,d13}, [r4], fp │ │ │ │ @ instruction: 0xf5b3437f │ │ │ │ @ instruction: 0xf47e4f70 │ │ │ │ - stmdbge r4, {r1, r4, r5, r6, r7, fp, sp, pc} │ │ │ │ + stmdbge r4, {r2, r8, fp, sp, pc} │ │ │ │ andcs r4, r1, #64, 12 @ 0x4000000 │ │ │ │ movwmi pc, #13252 @ 0x33c4 @ │ │ │ │ strpl lr, [r7, #-2509] @ 0xfffff633 │ │ │ │ streq pc, [pc], #-4 @ 0xb1850 │ │ │ │ stmib sp, {r2, r8, r9, ip, pc}^ │ │ │ │ @ instruction: 0xf7f74505 │ │ │ │ - @ instruction: 0xf7fef805 │ │ │ │ - vst2.16 {d11,d13}, [r4 :64], sl │ │ │ │ + @ instruction: 0xf7fef813 │ │ │ │ + vst2.16 {d11,d13}, [r4 :128], ip │ │ │ │ @ instruction: 0xf5b3437f │ │ │ │ @ instruction: 0xf47e4f70 │ │ │ │ - stmdbge r4, {r2, r3, r4, r6, r7, fp, sp, pc} │ │ │ │ + stmdbge r4, {r1, r2, r3, r5, r6, r7, fp, sp, pc} │ │ │ │ andcs r4, r0, #64, 12 @ 0x4000000 │ │ │ │ movwmi pc, #13252 @ 0x33c4 @ │ │ │ │ strpl lr, [r7, #-2509] @ 0xfffff633 │ │ │ │ streq pc, [pc], #-4 @ 0xb187c │ │ │ │ stmib sp, {r2, r8, r9, ip, pc}^ │ │ │ │ @ instruction: 0xf7f64505 │ │ │ │ - @ instruction: 0xf7feffef │ │ │ │ - vmul.f , q2, d0[1] │ │ │ │ + @ instruction: 0xf7fefffd │ │ │ │ + vorr.i16 , #198 @ 0x00c6 │ │ │ │ blcc 0x1b649c │ │ │ │ @ instruction: 0xf63e2b0b │ │ │ │ - andge sl, r1, #12976128 @ 0xc60000 │ │ │ │ + andge sl, r1, #216, 16 @ 0xd80000 │ │ │ │ @ instruction: 0xf023f852 │ │ │ │ andeq r1, fp, fp, ror sl │ │ │ │ andeq r1, fp, r9, asr #20 │ │ │ │ - andeq pc, sl, pc, lsl sl @ │ │ │ │ + andeq pc, sl, r3, asr #20 │ │ │ │ andeq r1, fp, pc, lsl sl │ │ │ │ strdeq r1, [fp], -r1 @ │ │ │ │ andeq r1, fp, r3, asr #19 │ │ │ │ muleq fp, r5, r9 │ │ │ │ - andeq pc, sl, pc, lsl sl @ │ │ │ │ + andeq pc, sl, r3, asr #20 │ │ │ │ andeq r1, fp, r3, ror #18 │ │ │ │ andeq r1, fp, r1, lsr r9 │ │ │ │ strdeq r1, [fp], -pc @ │ │ │ │ andeq r1, fp, r9, asr #17 │ │ │ │ smullscc pc, r3, r8, r8 @ │ │ │ │ ldrbeq r4, [r9, r0, asr #12] │ │ │ │ - stmiage r5!, {r1, r2, r3, r4, r5, r6, r8, sl, ip, sp, lr, pc} │ │ │ │ + ldmge r7!, {r1, r2, r3, r4, r5, r6, r8, sl, ip, sp, lr, pc} │ │ │ │ andcs r2, r3, #67108864 @ 0x4000000 │ │ │ │ @ instruction: 0xf3c4a904 │ │ │ │ strls r4, [r4, #-1283] @ 0xfffffafd │ │ │ │ streq pc, [pc, #-4] @ 0xb18e4 │ │ │ │ vabal.u8 , d4, d5 │ │ │ │ vabal.u8 , d4, d3 │ │ │ │ strls r2, [r6, #-1027] @ 0xfffffbfd │ │ │ │ strcs r9, [r0], #-1031 @ 0xfffffbf9 │ │ │ │ @ instruction: 0xf7f99408 │ │ │ │ - @ instruction: 0xf7fef93d │ │ │ │ - vst2.8 {d11,d13}, [r4], r8 │ │ │ │ + @ instruction: 0xf7fef94b │ │ │ │ + vst2.8 {d11,d13}, [r4 :64], sl │ │ │ │ @ instruction: 0xf5b36370 │ │ │ │ @ instruction: 0xf47e6f70 │ │ │ │ - stmdbge r4, {r1, r3, r7, fp, sp, pc} │ │ │ │ + stmdbge r4, {r2, r3, r4, r7, fp, sp, pc} │ │ │ │ vmlsl.u q10, d4, d0[0] │ │ │ │ @ instruction: 0xf0044203 │ │ │ │ vsubw.u8 q8, q2, d15 │ │ │ │ stmib sp, {r0, r1, sl, ip, sp}^ │ │ │ │ andcs r2, pc, #4, 6 @ 0x10000000 │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ movwls r4, #33286 @ 0x8206 │ │ │ │ - blx 0x8ef916 │ │ │ │ - ldmdalt r8!, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + blx 0xc6f916 │ │ │ │ + stmlt sl, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ cmnpvs r0, #4, 8 @ p-variant is OBSOLETE @ 0x4000000 │ │ │ │ svcvs 0x0070f5b3 │ │ │ │ - ldmdage r1!, {r1, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc}^ │ │ │ │ + stmge r3, {r1, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc} │ │ │ │ strbmi sl, [r0], -r4, lsl #18 │ │ │ │ andmi pc, r3, #196, 6 @ 0x10000003 │ │ │ │ movweq pc, #61444 @ 0xf004 @ │ │ │ │ strcc pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ movwcs lr, #18893 @ 0x49cd │ │ │ │ movwcs r2, #527 @ 0x20f │ │ │ │ andmi lr, r6, #3358720 @ 0x334000 │ │ │ │ @ instruction: 0xf7f99308 │ │ │ │ - @ instruction: 0xf7fefa93 │ │ │ │ - vst2.16 {d11-d12}, [r4 :64] │ │ │ │ + @ instruction: 0xf7fefaa1 │ │ │ │ + vst2.16 {d11-d12}, [r4 :256], r1 │ │ │ │ @ instruction: 0xf5b36370 │ │ │ │ @ instruction: 0xf47e6f70 │ │ │ │ - stmdbge r4, {r3, r4, r6, fp, sp, pc} │ │ │ │ + stmdbge r4, {r1, r3, r5, r6, fp, sp, pc} │ │ │ │ vmlsl.u q10, d4, d0[0] │ │ │ │ @ instruction: 0xf0044203 │ │ │ │ vsubw.u8 q8, q2, d15 │ │ │ │ stmib sp, {r0, r1, sl, ip, sp}^ │ │ │ │ andcs r2, pc, #4, 6 @ 0x10000000 │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ movwls r4, #33286 @ 0x8206 │ │ │ │ - blx 0xff3ef978 │ │ │ │ - stmdalt r6, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + blx 0xff76f978 │ │ │ │ + ldmdalt r8, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ movwvc pc, #63040 @ 0xf640 @ │ │ │ │ @ instruction: 0xf47e43a3 │ │ │ │ - andcs sl, r2, #64, 16 @ 0x400000 │ │ │ │ + andcs sl, r2, #5373952 @ 0x520000 │ │ │ │ strbmi sl, [r0], -r4, lsl #18 │ │ │ │ movwmi pc, #13252 @ 0x33c4 @ │ │ │ │ vabal.u8 , d4, d8 │ │ │ │ strcs r3, [r0, #-1027] @ 0xfffffbfd │ │ │ │ strcc lr, [r4], #-2509 @ 0xfffff633 │ │ │ │ stmib sp, {r0, r1, r2, r3, sl, sp}^ │ │ │ │ @ instruction: 0xf7f84506 │ │ │ │ - @ instruction: 0xf7fefc7f │ │ │ │ - @ instruction: 0xf640b82f │ │ │ │ + @ instruction: 0xf7fefc8d │ │ │ │ + @ instruction: 0xf640b841 │ │ │ │ @ instruction: 0x43a3730f │ │ │ │ - stmdage r9!, {r1, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc} │ │ │ │ + ldmdage fp!, {r1, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc} │ │ │ │ stmdbge r4, {r0, r9, sp} │ │ │ │ vmlsl.u q10, d4, d0[0] │ │ │ │ strls r4, [r8, #-771] @ 0xfffffcfd │ │ │ │ strcc pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ stmib sp, {r8, sl, sp}^ │ │ │ │ strcs r3, [pc], #-1028 @ 0xb19e8 │ │ │ │ strmi lr, [r6, #-2509] @ 0xfffff633 │ │ │ │ - stc2l 7, cr15, [r8], #-992 @ 0xfffffc20 │ │ │ │ - ldmdalt r8, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + ldc2l 7, cr15, [r6], #-992 @ 0xfffffc20 │ │ │ │ + stmdalt sl!, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ movwvc pc, #63040 @ 0xf640 @ │ │ │ │ @ instruction: 0xf47e43a3 │ │ │ │ - andcs sl, r0, #1179648 @ 0x120000 │ │ │ │ + andcs sl, r0, #36, 16 @ 0x240000 │ │ │ │ strbmi sl, [r0], -r4, lsl #18 │ │ │ │ movwmi pc, #13252 @ 0x33c4 @ │ │ │ │ vabal.u8 , d4, d8 │ │ │ │ strcs r3, [r0, #-1027] @ 0xfffffbfd │ │ │ │ strcc lr, [r4], #-2509 @ 0xfffff633 │ │ │ │ stmib sp, {r0, r1, r2, r3, sl, sp}^ │ │ │ │ @ instruction: 0xf7f84506 │ │ │ │ - @ instruction: 0xf7fefc51 │ │ │ │ - vmlal.u8 , d4, d1 │ │ │ │ + @ instruction: 0xf7fefc5f │ │ │ │ + vmov.i16 d27, #195 @ 0x00c3 │ │ │ │ movwcs r4, #515 @ 0x203 │ │ │ │ stmdbge r4, {r2, r9, ip, pc} │ │ │ │ andeq pc, pc, #4 │ │ │ │ andls r4, r5, #64, 12 @ 0x4000000 │ │ │ │ andcc pc, r3, #196, 6 @ 0x10000003 │ │ │ │ andcs r9, r3, #1610612736 @ 0x60000000 │ │ │ │ strcs pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ strls r9, [r7], #-776 @ 0xfffffcf8 │ │ │ │ - @ instruction: 0xf898f7f9 │ │ │ │ - stmdalt r3!, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + @ instruction: 0xf8a6f7f9 │ │ │ │ + ldmdalt r5!, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ cmnpvs r0, #4, 8 @ p-variant is OBSOLETE @ 0x4000000 │ │ │ │ svcvs 0x0070f5b3 │ │ │ │ - svcge 0x00e5f47d │ │ │ │ + svcge 0x00f7f47d │ │ │ │ strbmi sl, [r0], -r4, lsl #18 │ │ │ │ andmi pc, r3, #196, 6 @ 0x10000003 │ │ │ │ movweq pc, #61444 @ 0xf004 @ │ │ │ │ strcc pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ movwcs lr, #18893 @ 0x49cd │ │ │ │ movwcs r2, #527 @ 0x20f │ │ │ │ andmi lr, r6, #3358720 @ 0x334000 │ │ │ │ @ instruction: 0xf7f99308 │ │ │ │ - @ instruction: 0xf7fdf9d7 │ │ │ │ - @ instruction: 0xf404bfd3 │ │ │ │ + @ instruction: 0xf7fdf9e5 │ │ │ │ + @ instruction: 0xf404bfe5 │ │ │ │ @ instruction: 0xf5b36370 │ │ │ │ @ instruction: 0xf47d6f70 │ │ │ │ - stmdbge r4, {r2, r3, r6, r7, r8, r9, sl, fp, sp, pc} │ │ │ │ + stmdbge r4, {r1, r2, r3, r4, r6, r7, r8, r9, sl, fp, sp, pc} │ │ │ │ vmlsl.u q10, d4, d0[0] │ │ │ │ @ instruction: 0xf0044203 │ │ │ │ vsubw.u8 q8, q2, d15 │ │ │ │ stmib sp, {r0, r1, sl, ip, sp}^ │ │ │ │ andcs r2, pc, #4, 6 @ 0x10000000 │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ movwls r4, #33286 @ 0x8206 │ │ │ │ - blx 0x4efa90 │ │ │ │ - svclt 0x00baf7fd │ │ │ │ + blx 0x86fa90 │ │ │ │ + svclt 0x00ccf7fd │ │ │ │ strcs lr, [r8, #-2509] @ 0xfffff633 │ │ │ │ stmdbge r4, {r8, r9, sp} │ │ │ │ movwls r4, #1600 @ 0x640 │ │ │ │ sbcsvc pc, r1, #805306372 @ 0x30000004 │ │ │ │ andeq pc, sl, #192, 4 │ │ │ │ strcs r2, [r0, #-1025] @ 0xfffffbff │ │ │ │ andsgt pc, ip, sp, asr #17 │ │ │ │ strmi lr, [r4, #-2509] @ 0xfffff633 │ │ │ │ - ldc2 7, cr15, [r2, #-980]! @ 0xfffffc2c │ │ │ │ - ldmdalt sp, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + stc2l 7, cr15, [r0, #-980] @ 0xfffffc2c │ │ │ │ + stmdalt pc!, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} @ │ │ │ │ stmdbge r4, {r0, r1, r2, r9, ip, pc} │ │ │ │ movwls r4, #1600 @ 0x640 │ │ │ │ addsne pc, r9, #70254592 @ 0x4300000 │ │ │ │ andeq pc, sl, #192, 4 │ │ │ │ strls r2, [r8, #-1025] @ 0xfffffbff │ │ │ │ stmib sp, {r8, sl, sp}^ │ │ │ │ @ instruction: 0xf7f54504 │ │ │ │ - @ instruction: 0xf7fefd21 │ │ │ │ - tstcs r0, #12, 16 @ 0xc0000 │ │ │ │ + @ instruction: 0xf7fefd2f │ │ │ │ + tstcs r0, #1966080 @ 0x1e0000 │ │ │ │ msreq CPSR_, #192, 4 │ │ │ │ @ instruction: 0xf001429a │ │ │ │ - vqshl.s8 d8, d16, d17 │ │ │ │ - @ instruction: 0x23208360 │ │ │ │ + vqshl.s8 d8, d18, d17 │ │ │ │ + @ instruction: 0x2320835a │ │ │ │ tstpeq r0, #192, 4 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf001429a │ │ │ │ - @ instruction: 0xf5b28434 │ │ │ │ - @ instruction: 0xf47d1f00 │ │ │ │ - smlabbls r4, r2, pc, sl @ │ │ │ │ - stmdbge r4, {r6, r9, sl, lr} │ │ │ │ - adceq pc, r5, #69206016 @ 0x4200000 │ │ │ │ - andeq pc, sl, #192, 4 │ │ │ │ - stmib sp, {r0, r2, sl, ip, pc}^ │ │ │ │ - strls ip, [r8, #-1286] @ 0xfffffafa │ │ │ │ - @ instruction: 0xf85ef7f4 │ │ │ │ - svclt 0x0074f7fd │ │ │ │ - setend be │ │ │ │ - @ instruction: 0xf8d8819f │ │ │ │ - @ instruction: 0xf8d33050 │ │ │ │ - vshr.u64 q9, q4, #62 │ │ │ │ - bcs 0x13e35c │ │ │ │ - strhi pc, [r7, #-577] @ 0xfffffdbf │ │ │ │ - @ instruction: 0xf47d2800 │ │ │ │ - @ instruction: 0xf3c4afdc │ │ │ │ - stmdbcs r0, {r1, r3, r6, r8} │ │ │ │ - ldrbhi pc, [ip, -r1] @ │ │ │ │ - svcvs 0x0080f5b1 │ │ │ │ - svcge 0x005bf47d │ │ │ │ - ldrdcs pc, [r0], r3 @ │ │ │ │ - svcvs 0x0070f412 │ │ │ │ - svcge 0x0055f43d │ │ │ │ - stceq 8, cr6, [r6], #-364 @ 0xfffffe94 │ │ │ │ - svcvs 0x0070f413 │ │ │ │ - svcge 0x004ff43d │ │ │ │ - movweq pc, #53254 @ 0xd006 @ │ │ │ │ - stceq 1, cr15, [sp], {163} @ 0xa3 │ │ │ │ - @ instruction: 0x0700f1dc │ │ │ │ - streq lr, [ip, -r7, asr #22] │ │ │ │ - @ instruction: 0xf47d2f00 │ │ │ │ - strbmi sl, [r0], -r4, asr #30 │ │ │ │ - blx 0xfebedbfa │ │ │ │ - @ instruction: 0xf43d2800 │ │ │ │ - @ instruction: 0x4640afb6 │ │ │ │ - mrc2 0, 3, pc, cr0, cr0, {1} │ │ │ │ - @ instruction: 0xf43d2800 │ │ │ │ - @ instruction: 0xf79eafb0 │ │ │ │ - @ instruction: 0xf3c4fbbb │ │ │ │ - strmi r5, [r1], r1, lsl #8 │ │ │ │ - blx 0xfee6fa3a │ │ │ │ - andeq pc, pc, #6 │ │ │ │ - strmi r4, [r1], -r5, lsl #12 │ │ │ │ - @ instruction: 0xf7f34640 │ │ │ │ - @ instruction: 0x4622fbb7 │ │ │ │ - strbmi r4, [r8], -r9, lsr #12 │ │ │ │ - cdp2 7, 6, cr15, cr4, cr3, {5} │ │ │ │ - streq pc, [r4], #-452 @ 0xfffffe3c │ │ │ │ - adcmi r2, r0, r1 │ │ │ │ - @ instruction: 0xf860f79f │ │ │ │ - andscs r4, r0, r4, lsl #12 │ │ │ │ - @ instruction: 0xf85cf79f │ │ │ │ - strtmi r4, [sl], -r3, lsr #12 │ │ │ │ - stmib sp, {r0, r3, r5, r9, sl, lr}^ │ │ │ │ - andcs r9, pc, r0 │ │ │ │ - blx 0xff8efa90 │ │ │ │ - vnmla.f64 d4, d29, d11 │ │ │ │ - @ instruction: 0xf6421f70 │ │ │ │ - vaddl.s8 , d16, d20 │ │ │ │ - ldrbtmi r2, [fp], #-151 @ 0xffffff69 │ │ │ │ - @ instruction: 0x463a681b │ │ │ │ - ldrmi r5, [sp], #-2251 @ 0xfffff735 │ │ │ │ - stmdavs r1, {r8, sl, ip, pc} │ │ │ │ - eorsne pc, r4, sp, asr #12 │ │ │ │ - addseq pc, r1, r0, asr #5 │ │ │ │ - @ instruction: 0xf1a0440b │ │ │ │ - @ instruction: 0xf85001e4 │ │ │ │ - @ instruction: 0xf79f0ce4 │ │ │ │ - movwcs pc, #56167 @ 0xdb67 @ │ │ │ │ - @ instruction: 0xf8c84640 │ │ │ │ - @ instruction: 0xf016300c │ │ │ │ - @ instruction: 0xf7fdfb87 │ │ │ │ - tstcs r0, #424 @ 0x1a8 │ │ │ │ - msreq CPSR_, #192, 4 │ │ │ │ - @ instruction: 0xf001429a │ │ │ │ - vqrshl.s8 d8, d28, d1 │ │ │ │ - @ instruction: 0x2320816f │ │ │ │ - tstpeq r0, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - @ instruction: 0xf001429a │ │ │ │ - @ instruction: 0xf5b28525 │ │ │ │ + @ instruction: 0xf5b28431 │ │ │ │ @ instruction: 0xf47d1f00 │ │ │ │ - smlattls r4, r0, lr, sl │ │ │ │ - stmdbge r4, {r6, r9, sl, lr} │ │ │ │ + stmdbge r4, {r2, r4, r7, r8, r9, sl, fp, sp, pc} │ │ │ │ + @ instruction: 0xf6424640 │ │ │ │ + vsubl.s8 q8, d16, d21 │ │ │ │ + strls r0, [r4], #-522 @ 0xfffffdf6 │ │ │ │ + ands pc, r4, sp, asr #17 │ │ │ │ + strgt lr, [r6, #-2509] @ 0xfffff633 │ │ │ │ + @ instruction: 0xf7f49508 │ │ │ │ + @ instruction: 0xf7fdf86b │ │ │ │ + rsbeq fp, r2, #532 @ 0x214 │ │ │ │ + orrshi pc, r4, r1, lsl #2 │ │ │ │ + ldrsbcc pc, [r0], #-136 @ 0xffffff78 @ │ │ │ │ + ldrsbcs pc, [r8], #131 @ 0x83 @ │ │ │ │ + andcc pc, r3, #134217731 @ 0x8000003 │ │ │ │ + vpmax.s8 d18, d1, d2 │ │ │ │ + stmdacs r0, {r0, r2, r3, r8, sl, pc} │ │ │ │ + svcge 0x00edf47d │ │ │ │ + smlalbteq pc, sl, r4, r3 @ │ │ │ │ + @ instruction: 0xf0012900 │ │ │ │ + @ instruction: 0xf5b1876d │ │ │ │ + @ instruction: 0xf47d6f80 │ │ │ │ + @ instruction: 0xf8d3af6c │ │ │ │ + @ instruction: 0xf41220a0 │ │ │ │ + @ instruction: 0xf43d6f70 │ │ │ │ + ldmdavs fp, {r1, r2, r5, r6, r8, r9, sl, fp, sp, pc}^ │ │ │ │ + @ instruction: 0xf4130c26 │ │ │ │ + @ instruction: 0xf43d6f70 │ │ │ │ + @ instruction: 0xf006af60 │ │ │ │ + @ instruction: 0xf1a3030d │ │ │ │ + @ instruction: 0xf1dc0c0d │ │ │ │ + bl 0x1273794 │ │ │ │ + svccs 0x0000070c │ │ │ │ + svcge 0x0055f47d │ │ │ │ + @ instruction: 0xf0164640 │ │ │ │ + stmdacs r0, {r0, r2, r3, r4, r5, r6, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ + svcge 0x00c7f43d │ │ │ │ + @ instruction: 0xf0304640 │ │ │ │ + stmdacs r0, {r0, r1, r4, r5, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + svcge 0x00c1f43d │ │ │ │ + blx 0xfef6fa32 │ │ │ │ + strpl pc, [r1], #-964 @ 0xfffffc3c │ │ │ │ + @ instruction: 0xf79e4681 │ │ │ │ + @ instruction: 0xf006fbb5 │ │ │ │ + strmi r0, [r5], -pc, lsl #4 │ │ │ │ + strbmi r4, [r0], -r1, lsl #12 │ │ │ │ + blx 0xff1efb9e │ │ │ │ + strtmi r4, [r9], -r2, lsr #12 │ │ │ │ + @ instruction: 0xf7a34648 │ │ │ │ + @ instruction: 0xf1c4fe63 │ │ │ │ + andcs r0, r1, r4, lsl #8 │ │ │ │ + @ instruction: 0xf79f40a0 │ │ │ │ + @ instruction: 0x4604f85f │ │ │ │ + @ instruction: 0xf79f2010 │ │ │ │ + @ instruction: 0x4623f85b │ │ │ │ + strtmi r4, [r9], -sl, lsr #12 │ │ │ │ + andls lr, r0, sp, asr #19 │ │ │ │ + @ instruction: 0xf7a5200f │ │ │ │ + blmi 0xff27077c │ │ │ │ + svcne 0x0070ee1d │ │ │ │ + adcne pc, r4, r2, asr #12 │ │ │ │ + addscs pc, r7, r0, asr #5 │ │ │ │ + ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ + stmiapl fp, {r1, r3, r4, r5, r9, sl, lr}^ │ │ │ │ + strls r4, [r0, #-1053] @ 0xfffffbe3 │ │ │ │ + @ instruction: 0xf64d6801 │ │ │ │ + vmvn.i32 d17, #4 @ 0x00000004 │ │ │ │ + strmi r0, [fp], #-145 @ 0xffffff6f │ │ │ │ + mvneq pc, r0, lsr #3 │ │ │ │ + stcleq 8, cr15, [r4], #320 @ 0x140 │ │ │ │ + blx 0x1a6faae │ │ │ │ + strbmi r2, [r0], -sp, lsl #6 │ │ │ │ + andcc pc, ip, r8, asr #17 │ │ │ │ + blx 0x16edc96 │ │ │ │ + svclt 0x007bf7fd │ │ │ │ + vorr.i32 d18, #0 @ 0x00000000 │ │ │ │ + addsmi r0, sl, #32, 6 @ 0x80000000 │ │ │ │ + strbhi pc, [r8, #-1] @ │ │ │ │ + msrhi (UNDEF: 100), r1 │ │ │ │ + vsubw.s8 q9, q0, d16 │ │ │ │ + addsmi r0, sl, #16, 6 @ 0x40000000 │ │ │ │ + ldrhi pc, [r0, #-1]! │ │ │ │ + svcne 0x0000f5b2 │ │ │ │ + mrcge 4, 7, APSR_nzcv, cr1, cr13, {3} │ │ │ │ + strbmi sl, [r0], -r4, lsl #18 │ │ │ │ rsccs pc, r5, #69206016 @ 0x4200000 │ │ │ │ andeq pc, sl, #192, 4 │ │ │ │ - stmib sp, {r0, r2, sl, ip, pc}^ │ │ │ │ + @ instruction: 0xf8cd9404 │ │ │ │ + stmib sp, {r2, r4, sp, lr, pc}^ │ │ │ │ strls ip, [r8, #-1286] @ 0xfffffafa │ │ │ │ - @ instruction: 0xffbcf7f3 │ │ │ │ - mrclt 7, 6, APSR_nzcv, cr2, cr13, {7} │ │ │ │ - stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ - strls r9, [r8, #-1285] @ 0xfffffafb │ │ │ │ - mrrc2 7, 15, pc, sl, cr2 @ │ │ │ │ - movwmi lr, #31197 @ 0x79dd │ │ │ │ - @ instruction: 0xf0039a05 │ │ │ │ - andls r0, r2, #2080374784 @ 0x7c000000 │ │ │ │ + @ instruction: 0xffc8f7f3 │ │ │ │ + mcrlt 7, 7, pc, cr2, cr13, {7} @ │ │ │ │ + stc2l 7, cr15, [r0], #-968 @ 0xfffffc38 │ │ │ │ + ldmib sp, {r0, r2, r9, fp, ip, pc}^ │ │ │ │ + andls r4, r2, #469762048 @ 0x1c000000 │ │ │ │ + tstpeq pc, #3 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf79e41dc │ │ │ │ - bls 0x1709bc │ │ │ │ - bcs 0x4834b8 │ │ │ │ - ldrhi pc, [fp, r0, asr #32]! │ │ │ │ + bls 0x1709c0 │ │ │ │ + bcs 0x4834b4 │ │ │ │ + ldrhi pc, [r3, r0, asr #32]! │ │ │ │ smullscc pc, r9, r8, r8 @ │ │ │ │ strtmi r4, [r9], -r0, asr #12 │ │ │ │ svclt 0x000c2b00 │ │ │ │ andcs r2, r4, #8, 4 @ 0x80000000 │ │ │ │ - blx 0x66fc7c │ │ │ │ + blx 0x6efc78 │ │ │ │ @ instruction: 0xf79e4620 │ │ │ │ - qsub8mi pc, r9, r1 @ │ │ │ │ + qsub8mi pc, r9, r3 @ │ │ │ │ strtmi r4, [r8], -r2, lsl #12 │ │ │ │ - mcr2 7, 3, pc, cr8, cr1, {7} @ │ │ │ │ - svclt 0x0021f7fd │ │ │ │ - stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ - strls r9, [r6, #-1285] @ 0xfffffafb │ │ │ │ + mcr2 7, 3, pc, cr10, cr1, {7} @ │ │ │ │ + svclt 0x0035f7fd │ │ │ │ + strls sl, [r5, #-2052] @ 0xfffff7fc │ │ │ │ @ instruction: 0xf7f29508 │ │ │ │ - movwcs pc, #7217 @ 0x1c31 @ │ │ │ │ + movwcs pc, #7225 @ 0x1c39 @ │ │ │ │ strbmi sl, [r0], -r4, lsl #18 │ │ │ │ rsbsvc pc, r5, #1342177284 @ 0x50000004 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ - andls pc, r0, sp, asr #17 │ │ │ │ - stc2l 7, cr15, [r0, #980] @ 0x3d4 │ │ │ │ - svclt 0x000df7fd │ │ │ │ - stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ - strls r9, [r8, #-1285] @ 0xfffffafb │ │ │ │ - ldc2 7, cr15, [lr], {242} @ 0xf2 │ │ │ │ + @ instruction: 0xf7f59600 │ │ │ │ + @ instruction: 0xf7fdfdd3 │ │ │ │ + @ instruction: 0xf7f2bf24 │ │ │ │ + bls 0x230da0 │ │ │ │ movwmi lr, #31197 @ 0x79dd │ │ │ │ - @ instruction: 0xf0039a05 │ │ │ │ - andls r0, r2, #2080374784 @ 0x7c000000 │ │ │ │ - @ instruction: 0xf79e41dc │ │ │ │ - bls 0x170944 │ │ │ │ - bcs 0x483530 │ │ │ │ - ldrbhi pc, [r5, -r0, asr #32]! @ │ │ │ │ + @ instruction: 0xf0039202 │ │ │ │ + bicsmi r0, ip, pc, lsl r3 │ │ │ │ + blx 0x5efb7e │ │ │ │ + strmi r9, [r5], -r2, lsl #20 │ │ │ │ + @ instruction: 0xf0402a0f │ │ │ │ + @ instruction: 0xf8988774 │ │ │ │ + @ instruction: 0x464030d9 │ │ │ │ + blcs 0xc35bc │ │ │ │ + andcs fp, r8, #12, 30 @ 0x30 │ │ │ │ + @ instruction: 0xf7f02204 │ │ │ │ + strtmi pc, [r0], -r3, ror #19 │ │ │ │ + @ instruction: 0xffbef79e │ │ │ │ + strmi r4, [r2], -r9, lsr #12 │ │ │ │ + @ instruction: 0xf7f14628 │ │ │ │ + @ instruction: 0xf7fdfd51 │ │ │ │ + @ instruction: 0xf3c4bf00 │ │ │ │ + movwls r4, #37379 @ 0x9203 │ │ │ │ + strbpl pc, [r0], #-964 @ 0xfffffc3c @ │ │ │ │ + tstmi r3, ip, lsl r1 │ │ │ │ + @ instruction: 0xf53f07db │ │ │ │ + stmdbge r4, {r1, r3, r4, r8, r9, fp, sp, pc} │ │ │ │ + movwcs r4, #1600 @ 0x640 │ │ │ │ + strls r2, [r8], #-1281 @ 0xfffffaff │ │ │ │ + strcs lr, [r4, #-2509] @ 0xfffff633 │ │ │ │ + movwcc lr, #27085 @ 0x69cd │ │ │ │ + blx 0xfe96fd42 │ │ │ │ + mcrlt 7, 7, pc, cr9, cr13, {7} @ │ │ │ │ smullscc pc, r9, r8, r8 @ │ │ │ │ - strtmi r4, [r9], -r0, asr #12 │ │ │ │ - svclt 0x000c2b00 │ │ │ │ - andcs r2, r4, #8, 4 @ 0x80000000 │ │ │ │ - @ instruction: 0xf9daf7f0 │ │ │ │ - @ instruction: 0xf79e4620 │ │ │ │ - @ instruction: 0x4629ffb5 │ │ │ │ - strtmi r4, [r8], -r2, lsl #12 │ │ │ │ - stc2l 7, cr15, [r8, #-964] @ 0xfffffc3c │ │ │ │ - mcrlt 7, 7, pc, cr5, cr13, {7} @ │ │ │ │ - subpl pc, r0, #196, 6 @ 0x10000003 │ │ │ │ - vsubw.u8 , q2, d9 │ │ │ │ - tstlt sl, r3, lsl #8 │ │ │ │ - ldrbeq r4, [fp, r3, lsr #2] │ │ │ │ - blge 0x3af258 │ │ │ │ + @ instruction: 0xf8d8b123 │ │ │ │ + ldrsbeq r3, [sl], #-0 │ │ │ │ + stmiage r2, {r1, r2, r3, r4, r5, r6, r8, sl, ip, sp, lr, pc}^ │ │ │ │ + eorvc pc, r5, #536870916 @ 0x20000004 │ │ │ │ + andeq pc, sl, #192, 4 │ │ │ │ strbmi sl, [r0], -r4, lsl #18 │ │ │ │ - strcs r2, [r1, #-768] @ 0xfffffd00 │ │ │ │ - stmib sp, {r3, r9, ip, pc}^ │ │ │ │ - stmib sp, {r2, r8, sl, lr}^ │ │ │ │ - @ instruction: 0xf7f83306 │ │ │ │ - @ instruction: 0xf7fdfb8b │ │ │ │ - @ instruction: 0xf898bece │ │ │ │ - ldrdlt r3, [r3, -r9]! │ │ │ │ - ldrsbcc pc, [r0], #136 @ 0x88 @ │ │ │ │ - @ instruction: 0xf57e005a │ │ │ │ - vadd.i8 d26, d18, d23 │ │ │ │ - vsubl.s8 , d0, d21 │ │ │ │ - stmdbge r4, {r1, r3, r9} │ │ │ │ - movwcs r4, #1600 @ 0x640 │ │ │ │ - strvc lr, [r4], -sp, asr #19 │ │ │ │ - stmib sp, {r1, r2, r8, sl, ip, pc}^ │ │ │ │ - @ instruction: 0xf7f33307 │ │ │ │ - stmdacs r0, {r0, r1, r3, r4, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ - ldmge r6, {r1, r2, r3, r4, r5, sl, ip, sp, lr, pc} │ │ │ │ - mrclt 7, 5, APSR_nzcv, cr3, cr13, {7} │ │ │ │ - @ instruction: 0xf7f54640 │ │ │ │ - @ instruction: 0xf7fdfe0f │ │ │ │ - @ instruction: 0xf898beae │ │ │ │ - ldrdlt r3, [r3, -r9]! │ │ │ │ - ldrsbcc pc, [r0], #136 @ 0x88 @ │ │ │ │ - @ instruction: 0xf57e0059 │ │ │ │ - vtst.8 q13, q9, │ │ │ │ - vmlal.s q11, d0, d1[5] │ │ │ │ - stmdbge r4, {r1, r3, r9} │ │ │ │ - movwcs r4, #1600 @ 0x640 │ │ │ │ - strvc lr, [r4], -sp, asr #19 │ │ │ │ - stmib sp, {r1, r2, r8, sl, ip, pc}^ │ │ │ │ - @ instruction: 0xf7f33307 │ │ │ │ - stmdacs r0, {r0, r1, r3, r4, r5, r6, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ - stmiage r2, {r1, r2, r3, r4, r5, sl, ip, sp, lr, pc}^ │ │ │ │ - mrclt 7, 4, APSR_nzcv, cr3, cr13, {7} │ │ │ │ - teqpeq r2, #4 @ p-variant is OBSOLETE │ │ │ │ - vqdmulh.s d2, d1, d18 │ │ │ │ - blcs 0x952dd4 │ │ │ │ - ldcge 6, cr15, [r9], #-248 @ 0xffffff08 │ │ │ │ - @ instruction: 0xf852a201 │ │ │ │ - svclt 0x0000f023 │ │ │ │ - andeq r1, fp, r9, ror #30 │ │ │ │ - andeq r0, fp, fp, ror #12 │ │ │ │ - andeq r1, fp, r7, lsr #31 │ │ │ │ - andeq r0, fp, fp, ror #12 │ │ │ │ - andeq r0, fp, fp, ror #12 │ │ │ │ - andeq r0, fp, fp, ror #12 │ │ │ │ - andeq r0, fp, fp, ror #12 │ │ │ │ - andeq r0, fp, fp, ror #12 │ │ │ │ - andeq r0, fp, fp, ror #12 │ │ │ │ - andeq r0, fp, fp, ror #12 │ │ │ │ - andeq r0, fp, fp, ror #12 │ │ │ │ - andeq r0, fp, fp, ror #12 │ │ │ │ - andeq r0, fp, fp, ror #12 │ │ │ │ - andeq r0, fp, fp, ror #12 │ │ │ │ - andeq r0, fp, fp, ror #12 │ │ │ │ - andeq r0, fp, fp, ror #12 │ │ │ │ - andeq r0, fp, fp, ror #12 │ │ │ │ - andeq r0, fp, fp, ror #12 │ │ │ │ - andeq r1, fp, sp, lsr #30 │ │ │ │ - andeq r0, fp, fp, ror #12 │ │ │ │ - andeq r0, fp, fp, ror #12 │ │ │ │ - andeq r0, fp, fp, ror #12 │ │ │ │ - andeq r0, fp, fp, ror #12 │ │ │ │ - andeq r0, fp, fp, ror #12 │ │ │ │ - andeq r0, fp, fp, ror #12 │ │ │ │ - andeq r0, fp, fp, ror #12 │ │ │ │ - andeq r0, fp, fp, ror #12 │ │ │ │ - andeq r0, fp, fp, ror #12 │ │ │ │ - andeq r0, fp, fp, ror #12 │ │ │ │ - andeq r0, fp, fp, ror #12 │ │ │ │ - andeq r0, fp, fp, ror #12 │ │ │ │ - andeq r0, fp, fp, ror #12 │ │ │ │ - andeq r1, fp, r9, ror #29 │ │ │ │ - andeq r0, fp, fp, ror #12 │ │ │ │ - andeq r1, fp, sp, lsl #29 │ │ │ │ - @ instruction: 0xf53e0423 │ │ │ │ - @ instruction: 0xf404abf5 │ │ │ │ + stmib sp, {r8, r9, sp}^ │ │ │ │ + strls r6, [r6, #-1796] @ 0xfffff8fc │ │ │ │ + movwcc lr, #31181 @ 0x79cd │ │ │ │ + mrc2 7, 5, pc, cr2, cr3, {7} │ │ │ │ + @ instruction: 0xf43e2800 │ │ │ │ + @ instruction: 0xf7fda8b1 │ │ │ │ + strbmi fp, [r0], -lr, asr #29 │ │ │ │ + mcr2 7, 1, pc, cr6, cr5, {7} @ │ │ │ │ + mcrlt 7, 6, pc, cr9, cr13, {7} @ │ │ │ │ + smullscc pc, r9, r8, r8 @ │ │ │ │ + @ instruction: 0xf8d8b123 │ │ │ │ + ldrsbeq r3, [r9], #-0 │ │ │ │ + stmiage lr!, {r1, r2, r3, r4, r5, r6, r8, sl, ip, sp, lr, pc}^ │ │ │ │ + rsbvs pc, r5, #536870916 @ 0x20000004 │ │ │ │ + andeq pc, sl, #192, 4 │ │ │ │ + strbmi sl, [r0], -r4, lsl #18 │ │ │ │ + stmib sp, {r8, r9, sp}^ │ │ │ │ + strls r6, [r6, #-1796] @ 0xfffff8fc │ │ │ │ + movwcc lr, #31181 @ 0x79cd │ │ │ │ + mrc2 7, 4, pc, cr2, cr3, {7} │ │ │ │ + @ instruction: 0xf43e2800 │ │ │ │ + @ instruction: 0xf7fda8dd │ │ │ │ + @ instruction: 0xf004beae │ │ │ │ + blcs 0x932aa8 │ │ │ │ + strhi pc, [r8], #-513 @ 0xfffffdff │ │ │ │ + @ instruction: 0xf63e2b22 │ │ │ │ + andge sl, r1, #18176 @ 0x4700 │ │ │ │ + @ instruction: 0xf023f852 │ │ │ │ + andeq r1, fp, r5, asr pc │ │ │ │ + andeq r0, fp, r5, ror r6 │ │ │ │ + muleq fp, r3, pc @ │ │ │ │ + andeq r0, fp, r5, ror r6 │ │ │ │ + andeq r0, fp, r5, ror r6 │ │ │ │ + andeq r0, fp, r5, ror r6 │ │ │ │ + andeq r0, fp, r5, ror r6 │ │ │ │ + andeq r0, fp, r5, ror r6 │ │ │ │ + andeq r0, fp, r5, ror r6 │ │ │ │ + andeq r0, fp, r5, ror r6 │ │ │ │ + andeq r0, fp, r5, ror r6 │ │ │ │ + andeq r0, fp, r5, ror r6 │ │ │ │ + andeq r0, fp, r5, ror r6 │ │ │ │ + andeq r0, fp, r5, ror r6 │ │ │ │ + andeq r0, fp, r5, ror r6 │ │ │ │ + andeq r0, fp, r5, ror r6 │ │ │ │ + andeq r0, fp, r5, ror r6 │ │ │ │ + andeq r0, fp, r5, ror r6 │ │ │ │ + andeq r1, fp, r9, lsl pc │ │ │ │ + andeq r0, fp, r5, ror r6 │ │ │ │ + andeq r0, fp, r5, ror r6 │ │ │ │ + andeq r0, fp, r5, ror r6 │ │ │ │ + andeq r0, fp, r5, ror r6 │ │ │ │ + andeq r0, fp, r5, ror r6 │ │ │ │ + andeq r0, fp, r5, ror r6 │ │ │ │ + andeq r0, fp, r5, ror r6 │ │ │ │ + andeq r0, fp, r5, ror r6 │ │ │ │ + andeq r0, fp, r5, ror r6 │ │ │ │ + andeq r0, fp, r5, ror r6 │ │ │ │ + andeq r0, fp, r5, ror r6 │ │ │ │ + andeq r0, fp, r5, ror r6 │ │ │ │ + andeq r0, fp, r5, ror r6 │ │ │ │ + ldrdeq r1, [fp], -r5 │ │ │ │ + andeq r0, fp, r5, ror r6 │ │ │ │ + andeq r1, fp, r9, ror lr │ │ │ │ + @ instruction: 0xf53e0421 │ │ │ │ + @ instruction: 0xf404ac04 │ │ │ │ @ instruction: 0xf5b36360 │ │ │ │ @ instruction: 0xf0016f60 │ │ │ │ - @ instruction: 0x462186f5 │ │ │ │ + @ instruction: 0x46218711 │ │ │ │ strls sl, [r7], -r4, lsl #16 │ │ │ │ - strls r0, [r8, -r5, ror #7] │ │ │ │ - strhi pc, [r3], -r1, lsl #2 │ │ │ │ - @ instruction: 0xf8b4f7f2 │ │ │ │ + strls r0, [r8, -r2, ror #7] │ │ │ │ + ldrhi pc, [pc], -r1, lsl #2 │ │ │ │ + @ instruction: 0xf8c0f7f2 │ │ │ │ subeq pc, r1, #-1879048188 @ 0x90000004 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ strbmi sl, [r0], -r4, lsl #18 │ │ │ │ - mcr2 7, 5, pc, cr2, cr7, {7} @ │ │ │ │ + mrc2 7, 5, pc, cr10, cr7, {7} │ │ │ │ @ instruction: 0xf47d2800 │ │ │ │ - strtmi sl, [r1], -r4, lsr #28 │ │ │ │ + strtmi sl, [r1], -r0, asr #28 │ │ │ │ @ instruction: 0xf7f2a804 │ │ │ │ - strcs pc, [r1], #-2161 @ 0xfffff78f │ │ │ │ + strcs pc, [r1], #-2171 @ 0xfffff785 │ │ │ │ stmdbge r4, {r2, r8, r9, fp, ip, pc} │ │ │ │ vmax.s8 q10, , q0 │ │ │ │ vsubl.s8 q11, d16, d1 │ │ │ │ strls r0, [r0], #-517 @ 0xfffffdfb │ │ │ │ - blx 0xaefebe │ │ │ │ - mrclt 7, 0, APSR_nzcv, cr3, cr13, {7} │ │ │ │ + blx 0x10efeaa │ │ │ │ + mcrlt 7, 1, pc, cr15, cr13, {7} @ │ │ │ │ orrne pc, r1, #196, 6 @ 0x10000003 │ │ │ │ svceq 0x00c0f014 │ │ │ │ - strbhi pc, [lr, #1]! @ │ │ │ │ + strhi pc, [sl], -r1 │ │ │ │ @ instruction: 0xf47e2b02 │ │ │ │ - @ instruction: 0x4621abb8 │ │ │ │ - strls sl, [r7, #-2052] @ 0xfffff7fc │ │ │ │ + stmdage r4, {r0, r1, r2, r6, r7, r8, r9, fp, sp, pc} │ │ │ │ + strls r4, [r7, #-1569] @ 0xfffff9df │ │ │ │ @ instruction: 0xf7f29508 │ │ │ │ - mvneq pc, #7667712 @ 0x750000 │ │ │ │ - blge 0xfee2f508 │ │ │ │ + mvneq pc, #8454144 @ 0x810000 │ │ │ │ + blge 0xff1ef4f4 │ │ │ │ eorpl pc, sp, #536870916 @ 0x20000004 │ │ │ │ andeq pc, sl, #192, 4 │ │ │ │ strbmi sl, [r0], -r4, lsl #18 │ │ │ │ - stc2 7, cr15, [r0, #988] @ 0x3dc │ │ │ │ + ldc2 7, cr15, [r8, #988] @ 0x3dc │ │ │ │ @ instruction: 0xf43e2800 │ │ │ │ - @ instruction: 0xf7fdaba4 │ │ │ │ - svclt 0x0000bdf4 │ │ │ │ - addeq lr, r5, sl, asr r3 │ │ │ │ + @ instruction: 0xf7fdabb3 │ │ │ │ + svclt 0x0000be10 │ │ │ │ + addeq lr, r5, r8, asr r3 │ │ │ │ @ instruction: 0xf53e0423 │ │ │ │ - @ instruction: 0xf404aba5 │ │ │ │ + @ instruction: 0xf404abb4 │ │ │ │ @ instruction: 0xf5b36360 │ │ │ │ @ instruction: 0xf0016f60 │ │ │ │ - strls r8, [r7], -r9, lsl #13 │ │ │ │ + strls r8, [r7], -r5, lsr #13 │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ mvneq r9, #8, 14 @ 0x200000 │ │ │ │ - strhi pc, [r4, #257]! @ 0x101 │ │ │ │ - @ instruction: 0xf864f7f2 │ │ │ │ + strbhi pc, [r0, #257] @ 0x101 @ │ │ │ │ + @ instruction: 0xf870f7f2 │ │ │ │ rsbsvc pc, r1, #72, 12 @ 0x4800000 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ strbmi sl, [r0], -r4, lsl #18 │ │ │ │ - mrc2 7, 2, pc, cr2, cr7, {7} │ │ │ │ + mcr2 7, 3, pc, cr10, cr7, {7} @ │ │ │ │ adcsle r2, r0, r0, lsl #16 │ │ │ │ - ldcllt 7, cr15, [r3, #1012] @ 0x3f4 │ │ │ │ + stcllt 7, cr15, [pc, #1012]! @ 0xb234c │ │ │ │ orrne pc, r1, #196, 6 @ 0x10000003 │ │ │ │ svceq 0x00c0f014 │ │ │ │ - strbhi pc, [sl, #1] @ │ │ │ │ + strbhi pc, [r6, #1]! @ │ │ │ │ @ instruction: 0xf47e2b02 │ │ │ │ - stmdage r4, {r3, r4, r5, r6, r8, r9, fp, sp, pc} │ │ │ │ + stmdage r4, {r0, r1, r2, r7, r8, r9, fp, sp, pc} │ │ │ │ strls r4, [r7, #-1569] @ 0xfffff9df │ │ │ │ @ instruction: 0xf7f29508 │ │ │ │ - mvneq pc, #3473408 @ 0x350000 │ │ │ │ - blge 0x1e2f588 │ │ │ │ + mvneq pc, #4259840 @ 0x410000 │ │ │ │ + blge 0xfe1ef574 │ │ │ │ sbcscs pc, r5, #536870916 @ 0x20000004 │ │ │ │ andeq pc, sl, #192, 4 │ │ │ │ strbmi sl, [r0], -r4, lsl #18 │ │ │ │ - stc2l 7, cr15, [r0, #-988] @ 0xfffffc24 │ │ │ │ + ldc2l 7, cr15, [r8, #-988] @ 0xfffffc24 │ │ │ │ @ instruction: 0xf43e2800 │ │ │ │ - @ instruction: 0xf7fdab64 │ │ │ │ - strteq fp, [r1], #-3508 @ 0xfffff24c │ │ │ │ - blge 0x1aef4a8 │ │ │ │ + @ instruction: 0xf7fdab73 │ │ │ │ + strteq fp, [r1], #-3536 @ 0xfffff230 │ │ │ │ + blge 0x1eaf494 │ │ │ │ msrvs SPSR_, #4, 8 @ 0x4000000 │ │ │ │ svcvs 0x0060f5b3 │ │ │ │ - strhi pc, [lr], -r1 │ │ │ │ + strthi pc, [sl], -r1 │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ mvneq r9, #7340032 @ 0x700000 │ │ │ │ @ instruction: 0xf1019708 │ │ │ │ - @ instruction: 0xf7f2851a │ │ │ │ - @ instruction: 0xf648f827 │ │ │ │ + @ instruction: 0xf7f28536 │ │ │ │ + @ instruction: 0xf648f833 │ │ │ │ vrshr.s64 d22, d1, #64 │ │ │ │ stmdbge r4, {r0, r2, r9} │ │ │ │ @ instruction: 0xf7f74640 │ │ │ │ - stmdacs r0, {r0, r2, r4, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r2, r3, r5, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ svcge 0x0073f43f │ │ │ │ - ldclt 7, cr15, [r5, #1012] @ 0x3f4 │ │ │ │ + ldclt 7, cr15, [r1, #1012]! @ 0x3f4 │ │ │ │ cmnpmi r0, #4, 8 @ p-variant is OBSOLETE @ 0x4000000 │ │ │ │ svcmi 0x0070f5b3 │ │ │ │ - stcge 4, cr15, [pc, #244] @ 0xb20e8 │ │ │ │ + stcge 4, cr15, [fp, #244]! @ 0xf4 │ │ │ │ strbmi sl, [r0], -r4, lsl #18 │ │ │ │ andls fp, r6, #805306382 @ 0x3000000e │ │ │ │ andcs r9, r1, #603979776 @ 0x24000000 │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ vsubw.u8 q9, q2, d4 │ │ │ │ vsubw.u8 q10, q2, d3 │ │ │ │ stmib sp, {r0, r1, sl, ip, sp}^ │ │ │ │ @ instruction: 0xf7f63407 │ │ │ │ - @ instruction: 0xf7fdfde7 │ │ │ │ - @ instruction: 0xf404bd7c │ │ │ │ + @ instruction: 0xf7fdfdff │ │ │ │ + @ instruction: 0xf404bd98 │ │ │ │ @ instruction: 0xf5b34370 │ │ │ │ tstle r4, r0, ror pc │ │ │ │ ldrsbcc pc, [r0], #136 @ 0x88 @ │ │ │ │ @ instruction: 0xf53d071b │ │ │ │ - @ instruction: 0xf8d8ad72 │ │ │ │ - vaddl.u8 , d20, d12 │ │ │ │ - vabal.u8 , d4, d3 │ │ │ │ - strbmi r4, [r0], -r3, lsl #4 │ │ │ │ + @ instruction: 0xf8d8ad8e │ │ │ │ + rsclt r3, r2, #140 @ 0x8c │ │ │ │ + andls r4, r9, #64, 12 @ 0x4000000 │ │ │ │ tstpeq pc, #3 @ p-variant is OBSOLETE │ │ │ │ - blcs 0x61ebd4 │ │ │ │ - vshl.s8 d9, d9, d1 │ │ │ │ - andls r8, r7, #248512512 @ 0xed00000 │ │ │ │ + andmi pc, r3, #196, 6 @ 0x10000003 │ │ │ │ + vorr.i16 d18, #50432 @ 0xc500 │ │ │ │ + vshl.s8 d3, d3, d1 │ │ │ │ + andls r8, r7, #2883584 @ 0x2c0000 │ │ │ │ andcs sl, r8, #4, 18 @ 0x10000 │ │ │ │ - strls r2, [r8, #-1024] @ 0xfffffc00 │ │ │ │ - strls r2, [r6], #-1280 @ 0xfffffb00 │ │ │ │ + strls r2, [r8], #-1280 @ 0xfffffb00 │ │ │ │ + strls r2, [r6], #-1024 @ 0xfffffc00 │ │ │ │ stmib sp, {r0, sl, sp}^ │ │ │ │ @ instruction: 0xf7f64504 │ │ │ │ - @ instruction: 0xf7fdfc8b │ │ │ │ - @ instruction: 0xf1b3bd56 │ │ │ │ + @ instruction: 0xf7fdfca3 │ │ │ │ + @ instruction: 0xf1b3bd72 │ │ │ │ @ instruction: 0xf47d1f10 │ │ │ │ - @ instruction: 0xf404acda │ │ │ │ + @ instruction: 0xf404acf6 │ │ │ │ vbic.i32 q10, #49152 @ 0x0000c000 │ │ │ │ - @ instruction: 0xf0042903 │ │ │ │ + @ instruction: 0xf0044903 │ │ │ │ vabdl.u8 q8, d4, d15 │ │ │ │ - @ instruction: 0xf5b34603 │ │ │ │ + @ instruction: 0xf5b32603 │ │ │ │ @ instruction: 0xf0014f70 │ │ │ │ - @ instruction: 0xf8988135 │ │ │ │ + @ instruction: 0xf898813b │ │ │ │ ldmib r8, {r0, r3, r4, r6, r7, ip}^ │ │ │ │ stmdbcs r0, {r2, r4, r5, r9, ip, sp} │ │ │ │ strbthi pc, [r8], -r0 @ │ │ │ │ - b 0x1175f04 │ │ │ │ + b 0x1175ef0 │ │ │ │ bicsmi r0, fp, #134217730 @ 0x8000002 │ │ │ │ movweq pc, #4099 @ 0x1003 @ │ │ │ │ @ instruction: 0xf47d2b00 │ │ │ │ - andcs sl, r1, #48640 @ 0xbe00 │ │ │ │ + andcs sl, r1, #55808 @ 0xda00 │ │ │ │ strbmi sl, [r0], -r4, lsl #18 │ │ │ │ vsubl.u8 , d4, d0 │ │ │ │ stmib sp, {r0, r1, sl, ip, sp}^ │ │ │ │ - strls r9, [r6, -r4, lsl #12] │ │ │ │ + strls r6, [r6, -r4, lsl #18] │ │ │ │ strls r9, [r7], #-1288 @ 0xfffffaf8 │ │ │ │ - @ instruction: 0xf950f7f4 │ │ │ │ - stclt 7, cr15, [r7, #-1012]! @ 0xfffffc0c │ │ │ │ + @ instruction: 0xf968f7f4 │ │ │ │ + stcllt 7, cr15, [r3, #-1012] @ 0xfffffc0c │ │ │ │ vmov.i32 d18, #0 @ 0x00000000 │ │ │ │ addsmi r0, r3, #80, 4 │ │ │ │ - sbchi pc, r6, r1 │ │ │ │ + sbchi pc, fp, r1 │ │ │ │ vsubl.s8 q9, d0, d16 │ │ │ │ addsmi r0, r3, #80, 4 │ │ │ │ - adchi pc, sp, r1 │ │ │ │ + adcshi pc, r2, r1 │ │ │ │ svceq 0x00a0f5b3 │ │ │ │ - ldcge 4, cr15, [pc], {125} @ 0x7d │ │ │ │ + ldcge 4, cr15, [fp], #500 @ 0x1f4 │ │ │ │ movwcs pc, #13252 @ 0x33c4 @ │ │ │ │ movwls sl, #18692 @ 0x4904 │ │ │ │ vmlsl.u q10, d4, d0[0] │ │ │ │ andcs r4, r1, #201326592 @ 0xc000000 │ │ │ │ movwcs r9, #773 @ 0x305 │ │ │ │ - streq pc, [pc], #-4 @ 0xb20fc │ │ │ │ + streq pc, [pc], #-4 @ 0xb20e8 │ │ │ │ strls r9, [r6], #-1287 @ 0xfffffaf9 │ │ │ │ @ instruction: 0xf7f49508 │ │ │ │ - @ instruction: 0xf7fdf80d │ │ │ │ - eorcs fp, r0, #36096 @ 0x8d00 │ │ │ │ + @ instruction: 0xf7fdf825 │ │ │ │ + eorcs fp, r0, #43264 @ 0xa900 │ │ │ │ andseq pc, r0, #192, 4 │ │ │ │ @ instruction: 0xf0004293 │ │ │ │ eorscs r8, r0, #252, 12 @ 0xfc00000 │ │ │ │ andseq pc, r0, #192, 4 │ │ │ │ @ instruction: 0xf0004293 │ │ │ │ @ instruction: 0xf1b386e7 │ │ │ │ @ instruction: 0xf47d1f10 │ │ │ │ - stmdbge r4, {r2, r3, r4, r5, r6, sl, fp, sp, pc} │ │ │ │ + stmdbge r4, {r3, r4, r7, sl, fp, sp, pc} │ │ │ │ vmlsl.u q10, d4, d0[0] │ │ │ │ stmib sp, {r0, r1, r8, r9, sp}^ │ │ │ │ @ instruction: 0xf0045506 │ │ │ │ strls r0, [r8, #-1039] @ 0xfffffbf1 │ │ │ │ strcc lr, [r4], #-2509 @ 0xfffff633 │ │ │ │ - @ instruction: 0xf864f7f6 │ │ │ │ - stcllt 7, cr15, [lr], #-1012 @ 0xfffffc0c │ │ │ │ + @ instruction: 0xf87cf7f6 │ │ │ │ + stclt 7, cr15, [sl], {253} @ 0xfd │ │ │ │ cmnpmi r0, #4, 8 @ p-variant is OBSOLETE @ 0x4000000 │ │ │ │ smlabtcs r3, r4, r3, pc @ │ │ │ │ - streq pc, [pc, #-4] @ 0xb2150 │ │ │ │ - vaddw.u8 , q2, d5 │ │ │ │ - stmdbge r4, {r0, r1, r9, lr} │ │ │ │ + andmi pc, r3, #196, 6 @ 0x10000003 │ │ │ │ + @ instruction: 0xf0049105 │ │ │ │ + stmdbge r4, {r0, r1, r2, r3, r8, sl} │ │ │ │ @ instruction: 0xf5b34640 │ │ │ │ @ instruction: 0xf0004f70 │ │ │ │ - andls r8, r6, #63438848 @ 0x3c80000 │ │ │ │ + andls r8, r6, #64487424 @ 0x3d80000 │ │ │ │ vsubl.u8 q9, d4, d1 │ │ │ │ movwcs r3, #1027 @ 0x403 │ │ │ │ strpl lr, [r7], #-2509 @ 0xfffff633 │ │ │ │ @ instruction: 0xf7f59304 │ │ │ │ - @ instruction: 0xf7fdf8f3 │ │ │ │ - @ instruction: 0xf404bcca │ │ │ │ + @ instruction: 0xf7fdf90b │ │ │ │ + @ instruction: 0xf404bce6 │ │ │ │ vbic.i32 q10, #49152 @ 0x0000c000 │ │ │ │ - @ instruction: 0xf0042903 │ │ │ │ + @ instruction: 0xf0044903 │ │ │ │ vabdl.u8 q8, d4, d15 │ │ │ │ - @ instruction: 0xf5b34603 │ │ │ │ + @ instruction: 0xf5b32603 │ │ │ │ @ instruction: 0xf0004f70 │ │ │ │ - @ instruction: 0xf89887e3 │ │ │ │ + @ instruction: 0xf89887e7 │ │ │ │ ldmib r8, {r0, r3, r4, r6, r7, ip}^ │ │ │ │ stmdbcs r0, {r2, r4, r5, r9, ip, sp} │ │ │ │ ldrhi pc, [r0], -r0 │ │ │ │ - b 0x1176014 │ │ │ │ + b 0x1176000 │ │ │ │ bicsmi r0, fp, #134217730 @ 0x8000002 │ │ │ │ movweq pc, #4099 @ 0x1003 @ │ │ │ │ @ instruction: 0xf47d2b00 │ │ │ │ - movwls sl, #3126 @ 0xc36 │ │ │ │ + movwls sl, #3154 @ 0xc52 │ │ │ │ stmdbge r4, {r0, r8, r9, sp} │ │ │ │ ldrmi r4, [sl], -r0, asr #12 │ │ │ │ strcc pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ - strls lr, [r4], -sp, asr #19 │ │ │ │ + stmdbvs r4, {r0, r2, r3, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ stmib sp, {r1, r2, r8, r9, sl, ip, pc}^ │ │ │ │ @ instruction: 0xf7f44507 │ │ │ │ - @ instruction: 0xf7fdf8c7 │ │ │ │ - @ instruction: 0xf8d8bc9e │ │ │ │ + @ instruction: 0xf7fdf8df │ │ │ │ + @ instruction: 0xf8d8bcba │ │ │ │ @ instruction: 0x464030d0 │ │ │ │ @ instruction: 0xf57d0799 │ │ │ │ - vmull.u8 q13, d4, d16 │ │ │ │ + vmvn.i32 d26, #52479 @ 0x0000ccff │ │ │ │ stmdbge r4, {r0, r1, r9, sp} │ │ │ │ movwcs r9, #516 @ 0x204 │ │ │ │ andmi pc, r3, #196, 6 @ 0x10000003 │ │ │ │ @ instruction: 0xf0049205 │ │ │ │ vsubl.u8 q8, d4, d15 │ │ │ │ stmib sp, {r0, r1, sl, ip, sp}^ │ │ │ │ andcs r2, r1, #100663296 @ 0x6000000 │ │ │ │ @ instruction: 0xf7f49508 │ │ │ │ - @ instruction: 0xf7fdfd99 │ │ │ │ - @ instruction: 0xf898bc84 │ │ │ │ + @ instruction: 0xf7fdfdb1 │ │ │ │ + @ instruction: 0xf898bca0 │ │ │ │ @ instruction: 0xf8d810d9 │ │ │ │ @ instruction: 0xf8d830d0 │ │ │ │ stmdbcs r0, {r2, r4, r6, r7, sp} │ │ │ │ ldrbhi pc, [sl, #-0] @ │ │ │ │ - b 0x117608c │ │ │ │ + b 0x1176078 │ │ │ │ bicsmi r0, fp, #134217730 @ 0x8000002 │ │ │ │ movweq pc, #4099 @ 0x1003 @ │ │ │ │ @ instruction: 0xf47d2b00 │ │ │ │ - andcs sl, r1, #256000 @ 0x3e800 │ │ │ │ + andcs sl, r1, #5632 @ 0x1600 │ │ │ │ andls sl, r0, #4, 18 @ 0x10000 │ │ │ │ andcs r4, r2, #64, 12 @ 0x4000000 │ │ │ │ vabal.u8 , d4, d8 │ │ │ │ strls r2, [r4, #-1283] @ 0xfffffafd │ │ │ │ strmi pc, [r3, #-964] @ 0xfffffc3c │ │ │ │ @ instruction: 0xf0049505 │ │ │ │ vabal.u8 q8, d4, d15 │ │ │ │ strls r3, [r6, #-1027] @ 0xfffffbfd │ │ │ │ @ instruction: 0xf7f49407 │ │ │ │ - @ instruction: 0xf7fdf885 │ │ │ │ - @ instruction: 0xf898bc5c │ │ │ │ + @ instruction: 0xf7fdf89d │ │ │ │ + @ instruction: 0xf898bc78 │ │ │ │ @ instruction: 0xf8d810d9 │ │ │ │ @ instruction: 0xf8d830d0 │ │ │ │ stmdbcs r0, {r2, r4, r6, r7, sp} │ │ │ │ strhi pc, [sl, #-0]! │ │ │ │ - b 0x11760dc │ │ │ │ + b 0x11760c8 │ │ │ │ bicsmi r0, fp, #134217730 @ 0x8000002 │ │ │ │ movweq pc, #4099 @ 0x1003 @ │ │ │ │ @ instruction: 0xf47d2b00 │ │ │ │ - stmdbge r4, {r1, r4, r6, r7, r8, r9, fp, sp, pc} │ │ │ │ + stmdbge r4, {r1, r2, r3, r5, r6, r7, r8, r9, fp, sp, pc} │ │ │ │ andcs r4, r2, #64, 12 @ 0x4000000 │ │ │ │ strls r9, [r8, #-768] @ 0xfffffd00 │ │ │ │ strcs pc, [r3, #-964] @ 0xfffffc3c │ │ │ │ vabal.u8 , d4, d4 │ │ │ │ strls r4, [r5, #-1283] @ 0xfffffafd │ │ │ │ - streq pc, [pc, #-4] @ 0xb2294 │ │ │ │ + streq pc, [pc, #-4] @ 0xb2280 │ │ │ │ strcc pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ strls r9, [r7], #-1286 @ 0xfffffafa │ │ │ │ - @ instruction: 0xf85ef7f4 │ │ │ │ - ldclt 7, cr15, [r5], #-1012 @ 0xfffffc0c │ │ │ │ + @ instruction: 0xf876f7f4 │ │ │ │ + mrrclt 7, 15, pc, r1, cr13 @ │ │ │ │ vsubw.u8 q9, q2, d1 │ │ │ │ stmdbge r4, {r0, r1, r9, sp} │ │ │ │ strbmi r9, [r0], -r4, lsl #4 │ │ │ │ andmi pc, r3, #196, 6 @ 0x10000003 │ │ │ │ @ instruction: 0xf0049205 │ │ │ │ vsubl.u8 q8, d4, d15 │ │ │ │ stmib sp, {r0, r1, sl, ip, sp}^ │ │ │ │ ldrmi r2, [sl], -r6, lsl #8 │ │ │ │ @ instruction: 0xf7f49508 │ │ │ │ - @ instruction: 0xf7fdfb6f │ │ │ │ - @ instruction: 0xf3c4bba9 │ │ │ │ + @ instruction: 0xf7fdfb87 │ │ │ │ + @ instruction: 0xf3c4bbc5 │ │ │ │ stmdbge r4, {r0, r1, r9, sp} │ │ │ │ strbmi r9, [r0], -r4, lsl #4 │ │ │ │ andmi pc, r3, #196, 6 @ 0x10000003 │ │ │ │ andls r2, r5, #67108864 @ 0x4000000 │ │ │ │ andeq pc, pc, #4 │ │ │ │ strcc pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ strcs lr, [r6], #-2509 @ 0xfffff633 │ │ │ │ strls r2, [r8, #-512] @ 0xfffffe00 │ │ │ │ - blx 0x17702ca │ │ │ │ - bllt 0xfe5f02f0 │ │ │ │ + blx 0x1d702b6 │ │ │ │ + bllt 0xfecf02dc │ │ │ │ ldrsbcc pc, [r0], #136 @ 0x88 @ │ │ │ │ ldreq r4, [sl, r0, asr #12] │ │ │ │ - blge 0xfe42f8fc │ │ │ │ + blge 0xfeb2f8e8 │ │ │ │ andcs pc, r3, #196, 6 @ 0x10000003 │ │ │ │ andls sl, r4, #4, 18 @ 0x10000 │ │ │ │ vsubw.u8 q9, q2, d1 │ │ │ │ andls r4, r5, #805306368 @ 0x30000000 │ │ │ │ andeq pc, pc, #4 │ │ │ │ strcc pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ strcs lr, [r6], #-2509 @ 0xfffff633 │ │ │ │ strls r2, [r8, #-512] @ 0xfffffe00 │ │ │ │ - stc2 7, cr15, [r6, #-976] @ 0xfffffc30 │ │ │ │ - bllt 0xffd30324 │ │ │ │ + ldc2 7, cr15, [lr, #-976] @ 0xfffffc30 │ │ │ │ + stclt 7, cr15, [sp], {253} @ 0xfd │ │ │ │ smullsne pc, r9, r8, r8 @ │ │ │ │ ldrsbcc pc, [r0], #136 @ 0x88 @ │ │ │ │ ldrsbcs pc, [r4], #136 @ 0x88 @ │ │ │ │ @ instruction: 0xf0002900 │ │ │ │ svceq 0x009b84b7 │ │ │ │ orreq lr, r2, #274432 @ 0x43000 │ │ │ │ @ instruction: 0xf00343db │ │ │ │ - blcs 0xb2f54 │ │ │ │ - blge 0x1aaf548 │ │ │ │ + blcs 0xb2f40 │ │ │ │ + blge 0xfe1af534 │ │ │ │ andcs r9, r2, #0, 6 │ │ │ │ stmdbge r4, {r0, r8, r9, sp} │ │ │ │ strls r4, [r8, #-1600] @ 0xfffff9c0 │ │ │ │ strcs pc, [r3, #-964] @ 0xfffffc3c │ │ │ │ vabal.u8 , d4, d4 │ │ │ │ strls r4, [r5, #-1283] @ 0xfffffafd │ │ │ │ - streq pc, [pc, #-4] @ 0xb236c │ │ │ │ + streq pc, [pc, #-4] @ 0xb2358 │ │ │ │ strcc pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ strls r9, [r7], #-1286 @ 0xfffffafa │ │ │ │ - @ instruction: 0xfff2f7f3 │ │ │ │ - bllt 0xff330374 │ │ │ │ + @ instruction: 0xf80af7f4 │ │ │ │ + bllt 0xffa30360 │ │ │ │ ldrsbcc pc, [r0], #136 @ 0x88 @ │ │ │ │ ldreq r4, [lr, r0, asr #12] │ │ │ │ - blge 0x13af980 │ │ │ │ + blge 0x1aaf96c │ │ │ │ vsubw.u8 q9, q2, d0 │ │ │ │ stmdbge r4, {r0, r1, r9, sp} │ │ │ │ vsubl.u8 , d4, d4 │ │ │ │ andls r4, r5, #805306368 @ 0x30000000 │ │ │ │ andeq pc, pc, #4 │ │ │ │ strcc pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ strcs lr, [r6], #-2509 @ 0xfffff633 │ │ │ │ strls r4, [r8, #-1562] @ 0xfffff9e6 │ │ │ │ - stc2l 7, cr15, [r4], {244} @ 0xf4 │ │ │ │ - bllt 0xfecb03a8 │ │ │ │ + ldc2l 7, cr15, [ip], {244} @ 0xf4 │ │ │ │ + bllt 0xff3b0394 │ │ │ │ ldrsbcc pc, [r0], #136 @ 0x88 @ │ │ │ │ ldreq r4, [pc, r0, asr #12] │ │ │ │ - blge 0xd2f9b4 │ │ │ │ + blge 0x142f9a0 │ │ │ │ vsubw.u8 q9, q2, d1 │ │ │ │ stmdbge r4, {r0, r1, r9, sp} │ │ │ │ vsubl.u8 , d4, d4 │ │ │ │ andls r4, r5, #805306368 @ 0x30000000 │ │ │ │ andeq pc, pc, #4 │ │ │ │ strcc pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ strcs lr, [r6], #-2509 @ 0xfffff633 │ │ │ │ strls r4, [r8, #-1562] @ 0xfffff9e6 │ │ │ │ - @ instruction: 0xf90af7f4 │ │ │ │ - bllt 0xfe6303dc │ │ │ │ + @ instruction: 0xf922f7f4 │ │ │ │ + bllt 0xfed303c8 │ │ │ │ ldrsbcc pc, [r0], #136 @ 0x88 @ │ │ │ │ ldreq r4, [fp, r0, asr #12] │ │ │ │ - blge 0x6af9e8 │ │ │ │ + blge 0xdaf9d4 │ │ │ │ andcs pc, r3, #196, 6 @ 0x10000003 │ │ │ │ andls sl, r4, #4, 18 @ 0x10000 │ │ │ │ vsubw.u8 q9, q2, d1 │ │ │ │ andls r4, r5, #805306368 @ 0x30000000 │ │ │ │ andeq pc, pc, #4 │ │ │ │ strcc pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ strcs lr, [r6], #-2509 @ 0xfffff633 │ │ │ │ strls r2, [r8, #-512] @ 0xfffffe00 │ │ │ │ - @ instruction: 0xf8f0f7f4 │ │ │ │ - bllt 0x1fb0410 │ │ │ │ + @ instruction: 0xf908f7f4 │ │ │ │ + bllt 0xfe6b03fc │ │ │ │ strbmi sl, [r0], -r4, lsl #18 │ │ │ │ movwcs pc, #13252 @ 0x33c4 @ │ │ │ │ andmi pc, r3, #196, 6 @ 0x10000003 │ │ │ │ @ instruction: 0xf0049304 │ │ │ │ strls r0, [r8, #-783] @ 0xfffffcf1 │ │ │ │ strcc pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ movwcs lr, #22989 @ 0x59cd │ │ │ │ @ instruction: 0xf7f49407 │ │ │ │ - @ instruction: 0xf7fdfd61 │ │ │ │ - movwcs fp, #6897 @ 0x1af1 │ │ │ │ + @ instruction: 0xf7fdfd79 │ │ │ │ + movwcs fp, #6925 @ 0x1b0d │ │ │ │ ldrmi sl, [sl], -r4, lsl #18 │ │ │ │ strcs r4, [r0, #-1600] @ 0xfffff9c0 │ │ │ │ vabal.u8 , d4, d4 │ │ │ │ strls r2, [r5, #-1283] @ 0xfffffafd │ │ │ │ strmi pc, [r3, #-964] @ 0xfffffc3c │ │ │ │ @ instruction: 0xf0049506 │ │ │ │ vabal.u8 q8, d4, d15 │ │ │ │ strls r3, [r7, #-1027] @ 0xfffffbfd │ │ │ │ @ instruction: 0xf7f49408 │ │ │ │ - @ instruction: 0xf7fdfec5 │ │ │ │ - @ instruction: 0xf8d8bb52 │ │ │ │ + @ instruction: 0xf7fdfedd │ │ │ │ + @ instruction: 0xf8d8bb6e │ │ │ │ @ instruction: 0x464030d0 │ │ │ │ @ instruction: 0xf57d079a │ │ │ │ - @ instruction: 0xf3c4aad4 │ │ │ │ + @ instruction: 0xf3c4aaf0 │ │ │ │ stmdbge r4, {r0, r1, r9, sp} │ │ │ │ movwcs r9, #516 @ 0x204 │ │ │ │ andmi pc, r3, #196, 6 @ 0x10000003 │ │ │ │ @ instruction: 0xf0049205 │ │ │ │ vsubl.u8 q8, d4, d15 │ │ │ │ stmib sp, {r0, r1, sl, ip, sp}^ │ │ │ │ andcs r2, r1, #100663296 @ 0x6000000 │ │ │ │ @ instruction: 0xf7f49508 │ │ │ │ - @ instruction: 0xf7fdf8ad │ │ │ │ - @ instruction: 0xf8d8bb38 │ │ │ │ + @ instruction: 0xf7fdf8c5 │ │ │ │ + @ instruction: 0xf8d8bb54 │ │ │ │ @ instruction: 0x464030d0 │ │ │ │ @ instruction: 0xf57d0799 │ │ │ │ - movwcs sl, #2746 @ 0xaba │ │ │ │ + movwcs sl, #2774 @ 0xad6 │ │ │ │ andcs pc, r3, #196, 6 @ 0x10000003 │ │ │ │ andls sl, r4, #4, 18 @ 0x10000 │ │ │ │ andmi pc, r3, #196, 6 @ 0x10000003 │ │ │ │ @ instruction: 0xf0049205 │ │ │ │ vsubl.u8 q8, d4, d15 │ │ │ │ stmib sp, {r0, r1, sl, ip, sp}^ │ │ │ │ ldrmi r2, [sl], -r6, lsl #8 │ │ │ │ @ instruction: 0xf7f49508 │ │ │ │ - @ instruction: 0xf7fdf893 │ │ │ │ - movwcs fp, #2846 @ 0xb1e │ │ │ │ + @ instruction: 0xf7fdf8ab │ │ │ │ + movwcs fp, #2874 @ 0xb3a │ │ │ │ andcs pc, r3, #196, 6 @ 0x10000003 │ │ │ │ andls sl, r4, #4, 18 @ 0x10000 │ │ │ │ vmlsl.u q10, d4, d0[0] │ │ │ │ andls r4, r5, #805306368 @ 0x30000000 │ │ │ │ andeq pc, pc, #4 │ │ │ │ strcc pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ strcs lr, [r6], #-2509 @ 0xfffff633 │ │ │ │ strls r4, [r8, #-1562] @ 0xfffff9e6 │ │ │ │ - blx 0x16f04cc │ │ │ │ - blt 0xfe5704f4 │ │ │ │ + blx 0x1cf04b8 │ │ │ │ + blt 0xfec704e0 │ │ │ │ cmnpmi r0, #4, 8 @ p-variant is OBSOLETE @ 0x4000000 │ │ │ │ - stmdbcs r3, {r2, r6, r7, r8, r9, ip, sp, lr, pc} │ │ │ │ + stmdbmi r3, {r2, r6, r7, r8, r9, ip, sp, lr, pc} │ │ │ │ streq pc, [pc, -r4] │ │ │ │ - strmi pc, [r3], -r4, asr #7 │ │ │ │ + strcs pc, [r3], -r4, asr #7 │ │ │ │ svcmi 0x0070f5b3 │ │ │ │ - ldrthi pc, [r5], r0 @ │ │ │ │ + ldrthi pc, [sl], r0 @ │ │ │ │ smullsne pc, r9, r8, r8 @ │ │ │ │ eorscc lr, r4, #216, 18 @ 0x360000 │ │ │ │ @ instruction: 0xf0002900 │ │ │ │ - svceq 0x009b8447 │ │ │ │ + svceq 0x009b8445 │ │ │ │ orreq lr, r2, #274432 @ 0x43000 │ │ │ │ @ instruction: 0xf00343db │ │ │ │ - blcs 0xb3138 │ │ │ │ - bge 0x1e2f72c │ │ │ │ + blcs 0xb3124 │ │ │ │ + bge 0xfe52f718 │ │ │ │ strbmi sl, [r0], -r4, lsl #18 │ │ │ │ movwls r2, #513 @ 0x201 │ │ │ │ strcc pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ - strls lr, [r4], -sp, asr #19 │ │ │ │ + stmdbvs r4, {r0, r2, r3, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ strls r9, [r8, #-1798] @ 0xfffff8fa │ │ │ │ @ instruction: 0xf7f39407 │ │ │ │ - @ instruction: 0xf7fdff07 │ │ │ │ - vst1.64 {d11-d12}, [r4 :64], lr │ │ │ │ + @ instruction: 0xf7fdff1f │ │ │ │ + vst1.64 {d11-d12}, [r4 :256], sl │ │ │ │ vbic.i32 q10, #49152 @ 0x0000c000 │ │ │ │ - @ instruction: 0xf0042903 │ │ │ │ + @ instruction: 0xf0044903 │ │ │ │ vabdl.u8 q8, d4, d15 │ │ │ │ - @ instruction: 0xf5b34603 │ │ │ │ + @ instruction: 0xf5b32603 │ │ │ │ @ instruction: 0xf0004f70 │ │ │ │ - stmdbge r4, {r1, r3, r5, r6, r8, sl, pc} │ │ │ │ + stmdbge r4, {r0, r2, r3, r5, r6, r8, sl, pc} │ │ │ │ movwcs r4, #1600 @ 0x640 │ │ │ │ vsubl.u8 q9, d4, d1 │ │ │ │ stmib sp, {r0, r1, sl, ip, sp}^ │ │ │ │ - strls r9, [r6, -r4, lsl #12] │ │ │ │ + strls r6, [r6, -r4, lsl #18] │ │ │ │ strmi lr, [r7, #-2509] @ 0xfffff633 │ │ │ │ - @ instruction: 0xf956f7f4 │ │ │ │ - blt 0x13f0580 │ │ │ │ + @ instruction: 0xf96ef7f4 │ │ │ │ + blt 0x1af056c │ │ │ │ andcs pc, r3, #196, 6 @ 0x10000003 │ │ │ │ stmdbge r4, {r8, r9, sp} │ │ │ │ andcc lr, r4, #3358720 @ 0x334000 │ │ │ │ vmlsl.u q10, d4, d0[0] │ │ │ │ andls r4, r6, #805306368 @ 0x30000000 │ │ │ │ andeq pc, pc, #4 │ │ │ │ andcs r9, r1, #1879048192 @ 0x70000000 │ │ │ │ strcc pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ @ instruction: 0xf7f49408 │ │ │ │ - @ instruction: 0xf7fdfe21 │ │ │ │ - vst1.32 {d11-d12}, [r4 :128], lr │ │ │ │ + @ instruction: 0xf7fdfe39 │ │ │ │ + vst1.64 {d11-d12}, [r4], sl │ │ │ │ @ instruction: 0xf5b34370 │ │ │ │ @ instruction: 0xf47d4f70 │ │ │ │ - stmdbge r4, {r4, r5, r9, fp, sp, pc} │ │ │ │ + stmdbge r4, {r2, r3, r6, r9, fp, sp, pc} │ │ │ │ andcs r4, r1, #64, 12 @ 0x4000000 │ │ │ │ movwcs pc, #13252 @ 0x33c4 @ │ │ │ │ movwls r9, #17671 @ 0x4507 │ │ │ │ movwmi pc, #13252 @ 0x33c4 @ │ │ │ │ @ instruction: 0xf0049508 │ │ │ │ movwls r0, #21519 @ 0x540f │ │ │ │ @ instruction: 0xf7f49406 │ │ │ │ - @ instruction: 0xf7fdfb1f │ │ │ │ - vst1.8 {d11-d12}, [r4 :64] │ │ │ │ + @ instruction: 0xf7fdfb37 │ │ │ │ + vst1.8 {d11-d12}, [r4 :256], fp │ │ │ │ @ instruction: 0xf5b34370 │ │ │ │ @ instruction: 0xf47d4f70 │ │ │ │ - stmdbge r4, {r3, r4, r9, fp, sp, pc} │ │ │ │ + stmdbge r4, {r2, r4, r5, r9, fp, sp, pc} │ │ │ │ andcs r4, r0, #64, 12 @ 0x4000000 │ │ │ │ movwcs pc, #13252 @ 0x33c4 @ │ │ │ │ movwls r9, #17671 @ 0x4507 │ │ │ │ movwmi pc, #13252 @ 0x33c4 @ │ │ │ │ @ instruction: 0xf0049508 │ │ │ │ movwls r0, #21519 @ 0x540f │ │ │ │ @ instruction: 0xf7f49406 │ │ │ │ - @ instruction: 0xf7fdfb07 │ │ │ │ - vmlsl.u8 , d4, d7 │ │ │ │ - blcs 0x13b320 │ │ │ │ - strbhi pc, [r2, #-0] @ │ │ │ │ + @ instruction: 0xf7fdfb1f │ │ │ │ + vmlsl.u8 , d4, d19 │ │ │ │ + blcs 0x13b30c │ │ │ │ + strbhi pc, [r5, #-0] @ │ │ │ │ @ instruction: 0xf47d2b03 │ │ │ │ - rsclt sl, r3, #4161536 @ 0x3f8000 │ │ │ │ + rsclt sl, r3, #106496 @ 0x1a000 │ │ │ │ @ instruction: 0xf8d89309 │ │ │ │ - blcs 0xc7e860 │ │ │ │ - rscshi pc, r6, r1, asr #4 │ │ │ │ + blcs 0xc7e84c │ │ │ │ + tstphi r2, r1, asr #4 @ p-variant is OBSOLETE │ │ │ │ addeq pc, r0, #-1073741784 @ 0xc0000028 │ │ │ │ vpmax.s8 d2, d1, d7 │ │ │ │ - blcc 0xfe1529fc │ │ │ │ + blcc 0xfe152a58 │ │ │ │ vqdmulh.s d2, d1, d5 │ │ │ │ - ldm pc, {r3, r7, r9, pc}^ @ │ │ │ │ + ldm pc, {r2, r5, r7, r9, pc}^ @ │ │ │ │ ldrne pc, [r7, -r3] │ │ │ │ ldmdbne r9, {r0, r1, r8, r9} │ │ │ │ - ldc 3, cr2, [pc, #16] @ 0xb2664 │ │ │ │ - stmdbge r4, {r1, r6, r7, r8, r9, fp, ip, sp, lr} │ │ │ │ + ldc 3, cr2, [pc, #16] @ 0xb2650 │ │ │ │ + stmdbge r4, {r0, r1, r6, r7, r8, r9, fp, ip, sp, lr} │ │ │ │ andcs r4, r0, #64, 12 @ 0x4000000 │ │ │ │ strls r2, [r6, #-1281] @ 0xfffffaff │ │ │ │ - blvc 0x1edc98 │ │ │ │ + blvc 0x1edc84 │ │ │ │ strmi pc, [r3, #-964] @ 0xfffffc3c │ │ │ │ strcc pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ strls r9, [r8], #-1287 @ 0xfffffaf9 │ │ │ │ - stc2 7, cr15, [r2], #984 @ 0x3d8 │ │ │ │ - ldmiblt r6, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + ldc2 7, cr15, [sl], #984 @ 0x3d8 │ │ │ │ + ldmiblt r2!, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ strb r2, [sl, r2, lsl #6]! │ │ │ │ strb r2, [r8, r6, lsl #6]! │ │ │ │ ldrdcc pc, [ip], r8 │ │ │ │ - strcc pc, [r3, #-964] @ 0xfffffc3c │ │ │ │ + andeq pc, fp, #196, 6 @ 0x10000003 │ │ │ │ + andls r4, r9, #64, 12 @ 0x4000000 │ │ │ │ + tstpeq pc, #3 @ p-variant is OBSOLETE │ │ │ │ andmi pc, r3, #196, 6 @ 0x10000003 │ │ │ │ - @ instruction: 0xf0034640 │ │ │ │ - vorr.i32 d16, #52992 @ 0x0000cf00 │ │ │ │ - blcs 0x5f36c4 │ │ │ │ - vshl.s8 d9, d9, d1 │ │ │ │ - andls r8, r7, #201326595 @ 0xc000003 │ │ │ │ + vorr.i16 d18, #50432 @ 0xc500 │ │ │ │ + vshl.s8 d3, d3, d1 │ │ │ │ + andls r8, r7, #-2080374781 @ 0x84000003 │ │ │ │ andcs sl, r0, #4, 18 @ 0x10000 │ │ │ │ - strls r2, [r8, #-1025] @ 0xfffffbff │ │ │ │ - strls r2, [r6], #-1280 @ 0xfffffb00 │ │ │ │ + strls r2, [r8], #-1280 @ 0xfffffb00 │ │ │ │ + strls r2, [r6], #-1025 @ 0xfffffbff │ │ │ │ stmib sp, {r0, sl, sp}^ │ │ │ │ @ instruction: 0xf7f64504 │ │ │ │ - @ instruction: 0xf7fdfc81 │ │ │ │ - @ instruction: 0xf3c4b9b5 │ │ │ │ - blcs 0x13b3c4 │ │ │ │ - strbhi pc, [r7], #-0 @ │ │ │ │ + @ instruction: 0xf7fdfc99 │ │ │ │ + @ instruction: 0xf3c4b9d1 │ │ │ │ + blcs 0x13b3b0 │ │ │ │ + strbhi pc, [r8], #-0 @ │ │ │ │ @ instruction: 0xf47d2b03 │ │ │ │ - rsclt sl, r3, #172, 18 @ 0x2b0000 │ │ │ │ + rsclt sl, r3, #200, 18 @ 0x320000 │ │ │ │ @ instruction: 0xf8d89309 │ │ │ │ - blcs 0xc7e904 │ │ │ │ - rscshi pc, r6, r1, asr #4 │ │ │ │ + blcs 0xc7e8f0 │ │ │ │ + tstphi r2, r1, asr #4 @ p-variant is OBSOLETE │ │ │ │ addeq pc, r0, #-1073741784 @ 0xc0000028 │ │ │ │ vpmax.s8 d2, d1, d7 │ │ │ │ - blcc 0xfe152958 │ │ │ │ + blcc 0xfe1529b4 │ │ │ │ vqdmulh.s d2, d1, d5 │ │ │ │ - ldm pc, {r2, r4, r5, r7, r8, pc}^ @ │ │ │ │ + ldm pc, {r4, r6, r7, r8, pc}^ @ │ │ │ │ ldrne pc, [r7, -r3] │ │ │ │ ldmdbne r9, {r0, r1, r8, r9} │ │ │ │ - ldc 3, cr2, [pc, #16] @ 0xb2708 │ │ │ │ - stmdbge r4, {r0, r3, r4, r7, r8, r9, fp, ip, sp, lr} │ │ │ │ + ldc 3, cr2, [pc, #16] @ 0xb26f4 │ │ │ │ + stmdbge r4, {r1, r3, r4, r7, r8, r9, fp, ip, sp, lr} │ │ │ │ andcs r4, r2, #64, 12 @ 0x4000000 │ │ │ │ strls r2, [r6, #-1281] @ 0xfffffaff │ │ │ │ - blvc 0x1edd3c │ │ │ │ + blvc 0x1edd28 │ │ │ │ strmi pc, [r3, #-964] @ 0xfffffc3c │ │ │ │ strcc pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ strls r9, [r8], #-1287 @ 0xfffffaf9 │ │ │ │ - mrrc2 7, 15, pc, r0, cr6 @ │ │ │ │ - stmiblt r4, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + stc2l 7, cr15, [r8], #-984 @ 0xfffffc28 │ │ │ │ + stmiblt r0!, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ strb r2, [sl, r2, lsl #6]! │ │ │ │ strb r2, [r8, r6, lsl #6]! │ │ │ │ ldrdcc pc, [ip], r8 │ │ │ │ - strcc pc, [r3, #-964] @ 0xfffffc3c │ │ │ │ + andeq pc, fp, #196, 6 @ 0x10000003 │ │ │ │ + andls r4, r9, #64, 12 @ 0x4000000 │ │ │ │ + tstpeq pc, #3 @ p-variant is OBSOLETE │ │ │ │ andmi pc, r3, #196, 6 @ 0x10000003 │ │ │ │ - @ instruction: 0xf0034640 │ │ │ │ - vorr.i32 d16, #52992 @ 0x0000cf00 │ │ │ │ - blcs 0x5f3768 │ │ │ │ - vshl.s8 d9, d9, d1 │ │ │ │ - andls r8, r7, #-1006632959 @ 0xc4000001 │ │ │ │ + vorr.i16 d18, #50432 @ 0xc500 │ │ │ │ + vshl.s8 d3, d3, d1 │ │ │ │ + andls r8, r7, #1006632962 @ 0x3c000002 │ │ │ │ andcs sl, r2, #4, 18 @ 0x10000 │ │ │ │ - strls r2, [r8, #-1025] @ 0xfffffbff │ │ │ │ - strls r2, [r6], #-1280 @ 0xfffffb00 │ │ │ │ + strls r2, [r8], #-1280 @ 0xfffffb00 │ │ │ │ + strls r2, [r6], #-1025 @ 0xfffffbff │ │ │ │ stmib sp, {r0, sl, sp}^ │ │ │ │ @ instruction: 0xf7f64504 │ │ │ │ - @ instruction: 0xf7fdfc2f │ │ │ │ - @ instruction: 0xf8d8b963 │ │ │ │ + @ instruction: 0xf7fdfc47 │ │ │ │ + @ instruction: 0xf8d8b97f │ │ │ │ rsclt r3, r2, #140 @ 0x8c │ │ │ │ - strcc pc, [r3, #-964] @ 0xfffffc3c │ │ │ │ - orrcs pc, r0, r4, asr #7 │ │ │ │ + smlalbtcs pc, r0, r4, r3 @ │ │ │ │ + addcs pc, r0, r4, asr #7 │ │ │ │ tstpeq pc, #3 @ p-variant is OBSOLETE │ │ │ │ - strbmi r9, [r0], -r9, lsl #4 │ │ │ │ - subcs pc, r0, #196, 6 @ 0x10000003 │ │ │ │ - vorr.i16 d18, #50432 @ 0xc500 │ │ │ │ - vshl.s8 d4, d3, d1 │ │ │ │ - tstls r4, r1, asr r3 │ │ │ │ - andls sl, r6, #4, 18 @ 0x10000 │ │ │ │ - strls r2, [r7], #-514 @ 0xfffffdfe │ │ │ │ - strls r2, [r8, #-1025] @ 0xfffffbff │ │ │ │ + blcs 0x616f84 │ │ │ │ + andmi pc, r3, #196, 6 @ 0x10000003 │ │ │ │ + strcc pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ + cmnphi r0, #268435456 @ p-variant is OBSOLETE @ 0x10000000 │ │ │ │ + strbmi r9, [r0], -r4 │ │ │ │ + stmdbge r4, {r1, r2, r8, ip, pc} │ │ │ │ + andcs r9, r2, #1879048192 @ 0x70000000 │ │ │ │ + strcs r9, [r1], #-1032 @ 0xfffffbf8 │ │ │ │ @ instruction: 0xf7f69405 │ │ │ │ - @ instruction: 0xf7fdfc11 │ │ │ │ - tstcs r0, #1130496 @ 0x114000 │ │ │ │ + @ instruction: 0xf7fdfc29 │ │ │ │ + tstcs r0, #1589248 @ 0x184000 │ │ │ │ msreq SPSR_, #192, 4 │ │ │ │ @ instruction: 0xf000429a │ │ │ │ - @ instruction: 0x232087ac │ │ │ │ + @ instruction: 0x232087c5 │ │ │ │ msreq SPSR_, #192, 4 │ │ │ │ @ instruction: 0xf000429a │ │ │ │ - @ instruction: 0xf5b28797 │ │ │ │ + @ instruction: 0xf5b287af │ │ │ │ @ instruction: 0xf47d0fc0 │ │ │ │ - tstls r4, r4, lsr r9 │ │ │ │ - stmdbge r4, {r6, r9, sl, lr} │ │ │ │ - sbcne pc, r5, #69206016 @ 0x4200000 │ │ │ │ - andeq pc, sl, #192, 4 │ │ │ │ - stmib sp, {r0, r2, sl, ip, pc}^ │ │ │ │ - strls ip, [r8, #-1286] @ 0xfffffafa │ │ │ │ - blx 0x4f07a0 │ │ │ │ - stmdblt r6!, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + stmdbge r4, {r4, r6, r8, fp, sp, pc} │ │ │ │ + @ instruction: 0xf6424640 │ │ │ │ + vmlal.s , d16, d1[1] │ │ │ │ + strls r0, [r4], #-522 @ 0xfffffdf6 │ │ │ │ + ands pc, r4, sp, asr #17 │ │ │ │ + strgt lr, [r6, #-2509] @ 0xfffff633 │ │ │ │ + @ instruction: 0xf7f39508 │ │ │ │ + @ instruction: 0xf7fdfa27 │ │ │ │ + @ instruction: 0xf8d8b941 │ │ │ │ + rsclt r3, r1, #140 @ 0x8c │ │ │ │ + subcs pc, r0, r4, asr #7 │ │ │ │ + strcs pc, [r0, #964] @ 0x3c4 │ │ │ │ + tstpeq pc, #3 @ p-variant is OBSOLETE │ │ │ │ + blcs 0x616c00 │ │ │ │ + smlabtmi r3, r4, r3, pc @ │ │ │ │ + strcc pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ + teqphi r2, #268435456 @ p-variant is OBSOLETE @ 0x10000000 │ │ │ │ + smlabteq r6, sp, r9, lr │ │ │ │ + strbmi sl, [r0], -r4, lsl #18 │ │ │ │ + strls r9, [r4, #-1032] @ 0xfffffbf8 │ │ │ │ + strls r2, [r5], #-1025 @ 0xfffffbff │ │ │ │ + blx 0xffbf07d6 │ │ │ │ + stmdblt r4!, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ ldrdcc pc, [ip], r8 │ │ │ │ - vmlal.u , d20, d1[4] │ │ │ │ - vabal.u8 , d4, d3 │ │ │ │ + vmlal.u , d20, d2[4] │ │ │ │ + vmla.f q9, q2, d0[0] │ │ │ │ @ instruction: 0xf0032080 │ │ │ │ - tstls r9, pc, lsl r3 │ │ │ │ + andls r0, r9, #2080374784 @ 0x7c000000 │ │ │ │ vorr.i16 d18, #50432 @ 0xc500 │ │ │ │ - vmla.f q9, q2, d0[0] │ │ │ │ - vshl.s8 d4, d3, d1 │ │ │ │ - stmib sp, {r0, r2, r4, r8, r9, pc}^ │ │ │ │ - stmdbge r4, {r1, r2, sl, ip} │ │ │ │ - strbmi r9, [r0], -r4 │ │ │ │ - strls r2, [r8, #-1025] @ 0xfffffbff │ │ │ │ - @ instruction: 0xf7f69405 │ │ │ │ - @ instruction: 0xf7fdfbd5 │ │ │ │ - @ instruction: 0xf8d8b909 │ │ │ │ - rsclt r3, r1, #140 @ 0x8c │ │ │ │ - andcc pc, r3, #196, 6 @ 0x10000003 │ │ │ │ - addcs pc, r0, r4, asr #7 │ │ │ │ - tstpeq pc, #3 @ p-variant is OBSOLETE │ │ │ │ - blcs 0x616c4c │ │ │ │ - smlalbtcs pc, r0, r4, r3 @ │ │ │ │ - strmi pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ - rscshi pc, r8, #268435456 @ 0x10000000 │ │ │ │ - strbmi r9, [r0], -r4 │ │ │ │ - stmdbge r4, {r1, r2, r8, ip, pc} │ │ │ │ - andmi lr, r7, #3358720 @ 0x334000 │ │ │ │ - andls r2, r5, #268435456 @ 0x10000000 │ │ │ │ - blx 0xfeef0822 │ │ │ │ - stmialt ip!, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ - vsubw.s8 q9, q8, d0 │ │ │ │ - orrmi r1, r3, #0, 6 │ │ │ │ - bge 0xff42fa50 │ │ │ │ - tstpeq sp, r1 @ p-variant is OBSOLETE │ │ │ │ - @ instruction: 0xf43e290d │ │ │ │ - bcs 0x49de84 │ │ │ │ - stcge 4, cr15, [r5, #248] @ 0xf8 │ │ │ │ - bicne pc, r0, #196, 6 @ 0x10000003 │ │ │ │ - strle r0, [r4, #-1574] @ 0xfffff9da │ │ │ │ - umlalsne pc, sp, r8, r8 @ │ │ │ │ - @ instruction: 0xf43e2900 │ │ │ │ - stmib sp, {r2, r3, r4, r5, r6, r8, sl, fp, sp, pc}^ │ │ │ │ - @ instruction: 0xf79d2302 │ │ │ │ - bls 0x171dd8 │ │ │ │ - andls r4, r2, r1, lsl #12 │ │ │ │ + vsubl.u8 q10, d4, d3 │ │ │ │ + vshl.s8 d3, d3, d1 │ │ │ │ + andls r8, r4, r5, lsl r3 │ │ │ │ + tstls r6, r0, asr #12 │ │ │ │ + stmib sp, {r2, r8, fp, sp, pc}^ │ │ │ │ + andcs r2, r1, #117440512 @ 0x7000000 │ │ │ │ + @ instruction: 0xf7f69205 │ │ │ │ + @ instruction: 0xf7fdfbcf │ │ │ │ + orrcs fp, r0, #114688 @ 0x1c000 │ │ │ │ + movwne pc, #704 @ 0x2c0 @ │ │ │ │ + @ instruction: 0xf47e4383 │ │ │ │ + @ instruction: 0xf001aadc │ │ │ │ + stmdbcs sp, {r0, r2, r3, r8} │ │ │ │ + ldcge 4, cr15, [r7, #248] @ 0xf8 │ │ │ │ + @ instruction: 0xf43e2a0f │ │ │ │ + @ instruction: 0xf3c4ad94 │ │ │ │ + strteq r1, [r6], -r0, asr #7 │ │ │ │ + @ instruction: 0xf898d504 │ │ │ │ + stmdbcs r0, {r0, r2, r3, r4, r5, r7, ip} │ │ │ │ + stcge 4, cr15, [fp, #248] @ 0xf8 │ │ │ │ + movwcs lr, #10701 @ 0x29cd │ │ │ │ + ldc2l 7, cr15, [lr, #-628] @ 0xfffffd8c │ │ │ │ + strmi r9, [r1], -r2, lsl #20 │ │ │ │ + strbmi r9, [r0], -r2 │ │ │ │ + stc2l 7, cr15, [lr, #-968]! @ 0xfffffc38 │ │ │ │ + ldc2l 7, cr15, [r6, #-628] @ 0xfffffd8c │ │ │ │ + strmi r9, [r7], -r3, lsl #22 │ │ │ │ + addne pc, r0, r4, asr #7 │ │ │ │ + subeq lr, r3, r0, asr #20 │ │ │ │ + @ instruction: 0x13a4f642 │ │ │ │ + orrscs pc, r7, #192, 4 │ │ │ │ + @ instruction: 0xf79e681c │ │ │ │ + bmi 0xc710b0 │ │ │ │ + svccc 0x0070ee1d │ │ │ │ + ldrbtmi r9, [sl], #-2306 @ 0xfffff6fe │ │ │ │ + ldmpl sl, {r1, r4, fp, sp, lr} │ │ │ │ + andls r4, r1, r0, lsl r4 │ │ │ │ + eorseq pc, ip, ip, asr #12 │ │ │ │ + addseq pc, r1, r0, asr #5 │ │ │ │ + tstls r0, r1, lsl r4 │ │ │ │ + @ instruction: 0xf6001913 │ │ │ │ + ldrtmi r7, [sl], #-268 @ 0xfffffef4 │ │ │ │ + svceq 0x000cf8d0 │ │ │ │ + stc2l 7, cr15, [r6, #-632] @ 0xfffffd88 │ │ │ │ + @ instruction: 0x4629463a │ │ │ │ @ instruction: 0xf7f24640 │ │ │ │ - pldw [sp, r7, asr sp] │ │ │ │ - blls 0x1b1dc8 │ │ │ │ - vrsubhn.i16 d20, q2, │ │ │ │ - b 0x10b6a9c │ │ │ │ - @ instruction: 0xf6420043 │ │ │ │ - vsubw.s8 , q8, d20 │ │ │ │ - ldmdavs ip, {r0, r1, r2, r4, r7, r8, r9, sp} │ │ │ │ - @ instruction: 0xf9fcf79e │ │ │ │ - vnmls.f32 s8, s26, s27 │ │ │ │ - stmdbls r2, {r4, r5, r6, r8, r9, sl, fp, ip, sp} │ │ │ │ - ldmdavs r2, {r1, r3, r4, r5, r6, sl, lr} │ │ │ │ - ldrmi r5, [r0], #-2202 @ 0xfffff766 │ │ │ │ - @ instruction: 0xf64c9001 │ │ │ │ - vmvn.i32 d16, #12 @ 0x0000000c │ │ │ │ - ldrmi r0, [r1], #-145 @ 0xffffff6f │ │ │ │ - ldmdbne r3, {r8, ip, pc} │ │ │ │ - tstpvc ip, r0, lsl #12 @ p-variant is OBSOLETE │ │ │ │ - @ instruction: 0xf8d0443a │ │ │ │ - @ instruction: 0xf79e0f0c │ │ │ │ - @ instruction: 0x463afd3d │ │ │ │ - strbmi r4, [r0], -r9, lsr #12 │ │ │ │ - stc2l 7, cr15, [sl, #968]! @ 0x3c8 │ │ │ │ - ldmdblt r5, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ - vorr.i32 d18, #0 @ 0x00000000 │ │ │ │ - addsmi r0, sl, #96, 6 @ 0x80000001 │ │ │ │ - strhi pc, [r3, -r0]! │ │ │ │ - vsubw.s8 q9, q0, d16 │ │ │ │ - addsmi r0, sl, #96, 6 @ 0x80000001 │ │ │ │ - strhi pc, [lr, -r0] │ │ │ │ - svceq 0x00c0f5b2 │ │ │ │ - stmge sp, {r0, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc} │ │ │ │ - strbmi r9, [r0], -r4, lsl #2 │ │ │ │ - @ instruction: 0xf642a904 │ │ │ │ + @ instruction: 0xf7fdfe01 │ │ │ │ + tstcs r0, #48, 18 @ 0xc0000 │ │ │ │ + msreq SPSR_, #192, 4 │ │ │ │ + @ instruction: 0xf000429a │ │ │ │ + @ instruction: 0x2320873d │ │ │ │ + msreq SPSR_, #192, 4 │ │ │ │ + @ instruction: 0xf000429a │ │ │ │ + @ instruction: 0xf5b28727 │ │ │ │ + @ instruction: 0xf47d0fc0 │ │ │ │ + stmdbge r4, {r3, r5, r7, fp, sp, pc} │ │ │ │ + @ instruction: 0xf6424640 │ │ │ │ vsubl.s8 q10, d0, d5 │ │ │ │ - strls r0, [r5], #-522 @ 0xfffffdf6 │ │ │ │ + strls r0, [r4], #-522 @ 0xfffffdf6 │ │ │ │ + ands pc, r4, sp, asr #17 │ │ │ │ strgt lr, [r6, #-2509] @ 0xfffff633 │ │ │ │ @ instruction: 0xf7f39508 │ │ │ │ - @ instruction: 0xf7fdf969 │ │ │ │ - vmvn.i16 , #207 @ 0x00cf │ │ │ │ - blcs 0x13b630 │ │ │ │ - strbhi pc, [sp], #0 @ │ │ │ │ + @ instruction: 0xf7fdf97f │ │ │ │ + @ instruction: 0xf3c4b899 │ │ │ │ + blcs 0x13b620 │ │ │ │ + ldrbhi pc, [r1], #0 @ │ │ │ │ @ instruction: 0xf47d2b03 │ │ │ │ - stmdbge r4, {r1, r2, r4, r5, r6, fp, sp, pc} │ │ │ │ + stmdbge r4, {r4, r7, fp, sp, pc} │ │ │ │ rsclt r4, r3, #64, 12 @ 0x4000000 │ │ │ │ movwls r2, #37377 @ 0x9201 │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ vsubw.u8 q9, q2, d4 │ │ │ │ vsubw.u8 q10, q2, d3 │ │ │ │ stmib sp, {r0, r1, sl, ip, sp}^ │ │ │ │ strls r2, [r8], #-774 @ 0xfffffcfa │ │ │ │ - blx 0xff6f0932 │ │ │ │ - stmdalt r4!, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + blx 0xffc70922 │ │ │ │ + ldmdalt lr!, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r0, r0 │ │ │ │ - @ instruction: 0x0085d6b0 │ │ │ │ + addeq sp, r5, r2, asr #13 │ │ │ │ ldrdcc pc, [ip], r8 │ │ │ │ - andcc pc, r3, #196, 6 @ 0x10000003 │ │ │ │ - smlabtmi r3, r4, r3, pc @ │ │ │ │ - @ instruction: 0xf0034640 │ │ │ │ - vorr.i32 d16, #52992 @ 0x0000cf00 │ │ │ │ - blcs 0x5f39ac │ │ │ │ - vshl.s8 d9, d9, d1 │ │ │ │ - tstls r7, pc, asr #4 │ │ │ │ - andls sl, r8, #4, 18 @ 0x10000 │ │ │ │ - strcs r2, [r1], #-513 @ 0xfffffdff │ │ │ │ - andls r2, r6, #0, 10 │ │ │ │ + andeq pc, fp, #196, 6 @ 0x10000003 │ │ │ │ + andls r4, r9, #64, 12 @ 0x4000000 │ │ │ │ + tstpeq pc, #3 @ p-variant is OBSOLETE │ │ │ │ + andmi pc, r3, #196, 6 @ 0x10000003 │ │ │ │ + vorr.i16 d18, #50432 @ 0xc500 │ │ │ │ + vshl.s8 d3, d3, d1 │ │ │ │ + andls r8, r7, #-1342177274 @ 0xb0000006 │ │ │ │ + andcs sl, r1, #4, 18 @ 0x10000 │ │ │ │ + strls r2, [r8], #-1280 @ 0xfffffb00 │ │ │ │ + andls r2, r6, #16777216 @ 0x1000000 │ │ │ │ strmi lr, [r4, #-2509] @ 0xfffff633 │ │ │ │ - blx 0x470976 │ │ │ │ - stmdalt r2, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + blx 0x9f0966 │ │ │ │ + ldmdalt ip, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ ldrdcc pc, [ip], r8 │ │ │ │ - strcc pc, [r3, #-964] @ 0xfffffc3c │ │ │ │ + andeq pc, fp, #196, 6 @ 0x10000003 │ │ │ │ + andls r4, r9, #64, 12 @ 0x4000000 │ │ │ │ + tstpeq pc, #3 @ p-variant is OBSOLETE │ │ │ │ andmi pc, r3, #196, 6 @ 0x10000003 │ │ │ │ - @ instruction: 0xf0034640 │ │ │ │ - vorr.i32 d16, #52992 @ 0x0000cf00 │ │ │ │ - blcs 0x5f39e4 │ │ │ │ - vshl.s8 d9, d9, d1 │ │ │ │ - andls r8, r7, #805306371 @ 0x30000003 │ │ │ │ + vorr.i16 d18, #50432 @ 0xc500 │ │ │ │ + vshl.s8 d3, d3, d1 │ │ │ │ + andls r8, r7, #-268435452 @ 0xf0000004 │ │ │ │ andcs sl, r2, #4, 18 @ 0x10000 │ │ │ │ - strls r2, [r8, #-1025] @ 0xfffffbff │ │ │ │ - strls r2, [r6], #-1280 @ 0xfffffb00 │ │ │ │ + strls r2, [r8], #-1280 @ 0xfffffb00 │ │ │ │ + strls r2, [r6], #-1025 @ 0xfffffbff │ │ │ │ stmib sp, {r0, sl, sp}^ │ │ │ │ @ instruction: 0xf7f54504 │ │ │ │ - @ instruction: 0xf7fdffd1 │ │ │ │ - movwcs fp, #6300 @ 0x189c │ │ │ │ + @ instruction: 0xf7fdffe7 │ │ │ │ + movwcs fp, #6326 @ 0x18b6 │ │ │ │ orrvc pc, r0, #192, 4 │ │ │ │ - blcs 0x102a70 │ │ │ │ - ldmdage sp, {r0, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc} │ │ │ │ - svclt 0x00bcf7fd │ │ │ │ - mcr2 7, 0, pc, cr4, cr1, {7} @ │ │ │ │ - blls 0x1bb9f8 │ │ │ │ + blcs 0x102a60 │ │ │ │ + ldmdage r7!, {r0, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc} │ │ │ │ + svclt 0x00c9f7fd │ │ │ │ + mrc2 7, 0, pc, cr0, cr1, {7} │ │ │ │ + blls 0x1bb9e8 │ │ │ │ strbmi sl, [r0], -r4, lsl #18 │ │ │ │ andeq pc, r1, #72351744 @ 0x4500000 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ @ instruction: 0xf7f49400 │ │ │ │ - @ instruction: 0xf7fdff93 │ │ │ │ - subsmi fp, r2, #132, 16 @ 0x840000 │ │ │ │ + @ instruction: 0xf7fdffa9 │ │ │ │ + subsmi fp, r2, #10354688 @ 0x9e0000 │ │ │ │ @ instruction: 0xf7f44640 │ │ │ │ - @ instruction: 0xf7fdffdf │ │ │ │ - @ instruction: 0xf004b87e │ │ │ │ - blcs 0x8b39d8 │ │ │ │ + @ instruction: 0xf7fdfff5 │ │ │ │ + @ instruction: 0xf004b898 │ │ │ │ + blcs 0x8b39c8 │ │ │ │ qadd16mi fp, fp, r8 │ │ │ │ - ldrbhi pc, [lr], r0 @ │ │ │ │ + ldrbthi pc, [r8], r0 @ │ │ │ │ rscsne pc, pc, #4 │ │ │ │ rsbseq pc, r0, #570425344 @ 0x22000000 │ │ │ │ svccs 0x0070f5b2 │ │ │ │ - strhi pc, [r4, r0] │ │ │ │ + ldrhi pc, [lr, r0] │ │ │ │ rscsne pc, r8, #4, 8 @ 0x4000000 │ │ │ │ svccs 0x0070f5b2 │ │ │ │ - ldmdbge r9, {r1, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc} │ │ │ │ + stmdbge r6!, {r1, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc} │ │ │ │ ldrsbcs pc, [r0], #136 @ 0x88 @ │ │ │ │ @ instruction: 0xf1410611 │ │ │ │ - @ instruction: 0xf79d809b │ │ │ │ - @ instruction: 0xf642fc6f │ │ │ │ + @ instruction: 0xf79d80b5 │ │ │ │ + @ instruction: 0xf642fc77 │ │ │ │ vsubw.s8 , q8, d20 │ │ │ │ @ instruction: 0x46052397 │ │ │ │ ldmdavs fp, {r5, r6, r7, r9, ip, sp, pc} │ │ │ │ @ instruction: 0xf79e9302 │ │ │ │ - bmi 0xff5b0ee8 │ │ │ │ + bmi 0xff670ef8 │ │ │ │ svcne 0x0070ee1d │ │ │ │ ldrbtmi r9, [sl], #-2818 @ 0xfffff4fe │ │ │ │ stmpl sl, {r1, r4, fp, sp, lr} │ │ │ │ andls r4, r0, r0, lsl r4 │ │ │ │ eorseq pc, ip, ip, asr #12 │ │ │ │ addseq pc, r1, r0, asr #5 │ │ │ │ @ instruction: 0xf5004413 │ │ │ │ strtmi r6, [sl], #-377 @ 0xfffffe87 │ │ │ │ svceq 0x0090f8d0 │ │ │ │ - ldc2 7, cr15, [r8], #-632 @ 0xfffffd88 │ │ │ │ + mcrr2 7, 9, pc, r0, cr14 @ │ │ │ │ vrsubhn.i16 d20, q2, q13 │ │ │ │ strbmi r2, [r0], -r3, lsl #2 │ │ │ │ - ldc2 7, cr15, [r0, #-968] @ 0xfffffc38 │ │ │ │ - ldmdalt fp!, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + stc2 7, cr15, [r6, #-968]! @ 0xfffffc38 │ │ │ │ + ldmdalt r5, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ cmnpvs r0, #1325400064 @ p-variant is OBSOLETE @ 0x4f000000 │ │ │ │ tstpeq r0, #192, 4 @ p-variant is OBSOLETE │ │ │ │ andeq lr, r3, #4, 20 @ 0x4000 │ │ │ │ svcvs 0x0070f5b2 │ │ │ │ - ldrhi pc, [r8, #-0] │ │ │ │ + strhi pc, [r4, #-0]! │ │ │ │ @ instruction: 0xf47d429a │ │ │ │ - @ instruction: 0xf404af82 │ │ │ │ + @ instruction: 0xf404af8f │ │ │ │ @ instruction: 0xf5b32370 │ │ │ │ @ instruction: 0xf47d2f60 │ │ │ │ - rsclt sl, r4, #124, 30 @ 0x1f0 │ │ │ │ + rsclt sl, r4, #548 @ 0x224 │ │ │ │ strbmi fp, [r0], -ip, lsr #18 │ │ │ │ - blx 0xfe5f0aac │ │ │ │ + blx 0xfeb70a9c │ │ │ │ @ instruction: 0xf47d2800 │ │ │ │ - @ instruction: 0xf898a820 │ │ │ │ - blcs 0xbee38 │ │ │ │ - msrhi SPSR_f, r1 │ │ │ │ + @ instruction: 0xf898a83a │ │ │ │ + blcs 0xbee28 │ │ │ │ + orrhi pc, r4, r1 │ │ │ │ tstpvc r0, pc, asr #32 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf7ef2001 │ │ │ │ - movwcs pc, #11061 @ 0x2b35 @ │ │ │ │ + movwcs pc, #11069 @ 0x2b3d @ │ │ │ │ andcc pc, ip, r8, asr #17 │ │ │ │ - ldmdalt r1, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + stmdalt fp!, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf10002e7 │ │ │ │ - strbmi r8, [r0], -r6, ror #3 │ │ │ │ - blx 0x1670ad8 │ │ │ │ + strbmi r8, [r0], -r4, ror #3 │ │ │ │ + blx 0x1bf0ac8 │ │ │ │ @ instruction: 0xf43d2800 │ │ │ │ - @ instruction: 0xf7fdaf5c │ │ │ │ - vst2.8 {d27-d28}, [pc], r6 │ │ │ │ + @ instruction: 0xf7fdaf69 │ │ │ │ + vst2.8 {d27-d28}, [pc :128], r0 │ │ │ │ vsubw.s8 q11, q0, d0 │ │ │ │ eormi r0, r3, pc, lsl r3 │ │ │ │ svccs 0x0070f5b3 │ │ │ │ - ldrthi pc, [r6], #0 @ │ │ │ │ + strbhi pc, [r1], #0 @ │ │ │ │ andvs pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ andseq pc, pc, #192, 4 │ │ │ │ @ instruction: 0xf47d4293 │ │ │ │ - vqrdmlsh.s q13, q2, d2[2] │ │ │ │ - blcc 0x1d37744 │ │ │ │ + vmov.f32 q13, #-0.1796875 @ 0xbe380000 │ │ │ │ + blcc 0x1d37734 │ │ │ │ @ instruction: 0xf63d2b05 │ │ │ │ - andge sl, r1, #68, 30 @ 0x110 │ │ │ │ + andge sl, r1, #324 @ 0x144 │ │ │ │ @ instruction: 0xf023f852 │ │ │ │ - @ instruction: 0x000b2bb1 │ │ │ │ - @ instruction: 0x000b09b7 │ │ │ │ - muleq fp, pc, fp @ │ │ │ │ - andeq r2, fp, sp, lsl #23 │ │ │ │ - andeq r2, fp, r3, ror fp │ │ │ │ - andeq r2, fp, sp, asr #22 │ │ │ │ + andeq r2, fp, r1, lsr #23 │ │ │ │ + andeq r0, fp, r1, asr #19 │ │ │ │ + andeq r2, fp, pc, lsl #23 │ │ │ │ + andeq r2, fp, sp, ror fp │ │ │ │ + andeq r2, fp, r3, ror #22 │ │ │ │ + andeq r2, fp, sp, lsr fp │ │ │ │ @ instruction: 0xf47d0720 │ │ │ │ - @ instruction: 0xf8d8af32 │ │ │ │ + @ instruction: 0xf8d8af3f │ │ │ │ @ instruction: 0xf8d33050 │ │ │ │ @ instruction: 0xf4133110 │ │ │ │ @ instruction: 0xf43d4f70 │ │ │ │ - eorscs sl, pc, sl, lsr #30 │ │ │ │ - blx 0xff3f09f6 │ │ │ │ + eorscs sl, pc, r7, lsr pc @ │ │ │ │ + blx 0xff5f09e6 │ │ │ │ @ instruction: 0xf8c82301 │ │ │ │ @ instruction: 0xf7fc300c │ │ │ │ - @ instruction: 0xf8d8bfce │ │ │ │ + @ instruction: 0xf8d8bfe8 │ │ │ │ ldmibeq r3, {r4, r6, r7, sp}^ │ │ │ │ bicseq lr, r2, #274432 @ 0x43000 │ │ │ │ @ instruction: 0xf57d07de │ │ │ │ - movwcs sl, #7962 @ 0x1f1a │ │ │ │ + movwcs sl, #7975 @ 0x1f27 │ │ │ │ andcc pc, ip, r8, asr #17 │ │ │ │ - svclt 0x00c1f7fc │ │ │ │ + svclt 0x00dbf7fc │ │ │ │ teqeq r4, r8 @ │ │ │ │ - @ instruction: 0xf9a2f7f1 │ │ │ │ + @ instruction: 0xf9aaf7f1 │ │ │ │ @ instruction: 0xf43d2800 │ │ │ │ - @ instruction: 0xf7fcaf0e │ │ │ │ - ldmib r8, {r3, r4, r5, r7, r8, r9, sl, fp, ip, sp, pc}^ │ │ │ │ + @ instruction: 0xf7fcaf1b │ │ │ │ + ldmib r8, {r1, r4, r6, r7, r8, r9, sl, fp, ip, sp, pc}^ │ │ │ │ @ instruction: 0xf7f10134 │ │ │ │ - stmdacs r0, {r0, r3, r4, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ - svcge 0x0005f43d │ │ │ │ - svclt 0x00aff7fc │ │ │ │ + stmdacs r0, {r0, r5, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ + svcge 0x0012f43d │ │ │ │ + svclt 0x00c9f7fc │ │ │ │ movweq pc, #61444 @ 0xf004 @ │ │ │ │ @ instruction: 0xf47d2b0f │ │ │ │ - @ instruction: 0x4640aefe │ │ │ │ - @ instruction: 0xf9a2f7f1 │ │ │ │ + strbmi sl, [r0], -fp, lsl #30 │ │ │ │ + @ instruction: 0xf9aaf7f1 │ │ │ │ @ instruction: 0xf43d2800 │ │ │ │ - @ instruction: 0xf7fcaef8 │ │ │ │ - strtmi fp, [r1], -r2, lsr #31 │ │ │ │ + @ instruction: 0xf7fcaf05 │ │ │ │ + @ instruction: 0x4621bfbc │ │ │ │ strcs sl, [r1], #-2052 @ 0xfffff7fc │ │ │ │ - strls r9, [r5, #-1284] @ 0xfffffafc │ │ │ │ - strls r9, [r8, #-1286] @ 0xfffffafa │ │ │ │ - blx 0x1bf0ba6 │ │ │ │ + strls r9, [r8, #-1285] @ 0xfffffafb │ │ │ │ + blx 0x1cf0b92 │ │ │ │ stmdbge r4, {r2, r8, r9, fp, ip, pc} │ │ │ │ @ instruction: 0xf6464640 │ │ │ │ vmvn.i32 q8, #2304 @ 0x00000900 │ │ │ │ strls r0, [r0], #-517 @ 0xfffffdfb │ │ │ │ - mcr2 7, 2, pc, cr0, cr4, {7} @ │ │ │ │ - svclt 0x008df7fc │ │ │ │ + mrc2 7, 2, pc, cr8, cr4, {7} │ │ │ │ + svclt 0x00a9f7fc │ │ │ │ umlalscc pc, sp, r8, r8 @ │ │ │ │ @ instruction: 0xf43c2b00 │ │ │ │ - stmib r8, {r3, r7, r8, r9, sl, fp, sp, pc}^ │ │ │ │ + stmib r8, {r2, r5, r7, r8, r9, sl, fp, sp, pc}^ │ │ │ │ @ instruction: 0xf7fc221d │ │ │ │ - @ instruction: 0xf649bf84 │ │ │ │ + @ instruction: 0xf649bfa0 │ │ │ │ vrsra.s64 , q10, #64 │ │ │ │ @ instruction: 0xf8532397 │ │ │ │ @ instruction: 0xf7a21022 │ │ │ │ - @ instruction: 0xf7fffbb3 │ │ │ │ - @ instruction: 0xf649b88b │ │ │ │ + @ instruction: 0xf7fffbbd │ │ │ │ + @ instruction: 0xf649b88c │ │ │ │ vrsra.s64 , q10, #64 │ │ │ │ @ instruction: 0xf8532397 │ │ │ │ @ instruction: 0xf7a21022 │ │ │ │ - @ instruction: 0xf7fffba9 │ │ │ │ - strtmi fp, [r1], -r5, asr #16 │ │ │ │ + @ instruction: 0xf7fffbb3 │ │ │ │ + strtmi fp, [r1], -sp, asr #16 │ │ │ │ @ instruction: 0xf7f1a804 │ │ │ │ - movwcs pc, #6803 @ 0x1a93 @ │ │ │ │ + movwcs pc, #6813 @ 0x1a9d @ │ │ │ │ strbmi sl, [r0], -r4, lsl #18 │ │ │ │ eorsvs pc, r5, #1342177284 @ 0x50000004 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ @ instruction: 0xf7f49500 │ │ │ │ - @ instruction: 0xf7fcfc75 │ │ │ │ - stmib sp, {r5, r6, r8, r9, sl, fp, ip, sp, pc}^ │ │ │ │ + @ instruction: 0xf7fcfc8d │ │ │ │ + stmib sp, {r2, r3, r4, r5, r6, r8, r9, sl, fp, ip, sp, pc}^ │ │ │ │ stmdbge r4, {r1, r2, sl, fp} │ │ │ │ strbmi r9, [r0], -r8, lsl #4 │ │ │ │ andls r2, r0, #268435456 @ 0x10000000 │ │ │ │ andeq pc, r1, #72351744 @ 0x4500000 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ strls r9, [r9, #-772] @ 0xfffffcfc │ │ │ │ - ldc2l 7, cr15, [r0], {244} @ 0xf4 │ │ │ │ - svclt 0x004ff7fc │ │ │ │ + stc2l 7, cr15, [r8], #976 @ 0x3d0 │ │ │ │ + svclt 0x006bf7fc │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ - blx 0x1d70c40 │ │ │ │ + blx 0x1ff0c2c │ │ │ │ stmdbge r4, {r0, r8, r9, sp} │ │ │ │ vmax.s8 q10, , q0 │ │ │ │ vmvn.i32 , #1280 @ 0x00000500 │ │ │ │ strls r0, [r0, #-517] @ 0xfffffdfb │ │ │ │ - mrrc2 7, 15, pc, r4, cr4 @ │ │ │ │ - svclt 0x003ff7fc │ │ │ │ + stc2l 7, cr15, [ip], #-976 @ 0xfffffc30 │ │ │ │ + svclt 0x005bf7fc │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ - @ instruction: 0xf9f4f7f1 │ │ │ │ + blx 0xf0c4c │ │ │ │ strbmi sl, [r0], -r4, lsl #18 │ │ │ │ movwcs r2, #4608 @ 0x1200 │ │ │ │ movwcs lr, #18893 @ 0x49cd │ │ │ │ - @ instruction: 0xff82f7f4 │ │ │ │ - svclt 0x0031f7fc │ │ │ │ - b 0x1175a20 │ │ │ │ + @ instruction: 0xff9af7f4 │ │ │ │ + svclt 0x004df7fc │ │ │ │ + b 0x1175a0c │ │ │ │ bicsmi r4, fp, #134217731 @ 0x8000003 │ │ │ │ movweq pc, #4099 @ 0x1003 @ │ │ │ │ - bllt 0x12b0cbc │ │ │ │ - b 0x1175a30 │ │ │ │ + bllt 0x12b0ca8 │ │ │ │ + b 0x1175a1c │ │ │ │ bicsmi r4, fp, #134217731 @ 0x8000003 │ │ │ │ movweq pc, #4099 @ 0x1003 @ │ │ │ │ - blt 0xff5f0ccc │ │ │ │ - b 0x1175a40 │ │ │ │ + blt 0xff5f0cb8 │ │ │ │ + b 0x1175a2c │ │ │ │ bicsmi r4, fp, #134217731 @ 0x8000003 │ │ │ │ movweq pc, #4099 @ 0x1003 @ │ │ │ │ - blt 0xfe9f0cdc │ │ │ │ - b 0x1175a50 │ │ │ │ + blt 0xfe9f0cc8 │ │ │ │ + b 0x1175a3c │ │ │ │ bicsmi r4, fp, #134217731 @ 0x8000003 │ │ │ │ movweq pc, #4099 @ 0x1003 @ │ │ │ │ - mrclt 7, 7, APSR_nzcv, cr8, cr13, {7} │ │ │ │ + svclt 0x0007f7fd │ │ │ │ strbmi sl, [r0], -r4, lsl #18 │ │ │ │ movweq pc, #4099 @ 0x1003 @ │ │ │ │ andcs lr, r6, #3358720 @ 0x334000 │ │ │ │ adclt r9, r2, #8, 6 @ 0x20000000 │ │ │ │ vsubw.u8 q9, q2, d1 │ │ │ │ andls r4, r9, #50331648 @ 0x3000000 │ │ │ │ movwmi lr, #18893 @ 0x49cd │ │ │ │ - @ instruction: 0xf9b8f7f8 │ │ │ │ - mrclt 7, 7, APSR_nzcv, cr15, cr12, {7} │ │ │ │ + @ instruction: 0xf9d0f7f8 │ │ │ │ + svclt 0x001bf7fc │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ - @ instruction: 0xf9b4f7f1 │ │ │ │ + @ instruction: 0xf9c0f7f1 │ │ │ │ strbmi sl, [r0], -r4, lsl #18 │ │ │ │ movwcs r2, #4608 @ 0x1200 │ │ │ │ movwcs lr, #18893 @ 0x49cd │ │ │ │ - @ instruction: 0xffa4f7f4 │ │ │ │ - mrclt 7, 7, APSR_nzcv, cr1, cr12, {7} │ │ │ │ + @ instruction: 0xffbcf7f4 │ │ │ │ + svclt 0x000df7fc │ │ │ │ @ instruction: 0xf43e2b00 │ │ │ │ - @ instruction: 0xf7feac60 │ │ │ │ - stmdbge r4, {r2, r3, r4, r8, r9, fp, ip, sp, pc} │ │ │ │ + @ instruction: 0xf7feac6b │ │ │ │ + stmdbge r4, {r2, r3, r5, r8, r9, fp, ip, sp, pc} │ │ │ │ vmlsl.u q10, d4, d0[0] │ │ │ │ andcs r0, r1, #738197504 @ 0x2c000000 │ │ │ │ movwcs r9, #777 @ 0x309 │ │ │ │ movwcs lr, #18893 @ 0x49cd │ │ │ │ sbcpl pc, r0, #196, 6 @ 0x10000003 │ │ │ │ vsubw.u8 q9, q2, d15 │ │ │ │ stmib sp, {r0, r1, sl, ip, sp}^ │ │ │ │ strls r2, [r8], #-774 @ 0xfffffcfa │ │ │ │ - mcr2 7, 4, pc, cr14, cr5, {7} @ │ │ │ │ - mrclt 7, 6, APSR_nzcv, cr7, cr12, {7} │ │ │ │ - b 0x1175ad4 │ │ │ │ + mcr2 7, 5, pc, cr6, cr5, {7} @ │ │ │ │ + mrclt 7, 7, APSR_nzcv, cr3, cr12, {7} │ │ │ │ + b 0x1175ac0 │ │ │ │ bicsmi r4, fp, #134217731 @ 0x8000003 │ │ │ │ movweq pc, #4099 @ 0x1003 @ │ │ │ │ ldmiblt r6, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ cmnpmi r0, #4, 8 @ p-variant is OBSOLETE @ 0x4000000 │ │ │ │ svcmi 0x0070f5b3 │ │ │ │ @ instruction: 0xf8d8d104 │ │ │ │ ldrbeq r3, [lr, #-208] @ 0xffffff30 │ │ │ │ - mcrge 5, 6, pc, cr5, cr12, {1} @ │ │ │ │ + mcrge 5, 7, pc, cr1, cr12, {1} @ │ │ │ │ strbmi sl, [r0], -r4, lsl #18 │ │ │ │ andcs fp, r1, #805306382 @ 0x3000000e │ │ │ │ movwcs r9, #777 @ 0x309 │ │ │ │ movwcs lr, #18893 @ 0x49cd │ │ │ │ movwmi pc, #13252 @ 0x33c4 @ │ │ │ │ vsubl.u8 q9, d4, d0 │ │ │ │ stmib sp, {r0, r1, sl, ip, sp}^ │ │ │ │ strls r2, [r8], #-774 @ 0xfffffcfa │ │ │ │ - mcr2 7, 4, pc, cr12, cr5, {7} @ │ │ │ │ - mrclt 7, 5, APSR_nzcv, cr1, cr12, {7} │ │ │ │ - strdeq sp, [r5], sl │ │ │ │ - b 0x1175b24 │ │ │ │ + mcr2 7, 5, pc, cr4, cr5, {7} @ │ │ │ │ + mcrlt 7, 6, pc, cr13, cr12, {7} @ │ │ │ │ + b 0x1175b0c │ │ │ │ bicsmi r4, fp, #134217731 @ 0x8000003 │ │ │ │ movweq pc, #4099 @ 0x1003 @ │ │ │ │ - bllt 0xfeeb0dc0 │ │ │ │ - b 0x1175b34 │ │ │ │ + bllt 0xfef30da8 │ │ │ │ + addeq sp, r5, sl, lsl #10 │ │ │ │ + b 0x1175b20 │ │ │ │ bicsmi r4, fp, #134217731 @ 0x8000003 │ │ │ │ movweq pc, #4099 @ 0x1003 @ │ │ │ │ stmiblt lr!, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ - b 0x1175b44 │ │ │ │ + b 0x1175b30 │ │ │ │ bicsmi r4, fp, #134217731 @ 0x8000003 │ │ │ │ movweq pc, #4099 @ 0x1003 @ │ │ │ │ - stmiblt sp!, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + ldmiblt sp!, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ cmnpmi r0, #4, 8 @ p-variant is OBSOLETE @ 0x4000000 │ │ │ │ svcmi 0x0070f5b3 │ │ │ │ @ instruction: 0xf8d8d104 │ │ │ │ ldreq r3, [r8], #208 @ 0xd0 │ │ │ │ - mcrge 5, 4, pc, cr13, cr12, {1} @ │ │ │ │ + mcrge 5, 5, pc, cr9, cr12, {1} @ │ │ │ │ strbmi sl, [r0], -r4, lsl #18 │ │ │ │ andcs fp, r1, #805306382 @ 0x3000000e │ │ │ │ movwcs r9, #777 @ 0x309 │ │ │ │ movwcs lr, #18893 @ 0x49cd │ │ │ │ movwmi pc, #13252 @ 0x33c4 @ │ │ │ │ vsubl.u8 q9, d4, d0 │ │ │ │ stmib sp, {r0, r1, sl, ip, sp}^ │ │ │ │ strls r2, [r8], #-774 @ 0xfffffcfa │ │ │ │ - mcr2 7, 2, pc, cr2, cr5, {7} @ │ │ │ │ - mrclt 7, 3, APSR_nzcv, cr9, cr12, {7} │ │ │ │ + mrc2 7, 2, pc, cr10, cr5, {7} │ │ │ │ + mrclt 7, 4, APSR_nzcv, cr5, cr12, {7} │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ - @ instruction: 0xf962f7f1 │ │ │ │ + @ instruction: 0xf96cf7f1 │ │ │ │ strbmi sl, [r0], -r4, lsl #18 │ │ │ │ - mrc2 7, 6, pc, cr10, cr5, {7} │ │ │ │ - mcrlt 7, 3, pc, cr15, cr12, {7} @ │ │ │ │ + mrc2 7, 7, pc, cr2, cr5, {7} │ │ │ │ + mcrlt 7, 4, pc, cr11, cr12, {7} @ │ │ │ │ @ instruction: 0xf47e2b00 │ │ │ │ - andcs sl, r1, #156, 20 @ 0x9c000 │ │ │ │ - svclt 0x002cf7fd │ │ │ │ + andcs sl, r1, #172, 20 @ 0xac000 │ │ │ │ + svclt 0x003bf7fd │ │ │ │ @ instruction: 0xf47c2b30 │ │ │ │ - vqrdmulh.s q13, q10, d2[7] │ │ │ │ + vmull.p8 q13, d4, d10 │ │ │ │ stmdbge r4, {r0, r1, r8, r9, sp} │ │ │ │ strbmi r9, [r0], -r4, lsl #6 │ │ │ │ movwmi pc, #13252 @ 0x33c4 @ │ │ │ │ movwls r2, #20992 @ 0x5200 │ │ │ │ @ instruction: 0xf0042301 │ │ │ │ strls r0, [r7, #-1039] @ 0xfffffbf1 │ │ │ │ strls r9, [r8, #-1030] @ 0xfffffbfa │ │ │ │ - @ instruction: 0xffc4f7f2 │ │ │ │ - ldcllt 7, cr15, [ip, #1008] @ 0x3f0 │ │ │ │ + @ instruction: 0xffdcf7f2 │ │ │ │ + ldcllt 7, cr15, [r8, #1008]! @ 0x3f0 │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ - @ instruction: 0xf93cf7f1 │ │ │ │ + @ instruction: 0xf946f7f1 │ │ │ │ strbmi sl, [r0], -r4, lsl #18 │ │ │ │ - mcr2 7, 3, pc, cr12, cr5, {7} @ │ │ │ │ - mcrlt 7, 2, pc, cr9, cr12, {7} @ │ │ │ │ + mcr2 7, 4, pc, cr4, cr5, {7} @ │ │ │ │ + mcrlt 7, 3, pc, cr5, cr12, {7} @ │ │ │ │ @ instruction: 0xf10002a3 │ │ │ │ - @ instruction: 0xf8d88548 │ │ │ │ + @ instruction: 0xf8d88564 │ │ │ │ @ instruction: 0xf8d33050 │ │ │ │ vshr.u64 , q4, #61 │ │ │ │ - blcs 0x13faa0 │ │ │ │ - ldrbhi pc, [r6], -r0, asr #4 @ │ │ │ │ + blcs 0x13fa8c │ │ │ │ + ldrbthi pc, [r2], -r0, asr #4 @ │ │ │ │ @ instruction: 0xf47c2800 │ │ │ │ - @ instruction: 0xf640ae3a │ │ │ │ + @ instruction: 0xf640ae56 │ │ │ │ vrsra.s64 , q15, #64 │ │ │ │ andsmi r0, ip, #48, 6 @ 0xc0000000 │ │ │ │ - ldcge 4, cr15, [fp, #496]! @ 0x1f0 │ │ │ │ + ldclge 4, cr15, [r7, #496] @ 0x1f0 │ │ │ │ strbmi sl, [r0], -r4, lsl #18 │ │ │ │ strmi pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ stmib sp, {r2, r8, r9, sp}^ │ │ │ │ @ instruction: 0xf7f24304 │ │ │ │ - @ instruction: 0xf7fcf875 │ │ │ │ - @ instruction: 0xf3c4bdb1 │ │ │ │ - blcs 0xb3af4 │ │ │ │ - ldclge 4, cr15, [r7, #-500]! @ 0xfffffe0c │ │ │ │ + @ instruction: 0xf7fcf88d │ │ │ │ + vqrdmulh.s , q10, d1[3] │ │ │ │ + blcs 0xb3ae0 │ │ │ │ + stcge 4, cr15, [r6, #500] @ 0x1f4 │ │ │ │ @ instruction: 0xf7f84640 │ │ │ │ - stmdacs r0, {r0, r1, r4, r5, r7, fp, ip, sp, lr, pc} │ │ │ │ - ldclge 4, cr15, [r1, #-244]! @ 0xffffff0c │ │ │ │ - mrclt 7, 0, APSR_nzcv, cr11, cr12, {7} │ │ │ │ + stmdacs r0, {r0, r1, r3, r6, r7, fp, ip, sp, lr, pc} │ │ │ │ + stcge 4, cr15, [r0, #244] @ 0xf4 │ │ │ │ + mrclt 7, 1, APSR_nzcv, cr7, cr12, {7} │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ - @ instruction: 0xf904f7f1 │ │ │ │ + @ instruction: 0xf90ef7f1 │ │ │ │ strbmi sl, [r0], -r4, lsl #18 │ │ │ │ - stc2l 7, cr15, [r8, #980] @ 0x3d4 │ │ │ │ - mrclt 7, 0, APSR_nzcv, cr1, cr12, {7} │ │ │ │ + stc2l 7, cr15, [r0, #980]! @ 0x3d4 │ │ │ │ + mcrlt 7, 1, pc, cr13, cr12, {7} @ │ │ │ │ strbmi sl, [r0], -r4, lsl #18 │ │ │ │ movwcs pc, #13252 @ 0x33c4 @ │ │ │ │ strpl lr, [r6, #-2509] @ 0xfffff633 │ │ │ │ - streq pc, [pc], #-4 @ 0xb2f00 │ │ │ │ + streq pc, [pc], #-4 @ 0xb2eec │ │ │ │ stmib sp, {r3, r8, sl, ip, pc}^ │ │ │ │ @ instruction: 0xf7f43404 │ │ │ │ - @ instruction: 0xf7fcfdb7 │ │ │ │ - stmdbge r4, {r0, r1, r3, r7, r8, sl, fp, ip, sp, pc} │ │ │ │ + @ instruction: 0xf7fcfdcf │ │ │ │ + stmdbge r4, {r0, r1, r2, r5, r7, r8, sl, fp, ip, sp, pc} │ │ │ │ vmlsl.u q10, d4, d0[0] │ │ │ │ stmib sp, {r0, r1, r8, r9, sp}^ │ │ │ │ @ instruction: 0xf0045506 │ │ │ │ strls r0, [r8, #-1039] @ 0xfffffbf1 │ │ │ │ strcc lr, [r4], #-2509 @ 0xfffff633 │ │ │ │ - stc2l 7, cr15, [lr, #976]! @ 0x3d0 │ │ │ │ - ldcllt 7, cr15, [ip, #-1008]! @ 0xfffffc10 │ │ │ │ + mcr2 7, 0, pc, cr6, cr4, {7} @ │ │ │ │ + ldclt 7, cr15, [r8, #1008] @ 0x3f0 │ │ │ │ svcne 0x0020f1b2 │ │ │ │ - ldclge 4, cr15, [r7, #-496]! @ 0xfffffe10 │ │ │ │ - strbmi r9, [r0], -r4, lsl #2 │ │ │ │ - vmla.i8 d26, d3, d4 │ │ │ │ - vrshr.s64 , , #64 │ │ │ │ - strls r0, [r5], #-522 @ 0xfffffdf6 │ │ │ │ - strgt lr, [r6, #-2509] @ 0xfffff633 │ │ │ │ - @ instruction: 0xf7f29508 │ │ │ │ - @ instruction: 0xf7fcfed7 │ │ │ │ - stmdbge r4, {r0, r3, r5, r6, r8, sl, fp, ip, sp, pc} │ │ │ │ - rsclt r4, r3, #64, 12 @ 0x4000000 │ │ │ │ - movwls r9, #37382 @ 0x9206 │ │ │ │ - movwcs r2, #513 @ 0x201 │ │ │ │ - movwcs lr, #18893 @ 0x49cd │ │ │ │ - movwmi pc, #13252 @ 0x33c4 @ │ │ │ │ - strcc pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ - strcc lr, [r7], #-2509 @ 0xfffff633 │ │ │ │ - @ instruction: 0xf8b8f7f6 │ │ │ │ - ldcllt 7, cr15, [r6, #-1008] @ 0xfffffc10 │ │ │ │ + ldcge 4, cr15, [r3, #496] @ 0x1f0 │ │ │ │ strbmi sl, [r0], -r4, lsl #18 │ │ │ │ - movwcs pc, #13252 @ 0x33c4 @ │ │ │ │ - strpl lr, [r6, #-2509] @ 0xfffff633 │ │ │ │ - streq pc, [pc], #-4 @ 0xb2f88 │ │ │ │ - stmib sp, {r3, r8, sl, ip, pc}^ │ │ │ │ - @ instruction: 0xf7f43404 │ │ │ │ - @ instruction: 0xf7fcf87f │ │ │ │ - vqrdmulh.s d27, d0, d3[1] │ │ │ │ - addsmi r0, sl, #80, 6 @ 0x40000001 │ │ │ │ - stclge 4, cr15, [r1, #-496] @ 0xfffffe10 │ │ │ │ - strbmi r9, [r0], -r4, lsl #2 │ │ │ │ - @ instruction: 0xf642a904 │ │ │ │ + rscsne pc, r9, #805306372 @ 0x30000004 │ │ │ │ + andeq pc, sl, #192, 4 │ │ │ │ + @ instruction: 0xf8cd9404 │ │ │ │ + stmib sp, {r2, r4, sp, lr, pc}^ │ │ │ │ + strls ip, [r8, #-1286] @ 0xfffffafa │ │ │ │ + mcr2 7, 7, pc, cr14, cr2, {7} @ │ │ │ │ + stclt 7, cr15, [r4, #1008] @ 0x3f0 │ │ │ │ + strbmi sl, [r0], -r4, lsl #18 │ │ │ │ + andls fp, r6, #805306382 @ 0x3000000e │ │ │ │ + andcs r9, r1, #603979776 @ 0x24000000 │ │ │ │ + stmib sp, {r8, r9, sp}^ │ │ │ │ + vsubw.u8 q9, q2, d4 │ │ │ │ + vsubw.u8 q10, q2, d3 │ │ │ │ + stmib sp, {r0, r1, sl, ip, sp}^ │ │ │ │ + @ instruction: 0xf7f63407 │ │ │ │ + @ instruction: 0xf7fcf8cf │ │ │ │ + stmdbge r4, {r0, r4, r5, r6, r8, sl, fp, ip, sp, pc} │ │ │ │ + vmlsl.u q10, d4, d0[0] │ │ │ │ + stmib sp, {r0, r1, r8, r9, sp}^ │ │ │ │ + @ instruction: 0xf0045506 │ │ │ │ + strls r0, [r8, #-1039] @ 0xfffffbf1 │ │ │ │ + strcc lr, [r4], #-2509 @ 0xfffff633 │ │ │ │ + @ instruction: 0xf896f7f4 │ │ │ │ + stcllt 7, cr15, [r2, #-1008]! @ 0xfffffc10 │ │ │ │ + cmppeq r0, #192, 4 @ p-variant is OBSOLETE │ │ │ │ + @ instruction: 0xf47c429a │ │ │ │ + stmdbge r4, {r2, r3, r4, r6, r8, sl, fp, sp, pc} │ │ │ │ + @ instruction: 0xf6424640 │ │ │ │ vsubl.s8 , d0, d5 │ │ │ │ - strls r0, [r5], #-522 @ 0xfffffdf6 │ │ │ │ + strls r0, [r4], #-522 @ 0xfffffdf6 │ │ │ │ + ands pc, r4, sp, asr #17 │ │ │ │ strgt lr, [r6, #-2509] @ 0xfffff633 │ │ │ │ @ instruction: 0xf7f29508 │ │ │ │ - @ instruction: 0xf7fcfea1 │ │ │ │ - vmvn.i32 d27, #262143 @ 0x0003ffff │ │ │ │ + @ instruction: 0xf7fcfeb7 │ │ │ │ + vqrdmulh.s d27, d0, d1[3] │ │ │ │ addsmi r0, sl, #80, 6 @ 0x40000001 │ │ │ │ - stcge 4, cr15, [sp, #-496]! @ 0xfffffe10 │ │ │ │ - strbmi r9, [r0], -r4, lsl #2 │ │ │ │ - vmla.i8 d26, d3, d4 │ │ │ │ - vrshr.s64 q9, , #64 │ │ │ │ - strls r0, [r5], #-522 @ 0xfffffdf6 │ │ │ │ - strgt lr, [r6, #-2509] @ 0xfffff633 │ │ │ │ - @ instruction: 0xf7f29508 │ │ │ │ - @ instruction: 0xf7fcfe8d │ │ │ │ - stmdbge r4, {r0, r1, r2, r3, r4, r8, sl, fp, ip, sp, pc} │ │ │ │ - rsclt r4, r3, #64, 12 @ 0x4000000 │ │ │ │ - movwls r9, #37382 @ 0x9206 │ │ │ │ - movwcs r2, #513 @ 0x201 │ │ │ │ - movwcs lr, #18893 @ 0x49cd │ │ │ │ - movwmi pc, #13252 @ 0x33c4 @ │ │ │ │ - strcc pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ - strcc lr, [r7], #-2509 @ 0xfffff633 │ │ │ │ - ldc2 7, cr15, [sl, #-980]! @ 0xfffffc2c │ │ │ │ - stclt 7, cr15, [r3, #1008] @ 0x3f0 │ │ │ │ - vmlsl.u8 q8, d20, d19 │ │ │ │ - @ instruction: 0xf0031581 │ │ │ │ - stmdbge r4, {r2, r3, r4, r8, r9} │ │ │ │ - vmlsl.u q10, d4, d0[0] │ │ │ │ - @ instruction: 0x432b1201 │ │ │ │ - movwls r9, #33289 @ 0x8209 │ │ │ │ - andpl pc, r0, #196, 6 @ 0x10000003 │ │ │ │ - andls r2, r4, #0, 6 │ │ │ │ - andcs pc, r3, #196, 6 @ 0x10000003 │ │ │ │ - streq pc, [pc], #-4 @ 0xb3034 │ │ │ │ - movwcs lr, #22989 @ 0x59cd │ │ │ │ - @ instruction: 0xf7f89407 │ │ │ │ - @ instruction: 0xf7fcf86b │ │ │ │ - movwcs fp, #3432 @ 0xd68 │ │ │ │ - ldrmi sl, [sl], -r4, lsl #18 │ │ │ │ - stmib sp, {r6, r9, sl, lr}^ │ │ │ │ - strls r9, [r6, -r4, lsl #12] │ │ │ │ - movwls r9, #29960 @ 0x7508 │ │ │ │ - blx 0xffc71026 │ │ │ │ - @ instruction: 0xf43f2800 │ │ │ │ - @ instruction: 0xf7fcaa88 │ │ │ │ - andcs fp, r0, #88, 26 @ 0x1600 │ │ │ │ - stmdbge r4, {r0, r8, r9, sp} │ │ │ │ - stmib sp, {r6, r9, sl, lr}^ │ │ │ │ - strls r9, [r6, -r4, lsl #12] │ │ │ │ - andls r9, r7, #8, 10 @ 0x2000000 │ │ │ │ - blx 0xff871046 │ │ │ │ - @ instruction: 0xf43d2800 │ │ │ │ - @ instruction: 0xf7fcad6c │ │ │ │ - andcs fp, r0, #72, 26 @ 0x1200 │ │ │ │ - stmdbge r4, {r0, r8, r9, sp} │ │ │ │ - movwls r4, #1600 @ 0x640 │ │ │ │ - strls lr, [r4], -sp, asr #19 │ │ │ │ - strls r9, [r8, #-1798] @ 0xfffff8fa │ │ │ │ - @ instruction: 0xf7f39207 │ │ │ │ - stmdacs r0, {r0, r1, r2, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ - stmge r2, {r1, r2, r3, r4, r5, sl, ip, sp, lr, pc} │ │ │ │ - ldclt 7, cr15, [r7, #-1008]! @ 0xfffffc10 │ │ │ │ + stclge 4, cr15, [r7, #-496] @ 0xfffffe10 │ │ │ │ + strbmi sl, [r0], -r4, lsl #18 │ │ │ │ + rscscs pc, r5, #805306372 @ 0x30000004 │ │ │ │ + andeq pc, sl, #192, 4 │ │ │ │ + @ instruction: 0xf8cd9404 │ │ │ │ + stmib sp, {r2, r4, sp, lr, pc}^ │ │ │ │ + strls ip, [r8, #-1286] @ 0xfffffafa │ │ │ │ + mcr2 7, 5, pc, cr2, cr2, {7} @ │ │ │ │ + ldclt 7, cr15, [r8, #-1008]! @ 0xfffffc10 │ │ │ │ strbmi sl, [r0], -r4, lsl #18 │ │ │ │ andls fp, r6, #805306382 @ 0x3000000e │ │ │ │ andcs r9, r1, #603979776 @ 0x24000000 │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ vsubw.u8 q9, q2, d4 │ │ │ │ vsubw.u8 q10, q2, d3 │ │ │ │ stmib sp, {r0, r1, sl, ip, sp}^ │ │ │ │ @ instruction: 0xf7f53407 │ │ │ │ - @ instruction: 0xf7fcffeb │ │ │ │ - rsclt fp, r3, #44288 @ 0xad00 │ │ │ │ - @ instruction: 0xf8d89309 │ │ │ │ - blcs 0xc7f304 │ │ │ │ - orrshi pc, r1, #64, 4 │ │ │ │ - addeq pc, r0, #-1073741784 @ 0xc0000028 │ │ │ │ - vpmax.s8 d2, d0, d7 │ │ │ │ - blcc 0xfe153f58 │ │ │ │ - vqdmulh.s d2, d0, d5 │ │ │ │ - ldm pc, {r0, r1, r2, r7, sl, pc}^ @ │ │ │ │ - ldrne pc, [r7, -r3] │ │ │ │ - ldmdbne r9, {r0, r1, r8, r9} │ │ │ │ - ldc 3, cr2, [pc, #16] @ 0xb3108 │ │ │ │ - stmdbge r4, {r0, r6, r7, r8, r9, fp, ip, sp, lr} │ │ │ │ - andcs r4, r2, #64, 12 @ 0x4000000 │ │ │ │ - strls r2, [r6, #-1281] @ 0xfffffaff │ │ │ │ - blvc 0x1ee73c │ │ │ │ - strmi pc, [r3, #-964] @ 0xfffffc3c │ │ │ │ + @ instruction: 0xf7fcfd4f │ │ │ │ + beq 0xfe9a2670 │ │ │ │ + strne pc, [r1, #964] @ 0x3c4 │ │ │ │ + tstpeq ip, #3 @ p-variant is OBSOLETE │ │ │ │ + strbmi sl, [r0], -r4, lsl #18 │ │ │ │ + andne pc, r1, #196, 6 @ 0x10000003 │ │ │ │ + andls r4, r9, #-1409286144 @ 0xac000000 │ │ │ │ + vsubw.u8 , q2, d8 │ │ │ │ + movwcs r5, #512 @ 0x200 │ │ │ │ + vsubl.u8 , d4, d4 │ │ │ │ + @ instruction: 0xf0042203 │ │ │ │ + stmib sp, {r0, r1, r2, r3, sl}^ │ │ │ │ + strls r2, [r7], #-773 @ 0xfffffcfb │ │ │ │ + @ instruction: 0xf880f7f8 │ │ │ │ + stclt 7, cr15, [r1, #1008] @ 0x3f0 │ │ │ │ + stmdbge r4, {r8, r9, sp} │ │ │ │ + @ instruction: 0x4640461a │ │ │ │ + stmdbvs r4, {r0, r2, r3, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ + strls r9, [r8, #-1798] @ 0xfffff8fa │ │ │ │ + @ instruction: 0xf7f39307 │ │ │ │ + stmdacs r0, {r0, r1, sl, fp, ip, sp, lr, pc} │ │ │ │ + bge 0xfe23014c │ │ │ │ + ldcllt 7, cr15, [r1, #-1008]! @ 0xfffffc10 │ │ │ │ + movwcs r2, #4608 @ 0x1200 │ │ │ │ + strbmi sl, [r0], -r4, lsl #18 │ │ │ │ + stmdbvs r4, {r0, r2, r3, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ + strls r9, [r8, #-1798] @ 0xfffff8fa │ │ │ │ + @ instruction: 0xf7f39207 │ │ │ │ + stmdacs r0, {r0, r1, r4, r5, r6, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ + ldclge 4, cr15, [r8, #-244]! @ 0xffffff0c │ │ │ │ + stcllt 7, cr15, [r1, #-1008]! @ 0xfffffc10 │ │ │ │ + movwcs r2, #4608 @ 0x1200 │ │ │ │ + strbmi sl, [r0], -r4, lsl #18 │ │ │ │ + stmib sp, {r8, r9, ip, pc}^ │ │ │ │ + strls r6, [r6, -r4, lsl #18] │ │ │ │ + andls r9, r7, #8, 10 @ 0x2000000 │ │ │ │ + blx 0xfe7f1058 │ │ │ │ + @ instruction: 0xf43e2800 │ │ │ │ + @ instruction: 0xf7fca88f │ │ │ │ + stmdbge r4, {r4, r6, r8, sl, fp, ip, sp, pc} │ │ │ │ + rsclt r4, r3, #64, 12 @ 0x4000000 │ │ │ │ + movwls r9, #37382 @ 0x9206 │ │ │ │ + movwcs r2, #513 @ 0x201 │ │ │ │ + movwcs lr, #18893 @ 0x49cd │ │ │ │ + movwmi pc, #13252 @ 0x33c4 @ │ │ │ │ strcc pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ - strls r9, [r8], #-1287 @ 0xfffffaf9 │ │ │ │ - ldc2 7, cr15, [r0], #-980 @ 0xfffffc2c │ │ │ │ - ldcllt 7, cr15, [fp], #1008 @ 0x3f0 │ │ │ │ - strb r2, [sl, r2, lsl #6]! │ │ │ │ - strb r2, [r8, r6, lsl #6]! │ │ │ │ - svcne 0x0080f5b2 │ │ │ │ - ldclge 4, cr15, [fp], #-496 @ 0xfffffe10 │ │ │ │ - strbmi r9, [r0], -r4, lsl #2 │ │ │ │ - @ instruction: 0xf642a904 │ │ │ │ + strcc lr, [r7], #-2509 @ 0xfffff633 │ │ │ │ + @ instruction: 0xf800f7f6 │ │ │ │ + stcllt 7, cr15, [r6], {252} @ 0xfc │ │ │ │ + movwls fp, #37603 @ 0x92e3 │ │ │ │ + ldrdcc pc, [ip], r8 │ │ │ │ + vqdmulh.s d18, d0, d31 │ │ │ │ + @ instruction: 0xf1a383aa │ │ │ │ + bcs 0x273ad0 │ │ │ │ + @ instruction: 0x83b6f200 │ │ │ │ + blcs 0x201ee0 │ │ │ │ + strthi pc, [r0], #512 @ 0x200 │ │ │ │ + @ instruction: 0xf003e8df │ │ │ │ + movweq r1, #14103 @ 0x3717 │ │ │ │ + movwcs r1, #18713 @ 0x4919 │ │ │ │ + blvc 0xff1ee768 │ │ │ │ + strbmi sl, [r0], -r4, lsl #18 │ │ │ │ + strcs r2, [r1, #-514] @ 0xfffffdfe │ │ │ │ + stc 5, cr9, [sp, #24] │ │ │ │ + @ instruction: 0xf3c47b04 │ │ │ │ + vabal.u8 q10, d4, d3 │ │ │ │ + strls r3, [r7, #-1027] @ 0xfffffbfd │ │ │ │ + @ instruction: 0xf7f59408 │ │ │ │ + @ instruction: 0xf7fcfc45 │ │ │ │ + movwcs fp, #11540 @ 0x2d14 │ │ │ │ + movwcs lr, #26602 @ 0x67ea │ │ │ │ + @ instruction: 0xf5b2e7e8 │ │ │ │ + @ instruction: 0xf47c1f80 │ │ │ │ + stmdbge r4, {r2, r4, r7, sl, fp, sp, pc} │ │ │ │ + @ instruction: 0xf6424640 │ │ │ │ vsubl.s8 q9, d16, d5 │ │ │ │ - strls r0, [r5], #-522 @ 0xfffffdf6 │ │ │ │ + strls r0, [r4], #-522 @ 0xfffffdf6 │ │ │ │ + ands pc, r4, sp, asr #17 │ │ │ │ strgt lr, [r6, #-2509] @ 0xfffff633 │ │ │ │ @ instruction: 0xf7f29508 │ │ │ │ - @ instruction: 0xf7fcfd57 │ │ │ │ - stmib sp, {r0, r2, r3, r5, r6, sl, fp, ip, sp, pc}^ │ │ │ │ + @ instruction: 0xf7fcfd6b │ │ │ │ + stmib sp, {r0, r2, r7, sl, fp, ip, sp, pc}^ │ │ │ │ andcs r2, r0, #25165824 @ 0x1800000 │ │ │ │ andls r9, r8, #4, 4 @ 0x40000000 │ │ │ │ - @ instruction: 0xf904f7f4 │ │ │ │ - ldcllt 7, cr15, [fp], {252} @ 0xfc │ │ │ │ + @ instruction: 0xf918f7f4 │ │ │ │ + ldcllt 7, cr15, [r3], #1008 @ 0x3f0 │ │ │ │ movwcs r2, #4608 @ 0x1200 │ │ │ │ strbmi sl, [r0], -r4, lsl #18 │ │ │ │ stmib sp, {r9, ip, pc}^ │ │ │ │ - strls r9, [r6, -r4, lsl #12] │ │ │ │ + strls r6, [r6, -r4, lsl #18] │ │ │ │ andls r9, r7, #8, 10 @ 0x2000000 │ │ │ │ - blx 0x771140 │ │ │ │ + blx 0xc71134 │ │ │ │ @ instruction: 0xf43f2800 │ │ │ │ - @ instruction: 0xf7fca80e │ │ │ │ - vqdmulh.s , q10, d2[2] │ │ │ │ + @ instruction: 0xf7fca80a │ │ │ │ + vqdmulh.s , q10, d2[4] │ │ │ │ stmdbge r4, {r0, r1, r8, r9, sp} │ │ │ │ strbmi r9, [r0], -r4, lsl #6 │ │ │ │ movwmi pc, #13252 @ 0x33c4 @ │ │ │ │ movwls r2, #20992 @ 0x5200 │ │ │ │ @ instruction: 0xf0042302 │ │ │ │ strls r0, [r7, #-1039] @ 0xfffffbf1 │ │ │ │ strls r9, [r8, #-1030] @ 0xfffffbfa │ │ │ │ - @ instruction: 0xffc0f7f2 │ │ │ │ - mcrrlt 7, 15, pc, r0, cr12 @ │ │ │ │ + @ instruction: 0xffd4f7f2 │ │ │ │ + mrrclt 7, 15, pc, r8, cr12 @ │ │ │ │ movwcs pc, #13252 @ 0x33c4 @ │ │ │ │ vsubw.u8 , q2, d4 │ │ │ │ movwls r4, #21251 @ 0x5303 │ │ │ │ stmdbge r4, {r8, r9, sp} │ │ │ │ ldrmi r4, [sl], -r0, asr #12 │ │ │ │ - streq pc, [pc], #-4 @ 0xb31bc │ │ │ │ + streq pc, [pc], #-4 @ 0xb31b0 │ │ │ │ strls r9, [r6], #-1287 @ 0xfffffaf9 │ │ │ │ @ instruction: 0xf7f29508 │ │ │ │ - @ instruction: 0xf7fcfe15 │ │ │ │ - @ instruction: 0xf1b2bc2d │ │ │ │ + @ instruction: 0xf7fcfe29 │ │ │ │ + @ instruction: 0xf1b2bc45 │ │ │ │ @ instruction: 0xf47c1f20 │ │ │ │ - tstls r4, r8, lsr #24 │ │ │ │ - stmdbge r4, {r6, r9, sl, lr} │ │ │ │ - andvs pc, r9, #69206016 @ 0x4200000 │ │ │ │ - andeq pc, sl, #192, 4 │ │ │ │ - stmib sp, {r0, r2, sl, ip, pc}^ │ │ │ │ - strls ip, [r8, #-1286] @ 0xfffffafa │ │ │ │ - stc2 7, cr15, [r8, #968] @ 0x3c8 │ │ │ │ - ldclt 7, cr15, [sl], {252} @ 0xfc │ │ │ │ + stmdbge r4, {r6, sl, fp, sp, pc} │ │ │ │ + @ instruction: 0xf6424640 │ │ │ │ + vsubl.s8 q11, d0, d9 │ │ │ │ + strls r0, [r4], #-522 @ 0xfffffdf6 │ │ │ │ + ands pc, r4, sp, asr #17 │ │ │ │ + strgt lr, [r6, #-2509] @ 0xfffff633 │ │ │ │ + @ instruction: 0xf7f29508 │ │ │ │ + @ instruction: 0xf7fcfd9b │ │ │ │ + stmdbge r4, {r0, r4, r5, sl, fp, ip, sp, pc} │ │ │ │ + vmlsl.u q10, d4, d0[0] │ │ │ │ + strls r2, [r7, #-771] @ 0xfffffcfd │ │ │ │ + vsubw.u8 , q2, d4 │ │ │ │ + strls r4, [r8, #-771] @ 0xfffffcfd │ │ │ │ + streq pc, [pc], #-4 @ 0xb31fc │ │ │ │ + strcc lr, [r5], #-2509 @ 0xfffff633 │ │ │ │ + mcr2 7, 6, pc, cr2, cr2, {7} @ │ │ │ │ + stclt 7, cr15, [r0], #-1008 @ 0xfffffc10 │ │ │ │ strbmi sl, [r0], -r4, lsl #18 │ │ │ │ + stmib sp, {r0, r9, sp}^ │ │ │ │ + vabal.u8 , d4, d7 │ │ │ │ + strls r2, [r4, #-1283] @ 0xfffffafd │ │ │ │ + strmi pc, [r3, #-964] @ 0xfffffc3c │ │ │ │ + streq pc, [pc], #-4 @ 0xb3220 │ │ │ │ + strls r9, [r6], #-1285 @ 0xfffffafb │ │ │ │ + ldc2l 7, cr15, [r2, #968]! @ 0x3c8 │ │ │ │ + stclt 7, cr15, [lr], {252} @ 0xfc │ │ │ │ movwcs pc, #13252 @ 0x33c4 @ │ │ │ │ - movwls r9, #17671 @ 0x4507 │ │ │ │ - movwmi pc, #13252 @ 0x33c4 @ │ │ │ │ - @ instruction: 0xf0049508 │ │ │ │ - stmib sp, {r0, r1, r2, r3, sl}^ │ │ │ │ - @ instruction: 0xf7f23405 │ │ │ │ - @ instruction: 0xf7fcfeaf │ │ │ │ - stmdbge r4, {r0, r3, sl, fp, ip, sp, pc} │ │ │ │ - andcs r4, r1, #64, 12 @ 0x4000000 │ │ │ │ - strpl lr, [r7, #-2509] @ 0xfffff633 │ │ │ │ - strcs pc, [r3, #-964] @ 0xfffffc3c │ │ │ │ - vabal.u8 , d4, d4 │ │ │ │ - @ instruction: 0xf0044503 │ │ │ │ - strls r0, [r5, #-1039] @ 0xfffffbf1 │ │ │ │ - @ instruction: 0xf7f29406 │ │ │ │ - @ instruction: 0xf7fcfddf │ │ │ │ - @ instruction: 0xf3c4bbf7 │ │ │ │ - stmdbge r4, {r0, r1, r8, r9, sp} │ │ │ │ - strbmi r9, [r0], -r4, lsl #6 │ │ │ │ + movwls sl, #18692 @ 0x4904 │ │ │ │ + vmlsl.u q10, d4, d0[0] │ │ │ │ + andcs r4, r1, #201326592 @ 0xc000000 │ │ │ │ + movwcs r9, #8965 @ 0x2305 │ │ │ │ + streq pc, [pc], #-4 @ 0xb3244 │ │ │ │ + strls r9, [r6], #-1287 @ 0xfffffaf9 │ │ │ │ + @ instruction: 0xf7f29508 │ │ │ │ + @ instruction: 0xf7fcff77 │ │ │ │ + @ instruction: 0xf3c4bbfb │ │ │ │ + movwls r2, #17155 @ 0x4303 │ │ │ │ movwmi pc, #13252 @ 0x33c4 @ │ │ │ │ - movwls r2, #20993 @ 0x5201 │ │ │ │ - @ instruction: 0xf0042302 │ │ │ │ + movwcs r9, #4869 @ 0x1305 │ │ │ │ + strbmi sl, [r0], -r4, lsl #18 │ │ │ │ + @ instruction: 0xf004461a │ │ │ │ strls r0, [r7, #-1039] @ 0xfffffbf1 │ │ │ │ strls r9, [r8, #-1030] @ 0xfffffbfa │ │ │ │ @ instruction: 0xff64f7f2 │ │ │ │ - bllt 0xff9f124c │ │ │ │ - movwcs pc, #13252 @ 0x33c4 @ │ │ │ │ - vsubw.u8 , q2, d4 │ │ │ │ - movwls r4, #21251 @ 0x5303 │ │ │ │ - stmdbge r4, {r0, r8, r9, sp} │ │ │ │ - ldrmi r4, [sl], -r0, asr #12 │ │ │ │ - streq pc, [pc], #-4 @ 0xb3274 │ │ │ │ - strls r9, [r6], #-1287 @ 0xfffffaf9 │ │ │ │ - @ instruction: 0xf7f29508 │ │ │ │ - @ instruction: 0xf7fcff51 │ │ │ │ - movwcs fp, #3025 @ 0xbd1 │ │ │ │ - ldrmi sl, [sl], -r4, lsl #18 │ │ │ │ - movwls r4, #1600 @ 0x640 │ │ │ │ - strls lr, [r4], -sp, asr #19 │ │ │ │ - strls r9, [r8, #-1798] @ 0xfffff8fa │ │ │ │ - @ instruction: 0xf7f39307 │ │ │ │ - stmdacs r0, {r0, r1, r2, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ - ldmdbge ip!, {r0, r1, r2, r3, r4, r5, sl, ip, sp, lr, pc} │ │ │ │ - ldclt 7, cr15, [r7], #-1008 @ 0xfffffc10 │ │ │ │ - svcne 0x0080f5b2 │ │ │ │ - blge 0xfefb049c │ │ │ │ - strbmi r9, [r0], -r4, lsl #2 │ │ │ │ - @ instruction: 0xf642a904 │ │ │ │ + bllt 0xffaf1268 │ │ │ │ + stmdbge r4, {r8, r9, sp} │ │ │ │ + @ instruction: 0x4640461a │ │ │ │ + stmib sp, {r8, r9, ip, pc}^ │ │ │ │ + strls r6, [r6, -r4, lsl #18] │ │ │ │ + movwls r9, #29960 @ 0x7508 │ │ │ │ + @ instruction: 0xf99af7f3 │ │ │ │ + @ instruction: 0xf43f2800 │ │ │ │ + @ instruction: 0xf7fca937 │ │ │ │ + @ instruction: 0xf5b2bc4e │ │ │ │ + @ instruction: 0xf47c1f80 │ │ │ │ + stmdbge r4, {r1, r4, r6, r7, r8, r9, fp, sp, pc} │ │ │ │ + @ instruction: 0xf6424640 │ │ │ │ vmlal.s q8, d0, d1[1] │ │ │ │ - strls r0, [r5], #-522 @ 0xfffffdf6 │ │ │ │ + strls r0, [r4], #-522 @ 0xfffffdf6 │ │ │ │ + ands pc, r4, sp, asr #17 │ │ │ │ strgt lr, [r6, #-2509] @ 0xfffff633 │ │ │ │ @ instruction: 0xf7f29508 │ │ │ │ - @ instruction: 0xf7fcfc97 │ │ │ │ - stmdbge r4, {r0, r2, r3, r5, r7, r8, r9, fp, ip, sp, pc} │ │ │ │ + @ instruction: 0xf7fcfca9 │ │ │ │ + stmdbge r4, {r0, r1, r6, r7, r8, r9, fp, ip, sp, pc} │ │ │ │ rsclt r4, r3, #64, 12 @ 0x4000000 │ │ │ │ movwls r9, #37382 @ 0x9206 │ │ │ │ movwcs r2, #513 @ 0x201 │ │ │ │ movwcs lr, #18893 @ 0x49cd │ │ │ │ movwmi pc, #13252 @ 0x33c4 @ │ │ │ │ strcc pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ strcc lr, [r7], #-2509 @ 0xfffff633 │ │ │ │ - mcr2 7, 7, pc, cr10, cr5, {7} @ │ │ │ │ - bllt 0xfe7712e0 │ │ │ │ + mrc2 7, 7, pc, cr12, cr5, {7} │ │ │ │ + bllt 0xfecf12d8 │ │ │ │ andcs r2, r1, #0, 6 │ │ │ │ andls sl, r0, #4, 18 @ 0x10000 │ │ │ │ ldrmi r4, [sl], -r0, asr #12 │ │ │ │ - strls lr, [r4], -sp, asr #19 │ │ │ │ + stmdbvs r4, {r0, r2, r3, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ strls r9, [r8, #-1798] @ 0xfffff8fa │ │ │ │ @ instruction: 0xf7f39307 │ │ │ │ - stmdacs r0, {r0, r1, r2, r3, r6, r8, fp, ip, sp, lr, pc} │ │ │ │ - mrcge 4, 5, APSR_nzcv, cr11, cr14, {1} │ │ │ │ - bllt 0xb1304 │ │ │ │ + stmdacs r0, {r0, r5, r6, r8, fp, ip, sp, lr, pc} │ │ │ │ + mrcge 4, 5, APSR_nzcv, cr5, cr14, {1} │ │ │ │ + ldclt 7, cr15, [r5], {252} @ 0xfc │ │ │ │ movwcs pc, #13252 @ 0x33c4 @ │ │ │ │ movwls sl, #18692 @ 0x4904 │ │ │ │ vmlsl.u q10, d4, d0[0] │ │ │ │ andcs r4, r0, #201326592 @ 0xc000000 │ │ │ │ movwcs r9, #4869 @ 0x1305 │ │ │ │ - streq pc, [pc], #-4 @ 0xb332c │ │ │ │ + streq pc, [pc], #-4 @ 0xb3324 │ │ │ │ strls r9, [r6], #-1287 @ 0xfffffaf9 │ │ │ │ @ instruction: 0xf7f29508 │ │ │ │ - @ instruction: 0xf7fcfef5 │ │ │ │ - vbic.i16 , #50432 @ 0xc500 │ │ │ │ + @ instruction: 0xf7fcff07 │ │ │ │ + @ instruction: 0xf3c4bb8b │ │ │ │ movwls r2, #17155 @ 0x4303 │ │ │ │ movwmi pc, #13252 @ 0x33c4 @ │ │ │ │ movwcs r9, #773 @ 0x305 │ │ │ │ strbmi sl, [r0], -r4, lsl #18 │ │ │ │ @ instruction: 0xf004461a │ │ │ │ strls r0, [r7, #-1039] @ 0xfffffbf1 │ │ │ │ strls r9, [r8, #-1030] @ 0xfffffbfa │ │ │ │ - mcr2 7, 7, pc, cr2, cr2, {7} @ │ │ │ │ - bllt 0x1971350 │ │ │ │ - strbmi r9, [r0], -r4, lsl #2 │ │ │ │ - @ instruction: 0xf642a904 │ │ │ │ - vrshr.s64 d20, d25, #64 │ │ │ │ - strls r0, [r5], #-522 @ 0xfffffdf6 │ │ │ │ - strgt lr, [r6, #-2509] @ 0xfffff633 │ │ │ │ - @ instruction: 0xf7f29508 │ │ │ │ - @ instruction: 0xf7fcfcc1 │ │ │ │ - tstls r4, r3, asr fp │ │ │ │ - stmdbge r4, {r6, r9, sl, lr} │ │ │ │ + mrc2 7, 7, pc, cr4, cr2, {7} │ │ │ │ + bllt 0x1ef1348 │ │ │ │ + strbmi sl, [r0], -r4, lsl #18 │ │ │ │ + adcsmi pc, r9, #69206016 @ 0x4200000 │ │ │ │ + andeq pc, sl, #192, 4 │ │ │ │ + @ instruction: 0xf8cd9404 │ │ │ │ + stmib sp, {r2, r4, sp, lr, pc}^ │ │ │ │ + strls ip, [r8, #-1286] @ 0xfffffafa │ │ │ │ + ldc2l 7, cr15, [r2], {242} @ 0xf2 │ │ │ │ + bllt 0x1af1368 │ │ │ │ + strbmi sl, [r0], -r4, lsl #18 │ │ │ │ rsbpl pc, r1, #69206016 @ 0x4200000 │ │ │ │ andeq pc, sl, #192, 4 │ │ │ │ - stmib sp, {r0, r2, sl, ip, pc}^ │ │ │ │ + @ instruction: 0xf8cd9404 │ │ │ │ + stmib sp, {r2, r4, sp, lr, pc}^ │ │ │ │ strls ip, [r8, #-1286] @ 0xfffffafa │ │ │ │ - ldc2 7, cr15, [r2], #968 @ 0x3c8 │ │ │ │ - bllt 0x11f138c │ │ │ │ - strbmi r9, [r0], -r4, lsl #2 │ │ │ │ - @ instruction: 0xf642a904 │ │ │ │ - vmlal.s , d0, d1[1] │ │ │ │ - strls r0, [r5], #-522 @ 0xfffffdf6 │ │ │ │ - strgt lr, [r6, #-2509] @ 0xfffff633 │ │ │ │ - @ instruction: 0xf7f29508 │ │ │ │ - @ instruction: 0xf7fcfc1f │ │ │ │ - tstls r4, r5, lsr fp │ │ │ │ - stmdbge r4, {r6, r9, sl, lr} │ │ │ │ + stc2l 7, cr15, [r2], {242} @ 0xf2 │ │ │ │ + bllt 0x16f1388 │ │ │ │ + strbmi sl, [r0], -r4, lsl #18 │ │ │ │ + subcc pc, r5, #69206016 @ 0x4200000 │ │ │ │ + andeq pc, sl, #192, 4 │ │ │ │ + @ instruction: 0xf8cd9404 │ │ │ │ + stmib sp, {r2, r4, sp, lr, pc}^ │ │ │ │ + strls ip, [r8, #-1286] @ 0xfffffafa │ │ │ │ + stc2 7, cr15, [lr], #-968 @ 0xfffffc38 │ │ │ │ + bllt 0x12f13a8 │ │ │ │ + strbmi sl, [r0], -r4, lsl #18 │ │ │ │ andne pc, r5, #69206016 @ 0x4200000 │ │ │ │ andeq pc, sl, #192, 4 │ │ │ │ - stmib sp, {r0, r2, sl, ip, pc}^ │ │ │ │ + @ instruction: 0xf8cd9404 │ │ │ │ + stmib sp, {r2, r4, sp, lr, pc}^ │ │ │ │ strls ip, [r8, #-1286] @ 0xfffffafa │ │ │ │ - ldc2 7, cr15, [r0], {242} @ 0xf2 │ │ │ │ - bllt 0xa713c8 │ │ │ │ - strbmi r9, [r0], -r4, lsl #2 │ │ │ │ - vmla.i8 d26, d3, d4 │ │ │ │ - vmlal.s q9, d0, d1[3] │ │ │ │ - strls r0, [r5], #-522 @ 0xfffffdf6 │ │ │ │ - strgt lr, [r6, #-2509] @ 0xfffff633 │ │ │ │ - @ instruction: 0xf7f29508 │ │ │ │ - @ instruction: 0xf7fcfc85 │ │ │ │ - svclt 0x0000bb17 │ │ │ │ + ldc2 7, cr15, [lr], {242} @ 0xf2 │ │ │ │ + bllt 0xef13c8 │ │ │ │ + strbmi sl, [r0], -r4, lsl #18 │ │ │ │ + subcs pc, sp, #805306372 @ 0x30000004 │ │ │ │ + andeq pc, sl, #192, 4 │ │ │ │ + @ instruction: 0xf8cd9404 │ │ │ │ + stmib sp, {r2, r4, sp, lr, pc}^ │ │ │ │ + strls ip, [r8, #-1286] @ 0xfffffafa │ │ │ │ + ldc2 7, cr15, [r2], {242} @ 0xf2 │ │ │ │ + bllt 0xaf13e8 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r0, r0 │ │ │ │ - strbmi r9, [r0], -r4, lsl #2 │ │ │ │ - vmla.i8 d26, d3, d4 │ │ │ │ - vmlal.s , d0, d1[2] │ │ │ │ - strls r0, [r5], #-522 @ 0xfffffdf6 │ │ │ │ - strgt lr, [r6, #-2509] @ 0xfffff633 │ │ │ │ - @ instruction: 0xf7f29508 │ │ │ │ - @ instruction: 0xf7fcfc6f │ │ │ │ - tstls r4, r1, lsl #22 │ │ │ │ - stmdbge r4, {r6, r9, sl, lr} │ │ │ │ + strbmi sl, [r0], -r4, lsl #18 │ │ │ │ + subcc pc, r9, #805306372 @ 0x30000004 │ │ │ │ + andeq pc, sl, #192, 4 │ │ │ │ + @ instruction: 0xf8cd9404 │ │ │ │ + stmib sp, {r2, r4, sp, lr, pc}^ │ │ │ │ + strls ip, [r8, #-1286] @ 0xfffffafa │ │ │ │ + ldc2l 7, cr15, [ip], #-968 @ 0xfffffc38 │ │ │ │ + bllt 0x571414 │ │ │ │ + strbmi sl, [r0], -r4, lsl #18 │ │ │ │ adccc pc, r5, #69206016 @ 0x4200000 │ │ │ │ andeq pc, sl, #192, 4 │ │ │ │ - stmib sp, {r0, r2, sl, ip, pc}^ │ │ │ │ + @ instruction: 0xf8cd9404 │ │ │ │ + stmib sp, {r2, r4, sp, lr, pc}^ │ │ │ │ strls ip, [r8, #-1286] @ 0xfffffafa │ │ │ │ - blx 0xff7f1406 │ │ │ │ - blt 0xffd71430 │ │ │ │ + blx 0xffaf140a │ │ │ │ + bllt 0x171434 │ │ │ │ strbmi sl, [r0], -r4, lsl #18 │ │ │ │ movwls r2, #25089 @ 0x6201 │ │ │ │ movwls fp, #37603 @ 0x92e3 │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ vsubw.u8 q9, q2, d4 │ │ │ │ vsubw.u8 q10, q2, d3 │ │ │ │ stmib sp, {r0, r1, sl, ip, sp}^ │ │ │ │ @ instruction: 0xf7f53407 │ │ │ │ - @ instruction: 0xf7fcfb8b │ │ │ │ - tstls r4, r6, asr fp │ │ │ │ - stmdbge r4, {r6, r9, sl, lr} │ │ │ │ - adcspl pc, r5, #69206016 @ 0x4200000 │ │ │ │ - andeq pc, sl, #192, 4 │ │ │ │ - stmib sp, {r0, r2, sl, ip, pc}^ │ │ │ │ - strls ip, [r8, #-1286] @ 0xfffffafa │ │ │ │ - ldc2 7, cr15, [lr], #-968 @ 0xfffffc38 │ │ │ │ - blt 0xff4f1474 │ │ │ │ - mvnvc pc, #64, 4 │ │ │ │ - @ instruction: 0xf040421c │ │ │ │ - @ instruction: 0xf0048205 │ │ │ │ - blcc 0xf40e0 │ │ │ │ - @ instruction: 0xf63c2b0f │ │ │ │ - andge sl, r1, #60, 22 @ 0xf000 │ │ │ │ - @ instruction: 0xf023f852 │ │ │ │ - andeq r3, fp, sp, asr #27 │ │ │ │ - andeq r3, fp, r3, lsl lr │ │ │ │ - strdeq r3, [fp], -r9 │ │ │ │ - andeq pc, sl, pc, lsl #22 │ │ │ │ - andeq pc, sl, pc, lsl #22 │ │ │ │ - andeq pc, sl, pc, lsl #22 │ │ │ │ - andeq pc, sl, pc, lsl #22 │ │ │ │ - andeq pc, sl, pc, lsl #22 │ │ │ │ - andeq pc, sl, pc, lsl #22 │ │ │ │ - andeq pc, sl, pc, lsl #22 │ │ │ │ - andeq pc, sl, pc, lsl #22 │ │ │ │ - andeq pc, sl, pc, lsl #22 │ │ │ │ - andeq pc, sl, pc, lsl #22 │ │ │ │ - andeq pc, sl, pc, lsl #22 │ │ │ │ - andeq pc, sl, pc, lsl #22 │ │ │ │ - andeq r3, fp, r5, asr sp │ │ │ │ - blcs 0xe0070 │ │ │ │ - bge 0x1b306dc │ │ │ │ + @ instruction: 0xf7fcfb97 │ │ │ │ + stmdbge r4, {r1, r2, r5, r6, r8, r9, fp, ip, sp, pc} │ │ │ │ + @ instruction: 0xf6424640 │ │ │ │ + vrshr.s64 d21, d21, #64 │ │ │ │ + strls r0, [r4], #-522 @ 0xfffffdf6 │ │ │ │ + ands pc, r4, sp, asr #17 │ │ │ │ + strgt lr, [r6, #-2509] @ 0xfffff633 │ │ │ │ + @ instruction: 0xf7f29508 │ │ │ │ + @ instruction: 0xf7fcfc49 │ │ │ │ + vpmin.s8 , q8, │ │ │ │ + andsmi r7, ip, #236, 6 @ 0xb0000003 │ │ │ │ + andshi pc, r4, #64 @ 0x40 │ │ │ │ + tstpeq r3, #4 @ p-variant is OBSOLETE │ │ │ │ + blcs 0x4820a0 │ │ │ │ + blge 0x13b0d90 │ │ │ │ + @ instruction: 0xf852a201 │ │ │ │ + svclt 0x0000f023 │ │ │ │ + strdeq r3, [fp], -r5 │ │ │ │ + andeq r3, fp, fp, lsr lr │ │ │ │ + andeq r3, fp, r1, lsr #28 │ │ │ │ + andeq pc, sl, r3, lsr fp @ │ │ │ │ + andeq pc, sl, r3, lsr fp @ │ │ │ │ + andeq pc, sl, r3, lsr fp @ │ │ │ │ + andeq pc, sl, r3, lsr fp @ │ │ │ │ + andeq pc, sl, r3, lsr fp @ │ │ │ │ + andeq pc, sl, r3, lsr fp @ │ │ │ │ + andeq pc, sl, r3, lsr fp @ │ │ │ │ + andeq pc, sl, r3, lsr fp @ │ │ │ │ + andeq pc, sl, r3, lsr fp @ │ │ │ │ + andeq pc, sl, r3, lsr fp @ │ │ │ │ + andeq pc, sl, r3, lsr fp @ │ │ │ │ + andeq pc, sl, r3, lsr fp @ │ │ │ │ + andeq r3, fp, sp, ror sp │ │ │ │ + blcs 0xe0078 │ │ │ │ + bge 0x1b706e4 │ │ │ │ strbmi sl, [r0], -r4, lsl #18 │ │ │ │ movwmi pc, #13252 @ 0x33c4 @ │ │ │ │ strpl lr, [r6, #-2509] @ 0xfffff633 │ │ │ │ strcc lr, [r4, #-2509] @ 0xfffff633 │ │ │ │ @ instruction: 0xf7f19508 │ │ │ │ - stmdacs r0, {r0, r1, r3, r4, r5, r6, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ - bge 0x17b05f8 │ │ │ │ - bllt 0x2314f8 │ │ │ │ - strbmi r9, [r0], -r4, lsl #2 │ │ │ │ - vmla.i8 d26, d3, d4 │ │ │ │ - vsubl.s8 q8, d16, d25 │ │ │ │ - strls r0, [r5], #-522 @ 0xfffffdf6 │ │ │ │ - strgt lr, [r6, #-2509] @ 0xfffff633 │ │ │ │ - @ instruction: 0xf7f29508 │ │ │ │ - @ instruction: 0xf7fcfbed │ │ │ │ - tstls r4, pc, ror sl │ │ │ │ - stmdbge r4, {r6, r9, sl, lr} │ │ │ │ + stmdacs r0, {r0, r2, sl, fp, ip, sp, lr, pc} │ │ │ │ + bge 0x17f0600 │ │ │ │ + bllt 0x5b1500 │ │ │ │ + strbmi sl, [r0], -r4, lsl #18 │ │ │ │ + adceq pc, r9, #805306372 @ 0x30000004 │ │ │ │ + andeq pc, sl, #192, 4 │ │ │ │ + @ instruction: 0xf8cd9404 │ │ │ │ + stmib sp, {r2, r4, sp, lr, pc}^ │ │ │ │ + strls ip, [r8, #-1286] @ 0xfffffafa │ │ │ │ + blx 0xffe714f6 │ │ │ │ + blt 0xfe3f1520 │ │ │ │ + strbmi sl, [r0], -r4, lsl #18 │ │ │ │ eorcs pc, r5, #69206016 @ 0x4200000 │ │ │ │ andeq pc, sl, #192, 4 │ │ │ │ - stmib sp, {r0, r2, sl, ip, pc}^ │ │ │ │ + @ instruction: 0xf8cd9404 │ │ │ │ + stmib sp, {r2, r4, sp, lr, pc}^ │ │ │ │ strls ip, [r8, #-1286] @ 0xfffffafa │ │ │ │ - blx 0x177150a │ │ │ │ - blt 0x1cf1534 │ │ │ │ - strbmi r9, [r0], -r4, lsl #2 │ │ │ │ - vmla.i8 d26, d2, d4 │ │ │ │ - vmlal.s , d16, d1[5] │ │ │ │ - strls r0, [r5], #-522 @ 0xfffffdf6 │ │ │ │ - strgt lr, [r6, #-2509] @ 0xfffff633 │ │ │ │ - @ instruction: 0xf7f29508 │ │ │ │ - @ instruction: 0xf7fcfb4b │ │ │ │ - tstcs r1, r1, ror #20 │ │ │ │ - orrvc pc, r0, r0, asr #5 │ │ │ │ - stmdbcs r1, {r0, r5, lr} │ │ │ │ - bge 0x1730760 │ │ │ │ - blt 0xffdb156c │ │ │ │ - strbmi r9, [r0], -r4, lsl #2 │ │ │ │ - vmla.i8 d26, d3, d4 │ │ │ │ + blx 0x1971516 │ │ │ │ + blt 0x1ff1540 │ │ │ │ + strbmi sl, [r0], -r4, lsl #18 │ │ │ │ + rscvc pc, r5, #536870916 @ 0x20000004 │ │ │ │ + andeq pc, sl, #192, 4 │ │ │ │ + @ instruction: 0xf8cd9404 │ │ │ │ + stmib sp, {r2, r4, sp, lr, pc}^ │ │ │ │ + strls ip, [r8, #-1286] @ 0xfffffafa │ │ │ │ + blx 0x1571536 │ │ │ │ + blt 0x1bf1560 │ │ │ │ + vaddw.s8 q9, q0, d1 │ │ │ │ + eormi r7, r1, r0, lsl #3 │ │ │ │ + @ instruction: 0xf47c2901 │ │ │ │ + @ instruction: 0xf7feaa64 │ │ │ │ + stmdbge r4, {r0, r2, r3, r5, r6, r7, r9, fp, ip, sp, pc} │ │ │ │ + vmax.s8 q10, , q0 │ │ │ │ vrshr.s64 q8, , #64 │ │ │ │ - strls r0, [r5], #-522 @ 0xfffffdf6 │ │ │ │ + strls r0, [r4], #-522 @ 0xfffffdf6 │ │ │ │ + ands pc, r4, sp, asr #17 │ │ │ │ strgt lr, [r6, #-2509] @ 0xfffff633 │ │ │ │ @ instruction: 0xf7f29508 │ │ │ │ - @ instruction: 0xf7fcfbb7 │ │ │ │ - stmdbge r4, {r0, r3, r6, r9, fp, ip, sp, pc} │ │ │ │ + @ instruction: 0xf7fcfbbd │ │ │ │ + stmdbge r4, {r0, r1, r4, r6, r9, fp, ip, sp, pc} │ │ │ │ rsclt r4, r3, #64, 12 @ 0x4000000 │ │ │ │ movwls r2, #37377 @ 0x9201 │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ vsubw.u8 q9, q2, d4 │ │ │ │ vsubw.u8 q10, q2, d3 │ │ │ │ stmib sp, {r0, r1, sl, ip, sp}^ │ │ │ │ strls r2, [r8], #-774 @ 0xfffffcfa │ │ │ │ - blx 0xb7158a │ │ │ │ - blt 0xfec315a8 │ │ │ │ + blx 0xcf159a │ │ │ │ + blt 0xfeeb15b8 │ │ │ │ strbmi sl, [r0], -r4, lsl #18 │ │ │ │ movwcs pc, #13252 @ 0x33c4 @ │ │ │ │ andeq pc, pc, #6 │ │ │ │ movwls r9, #8966 @ 0x2306 │ │ │ │ vsubl.u8 , d4, d4 │ │ │ │ stmib sp, {r9, ip, lr}^ │ │ │ │ andls r5, r5, #29360128 @ 0x1c00000 │ │ │ │ - ldc2 7, cr15, [r0, #984] @ 0x3d8 │ │ │ │ + ldc2 7, cr15, [r6, #984] @ 0x3d8 │ │ │ │ stmdacs r0, {r1, r8, r9, fp, ip, pc} │ │ │ │ - blge 0x11706d4 │ │ │ │ - blt 0xfe6b15d4 │ │ │ │ + blge 0x10b06e4 │ │ │ │ + blt 0xfe9315e4 │ │ │ │ @ instruction: 0xf47d2b32 │ │ │ │ - strteq sl, [r2], #-2114 @ 0xfffff7be │ │ │ │ - stmdage r8, {r0, r2, r3, r4, r5, r8, sl, ip, sp, lr, pc}^ │ │ │ │ + strteq sl, [r3], #-2111 @ 0xfffff7c1 │ │ │ │ + stmdage r5, {r0, r2, r3, r4, r5, r8, sl, ip, sp, lr, pc}^ │ │ │ │ msrvs SPSR_, #4, 8 @ 0x4000000 │ │ │ │ svcvs 0x0060f5b3 │ │ │ │ - msrhi SPSR_fs, #0 │ │ │ │ - @ instruction: 0xf57e03e3 │ │ │ │ - strtmi sl, [r1], -r4, ror #24 │ │ │ │ + cmnphi r8, #0 @ p-variant is OBSOLETE │ │ │ │ + @ instruction: 0xf57e03e5 │ │ │ │ + @ instruction: 0x4621ac52 │ │ │ │ strls sl, [r7], -r4, lsl #16 │ │ │ │ @ instruction: 0xf7f09708 │ │ │ │ - vadd.f32 d31, d2, d7 │ │ │ │ + vadd.f32 d31, d2, d1 │ │ │ │ vrshr.s64 , , #64 │ │ │ │ stmdbge r4, {r1, r3, r9} │ │ │ │ @ instruction: 0xf7f64640 │ │ │ │ - stmdacs r0, {r0, r2, r4, r5, r6, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ - stmdage r5!, {r0, r2, r3, r4, r5, sl, ip, sp, lr, pc} │ │ │ │ - blt 0x1e31618 │ │ │ │ - blx 0xffa6fe36 │ │ │ │ - strbmi r9, [r0], -r4, lsl #2 │ │ │ │ - @ instruction: 0xf642a904 │ │ │ │ - vmov.i32 q11, #3328 @ 0x00000d00 │ │ │ │ - strls r0, [r5], #-522 @ 0xfffffdf6 │ │ │ │ - strgt lr, [r6, #-2509] @ 0xfffff633 │ │ │ │ - @ instruction: 0xf7f29508 │ │ │ │ - @ instruction: 0xf7fcfb5b │ │ │ │ - smlattls r4, sp, r9, fp │ │ │ │ - stmdbge r4, {r6, r9, sl, lr} │ │ │ │ + stmdacs r0, {r0, r1, r3, r4, r5, r6, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdage r2!, {r0, r2, r3, r4, r5, sl, ip, sp, lr, pc} │ │ │ │ + blt 0x20b1628 │ │ │ │ + blx 0xfe86fe46 │ │ │ │ + strbmi sl, [r0], -r4, lsl #18 │ │ │ │ + subsvs pc, sp, #69206016 @ 0x4200000 │ │ │ │ + andeq pc, sl, #192, 4 │ │ │ │ + @ instruction: 0xf8cd9404 │ │ │ │ + stmib sp, {r2, r4, sp, lr, pc}^ │ │ │ │ + strls ip, [r8, #-1286] @ 0xfffffafa │ │ │ │ + blx 0x18f1622 │ │ │ │ + ldmiblt r6!, {r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + strbmi sl, [r0], -r4, lsl #18 │ │ │ │ rsbne pc, r5, #69206016 @ 0x4200000 │ │ │ │ andeq pc, sl, #192, 4 │ │ │ │ - stmib sp, {r0, r2, sl, ip, pc}^ │ │ │ │ + @ instruction: 0xf8cd9404 │ │ │ │ + stmib sp, {r2, r4, sp, lr, pc}^ │ │ │ │ strls ip, [r8, #-1286] @ 0xfffffafa │ │ │ │ - blx 0xff2f162c │ │ │ │ - ldmiblt lr, {r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ - strbmi r9, [r0], -r4, lsl #2 │ │ │ │ - @ instruction: 0xf642a904 │ │ │ │ - vmov.i32 , #2304 @ 0x00000900 │ │ │ │ - strls r0, [r5], #-522 @ 0xfffffdf6 │ │ │ │ - strgt lr, [r6, #-2509] @ 0xfffff633 │ │ │ │ - @ instruction: 0xf7f29508 │ │ │ │ - @ instruction: 0xf7fcfb3d │ │ │ │ - smlabtls r4, pc, r9, fp @ │ │ │ │ - stmdbge r4, {r6, r9, sl, lr} │ │ │ │ + blx 0xff3f1640 │ │ │ │ + stmiblt r6!, {r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + strbmi sl, [r0], -r4, lsl #18 │ │ │ │ + subsvc pc, r9, #69206016 @ 0x4200000 │ │ │ │ + andeq pc, sl, #192, 4 │ │ │ │ + @ instruction: 0xf8cd9404 │ │ │ │ + stmib sp, {r2, r4, sp, lr, pc}^ │ │ │ │ + strls ip, [r8, #-1286] @ 0xfffffafa │ │ │ │ + blx 0x10f1662 │ │ │ │ + ldmiblt r6, {r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + strbmi sl, [r0], -r4, lsl #18 │ │ │ │ andpl pc, sp, #69206016 @ 0x4200000 │ │ │ │ andeq pc, sl, #192, 4 │ │ │ │ - stmib sp, {r0, r2, sl, ip, pc}^ │ │ │ │ + @ instruction: 0xf8cd9404 │ │ │ │ + stmib sp, {r2, r4, sp, lr, pc}^ │ │ │ │ strls ip, [r8, #-1286] @ 0xfffffafa │ │ │ │ - blx 0xc7166a │ │ │ │ - stmiblt r0, {r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ - strbmi r9, [r0], -r4, lsl #2 │ │ │ │ - vmla.i8 d26, d3, d4 │ │ │ │ - vmov.i32 , #256 @ 0x00000100 │ │ │ │ - strls r0, [r5], #-522 @ 0xfffffdf6 │ │ │ │ - strgt lr, [r6, #-2509] @ 0xfffff633 │ │ │ │ - @ instruction: 0xf7f29508 │ │ │ │ - @ instruction: 0xf7fcfb1f │ │ │ │ - @ instruction: 0x9104b9b1 │ │ │ │ - stmdbge r4, {r6, r9, sl, lr} │ │ │ │ + blx 0xcf1682 │ │ │ │ + stmiblt r6, {r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + strbmi sl, [r0], -r4, lsl #18 │ │ │ │ + subsne pc, r1, #805306372 @ 0x30000004 │ │ │ │ + andeq pc, sl, #192, 4 │ │ │ │ + @ instruction: 0xf8cd9404 │ │ │ │ + stmib sp, {r2, r4, sp, lr, pc}^ │ │ │ │ + strls ip, [r8, #-1286] @ 0xfffffafa │ │ │ │ + blx 0x8f16a2 │ │ │ │ + ldmiblt r6!, {r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + strbmi sl, [r0], -r4, lsl #18 │ │ │ │ adcne pc, r5, #805306372 @ 0x30000004 │ │ │ │ andeq pc, sl, #192, 4 │ │ │ │ - stmib sp, {r0, r2, sl, ip, pc}^ │ │ │ │ + @ instruction: 0xf8cd9404 │ │ │ │ + stmib sp, {r2, r4, sp, lr, pc}^ │ │ │ │ strls ip, [r8, #-1286] @ 0xfffffafa │ │ │ │ - blx 0x4f16a6 │ │ │ │ - stmiblt r2!, {r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ - strbmi r9, [r0], -r4, lsl #2 │ │ │ │ - vmla.i8 d26, d3, d4 │ │ │ │ - vsubl.s8 q8, d0, d1 │ │ │ │ - strls r0, [r5], #-522 @ 0xfffffdf6 │ │ │ │ - strgt lr, [r6, #-2509] @ 0xfffff633 │ │ │ │ - @ instruction: 0xf7f29508 │ │ │ │ - @ instruction: 0xf7fcfb01 │ │ │ │ - @ instruction: 0x9104b993 │ │ │ │ - stmdbge r4, {r6, r9, sl, lr} │ │ │ │ + blx 0x4f16c2 │ │ │ │ + stmiblt r6!, {r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + strbmi sl, [r0], -r4, lsl #18 │ │ │ │ + andeq pc, r1, #805306372 @ 0x30000004 │ │ │ │ + andeq pc, sl, #192, 4 │ │ │ │ + @ instruction: 0xf8cd9404 │ │ │ │ + stmib sp, {r2, r4, sp, lr, pc}^ │ │ │ │ + strls ip, [r8, #-1286] @ 0xfffffafa │ │ │ │ + blx 0xf16e2 │ │ │ │ + ldmiblt r6, {r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + strbmi sl, [r0], -r4, lsl #18 │ │ │ │ adcvc pc, sp, #69206016 @ 0x4200000 │ │ │ │ andeq pc, sl, #192, 4 │ │ │ │ - stmib sp, {r0, r2, sl, ip, pc}^ │ │ │ │ + @ instruction: 0xf8cd9404 │ │ │ │ + stmib sp, {r2, r4, sp, lr, pc}^ │ │ │ │ strls ip, [r8, #-1286] @ 0xfffffafa │ │ │ │ - blx 0xffd716e0 │ │ │ │ - stmiblt r4, {r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ - strbmi r9, [r0], -r4, lsl #2 │ │ │ │ - vmla.i8 d26, d3, d4 │ │ │ │ - vrshr.s64 , , #64 │ │ │ │ - strls r0, [r5], #-522 @ 0xfffffdf6 │ │ │ │ - strgt lr, [r6, #-2509] @ 0xfffff633 │ │ │ │ - @ instruction: 0xf7f29508 │ │ │ │ - @ instruction: 0xf7fcfae3 │ │ │ │ - tstls r4, r5, ror r9 │ │ │ │ - stmdbge r4, {r6, r9, sl, lr} │ │ │ │ + blx 0xffcf1700 │ │ │ │ + stmiblt r6, {r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + strbmi sl, [r0], -r4, lsl #18 │ │ │ │ + rscscc pc, r1, #805306372 @ 0x30000004 │ │ │ │ + andeq pc, sl, #192, 4 │ │ │ │ + @ instruction: 0xf8cd9404 │ │ │ │ + stmib sp, {r2, r4, sp, lr, pc}^ │ │ │ │ + strls ip, [r8, #-1286] @ 0xfffffafa │ │ │ │ + blx 0xff8f1720 │ │ │ │ + ldmdblt r6!, {r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + strbmi sl, [r0], -r4, lsl #18 │ │ │ │ addscc pc, sp, #805306372 @ 0x30000004 │ │ │ │ andeq pc, sl, #192, 4 │ │ │ │ - stmib sp, {r0, r2, sl, ip, pc}^ │ │ │ │ + @ instruction: 0xf8cd9404 │ │ │ │ + stmib sp, {r2, r4, sp, lr, pc}^ │ │ │ │ strls ip, [r8, #-1286] @ 0xfffffafa │ │ │ │ - blx 0xff5f171c │ │ │ │ + blx 0xff4f1740 │ │ │ │ stmdblt r6!, {r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ - stc2l 7, cr15, [r6], {240} @ 0xf0 │ │ │ │ + ldc2 7, cr15, [r4], #960 @ 0x3c0 │ │ │ │ strbmi sl, [r0], -r4, lsl #18 │ │ │ │ - @ instruction: 0xf99cf7f5 │ │ │ │ + @ instruction: 0xf998f7f5 │ │ │ │ ldmiblt r3, {r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf7f54640 │ │ │ │ - stmdacs r0, {r0, r1, r6, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r1, r2, r3, r4, r5, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ stmibge sp, {r2, r3, r4, r5, r6, sl, ip, sp, lr, pc}^ │ │ │ │ movwcs pc, #13252 @ 0x33c4 @ │ │ │ │ andseq pc, r0, #4 │ │ │ │ @ instruction: 0xf7fd4313 │ │ │ │ - strtmi fp, [r1], -r8, ror #20 │ │ │ │ + @ instruction: 0x4621ba5b │ │ │ │ @ instruction: 0xf7f0a804 │ │ │ │ - stmdbge r4, {r0, r1, r2, r3, r5, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdbge r4, {r0, r2, r3, r4, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf7f54640 │ │ │ │ - @ instruction: 0xf7fcf997 │ │ │ │ + @ instruction: 0xf7fcf993 │ │ │ │ strteq fp, [r2], #-2492 @ 0xfffff644 │ │ │ │ cmpphi ip, r0, lsl #2 @ p-variant is OBSOLETE │ │ │ │ ldrsbtcc pc, [ip], #-136 @ 0xffffff78 @ │ │ │ │ @ instruction: 0xf43c2b00 │ │ │ │ @ instruction: 0x2000a9b4 │ │ │ │ - blx 0x1f71624 │ │ │ │ + blx 0x1af1648 │ │ │ │ @ instruction: 0x13a4f642 │ │ │ │ orrscs pc, r7, #192, 4 │ │ │ │ andvc pc, ip, #1325400064 @ 0x4f000000 │ │ │ │ @ instruction: 0xf7a46819 │ │ │ │ - movwcs pc, #3427 @ 0xd63 @ │ │ │ │ + movwcs pc, #3409 @ 0xd51 @ │ │ │ │ rsbscc pc, ip, r8, asr #17 │ │ │ │ stmiblt r3!, {r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ ldrsbcs pc, [r0], #136 @ 0x88 @ │ │ │ │ @ instruction: 0xf1000613 │ │ │ │ ldrtmi r8, [fp], -r7, asr #1 │ │ │ │ sbcne pc, r0, #134217731 @ 0x8000003 │ │ │ │ - stmialt pc!, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ @ │ │ │ │ + stmialt r2!, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf7f54640 │ │ │ │ - stmdacs r0, {r0, r3, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r2, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ ldmibge r3, {r2, r3, r4, r5, r6, sl, ip, sp, lr, pc} │ │ │ │ movwmi pc, #13252 @ 0x33c4 @ │ │ │ │ andseq pc, r0, #4 │ │ │ │ @ instruction: 0xf7ff4313 │ │ │ │ - blcs 0x8a1c50 │ │ │ │ + blcs 0x8a1c0c │ │ │ │ tstcs r1, lr, lsl #18 │ │ │ │ - blx 0x102484 │ │ │ │ + blx 0x1024a8 │ │ │ │ vcgt.s8 d31, d0, d3 │ │ │ │ andmi r4, fp, #1073741827 @ 0x40000003 │ │ │ │ rscshi pc, r4, r0, asr #32 │ │ │ │ svcmi 0x0050f413 │ │ │ │ movwcs fp, #61208 @ 0xef18 │ │ │ │ - stclge 4, cr15, [sp], #-508 @ 0xfffffe04 │ │ │ │ - @ instruction: 0xf928f7f0 │ │ │ │ + mrrcge 4, 7, pc, r4, cr15 @ │ │ │ │ + @ instruction: 0xf916f7f0 │ │ │ │ ldmible fp!, {r0, r1, r2, r3, r4, r8, r9, fp, sp}^ │ │ │ │ - blcc 0x8bbc2c │ │ │ │ + blcc 0x8bbc50 │ │ │ │ vpmax.u8 d15, d3, d1 │ │ │ │ tstpmi sp, r0, asr #4 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf040420b │ │ │ │ @ instruction: 0xf4138190 │ │ │ │ svclt 0x00184f50 │ │ │ │ @ instruction: 0xf47e230e │ │ │ │ - strb sl, [fp, r8, lsl #30]! │ │ │ │ + strb sl, [fp, ip, ror #29]! │ │ │ │ svcne 0x0040f414 │ │ │ │ stmiage fp!, {r2, r3, r4, r5, r6, sl, ip, sp, lr, pc}^ │ │ │ │ biccs pc, r0, #196, 6 @ 0x10000003 │ │ │ │ rscsvc pc, lr, #64, 4 │ │ │ │ stmdbge r4, {r1, r5, lr} │ │ │ │ @ instruction: 0x46404313 │ │ │ │ strmi pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ subseq r2, fp, r4, lsl #4 │ │ │ │ stmib sp, {r1, r2, r9, ip, pc}^ │ │ │ │ @ instruction: 0xf7f54304 │ │ │ │ - @ instruction: 0xf7fcfd47 │ │ │ │ + @ instruction: 0xf7fcfd43 │ │ │ │ stmdbge r4, {r0, r3, r4, r6, r7, fp, ip, sp, pc} │ │ │ │ rsclt r4, r3, #64, 12 @ 0x4000000 │ │ │ │ movwls r2, #37377 @ 0x9201 │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ vsubw.u8 q9, q2, d4 │ │ │ │ vsubw.u8 q10, q2, d3 │ │ │ │ stmib sp, {r0, r1, sl, ip, sp}^ │ │ │ │ strls r2, [r8], #-774 @ 0xfffffcfa │ │ │ │ - @ instruction: 0xf92af7f5 │ │ │ │ + @ instruction: 0xf926f7f5 │ │ │ │ ldmdblt sp!, {r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ svcvs 0x00e0f414 │ │ │ │ ldmdbge r9!, {r2, r3, r4, r5, sl, ip, sp, lr, pc} │ │ │ │ ldrsbcc pc, [r0], #136 @ 0x88 @ │ │ │ │ subne pc, r0, #196, 6 @ 0x10000003 │ │ │ │ @ instruction: 0xf0039209 │ │ │ │ - blcs 0x1346b8 │ │ │ │ + blcs 0x1346dc │ │ │ │ stmdbge pc!, {r2, r3, r4, r5, sl, ip, sp, lr, pc} @ │ │ │ │ - sbcne pc, r0, #196, 6 @ 0x10000003 │ │ │ │ strne pc, [r0, #964] @ 0x3c4 │ │ │ │ + sbcne pc, r0, #196, 6 @ 0x10000003 │ │ │ │ movwcs pc, #964 @ 0x3c4 @ │ │ │ │ - ldmdalt sp!, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + ldmdalt r0!, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ stmible r9!, {r0, r1, r2, r3, r4, r8, r9, fp, sp} │ │ │ │ - blcc 0x8bbcd0 │ │ │ │ + blcc 0x8bbcf4 │ │ │ │ vpmax.u8 d15, d3, d1 │ │ │ │ tstpmi sp, r0, asr #4 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf040420b │ │ │ │ @ instruction: 0xf41380bc │ │ │ │ svclt 0x00184f50 │ │ │ │ @ instruction: 0xf47e230e │ │ │ │ - ldr sl, [r9, r8, lsl #30] │ │ │ │ + ldr sl, [r9, ip, ror #29] │ │ │ │ andls fp, r9, #536870926 @ 0x2000000e │ │ │ │ ldrdcs pc, [ip], r8 │ │ │ │ vpmax.s8 d18, d0, d31 │ │ │ │ @ instruction: 0xf1a28149 │ │ │ │ - blcs 0x2746fc │ │ │ │ - bcc 0xfe169b38 │ │ │ │ + blcs 0x274720 │ │ │ │ + bcc 0xfe169b5c │ │ │ │ vpmax.s8 d2, d0, d5 │ │ │ │ - ldm pc, {r0, r2, r3, r7, r9, pc}^ @ │ │ │ │ + ldm pc, {r0, r1, r2, r3, r7, r9, pc}^ @ │ │ │ │ msreq SPSR_sc, r2, lsl r0 │ │ │ │ - eoreq r0, r5, #1073741849 @ 0x40000019 │ │ │ │ - cmneq r3, r5, lsr #4 │ │ │ │ + eoreq r0, r7, #1073741849 @ 0x40000019 │ │ │ │ + cmneq r3, r7, lsr #4 │ │ │ │ @ instruction: 0xf6400163 │ │ │ │ andsmi r7, ip, #-134217725 @ 0xf8000003 │ │ │ │ stmge r1, {r2, r3, r4, r5, r6, sl, ip, sp, lr, pc} │ │ │ │ ldrsbcc pc, [r0], #-136 @ 0xffffff78 @ │ │ │ │ ldrsbcc pc, [r8], #131 @ 0x83 @ │ │ │ │ movwcc pc, #13251 @ 0x33c3 @ │ │ │ │ @ instruction: 0xf67c2b02 │ │ │ │ @@ -167290,1971 +167299,1939 @@ │ │ │ │ ldmdalt r4!, {r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ strbmi sl, [r0], -r4, lsl #18 │ │ │ │ andcs pc, r3, #196, 6 @ 0x10000003 │ │ │ │ movwls r9, #8966 @ 0x2306 │ │ │ │ vsubl.u8 , d4, d4 │ │ │ │ stmib sp, {r9, ip, lr}^ │ │ │ │ andls r5, r5, #29360128 @ 0x1c00000 │ │ │ │ - blx 0xff871930 │ │ │ │ + blx 0xff771954 │ │ │ │ stmdacs r0, {r1, r8, r9, fp, ip, pc} │ │ │ │ - stmdage sl!, {r0, r1, r2, r3, r4, r5, sl, ip, sp, lr, pc}^ │ │ │ │ + ldmdage r0, {r0, r1, r2, r3, r4, r5, sl, ip, sp, lr, pc}^ │ │ │ │ ldmlt r7, {r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ rscsmi pc, pc, r0, asr #12 │ │ │ │ @ instruction: 0xf0064020 │ │ │ │ movwls r0, #8975 @ 0x230f │ │ │ │ - @ instruction: 0xf998f79d │ │ │ │ + @ instruction: 0xf986f79d │ │ │ │ @ instruction: 0xf79c4606 │ │ │ │ - blls 0x172ce0 │ │ │ │ - blcs 0x485194 │ │ │ │ + blls 0x172cbc │ │ │ │ + blcs 0x4851b8 │ │ │ │ @ instruction: 0xf898d15e │ │ │ │ @ instruction: 0xf64930d9 │ │ │ │ @ instruction: 0xf2c054f4 │ │ │ │ @ instruction: 0x46402497 │ │ │ │ strtmi r2, [r9], -r0, lsl #22 │ │ │ │ andcs fp, r8, #12, 30 @ 0x30 │ │ │ │ @ instruction: 0xf7ee2204 │ │ │ │ - blmi 0xff3b2834 │ │ │ │ + blmi 0xff3f2810 │ │ │ │ svccs 0x0070ee1d │ │ │ │ eorseq pc, ip, ip, asr #12 │ │ │ │ addseq pc, r1, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ andcs r5, r0, #13828096 @ 0xd30000 │ │ │ │ strdls r1, [r0, -r1] │ │ │ │ @ instruction: 0x11a4f642 │ │ │ │ orrscs pc, r7, r0, asr #5 │ │ │ │ strls r4, [r1, #-1053] @ 0xfffffbe3 │ │ │ │ strmi r6, [fp], #-2057 @ 0xfffff7f7 │ │ │ │ orrvs pc, r8, r0, lsl #12 │ │ │ │ mcreq 8, 4, pc, cr8, cr0, {6} @ │ │ │ │ - stc2l 7, cr15, [r0], {157} @ 0x9d │ │ │ │ + stc2 7, cr15, [lr], #628 @ 0x274 │ │ │ │ strbmi r2, [r0], -r1, lsl #2 │ │ │ │ - cdp2 7, 5, cr15, cr10, cr15, {7} │ │ │ │ + cdp2 7, 4, cr15, cr8, cr15, {7} │ │ │ │ ldrsbcc pc, [r8], #-136 @ 0xffffff78 @ │ │ │ │ ldrdcs pc, [r8], -r8 │ │ │ │ - blvs 0xff9052e8 │ │ │ │ + blvs 0xff90530c │ │ │ │ @ instruction: 0xf7ee1ad2 │ │ │ │ - movwcs pc, #52093 @ 0xcb7d @ │ │ │ │ + movwcs pc, #52075 @ 0xcb6b @ │ │ │ │ andcc pc, ip, r8, asr #17 │ │ │ │ stmlt sp, {r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf7ff2300 │ │ │ │ - @ instruction: 0xf7f0bb7c │ │ │ │ - vqdmulh.s d31, d2, d13 │ │ │ │ + @ instruction: 0xf7f0bb63 │ │ │ │ + vpmin.s8 , q9, │ │ │ │ vsubl.s8 , d16, d17 │ │ │ │ stmdbge r4, {r1, r3, r9} │ │ │ │ @ instruction: 0xf7f64640 │ │ │ │ - stmdacs r0, {r0, r1, r3, r4, r5, r6, r7, fp, ip, sp, lr, pc} │ │ │ │ - mcrge 4, 1, pc, cr11, cr12, {1} @ │ │ │ │ + stmdacs r0, {r0, r1, r2, r4, r5, r6, r7, fp, ip, sp, lr, pc} │ │ │ │ + mrcge 4, 0, APSR_nzcv, cr14, cr12, {1} │ │ │ │ ldmdalt fp!, {r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ cmnpne ip, r4, lsl #8 @ p-variant is OBSOLETE │ │ │ │ svccs 0x0070f5b1 │ │ │ │ rscshi pc, r4, r0 │ │ │ │ strbmi sl, [r0], -r4, lsl #18 │ │ │ │ movwmi pc, #13252 @ 0x33c4 @ │ │ │ │ strpl pc, [r1], #-964 @ 0xfffffc3c │ │ │ │ strcc lr, [r4], #-2509 @ 0xfffff633 │ │ │ │ - blx 0xfee71a00 │ │ │ │ + blx 0xfed71a24 │ │ │ │ svclt 0x00f2f7fb │ │ │ │ ldrbtpl pc, [r4], #1609 @ 0x649 @ │ │ │ │ ldrcs pc, [r7], #704 @ 0x2c0 │ │ │ │ eorne pc, r3, r4, asr r8 @ │ │ │ │ - ldc2 7, cr15, [r8], {161} @ 0xa1 │ │ │ │ + stc2 7, cr15, [r6], {161} @ 0xa1 │ │ │ │ movwcs lr, #1957 @ 0x7a5 │ │ │ │ - mcrlt 7, 2, pc, cr15, cr14, {7} @ │ │ │ │ + mrclt 7, 1, APSR_nzcv, cr3, cr14, {7} │ │ │ │ @ instruction: 0x13a4f642 │ │ │ │ orrscs pc, r7, #192, 4 │ │ │ │ subvs pc, r0, pc, asr #8 │ │ │ │ @ instruction: 0xf79d681c │ │ │ │ - bmi 0xfe731ee0 │ │ │ │ + bmi 0xfe771ebc │ │ │ │ svccc 0x0070ee1d │ │ │ │ ldmdavs r2, {r1, r3, r4, r5, r6, sl, lr} │ │ │ │ ldrmi r5, [r8], #-2203 @ 0xfffff765 │ │ │ │ @ instruction: 0xf64c9000 │ │ │ │ vmvn.i32 d16, #12 @ 0x0000000c │ │ │ │ ldmne r2!, {r0, r4, r7}^ │ │ │ │ @ instruction: 0xf6009201 │ │ │ │ strtmi r6, [r3], #-392 @ 0xfffffe78 │ │ │ │ mcreq 8, 4, pc, cr8, cr0, {6} @ │ │ │ │ @ instruction: 0xf79d2200 │ │ │ │ - pkhtb pc, r3, pc, asr #24 @ │ │ │ │ - blx 0xff0f1a5c │ │ │ │ + str pc, [r3], sp, asr #24 │ │ │ │ + blx 0xfecf1a80 │ │ │ │ eorcc pc, sp, #76, 12 @ 0x4c00000 │ │ │ │ andeq pc, r9, #192, 4 │ │ │ │ strbmi sl, [r0], -r4, lsl #18 │ │ │ │ - @ instruction: 0xf8aef7f6 │ │ │ │ + @ instruction: 0xf8aaf7f6 │ │ │ │ @ instruction: 0xf43c2800 │ │ │ │ - @ instruction: 0xf7fcadde │ │ │ │ + @ instruction: 0xf7fcadd1 │ │ │ │ @ instruction: 0xf7f0b82e │ │ │ │ - @ instruction: 0xf64cfab1 │ │ │ │ + @ instruction: 0xf64cfaa1 │ │ │ │ vmlal.s q9, d16, d1[6] │ │ │ │ stmdbge r4, {r0, r3, r9} │ │ │ │ @ instruction: 0xf7f64640 │ │ │ │ - stmdacs r0, {r0, r1, r2, r3, r4, r7, fp, ip, sp, lr, pc} │ │ │ │ - stclge 4, cr15, [pc, #240] @ 0xb3bc0 │ │ │ │ + stmdacs r0, {r0, r1, r3, r4, r7, fp, ip, sp, lr, pc} │ │ │ │ + stclge 4, cr15, [r2, #240] @ 0xf0 │ │ │ │ ldmdalt pc, {r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} @ │ │ │ │ msrvs SPSR_, #4, 8 @ 0x4000000 │ │ │ │ svcvs 0x0060f5b3 │ │ │ │ - cmpphi r0, r0 @ p-variant is OBSOLETE │ │ │ │ + cmpphi r2, r0 @ p-variant is OBSOLETE │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ mvneq r9, #7340032 @ 0x700000 │ │ │ │ @ instruction: 0xf1009708 │ │ │ │ - @ instruction: 0xf7f0813a │ │ │ │ - vpmax.s8 d31, d18, d1 │ │ │ │ + @ instruction: 0xf7f0813c │ │ │ │ + vpmin.s8 , q1, │ │ │ │ vmlal.s q10, d0, d1[7] │ │ │ │ stmdbge r4, {r1, r3, r9} │ │ │ │ @ instruction: 0xf7f54640 │ │ │ │ - stmdacs r0, {r0, r1, r2, r3, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ - ldcge 4, cr15, [r9, #240]! @ 0xf0 │ │ │ │ + stmdacs r0, {r0, r1, r3, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stcge 4, cr15, [ip, #240]! @ 0xf0 │ │ │ │ stmdalt r3, {r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ msrvs SPSR_, #4, 8 @ 0x4000000 │ │ │ │ svcvs 0x0060f5b3 │ │ │ │ - mrshi pc, (UNDEF: 8) @ │ │ │ │ + mrshi pc, (UNDEF: 10) @ │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ mvneq r9, #7340032 @ 0x700000 │ │ │ │ @ instruction: 0xf1009708 │ │ │ │ - @ instruction: 0xf7f080f2 │ │ │ │ - vpmax.s8 , q1, │ │ │ │ + @ instruction: 0xf7f080f4 │ │ │ │ + vpmin.s8 , q1, │ │ │ │ vmov.i32 d18, #1280 @ 0x00000500 │ │ │ │ stmdbge r4, {r1, r3, r9} │ │ │ │ @ instruction: 0xf7f54640 │ │ │ │ - stmdacs r0, {r0, r1, r4, r5, r6, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ - ldcge 4, cr15, [sp, #240] @ 0xf0 │ │ │ │ + stmdacs r0, {r0, r1, r2, r3, r5, r6, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + ldcge 4, cr15, [r0, #240] @ 0xf0 │ │ │ │ svclt 0x00e7f7fb │ │ │ │ vsubw.s8 q9, q0, d1 │ │ │ │ eormi r7, r3, r0, lsl #7 │ │ │ │ @ instruction: 0xf47b2b01 │ │ │ │ @ instruction: 0xf7ffaf68 │ │ │ │ - movwcs fp, #2468 @ 0x9a4 │ │ │ │ - ldcllt 7, cr15, [fp, #-1016]! @ 0xfffffc08 │ │ │ │ + movwcs fp, #2440 @ 0x988 │ │ │ │ + ldcllt 7, cr15, [pc, #-1016] @ 0xb3788 │ │ │ │ strbmi sl, [r0], -r4, lsl #18 │ │ │ │ movtpl pc, #964 @ 0x3c4 @ │ │ │ │ movwls r9, #16898 @ 0x4202 │ │ │ │ movweq pc, #4098 @ 0x1002 @ │ │ │ │ movwls r9, #21766 @ 0x5506 │ │ │ │ - blx 0xff871b52 │ │ │ │ + blx 0xff771b76 │ │ │ │ stmdacs r0, {r1, r9, fp, ip, pc} │ │ │ │ - svcge 0x000cf43c │ │ │ │ + mrcge 4, 7, APSR_nzcv, cr15, cr12, {1} │ │ │ │ svclt 0x00c9f7fb │ │ │ │ sbcne pc, r0, #134217731 @ 0x8000003 │ │ │ │ - svclt 0x001bf7fc │ │ │ │ + svclt 0x000ef7fc │ │ │ │ @ instruction: 0xf67f2a1f │ │ │ │ tstcs r1, r7, asr #28 │ │ │ │ - blx 0x102414 │ │ │ │ + blx 0x102438 │ │ │ │ vhsub.s8 d31, d0, d2 │ │ │ │ andmi r4, sl, #1073741827 @ 0x40000003 │ │ │ │ @ instruction: 0xf412d105 │ │ │ │ svclt 0x00184f50 │ │ │ │ @ instruction: 0xf43f230e │ │ │ │ - ldc 14, cr10, [pc, #228] @ 0xb3c90 │ │ │ │ - stmdbge r4, {r1, r2, r6, r8, r9, fp, ip, sp, lr} │ │ │ │ + ldc 14, cr10, [pc, #228] @ 0xb3cb4 │ │ │ │ + stmdbge r4, {r0, r1, r2, r6, r8, r9, fp, ip, sp, lr} │ │ │ │ andcs r4, r0, #64, 12 @ 0x4000000 │ │ │ │ strls r2, [r6, #-1281] @ 0xfffffaff │ │ │ │ - blvc 0x1ef1f0 │ │ │ │ + blvc 0x1ef214 │ │ │ │ strmi pc, [r3, #-964] @ 0xfffffc3c │ │ │ │ strcc pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ strls r9, [r8], #-1287 @ 0xfffffaf9 │ │ │ │ - mrc2 7, 6, pc, cr6, cr4, {7} │ │ │ │ + mrc2 7, 6, pc, cr2, cr4, {7} │ │ │ │ svclt 0x00a1f7fb │ │ │ │ strb r2, [sl, r6, lsl #6]! │ │ │ │ strb r2, [r8, r2, lsl #6]! │ │ │ │ movwmi pc, #13252 @ 0x33c4 @ │ │ │ │ - beq 0xfe9987f0 │ │ │ │ + beq 0xfe998814 │ │ │ │ orrne pc, r1, r4, asr #7 │ │ │ │ tstpeq ip, #3 @ p-variant is OBSOLETE │ │ │ │ eorscc pc, r5, #536870916 @ 0x20000004 │ │ │ │ andeq pc, sl, #192, 4 │ │ │ │ strbmi r4, [r0], -fp, lsl #6 │ │ │ │ strls sl, [r6, #-2308] @ 0xfffff6fc │ │ │ │ strpl lr, [r7, #-2509] @ 0xfffff633 │ │ │ │ @ instruction: 0xf7f59305 │ │ │ │ - stmdacs r0, {r0, r1, r2, r3, r4, r5, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r1, r3, r4, r5, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ svcge 0x0085f47b │ │ │ │ @ instruction: 0x6707e9dd │ │ │ │ - ldmiblt r6, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + ldmiblt sl!, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf67f2a02 │ │ │ │ @ instruction: 0xf8d3af09 │ │ │ │ @ instruction: 0xf41220a0 │ │ │ │ @ instruction: 0xf43f6f70 │ │ │ │ ldmdavs fp, {r0, r1, r8, r9, sl, fp, sp, pc}^ │ │ │ │ svcvs 0x0070f413 │ │ │ │ mrcge 4, 7, APSR_nzcv, cr14, cr15, {1} │ │ │ │ @ instruction: 0xf02e4640 │ │ │ │ - stmdacs r0, {r0, r2, r3, r5, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r1, r2, r3, r4, r6, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ svcge 0x006df43b │ │ │ │ @ instruction: 0xf79d2004 │ │ │ │ - @ instruction: 0xf642f833 │ │ │ │ + @ instruction: 0xf642f821 │ │ │ │ vsubw.s8 , q8, d20 │ │ │ │ vst2.32 {d18-d21}, [pc :64], r7 │ │ │ │ ldmdavs r9, {r1, r3, r4, r6, r9, sp, lr} │ │ │ │ - blx 0x7f1ae2 │ │ │ │ + blx 0x371b06 │ │ │ │ svclt 0x005ff7fb │ │ │ │ movwmi pc, #13252 @ 0x33c4 @ │ │ │ │ - beq 0xfe99886c │ │ │ │ + beq 0xfe998890 │ │ │ │ orrne pc, r1, r4, asr #7 │ │ │ │ tstpeq ip, #3 @ p-variant is OBSOLETE │ │ │ │ addscs pc, sp, #64, 4 │ │ │ │ andeq pc, sl, #192, 4 │ │ │ │ strbmi r4, [r0], -fp, lsl #6 │ │ │ │ strls sl, [r6, #-2308] @ 0xfffff6fc │ │ │ │ strpl lr, [r7, #-2509] @ 0xfffff633 │ │ │ │ @ instruction: 0xf7f59305 │ │ │ │ - stmdacs r0, {r0, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r2, r3, r4, r5, r6, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ svcge 0x0047f47b │ │ │ │ @ instruction: 0x6707e9dd │ │ │ │ - ldmdblt fp, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + ldmdblt pc!, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} @ │ │ │ │ movwmi pc, #13252 @ 0x33c4 @ │ │ │ │ - beq 0xfe9988a4 │ │ │ │ + beq 0xfe9988c8 │ │ │ │ orrne pc, r1, r4, asr #7 │ │ │ │ tstpeq ip, #3 @ p-variant is OBSOLETE │ │ │ │ eorcs pc, r1, #64, 4 │ │ │ │ andeq pc, sl, #192, 4 │ │ │ │ strbmi r4, [r0], -fp, lsl #6 │ │ │ │ strls sl, [r6, #-2308] @ 0xfffff6fc │ │ │ │ strpl lr, [r7, #-2509] @ 0xfffff633 │ │ │ │ @ instruction: 0xf7f59305 │ │ │ │ - stmdacs r0, {r0, r2, r5, r6, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r5, r6, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ svcge 0x002bf47b │ │ │ │ @ instruction: 0x6707e9dd │ │ │ │ - stmialt pc!, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ @ │ │ │ │ + ldmlt r3, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + andhi pc, r0, pc, lsr #7 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r0, r0 │ │ │ │ - @ instruction: 0x0085c5b8 │ │ │ │ - strdeq ip, [r5], r4 │ │ │ │ + umulleq ip, r5, r4, r5 │ │ │ │ + ldrdeq ip, [r5], r0 │ │ │ │ movwmi pc, #13252 @ 0x33c4 @ │ │ │ │ - beq 0xfe9988ec │ │ │ │ + beq 0xfe998914 │ │ │ │ orrne pc, r1, r4, asr #7 │ │ │ │ tstpeq ip, #3 @ p-variant is OBSOLETE │ │ │ │ addpl pc, sp, #536870916 @ 0x20000004 │ │ │ │ andeq pc, sl, #192, 4 │ │ │ │ strbmi r4, [r0], -fp, lsl #6 │ │ │ │ strls sl, [r6, #-2308] @ 0xfffff6fc │ │ │ │ strpl lr, [r7, #-2509] @ 0xfffff633 │ │ │ │ @ instruction: 0xf7f59305 │ │ │ │ - stmdacs r0, {r0, r6, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ - svcge 0x0007f47b │ │ │ │ + stmdacs r0, {r0, r1, r3, r4, r5, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + svcge 0x0005f47b │ │ │ │ @ instruction: 0x6707e9dd │ │ │ │ - @ instruction: 0xf7f0e478 │ │ │ │ - vmul.i8 , q1, │ │ │ │ + @ instruction: 0xf7f0e46c │ │ │ │ + vmla.i8 , q1, │ │ │ │ vmvn.i32 q9, #1280 @ 0x00000500 │ │ │ │ stmdbge r4, {r1, r3, r9} │ │ │ │ @ instruction: 0xf7f54640 │ │ │ │ - stmdacs r0, {r0, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ - stcge 4, cr15, [r5], #240 @ 0xf0 │ │ │ │ - mrclt 7, 7, APSR_nzcv, cr5, cr11, {7} │ │ │ │ + stmdacs r0, {r0, r1, r3, r4, r5, r6, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + ldcge 4, cr15, [r6], {60} @ 0x3c │ │ │ │ + mrclt 7, 7, APSR_nzcv, cr3, cr11, {7} │ │ │ │ adcsne pc, r5, #536870916 @ 0x20000004 │ │ │ │ andeq pc, sl, #192, 4 │ │ │ │ strbmi sl, [r0], -r4, lsl #18 │ │ │ │ movwmi pc, #13252 @ 0x33c4 @ │ │ │ │ strpl lr, [r6, #-2509] @ 0xfffff633 │ │ │ │ vsubw.u8 , q2, d4 │ │ │ │ strls r3, [r8, #-771] @ 0xfffffcfd │ │ │ │ @ instruction: 0xf7f59305 │ │ │ │ - stmdacs r0, {r0, r2, r3, r4, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ - mcrge 4, 7, pc, cr4, cr15, {1} @ │ │ │ │ - mrclt 7, 6, APSR_nzcv, cr15, cr11, {7} │ │ │ │ - str r2, [r8, -r4, lsl #6]! │ │ │ │ + stmdacs r0, {r0, r1, r2, r4, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + mcrge 4, 7, pc, cr2, cr15, {1} @ │ │ │ │ + mrclt 7, 6, APSR_nzcv, cr13, cr11, {7} │ │ │ │ + str r2, [r6, -r4, lsl #6]! │ │ │ │ @ instruction: 0xf7f04640 │ │ │ │ - @ instruction: 0xf7fbf8fd │ │ │ │ - @ instruction: 0xf7f0bed8 │ │ │ │ - vmla.i8 , q1, │ │ │ │ + @ instruction: 0xf7fbf8e9 │ │ │ │ + @ instruction: 0xf7f0bed6 │ │ │ │ + vmul.i8 d31, d2, d21 │ │ │ │ vmlal.s q10, d16, d1[3] │ │ │ │ stmdbge r4, {r1, r3, r9} │ │ │ │ @ instruction: 0xf7f54640 │ │ │ │ - stmdacs r0, {r0, r2, r4, r6, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ - ldclge 4, cr15, [r9], #-240 @ 0xffffff10 │ │ │ │ - mcrlt 7, 6, pc, cr9, cr11, {7} @ │ │ │ │ + stmdacs r0, {r0, r1, r2, r3, r6, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stclge 4, cr15, [sl], #-240 @ 0xffffff10 │ │ │ │ + mcrlt 7, 6, pc, cr7, cr11, {7} @ │ │ │ │ andmi pc, sp, #536870916 @ 0x20000004 │ │ │ │ andeq pc, sl, #192, 4 │ │ │ │ strbmi sl, [r0], -r4, lsl #18 │ │ │ │ movwmi pc, #13252 @ 0x33c4 @ │ │ │ │ strpl lr, [r6, #-2509] @ 0xfffff633 │ │ │ │ vsubw.u8 , q2, d4 │ │ │ │ strls r3, [r8, #-771] @ 0xfffffcfd │ │ │ │ @ instruction: 0xf7f59305 │ │ │ │ - stmdacs r0, {r0, r4, r5, r6, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ - mrcge 4, 4, APSR_nzcv, cr12, cr15, {1} │ │ │ │ - mrclt 7, 5, APSR_nzcv, cr3, cr11, {7} │ │ │ │ + stmdacs r0, {r0, r1, r3, r5, r6, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ + mrcge 4, 4, APSR_nzcv, cr10, cr15, {1} │ │ │ │ + mrclt 7, 5, APSR_nzcv, cr1, cr11, {7} │ │ │ │ ldrsbtcc pc, [r4], #-136 @ 0xffffff78 @ │ │ │ │ @ instruction: 0xf649b99b │ │ │ │ vrsra.s64 , q10, #64 │ │ │ │ andcs r2, r0, #1543503874 @ 0x5c000002 │ │ │ │ - blvs 0xff7056c0 │ │ │ │ - @ instruction: 0xf992f7ee │ │ │ │ + blvs 0xff7056e8 │ │ │ │ + @ instruction: 0xf97ef7ee │ │ │ │ ldrsbcc pc, [r8], #-136 @ 0xffffff78 @ │ │ │ │ subscc pc, ip, r8, asr #17 │ │ │ │ - mcrlt 7, 4, pc, cr6, cr14, {7} @ │ │ │ │ + mcrlt 7, 3, pc, cr10, cr14, {7} @ │ │ │ │ @ instruction: 0xf7f04640 │ │ │ │ - @ instruction: 0xf7fbfc6d │ │ │ │ - @ instruction: 0xf8d8be9c │ │ │ │ + @ instruction: 0xf7fbfc67 │ │ │ │ + @ instruction: 0xf8d8be9a │ │ │ │ subsne r0, fp, r8, ror r0 │ │ │ │ andne lr, r0, r3, asr #20 │ │ │ │ - @ instruction: 0xff5ef79c │ │ │ │ + @ instruction: 0xff4af79c │ │ │ │ @ instruction: 0x13a4f642 │ │ │ │ orrscs pc, r7, #192, 4 │ │ │ │ andvc pc, ip, #1325400064 @ 0x4f000000 │ │ │ │ @ instruction: 0xf7a46819 │ │ │ │ - ldrb pc, [sl, r7, asr #20] @ │ │ │ │ + @ instruction: 0xe7dafa33 │ │ │ │ ldrsbcc pc, [r8], #-136 @ 0xffffff78 @ │ │ │ │ @ instruction: 0xf8d84640 │ │ │ │ - bne 0xff2f7e28 │ │ │ │ - stc2 7, cr15, [r2], {244} @ 0xf4 │ │ │ │ + bne 0xff2f7e50 │ │ │ │ + blx 0xffff1e06 │ │ │ │ @ instruction: 0xf8c82305 │ │ │ │ @ instruction: 0xf7fb300c │ │ │ │ - @ instruction: 0x4640be7e │ │ │ │ - ldc2l 7, cr15, [sl], #-960 @ 0xfffffc40 │ │ │ │ - mrclt 7, 3, APSR_nzcv, cr9, cr11, {7} │ │ │ │ - strb r2, [r2], r0, lsl #6 │ │ │ │ - blx 0x1bf1b98 │ │ │ │ + @ instruction: 0x4640be7c │ │ │ │ + ldc2l 7, cr15, [r4], #-960 @ 0xfffffc40 │ │ │ │ + mrclt 7, 3, APSR_nzcv, cr7, cr11, {7} │ │ │ │ + strb r2, [r0], r0, lsl #6 │ │ │ │ + blx 0x16f1bc0 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a0f8cc │ │ │ │ - addlt r6, pc, r6, lsl #17 │ │ │ │ - ldrbeq r4, [r4, r4, lsr #23]! │ │ │ │ + addlt r6, pc, r7, lsl #17 │ │ │ │ + ldrbeq r4, [sl, r3, lsr #23]! │ │ │ │ movwls r6, #55323 @ 0xd81b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ - cmpphi r2, r1, lsl #2 @ p-variant is OBSOLETE │ │ │ │ - strmi r4, [pc], -r4, lsl #12 │ │ │ │ - stmdaeq r2, {r1, r2, r8, ip, sp, lr, pc} │ │ │ │ - blx 0xfe3f1e18 │ │ │ │ - stmdacs r0, {r0, r2, r9, sl, lr} │ │ │ │ + sbcshi pc, sl, r1, lsl #2 │ │ │ │ + strmi r4, [r8], r4, lsl #12 │ │ │ │ + stmdbeq r2, {r0, r1, r2, r8, ip, sp, lr, pc} │ │ │ │ + blx 0x1ff1e40 │ │ │ │ + stmdacs r0, {r1, r2, r9, sl, lr} │ │ │ │ sbcshi pc, r2, r0, asr #32 │ │ │ │ @ instruction: 0xf11368a3 │ │ │ │ vmax.f32 d1, d0, d1 │ │ │ │ @ instruction: 0xf8d480c8 │ │ │ │ - @ instruction: 0xf5073084 │ │ │ │ - @ instruction: 0x37305736 │ │ │ │ - bne 0x785740 │ │ │ │ - svclt 0x00184621 │ │ │ │ - ldrtmi r2, [r8], -r1, lsl #6 │ │ │ │ - tsteq fp, r6, lsr #11 │ │ │ │ - blx 0xffd71d90 │ │ │ │ - strmi r4, [r1], r3, lsl #12 │ │ │ │ - svcmi 0x0068f5b3 │ │ │ │ - sbcscs lr, r0, pc, asr #20 │ │ │ │ + @ instruction: 0xf5083084 │ │ │ │ + @ instruction: 0xf1085836 │ │ │ │ + @ instruction: 0x46210830 │ │ │ │ + @ instruction: 0x463a1a1b │ │ │ │ + movwcs fp, #7960 @ 0x1f18 │ │ │ │ + strvs r4, [r7, #1600]! @ 0x640 │ │ │ │ + @ instruction: 0xf7c2011b │ │ │ │ + @ instruction: 0x4605fadd │ │ │ │ + beq 0xff1058c0 │ │ │ │ + svcmi 0x0068f5b0 │ │ │ │ @ instruction: 0xf8d4d30a │ │ │ │ - ldmibeq r1, {r4, r6, r7, sp}^ │ │ │ │ - andsne lr, r2, #266240 @ 0x41000 │ │ │ │ - @ instruction: 0xf10007d2 │ │ │ │ - ldmdacs lr, {r2, r3, r5, r6, r7, pc} │ │ │ │ - rschi pc, r1, r0 │ │ │ │ - smlalcs pc, r9, r4, r8 @ │ │ │ │ - @ instruction: 0xf8c42501 │ │ │ │ - strbtvs r8, [r3], -r8 │ │ │ │ - @ instruction: 0xf0402a00 │ │ │ │ - svcvs 0x00e680f7 │ │ │ │ - ldmibcc pc!, {r0, r1, r2, r3, r6, ip, sp, lr, pc}^ @ │ │ │ │ - bmi 0xfe1a0480 │ │ │ │ - svcne 0x0070ee1d │ │ │ │ - ldmdavs r2, {r1, r3, r4, r5, r6, sl, lr} │ │ │ │ - @ instruction: 0xf502588a │ │ │ │ - @ instruction: 0xf8d242a0 │ │ │ │ - ldmdavs r2, {r2, r3, r4, r9, sp}^ │ │ │ │ - stclvs 8, cr6, [r2, #88]! @ 0x58 │ │ │ │ - svcvs 0x00624691 │ │ │ │ - @ instruction: 0xf023b1ba │ │ │ │ - @ instruction: 0xf5b202ff │ │ │ │ + ldmibeq sl, {r4, r6, r7, ip, sp}^ │ │ │ │ + tstne r3, #270336 @ 0x42000 │ │ │ │ + @ instruction: 0xf10007db │ │ │ │ + ldmdbcs lr, {r1, r3, r5, r6, r7, pc} │ │ │ │ + sbcshi pc, pc, r0 │ │ │ │ + smlalcc pc, r9, r4, r8 @ │ │ │ │ + @ instruction: 0xf8c42601 │ │ │ │ + strbtvs r9, [r5], -r8 │ │ │ │ + @ instruction: 0xf0402b00 │ │ │ │ + svcvs 0x00e780f5 │ │ │ │ + bcc 0xb0028 │ │ │ │ + blmi 0xfe1604ac │ │ │ │ + svccs 0x0070ee1d │ │ │ │ + ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ + @ instruction: 0xf50358d3 │ │ │ │ + @ instruction: 0xf8d343a0 │ │ │ │ + ldmdavs fp, {r2, r3, r4, r9, ip, sp}^ │ │ │ │ + stclvs 8, cr6, [r3, #124]! @ 0x7c │ │ │ │ + svcvs 0x0063469a │ │ │ │ + @ instruction: 0xf025b1bb │ │ │ │ + @ instruction: 0xf5b303ff │ │ │ │ @ instruction: 0xf0004f3e │ │ │ │ - @ instruction: 0xf02381dc │ │ │ │ - @ instruction: 0xf64b013f │ │ │ │ - addsmi r2, r1, #128, 4 │ │ │ │ - mrshi pc, (UNDEF: 77) @ │ │ │ │ - rsbsne pc, pc, #81788928 @ 0x4e00000 │ │ │ │ - rsbsne pc, pc, #216006656 @ 0xce00000 │ │ │ │ - @ instruction: 0xf0004293 │ │ │ │ - svcvs 0x00a18191 │ │ │ │ + @ instruction: 0xf02581d1 │ │ │ │ + @ instruction: 0xf64b023f │ │ │ │ + addsmi r2, sl, #128, 6 │ │ │ │ + mrshi pc, (UNDEF: 71) @ │ │ │ │ + cmnpne pc, #81788928 @ p-variant is OBSOLETE @ 0x4e00000 │ │ │ │ + cmnpne pc, #216006656 @ p-variant is OBSOLETE @ 0xce00000 │ │ │ │ + @ instruction: 0xf000429d │ │ │ │ + svcvs 0x00a18188 │ │ │ │ vmla.i8 d18, d0, d13 │ │ │ │ - stccs 3, cr8, [r0, #-984] @ 0xfffffc28 │ │ │ │ + mcrcs 3, 0, r8, cr0, cr10, {6} │ │ │ │ addhi pc, r9, r0, asr #32 │ │ │ │ - ldrsbcs pc, [r0], #132 @ 0x84 @ │ │ │ │ - @ instruction: 0x06154611 │ │ │ │ - sbcshi pc, sl, r0, asr #2 │ │ │ │ - @ instruction: 0xf1000710 │ │ │ │ - bmi 0x1b545c4 │ │ │ │ - ldreq pc, [r8, #-258] @ 0xfffffefe │ │ │ │ - ldmdavs r1, {r2, r3, r5, r7, r9, sl, lr} │ │ │ │ - andsmi r6, r9, r8, lsr #16 │ │ │ │ - @ instruction: 0xf0004281 │ │ │ │ - andcc r8, r4, #-2147483606 @ 0x8000002a │ │ │ │ - strbmi r3, [r2, #-1284]! @ 0xfffffafc │ │ │ │ + ldrsbcc pc, [r0], #132 @ 0x84 @ │ │ │ │ + @ instruction: 0x061e4619 │ │ │ │ + sbcshi pc, r8, r0, asr #2 │ │ │ │ + @ instruction: 0xf1000718 │ │ │ │ + blmi 0x1b145c8 │ │ │ │ + tstpeq r8, r3, lsl #2 @ p-variant is OBSOLETE │ │ │ │ + ldmdavs sl, {r1, r2, r3, r9, sl, lr} │ │ │ │ + eormi r6, sl, r8, lsl #16 │ │ │ │ + @ instruction: 0xf0004282 │ │ │ │ + movwcc r8, #16801 @ 0x41a1 │ │ │ │ + adcsmi r3, r3, #4, 2 │ │ │ │ @ instruction: 0xf04fd1f5 │ │ │ │ andcs r7, r1, #0, 6 │ │ │ │ strtmi r2, [r0], -r0, lsl #2 │ │ │ │ - blx 0xfe471f2c │ │ │ │ + blx 0xfe2f1f54 │ │ │ │ cmnlt fp, r3, ror #30 │ │ │ │ subseq r6, r9, r2, lsr #31 │ │ │ │ movwne pc, #963 @ 0x3c3 @ │ │ │ │ tstpeq pc, r1 @ p-variant is OBSOLETE │ │ │ │ andeq pc, lr, #2 │ │ │ │ stmdbcs r0, {r1, r3, r4, r8, r9, lr} │ │ │ │ strmi fp, [sl], -r8, lsl #30 │ │ │ │ andsne lr, sp, #196, 18 @ 0x310000 │ │ │ │ @ instruction: 0xb1236fe3 │ │ │ │ umullpl pc, r0, r4, r8 @ │ │ │ │ @ instruction: 0xf0002d00 │ │ │ │ - mcrvs 0, 5, r8, cr3, cr12, {7} │ │ │ │ + mcrvs 0, 5, r8, cr3, cr6, {7} │ │ │ │ stmiavs r3!, {r0, r1, r5, r6, r8, ip, sp, pc}^ │ │ │ │ ldmdale fp!, {r0, r8, r9, fp, sp} │ │ │ │ svcvs 0x00226de5 │ │ │ │ @ instruction: 0xf0404295 │ │ │ │ - mcrvs 1, 7, r8, cr0, cr13, {4} │ │ │ │ - @ instruction: 0xf97af7a1 │ │ │ │ + mcrvs 1, 7, r8, cr0, cr2, {4} │ │ │ │ + @ instruction: 0xf966f7a1 │ │ │ │ strtvs r2, [r3], r0, lsl #6 │ │ │ │ - bllt 0x1f8e334 │ │ │ │ + bllt 0x1f8e35c │ │ │ │ cdpvs 8, 2, cr6, cr3, cr2, {5} │ │ │ │ @ instruction: 0xf5b31ad3 │ │ │ │ andsle r5, pc, #128, 30 @ 0x200 │ │ │ │ ldrbvc pc, [ip, #1600]! @ 0x640 @ │ │ │ │ stmdble r5!, {r0, r1, r3, r5, r7, r9, lr} │ │ │ │ ldrdcc pc, [r4], r4 │ │ │ │ - ldrtmi r4, [r8], -r1, lsr #12 │ │ │ │ + strbmi r4, [r0], -r1, lsr #12 │ │ │ │ svclt 0x00183b00 │ │ │ │ tsteq fp, r1, lsl #6 │ │ │ │ - blx 0x1471ed8 │ │ │ │ + blx 0xf71f00 │ │ │ │ @ instruction: 0xf5b00ac1 │ │ │ │ tstle r7, #104, 30 @ 0x1a0 │ │ │ │ ldrsbcs pc, [r0], #132 @ 0x84 @ │ │ │ │ - b 0x117672c │ │ │ │ + b 0x1176754 │ │ │ │ bfieq r1, r2, #6, #25 │ │ │ │ ldmdbcs lr, {r1, r2, sl, ip, lr, pc} │ │ │ │ stmiavs r3!, {r1, r2, r3, r8, ip, lr, pc} │ │ │ │ - bne 0xfe78f878 │ │ │ │ + bne 0xfe78f8a0 │ │ │ │ stmdale r9, {r0, r1, r3, r5, r7, r9, lr} │ │ │ │ rscvs r2, r3, r1, lsl #6 │ │ │ │ andcs lr, r9, r6 │ │ │ │ - @ instruction: 0xff20f7f3 │ │ │ │ + @ instruction: 0xff1af7f3 │ │ │ │ rscvs r2, r3, r2, lsl #6 │ │ │ │ - andhi pc, r8, r4, asr #17 │ │ │ │ - ldmdavs sl, {r0, r4, r5, r8, r9, fp, lr} │ │ │ │ + andls pc, r8, r4, asr #17 │ │ │ │ + ldmdavs sl, {r4, r5, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, sp, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ ldrhi pc, [r2], r0, asr #32 │ │ │ │ andcs fp, r0, pc │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ - addslt r8, sp, #240, 30 @ 0x3c0 │ │ │ │ - ldmdaeq r0, {r0, r2, r3, r8, ip, sp, lr, pc} │ │ │ │ + @ instruction: 0xf10d8ff0 │ │ │ │ + adclt r0, lr, #16, 18 @ 0x40000 │ │ │ │ tstcs r0, r0, lsr #4 │ │ │ │ - movwls r4, #9792 @ 0x2640 │ │ │ │ - bl 0x1370800 │ │ │ │ - bcc 0xf6cec │ │ │ │ - bcs 0x45ac50 │ │ │ │ - subshi pc, pc, r1, lsl #4 │ │ │ │ - @ instruction: 0xf012e8df │ │ │ │ - addseq r0, r4, #-268435446 @ 0xf000000a │ │ │ │ - mvnseq r0, r6, asr r2 │ │ │ │ - cmneq ip, r3, lsr #4 │ │ │ │ - biceq r0, lr, r3, lsl #4 │ │ │ │ - lsreq r0, ip, #3 │ │ │ │ - smulbteq r8, r0, r0 │ │ │ │ - tsteq r2, r0, asr r1 │ │ │ │ - mcrvs 2, 1, r0, cr1, cr9, {3} │ │ │ │ - bne 0x154e2fc │ │ │ │ - mvnsvc pc, r0, asr #12 │ │ │ │ - @ instruction: 0xf63f428a │ │ │ │ - @ instruction: 0xf8d4af17 │ │ │ │ - strbmi r3, [r2], -r4, lsl #1 │ │ │ │ - ldrtmi r4, [r8], -r1, lsr #12 │ │ │ │ - @ instruction: 0xf1063b00 │ │ │ │ - svclt 0x00180804 │ │ │ │ + @ instruction: 0xf1f04648 │ │ │ │ + bleq 0xdaec48 │ │ │ │ + blcs 0x442c70 │ │ │ │ + ldrhi pc, [fp, r0, lsl #4]! │ │ │ │ + @ instruction: 0xf013e8df │ │ │ │ + addeq r0, r0, #-1342177271 @ 0xb0000009 │ │ │ │ + andeq r0, r1, #805306369 @ 0x30000001 │ │ │ │ + cmneq r3, r0, asr #4 │ │ │ │ + biceq r0, r0, r2, ror #3 │ │ │ │ + orrseq r0, r5, r1, lsr #3 │ │ │ │ + ldrheq r0, [pc, #-10] @ 0xb4082 │ │ │ │ + rscseq r0, fp, r7, asr #2 │ │ │ │ + cdpvs 2, 2, cr0, cr2, cr5, {3} │ │ │ │ + bne 0xfe78e324 │ │ │ │ + rscsvc pc, ip, #64, 12 @ 0x4000000 │ │ │ │ + @ instruction: 0xf63f4293 │ │ │ │ + @ instruction: 0xf8d4af19 │ │ │ │ + strbmi r3, [sl], -r4, lsl #1 │ │ │ │ + strbmi r4, [r0], -r1, lsr #12 │ │ │ │ + @ instruction: 0xf1073b00 │ │ │ │ + svclt 0x00180904 │ │ │ │ tsteq fp, r1, lsl #6 │ │ │ │ - @ instruction: 0xf9eaf7c2 │ │ │ │ - smlalcs pc, r9, r4, r8 @ │ │ │ │ - movwmi lr, #39488 @ 0x9a40 │ │ │ │ - andhi pc, r8, r4, asr #17 │ │ │ │ - bcs 0xcda34 │ │ │ │ - svcge 0x0009f43f │ │ │ │ + @ instruction: 0xf9d8f7c2 │ │ │ │ + smlalcc pc, r9, r4, r8 @ │ │ │ │ + strmi lr, [sl, #-2624] @ 0xfffff5c0 │ │ │ │ + andls pc, r8, r4, asr #17 │ │ │ │ + blcs 0xcda60 │ │ │ │ + svcge 0x000bf43f │ │ │ │ ldmdavs sl, {r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, sp, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ - strbhi pc, [r0], -r0, asr #32 @ │ │ │ │ + strbhi pc, [r2], -r0, asr #32 @ │ │ │ │ msrpl SPSR_f, #79 @ 0x4f │ │ │ │ tstcs r0, r1, lsl #4 │ │ │ │ andlt r4, pc, r0, lsr #12 │ │ │ │ svcmi 0x00f0e8bd │ │ │ │ - ldmiblt r2, {r0, r2, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + stmiblt lr, {r0, r2, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ - umulleq ip, r5, r8, r0 │ │ │ │ - eorseq fp, r3, r0, lsr #27 │ │ │ │ - msrmi SPSR_f, pc, asr #8 │ │ │ │ - smlabteq r0, pc, r6, pc @ │ │ │ │ - vst4.8 {d20-d23}, [pc :64], r9 │ │ │ │ - vmla.i d20, d15, d0[6] │ │ │ │ - addmi r0, r1, #0 │ │ │ │ - @ instruction: 0x06d2d01b │ │ │ │ - svcge 0x0029f57f │ │ │ │ - rsbmi pc, pc, #3 │ │ │ │ - svcmi 0x006ff1b2 │ │ │ │ - strbhi pc, [r4], #-0 @ │ │ │ │ - @ instruction: 0xf6cf2200 │ │ │ │ - andsmi r7, sl, r0, lsl r2 │ │ │ │ - svcmi 0x0079f1b2 │ │ │ │ - @ instruction: 0xf023d10b │ │ │ │ + addeq ip, r5, r0, ror r0 │ │ │ │ + eorseq fp, r3, r0, lsr #26 │ │ │ │ + rsbmi pc, r8, #1325400064 @ 0x4f000000 │ │ │ │ + andeq pc, r0, #217055232 @ 0xcf00000 │ │ │ │ + vst4.8 {d20-d23}, [pc :128], sl │ │ │ │ + vmla.f d20, d15, d0[6] │ │ │ │ + addmi r0, sl, #0, 2 │ │ │ │ + @ instruction: 0x06dbd019 │ │ │ │ + svcge 0x002bf57f │ │ │ │ + msrmi SPSR_fsxc, #5 │ │ │ │ + svcmi 0x006ff1b3 │ │ │ │ + ldrhi pc, [fp], #-0 │ │ │ │ + @ instruction: 0xf6cf2300 │ │ │ │ + eormi r7, fp, r0, lsl r3 │ │ │ │ + svcmi 0x0079f1b3 │ │ │ │ + @ instruction: 0xf025d109 │ │ │ │ @ instruction: 0x4620417f │ │ │ │ cmnpmi r4, r1, asr #32 @ p-variant is OBSOLETE │ │ │ │ - @ instruction: 0xf0289302 │ │ │ │ - blls 0x173238 │ │ │ │ + blx 0xfff701e6 │ │ │ │ @ instruction: 0xf47f2800 │ │ │ │ - sadd16mi sl, r9, r7 │ │ │ │ - movwls r4, #9760 @ 0x2620 │ │ │ │ - mrrc2 7, 15, pc, r8, cr11 @ │ │ │ │ + qadd16mi sl, r9, fp │ │ │ │ + @ instruction: 0xf7fb4620 │ │ │ │ + stmdacs r0, {r0, r1, r3, r4, r6, sl, fp, ip, sp, lr, pc} │ │ │ │ + svcge 0x0014f47f │ │ │ │ + strtmi r4, [r0], -r9, lsr #12 │ │ │ │ + blx 0x19f021a │ │ │ │ @ instruction: 0xf47f2800 │ │ │ │ - stmdbls r2, {r0, r1, r2, r3, r8, r9, sl, fp, sp, pc} │ │ │ │ - @ instruction: 0xf02e4620 │ │ │ │ - stmdacs r0, {r0, r1, r2, r3, r5, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ - svcge 0x0008f47f │ │ │ │ - strtmi r9, [r0], -r2, lsl #18 │ │ │ │ - @ instruction: 0xff36f028 │ │ │ │ + strtmi sl, [r9], -sp, lsl #30 │ │ │ │ + @ instruction: 0xf0284620 │ │ │ │ + stmdacs r0, {r0, r1, r3, r5, r6, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + svcge 0x0006f47f │ │ │ │ + strtmi r4, [r0], -r9, lsr #12 │ │ │ │ + @ instruction: 0xf8e4f014 │ │ │ │ @ instruction: 0xf47f2800 │ │ │ │ - stmdbls r2, {r0, r8, r9, sl, fp, sp, pc} │ │ │ │ - @ instruction: 0xf0144620 │ │ │ │ - stmdacs r0, {r0, r5, r8, fp, ip, sp, lr, pc} │ │ │ │ - mrcge 4, 7, APSR_nzcv, cr10, cr15, {3} │ │ │ │ - svceq 0x001a9b02 │ │ │ │ - @ instruction: 0xf47f2a0e │ │ │ │ - ldrmi sl, [r9], -lr, ror #29 │ │ │ │ - @ instruction: 0xf02f4620 │ │ │ │ - stmdacs r0, {r0, r2, r3, fp, ip, sp, lr, pc} │ │ │ │ - mcrge 4, 7, pc, cr7, cr15, {1} @ │ │ │ │ - ldrtmi lr, [r0], -ip, ror #13 │ │ │ │ - stc2 7, cr15, [r8, #632]! @ 0x278 │ │ │ │ + svceq 0x002baeff │ │ │ │ + @ instruction: 0xf47f2b0e │ │ │ │ + @ instruction: 0x4629aef4 │ │ │ │ + @ instruction: 0xf02e4620 │ │ │ │ + stmdacs r0, {r0, r1, r6, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + mcrge 4, 7, pc, cr13, cr15, {1} @ │ │ │ │ + @ instruction: 0x4638e6f2 │ │ │ │ + ldc2 7, cr15, [sl, #632] @ 0x278 │ │ │ │ movwvc pc, #79 @ 0x4f @ │ │ │ │ andscs r4, r2, #42991616 @ 0x2900000 │ │ │ │ @ instruction: 0xf8c44620 │ │ │ │ - ssatvs r9, #6, ip, asr #0 │ │ │ │ + ssatvs sl, #6, ip, asr #0 │ │ │ │ @ instruction: 0xf96ef7f5 │ │ │ │ - @ instruction: 0xf8d4e6f5 │ │ │ │ - ldrdcs r2, [r0, r0] │ │ │ │ - smlabtne r0, r0, r2, pc @ │ │ │ │ - @ instruction: 0xf1b14011 │ │ │ │ + @ instruction: 0xf8d4e6fb │ │ │ │ + addcs r3, r0, #208 @ 0xd0 │ │ │ │ + andne pc, r0, #192, 4 │ │ │ │ + @ instruction: 0xf1b2401a │ │ │ │ @ instruction: 0xf0007f80 │ │ │ │ - svcvs 0x00a18239 │ │ │ │ + svcvs 0x00a18227 │ │ │ │ vmla.i8 d18, d0, d13 │ │ │ │ - stccs 2, cr8, [r0, #-664] @ 0xfffffd68 │ │ │ │ - mrcge 4, 5, APSR_nzcv, cr2, cr15, {1} │ │ │ │ - ldmdaeq r0, {r0, r2, r3, r8, ip, sp, lr, pc} │ │ │ │ + mcrcs 2, 0, r8, cr0, cr0, {4} │ │ │ │ + mrcge 4, 5, APSR_nzcv, cr8, cr15, {1} │ │ │ │ + ldmdbeq r0, {r0, r2, r3, r8, ip, sp, lr, pc} │ │ │ │ tstcs r0, r0, lsr #4 │ │ │ │ - addslt r4, sp, #64, 12 @ 0x4000000 │ │ │ │ - @ instruction: 0xf1f09302 │ │ │ │ - blls 0x16ebe0 │ │ │ │ - @ instruction: 0xf1000569 │ │ │ │ - @ instruction: 0xf415868a │ │ │ │ - @ instruction: 0xf0407080 │ │ │ │ - vst3.16 {d8,d10,d12}, [r5 :128], r9 │ │ │ │ - @ instruction: 0xf5b26228 │ │ │ │ + adclt r4, lr, #72, 12 @ 0x4800000 │ │ │ │ + b 0xe709a8 │ │ │ │ + @ instruction: 0xf1000573 │ │ │ │ + @ instruction: 0xf4168650 │ │ │ │ + @ instruction: 0xf0407280 │ │ │ │ + vst3.8 {d8,d10,d12}, [r6 :256], r0 │ │ │ │ + @ instruction: 0xf5b36328 │ │ │ │ @ instruction: 0xf0007f20 │ │ │ │ - vrshl.s8 q4, , q0 │ │ │ │ - bcs 0xfe0d5594 │ │ │ │ - strhi pc, [pc, #-0]! @ 0xb41f4 │ │ │ │ - svcvc 0x0000f5b2 │ │ │ │ - strhi pc, [fp, #-0] │ │ │ │ - @ instruction: 0xf47f2a00 │ │ │ │ - @ instruction: 0xf005aea4 │ │ │ │ - @ instruction: 0x4613057f │ │ │ │ - strbmi r9, [r1], -r8, lsl #4 │ │ │ │ - andls r2, r0, #536870912 @ 0x20000000 │ │ │ │ + vrshl.s8 d8, d9, d0 │ │ │ │ + blcs 0xfe0d5448 │ │ │ │ + ldrbthi pc, [r5], #0 @ │ │ │ │ + svcvc 0x0000f5b3 │ │ │ │ + ldrbhi pc, [r0], #0 @ │ │ │ │ + @ instruction: 0xf47f2b00 │ │ │ │ + @ instruction: 0xf006aeac │ │ │ │ + andcs r0, r2, #133169152 @ 0x7f00000 │ │ │ │ + andls r4, r0, #76546048 @ 0x4900000 │ │ │ │ rscscc pc, sp, #1342177284 @ 0x50000004 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ - strls r0, [r7, #-173] @ 0xffffff53 │ │ │ │ - blvc 0xfed2f89c │ │ │ │ - strcs r4, [sp, #-1568] @ 0xfffff9e0 │ │ │ │ - stc 5, cr9, [sp, #24] │ │ │ │ - @ instruction: 0xf7f37b04 │ │ │ │ - ldr pc, [r3], r3, lsr #22 │ │ │ │ - ldrsbne pc, [r0], #132 @ 0x84 @ │ │ │ │ - vaddl.s8 q9, d16, d0 │ │ │ │ - strmi r1, [sl], -r0 │ │ │ │ - @ instruction: 0xf0004388 │ │ │ │ - svcvs 0x00a1821c │ │ │ │ - vmla.i8 d18, d0, d13 │ │ │ │ - stccs 2, cr8, [r0, #-368] @ 0xfffffe90 │ │ │ │ - mcrge 4, 3, pc, cr8, cr15, {1} @ │ │ │ │ - ldrbne pc, [pc, #-1614]! @ 0xb3c06 @ │ │ │ │ - andvs pc, r0, #352321536 @ 0x15000000 │ │ │ │ - strthi pc, [fp], #-64 @ 0xffffffc0 │ │ │ │ - smullsne pc, r9, r4, r8 @ │ │ │ │ - movweq pc, #41795 @ 0xa343 @ │ │ │ │ - stmdbcs r0, {r5, r9, sl, lr} │ │ │ │ - tstcs r8, ip, lsl #30 │ │ │ │ - bl 0xfc680 │ │ │ │ - @ instruction: 0xf7f00143 │ │ │ │ - @ instruction: 0xe66ffad7 │ │ │ │ + movwls r0, #32950 @ 0x80b6 │ │ │ │ + ldc 6, cr9, [pc, #28] @ 0xb4250 │ │ │ │ + strtmi r7, [r0], -ip, lsr #23 │ │ │ │ + strls r2, [r6, #-1293] @ 0xfffffaf3 │ │ │ │ + blvc 0x1ef874 │ │ │ │ + blx 0xa72212 │ │ │ │ + @ instruction: 0xf8d4e69c │ │ │ │ + addcs r1, r0, #208 @ 0xd0 │ │ │ │ + andne pc, r0, #192, 4 │ │ │ │ + orrmi r4, sl, #11534336 @ 0xb00000 │ │ │ │ + andhi pc, sp, #0 │ │ │ │ + stmdbcs sp, {r0, r5, r7, r8, r9, sl, fp, sp, lr} │ │ │ │ + subhi pc, r9, #64, 4 │ │ │ │ + @ instruction: 0xf43f2e00 │ │ │ │ + @ instruction: 0xf64eae71 │ │ │ │ + @ instruction: 0xf416167f │ │ │ │ + @ instruction: 0xf0406200 │ │ │ │ + @ instruction: 0xf8948402 │ │ │ │ + vqadd.u8 , , │ │ │ │ + strtmi r0, [r0], -sl, lsl #2 │ │ │ │ + svclt 0x000c2b00 │ │ │ │ + movwcs r2, #17160 @ 0x4308 │ │ │ │ + cmpeq r1, r3, lsl #22 │ │ │ │ + blx 0xff77224c │ │ │ │ + vst1.16 {d30-d32}, [pc :256], r8 │ │ │ │ + @ instruction: 0xf6cf4368 │ │ │ │ + eormi r0, fp, r0, lsl #6 │ │ │ │ rsbmi pc, r8, #1325400064 @ 0x4f000000 │ │ │ │ - andeq pc, r0, #217055232 @ 0xcf00000 │ │ │ │ - vst4.8 {d20-d23}, [pc :64], sl │ │ │ │ - vmla.i d20, d15, d0[6] │ │ │ │ - addmi r0, r2, #0 │ │ │ │ - orrshi pc, r9, #0 │ │ │ │ - @ instruction: 0xf57f06c9 │ │ │ │ - @ instruction: 0x4619ae5a │ │ │ │ - movwls r4, #9760 @ 0x2620 │ │ │ │ - blx 0x17702a8 │ │ │ │ - stmdacs r0, {r1, r8, r9, fp, ip, pc} │ │ │ │ - svcge 0x0028f43f │ │ │ │ - stccs 6, cr14, [r0, #-344] @ 0xfffffea8 │ │ │ │ - orrhi pc, r0, #0 │ │ │ │ - ldmdaeq r0, {r0, r2, r3, r8, ip, sp, lr, pc} │ │ │ │ - tstcs r0, r0, lsr #4 │ │ │ │ - ldrmi r4, [sp], -r0, asr #12 │ │ │ │ - b 0x370a80 │ │ │ │ - strtmi r4, [r0], -r1, asr #12 │ │ │ │ - strls fp, [r4, #-749] @ 0xfffffd13 │ │ │ │ - mcr2 7, 5, pc, cr12, cr3, {7} @ │ │ │ │ - @ instruction: 0xf43f2800 │ │ │ │ - @ instruction: 0xe641ae3c │ │ │ │ - mvnspl pc, r9, asr #12 │ │ │ │ - orrscs pc, r7, r0, asr #5 │ │ │ │ - @ instruction: 0x46201b55 │ │ │ │ - blvs 0xff305b8c │ │ │ │ - @ instruction: 0xff00f7ed │ │ │ │ - strtmi r6, [fp], #-3491 @ 0xfffff25d │ │ │ │ - ldrb r6, [r4], -r3, ror #11 │ │ │ │ - rsbsvs pc, r0, #83886080 @ 0x5000000 │ │ │ │ - svcvs 0x0060f5b2 │ │ │ │ - mcrge 4, 1, pc, cr7, cr15, {1} @ │ │ │ │ - @ instruction: 0xf5b24641 │ │ │ │ - @ instruction: 0xf0006f70 │ │ │ │ - subslt r8, sl, #436207616 @ 0x1a000000 │ │ │ │ - vrsubhn.i16 d20, , q8 │ │ │ │ - movwls r2, #17155 @ 0x4303 │ │ │ │ - andls r0, r5, #82 @ 0x52 │ │ │ │ - @ instruction: 0xf960f7f5 │ │ │ │ - @ instruction: 0xf43f2800 │ │ │ │ - @ instruction: 0xe61bae16 │ │ │ │ - vsubl.u8 q9, d3, d1 │ │ │ │ - andls r2, r8, #134217728 @ 0x8000000 │ │ │ │ - andls r0, r5, #171966464 @ 0xa400000 │ │ │ │ - andeq pc, r0, #79 @ 0x4f │ │ │ │ - stmib sp, {r2, r8, r9, ip, pc}^ │ │ │ │ - rsclt r2, sl, #1610612736 @ 0x60000000 │ │ │ │ - @ instruction: 0xf1009209 │ │ │ │ - strbmi r8, [r1], -lr, lsr #7 │ │ │ │ - @ instruction: 0xf7f64620 │ │ │ │ - @ instruction: 0xe607f999 │ │ │ │ - addne pc, r4, #201326595 @ 0xc000003 │ │ │ │ - ldrdne pc, [ip], r4 │ │ │ │ - biceq pc, r2, #201326595 @ 0xc000003 │ │ │ │ - addseq r9, r2, r7, lsl #6 │ │ │ │ - movweq pc, #28677 @ 0x7005 @ │ │ │ │ - @ instruction: 0xf0019209 │ │ │ │ - andcs r0, r1, #-1073741817 @ 0xc0000007 │ │ │ │ - movwcs r9, #4872 @ 0x1308 │ │ │ │ - movwcs r9, #774 @ 0x306 │ │ │ │ - movwcs lr, #18893 @ 0x49cd │ │ │ │ - @ instruction: 0xf100052a │ │ │ │ - ldmdbcs r5, {r0, r1, r4, r6, r7, r8, r9, pc} │ │ │ │ - strthi pc, [r5], r0, lsl #4 │ │ │ │ - andcs r4, r2, #11534336 @ 0xb00000 │ │ │ │ - strtmi r4, [r0], -r1, asr #12 │ │ │ │ - mrc2 7, 0, pc, cr8, cr4, {7} │ │ │ │ + andeq pc, r0, #-268435444 @ 0xf000000c │ │ │ │ + @ instruction: 0xf0004293 │ │ │ │ + @ instruction: 0x06ca8375 │ │ │ │ + mcrge 5, 3, pc, cr3, cr15, {3} @ │ │ │ │ + strtmi r4, [r0], -r9, lsr #12 │ │ │ │ + blx 0x8f02bc │ │ │ │ @ instruction: 0xf43f2800 │ │ │ │ - strb sl, [r3, #3550]! @ 0xdde │ │ │ │ - vmlal.u , d19, d2[6] │ │ │ │ - streq r2, [r8, #-258]! @ 0xfffffefe │ │ │ │ - addeq lr, r2, #323584 @ 0x4f000 │ │ │ │ - movthi pc, #49408 @ 0xc100 @ │ │ │ │ - @ instruction: 0xf7f34620 │ │ │ │ - ldrb pc, [r7, #2837] @ 0xb15 @ │ │ │ │ - movwcs pc, #9155 @ 0x23c3 @ │ │ │ │ - movwls fp, #33514 @ 0x82ea │ │ │ │ - @ instruction: 0xf8d42001 │ │ │ │ - addseq r3, r2, ip, lsl #1 │ │ │ │ - andls r2, r9, #0, 2 │ │ │ │ + uqasx sl, r1, r1 │ │ │ │ + @ instruction: 0xf0002e00 │ │ │ │ + @ instruction: 0xf10d835e │ │ │ │ + eorcs r0, r0, #16, 18 @ 0x40000 │ │ │ │ + strbmi r2, [r8], -r0, lsl #2 │ │ │ │ + @ instruction: 0xf1f0462e │ │ │ │ + strbmi lr, [r9], -r2, asr #19 │ │ │ │ + rscslt r4, r6, #32, 12 @ 0x2000000 │ │ │ │ + @ instruction: 0xf7f39604 │ │ │ │ + stmdacs r0, {r0, r4, r5, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + mcrge 4, 2, pc, cr7, cr15, {1} @ │ │ │ │ + @ instruction: 0xf649e64c │ │ │ │ + vsra.s64 , q10, #64 │ │ │ │ + blne 0x15fc94c │ │ │ │ + strtmi r4, [sl], -r0, lsr #12 │ │ │ │ + @ instruction: 0xf7ed6bc9 │ │ │ │ + stcvs 14, cr15, [r3, #988]! @ 0x3dc │ │ │ │ + strbvs r4, [r3, #1067]! @ 0x42b │ │ │ │ + vst1.16 {d14-d16}, [r6 :64] │ │ │ │ + @ instruction: 0xf5b36370 │ │ │ │ + @ instruction: 0xf43f6f60 │ │ │ │ + @ instruction: 0x4649ae32 │ │ │ │ + svcvs 0x0070f5b3 │ │ │ │ + bicshi pc, r2, #0 │ │ │ │ + strtmi fp, [r0], -fp, ror #4 │ │ │ │ + strcs pc, [r3, #-965] @ 0xfffffc3b │ │ │ │ + subseq r9, fp, r4, lsl #10 │ │ │ │ + @ instruction: 0xf7f59305 │ │ │ │ + stmdacs r0, {r0, r2, r5, r6, r8, fp, ip, sp, lr, pc} │ │ │ │ + mcrge 4, 1, pc, cr1, cr15, {1} @ │ │ │ │ + movwcs lr, #5670 @ 0x1626 │ │ │ │ + strcs pc, [r2, #-965] @ 0xfffffc3b │ │ │ │ + ldreq r9, [r2, #-773]! @ 0xfffffcfb │ │ │ │ + @ instruction: 0xf04f9308 │ │ │ │ + strls r0, [r4, #-768] @ 0xfffffd00 │ │ │ │ + movwcc lr, #27085 @ 0x69cd │ │ │ │ + movwls fp, #37619 @ 0x92f3 │ │ │ │ + msrhi CPSR_fsc, #0, 2 │ │ │ │ + strtmi r4, [r0], -r9, asr #12 │ │ │ │ + @ instruction: 0xf99ef7f6 │ │ │ │ + vmov.i32 d30, #-771751936 @ 0xd2000000 │ │ │ │ + @ instruction: 0xf8d41284 │ │ │ │ + vaddl.u8 , d21, d12 │ │ │ │ + andcs r0, r1, r2, asr #11 │ │ │ │ + swpcs r0, r2, [r0] @ │ │ │ │ + @ instruction: 0xf0039209 │ │ │ │ + andcs r0, r1, #2080374784 @ 0x7c000000 │ │ │ │ + andls r9, r6, #29360128 @ 0x1c00000 │ │ │ │ + andeq pc, r7, #6 │ │ │ │ + smlabteq r4, sp, r9, lr │ │ │ │ + ldreq r9, [r2, #-520]! @ 0xfffffdf8 │ │ │ │ + blcs 0x62943c │ │ │ │ + ldrbhi pc, [r1], r0, lsl #4 @ │ │ │ │ + andcs r4, r2, #76546048 @ 0x4900000 │ │ │ │ + @ instruction: 0xf7f44620 │ │ │ │ + stmdacs r0, {r0, r1, r2, r3, r4, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stclge 4, cr15, [fp, #252]! @ 0xfc │ │ │ │ + rscslt lr, r3, #240, 10 @ 0x3c000000 │ │ │ │ + smlabtcs r2, r5, r3, pc @ │ │ │ │ + b 0x1475868 │ │ │ │ + @ instruction: 0xf1000283 │ │ │ │ + @ instruction: 0x46208350 │ │ │ │ + blx 0x7f2382 │ │ │ │ + @ instruction: 0xf8d4e5e4 │ │ │ │ + rscslt r3, r2, #140 @ 0x8c │ │ │ │ + strcs pc, [r2, #-965] @ 0xfffffc3b │ │ │ │ + addseq r2, r2, r1 │ │ │ │ + strls r2, [r8, #-256] @ 0xffffff00 │ │ │ │ tstpeq pc, #3 @ p-variant is OBSOLETE │ │ │ │ - stmib sp, {r0, r9, sp}^ │ │ │ │ - streq r0, [sp, #-260]! @ 0xfffffefc │ │ │ │ + ldreq r9, [r5, #-521]! @ 0xfffffdf7 │ │ │ │ + andeq pc, r1, #79 @ 0x4f │ │ │ │ + smlabteq r4, sp, r9, lr │ │ │ │ @ instruction: 0xf04f9206 │ │ │ │ andls r0, r7, #-805306368 @ 0xd0000000 │ │ │ │ - orrhi pc, r5, #0, 2 │ │ │ │ - vpadd.i8 d2, d0, d5 │ │ │ │ - @ instruction: 0x46418676 │ │ │ │ - strtmi r2, [r0], -r2, lsl #4 │ │ │ │ - stc2l 7, cr15, [sl, #976]! @ 0x3d0 │ │ │ │ + blcs 0x629b28 │ │ │ │ + strthi pc, [r3], r0, lsl #4 │ │ │ │ + andcs r4, r2, #76546048 @ 0x4900000 │ │ │ │ + @ instruction: 0xf7f44620 │ │ │ │ + strb pc, [r5, #2769] @ 0xad1 @ │ │ │ │ + addne pc, r4, #335544323 @ 0x14000003 │ │ │ │ + ldrdcc pc, [ip], r4 │ │ │ │ + tstpeq r7, r6 @ p-variant is OBSOLETE │ │ │ │ + strbeq pc, [r2, #965] @ 0x3c5 @ │ │ │ │ + andcs r0, r1, r2, asr r0 │ │ │ │ + @ instruction: 0xf0039209 │ │ │ │ + andcs r0, r1, #2080374784 @ 0x7c000000 │ │ │ │ + strls r9, [r7, #-264] @ 0xfffffef8 │ │ │ │ + andls r2, r6, #0, 2 │ │ │ │ + stmib sp, {r1, r2, r4, r5, r8, sl}^ │ │ │ │ + cps #4 │ │ │ │ + blcs 0x615134 │ │ │ │ + strhi pc, [r3], r0, lsl #4 │ │ │ │ + strtmi r4, [r0], -r9, asr #12 │ │ │ │ + ldc2l 7, cr15, [r2, #976] @ 0x3d0 │ │ │ │ @ instruction: 0xf43f2800 │ │ │ │ - ldr sl, [r5, #3504]! @ 0xdb0 │ │ │ │ - blvc 0x10afa6c │ │ │ │ - addne pc, r4, #201326595 @ 0xc000003 │ │ │ │ - ldrdne pc, [ip], r4 │ │ │ │ - biceq pc, r2, #201326595 @ 0xc000003 │ │ │ │ - movwls r0, #28754 @ 0x7052 │ │ │ │ - @ instruction: 0xf0059209 │ │ │ │ - andcs r0, r1, #469762048 @ 0x1c000000 │ │ │ │ - @ instruction: 0xf0019308 │ │ │ │ - andls r0, r6, #-1073741817 @ 0xc0000007 │ │ │ │ - stc 5, cr0, [sp, #172] @ 0xac │ │ │ │ - @ instruction: 0xf1007b04 │ │ │ │ - ldmdbcs r5, {r1, r2, r7, r8, r9, pc} │ │ │ │ - ldrbhi pc, [r3], -r0, lsl #4 @ │ │ │ │ - strtmi r4, [r0], -fp, lsl #12 │ │ │ │ - @ instruction: 0xf7f44641 │ │ │ │ - stmdacs r0, {r0, r1, r2, r6, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ - stcge 4, cr15, [sp, #252] @ 0xfc │ │ │ │ - streq lr, [sl, #-1426]! @ 0xfffffa6e │ │ │ │ - movthi pc, #8448 @ 0x2100 @ │ │ │ │ - andcs pc, r2, #335544323 @ 0x14000003 │ │ │ │ - bcs 0x242c44 │ │ │ │ - ldrhi pc, [r9], -r0, lsl #4 │ │ │ │ - @ instruction: 0xf012e8df │ │ │ │ - eorseq r0, lr, #100, 4 @ 0x40000006 │ │ │ │ - mvnseq r0, r6, lsl r2 │ │ │ │ - @ instruction: 0x01b601d7 │ │ │ │ - @ instruction: 0xf8d4028c │ │ │ │ - @ instruction: 0xf005108c │ │ │ │ - andls r0, r8, #1879048192 @ 0x70000000 │ │ │ │ - @ instruction: 0xf0012201 │ │ │ │ - andls r0, r6, #-1073741817 @ 0xc0000007 │ │ │ │ - addne pc, r4, #201326595 @ 0xc000003 │ │ │ │ - biceq pc, r2, #201326595 @ 0xc000003 │ │ │ │ - andcs r9, r1, #-1879048192 @ 0x90000000 │ │ │ │ - movwcs r9, #775 @ 0x307 │ │ │ │ - movwcs lr, #18893 @ 0x49cd │ │ │ │ - andvs pc, r0, #352321536 @ 0x15000000 │ │ │ │ - ldmdbcs r5, {r0, r1, r3, r6, r7, ip, lr, pc} │ │ │ │ - ldrhi pc, [pc], -r0, lsl #4 │ │ │ │ - andcs r4, r0, #11534336 @ 0xb00000 │ │ │ │ - strtmi r4, [r0], -r1, asr #12 │ │ │ │ - blx 0x1d72464 │ │ │ │ - ldc 5, cr14, [pc, #384] @ 0xb4618 │ │ │ │ - vorr.i16 d23, #54528 @ 0xd500 │ │ │ │ - @ instruction: 0xf8d42242 │ │ │ │ - bcc 0xf46d4 │ │ │ │ - @ instruction: 0xf0052100 │ │ │ │ - stmib sp, {r0, r1, r2, r8, sl}^ │ │ │ │ - @ instruction: 0xf000110a │ │ │ │ - tstcs r1, pc, lsl r0 │ │ │ │ - tstls r6, r8, lsl #10 │ │ │ │ - orrne pc, r2, r3, asr #7 │ │ │ │ - blvc 0x1efaf4 │ │ │ │ - biceq pc, r2, #201326595 @ 0xc000003 │ │ │ │ - movwls r9, #28937 @ 0x7109 │ │ │ │ - vpmax.s8 d2, d0, d6 │ │ │ │ - ldm pc, {r1, r3, r4, r5, r6, r7, r8, sl, pc}^ @ │ │ │ │ - msreq SPSR_xc, r2, lsl r0 │ │ │ │ - cmpeq sl, r5, asr r1 │ │ │ │ - teqeq r5, pc, lsr r1 │ │ │ │ - @ instruction: 0x0121012b │ │ │ │ + str sl, [r3, #3486]! @ 0xd9e │ │ │ │ + ldrdcc pc, [ip], r4 │ │ │ │ + andcs r2, r1, r1, lsl #4 │ │ │ │ + andls r2, r6, #0, 2 │ │ │ │ + tstpeq pc, #3 @ p-variant is OBSOLETE │ │ │ │ + sbceq pc, r2, #335544323 @ 0x14000003 │ │ │ │ + smlabteq r4, sp, r9, lr │ │ │ │ + strne pc, [r4, #965] @ 0x3c5 │ │ │ │ + strls r9, [r9, #-519] @ 0xfffffdf9 │ │ │ │ + andeq pc, r7, #6 │ │ │ │ + @ instruction: 0xf4169208 │ │ │ │ + sbcsle r6, lr, r0, lsl #4 │ │ │ │ + vpadd.i8 d2, d0, d5 │ │ │ │ + strbmi r8, [r9], -r2, ror #12 │ │ │ │ + strtmi r2, [r0], -r0, lsl #4 │ │ │ │ + blx 0xfe4f2444 │ │ │ │ + ldreq lr, [r3, #-1412]! @ 0xfffffa7c │ │ │ │ + cmnphi sp, #0, 2 @ p-variant is OBSOLETE │ │ │ │ + movwcs pc, #9158 @ 0x23c6 @ │ │ │ │ + blcs 0x243088 │ │ │ │ + strbhi pc, [r8, #512]! @ 0x200 @ │ │ │ │ + @ instruction: 0xf013e8df │ │ │ │ + andeq r0, r5, #268435460 @ 0x10000004 │ │ │ │ + @ instruction: 0x01bd01dd │ │ │ │ + orreq r0, r0, r0, lsr #3 │ │ │ │ + svcvs 0x0060022b │ │ │ │ + vsubw.u8 q9, , d0 │ │ │ │ + movwls r2, #34050 @ 0x8502 │ │ │ │ + @ instruction: 0xf280fab0 │ │ │ │ + @ instruction: 0x4649b2f3 │ │ │ │ + ldmdbeq r2, {r0, r1, r2, r8, r9, ip, pc}^ │ │ │ │ + movwvs pc, #1046 @ 0x416 @ │ │ │ │ + strpl lr, [r5, #-2509] @ 0xfffff633 │ │ │ │ + @ instruction: 0xf0409204 │ │ │ │ + vhsub.s8 d24, d21, d1 │ │ │ │ + vshl.s64 , , #0 │ │ │ │ + @ instruction: 0xf6430505 │ │ │ │ + vrshr.s64 d17, d9, #64 │ │ │ │ + stmdacs r0, {r1, r3, r9} │ │ │ │ + qadd16mi fp, sl, r8 │ │ │ │ + andls r2, r0, r1 │ │ │ │ + @ instruction: 0xf7f34620 │ │ │ │ + strb pc, [pc, #-2521] @ 0xb3b07 @ │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r0, sp │ │ │ │ - andeq r0, r0, r1 │ │ │ │ ... │ │ │ │ - vqrdmlsh.s q11, , d0[4] │ │ │ │ - strbmi r2, [r1], -r2, lsl #6 │ │ │ │ - movwcc lr, #22989 @ 0x59cd │ │ │ │ - @ instruction: 0xf280fab0 │ │ │ │ - movwls fp, #29419 @ 0x72eb │ │ │ │ - ldmdbeq r2, {r8, r9, sp}^ │ │ │ │ - andls r9, r4, #8, 6 @ 0x20000000 │ │ │ │ - movwvs pc, #1045 @ 0x415 @ │ │ │ │ - adchi pc, r0, #64 @ 0x40 │ │ │ │ - ldrbcc pc, [sp, #581]! @ 0x245 @ │ │ │ │ - streq pc, [r5, #-704] @ 0xfffffd40 │ │ │ │ - addsne pc, r9, #70254592 @ 0x4300000 │ │ │ │ - andeq pc, sl, #192, 4 │ │ │ │ - svclt 0x00182800 │ │ │ │ - andcs r4, r1, sl, lsr #12 │ │ │ │ - strtmi r9, [r0], -r0 │ │ │ │ - @ instruction: 0xf99af7f3 │ │ │ │ - streq lr, [r9, #-1290]! @ 0xfffffaf6 │ │ │ │ - subhi pc, ip, #0, 2 │ │ │ │ - ldrsbcs pc, [r0], #132 @ 0x84 @ │ │ │ │ - movweq pc, #41795 @ 0xa343 @ │ │ │ │ - @ instruction: 0xf10006d2 │ │ │ │ - @ instruction: 0xf8948583 │ │ │ │ - @ instruction: 0xf64920d9 │ │ │ │ - vsra.s64 , q10, #64 │ │ │ │ - @ instruction: 0x46202197 │ │ │ │ - svclt 0x000c2a00 │ │ │ │ - andcs r2, r4, #8, 4 @ 0x80000000 │ │ │ │ - bl 0x14f394 │ │ │ │ - @ instruction: 0xf7ed3203 │ │ │ │ - strbt pc, [pc], #3513 @ 0xb4578 @ │ │ │ │ - vaddw.u8 q9, , d0 │ │ │ │ - rsclt r2, sl, #134217728 @ 0x8000000 │ │ │ │ - stmib sp, {r3, r8, ip, pc}^ │ │ │ │ - streq r3, [r9, #-773]! @ 0xfffffcfb │ │ │ │ - @ instruction: 0xf1009207 │ │ │ │ - svcvs 0x0063826e │ │ │ │ - strbmi r2, [r1], -r1, lsl #4 │ │ │ │ - blx 0xfed98d98 │ │ │ │ + subcs pc, r2, #402653187 @ 0x18000003 │ │ │ │ + ldrdcc pc, [ip], r4 │ │ │ │ + tstcs r0, r1, lsl #20 │ │ │ │ + streq pc, [r7], -r6 │ │ │ │ + stmib sp, {r0, sp}^ │ │ │ │ + @ instruction: 0xf003110a │ │ │ │ + vorr.i32 d16, #57088 @ 0x0000df00 │ │ │ │ + strls r1, [r8], -r2, lsl #3 │ │ │ │ + strbeq pc, [r2, #965] @ 0x3c5 @ │ │ │ │ + strls r9, [r7, #-265] @ 0xfffffef7 │ │ │ │ + tstls r6, r1, lsl #2 │ │ │ │ + stmib sp, {r8, sp}^ │ │ │ │ + bcs 0x234938 │ │ │ │ + ldrbhi pc, [fp, #512] @ 0x200 @ │ │ │ │ + @ instruction: 0xf012e8df │ │ │ │ + tsteq r5, r1, lsr #2 │ │ │ │ + tsteq r3, ip, lsl #2 │ │ │ │ + ldrshteq r0, [r1], #10 │ │ │ │ + ldreq r0, [r0, #-232]! @ 0xffffff18 │ │ │ │ + subhi pc, r3, #0, 2 │ │ │ │ + ldrsbcc pc, [r0], #132 @ 0x84 @ │ │ │ │ + andeq pc, sl, #335544321 @ 0x14000001 │ │ │ │ + @ instruction: 0xf10006d9 │ │ │ │ + @ instruction: 0xf89485e1 │ │ │ │ + @ instruction: 0x462030d9 │ │ │ │ + @ instruction: 0xf6492b00 │ │ │ │ + vrsra.s64 , q10, #64 │ │ │ │ + blvs 0xfe6fd3c0 │ │ │ │ + movwcs fp, #36620 @ 0x8f0c │ │ │ │ + bl 0x17d17c │ │ │ │ + @ instruction: 0xf7ed3202 │ │ │ │ + str pc, [r5, #-3515] @ 0xfffff245 │ │ │ │ + vsubw.u8 q9, , d0 │ │ │ │ + movwls r2, #34050 @ 0x8502 │ │ │ │ + rscslt r0, r3, #209715200 @ 0xc800000 │ │ │ │ + strpl lr, [r5, #-2509] @ 0xfffff633 │ │ │ │ + @ instruction: 0xf1009307 │ │ │ │ + svcvs 0x0063824c │ │ │ │ + strbmi r2, [r9], -r1, lsl #4 │ │ │ │ + blx 0xfed98d94 │ │ │ │ strtmi pc, [r0], -r3, lsl #7 │ │ │ │ rsbscc pc, sp, #1342177284 @ 0x50000004 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ movwls r0, #18779 @ 0x495b │ │ │ │ - @ instruction: 0xf9c0f7f3 │ │ │ │ - @ instruction: 0xf8d4e4d4 │ │ │ │ - addslt ip, sl, #116 @ 0x74 │ │ │ │ - cdpeq 0, 0, cr15, cr7, cr5, {0} │ │ │ │ - blx 0xfefb5a60 │ │ │ │ - b 0x14b13f0 │ │ │ │ - vshr.u64 d17, d2, #62 │ │ │ │ - b 0x14750d0 │ │ │ │ - @ instruction: 0xf1401353 │ │ │ │ - vrshr.u64 d24, d2, #59 │ │ │ │ - @ instruction: 0xf0002541 │ │ │ │ - stccs 0, cr0, [r2, #-28] @ 0xffffffe4 │ │ │ │ - sbchi pc, r4, #0 │ │ │ │ - @ instruction: 0xf0002d03 │ │ │ │ - strbmi r8, [r1], -r3, ror #5 │ │ │ │ - stmib sp, {r0, r8, sl, fp, sp}^ │ │ │ │ - stmib sp, {r2, r9, sl, fp, ip, sp}^ │ │ │ │ - @ instruction: 0xf0002006 │ │ │ │ - vqsub.s8 q12, , q1 │ │ │ │ - vrsra.s64 , , #64 │ │ │ │ - @ instruction: 0xf6430305 │ │ │ │ - vrshr.s64 d17, d9, #64 │ │ │ │ - @ instruction: 0xf1bc020a │ │ │ │ - svclt 0x00180f00 │ │ │ │ + @ instruction: 0xf9d0f7f3 │ │ │ │ + svcvs 0x0060e4ea │ │ │ │ + biceq pc, r2, r5, asr #7 │ │ │ │ + andeq pc, r7, #6 │ │ │ │ + strne pc, [r9, #965] @ 0x3c5 │ │ │ │ + @ instruction: 0xf380fab0 │ │ │ │ + svcvs 0x0000f416 │ │ │ │ + cmpne r3, #323584 @ 0x4f000 │ │ │ │ + subshi pc, ip, #0 │ │ │ │ + strbcs pc, [r1], -r6, asr #7 @ │ │ │ │ + streq pc, [r7, #-5] │ │ │ │ + @ instruction: 0xf0002e02 │ │ │ │ + mcrcs 2, 0, r8, cr3, cr10, {3} │ │ │ │ + addshi pc, r9, #0 │ │ │ │ + strne lr, [r6, #-2509] @ 0xfffff633 │ │ │ │ + strbmi r2, [r9], -r1, lsl #28 │ │ │ │ + andcc lr, r4, #3358720 @ 0x334000 │ │ │ │ + addhi pc, r8, #0 │ │ │ │ + mvnscc pc, #1342177284 @ 0x50000004 │ │ │ │ + movweq pc, #21184 @ 0x52c0 @ │ │ │ │ + addsne pc, r9, #70254592 @ 0x4300000 │ │ │ │ + andeq pc, sl, #192, 4 │ │ │ │ + svclt 0x00182800 │ │ │ │ movwcs r4, #5658 @ 0x161a │ │ │ │ - ldc 3, cr9, [pc, #-0] @ 0xb4610 │ │ │ │ + ldc 3, cr9, [pc, #-0] @ 0xb4608 │ │ │ │ movwcs r7, #2887 @ 0xb47 │ │ │ │ stc 6, cr4, [sp, #128] @ 0x80 │ │ │ │ @ instruction: 0xf7f27b08 │ │ │ │ - ldr pc, [fp], #3981 @ 0xf8d │ │ │ │ - @ instruction: 0xf0002d00 │ │ │ │ - ldrmi r8, [sp], -r5, asr #3 │ │ │ │ + ldrt pc, [r3], #3999 @ 0xf9f @ │ │ │ │ + @ instruction: 0xf0002e00 │ │ │ │ + @ instruction: 0x462e81b0 │ │ │ │ ldrdeq pc, [r8], #132 @ 0x84 │ │ │ │ @ instruction: 0xf080fab0 │ │ │ │ @ instruction: 0xf78e0940 │ │ │ │ - stmdacs r0, {r0, r2, r4, r5, r6, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ - stcge 4, cr15, [r7], {63} @ 0x3f │ │ │ │ - ldreq pc, [pc, #-5]! @ 0xb463b │ │ │ │ - @ instruction: 0xf47f2d3c │ │ │ │ - @ instruction: 0xf894ac82 │ │ │ │ - blcs 0xc09b0 │ │ │ │ - ldclge 4, cr15, [sp], #-252 @ 0xffffff04 │ │ │ │ - blcs 0xd03e0 │ │ │ │ - ldrthi pc, [r8], #-64 @ 0xffffffc0 @ │ │ │ │ + stmdacs r0, {r0, r3, r4, r5, r6, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ + ldcge 4, cr15, [pc], {63} @ 0x3f │ │ │ │ + ldrteq pc, [pc], -r6 @ │ │ │ │ + @ instruction: 0xf47f2e3c │ │ │ │ + @ instruction: 0xf894ac9a │ │ │ │ + blcs 0xc09a8 │ │ │ │ + ldcge 4, cr15, [r5], {63} @ 0x3f │ │ │ │ + blcs 0xd03d8 │ │ │ │ + strhi pc, [lr], #-64 @ 0xffffffc0 │ │ │ │ mvnspl pc, #76546048 @ 0x4900000 │ │ │ │ orrscs pc, r7, #192, 4 │ │ │ │ strtmi r2, [r0], -r0, lsl #4 │ │ │ │ @ instruction: 0xf7ed6bd9 │ │ │ │ - stcvs 13, cr15, [r3, #252]! @ 0xfc │ │ │ │ + stcvs 13, cr15, [r3, #268]! @ 0x10c │ │ │ │ andscs r6, r0, r3, ror #11 │ │ │ │ - blx 0xffa72642 │ │ │ │ + blx 0xffef263a │ │ │ │ rscvs r2, r3, r2, lsl #6 │ │ │ │ - stccs 4, cr14, [r0, #-440] @ 0xfffffe48 │ │ │ │ - @ instruction: 0x81acf000 │ │ │ │ - ldmdane pc!, {r6, r9, ip, sp, lr, pc}^ @ │ │ │ │ - @ instruction: 0xf10006cd │ │ │ │ - streq r8, [r8], #1244 @ 0x4dc │ │ │ │ - mrrcge 5, 7, pc, sp, cr15 @ │ │ │ │ - mcr2 7, 2, pc, cr12, cr11, {4} @ │ │ │ │ - subeq lr, r8, #323584 @ 0x4f000 │ │ │ │ - ldmpl r4!, {r0, r3, r6, r9, sl, ip, sp, lr, pc}^ │ │ │ │ - ldmcs r7, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ - @ instruction: 0xf8d84605 │ │ │ │ - @ instruction: 0xf7a01038 │ │ │ │ - @ instruction: 0xf06ffed1 │ │ │ │ + cdpcs 4, 0, cr14, cr0, cr6, {4} │ │ │ │ + orrshi pc, r5, r0 │ │ │ │ + ldrbtne pc, [pc], -r0, asr #4 @ │ │ │ │ + @ instruction: 0xf10006cb │ │ │ │ + streq r8, [sp], #1340 @ 0x53c │ │ │ │ + ldclge 5, cr15, [r5], #-508 @ 0xfffffe04 │ │ │ │ + mrc2 7, 2, pc, cr0, cr11, {4} │ │ │ │ + @ instruction: 0xf6490072 │ │ │ │ + @ instruction: 0xf2c056f4 │ │ │ │ + @ instruction: 0x46052697 │ │ │ │ + @ instruction: 0xf7a06bb1 │ │ │ │ + @ instruction: 0xf06ffed7 │ │ │ │ strtmi r0, [r9], -r3, lsl #4 │ │ │ │ @ instruction: 0xf7a24628 │ │ │ │ - stcvs 12, cr15, [r1, #324]! @ 0x144 │ │ │ │ - strtmi r6, [r0], -r2, lsr #17 │ │ │ │ - @ instruction: 0xf8d81a52 │ │ │ │ - @ instruction: 0xf0421038 │ │ │ │ - @ instruction: 0xf7ed0201 │ │ │ │ - andcs pc, r3, #960 @ 0x3c0 │ │ │ │ - strtmi r6, [r9], -r2, ror #1 │ │ │ │ + stmiavs r3!, {r0, r1, r2, r4, r6, sl, fp, ip, sp, lr, pc} │ │ │ │ + strtmi r6, [r0], -r2, lsr #27 │ │ │ │ + bne 0xfe74f578 │ │ │ │ + andeq pc, r1, #66 @ 0x42 │ │ │ │ + ldc2 7, cr15, [r6, #-948] @ 0xfffffc4c │ │ │ │ + rscvs r2, r3, r3, lsl #6 │ │ │ │ andeq pc, r1, #111 @ 0x6f │ │ │ │ - ldrsbteq pc, [ip], -r8 @ │ │ │ │ - ldc2 7, cr15, [lr], #-648 @ 0xfffffd78 │ │ │ │ + blvs 0xffcc5f6c │ │ │ │ + mcrr2 7, 10, pc, r6, cr2 @ │ │ │ │ andcs r4, r1, #40, 12 @ 0x2800000 │ │ │ │ @ instruction: 0xf7a24629 │ │ │ │ - @ instruction: 0x4628fc39 │ │ │ │ + strtmi pc, [r8], -r1, asr #24 │ │ │ │ @ instruction: 0x13a4f642 │ │ │ │ orrscs pc, r7, #192, 4 │ │ │ │ subsne pc, r1, #64, 4 │ │ │ │ @ instruction: 0xf7a36819 │ │ │ │ - @ instruction: 0xf04ffd7f │ │ │ │ + @ instruction: 0xf04ffd87 │ │ │ │ strbvs r3, [r3, #1023]! @ 0x3ff │ │ │ │ - strtmi lr, [r0], -sl, lsr #8 │ │ │ │ - @ instruction: 0xf7f39302 │ │ │ │ - blls 0x174300 │ │ │ │ - @ instruction: 0xf47f2d00 │ │ │ │ - str sl, [r3], #-3214 @ 0xfffff372 │ │ │ │ - vtst.8 d2, d0, d5 │ │ │ │ - @ instruction: 0x460384d6 │ │ │ │ - andcs r4, r9, #68157440 @ 0x4100000 │ │ │ │ - @ instruction: 0xf7f44620 │ │ │ │ - ldr pc, [r7], #-2727 @ 0xfffff559 │ │ │ │ - vtst.8 d2, d0, d5 │ │ │ │ - strmi r8, [r3], -ip, asr #9 │ │ │ │ - andcs r4, r0, #68157440 @ 0x4100000 │ │ │ │ - @ instruction: 0xf7f44620 │ │ │ │ - str pc, [sp], #-2717 @ 0xfffff563 │ │ │ │ - vtst.8 d2, d0, d5 │ │ │ │ - strmi r8, [r3], -r2, asr #9 │ │ │ │ - andcs r4, r1, #68157440 @ 0x4100000 │ │ │ │ + strtmi lr, [r0], -r6, asr #8 │ │ │ │ + @ instruction: 0xff14f7f3 │ │ │ │ + @ instruction: 0xf47f2e00 │ │ │ │ + strt sl, [r1], #-3244 @ 0xfffff354 │ │ │ │ + vpadd.i8 d2, d0, d5 │ │ │ │ + @ instruction: 0x46498514 │ │ │ │ + strtmi r2, [r0], -r9, lsl #4 │ │ │ │ + blx 0xff0f26e0 │ │ │ │ + blcs 0x62d7ec │ │ │ │ + strhi pc, [fp, #-512] @ 0xfffffe00 │ │ │ │ + andcs r4, r0, #76546048 @ 0x4900000 │ │ │ │ @ instruction: 0xf7f44620 │ │ │ │ - str pc, [r3], #-2707 @ 0xfffff56d │ │ │ │ - vtst.8 d2, d0, d5 │ │ │ │ - @ instruction: 0x460384b8 │ │ │ │ - andcs r4, r2, #68157440 @ 0x4100000 │ │ │ │ + strt pc, [sp], #-2743 @ 0xfffff549 │ │ │ │ + vpadd.i8 d2, d0, d5 │ │ │ │ + strbmi r8, [r9], -r2, lsl #10 │ │ │ │ + strtmi r2, [r0], -r1, lsl #4 │ │ │ │ + blx 0xfec72704 │ │ │ │ + blcs 0x62d7c8 │ │ │ │ + ldrbthi pc, [r9], #512 @ 0x200 @ │ │ │ │ + andcs r4, r2, #76546048 @ 0x4900000 │ │ │ │ @ instruction: 0xf7f44620 │ │ │ │ - @ instruction: 0xf7fffa89 │ │ │ │ - ldmdacs r5, {r0, r3, r4, r5, r6, r7, r8, r9, fp, ip, sp, pc} │ │ │ │ - strthi pc, [sp], #512 @ 0x200 │ │ │ │ - strbmi r4, [r1], -r3, lsl #12 │ │ │ │ + ldr pc, [fp], #-2725 @ 0xfffff55b │ │ │ │ + vpadd.i8 d2, d0, d5 │ │ │ │ + @ instruction: 0x464984f0 │ │ │ │ strtmi r2, [r0], -r8, lsl #4 │ │ │ │ - blx 0x2072748 │ │ │ │ - bllt 0xffc72778 │ │ │ │ - vtst.8 d2, d0, d5 │ │ │ │ - strmi r8, [r3], -r2, lsr #9 │ │ │ │ - andcs r4, r0, #68157440 @ 0x4100000 │ │ │ │ + blx 0xfe7f2728 │ │ │ │ + blcs 0x62d7a4 │ │ │ │ + strbthi pc, [r7], #512 @ 0x200 @ │ │ │ │ + andcs r4, r0, #76546048 @ 0x4900000 │ │ │ │ @ instruction: 0xf7f44620 │ │ │ │ - stmdacs r0, {r0, r2, r3, r4, r5, r6, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ - blge 0xff7b1890 │ │ │ │ - bllt 0xff8f2794 │ │ │ │ - vtst.8 d2, d0, d5 │ │ │ │ - @ instruction: 0x46038494 │ │ │ │ - andcs r4, r1, #68157440 @ 0x4100000 │ │ │ │ + stmdacs r0, {r0, r2, r3, r4, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ + stcge 4, cr15, [r1], {63} @ 0x3f │ │ │ │ + blcs 0x62d78c │ │ │ │ + ldrbhi pc, [fp], #512 @ 0x200 @ │ │ │ │ + andcs r4, r1, #76546048 @ 0x4900000 │ │ │ │ @ instruction: 0xf7f44620 │ │ │ │ - stmdacs r0, {r0, r1, r2, r3, r5, r6, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ - blge 0xff4318ac │ │ │ │ - bllt 0xff5727b0 │ │ │ │ - @ instruction: 0xf005b298 │ │ │ │ - ldc 5, cr0, [pc, #-28] @ 0xb47a0 │ │ │ │ - movwcs r7, #2994 @ 0xbb2 │ │ │ │ - strbmi r0, [r1], -r2, lsl #18 │ │ │ │ - andeq pc, r8, #2 │ │ │ │ - sbceq pc, r3, r0, asr #7 │ │ │ │ - andls r4, r7, sl, rrx │ │ │ │ - andls r2, r5, #53248 @ 0xd000 │ │ │ │ - strtmi r9, [r0], -r6, lsl #4 │ │ │ │ - andcs fp, r2, #12, 30 @ 0x30 │ │ │ │ - andls r2, r0, #268435456 @ 0x10000000 │ │ │ │ + stmdacs r0, {r0, r4, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ + blge 0xffe31884 │ │ │ │ + bllt 0xfff72788 │ │ │ │ + @ instruction: 0xf006092b │ │ │ │ + @ instruction: 0xf0030607 │ │ │ │ + ldc 3, cr0, [pc, #-32] @ 0xb4778 │ │ │ │ + rsbsmi r7, r3, fp, lsr #23 │ │ │ │ + blcs 0x4060c4 │ │ │ │ + svclt 0x000c9306 │ │ │ │ + andcs r2, r1, #536870912 @ 0x20000000 │ │ │ │ + strtmi r9, [r0], -r5, lsl #6 │ │ │ │ + andls r2, r0, #0, 6 │ │ │ │ rsbscc pc, sp, #1342177284 @ 0x50000004 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ - stc 3, cr9, [sp, #16] │ │ │ │ - @ instruction: 0xf7f27b08 │ │ │ │ - @ instruction: 0xf7ffff0f │ │ │ │ - addslt fp, r8, #181248 @ 0x2c400 │ │ │ │ - blvc 0xff16fc78 │ │ │ │ - streq pc, [r7, #-5] │ │ │ │ - stmdbeq r2, {r8, r9, sp} │ │ │ │ - @ instruction: 0xf0024641 │ │ │ │ - vsubl.u8 q8, d0, d8 │ │ │ │ - rsbmi r0, sl, r3, asr #1 │ │ │ │ - stmib sp, {r0, r1, r2, ip, pc}^ │ │ │ │ - strtmi r2, [r0], -r5, lsl #4 │ │ │ │ + strbeq pc, [r3, #965] @ 0x3c5 @ │ │ │ │ + strls r9, [r7, #-772] @ 0xfffffcfc │ │ │ │ + blvc 0x2efdf8 │ │ │ │ + @ instruction: 0xff32f7f2 │ │ │ │ + bllt 0xff7727c8 │ │ │ │ + @ instruction: 0xed1f092a │ │ │ │ + @ instruction: 0xf0067bb9 │ │ │ │ + @ instruction: 0xf0020607 │ │ │ │ + rsbsmi r0, r2, r8, lsl #4 │ │ │ │ + vsubw.u8 q9, , d0 │ │ │ │ + andls r0, r5, #817889280 @ 0x30c00000 │ │ │ │ + strcs lr, [r6, #-2509] @ 0xfffff633 │ │ │ │ + strtmi r4, [r0], -r9, asr #12 │ │ │ │ vcgt.s8 d25, d3, d0 │ │ │ │ vrshr.s64 , , #64 │ │ │ │ strcs r0, [r1, #-522] @ 0xfffffdf6 │ │ │ │ - blvc 0x2efe5c │ │ │ │ + blvc 0x2efe30 │ │ │ │ @ instruction: 0xf7f29504 │ │ │ │ - @ instruction: 0xf7fffe85 │ │ │ │ - addslt fp, r8, #150528 @ 0x24c00 │ │ │ │ - streq pc, [r7, #-5] │ │ │ │ - blvc 0xff2efeb8 │ │ │ │ - stmdbeq r2, {r8, r9, sp} │ │ │ │ - @ instruction: 0xf0024641 │ │ │ │ - vsubl.u8 q8, d0, d8 │ │ │ │ - rsbmi r0, sl, r3, asr #1 │ │ │ │ - bcs 0x41886c │ │ │ │ - andls r9, r6, #1342177280 @ 0x50000000 │ │ │ │ - svclt 0x00144620 │ │ │ │ - andcs r2, r2, #268435456 @ 0x10000000 │ │ │ │ + @ instruction: 0xf7fffea9 │ │ │ │ + stmdbeq fp!, {r0, r2, r3, r4, r5, r7, r8, r9, fp, ip, sp, pc} │ │ │ │ + streq pc, [r7], -r6 │ │ │ │ + movweq pc, #32771 @ 0x8003 @ │ │ │ │ + blvc 0xff36fc90 │ │ │ │ + @ instruction: 0x46494073 │ │ │ │ + movwls r2, #27405 @ 0x6b0d │ │ │ │ + andcs fp, r1, #20, 30 @ 0x50 │ │ │ │ + movwls r2, #20994 @ 0x5202 │ │ │ │ + movwcs r4, #1568 @ 0x620 │ │ │ │ vhsub.s8 d25, d5, d0 │ │ │ │ vrshr.s64 , , #64 │ │ │ │ - movwls r0, #16901 @ 0x4205 │ │ │ │ - blvc 0x2efea0 │ │ │ │ - mcr2 7, 3, pc, cr4, cr2, {7} @ │ │ │ │ - bllt 0x1d72870 │ │ │ │ - sbceq pc, r2, #201326595 @ 0xc000003 │ │ │ │ - vqrdmlsh.s q11, , d3[4] │ │ │ │ - @ instruction: 0xf0051181 │ │ │ │ - blx 0xfed75ca0 │ │ │ │ - stmdbcs r2, {r0, r1, r7, r8, r9, ip, sp, lr, pc} │ │ │ │ - cmpne r3, #323584 @ 0x4f000 │ │ │ │ - rschi pc, r1, #0 │ │ │ │ - @ instruction: 0xf0002903 │ │ │ │ - stmdbcs r1, {r1, r3, r6, r7, r9, pc} │ │ │ │ - addhi pc, sl, #0 │ │ │ │ - blvc 0xfecaff1c │ │ │ │ - andls r4, r7, #68157440 @ 0x4100000 │ │ │ │ - andcs r4, r1, #32, 12 @ 0x2000000 │ │ │ │ - vhsub.s8 d25, d5, d0 │ │ │ │ - vsubl.s8 q11, d16, d1 │ │ │ │ - stmib sp, {r0, r2, r9}^ │ │ │ │ - movwls r5, #17669 @ 0x4505 │ │ │ │ - blvc 0x2efef0 │ │ │ │ - mrc2 7, 1, pc, cr12, cr2, {7} │ │ │ │ - bllt 0x13728c0 │ │ │ │ - addne pc, r1, #335544323 @ 0x14000003 │ │ │ │ - biceq pc, r2, #201326595 @ 0xc000003 │ │ │ │ - streq pc, [r7, #-5] │ │ │ │ - @ instruction: 0xf0002a02 │ │ │ │ - bcs 0x195358 │ │ │ │ - addshi pc, r3, #0 │ │ │ │ + vsubl.u8 q8, d5, d5 │ │ │ │ + movwls r0, #17859 @ 0x45c3 │ │ │ │ + stc 5, cr9, [sp, #28] │ │ │ │ + @ instruction: 0xf7f27b08 │ │ │ │ + @ instruction: 0xf7fffe89 │ │ │ │ + svcvs 0x0063bb9d │ │ │ │ + addne pc, r1, #402653187 @ 0x18000003 │ │ │ │ + strbeq pc, [r2, #965] @ 0x3c5 @ │ │ │ │ + streq pc, [r7], -r6 │ │ │ │ + @ instruction: 0xf383fab3 │ │ │ │ + b 0x147f064 │ │ │ │ + @ instruction: 0xf0001353 │ │ │ │ + bcs 0x195318 │ │ │ │ + addshi pc, r6, #0 │ │ │ │ @ instruction: 0xf0002a01 │ │ │ │ - stmib sp, {r0, r1, r4, r5, r6, r9, pc}^ │ │ │ │ - vcgt.s8 d21, d5, d6 │ │ │ │ + ldc 2, cr8, [pc, #748] @ 0xb4b5c │ │ │ │ + andcs r7, r1, #211968 @ 0x33c00 │ │ │ │ + andls r4, r0, #76546048 @ 0x4900000 │ │ │ │ + vmax.s8 d20, d5, d16 │ │ │ │ + vsubl.s8 q11, d16, d1 │ │ │ │ + strls r0, [r7, #-517] @ 0xfffffdfb │ │ │ │ + strvs lr, [r5], -sp, asr #19 │ │ │ │ + stc 3, cr9, [sp, #16] │ │ │ │ + @ instruction: 0xf7f27b08 │ │ │ │ + @ instruction: 0xf7fffe61 │ │ │ │ + vbic.i16 , #58624 @ 0xe500 │ │ │ │ + vsubw.u8 , , d1 │ │ │ │ + @ instruction: 0xf00605c2 │ │ │ │ + blcs 0x1360c0 │ │ │ │ + sbchi pc, r7, #0 │ │ │ │ + @ instruction: 0xf0002b03 │ │ │ │ + blcs 0x115114 │ │ │ │ + adchi pc, r4, #0 │ │ │ │ + vcgt.s8 d18, d5, d0 │ │ │ │ vmvn.i32 d22, #1280 @ 0x00000500 │ │ │ │ - movwcs r0, #517 @ 0x205 │ │ │ │ - movwls r4, #1601 @ 0x641 │ │ │ │ - ldc 3, cr2, [pc, #4] @ 0xb48fc │ │ │ │ - @ instruction: 0x46207b95 │ │ │ │ - blvc 0x1eff34 │ │ │ │ - blvc 0xfe66ff80 │ │ │ │ - blvc 0x2eff3c │ │ │ │ - mrc2 7, 0, pc, cr6, cr2, {7} │ │ │ │ - bllt 0x9f290c │ │ │ │ - vqrdmlsh.s q11, , d0[4] │ │ │ │ - vmla.f q8, , d2[0] │ │ │ │ - @ instruction: 0xf0051281 │ │ │ │ - blx 0xfecb5d3c │ │ │ │ - bcs 0x171724 │ │ │ │ - cmpne r3, #323584 @ 0x4f000 │ │ │ │ - eorhi pc, pc, #0 │ │ │ │ - @ instruction: 0xf0002a03 │ │ │ │ - bcs 0x115198 │ │ │ │ - andhi pc, r4, #0 │ │ │ │ - tstls r8, r1, lsl #4 │ │ │ │ - strbmi r9, [r1], -r0, lsl #4 │ │ │ │ + movwls r0, #517 @ 0x205 │ │ │ │ + movwcs r4, #5705 @ 0x1649 │ │ │ │ + strvs lr, [r6, #-2509] @ 0xfffff633 │ │ │ │ + blvc 0xfeeeff48 │ │ │ │ + stc 6, cr4, [sp, #128] @ 0x80 │ │ │ │ + vldr d7, [pc, #32] @ 0xb48f4 │ │ │ │ + vstr d7, [sp, #712] @ 0x2c8 │ │ │ │ + @ instruction: 0xf7f27b04 │ │ │ │ + @ instruction: 0xf7fffe3b │ │ │ │ + @ instruction: 0xf006bb4f │ │ │ │ + vrsubhn.i16 d16, , │ │ │ │ + cdpcs 5, 8, cr0, cr0, cr3, {6} │ │ │ │ + @ instruction: 0xf0009504 │ │ │ │ + @ instruction: 0xf63f82b4 │ │ │ │ + vmovcs.16 d0[0], sl │ │ │ │ + blge 0xfb1af8 │ │ │ │ + strtmi r4, [r0], -r9, asr #12 │ │ │ │ + @ instruction: 0xf946f7f0 │ │ │ │ + @ instruction: 0xf43f2800 │ │ │ │ + @ instruction: 0xf7ffab34 │ │ │ │ + svcvs 0x0060bb39 │ │ │ │ + addne pc, r1, #402653187 @ 0x18000003 │ │ │ │ + strbeq pc, [r2, #965] @ 0x3c5 @ │ │ │ │ + streq pc, [r7], -r6 │ │ │ │ + @ instruction: 0xf380fab0 │ │ │ │ + b 0x147f12c │ │ │ │ + @ instruction: 0xf0001353 │ │ │ │ + bcs 0x195154 │ │ │ │ + mvnshi pc, r0 │ │ │ │ + @ instruction: 0xf0002a01 │ │ │ │ + andcs r8, r1, #-1073741769 @ 0xc0000037 │ │ │ │ + andls r4, r0, #76546048 @ 0x4900000 │ │ │ │ vmax.s8 d20, d5, d16 │ │ │ │ vmvn.i32 , #3328 @ 0x00000d00 │ │ │ │ - stmib sp, {r0, r2, r9}^ │ │ │ │ - movwls r5, #17670 @ 0x4506 │ │ │ │ - strls r2, [r5, #-1280] @ 0xfffffb00 │ │ │ │ - strls r2, [r9, #-1282] @ 0xfffffafe │ │ │ │ - @ instruction: 0xff2af7f2 │ │ │ │ - blt 0xffff295c │ │ │ │ - streq pc, [r7, #5] │ │ │ │ - biceq pc, r3, #201326595 @ 0xc000003 │ │ │ │ - movwls r2, #19840 @ 0x4d80 │ │ │ │ - adchi pc, r3, #0 │ │ │ │ - bge 0xffbb2270 │ │ │ │ - @ instruction: 0xf47f2d00 │ │ │ │ - strbmi sl, [r1], -r8, ror #21 │ │ │ │ - @ instruction: 0xf7f04620 │ │ │ │ - stmdacs r0, {r0, r3, r4, r5, r6, r7, fp, ip, sp, lr, pc} │ │ │ │ - bge 0xff931a84 │ │ │ │ - blt 0xffa72988 │ │ │ │ - @ instruction: 0xf0230919 │ │ │ │ - @ instruction: 0xf00152e8 │ │ │ │ - strtmi r7, [r0], -r0, lsl #3 │ │ │ │ - movwls r4, #8977 @ 0x2311 │ │ │ │ + strls r0, [r8, #-517] @ 0xfffffdfb │ │ │ │ + stmib sp, {r8, sl, sp}^ │ │ │ │ + strls r6, [r5, #-1542] @ 0xfffff9fa │ │ │ │ + movwls r2, #17666 @ 0x4502 │ │ │ │ + @ instruction: 0xf7f29509 │ │ │ │ + @ instruction: 0xf7ffff39 │ │ │ │ + stmdbeq r9!, {r0, r4, r8, r9, fp, ip, sp, pc} │ │ │ │ + mvnpl pc, #37 @ 0x25 │ │ │ │ + orrvc pc, r0, r1 │ │ │ │ + tstmi r9, #32, 12 @ 0x2000000 │ │ │ │ orrpl pc, r0, r1, asr #32 │ │ │ │ - blx 0x1d70a2c │ │ │ │ - stmdacs r0, {r1, r8, r9, fp, ip, pc} │ │ │ │ - blge 0xff0b1aa8 │ │ │ │ - blt 0xff5f29ac │ │ │ │ - ldrsbne pc, [r0], #132 @ 0x84 @ │ │ │ │ - strle r0, [pc], #-1549 @ 0xb49b8 │ │ │ │ - @ instruction: 0xf53f06ca │ │ │ │ - @ instruction: 0xf7ffabb6 │ │ │ │ - ldrmi fp, [r9], -r4, asr #21 │ │ │ │ - movwls r4, #9760 @ 0x2620 │ │ │ │ - cdp2 0, 12, cr15, cr4, cr1, {0} │ │ │ │ - stmdacs r0, {r1, r8, r9, fp, ip, pc} │ │ │ │ - blge 0xfebb1ad0 │ │ │ │ - blt 0xff0f29d4 │ │ │ │ - @ instruction: 0xf57f0708 │ │ │ │ - ldrb sl, [r7], #-2728 @ 0xfffff558 │ │ │ │ - stc2 7, cr15, [r4], #620 @ 0x26c │ │ │ │ - ldrsbcc pc, [r0], #132 @ 0x84 @ │ │ │ │ - streq pc, [sl, #-965] @ 0xfffffc3b │ │ │ │ - ldrbeq r4, [fp], r0, lsl #13 │ │ │ │ - @ instruction: 0x83adf100 │ │ │ │ - @ instruction: 0xf045006d │ │ │ │ - @ instruction: 0xf6490201 │ │ │ │ - vshl.s64 , q10, #0 │ │ │ │ - blvs 0xfeafe060 │ │ │ │ - stc2 7, cr15, [r2, #-640]! @ 0xfffffd80 │ │ │ │ - stcvs 8, cr6, [r2, #652]! @ 0x28c │ │ │ │ - blvs 0xfeb06290 │ │ │ │ - @ instruction: 0xf0421a9a │ │ │ │ - @ instruction: 0xf7ed0201 │ │ │ │ - movwcs pc, #15207 @ 0x3b67 @ │ │ │ │ - @ instruction: 0xf06f60e3 │ │ │ │ - strbmi r0, [r1], -r1, lsl #4 │ │ │ │ - @ instruction: 0xf7a26be8 │ │ │ │ - @ instruction: 0x4640fa97 │ │ │ │ - strbmi r2, [r1], -r1, lsl #4 │ │ │ │ - blx 0xfe5728bc │ │ │ │ - ldrb r4, [r7], -r0, asr #12 │ │ │ │ - blvc 0x12700b8 │ │ │ │ - stmib sp, {r8, r9, sp}^ │ │ │ │ - strtmi r1, [r0], -r6, lsl #4 │ │ │ │ - strbmi r2, [r1], -r1, lsl #4 │ │ │ │ - vhsub.s8 d25, d5, d0 │ │ │ │ - vrshr.s64 , , #64 │ │ │ │ - movwls r0, #33285 @ 0x8205 │ │ │ │ - blvc 0x1f008c │ │ │ │ - @ instruction: 0xff0cf7f2 │ │ │ │ - blt 0x1ff2a5c │ │ │ │ + blx 0x14f09fc │ │ │ │ + @ instruction: 0xf43f2800 │ │ │ │ + @ instruction: 0xf7ffabe8 │ │ │ │ + @ instruction: 0xf8d4bb01 │ │ │ │ + @ instruction: 0x060810d0 │ │ │ │ + strbeq sp, [fp], sp, lsl #8 │ │ │ │ + blge 0xff8b1e88 │ │ │ │ + blt 0xffd3298c │ │ │ │ + strtmi r4, [r0], -r9, lsr #12 │ │ │ │ + cdp2 0, 10, cr15, cr14, cr1, {0} │ │ │ │ + @ instruction: 0xf43f2800 │ │ │ │ + @ instruction: 0xf7ffabd6 │ │ │ │ + streq fp, [sl, -pc, ror #21] │ │ │ │ + bge 0xff6b1fa4 │ │ │ │ + @ instruction: 0x412be47d │ │ │ │ + bicsmi r4, fp, #76546048 @ 0x4900000 │ │ │ │ + @ instruction: 0xf0034620 │ │ │ │ + movwls r0, #33537 @ 0x8301 │ │ │ │ + ldc2l 7, cr15, [r4, #-980]! @ 0xfffffc2c │ │ │ │ + blt 0xff8f29bc │ │ │ │ @ instruction: 0xf7f64620 │ │ │ │ - @ instruction: 0xf7fffb8d │ │ │ │ - stmib sp, {r0, r1, r2, r4, r5, r6, r9, fp, ip, sp, pc}^ │ │ │ │ - @ instruction: 0xf79b2302 │ │ │ │ - blls 0x1b3be8 │ │ │ │ - mvnspl pc, r9, asr #12 │ │ │ │ - orrscs pc, r7, r0, asr #5 │ │ │ │ - @ instruction: 0xf8514605 │ │ │ │ - @ instruction: 0xf7a01023 │ │ │ │ - stmdals r2, {r0, r2, r3, r4, r5, r6, sl, fp, ip, sp, lr, pc} │ │ │ │ - @ instruction: 0xf90cf79c │ │ │ │ - strmi r4, [r2], -r9, lsr #12 │ │ │ │ - @ instruction: 0xf7ee4628 │ │ │ │ - @ instruction: 0xf7fffe9f │ │ │ │ - blx 0x1163418 │ │ │ │ - strbmi pc, [r1], -r3, lsl #6 @ │ │ │ │ - @ instruction: 0x462043db │ │ │ │ - movweq pc, #4099 @ 0x1003 @ │ │ │ │ - @ instruction: 0xf7f59308 │ │ │ │ - @ instruction: 0xf7fffced │ │ │ │ - @ instruction: 0xf8d4ba53 │ │ │ │ - vshr.u64 , q0, #59 │ │ │ │ - strb r0, [r3, #2058]! @ 0x80a │ │ │ │ - movwcs pc, #9155 @ 0x23c3 @ │ │ │ │ - @ instruction: 0xf8d49308 │ │ │ │ - rsclt r3, sp, #140 @ 0x8c │ │ │ │ - andls r2, r4, #268435456 @ 0x10000000 │ │ │ │ - tstpeq pc, #3 @ p-variant is OBSOLETE │ │ │ │ - andls r0, r6, #173 @ 0xad │ │ │ │ - strls r2, [r9, #-512] @ 0xfffffe00 │ │ │ │ - andcs r9, pc, #1342177280 @ 0x50000000 │ │ │ │ - blcs 0x6192fc │ │ │ │ - rscshi pc, r1, #0, 4 │ │ │ │ - andcs r4, r2, #68157440 @ 0x4100000 │ │ │ │ - @ instruction: 0xf7f34620 │ │ │ │ - @ instruction: 0xf7ffff45 │ │ │ │ - @ instruction: 0xf000ba33 │ │ │ │ - andls r0, r7, #31 │ │ │ │ - andcs r9, r1, #8 │ │ │ │ - andls r4, r0, #68157440 @ 0x4100000 │ │ │ │ - vmax.s8 d20, d5, d16 │ │ │ │ + @ instruction: 0xf7fffbeb │ │ │ │ + @ instruction: 0xf79bbadb │ │ │ │ + @ instruction: 0xf8d4fcaf │ │ │ │ + vshr.u64 , q0, #58 │ │ │ │ + strmi r0, [r6], -sl, lsl #10 │ │ │ │ + @ instruction: 0xf10006db │ │ │ │ + rsbeq r8, sl, r2, ror #6 │ │ │ │ + ldrbpl pc, [r4, #1609]! @ 0x649 @ │ │ │ │ + ldrcs pc, [r7, #704] @ 0x2c0 │ │ │ │ + andeq pc, r1, #66 @ 0x42 │ │ │ │ + @ instruction: 0xf7a06ba9 │ │ │ │ + stmiavs r3!, {r0, r2, r3, r5, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ + strtmi r6, [r0], -r2, lsr #27 │ │ │ │ + bne 0xfe74f8a0 │ │ │ │ + andeq pc, r1, #66 @ 0x42 │ │ │ │ + blx 0x1d729ba │ │ │ │ + rscvs r2, r3, r3, lsl #6 │ │ │ │ + andeq pc, r1, #111 @ 0x6f │ │ │ │ + blvs 0xffac62d4 │ │ │ │ + blx 0xfe97289c │ │ │ │ + andcs r4, r1, #48, 12 @ 0x3000000 │ │ │ │ + @ instruction: 0xf7a24631 │ │ │ │ + @ instruction: 0x4630fa9d │ │ │ │ + movwls lr, #13914 @ 0x365a │ │ │ │ + stc2 7, cr15, [r2], {155} @ 0x9b │ │ │ │ + rscspl pc, r4, #76546048 @ 0x4900000 │ │ │ │ + addscs pc, r7, #192, 4 │ │ │ │ + @ instruction: 0xf8524606 │ │ │ │ + @ instruction: 0xf7a01025 │ │ │ │ + stmdals r3, {r0, r1, r5, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ + @ instruction: 0xf932f79c │ │ │ │ + @ instruction: 0x46024631 │ │ │ │ + @ instruction: 0xf7ee4630 │ │ │ │ + @ instruction: 0xf7fffec5 │ │ │ │ + vldr s22, [pc, #612] @ 0xb4cb4 │ │ │ │ + movwcs r7, #2901 @ 0xb55 │ │ │ │ + andne lr, r6, #3358720 @ 0x334000 │ │ │ │ + andcs r4, r1, #32, 12 @ 0x2000000 │ │ │ │ + andls r4, r0, #76546048 @ 0x4900000 │ │ │ │ + rscscc pc, sp, #1342177284 @ 0x50000004 │ │ │ │ + andeq pc, r5, #192, 4 │ │ │ │ + stc 3, cr9, [sp, #32] │ │ │ │ + @ instruction: 0xf7f27b04 │ │ │ │ + @ instruction: 0xf7ffff0f │ │ │ │ + @ instruction: 0xf8d4ba85 │ │ │ │ + vshr.u64 , q0, #58 │ │ │ │ + ldrb r0, [sp, #1546]! @ 0x60a │ │ │ │ + strtmi r9, [r0], -r7, lsl #2 │ │ │ │ + andcs lr, r5, #3358720 @ 0x334000 │ │ │ │ + andcs r4, r1, #76546048 @ 0x4900000 │ │ │ │ + vhsub.s8 d25, d5, d0 │ │ │ │ vmvn.i32 , #3328 @ 0x00000d00 │ │ │ │ - strcs r0, [r2, #-517] @ 0xfffffdfb │ │ │ │ - stmib sp, {r2, r8, r9, ip, pc}^ │ │ │ │ - strls lr, [r9, #-3589] @ 0xfffff1fb │ │ │ │ - ldc2l 7, cr15, [ip, #-968]! @ 0xfffffc38 │ │ │ │ - blt 0x872b18 │ │ │ │ - vmul.i8 d2, d0, d5 │ │ │ │ - @ instruction: 0x460b82d2 │ │ │ │ - ldmdbcs r5, {r1, r2, r3, r4, r6, r7, r8, r9, sl, sp, lr, pc} │ │ │ │ - sbchi pc, sp, #0, 4 │ │ │ │ - strtmi r4, [r0], -fp, lsl #12 │ │ │ │ - @ instruction: 0xf7f34641 │ │ │ │ - @ instruction: 0xf7ffff21 │ │ │ │ - strtmi fp, [r0], -pc, lsl #20 │ │ │ │ - strls fp, [r4, #-749] @ 0xfffffd13 │ │ │ │ - @ instruction: 0xf9c6f7f3 │ │ │ │ - blt 0x2f2b44 │ │ │ │ - andhi pc, r0, pc, lsr #7 │ │ │ │ - andeq r0, r0, r1 │ │ │ │ - ... │ │ │ │ - andeq r0, r0, sp │ │ │ │ - ... │ │ │ │ - movwcs r9, #772 @ 0x304 │ │ │ │ - vhadd.s8 d25, d5, d7 │ │ │ │ - vshr.s64 , , #64 │ │ │ │ - stmib sp, {r0, r2}^ │ │ │ │ - @ instruction: 0xf6432e05 │ │ │ │ + @ instruction: 0xf0050205 │ │ │ │ + movwls r0, #17695 @ 0x451f │ │ │ │ + strcs r9, [r2, #-1288] @ 0xfffffaf8 │ │ │ │ + @ instruction: 0xf7f29509 │ │ │ │ + @ instruction: 0xf7fffdc3 │ │ │ │ + blcs 0x623458 │ │ │ │ + teqphi pc, #0, 4 @ p-variant is OBSOLETE │ │ │ │ + strtmi r4, [r0], -r9, asr #12 │ │ │ │ + @ instruction: 0xff6ef7f3 │ │ │ │ + blt 0x1972ab8 │ │ │ │ + rscslt r4, r6, #32, 12 @ 0x2000000 │ │ │ │ + @ instruction: 0xf7f39604 │ │ │ │ + @ instruction: 0xf7fffa13 │ │ │ │ + stmib sp, {r0, r1, r3, r4, r6, r9, fp, ip, sp, pc}^ │ │ │ │ + @ instruction: 0xf6431205 │ │ │ │ vrshr.s64 d17, d9, #64 │ │ │ │ - ldrmi r0, [ip, #522] @ 0x20a │ │ │ │ - @ instruction: 0x4602bf18 │ │ │ │ - andcs r4, r1, r1, asr #12 │ │ │ │ - strtmi r9, [r0], -r0 │ │ │ │ - @ instruction: 0xf7f29308 │ │ │ │ - @ instruction: 0xf7fffe71 │ │ │ │ - strtmi fp, [r0], -r1, ror #19 │ │ │ │ - movwcs r2, #512 @ 0x200 │ │ │ │ - movwcs lr, #35277 @ 0x89cd │ │ │ │ - blx 0xef2b7e │ │ │ │ - ldmiblt r8, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ - strbmi r9, [r1], -r7 │ │ │ │ - movwls r4, #17952 @ 0x4620 │ │ │ │ - @ instruction: 0x2e05e9cd │ │ │ │ - movwls r2, #33536 @ 0x8300 │ │ │ │ - blx 0xff972b94 │ │ │ │ - stmiblt ip, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ - svcvs 0x0020f5b2 │ │ │ │ - adchi pc, r4, r0, asr #32 │ │ │ │ - stmiaeq r2, {r0, r1, r6, r7, r8, r9, ip, sp, lr, pc}^ │ │ │ │ - ldrsbcc pc, [r0], #132 @ 0x84 @ │ │ │ │ - andeq pc, r7, #5 │ │ │ │ - andls r0, r2, #110100480 @ 0x6900000 │ │ │ │ + strls r0, [r7, #-522] @ 0xfffffdf6 │ │ │ │ + vcgt.s8 d25, d5, d4 │ │ │ │ + vshl.s64 , , #0 │ │ │ │ + movwcs r0, #1285 @ 0x505 │ │ │ │ + svclt 0x00184298 │ │ │ │ + strbmi r4, [r9], -sl, lsr #12 │ │ │ │ + andls r2, r0, r1 │ │ │ │ + movwls r4, #34336 @ 0x8620 │ │ │ │ + mcr2 7, 6, pc, cr12, cr2, {7} @ │ │ │ │ + blt 0x1172af8 │ │ │ │ + andcs r4, r0, #32, 12 @ 0x2000000 │ │ │ │ + stmib sp, {r8, r9, sp}^ │ │ │ │ + @ instruction: 0xf7f62308 │ │ │ │ + @ instruction: 0xf7fffb93 │ │ │ │ + stmib sp, {r0, r3, r4, r5, r9, fp, ip, sp, pc}^ │ │ │ │ + strtmi r1, [r0], -r5, lsl #4 │ │ │ │ + movwls r4, #17993 @ 0x4649 │ │ │ │ + movwcs r9, #1287 @ 0x507 │ │ │ │ + @ instruction: 0xf7f69308 │ │ │ │ + @ instruction: 0xf7fffb3d │ │ │ │ + @ instruction: 0xf5b3ba2d │ │ │ │ + @ instruction: 0xf0406f20 │ │ │ │ + @ instruction: 0xf8d480c3 │ │ │ │ + vshr.u64 , q0, #59 │ │ │ │ + @ instruction: 0xf00609c2 │ │ │ │ + ldrbteq r0, [r6], -r7, lsl #10 │ │ │ │ movteq pc, #963 @ 0x3c3 @ │ │ │ │ - mrshi pc, (UNDEF: 93) @ │ │ │ │ + tstphi r2, r0, lsl #2 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf43f2b00 │ │ │ │ - @ instruction: 0xf79ba9b2 │ │ │ │ - @ instruction: 0xf649fba1 │ │ │ │ + @ instruction: 0xf79baa14 │ │ │ │ + @ instruction: 0xf649fbef │ │ │ │ vrsra.s64 , q10, #64 │ │ │ │ - @ instruction: 0x46052397 │ │ │ │ - eorne pc, r8, r3, asr r8 @ │ │ │ │ - blx 0xff172a7e │ │ │ │ - strtmi r4, [r8], -r9, lsr #12 │ │ │ │ - @ instruction: 0xf890f7a3 │ │ │ │ - strtmi r9, [sl], -r2, lsl #18 │ │ │ │ + @ instruction: 0x46062397 │ │ │ │ + eorne pc, r9, r3, asr r8 @ │ │ │ │ + ldc2 7, cr15, [r0], {160} @ 0xa0 │ │ │ │ + @ instruction: 0x46304631 │ │ │ │ + @ instruction: 0xf8def7a3 │ │ │ │ + @ instruction: 0x46294632 │ │ │ │ @ instruction: 0xf7f04620 │ │ │ │ - @ instruction: 0xf7fffc55 │ │ │ │ - strbteq fp, [sl], -r3, lsr #19 │ │ │ │ - biceq pc, r2, #201326595 @ 0xc000003 │ │ │ │ - @ instruction: 0xf647bf55 │ │ │ │ - @ instruction: 0xf64722c1 │ │ │ │ - vmvn.i32 q9, #2304 @ 0x00000900 │ │ │ │ - vsubl.s8 q8, d0, d5 │ │ │ │ - andls r0, r7, r5, lsl #4 │ │ │ │ - movwls r4, #26177 @ 0x6641 │ │ │ │ - movwcs r4, #63008 @ 0xf620 │ │ │ │ - @ instruction: 0xf0059305 │ │ │ │ - movwls r0, #17159 @ 0x4307 │ │ │ │ + @ instruction: 0xf7fffcb1 │ │ │ │ + rscslt fp, r3, #20480 @ 0x5000 │ │ │ │ + vsubl.u8 q9, d5, d1 │ │ │ │ + andls r2, r4, #8388608 @ 0x800000 │ │ │ │ + movwls r0, #37019 @ 0x909b │ │ │ │ + ldrdcc pc, [ip], r4 │ │ │ │ + andcs r9, r0, #1610612736 @ 0x60000000 │ │ │ │ + tstpeq pc, #3 @ p-variant is OBSOLETE │ │ │ │ + strls r9, [r8, #-517] @ 0xfffffdfb │ │ │ │ + andls r2, r7, #-268435456 @ 0xf0000000 │ │ │ │ + svclt 0x0000e423 │ │ │ │ + andeq r0, r0, r1 │ │ │ │ + ... │ │ │ │ + andeq r0, r0, sp │ │ │ │ + ... │ │ │ │ + strbeq pc, [r2, #965] @ 0x3c5 @ │ │ │ │ + ldrbteq r9, [r5], -r6, lsl #10 │ │ │ │ + @ instruction: 0xf04f9207 │ │ │ │ + svclt 0x0055030f │ │ │ │ + sbccs pc, r1, #74448896 @ 0x4700000 │ │ │ │ + rsbscs pc, r9, #74448896 @ 0x4700000 │ │ │ │ + andeq pc, r5, #192, 4 │ │ │ │ + andeq pc, r5, #192, 4 │ │ │ │ + strbmi r9, [r9], -r5, lsl #6 │ │ │ │ + movweq pc, #28678 @ 0x7006 @ │ │ │ │ + movwls r4, #17952 @ 0x4620 │ │ │ │ mvnscc pc, #1342177284 @ 0x50000004 │ │ │ │ movweq pc, #21184 @ 0x52c0 @ │ │ │ │ - ldc2l 7, cr15, [r8], #960 @ 0x3c0 │ │ │ │ + ldc2 7, cr15, [r4, #-960]! @ 0xfffffc40 │ │ │ │ @ instruction: 0xf43f2800 │ │ │ │ - @ instruction: 0xf7ffa97e │ │ │ │ - @ instruction: 0xf005b983 │ │ │ │ - andcs r0, r2, #532676608 @ 0x1fc00000 │ │ │ │ - andls r4, r0, #68157440 @ 0x4100000 │ │ │ │ - vhadd.s8 d16, d21, d29 │ │ │ │ + @ instruction: 0xf7ffa9c0 │ │ │ │ + @ instruction: 0xf006b9c5 │ │ │ │ + @ instruction: 0x4613067f │ │ │ │ + strbmi r9, [r9], -r8, lsl #4 │ │ │ │ + adcseq r2, r6, r2, lsl #4 │ │ │ │ + vhsub.s8 d25, d5, d0 │ │ │ │ vmlal.s q10, d16, d1[1] │ │ │ │ - strmi r0, [r3], -r5, lsl #4 │ │ │ │ - strls r9, [r7, #-8] │ │ │ │ - blt 0xff672c6c │ │ │ │ - biceq pc, r2, #201326595 @ 0xc000003 │ │ │ │ - movwcs r9, #62214 @ 0xf306 │ │ │ │ - @ instruction: 0xf0059305 │ │ │ │ - strbteq r0, [sp], -r7, lsl #6 │ │ │ │ + strls r0, [r7], -r5, lsl #4 │ │ │ │ + bllt 0x4b2c10 │ │ │ │ + ldrbteq r9, [r2], -r7, lsl #4 │ │ │ │ + movweq pc, #61519 @ 0xf04f @ │ │ │ │ @ instruction: 0xf647bf55 │ │ │ │ @ instruction: 0xf6473251 │ │ │ │ vsubl.s8 , d0, d9 │ │ │ │ vsubl.s8 q8, d0, d5 │ │ │ │ - andls r0, r7, r5, lsl #4 │ │ │ │ - movwls r4, #17985 @ 0x4641 │ │ │ │ - vmax.s8 d20, d5, d16 │ │ │ │ + movwls r0, #20997 @ 0x5205 │ │ │ │ + @ instruction: 0xf0064649 │ │ │ │ + strtmi r0, [r0], -r7, lsl #6 │ │ │ │ + vcgt.s8 d25, d5, d4 │ │ │ │ vrsra.s64 , , #64 │ │ │ │ - @ instruction: 0xf7f00305 │ │ │ │ - stmdacs r0, {r0, r3, r6, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ - stmdbge pc, {r0, r1, r2, r3, r4, r5, sl, ip, sp, lr, pc}^ @ │ │ │ │ - ldmdblt r4, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ - @ instruction: 0xf005b29b │ │ │ │ - ldmdbeq sl, {r0, r1, r2, r8, sl} │ │ │ │ - biceq pc, r4, r3, asr #7 │ │ │ │ - eoreq pc, r0, #2 │ │ │ │ - bcs 0xff0f1bd0 │ │ │ │ - b 0x14858f0 │ │ │ │ - @ instruction: 0xf79b0842 │ │ │ │ - @ instruction: 0xf649fb2f │ │ │ │ + vsubw.u8 q8, , d5 │ │ │ │ + strls r0, [r6, #-1474] @ 0xfffffa3e │ │ │ │ + stc2 7, cr15, [r4, #-960] @ 0xfffffc40 │ │ │ │ + @ instruction: 0xf43f2800 │ │ │ │ + @ instruction: 0xf7ffa990 │ │ │ │ + adclt fp, sl, #2441216 @ 0x254000 │ │ │ │ + stmibcs r0, {r0, r2, r6, r7, r8, r9, ip, sp, lr, pc}^ │ │ │ │ + streq pc, [r7], -r6 │ │ │ │ + vorr.i16 d16, #163 @ 0x00a3 │ │ │ │ + @ instruction: 0xf00302c4 │ │ │ │ + tstmi r3, #32, 6 @ 0x80000000 │ │ │ │ + @ instruction: 0xf79b005d │ │ │ │ + @ instruction: 0xf649fb5d │ │ │ │ vrsra.s64 , q10, #64 │ │ │ │ pkhbtmi r2, r3, r7, lsl #7 │ │ │ │ - eorne pc, r5, r3, asr r8 @ │ │ │ │ - blx 0x14f2b62 │ │ │ │ - blcs 0xd0770 │ │ │ │ + eorne pc, r6, r3, asr r8 @ │ │ │ │ + blx 0x2072b06 │ │ │ │ + blcs 0xd0714 │ │ │ │ sbcshi pc, pc, r0 │ │ │ │ mcrvs 6, 7, r4, cr3, cr9, {2} │ │ │ │ - andeq pc, r9, sl, asr #3 │ │ │ │ + andeq pc, r9, r9, asr #3 │ │ │ │ @ instruction: 0xf7a12200 │ │ │ │ - @ instruction: 0xf894f921 │ │ │ │ + @ instruction: 0xf894f94f │ │ │ │ andcs r3, r0, #217 @ 0xd9 │ │ │ │ - blcs 0xc6580 │ │ │ │ + blcs 0xc6524 │ │ │ │ tstcs r8, ip, lsl #30 │ │ │ │ - strbmi r2, [r1], #-260 @ 0xfffffefc │ │ │ │ - stc2 7, cr15, [ip, #956] @ 0x3bc │ │ │ │ - stmdblt r4!, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ - svcvs 0x0028f5b2 │ │ │ │ - ldmdbge r9, {r0, r1, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc} │ │ │ │ - @ instruction: 0xf57f066a │ │ │ │ - strbmi sl, [r1], -r5, lsl #25 │ │ │ │ - vrsubhn.i16 d20, , q8 │ │ │ │ - @ instruction: 0xf00503c2 │ │ │ │ - movwls r0, #21767 @ 0x5507 │ │ │ │ - @ instruction: 0xf7f29504 │ │ │ │ - stmdacs r0, {r0, r1, r5, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ - stmdbge r9, {r0, r1, r2, r3, r4, r5, sl, ip, sp, lr, pc} │ │ │ │ - stmdblt lr, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ - @ instruction: 0xf85cf201 │ │ │ │ + strtmi r2, [r9], #-260 @ 0xfffffefc │ │ │ │ + stc2l 7, cr15, [r8, #956] @ 0x3bc │ │ │ │ + stmdblt r6!, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + svcvs 0x0028f5b3 │ │ │ │ + ldmdbge fp, {r0, r1, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc}^ │ │ │ │ + @ instruction: 0xf57f0670 │ │ │ │ + strbmi sl, [r9], -pc, lsr #25 │ │ │ │ + vrsubhn.i16 d20, , q8 │ │ │ │ + @ instruction: 0xf00605c2 │ │ │ │ + strls r0, [r5, #-1543] @ 0xfffff9f9 │ │ │ │ + @ instruction: 0xf7f29604 │ │ │ │ + stmdacs r0, {r0, r1, r2, r3, r4, r6, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdbge fp, {r0, r1, r2, r3, r4, r5, sl, ip, sp, lr, pc}^ │ │ │ │ + ldmdblt r0, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + @ instruction: 0xf6432300 │ │ │ │ + vrshr.s64 d17, d9, #64 │ │ │ │ + strbmi r0, [r9], -sl, lsl #4 │ │ │ │ + strvs lr, [r6, #-2509] @ 0xfffff633 │ │ │ │ + strb r9, [r9, #768]! @ 0x300 │ │ │ │ @ instruction: 0xf6439200 │ │ │ │ vmlal.s q8, d0, d1[0] │ │ │ │ movwls r0, #16906 @ 0x420a │ │ │ │ biceq pc, sp, #70254592 @ 0x4300000 │ │ │ │ movweq pc, #41664 @ 0xa2c0 @ │ │ │ │ - stmdacs r0, {r0, r1, r2, r8, ip, pc} │ │ │ │ + stmdacs r0, {r0, r3, r6, r9, sl, lr} │ │ │ │ ldrmi fp, [sl], -r8, lsl #30 │ │ │ │ - stmib sp, {r0, r6, r9, sl, lr}^ │ │ │ │ - ldrb r5, [r4], #-1285 @ 0xfffffafb │ │ │ │ - andne lr, r8, #3358720 @ 0x334000 │ │ │ │ - andcs r4, r1, #68157440 @ 0x4100000 │ │ │ │ - stmib sp, {r2, r8, r9, ip, pc}^ │ │ │ │ - andls r5, r0, #25165824 @ 0x1800000 │ │ │ │ + stmib sp, {r0, r1, r2, r8, sl, ip, pc}^ │ │ │ │ + ldrbt r6, [r6], #-1541 @ 0xfffff9fb │ │ │ │ + stmib sp, {r0, r3, r6, r9, sl, lr}^ │ │ │ │ + stmib sp, {r3, r9, ip, lr}^ │ │ │ │ + andcs r6, r1, #6291456 @ 0x600000 │ │ │ │ + andls r9, r0, #4, 6 @ 0x10000000 │ │ │ │ vmax.s8 d20, d5, d16 │ │ │ │ vmvn.i32 , #3328 @ 0x00000d00 │ │ │ │ strcs r0, [r0, #-517] @ 0xfffffdfb │ │ │ │ @ instruction: 0xf7f29505 │ │ │ │ - @ instruction: 0xf7fffd15 │ │ │ │ - movwls fp, #18663 @ 0x48e7 │ │ │ │ + @ instruction: 0xf7fffd49 │ │ │ │ + movwls fp, #18721 @ 0x4921 │ │ │ │ eorsne pc, r5, #70254592 @ 0x4300000 │ │ │ │ andeq pc, sl, #192, 4 │ │ │ │ msrne SPSR_fc, #70254592 @ 0x4300000 │ │ │ │ movweq pc, #41664 @ 0xa2c0 @ │ │ │ │ - stmdacs r0, {r0, r1, r2, r8, ip, pc} │ │ │ │ + stmdacs r0, {r0, r3, r6, r9, sl, lr} │ │ │ │ ldrmi fp, [sl], -r8, lsl #30 │ │ │ │ - movwcs r4, #5697 @ 0x1641 │ │ │ │ - strpl lr, [r5, #-2509] @ 0xfffff633 │ │ │ │ - strt r9, [lr], #-768 @ 0xfffffd00 │ │ │ │ - strbmi r9, [r1], -r6, lsl #4 │ │ │ │ - strtmi r2, [r0], -r0, lsl #4 │ │ │ │ - strls r9, [r7, #-772] @ 0xfffffcfc │ │ │ │ - andls r9, r8, #20971520 @ 0x1400000 │ │ │ │ - blx 0xff472d8c │ │ │ │ - stmialt r8, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ - vhsub.s8 d25, d3, d0 │ │ │ │ + movwcs r9, #5383 @ 0x1507 │ │ │ │ + strvs lr, [r5], -sp, asr #19 │ │ │ │ + ldrb r9, [r0], #-768 @ 0xfffffd00 │ │ │ │ + @ instruction: 0xf808f201 │ │ │ │ + @ instruction: 0xf43f2b00 │ │ │ │ + @ instruction: 0xf79ba902 │ │ │ │ + @ instruction: 0x464afadd │ │ │ │ + strmi r4, [r1], -r6, lsl #12 │ │ │ │ + @ instruction: 0xf7f04620 │ │ │ │ + ldrtmi pc, [r1], -sp, ror #21 @ │ │ │ │ + @ instruction: 0xf7f34630 │ │ │ │ + ldrtmi pc, [r2], -r5, lsr #20 @ │ │ │ │ + strtmi r4, [r0], -r9, lsr #12 │ │ │ │ + blx 0xfe972d52 │ │ │ │ + ldmlt r6!, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + blvc 0x1fb0214 │ │ │ │ + strbmi r2, [r9], -r1, lsl #4 │ │ │ │ + strtmi r9, [r0], -r0, lsl #4 │ │ │ │ + andeq pc, r1, #72351744 @ 0x4500000 │ │ │ │ + andeq pc, r5, #192, 4 │ │ │ │ + stmib sp, {r0, r1, r2, r8, sl, ip, pc}^ │ │ │ │ + movwls r6, #17925 @ 0x4605 │ │ │ │ + blvc 0x2f03e8 │ │ │ │ + ldc2 7, cr15, [sl], #-968 @ 0xfffffc38 │ │ │ │ + stmialt r2!, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + blvc 0xfe23023c │ │ │ │ + strbmi r2, [r9], -r1, lsl #4 │ │ │ │ + strtmi r9, [r0], -r0, lsl #4 │ │ │ │ + rsbseq pc, r9, #73400320 @ 0x4600000 │ │ │ │ + andeq pc, r5, #192, 4 │ │ │ │ + stmib sp, {r0, r1, r2, r8, sl, ip, pc}^ │ │ │ │ + movwls r6, #17925 @ 0x4605 │ │ │ │ + blvc 0x2f0410 │ │ │ │ + blx 0xfef72daa │ │ │ │ + stmialt lr, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + strbmi r2, [r9], -r0, lsl #4 │ │ │ │ + strls r4, [r6, #-1568] @ 0xfffff9e0 │ │ │ │ + strls r9, [r7], -r4, lsl #6 │ │ │ │ + andls r9, r8, #5242880 @ 0x500000 │ │ │ │ + blx 0xff172dc0 │ │ │ │ + stmialt r2, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + vcgt.s8 d25, d3, d0 │ │ │ │ vmla.i d23, d16, d1[1] │ │ │ │ - stmib sp, {r1, r3}^ │ │ │ │ - svcvs 0x00633505 │ │ │ │ - @ instruction: 0xf6434641 │ │ │ │ + strbmi r0, [r9], -sl │ │ │ │ + @ instruction: 0xf6436f63 │ │ │ │ vmvn.i32 d16, #2304 @ 0x00000900 │ │ │ │ - blcs 0xb560c │ │ │ │ + stmib sp, {r1, r3, r9}^ │ │ │ │ + blcs 0xca62c │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ @ instruction: 0x4602bf18 │ │ │ │ svclt 0x000c4620 │ │ │ │ ldrmi r2, [sp], -r1, lsl #10 │ │ │ │ movwcc lr, #31181 @ 0x79cd │ │ │ │ @ instruction: 0xf7f29504 │ │ │ │ - @ instruction: 0xf7fffd3b │ │ │ │ - stmib sp, {r0, r1, r3, r5, r7, fp, ip, sp, pc}^ │ │ │ │ - @ instruction: 0xf6435306 │ │ │ │ - vrshr.s64 d17, d9, #64 │ │ │ │ - movwcs r0, #522 @ 0x20a │ │ │ │ - movwls r4, #1601 @ 0x641 │ │ │ │ - stmib sp, {r0, r1, r2, r3, r5, r6, r8, sl, sp, lr, pc}^ │ │ │ │ - vcgt.s8 d21, d3, d6 │ │ │ │ - vrshr.s64 , , #64 │ │ │ │ - movwcs r0, #522 @ 0x20a │ │ │ │ - movwls r4, #1601 @ 0x641 │ │ │ │ - ldc 5, cr14, [pc, #-404] @ 0xb4c98 │ │ │ │ - @ instruction: 0x46417bb4 │ │ │ │ - strtmi r9, [r0], -r7, lsl #4 │ │ │ │ - andls r2, r0, #268435456 @ 0x10000000 │ │ │ │ - andeq pc, r1, #72351744 @ 0x4500000 │ │ │ │ - andeq pc, r5, #192, 4 │ │ │ │ - strpl lr, [r5, #-2509] @ 0xfffff633 │ │ │ │ - stc 3, cr9, [sp, #16] │ │ │ │ - @ instruction: 0xf7f27b08 │ │ │ │ - @ instruction: 0xf7fffbe1 │ │ │ │ - ldc 8, cr11, [pc, #-524] @ 0xb4c48 │ │ │ │ - @ instruction: 0x46417bbe │ │ │ │ - strtmi r9, [r0], -r7, lsl #4 │ │ │ │ - andls r2, r0, #268435456 @ 0x10000000 │ │ │ │ - rsbseq pc, r9, #73400320 @ 0x4600000 │ │ │ │ - andeq pc, r5, #192, 4 │ │ │ │ - strpl lr, [r5, #-2509] @ 0xfffff633 │ │ │ │ - stc 3, cr9, [sp, #16] │ │ │ │ - @ instruction: 0xf7f27b08 │ │ │ │ - @ instruction: 0xf7fffb61 │ │ │ │ - blcs 0xe3038 │ │ │ │ - stmdage r5!, {r0, r1, r2, r3, r4, r5, sl, ip, sp, lr, pc}^ │ │ │ │ - blx 0x15f2cf0 │ │ │ │ - strmi r4, [r5], -r2, asr #12 │ │ │ │ - strtmi r4, [r0], -r1, lsl #12 │ │ │ │ - blx 0x1672e50 │ │ │ │ - strtmi r4, [r8], -r9, lsr #12 │ │ │ │ - @ instruction: 0xf98ef7f3 │ │ │ │ - strtmi r9, [sl], -r2, lsl #18 │ │ │ │ - @ instruction: 0xf7f04620 │ │ │ │ - @ instruction: 0xf7fffb0b │ │ │ │ - @ instruction: 0xf798b859 │ │ │ │ - stclvs 15, cr15, [r3, #204]! @ 0xcc │ │ │ │ + @ instruction: 0xf7fffd2f │ │ │ │ + movwcs fp, #2213 @ 0x8a5 │ │ │ │ + sbcsvc pc, r1, #805306372 @ 0x30000004 │ │ │ │ + andeq pc, sl, #192, 4 │ │ │ │ + stmib sp, {r0, r3, r6, r9, sl, lr}^ │ │ │ │ + movwls r6, #1286 @ 0x506 │ │ │ │ + @ instruction: 0xf798e53e │ │ │ │ + stclvs 15, cr15, [r3, #388]! @ 0x184 │ │ │ │ movwcs r6, #5923 @ 0x1723 │ │ │ │ strtvs r6, [r3], r0, ror #13 │ │ │ │ - @ instruction: 0x4641e718 │ │ │ │ + @ instruction: 0x4649e718 │ │ │ │ @ instruction: 0xf7ef4620 │ │ │ │ - stmdacs r0, {r0, r2, r4, r5, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ - stmdage r3, {r0, r1, r2, r3, r4, r5, sl, ip, sp, lr, pc}^ │ │ │ │ - stmdalt r8, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + stmdacs r0, {r0, r4, r5, r6, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmge r5, {r0, r1, r2, r3, r4, r5, sl, ip, sp, lr, pc} │ │ │ │ + stmlt sl, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ subsne r6, fp, r0, lsr #31 │ │ │ │ andne lr, r0, r3, asr #20 │ │ │ │ - mcr2 7, 7, pc, cr8, cr11, {4} @ │ │ │ │ + @ instruction: 0xff16f79b │ │ │ │ @ instruction: 0x13a4f642 │ │ │ │ orrscs pc, r7, #192, 4 │ │ │ │ andvc pc, ip, #1325400064 @ 0x4f000000 │ │ │ │ @ instruction: 0xf7a36819 │ │ │ │ - @ instruction: 0xf7fff9d1 │ │ │ │ - @ instruction: 0xf405bbb7 │ │ │ │ - @ instruction: 0xf5b26220 │ │ │ │ + @ instruction: 0xf7fff9ff │ │ │ │ + @ instruction: 0xf406bbe1 │ │ │ │ + @ instruction: 0xf5b36320 │ │ │ │ andsle r7, r7, r0, lsl #30 │ │ │ │ - @ instruction: 0xf5b2d931 │ │ │ │ + @ instruction: 0xf5b3d931 │ │ │ │ cmnle r2, r0, lsl #30 │ │ │ │ - strbmi r0, [r1], -fp, ror #3 │ │ │ │ - vst1.64 {d11-d14}, [r3 :128]! │ │ │ │ + @ instruction: 0x464901f3 │ │ │ │ + vst1.64 {d11-d14}, [r3 :256], r6 │ │ │ │ strtmi r4, [r0], -r0, lsl #6 │ │ │ │ - movwls r4, #37675 @ 0x932b │ │ │ │ - stmib sp, {r8, r9, sp}^ │ │ │ │ - movwcs r3, #4870 @ 0x1306 │ │ │ │ - movwls r9, #33541 @ 0x8305 │ │ │ │ + movwls r4, #37683 @ 0x9333 │ │ │ │ + movwls r2, #21249 @ 0x5301 │ │ │ │ + movwcs r9, #776 @ 0x308 │ │ │ │ + movwcc lr, #27085 @ 0x69cd │ │ │ │ movwls r2, #17165 @ 0x430d │ │ │ │ - blx 0xfedf2ef4 │ │ │ │ - ldmdalt sl, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ - subne pc, r3, #335544323 @ 0x14000003 │ │ │ │ - eorle r2, sl, r2, lsl #20 │ │ │ │ - @ instruction: 0xf47f2a03 │ │ │ │ - streq sl, [r9, -ip, lsl #16]! │ │ │ │ - stmdage r9, {r0, r1, r2, r3, r4, r5, r8, sl, ip, sp, lr, pc} │ │ │ │ + blx 0xffcf2e98 │ │ │ │ + ldmdalt ip, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + movtne pc, #13254 @ 0x33c6 @ │ │ │ │ + eorle r2, sl, r2, lsl #22 │ │ │ │ + @ instruction: 0xf47f2b03 │ │ │ │ + ldreq sl, [r3, -lr, asr #16]! │ │ │ │ + stmdage fp, {r0, r1, r2, r3, r4, r5, r8, sl, ip, sp, lr, pc}^ │ │ │ │ ldrsbeq pc, [r0], #132 @ 0x84 @ │ │ │ │ orreq pc, r2, #0 │ │ │ │ @ instruction: 0xf43f2b02 │ │ │ │ - strbeq sl, [sl, -r9, lsl #16]! │ │ │ │ - svcge 0x00fff53e │ │ │ │ + ldrbeq sl, [r5, -fp, asr #16]! │ │ │ │ + stmdage r1, {r0, r1, r2, r3, r4, r5, r8, sl, ip, sp, lr, pc}^ │ │ │ │ sbcne pc, r0, r0, asr #7 │ │ │ │ - @ instruction: 0xf43e2800 │ │ │ │ - @ instruction: 0xf7feaffa │ │ │ │ - strdeq fp, [fp, pc]! │ │ │ │ - rsclt r4, sp, #68157440 @ 0x4100000 │ │ │ │ + @ instruction: 0xf43f2800 │ │ │ │ + @ instruction: 0xf7ffa83c │ │ │ │ + @ instruction: 0x01b3b841 │ │ │ │ + rscslt r4, r6, #76546048 @ 0x4900000 │ │ │ │ orrmi pc, r0, #50331648 @ 0x3000000 │ │ │ │ - @ instruction: 0x432b4620 │ │ │ │ - movwcs r9, #4873 @ 0x1309 │ │ │ │ - movwls r9, #25352 @ 0x6308 │ │ │ │ - movwls r2, #29440 @ 0x7300 │ │ │ │ - movwcs r9, #54021 @ 0xd305 │ │ │ │ + teqmi r3, #32, 12 @ 0x2000000 │ │ │ │ + movwcs r9, #777 @ 0x309 │ │ │ │ + movwls r9, #29445 @ 0x7305 │ │ │ │ + movwls r2, #33537 @ 0x8301 │ │ │ │ + movwcs r9, #54022 @ 0xd306 │ │ │ │ @ instruction: 0xf7f59304 │ │ │ │ - @ instruction: 0xf7fefb7d │ │ │ │ - @ instruction: 0xf005bfeb │ │ │ │ - ldccs 5, cr0, [r0, #-92] @ 0xffffffa4 │ │ │ │ - svcge 0x00dff47e │ │ │ │ - ldrsbcs pc, [r0], #132 @ 0x84 @ │ │ │ │ - @ instruction: 0xf57e0795 │ │ │ │ - @ instruction: 0xf8d4afda │ │ │ │ - vaddl.u8 q9, d19, d8 │ │ │ │ - @ instruction: 0xf1a203c0 │ │ │ │ - submi r0, r2, #16 │ │ │ │ - addsmi r4, r3, #-2147483632 @ 0x80000010 │ │ │ │ - svcge 0x00d6f43e │ │ │ │ - vnmls.f64 d4, d29, d9 │ │ │ │ + @ instruction: 0xf7fffbb9 │ │ │ │ + @ instruction: 0xf006b82d │ │ │ │ + mrccs 6, 0, r0, cr0, cr7, {0} │ │ │ │ + stmdage r1!, {r0, r1, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc} │ │ │ │ + ldrsbcc pc, [r0], #132 @ 0x84 @ │ │ │ │ + @ instruction: 0xf57f0799 │ │ │ │ + @ instruction: 0xf8d4a81c │ │ │ │ + vaddl.u8 , d21, d8 │ │ │ │ + @ instruction: 0xf1a305c0 │ │ │ │ + subsmi r0, r3, #16, 4 │ │ │ │ + addsmi r4, sp, #-1073741804 @ 0xc0000014 │ │ │ │ + ldmdage r8, {r0, r1, r2, r3, r4, r5, sl, ip, sp, lr, pc} │ │ │ │ + vnmls.f64 d4, d29, d8 │ │ │ │ @ instruction: 0xf64c2f70 │ │ │ │ vmvn.i32 d16, #12 @ 0x0000000c │ │ │ │ ldrbtmi r0, [fp], #-145 @ 0xffffff6f │ │ │ │ ldmpl r1, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ adcne pc, r4, #69206016 @ 0x4200000 │ │ │ │ addscs pc, r7, #192, 4 │ │ │ │ andcs r6, r0, #1245184 @ 0x130000 │ │ │ │ @ instruction: 0xf600440b │ │ │ │ @ instruction: 0xf8d06104 │ │ │ │ @ instruction: 0xf79c0e04 │ │ │ │ - movwcs pc, #18811 @ 0x497b @ │ │ │ │ + movwcs pc, #18857 @ 0x49a9 @ │ │ │ │ @ instruction: 0xf7fe60e3 │ │ │ │ - @ instruction: 0xf5b2bfbb │ │ │ │ + @ instruction: 0xf5b3bffd │ │ │ │ @ instruction: 0xf47e6f20 │ │ │ │ - strbeq sl, [fp, #4016]! @ 0xfb0 │ │ │ │ - stmdbge r8!, {r0, r1, r2, r3, r4, r5, r6, r8, sl, ip, sp, lr, pc}^ │ │ │ │ - tstle r2, r8, lsr #14 │ │ │ │ - ldrbeq pc, [r0, #5]! @ │ │ │ │ - andsle r2, sp, r0, lsl sp │ │ │ │ - andsle r2, r6, r0, lsr #26 │ │ │ │ - @ instruction: 0xf47e2d30 │ │ │ │ - stcvs 15, cr10, [r3, #676]! @ 0x2a4 │ │ │ │ + ldrbeq sl, [r0, #4082]! @ 0xff2 │ │ │ │ + ldmibge pc, {r0, r1, r2, r3, r4, r5, r6, r8, sl, ip, sp, lr, pc} @ │ │ │ │ + tstle r2, r1, lsr r7 │ │ │ │ + ldrbteq pc, [r0], r6 @ │ │ │ │ + andsle r2, sp, r0, lsl lr │ │ │ │ + andsle r2, r6, r0, lsr #28 │ │ │ │ + @ instruction: 0xf47e2e30 │ │ │ │ + stcvs 15, cr10, [r3, #940]! @ 0x3ac │ │ │ │ stmiavs r1!, {r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7f31ac9 │ │ │ │ - movwcs pc, #23295 @ 0x5aff @ │ │ │ │ + movwcs pc, #23355 @ 0x5b3b @ │ │ │ │ @ instruction: 0xf7fe60e3 │ │ │ │ - @ instruction: 0xf3c5bf9f │ │ │ │ - @ instruction: 0xf0051303 │ │ │ │ - @ instruction: 0xf003051f │ │ │ │ - strbvs r0, [r5, -lr, lsl #6]! │ │ │ │ + vqrdmlsh.s , q11, d1[4] │ │ │ │ + @ instruction: 0xf0061303 │ │ │ │ + @ instruction: 0xf003061f │ │ │ │ + strbvs r0, [r6, -lr, lsl #6]! │ │ │ │ @ instruction: 0xf7fe67a3 │ │ │ │ - qadd8mi fp, r0, r5 │ │ │ │ - blx 0x1c72ff2 │ │ │ │ - svclt 0x0090f7fe │ │ │ │ + @ instruction: 0x4620bfd7 │ │ │ │ + blx 0xfeb72f96 │ │ │ │ + svclt 0x00d2f7fe │ │ │ │ @ instruction: 0xf7ef4620 │ │ │ │ - @ instruction: 0xf7fefb39 │ │ │ │ - vmax.f32 d27, d31, d11 │ │ │ │ - vsra.s64 d21, d8, #64 │ │ │ │ - vrhadd.s8 d16, d15, d29 │ │ │ │ - vmov.i32 , #8 @ 0x00000008 │ │ │ │ - blmi 0x18f5108 │ │ │ │ - andspl pc, r4, #268435460 @ 0x10000004 │ │ │ │ - stc2 1, cr15, [r0, #812] @ 0x32c │ │ │ │ - orrspl pc, r8, pc, asr #4 │ │ │ │ - smlawteq sp, r0, r2, pc @ │ │ │ │ - subsvc pc, r8, pc, asr #4 │ │ │ │ - eoreq pc, sp, r0, asr #5 │ │ │ │ - @ instruction: 0xf44f4b5b │ │ │ │ - @ instruction: 0xf1cb52a8 │ │ │ │ - vmvn.i32 , #11796479 @ 0x00b3ffff │ │ │ │ - svcvs 0x006302c2 │ │ │ │ - orrne pc, r1, r5, asr #7 │ │ │ │ - streq pc, [r7, #-5] │ │ │ │ - @ instruction: 0xf383fab3 │ │ │ │ - b 0x147f494 │ │ │ │ - andsle r1, ip, r3, asr r3 │ │ │ │ - rsble r2, r9, r3, lsl #18 │ │ │ │ - @ instruction: 0xf0002901 │ │ │ │ - ldc 0, cr8, [pc, #536] @ 0xb52b4 │ │ │ │ - strbmi r7, [r1], -ip, asr #22 │ │ │ │ - strtmi r9, [r0], -r7, lsl #4 │ │ │ │ - andls r2, r0, #268435456 @ 0x10000000 │ │ │ │ - eorsvs pc, r5, #1342177284 @ 0x50000004 │ │ │ │ - andeq pc, r5, #192, 4 │ │ │ │ - strpl lr, [r5, #-2509] @ 0xfffff633 │ │ │ │ - stc 3, cr9, [sp, #16] │ │ │ │ - @ instruction: 0xf7f27b08 │ │ │ │ - @ instruction: 0xf7fefa3d │ │ │ │ - ldmdacs r5, {r0, r1, r3, r6, r8, r9, sl, fp, ip, sp, pc} │ │ │ │ - @ instruction: 0xf75bd964 │ │ │ │ - andls pc, r8, #442368 @ 0x6c000 │ │ │ │ - andcs r4, r1, #68157440 @ 0x4100000 │ │ │ │ + @ instruction: 0xf7fefb75 │ │ │ │ + svcvs 0x0063bfcd │ │ │ │ + @ instruction: 0xf3c50af2 │ │ │ │ + @ instruction: 0xf0061184 │ │ │ │ + blx 0xfed76810 │ │ │ │ + vsubw.u8 , , d3 │ │ │ │ + smlabtls r8, r2, r5, r0 │ │ │ │ + b 0x147f804 │ │ │ │ + @ instruction: 0x46491353 │ │ │ │ + stmib sp, {r2, r8, r9, ip, pc}^ │ │ │ │ + strls r6, [r7, #-1541] @ 0xfffff9fb │ │ │ │ + andcs sp, r1, #25 │ │ │ │ andls r4, r0, #32, 12 @ 0x2000000 │ │ │ │ rsbscc pc, sp, #1342177284 @ 0x50000004 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ - strpl lr, [r6, #-2509] @ 0xfffff633 │ │ │ │ - strcs r9, [r0, #-772] @ 0xfffffcfc │ │ │ │ - strls r9, [r9, #-1285] @ 0xfffffafb │ │ │ │ - blx 0x19730b6 │ │ │ │ - svclt 0x0034f7fe │ │ │ │ - orrspl pc, r8, pc, asr #4 │ │ │ │ + strls r2, [r9, #-1280] @ 0xfffffb00 │ │ │ │ + blx 0x1f2fee │ │ │ │ + svclt 0x00acf7fe │ │ │ │ + tstppl r8, pc, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - eorsvc pc, ip, pc, asr #4 │ │ │ │ + adcsvs pc, ip, pc, asr #4 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ - @ instruction: 0xf6414b37 │ │ │ │ + @ instruction: 0xf6414b4f │ │ │ │ @ instruction: 0xf1cb12ca │ │ │ │ - svcvs 0x0062fd29 │ │ │ │ - vmull.u q8, d19, d0[6] │ │ │ │ - @ instruction: 0xf0051184 │ │ │ │ - blx 0xfed36534 │ │ │ │ - vsubl.u8 , d19, d2 │ │ │ │ - smlabtls r8, r2, r3, r0 │ │ │ │ - b 0x147f128 │ │ │ │ - movwls r1, #29266 @ 0x7252 │ │ │ │ - ldrmi r4, [r3], -r1, asr #12 │ │ │ │ - stmib sp, {r2, r9, ip, pc}^ │ │ │ │ - eorle r5, r2, r5, lsl #10 │ │ │ │ - strtmi r2, [r0], -r1, lsl #4 │ │ │ │ - vhsub.s8 d25, d5, d0 │ │ │ │ - vmvn.i32 , #3328 @ 0x00000d00 │ │ │ │ - strcs r0, [r0, #-517] @ 0xfffffdfb │ │ │ │ - @ instruction: 0xf7f29509 │ │ │ │ - @ instruction: 0xf7fefa63 │ │ │ │ - vmax.f32 d27, d15, d5 │ │ │ │ - vsra.s64 d21, d8, #64 │ │ │ │ + andls pc, r0, #4928 @ 0x1340 │ │ │ │ + andls r4, r9, #32, 12 @ 0x2000000 │ │ │ │ + rsbscc pc, sp, #1342177284 @ 0x50000004 │ │ │ │ + andeq pc, r5, #192, 4 │ │ │ │ + blx 0xffbf301c │ │ │ │ + svclt 0x0094f7fe │ │ │ │ + vqrdmlsh.s q11, q3, d3[4] │ │ │ │ + vsubl.u8 , d21, d1 │ │ │ │ + @ instruction: 0xf00605c2 │ │ │ │ + blx 0xfed76884 │ │ │ │ + bcs 0x171e78 │ │ │ │ + cmpne r3, #323584 @ 0x4f000 │ │ │ │ + bcs 0x1a9104 │ │ │ │ + bcs 0x1291ec │ │ │ │ + ldc 0, cr13, [pc, #400] @ 0xb520c │ │ │ │ + andcs r7, r1, #60, 22 @ 0xf000 │ │ │ │ + andls r4, r0, #76546048 @ 0x4900000 │ │ │ │ + vmax.s8 d20, d5, d16 │ │ │ │ + vmvn.i32 d22, #1280 @ 0x00000500 │ │ │ │ + strls r0, [r7, #-517] @ 0xfffffdfb │ │ │ │ + strvs lr, [r5], -sp, asr #19 │ │ │ │ + stc 3, cr9, [sp, #16] │ │ │ │ + @ instruction: 0xf7f27b08 │ │ │ │ + @ instruction: 0xf7fefa5b │ │ │ │ + vmax.f32 , , │ │ │ │ + vorr.i32 d21, #8 @ 0x00000008 │ │ │ │ vrhadd.s8 d16, d15, d29 │ │ │ │ - vmov.i32 , #8 @ 0x00000008 │ │ │ │ - blmi 0x8f5214 │ │ │ │ + vshr.s64 q11, q4, #64 │ │ │ │ + blmi 0xd35168 │ │ │ │ andpl pc, r9, #268435460 @ 0x10000004 │ │ │ │ - ldc2l 1, cr15, [sl], #812 @ 0x32c │ │ │ │ - strbmi r9, [r1], -r8, lsl #4 │ │ │ │ - movwls r2, #16897 @ 0x4201 │ │ │ │ - strpl lr, [r6, #-2509] @ 0xfffff633 │ │ │ │ - andls r9, r9, #0, 4 │ │ │ │ - strdls lr, [r0], -ip │ │ │ │ + ldc2 1, cr15, [r0, #-812] @ 0xfffffcd4 │ │ │ │ + strbmi r2, [r9], -r1, lsl #4 │ │ │ │ + strtmi r9, [r0], -r0, lsl #4 │ │ │ │ rsbscc pc, sp, #1342177284 @ 0x50000004 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ - strtmi r9, [r0], -r9 │ │ │ │ - blx 0x1173154 │ │ │ │ - mcrlt 7, 7, pc, cr4, cr14, {7} @ │ │ │ │ - strbmi r4, [r1], -r3, lsl #12 │ │ │ │ + strcs r9, [r0, #-1288] @ 0xfffffaf8 │ │ │ │ + strvs lr, [r6], -sp, asr #19 │ │ │ │ + strls r9, [r5, #-772] @ 0xfffffcfc │ │ │ │ + @ instruction: 0xf7f29509 │ │ │ │ + @ instruction: 0xf7fefb77 │ │ │ │ + blcs 0x624e20 │ │ │ │ + strbmi sp, [r9], -r3, lsr #16 │ │ │ │ strtmi r2, [r0], -r2, lsl #4 │ │ │ │ - mrc2 7, 3, pc, cr6, cr3, {7} │ │ │ │ + mrc2 7, 6, pc, cr10, cr3, {7} │ │ │ │ @ instruction: 0xf43e2800 │ │ │ │ - @ instruction: 0xf7feaed4 │ │ │ │ - ldc 14, cr11, [pc, #868] @ 0xb550c │ │ │ │ - strtmi r7, [r0], -r9, lsl #22 │ │ │ │ - strbmi r9, [r1], -r0, lsl #2 │ │ │ │ - vhsub.s8 d25, d5, d7 │ │ │ │ + @ instruction: 0xf7feaf3e │ │ │ │ + vmax.f32 , , │ │ │ │ + vorr.i32 d21, #8 @ 0x00000008 │ │ │ │ + vrhadd.s8 d16, d15, d29 │ │ │ │ + vshr.s64 q11, q4, #64 │ │ │ │ + blmi 0x7f51c0 │ │ │ │ + andspl pc, r4, #268435460 @ 0x10000004 │ │ │ │ + stc2l 1, cr15, [r4], #812 @ 0x32c │ │ │ │ + tstppl r8, pc, asr #4 @ p-variant is OBSOLETE │ │ │ │ + smlawteq sp, r0, r2, pc @ │ │ │ │ + sbcsvs pc, r8, pc, asr #4 │ │ │ │ + eoreq pc, sp, r0, asr #5 │ │ │ │ + @ instruction: 0xf44f4b17 │ │ │ │ + @ instruction: 0xf1cb52a8 │ │ │ │ + pld [fp, -r7 @ ] │ │ │ │ + andcs pc, r1, #15138816 @ 0xe70000 │ │ │ │ + strls r4, [r8, #-1609] @ 0xfffff9b7 │ │ │ │ + strvs lr, [r6], -sp, asr #19 │ │ │ │ + andls r9, r0, #4, 6 @ 0x10000000 │ │ │ │ + ldrb r9, [r1, #521]! @ 0x209 │ │ │ │ + blvc 0x3307c4 │ │ │ │ + andls r4, r0, #76546048 @ 0x4900000 │ │ │ │ + vmax.s8 d20, d5, d16 │ │ │ │ vmvn.i32 , #1280 @ 0x00000500 │ │ │ │ - stmib sp, {r0, r2, r9}^ │ │ │ │ - movwls r5, #17669 @ 0x4505 │ │ │ │ - blvc 0x2f07f8 │ │ │ │ - @ instruction: 0xf9b8f7f2 │ │ │ │ - mcrlt 7, 6, pc, cr6, cr14, {7} @ │ │ │ │ + strls r0, [r7, #-517] @ 0xfffffdfb │ │ │ │ + strvs lr, [r5], -sp, asr #19 │ │ │ │ + stc 3, cr9, [sp, #16] │ │ │ │ + @ instruction: 0xf7f27b08 │ │ │ │ + @ instruction: 0xf7fef9f7 │ │ │ │ + svclt 0x0000bf0b │ │ │ │ ... │ │ │ │ - addeq sl, r5, sl, lsr #31 │ │ │ │ - eorseq fp, r3, r4, ror #26 │ │ │ │ - eorseq fp, r3, r8, ror sp │ │ │ │ - eorseq fp, r3, ip, asr #26 │ │ │ │ - eorseq fp, r3, ip, lsl #27 │ │ │ │ + addeq fp, r5, r6 │ │ │ │ + eorseq fp, r3, ip, asr #25 │ │ │ │ + eorseq fp, r3, ip, lsl #26 │ │ │ │ + eorseq fp, r3, r4, ror #25 │ │ │ │ + ldrshteq fp, [r3], -r8 │ │ │ │ @ instruction: 0xf7f62300 │ │ │ │ - svclt 0x0000b85b │ │ │ │ + svclt 0x0000b899 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ stccs 13, cr6, [r0], {68} @ 0x44 │ │ │ │ @ instruction: 0xf649d032 │ │ │ │ @ instruction: 0xf2c059f4 │ │ │ │ @ instruction: 0x46052997 │ │ │ │ stmdaeq r2, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf79be00e │ │ │ │ - @ instruction: 0xf895fd45 │ │ │ │ + @ instruction: 0xf895fd75 │ │ │ │ pkhtbmi r3, r2, r8, asr #1 │ │ │ │ ldrbmi fp, [r2], -r3, ror #6 │ │ │ │ @ instruction: 0x46304639 │ │ │ │ - @ instruction: 0xf90ef7ee │ │ │ │ + @ instruction: 0xf93ef7ee │ │ │ │ andhi pc, ip, r5, asr #17 │ │ │ │ bicslt r6, ip, r4, lsr #16 │ │ │ │ @ instruction: 0xf7a06860 │ │ │ │ - stmiavs r3!, {r0, r2, r3, r5, fp, ip, sp, lr, pc} │ │ │ │ + stmiavs r3!, {r0, r2, r3, r4, r6, fp, ip, sp, lr, pc} │ │ │ │ stmiavs r3!, {r0, r1, r3, r5, r7, r8, sl, sp, lr}^ │ │ │ │ stmdbvs r2!, {r0, r1, r3, r5, r6, r7, r8, sl, sp, lr}^ │ │ │ │ stmdbvs r3!, {r1, r3, r5, r7, r8, r9, sl, sp, lr} │ │ │ │ - bvs 0x8ceff8 │ │ │ │ + bvs 0x8cef98 │ │ │ │ @ instruction: 0x6706e9d4 │ │ │ │ mvnle r2, r0, lsl #16 │ │ │ │ smullsne pc, r8, r5, r8 @ │ │ │ │ @ instruction: 0x4639b1d9 │ │ │ │ @ instruction: 0xf7ec4630 │ │ │ │ - @ instruction: 0xf8c5ff77 │ │ │ │ + @ instruction: 0xf8c5ffa7 │ │ │ │ stmdavs r4!, {r2, r3, pc} │ │ │ │ mvnle r2, r0, lsl #24 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x87f0e8bd │ │ │ │ ldmiblt r0, {r3, r5, r6, r8, r9, sl, fp, sp, lr} │ │ │ │ ldrsbtne pc, [ip], -r9 @ │ │ │ │ strtmi r2, [r8], -r0, lsl #4 │ │ │ │ - @ instruction: 0xff2ef7ec │ │ │ │ + @ instruction: 0xff5ef7ec │ │ │ │ strbvs r6, [fp, #3499]! @ 0xdab │ │ │ │ stmiblt r3, {r0, r1, r2, r6, r7, r8, r9, sl, sp, lr, pc}^ │ │ │ │ ldrsbtne pc, [ip], -r9 @ │ │ │ │ strtmi r2, [r8], -r0, lsl #4 │ │ │ │ - @ instruction: 0xff24f7ec │ │ │ │ + @ instruction: 0xff54f7ec │ │ │ │ strbvs r6, [fp, #3499]! @ 0xdab │ │ │ │ svcvs 0x00abe7d9 │ │ │ │ - b 0x10b93ac │ │ │ │ + b 0x10b934c │ │ │ │ @ instruction: 0xf79b1003 │ │ │ │ - @ instruction: 0xf642fcf9 │ │ │ │ + @ instruction: 0xf642fd29 │ │ │ │ vsubw.s8 , q8, d20 │ │ │ │ vst2.32 {d18-d21}, [pc :64], r7 │ │ │ │ ldmdavs r9, {r2, r3, r9, ip, sp, lr} │ │ │ │ - @ instruction: 0xffe2f7a2 │ │ │ │ + @ instruction: 0xf812f7a3 │ │ │ │ ldrsbne lr, [fp], #-124 @ 0xffffff84 │ │ │ │ andne lr, r2, r3, asr #20 │ │ │ │ - stc2l 7, cr15, [sl], #620 @ 0x26c │ │ │ │ + ldc2 7, cr15, [sl, #-620] @ 0xfffffd94 │ │ │ │ @ instruction: 0x13a4f642 │ │ │ │ orrscs pc, r7, #192, 4 │ │ │ │ andvc pc, ip, #1325400064 @ 0x4f000000 │ │ │ │ - @ instruction: 0xf7a26819 │ │ │ │ - @ instruction: 0xe7d7ffd3 │ │ │ │ + @ instruction: 0xf7a36819 │ │ │ │ + ldrb pc, [r7, r3, lsl #16] @ │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec0c4ec │ │ │ │ + bl 0xfec0c48c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ svcvs 0x00430fe0 │ │ │ │ strmi fp, [r4], -r4, lsl #1 │ │ │ │ cmnle ip, r0, lsl #22 │ │ │ │ - blcs 0x38f68c │ │ │ │ + blcs 0x38f62c │ │ │ │ @ instruction: 0xf894d017 │ │ │ │ - bcs 0xbd67c │ │ │ │ + bcs 0xbd61c │ │ │ │ orrhi pc, r1, r0, asr #32 │ │ │ │ vqdmulh.s d2, d0, d13 │ │ │ │ ldm pc, {r2, r3, r4, r7, pc}^ @ │ │ │ │ rsbseq pc, r0, r3, lsl r0 @ │ │ │ │ eorseq r0, fp, r0, ror r0 │ │ │ │ smlaltbeq r0, r5, pc, r0 @ │ │ │ │ rscseq r0, r6, ip, ror r0 │ │ │ │ @ instruction: 0x0121012f │ │ │ │ cmpeq r6, pc, asr #1 │ │ │ │ umullseq r0, sl, sl, r0 │ │ │ │ movwls r0, #12447 @ 0x309f │ │ │ │ - stc2l 7, cr15, [ip], #608 @ 0x260 │ │ │ │ + ldc2 7, cr15, [ip, #-608] @ 0xfffffda0 │ │ │ │ ldrsbne pc, [r4], #132 @ 0x84 @ │ │ │ │ mvnspl pc, #76546048 @ 0x4900000 │ │ │ │ orrscs pc, r7, #192, 4 │ │ │ │ @ instruction: 0xf0114605 │ │ │ │ stclvs 15, cr0, [r1, #8]! │ │ │ │ @ instruction: 0xf64f9803 │ │ │ │ @ instruction: 0xf6cf72fe │ │ │ │ @ instruction: 0x460e62ff │ │ │ │ @ instruction: 0xf04fbf08 │ │ │ │ - blvs 0xff705d5c │ │ │ │ + blvs 0xff705cfc │ │ │ │ @ instruction: 0xf7a0462b │ │ │ │ - @ instruction: 0xf894fde9 │ │ │ │ + @ instruction: 0xf894fe19 │ │ │ │ stmdbcs r0, {r0, r2, r3, r4, r6, r7, ip} │ │ │ │ strmi sp, [r8], -fp, asr #2 │ │ │ │ - ldc2 7, cr15, [r0], #-668 @ 0xfffffd64 │ │ │ │ + stc2l 7, cr15, [r0], #-668 @ 0xfffffd64 │ │ │ │ @ instruction: 0xf79f4628 │ │ │ │ - @ instruction: 0xf894ff8d │ │ │ │ + @ instruction: 0xf894ffbd │ │ │ │ strbvs r3, [r6, #221]! @ 0xdd │ │ │ │ @ instruction: 0xf0402b00 │ │ │ │ andcs r8, r8, r5, ror #2 │ │ │ │ - ldc2l 7, cr15, [sl, #-968] @ 0xfffffc38 │ │ │ │ + ldc2 7, cr15, [r8, #968] @ 0x3c8 │ │ │ │ stmdblt fp!, {r0, r1, r5, r7, r9, sl, fp, sp, lr} │ │ │ │ andlt r4, r4, r0, lsr #12 │ │ │ │ ldrhtmi lr, [r0], #-141 @ 0xffffff73 │ │ │ │ svclt 0x002af7ff │ │ │ │ andseq lr, fp, #212, 18 @ 0x350000 │ │ │ │ @ instruction: 0xf79f9203 │ │ │ │ - svcvs 0x0063ff77 │ │ │ │ + svcvs 0x0063ffa7 │ │ │ │ strbvs r9, [r2, #2563]! @ 0xa03 │ │ │ │ @ instruction: 0xf0402b00 │ │ │ │ @ instruction: 0xf894811e │ │ │ │ stmiavs r2!, {r0, r2, r3, r4, r6, r7, ip, sp} │ │ │ │ - bne 0x1550a40 │ │ │ │ + bne 0x15509e0 │ │ │ │ @ instruction: 0xf0402b00 │ │ │ │ @ instruction: 0x46208179 │ │ │ │ @ instruction: 0xf7ef2101 │ │ │ │ - @ instruction: 0x4620f9d3 │ │ │ │ + @ instruction: 0x4620fa11 │ │ │ │ pop {r2, ip, sp, pc} │ │ │ │ @ instruction: 0xf7ff4070 │ │ │ │ svcvs 0x0080bf0d │ │ │ │ - b 0x1179548 │ │ │ │ + b 0x11794e8 │ │ │ │ @ instruction: 0xf79b1000 │ │ │ │ - @ instruction: 0xf642fc61 │ │ │ │ + @ instruction: 0xf642fc91 │ │ │ │ vsubw.s8 , q8, d20 │ │ │ │ vst2.32 {d18-d21}, [pc :64], r7 │ │ │ │ ldmdavs r9, {r2, r3, r9, ip, sp, lr} │ │ │ │ - @ instruction: 0xff4af7a2 │ │ │ │ + @ instruction: 0xff7af7a2 │ │ │ │ stmiavs r2!, {r1, r7, r8, r9, sl, sp, lr, pc} │ │ │ │ stcvs 1, cr2, [r3, #4]! │ │ │ │ - bne 0xff546c80 │ │ │ │ - @ instruction: 0xf9b6f7ef │ │ │ │ + bne 0xff546c20 │ │ │ │ + @ instruction: 0xf9f4f7ef │ │ │ │ strtmi lr, [r0], -r2, asr #15 │ │ │ │ - @ instruction: 0xf824f7ef │ │ │ │ + @ instruction: 0xf858f7ef │ │ │ │ stcvs 7, cr14, [r2, #712]! @ 0x2c8 │ │ │ │ @ instruction: 0x13a4f642 │ │ │ │ orrscs pc, r7, #192, 4 │ │ │ │ - bne 0xfe0cf69c │ │ │ │ + bne 0xfe0cf63c │ │ │ │ @ instruction: 0xf79b681d │ │ │ │ - bmi 0xfec34528 │ │ │ │ + bmi 0xfec34588 │ │ │ │ svcne 0x0070ee1d │ │ │ │ ldmdavs r2, {r1, r3, r4, r5, r6, sl, lr} │ │ │ │ @ instruction: 0xf64d588b │ │ │ │ vbic.i32 d17, #4 @ 0x00000004 │ │ │ │ andcs r0, r0, #1073741860 @ 0x40000024 │ │ │ │ @ instruction: 0x0c00eb03 │ │ │ │ @ instruction: 0xf851442b │ │ │ │ @ instruction: 0xf8cd0d60 │ │ │ │ @ instruction: 0xf79bc000 │ │ │ │ - tstpcs r0, r9, asr pc @ p-variant is OBSOLETE │ │ │ │ + smlabbcs r0, r9, pc, pc @ │ │ │ │ @ instruction: 0xf7a74608 │ │ │ │ - ldr pc, [fp, r1, asr #23] │ │ │ │ + @ instruction: 0xe79bfbf1 │ │ │ │ mvnspl pc, #76546048 @ 0x4900000 │ │ │ │ orrscs pc, r7, #192, 4 │ │ │ │ strtmi r6, [r0], -r1, lsr #27 │ │ │ │ - bne 0x154f6ec │ │ │ │ + bne 0x154f68c │ │ │ │ andls r6, r3, #222208 @ 0x36400 │ │ │ │ - cdp2 7, 3, cr15, cr14, cr12, {7} │ │ │ │ - bls 0x190afc │ │ │ │ + cdp2 7, 6, cr15, cr14, cr12, {7} │ │ │ │ + bls 0x190a9c │ │ │ │ strbvs r4, [r3, #1043]! @ 0x413 │ │ │ │ - blx 0xff173316 │ │ │ │ + blx 0xffd732b6 │ │ │ │ @ instruction: 0xf642e788 │ │ │ │ vabal.s8 , d16, d20 │ │ │ │ movwcs r2, #1431 @ 0x597 │ │ │ │ sbcscc pc, lr, r4, lsl #17 │ │ │ │ - @ instruction: 0xff84f79a │ │ │ │ + @ instruction: 0xffb4f79a │ │ │ │ adcvc pc, r4, #1325400064 @ 0x4f000000 │ │ │ │ andls r6, r3, r9, lsr #16 │ │ │ │ - @ instruction: 0xf92ef7a3 │ │ │ │ + @ instruction: 0xf95ef7a3 │ │ │ │ vld2.8 {d25-d26}, [pc], r3 │ │ │ │ @ instruction: 0xf04f1200 │ │ │ │ @ instruction: 0x460133ff │ │ │ │ - stc2 7, cr15, [r2], {163} @ 0xa3 │ │ │ │ + ldc2 7, cr15, [r2], #652 @ 0x28c │ │ │ │ stmdals r3, {r0, r3, r5, fp, sp, lr} │ │ │ │ adcvc pc, r4, #1325400064 @ 0x4f000000 │ │ │ │ - @ instruction: 0xf9c0f7a3 │ │ │ │ + @ instruction: 0xf9f0f7a3 │ │ │ │ @ instruction: 0xf79b2003 │ │ │ │ - @ instruction: 0xf04ffbf5 │ │ │ │ + @ instruction: 0xf04ffc25 │ │ │ │ @ instruction: 0x4602419c │ │ │ │ @ instruction: 0xf7ed200d │ │ │ │ - strb pc, [r1, -r1, asr #31]! @ │ │ │ │ + @ instruction: 0xe761fff1 │ │ │ │ strne pc, [r4, #1602]! @ 0x642 │ │ │ │ ldrcs pc, [r7, #704] @ 0x2c0 │ │ │ │ @ instruction: 0xf8842300 │ │ │ │ @ instruction: 0xf79a30de │ │ │ │ - @ instruction: 0xf44fff5d │ │ │ │ + @ instruction: 0xf44fff8d │ │ │ │ stmdavs r9!, {r2, r5, r7, r9, ip, sp, lr} │ │ │ │ @ instruction: 0xf7a39003 │ │ │ │ - stmdals r3, {r0, r1, r2, r8, fp, ip, sp, lr, pc} │ │ │ │ + stmdals r3, {r0, r1, r2, r4, r5, r8, fp, ip, sp, lr, pc} │ │ │ │ andne pc, r0, #1862270976 @ 0x6f000000 │ │ │ │ mvnscc pc, #79 @ 0x4f │ │ │ │ @ instruction: 0xf7a34601 │ │ │ │ - stmdavs r9!, {r0, r1, r3, r4, r6, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdavs r9!, {r0, r1, r3, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ vst2.8 {d25-d26}, [pc], r3 │ │ │ │ @ instruction: 0xf7a372a4 │ │ │ │ - @ instruction: 0xf894f999 │ │ │ │ + @ instruction: 0xf894f9c9 │ │ │ │ ldrdcs r3, [r2], -r9 │ │ │ │ strhne pc, [r4], #132 @ 0x84 @ │ │ │ │ movweq pc, #4227 @ 0x1083 @ │ │ │ │ cmpvs r3, r1, asr #20 │ │ │ │ orrmi pc, r8, r1, asr #32 │ │ │ │ - cdp2 7, 1, cr15, cr10, cr12, {7} │ │ │ │ + cdp2 7, 4, cr15, cr10, cr12, {7} │ │ │ │ @ instruction: 0xf642e736 │ │ │ │ vabal.s8 , d16, d20 │ │ │ │ movwcs r2, #1431 @ 0x597 │ │ │ │ sbcscc pc, lr, r4, lsl #17 │ │ │ │ - @ instruction: 0xff32f79a │ │ │ │ + @ instruction: 0xff62f79a │ │ │ │ adcvc pc, r4, #1325400064 @ 0x4f000000 │ │ │ │ andls r6, r3, r9, lsr #16 │ │ │ │ - @ instruction: 0xf8dcf7a3 │ │ │ │ + @ instruction: 0xf90cf7a3 │ │ │ │ vld2.8 {d25-d26}, [pc], r3 │ │ │ │ @ instruction: 0xf04f1200 │ │ │ │ @ instruction: 0x460133ff │ │ │ │ - ldc2 7, cr15, [r0], #-652 @ 0xfffffd74 │ │ │ │ + stc2l 7, cr15, [r0], #-652 @ 0xfffffd74 │ │ │ │ stmdals r3, {r0, r3, r5, fp, sp, lr} │ │ │ │ adcvc pc, r4, #1325400064 @ 0x4f000000 │ │ │ │ - @ instruction: 0xf96ef7a3 │ │ │ │ + @ instruction: 0xf99ef7a3 │ │ │ │ strhne pc, [r4], #132 @ 0x84 @ │ │ │ │ @ instruction: 0xf0412002 │ │ │ │ @ instruction: 0x91034194 │ │ │ │ - blx 0xfe8733d6 │ │ │ │ + blx 0xff473376 │ │ │ │ strmi r9, [r2], -r3, lsl #18 │ │ │ │ @ instruction: 0xf7ed200b │ │ │ │ - str pc, [fp, -fp, ror #30] │ │ │ │ + @ instruction: 0xe70bff9b │ │ │ │ @ instruction: 0xee1d4a59 │ │ │ │ @ instruction: 0xf6420f70 │ │ │ │ vsubw.s8 , q8, d20 │ │ │ │ ldrbtmi r2, [sl], #-919 @ 0xfffffc69 │ │ │ │ @ instruction: 0xf64d6812 │ │ │ │ vbic.i32 d17, #4 @ 0x00000004 │ │ │ │ ldmdavs fp, {r0, r4, r7, r8} │ │ │ │ @ instruction: 0xf8515882 │ │ │ │ ldrmi r0, [r3], #-3876 @ 0xfffff0dc │ │ │ │ @ instruction: 0xf79b2200 │ │ │ │ - usat pc, #21, r9, lsl #29 @ │ │ │ │ + ldrbt pc, [r5], r9, asr #29 @ │ │ │ │ mvnspl pc, #76546048 @ 0x4900000 │ │ │ │ orrscs pc, r7, #192, 4 │ │ │ │ strtmi r6, [r0], -r1, lsr #27 │ │ │ │ - bne 0x154f838 │ │ │ │ + bne 0x154f7d8 │ │ │ │ andls r6, r3, #222208 @ 0x36400 │ │ │ │ - ldc2 7, cr15, [r8, #944] @ 0x3b0 │ │ │ │ - bls 0x190c48 │ │ │ │ + stc2l 7, cr15, [r8, #944] @ 0x3b0 │ │ │ │ + bls 0x190be8 │ │ │ │ strbvs r4, [r3, #1043]! @ 0x413 │ │ │ │ - bmi 0x12af2d0 │ │ │ │ + bmi 0x12af270 │ │ │ │ svceq 0x0070ee1d │ │ │ │ @ instruction: 0x13a4f642 │ │ │ │ orrscs pc, r7, #192, 4 │ │ │ │ ldmdavs r2, {r1, r3, r4, r5, r6, sl, lr} │ │ │ │ teqpne r4, sp, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r1, r0, asr #5 │ │ │ │ stmpl r2, {r0, r1, r3, r4, fp, sp, lr} │ │ │ │ svceq 0x00a8f851 │ │ │ │ andcs r4, r0, #318767104 @ 0x13000000 │ │ │ │ - mrc2 7, 3, pc, cr2, cr11, {4} │ │ │ │ + mcr2 7, 5, pc, cr2, cr11, {4} @ │ │ │ │ svcvs 0x00a0e6ce │ │ │ │ - b 0x1179760 │ │ │ │ + b 0x1179700 │ │ │ │ @ instruction: 0xf79b1000 │ │ │ │ - @ instruction: 0xf642fb55 │ │ │ │ + @ instruction: 0xf642fb85 │ │ │ │ vsubw.s8 , q8, d20 │ │ │ │ vst2.32 {d18-d21}, [pc :64], r7 │ │ │ │ ldmdavs r9, {r2, r3, r9, ip, sp, lr} │ │ │ │ - cdp2 7, 3, cr15, cr14, cr2, {5} │ │ │ │ - blcs 0x42f154 │ │ │ │ + cdp2 7, 6, cr15, cr14, cr2, {5} │ │ │ │ + blcs 0x42f0f4 │ │ │ │ andge sp, r1, #76, 16 @ 0x4c0000 │ │ │ │ @ instruction: 0xf023f852 │ │ │ │ - andeq r5, fp, r9, lsl #13 │ │ │ │ - andeq r5, fp, r9, lsl #13 │ │ │ │ - andeq r5, fp, r9, lsl #7 │ │ │ │ - andeq r5, fp, r9, lsr #13 │ │ │ │ - andeq r5, fp, r9, lsl #13 │ │ │ │ - andeq r5, fp, r9, lsr #13 │ │ │ │ - andeq r5, fp, r5, asr #9 │ │ │ │ - andeq r5, fp, r9, lsr #13 │ │ │ │ - andeq r5, fp, fp, lsl r5 │ │ │ │ - andeq r5, fp, r7, ror r4 │ │ │ │ - andeq r5, fp, r9, lsr #13 │ │ │ │ - andeq r5, fp, r9, lsr #13 │ │ │ │ - andeq r5, fp, r9, lsr #13 │ │ │ │ - andeq r5, fp, r9, lsl #13 │ │ │ │ + andeq r5, fp, r9, lsr #12 │ │ │ │ + andeq r5, fp, r9, lsr #12 │ │ │ │ + andeq r5, fp, r9, lsr #6 │ │ │ │ + andeq r5, fp, r9, asr #12 │ │ │ │ + andeq r5, fp, r9, lsr #12 │ │ │ │ + andeq r5, fp, r9, asr #12 │ │ │ │ + andeq r5, fp, r5, ror #8 │ │ │ │ + andeq r5, fp, r9, asr #12 │ │ │ │ + @ instruction: 0x000b54bb │ │ │ │ + andeq r5, fp, r7, lsl r4 │ │ │ │ + andeq r5, fp, r9, asr #12 │ │ │ │ + andeq r5, fp, r9, asr #12 │ │ │ │ + andeq r5, fp, r9, asr #12 │ │ │ │ + andeq r5, fp, r9, lsr #12 │ │ │ │ strne pc, [r4, #1602]! @ 0x642 │ │ │ │ ldrcs pc, [r7, #704] @ 0x2c0 │ │ │ │ @ instruction: 0xf8842300 │ │ │ │ @ instruction: 0xf79a30de │ │ │ │ - @ instruction: 0xf44ffe99 │ │ │ │ + @ instruction: 0xf44ffec9 │ │ │ │ stmdavs r9!, {r2, r5, r7, r9, ip, sp, lr} │ │ │ │ @ instruction: 0xf7a39003 │ │ │ │ - stmdals r3, {r0, r1, r6, fp, ip, sp, lr, pc} │ │ │ │ + stmdals r3, {r0, r1, r4, r5, r6, fp, ip, sp, lr, pc} │ │ │ │ andne pc, r0, #1862270976 @ 0x6f000000 │ │ │ │ mvnscc pc, #79 @ 0x4f │ │ │ │ @ instruction: 0xf7a34601 │ │ │ │ - stmdavs r9!, {r0, r1, r2, r4, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdavs r9!, {r0, r1, r2, r6, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ vst2.8 {d25-d26}, [pc], r3 │ │ │ │ @ instruction: 0xf7a372a4 │ │ │ │ - @ instruction: 0xe67cf8d5 │ │ │ │ + ldrbt pc, [ip], -r5, lsl #18 @ │ │ │ │ mvnspl pc, #76546048 @ 0x4900000 │ │ │ │ orrscs pc, r7, #192, 4 │ │ │ │ strtmi r6, [r0], -r1, lsr #27 │ │ │ │ - bne 0x154f924 │ │ │ │ + bne 0x154f8c4 │ │ │ │ andls r6, r3, #222208 @ 0x36400 │ │ │ │ - stc2 7, cr15, [r2, #-944]! @ 0xfffffc50 │ │ │ │ - bls 0x190d34 │ │ │ │ + ldc2l 7, cr15, [r2, #-944] @ 0xfffffc50 │ │ │ │ + bls 0x190cd4 │ │ │ │ strbvs r4, [r3, #1043]! @ 0x413 │ │ │ │ @ instruction: 0xf7ee4620 │ │ │ │ - @ instruction: 0xe66bfed1 │ │ │ │ + strbt pc, [fp], -r5, lsl #30 @ │ │ │ │ mvnspl pc, #76546048 @ 0x4900000 │ │ │ │ orrscs pc, r7, #192, 4 │ │ │ │ andls r4, r3, #32, 12 @ 0x2000000 │ │ │ │ @ instruction: 0xf7ec6bd9 │ │ │ │ - stcvs 13, cr15, [r3, #68]! @ 0x44 │ │ │ │ + stcvs 13, cr15, [r3, #260]! @ 0x104 │ │ │ │ strtmi r9, [r0], -r3, lsl #20 │ │ │ │ strbvs r4, [r3, #1043]! @ 0x413 │ │ │ │ - cdp2 7, 12, cr15, cr0, cr14, {7} │ │ │ │ + cdp2 7, 15, cr15, cr4, cr14, {7} │ │ │ │ svclt 0x0000e65c │ │ │ │ - addeq sl, r5, ip, lsr fp │ │ │ │ - addeq sl, r5, r2, ror #19 │ │ │ │ - umulleq sl, r5, r4, r9 │ │ │ │ + umulleq sl, r5, ip, fp │ │ │ │ + addeq sl, r5, r2, asr #20 │ │ │ │ + strdeq sl, [r5], r4 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec0c8ec │ │ │ │ + bl 0xfec0c88c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8900ff8 │ │ │ │ @ instruction: 0x460430d8 │ │ │ │ @ instruction: 0xf04fb17b │ │ │ │ andcs r7, r1, r0, lsl #2 │ │ │ │ - stc2 7, cr15, [r6, #-944]! @ 0xfffffc50 │ │ │ │ + ldc2l 7, cr15, [r6, #-944] @ 0xfffffc50 │ │ │ │ rscvs r2, r3, r2, lsl #6 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svcvs 0x0043bd10 │ │ │ │ @ instruction: 0xf649b95b │ │ │ │ vrsra.s64 , q10, #64 │ │ │ │ andcs r2, r0, #1543503874 @ 0x5c000002 │ │ │ │ - blvs 0xff706fac │ │ │ │ - ldc2l 7, cr15, [ip], {236} @ 0xec │ │ │ │ + blvs 0xff706f4c │ │ │ │ + stc2 7, cr15, [ip, #-944] @ 0xfffffc50 │ │ │ │ strbvs r6, [r3, #3491]! @ 0xda3 │ │ │ │ svcvs 0x0080e7e1 │ │ │ │ - b 0x11798a8 │ │ │ │ + b 0x1179848 │ │ │ │ @ instruction: 0xf79b1000 │ │ │ │ - @ instruction: 0xf642fab1 │ │ │ │ + @ instruction: 0xf642fae1 │ │ │ │ vsubw.s8 , q8, d20 │ │ │ │ vst2.32 {d18-d21}, [pc :64], r7 │ │ │ │ ldmdavs r9, {r2, r3, r9, ip, sp, lr} │ │ │ │ - ldc2 7, cr15, [sl, #648] @ 0x288 │ │ │ │ + stc2l 7, cr15, [sl, #648] @ 0x288 │ │ │ │ svclt 0x0000e7e3 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec0c960 │ │ │ │ + bl 0xfec0c900 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf6490ff0 │ │ │ │ vrsra.s64 , q10, #64 │ │ │ │ umulllt r2, r3, r7, r3 │ │ │ │ - blvs 0xff710d7c │ │ │ │ + blvs 0xff710d1c │ │ │ │ andls r6, r1, r3, lsl #17 │ │ │ │ @ instruction: 0xf7ec1a9a │ │ │ │ - stmdals r1, {r0, r2, r4, r5, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdals r1, {r0, r2, r5, r6, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ sbcvs r2, r3, ip, lsl #6 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ stclt 14, cr0, [r0, #-0] │ │ │ │ movweq pc, #4096 @ 0x1000 @ │ │ │ │ @ instruction: 0xf5030840 │ │ │ │ - bl 0x19271c │ │ │ │ + bl 0x1926bc │ │ │ │ sbceq r1, r0, r0, asr #32 │ │ │ │ ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ movweq pc, #4096 @ 0x1000 @ │ │ │ │ @ instruction: 0xf5030840 │ │ │ │ @ instruction: 0xf00273de │ │ │ │ - bl 0x175fd8 │ │ │ │ + bl 0x175f78 │ │ │ │ addsmi r1, r1, r0, asr #32 │ │ │ │ sbceq lr, r0, r1, lsl #22 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ cmplt r0, fp, asr #16 │ │ │ │ andeq pc, r1, r1 │ │ │ │ sbcsvc pc, lr, r0, lsl #10 │ │ │ │ subne lr, r3, r0, lsl #22 │ │ │ │ smlabtcs r0, r0, r0, r0 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stmeq sl, {r4, r5, r6, r8, r9, sl, lr} │ │ │ │ movweq pc, #4099 @ 0x1003 @ │ │ │ │ - bl 0x175a10 │ │ │ │ + bl 0x1759b0 │ │ │ │ @ instruction: 0xf0001342 │ │ │ │ @ instruction: 0xf5030004 │ │ │ │ - bl 0xd2774 │ │ │ │ + bl 0xd2714 │ │ │ │ smlabtcs r0, r3, r0, r0 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ svclt 0x00004770 │ │ │ │ mrrceq 10, 4, lr, r1, cr15 │ │ │ │ tstpeq r1, r1 @ p-variant is OBSOLETE │ │ │ │ bicsvc pc, lr, r1, lsl #10 │ │ │ │ cmpne ip, r1, lsl #22 │ │ │ │ @@ -169265,195 +169242,195 @@ │ │ │ │ @ instruction: 0xf003e8df │ │ │ │ stmdbcs r6, {r0, r2, r3, r8, r9, fp, ip} │ │ │ │ stmdbcs r9!, {r0, r3, r5, r8, fp, sp} │ │ │ │ andeq r1, r6, r2, lsr #8 │ │ │ │ @ instruction: 0x13a4f642 │ │ │ │ orrscs pc, r7, #192, 4 │ │ │ │ @ instruction: 0xf7a26819 │ │ │ │ - @ instruction: 0xf642bcb5 │ │ │ │ + @ instruction: 0xf642bce5 │ │ │ │ vsubw.s8 , q8, d20 │ │ │ │ ldmdavs r9, {r0, r1, r2, r4, r7, r8, r9, sp} │ │ │ │ - ldclt 7, cr15, [lr], {162} @ 0xa2 │ │ │ │ + mcrrlt 7, 10, pc, lr, cr2 @ │ │ │ │ @ instruction: 0x13a4f642 │ │ │ │ orrscs pc, r7, #192, 4 │ │ │ │ @ instruction: 0xf7a26819 │ │ │ │ - @ instruction: 0xf642bc83 │ │ │ │ + @ instruction: 0xf642bcb3 │ │ │ │ vsubw.s8 , q8, d20 │ │ │ │ ldmdavs r9, {r0, r1, r2, r4, r7, r8, r9, sp} │ │ │ │ - mrrclt 7, 10, pc, r8, cr2 @ │ │ │ │ + stclt 7, cr15, [r8], {162} @ 0xa2 │ │ │ │ @ instruction: 0x13a4f642 │ │ │ │ orrscs pc, r7, #192, 4 │ │ │ │ @ instruction: 0xf7a26819 │ │ │ │ - strlt fp, [r0, #-3117] @ 0xfffff3d3 │ │ │ │ + strlt fp, [r0, #-3165] @ 0xfffff3a3 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00f0f8cc │ │ │ │ andcs fp, r0, r3, lsl #1 │ │ │ │ - orrspl pc, r8, pc, asr #4 │ │ │ │ + tstppl r8, pc, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ vqdmulh.s d20, d0, d2 │ │ │ │ andls r4, r0, r1, ror #5 │ │ │ │ - mrc2 1, 3, pc, cr0, cr3, {4} │ │ │ │ - ldrsbteq fp, [r3], -r0 │ │ │ │ + mcr2 1, 3, pc, cr4, cr3, {4} @ │ │ │ │ + eorseq fp, r3, r0, asr sp │ │ │ │ mrrceq 10, 4, lr, r1, cr15 │ │ │ │ tstpeq r1, r1 @ p-variant is OBSOLETE │ │ │ │ bicsvc pc, lr, r1, lsl #10 │ │ │ │ - bl 0x1004c4 │ │ │ │ + bl 0x100464 │ │ │ │ @ instruction: 0xf003114c │ │ │ │ - blx 0x1388dc │ │ │ │ - bl 0x1720f4 │ │ │ │ + blx 0x13887c │ │ │ │ + bl 0x172094 │ │ │ │ andsle r0, r1, r1, asr #5 │ │ │ │ andle r2, r8, sl, lsl #22 │ │ │ │ tstle r4, r2, lsl #22 │ │ │ │ @ instruction: 0x13a4f642 │ │ │ │ orrscs pc, r7, #192, 4 │ │ │ │ @ instruction: 0xf7a26819 │ │ │ │ - @ instruction: 0xf642be9d │ │ │ │ + @ instruction: 0xf642becd │ │ │ │ vsubw.s8 , q8, d20 │ │ │ │ ldmdavs r9, {r0, r1, r2, r4, r7, r8, r9, sp} │ │ │ │ - cdplt 7, 12, cr15, cr14, cr2, {5} │ │ │ │ + cdplt 7, 15, cr15, cr14, cr2, {5} │ │ │ │ @ instruction: 0x13a4f642 │ │ │ │ orrscs pc, r7, #192, 4 │ │ │ │ @ instruction: 0xf7a26819 │ │ │ │ - strlt fp, [r0, #-3837] @ 0xfffff103 │ │ │ │ + strlt fp, [r0, #-3885] @ 0xfffff0d3 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00f0f8cc │ │ │ │ andcs fp, r0, r3, lsl #1 │ │ │ │ - orrspl pc, r8, pc, asr #4 │ │ │ │ + tstppl r8, pc, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ vqdmulh.s d20, d0, d2 │ │ │ │ strdls r4, [r0], -r4 @ │ │ │ │ - mrc2 1, 1, pc, cr2, cr3, {4} │ │ │ │ - eorseq fp, r3, r4, ror #27 │ │ │ │ + mcr2 1, 1, pc, cr6, cr3, {4} @ │ │ │ │ + eorseq fp, r3, r4, ror #26 │ │ │ │ mrrceq 10, 4, lr, r1, cr15 │ │ │ │ tstpeq r1, r1 @ p-variant is OBSOLETE │ │ │ │ bicsvc pc, lr, r1, lsl #10 │ │ │ │ - bl 0x100538 │ │ │ │ + bl 0x1004d8 │ │ │ │ @ instruction: 0xf003114c │ │ │ │ - blx 0x138958 │ │ │ │ - bl 0x172170 │ │ │ │ + blx 0x1388f8 │ │ │ │ + bl 0x172110 │ │ │ │ andsle r0, r0, r1, asr #5 │ │ │ │ andle r2, r7, r2, lsl #22 │ │ │ │ @ instruction: 0xf642b9a3 │ │ │ │ vsubw.s8 , q8, d20 │ │ │ │ ldmdavs r9, {r0, r1, r2, r4, r7, r8, r9, sp} │ │ │ │ - mrrclt 7, 10, pc, r0, cr2 @ │ │ │ │ + stclt 7, cr15, [r0], {162} @ 0xa2 │ │ │ │ @ instruction: 0x13a4f642 │ │ │ │ orrscs pc, r7, #192, 4 │ │ │ │ @ instruction: 0xf7a26819 │ │ │ │ - @ instruction: 0xf642bc91 │ │ │ │ + @ instruction: 0xf642bcc1 │ │ │ │ vsubw.s8 , q8, d20 │ │ │ │ ldmdavs r9, {r0, r1, r2, r4, r7, r8, r9, sp} │ │ │ │ - stcllt 7, cr15, [r6], #-648 @ 0xfffffd78 │ │ │ │ + ldclt 7, cr15, [r6], {162} @ 0xa2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec0cb7c │ │ │ │ + bl 0xfec0cb1c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ vhadd.s8 d18, d15, d0 │ │ │ │ - vsra.s64 d21, d8, #64 │ │ │ │ - blmi 0x175e44 │ │ │ │ + vorr.i32 d21, #8 @ 0x00000008 │ │ │ │ + blmi 0x175de4 │ │ │ │ andpl pc, r7, #64, 4 │ │ │ │ @ instruction: 0xf1939000 │ │ │ │ - svclt 0x0000fdf5 │ │ │ │ - ldrshteq fp, [r3], -r8 │ │ │ │ + svclt 0x0000fde9 │ │ │ │ + eorseq fp, r3, r8, ror sp │ │ │ │ mrrceq 10, 4, lr, r1, cr15 │ │ │ │ tstpeq r1, r1 @ p-variant is OBSOLETE │ │ │ │ bicsvc pc, lr, r1, lsl #10 │ │ │ │ - bl 0x1005b8 │ │ │ │ + bl 0x100558 │ │ │ │ @ instruction: 0xf003114c │ │ │ │ - blx 0x1389d4 │ │ │ │ - bl 0x1721ec │ │ │ │ + blx 0x138974 │ │ │ │ + bl 0x17218c │ │ │ │ andle r0, r8, r1, asr #5 │ │ │ │ tstle sp, r3, lsl #22 │ │ │ │ @ instruction: 0x13a4f642 │ │ │ │ orrscs pc, r7, #192, 4 │ │ │ │ @ instruction: 0xf7a26819 │ │ │ │ - @ instruction: 0xf642bf31 │ │ │ │ + @ instruction: 0xf642bf61 │ │ │ │ vsubw.s8 , q8, d20 │ │ │ │ ldmdavs r9, {r0, r1, r2, r4, r7, r8, r9, sp} │ │ │ │ - svclt 0x0006f7a2 │ │ │ │ + svclt 0x0036f7a2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec0cbe8 │ │ │ │ + bl 0xfec0cb88 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ vhadd.s8 d18, d15, d0 │ │ │ │ - vsra.s64 d21, d8, #64 │ │ │ │ - blmi 0x175eb0 │ │ │ │ + vorr.i32 d21, #8 @ 0x00000008 │ │ │ │ + blmi 0x175e50 │ │ │ │ andspl pc, r7, #64, 4 │ │ │ │ @ instruction: 0xf1939000 │ │ │ │ - svclt 0x0000fdbf │ │ │ │ - eorseq fp, r3, r0, lsl lr │ │ │ │ + svclt 0x0000fdb3 │ │ │ │ + mlaseq r3, r0, sp, fp │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ cdpeq 8, 12, cr15, cr8, cr12, {6} │ │ │ │ ldrmi fp, [lr], -r8, asr #1 │ │ │ │ @ instruction: 0x460c4b19 │ │ │ │ ldrmi r4, [r7], -r0, lsl #13 │ │ │ │ @ instruction: 0xf44f9d4e │ │ │ │ smlabbcs r0, r4, r2, r7 │ │ │ │ ldmdavs fp, {r2, fp, sp, pc} │ │ │ │ @ instruction: 0xf04f9347 │ │ │ │ @ instruction: 0xf1ee0300 │ │ │ │ - strls lr, [r0, #-3660] @ 0xfffff1b4 │ │ │ │ + strls lr, [r0, #-3644] @ 0xfffff1c4 │ │ │ │ andls r4, r2, r1, lsr #12 │ │ │ │ @ instruction: 0x463a4633 │ │ │ │ stmiavs r4!, {r6, r9, sl, lr} │ │ │ │ svceq 0x0000f414 │ │ │ │ @ instruction: 0xf1a44c0e │ │ │ │ svclt 0x00080c18 │ │ │ │ strls r4, [r1], #-1636 @ 0xfffff99c │ │ │ │ - blx 0xfe773960 │ │ │ │ + blx 0xff373900 │ │ │ │ ldmdavs sl, {r0, r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r7, asr #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ sublt sp, r8, sl, lsl #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ - @ instruction: 0xf9b8f200 │ │ │ │ + @ instruction: 0xf9a8f200 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ - eorseq fp, r3, r0, asr #28 │ │ │ │ + eorseq fp, r3, r0, asr #27 │ │ │ │ andeq r0, r0, r0 │ │ │ │ ldrlt fp, [r0, #-482] @ 0xfffffe1e │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00f0f8cc │ │ │ │ stmvs sl, {r1, r7, ip, sp, pc} │ │ │ │ andls r4, r1, #4, 12 @ 0x400000 │ │ │ │ - ldc2 7, cr15, [lr], #-616 @ 0xfffffd98 │ │ │ │ + stc2l 7, cr15, [lr], #-616 @ 0xfffffd98 │ │ │ │ strmi r9, [r1], -r1, lsl #20 │ │ │ │ tstls r1, r0, lsr #12 │ │ │ │ - mcrr2 7, 14, pc, r0, cr15 @ │ │ │ │ + ldc2l 7, cr15, [lr], #-956 @ 0xfffffc44 │ │ │ │ strmi r9, [r8], -r1, lsl #18 │ │ │ │ tstcs r0, r2 │ │ │ │ @ instruction: 0xf04f2200 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ tstcs r0, r0, lsl r6 │ │ │ │ @ instruction: 0xf04f2200 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfec0cce4 │ │ │ │ + bl 0xfec0cc84 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8d00ff8 │ │ │ │ @ instruction: 0xf8dcc050 │ │ │ │ @ instruction: 0xf0133000 │ │ │ │ @ instruction: 0xd11a02f0 │ │ │ │ ldrdcc pc, [r0], ip @ │ │ │ │ cmnpvs r0, #318767104 @ p-variant is OBSOLETE @ 0x13000000 │ │ │ │ @ instruction: 0xf8dcd01c │ │ │ │ @ instruction: 0xf4133004 │ │ │ │ andsle r6, r7, r0, ror r3 │ │ │ │ @ instruction: 0xdc6f290f │ │ │ │ @ instruction: 0xdd712900 │ │ │ │ - blcs 0x43d444 │ │ │ │ + blcs 0x43d3e4 │ │ │ │ ldm pc, {r0, r1, r2, r3, fp, ip, lr, pc}^ @ │ │ │ │ stclcc 0, cr15, [r3, #-12] │ │ │ │ cdpeq 14, 0, cr0, cr14, cr14, {0} │ │ │ │ cdpeq 14, 0, cr0, cr14, cr14, {0} │ │ │ │ svcmi 0x0043430e │ │ │ │ stmdbcs pc, {r0, r1, r2, r3, r6} @ │ │ │ │ @ instruction: 0xf64fdd0b │ │ │ │ @@ -169463,33 +169440,33 @@ │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ stmdbcs r0, {r3, r8, sl, fp, ip, sp, pc} │ │ │ │ mcrne 13, 2, sp, cr11, cr5, {7} │ │ │ │ ldmle r2!, {r1, r2, r3, r8, r9, fp, sp}^ │ │ │ │ @ instruction: 0xf852a201 │ │ │ │ svclt 0x0000f023 │ │ │ │ - andeq r5, fp, r1, lsr #23 │ │ │ │ - muleq fp, r5, fp │ │ │ │ - andeq r5, fp, r7, lsr fp │ │ │ │ - andeq r5, fp, r7, lsr fp │ │ │ │ - andeq r5, fp, r7, lsr fp │ │ │ │ - andeq r5, fp, r7, lsr fp │ │ │ │ - andeq r5, fp, r7, lsr fp │ │ │ │ - andeq r5, fp, r7, lsr fp │ │ │ │ - andeq r5, fp, r7, lsr fp │ │ │ │ - andeq r5, fp, r7, lsr fp │ │ │ │ - andeq r5, fp, r7, lsr fp │ │ │ │ + andeq r5, fp, r1, asr #22 │ │ │ │ + andeq r5, fp, r5, lsr fp │ │ │ │ + ldrdeq r5, [fp], -r7 │ │ │ │ + ldrdeq r5, [fp], -r7 │ │ │ │ + ldrdeq r5, [fp], -r7 │ │ │ │ + ldrdeq r5, [fp], -r7 │ │ │ │ + ldrdeq r5, [fp], -r7 │ │ │ │ ldrdeq r5, [fp], -r7 │ │ │ │ ldrdeq r5, [fp], -r7 │ │ │ │ - @ instruction: 0x000b5bb9 │ │ │ │ - @ instruction: 0x000b5bb9 │ │ │ │ + ldrdeq r5, [fp], -r7 │ │ │ │ + ldrdeq r5, [fp], -r7 │ │ │ │ + andeq r5, fp, r7, ror fp │ │ │ │ + andeq r5, fp, r7, ror fp │ │ │ │ + andeq r5, fp, r9, asr fp │ │ │ │ + andeq r5, fp, r9, asr fp │ │ │ │ ldrsbcc pc, [r4], #128 @ 0x80 @ │ │ │ │ biceq pc, r0, #201326595 @ 0xc000003 │ │ │ │ sbcle r2, fp, r0, lsl #22 │ │ │ │ - cdp2 0, 7, cr15, cr2, cr12, {1} │ │ │ │ + cdp2 0, 6, cr15, cr6, cr12, {1} │ │ │ │ ldrmi r1, [r8], -r3, asr #24 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ stclt 14, cr0, [r8, #-0] │ │ │ │ ldrsbcc pc, [r4], #128 @ 0x80 @ │ │ │ │ biceq pc, r0, #201326595 @ 0xc000003 │ │ │ │ @@ -169514,227 +169491,227 @@ │ │ │ │ strvc lr, [r2], #-2513 @ 0xfffff62f │ │ │ │ stmdblt r4, {r0, r2, r7, ip, sp, pc} │ │ │ │ stmdblt fp, {r0, r1, r2, r3, r4, r5, r6, r9, lr} │ │ │ │ cmplt r4, #12, 18 @ 0x30000 │ │ │ │ strmi r4, [r5], -ip, lsl #12 │ │ │ │ stmdavs sl, {r0, r4, r7, r9, sl, lr} │ │ │ │ andls r4, r3, #152, 12 @ 0x9800000 │ │ │ │ - blx 0xfe0f3a96 │ │ │ │ + blx 0xfecf3a36 │ │ │ │ strmi r9, [r1], -r3, lsl #20 │ │ │ │ strtmi r4, [r8], -r6, lsl #12 │ │ │ │ - blx 0xfe173bf6 │ │ │ │ - blcs 0xd01c8 │ │ │ │ + blx 0xff0f3b96 │ │ │ │ + blcs 0xd0168 │ │ │ │ @ instruction: 0xf895d136 │ │ │ │ ldrhlt r3, [r3, -lr] │ │ │ │ - blcs 0x40fcd4 │ │ │ │ + blcs 0x40fc74 │ │ │ │ @ instruction: 0xf1b8d00e │ │ │ │ tstle r9, r0, lsl #30 │ │ │ │ cmnlt r3, r3, lsr #18 │ │ │ │ cmnlt fp, #1622016 @ 0x18c000 │ │ │ │ ldrtmi r6, [r2], -r1, lsr #16 │ │ │ │ andlt r4, r5, r8, lsr #12 │ │ │ │ mvnsmi lr, #12386304 @ 0xbd0000 │ │ │ │ - stclt 7, cr15, [r8], #-956 @ 0xfffffc44 │ │ │ │ - bllt 0x17900f8 │ │ │ │ + stcllt 7, cr15, [r6], #-956 @ 0xfffffc44 │ │ │ │ + bllt 0x1790098 │ │ │ │ svceq 0x0000f1b8 │ │ │ │ andlt sp, r5, r8, lsl #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ mvnshi lr, #12386304 @ 0xbd0000 │ │ │ │ ldrdcc pc, [ip], r5 │ │ │ │ tstpeq pc, #3 @ p-variant is OBSOLETE │ │ │ │ ldmdale r3!, {r0, r2, r4, r8, r9, fp, sp} │ │ │ │ ldrdcs pc, [r8], r5 │ │ │ │ strtmi r4, [r8], -r9, asr #12 │ │ │ │ rsceq pc, r2, #66 @ 0x42 │ │ │ │ ldrtmi r9, [r2], -r0, lsl #4 │ │ │ │ - @ instruction: 0xf8b4f7f3 │ │ │ │ - blcs 0xd0134 │ │ │ │ + @ instruction: 0xf8f2f7f3 │ │ │ │ + blcs 0xd00d4 │ │ │ │ ubfx sp, r4, #3, #3 │ │ │ │ @ instruction: 0x4631463a │ │ │ │ @ instruction: 0xf79f4630 │ │ │ │ - strb pc, [r2, fp, asr #23] @ │ │ │ │ + @ instruction: 0xe7c2fbfb │ │ │ │ @ instruction: 0x4631463a │ │ │ │ @ instruction: 0xf79f4630 │ │ │ │ - strb pc, [r9, r5, asr #23] @ │ │ │ │ + @ instruction: 0xe7c9fbf5 │ │ │ │ vmov.32 r4, d13[0] │ │ │ │ @ instruction: 0xf64c2f70 │ │ │ │ vorr.i32 q8, #4 @ 0x00000004 │ │ │ │ ldrbtmi r0, [fp], #-401 @ 0xfffffe6f │ │ │ │ ldmpl r2, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ @ instruction: 0x13a4f642 │ │ │ │ orrscs pc, r7, #192, 4 │ │ │ │ ldrmi r6, [r3], #-2075 @ 0xfffff7e5 │ │ │ │ andls r4, r0, #838860800 @ 0x32000000 │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ - blx 0x273b5e │ │ │ │ + blx 0xe73afe │ │ │ │ svceq 0x0000f1b8 │ │ │ │ strb sp, [r5, ip, lsr #1] │ │ │ │ - cmppvs r8, #78643200 @ p-variant is OBSOLETE @ 0x4b00000 │ │ │ │ + bicspl pc, r8, #78643200 @ 0x4b00000 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - mvnscc pc, sp, asr #4 │ │ │ │ + cmnpcc r8, sp, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - rsbmi pc, r0, lr, asr #12 │ │ │ │ + rsccc pc, r0, lr, asr #12 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ sbccc pc, sp, #64, 4 │ │ │ │ - @ instruction: 0xff22f1ca │ │ │ │ - umulleq sl, r5, r2, r2 │ │ │ │ + @ instruction: 0xff12f1ca │ │ │ │ + strdeq sl, [r5], r2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec0cf24 │ │ │ │ + bl 0xfec0cec4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldmib r0, {r4, r5, r6, r7, r8, r9, sl, fp}^ │ │ │ │ addlt r3, r3, r4, lsr r2 │ │ │ │ ldrle r0, [r7, #-1563]! @ 0xfffff9e5 │ │ │ │ - blcs 0x38fd64 │ │ │ │ + blcs 0x38fd04 │ │ │ │ ldreq sp, [r2, -sl] │ │ │ │ @ instruction: 0xf1a3d517 │ │ │ │ @ instruction: 0xf1a30208 │ │ │ │ @ instruction: 0xf1bc0c0e │ │ │ │ svclt 0x00880f01 │ │ │ │ stmdale lr, {r0, r9, fp, sp} │ │ │ │ andvs r2, fp, sl, lsl #6 │ │ │ │ @ instruction: 0xc094f8d0 │ │ │ │ svceq 0x0000f1bc │ │ │ │ @ instruction: 0x4660d119 │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ - blcs 0x365170 │ │ │ │ + blcs 0x365110 │ │ │ │ @ instruction: 0xf04fd0f0 │ │ │ │ andscs r7, r1, #0, 6 │ │ │ │ @ instruction: 0xf7f32100 │ │ │ │ - andcs pc, r1, fp, ror fp @ │ │ │ │ + @ instruction: 0x2001fbb9 │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0xf04fbd00 │ │ │ │ andscs r7, r1, #0, 6 │ │ │ │ @ instruction: 0xf8cd2100 │ │ │ │ @ instruction: 0xf7f3c000 │ │ │ │ - strb pc, [ip, r5, ror #20]! @ │ │ │ │ - @ instruction: 0x71b8f644 │ │ │ │ + strb pc, [ip, r3, lsr #21]! @ │ │ │ │ + teqpvc r8, r4, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - sbcsvc pc, ip, r4, asr #12 │ │ │ │ + subsvc pc, ip, r4, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ vqdmulh.s d20, d0, d2 │ │ │ │ @ instruction: 0xf1ca22de │ │ │ │ - svclt 0x0000fecf │ │ │ │ - eorseq fp, r3, ip, ror #28 │ │ │ │ + svclt 0x0000febf │ │ │ │ + eorseq fp, r3, ip, ror #27 │ │ │ │ stmvs r9, {r0, r1, r3, r6, r8, ip, sp, pc} │ │ │ │ andle r2, r1, pc, lsl #18 │ │ │ │ - bllt 0x1df3d8c │ │ │ │ + bllt 0xfed73d2c │ │ │ │ cmnpmi r0, pc, asr #32 @ p-variant is OBSOLETE │ │ │ │ - @ instruction: 0xf7f14610 │ │ │ │ - strdcs fp, [r0], -pc @ │ │ │ │ + @ instruction: 0xf7f24610 │ │ │ │ + andcs fp, r0, sp, lsr r8 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ movwhi lr, #10705 @ 0x29d1 │ │ │ │ stmdblt fp, {r2, r7, ip, sp, pc} │ │ │ │ stmdaeq r0, {r3, r6, r7, r8, ip, sp, lr, pc} │ │ │ │ stmdbvs fp, {r1, r3, r8, fp, ip, sp, pc} │ │ │ │ @ instruction: 0x460cb353 │ │ │ │ ldrmi r4, [r7], -r5, lsl #12 │ │ │ │ andls r6, r3, #655360 @ 0xa0000 │ │ │ │ - blx 0xfe373c80 │ │ │ │ + blx 0xfef73c20 │ │ │ │ strmi r9, [r1], -r3, lsl #20 │ │ │ │ strtmi r4, [r8], -r6, lsl #12 │ │ │ │ - blx 0xfe3f3de0 │ │ │ │ - bllt 0xfe3903b4 │ │ │ │ + blx 0xff373d80 │ │ │ │ + bllt 0xfe390354 │ │ │ │ umlalscc pc, lr, r5, r8 @ │ │ │ │ stmiblt pc, {r0, r1, r4, r7, r8, fp, ip, sp, pc}^ @ │ │ │ │ teqlt r3, r3, lsr #18 │ │ │ │ cmnlt fp, #1622016 @ 0x18c000 │ │ │ │ ldrtmi r6, [r2], -r1, lsr #16 │ │ │ │ @ instruction: 0xf7ef4628 │ │ │ │ - @ instruction: 0x4638fb3b │ │ │ │ + @ instruction: 0x4638fb79 │ │ │ │ tstcs r0, r4 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ - blcs 0x40fee4 │ │ │ │ + blcs 0x40fe84 │ │ │ │ stmdbvs r3!, {r0, r3, r5, r6, r7, r8, ip, lr, pc} │ │ │ │ stmdblt pc, {r0, r1, r4, r8, r9, fp, ip, sp, pc} @ │ │ │ │ strb r2, [lr, r0, lsl #14]! │ │ │ │ - blx 0x1973cd0 │ │ │ │ + blx 0xfe573c70 │ │ │ │ ldrdcc pc, [ip], r5 │ │ │ │ @ instruction: 0xf0034607 │ │ │ │ - blcs 0x5f6af0 │ │ │ │ + blcs 0x5f6a90 │ │ │ │ @ instruction: 0xf8d5d82d │ │ │ │ strmi r2, [r1], -r8, lsl #1 │ │ │ │ @ instruction: 0xf0424628 │ │ │ │ andls r0, r0, #536870926 @ 0x2000000e │ │ │ │ @ instruction: 0xf7f24632 │ │ │ │ - ldrb pc, [r1, pc, lsr #25] @ │ │ │ │ + ldrb pc, [r1, sp, ror #25] @ │ │ │ │ ldrtmi r4, [r1], -r2, asr #12 │ │ │ │ @ instruction: 0xf79f4630 │ │ │ │ - @ instruction: 0xe7c7fadb │ │ │ │ + strb pc, [r7, fp, lsl #22] @ │ │ │ │ ldrtmi r4, [r1], -r2, asr #12 │ │ │ │ @ instruction: 0xf79f4630 │ │ │ │ - @ instruction: 0xe7c9fad5 │ │ │ │ + strb pc, [r9, r5, lsl #22] @ │ │ │ │ vmov.32 r4, d13[0] │ │ │ │ @ instruction: 0xf64c2f70 │ │ │ │ vorr.i32 q8, #4 @ 0x00000004 │ │ │ │ ldrbtmi r0, [fp], #-401 @ 0xfffffe6f │ │ │ │ ldmpl r2, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ @ instruction: 0x13a4f642 │ │ │ │ orrscs pc, r7, #192, 4 │ │ │ │ ldrmi r6, [r3], #-2075 @ 0xfffff7e5 │ │ │ │ andls r4, r0, #838860800 @ 0x32000000 │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ - blx 0x673d3c │ │ │ │ + blx 0x1273cdc │ │ │ │ @ instruction: 0xf64be7ad │ │ │ │ - vorr.i32 q11, #2048 @ 0x00000800 │ │ │ │ + vrsra.s64 , q4, #64 │ │ │ │ vcge.s8 d16, d13, d19 │ │ │ │ - vsra.s64 , q12, #64 │ │ │ │ + vbic.i32 , #8 @ 0x00000008 │ │ │ │ @ instruction: 0xf64e012d │ │ │ │ - vmla.i d20, d0, d0[4] │ │ │ │ + vmla.i d19, d16, d0[4] │ │ │ │ vhadd.s8 d16, d0, d29 │ │ │ │ @ instruction: 0xf1ca32cd │ │ │ │ - svclt 0x0000fe35 │ │ │ │ - strheq sl, [r5], r2 │ │ │ │ + svclt 0x0000fe25 │ │ │ │ + addeq sl, r5, r2, lsl r1 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec0d100 │ │ │ │ + bl 0xfec0d0a0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf6420fe8 │ │ │ │ vsubhn.i16 d17, q8, q10 │ │ │ │ umulllt r2, r2, r7, r6 @ │ │ │ │ @ instruction: 0xf79a9001 │ │ │ │ - ldmdavs r1!, {r0, r1, r3, r9, fp, ip, sp, lr, pc} │ │ │ │ + ldmdavs r1!, {r0, r1, r3, r4, r5, r9, fp, ip, sp, lr, pc} │ │ │ │ addpl pc, r4, #64, 12 @ 0x4000000 │ │ │ │ @ instruction: 0xf7a24605 │ │ │ │ - pldw [sl, r7, asr #18] │ │ │ │ - ldmdavs r1!, {r0, r1, r9, fp, ip, sp, lr, pc} │ │ │ │ + pldw [sl, r7, ror r9] │ │ │ │ + ldmdavs r1!, {r0, r1, r4, r5, r9, fp, ip, sp, lr, pc} │ │ │ │ andpl pc, r8, #64, 12 @ 0x4000000 │ │ │ │ @ instruction: 0xf7a24604 │ │ │ │ - @ instruction: 0x4629f93f │ │ │ │ + strtmi pc, [r9], -pc, ror #18 │ │ │ │ @ instruction: 0xf04f4628 │ │ │ │ @ instruction: 0xf7a14200 │ │ │ │ - strtmi pc, [r9], -sp, lsl #16 │ │ │ │ + @ instruction: 0x4629f83d │ │ │ │ @ instruction: 0xf04f4628 │ │ │ │ @ instruction: 0xf79f4200 │ │ │ │ - @ instruction: 0x4621fc3d │ │ │ │ + strtmi pc, [r1], -sp, ror #24 │ │ │ │ andcs r4, r4, #32, 12 @ 0x2000000 │ │ │ │ - @ instruction: 0xf802f7a1 │ │ │ │ + @ instruction: 0xf832f7a1 │ │ │ │ strtmi r4, [r1], -sl, lsr #12 │ │ │ │ @ instruction: 0xf79f4620 │ │ │ │ - blls 0x134dac │ │ │ │ + blls 0x134e0c │ │ │ │ strtmi r2, [r1], -r0, lsl #4 │ │ │ │ andlt r2, r2, r9 │ │ │ │ ldrhtmi lr, [r0], #-141 @ 0xffffff73 │ │ │ │ - svclt 0x00e4f79f │ │ │ │ + ldmdalt r4, {r5, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf8d26d02 │ │ │ │ vaddl.u8 , d19, d16 │ │ │ │ - blcs 0x13ab88 │ │ │ │ + blcs 0x13ab28 │ │ │ │ adcshi pc, r8, r0, asr #4 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ ldrsbcc pc, [r4], #128 @ 0x80 @ │ │ │ │ addlt r4, r4, r4, lsl #12 │ │ │ │ @@ -169742,77 +169719,77 @@ │ │ │ │ addshi pc, sl, r0, asr #2 │ │ │ │ umlalscc pc, sp, r4, r8 @ │ │ │ │ @ instruction: 0xf0002b00 │ │ │ │ movwcs r8, #4245 @ 0x1095 │ │ │ │ addcc pc, r0, r4, lsl #17 │ │ │ │ @ instruction: 0x07196813 │ │ │ │ @ instruction: 0xf79ad07b │ │ │ │ - @ instruction: 0xf642f9b9 │ │ │ │ + @ instruction: 0xf642f9e9 │ │ │ │ vsubw.s8 , q8, d20 │ │ │ │ @ instruction: 0xf6402397 │ │ │ │ strmi r5, [r6], -r8, lsl #5 │ │ │ │ ldmdavs r9, {r0, r1, r8, r9, ip, pc} │ │ │ │ - @ instruction: 0xf8f0f7a2 │ │ │ │ - @ instruction: 0xf9acf79a │ │ │ │ + @ instruction: 0xf920f7a2 │ │ │ │ + @ instruction: 0xf9dcf79a │ │ │ │ @ instruction: 0xf6409b03 │ │ │ │ strmi r5, [r5], -r8, lsl #4 │ │ │ │ @ instruction: 0xf7a26819 │ │ │ │ - @ instruction: 0xf04ff8e7 │ │ │ │ + @ instruction: 0xf04ff917 │ │ │ │ ldrtmi r4, [r1], -r0, lsl #4 │ │ │ │ @ instruction: 0xf7a04630 │ │ │ │ - @ instruction: 0xf04fffb5 │ │ │ │ + @ instruction: 0xf04fffe5 │ │ │ │ ldrtmi r4, [r1], -r0, lsl #4 │ │ │ │ @ instruction: 0xf79f4630 │ │ │ │ - strtmi pc, [r9], -r5, ror #23 │ │ │ │ + @ instruction: 0x4629fc15 │ │ │ │ andcs r4, r8, #40, 12 @ 0x2800000 │ │ │ │ - @ instruction: 0xffaaf7a0 │ │ │ │ + @ instruction: 0xffdaf7a0 │ │ │ │ ldrtmi r4, [r2], -r9, lsr #12 │ │ │ │ @ instruction: 0xf79f4628 │ │ │ │ - @ instruction: 0x4620fb3b │ │ │ │ - @ instruction: 0xf948f7ef │ │ │ │ + strtmi pc, [r0], -fp, ror #22 │ │ │ │ + @ instruction: 0xf986f7ef │ │ │ │ cdpvs 6, 14, cr4, cr3, cr9, {1} │ │ │ │ andcs r2, r8, r0, lsl #4 │ │ │ │ - @ instruction: 0xff8cf79f │ │ │ │ + @ instruction: 0xffbcf79f │ │ │ │ @ instruction: 0x5094f8d4 │ │ │ │ @ instruction: 0xf0402d00 │ │ │ │ ldmib r7, {r1, r2, r7, pc}^ │ │ │ │ ldmvs sl!, {r8, sl, ip, sp} │ │ │ │ - blcc 0x1070e0 │ │ │ │ + blcc 0x107080 │ │ │ │ ldrmi r2, [lr], -r3, lsl #20 │ │ │ │ - blcs 0x10aa158 │ │ │ │ - blcs 0x8ad168 │ │ │ │ + blcs 0x10aa0f8 │ │ │ │ + blcs 0x8ad108 │ │ │ │ ldrbeq sp, [sl, r7, lsl #26] │ │ │ │ stcvs 5, cr13, [r3, #-280]! @ 0xfffffee8 │ │ │ │ @ instruction: 0xf013681b │ │ │ │ svclt 0x00080f0e │ │ │ │ @ instruction: 0x4620261f │ │ │ │ - ldc2 0, cr15, [sl], {44} @ 0x2c │ │ │ │ + stc2 0, cr15, [lr], {44} @ 0x2c │ │ │ │ eorsle r2, lr, r0, lsl #16 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ - mrc2 7, 1, pc, cr10, cr10, {4} │ │ │ │ + mcr2 7, 3, pc, cr10, cr10, {4} @ │ │ │ │ strmi r0, [r7], -fp, ror #15 │ │ │ │ andcs sp, r1, #25165824 @ 0x1800000 │ │ │ │ - blx 0x11fec78 │ │ │ │ + blx 0x11fec18 │ │ │ │ strcc pc, [r1, #-258] @ 0xfffffefe │ │ │ │ ldc2 7, cr15, [r4], {255} @ 0xff │ │ │ │ ldrmi r1, [r8], fp, ror #24 │ │ │ │ - ble 0x1446af8 │ │ │ │ + ble 0x1446a98 │ │ │ │ strhtle r4, [r1], #-37 @ 0xffffffdb │ │ │ │ adcmi r1, fp, #29440 @ 0x7300 │ │ │ │ stcvs 1, cr13, [r3, #-408]! @ 0xfffffe68 │ │ │ │ ldrdcs pc, [r0], r3 @ │ │ │ │ svcvs 0x0070f412 │ │ │ │ ldmdavs fp, {r0, r1, r3, ip, lr, pc}^ │ │ │ │ svcvs 0x0070f413 │ │ │ │ andcs sp, r0, r7 │ │ │ │ - mcr2 7, 0, pc, cr0, cr10, {4} @ │ │ │ │ + mrc2 7, 1, pc, cr0, cr10, {4} │ │ │ │ @ instruction: 0xf6402204 │ │ │ │ @ instruction: 0xf7ef51a4 │ │ │ │ - @ instruction: 0x4620f91f │ │ │ │ - @ instruction: 0xf854f7f2 │ │ │ │ + @ instruction: 0x4620f95d │ │ │ │ + @ instruction: 0xf892f7f2 │ │ │ │ andlt r2, r4, r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ ldrsheq r8, [fp], #-16 │ │ │ │ ldrmi r3, [lr], -r1, lsl #6 │ │ │ │ @@ -169826,41 +169803,41 @@ │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ rsbeq r4, sp, r0, ror r7 │ │ │ │ fstmiaxle r0!, {d2-d16} @ Deprecated │ │ │ │ @ instruction: 0xf02c4620 │ │ │ │ - stmdacs r0, {r0, r6, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r2, r4, r5, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ andcs sp, r0, r5, ror #1 │ │ │ │ @ instruction: 0xf79a2100 │ │ │ │ - stclne 13, cr15, [fp], #-900 @ 0xfffffc7c │ │ │ │ + stclne 14, cr15, [fp], #-68 @ 0xffffffbc │ │ │ │ addsmi r4, lr, #7340032 @ 0x700000 │ │ │ │ movwcs sp, #15282 @ 0x3bb2 │ │ │ │ andcs r1, r0, #105 @ 0x69 │ │ │ │ @ instruction: 0xf7ff4638 │ │ │ │ stclne 12, cr15, [fp], #236 @ 0xec │ │ │ │ strcc r4, [r2, #-1688] @ 0xfffff968 │ │ │ │ ldclle 2, cr4, [r4, #716]! @ 0x2cc │ │ │ │ @ instruction: 0xf04fe7a4 │ │ │ │ andscs r7, r1, #0, 6 │ │ │ │ strtmi r2, [r0], -r0, lsl #2 │ │ │ │ @ instruction: 0xf7f39500 │ │ │ │ - bfi pc, r3, (invalid: 17:8) @ │ │ │ │ + @ instruction: 0xe7c8f8d1 │ │ │ │ ldrtmi r1, [r8], -r9, rrx │ │ │ │ andcs r2, r0, #134217728 @ 0x8000000 │ │ │ │ @ instruction: 0xf7ff4645 │ │ │ │ ldr pc, [r5, r5, lsr #24] │ │ │ │ - @ instruction: 0x71b8f644 │ │ │ │ + teqpvc r8, r4, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - andeq pc, r0, r5, asr #4 │ │ │ │ + addvc pc, r0, r4, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ adcscs r4, r9, #1024 @ 0x400 │ │ │ │ - ldc2l 1, cr15, [r6], #808 @ 0x328 │ │ │ │ - eorseq fp, r3, r8, ror lr │ │ │ │ + stc2l 1, cr15, [r6], #808 @ 0x328 │ │ │ │ + ldrshteq fp, [r3], -r8 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ strmi fp, [r7], -r4, lsl #1 │ │ │ │ @ instruction: 0x46994690 │ │ │ │ @ instruction: 0xf7ff460c │ │ │ │ @@ -169878,365 +169855,365 @@ │ │ │ │ rscseq r0, lr, r9, asr r0 │ │ │ │ ldrshteq r0, [lr], #14 │ │ │ │ ldrshteq r0, [lr], #14 │ │ │ │ ldrshteq r0, [lr], #14 │ │ │ │ ldrshteq r0, [lr], #14 │ │ │ │ eorseq r0, r2, r4, asr r0 │ │ │ │ adcseq r0, ip, pc │ │ │ │ - ldc2 7, cr15, [sl, #604] @ 0x25c │ │ │ │ + stc2l 7, cr15, [sl, #604] @ 0x25c │ │ │ │ @ instruction: 0xf7974605 │ │ │ │ - @ instruction: 0x4606fd97 │ │ │ │ + strmi pc, [r6], -r7, asr #27 │ │ │ │ strtmi r4, [r8], -r2, lsl #13 │ │ │ │ mcr2 7, 4, pc, cr6, cr15, {7} @ │ │ │ │ andcs r4, r0, #76546048 @ 0x4900000 │ │ │ │ @ instruction: 0x47c04638 │ │ │ │ @ instruction: 0xf79f4630 │ │ │ │ - @ instruction: 0x4628f853 │ │ │ │ - @ instruction: 0xf84af79f │ │ │ │ + strtmi pc, [r8], -r3, lsl #17 │ │ │ │ + @ instruction: 0xf87af79f │ │ │ │ ldrtmi r2, [r8], -r1, lsl #2 │ │ │ │ - cdp2 0, 0, cr15, cr8, cr8, {1} │ │ │ │ + ldc2l 0, cr15, [ip, #160]! @ 0xa0 │ │ │ │ @ instruction: 0xf0402800 │ │ │ │ smlalsvs r8, r8, r4, r0 @ │ │ │ │ svceq 0x0000f1ba │ │ │ │ ldrbmi sp, [r0], -r0, asr #1 │ │ │ │ - @ instruction: 0xf83cf79f │ │ │ │ + @ instruction: 0xf86cf79f │ │ │ │ andcs lr, r1, #188, 14 @ 0x2f00000 │ │ │ │ ldrtmi r4, [r8], -r9, asr #12 │ │ │ │ strmi r4, [r5], -r0, asr #15 │ │ │ │ - @ instruction: 0xf880f79a │ │ │ │ + @ instruction: 0xf8b0f79a │ │ │ │ @ instruction: 0x13a4f642 │ │ │ │ orrscs pc, r7, #192, 4 │ │ │ │ adcpl pc, r4, #64, 12 @ 0x4000000 │ │ │ │ ldmdavs r9, {r0, r1, ip, pc} │ │ │ │ - @ instruction: 0xffb8f7a1 │ │ │ │ + @ instruction: 0xffe8f7a1 │ │ │ │ movwcs r9, #2051 @ 0x803 │ │ │ │ @ instruction: 0x462a2110 │ │ │ │ strmi r9, [r1], -r0, lsl #2 │ │ │ │ - stc2l 7, cr15, [ip, #640]! @ 0x280 │ │ │ │ + cdp2 7, 1, cr15, cr12, cr0, {5} │ │ │ │ andcs r9, r4, #196608 @ 0x30000 │ │ │ │ @ instruction: 0x51a4f640 │ │ │ │ - @ instruction: 0xf848f7ef │ │ │ │ + @ instruction: 0xf886f7ef │ │ │ │ rscsvs r2, fp, sp, lsl #6 │ │ │ │ andcs lr, r0, #40370176 @ 0x2680000 │ │ │ │ ldrtmi r4, [r8], -r9, asr #12 │ │ │ │ ldr r4, [r5, r0, asr #15] │ │ │ │ strbmi r2, [r9], -r1, lsl #4 │ │ │ │ @ instruction: 0x47c04638 │ │ │ │ @ instruction: 0x46056d3b │ │ │ │ ldrdcs pc, [r0], r3 @ │ │ │ │ svcvs 0x0070f412 │ │ │ │ ldmdavs fp, {r2, r4, ip, lr, pc}^ │ │ │ │ svcvs 0x0070f413 │ │ │ │ @ instruction: 0xf79ad010 │ │ │ │ - @ instruction: 0xf04ff84f │ │ │ │ + @ instruction: 0xf04ff87f │ │ │ │ strtmi r6, [r9], -r0, lsl #4 │ │ │ │ @ instruction: 0xf7a09003 │ │ │ │ - stmdals r3, {r0, r1, r2, r3, r4, r6, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdals r3, {r0, r1, r2, r3, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ andls r2, r0, r0, lsl r3 │ │ │ │ andcs r4, r2, sl, lsl r6 │ │ │ │ msreq R8_usr, r3 │ │ │ │ - @ instruction: 0xff3af7b2 │ │ │ │ + @ instruction: 0xff6af7b2 │ │ │ │ @ instruction: 0xf04f4629 │ │ │ │ @ instruction: 0x46284270 │ │ │ │ - cdp2 7, 5, cr15, cr0, cr0, {5} │ │ │ │ - @ instruction: 0xf838f79a │ │ │ │ + cdp2 7, 8, cr15, cr0, cr0, {5} │ │ │ │ + @ instruction: 0xf868f79a │ │ │ │ @ instruction: 0x13a4f642 │ │ │ │ orrscs pc, r7, #192, 4 │ │ │ │ vmax.s8 d20, d3, d4 │ │ │ │ ldmdavs r9, {r3, r4, r5, r9} │ │ │ │ - @ instruction: 0xff70f7a1 │ │ │ │ + @ instruction: 0xffa0f7a1 │ │ │ │ strtmi r4, [r0], -r1, lsr #12 │ │ │ │ rsbsmi pc, r0, #111 @ 0x6f │ │ │ │ - cdp2 7, 3, cr15, cr14, cr0, {5} │ │ │ │ + cdp2 7, 6, cr15, cr14, cr0, {5} │ │ │ │ strtmi r4, [r1], -sl, lsr #12 │ │ │ │ @ instruction: 0xf79f4620 │ │ │ │ - andcs pc, r4, #3391488 @ 0x33c000 │ │ │ │ + andcs pc, r4, #4177920 @ 0x3fc000 │ │ │ │ vmax.s8 d20, d3, d16 │ │ │ │ - @ instruction: 0xf7ee0138 │ │ │ │ - smmlsr r1, sp, pc, pc @ │ │ │ │ + @ instruction: 0xf7ef0138 │ │ │ │ + smmulr r1, fp, r8 │ │ │ │ andcs r4, r1, #76546048 @ 0x4900000 │ │ │ │ @ instruction: 0x47c04638 │ │ │ │ @ instruction: 0xee1d4a33 │ │ │ │ @ instruction: 0xf6421f70 │ │ │ │ vsubw.s8 , q8, d20 │ │ │ │ ldrbtmi r2, [sl], #-919 @ 0xfffffc69 │ │ │ │ @ instruction: 0xf8d36812 │ │ │ │ stmpl fp, {lr, pc} │ │ │ │ orrsvs pc, r4, sl, asr #4 │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ ldrmi r2, [r8], #-512 @ 0xfffffe00 │ │ │ │ strbtmi r9, [r3], #-0 │ │ │ │ - @ instruction: 0xf79a6808 │ │ │ │ - ldrtmi pc, [r8], -r9, ror #31 @ │ │ │ │ - blx 0x5f432c │ │ │ │ + @ instruction: 0xf79b6808 │ │ │ │ + @ instruction: 0x4638f819 │ │ │ │ + blx 0x5f42cc │ │ │ │ @ instruction: 0xf04fe732 │ │ │ │ andcs r0, r1, #0, 20 │ │ │ │ ldrtmi r4, [r8], -r9, asr #12 │ │ │ │ strtne pc, [r4], #1602 @ 0x642 │ │ │ │ ldrcs pc, [r7], #704 @ 0x2c0 │ │ │ │ strmi r4, [r5], -r0, asr #15 │ │ │ │ - @ instruction: 0xfff0f799 │ │ │ │ + @ instruction: 0xf820f79a │ │ │ │ @ instruction: 0x4629221f │ │ │ │ @ instruction: 0xf79f4606 │ │ │ │ - pldw [r9, r3, lsl #24] │ │ │ │ - stmdavs r1!, {r0, r3, r5, r6, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + pldw [sl, r3, lsr ip] │ │ │ │ + stmdavs r1!, {r0, r3, r4, fp, ip, sp, lr, pc} │ │ │ │ andpl pc, r8, #64, 12 @ 0x4000000 │ │ │ │ @ instruction: 0xf7a19003 │ │ │ │ - stmdals r3, {r0, r2, r5, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdals r3, {r0, r2, r4, r6, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ movwcs r4, #5682 @ 0x1632 │ │ │ │ movwls r4, #1537 @ 0x601 │ │ │ │ @ instruction: 0xf7a02303 │ │ │ │ - stmdals r3, {r0, r3, r4, r6, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdals r3, {r0, r3, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf6402204 │ │ │ │ @ instruction: 0xf7ee5108 │ │ │ │ - @ instruction: 0xf06fffb5 │ │ │ │ + @ instruction: 0xf06ffff3 │ │ │ │ @ instruction: 0x46294270 │ │ │ │ @ instruction: 0xf7a04628 │ │ │ │ - bmi 0x4f5b24 │ │ │ │ + bmi 0x4f5b84 │ │ │ │ svccc 0x0070ee1d │ │ │ │ ldrbtmi r6, [sl], #-2081 @ 0xfffff7df │ │ │ │ ldmpl fp, {r1, r4, fp, sp, lr} │ │ │ │ strmi r1, [fp], #-2282 @ 0xfffff716 │ │ │ │ orrsvs pc, r4, sl, asr #4 │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ andcs r9, r0, #0, 4 │ │ │ │ @ instruction: 0xf79a6808 │ │ │ │ - andcs pc, sp, r5, lsr #31 │ │ │ │ + ldrdcs pc, [sp], -r5 │ │ │ │ andcs lr, r0, fp, lsr #14 │ │ │ │ - @ instruction: 0x71b8f644 │ │ │ │ + teqpvc r8, r4, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ @ instruction: 0xf44f4b04 │ │ │ │ ldrdls r7, [r0], -r2 │ │ │ │ - @ instruction: 0xf8dcf193 │ │ │ │ - addeq r9, r5, sl, asr ip │ │ │ │ - addeq r9, r5, lr, asr #23 │ │ │ │ - eorseq fp, r3, r8, lsl #29 │ │ │ │ + @ instruction: 0xf8d0f193 │ │ │ │ + @ instruction: 0x00859cba │ │ │ │ + addeq r9, r5, lr, lsr #24 │ │ │ │ + eorseq fp, r3, r8, lsl #28 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ strmi fp, [r2], r5, lsl #1 │ │ │ │ @ instruction: 0x460c4693 │ │ │ │ @ instruction: 0xf7ff9302 │ │ │ │ @ instruction: 0xb3b8fb73 │ │ │ │ eorsle r2, r4, r1, lsl #16 │ │ │ │ eorsle r2, sp, r2, lsl #24 │ │ │ │ ldcle 12, cr2, [r5], {15} │ │ │ │ stclle 12, cr2, [r2, #-0] │ │ │ │ - blcs 0x43dd98 │ │ │ │ + blcs 0x43dd38 │ │ │ │ ldm pc, {r0, r1, r2, r3, r4, r6, fp, ip, lr, pc}^ @ │ │ │ │ tstpeq r6, r3, lsl r0 @ p-variant is OBSOLETE │ │ │ │ subseq r0, lr, lr, asr r0 │ │ │ │ subseq r0, lr, lr, asr r0 │ │ │ │ subseq r0, lr, lr, asr r0 │ │ │ │ subseq r0, lr, lr, asr r0 │ │ │ │ subseq r0, lr, lr, asr r0 │ │ │ │ rscseq r0, sp, r0, lsl r1 │ │ │ │ rsbeq r0, r9, pc, asr #1 │ │ │ │ mvnsvc pc, #82837504 @ 0x4f00000 │ │ │ │ @ instruction: 0xd14a429c │ │ │ │ - @ instruction: 0xff78f799 │ │ │ │ + @ instruction: 0xffa8f799 │ │ │ │ @ instruction: 0x13a4f642 │ │ │ │ orrscs pc, r7, #192, 4 │ │ │ │ vmax.s8 d20, d3, d4 │ │ │ │ ldmdavs r9, {r3, r4, r5, r9} │ │ │ │ - cdp2 7, 11, cr15, cr0, cr1, {5} │ │ │ │ + cdp2 7, 14, cr15, cr0, cr1, {5} │ │ │ │ rsbsmi pc, r0, #79 @ 0x4f │ │ │ │ strtmi r4, [r0], -r1, lsr #12 │ │ │ │ - ldc2l 7, cr15, [lr, #-640]! @ 0xfffffd80 │ │ │ │ + stc2 7, cr15, [lr, #640]! @ 0x280 │ │ │ │ movwcs r9, #6402 @ 0x1902 │ │ │ │ ldrbmi r4, [r0], -r2, lsr #12 │ │ │ │ ldrdcs r4, [r1], -r8 │ │ │ │ tstcs r0, r5 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ ldrsbcc pc, [r0], #-138 @ 0xffffff76 @ │ │ │ │ ldrdcs pc, [r0], r3 @ │ │ │ │ svcvs 0x0070f412 │ │ │ │ ldmdavs fp, {r1, r2, r4, r6, r7, ip, lr, pc}^ │ │ │ │ svcvs 0x0070f413 │ │ │ │ @ instruction: 0xf799d0d2 │ │ │ │ - blmi 0xfeaf61c4 │ │ │ │ + blmi 0xfeaf6224 │ │ │ │ svccs 0x0070ee1d │ │ │ │ tstpvc r8, sl, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ ldmpl r2, {r2, r9, sl, lr}^ │ │ │ │ @ instruction: 0x13a4f642 │ │ │ │ orrscs pc, r7, #192, 4 │ │ │ │ ldrmi r6, [r3], #-2075 @ 0xfffff7e5 │ │ │ │ stmdavs r8, {r1, sl, lr} │ │ │ │ - @ instruction: 0xff08f79a │ │ │ │ + @ instruction: 0xff38f79a │ │ │ │ rsbsmi pc, r8, #79 @ 0x4f │ │ │ │ strtmi r4, [r0], -r1, lsr #12 │ │ │ │ - stc2l 7, cr15, [r6, #-640] @ 0xfffffd80 │ │ │ │ + ldc2l 7, cr15, [r6, #-640]! @ 0xfffffd80 │ │ │ │ andcs lr, r0, r6, asr #15 │ │ │ │ - @ instruction: 0x71b8f644 │ │ │ │ + teqpvc r8, r4, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ mulls r0, r8, fp │ │ │ │ eorscs pc, r1, #64, 4 │ │ │ │ - @ instruction: 0xf850f193 │ │ │ │ - @ instruction: 0xff22f799 │ │ │ │ + @ instruction: 0xf844f193 │ │ │ │ + @ instruction: 0xff52f799 │ │ │ │ @ instruction: 0xf7994606 │ │ │ │ - blmi 0xfe5f616c │ │ │ │ + blmi 0xfe5f61cc │ │ │ │ svcpl 0x0070ee1d │ │ │ │ strtne pc, [r4], #1602 @ 0x642 │ │ │ │ ldrcs pc, [r7], #704 @ 0x2c0 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ tstpvc r8, sl, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ stmiapl fp!, {r7, r9, sl, lr}^ │ │ │ │ stmdavs r8, {r0, r1, r2, r5, fp, sp, lr} │ │ │ │ ldrtmi r1, [fp], #-2458 @ 0xfffff666 │ │ │ │ - mrc2 7, 6, pc, cr12, cr10, {4} │ │ │ │ + @ instruction: 0xff0cf79a │ │ │ │ rsbsmi pc, r0, #111 @ 0x6f │ │ │ │ @ instruction: 0x46304631 │ │ │ │ - ldc2 7, cr15, [sl, #-640] @ 0xfffffd80 │ │ │ │ - @ instruction: 0xff02f799 │ │ │ │ + stc2l 7, cr15, [sl, #-640] @ 0xfffffd80 │ │ │ │ + @ instruction: 0xff32f799 │ │ │ │ strmi r6, [r7], -r1, lsr #16 │ │ │ │ andpl pc, r8, #64, 12 @ 0x4000000 │ │ │ │ - cdp2 7, 3, cr15, cr14, cr1, {5} │ │ │ │ + cdp2 7, 6, cr15, cr14, cr1, {5} │ │ │ │ ldrtmi r2, [r9], -r8, lsl #4 │ │ │ │ @ instruction: 0xf7a04640 │ │ │ │ - andscs pc, ip, #832 @ 0x340 │ │ │ │ + andscs pc, ip, #3904 @ 0xf40 │ │ │ │ strbmi r4, [r0], -r1, asr #12 │ │ │ │ - @ instruction: 0xf9acf79f │ │ │ │ + @ instruction: 0xf9dcf79f │ │ │ │ ldrtmi r4, [r1], -r2, asr #12 │ │ │ │ @ instruction: 0xf79f4630 │ │ │ │ - movwcs pc, #6297 @ 0x1899 @ │ │ │ │ + movwcs pc, #6345 @ 0x18c9 @ │ │ │ │ ldrtmi r9, [r2], -r2, lsl #18 │ │ │ │ @ instruction: 0x47d84650 │ │ │ │ andeq pc, r8, #111 @ 0x6f │ │ │ │ @ instruction: 0x46384639 │ │ │ │ - ldc2l 7, cr15, [r8], #640 @ 0x280 │ │ │ │ + stc2 7, cr15, [r8, #-640]! @ 0xfffffd80 │ │ │ │ @ instruction: 0xf6402204 │ │ │ │ ldrtmi r5, [r8], -r8, lsl #2 │ │ │ │ - cdp2 7, 11, cr15, cr12, cr14, {7} │ │ │ │ - mrc2 7, 6, pc, cr10, cr9, {4} │ │ │ │ + cdp2 7, 15, cr15, cr10, cr14, {7} │ │ │ │ + @ instruction: 0xff0af799 │ │ │ │ @ instruction: 0xf6406821 │ │ │ │ andls r5, r2, ip, lsl #5 │ │ │ │ - cdp2 7, 1, cr15, cr6, cr1, {5} │ │ │ │ + cdp2 7, 4, cr15, cr6, cr1, {5} │ │ │ │ stmdals r2, {r0, r1, r2, r3, r5, r6, r9, fp, lr} │ │ │ │ orrsvs pc, r4, sl, asr #4 │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ ldmdavs r2, {r1, r3, r4, r5, r6, sl, lr} │ │ │ │ ldrdgt pc, [r0], -r4 │ │ │ │ andcs r5, r0, #11206656 @ 0xab0000 │ │ │ │ andls r4, r0, r8, lsl r4 │ │ │ │ stmdavs r8, {r0, r1, r5, r6, sl, lr} │ │ │ │ - mcr2 7, 5, pc, cr10, cr10, {4} @ │ │ │ │ + mrc2 7, 6, pc, cr10, cr10, {4} │ │ │ │ @ instruction: 0xf7ff4650 │ │ │ │ smmls sl, r5, r8, pc @ │ │ │ │ - blx 0xfec74412 │ │ │ │ + blx 0xff8743b2 │ │ │ │ @ instruction: 0xf7ff4606 │ │ │ │ pldw [r9, pc @ ] │ │ │ │ - @ instruction: 0xf642feb7 │ │ │ │ + @ instruction: 0xf642fee7 │ │ │ │ vsubw.s8 , q8, d20 │ │ │ │ @ instruction: 0x46042397 │ │ │ │ addpl pc, ip, #64, 12 @ 0x4000000 │ │ │ │ ldmdavs r9, {r0, r3, r4, r7, r9, sl, lr} │ │ │ │ - stc2l 7, cr15, [lr, #644]! @ 0x284 │ │ │ │ + cdp2 7, 1, cr15, cr14, cr1, {5} │ │ │ │ strtmi r9, [r2], -r2, lsl #18 │ │ │ │ ldrbmi r2, [r0], -r1, lsl #6 │ │ │ │ @ instruction: 0xf79747d8 │ │ │ │ - mulls r3, r7, fp │ │ │ │ - mrc2 7, 2, pc, cr12, cr14, {4} │ │ │ │ + andls pc, r3, r7, asr #23 │ │ │ │ + mcr2 7, 4, pc, cr12, cr14, {4} @ │ │ │ │ @ instruction: 0xf79e4630 │ │ │ │ - tstpcs r1, r3, asr lr @ p-variant is OBSOLETE │ │ │ │ + smlabbcs r1, r3, lr, pc @ │ │ │ │ @ instruction: 0xf0284650 │ │ │ │ - stmdacs r0, {r0, r4, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r2, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf8cad139 │ │ │ │ - blls 0x176630 │ │ │ │ + blls 0x1765d0 │ │ │ │ sbcsle r2, r1, r0, lsl #22 │ │ │ │ @ instruction: 0xf79e4618 │ │ │ │ - strb pc, [sp, r5, asr #28] @ │ │ │ │ - mcr2 7, 4, pc, cr14, cr9, {4} @ │ │ │ │ + @ instruction: 0xe7cdfe75 │ │ │ │ + mrc2 7, 5, pc, cr14, cr9, {4} │ │ │ │ @ instruction: 0x13a4f642 │ │ │ │ orrscs pc, r7, #192, 4 │ │ │ │ @ instruction: 0xf6404604 │ │ │ │ ldmdavs r9, {r2, r5, r7, r9, ip, lr} │ │ │ │ - stc2l 7, cr15, [r6, #644] @ 0x284 │ │ │ │ + ldc2l 7, cr15, [r6, #644]! @ 0x284 │ │ │ │ andcs r2, r0, #16, 6 @ 0x40000000 │ │ │ │ strtmi r4, [r0], -r1, lsr #12 │ │ │ │ - ldc2 7, cr15, [sl], #-640 @ 0xfffffd80 │ │ │ │ + stc2l 7, cr15, [sl], #-640 @ 0xfffffd80 │ │ │ │ movwcs lr, #1812 @ 0x714 │ │ │ │ ldrmi r9, [sl], -r2, lsl #18 │ │ │ │ @ instruction: 0x47d84650 │ │ │ │ @ instruction: 0xf799e713 │ │ │ │ - blmi 0x1136018 │ │ │ │ + blmi 0x1136078 │ │ │ │ svccs 0x0070ee1d │ │ │ │ tstpvc r8, sl, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ ldmpl r2, {r2, r9, sl, lr}^ │ │ │ │ @ instruction: 0x13a4f642 │ │ │ │ orrscs pc, r7, #192, 4 │ │ │ │ ldrmi r6, [r3], #-2075 @ 0xfffff7e5 │ │ │ │ stmdavs r8, {r1, sl, lr} │ │ │ │ - mrc2 7, 1, pc, cr2, cr10, {4} │ │ │ │ + mcr2 7, 3, pc, cr2, cr10, {4} @ │ │ │ │ @ instruction: 0xf799e6f6 │ │ │ │ - pkhtbmi pc, r0, sp, asr #28 @ │ │ │ │ - mrc2 7, 2, pc, cr10, cr9, {4} │ │ │ │ + strmi pc, [r0], sp, lsl #29 │ │ │ │ + mcr2 7, 4, pc, cr10, cr9, {4} @ │ │ │ │ @ instruction: 0xf7994607 │ │ │ │ - blmi 0xdb5fdc │ │ │ │ + blmi 0xdb603c │ │ │ │ svcpl 0x0070ee1d │ │ │ │ tstpvc r8, sl, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ strbmi r4, [r6], -ip, asr #12 │ │ │ │ @ instruction: 0xf8d958ea │ │ │ │ strmi r3, [r1], r0 │ │ │ │ strmi r4, [r2], #-1043 @ 0xfffffbed │ │ │ │ @ instruction: 0xf79a6808 │ │ │ │ - @ instruction: 0x4649fe15 │ │ │ │ + strbmi pc, [r9], -r5, asr #28 @ │ │ │ │ rsbsmi pc, r0, #111 @ 0x6f │ │ │ │ @ instruction: 0xf7a04640 │ │ │ │ - pldw [r9, r3, asr ip] │ │ │ │ - stmdavs r1!, {r0, r1, r3, r4, r5, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + pldw [r9, r3, lsl #25] │ │ │ │ + stmdavs r1!, {r0, r1, r3, r5, r6, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf6404680 │ │ │ │ @ instruction: 0xf7a15208 │ │ │ │ - @ instruction: 0x4641fd77 │ │ │ │ + strbmi pc, [r1], -r7, lsr #27 @ │ │ │ │ andcs r4, r8, #56, 12 @ 0x3800000 │ │ │ │ - mcrr2 7, 10, pc, r6, cr0 @ │ │ │ │ + ldc2l 7, cr15, [r6], #-640 @ 0xfffffd80 │ │ │ │ @ instruction: 0x46384639 │ │ │ │ @ instruction: 0xf79f221c │ │ │ │ - ldrtmi pc, [sl], -r5, ror #17 @ │ │ │ │ + @ instruction: 0x463af915 │ │ │ │ @ instruction: 0x46304631 │ │ │ │ - @ instruction: 0xffd2f79e │ │ │ │ + @ instruction: 0xf802f79f │ │ │ │ stmdbls r2, {r0, r8, r9, sp} │ │ │ │ @ instruction: 0x46504632 │ │ │ │ @ instruction: 0xf79947d8 │ │ │ │ - stmdavs r1!, {r0, r1, r2, r3, r4, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdavs r1!, {r0, r1, r2, r3, r6, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ addpl pc, ip, #64, 12 @ 0x4000000 │ │ │ │ @ instruction: 0xf7a14606 │ │ │ │ - andcs pc, r0, fp, asr sp @ │ │ │ │ - blx 0xff574568 │ │ │ │ + andcs pc, r0, fp, lsl #27 │ │ │ │ + blx 0x17450a │ │ │ │ @ instruction: 0x4603463a │ │ │ │ andcs r4, r8, r9, asr #12 │ │ │ │ @ instruction: 0xf8cd9600 │ │ │ │ @ instruction: 0xf7a09004 │ │ │ │ - bmi 0x4b5c68 │ │ │ │ + bmi 0x4b5cc8 │ │ │ │ ldrbtmi r6, [sl], #-2081 @ 0xfffff7df │ │ │ │ stmiapl fp!, {r1, r4, fp, sp, lr} │ │ │ │ andeq lr, r9, #3072 @ 0xc00 │ │ │ │ vshl.s8 d20, d11, d10 │ │ │ │ vsra.s64 d22, d4, #64 │ │ │ │ andls r0, r0, #148, 2 @ 0x25 │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ - stc2l 7, cr15, [r4, #616]! @ 0x268 │ │ │ │ + mrc2 7, 0, pc, cr4, cr10, {4} │ │ │ │ svclt 0x0000e763 │ │ │ │ - addeq r9, r5, r0, asr #21 │ │ │ │ - eorseq fp, r3, r0, lsr #29 │ │ │ │ - addeq r9, r5, r8, ror #20 │ │ │ │ - ldrdeq r9, [r5], r4 │ │ │ │ - addeq r9, r5, r4, lsl r9 │ │ │ │ - ldrdeq r9, [r5], r8 │ │ │ │ - addeq r9, r5, lr, asr #16 │ │ │ │ + addeq r9, r5, r0, lsr #22 │ │ │ │ + eorseq fp, r3, r0, lsr #28 │ │ │ │ + addeq r9, r5, r8, asr #21 │ │ │ │ + addeq r9, r5, r4, lsr sl │ │ │ │ + addeq r9, r5, r4, ror r9 │ │ │ │ + addeq r9, r5, r8, lsr r9 │ │ │ │ + addeq r9, r5, lr, lsr #17 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b0f8cc │ │ │ │ @ instruction: 0xf001b08c │ │ │ │ strmi r6, [ip], -r0, asr #4 │ │ │ │ movwcs r4, #2467 @ 0x9a3 │ │ │ │ @@ -170246,15 +170223,15 @@ │ │ │ │ movwcc lr, #18893 @ 0x49cd │ │ │ │ movwcc lr, #27085 @ 0x69cd │ │ │ │ movwcc lr, #35277 @ 0x89cd │ │ │ │ andcs sp, r0, r0, lsl r0 │ │ │ │ ldmdavs sl, {r0, r1, r3, r4, r7, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, fp, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ - addshi pc, r9, #64 @ 0x40 │ │ │ │ + addshi pc, r8, #64 @ 0x40 │ │ │ │ tstcs r0, ip │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x87f0e8bd │ │ │ │ cmnpvc pc, #82837504 @ p-variant is OBSOLETE @ 0x4f00000 │ │ │ │ mvncc pc, #-268435444 @ 0xf000000c │ │ │ │ eorvs pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ @@ -170287,29 +170264,29 @@ │ │ │ │ rscshi pc, r0, r0 │ │ │ │ rscspl pc, ip, #1325400064 @ 0x4f000000 │ │ │ │ eorscc pc, r0, #192, 4 │ │ │ │ vst4.8 {d20-d23}, [pc :128], r2 │ │ │ │ vbic.i32 q11, #8 @ 0x00000008 │ │ │ │ addmi r0, sl, #48, 2 │ │ │ │ stceq 15, cr11, [r6], #-32 @ 0xffffffe0 │ │ │ │ - bicshi pc, r5, r0 │ │ │ │ + bicshi pc, r4, r0 │ │ │ │ cmnpvs r8, pc, asr #8 @ p-variant is OBSOLETE │ │ │ │ smlabtne r0, r0, r2, pc @ │ │ │ │ @ instruction: 0xf000428b │ │ │ │ @ instruction: 0x46168154 │ │ │ │ cmnpvs r8, #1325400064 @ p-variant is OBSOLETE @ 0x4f000000 │ │ │ │ msreq CPSR_, #192, 4 │ │ │ │ @ instruction: 0xf000429e │ │ │ │ @ instruction: 0xf0048178 │ │ │ │ @ instruction: 0xf1b34363 │ │ │ │ @ instruction: 0xf0004f62 │ │ │ │ - @ instruction: 0xf00481d7 │ │ │ │ + @ instruction: 0xf00481d6 │ │ │ │ @ instruction: 0xf1b24262 │ │ │ │ @ instruction: 0xf0004f60 │ │ │ │ - @ instruction: 0xf1b381ec │ │ │ │ + @ instruction: 0xf1b381eb │ │ │ │ orrle r4, r6, r3, ror #30 │ │ │ │ ldrsbcc pc, [r4], #133 @ 0x85 @ │ │ │ │ strtmi r2, [r8], -sl, lsl #4 │ │ │ │ ldreq r9, [fp, -r4, lsl #4] │ │ │ │ svcge 0x007ff57f │ │ │ │ @ instruction: 0xf7ffa904 │ │ │ │ ldrb pc, [fp, -r5, asr #20]! @ │ │ │ │ @@ -170319,5316 +170296,5340 @@ │ │ │ │ stmib sp, {r6, r7, r8, ip}^ │ │ │ │ orrcs r3, r0, #1073741825 @ 0x40000001 │ │ │ │ movwne pc, #704 @ 0x2c0 @ │ │ │ │ andpl pc, r0, #196, 6 @ 0x10000003 │ │ │ │ orrmi r9, r3, #4, 4 @ 0x40000000 │ │ │ │ ldrsbcs pc, [r4], #133 @ 0x85 @ │ │ │ │ stmdbcs r0, {r2, r7, r8, ip, lr, pc} │ │ │ │ - mvnshi pc, r0 │ │ │ │ + mvnhi pc, r0 │ │ │ │ strble r0, [r9, #-1810] @ 0xfffff8ee │ │ │ │ umlalscc pc, sp, r5, r8 @ │ │ │ │ @ instruction: 0xf0002b00 │ │ │ │ - stcvs 1, cr8, [fp, #-956]! @ 0xfffffc44 │ │ │ │ + stcvs 1, cr8, [fp, #-952]! @ 0xfffffc48 │ │ │ │ @ instruction: 0xf8852201 │ │ │ │ ldmdavs fp, {r7, sp} │ │ │ │ svcvs 0x007ff413 │ │ │ │ mvnshi pc, r0 │ │ │ │ - stc2 7, cr15, [r4, #-612]! @ 0xfffffd9c │ │ │ │ + ldc2l 7, cr15, [r4, #-612] @ 0xfffffd9c │ │ │ │ @ instruction: 0x46044632 │ │ │ │ strtmi r4, [r8], -r1, lsl #12 │ │ │ │ - stc2 7, cr15, [r6, #-952]! @ 0xfffffc48 │ │ │ │ + stc2l 7, cr15, [r4, #-952]! @ 0xfffffc48 │ │ │ │ vnmla.f64 d4, d13, d3 │ │ │ │ @ instruction: 0xf6422f70 │ │ │ │ vaddl.s8 , d16, d20 │ │ │ │ ldrbtmi r2, [fp], #-151 @ 0xffffff69 │ │ │ │ stmdavs r0, {r0, r1, r3, r4, fp, sp, lr} │ │ │ │ ldmdane r3, {r1, r4, r6, r7, fp, ip, lr} │ │ │ │ - bls 0x1c795c │ │ │ │ + bls 0x1c78fc │ │ │ │ @ instruction: 0xf0002a00 │ │ │ │ - @ instruction: 0xf64a81d1 │ │ │ │ + @ instruction: 0xf64a81d0 │ │ │ │ vsra.s64 d18, d20, #64 │ │ │ │ strls r0, [r0], #-404 @ 0xfffffe6c │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ - stc2l 7, cr15, [ip], #616 @ 0x268 │ │ │ │ + ldc2 7, cr15, [ip, #-616] @ 0xfffffd98 │ │ │ │ @ instruction: 0xf7f14628 │ │ │ │ - movwcs pc, #19481 @ 0x4c19 @ │ │ │ │ + movwcs pc, #19543 @ 0x4c57 @ │ │ │ │ rsc r6, r0, fp, ror #1 │ │ │ │ vmull.u8 q8, d20, d19 │ │ │ │ - @ instruction: 0xf0033203 │ │ │ │ - stmdbge r4, {r4, r8, r9} │ │ │ │ - tstmi r3, #40, 12 @ 0x2800000 │ │ │ │ - stmib sp, {r0, r1, r9, sp}^ │ │ │ │ - vsubl.u8 , d4, d5 │ │ │ │ - movwls r0, #17222 @ 0x4346 │ │ │ │ - blx 0x4f494e │ │ │ │ + vsubl.u8 , d4, d3 │ │ │ │ + @ instruction: 0xf0030146 │ │ │ │ + tstls r4, r0, lsl r3 │ │ │ │ + stmdbge r4, {r3, r5, r9, sl, lr} │ │ │ │ + andcs r4, r3, #1275068416 @ 0x4c000000 │ │ │ │ + andls r9, r6, #335544320 @ 0x14000000 │ │ │ │ + blx 0x4f48ee │ │ │ │ @ instruction: 0xf43f2800 │ │ │ │ sbc sl, ip, r3, asr #30 │ │ │ │ movwvc pc, #5696 @ 0x1640 @ │ │ │ │ @ instruction: 0x33bff2cf │ │ │ │ eorsvs pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ addseq pc, pc, #-536870900 @ 0xe000000c │ │ │ │ addsmi r4, r3, #35 @ 0x23 │ │ │ │ vst4. {d29-d32}, [pc :128], r0 │ │ │ │ vrsra.s8 q11, q8, #1 │ │ │ │ vst2.32 {d19-d22}, [pc :256] │ │ │ │ vsubl.s8 q11, d14, d16 │ │ │ │ mlami r3, pc, r2, r0 @ │ │ │ │ @ instruction: 0xf47f4293 │ │ │ │ - beq 0xff9a2694 │ │ │ │ + beq 0xff9a2634 │ │ │ │ addpl pc, r0, #196, 6 @ 0x10000003 │ │ │ │ - tstpeq lr, #3 @ p-variant is OBSOLETE │ │ │ │ - strtmi sl, [r8], -r4, lsl #18 │ │ │ │ + @ instruction: 0xf003b2e1 │ │ │ │ + tstls r4, lr, lsl r3 │ │ │ │ + stmdbge r4, {r3, r5, r9, sl, lr} │ │ │ │ andcs r4, r2, #1275068416 @ 0x4c000000 │ │ │ │ - andcc lr, r5, #3358720 @ 0x334000 │ │ │ │ - movwls fp, #17123 @ 0x42e3 │ │ │ │ - blx 0xffa749a0 │ │ │ │ + andls r9, r6, #335544320 @ 0x14000000 │ │ │ │ + blx 0xffa74940 │ │ │ │ @ instruction: 0xf43f2800 │ │ │ │ adc sl, r2, r5, lsr #30 │ │ │ │ - vmull.u8 q8, d4, d18 │ │ │ │ - @ instruction: 0xf0023303 │ │ │ │ - ldrmi r0, [r6], -pc, lsl #2 │ │ │ │ - @ instruction: 0xf3c42b0f │ │ │ │ - movwls r5, #25088 @ 0x6200 │ │ │ │ - andls r9, r4, #1073741825 @ 0x40000001 │ │ │ │ + vmull.u8 q8, d4, d19 │ │ │ │ + @ instruction: 0xf0035200 │ │ │ │ + ldrmi r0, [lr], -pc, lsl #2 │ │ │ │ + movwcc pc, #13252 @ 0x33c4 @ │ │ │ │ + blcs 0x49ad74 │ │ │ │ + andls r9, r4, #402653184 @ 0x18000000 │ │ │ │ adchi pc, lr, r0 │ │ │ │ strtmi sl, [r8], -r4, lsl #22 │ │ │ │ @ instruction: 0xf0402a00 │ │ │ │ - @ instruction: 0xf64580ec │ │ │ │ - vrshr.s64 d18, d1, #64 │ │ │ │ + @ instruction: 0xf64580eb │ │ │ │ + vmvn.i32 d18, #256 @ 0x00000100 │ │ │ │ @ instruction: 0xf7ff020b │ │ │ │ stmdacs r0, {r0, r1, r3, r6, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ addhi pc, r7, r0, asr #32 │ │ │ │ mvnspl pc, #1325400064 @ 0x4f000000 │ │ │ │ tstpcc r0, #192, 4 @ p-variant is OBSOLETE │ │ │ │ rscspl pc, ip, #1325400064 @ 0x4f000000 │ │ │ │ eorscc pc, r0, #192, 4 │ │ │ │ eormi r4, r2, r3, lsr #32 │ │ │ │ svclt 0x0000e722 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ - addeq r9, r5, r6, ror #12 │ │ │ │ + addeq r9, r5, r6, asr #13 │ │ │ │ @ instruction: 0xf0060c26 │ │ │ │ @ instruction: 0xf8d5000f │ │ │ │ @ instruction: 0xf00430d4 │ │ │ │ @ instruction: 0x4607027f │ │ │ │ @ instruction: 0xf1a09004 │ │ │ │ addseq r0, r2, pc │ │ │ │ - blx 0xfecb9da4 │ │ │ │ + blx 0xfecb9d44 │ │ │ │ @ instruction: 0xf001f080 │ │ │ │ - b 0x1c76e48 │ │ │ │ - @ instruction: 0x469203d3 │ │ │ │ + b 0x1c76de8 │ │ │ │ + @ instruction: 0x469103d3 │ │ │ │ vsubl.u8 , d4, d6 │ │ │ │ tstmi r1, #536870916 @ 0x20000004 │ │ │ │ vmul.f q8, q2, d0[0] │ │ │ │ @ instruction: 0xf00352c0 │ │ │ │ - ldrmi r0, [r1], r1, lsl #6 │ │ │ │ + ldrmi r0, [r2], r1, lsl #6 │ │ │ │ strmi r9, [r0], r7, lsl #4 │ │ │ │ subpl pc, r0, #196, 6 @ 0x10000003 │ │ │ │ andls r4, r8, #201326592 @ 0xc000000 │ │ │ │ @ instruction: 0xf04f9105 │ │ │ │ andls r0, r9, #268435456 @ 0x10000000 │ │ │ │ - mrshi pc, (UNDEF: 8) @ │ │ │ │ + mrshi pc, (UNDEF: 7) @ │ │ │ │ rscspl pc, ip, #1325400064 @ 0x4f000000 │ │ │ │ eorscc pc, r0, #192, 4 │ │ │ │ vst4.8 {d20-d23}, [pc :128], r2 │ │ │ │ vbic.i32 q11, #2048 @ 0x00000800 │ │ │ │ addsmi r0, sl, #48, 6 @ 0xc0000000 │ │ │ │ mcrge 4, 7, pc, cr15, cr15, {3} @ │ │ │ │ cmnpvs r8, #1325400064 @ p-variant is OBSOLETE @ 0x4f000000 │ │ │ │ tstpne r0, #192, 4 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf8d5461e │ │ │ │ - ldc 0, cr3, [pc, #848] @ 0xb6dd0 │ │ │ │ + ldc 0, cr3, [pc, #848] @ 0xb6d70 │ │ │ │ stmib sp, {r0, r2, r4, r7, r8, r9, fp, ip, sp, lr}^ │ │ │ │ - b 0x1c92e98 │ │ │ │ + b 0x1c92e38 │ │ │ │ stmib sp, {r0, r1, r4, r6, r7, r8, r9}^ │ │ │ │ - @ instruction: 0xf003a906 │ │ │ │ + @ instruction: 0xf0039a06 │ │ │ │ stc 3, cr0, [sp, #4] │ │ │ │ - b 0x15956b8 │ │ │ │ + b 0x1595658 │ │ │ │ @ instruction: 0xf0000308 │ │ │ │ - vst4. {d24-d27}, [pc :256], r3 │ │ │ │ + vst4. {d24-d27}, [pc :256], r2 │ │ │ │ vbic.i32 q11, #2048 @ 0x00000800 │ │ │ │ addsmi r1, lr, #0, 6 │ │ │ │ mrcge 4, 6, APSR_nzcv, cr9, cr15, {3} │ │ │ │ cmnpvs r8, #1325400064 @ p-variant is OBSOLETE @ 0x4f000000 │ │ │ │ teqpeq r0, #192, 4 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf8d5461e │ │ │ │ vshr.u64 , q2, #60 │ │ │ │ strtmi r5, [r8], -r0, asr #4 │ │ │ │ strls r9, [r4, -r8, lsl #4] │ │ │ │ - b 0x1c7f2cc │ │ │ │ + b 0x1c7f26c │ │ │ │ andls r0, r9, #1275068419 @ 0x4c000003 │ │ │ │ movweq pc, #4099 @ 0x1003 @ │ │ │ │ - stmdbge r6, {r0, r2, r3, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ + bls 0x2711a8 │ │ │ │ andeq lr, r3, #88, 20 @ 0x58000 │ │ │ │ @ instruction: 0xf47f9105 │ │ │ │ @ instruction: 0xf645aeb9 │ │ │ │ - vrshr.s64 , , #64 │ │ │ │ - blge 0x1b7314 │ │ │ │ + vrshr.s64 d19, d9, #64 │ │ │ │ + blge 0x1b72b4 │ │ │ │ ldc2l 7, cr15, [r6], #-1020 @ 0xfffffc04 │ │ │ │ @ instruction: 0xf43f2800 │ │ │ │ andcs sl, r1, pc, lsr #29 │ │ │ │ vmlsl.u q15, d4, d2[2] │ │ │ │ ldrmi r4, [r6], -r3, lsl #6 │ │ │ │ stmdaeq pc, {r0, r1, r5, r7, r8, ip, sp, lr, pc} @ │ │ │ │ rsbseq pc, pc, #4 │ │ │ │ - blx 0xfeeb9e8c │ │ │ │ + blx 0xfeeb9e2c │ │ │ │ @ instruction: 0xf001f888 │ │ │ │ - b 0x1476f30 │ │ │ │ - vmlsl.u8 q8, d20, d2 │ │ │ │ - b 0x1483420 │ │ │ │ + b 0x1476ed0 │ │ │ │ + @ instruction: 0xf3c40982 │ │ │ │ + b 0x14833c0 │ │ │ │ tstmi r1, #88, 16 @ 0x580000 │ │ │ │ vmov.i32 d20, #-822083584 @ 0xcf000000 │ │ │ │ - strb r5, [r8, r0, asr #19] │ │ │ │ + strb r5, [r8, r0, asr #21] │ │ │ │ @ instruction: 0xf43f2a00 │ │ │ │ stmdbcs r1, {r1, r3, r4, r7, r9, sl, fp, sp, pc} │ │ │ │ mrcge 4, 4, APSR_nzcv, cr7, cr15, {3} │ │ │ │ mvnsvc pc, pc, asr #12 │ │ │ │ - sbcpl pc, r1, #72351744 @ 0x4500000 │ │ │ │ + rsbpl pc, r1, #72351744 @ 0x4500000 │ │ │ │ andeq pc, fp, #192, 4 │ │ │ │ strtmi sl, [r8], -r4, lsl #22 │ │ │ │ @ instruction: 0xf7ff9105 │ │ │ │ stmdacs r0, {r0, r3, r6, sl, fp, ip, sp, lr, pc} │ │ │ │ mcrge 4, 4, pc, cr9, cr15, {1} @ │ │ │ │ - stcleq 7, cr14, [r3], #836 @ 0x344 │ │ │ │ + @ instruction: 0xf8d5e7d1 │ │ │ │ + vshr.u64 , q2, #60 │ │ │ │ + ldc 2, cr4, [pc, #12] @ 0xb6b04 │ │ │ │ + fstmiaxeq r1!, {d23-d69} @ Deprecated │ │ │ │ + @ instruction: 0xf0019204 │ │ │ │ + b 0x1c76f24 │ │ │ │ + @ instruction: 0x462803d3 │ │ │ │ + movweq pc, #4099 @ 0x1003 @ │ │ │ │ + blvc 0x2f2144 │ │ │ │ + svclt 0x00082a0f │ │ │ │ + movweq pc, #4163 @ 0x1043 @ │ │ │ │ + rsbseq pc, pc, #4 │ │ │ │ + andls r0, r6, #146 @ 0x92 │ │ │ │ subcc pc, r2, #196, 6 @ 0x10000003 │ │ │ │ - movweq pc, #32771 @ 0x8003 @ │ │ │ │ - blvc 0x18721d8 │ │ │ │ - tsteq r2, r3, asr #20 │ │ │ │ - ldrsbcc pc, [r4], #133 @ 0x85 @ │ │ │ │ - andmi pc, r3, #196, 6 @ 0x10000003 │ │ │ │ - smlabtcs r4, sp, r9, lr │ │ │ │ - stc 6, cr4, [sp, #160] @ 0xa0 │ │ │ │ - b 0x1c95794 │ │ │ │ - @ instruction: 0xf00303d3 │ │ │ │ - bcs 0x477780 │ │ │ │ - @ instruction: 0xf043bf08 │ │ │ │ - @ instruction: 0xf0040301 │ │ │ │ - addseq r0, r2, pc, ror r2 │ │ │ │ - vsubl.u8 , d4, d6 │ │ │ │ - andls r5, r7, #192, 4 │ │ │ │ - @ instruction: 0xf47f2b00 │ │ │ │ - @ instruction: 0xf645ae64 │ │ │ │ - vrshr.s64 , , #64 │ │ │ │ - blge 0x1b73cc │ │ │ │ - ldc2 7, cr15, [sl], {255} @ 0xff │ │ │ │ - @ instruction: 0xd1a42800 │ │ │ │ - @ instruction: 0xf645e659 │ │ │ │ - vmlal.s , d16, d1[0] │ │ │ │ - @ instruction: 0xf7ff020b │ │ │ │ - stmdacs r0, {r0, r4, sl, fp, ip, sp, lr, pc} │ │ │ │ - vst4.32 {d29,d31,d33,d35}, [pc :64], fp │ │ │ │ - vrsra.s64 , q14, #64 │ │ │ │ - eormi r3, r3, r0, lsl r3 │ │ │ │ - rsbsvs pc, r8, #1325400064 @ 0x4f000000 │ │ │ │ - andsne pc, r0, #192, 4 │ │ │ │ - @ instruction: 0xf43f4293 │ │ │ │ - @ instruction: 0xf44faf1a │ │ │ │ - vrshr.s64 , q14, #64 │ │ │ │ - eormi r3, r2, r0, lsr r2 │ │ │ │ - cmnpvs r8, pc, asr #8 @ p-variant is OBSOLETE │ │ │ │ - teqpeq r0, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ - @ instruction: 0xf47f428a │ │ │ │ - @ instruction: 0xf006ae32 │ │ │ │ - ldrmi r0, [lr], -pc, lsl #4 │ │ │ │ - stmdaeq pc, {r1, r5, r7, r8, ip, sp, lr, pc} @ │ │ │ │ - cmnpeq pc, #4 @ p-variant is OBSOLETE │ │ │ │ - blx 0xfeeb9f80 │ │ │ │ - @ instruction: 0xf001f888 │ │ │ │ - b 0x1477024 │ │ │ │ - vmlsl.u8 q8, d20, d3 │ │ │ │ - b 0x1483914 │ │ │ │ - tstmi r9, #88, 16 @ 0x580000 │ │ │ │ - vmov.i32 d20, #-956301312 @ 0xc7000000 │ │ │ │ - ldr r5, [r0, -r0, asr #19]! │ │ │ │ - strtmi sl, [r8], -r4, lsl #18 │ │ │ │ - movwcs pc, #13252 @ 0x33c4 @ │ │ │ │ - movwcc lr, #14797 @ 0x39cd │ │ │ │ - @ instruction: 0xf87af7ff │ │ │ │ - @ instruction: 0xf47f2800 │ │ │ │ - @ instruction: 0xf004af62 │ │ │ │ - blls 0x187dbc │ │ │ │ - svcmi 0x0060f1b4 │ │ │ │ - stcge 4, cr15, [r7, #508]! @ 0x1fc │ │ │ │ - strtmi sl, [r8], -r4, lsl #18 │ │ │ │ - @ instruction: 0xf7ff9304 │ │ │ │ - stmdacs r0, {r0, r1, r3, r5, r6, fp, ip, sp, lr, pc} │ │ │ │ - ldcge 4, cr15, [pc, #252] @ 0xb6d48 │ │ │ │ - stmdbge r4, {r0, r4, r6, r8, r9, sl, sp, lr, pc} │ │ │ │ - movwls r4, #13864 @ 0x3628 │ │ │ │ - strcs pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ - @ instruction: 0xf7ff9404 │ │ │ │ - blls 0x1b4ddc │ │ │ │ - @ instruction: 0xf43f2800 │ │ │ │ - strb sl, [r4, -r8, lsl #28] │ │ │ │ - strtmi sl, [r8], -r4, lsl #22 │ │ │ │ - rscpl pc, r5, #72351744 @ 0x4500000 │ │ │ │ + vorr.i32 d20, #49408 @ 0x0000c100 │ │ │ │ + smlabtls r5, r0, r2, r5 │ │ │ │ + blcs 0xdb34c │ │ │ │ + mcrge 4, 3, pc, cr5, cr15, {3} @ │ │ │ │ + addscc pc, r9, #72351744 @ 0x4500000 │ │ │ │ andeq pc, fp, #192, 4 │ │ │ │ - @ instruction: 0xf7ff9103 │ │ │ │ - stmdbls r3, {r0, r2, r3, r4, r5, r6, r9, fp, ip, sp, lr, pc} │ │ │ │ - @ instruction: 0xf47f2800 │ │ │ │ - usat16 sl, #9, r8 │ │ │ │ - strtmi sl, [r8], -r4, lsl #22 │ │ │ │ - rscpl pc, r5, #72351744 @ 0x4500000 │ │ │ │ + @ instruction: 0xf7ffab04 │ │ │ │ + stmdacs r0, {r0, r1, r3, r4, sl, fp, ip, sp, lr, pc} │ │ │ │ + ldrb sp, [sl], -r5, lsr #3 │ │ │ │ + rsbpl pc, r1, #72351744 @ 0x4500000 │ │ │ │ andeq pc, fp, #192, 4 │ │ │ │ - @ instruction: 0xf7ff9103 │ │ │ │ - stmdbls r3, {r0, r1, r2, r3, r5, r6, r9, fp, ip, sp, lr, pc} │ │ │ │ - @ instruction: 0xf47f2800 │ │ │ │ - ldrbt sl, [lr], sl, lsr #30 │ │ │ │ - ldmdavs fp, {r0, r1, r3, r5, r8, sl, fp, sp, lr} │ │ │ │ - svceq 0x000ef013 │ │ │ │ - mcrge 4, 0, pc, cr12, cr15, {1} @ │ │ │ │ - @ instruction: 0xf7fe4628 │ │ │ │ - sdiv lr, r9, sp │ │ │ │ - teqpcc r8, sl, asr #12 @ p-variant is OBSOLETE │ │ │ │ - orrseq pc, r4, r0, asr #5 │ │ │ │ - stmdavs r8, {sl, ip, pc} │ │ │ │ - blx 0x7f4b2e │ │ │ │ - strtmi lr, [r8], -lr, lsr #12 │ │ │ │ - blx 0x12f4c90 │ │ │ │ - @ instruction: 0xf1ffe711 │ │ │ │ - svclt 0x0000f893 │ │ │ │ + ldc2 7, cr15, [r2], {255} @ 0xff │ │ │ │ + orrsle r2, ip, r0, lsl #16 │ │ │ │ + mvnspl pc, #1325400064 @ 0x4f000000 │ │ │ │ + tstpcc r0, #192, 4 @ p-variant is OBSOLETE │ │ │ │ + vst4.8 {d20-d23}, [pc :128], r3 │ │ │ │ + vmvn.i32 q11, #2048 @ 0x00000800 │ │ │ │ + addsmi r1, r3, #16, 4 │ │ │ │ + svcge 0x001bf43f │ │ │ │ + rscspl pc, ip, #1325400064 @ 0x4f000000 │ │ │ │ + eorscc pc, r0, #192, 4 │ │ │ │ + vst4.8 {d20-d23}, [pc :128], r2 │ │ │ │ + vbic.i32 q11, #8 @ 0x00000008 │ │ │ │ + addmi r0, sl, #48, 2 │ │ │ │ + mrcge 4, 1, APSR_nzcv, cr3, cr15, {3} │ │ │ │ + andeq pc, pc, #6 │ │ │ │ + @ instruction: 0xf1a2461e │ │ │ │ + @ instruction: 0xf004080f │ │ │ │ + stcleq 3, cr0, [r1], #508 @ 0x1fc │ │ │ │ + @ instruction: 0xf888fab8 │ │ │ │ + tstpeq r8, r1 @ p-variant is OBSOLETE │ │ │ │ + stmibeq r3, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc} │ │ │ │ + movtcc pc, #9156 @ 0x23c4 @ │ │ │ │ + ldmdane r8, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ + @ instruction: 0x46174319 │ │ │ │ + bpl 0xff0f3ac4 │ │ │ │ + stmdbge r4, {r0, r4, r5, r8, r9, sl, sp, lr, pc} │ │ │ │ + vrsubhn.i16 d20, q2, q12 │ │ │ │ + stmib sp, {r0, r1, r8, r9, sp}^ │ │ │ │ + @ instruction: 0xf7ff3303 │ │ │ │ + stmdacs r0, {r0, r1, r3, r4, r5, r6, fp, ip, sp, lr, pc} │ │ │ │ + svcge 0x0063f47f │ │ │ │ + strbtmi pc, [r2], #-4 @ │ │ │ │ + @ instruction: 0xf1b49b03 │ │ │ │ + @ instruction: 0xf47f4f60 │ │ │ │ + stmdbge r4, {r3, r5, r7, r8, sl, fp, sp, pc} │ │ │ │ + movwls r4, #17960 @ 0x4628 │ │ │ │ + @ instruction: 0xf86cf7ff │ │ │ │ + @ instruction: 0xf43f2800 │ │ │ │ + ldrb sl, [r2, -r0, lsr #27] │ │ │ │ + strtmi sl, [r8], -r4, lsl #18 │ │ │ │ + vsubw.u8 , q2, d3 │ │ │ │ + strls r2, [r4], #-1027 @ 0xfffffbfd │ │ │ │ + @ instruction: 0xf860f7ff │ │ │ │ + stmdacs r0, {r0, r1, r8, r9, fp, ip, pc} │ │ │ │ + mcrge 4, 0, pc, cr9, cr15, {1} @ │ │ │ │ + blge 0x1f091c │ │ │ │ + @ instruction: 0xf6454628 │ │ │ │ + vsubl.s8 , d16, d5 │ │ │ │ + tstls r3, fp, lsl #4 │ │ │ │ + blx 0x2074c14 │ │ │ │ + stmdacs r0, {r0, r1, r8, fp, ip, pc} │ │ │ │ + svcge 0x0039f47f │ │ │ │ + blge 0x1f07cc │ │ │ │ + @ instruction: 0xf6454628 │ │ │ │ + vsubl.s8 , d16, d5 │ │ │ │ + tstls r3, fp, lsl #4 │ │ │ │ + blx 0x1cf4c30 │ │ │ │ + stmdacs r0, {r0, r1, r8, fp, ip, pc} │ │ │ │ + svcge 0x002bf47f │ │ │ │ + stcvs 6, cr14, [fp, #-1020]! @ 0xfffffc04 │ │ │ │ + @ instruction: 0xf013681b │ │ │ │ + @ instruction: 0xf43f0f0e │ │ │ │ + strtmi sl, [r8], -sp, lsl #28 │ │ │ │ + ldc2 7, cr15, [sl, #-1016] @ 0xfffffc08 │ │ │ │ + @ instruction: 0xf64ae71f │ │ │ │ + vbic.i32 d19, #8 @ 0x00000008 │ │ │ │ + strls r0, [r0], #-404 @ 0xfffffe6c │ │ │ │ + @ instruction: 0xf79a6808 │ │ │ │ + strt pc, [pc], -sp, asr #22 │ │ │ │ + @ instruction: 0xf7f14628 │ │ │ │ + ldr pc, [r2, -r7, lsl #21] │ │ │ │ + @ instruction: 0xf884f1ff │ │ │ │ + andhi pc, r0, pc, lsr #7 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r0, r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec0dee4 │ │ │ │ + bl 0xfec0de84 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ @ instruction: 0xf7994604 │ │ │ │ - @ instruction: 0xf642fb85 │ │ │ │ + @ instruction: 0xf642fbb5 │ │ │ │ vsubw.s8 , q8, d20 │ │ │ │ eoreq r2, r2, #1543503874 @ 0x5c000002 │ │ │ │ subsvs pc, lr, #8388608 @ 0x800000 │ │ │ │ ldmdavs r9, {r0, ip, pc} │ │ │ │ - blx 0xfe974b82 │ │ │ │ + blx 0xff574b22 │ │ │ │ andlt r9, r2, r1, lsl #16 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec0df24 │ │ │ │ + bl 0xfec0dec4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3e6d70 │ │ │ │ + bl 0x3e6d10 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ @ instruction: 0x21bcf647 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3bf558 │ │ │ │ + bl 0x3bf4f8 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - blx 0xaf4bca │ │ │ │ + blx 0x16f4b6a │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r9, r5, r0, lsr r2 │ │ │ │ + umulleq r9, r5, r0, r2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec0df7c │ │ │ │ + bl 0xfec0df1c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3e6dc8 │ │ │ │ + bl 0x3e6d68 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ cmppcc r0, r7, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3bf5b0 │ │ │ │ + bl 0x3bf550 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - blx 0xffff4c20 │ │ │ │ + blx 0xbf4bc2 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - ldrdeq r9, [r5], r8 │ │ │ │ + addeq r9, r5, r8, lsr r2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec0dfd4 │ │ │ │ + bl 0xfec0df74 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3e6e20 │ │ │ │ + bl 0x3e6dc0 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ mvnscs pc, r8, asr #4 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3bf608 │ │ │ │ + bl 0x3bf5a8 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - blx 0xff4f4c78 │ │ │ │ + blx 0xf4c1a │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r9, r5, r0, lsl #3 │ │ │ │ + addeq r9, r5, r0, ror #3 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec0e02c │ │ │ │ + bl 0xfec0dfcc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3e6e78 │ │ │ │ + bl 0x3e6e18 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ orrcc pc, r0, r8, asr #4 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3bf660 │ │ │ │ + bl 0x3bf600 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - blx 0xfe9f4cd0 │ │ │ │ + blx 0xff5f4c70 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r9, r5, r8, lsr #2 │ │ │ │ + addeq r9, r5, r8, lsl #3 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec0e084 │ │ │ │ + bl 0xfec0e024 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3e6ed0 │ │ │ │ + bl 0x3e6e70 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ @ instruction: 0x11b4f647 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3bf6b8 │ │ │ │ + bl 0x3bf658 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - blx 0x1ef4d28 │ │ │ │ + blx 0xfeaf4cc8 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - ldrdeq r9, [r5], r0 │ │ │ │ + addeq r9, r5, r0, lsr r1 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec0e0dc │ │ │ │ + bl 0xfec0e07c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3e6f28 │ │ │ │ + bl 0x3e6ec8 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ teqpcs r8, r7, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3bf710 │ │ │ │ + bl 0x3bf6b0 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - blx 0x13f4d80 │ │ │ │ + blx 0x1ff4d20 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r9, r5, r8, ror r0 │ │ │ │ + ldrdeq r9, [r5], r8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec0e134 │ │ │ │ + bl 0xfec0e0d4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3e6f80 │ │ │ │ + bl 0x3e6f20 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ tstpcs r0, r1, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3bf768 │ │ │ │ + bl 0x3bf708 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - blx 0x8f4dd8 │ │ │ │ + blx 0x14f4d78 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r9, r5, r0, lsr #32 │ │ │ │ + addeq r9, r5, r0, lsl #1 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec0e18c │ │ │ │ + bl 0xfec0e12c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3e6fd8 │ │ │ │ + bl 0x3e6f78 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ orrscs pc, r4, r1, asr #12 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3bf7c0 │ │ │ │ + bl 0x3bf760 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xf9f4f79a │ │ │ │ + blx 0x9f4dd0 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r8, r5, r8, asr #31 │ │ │ │ + addeq r9, r5, r8, lsr #32 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec0e1e4 │ │ │ │ + bl 0xfec0e184 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3e7030 │ │ │ │ + bl 0x3e6fd0 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ tstpcc r8, r1, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3bf818 │ │ │ │ + bl 0x3bf7b8 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xf9c8f79a │ │ │ │ + @ instruction: 0xf9f8f79a │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r8, r5, r0, ror pc │ │ │ │ + ldrdeq r8, [r5], r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec0e23c │ │ │ │ + bl 0xfec0e1dc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3e7088 │ │ │ │ + bl 0x3e7028 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ orrscc pc, ip, r1, asr #12 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3bf870 │ │ │ │ + bl 0x3bf810 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xf99cf79a │ │ │ │ + @ instruction: 0xf9ccf79a │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r8, r5, r8, lsl pc │ │ │ │ + addeq r8, r5, r8, ror pc │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec0e294 │ │ │ │ + bl 0xfec0e234 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3e70e0 │ │ │ │ + bl 0x3e7080 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ @ instruction: 0x61b4f641 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3bf8c8 │ │ │ │ + bl 0x3bf868 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xf970f79a │ │ │ │ + @ instruction: 0xf9a0f79a │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r8, r5, r0, asr #29 │ │ │ │ + addeq r8, r5, r0, lsr #30 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec0e2ec │ │ │ │ + bl 0xfec0e28c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3e7138 │ │ │ │ + bl 0x3e70d8 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ teqpvc r8, r1, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3bf920 │ │ │ │ + bl 0x3bf8c0 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xf944f79a │ │ │ │ + @ instruction: 0xf974f79a │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r8, r5, r8, ror #28 │ │ │ │ + addeq r8, r5, r8, asr #29 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec0e344 │ │ │ │ + bl 0xfec0e2e4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3e7190 │ │ │ │ + bl 0x3e7130 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ @ instruction: 0x71bcf641 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3bf978 │ │ │ │ + bl 0x3bf918 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xf918f79a │ │ │ │ + @ instruction: 0xf948f79a │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r8, r5, r0, lsl lr │ │ │ │ + addeq r8, r5, r0, ror lr │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec0e39c │ │ │ │ + bl 0xfec0e33c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3e71e8 │ │ │ │ + bl 0x3e7188 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ cmppeq r0, r2, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3bf9d0 │ │ │ │ + bl 0x3bf970 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xf8ecf79a │ │ │ │ + @ instruction: 0xf91cf79a │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - @ instruction: 0x00858db8 │ │ │ │ + addeq r8, r5, r8, lsl lr │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec0e3f4 │ │ │ │ + bl 0xfec0e394 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3e7240 │ │ │ │ + bl 0x3e71e0 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ biceq pc, r4, r2, asr #4 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3bfa28 │ │ │ │ + bl 0x3bf9c8 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xf8c0f79a │ │ │ │ + @ instruction: 0xf8f0f79a │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r8, r5, r0, ror #26 │ │ │ │ + addeq r8, r5, r0, asr #27 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec0e44c │ │ │ │ + bl 0xfec0e3ec │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3e7298 │ │ │ │ + bl 0x3e7238 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ cmppne r8, r2, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3bfa80 │ │ │ │ + bl 0x3bfa20 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xf894f79a │ │ │ │ + @ instruction: 0xf8c4f79a │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r8, r5, r8, lsl #26 │ │ │ │ + addeq r8, r5, r8, ror #26 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec0e4a4 │ │ │ │ + bl 0xfec0e444 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3e72f0 │ │ │ │ + bl 0x3e7290 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ bicne pc, ip, r2, asr #4 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3bfad8 │ │ │ │ + bl 0x3bfa78 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xf868f79a │ │ │ │ + @ instruction: 0xf898f79a │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - @ instruction: 0x00858cb0 │ │ │ │ + addeq r8, r5, r0, lsl sp │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec0e4fc │ │ │ │ + bl 0xfec0e49c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3e7348 │ │ │ │ + bl 0x3e72e8 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ teqpvs r0, r1, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3bfb30 │ │ │ │ + bl 0x3bfad0 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xf83cf79a │ │ │ │ + @ instruction: 0xf86cf79a │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r8, r5, r8, asr ip │ │ │ │ + @ instruction: 0x00858cb8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec0e554 │ │ │ │ + bl 0xfec0e4f4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3e73a0 │ │ │ │ + bl 0x3e7340 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ mvnpl pc, r2, asr #4 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3bfb88 │ │ │ │ + bl 0x3bfb28 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xf810f79a │ │ │ │ + @ instruction: 0xf840f79a │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r8, r5, r0, lsl #24 │ │ │ │ + addeq r8, r5, r0, ror #24 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec0e5ac │ │ │ │ + bl 0xfec0e54c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3e73f8 │ │ │ │ + bl 0x3e7398 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ cmnpvs r0, r2, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3bfbe0 │ │ │ │ + bl 0x3bfb80 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xffe4f799 │ │ │ │ + @ instruction: 0xf814f79a │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r8, r5, r8, lsr #23 │ │ │ │ + addeq r8, r5, r8, lsl #24 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec0e604 │ │ │ │ + bl 0xfec0e5a4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3e7450 │ │ │ │ + bl 0x3e73f0 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ mvnsvs pc, r2, asr #4 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3bfc38 │ │ │ │ + bl 0x3bfbd8 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xffb8f799 │ │ │ │ + @ instruction: 0xffe8f799 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r8, r5, r0, asr fp │ │ │ │ + @ instruction: 0x00858bb0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec0e65c │ │ │ │ + bl 0xfec0e5fc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3e74a8 │ │ │ │ + bl 0x3e7448 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ msrmi R8_usr, r1 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3bfc90 │ │ │ │ + bl 0x3bfc30 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xff8cf799 │ │ │ │ + @ instruction: 0xffbcf799 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - strdeq r8, [r5], r8 @ │ │ │ │ + addeq r8, r5, r8, asr fp │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec0e6b4 │ │ │ │ + bl 0xfec0e654 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3e7500 │ │ │ │ + bl 0x3e74a0 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ @ instruction: 0x41a4f641 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3bfce8 │ │ │ │ + bl 0x3bfc88 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xff60f799 │ │ │ │ + @ instruction: 0xff90f799 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r8, r5, r0, lsr #21 │ │ │ │ + addeq r8, r5, r0, lsl #22 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec0e70c │ │ │ │ + bl 0xfec0e6ac │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3e7558 │ │ │ │ + bl 0x3e74f8 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ msrpl R8_fiq, r1 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3bfd40 │ │ │ │ + bl 0x3bfce0 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xff34f799 │ │ │ │ + @ instruction: 0xff64f799 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r8, r5, r8, asr #20 │ │ │ │ + addeq r8, r5, r8, lsr #21 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec0e764 │ │ │ │ + bl 0xfec0e704 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3e75b0 │ │ │ │ + bl 0x3e7550 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ @ instruction: 0x51acf641 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3bfd98 │ │ │ │ + bl 0x3bfd38 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xff08f799 │ │ │ │ + @ instruction: 0xff38f799 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - strdeq r8, [r5], r0 │ │ │ │ + addeq r8, r5, r0, asr sl │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec0e7bc │ │ │ │ + bl 0xfec0e75c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3e7608 │ │ │ │ + bl 0x3e75a8 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ cmppcs r0, r2, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3bfdf0 │ │ │ │ + bl 0x3bfd90 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - mrc2 7, 6, pc, cr12, cr9, {4} │ │ │ │ + @ instruction: 0xff0cf799 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - umulleq r8, r5, r8, r9 │ │ │ │ + strdeq r8, [r5], r8 @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec0e814 │ │ │ │ + bl 0xfec0e7b4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3e7660 │ │ │ │ + bl 0x3e7600 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ bicscs pc, r4, r2, asr #4 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3bfe48 │ │ │ │ + bl 0x3bfde8 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - mrc2 7, 5, pc, cr0, cr9, {4} │ │ │ │ + mcr2 7, 7, pc, cr0, cr9, {4} @ │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r8, r5, r0, asr #18 │ │ │ │ + addeq r8, r5, r0, lsr #19 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec0e86c │ │ │ │ + bl 0xfec0e80c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3e76b8 │ │ │ │ + bl 0x3e7658 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ cmppcc r8, r2, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3bfea0 │ │ │ │ + bl 0x3bfe40 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - mcr2 7, 4, pc, cr4, cr9, {4} @ │ │ │ │ + mrc2 7, 5, pc, cr4, cr9, {4} │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r8, r5, r8, ror #17 │ │ │ │ + addeq r8, r5, r8, asr #18 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec0e8c4 │ │ │ │ + bl 0xfec0e864 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3e7710 │ │ │ │ + bl 0x3e76b0 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ bicscc pc, ip, r2, asr #4 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3bfef8 │ │ │ │ + bl 0x3bfe98 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - mrc2 7, 2, pc, cr8, cr9, {4} │ │ │ │ + mcr2 7, 4, pc, cr8, cr9, {4} @ │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - umulleq r8, r5, r0, r8 │ │ │ │ + strdeq r8, [r5], r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec0e91c │ │ │ │ + bl 0xfec0e8bc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3e7768 │ │ │ │ + bl 0x3e7708 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ msrmi (UNDEF: 96), r2 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3bff50 │ │ │ │ + bl 0x3bfef0 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - mcr2 7, 1, pc, cr12, cr9, {4} @ │ │ │ │ + mrc2 7, 2, pc, cr12, cr9, {4} │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r8, r5, r8, lsr r8 │ │ │ │ + umulleq r8, r5, r8, r8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec0e974 │ │ │ │ + bl 0xfec0e914 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3e77c0 │ │ │ │ + bl 0x3e7760 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ mvnmi pc, r2, asr #4 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3bffa8 │ │ │ │ + bl 0x3bff48 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - mcr2 7, 0, pc, cr0, cr9, {4} @ │ │ │ │ + mrc2 7, 1, pc, cr0, cr9, {4} │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r8, r5, r0, ror #15 │ │ │ │ + addeq r8, r5, r0, asr #16 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec0e9cc │ │ │ │ + bl 0xfec0e96c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3e7818 │ │ │ │ + bl 0x3e77b8 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ msrpl (UNDEF: 104), r2 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c0000 │ │ │ │ + bl 0x3bffa0 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - ldc2l 7, cr15, [r4, #612] @ 0x264 │ │ │ │ + mcr2 7, 0, pc, cr4, cr9, {4} @ │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r8, r5, r8, lsl #15 │ │ │ │ + addeq r8, r5, r8, ror #15 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec0ea24 │ │ │ │ + bl 0xfec0e9c4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3e7870 │ │ │ │ + bl 0x3e7810 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ @ instruction: 0x01acf647 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c0058 │ │ │ │ + bl 0x3bfff8 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - stc2 7, cr15, [r8, #612]! @ 0x264 │ │ │ │ + ldc2l 7, cr15, [r8, #612] @ 0x264 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r8, r5, r0, lsr r7 │ │ │ │ + umulleq r8, r5, r0, r7 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec0ea7c │ │ │ │ + bl 0xfec0ea1c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3e78c8 │ │ │ │ + bl 0x3e7868 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ teqpne r0, r7, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c00b0 │ │ │ │ + bl 0x3c0050 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - ldc2l 7, cr15, [ip, #-612]! @ 0xfffffd9c │ │ │ │ + stc2 7, cr15, [ip, #612]! @ 0x264 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - ldrdeq r8, [r5], r8 @ │ │ │ │ + addeq r8, r5, r8, lsr r7 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec0ead4 │ │ │ │ + bl 0xfec0ea74 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3e7920 │ │ │ │ + bl 0x3e78c0 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ mvnsne pc, r8, asr #4 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c0108 │ │ │ │ + bl 0x3c00a8 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - ldc2l 7, cr15, [r0, #-612] @ 0xfffffd9c │ │ │ │ + stc2 7, cr15, [r0, #612] @ 0x264 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r8, r5, r0, lsl #13 │ │ │ │ + addeq r8, r5, r0, ror #13 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec0eb2c │ │ │ │ + bl 0xfec0eacc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3e7978 │ │ │ │ + bl 0x3e7918 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ cmnpcs r8, r8, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c0160 │ │ │ │ + bl 0x3c0100 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - stc2 7, cr15, [r4, #-612]! @ 0xfffffd9c │ │ │ │ + ldc2l 7, cr15, [r4, #-612] @ 0xfffffd9c │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r8, r5, r8, lsr #12 │ │ │ │ + addeq r8, r5, r8, lsl #13 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec0eb84 │ │ │ │ + bl 0xfec0eb24 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3e79d0 │ │ │ │ + bl 0x3e7970 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ @ instruction: 0x71a4f247 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c01b8 │ │ │ │ + bl 0x3c0158 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - ldc2l 7, cr15, [r8], #612 @ 0x264 │ │ │ │ + stc2 7, cr15, [r8, #-612]! @ 0xfffffd9c │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - ldrdeq r8, [r5], r0 │ │ │ │ + addeq r8, r5, r0, lsr r6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec0ebdc │ │ │ │ + bl 0xfec0eb7c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3e7a28 │ │ │ │ + bl 0x3e79c8 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ msreq R8_fiq, r7 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c0210 │ │ │ │ + bl 0x3c01b0 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - stc2l 7, cr15, [ip], {153} @ 0x99 │ │ │ │ + ldc2l 7, cr15, [ip], #612 @ 0x264 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r8, r5, r8, ror r5 │ │ │ │ + ldrdeq r8, [r5], r8 @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec0ec34 │ │ │ │ + bl 0xfec0ebd4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3e7a80 │ │ │ │ + bl 0x3e7a20 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ orreq pc, r4, r1, asr #12 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c0268 │ │ │ │ + bl 0x3c0208 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - stc2 7, cr15, [r0], #612 @ 0x264 │ │ │ │ + ldc2l 7, cr15, [r0], {153} @ 0x99 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r8, r5, r0, lsr #10 │ │ │ │ + addeq r8, r5, r0, lsl #11 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec0ec8c │ │ │ │ + bl 0xfec0ec2c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3e7ad8 │ │ │ │ + bl 0x3e7a78 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ orrne pc, ip, r1, asr #12 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c02c0 │ │ │ │ + bl 0x3c0260 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - ldc2l 7, cr15, [r4], #-612 @ 0xfffffd9c │ │ │ │ + stc2 7, cr15, [r4], #612 @ 0x264 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r8, r5, r8, asr #9 │ │ │ │ + addeq r8, r5, r8, lsr #10 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec0ece4 │ │ │ │ + bl 0xfec0ec84 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3e7b30 │ │ │ │ + bl 0x3e7ad0 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ tstpeq r0, r1, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c0318 │ │ │ │ + bl 0x3c02b8 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - mcrr2 7, 9, pc, r8, cr9 @ │ │ │ │ + ldc2l 7, cr15, [r8], #-612 @ 0xfffffd9c │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r8, r5, r0, ror r4 │ │ │ │ + ldrdeq r8, [r5], r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec0ed3c │ │ │ │ + bl 0xfec0ecdc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3e7b88 │ │ │ │ + bl 0x3e7b28 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ tstpne r8, r1, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c0370 │ │ │ │ + bl 0x3c0310 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - ldc2 7, cr15, [ip], {153} @ 0x99 │ │ │ │ + mcrr2 7, 9, pc, ip, cr9 @ │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r8, r5, r8, lsl r4 │ │ │ │ + addeq r8, r5, r8, ror r4 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec0ed94 │ │ │ │ + bl 0xfec0ed34 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3e7be0 │ │ │ │ + bl 0x3e7b80 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ bicsvs pc, ip, r7, asr #12 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c03c8 │ │ │ │ + bl 0x3c0368 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - blx 0xffcf5a36 │ │ │ │ + stc2 7, cr15, [r0], #-612 @ 0xfffffd9c │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r8, r5, r0, asr #7 │ │ │ │ + addeq r8, r5, r0, lsr #8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec0edec │ │ │ │ + bl 0xfec0ed8c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3e7c38 │ │ │ │ + bl 0x3e7bd8 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ msrvc (UNDEF: 96), r7 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c0420 │ │ │ │ + bl 0x3c03c0 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - blx 0xff1f5a8e │ │ │ │ + blx 0xffdf5a2e │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r8, r5, r8, ror #6 │ │ │ │ + addeq r8, r5, r8, asr #7 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec0ee44 │ │ │ │ + bl 0xfec0ede4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3e7c90 │ │ │ │ + bl 0x3e7c30 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ orrmi pc, r0, sl, asr #4 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c0478 │ │ │ │ + bl 0x3c0418 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - blx 0xfe6f5ae6 │ │ │ │ + blx 0xff2f5a86 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r8, r5, r0, lsl r3 │ │ │ │ + addeq r8, r5, r0, ror r3 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec0ee9c │ │ │ │ + bl 0xfec0ee3c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3e7ce8 │ │ │ │ + bl 0x3e7c88 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ tstppl r4, sl, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c04d0 │ │ │ │ + bl 0x3c0470 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - blx 0x1bf5b3e │ │ │ │ + blx 0xfe7f5ade │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - @ instruction: 0x008582b8 │ │ │ │ + addeq r8, r5, r8, lsl r3 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec0eef4 │ │ │ │ + bl 0xfec0ee94 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3e7d40 │ │ │ │ + bl 0x3e7ce0 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ orrpl pc, r8, sl, asr #4 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c0528 │ │ │ │ + bl 0x3c04c8 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - blx 0x10f5b96 │ │ │ │ + blx 0x1cf5b36 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r8, r5, r0, ror #4 │ │ │ │ + addeq r8, r5, r0, asr #5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec0ef4c │ │ │ │ + bl 0xfec0eeec │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3e7d98 │ │ │ │ + bl 0x3e7d38 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ cmppvs r0, r9, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c0580 │ │ │ │ + bl 0x3c0520 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - blx 0x5f5bee │ │ │ │ + blx 0x11f5b8e │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r8, r5, r8, lsl #4 │ │ │ │ + addeq r8, r5, r8, ror #4 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec0efa4 │ │ │ │ + bl 0xfec0ef44 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3e7df0 │ │ │ │ + bl 0x3e7d90 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ bicsvs pc, r4, r9, asr #12 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c05d8 │ │ │ │ + bl 0x3c0578 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - blx 0xffaf5c44 │ │ │ │ + blx 0x6f5be6 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - @ instruction: 0x008581b0 │ │ │ │ + addeq r8, r5, r0, lsl r2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec0effc │ │ │ │ + bl 0xfec0ef9c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3e7e48 │ │ │ │ + bl 0x3e7de8 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ cmppvc r8, r9, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c0630 │ │ │ │ + bl 0x3c05d0 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - blx 0xfeff5c9c │ │ │ │ + blx 0xffbf5c3c │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r8, r5, r8, asr r1 │ │ │ │ + @ instruction: 0x008581b8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec0f054 │ │ │ │ + bl 0xfec0eff4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3e7ea0 │ │ │ │ + bl 0x3e7e40 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ bicspl pc, r4, r7, asr #12 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c0688 │ │ │ │ + bl 0x3c0628 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - blx 0xfe4f5cf4 │ │ │ │ + blx 0xff0f5c94 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r8, r5, r0, lsl #2 │ │ │ │ + addeq r8, r5, r0, ror #2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec0f0ac │ │ │ │ + bl 0xfec0f04c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3e7ef8 │ │ │ │ + bl 0x3e7e98 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ cmppvs r8, r7, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c06e0 │ │ │ │ + bl 0x3c0680 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - blx 0x19f5d4c │ │ │ │ + blx 0xfe5f5cec │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r8, r5, r8, lsr #1 │ │ │ │ + addeq r8, r5, r8, lsl #2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec0f104 │ │ │ │ + bl 0xfec0f0a4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3e7f50 │ │ │ │ + bl 0x3e7ef0 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ msrne (UNDEF: 104), sl │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c0738 │ │ │ │ + bl 0x3c06d8 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - blx 0xef5da4 │ │ │ │ + blx 0x1af5d44 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r8, r5, r0, asr r0 │ │ │ │ + strheq r8, [r5], r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec0f15c │ │ │ │ + bl 0xfec0f0fc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3e7fa8 │ │ │ │ + bl 0x3e7f48 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ mvnne pc, sl, asr #4 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c0790 │ │ │ │ + bl 0x3c0730 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - blx 0x3f5dfc │ │ │ │ + blx 0xff5d9c │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - strdeq r7, [r5], r8 │ │ │ │ + addeq r8, r5, r8, asr r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec0f1b4 │ │ │ │ + bl 0xfec0f154 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3e8000 │ │ │ │ + bl 0x3e7fa0 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ cmnpcs r0, sl, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c07e8 │ │ │ │ + bl 0x3c0788 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xf9e0f799 │ │ │ │ + blx 0x4f5df4 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r7, r5, r0, lsr #31 │ │ │ │ + addeq r8, r5, r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec0f20c │ │ │ │ + bl 0xfec0f1ac │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3e8058 │ │ │ │ + bl 0x3e7ff8 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ teqpcc r8, r9, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c0840 │ │ │ │ + bl 0x3c07e0 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xf9b4f799 │ │ │ │ + @ instruction: 0xf9e4f799 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r7, r5, r8, asr #30 │ │ │ │ + addeq r7, r5, r8, lsr #31 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec0f264 │ │ │ │ + bl 0xfec0f204 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3e80b0 │ │ │ │ + bl 0x3e8050 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ @ instruction: 0x31bcf649 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c0898 │ │ │ │ + bl 0x3c0838 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xf988f799 │ │ │ │ + @ instruction: 0xf9b8f799 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - strdeq r7, [r5], r0 │ │ │ │ + addeq r7, r5, r0, asr pc │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec0f2bc │ │ │ │ + bl 0xfec0f25c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3e8108 │ │ │ │ + bl 0x3e80a8 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ cmppmi r0, r9, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c08f0 │ │ │ │ + bl 0x3c0890 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xf95cf799 │ │ │ │ + @ instruction: 0xf98cf799 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - umulleq r7, r5, r8, lr │ │ │ │ + strdeq r7, [r5], r8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec0f314 │ │ │ │ + bl 0xfec0f2b4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3e8160 │ │ │ │ + bl 0x3e8100 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ bicmi pc, ip, r7, asr #12 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c0948 │ │ │ │ + bl 0x3c08e8 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xf930f799 │ │ │ │ + @ instruction: 0xf960f799 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r7, r5, r0, asr #28 │ │ │ │ + addeq r7, r5, r0, lsr #29 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec0f36c │ │ │ │ + bl 0xfec0f30c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3e81b8 │ │ │ │ + bl 0x3e8158 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ cmpppl r0, r7, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c09a0 │ │ │ │ + bl 0x3c0940 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xf904f799 │ │ │ │ + @ instruction: 0xf934f799 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r7, r5, r8, ror #27 │ │ │ │ + addeq r7, r5, r8, asr #28 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec0f3c4 │ │ │ │ + bl 0xfec0f364 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3e8210 │ │ │ │ + bl 0x3e81b0 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ mvnscs pc, sl, asr #4 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c09f8 │ │ │ │ + bl 0x3c0998 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xf8d8f799 │ │ │ │ + @ instruction: 0xf908f799 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - umulleq r7, r5, r0, sp │ │ │ │ + strdeq r7, [r5], r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec0f41c │ │ │ │ + bl 0xfec0f3bc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3e8268 │ │ │ │ + bl 0x3e8208 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ cmnpcc r8, sl, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c0a50 │ │ │ │ + bl 0x3c09f0 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xf8acf799 │ │ │ │ + @ instruction: 0xf8dcf799 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r7, r5, r8, lsr sp │ │ │ │ + umulleq r7, r5, r8, sp │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec0f474 │ │ │ │ + bl 0xfec0f414 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3e82c0 │ │ │ │ + bl 0x3e8260 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ mvnscc pc, sl, asr #4 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c0aa8 │ │ │ │ + bl 0x3c0a48 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xf880f799 │ │ │ │ + @ instruction: 0xf8b0f799 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r7, r5, r0, ror #25 │ │ │ │ + addeq r7, r5, r0, asr #26 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec0f4cc │ │ │ │ + bl 0xfec0f46c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3e8318 │ │ │ │ + bl 0x3e82b8 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ bicmi pc, r4, r9, asr #12 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c0b00 │ │ │ │ + bl 0x3c0aa0 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xf854f799 │ │ │ │ + @ instruction: 0xf884f799 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r7, r5, r8, lsl #25 │ │ │ │ + addeq r7, r5, r8, ror #25 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec0f524 │ │ │ │ + bl 0xfec0f4c4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3e8370 │ │ │ │ + bl 0x3e8310 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ cmpppl r8, r9, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c0b58 │ │ │ │ + bl 0x3c0af8 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xf828f799 │ │ │ │ + @ instruction: 0xf858f799 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r7, r5, r0, lsr ip │ │ │ │ + umulleq r7, r5, r0, ip │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec0f57c │ │ │ │ + bl 0xfec0f51c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3e83c8 │ │ │ │ + bl 0x3e8368 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ bicpl pc, ip, r9, asr #12 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c0bb0 │ │ │ │ + bl 0x3c0b50 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xfffcf798 │ │ │ │ + @ instruction: 0xf82cf799 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - ldrdeq r7, [r5], r8 │ │ │ │ + addeq r7, r5, r8, lsr ip │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec0f5d4 │ │ │ │ + bl 0xfec0f574 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3e8420 │ │ │ │ + bl 0x3e83c0 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ biccc pc, r4, r7, asr #12 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c0c08 │ │ │ │ + bl 0x3c0ba8 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xffd0f798 │ │ │ │ + @ instruction: 0xf800f799 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r7, r5, r0, lsl #23 │ │ │ │ + addeq r7, r5, r0, ror #23 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec0f62c │ │ │ │ + bl 0xfec0f5cc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3e8478 │ │ │ │ + bl 0x3e8418 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ cmppmi r8, r7, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c0c60 │ │ │ │ + bl 0x3c0c00 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xffa4f798 │ │ │ │ + @ instruction: 0xffd4f798 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r7, r5, r8, lsr #22 │ │ │ │ + addeq r7, r5, r8, lsl #23 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec0f684 │ │ │ │ + bl 0xfec0f624 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3e84d0 │ │ │ │ + bl 0x3e8470 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ bicsvc pc, ip, r9, asr #12 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c0cb8 │ │ │ │ + bl 0x3c0c58 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xff78f798 │ │ │ │ + @ instruction: 0xffa8f798 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - ldrdeq r7, [r5], r0 │ │ │ │ + addeq r7, r5, r0, lsr fp │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec0f6dc │ │ │ │ + bl 0xfec0f67c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3e8528 │ │ │ │ + bl 0x3e84c8 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ msreq (UNDEF: 96), sl │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c0d10 │ │ │ │ + bl 0x3c0cb0 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xff4cf798 │ │ │ │ + @ instruction: 0xff7cf798 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r7, r5, r8, ror sl │ │ │ │ + ldrdeq r7, [r5], r8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec0f734 │ │ │ │ + bl 0xfec0f6d4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3e8580 │ │ │ │ + bl 0x3e8520 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ mvneq pc, sl, asr #4 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c0d68 │ │ │ │ + bl 0x3c0d08 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xff20f798 │ │ │ │ + @ instruction: 0xff50f798 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r7, r5, r0, lsr #20 │ │ │ │ + addeq r7, r5, r0, lsl #21 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec0f78c │ │ │ │ + bl 0xfec0f72c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3e85d8 │ │ │ │ + bl 0x3e8578 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ @ instruction: 0x11acf649 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c0dc0 │ │ │ │ + bl 0x3c0d60 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - mrc2 7, 7, pc, cr4, cr8, {4} │ │ │ │ + @ instruction: 0xff24f798 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r7, r5, r8, asr #19 │ │ │ │ + addeq r7, r5, r8, lsr #20 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec0f7e4 │ │ │ │ + bl 0xfec0f784 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3e8630 │ │ │ │ + bl 0x3e85d0 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ teqpcs r0, r9, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c0e18 │ │ │ │ + bl 0x3c0db8 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - mcr2 7, 6, pc, cr8, cr8, {4} @ │ │ │ │ + mrc2 7, 7, pc, cr8, cr8, {4} │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r7, r5, r0, ror r9 │ │ │ │ + ldrdeq r7, [r5], r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec0f83c │ │ │ │ + bl 0xfec0f7dc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3e8688 │ │ │ │ + bl 0x3e8628 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ @ instruction: 0x21b4f649 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c0e70 │ │ │ │ + bl 0x3c0e10 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - mrc2 7, 4, pc, cr12, cr8, {4} │ │ │ │ + mcr2 7, 6, pc, cr12, cr8, {4} @ │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r7, r5, r8, lsl r9 │ │ │ │ + addeq r7, r5, r8, ror r9 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec0f894 │ │ │ │ + bl 0xfec0f834 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3e86e0 │ │ │ │ + bl 0x3e8680 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ teqpmi r8, fp, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c0ec8 │ │ │ │ + bl 0x3c0e68 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - mrc2 7, 3, pc, cr0, cr8, {4} │ │ │ │ + mcr2 7, 5, pc, cr0, cr8, {4} @ │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r7, r5, r0, asr #17 │ │ │ │ + addeq r7, r5, r0, lsr #18 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec0f8ec │ │ │ │ + bl 0xfec0f88c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3e8738 │ │ │ │ + bl 0x3e86d8 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ cmpppl r0, fp, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c0f20 │ │ │ │ + bl 0x3c0ec0 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - mcr2 7, 2, pc, cr4, cr8, {4} @ │ │ │ │ + mrc2 7, 3, pc, cr4, cr8, {4} │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r7, r5, r8, ror #16 │ │ │ │ + addeq r7, r5, r8, asr #17 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec0f944 │ │ │ │ + bl 0xfec0f8e4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3e8790 │ │ │ │ + bl 0x3e8730 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ msrcs (UNDEF: 104), ip │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c0f78 │ │ │ │ + bl 0x3c0f18 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - mrc2 7, 0, pc, cr8, cr8, {4} │ │ │ │ + mcr2 7, 2, pc, cr8, cr8, {4} @ │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r7, r5, r0, lsl r8 │ │ │ │ + addeq r7, r5, r0, ror r8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec0f99c │ │ │ │ + bl 0xfec0f93c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3e87e8 │ │ │ │ + bl 0x3e8788 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ mvncs pc, ip, asr #4 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c0fd0 │ │ │ │ + bl 0x3c0f70 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - stc2l 7, cr15, [ip, #608]! @ 0x260 │ │ │ │ + mrc2 7, 0, pc, cr12, cr8, {4} │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - @ instruction: 0x008577b8 │ │ │ │ + addeq r7, r5, r8, lsl r8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec0f9f4 │ │ │ │ + bl 0xfec0f994 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3e8840 │ │ │ │ + bl 0x3e87e0 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ cmnpcc r0, ip, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c1028 │ │ │ │ + bl 0x3c0fc8 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - stc2l 7, cr15, [r0, #608] @ 0x260 │ │ │ │ + ldc2l 7, cr15, [r0, #608]! @ 0x260 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r7, r5, r0, ror #14 │ │ │ │ + addeq r7, r5, r0, asr #15 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec0fa4c │ │ │ │ + bl 0xfec0f9ec │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3e8898 │ │ │ │ + bl 0x3e8838 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ bicseq pc, ip, ip, asr #4 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c1080 │ │ │ │ + bl 0x3c1020 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - ldc2 7, cr15, [r4, #608] @ 0x260 │ │ │ │ + stc2l 7, cr15, [r4, #608] @ 0x260 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r7, r5, r8, lsl #14 │ │ │ │ + addeq r7, r5, r8, ror #14 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec0faa4 │ │ │ │ + bl 0xfec0fa44 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3e88f0 │ │ │ │ + bl 0x3e8890 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ msrne (UNDEF: 96), ip │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c10d8 │ │ │ │ + bl 0x3c1078 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - stc2l 7, cr15, [r8, #-608]! @ 0xfffffda0 │ │ │ │ + ldc2 7, cr15, [r8, #608] @ 0x260 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - @ instruction: 0x008576b0 │ │ │ │ + addeq r7, r5, r0, lsl r7 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec0fafc │ │ │ │ + bl 0xfec0fa9c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3e8948 │ │ │ │ + bl 0x3e88e8 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ mvnne pc, ip, asr #4 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c1130 │ │ │ │ + bl 0x3c10d0 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - ldc2 7, cr15, [ip, #-608]! @ 0xfffffda0 │ │ │ │ + stc2l 7, cr15, [ip, #-608]! @ 0xfffffda0 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r7, r5, r8, asr r6 │ │ │ │ + @ instruction: 0x008576b8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec0fb54 │ │ │ │ + bl 0xfec0faf4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3e89a0 │ │ │ │ + bl 0x3e8940 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ tstpeq r0, sp, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c1188 │ │ │ │ + bl 0x3c1128 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - ldc2 7, cr15, [r0, #-608] @ 0xfffffda0 │ │ │ │ + stc2l 7, cr15, [r0, #-608] @ 0xfffffda0 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r7, r5, r0, lsl #12 │ │ │ │ + addeq r7, r5, r0, ror #12 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec0fbac │ │ │ │ + bl 0xfec0fb4c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3e89f8 │ │ │ │ + bl 0x3e8998 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ orrseq pc, r4, sp, asr #12 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c11e0 │ │ │ │ + bl 0x3c1180 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - stc2l 7, cr15, [r4], #608 @ 0x260 │ │ │ │ + ldc2 7, cr15, [r4, #-608] @ 0xfffffda0 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r7, r5, r8, lsr #11 │ │ │ │ + addeq r7, r5, r8, lsl #12 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec0fc04 │ │ │ │ + bl 0xfec0fba4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3e8a50 │ │ │ │ + bl 0x3e89f0 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ tstpne r8, sp, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c1238 │ │ │ │ + bl 0x3c11d8 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - ldc2 7, cr15, [r8], #608 @ 0x260 │ │ │ │ + stc2l 7, cr15, [r8], #608 @ 0x260 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r7, r5, r0, asr r5 │ │ │ │ + @ instruction: 0x008575b0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec0fc5c │ │ │ │ + bl 0xfec0fbfc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3e8aa8 │ │ │ │ + bl 0x3e8a48 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ tstppl ip, r8, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c1290 │ │ │ │ + bl 0x3c1230 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - stc2 7, cr15, [ip], {152} @ 0x98 │ │ │ │ + ldc2 7, cr15, [ip], #608 @ 0x260 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - strdeq r7, [r5], r8 │ │ │ │ + addeq r7, r5, r8, asr r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec0fcb4 │ │ │ │ + bl 0xfec0fc54 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3e8b00 │ │ │ │ + bl 0x3e8aa0 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ orrspl pc, r0, r8, asr #4 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c12e8 │ │ │ │ + bl 0x3c1288 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - stc2l 7, cr15, [r0], #-608 @ 0xfffffda0 │ │ │ │ + ldc2 7, cr15, [r0], {152} @ 0x98 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r7, r5, r0, lsr #9 │ │ │ │ + addeq r7, r5, r0, lsl #10 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec0fd0c │ │ │ │ + bl 0xfec0fcac │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3e8b58 │ │ │ │ + bl 0x3e8af8 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ orrvs pc, r4, sp, asr #4 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c1340 │ │ │ │ + bl 0x3c12e0 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - ldc2 7, cr15, [r4], #-608 @ 0xfffffda0 │ │ │ │ + stc2l 7, cr15, [r4], #-608 @ 0xfffffda0 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r7, r5, r8, asr #8 │ │ │ │ + addeq r7, r5, r8, lsr #9 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec0fd64 │ │ │ │ + bl 0xfec0fd04 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3e8bb0 │ │ │ │ + bl 0x3e8b50 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ tstpvc r8, sp, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c1398 │ │ │ │ + bl 0x3c1338 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - stc2 7, cr15, [r8], {152} @ 0x98 │ │ │ │ + ldc2 7, cr15, [r8], #-608 @ 0xfffffda0 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - strdeq r7, [r5], r0 │ │ │ │ + addeq r7, r5, r0, asr r4 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec0fdbc │ │ │ │ + bl 0xfec0fd5c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3e8c08 │ │ │ │ + bl 0x3e8ba8 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ orrvc pc, ip, sp, asr #4 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c13f0 │ │ │ │ + bl 0x3c1390 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - blx 0xff7f6a5a │ │ │ │ + stc2 7, cr15, [ip], {152} @ 0x98 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - umulleq r7, r5, r8, r3 │ │ │ │ + strdeq r7, [r5], r8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec0fe14 │ │ │ │ + bl 0xfec0fdb4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3e8c60 │ │ │ │ + bl 0x3e8c00 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ @ instruction: 0x31b4f64b │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c1448 │ │ │ │ + bl 0x3c13e8 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - blx 0xfecf6ab2 │ │ │ │ + blx 0xff8f6a52 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r7, r5, r0, asr #6 │ │ │ │ + addeq r7, r5, r0, lsr #7 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec0fe6c │ │ │ │ + bl 0xfec0fe0c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3e8cb8 │ │ │ │ + bl 0x3e8c58 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ @ instruction: 0x41bcf64b │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c14a0 │ │ │ │ + bl 0x3c1440 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - blx 0xfe1f6b0a │ │ │ │ + blx 0xfedf6aaa │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r7, r5, r8, ror #5 │ │ │ │ + addeq r7, r5, r8, asr #6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec0fec4 │ │ │ │ + bl 0xfec0fe64 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3e8d10 │ │ │ │ + bl 0x3e8cb0 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ cmppvc r0, fp, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c14f8 │ │ │ │ + bl 0x3c1498 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - blx 0x16f6b62 │ │ │ │ + blx 0xfe2f6b02 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - umulleq r7, r5, r0, r2 │ │ │ │ + strdeq r7, [r5], r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec0ff1c │ │ │ │ + bl 0xfec0febc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3e8d68 │ │ │ │ + bl 0x3e8d08 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ bicsvc pc, r4, fp, asr #12 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c1550 │ │ │ │ + bl 0x3c14f0 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - blx 0xbf6bba │ │ │ │ + blx 0x17f6b5a │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r7, r5, r8, lsr r2 │ │ │ │ + umulleq r7, r5, r8, r2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec0ff74 │ │ │ │ + bl 0xfec0ff14 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3e8dc0 │ │ │ │ + bl 0x3e8d60 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ cmppeq r8, ip, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c15a8 │ │ │ │ + bl 0x3c1548 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - blx 0xf6c12 │ │ │ │ + blx 0xcf6bb2 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r7, r5, r0, ror #3 │ │ │ │ + addeq r7, r5, r0, asr #4 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec0ffcc │ │ │ │ + bl 0xfec0ff6c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3e8e18 │ │ │ │ + bl 0x3e8db8 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ bicpl pc, r4, fp, asr #12 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c1600 │ │ │ │ + bl 0x3c15a0 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - blx 0xff5f6c68 │ │ │ │ + blx 0x1f6c0a │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r7, r5, r8, lsl #3 │ │ │ │ + addeq r7, r5, r8, ror #3 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec10024 │ │ │ │ + bl 0xfec0ffc4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3e8e70 │ │ │ │ + bl 0x3e8e10 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ cmppvs r8, fp, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c1658 │ │ │ │ + bl 0x3c15f8 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - blx 0xfeaf6cc0 │ │ │ │ + blx 0xff6f6c60 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r7, r5, r0, lsr r1 │ │ │ │ + umulleq r7, r5, r0, r1 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1007c │ │ │ │ + bl 0xfec1001c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3e8ec8 │ │ │ │ + bl 0x3e8e68 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ bicvs pc, ip, fp, asr #12 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c16b0 │ │ │ │ + bl 0x3c1650 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - blx 0x1ff6d18 │ │ │ │ + blx 0xfebf6cb8 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - ldrdeq r7, [r5], r8 │ │ │ │ + addeq r7, r5, r8, lsr r1 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec100d4 │ │ │ │ + bl 0xfec10074 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3e8f20 │ │ │ │ + bl 0x3e8ec0 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ mvnsmi pc, sp, asr #4 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c1708 │ │ │ │ + bl 0x3c16a8 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - blx 0x14f6d70 │ │ │ │ + blx 0xfe0f6d10 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r7, r5, r0, lsl #1 │ │ │ │ + addeq r7, r5, r0, ror #1 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1012c │ │ │ │ + bl 0xfec100cc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3e8f78 │ │ │ │ + bl 0x3e8f18 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ cmnppl ip, sp, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c1760 │ │ │ │ + bl 0x3c1700 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - blx 0x9f6dc8 │ │ │ │ + blx 0x15f6d68 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r7, r5, r8, lsr #32 │ │ │ │ + addeq r7, r5, r8, lsl #1 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec10184 │ │ │ │ + bl 0xfec10124 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3e8fd0 │ │ │ │ + bl 0x3e8f70 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ tstpvs r0, sp, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c17b8 │ │ │ │ + bl 0x3c1758 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xf9f8f798 │ │ │ │ + blx 0xaf6dc0 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - ldrdeq r6, [r5], r0 │ │ │ │ + addeq r7, r5, r0, lsr r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec101dc │ │ │ │ + bl 0xfec1017c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3e9028 │ │ │ │ + bl 0x3e8fc8 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ tstpmi r4, r8, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c1810 │ │ │ │ + bl 0x3c17b0 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xf9ccf798 │ │ │ │ + @ instruction: 0xf9fcf798 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r6, r5, r8, ror pc │ │ │ │ + ldrdeq r6, [r5], r8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec10234 │ │ │ │ + bl 0xfec101d4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3e9080 │ │ │ │ + bl 0x3e9020 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ orrmi pc, r8, r8, asr #4 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c1868 │ │ │ │ + bl 0x3c1808 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xf9a0f798 │ │ │ │ + @ instruction: 0xf9d0f798 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r6, r5, r0, lsr #30 │ │ │ │ + addeq r6, r5, r0, lsl #31 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1028c │ │ │ │ + bl 0xfec1022c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3e90d8 │ │ │ │ + bl 0x3e9078 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ msrcc (UNDEF: 108), sp │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c18c0 │ │ │ │ + bl 0x3c1860 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xf974f798 │ │ │ │ + @ instruction: 0xf9a4f798 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r6, r5, r8, asr #29 │ │ │ │ + addeq r6, r5, r8, lsr #30 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec102e4 │ │ │ │ + bl 0xfec10284 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3e9130 │ │ │ │ + bl 0x3e90d0 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ mvnscc pc, sp, asr #4 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c1918 │ │ │ │ + bl 0x3c18b8 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xf948f798 │ │ │ │ + @ instruction: 0xf978f798 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r6, r5, r0, ror lr │ │ │ │ + ldrdeq r6, [r5], r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1033c │ │ │ │ + bl 0xfec102dc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3e9188 │ │ │ │ + bl 0x3e9128 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ cmnpmi r4, sp, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c1970 │ │ │ │ + bl 0x3c1910 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xf91cf798 │ │ │ │ + @ instruction: 0xf94cf798 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r6, r5, r8, lsl lr │ │ │ │ + addeq r6, r5, r8, ror lr │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec10394 │ │ │ │ + bl 0xfec10334 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3e91e0 │ │ │ │ + bl 0x3e9180 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ @ instruction: 0x11bcf645 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c19c8 │ │ │ │ + bl 0x3c1968 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xf8f0f798 │ │ │ │ + @ instruction: 0xf920f798 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r6, r5, r0, asr #27 │ │ │ │ + addeq r6, r5, r0, lsr #28 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec103ec │ │ │ │ + bl 0xfec1038c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3e9238 │ │ │ │ + bl 0x3e91d8 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ cmppcs r0, r5, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c1a20 │ │ │ │ + bl 0x3c19c0 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xf8c4f798 │ │ │ │ + @ instruction: 0xf8f4f798 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r6, r5, r8, ror #26 │ │ │ │ + addeq r6, r5, r8, asr #27 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec10444 │ │ │ │ + bl 0xfec103e4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3e9290 │ │ │ │ + bl 0x3e9230 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ biccs pc, r4, r5, asr #12 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c1a78 │ │ │ │ + bl 0x3c1a18 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xf898f798 │ │ │ │ + @ instruction: 0xf8c8f798 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r6, r5, r0, lsl sp │ │ │ │ + addeq r6, r5, r0, ror sp │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1049c │ │ │ │ + bl 0xfec1043c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3e92e8 │ │ │ │ + bl 0x3e9288 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ cmppcc r8, r5, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c1ad0 │ │ │ │ + bl 0x3c1a70 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xf86cf798 │ │ │ │ + @ instruction: 0xf89cf798 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - @ instruction: 0x00856cb8 │ │ │ │ + addeq r6, r5, r8, lsl sp │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec104f4 │ │ │ │ + bl 0xfec10494 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3e9340 │ │ │ │ + bl 0x3e92e0 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ biccc pc, ip, r5, asr #12 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c1b28 │ │ │ │ + bl 0x3c1ac8 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xf840f798 │ │ │ │ + @ instruction: 0xf870f798 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r6, r5, r0, ror #24 │ │ │ │ + addeq r6, r5, r0, asr #25 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1054c │ │ │ │ + bl 0xfec104ec │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3e9398 │ │ │ │ + bl 0x3e9338 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ cmppmi r0, r5, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c1b80 │ │ │ │ + bl 0x3c1b20 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xf814f798 │ │ │ │ + @ instruction: 0xf844f798 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r6, r5, r8, lsl #24 │ │ │ │ + addeq r6, r5, r8, ror #24 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec105a4 │ │ │ │ + bl 0xfec10544 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3e93f0 │ │ │ │ + bl 0x3e9390 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ @ instruction: 0x61a4f245 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c1bd8 │ │ │ │ + bl 0x3c1b78 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xffe8f797 │ │ │ │ + @ instruction: 0xf818f798 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - @ instruction: 0x00856bb0 │ │ │ │ + addeq r6, r5, r0, lsl ip │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec105fc │ │ │ │ + bl 0xfec1059c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3e9448 │ │ │ │ + bl 0x3e93e8 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ msrvc R8_fiq, r5 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c1c30 │ │ │ │ + bl 0x3c1bd0 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xffbcf797 │ │ │ │ + @ instruction: 0xffecf797 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r6, r5, r8, asr fp │ │ │ │ + @ instruction: 0x00856bb8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec10654 │ │ │ │ + bl 0xfec105f4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3e94a0 │ │ │ │ + bl 0x3e9440 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ @ instruction: 0x71acf245 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c1c88 │ │ │ │ + bl 0x3c1c28 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xff90f797 │ │ │ │ + @ instruction: 0xffc0f797 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r6, r5, r0, lsl #22 │ │ │ │ + addeq r6, r5, r0, ror #22 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec106ac │ │ │ │ + bl 0xfec1064c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3e94f8 │ │ │ │ + bl 0x3e9498 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ teqpeq r0, r5, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c1ce0 │ │ │ │ + bl 0x3c1c80 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xff64f797 │ │ │ │ + @ instruction: 0xff94f797 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r6, r5, r8, lsr #21 │ │ │ │ + addeq r6, r5, r8, lsl #22 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec10704 │ │ │ │ + bl 0xfec106a4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3e9550 │ │ │ │ + bl 0x3e94f0 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ @ instruction: 0x01b4f645 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c1d38 │ │ │ │ + bl 0x3c1cd8 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xff38f797 │ │ │ │ + @ instruction: 0xff68f797 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r6, r5, r0, asr sl │ │ │ │ + @ instruction: 0x00856ab0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1075c │ │ │ │ + bl 0xfec106fc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3e95a8 │ │ │ │ + bl 0x3e9548 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ teqpne r8, r5, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c1d90 │ │ │ │ + bl 0x3c1d30 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xff0cf797 │ │ │ │ + @ instruction: 0xff3cf797 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - strdeq r6, [r5], r8 │ │ │ │ + addeq r6, r5, r8, asr sl │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec107b4 │ │ │ │ + bl 0xfec10754 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3e9600 │ │ │ │ + bl 0x3e95a0 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ orrsne pc, r8, lr, asr #4 │ │ │ │ orrseq pc, r1, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c1de8 │ │ │ │ + bl 0x3c1d88 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - mcr2 7, 7, pc, cr0, cr7, {4} @ │ │ │ │ + @ instruction: 0xff10f797 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r6, r5, r0, lsr #19 │ │ │ │ + addeq r6, r5, r0, lsl #20 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1080c │ │ │ │ + bl 0xfec107ac │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3e9658 │ │ │ │ + bl 0x3e95f8 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ tstpcs ip, lr, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r1, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c1e40 │ │ │ │ + bl 0x3c1de0 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - mrc2 7, 5, pc, cr4, cr7, {4} │ │ │ │ + mcr2 7, 7, pc, cr4, cr7, {4} @ │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r6, r5, r8, asr #18 │ │ │ │ + addeq r6, r5, r8, lsr #19 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec10864 │ │ │ │ + bl 0xfec10804 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3e96b0 │ │ │ │ + bl 0x3e9650 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ msrvs (UNDEF: 96), r5 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c1e98 │ │ │ │ + bl 0x3c1e38 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - mcr2 7, 4, pc, cr8, cr7, {4} @ │ │ │ │ + mrc2 7, 5, pc, cr8, cr7, {4} │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - strdeq r6, [r5], r0 │ │ │ │ + addeq r6, r5, r0, asr r9 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec108bc │ │ │ │ + bl 0xfec1085c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3e9708 │ │ │ │ + bl 0x3e96a8 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ mvnvs pc, r5, asr #12 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c1ef0 │ │ │ │ + bl 0x3c1e90 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - mrc2 7, 2, pc, cr12, cr7, {4} │ │ │ │ + mcr2 7, 4, pc, cr12, cr7, {4} @ │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - umulleq r6, r5, r8, r8 │ │ │ │ + strdeq r6, [r5], r8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec10914 │ │ │ │ + bl 0xfec108b4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3e9760 │ │ │ │ + bl 0x3e9700 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ msrvc (UNDEF: 104), r5 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c1f48 │ │ │ │ + bl 0x3c1ee8 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - mrc2 7, 1, pc, cr0, cr7, {4} │ │ │ │ + mcr2 7, 3, pc, cr0, cr7, {4} @ │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r6, r5, r0, asr #16 │ │ │ │ + addeq r6, r5, r0, lsr #17 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1096c │ │ │ │ + bl 0xfec1090c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3e97b8 │ │ │ │ + bl 0x3e9758 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ asrcs pc, lr, #4 @ │ │ │ │ orrseq pc, r1, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c1fa0 │ │ │ │ + bl 0x3c1f40 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - mcr2 7, 0, pc, cr4, cr7, {4} @ │ │ │ │ + mrc2 7, 1, pc, cr4, cr7, {4} │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r6, r5, r8, ror #15 │ │ │ │ + addeq r6, r5, r8, asr #16 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec109c4 │ │ │ │ + bl 0xfec10964 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3e9810 │ │ │ │ + bl 0x3e97b0 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ msrcc R12_usr, lr │ │ │ │ orrseq pc, r1, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c1ff8 │ │ │ │ + bl 0x3c1f98 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - ldc2l 7, cr15, [r8, #604] @ 0x25c │ │ │ │ + mcr2 7, 0, pc, cr8, cr7, {4} @ │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - umulleq r6, r5, r0, r7 │ │ │ │ + strdeq r6, [r5], r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec10a1c │ │ │ │ + bl 0xfec109bc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3e9868 │ │ │ │ + bl 0x3e9808 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ tstppl r4, r6, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c2050 │ │ │ │ + bl 0x3c1ff0 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - stc2 7, cr15, [ip, #604]! @ 0x25c │ │ │ │ + ldc2l 7, cr15, [ip, #604] @ 0x25c │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r6, r5, r8, lsr r7 │ │ │ │ + umulleq r6, r5, r8, r7 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec10a74 │ │ │ │ + bl 0xfec10a14 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3e98c0 │ │ │ │ + bl 0x3e9860 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ orrspl pc, r8, r6, asr #4 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c20a8 │ │ │ │ + bl 0x3c2048 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - stc2 7, cr15, [r0, #604] @ 0x25c │ │ │ │ + ldc2 7, cr15, [r0, #604]! @ 0x25c │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r6, r5, r0, ror #13 │ │ │ │ + addeq r6, r5, r0, asr #14 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec10acc │ │ │ │ + bl 0xfec10a6c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3e9918 │ │ │ │ + bl 0x3e98b8 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ tstpvs ip, r6, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c2100 │ │ │ │ + bl 0x3c20a0 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - ldc2l 7, cr15, [r4, #-604] @ 0xfffffda4 │ │ │ │ + stc2 7, cr15, [r4, #604] @ 0x25c │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r6, r5, r8, lsl #13 │ │ │ │ + addeq r6, r5, r8, ror #13 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec10b24 │ │ │ │ + bl 0xfec10ac4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3e9970 │ │ │ │ + bl 0x3e9910 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ orrcc pc, r8, r6, asr #4 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c2158 │ │ │ │ + bl 0x3c20f8 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - stc2 7, cr15, [r8, #-604]! @ 0xfffffda4 │ │ │ │ + ldc2l 7, cr15, [r8, #-604] @ 0xfffffda4 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r6, r5, r0, lsr r6 │ │ │ │ + umulleq r6, r5, r0, r6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec10b7c │ │ │ │ + bl 0xfec10b1c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3e99c8 │ │ │ │ + bl 0x3e9968 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ tstpmi ip, r6, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c21b0 │ │ │ │ + bl 0x3c2150 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - ldc2l 7, cr15, [ip], #604 @ 0x25c │ │ │ │ + stc2 7, cr15, [ip, #-604]! @ 0xfffffda4 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - ldrdeq r6, [r5], r8 │ │ │ │ + addeq r6, r5, r8, lsr r6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec10bd4 │ │ │ │ + bl 0xfec10b74 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3e9a20 │ │ │ │ + bl 0x3e99c0 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ orrsmi pc, r0, r6, asr #4 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c2208 │ │ │ │ + bl 0x3c21a8 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - ldc2l 7, cr15, [r0], {151} @ 0x97 │ │ │ │ + stc2 7, cr15, [r0, #-604] @ 0xfffffda4 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r6, r5, r0, lsl #11 │ │ │ │ + addeq r6, r5, r0, ror #11 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec10c2c │ │ │ │ + bl 0xfec10bcc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3e9a78 │ │ │ │ + bl 0x3e9a18 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ orrseq pc, r0, lr, asr #4 │ │ │ │ orrseq pc, r1, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c2260 │ │ │ │ + bl 0x3c2200 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - stc2 7, cr15, [r4], #604 @ 0x25c │ │ │ │ + ldc2l 7, cr15, [r4], {151} @ 0x97 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r6, r5, r8, lsr #10 │ │ │ │ + addeq r6, r5, r8, lsl #11 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec10c84 │ │ │ │ + bl 0xfec10c24 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3e9ad0 │ │ │ │ + bl 0x3e9a70 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ tstpne r4, lr, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r1, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c22b8 │ │ │ │ + bl 0x3c2258 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - ldc2l 7, cr15, [r8], #-604 @ 0xfffffda4 │ │ │ │ + stc2 7, cr15, [r8], #604 @ 0x25c │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - ldrdeq r6, [r5], r0 │ │ │ │ + addeq r6, r5, r0, lsr r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec10cdc │ │ │ │ + bl 0xfec10c7c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3e9b28 │ │ │ │ + bl 0x3e9ac8 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ bicsmi pc, r4, r5, asr #12 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c2310 │ │ │ │ + bl 0x3c22b0 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - mcrr2 7, 9, pc, ip, cr7 @ │ │ │ │ + ldc2l 7, cr15, [ip], #-604 @ 0xfffffda4 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r6, r5, r8, ror r4 │ │ │ │ + ldrdeq r6, [r5], r8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec10d34 │ │ │ │ + bl 0xfec10cd4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3e9b80 │ │ │ │ + bl 0x3e9b20 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ cmpppl r8, r5, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c2368 │ │ │ │ + bl 0x3c2308 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - stc2 7, cr15, [r0], #-604 @ 0xfffffda4 │ │ │ │ + mrrc2 7, 9, pc, r0, cr7 @ │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r6, r5, r0, lsr #8 │ │ │ │ + addeq r6, r5, r0, lsl #9 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec10d8c │ │ │ │ + bl 0xfec10d2c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3e9bd8 │ │ │ │ + bl 0x3e9b78 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ bicspl pc, ip, r5, asr #12 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c23c0 │ │ │ │ + bl 0x3c2360 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - blx 0xffdf7a26 │ │ │ │ + stc2 7, cr15, [r4], #-604 @ 0xfffffda4 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r6, r5, r8, asr #7 │ │ │ │ + addeq r6, r5, r8, lsr #8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec10de4 │ │ │ │ + bl 0xfec10d84 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3e9c30 │ │ │ │ + bl 0x3e9bd0 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ cmnpvc r4, r2, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c2418 │ │ │ │ + bl 0x3c23b8 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - blx 0xff2f7a7e │ │ │ │ + blx 0xffef7a1e │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r6, r5, r0, ror r3 │ │ │ │ + ldrdeq r6, [r5], r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec10e3c │ │ │ │ + bl 0xfec10ddc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3e9c88 │ │ │ │ + bl 0x3e9c28 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ mvnsvc pc, r2, asr #12 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c2470 │ │ │ │ + bl 0x3c2410 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - blx 0xfe7f7ad6 │ │ │ │ + blx 0xff3f7a76 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r6, r5, r8, lsl r3 │ │ │ │ + addeq r6, r5, r8, ror r3 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec10e94 │ │ │ │ + bl 0xfec10e34 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3e9ce0 │ │ │ │ + bl 0x3e9c80 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ cmnpeq ip, r3, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c24c8 │ │ │ │ + bl 0x3c2468 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - blx 0x1cf7b2e │ │ │ │ + blx 0xfe8f7ace │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r6, r5, r0, asr #5 │ │ │ │ + addeq r6, r5, r0, lsr #6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec10eec │ │ │ │ + bl 0xfec10e8c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3e9d38 │ │ │ │ + bl 0x3e9cd8 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ @ instruction: 0x71b8f242 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c2520 │ │ │ │ + bl 0x3c24c0 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - blx 0x11f7b86 │ │ │ │ + blx 0x1df7b26 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r6, r5, r8, ror #4 │ │ │ │ + addeq r6, r5, r8, asr #5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec10f44 │ │ │ │ + bl 0xfec10ee4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3e9d90 │ │ │ │ + bl 0x3e9d30 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ teqpeq ip, r2, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c2578 │ │ │ │ + bl 0x3c2518 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - blx 0x6f7bde │ │ │ │ + blx 0x12f7b7e │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r6, r5, r0, lsl r2 │ │ │ │ + addeq r6, r5, r0, ror r2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec10f9c │ │ │ │ + bl 0xfec10f3c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3e9de8 │ │ │ │ + bl 0x3e9d88 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ biceq pc, r0, r2, asr #12 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c25d0 │ │ │ │ + bl 0x3c2570 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - blx 0xffbf7c34 │ │ │ │ + blx 0x7f7bd6 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - @ instruction: 0x008561b8 │ │ │ │ + addeq r6, r5, r8, lsl r2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec10ff4 │ │ │ │ + bl 0xfec10f94 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3e9e40 │ │ │ │ + bl 0x3e9de0 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ cmppmi ip, r2, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c2628 │ │ │ │ + bl 0x3c25c8 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - blx 0xff0f7c8c │ │ │ │ + blx 0xffcf7c2c │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r6, r5, r0, ror #2 │ │ │ │ + addeq r6, r5, r0, asr #3 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1104c │ │ │ │ + bl 0xfec10fec │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3e9e98 │ │ │ │ + bl 0x3e9e38 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ mvnmi pc, r2, asr #12 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c2680 │ │ │ │ + bl 0x3c2620 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - blx 0xfe5f7ce4 │ │ │ │ + blx 0xff1f7c84 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r6, r5, r8, lsl #2 │ │ │ │ + addeq r6, r5, r8, ror #2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec110a4 │ │ │ │ + bl 0xfec11044 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3e9ef0 │ │ │ │ + bl 0x3e9e90 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ msrpl (UNDEF: 100), r2 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c26d8 │ │ │ │ + bl 0x3c2678 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - blx 0x1af7d3c │ │ │ │ + blx 0xfe6f7cdc │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - strheq r6, [r5], r0 │ │ │ │ + addeq r6, r5, r0, lsl r1 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec110fc │ │ │ │ + bl 0xfec1109c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3e9f48 │ │ │ │ + bl 0x3e9ee8 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ asrmi pc, r2, #4 @ │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c2730 │ │ │ │ + bl 0x3c26d0 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - blx 0xff7d94 │ │ │ │ + blx 0x1bf7d34 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r6, r5, r8, asr r0 │ │ │ │ + strheq r6, [r5], r8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec11154 │ │ │ │ + bl 0xfec110f4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3e9fa0 │ │ │ │ + bl 0x3e9f40 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ msrpl R12_usr, r2 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c2788 │ │ │ │ + bl 0x3c2728 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - blx 0x4f7dec │ │ │ │ + blx 0x10f7d8c │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r6, r5, r0 │ │ │ │ + addeq r6, r5, r0, rrx │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec111ac │ │ │ │ + bl 0xfec1114c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3e9ff8 │ │ │ │ + bl 0x3e9f98 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ @ instruction: 0x51a8f242 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c27e0 │ │ │ │ + bl 0x3c2780 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xf9e4f797 │ │ │ │ + blx 0x5f7de4 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r5, r5, r8, lsr #31 │ │ │ │ + addeq r6, r5, r8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec11204 │ │ │ │ + bl 0xfec111a4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3ea050 │ │ │ │ + bl 0x3e9ff0 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ tstpcc r0, r7, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c2838 │ │ │ │ + bl 0x3c27d8 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xf9b8f797 │ │ │ │ + @ instruction: 0xf9e8f797 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r5, r5, r0, asr pc │ │ │ │ + @ instruction: 0x00855fb0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1125c │ │ │ │ + bl 0xfec111fc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3ea0a8 │ │ │ │ + bl 0x3ea048 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ orrcc pc, r4, r7, asr #4 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c2890 │ │ │ │ + bl 0x3c2830 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xf98cf797 │ │ │ │ + @ instruction: 0xf9bcf797 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - strdeq r5, [r5], r8 │ │ │ │ + addeq r5, r5, r8, asr pc │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec112b4 │ │ │ │ + bl 0xfec11254 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3ea100 │ │ │ │ + bl 0x3ea0a0 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ tstpmi r8, r7, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c28e8 │ │ │ │ + bl 0x3c2888 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xf960f797 │ │ │ │ + @ instruction: 0xf990f797 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r5, r5, r0, lsr #29 │ │ │ │ + addeq r5, r5, r0, lsl #30 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1130c │ │ │ │ + bl 0xfec112ac │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3ea158 │ │ │ │ + bl 0x3ea0f8 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ mvnpl pc, r2, asr #12 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c2940 │ │ │ │ + bl 0x3c28e0 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xf934f797 │ │ │ │ + @ instruction: 0xf964f797 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r5, r5, r8, asr #28 │ │ │ │ + addeq r5, r5, r8, lsr #29 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec11364 │ │ │ │ + bl 0xfec11304 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3ea1b0 │ │ │ │ + bl 0x3ea150 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ msrvs (UNDEF: 108), r2 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c2998 │ │ │ │ + bl 0x3c2938 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xf908f797 │ │ │ │ + @ instruction: 0xf938f797 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - strdeq r5, [r5], r0 │ │ │ │ + addeq r5, r5, r0, asr lr │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec113bc │ │ │ │ + bl 0xfec1135c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3ea208 │ │ │ │ + bl 0x3ea1a8 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ mvnsvs pc, r2, asr #12 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c29f0 │ │ │ │ + bl 0x3c2990 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xf8dcf797 │ │ │ │ + @ instruction: 0xf90cf797 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - umulleq r5, r5, r8, sp @ │ │ │ │ + strdeq r5, [r5], r8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec11414 │ │ │ │ + bl 0xfec113b4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3ea260 │ │ │ │ + bl 0x3ea200 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ msrvs R12_fiq, r2 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c2a48 │ │ │ │ + bl 0x3c29e8 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xf8b0f797 │ │ │ │ + @ instruction: 0xf8e0f797 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r5, r5, r0, asr #26 │ │ │ │ + addeq r5, r5, r0, lsr #27 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1146c │ │ │ │ + bl 0xfec1140c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3ea2b8 │ │ │ │ + bl 0x3ea258 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ asrsvs pc, r2, #4 @ │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c2aa0 │ │ │ │ + bl 0x3c2a40 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xf884f797 │ │ │ │ + @ instruction: 0xf8b4f797 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r5, r5, r8, ror #25 │ │ │ │ + addeq r5, r5, r8, asr #26 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec114c4 │ │ │ │ + bl 0xfec11464 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3ea310 │ │ │ │ + bl 0x3ea2b0 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ teqpvc r4, r2, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c2af8 │ │ │ │ + bl 0x3c2a98 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xf858f797 │ │ │ │ + @ instruction: 0xf888f797 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - umulleq r5, r5, r0, ip @ │ │ │ │ + strdeq r5, [r5], r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1151c │ │ │ │ + bl 0xfec114bc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3ea368 │ │ │ │ + bl 0x3ea308 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ bicscs pc, r0, r2, asr #12 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c2b50 │ │ │ │ + bl 0x3c2af0 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xf82cf797 │ │ │ │ + @ instruction: 0xf85cf797 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r5, r5, r8, lsr ip │ │ │ │ + umulleq r5, r5, r8, ip @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec11574 │ │ │ │ + bl 0xfec11514 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3ea3c0 │ │ │ │ + bl 0x3ea360 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ cmppcc r4, r2, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c2ba8 │ │ │ │ + bl 0x3c2b48 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xf800f797 │ │ │ │ + @ instruction: 0xf830f797 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r5, r5, r0, ror #23 │ │ │ │ + addeq r5, r5, r0, asr #24 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec115cc │ │ │ │ + bl 0xfec1156c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3ea418 │ │ │ │ + bl 0x3ea3b8 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ bicscc pc, r8, r2, asr #12 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c2c00 │ │ │ │ + bl 0x3c2ba0 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xffd4f796 │ │ │ │ + @ instruction: 0xf804f797 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r5, r5, r8, lsl #23 │ │ │ │ + addeq r5, r5, r8, ror #23 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec11624 │ │ │ │ + bl 0xfec115c4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3ea470 │ │ │ │ + bl 0x3ea410 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ tstpcc r4, r2, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c2c58 │ │ │ │ + bl 0x3c2bf8 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xffa8f796 │ │ │ │ + @ instruction: 0xffd8f796 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r5, r5, r0, lsr fp │ │ │ │ + umulleq r5, r5, r0, fp @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1167c │ │ │ │ + bl 0xfec1161c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3ea4c8 │ │ │ │ + bl 0x3ea468 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ orrscc pc, r8, r2, asr #4 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c2cb0 │ │ │ │ + bl 0x3c2c50 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xff7cf796 │ │ │ │ + @ instruction: 0xffacf796 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - ldrdeq r5, [r5], r8 │ │ │ │ + addeq r5, r5, r8, lsr fp │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec116d4 │ │ │ │ + bl 0xfec11674 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3ea520 │ │ │ │ + bl 0x3ea4c0 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ tstpmi ip, r2, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c2d08 │ │ │ │ + bl 0x3c2ca8 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xff50f796 │ │ │ │ + @ instruction: 0xff80f796 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r5, r5, r0, lsl #21 │ │ │ │ + addeq r5, r5, r0, ror #21 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1172c │ │ │ │ + bl 0xfec116cc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3ea578 │ │ │ │ + bl 0x3ea518 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ mvnsne pc, r6, asr #4 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c2d60 │ │ │ │ + bl 0x3c2d00 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xff24f796 │ │ │ │ + @ instruction: 0xff54f796 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r5, r5, r8, lsr #20 │ │ │ │ + addeq r5, r5, r8, lsl #21 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec11784 │ │ │ │ + bl 0xfec11724 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3ea5d0 │ │ │ │ + bl 0x3ea570 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ orrcs pc, r0, r6, asr #4 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c2db8 │ │ │ │ + bl 0x3c2d58 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - mrc2 7, 7, pc, cr8, cr6, {4} │ │ │ │ + @ instruction: 0xff28f796 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - ldrdeq r5, [r5], r0 │ │ │ │ + addeq r5, r5, r0, lsr sl │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec117dc │ │ │ │ + bl 0xfec1177c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3ea628 │ │ │ │ + bl 0x3ea5c8 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ tstpcc r4, r6, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c2e10 │ │ │ │ + bl 0x3c2db0 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - mcr2 7, 6, pc, cr12, cr6, {4} @ │ │ │ │ + mrc2 7, 7, pc, cr12, cr6, {4} │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r5, r5, r8, ror r9 │ │ │ │ + ldrdeq r5, [r5], r8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec11834 │ │ │ │ + bl 0xfec117d4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3ea680 │ │ │ │ + bl 0x3ea620 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ tstpmi r0, r9, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c2e68 │ │ │ │ + bl 0x3c2e08 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - mcr2 7, 5, pc, cr0, cr6, {4} @ │ │ │ │ + mrc2 7, 6, pc, cr0, cr6, {4} │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r5, r5, r0, lsr #18 │ │ │ │ + addeq r5, r5, r0, lsl #19 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1188c │ │ │ │ + bl 0xfec1182c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3ea6d8 │ │ │ │ + bl 0x3ea678 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ cmnpcc ip, r9, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c2ec0 │ │ │ │ + bl 0x3c2e60 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - mrc2 7, 3, pc, cr4, cr6, {4} │ │ │ │ + mcr2 7, 5, pc, cr4, cr6, {4} @ │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r5, r5, r8, asr #17 │ │ │ │ + addeq r5, r5, r8, lsr #18 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec118e4 │ │ │ │ + bl 0xfec11884 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3ea730 │ │ │ │ + bl 0x3ea6d0 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ bicspl pc, r0, r8, asr #12 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c2f18 │ │ │ │ + bl 0x3c2eb8 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - mcr2 7, 2, pc, cr8, cr6, {4} @ │ │ │ │ + mrc2 7, 3, pc, cr8, cr6, {4} │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r5, r5, r0, ror r8 │ │ │ │ + ldrdeq r5, [r5], r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1193c │ │ │ │ + bl 0xfec118dc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3ea788 │ │ │ │ + bl 0x3ea728 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ cmppvs r4, r8, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c2f70 │ │ │ │ + bl 0x3c2f10 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - mrc2 7, 0, pc, cr12, cr6, {4} │ │ │ │ + mcr2 7, 2, pc, cr12, cr6, {4} @ │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r5, r5, r8, lsl r8 │ │ │ │ + addeq r5, r5, r8, ror r8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec11994 │ │ │ │ + bl 0xfec11934 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3ea7e0 │ │ │ │ + bl 0x3ea780 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ bicsvs pc, r8, r8, asr #12 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c2fc8 │ │ │ │ + bl 0x3c2f68 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - ldc2l 7, cr15, [r0, #600]! @ 0x258 │ │ │ │ + mcr2 7, 1, pc, cr0, cr6, {4} @ │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r5, r5, r0, asr #15 │ │ │ │ + addeq r5, r5, r0, lsr #16 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec119ec │ │ │ │ + bl 0xfec1198c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3ea838 │ │ │ │ + bl 0x3ea7d8 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ cmppmi r4, r8, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c3020 │ │ │ │ + bl 0x3c2fc0 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - stc2l 7, cr15, [r4, #600] @ 0x258 │ │ │ │ + ldc2l 7, cr15, [r4, #600]! @ 0x258 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r5, r5, r8, ror #14 │ │ │ │ + addeq r5, r5, r8, asr #15 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec11a44 │ │ │ │ + bl 0xfec119e4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3ea890 │ │ │ │ + bl 0x3ea830 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ bicmi pc, r8, r8, asr #12 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c3078 │ │ │ │ + bl 0x3c3018 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - ldc2 7, cr15, [r8, #600] @ 0x258 │ │ │ │ + stc2l 7, cr15, [r8, #600] @ 0x258 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r5, r5, r0, lsl r7 │ │ │ │ + addeq r5, r5, r0, ror r7 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec11a9c │ │ │ │ + bl 0xfec11a3c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3ea8e8 │ │ │ │ + bl 0x3ea888 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ cmpppl ip, r8, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c30d0 │ │ │ │ + bl 0x3c3070 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - stc2l 7, cr15, [ip, #-600]! @ 0xfffffda8 │ │ │ │ + ldc2 7, cr15, [ip, #600] @ 0x258 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - @ instruction: 0x008556b8 │ │ │ │ + addeq r5, r5, r8, lsl r7 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec11af4 │ │ │ │ + bl 0xfec11a94 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3ea940 │ │ │ │ + bl 0x3ea8e0 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ mvnscs pc, r9, asr #4 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c3128 │ │ │ │ + bl 0x3c30c8 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - stc2l 7, cr15, [r0, #-600] @ 0xfffffda8 │ │ │ │ + ldc2l 7, cr15, [r0, #-600]! @ 0xfffffda8 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r5, r5, r0, ror #12 │ │ │ │ + addeq r5, r5, r0, asr #13 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec11b4c │ │ │ │ + bl 0xfec11aec │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3ea998 │ │ │ │ + bl 0x3ea938 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ cmnpcs r4, r9, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c3180 │ │ │ │ + bl 0x3c3120 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - ldc2 7, cr15, [r4, #-600] @ 0xfffffda8 │ │ │ │ + stc2l 7, cr15, [r4, #-600] @ 0xfffffda8 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r5, r5, r8, lsl #12 │ │ │ │ + addeq r5, r5, r8, ror #12 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec11ba4 │ │ │ │ + bl 0xfec11b44 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3ea9f0 │ │ │ │ + bl 0x3ea990 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ mvneq pc, r9, asr #4 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c31d8 │ │ │ │ + bl 0x3c3178 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - stc2l 7, cr15, [r8], #600 @ 0x258 │ │ │ │ + ldc2 7, cr15, [r8, #-600] @ 0xfffffda8 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - @ instruction: 0x008555b0 │ │ │ │ + addeq r5, r5, r0, lsl r6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec11bfc │ │ │ │ + bl 0xfec11b9c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3eaa48 │ │ │ │ + bl 0x3ea9e8 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ msrne (UNDEF: 108), r9 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c3230 │ │ │ │ + bl 0x3c31d0 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - ldc2 7, cr15, [ip], #600 @ 0x258 │ │ │ │ + stc2l 7, cr15, [ip], #600 @ 0x258 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r5, r5, r8, asr r5 │ │ │ │ + @ instruction: 0x008555b8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec11c54 │ │ │ │ + bl 0xfec11bf4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3eaaa0 │ │ │ │ + bl 0x3eaa40 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ mvnsne pc, r9, asr #4 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c3288 │ │ │ │ + bl 0x3c3228 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - ldc2 7, cr15, [r0], {150} @ 0x96 │ │ │ │ + stc2l 7, cr15, [r0], {150} @ 0x96 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r5, r5, r0, lsl #10 │ │ │ │ + addeq r5, r5, r0, ror #10 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec11cac │ │ │ │ + bl 0xfec11c4c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3eaaf8 │ │ │ │ + bl 0x3eaa98 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ cmppvc ip, r8, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c32e0 │ │ │ │ + bl 0x3c3280 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - stc2l 7, cr15, [r4], #-600 @ 0xfffffda8 │ │ │ │ + ldc2 7, cr15, [r4], {150} @ 0x96 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r5, r5, r8, lsr #9 │ │ │ │ + addeq r5, r5, r8, lsl #10 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec11d04 │ │ │ │ + bl 0xfec11ca4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3eab50 │ │ │ │ + bl 0x3eaaf0 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ mvnvc pc, r8, asr #12 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c3338 │ │ │ │ + bl 0x3c32d8 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - ldc2 7, cr15, [r8], #-600 @ 0xfffffda8 │ │ │ │ + stc2l 7, cr15, [r8], #-600 @ 0xfffffda8 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r5, r5, r0, asr r4 │ │ │ │ + @ instruction: 0x008554b0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec11d5c │ │ │ │ + bl 0xfec11cfc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3eaba8 │ │ │ │ + bl 0x3eab48 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ msreq (UNDEF: 100), r9 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c3390 │ │ │ │ + bl 0x3c3330 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - stc2 7, cr15, [ip], {150} @ 0x96 │ │ │ │ + ldc2 7, cr15, [ip], #-600 @ 0xfffffda8 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - strdeq r5, [r5], r8 │ │ │ │ + addeq r5, r5, r8, asr r4 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec11db4 │ │ │ │ + bl 0xfec11d54 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3eac00 │ │ │ │ + bl 0x3eaba0 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ @ instruction: 0x01a4f649 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c33e8 │ │ │ │ + bl 0x3c3388 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - blx 0xff8f8a4a │ │ │ │ + ldc2 7, cr15, [r0], {150} @ 0x96 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r5, r5, r0, lsr #7 │ │ │ │ + addeq r5, r5, r0, lsl #8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec11e0c │ │ │ │ + bl 0xfec11dac │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3eac58 │ │ │ │ + bl 0x3eabf8 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ msrne R8_fiq, r9 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c3440 │ │ │ │ + bl 0x3c33e0 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - blx 0xfedf8aa2 │ │ │ │ + blx 0xff9f8a42 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r5, r5, r8, asr #6 │ │ │ │ + addeq r5, r5, r8, lsr #7 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec11e64 │ │ │ │ + bl 0xfec11e04 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3eacb0 │ │ │ │ + bl 0x3eac50 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ orrsvc pc, ip, r9, asr #4 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c3498 │ │ │ │ + bl 0x3c3438 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - blx 0xfe2f8afa │ │ │ │ + blx 0xfeef8a9a │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - strdeq r5, [r5], r0 │ │ │ │ + addeq r5, r5, r0, asr r3 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec11ebc │ │ │ │ + bl 0xfec11e5c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3ead08 │ │ │ │ + bl 0x3eaca8 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ msreq R8_usr, r9 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c34f0 │ │ │ │ + bl 0x3c3490 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - blx 0x17f8b52 │ │ │ │ + blx 0xfe3f8af2 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - umulleq r5, r5, r8, r2 @ │ │ │ │ + strdeq r5, [r5], r8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec11f14 │ │ │ │ + bl 0xfec11eb4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3ead60 │ │ │ │ + bl 0x3ead00 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ bicvs pc, r4, sp, asr #12 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c3548 │ │ │ │ + bl 0x3c34e8 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - blx 0xcf8baa │ │ │ │ + blx 0x18f8b4a │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r5, r5, r0, asr #4 │ │ │ │ + addeq r5, r5, r0, lsr #5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec11f6c │ │ │ │ + bl 0xfec11f0c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3eadb8 │ │ │ │ + bl 0x3ead58 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ asrsmi pc, lr, #4 @ │ │ │ │ orrseq pc, r1, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c35a0 │ │ │ │ + bl 0x3c3540 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - blx 0x1f8c02 │ │ │ │ + blx 0xdf8ba2 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r5, r5, r8, ror #3 │ │ │ │ + addeq r5, r5, r8, asr #4 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec11fc4 │ │ │ │ + bl 0xfec11f64 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3eae10 │ │ │ │ + bl 0x3eadb0 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ teqppl r4, lr, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r1, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c35f8 │ │ │ │ + bl 0x3c3598 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - blx 0xff6f8c58 │ │ │ │ + blx 0x2f8bfa │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - umulleq r5, r5, r0, r1 @ │ │ │ │ + strdeq r5, [r5], r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1201c │ │ │ │ + bl 0xfec11fbc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3eae68 │ │ │ │ + bl 0x3eae08 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ cmnpne r4, r7, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c3650 │ │ │ │ + bl 0x3c35f0 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - blx 0xfebf8cb0 │ │ │ │ + blx 0xff7f8c50 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r5, r5, r8, lsr r1 │ │ │ │ + umulleq r5, r5, r8, r1 @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec12074 │ │ │ │ + bl 0xfec12014 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3eaec0 │ │ │ │ + bl 0x3eae60 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ mvnsne pc, r7, asr #4 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c36a8 │ │ │ │ + bl 0x3c3648 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - blx 0xfe0f8d08 │ │ │ │ + blx 0xfecf8ca8 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r5, r5, r0, ror #1 │ │ │ │ + addeq r5, r5, r0, asr #2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec120cc │ │ │ │ + bl 0xfec1206c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3eaf18 │ │ │ │ + bl 0x3eaeb8 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ cmnpcs ip, r7, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c3700 │ │ │ │ + bl 0x3c36a0 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - blx 0x15f8d60 │ │ │ │ + blx 0xfe1f8d00 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r5, r5, r8, lsl #1 │ │ │ │ + addeq r5, r5, r8, ror #1 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec12124 │ │ │ │ + bl 0xfec120c4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3eaf70 │ │ │ │ + bl 0x3eaf10 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ mvnvc pc, r6, asr #12 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c3758 │ │ │ │ + bl 0x3c36f8 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - blx 0xaf8db8 │ │ │ │ + blx 0x16f8d58 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r5, r5, r0, lsr r0 │ │ │ │ + umulleq r5, r5, r0, r0 @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1217c │ │ │ │ + bl 0xfec1211c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3eafc8 │ │ │ │ + bl 0x3eaf68 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ msreq (UNDEF: 108), r7 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c37b0 │ │ │ │ + bl 0x3c3750 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xf9fcf796 │ │ │ │ + blx 0xbf8db0 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - ldrdeq r4, [r5], r8 │ │ │ │ + addeq r5, r5, r8, lsr r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec121d4 │ │ │ │ + bl 0xfec12174 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3eb020 │ │ │ │ + bl 0x3eafc0 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ mvnseq pc, r7, asr #4 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c3808 │ │ │ │ + bl 0x3c37a8 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xf9d0f796 │ │ │ │ + blx 0xf8e08 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r4, r5, r0, lsl #31 │ │ │ │ + addeq r4, r5, r0, ror #31 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1222c │ │ │ │ + bl 0xfec121cc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3eb078 │ │ │ │ + bl 0x3eb018 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ cmppcc r4, r6, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c3860 │ │ │ │ + bl 0x3c3800 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xf9a4f796 │ │ │ │ + @ instruction: 0xf9d4f796 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r4, r5, r8, lsr #30 │ │ │ │ + addeq r4, r5, r8, lsl #31 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec12284 │ │ │ │ + bl 0xfec12224 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3eb0d0 │ │ │ │ + bl 0x3eb070 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ biccc pc, r8, r6, asr #12 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c38b8 │ │ │ │ + bl 0x3c3858 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xf978f796 │ │ │ │ + @ instruction: 0xf9a8f796 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - ldrdeq r4, [r5], r0 │ │ │ │ + addeq r4, r5, r0, lsr pc │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec122dc │ │ │ │ + bl 0xfec1227c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3eb128 │ │ │ │ + bl 0x3eb0c8 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ cmppmi ip, r6, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c3910 │ │ │ │ + bl 0x3c38b0 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xf94cf796 │ │ │ │ + @ instruction: 0xf97cf796 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r4, r5, r8, ror lr │ │ │ │ + ldrdeq r4, [r5], r8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec12334 │ │ │ │ + bl 0xfec122d4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3eb180 │ │ │ │ + bl 0x3eb120 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ @ instruction: 0x11b8f646 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c3968 │ │ │ │ + bl 0x3c3908 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xf920f796 │ │ │ │ + @ instruction: 0xf950f796 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r4, r5, r0, lsr #28 │ │ │ │ + addeq r4, r5, r0, lsl #29 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1238c │ │ │ │ + bl 0xfec1232c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3eb1d8 │ │ │ │ + bl 0x3eb178 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ teqpcs ip, r6, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c39c0 │ │ │ │ + bl 0x3c3960 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xf8f4f796 │ │ │ │ + @ instruction: 0xf924f796 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r4, r5, r8, asr #27 │ │ │ │ + addeq r4, r5, r8, lsr #28 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec123e4 │ │ │ │ + bl 0xfec12384 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3eb230 │ │ │ │ + bl 0x3eb1d0 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ biccs pc, r0, r6, asr #12 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c3a18 │ │ │ │ + bl 0x3c39b8 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xf8c8f796 │ │ │ │ + @ instruction: 0xf8f8f796 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r4, r5, r0, ror sp │ │ │ │ + ldrdeq r4, [r5], r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1243c │ │ │ │ + bl 0xfec123dc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3eb288 │ │ │ │ + bl 0x3eb228 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ mvnseq pc, r6, asr #4 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c3a70 │ │ │ │ + bl 0x3c3a10 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xf89cf796 │ │ │ │ + @ instruction: 0xf8ccf796 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r4, r5, r8, lsl sp │ │ │ │ + addeq r4, r5, r8, ror sp │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec12494 │ │ │ │ + bl 0xfec12434 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3eb2e0 │ │ │ │ + bl 0x3eb280 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ cmnpne r8, r6, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c3ac8 │ │ │ │ + bl 0x3c3a68 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xf870f796 │ │ │ │ + @ instruction: 0xf8a0f796 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r4, r5, r0, asr #25 │ │ │ │ + addeq r4, r5, r0, lsr #26 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec124ec │ │ │ │ + bl 0xfec1248c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3eb338 │ │ │ │ + bl 0x3eb2d8 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ @ instruction: 0x31a8f24e │ │ │ │ orrseq pc, r1, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c3b20 │ │ │ │ + bl 0x3c3ac0 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xf844f796 │ │ │ │ + @ instruction: 0xf874f796 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r4, r5, r8, ror #24 │ │ │ │ + addeq r4, r5, r8, asr #25 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec12544 │ │ │ │ + bl 0xfec124e4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3eb390 │ │ │ │ + bl 0x3eb330 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ msrmi R12_fiq, lr │ │ │ │ orrseq pc, r1, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c3b78 │ │ │ │ + bl 0x3c3b18 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xf818f796 │ │ │ │ + @ instruction: 0xf848f796 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r4, r5, r0, lsl ip │ │ │ │ + addeq r4, r5, r0, ror ip │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1259c │ │ │ │ + bl 0xfec1253c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3eb3e8 │ │ │ │ + bl 0x3eb388 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ cmppvs ip, r6, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c3bd0 │ │ │ │ + bl 0x3c3b70 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xffecf795 │ │ │ │ + @ instruction: 0xf81cf796 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - @ instruction: 0x00854bb8 │ │ │ │ + addeq r4, r5, r8, lsl ip │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec125f4 │ │ │ │ + bl 0xfec12594 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3eb440 │ │ │ │ + bl 0x3eb3e0 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ mvnvs pc, r6, asr #12 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c3c28 │ │ │ │ + bl 0x3c3bc8 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xffc0f795 │ │ │ │ + @ instruction: 0xfff0f795 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r4, r5, r0, ror #22 │ │ │ │ + addeq r4, r5, r0, asr #23 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1264c │ │ │ │ + bl 0xfec125ec │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3eb498 │ │ │ │ + bl 0x3eb438 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ msrvc (UNDEF: 100), r6 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c3c80 │ │ │ │ + bl 0x3c3c20 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xff94f795 │ │ │ │ + @ instruction: 0xffc4f795 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r4, r5, r8, lsl #22 │ │ │ │ + addeq r4, r5, r8, ror #22 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec126a4 │ │ │ │ + bl 0xfec12644 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3eb4f0 │ │ │ │ + bl 0x3eb490 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ bicsmi pc, r0, r6, asr #12 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c3cd8 │ │ │ │ + bl 0x3c3c78 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xff68f795 │ │ │ │ + @ instruction: 0xff98f795 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - @ instruction: 0x00854ab0 │ │ │ │ + addeq r4, r5, r0, lsl fp │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec126fc │ │ │ │ + bl 0xfec1269c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3eb548 │ │ │ │ + bl 0x3eb4e8 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ cmpppl r4, r6, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c3d30 │ │ │ │ + bl 0x3c3cd0 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xff3cf795 │ │ │ │ + @ instruction: 0xff6cf795 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r4, r5, r8, asr sl │ │ │ │ + @ instruction: 0x00854ab8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec12754 │ │ │ │ + bl 0xfec126f4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3eb5a0 │ │ │ │ + bl 0x3eb540 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ bicspl pc, r8, r6, asr #12 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c3d88 │ │ │ │ + bl 0x3c3d28 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xff10f795 │ │ │ │ + @ instruction: 0xff40f795 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r4, r5, r0, lsl #20 │ │ │ │ + addeq r4, r5, r0, ror #20 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec127ac │ │ │ │ + bl 0xfec1274c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3eb5f8 │ │ │ │ + bl 0x3eb598 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ msreq R12_fiq, r6 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c3de0 │ │ │ │ + bl 0x3c3d80 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - mcr2 7, 7, pc, cr4, cr5, {4} @ │ │ │ │ + @ instruction: 0xff14f795 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r4, r5, r8, lsr #19 │ │ │ │ + addeq r4, r5, r8, lsl #20 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec12804 │ │ │ │ + bl 0xfec127a4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3eb650 │ │ │ │ + bl 0x3eb5f0 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ asrseq pc, r6, #12 @ │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c3e38 │ │ │ │ + bl 0x3c3dd8 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - mrc2 7, 5, pc, cr8, cr5, {4} │ │ │ │ + mcr2 7, 7, pc, cr8, cr5, {4} @ │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r4, r5, r0, asr r9 │ │ │ │ + @ instruction: 0x008549b0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1285c │ │ │ │ + bl 0xfec127fc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3eb6a8 │ │ │ │ + bl 0x3eb648 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ teqpne r4, r6, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c3e90 │ │ │ │ + bl 0x3c3e30 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - mcr2 7, 4, pc, cr12, cr5, {4} @ │ │ │ │ + mrc2 7, 5, pc, cr12, cr5, {4} │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - strdeq r4, [r5], r8 │ │ │ │ + addeq r4, r5, r8, asr r9 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec128b4 │ │ │ │ + bl 0xfec12854 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3eb700 │ │ │ │ + bl 0x3eb6a0 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ asrvs pc, r6, #4 @ │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c3ee8 │ │ │ │ + bl 0x3c3e88 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - mcr2 7, 3, pc, cr0, cr5, {4} @ │ │ │ │ + mrc2 7, 4, pc, cr0, cr5, {4} │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r4, r5, r0, lsr #17 │ │ │ │ + addeq r4, r5, r0, lsl #18 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1290c │ │ │ │ + bl 0xfec128ac │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3eb758 │ │ │ │ + bl 0x3eb6f8 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ msrvc R12_usr, r6 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c3f40 │ │ │ │ + bl 0x3c3ee0 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - mrc2 7, 1, pc, cr4, cr5, {4} │ │ │ │ + mcr2 7, 3, pc, cr4, cr5, {4} @ │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r4, r5, r8, asr #16 │ │ │ │ + addeq r4, r5, r8, lsr #17 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec12964 │ │ │ │ + bl 0xfec12904 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3eb7b0 │ │ │ │ + bl 0x3eb750 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ @ instruction: 0x71a8f246 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c3f98 │ │ │ │ + bl 0x3c3f38 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - mcr2 7, 0, pc, cr8, cr5, {4} @ │ │ │ │ + mrc2 7, 1, pc, cr8, cr5, {4} │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - strdeq r4, [r5], r0 │ │ │ │ + addeq r4, r5, r0, asr r8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec129bc │ │ │ │ + bl 0xfec1295c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3eb808 │ │ │ │ + bl 0x3eb7a8 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ mvnvc pc, r5, asr #12 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c3ff0 │ │ │ │ + bl 0x3c3f90 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - ldc2l 7, cr15, [ip, #596] @ 0x254 │ │ │ │ + mcr2 7, 0, pc, cr12, cr5, {4} @ │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - umulleq r4, r5, r8, r7 │ │ │ │ + strdeq r4, [r5], r8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec12a14 │ │ │ │ + bl 0xfec129b4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3eb860 │ │ │ │ + bl 0x3eb800 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ cmnpeq r0, r6, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c4048 │ │ │ │ + bl 0x3c3fe8 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - ldc2 7, cr15, [r0, #596]! @ 0x254 │ │ │ │ + stc2l 7, cr15, [r0, #596]! @ 0x254 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r4, r5, r0, asr #14 │ │ │ │ + addeq r4, r5, r0, lsr #15 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec12a6c │ │ │ │ + bl 0xfec12a0c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3eb8b8 │ │ │ │ + bl 0x3eb858 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ tstpvs r8, r7, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c40a0 │ │ │ │ + bl 0x3c4040 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - stc2 7, cr15, [r4, #596] @ 0x254 │ │ │ │ + ldc2 7, cr15, [r4, #596]! @ 0x254 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r4, r5, r8, ror #13 │ │ │ │ + addeq r4, r5, r8, asr #14 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec12ac4 │ │ │ │ + bl 0xfec12a64 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3eb910 │ │ │ │ + bl 0x3eb8b0 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ orrsvs pc, ip, r7, asr #4 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c40f8 │ │ │ │ + bl 0x3c4098 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - ldc2l 7, cr15, [r8, #-596] @ 0xfffffdac │ │ │ │ + stc2 7, cr15, [r8, #596] @ 0x254 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - umulleq r4, r5, r0, r6 │ │ │ │ + strdeq r4, [r5], r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec12b1c │ │ │ │ + bl 0xfec12abc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3eb968 │ │ │ │ + bl 0x3eb908 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ msrvc R8_usr, r7 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c4150 │ │ │ │ + bl 0x3c40f0 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - stc2 7, cr15, [ip, #-596]! @ 0xfffffdac │ │ │ │ + ldc2l 7, cr15, [ip, #-596] @ 0xfffffdac │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r4, r5, r8, lsr r6 │ │ │ │ + umulleq r4, r5, r8, r6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec12b74 │ │ │ │ + bl 0xfec12b14 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ addlt ip, r4, ip, asr #32 │ │ │ │ cdp 6, 1, cr4, cr13, cr12, {0} │ │ │ │ ldrbtmi r1, [ip], #3952 @ 0xf70 │ │ │ │ ldrdgt pc, [r0], -ip │ │ │ │ andgt pc, ip, r1, asr r8 @ │ │ │ │ - bl 0x3e1dac │ │ │ │ - bl 0x3bf1a0 │ │ │ │ + bl 0x3e1d4c │ │ │ │ + bl 0x3bf140 │ │ │ │ strbtmi r0, [r1], #-512 @ 0xfffffe00 │ │ │ │ - bl 0x3dfda8 │ │ │ │ + bl 0x3dfd48 │ │ │ │ stmib sp, {r0, r1, r8}^ │ │ │ │ vrhadd.s8 d30, d0, d0 │ │ │ │ vmla.f d19, d0, d0[4] │ │ │ │ - bl 0x1bbffc │ │ │ │ + bl 0x1bbf9c │ │ │ │ stmdavs r8, {r2, r3, r8, r9} │ │ │ │ - ldc2l 7, cr15, [ip], #596 @ 0x254 │ │ │ │ + stc2 7, cr15, [ip, #-596]! @ 0xfffffdac │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ - ldrdeq r4, [r5], lr │ │ │ │ + addeq r4, r5, lr, lsr r6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec12bd4 │ │ │ │ + bl 0xfec12b74 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ addlt ip, r4, ip, asr #32 │ │ │ │ cdp 6, 1, cr4, cr13, cr12, {0} │ │ │ │ ldrbtmi r1, [ip], #3952 @ 0xf70 │ │ │ │ ldrdgt pc, [r0], -ip │ │ │ │ andgt pc, ip, r1, asr r8 @ │ │ │ │ - bl 0x3e1e0c │ │ │ │ - bl 0x3bf200 │ │ │ │ + bl 0x3e1dac │ │ │ │ + bl 0x3bf1a0 │ │ │ │ strbtmi r0, [r1], #-512 @ 0xfffffe00 │ │ │ │ - bl 0x3dfe08 │ │ │ │ + bl 0x3dfda8 │ │ │ │ stmib sp, {r0, r1, r8}^ │ │ │ │ vrhadd.s8 d30, d0, d0 │ │ │ │ vmla.f d19, d16, d0[5] │ │ │ │ - bl 0x1bc05c │ │ │ │ + bl 0x1bbffc │ │ │ │ stmdavs r8, {r2, r3, r8, r9} │ │ │ │ - stc2l 7, cr15, [ip], {149} @ 0x95 │ │ │ │ + ldc2l 7, cr15, [ip], #596 @ 0x254 │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r4, r5, lr, ror r5 │ │ │ │ + ldrdeq r4, [r5], lr │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec12c34 │ │ │ │ + bl 0xfec12bd4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ addlt ip, r4, ip, asr #32 │ │ │ │ cdp 6, 1, cr4, cr13, cr12, {0} │ │ │ │ ldrbtmi r1, [ip], #3952 @ 0xf70 │ │ │ │ ldrdgt pc, [r0], -ip │ │ │ │ andgt pc, ip, r1, asr r8 @ │ │ │ │ - bl 0x3e1e6c │ │ │ │ - bl 0x3bf260 │ │ │ │ + bl 0x3e1e0c │ │ │ │ + bl 0x3bf200 │ │ │ │ strbtmi r0, [r1], #-512 @ 0xfffffe00 │ │ │ │ - bl 0x3dfe68 │ │ │ │ + bl 0x3dfe08 │ │ │ │ stmib sp, {r0, r1, r8}^ │ │ │ │ vrhadd.s8 d30, d0, d0 │ │ │ │ vmla.f d20, d0, d0[6] │ │ │ │ - bl 0x1bc0bc │ │ │ │ + bl 0x1bc05c │ │ │ │ stmdavs r8, {r2, r3, r8, r9} │ │ │ │ - ldc2 7, cr15, [ip], {149} @ 0x95 │ │ │ │ + stc2l 7, cr15, [ip], {149} @ 0x95 │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r4, r5, lr, lsl r5 │ │ │ │ + addeq r4, r5, lr, ror r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec12c94 │ │ │ │ + bl 0xfec12c34 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3ebae0 │ │ │ │ + bl 0x3eba80 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ orrmi pc, ip, r7, asr #4 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c42c8 │ │ │ │ + bl 0x3c4268 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - ldc2l 7, cr15, [r0], #-596 @ 0xfffffdac │ │ │ │ + stc2 7, cr15, [r0], #596 @ 0x254 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r4, r5, r0, asr #9 │ │ │ │ + addeq r4, r5, r0, lsr #10 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec12cec │ │ │ │ + bl 0xfec12c8c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3ebb38 │ │ │ │ + bl 0x3ebad8 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ tstppl r0, r7, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c4320 │ │ │ │ + bl 0x3c42c0 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - mcrr2 7, 9, pc, r4, cr5 @ │ │ │ │ + ldc2l 7, cr15, [r4], #-596 @ 0xfffffdac │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r4, r5, r8, ror #8 │ │ │ │ + addeq r4, r5, r8, asr #9 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec12d44 │ │ │ │ + bl 0xfec12ce4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3ebb90 │ │ │ │ + bl 0x3ebb30 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ orrspl pc, r4, r7, asr #4 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c4378 │ │ │ │ + bl 0x3c4318 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - ldc2 7, cr15, [r8], {149} @ 0x95 │ │ │ │ + mcrr2 7, 9, pc, r8, cr5 @ │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r4, r5, r0, lsl r4 │ │ │ │ + addeq r4, r5, r0, ror r4 │ │ │ │ + vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ + bl 0xfec12d3c │ │ │ │ + @ instruction: 0xf8cc0c0c │ │ │ │ + @ instruction: 0xf8df0fe8 │ │ │ │ + addlt ip, r4, ip, asr #32 │ │ │ │ + cdp 6, 1, cr4, cr13, cr12, {0} │ │ │ │ + ldrbtmi r1, [ip], #3952 @ 0xf70 │ │ │ │ + ldrdgt pc, [r0], -ip │ │ │ │ + andgt pc, ip, r1, asr r8 @ │ │ │ │ + bl 0x3e1f74 │ │ │ │ + bl 0x3bf368 │ │ │ │ + strbtmi r0, [r1], #-512 @ 0xfffffe00 │ │ │ │ + bl 0x3dff70 │ │ │ │ + stmib sp, {r0, r1, r8}^ │ │ │ │ + vrhadd.s8 d30, d5, d0 │ │ │ │ + vsra.s64 d20, d4, #64 │ │ │ │ + bl 0x1bc1c0 │ │ │ │ + stmdavs r8, {r2, r3, r8, r9} │ │ │ │ + ldc2 7, cr15, [r8], {149} @ 0x95 │ │ │ │ + andcs fp, r0, r4 │ │ │ │ + andcs r2, r0, #0, 2 │ │ │ │ + @ instruction: 0xf04f2300 │ │ │ │ + ldclt 12, cr0, [r0, #-0] │ │ │ │ + addeq r4, r5, r6, lsl r4 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfec12d9c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ addlt ip, r4, ip, asr #32 │ │ │ │ cdp 6, 1, cr4, cr13, cr12, {0} │ │ │ │ ldrbtmi r1, [ip], #3952 @ 0xf70 │ │ │ │ @@ -175636,15 +175637,15 @@ │ │ │ │ andgt pc, ip, r1, asr r8 @ │ │ │ │ bl 0x3e1fd4 │ │ │ │ bl 0x3bf3c8 │ │ │ │ strbtmi r0, [r1], #-512 @ 0xfffffe00 │ │ │ │ bl 0x3dffd0 │ │ │ │ stmib sp, {r0, r1, r8}^ │ │ │ │ vrhadd.s8 d30, d5, d0 │ │ │ │ - vsra.s64 d20, d4, #64 │ │ │ │ + vsra.s64 d21, d12, #64 │ │ │ │ bl 0x1bc220 │ │ │ │ stmdavs r8, {r2, r3, r8, r9} │ │ │ │ blx 0xffaf9a36 │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ @@ -175660,15 +175661,15 @@ │ │ │ │ andgt pc, ip, r1, asr r8 @ │ │ │ │ bl 0x3e2034 │ │ │ │ bl 0x3bf428 │ │ │ │ strbtmi r0, [r1], #-512 @ 0xfffffe00 │ │ │ │ bl 0x3e0030 │ │ │ │ stmib sp, {r0, r1, r8}^ │ │ │ │ vrhadd.s8 d30, d5, d0 │ │ │ │ - vsra.s64 d21, d12, #64 │ │ │ │ + vorr.i32 d21, #8 @ 0x00000008 │ │ │ │ bl 0x1bc280 │ │ │ │ stmdavs r8, {r2, r3, r8, r9} │ │ │ │ blx 0xfeef9a96 │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ @@ -175684,15 +175685,15 @@ │ │ │ │ andgt pc, ip, r1, asr r8 @ │ │ │ │ bl 0x3e2094 │ │ │ │ bl 0x3bf488 │ │ │ │ strbtmi r0, [r1], #-512 @ 0xfffffe00 │ │ │ │ bl 0x3e0090 │ │ │ │ stmib sp, {r0, r1, r8}^ │ │ │ │ vrhadd.s8 d30, d5, d0 │ │ │ │ - vorr.i32 d21, #8 @ 0x00000008 │ │ │ │ + vaddw.s8 q11, q0, d16 │ │ │ │ bl 0x1bc2e0 │ │ │ │ stmdavs r8, {r2, r3, r8, r9} │ │ │ │ blx 0xfe2f9af6 │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ @@ -175708,15 +175709,15 @@ │ │ │ │ andgt pc, ip, r1, asr r8 @ │ │ │ │ bl 0x3e20f4 │ │ │ │ bl 0x3bf4e8 │ │ │ │ strbtmi r0, [r1], #-512 @ 0xfffffe00 │ │ │ │ bl 0x3e00f0 │ │ │ │ stmib sp, {r0, r1, r8}^ │ │ │ │ vrhadd.s8 d30, d5, d0 │ │ │ │ - vaddw.s8 q11, q0, d16 │ │ │ │ + vbic.i32 , #12 @ 0x0000000c │ │ │ │ bl 0x1bc340 │ │ │ │ stmdavs r8, {r2, r3, r8, r9} │ │ │ │ blx 0x16f9b56 │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ @@ -175732,15 +175733,15 @@ │ │ │ │ andgt pc, ip, r1, asr r8 @ │ │ │ │ bl 0x3e2154 │ │ │ │ bl 0x3bf548 │ │ │ │ strbtmi r0, [r1], #-512 @ 0xfffffe00 │ │ │ │ bl 0x3e0150 │ │ │ │ stmib sp, {r0, r1, r8}^ │ │ │ │ vrhadd.s8 d30, d5, d0 │ │ │ │ - vbic.i32 , #12 @ 0x0000000c │ │ │ │ + vaddw.s8 q9, q8, d4 │ │ │ │ bl 0x1bc3a0 │ │ │ │ stmdavs r8, {r2, r3, r8, r9} │ │ │ │ blx 0xaf9bb6 │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ @@ -175756,15 +175757,15 @@ │ │ │ │ andgt pc, ip, r1, asr r8 @ │ │ │ │ bl 0x3e21b4 │ │ │ │ bl 0x3bf5a8 │ │ │ │ strbtmi r0, [r1], #-512 @ 0xfffffe00 │ │ │ │ bl 0x3e01b0 │ │ │ │ stmib sp, {r0, r1, r8}^ │ │ │ │ vrhadd.s8 d30, d5, d0 │ │ │ │ - vaddw.s8 q9, q8, d4 │ │ │ │ + vaddw.s8 q9, q0, d0 │ │ │ │ bl 0x1bc400 │ │ │ │ stmdavs r8, {r2, r3, r8, r9} │ │ │ │ blx 0xffef9c14 │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ @@ -175780,15 +175781,15 @@ │ │ │ │ andgt pc, ip, r1, asr r8 @ │ │ │ │ bl 0x3e2214 │ │ │ │ bl 0x3bf608 │ │ │ │ strbtmi r0, [r1], #-512 @ 0xfffffe00 │ │ │ │ bl 0x3e0210 │ │ │ │ stmib sp, {r0, r1, r8}^ │ │ │ │ vrhadd.s8 d30, d5, d0 │ │ │ │ - vaddw.s8 q9, q0, d0 │ │ │ │ + vaddw.s8 , q0, d8 │ │ │ │ bl 0x1bc460 │ │ │ │ stmdavs r8, {r2, r3, r8, r9} │ │ │ │ blx 0xff2f9c74 │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ @@ -175804,15 +175805,15 @@ │ │ │ │ andgt pc, ip, r1, asr r8 @ │ │ │ │ bl 0x3e2274 │ │ │ │ bl 0x3bf668 │ │ │ │ strbtmi r0, [r1], #-512 @ 0xfffffe00 │ │ │ │ bl 0x3e0270 │ │ │ │ stmib sp, {r0, r1, r8}^ │ │ │ │ vrhadd.s8 d30, d5, d0 │ │ │ │ - vaddw.s8 , q0, d8 │ │ │ │ + vaddw.s8 , q8, d12 │ │ │ │ bl 0x1bc4c0 │ │ │ │ stmdavs r8, {r2, r3, r8, r9} │ │ │ │ blx 0xfe6f9cd4 │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ @@ -175828,15 +175829,15 @@ │ │ │ │ andgt pc, ip, r1, asr r8 @ │ │ │ │ bl 0x3e22d4 │ │ │ │ bl 0x3bf6c8 │ │ │ │ strbtmi r0, [r1], #-512 @ 0xfffffe00 │ │ │ │ bl 0x3e02d0 │ │ │ │ stmib sp, {r0, r1, r8}^ │ │ │ │ vrhadd.s8 d30, d5, d0 │ │ │ │ - vaddw.s8 , q8, d12 │ │ │ │ + vorr.i32 d20, #0 @ 0x00000000 │ │ │ │ bl 0x1bc520 │ │ │ │ stmdavs r8, {r2, r3, r8, r9} │ │ │ │ blx 0x1af9d34 │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ @@ -175851,16 +175852,16 @@ │ │ │ │ ldrdgt pc, [r0], -ip │ │ │ │ andgt pc, ip, r1, asr r8 @ │ │ │ │ bl 0x3e2334 │ │ │ │ bl 0x3bf728 │ │ │ │ strbtmi r0, [r1], #-512 @ 0xfffffe00 │ │ │ │ bl 0x3e0330 │ │ │ │ stmib sp, {r0, r1, r8}^ │ │ │ │ - vrhadd.s8 d30, d5, d0 │ │ │ │ - vorr.i32 d20, #0 @ 0x00000000 │ │ │ │ + vrhadd.s8 d30, d4, d0 │ │ │ │ + vaddw.s8 , q0, d28 │ │ │ │ bl 0x1bc580 │ │ │ │ stmdavs r8, {r2, r3, r8, r9} │ │ │ │ blx 0xef9d94 │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ @@ -175875,16 +175876,16 @@ │ │ │ │ ldrdgt pc, [r0], -ip │ │ │ │ andgt pc, ip, r1, asr r8 @ │ │ │ │ bl 0x3e2394 │ │ │ │ bl 0x3bf788 │ │ │ │ strbtmi r0, [r1], #-512 @ 0xfffffe00 │ │ │ │ bl 0x3e0390 │ │ │ │ stmib sp, {r0, r1, r8}^ │ │ │ │ - vrhadd.s8 d30, d4, d0 │ │ │ │ - vaddw.s8 , q0, d28 │ │ │ │ + @ instruction: 0xf644e100 │ │ │ │ + vmla.f d18, d0, d0[1] │ │ │ │ bl 0x1bc5e0 │ │ │ │ stmdavs r8, {r2, r3, r8, r9} │ │ │ │ blx 0x2f9df4 │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ @@ -175899,16 +175900,16 @@ │ │ │ │ ldrdgt pc, [r0], -ip │ │ │ │ andgt pc, ip, r1, asr r8 @ │ │ │ │ bl 0x3e23f4 │ │ │ │ bl 0x3bf7e8 │ │ │ │ strbtmi r0, [r1], #-512 @ 0xfffffe00 │ │ │ │ bl 0x3e03f0 │ │ │ │ stmib sp, {r0, r1, r8}^ │ │ │ │ - @ instruction: 0xf644e100 │ │ │ │ - vmla.f d18, d0, d0[1] │ │ │ │ + vrhadd.s8 d30, d4, d0 │ │ │ │ + vsra.s64 d23, d16, #64 │ │ │ │ bl 0x1bc640 │ │ │ │ stmdavs r8, {r2, r3, r8, r9} │ │ │ │ @ instruction: 0xf9d8f795 │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ @@ -175923,16 +175924,16 @@ │ │ │ │ ldrdgt pc, [r0], -ip │ │ │ │ andgt pc, ip, r1, asr r8 @ │ │ │ │ bl 0x3e2454 │ │ │ │ bl 0x3bf848 │ │ │ │ strbtmi r0, [r1], #-512 @ 0xfffffe00 │ │ │ │ bl 0x3e0450 │ │ │ │ stmib sp, {r0, r1, r8}^ │ │ │ │ - vrhadd.s8 d30, d4, d0 │ │ │ │ - vsra.s64 d23, d16, #64 │ │ │ │ + @ instruction: 0xf644e100 │ │ │ │ + vmla.f d18, d16, d0[2] │ │ │ │ bl 0x1bc6a0 │ │ │ │ stmdavs r8, {r2, r3, r8, r9} │ │ │ │ @ instruction: 0xf9a8f795 │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ @@ -175948,15 +175949,15 @@ │ │ │ │ andgt pc, ip, r1, asr r8 @ │ │ │ │ bl 0x3e24b4 │ │ │ │ bl 0x3bf8a8 │ │ │ │ strbtmi r0, [r1], #-512 @ 0xfffffe00 │ │ │ │ bl 0x3e04b0 │ │ │ │ stmib sp, {r0, r1, r8}^ │ │ │ │ @ instruction: 0xf644e100 │ │ │ │ - vmla.f d18, d16, d0[2] │ │ │ │ + vbic.i32 d16, #4 @ 0x00000004 │ │ │ │ bl 0x1bc700 │ │ │ │ stmdavs r8, {r2, r3, r8, r9} │ │ │ │ @ instruction: 0xf978f795 │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ @@ -175972,15 +175973,15 @@ │ │ │ │ andgt pc, ip, r1, asr r8 @ │ │ │ │ bl 0x3e2514 │ │ │ │ bl 0x3bf908 │ │ │ │ strbtmi r0, [r1], #-512 @ 0xfffffe00 │ │ │ │ bl 0x3e0510 │ │ │ │ stmib sp, {r0, r1, r8}^ │ │ │ │ @ instruction: 0xf644e100 │ │ │ │ - vbic.i32 d16, #4 @ 0x00000004 │ │ │ │ + vmla.f d19, d0, d0[3] │ │ │ │ bl 0x1bc760 │ │ │ │ stmdavs r8, {r2, r3, r8, r9} │ │ │ │ @ instruction: 0xf948f795 │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ @@ -175996,15 +175997,15 @@ │ │ │ │ andgt pc, ip, r1, asr r8 @ │ │ │ │ bl 0x3e2574 │ │ │ │ bl 0x3bf968 │ │ │ │ strbtmi r0, [r1], #-512 @ 0xfffffe00 │ │ │ │ bl 0x3e0570 │ │ │ │ stmib sp, {r0, r1, r8}^ │ │ │ │ @ instruction: 0xf644e100 │ │ │ │ - vmla.f d19, d0, d0[3] │ │ │ │ + vmla.f d22, d16, d0[6] │ │ │ │ bl 0x1bc7c0 │ │ │ │ stmdavs r8, {r2, r3, r8, r9} │ │ │ │ @ instruction: 0xf918f795 │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ @@ -176020,15 +176021,15 @@ │ │ │ │ andgt pc, ip, r1, asr r8 @ │ │ │ │ bl 0x3e25d4 │ │ │ │ bl 0x3bf9c8 │ │ │ │ strbtmi r0, [r1], #-512 @ 0xfffffe00 │ │ │ │ bl 0x3e05d0 │ │ │ │ stmib sp, {r0, r1, r8}^ │ │ │ │ @ instruction: 0xf644e100 │ │ │ │ - vmla.f d22, d16, d0[6] │ │ │ │ + vmla.f d23, d0, d0[7] │ │ │ │ bl 0x1bc820 │ │ │ │ stmdavs r8, {r2, r3, r8, r9} │ │ │ │ @ instruction: 0xf8e8f795 │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ @@ -176043,16 +176044,16 @@ │ │ │ │ ldrdgt pc, [r0], -ip │ │ │ │ andgt pc, ip, r1, asr r8 @ │ │ │ │ bl 0x3e2634 │ │ │ │ bl 0x3bfa28 │ │ │ │ strbtmi r0, [r1], #-512 @ 0xfffffe00 │ │ │ │ bl 0x3e0630 │ │ │ │ stmib sp, {r0, r1, r8}^ │ │ │ │ - @ instruction: 0xf644e100 │ │ │ │ - vmla.f d23, d0, d0[7] │ │ │ │ + vrhadd.s8 d30, d5, d0 │ │ │ │ + vbic.i32 q8, #4 @ 0x00000004 │ │ │ │ bl 0x1bc880 │ │ │ │ stmdavs r8, {r2, r3, r8, r9} │ │ │ │ @ instruction: 0xf8b8f795 │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ @@ -176068,15 +176069,15 @@ │ │ │ │ andgt pc, ip, r1, asr r8 @ │ │ │ │ bl 0x3e2694 │ │ │ │ bl 0x3bfa88 │ │ │ │ strbtmi r0, [r1], #-512 @ 0xfffffe00 │ │ │ │ bl 0x3e0690 │ │ │ │ stmib sp, {r0, r1, r8}^ │ │ │ │ vrhadd.s8 d30, d5, d0 │ │ │ │ - vbic.i32 q8, #4 @ 0x00000004 │ │ │ │ + vsra.s64 q8, q12, #64 │ │ │ │ bl 0x1bc8e0 │ │ │ │ stmdavs r8, {r2, r3, r8, r9} │ │ │ │ @ instruction: 0xf888f795 │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ @@ -176091,16 +176092,16 @@ │ │ │ │ ldrdgt pc, [r0], -ip │ │ │ │ andgt pc, ip, r1, asr r8 @ │ │ │ │ bl 0x3e26f4 │ │ │ │ bl 0x3bfae8 │ │ │ │ strbtmi r0, [r1], #-512 @ 0xfffffe00 │ │ │ │ bl 0x3e06f0 │ │ │ │ stmib sp, {r0, r1, r8}^ │ │ │ │ - vrhadd.s8 d30, d5, d0 │ │ │ │ - vsra.s64 q8, q12, #64 │ │ │ │ + @ instruction: 0xf644e100 │ │ │ │ + vsra.s64 , q8, #64 │ │ │ │ bl 0x1bc940 │ │ │ │ stmdavs r8, {r2, r3, r8, r9} │ │ │ │ @ instruction: 0xf858f795 │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ @@ -176115,16 +176116,16 @@ │ │ │ │ ldrdgt pc, [r0], -ip │ │ │ │ andgt pc, ip, r1, asr r8 @ │ │ │ │ bl 0x3e2754 │ │ │ │ bl 0x3bfb48 │ │ │ │ strbtmi r0, [r1], #-512 @ 0xfffffe00 │ │ │ │ bl 0x3e0750 │ │ │ │ stmib sp, {r0, r1, r8}^ │ │ │ │ - @ instruction: 0xf644e100 │ │ │ │ - vsra.s64 , q8, #64 │ │ │ │ + vrhadd.s8 d30, d3, d0 │ │ │ │ + vorr.i32 d20, #8 @ 0x00000008 │ │ │ │ bl 0x1bc9a0 │ │ │ │ stmdavs r8, {r2, r3, r8, r9} │ │ │ │ @ instruction: 0xf828f795 │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ @@ -176140,15 +176141,15 @@ │ │ │ │ andgt pc, ip, r1, asr r8 @ │ │ │ │ bl 0x3e27b4 │ │ │ │ bl 0x3bfba8 │ │ │ │ strbtmi r0, [r1], #-512 @ 0xfffffe00 │ │ │ │ bl 0x3e07b0 │ │ │ │ stmib sp, {r0, r1, r8}^ │ │ │ │ vrhadd.s8 d30, d3, d0 │ │ │ │ - vorr.i32 d20, #8 @ 0x00000008 │ │ │ │ + vsra.s64 d20, d12, #64 │ │ │ │ bl 0x1bca00 │ │ │ │ stmdavs r8, {r2, r3, r8, r9} │ │ │ │ @ instruction: 0xfff8f794 │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ @@ -176164,15 +176165,15 @@ │ │ │ │ andgt pc, ip, r1, asr r8 @ │ │ │ │ bl 0x3e2814 │ │ │ │ bl 0x3bfc08 │ │ │ │ strbtmi r0, [r1], #-512 @ 0xfffffe00 │ │ │ │ bl 0x3e0810 │ │ │ │ stmib sp, {r0, r1, r8}^ │ │ │ │ vrhadd.s8 d30, d3, d0 │ │ │ │ - vsra.s64 d20, d12, #64 │ │ │ │ + vaddw.s8 , q0, d16 │ │ │ │ bl 0x1bca60 │ │ │ │ stmdavs r8, {r2, r3, r8, r9} │ │ │ │ @ instruction: 0xffc8f794 │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ @@ -176187,16 +176188,16 @@ │ │ │ │ ldrdgt pc, [r0], -ip │ │ │ │ andgt pc, ip, r1, asr r8 @ │ │ │ │ bl 0x3e2874 │ │ │ │ bl 0x3bfc68 │ │ │ │ strbtmi r0, [r1], #-512 @ 0xfffffe00 │ │ │ │ bl 0x3e0870 │ │ │ │ stmib sp, {r0, r1, r8}^ │ │ │ │ - vrhadd.s8 d30, d3, d0 │ │ │ │ - vaddw.s8 , q0, d16 │ │ │ │ + @ instruction: 0xf644e100 │ │ │ │ + vsra.s64 d16, d24, #64 │ │ │ │ bl 0x1bcac0 │ │ │ │ stmdavs r8, {r2, r3, r8, r9} │ │ │ │ @ instruction: 0xff98f794 │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ @@ -176212,15 +176213,15 @@ │ │ │ │ andgt pc, ip, r1, asr r8 @ │ │ │ │ bl 0x3e28d4 │ │ │ │ bl 0x3bfcc8 │ │ │ │ strbtmi r0, [r1], #-512 @ 0xfffffe00 │ │ │ │ bl 0x3e08d0 │ │ │ │ stmib sp, {r0, r1, r8}^ │ │ │ │ @ instruction: 0xf644e100 │ │ │ │ - vsra.s64 d16, d24, #64 │ │ │ │ + vorr.i32 , #12 @ 0x0000000c │ │ │ │ bl 0x1bcb20 │ │ │ │ stmdavs r8, {r2, r3, r8, r9} │ │ │ │ @ instruction: 0xff68f794 │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ @@ -176236,15 +176237,15 @@ │ │ │ │ andgt pc, ip, r1, asr r8 @ │ │ │ │ bl 0x3e2934 │ │ │ │ bl 0x3bfd28 │ │ │ │ strbtmi r0, [r1], #-512 @ 0xfffffe00 │ │ │ │ bl 0x3e0930 │ │ │ │ stmib sp, {r0, r1, r8}^ │ │ │ │ @ instruction: 0xf644e100 │ │ │ │ - vorr.i32 , #12 @ 0x0000000c │ │ │ │ + vbic.i32 d17, #12 @ 0x0000000c │ │ │ │ bl 0x1bcb80 │ │ │ │ stmdavs r8, {r2, r3, r8, r9} │ │ │ │ @ instruction: 0xff38f794 │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ @@ -176260,15 +176261,15 @@ │ │ │ │ andgt pc, ip, r1, asr r8 @ │ │ │ │ bl 0x3e2994 │ │ │ │ bl 0x3bfd88 │ │ │ │ strbtmi r0, [r1], #-512 @ 0xfffffe00 │ │ │ │ bl 0x3e0990 │ │ │ │ stmib sp, {r0, r1, r8}^ │ │ │ │ @ instruction: 0xf644e100 │ │ │ │ - vbic.i32 d17, #12 @ 0x0000000c │ │ │ │ + vmla.f d21, d16, d0[4] │ │ │ │ bl 0x1bcbe0 │ │ │ │ stmdavs r8, {r2, r3, r8, r9} │ │ │ │ @ instruction: 0xff08f794 │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ @@ -176284,15 +176285,15 @@ │ │ │ │ andgt pc, ip, r1, asr r8 @ │ │ │ │ bl 0x3e29f4 │ │ │ │ bl 0x3bfde8 │ │ │ │ strbtmi r0, [r1], #-512 @ 0xfffffe00 │ │ │ │ bl 0x3e09f0 │ │ │ │ stmib sp, {r0, r1, r8}^ │ │ │ │ @ instruction: 0xf644e100 │ │ │ │ - vmla.f d21, d16, d0[4] │ │ │ │ + vmla.f d17, d16, d0[0] │ │ │ │ bl 0x1bcc40 │ │ │ │ stmdavs r8, {r2, r3, r8, r9} │ │ │ │ mrc2 7, 6, pc, cr8, cr4, {4} │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ @@ -176308,15 +176309,15 @@ │ │ │ │ andgt pc, ip, r1, asr r8 @ │ │ │ │ bl 0x3e2a54 │ │ │ │ bl 0x3bfe48 │ │ │ │ strbtmi r0, [r1], #-512 @ 0xfffffe00 │ │ │ │ bl 0x3e0a50 │ │ │ │ stmib sp, {r0, r1, r8}^ │ │ │ │ @ instruction: 0xf644e100 │ │ │ │ - vmla.f d17, d16, d0[0] │ │ │ │ + vmla.f d22, d0, d0[5] │ │ │ │ bl 0x1bcca0 │ │ │ │ stmdavs r8, {r2, r3, r8, r9} │ │ │ │ mcr2 7, 5, pc, cr8, cr4, {4} @ │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ @@ -176331,16 +176332,16 @@ │ │ │ │ ldrdgt pc, [r0], -ip │ │ │ │ andgt pc, ip, r1, asr r8 @ │ │ │ │ bl 0x3e2ab4 │ │ │ │ bl 0x3bfea8 │ │ │ │ strbtmi r0, [r1], #-512 @ 0xfffffe00 │ │ │ │ bl 0x3e0ab0 │ │ │ │ stmib sp, {r0, r1, r8}^ │ │ │ │ - @ instruction: 0xf644e100 │ │ │ │ - vmla.f d22, d0, d0[5] │ │ │ │ + vrhadd.s8 d30, d3, d0 │ │ │ │ + vaddw.s8 q9, q8, d12 │ │ │ │ bl 0x1bcd00 │ │ │ │ stmdavs r8, {r2, r3, r8, r9} │ │ │ │ mrc2 7, 3, pc, cr8, cr4, {4} │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ @@ -176356,15 +176357,15 @@ │ │ │ │ andgt pc, ip, r1, asr r8 @ │ │ │ │ bl 0x3e2b14 │ │ │ │ bl 0x3bff08 │ │ │ │ strbtmi r0, [r1], #-512 @ 0xfffffe00 │ │ │ │ bl 0x3e0b10 │ │ │ │ stmib sp, {r0, r1, r8}^ │ │ │ │ vrhadd.s8 d30, d3, d0 │ │ │ │ - vaddw.s8 q9, q8, d12 │ │ │ │ + vorr.i32 d19, #0 @ 0x00000000 │ │ │ │ bl 0x1bcd60 │ │ │ │ stmdavs r8, {r2, r3, r8, r9} │ │ │ │ mcr2 7, 2, pc, cr8, cr4, {4} @ │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ @@ -176380,15 +176381,15 @@ │ │ │ │ andgt pc, ip, r1, asr r8 @ │ │ │ │ bl 0x3e2b74 │ │ │ │ bl 0x3bff68 │ │ │ │ strbtmi r0, [r1], #-512 @ 0xfffffe00 │ │ │ │ bl 0x3e0b70 │ │ │ │ stmib sp, {r0, r1, r8}^ │ │ │ │ vrhadd.s8 d30, d3, d0 │ │ │ │ - vorr.i32 d19, #0 @ 0x00000000 │ │ │ │ + vsra.s64 d19, d4, #64 │ │ │ │ bl 0x1bcdc0 │ │ │ │ stmdavs r8, {r2, r3, r8, r9} │ │ │ │ mrc2 7, 0, pc, cr8, cr4, {4} │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ @@ -176403,16 +176404,16 @@ │ │ │ │ ldrdgt pc, [r0], -ip │ │ │ │ andgt pc, ip, r1, asr r8 @ │ │ │ │ bl 0x3e2bd4 │ │ │ │ bl 0x3bffc8 │ │ │ │ strbtmi r0, [r1], #-512 @ 0xfffffe00 │ │ │ │ bl 0x3e0bd0 │ │ │ │ stmib sp, {r0, r1, r8}^ │ │ │ │ - vrhadd.s8 d30, d3, d0 │ │ │ │ - vsra.s64 d19, d4, #64 │ │ │ │ + @ instruction: 0xf644e100 │ │ │ │ + vsra.s64 , q0, #64 │ │ │ │ bl 0x1bce20 │ │ │ │ stmdavs r8, {r2, r3, r8, r9} │ │ │ │ stc2l 7, cr15, [r8, #592]! @ 0x250 │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ @@ -176428,15 +176429,15 @@ │ │ │ │ andgt pc, ip, r1, asr r8 @ │ │ │ │ bl 0x3e2c34 │ │ │ │ bl 0x3c0028 │ │ │ │ strbtmi r0, [r1], #-512 @ 0xfffffe00 │ │ │ │ bl 0x3e0c30 │ │ │ │ stmib sp, {r0, r1, r8}^ │ │ │ │ @ instruction: 0xf644e100 │ │ │ │ - vsra.s64 , q0, #64 │ │ │ │ + vorr.i32 q10, #4 @ 0x00000004 │ │ │ │ bl 0x1bce80 │ │ │ │ stmdavs r8, {r2, r3, r8, r9} │ │ │ │ ldc2 7, cr15, [r8, #592]! @ 0x250 │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ @@ -176452,8929 +176453,8905 @@ │ │ │ │ andgt pc, ip, r1, asr r8 @ │ │ │ │ bl 0x3e2c94 │ │ │ │ bl 0x3c0088 │ │ │ │ strbtmi r0, [r1], #-512 @ 0xfffffe00 │ │ │ │ bl 0x3e0c90 │ │ │ │ stmib sp, {r0, r1, r8}^ │ │ │ │ @ instruction: 0xf644e100 │ │ │ │ - vorr.i32 q10, #4 @ 0x00000004 │ │ │ │ + vsra.s64 q10, q4, #64 │ │ │ │ bl 0x1bcee0 │ │ │ │ stmdavs r8, {r2, r3, r8, r9} │ │ │ │ stc2 7, cr15, [r8, #592] @ 0x250 │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ strdeq r3, [r5], r6 │ │ │ │ - vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec13abc │ │ │ │ - @ instruction: 0xf8cc0c0c │ │ │ │ - @ instruction: 0xf8df0fe8 │ │ │ │ - addlt ip, r4, ip, asr #32 │ │ │ │ - cdp 6, 1, cr4, cr13, cr12, {0} │ │ │ │ - ldrbtmi r1, [ip], #3952 @ 0xf70 │ │ │ │ - ldrdgt pc, [r0], -ip │ │ │ │ - andgt pc, ip, r1, asr r8 @ │ │ │ │ - bl 0x3e2cf4 │ │ │ │ - bl 0x3c00e8 │ │ │ │ - strbtmi r0, [r1], #-512 @ 0xfffffe00 │ │ │ │ - bl 0x3e0cf0 │ │ │ │ - stmib sp, {r0, r1, r8}^ │ │ │ │ - @ instruction: 0xf644e100 │ │ │ │ - vsra.s64 q10, q4, #64 │ │ │ │ - bl 0x1bcf40 │ │ │ │ - stmdavs r8, {r2, r3, r8, r9} │ │ │ │ - ldc2l 7, cr15, [r8, #-592] @ 0xfffffdb0 │ │ │ │ - andcs fp, r0, r4 │ │ │ │ - andcs r2, r0, #0, 2 │ │ │ │ - @ instruction: 0xf04f2300 │ │ │ │ - ldclt 12, cr0, [r0, #-0] │ │ │ │ - umulleq r3, r5, r6, r6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec13b1c │ │ │ │ + bl 0xfec13abc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3ec968 │ │ │ │ + bl 0x3ec908 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ @ instruction: 0x61b4f241 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c5150 │ │ │ │ + bl 0x3c50f0 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - stc2 7, cr15, [ip, #-592]! @ 0xfffffdb0 │ │ │ │ + ldc2l 7, cr15, [ip, #-592] @ 0xfffffdb0 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r3, r5, r8, lsr r6 │ │ │ │ + umulleq r3, r5, r8, r6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec13b74 │ │ │ │ + bl 0xfec13b14 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3ec9c0 │ │ │ │ + bl 0x3ec960 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ teqpvc r8, r1, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c51a8 │ │ │ │ + bl 0x3c5148 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - stc2 7, cr15, [r0, #-592] @ 0xfffffdb0 │ │ │ │ + ldc2 7, cr15, [r0, #-592]! @ 0xfffffdb0 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r3, r5, r0, ror #11 │ │ │ │ + addeq r3, r5, r0, asr #12 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec13bcc │ │ │ │ + bl 0xfec13b6c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3eca18 │ │ │ │ + bl 0x3ec9b8 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ orreq pc, r4, r1, asr #4 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c5200 │ │ │ │ + bl 0x3c51a0 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - ldc2l 7, cr15, [r4], {148} @ 0x94 │ │ │ │ + stc2 7, cr15, [r4, #-592] @ 0xfffffdb0 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r3, r5, r8, lsl #11 │ │ │ │ + addeq r3, r5, r8, ror #11 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec13c24 │ │ │ │ + bl 0xfec13bc4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3eca70 │ │ │ │ + bl 0x3eca10 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ tstpne r8, r1, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c5258 │ │ │ │ + bl 0x3c51f8 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - stc2 7, cr15, [r8], #592 @ 0x250 │ │ │ │ + ldc2l 7, cr15, [r8], {148} @ 0x94 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r3, r5, r0, lsr r5 │ │ │ │ + umulleq r3, r5, r0, r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec13c7c │ │ │ │ + bl 0xfec13c1c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3ecac8 │ │ │ │ + bl 0x3eca68 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ orrscs pc, r4, r1, asr #4 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c52b0 │ │ │ │ + bl 0x3c5250 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - ldc2l 7, cr15, [ip], #-592 @ 0xfffffdb0 │ │ │ │ + stc2 7, cr15, [ip], #592 @ 0x250 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - ldrdeq r3, [r5], r8 │ │ │ │ + addeq r3, r5, r8, lsr r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec13cd4 │ │ │ │ + bl 0xfec13c74 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3ecb20 │ │ │ │ + bl 0x3ecac0 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ tstpcc r8, r1, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c5308 │ │ │ │ + bl 0x3c52a8 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - mrrc2 7, 9, pc, r0, cr4 @ │ │ │ │ + stc2 7, cr15, [r0], {148} @ 0x94 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r3, r5, r0, lsl #9 │ │ │ │ + addeq r3, r5, r0, ror #9 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec13d2c │ │ │ │ + bl 0xfec13ccc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3ecb78 │ │ │ │ + bl 0x3ecb18 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ bicscs pc, r4, r1, asr #12 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c5360 │ │ │ │ + bl 0x3c5300 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - stc2 7, cr15, [r4], #-592 @ 0xfffffdb0 │ │ │ │ + mrrc2 7, 9, pc, r4, cr4 @ │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r3, r5, r8, lsr #8 │ │ │ │ + addeq r3, r5, r8, lsl #9 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec13d84 │ │ │ │ + bl 0xfec13d24 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3ecbd0 │ │ │ │ + bl 0x3ecb70 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ cmppcc r8, r1, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c53b8 │ │ │ │ + bl 0x3c5358 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - blx 0xffefaa12 │ │ │ │ + stc2 7, cr15, [r8], #-592 @ 0xfffffdb0 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - ldrdeq r3, [r5], r0 │ │ │ │ + addeq r3, r5, r0, lsr r4 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec13ddc │ │ │ │ + bl 0xfec13d7c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3ecc28 │ │ │ │ + bl 0x3ecbc8 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ @ instruction: 0x51acf241 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c5410 │ │ │ │ + bl 0x3c53b0 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - blx 0xff3faa6a │ │ │ │ + blx 0xffffaa0a │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r3, r5, r8, ror r3 │ │ │ │ + ldrdeq r3, [r5], r8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec13e34 │ │ │ │ + bl 0xfec13dd4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3ecc80 │ │ │ │ + bl 0x3ecc20 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ teqpvs r0, r1, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c5468 │ │ │ │ + bl 0x3c5408 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - blx 0xfe8faac2 │ │ │ │ + blx 0xff4faa62 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r3, r5, r0, lsr #6 │ │ │ │ + addeq r3, r5, r0, lsl #7 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec13e8c │ │ │ │ + bl 0xfec13e2c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3eccd8 │ │ │ │ + bl 0x3ecc78 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ cmnpvc ip, r0, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c54c0 │ │ │ │ + bl 0x3c5460 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - blx 0x1dfab1a │ │ │ │ + blx 0xfe9faaba │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r3, r5, r8, asr #5 │ │ │ │ + addeq r3, r5, r8, lsr #6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec13ee4 │ │ │ │ + bl 0xfec13e84 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3ecd30 │ │ │ │ + bl 0x3eccd0 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ tstpeq r0, r1, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c5518 │ │ │ │ + bl 0x3c54b8 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - blx 0x12fab72 │ │ │ │ + blx 0x1efab12 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r3, r5, r0, ror r2 │ │ │ │ + ldrdeq r3, [r5], r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec13f3c │ │ │ │ + bl 0xfec13edc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3ecd88 │ │ │ │ + bl 0x3ecd28 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ orrne pc, ip, r1, asr #4 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c5570 │ │ │ │ + bl 0x3c5510 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - blx 0x7fabca │ │ │ │ + blx 0x13fab6a │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r3, r5, r8, lsl r2 │ │ │ │ + addeq r3, r5, r8, ror r2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec13f94 │ │ │ │ + bl 0xfec13f34 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3ecde0 │ │ │ │ + bl 0x3ecd80 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ tstpcs r0, r1, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c55c8 │ │ │ │ + bl 0x3c5568 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - blx 0xffcfac20 │ │ │ │ + blx 0x8fabc2 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r3, r5, r0, asr #3 │ │ │ │ + addeq r3, r5, r0, lsr #4 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec13fec │ │ │ │ + bl 0xfec13f8c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3ece38 │ │ │ │ + bl 0x3ecdd8 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ bicne pc, ip, r1, asr #12 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c5620 │ │ │ │ + bl 0x3c55c0 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - blx 0xff1fac78 │ │ │ │ + blx 0xffdfac18 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r3, r5, r8, ror #2 │ │ │ │ + addeq r3, r5, r8, asr #3 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec14044 │ │ │ │ + bl 0xfec13fe4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3ece90 │ │ │ │ + bl 0x3ece30 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ cmppcs r0, r1, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c5678 │ │ │ │ + bl 0x3c5618 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - blx 0xfe6facd0 │ │ │ │ + blx 0xff2fac70 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r3, r5, r0, lsl r1 │ │ │ │ + addeq r3, r5, r0, ror r1 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1409c │ │ │ │ + bl 0xfec1403c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3ecee8 │ │ │ │ + bl 0x3ece88 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ tstpcs ip, r2, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c56d0 │ │ │ │ + bl 0x3c5670 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - blx 0x1bfad28 │ │ │ │ + blx 0xfe7facc8 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - strheq r3, [r5], r8 │ │ │ │ + addeq r3, r5, r8, lsl r1 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec140f4 │ │ │ │ + bl 0xfec14094 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3ecf40 │ │ │ │ + bl 0x3ecee0 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ orrscs pc, r0, r2, asr #4 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c5728 │ │ │ │ + bl 0x3c56c8 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - blx 0x10fad80 │ │ │ │ + blx 0x1cfad20 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r3, r5, r0, rrx │ │ │ │ + addeq r3, r5, r0, asr #1 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1414c │ │ │ │ + bl 0xfec140ec │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3ecf98 │ │ │ │ + bl 0x3ecf38 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ mvnsvc pc, r1, asr #12 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c5780 │ │ │ │ + bl 0x3c5720 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - blx 0x5fadd8 │ │ │ │ + blx 0x11fad78 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r3, r5, r8 │ │ │ │ + addeq r3, r5, r8, rrx │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec141a4 │ │ │ │ + bl 0xfec14144 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3ecff0 │ │ │ │ + bl 0x3ecf90 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ orreq pc, r0, r2, asr #4 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c57d8 │ │ │ │ + bl 0x3c5778 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xf9e8f794 │ │ │ │ + blx 0x6fadd0 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - @ instruction: 0x00852fb0 │ │ │ │ + addeq r3, r5, r0, lsl r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec141fc │ │ │ │ + bl 0xfec1419c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3ed048 │ │ │ │ + bl 0x3ecfe8 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ @ instruction: 0x41a4f241 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c5830 │ │ │ │ + bl 0x3c57d0 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xf9bcf794 │ │ │ │ + @ instruction: 0xf9ecf794 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r2, r5, r8, asr pc │ │ │ │ + @ instruction: 0x00852fb8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec14254 │ │ │ │ + bl 0xfec141f4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3ed0a0 │ │ │ │ + bl 0x3ed040 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ msrpl R8_fiq, r1 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c5888 │ │ │ │ + bl 0x3c5828 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xf990f794 │ │ │ │ + @ instruction: 0xf9c0f794 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r2, r5, r0, lsl #30 │ │ │ │ + addeq r2, r5, r0, ror #30 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec142ac │ │ │ │ + bl 0xfec1424c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3ed0f8 │ │ │ │ + bl 0x3ed098 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ cmnpvs r4, r0, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c58e0 │ │ │ │ + bl 0x3c5880 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xf964f794 │ │ │ │ + @ instruction: 0xf994f794 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r2, r5, r8, lsr #29 │ │ │ │ + addeq r2, r5, r8, lsl #30 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec14304 │ │ │ │ + bl 0xfec142a4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3ed150 │ │ │ │ + bl 0x3ed0f0 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ mvnsvs pc, r0, asr #12 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c5938 │ │ │ │ + bl 0x3c58d8 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xf938f794 │ │ │ │ + @ instruction: 0xf968f794 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r2, r5, r0, asr lr │ │ │ │ + @ instruction: 0x00852eb0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1435c │ │ │ │ + bl 0xfec142fc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3ed1a8 │ │ │ │ + bl 0x3ed148 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ msrmi (UNDEF: 100), r0 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c5990 │ │ │ │ + bl 0x3c5930 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xf90cf794 │ │ │ │ + @ instruction: 0xf93cf794 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - strdeq r2, [r5], r8 │ │ │ │ + addeq r2, r5, r8, asr lr │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec143b4 │ │ │ │ + bl 0xfec14354 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3ed200 │ │ │ │ + bl 0x3ed1a0 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ mvnmi pc, r0, asr #12 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c59e8 │ │ │ │ + bl 0x3c5988 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xf8e0f794 │ │ │ │ + @ instruction: 0xf910f794 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r2, r5, r0, lsr #27 │ │ │ │ + addeq r2, r5, r0, lsl #28 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1440c │ │ │ │ + bl 0xfec143ac │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3ed258 │ │ │ │ + bl 0x3ed1f8 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ biceq pc, r4, r1, asr #12 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c5a40 │ │ │ │ + bl 0x3c59e0 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xf8b4f794 │ │ │ │ + @ instruction: 0xf8e4f794 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r2, r5, r8, asr #26 │ │ │ │ + addeq r2, r5, r8, lsr #27 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec14464 │ │ │ │ + bl 0xfec14404 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3ed2b0 │ │ │ │ + bl 0x3ed250 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ cmppne r8, r1, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c5a98 │ │ │ │ + bl 0x3c5a38 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xf888f794 │ │ │ │ + @ instruction: 0xf8b8f794 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - strdeq r2, [r5], r0 │ │ │ │ + addeq r2, r5, r0, asr sp │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec144bc │ │ │ │ + bl 0xfec1445c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3ed308 │ │ │ │ + bl 0x3ed2a8 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ orrscc pc, ip, r1, asr #4 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c5af0 │ │ │ │ + bl 0x3c5a90 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xf85cf794 │ │ │ │ + @ instruction: 0xf88cf794 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - umulleq r2, r5, r8, ip │ │ │ │ + strdeq r2, [r5], r8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec14514 │ │ │ │ + bl 0xfec144b4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3ed360 │ │ │ │ + bl 0x3ed300 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ msrmi R8_usr, r1 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c5b48 │ │ │ │ + bl 0x3c5ae8 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xf830f794 │ │ │ │ + @ instruction: 0xf860f794 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r2, r5, r0, asr #24 │ │ │ │ + addeq r2, r5, r0, lsr #25 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1456c │ │ │ │ + bl 0xfec1450c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3ed3b8 │ │ │ │ + bl 0x3ed358 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ msrpl (UNDEF: 108), r0 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c5ba0 │ │ │ │ + bl 0x3c5b40 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xf804f794 │ │ │ │ + @ instruction: 0xf834f794 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r2, r5, r8, ror #23 │ │ │ │ + addeq r2, r5, r8, asr #24 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec145c4 │ │ │ │ + bl 0xfec14564 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3ed410 │ │ │ │ + bl 0x3ed3b0 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ mvnspl pc, r0, asr #12 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c5bf8 │ │ │ │ + bl 0x3c5b98 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xffd8f793 │ │ │ │ + @ instruction: 0xf808f794 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - umulleq r2, r5, r0, fp │ │ │ │ + strdeq r2, [r5], r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1461c │ │ │ │ + bl 0xfec145bc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3ed468 │ │ │ │ + bl 0x3ed408 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ cmppcc ip, r0, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c5c50 │ │ │ │ + bl 0x3c5bf0 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xffacf793 │ │ │ │ + @ instruction: 0xffdcf793 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r2, r5, r8, lsr fp │ │ │ │ + umulleq r2, r5, r8, fp │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec14674 │ │ │ │ + bl 0xfec14614 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3ed4c0 │ │ │ │ + bl 0x3ed460 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ mvncc pc, r0, asr #12 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c5ca8 │ │ │ │ + bl 0x3c5c48 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xff80f793 │ │ │ │ + @ instruction: 0xffb0f793 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r2, r5, r0, ror #21 │ │ │ │ + addeq r2, r5, r0, asr #22 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec146cc │ │ │ │ + bl 0xfec1466c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3ed518 │ │ │ │ + bl 0x3ed4b8 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ @ instruction: 0x71bcf241 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c5d00 │ │ │ │ + bl 0x3c5ca0 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xff54f793 │ │ │ │ + @ instruction: 0xff84f793 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r2, r5, r8, lsl #21 │ │ │ │ + addeq r2, r5, r8, ror #21 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec14724 │ │ │ │ + bl 0xfec146c4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3ed570 │ │ │ │ + bl 0x3ed510 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ cmppeq r0, r1, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c5d58 │ │ │ │ + bl 0x3c5cf8 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xff28f793 │ │ │ │ + @ instruction: 0xff58f793 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r2, r5, r0, lsr sl │ │ │ │ + umulleq r2, r5, r0, sl │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1477c │ │ │ │ + bl 0xfec1471c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3ed5c8 │ │ │ │ + bl 0x3ed568 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ tstpne r4, r2, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c5db0 │ │ │ │ + bl 0x3c5d50 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - mrc2 7, 7, pc, cr12, cr3, {4} │ │ │ │ + @ instruction: 0xff2cf793 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - ldrdeq r2, [r5], r8 │ │ │ │ + addeq r2, r5, r8, lsr sl │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec147d4 │ │ │ │ + bl 0xfec14774 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3ed620 │ │ │ │ + bl 0x3ed5c0 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ orrne pc, r8, r2, asr #4 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c5e08 │ │ │ │ + bl 0x3c5da8 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - mrc2 7, 6, pc, cr0, cr3, {4} │ │ │ │ + @ instruction: 0xff00f793 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r2, r5, r0, lsl #19 │ │ │ │ + addeq r2, r5, r0, ror #19 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1482c │ │ │ │ + bl 0xfec147cc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3ed678 │ │ │ │ + bl 0x3ed618 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ mvnsvs pc, r1, asr #12 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c5e60 │ │ │ │ + bl 0x3c5e00 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - mcr2 7, 5, pc, cr4, cr3, {4} @ │ │ │ │ + mrc2 7, 6, pc, cr4, cr3, {4} │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r2, r5, r8, lsr #18 │ │ │ │ + addeq r2, r5, r8, lsl #19 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec14884 │ │ │ │ + bl 0xfec14824 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3ed6d0 │ │ │ │ + bl 0x3ed670 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ cmnpvc r8, r1, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c5eb8 │ │ │ │ + bl 0x3c5e58 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - mrc2 7, 3, pc, cr8, cr3, {4} │ │ │ │ + mcr2 7, 5, pc, cr8, cr3, {4} @ │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - ldrdeq r2, [r5], r0 │ │ │ │ + addeq r2, r5, r0, lsr r9 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec148dc │ │ │ │ + bl 0xfec1487c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3ed728 │ │ │ │ + bl 0x3ed6c8 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ orrseq pc, r8, ip, asr #12 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c5f10 │ │ │ │ + bl 0x3c5eb0 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - mcr2 7, 2, pc, cr12, cr3, {4} @ │ │ │ │ + mrc2 7, 3, pc, cr12, cr3, {4} │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r2, r5, r8, ror r8 │ │ │ │ + ldrdeq r2, [r5], r8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec14934 │ │ │ │ + bl 0xfec148d4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3ed780 │ │ │ │ + bl 0x3ed720 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ tstpne ip, ip, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c5f68 │ │ │ │ + bl 0x3c5f08 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - mcr2 7, 1, pc, cr0, cr3, {4} @ │ │ │ │ + mrc2 7, 2, pc, cr0, cr3, {4} │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r2, r5, r0, lsr #16 │ │ │ │ + addeq r2, r5, r0, lsl #17 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1498c │ │ │ │ + bl 0xfec1492c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3ed7d8 │ │ │ │ + bl 0x3ed778 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ asrne pc, ip, #12 @ │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c5fc0 │ │ │ │ + bl 0x3c5f60 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - ldc2l 7, cr15, [r4, #588]! @ 0x24c │ │ │ │ + mcr2 7, 1, pc, cr4, cr3, {4} @ │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r2, r5, r8, asr #15 │ │ │ │ + addeq r2, r5, r8, lsr #16 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec149e4 │ │ │ │ + bl 0xfec14984 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3ed830 │ │ │ │ + bl 0x3ed7d0 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ tstpvs r0, r9, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c6018 │ │ │ │ + bl 0x3c5fb8 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - stc2l 7, cr15, [r8, #588] @ 0x24c │ │ │ │ + ldc2l 7, cr15, [r8, #588]! @ 0x24c │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r2, r5, r0, ror r7 │ │ │ │ + ldrdeq r2, [r5], r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec14a3c │ │ │ │ + bl 0xfec149dc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3ed888 │ │ │ │ + bl 0x3ed828 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ orrsvs pc, r4, r9, asr #4 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c6070 │ │ │ │ + bl 0x3c6010 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - ldc2 7, cr15, [ip, #588] @ 0x24c │ │ │ │ + stc2l 7, cr15, [ip, #588] @ 0x24c │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r2, r5, r8, lsl r7 │ │ │ │ + addeq r2, r5, r8, ror r7 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec14a94 │ │ │ │ + bl 0xfec14a34 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3ed8e0 │ │ │ │ + bl 0x3ed880 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ tstpvc r8, r9, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c60c8 │ │ │ │ + bl 0x3c6068 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - ldc2l 7, cr15, [r0, #-588]! @ 0xfffffdb4 │ │ │ │ + stc2 7, cr15, [r0, #588]! @ 0x24c │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r2, r5, r0, asr #13 │ │ │ │ + addeq r2, r5, r0, lsr #14 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec14aec │ │ │ │ + bl 0xfec14a8c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3ed938 │ │ │ │ + bl 0x3ed8d8 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ orrpl pc, r0, ip, asr #4 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c6120 │ │ │ │ + bl 0x3c60c0 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - stc2l 7, cr15, [r4, #-588] @ 0xfffffdb4 │ │ │ │ + ldc2l 7, cr15, [r4, #-588]! @ 0xfffffdb4 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r2, r5, r8, ror #12 │ │ │ │ + addeq r2, r5, r8, asr #13 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec14b44 │ │ │ │ + bl 0xfec14ae4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3ed990 │ │ │ │ + bl 0x3ed930 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ tstpvs r4, ip, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c6178 │ │ │ │ + bl 0x3c6118 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - ldc2 7, cr15, [r8, #-588] @ 0xfffffdb4 │ │ │ │ + stc2l 7, cr15, [r8, #-588] @ 0xfffffdb4 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r2, r5, r0, lsl r6 │ │ │ │ + addeq r2, r5, r0, ror r6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec14b9c │ │ │ │ + bl 0xfec14b3c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3ed9e8 │ │ │ │ + bl 0x3ed988 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ orrvs pc, r8, ip, asr #4 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c61d0 │ │ │ │ + bl 0x3c6170 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - stc2l 7, cr15, [ip], #588 @ 0x24c │ │ │ │ + ldc2 7, cr15, [ip, #-588] @ 0xfffffdb4 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - @ instruction: 0x008525b8 │ │ │ │ + addeq r2, r5, r8, lsl r6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec14bf4 │ │ │ │ + bl 0xfec14b94 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3eda40 │ │ │ │ + bl 0x3ed9e0 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ mvneq pc, fp, asr #4 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c6228 │ │ │ │ + bl 0x3c61c8 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - stc2l 7, cr15, [r0], {147} @ 0x93 │ │ │ │ + ldc2l 7, cr15, [r0], #588 @ 0x24c │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r2, r5, r0, ror #10 │ │ │ │ + addeq r2, r5, r0, asr #11 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec14c4c │ │ │ │ + bl 0xfec14bec │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3eda98 │ │ │ │ + bl 0x3eda38 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ msrne (UNDEF: 100), fp │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c6280 │ │ │ │ + bl 0x3c6220 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - ldc2 7, cr15, [r4], {147} @ 0x93 │ │ │ │ + stc2l 7, cr15, [r4], {147} @ 0x93 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r2, r5, r8, lsl #10 │ │ │ │ + addeq r2, r5, r8, ror #10 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec14ca4 │ │ │ │ + bl 0xfec14c44 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3edaf0 │ │ │ │ + bl 0x3eda90 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ mvnne pc, fp, asr #4 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c62d8 │ │ │ │ + bl 0x3c6278 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - stc2l 7, cr15, [r8], #-588 @ 0xfffffdb4 │ │ │ │ + ldc2 7, cr15, [r8], {147} @ 0x93 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - @ instruction: 0x008524b0 │ │ │ │ + addeq r2, r5, r0, lsl r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec14cfc │ │ │ │ + bl 0xfec14c9c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3edb48 │ │ │ │ + bl 0x3edae8 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ bicpl pc, r8, sl, asr #12 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c6330 │ │ │ │ + bl 0x3c62d0 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - ldc2 7, cr15, [ip], #-588 @ 0xfffffdb4 │ │ │ │ + stc2l 7, cr15, [ip], #-588 @ 0xfffffdb4 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r2, r5, r8, asr r4 │ │ │ │ + @ instruction: 0x008524b8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec14d54 │ │ │ │ + bl 0xfec14cf4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3edba0 │ │ │ │ + bl 0x3edb40 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ cmppvs ip, sl, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c6388 │ │ │ │ + bl 0x3c6328 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - ldc2 7, cr15, [r0], {147} @ 0x93 │ │ │ │ + mcrr2 7, 9, pc, r0, cr3 @ │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r2, r5, r0, lsl #8 │ │ │ │ + addeq r2, r5, r0, ror #8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec14dac │ │ │ │ + bl 0xfec14d4c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3edbf8 │ │ │ │ + bl 0x3edb98 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ bicsvs pc, r0, sl, asr #12 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c63e0 │ │ │ │ + bl 0x3c6380 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - blx 0xff9fba36 │ │ │ │ + ldc2 7, cr15, [r4], {147} @ 0x93 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r2, r5, r8, lsr #7 │ │ │ │ + addeq r2, r5, r8, lsl #8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec14e04 │ │ │ │ + bl 0xfec14da4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3edc50 │ │ │ │ + bl 0x3edbf0 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ mvnne pc, sp, asr #4 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c6438 │ │ │ │ + bl 0x3c63d8 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - blx 0xfeefba8e │ │ │ │ + blx 0xffafba2e │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r2, r5, r0, asr r3 │ │ │ │ + @ instruction: 0x008523b0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec14e5c │ │ │ │ + bl 0xfec14dfc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3edca8 │ │ │ │ + bl 0x3edc48 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ msrcs (UNDEF: 100), sp │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c6490 │ │ │ │ + bl 0x3c6430 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - blx 0xfe3fbae6 │ │ │ │ + blx 0xfeffba86 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - strdeq r2, [r5], r8 │ │ │ │ + addeq r2, r5, r8, asr r3 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec14eb4 │ │ │ │ + bl 0xfec14e54 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3edd00 │ │ │ │ + bl 0x3edca0 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ mvncs pc, sp, asr #4 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c64e8 │ │ │ │ + bl 0x3c6488 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - blx 0x18fbb3e │ │ │ │ + blx 0xfe4fbade │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r2, r5, r0, lsr #5 │ │ │ │ + addeq r2, r5, r0, lsl #6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec14f0c │ │ │ │ + bl 0xfec14eac │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3edd58 │ │ │ │ + bl 0x3edcf8 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ asrscc pc, ip, #12 @ │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c6540 │ │ │ │ + bl 0x3c64e0 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - blx 0xdfbb96 │ │ │ │ + blx 0x19fbb36 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r2, r5, r8, asr #4 │ │ │ │ + addeq r2, r5, r8, lsr #5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec14f64 │ │ │ │ + bl 0xfec14f04 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3eddb0 │ │ │ │ + bl 0x3edd50 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ teqpmi r4, ip, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c6598 │ │ │ │ + bl 0x3c6538 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - blx 0x2fbbee │ │ │ │ + blx 0xefbb8e │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - strdeq r2, [r5], r0 │ │ │ │ + addeq r2, r5, r0, asr r2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec14fbc │ │ │ │ + bl 0xfec14f5c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3ede08 │ │ │ │ + bl 0x3edda8 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ @ instruction: 0x41b8f64c │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c65f0 │ │ │ │ + bl 0x3c6590 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - blx 0xff7fbc44 │ │ │ │ + blx 0x3fbbe6 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - umulleq r2, r5, r8, r1 │ │ │ │ + strdeq r2, [r5], r8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec15014 │ │ │ │ + bl 0xfec14fb4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3ede60 │ │ │ │ + bl 0x3ede00 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ @ instruction: 0x41b4f64d │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c6648 │ │ │ │ + bl 0x3c65e8 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - blx 0xfecfbc9c │ │ │ │ + blx 0xff8fbc3c │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r2, r5, r0, asr #2 │ │ │ │ + addeq r2, r5, r0, lsr #3 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1506c │ │ │ │ + bl 0xfec1500c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3edeb8 │ │ │ │ + bl 0x3ede58 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ teqppl r8, sp, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c66a0 │ │ │ │ + bl 0x3c6640 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - blx 0xfe1fbcf4 │ │ │ │ + blx 0xfedfbc94 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r2, r5, r8, ror #1 │ │ │ │ + addeq r2, r5, r8, asr #2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec150c4 │ │ │ │ + bl 0xfec15064 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3edf10 │ │ │ │ + bl 0x3edeb0 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ @ instruction: 0x51bcf64d │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c66f8 │ │ │ │ + bl 0x3c6698 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - blx 0x16fbd4c │ │ │ │ + blx 0xfe2fbcec │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - umulleq r2, r5, r0, r0 │ │ │ │ + strdeq r2, [r5], r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1511c │ │ │ │ + bl 0xfec150bc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3edf68 │ │ │ │ + bl 0x3edf08 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ msrcs R8_fiq, fp │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c6750 │ │ │ │ + bl 0x3c66f0 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - blx 0xbfbda4 │ │ │ │ + blx 0x17fbd44 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r2, r5, r8, lsr r0 │ │ │ │ + umulleq r2, r5, r8, r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec15174 │ │ │ │ + bl 0xfec15114 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3edfc0 │ │ │ │ + bl 0x3edf60 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ @ instruction: 0x21acf64b │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c67a8 │ │ │ │ + bl 0x3c6748 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - blx 0xfbdfc │ │ │ │ + blx 0xcfbd9c │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r1, r5, r0, ror #31 │ │ │ │ + addeq r2, r5, r0, asr #32 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec151cc │ │ │ │ + bl 0xfec1516c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3ee018 │ │ │ │ + bl 0x3edfb8 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ teqpcc r0, fp, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c6800 │ │ │ │ + bl 0x3c67a0 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xf9d4f793 │ │ │ │ + blx 0x1fbdf4 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r1, r5, r8, lsl #31 │ │ │ │ + addeq r1, r5, r8, ror #31 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec15224 │ │ │ │ + bl 0xfec151c4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3ee070 │ │ │ │ + bl 0x3ee010 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ teqpcc ip, r8, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c6858 │ │ │ │ + bl 0x3c67f8 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xf9a8f793 │ │ │ │ + @ instruction: 0xf9d8f793 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r1, r5, r0, lsr pc │ │ │ │ + umulleq r1, r5, r0, pc @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1527c │ │ │ │ + bl 0xfec1521c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3ee0c8 │ │ │ │ + bl 0x3ee068 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ biccc pc, r0, r8, asr #12 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c68b0 │ │ │ │ + bl 0x3c6850 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xf97cf793 │ │ │ │ + @ instruction: 0xf9acf793 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - ldrdeq r1, [r5], r8 │ │ │ │ + addeq r1, r5, r8, lsr pc │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec152d4 │ │ │ │ + bl 0xfec15274 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3ee120 │ │ │ │ + bl 0x3ee0c0 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ teqpcs r4, r8, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c6908 │ │ │ │ + bl 0x3c68a8 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xf950f793 │ │ │ │ + @ instruction: 0xf980f793 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r1, r5, r0, lsl #29 │ │ │ │ + addeq r1, r5, r0, ror #29 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1532c │ │ │ │ + bl 0xfec152cc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3ee178 │ │ │ │ + bl 0x3ee118 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ @ instruction: 0x21b8f648 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c6960 │ │ │ │ + bl 0x3c6900 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xf924f793 │ │ │ │ + @ instruction: 0xf954f793 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r1, r5, r8, lsr #28 │ │ │ │ + addeq r1, r5, r8, lsl #29 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec15384 │ │ │ │ + bl 0xfec15324 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3ee1d0 │ │ │ │ + bl 0x3ee170 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ tstpvc ip, ip, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c69b8 │ │ │ │ + bl 0x3c6958 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xf8f8f793 │ │ │ │ + @ instruction: 0xf928f793 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - ldrdeq r1, [r5], r0 │ │ │ │ + addeq r1, r5, r0, lsr lr │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec153dc │ │ │ │ + bl 0xfec1537c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3ee228 │ │ │ │ + bl 0x3ee1c8 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ orrsvc pc, r0, ip, asr #4 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c6a10 │ │ │ │ + bl 0x3c69b0 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xf8ccf793 │ │ │ │ + @ instruction: 0xf8fcf793 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r1, r5, r8, ror sp │ │ │ │ + ldrdeq r1, [r5], r8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec15434 │ │ │ │ + bl 0xfec153d4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3ee280 │ │ │ │ + bl 0x3ee220 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ tstpeq r4, ip, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c6a68 │ │ │ │ + bl 0x3c6a08 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xf8a0f793 │ │ │ │ + @ instruction: 0xf8d0f793 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r1, r5, r0, lsr #26 │ │ │ │ + addeq r1, r5, r0, lsl #27 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1548c │ │ │ │ + bl 0xfec1542c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3ee2d8 │ │ │ │ + bl 0x3ee278 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ orrmi pc, r4, r9, asr #4 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c6ac0 │ │ │ │ + bl 0x3c6a60 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xf874f793 │ │ │ │ + @ instruction: 0xf8a4f793 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r1, r5, r8, asr #25 │ │ │ │ + addeq r1, r5, r8, lsr #26 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec154e4 │ │ │ │ + bl 0xfec15484 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3ee330 │ │ │ │ + bl 0x3ee2d0 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ tstppl r8, r9, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c6b18 │ │ │ │ + bl 0x3c6ab8 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xf848f793 │ │ │ │ + @ instruction: 0xf878f793 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r1, r5, r0, ror ip │ │ │ │ + ldrdeq r1, [r5], r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1553c │ │ │ │ + bl 0xfec154dc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3ee388 │ │ │ │ + bl 0x3ee328 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ orrpl pc, ip, r9, asr #4 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c6b70 │ │ │ │ + bl 0x3c6b10 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xf81cf793 │ │ │ │ + @ instruction: 0xf84cf793 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r1, r5, r8, lsl ip │ │ │ │ + addeq r1, r5, r8, ror ip │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec15594 │ │ │ │ + bl 0xfec15534 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3ee3e0 │ │ │ │ + bl 0x3ee380 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ mvnscc pc, ip, asr #4 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c6bc8 │ │ │ │ + bl 0x3c6b68 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xfff0f792 │ │ │ │ + @ instruction: 0xf820f793 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r1, r5, r0, asr #23 │ │ │ │ + addeq r1, r5, r0, lsr #24 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec155ec │ │ │ │ + bl 0xfec1558c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3ee438 │ │ │ │ + bl 0x3ee3d8 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ cmnpmi r8, ip, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c6c20 │ │ │ │ + bl 0x3c6bc0 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xffc4f792 │ │ │ │ + @ instruction: 0xfff4f792 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r1, r5, r8, ror #22 │ │ │ │ + addeq r1, r5, r8, asr #23 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec15644 │ │ │ │ + bl 0xfec155e4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3ee490 │ │ │ │ + bl 0x3ee430 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ mvnsmi pc, ip, asr #4 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c6c78 │ │ │ │ + bl 0x3c6c18 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xff98f792 │ │ │ │ + @ instruction: 0xffc8f792 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r1, r5, r0, lsl fp │ │ │ │ + addeq r1, r5, r0, ror fp │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1569c │ │ │ │ + bl 0xfec1563c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3ee4e8 │ │ │ │ + bl 0x3ee488 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ cmppvc r4, sl, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c6cd0 │ │ │ │ + bl 0x3c6c70 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xff6cf792 │ │ │ │ + @ instruction: 0xff9cf792 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - @ instruction: 0x00851ab8 │ │ │ │ + addeq r1, r5, r8, lsl fp │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec156f4 │ │ │ │ + bl 0xfec15694 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3ee540 │ │ │ │ + bl 0x3ee4e0 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ bicsvc pc, r8, sl, asr #12 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c6d28 │ │ │ │ + bl 0x3c6cc8 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xff40f792 │ │ │ │ + @ instruction: 0xff70f792 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r1, r5, r0, ror #20 │ │ │ │ + addeq r1, r5, r0, asr #21 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1574c │ │ │ │ + bl 0xfec156ec │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3ee598 │ │ │ │ + bl 0x3ee538 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ cmppeq ip, fp, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c6d80 │ │ │ │ + bl 0x3c6d20 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xff14f792 │ │ │ │ + @ instruction: 0xff44f792 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r1, r5, r8, lsl #20 │ │ │ │ + addeq r1, r5, r8, ror #20 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec157a4 │ │ │ │ + bl 0xfec15744 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3ee5f0 │ │ │ │ + bl 0x3ee590 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ teqpmi ip, sl, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c6dd8 │ │ │ │ + bl 0x3c6d78 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - mcr2 7, 7, pc, cr8, cr2, {4} @ │ │ │ │ + @ instruction: 0xff18f792 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - @ instruction: 0x008519b0 │ │ │ │ + addeq r1, r5, r0, lsl sl │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec157fc │ │ │ │ + bl 0xfec1579c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3ee648 │ │ │ │ + bl 0x3ee5e8 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ bicmi pc, r0, sl, asr #12 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c6e30 │ │ │ │ + bl 0x3c6dd0 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - mrc2 7, 5, pc, cr12, cr2, {4} │ │ │ │ + mcr2 7, 7, pc, cr12, cr2, {4} @ │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r1, r5, r8, asr r9 │ │ │ │ + @ instruction: 0x008519b8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec15854 │ │ │ │ + bl 0xfec157f4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3ee6a0 │ │ │ │ + bl 0x3ee640 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ cmpppl r4, sl, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c6e88 │ │ │ │ + bl 0x3c6e28 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - mrc2 7, 4, pc, cr0, cr2, {4} │ │ │ │ + mcr2 7, 6, pc, cr0, cr2, {4} @ │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r1, r5, r0, lsl #18 │ │ │ │ + addeq r1, r5, r0, ror #18 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec158ac │ │ │ │ + bl 0xfec1584c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3ee6f8 │ │ │ │ + bl 0x3ee698 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ cmppeq r4, sp, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c6ee0 │ │ │ │ + bl 0x3c6e80 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - mcr2 7, 3, pc, cr4, cr2, {4} @ │ │ │ │ + mrc2 7, 4, pc, cr4, cr2, {4} │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r1, r5, r8, lsr #17 │ │ │ │ + addeq r1, r5, r8, lsl #18 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec15904 │ │ │ │ + bl 0xfec158a4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3ee750 │ │ │ │ + bl 0x3ee6f0 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ bicseq pc, r8, sp, asr #4 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c6f38 │ │ │ │ + bl 0x3c6ed8 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - mrc2 7, 1, pc, cr8, cr2, {4} │ │ │ │ + mcr2 7, 3, pc, cr8, cr2, {4} @ │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r1, r5, r0, asr r8 │ │ │ │ + @ instruction: 0x008518b0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1595c │ │ │ │ + bl 0xfec158fc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3ee7a8 │ │ │ │ + bl 0x3ee748 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ cmppne ip, sp, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c6f90 │ │ │ │ + bl 0x3c6f30 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - mcr2 7, 0, pc, cr12, cr2, {4} @ │ │ │ │ + mrc2 7, 1, pc, cr12, cr2, {4} │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - strdeq r1, [r5], r8 │ │ │ │ + addeq r1, r5, r8, asr r8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec159b4 │ │ │ │ + bl 0xfec15954 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3ee800 │ │ │ │ + bl 0x3ee7a0 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ msrcs R12_usr, ip │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c6fe8 │ │ │ │ + bl 0x3c6f88 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - stc2l 7, cr15, [r0, #584]! @ 0x248 │ │ │ │ + mrc2 7, 0, pc, cr0, cr2, {4} │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r1, r5, r0, lsr #15 │ │ │ │ + addeq r1, r5, r0, lsl #16 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec15a0c │ │ │ │ + bl 0xfec159ac │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3ee858 │ │ │ │ + bl 0x3ee7f8 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ @ instruction: 0x21a8f64c │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c7040 │ │ │ │ + bl 0x3c6fe0 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - ldc2 7, cr15, [r4, #584]! @ 0x248 │ │ │ │ + stc2l 7, cr15, [r4, #584]! @ 0x248 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r1, r5, r8, asr #14 │ │ │ │ + addeq r1, r5, r8, lsr #15 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec15a64 │ │ │ │ + bl 0xfec15a04 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3ee8b0 │ │ │ │ + bl 0x3ee850 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ msrcc R12_fiq, ip │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c7098 │ │ │ │ + bl 0x3c7038 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - stc2 7, cr15, [r8, #584] @ 0x248 │ │ │ │ + ldc2 7, cr15, [r8, #584]! @ 0x248 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - strdeq r1, [r5], r0 │ │ │ │ + addeq r1, r5, r0, asr r7 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec15abc │ │ │ │ + bl 0xfec15a5c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3ee908 │ │ │ │ + bl 0x3ee8a8 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ msrcc R8_fiq, sp │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c70f0 │ │ │ │ + bl 0x3c7090 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - ldc2l 7, cr15, [ip, #-584] @ 0xfffffdb8 │ │ │ │ + stc2 7, cr15, [ip, #584] @ 0x248 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - umulleq r1, r5, r8, r6 │ │ │ │ + strdeq r1, [r5], r8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec15b14 │ │ │ │ + bl 0xfec15ab4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3ee960 │ │ │ │ + bl 0x3ee900 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ @ instruction: 0x31acf64d │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c7148 │ │ │ │ + bl 0x3c70e8 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - ldc2 7, cr15, [r0, #-584]! @ 0xfffffdb8 │ │ │ │ + stc2l 7, cr15, [r0, #-584]! @ 0xfffffdb8 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r1, r5, r0, asr #12 │ │ │ │ + addeq r1, r5, r0, lsr #13 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec15b6c │ │ │ │ + bl 0xfec15b0c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3ee9b8 │ │ │ │ + bl 0x3ee958 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ teqpmi r0, sp, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c71a0 │ │ │ │ + bl 0x3c7140 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - stc2 7, cr15, [r4, #-584] @ 0xfffffdb8 │ │ │ │ + ldc2 7, cr15, [r4, #-584]! @ 0xfffffdb8 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r1, r5, r8, ror #11 │ │ │ │ + addeq r1, r5, r8, asr #12 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec15bc4 │ │ │ │ + bl 0xfec15b64 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3eea10 │ │ │ │ + bl 0x3ee9b0 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ orrseq pc, ip, fp, asr #12 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c71f8 │ │ │ │ + bl 0x3c7198 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - ldc2l 7, cr15, [r8], {146} @ 0x92 │ │ │ │ + stc2 7, cr15, [r8, #-584] @ 0xfffffdb8 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - umulleq r1, r5, r0, r5 │ │ │ │ + strdeq r1, [r5], r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec15c1c │ │ │ │ + bl 0xfec15bbc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3eea68 │ │ │ │ + bl 0x3eea08 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ msrne R8_usr, fp │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c7250 │ │ │ │ + bl 0x3c71f0 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - stc2 7, cr15, [ip], #584 @ 0x248 │ │ │ │ + ldc2l 7, cr15, [ip], {146} @ 0x92 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r1, r5, r8, lsr r5 │ │ │ │ + umulleq r1, r5, r8, r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec15c74 │ │ │ │ + bl 0xfec15c14 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3eeac0 │ │ │ │ + bl 0x3eea60 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ @ instruction: 0x11a4f64b │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c72a8 │ │ │ │ + bl 0x3c7248 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - stc2 7, cr15, [r0], {146} @ 0x92 │ │ │ │ + ldc2 7, cr15, [r0], #584 @ 0x248 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r1, r5, r0, ror #9 │ │ │ │ + addeq r1, r5, r0, asr #10 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec15ccc │ │ │ │ + bl 0xfec15c6c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3eeb18 │ │ │ │ + bl 0x3eeab8 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ msreq R12_usr, r8 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c7300 │ │ │ │ + bl 0x3c72a0 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - mrrc2 7, 9, pc, r4, cr2 @ │ │ │ │ + stc2 7, cr15, [r4], {146} @ 0x92 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r1, r5, r8, lsl #9 │ │ │ │ + addeq r1, r5, r8, ror #9 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec15d24 │ │ │ │ + bl 0xfec15cc4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3eeb70 │ │ │ │ + bl 0x3eeb10 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ @ instruction: 0x01a8f648 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c7358 │ │ │ │ + bl 0x3c72f8 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - stc2 7, cr15, [r8], #-584 @ 0xfffffdb8 │ │ │ │ + mrrc2 7, 9, pc, r8, cr2 @ │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r1, r5, r0, lsr r4 │ │ │ │ + umulleq r1, r5, r0, r4 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec15d7c │ │ │ │ + bl 0xfec15d1c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3eebc8 │ │ │ │ + bl 0x3eeb68 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ tstpvc r0, fp, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c73b0 │ │ │ │ + bl 0x3c7350 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - blx 0xffffca02 │ │ │ │ + stc2 7, cr15, [ip], #-584 @ 0xfffffdb8 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - ldrdeq r1, [r5], r8 │ │ │ │ + addeq r1, r5, r8, lsr r4 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec15dd4 │ │ │ │ + bl 0xfec15d74 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3eec20 │ │ │ │ + bl 0x3eebc0 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ orrsvc pc, r4, fp, asr #4 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c7408 │ │ │ │ + bl 0x3c73a8 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - blx 0xff4fca5a │ │ │ │ + stc2 7, cr15, [r0], {146} @ 0x92 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r1, r5, r0, lsl #7 │ │ │ │ + addeq r1, r5, r0, ror #7 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec15e2c │ │ │ │ + bl 0xfec15dcc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3eec78 │ │ │ │ + bl 0x3eec18 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ tstpeq r8, fp, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c7460 │ │ │ │ + bl 0x3c7400 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - blx 0xfe9fcab2 │ │ │ │ + blx 0xff5fca52 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r1, r5, r8, lsr #6 │ │ │ │ + addeq r1, r5, r8, lsl #7 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec15e84 │ │ │ │ + bl 0xfec15e24 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3eecd0 │ │ │ │ + bl 0x3eec70 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ cmppne r8, lr, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c74b8 │ │ │ │ + bl 0x3c7458 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - blx 0x1efcb0a │ │ │ │ + blx 0xfeafcaaa │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - ldrdeq r1, [r5], r0 │ │ │ │ + addeq r1, r5, r0, lsr r3 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec15edc │ │ │ │ + bl 0xfec15e7c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3eed28 │ │ │ │ + bl 0x3eecc8 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ bicseq pc, r4, lr, asr #4 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c7510 │ │ │ │ + bl 0x3c74b0 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - blx 0x13fcb62 │ │ │ │ + blx 0x1ffcb02 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r1, r5, r8, ror r2 │ │ │ │ + ldrdeq r1, [r5], r8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec15f34 │ │ │ │ + bl 0xfec15ed4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3eed80 │ │ │ │ + bl 0x3eed20 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ cmppeq r0, lr, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c7568 │ │ │ │ + bl 0x3c7508 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - blx 0x8fcbba │ │ │ │ + blx 0x14fcb5a │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r1, r5, r0, lsr #4 │ │ │ │ + addeq r1, r5, r0, lsl #5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec15f8c │ │ │ │ + bl 0xfec15f2c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3eedd8 │ │ │ │ + bl 0x3eed78 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ bicvc pc, ip, sp, asr #12 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c75c0 │ │ │ │ + bl 0x3c7560 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - blx 0xffdfcc10 │ │ │ │ + blx 0x9fcbb2 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r1, r5, r8, asr #3 │ │ │ │ + addeq r1, r5, r8, lsr #4 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec15fe4 │ │ │ │ + bl 0xfec15f84 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3eee30 │ │ │ │ + bl 0x3eedd0 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ mvnscc pc, fp, asr #4 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c7618 │ │ │ │ + bl 0x3c75b8 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - blx 0xff2fcc68 │ │ │ │ + blx 0xffefcc08 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r1, r5, r0, ror r1 │ │ │ │ + ldrdeq r1, [r5], r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1603c │ │ │ │ + bl 0xfec15fdc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3eee88 │ │ │ │ + bl 0x3eee28 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ cmnpmi ip, fp, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c7670 │ │ │ │ + bl 0x3c7610 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - blx 0xfe7fccc0 │ │ │ │ + blx 0xff3fcc60 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r1, r5, r8, lsl r1 │ │ │ │ + addeq r1, r5, r8, ror r1 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec16094 │ │ │ │ + bl 0xfec16034 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3eeee0 │ │ │ │ + bl 0x3eee80 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ tstppl r0, fp, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c76c8 │ │ │ │ + bl 0x3c7668 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - blx 0x1cfcd18 │ │ │ │ + blx 0xfe8fccb8 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r1, r5, r0, asr #1 │ │ │ │ + addeq r1, r5, r0, lsr #2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec160ec │ │ │ │ + bl 0xfec1608c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3eef38 │ │ │ │ + bl 0x3eeed8 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ asrscs pc, sl, #12 @ │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c7720 │ │ │ │ + bl 0x3c76c0 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - blx 0x11fcd70 │ │ │ │ + blx 0x1dfcd10 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r1, r5, r8, rrx │ │ │ │ + addeq r1, r5, r8, asr #1 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec16144 │ │ │ │ + bl 0xfec160e4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3eef90 │ │ │ │ + bl 0x3eef30 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ teqpcc r4, sl, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c7778 │ │ │ │ + bl 0x3c7718 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - blx 0x6fcdc8 │ │ │ │ + blx 0x12fcd68 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r1, r5, r0, lsl r0 │ │ │ │ + addeq r1, r5, r0, ror r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1619c │ │ │ │ + bl 0xfec1613c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3eefe8 │ │ │ │ + bl 0x3eef88 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ @ instruction: 0x31b8f64a │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c77d0 │ │ │ │ + bl 0x3c7770 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xf9ecf792 │ │ │ │ + blx 0x7fcdc0 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - @ instruction: 0x00850fb8 │ │ │ │ + addeq r1, r5, r8, lsl r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec161f4 │ │ │ │ + bl 0xfec16194 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3ef040 │ │ │ │ + bl 0x3eefe0 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ orrsvc pc, r8, sl, asr #4 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c7828 │ │ │ │ + bl 0x3c77c8 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xf9c0f792 │ │ │ │ + @ instruction: 0xf9f0f792 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r0, r5, r0, ror #30 │ │ │ │ + addeq r0, r5, r0, asr #31 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1624c │ │ │ │ + bl 0xfec161ec │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3ef098 │ │ │ │ + bl 0x3ef038 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ tstpeq ip, sl, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c7880 │ │ │ │ + bl 0x3c7820 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xf994f792 │ │ │ │ + @ instruction: 0xf9c4f792 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r0, r5, r8, lsl #30 │ │ │ │ + addeq r0, r5, r8, ror #30 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec162a4 │ │ │ │ + bl 0xfec16244 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3ef0f0 │ │ │ │ + bl 0x3ef090 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ asreq pc, sl, #12 @ │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c78d8 │ │ │ │ + bl 0x3c7878 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xf968f792 │ │ │ │ + @ instruction: 0xf998f792 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - @ instruction: 0x00850eb0 │ │ │ │ + addeq r0, r5, r0, lsl pc │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec162fc │ │ │ │ + bl 0xfec1629c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3ef148 │ │ │ │ + bl 0x3ef0e8 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ bicvs pc, r8, ip, asr #12 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c7930 │ │ │ │ + bl 0x3c78d0 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xf93cf792 │ │ │ │ + @ instruction: 0xf96cf792 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r0, r5, r8, asr lr │ │ │ │ + @ instruction: 0x00850eb8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec16354 │ │ │ │ + bl 0xfec162f4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3ef1a0 │ │ │ │ + bl 0x3ef140 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ cmppvc ip, ip, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c7988 │ │ │ │ + bl 0x3c7928 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xf910f792 │ │ │ │ + @ instruction: 0xf940f792 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r0, r5, r0, lsl #28 │ │ │ │ + addeq r0, r5, r0, ror #28 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec163ac │ │ │ │ + bl 0xfec1634c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3ef1f8 │ │ │ │ + bl 0x3ef198 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ bicsvc pc, r0, ip, asr #12 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c79e0 │ │ │ │ + bl 0x3c7980 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xf8e4f792 │ │ │ │ + @ instruction: 0xf914f792 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r0, r5, r8, lsr #27 │ │ │ │ + addeq r0, r5, r8, lsl #28 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec16404 │ │ │ │ + bl 0xfec163a4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3ef250 │ │ │ │ + bl 0x3ef1f0 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ orrsne pc, ip, sp, asr #12 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c7a38 │ │ │ │ + bl 0x3c79d8 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xf8b8f792 │ │ │ │ + @ instruction: 0xf8e8f792 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r0, r5, r0, asr sp │ │ │ │ + @ instruction: 0x00850db0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1645c │ │ │ │ + bl 0xfec163fc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3ef2a8 │ │ │ │ + bl 0x3ef248 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ msrcs R8_usr, sp │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c7a90 │ │ │ │ + bl 0x3c7a30 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xf88cf792 │ │ │ │ + @ instruction: 0xf8bcf792 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - strdeq r0, [r5], r8 │ │ │ │ + addeq r0, r5, r8, asr sp │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec164b4 │ │ │ │ + bl 0xfec16454 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3ef300 │ │ │ │ + bl 0x3ef2a0 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ @ instruction: 0x21a4f64d │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c7ae8 │ │ │ │ + bl 0x3c7a88 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xf860f792 │ │ │ │ + @ instruction: 0xf890f792 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r0, r5, r0, lsr #25 │ │ │ │ + addeq r0, r5, r0, lsl #26 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1650c │ │ │ │ + bl 0xfec164ac │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3ef358 │ │ │ │ + bl 0x3ef2f8 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ mvneq pc, r8, asr #4 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c7b40 │ │ │ │ + bl 0x3c7ae0 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xf834f792 │ │ │ │ + @ instruction: 0xf864f792 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r0, r5, r8, asr #24 │ │ │ │ + addeq r0, r5, r8, lsr #25 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec16564 │ │ │ │ + bl 0xfec16504 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3ef3b0 │ │ │ │ + bl 0x3ef350 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ cmnpne r0, r8, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c7b98 │ │ │ │ + bl 0x3c7b38 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xf808f792 │ │ │ │ + @ instruction: 0xf838f792 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - strdeq r0, [r5], r0 @ │ │ │ │ + addeq r0, r5, r0, asr ip │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec165bc │ │ │ │ + bl 0xfec1655c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3ef408 │ │ │ │ + bl 0x3ef3a8 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ mvnvc pc, r7, asr #12 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c7bf0 │ │ │ │ + bl 0x3c7b90 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xffdcf791 │ │ │ │ + @ instruction: 0xf80cf792 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - umulleq r0, r5, r8, fp │ │ │ │ + strdeq r0, [r5], r8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec16614 │ │ │ │ + bl 0xfec165b4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3ef460 │ │ │ │ + bl 0x3ef400 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ msreq (UNDEF: 104), r8 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c7c48 │ │ │ │ + bl 0x3c7be8 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xffb0f791 │ │ │ │ + @ instruction: 0xffe0f791 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r0, r5, r0, asr #22 │ │ │ │ + addeq r0, r5, r0, lsr #23 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1666c │ │ │ │ + bl 0xfec1660c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3ef4b8 │ │ │ │ + bl 0x3ef458 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ orrpl pc, r4, fp, asr #4 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c7ca0 │ │ │ │ + bl 0x3c7c40 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xff84f791 │ │ │ │ + @ instruction: 0xffb4f791 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r0, r5, r8, ror #21 │ │ │ │ + addeq r0, r5, r8, asr #22 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec166c4 │ │ │ │ + bl 0xfec16664 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3ef510 │ │ │ │ + bl 0x3ef4b0 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ tstpvs r8, fp, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c7cf8 │ │ │ │ + bl 0x3c7c98 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xff58f791 │ │ │ │ + @ instruction: 0xff88f791 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - umulleq r0, r5, r0, sl │ │ │ │ + strdeq r0, [r5], r0 @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1671c │ │ │ │ + bl 0xfec166bc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3ef568 │ │ │ │ + bl 0x3ef508 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ orrvs pc, ip, fp, asr #4 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c7d50 │ │ │ │ + bl 0x3c7cf0 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xff2cf791 │ │ │ │ + @ instruction: 0xff5cf791 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r0, r5, r8, lsr sl │ │ │ │ + umulleq r0, r5, r8, sl │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec16774 │ │ │ │ + bl 0xfec16714 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3ef5c0 │ │ │ │ + bl 0x3ef560 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ cmppvc r8, sp, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c7da8 │ │ │ │ + bl 0x3c7d48 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xff00f791 │ │ │ │ + @ instruction: 0xff30f791 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r0, r5, r0, ror #19 │ │ │ │ + addeq r0, r5, r0, asr #20 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec167cc │ │ │ │ + bl 0xfec1676c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3ef618 │ │ │ │ + bl 0x3ef5b8 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ msrcs (UNDEF: 108), fp │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c7e00 │ │ │ │ + bl 0x3c7da0 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - mrc2 7, 6, pc, cr4, cr1, {4} │ │ │ │ + @ instruction: 0xff04f791 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r0, r5, r8, lsl #19 │ │ │ │ + addeq r0, r5, r8, ror #19 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec16824 │ │ │ │ + bl 0xfec167c4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3ef670 │ │ │ │ + bl 0x3ef610 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ mvnscs pc, fp, asr #4 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c7e58 │ │ │ │ + bl 0x3c7df8 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - mcr2 7, 5, pc, cr8, cr1, {4} @ │ │ │ │ + mrc2 7, 6, pc, cr8, cr1, {4} │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r0, r5, r0, lsr r9 │ │ │ │ + umulleq r0, r5, r0, r9 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1687c │ │ │ │ + bl 0xfec1681c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3ef6c8 │ │ │ │ + bl 0x3ef668 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ cmnpcc r4, fp, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c7eb0 │ │ │ │ + bl 0x3c7e50 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - mrc2 7, 3, pc, cr12, cr1, {4} │ │ │ │ + mcr2 7, 5, pc, cr12, cr1, {4} @ │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - ldrdeq r0, [r5], r8 │ │ │ │ + addeq r0, r5, r8, lsr r9 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec168d4 │ │ │ │ + bl 0xfec16874 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3ef720 │ │ │ │ + bl 0x3ef6c0 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ msrne R12_usr, sl │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c7f08 │ │ │ │ + bl 0x3c7ea8 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - mrc2 7, 2, pc, cr0, cr1, {4} │ │ │ │ + mcr2 7, 4, pc, cr0, cr1, {4} @ │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r0, r5, r0, lsl #17 │ │ │ │ + addeq r0, r5, r0, ror #17 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1692c │ │ │ │ + bl 0xfec168cc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3ef778 │ │ │ │ + bl 0x3ef718 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ @ instruction: 0x11a8f64a │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c7f60 │ │ │ │ + bl 0x3c7f00 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - mcr2 7, 1, pc, cr4, cr1, {4} @ │ │ │ │ + mrc2 7, 2, pc, cr4, cr1, {4} │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r0, r5, r8, lsr #16 │ │ │ │ + addeq r0, r5, r8, lsl #17 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec16984 │ │ │ │ + bl 0xfec16924 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3ef7d0 │ │ │ │ + bl 0x3ef770 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ msrcs R12_fiq, sl │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c7fb8 │ │ │ │ + bl 0x3c7f58 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - ldc2l 7, cr15, [r8, #580]! @ 0x244 │ │ │ │ + mcr2 7, 1, pc, cr8, cr1, {4} @ │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - ldrdeq r0, [r5], r0 @ │ │ │ │ + addeq r0, r5, r0, lsr r8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec169dc │ │ │ │ + bl 0xfec1697c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3ef828 │ │ │ │ + bl 0x3ef7c8 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ tstpvs ip, sl, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c8010 │ │ │ │ + bl 0x3c7fb0 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - stc2l 7, cr15, [ip, #580] @ 0x244 │ │ │ │ + ldc2l 7, cr15, [ip, #580]! @ 0x244 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r0, r5, r8, ror r7 │ │ │ │ + ldrdeq r0, [r5], r8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec16a34 │ │ │ │ + bl 0xfec169d4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3ef880 │ │ │ │ + bl 0x3ef820 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ orrsvs pc, r0, sl, asr #4 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c8068 │ │ │ │ + bl 0x3c8008 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - stc2 7, cr15, [r0, #580]! @ 0x244 │ │ │ │ + ldc2l 7, cr15, [r0, #580] @ 0x244 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r0, r5, r0, lsr #14 │ │ │ │ + addeq r0, r5, r0, lsl #15 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec16a8c │ │ │ │ + bl 0xfec16a2c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3ef8d8 │ │ │ │ + bl 0x3ef878 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ tstpvc r4, sl, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c80c0 │ │ │ │ + bl 0x3c8060 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - ldc2l 7, cr15, [r4, #-580]! @ 0xfffffdbc │ │ │ │ + stc2 7, cr15, [r4, #580]! @ 0x244 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r0, r5, r8, asr #13 │ │ │ │ + addeq r0, r5, r8, lsr #14 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec16ae4 │ │ │ │ + bl 0xfec16a84 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3ef930 │ │ │ │ + bl 0x3ef8d0 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ teqppl ip, ip, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c8118 │ │ │ │ + bl 0x3c80b8 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - stc2l 7, cr15, [r8, #-580] @ 0xfffffdbc │ │ │ │ + ldc2l 7, cr15, [r8, #-580]! @ 0xfffffdbc │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r0, r5, r0, ror r6 │ │ │ │ + ldrdeq r0, [r5], r0 @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec16b3c │ │ │ │ + bl 0xfec16adc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3ef988 │ │ │ │ + bl 0x3ef928 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ bicpl pc, r0, ip, asr #12 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c8170 │ │ │ │ + bl 0x3c8110 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - ldc2 7, cr15, [ip, #-580] @ 0xfffffdbc │ │ │ │ + stc2l 7, cr15, [ip, #-580] @ 0xfffffdbc │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r0, r5, r8, lsl r6 │ │ │ │ + addeq r0, r5, r8, ror r6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec16b94 │ │ │ │ + bl 0xfec16b34 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3ef9e0 │ │ │ │ + bl 0x3ef980 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ cmppvs r4, ip, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c81c8 │ │ │ │ + bl 0x3c8168 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - ldc2l 7, cr15, [r0], #580 @ 0x244 │ │ │ │ + stc2 7, cr15, [r0, #-580]! @ 0xfffffdbc │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r0, r5, r0, asr #11 │ │ │ │ + addeq r0, r5, r0, lsr #12 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec16bec │ │ │ │ + bl 0xfec16b8c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3efa38 │ │ │ │ + bl 0x3ef9d8 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ msrne R12_fiq, r8 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c8220 │ │ │ │ + bl 0x3c81c0 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - stc2l 7, cr15, [r4], {145} @ 0x91 │ │ │ │ + ldc2l 7, cr15, [r4], #580 @ 0x244 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r0, r5, r8, ror #10 │ │ │ │ + addeq r0, r5, r8, asr #11 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec16c44 │ │ │ │ + bl 0xfec16be4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3efa90 │ │ │ │ + bl 0x3efa30 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ asrsne pc, r8, #12 @ │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c8278 │ │ │ │ + bl 0x3c8218 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - ldc2 7, cr15, [r8], {145} @ 0x91 │ │ │ │ + stc2l 7, cr15, [r8], {145} @ 0x91 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r0, r5, r0, lsl r5 │ │ │ │ + addeq r0, r5, r0, ror r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec16c9c │ │ │ │ + bl 0xfec16c3c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3efae8 │ │ │ │ + bl 0x3efa88 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ tstpvc ip, r8, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c82d0 │ │ │ │ + bl 0x3c8270 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - stc2l 7, cr15, [ip], #-580 @ 0xfffffdbc │ │ │ │ + ldc2 7, cr15, [ip], {145} @ 0x91 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - @ instruction: 0x008504b8 │ │ │ │ + addeq r0, r5, r8, lsl r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec16cf4 │ │ │ │ + bl 0xfec16c94 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3efb40 │ │ │ │ + bl 0x3efae0 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ asrvc pc, r8, #4 @ │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c8328 │ │ │ │ + bl 0x3c82c8 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - mcrr2 7, 9, pc, r0, cr1 @ │ │ │ │ + ldc2l 7, cr15, [r0], #-580 @ 0xfffffdbc │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r0, r5, r0, ror #8 │ │ │ │ + addeq r0, r5, r0, asr #9 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec16d4c │ │ │ │ + bl 0xfec16cec │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3efb98 │ │ │ │ + bl 0x3efb38 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ tstpvs r4, r8, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c8380 │ │ │ │ + bl 0x3c8320 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - ldc2 7, cr15, [r4], {145} @ 0x91 │ │ │ │ + mcrr2 7, 9, pc, r4, cr1 @ │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r0, r5, r8, lsl #8 │ │ │ │ + addeq r0, r5, r8, ror #8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec16da4 │ │ │ │ + bl 0xfec16d44 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3efbf0 │ │ │ │ + bl 0x3efb90 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ orrsvs pc, r8, r8, asr #4 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c83d8 │ │ │ │ + bl 0x3c8378 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - blx 0xffafda26 │ │ │ │ + ldc2 7, cr15, [r8], {145} @ 0x91 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - @ instruction: 0x008503b0 │ │ │ │ + addeq r0, r5, r0, lsl r4 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec16dfc │ │ │ │ + bl 0xfec16d9c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3efc48 │ │ │ │ + bl 0x3efbe8 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ msrmi R12_fiq, lr │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c8430 │ │ │ │ + bl 0x3c83d0 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - blx 0xfeffda7e │ │ │ │ + blx 0xffbfda1e │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r0, r5, r8, asr r3 │ │ │ │ + @ instruction: 0x008503b8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec16e54 │ │ │ │ + bl 0xfec16df4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3efca0 │ │ │ │ + bl 0x3efc40 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ asrsmi pc, lr, #12 @ │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c8488 │ │ │ │ + bl 0x3c8428 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - blx 0xfe4fdad6 │ │ │ │ + blx 0xff0fda76 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r0, r5, r0, lsl #6 │ │ │ │ + addeq r0, r5, r0, ror #6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec16eac │ │ │ │ + bl 0xfec16e4c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3efcf8 │ │ │ │ + bl 0x3efc98 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ teqppl r4, lr, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c84e0 │ │ │ │ + bl 0x3c8480 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - blx 0x19fdb2e │ │ │ │ + blx 0xfe5fdace │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r0, r5, r8, lsr #5 │ │ │ │ + addeq r0, r5, r8, lsl #6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec16f04 │ │ │ │ + bl 0xfec16ea4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3efd50 │ │ │ │ + bl 0x3efcf0 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ @ instruction: 0x51b8f64e │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c8538 │ │ │ │ + bl 0x3c84d8 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - blx 0xefdb86 │ │ │ │ + blx 0x1afdb26 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r0, r5, r0, asr r2 │ │ │ │ + @ instruction: 0x008502b0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec16f5c │ │ │ │ + bl 0xfec16efc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3efda8 │ │ │ │ + bl 0x3efd48 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ mvnspl pc, sp, asr #12 │ │ │ │ orrseq pc, r1, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c8590 │ │ │ │ + bl 0x3c8530 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - blx 0x3fdbde │ │ │ │ + blx 0xffdb7e │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - strdeq r0, [r5], r8 │ │ │ │ + addeq r0, r5, r8, asr r2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec16fb4 │ │ │ │ + bl 0xfec16f54 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3efe00 │ │ │ │ + bl 0x3efda0 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ tstpeq ip, lr, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r1, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c85e8 │ │ │ │ + bl 0x3c8588 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - blx 0xff8fdc34 │ │ │ │ + blx 0x4fdbd6 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r0, r5, r0, lsr #3 │ │ │ │ + addeq r0, r5, r0, lsl #4 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1700c │ │ │ │ + bl 0xfec16fac │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3efe58 │ │ │ │ + bl 0x3efdf8 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ cmnppl r8, sp, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r1, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c8640 │ │ │ │ + bl 0x3c85e0 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - blx 0xfedfdc8c │ │ │ │ + blx 0xff9fdc2c │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r0, r5, r8, asr #2 │ │ │ │ + addeq r0, r5, r8, lsr #3 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec17064 │ │ │ │ + bl 0xfec17004 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3efeb0 │ │ │ │ + bl 0x3efe50 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ orrvc pc, r8, sp, asr #12 │ │ │ │ orrseq pc, r1, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c8698 │ │ │ │ + bl 0x3c8638 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - blx 0xfe2fdce4 │ │ │ │ + blx 0xfeefdc84 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - strdeq r0, [r5], r0 @ │ │ │ │ + addeq r0, r5, r0, asr r1 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec170bc │ │ │ │ + bl 0xfec1705c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3eff08 │ │ │ │ + bl 0x3efea8 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ mvnsmi pc, sp, asr #12 │ │ │ │ orrseq pc, r1, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c86f0 │ │ │ │ + bl 0x3c8690 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - blx 0x17fdd3c │ │ │ │ + blx 0xfe3fdcdc │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - umulleq r0, r5, r8, r0 │ │ │ │ + strdeq r0, [r5], r8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec17114 │ │ │ │ + bl 0xfec170b4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3eff60 │ │ │ │ + bl 0x3eff00 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ tstpvc r4, sp, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r1, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c8748 │ │ │ │ + bl 0x3c86e8 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - blx 0xcfdd94 │ │ │ │ + blx 0x18fdd34 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r0, r5, r0, asr #32 │ │ │ │ + addeq r0, r5, r0, lsr #1 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1716c │ │ │ │ + bl 0xfec1710c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3effb8 │ │ │ │ + bl 0x3eff58 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ cmnpmi r0, sp, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r1, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c87a0 │ │ │ │ + bl 0x3c8740 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - blx 0x1fddec │ │ │ │ + blx 0xdfdd8c │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq pc, r4, r8, ror #31 │ │ │ │ + addeq r0, r5, r8, asr #32 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec171c4 │ │ │ │ + bl 0xfec17164 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f0010 │ │ │ │ + bl 0x3effb0 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ orrvs pc, r0, sp, asr #12 │ │ │ │ orrseq pc, r1, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c87f8 │ │ │ │ + bl 0x3c8798 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xf9d8f791 │ │ │ │ + blx 0x2fdde4 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - umulleq pc, r4, r0, pc @ │ │ │ │ + strdeq pc, [r4], r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1721c │ │ │ │ + bl 0xfec171bc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f0068 │ │ │ │ + bl 0x3f0008 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ msrpl (UNDEF: 104), r1 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c8850 │ │ │ │ + bl 0x3c87f0 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xf9acf791 │ │ │ │ + @ instruction: 0xf9dcf791 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq pc, r4, r8, lsr pc @ │ │ │ │ + umulleq pc, r4, r8, pc @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec17274 │ │ │ │ + bl 0xfec17214 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f00c0 │ │ │ │ + bl 0x3f0060 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ mvnpl pc, r1, asr #12 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c88a8 │ │ │ │ + bl 0x3c8848 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xf980f791 │ │ │ │ + @ instruction: 0xf9b0f791 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq pc, r4, r0, ror #29 │ │ │ │ + addeq pc, r4, r0, asr #30 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec172cc │ │ │ │ + bl 0xfec1726c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f0118 │ │ │ │ + bl 0x3f00b8 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ cmnpvs r0, r1, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c8900 │ │ │ │ + bl 0x3c88a0 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xf954f791 │ │ │ │ + @ instruction: 0xf984f791 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq pc, r4, r8, lsl #29 │ │ │ │ + addeq pc, r4, r8, ror #29 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec17324 │ │ │ │ + bl 0xfec172c4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f0170 │ │ │ │ + bl 0x3f0110 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ bicscc pc, ip, r1, asr #12 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c8958 │ │ │ │ + bl 0x3c88f8 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xf928f791 │ │ │ │ + @ instruction: 0xf958f791 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq pc, r4, r0, lsr lr @ │ │ │ │ + umulleq pc, r4, r0, lr @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1737c │ │ │ │ + bl 0xfec1731c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f01c8 │ │ │ │ + bl 0x3f0168 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ msrmi (UNDEF: 96), r1 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c89b0 │ │ │ │ + bl 0x3c8950 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xf8fcf791 │ │ │ │ + @ instruction: 0xf92cf791 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - ldrdeq pc, [r4], r8 │ │ │ │ + addeq pc, r4, r8, lsr lr @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec173d4 │ │ │ │ + bl 0xfec17374 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f0220 │ │ │ │ + bl 0x3f01c0 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ mvnmi pc, r1, asr #12 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c8a08 │ │ │ │ + bl 0x3c89a8 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xf8d0f791 │ │ │ │ + @ instruction: 0xf900f791 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq pc, r4, r0, lsl #27 │ │ │ │ + addeq pc, r4, r0, ror #27 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1742c │ │ │ │ + bl 0xfec173cc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f0278 │ │ │ │ + bl 0x3f0218 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ cmppne r4, r2, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c8a60 │ │ │ │ + bl 0x3c8a00 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xf8a4f791 │ │ │ │ + @ instruction: 0xf8d4f791 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq pc, r4, r8, lsr #26 │ │ │ │ + addeq pc, r4, r8, lsl #27 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec17484 │ │ │ │ + bl 0xfec17424 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f02d0 │ │ │ │ + bl 0x3f0270 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ bicne pc, r8, r2, asr #12 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c8ab8 │ │ │ │ + bl 0x3c8a58 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xf878f791 │ │ │ │ + @ instruction: 0xf8a8f791 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - ldrdeq pc, [r4], r0 │ │ │ │ + addeq pc, r4, r0, lsr sp @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec174dc │ │ │ │ + bl 0xfec1747c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f0328 │ │ │ │ + bl 0x3f02c8 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ cmppcs ip, r2, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c8b10 │ │ │ │ + bl 0x3c8ab0 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xf84cf791 │ │ │ │ + @ instruction: 0xf87cf791 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq pc, r4, r8, ror ip @ │ │ │ │ + ldrdeq pc, [r4], r8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec17534 │ │ │ │ + bl 0xfec174d4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf6480fe0 │ │ │ │ - vqdmlal.s q9, d16, d0[3] │ │ │ │ + vqdmlal.s q9, d0, d0[3] │ │ │ │ addlt r0, r6, r3, lsr r3 │ │ │ │ ldmdavc r8, {r2, r9, sl, lr}^ │ │ │ │ smlabtcs r4, sp, r9, lr │ │ │ │ - stc2 7, cr15, [sl], #576 @ 0x240 │ │ │ │ + ldc2l 7, cr15, [sl], {144} @ 0x90 │ │ │ │ vmov.32 r4, d13[0] │ │ │ │ - bls 0x1f4118 │ │ │ │ + bls 0x1f40b8 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ @ instruction: 0xf85c9905 │ │ │ │ ldrmi r3, [r8], #-3 │ │ │ │ andls r4, r2, r9, lsl r4 │ │ │ │ stmib sp, {r3, r4, r7, fp, ip}^ │ │ │ │ @ instruction: 0xf64d1000 │ │ │ │ vmla.f d19, d0, d0[6] │ │ │ │ strtmi r0, [r3], #-401 @ 0xfffffe6f │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ - @ instruction: 0xf818f791 │ │ │ │ + @ instruction: 0xf848f791 │ │ │ │ andcs fp, r0, r6 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq pc, r4, ip, lsl #24 │ │ │ │ + addeq pc, r4, ip, ror #24 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec175a0 │ │ │ │ + bl 0xfec17540 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf6480fe0 │ │ │ │ - vqdmlal.s q9, d16, d0[3] │ │ │ │ + vqdmlal.s q9, d0, d0[3] │ │ │ │ addlt r0, r6, r3, lsr r3 │ │ │ │ ldmdavc r8, {r2, r9, sl, lr}^ │ │ │ │ smlabtcs r4, sp, r9, lr │ │ │ │ - ldc2l 7, cr15, [r4], #-576 @ 0xfffffdc0 │ │ │ │ + stc2 7, cr15, [r4], #576 @ 0x240 │ │ │ │ vmov.32 r4, d13[0] │ │ │ │ - bls 0x1f4184 │ │ │ │ + bls 0x1f4124 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ @ instruction: 0xf85c9905 │ │ │ │ ldrmi r3, [r8], #-3 │ │ │ │ andls r4, r2, r9, lsl r4 │ │ │ │ stmib sp, {r3, r4, r7, fp, ip}^ │ │ │ │ @ instruction: 0xf64d1000 │ │ │ │ vmla.f d19, d16, d0[7] │ │ │ │ strtmi r0, [r3], #-401 @ 0xfffffe6f │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ - @ instruction: 0xffe2f790 │ │ │ │ + @ instruction: 0xf812f791 │ │ │ │ andcs fp, r0, r6 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq pc, r4, r0, lsr #23 │ │ │ │ + addeq pc, r4, r0, lsl #24 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1760c │ │ │ │ + bl 0xfec175ac │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4c43d4 │ │ │ │ + blmi 0x4c4374 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ @ instruction: 0xf6403003 │ │ │ │ vmull.s8 , d16, d16 │ │ │ │ - bl 0x183678 │ │ │ │ + bl 0x183618 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf7900000 │ │ │ │ - andlt pc, r3, r9, lsl #31 │ │ │ │ + @ instruction: 0xb003ffb9 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq pc, r4, sl, asr #22 │ │ │ │ + addeq pc, r4, sl, lsr #23 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec17660 │ │ │ │ + bl 0xfec17600 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4c4428 │ │ │ │ + blmi 0x4c43c8 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ @ instruction: 0xf6403003 │ │ │ │ vmull.s8 q10, d0, d20 │ │ │ │ - bl 0x1836cc │ │ │ │ + bl 0x18366c │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf7900000 │ │ │ │ - andlt pc, r3, pc, asr pc @ │ │ │ │ + andlt pc, r3, pc, lsl #31 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - strdeq pc, [r4], r6 │ │ │ │ + addeq pc, r4, r6, asr fp @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec176b4 │ │ │ │ + bl 0xfec17654 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4c447c │ │ │ │ + blmi 0x4c441c │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ @ instruction: 0xf6403003 │ │ │ │ vmull.s8 q10, d16, d24 │ │ │ │ - bl 0x183720 │ │ │ │ + bl 0x1836c0 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf7900000 │ │ │ │ - andlt pc, r3, r5, lsr pc @ │ │ │ │ + andlt pc, r3, r5, ror #30 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq pc, r4, r2, lsr #21 │ │ │ │ + addeq pc, r4, r2, lsl #22 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec17708 │ │ │ │ + bl 0xfec176a8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4c44d0 │ │ │ │ + blmi 0x4c4470 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ @ instruction: 0xf6403003 │ │ │ │ vmull.s8 , d0, d28 │ │ │ │ - bl 0x183774 │ │ │ │ + bl 0x183714 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf7900000 │ │ │ │ - andlt pc, r3, fp, lsl #30 │ │ │ │ + andlt pc, r3, fp, lsr pc @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq pc, r4, lr, asr #20 │ │ │ │ + addeq pc, r4, lr, lsr #21 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1775c │ │ │ │ + bl 0xfec176fc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4c4524 │ │ │ │ + blmi 0x4c44c4 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ @ instruction: 0xf6403003 │ │ │ │ @ instruction: 0xf2c05cb0 │ │ │ │ - bl 0x1837c8 │ │ │ │ + bl 0x183768 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf7900000 │ │ │ │ - andlt pc, r3, r1, ror #29 │ │ │ │ + andlt pc, r3, r1, lsl pc @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - strdeq pc, [r4], sl │ │ │ │ + addeq pc, r4, sl, asr sl @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec177b0 │ │ │ │ + bl 0xfec17750 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4c4578 │ │ │ │ + blmi 0x4c4518 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ @ instruction: 0xf6403003 │ │ │ │ vmvn.i32 d22, #1279 @ 0x000004ff │ │ │ │ - bl 0x18381c │ │ │ │ + bl 0x1837bc │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf7900000 │ │ │ │ - @ instruction: 0xb003feb7 │ │ │ │ + andlt pc, r3, r7, ror #29 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq pc, r4, r6, lsr #19 │ │ │ │ + addeq pc, r4, r6, lsl #20 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec17804 │ │ │ │ + bl 0xfec177a4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4c45cc │ │ │ │ + blmi 0x4c456c │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ vhadd.s8 d19, d0, d3 │ │ │ │ vmvn.i32 , #255 @ 0x000000ff │ │ │ │ - bl 0x183870 │ │ │ │ + bl 0x183810 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf7900000 │ │ │ │ - andlt pc, r3, sp, lsl #29 │ │ │ │ + @ instruction: 0xb003febd │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq pc, r4, r2, asr r9 @ │ │ │ │ + @ instruction: 0x0084f9b2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec17858 │ │ │ │ + bl 0xfec177f8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4c4620 │ │ │ │ + blmi 0x4c45c0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ vhadd.s8 d19, d0, d3 │ │ │ │ @ instruction: 0xf2c05cf4 │ │ │ │ - bl 0x1838c4 │ │ │ │ + bl 0x183864 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf7900000 │ │ │ │ - andlt pc, r3, r3, ror #28 │ │ │ │ + mullt r3, r3, lr │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - strdeq pc, [r4], lr │ │ │ │ + addeq pc, r4, lr, asr r9 @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec178ac │ │ │ │ + bl 0xfec1784c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4c4674 │ │ │ │ + blmi 0x4c4614 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ vhadd.s8 d19, d0, d3 │ │ │ │ vmvn.i32 q11, #2303 @ 0x000008ff │ │ │ │ - bl 0x183918 │ │ │ │ + bl 0x1838b8 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf7900000 │ │ │ │ - andlt pc, r3, r9, lsr lr @ │ │ │ │ + andlt pc, r3, r9, ror #28 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq pc, r4, sl, lsr #17 │ │ │ │ + addeq pc, r4, sl, lsl #18 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec17900 │ │ │ │ + bl 0xfec178a0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4c46c8 │ │ │ │ + blmi 0x4c4668 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ vhadd.s8 d19, d0, d3 │ │ │ │ @ instruction: 0xf2c06cfc │ │ │ │ - bl 0x18396c │ │ │ │ + bl 0x18390c │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf7900000 │ │ │ │ - andlt pc, r3, pc, lsl #28 │ │ │ │ + andlt pc, r3, pc, lsr lr @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq pc, r4, r6, asr r8 @ │ │ │ │ + @ instruction: 0x0084f8b6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec17954 │ │ │ │ + bl 0xfec178f4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4c471c │ │ │ │ + blmi 0x4c46bc │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ vhadd.s8 d19, d0, d3 │ │ │ │ vmull.s8 , d16, d0 │ │ │ │ - bl 0x1839c0 │ │ │ │ + bl 0x183960 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf7900000 │ │ │ │ - andlt pc, r3, r5, ror #27 │ │ │ │ + andlt pc, r3, r5, lsl lr @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq pc, r4, r2, lsl #16 │ │ │ │ + addeq pc, r4, r2, ror #16 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec179a8 │ │ │ │ + bl 0xfec17948 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4c4770 │ │ │ │ + blmi 0x4c4710 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ @ instruction: 0xf6403003 │ │ │ │ vmull.s8 q8, d0, d4 │ │ │ │ - bl 0x183a14 │ │ │ │ + bl 0x1839b4 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf7900000 │ │ │ │ - @ instruction: 0xb003fdbb │ │ │ │ + andlt pc, r3, fp, ror #27 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq pc, r4, lr, lsr #15 │ │ │ │ + addeq pc, r4, lr, lsl #16 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec179fc │ │ │ │ + bl 0xfec1799c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4c47c4 │ │ │ │ + blmi 0x4c4764 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ @ instruction: 0xf6403003 │ │ │ │ vmull.s8 q8, d16, d8 │ │ │ │ - bl 0x183a68 │ │ │ │ + bl 0x183a08 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf7900000 │ │ │ │ - mullt r3, r1, sp │ │ │ │ + andlt pc, r3, r1, asr #27 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq pc, r4, sl, asr r7 @ │ │ │ │ + @ instruction: 0x0084f7ba │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec17a50 │ │ │ │ + bl 0xfec179f0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4c4818 │ │ │ │ + blmi 0x4c47b8 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ @ instruction: 0xf6403003 │ │ │ │ vmull.s8 , d0, d12 │ │ │ │ - bl 0x183abc │ │ │ │ + bl 0x183a5c │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf7900000 │ │ │ │ - andlt pc, r3, r7, ror #26 │ │ │ │ + mullt r3, r7, sp │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq pc, r4, r6, lsl #14 │ │ │ │ + addeq pc, r4, r6, ror #14 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec17aa4 │ │ │ │ + bl 0xfec17a44 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4c486c │ │ │ │ + blmi 0x4c480c │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ @ instruction: 0xf6403003 │ │ │ │ @ instruction: 0xf2c01c90 │ │ │ │ - bl 0x183b10 │ │ │ │ + bl 0x183ab0 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf7900000 │ │ │ │ - andlt pc, r3, sp, lsr sp @ │ │ │ │ + andlt pc, r3, sp, ror #26 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - @ instruction: 0x0084f6b2 │ │ │ │ + addeq pc, r4, r2, lsl r7 @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec17af8 │ │ │ │ + bl 0xfec17a98 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4c48c0 │ │ │ │ + blmi 0x4c4860 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ @ instruction: 0xf6403003 │ │ │ │ vmov.i32 d18, #1279 @ 0x000004ff │ │ │ │ - bl 0x183b64 │ │ │ │ + bl 0x183b04 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf7900000 │ │ │ │ - andlt pc, r3, r3, lsl sp @ │ │ │ │ + andlt pc, r3, r3, asr #26 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq pc, r4, lr, asr r6 @ │ │ │ │ + @ instruction: 0x0084f6be │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec17b4c │ │ │ │ + bl 0xfec17aec │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4c4914 │ │ │ │ + blmi 0x4c48b4 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ @ instruction: 0xf6403003 │ │ │ │ @ instruction: 0xf2c02c98 │ │ │ │ - bl 0x183bb8 │ │ │ │ + bl 0x183b58 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf7900000 │ │ │ │ - andlt pc, r3, r9, ror #25 │ │ │ │ + andlt pc, r3, r9, lsl sp @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq pc, r4, sl, lsl #12 │ │ │ │ + addeq pc, r4, sl, ror #12 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec17ba0 │ │ │ │ + bl 0xfec17b40 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4c4968 │ │ │ │ + blmi 0x4c4908 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ @ instruction: 0xf6403003 │ │ │ │ vmov.i32 d19, #3327 @ 0x00000cff │ │ │ │ - bl 0x183c0c │ │ │ │ + bl 0x183bac │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf7900000 │ │ │ │ - @ instruction: 0xb003fcbf │ │ │ │ + andlt pc, r3, pc, ror #25 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - @ instruction: 0x0084f5b6 │ │ │ │ + addeq pc, r4, r6, lsl r6 @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec17bf4 │ │ │ │ + bl 0xfec17b94 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4c49bc │ │ │ │ + blmi 0x4c495c │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ vhadd.s8 d19, d1, d3 │ │ │ │ vqdmulh.s d20, d16, d0[6] │ │ │ │ - bl 0x183c60 │ │ │ │ + bl 0x183c00 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf7900000 │ │ │ │ - mullt r3, r5, ip │ │ │ │ + andlt pc, r3, r5, asr #25 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq pc, r4, r2, ror #10 │ │ │ │ + addeq pc, r4, r2, asr #11 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec17c48 │ │ │ │ + bl 0xfec17be8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4c4a10 │ │ │ │ + blmi 0x4c49b0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ vhadd.s8 d19, d1, d3 │ │ │ │ vqdmulh.s d21, d0, d0[7] │ │ │ │ - bl 0x183cb4 │ │ │ │ + bl 0x183c54 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf7900000 │ │ │ │ - andlt pc, r3, fp, ror #24 │ │ │ │ + mullt r3, fp, ip │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq pc, r4, lr, lsl #10 │ │ │ │ + addeq pc, r4, lr, ror #10 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec17c9c │ │ │ │ + bl 0xfec17c3c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4c4a64 │ │ │ │ + blmi 0x4c4a04 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ vhadd.s8 d19, d1, d3 │ │ │ │ @ instruction: 0xf2c05cf0 │ │ │ │ - bl 0x183d08 │ │ │ │ + bl 0x183ca8 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf7900000 │ │ │ │ - andlt pc, r3, r1, asr #24 │ │ │ │ + andlt pc, r3, r1, ror ip @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - @ instruction: 0x0084f4ba │ │ │ │ + addeq pc, r4, sl, lsl r5 @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec17cf0 │ │ │ │ + bl 0xfec17c90 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4c4ab8 │ │ │ │ + blmi 0x4c4a58 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ vhadd.s8 d19, d1, d3 │ │ │ │ vmvn.i32 q11, #1279 @ 0x000004ff │ │ │ │ - bl 0x183d5c │ │ │ │ + bl 0x183cfc │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf7900000 │ │ │ │ - andlt pc, r3, r7, lsl ip @ │ │ │ │ + andlt pc, r3, r7, asr #24 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq pc, r4, r6, ror #8 │ │ │ │ + addeq pc, r4, r6, asr #9 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec17d44 │ │ │ │ + bl 0xfec17ce4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4c4b0c │ │ │ │ + blmi 0x4c4aac │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ vhadd.s8 d19, d1, d3 │ │ │ │ @ instruction: 0xf2c06cf8 │ │ │ │ - bl 0x183db0 │ │ │ │ + bl 0x183d50 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf7900000 │ │ │ │ - andlt pc, r3, sp, ror #23 │ │ │ │ + andlt pc, r3, sp, lsl ip @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq pc, r4, r2, lsl r4 @ │ │ │ │ + addeq pc, r4, r2, ror r4 @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec17d98 │ │ │ │ + bl 0xfec17d38 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4c4b60 │ │ │ │ + blmi 0x4c4b00 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ vhadd.s8 d19, d1, d3 │ │ │ │ vmvn.i32 , #3327 @ 0x00000cff │ │ │ │ - bl 0x183e04 │ │ │ │ + bl 0x183da4 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf7900000 │ │ │ │ - andlt pc, r3, r3, asr #23 │ │ │ │ + strdlt pc, [r3], -r3 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - @ instruction: 0x0084f3be │ │ │ │ + addeq pc, r4, lr, lsl r4 @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec17dec │ │ │ │ + bl 0xfec17d8c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4c4bb4 │ │ │ │ + blmi 0x4c4b54 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ @ instruction: 0xf6403003 │ │ │ │ @ instruction: 0xf2c06cb8 │ │ │ │ - bl 0x183e58 │ │ │ │ + bl 0x183df8 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf7900000 │ │ │ │ - mullt r3, r9, fp │ │ │ │ + andlt pc, r3, r9, asr #23 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq pc, r4, sl, ror #6 │ │ │ │ + addeq pc, r4, sl, asr #7 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec17e40 │ │ │ │ + bl 0xfec17de0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4c4c08 │ │ │ │ + blmi 0x4c4ba8 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ @ instruction: 0xf6403003 │ │ │ │ vmvn.i32 d23, #3327 @ 0x00000cff │ │ │ │ - bl 0x183eac │ │ │ │ + bl 0x183e4c │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf7900000 │ │ │ │ - andlt pc, r3, pc, ror #22 │ │ │ │ + mullt r3, pc, fp @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq pc, r4, r6, lsl r3 @ │ │ │ │ + addeq pc, r4, r6, ror r3 @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec17e94 │ │ │ │ + bl 0xfec17e34 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4c4c5c │ │ │ │ + blmi 0x4c4bfc │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ @ instruction: 0xf6403003 │ │ │ │ vqdmulh.s d23, d16, d0[0] │ │ │ │ - bl 0x183f00 │ │ │ │ + bl 0x183ea0 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf7900000 │ │ │ │ - andlt pc, r3, r5, asr #22 │ │ │ │ + andlt pc, r3, r5, ror fp @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq pc, r4, r2, asr #5 │ │ │ │ + addeq pc, r4, r2, lsr #6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec17ee8 │ │ │ │ + bl 0xfec17e88 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4c4cb0 │ │ │ │ + blmi 0x4c4c50 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ vhadd.s8 d19, d1, d3 │ │ │ │ vqdmulh.s d16, d0, d0[1] │ │ │ │ - bl 0x183f54 │ │ │ │ + bl 0x183ef4 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf7900000 │ │ │ │ - andlt pc, r3, fp, lsl fp @ │ │ │ │ + andlt pc, r3, fp, asr #22 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq pc, r4, lr, ror #4 │ │ │ │ + addeq pc, r4, lr, asr #5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec17f3c │ │ │ │ + bl 0xfec17edc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4c4d04 │ │ │ │ + blmi 0x4c4ca4 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ vhadd.s8 d19, d1, d3 │ │ │ │ vqdmulh.s d16, d16, d0[2] │ │ │ │ - bl 0x183fa8 │ │ │ │ + bl 0x183f48 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf7900000 │ │ │ │ - strdlt pc, [r3], -r1 │ │ │ │ + andlt pc, r3, r1, lsr #22 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq pc, r4, sl, lsl r2 @ │ │ │ │ + addeq pc, r4, sl, ror r2 @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec17f90 │ │ │ │ + bl 0xfec17f30 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4c4d58 │ │ │ │ + blmi 0x4c4cf8 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ vhadd.s8 d19, d1, d3 │ │ │ │ vqdmulh.s d17, d0, d0[3] │ │ │ │ - bl 0x183ffc │ │ │ │ + bl 0x183f9c │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf7900000 │ │ │ │ - andlt pc, r3, r7, asr #21 │ │ │ │ + strdlt pc, [r3], -r7 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq pc, r4, r6, asr #3 │ │ │ │ + addeq pc, r4, r6, lsr #4 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec17fe4 │ │ │ │ + bl 0xfec17f84 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4c4dac │ │ │ │ + blmi 0x4c4d4c │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ vhadd.s8 d19, d1, d3 │ │ │ │ @ instruction: 0xf2c01cd0 │ │ │ │ - bl 0x184050 │ │ │ │ + bl 0x183ff0 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf7900000 │ │ │ │ - mullt r3, sp, sl │ │ │ │ + andlt pc, r3, sp, asr #21 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq pc, r4, r2, ror r1 @ │ │ │ │ + ldrdeq pc, [r4], r2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec18038 │ │ │ │ + bl 0xfec17fd8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4c4e00 │ │ │ │ + blmi 0x4c4da0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ vhadd.s8 d19, d1, d3 │ │ │ │ vmov.i32 q9, #1279 @ 0x000004ff │ │ │ │ - bl 0x1840a4 │ │ │ │ + bl 0x184044 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf7900000 │ │ │ │ - andlt pc, r3, r3, ror sl @ │ │ │ │ + andlt pc, r3, r3, lsr #21 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq pc, r4, lr, lsl r1 @ │ │ │ │ + addeq pc, r4, lr, ror r1 @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1808c │ │ │ │ + bl 0xfec1802c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4c4e54 │ │ │ │ + blmi 0x4c4df4 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ vhadd.s8 d19, d1, d3 │ │ │ │ @ instruction: 0xf2c02cd8 │ │ │ │ - bl 0x1840f8 │ │ │ │ + bl 0x184098 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf7900000 │ │ │ │ - andlt pc, r3, r9, asr #20 │ │ │ │ + andlt pc, r3, r9, ror sl @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq pc, r4, sl, asr #1 │ │ │ │ + addeq pc, r4, sl, lsr #2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec180e0 │ │ │ │ + bl 0xfec18080 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4c4ea8 │ │ │ │ + blmi 0x4c4e48 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ vhadd.s8 d19, d1, d3 │ │ │ │ vmov.i32 , #3327 @ 0x00000cff │ │ │ │ - bl 0x18414c │ │ │ │ + bl 0x1840ec │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf7900000 │ │ │ │ - andlt pc, r3, pc, lsl sl @ │ │ │ │ + andlt pc, r3, pc, asr #20 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq pc, r4, r6, ror r0 @ │ │ │ │ + ldrdeq pc, [r4], r6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec18134 │ │ │ │ + bl 0xfec180d4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4c4efc │ │ │ │ + blmi 0x4c4e9c │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ vhadd.s8 d19, d1, d3 │ │ │ │ vqdmulh.s d19, d16, d0[4] │ │ │ │ - bl 0x1841a0 │ │ │ │ + bl 0x184140 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf7900000 │ │ │ │ - strdlt pc, [r3], -r5 │ │ │ │ + andlt pc, r3, r5, lsr #20 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq pc, r4, r2, lsr #32 │ │ │ │ + addeq pc, r4, r2, lsl #1 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec18188 │ │ │ │ + bl 0xfec18128 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4c4f50 │ │ │ │ + blmi 0x4c4ef0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ vhadd.s8 d19, d1, d3 │ │ │ │ vqdmulh.s d20, d0, d0[5] │ │ │ │ - bl 0x1841f4 │ │ │ │ + bl 0x184194 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf7900000 │ │ │ │ - andlt pc, r3, fp, asr #19 │ │ │ │ + strdlt pc, [r3], -fp │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq lr, r4, lr, asr #31 │ │ │ │ + addeq pc, r4, lr, lsr #32 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec181dc │ │ │ │ + bl 0xfec1817c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4c4fa4 │ │ │ │ + blmi 0x4c4f44 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ @ instruction: 0xf6423003 │ │ │ │ @ instruction: 0xf2c02c90 │ │ │ │ - bl 0x184248 │ │ │ │ + bl 0x1841e8 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf7900000 │ │ │ │ - andlt pc, r3, r1, lsr #19 │ │ │ │ + ldrdlt pc, [r3], -r1 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq lr, r4, sl, ror pc │ │ │ │ + ldrdeq lr, [r4], sl │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec18230 │ │ │ │ + bl 0xfec181d0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4c4ff8 │ │ │ │ + blmi 0x4c4f98 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ @ instruction: 0xf6423003 │ │ │ │ @ instruction: 0xf2c03c98 │ │ │ │ - bl 0x18429c │ │ │ │ + bl 0x18423c │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf7900000 │ │ │ │ - andlt pc, r3, r7, ror r9 @ │ │ │ │ + andlt pc, r3, r7, lsr #19 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq lr, r4, r6, lsr #30 │ │ │ │ + addeq lr, r4, r6, lsl #31 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec18284 │ │ │ │ + bl 0xfec18224 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4c504c │ │ │ │ + blmi 0x4c4fec │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ @ instruction: 0xf6423003 │ │ │ │ vmull.s8 q8, d16, d0 │ │ │ │ - bl 0x1842f0 │ │ │ │ + bl 0x184290 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf7900000 │ │ │ │ - andlt pc, r3, sp, asr #18 │ │ │ │ + andlt pc, r3, sp, ror r9 @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - ldrdeq lr, [r4], r2 │ │ │ │ + addeq lr, r4, r2, lsr pc │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec182d8 │ │ │ │ + bl 0xfec18278 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4c50a0 │ │ │ │ + blmi 0x4c5040 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ @ instruction: 0xf6423003 │ │ │ │ vmull.s8 q9, d0, d12 │ │ │ │ - bl 0x184344 │ │ │ │ + bl 0x1842e4 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf7900000 │ │ │ │ - andlt pc, r3, r3, lsr #18 │ │ │ │ + andlt pc, r3, r3, asr r9 @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq lr, r4, lr, ror lr │ │ │ │ + ldrdeq lr, [r4], lr @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1832c │ │ │ │ + bl 0xfec182cc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4c50f4 │ │ │ │ + blmi 0x4c5094 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ @ instruction: 0xf6423003 │ │ │ │ vmov.i32 d19, #1279 @ 0x000004ff │ │ │ │ - bl 0x184398 │ │ │ │ + bl 0x184338 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf7900000 │ │ │ │ - strdlt pc, [r3], -r9 │ │ │ │ + andlt pc, r3, r9, lsr #18 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq lr, r4, sl, lsr #28 │ │ │ │ + addeq lr, r4, sl, lsl #29 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec18380 │ │ │ │ + bl 0xfec18320 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4c5148 │ │ │ │ + blmi 0x4c50e8 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ vhadd.s8 d19, d2, d3 │ │ │ │ @ instruction: 0xf2c07cfc │ │ │ │ - bl 0x1843ec │ │ │ │ + bl 0x18438c │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf7900000 │ │ │ │ - andlt pc, r3, pc, asr #17 │ │ │ │ + strdlt pc, [r3], -pc @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - ldrdeq lr, [r4], r6 │ │ │ │ + addeq lr, r4, r6, lsr lr │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec183d4 │ │ │ │ + bl 0xfec18374 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4c519c │ │ │ │ + blmi 0x4c513c │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ @ instruction: 0xf6423003 │ │ │ │ vmull.s8 , d0, d4 │ │ │ │ - bl 0x184440 │ │ │ │ + bl 0x1843e0 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf7900000 │ │ │ │ - andlt pc, r3, r5, lsr #17 │ │ │ │ + ldrdlt pc, [r3], -r5 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq lr, r4, r2, lsl #27 │ │ │ │ + addeq lr, r4, r2, ror #27 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec18428 │ │ │ │ + bl 0xfec183c8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4c51f0 │ │ │ │ + blmi 0x4c5190 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ @ instruction: 0xf6423003 │ │ │ │ vmull.s8 , d16, d8 │ │ │ │ - bl 0x184494 │ │ │ │ + bl 0x184434 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf7900000 │ │ │ │ - andlt pc, r3, fp, ror r8 @ │ │ │ │ + andlt pc, r3, fp, lsr #17 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq lr, r4, lr, lsr #26 │ │ │ │ + addeq lr, r4, lr, lsl #27 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1847c │ │ │ │ + bl 0xfec1841c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4c5244 │ │ │ │ + blmi 0x4c51e4 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ vhadd.s8 d19, d2, d3 │ │ │ │ vmvn.i32 , #2303 @ 0x000008ff │ │ │ │ - bl 0x1844e8 │ │ │ │ + bl 0x184488 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf7900000 │ │ │ │ - andlt pc, r3, r1, asr r8 @ │ │ │ │ + andlt pc, r3, r1, lsl #17 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - ldrdeq lr, [r4], sl │ │ │ │ + addeq lr, r4, sl, lsr sp │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec184d0 │ │ │ │ + bl 0xfec18470 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4c5298 │ │ │ │ + blmi 0x4c5238 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ @ instruction: 0xf6423003 │ │ │ │ vmull.s8 , d16, d24 │ │ │ │ - bl 0x18453c │ │ │ │ + bl 0x1844dc │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf7900000 │ │ │ │ - andlt pc, r3, r7, lsr #16 │ │ │ │ + andlt pc, r3, r7, asr r8 @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq lr, r4, r6, lsl #25 │ │ │ │ + addeq lr, r4, r6, ror #25 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec18524 │ │ │ │ + bl 0xfec184c4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4c52ec │ │ │ │ + blmi 0x4c528c │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ @ instruction: 0xf6423003 │ │ │ │ vmov.i32 d20, #3327 @ 0x00000cff │ │ │ │ - bl 0x184590 │ │ │ │ + bl 0x184530 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ - @ instruction: 0xf78f0000 │ │ │ │ - strdlt pc, [r3], -sp │ │ │ │ + @ instruction: 0xf7900000 │ │ │ │ + andlt pc, r3, sp, lsr #16 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq lr, r4, r2, lsr ip │ │ │ │ + umulleq lr, r4, r2, ip │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec18578 │ │ │ │ + bl 0xfec18518 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4c5340 │ │ │ │ + blmi 0x4c52e0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ @ instruction: 0xf6423003 │ │ │ │ vmull.s8 q11, d0, d28 │ │ │ │ - bl 0x1845e4 │ │ │ │ + bl 0x184584 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ - @ instruction: 0xf78f0000 │ │ │ │ - ldrdlt pc, [r3], -r3 │ │ │ │ + @ instruction: 0xf7900000 │ │ │ │ + andlt pc, r3, r3, lsl #16 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - ldrdeq lr, [r4], lr @ │ │ │ │ + addeq lr, r4, lr, lsr ip │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec185cc │ │ │ │ + bl 0xfec1856c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4c5394 │ │ │ │ + blmi 0x4c5334 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ @ instruction: 0xf6423003 │ │ │ │ vmull.s8 q10, d16, d16 │ │ │ │ - bl 0x184638 │ │ │ │ + bl 0x1845d8 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf78f0000 │ │ │ │ - andlt pc, r3, r9, lsr #31 │ │ │ │ + ldrdlt pc, [r3], -r9 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq lr, r4, sl, lsl #23 │ │ │ │ + addeq lr, r4, sl, ror #23 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec18620 │ │ │ │ + bl 0xfec185c0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4c53e8 │ │ │ │ + blmi 0x4c5388 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ @ instruction: 0xf6423003 │ │ │ │ @ instruction: 0xf2c06cb0 │ │ │ │ - bl 0x18468c │ │ │ │ + bl 0x18462c │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf78f0000 │ │ │ │ - andlt pc, r3, pc, ror pc @ │ │ │ │ + andlt pc, r3, pc, lsr #31 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq lr, r4, r6, lsr fp │ │ │ │ + umulleq lr, r4, r6, fp │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec18674 │ │ │ │ + bl 0xfec18614 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4c543c │ │ │ │ + blmi 0x4c53dc │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ @ instruction: 0xf6423003 │ │ │ │ vmull.s8 , d0, d20 │ │ │ │ - bl 0x1846e0 │ │ │ │ + bl 0x184680 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf78f0000 │ │ │ │ - andlt pc, r3, r5, asr pc @ │ │ │ │ + andlt pc, r3, r5, lsl #31 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq lr, r4, r2, ror #21 │ │ │ │ + addeq lr, r4, r2, asr #22 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec186c8 │ │ │ │ + bl 0xfec18668 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4c5490 │ │ │ │ + blmi 0x4c5430 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ @ instruction: 0xf64e3003 │ │ │ │ vmull.s8 , d16, d24 │ │ │ │ - bl 0x184730 │ │ │ │ + bl 0x1846d0 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf78f0000 │ │ │ │ - andlt pc, r3, fp, lsr #30 │ │ │ │ + andlt pc, r3, fp, asr pc @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq lr, r4, lr, lsl #21 │ │ │ │ + addeq lr, r4, lr, ror #21 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1871c │ │ │ │ + bl 0xfec186bc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4c54e4 │ │ │ │ + blmi 0x4c5484 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ vhadd.s8 d19, d14, d3 │ │ │ │ vmull.s8 , d0, d4 │ │ │ │ - bl 0x184784 │ │ │ │ + bl 0x184724 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf78f0000 │ │ │ │ - andlt pc, r3, r1, lsl #30 │ │ │ │ + andlt pc, r3, r1, lsr pc @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq lr, r4, sl, lsr sl │ │ │ │ + umulleq lr, r4, sl, sl │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec18770 │ │ │ │ + bl 0xfec18710 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4c5538 │ │ │ │ + blmi 0x4c54d8 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ vhadd.s8 d19, d14, d3 │ │ │ │ vmull.s8 , d16, d8 │ │ │ │ - bl 0x1847d8 │ │ │ │ + bl 0x184778 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf78f0000 │ │ │ │ - ldrdlt pc, [r3], -r7 │ │ │ │ + andlt pc, r3, r7, lsl #30 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq lr, r4, r6, ror #19 │ │ │ │ + addeq lr, r4, r6, asr #20 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec187c4 │ │ │ │ + bl 0xfec18764 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4c558c │ │ │ │ + blmi 0x4c552c │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ vhadd.s8 d19, d14, d3 │ │ │ │ @ instruction: 0xf2c04cf4 │ │ │ │ - bl 0x18482c │ │ │ │ + bl 0x1847cc │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf78f0000 │ │ │ │ - andlt pc, r3, sp, lsr #29 │ │ │ │ + ldrdlt pc, [r3], -sp │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - umulleq lr, r4, r2, r9 │ │ │ │ + strdeq lr, [r4], r2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec18818 │ │ │ │ + bl 0xfec187b8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4c55e0 │ │ │ │ + blmi 0x4c5580 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ vhadd.s8 d19, d14, d3 │ │ │ │ vmvn.i32 , #2303 @ 0x000008ff │ │ │ │ - bl 0x184880 │ │ │ │ + bl 0x184820 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf78f0000 │ │ │ │ - andlt pc, r3, r3, lsl #29 │ │ │ │ + @ instruction: 0xb003feb3 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq lr, r4, lr, lsr r9 │ │ │ │ + umulleq lr, r4, lr, r9 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1886c │ │ │ │ + bl 0xfec1880c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4c5634 │ │ │ │ + blmi 0x4c55d4 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ @ instruction: 0xf64e3003 │ │ │ │ vqdmulh.s d23, d16, d0[2] │ │ │ │ - bl 0x1848d4 │ │ │ │ + bl 0x184874 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf78f0000 │ │ │ │ - andlt pc, r3, r9, asr lr @ │ │ │ │ + andlt pc, r3, r9, lsl #29 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq lr, r4, sl, ror #17 │ │ │ │ + addeq lr, r4, sl, asr #18 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec188c0 │ │ │ │ + bl 0xfec18860 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4c5688 │ │ │ │ + blmi 0x4c5628 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ vhadd.s8 d19, d15, d3 │ │ │ │ vqdmulh.s d16, d0, d0[3] │ │ │ │ - bl 0x184928 │ │ │ │ + bl 0x1848c8 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf78f0000 │ │ │ │ - andlt pc, r3, pc, lsr #28 │ │ │ │ + andlt pc, r3, pc, asr lr @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - umulleq lr, r4, r6, r8 │ │ │ │ + strdeq lr, [r4], r6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec18914 │ │ │ │ + bl 0xfec188b4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4c56dc │ │ │ │ + blmi 0x4c567c │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ vhadd.s8 d19, d15, d3 │ │ │ │ @ instruction: 0xf2c00cd0 │ │ │ │ - bl 0x18497c │ │ │ │ + bl 0x18491c │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf78f0000 │ │ │ │ - andlt pc, r3, r5, lsl #28 │ │ │ │ + andlt pc, r3, r5, lsr lr @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq lr, r4, r2, asr #16 │ │ │ │ + addeq lr, r4, r2, lsr #17 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec18968 │ │ │ │ + bl 0xfec18908 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4c5730 │ │ │ │ + blmi 0x4c56d0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ @ instruction: 0xf64e3003 │ │ │ │ vmull.s8 q9, d16, d16 │ │ │ │ - bl 0x1849d0 │ │ │ │ + bl 0x184970 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf78f0000 │ │ │ │ - ldrdlt pc, [r3], -fp │ │ │ │ + andlt pc, r3, fp, lsl #28 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq lr, r4, lr, ror #15 │ │ │ │ + addeq lr, r4, lr, asr #16 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec189bc │ │ │ │ + bl 0xfec1895c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4c5784 │ │ │ │ + blmi 0x4c5724 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ @ instruction: 0xf64e3003 │ │ │ │ vmov.i32 d17, #1279 @ 0x000004ff │ │ │ │ - bl 0x184a24 │ │ │ │ + bl 0x1849c4 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf78f0000 │ │ │ │ - @ instruction: 0xb003fdb1 │ │ │ │ + andlt pc, r3, r1, ror #27 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - umulleq lr, r4, sl, r7 │ │ │ │ + strdeq lr, [r4], sl │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec18a10 │ │ │ │ + bl 0xfec189b0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4c57d8 │ │ │ │ + blmi 0x4c5778 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ @ instruction: 0xf64e3003 │ │ │ │ @ instruction: 0xf2c01c98 │ │ │ │ - bl 0x184a78 │ │ │ │ + bl 0x184a18 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf78f0000 │ │ │ │ - andlt pc, r3, r7, lsl #27 │ │ │ │ + @ instruction: 0xb003fdb7 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq lr, r4, r6, asr #14 │ │ │ │ + addeq lr, r4, r6, lsr #15 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec18a64 │ │ │ │ + bl 0xfec18a04 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4c582c │ │ │ │ + blmi 0x4c57cc │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ vhadd.s8 d19, d14, d3 │ │ │ │ vqdmulh.s d18, d16, d0[5] │ │ │ │ - bl 0x184acc │ │ │ │ + bl 0x184a6c │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf78f0000 │ │ │ │ - andlt pc, r3, sp, asr sp @ │ │ │ │ + andlt pc, r3, sp, lsl #27 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - strdeq lr, [r4], r2 │ │ │ │ + addeq lr, r4, r2, asr r7 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec18ab8 │ │ │ │ + bl 0xfec18a58 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4c5880 │ │ │ │ + blmi 0x4c5820 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ vhadd.s8 d19, d14, d3 │ │ │ │ vqdmulh.s d19, d0, d0[6] │ │ │ │ - bl 0x184b20 │ │ │ │ + bl 0x184ac0 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf78f0000 │ │ │ │ - andlt pc, r3, r3, lsr sp @ │ │ │ │ + andlt pc, r3, r3, ror #26 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - umulleq lr, r4, lr, r6 │ │ │ │ + strdeq lr, [r4], lr @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec18b0c │ │ │ │ + bl 0xfec18aac │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4c58d4 │ │ │ │ + blmi 0x4c5874 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ @ instruction: 0xf64e3003 │ │ │ │ vmull.s8 , d0, d20 │ │ │ │ - bl 0x184b74 │ │ │ │ + bl 0x184b14 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf78f0000 │ │ │ │ - andlt pc, r3, r9, lsl #26 │ │ │ │ + andlt pc, r3, r9, lsr sp @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq lr, r4, sl, asr #12 │ │ │ │ + addeq lr, r4, sl, lsr #13 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec18b60 │ │ │ │ + bl 0xfec18b00 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4c5928 │ │ │ │ + blmi 0x4c58c8 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ vhadd.s8 d19, d14, d3 │ │ │ │ @ instruction: 0xf2c05cfc │ │ │ │ - bl 0x184bc8 │ │ │ │ + bl 0x184b68 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf78f0000 │ │ │ │ - ldrdlt pc, [r3], -pc @ │ │ │ │ + andlt pc, r3, pc, lsl #26 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - strdeq lr, [r4], r6 │ │ │ │ + addeq lr, r4, r6, asr r6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec18bb4 │ │ │ │ + bl 0xfec18b54 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4c597c │ │ │ │ + blmi 0x4c591c │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ vhadd.s8 d19, d14, d3 │ │ │ │ vmull.s8 q11, d16, d0 │ │ │ │ - bl 0x184c1c │ │ │ │ + bl 0x184bbc │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf78f0000 │ │ │ │ - @ instruction: 0xb003fcb5 │ │ │ │ + andlt pc, r3, r5, ror #25 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq lr, r4, r2, lsr #11 │ │ │ │ + addeq lr, r4, r2, lsl #12 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec18c08 │ │ │ │ + bl 0xfec18ba8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4c59d0 │ │ │ │ + blmi 0x4c5970 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ vhadd.s8 d19, d14, d3 │ │ │ │ vqdmulh.s d19, d16, d0[7] │ │ │ │ - bl 0x184c70 │ │ │ │ + bl 0x184c10 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf78f0000 │ │ │ │ - andlt pc, r3, fp, lsl #25 │ │ │ │ + @ instruction: 0xb003fcbb │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq lr, r4, lr, asr #10 │ │ │ │ + addeq lr, r4, lr, lsr #11 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec18c5c │ │ │ │ + bl 0xfec18bfc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4c5a24 │ │ │ │ + blmi 0x4c59c4 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ vhadd.s8 d19, d14, d3 │ │ │ │ vmvn.i32 q10, #255 @ 0x000000ff │ │ │ │ - bl 0x184cc4 │ │ │ │ + bl 0x184c64 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf78f0000 │ │ │ │ - andlt pc, r3, r1, ror #24 │ │ │ │ + mullt r3, r1, ip │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - strdeq lr, [r4], sl │ │ │ │ + addeq lr, r4, sl, asr r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec18cb0 │ │ │ │ + bl 0xfec18c50 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4c5a78 │ │ │ │ + blmi 0x4c5a18 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ @ instruction: 0xf64e3003 │ │ │ │ vmvn.i32 d22, #3327 @ 0x00000cff │ │ │ │ - bl 0x184d18 │ │ │ │ + bl 0x184cb8 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf78f0000 │ │ │ │ - andlt pc, r3, r7, lsr ip @ │ │ │ │ + andlt pc, r3, r7, ror #24 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq lr, r4, r6, lsr #9 │ │ │ │ + addeq lr, r4, r6, lsl #10 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec18d04 │ │ │ │ + bl 0xfec18ca4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4c5acc │ │ │ │ + blmi 0x4c5a6c │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ @ instruction: 0xf64e3003 │ │ │ │ vqdmulh.s d22, d16, d0[0] │ │ │ │ - bl 0x184d6c │ │ │ │ + bl 0x184d0c │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf78f0000 │ │ │ │ - andlt pc, r3, sp, lsl #24 │ │ │ │ + andlt pc, r3, sp, lsr ip @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq lr, r4, r2, asr r4 │ │ │ │ + @ instruction: 0x0084e4b2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec18d58 │ │ │ │ + bl 0xfec18cf8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4c5b20 │ │ │ │ + blmi 0x4c5ac0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ @ instruction: 0xf64e3003 │ │ │ │ vqdmulh.s d23, d0, d0[1] │ │ │ │ - bl 0x184dc0 │ │ │ │ + bl 0x184d60 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf78f0000 │ │ │ │ - andlt pc, r3, r3, ror #23 │ │ │ │ + andlt pc, r3, r3, lsl ip @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - strdeq lr, [r4], lr @ │ │ │ │ + addeq lr, r4, lr, asr r4 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec18dac │ │ │ │ + bl 0xfec18d4c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4c5b74 │ │ │ │ + blmi 0x4c5b14 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ @ instruction: 0xf64e3003 │ │ │ │ vmov.i32 d18, #3327 @ 0x00000cff │ │ │ │ - bl 0x184e14 │ │ │ │ + bl 0x184db4 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf78f0000 │ │ │ │ - @ instruction: 0xb003fbb9 │ │ │ │ + andlt pc, r3, r9, ror #23 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq lr, r4, sl, lsr #7 │ │ │ │ + addeq lr, r4, sl, lsl #8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec18e00 │ │ │ │ + bl 0xfec18da0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4c5bc8 │ │ │ │ + blmi 0x4c5b68 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ @ instruction: 0xf64e3003 │ │ │ │ vmull.s8 q8, d0, d12 │ │ │ │ - bl 0x184e68 │ │ │ │ + bl 0x184e08 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf78f0000 │ │ │ │ - andlt pc, r3, pc, lsl #23 │ │ │ │ + @ instruction: 0xb003fbbf │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq lr, r4, r6, asr r3 │ │ │ │ + @ instruction: 0x0084e3b6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec18e54 │ │ │ │ + bl 0xfec18df4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4c5c1c │ │ │ │ + blmi 0x4c5bbc │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ @ instruction: 0xf64e3003 │ │ │ │ @ instruction: 0xf2c00c90 │ │ │ │ - bl 0x184ebc │ │ │ │ + bl 0x184e5c │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf78f0000 │ │ │ │ - andlt pc, r3, r5, ror #22 │ │ │ │ + mullt r3, r5, fp │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq lr, r4, r2, lsl #6 │ │ │ │ + addeq lr, r4, r2, ror #6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec18ea8 │ │ │ │ + bl 0xfec18e48 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4c5c70 │ │ │ │ + blmi 0x4c5c10 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ vhadd.s8 d19, d14, d3 │ │ │ │ @ instruction: 0xf2c01cdc │ │ │ │ - bl 0x184f10 │ │ │ │ + bl 0x184eb0 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf78f0000 │ │ │ │ - andlt pc, r3, fp, lsr fp @ │ │ │ │ + andlt pc, r3, fp, ror #22 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq lr, r4, lr, lsr #5 │ │ │ │ + addeq lr, r4, lr, lsl #6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec18efc │ │ │ │ + bl 0xfec18e9c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4c5cc4 │ │ │ │ + blmi 0x4c5c64 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ vhadd.s8 d19, d14, d3 │ │ │ │ vqdmulh.s d18, d0, d0[4] │ │ │ │ - bl 0x184f64 │ │ │ │ + bl 0x184f04 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf78f0000 │ │ │ │ - andlt pc, r3, r1, lsl fp @ │ │ │ │ + andlt pc, r3, r1, asr #22 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq lr, r4, sl, asr r2 │ │ │ │ + @ instruction: 0x0084e2ba │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec18f50 │ │ │ │ + bl 0xfec18ef0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4c5d18 │ │ │ │ + blmi 0x4c5cb8 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ vhadd.s8 d19, d15, d3 │ │ │ │ vmov.i32 d17, #255 @ 0x000000ff │ │ │ │ - bl 0x184fb4 │ │ │ │ + bl 0x184f54 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf78f0000 │ │ │ │ - andlt pc, r3, r7, ror #21 │ │ │ │ + andlt pc, r3, r7, lsl fp @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq lr, r4, r6, lsl #4 │ │ │ │ + addeq lr, r4, r6, ror #4 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec18fa4 │ │ │ │ + bl 0xfec18f44 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4c5d6c │ │ │ │ + blmi 0x4c5d0c │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ vhadd.s8 d19, d15, d3 │ │ │ │ @ instruction: 0xf2c01c94 │ │ │ │ - bl 0x185008 │ │ │ │ + bl 0x184fa8 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf78f0000 │ │ │ │ - @ instruction: 0xb003fabd │ │ │ │ + andlt pc, r3, sp, ror #21 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - @ instruction: 0x0084e1b2 │ │ │ │ + addeq lr, r4, r2, lsl r2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec18ff8 │ │ │ │ + bl 0xfec18f98 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4c5dc0 │ │ │ │ + blmi 0x4c5d60 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ @ instruction: 0xf6403003 │ │ │ │ vqdmulh.s d17, d0, d0[3] │ │ │ │ - bl 0x185060 │ │ │ │ + bl 0x185000 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf78f0000 │ │ │ │ - mullt r3, r3, sl │ │ │ │ + andlt pc, r3, r3, asr #21 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq lr, r4, lr, asr r1 │ │ │ │ + @ instruction: 0x0084e1be │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1904c │ │ │ │ + bl 0xfec18fec │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4c5e14 │ │ │ │ + blmi 0x4c5db4 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ @ instruction: 0xf6403003 │ │ │ │ @ instruction: 0xf2c01cd0 │ │ │ │ - bl 0x1850b4 │ │ │ │ + bl 0x185054 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf78f0000 │ │ │ │ - andlt pc, r3, r9, ror #20 │ │ │ │ + mullt r3, r9, sl │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq lr, r4, sl, lsl #2 │ │ │ │ + addeq lr, r4, sl, ror #2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec190a0 │ │ │ │ + bl 0xfec19040 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4c5e68 │ │ │ │ + blmi 0x4c5e08 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ @ instruction: 0xf6403003 │ │ │ │ vmov.i32 q9, #1279 @ 0x000004ff │ │ │ │ - bl 0x185108 │ │ │ │ + bl 0x1850a8 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf78f0000 │ │ │ │ - andlt pc, r3, pc, lsr sl @ │ │ │ │ + andlt pc, r3, pc, ror #20 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - strheq lr, [r4], r6 │ │ │ │ + addeq lr, r4, r6, lsl r1 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec190f4 │ │ │ │ + bl 0xfec19094 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4c5ebc │ │ │ │ + blmi 0x4c5e5c │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ vhadd.s8 d19, d15, d3 │ │ │ │ vmull.s8 q8, d0, d8 │ │ │ │ - bl 0x185158 │ │ │ │ + bl 0x1850f8 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf78f0000 │ │ │ │ - andlt pc, r3, r5, lsl sl @ │ │ │ │ + andlt pc, r3, r5, asr #20 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq lr, r4, r2, rrx │ │ │ │ + addeq lr, r4, r2, asr #1 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec19148 │ │ │ │ + bl 0xfec190e8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4c5f10 │ │ │ │ + blmi 0x4c5eb0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ vhadd.s8 d19, d15, d3 │ │ │ │ vmull.s8 q8, d16, d12 │ │ │ │ - bl 0x1851ac │ │ │ │ + bl 0x18514c │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf78f0000 │ │ │ │ - andlt pc, r3, fp, ror #19 │ │ │ │ + andlt pc, r3, fp, lsl sl @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq lr, r4, lr │ │ │ │ + addeq lr, r4, lr, rrx │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1919c │ │ │ │ + bl 0xfec1913c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4c5f64 │ │ │ │ + blmi 0x4c5f04 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ vhadd.s8 d19, d0, d3 │ │ │ │ vqdmulh.s d23, d16, d0[0] │ │ │ │ - bl 0x185204 │ │ │ │ + bl 0x1851a4 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf78f0000 │ │ │ │ - andlt pc, r3, r1, asr #19 │ │ │ │ + strdlt pc, [r3], -r1 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - @ instruction: 0x0084dfba │ │ │ │ + addeq lr, r4, sl, lsl r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec191f0 │ │ │ │ + bl 0xfec19190 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4c5fb8 │ │ │ │ + blmi 0x4c5f58 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ @ instruction: 0xf6403003 │ │ │ │ vqdmulh.s d16, d0, d0[1] │ │ │ │ - bl 0x185258 │ │ │ │ + bl 0x1851f8 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf78f0000 │ │ │ │ - mullt r3, r7, r9 │ │ │ │ + andlt pc, r3, r7, asr #19 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq sp, r4, r6, ror #30 │ │ │ │ + addeq sp, r4, r6, asr #31 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec19244 │ │ │ │ + bl 0xfec191e4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4c600c │ │ │ │ + blmi 0x4c5fac │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ @ instruction: 0xf6403003 │ │ │ │ vqdmulh.s d16, d16, d0[2] │ │ │ │ - bl 0x1852ac │ │ │ │ + bl 0x18524c │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf78f0000 │ │ │ │ - andlt pc, r3, sp, ror #18 │ │ │ │ + mullt r3, sp, r9 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq sp, r4, r2, lsl pc │ │ │ │ + addeq sp, r4, r2, ror pc │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec19298 │ │ │ │ + bl 0xfec19238 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4c6060 │ │ │ │ + blmi 0x4c6000 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ @ instruction: 0xf64e3003 │ │ │ │ vmull.s8 , d0, d0 │ │ │ │ - bl 0x1852fc │ │ │ │ + bl 0x18529c │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf78f0000 │ │ │ │ - andlt pc, r3, r3, asr #18 │ │ │ │ + andlt pc, r3, r3, ror r9 @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - @ instruction: 0x0084debe │ │ │ │ + addeq sp, r4, lr, lsl pc │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec192ec │ │ │ │ + bl 0xfec1928c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4c60b4 │ │ │ │ + blmi 0x4c6054 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ @ instruction: 0xf64e3003 │ │ │ │ vmull.s8 , d16, d4 │ │ │ │ - bl 0x185350 │ │ │ │ + bl 0x1852f0 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf78f0000 │ │ │ │ - andlt pc, r3, r9, lsl r9 @ │ │ │ │ + andlt pc, r3, r9, asr #18 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq sp, r4, sl, ror #28 │ │ │ │ + addeq sp, r4, sl, asr #29 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec19340 │ │ │ │ + bl 0xfec192e0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4c6108 │ │ │ │ + blmi 0x4c60a8 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ vhadd.s8 d19, d0, d3 │ │ │ │ vmov.i32 d19, #3327 @ 0x00000cff │ │ │ │ - bl 0x1853a8 │ │ │ │ + bl 0x185348 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf78f0000 │ │ │ │ - andlt pc, r3, pc, ror #17 │ │ │ │ + andlt pc, r3, pc, lsl r9 @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq sp, r4, r6, lsl lr │ │ │ │ + addeq sp, r4, r6, ror lr │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec19394 │ │ │ │ + bl 0xfec19334 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4c615c │ │ │ │ + blmi 0x4c60fc │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ vhadd.s8 d19, d0, d3 │ │ │ │ vmull.s8 , d16, d16 │ │ │ │ - bl 0x1853fc │ │ │ │ + bl 0x18539c │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf78f0000 │ │ │ │ - andlt pc, r3, r5, asr #17 │ │ │ │ + strdlt pc, [r3], -r5 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq sp, r4, r2, asr #27 │ │ │ │ + addeq sp, r4, r2, lsr #28 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec193e8 │ │ │ │ + bl 0xfec19388 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4c61b0 │ │ │ │ + blmi 0x4c6150 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ vhadd.s8 d19, d0, d3 │ │ │ │ vmull.s8 q10, d0, d20 │ │ │ │ - bl 0x185450 │ │ │ │ + bl 0x1853f0 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf78f0000 │ │ │ │ - mullt r3, fp, r8 │ │ │ │ + andlt pc, r3, fp, asr #17 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq sp, r4, lr, ror #26 │ │ │ │ + addeq sp, r4, lr, asr #27 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1943c │ │ │ │ + bl 0xfec193dc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4c6204 │ │ │ │ + blmi 0x4c61a4 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ @ instruction: 0xf64e3003 │ │ │ │ @ instruction: 0xf2c05cf8 │ │ │ │ - bl 0x1854a0 │ │ │ │ + bl 0x185440 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf78f0000 │ │ │ │ - andlt pc, r3, r1, ror r8 @ │ │ │ │ + andlt pc, r3, r1, lsr #17 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq sp, r4, sl, lsl sp │ │ │ │ + addeq sp, r4, sl, ror sp │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec19490 │ │ │ │ + bl 0xfec19430 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4c6258 │ │ │ │ + blmi 0x4c61f8 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ @ instruction: 0xf64e3003 │ │ │ │ vmvn.i32 q11, #3327 @ 0x00000cff │ │ │ │ - bl 0x1854f4 │ │ │ │ + bl 0x185494 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf78f0000 │ │ │ │ - andlt pc, r3, r7, asr #16 │ │ │ │ + andlt pc, r3, r7, ror r8 @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq sp, r4, r6, asr #25 │ │ │ │ + addeq sp, r4, r6, lsr #26 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec194e4 │ │ │ │ + bl 0xfec19484 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4c62ac │ │ │ │ + blmi 0x4c624c │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ vhadd.s8 d19, d0, d3 │ │ │ │ @ instruction: 0xf2c01c90 │ │ │ │ - bl 0x18554c │ │ │ │ + bl 0x1854ec │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf78f0000 │ │ │ │ - andlt pc, r3, sp, lsl r8 @ │ │ │ │ + andlt pc, r3, sp, asr #16 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq sp, r4, r2, ror ip │ │ │ │ + ldrdeq sp, [r4], r2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec19538 │ │ │ │ + bl 0xfec194d8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4c6300 │ │ │ │ + blmi 0x4c62a0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ vhadd.s8 d19, d0, d3 │ │ │ │ vmov.i32 d18, #1279 @ 0x000004ff │ │ │ │ - bl 0x1855a0 │ │ │ │ + bl 0x185540 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ - @ instruction: 0xf78e0000 │ │ │ │ - strdlt pc, [r3], -r3 │ │ │ │ + @ instruction: 0xf78f0000 │ │ │ │ + andlt pc, r3, r3, lsr #16 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq sp, r4, lr, lsl ip │ │ │ │ + addeq sp, r4, lr, ror ip │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1958c │ │ │ │ + bl 0xfec1952c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4c6354 │ │ │ │ + blmi 0x4c62f4 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ vhadd.s8 d19, d0, d3 │ │ │ │ @ instruction: 0xf2c02c98 │ │ │ │ - bl 0x1855f4 │ │ │ │ + bl 0x185594 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf78e0000 │ │ │ │ - andlt pc, r3, r9, asr #31 │ │ │ │ + strdlt pc, [r3], -r9 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq sp, r4, sl, asr #23 │ │ │ │ + addeq sp, r4, sl, lsr #24 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec195e0 │ │ │ │ + bl 0xfec19580 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4c63a8 │ │ │ │ + blmi 0x4c6348 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ vhadd.s8 d19, d0, d3 │ │ │ │ vmvn.i32 d22, #1279 @ 0x000004ff │ │ │ │ - bl 0x185648 │ │ │ │ + bl 0x1855e8 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf78e0000 │ │ │ │ - mullt r3, pc, pc @ │ │ │ │ + andlt pc, r3, pc, asr #31 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq sp, r4, r6, ror fp │ │ │ │ + ldrdeq sp, [r4], r6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec19634 │ │ │ │ + bl 0xfec195d4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4c63fc │ │ │ │ + blmi 0x4c639c │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ vhadd.s8 d19, d0, d3 │ │ │ │ @ instruction: 0xf2c06cb8 │ │ │ │ - bl 0x18569c │ │ │ │ + bl 0x18563c │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf78e0000 │ │ │ │ - andlt pc, r3, r5, ror pc @ │ │ │ │ + andlt pc, r3, r5, lsr #31 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq sp, r4, r2, lsr #22 │ │ │ │ + addeq sp, r4, r2, lsl #23 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec19688 │ │ │ │ + bl 0xfec19628 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4c6450 │ │ │ │ + blmi 0x4c63f0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ vhadd.s8 d19, d0, d3 │ │ │ │ vmvn.i32 d23, #3327 @ 0x00000cff │ │ │ │ - bl 0x1856f0 │ │ │ │ + bl 0x185690 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf78e0000 │ │ │ │ - andlt pc, r3, fp, asr #30 │ │ │ │ + andlt pc, r3, fp, ror pc @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq sp, r4, lr, asr #21 │ │ │ │ + addeq sp, r4, lr, lsr #22 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec196dc │ │ │ │ + bl 0xfec1967c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4c64a4 │ │ │ │ + blmi 0x4c6444 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ vhadd.s8 d19, d0, d3 │ │ │ │ vmull.s8 q10, d16, d24 │ │ │ │ - bl 0x185744 │ │ │ │ + bl 0x1856e4 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf78e0000 │ │ │ │ - andlt pc, r3, r1, lsr #30 │ │ │ │ + andlt pc, r3, r1, asr pc @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq sp, r4, sl, ror sl │ │ │ │ + ldrdeq sp, [r4], sl │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec19730 │ │ │ │ + bl 0xfec196d0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4c64f8 │ │ │ │ + blmi 0x4c6498 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ vhadd.s8 d19, d0, d3 │ │ │ │ vmull.s8 , d0, d28 │ │ │ │ - bl 0x185798 │ │ │ │ + bl 0x185738 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf78e0000 │ │ │ │ - strdlt pc, [r3], -r7 │ │ │ │ + andlt pc, r3, r7, lsr #30 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq sp, r4, r6, lsr #20 │ │ │ │ + addeq sp, r4, r6, lsl #21 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec19784 │ │ │ │ + bl 0xfec19724 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4c654c │ │ │ │ + blmi 0x4c64ec │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ vhadd.s8 d19, d0, d3 │ │ │ │ @ instruction: 0xf2c05cb0 │ │ │ │ - bl 0x1857ec │ │ │ │ + bl 0x18578c │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf78e0000 │ │ │ │ - andlt pc, r3, sp, asr #29 │ │ │ │ + strdlt pc, [r3], -sp │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - ldrdeq sp, [r4], r2 │ │ │ │ + addeq sp, r4, r2, lsr sl │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec197d8 │ │ │ │ + bl 0xfec19778 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4c65a0 │ │ │ │ + blmi 0x4c6540 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ @ instruction: 0xf64e3003 │ │ │ │ @ instruction: 0xf2c04cf0 │ │ │ │ - bl 0x18583c │ │ │ │ + bl 0x1857dc │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf78e0000 │ │ │ │ - andlt pc, r3, r3, lsr #29 │ │ │ │ + ldrdlt pc, [r3], -r3 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq sp, r4, lr, ror r9 │ │ │ │ + ldrdeq sp, [r4], lr │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1982c │ │ │ │ + bl 0xfec197cc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4c65f4 │ │ │ │ + blmi 0x4c6594 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ @ instruction: 0xf64e3003 │ │ │ │ vmvn.i32 , #1279 @ 0x000004ff │ │ │ │ - bl 0x185890 │ │ │ │ + bl 0x185830 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf78e0000 │ │ │ │ - andlt pc, r3, r9, ror lr @ │ │ │ │ + andlt pc, r3, r9, lsr #29 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq sp, r4, sl, lsr #18 │ │ │ │ + addeq sp, r4, sl, lsl #19 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec19880 │ │ │ │ + bl 0xfec19820 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4c6648 │ │ │ │ + blmi 0x4c65e8 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ vhadd.s8 d19, d0, d3 │ │ │ │ vmull.s8 q8, d0, d4 │ │ │ │ - bl 0x1858e8 │ │ │ │ + bl 0x185888 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf78e0000 │ │ │ │ - andlt pc, r3, pc, asr #28 │ │ │ │ + andlt pc, r3, pc, ror lr @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - ldrdeq sp, [r4], r6 │ │ │ │ + addeq sp, r4, r6, lsr r9 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec198d4 │ │ │ │ + bl 0xfec19874 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4c669c │ │ │ │ + blmi 0x4c663c │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ vhadd.s8 d19, d0, d3 │ │ │ │ vmull.s8 q8, d16, d8 │ │ │ │ - bl 0x18593c │ │ │ │ + bl 0x1858dc │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf78e0000 │ │ │ │ - andlt pc, r3, r5, lsr #28 │ │ │ │ + andlt pc, r3, r5, asr lr @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq sp, r4, r2, lsl #17 │ │ │ │ + addeq sp, r4, r2, ror #17 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec19928 │ │ │ │ + bl 0xfec198c8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4c66f0 │ │ │ │ + blmi 0x4c6690 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ vhadd.s8 d19, d0, d3 │ │ │ │ vmull.s8 , d0, d12 │ │ │ │ - bl 0x185990 │ │ │ │ + bl 0x185930 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf78e0000 │ │ │ │ - strdlt pc, [r3], -fp │ │ │ │ + andlt pc, r3, fp, lsr #28 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq sp, r4, lr, lsr #16 │ │ │ │ + addeq sp, r4, lr, lsl #17 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1997c │ │ │ │ + bl 0xfec1991c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4c6744 │ │ │ │ + blmi 0x4c66e4 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ @ instruction: 0xf64e3003 │ │ │ │ vqdmulh.s d19, d16, d0[6] │ │ │ │ - bl 0x1859e0 │ │ │ │ + bl 0x185980 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf78e0000 │ │ │ │ - ldrdlt pc, [r3], -r1 │ │ │ │ + andlt pc, r3, r1, lsl #28 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - ldrdeq sp, [r4], sl │ │ │ │ + addeq sp, r4, sl, lsr r8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec199d0 │ │ │ │ + bl 0xfec19970 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4c6798 │ │ │ │ + blmi 0x4c6738 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ @ instruction: 0xf64e3003 │ │ │ │ vqdmulh.s d20, d0, d0[7] │ │ │ │ - bl 0x185a34 │ │ │ │ + bl 0x1859d4 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf78e0000 │ │ │ │ - andlt pc, r3, r7, lsr #27 │ │ │ │ + ldrdlt pc, [r3], -r7 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq sp, r4, r6, lsl #15 │ │ │ │ + addeq sp, r4, r6, ror #15 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec19a24 │ │ │ │ + bl 0xfec199c4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4c67ec │ │ │ │ + blmi 0x4c678c │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ @ instruction: 0xf64f3003 │ │ │ │ vmvn.i32 q11, #2303 @ 0x000008ff │ │ │ │ - bl 0x185a88 │ │ │ │ + bl 0x185a28 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf78e0000 │ │ │ │ - andlt pc, r3, sp, ror sp @ │ │ │ │ + andlt pc, r3, sp, lsr #27 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq sp, r4, r2, lsr r7 │ │ │ │ + umulleq sp, r4, r2, r7 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec19a78 │ │ │ │ + bl 0xfec19a18 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4c6840 │ │ │ │ + blmi 0x4c67e0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ @ instruction: 0xf64f3003 │ │ │ │ @ instruction: 0xf2c06cfc │ │ │ │ - bl 0x185adc │ │ │ │ + bl 0x185a7c │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf78e0000 │ │ │ │ - andlt pc, r3, r3, asr sp @ │ │ │ │ + andlt pc, r3, r3, lsl #27 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - ldrdeq sp, [r4], lr │ │ │ │ + addeq sp, r4, lr, lsr r7 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec19acc │ │ │ │ + bl 0xfec19a6c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4c6894 │ │ │ │ + blmi 0x4c6834 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ @ instruction: 0xf64f3003 │ │ │ │ vmull.s8 , d16, d0 │ │ │ │ - bl 0x185b30 │ │ │ │ + bl 0x185ad0 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf78e0000 │ │ │ │ - andlt pc, r3, r9, lsr #26 │ │ │ │ + andlt pc, r3, r9, asr sp @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq sp, r4, sl, lsl #13 │ │ │ │ + addeq sp, r4, sl, ror #13 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec19b20 │ │ │ │ + bl 0xfec19ac0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4c68e8 │ │ │ │ + blmi 0x4c6888 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ @ instruction: 0xf64e3003 │ │ │ │ vqdmulh.s d18, d16, d0[4] │ │ │ │ - bl 0x185b84 │ │ │ │ + bl 0x185b24 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf78e0000 │ │ │ │ - strdlt pc, [r3], -pc @ │ │ │ │ + andlt pc, r3, pc, lsr #26 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq sp, r4, r6, lsr r6 │ │ │ │ + umulleq sp, r4, r6, r6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec19b74 │ │ │ │ + bl 0xfec19b14 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4c693c │ │ │ │ + blmi 0x4c68dc │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ @ instruction: 0xf64e3003 │ │ │ │ vqdmulh.s d19, d0, d0[5] │ │ │ │ - bl 0x185bd8 │ │ │ │ + bl 0x185b78 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf78e0000 │ │ │ │ - ldrdlt pc, [r3], -r5 │ │ │ │ + andlt pc, r3, r5, lsl #26 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq sp, r4, r2, ror #11 │ │ │ │ + addeq sp, r4, r2, asr #12 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec19bc8 │ │ │ │ + bl 0xfec19b68 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4c6990 │ │ │ │ + blmi 0x4c6930 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ @ instruction: 0xf64f3003 │ │ │ │ vqdmulh.s d20, d16, d0[7] │ │ │ │ - bl 0x185c2c │ │ │ │ + bl 0x185bcc │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf78e0000 │ │ │ │ - andlt pc, r3, fp, lsr #25 │ │ │ │ + ldrdlt pc, [r3], -fp │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq sp, r4, lr, lsl #11 │ │ │ │ + addeq sp, r4, lr, ror #11 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec19c1c │ │ │ │ + bl 0xfec19bbc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4c69e4 │ │ │ │ + blmi 0x4c6984 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ @ instruction: 0xf64f3003 │ │ │ │ vmvn.i32 , #255 @ 0x000000ff │ │ │ │ - bl 0x185c80 │ │ │ │ + bl 0x185c20 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf78e0000 │ │ │ │ - andlt pc, r3, r1, lsl #25 │ │ │ │ + @ instruction: 0xb003fcb1 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq sp, r4, sl, lsr r5 │ │ │ │ + umulleq sp, r4, sl, r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec19c70 │ │ │ │ + bl 0xfec19c10 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4c6a38 │ │ │ │ + blmi 0x4c69d8 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ @ instruction: 0xf64f3003 │ │ │ │ @ instruction: 0xf2c05cf4 │ │ │ │ - bl 0x185cd4 │ │ │ │ + bl 0x185c74 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf78e0000 │ │ │ │ - andlt pc, r3, r7, asr ip @ │ │ │ │ + andlt pc, r3, r7, lsl #25 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq sp, r4, r6, ror #9 │ │ │ │ + addeq sp, r4, r6, asr #10 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec19cc4 │ │ │ │ + bl 0xfec19c64 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4c6a8c │ │ │ │ + blmi 0x4c6a2c │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ @ instruction: 0xf64e3003 │ │ │ │ @ instruction: 0xf2c01cd8 │ │ │ │ - bl 0x185d28 │ │ │ │ + bl 0x185cc8 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf78e0000 │ │ │ │ - andlt pc, r3, sp, lsr #24 │ │ │ │ + andlt pc, r3, sp, asr ip @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - umulleq sp, r4, r2, r4 │ │ │ │ + strdeq sp, [r4], r2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec19d18 │ │ │ │ + bl 0xfec19cb8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4c6ae0 │ │ │ │ + blmi 0x4c6a80 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ @ instruction: 0xf64e3003 │ │ │ │ vmov.i32 q9, #3327 @ 0x00000cff │ │ │ │ - bl 0x185d7c │ │ │ │ + bl 0x185d1c │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf78e0000 │ │ │ │ - andlt pc, r3, r3, lsl #24 │ │ │ │ + andlt pc, r3, r3, lsr ip @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq sp, r4, lr, lsr r4 │ │ │ │ + umulleq sp, r4, lr, r4 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec19d6c │ │ │ │ + bl 0xfec19d0c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4c6b34 │ │ │ │ + blmi 0x4c6ad4 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ @ instruction: 0xf64f3003 │ │ │ │ vqdmulh.s d19, d0, d0[4] │ │ │ │ - bl 0x185dd0 │ │ │ │ + bl 0x185d70 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf78e0000 │ │ │ │ - ldrdlt pc, [r3], -r9 │ │ │ │ + andlt pc, r3, r9, lsl #24 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq sp, r4, sl, ror #7 │ │ │ │ + addeq sp, r4, sl, asr #8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec19dc0 │ │ │ │ + bl 0xfec19d60 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4c6b88 │ │ │ │ + blmi 0x4c6b28 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ @ instruction: 0xf64f3003 │ │ │ │ vqdmulh.s d19, d16, d0[5] │ │ │ │ - bl 0x185e24 │ │ │ │ + bl 0x185dc4 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf78e0000 │ │ │ │ - andlt pc, r3, pc, lsr #23 │ │ │ │ + ldrdlt pc, [r3], -pc @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - umulleq sp, r4, r6, r3 │ │ │ │ + strdeq sp, [r4], r6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec19e14 │ │ │ │ + bl 0xfec19db4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4c6bdc │ │ │ │ + blmi 0x4c6b7c │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ @ instruction: 0xf64f3003 │ │ │ │ vqdmulh.s d20, d0, d0[6] │ │ │ │ - bl 0x185e78 │ │ │ │ + bl 0x185e18 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf78e0000 │ │ │ │ - andlt pc, r3, r5, lsl #23 │ │ │ │ + @ instruction: 0xb003fbb5 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq sp, r4, r2, asr #6 │ │ │ │ + addeq sp, r4, r2, lsr #7 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec19e68 │ │ │ │ + bl 0xfec19e08 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4c6c30 │ │ │ │ + blmi 0x4c6bd0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ @ instruction: 0xf64f3003 │ │ │ │ @ instruction: 0xf2c01cd4 │ │ │ │ - bl 0x185ecc │ │ │ │ + bl 0x185e6c │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf78e0000 │ │ │ │ - andlt pc, r3, fp, asr fp @ │ │ │ │ + andlt pc, r3, fp, lsl #23 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq sp, r4, lr, ror #5 │ │ │ │ + addeq sp, r4, lr, asr #6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec19ebc │ │ │ │ + bl 0xfec19e5c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4c6c84 │ │ │ │ + blmi 0x4c6c24 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ @ instruction: 0xf64f3003 │ │ │ │ vmov.i32 q9, #2303 @ 0x000008ff │ │ │ │ - bl 0x185f20 │ │ │ │ + bl 0x185ec0 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf78e0000 │ │ │ │ - andlt pc, r3, r1, lsr fp @ │ │ │ │ + andlt pc, r3, r1, ror #22 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - umulleq sp, r4, sl, r2 │ │ │ │ + strdeq sp, [r4], sl │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec19f10 │ │ │ │ + bl 0xfec19eb0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4c6cd8 │ │ │ │ + blmi 0x4c6c78 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ @ instruction: 0xf64f3003 │ │ │ │ @ instruction: 0xf2c02cdc │ │ │ │ - bl 0x185f74 │ │ │ │ + bl 0x185f14 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf78e0000 │ │ │ │ - andlt pc, r3, r7, lsl #22 │ │ │ │ + andlt pc, r3, r7, lsr fp @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq sp, r4, r6, asr #4 │ │ │ │ + addeq sp, r4, r6, lsr #5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec19f64 │ │ │ │ + bl 0xfec19f04 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4c6d2c │ │ │ │ + blmi 0x4c6ccc │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ @ instruction: 0xf64f3003 │ │ │ │ vqdmulh.s d16, d0, d0[2] │ │ │ │ - bl 0x185fc8 │ │ │ │ + bl 0x185f68 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf78e0000 │ │ │ │ - ldrdlt pc, [r3], -sp │ │ │ │ + andlt pc, r3, sp, lsl #22 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - strdeq sp, [r4], r2 │ │ │ │ + addeq sp, r4, r2, asr r2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec19fb8 │ │ │ │ + bl 0xfec19f58 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4c6d80 │ │ │ │ + blmi 0x4c6d20 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ @ instruction: 0xf64f3003 │ │ │ │ vqdmulh.s d16, d16, d0[3] │ │ │ │ - bl 0x18601c │ │ │ │ + bl 0x185fbc │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf78e0000 │ │ │ │ - @ instruction: 0xb003fab3 │ │ │ │ + andlt pc, r3, r3, ror #21 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - umulleq sp, r4, lr, r1 │ │ │ │ + strdeq sp, [r4], lr │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1a00c │ │ │ │ + bl 0xfec19fac │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4c6dd4 │ │ │ │ + blmi 0x4c6d74 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ @ instruction: 0xf64f3003 │ │ │ │ vmov.i32 , #255 @ 0x000000ff │ │ │ │ - bl 0x186070 │ │ │ │ + bl 0x186010 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf78e0000 │ │ │ │ - andlt pc, r3, r9, lsl #21 │ │ │ │ + @ instruction: 0xb003fab9 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq sp, r4, sl, asr #2 │ │ │ │ + addeq sp, r4, sl, lsr #3 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1a060 │ │ │ │ + bl 0xfec1a000 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4c6e28 │ │ │ │ + blmi 0x4c6dc8 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ @ instruction: 0xf64e3003 │ │ │ │ @ instruction: 0xf2c00cd0 │ │ │ │ - bl 0x1860c4 │ │ │ │ + bl 0x186064 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf78e0000 │ │ │ │ - andlt pc, r3, pc, asr sl @ │ │ │ │ + andlt pc, r3, pc, lsl #21 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - strdeq sp, [r4], r6 │ │ │ │ + addeq sp, r4, r6, asr r1 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1a0b4 │ │ │ │ + bl 0xfec1a054 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4c6e7c │ │ │ │ + blmi 0x4c6e1c │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ @ instruction: 0xf64e3003 │ │ │ │ vmov.i32 , #1279 @ 0x000004ff │ │ │ │ - bl 0x186118 │ │ │ │ + bl 0x1860b8 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf78e0000 │ │ │ │ - andlt pc, r3, r5, lsr sl @ │ │ │ │ + andlt pc, r3, r5, ror #20 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq sp, r4, r2, lsr #1 │ │ │ │ + addeq sp, r4, r2, lsl #2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1a108 │ │ │ │ + bl 0xfec1a0a8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4c6ed0 │ │ │ │ + blmi 0x4c6e70 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ vhadd.s8 d19, d15, d3 │ │ │ │ @ instruction: 0xf2c06cbc │ │ │ │ - bl 0x18616c │ │ │ │ + bl 0x18610c │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf78e0000 │ │ │ │ - andlt pc, r3, fp, lsl #20 │ │ │ │ + andlt pc, r3, fp, lsr sl @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq sp, r4, lr, asr #32 │ │ │ │ + addeq sp, r4, lr, lsr #1 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1a15c │ │ │ │ + bl 0xfec1a0fc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4c6f24 │ │ │ │ + blmi 0x4c6ec4 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ vhadd.s8 d19, d15, d3 │ │ │ │ vqdmulh.s d23, d0, d0[0] │ │ │ │ - bl 0x1861c0 │ │ │ │ + bl 0x186160 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf78e0000 │ │ │ │ - andlt pc, r3, r1, ror #19 │ │ │ │ + andlt pc, r3, r1, lsl sl @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - strdeq ip, [r4], sl │ │ │ │ + addeq sp, r4, sl, asr r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1a1b0 │ │ │ │ + bl 0xfec1a150 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4c6f78 │ │ │ │ + blmi 0x4c6f18 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ vhadd.s8 d19, d15, d3 │ │ │ │ vqdmulh.s d23, d16, d0[1] │ │ │ │ - bl 0x186214 │ │ │ │ + bl 0x1861b4 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf78e0000 │ │ │ │ - @ instruction: 0xb003f9b7 │ │ │ │ + andlt pc, r3, r7, ror #19 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq ip, r4, r6, lsr #31 │ │ │ │ + addeq sp, r4, r6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1a204 │ │ │ │ + bl 0xfec1a1a4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4c6fcc │ │ │ │ + blmi 0x4c6f6c │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ vhadd.s8 d19, d14, d3 │ │ │ │ vqdmulh.s d23, d16, d0[2] │ │ │ │ - bl 0x186268 │ │ │ │ + bl 0x186208 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf78e0000 │ │ │ │ - andlt pc, r3, sp, lsl #19 │ │ │ │ + @ instruction: 0xb003f9bd │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq ip, r4, r2, asr pc │ │ │ │ + @ instruction: 0x0084cfb2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1a258 │ │ │ │ + bl 0xfec1a1f8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4c7020 │ │ │ │ + blmi 0x4c6fc0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ @ instruction: 0xf64e3003 │ │ │ │ vqdmulh.s d16, d0, d0[3] │ │ │ │ - bl 0x1862bc │ │ │ │ + bl 0x18625c │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf78e0000 │ │ │ │ - andlt pc, r3, r3, ror #18 │ │ │ │ + mullt r3, r3, r9 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - strdeq ip, [r4], lr │ │ │ │ + addeq ip, r4, lr, asr pc │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1a2ac │ │ │ │ + bl 0xfec1a24c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4c7074 │ │ │ │ + blmi 0x4c7014 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ vhadd.s8 d19, d15, d3 │ │ │ │ vmvn.i32 d21, #255 @ 0x000000ff │ │ │ │ - bl 0x186310 │ │ │ │ + bl 0x1862b0 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf78e0000 │ │ │ │ - andlt pc, r3, r9, lsr r9 @ │ │ │ │ + andlt pc, r3, r9, ror #18 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq ip, r4, sl, lsr #29 │ │ │ │ + addeq ip, r4, sl, lsl #30 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1a300 │ │ │ │ + bl 0xfec1a2a0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4c70c8 │ │ │ │ + blmi 0x4c7068 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ vhadd.s8 d19, d15, d3 │ │ │ │ @ instruction: 0xf2c05cb4 │ │ │ │ - bl 0x186364 │ │ │ │ + bl 0x186304 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf78e0000 │ │ │ │ - andlt pc, r3, pc, lsl #18 │ │ │ │ + andlt pc, r3, pc, lsr r9 @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq ip, r4, r6, asr lr │ │ │ │ + @ instruction: 0x0084ceb6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1a354 │ │ │ │ + bl 0xfec1a2f4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4c711c │ │ │ │ + blmi 0x4c70bc │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ vhadd.s8 d19, d15, d3 │ │ │ │ vmvn.i32 d22, #2303 @ 0x000008ff │ │ │ │ - bl 0x1863b8 │ │ │ │ + bl 0x186358 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf78e0000 │ │ │ │ - andlt pc, r3, r5, ror #17 │ │ │ │ + andlt pc, r3, r5, lsl r9 @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq ip, r4, r2, lsl #28 │ │ │ │ + addeq ip, r4, r2, ror #28 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1a3a8 │ │ │ │ + bl 0xfec1a348 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4c7170 │ │ │ │ + blmi 0x4c7110 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ vhadd.s8 d19, d14, d3 │ │ │ │ vqdmulh.s d22, d16, d0[0] │ │ │ │ - bl 0x18640c │ │ │ │ + bl 0x1863ac │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf78e0000 │ │ │ │ - @ instruction: 0xb003f8bb │ │ │ │ + andlt pc, r3, fp, ror #17 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq ip, r4, lr, lsr #27 │ │ │ │ + addeq ip, r4, lr, lsl #28 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1a3fc │ │ │ │ + bl 0xfec1a39c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4c71c4 │ │ │ │ + blmi 0x4c7164 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ vhadd.s8 d19, d14, d3 │ │ │ │ vqdmulh.s d23, d0, d0[1] │ │ │ │ - bl 0x186460 │ │ │ │ + bl 0x186400 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf78e0000 │ │ │ │ - mullt r3, r1, r8 │ │ │ │ + andlt pc, r3, r1, asr #17 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq ip, r4, sl, asr sp │ │ │ │ + @ instruction: 0x0084cdba │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1a450 │ │ │ │ + bl 0xfec1a3f0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4c7218 │ │ │ │ + blmi 0x4c71b8 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ vhadd.s8 d19, d15, d3 │ │ │ │ vmull.s8 , d16, d20 │ │ │ │ - bl 0x1864b4 │ │ │ │ + bl 0x186454 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf78e0000 │ │ │ │ - andlt pc, r3, r7, ror #16 │ │ │ │ + mullt r3, r7, r8 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq ip, r4, r6, lsl #26 │ │ │ │ + addeq ip, r4, r6, ror #26 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1a4a4 │ │ │ │ + bl 0xfec1a444 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4c726c │ │ │ │ + blmi 0x4c720c │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ vhadd.s8 d19, d15, d3 │ │ │ │ vmull.s8 q10, d0, d24 │ │ │ │ - bl 0x186508 │ │ │ │ + bl 0x1864a8 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf78e0000 │ │ │ │ - andlt pc, r3, sp, lsr r8 @ │ │ │ │ + andlt pc, r3, sp, ror #16 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - @ instruction: 0x0084ccb2 │ │ │ │ + addeq ip, r4, r2, lsl sp │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1a4f8 │ │ │ │ + bl 0xfec1a498 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4c72c0 │ │ │ │ + blmi 0x4c7260 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ vhadd.s8 d19, d15, d3 │ │ │ │ vmull.s8 q10, d16, d28 │ │ │ │ - bl 0x18655c │ │ │ │ + bl 0x1864fc │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf78e0000 │ │ │ │ - andlt pc, r3, r3, lsl r8 @ │ │ │ │ + andlt pc, r3, r3, asr #16 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq ip, r4, lr, asr ip │ │ │ │ + @ instruction: 0x0084ccbe │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1a54c │ │ │ │ + bl 0xfec1a4ec │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4c7314 │ │ │ │ + blmi 0x4c72b4 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ vhadd.s8 d19, d14, d3 │ │ │ │ @ instruction: 0xf2c05cb8 │ │ │ │ - bl 0x1865b0 │ │ │ │ + bl 0x186550 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ - @ instruction: 0xf78d0000 │ │ │ │ - andlt pc, r3, r9, ror #31 │ │ │ │ + @ instruction: 0xf78e0000 │ │ │ │ + andlt pc, r3, r9, lsl r8 @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq ip, r4, sl, lsl #24 │ │ │ │ + addeq ip, r4, sl, ror #24 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1a5a0 │ │ │ │ + bl 0xfec1a540 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4c7368 │ │ │ │ + blmi 0x4c7308 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ vhadd.s8 d19, d14, d3 │ │ │ │ vmvn.i32 d22, #3327 @ 0x00000cff │ │ │ │ - bl 0x186604 │ │ │ │ + bl 0x1865a4 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf78d0000 │ │ │ │ - @ instruction: 0xb003ffbf │ │ │ │ + andlt pc, r3, pc, ror #31 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - @ instruction: 0x0084cbb6 │ │ │ │ + addeq ip, r4, r6, lsl ip │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1a5f4 │ │ │ │ + bl 0xfec1a594 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4c73bc │ │ │ │ + blmi 0x4c735c │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ vhadd.s8 d19, d15, d3 │ │ │ │ vmov.i32 d18, #2303 @ 0x000008ff │ │ │ │ - bl 0x186658 │ │ │ │ + bl 0x1865f8 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf78d0000 │ │ │ │ - mullt r3, r5, pc @ │ │ │ │ + andlt pc, r3, r5, asr #31 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq ip, r4, r2, ror #22 │ │ │ │ + addeq ip, r4, r2, asr #23 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1a648 │ │ │ │ + bl 0xfec1a5e8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4c7410 │ │ │ │ + blmi 0x4c73b0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ vhadd.s8 d19, d15, d3 │ │ │ │ @ instruction: 0xf2c02c9c │ │ │ │ - bl 0x1866ac │ │ │ │ + bl 0x18664c │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf78d0000 │ │ │ │ - andlt pc, r3, fp, ror #30 │ │ │ │ + mullt r3, fp, pc @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq ip, r4, lr, lsl #22 │ │ │ │ + addeq ip, r4, lr, ror #22 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1a69c │ │ │ │ + bl 0xfec1a63c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4c7464 │ │ │ │ + blmi 0x4c7404 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ vhadd.s8 d19, d15, d3 │ │ │ │ vmull.s8 , d0, d16 │ │ │ │ - bl 0x186700 │ │ │ │ + bl 0x1866a0 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf78d0000 │ │ │ │ - andlt pc, r3, r1, asr #30 │ │ │ │ + andlt pc, r3, r1, ror pc @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - @ instruction: 0x0084caba │ │ │ │ + addeq ip, r4, sl, lsl fp │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1a6f0 │ │ │ │ + bl 0xfec1a690 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0ff0 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r3, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ strbtmi ip, [r3], #-12 │ │ │ │ - bl 0x3e8114 │ │ │ │ + bl 0x3e80b4 │ │ │ │ @ instruction: 0xf6430301 │ │ │ │ vbic.i32 , #0 @ 0x00000000 │ │ │ │ - bl 0x3c3b64 │ │ │ │ + bl 0x3c3b04 │ │ │ │ @ instruction: 0xf8cd0e02 │ │ │ │ - bl 0x3fb524 │ │ │ │ + bl 0x3fb4c4 │ │ │ │ stmdavs r8, {r9} │ │ │ │ - @ instruction: 0xff14f78d │ │ │ │ + @ instruction: 0xff44f78d │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq ip, r4, r4, ror #20 │ │ │ │ + addeq ip, r4, r4, asr #21 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1a748 │ │ │ │ + bl 0xfec1a6e8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0ff0 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r3, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ strbtmi ip, [r3], #-12 │ │ │ │ - bl 0x3e816c │ │ │ │ + bl 0x3e810c │ │ │ │ @ instruction: 0xf6430301 │ │ │ │ vsra.s64 , q10, #64 │ │ │ │ - bl 0x3c3bbc │ │ │ │ + bl 0x3c3b5c │ │ │ │ @ instruction: 0xf8cd0e02 │ │ │ │ - bl 0x3fb57c │ │ │ │ + bl 0x3fb51c │ │ │ │ stmdavs r8, {r9} │ │ │ │ - cdp2 7, 14, cr15, cr8, cr13, {4} │ │ │ │ + @ instruction: 0xff18f78d │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq ip, r4, ip, lsl #20 │ │ │ │ + addeq ip, r4, ip, ror #20 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1a7a0 │ │ │ │ + bl 0xfec1a740 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0ff0 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r3, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ strbtmi ip, [r3], #-12 │ │ │ │ - bl 0x3e81c4 │ │ │ │ + bl 0x3e8164 │ │ │ │ vcgt.s8 d16, d4, d1 │ │ │ │ vbic.i32 q8, #8 @ 0x00000008 │ │ │ │ - bl 0x3c3c14 │ │ │ │ + bl 0x3c3bb4 │ │ │ │ @ instruction: 0xf8cd0e02 │ │ │ │ - bl 0x3fb5d4 │ │ │ │ + bl 0x3fb574 │ │ │ │ stmdavs r8, {r9} │ │ │ │ - cdp2 7, 11, cr15, cr12, cr13, {4} │ │ │ │ + cdp2 7, 14, cr15, cr12, cr13, {4} │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - @ instruction: 0x0084c9b4 │ │ │ │ + addeq ip, r4, r4, lsl sl │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1a7f8 │ │ │ │ + bl 0xfec1a798 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0ff0 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r3, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ strbtmi ip, [r3], #-12 │ │ │ │ - bl 0x3e821c │ │ │ │ + bl 0x3e81bc │ │ │ │ @ instruction: 0xf6430301 │ │ │ │ vmla.f d18, d16, d0[3] │ │ │ │ - bl 0x3c3c6c │ │ │ │ + bl 0x3c3c0c │ │ │ │ @ instruction: 0xf8cd0e02 │ │ │ │ - bl 0x3fb62c │ │ │ │ + bl 0x3fb5cc │ │ │ │ stmdavs r8, {r9} │ │ │ │ - cdp2 7, 9, cr15, cr0, cr13, {4} │ │ │ │ + cdp2 7, 12, cr15, cr0, cr13, {4} │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq ip, r4, ip, asr r9 │ │ │ │ + @ instruction: 0x0084c9bc │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1a850 │ │ │ │ + bl 0xfec1a7f0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0ff0 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r3, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ strbtmi ip, [r3], #-12 │ │ │ │ - bl 0x3e8274 │ │ │ │ + bl 0x3e8214 │ │ │ │ @ instruction: 0xf6430301 │ │ │ │ vorr.i32 , #0 @ 0x00000000 │ │ │ │ - bl 0x3c3cc4 │ │ │ │ + bl 0x3c3c64 │ │ │ │ @ instruction: 0xf8cd0e02 │ │ │ │ - bl 0x3fb684 │ │ │ │ + bl 0x3fb624 │ │ │ │ stmdavs r8, {r9} │ │ │ │ - cdp2 7, 6, cr15, cr4, cr13, {4} │ │ │ │ + cdp2 7, 9, cr15, cr4, cr13, {4} │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq ip, r4, r4, lsl #18 │ │ │ │ + addeq ip, r4, r4, ror #18 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1a8a8 │ │ │ │ + bl 0xfec1a848 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0ff0 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r3, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ strbtmi ip, [r3], #-12 │ │ │ │ - bl 0x3e82cc │ │ │ │ + bl 0x3e826c │ │ │ │ @ instruction: 0xf6430301 │ │ │ │ vsra.s64 , q2, #64 │ │ │ │ - bl 0x3c3d1c │ │ │ │ + bl 0x3c3cbc │ │ │ │ @ instruction: 0xf8cd0e02 │ │ │ │ - bl 0x3fb6dc │ │ │ │ + bl 0x3fb67c │ │ │ │ stmdavs r8, {r9} │ │ │ │ - cdp2 7, 3, cr15, cr8, cr13, {4} │ │ │ │ + cdp2 7, 6, cr15, cr8, cr13, {4} │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq ip, r4, ip, lsr #17 │ │ │ │ + addeq ip, r4, ip, lsl #18 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1a900 │ │ │ │ + bl 0xfec1a8a0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0ff0 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r3, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ strbtmi ip, [r3], #-12 │ │ │ │ - bl 0x3e8324 │ │ │ │ + bl 0x3e82c4 │ │ │ │ vcgt.s8 d16, d4, d1 │ │ │ │ vaddw.s8 q9, q8, d8 │ │ │ │ - bl 0x3c3d74 │ │ │ │ + bl 0x3c3d14 │ │ │ │ @ instruction: 0xf8cd0e02 │ │ │ │ - bl 0x3fb734 │ │ │ │ + bl 0x3fb6d4 │ │ │ │ stmdavs r8, {r9} │ │ │ │ - cdp2 7, 0, cr15, cr12, cr13, {4} │ │ │ │ + cdp2 7, 3, cr15, cr12, cr13, {4} │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq ip, r4, r4, asr r8 │ │ │ │ + @ instruction: 0x0084c8b4 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1a958 │ │ │ │ + bl 0xfec1a8f8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0ff0 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r3, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ strbtmi ip, [r3], #-12 │ │ │ │ - bl 0x3e837c │ │ │ │ + bl 0x3e831c │ │ │ │ vcgt.s8 d16, d4, d1 │ │ │ │ vaddw.s8 , q0, d12 │ │ │ │ - bl 0x3c3dcc │ │ │ │ + bl 0x3c3d6c │ │ │ │ @ instruction: 0xf8cd0e02 │ │ │ │ - bl 0x3fb78c │ │ │ │ + bl 0x3fb72c │ │ │ │ stmdavs r8, {r9} │ │ │ │ - stc2l 7, cr15, [r0, #564]! @ 0x234 │ │ │ │ + cdp2 7, 1, cr15, cr0, cr13, {4} │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - strdeq ip, [r4], ip @ │ │ │ │ + addeq ip, r4, ip, asr r8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1a9b0 │ │ │ │ + bl 0xfec1a950 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0ff0 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r3, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ strbtmi ip, [r3], #-12 │ │ │ │ - bl 0x3e83d4 │ │ │ │ + bl 0x3e8374 │ │ │ │ vcgt.s8 d16, d4, d1 │ │ │ │ vsra.s64 d19, d0, #64 │ │ │ │ - bl 0x3c3e24 │ │ │ │ + bl 0x3c3dc4 │ │ │ │ @ instruction: 0xf8cd0e02 │ │ │ │ - bl 0x3fb7e4 │ │ │ │ + bl 0x3fb784 │ │ │ │ stmdavs r8, {r9} │ │ │ │ - ldc2 7, cr15, [r4, #564]! @ 0x234 │ │ │ │ + stc2l 7, cr15, [r4, #564]! @ 0x234 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq ip, r4, r4, lsr #15 │ │ │ │ + addeq ip, r4, r4, lsl #16 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1aa08 │ │ │ │ + bl 0xfec1a9a8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0ff0 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r3, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ strbtmi ip, [r3], #-12 │ │ │ │ - bl 0x3e842c │ │ │ │ + bl 0x3e83cc │ │ │ │ @ instruction: 0xf6430301 │ │ │ │ vmla.f d21, d16, d0[5] │ │ │ │ - bl 0x3c3e7c │ │ │ │ + bl 0x3c3e1c │ │ │ │ @ instruction: 0xf8cd0e02 │ │ │ │ - bl 0x3fb83c │ │ │ │ + bl 0x3fb7dc │ │ │ │ stmdavs r8, {r9} │ │ │ │ - stc2 7, cr15, [r8, #564] @ 0x234 │ │ │ │ + ldc2 7, cr15, [r8, #564]! @ 0x234 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq ip, r4, ip, asr #14 │ │ │ │ + addeq ip, r4, ip, lsr #15 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1aa60 │ │ │ │ + bl 0xfec1aa00 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0ff0 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r3, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ strbtmi ip, [r3], #-12 │ │ │ │ - bl 0x3e8484 │ │ │ │ + bl 0x3e8424 │ │ │ │ @ instruction: 0xf6430301 │ │ │ │ vmla.f d22, d0, d0[6] │ │ │ │ - bl 0x3c3ed4 │ │ │ │ + bl 0x3c3e74 │ │ │ │ @ instruction: 0xf8cd0e02 │ │ │ │ - bl 0x3fb894 │ │ │ │ + bl 0x3fb834 │ │ │ │ stmdavs r8, {r9} │ │ │ │ - ldc2l 7, cr15, [ip, #-564] @ 0xfffffdcc │ │ │ │ + stc2 7, cr15, [ip, #564] @ 0x234 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - strdeq ip, [r4], r4 │ │ │ │ + addeq ip, r4, r4, asr r7 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1aab8 │ │ │ │ + bl 0xfec1aa58 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0ff0 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r3, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ strbtmi ip, [r3], #-12 │ │ │ │ - bl 0x3e84dc │ │ │ │ + bl 0x3e847c │ │ │ │ @ instruction: 0xf6430301 │ │ │ │ vmla.f d22, d16, d0[7] │ │ │ │ - bl 0x3c3f2c │ │ │ │ + bl 0x3c3ecc │ │ │ │ @ instruction: 0xf8cd0e02 │ │ │ │ - bl 0x3fb8ec │ │ │ │ + bl 0x3fb88c │ │ │ │ stmdavs r8, {r9} │ │ │ │ - ldc2 7, cr15, [r0, #-564]! @ 0xfffffdcc │ │ │ │ + stc2l 7, cr15, [r0, #-564]! @ 0xfffffdcc │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - umulleq ip, r4, ip, r6 │ │ │ │ + strdeq ip, [r4], ip @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1ab10 │ │ │ │ + bl 0xfec1aab0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0ff0 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r3, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ strbtmi ip, [r3], #-12 │ │ │ │ - bl 0x3e8534 │ │ │ │ + bl 0x3e84d4 │ │ │ │ vcgt.s8 d16, d3, d1 │ │ │ │ vsra.s64 d23, d20, #64 │ │ │ │ - bl 0x3c3f84 │ │ │ │ + bl 0x3c3f24 │ │ │ │ @ instruction: 0xf8cd0e02 │ │ │ │ - bl 0x3fb944 │ │ │ │ + bl 0x3fb8e4 │ │ │ │ stmdavs r8, {r9} │ │ │ │ - stc2 7, cr15, [r4, #-564] @ 0xfffffdcc │ │ │ │ + ldc2 7, cr15, [r4, #-564]! @ 0xfffffdcc │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq ip, r4, r4, asr #12 │ │ │ │ + addeq ip, r4, r4, lsr #13 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1ab68 │ │ │ │ + bl 0xfec1ab08 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0ff0 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r3, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ strbtmi ip, [r3], #-12 │ │ │ │ - bl 0x3e858c │ │ │ │ + bl 0x3e852c │ │ │ │ @ instruction: 0xf6430301 │ │ │ │ vbic.i32 d16, #8 @ 0x00000008 │ │ │ │ - bl 0x3c3fdc │ │ │ │ + bl 0x3c3f7c │ │ │ │ @ instruction: 0xf8cd0e02 │ │ │ │ - bl 0x3fb99c │ │ │ │ + bl 0x3fb93c │ │ │ │ stmdavs r8, {r9} │ │ │ │ - ldc2l 7, cr15, [r8], {141} @ 0x8d │ │ │ │ + stc2 7, cr15, [r8, #-564] @ 0xfffffdcc │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq ip, r4, ip, ror #11 │ │ │ │ + addeq ip, r4, ip, asr #12 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1abc0 │ │ │ │ + bl 0xfec1ab60 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0ff0 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r3, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ strbtmi ip, [r3], #-12 │ │ │ │ - bl 0x3e85e4 │ │ │ │ + bl 0x3e8584 │ │ │ │ vcgt.s8 d16, d3, d1 │ │ │ │ vaddw.s8 q11, q8, d28 │ │ │ │ - bl 0x3c4034 │ │ │ │ + bl 0x3c3fd4 │ │ │ │ @ instruction: 0xf8cd0e02 │ │ │ │ - bl 0x3fb9f4 │ │ │ │ + bl 0x3fb994 │ │ │ │ stmdavs r8, {r9} │ │ │ │ - stc2 7, cr15, [ip], #564 @ 0x234 │ │ │ │ + ldc2l 7, cr15, [ip], {141} @ 0x8d │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - umulleq ip, r4, r4, r5 │ │ │ │ + strdeq ip, [r4], r4 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1ac18 │ │ │ │ + bl 0xfec1abb8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0ff0 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r3, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ strbtmi ip, [r3], #-12 │ │ │ │ - bl 0x3e863c │ │ │ │ + bl 0x3e85dc │ │ │ │ vcgt.s8 d16, d3, d1 │ │ │ │ vbic.i32 d23, #0 @ 0x00000000 │ │ │ │ - bl 0x3c408c │ │ │ │ + bl 0x3c402c │ │ │ │ @ instruction: 0xf8cd0e02 │ │ │ │ - bl 0x3fba4c │ │ │ │ + bl 0x3fb9ec │ │ │ │ stmdavs r8, {r9} │ │ │ │ - stc2 7, cr15, [r0], {141} @ 0x8d │ │ │ │ + ldc2 7, cr15, [r0], #564 @ 0x234 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq ip, r4, ip, lsr r5 │ │ │ │ + umulleq ip, r4, ip, r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1ac70 │ │ │ │ + bl 0xfec1ac10 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0ff0 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r3, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ strbtmi ip, [r3], #-12 │ │ │ │ - bl 0x3e8694 │ │ │ │ + bl 0x3e8634 │ │ │ │ @ instruction: 0xf6430301 │ │ │ │ vmla.f d17, d16, d0[1] │ │ │ │ - bl 0x3c40e4 │ │ │ │ + bl 0x3c4084 │ │ │ │ @ instruction: 0xf8cd0e02 │ │ │ │ - bl 0x3fbaa4 │ │ │ │ + bl 0x3fba44 │ │ │ │ stmdavs r8, {r9} │ │ │ │ - mrrc2 7, 8, pc, r4, cr13 @ │ │ │ │ + stc2 7, cr15, [r4], {141} @ 0x8d │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq ip, r4, r4, ror #9 │ │ │ │ + addeq ip, r4, r4, asr #10 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1acc8 │ │ │ │ + bl 0xfec1ac68 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0ff0 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r3, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ strbtmi ip, [r3], #-12 │ │ │ │ - bl 0x3e86ec │ │ │ │ + bl 0x3e868c │ │ │ │ @ instruction: 0xf6430301 │ │ │ │ vmla.f d18, d0, d0[2] │ │ │ │ - bl 0x3c413c │ │ │ │ + bl 0x3c40dc │ │ │ │ @ instruction: 0xf8cd0e02 │ │ │ │ - bl 0x3fbafc │ │ │ │ + bl 0x3fba9c │ │ │ │ stmdavs r8, {r9} │ │ │ │ - stc2 7, cr15, [r8], #-564 @ 0xfffffdcc │ │ │ │ + mrrc2 7, 8, pc, r8, cr13 @ │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq ip, r4, ip, lsl #9 │ │ │ │ + addeq ip, r4, ip, ror #9 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1ad20 │ │ │ │ + bl 0xfec1acc0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0ff0 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r3, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ strbtmi ip, [r3], #-12 │ │ │ │ - bl 0x3e8744 │ │ │ │ + bl 0x3e86e4 │ │ │ │ @ instruction: 0xf6430301 │ │ │ │ vsra.s64 d16, d28, #64 │ │ │ │ - bl 0x3c4194 │ │ │ │ + bl 0x3c4134 │ │ │ │ @ instruction: 0xf8cd0e02 │ │ │ │ - bl 0x3fbb54 │ │ │ │ + bl 0x3fbaf4 │ │ │ │ stmdavs r8, {r9} │ │ │ │ - blx 0x1992 │ │ │ │ + stc2 7, cr15, [ip], #-564 @ 0xfffffdcc │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq ip, r4, r4, lsr r4 │ │ │ │ + umulleq ip, r4, r4, r4 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1ad78 │ │ │ │ + bl 0xfec1ad18 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0ff0 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r3, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ strbtmi ip, [r3], #-12 │ │ │ │ - bl 0x3e879c │ │ │ │ + bl 0x3e873c │ │ │ │ @ instruction: 0xf6430301 │ │ │ │ vmla.f d17, d0, d0[0] │ │ │ │ - bl 0x3c41ec │ │ │ │ + bl 0x3c418c │ │ │ │ @ instruction: 0xf8cd0e02 │ │ │ │ - bl 0x3fbbac │ │ │ │ + bl 0x3fbb4c │ │ │ │ stmdavs r8, {r9} │ │ │ │ - blx 0xff5019ea │ │ │ │ + stc2 7, cr15, [r0], {141} @ 0x8d │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - ldrdeq ip, [r4], ip @ │ │ │ │ + addeq ip, r4, ip, lsr r4 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1add0 │ │ │ │ + bl 0xfec1ad70 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0ff0 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r3, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ strbtmi ip, [r3], #-12 │ │ │ │ - bl 0x3e87f4 │ │ │ │ + bl 0x3e8794 │ │ │ │ vcgt.s8 d16, d4, d1 │ │ │ │ vsra.s64 q8, q14, #64 │ │ │ │ - bl 0x3c4244 │ │ │ │ + bl 0x3c41e4 │ │ │ │ @ instruction: 0xf8cd0e02 │ │ │ │ - bl 0x3fbc04 │ │ │ │ + bl 0x3fbba4 │ │ │ │ stmdavs r8, {r9} │ │ │ │ - blx 0xfea01a42 │ │ │ │ + blx 0xff6019e2 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq ip, r4, r4, lsl #7 │ │ │ │ + addeq ip, r4, r4, ror #7 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1ae28 │ │ │ │ + bl 0xfec1adc8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0ff0 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r3, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ strbtmi ip, [r3], #-12 │ │ │ │ - bl 0x3e884c │ │ │ │ + bl 0x3e87ec │ │ │ │ vcgt.s8 d16, d4, d1 │ │ │ │ vaddw.s8 , q8, d0 │ │ │ │ - bl 0x3c429c │ │ │ │ + bl 0x3c423c │ │ │ │ @ instruction: 0xf8cd0e02 │ │ │ │ - bl 0x3fbc5c │ │ │ │ + bl 0x3fbbfc │ │ │ │ stmdavs r8, {r9} │ │ │ │ - blx 0x1f01a9a │ │ │ │ + blx 0xfeb01a3a │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq ip, r4, ip, lsr #6 │ │ │ │ + addeq ip, r4, ip, lsl #7 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1ae80 │ │ │ │ + bl 0xfec1ae20 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0ff0 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r3, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ strbtmi ip, [r3], #-12 │ │ │ │ - bl 0x3e88a4 │ │ │ │ + bl 0x3e8844 │ │ │ │ vcgt.s8 d16, d4, d1 │ │ │ │ vaddw.s8 q9, q0, d4 │ │ │ │ - bl 0x3c42f4 │ │ │ │ + bl 0x3c4294 │ │ │ │ @ instruction: 0xf8cd0e02 │ │ │ │ - bl 0x3fbcb4 │ │ │ │ + bl 0x3fbc54 │ │ │ │ stmdavs r8, {r9} │ │ │ │ - blx 0x1401af2 │ │ │ │ + blx 0x2001a92 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - ldrdeq ip, [r4], r4 │ │ │ │ + addeq ip, r4, r4, lsr r3 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1aed8 │ │ │ │ + bl 0xfec1ae78 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0ff0 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r3, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ strbtmi ip, [r3], #-12 │ │ │ │ - bl 0x3e88fc │ │ │ │ + bl 0x3e889c │ │ │ │ @ instruction: 0xf6430301 │ │ │ │ vorr.i32 q10, #8 @ 0x00000008 │ │ │ │ - bl 0x3c434c │ │ │ │ + bl 0x3c42ec │ │ │ │ @ instruction: 0xf8cd0e02 │ │ │ │ - bl 0x3fbd0c │ │ │ │ + bl 0x3fbcac │ │ │ │ stmdavs r8, {r9} │ │ │ │ - blx 0x901b4a │ │ │ │ + blx 0x1501aea │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq ip, r4, ip, ror r2 │ │ │ │ + ldrdeq ip, [r4], ip @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1af30 │ │ │ │ + bl 0xfec1aed0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0ff0 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r3, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ strbtmi ip, [r3], #-12 │ │ │ │ - bl 0x3e8954 │ │ │ │ + bl 0x3e88f4 │ │ │ │ @ instruction: 0xf6430301 │ │ │ │ vsra.s64 q10, q6, #64 │ │ │ │ - bl 0x3c43a4 │ │ │ │ + bl 0x3c4344 │ │ │ │ @ instruction: 0xf8cd0e02 │ │ │ │ - bl 0x3fbd64 │ │ │ │ + bl 0x3fbd04 │ │ │ │ stmdavs r8, {r9} │ │ │ │ - blx 0xffe01ba0 │ │ │ │ + blx 0xa01b42 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq ip, r4, r4, lsr #4 │ │ │ │ + addeq ip, r4, r4, lsl #5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1af88 │ │ │ │ + bl 0xfec1af28 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0ff0 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r3, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ strbtmi ip, [r3], #-12 │ │ │ │ - bl 0x3e89ac │ │ │ │ + bl 0x3e894c │ │ │ │ @ instruction: 0xf6430301 │ │ │ │ vmla.f d21, d0, d0[4] │ │ │ │ - bl 0x3c43fc │ │ │ │ + bl 0x3c439c │ │ │ │ @ instruction: 0xf8cd0e02 │ │ │ │ - bl 0x3fbdbc │ │ │ │ + bl 0x3fbd5c │ │ │ │ stmdavs r8, {r9} │ │ │ │ - blx 0xff301bf8 │ │ │ │ + blx 0xfff01b98 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq ip, r4, ip, asr #3 │ │ │ │ + addeq ip, r4, ip, lsr #4 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1afe0 │ │ │ │ + bl 0xfec1af80 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0ff0 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r3, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ strbtmi ip, [r3], #-12 │ │ │ │ - bl 0x3e8a04 │ │ │ │ + bl 0x3e89a4 │ │ │ │ vcgt.s8 d16, d4, d1 │ │ │ │ vorr.i32 d20, #4 @ 0x00000004 │ │ │ │ - bl 0x3c4454 │ │ │ │ + bl 0x3c43f4 │ │ │ │ @ instruction: 0xf8cd0e02 │ │ │ │ - bl 0x3fbe14 │ │ │ │ + bl 0x3fbdb4 │ │ │ │ stmdavs r8, {r9} │ │ │ │ - blx 0xfe801c50 │ │ │ │ + blx 0xff401bf0 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq ip, r4, r4, ror r1 │ │ │ │ + ldrdeq ip, [r4], r4 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1b038 │ │ │ │ + bl 0xfec1afd8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0ff0 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r3, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ strbtmi ip, [r3], #-12 │ │ │ │ - bl 0x3e8a5c │ │ │ │ + bl 0x3e89fc │ │ │ │ vcgt.s8 d16, d4, d1 │ │ │ │ vsra.s64 d20, d8, #64 │ │ │ │ - bl 0x3c44ac │ │ │ │ + bl 0x3c444c │ │ │ │ @ instruction: 0xf8cd0e02 │ │ │ │ - bl 0x3fbe6c │ │ │ │ + bl 0x3fbe0c │ │ │ │ stmdavs r8, {r9} │ │ │ │ - blx 0x1d01ca8 │ │ │ │ + blx 0xfe901c48 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq ip, r4, ip, lsl r1 │ │ │ │ + addeq ip, r4, ip, ror r1 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1b090 │ │ │ │ + bl 0xfec1b030 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0ff0 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r3, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ strbtmi ip, [r3], #-12 │ │ │ │ - bl 0x3e8ab4 │ │ │ │ + bl 0x3e8a54 │ │ │ │ vcgt.s8 d16, d4, d1 │ │ │ │ vorr.i32 d21, #12 @ 0x0000000c │ │ │ │ - bl 0x3c4504 │ │ │ │ + bl 0x3c44a4 │ │ │ │ @ instruction: 0xf8cd0e02 │ │ │ │ - bl 0x3fbec4 │ │ │ │ + bl 0x3fbe64 │ │ │ │ stmdavs r8, {r9} │ │ │ │ - blx 0x1201d00 │ │ │ │ + blx 0x1e01ca0 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq ip, r4, r4, asr #1 │ │ │ │ + addeq ip, r4, r4, lsr #2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1b0e8 │ │ │ │ + bl 0xfec1b088 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0ff0 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r3, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ strbtmi ip, [r3], #-12 │ │ │ │ - bl 0x3e8b0c │ │ │ │ + bl 0x3e8aac │ │ │ │ vcgt.s8 d16, d4, d1 │ │ │ │ vaddw.s8 , q8, d16 │ │ │ │ - bl 0x3c455c │ │ │ │ + bl 0x3c44fc │ │ │ │ @ instruction: 0xf8cd0e02 │ │ │ │ - bl 0x3fbf1c │ │ │ │ + bl 0x3fbebc │ │ │ │ stmdavs r8, {r9} │ │ │ │ - blx 0x701d58 │ │ │ │ + blx 0x1301cf8 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq ip, r4, ip, rrx │ │ │ │ + addeq ip, r4, ip, asr #1 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1b140 │ │ │ │ + bl 0xfec1b0e0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0ff0 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r3, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ strbtmi ip, [r3], #-12 │ │ │ │ - bl 0x3e8b64 │ │ │ │ + bl 0x3e8b04 │ │ │ │ vcgt.s8 d16, d4, d1 │ │ │ │ vaddw.s8 q11, q0, d20 │ │ │ │ - bl 0x3c45b4 │ │ │ │ + bl 0x3c4554 │ │ │ │ @ instruction: 0xf8cd0e02 │ │ │ │ - bl 0x3fbf74 │ │ │ │ + bl 0x3fbf14 │ │ │ │ stmdavs r8, {r9} │ │ │ │ - @ instruction: 0xf9ecf78d │ │ │ │ + blx 0x801d50 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq ip, r4, r4, lsl r0 │ │ │ │ + addeq ip, r4, r4, ror r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1b198 │ │ │ │ + bl 0xfec1b138 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0ff0 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r3, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ strbtmi ip, [r3], #-12 │ │ │ │ - bl 0x3e8bbc │ │ │ │ + bl 0x3e8b5c │ │ │ │ vcgt.s8 d16, d4, d1 │ │ │ │ vaddw.s8 q11, q8, d24 │ │ │ │ - bl 0x3c460c │ │ │ │ + bl 0x3c45ac │ │ │ │ @ instruction: 0xf8cd0e02 │ │ │ │ - bl 0x3fbfcc │ │ │ │ + bl 0x3fbf6c │ │ │ │ stmdavs r8, {r9} │ │ │ │ - @ instruction: 0xf9c0f78d │ │ │ │ + @ instruction: 0xf9f0f78d │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - @ instruction: 0x0084bfbc │ │ │ │ + addeq ip, r4, ip, lsl r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1b1f0 │ │ │ │ + bl 0xfec1b190 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4c7fb8 │ │ │ │ + blmi 0x4c7f58 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ @ instruction: 0xf64f3003 │ │ │ │ vmov.i32 d18, #2303 @ 0x000008ff │ │ │ │ - bl 0x187258 │ │ │ │ + bl 0x1871f8 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf78d0000 │ │ │ │ - mullt r3, r7, r9 │ │ │ │ + andlt pc, r3, r7, asr #19 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq fp, r4, r6, ror #30 │ │ │ │ + addeq fp, r4, r6, asr #31 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1b244 │ │ │ │ + bl 0xfec1b1e4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4c800c │ │ │ │ + blmi 0x4c7fac │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ @ instruction: 0xf64f3003 │ │ │ │ @ instruction: 0xf2c02c9c │ │ │ │ - bl 0x1872ac │ │ │ │ + bl 0x18724c │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf78d0000 │ │ │ │ - andlt pc, r3, sp, ror #18 │ │ │ │ + mullt r3, sp, r9 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq fp, r4, r2, lsl pc │ │ │ │ + addeq fp, r4, r2, ror pc │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1b298 │ │ │ │ + bl 0xfec1b238 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4c8060 │ │ │ │ + blmi 0x4c8000 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ @ instruction: 0xf64f3003 │ │ │ │ vmull.s8 , d0, d16 │ │ │ │ - bl 0x187300 │ │ │ │ + bl 0x1872a0 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf78d0000 │ │ │ │ - andlt pc, r3, r3, asr #18 │ │ │ │ + andlt pc, r3, r3, ror r9 @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - @ instruction: 0x0084bebe │ │ │ │ + addeq fp, r4, lr, lsl pc │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1b2ec │ │ │ │ + bl 0xfec1b28c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4c80b4 │ │ │ │ + blmi 0x4c8054 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ @ instruction: 0xf64f3003 │ │ │ │ vmull.s8 , d16, d20 │ │ │ │ - bl 0x187354 │ │ │ │ + bl 0x1872f4 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf78d0000 │ │ │ │ - andlt pc, r3, r9, lsl r9 @ │ │ │ │ + andlt pc, r3, r9, asr #18 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq fp, r4, sl, ror #28 │ │ │ │ + addeq fp, r4, sl, asr #29 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1b340 │ │ │ │ + bl 0xfec1b2e0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4c8108 │ │ │ │ + blmi 0x4c80a8 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ @ instruction: 0xf64f3003 │ │ │ │ vmull.s8 q10, d0, d24 │ │ │ │ - bl 0x1873a8 │ │ │ │ + bl 0x187348 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf78d0000 │ │ │ │ - andlt pc, r3, pc, ror #17 │ │ │ │ + andlt pc, r3, pc, lsl r9 @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq fp, r4, r6, lsl lr │ │ │ │ + addeq fp, r4, r6, ror lr │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1b394 │ │ │ │ + bl 0xfec1b334 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4c815c │ │ │ │ + blmi 0x4c80fc │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ @ instruction: 0xf64f3003 │ │ │ │ vmull.s8 q10, d16, d28 │ │ │ │ - bl 0x1873fc │ │ │ │ + bl 0x18739c │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf78d0000 │ │ │ │ - andlt pc, r3, r5, asr #17 │ │ │ │ + strdlt pc, [r3], -r5 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq fp, r4, r2, asr #27 │ │ │ │ + addeq fp, r4, r2, lsr #28 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1b3e8 │ │ │ │ + bl 0xfec1b388 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4c81b0 │ │ │ │ + blmi 0x4c8150 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ @ instruction: 0xf64f3003 │ │ │ │ @ instruction: 0xf2c06cbc │ │ │ │ - bl 0x187450 │ │ │ │ + bl 0x1873f0 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf78d0000 │ │ │ │ - mullt r3, fp, r8 │ │ │ │ + andlt pc, r3, fp, asr #17 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq fp, r4, lr, ror #26 │ │ │ │ + addeq fp, r4, lr, asr #27 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1b43c │ │ │ │ + bl 0xfec1b3dc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4c8204 │ │ │ │ + blmi 0x4c81a4 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ @ instruction: 0xf64f3003 │ │ │ │ vqdmulh.s d23, d0, d0[0] │ │ │ │ - bl 0x1874a4 │ │ │ │ + bl 0x187444 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf78d0000 │ │ │ │ - andlt pc, r3, r1, ror r8 @ │ │ │ │ + andlt pc, r3, r1, lsr #17 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq fp, r4, sl, lsl sp │ │ │ │ + addeq fp, r4, sl, ror sp │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1b490 │ │ │ │ + bl 0xfec1b430 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4c8258 │ │ │ │ + blmi 0x4c81f8 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ @ instruction: 0xf64f3003 │ │ │ │ vqdmulh.s d23, d16, d0[1] │ │ │ │ - bl 0x1874f8 │ │ │ │ + bl 0x187498 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf78d0000 │ │ │ │ - andlt pc, r3, r7, asr #16 │ │ │ │ + andlt pc, r3, r7, ror r8 @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq fp, r4, r6, asr #25 │ │ │ │ + addeq fp, r4, r6, lsr #26 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1b4e4 │ │ │ │ + bl 0xfec1b484 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4c82ac │ │ │ │ + blmi 0x4c824c │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ @ instruction: 0xf64f3003 │ │ │ │ vmvn.i32 d21, #255 @ 0x000000ff │ │ │ │ - bl 0x18754c │ │ │ │ + bl 0x1874ec │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf78d0000 │ │ │ │ - andlt pc, r3, sp, lsl r8 @ │ │ │ │ + andlt pc, r3, sp, asr #16 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq fp, r4, r2, ror ip │ │ │ │ + ldrdeq fp, [r4], r2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1b538 │ │ │ │ + bl 0xfec1b4d8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4c8300 │ │ │ │ + blmi 0x4c82a0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ @ instruction: 0xf64f3003 │ │ │ │ @ instruction: 0xf2c05cb4 │ │ │ │ - bl 0x1875a0 │ │ │ │ + bl 0x187540 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ - @ instruction: 0xf78c0000 │ │ │ │ - strdlt pc, [r3], -r3 │ │ │ │ + @ instruction: 0xf78d0000 │ │ │ │ + andlt pc, r3, r3, lsr #16 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq fp, r4, lr, lsl ip │ │ │ │ + addeq fp, r4, lr, ror ip │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1b58c │ │ │ │ + bl 0xfec1b52c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4c8354 │ │ │ │ + blmi 0x4c82f4 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ @ instruction: 0xf64f3003 │ │ │ │ vmvn.i32 d22, #2303 @ 0x000008ff │ │ │ │ - bl 0x1875f4 │ │ │ │ + bl 0x187594 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf78c0000 │ │ │ │ - andlt pc, r3, r9, asr #31 │ │ │ │ + strdlt pc, [r3], -r9 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq fp, r4, sl, asr #23 │ │ │ │ + addeq fp, r4, sl, lsr #24 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1b5e0 │ │ │ │ + bl 0xfec1b580 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4c83a8 │ │ │ │ + blmi 0x4c8348 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ @ instruction: 0xf64f3003 │ │ │ │ @ instruction: 0xf2c01c94 │ │ │ │ - bl 0x187648 │ │ │ │ + bl 0x1875e8 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf78c0000 │ │ │ │ - mullt r3, pc, pc @ │ │ │ │ + andlt pc, r3, pc, asr #31 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq fp, r4, r6, ror fp │ │ │ │ + ldrdeq fp, [r4], r6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1b634 │ │ │ │ + bl 0xfec1b5d4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4c83fc │ │ │ │ + blmi 0x4c839c │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ vhadd.s8 d19, d15, d3 │ │ │ │ vqdmulh.s d18, d16, d0[4] │ │ │ │ - bl 0x18769c │ │ │ │ + bl 0x18763c │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf78c0000 │ │ │ │ - andlt pc, r3, r5, ror pc @ │ │ │ │ + andlt pc, r3, r5, lsr #31 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq fp, r4, r2, lsr #22 │ │ │ │ + addeq fp, r4, r2, lsl #23 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1b688 │ │ │ │ + bl 0xfec1b628 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4c8450 │ │ │ │ + blmi 0x4c83f0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ vhadd.s8 d19, d15, d3 │ │ │ │ vqdmulh.s d19, d0, d0[5] │ │ │ │ - bl 0x1876f0 │ │ │ │ + bl 0x187690 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf78c0000 │ │ │ │ - andlt pc, r3, fp, asr #30 │ │ │ │ + andlt pc, r3, fp, ror pc @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq fp, r4, lr, asr #21 │ │ │ │ + addeq fp, r4, lr, lsr #22 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1b6dc │ │ │ │ + bl 0xfec1b67c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4c84a4 │ │ │ │ + blmi 0x4c8444 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ vhadd.s8 d19, d15, d3 │ │ │ │ vqdmulh.s d19, d16, d0[6] │ │ │ │ - bl 0x187744 │ │ │ │ + bl 0x1876e4 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf78c0000 │ │ │ │ - andlt pc, r3, r1, lsr #30 │ │ │ │ + andlt pc, r3, r1, asr pc @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq fp, r4, sl, ror sl │ │ │ │ + ldrdeq fp, [r4], sl │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1b730 │ │ │ │ + bl 0xfec1b6d0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4c84f8 │ │ │ │ + blmi 0x4c8498 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ vhadd.s8 d19, d15, d3 │ │ │ │ vmov.i32 , #1279 @ 0x000004ff │ │ │ │ - bl 0x187798 │ │ │ │ + bl 0x187738 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf78c0000 │ │ │ │ - strdlt pc, [r3], -r7 │ │ │ │ + andlt pc, r3, r7, lsr #30 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq fp, r4, r6, lsr #20 │ │ │ │ + addeq fp, r4, r6, lsl #21 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1b784 │ │ │ │ + bl 0xfec1b724 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4c854c │ │ │ │ + blmi 0x4c84ec │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ vhadd.s8 d19, d15, d3 │ │ │ │ @ instruction: 0xf2c01cd8 │ │ │ │ - bl 0x1877ec │ │ │ │ + bl 0x18778c │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf78c0000 │ │ │ │ - andlt pc, r3, sp, asr #29 │ │ │ │ + strdlt pc, [r3], -sp │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - ldrdeq fp, [r4], r2 │ │ │ │ + addeq fp, r4, r2, lsr sl │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1b7d8 │ │ │ │ + bl 0xfec1b778 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4c85a0 │ │ │ │ + blmi 0x4c8540 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ vhadd.s8 d19, d15, d3 │ │ │ │ vmov.i32 q9, #3327 @ 0x00000cff │ │ │ │ - bl 0x187840 │ │ │ │ + bl 0x1877e0 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf78c0000 │ │ │ │ - andlt pc, r3, r3, lsr #29 │ │ │ │ + ldrdlt pc, [r3], -r3 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq fp, r4, lr, ror r9 │ │ │ │ + ldrdeq fp, [r4], lr │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1b82c │ │ │ │ + bl 0xfec1b7cc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4c85f4 │ │ │ │ + blmi 0x4c8594 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ @ instruction: 0xf64f3003 │ │ │ │ vmull.s8 q8, d0, d8 │ │ │ │ - bl 0x187894 │ │ │ │ + bl 0x187834 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf78c0000 │ │ │ │ - andlt pc, r3, r9, ror lr @ │ │ │ │ + andlt pc, r3, r9, lsr #29 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq fp, r4, sl, lsr #18 │ │ │ │ + addeq fp, r4, sl, lsl #19 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1b880 │ │ │ │ + bl 0xfec1b820 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4c8648 │ │ │ │ + blmi 0x4c85e8 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ @ instruction: 0xf64f3003 │ │ │ │ vmull.s8 q8, d16, d12 │ │ │ │ - bl 0x1878e8 │ │ │ │ + bl 0x187888 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf78c0000 │ │ │ │ - andlt pc, r3, pc, asr #28 │ │ │ │ + andlt pc, r3, pc, ror lr @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - ldrdeq fp, [r4], r6 │ │ │ │ + addeq fp, r4, r6, lsr r9 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1b8d4 │ │ │ │ + bl 0xfec1b874 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4c869c │ │ │ │ + blmi 0x4c863c │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ @ instruction: 0xf64f3003 │ │ │ │ vmov.i32 d17, #255 @ 0x000000ff │ │ │ │ - bl 0x18793c │ │ │ │ + bl 0x1878dc │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf78c0000 │ │ │ │ - andlt pc, r3, r5, lsr #28 │ │ │ │ + andlt pc, r3, r5, asr lr @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq fp, r4, r2, lsl #17 │ │ │ │ + addeq fp, r4, r2, ror #17 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1b928 │ │ │ │ + bl 0xfec1b8c8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4c86f0 │ │ │ │ + blmi 0x4c8690 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ vhadd.s8 d19, d15, d3 │ │ │ │ vmvn.i32 , #1279 @ 0x000004ff │ │ │ │ - bl 0x187990 │ │ │ │ + bl 0x187930 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf78c0000 │ │ │ │ - strdlt pc, [r3], -fp │ │ │ │ + andlt pc, r3, fp, lsr #28 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq fp, r4, lr, lsr #16 │ │ │ │ + addeq fp, r4, lr, lsl #17 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1b97c │ │ │ │ + bl 0xfec1b91c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4c8744 │ │ │ │ + blmi 0x4c86e4 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ vhadd.s8 d19, d15, d3 │ │ │ │ @ instruction: 0xf2c05cf8 │ │ │ │ - bl 0x1879e4 │ │ │ │ + bl 0x187984 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf78c0000 │ │ │ │ - ldrdlt pc, [r3], -r1 │ │ │ │ + andlt pc, r3, r1, lsl #28 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - ldrdeq fp, [r4], sl │ │ │ │ + addeq fp, r4, sl, lsr r8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1b9d0 │ │ │ │ + bl 0xfec1b970 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4c8798 │ │ │ │ + blmi 0x4c8738 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ vhadd.s8 d19, d15, d3 │ │ │ │ vmvn.i32 q11, #3327 @ 0x00000cff │ │ │ │ - bl 0x187a38 │ │ │ │ + bl 0x1879d8 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf78c0000 │ │ │ │ - andlt pc, r3, r7, lsr #27 │ │ │ │ + ldrdlt pc, [r3], -r7 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq fp, r4, r6, lsl #15 │ │ │ │ + addeq fp, r4, r6, ror #15 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1ba24 │ │ │ │ + bl 0xfec1b9c4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4c87ec │ │ │ │ + blmi 0x4c878c │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ vhadd.s8 d19, d15, d3 │ │ │ │ vmull.s8 , d0, d0 │ │ │ │ - bl 0x187a8c │ │ │ │ + bl 0x187a2c │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf78c0000 │ │ │ │ - andlt pc, r3, sp, ror sp @ │ │ │ │ + andlt pc, r3, sp, lsr #27 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq fp, r4, r2, lsr r7 │ │ │ │ + umulleq fp, r4, r2, r7 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1ba78 │ │ │ │ + bl 0xfec1ba18 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4c8840 │ │ │ │ + blmi 0x4c87e0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ vhadd.s8 d19, d15, d3 │ │ │ │ vmull.s8 , d16, d4 │ │ │ │ - bl 0x187ae0 │ │ │ │ + bl 0x187a80 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf78c0000 │ │ │ │ - andlt pc, r3, r3, asr sp @ │ │ │ │ + andlt pc, r3, r3, lsl #27 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - ldrdeq fp, [r4], lr │ │ │ │ + addeq fp, r4, lr, lsr r7 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1bacc │ │ │ │ + bl 0xfec1ba6c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4c8894 │ │ │ │ + blmi 0x4c8834 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ vhadd.s8 d19, d15, d3 │ │ │ │ vqdmulh.s d20, d0, d0[7] │ │ │ │ - bl 0x187b34 │ │ │ │ + bl 0x187ad4 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf78c0000 │ │ │ │ - andlt pc, r3, r9, lsr #26 │ │ │ │ + andlt pc, r3, r9, asr sp @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq fp, r4, sl, lsl #13 │ │ │ │ + addeq fp, r4, sl, ror #13 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1bb20 │ │ │ │ + bl 0xfec1bac0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4c88e8 │ │ │ │ + blmi 0x4c8888 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ vhadd.s8 d19, d15, d3 │ │ │ │ @ instruction: 0xf2c04cf0 │ │ │ │ - bl 0x187b88 │ │ │ │ + bl 0x187b28 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf78c0000 │ │ │ │ - strdlt pc, [r3], -pc @ │ │ │ │ + andlt pc, r3, pc, lsr #26 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq fp, r4, r6, lsr r6 │ │ │ │ + umulleq fp, r4, r6, r6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1bb74 │ │ │ │ + bl 0xfec1bb14 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4c893c │ │ │ │ + blmi 0x4c88dc │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ @ instruction: 0xf64d3003 │ │ │ │ vqdmulh.s d18, d0, d0[4] │ │ │ │ - bl 0x187bd8 │ │ │ │ + bl 0x187b78 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf78c0000 │ │ │ │ - ldrdlt pc, [r3], -r5 │ │ │ │ + andlt pc, r3, r5, lsl #26 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq fp, r4, r2, ror #11 │ │ │ │ + addeq fp, r4, r2, asr #12 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1bbc8 │ │ │ │ + bl 0xfec1bb68 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4c8990 │ │ │ │ + blmi 0x4c8930 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ @ instruction: 0xf64d3003 │ │ │ │ vqdmulh.s d18, d16, d0[5] │ │ │ │ - bl 0x187c2c │ │ │ │ + bl 0x187bcc │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf78c0000 │ │ │ │ - andlt pc, r3, fp, lsr #25 │ │ │ │ + ldrdlt pc, [r3], -fp │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq fp, r4, lr, lsl #11 │ │ │ │ + addeq fp, r4, lr, ror #11 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1bc1c │ │ │ │ + bl 0xfec1bbbc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4c89e4 │ │ │ │ + blmi 0x4c8984 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ vhadd.s8 d19, d3, d3 │ │ │ │ vmull.s8 q9, d0, d8 │ │ │ │ - bl 0x187c84 │ │ │ │ + bl 0x187c24 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf78c0000 │ │ │ │ - andlt pc, r3, r1, lsl #25 │ │ │ │ + @ instruction: 0xb003fcb1 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq fp, r4, sl, lsr r5 │ │ │ │ + umulleq fp, r4, sl, r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1bc70 │ │ │ │ + bl 0xfec1bc10 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4c8a38 │ │ │ │ + blmi 0x4c89d8 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ vhadd.s8 d19, d3, d3 │ │ │ │ vmull.s8 , d0, d0 │ │ │ │ - bl 0x187cd8 │ │ │ │ + bl 0x187c78 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf78c0000 │ │ │ │ - andlt pc, r3, r7, asr ip @ │ │ │ │ + andlt pc, r3, r7, lsl #25 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq fp, r4, r6, ror #9 │ │ │ │ + addeq fp, r4, r6, asr #10 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1bcc4 │ │ │ │ + bl 0xfec1bc64 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4c8a8c │ │ │ │ + blmi 0x4c8a2c │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ vhadd.s8 d19, d3, d3 │ │ │ │ vmull.s8 , d16, d4 │ │ │ │ - bl 0x187d2c │ │ │ │ + bl 0x187ccc │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf78c0000 │ │ │ │ - andlt pc, r3, sp, lsr #24 │ │ │ │ + andlt pc, r3, sp, asr ip @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - umulleq fp, r4, r2, r4 │ │ │ │ + strdeq fp, [r4], r2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec1bd18 │ │ │ │ + bl 0xfec1bcb8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ addlt ip, r4, r4, asr r0 │ │ │ │ cdp 6, 1, cr4, cr13, cr12, {0} │ │ │ │ ldrbtmi r1, [ip], #3952 @ 0xf70 │ │ │ │ ldrdgt pc, [r0], -ip │ │ │ │ andgt pc, ip, r1, asr r8 @ │ │ │ │ - bl 0x3eaf50 │ │ │ │ - bl 0x3c8344 │ │ │ │ + bl 0x3eaef0 │ │ │ │ + bl 0x3c82e4 │ │ │ │ strbtmi r0, [r1], #-512 @ 0xfffffe00 │ │ │ │ - bl 0x3e8f4c │ │ │ │ + bl 0x3e8eec │ │ │ │ stmib sp, {r0, r1, r8}^ │ │ │ │ vrhadd.s8 d30, d0, d0 │ │ │ │ vsra.s64 , q2, #64 │ │ │ │ - bl 0x1c51a0 │ │ │ │ + bl 0x1c5140 │ │ │ │ stcls 3, cr0, [r7], {12} │ │ │ │ strtmi r6, [r4], #2056 @ 0x808 │ │ │ │ andgt pc, ip, sp, asr #17 │ │ │ │ - mrrc2 7, 8, pc, r6, cr12 @ │ │ │ │ + stc2 7, cr15, [r6], {140} @ 0x8c │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ - addeq fp, r4, sl, lsr r4 │ │ │ │ + umulleq fp, r4, sl, r4 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec1bd80 │ │ │ │ + bl 0xfec1bd20 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ addlt ip, r4, r4, asr r0 │ │ │ │ cdp 6, 1, cr4, cr13, cr12, {0} │ │ │ │ ldrbtmi r1, [ip], #3952 @ 0xf70 │ │ │ │ ldrdgt pc, [r0], -ip │ │ │ │ andgt pc, ip, r1, asr r8 @ │ │ │ │ - bl 0x3eafb8 │ │ │ │ - bl 0x3c83ac │ │ │ │ + bl 0x3eaf58 │ │ │ │ + bl 0x3c834c │ │ │ │ strbtmi r0, [r1], #-512 @ 0xfffffe00 │ │ │ │ - bl 0x3e8fb4 │ │ │ │ + bl 0x3e8f54 │ │ │ │ stmib sp, {r0, r1, r8}^ │ │ │ │ vrhadd.s8 d30, d0, d0 │ │ │ │ vorr.i32 q9, #8 @ 0x00000008 │ │ │ │ - bl 0x1c5208 │ │ │ │ + bl 0x1c51a8 │ │ │ │ stcls 3, cr0, [r7], {12} │ │ │ │ strtmi r6, [r4], #2056 @ 0x808 │ │ │ │ andgt pc, ip, sp, asr #17 │ │ │ │ - stc2 7, cr15, [r2], #-560 @ 0xfffffdd0 │ │ │ │ + mrrc2 7, 8, pc, r2, cr12 @ │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ - ldrdeq fp, [r4], r2 │ │ │ │ + addeq fp, r4, r2, lsr r4 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec1bde8 │ │ │ │ + bl 0xfec1bd88 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ addlt ip, r4, r4, asr r0 │ │ │ │ cdp 6, 1, cr4, cr13, cr12, {0} │ │ │ │ ldrbtmi r1, [ip], #3952 @ 0xf70 │ │ │ │ ldrdgt pc, [r0], -ip │ │ │ │ andgt pc, ip, r1, asr r8 @ │ │ │ │ - bl 0x3eb020 │ │ │ │ - bl 0x3c8414 │ │ │ │ + bl 0x3eafc0 │ │ │ │ + bl 0x3c83b4 │ │ │ │ strbtmi r0, [r1], #-512 @ 0xfffffe00 │ │ │ │ - bl 0x3e901c │ │ │ │ + bl 0x3e8fbc │ │ │ │ stmib sp, {r0, r1, r8}^ │ │ │ │ vrhadd.s8 d30, d0, d0 │ │ │ │ vsra.s64 q9, q6, #64 │ │ │ │ - bl 0x1c5270 │ │ │ │ + bl 0x1c5210 │ │ │ │ stcls 3, cr0, [r7], {12} │ │ │ │ strtmi r6, [r4], #2056 @ 0x808 │ │ │ │ andgt pc, ip, sp, asr #17 │ │ │ │ - blx 0xffc82a66 │ │ │ │ + ldc2 7, cr15, [lr], {140} @ 0x8c │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ - addeq fp, r4, sl, ror #6 │ │ │ │ + addeq fp, r4, sl, asr #7 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec1be50 │ │ │ │ + bl 0xfec1bdf0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ addlt ip, r4, r4, asr r0 │ │ │ │ cdp 6, 1, cr4, cr13, cr12, {0} │ │ │ │ ldrbtmi r1, [ip], #3952 @ 0xf70 │ │ │ │ ldrdgt pc, [r0], -ip │ │ │ │ andgt pc, ip, r1, asr r8 @ │ │ │ │ - bl 0x3eb088 │ │ │ │ - bl 0x3c847c │ │ │ │ + bl 0x3eb028 │ │ │ │ + bl 0x3c841c │ │ │ │ strbtmi r0, [r1], #-512 @ 0xfffffe00 │ │ │ │ - bl 0x3e9084 │ │ │ │ + bl 0x3e9024 │ │ │ │ stmib sp, {r0, r1, r8}^ │ │ │ │ vrhadd.s8 d30, d0, d0 │ │ │ │ vmla.f d16, d0, d0[2] │ │ │ │ - bl 0x1c52d8 │ │ │ │ + bl 0x1c5278 │ │ │ │ stcls 3, cr0, [r7], {12} │ │ │ │ strtmi r6, [r4], #2056 @ 0x808 │ │ │ │ andgt pc, ip, sp, asr #17 │ │ │ │ - blx 0xfef82ace │ │ │ │ + blx 0xffb82a6e │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ - addeq fp, r4, r2, lsl #6 │ │ │ │ + addeq fp, r4, r2, ror #6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec1beb8 │ │ │ │ + bl 0xfec1be58 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ addlt ip, r4, r4, asr r0 │ │ │ │ cdp 6, 1, cr4, cr13, cr12, {0} │ │ │ │ ldrbtmi r1, [ip], #3952 @ 0xf70 │ │ │ │ ldrdgt pc, [r0], -ip │ │ │ │ andgt pc, ip, r1, asr r8 @ │ │ │ │ - bl 0x3eb0f0 │ │ │ │ - bl 0x3c84e4 │ │ │ │ + bl 0x3eb090 │ │ │ │ + bl 0x3c8484 │ │ │ │ strbtmi r0, [r1], #-512 @ 0xfffffe00 │ │ │ │ - bl 0x3e90ec │ │ │ │ + bl 0x3e908c │ │ │ │ stmib sp, {r0, r1, r8}^ │ │ │ │ vrhadd.s8 d30, d0, d0 │ │ │ │ vmla.f d16, d16, d0[3] │ │ │ │ - bl 0x1c5340 │ │ │ │ + bl 0x1c52e0 │ │ │ │ stcls 3, cr0, [r7], {12} │ │ │ │ strtmi r6, [r4], #2056 @ 0x808 │ │ │ │ andgt pc, ip, sp, asr #17 │ │ │ │ - blx 0xfe282b36 │ │ │ │ + blx 0xfee82ad6 │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ - umulleq fp, r4, sl, r2 │ │ │ │ + strdeq fp, [r4], sl │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec1bf20 │ │ │ │ + bl 0xfec1bec0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ addlt ip, r4, r4, asr r0 │ │ │ │ cdp 6, 1, cr4, cr13, cr12, {0} │ │ │ │ ldrbtmi r1, [ip], #3952 @ 0xf70 │ │ │ │ ldrdgt pc, [r0], -ip │ │ │ │ andgt pc, ip, r1, asr r8 @ │ │ │ │ - bl 0x3eb158 │ │ │ │ - bl 0x3c854c │ │ │ │ + bl 0x3eb0f8 │ │ │ │ + bl 0x3c84ec │ │ │ │ strbtmi r0, [r1], #-512 @ 0xfffffe00 │ │ │ │ - bl 0x3e9154 │ │ │ │ + bl 0x3e90f4 │ │ │ │ stmib sp, {r0, r1, r8}^ │ │ │ │ vrhadd.s8 d30, d0, d0 │ │ │ │ vorr.i32 , #0 @ 0x00000000 │ │ │ │ - bl 0x1c53a8 │ │ │ │ + bl 0x1c5348 │ │ │ │ stcls 3, cr0, [r7], {12} │ │ │ │ strtmi r6, [r4], #2056 @ 0x808 │ │ │ │ andgt pc, ip, sp, asr #17 │ │ │ │ - blx 0x1582b9e │ │ │ │ + blx 0xfe182b3e │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ - addeq fp, r4, r2, lsr r2 │ │ │ │ + umulleq fp, r4, r2, r2 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ stmdacs r0, {r1, r2, r7, ip, sp, pc} │ │ │ │ ldrcs fp, [r0], #-3864 @ 0xfffff0e8 │ │ │ │ andeq pc, r1, r0, lsl #2 │ │ │ │ strcs fp, [r8], #-3848 @ 0xfffff0f8 │ │ │ │ - blls 0x3d67c4 │ │ │ │ + blls 0x3d6764 │ │ │ │ svcls 0x000f9e0e │ │ │ │ movwcs r9, #772 @ 0x304 │ │ │ │ movwls r9, #5120 @ 0x1400 │ │ │ │ strls r9, [r3, -r2, lsl #12] │ │ │ │ andls r9, r5, sp, lsl #26 │ │ │ │ - ldc2 7, cr15, [r0], {165} @ 0xa5 │ │ │ │ + mcrr2 7, 10, pc, r0, cr5 @ │ │ │ │ strbmi r9, [r2], -r4, lsl #22 │ │ │ │ strbmi r9, [r1], -r5, lsl #16 │ │ │ │ strls r1, [pc, -r4, ror #21] │ │ │ │ - bl 0x1a2a604 │ │ │ │ + bl 0x1a2a5a4 │ │ │ │ stmib sp, {r0, r2, r6, r8, sl}^ │ │ │ │ andlt r4, r6, ip, lsl #10 │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ - ldcllt 7, cr15, [r4], #660 @ 0x294 │ │ │ │ + stclt 7, cr15, [r4, #-660]! @ 0xfffffd6c │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ ldmib sp, {r3, r8, r9, sp}^ │ │ │ │ addmi r4, r3, r6, lsl #10 │ │ │ │ @ instruction: 0x6708e9dd │ │ │ │ mcreq 1, 0, pc, cr0, cr4, {6} @ │ │ │ │ stmiavc r3!, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ strvs lr, [r8, -sp, asr #19] │ │ │ │ mcrreq 11, 6, lr, r5, cr5 │ │ │ │ svclt 0x000845e0 │ │ │ │ svclt 0x00044573 │ │ │ │ vmlseq.f32 s28, s8, s31 │ │ │ │ @ instruction: 0x0c05ea6f │ │ │ │ @ instruction: 0xec06e9cd │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ - ldcllt 7, cr15, [r6], {165} @ 0xa5 │ │ │ │ + stclt 7, cr15, [r6, #-660] @ 0xfffffd6c │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec1c020 │ │ │ │ + bl 0xfec1bfc0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r9, r8, asr #31 │ │ │ │ andcc r4, r1, r4, lsl #13 │ │ │ │ movwmi lr, #59869 @ 0xe9dd │ │ │ │ @ instruction: 0x5610e9dd │ │ │ │ svceq 0x0000f1bc │ │ │ │ - b 0x15f8e54 │ │ │ │ + b 0x15f8df4 │ │ │ │ eorle r0, r5, r3, lsl #24 │ │ │ │ - ldc 7, cr2, [pc, #64] @ 0xc4e84 │ │ │ │ + ldc 7, cr2, [pc, #64] @ 0xc4e24 │ │ │ │ and r7, r8, r8, lsl fp │ │ │ │ @ instruction: 0x0c03ea54 │ │ │ │ - ldc 15, cr11, [pc, #32] @ 0xc4e70 │ │ │ │ + ldc 15, cr11, [pc, #32] @ 0xc4e10 │ │ │ │ andsle r7, sp, r7, lsl fp │ │ │ │ - ldc 7, cr2, [pc, #32] @ 0xc4e78 │ │ │ │ + ldc 7, cr2, [pc, #32] @ 0xc4e18 │ │ │ │ stmib sp, {r0, r1, r2, r4, r8, r9, fp, ip, sp, lr}^ │ │ │ │ stc 6, cr5, [sp, #8] │ │ │ │ stmib sp, {r8, r9, fp, ip, sp, lr}^ │ │ │ │ movwls r0, #28933 @ 0x7105 │ │ │ │ - blx 0xfe782d00 │ │ │ │ - blne 0xfeba8c │ │ │ │ + blx 0xff382ca0 │ │ │ │ + blne 0xfeba2c │ │ │ │ stmdals r5, {r1, r2, r8, fp, ip, pc} │ │ │ │ movteq lr, #15203 @ 0x3b63 │ │ │ │ ldrls r4, [r1], -sl, lsl #12 │ │ │ │ stmib sp, {r4, r8, sl, ip, pc}^ │ │ │ │ andlt r4, r9, lr, lsl #6 │ │ │ │ ldrhtmi lr, [r0], #141 @ 0x8d │ │ │ │ - ldclt 7, cr15, [ip], {165} @ 0xa5 │ │ │ │ - blvc 0x3c050c │ │ │ │ + stcllt 7, cr15, [ip], {165} @ 0xa5 │ │ │ │ + blvc 0x3c04ac │ │ │ │ ldrpl lr, [r0], -sp, asr #19 │ │ │ │ - blvc 0x4804cc │ │ │ │ + blvc 0x48046c │ │ │ │ pop {r0, r3, ip, sp, pc} │ │ │ │ @ instruction: 0xf7a540f0 │ │ │ │ - svclt 0x0000bc91 │ │ │ │ + svclt 0x0000bcc1 │ │ │ │ @ instruction: 0xffff0000 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r0, r8 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq pc, r0, r0, lsl #30 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r0, r0, lsl r0 │ │ │ │ andeq r0, r0, r0 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec1c0cc │ │ │ │ + bl 0xfec1c06c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r7], r0 @ │ │ │ │ - ldc 6, cr4, [pc, #12] @ 0xc4ee4 │ │ │ │ + ldc 6, cr4, [pc, #12] @ 0xc4e84 │ │ │ │ andcc r7, r1, pc, lsl #22 │ │ │ │ @ instruction: 0x670ce9dd │ │ │ │ strmi lr, [lr, #-2525] @ 0xfffff623 │ │ │ │ - ldc 1, cr11, [pc, #44] @ 0xc4f14 │ │ │ │ + ldc 1, cr11, [pc, #44] @ 0xc4eb4 │ │ │ │ stmib sp, {r0, r2, r3, r8, r9, fp, ip, sp, lr}^ │ │ │ │ stc 5, cr4, [sp, #8] │ │ │ │ stmib sp, {r8, r9, fp, ip, sp, lr}^ │ │ │ │ @ instruction: 0xf7a50104 │ │ │ │ - stmdbls r5, {r0, r1, r4, r6, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdbls r5, {r0, r1, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ strmi r9, [sl], -r4, lsl #16 │ │ │ │ strls r9, [lr], #-1295 @ 0xfffffaf1 │ │ │ │ strvs lr, [ip, -sp, asr #19] │ │ │ │ pop {r0, r1, r2, ip, sp, pc} │ │ │ │ @ instruction: 0xf7a540f0 │ │ │ │ - svclt 0x0000bb65 │ │ │ │ + svclt 0x0000bb95 │ │ │ │ strdeq r0, [r0], -pc @ │ │ │ │ andeq r0, r0, r0 │ │ │ │ strdeq pc, [r0], -pc @ │ │ │ │ andeq r0, r0, r0 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec1c12c │ │ │ │ + bl 0xfec1c0cc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r9, r8, asr #31 │ │ │ │ andcc r4, r1, r4, lsl #13 │ │ │ │ movwmi lr, #59869 @ 0xe9dd │ │ │ │ @ instruction: 0x5610e9dd │ │ │ │ svceq 0x0000f1bc │ │ │ │ - b 0x15f8f60 │ │ │ │ + b 0x15f8f00 │ │ │ │ eorle r0, r5, r3, lsl #24 │ │ │ │ - ldc 7, cr2, [pc, #64] @ 0xc4f90 │ │ │ │ + ldc 7, cr2, [pc, #64] @ 0xc4f30 │ │ │ │ and r7, r8, r9, lsl fp │ │ │ │ @ instruction: 0x0c03ea54 │ │ │ │ - ldc 15, cr11, [pc, #32] @ 0xc4f7c │ │ │ │ + ldc 15, cr11, [pc, #32] @ 0xc4f1c │ │ │ │ andsle r7, sp, r8, lsl fp │ │ │ │ - ldc 7, cr2, [pc, #32] @ 0xc4f84 │ │ │ │ + ldc 7, cr2, [pc, #32] @ 0xc4f24 │ │ │ │ stmib sp, {r3, r4, r8, r9, fp, ip, sp, lr}^ │ │ │ │ stc 6, cr5, [sp, #8] │ │ │ │ stmib sp, {r8, r9, fp, ip, sp, lr}^ │ │ │ │ movwls r0, #28933 @ 0x7105 │ │ │ │ - blx 0x602e0c │ │ │ │ - blne 0xfebb98 │ │ │ │ + blx 0x1202dac │ │ │ │ + blne 0xfebb38 │ │ │ │ stmdals r5, {r1, r2, r8, fp, ip, pc} │ │ │ │ movteq lr, #15203 @ 0x3b63 │ │ │ │ ldrls r4, [r1], -sl, lsl #12 │ │ │ │ stmib sp, {r4, r8, sl, ip, pc}^ │ │ │ │ andlt r4, r9, lr, lsl #6 │ │ │ │ ldrhtmi lr, [r0], #141 @ 0x8d │ │ │ │ - bllt 0xfe102e2c │ │ │ │ - blvc 0x400618 │ │ │ │ + bllt 0xfed02dcc │ │ │ │ + blvc 0x4005b8 │ │ │ │ ldrpl lr, [r0], -sp, asr #19 │ │ │ │ - blvc 0x4805d8 │ │ │ │ + blvc 0x480578 │ │ │ │ pop {r0, r3, ip, sp, pc} │ │ │ │ @ instruction: 0xf7a540f0 │ │ │ │ - svclt 0x0000bb75 │ │ │ │ + svclt 0x0000bba5 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ @ instruction: 0xffff0000 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r0, r8 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq pc, r0, r0, lsl #30 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r0, r0, lsl r0 │ │ │ │ andeq r0, r0, r0 │ │ │ │ movwcs lr, #10717 @ 0x29dd │ │ │ │ - blt 0xff402e6c │ │ │ │ + blt 0x2e0c │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1c1e4 │ │ │ │ + bl 0xfec1c184 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ @ instruction: 0xf64b2000 │ │ │ │ - vrsra.s64 d22, d24, #64 │ │ │ │ - vcge.s8 d16, d5, d19 │ │ │ │ - vorr.i32 d16, #8 @ 0x00000008 │ │ │ │ + vbic.i32 d22, #2048 @ 0x00000800 │ │ │ │ + @ instruction: 0xf6440333 │ │ │ │ + vsra.s64 d23, d8, #64 │ │ │ │ addcs r0, ip, #-2147483637 @ 0x8000000b │ │ │ │ @ instruction: 0xf1849000 │ │ │ │ - svclt 0x0000fabf │ │ │ │ + svclt 0x0000fab3 │ │ │ │ @ instruction: 0xf04fb570 │ │ │ │ - blls 0x1c8030 │ │ │ │ - blx 0x3ec028 │ │ │ │ + blls 0x1c7fd0 │ │ │ │ + blx 0x3ebfc8 │ │ │ │ subsmi pc, fp, #0, 24 │ │ │ │ vmlseq.f64 d30, d4, d20 │ │ │ │ strbtvc lr, [ip], #2639 @ 0xa4f │ │ │ │ svclt 0x00084574 │ │ │ │ mulle r5, ip, r5 │ │ │ │ @ instruction: 0x3e04e9cd │ │ │ │ ldrhtmi lr, [r0], #-141 @ 0xffffff73 │ │ │ │ - bllt 0xd82ec8 │ │ │ │ - blvc 0x2406b4 │ │ │ │ + bllt 0x1982e68 │ │ │ │ + blvc 0x240654 │ │ │ │ movwcs lr, #27101 @ 0x69dd │ │ │ │ - blvc 0x200674 │ │ │ │ + blvc 0x200614 │ │ │ │ ldrhtmi lr, [r0], #-141 @ 0xffffff73 │ │ │ │ - blt 0xfe682ed8 │ │ │ │ + blt 0xff282e78 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec1c25c │ │ │ │ + bl 0xfec1c1fc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r2, r8, ror #31 │ │ │ │ strmi r4, [sp], -r6, lsl #12 │ │ │ │ - @ instruction: 0xf960f78b │ │ │ │ + @ instruction: 0xf990f78b │ │ │ │ @ instruction: 0x13a4f642 │ │ │ │ orrscs pc, r7, #192, 4 │ │ │ │ adcpl pc, r4, #64, 12 @ 0x4000000 │ │ │ │ ldmdavs r9, {r2, r9, sl, lr} │ │ │ │ - @ instruction: 0xf898f793 │ │ │ │ - blcs 0x161050 │ │ │ │ + @ instruction: 0xf8c8f793 │ │ │ │ + blcs 0x160ff0 │ │ │ │ ldcle 0, cr13, [r6], {26} │ │ │ │ stmdale r3!, {r0, r8, r9, fp, sp} │ │ │ │ andne lr, r5, r5, asr #20 │ │ │ │ @ instruction: 0xf78b2508 │ │ │ │ - tstpcs r0, #7, 28 @ p-variant is OBSOLETE @ 0x70 │ │ │ │ + tstpcs r0, #880 @ p-variant is OBSOLETE @ 0x370 │ │ │ │ strtmi r4, [r1], -r2, lsl #12 │ │ │ │ strls r4, [r0, #-1568] @ 0xfffff9e0 │ │ │ │ - mcr2 7, 6, pc, cr2, cr1, {4} @ │ │ │ │ + mrc2 7, 7, pc, cr2, cr1, {4} │ │ │ │ strtmi r2, [r0], -r4, lsl #4 │ │ │ │ @ instruction: 0x51a4f640 │ │ │ │ pop {r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf7e04070 │ │ │ │ - blcc 0x1f3524 │ │ │ │ + blcc 0x1f35bc │ │ │ │ stmdale fp, {r0, r8, r9, fp, sp} │ │ │ │ strcs r4, [r4, #-1576] @ 0xfffff9d8 │ │ │ │ - ldc2l 7, cr15, [r0, #556]! @ 0x22c │ │ │ │ + cdp2 7, 2, cr15, cr0, cr11, {4} │ │ │ │ @ instruction: 0x46022314 │ │ │ │ strtmi r4, [r0], -r1, lsr #12 │ │ │ │ @ instruction: 0xf7919500 │ │ │ │ - strb pc, [r7, fp, lsr #29]! @ │ │ │ │ - vhadd.s8 d18, d5, d0 │ │ │ │ - vorr.i32 d16, #8 @ 0x00000008 │ │ │ │ - blmi 0x185598 │ │ │ │ + ubfx pc, fp, #29, #8 │ │ │ │ + @ instruction: 0xf6442000 │ │ │ │ + vsra.s64 d23, d8, #64 │ │ │ │ + blmi 0x185538 │ │ │ │ vhadd.s8 d25, d0, d0 │ │ │ │ @ instruction: 0xf1845243 │ │ │ │ - svclt 0x0000fa4d │ │ │ │ - eorseq fp, r3, ip, asr #29 │ │ │ │ - andcs fp, r0, #0, 10 │ │ │ │ - stceq 0, cr15, [r1], {79} @ 0x4f │ │ │ │ - vaddl.u8 q11, d17, d2 │ │ │ │ - stmdbeq fp, {r1, r9, ip, lr} │ │ │ │ - cdpne 3, 4, cr15, cr0, cr1, {6} │ │ │ │ - mcrreq 11, 0, lr, r2, cr12 │ │ │ │ - subcc pc, r2, #67108867 @ 0x4000003 │ │ │ │ - movweq pc, #32771 @ 0x8003 @ │ │ │ │ - ands pc, r8, r0, asr #17 │ │ │ │ - stmib r0, {r1, r4, r6}^ │ │ │ │ - vsubl.u8 q14, d1, d0 │ │ │ │ - tstmi r3, #536870916 @ 0x20000004 │ │ │ │ + svclt 0x0000fa41 │ │ │ │ + eorseq fp, r3, ip, asr #28 │ │ │ │ + addvs r2, r2, r0, lsl #4 │ │ │ │ andcc pc, r0, #67108867 @ 0x4000003 │ │ │ │ - vmla.i q11, , d3[0] │ │ │ │ - stmib r0, {r1, r6, r8}^ │ │ │ │ - andcs r1, r0, r4, lsl #4 │ │ │ │ - andcs r2, r0, #0, 2 │ │ │ │ - @ instruction: 0xf04f2300 │ │ │ │ - stclt 12, cr0, [r0, #-0] │ │ │ │ - stceq 0, cr15, [r1], {79} @ 0x4f │ │ │ │ - andmi pc, r0, #67108867 @ 0x4000003 │ │ │ │ - strbtmi fp, [r2], #-1280 @ 0xfffffb00 │ │ │ │ - addvs r0, r2, fp, lsl #18 │ │ │ │ - andpl pc, r2, #67108867 @ 0x4000003 │ │ │ │ - movweq pc, #32771 @ 0x8003 @ │ │ │ │ - cdpne 3, 4, cr15, cr0, cr1, {6} │ │ │ │ + vmla.f q11, , d2[0] │ │ │ │ + orrvs r1, r2, r0, asr #4 │ │ │ │ + subeq pc, r2, #67108867 @ 0x4000003 │ │ │ │ + vaddw.u8 q11, , d2 │ │ │ │ + @ instruction: 0xf04f5202 │ │ │ │ + stmdbeq fp, {r0, sl, fp} │ │ │ │ mcrreq 11, 0, lr, r2, cr12 │ │ │ │ subcc pc, r2, #67108867 @ 0x4000003 │ │ │ │ - ands pc, r8, r0, asr #17 │ │ │ │ - stmib r0, {r1, r4, r6}^ │ │ │ │ - vsubl.u8 q14, d1, d0 │ │ │ │ - tstmi r3, #536870916 @ 0x20000004 │ │ │ │ - andcc pc, r0, #67108867 @ 0x4000003 │ │ │ │ - vmla.i q11, , d3[0] │ │ │ │ - stmib r0, {r1, r6, r8}^ │ │ │ │ - andcs r1, r0, r4, lsl #4 │ │ │ │ + movweq pc, #32771 @ 0x8003 @ │ │ │ │ + smlalbtmi pc, r2, r1, r3 @ │ │ │ │ + subseq r4, r2, fp, lsl #6 │ │ │ │ + stmib r0, {r0, r1, r6, r7, sp, lr}^ │ │ │ │ + andcs ip, r0, r0, lsl #4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ - stclt 12, cr0, [r0, #-0] │ │ │ │ - subcc pc, r2, #67108867 @ 0x4000003 │ │ │ │ - @ instruction: 0xf04f090b │ │ │ │ - @ instruction: 0xf0030c00 │ │ │ │ - @ instruction: 0xf8c00308 │ │ │ │ - vaddl.u8 q14, d1, d4 │ │ │ │ - subseq r4, r2, r2, asr #24 │ │ │ │ + ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ + @ instruction: 0xf3c1090b │ │ │ │ + @ instruction: 0xf0034c42 │ │ │ │ + strlt r0, [r0, #-776] @ 0xfffffcf8 │ │ │ │ movweq lr, #51779 @ 0xca43 │ │ │ │ - vaddl.u8 q11, d1, d2 │ │ │ │ - mrsvs r3, R10_usr │ │ │ │ - subeq pc, r2, #67108867 @ 0x4000003 │ │ │ │ - smlalbtne pc, r0, r1, r3 @ │ │ │ │ - andcc lr, r2, #192, 18 @ 0x300000 │ │ │ │ - andcs r6, r0, r1, asr #2 │ │ │ │ + stcmi 3, cr15, [r0], {193} @ 0xc1 │ │ │ │ + cdppl 3, 0, cr15, cr2, cr1, {6} │ │ │ │ + stceq 1, cr15, [r1], {12} │ │ │ │ + @ instruction: 0xf8c060c3 │ │ │ │ + vaddl.u8 q14, d1, d8 │ │ │ │ + @ instruction: 0xf3c10342 │ │ │ │ + @ instruction: 0xf8c03c00 │ │ │ │ + vmov.i32 d28, #148 @ 0x00000094 │ │ │ │ + vqdmulh.s , , d0[0] │ │ │ │ + andcs r3, r1, #-2147483632 @ 0x80000010 │ │ │ │ + andsgt pc, r8, r0, asr #17 │ │ │ │ + subeq lr, lr, #2048 @ 0x800 │ │ │ │ + andvs r0, r2, r9, asr #32 │ │ │ │ + subvs r6, r1, r3, lsl #2 │ │ │ │ + mrscs r2, (UNDEF: 0) │ │ │ │ + movwcs r2, #512 @ 0x200 │ │ │ │ + stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ + svclt 0x0000bd00 │ │ │ │ + @ instruction: 0xf3c1090b │ │ │ │ + @ instruction: 0xf0034242 │ │ │ │ + @ instruction: 0xf04f0308 │ │ │ │ + tstmi r3, #0, 24 │ │ │ │ + subcc pc, r2, #67108867 @ 0x4000003 │ │ │ │ + andgt pc, r4, r0, asr #17 │ │ │ │ + stccc 3, cr15, [r0], {193} @ 0xc1 │ │ │ │ + subseq r6, r3, r3, lsl #1 │ │ │ │ + andsgt pc, r0, r0, asr #17 │ │ │ │ + subne pc, r0, #67108867 @ 0x4000003 │ │ │ │ + vaddl.u8 q11, d1, d3 │ │ │ │ + cmpvs r2, r2, asr #2 │ │ │ │ + andcs r6, r0, r1, asr #1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ stmeq sl, {r0, r1, r3, r6, r7, sl, fp} │ │ │ │ mcrrcc 3, 12, pc, r2, cr1 @ │ │ │ │ movweq pc, #32771 @ 0x8003 @ │ │ │ │ andeq pc, r8, #2 │ │ │ │ smlalbteq pc, r2, r1, r3 @ │ │ │ │ movweq lr, #51779 @ 0xca43 │ │ │ │ addvs r4, r3, sl, lsl #6 │ │ │ │ andcc lr, r0, #192, 18 @ 0x300000 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ - svclt 0x00004770 │ │ │ │ - strlt r0, [r0, #-3275] @ 0xfffff335 │ │ │ │ - andeq pc, r1, #1 │ │ │ │ - cdpcc 3, 4, cr15, cr2, cr1, {6} │ │ │ │ + svclt 0x00004770 │ │ │ │ + vqdmulh.s q8, , d2[2] │ │ │ │ + @ instruction: 0xf0023342 │ │ │ │ + strlt r0, [r0, #-520] @ 0xfffffdf8 │ │ │ │ + stmeq fp, {r1, r3, r4, r8, r9, lr} │ │ │ │ + cdpeq 3, 4, cr15, cr2, cr1, {6} │ │ │ │ movweq pc, #32771 @ 0x8003 @ │ │ │ │ - stmeq sl, {r1, r6, r8, sp, lr} │ │ │ │ - stclne 3, cr15, [r1], {193} @ 0xc1 │ │ │ │ + stceq 0, cr15, [r1], {1} │ │ │ │ movweq lr, #59971 @ 0xea43 │ │ │ │ - andeq pc, r8, #2 │ │ │ │ + andsgt pc, r4, r0, asr #17 │ │ │ │ + stclne 3, cr15, [r1], {193} @ 0xc1 │ │ │ │ andgt pc, ip, r0, asr #17 │ │ │ │ - vaddl.u8 q11, d1, d3 │ │ │ │ - stmdbeq fp, {r1, r6, sl, fp}^ │ │ │ │ - andeq lr, ip, #270336 @ 0x42000 │ │ │ │ - movweq pc, #8195 @ 0x2003 @ │ │ │ │ - stcne 3, cr15, [r0], {193} @ 0xc1 │ │ │ │ - movweq lr, #51779 @ 0xca43 │ │ │ │ - smlabtmi r3, r1, r3, pc @ │ │ │ │ - tstvs r3, r2, asr #32 │ │ │ │ - andcs r6, r0, r1, lsl #1 │ │ │ │ - andcs r2, r0, #0, 2 │ │ │ │ - @ instruction: 0xf04f2300 │ │ │ │ - stclt 12, cr0, [r0, #-0] │ │ │ │ - @ instruction: 0xf001098b │ │ │ │ - @ instruction: 0xf0030201 │ │ │ │ - @ instruction: 0xf04f0302 │ │ │ │ - tstmi r3, #256 @ 0x100 │ │ │ │ - stcleq 5, cr11, [sl], {0} │ │ │ │ - vpmax.u8 d15, d3, d12 │ │ │ │ - vaddw.u8 q11, , d3 │ │ │ │ - @ instruction: 0xf3c14342 │ │ │ │ - @ instruction: 0xf0025e01 │ │ │ │ - @ instruction: 0xf8c00208 │ │ │ │ - blx 0x1bd2ac │ │ │ │ - subvs pc, r3, ip, lsl #6 │ │ │ │ - movteq pc, #9153 @ 0x23c1 @ │ │ │ │ - smlalbtcc pc, r2, r1, r3 @ │ │ │ │ - andvs r4, r2, sl, lsl #6 │ │ │ │ - movteq lr, #15116 @ 0x3b0c │ │ │ │ - andcs r6, r0, r3, lsl #1 │ │ │ │ + stcmi 3, cr15, [r3], {193} @ 0xc1 │ │ │ │ + andne lr, ip, r0, lsl #17 │ │ │ │ + @ instruction: 0xf003094b │ │ │ │ + vsubw.u8 q8, , d2 │ │ │ │ + movwmi r1, #45312 @ 0xb100 │ │ │ │ + andcs r6, r0, r3, lsl #2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ strlt r0, [r0, #-2443] @ 0xfffff675 │ │ │ │ movweq pc, #8195 @ 0x2003 @ │ │ │ │ cdpeq 0, 0, cr15, cr1, cr1, {0} │ │ │ │ - vsubl.u8 q9, d1, d1 │ │ │ │ - b 0x11983bc │ │ │ │ - blx 0x3c5ef0 │ │ │ │ - @ instruction: 0xf8c0fc02 │ │ │ │ - addsmi ip, sl, r4 │ │ │ │ - vqdmulh.s q8, , d3[2] │ │ │ │ - @ instruction: 0xf0033c42 │ │ │ │ - b 0x1185eec │ │ │ │ - vsubw.u8 q8, , d12 │ │ │ │ - andvs r5, r3, r1, lsl #2 │ │ │ │ - andne lr, r2, #192, 18 @ 0x300000 │ │ │ │ - mrscs r2, (UNDEF: 0) │ │ │ │ - movwcs r2, #512 @ 0x200 │ │ │ │ - stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ - svclt 0x0000bd00 │ │ │ │ - stcleq 5, cr11, [fp], {0} │ │ │ │ - cdpcc 3, 4, cr15, cr2, cr1, {6} │ │ │ │ - movweq pc, #32771 @ 0x8003 @ │ │ │ │ - andeq pc, pc, #1 │ │ │ │ - mcrrmi 3, 12, pc, r2, cr1 @ │ │ │ │ + stceq 0, cr15, [r1], {79} @ 0x4f │ │ │ │ movweq lr, #59971 @ 0xea43 │ │ │ │ + @ instruction: 0xf0020cca │ │ │ │ + blx 0x3c5a2c │ │ │ │ + tstpvs r3, r3, lsl #6 @ p-variant is OBSOLETE │ │ │ │ + movtmi pc, #9153 @ 0x23c1 @ │ │ │ │ + vpmax.u8 d15, d12, d3 │ │ │ │ + vmla.i q11, , d3[0] │ │ │ │ + bl 0x3c5f28 │ │ │ │ + addvs r0, r3, r3, asr #6 │ │ │ │ + movtcc pc, #9153 @ 0x23c1 @ │ │ │ │ smlabtpl r1, r1, r3, pc @ │ │ │ │ - andgt pc, r0, r0, asr #17 │ │ │ │ - movwne lr, #10688 @ 0x29c0 │ │ │ │ + sbcvs r4, r1, sl, lsl r3 │ │ │ │ + andcs r6, r0, r2 │ │ │ │ + andcs r2, r0, #0, 2 │ │ │ │ + @ instruction: 0xf04f2300 │ │ │ │ + stclt 12, cr0, [r0, #-0] │ │ │ │ + strlt r0, [r0, #-2442] @ 0xfffff676 │ │ │ │ + andeq pc, r2, #2 │ │ │ │ + cdpeq 0, 0, cr15, cr1, cr1, {0} │ │ │ │ + stceq 0, cr15, [r1], {79} @ 0x4f │ │ │ │ + andeq lr, lr, #270336 @ 0x42000 │ │ │ │ + vqdmulh.s q8, , d3[2] │ │ │ │ + @ instruction: 0xf0035e01 │ │ │ │ + blx 0x3c5e80 │ │ │ │ + vmull.u8 , d1, d2 │ │ │ │ + vmlal.u q10, d1, d2[0] │ │ │ │ + @ instruction: 0xf8c03142 │ │ │ │ + movwmi lr, #45064 @ 0xb008 │ │ │ │ + andvs r0, r3, r2, asr r0 │ │ │ │ + andgt pc, ip, r0, asr #17 │ │ │ │ andcs r6, r0, r2, asr #32 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ vqdmulh.s q8, , d3[2] │ │ │ │ + @ instruction: 0xf0033242 │ │ │ │ + @ instruction: 0xf0010308 │ │ │ │ + tstmi r3, #3840 @ 0xf00 │ │ │ │ + andgt pc, r4, r0, asr #17 │ │ │ │ + submi pc, r2, #67108867 @ 0x4000003 │ │ │ │ + vmla.i q11, , d3[0] │ │ │ │ + andvs r5, r2, r1, lsl #2 │ │ │ │ + andcs r6, r0, r1, lsl #1 │ │ │ │ + andcs r2, r0, #0, 2 │ │ │ │ + @ instruction: 0xf04f2300 │ │ │ │ + ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ + vqdmulh.s q8, , d3[2] │ │ │ │ @ instruction: 0xf0033c42 │ │ │ │ @ instruction: 0xf0010308 │ │ │ │ - b 0x1185b68 │ │ │ │ + b 0x1185b04 │ │ │ │ vsubw.u8 q8, , d12 │ │ │ │ sbcvs r4, r3, r2, asr #2 │ │ │ │ subvs r6, r2, r1 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x00004770 │ │ │ │ strlt r0, [r0, #-2186] @ 0xfffff776 │ │ │ │ + mcrreq 3, 12, pc, r2, cr1 @ │ │ │ │ + @ instruction: 0xf0020ccb │ │ │ │ + b 0x1145b14 │ │ │ │ + vsubl.u8 q8, d1, d12 │ │ │ │ + vqrdmlah.s q10, , d2[0] │ │ │ │ + @ instruction: 0xf0037c00 │ │ │ │ + vsubw.u8 q8, , d8 │ │ │ │ + @ instruction: 0xf1cc3142 │ │ │ │ + movwmi r0, #48130 @ 0xbc02 │ │ │ │ + and pc, r4, r0, asr #17 │ │ │ │ + stmib r0, {r1, sp, lr}^ │ │ │ │ + andcs ip, r0, r2, lsl #6 │ │ │ │ + andcs r2, r0, #0, 2 │ │ │ │ + @ instruction: 0xf04f2300 │ │ │ │ + stclt 12, cr0, [r0, #-0] │ │ │ │ + stmeq sl, {r8, sl, ip, sp, pc} │ │ │ │ vqdmulh.s q8, , d3[2] │ │ │ │ - @ instruction: 0xf0020e42 │ │ │ │ - vsubl.u8 q8, d1, d8 │ │ │ │ - b 0x1158464 │ │ │ │ - @ instruction: 0xf003020e │ │ │ │ - stmib r0, {r3, r8, r9}^ │ │ │ │ - vmull.u8 q9, d1, d0 │ │ │ │ - vmlal.u , d1, d2[0] │ │ │ │ - tstmi r3, #0, 2 │ │ │ │ - smlabteq r2, r1, r1, pc @ │ │ │ │ - movwne lr, #10688 @ 0x29c0 │ │ │ │ - mrscs r2, (UNDEF: 0) │ │ │ │ - movwcs r2, #512 @ 0x200 │ │ │ │ - stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ - svclt 0x0000bd00 │ │ │ │ - strlt r0, [r0, #-2186] @ 0xfffff776 │ │ │ │ - vqdmulh.s q8, , d3[2] │ │ │ │ - @ instruction: 0xf0020e42 │ │ │ │ - vsubl.u8 q8, d1, d8 │ │ │ │ - b 0x11584a4 │ │ │ │ - @ instruction: 0xf003020e │ │ │ │ - stmib r0, {r3, r8, r9}^ │ │ │ │ - vmull.u8 q9, d1, d0 │ │ │ │ - vmlal.u , d1, d2[0] │ │ │ │ - tstmi r3, #1073741824 @ 0x40000000 │ │ │ │ + vqdmulh.s q8, , d2[0] │ │ │ │ + @ instruction: 0xf0023e42 │ │ │ │ + @ instruction: 0xf0030208 │ │ │ │ + b 0x1145f5c │ │ │ │ + b 0x1185b70 │ │ │ │ + vsubw.u8 q8, , d14 │ │ │ │ + andvs r4, r2, r2, asr #24 │ │ │ │ + smlabtpl r1, r1, r3, pc @ │ │ │ │ + andgt pc, r4, r0, asr #17 │ │ │ │ movwne lr, #10688 @ 0x29c0 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ vqdmulh.s q8, , d3[2] │ │ │ │ @ instruction: 0xf0033c42 │ │ │ │ @ instruction: 0xf0010308 │ │ │ │ - b 0x1185c10 │ │ │ │ + b 0x1185bb0 │ │ │ │ vsubw.u8 q8, , d12 │ │ │ │ - stmib r0, {r0, r7, r8, lr}^ │ │ │ │ - addvs r3, r1, r0, lsl #4 │ │ │ │ + andvs r4, r3, r1, lsl #3 │ │ │ │ + smlabtcs r1, r0, r9, lr │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x00004770 │ │ │ │ vqdmulh.s q8, , d2[2] │ │ │ │ @ instruction: 0xf0023342 │ │ │ │ @ instruction: 0xf0010208 │ │ │ │ @@ -185392,265 +185369,266 @@ │ │ │ │ @ instruction: 0xf0023342 │ │ │ │ @ instruction: 0xf0010208 │ │ │ │ tstmi sl, #3840 @ 0xf00 │ │ │ │ @ instruction: 0xf003090b │ │ │ │ @ instruction: 0xf8c00308 │ │ │ │ vaddl.u8 q14, d1, d8 │ │ │ │ vqdmulh.s q10, , d2[0] │ │ │ │ - b 0x119984c │ │ │ │ + b 0x11997ec │ │ │ │ sbcvs r0, r1, ip, lsl #6 │ │ │ │ movwcs lr, #2496 @ 0x9c0 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x00004770 │ │ │ │ - @ instruction: 0x1c11ea4f │ │ │ │ - stcleq 5, cr11, [sl], {0} │ │ │ │ - cdpmi 3, 4, cr15, cr2, cr1, {6} │ │ │ │ + vldmiami r1, {s29-s107} │ │ │ │ + stmeq sl, {r8, sl, ip, sp, pc} │ │ │ │ + cdpcc 3, 4, cr15, cr2, cr1, {6} │ │ │ │ stceq 0, cr15, [r8], {12} │ │ │ │ - b 0x13c76a0 │ │ │ │ + b 0x13c7840 │ │ │ │ @ instruction: 0xf0020c0e │ │ │ │ @ instruction: 0xf8c00208 │ │ │ │ - vaddl.u8 q14, d1, d8 │ │ │ │ - @ instruction: 0xf0033c42 │ │ │ │ - b 0x11460a8 │ │ │ │ + vaddl.u8 q14, d1, d0 │ │ │ │ + @ instruction: 0xf0030c42 │ │ │ │ + b 0x1146048 │ │ │ │ vsubl.u8 q8, d1, d12 │ │ │ │ - vqdmulh.s q8, , d2[0] │ │ │ │ - b 0x11a1894 │ │ │ │ + vqdmulh.s q10, , d2[0] │ │ │ │ + b 0x11a1834 │ │ │ │ tstcc r1, ip, lsl #6 │ │ │ │ - movwcs lr, #2496 @ 0x9c0 │ │ │ │ + movwcs lr, #6592 @ 0x19c0 │ │ │ │ andcs r6, r0, r1, asr #1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - vldmiaeq r1, {s28-s106} │ │ │ │ - stcleq 5, cr11, [sl], {0} │ │ │ │ - cdpeq 3, 4, cr15, cr2, cr1, {6} │ │ │ │ + vldmiami r1, {s29-s107} │ │ │ │ + stmdbeq sl, {r8, sl, ip, sp, pc} │ │ │ │ + cdpcc 3, 4, cr15, cr2, cr1, {6} │ │ │ │ stceq 0, cr15, [r8], {12} │ │ │ │ - b 0x13c78ec │ │ │ │ + b 0x13c768c │ │ │ │ @ instruction: 0xf0020c0e │ │ │ │ @ instruction: 0xf8c00208 │ │ │ │ - vaddl.u8 q14, d1, d8 │ │ │ │ - @ instruction: 0xf0033c42 │ │ │ │ - b 0x11460f4 │ │ │ │ + vaddl.u8 q14, d1, d0 │ │ │ │ + @ instruction: 0xf0034c42 │ │ │ │ + b 0x1146094 │ │ │ │ vsubl.u8 q8, d1, d12 │ │ │ │ - b 0x11985e4 │ │ │ │ + b 0x1188584 │ │ │ │ vsubw.u8 q8, , d12 │ │ │ │ stmib r0, {r0, r8, ip, lr}^ │ │ │ │ - sbcvs r2, r1, r0, lsl #6 │ │ │ │ + sbcvs r2, r1, r1, lsl #6 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - @ instruction: 0x1c11ea4f │ │ │ │ - movtmi pc, #9153 @ 0x23c1 @ │ │ │ │ + vldmiami r1, {s29-s107} │ │ │ │ + movtcc pc, #9153 @ 0x23c1 @ │ │ │ │ @ instruction: 0xf00c2200 │ │ │ │ sbcvs r0, r2, r8, lsl #24 │ │ │ │ - b 0x13c8834 │ │ │ │ + b 0x13c76d4 │ │ │ │ @ instruction: 0xf0020c03 │ │ │ │ vsubl.u8 q8, d1, d8 │ │ │ │ tstmi sl, #134217729 @ 0x8000001 │ │ │ │ - @ instruction: 0xf003088b │ │ │ │ + @ instruction: 0xf003090b │ │ │ │ vsubw.u8 q8, , d8 │ │ │ │ - movwmi r0, #45378 @ 0xb142 │ │ │ │ - andne lr, ip, r0, lsl #17 │ │ │ │ - mrscs r2, (UNDEF: 0) │ │ │ │ - movwcs r2, #512 @ 0x200 │ │ │ │ - stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ - svclt 0x00004770 │ │ │ │ - @ instruction: 0x1c11ea4f │ │ │ │ - stcleq 5, cr11, [sl], {0} │ │ │ │ - cdpmi 3, 4, cr15, cr2, cr1, {6} │ │ │ │ + movwmi r4, #45378 @ 0xb142 │ │ │ │ + andgt lr, r0, #192, 18 @ 0x300000 │ │ │ │ + andcs r6, r0, r3, lsl #1 │ │ │ │ + andcs r2, r0, #0, 2 │ │ │ │ + @ instruction: 0xf04f2300 │ │ │ │ + ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ + vldmiami r1, {s29-s107} │ │ │ │ + stmeq sl, {r8, sl, ip, sp, pc} │ │ │ │ + cdpcc 3, 4, cr15, cr2, cr1, {6} │ │ │ │ stceq 0, cr15, [r8], {12} │ │ │ │ - b 0x13c7778 │ │ │ │ + b 0x13c7918 │ │ │ │ @ instruction: 0xf0020c0e │ │ │ │ @ instruction: 0xf8c00208 │ │ │ │ - vaddl.u8 q14, d1, d8 │ │ │ │ - @ instruction: 0xf0033c42 │ │ │ │ - b 0x1146180 │ │ │ │ + vaddl.u8 q14, d1, d0 │ │ │ │ + @ instruction: 0xf0030c42 │ │ │ │ + b 0x1146120 │ │ │ │ vsubl.u8 q8, d1, d12 │ │ │ │ - vqdmulh.s q8, , d2[0] │ │ │ │ - b 0x119996c │ │ │ │ + vqdmulh.s q10, , d2[0] │ │ │ │ + b 0x119990c │ │ │ │ tstcc r1, ip, lsl #6 │ │ │ │ - movwcs lr, #2496 @ 0x9c0 │ │ │ │ + movwcs lr, #6592 @ 0x19c0 │ │ │ │ andcs r6, r0, r1, asr #1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ vqdmulh.s q8, , d2[2] │ │ │ │ @ instruction: 0xf0023342 │ │ │ │ @ instruction: 0xf0010208 │ │ │ │ tstmi sl, #3840 @ 0xf00 │ │ │ │ @ instruction: 0xf003090b │ │ │ │ @ instruction: 0xf8c00308 │ │ │ │ vaddl.u8 q14, d1, d8 │ │ │ │ vqdmulh.s q10, , d2[0] │ │ │ │ - b 0x11a19a8 │ │ │ │ + b 0x11a1948 │ │ │ │ @ instruction: 0xf1c1030c │ │ │ │ stmib r0, {r1, r8}^ │ │ │ │ sbcvs r2, r1, r0, lsl #6 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x00004770 │ │ │ │ - @ instruction: 0x1c11ea4f │ │ │ │ - stcleq 5, cr11, [sl], {0} │ │ │ │ - cdpmi 3, 4, cr15, cr2, cr1, {6} │ │ │ │ + vldmiami r1, {s29-s107} │ │ │ │ + stmeq sl, {r8, sl, ip, sp, pc} │ │ │ │ + cdpcc 3, 4, cr15, cr2, cr1, {6} │ │ │ │ stceq 0, cr15, [r8], {12} │ │ │ │ - b 0x13c7804 │ │ │ │ + b 0x13c79a4 │ │ │ │ @ instruction: 0xf0020c0e │ │ │ │ @ instruction: 0xf8c00208 │ │ │ │ - vaddl.u8 q14, d1, d8 │ │ │ │ - @ instruction: 0xf0033c42 │ │ │ │ - b 0x114620c │ │ │ │ + vaddl.u8 q14, d1, d0 │ │ │ │ + @ instruction: 0xf0030c42 │ │ │ │ + b 0x11461ac │ │ │ │ vsubl.u8 q8, d1, d12 │ │ │ │ - vqdmulh.s q8, , d2[0] │ │ │ │ - b 0x11999f8 │ │ │ │ + vqdmulh.s q10, , d2[0] │ │ │ │ + b 0x1199998 │ │ │ │ @ instruction: 0xf1c1030c │ │ │ │ stmib r0, {r1, r8}^ │ │ │ │ - sbcvs r2, r1, r0, lsl #6 │ │ │ │ + sbcvs r2, r1, r1, lsl #6 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - @ instruction: 0x1c11ea4f │ │ │ │ - stcleq 5, cr11, [sl], {0} │ │ │ │ - cdpmi 3, 4, cr15, cr2, cr1, {6} │ │ │ │ + vldmiami r1, {s29-s107} │ │ │ │ + stmeq sl, {r8, sl, ip, sp, pc} │ │ │ │ + cdpcc 3, 4, cr15, cr2, cr1, {6} │ │ │ │ stceq 0, cr15, [r8], {12} │ │ │ │ - b 0x13c7854 │ │ │ │ + b 0x13c79f4 │ │ │ │ @ instruction: 0xf0020c0e │ │ │ │ @ instruction: 0xf8c00208 │ │ │ │ - vaddl.u8 q14, d1, d8 │ │ │ │ - @ instruction: 0xf0033c42 │ │ │ │ - b 0x114625c │ │ │ │ + vaddl.u8 q14, d1, d0 │ │ │ │ + @ instruction: 0xf0030c42 │ │ │ │ + b 0x11461fc │ │ │ │ vsubl.u8 q8, d1, d12 │ │ │ │ - b 0x118874c │ │ │ │ + b 0x11986ec │ │ │ │ vsubw.u8 q8, , d12 │ │ │ │ stmib r0, {r0, r8, ip, lr}^ │ │ │ │ - sbcvs r2, r1, r0, lsl #6 │ │ │ │ + sbcvs r2, r1, r1, lsl #6 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - stceq 0, cr15, [r2], {79} @ 0x4f │ │ │ │ - movwmi pc, #17345 @ 0x43c1 @ │ │ │ │ - @ instruction: 0xf1c30cca │ │ │ │ - stmib r0, {r5, r8, r9}^ │ │ │ │ - blx 0x91467c │ │ │ │ - @ instruction: 0xf002f30c │ │ │ │ - vsubl.u8 q8, d1, d8 │ │ │ │ - @ instruction: 0xf0033c42 │ │ │ │ - vsubw.u8 q8, , d8 │ │ │ │ - b 0x1145b90 │ │ │ │ - movwmi r0, #45580 @ 0xb20c │ │ │ │ + vqdmulh.s q8, , d2[2] │ │ │ │ + @ instruction: 0xf0023342 │ │ │ │ + @ instruction: 0xf04f0208 │ │ │ │ + tstmi sl, #512 @ 0x200 │ │ │ │ + @ instruction: 0xf003088b │ │ │ │ + @ instruction: 0xf8c00308 │ │ │ │ + vaddl.u8 q14, d1, d12 │ │ │ │ + vmull.u8 q10, d1, d4 │ │ │ │ + movwmi r0, #45378 @ 0xb142 │ │ │ │ + smlawteq r0, ip, r1, pc @ │ │ │ │ movwcs lr, #2496 @ 0x9c0 │ │ │ │ - mrscs r2, (UNDEF: 0) │ │ │ │ - movwcs r2, #512 @ 0x200 │ │ │ │ - stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ - svclt 0x00004770 │ │ │ │ - movwmi pc, #13249 @ 0x33c1 @ │ │ │ │ - stceq 0, cr15, [r1], {79} @ 0x4f │ │ │ │ - @ instruction: 0xf1c30cca │ │ │ │ - stmib r0, {r4, r8, r9}^ │ │ │ │ - stmeq fp, {r1, sl, fp, ip, sp} │ │ │ │ - mcrrcc 3, 12, pc, r2, cr1 @ │ │ │ │ - andeq pc, r8, #2 │ │ │ │ - movweq pc, #32771 @ 0x8003 @ │ │ │ │ - smlalbteq pc, r2, r1, r3 @ │ │ │ │ - andeq lr, ip, #270336 @ 0x42000 │ │ │ │ - stmib r0, {r0, r1, r3, r8, r9, lr}^ │ │ │ │ - andcs r2, r0, r0, lsl #6 │ │ │ │ + andcs r6, r0, r1, lsl #1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ - movwmi pc, #9153 @ 0x23c1 @ │ │ │ │ - stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ - @ instruction: 0xf1c30cca │ │ │ │ - stmib r0, {r3, r8, r9}^ │ │ │ │ - stmeq fp, {r1, sl, fp, ip, sp} │ │ │ │ - mcrrcc 3, 12, pc, r2, cr1 @ │ │ │ │ - andeq pc, r8, #2 │ │ │ │ - movweq pc, #32771 @ 0x8003 @ │ │ │ │ - smlalbteq pc, r2, r1, r3 @ │ │ │ │ - andeq lr, ip, #270336 @ 0x42000 │ │ │ │ - stmib r0, {r0, r1, r3, r8, r9, lr}^ │ │ │ │ - andcs r2, r0, r0, lsl #6 │ │ │ │ + vqdmulh.s q8, , d2[2] │ │ │ │ + @ instruction: 0xf0023342 │ │ │ │ + @ instruction: 0xf04f0208 │ │ │ │ + tstmi sl, #256 @ 0x100 │ │ │ │ + @ instruction: 0xf003088b │ │ │ │ + @ instruction: 0xf8c00308 │ │ │ │ + vaddl.u8 q14, d1, d12 │ │ │ │ + vmull.u8 q10, d1, d3 │ │ │ │ + movwmi r0, #45378 @ 0xb142 │ │ │ │ + tstpeq r0, ip, asr #3 @ p-variant is OBSOLETE │ │ │ │ + movwcs lr, #2496 @ 0x9c0 │ │ │ │ + andcs r6, r0, r1, lsl #1 │ │ │ │ + andcs r2, r0, #0, 2 │ │ │ │ + @ instruction: 0xf04f2300 │ │ │ │ + ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ + vqdmulh.s q8, , d2[2] │ │ │ │ + @ instruction: 0xf0023342 │ │ │ │ + @ instruction: 0xf04f0208 │ │ │ │ + tstmi sl, #0, 24 │ │ │ │ + @ instruction: 0xf003088b │ │ │ │ + @ instruction: 0xf8c00308 │ │ │ │ + vaddl.u8 q14, d1, d12 │ │ │ │ + vmull.u8 q10, d1, d2 │ │ │ │ + movwmi r0, #45378 @ 0xb142 │ │ │ │ + smlabteq r8, ip, r1, pc @ │ │ │ │ + movwcs lr, #2496 @ 0x9c0 │ │ │ │ + andcs r6, r0, r1, lsl #1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ stcleq 3, cr2, [sl], {1} │ │ │ │ stmeq fp, {r0, r1, r6, r7, sp, lr} │ │ │ │ ldceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ andeq pc, r8, #2 │ │ │ │ movweq pc, #32771 @ 0x8003 @ │ │ │ │ andgt pc, r8, r0, asr #17 │ │ │ │ mcrreq 3, 12, pc, r2, cr1 @ │ │ │ │ smlalbtcc pc, r2, r1, r3 @ │ │ │ │ - b 0x1196364 │ │ │ │ + b 0x1196300 │ │ │ │ stmib r0, {r2, r3, r8, r9}^ │ │ │ │ andcs r2, r0, r0, lsl #6 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ stceq 0, cr15, [r8], {79} @ 0x4f │ │ │ │ - b 0x3ce358 │ │ │ │ + b 0x3ce2f4 │ │ │ │ @ instruction: 0xf8c042d1 │ │ │ │ sbcvs ip, r3, r8 │ │ │ │ orrseq lr, r1, #12, 20 @ 0xc000 │ │ │ │ mcrreq 3, 12, pc, r2, cr1 @ │ │ │ │ smlalbtcc pc, r2, r1, r3 @ │ │ │ │ - b 0x1196398 │ │ │ │ + b 0x1196334 │ │ │ │ stmib r0, {r2, r3, r8, r9}^ │ │ │ │ andcs r2, r0, r0, lsl #6 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ stcleq 2, cr2, [fp], {2} │ │ │ │ @ instruction: 0xf003b500 │ │ │ │ vsubw.u8 q8, , d8 │ │ │ │ - b 0x119509c │ │ │ │ + b 0x1195038 │ │ │ │ andvs r0, r3, lr, lsl #6 │ │ │ │ vpmax.u8 d15, d2, d17 │ │ │ │ stcmi 3, cr15, [r4], {193} @ 0xc1 │ │ │ │ movweq pc, #32771 @ 0x8003 @ │ │ │ │ smlalbteq pc, r2, r1, r3 @ │ │ │ │ - stmib r0, {r0, r1, r3, r8, r9, lr}^ │ │ │ │ - subvs ip, r3, r2, lsl #4 │ │ │ │ - mrscs r2, (UNDEF: 0) │ │ │ │ - movwcs r2, #512 @ 0x200 │ │ │ │ - stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ - svclt 0x0000bd00 │ │ │ │ + @ instruction: 0xf8c0430b │ │ │ │ + sbcvs ip, r2, r8 │ │ │ │ + andcs r6, r0, r3, asr #32 │ │ │ │ + andcs r2, r0, #0, 2 │ │ │ │ + @ instruction: 0xf04f2300 │ │ │ │ + stclt 12, cr0, [r0, #-0] │ │ │ │ strlt r0, [r0, #-3275] @ 0xfffff335 │ │ │ │ movweq pc, #32771 @ 0x8003 @ │ │ │ │ cdpcc 3, 4, cr15, cr2, cr1, {6} │ │ │ │ stcmi 3, cr15, [r3], {193} @ 0xc1 │ │ │ │ movweq lr, #59971 @ 0xea43 │ │ │ │ stmeq fp, {r0, r1, sp, lr} │ │ │ │ smlalbteq pc, r2, r1, r3 @ │ │ │ │ movweq pc, #32771 @ 0x8003 @ │ │ │ │ movwmi r2, #45569 @ 0xb201 │ │ │ │ - andgt lr, r2, #192, 18 @ 0x300000 │ │ │ │ - andcs r6, r0, r3, asr #32 │ │ │ │ - andcs r2, r0, #0, 2 │ │ │ │ - @ instruction: 0xf04f2300 │ │ │ │ - stclt 12, cr0, [r0, #-0] │ │ │ │ + andgt pc, r8, r0, asr #17 │ │ │ │ + subvs r6, r3, r2, asr #1 │ │ │ │ + mrscs r2, (UNDEF: 0) │ │ │ │ + movwcs r2, #512 @ 0x200 │ │ │ │ + stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ + svclt 0x0000bd00 │ │ │ │ strlt r0, [r0, #-3275] @ 0xfffff335 │ │ │ │ movweq pc, #32771 @ 0x8003 @ │ │ │ │ cdpcc 3, 4, cr15, cr2, cr1, {6} │ │ │ │ stcmi 3, cr15, [r2], {193} @ 0xc1 │ │ │ │ movweq lr, #59971 @ 0xea43 │ │ │ │ stmeq fp, {r0, r1, sp, lr} │ │ │ │ smlalbteq pc, r2, r1, r3 @ │ │ │ │ movweq pc, #32771 @ 0x8003 @ │ │ │ │ movwmi r2, #45568 @ 0xb200 │ │ │ │ - andgt lr, r2, #192, 18 @ 0x300000 │ │ │ │ - andcs r6, r0, r3, asr #32 │ │ │ │ - andcs r2, r0, #0, 2 │ │ │ │ - @ instruction: 0xf04f2300 │ │ │ │ - stclt 12, cr0, [r0, #-0] │ │ │ │ + andgt pc, r8, r0, asr #17 │ │ │ │ + subvs r6, r3, r2, asr #1 │ │ │ │ + mrscs r2, (UNDEF: 0) │ │ │ │ + movwcs r2, #512 @ 0x200 │ │ │ │ + stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ + svclt 0x0000bd00 │ │ │ │ vqdmulh.s q8, , d2[2] │ │ │ │ @ instruction: 0xf0023342 │ │ │ │ @ instruction: 0xf04f0208 │ │ │ │ tstmi sl, #0, 24 │ │ │ │ @ instruction: 0xf003088b │ │ │ │ vsubw.u8 q8, , d8 │ │ │ │ movwmi r0, #45378 @ 0xb142 │ │ │ │ @@ -185670,602 +185648,602 @@ │ │ │ │ movweq lr, #51779 @ 0xca43 │ │ │ │ stmib r0, {r0, r7, sp, lr}^ │ │ │ │ andcs r2, r0, r0, lsl #6 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec1caa0 │ │ │ │ + bl 0xfec1ca44 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r6, r0, ror #31 │ │ │ │ andcs r4, r0, r4, lsl #12 │ │ │ │ smlabtcs r4, sp, r9, lr │ │ │ │ - @ instruction: 0xf9f8f78b │ │ │ │ + blx 0xa83684 │ │ │ │ vmov.32 r4, d13[0] │ │ │ │ - bls 0x1f967c │ │ │ │ + bls 0x1f9620 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ @ instruction: 0xf85c9905 │ │ │ │ ldrmi r3, [r8], #-3 │ │ │ │ andls r4, r2, r9, lsl r4 │ │ │ │ stmib sp, {r3, r4, r7, fp, ip}^ │ │ │ │ @ instruction: 0xf64d1000 │ │ │ │ vsra.s64 , q14, #64 │ │ │ │ strtmi r0, [r3], #-401 @ 0xfffffe6f │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ - stc2l 7, cr15, [r6, #-556]! @ 0xfffffdd4 │ │ │ │ + ldc2 7, cr15, [r4, #556] @ 0x22c │ │ │ │ andcs fp, r0, r6 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq sl, r4, r8, lsr #13 │ │ │ │ + addeq sl, r4, r4, lsl #14 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec1cb04 │ │ │ │ + bl 0xfec1caa8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r6, r0, ror #31 │ │ │ │ andcs r4, r0, r4, lsl #12 │ │ │ │ smlabtcs r4, sp, r9, lr │ │ │ │ - @ instruction: 0xf9c6f78b │ │ │ │ + @ instruction: 0xf9f4f78b │ │ │ │ vmov.32 r4, d13[0] │ │ │ │ - bls 0x1f96e0 │ │ │ │ + bls 0x1f9684 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ @ instruction: 0xf85c9905 │ │ │ │ ldrmi r3, [r8], #-3 │ │ │ │ andls r4, r2, r9, lsl r4 │ │ │ │ stmib sp, {r3, r4, r7, fp, ip}^ │ │ │ │ vhadd.s8 d17, d14, d0 │ │ │ │ vaddw.s8 q8, q0, d12 │ │ │ │ strtmi r0, [r3], #-401 @ 0xfffffe6f │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ - ldc2 7, cr15, [r4, #-556]! @ 0xfffffdd4 │ │ │ │ + stc2l 7, cr15, [r2, #-556]! @ 0xfffffdd4 │ │ │ │ andcs fp, r0, r6 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq sl, r4, r4, asr #12 │ │ │ │ + addeq sl, r4, r0, lsr #13 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec1cb68 │ │ │ │ + bl 0xfec1cb0c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r6, r0, ror #31 │ │ │ │ andcs r4, r0, r4, lsl #12 │ │ │ │ smlabtcs r4, sp, r9, lr │ │ │ │ - @ instruction: 0xf994f78b │ │ │ │ + @ instruction: 0xf9c2f78b │ │ │ │ vmov.32 r4, d13[0] │ │ │ │ - bls 0x1f9744 │ │ │ │ + bls 0x1f96e8 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ @ instruction: 0xf85c9905 │ │ │ │ ldrmi r3, [r8], #-3 │ │ │ │ andls r4, r2, r9, lsl r4 │ │ │ │ stmib sp, {r3, r4, r7, fp, ip}^ │ │ │ │ @ instruction: 0xf64d1000 │ │ │ │ vbic.i32 , #8 @ 0x00000008 │ │ │ │ strtmi r0, [r3], #-401 @ 0xfffffe6f │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ - stc2 7, cr15, [r2, #-556] @ 0xfffffdd4 │ │ │ │ + ldc2 7, cr15, [r0, #-556]! @ 0xfffffdd4 │ │ │ │ andcs fp, r0, r6 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq sl, r4, r0, ror #11 │ │ │ │ + addeq sl, r4, ip, lsr r6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec1cbcc │ │ │ │ + bl 0xfec1cb70 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r6, r0, ror #31 │ │ │ │ andcs r4, r0, r4, lsl #12 │ │ │ │ smlabtcs r4, sp, r9, lr │ │ │ │ - @ instruction: 0xf962f78b │ │ │ │ + @ instruction: 0xf990f78b │ │ │ │ vmov.32 r4, d13[0] │ │ │ │ - bls 0x1f97a8 │ │ │ │ + bls 0x1f974c │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ @ instruction: 0xf85c9905 │ │ │ │ ldrmi r3, [r8], #-3 │ │ │ │ andls r4, r2, r9, lsl r4 │ │ │ │ stmib sp, {r3, r4, r7, fp, ip}^ │ │ │ │ @ instruction: 0xf64d1000 │ │ │ │ vaddw.s8 , q8, d8 │ │ │ │ strtmi r0, [r3], #-401 @ 0xfffffe6f │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ - ldc2l 7, cr15, [r0], {139} @ 0x8b │ │ │ │ + ldc2l 7, cr15, [lr], #556 @ 0x22c │ │ │ │ andcs fp, r0, r6 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq sl, r4, ip, ror r5 │ │ │ │ + ldrdeq sl, [r4], r8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec1cc30 │ │ │ │ + bl 0xfec1cbd4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r6, r0, ror #31 │ │ │ │ andcs r4, r0, r4, lsl #12 │ │ │ │ smlabtcs r4, sp, r9, lr │ │ │ │ - @ instruction: 0xf930f78b │ │ │ │ + @ instruction: 0xf95ef78b │ │ │ │ vmov.32 r4, d13[0] │ │ │ │ - bls 0x1f980c │ │ │ │ + bls 0x1f97b0 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ @ instruction: 0xf85c9905 │ │ │ │ ldrmi r3, [r8], #-3 │ │ │ │ andls r4, r2, r9, lsl r4 │ │ │ │ stmib sp, {r3, r4, r7, fp, ip}^ │ │ │ │ @ instruction: 0xf64d1000 │ │ │ │ vsra.s64 q10, q10, #64 │ │ │ │ strtmi r0, [r3], #-401 @ 0xfffffe6f │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ - ldc2 7, cr15, [lr], {139} @ 0x8b │ │ │ │ + stc2l 7, cr15, [ip], {139} @ 0x8b │ │ │ │ andcs fp, r0, r6 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq sl, r4, r8, lsl r5 │ │ │ │ + addeq sl, r4, r4, ror r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec1cc94 │ │ │ │ + bl 0xfec1cc38 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r6, r0, ror #31 │ │ │ │ andcs r4, r0, r4, lsl #12 │ │ │ │ smlabtcs r4, sp, r9, lr │ │ │ │ - @ instruction: 0xf8fef78b │ │ │ │ + @ instruction: 0xf92cf78b │ │ │ │ vmov.32 r4, d13[0] │ │ │ │ - bls 0x1f9870 │ │ │ │ + bls 0x1f9814 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ @ instruction: 0xf85c9905 │ │ │ │ ldrmi r3, [r8], #-3 │ │ │ │ andls r4, r2, r9, lsl r4 │ │ │ │ stmib sp, {r3, r4, r7, fp, ip}^ │ │ │ │ @ instruction: 0xf64d1000 │ │ │ │ vaddw.s8 , q0, d4 │ │ │ │ strtmi r0, [r3], #-401 @ 0xfffffe6f │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ - stc2l 7, cr15, [ip], #-556 @ 0xfffffdd4 │ │ │ │ + ldc2 7, cr15, [sl], {139} @ 0x8b │ │ │ │ andcs fp, r0, r6 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - @ instruction: 0x0084a4b4 │ │ │ │ + addeq sl, r4, r0, lsl r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec1ccf8 │ │ │ │ + bl 0xfec1cc9c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r6, r0, ror #31 │ │ │ │ andcs r4, r0, r4, lsl #12 │ │ │ │ smlabtcs r4, sp, r9, lr │ │ │ │ - @ instruction: 0xf8ccf78b │ │ │ │ + @ instruction: 0xf8faf78b │ │ │ │ vmov.32 r4, d13[0] │ │ │ │ - bls 0x1f98d4 │ │ │ │ + bls 0x1f9878 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ @ instruction: 0xf85c9905 │ │ │ │ ldrmi r3, [r8], #-3 │ │ │ │ andls r4, r2, r9, lsl r4 │ │ │ │ stmib sp, {r3, r4, r7, fp, ip}^ │ │ │ │ @ instruction: 0xf64d1000 │ │ │ │ vbic.i32 q10, #0 @ 0x00000000 │ │ │ │ strtmi r0, [r3], #-401 @ 0xfffffe6f │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ - ldc2 7, cr15, [sl], #-556 @ 0xfffffdd4 │ │ │ │ + stc2l 7, cr15, [r8], #-556 @ 0xfffffdd4 │ │ │ │ andcs fp, r0, r6 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq sl, r4, r0, asr r4 │ │ │ │ + addeq sl, r4, ip, lsr #9 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec1cd5c │ │ │ │ + bl 0xfec1cd00 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r6, r0, ror #31 │ │ │ │ andcs r4, r0, r4, lsl #12 │ │ │ │ smlabtcs r4, sp, r9, lr │ │ │ │ - @ instruction: 0xf89af78b │ │ │ │ + @ instruction: 0xf8c8f78b │ │ │ │ vmov.32 r4, d13[0] │ │ │ │ - bls 0x1f9938 │ │ │ │ + bls 0x1f98dc │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ @ instruction: 0xf85c9905 │ │ │ │ ldrmi r3, [r8], #-3 │ │ │ │ andls r4, r2, r9, lsl r4 │ │ │ │ stmib sp, {r3, r4, r7, fp, ip}^ │ │ │ │ @ instruction: 0xf64d1000 │ │ │ │ vaddw.s8 q11, q8, d0 │ │ │ │ strtmi r0, [r3], #-401 @ 0xfffffe6f │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ - stc2 7, cr15, [r8], {139} @ 0x8b │ │ │ │ + ldc2 7, cr15, [r6], #-556 @ 0xfffffdd4 │ │ │ │ andcs fp, r0, r6 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq sl, r4, ip, ror #7 │ │ │ │ + addeq sl, r4, r8, asr #8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec1cdc0 │ │ │ │ + bl 0xfec1cd64 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf6480fe0 │ │ │ │ - vqdmlal.s q9, d16, d0[3] │ │ │ │ + vqdmlal.s q9, d0, d0[3] │ │ │ │ addlt r0, r6, r3, lsr r3 │ │ │ │ ldmdavc r8, {r2, r9, sl, lr} │ │ │ │ smlabtcs r4, sp, r9, lr │ │ │ │ - @ instruction: 0xf864f78b │ │ │ │ + @ instruction: 0xf892f78b │ │ │ │ vmov.32 r4, d13[0] │ │ │ │ - bls 0x1f99a4 │ │ │ │ + bls 0x1f9948 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ @ instruction: 0xf85c9905 │ │ │ │ ldrmi r3, [r8], #-3 │ │ │ │ andls r4, r2, r9, lsl r4 │ │ │ │ stmib sp, {r3, r4, r7, fp, ip}^ │ │ │ │ @ instruction: 0xf64d1000 │ │ │ │ vmla.f d19, d0, d0[6] │ │ │ │ strtmi r0, [r3], #-401 @ 0xfffffe6f │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ - blx 0xff583a3a │ │ │ │ + stc2 7, cr15, [r0], {139} @ 0x8b │ │ │ │ andcs fp, r0, r6 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq sl, r4, r0, lsl #7 │ │ │ │ + ldrdeq sl, [r4], ip │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec1ce2c │ │ │ │ + bl 0xfec1cdd0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf6480fe0 │ │ │ │ - vqdmlal.s q9, d16, d0[3] │ │ │ │ + vqdmlal.s q9, d0, d0[3] │ │ │ │ addlt r0, r6, r3, lsr r3 │ │ │ │ ldmdavc r8, {r2, r9, sl, lr} │ │ │ │ smlabtcs r4, sp, r9, lr │ │ │ │ - @ instruction: 0xf82ef78b │ │ │ │ + @ instruction: 0xf85cf78b │ │ │ │ vmov.32 r4, d13[0] │ │ │ │ - bls 0x1f9a10 │ │ │ │ + bls 0x1f99b4 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ @ instruction: 0xf85c9905 │ │ │ │ ldrmi r3, [r8], #-3 │ │ │ │ andls r4, r2, r9, lsl r4 │ │ │ │ stmib sp, {r3, r4, r7, fp, ip}^ │ │ │ │ @ instruction: 0xf64d1000 │ │ │ │ vmla.f d19, d16, d0[7] │ │ │ │ strtmi r0, [r3], #-401 @ 0xfffffe6f │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ - blx 0xfe803aa6 │ │ │ │ + blx 0xff383a4a │ │ │ │ andcs fp, r0, r6 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq sl, r4, r4, lsl r3 │ │ │ │ + addeq sl, r4, r0, ror r3 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec1ce98 │ │ │ │ + bl 0xfec1ce3c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf6480fe0 │ │ │ │ - vqdmlal.s q9, d16, d0[3] │ │ │ │ + vqdmlal.s q9, d0, d0[3] │ │ │ │ addlt r0, r6, r3, lsr r3 │ │ │ │ ldmdbvc r8, {r2, r9, sl, lr} │ │ │ │ smlabtcs r4, sp, r9, lr │ │ │ │ - @ instruction: 0xfff8f78a │ │ │ │ + @ instruction: 0xf826f78b │ │ │ │ vmov.32 r4, d13[0] │ │ │ │ - bls 0x1f9a7c │ │ │ │ + bls 0x1f9a20 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ @ instruction: 0xf85c9905 │ │ │ │ ldrmi r3, [r8], #-3 │ │ │ │ andls r4, r2, r9, lsl r4 │ │ │ │ stmib sp, {r3, r4, r7, fp, ip}^ │ │ │ │ @ instruction: 0xf64d1000 │ │ │ │ vmla.f d19, d0, d0[6] │ │ │ │ strtmi r0, [r3], #-401 @ 0xfffffe6f │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ - blx 0x1a83b12 │ │ │ │ + blx 0xfe603ab6 │ │ │ │ andcs fp, r0, r6 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq sl, r4, r8, lsr #5 │ │ │ │ + addeq sl, r4, r4, lsl #6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec1cf04 │ │ │ │ + bl 0xfec1cea8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf6480fe0 │ │ │ │ - vqdmlal.s q9, d16, d0[3] │ │ │ │ + vqdmlal.s q9, d0, d0[3] │ │ │ │ addlt r0, r6, r3, lsr r3 │ │ │ │ ldmdbvc r8, {r2, r9, sl, lr} │ │ │ │ smlabtcs r4, sp, r9, lr │ │ │ │ - @ instruction: 0xffc2f78a │ │ │ │ + @ instruction: 0xfff0f78a │ │ │ │ vmov.32 r4, d13[0] │ │ │ │ - bls 0x1f9ae8 │ │ │ │ + bls 0x1f9a8c │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ @ instruction: 0xf85c9905 │ │ │ │ ldrmi r3, [r8], #-3 │ │ │ │ andls r4, r2, r9, lsl r4 │ │ │ │ stmib sp, {r3, r4, r7, fp, ip}^ │ │ │ │ @ instruction: 0xf64d1000 │ │ │ │ vmla.f d19, d16, d0[7] │ │ │ │ strtmi r0, [r3], #-401 @ 0xfffffe6f │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ - blx 0xd03b7e │ │ │ │ + blx 0x1883b22 │ │ │ │ andcs fp, r0, r6 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq sl, r4, ip, lsr r2 │ │ │ │ + umulleq sl, r4, r8, r2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec1cf70 │ │ │ │ + bl 0xfec1cf14 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf6480fe0 │ │ │ │ - vqdmlal.s q9, d16, d0[3] │ │ │ │ + vqdmlal.s q9, d0, d0[3] │ │ │ │ addlt r0, r6, r3, lsr r3 │ │ │ │ ldmvc r8, {r2, r9, sl, lr}^ │ │ │ │ smlabtcs r4, sp, r9, lr │ │ │ │ - @ instruction: 0xff8cf78a │ │ │ │ + @ instruction: 0xffbaf78a │ │ │ │ vmov.32 r4, d13[0] │ │ │ │ - bls 0x1f9b54 │ │ │ │ + bls 0x1f9af8 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ @ instruction: 0xf85c9905 │ │ │ │ ldrmi r3, [r8], #-3 │ │ │ │ andls r4, r2, r9, lsl r4 │ │ │ │ stmib sp, {r3, r4, r7, fp, ip}^ │ │ │ │ @ instruction: 0xf64d1000 │ │ │ │ vmla.f d19, d0, d0[6] │ │ │ │ strtmi r0, [r3], #-401 @ 0xfffffe6f │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ - blx 0xfff83be8 │ │ │ │ + blx 0xb03b8e │ │ │ │ andcs fp, r0, r6 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - ldrdeq sl, [r4], r0 │ │ │ │ + addeq sl, r4, ip, lsr #4 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec1cfdc │ │ │ │ + bl 0xfec1cf80 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf6480fe0 │ │ │ │ - vqdmlal.s q9, d16, d0[3] │ │ │ │ + vqdmlal.s q9, d0, d0[3] │ │ │ │ addlt r0, r6, r3, lsr r3 │ │ │ │ ldmvc r8, {r2, r9, sl, lr}^ │ │ │ │ smlabtcs r4, sp, r9, lr │ │ │ │ - @ instruction: 0xff56f78a │ │ │ │ + @ instruction: 0xff84f78a │ │ │ │ vmov.32 r4, d13[0] │ │ │ │ - bls 0x1f9bc0 │ │ │ │ + bls 0x1f9b64 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ @ instruction: 0xf85c9905 │ │ │ │ ldrmi r3, [r8], #-3 │ │ │ │ andls r4, r2, r9, lsl r4 │ │ │ │ stmib sp, {r3, r4, r7, fp, ip}^ │ │ │ │ @ instruction: 0xf64d1000 │ │ │ │ vmla.f d19, d16, d0[7] │ │ │ │ strtmi r0, [r3], #-401 @ 0xfffffe6f │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ - blx 0xff203c54 │ │ │ │ + blx 0xffd83bf8 │ │ │ │ andcs fp, r0, r6 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq sl, r4, r4, ror #2 │ │ │ │ + addeq sl, r4, r0, asr #3 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec1d048 │ │ │ │ + bl 0xfec1cfec │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf6480fe0 │ │ │ │ - vqdmlal.s q9, d16, d0[3] │ │ │ │ + vqdmlal.s q9, d0, d0[3] │ │ │ │ addlt r0, r6, r3, lsr r3 │ │ │ │ ldmvc r8, {r2, r9, sl, lr} │ │ │ │ smlabtcs r4, sp, r9, lr │ │ │ │ - @ instruction: 0xff20f78a │ │ │ │ + @ instruction: 0xff4ef78a │ │ │ │ vmov.32 r4, d13[0] │ │ │ │ - bls 0x1f9c2c │ │ │ │ + bls 0x1f9bd0 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ @ instruction: 0xf85c9905 │ │ │ │ ldrmi r3, [r8], #-3 │ │ │ │ andls r4, r2, r9, lsl r4 │ │ │ │ stmib sp, {r3, r4, r7, fp, ip}^ │ │ │ │ @ instruction: 0xf64d1000 │ │ │ │ vmla.f d19, d0, d0[6] │ │ │ │ strtmi r0, [r3], #-401 @ 0xfffffe6f │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ - blx 0xfe483cc0 │ │ │ │ + blx 0xff003c64 │ │ │ │ andcs fp, r0, r6 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - strdeq sl, [r4], r8 │ │ │ │ + addeq sl, r4, r4, asr r1 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec1d0b4 │ │ │ │ + bl 0xfec1d058 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf6480fe0 │ │ │ │ - vqdmlal.s q9, d16, d0[3] │ │ │ │ + vqdmlal.s q9, d0, d0[3] │ │ │ │ addlt r0, r6, r3, lsr r3 │ │ │ │ ldmvc r8, {r2, r9, sl, lr} │ │ │ │ smlabtcs r4, sp, r9, lr │ │ │ │ - cdp2 7, 14, cr15, cr10, cr10, {4} │ │ │ │ + @ instruction: 0xff18f78a │ │ │ │ vmov.32 r4, d13[0] │ │ │ │ - bls 0x1f9c98 │ │ │ │ + bls 0x1f9c3c │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ @ instruction: 0xf85c9905 │ │ │ │ ldrmi r3, [r8], #-3 │ │ │ │ andls r4, r2, r9, lsl r4 │ │ │ │ stmib sp, {r3, r4, r7, fp, ip}^ │ │ │ │ @ instruction: 0xf64d1000 │ │ │ │ vmla.f d19, d16, d0[7] │ │ │ │ strtmi r0, [r3], #-401 @ 0xfffffe6f │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ - blx 0x1703d2c │ │ │ │ + blx 0xfe283cd0 │ │ │ │ andcs fp, r0, r6 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq sl, r4, ip, lsl #1 │ │ │ │ + addeq sl, r4, r8, ror #1 │ │ │ │ stmvs fp, {r1, r3, r4, r5, r8, r9, ip, sp, pc} │ │ │ │ movweq pc, #8227 @ 0x2023 @ │ │ │ │ eorle r2, r2, sp, lsl #22 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ addlt r6, r5, r3, asr #31 │ │ │ │ @ instruction: 0x460d4691 │ │ │ │ strmi r2, [r4], -r1, lsl #4 │ │ │ │ @ instruction: 0xf8802b02 │ │ │ │ ldcle 0, cr2, [r7], {128} @ 0x80 │ │ │ │ - blle 0x6d0b4c │ │ │ │ + blle 0x6d0af0 │ │ │ │ @ instruction: 0xf01c4620 │ │ │ │ - bllt 0xd051c8 │ │ │ │ + bllt 0xd05134 │ │ │ │ andlt r2, r5, r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ strdcs r8, [r0], -r0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ - blcs 0x114b8c │ │ │ │ + blcs 0x114b30 │ │ │ │ strtmi sp, [r0], -r6, ror #19 │ │ │ │ movwvc pc, #79 @ 0x4f @ │ │ │ │ tstcs r0, r2, lsl r2 │ │ │ │ - blx 0x1e03f18 │ │ │ │ + blx 0xfed03ebc │ │ │ │ andlt r2, r5, r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ stmdavs sl!, {r4, r5, r6, r7, r8, r9, pc} │ │ │ │ @ instruction: 0xf78a9202 │ │ │ │ - bls 0x184850 │ │ │ │ + bls 0x1848ac │ │ │ │ @ instruction: 0x13a4f642 │ │ │ │ orrscs pc, r7, #192, 4 │ │ │ │ movwls r4, #13952 @ 0x3680 │ │ │ │ ldmdavs r9, {r1, r4, r9} │ │ │ │ subsvs pc, lr, #8388608 @ 0x800000 │ │ │ │ - blx 0x1203e00 │ │ │ │ + blx 0x1d83da4 │ │ │ │ andls r6, r2, #6946816 @ 0x6a0000 │ │ │ │ - @ instruction: 0xf9b0f78a │ │ │ │ + @ instruction: 0xf9def78a │ │ │ │ strmi r9, [r7], -r2, lsl #20 │ │ │ │ strtmi r4, [r0], -r1, lsl #12 │ │ │ │ - @ instruction: 0xf9b2f7df │ │ │ │ + @ instruction: 0xf9eef7df │ │ │ │ andls r6, r2, #11141120 @ 0xaa0000 │ │ │ │ - @ instruction: 0xf9a6f78a │ │ │ │ + @ instruction: 0xf9d4f78a │ │ │ │ strmi r9, [r1], -r2, lsl #20 │ │ │ │ strtmi r9, [r0], -r2 │ │ │ │ - @ instruction: 0xf9a8f7df │ │ │ │ + @ instruction: 0xf9e4f7df │ │ │ │ stmdbvs r8!, {r0, r1, r8, r9, fp, ip, pc} │ │ │ │ @ instruction: 0xf78a681e │ │ │ │ - stmdbls r2, {r0, r1, r2, r4, r6, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdbls r2, {r0, r2, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ stmib sp, {r0, r1, r3, r4, r5, r9, sl, lr}^ │ │ │ │ strbmi r1, [r2], -r0 │ │ │ │ @ instruction: 0x46384631 │ │ │ │ stmdavs r9!, {r3, r6, r7, r8, r9, sl, lr}^ │ │ │ │ @ instruction: 0x4620463a │ │ │ │ - blx 0x1603f8c │ │ │ │ - blcs 0xe1fa0 │ │ │ │ + blx 0xfe503f30 │ │ │ │ + blcs 0xe1f44 │ │ │ │ @ instruction: 0xf1a3d09e │ │ │ │ - blx 0xfed86c30 │ │ │ │ + blx 0xfed86bd4 │ │ │ │ ldmdbeq fp, {r0, r1, r7, r8, r9, ip, sp, lr, pc}^ │ │ │ │ ldr r6, [r7, r3, ror #15] │ │ │ │ @ instruction: 0xf023680b │ │ │ │ - blcs 0x406c34 │ │ │ │ + blcs 0x406bd8 │ │ │ │ andcs sp, r0, r6, lsl #2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ addlt r6, r7, r3, asr #31 │ │ │ │ @ instruction: 0x46044617 │ │ │ │ strmi r2, [r8], r1, lsl #4 │ │ │ │ @ instruction: 0xf8802b02 │ │ │ │ ldcle 0, cr2, [r0], {128} @ 0x80 │ │ │ │ - blle 0x510c64 │ │ │ │ + blle 0x510c08 │ │ │ │ @ instruction: 0xf01c4620 │ │ │ │ - ldmiblt r8!, {r0, r4, sl, fp, ip, sp, lr, pc}^ │ │ │ │ + ldmiblt r8!, {r0, r1, sl, fp, ip, sp, lr, pc}^ │ │ │ │ andlt r2, r7, r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ - blcc 0x1ea044 │ │ │ │ + blcc 0x1e9fe8 │ │ │ │ stmible sp!, {r0, r8, r9, fp, sp}^ │ │ │ │ @ instruction: 0xf04f4620 │ │ │ │ andscs r7, r2, #0, 6 │ │ │ │ @ instruction: 0xf7e32100 │ │ │ │ - andcs pc, r1, pc, ror #19 │ │ │ │ + andcs pc, r1, fp, lsr #20 │ │ │ │ tstcs r0, r7 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ ldrdcs pc, [ip], -r8 │ │ │ │ strne pc, [r4, #1602]! @ 0x642 │ │ │ │ ldrcs pc, [r7, #704] @ 0x2c0 │ │ │ │ @ instruction: 0xf78a9203 │ │ │ │ - bls 0x1c473c │ │ │ │ + bls 0x1c4798 │ │ │ │ strtmi r4, [sl], r3, lsl #13 │ │ │ │ andseq r6, r2, #2686976 @ 0x290000 │ │ │ │ subsvs pc, lr, #8388608 @ 0x800000 │ │ │ │ - @ instruction: 0xf9bef78f │ │ │ │ + @ instruction: 0xf9ecf78f │ │ │ │ @ instruction: 0x2010f8d8 │ │ │ │ @ instruction: 0xf78a9204 │ │ │ │ - bls 0x204720 │ │ │ │ + bls 0x20477c │ │ │ │ andls r6, r3, r9, lsr #16 │ │ │ │ @ instruction: 0xf5020212 │ │ │ │ @ instruction: 0xf78f625e │ │ │ │ - @ instruction: 0xf78af9b1 │ │ │ │ - @ instruction: 0xf8d8f953 │ │ │ │ + @ instruction: 0xf78af9df │ │ │ │ + @ instruction: 0xf8d8f981 │ │ │ │ pkhbtmi r3, r1, r8 │ │ │ │ svcvs 0x00e3b953 │ │ │ │ mcrrle 11, 0, r2, pc, cr2 │ │ │ │ @ instruction: 0xdc052b00 │ │ │ │ tstcs r0, pc, asr #2 │ │ │ │ @ instruction: 0xf78a2000 │ │ │ │ - ands pc, fp, r7, ror #27 │ │ │ │ + ands pc, fp, r5, lsl lr @ │ │ │ │ ldrdcs pc, [r4], -r8 │ │ │ │ @ instruction: 0xf78a9204 │ │ │ │ - bls 0x204544 │ │ │ │ + bls 0x2045a0 │ │ │ │ andls r4, r5, r1, lsl #12 │ │ │ │ @ instruction: 0xf7df4620 │ │ │ │ - @ instruction: 0xf8d8f90d │ │ │ │ + @ instruction: 0xf8d8f949 │ │ │ │ andls r2, r4, #0 │ │ │ │ - @ instruction: 0xf900f78a │ │ │ │ + @ instruction: 0xf92ef78a │ │ │ │ strmi r9, [r1], -r4, lsl #20 │ │ │ │ strtmi r9, [r0], -r4 │ │ │ │ - @ instruction: 0xf902f7df │ │ │ │ + @ instruction: 0xf93ef7df │ │ │ │ ldmib sp, {r3, r6, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf7962104 │ │ │ │ - @ instruction: 0x4648fb7d │ │ │ │ + strbmi pc, [r8], -fp, lsr #23 @ │ │ │ │ ldrbmi r9, [sl], -r0 │ │ │ │ strbmi r9, [r8], -r3, lsl #22 │ │ │ │ ldrdne pc, [r0], -sl │ │ │ │ @ instruction: 0xf78a47b8 │ │ │ │ - strmi pc, [r7], -fp, ror #17 │ │ │ │ - @ instruction: 0xf8e8f78a │ │ │ │ + @ instruction: 0x4607f919 │ │ │ │ + @ instruction: 0xf916f78a │ │ │ │ strmi r4, [r6], -r9, asr #12 │ │ │ │ @ instruction: 0xf7964638 │ │ │ │ - strbmi pc, [r9], -r5, asr #21 @ │ │ │ │ + @ instruction: 0x4649faf3 │ │ │ │ @ instruction: 0xf7964630 │ │ │ │ - @ instruction: 0xf8d8fadb │ │ │ │ + @ instruction: 0xf8d8fb09 │ │ │ │ ldrtmi r1, [sl], -r4 │ │ │ │ @ instruction: 0xf7df4620 │ │ │ │ - @ instruction: 0xf8d8f99f │ │ │ │ + @ instruction: 0xf8d8f9db │ │ │ │ ldrtmi r1, [r2], -r0 │ │ │ │ @ instruction: 0xf7df4620 │ │ │ │ - svcvs 0x00e3f999 │ │ │ │ + svcvs 0x00e3f9d5 │ │ │ │ @ instruction: 0xf43f2b00 │ │ │ │ @ instruction: 0xf1a3af6f │ │ │ │ - blx 0xfed86da8 │ │ │ │ + blx 0xfed86d4c │ │ │ │ ldmdbeq fp, {r0, r1, r7, r8, r9, ip, sp, lr, pc}^ │ │ │ │ strb r6, [r7, -r3, ror #15]! │ │ │ │ - blcs 0x114db0 │ │ │ │ + blcs 0x114d54 │ │ │ │ @ instruction: 0xf7fed9b4 │ │ │ │ - svclt 0x0000ff1b │ │ │ │ + svclt 0x0000ff19 │ │ │ │ @ instruction: 0xf8d0b510 │ │ │ │ @ instruction: 0xf8dcc050 │ │ │ │ @ instruction: 0xf41440a0 │ │ │ │ andsle r6, r4, r0, ror pc │ │ │ │ ldrdgt pc, [r4], -ip │ │ │ │ svcvs 0x0070f41c │ │ │ │ ldmib r1, {r0, r1, r2, r3, ip, lr, pc}^ │ │ │ │ - blx 0xfed799d4 │ │ │ │ - b 0x1402fd4 │ │ │ │ + blx 0xfed79978 │ │ │ │ + b 0x1402f78 │ │ │ │ ldmdbeq fp, {r1, r2, r3, sl, fp}^ │ │ │ │ svceq 0x0007f1bc │ │ │ │ @ instruction: 0xf043bfc8 │ │ │ │ ldmdblt r3, {r0, r8, r9} │ │ │ │ @ instruction: 0x4010e8bd │ │ │ │ andcs lr, r0, r0, lsr #14 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @@ -186281,69 +186259,69 @@ │ │ │ │ andle r6, r3, r0, ror ip │ │ │ │ @ instruction: 0xf4106840 │ │ │ │ tstle r8, r0, ror ip │ │ │ │ andlt r2, r2, r0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ - blx 0xfed681ec │ │ │ │ + blx 0xfed68190 │ │ │ │ stmdavs r8, {r1, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ mrrcne 10, 4, lr, ip, cr15 │ │ │ │ svclt 0x00d42807 │ │ │ │ @ instruction: 0xf04c4660 │ │ │ │ stmdacs r0, {r0} │ │ │ │ @ instruction: 0xf8d1d1ea │ │ │ │ @ instruction: 0xf1bcc004 │ │ │ │ eorsle r0, ip, sp, lsl #30 │ │ │ │ svceq 0x000ff1bc │ │ │ │ ldrmi sp, [sl], r3, ror #1 │ │ │ │ @ instruction: 0xf8852301 │ │ │ │ ldrmi r3, [r1], r0, lsl #1 │ │ │ │ strmi r6, [r8], fp, ror #31 │ │ │ │ - blcs 0x157b20 │ │ │ │ - blcc 0x1fd6fc │ │ │ │ + blcs 0x157ac4 │ │ │ │ + blcc 0x1fd6a0 │ │ │ │ stmdale r4!, {r0, r8, r9, fp, sp} │ │ │ │ @ instruction: 0xf01c4638 │ │ │ │ - mvnlt pc, sp, lsl #22 │ │ │ │ + strdlt pc, [r0, #175]! @ 0xaf │ │ │ │ ldrdcs pc, [r4], -r8 │ │ │ │ @ instruction: 0xf78a9201 │ │ │ │ - bls 0x1443dc │ │ │ │ + bls 0x144438 │ │ │ │ strmi r4, [r6], -r1, lsl #12 │ │ │ │ @ instruction: 0xf7df4638 │ │ │ │ - @ instruction: 0xf642f859 │ │ │ │ + @ instruction: 0xf642f895 │ │ │ │ vsubw.s8 , q8, d20 │ │ │ │ @ instruction: 0xf8d82397 │ │ │ │ ldmdavs sp, {} @ │ │ │ │ - stc2 7, cr15, [r4, #-552] @ 0xfffffdd8 │ │ │ │ + ldc2 7, cr15, [r2, #-552]! @ 0xfffffdd8 │ │ │ │ @ instruction: 0x46014632 │ │ │ │ strbmi r4, [r8, r8, lsr #12] │ │ │ │ @ instruction: 0x3010f8d8 │ │ │ │ svcvs 0x00fbbb03 │ │ │ │ andcs fp, r1, fp, ror r9 │ │ │ │ - blcs 0x100180 │ │ │ │ + blcs 0x100124 │ │ │ │ @ instruction: 0xf04fdada │ │ │ │ andscs r7, r2, #0, 6 │ │ │ │ ldrtmi r2, [r8], -r0, lsl #2 │ │ │ │ - @ instruction: 0xf8d8f7e3 │ │ │ │ + @ instruction: 0xf914f7e3 │ │ │ │ stmdbvs ip, {r0, r1, r4, r5, r6, r7, r8, r9, sl, sp, lr, pc} │ │ │ │ sbcle r2, r2, r0, lsl #24 │ │ │ │ @ instruction: 0xf1a3e7a5 │ │ │ │ - blx 0xfed86ee8 │ │ │ │ + blx 0xfed86e8c │ │ │ │ ldmdbeq fp, {r0, r1, r7, r8, r9, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0x011867fb │ │ │ │ - stc2l 7, cr15, [r2], #552 @ 0x228 │ │ │ │ + ldc2 7, cr15, [r0, #-552] @ 0xfffffdd8 │ │ │ │ vst1.8 {d18-d21}, [pc], r4 │ │ │ │ @ instruction: 0xf7df710c │ │ │ │ - strb pc, [r0, r1, lsl #16]! @ │ │ │ │ + @ instruction: 0xe7e0f83d │ │ │ │ @ instruction: 0x46314652 │ │ │ │ @ instruction: 0xf78f4630 │ │ │ │ - @ instruction: 0xf8d8f8ab │ │ │ │ + @ instruction: 0xf8d8f8d9 │ │ │ │ ldrtmi r1, [r2], -r4 │ │ │ │ @ instruction: 0xf7df4638 │ │ │ │ - @ instruction: 0xe7d2f8db │ │ │ │ + bfi pc, r7, #18, #1 @ │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ ldrsb pc, [r0], #-128 @ 0xffffff80 @ │ │ │ │ @ instruction: 0xf8deb083 │ │ │ │ @ instruction: 0xf41440a0 │ │ │ │ @@ -186364,194 +186342,194 @@ │ │ │ │ @ instruction: 0xf1bc0c01 │ │ │ │ mvnle r0, r0, lsl #30 │ │ │ │ movwcs r4, #5661 @ 0x161d │ │ │ │ addcc pc, r0, r0, lsl #17 │ │ │ │ svcvs 0x00c34690 │ │ │ │ strmi r4, [r7], -ip, lsl #12 │ │ │ │ mcrrle 11, 0, r2, r0, cr2 │ │ │ │ - blle 0x1117904 │ │ │ │ + blle 0x11178a8 │ │ │ │ @ instruction: 0xf01c4638 │ │ │ │ - stmdacs r0, {r0, r1, r2, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r3, r4, r5, r6, r9, fp, ip, sp, lr, pc} │ │ │ │ stmdbvs r3!, {r0, r1, r2, r4, r5, ip, lr, pc} │ │ │ │ @ instruction: 0xf105fa03 │ │ │ │ strmi r6, [r9], r3, lsr #17 │ │ │ │ eorsle r2, sp, r0, lsl #22 │ │ │ │ andls r6, r0, #2228224 @ 0x220000 │ │ │ │ - @ instruction: 0xf832f78a │ │ │ │ + @ instruction: 0xf860f78a │ │ │ │ @ instruction: 0xf6429a00 │ │ │ │ vsubw.s8 , q8, d20 │ │ │ │ @ instruction: 0x46062397 │ │ │ │ andseq r9, r2, #67108864 @ 0x4000000 │ │ │ │ @ instruction: 0xf5026819 │ │ │ │ @ instruction: 0xf78f625e │ │ │ │ - stmdavs r2!, {r0, r2, r3, r6, fp, ip, sp, lr, pc}^ │ │ │ │ + stmdavs r2!, {r0, r1, r3, r4, r5, r6, fp, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf78a9200 │ │ │ │ - bls 0x104440 │ │ │ │ - blls 0x117bd4 │ │ │ │ + bls 0x10449c │ │ │ │ + blls 0x117b78 │ │ │ │ andseq r9, r2, #0, 6 │ │ │ │ @ instruction: 0xf5026819 │ │ │ │ @ instruction: 0xf78f625e │ │ │ │ - blls 0x1044cc │ │ │ │ + blls 0x104528 │ │ │ │ ldmdavs ip, {r3, r6, r9, sl, lr} │ │ │ │ - stc2l 7, cr15, [r6], #-552 @ 0xfffffdd8 │ │ │ │ + ldc2 7, cr15, [r4], {138} @ 0x8a │ │ │ │ strmi r4, [r3], -sl, lsr #12 │ │ │ │ @ instruction: 0x46204631 │ │ │ │ svcvs 0x00fb47c0 │ │ │ │ @ instruction: 0xf1a3b12b │ │ │ │ - blx 0xfed87000 │ │ │ │ + blx 0xfed86fa4 │ │ │ │ ldmdbeq fp, {r0, r1, r7, r8, r9, ip, sp, lr, pc}^ │ │ │ │ strdcs r6, [r1], -fp │ │ │ │ - blcc 0x200268 │ │ │ │ + blcc 0x20020c │ │ │ │ ldmible sp!, {r0, r8, r9, fp, sp} │ │ │ │ movwvc pc, #79 @ 0x4f @ │ │ │ │ tstcs r0, r2, lsl r2 │ │ │ │ @ instruction: 0xf7e34638 │ │ │ │ - @ instruction: 0xe7f2f835 │ │ │ │ + @ instruction: 0xe7f2f871 │ │ │ │ stmdbeq r0, {r0, r6, r7, r8, ip, sp, lr, pc} │ │ │ │ svclt 0x0000e7be │ │ │ │ ldrsbgt pc, [r0], #-128 @ 0xffffff80 @ │ │ │ │ ldrdcc pc, [r0], ip @ │ │ │ │ cmnpvs r0, #318767104 @ p-variant is OBSOLETE @ 0x13000000 │ │ │ │ @ instruction: 0xf8dcd00b │ │ │ │ vst4.8 {d3-d6}, [r3], r4 │ │ │ │ - blcs 0xdf1ec │ │ │ │ - bcs 0xf6090 │ │ │ │ + blcs 0xdf190 │ │ │ │ + bcs 0xf6034 │ │ │ │ movwcs fp, #7946 @ 0x1f0a │ │ │ │ movwcs r2, #768 @ 0x300 │ │ │ │ ldrmi sp, [r8], -r6, lsl #2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec1d650 │ │ │ │ + bl 0xfec1d5f4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmdavs ip, {r5, r6, r7, r8, r9, sl, fp}^ │ │ │ │ stccs 0, cr11, [sp], {131} @ 0x83 │ │ │ │ svcvs 0x00c3d00f │ │ │ │ @ instruction: 0x460c4616 │ │ │ │ strmi r2, [r5], -r1, lsl #4 │ │ │ │ @ instruction: 0xf8802b02 │ │ │ │ stcle 0, cr2, [lr], {128} @ 0x80 │ │ │ │ - blle 0x491074 │ │ │ │ + blle 0x491018 │ │ │ │ @ instruction: 0xf01c4628 │ │ │ │ - ldmiblt r8, {r0, r3, r9, fp, ip, sp, lr, pc} │ │ │ │ + ldmiblt r8, {r0, r1, r3, r4, r5, r6, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ ldrmi r2, [r8], -r1, lsl #6 │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ - blcc 0x1f5c50 │ │ │ │ + blcc 0x1f5bf4 │ │ │ │ stmible pc!, {r0, r8, r9, fp, sp}^ @ │ │ │ │ movwvc pc, #79 @ 0x4f @ │ │ │ │ tstcs r0, r2, lsl r2 │ │ │ │ - @ instruction: 0xf7e24628 │ │ │ │ - strb pc, [fp, r9, ror #31]! @ │ │ │ │ + @ instruction: 0xf7e34628 │ │ │ │ + strb pc, [fp, r5, lsr #16]! @ │ │ │ │ andls r6, r0, #2228224 @ 0x220000 │ │ │ │ - @ instruction: 0xffa8f789 │ │ │ │ + @ instruction: 0xffd6f789 │ │ │ │ @ instruction: 0xf6429a00 │ │ │ │ vsubw.s8 , q8, d20 │ │ │ │ @ instruction: 0x46072397 │ │ │ │ andseq r9, r2, #0, 6 │ │ │ │ @ instruction: 0xf5026819 │ │ │ │ @ instruction: 0xf78e625e │ │ │ │ - stmdavs r2!, {r0, r1, r6, r7, r8, r9, sl, fp, ip, sp, lr, pc}^ │ │ │ │ - bcs 0x4ad0cc │ │ │ │ + stmdavs r2!, {r0, r4, r5, r6, r7, r8, r9, sl, fp, ip, sp, lr, pc}^ │ │ │ │ + bcs 0x4ad070 │ │ │ │ stmib sp, {r0, r2, r3, r4, ip, lr, pc}^ │ │ │ │ @ instruction: 0xf7892300 │ │ │ │ - bls 0x106184 │ │ │ │ + bls 0x1061e0 │ │ │ │ andls r4, r0, r1, lsl #12 │ │ │ │ @ instruction: 0xf7de4628 │ │ │ │ - ldmib sp, {r0, r2, r3, r5, r8, r9, sl, fp, ip, sp, lr, pc}^ │ │ │ │ + ldmib sp, {r0, r3, r5, r6, r8, r9, sl, fp, ip, sp, lr, pc}^ │ │ │ │ strmi r1, [sl], -r0, lsl #6 │ │ │ │ @ instruction: 0x46396818 │ │ │ │ stmiavs r1!, {r4, r5, r7, r8, r9, sl, lr}^ │ │ │ │ svcvs 0x00ebb989 │ │ │ │ rscvs r2, sl, sp, lsl #4 │ │ │ │ adcsle r2, pc, r0, lsl #22 │ │ │ │ movweq pc, #20899 @ 0x51a3 @ │ │ │ │ @ instruction: 0xf383fab3 │ │ │ │ ubfxvs r0, fp, #18, #12 │ │ │ │ @ instruction: 0x2000e7b8 │ │ │ │ - blx 0xff38433a │ │ │ │ + blx 0xfff042de │ │ │ │ strmi r9, [r1], -r0, lsl #22 │ │ │ │ strtmi lr, [r8], -r7, ror #15 │ │ │ │ - ldc2 7, cr15, [ip, #1016] @ 0x3f8 │ │ │ │ + ldc2 7, cr15, [sl, #1016] @ 0x3f8 │ │ │ │ svclt 0x0000e7e9 │ │ │ │ @ instruction: 0xf8d36d03 │ │ │ │ @ instruction: 0xf41220a0 │ │ │ │ andle r6, ip, r0, ror pc │ │ │ │ @ instruction: 0xf413685b │ │ │ │ andle r6, r8, r0, ror #30 │ │ │ │ @ instruction: 0xf64b688a │ │ │ │ - vrsra.s64 d22, d24, #64 │ │ │ │ - bl 0x18720c │ │ │ │ - bvs 0x74734c │ │ │ │ + vbic.i32 d22, #2048 @ 0x00000800 │ │ │ │ + bl 0x1871b0 │ │ │ │ + bvs 0x7472f0 │ │ │ │ andcs lr, r0, r6, ror #14 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ @ instruction: 0xf8d36d03 │ │ │ │ @ instruction: 0xf41220a0 │ │ │ │ andle r6, ip, r0, ror pc │ │ │ │ @ instruction: 0xf413685b │ │ │ │ andle r6, r8, r0, ror #30 │ │ │ │ @ instruction: 0xf64b688a │ │ │ │ - vrsra.s64 d22, d24, #64 │ │ │ │ - bl 0x187240 │ │ │ │ - blvs 0x747380 │ │ │ │ + vbic.i32 d22, #2048 @ 0x00000800 │ │ │ │ + bl 0x1871e4 │ │ │ │ + blvs 0x747324 │ │ │ │ andcs lr, r0, ip, asr #14 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ @ instruction: 0xf8d36d03 │ │ │ │ @ instruction: 0xf41220a0 │ │ │ │ andle r6, ip, r0, ror pc │ │ │ │ @ instruction: 0xf413685b │ │ │ │ andle r6, r8, r0, ror #30 │ │ │ │ @ instruction: 0xf64b688a │ │ │ │ - vrsra.s64 d22, d24, #64 │ │ │ │ - bl 0x187274 │ │ │ │ + vbic.i32 d22, #2048 @ 0x00000800 │ │ │ │ + bl 0x187218 │ │ │ │ ldcvs 3, cr0, [sl], {130} @ 0x82 │ │ │ │ andcs lr, r0, r2, lsr r7 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ @ instruction: 0xf8d36d03 │ │ │ │ @ instruction: 0xf41220a0 │ │ │ │ andle r6, ip, r0, ror pc │ │ │ │ @ instruction: 0xf413685b │ │ │ │ andle r6, r8, r0, ror #30 │ │ │ │ @ instruction: 0xf64b688a │ │ │ │ - vrsra.s64 d22, d24, #64 │ │ │ │ - bl 0x1872a8 │ │ │ │ + vbic.i32 d22, #2048 @ 0x00000800 │ │ │ │ + bl 0x18724c │ │ │ │ ldcvs 3, cr0, [sl, #-520] @ 0xfffffdf8 │ │ │ │ andcs lr, r0, r8, lsl r7 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ @ instruction: 0xf8d36d03 │ │ │ │ @ instruction: 0xf41220a0 │ │ │ │ andle r6, ip, r0, ror pc │ │ │ │ @ instruction: 0xf413685b │ │ │ │ andle r6, r8, r0, ror #30 │ │ │ │ @ instruction: 0xf64b688a │ │ │ │ - vrsra.s64 d22, d24, #64 │ │ │ │ - bl 0x1872dc │ │ │ │ + vbic.i32 d22, #2048 @ 0x00000800 │ │ │ │ + bl 0x187280 │ │ │ │ cdpvs 3, 1, cr0, cr10, cr2, {4} │ │ │ │ strdcs lr, [r0], -lr @ │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ @ instruction: 0xf8d36d03 │ │ │ │ @ instruction: 0xf41220a0 │ │ │ │ andle r6, ip, r0, ror pc │ │ │ │ @ instruction: 0xf413685b │ │ │ │ andle r6, r8, r0, ror #30 │ │ │ │ @ instruction: 0xf64b688a │ │ │ │ - vrsra.s64 d22, d24, #64 │ │ │ │ - bl 0x187310 │ │ │ │ + vbic.i32 d22, #2048 @ 0x00000800 │ │ │ │ + bl 0x1872b4 │ │ │ │ svcvs 0x001a0382 │ │ │ │ andcs lr, r0, r4, ror #13 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ ldrsbgt pc, [r0], #-128 @ 0xffffff80 @ │ │ │ │ ldrdcc pc, [r0], ip @ │ │ │ │ @@ -186574,111 +186552,111 @@ │ │ │ │ pop {sl, fp} │ │ │ │ @ instruction: 0x461881f0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ ldrmi r6, [r0], r3, asr #31 │ │ │ │ andcs r4, r1, #12, 12 @ 0xc00000 │ │ │ │ - blcs 0x157edc │ │ │ │ + blcs 0x157e80 │ │ │ │ addcs pc, r0, r0, lsl #17 │ │ │ │ - blcs 0xfd6e4 │ │ │ │ + blcs 0xfd688 │ │ │ │ ldrtmi sp, [r8], -r8, lsl #22 │ │ │ │ - @ instruction: 0xf8def01c │ │ │ │ + @ instruction: 0xf8d0f01c │ │ │ │ andcs fp, r1, r0, ror #18 │ │ │ │ - blcc 0x200654 │ │ │ │ + blcc 0x2005f8 │ │ │ │ ldmible r6!, {r0, r8, r9, fp, sp}^ │ │ │ │ movwvc pc, #79 @ 0x4f @ │ │ │ │ tstcs r0, r2, lsl r2 │ │ │ │ @ instruction: 0xf7e24638 │ │ │ │ - ldrb pc, [r2, r5, asr #29]! @ │ │ │ │ + ldrb pc, [r2, r1, lsl #30]! @ │ │ │ │ andls r6, r0, #6422528 @ 0x620000 │ │ │ │ - cdp2 7, 8, cr15, cr4, cr9, {4} │ │ │ │ + cdp2 7, 11, cr15, cr2, cr9, {4} │ │ │ │ @ instruction: 0xf6429a00 │ │ │ │ vsubw.s8 , q8, d20 │ │ │ │ @ instruction: 0x46062397 │ │ │ │ andseq r9, r2, #67108864 @ 0x4000000 │ │ │ │ @ instruction: 0xf5026819 │ │ │ │ @ instruction: 0xf78e625e │ │ │ │ - stmdavs r2!, {r0, r1, r2, r3, r4, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdavs r2!, {r0, r2, r3, r6, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf7899200 │ │ │ │ - bls 0x1060e4 │ │ │ │ - blls 0x117f30 │ │ │ │ + bls 0x106140 │ │ │ │ + blls 0x117ed4 │ │ │ │ andseq r9, r2, #0, 6 │ │ │ │ @ instruction: 0xf5026819 │ │ │ │ @ instruction: 0xf78e625e │ │ │ │ - blls 0x106170 │ │ │ │ + blls 0x1061cc │ │ │ │ @ instruction: 0x462a4631 │ │ │ │ bfimi r6, r8, (invalid: 16:0) │ │ │ │ ldmdblt r9, {r0, r5, r6, r7, fp, sp, lr}^ │ │ │ │ andcs r6, sp, #1004 @ 0x3ec │ │ │ │ - blcs 0xdeb28 │ │ │ │ + blcs 0xdeacc │ │ │ │ @ instruction: 0xf1a3d0c7 │ │ │ │ - blx 0xfed8735c │ │ │ │ + blx 0xfed87300 │ │ │ │ ldmdbeq fp, {r0, r1, r7, r8, r9, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0xe7c067fb │ │ │ │ @ instruction: 0xf7fe4638 │ │ │ │ - @ instruction: 0xe7effc7f │ │ │ │ + @ instruction: 0xe7effc7d │ │ │ │ ldrsbgt pc, [r0], #-128 @ 0xffffff80 @ │ │ │ │ ldrdcc pc, [r0], ip @ │ │ │ │ cmnpvs r0, #318767104 @ p-variant is OBSOLETE @ 0x13000000 │ │ │ │ @ instruction: 0xf8dcd02d │ │ │ │ @ instruction: 0xf4133004 │ │ │ │ eorle r6, r8, r0, ror r3 │ │ │ │ - blcs 0x2a07a0 │ │ │ │ + blcs 0x2a0744 │ │ │ │ stmvs fp, {r0, r2, r5, sl, fp, ip, lr, pc} │ │ │ │ eorle r2, r2, r3, lsl #22 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ addlt r6, r4, r3, asr #31 │ │ │ │ @ instruction: 0x460c4690 │ │ │ │ strmi r2, [r7], -r1, lsl #4 │ │ │ │ @ instruction: 0xf8802b02 │ │ │ │ ldcle 0, cr2, [r7], {128} @ 0x80 │ │ │ │ - blle 0x6d13a4 │ │ │ │ + blle 0x6d1348 │ │ │ │ @ instruction: 0xf01c4638 │ │ │ │ - stmiblt r0!, {r0, r4, r5, r6, fp, ip, sp, lr, pc}^ │ │ │ │ + stmiblt r0!, {r0, r1, r5, r6, fp, ip, sp, lr, pc}^ │ │ │ │ andlt r2, r4, r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ strdcs r8, [r0], -r0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ - blcs 0x1153e4 │ │ │ │ + blcs 0x115388 │ │ │ │ @ instruction: 0xf04fd9e6 │ │ │ │ andscs r7, r2, #0, 6 │ │ │ │ ldrtmi r2, [r8], -r0, lsl #2 │ │ │ │ - cdp2 7, 4, cr15, cr8, cr2, {7} │ │ │ │ + cdp2 7, 8, cr15, cr4, cr2, {7} │ │ │ │ stmdavs r2!, {r1, r5, r6, r7, r8, r9, sl, sp, lr, pc} │ │ │ │ @ instruction: 0xf7899202 │ │ │ │ - bls 0x18600c │ │ │ │ + bls 0x186068 │ │ │ │ @ instruction: 0x13a4f642 │ │ │ │ orrscs pc, r7, #192, 4 │ │ │ │ movwls r4, #13830 @ 0x3606 │ │ │ │ ldmdavs r9, {r1, r4, r9} │ │ │ │ subsvs pc, lr, #8388608 @ 0x800000 │ │ │ │ - cdp2 7, 2, cr15, cr2, cr14, {4} │ │ │ │ + cdp2 7, 5, cr15, cr0, cr14, {4} │ │ │ │ andls r6, r2, #6422528 @ 0x620000 │ │ │ │ - stc2 7, cr15, [lr, #548] @ 0x224 │ │ │ │ + ldc2 7, cr15, [ip, #548]! @ 0x224 │ │ │ │ strmi r9, [r5], -r2, lsl #20 │ │ │ │ ldrtmi r4, [r8], -r1, lsl #12 │ │ │ │ - ldc2 7, cr15, [r0, #888] @ 0x378 │ │ │ │ + stc2l 7, cr15, [ip, #888] @ 0x378 │ │ │ │ stmiavs r0!, {r0, r1, r8, r9, fp, ip, pc}^ │ │ │ │ tstls r2, r9, lsl r8 │ │ │ │ - blx 0x1084650 │ │ │ │ + blx 0x1c045f4 │ │ │ │ stmdbls r2, {r0, r1, r3, r5, r9, sl, lr} │ │ │ │ andls r4, r0, r2, lsr r6 │ │ │ │ strbmi r4, [r0, r8, lsr #12] │ │ │ │ strtmi r6, [sl], -r1, ror #16 │ │ │ │ @ instruction: 0xf7de4638 │ │ │ │ - svcvs 0x00fbfe3d │ │ │ │ + svcvs 0x00fbfe79 │ │ │ │ adcsle r2, r3, r0, lsl #22 │ │ │ │ movweq pc, #20899 @ 0x51a3 @ │ │ │ │ @ instruction: 0xf383fab3 │ │ │ │ ubfxvs r0, fp, #18, #28 │ │ │ │ svclt 0x0000e7ac │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @@ -186704,51 +186682,51 @@ │ │ │ │ @ instruction: 0xf1bc0c01 │ │ │ │ mvnle r0, r0, lsl #30 │ │ │ │ movwcs r4, #5660 @ 0x161c │ │ │ │ addcc pc, r0, r0, lsl #17 │ │ │ │ svcvs 0x00c34690 │ │ │ │ strmi r4, [r6], -pc, lsl #12 │ │ │ │ @ instruction: 0xdc222b02 │ │ │ │ - blle 0x997e54 │ │ │ │ + blle 0x997df8 │ │ │ │ @ instruction: 0xf01b4630 │ │ │ │ - ldrsblt pc, [r0, #255] @ 0xff @ │ │ │ │ + ldrsblt pc, [r0, #241] @ 0xf1 @ │ │ │ │ andseq r6, fp, #3866624 @ 0x3b0000 │ │ │ │ subsvs pc, lr, #12582912 @ 0xc00000 │ │ │ │ svcvs 0x00f3b314 │ │ │ │ @ instruction: 0xf896bb03 │ │ │ │ mvnlt r3, lr, ror #1 │ │ │ │ ldrdcc lr, [r1], -r7 │ │ │ │ andseq r4, fp, #17825792 @ 0x1100000 │ │ │ │ subsvs pc, lr, #12582912 @ 0xc00000 │ │ │ │ movwls r2, #784 @ 0x310 │ │ │ │ svcvs 0x00f347a0 │ │ │ │ @ instruction: 0xf1a3b12b │ │ │ │ - blx 0xfed87514 │ │ │ │ + blx 0xfed874b8 │ │ │ │ ldmdbeq fp, {r0, r1, r7, r8, r9, ip, sp, lr, pc}^ │ │ │ │ strdcs r6, [r1], -r3 │ │ │ │ - blcc 0x2007f4 │ │ │ │ + blcc 0x200798 │ │ │ │ ldmible fp, {r0, r8, r9, fp, sp}^ │ │ │ │ movwvc pc, #79 @ 0x4f @ │ │ │ │ tstcs r0, r2, lsl r2 │ │ │ │ @ instruction: 0xf7e24630 │ │ │ │ - ldrb pc, [r2, fp, lsr #27]! @ │ │ │ │ + ldrb pc, [r2, r7, ror #27]! @ │ │ │ │ @ instruction: 0xf7899202 │ │ │ │ - @ instruction: 0xf642fd6b │ │ │ │ + @ instruction: 0xf642fd99 │ │ │ │ vsubw.s8 , q8, d20 │ │ │ │ - bls 0x14f78c │ │ │ │ + bls 0x14f730 │ │ │ │ movwls r4, #13829 @ 0x3605 │ │ │ │ @ instruction: 0xf78e6819 │ │ │ │ - ldmdavs sl!, {r0, r3, r7, r8, sl, fp, ip, sp, lr, pc}^ │ │ │ │ + ldmdavs sl!, {r0, r1, r2, r4, r5, r7, r8, sl, fp, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf7899202 │ │ │ │ - bls 0x185eb8 │ │ │ │ - blls 0x198158 │ │ │ │ + bls 0x185f14 │ │ │ │ + blls 0x1980fc │ │ │ │ andseq r9, r2, #134217728 @ 0x8000000 │ │ │ │ @ instruction: 0xf5026819 │ │ │ │ @ instruction: 0xf78e625e │ │ │ │ - blls 0x185f44 │ │ │ │ + blls 0x185fa0 │ │ │ │ strtmi r4, [r9], -r2, lsr #12 │ │ │ │ bfimi r6, r8, (invalid: 16:0) │ │ │ │ svclt 0x0000e7c9 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ @@ -186760,66 +186738,66 @@ │ │ │ │ stclvs 4, cr15, [r0], #-112 @ 0xffffff90 │ │ │ │ andcs sp, r0, r8, lsl #2 │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ mvnshi lr, #12386304 @ 0xbd0000 │ │ │ │ @ instruction: 0xf64b688c │ │ │ │ - @ instruction: 0xf2c06cb8 │ │ │ │ + vmvn.i32 d22, #2303 @ 0x000008ff │ │ │ │ stmdavs sp, {r0, r1, r4, r5, sl, fp}^ │ │ │ │ movteq lr, #19203 @ 0x4b03 │ │ │ │ vstmiaeq r3, {d14-d19} │ │ │ │ @ instruction: 0xf8dc680b │ │ │ │ - b 0x1196bbc │ │ │ │ - blx 0xfedc99d4 │ │ │ │ + b 0x1196b60 │ │ │ │ + blx 0xfedc9978 │ │ │ │ strtmi pc, [r0], r4, lsl #7 │ │ │ │ @ instruction: 0xf1bc095b │ │ │ │ svclt 0x00c80f07 │ │ │ │ movweq pc, #4163 @ 0x1043 @ │ │ │ │ bicsle r2, ip, r0, lsl #22 │ │ │ │ @ instruction: 0xf8802301 │ │ │ │ svcvs 0x00c33080 │ │ │ │ @ instruction: 0x460c4615 │ │ │ │ - blcs 0x1583e8 │ │ │ │ - blcs 0xfda04 │ │ │ │ + blcs 0x15838c │ │ │ │ + blcs 0xfd9a8 │ │ │ │ strbmi sp, [r8], -r8, lsl #22 │ │ │ │ - @ instruction: 0xff4ef01b │ │ │ │ + @ instruction: 0xff40f01b │ │ │ │ andcs fp, r1, r0, ror #18 │ │ │ │ - blcc 0x200928 │ │ │ │ + blcc 0x2008cc │ │ │ │ ldmible r6!, {r0, r8, r9, fp, sp}^ │ │ │ │ movwvc pc, #79 @ 0x4f @ │ │ │ │ tstcs r0, r2, lsl r2 │ │ │ │ @ instruction: 0xf7e24648 │ │ │ │ - @ instruction: 0xe7f2fd35 │ │ │ │ + @ instruction: 0xe7f2fd71 │ │ │ │ andls r6, r0, #2228224 @ 0x220000 │ │ │ │ - ldc2l 7, cr15, [r4], #548 @ 0x224 │ │ │ │ + stc2 7, cr15, [r2, #-548]! @ 0xfffffddc │ │ │ │ @ instruction: 0xf6429a00 │ │ │ │ vsubw.s8 , q8, d20 │ │ │ │ @ instruction: 0x46072397 │ │ │ │ andseq r9, r2, #67108864 @ 0x4000000 │ │ │ │ @ instruction: 0xf5026819 │ │ │ │ @ instruction: 0xf78e625e │ │ │ │ - stmdavs r2!, {r0, r1, r2, r3, r8, sl, fp, ip, sp, lr, pc}^ │ │ │ │ + stmdavs r2!, {r0, r2, r3, r4, r5, r8, sl, fp, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf7899200 │ │ │ │ - bls 0x105dc4 │ │ │ │ - blls 0x118254 │ │ │ │ + bls 0x105e20 │ │ │ │ + blls 0x1181f8 │ │ │ │ andseq r9, r2, #0, 6 │ │ │ │ @ instruction: 0xf5026819 │ │ │ │ @ instruction: 0xf78e625e │ │ │ │ - blls 0x105e50 │ │ │ │ + blls 0x105eac │ │ │ │ @ instruction: 0xf648681c │ │ │ │ - vqdmlal.s q9, d16, d0[3] │ │ │ │ + vqdmlal.s q9, d0, d0[3] │ │ │ │ ldclpl 3, cr0, [r8, #-204] @ 0xffffff34 │ │ │ │ - @ instruction: 0xf924f78a │ │ │ │ + @ instruction: 0xf952f78a │ │ │ │ @ instruction: 0x46034632 │ │ │ │ @ instruction: 0x46204639 │ │ │ │ @ instruction: 0xf8d947c0 │ │ │ │ - blcs 0xd2c5c │ │ │ │ + blcs 0xd2c00 │ │ │ │ @ instruction: 0xf1a3d0c1 │ │ │ │ - blx 0xfed87688 │ │ │ │ + blx 0xfed8762c │ │ │ │ ldmdbeq fp, {r0, r1, r7, r8, r9, ip, sp, lr, pc}^ │ │ │ │ rsbscc pc, ip, r9, asr #17 │ │ │ │ svclt 0x0000e7b9 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ @@ -186829,15 +186807,15 @@ │ │ │ │ andle r6, r3, r0, ror ip │ │ │ │ @ instruction: 0xf4106840 │ │ │ │ tstle r8, r0, ror ip │ │ │ │ andlt r2, r3, r0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ - blx 0xfed67a7c │ │ │ │ + blx 0xfed67a20 │ │ │ │ stmdavs r8, {r1, r7, sl, fp, ip, sp, lr, pc}^ │ │ │ │ mrrcne 10, 4, lr, ip, cr15 │ │ │ │ svclt 0x00d42807 │ │ │ │ @ instruction: 0xf04c4660 │ │ │ │ stmdacs r0, {r0} │ │ │ │ @ instruction: 0xf8d1d1ea │ │ │ │ @ instruction: 0xf1bcc000 │ │ │ │ @@ -186845,129 +186823,129 @@ │ │ │ │ svceq 0x000df1bc │ │ │ │ stmdbvs ip, {r1, r8, ip, lr, pc}^ │ │ │ │ mvnle r2, r0, lsl #24 │ │ │ │ movwcs r4, #5661 @ 0x161d │ │ │ │ addcc pc, r0, lr, lsl #17 │ │ │ │ @ instruction: 0xf8de4617 │ │ │ │ @ instruction: 0x460c307c │ │ │ │ - blcs 0x1584d4 │ │ │ │ - blcc 0x1fe010 │ │ │ │ + blcs 0x158478 │ │ │ │ + blcc 0x1fdfb4 │ │ │ │ stmdale r3, {r0, r8, r9, fp, sp}^ │ │ │ │ @ instruction: 0xf01b4630 │ │ │ │ - stmdacs r0, {r0, r6, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r1, r4, r5, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ stmiavs r3!, {r1, r3, r4, r5, ip, lr, pc} │ │ │ │ @ instruction: 0xf105fa03 │ │ │ │ strmi r6, [r9], r3, lsr #18 │ │ │ │ @ instruction: 0xf1c1b90b │ │ │ │ stmdavs r2!, {r8, fp} │ │ │ │ @ instruction: 0xf7899201 │ │ │ │ - bls 0x145b34 │ │ │ │ + bls 0x145b90 │ │ │ │ strmi r4, [r0], r1, lsl #12 │ │ │ │ @ instruction: 0xf7de4630 │ │ │ │ - stmiavs r3!, {r0, r2, sl, fp, ip, sp, lr, pc}^ │ │ │ │ + stmiavs r3!, {r0, r6, sl, fp, ip, sp, lr, pc}^ │ │ │ │ stmdavs r2!, {r0, r1, r4, r7, r8, r9, fp, ip, sp, pc}^ │ │ │ │ @ instruction: 0xf7899201 │ │ │ │ - bls 0x145cbc │ │ │ │ + bls 0x145d18 │ │ │ │ @ instruction: 0x13a4f642 │ │ │ │ orrscs pc, r7, #192, 4 │ │ │ │ movwls r4, #5637 @ 0x1605 │ │ │ │ ldmdavs r9, {r1, r4, r9} │ │ │ │ subsvs pc, lr, #8388608 @ 0x800000 │ │ │ │ - ldc2l 7, cr15, [sl], #-568 @ 0xfffffdc8 │ │ │ │ + stc2 7, cr15, [r8], #568 @ 0x238 │ │ │ │ strbmi r9, [r2], -r1, lsl #22 │ │ │ │ ldmdavs r8, {r0, r3, r5, r9, sl, lr} │ │ │ │ stmdbvs r3!, {r3, r4, r5, r7, r8, r9, sl, lr}^ │ │ │ │ stmiavs r3!, {r0, r1, r4, r5, r8, ip, sp, pc}^ │ │ │ │ stmdavs r1!, {r0, r1, r4, r5, r6, r7, r8, ip, sp, pc} │ │ │ │ ldrtmi r4, [r0], -r2, asr #12 │ │ │ │ - stc2 7, cr15, [r2], #888 @ 0x378 │ │ │ │ + ldc2l 7, cr15, [lr], {222} @ 0xde │ │ │ │ strdlt r6, [fp, -r3]! │ │ │ │ movweq pc, #20899 @ 0x51a3 @ │ │ │ │ @ instruction: 0xf383fab3 │ │ │ │ ubfxvs r0, fp, #18, #20 │ │ │ │ ldr r2, [r0, r1] │ │ │ │ - ble 0xfef9178c │ │ │ │ + ble 0xfef91730 │ │ │ │ movwvc pc, #79 @ 0x4f @ │ │ │ │ tstcs r0, r2, lsl r2 │ │ │ │ @ instruction: 0xf7e24630 │ │ │ │ - ldrb pc, [r3, sp, ror #24]! @ │ │ │ │ + ldrb pc, [r3, r9, lsr #25]! @ │ │ │ │ strbmi r4, [r1], -sl, asr #12 │ │ │ │ @ instruction: 0xf78e4640 │ │ │ │ - @ instruction: 0xe7c6fc53 │ │ │ │ + strb pc, [r6, r1, lsl #25] @ │ │ │ │ strbmi r4, [r1], -sl, asr #12 │ │ │ │ @ instruction: 0xf78e4640 │ │ │ │ - ldrb pc, [sl, sp, asr #24] @ │ │ │ │ + @ instruction: 0xe7dafc7b │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec1ddbc │ │ │ │ + bl 0xfec1dd60 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stcvs 15, cr0, [r2, #-928] @ 0xfffffc60 │ │ │ │ ldrdcc pc, [r0], r2 @ │ │ │ │ cmnpvs r0, #318767104 @ p-variant is OBSOLETE @ 0x13000000 │ │ │ │ ldmdavs r3, {r0, r1, r4, ip, lr, pc}^ │ │ │ │ cmnpvs r0, #318767104 @ p-variant is OBSOLETE @ 0x13000000 │ │ │ │ stmiavs fp, {r0, r1, r2, r3, ip, lr, pc}^ │ │ │ │ @ instruction: 0xdc0c2b07 │ │ │ │ @ instruction: 0xf023688b │ │ │ │ - bcs 0x4073ec │ │ │ │ + bcs 0x407390 │ │ │ │ stmdavs sl, {r0, r1, r2, ip, lr, pc} │ │ │ │ stceq 0, cr15, [r2], {34} @ 0x22 │ │ │ │ svclt 0x00184293 │ │ │ │ svceq 0x000df1bc │ │ │ │ andcs sp, r0, r6, lsl #2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldcllt 12, cr0, [r8] │ │ │ │ andcs r6, r1, #780 @ 0x30c │ │ │ │ strmi r4, [r6], -ip, lsl #12 │ │ │ │ @ instruction: 0xf8802b02 │ │ │ │ stcle 0, cr2, [r1], #-512 @ 0xfffffe00 │ │ │ │ - blle 0x951818 │ │ │ │ + blle 0x9517bc │ │ │ │ @ instruction: 0xf01b4630 │ │ │ │ - orrslt pc, r0, r7, lsr lr @ │ │ │ │ + orrslt pc, r0, r9, lsr #28 │ │ │ │ movwcs r6, #10465 @ 0x28e1 │ │ │ │ ldrtmi r6, [r0], -r2, ror #16 │ │ │ │ strmi r0, [pc], -r9, asr #32 │ │ │ │ - @ instruction: 0xf96af01c │ │ │ │ + @ instruction: 0xf95cf01c │ │ │ │ ldclne 3, cr11, [r9], #-832 @ 0xfffffcc0 │ │ │ │ movwcs r6, #10338 @ 0x2862 │ │ │ │ @ instruction: 0x460f4630 │ │ │ │ - @ instruction: 0xf962f01c │ │ │ │ + @ instruction: 0xf954f01c │ │ │ │ svcvs 0x00f3b320 │ │ │ │ mulcs r1, fp, r9 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r8] │ │ │ │ - blcs 0x11586c │ │ │ │ + blcs 0x115810 │ │ │ │ @ instruction: 0xf04fd9dc │ │ │ │ andscs r7, r2, #0, 6 │ │ │ │ ldrtmi r2, [r0], -r0, lsl #2 │ │ │ │ - stc2 7, cr15, [r4], {226} @ 0xe2 │ │ │ │ + mcrr2 7, 14, pc, r0, cr2 @ │ │ │ │ @ instruction: 0xf1a3e7eb │ │ │ │ - blx 0xfed87888 │ │ │ │ + blx 0xfed8782c │ │ │ │ ldmdbeq fp, {r0, r1, r7, r8, r9, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0x011867f3 │ │ │ │ - @ instruction: 0xf812f78a │ │ │ │ + @ instruction: 0xf840f78a │ │ │ │ vst1.8 {d18-d21}, [pc], r4 │ │ │ │ @ instruction: 0xf7de710c │ │ │ │ - @ instruction: 0xe7dcfb31 │ │ │ │ - blx 0x1484ab6 │ │ │ │ + ldrb pc, [ip, sp, ror #22] @ │ │ │ │ + blx 0x2004a5a │ │ │ │ strmi r6, [r5], -r2, ror #16 │ │ │ │ movwcs r4, #9785 @ 0x2639 │ │ │ │ - ldc2 7, cr15, [r6, #952]! @ 0x3b8 │ │ │ │ + ldc2 7, cr15, [r4, #952]! @ 0x3b8 │ │ │ │ strtmi r6, [sl], -r1, lsr #16 │ │ │ │ @ instruction: 0xf7de4630 │ │ │ │ - strb pc, [ip, r9, lsl #24] @ │ │ │ │ - blx 0x1104ad2 │ │ │ │ + strb pc, [ip, r5, asr #24] @ │ │ │ │ + blx 0x1c84a76 │ │ │ │ strmi r6, [r5], -r2, ror #16 │ │ │ │ movwcs r4, #9785 @ 0x2639 │ │ │ │ - stc2 7, cr15, [r8, #952]! @ 0x3b8 │ │ │ │ + stc2 7, cr15, [r6, #952]! @ 0x3b8 │ │ │ │ strtmi r6, [sl], -r1, lsr #17 │ │ │ │ @ instruction: 0xf7de4630 │ │ │ │ - @ instruction: 0xe7b6fbfb │ │ │ │ + @ instruction: 0xe7b6fc37 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ ldrsb pc, [r0], #-128 @ 0xffffff80 @ │ │ │ │ @ instruction: 0xf8deb086 │ │ │ │ @ instruction: 0xf41440a0 │ │ │ │ @@ -186989,20 +186967,20 @@ │ │ │ │ mvnle r0, r0, lsl #30 │ │ │ │ stmvs fp, {r1, r2, r3, r4, r9, sl, lr} │ │ │ │ @ instruction: 0x460d4690 │ │ │ │ svcvs 0x00c3461c │ │ │ │ strmi r2, [r7], -r1, lsl #4 │ │ │ │ @ instruction: 0xf8802b02 │ │ │ │ stcle 0, cr2, [r9], #-512 @ 0xfffffe00 │ │ │ │ - blle 0xb582c8 │ │ │ │ + blle 0xb5826c │ │ │ │ @ instruction: 0xf01b4638 │ │ │ │ - movwlt pc, #36261 @ 0x8da5 @ │ │ │ │ + movwlt pc, #36247 @ 0x8d97 @ │ │ │ │ stmdavs fp!, {r1, r2, r3, r5, r6, r8, r9, fp, ip, sp, pc} │ │ │ │ @ instruction: 0xf503021b │ │ │ │ - blls 0x3df6c8 │ │ │ │ + blls 0x3df66c │ │ │ │ svcvs 0x00fbb34b │ │ │ │ @ instruction: 0xf897bb3b │ │ │ │ @ instruction: 0xb32330ee │ │ │ │ ldrmi r6, [r1], -fp, ror #16 │ │ │ │ strbne r6, [r2, r8, ror #17]! │ │ │ │ andseq r9, fp, #0, 8 │ │ │ │ @ instruction: 0xf5039201 │ │ │ │ @@ -187010,532 +186988,532 @@ │ │ │ │ movwcc lr, #10701 @ 0x29cd │ │ │ │ ldrmi r9, [r8, ip, lsl #22] │ │ │ │ strdlt r6, [fp, -fp]! │ │ │ │ movweq pc, #20899 @ 0x51a3 @ │ │ │ │ @ instruction: 0xf383fab3 │ │ │ │ ubfxvs r0, fp, #18, #28 │ │ │ │ ldr r2, [r1, r1]! │ │ │ │ - blcs 0x1159a0 │ │ │ │ + blcs 0x115944 │ │ │ │ @ instruction: 0xf04fd9d4 │ │ │ │ andscs r7, r2, #0, 6 │ │ │ │ ldrtmi r2, [r8], -r0, lsl #2 │ │ │ │ - blx 0x1b84d2a │ │ │ │ + blx 0xfea84cce │ │ │ │ rsbmi lr, r4, #63438848 @ 0x3c80000 │ │ │ │ andls lr, r4, #54263808 @ 0x33c0000 │ │ │ │ - blx 0xb04bd2 │ │ │ │ + blx 0x1684b76 │ │ │ │ @ instruction: 0x13a4f642 │ │ │ │ orrscs pc, r7, #192, 4 │ │ │ │ strmi r9, [r6], -r4, lsl #20 │ │ │ │ ldmdavs r9, {r0, r2, r8, r9, ip, pc} │ │ │ │ - blx 0x1284bfa │ │ │ │ + blx 0x1e04b9e │ │ │ │ andls r6, r4, #6946816 @ 0x6a0000 │ │ │ │ - blx 0x784bee │ │ │ │ + blx 0x1304b92 │ │ │ │ strmi r9, [r5], -r4, lsl #20 │ │ │ │ movwls r9, #19205 @ 0x4b05 │ │ │ │ ldmdavs r9, {r1, r4, r9} │ │ │ │ subsvs pc, lr, #8388608 @ 0x800000 │ │ │ │ - blx 0xf04c16 │ │ │ │ + blx 0x1a84bba │ │ │ │ strtmi r9, [r0], -r4, lsl #22 │ │ │ │ @ instruction: 0xf789681c │ │ │ │ - qsaxmi pc, sl, pc @ │ │ │ │ + strtmi pc, [sl], -sp, lsl #31 │ │ │ │ ldrtmi r4, [r1], -r3, lsl #12 │ │ │ │ strbmi r4, [r0, r0, lsr #12] │ │ │ │ svclt 0x0000e7c2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1dffc │ │ │ │ + bl 0xfec1dfa0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8d10ff0 │ │ │ │ @ instruction: 0xf64bc00c │ │ │ │ - vrshr.s64 d22, d24, #64 │ │ │ │ + vmvn.i32 d22, #2048 @ 0x00000800 │ │ │ │ addlt r0, r3, r3, lsr r2 │ │ │ │ - bl 0x14fa14 │ │ │ │ + bl 0x14f9b8 │ │ │ │ movwls r0, #652 @ 0x28c │ │ │ │ ldrdcs pc, [r0], r2 @ │ │ │ │ @ instruction: 0xff52f7ff │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd00 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1e03c │ │ │ │ + bl 0xfec1dfe0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8d10ff0 │ │ │ │ @ instruction: 0xf64bc00c │ │ │ │ - vrshr.s64 d22, d24, #64 │ │ │ │ + vmvn.i32 d22, #2048 @ 0x00000800 │ │ │ │ addlt r0, r3, r3, lsr r2 │ │ │ │ - bl 0x14fa54 │ │ │ │ + bl 0x14f9f8 │ │ │ │ movwls r0, #652 @ 0x28c │ │ │ │ ldrdcs pc, [r8], r2 @ │ │ │ │ @ instruction: 0xff32f7ff │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd00 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1e07c │ │ │ │ + bl 0xfec1e020 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8d10ff0 │ │ │ │ @ instruction: 0xf64bc00c │ │ │ │ - vrshr.s64 d22, d24, #64 │ │ │ │ + vmvn.i32 d22, #2048 @ 0x00000800 │ │ │ │ addlt r0, r3, r3, lsr r2 │ │ │ │ - bl 0x14fa94 │ │ │ │ + bl 0x14fa38 │ │ │ │ movwls r0, #652 @ 0x28c │ │ │ │ ldrsbtcs pc, [r0], r2 @ │ │ │ │ @ instruction: 0xff12f7ff │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd00 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1e0bc │ │ │ │ + bl 0xfec1e060 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8d10ff0 │ │ │ │ @ instruction: 0xf64bc00c │ │ │ │ - vrshr.s64 d22, d24, #64 │ │ │ │ + vmvn.i32 d22, #2048 @ 0x00000800 │ │ │ │ addlt r0, r3, r3, lsr r2 │ │ │ │ - bl 0x14fad4 │ │ │ │ + bl 0x14fa78 │ │ │ │ movwls r0, #652 @ 0x28c │ │ │ │ ldrsbtcs pc, [r8], r2 @ │ │ │ │ mrc2 7, 7, pc, cr2, cr15, {7} │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd00 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1e0fc │ │ │ │ + bl 0xfec1e0a0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8d10ff0 │ │ │ │ @ instruction: 0xf64bc00c │ │ │ │ - vrshr.s64 d22, d24, #64 │ │ │ │ + vmvn.i32 d22, #2048 @ 0x00000800 │ │ │ │ addlt r0, r3, r3, lsr r2 │ │ │ │ - bl 0x14fb14 │ │ │ │ + bl 0x14fab8 │ │ │ │ movwls r0, #652 @ 0x28c │ │ │ │ ldrdcs pc, [r0], #130 @ 0x82 │ │ │ │ mrc2 7, 6, pc, cr2, cr15, {7} │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd00 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1e13c │ │ │ │ + bl 0xfec1e0e0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8d10ff0 │ │ │ │ @ instruction: 0xf64bc00c │ │ │ │ - vrshr.s64 d22, d24, #64 │ │ │ │ + vmvn.i32 d22, #2048 @ 0x00000800 │ │ │ │ addlt r0, r3, r3, lsr r2 │ │ │ │ - bl 0x14fb54 │ │ │ │ + bl 0x14faf8 │ │ │ │ movwls r0, #652 @ 0x28c │ │ │ │ ldrdcs pc, [r8], #130 @ 0x82 │ │ │ │ mrc2 7, 5, pc, cr2, cr15, {7} │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd00 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1e17c │ │ │ │ + bl 0xfec1e120 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8d10ff0 │ │ │ │ @ instruction: 0xf64bc00c │ │ │ │ - vrshr.s64 d22, d24, #64 │ │ │ │ + vmvn.i32 d22, #2048 @ 0x00000800 │ │ │ │ addlt r0, r3, r3, lsr r2 │ │ │ │ - bl 0x14fb94 │ │ │ │ + bl 0x14fb38 │ │ │ │ movwls r0, #652 @ 0x28c │ │ │ │ ldrsbcs pc, [r0], #130 @ 0x82 @ │ │ │ │ mrc2 7, 4, pc, cr2, cr15, {7} │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd00 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1e1bc │ │ │ │ + bl 0xfec1e160 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8d10ff0 │ │ │ │ @ instruction: 0xf64bc00c │ │ │ │ - vrshr.s64 d22, d24, #64 │ │ │ │ + vmvn.i32 d22, #2048 @ 0x00000800 │ │ │ │ addlt r0, r3, r3, lsr r2 │ │ │ │ - bl 0x14fbd4 │ │ │ │ + bl 0x14fb78 │ │ │ │ movwls r0, #652 @ 0x28c │ │ │ │ ldrsbcs pc, [r8], #130 @ 0x82 @ │ │ │ │ mrc2 7, 3, pc, cr2, cr15, {7} │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd00 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1e1fc │ │ │ │ + bl 0xfec1e1a0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8d10ff0 │ │ │ │ @ instruction: 0xf64bc00c │ │ │ │ - vrshr.s64 d22, d24, #64 │ │ │ │ + vmvn.i32 d22, #2048 @ 0x00000800 │ │ │ │ addlt r0, r3, r3, lsr r2 │ │ │ │ - bl 0x14fc14 │ │ │ │ + bl 0x14fbb8 │ │ │ │ movwls r0, #652 @ 0x28c │ │ │ │ ldrdcs pc, [r0], #130 @ 0x82 @ │ │ │ │ mrc2 7, 2, pc, cr2, cr15, {7} │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd00 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1e23c │ │ │ │ + bl 0xfec1e1e0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8d10ff0 │ │ │ │ @ instruction: 0xf64bc00c │ │ │ │ - vrshr.s64 d22, d24, #64 │ │ │ │ + vmvn.i32 d22, #2048 @ 0x00000800 │ │ │ │ addlt r0, r3, r3, lsr r2 │ │ │ │ - bl 0x14fc54 │ │ │ │ + bl 0x14fbf8 │ │ │ │ movwls r0, #652 @ 0x28c │ │ │ │ ldrdcs pc, [r8], #130 @ 0x82 @ │ │ │ │ mrc2 7, 1, pc, cr2, cr15, {7} │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd00 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1e27c │ │ │ │ + bl 0xfec1e220 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8d10ff0 │ │ │ │ @ instruction: 0xf64bc00c │ │ │ │ - vrshr.s64 d22, d24, #64 │ │ │ │ + vmvn.i32 d22, #2048 @ 0x00000800 │ │ │ │ addlt r0, r3, r3, lsr r2 │ │ │ │ - bl 0x14fc94 │ │ │ │ + bl 0x14fc38 │ │ │ │ movwls r0, #652 @ 0x28c │ │ │ │ ldrsbtcs pc, [r0], #130 @ 0x82 @ │ │ │ │ mrc2 7, 0, pc, cr2, cr15, {7} │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd00 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1e2bc │ │ │ │ + bl 0xfec1e260 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8d10ff0 │ │ │ │ @ instruction: 0xf64bc00c │ │ │ │ - vrshr.s64 d22, d24, #64 │ │ │ │ + vmvn.i32 d22, #2048 @ 0x00000800 │ │ │ │ addlt r0, r3, r3, lsr r2 │ │ │ │ - bl 0x14fcd4 │ │ │ │ + bl 0x14fc78 │ │ │ │ movwls r0, #652 @ 0x28c │ │ │ │ ldrsbtcs pc, [r8], #130 @ 0x82 @ │ │ │ │ ldc2l 7, cr15, [r2, #1020]! @ 0x3fc │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd00 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1e2fc │ │ │ │ + bl 0xfec1e2a0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8d10ff0 │ │ │ │ @ instruction: 0xf64bc00c │ │ │ │ - vrshr.s64 d22, d24, #64 │ │ │ │ + vmvn.i32 d22, #2048 @ 0x00000800 │ │ │ │ addlt r0, r3, r3, lsr r2 │ │ │ │ - bl 0x14fd14 │ │ │ │ + bl 0x14fcb8 │ │ │ │ movwls r0, #652 @ 0x28c │ │ │ │ ldrdcs pc, [r0, -r2] │ │ │ │ ldc2l 7, cr15, [r2, #1020] @ 0x3fc │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd00 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1e33c │ │ │ │ + bl 0xfec1e2e0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8d10ff0 │ │ │ │ @ instruction: 0xf64bc00c │ │ │ │ - vrshr.s64 d22, d24, #64 │ │ │ │ + vmvn.i32 d22, #2048 @ 0x00000800 │ │ │ │ addlt r0, r3, r3, lsr r2 │ │ │ │ - bl 0x14fd54 │ │ │ │ + bl 0x14fcf8 │ │ │ │ movwls r0, #652 @ 0x28c │ │ │ │ ldrdcs pc, [r8, -r2] │ │ │ │ ldc2 7, cr15, [r2, #1020]! @ 0x3fc │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd00 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1e37c │ │ │ │ + bl 0xfec1e320 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8d10ff0 │ │ │ │ @ instruction: 0xf64bc00c │ │ │ │ - vrshr.s64 d22, d24, #64 │ │ │ │ + vmvn.i32 d22, #2048 @ 0x00000800 │ │ │ │ addlt r0, r3, r3, lsr r2 │ │ │ │ - bl 0x14fd94 │ │ │ │ + bl 0x14fd38 │ │ │ │ movwls r0, #652 @ 0x28c │ │ │ │ @ instruction: 0x2110f8d2 │ │ │ │ ldc2 7, cr15, [r2, #1020] @ 0x3fc │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd00 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1e3bc │ │ │ │ + bl 0xfec1e360 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8d10ff0 │ │ │ │ @ instruction: 0xf64bc00c │ │ │ │ - vrshr.s64 d22, d24, #64 │ │ │ │ + vmvn.i32 d22, #2048 @ 0x00000800 │ │ │ │ addlt r0, r3, r3, lsr r2 │ │ │ │ - bl 0x14fdd4 │ │ │ │ + bl 0x14fd78 │ │ │ │ movwls r0, #652 @ 0x28c │ │ │ │ @ instruction: 0x2118f8d2 │ │ │ │ ldc2l 7, cr15, [r2, #-1020]! @ 0xfffffc04 │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd00 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1e3fc │ │ │ │ + bl 0xfec1e3a0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8d10ff0 │ │ │ │ @ instruction: 0xf64bc00c │ │ │ │ - vrshr.s64 d22, d24, #64 │ │ │ │ + vmvn.i32 d22, #2048 @ 0x00000800 │ │ │ │ addlt r0, r3, r3, lsr r2 │ │ │ │ - cmnppl sp, #68, 12 @ p-variant is OBSOLETE @ 0x4400000 │ │ │ │ + tstppl sp, #68, 12 @ p-variant is OBSOLETE @ 0x4400000 │ │ │ │ movweq pc, #49856 @ 0xc2c0 @ │ │ │ │ addeq lr, ip, #2048 @ 0x800 │ │ │ │ movwcs r9, #768 @ 0x300 │ │ │ │ ldrdcs pc, [r0, -r2]! │ │ │ │ stc2l 7, cr15, [lr, #-1020] @ 0xfffffc04 │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd00 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1e444 │ │ │ │ + bl 0xfec1e3e8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8d10ff0 │ │ │ │ @ instruction: 0xf64bc00c │ │ │ │ - vrshr.s64 d22, d24, #64 │ │ │ │ + vmvn.i32 d22, #2048 @ 0x00000800 │ │ │ │ addlt r0, r3, r3, lsr r2 │ │ │ │ - tstpvs r5, #68, 12 @ p-variant is OBSOLETE @ 0x4400000 │ │ │ │ + @ instruction: 0x53b5f644 │ │ │ │ movweq pc, #49856 @ 0xc2c0 @ │ │ │ │ addeq lr, ip, #2048 @ 0x800 │ │ │ │ movwcs r9, #768 @ 0x300 │ │ │ │ ldrdcs pc, [r8, -r2]! │ │ │ │ stc2 7, cr15, [sl, #-1020]! @ 0xfffffc04 │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd00 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1e48c │ │ │ │ + bl 0xfec1e430 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8d10ff0 │ │ │ │ @ instruction: 0xf64bc00c │ │ │ │ - vrshr.s64 d22, d24, #64 │ │ │ │ + vmvn.i32 d22, #2048 @ 0x00000800 │ │ │ │ addlt r0, r3, r3, lsr r2 │ │ │ │ - bicvs pc, r1, #68, 12 @ 0x4400000 │ │ │ │ + msrvs SPSR_c, #68, 12 @ 0x4400000 │ │ │ │ movweq pc, #49856 @ 0xc2c0 @ │ │ │ │ addeq lr, ip, #2048 @ 0x800 │ │ │ │ movwcs r9, #768 @ 0x300 │ │ │ │ teqpcs r0, r2 @ @ p-variant is OBSOLETE │ │ │ │ stc2 7, cr15, [r6, #-1020] @ 0xfffffc04 │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd00 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1e4d4 │ │ │ │ + bl 0xfec1e478 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8d10ff0 │ │ │ │ @ instruction: 0xf64bc00c │ │ │ │ - vrshr.s64 d22, d24, #64 │ │ │ │ + vmvn.i32 d22, #2048 @ 0x00000800 │ │ │ │ addlt r0, r3, r3, lsr r2 │ │ │ │ - msrvc CPSR_c, #68, 12 @ 0x4400000 │ │ │ │ + bicvs pc, r1, #68, 12 @ 0x4400000 │ │ │ │ movweq pc, #49856 @ 0xc2c0 @ │ │ │ │ addeq lr, ip, #2048 @ 0x800 │ │ │ │ movwcs r9, #768 @ 0x300 │ │ │ │ teqpcs r8, r2 @ @ p-variant is OBSOLETE │ │ │ │ stc2l 7, cr15, [r2], #1020 @ 0x3fc │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd00 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1e51c │ │ │ │ + bl 0xfec1e4c0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8d10ff0 │ │ │ │ @ instruction: 0xf64bc00c │ │ │ │ - vrshr.s64 d22, d24, #64 │ │ │ │ + vmvn.i32 d22, #2048 @ 0x00000800 │ │ │ │ addlt r0, r3, r3, lsr r2 │ │ │ │ - bicspl pc, r9, #68, 12 @ 0x4400000 │ │ │ │ + cmnppl r9, #68, 12 @ p-variant is OBSOLETE @ 0x4400000 │ │ │ │ movweq pc, #49856 @ 0xc2c0 @ │ │ │ │ addeq lr, ip, #2048 @ 0x800 │ │ │ │ movwcs r9, #4864 @ 0x1300 │ │ │ │ ldrdcs pc, [r0, #-130] @ 0xffffff7e │ │ │ │ ldc2 7, cr15, [lr], #1020 @ 0x3fc │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd00 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1e564 │ │ │ │ + bl 0xfec1e508 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8d10ff0 │ │ │ │ @ instruction: 0xf64bc00c │ │ │ │ - vrshr.s64 d22, d24, #64 │ │ │ │ + vmvn.i32 d22, #2048 @ 0x00000800 │ │ │ │ addlt r0, r3, r3, lsr r2 │ │ │ │ - bl 0x14ff7c │ │ │ │ + bl 0x14ff20 │ │ │ │ movwls r0, #652 @ 0x28c │ │ │ │ @ instruction: 0xf8d22301 │ │ │ │ @ instruction: 0xf7ff2150 │ │ │ │ mullt r3, sp, ip │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ stclt 14, cr0, [r0, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1e5a4 │ │ │ │ + bl 0xfec1e548 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8d10ff0 │ │ │ │ @ instruction: 0xf64bc00c │ │ │ │ - vrshr.s64 d22, d24, #64 │ │ │ │ + vmvn.i32 d22, #2048 @ 0x00000800 │ │ │ │ addlt r0, r3, r3, lsr r2 │ │ │ │ bicspl pc, r9, #-1610612732 @ 0xa0000004 │ │ │ │ movweq pc, #25280 @ 0x62c0 @ │ │ │ │ addeq lr, ip, #2048 @ 0x800 │ │ │ │ movwcs r9, #768 @ 0x300 │ │ │ │ ldrdcs pc, [r0, #-130]! @ 0xffffff7e │ │ │ │ ldc2l 7, cr15, [sl], #-1020 @ 0xfffffc04 │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd00 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1e5ec │ │ │ │ + bl 0xfec1e590 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8d10ff0 │ │ │ │ @ instruction: 0xf64bc00c │ │ │ │ - vrshr.s64 d22, d24, #64 │ │ │ │ + vmvn.i32 d22, #2048 @ 0x00000800 │ │ │ │ addlt r0, r3, r3, lsr r2 │ │ │ │ - bl 0x150004 │ │ │ │ + bl 0x14ffa8 │ │ │ │ movwls r0, #652 @ 0x28c │ │ │ │ ldrsbcs pc, [r0, #-130]! @ 0xffffff7e @ │ │ │ │ mrrc2 7, 15, pc, sl, cr15 @ │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd00 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1e62c │ │ │ │ + bl 0xfec1e5d0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - vrecps.f32 q8, q14, q8 │ │ │ │ - vmov.i32 d16, #2048 @ 0x00000800 │ │ │ │ + @ instruction: 0xf64b0ff0 │ │ │ │ + vrshr.s64 d23, d8, #64 │ │ │ │ addlt r0, r3, r3, lsr r2 │ │ │ │ ldrdgt pc, [ip], -r1 │ │ │ │ - movweq pc, #21061 @ 0x5245 @ │ │ │ │ + @ instruction: 0x73a5f644 │ │ │ │ movweq pc, #49856 @ 0xc2c0 @ │ │ │ │ eorcs pc, ip, r2, asr r8 @ │ │ │ │ movwcs r9, #4864 @ 0x1300 │ │ │ │ ldc2 7, cr15, [r8], #-1020 @ 0xfffffc04 │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd00 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1e670 │ │ │ │ + bl 0xfec1e614 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8d10ff0 │ │ │ │ @ instruction: 0xf64bc00c │ │ │ │ - vrshr.s64 d22, d24, #64 │ │ │ │ + vmvn.i32 d22, #2048 @ 0x00000800 │ │ │ │ addlt r0, r3, r3, lsr r2 │ │ │ │ - bl 0x150088 │ │ │ │ + bl 0x15002c │ │ │ │ movwls r0, #652 @ 0x28c │ │ │ │ @ instruction: 0xf8d22301 │ │ │ │ @ instruction: 0xf7ff2180 │ │ │ │ andlt pc, r3, r7, lsl ip @ │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ stclt 14, cr0, [r0, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1e6b0 │ │ │ │ + bl 0xfec1e654 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8d10ff0 │ │ │ │ @ instruction: 0xf64bc00c │ │ │ │ - vrshr.s64 d22, d24, #64 │ │ │ │ + vmvn.i32 d22, #2048 @ 0x00000800 │ │ │ │ addlt r0, r3, r3, lsr r2 │ │ │ │ msrpl SPSR_fc, #64, 12 @ 0x4000000 │ │ │ │ movweq pc, #41664 @ 0xa2c0 @ │ │ │ │ addeq lr, ip, #2048 @ 0x800 │ │ │ │ movwcs r9, #768 @ 0x300 │ │ │ │ @ instruction: 0x2190f8d2 │ │ │ │ - blx 0xffe054da │ │ │ │ + blx 0xffe0547e │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd00 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1e6f8 │ │ │ │ + bl 0xfec1e69c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8d10ff0 │ │ │ │ @ instruction: 0xf64bc00c │ │ │ │ - vrshr.s64 d22, d24, #64 │ │ │ │ + vmvn.i32 d22, #2048 @ 0x00000800 │ │ │ │ addlt r0, r3, r3, lsr r2 │ │ │ │ orrsvs pc, r9, #64, 12 @ 0x4000000 │ │ │ │ movweq pc, #41664 @ 0xa2c0 @ │ │ │ │ addeq lr, ip, #2048 @ 0x800 │ │ │ │ movwcs r9, #768 @ 0x300 │ │ │ │ ldrdcs pc, [r0, r2]! │ │ │ │ - blx 0xff505522 │ │ │ │ + blx 0xff5054c6 │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd00 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1e740 │ │ │ │ + bl 0xfec1e6e4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8d10ff0 │ │ │ │ @ instruction: 0xf64bc00c │ │ │ │ - vrshr.s64 d22, d24, #64 │ │ │ │ + vmvn.i32 d22, #2048 @ 0x00000800 │ │ │ │ addlt r0, r3, r3, lsr r2 │ │ │ │ - bl 0x150158 │ │ │ │ + bl 0x1500fc │ │ │ │ movwls r0, #652 @ 0x28c │ │ │ │ asrscs pc, r2 @ @ │ │ │ │ - blx 0xfed05562 │ │ │ │ + blx 0xfed05506 │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd00 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1e780 │ │ │ │ + bl 0xfec1e724 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8d10ff0 │ │ │ │ @ instruction: 0xf64bc00c │ │ │ │ - vrshr.s64 d22, d24, #64 │ │ │ │ + vmvn.i32 d22, #2048 @ 0x00000800 │ │ │ │ addlt r0, r3, r3, lsr r2 │ │ │ │ - bl 0x150198 │ │ │ │ + bl 0x15013c │ │ │ │ movwls r0, #652 @ 0x28c │ │ │ │ ldrdcs pc, [r0, #130] @ 0x82 │ │ │ │ - blx 0xfe5055a2 │ │ │ │ + blx 0xfe505546 │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd00 │ │ │ │ ldrsbgt pc, [r0], #-128 @ 0xffffff80 @ │ │ │ │ ldrdcc pc, [r0], ip @ │ │ │ │ @@ -187558,72 +187536,72 @@ │ │ │ │ pop {sl, fp} │ │ │ │ @ instruction: 0x461883f0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ ldrmi r6, [r7], -r3, asr #31 │ │ │ │ andcs r4, r1, #13631488 @ 0xd00000 │ │ │ │ - blcs 0x158e38 │ │ │ │ + blcs 0x158ddc │ │ │ │ addcs pc, r0, r0, lsl #17 │ │ │ │ - blcs 0xfe644 │ │ │ │ + blcs 0xfe5e8 │ │ │ │ ldrtmi sp, [r0], -r8, lsl #22 │ │ │ │ - @ instruction: 0xf92ef01b │ │ │ │ + @ instruction: 0xf920f01b │ │ │ │ andcs fp, r1, r0, ror #18 │ │ │ │ - blcc 0x2015b4 │ │ │ │ + blcc 0x201558 │ │ │ │ ldmible r6!, {r0, r8, r9, fp, sp}^ │ │ │ │ movwvc pc, #79 @ 0x4f @ │ │ │ │ tstcs r0, r2, lsl r2 │ │ │ │ @ instruction: 0xf7e14630 │ │ │ │ - @ instruction: 0xe7f2ff15 │ │ │ │ + ubfx pc, r1, #30, #19 │ │ │ │ @ instruction: 0xf64268aa │ │ │ │ vaddhn.i16 d17, q8, q10 │ │ │ │ andls r2, r3, #-1761607680 @ 0x97000000 │ │ │ │ - cdp2 7, 13, cr15, cr0, cr8, {4} │ │ │ │ + cdp2 7, 15, cr15, cr14, cr8, {4} │ │ │ │ strmi r9, [r0], r3, lsl #20 │ │ │ │ andseq r6, r2, #2162688 @ 0x210000 │ │ │ │ subsvs pc, lr, #8388608 @ 0x800000 │ │ │ │ - cdp2 7, 15, cr15, cr0, cr13, {4} │ │ │ │ + @ instruction: 0xff1ef78d │ │ │ │ andls r6, r3, #15335424 @ 0xea0000 │ │ │ │ - cdp2 7, 12, cr15, cr4, cr8, {4} │ │ │ │ + cdp2 7, 15, cr15, cr2, cr8, {4} │ │ │ │ strmi r9, [r1], r3, lsl #20 │ │ │ │ andseq r6, r2, #2162688 @ 0x210000 │ │ │ │ subsvs pc, lr, #8388608 @ 0x800000 │ │ │ │ - cdp2 7, 14, cr15, cr4, cr13, {4} │ │ │ │ - bllt 0x1a1c34 │ │ │ │ + @ instruction: 0xff12f78d │ │ │ │ + bllt 0x1a1bd8 │ │ │ │ stmdacs r2, {r4, r5, r6, r7, r8, r9, sl, fp, sp, lr} │ │ │ │ stmdacs r0, {r1, r3, r5, sl, fp, ip, lr, pc} │ │ │ │ @ instruction: 0xd12adc1b │ │ │ │ - blx 0x2854be │ │ │ │ + blx 0xe05462 │ │ │ │ @ instruction: 0xf7889003 │ │ │ │ - stmdbls r3, {r0, r1, r2, r6, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdbls r3, {r0, r2, r4, r5, r6, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ strbmi r9, [fp], -r0, lsl #2 │ │ │ │ andls r4, r3, r2, asr #12 │ │ │ │ ldrmi r6, [r8, r1, lsr #16]! │ │ │ │ stmdavs r9!, {r0, r1, r9, fp, ip, pc} │ │ │ │ @ instruction: 0xf7dd4630 │ │ │ │ - svcvs 0x00f3ff01 │ │ │ │ + svcvs 0x00f3ff3d │ │ │ │ adcsle r2, sl, r0, lsl #22 │ │ │ │ movweq pc, #20899 @ 0x51a3 @ │ │ │ │ @ instruction: 0xf383fab3 │ │ │ │ ubfxvs r0, fp, #18, #20 │ │ │ │ stmdavs sl!, {r0, r1, r4, r5, r7, r8, r9, sl, sp, lr, pc} │ │ │ │ @ instruction: 0xf7889203 │ │ │ │ - bls 0x1c6f88 │ │ │ │ + bls 0x1c6fe4 │ │ │ │ ldrtmi r4, [r0], -r1, lsl #12 │ │ │ │ @ instruction: 0xf7dd9103 │ │ │ │ - stmdbls r3, {r0, r1, r2, r3, r5, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdbls r3, {r0, r1, r3, r5, r6, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ ldrb r4, [sp, r8, lsl #12] │ │ │ │ stmdacs r1, {r2, fp, ip, sp} │ │ │ │ @ instruction: 0xf7fdd9ef │ │ │ │ - svclt 0x0000fc77 │ │ │ │ + svclt 0x0000fc75 │ │ │ │ ldrdgt pc, [r4], -r1 │ │ │ │ - @ instruction: 0x63b8f64b │ │ │ │ + teqpvs r8, #78643200 @ p-variant is OBSOLETE @ 0x4b00000 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - bl 0x161b28 │ │ │ │ - bl 0x188034 │ │ │ │ + bl 0x161acc │ │ │ │ + bl 0x187fd8 │ │ │ │ @ instruction: 0xf8d30382 │ │ │ │ smmls r5, r0, r1, r2 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ ldrsb pc, [r0], #-128 @ 0xffffff80 @ │ │ │ │ @@ -187633,31 +187611,31 @@ │ │ │ │ ldrdgt pc, [r4], -lr │ │ │ │ ldclvs 4, cr15, [r0], #-112 @ 0xffffff90 │ │ │ │ andcs sp, r0, r8, lsl #2 │ │ │ │ tstcs r0, r5 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ mvnshi lr, #12386304 @ 0xbd0000 │ │ │ │ - blx 0xfed6177c │ │ │ │ + blx 0xfed61720 │ │ │ │ stmvs sp, {r1, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ mrrcne 10, 4, lr, ip, cr15 │ │ │ │ vmlseq.f32 s28, s10, s8 │ │ │ │ - b 0x146188c │ │ │ │ + b 0x1461830 │ │ │ │ @ instruction: 0xf1be0e04 │ │ │ │ svclt 0x00c80f07 │ │ │ │ stceq 0, cr15, [r1], {76} @ 0x4c │ │ │ │ svceq 0x0000f1bc │ │ │ │ ldrmi sp, [ip], -r3, ror #3 │ │ │ │ @ instruction: 0xf8802301 │ │ │ │ ldrmi r3, [r1], r0, lsl #1 │ │ │ │ strmi r6, [sp], -r3, asr #31 │ │ │ │ - blcs 0x159180 │ │ │ │ + blcs 0x159124 │ │ │ │ strbmi sp, [r3, #-3115]! @ 0xfffff3d5 │ │ │ │ strbmi sp, [r0], -ip, lsr #22 │ │ │ │ - @ instruction: 0xf880f01b │ │ │ │ + @ instruction: 0xf872f01b │ │ │ │ stmdavs fp!, {r3, r4, r8, r9, ip, sp, pc} │ │ │ │ @ instruction: 0xf503021b │ │ │ │ cmplt ip, #-536870907 @ 0xe0000005 │ │ │ │ ldrsbtcc pc, [ip], #-136 @ 0xffffff78 @ │ │ │ │ @ instruction: 0xf898bb43 │ │ │ │ @ instruction: 0xb32b30ee │ │ │ │ stmdavs fp!, {r0, r4, r9, sl, lr}^ │ │ │ │ @@ -187669,65 +187647,65 @@ │ │ │ │ subsvs pc, lr, #8388608 @ 0x800000 │ │ │ │ @ instruction: 0xf8d847a0 │ │ │ │ teqlt r3, ip, ror r0 │ │ │ │ movweq pc, #20899 @ 0x51a3 @ │ │ │ │ @ instruction: 0xf383fab3 │ │ │ │ @ instruction: 0xf8c8095b │ │ │ │ andcs r3, r1, ip, ror r0 │ │ │ │ - blcc 0x201694 │ │ │ │ + blcc 0x201638 │ │ │ │ ldmible r2, {r0, r8, r9, fp, sp}^ │ │ │ │ movwvc pc, #79 @ 0x4f @ │ │ │ │ tstcs r0, r2, lsl r2 │ │ │ │ @ instruction: 0xf7e14640 │ │ │ │ - ldrb pc, [r2, r3, asr #28]! @ │ │ │ │ + @ instruction: 0xe7f2fe7f │ │ │ │ strtne pc, [r4], #1602 @ 0x642 │ │ │ │ ldrcs pc, [r7], #704 @ 0x2c0 │ │ │ │ @ instruction: 0xf7889202 │ │ │ │ - bls 0x186ffc │ │ │ │ + bls 0x187058 │ │ │ │ stmdavs r1!, {r0, r1, r2, r9, sl, lr} │ │ │ │ - cdp2 7, 2, cr15, cr2, cr13, {4} │ │ │ │ + cdp2 7, 5, cr15, cr0, cr13, {4} │ │ │ │ andls r6, r2, #11141120 @ 0xaa0000 │ │ │ │ - ldc2l 7, cr15, [r6, #544]! @ 0x220 │ │ │ │ + cdp2 7, 2, cr15, cr4, cr8, {4} │ │ │ │ strmi r9, [r6], -r2, lsl #20 │ │ │ │ andseq r6, r2, #2162688 @ 0x210000 │ │ │ │ subsvs pc, lr, #8388608 @ 0x800000 │ │ │ │ - cdp2 7, 1, cr15, cr6, cr13, {4} │ │ │ │ + cdp2 7, 4, cr15, cr4, cr13, {4} │ │ │ │ andls r6, r3, #6946816 @ 0x6a0000 │ │ │ │ - stc2l 7, cr15, [sl, #544]! @ 0x220 │ │ │ │ + cdp2 7, 1, cr15, cr8, cr8, {4} │ │ │ │ stmdavs r1!, {r0, r1, r9, fp, ip, pc} │ │ │ │ andseq r9, r2, #2 │ │ │ │ subsvs pc, lr, #8388608 @ 0x800000 │ │ │ │ - cdp2 7, 0, cr15, cr10, cr13, {4} │ │ │ │ + cdp2 7, 3, cr15, cr8, cr13, {4} │ │ │ │ stmdavs r0!, {r1, r8, r9, fp, ip, pc} │ │ │ │ @ instruction: 0x46394632 │ │ │ │ ldr r4, [lr, r8, asr #15]! │ │ │ │ @ instruction: 0xf8d36d03 │ │ │ │ @ instruction: 0xf41220a0 │ │ │ │ andle r6, pc, r0, ror pc @ │ │ │ │ @ instruction: 0xf413685b │ │ │ │ andle r6, fp, r0, ror #30 │ │ │ │ ldrdgt pc, [ip], -r1 │ │ │ │ - adcsvs pc, r8, #78643200 @ 0x4b00000 │ │ │ │ + eorsvs pc, r8, #78643200 @ 0x4b00000 │ │ │ │ eorseq pc, r3, #192, 4 │ │ │ │ - bl 0x150468 │ │ │ │ + bl 0x15040c │ │ │ │ @ instruction: 0xf8d2028c │ │ │ │ @ instruction: 0xe74d21f0 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x00004770 │ │ │ │ @ instruction: 0xf8d36d03 │ │ │ │ @ instruction: 0xf41220a0 │ │ │ │ andle r6, pc, r0, ror pc @ │ │ │ │ @ instruction: 0xf413685b │ │ │ │ andle r6, fp, r0, ror #30 │ │ │ │ ldrdgt pc, [ip], -r1 │ │ │ │ - adcsvs pc, r8, #78643200 @ 0x4b00000 │ │ │ │ + eorsvs pc, r8, #78643200 @ 0x4b00000 │ │ │ │ eorseq pc, r3, #192, 4 │ │ │ │ - bl 0x1504a4 │ │ │ │ + bl 0x150448 │ │ │ │ @ instruction: 0xf8d2028c │ │ │ │ str r2, [pc, -r0, lsl #4]! │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x00004770 │ │ │ │ ldrsbgt pc, [r0], #-128 @ 0xffffff80 @ │ │ │ │ @@ -187737,128 +187715,128 @@ │ │ │ │ @ instruction: 0xf4133004 │ │ │ │ rsble r6, r0, r0, ror r3 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ strcc lr, [r0], #-2513 @ 0xfffff62f │ │ │ │ - b 0x11b3af4 │ │ │ │ - blx 0xfed4a900 │ │ │ │ + b 0x11b3a98 │ │ │ │ + blx 0xfed4a8a4 │ │ │ │ ldmdbeq fp, {r1, r7, r8, r9, ip, sp, lr, pc}^ │ │ │ │ svceq 0x0007f1bc │ │ │ │ @ instruction: 0xf043bfc8 │ │ │ │ - blcs 0xc8504 │ │ │ │ + blcs 0xc84a8 │ │ │ │ stmvs ip, {r4, r6, r8, ip, lr, pc} │ │ │ │ suble r2, lr, pc, lsl #24 │ │ │ │ ldrmi r6, [r0], r3, asr #31 │ │ │ │ andcs r4, r1, #13631488 @ 0xd00000 │ │ │ │ - blcs 0x159124 │ │ │ │ + blcs 0x1590c8 │ │ │ │ addcs pc, r0, r0, lsl #17 │ │ │ │ - blcc 0x1fee54 │ │ │ │ + blcc 0x1fedf8 │ │ │ │ stmdale sp, {r0, r8, r9, fp, sp}^ │ │ │ │ @ instruction: 0xf01a4620 │ │ │ │ - stmdacs r0, {r0, r1, r4, r5, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r2, r5, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ stmiavs sl!, {r0, r1, r4, r5, ip, lr, pc} │ │ │ │ andls r4, r0, #39845888 @ 0x2600000 │ │ │ │ - ldc2l 7, cr15, [ip], #544 @ 0x220 │ │ │ │ + stc2 7, cr15, [sl, #-544]! @ 0xfffffde0 │ │ │ │ strmi r9, [r1], -r0, lsl #20 │ │ │ │ strtmi r9, [r0], -r1 │ │ │ │ - ldc2l 7, cr15, [lr], #884 @ 0x374 │ │ │ │ + ldc2 7, cr15, [sl, #-884]! @ 0xfffffc8c │ │ │ │ andls r6, r0, #2752512 @ 0x2a0000 │ │ │ │ - ldc2l 7, cr15, [sl, #-544] @ 0xfffffde0 │ │ │ │ + stc2 7, cr15, [r8, #544] @ 0x220 │ │ │ │ @ instruction: 0xf6429a00 │ │ │ │ vaddhn.i16 d17, q8, q10 │ │ │ │ @ instruction: 0x46072497 │ │ │ │ stmdavs r1!, {r1, r4, r9} │ │ │ │ subsvs pc, lr, #8388608 @ 0x800000 │ │ │ │ - ldc2l 7, cr15, [r6, #-564]! @ 0xfffffdcc │ │ │ │ + stc2 7, cr15, [r4, #564]! @ 0x234 │ │ │ │ andls r6, r0, #6946816 @ 0x6a0000 │ │ │ │ - stc2l 7, cr15, [sl, #-544] @ 0xfffffde0 │ │ │ │ + ldc2l 7, cr15, [r8, #-544]! @ 0xfffffde0 │ │ │ │ strmi r9, [r5], -r0, lsl #20 │ │ │ │ andseq r6, r2, #2162688 @ 0x210000 │ │ │ │ subsvs pc, lr, #8388608 @ 0x800000 │ │ │ │ - stc2l 7, cr15, [sl, #-564]! @ 0xfffffdcc │ │ │ │ + ldc2 7, cr15, [r8, #564] @ 0x234 │ │ │ │ stmdavs r0!, {r0, r8, r9, fp, ip, pc} │ │ │ │ ldrtmi r4, [r9], -sl, lsr #12 │ │ │ │ svcvs 0x00f347c0 │ │ │ │ @ instruction: 0xf1a3b12b │ │ │ │ - blx 0xfed885a0 │ │ │ │ + blx 0xfed88544 │ │ │ │ ldmdbeq fp, {r0, r1, r7, r8, r9, ip, sp, lr, pc}^ │ │ │ │ movwcs r6, #6131 @ 0x17f3 │ │ │ │ ldrmi lr, [r8], -r7 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ ldrmi r2, [r8], -r0, lsl #6 │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ - ble 0xfed125bc │ │ │ │ + ble 0xfed12560 │ │ │ │ movwvc pc, #79 @ 0x4f @ │ │ │ │ tstcs r0, r2, lsl r2 │ │ │ │ @ instruction: 0xf7e14620 │ │ │ │ - ubfx pc, r5, #26, #3 │ │ │ │ + @ instruction: 0xe7e2fd91 │ │ │ │ ldrsbgt pc, [r0], #-128 @ 0xffffff80 @ │ │ │ │ ldrdcc pc, [r0], ip @ │ │ │ │ cmnpvs r0, #318767104 @ p-variant is OBSOLETE @ 0x13000000 │ │ │ │ @ instruction: 0xf8dcd05a │ │ │ │ @ instruction: 0xf4133004 │ │ │ │ subsle r6, r5, r0, ror r3 │ │ │ │ - blcs 0x2a1a14 │ │ │ │ + blcs 0x2a19b8 │ │ │ │ stmdavs fp, {r1, r4, r6, sl, fp, ip, lr, pc}^ │ │ │ │ movweq pc, #8227 @ 0x2023 @ │ │ │ │ svclt 0x00182a00 │ │ │ │ suble r2, fp, sp, lsl #22 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ addlt r6, r2, r3, asr #31 │ │ │ │ @ instruction: 0x460c4690 │ │ │ │ strmi r2, [r7], -r1, lsl #4 │ │ │ │ @ instruction: 0xf8802b02 │ │ │ │ stclle 0, cr2, [r0, #-512] @ 0xfffffe00 │ │ │ │ - blcs 0x116630 │ │ │ │ + blcs 0x1165d4 │ │ │ │ @ instruction: 0x4638d83f │ │ │ │ - @ instruction: 0xff32f01a │ │ │ │ + @ instruction: 0xff24f01a │ │ │ │ stmdavs r2!, {r3, r4, r5, r8, r9, ip, sp, pc} │ │ │ │ andls r4, r1, #38797312 @ 0x2500000 │ │ │ │ - stc2l 7, cr15, [r4], #544 @ 0x220 │ │ │ │ + ldc2 7, cr15, [r2, #-544] @ 0xfffffde0 │ │ │ │ @ instruction: 0xf6429a01 │ │ │ │ vaddhn.i16 d17, q8, q10 │ │ │ │ @ instruction: 0x46062497 │ │ │ │ stmdavs r1!, {r1, r4, r9} │ │ │ │ subsvs pc, lr, #8388608 @ 0x800000 │ │ │ │ - stc2 7, cr15, [r0, #-564] @ 0xfffffdcc │ │ │ │ + stc2 7, cr15, [lr, #-564]! @ 0xfffffdcc │ │ │ │ andls r6, r1, #6946816 @ 0x6a0000 │ │ │ │ - stc2l 7, cr15, [ip], #-544 @ 0xfffffde0 │ │ │ │ + ldc2 7, cr15, [sl], {136} @ 0x88 │ │ │ │ strmi r9, [r1], -r1, lsl #20 │ │ │ │ ldrtmi r9, [r8], -r1 │ │ │ │ - stc2l 7, cr15, [lr], #-884 @ 0xfffffc8c │ │ │ │ + stc2 7, cr15, [sl], #884 @ 0x374 │ │ │ │ stmdavs r0!, {r0, r8, r9, fp, ip, pc} │ │ │ │ @ instruction: 0x46314632 │ │ │ │ svcvs 0x00fb47c0 │ │ │ │ @ instruction: 0xf1a3b12b │ │ │ │ - blx 0xfed88688 │ │ │ │ + blx 0xfed8862c │ │ │ │ ldmdbeq fp, {r0, r1, r7, r8, r9, ip, sp, lr, pc}^ │ │ │ │ strdcs r6, [r1], -fp │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ - blcs 0xd9860 │ │ │ │ + blcs 0xd9804 │ │ │ │ @ instruction: 0xf04fdabf │ │ │ │ andscs r7, r2, #0, 6 │ │ │ │ ldrtmi r2, [r8], -r0, lsl #2 │ │ │ │ - stc2l 7, cr15, [r2], #900 @ 0x384 │ │ │ │ + ldc2 7, cr15, [lr, #-900] @ 0xfffffc7c │ │ │ │ svclt 0x0000e7e3 │ │ │ │ ldrsbgt pc, [r0], #-128 @ 0xffffff80 @ │ │ │ │ ldrdcc pc, [r0], ip @ │ │ │ │ cmnpvs r0, #318767104 @ p-variant is OBSOLETE @ 0x13000000 │ │ │ │ @ instruction: 0xf8dcd05b │ │ │ │ @ instruction: 0xf4133004 │ │ │ │ subsle r6, r6, r0, ror r3 │ │ │ │ @@ -187866,303 +187844,303 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ @ instruction: 0xf382fab2 │ │ │ │ addlt r6, r2, ip, lsl #16 │ │ │ │ @ instruction: 0x2c07095b │ │ │ │ @ instruction: 0xf043bfc8 │ │ │ │ - blcs 0xc86f4 │ │ │ │ + blcs 0xc8698 │ │ │ │ stmdavs ip, {r1, r3, r6, r8, ip, lr, pc}^ │ │ │ │ stceq 0, cr15, [r2], {36} @ 0x24 │ │ │ │ svceq 0x000df1bc │ │ │ │ svcvs 0x00c3d045 │ │ │ │ @ instruction: 0x460c4690 │ │ │ │ strmi r2, [r6], -r1, lsl #4 │ │ │ │ @ instruction: 0xf8802b02 │ │ │ │ stclle 0, cr2, [r5, #-512] @ 0xfffffe00 │ │ │ │ - blcs 0x116724 │ │ │ │ + blcs 0x1166c8 │ │ │ │ ldrtmi sp, [r0], -r4, asr #16 │ │ │ │ - mrc2 0, 5, pc, cr8, cr10, {0} │ │ │ │ + mcr2 0, 5, pc, cr10, cr10, {0} @ │ │ │ │ stmdavs r2!, {r3, r4, r6, r8, r9, ip, sp, pc} │ │ │ │ strne pc, [r4, #1602]! @ 0x642 │ │ │ │ ldrcs pc, [r7, #704] @ 0x2c0 │ │ │ │ @ instruction: 0xf7889201 │ │ │ │ - bls 0x146ccc │ │ │ │ + bls 0x146d28 │ │ │ │ stmdavs r9!, {r0, r1, r2, r9, sl, lr} │ │ │ │ @ instruction: 0xf5020212 │ │ │ │ @ instruction: 0xf78d625e │ │ │ │ - stmdavs r2!, {r0, r1, r2, r7, sl, fp, ip, sp, lr, pc}^ │ │ │ │ + stmdavs r2!, {r0, r2, r4, r5, r7, sl, fp, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf7889201 │ │ │ │ - bls 0x146b14 │ │ │ │ + bls 0x146b70 │ │ │ │ andls r4, r1, r1, lsl #12 │ │ │ │ @ instruction: 0xf7dd4630 │ │ │ │ - blls 0x146b28 │ │ │ │ + blls 0x146bbc │ │ │ │ ldrtmi r6, [sl], -r9, lsr #16 │ │ │ │ bfimi r4, r8, (invalid: 12:0) │ │ │ │ stmdavs r1!, {r0, r9, fp, ip, pc}^ │ │ │ │ @ instruction: 0xf7dd4630 │ │ │ │ - svcvs 0x00f3fca9 │ │ │ │ + svcvs 0x00f3fce5 │ │ │ │ @ instruction: 0xf1a3b12b │ │ │ │ - blx 0xfed88784 │ │ │ │ + blx 0xfed88728 │ │ │ │ ldmdbeq fp, {r0, r1, r7, r8, r9, ip, sp, lr, pc}^ │ │ │ │ movwcs r6, #6131 @ 0x17f3 │ │ │ │ ldrmi lr, [r8], -r7 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ ldrmi r2, [r8], -r0, lsl #6 │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ - ble 0xfef527a0 │ │ │ │ + ble 0xfef52744 │ │ │ │ movwvc pc, #79 @ 0x4f @ │ │ │ │ tstcs r0, r2, lsl r2 │ │ │ │ @ instruction: 0xf7e14630 │ │ │ │ - strb pc, [r2, r3, ror #24]! @ │ │ │ │ + @ instruction: 0xe7e2fc9f │ │ │ │ @ instruction: 0xf8d36d03 │ │ │ │ @ instruction: 0xf41220a0 │ │ │ │ andle r6, sp, r0, ror pc │ │ │ │ @ instruction: 0xf413685b │ │ │ │ andle r6, r9, r0, ror #30 │ │ │ │ @ instruction: 0xf64b688a │ │ │ │ - vrsra.s64 d22, d24, #64 │ │ │ │ - bl 0x18889c │ │ │ │ + vbic.i32 d22, #2048 @ 0x00000800 │ │ │ │ + bl 0x188840 │ │ │ │ @ instruction: 0xf8d30382 │ │ │ │ @ instruction: 0xe76d2210 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x00004770 │ │ │ │ @ instruction: 0xf8d36d03 │ │ │ │ @ instruction: 0xf41220a0 │ │ │ │ andle r6, sp, r0, ror pc │ │ │ │ @ instruction: 0xf413685b │ │ │ │ andle r6, r9, r0, ror #30 │ │ │ │ @ instruction: 0xf64b688a │ │ │ │ - vrsra.s64 d22, d24, #64 │ │ │ │ - bl 0x1888d4 │ │ │ │ + vbic.i32 d22, #2048 @ 0x00000800 │ │ │ │ + bl 0x188878 │ │ │ │ @ instruction: 0xf8d30382 │ │ │ │ ldrb r2, [r1, -r0, lsr #4] │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x00004770 │ │ │ │ @ instruction: 0xf8d36d03 │ │ │ │ @ instruction: 0xf41220a0 │ │ │ │ andle r6, sp, r0, ror pc │ │ │ │ @ instruction: 0xf413685b │ │ │ │ andle r6, r9, r0, ror #30 │ │ │ │ @ instruction: 0xf64b688a │ │ │ │ - vrsra.s64 d22, d24, #64 │ │ │ │ - bl 0x18890c │ │ │ │ + vbic.i32 d22, #2048 @ 0x00000800 │ │ │ │ + bl 0x1888b0 │ │ │ │ @ instruction: 0xf8d30382 │ │ │ │ @ instruction: 0xe7352230 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x00004770 │ │ │ │ @ instruction: 0xf8d36d03 │ │ │ │ @ instruction: 0xf41220a0 │ │ │ │ andle r6, sp, r0, ror pc │ │ │ │ @ instruction: 0xf413685b │ │ │ │ andle r6, r9, r0, ror #30 │ │ │ │ @ instruction: 0xf64b688a │ │ │ │ - vrsra.s64 d22, d24, #64 │ │ │ │ - bl 0x188944 │ │ │ │ + vbic.i32 d22, #2048 @ 0x00000800 │ │ │ │ + bl 0x1888e8 │ │ │ │ @ instruction: 0xf8d30382 │ │ │ │ ldr r2, [r9, -r0, asr #4] │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x00004770 │ │ │ │ @ instruction: 0xf8d26d02 │ │ │ │ @ instruction: 0xf41330a0 │ │ │ │ andle r6, r8, r0, ror r3 │ │ │ │ @ instruction: 0xf4136853 │ │ │ │ andle r6, r4, r0, ror r3 │ │ │ │ @ instruction: 0xf02368cb │ │ │ │ - blcs 0x4088b4 │ │ │ │ + blcs 0x408858 │ │ │ │ andcs sp, r0, r6, lsl #2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ addlt r6, r5, r3, asr #31 │ │ │ │ strmi r2, [r8], r1, lsl #4 │ │ │ │ - blcs 0x1594f4 │ │ │ │ + blcs 0x159498 │ │ │ │ addcs pc, r0, r0, lsl #17 │ │ │ │ - blcs 0xfed20 │ │ │ │ + blcs 0xfecc4 │ │ │ │ @ instruction: 0x4638db11 │ │ │ │ - ldc2l 0, cr15, [r2, #104] @ 0x68 │ │ │ │ + stc2l 0, cr15, [r4, #104] @ 0x68 │ │ │ │ andcs fp, r1, r8, lsr #19 │ │ │ │ tstcs r0, r5 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ mvnshi lr, #12386304 @ 0xbd0000 │ │ │ │ - blcs 0x116914 │ │ │ │ + blcs 0x1168b8 │ │ │ │ @ instruction: 0xf04fd9ed │ │ │ │ andscs r7, r2, #0, 6 │ │ │ │ ldrtmi r2, [r8], -r0, lsl #2 │ │ │ │ - blx 0xfed05c9a │ │ │ │ + blx 0xffc05c3e │ │ │ │ @ instruction: 0xf788e7e9 │ │ │ │ - @ instruction: 0xf8d8fb3d │ │ │ │ + @ instruction: 0xf8d8fb6b │ │ │ │ strmi r3, [r1], r4 │ │ │ │ cmple sl, r0, lsl #22 │ │ │ │ - blcs 0x163d14 │ │ │ │ - blcs 0xfef1c │ │ │ │ + blcs 0x163cb8 │ │ │ │ + blcs 0xfeec0 │ │ │ │ cmnle ip, r5, asr ip │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ - @ instruction: 0xffd0f788 │ │ │ │ + @ instruction: 0xfffef788 │ │ │ │ @ instruction: 0xf8d84605 │ │ │ │ andls r2, r2, #8 │ │ │ │ - blx 0x1805b66 │ │ │ │ + blx 0xfe385b0a │ │ │ │ @ instruction: 0xf6429a02 │ │ │ │ vsubw.s8 , q8, d20 │ │ │ │ mulls r3, r7, r3 │ │ │ │ andseq r9, r2, #134217728 @ 0x8000000 │ │ │ │ @ instruction: 0xf5026819 │ │ │ │ @ instruction: 0xf78d625e │ │ │ │ - bmi 0xe06b3c │ │ │ │ + bmi 0xe06b98 │ │ │ │ svcne 0x0070ee1d │ │ │ │ ldrbtmi r9, [sl], #-2818 @ 0xfffff4fe │ │ │ │ @ instruction: 0xf8d86812 │ │ │ │ stmdals r3, {lr} │ │ │ │ stmpl sl, {r0, r1, r3, r4, fp, sp, lr} │ │ │ │ stmiane r9!, {r4, sl, lr} │ │ │ │ stmib sp, {r0, r1, r4, sl, lr}^ │ │ │ │ strbmi r0, [sl], #-256 @ 0xffffff00 │ │ │ │ suble r2, r7, r0, lsl #24 │ │ │ │ @ instruction: 0x51a4f243 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ @ instruction: 0xf7896808 │ │ │ │ - @ instruction: 0xf788fae1 │ │ │ │ - strmi pc, [r4], -fp, asr #21 │ │ │ │ - blx 0xff305bbc │ │ │ │ + @ instruction: 0xf788fb0f │ │ │ │ + @ instruction: 0x4604faf9 │ │ │ │ + blx 0xffe85b60 │ │ │ │ strmi r4, [r6], -r9, asr #12 │ │ │ │ @ instruction: 0xf7944620 │ │ │ │ - strbmi pc, [r9], -r5, lsr #25 @ │ │ │ │ + @ instruction: 0x4649fcd3 │ │ │ │ @ instruction: 0xf7944630 │ │ │ │ - @ instruction: 0xf8d8fcbb │ │ │ │ + @ instruction: 0xf8d8fce9 │ │ │ │ @ instruction: 0x46221010 │ │ │ │ @ instruction: 0xf7dd4638 │ │ │ │ - @ instruction: 0xf8d8fb7f │ │ │ │ + @ instruction: 0xf8d8fbbb │ │ │ │ ldrtmi r1, [r2], -ip │ │ │ │ @ instruction: 0xf7dd4638 │ │ │ │ - svcvs 0x00fbfb79 │ │ │ │ + svcvs 0x00fbfbb5 │ │ │ │ addle r2, lr, r0, lsl #22 │ │ │ │ movweq pc, #20899 @ 0x51a3 @ │ │ │ │ @ instruction: 0xf383fab3 │ │ │ │ ubfxvs r0, fp, #18, #28 │ │ │ │ @ instruction: 0xf8d8e787 │ │ │ │ @ instruction: 0x464d2010 │ │ │ │ @ instruction: 0xf7889202 │ │ │ │ - bls 0x186874 │ │ │ │ + bls 0x1868d0 │ │ │ │ andls r4, r3, r1, lsl #12 │ │ │ │ @ instruction: 0xf7dd4638 │ │ │ │ - @ instruction: 0xf8d8faa5 │ │ │ │ + @ instruction: 0xf8d8fae1 │ │ │ │ andls r2, r2, #12 │ │ │ │ - blx 0xfe705c1c │ │ │ │ + blx 0xff285bc0 │ │ │ │ strmi r9, [r1], -r2, lsl #20 │ │ │ │ ldrtmi r9, [r8], -r2 │ │ │ │ - blx 0xfe785d7c │ │ │ │ + blx 0xff685d20 │ │ │ │ ldmib sp, {r3, r6, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf7942102 │ │ │ │ - @ instruction: 0xe792fd15 │ │ │ │ + ldr pc, [r2, r3, asr #26] │ │ │ │ msrvs R8_fiq, r3 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ @ instruction: 0xf7896808 │ │ │ │ - @ instruction: 0xe7b6fa99 │ │ │ │ - blcs 0x116a38 │ │ │ │ + ldr pc, [r6, r7, asr #21]! │ │ │ │ + blcs 0x1169dc │ │ │ │ @ instruction: 0xf7fdd9d7 │ │ │ │ - svclt 0x0000f8d7 │ │ │ │ - strdeq r8, [r4], lr │ │ │ │ - blmi 0xffd022ec │ │ │ │ + svclt 0x0000f8d5 │ │ │ │ + addeq r8, r4, sl, asr r2 │ │ │ │ + blmi 0xffd02290 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ addlt r6, r6, fp, lsl #17 │ │ │ │ - strble r0, [pc, #-2010]! @ 0xc7672 │ │ │ │ + strble r0, [pc, #-2010]! @ 0xc7616 │ │ │ │ @ instruction: 0xdc682b0b │ │ │ │ vadd.i8 q11, q13, q5 │ │ │ │ vrsra.s64 d19, d13, #64 │ │ │ │ vcgt.s8 d16, d10, d6 │ │ │ │ vabal.s8 , d0, d29 │ │ │ │ - bcs 0xc927c │ │ │ │ + bcs 0xc9220 │ │ │ │ svclt 0x00186d02 │ │ │ │ @ instruction: 0xf644461d │ │ │ │ - vrsra.s64 d18, d25, #64 │ │ │ │ + vorr.i32 q9, #2304 @ 0x00000900 │ │ │ │ @ instruction: 0xf644030c │ │ │ │ - vmls.i d18, d0, d1[5] │ │ │ │ + vaddhn.i16 d18, q0, │ │ │ │ svclt 0x0018040c │ │ │ │ @ instruction: 0xf8d2461c │ │ │ │ @ instruction: 0xf41330a0 │ │ │ │ subsle r6, pc, r0, ror r3 @ │ │ │ │ @ instruction: 0xf4136853 │ │ │ │ subsle r6, fp, r0, ror r3 │ │ │ │ - blcs 0x2a1ec0 │ │ │ │ + blcs 0x2a1e64 │ │ │ │ movwcs sp, #7256 @ 0x1c58 │ │ │ │ addcc pc, r0, r0, lsl #17 │ │ │ │ strmi r6, [r7], -r3, asr #31 │ │ │ │ - blcs 0x1596dc │ │ │ │ - blcs 0xff00c │ │ │ │ + blcs 0x159680 │ │ │ │ + blcs 0xfefb0 │ │ │ │ @ instruction: 0x4638db5a │ │ │ │ - stc2l 0, cr15, [lr], #104 @ 0x68 │ │ │ │ + stc2l 0, cr15, [r0], #104 @ 0x68 │ │ │ │ ldmib r6, {r5, r6, r8, r9, ip, sp, pc}^ │ │ │ │ ldmdavs r0!, {r1, r9, ip}^ │ │ │ │ - @ instruction: 0xf95af7dd │ │ │ │ + @ instruction: 0xf996f7dd │ │ │ │ svcvs 0x00fb6832 │ │ │ │ strmi r4, [ip], r3, lsl #13 │ │ │ │ andseq r4, r2, #128, 12 @ 0x8000000 │ │ │ │ @ instruction: 0xf5024689 │ │ │ │ - blcs 0xe0848 │ │ │ │ + blcs 0xe07ec │ │ │ │ @ instruction: 0xf642d04e │ │ │ │ vabal.s8 , d16, d20 │ │ │ │ andls r2, r5, #633339904 @ 0x25c00000 │ │ │ │ - blx 0xfe485d00 │ │ │ │ + blx 0xff005ca4 │ │ │ │ strmi r9, [r6], -r5, lsl #20 │ │ │ │ @ instruction: 0xf78d6829 │ │ │ │ - stmdavs sp!, {r0, r4, r5, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdavs sp!, {r0, r1, r2, r3, r4, r6, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ strbmi r4, [r0], -r9, asr #12 │ │ │ │ - cdp2 7, 15, cr15, cr2, cr8, {4} │ │ │ │ + @ instruction: 0xff20f788 │ │ │ │ @ instruction: 0x46024631 │ │ │ │ strmi r4, [r0, r8, lsr #12]! │ │ │ │ strdlt r6, [fp, -fp]! │ │ │ │ movweq pc, #20899 @ 0x51a3 @ │ │ │ │ @ instruction: 0xf383fab3 │ │ │ │ ubfxvs r0, fp, #18, #28 │ │ │ │ andlt r2, r6, r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ - blcs 0x4aaee4 │ │ │ │ + blcs 0x4aae88 │ │ │ │ stmiavs fp, {r1, r8, ip, lr, pc}^ │ │ │ │ andle r2, sp, r1, lsl #22 │ │ │ │ @ instruction: 0xf6446d02 │ │ │ │ - vshl.s64 , , #0 │ │ │ │ + vbic.i32 , #65536 @ 0x00010000 │ │ │ │ @ instruction: 0xf644050c │ │ │ │ - vmov.i32 d18, #65536 @ 0x00010000 │ │ │ │ + @ instruction: 0xf2c014b1 │ │ │ │ @ instruction: 0xf8d2040c │ │ │ │ @ instruction: 0xf41330a0 │ │ │ │ orrsle r6, pc, r0, ror r3 @ │ │ │ │ andlt r2, r6, r0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ - blcc 0x1eaf1c │ │ │ │ + blcc 0x1eaec0 │ │ │ │ stmible r4!, {r0, r8, r9, fp, sp} │ │ │ │ movwvc pc, #79 @ 0x4f @ │ │ │ │ tstcs r0, r2, lsl r2 │ │ │ │ @ instruction: 0xf7e14638 │ │ │ │ - strb pc, [sp, r3, lsl #21] @ │ │ │ │ + @ instruction: 0xe7cdfabf │ │ │ │ smlalcc pc, lr, r7, r8 @ │ │ │ │ adcle r2, ip, r0, lsl #22 │ │ │ │ @ instruction: 0x46112310 │ │ │ │ stmib sp, {r0, r1, sp}^ │ │ │ │ stmib sp, {sl, fp, ip, sp, pc}^ │ │ │ │ strmi r3, [r8, r2, lsl #6]! │ │ │ │ svclt 0x0000e7b8 │ │ │ │ @@ -188173,1615 +188151,1613 @@ │ │ │ │ @ instruction: 0xf4133004 │ │ │ │ rsble r6, r5, r0, ror r3 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strcc lr, [r0], #-2513 @ 0xfffff62f │ │ │ │ - b 0x11b41c8 │ │ │ │ - blx 0xfed4afd0 │ │ │ │ + b 0x11b416c │ │ │ │ + blx 0xfed4af74 │ │ │ │ ldmdbeq fp, {r1, r7, r8, r9, ip, sp, lr, pc}^ │ │ │ │ svceq 0x0007f1bc │ │ │ │ @ instruction: 0xf043bfc8 │ │ │ │ - blcs 0xc8bd4 │ │ │ │ + blcs 0xc8b78 │ │ │ │ stmvs ip, {r0, r2, r4, r6, r8, ip, lr, pc} │ │ │ │ stceq 0, cr15, [r2], {36} @ 0x24 │ │ │ │ svceq 0x000df1bc │ │ │ │ svcvs 0x00c3d050 │ │ │ │ @ instruction: 0x460c4691 │ │ │ │ strmi r2, [r0], r1, lsl #4 │ │ │ │ @ instruction: 0xf8802b02 │ │ │ │ ldclle 0, cr2, [r0, #-512] @ 0xfffffe00 │ │ │ │ - blcs 0x116c04 │ │ │ │ + blcs 0x116ba8 │ │ │ │ strbmi sp, [r0], -pc, asr #16 │ │ │ │ - mcrr2 0, 1, pc, r8, cr10 @ │ │ │ │ + ldc2 0, cr15, [sl], #-104 @ 0xffffff98 │ │ │ │ eorsle r2, r5, r0, lsl #16 │ │ │ │ strtmi r6, [r5], -r3, lsr #16 │ │ │ │ @ instruction: 0xf7889301 │ │ │ │ - blls 0x1467f0 │ │ │ │ + blls 0x14684c │ │ │ │ strtne pc, [r4], #1602 @ 0x642 │ │ │ │ ldrcs pc, [r7], #704 @ 0x2c0 │ │ │ │ andseq r4, fp, #7340032 @ 0x700000 │ │ │ │ subsvs pc, lr, #12582912 @ 0xc00000 │ │ │ │ @ instruction: 0xf78d6821 │ │ │ │ - stmdavs fp!, {r0, r2, r4, r9, fp, ip, sp, lr, pc}^ │ │ │ │ + stmdavs fp!, {r0, r1, r6, r9, fp, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf7889301 │ │ │ │ - blls 0x1467d0 │ │ │ │ + blls 0x14682c │ │ │ │ stmdavs r1!, {r1, r2, r9, sl, lr} │ │ │ │ @ instruction: 0xf503021b │ │ │ │ @ instruction: 0xf78d625e │ │ │ │ - stmiavs sl!, {r0, r3, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmiavs sl!, {r0, r1, r2, r4, r5, r9, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf7889201 │ │ │ │ - bls 0x146618 │ │ │ │ + bls 0x146674 │ │ │ │ andls r4, r1, r1, lsl #12 │ │ │ │ @ instruction: 0xf7dd4640 │ │ │ │ - blls 0x14662c │ │ │ │ + blls 0x1466c0 │ │ │ │ ldrtmi r6, [r2], -r0, lsr #16 │ │ │ │ @ instruction: 0x47c84639 │ │ │ │ ldrsbtcc pc, [ip], #-136 @ 0xffffff78 @ │ │ │ │ @ instruction: 0xf1a3b133 │ │ │ │ - blx 0xfed88c78 │ │ │ │ + blx 0xfed88c1c │ │ │ │ ldmdbeq fp, {r0, r1, r7, r8, r9, ip, sp, lr, pc}^ │ │ │ │ rsbscc pc, ip, r8, asr #17 │ │ │ │ and r2, r7, r1, lsl #6 │ │ │ │ tstcs r0, r8, lsl r6 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ movwcs r4, #1904 @ 0x770 │ │ │ │ andlt r4, r3, r8, lsl r6 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ - blcs 0xe9054 │ │ │ │ + blcs 0xe8ff8 │ │ │ │ @ instruction: 0xf04fdaaf │ │ │ │ andscs r7, r2, #0, 6 │ │ │ │ strbmi r2, [r0], -r0, lsl #2 │ │ │ │ - @ instruction: 0xf9e8f7e1 │ │ │ │ + blx 0xa05fcc │ │ │ │ svclt 0x0000e7e2 │ │ │ │ ldrsbgt pc, [r0], #-128 @ 0xffffff80 @ │ │ │ │ ldrdcc pc, [r0], ip @ │ │ │ │ cmnpvs r0, #318767104 @ p-variant is OBSOLETE @ 0x13000000 │ │ │ │ @ instruction: 0xf8dcd070 │ │ │ │ @ instruction: 0xf4133004 │ │ │ │ rsble r6, fp, r0, ror r3 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ movwmi lr, #2513 @ 0x9d1 │ │ │ │ - b 0x11b42ec │ │ │ │ - blx 0xfed4b0ec │ │ │ │ + b 0x11b4290 │ │ │ │ + blx 0xfed4b090 │ │ │ │ ldmdbeq fp, {r1, r7, r8, r9, ip, sp, lr, pc}^ │ │ │ │ svceq 0x0007f1bc │ │ │ │ @ instruction: 0xf043bfc8 │ │ │ │ - blcs 0xc8cf0 │ │ │ │ + blcs 0xc8c94 │ │ │ │ stmvs ip, {r0, r1, r3, r4, r6, r8, ip, lr, pc} │ │ │ │ stceq 0, cr15, [r2], {36} @ 0x24 │ │ │ │ svceq 0x000df1bc │ │ │ │ svcvs 0x00c3d056 │ │ │ │ @ instruction: 0x460c4691 │ │ │ │ strmi r2, [r6], -r1, lsl #4 │ │ │ │ @ instruction: 0xf8802b02 │ │ │ │ ldclle 0, cr2, [r6, #-512] @ 0xfffffe00 │ │ │ │ - blcs 0x116d20 │ │ │ │ + blcs 0x116cc4 │ │ │ │ @ instruction: 0x4630d855 │ │ │ │ - blx 0xfef84182 │ │ │ │ + blx 0xfec04126 │ │ │ │ eorsle r2, fp, r0, lsl #16 │ │ │ │ andls r6, r2, #6422528 @ 0x620000 │ │ │ │ - @ instruction: 0xf96cf788 │ │ │ │ + @ instruction: 0xf99af788 │ │ │ │ @ instruction: 0xf6429a02 │ │ │ │ vsubw.s8 , q8, d20 │ │ │ │ pkhbtmi r2, r0, r7, lsl #7 │ │ │ │ andseq r9, r2, #201326592 @ 0xc000000 │ │ │ │ @ instruction: 0xf5026819 │ │ │ │ @ instruction: 0xf78d625e │ │ │ │ - stmdavs r2!, {r0, r1, r2, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ + stmdavs r2!, {r0, r2, r4, r5, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf7889202 │ │ │ │ - bls 0x1866b4 │ │ │ │ - blls 0x199968 │ │ │ │ + bls 0x186710 │ │ │ │ + blls 0x19990c │ │ │ │ ldmdavs r9, {r1, r4, r9} │ │ │ │ subsvs pc, lr, #8388608 @ 0x800000 │ │ │ │ - @ instruction: 0xf97af78d │ │ │ │ + @ instruction: 0xf9a8f78d │ │ │ │ andls r6, r2, #10616832 @ 0xa20000 │ │ │ │ - @ instruction: 0xf8e6f788 │ │ │ │ + @ instruction: 0xf914f788 │ │ │ │ strmi r9, [r5], -r2, lsl #20 │ │ │ │ ldrtmi r4, [r0], -r1, lsl #12 │ │ │ │ - @ instruction: 0xf8e8f7dd │ │ │ │ + @ instruction: 0xf924f7dd │ │ │ │ ldrtmi r9, [sl], -r3, lsl #22 │ │ │ │ ldmdavs r9, {r3, r5, r9, sl, lr} │ │ │ │ strls r4, [r0, #-1603] @ 0xfffff9bd │ │ │ │ stmiavs r1!, {r3, r6, r7, r8, r9, sl, lr} │ │ │ │ ldrtmi r4, [r0], -sl, lsr #12 │ │ │ │ - @ instruction: 0xf99af7dd │ │ │ │ + @ instruction: 0xf9d6f7dd │ │ │ │ strdlt r6, [fp, -r3]! │ │ │ │ movweq pc, #20899 @ 0x51a3 @ │ │ │ │ @ instruction: 0xf383fab3 │ │ │ │ ubfxvs r0, fp, #18, #20 │ │ │ │ and r2, r7, r1, lsl #6 │ │ │ │ tstcs r0, r8, lsl r6 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ movwcs r4, #1904 @ 0x770 │ │ │ │ andlt r4, r5, r8, lsl r6 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ - blcs 0xe917c │ │ │ │ + blcs 0xe9120 │ │ │ │ @ instruction: 0xf04fdaa9 │ │ │ │ andscs r7, r2, #0, 6 │ │ │ │ ldrtmi r2, [r0], -r0, lsl #2 │ │ │ │ - @ instruction: 0xf954f7e1 │ │ │ │ + @ instruction: 0xf990f7e1 │ │ │ │ svclt 0x0000e7e2 │ │ │ │ @ instruction: 0xf8d26d02 │ │ │ │ @ instruction: 0xf41330a0 │ │ │ │ subsle r6, r1, r0, ror r3 │ │ │ │ @ instruction: 0xf4136853 │ │ │ │ suble r6, sp, r0, ror r3 │ │ │ │ - blcs 0x2a2214 │ │ │ │ + blcs 0x2a21b8 │ │ │ │ stmdavs fp, {r1, r3, r6, sl, fp, ip, lr, pc}^ │ │ │ │ movweq pc, #8227 @ 0x2023 @ │ │ │ │ suble r2, r5, sp, lsl #22 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ addlt r6, r4, r3, asr #31 │ │ │ │ strmi r2, [pc], -r1, lsl #4 │ │ │ │ - blcs 0x159a28 │ │ │ │ + blcs 0x1599cc │ │ │ │ addcs pc, r0, r0, lsl #17 │ │ │ │ - blcc 0x1ff704 │ │ │ │ + blcc 0x1ff6a8 │ │ │ │ ldmdale sl!, {r0, r8, r9, fp, sp} │ │ │ │ @ instruction: 0xf01a4630 │ │ │ │ - tstplt r0, #54272 @ p-variant is OBSOLETE @ 0xd400 │ │ │ │ + tstplt r0, #39936 @ p-variant is OBSOLETE @ 0x9c00 │ │ │ │ andls r6, r3, #7995392 @ 0x7a0000 │ │ │ │ - @ instruction: 0xf880f788 │ │ │ │ + @ instruction: 0xf8aef788 │ │ │ │ strmi r9, [r1], -r3, lsl #20 │ │ │ │ ldrtmi r4, [r0], -r0, lsl #13 │ │ │ │ - @ instruction: 0xf882f7dd │ │ │ │ + @ instruction: 0xf8bef7dd │ │ │ │ svcvs 0x00f1683b │ │ │ │ @ instruction: 0xf503021b │ │ │ │ - bllt 0x1d20bbc │ │ │ │ + bllt 0x1d20b60 │ │ │ │ smlalcc pc, lr, r6, r8 @ │ │ │ │ tstcs r0, #1811939329 @ 0x6c000001 │ │ │ │ @ instruction: 0x461168b8 │ │ │ │ andhi pc, r0, sp, asr #17 │ │ │ │ @ instruction: 0xf7a0461a │ │ │ │ - svcvs 0x00f3ff63 │ │ │ │ + svcvs 0x00f3ff91 │ │ │ │ @ instruction: 0xf1a3b12b │ │ │ │ - blx 0xfed88e78 │ │ │ │ + blx 0xfed88e1c │ │ │ │ ldmdbeq fp, {r0, r1, r7, r8, r9, ip, sp, lr, pc}^ │ │ │ │ strdcs r6, [r1], -r3 │ │ │ │ tstcs r0, r4 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ - blcs 0xda050 │ │ │ │ + blcs 0xd9ff4 │ │ │ │ @ instruction: 0xf04fdac4 │ │ │ │ andscs r7, r2, #0, 6 │ │ │ │ ldrtmi r2, [r0], -r0, lsl #2 │ │ │ │ - @ instruction: 0xf8eaf7e1 │ │ │ │ + @ instruction: 0xf926f7e1 │ │ │ │ andls lr, r3, #59506688 @ 0x38c0000 │ │ │ │ - @ instruction: 0xf8aaf788 │ │ │ │ + @ instruction: 0xf8d8f788 │ │ │ │ @ instruction: 0x13a4f642 │ │ │ │ orrscs pc, r7, #192, 4 │ │ │ │ strmi r9, [r5], -r3, lsl #20 │ │ │ │ ldmdavs r9, {r0, r1, r8, r9, ip, pc} │ │ │ │ - @ instruction: 0xf8c8f78d │ │ │ │ + @ instruction: 0xf8f6f78d │ │ │ │ @ instruction: 0x464268b8 │ │ │ │ @ instruction: 0xf79f4641 │ │ │ │ - blls 0x1c6354 │ │ │ │ + blls 0x1c63b0 │ │ │ │ ldmdavs r8, {r1, r3, r9, fp, lr} │ │ │ │ ldmdavs r2, {r1, r3, r4, r5, r6, sl, lr} │ │ │ │ svccc 0x0070ee1d │ │ │ │ stmiane r9!, {r0, r1, r3, r4, r7, fp, ip, lr}^ │ │ │ │ vrhadd.s8 d25, d0, d0 │ │ │ │ vmla.f d20, d16, d0[7] │ │ │ │ - bl 0x2c8930 │ │ │ │ + bl 0x2c88d4 │ │ │ │ andls r0, r1, #805306368 @ 0x30000000 │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf7896808 │ │ │ │ - @ instruction: 0xe7b2f831 │ │ │ │ - umulleq r7, r4, r8, ip │ │ │ │ + sbfx pc, pc, #16, #19 │ │ │ │ + strdeq r7, [r4], r4 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfec1f500 │ │ │ │ + bl 0xfec1f4a4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ svcvs 0x00c20ff8 │ │ │ │ @ instruction: 0xf8802301 │ │ │ │ - bcs 0x154510 │ │ │ │ - bcs 0xff334 │ │ │ │ + bcs 0x1544b4 │ │ │ │ + bcs 0xff2d8 │ │ │ │ ldrmi sp, [r8], -r9, lsl #22 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r8, #-0] │ │ │ │ - bcs 0x116b38 │ │ │ │ + bcs 0x116adc │ │ │ │ @ instruction: 0xf04fd9f5 │ │ │ │ andscs r7, r2, #0, 6 │ │ │ │ @ instruction: 0xf7e12100 │ │ │ │ - mulcs r0, pc, r8 @ │ │ │ │ + ldrdcs pc, [r0], -fp │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ stclt 14, cr0, [r8, #-0] │ │ │ │ smlawtlt fp, r3, pc, r6 @ │ │ │ │ movweq pc, #20899 @ 0x51a3 @ │ │ │ │ @ instruction: 0xf383fab3 │ │ │ │ @ instruction: 0x67c3095b │ │ │ │ movwcs r2, #0 │ │ │ │ svclt 0x00004770 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfec1f568 │ │ │ │ + bl 0xfec1f50c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ svcvs 0x00c30ff8 │ │ │ │ andcs fp, r0, r3, lsr r9 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r8, #-0] │ │ │ │ movweq pc, #20899 @ 0x51a3 @ │ │ │ │ @ instruction: 0xf383fab3 │ │ │ │ @ instruction: 0x67c3095b │ │ │ │ @ instruction: 0xf7880118 │ │ │ │ - andcs pc, r4, #35072 @ 0x8900 │ │ │ │ + andcs pc, r4, #46848 @ 0xb700 │ │ │ │ @ instruction: 0x4008e8bd │ │ │ │ tstpvc ip, pc, asr #8 @ p-variant is OBSOLETE │ │ │ │ - svclt 0x00a6f7dc │ │ │ │ + svclt 0x00e2f7dc │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a0f8cc │ │ │ │ - addslt r4, r1, r7, lsr #23 │ │ │ │ + addslt r4, r1, r6, lsr #23 │ │ │ │ strmi r2, [ip], -r0, lsl #10 │ │ │ │ eorcs r4, r4, #6291456 @ 0x600000 │ │ │ │ stmdage r6, {r0, r3, r5, r9, sl, lr} │ │ │ │ movwls r6, #63515 @ 0xf81b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ - stmib r4, {r2, r3, r4, r6, r7, r8, ip, sp, lr, pc} │ │ │ │ + ldmdb r2!, {r2, r3, r4, r6, r7, r8, ip, sp, lr, pc}^ │ │ │ │ msrmi SPSR_fsxc, #4 │ │ │ │ svcmi 0x006ef1b3 │ │ │ │ - addshi pc, r0, r0 │ │ │ │ + addhi pc, pc, r0 │ │ │ │ @ instruction: 0xf1b3d827 │ │ │ │ @ instruction: 0xf0004f6c │ │ │ │ - @ instruction: 0xf1b380e1 │ │ │ │ + @ instruction: 0xf1b380e0 │ │ │ │ @ instruction: 0xf0404f6d │ │ │ │ - vaddw.u8 q12, q2, d17 │ │ │ │ - blcc 0x2d1000 │ │ │ │ + vaddw.u8 q12, q2, d16 │ │ │ │ + blcc 0x2d0fa4 │ │ │ │ vpadd.i8 d2, d0, d7 │ │ │ │ - ldm pc, {r0, r1, r3, r4, r8, pc}^ @ │ │ │ │ - orrseq pc, r2, #19 │ │ │ │ - tsteq r9, r9, lsl r1 │ │ │ │ - tsteq r9, r9, lsl r1 │ │ │ │ - strteq r0, [sp], #-281 @ 0xfffffee7 │ │ │ │ - tsteq r9, r9, asr #7 │ │ │ │ - tsteq r9, r9, lsl r1 │ │ │ │ - tsteq r9, r9, lsl r1 │ │ │ │ - tsteq r9, r9, lsl r1 │ │ │ │ - tsteq r9, r9, lsl r1 │ │ │ │ - tsteq r9, r9, lsl r1 │ │ │ │ - tsteq r9, r9, lsl r1 │ │ │ │ - mvnseq r0, #1073741830 @ 0x40000006 │ │ │ │ - @ instruction: 0xf1b30362 │ │ │ │ + ldm pc, {r1, r3, r4, r8, pc}^ @ │ │ │ │ + orrseq pc, r0, #19 │ │ │ │ + tsteq r8, r8, lsl r1 │ │ │ │ + tsteq r8, r8, lsl r1 │ │ │ │ + strteq r0, [fp], #-280 @ 0xfffffee8 │ │ │ │ + tsteq r8, r7, asr #7 │ │ │ │ + tsteq r8, r8, lsl r1 │ │ │ │ + tsteq r8, r8, lsl r1 │ │ │ │ + tsteq r8, r8, lsl r1 │ │ │ │ + tsteq r8, r8, lsl r1 │ │ │ │ + tsteq r8, r8, lsl r1 │ │ │ │ + tsteq r8, r8, lsl r1 │ │ │ │ + mvnseq r0, #24, 2 │ │ │ │ + @ instruction: 0xf1b30360 │ │ │ │ @ instruction: 0xf0404f6f │ │ │ │ - vqadd.s8 q12, , │ │ │ │ + vqadd.s8 q12, , q14 │ │ │ │ vorr.i32 q8, #0 @ 0x00000000 │ │ │ │ eormi r0, r3, r0, lsl #7 │ │ │ │ vmlal.s q9, d0, d0[0] │ │ │ │ addsmi r0, r3, #128, 4 │ │ │ │ - andshi pc, r9, #0 │ │ │ │ - rschi pc, sl, r0, lsl #4 │ │ │ │ + andshi pc, r7, #0 │ │ │ │ + rschi pc, r9, r0, lsl #4 │ │ │ │ @ instruction: 0xf0002b40 │ │ │ │ - blcs 0x14e9660 │ │ │ │ - rschi pc, sl, r0, asr #32 │ │ │ │ + blcs 0x14e95fc │ │ │ │ + rschi pc, r9, r0, asr #32 │ │ │ │ strvc pc, [r1, #-1600] @ 0xfffff9c0 │ │ │ │ streq pc, [r1, #-705] @ 0xfffffd3f │ │ │ │ @ instruction: 0xf1b54025 │ │ │ │ @ instruction: 0xf0025f80 │ │ │ │ - vqsub.s8 d8, d0, d30 │ │ │ │ - @ instruction: 0xf5b58600 │ │ │ │ + vqsub.s8 d8, d0, d26 │ │ │ │ + @ instruction: 0xf5b585fe │ │ │ │ @ instruction: 0xf0026fa0 │ │ │ │ - vhsub.s8 d8, d1, d17 │ │ │ │ - @ instruction: 0xf5b58191 │ │ │ │ + vqsub.s8 d8, d1, d13 │ │ │ │ + @ instruction: 0xf5b5818e │ │ │ │ @ instruction: 0xf0027f00 │ │ │ │ - vhsub.s8 d8, d17, d28 │ │ │ │ - stccs 6, cr8, [r0, #-836] @ 0xfffffcbc │ │ │ │ - addshi pc, r1, #2 │ │ │ │ + vhsub.s8 d8, d17, d24 │ │ │ │ + stccs 6, cr8, [r0, #-816] @ 0xfffffcd0 │ │ │ │ + addhi pc, sp, #2 │ │ │ │ svcvc 0x0080f5b5 │ │ │ │ - sbchi pc, ip, r0, asr #32 │ │ │ │ - @ instruction: 0xf3c40923 │ │ │ │ - stcleq 0, cr4, [r1], #264 @ 0x108 │ │ │ │ - movweq pc, #32771 @ 0x8003 @ │ │ │ │ - movwmi r0, #14498 @ 0x38a2 │ │ │ │ + sbchi pc, fp, r0, asr #32 │ │ │ │ + vqdmulh.s q8, q10, d1[4] │ │ │ │ + stmiaeq r2!, {r1, r6, ip, sp} │ │ │ │ tstpeq r8, r1 @ p-variant is OBSOLETE │ │ │ │ - subcc pc, r2, r4, asr #7 │ │ │ │ - @ instruction: 0xf0024301 │ │ │ │ - vsubl.u8 q8, d4, d8 │ │ │ │ - vmla.i q8, q2, d2[0] │ │ │ │ - movwmi r5, #9217 @ 0x2401 │ │ │ │ - stmib sp, {r1, sl, fp, sp}^ │ │ │ │ - ldrtmi r1, [r0], -r6, lsl #4 │ │ │ │ - andeq pc, r0, #79 @ 0x4f │ │ │ │ - movwls sl, #35078 @ 0x8906 │ │ │ │ - @ instruction: 0xf004920a │ │ │ │ - stccs 1, cr8, [r3], {106} @ 0x6a │ │ │ │ - cmnphi r5, r4 @ p-variant is OBSOLETE │ │ │ │ - @ instruction: 0xf0042c01 │ │ │ │ - andls r8, r9, #-2147483627 @ 0x80000015 │ │ │ │ - mvnvs pc, #76546048 @ 0x4900000 │ │ │ │ - movweq pc, #25280 @ 0x62c0 @ │ │ │ │ - @ instruction: 0xf64e920b │ │ │ │ - vmvn.i32 q10, #2304 @ 0x00000900 │ │ │ │ - @ instruction: 0xf7ff020b │ │ │ │ - adds pc, sl, fp, lsl #18 │ │ │ │ - cmnpvs r5, #1325400064 @ p-variant is OBSOLETE @ 0x4f000000 │ │ │ │ - orreq pc, r0, #192, 4 │ │ │ │ - vst4.8 {d20-d23}, [pc :128], r3 │ │ │ │ - vmvn.i32 d22, #256 @ 0x00000100 │ │ │ │ - addsmi r0, r3, #128, 4 │ │ │ │ - rsbshi pc, pc, #0 │ │ │ │ - rscshi pc, fp, r0, lsl #4 │ │ │ │ - svcvs 0x0070f5b3 │ │ │ │ - strbthi pc, [r0], #0 @ │ │ │ │ - ldrbhi pc, [r0], #-512 @ 0xfffffe00 @ │ │ │ │ - svcvs 0x0060f5b3 │ │ │ │ - andhi pc, r1, #0 │ │ │ │ - svcvs 0x0064f5b3 │ │ │ │ - vst4.16 {d29,d31,d33,d35}, [pc :256], lr │ │ │ │ - vsubw.s8 , q8, d1 │ │ │ │ - eormi r0, r3, r1, lsl #6 │ │ │ │ - svccc 0x0080f5b3 │ │ │ │ - strhi pc, [sp, r1] │ │ │ │ - strhi pc, [r8, r0, lsl #4] │ │ │ │ - svcpl 0x0080f5b3 │ │ │ │ - strhi pc, [lr, -r1] │ │ │ │ - ldrbhi pc, [r2, #513] @ 0x201 @ │ │ │ │ - @ instruction: 0xf0012b00 │ │ │ │ - rsceq r8, r3, r4, lsl #13 │ │ │ │ - vmls.i , q2, d0[6] │ │ │ │ - movwcs r5, #513 @ 0x201 │ │ │ │ - stcleq 3, cr9, [r5], #40 @ 0x28 │ │ │ │ - @ instruction: 0xf64b930b │ │ │ │ - vrsra.s64 d22, d24, #64 │ │ │ │ - vbic.i32 d16, #49920 @ 0x0000c300 │ │ │ │ - bl 0x19767c │ │ │ │ - andls r0, r9, #134217730 @ 0x8000002 │ │ │ │ - streq pc, [r8, #-5] │ │ │ │ - b 0x1232998 │ │ │ │ - ldrtmi r0, [r0], -ip, lsl #10 │ │ │ │ - sbfxcs pc, r3, #17, #17 │ │ │ │ - strls r0, [r6, #-2339] @ 0xfffff6dd │ │ │ │ - movweq pc, #32771 @ 0x8003 @ │ │ │ │ - strbmi pc, [r2, #-964] @ 0xfffffc3c @ │ │ │ │ - streq pc, [pc], #-4 @ 0xc8598 │ │ │ │ - stmib sp, {r0, r1, r3, r5, r8, r9, lr}^ │ │ │ │ - @ instruction: 0xf7ff3407 │ │ │ │ - strd pc, [r4], #-197 @ 0xffffff3b │ │ │ │ - movtcs pc, #13252 @ 0x33c4 @ │ │ │ │ - subsle r2, r3, r7, lsl #22 │ │ │ │ - @ instruction: 0xf0002b0f │ │ │ │ - blcs 0x1e8960 │ │ │ │ - @ instruction: 0x4621d13a │ │ │ │ - stmib sp, {r1, r2, fp, sp, pc}^ │ │ │ │ - @ instruction: 0xf7fc550a │ │ │ │ - vrecps.f32 d31, d16, d27 │ │ │ │ - vorr.i32 , #4352 @ 0x00001100 │ │ │ │ - eormi r0, r3, r1, lsr #7 │ │ │ │ - vmlal.s q9, d1, d0[0] │ │ │ │ - stmdbls r9, {r7, r9} │ │ │ │ + stmdbeq r3!, {r0, r8, r9, lr} │ │ │ │ + subeq pc, r2, r4, asr #7 │ │ │ │ + andeq pc, r8, #2 │ │ │ │ + @ instruction: 0xf0034302 │ │ │ │ + vsubw.u8 q8, q2, d8 │ │ │ │ + vmla.i q10, q2, d2[0] │ │ │ │ + movwmi r5, #13313 @ 0x3401 │ │ │ │ + andne lr, r6, #3358720 @ 0x334000 │ │ │ │ + andcs r4, r0, #48, 12 @ 0x3000000 │ │ │ │ + @ instruction: 0x2c02a906 │ │ │ │ + andls r9, sl, #8, 6 @ 0x20000000 │ │ │ │ + msrhi SPSR_sxc, r4 │ │ │ │ + @ instruction: 0xf0042c03 │ │ │ │ + stccs 1, cr8, [r1], {114} @ 0x72 │ │ │ │ + cmpphi r3, r4 @ p-variant is OBSOLETE │ │ │ │ + @ instruction: 0xf6499209 │ │ │ │ + vqdmlal.s q11, d16, d1[4] │ │ │ │ + andls r0, fp, #402653184 @ 0x18000000 │ │ │ │ + andsmi pc, r9, #81788928 @ 0x4e00000 │ │ │ │ + andeq pc, fp, #192, 4 │ │ │ │ + @ instruction: 0xf90cf7ff │ │ │ │ + vst4.32 {d30-d33}, [pc :64], sl │ │ │ │ + vbic.i32 q11, #1280 @ 0x00000500 │ │ │ │ + eormi r0, r3, r0, lsl #7 │ │ │ │ + eorsvs pc, r1, #1325400064 @ 0x4f000000 │ │ │ │ + addeq pc, r0, #192, 4 │ │ │ │ @ instruction: 0xf0004293 │ │ │ │ - subcs r8, r0, #108, 6 @ 0xb0000001 │ │ │ │ - adceq pc, r0, #268435468 @ 0x1000000c │ │ │ │ + vqsub.s8 q4, q0, q15 │ │ │ │ + @ instruction: 0xf5b380fa │ │ │ │ + @ instruction: 0xf0006f70 │ │ │ │ + vqshl.s8 q4, , q8 │ │ │ │ + @ instruction: 0xf5b3844f │ │ │ │ + @ instruction: 0xf0006f60 │ │ │ │ + @ instruction: 0xf5b38200 │ │ │ │ + cmnle lr, r4, ror #30 │ │ │ │ + orrpl pc, r1, #1325400064 @ 0x4f000000 │ │ │ │ + movweq pc, #4800 @ 0x12c0 @ │ │ │ │ + @ instruction: 0xf5b34023 │ │ │ │ + @ instruction: 0xf0013f80 │ │ │ │ + vabd.s8 d8, d16, d10 │ │ │ │ + @ instruction: 0xf5b38786 │ │ │ │ + @ instruction: 0xf0015f80 │ │ │ │ + vabd.s8 d8, d1, d11 │ │ │ │ + blcs 0xe9c2c │ │ │ │ + strhi pc, [r0], r1 │ │ │ │ + strbtle r0, [r8], #-227 @ 0xffffff1d │ │ │ │ + andpl pc, r1, #196, 6 @ 0x10000003 │ │ │ │ + movwls r2, #41728 @ 0xa300 │ │ │ │ + movwls r0, #48357 @ 0xbce5 │ │ │ │ + teqpvs r8, #78643200 @ p-variant is OBSOLETE @ 0x4b00000 │ │ │ │ + teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ + mcrrcc 3, 12, pc, r2, cr4 @ │ │ │ │ + orreq lr, r2, #3072 @ 0xc00 │ │ │ │ + @ instruction: 0xf0059209 │ │ │ │ + stmdbge r6, {r3, r8, sl} │ │ │ │ + streq lr, [ip, #-2629] @ 0xfffff5bb │ │ │ │ + @ instruction: 0xf8d34630 │ │ │ │ + stmdbeq r3!, {r4, r5, r7, r8, r9, sl, sp} │ │ │ │ + @ instruction: 0xf0039506 │ │ │ │ + vsubw.u8 q8, q2, d8 │ │ │ │ + @ instruction: 0xf0044542 │ │ │ │ + @ instruction: 0x432b040f │ │ │ │ + strcc lr, [r7], #-2509 @ 0xfffff633 │ │ │ │ + ldc2l 7, cr15, [r6], #1020 @ 0x3fc │ │ │ │ + vmla.i q15, q2, d0[1] │ │ │ │ + blcs 0x291258 │ │ │ │ + blcs 0x4bc698 │ │ │ │ + rschi pc, sl, r0 │ │ │ │ + teqle sl, r4, lsl #22 │ │ │ │ + stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ + strpl lr, [sl, #-2509] @ 0xfffff633 │ │ │ │ + @ instruction: 0xffbaf7fc │ │ │ │ + cmppne r1, #64, 4 @ p-variant is OBSOLETE │ │ │ │ + @ instruction: 0x03a1f2c1 │ │ │ │ + subcs r4, r0, #35 @ 0x23 │ │ │ │ + addeq pc, r0, #268435468 @ 0x1000000c │ │ │ │ + addsmi r9, r3, #147456 @ 0x24000 │ │ │ │ + msrhi SPSR_fxc, #0 │ │ │ │ + vmlal.s q9, d1, d0[0] │ │ │ │ + addsmi r0, r3, #160, 4 │ │ │ │ + strbhi pc, [r1, #0]! @ │ │ │ │ + vmlal.s q9, d1, d0[0] │ │ │ │ + addsmi r0, r3, #32, 4 │ │ │ │ + ldcvs 1, cr13, [r3, #-116]! @ 0xffffff8c │ │ │ │ + @ instruction: 0xf8d34630 │ │ │ │ + @ instruction: 0xf41220a0 │ │ │ │ + andsle r6, r6, r0, ror pc │ │ │ │ + @ instruction: 0xf413685b │ │ │ │ + andsle r6, r2, r0, ror #30 │ │ │ │ + teqpvs r8, #78643200 @ p-variant is OBSOLETE @ 0x4b00000 │ │ │ │ + teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ + addeq lr, r1, #3072 @ 0xc00 │ │ │ │ + stmdbge r6, {r8, r9, sp} │ │ │ │ + subscs pc, r0, #13762560 @ 0xd20000 │ │ │ │ + @ instruction: 0xf878f7ff │ │ │ │ + subscs lr, r0, #6 │ │ │ │ + addeq pc, r0, #192, 4 │ │ │ │ @ instruction: 0xf0004293 │ │ │ │ - subcs r8, r0, #947912704 @ 0x38800000 │ │ │ │ - eoreq pc, r0, #268435468 @ 0x1000000c │ │ │ │ - @ instruction: 0xd11d4293 │ │ │ │ - @ instruction: 0x46306d33 │ │ │ │ - ldrdcs pc, [r0], r3 @ │ │ │ │ - svcvs 0x0070f412 │ │ │ │ - ldmdavs fp, {r1, r2, r4, ip, lr, pc}^ │ │ │ │ - svcvs 0x0060f413 │ │ │ │ - @ instruction: 0xf64bd012 │ │ │ │ - vrsra.s64 d22, d24, #64 │ │ │ │ - bl 0x1892dc │ │ │ │ - movwcs r0, #641 @ 0x281 │ │ │ │ - @ instruction: 0xf8d2a906 │ │ │ │ - @ instruction: 0xf7ff2250 │ │ │ │ - and pc, r6, r7, ror r8 @ │ │ │ │ - vmov.i32 q9, #0 @ 0x00000000 │ │ │ │ - addsmi r0, r3, #128, 4 │ │ │ │ - rschi pc, pc, r0 │ │ │ │ - blmi 0x2d0630 │ │ │ │ - blls 0x4a269c │ │ │ │ - @ instruction: 0xf04f405a │ │ │ │ - @ instruction: 0xf0440300 │ │ │ │ - @ instruction: 0xb01182ff │ │ │ │ - andcs r2, r0, #0, 2 │ │ │ │ - @ instruction: 0xf04f2300 │ │ │ │ - pop {sl, fp} │ │ │ │ - svclt 0x000083f0 │ │ │ │ + andcs r8, r0, lr, ror #1 │ │ │ │ + ldmdavs sl, {r0, r1, r2, r8, r9, fp, lr} │ │ │ │ + subsmi r9, sl, pc, lsl #22 │ │ │ │ + movweq pc, #79 @ 0x4f @ │ │ │ │ + rscshi pc, ip, #68 @ 0x44 │ │ │ │ + tstcs r0, r1, lsl r0 │ │ │ │ + movwcs r2, #512 @ 0x200 │ │ │ │ + stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ + mvnshi lr, #12386304 @ 0xbd0000 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ @ instruction: 0xf10002a7 │ │ │ │ movwcs r8, #838 @ 0x346 │ │ │ │ orrseq pc, r0, #268435468 @ 0x1000000c │ │ │ │ andeq lr, r3, #4, 20 @ 0x4000 │ │ │ │ svceq 0x0000f5b2 │ │ │ │ - sbcshi pc, r2, r1 │ │ │ │ + sbcshi pc, r0, r1 │ │ │ │ ldrbhi pc, [r1, #-512] @ 0xfffffe00 @ │ │ │ │ @ instruction: 0xf0012a00 │ │ │ │ - vst4. {d8-d11}, [r4 :128], r6 │ │ │ │ + vst4. {d8-d11}, [r4 :128], r4 │ │ │ │ @ instruction: 0xf5b373f0 │ │ │ │ - bicsle r7, r5, r0, lsl #31 │ │ │ │ + bicsle r7, r6, r0, lsl #31 │ │ │ │ @ instruction: 0xf8d36d33 │ │ │ │ @ instruction: 0xf41220a0 │ │ │ │ - sbcle r6, pc, r0, ror pc @ │ │ │ │ + sbcsle r6, r0, r0, ror pc │ │ │ │ ldmdavs r9, {r0, r2, r5, r6, r7, sl, fp}^ │ │ │ │ streq pc, [r8, #-5] │ │ │ │ movtcc pc, #9156 @ 0x23c4 @ │ │ │ │ stceq 3, cr4, [r3], #-116 @ 0xffffff8c │ │ │ │ cmnpvs r0, r1, lsl #8 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf0034698 │ │ │ │ @ instruction: 0xf004030d │ │ │ │ stmdbcs r0, {r0, r2, r3, r9} │ │ │ │ - blcs 0x438310 │ │ │ │ + blcs 0x4382b0 │ │ │ │ movwcs fp, #7948 @ 0x1f0c │ │ │ │ - bcs 0x4112b8 │ │ │ │ + bcs 0x411258 │ │ │ │ @ instruction: 0xf043bf08 │ │ │ │ - blcs 0xc92c4 │ │ │ │ - stccs 1, cr13, [r7, #-720] @ 0xfffffd30 │ │ │ │ - @ instruction: 0x4630d8b2 │ │ │ │ - mrc2 7, 0, pc, cr6, cr15, {7} │ │ │ │ + blcs 0xc9264 │ │ │ │ + stccs 1, cr13, [r7, #-724] @ 0xfffffd2c │ │ │ │ + @ instruction: 0x4630d8b3 │ │ │ │ + mrc2 7, 0, pc, cr8, cr15, {7} │ │ │ │ @ instruction: 0x4630b1d8 │ │ │ │ - @ instruction: 0xf8dcf01a │ │ │ │ + @ instruction: 0xf8d0f01a │ │ │ │ strhteq fp, [sp], #-24 @ 0xffffffe8 │ │ │ │ andne pc, r0, #196, 6 @ 0x10000003 │ │ │ │ strtmi r2, [r9], -r2, lsl #6 │ │ │ │ @ instruction: 0x46174630 │ │ │ │ - stc2 0, cr15, [lr], {26} │ │ │ │ + stc2 0, cr15, [r2], {26} │ │ │ │ @ instruction: 0xf0052800 │ │ │ │ - movwcs r8, #8839 @ 0x2287 │ │ │ │ + movwcs r8, #8837 @ 0x2285 │ │ │ │ stclne 6, cr4, [r9], #-232 @ 0xffffff18 │ │ │ │ @ instruction: 0xf01a4630 │ │ │ │ - stmdacs r0, {r0, r2, sl, fp, ip, sp, lr, pc} │ │ │ │ - rsbhi pc, sp, #5 │ │ │ │ + stmdacs r0, {r0, r3, r4, r5, r6, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ + rsbhi pc, fp, #5 │ │ │ │ @ instruction: 0xf7ff4630 │ │ │ │ - andcs pc, r1, sp, lsr #28 │ │ │ │ - vst1.32 {d30}, [pc :64], r1 │ │ │ │ + andcs pc, r1, pc, lsr #28 │ │ │ │ + vst1.32 {d30}, [pc :64], r2 │ │ │ │ vmvn.i32 q11, #0 @ 0x00000000 │ │ │ │ addsmi r0, r3, #128, 4 │ │ │ │ movshi pc, #0 │ │ │ │ rsbsvs pc, r4, #1325400064 @ 0x4f000000 │ │ │ │ addeq pc, r0, #192, 4 │ │ │ │ @ instruction: 0xf0004293 │ │ │ │ vst4.8 {d24,d26,d28,d30}, [pc :256], r8 │ │ │ │ vmlal.s q11, d0, d0[4] │ │ │ │ addsmi r0, r3, #128, 4 │ │ │ │ - svcge 0x007cf47f │ │ │ │ + svcge 0x007df47f │ │ │ │ vsubw.s8 q9, , d1 │ │ │ │ - b 0x1c933c │ │ │ │ + b 0x1c92dc │ │ │ │ @ instruction: 0xf1b20203 │ │ │ │ @ instruction: 0xf0015f80 │ │ │ │ - addsmi r8, sl, #56, 4 @ 0x80000003 │ │ │ │ - andshi pc, r9, #1 │ │ │ │ + addsmi r8, sl, #1610612739 @ 0x60000003 │ │ │ │ + andshi pc, r7, #1 │ │ │ │ mvneq pc, #4, 8 @ 0x4000000 │ │ │ │ @ instruction: 0xf0012a00 │ │ │ │ - @ instruction: 0xf5b381fa │ │ │ │ + @ instruction: 0xf5b381f8 │ │ │ │ @ instruction: 0xf0020fe0 │ │ │ │ - @ instruction: 0xf64b85d2 │ │ │ │ - vshl.s64 d22, d24, #0 │ │ │ │ + @ instruction: 0xf64b85d0 │ │ │ │ + vbic.i32 d22, #524288 @ 0x00080000 │ │ │ │ @ instruction: 0x46210533 │ │ │ │ @ instruction: 0xf7fca806 │ │ │ │ - bls 0x307b0c │ │ │ │ + bls 0x307aa4 │ │ │ │ stmdbge r6, {r0, r1, r3, r8, r9, fp, ip, pc} │ │ │ │ - bl 0x19a038 │ │ │ │ - bl 0x209484 │ │ │ │ + bl 0x199fd8 │ │ │ │ + bl 0x209424 │ │ │ │ @ instruction: 0xf8d30383 │ │ │ │ @ instruction: 0xf7fd2bc0 │ │ │ │ - smmul r2, r1, sp │ │ │ │ + smmul r3, r3, sp │ │ │ │ vqdmulh.s q8, q10, d3[4] │ │ │ │ @ instruction: 0xf0033242 │ │ │ │ vsubw.u8 q8, q2, d8 │ │ │ │ - b 0x119b7a4 │ │ │ │ + b 0x119b744 │ │ │ │ @ instruction: 0xf0140102 │ │ │ │ @ instruction: 0xf0405380 │ │ │ │ vst4.16 {d24,d26,d28,d30}, [pc :64], sl │ │ │ │ vmlal.s , d16, d0[0] │ │ │ │ eormi r0, r2, r0, lsr #4 │ │ │ │ vaddl.s8 q9, d16, d0 │ │ │ │ vaddl.u8 q8, d4, d16 │ │ │ │ @ instruction: 0xf0045500 │ │ │ │ addmi r0, r2, #2032 @ 0x7f0 │ │ │ │ strls r9, [sp, #-782] @ 0xfffffcf2 │ │ │ │ - ldrhi pc, [r0, -r0] │ │ │ │ + strhi pc, [pc, -r0] │ │ │ │ addvc pc, r0, pc, asr #8 │ │ │ │ eoreq pc, r0, r0, asr #5 │ │ │ │ @ instruction: 0xf0004282 │ │ │ │ - @ instruction: 0xf5b286ef │ │ │ │ + @ instruction: 0xf5b286ee │ │ │ │ @ instruction: 0xf47f1f00 │ │ │ │ - andcs sl, r1, #41, 30 @ 0xa4 │ │ │ │ + andcs sl, r1, #42, 30 @ 0xa8 │ │ │ │ @ instruction: 0xf64b920b │ │ │ │ - vrshr.s64 d22, d24, #64 │ │ │ │ - bl 0x1490b4 │ │ │ │ + vmvn.i32 d22, #2048 @ 0x00000800 │ │ │ │ + bl 0x149054 │ │ │ │ stmib sp, {r0, r2, r7, r9}^ │ │ │ │ ldrtmi ip, [r0], -r6, lsl #2 │ │ │ │ @ instruction: 0xf3c4a906 │ │ │ │ @ instruction: 0xf8cd54c0 │ │ │ │ @ instruction: 0xf8d2e020 │ │ │ │ movwls r2, #50224 @ 0xc430 │ │ │ │ strcc lr, [r9], #-2509 @ 0xfffff633 │ │ │ │ - @ instruction: 0xf93cf7fe │ │ │ │ - orrcs lr, r0, #4456448 @ 0x440000 │ │ │ │ + @ instruction: 0xf93ef7fe │ │ │ │ + orrcs lr, r0, #4718592 @ 0x480000 │ │ │ │ msreq CPSR_, #192, 4 │ │ │ │ - blcs 0xd88a0 │ │ │ │ + blcs 0xd8840 │ │ │ │ strthi pc, [r2], #0 │ │ │ │ svcne 0x0000f5b3 │ │ │ │ - svcge 0x0006f47f │ │ │ │ + svcge 0x0007f47f │ │ │ │ movwvc pc, #5696 @ 0x1640 @ │ │ │ │ movweq pc, #705 @ 0x2c1 @ │ │ │ │ vst4.8 {d20-d23}, [pc :128], r3 │ │ │ │ vsubl.s8 , d1, d0 │ │ │ │ addsmi r0, r3, #0, 4 │ │ │ │ - strbhi pc, [r8], r3 @ │ │ │ │ - eorshi pc, pc, r1, lsl #4 │ │ │ │ + strbhi pc, [r6], r3 @ │ │ │ │ + eorshi pc, sp, r1, lsl #4 │ │ │ │ svcvs 0x0040f5b3 │ │ │ │ - strbhi pc, [pc], r3 @ │ │ │ │ - strhi pc, [r3], #513 @ 0x201 │ │ │ │ + strbhi pc, [sp], r3 @ │ │ │ │ + strhi pc, [r0], #513 @ 0x201 │ │ │ │ svcvs 0x00a0f5b3 │ │ │ │ - strhi pc, [sl], r3 │ │ │ │ + strhi pc, [r8], r3 │ │ │ │ mvnshi pc, #805306368 @ 0x30000000 │ │ │ │ @ instruction: 0xf0032b00 │ │ │ │ - @ instruction: 0xf5b386ab │ │ │ │ + @ instruction: 0xf5b386a9 │ │ │ │ @ instruction: 0xf47f7f00 │ │ │ │ - strtmi sl, [r1], -r5, ror #29 │ │ │ │ + strtmi sl, [r1], -r6, ror #29 │ │ │ │ movwcs sl, #2054 @ 0x806 │ │ │ │ movwls r9, #45834 @ 0xb30a │ │ │ │ mrc2 7, 7, pc, cr8, cr12, {7} │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ - ldc2l 7, cr15, [r2, #-1016]! @ 0xfffffc08 │ │ │ │ - @ instruction: 0xf640e6d9 │ │ │ │ + ldc2l 7, cr15, [r4, #-1016]! @ 0xfffffc08 │ │ │ │ + @ instruction: 0xf640e6da │ │ │ │ vsubw.s8 , , d1 │ │ │ │ eormi r0, r3, r3, lsr r3 │ │ │ │ adcsvs pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ eorseq pc, r2, #268435468 @ 0x1000000c │ │ │ │ @ instruction: 0xf0024293 │ │ │ │ - vrshl.s8 q4, , q0 │ │ │ │ + vrshl.s8 q4, , q0 │ │ │ │ vst2.16 {d24-d27}, [pc :64], lr │ │ │ │ vrshr.s64 q11, q8, #63 │ │ │ │ addsmi r0, r3, #48, 4 │ │ │ │ - adcshi pc, pc, r3 │ │ │ │ - strbhi pc, [r1, #-512] @ 0xfffffe00 @ │ │ │ │ + adcshi pc, sp, r3 │ │ │ │ + strbhi pc, [r0, #-512] @ 0xfffffe00 @ │ │ │ │ addvs pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ eorseq pc, r0, #268435468 @ 0x1000000c │ │ │ │ @ instruction: 0xf0024293 │ │ │ │ - vmax.s8 d8, d1, d10 │ │ │ │ - addcs r8, r0, #1073741882 @ 0x4000003a │ │ │ │ + vmax.s8 d8, d1, d8 │ │ │ │ + addcs r8, r0, #-1073741767 @ 0xc0000039 │ │ │ │ eorseq pc, r0, #268435468 @ 0x1000000c │ │ │ │ @ instruction: 0xf0034293 │ │ │ │ - vst4. {d24-d27}, [pc :256], sl │ │ │ │ + vst4. {d24-d27}, [pc :256], r8 │ │ │ │ vsubl.s8 , d17, d0 │ │ │ │ addsmi r0, r3, #48, 4 │ │ │ │ - sbchi pc, sp, r3 │ │ │ │ + sbchi pc, fp, r3 │ │ │ │ vsubl.s8 q9, d1, d0 │ │ │ │ addsmi r0, r3, #48, 4 │ │ │ │ - mcrge 4, 5, pc, cr6, cr15, {3} @ │ │ │ │ + mcrge 4, 5, pc, cr7, cr15, {3} @ │ │ │ │ vabal.u8 , d4, d9 │ │ │ │ @ instruction: 0xf64b4581 │ │ │ │ - vrshr.s64 d22, d24, #64 │ │ │ │ - bl 0x1491bc │ │ │ │ - b 0x1489308 │ │ │ │ + vmvn.i32 d22, #2048 @ 0x00000800 │ │ │ │ + bl 0x14915c │ │ │ │ + b 0x14892a8 │ │ │ │ strls r4, [r8, #-3284] @ 0xfffff32c │ │ │ │ vmlal.u8 q8, d20, d21 │ │ │ │ movwcs r3, #3650 @ 0xe42 │ │ │ │ streq pc, [r8, #-5] │ │ │ │ svccs 0x0008f8d2 │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ stceq 0, cr15, [r8], {12} │ │ │ │ strbeq pc, [r2], #-964 @ 0xfffffc3c @ │ │ │ │ @ instruction: 0x0c0eea4c │ │ │ │ stmib sp, {r2, r3, r5, r8, r9, lr}^ │ │ │ │ @ instruction: 0xf8cd330a │ │ │ │ strls ip, [r7], #-24 @ 0xffffffe8 │ │ │ │ - @ instruction: 0xff96f7fd │ │ │ │ - vmax.s8 d30, d17, d1 │ │ │ │ + @ instruction: 0xff98f7fd │ │ │ │ + vmax.s8 d30, d17, d2 │ │ │ │ vsubl.s8 q8, d0, d1 │ │ │ │ - b 0x1c9138 │ │ │ │ + b 0x1c90d8 │ │ │ │ @ instruction: 0xf5b30302 │ │ │ │ @ instruction: 0xf0013f80 │ │ │ │ - vrshl.s8 q4, q14, q0 │ │ │ │ - @ instruction: 0xf5b3853c │ │ │ │ + vrshl.s8 q4, q13, q0 │ │ │ │ + @ instruction: 0xf5b3853b │ │ │ │ @ instruction: 0xf0015f80 │ │ │ │ - vmax.s8 d8, d17, d16 │ │ │ │ - blcs 0xe9800 │ │ │ │ - ldrthi pc, [r0], #1 @ │ │ │ │ + vmin.s8 d8, d17, d14 │ │ │ │ + blcs 0xe9794 │ │ │ │ + strthi pc, [lr], #1 │ │ │ │ movtne pc, #1028 @ 0x404 @ │ │ │ │ svcne 0x0040f5b3 │ │ │ │ - adchi pc, r4, r4 │ │ │ │ - ldrvs pc, [r8, #1611]! @ 0x64b │ │ │ │ + adchi pc, r2, r4 │ │ │ │ + ldrvs pc, [r8, #-1611]! @ 0xfffff9b5 │ │ │ │ ldreq pc, [r3, #-704]! @ 0xfffffd40 │ │ │ │ orrpl pc, r0, #20 │ │ │ │ - @ instruction: 0x81bef043 │ │ │ │ + @ instruction: 0x81bcf043 │ │ │ │ stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ movwls r2, #20992 @ 0x5200 │ │ │ │ andcs lr, sl, #3358720 @ 0x334000 │ │ │ │ mcr2 7, 2, pc, cr10, cr12, {7} @ │ │ │ │ stmdbge r6, {r0, r3, r9, fp, ip, pc} │ │ │ │ ldrtmi r9, [r0], -r5, lsl #22 │ │ │ │ addeq lr, r2, #5120 @ 0x1400 │ │ │ │ strbcs pc, [r0, #2258]! @ 0x8d2 @ │ │ │ │ - mrc2 7, 5, pc, cr12, cr14, {7} │ │ │ │ - vst1.16 {d30-d32}, [pc], fp │ │ │ │ + mrc2 7, 5, pc, cr14, cr14, {7} │ │ │ │ + vst1.16 {d30-d32}, [pc], ip │ │ │ │ vsubw.s8 , , d4 │ │ │ │ eormi r0, r3, r0, lsr #6 │ │ │ │ addpl pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ eoreq pc, r0, #192, 4 │ │ │ │ @ instruction: 0xf0024293 │ │ │ │ - vqsub.s8 q4, q8, q12 │ │ │ │ - @ instruction: 0xf5b38486 │ │ │ │ + vqsub.s8 q4, q8, q11 │ │ │ │ + @ instruction: 0xf5b38485 │ │ │ │ @ instruction: 0xf0025f84 │ │ │ │ - vcge.s8 q4, , q2 │ │ │ │ - blcs 0xfe0e93e0 │ │ │ │ - cmnphi r2, #2 @ p-variant is OBSOLETE │ │ │ │ + vcge.s8 q4, , q1 │ │ │ │ + blcs 0xfe0e9374 │ │ │ │ + cmnphi r0, #2 @ p-variant is OBSOLETE │ │ │ │ svcpl 0x0080f5b3 │ │ │ │ - tstphi r8, #2 @ p-variant is OBSOLETE │ │ │ │ + tstphi r6, #2 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf47f2b00 │ │ │ │ - andcs sl, r1, #720 @ 0x2d0 │ │ │ │ + andcs sl, r1, #736 @ 0x2e0 │ │ │ │ andseq pc, r0, #192, 4 │ │ │ │ movweq lr, #10756 @ 0x2a04 │ │ │ │ svcne 0x0080f5b3 │ │ │ │ - rsbshi pc, r1, #4 │ │ │ │ + rsbhi pc, pc, #4 │ │ │ │ @ instruction: 0xf0044293 │ │ │ │ - blcs 0xe9370 │ │ │ │ - addshi pc, r2, #4 │ │ │ │ + blcs 0xe9308 │ │ │ │ + addshi pc, r0, #4 │ │ │ │ stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ movwls r2, #41728 @ 0xa300 │ │ │ │ @ instruction: 0xf7fc930b │ │ │ │ - msreq CPSR_sxc, #1776 @ 0x6f0 │ │ │ │ - mrcge 5, 0, APSR_nzcv, cr4, cr15, {3} │ │ │ │ + msreq CPSR_sxc, #1744 @ 0x6d0 │ │ │ │ + mrcge 5, 0, APSR_nzcv, cr5, cr15, {3} │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ - blx 0x606a04 │ │ │ │ - stmdbeq r2!, {r0, r1, r2, r3, r9, sl, sp, lr, pc} │ │ │ │ + blx 0x6869a4 │ │ │ │ + stmdbeq r2!, {r4, r9, sl, sp, lr, pc} │ │ │ │ vsubw.s8 q9, , d31 │ │ │ │ vbic.i32 q8, #49408 @ 0x0000c100 │ │ │ │ eormi r4, r3, r2, asr #2 │ │ │ │ andeq pc, r8, #2 │ │ │ │ vsubw.u8 q10, q2, d10 │ │ │ │ @ instruction: 0xf1b33403 │ │ │ │ @ instruction: 0xf0001f20 │ │ │ │ - @ instruction: 0xf5b387e0 │ │ │ │ + @ instruction: 0xf5b387de │ │ │ │ @ instruction: 0xf0000fc0 │ │ │ │ - @ instruction: 0xf5b3876f │ │ │ │ + @ instruction: 0xf5b3876d │ │ │ │ @ instruction: 0xf47f1f00 │ │ │ │ - stmdbge r6, {r0, r1, r2, r4, r5, r6, r7, r8, sl, fp, sp, pc} │ │ │ │ + stmdbge r6, {r3, r4, r5, r6, r7, r8, sl, fp, sp, pc} │ │ │ │ movwcs r4, #9776 @ 0x2630 │ │ │ │ stmib sp, {r1, r2, r9, ip, pc}^ │ │ │ │ stmib sp, {r0, r1, r2, r8, r9, lr}^ │ │ │ │ strls r5, [fp, #-1289] @ 0xfffffaf7 │ │ │ │ - blx 0xff086a52 │ │ │ │ - tstcs pc, #985661440 @ 0x3ac00000 │ │ │ │ + blx 0xff1069f2 │ │ │ │ + tstcs pc, #236, 10 @ 0x3b000000 │ │ │ │ orrseq pc, r0, #192, 4 │ │ │ │ vaddl.u8 q10, d4, d19 │ │ │ │ - vqrdmlah.s , q2, d1[0] │ │ │ │ - @ instruction: 0xf5b312c1 │ │ │ │ + vmlal.u , d20, d1[0] │ │ │ │ + @ instruction: 0xf5b31e41 │ │ │ │ vmov.f32 d16, #-0.125 @ 0xbe000000 │ │ │ │ @ instruction: 0xf0015440 │ │ │ │ - vqsub.s8 d8, d16, d24 │ │ │ │ - @ instruction: 0xf5b387c9 │ │ │ │ + vqsub.s8 d8, d16, d21 │ │ │ │ + @ instruction: 0xf5b387c7 │ │ │ │ @ instruction: 0xf0010f00 │ │ │ │ - mulcs r1, r7, r2 │ │ │ │ + mulcs r1, r4, r2 │ │ │ │ addeq pc, r0, r0, asr #5 │ │ │ │ @ instruction: 0xf47f4283 │ │ │ │ - stmdbcs r4, {r0, r4, r6, r7, r8, sl, fp, sp, pc} │ │ │ │ - stclge 6, cr15, [lr, #252] @ 0xfc │ │ │ │ - bl 0x16d2b4 │ │ │ │ + stmdbcs r4, {r1, r4, r6, r7, r8, sl, fp, sp, pc} │ │ │ │ + stclge 6, cr15, [pc, #252] @ 0xc8b2c │ │ │ │ + bl 0x16d254 │ │ │ │ strls r0, [sl], #-654 @ 0xfffffd72 │ │ │ │ - ldrtvs pc, [r8], #1611 @ 0x64b @ │ │ │ │ + ldrtvs pc, [r8], #-1611 @ 0xfffff9b5 @ │ │ │ │ ldrteq pc, [r3], #-704 @ 0xfffffd40 @ │ │ │ │ @ instruction: 0x1c06e9cd │ │ │ │ streq lr, [r2], #2820 @ 0xb04 │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ @ instruction: 0xf8cd2340 │ │ │ │ @ instruction: 0xf8d4e024 │ │ │ │ strls r2, [fp, #-1168] @ 0xfffffb70 │ │ │ │ - blx 0xfe786ab2 │ │ │ │ - stcleq 5, cr14, [r3], #732 @ 0x2dc │ │ │ │ + blx 0xfe806a52 │ │ │ │ + stcleq 5, cr14, [r3], #736 @ 0x2e0 │ │ │ │ subcc pc, r2, #196, 6 @ 0x10000003 │ │ │ │ movweq pc, #32771 @ 0x8003 @ │ │ │ │ - ldcleq 0, cr15, [pc], #-16 @ 0xc8abc │ │ │ │ + ldcleq 0, cr15, [pc], #-16 @ 0xc8a5c │ │ │ │ @ instruction: 0xf0144313 │ │ │ │ @ instruction: 0xf0405280 │ │ │ │ - andls r8, lr, #-1275068414 @ 0xb4000002 │ │ │ │ + andls r8, lr, #172, 6 @ 0xb0000002 │ │ │ │ vrsubhn.i16 d16, q2, │ │ │ │ andls r5, sp, #0, 4 │ │ │ │ - stcge 5, cr15, [r4, #252]! @ 0xfc │ │ │ │ + stcge 5, cr15, [r5, #252]! @ 0xfc │ │ │ │ movwcs r9, #4871 @ 0x1307 │ │ │ │ vsubw.u8 , q2, d9 │ │ │ │ movwls r5, #41920 @ 0xa3c0 │ │ │ │ movtpl pc, #964 @ 0x3c4 @ │ │ │ │ @ instruction: 0xf64b930b │ │ │ │ - vrsra.s64 d22, d24, #64 │ │ │ │ + vbic.i32 d22, #2048 @ 0x00000800 │ │ │ │ stmdbge r6, {r0, r1, r4, r5, r8, r9} │ │ │ │ orreq lr, r2, #3072 @ 0xc00 │ │ │ │ vmvn.i32 d20, #-1073741824 @ 0xc0000000 │ │ │ │ @ instruction: 0xf8cd4403 │ │ │ │ strls ip, [r6], #-32 @ 0xffffffe0 │ │ │ │ strbcs pc, [r0], #-2259 @ 0xfffff72d @ │ │ │ │ movwls r2, #49922 @ 0xc302 │ │ │ │ - @ instruction: 0xffb2f7fd │ │ │ │ - strtmi lr, [r1], -r7, lsl #11 │ │ │ │ + @ instruction: 0xffb4f7fd │ │ │ │ + strtmi lr, [r1], -r8, lsl #11 │ │ │ │ stmib sp, {r1, r2, fp, sp, pc}^ │ │ │ │ @ instruction: 0xf7fc550a │ │ │ │ cmppcs r1, #448 @ p-variant is OBSOLETE @ 0x1c0 │ │ │ │ @ instruction: 0x03a1f2c1 │ │ │ │ vmlal.s q9, d1, d0[0] │ │ │ │ eormi r0, r3, r0, lsl #5 │ │ │ │ addsmi r9, r3, #147456 @ 0x24000 │ │ │ │ - ldrhi pc, [sp, #-0] │ │ │ │ + ldrhi pc, [ip, #-0] │ │ │ │ vmlal.s q9, d1, d0[0] │ │ │ │ addsmi r0, r3, #160, 4 │ │ │ │ - ldrbthi pc, [ip], #0 @ │ │ │ │ + ldrbthi pc, [fp], #0 @ │ │ │ │ vmlal.s q9, d1, d0[0] │ │ │ │ addsmi r0, r3, #32, 4 │ │ │ │ - stclge 4, cr15, [sl, #-508]! @ 0xfffffe04 │ │ │ │ + stclge 4, cr15, [fp, #-508]! @ 0xfffffe04 │ │ │ │ @ instruction: 0x46306d33 │ │ │ │ ldrdcs pc, [r0], r3 @ │ │ │ │ svcvs 0x0070f412 │ │ │ │ - stclge 4, cr15, [r2, #-252]! @ 0xffffff04 │ │ │ │ + stclge 4, cr15, [r3, #-252]! @ 0xffffff04 │ │ │ │ @ instruction: 0xf413685b │ │ │ │ @ instruction: 0xf43f6f60 │ │ │ │ - @ instruction: 0xf64bad5d │ │ │ │ - vrsra.s64 d22, d24, #64 │ │ │ │ - bl 0x189848 │ │ │ │ + @ instruction: 0xf64bad5e │ │ │ │ + vbic.i32 d22, #2048 @ 0x00000800 │ │ │ │ + bl 0x1897e8 │ │ │ │ movwcs r0, #641 @ 0x281 │ │ │ │ @ instruction: 0xf8d2a906 │ │ │ │ @ instruction: 0xf7fe2550 │ │ │ │ - ldrb pc, [r0, #-3521] @ 0xfffff23f @ │ │ │ │ + ldrb pc, [r1, #-3523] @ 0xfffff23d @ │ │ │ │ vsubw.s8 q9, q8, d0 │ │ │ │ @ instruction: 0xf3c40348 │ │ │ │ - vaddw.u8 , q2, d0 │ │ │ │ - @ instruction: 0xf0045200 │ │ │ │ - vbic.i32 q8, #13565952 @ 0x00cf0000 │ │ │ │ - eormi r4, r3, r2, lsl #24 │ │ │ │ + vsubl.u8 , d4, d0 │ │ │ │ + eormi r7, r3, r0, lsl #2 │ │ │ │ + ldrbeq pc, [pc, #-4]! @ 0xc8b3c @ │ │ │ │ + stcmi 3, cr15, [r2], {196} @ 0xc4 │ │ │ │ subcc pc, r2, r4, asr #7 │ │ │ │ - andls r9, sp, #-2147483645 @ 0x80000003 │ │ │ │ + smlabtcs sp, sp, r9, lr │ │ │ │ @ instruction: 0xf0002b00 │ │ │ │ - @ instruction: 0xf5b38369 │ │ │ │ + @ instruction: 0xf5b38368 │ │ │ │ @ instruction: 0xf47f2f00 │ │ │ │ - bl 0x1740a0 │ │ │ │ + bl 0x174044 │ │ │ │ strls r0, [r8, #-577] @ 0xfffffdbf │ │ │ │ - ldrvs pc, [r8, #1611]! @ 0x64b │ │ │ │ + ldrvs pc, [r8, #-1611]! @ 0xfffff9b5 │ │ │ │ ldreq pc, [r3, #-704]! @ 0xfffffd40 │ │ │ │ streq lr, [r2, #2821] @ 0xb05 │ │ │ │ stmib sp, {r0, r8, r9, sp}^ │ │ │ │ stmdbge r6, {r1, r2, lr, pc} │ │ │ │ movwls r4, #38448 @ 0x9630 │ │ │ │ strtcs pc, [r0], #-2261 @ 0xfffff72b │ │ │ │ strls r2, [ip, #-1282] @ 0xfffffafe │ │ │ │ strbpl pc, [r0, #964] @ 0x3c4 @ │ │ │ │ strbpl pc, [r0], #-964 @ 0xfffffc3c @ │ │ │ │ strls r9, [fp], #-1290 @ 0xfffffaf6 │ │ │ │ - @ instruction: 0xff48f7fd │ │ │ │ - stcleq 5, cr14, [r3], #116 @ 0x74 │ │ │ │ + @ instruction: 0xff4af7fd │ │ │ │ + stcleq 5, cr14, [r3], #120 @ 0x78 │ │ │ │ subcc pc, r2, #196, 6 @ 0x10000003 │ │ │ │ movweq pc, #32771 @ 0x8003 @ │ │ │ │ - rsbseq pc, pc, r4 │ │ │ │ + sbcpl pc, r0, r4, asr #7 │ │ │ │ vorr.i32 d20, #51712 @ 0x0000ca00 │ │ │ │ - vqrdmlah.s , q10, d0[0] │ │ │ │ strmi r5, [r7], -r0, asr #24 │ │ │ │ + cdpeq 0, 7, cr15, cr15, cr4, {0} │ │ │ │ orrpl pc, r0, #20 │ │ │ │ rschi pc, r6, #64 @ 0x40 │ │ │ │ strpl pc, [r0, #-964] @ 0xfffffc3c │ │ │ │ smlabtmi r3, r4, r3, pc @ │ │ │ │ @ instruction: 0xf014930e │ │ │ │ strls r0, [sp, #-896] @ 0xfffffc80 │ │ │ │ andne lr, r6, #3358720 @ 0x334000 │ │ │ │ - ldrbhi pc, [lr, #64] @ 0x40 @ │ │ │ │ - adcsvs pc, r8, #78643200 @ 0x4b00000 │ │ │ │ + eor pc, r0, sp, asr #17 │ │ │ │ + ldrbhi pc, [fp, #64] @ 0x40 @ │ │ │ │ + eorsvs pc, r8, #78643200 @ 0x4b00000 │ │ │ │ eorseq pc, r3, #192, 4 │ │ │ │ addeq lr, r5, #2048 @ 0x800 │ │ │ │ - stmdbge r6, {r3, ip, pc} │ │ │ │ + stmdbge r6, {r1, r3, ip, pc} │ │ │ │ strcs r4, [r1], #-1584 @ 0xfffff9d0 │ │ │ │ - eor pc, r8, sp, asr #17 │ │ │ │ - ldrtcs pc, [r0], #-2258 @ 0xfffff72e @ │ │ │ │ movwgt lr, #47565 @ 0xb9cd │ │ │ │ + ldrtcs pc, [r0], #-2258 @ 0xfffff72e @ │ │ │ │ @ instruction: 0xf7fd9409 │ │ │ │ - strbt pc, [ip], #3863 @ 0xf17 @ │ │ │ │ + strbt pc, [sp], #3865 @ 0xf19 @ │ │ │ │ vsubw.s8 q9, q8, d0 │ │ │ │ eormi r0, r3, r8, asr #6 │ │ │ │ - smlabtvc r0, r4, r3, pc @ │ │ │ │ andpl pc, r0, #196, 6 @ 0x10000003 │ │ │ │ + smlabtvc r0, r4, r3, pc @ │ │ │ │ stmib sp, {r7, r8, r9, fp, sp}^ │ │ │ │ @ instruction: 0xf47f210d │ │ │ │ - bl 0x173fec │ │ │ │ + bl 0x173f90 │ │ │ │ vmlal.u q8, d4, d1[0] │ │ │ │ movwls r4, #25346 @ 0x6302 │ │ │ │ movtcc pc, #9156 @ 0x23c4 @ │ │ │ │ @ instruction: 0xf0049307 │ │ │ │ movwls r0, #33663 @ 0x837f │ │ │ │ bicpl pc, r0, #196, 6 @ 0x10000003 │ │ │ │ strbpl pc, [r0], #-964 @ 0xfffffc3c @ │ │ │ │ @ instruction: 0xf64b940b │ │ │ │ - @ instruction: 0xf2c064b8 │ │ │ │ - bl 0x1c9d64 │ │ │ │ + vmvn.i32 d22, #524288 @ 0x00080000 │ │ │ │ + bl 0x1c9d04 │ │ │ │ movwls r0, #42114 @ 0xa482 │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ @ instruction: 0xf8d42300 │ │ │ │ strcs r2, [r1], #-1024 @ 0xfffffc00 │ │ │ │ strls r9, [r9], #-1036 @ 0xfffffbf4 │ │ │ │ - mcr2 7, 7, pc, cr8, cr13, {7} @ │ │ │ │ - ldcvs 4, cr14, [r3, #-756]! @ 0xfffffd0c │ │ │ │ + mcr2 7, 7, pc, cr10, cr13, {7} @ │ │ │ │ + ldcvs 4, cr14, [r3, #-760]! @ 0xfffffd08 │ │ │ │ @ instruction: 0xf8d34630 │ │ │ │ @ instruction: 0xf41220a0 │ │ │ │ @ instruction: 0xf43f6f70 │ │ │ │ - ldmdavs fp, {r0, r2, r4, r5, r7, sl, fp, sp, pc}^ │ │ │ │ + ldmdavs fp, {r1, r2, r4, r5, r7, sl, fp, sp, pc}^ │ │ │ │ svcvs 0x0060f413 │ │ │ │ - ldcge 4, cr15, [r0], #252 @ 0xfc │ │ │ │ - @ instruction: 0x63b8f64b │ │ │ │ + ldcge 4, cr15, [r1], #252 @ 0xfc │ │ │ │ + teqpvs r8, #78643200 @ p-variant is OBSOLETE @ 0x4b00000 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ addeq lr, r1, #3072 @ 0xc00 │ │ │ │ stmdbge r6, {r0, r1, r3, r5, r9, sl, lr} │ │ │ │ rsbcs pc, r0, #13762560 @ 0xd20000 │ │ │ │ - ldc2 7, cr15, [r4, #-1016] @ 0xfffffc08 │ │ │ │ - vst3.32 {d30-d32}, [pc :128], r3 │ │ │ │ + ldc2 7, cr15, [r6, #-1016] @ 0xfffffc08 │ │ │ │ + vst3.32 {d30-d32}, [pc :128], r4 │ │ │ │ vqdmlal.s , d16, d0[0] │ │ │ │ eormi r0, r3, r8, asr #6 │ │ │ │ - smlabtvc r0, r4, r3, pc @ │ │ │ │ andpl pc, r0, #196, 6 @ 0x10000003 │ │ │ │ - ldrbeq pc, [pc, #-4]! @ 0xc8cf8 @ │ │ │ │ + smlabtvc r0, r4, r3, pc @ │ │ │ │ + ldrbeq pc, [pc, #-4]! @ 0xc8c98 @ │ │ │ │ cdpmi 3, 0, cr15, cr2, cr4, {6} │ │ │ │ mcrrcc 3, 12, pc, r2, cr4 @ │ │ │ │ svcvc 0x0080f5b3 │ │ │ │ - andls r9, sp, #-2147483645 @ 0x80000003 │ │ │ │ - tstphi r0, #1 @ p-variant is OBSOLETE │ │ │ │ + tstls lr, sp, lsl #4 │ │ │ │ + movwhi pc, #57345 @ 0xe001 @ │ │ │ │ addvc pc, r0, pc, asr #8 │ │ │ │ andeq pc, r8, r0, asr #5 │ │ │ │ @ instruction: 0xf0014283 │ │ │ │ - blcs 0xfe0e98d4 │ │ │ │ - stcge 4, cr15, [r4], {127} @ 0x7f │ │ │ │ + blcs 0xfe0e986c │ │ │ │ + stcge 4, cr15, [r5], {127} @ 0x7f │ │ │ │ subeq lr, r1, #2048 @ 0x800 │ │ │ │ strbpl pc, [r0], #964 @ 0x3c4 @ │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ @ instruction: 0xf64b3409 │ │ │ │ - @ instruction: 0xf2c064b8 │ │ │ │ - bl 0x1c9e08 │ │ │ │ + vmvn.i32 d22, #524288 @ 0x00080000 │ │ │ │ + bl 0x1c9da8 │ │ │ │ stmdbge r6, {r1, r7, sl} │ │ │ │ stmib sp, {r4, r5, r9, sl, lr}^ │ │ │ │ strls lr, [r8, #-3078] @ 0xfffff3fa │ │ │ │ strcs pc, [r0], #-2260 @ 0xfffff72c │ │ │ │ stmib sp, {r0, sl, sp}^ │ │ │ │ @ instruction: 0xf7fd440b │ │ │ │ - strbt pc, [sl], #-3733 @ 0xfffff16b @ │ │ │ │ + strbt pc, [fp], #-3735 @ 0xfffff169 @ │ │ │ │ strvc pc, [r1, #-1600] @ 0xfffff9c0 │ │ │ │ streq pc, [r1, #-705] @ 0xfffffd3f │ │ │ │ @ instruction: 0xf1b54025 │ │ │ │ @ instruction: 0xf0015f80 │ │ │ │ - vabd.s8 q4, q8, q8 │ │ │ │ + vaba.s8 q4, q8, q7 │ │ │ │ @ instruction: 0xf5b58149 │ │ │ │ @ instruction: 0xf0026fc0 │ │ │ │ - vqadd.s8 d8, d16, d2 │ │ │ │ - @ instruction: 0xf5b5844e │ │ │ │ + vqadd.s8 d8, d16, d0 │ │ │ │ + @ instruction: 0xf5b5844d │ │ │ │ @ instruction: 0xf0017f00 │ │ │ │ - vabd.s8 q4, , │ │ │ │ - stccs 0, cr8, [r0, #-20] @ 0xffffffec │ │ │ │ - strbhi pc, [r3, -r1] @ │ │ │ │ + vabd.s8 q4, , │ │ │ │ + stccs 0, cr8, [r0, #-12] │ │ │ │ + strbhi pc, [r1, -r1] @ │ │ │ │ svcvc 0x0080f5b5 │ │ │ │ - mcrrge 4, 7, pc, ip, cr15 @ │ │ │ │ + mcrrge 4, 7, pc, sp, cr15 @ │ │ │ │ stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ movwls r2, #41728 @ 0xa300 │ │ │ │ @ instruction: 0xf7fc930b │ │ │ │ stmdals r9, {r0, r3, r4, r5, sl, fp, ip, sp, lr, pc} │ │ │ │ - adcsvs pc, r8, #78643200 @ 0x4b00000 │ │ │ │ + eorsvs pc, r8, #78643200 @ 0x4b00000 │ │ │ │ eorseq pc, r3, #192, 4 │ │ │ │ stmdbge r6, {r8, r9, sp} │ │ │ │ addeq lr, r0, #2048 @ 0x800 │ │ │ │ @ instruction: 0xf8d24630 │ │ │ │ @ instruction: 0xf7fe2cc8 │ │ │ │ - ldrt pc, [r6], #-3239 @ 0xfffff359 @ │ │ │ │ + ldrt pc, [r7], #-3241 @ 0xfffff357 @ │ │ │ │ svcvs 0x0074f5b3 │ │ │ │ - ldcge 4, cr15, [r2], #-508 @ 0xfffffe04 │ │ │ │ + ldcge 4, cr15, [r3], #-508 @ 0xfffffe04 │ │ │ │ addpl pc, r1, #1325400064 @ 0x4f000000 │ │ │ │ andeq pc, r1, #192, 4 │ │ │ │ movweq lr, #10756 @ 0x2a04 │ │ │ │ svccc 0x0080f5b3 │ │ │ │ - msrhi SPSR_fxc, #1 │ │ │ │ - cmnphi r9, #0, 4 @ p-variant is OBSOLETE │ │ │ │ + msrhi SPSR_fc, #1 │ │ │ │ + cmnphi r8, #0, 4 @ p-variant is OBSOLETE │ │ │ │ svcpl 0x0080f5b3 │ │ │ │ - rschi pc, r9, #1 │ │ │ │ - tstphi r7, r1, lsl #4 @ p-variant is OBSOLETE │ │ │ │ + rschi pc, r7, #1 │ │ │ │ + tstphi r4, r1, lsl #4 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf0012b00 │ │ │ │ - stmdbeq r3!, {r0, r1, r2, r8, sl, pc} │ │ │ │ + stmdbeq r3!, {r0, r2, r8, sl, pc} │ │ │ │ smlalbtmi pc, r2, r4, r3 @ │ │ │ │ movweq pc, #32771 @ 0x8003 @ │ │ │ │ movwmi r0, #48354 @ 0xbce2 │ │ │ │ andeq pc, r8, #2 │ │ │ │ smlalbtcc pc, r2, r4, r3 @ │ │ │ │ - ldrvs pc, [r8, #1611]! @ 0x64b │ │ │ │ + ldrvs pc, [r8, #-1611]! @ 0xfffff9b5 │ │ │ │ ldreq pc, [r3, #-704]! @ 0xfffffd40 │ │ │ │ vsubw.u8 q10, q2, d10 │ │ │ │ @ instruction: 0xf0045101 │ │ │ │ stmib sp, {r0, r1, r2, r3}^ │ │ │ │ rsceq r2, r7, r6, lsl #6 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ smlabteq r8, sp, r9, lr │ │ │ │ movwcc lr, #43469 @ 0xa9cd │ │ │ │ orreq lr, r1, r5, lsl #22 │ │ │ │ - strhi pc, [pc], r2, lsl #2 │ │ │ │ - bcs 0x10717c │ │ │ │ + strhi pc, [sp], r2, lsl #2 │ │ │ │ + bcs 0x10711c │ │ │ │ stmdbge r6, {r4, r5, r9, sl, lr} │ │ │ │ - @ instruction: 0xf8a6f7ff │ │ │ │ + @ instruction: 0xf8a8f7ff │ │ │ │ @ instruction: 0xf47f2800 │ │ │ │ @ instruction: 0xf404ac60 │ │ │ │ @ instruction: 0xf5b31340 │ │ │ │ @ instruction: 0xf47f1f40 │ │ │ │ - strtmi sl, [r1], -sp, ror #23 │ │ │ │ + strtmi sl, [r1], -lr, ror #23 │ │ │ │ movwcs sl, #2054 @ 0x806 │ │ │ │ movwls r9, #45834 @ 0xb30a │ │ │ │ - blx 0xff306e50 │ │ │ │ - bl 0x211a68 │ │ │ │ + blx 0xff306df0 │ │ │ │ + bl 0x211a08 │ │ │ │ stmdbge r6, {r0, r1, r7, r8, sl} │ │ │ │ movwls r4, #38448 @ 0x9630 │ │ │ │ - bcs 0x9071c4 │ │ │ │ - @ instruction: 0xf88cf7ff │ │ │ │ - bllt 0xff7c6e74 │ │ │ │ + bcs 0x907164 │ │ │ │ + @ instruction: 0xf88ef7ff │ │ │ │ + bllt 0xff806e14 │ │ │ │ movwne pc, #4100 @ 0x1004 @ │ │ │ │ @ instruction: 0xf0002b01 │ │ │ │ - @ instruction: 0xf5b38582 │ │ │ │ + @ instruction: 0xf5b38580 │ │ │ │ @ instruction: 0xf0003f80 │ │ │ │ - blcs 0xea3d0 │ │ │ │ - blge 0xff48608c │ │ │ │ + blcs 0xea368 │ │ │ │ + blge 0xff4c602c │ │ │ │ mvnseq pc, #4, 8 @ 0x4000000 │ │ │ │ setend le │ │ │ │ - @ instruction: 0xf5b3878d │ │ │ │ + @ instruction: 0xf5b3878b │ │ │ │ @ instruction: 0xf0020fd8 │ │ │ │ - vst1.8 {d8-d10}, [r4 :256], r2 │ │ │ │ + vst1.8 {d8-d10}, [r4 :256], r0 │ │ │ │ @ instruction: 0xf5b303e0 │ │ │ │ @ instruction: 0xf0030fc0 │ │ │ │ - @ instruction: 0xf5b38289 │ │ │ │ + @ instruction: 0xf5b38287 │ │ │ │ @ instruction: 0xf0020fe0 │ │ │ │ - @ instruction: 0xf64b8766 │ │ │ │ - vshl.s64 d22, d24, #0 │ │ │ │ + @ instruction: 0xf64b8764 │ │ │ │ + vbic.i32 d22, #524288 @ 0x00080000 │ │ │ │ @ instruction: 0x46210533 │ │ │ │ @ instruction: 0xf7fca806 │ │ │ │ - blls 0x3c731c │ │ │ │ + blls 0x3c72bc │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ orreq lr, r3, #5120 @ 0x1400 │ │ │ │ mcrrcs 8, 13, pc, r8, cr3 @ │ │ │ │ - @ instruction: 0xf968f7fd │ │ │ │ - bllt 0xfeb46ed8 │ │ │ │ + @ instruction: 0xf96af7fd │ │ │ │ + bllt 0xfeb86e78 │ │ │ │ movwne pc, #4100 @ 0x1004 @ │ │ │ │ svccc 0x0080f5b3 │ │ │ │ - strthi pc, [r8], r0 │ │ │ │ + strthi pc, [r6], r0 │ │ │ │ svcne 0x0001f1b3 │ │ │ │ - ldrbthi pc, [pc], -r0 @ │ │ │ │ + ldrbthi pc, [sp], -r0 @ │ │ │ │ @ instruction: 0xf0002b00 │ │ │ │ - @ instruction: 0x462185ff │ │ │ │ + @ instruction: 0x462185fd │ │ │ │ movwcs sl, #2054 @ 0x806 │ │ │ │ movwcc lr, #43469 @ 0xa9cd │ │ │ │ - blx 0xfec86ef4 │ │ │ │ + blx 0xfec86e94 │ │ │ │ orrpl pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ teqpeq r0, #192, 4 @ p-variant is OBSOLETE │ │ │ │ ldmib sp, {r2, r3, r4, lr}^ │ │ │ │ @ instruction: 0xf5b41506 │ │ │ │ ldmib sp, {r6, r8, r9, sl, fp, ip}^ │ │ │ │ @ instruction: 0xf0020208 │ │ │ │ - addsmi r8, ip, #-1073741770 @ 0xc0000036 │ │ │ │ - blge 0xfe206120 │ │ │ │ + addsmi r8, ip, #1073741878 @ 0x40000036 │ │ │ │ + blge 0xfe2460c0 │ │ │ │ tstle r5, r2, lsl #20 │ │ │ │ @ instruction: 0xf43f42a9 │ │ │ │ - addmi sl, r1, #130048 @ 0x1fc00 │ │ │ │ - blge 0x2006030 │ │ │ │ - @ instruction: 0x63b8f64b │ │ │ │ + addmi sl, r1, #128, 22 @ 0x20000 │ │ │ │ + blge 0x2045fd0 │ │ │ │ + teqpvs r8, #78643200 @ p-variant is OBSOLETE @ 0x4b00000 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ addeq lr, r2, #3072 @ 0xc00 │ │ │ │ movwcs sl, #2310 @ 0x906 │ │ │ │ @ instruction: 0xf8d24630 │ │ │ │ @ instruction: 0xf7fe28e0 │ │ │ │ - @ instruction: 0xf7fffbdf │ │ │ │ - @ instruction: 0xf44fbb6e │ │ │ │ + @ instruction: 0xf7fffbe1 │ │ │ │ + @ instruction: 0xf44fbb6f │ │ │ │ vsubl.s8 , d1, d16 │ │ │ │ addsmi r0, r3, #805306371 @ 0x30000003 │ │ │ │ - sbcshi pc, fp, #2 │ │ │ │ - orrhi pc, r1, #0, 4 │ │ │ │ + sbcshi pc, r9, #2 │ │ │ │ + orrhi pc, r0, #0, 4 │ │ │ │ vsubl.s8 q9, d17, d0 │ │ │ │ addsmi r0, r3, #805306371 @ 0x30000003 │ │ │ │ - rscshi pc, r1, #2 │ │ │ │ - strhi pc, [sp, -r0, lsl #4]! │ │ │ │ + rschi pc, pc, #2 │ │ │ │ + strhi pc, [fp, -r0, lsl #4]! │ │ │ │ rscsvs pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ eorseq pc, r2, #268435468 @ 0x1000000c │ │ │ │ @ instruction: 0xf0024293 │ │ │ │ - andcs r8, r0, #1778384896 @ 0x6a000000 │ │ │ │ + andcs r8, r0, #104, 8 @ 0x68000000 │ │ │ │ eorseq pc, r3, #268435468 @ 0x1000000c │ │ │ │ @ instruction: 0xf0024293 │ │ │ │ - vst3.16 {d24-d26}, [pc], r7 │ │ │ │ + vst3.16 {d24-d26}, [pc], r5 │ │ │ │ vrshr.s64 q11, q0, #63 │ │ │ │ addsmi r0, r3, #536870915 @ 0x20000003 │ │ │ │ - blge 0x1306198 │ │ │ │ + blge 0x1346138 │ │ │ │ @ instruction: 0x46306d33 │ │ │ │ ldrdcs pc, [r0], r3 @ │ │ │ │ svcvs 0x0070f412 │ │ │ │ - blge 0x11060a8 │ │ │ │ + blge 0x1146048 │ │ │ │ @ instruction: 0xf413685b │ │ │ │ @ instruction: 0xf43f6f60 │ │ │ │ - strls sl, [r9, #-2875] @ 0xfffff4c5 │ │ │ │ + strls sl, [r9, #-2876] @ 0xfffff4c4 │ │ │ │ strmi pc, [r1, #964] @ 0x3c4 │ │ │ │ - adcsvs pc, r8, #78643200 @ 0x4b00000 │ │ │ │ + eorsvs pc, r8, #78643200 @ 0x4b00000 │ │ │ │ eorseq pc, r3, #192, 4 │ │ │ │ addeq lr, r5, #2048 @ 0x800 │ │ │ │ vldmiami r4, {s29-s107} │ │ │ │ stmiaeq r5!, {r3, r8, sl, ip, pc} │ │ │ │ cdpcc 3, 4, cr15, cr2, cr4, {6} │ │ │ │ @ instruction: 0xf0052300 │ │ │ │ @ instruction: 0xf8d20508 │ │ │ │ stmdbge r6, {r3, r4, r5, r6, r7, r8, r9, sl, fp, sp} │ │ │ │ stceq 0, cr15, [r8], {12} │ │ │ │ strbeq pc, [r2], #-964 @ 0xfffffc3c @ │ │ │ │ @ instruction: 0x0c0eea4c │ │ │ │ stmib sp, {r2, r3, r5, r8, r9, lr}^ │ │ │ │ @ instruction: 0xf8cd330a │ │ │ │ strls ip, [r7], #-24 @ 0xffffffe8 │ │ │ │ - stc2 7, cr15, [ip], #-1012 @ 0xfffffc0c │ │ │ │ - bllt 0x6c6ffc │ │ │ │ + stc2 7, cr15, [lr], #-1012 @ 0xfffffc0c │ │ │ │ + bllt 0x706f9c │ │ │ │ bicvs pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ movweq pc, #705 @ 0x2c1 @ │ │ │ │ @ instruction: 0xf001429d │ │ │ │ - vmin.s8 q4, q0, │ │ │ │ - vst2.16 {d24-d27}, [pc :128], r5 │ │ │ │ + vmin.s8 q4, q0, │ │ │ │ + vst2.16 {d24-d27}, [pc :128], r4 │ │ │ │ vsubw.s8 q11, , d0 │ │ │ │ addsmi r0, sp, #0, 6 │ │ │ │ - ldrthi pc, [r3], r1 @ │ │ │ │ - strhi pc, [ip, #513]! @ 0x201 │ │ │ │ + ldrthi pc, [r1], r1 @ │ │ │ │ + strhi pc, [sl, #513]! @ 0x201 │ │ │ │ orrvc pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ movweq pc, #705 @ 0x2c1 @ │ │ │ │ @ instruction: 0xf001429d │ │ │ │ - vst1.16 {d24-d26}, [pc :128], r5 │ │ │ │ + vst1.16 {d24-d26}, [pc :128], r3 │ │ │ │ vsubw.s8 , , d0 │ │ │ │ addsmi r0, sp, #0, 6 │ │ │ │ - bge 0xffe8623c │ │ │ │ + bge 0xffec61dc │ │ │ │ stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ movwls r2, #41728 @ 0xa300 │ │ │ │ @ instruction: 0xf7fc930b │ │ │ │ stmdals r9, {r0, r1, r5, r6, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ - adcsvs pc, r8, #78643200 @ 0x4b00000 │ │ │ │ + eorsvs pc, r8, #78643200 @ 0x4b00000 │ │ │ │ eorseq pc, r3, #192, 4 │ │ │ │ stmdbge r6, {r8, r9, sp} │ │ │ │ addeq lr, r0, #2048 @ 0x800 │ │ │ │ @ instruction: 0xf8d24630 │ │ │ │ @ instruction: 0xf7fe2d88 │ │ │ │ - @ instruction: 0xf7fffb51 │ │ │ │ - vst1.64 {d27-d28}, [pc :128], r0 │ │ │ │ + @ instruction: 0xf7fffb53 │ │ │ │ + vst1.64 {d27-d28}, [pc :128], r1 │ │ │ │ vsubw.s8 q11, , d16 │ │ │ │ addsmi r0, sp, #0, 6 │ │ │ │ - strbhi pc, [r6], #1 @ │ │ │ │ + strbhi pc, [r4], #1 @ │ │ │ │ movvs pc, #1325400064 @ 0x4f000000 │ │ │ │ movweq pc, #705 @ 0x2c1 @ │ │ │ │ vqsub.s8 d4, d16, d13 │ │ │ │ - vst2.16 {d24-d27}, [pc :64], sl │ │ │ │ + vst2.16 {d24-d27}, [pc :64], r9 │ │ │ │ vsubw.s8 , , d0 │ │ │ │ addsmi r0, sp, #0, 6 │ │ │ │ mvnshi pc, #1 │ │ │ │ orrvs pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ movweq pc, #705 @ 0x2c1 @ │ │ │ │ @ instruction: 0xf001429d │ │ │ │ - vst2. {d24-d27}, [pc :64], fp │ │ │ │ + vst2. {d24-d27}, [pc :64], r9 │ │ │ │ vsubw.s8 , , d0 │ │ │ │ addsmi r0, sp, #0, 6 │ │ │ │ - bge 0xff0062b0 │ │ │ │ + bge 0xff046250 │ │ │ │ movtne pc, #1044 @ 0x414 @ │ │ │ │ - bge 0xfef062b8 │ │ │ │ + bge 0xfef46258 │ │ │ │ vldmiami r4, {s29-s107} │ │ │ │ cdpcc 3, 4, cr15, cr2, cr4, {6} │ │ │ │ @ instruction: 0xf00c0922 │ │ │ │ - b 0x13cc0ec │ │ │ │ + b 0x13cc08c │ │ │ │ stmiaeq r5!, {r1, r2, r3, sl, fp} │ │ │ │ andeq pc, r8, #2 │ │ │ │ andsgt pc, r8, sp, asr #17 │ │ │ │ mcrreq 3, 12, pc, r2, cr4 @ │ │ │ │ strbmi pc, [r2], #-964 @ 0xfffffc3c @ │ │ │ │ movwls r4, #37652 @ 0x9314 │ │ │ │ movwcs sl, #2310 @ 0x906 │ │ │ │ stmib sp, {r4, r5, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf005330a │ │ │ │ @ instruction: 0xf6490508 │ │ │ │ vqdmlal.s , d16, d1[4] │ │ │ │ vcgt.s8 d16, d15, d6 │ │ │ │ - vmlal.s , d0, d1[6] │ │ │ │ - b 0x1209930 │ │ │ │ + vsubl.s8 , d0, d9 │ │ │ │ + b 0x12098d0 │ │ │ │ strls r0, [r8], #-1292 @ 0xfffffaf4 │ │ │ │ @ instruction: 0xf7fe9507 │ │ │ │ - @ instruction: 0xf7fffaff │ │ │ │ - @ instruction: 0xf5b2ba8e │ │ │ │ + @ instruction: 0xf7fffb01 │ │ │ │ + @ instruction: 0xf5b2ba8f │ │ │ │ @ instruction: 0xf0000f10 │ │ │ │ - addsmi r8, sl, #-939524094 @ 0xc8000002 │ │ │ │ - bge 0xfe28631c │ │ │ │ + addsmi r8, sl, #176, 6 @ 0xc0000002 │ │ │ │ + bge 0xfe2c62bc │ │ │ │ stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ - @ instruction: 0xf86af7fc │ │ │ │ + @ instruction: 0xf86cf7fc │ │ │ │ andcc lr, r6, #3620864 @ 0x374000 │ │ │ │ @ instruction: 0xf43f429a │ │ │ │ - ldmib sp, {r0, r2, r3, r4, r5, r6, r9, fp, sp, pc}^ │ │ │ │ + ldmib sp, {r1, r2, r3, r4, r5, r6, r9, fp, sp, pc}^ │ │ │ │ @ instruction: 0xf64b100a │ │ │ │ - vrsra.s64 d22, d24, #64 │ │ │ │ - bls 0x309e0c │ │ │ │ + vbic.i32 d22, #2048 @ 0x00000800 │ │ │ │ + bls 0x309dac │ │ │ │ streq lr, [r0], #2817 @ 0xb01 │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ addeq lr, r4, #2048 @ 0x800 │ │ │ │ orreq lr, r2, #3072 @ 0xc00 │ │ │ │ orrcs pc, r0, #13828096 @ 0xd30000 │ │ │ │ - blx 0xfed87152 │ │ │ │ - blt 0x1b47158 │ │ │ │ + blx 0xfee070f2 │ │ │ │ + blt 0x1b870f8 │ │ │ │ @ instruction: 0xf10002e5 │ │ │ │ - @ instruction: 0xf41484a1 │ │ │ │ + @ instruction: 0xf414849f │ │ │ │ @ instruction: 0xf0402300 │ │ │ │ - bleq 0xa2a32c │ │ │ │ + bleq 0xa2a2c4 │ │ │ │ stmib sp, {r1, r5, r6, r8, sl, fp}^ │ │ │ │ @ instruction: 0xf005330a │ │ │ │ @ instruction: 0xf0040570 │ │ │ │ @ instruction: 0xf002030f │ │ │ │ tstmi sp, #128, 4 │ │ │ │ rsbmi r0, sl, r3, ror #25 │ │ │ │ andls sl, r7, #98304 @ 0x18000 │ │ │ │ vmvn.i32 d20, #-1073741824 @ 0xc0000000 │ │ │ │ @ instruction: 0xf0032203 │ │ │ │ andls r0, r8, #8, 6 @ 0x20000000 │ │ │ │ subne pc, r0, #196, 6 @ 0x10000003 │ │ │ │ strbcc pc, [r2], #-964 @ 0xfffffc3c @ │ │ │ │ @ instruction: 0x43239209 │ │ │ │ @ instruction: 0xf7fe9306 │ │ │ │ - @ instruction: 0xf7fffe47 │ │ │ │ - vldmdbvs r3!, {s22-s87} │ │ │ │ + @ instruction: 0xf7fffe49 │ │ │ │ + vldmdbvs r3!, {s22-s88} │ │ │ │ @ instruction: 0xf8d34630 │ │ │ │ @ instruction: 0xf41220a0 │ │ │ │ @ instruction: 0xf43f6f70 │ │ │ │ - ldmdavs fp, {r0, r3, r4, r5, r9, fp, sp, pc}^ │ │ │ │ + ldmdavs fp, {r1, r3, r4, r5, r9, fp, sp, pc}^ │ │ │ │ svcvs 0x0060f413 │ │ │ │ - bge 0xe062c0 │ │ │ │ - @ instruction: 0x63b8f64b │ │ │ │ + bge 0xe46260 │ │ │ │ + teqpvs r8, #78643200 @ p-variant is OBSOLETE @ 0x4b00000 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ addeq lr, r1, #3072 @ 0xc00 │ │ │ │ stmdbge r6, {r8, r9, sp} │ │ │ │ rsbscs pc, r0, #13762560 @ 0xd20000 │ │ │ │ - blx 0xfe7071d4 │ │ │ │ - blt 0xac71dc │ │ │ │ + blx 0xfe787174 │ │ │ │ + blt 0xb0717c │ │ │ │ @ instruction: 0xf3c40923 │ │ │ │ @ instruction: 0xf0034142 │ │ │ │ @ instruction: 0xf4140308 │ │ │ │ - b 0x118e410 │ │ │ │ + b 0x118e3b0 │ │ │ │ @ instruction: 0xf0000301 │ │ │ │ - @ instruction: 0xf5b48633 │ │ │ │ + @ instruction: 0xf5b48631 │ │ │ │ @ instruction: 0xf47f1f80 │ │ │ │ - addsmi sl, r3, #94208 @ 0x17000 │ │ │ │ - bge 0x606300 │ │ │ │ + addsmi sl, r3, #24, 20 @ 0x18000 │ │ │ │ + bge 0x6462a0 │ │ │ │ movwcs lr, #27085 @ 0x69cd │ │ │ │ - adcsvs pc, r8, #78643200 @ 0x4b00000 │ │ │ │ + eorsvs pc, r8, #78643200 @ 0x4b00000 │ │ │ │ eorseq pc, r3, #192, 4 │ │ │ │ - bl 0x17362c │ │ │ │ - ldrtmi r0, [r0], -ip, lsl #5 │ │ │ │ - @ instruction: 0xf8cd2302 │ │ │ │ - stmib sp, {r5, sp, lr, pc}^ │ │ │ │ - @ instruction: 0xf8d2c709 │ │ │ │ - strls r2, [fp, #-1416] @ 0xfffffa78 │ │ │ │ - @ instruction: 0xf86cf7fd │ │ │ │ - ldmiblt pc!, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ @ │ │ │ │ - @ instruction: 0xf3c40922 │ │ │ │ - @ instruction: 0xf0024142 │ │ │ │ - vsubl.u8 q8, d4, d8 │ │ │ │ - movwmi r5, #44608 @ 0xae40 │ │ │ │ - bicpl pc, r0, r4, asr #7 │ │ │ │ - strne pc, [r8], #1044 @ 0x414 │ │ │ │ - ldrbhi pc, [r3, #0]! @ │ │ │ │ - svcne 0x0080f5b4 │ │ │ │ - stmibge ip!, {r0, r1, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc}^ │ │ │ │ - @ instruction: 0xf43f429a │ │ │ │ - stmib sp, {r0, r3, r5, r6, r7, r8, fp, sp, pc}^ │ │ │ │ - @ instruction: 0xf64b3206 │ │ │ │ - vrshr.s64 d22, d24, #64 │ │ │ │ - tstls r8, r3, lsr r2 │ │ │ │ - addeq lr, lr, #2048 @ 0x800 │ │ │ │ + bl 0x16d1d4 │ │ │ │ + stmdbge r6, {r2, r3, r7, r9} │ │ │ │ + movwcs r4, #9776 @ 0x2630 │ │ │ │ + @ instruction: 0xce09e9cd │ │ │ │ + strcs pc, [r8, #2258] @ 0x8d2 │ │ │ │ + @ instruction: 0xf7fd950b │ │ │ │ + @ instruction: 0xf7fff86f │ │ │ │ + stmdbeq r2!, {r0, r9, fp, ip, sp, pc} │ │ │ │ + smlalbtmi pc, r2, r4, r3 @ │ │ │ │ + andeq pc, r8, #2 │ │ │ │ + cdppl 3, 4, cr15, cr0, cr4, {6} │ │ │ │ + vsubw.u8 q10, q2, d10 │ │ │ │ + @ instruction: 0xf41451c0 │ │ │ │ + @ instruction: 0xf0001488 │ │ │ │ + @ instruction: 0xf5b485f2 │ │ │ │ + @ instruction: 0xf47f1f80 │ │ │ │ + addsmi sl, sl, #3899392 @ 0x3b8000 │ │ │ │ + stmibge fp!, {r0, r1, r2, r3, r4, r5, sl, ip, sp, lr, pc}^ │ │ │ │ + andcc lr, r6, #3358720 @ 0x334000 │ │ │ │ + eorsvs pc, r8, #78643200 @ 0x4b00000 │ │ │ │ + eorseq pc, r3, #192, 4 │ │ │ │ + bl 0x16d628 │ │ │ │ + stmdbge r6, {r1, r2, r3, r7, r9} │ │ │ │ + movwcs r4, #13872 @ 0x3630 │ │ │ │ + @ instruction: 0xec09e9cd │ │ │ │ + ldrcs pc, [r8, #2258] @ 0x8d2 │ │ │ │ + @ instruction: 0xf7fd950b │ │ │ │ + @ instruction: 0xf7fff845 │ │ │ │ + bl 0x177980 │ │ │ │ + strls r0, [r8, #-577] @ 0xfffffdbf │ │ │ │ + ldrvs pc, [r8, #-1611]! @ 0xfffff9b5 │ │ │ │ + ldreq pc, [r3, #-704]! @ 0xfffffd40 │ │ │ │ + streq lr, [r2, #2821] @ 0xb05 │ │ │ │ + andgt lr, r6, sp, asr #19 │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ - stmib sp, {r0, r1, r8, r9, sp}^ │ │ │ │ - @ instruction: 0xf8d2ec09 │ │ │ │ - strls r2, [fp, #-1432] @ 0xfffffa68 │ │ │ │ - @ instruction: 0xf842f7fd │ │ │ │ - ldmiblt r5, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ - subeq lr, r1, #2048 @ 0x800 │ │ │ │ - @ instruction: 0xf64b9508 │ │ │ │ - vshl.s64 d22, d24, #0 │ │ │ │ - bl 0x20a760 │ │ │ │ - stmib sp, {r1, r7, r8, sl}^ │ │ │ │ - stmdbge r6, {r1, r2, lr, pc} │ │ │ │ - @ instruction: 0xf8d54630 │ │ │ │ - strcs r2, [r2, #-1040] @ 0xfffffbf0 │ │ │ │ - strcs r9, [r1, #-1292] @ 0xfffffaf4 │ │ │ │ - vabal.u8 , d4, d9 │ │ │ │ - vmls.f , q10, d0[0] │ │ │ │ - strls r5, [sl, #-1088] @ 0xfffffbc0 │ │ │ │ - @ instruction: 0xf7fd940b │ │ │ │ - @ instruction: 0xf7fffbe3 │ │ │ │ - vst2.32 {d27,d29}, [pc :256], r8 │ │ │ │ - vsubl.s8 , d17, d4 │ │ │ │ - addsmi r0, r3, #0, 4 │ │ │ │ - strhi pc, [sp, -r1] │ │ │ │ - ldrbhi pc, [ip, #512] @ 0x200 @ │ │ │ │ - vsubl.s8 q9, d17, d0 │ │ │ │ - addsmi r0, r3, #0, 4 │ │ │ │ - strhi pc, [r4, -r1]! │ │ │ │ - svccs 0x0010f1b3 │ │ │ │ - strbhi pc, [r3], r1 @ │ │ │ │ - svcpl 0x0080f1b3 │ │ │ │ - stmibge r0!, {r0, r1, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc} │ │ │ │ - vsubl.s8 q9, d0, d1 │ │ │ │ - b 0x1c9b34 │ │ │ │ - @ instruction: 0xf5b30302 │ │ │ │ - @ instruction: 0xf0041f80 │ │ │ │ - addsmi r8, r3, #13 │ │ │ │ - ldrthi pc, [r3], r3 @ │ │ │ │ - @ instruction: 0xf0032b00 │ │ │ │ - @ instruction: 0x462186fc │ │ │ │ - movwcs sl, #2054 @ 0x806 │ │ │ │ - movwls r9, #45834 @ 0xb30a │ │ │ │ - @ instruction: 0xf9e2f7fc │ │ │ │ - @ instruction: 0xf57f0322 │ │ │ │ - stmdbge r6, {r0, r1, r2, r7, r8, fp, sp, pc} │ │ │ │ - @ instruction: 0xf7fd4630 │ │ │ │ - @ instruction: 0xf7fffe87 │ │ │ │ - vst2.32 {d27,d29}, [pc], r2 │ │ │ │ - vrshr.s64 q11, q8, #63 │ │ │ │ - addsmi r0, r3, #268435459 @ 0x10000003 │ │ │ │ - subhi pc, r2, r2 │ │ │ │ - strbthi pc, [r3], #512 @ 0x200 @ │ │ │ │ - rsbvc pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ + ldrcs pc, [r0], #-2261 @ 0xfffff72b │ │ │ │ + strls r2, [ip, #-1282] @ 0xfffffafe │ │ │ │ + strls r2, [r9, #-1281] @ 0xfffffaff │ │ │ │ + strbpl pc, [r0, #964] @ 0x3c4 @ │ │ │ │ + strbpl pc, [r0], #-964 @ 0xfffffc3c @ │ │ │ │ + strls r9, [fp], #-1290 @ 0xfffffaf6 │ │ │ │ + blx 0xffa8724e │ │ │ │ + ldmiblt sl!, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + addpl pc, r4, #1325400064 @ 0x4f000000 │ │ │ │ + andeq pc, r0, #268435468 @ 0x1000000c │ │ │ │ + @ instruction: 0xf0014293 │ │ │ │ + vabd.s8 d8, d0, d12 │ │ │ │ + addcs r8, r0, #914358272 @ 0x36800000 │ │ │ │ + andeq pc, r0, #268435468 @ 0x1000000c │ │ │ │ + @ instruction: 0xf0014293 │ │ │ │ + @ instruction: 0xf1b38723 │ │ │ │ + @ instruction: 0xf0012f10 │ │ │ │ + @ instruction: 0xf1b386c2 │ │ │ │ + @ instruction: 0xf47f5f80 │ │ │ │ + andcs sl, r1, #2654208 @ 0x288000 │ │ │ │ + andseq pc, r0, #192, 4 │ │ │ │ + movweq lr, #10756 @ 0x2a04 │ │ │ │ + svcne 0x0080f5b3 │ │ │ │ + andhi pc, ip, r4 │ │ │ │ + @ instruction: 0xf0034293 │ │ │ │ + blcs 0xead6c │ │ │ │ + ldrbthi pc, [fp], r3 @ │ │ │ │ + stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ + movwls r2, #41728 @ 0xa300 │ │ │ │ + @ instruction: 0xf7fc930b │ │ │ │ + msreq CPSR_x, #3686400 @ 0x384000 │ │ │ │ + stmibge r9, {r0, r1, r2, r3, r4, r5, r6, r8, sl, ip, sp, lr, pc} │ │ │ │ + ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ + mcr2 7, 4, pc, cr10, cr13, {7} @ │ │ │ │ + stmiblt r4, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + rscsvs pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ eorseq pc, r1, #268435468 @ 0x1000000c │ │ │ │ @ instruction: 0xf0024293 │ │ │ │ - vst4.16 {d24,d26,d28,d30}, [pc :64], r4 │ │ │ │ - vmlal.s q11, d17, d0[4] │ │ │ │ + vhadd.s8 q4, q0, │ │ │ │ + vst3. {d24-d26}, [pc :128], r2 │ │ │ │ + vmlal.s , d1, d0[4] │ │ │ │ addsmi r0, r3, #268435459 @ 0x10000003 │ │ │ │ - tstphi fp, r2 @ p-variant is OBSOLETE │ │ │ │ - subvc pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ + cmpphi r3, r2 @ p-variant is OBSOLETE │ │ │ │ + rscvs pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ eorseq pc, r1, #268435468 @ 0x1000000c │ │ │ │ - @ instruction: 0xf47f4293 │ │ │ │ - strls sl, [r9, #-2403] @ 0xfffff69d │ │ │ │ - strmi pc, [r1, #964] @ 0x3c4 │ │ │ │ - adcsvs pc, r8, #78643200 @ 0x4b00000 │ │ │ │ - eorseq pc, r3, #192, 4 │ │ │ │ - addeq lr, r5, #2048 @ 0x800 │ │ │ │ - vldmiami r4, {s29-s107} │ │ │ │ - stmiaeq r5!, {r3, r8, sl, ip, pc} │ │ │ │ - cdpcc 3, 4, cr15, cr2, cr4, {6} │ │ │ │ - @ instruction: 0xf0052300 │ │ │ │ - stmib sp, {r3, r8, sl}^ │ │ │ │ - @ instruction: 0xf8d2330a │ │ │ │ - stmdbge r6, {r3, r4, r5, r6, r8, r9, sl, fp, sp} │ │ │ │ - @ instruction: 0xf00c4630 │ │ │ │ - vmull.u8 q8, d4, d8 │ │ │ │ - @ instruction: 0xf6490442 │ │ │ │ - vrsra.s64 d22, d5, #64 │ │ │ │ - b 0x13c9fc0 │ │ │ │ - @ instruction: 0x432c0c0e │ │ │ │ - andsgt pc, r8, sp, asr #17 │ │ │ │ - @ instruction: 0xf7fd9407 │ │ │ │ - @ instruction: 0xf7fffa4f │ │ │ │ - @ instruction: 0xf5b3b93a │ │ │ │ - @ instruction: 0xf0013f88 │ │ │ │ - addsmi r8, r3, #200, 2 @ 0x32 │ │ │ │ - orrhi pc, r3, r1 │ │ │ │ - svcne 0x0001f1b3 │ │ │ │ - stmdbge lr!, {r0, r1, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc} │ │ │ │ - vaddw.s8 q9, q8, d0 │ │ │ │ - b 0x1c98d0 │ │ │ │ - @ instruction: 0xf0140201 │ │ │ │ - @ instruction: 0xf0425380 │ │ │ │ - @ instruction: 0xf5b286a2 │ │ │ │ - @ instruction: 0xf0031f78 │ │ │ │ - addmi r8, sl, #19136512 @ 0x1240000 │ │ │ │ - strbthi pc, [r9], #-3 @ │ │ │ │ - svcne 0x0040f5b2 │ │ │ │ - strhi pc, [sl, -r3] │ │ │ │ - svcne 0x0050f5b2 │ │ │ │ - ldrbthi pc, [r3], r3 @ │ │ │ │ - addcs r2, r0, #0, 6 │ │ │ │ - eorseq pc, r2, #192, 4 │ │ │ │ - vaddl.s8 q9, d16, d0 │ │ │ │ - b 0x1c94d0 │ │ │ │ - addmi r0, r1, #-2147483648 @ 0x80000000 │ │ │ │ - sbcshi pc, r3, r4 │ │ │ │ - svcne 0x0048f5b1 │ │ │ │ - adcshi pc, sp, r4 │ │ │ │ - @ instruction: 0xf0034291 │ │ │ │ - @ instruction: 0xf64b845f │ │ │ │ - vshl.s64 d22, d24, #0 │ │ │ │ - @ instruction: 0x46210533 │ │ │ │ - movwcs sl, #2054 @ 0x806 │ │ │ │ - movwls r9, #45834 @ 0xb30a │ │ │ │ - @ instruction: 0xf8ecf7fc │ │ │ │ - movwcs r9, #2569 @ 0xa09 │ │ │ │ + @ instruction: 0xf0024293 │ │ │ │ + vst4.8 {d24,d26,d28,d30}, [pc :64], sl │ │ │ │ + vmlal.s , d1, d0[0] │ │ │ │ + addsmi r0, r3, #268435459 @ 0x10000003 │ │ │ │ + stmdbge r5!, {r0, r1, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc}^ │ │ │ │ + vabal.u8 , d4, d9 │ │ │ │ + @ instruction: 0xf64b4581 │ │ │ │ + vmvn.i32 d22, #2048 @ 0x00000800 │ │ │ │ + bl 0x149be0 │ │ │ │ + b 0x1489d2c │ │ │ │ + strls r4, [r8, #-3284] @ 0xfffff32c │ │ │ │ + vmlal.u8 q8, d20, d21 │ │ │ │ + movwcs r3, #3650 @ 0xe42 │ │ │ │ + streq pc, [r8, #-5] │ │ │ │ + movwcc lr, #43469 @ 0xa9cd │ │ │ │ + svccs 0x0078f8d2 │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ - addeq lr, r2, #5120 @ 0x1400 │ │ │ │ - @ instruction: 0x26c0f8d2 │ │ │ │ - @ instruction: 0xf95ef7fe │ │ │ │ - stmialt sp!, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + stceq 0, cr15, [r8], {12} │ │ │ │ + strbeq pc, [r2], #-964 @ 0xfffffc3c @ │ │ │ │ + orrsvs pc, r5, #76546048 @ 0x4900000 │ │ │ │ + movweq pc, #25280 @ 0x62c0 @ │ │ │ │ + @ instruction: 0x0c0eea4c │ │ │ │ + @ instruction: 0xf8cd432c │ │ │ │ + strls ip, [r7], #-24 @ 0xffffffe8 │ │ │ │ + blx 0x1587348 │ │ │ │ + ldmdblt ip!, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ svccc 0x0088f5b3 │ │ │ │ - rschi pc, fp, r1 │ │ │ │ - addpl pc, r1, #1325400064 @ 0x4f000000 │ │ │ │ - andeq pc, r1, #192, 4 │ │ │ │ + bichi pc, r7, r1 │ │ │ │ @ instruction: 0xf0014293 │ │ │ │ - eorcs r8, r0, #145 @ 0x91 │ │ │ │ - andeq pc, r1, #192, 4 │ │ │ │ - @ instruction: 0xf47f4293 │ │ │ │ - vst2. {d10-d11}, [r4 :64], fp │ │ │ │ - @ instruction: 0xf5b31340 │ │ │ │ + @ instruction: 0xf1b38182 │ │ │ │ + @ instruction: 0xf47f1f01 │ │ │ │ + orrcs sl, r0, r0, lsr r9 │ │ │ │ + teqpeq lr, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ + andeq lr, r1, #4, 20 @ 0x4000 │ │ │ │ + orrpl pc, r0, #20 │ │ │ │ + strthi pc, [r1], r2, asr #32 │ │ │ │ + svcne 0x0078f5b2 │ │ │ │ + strbhi pc, [r8, -r3] @ │ │ │ │ + @ instruction: 0xf003428a │ │ │ │ + @ instruction: 0xf5b28468 │ │ │ │ @ instruction: 0xf0031f40 │ │ │ │ - @ instruction: 0xf64b8208 │ │ │ │ - vshl.s64 d22, d24, #0 │ │ │ │ - stmdbeq r3!, {r0, r1, r4, r5, r8, sl} │ │ │ │ - smlalbtmi pc, r2, r4, r3 @ │ │ │ │ - @ instruction: 0xf0030ce2 │ │ │ │ - @ instruction: 0xf0020308 │ │ │ │ - movwmi r0, #45576 @ 0xb208 │ │ │ │ - smlalbtcc pc, r2, r4, r3 @ │ │ │ │ - andeq pc, pc, r4 │ │ │ │ - vsubw.u8 q10, q2, d10 │ │ │ │ - rsceq r5, r4, r1, lsl #2 │ │ │ │ - @ instruction: 0x83b1f102 │ │ │ │ - streq lr, [r1, #2821] @ 0xb05 │ │ │ │ - movwcs lr, #27085 @ 0x69cd │ │ │ │ - ldrtmi r9, [r0], -r8 │ │ │ │ - stmdbge r6, {r0, r3, r8, ip, pc} │ │ │ │ - ldmdacs r0, {r0, r2, r4, r6, r7, fp, ip, sp, lr, pc} │ │ │ │ + @ instruction: 0xf5b28709 │ │ │ │ + @ instruction: 0xf0031f50 │ │ │ │ + movwcs r8, #1778 @ 0x6f2 │ │ │ │ + vsubl.s8 q9, d16, d0 │ │ │ │ + addcs r0, r0, r2, lsr r2 │ │ │ │ + eorseq pc, r0, r0, asr #5 │ │ │ │ + tsteq r2, r4, lsl #20 │ │ │ │ + @ instruction: 0xf0044281 │ │ │ │ + @ instruction: 0xf5b180d2 │ │ │ │ + @ instruction: 0xf0041f48 │ │ │ │ + addsmi r8, r1, #188 @ 0xbc │ │ │ │ + ldrbhi pc, [lr], #-3 @ │ │ │ │ + ldrvs pc, [r8, #-1611]! @ 0xfffff9b5 │ │ │ │ + ldreq pc, [r3, #-704]! @ 0xfffffd40 │ │ │ │ + stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ movwls r2, #41728 @ 0xa300 │ │ │ │ - @ instruction: 0xf7fe930b │ │ │ │ - @ instruction: 0xf7fffd5f │ │ │ │ - @ instruction: 0xf5b3b8ae │ │ │ │ + @ instruction: 0xf7fc930b │ │ │ │ + bls 0x347790 │ │ │ │ + stmdbge r6, {r8, r9, sp} │ │ │ │ + bl 0x21aca4 │ │ │ │ + @ instruction: 0xf8d20282 │ │ │ │ + @ instruction: 0xf7fe26c0 │ │ │ │ + @ instruction: 0xf7fff961 │ │ │ │ + @ instruction: 0xf5b3b8ef │ │ │ │ @ instruction: 0xf0013f88 │ │ │ │ - addsmi r8, r3, #-2147483625 @ 0x80000017 │ │ │ │ - andshi pc, lr, r1 │ │ │ │ + vst4. {d24-d27}, [pc :128], sl │ │ │ │ + vsubl.s8 , d16, d1 │ │ │ │ + addsmi r0, r3, #268435456 @ 0x10000000 │ │ │ │ + addshi pc, r0, r1 │ │ │ │ vsubl.s8 q9, d0, d16 │ │ │ │ addsmi r0, r3, #268435456 @ 0x10000000 │ │ │ │ - stmiage r0!, {r0, r1, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc} │ │ │ │ - @ instruction: 0xf10300e7 │ │ │ │ - @ instruction: 0xf004833c │ │ │ │ - blcs 0x44a130 │ │ │ │ - subhi pc, r1, r3 │ │ │ │ - strtmi sl, [r1], -r6, lsl #16 │ │ │ │ - @ instruction: 0xf7fb950b │ │ │ │ - ldcvs 14, cr15, [r3, #-660]! @ 0xfffffd6c │ │ │ │ - @ instruction: 0xf8d34630 │ │ │ │ - @ instruction: 0xf41220a0 │ │ │ │ - @ instruction: 0xf43f6f70 │ │ │ │ - ldmdavs fp, {r0, r1, r3, r7, fp, sp, pc}^ │ │ │ │ - svcvs 0x0070f413 │ │ │ │ - stmge r6, {r0, r1, r2, r3, r4, r5, sl, ip, sp, lr, pc} │ │ │ │ - blcs 0x2b013c │ │ │ │ - stmge r2, {r0, r1, r2, r3, r4, r5, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ - @ instruction: 0xf64b9a09 │ │ │ │ - vrsra.s64 d22, d24, #64 │ │ │ │ - stmdbge r6, {r0, r1, r4, r5, r8, r9} │ │ │ │ - orreq lr, r2, #3072 @ 0xc00 │ │ │ │ - bcs 0xff507888 │ │ │ │ - stc2l 7, cr15, [ip], #1008 @ 0x3f0 │ │ │ │ - ldmdalt r5!, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + ldmge sp, {r0, r1, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc}^ │ │ │ │ + movtne pc, #1028 @ 0x404 @ │ │ │ │ + svcne 0x0040f5b3 │ │ │ │ + andhi pc, r7, #3 │ │ │ │ + ldrvs pc, [r8, #-1611]! @ 0xfffff9b5 │ │ │ │ + ldreq pc, [r3, #-704]! @ 0xfffffd40 │ │ │ │ + @ instruction: 0xf3c40923 │ │ │ │ + stcleq 1, cr4, [r2], #264 @ 0x108 │ │ │ │ + movweq pc, #32771 @ 0x8003 @ │ │ │ │ + andeq pc, r8, #2 │ │ │ │ + vsubw.u8 q10, q2, d11 │ │ │ │ + @ instruction: 0xf0043142 │ │ │ │ + movwmi r0, #40975 @ 0xa00f │ │ │ │ + smlabtpl r1, r4, r3, pc @ │ │ │ │ + @ instruction: 0xf10200e4 │ │ │ │ + bl 0x22a310 │ │ │ │ + stmib sp, {r0, r7, r8, sl}^ │ │ │ │ + andls r2, r8, r6, lsl #6 │ │ │ │ + tstls r9, r0, lsr r6 │ │ │ │ + @ instruction: 0xf8d5a906 │ │ │ │ + movwcs r2, #2064 @ 0x810 │ │ │ │ + movwls r9, #45834 @ 0xb30a │ │ │ │ + stc2l 7, cr15, [r2, #-1016]! @ 0xfffffc08 │ │ │ │ + ldmlt r0!, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + svccc 0x0088f5b3 │ │ │ │ + cmpphi sp, r1 @ p-variant is OBSOLETE │ │ │ │ + @ instruction: 0xf0014293 │ │ │ │ + eorcs r8, r0, #29 │ │ │ │ + andeq pc, r1, #192, 4 │ │ │ │ + @ instruction: 0xf47f4293 │ │ │ │ + rsceq sl, r7, r2, lsr #17 │ │ │ │ + teqphi fp, #-1073741824 @ p-variant is OBSOLETE @ 0xc0000000 │ │ │ │ + movweq pc, #57348 @ 0xe004 @ │ │ │ │ + @ instruction: 0xf0032b0e │ │ │ │ + stmdage r6, {r6, pc} │ │ │ │ + strls r4, [fp, #-1569] @ 0xfffff9df │ │ │ │ + mcr2 7, 5, pc, cr6, cr11, {7} @ │ │ │ │ @ instruction: 0x46306d33 │ │ │ │ ldrdcs pc, [r0], r3 @ │ │ │ │ svcvs 0x0070f412 │ │ │ │ - stmdage ip!, {r0, r1, r2, r3, r4, r5, sl, ip, sp, lr, pc}^ │ │ │ │ + stmge sp, {r0, r1, r2, r3, r4, r5, sl, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf413685b │ │ │ │ - @ instruction: 0xf43f6f60 │ │ │ │ - @ instruction: 0xf64ba867 │ │ │ │ - vrsra.s64 d22, d24, #64 │ │ │ │ - bl 0x18a234 │ │ │ │ - movwcs r0, #641 @ 0x281 │ │ │ │ - @ instruction: 0xf8d2a906 │ │ │ │ - @ instruction: 0xf7fe2570 │ │ │ │ - @ instruction: 0xf7fff8cb │ │ │ │ - ldcvs 8, cr11, [r3, #-360]! @ 0xfffffe98 │ │ │ │ + @ instruction: 0xf43f6f70 │ │ │ │ + blls 0x2736e0 │ │ │ │ + @ instruction: 0xf73f2b07 │ │ │ │ + bls 0x3336d8 │ │ │ │ + teqpvs r8, #78643200 @ p-variant is OBSOLETE @ 0x4b00000 │ │ │ │ + teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ + bl 0x1b38ec │ │ │ │ + @ instruction: 0xf8d30382 │ │ │ │ + @ instruction: 0xf7fc2ad0 │ │ │ │ + @ instruction: 0xf7fffcef │ │ │ │ + ldcvs 8, cr11, [r3, #-476]! @ 0xfffffe24 │ │ │ │ @ instruction: 0xf8d34630 │ │ │ │ @ instruction: 0xf41220a0 │ │ │ │ @ instruction: 0xf43f6f70 │ │ │ │ - ldmdavs fp, {r0, r4, r6, fp, sp, pc}^ │ │ │ │ + ldmdavs fp, {r1, r2, r3, r5, r6, fp, sp, pc}^ │ │ │ │ svcvs 0x0060f413 │ │ │ │ - stmdage ip, {r0, r1, r2, r3, r4, r5, sl, ip, sp, lr, pc}^ │ │ │ │ - @ instruction: 0x63b8f64b │ │ │ │ + stmdage r9!, {r0, r1, r2, r3, r4, r5, sl, ip, sp, lr, pc}^ │ │ │ │ + teqpvs r8, #78643200 @ p-variant is OBSOLETE @ 0x4b00000 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ addeq lr, r1, #3072 @ 0xc00 │ │ │ │ stmdbge r6, {r8, r9, sp} │ │ │ │ - strbcs pc, [r0, #-2258]! @ 0xfffff72e @ │ │ │ │ - @ instruction: 0xf8b0f7fe │ │ │ │ - ldmdalt pc!, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} @ │ │ │ │ - strbpl pc, [r0], #964 @ 0x3c4 @ │ │ │ │ - movwcs r9, #4873 @ 0x1309 │ │ │ │ - movwmi lr, #43469 @ 0xa9cd │ │ │ │ - @ instruction: 0x63b8f64b │ │ │ │ - teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - orreq lr, r5, #3072 @ 0xc00 │ │ │ │ - smlabtgt r6, sp, r9, lr │ │ │ │ - stmdbge r6, {r4, r5, r9, sl, lr} │ │ │ │ - eor pc, r0, sp, asr #17 │ │ │ │ - strbcs pc, [r0], #-2259 @ 0xfffff72d @ │ │ │ │ - movwls r2, #49922 @ 0xc302 │ │ │ │ - blx 0x15075d4 │ │ │ │ - stmdalt r5!, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ - strbpl pc, [r0], #964 @ 0x3c4 @ │ │ │ │ - strcc lr, [r9], #-2509 @ 0xfffff633 │ │ │ │ - @ instruction: 0x63b8f64b │ │ │ │ - teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - orreq lr, r5, #3072 @ 0xc00 │ │ │ │ - smlabtgt r6, sp, r9, lr │ │ │ │ - stmdbge r6, {r4, r5, r9, sl, lr} │ │ │ │ - eor pc, r0, sp, asr #17 │ │ │ │ - ldrtcs pc, [r8], #-2259 @ 0xfffff72d @ │ │ │ │ + ldrbcs pc, [r0, #-2258]! @ 0xfffff72e @ │ │ │ │ + @ instruction: 0xf8cef7fe │ │ │ │ + ldmdalt ip, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + @ instruction: 0x46306d33 │ │ │ │ + ldrdcs pc, [r0], r3 @ │ │ │ │ + svcvs 0x0070f412 │ │ │ │ + ldmdage r3, {r0, r1, r2, r3, r4, r5, sl, ip, sp, lr, pc}^ │ │ │ │ + @ instruction: 0xf413685b │ │ │ │ + @ instruction: 0xf43f6f60 │ │ │ │ + @ instruction: 0xf64ba84e │ │ │ │ + vbic.i32 d22, #2048 @ 0x00000800 │ │ │ │ + bl 0x18a208 │ │ │ │ + movwcs r0, #641 @ 0x281 │ │ │ │ + @ instruction: 0xf8d2a906 │ │ │ │ + @ instruction: 0xf7fe2560 │ │ │ │ + @ instruction: 0xf7fff8b3 │ │ │ │ + vmul.i , q2, d1[0] │ │ │ │ + movwls r5, #38080 @ 0x94c0 │ │ │ │ stmib sp, {r0, r8, r9, sp}^ │ │ │ │ - @ instruction: 0xf7fd330b │ │ │ │ - @ instruction: 0xf7fffa37 │ │ │ │ - @ instruction: 0xf5b5b80c │ │ │ │ - @ instruction: 0xf0016f30 │ │ │ │ - vcge.s8 d8, d1, d0 │ │ │ │ - @ instruction: 0xf5b58282 │ │ │ │ - @ instruction: 0xf0016fe0 │ │ │ │ - @ instruction: 0xf5b58452 │ │ │ │ - @ instruction: 0xf47e6f00 │ │ │ │ - qsub8mi sl, r1, sp │ │ │ │ - movwcs sl, #2054 @ 0x806 │ │ │ │ - movwls r9, #45834 @ 0xb30a │ │ │ │ - @ instruction: 0xffeaf7fb │ │ │ │ - @ instruction: 0xf64b9a09 │ │ │ │ - vrsra.s64 d22, d24, #64 │ │ │ │ - stmdbge r6, {r0, r1, r4, r5, r8, r9} │ │ │ │ - bl 0x19af10 │ │ │ │ - vhsub.s8 d16, d25, d2 │ │ │ │ - vrsra.s64 d23, d21, #64 │ │ │ │ - @ instruction: 0xf8d20306 │ │ │ │ - @ instruction: 0xf7fe2d28 │ │ │ │ - @ instruction: 0xf7fef855 │ │ │ │ - @ instruction: 0xf44fbfe4 │ │ │ │ - vrshr.s64 q11, q0, #63 │ │ │ │ - addsmi r0, r3, #805306371 @ 0x30000003 │ │ │ │ - @ instruction: 0x81a5f002 │ │ │ │ - ldrhi pc, [r8, #512] @ 0x200 │ │ │ │ - rsbvc pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ + @ instruction: 0xf64b430a │ │ │ │ + vbic.i32 d22, #2048 @ 0x00000800 │ │ │ │ + bl 0x18a230 │ │ │ │ + stmib sp, {r0, r2, r7, r8, r9}^ │ │ │ │ + ldrtmi ip, [r0], -r6, lsl #2 │ │ │ │ + @ instruction: 0xf8cda906 │ │ │ │ + @ instruction: 0xf8d3e020 │ │ │ │ + movwcs r2, #9280 @ 0x2440 │ │ │ │ + @ instruction: 0xf7fd930c │ │ │ │ + @ instruction: 0xf7fffa53 │ │ │ │ + vmlal.u8 , d4, d23 │ │ │ │ + stmib sp, {r6, r7, sl, ip, lr}^ │ │ │ │ + @ instruction: 0xf64b3409 │ │ │ │ + vbic.i32 d22, #2048 @ 0x00000800 │ │ │ │ + bl 0x18a260 │ │ │ │ + stmib sp, {r0, r2, r7, r8, r9}^ │ │ │ │ + ldrtmi ip, [r0], -r6, lsl #2 │ │ │ │ + @ instruction: 0xf8cda906 │ │ │ │ + @ instruction: 0xf8d3e020 │ │ │ │ + movwcs r2, #5176 @ 0x1438 │ │ │ │ + movwcc lr, #47565 @ 0xb9cd │ │ │ │ + blx 0xf875a4 │ │ │ │ + stmdalt lr, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + svcvs 0x0030f5b5 │ │ │ │ + movwhi pc, #61441 @ 0xf001 @ │ │ │ │ + addhi pc, r1, #268435456 @ 0x10000000 │ │ │ │ + svcvs 0x00e0f5b5 │ │ │ │ + ldrbhi pc, [r1], #-1 @ │ │ │ │ + svcvs 0x0000f5b5 │ │ │ │ + svcge 0x00fff47e │ │ │ │ + stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ + movwls r2, #41728 @ 0xa300 │ │ │ │ + @ instruction: 0xf7fb930b │ │ │ │ + bls 0x34958c │ │ │ │ + teqpvs r8, #78643200 @ p-variant is OBSOLETE @ 0x4b00000 │ │ │ │ + teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ + ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ + addeq lr, r2, #3072 @ 0xc00 │ │ │ │ + @ instruction: 0x73b5f249 │ │ │ │ + movweq pc, #25280 @ 0x62c0 @ │ │ │ │ + stccs 8, cr15, [r8, #-840]! @ 0xfffffcb8 │ │ │ │ + @ instruction: 0xf858f7fe │ │ │ │ + svclt 0x00e6f7fe │ │ │ │ + sbcsvs pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ eorseq pc, r3, #268435468 @ 0x1000000c │ │ │ │ @ instruction: 0xf0024293 │ │ │ │ - vst4.16 {d24,d26,d28,d30}, [pc], ip │ │ │ │ - vmlal.s q11, d17, d0[0] │ │ │ │ + vrhadd.s8 d8, d16, d20 │ │ │ │ + vst3.32 {d24,d26,d28}, [pc :64], r6 │ │ │ │ + vmlal.s , d1, d0[4] │ │ │ │ addsmi r0, r3, #805306371 @ 0x30000003 │ │ │ │ - tstphi r3, r2 @ p-variant is OBSOLETE │ │ │ │ - subvc pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ + cmpphi fp, r2 @ p-variant is OBSOLETE │ │ │ │ + sbcvs pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ eorseq pc, r3, #268435468 @ 0x1000000c │ │ │ │ - @ instruction: 0xf47e4293 │ │ │ │ - strls sl, [r9, #-4037] @ 0xfffff03b │ │ │ │ - vqdmulh.s q8, q10, d1[5] │ │ │ │ - stmiaeq r2!, {r1, r6, sl, fp, ip, sp} │ │ │ │ - streq pc, [r8, #-5] │ │ │ │ - andeq pc, r8, #2 │ │ │ │ - streq lr, [ip, #-2629] @ 0xfffff5bb │ │ │ │ - vabal.u8 , d4, d6 │ │ │ │ - movwcs r0, #1346 @ 0x542 │ │ │ │ - stmdbge r6, {r1, r3, r5, r8, r9, lr} │ │ │ │ - ldrtmi r9, [r0], -r7, lsl #4 │ │ │ │ - vsubl.u8 q9, d4, d2 │ │ │ │ - stmib sp, {r0, r7, sl, lr}^ │ │ │ │ - strls r3, [r8], #-778 @ 0xfffffcf6 │ │ │ │ - @ instruction: 0xf946f7fd │ │ │ │ - svclt 0x00a9f7fe │ │ │ │ - teqpvs r0, #1325400064 @ p-variant is OBSOLETE @ 0x4f000000 │ │ │ │ - movweq pc, #705 @ 0x2c1 @ │ │ │ │ - @ instruction: 0xf001429d │ │ │ │ - vhsub.s8 q4, , │ │ │ │ - vst1.16 {d24-d27}, [pc :128], r5 │ │ │ │ - vqdmlal.s q11, d17, d0[4] │ │ │ │ - addsmi r0, sp, #0, 6 │ │ │ │ - sbchi pc, pc, #1 │ │ │ │ - movwvs pc, #1103 @ 0x44f @ │ │ │ │ - movweq pc, #705 @ 0x2c1 @ │ │ │ │ - @ instruction: 0xf47e429d │ │ │ │ - qadd8mi sl, r1, r1 │ │ │ │ - movwcs sl, #2054 @ 0x806 │ │ │ │ - movwls r9, #45834 @ 0xb30a │ │ │ │ - @ instruction: 0xff7ef7fb │ │ │ │ - @ instruction: 0xf64b9a09 │ │ │ │ - vrsra.s64 d22, d24, #64 │ │ │ │ - stmdbge r6, {r0, r1, r4, r5, r8, r9} │ │ │ │ - bl 0x19afe8 │ │ │ │ - @ instruction: 0xf6490282 │ │ │ │ - vsubw.s8 q9, q0, d29 │ │ │ │ - @ instruction: 0xf8d20306 │ │ │ │ - @ instruction: 0xf7fd2dd8 │ │ │ │ - @ instruction: 0xf7feffe9 │ │ │ │ - @ instruction: 0xf44fbf78 │ │ │ │ - vorr.i32 q11, #4096 @ 0x00001000 │ │ │ │ + @ instruction: 0xf0024293 │ │ │ │ + vst4.8 {d24,d26,d28,d30}, [pc :64], r2 │ │ │ │ + vmlal.s , d1, d0[0] │ │ │ │ + addsmi r0, r3, #805306371 @ 0x30000003 │ │ │ │ + svcge 0x00c7f47e │ │ │ │ + stcleq 5, cr9, [r5], #36 @ 0x24 │ │ │ │ + mcrrcc 3, 12, pc, r2, cr4 @ │ │ │ │ + @ instruction: 0xf00508a2 │ │ │ │ + @ instruction: 0xf0020508 │ │ │ │ + b 0x1209e74 │ │ │ │ + strls r0, [r6, #-1292] @ 0xfffffaf4 │ │ │ │ + strbeq pc, [r2, #-964] @ 0xfffffc3c @ │ │ │ │ + @ instruction: 0x432a2300 │ │ │ │ + andls sl, r7, #98304 @ 0x18000 │ │ │ │ + andcs r4, r2, #48, 12 @ 0x3000000 │ │ │ │ + strmi pc, [r1], #964 @ 0x3c4 │ │ │ │ + movwcc lr, #43469 @ 0xa9cd │ │ │ │ + @ instruction: 0xf7fd9408 │ │ │ │ + @ instruction: 0xf7fef949 │ │ │ │ + @ instruction: 0xf44fbfab │ │ │ │ + vbic.i32 d22, #4096 @ 0x00001000 │ │ │ │ addsmi r0, sp, #0, 6 │ │ │ │ - tstphi fp, r1 @ p-variant is OBSOLETE │ │ │ │ - cmnpvs r0, #1325400064 @ p-variant is OBSOLETE @ 0x4f000000 │ │ │ │ + sbchi pc, r0, #1 │ │ │ │ + rsbhi pc, r4, #268435456 @ 0x10000000 │ │ │ │ + mvnvs pc, #1325400064 @ 0x4f000000 │ │ │ │ movweq pc, #705 @ 0x2c1 @ │ │ │ │ @ instruction: 0xf001429d │ │ │ │ - vst4. {d24-d27}, [pc :64]! │ │ │ │ - vqdmlal.s q11, d17, d0[0] │ │ │ │ + vst1.64 {d24-d27}, [pc], lr │ │ │ │ + vsubw.s8 q11, , d0 │ │ │ │ addsmi r0, sp, #0, 6 │ │ │ │ - svcge 0x0062f47e │ │ │ │ + svcge 0x0093f47e │ │ │ │ stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ movwls r2, #41728 @ 0xa300 │ │ │ │ @ instruction: 0xf7fb930b │ │ │ │ bls 0x3494b4 │ │ │ │ - @ instruction: 0x63b8f64b │ │ │ │ - teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ - addeq lr, r2, #3072 @ 0xc00 │ │ │ │ - mvnmi pc, #76546048 @ 0x4900000 │ │ │ │ - movweq pc, #25280 @ 0x62c0 @ │ │ │ │ - mcrcs 8, 6, pc, cr8, cr2, {6} @ │ │ │ │ - @ instruction: 0xffbaf7fd │ │ │ │ - svclt 0x0049f7fe │ │ │ │ - svcvs 0x0010f5b5 │ │ │ │ - cmnphi r0, r1 @ p-variant is OBSOLETE │ │ │ │ - svcvs 0x0040f5b5 │ │ │ │ - cmpphi r5, r1 @ p-variant is OBSOLETE │ │ │ │ - svcvs 0x00c0f5b5 │ │ │ │ - svcge 0x003cf47e │ │ │ │ - stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ - movwls r2, #41728 @ 0xa300 │ │ │ │ - @ instruction: 0xf7fb930b │ │ │ │ - bls 0x349468 │ │ │ │ - @ instruction: 0x63b8f64b │ │ │ │ + teqpvs r8, #78643200 @ p-variant is OBSOLETE @ 0x4b00000 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ addeq lr, r2, #3072 @ 0xc00 │ │ │ │ - orrsmi pc, r9, #76546048 @ 0x4900000 │ │ │ │ + msrcs CPSR_fsc, #76546048 @ 0x4900000 │ │ │ │ movweq pc, #25280 @ 0x62c0 @ │ │ │ │ - mcrcs 8, 2, pc, cr8, cr2, {6} @ │ │ │ │ - @ instruction: 0xff94f7fd │ │ │ │ - svclt 0x0023f7fe │ │ │ │ - @ instruction: 0x63b8f64b │ │ │ │ - teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - orreq lr, r5, #3072 @ 0xc00 │ │ │ │ - stmdbge r6, {r3, ip, pc} │ │ │ │ + ldclcs 8, cr15, [r8, #840] @ 0x348 │ │ │ │ + @ instruction: 0xffecf7fd │ │ │ │ + svclt 0x007af7fe │ │ │ │ + cmppvs r0, #1325400064 @ p-variant is OBSOLETE @ 0x4f000000 │ │ │ │ + movweq pc, #705 @ 0x2c1 @ │ │ │ │ + @ instruction: 0xf001429d │ │ │ │ + vst4.8 {d24,d26,d28,d30}, [pc], sl │ │ │ │ + vbic.i32 q11, #4096 @ 0x00001000 │ │ │ │ + addsmi r0, sp, #0, 6 │ │ │ │ + sbcshi pc, ip, r1 │ │ │ │ + bicvs pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ + movweq pc, #705 @ 0x2c1 @ │ │ │ │ + @ instruction: 0xf47e429d │ │ │ │ + strtmi sl, [r1], -r4, ror #30 │ │ │ │ + movwcs sl, #2054 @ 0x806 │ │ │ │ + movwls r9, #45834 @ 0xb30a │ │ │ │ + @ instruction: 0xff50f7fb │ │ │ │ + @ instruction: 0xf64b9a09 │ │ │ │ + vbic.i32 d22, #2048 @ 0x00000800 │ │ │ │ + stmdbge r6, {r0, r1, r4, r5, r8, r9} │ │ │ │ + bl 0x19afe4 │ │ │ │ + @ instruction: 0xf6490282 │ │ │ │ + vqdmlal.s q10, d16, d1[7] │ │ │ │ + @ instruction: 0xf8d20306 │ │ │ │ + @ instruction: 0xf7fd2ec8 │ │ │ │ + @ instruction: 0xf7feffbd │ │ │ │ + @ instruction: 0xf5b5bf4b │ │ │ │ + @ instruction: 0xf0016f10 │ │ │ │ + @ instruction: 0xf5b5816f │ │ │ │ + @ instruction: 0xf0016f40 │ │ │ │ + @ instruction: 0xf5b58144 │ │ │ │ + @ instruction: 0xf47e6fc0 │ │ │ │ + qasxmi sl, r1, lr │ │ │ │ + movwcs sl, #2054 @ 0x806 │ │ │ │ + movwls r9, #45834 @ 0xb30a │ │ │ │ + @ instruction: 0xff2af7fb │ │ │ │ + @ instruction: 0xf64b9a09 │ │ │ │ + vbic.i32 d22, #2048 @ 0x00000800 │ │ │ │ + stmdbge r6, {r0, r1, r4, r5, r8, r9} │ │ │ │ + bl 0x19b030 │ │ │ │ + @ instruction: 0xf6490282 │ │ │ │ + vrsra.s64 d20, d9, #64 │ │ │ │ + @ instruction: 0xf8d20306 │ │ │ │ + @ instruction: 0xf7fd2e48 │ │ │ │ + @ instruction: 0xf7feff97 │ │ │ │ + @ instruction: 0xf64bbf25 │ │ │ │ + vbic.i32 d22, #2048 @ 0x00000800 │ │ │ │ + bl 0x18a45c │ │ │ │ + stmdbge r6, {r0, r2, r7, r8, r9} │ │ │ │ stmib sp, {r4, r5, r9, sl, lr}^ │ │ │ │ - @ instruction: 0xf8d3ec0a │ │ │ │ + @ instruction: 0xf8d37c0a │ │ │ │ movwcs r2, #5176 @ 0x1438 │ │ │ │ movwls r9, #37644 @ 0x930c │ │ │ │ - @ instruction: 0xf93af7fd │ │ │ │ - svclt 0x000ff7fe │ │ │ │ + @ instruction: 0xf93ef7fd │ │ │ │ + svclt 0x0012f7fe │ │ │ │ stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ - ldc2l 7, cr15, [r2], #1004 @ 0x3ec │ │ │ │ + ldc2l 7, cr15, [r6], #1004 @ 0x3ec │ │ │ │ ldmib sp, {r0, r3, r9, fp, ip, pc}^ │ │ │ │ @ instruction: 0xf64b100a │ │ │ │ - vrsra.s64 d22, d24, #64 │ │ │ │ - bl 0x10a4f4 │ │ │ │ + vbic.i32 d22, #2048 @ 0x00000800 │ │ │ │ + bl 0x10a490 │ │ │ │ stmdbge r6, {r7, sl} │ │ │ │ - bl 0x15b0f0 │ │ │ │ - bl 0x18a244 │ │ │ │ + bl 0x15b08c │ │ │ │ + bl 0x18a1e0 │ │ │ │ @ instruction: 0xf8d30382 │ │ │ │ @ instruction: 0xf7fe2280 │ │ │ │ - @ instruction: 0xf7fef83f │ │ │ │ - @ instruction: 0xf404bef6 │ │ │ │ + @ instruction: 0xf7fef843 │ │ │ │ + @ instruction: 0xf404bef9 │ │ │ │ @ instruction: 0xf5b373f0 │ │ │ │ @ instruction: 0xf47e7f80 │ │ │ │ - vqrdmlah.s q13, q10, d3[7] │ │ │ │ + @ instruction: 0xf3c4aef2 │ │ │ │ movwls r4, #25347 @ 0x6303 │ │ │ │ vqdmulh.s q8, q10, d3[4] │ │ │ │ stmdbge r6, {r1, r6, r8, sl, ip, sp} │ │ │ │ @ instruction: 0xf0034630 │ │ │ │ stmib sp, {r3, r8, r9}^ │ │ │ │ @ instruction: 0x432b220a │ │ │ │ andne pc, r0, #196, 6 @ 0x10000003 │ │ │ │ - streq pc, [pc], #-4 @ 0xc9870 │ │ │ │ + streq pc, [pc], #-4 @ 0xc980c │ │ │ │ stmib sp, {r0, r1, r2, r9, ip, pc}^ │ │ │ │ @ instruction: 0xf7fd4308 │ │ │ │ - @ instruction: 0xf7fef99d │ │ │ │ - @ instruction: 0x4621bed8 │ │ │ │ + @ instruction: 0xf7fef9a1 │ │ │ │ + @ instruction: 0x4621bedb │ │ │ │ @ instruction: 0xf7fba806 │ │ │ │ - ldmib sp, {r0, r1, r3, r4, r5, r7, sl, fp, ip, sp, lr, pc}^ │ │ │ │ + ldmib sp, {r0, r1, r2, r3, r4, r5, r7, sl, fp, ip, sp, lr, pc}^ │ │ │ │ addsmi r3, sl, #1610612736 @ 0x60000000 │ │ │ │ - mcrge 4, 6, pc, cr14, cr14, {1} @ │ │ │ │ + mrcge 4, 6, APSR_nzcv, cr1, cr14, {1} │ │ │ │ ldrdne lr, [sl], -sp │ │ │ │ - @ instruction: 0x63b8f64b │ │ │ │ + teqpvs r8, #78643200 @ p-variant is OBSOLETE @ 0x4b00000 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - bl 0x1300c4 │ │ │ │ + bl 0x130060 │ │ │ │ stmdbge r6, {r7, sl} │ │ │ │ - bl 0x15b168 │ │ │ │ - bl 0x18a2bc │ │ │ │ + bl 0x15b104 │ │ │ │ + bl 0x18a258 │ │ │ │ @ instruction: 0xf8d30382 │ │ │ │ @ instruction: 0xf7fe2300 │ │ │ │ - @ instruction: 0xf7fef803 │ │ │ │ - @ instruction: 0xf44fbeba │ │ │ │ + @ instruction: 0xf7fef807 │ │ │ │ + @ instruction: 0xf44fbebd │ │ │ │ vmlal.s q11, d1, d0[0] │ │ │ │ addsmi r0, r3, #0, 4 │ │ │ │ strbhi pc, [lr, #2]! @ │ │ │ │ rscshi pc, r6, r1, lsl #4 │ │ │ │ sbcvs pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ andeq pc, r0, #268435468 @ 0x1000000c │ │ │ │ @ instruction: 0xf0024293 │ │ │ │ @@ -189789,99 +189765,99 @@ │ │ │ │ vst2. {d24-d27}, [pc :256], r1 │ │ │ │ vsubl.s8 q11, d17, d0 │ │ │ │ addsmi r0, r3, #0, 4 │ │ │ │ strbhi pc, [ip, #-2] @ │ │ │ │ adcvs pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ andeq pc, r0, #268435468 @ 0x1000000c │ │ │ │ @ instruction: 0xf47e4293 │ │ │ │ - @ instruction: 0x4621ae99 │ │ │ │ + @ instruction: 0x4621ae9c │ │ │ │ movwcs sl, #2054 @ 0x806 │ │ │ │ movwls r9, #45834 @ 0xb30a │ │ │ │ @ instruction: 0xff3ef7fb │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ - ldc2l 7, cr15, [r0, #1012]! @ 0x3f4 │ │ │ │ - mcrlt 7, 4, pc, cr13, cr14, {7} @ │ │ │ │ + ldc2l 7, cr15, [r4, #1012]! @ 0x3f4 │ │ │ │ + mrclt 7, 4, APSR_nzcv, cr0, cr14, {7} │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ strcs lr, [r6], #-2509 @ 0xfffff633 │ │ │ │ strpl lr, [r8, #-2509] @ 0xfffff633 │ │ │ │ strpl lr, [sl, #-2509] @ 0xfffff633 │ │ │ │ - mrrc2 7, 15, pc, r4, cr14 @ │ │ │ │ - mcrlt 7, 4, pc, cr1, cr14, {7} @ │ │ │ │ + mrrc2 7, 15, pc, r8, cr14 @ │ │ │ │ + mcrlt 7, 4, pc, cr4, cr14, {7} @ │ │ │ │ orrpl pc, r4, #1325400064 @ 0x4f000000 │ │ │ │ movweq pc, #8896 @ 0x22c0 @ │ │ │ │ @ instruction: 0xf47e421c │ │ │ │ - @ instruction: 0xf404ae79 │ │ │ │ + @ instruction: 0xf404ae7c │ │ │ │ @ instruction: 0xf5b303e0 │ │ │ │ @ instruction: 0xf0020fe0 │ │ │ │ vst1.16 {d8-d10}, [r4 :256], r0 │ │ │ │ @ instruction: 0xf5b32340 │ │ │ │ @ instruction: 0xf47e2f00 │ │ │ │ - vqrdmlah.s q13, q2, d1[7] │ │ │ │ + vmov.i64 q13, #0xffff000000000000 │ │ │ │ vsubw.u8 , q2, d0 │ │ │ │ strls r1, [fp, #-576] @ 0xfffffdc0 │ │ │ │ strpl pc, [r2, #-964] @ 0xfffffc3c │ │ │ │ andcc lr, r6, #3358720 @ 0x334000 │ │ │ │ movtcc pc, #9156 @ 0x23c4 @ │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ vsubl.u8 q9, d4, d1 │ │ │ │ - bl 0x14aa7c │ │ │ │ + bl 0x14aa18 │ │ │ │ subseq r0, fp, r5, asr #4 │ │ │ │ stmib sp, {r3, sl, ip, pc}^ │ │ │ │ @ instruction: 0xf7fe2309 │ │ │ │ - @ instruction: 0xf7fef987 │ │ │ │ - @ instruction: 0xf004be54 │ │ │ │ + @ instruction: 0xf7fef98b │ │ │ │ + @ instruction: 0xf004be57 │ │ │ │ @ instruction: 0xf1b35382 │ │ │ │ @ instruction: 0xf0025f80 │ │ │ │ vand q4, , │ │ │ │ - blcs 0xea4f4 │ │ │ │ + blcs 0xea490 │ │ │ │ orrhi pc, r3, r2 │ │ │ │ movtne pc, #1028 @ 0x404 @ │ │ │ │ svcne 0x0040f5b3 │ │ │ │ - mcrge 4, 2, pc, cr2, cr14, {3} @ │ │ │ │ + mcrge 4, 2, pc, cr5, cr14, {3} @ │ │ │ │ andcc pc, r0, #196, 6 @ 0x10000003 │ │ │ │ - @ instruction: 0x63b8f64b │ │ │ │ + teqpvs r8, #78643200 @ p-variant is OBSOLETE @ 0x4b00000 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - bl 0x1ae1e0 │ │ │ │ + bl 0x1ae17c │ │ │ │ vsubw.u8 q8, q10, d2 │ │ │ │ andls r1, fp, #64, 4 │ │ │ │ strls sl, [r7, #-2310] @ 0xfffff6fa │ │ │ │ @ instruction: 0xf8d34630 │ │ │ │ @ instruction: 0xf3c42b60 │ │ │ │ @ instruction: 0xf3c43342 │ │ │ │ subseq r4, fp, r2, asr #10 │ │ │ │ stmdbeq r3!, {r1, r2, r8, r9, ip, pc} │ │ │ │ strbeq pc, [r2], #-964 @ 0xfffffc3c @ │ │ │ │ movweq pc, #32771 @ 0x8003 @ │ │ │ │ stmib sp, {r0, r1, r3, r5, r8, r9, lr}^ │ │ │ │ @ instruction: 0xf7fd3408 │ │ │ │ - @ instruction: 0xf7fefde7 │ │ │ │ - stmdbge r6, {r5, r9, sl, fp, ip, sp, pc} │ │ │ │ + @ instruction: 0xf7fefdeb │ │ │ │ + stmdbge r6, {r0, r1, r5, r9, sl, fp, ip, sp, pc} │ │ │ │ movwcs r4, #5680 @ 0x1630 │ │ │ │ stmib sp, {r1, r2, r9, ip, pc}^ │ │ │ │ stmib sp, {r0, r1, r2, r8, r9, lr}^ │ │ │ │ strls r5, [fp, #-1289] @ 0xfffffaf7 │ │ │ │ - blx 0xffa879fe │ │ │ │ - mrclt 7, 0, APSR_nzcv, cr3, cr14, {7} │ │ │ │ + blx 0xffb8799a │ │ │ │ + mrclt 7, 0, APSR_nzcv, cr6, cr14, {7} │ │ │ │ vaddl.s8 q9, d0, d1 │ │ │ │ addmi r0, r3, #144 @ 0x90 │ │ │ │ - mcrge 4, 0, pc, cr12, cr14, {3} @ │ │ │ │ + mcrge 4, 0, pc, cr15, cr14, {3} @ │ │ │ │ @ instruction: 0xf63e2904 │ │ │ │ - andls sl, r8, #9, 28 @ 0x90 │ │ │ │ + andls sl, r8, #12, 28 @ 0xc0 │ │ │ │ addeq lr, lr, #2048 @ 0x800 │ │ │ │ @ instruction: 0xf64b940a │ │ │ │ - @ instruction: 0xf2c064b8 │ │ │ │ + vmvn.i32 d22, #524288 @ 0x00080000 │ │ │ │ stmib sp, {r0, r1, r4, r5, sl}^ │ │ │ │ - bl 0x1d0a48 │ │ │ │ + bl 0x1d09e4 │ │ │ │ stmdbge r6, {r1, r7, sl} │ │ │ │ movtcs r4, #1584 @ 0x630 │ │ │ │ eor pc, r4, sp, asr #17 │ │ │ │ ldrcs pc, [r0, #-2260] @ 0xfffff72c │ │ │ │ @ instruction: 0xf7fc950b │ │ │ │ - @ instruction: 0xf7fefbd5 │ │ │ │ - @ instruction: 0xf640bdf2 │ │ │ │ + @ instruction: 0xf7fefbd9 │ │ │ │ + @ instruction: 0xf640bdf5 │ │ │ │ vsubw.s8 , , d1 │ │ │ │ eormi r0, r3, r0, lsl #6 │ │ │ │ andvc pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ andeq pc, r0, #268435468 @ 0x1000000c │ │ │ │ @ instruction: 0xf0034293 │ │ │ │ vst4.8 {d24,d26,d28,d30}, [pc :64], r6 │ │ │ │ vsubl.s8 , d1, d0 │ │ │ │ @@ -189889,800 +189865,800 @@ │ │ │ │ subhi pc, r6, #268435456 @ 0x10000000 │ │ │ │ svcvs 0x00a0f5b3 │ │ │ │ orrshi pc, r9, r3 │ │ │ │ andshi pc, r7, #536870912 @ 0x20000000 │ │ │ │ @ instruction: 0xf0032b00 │ │ │ │ @ instruction: 0xf5b38171 │ │ │ │ @ instruction: 0xf47e7f00 │ │ │ │ - @ instruction: 0x4621add1 │ │ │ │ + @ instruction: 0x4621add4 │ │ │ │ movwcs sl, #2054 @ 0x806 │ │ │ │ movwls r9, #45834 @ 0xb30a │ │ │ │ mcr2 7, 1, pc, cr2, cr11, {7} @ │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ - mrrc2 7, 15, pc, lr, cr13 @ │ │ │ │ - stcllt 7, cr15, [r5, #1016] @ 0x3f8 │ │ │ │ + stc2l 7, cr15, [r2], #-1012 @ 0xfffffc0c │ │ │ │ + stcllt 7, cr15, [r8, #1016] @ 0x3f8 │ │ │ │ andvc pc, r1, #64, 12 @ 0x4000000 │ │ │ │ andeq pc, r0, #268435468 @ 0x1000000c │ │ │ │ vst4.8 {d20-d23}, [pc :128], r2 │ │ │ │ vaddw.s8 , , d0 │ │ │ │ addmi r0, sl, #0, 2 │ │ │ │ teqphi fp, r3 @ p-variant is OBSOLETE │ │ │ │ bichi pc, r9, r1, lsl #4 │ │ │ │ svcvs 0x00a0f5b2 │ │ │ │ sbchi pc, r9, r3 │ │ │ │ andhi pc, r4, #536870912 @ 0x20000000 │ │ │ │ @ instruction: 0xf0032a00 │ │ │ │ @ instruction: 0xf5b28179 │ │ │ │ @ instruction: 0xf47e7f00 │ │ │ │ - strtmi sl, [r1], -r9, lsr #27 │ │ │ │ + strtmi sl, [r1], -ip, lsr #27 │ │ │ │ movwcs sl, #2054 @ 0x806 │ │ │ │ movwls r9, #45834 @ 0xb30a │ │ │ │ ldc2l 7, cr15, [ip, #1004] @ 0x3ec │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ - ldc2 7, cr15, [r6], #-1012 @ 0xfffffc0c │ │ │ │ - ldclt 7, cr15, [sp, #1016] @ 0x3f8 │ │ │ │ + ldc2 7, cr15, [sl], #-1012 @ 0xfffffc0c │ │ │ │ + stclt 7, cr15, [r0, #1016]! @ 0x3f8 │ │ │ │ orrpl pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ teqpeq r0, #192, 4 @ p-variant is OBSOLETE │ │ │ │ andeq lr, r3, #4, 20 @ 0x4000 │ │ │ │ setend le │ │ │ │ @ instruction: 0xf5b283c5 │ │ │ │ @ instruction: 0xf0021f40 │ │ │ │ addsmi r8, sl, #1069547520 @ 0x3fc00000 │ │ │ │ strhi pc, [r3, -r1]! │ │ │ │ strpl pc, [r0, #1044] @ 0x414 │ │ │ │ ldrhi pc, [sl, -r1, asr #32]! │ │ │ │ stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ movwls r2, #41728 @ 0xa300 │ │ │ │ @ instruction: 0xf7fb930b │ │ │ │ - stmdals r9, {r0, r2, r4, r5, r6, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ - adcsvs pc, r8, #78643200 @ 0x4b00000 │ │ │ │ + stmdals r9, {r0, r1, r2, r4, r5, r6, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ + eorsvs pc, r8, #78643200 @ 0x4b00000 │ │ │ │ eorseq pc, r3, #192, 4 │ │ │ │ stmdbge r6, {r0, r1, r3, r5, r9, sl, lr} │ │ │ │ addeq lr, r0, #2048 @ 0x800 │ │ │ │ @ instruction: 0xf8d24630 │ │ │ │ @ instruction: 0xf7fd2890 │ │ │ │ - @ instruction: 0xf7fefde3 │ │ │ │ - @ instruction: 0xf5b3bd72 │ │ │ │ + @ instruction: 0xf7fefde7 │ │ │ │ + @ instruction: 0xf5b3bd75 │ │ │ │ @ instruction: 0xf0010fe0 │ │ │ │ @ instruction: 0xf64b8327 │ │ │ │ - vshl.s64 d22, d24, #0 │ │ │ │ + vbic.i32 d22, #524288 @ 0x00080000 │ │ │ │ @ instruction: 0x46210533 │ │ │ │ @ instruction: 0xf7fba806 │ │ │ │ - bls 0x308718 │ │ │ │ + bls 0x3086b4 │ │ │ │ stmdbge r6, {r0, r1, r3, r8, r9, fp, ip, pc} │ │ │ │ - bl 0x19b42c │ │ │ │ - bl 0x20a878 │ │ │ │ + bl 0x19b3c8 │ │ │ │ + bl 0x20a814 │ │ │ │ @ instruction: 0xf8d30383 │ │ │ │ @ instruction: 0xf7fc2b80 │ │ │ │ - @ instruction: 0xf7fefb17 │ │ │ │ - mvneq fp, #88, 26 @ 0x1600 │ │ │ │ - ldclge 5, cr15, [r4, #-248] @ 0xffffff08 │ │ │ │ + @ instruction: 0xf7fefb1b │ │ │ │ + mvneq fp, #5824 @ 0x16c0 │ │ │ │ + ldclge 5, cr15, [r7, #-248] @ 0xffffff08 │ │ │ │ mvneq pc, #4, 8 @ 0x4000000 │ │ │ │ svceq 0x00e0f5b3 │ │ │ │ tstphi r3, #2 @ p-variant is OBSOLETE │ │ │ │ - ldrvs pc, [r8, #1611]! @ 0x64b │ │ │ │ + ldrvs pc, [r8, #-1611]! @ 0xfffff9b5 │ │ │ │ ldreq pc, [r3, #-704]! @ 0xfffffd40 │ │ │ │ stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ - blx 0xfeb07b8c │ │ │ │ + blx 0xfeb87b28 │ │ │ │ stmdbge r6, {r0, r1, r3, r8, r9, fp, ip, pc} │ │ │ │ - bl 0x21b468 │ │ │ │ + bl 0x21b404 │ │ │ │ @ instruction: 0xf8d30383 │ │ │ │ @ instruction: 0xf7fc2c00 │ │ │ │ - @ instruction: 0xf7fefafb │ │ │ │ - @ instruction: 0xf404bd3c │ │ │ │ + @ instruction: 0xf7fefaff │ │ │ │ + @ instruction: 0xf404bd3f │ │ │ │ @ instruction: 0xf5b303e0 │ │ │ │ @ instruction: 0xf0010fe0 │ │ │ │ @ instruction: 0xf64b831a │ │ │ │ - vshl.s64 d22, d24, #0 │ │ │ │ + vbic.i32 d22, #524288 @ 0x00080000 │ │ │ │ @ instruction: 0x46210533 │ │ │ │ @ instruction: 0xf7fba806 │ │ │ │ - bls 0x3086a8 │ │ │ │ + bls 0x308644 │ │ │ │ stmdbge r6, {r0, r1, r3, r8, r9, fp, ip, pc} │ │ │ │ - bl 0x19b49c │ │ │ │ - bl 0x20a8e8 │ │ │ │ + bl 0x19b438 │ │ │ │ + bl 0x20a884 │ │ │ │ @ instruction: 0xf8d30383 │ │ │ │ @ instruction: 0xf7fc2be0 │ │ │ │ - @ instruction: 0xf7fefadf │ │ │ │ - strbteq fp, [r7], #3360 @ 0xd20 │ │ │ │ + @ instruction: 0xf7fefae3 │ │ │ │ + strbteq fp, [r7], #3363 @ 0xd23 │ │ │ │ msrhi CPSR_fs, #1073741824 @ 0x40000000 │ │ │ │ @ instruction: 0xf57e00e5 │ │ │ │ - @ instruction: 0xf404ad19 │ │ │ │ + @ instruction: 0xf404ad1c │ │ │ │ @ instruction: 0xf5b31340 │ │ │ │ @ instruction: 0xf0031f40 │ │ │ │ movwcs r8, #966 @ 0x3c6 │ │ │ │ stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ movwls r9, #45834 @ 0xb30a │ │ │ │ @ instruction: 0xf1020624 │ │ │ │ @ instruction: 0xf7fb83c4 │ │ │ │ - bls 0x308af8 │ │ │ │ - @ instruction: 0x63b8f64b │ │ │ │ + bls 0x308a94 │ │ │ │ + teqpvs r8, #78643200 @ p-variant is OBSOLETE @ 0x4b00000 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ orreq lr, r2, #3072 @ 0xc00 │ │ │ │ ldmdbcs r0!, {r0, r1, r4, r6, r7, fp, ip, sp, lr, pc}^ │ │ │ │ - ldc2 7, cr15, [r2, #-1008] @ 0xfffffc10 │ │ │ │ - ldcllt 7, cr15, [fp], #1016 @ 0x3f8 │ │ │ │ + ldc2 7, cr15, [r6, #-1008] @ 0xfffffc10 │ │ │ │ + ldcllt 7, cr15, [lr], #1016 @ 0x3f8 │ │ │ │ orrpl pc, r4, #4, 8 @ 0x4000000 │ │ │ │ svcpl 0x0080f5b3 │ │ │ │ rscshi pc, r5, r2 │ │ │ │ ldrhi pc, [lr], #-513 @ 0xfffffdff │ │ │ │ @ instruction: 0xf0022b00 │ │ │ │ vst4.8 {d8,d10,d12,d14}, [r4] │ │ │ │ @ instruction: 0xf5b31340 │ │ │ │ @ instruction: 0xf0031f40 │ │ │ │ rsceq r8, r1, r6, asr #11 │ │ │ │ - stclge 5, cr15, [r6], #504 @ 0x1f8 │ │ │ │ + stclge 5, cr15, [r9], #504 @ 0x1f8 │ │ │ │ stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ movwls r2, #41728 @ 0xa300 │ │ │ │ @ instruction: 0xf7fb930b │ │ │ │ - bls 0x308aa4 │ │ │ │ - @ instruction: 0x63b8f64b │ │ │ │ + bls 0x308a40 │ │ │ │ + teqpvs r8, #78643200 @ p-variant is OBSOLETE @ 0x4b00000 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ orreq lr, r2, #3072 @ 0xc00 │ │ │ │ stmdbcs r0!, {r0, r1, r4, r6, r7, fp, ip, sp, lr, pc} │ │ │ │ - stc2l 7, cr15, [r8], #1008 @ 0x3f0 │ │ │ │ - ldcllt 7, cr15, [r1], {254} @ 0xfe │ │ │ │ + stc2l 7, cr15, [ip], #1008 @ 0x3f0 │ │ │ │ + ldcllt 7, cr15, [r4], {254} @ 0xfe │ │ │ │ adcsvs pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ eorseq pc, r0, #268435468 @ 0x1000000c │ │ │ │ @ instruction: 0xf0014293 │ │ │ │ vst3. {d24-d26}, [pc :256], ip │ │ │ │ vmlal.s q11, d17, d0[4] │ │ │ │ addsmi r0, r3, #48, 4 │ │ │ │ - strbhi pc, [pc], #1 @ 0xc9ca8 @ │ │ │ │ + strbhi pc, [pc], #1 @ 0xc9c44 @ │ │ │ │ addsvs pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ eorseq pc, r0, #268435468 @ 0x1000000c │ │ │ │ @ instruction: 0xf47e4293 │ │ │ │ - strls sl, [r9, #-3259] @ 0xfffff345 │ │ │ │ + strls sl, [r9, #-3262] @ 0xfffff342 │ │ │ │ strmi pc, [r1, #964] @ 0x3c4 │ │ │ │ - adcsvs pc, r8, #78643200 @ 0x4b00000 │ │ │ │ + eorsvs pc, r8, #78643200 @ 0x4b00000 │ │ │ │ eorseq pc, r3, #192, 4 │ │ │ │ addeq lr, r5, #2048 @ 0x800 │ │ │ │ vldmiami r4, {s29-s107} │ │ │ │ stmiaeq r5!, {r3, r8, sl, ip, pc} │ │ │ │ cdpcc 3, 4, cr15, cr2, cr4, {6} │ │ │ │ @ instruction: 0xf0052300 │ │ │ │ @ instruction: 0xf8d20508 │ │ │ │ stmdbge r6, {r3, r6, r8, r9, sl, fp, sp} │ │ │ │ @ instruction: 0xf00c4630 │ │ │ │ vmull.u8 q8, d4, d8 │ │ │ │ - b 0x13cadf4 │ │ │ │ + b 0x13cad90 │ │ │ │ @ instruction: 0x432c0c0e │ │ │ │ movwcc lr, #43469 @ 0xa9cd │ │ │ │ andsgt pc, r8, sp, asr #17 │ │ │ │ @ instruction: 0xf7fc9407 │ │ │ │ - @ instruction: 0xf7fefdab │ │ │ │ - @ instruction: 0xf44fbc96 │ │ │ │ + @ instruction: 0xf7fefdaf │ │ │ │ + @ instruction: 0xf44fbc99 │ │ │ │ vrshr.s64 d22, d0, #63 │ │ │ │ addsmi r0, r3, #536870915 @ 0x20000003 │ │ │ │ ldrhi pc, [r9, #-1] │ │ │ │ adcvs pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ eorseq pc, r2, #268435468 @ 0x1000000c │ │ │ │ @ instruction: 0xf0014293 │ │ │ │ vst3. {d24-d26}, [pc :128], r0 │ │ │ │ vsubl.s8 q11, d17, d0 │ │ │ │ addsmi r0, r3, #536870915 @ 0x20000003 │ │ │ │ - stcge 4, cr15, [r0], {126} @ 0x7e │ │ │ │ + stcge 4, cr15, [r3], {126} @ 0x7e │ │ │ │ @ instruction: 0x46306d33 │ │ │ │ ldrdcs pc, [r0], r3 @ │ │ │ │ svcvs 0x0070f412 │ │ │ │ - ldclge 4, cr15, [r8], #-248 @ 0xffffff08 │ │ │ │ + ldclge 4, cr15, [fp], #-248 @ 0xffffff08 │ │ │ │ @ instruction: 0xf413685b │ │ │ │ @ instruction: 0xf43e6f60 │ │ │ │ - strls sl, [r9, #-3187] @ 0xfffff38d │ │ │ │ + strls sl, [r9, #-3190] @ 0xfffff38a │ │ │ │ strmi pc, [r1, #964] @ 0x3c4 │ │ │ │ - adcsvs pc, r8, #78643200 @ 0x4b00000 │ │ │ │ + eorsvs pc, r8, #78643200 @ 0x4b00000 │ │ │ │ eorseq pc, r3, #192, 4 │ │ │ │ addeq lr, r5, #2048 @ 0x800 │ │ │ │ vldmiami r4, {s29-s107} │ │ │ │ stmiaeq r5!, {r3, r8, sl, ip, pc} │ │ │ │ cdpcc 3, 4, cr15, cr2, cr4, {6} │ │ │ │ @ instruction: 0xf0052300 │ │ │ │ @ instruction: 0xf8d20508 │ │ │ │ stmdbge r6, {r3, r4, r5, r7, r8, r9, sl, fp, sp} │ │ │ │ stceq 0, cr15, [r8], {12} │ │ │ │ strbeq pc, [r2], #-964 @ 0xfffffc3c @ │ │ │ │ @ instruction: 0x0c0eea4c │ │ │ │ stmib sp, {r2, r3, r5, r8, r9, lr}^ │ │ │ │ @ instruction: 0xf8cd330a │ │ │ │ strls ip, [r7], #-24 @ 0xffffffe8 │ │ │ │ - stc2l 7, cr15, [r4, #-1008]! @ 0xfffffc10 │ │ │ │ - mcrrlt 7, 15, pc, pc, cr14 @ │ │ │ │ + stc2l 7, cr15, [r8, #-1008]! @ 0xfffffc10 │ │ │ │ + mrrclt 7, 15, pc, r2, cr14 @ │ │ │ │ svcvs 0x0080f5b5 │ │ │ │ subhi pc, r6, r1 │ │ │ │ svcvs 0x00a0f5b5 │ │ │ │ - mcrrge 4, 7, pc, r6, cr14 @ │ │ │ │ + mcrrge 4, 7, pc, r9, cr14 @ │ │ │ │ stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ movwls r2, #41728 @ 0xa300 │ │ │ │ @ instruction: 0xf7fb930b │ │ │ │ - stmdals r9, {r0, r1, r2, r3, r4, r5, r6, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ - adcsvs pc, r8, #78643200 @ 0x4b00000 │ │ │ │ + stmdals r9, {r0, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ + eorsvs pc, r8, #78643200 @ 0x4b00000 │ │ │ │ eorseq pc, r3, #192, 4 │ │ │ │ stmdbge r6, {r8, r9, sp} │ │ │ │ addeq lr, r0, #2048 @ 0x800 │ │ │ │ @ instruction: 0xf8d24630 │ │ │ │ @ instruction: 0xf7fd2cf8 │ │ │ │ - @ instruction: 0xf7fefca1 │ │ │ │ - @ instruction: 0xf44fbc30 │ │ │ │ + @ instruction: 0xf7fefca5 │ │ │ │ + @ instruction: 0xf44fbc33 │ │ │ │ vmlal.s , d17, d0[0] │ │ │ │ addsmi r0, r3, #805306371 @ 0x30000003 │ │ │ │ strhi pc, [r2, #-1] │ │ │ │ andvc pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ eorseq pc, r3, #268435468 @ 0x1000000c │ │ │ │ @ instruction: 0xf0014293 │ │ │ │ vst3. {d24-d26}, [pc :64], lr │ │ │ │ vsubl.s8 , d17, d0 │ │ │ │ addsmi r0, r3, #805306371 @ 0x30000003 │ │ │ │ - ldcge 4, cr15, [sl], {126} @ 0x7e │ │ │ │ + ldcge 4, cr15, [sp], {126} @ 0x7e │ │ │ │ stcleq 5, cr9, [r5], #36 @ 0x24 │ │ │ │ mcrrcc 3, 12, pc, r2, cr4 @ │ │ │ │ @ instruction: 0xf00508a2 │ │ │ │ movwcs r0, #1288 @ 0x508 │ │ │ │ streq lr, [ip, #-2629] @ 0xfffff5bb │ │ │ │ andeq pc, r8, #2 │ │ │ │ vabal.u8 , d4, d6 │ │ │ │ @ instruction: 0x432a0542 │ │ │ │ andls sl, r7, #98304 @ 0x18000 │ │ │ │ @ instruction: 0x461a4630 │ │ │ │ strmi pc, [r1], #964 @ 0x3c4 │ │ │ │ movwcc lr, #43469 @ 0xa9cd │ │ │ │ @ instruction: 0xf7fc9408 │ │ │ │ - @ instruction: 0xf7fefd9b │ │ │ │ - stmib sp, {r1, r2, r3, r4, r5, r6, r7, r8, r9, fp, ip, sp, pc}^ │ │ │ │ + @ instruction: 0xf7fefd9f │ │ │ │ + stmib sp, {r0, sl, fp, ip, sp, pc}^ │ │ │ │ @ instruction: 0xf64b3206 │ │ │ │ - vrshr.s64 d22, d24, #64 │ │ │ │ + vmvn.i32 d22, #2048 @ 0x00000800 │ │ │ │ tstls r8, r3, lsr r2 │ │ │ │ addeq lr, lr, #2048 @ 0x800 │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ stmib sp, {r0, r1, r8, r9, sp}^ │ │ │ │ @ instruction: 0xf8d2ec09 │ │ │ │ strls r2, [fp, #-1424] @ 0xfffffa70 │ │ │ │ - blx 0x1687e48 │ │ │ │ - bllt 0xffb47e54 │ │ │ │ + blx 0x1787de4 │ │ │ │ + bllt 0xffc07df0 │ │ │ │ movwcs lr, #27085 @ 0x69cd │ │ │ │ - adcsvs pc, r8, #78643200 @ 0x4b00000 │ │ │ │ + eorsvs pc, r8, #78643200 @ 0x4b00000 │ │ │ │ eorseq pc, r3, #192, 4 │ │ │ │ - bl 0x174284 │ │ │ │ - ldrtmi r0, [r0], -ip, lsl #5 │ │ │ │ - @ instruction: 0xf8cd2302 │ │ │ │ - stmib sp, {r5, sp, lr, pc}^ │ │ │ │ - @ instruction: 0xf8d2c709 │ │ │ │ - strls r2, [fp, #-1408] @ 0xfffffa80 │ │ │ │ - blx 0x1107e74 │ │ │ │ - bllt 0xff5c7e80 │ │ │ │ - svcpl 0x0081f1b3 │ │ │ │ - addshi pc, lr, r1 │ │ │ │ - addpl pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ - eoreq pc, r0, #268435468 @ 0x1000000c │ │ │ │ - @ instruction: 0xf47e4293 │ │ │ │ - movwcs sl, #7111 @ 0x1bc7 │ │ │ │ - tstpeq r0, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - blcs 0xd9f34 │ │ │ │ - strbhi pc, [r0, #2]! @ │ │ │ │ - svcne 0x0080f5b3 │ │ │ │ - blge 0xff0070ac │ │ │ │ - stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ - movwls r2, #41728 @ 0xa300 │ │ │ │ - @ instruction: 0xf7fb930b │ │ │ │ - stmdbge r6, {r0, r1, r2, r3, r4, r5, r6, sl, fp, ip, sp, lr, pc} │ │ │ │ - @ instruction: 0xf7fd4630 │ │ │ │ - @ instruction: 0xf7fefa01 │ │ │ │ - @ instruction: 0xf5b3bbb0 │ │ │ │ - @ instruction: 0xf0011f00 │ │ │ │ - addcs r8, r0, #178 @ 0xb2 │ │ │ │ - eoreq pc, r0, #192, 4 │ │ │ │ - @ instruction: 0xf47e4293 │ │ │ │ - strteq sl, [r5], r5, lsr #23 │ │ │ │ - blge 0xfe9873e0 │ │ │ │ - @ instruction: 0x46376d33 │ │ │ │ - ldrdcs pc, [r0], r3 @ │ │ │ │ - svcvs 0x0070f412 │ │ │ │ - blge 0xfe786ff0 │ │ │ │ - stcleq 8, cr6, [r5], #364 @ 0x16c │ │ │ │ - streq pc, [r8, #-5] │ │ │ │ - subcc pc, r2, #196, 6 @ 0x10000003 │ │ │ │ - @ instruction: 0xf4134315 │ │ │ │ + bl 0x16de28 │ │ │ │ + stmdbge r6, {r2, r3, r7, r9} │ │ │ │ + movwcs r4, #9776 @ 0x2630 │ │ │ │ + @ instruction: 0xce09e9cd │ │ │ │ + strcs pc, [r0, #2258] @ 0x8d2 │ │ │ │ + @ instruction: 0xf7fc950b │ │ │ │ + @ instruction: 0xf7fefa45 │ │ │ │ + @ instruction: 0xf1b3bbd7 │ │ │ │ + @ instruction: 0xf0015f81 │ │ │ │ + vst4.32 {d24-d27}, [pc :64] │ │ │ │ + vsubl.s8 , d17, d0 │ │ │ │ + addsmi r0, r3, #32, 4 │ │ │ │ + blge 0xff3c7030 │ │ │ │ + vsubw.s8 q9, q0, d1 │ │ │ │ + eormi r0, r3, r0, lsl r3 │ │ │ │ + @ instruction: 0xf0022b00 │ │ │ │ + @ instruction: 0xf5b385e1 │ │ │ │ + @ instruction: 0xf47e1f80 │ │ │ │ + strtmi sl, [r1], -r0, asr #23 │ │ │ │ + movwcs sl, #2054 @ 0x806 │ │ │ │ + movwls r9, #45834 @ 0xb30a │ │ │ │ + stc2 7, cr15, [r0], {251} @ 0xfb │ │ │ │ + ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ + blx 0x287e58 │ │ │ │ + bllt 0xfee07e60 │ │ │ │ + svcne 0x0000f5b3 │ │ │ │ + adcshi pc, r3, r1 │ │ │ │ + vsubl.s8 q9, d16, d0 │ │ │ │ + addsmi r0, r3, #32, 4 │ │ │ │ + blge 0xfeb47074 │ │ │ │ + @ instruction: 0xf53e06a5 │ │ │ │ + vldmdbvs r3!, {d10-d28} │ │ │ │ + @ instruction: 0xf8d34637 │ │ │ │ + @ instruction: 0xf41220a0 │ │ │ │ @ instruction: 0xf43e6f70 │ │ │ │ - vstrcs d10, [r7, #-572] @ 0xfffffdc4 │ │ │ │ - blge 0xfe40780c │ │ │ │ - movweq pc, #53252 @ 0xd004 @ │ │ │ │ - @ instruction: 0xf43e2b0d │ │ │ │ - ldrtmi sl, [r0], -r7, lsl #23 │ │ │ │ - @ instruction: 0xf9eaf7fe │ │ │ │ - @ instruction: 0xf43e2800 │ │ │ │ - ldrtmi sl, [r0], -lr, ror #23 │ │ │ │ - stc2 0, cr15, [lr], #96 @ 0x60 │ │ │ │ - @ instruction: 0xf43e2800 │ │ │ │ - @ instruction: 0xf004abe8 │ │ │ │ - strtmi r0, [r8], -pc, lsl #12 │ │ │ │ - cdp2 7, 12, cr15, cr14, cr12, {7} │ │ │ │ - @ instruction: 0xf7864681 │ │ │ │ - @ instruction: 0x4632f9f3 │ │ │ │ - strmi r4, [r5], -r1, lsl #12 │ │ │ │ + ldmdavs fp, {r1, r2, r3, r4, r7, r8, r9, fp, sp, pc}^ │ │ │ │ + @ instruction: 0xf0050ce5 │ │ │ │ + vabal.u8 q8, d4, d8 │ │ │ │ + tstmi r5, #536870916 @ 0x20000004 │ │ │ │ + svcvs 0x0070f413 │ │ │ │ + blge 0xfe5c6fa0 │ │ │ │ + @ instruction: 0xf63e2d07 │ │ │ │ + @ instruction: 0xf004ab90 │ │ │ │ + blcs 0x40aae8 │ │ │ │ + blge 0xfe3c6fb0 │ │ │ │ + @ instruction: 0xf7fe4630 │ │ │ │ + stmdacs r0, {r0, r1, r2, r3, r5, r6, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ + blge 0xffd46fbc │ │ │ │ + @ instruction: 0xf0184630 │ │ │ │ + stmdacs r0, {r0, r2, r5, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ + blge 0xffbc6fc8 │ │ │ │ + streq pc, [pc], -r4 │ │ │ │ + @ instruction: 0xf7ec4628 │ │ │ │ + pkhtbmi pc, r1, r1, asr #29 @ │ │ │ │ + blx 0xa87cf8 │ │ │ │ + @ instruction: 0x46014632 │ │ │ │ + ldrtmi r4, [r8], -r5, lsl #12 │ │ │ │ + blx 0xe87e58 │ │ │ │ + @ instruction: 0x13a4f642 │ │ │ │ + orrscs pc, r7, #192, 4 │ │ │ │ + andmi pc, r4, r4, asr #7 │ │ │ │ + @ instruction: 0xf786681c │ │ │ │ + bmi 0xff5c9a4c │ │ │ │ + svccc 0x0070ee1d │ │ │ │ + ldmdavs r2, {r1, r3, r4, r5, r6, sl, lr} │ │ │ │ + bl 0x320174 │ │ │ │ + tstls r0, r2, lsl #2 │ │ │ │ + bicscs pc, r8, r0, asr #12 │ │ │ │ + orrseq pc, r2, r0, asr #5 │ │ │ │ + ldrmi r1, [r0], #-2323 @ 0xfffff6ed │ │ │ │ + andls r4, r2, sl, lsr #8 │ │ │ │ + stmdavs r8, {r0, r9, ip, pc} │ │ │ │ + blx 0x1207d44 │ │ │ │ + ldrtmi r4, [r1], -sl, lsr #12 │ │ │ │ @ instruction: 0xf7db4638 │ │ │ │ - @ instruction: 0xf642f9f5 │ │ │ │ - vsubw.s8 , q8, d20 │ │ │ │ - vrsra.u64 d18, d7, #60 │ │ │ │ - ldmdavs ip, {r2, lr} │ │ │ │ - cdp2 7, 10, cr15, cr0, cr6, {4} │ │ │ │ - @ instruction: 0xee1d4ad2 │ │ │ │ - ldrbtmi r3, [sl], #-3952 @ 0xfffff090 │ │ │ │ - ldmpl sl, {r1, r4, fp, sp, lr} │ │ │ │ - tsteq r2, r9, lsl #22 │ │ │ │ - @ instruction: 0xf6409100 │ │ │ │ - vsra.s64 q9, q4, #64 │ │ │ │ - ldmdbne r3, {r1, r4, r7, r8} │ │ │ │ - strtmi r4, [sl], #-1040 @ 0xfffffbf0 │ │ │ │ - andls r9, r1, #2 │ │ │ │ - @ instruction: 0xf7876808 │ │ │ │ - @ instruction: 0x462afa11 │ │ │ │ - @ instruction: 0x46384631 │ │ │ │ - blx 0xfe507f04 │ │ │ │ - blcs 0xe5f88 │ │ │ │ - blge 0xfedc7098 │ │ │ │ - rsbmi r1, r3, #92, 30 @ 0x170 │ │ │ │ - ldrbvs r4, [fp, r3, ror #2]! │ │ │ │ - bllt 0xfec47fa4 │ │ │ │ - @ instruction: 0xf63e2906 │ │ │ │ - andls sl, r8, #62464 @ 0xf400 │ │ │ │ - addeq lr, lr, #2048 @ 0x800 │ │ │ │ - @ instruction: 0xf64b940a │ │ │ │ - @ instruction: 0xf2c064b8 │ │ │ │ - stmib sp, {r0, r1, r4, r5, sl}^ │ │ │ │ - bl 0x1d0fe0 │ │ │ │ - stmdbge r6, {r1, r7, sl} │ │ │ │ - @ instruction: 0x23204630 │ │ │ │ - eor pc, r4, sp, asr #17 │ │ │ │ - ldrbcs pc, [r0], #-2260 @ 0xfffff72c @ │ │ │ │ - @ instruction: 0xf7fc950b │ │ │ │ - @ instruction: 0xf7fef909 │ │ │ │ - stmdbcs r6, {r1, r2, r5, r8, r9, fp, ip, sp, pc} │ │ │ │ - blge 0x9878e0 │ │ │ │ - bl 0x16e80c │ │ │ │ + svcvs 0x00fbfad1 │ │ │ │ + @ instruction: 0xf43e2b00 │ │ │ │ + svcne 0x005cabb6 │ │ │ │ + cmnmi r3, r3, ror #4 │ │ │ │ + @ instruction: 0xf7fe67fb │ │ │ │ + stmdbcs r6, {r4, r5, r7, r8, r9, fp, ip, sp, pc} │ │ │ │ + blge 0x1147844 │ │ │ │ + bl 0x16e770 │ │ │ │ strls r0, [sl], #-654 @ 0xfffffd72 │ │ │ │ - strls r2, [fp], #-1024 @ 0xfffffc00 │ │ │ │ - ldrtvs pc, [r8], #1611 @ 0x64b @ │ │ │ │ + ldrtvs pc, [r8], #-1611 @ 0xfffff9b5 @ │ │ │ │ ldrteq pc, [r3], #-704 @ 0xfffffd40 @ │ │ │ │ @ instruction: 0x1c06e9cd │ │ │ │ streq lr, [r2], #2820 @ 0xb04 │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ @ instruction: 0xf8cd2320 │ │ │ │ @ instruction: 0xf8d4e024 │ │ │ │ - @ instruction: 0xf7fc24d0 │ │ │ │ - @ instruction: 0xf7fef8ed │ │ │ │ - @ instruction: 0xf5b3bb0a │ │ │ │ - @ instruction: 0xf47e5f81 │ │ │ │ - stmdbeq r3!, {r0, r2, r8, r9, fp, sp, pc} │ │ │ │ - smlalbtmi pc, r2, r4, r3 @ │ │ │ │ - movweq pc, #32771 @ 0x8003 @ │ │ │ │ - movwmi r0, #48354 @ 0xbce2 │ │ │ │ - andeq pc, r8, #2 │ │ │ │ - smlalbtcc pc, r2, r4, r3 @ │ │ │ │ - ldrvs pc, [r8, #1611]! @ 0x64b │ │ │ │ - ldreq pc, [r3, #-704]! @ 0xfffffd40 │ │ │ │ - vsubw.u8 q10, q2, d10 │ │ │ │ - @ instruction: 0xf0045101 │ │ │ │ - stmib sp, {r0, r1, r2, r3}^ │ │ │ │ - movwcs r2, #774 @ 0x306 │ │ │ │ - smlabteq r8, sp, r9, lr │ │ │ │ - orreq lr, r1, r5, lsl #22 │ │ │ │ - movwcc lr, #43469 @ 0xa9cd │ │ │ │ - setend le │ │ │ │ - @ instruction: 0xf8d18596 │ │ │ │ - ldrtmi r2, [r0], -r0, ror #20 │ │ │ │ - @ instruction: 0xf7fda906 │ │ │ │ - stmdacs r0, {r0, r1, r2, r3, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ - blge 0x134726c │ │ │ │ - movtne pc, #1028 @ 0x404 @ │ │ │ │ - svcne 0x0040f5b3 │ │ │ │ - bge 0xff687278 │ │ │ │ - stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ - movwls r2, #41728 @ 0xa300 │ │ │ │ - @ instruction: 0xf7fb930b │ │ │ │ - movwcs pc, #6577 @ 0x19b1 @ │ │ │ │ - streq lr, [r3, #2821] @ 0xb05 │ │ │ │ - ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ - @ instruction: 0xf8d59309 │ │ │ │ - @ instruction: 0xf7fd2a80 │ │ │ │ - @ instruction: 0xf7feff75 │ │ │ │ - vpmax.s8 , , q2 │ │ │ │ - addsmi r0, r3, #268435456 @ 0x10000000 │ │ │ │ - bge 0xff0872a8 │ │ │ │ - movtne pc, #1028 @ 0x404 @ │ │ │ │ - svcne 0x0040f5b3 │ │ │ │ - strbhi pc, [r2], #-2 @ │ │ │ │ - ldrvs pc, [r8, #1611]! @ 0x64b │ │ │ │ - ldreq pc, [r3, #-704]! @ 0xfffffd40 │ │ │ │ - orrpl pc, r0, #20 │ │ │ │ - strbhi pc, [r5, #65] @ 0x41 @ │ │ │ │ - stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ - movwls r2, #20992 @ 0x5200 │ │ │ │ - andcs lr, sl, #3358720 @ 0x334000 │ │ │ │ - blx 0xfe8080c8 │ │ │ │ - stmdbge r6, {r0, r3, r9, fp, ip, pc} │ │ │ │ - ldrtmi r9, [r0], -r5, lsl #22 │ │ │ │ - addeq lr, r2, #5120 @ 0x1400 │ │ │ │ - @ instruction: 0x2640f8d2 │ │ │ │ - blx 0x4880e6 │ │ │ │ - blt 0xfe8480ec │ │ │ │ + strls r2, [fp, #-1104] @ 0xfffffbb0 │ │ │ │ + @ instruction: 0xf90ef7fc │ │ │ │ + bllt 0xb87f74 │ │ │ │ + @ instruction: 0xf63e2906 │ │ │ │ + andls sl, r8, #38912 @ 0x9800 │ │ │ │ + addeq lr, lr, #2048 @ 0x800 │ │ │ │ + strcs r9, [r0], #-1034 @ 0xfffffbf6 │ │ │ │ + @ instruction: 0xf64b940b │ │ │ │ + vmvn.i32 d22, #524288 @ 0x00080000 │ │ │ │ + stmib sp, {r0, r1, r4, r5, sl}^ │ │ │ │ + bl 0x1d0fb4 │ │ │ │ + stmdbge r6, {r1, r7, sl} │ │ │ │ + @ instruction: 0x23204630 │ │ │ │ + eor pc, r4, sp, asr #17 │ │ │ │ + ldrbcs pc, [r0], #2260 @ 0x8d4 @ │ │ │ │ + @ instruction: 0xf8f2f7fc │ │ │ │ + bllt 0x487fac │ │ │ │ svcpl 0x0081f5b3 │ │ │ │ - bge 0xfe7072f4 │ │ │ │ - @ instruction: 0xf53e00e5 │ │ │ │ - @ instruction: 0xf3c4aa95 │ │ │ │ - movwcs r5, #513 @ 0x201 │ │ │ │ - stcleq 3, cr9, [r5], #40 @ 0x28 │ │ │ │ - @ instruction: 0xf64b930b │ │ │ │ - vrsra.s64 d22, d24, #64 │ │ │ │ - vbic.i32 d16, #49920 @ 0x0000c300 │ │ │ │ - bl 0x199224 │ │ │ │ - andls r0, r9, #134217730 @ 0x8000002 │ │ │ │ - streq pc, [r8, #-5] │ │ │ │ - b 0x1234540 │ │ │ │ - ldrtmi r0, [r0], -ip, lsl #10 │ │ │ │ - @ instruction: 0x27d0f8d3 │ │ │ │ - strls r0, [r6, #-2339] @ 0xfffff6dd │ │ │ │ - movweq pc, #32771 @ 0x8003 @ │ │ │ │ - strbmi pc, [r2, #-964] @ 0xfffffc3c @ │ │ │ │ - streq pc, [pc], #-4 @ 0xca140 │ │ │ │ - stmib sp, {r0, r1, r3, r5, r8, r9, lr}^ │ │ │ │ - @ instruction: 0xf7fd3407 │ │ │ │ - @ instruction: 0xf7feff21 │ │ │ │ - @ instruction: 0xf5b3ba70 │ │ │ │ - @ instruction: 0xf0026f70 │ │ │ │ - vrhadd.s8 d8, d17, d8 │ │ │ │ - @ instruction: 0xf5b3878b │ │ │ │ - @ instruction: 0xf0026f50 │ │ │ │ - @ instruction: 0xf5b38160 │ │ │ │ - @ instruction: 0xf47e6f60 │ │ │ │ - stmdage r6, {r0, r5, r6, r9, fp, sp, pc} │ │ │ │ - movwcs r4, #1569 @ 0x621 │ │ │ │ + blge 0x3471b4 │ │ │ │ + @ instruction: 0xf3c40923 │ │ │ │ + @ instruction: 0xf0034142 │ │ │ │ + stcleq 3, cr0, [r2], #32 │ │ │ │ + @ instruction: 0xf002430b │ │ │ │ + vsubl.u8 q8, d4, d8 │ │ │ │ + @ instruction: 0xf64b3142 │ │ │ │ + vbic.i32 d22, #524288 @ 0x00080000 │ │ │ │ + movwmi r0, #42291 @ 0xa533 │ │ │ │ + smlabtpl r1, r4, r3, pc @ │ │ │ │ + andeq pc, pc, r4 │ │ │ │ + movwcs lr, #27085 @ 0x69cd │ │ │ │ + stmib sp, {r8, r9, sp}^ │ │ │ │ + bl 0x20a410 │ │ │ │ + stmib sp, {r0, r7, r8}^ │ │ │ │ + rsceq r3, r0, sl, lsl #6 │ │ │ │ + ldrhi pc, [r7, #257] @ 0x101 │ │ │ │ + bcs 0x1908344 │ │ │ │ + stmdbge r6, {r4, r5, r9, sl, lr} │ │ │ │ + @ instruction: 0xff94f7fd │ │ │ │ + @ instruction: 0xf47e2800 │ │ │ │ + @ instruction: 0xf404ab4c │ │ │ │ + @ instruction: 0xf5b31340 │ │ │ │ + @ instruction: 0xf47e1f40 │ │ │ │ + @ instruction: 0x4621aada │ │ │ │ + movwcs sl, #2054 @ 0x806 │ │ │ │ movwls r9, #45834 @ 0xb30a │ │ │ │ - blx 0x1e08164 │ │ │ │ - @ instruction: 0x46306d33 │ │ │ │ - ldrdcs pc, [r0], r3 @ │ │ │ │ - svcvs 0x0070f412 │ │ │ │ - bge 0x1587280 │ │ │ │ - @ instruction: 0xf413685b │ │ │ │ - @ instruction: 0xf43e6f60 │ │ │ │ - movwcs sl, #2637 @ 0xa4d │ │ │ │ - movwls sl, #2310 @ 0x906 │ │ │ │ - subspl pc, r1, #82837504 @ 0x4f00000 │ │ │ │ - andeq pc, fp, #192, 4 │ │ │ │ - ldc2 7, cr15, [r0, #1008] @ 0x3f0 │ │ │ │ - blt 0x11c81a0 │ │ │ │ - rscvs pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ - eorseq pc, r3, #268435468 @ 0x1000000c │ │ │ │ - @ instruction: 0xf0014293 │ │ │ │ - vst4.8 {d24,d26,d28,d30}, [pc :256], r5 │ │ │ │ - vrshr.s64 q11, q8, #63 │ │ │ │ - addsmi r0, r3, #805306371 @ 0x30000003 │ │ │ │ - bge 0xe073bc │ │ │ │ - @ instruction: 0x46306d33 │ │ │ │ - ldrdcs pc, [r0], r3 @ │ │ │ │ - svcvs 0x0070f412 │ │ │ │ - bge 0xc072cc │ │ │ │ - @ instruction: 0xf413685b │ │ │ │ - @ instruction: 0xf43e6f60 │ │ │ │ - strls sl, [r9, #-2599] @ 0xfffff5d9 │ │ │ │ - strmi pc, [r1, #964] @ 0x3c4 │ │ │ │ - adcsvc pc, r0, #76, 12 @ 0x4c00000 │ │ │ │ - eorseq pc, r3, #192, 4 │ │ │ │ - addeq lr, r5, #2048 @ 0x800 │ │ │ │ - vldmiami r4, {s29-s107} │ │ │ │ - stmiaeq r5!, {r3, r8, sl, ip, pc} │ │ │ │ - cdpcc 3, 4, cr15, cr2, cr4, {6} │ │ │ │ - @ instruction: 0xf0052300 │ │ │ │ - @ instruction: 0xf8520508 │ │ │ │ - stmdbge r6, {r4, r5, r7, sl, fp, sp} │ │ │ │ - stceq 0, cr15, [r8], {12} │ │ │ │ - strbeq pc, [r2], #-964 @ 0xfffffc3c @ │ │ │ │ - @ instruction: 0x0c0eea4c │ │ │ │ - stmib sp, {r2, r3, r5, r8, r9, lr}^ │ │ │ │ - @ instruction: 0xf8cd330a │ │ │ │ - strls ip, [r7], #-24 @ 0xffffffe8 │ │ │ │ - blx 0x708216 │ │ │ │ - blt 0x1c8220 │ │ │ │ - svcvs 0x0080f5b5 │ │ │ │ - ldmibge lr!, {r1, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc}^ │ │ │ │ - stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ - movwls r2, #41728 @ 0xa300 │ │ │ │ - @ instruction: 0xf7fb930b │ │ │ │ - stmdals r9, {r0, r1, r2, r4, r5, r8, fp, ip, sp, lr, pc} │ │ │ │ - adcsvs pc, r8, #78643200 @ 0x4b00000 │ │ │ │ - eorseq pc, r3, #192, 4 │ │ │ │ - stmdbge r6, {r8, r9, sp} │ │ │ │ - addeq lr, r0, #2048 @ 0x800 │ │ │ │ - @ instruction: 0xf8d24630 │ │ │ │ - @ instruction: 0xf7fd2e28 │ │ │ │ - @ instruction: 0xf7fefa59 │ │ │ │ - rsceq fp, r2, r8, ror #19 │ │ │ │ - stmibge r4!, {r1, r2, r3, r4, r5, r8, sl, ip, sp, lr, pc}^ │ │ │ │ + @ instruction: 0xf9b4f7fb │ │ │ │ + bl 0x212c30 │ │ │ │ + stmdbge r6, {r0, r1, r7, r8, sl} │ │ │ │ + movwls r4, #38448 @ 0x9630 │ │ │ │ + bcs 0xfe10838c │ │ │ │ + @ instruction: 0xff7af7fd │ │ │ │ + blt 0xff308038 │ │ │ │ + andeq pc, r1, #268435460 @ 0x10000004 │ │ │ │ + @ instruction: 0xf47e4293 │ │ │ │ + vst1.64 {d10-d11}, [r4], r2 │ │ │ │ + @ instruction: 0xf5b31340 │ │ │ │ + @ instruction: 0xf0021f40 │ │ │ │ + @ instruction: 0xf64b8443 │ │ │ │ + vbic.i32 d22, #524288 @ 0x00080000 │ │ │ │ + @ instruction: 0xf0140533 │ │ │ │ + @ instruction: 0xf0415380 │ │ │ │ + strtmi r8, [r1], -r6, asr #11 │ │ │ │ + andcs sl, r0, #393216 @ 0x60000 │ │ │ │ + stmib sp, {r0, r2, r8, r9, ip, pc}^ │ │ │ │ + @ instruction: 0xf7fb220a │ │ │ │ + bls 0x348af4 │ │ │ │ + blls 0x234494 │ │ │ │ + bl 0x21b940 │ │ │ │ + @ instruction: 0xf8d20282 │ │ │ │ + @ instruction: 0xf7fd2640 │ │ │ │ + @ instruction: 0xf7fefb13 │ │ │ │ + @ instruction: 0xf5b3baa1 │ │ │ │ + @ instruction: 0xf47e5f81 │ │ │ │ + smlaleq sl, r5, ip, sl │ │ │ │ + bge 0xfe747594 │ │ │ │ andpl pc, r1, #196, 6 @ 0x10000003 │ │ │ │ movwls r2, #41728 @ 0xa300 │ │ │ │ movwls r0, #48357 @ 0xbce5 │ │ │ │ - @ instruction: 0x63b8f64b │ │ │ │ + teqpvs r8, #78643200 @ p-variant is OBSOLETE @ 0x4b00000 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ mcrrcc 3, 12, pc, r2, cr4 @ │ │ │ │ orreq lr, r2, #3072 @ 0xc00 │ │ │ │ @ instruction: 0xf0059209 │ │ │ │ stmdbge r6, {r3, r8, sl} │ │ │ │ streq lr, [ip, #-2629] @ 0xfffff5bb │ │ │ │ @ instruction: 0xf8d34630 │ │ │ │ - stmdbeq r3!, {r5, r7, r8, r9, sl, sp} │ │ │ │ + stmdbeq r3!, {r4, r6, r7, r8, r9, sl, sp} │ │ │ │ @ instruction: 0xf0039506 │ │ │ │ vsubw.u8 q8, q2, d8 │ │ │ │ @ instruction: 0xf0044542 │ │ │ │ @ instruction: 0x432b040f │ │ │ │ strcc lr, [r7], #-2509 @ 0xfffff633 │ │ │ │ - mrc2 7, 3, pc, cr0, cr13, {7} │ │ │ │ - ldmiblt pc!, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} @ │ │ │ │ - strdeq r5, [r4], sl │ │ │ │ + @ instruction: 0xff26f7fd │ │ │ │ + blt 0x1e080e0 │ │ │ │ + svcvs 0x0070f5b3 │ │ │ │ + orrhi pc, r9, r2 │ │ │ │ + strhi pc, [ip, r1, lsl #4] │ │ │ │ + svcvs 0x0050f5b3 │ │ │ │ + msrhi SPSR_c, r2 │ │ │ │ + svcvs 0x0060f5b3 │ │ │ │ + bge 0x1a472fc │ │ │ │ + strtmi sl, [r1], -r6, lsl #16 │ │ │ │ + movwls r2, #41728 @ 0xa300 │ │ │ │ + @ instruction: 0xf7fb930b │ │ │ │ + vldmdbvs r3!, {s30-s148} │ │ │ │ + @ instruction: 0xf8d34630 │ │ │ │ + @ instruction: 0xf41220a0 │ │ │ │ + @ instruction: 0xf43e6f70 │ │ │ │ + ldmdavs fp, {r1, r2, r4, r6, r9, fp, sp, pc}^ │ │ │ │ + svcvs 0x0060f413 │ │ │ │ + bge 0x1547224 │ │ │ │ + stmdbge r6, {r8, r9, sp} │ │ │ │ + @ instruction: 0xf64f9300 │ │ │ │ + vrshr.s64 q10, , #64 │ │ │ │ + @ instruction: 0xf7fc020b │ │ │ │ + @ instruction: 0xf7fefd95 │ │ │ │ + vst1.16 {d27-d28}, [pc], r7 │ │ │ │ + vmlal.s q11, d17, d0[4] │ │ │ │ + addsmi r0, r3, #805306371 @ 0x30000003 │ │ │ │ + teqphi r6, r1 @ p-variant is OBSOLETE │ │ │ │ + rscsvs pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ + eorseq pc, r3, #268435468 @ 0x1000000c │ │ │ │ + @ instruction: 0xf47e4293 │ │ │ │ + vldmdbvs r3!, {s20-s75} │ │ │ │ + @ instruction: 0xf8d34630 │ │ │ │ + @ instruction: 0xf41220a0 │ │ │ │ + @ instruction: 0xf43e6f70 │ │ │ │ + ldmdavs fp, {r4, r5, r9, fp, sp, pc}^ │ │ │ │ + svcvs 0x0060f413 │ │ │ │ + bge 0xbc7270 │ │ │ │ + vabal.u8 , d4, d9 │ │ │ │ + @ instruction: 0xf64c4581 │ │ │ │ + vmvn.i32 d23, #0 @ 0x00000000 │ │ │ │ + bl 0x14aa54 │ │ │ │ + b 0x148aba0 │ │ │ │ + strls r4, [r8, #-3284] @ 0xfffff32c │ │ │ │ + vmlal.u8 q8, d20, d21 │ │ │ │ + movwcs r3, #3650 @ 0xe42 │ │ │ │ + streq pc, [r8, #-5] │ │ │ │ + ldccs 8, cr15, [r0], #328 @ 0x148 │ │ │ │ + @ instruction: 0xf00ca906 │ │ │ │ + vmull.u8 q8, d4, d8 │ │ │ │ + b 0x13cb2b4 │ │ │ │ + @ instruction: 0x432c0c0e │ │ │ │ + movwcc lr, #43469 @ 0xa9cd │ │ │ │ + andsgt pc, r8, sp, asr #17 │ │ │ │ + @ instruction: 0xf7fc9407 │ │ │ │ + @ instruction: 0xf7fefb1d │ │ │ │ + @ instruction: 0xf5b5ba07 │ │ │ │ + @ instruction: 0xf47e6f80 │ │ │ │ + strtmi sl, [r1], -r2, lsl #20 │ │ │ │ + movwcs sl, #2054 @ 0x806 │ │ │ │ + movwls r9, #45834 @ 0xb30a │ │ │ │ + @ instruction: 0xf93af7fb │ │ │ │ + @ instruction: 0xf64b9809 │ │ │ │ + vmvn.i32 d22, #2048 @ 0x00000800 │ │ │ │ + movwcs r0, #563 @ 0x233 │ │ │ │ + bl 0x174600 │ │ │ │ + ldrtmi r0, [r0], -r0, lsl #5 │ │ │ │ + mcrcs 8, 1, pc, cr8, cr2, {6} @ │ │ │ │ + blx 0x18881e8 │ │ │ │ + stmiblt ip!, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + @ instruction: 0xf53e00e2 │ │ │ │ + vmul.f q13, q10, d0[6] │ │ │ │ + movwcs r5, #513 @ 0x201 │ │ │ │ + stcleq 3, cr9, [r5], #40 @ 0x28 │ │ │ │ + @ instruction: 0xf64b930b │ │ │ │ + vbic.i32 d22, #2048 @ 0x00000800 │ │ │ │ + vbic.i32 d16, #49920 @ 0x0000c300 │ │ │ │ + bl 0x199320 │ │ │ │ + andls r0, r9, #134217730 @ 0x8000002 │ │ │ │ + streq pc, [r8, #-5] │ │ │ │ + b 0x123463c │ │ │ │ + ldrtmi r0, [r0], -ip, lsl #10 │ │ │ │ + sbfxcs pc, r3, #17, #1 │ │ │ │ + strls r0, [r6, #-2339] @ 0xfffff6dd │ │ │ │ + movweq pc, #32771 @ 0x8003 @ │ │ │ │ + strbmi pc, [r2, #-964] @ 0xfffffc3c @ │ │ │ │ + streq pc, [pc], #-4 @ 0xca23c │ │ │ │ + stmib sp, {r0, r1, r3, r5, r8, r9, lr}^ │ │ │ │ + @ instruction: 0xf7fd3407 │ │ │ │ + @ instruction: 0xf7fefe75 │ │ │ │ + svclt 0x0000b9c3 │ │ │ │ + addeq r6, r4, r0, rrx │ │ │ │ subne pc, r0, #4, 8 @ 0x4000000 │ │ │ │ svcne 0x0040f5b2 │ │ │ │ strthi pc, [lr], #-2 │ │ │ │ - ldrvs pc, [r8, #1611]! @ 0x64b │ │ │ │ + ldrvs pc, [r8, #-1611]! @ 0xfffff9b5 │ │ │ │ ldreq pc, [r3, #-704]! @ 0xfffffd40 │ │ │ │ orrpl pc, r0, #20 │ │ │ │ strhi pc, [r1, #-65]! @ 0xffffffbf │ │ │ │ stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ movwls r2, #20992 @ 0x5200 │ │ │ │ andcs lr, sl, #3358720 @ 0x334000 │ │ │ │ - @ instruction: 0xf99af7fb │ │ │ │ + @ instruction: 0xf99cf7fb │ │ │ │ stmdbge r6, {r0, r3, r9, fp, ip, pc} │ │ │ │ ldrtmi r9, [r0], -r5, lsl #22 │ │ │ │ addeq lr, r2, #5120 @ 0x1400 │ │ │ │ ldrcs pc, [r0, #2258]! @ 0x8d2 │ │ │ │ - blx 0x4082e8 │ │ │ │ - ldmiblt fp, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + blx 0x508284 │ │ │ │ + ldmiblt lr, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ subeq lr, r1, #2048 @ 0x800 │ │ │ │ strbpl pc, [r0], #964 @ 0x3c4 @ │ │ │ │ movwls r2, #37632 @ 0x9300 │ │ │ │ stmib sp, {r0, r8, r9, sp}^ │ │ │ │ @ instruction: 0xf64b430a │ │ │ │ - @ instruction: 0xf2c064b8 │ │ │ │ - bl 0x1cb3e0 │ │ │ │ + vmvn.i32 d22, #524288 @ 0x00080000 │ │ │ │ + bl 0x1cb37c │ │ │ │ stmdbge r6, {r1, r7, sl} │ │ │ │ stmib sp, {r4, r5, r9, sl, lr}^ │ │ │ │ strls lr, [r8, #-3078] @ 0xfffff3fa │ │ │ │ strtcs pc, [r0], #-2260 @ 0xfffff72c │ │ │ │ strls r2, [ip], #-1026 @ 0xfffffbfe │ │ │ │ - blx 0xfeb8831e │ │ │ │ - ldmdblt pc!, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ @ │ │ │ │ + blx 0xfec882ba │ │ │ │ + stmiblt r2, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ subeq lr, r1, #2048 @ 0x800 │ │ │ │ strbpl pc, [r0], #964 @ 0x3c4 @ │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ strcs r3, [r1], #-1033 @ 0xfffffbf7 │ │ │ │ @ instruction: 0xf64b940b │ │ │ │ - @ instruction: 0xf2c064b8 │ │ │ │ - bl 0x1cb418 │ │ │ │ + vmvn.i32 d22, #524288 @ 0x00080000 │ │ │ │ + bl 0x1cb3b4 │ │ │ │ stmdbge r6, {r1, r7, sl} │ │ │ │ stmib sp, {r4, r5, r9, sl, lr}^ │ │ │ │ strls lr, [r8, #-3078] @ 0xfffff3fa │ │ │ │ ldrcs pc, [r0], #-2260 @ 0xfffff72c │ │ │ │ strls r2, [ip], #-1026 @ 0xfffffbfe │ │ │ │ - blx 0xfe488356 │ │ │ │ - stmdblt r3!, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + blx 0xfe5882f2 │ │ │ │ + stmdblt r6!, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf53e00e7 │ │ │ │ - vorr.i16 q13, #207 @ 0x00cf │ │ │ │ + vmul.f q13, q2, d2[4] │ │ │ │ movwcs r5, #513 @ 0x201 │ │ │ │ stcleq 3, cr9, [r5], #40 @ 0x28 │ │ │ │ @ instruction: 0xf64b930b │ │ │ │ - vrsra.s64 d22, d24, #64 │ │ │ │ + vbic.i32 d22, #2048 @ 0x00000800 │ │ │ │ vbic.i32 d16, #49920 @ 0x0000c300 │ │ │ │ - bl 0x199490 │ │ │ │ + bl 0x19942c │ │ │ │ andls r0, r9, #134217730 @ 0x8000002 │ │ │ │ streq pc, [r8, #-5] │ │ │ │ - b 0x12347ac │ │ │ │ + b 0x1234748 │ │ │ │ ldrtmi r0, [r0], -ip, lsl #10 │ │ │ │ @ instruction: 0x27c0f8d3 │ │ │ │ strls r0, [r6, #-2339] @ 0xfffff6dd │ │ │ │ movweq pc, #32771 @ 0x8003 @ │ │ │ │ strbmi pc, [r2, #-964] @ 0xfffffc3c @ │ │ │ │ - streq pc, [pc], #-4 @ 0xca3ac │ │ │ │ + streq pc, [pc], #-4 @ 0xca348 │ │ │ │ stmib sp, {r0, r1, r3, r5, r8, r9, lr}^ │ │ │ │ @ instruction: 0xf7fd3407 │ │ │ │ - @ instruction: 0xf7fefdeb │ │ │ │ - vst2.8 {d11,d13}, [r4 :256], sl │ │ │ │ + @ instruction: 0xf7fefdef │ │ │ │ + vst2.8 {d11,d13}, [r4 :256]! │ │ │ │ @ instruction: 0xf5b31340 │ │ │ │ @ instruction: 0xf0021f40 │ │ │ │ @ instruction: 0xf64b83ec │ │ │ │ - vshl.s64 d22, d24, #0 │ │ │ │ + vbic.i32 d22, #524288 @ 0x00080000 │ │ │ │ stmdbeq r3!, {r0, r1, r4, r5, r8, sl} │ │ │ │ smlalbtmi pc, r2, r4, r3 @ │ │ │ │ @ instruction: 0xf0030ce2 │ │ │ │ @ instruction: 0xf0020308 │ │ │ │ movwmi r0, #45576 @ 0xb208 │ │ │ │ smlalbtcc pc, r2, r4, r3 @ │ │ │ │ andeq pc, pc, r4 │ │ │ │ vsubw.u8 q10, q2, d10 │ │ │ │ rsceq r5, r4, r1, lsl #2 │ │ │ │ mvnhi pc, #1073741824 @ 0x40000000 │ │ │ │ streq lr, [r1, #2821] @ 0xb05 │ │ │ │ movwcs lr, #27085 @ 0x69cd │ │ │ │ ldrtmi r9, [r0], -r8 │ │ │ │ stmdbge r6, {r0, r3, r8, ip, pc} │ │ │ │ - bcs 0x110875c │ │ │ │ + bcs 0x11086f8 │ │ │ │ movwls r2, #41728 @ 0xa300 │ │ │ │ @ instruction: 0xf7fd930b │ │ │ │ - @ instruction: 0xf7fefdbd │ │ │ │ - vst2.8 {d11,d13}, [r4], ip │ │ │ │ + @ instruction: 0xf7fefdc1 │ │ │ │ + vst2.8 {d11,d13}, [r4] │ │ │ │ @ instruction: 0xf5b31340 │ │ │ │ @ instruction: 0xf0021f40 │ │ │ │ @ instruction: 0xf64b81f2 │ │ │ │ - vshl.s64 d22, d24, #0 │ │ │ │ + vbic.i32 d22, #524288 @ 0x00080000 │ │ │ │ @ instruction: 0xf0140533 │ │ │ │ @ instruction: 0xf0415380 │ │ │ │ strtmi r8, [r1], -pc, asr #9 │ │ │ │ andcs sl, r0, #393216 @ 0x60000 │ │ │ │ stmib sp, {r0, r2, r8, r9, ip, pc}^ │ │ │ │ @ instruction: 0xf7fb220a │ │ │ │ - bls 0x3487e8 │ │ │ │ - blls 0x234860 │ │ │ │ - bl 0x21bd0c │ │ │ │ + bls 0x34878c │ │ │ │ + blls 0x2347fc │ │ │ │ + bl 0x21bca8 │ │ │ │ @ instruction: 0xf8d20282 │ │ │ │ @ instruction: 0xf7fd2670 │ │ │ │ - @ instruction: 0xf7fef95b │ │ │ │ - vst2. {d11-d12}, [r4 :128], sl │ │ │ │ + @ instruction: 0xf7fef95f │ │ │ │ + vst2. {d11-d12}, [r4 :128]! │ │ │ │ @ instruction: 0xf5b31340 │ │ │ │ @ instruction: 0xf0011f40 │ │ │ │ @ instruction: 0xf64b86d8 │ │ │ │ - vshl.s64 d22, d24, #0 │ │ │ │ + vbic.i32 d22, #524288 @ 0x00080000 │ │ │ │ movwcs r0, #1331 @ 0x533 │ │ │ │ movwls r9, #45834 @ 0xb30a │ │ │ │ movwpl pc, #5060 @ 0x13c4 @ │ │ │ │ vsubw.u8 , q2, d9 │ │ │ │ - bl 0x219588 │ │ │ │ + bl 0x219524 │ │ │ │ stcleq 3, cr0, [r5], #524 @ 0x20c │ │ │ │ streq pc, [r8, #-5] │ │ │ │ - b 0x12348a4 │ │ │ │ + b 0x1234840 │ │ │ │ ldrtmi r0, [r0], -ip, lsl #10 │ │ │ │ ubfxcs pc, r3, #17, #1 │ │ │ │ strls r0, [r6, #-2339] @ 0xfffff6dd │ │ │ │ movweq pc, #32771 @ 0x8003 @ │ │ │ │ strbmi pc, [r2, #-964] @ 0xfffffc3c @ │ │ │ │ - streq pc, [pc], #-4 @ 0xca4a4 │ │ │ │ + streq pc, [pc], #-4 @ 0xca440 │ │ │ │ stmib sp, {r0, r1, r3, r5, r8, r9, lr}^ │ │ │ │ @ instruction: 0xf7fd3407 │ │ │ │ - @ instruction: 0xf7fefd6f │ │ │ │ - strhteq fp, [r2], #142 @ 0x8e │ │ │ │ + @ instruction: 0xf7fefd73 │ │ │ │ + rsceq fp, r2, r1, asr #17 │ │ │ │ ldrbthi pc, [r3], r1, lsl #2 @ │ │ │ │ vsubw.s8 q9, q8, d0 │ │ │ │ - b 0x1cb180 │ │ │ │ + b 0x1cb11c │ │ │ │ @ instruction: 0xf5b20203 │ │ │ │ @ instruction: 0xf0021f40 │ │ │ │ addsmi r8, sl, #679477248 @ 0x28800000 │ │ │ │ @ instruction: 0x81b5f002 │ │ │ │ andpl pc, r1, #196, 6 @ 0x10000003 │ │ │ │ movwls r2, #41728 @ 0xa300 │ │ │ │ movwls r0, #48357 @ 0xbce5 │ │ │ │ - @ instruction: 0x63b8f64b │ │ │ │ + teqpvs r8, #78643200 @ p-variant is OBSOLETE @ 0x4b00000 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ mcrrcc 3, 12, pc, r2, cr4 @ │ │ │ │ orreq lr, r2, #3072 @ 0xc00 │ │ │ │ @ instruction: 0xf0059209 │ │ │ │ stmdbge r6, {r3, r8, sl} │ │ │ │ streq lr, [ip, #-2629] @ 0xfffff5bb │ │ │ │ @ instruction: 0xf8d34630 │ │ │ │ stmdbeq r3!, {r4, r7, r9, fp, sp} │ │ │ │ @ instruction: 0xf0039506 │ │ │ │ vsubw.u8 q8, q2, d8 │ │ │ │ @ instruction: 0xf0044542 │ │ │ │ @ instruction: 0x432b040f │ │ │ │ strcc lr, [r7], #-2509 @ 0xfffff633 │ │ │ │ - ldc2 7, cr15, [sl, #-1012]! @ 0xfffffc0c │ │ │ │ - stmlt r9, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + ldc2 7, cr15, [lr, #-1012]! @ 0xfffffc0c │ │ │ │ + stmlt ip, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ setend le │ │ │ │ orrcs r8, r0, #952107008 @ 0x38c00000 │ │ │ │ teqpeq r0, #192, 4 @ p-variant is OBSOLETE │ │ │ │ andeq lr, r3, #4, 20 @ 0x4000 │ │ │ │ svcne 0x0040f5b2 │ │ │ │ strhi pc, [r8, #-2]! │ │ │ │ @ instruction: 0xf002429a │ │ │ │ @ instruction: 0xf00484a7 │ │ │ │ - blcs 0x44b178 │ │ │ │ + blcs 0x44b114 │ │ │ │ rsbhi pc, r8, #2 │ │ │ │ strtmi sl, [r1], -r6, lsl #16 │ │ │ │ @ instruction: 0xf7fa950b │ │ │ │ - ldcvs 14, cr15, [r3, #-516]! @ 0xfffffdfc │ │ │ │ + ldcvs 14, cr15, [r3, #-524]! @ 0xfffffdf4 │ │ │ │ @ instruction: 0xf8d34630 │ │ │ │ @ instruction: 0xf41220a0 │ │ │ │ @ instruction: 0xf43e6f70 │ │ │ │ - ldmdavs fp, {r0, r1, r2, r5, r6, fp, sp, pc}^ │ │ │ │ + ldmdavs fp, {r1, r3, r5, r6, fp, sp, pc}^ │ │ │ │ svcvs 0x0070f413 │ │ │ │ - stmdage r2!, {r1, r2, r3, r4, r5, sl, ip, sp, lr, pc}^ │ │ │ │ - blcs 0x2b1184 │ │ │ │ - ldmdage lr, {r1, r2, r3, r4, r5, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + stmdage r5!, {r1, r2, r3, r4, r5, sl, ip, sp, lr, pc}^ │ │ │ │ + blcs 0x2b1120 │ │ │ │ + stmdage r1!, {r1, r2, r3, r4, r5, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf64b9a09 │ │ │ │ - vrsra.s64 d22, d24, #64 │ │ │ │ + vbic.i32 d22, #2048 @ 0x00000800 │ │ │ │ stmdbge r6, {r0, r1, r4, r5, r8, r9} │ │ │ │ orreq lr, r2, #3072 @ 0xc00 │ │ │ │ - blcs 0xd088d0 │ │ │ │ - stc2l 7, cr15, [r8], {251} @ 0xfb │ │ │ │ - ldmdalt r1, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + blcs 0xd0886c │ │ │ │ + stc2l 7, cr15, [ip], {251} @ 0xfb │ │ │ │ + ldmdalt r4, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ vsubl.s8 q9, d16, d0 │ │ │ │ - b 0x1cae5c │ │ │ │ + b 0x1cadf8 │ │ │ │ rsceq r0, r7, r2, lsl #6 │ │ │ │ ldrthi pc, [r1], #257 @ 0x101 @ │ │ │ │ svcne 0x0040f5b3 │ │ │ │ strthi pc, [r9], #-1 │ │ │ │ svcne 0x0048f5b3 │ │ │ │ strthi pc, [r8], r2 │ │ │ │ vaddw.s8 q9, q8, d0 │ │ │ │ addmi r0, fp, #48, 2 │ │ │ │ ldrhi pc, [r4], r2 │ │ │ │ @ instruction: 0xf0414293 │ │ │ │ @ instruction: 0x46218432 │ │ │ │ movwcs sl, #2054 @ 0x806 │ │ │ │ stmib sp, {r0, r1, r3, r8, sl, ip, pc}^ │ │ │ │ @ instruction: 0xf7fa3309 │ │ │ │ - blls 0x30a1bc │ │ │ │ - ldrvs pc, [r8, #1611]! @ 0x64b │ │ │ │ + blls 0x30a160 │ │ │ │ + ldrvs pc, [r8, #-1611]! @ 0xfffff9b5 │ │ │ │ ldreq pc, [r3, #-704]! @ 0xfffffd40 │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ orreq lr, r3, #5120 @ 0x1400 │ │ │ │ stmdacs r0!, {r0, r1, r4, r6, r7, fp, ip, sp, lr, pc}^ │ │ │ │ - @ instruction: 0xf9f2f7fd │ │ │ │ + @ instruction: 0xf9f6f7fd │ │ │ │ @ instruction: 0xf47e2800 │ │ │ │ - movwcs sl, #2188 @ 0x88c │ │ │ │ + movwcs sl, #2190 @ 0x88e │ │ │ │ movwls r9, #45834 @ 0xb30a │ │ │ │ movwpl pc, #5060 @ 0x13c4 @ │ │ │ │ vsubw.u8 , q2, d9 │ │ │ │ - bl 0x219708 │ │ │ │ + bl 0x2196a4 │ │ │ │ stcleq 3, cr0, [r5], #524 @ 0x20c │ │ │ │ streq pc, [r8, #-5] │ │ │ │ - b 0x1234a24 │ │ │ │ + b 0x12349c0 │ │ │ │ ldrtmi r0, [r0], -ip, lsl #10 │ │ │ │ ldmdacs r0, {r0, r1, r4, r6, r7, fp, ip, sp, lr, pc}^ │ │ │ │ strls r0, [r6, #-2339] @ 0xfffff6dd │ │ │ │ movweq pc, #32771 @ 0x8003 @ │ │ │ │ strbmi pc, [r2, #-964] @ 0xfffffc3c @ │ │ │ │ - streq pc, [pc], #-4 @ 0xca624 │ │ │ │ + streq pc, [pc], #-4 @ 0xca5c0 │ │ │ │ stmib sp, {r0, r1, r3, r5, r8, r9, lr}^ │ │ │ │ @ instruction: 0xf7fd3407 │ │ │ │ - @ instruction: 0xf7fdfcaf │ │ │ │ - @ instruction: 0xf404bffe │ │ │ │ + @ instruction: 0xf7fefcb3 │ │ │ │ + vst2.8 {d11-d12}, [r4], r1 │ │ │ │ @ instruction: 0xf5b31340 │ │ │ │ @ instruction: 0xf0011f40 │ │ │ │ @ instruction: 0xf64b84e3 │ │ │ │ - vshl.s64 d22, d24, #0 │ │ │ │ + vbic.i32 d22, #524288 @ 0x00080000 │ │ │ │ movwcs r0, #1331 @ 0x533 │ │ │ │ movwls r9, #45834 @ 0xb30a │ │ │ │ movwpl pc, #5060 @ 0x13c4 @ │ │ │ │ vsubw.u8 , q2, d9 │ │ │ │ - bl 0x219760 │ │ │ │ + bl 0x2196fc │ │ │ │ stcleq 3, cr0, [r5], #524 @ 0x20c │ │ │ │ streq pc, [r8, #-5] │ │ │ │ - b 0x1234a7c │ │ │ │ + b 0x1234a18 │ │ │ │ ldrtmi r0, [r0], -ip, lsl #10 │ │ │ │ ldmdacs r0!, {r0, r1, r4, r6, r7, fp, ip, sp, lr, pc} │ │ │ │ strls r0, [r6, #-2339] @ 0xfffff6dd │ │ │ │ movweq pc, #32771 @ 0x8003 @ │ │ │ │ strbmi pc, [r2, #-964] @ 0xfffffc3c @ │ │ │ │ - streq pc, [pc], #-4 @ 0xca67c │ │ │ │ + streq pc, [pc], #-4 @ 0xca618 │ │ │ │ stmib sp, {r0, r1, r3, r5, r8, r9, lr}^ │ │ │ │ @ instruction: 0xf7fd3407 │ │ │ │ - @ instruction: 0xf7fdfc83 │ │ │ │ - @ instruction: 0xf404bfd2 │ │ │ │ + @ instruction: 0xf7fdfc87 │ │ │ │ + @ instruction: 0xf404bfd5 │ │ │ │ @ instruction: 0xf5b31340 │ │ │ │ @ instruction: 0xf0021f40 │ │ │ │ @ instruction: 0xf64b817b │ │ │ │ - vshl.s64 d22, d24, #0 │ │ │ │ + vbic.i32 d22, #524288 @ 0x00080000 │ │ │ │ @ instruction: 0xf0140533 │ │ │ │ @ instruction: 0xf0415380 │ │ │ │ strtmi r8, [r1], -fp, ror #5 │ │ │ │ andcs sl, r0, #393216 @ 0x60000 │ │ │ │ stmib sp, {r0, r2, r8, r9, ip, pc}^ │ │ │ │ @ instruction: 0xf7fa220a │ │ │ │ - bls 0x34a574 │ │ │ │ - blls 0x234ad4 │ │ │ │ - bl 0x21bf80 │ │ │ │ + bls 0x34a518 │ │ │ │ + blls 0x234a70 │ │ │ │ + bl 0x21bf1c │ │ │ │ @ instruction: 0xf8d20282 │ │ │ │ @ instruction: 0xf7fd2610 │ │ │ │ - @ instruction: 0xf7fdf821 │ │ │ │ - @ instruction: 0x2180bfb0 │ │ │ │ + @ instruction: 0xf7fdf825 │ │ │ │ + @ instruction: 0x2180bfb3 │ │ │ │ teqpeq lr, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ andeq lr, r1, #4, 20 @ 0x4000 │ │ │ │ orrpl pc, r0, #20 │ │ │ │ strbhi pc, [sl], #-65 @ 0xffffffbf @ │ │ │ │ svcne 0x0078f5b2 │ │ │ │ ldrbhi pc, [r4, #-2] @ │ │ │ │ @ instruction: 0xf002428a │ │ │ │ @@ -190696,1429 +190672,1429 @@ │ │ │ │ eorseq pc, r0, r0, asr #5 │ │ │ │ tsteq r2, r4, lsl #20 │ │ │ │ @ instruction: 0xf0034281 │ │ │ │ @ instruction: 0xf5b1801f │ │ │ │ @ instruction: 0xf0031f48 │ │ │ │ addsmi r8, r1, #9 │ │ │ │ msrhi SPSR_fsc, #2 │ │ │ │ - ldrvs pc, [r8, #1611]! @ 0x64b │ │ │ │ + ldrvs pc, [r8, #-1611]! @ 0xfffff9b5 │ │ │ │ ldreq pc, [r3, #-704]! @ 0xfffffd40 │ │ │ │ stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ movwls r2, #41728 @ 0xa300 │ │ │ │ @ instruction: 0xf7fa930b │ │ │ │ - bls 0x34a4f0 │ │ │ │ + bls 0x34a494 │ │ │ │ stmdbge r6, {r8, r9, sp} │ │ │ │ - bl 0x21c004 │ │ │ │ + bl 0x21bfa0 │ │ │ │ @ instruction: 0xf8d20282 │ │ │ │ @ instruction: 0xf7fc2760 │ │ │ │ - @ instruction: 0xf7fdffdf │ │ │ │ - @ instruction: 0xf404bf6e │ │ │ │ + @ instruction: 0xf7fdffe3 │ │ │ │ + @ instruction: 0xf404bf71 │ │ │ │ @ instruction: 0xf5b31340 │ │ │ │ @ instruction: 0xf0021f40 │ │ │ │ @ instruction: 0xf64b8080 │ │ │ │ - vshl.s64 d22, d24, #0 │ │ │ │ + vbic.i32 d22, #524288 @ 0x00080000 │ │ │ │ @ instruction: 0xf0140533 │ │ │ │ @ instruction: 0xf0415380 │ │ │ │ @ instruction: 0x4621823f │ │ │ │ andcs sl, r0, #393216 @ 0x60000 │ │ │ │ stmib sp, {r0, r2, r8, r9, ip, pc}^ │ │ │ │ @ instruction: 0xf7fa220a │ │ │ │ - bls 0x34a4ac │ │ │ │ - blls 0x234b9c │ │ │ │ - bl 0x21c048 │ │ │ │ + bls 0x34a450 │ │ │ │ + blls 0x234b38 │ │ │ │ + bl 0x21bfe4 │ │ │ │ @ instruction: 0xf8d20282 │ │ │ │ @ instruction: 0xf7fc2710 │ │ │ │ - @ instruction: 0xf7fdffbd │ │ │ │ - rsceq fp, r5, ip, asr #30 │ │ │ │ + @ instruction: 0xf7fdffc1 │ │ │ │ + rsceq fp, r5, pc, asr #30 │ │ │ │ strbhi pc, [r2, #-257]! @ 0xfffffeff @ │ │ │ │ vsubw.s8 q9, q8, d0 │ │ │ │ - b 0x1cb464 │ │ │ │ + b 0x1cb400 │ │ │ │ @ instruction: 0x43a30203 │ │ │ │ - ldrhi pc, [pc], #-2 @ 0xca7ac │ │ │ │ + ldrhi pc, [pc], #-2 @ 0xca748 │ │ │ │ svcne 0x0040f5b2 │ │ │ │ cmpphi sl, r2 @ p-variant is OBSOLETE │ │ │ │ andpl pc, r1, #196, 6 @ 0x10000003 │ │ │ │ movwls r2, #41728 @ 0xa300 │ │ │ │ movwls r0, #48357 @ 0xbce5 │ │ │ │ - @ instruction: 0x63b8f64b │ │ │ │ + teqpvs r8, #78643200 @ p-variant is OBSOLETE @ 0x4b00000 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ mcrrcc 3, 12, pc, r2, cr4 @ │ │ │ │ orreq lr, r2, #3072 @ 0xc00 │ │ │ │ @ instruction: 0xf0059209 │ │ │ │ stmdbge r6, {r3, r8, sl} │ │ │ │ streq lr, [ip, #-2629] @ 0xfffff5bb │ │ │ │ @ instruction: 0xf8d34630 │ │ │ │ stmdbeq r3!, {r8, r9, fp, sp} │ │ │ │ @ instruction: 0xf0039506 │ │ │ │ vsubw.u8 q8, q2, d8 │ │ │ │ @ instruction: 0xf0044542 │ │ │ │ @ instruction: 0x432b040f │ │ │ │ strcc lr, [r7], #-2509 @ 0xfffff633 │ │ │ │ - blx 0xff3087f2 │ │ │ │ - svclt 0x0017f7fd │ │ │ │ + blx 0xff40878e │ │ │ │ + svclt 0x001af7fd │ │ │ │ movtne pc, #1028 @ 0x404 @ │ │ │ │ svcne 0x0040f5b3 │ │ │ │ rsbshi pc, r5, r2 │ │ │ │ - ldrvs pc, [r8, #1611]! @ 0x64b │ │ │ │ + ldrvs pc, [r8, #-1611]! @ 0xfffff9b5 │ │ │ │ ldreq pc, [r3, #-704]! @ 0xfffffd40 │ │ │ │ @ instruction: 0xf3c40923 │ │ │ │ stcleq 1, cr4, [r2], #264 @ 0x108 │ │ │ │ movweq pc, #32771 @ 0x8003 @ │ │ │ │ andeq pc, r8, #2 │ │ │ │ vsubw.u8 q10, q2, d11 │ │ │ │ @ instruction: 0xf0043142 │ │ │ │ movwmi r0, #40975 @ 0xa00f │ │ │ │ smlabtpl r1, r4, r3, pc @ │ │ │ │ setend le │ │ │ │ - bl 0x22b030 │ │ │ │ + bl 0x22afcc │ │ │ │ stmib sp, {r0, r7, r8, sl}^ │ │ │ │ andls r2, r8, r6, lsl #6 │ │ │ │ tstls r9, r0, lsr r6 │ │ │ │ @ instruction: 0xf8d5a906 │ │ │ │ movwcs r2, #2528 @ 0x9e0 │ │ │ │ movwls r9, #45834 @ 0xb30a │ │ │ │ - blx 0xfe78884e │ │ │ │ - mcrlt 7, 7, pc, cr9, cr13, {7} @ │ │ │ │ + blx 0xfe8887ea │ │ │ │ + mcrlt 7, 7, pc, cr12, cr13, {7} @ │ │ │ │ stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ movwls r2, #41728 @ 0xa300 │ │ │ │ @ instruction: 0xf7fa930b │ │ │ │ - stmdals r9, {r0, r5, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ - adcsvs pc, r8, #78643200 @ 0x4b00000 │ │ │ │ + stmdals r9, {r0, r1, r5, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + eorsvs pc, r8, #78643200 @ 0x4b00000 │ │ │ │ eorseq pc, r3, #192, 4 │ │ │ │ stmdbge r6, {r8, r9, sp} │ │ │ │ addeq lr, r0, #2048 @ 0x800 │ │ │ │ @ instruction: 0xf8d24630 │ │ │ │ @ instruction: 0xf7fc2ea8 │ │ │ │ - @ instruction: 0xf7fdff43 │ │ │ │ - @ instruction: 0x4621bed2 │ │ │ │ + @ instruction: 0xf7fdff47 │ │ │ │ + @ instruction: 0x4621bed5 │ │ │ │ movwcs sl, #2054 @ 0x806 │ │ │ │ movwls r9, #45834 @ 0xb30a │ │ │ │ - mrc2 7, 5, pc, cr14, cr10, {7} │ │ │ │ + mcr2 7, 6, pc, cr0, cr10, {7} @ │ │ │ │ @ instruction: 0xf64b9809 │ │ │ │ - vrshr.s64 d22, d24, #64 │ │ │ │ + vmvn.i32 d22, #2048 @ 0x00000800 │ │ │ │ movwcs r0, #563 @ 0x233 │ │ │ │ - bl 0x174cc0 │ │ │ │ + bl 0x174c5c │ │ │ │ ldrtmi r0, [r0], -r0, lsl #5 │ │ │ │ mrccs 8, 4, APSR_nzcv, cr8, cr2, {6} │ │ │ │ - @ instruction: 0xff2cf7fc │ │ │ │ - mrclt 7, 5, APSR_nzcv, cr11, cr13, {7} │ │ │ │ + @ instruction: 0xff30f7fc │ │ │ │ + mrclt 7, 5, APSR_nzcv, cr14, cr13, {7} │ │ │ │ stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ movwls r2, #41728 @ 0xa300 │ │ │ │ @ instruction: 0xf7fa930b │ │ │ │ - stmdals r9, {r0, r1, r4, r5, r6, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ - adcsvs pc, r8, #78643200 @ 0x4b00000 │ │ │ │ + stmdals r9, {r0, r2, r4, r5, r6, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ + eorsvs pc, r8, #78643200 @ 0x4b00000 │ │ │ │ eorseq pc, r3, #192, 4 │ │ │ │ stmdbge r6, {r8, r9, sp} │ │ │ │ addeq lr, r0, #2048 @ 0x800 │ │ │ │ @ instruction: 0xf8d24630 │ │ │ │ @ instruction: 0xf7fc2e38 │ │ │ │ - @ instruction: 0xf7fdff15 │ │ │ │ - strtmi fp, [r1], -r4, lsr #29 │ │ │ │ + @ instruction: 0xf7fdff19 │ │ │ │ + strtmi fp, [r1], -r7, lsr #29 │ │ │ │ movwcs sl, #2054 @ 0x806 │ │ │ │ movwcc lr, #43469 @ 0xa9cd │ │ │ │ - mrc2 7, 4, pc, cr0, cr10, {7} │ │ │ │ + mrc2 7, 4, pc, cr2, cr10, {7} │ │ │ │ @ instruction: 0xf64b9809 │ │ │ │ - vrshr.s64 d22, d24, #64 │ │ │ │ + vmvn.i32 d22, #2048 @ 0x00000800 │ │ │ │ movwcs r0, #563 @ 0x233 │ │ │ │ - bl 0x174d1c │ │ │ │ + bl 0x174cb8 │ │ │ │ ldrtmi r0, [r0], -r0, lsl #5 │ │ │ │ mcrcs 8, 4, pc, cr8, cr2, {6} @ │ │ │ │ - mrc2 7, 7, pc, cr14, cr12, {7} │ │ │ │ - mcrlt 7, 4, pc, cr13, cr13, {7} @ │ │ │ │ + @ instruction: 0xff02f7fc │ │ │ │ + mrclt 7, 4, APSR_nzcv, cr0, cr13, {7} │ │ │ │ stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ movwls r2, #41728 @ 0xa300 │ │ │ │ @ instruction: 0xf7fa930b │ │ │ │ - ldcvs 14, cr15, [r1, #-324]! @ 0xfffffebc │ │ │ │ + ldcvs 14, cr15, [r1, #-332]! @ 0xfffffeb4 │ │ │ │ @ instruction: 0xf8d19809 │ │ │ │ vst4.32 {d3-d6}, [r3 :128], r0 │ │ │ │ @ instruction: 0xf4146270 │ │ │ │ @ instruction: 0xf0411300 │ │ │ │ - bcs 0xeba9c │ │ │ │ - mrcge 4, 3, APSR_nzcv, cr8, cr13, {1} │ │ │ │ + bcs 0xeba38 │ │ │ │ + mrcge 4, 3, APSR_nzcv, cr11, cr13, {1} │ │ │ │ @ instruction: 0xf412684a │ │ │ │ @ instruction: 0xf43d6f60 │ │ │ │ - @ instruction: 0xf64bae73 │ │ │ │ - vrshr.s64 d22, d24, #64 │ │ │ │ - bl 0x14b21c │ │ │ │ + @ instruction: 0xf64bae76 │ │ │ │ + vmvn.i32 d22, #2048 @ 0x00000800 │ │ │ │ + bl 0x14b1b8 │ │ │ │ stmdbge r6, {r7, r9} │ │ │ │ @ instruction: 0xf8d24630 │ │ │ │ @ instruction: 0xf7fc2ee8 │ │ │ │ - @ instruction: 0xf7fdfed7 │ │ │ │ - strtmi fp, [r1], -r6, ror #28 │ │ │ │ + @ instruction: 0xf7fdfedb │ │ │ │ + strtmi fp, [r1], -r9, ror #28 │ │ │ │ movwcs sl, #2054 @ 0x806 │ │ │ │ movwls r9, #45834 @ 0xb30a │ │ │ │ - mcr2 7, 1, pc, cr10, cr10, {7} @ │ │ │ │ + mcr2 7, 1, pc, cr12, cr10, {7} @ │ │ │ │ movwne pc, #1044 @ 0x414 @ │ │ │ │ - mrcge 4, 2, APSR_nzcv, cr10, cr13, {3} │ │ │ │ + mrcge 4, 2, APSR_nzcv, cr13, cr13, {3} │ │ │ │ @ instruction: 0x46306d32 │ │ │ │ ldrdne pc, [r0], r2 @ │ │ │ │ svcvs 0x0070f411 │ │ │ │ - mrcge 4, 2, APSR_nzcv, cr2, cr13, {1} │ │ │ │ + mrcge 4, 2, APSR_nzcv, cr5, cr13, {1} │ │ │ │ @ instruction: 0xf4126852 │ │ │ │ @ instruction: 0xf43d6f60 │ │ │ │ - stcls 14, cr10, [r9], {77} @ 0x4d │ │ │ │ - adcsvs pc, r8, #78643200 @ 0x4b00000 │ │ │ │ + stcls 14, cr10, [r9], {80} @ 0x50 │ │ │ │ + eorsvs pc, r8, #78643200 @ 0x4b00000 │ │ │ │ eorseq pc, r3, #192, 4 │ │ │ │ - bl 0x174db8 │ │ │ │ + bl 0x174d54 │ │ │ │ @ instruction: 0xf8d20284 │ │ │ │ @ instruction: 0xf7fc2ed8 │ │ │ │ - @ instruction: 0xf7fdfeb1 │ │ │ │ - strtmi fp, [r1], -r0, asr #28 │ │ │ │ + @ instruction: 0xf7fdfeb5 │ │ │ │ + strtmi fp, [r1], -r3, asr #28 │ │ │ │ strls sl, [sl, #-2054] @ 0xfffff7fa │ │ │ │ @ instruction: 0xf7fa950b │ │ │ │ - stmdals r9, {r0, r2, r3, r5, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ - adcsvs pc, r8, #78643200 @ 0x4b00000 │ │ │ │ + stmdals r9, {r0, r1, r2, r3, r5, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + eorsvs pc, r8, #78643200 @ 0x4b00000 │ │ │ │ eorseq pc, r3, #192, 4 │ │ │ │ stmdbge r6, {r0, r1, r3, r5, r9, sl, lr} │ │ │ │ addeq lr, r0, #2048 @ 0x800 │ │ │ │ @ instruction: 0xf8d24630 │ │ │ │ @ instruction: 0xf7fc2e08 │ │ │ │ - @ instruction: 0xf7fdfe9b │ │ │ │ - strtmi fp, [r1], -sl, lsr #28 │ │ │ │ + @ instruction: 0xf7fdfe9f │ │ │ │ + strtmi fp, [r1], -sp, lsr #28 │ │ │ │ movwcs sl, #2054 @ 0x806 │ │ │ │ movwls r9, #45834 @ 0xb30a │ │ │ │ - mrc2 7, 0, pc, cr6, cr10, {7} │ │ │ │ + mrc2 7, 0, pc, cr8, cr10, {7} │ │ │ │ @ instruction: 0xf64b9809 │ │ │ │ - vrshr.s64 d22, d24, #64 │ │ │ │ + vmvn.i32 d22, #2048 @ 0x00000800 │ │ │ │ movwcs r0, #563 @ 0x233 │ │ │ │ - bl 0x174e10 │ │ │ │ + bl 0x174dac │ │ │ │ ldrtmi r0, [r0], -r0, lsl #5 │ │ │ │ mrccs 8, 0, APSR_nzcv, cr8, cr2, {6} │ │ │ │ - mcr2 7, 4, pc, cr4, cr12, {7} @ │ │ │ │ - mrclt 7, 0, APSR_nzcv, cr3, cr13, {7} │ │ │ │ + mcr2 7, 4, pc, cr8, cr12, {7} @ │ │ │ │ + mrclt 7, 0, APSR_nzcv, cr6, cr13, {7} │ │ │ │ stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ movwls r2, #41728 @ 0xa300 │ │ │ │ @ instruction: 0xf7fa930b │ │ │ │ - stmdals r9, {r0, r1, r3, r6, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ - adcsvs pc, r8, #78643200 @ 0x4b00000 │ │ │ │ + stmdals r9, {r0, r2, r3, r6, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ + eorsvs pc, r8, #78643200 @ 0x4b00000 │ │ │ │ eorseq pc, r3, #192, 4 │ │ │ │ stmdbge r6, {r8, r9, sp} │ │ │ │ addeq lr, r0, #2048 @ 0x800 │ │ │ │ @ instruction: 0xf8d24630 │ │ │ │ @ instruction: 0xf7fc2eb8 │ │ │ │ - @ instruction: 0xf7fdfe6d │ │ │ │ - @ instruction: 0x4621bdfc │ │ │ │ + @ instruction: 0xf7fdfe71 │ │ │ │ + @ instruction: 0x4621bdff │ │ │ │ movwcs sl, #2054 @ 0x806 │ │ │ │ movwls r9, #45834 @ 0xb30a │ │ │ │ - stc2l 7, cr15, [r0, #1000] @ 0x3e8 │ │ │ │ + stc2l 7, cr15, [r2, #1000] @ 0x3e8 │ │ │ │ stmdals r9, {r0, r4, r5, r8, sl, fp, sp, lr} │ │ │ │ ldrdcc pc, [r0], r1 @ │ │ │ │ rsbsvs pc, r0, #50331648 @ 0x3000000 │ │ │ │ movwne pc, #1044 @ 0x414 @ │ │ │ │ tstphi sp, #65 @ p-variant is OBSOLETE @ 0x41 │ │ │ │ @ instruction: 0xf43d2a00 │ │ │ │ - stmdavs sl, {r0, r1, r2, r5, r6, r7, r8, sl, fp, sp, pc}^ │ │ │ │ + stmdavs sl, {r1, r3, r5, r6, r7, r8, sl, fp, sp, pc}^ │ │ │ │ svcvs 0x0060f412 │ │ │ │ - stclge 4, cr15, [r2, #244]! @ 0xf4 │ │ │ │ - adcsvs pc, r8, #78643200 @ 0x4b00000 │ │ │ │ + stclge 4, cr15, [r5, #244]! @ 0xf4 │ │ │ │ + eorsvs pc, r8, #78643200 @ 0x4b00000 │ │ │ │ eorseq pc, r3, #192, 4 │ │ │ │ addeq lr, r0, #2048 @ 0x800 │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ mcrcs 8, 3, pc, cr8, cr2, {6} @ │ │ │ │ - mcr2 7, 2, pc, cr6, cr12, {7} @ │ │ │ │ - ldcllt 7, cr15, [r5, #1012] @ 0x3f4 │ │ │ │ + mcr2 7, 2, pc, cr10, cr12, {7} @ │ │ │ │ + ldcllt 7, cr15, [r8, #1012] @ 0x3f4 │ │ │ │ stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ movwls r2, #41728 @ 0xa300 │ │ │ │ @ instruction: 0xf7fa930b │ │ │ │ - bls 0x34a198 │ │ │ │ - @ instruction: 0x63b8f64b │ │ │ │ + bls 0x34a13c │ │ │ │ + teqpvs r8, #78643200 @ p-variant is OBSOLETE @ 0x4b00000 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ addeq lr, r2, #3072 @ 0xc00 │ │ │ │ orrcs pc, r1, #76546048 @ 0x4900000 │ │ │ │ movweq pc, #25280 @ 0x62c0 @ │ │ │ │ mrccs 8, 2, APSR_nzcv, cr8, cr2, {6} │ │ │ │ - mcr2 7, 1, pc, cr12, cr12, {7} @ │ │ │ │ - ldclt 7, cr15, [fp, #1012]! @ 0x3f4 │ │ │ │ + mrc2 7, 1, pc, cr0, cr12, {7} │ │ │ │ + ldclt 7, cr15, [lr, #1012]! @ 0x3f4 │ │ │ │ rsbvs pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ andeq pc, r0, #268435468 @ 0x1000000c │ │ │ │ @ instruction: 0xf0014293 │ │ │ │ vst3.8 {d24,d26,d28}, [pc :256], r0 │ │ │ │ vmvn.i32 q11, #4096 @ 0x00001000 │ │ │ │ addsmi r0, r3, #0, 4 │ │ │ │ strhi pc, [sl, #-1] │ │ │ │ subsvs pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ andeq pc, r0, #268435468 @ 0x1000000c │ │ │ │ @ instruction: 0xf47d4293 │ │ │ │ - strtmi sl, [r1], -r5, lsr #27 │ │ │ │ + strtmi sl, [r1], -r8, lsr #27 │ │ │ │ movwcs sl, #2054 @ 0x806 │ │ │ │ movwls r9, #45834 @ 0xb30a │ │ │ │ ldc2l 7, cr15, [r8, #1000] @ 0x3e8 │ │ │ │ @ instruction: 0xf57d02e3 │ │ │ │ - ldcvs 13, cr10, [r3, #-620]! @ 0xfffffd94 │ │ │ │ + ldcvs 13, cr10, [r3, #-632]! @ 0xfffffd88 │ │ │ │ @ instruction: 0xf8d34630 │ │ │ │ @ instruction: 0xf41220a0 │ │ │ │ @ instruction: 0xf43d6f70 │ │ │ │ - ldmdavs fp, {r0, r1, r4, r7, r8, sl, fp, sp, pc}^ │ │ │ │ + ldmdavs fp, {r1, r2, r4, r7, r8, sl, fp, sp, pc}^ │ │ │ │ svcvs 0x0060f413 │ │ │ │ - stcge 4, cr15, [lr, #244] @ 0xf4 │ │ │ │ + ldcge 4, cr15, [r1, #244] @ 0xf4 │ │ │ │ stmdbge r6, {r8, r9, sp} │ │ │ │ @ instruction: 0xf64f9300 │ │ │ │ - vrshr.s64 d23, d25, #64 │ │ │ │ + vmov.i32 , #2304 @ 0x00000900 │ │ │ │ @ instruction: 0xf7fc020b │ │ │ │ - @ instruction: 0xf7fdf8d1 │ │ │ │ - @ instruction: 0xf5b5bd84 │ │ │ │ + @ instruction: 0xf7fdf8d5 │ │ │ │ + @ instruction: 0xf5b5bd87 │ │ │ │ @ instruction: 0xf47d6f50 │ │ │ │ - @ instruction: 0x4621ad7f │ │ │ │ + strtmi sl, [r1], -r2, lsl #27 │ │ │ │ movwcs sl, #2054 @ 0x806 │ │ │ │ movwls r9, #45834 @ 0xb30a │ │ │ │ - stc2l 7, cr15, [r4, #-1000] @ 0xfffffc18 │ │ │ │ + stc2l 7, cr15, [r6, #-1000] @ 0xfffffc18 │ │ │ │ @ instruction: 0xf4146d31 │ │ │ │ stmdals r9, {r8, r9, ip} │ │ │ │ ldrdcs pc, [r0], r1 @ │ │ │ │ rsbsvs pc, r0, #33554432 @ 0x2000000 │ │ │ │ strbhi pc, [r7, #65] @ 0x41 @ │ │ │ │ @ instruction: 0xf43d2a00 │ │ │ │ - stmdavs sl, {r0, r1, r3, r5, r6, r8, sl, fp, sp, pc}^ │ │ │ │ + stmdavs sl, {r1, r2, r3, r5, r6, r8, sl, fp, sp, pc}^ │ │ │ │ svcvs 0x0060f412 │ │ │ │ - stclge 4, cr15, [r6, #-244]! @ 0xffffff0c │ │ │ │ - adcsvs pc, r8, #78643200 @ 0x4b00000 │ │ │ │ + stclge 4, cr15, [r9, #-244]! @ 0xffffff0c │ │ │ │ + eorsvs pc, r8, #78643200 @ 0x4b00000 │ │ │ │ eorseq pc, r3, #192, 4 │ │ │ │ addeq lr, r0, #2048 @ 0x800 │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ stclcs 8, cr15, [r8, #-840] @ 0xfffffcb8 │ │ │ │ - stc2l 7, cr15, [sl, #1008] @ 0x3f0 │ │ │ │ - ldcllt 7, cr15, [r9, #-1012] @ 0xfffffc0c │ │ │ │ + stc2l 7, cr15, [lr, #1008] @ 0x3f0 │ │ │ │ + ldcllt 7, cr15, [ip, #-1012] @ 0xfffffc0c │ │ │ │ movvs pc, #1325400064 @ 0x4f000000 │ │ │ │ movweq pc, #705 @ 0x2c1 @ │ │ │ │ @ instruction: 0xf47d429d │ │ │ │ - @ instruction: 0x4621ad51 │ │ │ │ + @ instruction: 0x4621ad54 │ │ │ │ movwcs sl, #2054 @ 0x806 │ │ │ │ movwls r9, #45834 @ 0xb30a │ │ │ │ - stc2 7, cr15, [sl], {250} @ 0xfa │ │ │ │ + stc2 7, cr15, [ip], {250} @ 0xfa │ │ │ │ @ instruction: 0xf64b9809 │ │ │ │ - vrshr.s64 d22, d24, #64 │ │ │ │ + vmvn.i32 d22, #2048 @ 0x00000800 │ │ │ │ movwcs r0, #563 @ 0x233 │ │ │ │ - bl 0x174fc0 │ │ │ │ + bl 0x174f5c │ │ │ │ ldrtmi r0, [r0], -r0, lsl #5 │ │ │ │ stccs 8, cr15, [r8, #840]! @ 0x348 │ │ │ │ - stc2 7, cr15, [ip, #1008]! @ 0x3f0 │ │ │ │ - ldclt 7, cr15, [fp, #-1012]! @ 0xfffffc0c │ │ │ │ + ldc2 7, cr15, [r0, #1008]! @ 0x3f0 │ │ │ │ + ldclt 7, cr15, [lr, #-1012]! @ 0xfffffc0c │ │ │ │ cmppvs r0, #1325400064 @ p-variant is OBSOLETE @ 0x4f000000 │ │ │ │ movweq pc, #705 @ 0x2c1 @ │ │ │ │ @ instruction: 0xf47d429d │ │ │ │ - @ instruction: 0x4621ad33 │ │ │ │ + @ instruction: 0x4621ad36 │ │ │ │ movwcs sl, #2054 @ 0x806 │ │ │ │ movwls r9, #45834 @ 0xb30a │ │ │ │ - ldc2l 7, cr15, [r8], #1000 @ 0x3e8 │ │ │ │ + ldc2l 7, cr15, [sl], #1000 @ 0x3e8 │ │ │ │ @ instruction: 0xf57d02a7 │ │ │ │ - ldcvs 13, cr10, [r3, #-164]! @ 0xffffff5c │ │ │ │ + ldcvs 13, cr10, [r3, #-176]! @ 0xffffff50 │ │ │ │ @ instruction: 0xf8d34630 │ │ │ │ @ instruction: 0xf41220a0 │ │ │ │ @ instruction: 0xf43d6f70 │ │ │ │ - ldmdavs fp, {r0, r5, r8, sl, fp, sp, pc}^ │ │ │ │ + ldmdavs fp, {r2, r5, r8, sl, fp, sp, pc}^ │ │ │ │ svcvs 0x0060f413 │ │ │ │ - ldcge 4, cr15, [ip, #-244] @ 0xffffff0c │ │ │ │ + ldcge 4, cr15, [pc, #-244] @ 0xcaa9c │ │ │ │ @ instruction: 0xf64b9c09 │ │ │ │ - vrshr.s64 d22, d24, #64 │ │ │ │ + vmvn.i32 d22, #2048 @ 0x00000800 │ │ │ │ movwcs r0, #563 @ 0x233 │ │ │ │ - bl 0x17501c │ │ │ │ + bl 0x174fb8 │ │ │ │ @ instruction: 0xf8d20284 │ │ │ │ @ instruction: 0xf7fc2df8 │ │ │ │ - @ instruction: 0xf7fdfd7f │ │ │ │ - strtmi fp, [r1], -lr, lsl #26 │ │ │ │ + @ instruction: 0xf7fdfd83 │ │ │ │ + @ instruction: 0x4621bd11 │ │ │ │ strls sl, [sl, #-2054] @ 0xfffff7fa │ │ │ │ @ instruction: 0xf7fa950b │ │ │ │ - stmdals r9, {r0, r1, r3, r4, r5, r6, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ - adcsvs pc, r8, #78643200 @ 0x4b00000 │ │ │ │ + stmdals r9, {r0, r2, r3, r4, r5, r6, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ + eorsvs pc, r8, #78643200 @ 0x4b00000 │ │ │ │ eorseq pc, r3, #192, 4 │ │ │ │ stmdbge r6, {r0, r1, r3, r5, r9, sl, lr} │ │ │ │ addeq lr, r0, #2048 @ 0x800 │ │ │ │ @ instruction: 0xf8d24630 │ │ │ │ @ instruction: 0xf7fc2cb8 │ │ │ │ - @ instruction: 0xf7fdfd69 │ │ │ │ - @ instruction: 0x4621bcf8 │ │ │ │ + @ instruction: 0xf7fdfd6d │ │ │ │ + @ instruction: 0x4621bcfb │ │ │ │ movwcs sl, #2054 @ 0x806 │ │ │ │ movwls r9, #45834 @ 0xb30a │ │ │ │ - stc2l 7, cr15, [r4], #1000 @ 0x3e8 │ │ │ │ + stc2l 7, cr15, [r6], #1000 @ 0x3e8 │ │ │ │ @ instruction: 0xf64b9809 │ │ │ │ - vrshr.s64 d22, d24, #64 │ │ │ │ + vmvn.i32 d22, #2048 @ 0x00000800 │ │ │ │ movwcs r0, #563 @ 0x233 │ │ │ │ - bl 0x175074 │ │ │ │ + bl 0x175010 │ │ │ │ ldrtmi r0, [r0], -r0, lsl #5 │ │ │ │ ldccs 8, cr15, [r8, #-840]! @ 0xfffffcb8 │ │ │ │ - ldc2l 7, cr15, [r2, #-1008] @ 0xfffffc10 │ │ │ │ - stcllt 7, cr15, [r1], #1012 @ 0x3f4 │ │ │ │ + ldc2l 7, cr15, [r6, #-1008] @ 0xfffffc10 │ │ │ │ + stcllt 7, cr15, [r4], #1012 @ 0x3f4 │ │ │ │ stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ movwls r2, #41728 @ 0xa300 │ │ │ │ @ instruction: 0xf7fa930b │ │ │ │ - stmdals r9, {r0, r2, r3, r6, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ - adcsvs pc, r8, #78643200 @ 0x4b00000 │ │ │ │ + stmdals r9, {r0, r1, r2, r3, r6, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ + eorsvs pc, r8, #78643200 @ 0x4b00000 │ │ │ │ eorseq pc, r3, #192, 4 │ │ │ │ stmdbge r6, {r8, r9, sp} │ │ │ │ addeq lr, r0, #2048 @ 0x800 │ │ │ │ @ instruction: 0xf8d24630 │ │ │ │ @ instruction: 0xf7fc2de8 │ │ │ │ - @ instruction: 0xf7fdfd3b │ │ │ │ - strtmi fp, [r1], -sl, asr #25 │ │ │ │ + @ instruction: 0xf7fdfd3f │ │ │ │ + strtmi fp, [r1], -sp, asr #25 │ │ │ │ movwcs sl, #2054 @ 0x806 │ │ │ │ movwls r9, #45834 @ 0xb30a │ │ │ │ - ldc2 7, cr15, [r6], #1000 @ 0x3e8 │ │ │ │ + ldc2 7, cr15, [r8], #1000 @ 0x3e8 │ │ │ │ @ instruction: 0xf64b9809 │ │ │ │ - vrshr.s64 d22, d24, #64 │ │ │ │ + vmvn.i32 d22, #2048 @ 0x00000800 │ │ │ │ movwcs r0, #563 @ 0x233 │ │ │ │ - bl 0x1750d0 │ │ │ │ + bl 0x17506c │ │ │ │ ldrtmi r0, [r0], -r0, lsl #5 │ │ │ │ stclcs 8, cr15, [r8, #840] @ 0x348 │ │ │ │ - stc2 7, cr15, [r4, #-1008]! @ 0xfffffc10 │ │ │ │ - ldclt 7, cr15, [r3], #1012 @ 0x3f4 │ │ │ │ + stc2 7, cr15, [r8, #-1008]! @ 0xfffffc10 │ │ │ │ + ldclt 7, cr15, [r6], #1012 @ 0x3f4 │ │ │ │ stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ @ instruction: 0xf7fa330a │ │ │ │ - bls 0x349f54 │ │ │ │ - @ instruction: 0x63b8f64b │ │ │ │ + bls 0x349ef8 │ │ │ │ + teqpvs r8, #78643200 @ p-variant is OBSOLETE @ 0x4b00000 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ addeq lr, r2, #3072 @ 0xc00 │ │ │ │ orrspl pc, r5, #76546048 @ 0x4900000 │ │ │ │ movweq pc, #25280 @ 0x62c0 @ │ │ │ │ ldccs 8, cr15, [r8, #840]! @ 0x348 │ │ │ │ - stc2 7, cr15, [sl, #-1008] @ 0xfffffc10 │ │ │ │ - ldclt 7, cr15, [r9], {253} @ 0xfd │ │ │ │ + stc2 7, cr15, [lr, #-1008] @ 0xfffffc10 │ │ │ │ + ldclt 7, cr15, [ip], {253} @ 0xfd │ │ │ │ stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ movwls r2, #41728 @ 0xa300 │ │ │ │ @ instruction: 0xf7fa930b │ │ │ │ - stmdals r9, {r0, r2, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ - adcsvs pc, r8, #78643200 @ 0x4b00000 │ │ │ │ + stmdals r9, {r0, r1, r2, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ + eorsvs pc, r8, #78643200 @ 0x4b00000 │ │ │ │ eorseq pc, r3, #192, 4 │ │ │ │ stmdbge r6, {r8, r9, sp} │ │ │ │ addeq lr, r0, #2048 @ 0x800 │ │ │ │ @ instruction: 0xf8d24630 │ │ │ │ @ instruction: 0xf7fc2d78 │ │ │ │ - @ instruction: 0xf7fdfcf3 │ │ │ │ - strtmi fp, [r1], -r2, lsl #25 │ │ │ │ + @ instruction: 0xf7fdfcf7 │ │ │ │ + strtmi fp, [r1], -r5, lsl #25 │ │ │ │ movwcs sl, #2054 @ 0x806 │ │ │ │ movwcc lr, #43469 @ 0xa9cd │ │ │ │ - stc2l 7, cr15, [lr], #-1000 @ 0xfffffc18 │ │ │ │ + ldc2l 7, cr15, [r0], #-1000 @ 0xfffffc18 │ │ │ │ @ instruction: 0xf64b9809 │ │ │ │ - vrshr.s64 d22, d24, #64 │ │ │ │ + vmvn.i32 d22, #2048 @ 0x00000800 │ │ │ │ movwcs r0, #563 @ 0x233 │ │ │ │ - bl 0x175160 │ │ │ │ + bl 0x1750fc │ │ │ │ ldrtmi r0, [r0], -r0, lsl #5 │ │ │ │ stclcs 8, cr15, [r8, #-840]! @ 0xfffffcb8 │ │ │ │ - ldc2l 7, cr15, [ip], {252} @ 0xfc │ │ │ │ - stcllt 7, cr15, [fp], #-1012 @ 0xfffffc0c │ │ │ │ + stc2l 7, cr15, [r0], #1008 @ 0x3f0 │ │ │ │ + stcllt 7, cr15, [lr], #-1012 @ 0xfffffc0c │ │ │ │ stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ movwls r2, #41728 @ 0xa300 │ │ │ │ @ instruction: 0xf7fa930b │ │ │ │ - stmdals r9, {r0, r1, r2, r4, r6, sl, fp, ip, sp, lr, pc} │ │ │ │ - adcsvs pc, r8, #78643200 @ 0x4b00000 │ │ │ │ + stmdals r9, {r0, r3, r4, r6, sl, fp, ip, sp, lr, pc} │ │ │ │ + eorsvs pc, r8, #78643200 @ 0x4b00000 │ │ │ │ eorseq pc, r3, #192, 4 │ │ │ │ stmdbge r6, {r8, r9, sp} │ │ │ │ addeq lr, r0, #2048 @ 0x800 │ │ │ │ @ instruction: 0xf8d24630 │ │ │ │ @ instruction: 0xf7fc2cd8 │ │ │ │ - @ instruction: 0xf7fdfcc5 │ │ │ │ - @ instruction: 0x4621bc54 │ │ │ │ + @ instruction: 0xf7fdfcc9 │ │ │ │ + @ instruction: 0x4621bc57 │ │ │ │ movwcs sl, #2054 @ 0x806 │ │ │ │ movwls r9, #45834 @ 0xb30a │ │ │ │ - blx 0xfe408d7e │ │ │ │ + blx 0xfe488d1a │ │ │ │ @ instruction: 0xf64b9809 │ │ │ │ - vrshr.s64 d22, d24, #64 │ │ │ │ + vmvn.i32 d22, #2048 @ 0x00000800 │ │ │ │ movwcs r0, #563 @ 0x233 │ │ │ │ - bl 0x1751bc │ │ │ │ + bl 0x175158 │ │ │ │ ldrtmi r0, [r0], -r0, lsl #5 │ │ │ │ ldccs 8, cr15, [r8, #840] @ 0x348 │ │ │ │ - stc2 7, cr15, [lr], #1008 @ 0x3f0 │ │ │ │ - ldclt 7, cr15, [sp], #-1012 @ 0xfffffc0c │ │ │ │ + ldc2 7, cr15, [r2], #1008 @ 0x3f0 │ │ │ │ + mcrrlt 7, 15, pc, r0, cr13 @ │ │ │ │ svceq 0x00d8f5b3 │ │ │ │ ldrthi pc, [sp], #1 @ │ │ │ │ mvneq pc, #4, 8 @ 0x4000000 │ │ │ │ svceq 0x00c4f5b3 │ │ │ │ cmpphi lr, r2 @ p-variant is OBSOLETE │ │ │ │ mvneq pc, #4, 8 @ 0x4000000 │ │ │ │ svceq 0x00e0f5b3 │ │ │ │ strhi pc, [r4, #1] │ │ │ │ strtmi sl, [r1], -r6, lsl #16 │ │ │ │ - @ instruction: 0xf98af7fa │ │ │ │ + @ instruction: 0xf98cf7fa │ │ │ │ @ instruction: 0x46306d33 │ │ │ │ ldrdcs pc, [r0], r3 @ │ │ │ │ svcvs 0x0070f412 │ │ │ │ - stcge 4, cr15, [r0], #-244 @ 0xffffff0c │ │ │ │ + stcge 4, cr15, [r3], #-244 @ 0xffffff0c │ │ │ │ @ instruction: 0xf413685b │ │ │ │ @ instruction: 0xf43d6f70 │ │ │ │ - bls 0x3b5e64 │ │ │ │ - @ instruction: 0x63b8f64b │ │ │ │ + bls 0x3b5e0c │ │ │ │ + teqpvs r8, #78643200 @ p-variant is OBSOLETE @ 0x4b00000 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - bl 0x1b1228 │ │ │ │ + bl 0x1b11c4 │ │ │ │ @ instruction: 0xf8d30382 │ │ │ │ - blls 0x355fcc │ │ │ │ + blls 0x355f68 │ │ │ │ stmdbcs r7, {r0, r3, r4, r8, r9, lr} │ │ │ │ - stcge 7, cr15, [ip], {61} @ 0x3d │ │ │ │ + stcge 7, cr15, [pc], {61} @ 0x3d │ │ │ │ @ instruction: 0xf43d2a00 │ │ │ │ - stmdbge r6, {r0, r3, sl, fp, sp, pc} │ │ │ │ - @ instruction: 0xf902f7fb │ │ │ │ - stclt 7, cr15, [r5], {253} @ 0xfd │ │ │ │ + stmdbge r6, {r2, r3, sl, fp, sp, pc} │ │ │ │ + @ instruction: 0xf906f7fb │ │ │ │ + stclt 7, cr15, [r8], {253} @ 0xfd │ │ │ │ stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ movwls r2, #41728 @ 0xa300 │ │ │ │ @ instruction: 0xf7fa930b │ │ │ │ - stmdals r9, {r0, r2, r3, r4, r5, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ - adcsvs pc, r8, #78643200 @ 0x4b00000 │ │ │ │ + stmdals r9, {r0, r1, r2, r3, r4, r5, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ + eorsvs pc, r8, #78643200 @ 0x4b00000 │ │ │ │ eorseq pc, r3, #192, 4 │ │ │ │ stmdbge r6, {r8, r9, sp} │ │ │ │ addeq lr, r0, #2048 @ 0x800 │ │ │ │ @ instruction: 0xf8d24630 │ │ │ │ @ instruction: 0xf7fc2ce8 │ │ │ │ - @ instruction: 0xf7fdfc5f │ │ │ │ - @ instruction: 0xf44fbbee │ │ │ │ + @ instruction: 0xf7fdfc63 │ │ │ │ + @ instruction: 0xf44fbbf1 │ │ │ │ vqdmlal.s q11, d17, d0[0] │ │ │ │ addsmi r0, sl, #0, 6 │ │ │ │ ldrbhi pc, [ip, -r1] @ │ │ │ │ ldrthi pc, [sp], #513 @ 0x201 @ │ │ │ │ orrvs pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ movweq pc, #705 @ 0x2c1 @ │ │ │ │ @ instruction: 0xf001429a │ │ │ │ vst1.64 {d24-d26}, [pc :128], r7 │ │ │ │ vsubw.s8 q11, , d16 │ │ │ │ addsmi r0, sl, #0, 6 │ │ │ │ - blge 0xff688074 │ │ │ │ + blge 0xff748010 │ │ │ │ stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ movwls r2, #41728 @ 0xa300 │ │ │ │ @ instruction: 0xf7fa930b │ │ │ │ stmdbge r6, {r0, r3, r4, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf7fc4630 │ │ │ │ - @ instruction: 0xf7fdfb2d │ │ │ │ - strtmi fp, [r1], -sl, asr #23 │ │ │ │ + @ instruction: 0xf7fdfb31 │ │ │ │ + strtmi fp, [r1], -sp, asr #23 │ │ │ │ movwcs sl, #2054 @ 0x806 │ │ │ │ movwcc lr, #43469 @ 0xa9cd │ │ │ │ - blx 0xfee88e92 │ │ │ │ + blx 0xfef08e2e │ │ │ │ @ instruction: 0xf64b9a09 │ │ │ │ - vrsra.s64 d22, d24, #64 │ │ │ │ + vbic.i32 d22, #2048 @ 0x00000800 │ │ │ │ stmdbge r6, {r0, r1, r4, r5, r8, r9} │ │ │ │ - bl 0x19c778 │ │ │ │ + bl 0x19c714 │ │ │ │ @ instruction: 0xf6490282 │ │ │ │ vqdmlal.s , d0, d1[0] │ │ │ │ @ instruction: 0xf8d20306 │ │ │ │ @ instruction: 0xf7fc2d08 │ │ │ │ - @ instruction: 0xf7fdfc21 │ │ │ │ - @ instruction: 0x4621bbb0 │ │ │ │ + @ instruction: 0xf7fdfc25 │ │ │ │ + @ instruction: 0x4621bbb3 │ │ │ │ movwcs sl, #2054 @ 0x806 │ │ │ │ movwls r9, #45834 @ 0xb30a │ │ │ │ - blx 0xfe808ec6 │ │ │ │ + blx 0xfe888e62 │ │ │ │ @ instruction: 0xf64b9809 │ │ │ │ - vrshr.s64 d22, d24, #64 │ │ │ │ + vmvn.i32 d22, #2048 @ 0x00000800 │ │ │ │ movwcs r0, #563 @ 0x233 │ │ │ │ - bl 0x175304 │ │ │ │ + bl 0x1752a0 │ │ │ │ ldrtmi r0, [r0], -r0, lsl #5 │ │ │ │ ldccs 8, cr15, [r8, #-840] @ 0xfffffcb8 │ │ │ │ - stc2 7, cr15, [sl], {252} @ 0xfc │ │ │ │ - bllt 0xfe748ef0 │ │ │ │ + stc2 7, cr15, [lr], {252} @ 0xfc │ │ │ │ + bllt 0xfe808e8c │ │ │ │ sbcvs pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ andeq pc, r0, #268435468 @ 0x1000000c │ │ │ │ @ instruction: 0xf0014293 │ │ │ │ vmax.s8 d8, d17, d12 │ │ │ │ vst3. {d24,d26,d28}, [pc :256], r3 │ │ │ │ vsubl.s8 q11, d17, d0 │ │ │ │ addsmi r0, r3, #0, 4 │ │ │ │ ldrhi pc, [r7, -r1] │ │ │ │ adcvs pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ andeq pc, r0, #268435468 @ 0x1000000c │ │ │ │ @ instruction: 0xf47d4293 │ │ │ │ - strtmi sl, [r1], -r1, lsl #23 │ │ │ │ + strtmi sl, [r1], -r4, lsl #23 │ │ │ │ movwcs sl, #2054 @ 0x806 │ │ │ │ movwls r9, #45834 @ 0xb30a │ │ │ │ - stc2l 7, cr15, [r0], #-1000 @ 0xfffffc18 │ │ │ │ + stc2l 7, cr15, [r2], #-1000 @ 0xfffffc18 │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ - blx 0xff708f30 │ │ │ │ - bllt 0x1e48f38 │ │ │ │ + blx 0xff808ecc │ │ │ │ + bllt 0x1f08ed4 │ │ │ │ svcpl 0x0082f1b3 │ │ │ │ - blge 0x1d08140 │ │ │ │ + blge 0x1dc80dc │ │ │ │ movtne pc, #1028 @ 0x404 @ │ │ │ │ svcne 0x0040f5b3 │ │ │ │ - blge 0x1b8814c │ │ │ │ + blge 0x1c480e8 │ │ │ │ andcc pc, r0, #196, 6 @ 0x10000003 │ │ │ │ - @ instruction: 0x63b8f64b │ │ │ │ + teqpvs r8, #78643200 @ p-variant is OBSOLETE @ 0x4b00000 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - bl 0x1af790 │ │ │ │ + bl 0x1af72c │ │ │ │ vsubw.u8 q8, q10, d2 │ │ │ │ andls r1, fp, #64, 4 │ │ │ │ strls sl, [r7, #-2310] @ 0xfffff6fa │ │ │ │ @ instruction: 0xf8d34630 │ │ │ │ vsra.u64 q9, q0, #60 │ │ │ │ @ instruction: 0xf3c43342 │ │ │ │ subseq r4, fp, r2, asr #10 │ │ │ │ stmdbeq r3!, {r1, r2, r8, r9, ip, pc} │ │ │ │ strbeq pc, [r2], #-964 @ 0xfffffc3c @ │ │ │ │ movweq pc, #32771 @ 0x8003 @ │ │ │ │ stmib sp, {r0, r1, r3, r5, r8, r9, lr}^ │ │ │ │ @ instruction: 0xf7fc3408 │ │ │ │ - @ instruction: 0xf7fdfb0f │ │ │ │ - movwcs fp, #6984 @ 0x1b48 │ │ │ │ + @ instruction: 0xf7fdfb13 │ │ │ │ + movwcs fp, #6987 @ 0x1b4b │ │ │ │ tstpeq r0, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - blcs 0xdb034 │ │ │ │ - strbhi pc, [pc, #-1]! @ 0xcafab @ │ │ │ │ + blcs 0xdafd0 │ │ │ │ + strbhi pc, [pc, #-1]! @ 0xcaf47 @ │ │ │ │ svcne 0x0080f5b3 │ │ │ │ - blge 0x10081a8 │ │ │ │ + blge 0x10c8144 │ │ │ │ stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ strpl lr, [sl, #-2509] @ 0xfffff633 │ │ │ │ stc2 7, cr15, [r0], {250} @ 0xfa │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ - @ instruction: 0xf93af7fc │ │ │ │ - bllt 0xd48fc0 │ │ │ │ + @ instruction: 0xf93ef7fc │ │ │ │ + bllt 0xe08f5c │ │ │ │ vsubw.s8 q9, q0, d1 │ │ │ │ eormi r0, r3, r0, lsl r3 │ │ │ │ @ instruction: 0xf0012b00 │ │ │ │ @ instruction: 0xf5b384ff │ │ │ │ @ instruction: 0xf47d1f80 │ │ │ │ - strtmi sl, [r1], -r5, lsr #22 │ │ │ │ + strtmi sl, [r1], -r8, lsr #22 │ │ │ │ movwcs sl, #2054 @ 0x806 │ │ │ │ movwls r9, #45834 @ 0xb30a │ │ │ │ - blx 0xffb08fda │ │ │ │ + blx 0xffb08f76 │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ - @ instruction: 0xf946f7fc │ │ │ │ - bllt 0x748ff0 │ │ │ │ + @ instruction: 0xf94af7fc │ │ │ │ + bllt 0x808f8c │ │ │ │ vsubl.s8 q9, d0, d1 │ │ │ │ - b 0x1cb844 │ │ │ │ + b 0x1cb7e0 │ │ │ │ @ instruction: 0xf5b30302 │ │ │ │ @ instruction: 0xf0011f80 │ │ │ │ addsmi r8, r3, #45613056 @ 0x2b80000 │ │ │ │ ldrhi pc, [lr, r1] │ │ │ │ @ instruction: 0xf0012b00 │ │ │ │ strtmi r8, [r1], -ip, lsl #15 │ │ │ │ movwcs sl, #2054 @ 0x806 │ │ │ │ movwls r9, #45834 @ 0xb30a │ │ │ │ - blx 0x1789012 │ │ │ │ + blx 0x1788fae │ │ │ │ @ instruction: 0xf57d0321 │ │ │ │ - stmdbge r6, {r0, r1, r2, r3, r4, r5, r6, r7, r9, fp, sp, pc} │ │ │ │ + stmdbge r6, {r1, r8, r9, fp, sp, pc} │ │ │ │ @ instruction: 0xf7fb4630 │ │ │ │ - @ instruction: 0xf7fdff7f │ │ │ │ - movwcs fp, #6906 @ 0x1afa │ │ │ │ + @ instruction: 0xf7fdff83 │ │ │ │ + movwcs fp, #6909 @ 0x1afd │ │ │ │ tstpeq r0, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - blcs 0xdb0d0 │ │ │ │ + blcs 0xdb06c │ │ │ │ ldrbhi pc, [r7], #1 @ │ │ │ │ svcne 0x0080f5b3 │ │ │ │ - bge 0xffc88244 │ │ │ │ + bge 0xffd481e0 │ │ │ │ stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ movwls r2, #41728 @ 0xa300 │ │ │ │ @ instruction: 0xf7fa930b │ │ │ │ stmdbge r6, {r0, r4, r5, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf7fc4630 │ │ │ │ - @ instruction: 0xf7fdf8c7 │ │ │ │ - andcs fp, r1, #925696 @ 0xe2000 │ │ │ │ + @ instruction: 0xf7fdf8cb │ │ │ │ + andcs fp, r1, #937984 @ 0xe5000 │ │ │ │ andseq pc, r0, #192, 4 │ │ │ │ movweq lr, #10756 @ 0x2a04 │ │ │ │ svcne 0x0080f5b3 │ │ │ │ bicshi pc, sp, r2 │ │ │ │ @ instruction: 0xf0024293 │ │ │ │ - blcs 0xeb7b8 │ │ │ │ + blcs 0xeb754 │ │ │ │ mvnhi pc, r2 │ │ │ │ stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ movwls r2, #41728 @ 0xa300 │ │ │ │ @ instruction: 0xf7fa930b │ │ │ │ msreq CPSR_s, #35840 @ 0x8c00 │ │ │ │ - bge 0xff308690 │ │ │ │ + bge 0xff3c862c │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ - @ instruction: 0xf848f7fc │ │ │ │ - blt 0xff1c909c │ │ │ │ + @ instruction: 0xf84cf7fc │ │ │ │ + blt 0xff289038 │ │ │ │ vsubl.s8 q9, d0, d1 │ │ │ │ - b 0x1cb8f0 │ │ │ │ + b 0x1cb88c │ │ │ │ @ instruction: 0xf5b30302 │ │ │ │ @ instruction: 0xf0011f80 │ │ │ │ addsmi r8, r3, #32, 14 @ 0x800000 │ │ │ │ ldrhi pc, [r0, -r1] │ │ │ │ @ instruction: 0xf0022b00 │ │ │ │ strtmi r8, [r1], -sp, lsr #32 │ │ │ │ movwcs sl, #2054 @ 0x806 │ │ │ │ movwls r9, #45834 @ 0xb30a │ │ │ │ - blx 0x2090be │ │ │ │ + blx 0x20905a │ │ │ │ @ instruction: 0xf57d0324 │ │ │ │ - stmdbge r6, {r0, r3, r5, r7, r9, fp, sp, pc} │ │ │ │ + stmdbge r6, {r2, r3, r5, r7, r9, fp, sp, pc} │ │ │ │ @ instruction: 0xf7fb4630 │ │ │ │ - @ instruction: 0xf7fdfee9 │ │ │ │ - andcs fp, r1, #164, 20 @ 0xa4000 │ │ │ │ + @ instruction: 0xf7fdfeed │ │ │ │ + andcs fp, r1, #684032 @ 0xa7000 │ │ │ │ andseq pc, r0, #192, 4 │ │ │ │ movweq lr, #10756 @ 0x2a04 │ │ │ │ svcne 0x0080f5b3 │ │ │ │ cmnphi r1, r2 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf0024293 │ │ │ │ - blcs 0xeb684 │ │ │ │ + blcs 0xeb620 │ │ │ │ ldrthi pc, [r3], r1 @ │ │ │ │ stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ movwls r2, #41728 @ 0xa300 │ │ │ │ @ instruction: 0xf7fa930b │ │ │ │ msreq CPSR_c, #937984 @ 0xe5000 │ │ │ │ - bge 0xfe38870c │ │ │ │ + bge 0xfe4486a8 │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ - @ instruction: 0xf84af7fc │ │ │ │ - blt 0xfe249118 │ │ │ │ + @ instruction: 0xf84ef7fc │ │ │ │ + blt 0xfe3090b4 │ │ │ │ vsubl.s8 q9, d0, d1 │ │ │ │ - b 0x1cb96c │ │ │ │ + b 0x1cb908 │ │ │ │ @ instruction: 0xf5b30302 │ │ │ │ @ instruction: 0xf0021f80 │ │ │ │ addsmi r8, r3, #32 │ │ │ │ andshi pc, r0, r2 │ │ │ │ @ instruction: 0xf0012b00 │ │ │ │ @ instruction: 0x462187fe │ │ │ │ movwcs sl, #2054 @ 0x806 │ │ │ │ movwls r9, #45834 @ 0xb30a │ │ │ │ - blx 0xff289138 │ │ │ │ + blx 0xff2890d4 │ │ │ │ @ instruction: 0xf57d0327 │ │ │ │ - stmdbge r6, {r0, r1, r3, r5, r6, r9, fp, sp, pc} │ │ │ │ + stmdbge r6, {r1, r2, r3, r5, r6, r9, fp, sp, pc} │ │ │ │ @ instruction: 0xf7fb4630 │ │ │ │ - @ instruction: 0xf7fdffab │ │ │ │ - andcs fp, r1, #417792 @ 0x66000 │ │ │ │ + @ instruction: 0xf7fdffaf │ │ │ │ + andcs fp, r1, #430080 @ 0x69000 │ │ │ │ andseq pc, r0, #192, 4 │ │ │ │ movweq lr, #10756 @ 0x2a04 │ │ │ │ svcne 0x0080f5b3 │ │ │ │ rsbhi pc, r1, r2 │ │ │ │ @ instruction: 0xf0024293 │ │ │ │ - blcs 0xeb2c0 │ │ │ │ + blcs 0xeb25c │ │ │ │ adchi pc, r1, r2 │ │ │ │ stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ movwls r2, #41728 @ 0xa300 │ │ │ │ @ instruction: 0xf7fa930b │ │ │ │ msreq CPSR_xc, #684032 @ 0xa7000 │ │ │ │ - bge 0x1408788 │ │ │ │ + bge 0x14c8724 │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ - @ instruction: 0xff0cf7fb │ │ │ │ - blt 0x12c9194 │ │ │ │ + @ instruction: 0xff10f7fb │ │ │ │ + blt 0x1389130 │ │ │ │ andmi pc, r0, #196, 6 @ 0x10000003 │ │ │ │ movwcc pc, #964 @ 0x3c4 @ │ │ │ │ movwls r3, #41473 @ 0xa201 │ │ │ │ - ldrvs pc, [r8, #1611]! @ 0x64b │ │ │ │ + ldrvs pc, [r8, #-1611]! @ 0xfffff9b5 │ │ │ │ ldreq pc, [r3, #-704]! @ 0xfffffd40 │ │ │ │ movteq lr, #11011 @ 0x2b03 │ │ │ │ vsubl.u8 , d4, d7 │ │ │ │ stmdbeq r1!, {r1, r6, r9, ip, sp} │ │ │ │ orreq lr, r3, #5120 @ 0x1400 │ │ │ │ tstpeq r8, r1 @ p-variant is OBSOLETE │ │ │ │ andls r0, r6, #82 @ 0x52 │ │ │ │ @ instruction: 0xf8d34630 │ │ │ │ @ instruction: 0xf3c42b60 │ │ │ │ movwmi r4, #45890 @ 0xb342 │ │ │ │ movwls sl, #35078 @ 0x8906 │ │ │ │ movteq pc, #9156 @ 0x23c4 @ │ │ │ │ vsubw.u8 , q2, d9 │ │ │ │ movwls r1, #45888 @ 0xb340 │ │ │ │ - @ instruction: 0xf9e6f7fc │ │ │ │ + @ instruction: 0xf9eaf7fc │ │ │ │ @ instruction: 0xf43e2800 │ │ │ │ @ instruction: 0xf7fdacb4 │ │ │ │ - vmlsl.u8 , d20, d8 │ │ │ │ + vmlsl.u8 , d20, d10 │ │ │ │ vsubl.u8 q10, d4, d0 │ │ │ │ andcc r3, r1, #0, 6 │ │ │ │ @ instruction: 0xf64b930a │ │ │ │ - vshl.s64 d22, d24, #0 │ │ │ │ - bl 0x18c6d8 │ │ │ │ + vbic.i32 d22, #524288 @ 0x00080000 │ │ │ │ + bl 0x18c674 │ │ │ │ andls r0, r7, #134217729 @ 0x8000001 │ │ │ │ subcc pc, r2, #196, 6 @ 0x10000003 │ │ │ │ - bl 0x20d69c │ │ │ │ + bl 0x20d638 │ │ │ │ @ instruction: 0xf0010383 │ │ │ │ subseq r0, r2, r8, lsl #2 │ │ │ │ ldrtmi r9, [r0], -r6, lsl #4 │ │ │ │ ldrsbcs pc, [r0, #131] @ 0x83 @ │ │ │ │ movtmi pc, #9156 @ 0x23c4 @ │ │ │ │ stmdbge r6, {r0, r1, r3, r8, r9, lr} │ │ │ │ vsubw.u8 , q2, d8 │ │ │ │ movwls r0, #37698 @ 0x9342 │ │ │ │ movtne pc, #964 @ 0x3c4 @ │ │ │ │ @ instruction: 0xf7fc930b │ │ │ │ - stmdacs r0, {r0, r1, r3, r4, r5, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r1, r2, r3, r4, r5, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ stclge 4, cr15, [r1], {62} @ 0x3e │ │ │ │ - blt 0x1849240 │ │ │ │ + blt 0x18c91dc │ │ │ │ movtne pc, #1028 @ 0x404 @ │ │ │ │ @ instruction: 0xf1010622 │ │ │ │ @ instruction: 0xf5b384c9 │ │ │ │ @ instruction: 0xf0021f40 │ │ │ │ smlaleq r8, r7, pc, r2 @ │ │ │ │ - stmibge r4!, {r0, r2, r3, r4, r5, r6, r8, sl, ip, sp, lr, pc}^ │ │ │ │ + stmibge r7!, {r0, r2, r3, r4, r5, r6, r8, sl, ip, sp, lr, pc}^ │ │ │ │ stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ movwls r2, #41728 @ 0xa300 │ │ │ │ @ instruction: 0xf7fa930b │ │ │ │ - bls 0x3094a0 │ │ │ │ - @ instruction: 0x63b8f64b │ │ │ │ + bls 0x30943c │ │ │ │ + teqpvs r8, #78643200 @ p-variant is OBSOLETE @ 0x4b00000 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ orreq lr, r2, #3072 @ 0xc00 │ │ │ │ stmibcs r0!, {r0, r1, r4, r6, r7, fp, ip, sp, lr, pc} │ │ │ │ - @ instruction: 0xf9e6f7fb │ │ │ │ - stmiblt pc, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ @ │ │ │ │ + @ instruction: 0xf9eaf7fb │ │ │ │ + ldmiblt r2, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ svcne 0x0040f5b2 │ │ │ │ adchi pc, sp, r2 │ │ │ │ @ instruction: 0xf001429a │ │ │ │ @ instruction: 0xf4148034 │ │ │ │ @ instruction: 0xf0415580 │ │ │ │ strtmi r8, [r1], -fp, asr #32 │ │ │ │ movwcs sl, #2054 @ 0x806 │ │ │ │ movwls r9, #45834 @ 0xb30a │ │ │ │ - @ instruction: 0xf9b0f7fa │ │ │ │ + @ instruction: 0xf9b2f7fa │ │ │ │ @ instruction: 0xf64b9809 │ │ │ │ - vrshr.s64 d22, d24, #64 │ │ │ │ + vmvn.i32 d22, #2048 @ 0x00000800 │ │ │ │ @ instruction: 0x462b0233 │ │ │ │ - bl 0x1756dc │ │ │ │ + bl 0x175678 │ │ │ │ ldrtmi r0, [r0], -r0, lsl #5 │ │ │ │ ldmcs r0!, {r1, r4, r6, r7, fp, ip, sp, lr, pc} │ │ │ │ - blx 0x8892c0 │ │ │ │ - stmiblt sp!, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + blx 0x98925c │ │ │ │ + ldmiblt r0!, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ tstle r5, r2, lsl #20 │ │ │ │ @ instruction: 0xf43d42a9 │ │ │ │ - addmi sl, r1, #2736128 @ 0x29c000 │ │ │ │ - stmibge r4!, {r0, r2, r3, r4, r5, sl, ip, sp, lr, pc} │ │ │ │ - @ instruction: 0x63b8f64b │ │ │ │ + addmi sl, r1, #2785280 @ 0x2a8000 │ │ │ │ + stmibge r7!, {r0, r2, r3, r4, r5, sl, ip, sp, lr, pc} │ │ │ │ + teqpvs r8, #78643200 @ p-variant is OBSOLETE @ 0x4b00000 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ addeq lr, r2, #3072 @ 0xc00 │ │ │ │ movwcs sl, #2310 @ 0x906 │ │ │ │ @ instruction: 0xf8d24630 │ │ │ │ @ instruction: 0xf7fc28d0 │ │ │ │ - @ instruction: 0xf7fdfa07 │ │ │ │ - @ instruction: 0xf3c4b996 │ │ │ │ + @ instruction: 0xf7fdfa0b │ │ │ │ + @ instruction: 0xf3c4b999 │ │ │ │ vsubl.u8 q10, d4, d0 │ │ │ │ andcc r3, r1, #0, 6 │ │ │ │ @ instruction: 0xf64b930a │ │ │ │ - vshl.s64 d22, d24, #0 │ │ │ │ - bl 0x18c7e4 │ │ │ │ + vbic.i32 d22, #524288 @ 0x00080000 │ │ │ │ + bl 0x18c780 │ │ │ │ andls r0, r7, #134217729 @ 0x8000001 │ │ │ │ subcc pc, r2, #196, 6 @ 0x10000003 │ │ │ │ - bl 0x20d7a8 │ │ │ │ + bl 0x20d744 │ │ │ │ @ instruction: 0xf0010383 │ │ │ │ subseq r0, r2, r8, lsl #2 │ │ │ │ ldrtmi r9, [r0], -r6, lsl #4 │ │ │ │ - blcs 0xfe909680 │ │ │ │ + blcs 0xfe90961c │ │ │ │ movtmi pc, #9156 @ 0x23c4 @ │ │ │ │ stmdbge r6, {r0, r1, r3, r8, r9, lr} │ │ │ │ vsubw.u8 , q2, d8 │ │ │ │ movwls r0, #37698 @ 0x9342 │ │ │ │ movtne pc, #964 @ 0x3c4 @ │ │ │ │ @ instruction: 0xf7fc930b │ │ │ │ - stmdacs r0, {r0, r2, r4, r5, r8, fp, ip, sp, lr, pc} │ │ │ │ - bge 0x348448 │ │ │ │ - ldmiblt r7, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + stmdacs r0, {r0, r3, r4, r5, r8, fp, ip, sp, lr, pc} │ │ │ │ + bge 0x3c83e4 │ │ │ │ + ldmiblt r9, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0x46306d33 │ │ │ │ ldrdcs pc, [r0], r3 @ │ │ │ │ svcvs 0x0070f412 │ │ │ │ - stmdbge r2!, {r0, r2, r3, r4, r5, sl, ip, sp, lr, pc}^ │ │ │ │ + stmdbge r5!, {r0, r2, r3, r4, r5, sl, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf413685b │ │ │ │ @ instruction: 0xf43d6f60 │ │ │ │ - vorr.i16 q13, #205 @ 0x00cd │ │ │ │ + vmul.f q13, q2, d0[4] │ │ │ │ @ instruction: 0xf64b4581 │ │ │ │ - vrshr.s64 d22, d24, #64 │ │ │ │ - b 0x148bc4c │ │ │ │ - bl 0x15e6d4 │ │ │ │ + vmvn.i32 d22, #2048 @ 0x00000800 │ │ │ │ + b 0x148bbe8 │ │ │ │ + bl 0x15e670 │ │ │ │ strls r0, [r8, #-645] @ 0xfffffd7b │ │ │ │ movwcs r0, #2213 @ 0x8a5 │ │ │ │ cdpcc 3, 4, cr15, cr2, cr4, {6} │ │ │ │ streq pc, [r8, #-5] │ │ │ │ svccs 0x00e8f8d2 │ │ │ │ @ instruction: 0xf00ca906 │ │ │ │ vmull.u8 q8, d4, d8 │ │ │ │ - b 0x13cc4ac │ │ │ │ + b 0x13cc448 │ │ │ │ @ instruction: 0x432c0c0e │ │ │ │ movwcc lr, #39373 @ 0x99cd │ │ │ │ @ instruction: 0xf8cd930b │ │ │ │ strls ip, [r7], #-24 @ 0xffffffe8 │ │ │ │ - blx 0x14893a4 │ │ │ │ - ldmdblt r9!, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + blx 0x1589340 │ │ │ │ + ldmdblt ip!, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ @ instruction: 0x46306d33 │ │ │ │ ldrdcs pc, [r0], r3 @ │ │ │ │ svcvs 0x0070f412 │ │ │ │ - ldmdbge r0!, {r0, r2, r3, r4, r5, sl, ip, sp, lr, pc} │ │ │ │ + ldmdbge r3!, {r0, r2, r3, r4, r5, sl, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf413685b │ │ │ │ @ instruction: 0xf43d6f60 │ │ │ │ - strls sl, [r9, #-2347] @ 0xfffff6d5 │ │ │ │ + strls sl, [r9, #-2350] @ 0xfffff6d2 │ │ │ │ strmi pc, [r1, #964] @ 0x3c4 │ │ │ │ - adcsvs pc, r8, #78643200 @ 0x4b00000 │ │ │ │ + eorsvs pc, r8, #78643200 @ 0x4b00000 │ │ │ │ eorseq pc, r3, #192, 4 │ │ │ │ addeq lr, r5, #2048 @ 0x800 │ │ │ │ vldmiami r4, {s29-s107} │ │ │ │ stmiaeq r5!, {r3, r8, sl, ip, pc} │ │ │ │ cdpcc 3, 4, cr15, cr2, cr4, {6} │ │ │ │ @ instruction: 0xf0052300 │ │ │ │ @ instruction: 0xf8d20508 │ │ │ │ stmdbge r6, {r3, r5, r7, r8, r9, sl, fp, sp} │ │ │ │ stceq 0, cr15, [r8], {12} │ │ │ │ strbeq pc, [r2], #-964 @ 0xfffffc3c @ │ │ │ │ @ instruction: 0x0c0eea4c │ │ │ │ stmib sp, {r2, r3, r5, r8, r9, lr}^ │ │ │ │ @ instruction: 0xf8cd330a │ │ │ │ strls ip, [r7], #-24 @ 0xffffffe8 │ │ │ │ - blx 0x809408 │ │ │ │ - stmdblt r7, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + blx 0x9093a4 │ │ │ │ + stmdblt sl, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ @ instruction: 0x46306d33 │ │ │ │ ldrdcs pc, [r0], r3 @ │ │ │ │ svcvs 0x0070f412 │ │ │ │ - ldmge lr!, {r0, r2, r3, r4, r5, sl, ip, sp, lr, pc}^ │ │ │ │ + stmdbge r1, {r0, r2, r3, r4, r5, sl, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf413685b │ │ │ │ @ instruction: 0xf43d6f60 │ │ │ │ - strls sl, [r9, #-2297] @ 0xfffff707 │ │ │ │ + strls sl, [r9, #-2300] @ 0xfffff704 │ │ │ │ strmi pc, [r1, #964] @ 0x3c4 │ │ │ │ - adcsvc pc, r0, #76, 12 @ 0x4c00000 │ │ │ │ + eorsvc pc, r0, #76, 12 @ 0x4c00000 │ │ │ │ eorseq pc, r3, #192, 4 │ │ │ │ addeq lr, r5, #2048 @ 0x800 │ │ │ │ vldmiami r4, {s29-s107} │ │ │ │ stmiaeq r5!, {r3, r8, sl, ip, pc} │ │ │ │ cdpcc 3, 4, cr15, cr2, cr4, {6} │ │ │ │ @ instruction: 0xf0052300 │ │ │ │ @ instruction: 0xf8520508 │ │ │ │ stmdbge r6, {r6, r7, sl, fp, sp} │ │ │ │ stceq 0, cr15, [r8], {12} │ │ │ │ strbeq pc, [r2], #-964 @ 0xfffffc3c @ │ │ │ │ @ instruction: 0x0c0eea4c │ │ │ │ stmib sp, {r2, r3, r5, r8, r9, lr}^ │ │ │ │ @ instruction: 0xf8cd330a │ │ │ │ strls ip, [r7], #-24 @ 0xffffffe8 │ │ │ │ - @ instruction: 0xf9eaf7fb │ │ │ │ - ldmlt r5, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + @ instruction: 0xf9eef7fb │ │ │ │ + ldmlt r8, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ svcpl 0x0084f5b3 │ │ │ │ - ldmge r0, {r0, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc}^ │ │ │ │ + ldmge r3, {r0, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc}^ │ │ │ │ movtne pc, #1028 @ 0x404 @ │ │ │ │ svcne 0x0040f5b3 │ │ │ │ adchi pc, r5, r2 │ │ │ │ @ instruction: 0xf57d00e3 │ │ │ │ - strtmi sl, [r1], -r7, asr #17 │ │ │ │ + strtmi sl, [r1], -sl, asr #17 │ │ │ │ movwcs sl, #2054 @ 0x806 │ │ │ │ movwls r9, #45834 @ 0xb30a │ │ │ │ @ instruction: 0xff6ef7f9 │ │ │ │ @ instruction: 0xf64b9a08 │ │ │ │ - vrsra.s64 d22, d24, #64 │ │ │ │ + vbic.i32 d22, #2048 @ 0x00000800 │ │ │ │ stmdbge r6, {r0, r1, r4, r5, r8, r9} │ │ │ │ - bl 0x19cd7c │ │ │ │ + bl 0x19cd18 │ │ │ │ @ instruction: 0xf8d30382 │ │ │ │ @ instruction: 0xf7fb2960 │ │ │ │ - @ instruction: 0xf7fdf8c9 │ │ │ │ - @ instruction: 0xf3c4b8b2 │ │ │ │ + @ instruction: 0xf7fdf8cd │ │ │ │ + @ instruction: 0xf3c4b8b5 │ │ │ │ @ instruction: 0xf64b4581 │ │ │ │ - vrshr.s64 d22, d24, #64 │ │ │ │ - b 0x148bda4 │ │ │ │ - bl 0x15e82c │ │ │ │ + vmvn.i32 d22, #2048 @ 0x00000800 │ │ │ │ + b 0x148bd40 │ │ │ │ + bl 0x15e7c8 │ │ │ │ strls r0, [r8, #-645] @ 0xfffffd7b │ │ │ │ movwcs r0, #2213 @ 0x8a5 │ │ │ │ cdpcc 3, 4, cr15, cr2, cr4, {6} │ │ │ │ streq pc, [r8, #-5] │ │ │ │ svccs 0x0038f8d2 │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ stceq 0, cr15, [r8], {12} │ │ │ │ strbeq pc, [r2], #-964 @ 0xfffffc3c @ │ │ │ │ @ instruction: 0x0c0eea4c │ │ │ │ stmib sp, {r2, r3, r5, r8, r9, lr}^ │ │ │ │ movwls r3, #45833 @ 0xb309 │ │ │ │ andsgt pc, r8, sp, asr #17 │ │ │ │ @ instruction: 0xf7fb9407 │ │ │ │ - @ instruction: 0xf7fdf9a1 │ │ │ │ - stcleq 8, cr11, [r5], #560 @ 0x230 │ │ │ │ + @ instruction: 0xf7fdf9a5 │ │ │ │ + stcleq 8, cr11, [r5], #572 @ 0x23c │ │ │ │ mcrrcc 3, 12, pc, r2, cr4 @ │ │ │ │ @ instruction: 0xf00508a2 │ │ │ │ movwcs r0, #1288 @ 0x508 │ │ │ │ streq lr, [ip, #-2629] @ 0xfffff5bb │ │ │ │ movwcc lr, #39373 @ 0x99cd │ │ │ │ andeq pc, r8, #2 │ │ │ │ movwcs r9, #4875 @ 0x130b │ │ │ │ vabal.u8 , d4, d6 │ │ │ │ @ instruction: 0x432a0542 │ │ │ │ andls sl, r7, #98304 @ 0x18000 │ │ │ │ @ instruction: 0x461a4630 │ │ │ │ strmi pc, [r1], #964 @ 0x3c4 │ │ │ │ @ instruction: 0xf7fb9408 │ │ │ │ - @ instruction: 0xf7fdfa0b │ │ │ │ - stcleq 8, cr11, [r5], #440 @ 0x1b8 │ │ │ │ + @ instruction: 0xf7fdfa0f │ │ │ │ + stcleq 8, cr11, [r5], #452 @ 0x1c4 │ │ │ │ mcrrcc 3, 12, pc, r2, cr4 @ │ │ │ │ @ instruction: 0xf00508a2 │ │ │ │ - b 0x120c980 │ │ │ │ + b 0x120c91c │ │ │ │ @ instruction: 0xf002050c │ │ │ │ strls r0, [r6, #-520] @ 0xfffffdf8 │ │ │ │ strbeq pc, [r2, #-964] @ 0xfffffc3c @ │ │ │ │ @ instruction: 0x432a2300 │ │ │ │ movwcc lr, #39373 @ 0x99cd │ │ │ │ movwls sl, #47366 @ 0xb906 │ │ │ │ andls r4, r7, #48, 12 @ 0x3000000 │ │ │ │ andcs r2, r4, #67108864 @ 0x4000000 │ │ │ │ strmi pc, [r1], #964 @ 0x3c4 │ │ │ │ @ instruction: 0xf7fb9408 │ │ │ │ - @ instruction: 0xf7fdf9ed │ │ │ │ - ldcvs 8, cr11, [r3, #-320]! @ 0xfffffec0 │ │ │ │ + @ instruction: 0xf7fdf9f1 │ │ │ │ + ldcvs 8, cr11, [r3, #-332]! @ 0xfffffeb4 │ │ │ │ @ instruction: 0xf8d34630 │ │ │ │ @ instruction: 0xf41220a0 │ │ │ │ @ instruction: 0xf43d6f70 │ │ │ │ - ldmdavs fp, {r0, r1, r2, r6, fp, sp, pc}^ │ │ │ │ + ldmdavs fp, {r1, r3, r6, fp, sp, pc}^ │ │ │ │ svcvs 0x0060f413 │ │ │ │ - stmdage r2, {r0, r2, r3, r4, r5, sl, ip, sp, lr, pc}^ │ │ │ │ + stmdage r5, {r0, r2, r3, r4, r5, sl, ip, sp, lr, pc}^ │ │ │ │ vabal.u8 , d4, d9 │ │ │ │ @ instruction: 0xf64b4581 │ │ │ │ - vrshr.s64 d22, d24, #64 │ │ │ │ - bl 0x14be84 │ │ │ │ - b 0x148bfd0 │ │ │ │ + vmvn.i32 d22, #2048 @ 0x00000800 │ │ │ │ + bl 0x14be20 │ │ │ │ + b 0x148bf6c │ │ │ │ strls r4, [r8, #-3284] @ 0xfffff32c │ │ │ │ vmlal.u8 q8, d20, d21 │ │ │ │ movwcs r3, #3650 @ 0xe42 │ │ │ │ streq pc, [r8, #-5] │ │ │ │ svccs 0x0098f8d2 │ │ │ │ @ instruction: 0xf00ca906 │ │ │ │ vmull.u8 q8, d4, d8 │ │ │ │ - b 0x13cc6e4 │ │ │ │ + b 0x13cc680 │ │ │ │ @ instruction: 0x432c0c0e │ │ │ │ movwcc lr, #43469 @ 0xa9cd │ │ │ │ andsgt pc, r8, sp, asr #17 │ │ │ │ @ instruction: 0xf7fb9407 │ │ │ │ - @ instruction: 0xf7fdf933 │ │ │ │ - strls fp, [r9, #-2078] @ 0xfffff7e2 │ │ │ │ + @ instruction: 0xf7fdf937 │ │ │ │ + strls fp, [r9, #-2081] @ 0xfffff7df │ │ │ │ strmi pc, [r1, #964] @ 0x3c4 │ │ │ │ - adcsvs pc, r8, #78643200 @ 0x4b00000 │ │ │ │ + eorsvs pc, r8, #78643200 @ 0x4b00000 │ │ │ │ eorseq pc, r3, #192, 4 │ │ │ │ addeq lr, r5, #2048 @ 0x800 │ │ │ │ vldmiami r4, {s29-s107} │ │ │ │ stmiaeq r5!, {r3, r8, sl, ip, pc} │ │ │ │ cdpcc 3, 4, cr15, cr2, cr4, {6} │ │ │ │ @ instruction: 0xf0052300 │ │ │ │ stmib sp, {r3, r8, sl}^ │ │ │ │ @ instruction: 0xf8d2330a │ │ │ │ stmdbge r6, {r3, r7, r8, r9, sl, fp, sp} │ │ │ │ @ instruction: 0xf00c4630 │ │ │ │ vmull.u8 q8, d4, d8 │ │ │ │ @ instruction: 0xf6490442 │ │ │ │ vqdmlal.s q11, d0, d1[2] │ │ │ │ - b 0x13cc24c │ │ │ │ + b 0x13cc1e8 │ │ │ │ @ instruction: 0x432c0c0e │ │ │ │ andsgt pc, r8, sp, asr #17 │ │ │ │ @ instruction: 0xf7fb9407 │ │ │ │ - @ instruction: 0xf7fcf909 │ │ │ │ - strls fp, [r9, #-4084] @ 0xfffff00c │ │ │ │ + @ instruction: 0xf7fcf90d │ │ │ │ + strls fp, [r9, #-4087] @ 0xfffff009 │ │ │ │ strmi pc, [r1, #964] @ 0x3c4 │ │ │ │ - adcsvs pc, r8, #78643200 @ 0x4b00000 │ │ │ │ + eorsvs pc, r8, #78643200 @ 0x4b00000 │ │ │ │ eorseq pc, r3, #192, 4 │ │ │ │ addeq lr, r5, #2048 @ 0x800 │ │ │ │ vldmiami r4, {s29-s107} │ │ │ │ stmiaeq r5!, {r3, r8, sl, ip, pc} │ │ │ │ cdpcc 3, 4, cr15, cr2, cr4, {6} │ │ │ │ @ instruction: 0xf0052300 │ │ │ │ @ instruction: 0xf8d20508 │ │ │ │ stmdbge r6, {r3, r4, r6, r8, r9, sl, fp, sp} │ │ │ │ @ instruction: 0xf00c4630 │ │ │ │ vmull.u8 q8, d4, d8 │ │ │ │ - b 0x13cc784 │ │ │ │ + b 0x13cc720 │ │ │ │ @ instruction: 0x432c0c0e │ │ │ │ movwcc lr, #43469 @ 0xa9cd │ │ │ │ andsgt pc, r8, sp, asr #17 │ │ │ │ @ instruction: 0xf7fb9407 │ │ │ │ - @ instruction: 0xf7fcf8e3 │ │ │ │ - @ instruction: 0xf414bfce │ │ │ │ + @ instruction: 0xf7fcf8e7 │ │ │ │ + @ instruction: 0xf414bfd1 │ │ │ │ @ instruction: 0xf47c2340 │ │ │ │ - stmiaeq r2!, {r0, r3, r6, r7, r8, r9, sl, fp, sp, pc} │ │ │ │ + stmiaeq r2!, {r2, r3, r6, r7, r8, r9, sl, fp, sp, pc} │ │ │ │ mcrrcc 3, 12, pc, r2, cr4 @ │ │ │ │ strcc lr, [r8, #-2509] @ 0xfffff633 │ │ │ │ andeq pc, r8, #2 │ │ │ │ vqdmulh.s q8, q10, d1[5] │ │ │ │ tstmi r4, #1107296256 @ 0x42000000 │ │ │ │ stmdbge r6, {r8, r9, sp} │ │ │ │ movwcc lr, #43469 @ 0xa9cd │ │ │ │ @ instruction: 0xf0054630 │ │ │ │ vrshl.s8 d16, d8, d9 │ │ │ │ vqdmlal.s , d16, d1[5] │ │ │ │ vcgt.s8 d16, d4, d6 │ │ │ │ - vrshr.s64 , , #64 │ │ │ │ - b 0x120bf00 │ │ │ │ + vmvn.i32 , #1280 @ 0x00000500 │ │ │ │ + b 0x120be9c │ │ │ │ strls r0, [r7], #-1292 @ 0xfffffaf4 │ │ │ │ @ instruction: 0xf7fb9506 │ │ │ │ - @ instruction: 0xf7fcf8bd │ │ │ │ - ldcvs 15, cr11, [r3, #-672]! @ 0xfffffd60 │ │ │ │ + @ instruction: 0xf7fcf8c1 │ │ │ │ + ldcvs 15, cr11, [r3, #-684]! @ 0xfffffd54 │ │ │ │ @ instruction: 0xf8d34630 │ │ │ │ @ instruction: 0xf41220a0 │ │ │ │ @ instruction: 0xf43c6f70 │ │ │ │ - ldmdavs fp, {r0, r1, r2, r3, r4, r7, r8, r9, sl, fp, sp, pc}^ │ │ │ │ + ldmdavs fp, {r1, r5, r7, r8, r9, sl, fp, sp, pc}^ │ │ │ │ svcvs 0x0060f413 │ │ │ │ - svcge 0x009af43c │ │ │ │ + svcge 0x009df43c │ │ │ │ vabal.u8 , d4, d9 │ │ │ │ @ instruction: 0xf64b4581 │ │ │ │ - vrshr.s64 d22, d24, #64 │ │ │ │ - bl 0x14bfd4 │ │ │ │ - b 0x148c120 │ │ │ │ + vmvn.i32 d22, #2048 @ 0x00000800 │ │ │ │ + bl 0x14bf70 │ │ │ │ + b 0x148c0bc │ │ │ │ strls r4, [r8, #-3284] @ 0xfffff32c │ │ │ │ vmlal.u8 q8, d20, d21 │ │ │ │ movwcs r3, #3650 @ 0xe42 │ │ │ │ streq pc, [r8, #-5] │ │ │ │ svccs 0x00d8f8d2 │ │ │ │ @ instruction: 0xf00ca906 │ │ │ │ vmull.u8 q8, d4, d8 │ │ │ │ - b 0x13cc834 │ │ │ │ + b 0x13cc7d0 │ │ │ │ @ instruction: 0x432c0c0e │ │ │ │ movwcc lr, #43469 @ 0xa9cd │ │ │ │ andsgt pc, r8, sp, asr #17 │ │ │ │ @ instruction: 0xf7fb9407 │ │ │ │ - @ instruction: 0xf7fcf88b │ │ │ │ - ldcvs 15, cr11, [r3, #-472]! @ 0xfffffe28 │ │ │ │ + @ instruction: 0xf7fcf88f │ │ │ │ + ldcvs 15, cr11, [r3, #-484]! @ 0xfffffe1c │ │ │ │ @ instruction: 0xf8d34630 │ │ │ │ @ instruction: 0xf41220a0 │ │ │ │ @ instruction: 0xf43c6f70 │ │ │ │ - ldmdavs fp, {r0, r2, r3, r5, r6, r8, r9, sl, fp, sp, pc}^ │ │ │ │ + ldmdavs fp, {r4, r5, r6, r8, r9, sl, fp, sp, pc}^ │ │ │ │ svcvs 0x0060f413 │ │ │ │ - svcge 0x0068f43c │ │ │ │ + svcge 0x006bf43c │ │ │ │ vabal.u8 , d4, d9 │ │ │ │ @ instruction: 0xf64b4581 │ │ │ │ - vrshr.s64 d22, d24, #64 │ │ │ │ - bl 0x14c038 │ │ │ │ - b 0x148c184 │ │ │ │ + vmvn.i32 d22, #2048 @ 0x00000800 │ │ │ │ + bl 0x14bfd4 │ │ │ │ + b 0x148c120 │ │ │ │ strls r4, [r8, #-3284] @ 0xfffff32c │ │ │ │ vmlal.u8 q8, d20, d21 │ │ │ │ movwcs r3, #3650 @ 0xe42 │ │ │ │ streq pc, [r8, #-5] │ │ │ │ svccs 0x00c8f8d2 │ │ │ │ @ instruction: 0xf00ca906 │ │ │ │ vmull.u8 q8, d4, d8 │ │ │ │ - b 0x13cc898 │ │ │ │ + b 0x13cc834 │ │ │ │ @ instruction: 0x432c0c0e │ │ │ │ movwcc lr, #43469 @ 0xa9cd │ │ │ │ andsgt pc, r8, sp, asr #17 │ │ │ │ @ instruction: 0xf7fb9407 │ │ │ │ - @ instruction: 0xf7fcf859 │ │ │ │ - strls fp, [r9, #-3908] @ 0xfffff0bc │ │ │ │ + @ instruction: 0xf7fcf85d │ │ │ │ + strls fp, [r9, #-3911] @ 0xfffff0b9 │ │ │ │ vqdmulh.s q8, q10, d1[5] │ │ │ │ stmiaeq r2!, {r1, r6, sl, fp, ip, sp} │ │ │ │ streq pc, [r8, #-5] │ │ │ │ andeq pc, r8, #2 │ │ │ │ streq lr, [ip, #-2629] @ 0xfffff5bb │ │ │ │ vabal.u8 , d4, d6 │ │ │ │ movwcs r0, #1346 @ 0x542 │ │ │ │ stmdbge r6, {r1, r3, r5, r8, r9, lr} │ │ │ │ ldrtmi r9, [r0], -r7, lsl #4 │ │ │ │ vsubl.u8 q9, d4, d1 │ │ │ │ stmib sp, {r0, r7, sl, lr}^ │ │ │ │ strls r3, [r8], #-778 @ 0xfffffcf6 │ │ │ │ - @ instruction: 0xf8c4f7fb │ │ │ │ - svclt 0x0027f7fc │ │ │ │ + @ instruction: 0xf8c8f7fb │ │ │ │ + svclt 0x002af7fc │ │ │ │ stcleq 5, cr9, [r5], #36 @ 0x24 │ │ │ │ mcrrcc 3, 12, pc, r2, cr4 @ │ │ │ │ @ instruction: 0xf00508a2 │ │ │ │ @ instruction: 0xf0020508 │ │ │ │ - b 0x120c014 │ │ │ │ + b 0x120bfb0 │ │ │ │ strls r0, [r6, #-1292] @ 0xfffffaf4 │ │ │ │ strbeq pc, [r2, #-964] @ 0xfffffc3c @ │ │ │ │ @ instruction: 0x432a2300 │ │ │ │ movwcc lr, #43469 @ 0xa9cd │ │ │ │ stmdbge r6, {r0, r1, r2, r9, ip, pc} │ │ │ │ movwcs r4, #5680 @ 0x1630 │ │ │ │ vsubl.u8 q9, d4, d0 │ │ │ │ strls r4, [r8], #-1153 @ 0xfffffb7f │ │ │ │ - @ instruction: 0xf8a6f7fb │ │ │ │ - svclt 0x0009f7fc │ │ │ │ + @ instruction: 0xf8aaf7fb │ │ │ │ + svclt 0x000cf7fc │ │ │ │ stcleq 5, cr9, [r5], #36 @ 0x24 │ │ │ │ mcrrcc 3, 12, pc, r2, cr4 @ │ │ │ │ @ instruction: 0xf00508a2 │ │ │ │ @ instruction: 0xf0020508 │ │ │ │ - b 0x120c050 │ │ │ │ + b 0x120bfec │ │ │ │ strls r0, [r6, #-1292] @ 0xfffffaf4 │ │ │ │ strbeq pc, [r2, #-964] @ 0xfffffc3c @ │ │ │ │ @ instruction: 0x432a2300 │ │ │ │ andls sl, r7, #98304 @ 0x18000 │ │ │ │ andcs r4, r4, #48, 12 @ 0x3000000 │ │ │ │ strmi pc, [r1], #964 @ 0x3c4 │ │ │ │ movwcc lr, #43469 @ 0xa9cd │ │ │ │ @ instruction: 0xf7fb9408 │ │ │ │ - @ instruction: 0xf7fcf889 │ │ │ │ - ldcvs 14, cr11, [r3, #-944]! @ 0xfffffc50 │ │ │ │ + @ instruction: 0xf7fcf88d │ │ │ │ + ldcvs 14, cr11, [r3, #-956]! @ 0xfffffc44 │ │ │ │ @ instruction: 0xf8d34630 │ │ │ │ @ instruction: 0xf41220a0 │ │ │ │ @ instruction: 0xf43c6f70 │ │ │ │ - ldmdavs fp, {r0, r1, r5, r6, r7, r9, sl, fp, sp, pc}^ │ │ │ │ + ldmdavs fp, {r1, r2, r5, r6, r7, r9, sl, fp, sp, pc}^ │ │ │ │ svcvs 0x0060f413 │ │ │ │ - mrcge 4, 6, APSR_nzcv, cr14, cr12, {1} │ │ │ │ + mcrge 4, 7, pc, cr1, cr12, {1} @ │ │ │ │ vabal.u8 , d4, d9 │ │ │ │ @ instruction: 0xf64c4581 │ │ │ │ - vrshr.s64 d23, d16, #64 │ │ │ │ - bl 0x14c14c │ │ │ │ - b 0x148c298 │ │ │ │ + vmvn.i32 d23, #0 @ 0x00000000 │ │ │ │ + bl 0x14c0e8 │ │ │ │ + b 0x148c234 │ │ │ │ strls r4, [r8, #-3284] @ 0xfffff32c │ │ │ │ vmlal.u8 q8, d20, d21 │ │ │ │ movwcs r3, #3650 @ 0xe42 │ │ │ │ streq pc, [r8, #-5] │ │ │ │ ldclcs 8, cr15, [r0], #328 @ 0x148 │ │ │ │ @ instruction: 0xf00ca906 │ │ │ │ vmull.u8 q8, d4, d8 │ │ │ │ - b 0x13cc9ac │ │ │ │ + b 0x13cc948 │ │ │ │ @ instruction: 0x432c0c0e │ │ │ │ movwcc lr, #43469 @ 0xa9cd │ │ │ │ andsgt pc, r8, sp, asr #17 │ │ │ │ @ instruction: 0xf7fa9407 │ │ │ │ - @ instruction: 0xf7fcffcf │ │ │ │ - ldcvs 14, cr11, [r3, #-744]! @ 0xfffffd18 │ │ │ │ + @ instruction: 0xf7fcffd3 │ │ │ │ + ldcvs 14, cr11, [r3, #-756]! @ 0xfffffd0c │ │ │ │ @ instruction: 0xf8d34630 │ │ │ │ @ instruction: 0xf41220a0 │ │ │ │ @ instruction: 0xf43c6f70 │ │ │ │ - ldmdavs fp, {r0, r4, r5, r7, r9, sl, fp, sp, pc}^ │ │ │ │ + ldmdavs fp, {r2, r4, r5, r7, r9, sl, fp, sp, pc}^ │ │ │ │ svcvs 0x0060f413 │ │ │ │ - mcrge 4, 5, pc, cr12, cr12, {1} @ │ │ │ │ + mcrge 4, 5, pc, cr15, cr12, {1} @ │ │ │ │ vabal.u8 , d4, d9 │ │ │ │ @ instruction: 0xf64c4581 │ │ │ │ - vrshr.s64 d23, d16, #64 │ │ │ │ - bl 0x14c1b0 │ │ │ │ - b 0x148c2fc │ │ │ │ + vmvn.i32 d23, #0 @ 0x00000000 │ │ │ │ + bl 0x14c14c │ │ │ │ + b 0x148c298 │ │ │ │ strls r4, [r8, #-3284] @ 0xfffff32c │ │ │ │ vmlal.u8 q8, d20, d21 │ │ │ │ movwcs r3, #3650 @ 0xe42 │ │ │ │ streq pc, [r8, #-5] │ │ │ │ stclcs 8, cr15, [r0], #328 @ 0x148 │ │ │ │ @ instruction: 0xf00ca906 │ │ │ │ vmull.u8 q8, d4, d8 │ │ │ │ - b 0x13cca10 │ │ │ │ + b 0x13cc9ac │ │ │ │ @ instruction: 0x432c0c0e │ │ │ │ movwcc lr, #43469 @ 0xa9cd │ │ │ │ andsgt pc, r8, sp, asr #17 │ │ │ │ @ instruction: 0xf7fa9407 │ │ │ │ - @ instruction: 0xf7fcff9d │ │ │ │ - strls fp, [r9, #-3720] @ 0xfffff178 │ │ │ │ + @ instruction: 0xf7fcffa1 │ │ │ │ + strls fp, [r9, #-3723] @ 0xfffff175 │ │ │ │ vqdmulh.s q8, q10, d1[5] │ │ │ │ stmiaeq r2!, {r1, r6, sl, fp, ip, sp} │ │ │ │ streq pc, [r8, #-5] │ │ │ │ andeq pc, r8, #2 │ │ │ │ streq lr, [ip, #-2629] @ 0xfffff5bb │ │ │ │ vabal.u8 , d4, d6 │ │ │ │ movwcs r0, #1346 @ 0x542 │ │ │ │ stmib sp, {r1, r3, r5, r8, r9, lr}^ │ │ │ │ andls r3, r7, #671088640 @ 0x28000000 │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ andcs r2, r2, #67108864 @ 0x4000000 │ │ │ │ strmi pc, [r1], #964 @ 0x3c4 │ │ │ │ @ instruction: 0xf7fb9408 │ │ │ │ - @ instruction: 0xf7fcf807 │ │ │ │ - strtmi fp, [r1], -sl, ror #28 │ │ │ │ + @ instruction: 0xf7fcf80b │ │ │ │ + strtmi fp, [r1], -sp, ror #28 │ │ │ │ movwcs sl, #2054 @ 0x806 │ │ │ │ movwcc lr, #43469 @ 0xa9cd │ │ │ │ - stc2l 7, cr15, [r8, #996] @ 0x3e4 │ │ │ │ - blcs 0x167938 │ │ │ │ + stc2l 7, cr15, [sl, #996] @ 0x3e4 │ │ │ │ + blcs 0x1678d4 │ │ │ │ eorhi pc, r0, r2, lsl #6 │ │ │ │ vqrdmulh.s d2, d1, d0 │ │ │ │ @ instruction: 0xf042832c │ │ │ │ vqadd.s8 d24, d10, d15 │ │ │ │ - vsubl.s8 q11, d16, d1 │ │ │ │ + vsubl.s8 q11, d0, d17 │ │ │ │ stmdbge r6, {r0, r1, r3, r9} │ │ │ │ @ instruction: 0xf7fb4630 │ │ │ │ - stmdacs r0, {r0, r6, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ - mrcge 4, 5, APSR_nzcv, cr11, cr12, {3} │ │ │ │ + stmdacs r0, {r0, r2, r6, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + mrcge 4, 5, APSR_nzcv, cr13, cr12, {3} │ │ │ │ stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ movwls r2, #41728 @ 0xa300 │ │ │ │ @ instruction: 0xf7f9930b │ │ │ │ - stmdals r9, {r0, r1, r3, r4, r5, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ - adcsvs pc, r8, #78643200 @ 0x4b00000 │ │ │ │ + stmdals r9, {r0, r2, r3, r4, r5, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + eorsvs pc, r8, #78643200 @ 0x4b00000 │ │ │ │ eorseq pc, r3, #192, 4 │ │ │ │ stmdbge r6, {r8, r9, sp} │ │ │ │ addeq lr, r0, #2048 @ 0x800 │ │ │ │ @ instruction: 0xf8d24630 │ │ │ │ @ instruction: 0xf7fb28a0 │ │ │ │ - @ instruction: 0xf7fcfea9 │ │ │ │ - ldcvs 14, cr11, [r3, #-224]! @ 0xffffff20 │ │ │ │ + @ instruction: 0xf7fcfead │ │ │ │ + ldcvs 14, cr11, [r3, #-236]! @ 0xffffff14 │ │ │ │ @ instruction: 0xf8d34630 │ │ │ │ @ instruction: 0xf41220a0 │ │ │ │ @ instruction: 0xf43c6f70 │ │ │ │ - ldmdavs fp, {r0, r1, r2, r3, r5, r9, sl, fp, sp, pc}^ │ │ │ │ + ldmdavs fp, {r1, r4, r5, r9, sl, fp, sp, pc}^ │ │ │ │ svcvs 0x0060f413 │ │ │ │ - mcrge 4, 1, pc, cr10, cr12, {1} @ │ │ │ │ + mcrge 4, 1, pc, cr13, cr12, {1} @ │ │ │ │ vabal.u8 , d4, d9 │ │ │ │ @ instruction: 0xf64c4581 │ │ │ │ - vrshr.s64 d23, d16, #64 │ │ │ │ - bl 0x14c2b4 │ │ │ │ - b 0x148c400 │ │ │ │ + vmvn.i32 d23, #0 @ 0x00000000 │ │ │ │ + bl 0x14c250 │ │ │ │ + b 0x148c39c │ │ │ │ strls r4, [r8, #-3284] @ 0xfffff32c │ │ │ │ vmlal.u8 q8, d20, d21 │ │ │ │ movwcs r3, #3650 @ 0xe42 │ │ │ │ streq pc, [r8, #-5] │ │ │ │ ldclcs 8, cr15, [r0], {82} @ 0x52 │ │ │ │ @ instruction: 0xf00ca906 │ │ │ │ vmull.u8 q8, d4, d8 │ │ │ │ - b 0x13ccb14 │ │ │ │ + b 0x13ccab0 │ │ │ │ @ instruction: 0x432c0c0e │ │ │ │ movwcc lr, #43469 @ 0xa9cd │ │ │ │ andsgt pc, r8, sp, asr #17 │ │ │ │ @ instruction: 0xf7fa9407 │ │ │ │ - @ instruction: 0xf7fcff1b │ │ │ │ - vmull.p8 , d4, d6 │ │ │ │ + @ instruction: 0xf7fcff1f │ │ │ │ + vmull.p8 , d4, d9 │ │ │ │ @ instruction: 0xf64b4581 │ │ │ │ - vrshr.s64 d22, d24, #64 │ │ │ │ - b 0x148c2fc │ │ │ │ - bl 0x15ed84 │ │ │ │ + vmvn.i32 d22, #2048 @ 0x00000800 │ │ │ │ + b 0x148c298 │ │ │ │ + bl 0x15ed20 │ │ │ │ strls r0, [r8, #-645] @ 0xfffffd7b │ │ │ │ movwcs r0, #2213 @ 0x8a5 │ │ │ │ cdpcc 3, 4, cr15, cr2, cr4, {6} │ │ │ │ streq pc, [r8, #-5] │ │ │ │ svccs 0x0068f8d2 │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ stceq 0, cr15, [r8], {12} │ │ │ │ strbeq pc, [r2], #-964 @ 0xfffffc3c @ │ │ │ │ @ instruction: 0x0c0eea4c │ │ │ │ stmib sp, {r2, r3, r5, r8, r9, lr}^ │ │ │ │ movwls r3, #45833 @ 0xb309 │ │ │ │ andsgt pc, r8, sp, asr #17 │ │ │ │ @ instruction: 0xf7fa9407 │ │ │ │ - @ instruction: 0xf7fcfef5 │ │ │ │ - strls fp, [r9, #-3552] @ 0xfffff220 │ │ │ │ + @ instruction: 0xf7fcfef9 │ │ │ │ + strls fp, [r9, #-3555] @ 0xfffff21d │ │ │ │ strmi pc, [r1, #964] @ 0x3c4 │ │ │ │ - adcsvs pc, r8, #78643200 @ 0x4b00000 │ │ │ │ + eorsvs pc, r8, #78643200 @ 0x4b00000 │ │ │ │ eorseq pc, r3, #192, 4 │ │ │ │ addeq lr, r5, #2048 @ 0x800 │ │ │ │ vldmiami r4, {s29-s107} │ │ │ │ stmiaeq r5!, {r3, r8, sl, ip, pc} │ │ │ │ cdpcc 3, 4, cr15, cr2, cr4, {6} │ │ │ │ @ instruction: 0xf0052300 │ │ │ │ @ instruction: 0xf8d20508 │ │ │ │ stmdbge r6, {r3, r5, r8, r9, sl, fp, sp} │ │ │ │ @ instruction: 0xf00c4630 │ │ │ │ vmull.u8 q8, d4, d8 │ │ │ │ - b 0x13ccbac │ │ │ │ + b 0x13ccb48 │ │ │ │ @ instruction: 0x432c0c0e │ │ │ │ movwcc lr, #43469 @ 0xa9cd │ │ │ │ andsgt pc, r8, sp, asr #17 │ │ │ │ @ instruction: 0xf7fa9407 │ │ │ │ - @ instruction: 0xf7fcfecf │ │ │ │ - strls fp, [r9, #-3514] @ 0xfffff246 │ │ │ │ + @ instruction: 0xf7fcfed3 │ │ │ │ + strls fp, [r9, #-3517] @ 0xfffff243 │ │ │ │ strmi pc, [r1, #964] @ 0x3c4 │ │ │ │ - adcsvs pc, r8, #78643200 @ 0x4b00000 │ │ │ │ + eorsvs pc, r8, #78643200 @ 0x4b00000 │ │ │ │ eorseq pc, r3, #192, 4 │ │ │ │ addeq lr, r5, #2048 @ 0x800 │ │ │ │ vldmiami r4, {s29-s107} │ │ │ │ stmiaeq r5!, {r3, r8, sl, ip, pc} │ │ │ │ cdpcc 3, 4, cr15, cr2, cr4, {6} │ │ │ │ @ instruction: 0xf0052300 │ │ │ │ @ instruction: 0xf8d20508 │ │ │ │ stmdbge r6, {r3, r4, r8, r9, sl, fp, sp} │ │ │ │ @ instruction: 0xf00c4630 │ │ │ │ vmull.u8 q8, d4, d8 │ │ │ │ - b 0x13ccbf8 │ │ │ │ + b 0x13ccb94 │ │ │ │ @ instruction: 0x432c0c0e │ │ │ │ movwcc lr, #43469 @ 0xa9cd │ │ │ │ andsgt pc, r8, sp, asr #17 │ │ │ │ @ instruction: 0xf7fa9407 │ │ │ │ - @ instruction: 0xf7fcfea9 │ │ │ │ - stmiaeq r3!, {r2, r4, r7, r8, sl, fp, ip, sp, pc} │ │ │ │ + @ instruction: 0xf7fcfead │ │ │ │ + stmiaeq r3!, {r0, r1, r2, r4, r7, r8, sl, fp, ip, sp, pc} │ │ │ │ vsubl.s8 q9, d16, d0 │ │ │ │ vsubl.u8 q8, d4, d2 │ │ │ │ @ instruction: 0xf0030142 │ │ │ │ eormi r0, r2, r8, lsl #6 │ │ │ │ @ instruction: 0xf5b2430b │ │ │ │ @ instruction: 0xf3c43f00 │ │ │ │ @ instruction: 0xf0013103 │ │ │ │ vrshl.s8 q4, , │ │ │ │ - bcs 0xebfd0 │ │ │ │ + bcs 0xebf6c │ │ │ │ ldrhi pc, [r0, #1] │ │ │ │ smlabtcc r6, sp, r9, lr │ │ │ │ stmdbge r6, {r4, r5, r9, sl, lr} │ │ │ │ strls r2, [r9, #-768] @ 0xfffffd00 │ │ │ │ movwcc lr, #43469 @ 0xa9cd │ │ │ │ movwls r2, #33538 @ 0x8302 │ │ │ │ - @ instruction: 0xf850f7fc │ │ │ │ + @ instruction: 0xf854f7fc │ │ │ │ @ instruction: 0xf43d2800 │ │ │ │ - @ instruction: 0xf7fca9aa │ │ │ │ - @ instruction: 0xf8d1bdda │ │ │ │ + @ instruction: 0xf7fca9ac │ │ │ │ + @ instruction: 0xf8d1bddc │ │ │ │ @ instruction: 0x46302a10 │ │ │ │ @ instruction: 0xf7fca906 │ │ │ │ - stmdacs r0, {r0, r1, r2, r4, r9, fp, ip, sp, lr, pc} │ │ │ │ - ldclge 4, cr15, [r1, #496] @ 0x1f0 │ │ │ │ + stmdacs r0, {r0, r1, r3, r4, r9, fp, ip, sp, lr, pc} │ │ │ │ + ldclge 4, cr15, [r3, #496] @ 0x1f0 │ │ │ │ movtne pc, #1028 @ 0x404 @ │ │ │ │ svcne 0x0040f5b3 │ │ │ │ - ldclge 4, cr15, [lr, #-496] @ 0xfffffe10 │ │ │ │ + stclge 4, cr15, [r1, #-496]! @ 0xfffffe10 │ │ │ │ stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ movwls r2, #41728 @ 0xa300 │ │ │ │ @ instruction: 0xf7f9930b │ │ │ │ - ldmib sp, {r0, r3, r4, r5, sl, fp, ip, sp, lr, pc}^ │ │ │ │ + ldmib sp, {r0, r1, r3, r4, r5, sl, fp, ip, sp, lr, pc}^ │ │ │ │ addsmi r2, sl, #402653184 @ 0x18000000 │ │ │ │ - ldclge 4, cr15, [r2, #-240] @ 0xffffff10 │ │ │ │ + ldclge 4, cr15, [r5, #-240] @ 0xffffff10 │ │ │ │ @ instruction: 0xf7fd2302 │ │ │ │ - @ instruction: 0xf8d1b96a │ │ │ │ + @ instruction: 0xf8d1b96c │ │ │ │ @ instruction: 0x46302a70 │ │ │ │ @ instruction: 0xf7fca906 │ │ │ │ - stmdacs r0, {r0, r3, r4, r5, r6, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ - ldcge 4, cr15, [r3, #496]! @ 0x1f0 │ │ │ │ + stmdacs r0, {r0, r2, r3, r4, r5, r6, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ + ldcge 4, cr15, [r5, #496]! @ 0x1f0 │ │ │ │ movtne pc, #1028 @ 0x404 @ │ │ │ │ svcne 0x0040f5b3 │ │ │ │ - stclge 4, cr15, [r0, #-496] @ 0xfffffe10 │ │ │ │ + stclge 4, cr15, [r3, #-496] @ 0xfffffe10 │ │ │ │ stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ movwls r2, #41728 @ 0xa300 │ │ │ │ @ instruction: 0xf7f9930b │ │ │ │ - ldmib sp, {r0, r1, r3, r4, sl, fp, ip, sp, lr, pc}^ │ │ │ │ + ldmib sp, {r0, r2, r3, r4, sl, fp, ip, sp, lr, pc}^ │ │ │ │ addsmi r2, sl, #402653184 @ 0x18000000 │ │ │ │ - ldcge 4, cr15, [r4, #-240]! @ 0xffffff10 │ │ │ │ + ldcge 4, cr15, [r7, #-240]! @ 0xffffff10 │ │ │ │ @ instruction: 0xf7fe2302 │ │ │ │ - bl 0x23a558 │ │ │ │ + bl 0x23a4f0 │ │ │ │ stmib sp, {r0, r7, r8, sl}^ │ │ │ │ andls r2, r8, r6, lsl #6 │ │ │ │ tstls r9, r0, lsr r6 │ │ │ │ @ instruction: 0xf8d5a906 │ │ │ │ movwcs r2, #2640 @ 0xa50 │ │ │ │ movwls r9, #45834 @ 0xb30a │ │ │ │ - @ instruction: 0xf9d2f7fc │ │ │ │ - stclt 7, cr15, [r1, #-1008]! @ 0xfffffc10 │ │ │ │ + @ instruction: 0xf9d6f7fc │ │ │ │ + stclt 7, cr15, [r4, #-1008]! @ 0xfffffc10 │ │ │ │ stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ movwls r2, #41728 @ 0xa300 │ │ │ │ @ instruction: 0xf7f9930b │ │ │ │ - bls 0x34b030 │ │ │ │ + bls 0x34afd4 │ │ │ │ stmdbge r6, {r8, r9, sp} │ │ │ │ - bl 0x21d4c4 │ │ │ │ + bl 0x21d460 │ │ │ │ @ instruction: 0xf8d20282 │ │ │ │ @ instruction: 0xf7fb2720 │ │ │ │ - @ instruction: 0xf7fcfd7f │ │ │ │ - bl 0x23b04c │ │ │ │ + @ instruction: 0xf7fcfd83 │ │ │ │ + bl 0x23aff4 │ │ │ │ stmib sp, {r0, r7, r8, sl}^ │ │ │ │ andls r2, r8, r6, lsl #6 │ │ │ │ tstls r9, r0, lsr r6 │ │ │ │ @ instruction: 0xf8d5a906 │ │ │ │ movwcs r2, #2080 @ 0x820 │ │ │ │ movwls r9, #45834 @ 0xb30a │ │ │ │ - @ instruction: 0xf9aef7fc │ │ │ │ - ldcllt 7, cr15, [sp], #1008 @ 0x3f0 │ │ │ │ + @ instruction: 0xf9b2f7fc │ │ │ │ + stclt 7, cr15, [r0, #-1008] @ 0xfffffc10 │ │ │ │ streq lr, [r1, #2821] @ 0xb05 │ │ │ │ movwcs lr, #27085 @ 0x69cd │ │ │ │ ldrtmi r9, [r0], -r8 │ │ │ │ stmdbge r6, {r0, r3, r8, ip, pc} │ │ │ │ ldmibcs r0!, {r0, r2, r4, r6, r7, fp, ip, sp, lr, pc}^ │ │ │ │ movwls r2, #41728 @ 0xa300 │ │ │ │ @ instruction: 0xf7fc930b │ │ │ │ - @ instruction: 0xf7fcf99d │ │ │ │ - strtmi fp, [r1], -ip, ror #25 │ │ │ │ + @ instruction: 0xf7fcf9a1 │ │ │ │ + strtmi fp, [r1], -pc, ror #25 │ │ │ │ movwcs sl, #2054 @ 0x806 │ │ │ │ movwls r9, #45834 @ 0xb30a │ │ │ │ - ldc2l 7, cr15, [r8], {249} @ 0xf9 │ │ │ │ + ldc2l 7, cr15, [sl], {249} @ 0xf9 │ │ │ │ movwcs r9, #2569 @ 0xa09 │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ addeq lr, r2, #5120 @ 0x1400 │ │ │ │ @ instruction: 0x2650f8d2 │ │ │ │ - stc2l 7, cr15, [sl, #-1004] @ 0xfffffc14 │ │ │ │ - ldcllt 7, cr15, [r9], {252} @ 0xfc │ │ │ │ + stc2l 7, cr15, [lr, #-1004] @ 0xfffffc14 │ │ │ │ + ldcllt 7, cr15, [ip], {252} @ 0xfc │ │ │ │ stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ movwls r2, #41728 @ 0xa300 │ │ │ │ @ instruction: 0xf7f9930b │ │ │ │ - bls 0x34afa0 │ │ │ │ + bls 0x34af44 │ │ │ │ stmdbge r6, {r8, r9, sp} │ │ │ │ - bl 0x21d554 │ │ │ │ + bl 0x21d4f0 │ │ │ │ @ instruction: 0xf8d20282 │ │ │ │ @ instruction: 0xf7fb2620 │ │ │ │ - @ instruction: 0xf7fcfd37 │ │ │ │ - vqdmulh.s , q10, d2[1] │ │ │ │ + @ instruction: 0xf7fcfd3b │ │ │ │ + vqdmulh.s , q10, d1[2] │ │ │ │ movwls r5, #45569 @ 0xb201 │ │ │ │ movwcs lr, #39373 @ 0x99cd │ │ │ │ - @ instruction: 0x63b8f64b │ │ │ │ + teqpvs r8, #78643200 @ p-variant is OBSOLETE @ 0x4b00000 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - bl 0x18e14c │ │ │ │ + bl 0x18e0e8 │ │ │ │ vsubw.u8 q8, q10, d2 │ │ │ │ @ instruction: 0xf0054c42 │ │ │ │ stmdbge r6, {r3, r8, sl} │ │ │ │ streq lr, [ip, #-2629] @ 0xfffff5bb │ │ │ │ @ instruction: 0xf8d34630 │ │ │ │ stmiaeq r3!, {r3, r4, r5, r6, sl, fp, sp} │ │ │ │ @ instruction: 0xf0039506 │ │ │ │ vsubw.u8 q8, q2, d8 │ │ │ │ vmls.f q8, q2, d2[0] │ │ │ │ @ instruction: 0x432b3403 │ │ │ │ strcc lr, [r7], #-2509 @ 0xfffff633 │ │ │ │ - @ instruction: 0xf9e0f7fc │ │ │ │ - stclt 7, cr15, [r1], #1008 @ 0x3f0 │ │ │ │ + @ instruction: 0xf9e4f7fc │ │ │ │ + stclt 7, cr15, [r4], #1008 @ 0x3f0 │ │ │ │ stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ movwls r2, #41728 @ 0xa300 │ │ │ │ @ instruction: 0xf7f9930b │ │ │ │ - bls 0x34af30 │ │ │ │ + bls 0x34aed4 │ │ │ │ stmdbge r6, {r8, r9, sp} │ │ │ │ - bl 0x21d5c4 │ │ │ │ + bl 0x21d560 │ │ │ │ @ instruction: 0xf8d20282 │ │ │ │ @ instruction: 0xf7fb25f0 │ │ │ │ - @ instruction: 0xf7fcfcff │ │ │ │ - strtmi fp, [r1], -lr, lsl #25 │ │ │ │ + @ instruction: 0xf7fcfd03 │ │ │ │ + @ instruction: 0x4621bc91 │ │ │ │ movwcs sl, #2054 @ 0x806 │ │ │ │ movwls r9, #45834 @ 0xb30a │ │ │ │ - ldc2l 7, cr15, [sl], #-996 @ 0xfffffc1c │ │ │ │ + ldc2l 7, cr15, [ip], #-996 @ 0xfffffc1c │ │ │ │ movwcs r9, #2569 @ 0xa09 │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ addeq lr, r2, #5120 @ 0x1400 │ │ │ │ strbcs pc, [r0, #2258] @ 0x8d2 @ │ │ │ │ - stc2l 7, cr15, [ip], #1004 @ 0x3ec │ │ │ │ - ldcllt 7, cr15, [fp], #-1008 @ 0xfffffc10 │ │ │ │ + ldc2l 7, cr15, [r0], #1004 @ 0x3ec │ │ │ │ + ldcllt 7, cr15, [lr], #-1008 @ 0xfffffc10 │ │ │ │ andpl pc, r1, #196, 6 @ 0x10000003 │ │ │ │ - @ instruction: 0x63b8f64b │ │ │ │ + teqpvs r8, #78643200 @ p-variant is OBSOLETE @ 0x4b00000 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ strcs lr, [r9, #-2509] @ 0xfffff633 │ │ │ │ orreq lr, r2, #3072 @ 0xc00 │ │ │ │ stmdbeq r5!, {r0, r1, r3, r8, sl, ip, pc} │ │ │ │ mcrrmi 3, 12, pc, r2, cr4 @ │ │ │ │ streq pc, [r8, #-5] │ │ │ │ @ instruction: 0xf8d3a906 │ │ │ │ @@ -192126,140 +192102,140 @@ │ │ │ │ streq lr, [ip, #-2629] @ 0xfffff5bb │ │ │ │ strls r4, [r6, #-1584] @ 0xfffff9d0 │ │ │ │ movweq pc, #32771 @ 0x8003 @ │ │ │ │ strbeq pc, [r2, #-964] @ 0xfffffc3c @ │ │ │ │ strcc pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ stmib sp, {r0, r1, r3, r5, r8, r9, lr}^ │ │ │ │ @ instruction: 0xf7fc3407 │ │ │ │ - @ instruction: 0xf7fcf995 │ │ │ │ - vmov.i32 , #50943 @ 0x0000c6ff │ │ │ │ + @ instruction: 0xf7fcf999 │ │ │ │ + vmov.i32 , #51711 @ 0x0000c9ff │ │ │ │ @ instruction: 0xf64b3300 │ │ │ │ - vshl.s64 d22, d24, #0 │ │ │ │ + vbic.i32 d22, #524288 @ 0x00080000 │ │ │ │ movwls r0, #42291 @ 0xa533 │ │ │ │ orreq lr, r3, #5120 @ 0x1400 │ │ │ │ smlalbtmi pc, r2, r4, r3 @ │ │ │ │ @ instruction: 0xf8d34630 │ │ │ │ @ instruction: 0xf3c42b60 │ │ │ │ subseq r3, fp, r2, asr #6 │ │ │ │ stmdbeq r3!, {r1, r2, r8, r9, ip, pc} │ │ │ │ movweq pc, #32771 @ 0x8003 @ │ │ │ │ stmdbge r6, {r0, r1, r3, r8, r9, lr} │ │ │ │ movwcs r9, #776 @ 0x308 │ │ │ │ vsubw.u8 , q2, d7 │ │ │ │ movwls r0, #37698 @ 0x9342 │ │ │ │ movtne pc, #964 @ 0x3c4 @ │ │ │ │ @ instruction: 0xf7fb930b │ │ │ │ - stmdacs r0, {r0, r3, r4, r5, r6, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ - ldmdage r9!, {r0, r2, r3, r4, r5, sl, ip, sp, lr, pc}^ │ │ │ │ - ldclt 7, cr15, [fp], {252} @ 0xfc │ │ │ │ + stmdacs r0, {r0, r2, r3, r4, r5, r6, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ + ldmdage fp!, {r0, r2, r3, r4, r5, sl, ip, sp, lr, pc}^ │ │ │ │ + ldclt 7, cr15, [sp], {252} @ 0xfc │ │ │ │ stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ movwls r2, #41728 @ 0xa300 │ │ │ │ @ instruction: 0xf7f9930b │ │ │ │ - bls 0x34ae4c │ │ │ │ + bls 0x34adf0 │ │ │ │ stmdbge r6, {r8, r9, sp} │ │ │ │ - bl 0x21d6a8 │ │ │ │ + bl 0x21d644 │ │ │ │ @ instruction: 0xf8d20282 │ │ │ │ @ instruction: 0xf7fb2680 │ │ │ │ - @ instruction: 0xf7fcfc8d │ │ │ │ - @ instruction: 0x4621bc1c │ │ │ │ + @ instruction: 0xf7fcfc91 │ │ │ │ + @ instruction: 0x4621bc1f │ │ │ │ movwcs sl, #2054 @ 0x806 │ │ │ │ stmib sp, {r0, r1, r3, r8, sl, ip, pc}^ │ │ │ │ @ instruction: 0xf7f93309 │ │ │ │ - @ instruction: 0xf64bfadf │ │ │ │ - vrsra.s64 , q12, #64 │ │ │ │ - bls 0x2ccadc │ │ │ │ + @ instruction: 0xf64bfae1 │ │ │ │ + vbic.i32 , #2048 @ 0x00000800 │ │ │ │ + bls 0x2cca78 │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ eorcs pc, r2, r3, asr r8 @ │ │ │ │ - ldc2l 7, cr15, [r8, #1004] @ 0x3ec │ │ │ │ + ldc2l 7, cr15, [ip, #1004] @ 0x3ec │ │ │ │ @ instruction: 0xf47c2800 │ │ │ │ - @ instruction: 0xf64bac72 │ │ │ │ - vshl.s64 d22, d24, #0 │ │ │ │ + @ instruction: 0xf64bac74 │ │ │ │ + vbic.i32 d22, #524288 @ 0x00080000 │ │ │ │ @ instruction: 0xf7fe0533 │ │ │ │ @ instruction: 0xf404bbe0 │ │ │ │ @ instruction: 0xf5b31340 │ │ │ │ @ instruction: 0xf0011f40 │ │ │ │ strdeq r8, [r2], #75 @ 0x4b @ │ │ │ │ - blge 0xffe89430 │ │ │ │ + blge 0xfff493cc │ │ │ │ stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ movwls r2, #41728 @ 0xa300 │ │ │ │ @ instruction: 0xf7f9930b │ │ │ │ - bls 0x30a8c4 │ │ │ │ - @ instruction: 0x63b8f64b │ │ │ │ + bls 0x30a860 │ │ │ │ + teqpvs r8, #78643200 @ p-variant is OBSOLETE @ 0x4b00000 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ orreq lr, r2, #3072 @ 0xc00 │ │ │ │ stmdbcs r0, {r0, r1, r4, r6, r7, fp, ip, sp, lr, pc}^ │ │ │ │ - blx 0xfff09e52 │ │ │ │ - bllt 0xff949e5c │ │ │ │ + blx 0x9dee │ │ │ │ + bllt 0xffa09df8 │ │ │ │ movtne pc, #1028 @ 0x404 @ │ │ │ │ svcne 0x0040f5b3 │ │ │ │ ldrthi pc, [r7], #-1 @ │ │ │ │ @ instruction: 0xf57c00e0 │ │ │ │ - @ instruction: 0x4621abd7 │ │ │ │ + @ instruction: 0x4621abda │ │ │ │ movwcs sl, #2054 @ 0x806 │ │ │ │ movwls r9, #45834 @ 0xb30a │ │ │ │ - blx 0x2089e70 │ │ │ │ + blx 0x2089e0c │ │ │ │ @ instruction: 0xf64b9a08 │ │ │ │ - vrsra.s64 d22, d24, #64 │ │ │ │ + vbic.i32 d22, #2048 @ 0x00000800 │ │ │ │ stmdbge r6, {r0, r1, r4, r5, r8, r9} │ │ │ │ - bl 0x19d75c │ │ │ │ + bl 0x19d6f8 │ │ │ │ @ instruction: 0xf8d30382 │ │ │ │ @ instruction: 0xf7fa2900 │ │ │ │ - @ instruction: 0xf7fcfbd9 │ │ │ │ - @ instruction: 0xf5b3bbc2 │ │ │ │ + @ instruction: 0xf7fcfbdd │ │ │ │ + @ instruction: 0xf5b3bbc5 │ │ │ │ @ instruction: 0xf0006fe0 │ │ │ │ @ instruction: 0xf1b386e1 │ │ │ │ @ instruction: 0xf47c5f80 │ │ │ │ - @ instruction: 0x4621abb9 │ │ │ │ + @ instruction: 0x4621abbc │ │ │ │ movwcs sl, #2054 @ 0x806 │ │ │ │ movwls r9, #45834 @ 0xb30a │ │ │ │ stc2 7, cr15, [sl], {249} @ 0xf9 │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ - blx 0xfeb89ebc │ │ │ │ - bllt 0xfec49ec4 │ │ │ │ + blx 0xfec89e58 │ │ │ │ + bllt 0xfed09e60 │ │ │ │ svcvs 0x00e0f5b2 │ │ │ │ strbthi pc, [r6], r0 @ │ │ │ │ svcpl 0x0080f1b2 │ │ │ │ - blge 0xfea090d4 │ │ │ │ + blge 0xfeac9070 │ │ │ │ stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ movwls r2, #41728 @ 0xa300 │ │ │ │ @ instruction: 0xf7f9930b │ │ │ │ stmdbge r6, {r0, r1, r2, r4, r6, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf7fb4630 │ │ │ │ - @ instruction: 0xf7fcfa95 │ │ │ │ - @ instruction: 0xf5b3bb98 │ │ │ │ + @ instruction: 0xf7fcfa99 │ │ │ │ + @ instruction: 0xf5b3bb9b │ │ │ │ @ instruction: 0xf0011f40 │ │ │ │ @ instruction: 0xf5b383d1 │ │ │ │ @ instruction: 0xf0001f48 │ │ │ │ @ instruction: 0x21808792 │ │ │ │ teqpeq r0, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf001428b │ │ │ │ addsmi r8, r3, #255852544 @ 0xf400000 │ │ │ │ ldrhi pc, [pc, r0, asr #32] │ │ │ │ stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ strls r2, [fp, #-768] @ 0xfffffd00 │ │ │ │ movwcc lr, #39373 @ 0x99cd │ │ │ │ - blx 0x1389f14 │ │ │ │ + blx 0x1409eb0 │ │ │ │ @ instruction: 0xf64b9b08 │ │ │ │ - vshl.s64 d22, d24, #0 │ │ │ │ + vbic.i32 d22, #524288 @ 0x00080000 │ │ │ │ stmdbge r6, {r0, r1, r4, r5, r8, sl} │ │ │ │ - bl 0x21d800 │ │ │ │ + bl 0x21d79c │ │ │ │ @ instruction: 0xf8d30383 │ │ │ │ @ instruction: 0xf7fb2870 │ │ │ │ - stmdacs r0, {r0, r6, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ - blge 0xff7c9140 │ │ │ │ + stmdacs r0, {r0, r2, r6, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ + blge 0xff8490dc │ │ │ │ stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ movwls r2, #41728 @ 0xa300 │ │ │ │ @ instruction: 0xf7f9930b │ │ │ │ - blls 0x34a8ec │ │ │ │ + blls 0x34a890 │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ orreq lr, r3, #5120 @ 0x1400 │ │ │ │ stmcs r0, {r0, r1, r4, r6, r7, fp, ip, sp, lr, pc} │ │ │ │ - @ instruction: 0xf80ef7fc │ │ │ │ - bllt 0x1849f64 │ │ │ │ + @ instruction: 0xf812f7fc │ │ │ │ + bllt 0x1909f00 │ │ │ │ svcne 0x0078f5b2 │ │ │ │ addhi pc, fp, #1 │ │ │ │ @ instruction: 0xf001428a │ │ │ │ @ instruction: 0xf5b281d8 │ │ │ │ @ instruction: 0xf0011f40 │ │ │ │ @ instruction: 0xf5b285c7 │ │ │ │ @ instruction: 0xf0011f50 │ │ │ │ @@ -192269,106 +192245,106 @@ │ │ │ │ eorseq pc, r0, #192, 4 │ │ │ │ @ instruction: 0xf0014293 │ │ │ │ @ instruction: 0xf5b385c1 │ │ │ │ @ instruction: 0xf0411f48 │ │ │ │ @ instruction: 0x462181d2 │ │ │ │ stmib sp, {r1, r2, fp, sp, pc}^ │ │ │ │ strls r5, [fp, #-1289] @ 0xfffffaf7 │ │ │ │ - mrrc2 7, 15, pc, r4, cr9 @ │ │ │ │ + mrrc2 7, 15, pc, r8, cr9 @ │ │ │ │ @ instruction: 0xf64b9b08 │ │ │ │ - vshl.s64 d22, d24, #0 │ │ │ │ - bl 0x20d494 │ │ │ │ + vbic.i32 d22, #524288 @ 0x00080000 │ │ │ │ + bl 0x20d430 │ │ │ │ @ instruction: 0xf8d30383 │ │ │ │ movwcs r2, #1920 @ 0x780 │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ - ldc2 7, cr15, [lr], #-1000 @ 0xfffffc18 │ │ │ │ + mcrr2 7, 15, pc, r2, cr10 @ │ │ │ │ @ instruction: 0xf47c2800 │ │ │ │ - @ instruction: 0x4621ab94 │ │ │ │ + @ instruction: 0x4621ab96 │ │ │ │ movwcs sl, #2054 @ 0x806 │ │ │ │ movwls r9, #45834 @ 0xb30a │ │ │ │ - blx 0x609fd2 │ │ │ │ + blx 0x689f6e │ │ │ │ movwcs r9, #2569 @ 0xa09 │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ addeq lr, r2, #5120 @ 0x1400 │ │ │ │ @ instruction: 0x2790f8d2 │ │ │ │ - blx 0xfe289fee │ │ │ │ - bllt 0x649ff4 │ │ │ │ + blx 0xfe389f8a │ │ │ │ + bllt 0x709f90 │ │ │ │ stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ @ instruction: 0xf7f9330a │ │ │ │ - vldmdbvs r3!, {s30-s214} │ │ │ │ + vldmdbvs r3!, {s30-s216} │ │ │ │ ldrdcs pc, [r0], r3 @ │ │ │ │ svcvs 0x0070f412 │ │ │ │ - blge 0x4c9118 │ │ │ │ + blge 0x4c90b4 │ │ │ │ @ instruction: 0xf413685b │ │ │ │ @ instruction: 0xf43e6f60 │ │ │ │ - blls 0x336c54 │ │ │ │ - ldrvs pc, [r8, #1611]! @ 0x64b │ │ │ │ + blls 0x336bf0 │ │ │ │ + ldrvs pc, [r8, #-1611]! @ 0xfffff9b5 │ │ │ │ ldreq pc, [r3, #-704]! @ 0xfffffd40 │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ orreq lr, r3, #5120 @ 0x1400 │ │ │ │ stmdacs r0, {r0, r1, r4, r6, r7, fp, ip, sp, lr, pc}^ │ │ │ │ - @ instruction: 0xffa4f7fb │ │ │ │ + @ instruction: 0xffa8f7fb │ │ │ │ @ instruction: 0xf47c2800 │ │ │ │ - @ instruction: 0xf7feab5e │ │ │ │ + @ instruction: 0xf7feab60 │ │ │ │ @ instruction: 0xf5b3bafc │ │ │ │ @ instruction: 0xf47c6fe0 │ │ │ │ - strtmi sl, [r1], -fp, ror #21 │ │ │ │ + strtmi sl, [r1], -lr, ror #21 │ │ │ │ movwcs sl, #2054 @ 0x806 │ │ │ │ movwls r9, #45834 @ 0xb30a │ │ │ │ - blx 0xfe50a04a │ │ │ │ + blx 0xfe509fe6 │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ - @ instruction: 0xf9bcf7fb │ │ │ │ - blt 0xff8ca060 │ │ │ │ + @ instruction: 0xf9c0f7fb │ │ │ │ + blt 0xff989ffc │ │ │ │ svcpl 0x0080f1b3 │ │ │ │ - bge 0xff789268 │ │ │ │ + bge 0xff849204 │ │ │ │ stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ movwls r2, #41728 @ 0xa300 │ │ │ │ @ instruction: 0xf7f9930b │ │ │ │ - stmdbge r6, {r0, r2, r3, r5, r6, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdbge r6, {r0, r1, r2, r3, r5, r6, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf7fb4630 │ │ │ │ - @ instruction: 0xf7fcf9cb │ │ │ │ - bcs 0xfabcc │ │ │ │ - bge 0xff389188 │ │ │ │ + @ instruction: 0xf7fcf9cf │ │ │ │ + bcs 0xfab74 │ │ │ │ + bge 0xff449124 │ │ │ │ @ instruction: 0xf413684b │ │ │ │ @ instruction: 0xf43c6f60 │ │ │ │ - @ instruction: 0xf64baac5 │ │ │ │ - vrsra.s64 d22, d24, #64 │ │ │ │ - bl 0x18cd78 │ │ │ │ + @ instruction: 0xf64baac8 │ │ │ │ + vbic.i32 d22, #2048 @ 0x00000800 │ │ │ │ + bl 0x18cd14 │ │ │ │ stmdbge r6, {r7, r9} │ │ │ │ ldrtmi r2, [r0], -r0, lsl #6 │ │ │ │ mrccs 8, 3, APSR_nzcv, cr8, cr2, {6} │ │ │ │ - blx 0xb0a0aa │ │ │ │ - blt 0xfeeca0b0 │ │ │ │ + blx 0xc0a046 │ │ │ │ + blt 0xfef8a04c │ │ │ │ rscvs pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ andeq pc, r0, #268435468 @ 0x1000000c │ │ │ │ @ instruction: 0xf47c4293 │ │ │ │ - strtmi sl, [r1], -pc, lsr #21 │ │ │ │ + @ instruction: 0x4621aab2 │ │ │ │ movwcs sl, #2054 @ 0x806 │ │ │ │ movwls r9, #45834 @ 0xb30a │ │ │ │ - blx 0x160a0c2 │ │ │ │ + blx 0x160a05e │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ - blx 0x138a0d0 │ │ │ │ - blt 0xfe9ca0d8 │ │ │ │ + blx 0x148a06c │ │ │ │ + blt 0xfea8a074 │ │ │ │ movtne pc, #1028 @ 0x404 @ │ │ │ │ @ instruction: 0xf1000622 │ │ │ │ @ instruction: 0xf5b387ee │ │ │ │ @ instruction: 0xf0011f40 │ │ │ │ @ instruction: 0x46218299 │ │ │ │ movwcs sl, #2054 @ 0x806 │ │ │ │ movwls r9, #45834 @ 0xb30a │ │ │ │ - @ instruction: 0xf8f0f7f9 │ │ │ │ + @ instruction: 0xf8f2f7f9 │ │ │ │ @ instruction: 0xf64b9a08 │ │ │ │ - vrsra.s64 d22, d24, #64 │ │ │ │ + vbic.i32 d22, #2048 @ 0x00000800 │ │ │ │ stmdbge r6, {r0, r1, r4, r5, r8, r9} │ │ │ │ - bl 0x19d9d8 │ │ │ │ + bl 0x19d974 │ │ │ │ @ instruction: 0xf8d30382 │ │ │ │ @ instruction: 0xf7fa2b40 │ │ │ │ - @ instruction: 0xf7fcf979 │ │ │ │ - @ instruction: 0xf5b2ba84 │ │ │ │ + @ instruction: 0xf7fcf97d │ │ │ │ + @ instruction: 0xf5b2ba87 │ │ │ │ @ instruction: 0xf0011f78 │ │ │ │ addmi r8, sl, #20, 4 @ 0x40000001 │ │ │ │ addhi pc, lr, r1 │ │ │ │ svcne 0x0040f5b2 │ │ │ │ strthi pc, [r0], #1 │ │ │ │ svcne 0x0050f5b2 │ │ │ │ strhi pc, [fp], #1 │ │ │ │ @@ -192378,91 +192354,91 @@ │ │ │ │ addsmi r0, r3, #48, 4 │ │ │ │ strhi pc, [fp, #-1] │ │ │ │ svcne 0x0048f5b3 │ │ │ │ addhi pc, r8, r1, asr #32 │ │ │ │ stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ strpl lr, [r9, #-2509] @ 0xfffff633 │ │ │ │ @ instruction: 0xf7f9950b │ │ │ │ - blls 0x30af5c │ │ │ │ - ldrvs pc, [r8, #1611]! @ 0x64b │ │ │ │ + blls 0x30af08 │ │ │ │ + ldrvs pc, [r8, #-1611]! @ 0xfffff9b5 │ │ │ │ ldreq pc, [r3, #-704]! @ 0xfffffd40 │ │ │ │ orreq lr, r3, #5120 @ 0x1400 │ │ │ │ usatcs pc, #0, r3, asr #17 @ │ │ │ │ stmdbge r6, {r8, r9, sp} │ │ │ │ @ instruction: 0xf7fa4630 │ │ │ │ - stmdacs r0, {r0, r2, r5, r6, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ - bge 0xfefc9380 │ │ │ │ + stmdacs r0, {r0, r3, r5, r6, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ + bge 0xff04931c │ │ │ │ stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ movwls r2, #41728 @ 0xa300 │ │ │ │ @ instruction: 0xf7f9930b │ │ │ │ - bls 0x34aa8c │ │ │ │ + bls 0x34aa30 │ │ │ │ stmdbge r6, {r8, r9, sp} │ │ │ │ - bl 0x21da68 │ │ │ │ + bl 0x21da04 │ │ │ │ @ instruction: 0xf8d20282 │ │ │ │ @ instruction: 0xf7fb26f0 │ │ │ │ - @ instruction: 0xf7fcfaad │ │ │ │ - @ instruction: 0x4621ba3c │ │ │ │ + @ instruction: 0xf7fcfab1 │ │ │ │ + @ instruction: 0x4621ba3f │ │ │ │ @ instruction: 0xf7f8a806 │ │ │ │ - bls 0x2cc15c │ │ │ │ + bls 0x2cc108 │ │ │ │ @ instruction: 0xf64b9b0a │ │ │ │ - vshl.s64 d22, d24, #0 │ │ │ │ + vbic.i32 d22, #524288 @ 0x00080000 │ │ │ │ stmdbge r6, {r0, r1, r4, r5, r8, sl} │ │ │ │ - bl 0x19da90 │ │ │ │ - bl 0x20cedc │ │ │ │ + bl 0x19da2c │ │ │ │ + bl 0x20ce78 │ │ │ │ @ instruction: 0xf8d30383 │ │ │ │ @ instruction: 0xf7fb2ba0 │ │ │ │ - stmdacs r0, {r0, r2, r3, r5, r6, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r4, r5, r6, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ ldclge 4, cr15, [sl], {61} @ 0x3d │ │ │ │ - blt 0xfe4ca1d8 │ │ │ │ + blt 0xfe54a174 │ │ │ │ @ instruction: 0xf43c2a00 │ │ │ │ - stmdavs fp, {r0, r1, r2, r3, r4, r9, fp, sp, pc}^ │ │ │ │ + stmdavs fp, {r1, r5, r9, fp, sp, pc}^ │ │ │ │ svcvs 0x0060f413 │ │ │ │ - bge 0x7892e8 │ │ │ │ - @ instruction: 0x63b8f64b │ │ │ │ + bge 0x849284 │ │ │ │ + teqpvs r8, #78643200 @ p-variant is OBSOLETE @ 0x4b00000 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ addeq lr, r0, #3072 @ 0xc00 │ │ │ │ movwcs sl, #2310 @ 0x906 │ │ │ │ @ instruction: 0xf8d24630 │ │ │ │ @ instruction: 0xf7fb2ef8 │ │ │ │ - @ instruction: 0xf7fcfa7d │ │ │ │ - strtmi fp, [r1], -ip, lsl #20 │ │ │ │ + @ instruction: 0xf7fcfa81 │ │ │ │ + strtmi fp, [r1], -pc, lsl #20 │ │ │ │ movwcs sl, #2054 @ 0x806 │ │ │ │ movwcc lr, #43469 @ 0xa9cd │ │ │ │ - @ instruction: 0xf9b0f7f9 │ │ │ │ + @ instruction: 0xf9b2f7f9 │ │ │ │ @ instruction: 0xf8d36d33 │ │ │ │ @ instruction: 0xf41220a0 │ │ │ │ @ instruction: 0xf43e6f70 │ │ │ │ ldmdavs fp, {r1, r3, r4, r8, fp, sp, pc}^ │ │ │ │ svcvs 0x0060f413 │ │ │ │ ldmdbge r5, {r1, r2, r3, r4, r5, sl, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf64b9b09 │ │ │ │ - vshl.s64 d22, d24, #0 │ │ │ │ + vbic.i32 d22, #524288 @ 0x00080000 │ │ │ │ stmdbge r6, {r0, r1, r4, r5, r8, sl} │ │ │ │ - bl 0x21db0c │ │ │ │ + bl 0x21daa8 │ │ │ │ @ instruction: 0xf8d30383 │ │ │ │ @ instruction: 0xf7fb27f0 │ │ │ │ - stmdacs r0, {r0, r1, r3, r4, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ - bge 0x164944c │ │ │ │ + stmdacs r0, {r0, r1, r2, r3, r4, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + bge 0x16c93e8 │ │ │ │ stmdblt r7, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ movtne pc, #1028 @ 0x404 @ │ │ │ │ @ instruction: 0xf1010620 │ │ │ │ @ instruction: 0xf5b3807a │ │ │ │ @ instruction: 0xf0011f40 │ │ │ │ @ instruction: 0x462180fe │ │ │ │ movwcs sl, #2054 @ 0x806 │ │ │ │ movwls r9, #45834 @ 0xb30a │ │ │ │ - @ instruction: 0xf834f7f9 │ │ │ │ + @ instruction: 0xf836f7f9 │ │ │ │ @ instruction: 0xf64b9a08 │ │ │ │ - vrsra.s64 d22, d24, #64 │ │ │ │ + vbic.i32 d22, #2048 @ 0x00000800 │ │ │ │ stmdbge r6, {r0, r1, r4, r5, r8, r9} │ │ │ │ - bl 0x19db50 │ │ │ │ + bl 0x19daec │ │ │ │ @ instruction: 0xf8d30382 │ │ │ │ @ instruction: 0xf7fa2b10 │ │ │ │ - @ instruction: 0xf7fcf8bd │ │ │ │ - strteq fp, [r3], -r8, asr #19 │ │ │ │ + @ instruction: 0xf7fcf8c1 │ │ │ │ + strteq fp, [r3], -fp, asr #19 │ │ │ │ strbhi pc, [r7], r0, lsl #2 @ │ │ │ │ movweq pc, #62030 @ 0xf24e @ │ │ │ │ cmnpeq lr, #192, 4 @ p-variant is OBSOLETE │ │ │ │ andcs r4, sp, #35 @ 0x23 │ │ │ │ eorseq pc, r0, #192, 4 │ │ │ │ @ instruction: 0xf0014293 │ │ │ │ movwcs r8, #62213 @ 0xf305 │ │ │ │ @@ -192472,1673 +192448,1673 @@ │ │ │ │ @ instruction: 0xf0014293 │ │ │ │ vst2.16 {d8-d11}, [r4 :256], r7 │ │ │ │ @ instruction: 0xf5b31340 │ │ │ │ @ instruction: 0xf0011f40 │ │ │ │ strtmi r8, [r1], -pc, asr #4 │ │ │ │ movwcs sl, #2054 @ 0x806 │ │ │ │ movwls r9, #45834 @ 0xb30a │ │ │ │ - @ instruction: 0xf800f7f9 │ │ │ │ + @ instruction: 0xf802f7f9 │ │ │ │ @ instruction: 0xf64b9a08 │ │ │ │ - vrsra.s64 d22, d24, #64 │ │ │ │ + vbic.i32 d22, #2048 @ 0x00000800 │ │ │ │ stmdbge r6, {r0, r1, r4, r5, r8, r9} │ │ │ │ - bl 0x19dbb8 │ │ │ │ + bl 0x19db54 │ │ │ │ @ instruction: 0xf8d30382 │ │ │ │ @ instruction: 0xf7fa2aa0 │ │ │ │ - @ instruction: 0xf7fcf889 │ │ │ │ - @ instruction: 0x4621b994 │ │ │ │ + @ instruction: 0xf7fcf88d │ │ │ │ + @ instruction: 0x4621b997 │ │ │ │ movwcs sl, #2054 @ 0x806 │ │ │ │ movwcc lr, #43469 @ 0xa9cd │ │ │ │ - @ instruction: 0xf8f2f7f9 │ │ │ │ - blcs 0x1682e4 │ │ │ │ + @ instruction: 0xf8f4f7f9 │ │ │ │ + blcs 0x168280 │ │ │ │ orrhi pc, lr, #67108864 @ 0x4000000 │ │ │ │ vqrdmulh.s d2, d1, d0 │ │ │ │ @ instruction: 0xf041838e │ │ │ │ @ instruction: 0xf64a8349 │ │ │ │ - vmlal.s , d0, d1[0] │ │ │ │ + vmlal.s q8, d16, d1[4] │ │ │ │ stmdbge r6, {r0, r1, r3, r9} │ │ │ │ @ instruction: 0xf7fb4630 │ │ │ │ - stmdacs r0, {r0, r1, r3, r5, r6, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ - stmibge r5!, {r2, r3, r4, r5, r6, sl, ip, sp, lr, pc}^ │ │ │ │ + stmdacs r0, {r0, r1, r2, r3, r5, r6, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ + stmibge r7!, {r2, r3, r4, r5, r6, sl, ip, sp, lr, pc}^ │ │ │ │ stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ movwls r2, #41728 @ 0xa300 │ │ │ │ @ instruction: 0xf7f9930b │ │ │ │ - stmdals r9, {r0, r2, r5, r6, r8, fp, ip, sp, lr, pc} │ │ │ │ - adcsvs pc, r8, #78643200 @ 0x4b00000 │ │ │ │ + stmdals r9, {r0, r1, r2, r5, r6, r8, fp, ip, sp, lr, pc} │ │ │ │ + eorsvs pc, r8, #78643200 @ 0x4b00000 │ │ │ │ eorseq pc, r3, #192, 4 │ │ │ │ stmdbge r6, {r8, r9, sp} │ │ │ │ addeq lr, r0, #2048 @ 0x800 │ │ │ │ @ instruction: 0xf8d24630 │ │ │ │ @ instruction: 0xf7fb28c0 │ │ │ │ - @ instruction: 0xf7fcf9d3 │ │ │ │ - strtmi fp, [r1], -r2, ror #18 │ │ │ │ + @ instruction: 0xf7fcf9d7 │ │ │ │ + strtmi fp, [r1], -r5, ror #18 │ │ │ │ movwcs sl, #2054 @ 0x806 │ │ │ │ movwls r9, #45834 @ 0xb30a │ │ │ │ - blx 0x28a35c │ │ │ │ + blx 0x28a2f8 │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ - @ instruction: 0xf8dcf7fb │ │ │ │ - ldmdblt r5, {r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + @ instruction: 0xf8e0f7fb │ │ │ │ + ldmdblt r8, {r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ movwls r2, #41728 @ 0xa300 │ │ │ │ @ instruction: 0xf7f9930b │ │ │ │ - stmdbge r6, {r0, r1, r2, r5, r6, r8, fp, ip, sp, lr, pc} │ │ │ │ + stmdbge r6, {r0, r3, r5, r6, r8, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf7fb4630 │ │ │ │ - @ instruction: 0xf7fcf887 │ │ │ │ - @ instruction: 0xf7f8b948 │ │ │ │ - bls 0x30c370 │ │ │ │ - @ instruction: 0x63b8f64b │ │ │ │ + @ instruction: 0xf7fcf88b │ │ │ │ + @ instruction: 0xf7f8b94b │ │ │ │ + bls 0x30c30c │ │ │ │ + teqpvs r8, #78643200 @ p-variant is OBSOLETE @ 0x4b00000 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ orreq lr, r2, #3072 @ 0xc00 │ │ │ │ stmibcs r0, {r0, r1, r4, r6, r7, fp, ip, sp, lr, pc} │ │ │ │ - @ instruction: 0xf94ef7fa │ │ │ │ - ldmdblt r7!, {r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + @ instruction: 0xf952f7fa │ │ │ │ + ldmdblt sl!, {r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ addcs r0, r0, r2, lsr #17 │ │ │ │ andeq pc, r2, r0, asr #5 │ │ │ │ movteq pc, #9156 @ 0x23c4 @ │ │ │ │ andeq pc, r8, #2 │ │ │ │ @ instruction: 0x0c00ea04 │ │ │ │ vorr.i32 d20, #51712 @ 0x0000ca00 │ │ │ │ vaddw.u8 , q2, d3 │ │ │ │ @ instruction: 0xf5bc4381 │ │ │ │ @ instruction: 0xf0013f00 │ │ │ │ vqsub.s8 d8, d17, d31 │ │ │ │ @ instruction: 0xf1bc8144 │ │ │ │ @ instruction: 0xf0010f00 │ │ │ │ strls r8, [r9, #-673] @ 0xfffffd5f │ │ │ │ - ldrvs pc, [r8, #1611]! @ 0x64b │ │ │ │ + ldrvs pc, [r8, #-1611]! @ 0xfffff9b5 │ │ │ │ ldreq pc, [r3, #-704]! @ 0xfffffd40 │ │ │ │ - bl 0x231020 │ │ │ │ + bl 0x230fbc │ │ │ │ stmib sp, {r0, r1, r7, r8, r9}^ │ │ │ │ ldrtmi r2, [r0], -r6, lsl #2 │ │ │ │ stmdbge r6, {r9, sp} │ │ │ │ andls r9, fp, #-1610612736 @ 0xa0000000 │ │ │ │ ldccs 8, cr15, [r8], {211} @ 0xd3 │ │ │ │ - blx 0x148a406 │ │ │ │ + blx 0x158a3a2 │ │ │ │ @ instruction: 0xf43c2800 │ │ │ │ - @ instruction: 0xf7fcad50 │ │ │ │ - @ instruction: 0x4621b972 │ │ │ │ + @ instruction: 0xf7fcad52 │ │ │ │ + @ instruction: 0x4621b974 │ │ │ │ movwcs sl, #2054 @ 0x806 │ │ │ │ movwls r9, #45834 @ 0xb30a │ │ │ │ @ instruction: 0xf938f7f9 │ │ │ │ @ instruction: 0xf57c02e1 │ │ │ │ - ldcvs 8, cr10, [r3, #-1004]! @ 0xfffffc14 │ │ │ │ + ldcvs 8, cr10, [r3, #-1016]! @ 0xfffffc08 │ │ │ │ @ instruction: 0xf8d34630 │ │ │ │ @ instruction: 0xf41220a0 │ │ │ │ @ instruction: 0xf43c6f70 │ │ │ │ - ldmdavs fp, {r0, r1, r4, r5, r6, r7, fp, sp, pc}^ │ │ │ │ + ldmdavs fp, {r1, r2, r4, r5, r6, r7, fp, sp, pc}^ │ │ │ │ svcvs 0x0060f413 │ │ │ │ - stmiage lr!, {r2, r3, r4, r5, sl, ip, sp, lr, pc}^ │ │ │ │ + ldmge r1!, {r2, r3, r4, r5, sl, ip, sp, lr, pc}^ │ │ │ │ stmdbge r6, {r8, r9, sp} │ │ │ │ @ instruction: 0xf64f9300 │ │ │ │ - vsubl.s8 , d0, d9 │ │ │ │ + vsubl.s8 q11, d16, d25 │ │ │ │ @ instruction: 0xf7fa020b │ │ │ │ - @ instruction: 0xf7fcfc31 │ │ │ │ - stmdage r6, {r2, r5, r6, r7, fp, ip, sp, pc} │ │ │ │ + @ instruction: 0xf7fcfc35 │ │ │ │ + stmdage r6, {r0, r1, r2, r5, r6, r7, fp, ip, sp, pc} │ │ │ │ movwcs r4, #1569 @ 0x621 │ │ │ │ movwls r9, #45834 @ 0xb30a │ │ │ │ - @ instruction: 0xf8f6f7f9 │ │ │ │ + @ instruction: 0xf8f8f7f9 │ │ │ │ @ instruction: 0x46306d33 │ │ │ │ ldrdcs pc, [r0], r3 @ │ │ │ │ svcvs 0x0070f412 │ │ │ │ - ldmge r4, {r2, r3, r4, r5, sl, ip, sp, lr, pc}^ │ │ │ │ + ldmge r7, {r2, r3, r4, r5, sl, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf413685b │ │ │ │ @ instruction: 0xf43c6f60 │ │ │ │ - movwcs sl, #2255 @ 0x8cf │ │ │ │ + movwcs sl, #2258 @ 0x8d2 │ │ │ │ movwls sl, #2310 @ 0x906 │ │ │ │ - adcsvs pc, r1, #82837504 @ 0x4f00000 │ │ │ │ + subsvs pc, r1, #82837504 @ 0x4f00000 │ │ │ │ andeq pc, fp, #192, 4 │ │ │ │ - ldc2 7, cr15, [r2], {250} @ 0xfa │ │ │ │ - stmialt r5, {r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + ldc2 7, cr15, [r6], {250} @ 0xfa │ │ │ │ + stmialt r8, {r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ movwls r2, #41728 @ 0xa300 │ │ │ │ @ instruction: 0xf7f9930b │ │ │ │ rsceq pc, r2, #16187392 @ 0xf70000 │ │ │ │ - ldmge sl!, {r2, r3, r4, r5, r6, r8, sl, ip, sp, lr, pc} │ │ │ │ + popge {r2, r3, r4, r5, r6, r8, sl, ip, sp, lr, pc} │ │ │ │ @ instruction: 0x46306d33 │ │ │ │ ldrdcs pc, [r0], r3 @ │ │ │ │ svcvs 0x0070f412 │ │ │ │ - ldmge r2!, {r2, r3, r4, r5, sl, ip, sp, lr, pc} │ │ │ │ + ldmge r5!, {r2, r3, r4, r5, sl, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf413685b │ │ │ │ @ instruction: 0xf43c6f60 │ │ │ │ - movwcs sl, #2221 @ 0x8ad │ │ │ │ + movwcs sl, #2224 @ 0x8b0 │ │ │ │ movwls sl, #2310 @ 0x906 │ │ │ │ - subsvs pc, r9, #82837504 @ 0x4f00000 │ │ │ │ + rscspl pc, r9, #82837504 @ 0x4f00000 │ │ │ │ andeq pc, fp, #192, 4 │ │ │ │ - blx 0xffd0a4ce │ │ │ │ - stmialt r3!, {r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + blx 0xffe0a46a │ │ │ │ + stmialt r6!, {r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ strtmi sl, [r1], -r6, lsl #16 │ │ │ │ movwls r2, #41728 @ 0xa300 │ │ │ │ @ instruction: 0xf7f9930b │ │ │ │ - ldcvs 8, cr15, [r3, #-724]! @ 0xfffffd2c │ │ │ │ + ldcvs 8, cr15, [r3, #-732]! @ 0xfffffd24 │ │ │ │ @ instruction: 0xf8d34630 │ │ │ │ @ instruction: 0xf41220a0 │ │ │ │ @ instruction: 0xf43c6f70 │ │ │ │ - ldmdavs fp, {r0, r1, r4, r7, fp, sp, pc}^ │ │ │ │ + ldmdavs fp, {r1, r2, r4, r7, fp, sp, pc}^ │ │ │ │ svcvs 0x0060f413 │ │ │ │ - stmge lr, {r2, r3, r4, r5, sl, ip, sp, lr, pc} │ │ │ │ + ldmge r1, {r2, r3, r4, r5, sl, ip, sp, lr, pc} │ │ │ │ stmdbge r6, {r8, r9, sp} │ │ │ │ @ instruction: 0xf64f9300 │ │ │ │ - vmlal.s , d0, d1[4] │ │ │ │ + vsubl.s8 , d0, d1 │ │ │ │ @ instruction: 0xf7fa020b │ │ │ │ - @ instruction: 0xf7fcfbd1 │ │ │ │ - stmdage r6, {r2, r7, fp, ip, sp, pc} │ │ │ │ + @ instruction: 0xf7fcfbd5 │ │ │ │ + stmdage r6, {r0, r1, r2, r7, fp, ip, sp, pc} │ │ │ │ movwcs r4, #1569 @ 0x621 │ │ │ │ movwls r9, #45834 @ 0xb30a │ │ │ │ - @ instruction: 0xf896f7f9 │ │ │ │ + @ instruction: 0xf898f7f9 │ │ │ │ @ instruction: 0x46306d33 │ │ │ │ ldrdcs pc, [r0], r3 @ │ │ │ │ svcvs 0x0070f412 │ │ │ │ - ldmdage r4!, {r2, r3, r4, r5, sl, ip, sp, lr, pc}^ │ │ │ │ + ldmdage r7!, {r2, r3, r4, r5, sl, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf413685b │ │ │ │ @ instruction: 0xf43c6f60 │ │ │ │ - movwcs sl, #2159 @ 0x86f │ │ │ │ + movwcs sl, #2162 @ 0x872 │ │ │ │ movwls sl, #2310 @ 0x906 │ │ │ │ - andvs pc, r1, #82837504 @ 0x4f00000 │ │ │ │ + adcpl pc, r1, #82837504 @ 0x4f00000 │ │ │ │ andeq pc, fp, #192, 4 │ │ │ │ - blx 0xfed8a54a │ │ │ │ - stmdalt r5!, {r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + blx 0xfee8a4e6 │ │ │ │ + stmdalt r8!, {r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ movwls r2, #41728 @ 0xa300 │ │ │ │ @ instruction: 0xf7f9930b │ │ │ │ stmdbge r6, {r0, r3, r8, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf7fa4630 │ │ │ │ - @ instruction: 0xf7fcff11 │ │ │ │ - @ instruction: 0x4621b858 │ │ │ │ + @ instruction: 0xf7fcff15 │ │ │ │ + @ instruction: 0x4621b85b │ │ │ │ movwcs sl, #2054 @ 0x806 │ │ │ │ movwcc lr, #43469 @ 0xa9cd │ │ │ │ - mcr2 7, 4, pc, cr10, cr8, {7} @ │ │ │ │ + mcr2 7, 4, pc, cr12, cr8, {7} @ │ │ │ │ @ instruction: 0xf64b9a08 │ │ │ │ - vrsra.s64 d22, d24, #64 │ │ │ │ + vbic.i32 d22, #2048 @ 0x00000800 │ │ │ │ stmdbge r6, {r0, r1, r4, r5, r8, r9} │ │ │ │ - bl 0x19de5c │ │ │ │ + bl 0x19ddf8 │ │ │ │ @ instruction: 0xf8d30382 │ │ │ │ @ instruction: 0xf7fa2ac0 │ │ │ │ - stmdacs r0, {r0, r3, r4, r6, r7, fp, ip, sp, lr, pc} │ │ │ │ - svcge 0x00a8f43c │ │ │ │ - stmialt fp!, {r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r2, r3, r4, r6, r7, fp, ip, sp, lr, pc} │ │ │ │ + svcge 0x00a9f43c │ │ │ │ + stmialt sp!, {r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ movwls r9, #45834 @ 0xb30a │ │ │ │ - @ instruction: 0xf852f7f9 │ │ │ │ + @ instruction: 0xf854f7f9 │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ - mcr2 7, 5, pc, cr8, cr10, {7} @ │ │ │ │ - ldmdalt r3!, {r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + mcr2 7, 5, pc, cr12, cr10, {7} @ │ │ │ │ + ldmdalt r6!, {r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ @ instruction: 0xf7f9330a │ │ │ │ - stmdbge r6, {r0, r2, r6, fp, ip, sp, lr, pc} │ │ │ │ + stmdbge r6, {r0, r1, r2, r6, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf7fa4630 │ │ │ │ - @ instruction: 0xf7fcff45 │ │ │ │ - stmdage r6, {r1, r2, r5, fp, ip, sp, pc} │ │ │ │ + @ instruction: 0xf7fcff49 │ │ │ │ + stmdage r6, {r0, r3, r5, fp, ip, sp, pc} │ │ │ │ movwcs r4, #1569 @ 0x621 │ │ │ │ movwls r9, #45834 @ 0xb30a │ │ │ │ @ instruction: 0xf858f7f9 │ │ │ │ @ instruction: 0xf57c02e0 │ │ │ │ - ldcvs 8, cr10, [r3, #-108]! @ 0xffffff94 │ │ │ │ + ldcvs 8, cr10, [r3, #-120]! @ 0xffffff88 │ │ │ │ @ instruction: 0xf8d34630 │ │ │ │ @ instruction: 0xf41220a0 │ │ │ │ @ instruction: 0xf43c6f70 │ │ │ │ - ldmdavs fp, {r0, r1, r4, fp, sp, pc}^ │ │ │ │ + ldmdavs fp, {r1, r2, r4, fp, sp, pc}^ │ │ │ │ svcvs 0x0060f413 │ │ │ │ - stmdage lr, {r2, r3, r4, r5, sl, ip, sp, lr, pc} │ │ │ │ + ldmdage r1, {r2, r3, r4, r5, sl, ip, sp, lr, pc} │ │ │ │ stmdbge r6, {r8, r9, sp} │ │ │ │ @ instruction: 0xf64f9300 │ │ │ │ - vsubl.s8 , d16, d25 │ │ │ │ + vmlal.s , d0, d1[2] │ │ │ │ @ instruction: 0xf7fa020b │ │ │ │ - @ instruction: 0xf7fcfb51 │ │ │ │ - ldcvs 8, cr11, [r3, #-16]! │ │ │ │ + @ instruction: 0xf7fcfb55 │ │ │ │ + ldcvs 8, cr11, [r3, #-28]! @ 0xffffffe4 │ │ │ │ ldrdcs pc, [r0], r3 @ │ │ │ │ svcvs 0x0070f412 │ │ │ │ stmibge r9, {r0, r2, r3, r4, r5, sl, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf413685b │ │ │ │ @ instruction: 0xf43d6f70 │ │ │ │ @ instruction: 0xf3c4a984 │ │ │ │ ldrmi r4, [r9], r1, lsl #7 │ │ │ │ @ instruction: 0xf43b2b03 │ │ │ │ - shsub8mi sl, r0, r1 │ │ │ │ - mrc2 7, 2, pc, cr4, cr11, {7} │ │ │ │ + shsub8mi sl, r0, r4 │ │ │ │ + mrc2 7, 2, pc, cr8, cr11, {7} │ │ │ │ @ instruction: 0xf43c2800 │ │ │ │ - @ instruction: 0x4630a858 │ │ │ │ - @ instruction: 0xf918f016 │ │ │ │ + @ instruction: 0x4630a85a │ │ │ │ + @ instruction: 0xf90ef016 │ │ │ │ @ instruction: 0xf43c2800 │ │ │ │ - vmov.i16 q13, #194 @ 0x00c2 │ │ │ │ + vmov.i16 q13, #196 @ 0x00c4 │ │ │ │ strteq r3, [r1], r2, asr #6 │ │ │ │ stmdaeq r3, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ sbcshi pc, lr, #1073741824 @ 0x40000000 │ │ │ │ stmdacs r2, {r4, r5, r6, r7, r8, r9, sl, fp, sp, lr} │ │ │ │ sbcshi pc, r6, #67108864 @ 0x4000000 │ │ │ │ vsub.i8 d2, d1, d0 │ │ │ │ @ instruction: 0xf04182d7 │ │ │ │ @ instruction: 0xf784819b │ │ │ │ - strmi pc, [r5], -pc, lsl #22 │ │ │ │ - cdp2 7, 5, cr15, cr0, cr3, {4} │ │ │ │ + strmi pc, [r5], -r1, asr #22 │ │ │ │ + cdp2 7, 8, cr15, cr2, cr3, {4} │ │ │ │ vrsubhn.i16 d20, q2, │ │ │ │ vmla.i q8, q2, d2[0] │ │ │ │ - bl 0x1e9698 │ │ │ │ + bl 0x1e9634 │ │ │ │ @ instruction: 0xf7ea0449 │ │ │ │ - @ instruction: 0xf64bfb1f │ │ │ │ - vsra.s64 d22, d24, #64 │ │ │ │ - bl 0x10cb74 │ │ │ │ + @ instruction: 0xf64bfb21 │ │ │ │ + vbic.i32 d22, #8 @ 0x00000008 │ │ │ │ + bl 0x10cb10 │ │ │ │ strmi r0, [r2], -r4, lsl #3 │ │ │ │ ldrtmi r4, [r8], -fp, lsr #12 │ │ │ │ ldcmi 8, cr15, [r8], {209} @ 0xd1 │ │ │ │ @ instruction: 0x11a4f642 │ │ │ │ orrscs pc, r7, r0, asr #5 │ │ │ │ strmi r6, [r0, r9, lsl #16]! │ │ │ │ @ instruction: 0x4641463a │ │ │ │ @ instruction: 0xf7d84630 │ │ │ │ - svcvs 0x00f3fef7 │ │ │ │ + svcvs 0x00f3ff37 │ │ │ │ @ instruction: 0xf43c2b00 │ │ │ │ - svcne 0x005aa81a │ │ │ │ + svcne 0x005aa81c │ │ │ │ cmpmi r3, r3, asr r2 │ │ │ │ @ instruction: 0xf7fc67f3 │ │ │ │ - bcs 0xfa730 │ │ │ │ - svcge 0x00a4f43b │ │ │ │ + bcs 0xfa6d4 │ │ │ │ + svcge 0x00a7f43b │ │ │ │ @ instruction: 0xf413684b │ │ │ │ @ instruction: 0xf43b6f60 │ │ │ │ - @ instruction: 0xf64baf9f │ │ │ │ - vrsra.s64 d22, d24, #64 │ │ │ │ - bl 0x18d3c4 │ │ │ │ + @ instruction: 0xf64bafa2 │ │ │ │ + vbic.i32 d22, #2048 @ 0x00000800 │ │ │ │ + bl 0x18d360 │ │ │ │ stmdbge r6, {r7, r9} │ │ │ │ ldrtmi r2, [r0], -r0, lsl #6 │ │ │ │ ldclcs 8, cr15, [r8, #-840] @ 0xfffffcb8 │ │ │ │ - @ instruction: 0xf802f7fb │ │ │ │ - svclt 0x0091f7fb │ │ │ │ + @ instruction: 0xf806f7fb │ │ │ │ + svclt 0x0094f7fb │ │ │ │ stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ @ instruction: 0xf7f8330a │ │ │ │ - vceq.f32 , q13, │ │ │ │ - vsubl.s8 q11, d0, d25 │ │ │ │ + @ instruction: 0xf24afef1 │ │ │ │ + vmlal.s , d16, d1[2] │ │ │ │ movwcs r0, #523 @ 0x20b │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ - @ instruction: 0xfff0f7fa │ │ │ │ + @ instruction: 0xfff4f7fa │ │ │ │ @ instruction: 0xf43d2800 │ │ │ │ @ instruction: 0xf7fba9f1 │ │ │ │ - stmdbeq r3!, {r3, r5, r6, r7, r8, r9, sl, fp, ip, sp, pc}^ │ │ │ │ + stmdbeq r3!, {r1, r3, r5, r6, r7, r8, r9, sl, fp, ip, sp, pc}^ │ │ │ │ vaddw.s8 q9, q8, d0 │ │ │ │ vaddw.u8 q8, q2, d2 │ │ │ │ sbcseq r0, sl, r2, asr #32 │ │ │ │ @ instruction: 0xf0024021 │ │ │ │ stmdaeq r7!, {r3, r9}^ │ │ │ │ - b 0x149d358 │ │ │ │ + b 0x149d2f4 │ │ │ │ vmov.i16 d19, #196 @ 0x00c4 │ │ │ │ @ instruction: 0xf5b13003 │ │ │ │ @ instruction: 0xf0013f00 │ │ │ │ vand q4, q8, │ │ │ │ stmdbcs r0, {r1, r3, r4, r5, r7, r9, sl, pc} │ │ │ │ orrshi pc, r2, r1 │ │ │ │ andcs lr, r6, sp, asr #19 │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ strls r2, [r9, #-768] @ 0xfffffd00 │ │ │ │ movwcc lr, #43469 @ 0xa9cd │ │ │ │ movwls r2, #33537 @ 0x8301 │ │ │ │ - blx 0xe0a76c │ │ │ │ + blx 0xf0a708 │ │ │ │ @ instruction: 0xf43e2800 │ │ │ │ @ instruction: 0xf7fbab1b │ │ │ │ - andls fp, r9, #760 @ 0x2f8 │ │ │ │ + andls fp, r9, #192, 30 @ 0x300 │ │ │ │ cmnpeq r5, #-1610612732 @ p-variant is OBSOLETE @ 0xa0000004 │ │ │ │ movweq pc, #25280 @ 0x62c0 @ │ │ │ │ @ instruction: 0xf64e920b │ │ │ │ - vrshr.s64 q10, , #64 │ │ │ │ + vmvn.i32 q10, #256 @ 0x00000100 │ │ │ │ @ instruction: 0xf7fa020b │ │ │ │ - @ instruction: 0xf7fbffb5 │ │ │ │ - andls fp, r9, #68, 30 @ 0x110 │ │ │ │ + @ instruction: 0xf7fbffb9 │ │ │ │ + andls fp, r9, #284 @ 0x11c │ │ │ │ msrvc SPSR_c, #76546048 @ 0x4900000 │ │ │ │ movweq pc, #25280 @ 0x62c0 @ │ │ │ │ @ instruction: 0xf64e920b │ │ │ │ - vsubl.s8 , d0, d25 │ │ │ │ + vmlal.s q10, d16, d1[2] │ │ │ │ @ instruction: 0xf7fa020b │ │ │ │ - @ instruction: 0xf7fbffa7 │ │ │ │ - andls fp, r9, #54, 30 @ 0xd8 │ │ │ │ + @ instruction: 0xf7fbffab │ │ │ │ + andls fp, r9, #57, 30 @ 0xe4 │ │ │ │ movwne pc, #53834 @ 0xd24a @ │ │ │ │ movweq pc, #25280 @ 0x62c0 @ │ │ │ │ @ instruction: 0xf64e920b │ │ │ │ - vsubl.s8 , d16, d1 │ │ │ │ + vsubl.s8 , d0, d17 │ │ │ │ @ instruction: 0xf7fa020b │ │ │ │ - @ instruction: 0xf7fbff99 │ │ │ │ - @ instruction: 0xf44fbf28 │ │ │ │ + @ instruction: 0xf7fbff9d │ │ │ │ + @ instruction: 0xf44fbf2b │ │ │ │ vqdmlal.s q11, d17, d0[4] │ │ │ │ addsmi r0, sl, #0, 6 │ │ │ │ - svcge 0x0020f47b │ │ │ │ + svcge 0x0023f47b │ │ │ │ stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ movwls r2, #41728 @ 0xa300 │ │ │ │ @ instruction: 0xf7f8930b │ │ │ │ stmdbge r6, {r0, r1, r5, r6, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf7fa4630 │ │ │ │ - @ instruction: 0xf7fbfebb │ │ │ │ - qadd16mi fp, r1, r4 │ │ │ │ + @ instruction: 0xf7fbfebf │ │ │ │ + qadd16mi fp, r1, r7 │ │ │ │ movwcs sl, #2054 @ 0x806 │ │ │ │ movwcc lr, #43469 @ 0xa9cd │ │ │ │ - mcr2 7, 1, pc, cr6, cr8, {7} @ │ │ │ │ + mcr2 7, 1, pc, cr8, cr8, {7} @ │ │ │ │ @ instruction: 0xf64b9b09 │ │ │ │ - vshl.s64 d22, d24, #0 │ │ │ │ + vbic.i32 d22, #524288 @ 0x00080000 │ │ │ │ stmdbge r6, {r0, r1, r4, r5, r8, sl} │ │ │ │ - bl 0x21e0e4 │ │ │ │ + bl 0x21e080 │ │ │ │ @ instruction: 0xf8d30383 │ │ │ │ movwcs r2, #1632 @ 0x660 │ │ │ │ - @ instruction: 0xff6ef7fa │ │ │ │ + @ instruction: 0xff72f7fa │ │ │ │ @ instruction: 0xf43d2800 │ │ │ │ @ instruction: 0xf7fbadfa │ │ │ │ - strtmi fp, [r1], -r6, ror #30 │ │ │ │ + strtmi fp, [r1], -r8, ror #30 │ │ │ │ movwcs sl, #2054 @ 0x806 │ │ │ │ movwcc lr, #43469 @ 0xa9cd │ │ │ │ stc2l 7, cr15, [sl, #-992]! @ 0xfffffc20 │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ movwls r2, #33538 @ 0x8302 │ │ │ │ - mcr2 7, 4, pc, cr0, cr9, {7} @ │ │ │ │ + mcr2 7, 4, pc, cr4, cr9, {7} @ │ │ │ │ @ instruction: 0xf43d2800 │ │ │ │ @ instruction: 0xf7fbae3b │ │ │ │ - qsaxmi fp, r1, r4 │ │ │ │ + qsaxmi fp, r1, r6 │ │ │ │ movwcs sl, #2054 @ 0x806 │ │ │ │ movwcc lr, #43469 @ 0xa9cd │ │ │ │ - ldc2l 7, cr15, [sl, #992]! @ 0x3e0 │ │ │ │ + ldc2l 7, cr15, [ip, #992]! @ 0x3e0 │ │ │ │ @ instruction: 0xf64b9b09 │ │ │ │ - vshl.s64 d22, d24, #0 │ │ │ │ + vbic.i32 d22, #524288 @ 0x00080000 │ │ │ │ stmdbge r6, {r0, r1, r4, r5, r8, sl} │ │ │ │ - bl 0x21e13c │ │ │ │ + bl 0x21e0d8 │ │ │ │ @ instruction: 0xf8d30383 │ │ │ │ movwcs r2, #1792 @ 0x700 │ │ │ │ - @ instruction: 0xff42f7fa │ │ │ │ + @ instruction: 0xff46f7fa │ │ │ │ @ instruction: 0xf43d2800 │ │ │ │ @ instruction: 0xf7fbaf6c │ │ │ │ - qasxmi fp, r1, sl │ │ │ │ + qasxmi fp, r1, ip │ │ │ │ movwcs sl, #2054 @ 0x806 │ │ │ │ movwcc lr, #43469 @ 0xa9cd │ │ │ │ - mrc2 7, 3, pc, cr2, cr8, {7} │ │ │ │ + mrc2 7, 3, pc, cr4, cr8, {7} │ │ │ │ @ instruction: 0xf8d36d33 │ │ │ │ @ instruction: 0xf41220a0 │ │ │ │ @ instruction: 0xf43c6f70 │ │ │ │ - ldmdavs fp, {r1, r3, r5, r6, r7, r8, sl, fp, sp, pc}^ │ │ │ │ + ldmdavs fp, {r0, r1, r3, r5, r6, r7, r8, sl, fp, sp, pc}^ │ │ │ │ svcvs 0x0060f413 │ │ │ │ - stclge 4, cr15, [r5, #240]! @ 0xf0 │ │ │ │ + stclge 4, cr15, [r6, #240]! @ 0xf0 │ │ │ │ @ instruction: 0xf64b9b09 │ │ │ │ - vshl.s64 d22, d24, #0 │ │ │ │ + vbic.i32 d22, #524288 @ 0x00080000 │ │ │ │ stmdbge r6, {r0, r1, r4, r5, r8, sl} │ │ │ │ - bl 0x21e188 │ │ │ │ + bl 0x21e124 │ │ │ │ @ instruction: 0xf8d30383 │ │ │ │ @ instruction: 0xf7fb2800 │ │ │ │ - stmdacs r0, {r0, r2, r3, r4, r6, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ - svcge 0x0017f47b │ │ │ │ - ldcllt 7, cr15, [r7, #1008] @ 0x3f0 │ │ │ │ + stmdacs r0, {r0, r5, r6, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ + svcge 0x0019f47b │ │ │ │ + ldcllt 7, cr15, [r8, #1008] @ 0x3f0 │ │ │ │ stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ - mrrc2 7, 15, pc, r4, cr8 @ │ │ │ │ + mrrc2 7, 15, pc, r8, cr8 @ │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ - @ instruction: 0xff02f7fa │ │ │ │ + @ instruction: 0xff06f7fa │ │ │ │ @ instruction: 0xf43e2800 │ │ │ │ @ instruction: 0xf7fbaa71 │ │ │ │ - strtmi fp, [r1], -r8, lsl #30 │ │ │ │ + strtmi fp, [r1], -sl, lsl #30 │ │ │ │ movwcs sl, #2054 @ 0x806 │ │ │ │ movwcc lr, #43469 @ 0xa9cd │ │ │ │ - mcr2 7, 2, pc, cr0, cr8, {7} @ │ │ │ │ + mcr2 7, 2, pc, cr2, cr8, {7} @ │ │ │ │ @ instruction: 0xf8d36d33 │ │ │ │ @ instruction: 0xf41220a0 │ │ │ │ @ instruction: 0xf43d6f70 │ │ │ │ ldmdavs fp, {r0, r2, r3, r4, r5, r6, r8, r9, sl, fp, sp, pc}^ │ │ │ │ svcvs 0x0060f413 │ │ │ │ svcge 0x0078f43d │ │ │ │ @ instruction: 0xf64b9b09 │ │ │ │ - vshl.s64 d22, d24, #0 │ │ │ │ + vbic.i32 d22, #524288 @ 0x00080000 │ │ │ │ stmdbge r6, {r0, r1, r4, r5, r8, sl} │ │ │ │ - bl 0x21e1ec │ │ │ │ + bl 0x21e188 │ │ │ │ @ instruction: 0xf8d30383 │ │ │ │ @ instruction: 0xf7fb29d0 │ │ │ │ - stmdacs r0, {r0, r1, r3, r5, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ - mcrge 4, 7, pc, cr5, cr11, {3} @ │ │ │ │ + stmdacs r0, {r0, r1, r2, r3, r5, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ + mcrge 4, 7, pc, cr7, cr11, {3} @ │ │ │ │ svclt 0x006af7fd │ │ │ │ stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ @ instruction: 0xf7f8330a │ │ │ │ - ldcvs 13, cr15, [r3, #-548]! @ 0xfffffddc │ │ │ │ + ldcvs 13, cr15, [r3, #-556]! @ 0xfffffdd4 │ │ │ │ ldrdcs pc, [r0], r3 @ │ │ │ │ svcvs 0x0070f412 │ │ │ │ - blge 0xfed09a50 │ │ │ │ + blge 0xfecc99ec │ │ │ │ @ instruction: 0xf413685b │ │ │ │ @ instruction: 0xf43d6f60 │ │ │ │ - blls 0x337814 │ │ │ │ - ldrvs pc, [r8, #1611]! @ 0x64b │ │ │ │ + blls 0x3377ac │ │ │ │ + ldrvs pc, [r8, #-1611]! @ 0xfffff9b5 │ │ │ │ ldreq pc, [r3, #-704]! @ 0xfffffd40 │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ orreq lr, r3, #5120 @ 0x1400 │ │ │ │ @ instruction: 0x2630f8d3 │ │ │ │ @ instruction: 0xf7fa2300 │ │ │ │ - stmdacs r0, {r0, r2, r6, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ - mrcge 4, 5, APSR_nzcv, cr15, cr11, {3} │ │ │ │ - bllt 0xfe80a980 │ │ │ │ + stmdacs r0, {r0, r3, r6, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + mcrge 4, 6, pc, cr1, cr11, {3} @ │ │ │ │ + bllt 0xfe7ca91c │ │ │ │ stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ @ instruction: 0xf7f8330a │ │ │ │ - ldcvs 13, cr15, [r3, #-396]! @ 0xfffffe74 │ │ │ │ + ldcvs 13, cr15, [r3, #-404]! @ 0xfffffe6c │ │ │ │ ldrdcs pc, [r0], r3 @ │ │ │ │ svcvs 0x0070f412 │ │ │ │ mrcge 4, 3, APSR_nzcv, cr7, cr13, {1} │ │ │ │ @ instruction: 0xf413685b │ │ │ │ @ instruction: 0xf43d6f60 │ │ │ │ - blls 0x33837c │ │ │ │ - ldrvs pc, [r8, #1611]! @ 0x64b │ │ │ │ + blls 0x338318 │ │ │ │ + ldrvs pc, [r8, #-1611]! @ 0xfffff9b5 │ │ │ │ ldreq pc, [r3, #-704]! @ 0xfffffd40 │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ orreq lr, r3, #5120 @ 0x1400 │ │ │ │ @ instruction: 0x2600f8d3 │ │ │ │ @ instruction: 0xf7fa2300 │ │ │ │ - stmdacs r0, {r0, r1, r2, r3, r4, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ - mrcge 4, 4, APSR_nzcv, cr9, cr11, {3} │ │ │ │ + stmdacs r0, {r0, r1, r5, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + mrcge 4, 4, APSR_nzcv, cr11, cr11, {3} │ │ │ │ mcrlt 7, 3, pc, cr3, cr13, {7} @ │ │ │ │ stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ movwls r9, #45834 @ 0xb30a │ │ │ │ - @ instruction: 0xff0af7f8 │ │ │ │ + @ instruction: 0xff0cf7f8 │ │ │ │ @ instruction: 0xf57b0322 │ │ │ │ - stmdbge r6, {r0, r5, r9, sl, fp, sp, pc} │ │ │ │ + stmdbge r6, {r2, r5, r9, sl, fp, sp, pc} │ │ │ │ @ instruction: 0xf7fa4630 │ │ │ │ - @ instruction: 0xf7fbfc49 │ │ │ │ - @ instruction: 0x4621be1c │ │ │ │ + @ instruction: 0xf7fbfc4d │ │ │ │ + @ instruction: 0x4621be1f │ │ │ │ movwls sl, #43014 @ 0xa806 │ │ │ │ @ instruction: 0xf7f8930b │ │ │ │ - msreq CPSR_sxc, #4016 @ 0xfb0 │ │ │ │ - mrcge 5, 0, APSR_nzcv, cr2, cr11, {3} │ │ │ │ + msreq CPSR_sxc, #4048 @ 0xfd0 │ │ │ │ + mrcge 5, 0, APSR_nzcv, cr5, cr11, {3} │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ - blx 0xffd8a9fa │ │ │ │ - mcrlt 7, 0, pc, cr13, cr11, {7} @ │ │ │ │ + blx 0xffe8a996 │ │ │ │ + mrclt 7, 0, APSR_nzcv, cr0, cr11, {7} │ │ │ │ stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ @ instruction: 0xf7f8330a │ │ │ │ - bls 0x30bb20 │ │ │ │ - cmnpne r8, #76, 12 @ p-variant is OBSOLETE @ 0x4c00000 │ │ │ │ + bls 0x30bac4 │ │ │ │ + mvnseq pc, #76, 12 @ 0x4c00000 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ eorcs pc, r2, r3, asr r8 @ │ │ │ │ subsmi r9, fp, #9216 @ 0x2400 │ │ │ │ @ instruction: 0xf7f99309 │ │ │ │ - stmdacs r0, {r0, r2, r3, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r4, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ stcge 4, cr15, [r0, #244] @ 0xf4 │ │ │ │ - mrclt 7, 2, APSR_nzcv, cr15, cr11, {7} │ │ │ │ + mcrlt 7, 3, pc, cr1, cr11, {7} @ │ │ │ │ stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ @ instruction: 0xf7f8330a │ │ │ │ stmdbge r6, {r0, r1, r5, r6, sl, fp, ip, sp, lr, pc} │ │ │ │ movwcs r4, #9776 @ 0x2630 │ │ │ │ @ instruction: 0xf7f99308 │ │ │ │ - stmdacs r0, {r0, r1, r4, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r1, r2, r4, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ mcrge 4, 5, pc, cr6, cr13, {1} @ │ │ │ │ - mcrlt 7, 2, pc, cr13, cr11, {7} @ │ │ │ │ + mcrlt 7, 2, pc, cr15, cr11, {7} @ │ │ │ │ stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ movwls r9, #45834 @ 0xb30a │ │ │ │ - mcr2 7, 6, pc, cr0, cr8, {7} @ │ │ │ │ + mcr2 7, 6, pc, cr2, cr8, {7} @ │ │ │ │ @ instruction: 0xf57b0323 │ │ │ │ - stmdbge r6, {r0, r1, r2, r4, r6, r7, r8, sl, fp, sp, pc} │ │ │ │ + stmdbge r6, {r1, r3, r4, r6, r7, r8, sl, fp, sp, pc} │ │ │ │ @ instruction: 0xf7fa4630 │ │ │ │ - @ instruction: 0xf7fbfc23 │ │ │ │ - stmdage r6, {r1, r4, r6, r7, r8, sl, fp, ip, sp, pc} │ │ │ │ + @ instruction: 0xf7fbfc27 │ │ │ │ + stmdage r6, {r0, r2, r4, r6, r7, r8, sl, fp, ip, sp, pc} │ │ │ │ stmib sp, {r0, r5, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf7f8330a │ │ │ │ - msreq CPSR_, #2832 @ 0xb10 │ │ │ │ - stclge 5, cr15, [r8, #492] @ 0x1ec │ │ │ │ + msreq CPSR_, #2864 @ 0xb30 │ │ │ │ + stclge 5, cr15, [fp, #492] @ 0x1ec │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ - blx 0xff40aa8e │ │ │ │ - stcllt 7, cr15, [r3, #1004] @ 0x3ec │ │ │ │ + blx 0xff50aa2a │ │ │ │ + stcllt 7, cr15, [r6, #1004] @ 0x3ec │ │ │ │ stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ @ instruction: 0xf7f8330a │ │ │ │ - ldcvs 12, cr15, [r3, #-852]! @ 0xfffffcac │ │ │ │ + ldcvs 12, cr15, [r3, #-860]! @ 0xfffffca4 │ │ │ │ ldrdcs pc, [r0], r3 @ │ │ │ │ svcvs 0x0070f412 │ │ │ │ - svcge 0x004ef43b │ │ │ │ + svcge 0x0050f43b │ │ │ │ @ instruction: 0xf413685b │ │ │ │ @ instruction: 0xf43b6f60 │ │ │ │ - blls 0x3387f4 │ │ │ │ - ldrvs pc, [r8, #1611]! @ 0x64b │ │ │ │ + blls 0x338798 │ │ │ │ + ldrvs pc, [r8, #-1611]! @ 0xfffff9b5 │ │ │ │ ldreq pc, [r3, #-704]! @ 0xfffffd40 │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ orreq lr, r3, #5120 @ 0x1400 │ │ │ │ ldrbcs pc, [r0, #2259] @ 0x8d3 @ │ │ │ │ @ instruction: 0xf7fa2300 │ │ │ │ - stmdacs r0, {r0, r4, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ - mcrge 4, 0, pc, cr11, cr11, {3} @ │ │ │ │ - svclt 0x003af7fb │ │ │ │ + stmdacs r0, {r0, r2, r4, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + mcrge 4, 0, pc, cr13, cr11, {3} @ │ │ │ │ + svclt 0x003cf7fb │ │ │ │ rscvs pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ andeq pc, r0, #268435468 @ 0x1000000c │ │ │ │ @ instruction: 0xf47b4293 │ │ │ │ - @ instruction: 0x4621ad95 │ │ │ │ + @ instruction: 0x4621ad98 │ │ │ │ movwcs sl, #2054 @ 0x806 │ │ │ │ movwls r9, #45834 @ 0xb30a │ │ │ │ - mrc2 7, 3, pc, cr4, cr8, {7} │ │ │ │ + mrc2 7, 3, pc, cr6, cr8, {7} │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ - ldc2 7, cr15, [r0, #-1000]! @ 0xfffffc18 │ │ │ │ - stclt 7, cr15, [r9, #1004] @ 0x3ec │ │ │ │ + ldc2 7, cr15, [r4, #-1000]! @ 0xfffffc18 │ │ │ │ + stclt 7, cr15, [ip, #1004] @ 0x3ec │ │ │ │ stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ movwcs r9, #773 @ 0x305 │ │ │ │ movwcc lr, #43469 @ 0xa9cd │ │ │ │ - ldc2 7, cr15, [sl], {248} @ 0xf8 │ │ │ │ - blls 0x227ff8 │ │ │ │ + ldc2 7, cr15, [ip], {248} @ 0xf8 │ │ │ │ + blls 0x227f94 │ │ │ │ ldrdne pc, [r0], r2 @ │ │ │ │ svcvs 0x0070f411 │ │ │ │ - blge 0xff189c30 │ │ │ │ + blge 0xff189bcc │ │ │ │ @ instruction: 0xf4126852 │ │ │ │ @ instruction: 0xf43d6f60 │ │ │ │ - bls 0x337a3c │ │ │ │ - ldrvs pc, [r8, #1611]! @ 0x64b │ │ │ │ + bls 0x3379d8 │ │ │ │ + ldrvs pc, [r8, #-1611]! @ 0xfffff9b5 │ │ │ │ ldreq pc, [r3, #-704]! @ 0xfffffd40 │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ addeq lr, r2, #5120 @ 0x1400 │ │ │ │ strcs pc, [r0, #2258]! @ 0x8d2 │ │ │ │ - ldc2l 7, cr15, [r6, #1000] @ 0x3e8 │ │ │ │ + ldc2l 7, cr15, [sl, #1000] @ 0x3e8 │ │ │ │ @ instruction: 0xf47b2800 │ │ │ │ - @ instruction: 0xf7fdadd0 │ │ │ │ + @ instruction: 0xf7fdadd2 │ │ │ │ strtmi fp, [r1], -pc, lsr #23 │ │ │ │ movwcs sl, #2054 @ 0x806 │ │ │ │ movwls r9, #45834 @ 0xb30a │ │ │ │ - blx 0xfef0ab5a │ │ │ │ + blx 0xfef8aaf6 │ │ │ │ @ instruction: 0xf64b9a08 │ │ │ │ - vrsra.s64 d22, d24, #64 │ │ │ │ + vbic.i32 d22, #2048 @ 0x00000800 │ │ │ │ @ instruction: 0x46300333 │ │ │ │ stmdbge r6, {r1, r2, r5, r9, sl} │ │ │ │ orreq lr, r2, #3072 @ 0xc00 │ │ │ │ @ instruction: 0xf8d3bf54 │ │ │ │ @ instruction: 0xf8d32ae0 │ │ │ │ @ instruction: 0xf7f92af0 │ │ │ │ - @ instruction: 0xf7fbfc3d │ │ │ │ - strtmi fp, [r1], -r8, asr #26 │ │ │ │ + @ instruction: 0xf7fbfc41 │ │ │ │ + strtmi fp, [r1], -fp, asr #26 │ │ │ │ movwcs sl, #2054 @ 0x806 │ │ │ │ movwcc lr, #43469 @ 0xa9cd │ │ │ │ - stc2l 7, cr15, [ip], #992 @ 0x3e0 │ │ │ │ + stc2l 7, cr15, [lr], #992 @ 0x3e0 │ │ │ │ @ instruction: 0xf8d36d33 │ │ │ │ @ instruction: 0xf41220a0 │ │ │ │ @ instruction: 0xf43d6f70 │ │ │ │ ldmdavs fp, {r1, r2, sl, fp, sp, pc}^ │ │ │ │ svcvs 0x0060f413 │ │ │ │ stcge 4, cr15, [r1], {61} @ 0x3d │ │ │ │ @ instruction: 0xf64b9b09 │ │ │ │ - vshl.s64 d22, d24, #0 │ │ │ │ + vbic.i32 d22, #524288 @ 0x00080000 │ │ │ │ stmdbge r6, {r0, r1, r4, r5, r8, sl} │ │ │ │ - bl 0x21e494 │ │ │ │ + bl 0x21e430 │ │ │ │ @ instruction: 0xf8d30383 │ │ │ │ @ instruction: 0xf7fb2a30 │ │ │ │ - stmdacs r0, {r0, r1, r2, r4, r6, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ - ldcge 4, cr15, [r1, #492] @ 0x1ec │ │ │ │ - bllt 0xffdcabdc │ │ │ │ + stmdacs r0, {r0, r1, r3, r4, r6, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ + ldcge 4, cr15, [r3, #492] @ 0x1ec │ │ │ │ + bllt 0xffdcab78 │ │ │ │ svcne 0x0040f5b3 │ │ │ │ strbhi pc, [r5], -r0 @ │ │ │ │ @ instruction: 0xf57b00e5 │ │ │ │ - @ instruction: 0x4621ad1b │ │ │ │ + @ instruction: 0x4621ad1e │ │ │ │ movwcs sl, #2054 @ 0x806 │ │ │ │ movwls r9, #45834 @ 0xb30a │ │ │ │ - blx 0xff18abe6 │ │ │ │ + blx 0xff18ab82 │ │ │ │ @ instruction: 0xf64b9a08 │ │ │ │ - vrsra.s64 d22, d24, #64 │ │ │ │ + vbic.i32 d22, #2048 @ 0x00000800 │ │ │ │ stmdbge r6, {r0, r1, r4, r5, r8, r9} │ │ │ │ - bl 0x19e4d4 │ │ │ │ + bl 0x19e470 │ │ │ │ @ instruction: 0xf8d30382 │ │ │ │ @ instruction: 0xf7f929c0 │ │ │ │ - @ instruction: 0xf7fbfd1d │ │ │ │ - strtmi fp, [r1], -r6, lsl #26 │ │ │ │ + @ instruction: 0xf7fbfd21 │ │ │ │ + strtmi fp, [r1], -r9, lsl #26 │ │ │ │ movwcs sl, #2054 @ 0x806 │ │ │ │ movwls r9, #45834 @ 0xb30a │ │ │ │ - stc2l 7, cr15, [r4, #992]! @ 0x3e0 │ │ │ │ + stc2l 7, cr15, [r6, #992]! @ 0x3e0 │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ - stc2 7, cr15, [r0], {250} @ 0xfa │ │ │ │ - ldcllt 7, cr15, [r9], #1004 @ 0x3ec │ │ │ │ - @ instruction: 0xf8dcf1e9 │ │ │ │ + stc2 7, cr15, [r4], {250} @ 0xfa │ │ │ │ + ldcllt 7, cr15, [ip], #1004 @ 0x3ec │ │ │ │ + @ instruction: 0xf8cef1e9 │ │ │ │ stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ movwls r2, #41728 @ 0xa300 │ │ │ │ @ instruction: 0xf7f8930b │ │ │ │ stmdbge r6, {r0, r3, r5, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf7fa4630 │ │ │ │ - @ instruction: 0xf7fbfc29 │ │ │ │ - strtmi fp, [r1], -sl, ror #25 │ │ │ │ + @ instruction: 0xf7fbfc2d │ │ │ │ + strtmi fp, [r1], -sp, ror #25 │ │ │ │ movwcs sl, #2054 @ 0x806 │ │ │ │ movwls r9, #45834 @ 0xb30a │ │ │ │ stc2 7, cr15, [ip, #992]! @ 0x3e0 │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ - blx 0xfe68ac5a │ │ │ │ - ldcllt 7, cr15, [sp], {251} @ 0xfb │ │ │ │ + blx 0xfe78abf6 │ │ │ │ + stcllt 7, cr15, [r0], #1004 @ 0x3ec │ │ │ │ stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ movwls r2, #41728 @ 0xa300 │ │ │ │ @ instruction: 0xf7f8930b │ │ │ │ - stmdbge r6, {r0, r1, r3, r4, r5, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdbge r6, {r0, r2, r3, r4, r5, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf7fa4630 │ │ │ │ - @ instruction: 0xf7fbfbad │ │ │ │ - @ instruction: 0x4621bcd0 │ │ │ │ + @ instruction: 0xf7fbfbb1 │ │ │ │ + @ instruction: 0x4621bcd3 │ │ │ │ movwcs sl, #2054 @ 0x806 │ │ │ │ movwls r9, #45834 @ 0xb30a │ │ │ │ stc2 7, cr15, [r0, #-992]! @ 0xfffffc20 │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ - blx 0xff98ac8e │ │ │ │ - stcllt 7, cr15, [r3], {251} @ 0xfb │ │ │ │ + blx 0xffa8ac2a │ │ │ │ + stcllt 7, cr15, [r6], {251} @ 0xfb │ │ │ │ stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ movwls r2, #41728 @ 0xa300 │ │ │ │ @ instruction: 0xf7f8930b │ │ │ │ stmdbge r6, {r0, r2, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf7fa4630 │ │ │ │ - @ instruction: 0xf7fbfb93 │ │ │ │ - @ instruction: 0x4621bcb6 │ │ │ │ + @ instruction: 0xf7fbfb97 │ │ │ │ + @ instruction: 0x4621bcb9 │ │ │ │ movwcs sl, #2054 @ 0x806 │ │ │ │ movwcc lr, #43469 @ 0xa9cd │ │ │ │ - blx 0x208acb0 │ │ │ │ + blx 0xfe18ac4c │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ movwls r2, #37634 @ 0x9302 │ │ │ │ - ldc2 7, cr15, [r4, #1000]! @ 0x3e8 │ │ │ │ + ldc2 7, cr15, [r8, #1000]! @ 0x3e8 │ │ │ │ @ instruction: 0xf47b2800 │ │ │ │ - movwcs sl, #11538 @ 0x2d12 │ │ │ │ + movwcs sl, #11540 @ 0x2d14 │ │ │ │ stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ strcc lr, [r9, #-2509] @ 0xfffff633 │ │ │ │ @ instruction: 0xf7f8950b │ │ │ │ - blls 0x30c3d8 │ │ │ │ - ldrvs pc, [r8, #1611]! @ 0x64b │ │ │ │ + blls 0x30c384 │ │ │ │ + ldrvs pc, [r8, #-1611]! @ 0xfffff9b5 │ │ │ │ ldreq pc, [r3, #-704]! @ 0xfffffd40 │ │ │ │ orreq lr, r3, #5120 @ 0x1400 │ │ │ │ ssatcs pc, #17, r3, asr #17 @ │ │ │ │ stmdbge r6, {r8, r9, sp} │ │ │ │ @ instruction: 0xf7f94630 │ │ │ │ - stmdacs r0, {r0, r1, r5, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ - blge 0xfe449e04 │ │ │ │ - ldcllt 7, cr15, [r7], #1004 @ 0x3ec │ │ │ │ + stmdacs r0, {r0, r1, r2, r5, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ + blge 0xfe489da0 │ │ │ │ + ldcllt 7, cr15, [r9], #1004 @ 0x3ec │ │ │ │ stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ movwls r2, #41728 @ 0xa300 │ │ │ │ @ instruction: 0xf7f8930b │ │ │ │ stmdbge r6, {r0, r2, r3, r6, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf7fa4630 │ │ │ │ - @ instruction: 0xf7fbfc05 │ │ │ │ - @ instruction: 0x4621bc7e │ │ │ │ + @ instruction: 0xf7fbfc09 │ │ │ │ + strtmi fp, [r1], -r1, lsl #25 │ │ │ │ stmib sp, {r1, r2, fp, sp, pc}^ │ │ │ │ @ instruction: 0xf7f8330a │ │ │ │ stmdbge r6, {r0, r4, r5, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf7fa4630 │ │ │ │ - @ instruction: 0xf7fbfb91 │ │ │ │ - @ instruction: 0x4621bc72 │ │ │ │ + @ instruction: 0xf7fbfb95 │ │ │ │ + @ instruction: 0x4621bc75 │ │ │ │ movwcs sl, #2054 @ 0x806 │ │ │ │ movwls r9, #45834 @ 0xb30a │ │ │ │ stc2l 7, cr15, [r2], {248} @ 0xf8 │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ - blx 0xfea0ad4a │ │ │ │ - stcllt 7, cr15, [r5], #-1004 @ 0xfffffc14 │ │ │ │ + blx 0xfeb0ace6 │ │ │ │ + stcllt 7, cr15, [r8], #-1004 @ 0xfffffc14 │ │ │ │ stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ movwls r9, #45834 @ 0xb30a │ │ │ │ ldc2 7, cr15, [r6], #992 @ 0x3e0 │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ - blx 0xff48ad60 │ │ │ │ - mrrclt 7, 15, pc, r9, cr11 @ │ │ │ │ + blx 0xff58acfc │ │ │ │ + mrrclt 7, 15, pc, ip, cr11 @ │ │ │ │ vaddl.s8 q9, d16, d0 │ │ │ │ addmi r0, r2, #2 │ │ │ │ - stmge sp, {r2, r3, r4, r5, r6, sl, ip, sp, lr, pc} │ │ │ │ + stmge pc, {r2, r3, r4, r5, r6, sl, ip, sp, lr, pc} @ │ │ │ │ smlabtcc r6, sp, r9, lr │ │ │ │ stmdbge r6, {r4, r5, r9, sl, lr} │ │ │ │ strls r2, [r9, #-768] @ 0xfffffd00 │ │ │ │ movwcc lr, #43469 @ 0xa9cd │ │ │ │ movwls r2, #33538 @ 0x8302 │ │ │ │ - @ instruction: 0xff5cf7fa │ │ │ │ + @ instruction: 0xff60f7fa │ │ │ │ @ instruction: 0xf43c2800 │ │ │ │ - @ instruction: 0xf7fba87e │ │ │ │ - strtmi fp, [r1], -lr, lsr #25 │ │ │ │ + @ instruction: 0xf7fba880 │ │ │ │ + @ instruction: 0x4621bcb0 │ │ │ │ movwcs sl, #2054 @ 0x806 │ │ │ │ movwls r9, #45834 @ 0xb30a │ │ │ │ - stc2 7, cr15, [r0, #-992]! @ 0xfffffc20 │ │ │ │ + stc2 7, cr15, [r2, #-992]! @ 0xfffffc20 │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ - blx 0xffc8ada8 │ │ │ │ - ldclt 7, cr15, [r5], #-1004 @ 0xfffffc14 │ │ │ │ + blx 0xffd8ad44 │ │ │ │ + ldclt 7, cr15, [r8], #-1004 @ 0xfffffc14 │ │ │ │ stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ andls r9, fp, #-1610612736 @ 0xa0000000 │ │ │ │ stc2l 7, cr15, [r8], #-992 @ 0xfffffc20 │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ - blx 0xfe88adc0 │ │ │ │ - stclt 7, cr15, [r9], #-1004 @ 0xfffffc14 │ │ │ │ + blx 0xfe98ad5c │ │ │ │ + stclt 7, cr15, [ip], #-1004 @ 0xfffffc14 │ │ │ │ stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ @ instruction: 0xf7f8330a │ │ │ │ - stmdbge r6, {r0, r4, r5, r6, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ + stmdbge r6, {r0, r2, r4, r5, r6, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ movwcs r4, #9776 @ 0x2630 │ │ │ │ @ instruction: 0xf7fa9309 │ │ │ │ - stmdacs r0, {r0, r2, r6, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ - stcge 4, cr15, [r5], {123} @ 0x7b │ │ │ │ + stmdacs r0, {r0, r3, r6, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ + stcge 4, cr15, [r7], {123} @ 0x7b │ │ │ │ strtmi r2, [r1], -r2, lsl #6 │ │ │ │ stmib sp, {r1, r2, fp, sp, pc}^ │ │ │ │ strls r3, [fp, #-1289] @ 0xfffffaf7 │ │ │ │ - stc2 7, cr15, [ip, #-992]! @ 0xfffffc20 │ │ │ │ + ldc2 7, cr15, [r0, #-992]! @ 0xfffffc20 │ │ │ │ @ instruction: 0xf64b9b08 │ │ │ │ - vshl.s64 d22, d24, #0 │ │ │ │ - bl 0x20e2e4 │ │ │ │ + vbic.i32 d22, #524288 @ 0x00080000 │ │ │ │ + bl 0x20e280 │ │ │ │ @ instruction: 0xf8d30383 │ │ │ │ movwcs r2, #1872 @ 0x750 │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ - ldc2 7, cr15, [r6, #-996] @ 0xfffffc1c │ │ │ │ + ldc2 7, cr15, [sl, #-996] @ 0xfffffc1c │ │ │ │ @ instruction: 0xf43d2800 │ │ │ │ @ instruction: 0xf7fbac7f │ │ │ │ - strtmi fp, [r1], -sl, ror #24 │ │ │ │ + strtmi fp, [r1], -ip, ror #24 │ │ │ │ movwcs sl, #2054 @ 0x806 │ │ │ │ stmib sp, {r0, r1, r3, r8, sl, ip, pc}^ │ │ │ │ @ instruction: 0xf7f83309 │ │ │ │ - vpmax.s8 , q14, │ │ │ │ - vbic.i32 d16, #2048 @ 0x00000800 │ │ │ │ - bls 0x2cdb18 │ │ │ │ + @ instruction: 0xf64bfac3 │ │ │ │ + vrsra.s64 d23, d24, #64 │ │ │ │ + bls 0x2cdab4 │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ eorcs pc, r2, r3, asr r8 @ │ │ │ │ - ldc2 7, cr15, [sl, #1000]! @ 0x3e8 │ │ │ │ + ldc2 7, cr15, [lr, #1000]! @ 0x3e8 │ │ │ │ @ instruction: 0xf47b2800 │ │ │ │ - @ instruction: 0xf64bac54 │ │ │ │ - vshl.s64 d22, d24, #0 │ │ │ │ + @ instruction: 0xf64bac56 │ │ │ │ + vbic.i32 d22, #524288 @ 0x00080000 │ │ │ │ @ instruction: 0xf7ff0533 │ │ │ │ stmdage r6, {r0, r1, r4, r5, r6, fp, ip, sp, pc} │ │ │ │ movwls r4, #42529 @ 0xa621 │ │ │ │ @ instruction: 0xf7f8930b │ │ │ │ msreq CPSR_, #13056 @ 0x3300 │ │ │ │ - blge 0xff70a468 │ │ │ │ + blge 0xff7ca404 │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ - @ instruction: 0xf978f7fa │ │ │ │ - bllt 0xff5cae74 │ │ │ │ + @ instruction: 0xf97cf7fa │ │ │ │ + bllt 0xff68ae10 │ │ │ │ stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ @ instruction: 0xf7f8330a │ │ │ │ stmdbge r6, {r0, r1, r6, r9, fp, ip, sp, lr, pc} │ │ │ │ movwcs r4, #9776 @ 0x2630 │ │ │ │ @ instruction: 0xf7f99308 │ │ │ │ - stmdacs r0, {r0, r6, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ - blge 0x1349f9c │ │ │ │ - stclt 7, cr15, [sp], #-1004 @ 0xfffffc14 │ │ │ │ + stmdacs r0, {r0, r2, r6, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ + blge 0x1349f38 │ │ │ │ + stclt 7, cr15, [pc], #-1004 @ 0xcca5c │ │ │ │ stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ movwls r2, #41728 @ 0xa300 │ │ │ │ @ instruction: 0xf7f8930b │ │ │ │ stmdbge r6, {r0, r1, r4, r5, r6, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf7f94630 │ │ │ │ - @ instruction: 0xf7fbffb9 │ │ │ │ - @ instruction: 0x4621bbb4 │ │ │ │ + @ instruction: 0xf7fbffbd │ │ │ │ + @ instruction: 0x4621bbb7 │ │ │ │ movwcs sl, #2054 @ 0x806 │ │ │ │ movwls r9, #45834 @ 0xb30a │ │ │ │ - blx 0xffa8aeb6 │ │ │ │ + blx 0xffa8ae52 │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ - @ instruction: 0xff8cf7f9 │ │ │ │ - bllt 0xfeacaecc │ │ │ │ + @ instruction: 0xff90f7f9 │ │ │ │ + bllt 0xfeb8ae68 │ │ │ │ stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ movwls r2, #41728 @ 0xa300 │ │ │ │ @ instruction: 0xf7f8930b │ │ │ │ stmdbge r6, {r0, r3, r4, r6, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf7f94630 │ │ │ │ - @ instruction: 0xf7fbffdf │ │ │ │ - @ instruction: 0x4621bb9a │ │ │ │ + @ instruction: 0xf7fbffe3 │ │ │ │ + @ instruction: 0x4621bb9d │ │ │ │ movwcs sl, #2054 @ 0x806 │ │ │ │ movwls r9, #45834 @ 0xb30a │ │ │ │ - blx 0xff40aeea │ │ │ │ + blx 0xff40ae86 │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ - @ instruction: 0xffb2f7f9 │ │ │ │ - bllt 0xfe44af00 │ │ │ │ + @ instruction: 0xffb6f7f9 │ │ │ │ + bllt 0xfe50ae9c │ │ │ │ stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ movwls r9, #45834 @ 0xb30a │ │ │ │ - blx 0xff88af02 │ │ │ │ + blx 0xff88ae9e │ │ │ │ @ instruction: 0xf57b0323 │ │ │ │ - stmdbge r6, {r0, r1, r7, r8, r9, fp, sp, pc} │ │ │ │ + stmdbge r6, {r1, r2, r7, r8, r9, fp, sp, pc} │ │ │ │ @ instruction: 0xf7f94630 │ │ │ │ - @ instruction: 0xf7fbff63 │ │ │ │ - stmdage r6, {r1, r2, r3, r4, r5, r6, r8, r9, fp, ip, sp, pc} │ │ │ │ + @ instruction: 0xf7fbff67 │ │ │ │ + stmdage r6, {r0, r7, r8, r9, fp, ip, sp, pc} │ │ │ │ movwls r4, #42529 @ 0xa621 │ │ │ │ @ instruction: 0xf7f8930b │ │ │ │ msreq CPSR_, #211968 @ 0x33c00 │ │ │ │ - blge 0x1e0a530 │ │ │ │ + blge 0x1eca4cc │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ - @ instruction: 0xffd4f7f9 │ │ │ │ - bllt 0x1ccaf3c │ │ │ │ + @ instruction: 0xffd8f7f9 │ │ │ │ + bllt 0x1d8aed8 │ │ │ │ stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ movwls r2, #41728 @ 0xa300 │ │ │ │ @ instruction: 0xf7f8930b │ │ │ │ stmdbge r6, {r0, r5, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf7f94630 │ │ │ │ - @ instruction: 0xf7fbffe7 │ │ │ │ - strtmi fp, [r1], -r2, ror #22 │ │ │ │ + @ instruction: 0xf7fbffeb │ │ │ │ + strtmi fp, [r1], -r5, ror #22 │ │ │ │ movwcs sl, #2054 @ 0x806 │ │ │ │ movwls r9, #45834 @ 0xb30a │ │ │ │ - blx 0xfe60af5a │ │ │ │ + blx 0xfe60aef6 │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ - @ instruction: 0xffbaf7f9 │ │ │ │ - bllt 0x164af70 │ │ │ │ + @ instruction: 0xffbef7f9 │ │ │ │ + bllt 0x170af0c │ │ │ │ stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ @ instruction: 0xf7f8330a │ │ │ │ stmdbge r6, {r0, r2, r6, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ movwcs r4, #9776 @ 0x2630 │ │ │ │ @ instruction: 0xf7f99308 │ │ │ │ - stmdacs r0, {r0, r3, r5, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ - bge 0xff3ca098 │ │ │ │ - bllt 0xfeccaf94 │ │ │ │ + stmdacs r0, {r0, r2, r3, r5, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ + bge 0xff3ca034 │ │ │ │ + bllt 0xfed4af30 │ │ │ │ stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ @ instruction: 0xf7f8330a │ │ │ │ - blls 0x34be7c │ │ │ │ + blls 0x34be18 │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ @ instruction: 0xf7fa9305 │ │ │ │ - blls 0x24b4b8 │ │ │ │ + blls 0x24b464 │ │ │ │ @ instruction: 0xf43d2800 │ │ │ │ @ instruction: 0xf7fbab9b │ │ │ │ - vpadd.i8 d27, d26, d12 │ │ │ │ - vsubl.s8 q11, d0, d25 │ │ │ │ + vpadd.i8 d27, d26, d14 │ │ │ │ + vmlal.s , d16, d1[2] │ │ │ │ movwcs r0, #523 @ 0x20b │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ - blx 0xfe68afca │ │ │ │ + blx 0xfe78af66 │ │ │ │ @ instruction: 0xf43e2800 │ │ │ │ @ instruction: 0xf7fbacd5 │ │ │ │ - strtmi fp, [r1], -lr, lsl #23 │ │ │ │ + @ instruction: 0x4621bb90 │ │ │ │ movwcs sl, #2054 @ 0x806 │ │ │ │ movwcc lr, #43469 @ 0xa9cd │ │ │ │ @ instruction: 0xf992f7f8 │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ movwls r2, #33538 @ 0x8302 │ │ │ │ - blx 0xff80afe8 │ │ │ │ + blx 0xff90af84 │ │ │ │ @ instruction: 0xf43d2800 │ │ │ │ @ instruction: 0xf7fbabd5 │ │ │ │ - @ instruction: 0x4621bb7c │ │ │ │ + @ instruction: 0x4621bb7e │ │ │ │ movwcs sl, #2054 @ 0x806 │ │ │ │ movwcc lr, #43469 @ 0xa9cd │ │ │ │ @ instruction: 0xf980f7f8 │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ movwls r2, #33538 @ 0x8302 │ │ │ │ - blx 0x200b00c │ │ │ │ + blx 0xfe10afa8 │ │ │ │ @ instruction: 0xf43d2800 │ │ │ │ @ instruction: 0xf7fbaa51 │ │ │ │ - @ instruction: 0xf404bb6a │ │ │ │ + @ instruction: 0xf404bb6c │ │ │ │ @ instruction: 0xf5b31340 │ │ │ │ @ instruction: 0xf0001f40 │ │ │ │ strtmi r8, [r1], -sl, lsr #11 │ │ │ │ movwcs sl, #2054 @ 0x806 │ │ │ │ movwls r9, #45834 @ 0xb30a │ │ │ │ - @ instruction: 0xf94ef7f8 │ │ │ │ + @ instruction: 0xf950f7f8 │ │ │ │ @ instruction: 0xf64b9a08 │ │ │ │ - vrsra.s64 d22, d24, #64 │ │ │ │ + vbic.i32 d22, #2048 @ 0x00000800 │ │ │ │ stmdbge r6, {r0, r1, r4, r5, r8, r9} │ │ │ │ - bl 0x19e91c │ │ │ │ + bl 0x19e8b8 │ │ │ │ @ instruction: 0xf8d30382 │ │ │ │ @ instruction: 0xf7f92ab0 │ │ │ │ - @ instruction: 0xf7fbf9d7 │ │ │ │ - strtmi fp, [r1], -r2, ror #21 │ │ │ │ + @ instruction: 0xf7fbf9db │ │ │ │ + strtmi fp, [r1], -r5, ror #21 │ │ │ │ movwcs sl, #2054 @ 0x806 │ │ │ │ movwls r9, #45834 @ 0xb30a │ │ │ │ - blx 0x60b05a │ │ │ │ + blx 0x60aff6 │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ - @ instruction: 0xffdaf7f9 │ │ │ │ - blt 0xff64b070 │ │ │ │ + @ instruction: 0xffdef7f9 │ │ │ │ + blt 0xff70b00c │ │ │ │ vmlal.u8 q8, d20, d19 │ │ │ │ @ instruction: 0xf0030242 │ │ │ │ vsubw.u8 q8, q2, d8 │ │ │ │ tstmi r3, #-1073741824 @ 0xc0000000 │ │ │ │ vrsubhn.i16 d16, q2, q8 │ │ │ │ @ instruction: 0xf1004281 │ │ │ │ stmib sp, {r2, r6, r9, pc}^ │ │ │ │ movwcs r3, #262 @ 0x106 │ │ │ │ stmdbge r6, {r1, r3, r8, r9, ip, pc} │ │ │ │ @ instruction: 0xf64b930b │ │ │ │ - vrsra.s64 d22, d24, #64 │ │ │ │ + vbic.i32 d22, #2048 @ 0x00000800 │ │ │ │ andls r0, r8, #-872415232 @ 0xcc000000 │ │ │ │ orreq lr, r2, #3072 @ 0xc00 │ │ │ │ strls r4, [r9, #-1584] @ 0xfffff9d0 │ │ │ │ mrrccs 8, 13, pc, r0, cr3 @ │ │ │ │ - ldc2l 7, cr15, [r8], #1000 @ 0x3e8 │ │ │ │ + ldc2l 7, cr15, [ip], #1000 @ 0x3e8 │ │ │ │ @ instruction: 0xf43d2800 │ │ │ │ @ instruction: 0xf7fbae7f │ │ │ │ - @ instruction: 0xf5b3bb1c │ │ │ │ + @ instruction: 0xf5b3bb1e │ │ │ │ @ instruction: 0xf0001f40 │ │ │ │ strtmi r8, [r1], -ip, ror #9 │ │ │ │ movwcs sl, #2054 @ 0x806 │ │ │ │ movwls r9, #45834 @ 0xb30a │ │ │ │ - @ instruction: 0xf902f7f8 │ │ │ │ + @ instruction: 0xf904f7f8 │ │ │ │ @ instruction: 0xf64b9a08 │ │ │ │ - vrsra.s64 d22, d24, #64 │ │ │ │ + vbic.i32 d22, #2048 @ 0x00000800 │ │ │ │ stmdbge r6, {r0, r1, r4, r5, r8, r9} │ │ │ │ - bl 0x19e9b4 │ │ │ │ + bl 0x19e950 │ │ │ │ @ instruction: 0xf8d30382 │ │ │ │ @ instruction: 0xf7f92b50 │ │ │ │ - @ instruction: 0xf7fbf98b │ │ │ │ - @ instruction: 0x4621ba96 │ │ │ │ + @ instruction: 0xf7fbf98f │ │ │ │ + @ instruction: 0x4621ba99 │ │ │ │ movwls sl, #43014 @ 0xa806 │ │ │ │ @ instruction: 0xf7f8930b │ │ │ │ msreq CPSR_c, #946176 @ 0xe7000 │ │ │ │ - bge 0xfe40a700 │ │ │ │ + bge 0xfe4ca69c │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ - @ instruction: 0xff6cf7f9 │ │ │ │ - blt 0xfe2cb10c │ │ │ │ + @ instruction: 0xff70f7f9 │ │ │ │ + blt 0xfe38b0a8 │ │ │ │ stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ movwls r9, #45834 @ 0xb30a │ │ │ │ - blx 0xff70b10c │ │ │ │ + blx 0xff70b0a8 │ │ │ │ @ instruction: 0xf57b0325 │ │ │ │ - stmdbge r6, {r0, r2, r3, r4, r5, r6, r9, fp, sp, pc} │ │ │ │ + stmdbge r6, {r7, r9, fp, sp, pc} │ │ │ │ @ instruction: 0xf7f94630 │ │ │ │ - @ instruction: 0xf7fbfe9d │ │ │ │ - @ instruction: 0x4621ba78 │ │ │ │ + @ instruction: 0xf7fbfea1 │ │ │ │ + @ instruction: 0x4621ba7b │ │ │ │ movwls sl, #43014 @ 0xa806 │ │ │ │ @ instruction: 0xf7f8930b │ │ │ │ msreq CPSR_xc, #823296 @ 0xc9000 │ │ │ │ - bge 0x1c8a73c │ │ │ │ + bge 0x1d4a6d8 │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ - @ instruction: 0xff8ef7f9 │ │ │ │ - blt 0x1b4b148 │ │ │ │ + @ instruction: 0xff92f7f9 │ │ │ │ + blt 0x1c0b0e4 │ │ │ │ stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ movwls r2, #41728 @ 0xa300 │ │ │ │ @ instruction: 0xf7f8930b │ │ │ │ stmdbge r6, {r0, r1, r3, r4, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf7f94630 │ │ │ │ - @ instruction: 0xf7fbffa1 │ │ │ │ - @ instruction: 0x4621ba5c │ │ │ │ + @ instruction: 0xf7fbffa5 │ │ │ │ + @ instruction: 0x4621ba5f │ │ │ │ movwcs sl, #2054 @ 0x806 │ │ │ │ movwls r9, #45834 @ 0xb30a │ │ │ │ - blx 0xfe48b164 │ │ │ │ + blx 0xfe48b100 │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ - @ instruction: 0xff74f7f9 │ │ │ │ - blt 0x14cb17c │ │ │ │ + @ instruction: 0xff78f7f9 │ │ │ │ + blt 0x158b118 │ │ │ │ stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ movwcs r9, #773 @ 0x305 │ │ │ │ stmib sp, {r0, r1, r3, r8, sl, ip, pc}^ │ │ │ │ @ instruction: 0xf7f83309 │ │ │ │ - fldmdbxvs r2!, {d15-d49} @ Deprecated │ │ │ │ + fldmdbxvs r2!, {d15-d51} @ Deprecated │ │ │ │ @ instruction: 0xf8d24630 │ │ │ │ @ instruction: 0xf41110a0 │ │ │ │ @ instruction: 0xf43d6f70 │ │ │ │ ldmdavs r2, {r1, r2, r5, r7, r9, fp, sp, pc}^ │ │ │ │ svcvs 0x0060f412 │ │ │ │ - bge 0xfe94a2b0 │ │ │ │ - andne pc, r1, #68157440 @ 0x4100000 │ │ │ │ + bge 0xfe94a24c │ │ │ │ + adceq pc, r1, #68157440 @ 0x4100000 │ │ │ │ andeq pc, ip, #192, 4 │ │ │ │ stmdbge r6, {r0, r2, r8, r9, fp, ip, pc} │ │ │ │ - blx 0x120b1b2 │ │ │ │ + blx 0x130b14e │ │ │ │ @ instruction: 0xf47b2800 │ │ │ │ - @ instruction: 0xf7fdaa9a │ │ │ │ + @ instruction: 0xf7fdaa9c │ │ │ │ @ instruction: 0x4621ba94 │ │ │ │ movwcs sl, #2054 @ 0x806 │ │ │ │ movwcc lr, #43469 @ 0xa9cd │ │ │ │ - blx 0xfee8b1c4 │ │ │ │ + blx 0xfee8b160 │ │ │ │ strtmi lr, [r1], -r7, ror #13 │ │ │ │ movwcs sl, #2054 @ 0x806 │ │ │ │ movwcc lr, #43469 @ 0xa9cd │ │ │ │ - blx 0xfe58b1d4 │ │ │ │ + blx 0xfe58b170 │ │ │ │ stmdbge r6, {r0, r3, r8, r9, fp, ip, pc} │ │ │ │ movwls r4, #22064 @ 0x5630 │ │ │ │ - @ instruction: 0xfffaf7f9 │ │ │ │ + @ instruction: 0xfffef7f9 │ │ │ │ stmdacs r0, {r0, r2, r8, r9, fp, ip, pc} │ │ │ │ - ldmge sp!, {r2, r3, r4, r5, sl, ip, sp, lr, pc}^ │ │ │ │ - blt 0x204b1f8 │ │ │ │ + ldmge lr!, {r2, r3, r4, r5, sl, ip, sp, lr, pc}^ │ │ │ │ + blt 0x20cb194 │ │ │ │ stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ @ instruction: 0xf7f8330a │ │ │ │ @ instruction: 0xe7ebfa9b │ │ │ │ stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ movwls r2, #41728 @ 0xa300 │ │ │ │ @ instruction: 0xf7f8930b │ │ │ │ stmdbge r6, {r0, r1, r3, r4, r5, r9, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf7f94630 │ │ │ │ - @ instruction: 0xf7fbfec1 │ │ │ │ - @ instruction: 0x4621b9fc │ │ │ │ + @ instruction: 0xf7fbfec5 │ │ │ │ + @ instruction: 0x4621b9ff │ │ │ │ movwcs sl, #2054 @ 0x806 │ │ │ │ movwcc lr, #43469 @ 0xa9cd │ │ │ │ - blx 0xc8b224 │ │ │ │ + blx 0xc8b1c0 │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ - mrc2 7, 4, pc, cr4, cr9, {7} │ │ │ │ - stmiblt pc!, {r0, r1, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ @ │ │ │ │ + mrc2 7, 4, pc, cr8, cr9, {7} │ │ │ │ + ldmiblt r2!, {r0, r1, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ @ instruction: 0xf7f7330a │ │ │ │ - stmdbge r6, {r0, r1, r2, r4, r5, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdbge r6, {r0, r1, r3, r4, r5, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ movwcs r4, #5680 @ 0x1630 │ │ │ │ @ instruction: 0xf7fa9309 │ │ │ │ - stmdacs r0, {r0, r2, r3, r5, r6, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ - bge 0x13ca45c │ │ │ │ - ldrvs pc, [r8, #1611]! @ 0x64b │ │ │ │ + stmdacs r0, {r0, r4, r5, r6, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ + bge 0x144a3f8 │ │ │ │ + ldrvs pc, [r8, #-1611]! @ 0xfffff9b5 │ │ │ │ ldreq pc, [r3, #-704]! @ 0xfffffd40 │ │ │ │ svclt 0x008af7fe │ │ │ │ stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ movwcs r9, #773 @ 0x305 │ │ │ │ stmib sp, {r0, r1, r3, r8, sl, ip, pc}^ │ │ │ │ @ instruction: 0xf7f83309 │ │ │ │ - vldmdbvs r2!, {s30-s238} │ │ │ │ + vldmdbvs r2!, {s30-s242} │ │ │ │ @ instruction: 0xf8d24630 │ │ │ │ @ instruction: 0xf41110a0 │ │ │ │ @ instruction: 0xf43c6f70 │ │ │ │ - ldmdavs r2, {r0, r4, r5, r7, fp, sp, pc}^ │ │ │ │ + ldmdavs r2, {r1, r4, r5, r7, fp, sp, pc}^ │ │ │ │ svcvs 0x0060f412 │ │ │ │ - stmiage ip!, {r2, r3, r4, r5, sl, ip, sp, lr, pc} │ │ │ │ - adcsmi pc, sp, #268435460 @ 0x10000004 │ │ │ │ + stmiage sp!, {r2, r3, r4, r5, sl, ip, sp, lr, pc} │ │ │ │ + subsmi pc, sp, #268435460 @ 0x10000004 │ │ │ │ andeq pc, ip, #192, 4 │ │ │ │ stmdbge r6, {r0, r2, r8, r9, fp, ip, pc} │ │ │ │ - blx 0xff48b29c │ │ │ │ + blx 0xff58b238 │ │ │ │ @ instruction: 0xf47b2800 │ │ │ │ - @ instruction: 0xf7fcaa24 │ │ │ │ - @ instruction: 0x4621b89f │ │ │ │ + @ instruction: 0xf7fcaa26 │ │ │ │ + strtmi fp, [r1], -r0, lsr #17 │ │ │ │ movwls sl, #43014 @ 0xa806 │ │ │ │ @ instruction: 0xf7f8930b │ │ │ │ msreq CPSR_x, #28672 @ 0x7000 │ │ │ │ - stmibge ip!, {r0, r1, r3, r4, r5, r6, r8, sl, ip, sp, lr, pc} │ │ │ │ + stmibge pc!, {r0, r1, r3, r4, r5, r6, r8, sl, ip, sp, lr, pc} @ │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ - mcr2 7, 2, pc, cr12, cr9, {7} @ │ │ │ │ - stmiblt r7!, {r0, r1, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + mrc2 7, 2, pc, cr0, cr9, {7} │ │ │ │ + stmiblt sl!, {r0, r1, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ strls r2, [fp, #-768] @ 0xfffffd00 │ │ │ │ movwcc lr, #39373 @ 0x99cd │ │ │ │ - @ instruction: 0xf86af7f8 │ │ │ │ - msreq CPSR_f, #76, 4 @ 0xc0000004 │ │ │ │ + @ instruction: 0xf86cf7f8 │ │ │ │ + @ instruction: 0x73a8f64b │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ stclt 7, cr15, [r9, #1016] @ 0x3f8 │ │ │ │ stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ strls r2, [fp, #-768] @ 0xfffffd00 │ │ │ │ movwcc lr, #39373 @ 0x99cd │ │ │ │ - @ instruction: 0xf85cf7f8 │ │ │ │ - movweq pc, #33356 @ 0x824c @ │ │ │ │ + @ instruction: 0xf85ef7f8 │ │ │ │ + orrvc pc, r8, #78643200 @ 0x4b00000 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ ldcllt 7, cr15, [fp, #-1016]! @ 0xfffffc08 │ │ │ │ stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ movwls r2, #41728 @ 0xa300 │ │ │ │ @ instruction: 0xf7f8930b │ │ │ │ stmdbge r6, {r0, r2, r3, r4, r5, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf7f94630 │ │ │ │ - @ instruction: 0xf7fbfe63 │ │ │ │ - @ instruction: 0x4621b97e │ │ │ │ + @ instruction: 0xf7fbfe67 │ │ │ │ + strtmi fp, [r1], -r1, lsl #19 │ │ │ │ movwcs sl, #2054 @ 0x806 │ │ │ │ movwcc lr, #43469 @ 0xa9cd │ │ │ │ - @ instruction: 0xff46f7f7 │ │ │ │ + @ instruction: 0xff4af7f7 │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ movwls r2, #37633 @ 0x9301 │ │ │ │ - blx 0xfe78b334 │ │ │ │ + blx 0xfe88b2d0 │ │ │ │ @ instruction: 0xf47b2800 │ │ │ │ - @ instruction: 0xf64ba9da │ │ │ │ - vshl.s64 d22, d24, #0 │ │ │ │ + @ instruction: 0xf64ba9dc │ │ │ │ + vbic.i32 d22, #524288 @ 0x00080000 │ │ │ │ @ instruction: 0xf7fe0533 │ │ │ │ @ instruction: 0xf5b3be40 │ │ │ │ @ instruction: 0xf0001f40 │ │ │ │ @ instruction: 0x462183b6 │ │ │ │ movwcs sl, #2054 @ 0x806 │ │ │ │ movwls r9, #45834 @ 0xb30a │ │ │ │ - @ instruction: 0xffbaf7f7 │ │ │ │ + @ instruction: 0xffbcf7f7 │ │ │ │ @ instruction: 0xf64b9a08 │ │ │ │ - vrsra.s64 d22, d24, #64 │ │ │ │ + vbic.i32 d22, #2048 @ 0x00000800 │ │ │ │ stmdbge r6, {r0, r1, r4, r5, r8, r9} │ │ │ │ - bl 0x19ec44 │ │ │ │ + bl 0x19ebe0 │ │ │ │ @ instruction: 0xf8d30382 │ │ │ │ @ instruction: 0xf7f92b20 │ │ │ │ - @ instruction: 0xf7fbf843 │ │ │ │ - strtmi fp, [r1], -lr, asr #18 │ │ │ │ + @ instruction: 0xf7fbf847 │ │ │ │ + @ instruction: 0x4621b951 │ │ │ │ movwcs sl, #2054 @ 0x806 │ │ │ │ movwcc lr, #43469 @ 0xa9cd │ │ │ │ - @ instruction: 0xf8acf7f8 │ │ │ │ + @ instruction: 0xf8aef7f8 │ │ │ │ @ instruction: 0xf64a230d │ │ │ │ - vsubl.s8 , d0, d9 │ │ │ │ + vsubl.s8 q10, d16, d25 │ │ │ │ rscsvs r0, r3, fp, lsl #4 │ │ │ │ movwcs r4, #1584 @ 0x630 │ │ │ │ @ instruction: 0xf7faa906 │ │ │ │ - stmdacs r0, {r0, r1, r3, r5, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r1, r2, r3, r5, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ stcge 4, cr15, [r5], #-240 @ 0xffffff10 │ │ │ │ - stmiblt r3!, {r0, r1, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + stmiblt r5!, {r0, r1, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ movwls r2, #41728 @ 0xa300 │ │ │ │ @ instruction: 0xf7f8930b │ │ │ │ stmdbge r6, {r0, r3, r5, r6, r8, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf7f94630 │ │ │ │ - @ instruction: 0xf7fbfeef │ │ │ │ - strtmi fp, [r1], -sl, lsr #18 │ │ │ │ + @ instruction: 0xf7fbfef3 │ │ │ │ + strtmi fp, [r1], -sp, lsr #18 │ │ │ │ stmib sp, {r1, r2, fp, sp, pc}^ │ │ │ │ @ instruction: 0xf7f8550a │ │ │ │ stmdbge r6, {r0, r2, r3, r4, r6, r8, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf7f94630 │ │ │ │ - @ instruction: 0xf7fbfec3 │ │ │ │ - @ instruction: 0x4621b91e │ │ │ │ + @ instruction: 0xf7fbfec7 │ │ │ │ + strtmi fp, [r1], -r1, lsr #18 │ │ │ │ movwcs sl, #2054 @ 0x806 │ │ │ │ movwcc lr, #43469 @ 0xa9cd │ │ │ │ - @ instruction: 0xf87cf7f8 │ │ │ │ - rsceq pc, r9, #77594624 @ 0x4a00000 │ │ │ │ + @ instruction: 0xf87ef7f8 │ │ │ │ + addeq pc, r9, #77594624 @ 0x4a00000 │ │ │ │ andeq pc, fp, #192, 4 │ │ │ │ stmdbge r6, {r8, r9, sp} │ │ │ │ @ instruction: 0xf7fa4630 │ │ │ │ - stmdacs r0, {r0, r2, r3, r4, r5, r6, r8, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ svcge 0x0043f43d │ │ │ │ - ldmdblt r5!, {r0, r1, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + ldmdblt r7!, {r0, r1, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ movwls r2, #41728 @ 0xa300 │ │ │ │ @ instruction: 0xf7f8930b │ │ │ │ stmdbge r6, {r0, r1, r3, r4, r5, r8, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf7f94630 │ │ │ │ - @ instruction: 0xf7fbfe81 │ │ │ │ - @ instruction: 0x4621b8fc │ │ │ │ + @ instruction: 0xf7fbfe85 │ │ │ │ + @ instruction: 0x4621b8ff │ │ │ │ movwcs sl, #2054 @ 0x806 │ │ │ │ movwls r9, #45834 @ 0xb30a │ │ │ │ @ instruction: 0xf92ef7f8 │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ - mrc2 7, 2, pc, cr4, cr9, {7} │ │ │ │ - stmialt pc!, {r0, r1, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ @ │ │ │ │ + mrc2 7, 2, pc, cr8, cr9, {7} │ │ │ │ + ldmlt r2!, {r0, r1, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ movwls r9, #45834 @ 0xb30a │ │ │ │ @ instruction: 0xf940f7f8 │ │ │ │ @ instruction: 0xf57b0325 │ │ │ │ - stmdbge r6, {r0, r2, r5, r6, r7, fp, sp, pc} │ │ │ │ + stmdbge r6, {r3, r5, r6, r7, fp, sp, pc} │ │ │ │ @ instruction: 0xf7f94630 │ │ │ │ - @ instruction: 0xf7fbfe45 │ │ │ │ - strtmi fp, [r1], -r0, ror #17 │ │ │ │ + @ instruction: 0xf7fbfe49 │ │ │ │ + strtmi fp, [r1], -r3, ror #17 │ │ │ │ movwcs sl, #2054 @ 0x806 │ │ │ │ movwcc lr, #43469 @ 0xa9cd │ │ │ │ @ instruction: 0xff50f7f7 │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ movwls r2, #33537 @ 0x8301 │ │ │ │ - @ instruction: 0xf880f7f9 │ │ │ │ + @ instruction: 0xf884f7f9 │ │ │ │ @ instruction: 0xf43e2800 │ │ │ │ @ instruction: 0xf7fbaef2 │ │ │ │ - stmdage r6, {r1, r3, r4, r5, r8, fp, ip, sp, pc} │ │ │ │ + stmdage r6, {r2, r3, r4, r5, r8, fp, ip, sp, pc} │ │ │ │ movwcs r4, #1569 @ 0x621 │ │ │ │ stmib sp, {r0, r1, r3, r8, sl, ip, pc}^ │ │ │ │ @ instruction: 0xf7f83309 │ │ │ │ - @ instruction: 0x6d33f9c7 │ │ │ │ + @ instruction: 0x6d33f9cb │ │ │ │ @ instruction: 0xf8d34630 │ │ │ │ @ instruction: 0xf41220a0 │ │ │ │ @ instruction: 0xf43e6f70 │ │ │ │ ldmdavs fp, {r4, r5, r6, r8, sl, fp, sp, pc}^ │ │ │ │ svcvs 0x0060f413 │ │ │ │ stclge 4, cr15, [fp, #-248]! @ 0xffffff08 │ │ │ │ - adccc pc, r1, #68157440 @ 0x4100000 │ │ │ │ + subcc pc, r1, #68157440 @ 0x4100000 │ │ │ │ andeq pc, ip, #192, 4 │ │ │ │ stmdbge r6, {r8, r9, sp} │ │ │ │ - @ instruction: 0xf9c4f7f9 │ │ │ │ + @ instruction: 0xf9c8f7f9 │ │ │ │ @ instruction: 0xf47b2800 │ │ │ │ - @ instruction: 0xf7fea91a │ │ │ │ + @ instruction: 0xf7fea91c │ │ │ │ @ instruction: 0xf04fbd5e │ │ │ │ vmull.s8 q8, d16, d0 │ │ │ │ strbmi r0, [r1, #-3074]! @ 0xfffff3fe │ │ │ │ stclge 4, cr15, [ip], #-500 @ 0xfffffe0c │ │ │ │ stmdbge r6, {r0, r1, r2, ip, pc} │ │ │ │ stmib sp, {r4, r5, r9, sl, lr}^ │ │ │ │ strls r3, [r9, #-517] @ 0xfffffdfb │ │ │ │ andcs r2, r1, #0, 6 │ │ │ │ movwcc lr, #43469 @ 0xa9cd │ │ │ │ @ instruction: 0xf7fa9208 │ │ │ │ - blls 0x24c3b4 │ │ │ │ + blls 0x24c360 │ │ │ │ @ instruction: 0xf47b2800 │ │ │ │ - vst2.8 {d10,d12}, [r4], r0 │ │ │ │ + vst2.8 {d10,d12}, [r4], r2 │ │ │ │ @ instruction: 0xf5b202e4 │ │ │ │ @ instruction: 0xf47d0fc4 │ │ │ │ sbcseq sl, fp, fp, asr ip │ │ │ │ andeq pc, r7, #7 │ │ │ │ movweq pc, #32771 @ 0x8003 @ │ │ │ │ tstpeq pc, r8 @ p-variant is OBSOLETE │ │ │ │ vorr.i32 d20, #49920 @ 0x0000c300 │ │ │ │ stmib sp, {r0, r7, r9, lr}^ │ │ │ │ movwcs r3, #262 @ 0x106 │ │ │ │ stmdbge r6, {r1, r3, r8, r9, ip, pc} │ │ │ │ @ instruction: 0xf64b930b │ │ │ │ - vrsra.s64 d22, d24, #64 │ │ │ │ + vbic.i32 d22, #2048 @ 0x00000800 │ │ │ │ andls r0, r8, #-872415232 @ 0xcc000000 │ │ │ │ orreq lr, r2, #3072 @ 0xc00 │ │ │ │ strls r4, [r9, #-1584] @ 0xfffff9d0 │ │ │ │ stclcs 8, cr15, [r0], #-844 @ 0xfffffcb4 │ │ │ │ - blx 0xfee0b534 │ │ │ │ + blx 0xfef0b4d0 │ │ │ │ @ instruction: 0xf43d2800 │ │ │ │ @ instruction: 0xf7fbac3b │ │ │ │ - stmdage r6, {r3, r4, r6, r7, fp, ip, sp, pc} │ │ │ │ + stmdage r6, {r1, r3, r4, r6, r7, fp, ip, sp, pc} │ │ │ │ movwcs r4, #1569 @ 0x621 │ │ │ │ stmib sp, {r0, r1, r3, r8, sl, ip, pc}^ │ │ │ │ @ instruction: 0xf7f83309 │ │ │ │ - @ instruction: 0x6d33f965 │ │ │ │ + @ instruction: 0x6d33f969 │ │ │ │ @ instruction: 0xf8d34630 │ │ │ │ @ instruction: 0xf41220a0 │ │ │ │ @ instruction: 0xf43e6f70 │ │ │ │ ldmdavs fp, {r0, r1, r2, r5, r6, r7, r8, sl, fp, sp, pc}^ │ │ │ │ svcvs 0x0060f413 │ │ │ │ stclge 4, cr15, [r2, #248]! @ 0xf8 │ │ │ │ - subsvc pc, sp, #268435460 @ 0x10000004 │ │ │ │ + rscsvs pc, sp, #268435460 @ 0x10000004 │ │ │ │ andeq pc, ip, #192, 4 │ │ │ │ stmdbge r6, {r8, r9, sp} │ │ │ │ - @ instruction: 0xf962f7f9 │ │ │ │ + @ instruction: 0xf966f7f9 │ │ │ │ @ instruction: 0xf47b2800 │ │ │ │ - @ instruction: 0xf7fea8b8 │ │ │ │ + @ instruction: 0xf7fea8ba │ │ │ │ @ instruction: 0x4621bdd5 │ │ │ │ stmib sp, {r1, r2, fp, sp, pc}^ │ │ │ │ strls r3, [fp, #-1289] @ 0xfffffaf7 │ │ │ │ - @ instruction: 0xf95ef7f8 │ │ │ │ + @ instruction: 0xf962f7f8 │ │ │ │ @ instruction: 0xf64b9b08 │ │ │ │ - vshl.s64 d22, d24, #0 │ │ │ │ - bl 0x20ea80 │ │ │ │ + vbic.i32 d22, #524288 @ 0x00080000 │ │ │ │ + bl 0x20ea1c │ │ │ │ @ instruction: 0xf8d30383 │ │ │ │ @ instruction: 0xf7ff26a0 │ │ │ │ strtmi fp, [r1], -r3, lsr #23 │ │ │ │ stmib sp, {r1, r2, fp, sp, pc}^ │ │ │ │ strls r3, [fp, #-1289] @ 0xfffffaf7 │ │ │ │ - @ instruction: 0xf94cf7f8 │ │ │ │ + @ instruction: 0xf950f7f8 │ │ │ │ @ instruction: 0xf64b9b08 │ │ │ │ - vshl.s64 d22, d24, #0 │ │ │ │ - bl 0x20eaa4 │ │ │ │ + vbic.i32 d22, #524288 @ 0x00080000 │ │ │ │ + bl 0x20ea40 │ │ │ │ @ instruction: 0xf8d30383 │ │ │ │ @ instruction: 0xf7ff2690 │ │ │ │ stmdage r6, {r0, r4, r7, r8, r9, fp, ip, sp, pc} │ │ │ │ movwcs r4, #1569 @ 0x621 │ │ │ │ movwcc lr, #43469 @ 0xa9cd │ │ │ │ mcr2 7, 5, pc, cr12, cr7, {7} @ │ │ │ │ @ instruction: 0x46306d33 │ │ │ │ ldrdcs pc, [r0], r3 @ │ │ │ │ svcvs 0x0070f412 │ │ │ │ svcge 0x004cf43d │ │ │ │ @ instruction: 0xf413685b │ │ │ │ @ instruction: 0xf43d6f60 │ │ │ │ - bls 0x2f9328 │ │ │ │ - @ instruction: 0x63b8f64b │ │ │ │ + bls 0x2f92c4 │ │ │ │ + teqpvs r8, #78643200 @ p-variant is OBSOLETE @ 0x4b00000 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - bl 0x1b7a30 │ │ │ │ + bl 0x1b79cc │ │ │ │ @ instruction: 0xf8d30382 │ │ │ │ @ instruction: 0xf7f92950 │ │ │ │ - stmdacs r0, {r0, r1, r3, r4, fp, ip, sp, lr, pc} │ │ │ │ - stmdage pc!, {r0, r1, r3, r4, r5, r6, sl, ip, sp, lr, pc}^ @ │ │ │ │ + stmdacs r0, {r0, r1, r2, r3, r4, fp, ip, sp, lr, pc} │ │ │ │ + ldmdage r1!, {r0, r1, r3, r4, r5, r6, sl, ip, sp, lr, pc}^ │ │ │ │ svclt 0x0036f7fd │ │ │ │ stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ @ instruction: 0xf7f7330a │ │ │ │ stmdbge r6, {r0, r4, r5, r6, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ movwcs r4, #5680 @ 0x1630 │ │ │ │ @ instruction: 0xf7f89308 │ │ │ │ - stmdacs r0, {r0, r2, r4, r6, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r3, r4, r6, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ ldclge 4, cr15, [r7, #-248] @ 0xffffff08 │ │ │ │ - ldmdalt fp, {r0, r1, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + ldmdalt sp, {r0, r1, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ smlabtcc r6, sp, r9, lr │ │ │ │ stmdbge r6, {r4, r5, r9, sl, lr} │ │ │ │ strls r2, [r9, #-768] @ 0xfffffd00 │ │ │ │ movwcc lr, #43469 @ 0xa9cd │ │ │ │ movwls r2, #33538 @ 0x8302 │ │ │ │ - blx 0xfea0b650 │ │ │ │ + blx 0xfeb0b5ec │ │ │ │ @ instruction: 0xf43b2800 │ │ │ │ - @ instruction: 0xf7fbac1a │ │ │ │ - strmi fp, [r4, #2122] @ 0x84a │ │ │ │ - ldcge 4, cr15, [pc], {123} @ 0x7b │ │ │ │ + @ instruction: 0xf7fbac1c │ │ │ │ + strmi fp, [r4, #2124] @ 0x84c │ │ │ │ + stcge 4, cr15, [r1], #-492 @ 0xfffffe14 │ │ │ │ @ instruction: 0xf64b9509 │ │ │ │ - vshl.s64 d22, d24, #0 │ │ │ │ + vbic.i32 d22, #524288 @ 0x00080000 │ │ │ │ movwls r0, #34099 @ 0x8533 │ │ │ │ orreq lr, r3, #5120 @ 0x1400 │ │ │ │ smlabtcs r6, sp, r9, lr │ │ │ │ andcs r4, r0, #48, 12 @ 0x3000000 │ │ │ │ andls sl, sl, #98304 @ 0x18000 │ │ │ │ @ instruction: 0xf8d3920b │ │ │ │ @ instruction: 0xf7fa2c38 │ │ │ │ - stmdacs r0, {r0, r1, r3, r9, fp, ip, sp, lr, pc} │ │ │ │ - stcge 4, cr15, [sp], {59} @ 0x3b │ │ │ │ - stmdalt pc!, {r0, r1, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} @ │ │ │ │ + stmdacs r0, {r0, r1, r2, r3, r9, fp, ip, sp, lr, pc} │ │ │ │ + stcge 4, cr15, [pc], {59} @ 0x3b │ │ │ │ + ldmdalt r1!, {r0, r1, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ strls r2, [fp, #-768] @ 0xfffffd00 │ │ │ │ movwcc lr, #39373 @ 0x99cd │ │ │ │ - mcr2 7, 4, pc, cr6, cr7, {7} @ │ │ │ │ - tstpeq r8, #76, 4 @ p-variant is OBSOLETE @ 0xc0000004 │ │ │ │ + mcr2 7, 4, pc, cr8, cr7, {7} @ │ │ │ │ + orrsvc pc, r8, #78643200 @ 0x4b00000 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - bllt 0xff1cb6c0 │ │ │ │ + bllt 0xff1cb65c │ │ │ │ smlabtcc r6, sp, r9, lr │ │ │ │ stmdbge r6, {r4, r5, r9, sl, lr} │ │ │ │ strls r2, [r9, #-768] @ 0xfffffd00 │ │ │ │ movwcc lr, #43469 @ 0xa9cd │ │ │ │ movwls r2, #33538 @ 0x8302 │ │ │ │ - blx 0xfe98b6c4 │ │ │ │ + blx 0xfea8b660 │ │ │ │ @ instruction: 0xf43b2800 │ │ │ │ - @ instruction: 0xf7fbabe0 │ │ │ │ - stmdage r6, {r4, fp, ip, sp, pc} │ │ │ │ + @ instruction: 0xf7fbabe2 │ │ │ │ + stmdage r6, {r1, r4, fp, ip, sp, pc} │ │ │ │ movwcs r4, #1569 @ 0x621 │ │ │ │ movwcc lr, #43469 @ 0xa9cd │ │ │ │ mcr2 7, 1, pc, cr10, cr7, {7} @ │ │ │ │ @ instruction: 0x46306d33 │ │ │ │ ldrdcs pc, [r0], r3 @ │ │ │ │ svcvs 0x0070f412 │ │ │ │ - blge 0xfef8a7fc │ │ │ │ + blge 0xfef8a798 │ │ │ │ @ instruction: 0xf413685b │ │ │ │ @ instruction: 0xf43e6f60 │ │ │ │ - bls 0x2f85e4 │ │ │ │ - @ instruction: 0x63b8f64b │ │ │ │ + bls 0x2f8580 │ │ │ │ + teqpvs r8, #78643200 @ p-variant is OBSOLETE @ 0x4b00000 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - bl 0x1b7b34 │ │ │ │ + bl 0x1b7ad0 │ │ │ │ @ instruction: 0xf8d30382 │ │ │ │ @ instruction: 0xf7f828f0 │ │ │ │ - stmdacs r0, {r0, r3, r4, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ - svcge 0x00edf47a │ │ │ │ - bllt 0xfea0b728 │ │ │ │ + stmdacs r0, {r0, r2, r3, r4, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + svcge 0x00eff47a │ │ │ │ + bllt 0xfea0b6c4 │ │ │ │ stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ strcc lr, [r9, #-2509] @ 0xfffff633 │ │ │ │ @ instruction: 0xf7f8950b │ │ │ │ - blls 0x30b98c │ │ │ │ - ldrvs pc, [r8, #1611]! @ 0x64b │ │ │ │ + blls 0x30b938 │ │ │ │ + ldrvs pc, [r8, #-1611]! @ 0xfffff9b5 │ │ │ │ ldreq pc, [r3, #-704]! @ 0xfffffd40 │ │ │ │ orreq lr, r3, #5120 @ 0x1400 │ │ │ │ @ instruction: 0x2740f8d3 │ │ │ │ - bllt 0x1a4b750 │ │ │ │ + bllt 0x1a4b6ec │ │ │ │ stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ strcc lr, [r9, #-2509] @ 0xfffff633 │ │ │ │ @ instruction: 0xf7f8950b │ │ │ │ - blls 0x30b968 │ │ │ │ - ldrvs pc, [r8, #1611]! @ 0x64b │ │ │ │ + blls 0x30b914 │ │ │ │ + ldrvs pc, [r8, #-1611]! @ 0xfffff9b5 │ │ │ │ ldreq pc, [r3, #-704]! @ 0xfffffd40 │ │ │ │ orreq lr, r3, #5120 @ 0x1400 │ │ │ │ @ instruction: 0x2730f8d3 │ │ │ │ - bllt 0x15cb774 │ │ │ │ + bllt 0x15cb710 │ │ │ │ stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ @ instruction: 0xf7f7330a │ │ │ │ stmdbge r6, {r0, r1, r3, r6, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ movwcs r4, #5680 @ 0x1630 │ │ │ │ @ instruction: 0xf7f89308 │ │ │ │ - stmdacs r0, {r0, r1, r2, r6, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r1, r3, r6, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ stcge 4, cr15, [r1, #248]! @ 0xf8 │ │ │ │ - svclt 0x00b5f7fa │ │ │ │ + svclt 0x00b7f7fa │ │ │ │ strtmi sl, [r1], -r6, lsl #16 │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ @ instruction: 0xf7f7330a │ │ │ │ ldcvs 13, cr15, [r3, #-828]! @ 0xfffffcc4 │ │ │ │ @ instruction: 0xf8d34630 │ │ │ │ @ instruction: 0xf41220a0 │ │ │ │ @ instruction: 0xf43d6f70 │ │ │ │ ldmdavs fp, {r1, r4, r6, r8, sl, fp, sp, pc}^ │ │ │ │ svcvs 0x0060f413 │ │ │ │ stclge 4, cr15, [sp, #-244] @ 0xffffff0c │ │ │ │ @ instruction: 0xf64b9a08 │ │ │ │ - vrsra.s64 d22, d24, #64 │ │ │ │ + vbic.i32 d22, #2048 @ 0x00000800 │ │ │ │ stmdbge r6, {r0, r1, r4, r5, r8, r9} │ │ │ │ orreq lr, r2, #3072 @ 0xc00 │ │ │ │ ldmibcs r0, {r0, r1, r4, r6, r7, fp, ip, sp, lr, pc} │ │ │ │ - @ instruction: 0xff3ef7f8 │ │ │ │ + @ instruction: 0xff42f7f8 │ │ │ │ @ instruction: 0xf47a2800 │ │ │ │ - @ instruction: 0xf7fdaf92 │ │ │ │ + @ instruction: 0xf7fdaf94 │ │ │ │ stmdage r6, {r2, r3, r4, r5, r8, sl, fp, ip, sp, pc} │ │ │ │ movwcs r4, #1569 @ 0x621 │ │ │ │ movwcc lr, #43469 @ 0xa9cd │ │ │ │ stc2 7, cr15, [sl, #988]! @ 0x3dc │ │ │ │ @ instruction: 0x46306d33 │ │ │ │ ldrdcs pc, [r0], r3 @ │ │ │ │ svcvs 0x0070f412 │ │ │ │ - bge 0xbca8f4 │ │ │ │ + bge 0xbca890 │ │ │ │ @ instruction: 0xf413685b │ │ │ │ @ instruction: 0xf43c6f60 │ │ │ │ - bls 0x2f80a8 │ │ │ │ - @ instruction: 0x63b8f64b │ │ │ │ + bls 0x2f8044 │ │ │ │ + teqpvs r8, #78643200 @ p-variant is OBSOLETE @ 0x4b00000 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - bl 0x1b7c34 │ │ │ │ + bl 0x1b7bd0 │ │ │ │ @ instruction: 0xf8d30382 │ │ │ │ @ instruction: 0xf7f82910 │ │ │ │ - stmdacs r0, {r0, r3, r4, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ - svcge 0x006df47a │ │ │ │ - blt 0x64b820 │ │ │ │ + stmdacs r0, {r0, r2, r3, r4, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + svcge 0x006ff47a │ │ │ │ + blt 0x64b7bc │ │ │ │ strtmi sl, [r1], -r6, lsl #16 │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ @ instruction: 0xf7f7330a │ │ │ │ ldcvs 13, cr15, [r3, #-532]! @ 0xfffffdec │ │ │ │ @ instruction: 0xf8d34630 │ │ │ │ @ instruction: 0xf41220a0 │ │ │ │ @ instruction: 0xf43e6f70 │ │ │ │ ldmdavs fp, {r1, r2, r4, r5, r6, r7, r9, fp, sp, pc}^ │ │ │ │ svcvs 0x0060f413 │ │ │ │ - bge 0xffd4a950 │ │ │ │ + bge 0xffd4a8ec │ │ │ │ @ instruction: 0xf64b9a08 │ │ │ │ - vrsra.s64 d22, d24, #64 │ │ │ │ + vbic.i32 d22, #2048 @ 0x00000800 │ │ │ │ stmdbge r6, {r0, r1, r4, r5, r8, r9} │ │ │ │ orreq lr, r2, #3072 @ 0xc00 │ │ │ │ ldmdbcs r0!, {r0, r1, r4, r6, r7, fp, ip, sp, lr, pc} │ │ │ │ - mrc2 7, 7, pc, cr4, cr8, {7} │ │ │ │ + mrc2 7, 7, pc, cr8, cr8, {7} │ │ │ │ @ instruction: 0xf47a2800 │ │ │ │ - @ instruction: 0xf7feaf48 │ │ │ │ + @ instruction: 0xf7feaf4a │ │ │ │ stmdage r6, {r5, r6, r7, r9, fp, ip, sp, pc} │ │ │ │ movwcs r4, #1569 @ 0x621 │ │ │ │ movwcc lr, #43469 @ 0xa9cd │ │ │ │ stc2l 7, cr15, [r0, #-988]! @ 0xfffffc24 │ │ │ │ @ instruction: 0x46306d33 │ │ │ │ ldrdcs pc, [r0], r3 @ │ │ │ │ svcvs 0x0070f412 │ │ │ │ stmibge ip!, {r0, r1, r2, r3, r4, r5, sl, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf413685b │ │ │ │ @ instruction: 0xf43f6f60 │ │ │ │ - bls 0x2f7f40 │ │ │ │ - @ instruction: 0x63b8f64b │ │ │ │ + bls 0x2f7edc │ │ │ │ + teqpvs r8, #78643200 @ p-variant is OBSOLETE @ 0x4b00000 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - bl 0x1b7cc8 │ │ │ │ + bl 0x1b7c64 │ │ │ │ @ instruction: 0xf8d30382 │ │ │ │ @ instruction: 0xf7f829b0 │ │ │ │ - stmdacs r0, {r0, r1, r2, r3, r6, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ - svcge 0x0023f47a │ │ │ │ + stmdacs r0, {r0, r1, r4, r6, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + svcge 0x0025f47a │ │ │ │ ldmiblt r6, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf8d36d33 │ │ │ │ @ instruction: 0xf41220a0 │ │ │ │ @ instruction: 0xf43e6f70 │ │ │ │ ldmdavs fp, {r1, r2, r3, r4, r5, r6, r7, sl, fp, sp, pc}^ │ │ │ │ svcvs 0x0070f413 │ │ │ │ ldclge 4, cr15, [r9], #248 @ 0xf8 │ │ │ │ andcs r6, r1, #972 @ 0x3cc │ │ │ │ addcs pc, r0, r6, lsl #17 │ │ │ │ vqrdmulh.s d2, d0, d2 │ │ │ │ - blcs 0xedeb8 │ │ │ │ + blcs 0xede54 │ │ │ │ msrhi (UNDEF: 103), r0 │ │ │ │ @ instruction: 0xf0144630 │ │ │ │ - stmdacs r0, {r0, r1, r3, r6, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ - svcge 0x0005f43a │ │ │ │ + stmdacs r0, {r0, r6, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + svcge 0x0007f43a │ │ │ │ vnmla.f32 s8, s27, s16 │ │ │ │ @ instruction: 0xf6420f70 │ │ │ │ vsubw.s8 , q8, d20 │ │ │ │ ldrbtmi r2, [sl], #-919 @ 0xfffffc69 │ │ │ │ @ instruction: 0xf64d6812 │ │ │ │ vmla.f d22, d0, d0[0] │ │ │ │ ldmdavs fp, {r1, r4, r7, r8} │ │ │ │ stmdavs r8, {r1, r7, fp, ip, lr} │ │ │ │ andcs r4, r0, #318767104 @ 0x13000000 │ │ │ │ - ldc2l 7, cr15, [r6], {131} @ 0x83 │ │ │ │ + stc2 7, cr15, [r8, #-524] @ 0xfffffdf4 │ │ │ │ andcs r6, sp, #972 @ 0x3cc │ │ │ │ - blcs 0xe5cf4 │ │ │ │ - mcrge 4, 7, pc, cr11, cr10, {1} @ │ │ │ │ + blcs 0xe5c90 │ │ │ │ + mcrge 4, 7, pc, cr13, cr10, {1} @ │ │ │ │ mcrlt 7, 6, pc, cr15, cr14, {7} @ │ │ │ │ @ instruction: 0xf64b9509 │ │ │ │ - vshl.s64 d22, d24, #0 │ │ │ │ + vbic.i32 d22, #524288 @ 0x00080000 │ │ │ │ movwls r0, #34099 @ 0x8533 │ │ │ │ orreq lr, r3, #5120 @ 0x1400 │ │ │ │ smlabtcs r6, sp, r9, lr │ │ │ │ andcs r4, r0, #48, 12 @ 0x3000000 │ │ │ │ andls sl, sl, #98304 @ 0x18000 │ │ │ │ @ instruction: 0xf8d3920b │ │ │ │ @ instruction: 0xf7fa2c08 │ │ │ │ - stmdacs r0, {r0, r2, r3, r5, r7, fp, ip, sp, lr, pc} │ │ │ │ - bge 0xfeccaa4c │ │ │ │ - mrclt 7, 6, APSR_nzcv, cr1, cr10, {7} │ │ │ │ + stmdacs r0, {r0, r4, r5, r7, fp, ip, sp, lr, pc} │ │ │ │ + bge 0xfed4a9e8 │ │ │ │ + mrclt 7, 6, APSR_nzcv, cr3, cr10, {7} │ │ │ │ @ instruction: 0xf64b9509 │ │ │ │ - vshl.s64 d22, d24, #0 │ │ │ │ + vbic.i32 d22, #524288 @ 0x00080000 │ │ │ │ movwls r0, #34099 @ 0x8533 │ │ │ │ orreq lr, r3, #5120 @ 0x1400 │ │ │ │ smlabtcs r6, sp, r9, lr │ │ │ │ andcs r4, r0, #48, 12 @ 0x3000000 │ │ │ │ andls sl, sl, #98304 @ 0x18000 │ │ │ │ @ instruction: 0xf8d3920b │ │ │ │ @ instruction: 0xf7fa2c28 │ │ │ │ - stmdacs r0, {r0, r2, r4, r7, fp, ip, sp, lr, pc} │ │ │ │ - bge 0xfe6caa7c │ │ │ │ - mrclt 7, 5, APSR_nzcv, cr9, cr10, {7} │ │ │ │ + stmdacs r0, {r0, r3, r4, r7, fp, ip, sp, lr, pc} │ │ │ │ + bge 0xfe74aa18 │ │ │ │ + mrclt 7, 5, APSR_nzcv, cr11, cr10, {7} │ │ │ │ stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ strls r2, [fp, #-768] @ 0xfffffd00 │ │ │ │ movwcc lr, #39373 @ 0x99cd │ │ │ │ - ldc2 7, cr15, [r0, #-988] @ 0xfffffc24 │ │ │ │ - cmnpeq r8, #76, 4 @ p-variant is OBSOLETE @ 0xc0000004 │ │ │ │ + ldc2 7, cr15, [r2, #-988] @ 0xfffffc24 │ │ │ │ + mvnsvc pc, #78643200 @ 0x4b00000 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - blt 0x144b9ac │ │ │ │ - blcs 0x11c5c4 │ │ │ │ - blge 0x3cb3b4 │ │ │ │ - blx 0x50b99a │ │ │ │ + blt 0x144b948 │ │ │ │ + blcs 0x11c560 │ │ │ │ + blge 0x3cb350 │ │ │ │ + blx 0x58b936 │ │ │ │ @ instruction: 0xf8d36d33 │ │ │ │ @ instruction: 0xf41220a0 │ │ │ │ @ instruction: 0xf43e6f70 │ │ │ │ ldmdavs fp, {r1, r7, sl, fp, sp, pc}^ │ │ │ │ @ instruction: 0xf0050ce5 │ │ │ │ vabal.u8 q8, d4, d8 │ │ │ │ tstmi r5, #536870916 @ 0x20000004 │ │ │ │ svcvs 0x0070f413 │ │ │ │ ldclge 4, cr15, [r7], #-248 @ 0xffffff08 │ │ │ │ @ instruction: 0xf43e2d00 │ │ │ │ svcvs 0x00f3ac74 │ │ │ │ @ instruction: 0xf8862201 │ │ │ │ - blcs 0x155bf0 │ │ │ │ + blcs 0x155b8c │ │ │ │ rschi pc, r1, r0, lsl #6 │ │ │ │ vqdmlsl.s q9, d0, d0 │ │ │ │ ldrtmi r8, [r0], -r2, ror #1 │ │ │ │ - @ instruction: 0xff46f014 │ │ │ │ + @ instruction: 0xff3cf014 │ │ │ │ @ instruction: 0xf43a2800 │ │ │ │ - ldrtmi sl, [r0], -r0, lsl #29 │ │ │ │ + ldrtmi sl, [r0], -r2, lsl #29 │ │ │ │ @ instruction: 0xf7f74629 │ │ │ │ - svcvs 0x00f0fb23 │ │ │ │ + svcvs 0x00f0fb25 │ │ │ │ @ instruction: 0xf43a2800 │ │ │ │ - @ instruction: 0xf1a0ae78 │ │ │ │ + @ instruction: 0xf1a0ae7a │ │ │ │ @ instruction: 0xf1dc0c05 │ │ │ │ - bl 0x10cda20 │ │ │ │ + bl 0x10cd9bc │ │ │ │ ldrbvs r0, [r0, ip]! │ │ │ │ @ instruction: 0xf7830100 │ │ │ │ - andcs pc, r4, #999424 @ 0xf4000 │ │ │ │ + andcs pc, r4, #1818624 @ 0x1bc000 │ │ │ │ tstpvc ip, pc, asr #8 @ p-variant is OBSOLETE │ │ │ │ - mrrc2 7, 13, pc, ip, cr7 @ │ │ │ │ - mcrlt 7, 3, pc, cr7, cr10, {7} @ │ │ │ │ - blcs 0x11c64c │ │ │ │ + ldc2 7, cr15, [ip], {215} @ 0xd7 │ │ │ │ + mcrlt 7, 3, pc, cr9, cr10, {7} @ │ │ │ │ + blcs 0x11c5e8 │ │ │ │ @ instruction: 0xf64ad8bc │ │ │ │ - vmlal.s q8, d16, d1[6] │ │ │ │ + vsubl.s8 q8, d16, d9 │ │ │ │ movwcs r0, #523 @ 0x20b │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ - mrc2 7, 2, pc, cr14, cr9, {7} │ │ │ │ + mcr2 7, 3, pc, cr2, cr9, {7} @ │ │ │ │ @ instruction: 0xf43e2800 │ │ │ │ @ instruction: 0xf7faac73 │ │ │ │ - @ instruction: 0x4621be56 │ │ │ │ + @ instruction: 0x4621be58 │ │ │ │ movwcs sl, #2054 @ 0x806 │ │ │ │ movwcc lr, #43469 @ 0xa9cd │ │ │ │ mrc2 7, 2, pc, cr8, cr7, {7} │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ @ instruction: 0xf7f99d09 │ │ │ │ - stmdacs r0, {r0, r3, sl, fp, ip, sp, lr, pc} │ │ │ │ - blge 0x1a8ab70 │ │ │ │ - mcrlt 7, 2, pc, cr5, cr10, {7} @ │ │ │ │ + stmdacs r0, {r0, r2, r3, sl, fp, ip, sp, lr, pc} │ │ │ │ + blge 0x1a8ab0c │ │ │ │ + mcrlt 7, 2, pc, cr7, cr10, {7} @ │ │ │ │ stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ @ instruction: 0xf7f7330a │ │ │ │ strb pc, [sp, r3, ror #28]! @ │ │ │ │ andcs lr, r6, sp, asr #19 │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ strls r2, [r9, #-768] @ 0xfffffd00 │ │ │ │ movwls r9, #45834 @ 0xb30a │ │ │ │ movwls r2, #33537 @ 0x8301 │ │ │ │ - @ instruction: 0xf886f7fa │ │ │ │ + @ instruction: 0xf88af7fa │ │ │ │ @ instruction: 0xf43d2800 │ │ │ │ @ instruction: 0xf7faa98f │ │ │ │ - strtmi fp, [r1], -ip, lsr #28 │ │ │ │ + strtmi fp, [r1], -lr, lsr #28 │ │ │ │ movwcs sl, #2054 @ 0x806 │ │ │ │ movwcc lr, #43469 @ 0xa9cd │ │ │ │ ldc2 7, cr15, [r0], #-988 @ 0xfffffc24 │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ movwls r2, #33537 @ 0x8301 │ │ │ │ - stc2 7, cr15, [lr, #992]! @ 0x3e0 │ │ │ │ + ldc2 7, cr15, [r2, #992]! @ 0x3e0 │ │ │ │ @ instruction: 0xf43f2800 │ │ │ │ @ instruction: 0xf7faab04 │ │ │ │ - @ instruction: 0x4621be1a │ │ │ │ + @ instruction: 0x4621be1c │ │ │ │ movwcs sl, #2054 @ 0x806 │ │ │ │ movwcc lr, #43469 @ 0xa9cd │ │ │ │ ldc2 7, cr15, [lr], {247} @ 0xf7 │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ movwls r2, #33537 @ 0x8301 │ │ │ │ - stc2l 7, cr15, [r8, #-992]! @ 0xfffffc20 │ │ │ │ + stc2l 7, cr15, [ip, #-992]! @ 0xfffffc20 │ │ │ │ @ instruction: 0xf43f2800 │ │ │ │ @ instruction: 0xf7faac3a │ │ │ │ - strtmi fp, [r1], -r8, lsl #28 │ │ │ │ + strtmi fp, [r1], -sl, lsl #28 │ │ │ │ movwcs sl, #2054 @ 0x806 │ │ │ │ movwcc lr, #43469 @ 0xa9cd │ │ │ │ mcr2 7, 0, pc, cr10, cr7, {7} @ │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ @ instruction: 0xf7f99d09 │ │ │ │ - stmdacs r0, {r0, r1, r2, r3, r4, r6, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ - bge 0x10cac0c │ │ │ │ - ldcllt 7, cr15, [r7, #1000]! @ 0x3e8 │ │ │ │ + stmdacs r0, {r0, r1, r5, r6, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ + bge 0x10caba8 │ │ │ │ + ldcllt 7, cr15, [r9, #1000]! @ 0x3e8 │ │ │ │ stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ @ instruction: 0xf7f7330a │ │ │ │ @ instruction: 0xe7edfe15 │ │ │ │ stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ strpl lr, [r9, #-2509] @ 0xfffff633 │ │ │ │ @ instruction: 0xf7f7950b │ │ │ │ - blls 0x30d594 │ │ │ │ - ldrvs pc, [r8, #1611]! @ 0x64b │ │ │ │ + blls 0x30d540 │ │ │ │ + ldrvs pc, [r8, #-1611]! @ 0xfffff9b5 │ │ │ │ ldreq pc, [r3, #-704]! @ 0xfffffd40 │ │ │ │ orreq lr, r3, #5120 @ 0x1400 │ │ │ │ @ instruction: 0x2770f8d3 │ │ │ │ - blt 0x114bb44 │ │ │ │ + blt 0x114bae0 │ │ │ │ andcs lr, r6, sp, asr #19 │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ strls r2, [r9, #-768] @ 0xfffffd00 │ │ │ │ movwcc lr, #43469 @ 0xa9cd │ │ │ │ movwls r2, #33537 @ 0x8301 │ │ │ │ - @ instruction: 0xf85ef7fa │ │ │ │ + @ instruction: 0xf862f7fa │ │ │ │ @ instruction: 0xf43d2800 │ │ │ │ @ instruction: 0xf7faa929 │ │ │ │ - strtmi fp, [r1], -ip, asr #27 │ │ │ │ + strtmi fp, [r1], -lr, asr #27 │ │ │ │ stmib sp, {r1, r2, fp, sp, pc}^ │ │ │ │ strls r5, [fp, #-1289] @ 0xfffffaf7 │ │ │ │ - mrc2 7, 3, pc, cr4, cr7, {7} │ │ │ │ + mrc2 7, 3, pc, cr8, cr7, {7} │ │ │ │ @ instruction: 0xf64b9b08 │ │ │ │ - vshl.s64 d22, d24, #0 │ │ │ │ - bl 0x20f054 │ │ │ │ + vbic.i32 d22, #524288 @ 0x00080000 │ │ │ │ + bl 0x20eff0 │ │ │ │ @ instruction: 0xf8d30383 │ │ │ │ @ instruction: 0xf7fe26d0 │ │ │ │ @ instruction: 0x4621baf7 │ │ │ │ movwcs sl, #2054 @ 0x806 │ │ │ │ movwcc lr, #43469 @ 0xa9cd │ │ │ │ - blx 0xff08bb7e │ │ │ │ + blx 0xff08bb1a │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ movwls r2, #33537 @ 0x8301 │ │ │ │ - ldc2l 7, cr15, [r4], {248} @ 0xf8 │ │ │ │ + ldc2l 7, cr15, [r8], {248} @ 0xf8 │ │ │ │ @ instruction: 0xf43f2800 │ │ │ │ @ instruction: 0xf7faaa46 │ │ │ │ - blcc 0x1fd258 │ │ │ │ + blcc 0x1fd1fc │ │ │ │ @ instruction: 0xf67f2b01 │ │ │ │ @ instruction: 0xf04faf1e │ │ │ │ andscs r7, r2, #0, 6 │ │ │ │ ldrtmi r2, [r0], -r0, lsl #2 │ │ │ │ - mrrc2 7, 13, pc, r4, cr11 @ │ │ │ │ - ldclt 7, cr15, [fp, #1000] @ 0x3e8 │ │ │ │ - blcs 0x11c7e4 │ │ │ │ + ldc2 7, cr15, [r4], {219} @ 0xdb │ │ │ │ + ldclt 7, cr15, [sp, #1000] @ 0x3e8 │ │ │ │ + blcs 0x11c780 │ │ │ │ mcrge 6, 4, pc, cr12, cr15, {3} @ │ │ │ │ @ instruction: 0xf782e7f1 │ │ │ │ - @ instruction: 0xf008fba7 │ │ │ │ + @ instruction: 0xf008fbd9 │ │ │ │ strmi r0, [r4], -pc, lsl #4 │ │ │ │ ldrtmi r4, [r0], -r1, lsl #12 │ │ │ │ - blx 0xfeb0bb4a │ │ │ │ + blx 0xffb0bae6 │ │ │ │ ldrtmi r2, [sl], -r2, lsl #6 │ │ │ │ strtmi r1, [r0], -r9, ror #24 │ │ │ │ - cdp2 7, 9, cr15, cr6, cr7, {7} │ │ │ │ - stclt 7, cr15, [r2, #1000] @ 0x3e8 │ │ │ │ - blx 0xfe68ba0a │ │ │ │ + cdp2 7, 9, cr15, cr8, cr7, {7} │ │ │ │ + stclt 7, cr15, [r4, #1000] @ 0x3e8 │ │ │ │ + blx 0xff30b9a6 │ │ │ │ andeq pc, pc, #4 │ │ │ │ andls r4, r5, r1, lsl #12 │ │ │ │ @ instruction: 0xf7d74630 │ │ │ │ - stmdals r5, {r0, r1, r2, r4, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdals r5, {r0, r1, r2, r4, r6, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ ldrtmi r2, [sl], -r2, lsl #6 │ │ │ │ @ instruction: 0xf7e74629 │ │ │ │ - @ instruction: 0xf7fafe85 │ │ │ │ - svclt 0x0000bd68 │ │ │ │ - addeq r2, r4, sl, asr r6 │ │ │ │ + @ instruction: 0xf7fafe87 │ │ │ │ + svclt 0x0000bd6a │ │ │ │ + @ instruction: 0x008426be │ │ │ │ stmdacs r1, {r2, fp, ip, sp} │ │ │ │ mcrge 6, 6, pc, cr6, cr15, {1} @ │ │ │ │ - blx 0x208ba3a │ │ │ │ + blx 0xfed0b9d6 │ │ │ │ strmi r4, [r5], -r2, asr #12 │ │ │ │ ldrtmi r4, [r0], -r1, lsl #12 │ │ │ │ @ instruction: 0xf7d7462f │ │ │ │ - @ instruction: 0xf7fefb7f │ │ │ │ + @ instruction: 0xf7fefbbf │ │ │ │ svclt 0x0000bd26 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ strmi r4, [ip], -r5, lsl #12 │ │ │ │ movweq lr, #10705 @ 0x29d1 │ │ │ │ ldrmi fp, [r7], -r5, lsl #1 │ │ │ │ svclt 0x000c2b00 │ │ │ │ ldrcs r2, [r0], -r8, lsl #12 │ │ │ │ - ldc2 7, cr15, [r6, #924] @ 0x39c │ │ │ │ + ldc2 7, cr15, [r8, #924] @ 0x39c │ │ │ │ stmdavs r0!, {r7, r9, sl, lr}^ │ │ │ │ - ldc2 7, cr15, [r2, #924] @ 0x39c │ │ │ │ + ldc2 7, cr15, [r4, #924] @ 0x39c │ │ │ │ stmdavs r0!, {r0, r7, r9, sl, lr} │ │ │ │ - stc2 7, cr15, [lr, #924] @ 0x39c │ │ │ │ + ldc2 7, cr15, [r0, #924] @ 0x39c │ │ │ │ @ instruction: 0xf8d54603 │ │ │ │ vshr.u64 q8, q0, #64 │ │ │ │ lsllt r1, r0, #1 │ │ │ │ stmdavs r1!, {r1, r3, r5, r8, sl, fp, sp, lr} │ │ │ │ ldmib r4, {r4, fp, sp, lr}^ │ │ │ │ @ instruction: 0xf010c201 │ │ │ │ - b 0x114dcd0 │ │ │ │ + b 0x114dc6c │ │ │ │ tstle r4, ip, lsl #4 │ │ │ │ @ instruction: 0x0c01ea42 │ │ │ │ svceq 0x0010f01c │ │ │ │ movwmi sp, #41221 @ 0xa105 │ │ │ │ andmi r6, sl, #14745600 @ 0xe10000 │ │ │ │ andcs fp, r0, r8, lsl pc │ │ │ │ andlt sp, r5, r9 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0x462883f0 │ │ │ │ @ instruction: 0xf0149303 │ │ │ │ - blls 0x1cd44c │ │ │ │ + blls 0x1cd3c0 │ │ │ │ stmdbvs r0!, {r3, r5, r8, ip, sp, pc} │ │ │ │ strbmi r4, [r1], -sl, asr #12 │ │ │ │ strvs lr, [r0], -sp, asr #19 │ │ │ │ @ instruction: 0x200147b8 │ │ │ │ tstcs r0, r5 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @@ -194149,32 +194125,32 @@ │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strmi r6, [ip], -fp, lsl #17 │ │ │ │ addlt r4, r4, r5, lsl #12 │ │ │ │ stmdavs r8, {r8, r9, fp, sp} │ │ │ │ svclt 0x000c4617 │ │ │ │ ldrcs r2, [r0], -r8, lsl #12 │ │ │ │ - ldc2 7, cr15, [lr, #-924]! @ 0xfffffc64 │ │ │ │ + stc2l 7, cr15, [r0, #-924] @ 0xfffffc64 │ │ │ │ stmdavs r0!, {r7, r9, sl, lr}^ │ │ │ │ - ldc2 7, cr15, [sl, #-924]! @ 0xfffffc64 │ │ │ │ + ldc2 7, cr15, [ip, #-924]! @ 0xfffffc64 │ │ │ │ @ instruction: 0xf8d54602 │ │ │ │ vshr.u64 q8, q0, #64 │ │ │ │ mvnslt r1, r0, lsl #1 │ │ │ │ ldmdavs r8, {r0, r1, r3, r5, r8, sl, fp, sp, lr} │ │ │ │ andeq pc, lr, r0, lsl r0 @ │ │ │ │ ldmib r4, {r2, r8, ip, lr, pc}^ │ │ │ │ movwmi r3, #45312 @ 0xb100 │ │ │ │ ldrle r0, [r4], #-1755 @ 0xfffff925 │ │ │ │ - blcs 0x1a80d4 │ │ │ │ + blcs 0x1a8070 │ │ │ │ ldmib r4, {r0, r1, r3, r4, ip, lr, pc}^ │ │ │ │ movwmi r3, #45312 @ 0xb100 │ │ │ │ andmi r6, fp, #10551296 @ 0xa10000 │ │ │ │ @ instruction: 0x4628d115 │ │ │ │ @ instruction: 0xf0149203 │ │ │ │ - bls 0x1cd3bc │ │ │ │ + bls 0x1cd330 │ │ │ │ stmiavs r0!, {r5, r8, ip, sp, pc}^ │ │ │ │ ldrtmi r4, [r3], -r1, asr #12 │ │ │ │ ldrmi r9, [r8, r0, lsl #12]! │ │ │ │ andlt r2, r4, r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ @@ -194190,17 +194166,17 @@ │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ strmi r4, [ip], -r5, lsl #12 │ │ │ │ movweq lr, #6609 @ 0x19d1 │ │ │ │ ldrmi fp, [r7], -r6, lsl #1 │ │ │ │ svclt 0x000c2b00 │ │ │ │ ldrcs r2, [r0], -r8, lsl #12 │ │ │ │ - stc2l 7, cr15, [ip], #924 @ 0x39c │ │ │ │ + stc2l 7, cr15, [lr], #924 @ 0x39c │ │ │ │ stmdavs r0!, {r7, r9, sl, lr} │ │ │ │ - stc2l 7, cr15, [r8], #924 @ 0x39c │ │ │ │ + stc2l 7, cr15, [sl], #924 @ 0x39c │ │ │ │ @ instruction: 0xf8d54602 │ │ │ │ vshr.u64 q8, q0, #64 │ │ │ │ cmnlt r8, r0, lsl #1 │ │ │ │ ldmdavs r8, {r0, r1, r3, r5, r8, sl, fp, sp, lr} │ │ │ │ movwne lr, #2516 @ 0x9d4 │ │ │ │ andeq pc, lr, r0, lsl r0 @ │ │ │ │ movweq lr, #6723 @ 0x1a43 │ │ │ │ @@ -194210,1484 +194186,1509 @@ │ │ │ │ andle r2, r9, r0 │ │ │ │ tstcs r0, r6 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ andls r4, r5, #40, 12 @ 0x2800000 │ │ │ │ - ldc2 0, cr15, [lr, #-80]! @ 0xffffffb0 │ │ │ │ + ldc2 0, cr15, [r4, #-80]! @ 0xffffffb0 │ │ │ │ cmplt r0, r5, lsl #20 │ │ │ │ strvs lr, [r2], -sp, asr #19 │ │ │ │ ldmib r4, {r0, r6, r9, sl, lr}^ │ │ │ │ movwls r3, #3 │ │ │ │ movwls r1, #6107 @ 0x17db │ │ │ │ @ instruction: 0x200147b8 │ │ │ │ tstcs r0, r6 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec25044 │ │ │ │ + bl 0xfec24fe0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r4, r8, ror #31 │ │ │ │ stcls 6, cr4, [r7], {150} @ 0x96 │ │ │ │ andls r9, r1, #24576 @ 0x6000 │ │ │ │ movwls r4, #1546 @ 0x60a │ │ │ │ ldrbtmi r4, [r3], -r1, lsl #12 │ │ │ │ strls r2, [r2], #-6 │ │ │ │ - mcr2 7, 5, pc, cr14, cr12, {4} @ │ │ │ │ + mcr2 7, 7, pc, cr0, cr12, {4} @ │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec2507c │ │ │ │ + bl 0xfec25018 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r4, r8, ror #31 │ │ │ │ stcls 6, cr4, [r7], {150} @ 0x96 │ │ │ │ andls r9, r1, #24576 @ 0x6000 │ │ │ │ movwls r4, #1546 @ 0x60a │ │ │ │ ldrbtmi r4, [r3], -r1, lsl #12 │ │ │ │ strls r2, [r2], #-14 │ │ │ │ - mrc2 7, 4, pc, cr2, cr12, {4} │ │ │ │ + mcr2 7, 6, pc, cr4, cr12, {4} @ │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec250b4 │ │ │ │ + bl 0xfec25050 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r4, r8, ror #31 │ │ │ │ stcls 6, cr4, [r7], {150} @ 0x96 │ │ │ │ andls r9, r1, #24576 @ 0x6000 │ │ │ │ movwls r4, #1546 @ 0x60a │ │ │ │ ldrbtmi r4, [r3], -r1, lsl #12 │ │ │ │ strls r2, [r2], #-3 │ │ │ │ - mrc2 7, 3, pc, cr6, cr12, {4} │ │ │ │ + mcr2 7, 5, pc, cr8, cr12, {4} @ │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec250ec │ │ │ │ + bl 0xfec25088 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r4, r8, ror #31 │ │ │ │ stcls 6, cr4, [r7], {150} @ 0x96 │ │ │ │ andls r9, r1, #24576 @ 0x6000 │ │ │ │ movwls r4, #1546 @ 0x60a │ │ │ │ ldrbtmi r4, [r3], -r1, lsl #12 │ │ │ │ strls r2, [r2], #-11 │ │ │ │ - mrc2 7, 2, pc, cr10, cr12, {4} │ │ │ │ + mcr2 7, 4, pc, cr12, cr12, {4} @ │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec25124 │ │ │ │ + bl 0xfec250c0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r4, r8, ror #31 │ │ │ │ stcls 6, cr4, [r7], {150} @ 0x96 │ │ │ │ andls r9, r1, #24576 @ 0x6000 │ │ │ │ movwls r4, #1546 @ 0x60a │ │ │ │ ldrbtmi r4, [r3], -r1, lsl #12 │ │ │ │ strls r2, [r2], #-8 │ │ │ │ - mrc2 7, 1, pc, cr14, cr12, {4} │ │ │ │ + mrc2 7, 3, pc, cr0, cr12, {4} │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec2515c │ │ │ │ + bl 0xfec250f8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r5, r8, ror #31 │ │ │ │ ldrmi r4, [r1], -r8, lsl #12 │ │ │ │ vmin.s8 d20, d14, d10 │ │ │ │ - vmov.i32 d18, #2559 @ 0x000009ff │ │ │ │ - blls 0x290fa4 │ │ │ │ + @ instruction: 0xf2c01cb5 │ │ │ │ + blls 0x290f40 │ │ │ │ andgt pc, r8, sp, asr #17 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf8cd9300 │ │ │ │ - blls 0x27df94 │ │ │ │ - @ instruction: 0xff7af798 │ │ │ │ + blls 0x27df30 │ │ │ │ + @ instruction: 0xffacf798 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ stclt 14, cr0, [r0, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec251a4 │ │ │ │ + bl 0xfec25140 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r5, r8, ror #31 │ │ │ │ ldrmi r4, [r1], -r8, lsl #12 │ │ │ │ vmin.s8 d20, d14, d10 │ │ │ │ - vmvn.i32 q9, #511 @ 0x000001ff │ │ │ │ - blls 0x290fec │ │ │ │ + vmull.s8 q9, d0, d13 │ │ │ │ + blls 0x290f88 │ │ │ │ andgt pc, r8, sp, asr #17 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf8cd9300 │ │ │ │ - blls 0x27dfdc │ │ │ │ - @ instruction: 0xff56f798 │ │ │ │ + blls 0x27df78 │ │ │ │ + @ instruction: 0xff88f798 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ stclt 14, cr0, [r0, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec251ec │ │ │ │ + bl 0xfec25188 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r5, r8, ror #31 │ │ │ │ ldrmi r4, [r1], -r8, lsl #12 │ │ │ │ vmin.s8 d20, d14, d10 │ │ │ │ - vqdmulh.s d18, d16, d1[2] │ │ │ │ - blls 0x291034 │ │ │ │ + vqdmulh.s d18, d0, d1[5] │ │ │ │ + blls 0x290fd0 │ │ │ │ andgt pc, r8, sp, asr #17 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf8cd9300 │ │ │ │ - blls 0x27e024 │ │ │ │ - @ instruction: 0xff32f798 │ │ │ │ + blls 0x27dfc0 │ │ │ │ + @ instruction: 0xff64f798 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ stclt 14, cr0, [r0, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec25234 │ │ │ │ + bl 0xfec251d0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r5, r8, ror #31 │ │ │ │ ldrmi r4, [r1], -r8, lsl #12 │ │ │ │ vmin.s8 d20, d14, d10 │ │ │ │ - vmull.s8 , d0, d17 │ │ │ │ - blls 0x29107c │ │ │ │ + @ instruction: 0xf2c02cbd │ │ │ │ + blls 0x291018 │ │ │ │ andgt pc, r8, sp, asr #17 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf8cd9300 │ │ │ │ - blls 0x27e06c │ │ │ │ - @ instruction: 0xff0ef798 │ │ │ │ + blls 0x27e008 │ │ │ │ + @ instruction: 0xff40f798 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ stclt 14, cr0, [r0, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec2527c │ │ │ │ + bl 0xfec25218 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r5, r8, ror #31 │ │ │ │ ldrmi r4, [r1], -r8, lsl #12 │ │ │ │ vmin.s8 d20, d14, d10 │ │ │ │ - vmvn.i32 , #2559 @ 0x000009ff │ │ │ │ - blls 0x2910c4 │ │ │ │ + vmov.i32 d19, #1535 @ 0x000005ff │ │ │ │ + blls 0x291060 │ │ │ │ andgt pc, r8, sp, asr #17 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf8cd9300 │ │ │ │ - blls 0x27e0b4 │ │ │ │ - mcr2 7, 7, pc, cr10, cr8, {4} @ │ │ │ │ + blls 0x27e050 │ │ │ │ + @ instruction: 0xff1cf798 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ stclt 14, cr0, [r0, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec252c4 │ │ │ │ + bl 0xfec25260 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r5, r8, ror #31 │ │ │ │ ldrmi r4, [r1], -r8, lsl #12 │ │ │ │ vmin.s8 d20, d14, d10 │ │ │ │ - @ instruction: 0xf2c03cd1 │ │ │ │ - blls 0x29110c │ │ │ │ + vqdmulh.s d19, d0, d1[7] │ │ │ │ + blls 0x2910a8 │ │ │ │ andgt pc, r8, sp, asr #17 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf8cd9300 │ │ │ │ - blls 0x27e0fc │ │ │ │ - mcr2 7, 6, pc, cr6, cr8, {4} @ │ │ │ │ + blls 0x27e098 │ │ │ │ + mrc2 7, 7, pc, cr8, cr8, {4} │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ stclt 14, cr0, [r0, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec2530c │ │ │ │ + bl 0xfec252a8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r5, r8, ror #31 │ │ │ │ ldrmi r4, [r1], -r8, lsl #12 │ │ │ │ vmin.s8 d20, d14, d10 │ │ │ │ - vmull.s8 q10, d0, d25 │ │ │ │ - blls 0x291154 │ │ │ │ + vqdmulh.s d19, d16, d1[1] │ │ │ │ + blls 0x2910f0 │ │ │ │ andgt pc, r8, sp, asr #17 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf8cd9300 │ │ │ │ - blls 0x27e144 │ │ │ │ - mcr2 7, 5, pc, cr2, cr8, {4} @ │ │ │ │ + blls 0x27e0e0 │ │ │ │ + mrc2 7, 6, pc, cr4, cr8, {4} │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ stclt 14, cr0, [r0, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec25354 │ │ │ │ + bl 0xfec252f0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r5, r8, ror #31 │ │ │ │ ldrmi r4, [r1], -r8, lsl #12 │ │ │ │ vmin.s8 d20, d14, d10 │ │ │ │ - vmull.s8 q10, d16, d1 │ │ │ │ - blls 0x29119c │ │ │ │ + vmov.i32 d20, #3583 @ 0x00000dff │ │ │ │ + blls 0x291138 │ │ │ │ andgt pc, r8, sp, asr #17 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf8cd9300 │ │ │ │ - blls 0x27e18c │ │ │ │ - mrc2 7, 3, pc, cr14, cr8, {4} │ │ │ │ + blls 0x27e128 │ │ │ │ + mrc2 7, 5, pc, cr0, cr8, {4} │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ stclt 14, cr0, [r0, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec2539c │ │ │ │ + bl 0xfec25338 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r4, r8, ror #31 │ │ │ │ @ instruction: 0xf04f4608 │ │ │ │ stcls 12, cr0, [r6], {-0} │ │ │ │ andgt pc, r4, sp, asr #17 │ │ │ │ - ldclmi 2, cr15, [r9], {78} @ 0x4e │ │ │ │ + ldclmi 2, cr15, [r5], #-312 @ 0xfffffec8 │ │ │ │ stceq 2, cr15, [ip], {192} @ 0xc0 │ │ │ │ @ instruction: 0xf8cd9400 │ │ │ │ @ instruction: 0xf798c008 │ │ │ │ - andlt pc, r4, sp, asr lr @ │ │ │ │ + andlt pc, r4, pc, lsl #29 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec253e0 │ │ │ │ + bl 0xfec2537c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r4, r8, ror #31 │ │ │ │ @ instruction: 0xf04f4608 │ │ │ │ stcls 12, cr0, [r6], {-0} │ │ │ │ andgt pc, r4, sp, asr #17 │ │ │ │ - ldcpl 2, cr15, [r1], #-312 @ 0xfffffec8 │ │ │ │ + stclmi 2, cr15, [sp], {78} @ 0x4e │ │ │ │ stceq 2, cr15, [ip], {192} @ 0xc0 │ │ │ │ @ instruction: 0xf8cd9400 │ │ │ │ @ instruction: 0xf798c008 │ │ │ │ - andlt pc, r4, fp, lsr lr @ │ │ │ │ + andlt pc, r4, sp, ror #28 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec25424 │ │ │ │ + bl 0xfec253c0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3fe270 │ │ │ │ + bl 0x3fe20c │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ msrmi R8_fiq, r0 │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3d6a58 │ │ │ │ + bl 0x3d69f4 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xf8a8f783 │ │ │ │ + @ instruction: 0xf8daf783 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r1, r4, r0, lsr sp │ │ │ │ + umulleq r1, r4, r4, sp │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec2547c │ │ │ │ + bl 0xfec25418 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3fe2c8 │ │ │ │ + bl 0x3fe264 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ @ instruction: 0x31a4f240 │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3d6ab0 │ │ │ │ + bl 0x3d6a4c │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xf87cf783 │ │ │ │ + @ instruction: 0xf8aef783 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - ldrdeq r1, [r4], r8 │ │ │ │ + addeq r1, r4, ip, lsr sp │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec254d4 │ │ │ │ + bl 0xfec25470 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3fe320 │ │ │ │ + bl 0x3fe2bc │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ msrcc R8_usr, r0 │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3d6b08 │ │ │ │ + bl 0x3d6aa4 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xf850f783 │ │ │ │ + @ instruction: 0xf882f783 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r1, r4, r0, lsl #25 │ │ │ │ + addeq r1, r4, r4, ror #25 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec2552c │ │ │ │ + bl 0xfec254c8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3fe378 │ │ │ │ + bl 0x3fe314 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ @ instruction: 0x41acf240 │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3d6b60 │ │ │ │ + bl 0x3d6afc │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xf824f783 │ │ │ │ + @ instruction: 0xf856f783 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r1, r4, r8, lsr #24 │ │ │ │ + addeq r1, r4, ip, lsl #25 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec25584 │ │ │ │ + bl 0xfec25520 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3fe3d0 │ │ │ │ + bl 0x3fe36c │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ orrsne pc, r4, r0, asr #4 │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3d6bb8 │ │ │ │ + bl 0x3d6b54 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xfff8f782 │ │ │ │ + @ instruction: 0xf82af783 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - ldrdeq r1, [r4], r0 │ │ │ │ + addeq r1, r4, r4, lsr ip │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec255dc │ │ │ │ + bl 0xfec25578 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3fe428 │ │ │ │ + bl 0x3fe3c4 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ tstpne r0, r0, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3d6c10 │ │ │ │ + bl 0x3d6bac │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xffccf782 │ │ │ │ + @ instruction: 0xfffef782 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r1, r4, r8, ror fp │ │ │ │ + ldrdeq r1, [r4], ip │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec25634 │ │ │ │ + bl 0xfec255d0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3fe480 │ │ │ │ + bl 0x3fe41c │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ tstpeq r8, r0, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3d6c68 │ │ │ │ + bl 0x3d6c04 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xffa0f782 │ │ │ │ + @ instruction: 0xffd2f782 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r1, r4, r0, lsr #22 │ │ │ │ + addeq r1, r4, r4, lsl #23 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec2568c │ │ │ │ + bl 0xfec25628 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3fe4d8 │ │ │ │ + bl 0x3fe474 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ teqpne r0, r8, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3d6cc0 │ │ │ │ + bl 0x3d6c5c │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xff74f782 │ │ │ │ + @ instruction: 0xffa6f782 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r1, r4, r8, asr #21 │ │ │ │ + addeq r1, r4, ip, lsr #22 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec256e4 │ │ │ │ + bl 0xfec25680 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3fe530 │ │ │ │ + bl 0x3fe4cc │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ @ instruction: 0x61bcf240 │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3d6d18 │ │ │ │ + bl 0x3d6cb4 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xff48f782 │ │ │ │ + @ instruction: 0xff7af782 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r1, r4, r0, ror sl │ │ │ │ + ldrdeq r1, [r4], r4 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec2573c │ │ │ │ + bl 0xfec256d8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3fe588 │ │ │ │ + bl 0x3fe524 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ teqpvs r8, r0, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3d6d70 │ │ │ │ + bl 0x3d6d0c │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xff1cf782 │ │ │ │ + @ instruction: 0xff4ef782 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r1, r4, r8, lsl sl │ │ │ │ + addeq r1, r4, ip, ror sl │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec25794 │ │ │ │ + bl 0xfec25730 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3fe5e0 │ │ │ │ + bl 0x3fe57c │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ msrcc (UNDEF: 108), sp │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3d6dc8 │ │ │ │ + bl 0x3d6d64 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - cdp2 7, 15, cr15, cr0, cr2, {4} │ │ │ │ + @ instruction: 0xff22f782 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r1, r4, r0, asr #19 │ │ │ │ + addeq r1, r4, r4, lsr #20 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec257ec │ │ │ │ + bl 0xfec25788 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3fe638 │ │ │ │ + bl 0x3fe5d4 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ msrcs (UNDEF: 100), sp │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3d6e20 │ │ │ │ + bl 0x3d6dbc │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - cdp2 7, 12, cr15, cr4, cr2, {4} │ │ │ │ + cdp2 7, 15, cr15, cr6, cr2, {4} │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r1, r4, r8, ror #18 │ │ │ │ + addeq r1, r4, ip, asr #19 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec25844 │ │ │ │ + bl 0xfec257e0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3fe690 │ │ │ │ + bl 0x3fe62c │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ mvncs pc, sp, asr #12 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3d6e78 │ │ │ │ + bl 0x3d6e14 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - cdp2 7, 9, cr15, cr8, cr2, {4} │ │ │ │ + cdp2 7, 12, cr15, cr10, cr2, {4} │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r1, r4, r0, lsl r9 │ │ │ │ + addeq r1, r4, r4, ror r9 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec2589c │ │ │ │ + bl 0xfec25838 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3fe6e8 │ │ │ │ + bl 0x3fe684 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ mvnne pc, sp, asr #12 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3d6ed0 │ │ │ │ + bl 0x3d6e6c │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - cdp2 7, 6, cr15, cr12, cr2, {4} │ │ │ │ + cdp2 7, 9, cr15, cr14, cr2, {4} │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - @ instruction: 0x008418b8 │ │ │ │ + addeq r1, r4, ip, lsl r9 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec258f4 │ │ │ │ + bl 0xfec25890 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3fe740 │ │ │ │ + bl 0x3fe6dc │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ @ instruction: 0x21a8f24d │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3d6f28 │ │ │ │ + bl 0x3d6ec4 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - cdp2 7, 4, cr15, cr0, cr2, {4} │ │ │ │ + cdp2 7, 7, cr15, cr2, cr2, {4} │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r1, r4, r0, ror #16 │ │ │ │ + addeq r1, r4, r4, asr #17 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec2594c │ │ │ │ + bl 0xfec258e8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3fe798 │ │ │ │ + bl 0x3fe734 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ msrcc R12_fiq, sp │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3d6f80 │ │ │ │ + bl 0x3d6f1c │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - cdp2 7, 1, cr15, cr4, cr2, {4} │ │ │ │ + cdp2 7, 4, cr15, cr6, cr2, {4} │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r1, r4, r8, lsl #16 │ │ │ │ + addeq r1, r4, ip, ror #16 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec259a4 │ │ │ │ + bl 0xfec25940 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3fe7f0 │ │ │ │ + bl 0x3fe78c │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ tstpne ip, sp, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3d6fd8 │ │ │ │ + bl 0x3d6f74 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - stc2l 7, cr15, [r8, #520]! @ 0x208 │ │ │ │ + cdp2 7, 1, cr15, cr10, cr2, {4} │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - @ instruction: 0x008417b0 │ │ │ │ + addeq r1, r4, r4, lsl r8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec259fc │ │ │ │ + bl 0xfec25998 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3fe848 │ │ │ │ + bl 0x3fe7e4 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ asrne pc, sp, #4 @ │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3d7030 │ │ │ │ + bl 0x3d6fcc │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - ldc2 7, cr15, [ip, #520]! @ 0x208 │ │ │ │ + stc2l 7, cr15, [lr, #520]! @ 0x208 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r1, r4, r8, asr r7 │ │ │ │ + @ instruction: 0x008417bc │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec25a54 │ │ │ │ + bl 0xfec259f0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3fe8a0 │ │ │ │ + bl 0x3fe83c │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ orrsvc pc, r0, ip, asr #12 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3d7088 │ │ │ │ + bl 0x3d7024 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - ldc2 7, cr15, [r0, #520] @ 0x208 │ │ │ │ + stc2l 7, cr15, [r2, #520] @ 0x208 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r1, r4, r0, lsl #14 │ │ │ │ + addeq r1, r4, r4, ror #14 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec25aac │ │ │ │ + bl 0xfec25a48 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3fe8f8 │ │ │ │ + bl 0x3fe894 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ tstpeq r4, sp, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3d70e0 │ │ │ │ + bl 0x3d707c │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - stc2l 7, cr15, [r4, #-520]! @ 0xfffffdf8 │ │ │ │ + ldc2 7, cr15, [r6, #520] @ 0x208 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r1, r4, r8, lsr #13 │ │ │ │ + addeq r1, r4, ip, lsl #14 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec25b04 │ │ │ │ + bl 0xfec25aa0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3fe950 │ │ │ │ + bl 0x3fe8ec │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ tstpvs r4, ip, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3d7138 │ │ │ │ + bl 0x3d70d4 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - ldc2 7, cr15, [r8, #-520]! @ 0xfffffdf8 │ │ │ │ + stc2l 7, cr15, [sl, #-520]! @ 0xfffffdf8 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r1, r4, r0, asr r6 │ │ │ │ + @ instruction: 0x008416b4 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec25b5c │ │ │ │ + bl 0xfec25af8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3fe9a8 │ │ │ │ + bl 0x3fe944 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ orrvs pc, r8, ip, asr #12 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3d7190 │ │ │ │ + bl 0x3d712c │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - stc2 7, cr15, [ip, #-520] @ 0xfffffdf8 │ │ │ │ + ldc2 7, cr15, [lr, #-520]! @ 0xfffffdf8 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - strdeq r1, [r4], r8 │ │ │ │ + addeq r1, r4, ip, asr r6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec25bb4 │ │ │ │ + bl 0xfec25b50 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3fea00 │ │ │ │ + bl 0x3fe99c │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ cmnpmi r8, ip, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3d71e8 │ │ │ │ + bl 0x3d7184 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - stc2l 7, cr15, [r0], #520 @ 0x208 │ │ │ │ + ldc2 7, cr15, [r2, #-520] @ 0xfffffdf8 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r1, r4, r0, lsr #11 │ │ │ │ + addeq r1, r4, r4, lsl #12 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec25c0c │ │ │ │ + bl 0xfec25ba8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3fea58 │ │ │ │ + bl 0x3fe9f4 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ mvnsmi pc, ip, asr #12 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3d7240 │ │ │ │ + bl 0x3d71dc │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - ldc2 7, cr15, [r4], #520 @ 0x208 │ │ │ │ + stc2l 7, cr15, [r6], #520 @ 0x208 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r1, r4, r8, asr #10 │ │ │ │ + addeq r1, r4, ip, lsr #11 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec25c64 │ │ │ │ + bl 0xfec25c00 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3feab0 │ │ │ │ + bl 0x3fea4c │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ bicseq pc, r8, sp, asr #12 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3d7298 │ │ │ │ + bl 0x3d7234 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - stc2 7, cr15, [r8], {130} @ 0x82 │ │ │ │ + ldc2 7, cr15, [sl], #520 @ 0x208 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - strdeq r1, [r4], r0 │ │ │ │ + addeq r1, r4, r4, asr r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec25cbc │ │ │ │ + bl 0xfec25c58 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3feb08 │ │ │ │ + bl 0x3feaa4 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ cmppne ip, sp, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3d72f0 │ │ │ │ + bl 0x3d728c │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - mrrc2 7, 8, pc, ip, cr2 @ │ │ │ │ + stc2 7, cr15, [lr], {130} @ 0x82 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - umulleq r1, r4, r8, r4 │ │ │ │ + strdeq r1, [r4], ip │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec25d14 │ │ │ │ + bl 0xfec25cb0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3feb60 │ │ │ │ + bl 0x3feafc │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ bicsvc pc, r0, sp, asr #4 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3d7348 │ │ │ │ + bl 0x3d72e4 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - ldc2 7, cr15, [r0], #-520 @ 0xfffffdf8 │ │ │ │ + stc2l 7, cr15, [r2], #-520 @ 0xfffffdf8 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r1, r4, r0, asr #8 │ │ │ │ + addeq r1, r4, r4, lsr #9 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec25d6c │ │ │ │ + bl 0xfec25d08 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3febb8 │ │ │ │ + bl 0x3feb54 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ cmppeq r4, sp, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3d73a0 │ │ │ │ + bl 0x3d733c │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - stc2 7, cr15, [r4], {130} @ 0x82 │ │ │ │ + ldc2 7, cr15, [r6], #-520 @ 0xfffffdf8 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r1, r4, r8, ror #7 │ │ │ │ + addeq r1, r4, ip, asr #8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec25dc4 │ │ │ │ + bl 0xfec25d60 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3fec10 │ │ │ │ + bl 0x3febac │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ bicvs pc, r8, sp, asr #4 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3d73f8 │ │ │ │ + bl 0x3d7394 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - blx 0xff70ca0a │ │ │ │ + stc2 7, cr15, [sl], {130} @ 0x82 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - umulleq r1, r4, r0, r3 │ │ │ │ + strdeq r1, [r4], r4 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec25e1c │ │ │ │ + bl 0xfec25db8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3fec68 │ │ │ │ + bl 0x3fec04 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ cmppvc ip, sp, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3d7450 │ │ │ │ + bl 0x3d73ec │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - blx 0xfec0ca62 │ │ │ │ + blx 0xff88c9fe │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r1, r4, r8, lsr r3 │ │ │ │ + umulleq r1, r4, ip, r3 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec25e74 │ │ │ │ + bl 0xfec25e10 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3fecc0 │ │ │ │ + bl 0x3fec5c │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ @ instruction: 0x41b8f24d │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3d74a8 │ │ │ │ + bl 0x3d7444 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - blx 0xfe10caba │ │ │ │ + blx 0xfed8ca56 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r1, r4, r0, ror #5 │ │ │ │ + addeq r1, r4, r4, asr #6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec25ecc │ │ │ │ + bl 0xfec25e68 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3fed18 │ │ │ │ + bl 0x3fecb4 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ teqppl ip, sp, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3d7500 │ │ │ │ + bl 0x3d749c │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - blx 0x160cb12 │ │ │ │ + blx 0xfe28caae │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r1, r4, r8, lsl #5 │ │ │ │ + addeq r1, r4, ip, ror #5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec25f24 │ │ │ │ + bl 0xfec25ec0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3fed70 │ │ │ │ + bl 0x3fed0c │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ cmppvs r0, lr, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3d7558 │ │ │ │ + bl 0x3d74f4 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - blx 0xb0cb6a │ │ │ │ + blx 0x178cb06 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r1, r4, r0, lsr r2 │ │ │ │ + umulleq r1, r4, r4, r2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec25f7c │ │ │ │ + bl 0xfec25f18 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3fedc8 │ │ │ │ + bl 0x3fed64 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ bicvs pc, r4, lr, asr #4 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3d75b0 │ │ │ │ + bl 0x3d754c │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - blx 0xcbc0 │ │ │ │ + blx 0xc8cb5e │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - ldrdeq r1, [r4], r8 │ │ │ │ + addeq r1, r4, ip, lsr r2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec25fd4 │ │ │ │ + bl 0xfec25f70 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3fee20 │ │ │ │ + bl 0x3fedbc │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ teqppl r8, lr, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3d7608 │ │ │ │ + bl 0x3d75a4 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - blx 0xff50cc18 │ │ │ │ + blx 0x18cbb6 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r1, r4, r0, lsl #3 │ │ │ │ + addeq r1, r4, r4, ror #3 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec2602c │ │ │ │ + bl 0xfec25fc8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3fee78 │ │ │ │ + bl 0x3fee14 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ @ instruction: 0x51bcf24e │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3d7660 │ │ │ │ + bl 0x3d75fc │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - blx 0xfea0cc70 │ │ │ │ + blx 0xff68cc0c │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r1, r4, r8, lsr #2 │ │ │ │ + addeq r1, r4, ip, lsl #3 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec26084 │ │ │ │ + bl 0xfec26020 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3feed0 │ │ │ │ + bl 0x3fee6c │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ teqpmi r0, lr, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3d76b8 │ │ │ │ + bl 0x3d7654 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - blx 0x1f0ccc8 │ │ │ │ + blx 0xfeb8cc64 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - ldrdeq r1, [r4], r0 │ │ │ │ + addeq r1, r4, r4, lsr r1 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec260dc │ │ │ │ + bl 0xfec26078 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3fef28 │ │ │ │ + bl 0x3feec4 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ @ instruction: 0x41b4f24e │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3d7710 │ │ │ │ + bl 0x3d76ac │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - blx 0x140cd20 │ │ │ │ + blx 0x208ccbc │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r1, r4, r8, ror r0 │ │ │ │ + ldrdeq r1, [r4], ip │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec26134 │ │ │ │ + bl 0xfec260d0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3fef80 │ │ │ │ + bl 0x3fef1c │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ msrcc R8_fiq, lr │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3d7768 │ │ │ │ + bl 0x3d7704 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - blx 0x90cd78 │ │ │ │ + blx 0x158cd14 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r1, r4, r0, lsr #32 │ │ │ │ + addeq r1, r4, r4, lsl #1 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec2618c │ │ │ │ + bl 0xfec26128 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3fefd8 │ │ │ │ + bl 0x3fef74 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ @ instruction: 0x31acf24e │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3d77c0 │ │ │ │ + bl 0x3d775c │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xf9f4f782 │ │ │ │ + blx 0xa8cd6c │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r0, r4, r8, asr #31 │ │ │ │ + addeq r1, r4, ip, lsr #32 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec261e4 │ │ │ │ + bl 0xfec26180 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3ff030 │ │ │ │ + bl 0x3fefcc │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ @ instruction: 0x01acf248 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3d7818 │ │ │ │ + bl 0x3d77b4 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xf9c8f782 │ │ │ │ + @ instruction: 0xf9faf782 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r0, r4, r0, ror pc │ │ │ │ + ldrdeq r0, [r4], r4 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec2623c │ │ │ │ + bl 0xfec261d8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3ff088 │ │ │ │ + bl 0x3ff024 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ msreq R8_fiq, r8 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3d7870 │ │ │ │ + bl 0x3d780c │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xf99cf782 │ │ │ │ + @ instruction: 0xf9cef782 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r0, r4, r8, lsl pc │ │ │ │ + addeq r0, r4, ip, ror pc │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec26294 │ │ │ │ + bl 0xfec26230 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ addlt ip, r4, ip, asr #32 │ │ │ │ cdp 6, 1, cr4, cr13, cr12, {0} │ │ │ │ ldrbtmi r1, [ip], #3952 @ 0xf70 │ │ │ │ ldrdgt pc, [r0], -ip │ │ │ │ andgt pc, ip, r1, asr r8 @ │ │ │ │ - bl 0x3f54cc │ │ │ │ - bl 0x3d28c0 │ │ │ │ + bl 0x3f5468 │ │ │ │ + bl 0x3d285c │ │ │ │ strbtmi r0, [r1], #-512 @ 0xfffffe00 │ │ │ │ - bl 0x3f34c8 │ │ │ │ + bl 0x3f3464 │ │ │ │ stmib sp, {r0, r1, r8}^ │ │ │ │ vrhadd.s8 d30, d2, d0 │ │ │ │ vsra.s64 d22, d20, #64 │ │ │ │ - bl 0x1cf720 │ │ │ │ + bl 0x1cf6bc │ │ │ │ stmdavs r8, {r2, r3, r8, r9} │ │ │ │ - @ instruction: 0xf96cf782 │ │ │ │ + @ instruction: 0xf99ef782 │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ - @ instruction: 0x00840ebe │ │ │ │ + addeq r0, r4, r2, lsr #30 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec262f4 │ │ │ │ + bl 0xfec26290 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ addlt ip, r4, ip, asr #32 │ │ │ │ cdp 6, 1, cr4, cr13, cr12, {0} │ │ │ │ ldrbtmi r1, [ip], #3952 @ 0xf70 │ │ │ │ ldrdgt pc, [r0], -ip │ │ │ │ andgt pc, ip, r1, asr r8 @ │ │ │ │ - bl 0x3f552c │ │ │ │ - bl 0x3d2920 │ │ │ │ + bl 0x3f54c8 │ │ │ │ + bl 0x3d28bc │ │ │ │ strbtmi r0, [r1], #-512 @ 0xfffffe00 │ │ │ │ - bl 0x3f3528 │ │ │ │ + bl 0x3f34c4 │ │ │ │ stmib sp, {r0, r1, r8}^ │ │ │ │ @ instruction: 0xf642e100 │ │ │ │ vmla.f d16, d16, d0[1] │ │ │ │ - bl 0x1cf780 │ │ │ │ + bl 0x1cf71c │ │ │ │ stmdavs r8, {r2, r3, r8, r9} │ │ │ │ - @ instruction: 0xf93cf782 │ │ │ │ + @ instruction: 0xf96ef782 │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r0, r4, lr, asr lr │ │ │ │ + addeq r0, r4, r2, asr #29 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec26354 │ │ │ │ + bl 0xfec262f0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ addlt ip, r4, ip, asr #32 │ │ │ │ cdp 6, 1, cr4, cr13, cr12, {0} │ │ │ │ ldrbtmi r1, [ip], #3952 @ 0xf70 │ │ │ │ ldrdgt pc, [r0], -ip │ │ │ │ andgt pc, ip, r1, asr r8 @ │ │ │ │ - bl 0x3f558c │ │ │ │ - bl 0x3d2980 │ │ │ │ + bl 0x3f5528 │ │ │ │ + bl 0x3d291c │ │ │ │ strbtmi r0, [r1], #-512 @ 0xfffffe00 │ │ │ │ - bl 0x3f3588 │ │ │ │ + bl 0x3f3524 │ │ │ │ stmib sp, {r0, r1, r8}^ │ │ │ │ vrhadd.s8 d30, d2, d0 │ │ │ │ vbic.i32 d22, #0 @ 0x00000000 │ │ │ │ - bl 0x1cf7e0 │ │ │ │ + bl 0x1cf77c │ │ │ │ stmdavs r8, {r2, r3, r8, r9} │ │ │ │ - @ instruction: 0xf90cf782 │ │ │ │ + @ instruction: 0xf93ef782 │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ - strdeq r0, [r4], lr │ │ │ │ + addeq r0, r4, r2, ror #28 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec263b4 │ │ │ │ + bl 0xfec26350 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ addlt ip, r4, ip, asr #32 │ │ │ │ cdp 6, 1, cr4, cr13, cr12, {0} │ │ │ │ ldrbtmi r1, [ip], #3952 @ 0xf70 │ │ │ │ ldrdgt pc, [r0], -ip │ │ │ │ andgt pc, ip, r1, asr r8 @ │ │ │ │ - bl 0x3f55ec │ │ │ │ - bl 0x3d29e0 │ │ │ │ + bl 0x3f5588 │ │ │ │ + bl 0x3d297c │ │ │ │ strbtmi r0, [r1], #-512 @ 0xfffffe00 │ │ │ │ - bl 0x3f35e8 │ │ │ │ + bl 0x3f3584 │ │ │ │ stmib sp, {r0, r1, r8}^ │ │ │ │ @ instruction: 0xf642e100 │ │ │ │ vmla.f d16, d0, d0[0] │ │ │ │ - bl 0x1cf840 │ │ │ │ + bl 0x1cf7dc │ │ │ │ stmdavs r8, {r2, r3, r8, r9} │ │ │ │ - @ instruction: 0xf8dcf782 │ │ │ │ + @ instruction: 0xf90ef782 │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ - umulleq r0, r4, lr, sp │ │ │ │ + addeq r0, r4, r2, lsl #28 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec26414 │ │ │ │ + bl 0xfec263b0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3ff260 │ │ │ │ + bl 0x3ff1fc │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ orrseq pc, r4, lr, asr #4 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3d7a48 │ │ │ │ + bl 0x3d79e4 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xf8b0f782 │ │ │ │ + @ instruction: 0xf8e2f782 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r0, r4, r0, asr #26 │ │ │ │ + addeq r0, r4, r4, lsr #27 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec2646c │ │ │ │ + bl 0xfec26408 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3ff2b8 │ │ │ │ + bl 0x3ff254 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ orrvc pc, ip, sp, asr #12 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3d7aa0 │ │ │ │ + bl 0x3d7a3c │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xf884f782 │ │ │ │ + @ instruction: 0xf8b6f782 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r0, r4, r8, ror #25 │ │ │ │ + addeq r0, r4, ip, asr #26 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec264c4 │ │ │ │ + bl 0xfec26460 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3ff310 │ │ │ │ + bl 0x3ff2ac │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ @ instruction: 0x21a4f24e │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3d7af8 │ │ │ │ + bl 0x3d7a94 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xf858f782 │ │ │ │ + @ instruction: 0xf88af782 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - umulleq r0, r4, r0, ip │ │ │ │ + strdeq r0, [r4], r4 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec2651c │ │ │ │ + bl 0xfec264b8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3ff368 │ │ │ │ + bl 0x3ff304 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ orrsne pc, ip, lr, asr #4 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3d7b50 │ │ │ │ + bl 0x3d7aec │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xf82cf782 │ │ │ │ + @ instruction: 0xf85ef782 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r0, r4, r8, lsr ip │ │ │ │ + umulleq r0, r4, ip, ip │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec26574 │ │ │ │ + bl 0xfec26510 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3ff3c0 │ │ │ │ + bl 0x3ff35c │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ tstpeq r0, lr, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3d7ba8 │ │ │ │ + bl 0x3d7b44 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xf800f782 │ │ │ │ + @ instruction: 0xf832f782 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r0, r4, r0, ror #23 │ │ │ │ + addeq r0, r4, r4, asr #24 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec265cc │ │ │ │ + bl 0xfec26568 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3ff418 │ │ │ │ + bl 0x3ff3b4 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ tstpvc r8, sp, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3d7c00 │ │ │ │ + bl 0x3d7b9c │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xffd4f781 │ │ │ │ + @ instruction: 0xf806f782 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r0, r4, r8, lsl #23 │ │ │ │ + addeq r0, r4, ip, ror #23 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec26624 │ │ │ │ + bl 0xfec265c0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3ff470 │ │ │ │ + bl 0x3ff40c │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ msrcs R8_usr, lr │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3d7c58 │ │ │ │ + bl 0x3d7bf4 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xffa8f781 │ │ │ │ + @ instruction: 0xffdaf781 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r0, r4, r0, lsr fp │ │ │ │ + umulleq r0, r4, r4, fp │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec2667c │ │ │ │ + bl 0xfec26618 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3ff4c8 │ │ │ │ + bl 0x3ff464 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ tstpne r8, lr, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3d7cb0 │ │ │ │ + bl 0x3d7c4c │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xff7cf781 │ │ │ │ + @ instruction: 0xffaef781 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - ldrdeq r0, [r4], r8 │ │ │ │ + addeq r0, r4, ip, lsr fp │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec266d4 │ │ │ │ + bl 0xfec26670 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ @ instruction: 0x4604c050 │ │ │ │ svceq 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #132 @ 0x84 │ │ │ │ ldrdgt pc, [r0], -ip │ │ │ │ andgt pc, ip, r0, asr r8 @ │ │ │ │ strbtmi r9, [r1], #-2054 @ 0xfffff7fa │ │ │ │ @ instruction: 0xf64c9100 │ │ │ │ vmla.f d18, d0, d0[6] │ │ │ │ strbtmi r0, [r0], #-403 @ 0xfffffe6d │ │ │ │ vmlaeq.f64 d14, d2, d12 │ │ │ │ + bl 0x3f34b0 │ │ │ │ + stmib sp, {r0, r1}^ │ │ │ │ + bl 0x2074b0 │ │ │ │ + andcs r0, r0, #12, 6 @ 0x30000000 │ │ │ │ + @ instruction: 0xf7816808 │ │ │ │ + andlt pc, r4, sp, lsr #31 │ │ │ │ + mrscs r2, (UNDEF: 0) │ │ │ │ + movwcs r2, #512 @ 0x200 │ │ │ │ + stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ + svclt 0x0000bd10 │ │ │ │ + addeq r0, r4, r2, ror #21 │ │ │ │ + vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ + bl 0xfec266d4 │ │ │ │ + @ instruction: 0xf8cc0c0c │ │ │ │ + @ instruction: 0xf8df0fe8 │ │ │ │ + @ instruction: 0x4604c050 │ │ │ │ + svceq 0x0070ee1d │ │ │ │ + ldrbtmi fp, [ip], #132 @ 0x84 │ │ │ │ + ldrdgt pc, [r0], -ip │ │ │ │ + andgt pc, ip, r0, asr r8 @ │ │ │ │ + strbtmi r9, [r1], #-2054 @ 0xfffff7fa │ │ │ │ + @ instruction: 0xf64c9100 │ │ │ │ + vmla.f d18, d16, d0[7] │ │ │ │ + strbtmi r0, [r0], #-403 @ 0xfffffe6d │ │ │ │ + vmlaeq.f64 d14, d2, d12 │ │ │ │ bl 0x3f3514 │ │ │ │ stmib sp, {r0, r1}^ │ │ │ │ bl 0x207514 │ │ │ │ andcs r0, r0, #12, 6 @ 0x30000000 │ │ │ │ @ instruction: 0xf7816808 │ │ │ │ andlt pc, r4, fp, ror pc @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ @@ -195701,16 +195702,16 @@ │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ @ instruction: 0x4604c050 │ │ │ │ svceq 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #132 @ 0x84 │ │ │ │ ldrdgt pc, [r0], -ip │ │ │ │ andgt pc, ip, r0, asr r8 @ │ │ │ │ strbtmi r9, [r1], #-2054 @ 0xfffff7fa │ │ │ │ - @ instruction: 0xf64c9100 │ │ │ │ - vmla.f d18, d16, d0[7] │ │ │ │ + vrhadd.s8 d25, d12, d0 │ │ │ │ + vsra.s64 , q2, #64 │ │ │ │ strbtmi r0, [r0], #-403 @ 0xfffffe6d │ │ │ │ vmlaeq.f64 d14, d2, d12 │ │ │ │ bl 0x3f3578 │ │ │ │ stmib sp, {r0, r1}^ │ │ │ │ bl 0x207578 │ │ │ │ andcs r0, r0, #12, 6 @ 0x30000000 │ │ │ │ @ instruction: 0xf7816808 │ │ │ │ @@ -195726,16 +195727,16 @@ │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ @ instruction: 0x4604c050 │ │ │ │ svceq 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #132 @ 0x84 │ │ │ │ ldrdgt pc, [r0], -ip │ │ │ │ andgt pc, ip, r0, asr r8 @ │ │ │ │ strbtmi r9, [r1], #-2054 @ 0xfffff7fa │ │ │ │ - vrhadd.s8 d25, d12, d0 │ │ │ │ - vsra.s64 , q2, #64 │ │ │ │ + @ instruction: 0xf64c9100 │ │ │ │ + vorr.i32 q8, #8 @ 0x00000008 │ │ │ │ strbtmi r0, [r0], #-403 @ 0xfffffe6d │ │ │ │ vmlaeq.f64 d14, d2, d12 │ │ │ │ bl 0x3f35dc │ │ │ │ stmib sp, {r0, r1}^ │ │ │ │ bl 0x2075dc │ │ │ │ andcs r0, r0, #12, 6 @ 0x30000000 │ │ │ │ @ instruction: 0xf7816808 │ │ │ │ @@ -195751,16 +195752,16 @@ │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ @ instruction: 0x4604c050 │ │ │ │ svceq 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #132 @ 0x84 │ │ │ │ ldrdgt pc, [r0], -ip │ │ │ │ andgt pc, ip, r0, asr r8 @ │ │ │ │ strbtmi r9, [r1], #-2054 @ 0xfffff7fa │ │ │ │ - @ instruction: 0xf64c9100 │ │ │ │ - vorr.i32 q8, #8 @ 0x00000008 │ │ │ │ + vrhadd.s8 d25, d12, d0 │ │ │ │ + vsra.s64 d16, d12, #64 │ │ │ │ strbtmi r0, [r0], #-403 @ 0xfffffe6d │ │ │ │ vmlaeq.f64 d14, d2, d12 │ │ │ │ bl 0x3f3640 │ │ │ │ stmib sp, {r0, r1}^ │ │ │ │ bl 0x207640 │ │ │ │ andcs r0, r0, #12, 6 @ 0x30000000 │ │ │ │ @ instruction: 0xf7816808 │ │ │ │ @@ -195777,15 +195778,15 @@ │ │ │ │ @ instruction: 0x4604c050 │ │ │ │ svceq 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #132 @ 0x84 │ │ │ │ ldrdgt pc, [r0], -ip │ │ │ │ andgt pc, ip, r0, asr r8 @ │ │ │ │ strbtmi r9, [r1], #-2054 @ 0xfffff7fa │ │ │ │ vrhadd.s8 d25, d12, d0 │ │ │ │ - vsra.s64 d16, d12, #64 │ │ │ │ + vaddw.s8 , q0, d16 │ │ │ │ strbtmi r0, [r0], #-403 @ 0xfffffe6d │ │ │ │ vmlaeq.f64 d14, d2, d12 │ │ │ │ bl 0x3f36a4 │ │ │ │ stmib sp, {r0, r1}^ │ │ │ │ bl 0x2076a4 │ │ │ │ andcs r0, r0, #12, 6 @ 0x30000000 │ │ │ │ @ instruction: 0xf7816808 │ │ │ │ @@ -195801,16 +195802,16 @@ │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ @ instruction: 0x4604c050 │ │ │ │ svceq 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #132 @ 0x84 │ │ │ │ ldrdgt pc, [r0], -ip │ │ │ │ andgt pc, ip, r0, asr r8 @ │ │ │ │ strbtmi r9, [r1], #-2054 @ 0xfffff7fa │ │ │ │ - vrhadd.s8 d25, d12, d0 │ │ │ │ - vaddw.s8 , q0, d16 │ │ │ │ + @ instruction: 0xf64b9100 │ │ │ │ + vmla.f d16, d16, d0[4] │ │ │ │ strbtmi r0, [r0], #-403 @ 0xfffffe6d │ │ │ │ vmlaeq.f64 d14, d2, d12 │ │ │ │ bl 0x3f3708 │ │ │ │ stmib sp, {r0, r1}^ │ │ │ │ bl 0x207708 │ │ │ │ andcs r0, r0, #12, 6 @ 0x30000000 │ │ │ │ @ instruction: 0xf7816808 │ │ │ │ @@ -195827,15 +195828,15 @@ │ │ │ │ @ instruction: 0x4604c050 │ │ │ │ svceq 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #132 @ 0x84 │ │ │ │ ldrdgt pc, [r0], -ip │ │ │ │ andgt pc, ip, r0, asr r8 @ │ │ │ │ strbtmi r9, [r1], #-2054 @ 0xfffff7fa │ │ │ │ @ instruction: 0xf64b9100 │ │ │ │ - vmla.f d16, d16, d0[4] │ │ │ │ + vmla.f d17, d0, d0[5] │ │ │ │ strbtmi r0, [r0], #-403 @ 0xfffffe6d │ │ │ │ vmlaeq.f64 d14, d2, d12 │ │ │ │ bl 0x3f376c │ │ │ │ stmib sp, {r0, r1}^ │ │ │ │ bl 0x20776c │ │ │ │ andcs r0, r0, #12, 6 @ 0x30000000 │ │ │ │ @ instruction: 0xf7816808 │ │ │ │ @@ -195851,16 +195852,16 @@ │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ @ instruction: 0x4604c050 │ │ │ │ svceq 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #132 @ 0x84 │ │ │ │ ldrdgt pc, [r0], -ip │ │ │ │ andgt pc, ip, r0, asr r8 @ │ │ │ │ strbtmi r9, [r1], #-2054 @ 0xfffff7fa │ │ │ │ - @ instruction: 0xf64b9100 │ │ │ │ - vmla.f d17, d0, d0[5] │ │ │ │ + vrhadd.s8 d25, d11, d0 │ │ │ │ + vorr.i32 , #4 @ 0x00000004 │ │ │ │ strbtmi r0, [r0], #-403 @ 0xfffffe6d │ │ │ │ vmlaeq.f64 d14, d2, d12 │ │ │ │ bl 0x3f37d0 │ │ │ │ stmib sp, {r0, r1}^ │ │ │ │ bl 0x2077d0 │ │ │ │ andcs r0, r0, #12, 6 @ 0x30000000 │ │ │ │ @ instruction: 0xf7816808 │ │ │ │ @@ -195877,15 +195878,15 @@ │ │ │ │ @ instruction: 0x4604c050 │ │ │ │ svceq 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #132 @ 0x84 │ │ │ │ ldrdgt pc, [r0], -ip │ │ │ │ andgt pc, ip, r0, asr r8 @ │ │ │ │ strbtmi r9, [r1], #-2054 @ 0xfffff7fa │ │ │ │ vrhadd.s8 d25, d11, d0 │ │ │ │ - vorr.i32 , #4 @ 0x00000004 │ │ │ │ + vsra.s64 , q4, #64 │ │ │ │ strbtmi r0, [r0], #-403 @ 0xfffffe6d │ │ │ │ vmlaeq.f64 d14, d2, d12 │ │ │ │ bl 0x3f3834 │ │ │ │ stmib sp, {r0, r1}^ │ │ │ │ bl 0x207834 │ │ │ │ andcs r0, r0, #12, 6 @ 0x30000000 │ │ │ │ @ instruction: 0xf7816808 │ │ │ │ @@ -195901,16 +195902,16 @@ │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ @ instruction: 0x4604c050 │ │ │ │ svceq 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #132 @ 0x84 │ │ │ │ ldrdgt pc, [r0], -ip │ │ │ │ andgt pc, ip, r0, asr r8 @ │ │ │ │ strbtmi r9, [r1], #-2054 @ 0xfffff7fa │ │ │ │ - vrhadd.s8 d25, d11, d0 │ │ │ │ - vsra.s64 , q4, #64 │ │ │ │ + vrhadd.s8 d25, d4, d0 │ │ │ │ + vsra.s64 , q10, #64 │ │ │ │ strbtmi r0, [r0], #-403 @ 0xfffffe6d │ │ │ │ vmlaeq.f64 d14, d2, d12 │ │ │ │ bl 0x3f3898 │ │ │ │ stmib sp, {r0, r1}^ │ │ │ │ bl 0x207898 │ │ │ │ andcs r0, r0, #12, 6 @ 0x30000000 │ │ │ │ @ instruction: 0xf7816808 │ │ │ │ @@ -195926,16 +195927,16 @@ │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ @ instruction: 0x4604c050 │ │ │ │ svceq 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #132 @ 0x84 │ │ │ │ ldrdgt pc, [r0], -ip │ │ │ │ andgt pc, ip, r0, asr r8 @ │ │ │ │ strbtmi r9, [r1], #-2054 @ 0xfffff7fa │ │ │ │ - vrhadd.s8 d25, d4, d0 │ │ │ │ - vsra.s64 , q10, #64 │ │ │ │ + @ instruction: 0xf6449100 │ │ │ │ + vbic.i32 q8, #8 @ 0x00000008 │ │ │ │ strbtmi r0, [r0], #-403 @ 0xfffffe6d │ │ │ │ vmlaeq.f64 d14, d2, d12 │ │ │ │ bl 0x3f38fc │ │ │ │ stmib sp, {r0, r1}^ │ │ │ │ bl 0x2078fc │ │ │ │ andcs r0, r0, #12, 6 @ 0x30000000 │ │ │ │ @ instruction: 0xf7816808 │ │ │ │ @@ -195951,16 +195952,16 @@ │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ @ instruction: 0x4604c050 │ │ │ │ svceq 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #132 @ 0x84 │ │ │ │ ldrdgt pc, [r0], -ip │ │ │ │ andgt pc, ip, r0, asr r8 @ │ │ │ │ strbtmi r9, [r1], #-2054 @ 0xfffff7fa │ │ │ │ - @ instruction: 0xf6449100 │ │ │ │ - vbic.i32 q8, #8 @ 0x00000008 │ │ │ │ + vrhadd.s8 d25, d12, d0 │ │ │ │ + vsra.s64 d19, d20, #64 │ │ │ │ strbtmi r0, [r0], #-403 @ 0xfffffe6d │ │ │ │ vmlaeq.f64 d14, d2, d12 │ │ │ │ bl 0x3f3960 │ │ │ │ stmib sp, {r0, r1}^ │ │ │ │ bl 0x207960 │ │ │ │ andcs r0, r0, #12, 6 @ 0x30000000 │ │ │ │ @ instruction: 0xf7816808 │ │ │ │ @@ -195977,15 +195978,15 @@ │ │ │ │ @ instruction: 0x4604c050 │ │ │ │ svceq 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #132 @ 0x84 │ │ │ │ ldrdgt pc, [r0], -ip │ │ │ │ andgt pc, ip, r0, asr r8 @ │ │ │ │ strbtmi r9, [r1], #-2054 @ 0xfffff7fa │ │ │ │ vrhadd.s8 d25, d12, d0 │ │ │ │ - vsra.s64 d19, d20, #64 │ │ │ │ + vbic.i32 d20, #8 @ 0x00000008 │ │ │ │ strbtmi r0, [r0], #-403 @ 0xfffffe6d │ │ │ │ vmlaeq.f64 d14, d2, d12 │ │ │ │ bl 0x3f39c4 │ │ │ │ stmib sp, {r0, r1}^ │ │ │ │ bl 0x2079c4 │ │ │ │ andcs r0, r0, #12, 6 @ 0x30000000 │ │ │ │ @ instruction: 0xf7816808 │ │ │ │ @@ -196001,16 +196002,16 @@ │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ @ instruction: 0x4604c050 │ │ │ │ svceq 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #132 @ 0x84 │ │ │ │ ldrdgt pc, [r0], -ip │ │ │ │ andgt pc, ip, r0, asr r8 @ │ │ │ │ strbtmi r9, [r1], #-2054 @ 0xfffff7fa │ │ │ │ - vrhadd.s8 d25, d12, d0 │ │ │ │ - vbic.i32 d20, #8 @ 0x00000008 │ │ │ │ + @ instruction: 0xf64b9100 │ │ │ │ + vorr.i32 d23, #0 @ 0x00000000 │ │ │ │ strbtmi r0, [r0], #-403 @ 0xfffffe6d │ │ │ │ vmlaeq.f64 d14, d2, d12 │ │ │ │ bl 0x3f3a28 │ │ │ │ stmib sp, {r0, r1}^ │ │ │ │ bl 0x207a28 │ │ │ │ andcs r0, r0, #12, 6 @ 0x30000000 │ │ │ │ @ instruction: 0xf7816808 │ │ │ │ @@ -196027,15 +196028,15 @@ │ │ │ │ @ instruction: 0x4604c050 │ │ │ │ svceq 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #132 @ 0x84 │ │ │ │ ldrdgt pc, [r0], -ip │ │ │ │ andgt pc, ip, r0, asr r8 @ │ │ │ │ strbtmi r9, [r1], #-2054 @ 0xfffff7fa │ │ │ │ @ instruction: 0xf64b9100 │ │ │ │ - vorr.i32 d23, #0 @ 0x00000000 │ │ │ │ + vsra.s64 d23, d4, #64 │ │ │ │ strbtmi r0, [r0], #-403 @ 0xfffffe6d │ │ │ │ vmlaeq.f64 d14, d2, d12 │ │ │ │ bl 0x3f3a8c │ │ │ │ stmib sp, {r0, r1}^ │ │ │ │ bl 0x207a8c │ │ │ │ andcs r0, r0, #12, 6 @ 0x30000000 │ │ │ │ @ instruction: 0xf7816808 │ │ │ │ @@ -196052,15 +196053,15 @@ │ │ │ │ @ instruction: 0x4604c050 │ │ │ │ svceq 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #132 @ 0x84 │ │ │ │ ldrdgt pc, [r0], -ip │ │ │ │ andgt pc, ip, r0, asr r8 @ │ │ │ │ strbtmi r9, [r1], #-2054 @ 0xfffff7fa │ │ │ │ @ instruction: 0xf64b9100 │ │ │ │ - vsra.s64 d23, d4, #64 │ │ │ │ + vaddw.s8 , q8, d4 │ │ │ │ strbtmi r0, [r0], #-403 @ 0xfffffe6d │ │ │ │ vmlaeq.f64 d14, d2, d12 │ │ │ │ bl 0x3f3af0 │ │ │ │ stmib sp, {r0, r1}^ │ │ │ │ bl 0x207af0 │ │ │ │ andcs r0, r0, #12, 6 @ 0x30000000 │ │ │ │ @ instruction: 0xf7816808 │ │ │ │ @@ -196077,15 +196078,15 @@ │ │ │ │ @ instruction: 0x4604c050 │ │ │ │ svceq 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #132 @ 0x84 │ │ │ │ ldrdgt pc, [r0], -ip │ │ │ │ andgt pc, ip, r0, asr r8 @ │ │ │ │ strbtmi r9, [r1], #-2054 @ 0xfffff7fa │ │ │ │ @ instruction: 0xf64b9100 │ │ │ │ - vaddw.s8 , q8, d4 │ │ │ │ + vaddw.s8 q11, q0, d8 │ │ │ │ strbtmi r0, [r0], #-403 @ 0xfffffe6d │ │ │ │ vmlaeq.f64 d14, d2, d12 │ │ │ │ bl 0x3f3b54 │ │ │ │ stmib sp, {r0, r1}^ │ │ │ │ bl 0x207b54 │ │ │ │ andcs r0, r0, #12, 6 @ 0x30000000 │ │ │ │ @ instruction: 0xf7816808 │ │ │ │ @@ -196101,16 +196102,16 @@ │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ @ instruction: 0x4604c050 │ │ │ │ svceq 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #132 @ 0x84 │ │ │ │ ldrdgt pc, [r0], -ip │ │ │ │ andgt pc, ip, r0, asr r8 @ │ │ │ │ strbtmi r9, [r1], #-2054 @ 0xfffff7fa │ │ │ │ - @ instruction: 0xf64b9100 │ │ │ │ - vaddw.s8 q11, q0, d8 │ │ │ │ + vrhadd.s8 d25, d4, d0 │ │ │ │ + vmla.f d22, d0, d0[6] │ │ │ │ strbtmi r0, [r0], #-403 @ 0xfffffe6d │ │ │ │ vmlaeq.f64 d14, d2, d12 │ │ │ │ bl 0x3f3bb8 │ │ │ │ stmib sp, {r0, r1}^ │ │ │ │ bl 0x207bb8 │ │ │ │ andcs r0, r0, #12, 6 @ 0x30000000 │ │ │ │ @ instruction: 0xf7816808 │ │ │ │ @@ -196127,15 +196128,15 @@ │ │ │ │ @ instruction: 0x4604c050 │ │ │ │ svceq 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #132 @ 0x84 │ │ │ │ ldrdgt pc, [r0], -ip │ │ │ │ andgt pc, ip, r0, asr r8 @ │ │ │ │ strbtmi r9, [r1], #-2054 @ 0xfffff7fa │ │ │ │ vrhadd.s8 d25, d4, d0 │ │ │ │ - vmla.f d22, d0, d0[6] │ │ │ │ + vmla.f d22, d16, d0[7] │ │ │ │ strbtmi r0, [r0], #-403 @ 0xfffffe6d │ │ │ │ vmlaeq.f64 d14, d2, d12 │ │ │ │ bl 0x3f3c1c │ │ │ │ stmib sp, {r0, r1}^ │ │ │ │ bl 0x207c1c │ │ │ │ andcs r0, r0, #12, 6 @ 0x30000000 │ │ │ │ @ instruction: 0xf7816808 │ │ │ │ @@ -196152,15 +196153,15 @@ │ │ │ │ @ instruction: 0x4604c050 │ │ │ │ svceq 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #132 @ 0x84 │ │ │ │ ldrdgt pc, [r0], -ip │ │ │ │ andgt pc, ip, r0, asr r8 @ │ │ │ │ strbtmi r9, [r1], #-2054 @ 0xfffff7fa │ │ │ │ vrhadd.s8 d25, d4, d0 │ │ │ │ - vmla.f d22, d16, d0[7] │ │ │ │ + vsra.s64 q10, q6, #64 │ │ │ │ strbtmi r0, [r0], #-403 @ 0xfffffe6d │ │ │ │ vmlaeq.f64 d14, d2, d12 │ │ │ │ bl 0x3f3c80 │ │ │ │ stmib sp, {r0, r1}^ │ │ │ │ bl 0x207c80 │ │ │ │ andcs r0, r0, #12, 6 @ 0x30000000 │ │ │ │ @ instruction: 0xf7816808 │ │ │ │ @@ -196177,15 +196178,15 @@ │ │ │ │ @ instruction: 0x4604c050 │ │ │ │ svceq 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #132 @ 0x84 │ │ │ │ ldrdgt pc, [r0], -ip │ │ │ │ andgt pc, ip, r0, asr r8 @ │ │ │ │ strbtmi r9, [r1], #-2054 @ 0xfffff7fa │ │ │ │ vrhadd.s8 d25, d4, d0 │ │ │ │ - vsra.s64 q10, q6, #64 │ │ │ │ + vmla.f d21, d0, d0[4] │ │ │ │ strbtmi r0, [r0], #-403 @ 0xfffffe6d │ │ │ │ vmlaeq.f64 d14, d2, d12 │ │ │ │ bl 0x3f3ce4 │ │ │ │ stmib sp, {r0, r1}^ │ │ │ │ bl 0x207ce4 │ │ │ │ andcs r0, r0, #12, 6 @ 0x30000000 │ │ │ │ @ instruction: 0xf7816808 │ │ │ │ @@ -196201,16 +196202,16 @@ │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ @ instruction: 0x4604c050 │ │ │ │ svceq 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #132 @ 0x84 │ │ │ │ ldrdgt pc, [r0], -ip │ │ │ │ andgt pc, ip, r0, asr r8 @ │ │ │ │ strbtmi r9, [r1], #-2054 @ 0xfffff7fa │ │ │ │ - vrhadd.s8 d25, d4, d0 │ │ │ │ - vmla.f d21, d0, d0[4] │ │ │ │ + @ instruction: 0xf64a9100 │ │ │ │ + vsra.s64 d22, d0, #64 │ │ │ │ strbtmi r0, [r0], #-403 @ 0xfffffe6d │ │ │ │ vmlaeq.f64 d14, d2, d12 │ │ │ │ bl 0x3f3d48 │ │ │ │ stmib sp, {r0, r1}^ │ │ │ │ bl 0x207d48 │ │ │ │ andcs r0, r0, #12, 6 @ 0x30000000 │ │ │ │ @ instruction: 0xf7816808 │ │ │ │ @@ -196227,15 +196228,15 @@ │ │ │ │ @ instruction: 0x4604c050 │ │ │ │ svceq 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #132 @ 0x84 │ │ │ │ ldrdgt pc, [r0], -ip │ │ │ │ andgt pc, ip, r0, asr r8 @ │ │ │ │ strbtmi r9, [r1], #-2054 @ 0xfffff7fa │ │ │ │ @ instruction: 0xf64a9100 │ │ │ │ - vsra.s64 d22, d0, #64 │ │ │ │ + vorr.i32 d23, #4 @ 0x00000004 │ │ │ │ strbtmi r0, [r0], #-403 @ 0xfffffe6d │ │ │ │ vmlaeq.f64 d14, d2, d12 │ │ │ │ bl 0x3f3dac │ │ │ │ stmib sp, {r0, r1}^ │ │ │ │ bl 0x207dac │ │ │ │ andcs r0, r0, #12, 6 @ 0x30000000 │ │ │ │ @ instruction: 0xf7816808 │ │ │ │ @@ -196252,15 +196253,15 @@ │ │ │ │ @ instruction: 0x4604c050 │ │ │ │ svceq 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #132 @ 0x84 │ │ │ │ ldrdgt pc, [r0], -ip │ │ │ │ andgt pc, ip, r0, asr r8 @ │ │ │ │ strbtmi r9, [r1], #-2054 @ 0xfffff7fa │ │ │ │ @ instruction: 0xf64a9100 │ │ │ │ - vorr.i32 d23, #4 @ 0x00000004 │ │ │ │ + vaddw.s8 q10, q8, d0 │ │ │ │ strbtmi r0, [r0], #-403 @ 0xfffffe6d │ │ │ │ vmlaeq.f64 d14, d2, d12 │ │ │ │ bl 0x3f3e10 │ │ │ │ stmib sp, {r0, r1}^ │ │ │ │ bl 0x207e10 │ │ │ │ andcs r0, r0, #12, 6 @ 0x30000000 │ │ │ │ @ instruction: 0xf7816808 │ │ │ │ @@ -196277,15 +196278,15 @@ │ │ │ │ @ instruction: 0x4604c050 │ │ │ │ svceq 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #132 @ 0x84 │ │ │ │ ldrdgt pc, [r0], -ip │ │ │ │ andgt pc, ip, r0, asr r8 @ │ │ │ │ strbtmi r9, [r1], #-2054 @ 0xfffff7fa │ │ │ │ @ instruction: 0xf64a9100 │ │ │ │ - vaddw.s8 q10, q8, d0 │ │ │ │ + vaddw.s8 , q0, d4 │ │ │ │ strbtmi r0, [r0], #-403 @ 0xfffffe6d │ │ │ │ vmlaeq.f64 d14, d2, d12 │ │ │ │ bl 0x3f3e74 │ │ │ │ stmib sp, {r0, r1}^ │ │ │ │ bl 0x207e74 │ │ │ │ andcs r0, r0, #12, 6 @ 0x30000000 │ │ │ │ @ instruction: 0xf7816808 │ │ │ │ @@ -196301,16 +196302,16 @@ │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ @ instruction: 0x4604c050 │ │ │ │ svceq 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #132 @ 0x84 │ │ │ │ ldrdgt pc, [r0], -ip │ │ │ │ andgt pc, ip, r0, asr r8 @ │ │ │ │ strbtmi r9, [r1], #-2054 @ 0xfffff7fa │ │ │ │ - @ instruction: 0xf64a9100 │ │ │ │ - vaddw.s8 , q0, d4 │ │ │ │ + vrhadd.s8 d25, d11, d0 │ │ │ │ + vaddw.s8 q8, q8, d16 │ │ │ │ strbtmi r0, [r0], #-403 @ 0xfffffe6d │ │ │ │ vmlaeq.f64 d14, d2, d12 │ │ │ │ bl 0x3f3ed8 │ │ │ │ stmib sp, {r0, r1}^ │ │ │ │ bl 0x207ed8 │ │ │ │ andcs r0, r0, #12, 6 @ 0x30000000 │ │ │ │ @ instruction: 0xf7816808 │ │ │ │ @@ -196327,15 +196328,15 @@ │ │ │ │ @ instruction: 0x4604c050 │ │ │ │ svceq 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #132 @ 0x84 │ │ │ │ ldrdgt pc, [r0], -ip │ │ │ │ andgt pc, ip, r0, asr r8 @ │ │ │ │ strbtmi r9, [r1], #-2054 @ 0xfffff7fa │ │ │ │ vrhadd.s8 d25, d11, d0 │ │ │ │ - vaddw.s8 q8, q8, d16 │ │ │ │ + vaddw.s8 , q0, d20 │ │ │ │ strbtmi r0, [r0], #-403 @ 0xfffffe6d │ │ │ │ vmlaeq.f64 d14, d2, d12 │ │ │ │ bl 0x3f3f3c │ │ │ │ stmib sp, {r0, r1}^ │ │ │ │ bl 0x207f3c │ │ │ │ andcs r0, r0, #12, 6 @ 0x30000000 │ │ │ │ @ instruction: 0xf7816808 │ │ │ │ @@ -196351,16 +196352,16 @@ │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ @ instruction: 0x4604c050 │ │ │ │ svceq 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #132 @ 0x84 │ │ │ │ ldrdgt pc, [r0], -ip │ │ │ │ andgt pc, ip, r0, asr r8 @ │ │ │ │ strbtmi r9, [r1], #-2054 @ 0xfffff7fa │ │ │ │ - vrhadd.s8 d25, d11, d0 │ │ │ │ - vaddw.s8 , q0, d20 │ │ │ │ + @ instruction: 0xf64a9100 │ │ │ │ + vsra.s64 d23, d8, #64 │ │ │ │ strbtmi r0, [r0], #-403 @ 0xfffffe6d │ │ │ │ vmlaeq.f64 d14, d2, d12 │ │ │ │ bl 0x3f3fa0 │ │ │ │ stmib sp, {r0, r1}^ │ │ │ │ bl 0x207fa0 │ │ │ │ andcs r0, r0, #12, 6 @ 0x30000000 │ │ │ │ @ instruction: 0xf7816808 │ │ │ │ @@ -196376,16 +196377,16 @@ │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ @ instruction: 0x4604c050 │ │ │ │ svceq 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #132 @ 0x84 │ │ │ │ ldrdgt pc, [r0], -ip │ │ │ │ andgt pc, ip, r0, asr r8 @ │ │ │ │ strbtmi r9, [r1], #-2054 @ 0xfffff7fa │ │ │ │ - @ instruction: 0xf64a9100 │ │ │ │ - vsra.s64 d23, d8, #64 │ │ │ │ + vrhadd.s8 d25, d11, d0 │ │ │ │ + vorr.i32 d16, #12 @ 0x0000000c │ │ │ │ strbtmi r0, [r0], #-403 @ 0xfffffe6d │ │ │ │ vmlaeq.f64 d14, d2, d12 │ │ │ │ bl 0x3f4004 │ │ │ │ stmib sp, {r0, r1}^ │ │ │ │ bl 0x208004 │ │ │ │ andcs r0, r0, #12, 6 @ 0x30000000 │ │ │ │ @ instruction: 0xf7816808 │ │ │ │ @@ -196402,15 +196403,15 @@ │ │ │ │ @ instruction: 0x4604c050 │ │ │ │ svceq 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #132 @ 0x84 │ │ │ │ ldrdgt pc, [r0], -ip │ │ │ │ andgt pc, ip, r0, asr r8 @ │ │ │ │ strbtmi r9, [r1], #-2054 @ 0xfffff7fa │ │ │ │ vrhadd.s8 d25, d11, d0 │ │ │ │ - vorr.i32 d16, #12 @ 0x0000000c │ │ │ │ + vsra.s64 d18, d16, #64 │ │ │ │ strbtmi r0, [r0], #-403 @ 0xfffffe6d │ │ │ │ vmlaeq.f64 d14, d2, d12 │ │ │ │ bl 0x3f4068 │ │ │ │ stmib sp, {r0, r1}^ │ │ │ │ bl 0x208068 │ │ │ │ andcs r0, r0, #12, 6 @ 0x30000000 │ │ │ │ @ instruction: 0xf7816808 │ │ │ │ @@ -196427,15 +196428,15 @@ │ │ │ │ @ instruction: 0x4604c050 │ │ │ │ svceq 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #132 @ 0x84 │ │ │ │ ldrdgt pc, [r0], -ip │ │ │ │ andgt pc, ip, r0, asr r8 @ │ │ │ │ strbtmi r9, [r1], #-2054 @ 0xfffff7fa │ │ │ │ vrhadd.s8 d25, d11, d0 │ │ │ │ - vsra.s64 d18, d16, #64 │ │ │ │ + vbic.i32 d19, #4 @ 0x00000004 │ │ │ │ strbtmi r0, [r0], #-403 @ 0xfffffe6d │ │ │ │ vmlaeq.f64 d14, d2, d12 │ │ │ │ bl 0x3f40cc │ │ │ │ stmib sp, {r0, r1}^ │ │ │ │ bl 0x2080cc │ │ │ │ andcs r0, r0, #12, 6 @ 0x30000000 │ │ │ │ @ instruction: 0xf7816808 │ │ │ │ @@ -196452,15 +196453,15 @@ │ │ │ │ @ instruction: 0x4604c050 │ │ │ │ svceq 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #132 @ 0x84 │ │ │ │ ldrdgt pc, [r0], -ip │ │ │ │ andgt pc, ip, r0, asr r8 @ │ │ │ │ strbtmi r9, [r1], #-2054 @ 0xfffff7fa │ │ │ │ vrhadd.s8 d25, d11, d0 │ │ │ │ - vbic.i32 d19, #4 @ 0x00000004 │ │ │ │ + vaddw.s8 , q8, d24 │ │ │ │ strbtmi r0, [r0], #-403 @ 0xfffffe6d │ │ │ │ vmlaeq.f64 d14, d2, d12 │ │ │ │ bl 0x3f4130 │ │ │ │ stmib sp, {r0, r1}^ │ │ │ │ bl 0x208130 │ │ │ │ andcs r0, r0, #12, 6 @ 0x30000000 │ │ │ │ @ instruction: 0xf7816808 │ │ │ │ @@ -196477,15 +196478,15 @@ │ │ │ │ @ instruction: 0x4604c050 │ │ │ │ svceq 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #132 @ 0x84 │ │ │ │ ldrdgt pc, [r0], -ip │ │ │ │ andgt pc, ip, r0, asr r8 @ │ │ │ │ strbtmi r9, [r1], #-2054 @ 0xfffff7fa │ │ │ │ vrhadd.s8 d25, d11, d0 │ │ │ │ - vaddw.s8 , q8, d24 │ │ │ │ + vaddw.s8 q9, q0, d28 │ │ │ │ strbtmi r0, [r0], #-403 @ 0xfffffe6d │ │ │ │ vmlaeq.f64 d14, d2, d12 │ │ │ │ bl 0x3f4194 │ │ │ │ stmib sp, {r0, r1}^ │ │ │ │ bl 0x208194 │ │ │ │ andcs r0, r0, #12, 6 @ 0x30000000 │ │ │ │ @ instruction: 0xf7816808 │ │ │ │ @@ -196501,16 +196502,16 @@ │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ @ instruction: 0x4604c050 │ │ │ │ svceq 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #132 @ 0x84 │ │ │ │ ldrdgt pc, [r0], -ip │ │ │ │ andgt pc, ip, r0, asr r8 @ │ │ │ │ strbtmi r9, [r1], #-2054 @ 0xfffff7fa │ │ │ │ - vrhadd.s8 d25, d11, d0 │ │ │ │ - vaddw.s8 q9, q0, d28 │ │ │ │ + vrhadd.s8 d25, d12, d0 │ │ │ │ + vmla.f d21, d0, d0[0] │ │ │ │ strbtmi r0, [r0], #-403 @ 0xfffffe6d │ │ │ │ vmlaeq.f64 d14, d2, d12 │ │ │ │ bl 0x3f41f8 │ │ │ │ stmib sp, {r0, r1}^ │ │ │ │ bl 0x2081f8 │ │ │ │ andcs r0, r0, #12, 6 @ 0x30000000 │ │ │ │ @ instruction: 0xf7816808 │ │ │ │ @@ -196527,15 +196528,15 @@ │ │ │ │ @ instruction: 0x4604c050 │ │ │ │ svceq 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #132 @ 0x84 │ │ │ │ ldrdgt pc, [r0], -ip │ │ │ │ andgt pc, ip, r0, asr r8 @ │ │ │ │ strbtmi r9, [r1], #-2054 @ 0xfffff7fa │ │ │ │ vrhadd.s8 d25, d12, d0 │ │ │ │ - vmla.f d21, d0, d0[0] │ │ │ │ + vmla.f d21, d16, d0[1] │ │ │ │ strbtmi r0, [r0], #-403 @ 0xfffffe6d │ │ │ │ vmlaeq.f64 d14, d2, d12 │ │ │ │ bl 0x3f425c │ │ │ │ stmib sp, {r0, r1}^ │ │ │ │ bl 0x20825c │ │ │ │ andcs r0, r0, #12, 6 @ 0x30000000 │ │ │ │ @ instruction: 0xf7816808 │ │ │ │ @@ -196551,16 +196552,16 @@ │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ @ instruction: 0x4604c050 │ │ │ │ svceq 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #132 @ 0x84 │ │ │ │ ldrdgt pc, [r0], -ip │ │ │ │ andgt pc, ip, r0, asr r8 @ │ │ │ │ strbtmi r9, [r1], #-2054 @ 0xfffff7fa │ │ │ │ - vrhadd.s8 d25, d12, d0 │ │ │ │ - vmla.f d21, d16, d0[1] │ │ │ │ + @ instruction: 0xf64b9100 │ │ │ │ + vsra.s64 , q12, #64 │ │ │ │ strbtmi r0, [r0], #-403 @ 0xfffffe6d │ │ │ │ vmlaeq.f64 d14, d2, d12 │ │ │ │ bl 0x3f42c0 │ │ │ │ stmib sp, {r0, r1}^ │ │ │ │ bl 0x2082c0 │ │ │ │ andcs r0, r0, #12, 6 @ 0x30000000 │ │ │ │ @ instruction: 0xf7816808 │ │ │ │ @@ -196577,15 +196578,15 @@ │ │ │ │ @ instruction: 0x4604c050 │ │ │ │ svceq 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #132 @ 0x84 │ │ │ │ ldrdgt pc, [r0], -ip │ │ │ │ andgt pc, ip, r0, asr r8 @ │ │ │ │ strbtmi r9, [r1], #-2054 @ 0xfffff7fa │ │ │ │ @ instruction: 0xf64b9100 │ │ │ │ - vsra.s64 , q12, #64 │ │ │ │ + vbic.i32 q10, #12 @ 0x0000000c │ │ │ │ strbtmi r0, [r0], #-403 @ 0xfffffe6d │ │ │ │ vmlaeq.f64 d14, d2, d12 │ │ │ │ bl 0x3f4324 │ │ │ │ stmib sp, {r0, r1}^ │ │ │ │ bl 0x208324 │ │ │ │ andcs r0, r0, #12, 6 @ 0x30000000 │ │ │ │ @ instruction: 0xf7816808 │ │ │ │ @@ -196602,15 +196603,15 @@ │ │ │ │ @ instruction: 0x4604c050 │ │ │ │ svceq 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #132 @ 0x84 │ │ │ │ ldrdgt pc, [r0], -ip │ │ │ │ andgt pc, ip, r0, asr r8 @ │ │ │ │ strbtmi r9, [r1], #-2054 @ 0xfffff7fa │ │ │ │ @ instruction: 0xf64b9100 │ │ │ │ - vbic.i32 q10, #12 @ 0x0000000c │ │ │ │ + vmla.f d18, d0, d0[7] │ │ │ │ strbtmi r0, [r0], #-403 @ 0xfffffe6d │ │ │ │ vmlaeq.f64 d14, d2, d12 │ │ │ │ bl 0x3f4388 │ │ │ │ stmib sp, {r0, r1}^ │ │ │ │ bl 0x208388 │ │ │ │ andcs r0, r0, #12, 6 @ 0x30000000 │ │ │ │ @ instruction: 0xf7816808 │ │ │ │ @@ -196627,15 +196628,15 @@ │ │ │ │ @ instruction: 0x4604c050 │ │ │ │ svceq 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #132 @ 0x84 │ │ │ │ ldrdgt pc, [r0], -ip │ │ │ │ andgt pc, ip, r0, asr r8 @ │ │ │ │ strbtmi r9, [r1], #-2054 @ 0xfffff7fa │ │ │ │ @ instruction: 0xf64b9100 │ │ │ │ - vmla.f d18, d0, d0[7] │ │ │ │ + vsra.s64 q9, q8, #64 │ │ │ │ strbtmi r0, [r0], #-403 @ 0xfffffe6d │ │ │ │ vmlaeq.f64 d14, d2, d12 │ │ │ │ bl 0x3f43ec │ │ │ │ stmib sp, {r0, r1}^ │ │ │ │ bl 0x2083ec │ │ │ │ andcs r0, r0, #12, 6 @ 0x30000000 │ │ │ │ @ instruction: 0xf7816808 │ │ │ │ @@ -196651,16 +196652,16 @@ │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ @ instruction: 0x4604c050 │ │ │ │ svceq 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #132 @ 0x84 │ │ │ │ ldrdgt pc, [r0], -ip │ │ │ │ andgt pc, ip, r0, asr r8 @ │ │ │ │ strbtmi r9, [r1], #-2054 @ 0xfffff7fa │ │ │ │ - @ instruction: 0xf64b9100 │ │ │ │ - vsra.s64 q9, q8, #64 │ │ │ │ + vrhadd.s8 d25, d11, d0 │ │ │ │ + vmla.f d21, d16, d0[2] │ │ │ │ strbtmi r0, [r0], #-403 @ 0xfffffe6d │ │ │ │ vmlaeq.f64 d14, d2, d12 │ │ │ │ bl 0x3f4450 │ │ │ │ stmib sp, {r0, r1}^ │ │ │ │ bl 0x208450 │ │ │ │ andcs r0, r0, #12, 6 @ 0x30000000 │ │ │ │ @ instruction: 0xf7806808 │ │ │ │ @@ -196677,15 +196678,15 @@ │ │ │ │ @ instruction: 0x4604c050 │ │ │ │ svceq 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #132 @ 0x84 │ │ │ │ ldrdgt pc, [r0], -ip │ │ │ │ andgt pc, ip, r0, asr r8 @ │ │ │ │ strbtmi r9, [r1], #-2054 @ 0xfffff7fa │ │ │ │ vrhadd.s8 d25, d11, d0 │ │ │ │ - vmla.f d21, d16, d0[2] │ │ │ │ + vmla.f d22, d0, d0[3] │ │ │ │ strbtmi r0, [r0], #-403 @ 0xfffffe6d │ │ │ │ vmlaeq.f64 d14, d2, d12 │ │ │ │ bl 0x3f44b4 │ │ │ │ stmib sp, {r0, r1}^ │ │ │ │ bl 0x2084b4 │ │ │ │ andcs r0, r0, #12, 6 @ 0x30000000 │ │ │ │ @ instruction: 0xf7806808 │ │ │ │ @@ -196702,15 +196703,15 @@ │ │ │ │ @ instruction: 0x4604c050 │ │ │ │ svceq 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #132 @ 0x84 │ │ │ │ ldrdgt pc, [r0], -ip │ │ │ │ andgt pc, ip, r0, asr r8 @ │ │ │ │ strbtmi r9, [r1], #-2054 @ 0xfffff7fa │ │ │ │ vrhadd.s8 d25, d11, d0 │ │ │ │ - vmla.f d22, d0, d0[3] │ │ │ │ + vbic.i32 d20, #12 @ 0x0000000c │ │ │ │ strbtmi r0, [r0], #-403 @ 0xfffffe6d │ │ │ │ vmlaeq.f64 d14, d2, d12 │ │ │ │ bl 0x3f4518 │ │ │ │ stmib sp, {r0, r1}^ │ │ │ │ bl 0x208518 │ │ │ │ andcs r0, r0, #12, 6 @ 0x30000000 │ │ │ │ @ instruction: 0xf7806808 │ │ │ │ @@ -196727,15 +196728,15 @@ │ │ │ │ @ instruction: 0x4604c050 │ │ │ │ svceq 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #132 @ 0x84 │ │ │ │ ldrdgt pc, [r0], -ip │ │ │ │ andgt pc, ip, r0, asr r8 @ │ │ │ │ strbtmi r9, [r1], #-2054 @ 0xfffff7fa │ │ │ │ vrhadd.s8 d25, d11, d0 │ │ │ │ - vbic.i32 d20, #12 @ 0x0000000c │ │ │ │ + vmla.f d20, d16, d0[0] │ │ │ │ strbtmi r0, [r0], #-403 @ 0xfffffe6d │ │ │ │ vmlaeq.f64 d14, d2, d12 │ │ │ │ bl 0x3f457c │ │ │ │ stmib sp, {r0, r1}^ │ │ │ │ bl 0x20857c │ │ │ │ andcs r0, r0, #12, 6 @ 0x30000000 │ │ │ │ @ instruction: 0xf7806808 │ │ │ │ @@ -196751,16 +196752,16 @@ │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ @ instruction: 0x4604c050 │ │ │ │ svceq 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #132 @ 0x84 │ │ │ │ ldrdgt pc, [r0], -ip │ │ │ │ andgt pc, ip, r0, asr r8 @ │ │ │ │ strbtmi r9, [r1], #-2054 @ 0xfffff7fa │ │ │ │ - vrhadd.s8 d25, d11, d0 │ │ │ │ - vmla.f d20, d16, d0[0] │ │ │ │ + vrhadd.s8 d25, d10, d0 │ │ │ │ + vmla.f d20, d16, d0[1] │ │ │ │ strbtmi r0, [r0], #-403 @ 0xfffffe6d │ │ │ │ vmlaeq.f64 d14, d2, d12 │ │ │ │ bl 0x3f45e0 │ │ │ │ stmib sp, {r0, r1}^ │ │ │ │ bl 0x2085e0 │ │ │ │ andcs r0, r0, #12, 6 @ 0x30000000 │ │ │ │ @ instruction: 0xf7806808 │ │ │ │ @@ -196777,15 +196778,15 @@ │ │ │ │ @ instruction: 0x4604c050 │ │ │ │ svceq 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #132 @ 0x84 │ │ │ │ ldrdgt pc, [r0], -ip │ │ │ │ andgt pc, ip, r0, asr r8 @ │ │ │ │ strbtmi r9, [r1], #-2054 @ 0xfffff7fa │ │ │ │ vrhadd.s8 d25, d10, d0 │ │ │ │ - vmla.f d20, d16, d0[1] │ │ │ │ + vmla.f d21, d0, d0[2] │ │ │ │ strbtmi r0, [r0], #-403 @ 0xfffffe6d │ │ │ │ vmlaeq.f64 d14, d2, d12 │ │ │ │ bl 0x3f4644 │ │ │ │ stmib sp, {r0, r1}^ │ │ │ │ bl 0x208644 │ │ │ │ andcs r0, r0, #12, 6 @ 0x30000000 │ │ │ │ @ instruction: 0xf7806808 │ │ │ │ @@ -196802,15 +196803,15 @@ │ │ │ │ @ instruction: 0x4604c050 │ │ │ │ svceq 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #132 @ 0x84 │ │ │ │ ldrdgt pc, [r0], -ip │ │ │ │ andgt pc, ip, r0, asr r8 @ │ │ │ │ strbtmi r9, [r1], #-2054 @ 0xfffff7fa │ │ │ │ vrhadd.s8 d25, d10, d0 │ │ │ │ - vmla.f d21, d0, d0[2] │ │ │ │ + vsra.s64 d19, d28, #64 │ │ │ │ strbtmi r0, [r0], #-403 @ 0xfffffe6d │ │ │ │ vmlaeq.f64 d14, d2, d12 │ │ │ │ bl 0x3f46a8 │ │ │ │ stmib sp, {r0, r1}^ │ │ │ │ bl 0x2086a8 │ │ │ │ andcs r0, r0, #12, 6 @ 0x30000000 │ │ │ │ @ instruction: 0xf7806808 │ │ │ │ @@ -196827,15 +196828,15 @@ │ │ │ │ @ instruction: 0x4604c050 │ │ │ │ svceq 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #132 @ 0x84 │ │ │ │ ldrdgt pc, [r0], -ip │ │ │ │ andgt pc, ip, r0, asr r8 @ │ │ │ │ strbtmi r9, [r1], #-2054 @ 0xfffff7fa │ │ │ │ vrhadd.s8 d25, d10, d0 │ │ │ │ - vsra.s64 d19, d28, #64 │ │ │ │ + vmla.f d20, d0, d0[0] │ │ │ │ strbtmi r0, [r0], #-403 @ 0xfffffe6d │ │ │ │ vmlaeq.f64 d14, d2, d12 │ │ │ │ bl 0x3f470c │ │ │ │ stmib sp, {r0, r1}^ │ │ │ │ bl 0x20870c │ │ │ │ andcs r0, r0, #12, 6 @ 0x30000000 │ │ │ │ @ instruction: 0xf7806808 │ │ │ │ @@ -196852,15 +196853,15 @@ │ │ │ │ @ instruction: 0x4604c050 │ │ │ │ svceq 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #132 @ 0x84 │ │ │ │ ldrdgt pc, [r0], -ip │ │ │ │ andgt pc, ip, r0, asr r8 @ │ │ │ │ strbtmi r9, [r1], #-2054 @ 0xfffff7fa │ │ │ │ vrhadd.s8 d25, d10, d0 │ │ │ │ - vmla.f d20, d0, d0[0] │ │ │ │ + vorr.i32 q11, #0 @ 0x00000000 │ │ │ │ strbtmi r0, [r0], #-403 @ 0xfffffe6d │ │ │ │ vmlaeq.f64 d14, d2, d12 │ │ │ │ bl 0x3f4770 │ │ │ │ stmib sp, {r0, r1}^ │ │ │ │ bl 0x208770 │ │ │ │ andcs r0, r0, #12, 6 @ 0x30000000 │ │ │ │ @ instruction: 0xf7806808 │ │ │ │ @@ -196877,15 +196878,15 @@ │ │ │ │ @ instruction: 0x4604c050 │ │ │ │ svceq 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #132 @ 0x84 │ │ │ │ ldrdgt pc, [r0], -ip │ │ │ │ andgt pc, ip, r0, asr r8 @ │ │ │ │ strbtmi r9, [r1], #-2054 @ 0xfffff7fa │ │ │ │ vrhadd.s8 d25, d10, d0 │ │ │ │ - vorr.i32 q11, #0 @ 0x00000000 │ │ │ │ + vsra.s64 q11, q2, #64 │ │ │ │ strbtmi r0, [r0], #-403 @ 0xfffffe6d │ │ │ │ vmlaeq.f64 d14, d2, d12 │ │ │ │ bl 0x3f47d4 │ │ │ │ stmib sp, {r0, r1}^ │ │ │ │ bl 0x2087d4 │ │ │ │ andcs r0, r0, #12, 6 @ 0x30000000 │ │ │ │ @ instruction: 0xf7806808 │ │ │ │ @@ -196901,16 +196902,16 @@ │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ @ instruction: 0x4604c050 │ │ │ │ svceq 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #132 @ 0x84 │ │ │ │ ldrdgt pc, [r0], -ip │ │ │ │ andgt pc, ip, r0, asr r8 @ │ │ │ │ strbtmi r9, [r1], #-2054 @ 0xfffff7fa │ │ │ │ - vrhadd.s8 d25, d10, d0 │ │ │ │ - vsra.s64 q11, q2, #64 │ │ │ │ + @ instruction: 0xf64e9100 │ │ │ │ + vmla.f d18, d0, d0[4] │ │ │ │ strbtmi r0, [r0], #-403 @ 0xfffffe6d │ │ │ │ vmlaeq.f64 d14, d2, d12 │ │ │ │ bl 0x3f4838 │ │ │ │ stmib sp, {r0, r1}^ │ │ │ │ bl 0x208838 │ │ │ │ andcs r0, r0, #12, 6 @ 0x30000000 │ │ │ │ @ instruction: 0xf7806808 │ │ │ │ @@ -196927,15 +196928,15 @@ │ │ │ │ @ instruction: 0x4604c050 │ │ │ │ svceq 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #132 @ 0x84 │ │ │ │ ldrdgt pc, [r0], -ip │ │ │ │ andgt pc, ip, r0, asr r8 @ │ │ │ │ strbtmi r9, [r1], #-2054 @ 0xfffff7fa │ │ │ │ @ instruction: 0xf64e9100 │ │ │ │ - vmla.f d18, d0, d0[4] │ │ │ │ + vmla.f d18, d16, d0[5] │ │ │ │ strbtmi r0, [r0], #-403 @ 0xfffffe6d │ │ │ │ vmlaeq.f64 d14, d2, d12 │ │ │ │ bl 0x3f489c │ │ │ │ stmib sp, {r0, r1}^ │ │ │ │ bl 0x20889c │ │ │ │ andcs r0, r0, #12, 6 @ 0x30000000 │ │ │ │ @ instruction: 0xf7806808 │ │ │ │ @@ -196951,16 +196952,16 @@ │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ @ instruction: 0x4604c050 │ │ │ │ svceq 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #132 @ 0x84 │ │ │ │ ldrdgt pc, [r0], -ip │ │ │ │ andgt pc, ip, r0, asr r8 @ │ │ │ │ strbtmi r9, [r1], #-2054 @ 0xfffff7fa │ │ │ │ - @ instruction: 0xf64e9100 │ │ │ │ - vmla.f d18, d16, d0[5] │ │ │ │ + vrhadd.s8 d25, d9, d0 │ │ │ │ + vaddw.s8 q8, q8, d24 │ │ │ │ strbtmi r0, [r0], #-403 @ 0xfffffe6d │ │ │ │ vmlaeq.f64 d14, d2, d12 │ │ │ │ bl 0x3f4900 │ │ │ │ stmib sp, {r0, r1}^ │ │ │ │ bl 0x208900 │ │ │ │ andcs r0, r0, #12, 6 @ 0x30000000 │ │ │ │ @ instruction: 0xf7806808 │ │ │ │ @@ -196976,16 +196977,16 @@ │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ @ instruction: 0x4604c050 │ │ │ │ svceq 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #132 @ 0x84 │ │ │ │ ldrdgt pc, [r0], -ip │ │ │ │ andgt pc, ip, r0, asr r8 @ │ │ │ │ strbtmi r9, [r1], #-2054 @ 0xfffff7fa │ │ │ │ - vrhadd.s8 d25, d9, d0 │ │ │ │ - vaddw.s8 q8, q8, d24 │ │ │ │ + vrhadd.s8 d25, d5, d0 │ │ │ │ + vmla.f d19, d0, d0[3] │ │ │ │ strbtmi r0, [r0], #-403 @ 0xfffffe6d │ │ │ │ vmlaeq.f64 d14, d2, d12 │ │ │ │ bl 0x3f4964 │ │ │ │ stmib sp, {r0, r1}^ │ │ │ │ bl 0x208964 │ │ │ │ andcs r0, r0, #12, 6 @ 0x30000000 │ │ │ │ @ instruction: 0xf7806808 │ │ │ │ @@ -197002,15 +197003,15 @@ │ │ │ │ @ instruction: 0x4604c050 │ │ │ │ svceq 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #132 @ 0x84 │ │ │ │ ldrdgt pc, [r0], -ip │ │ │ │ andgt pc, ip, r0, asr r8 @ │ │ │ │ strbtmi r9, [r1], #-2054 @ 0xfffff7fa │ │ │ │ vrhadd.s8 d25, d5, d0 │ │ │ │ - vmla.f d19, d0, d0[3] │ │ │ │ + vmla.f d18, d0, d0[1] │ │ │ │ strbtmi r0, [r0], #-403 @ 0xfffffe6d │ │ │ │ vmlaeq.f64 d14, d2, d12 │ │ │ │ bl 0x3f49c8 │ │ │ │ stmib sp, {r0, r1}^ │ │ │ │ bl 0x2089c8 │ │ │ │ andcs r0, r0, #12, 6 @ 0x30000000 │ │ │ │ @ instruction: 0xf7806808 │ │ │ │ @@ -197027,15 +197028,15 @@ │ │ │ │ @ instruction: 0x4604c050 │ │ │ │ svceq 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #132 @ 0x84 │ │ │ │ ldrdgt pc, [r0], -ip │ │ │ │ andgt pc, ip, r0, asr r8 @ │ │ │ │ strbtmi r9, [r1], #-2054 @ 0xfffff7fa │ │ │ │ vrhadd.s8 d25, d5, d0 │ │ │ │ - vmla.f d18, d0, d0[1] │ │ │ │ + vmla.f d18, d16, d0[2] │ │ │ │ strbtmi r0, [r0], #-403 @ 0xfffffe6d │ │ │ │ vmlaeq.f64 d14, d2, d12 │ │ │ │ bl 0x3f4a2c │ │ │ │ stmib sp, {r0, r1}^ │ │ │ │ bl 0x208a2c │ │ │ │ andcs r0, r0, #12, 6 @ 0x30000000 │ │ │ │ @ instruction: 0xf7806808 │ │ │ │ @@ -197051,16 +197052,16 @@ │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ @ instruction: 0x4604c050 │ │ │ │ svceq 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #132 @ 0x84 │ │ │ │ ldrdgt pc, [r0], -ip │ │ │ │ andgt pc, ip, r0, asr r8 @ │ │ │ │ strbtmi r9, [r1], #-2054 @ 0xfffff7fa │ │ │ │ - vrhadd.s8 d25, d5, d0 │ │ │ │ - vmla.f d18, d16, d0[2] │ │ │ │ + vrhadd.s8 d25, d15, d0 │ │ │ │ + vaddw.s8 q9, q8, d16 │ │ │ │ strbtmi r0, [r0], #-403 @ 0xfffffe6d │ │ │ │ vmlaeq.f64 d14, d2, d12 │ │ │ │ bl 0x3f4a90 │ │ │ │ stmib sp, {r0, r1}^ │ │ │ │ bl 0x208a90 │ │ │ │ andcs r0, r0, #12, 6 @ 0x30000000 │ │ │ │ @ instruction: 0xf7806808 │ │ │ │ @@ -197077,15 +197078,15 @@ │ │ │ │ @ instruction: 0x4604c050 │ │ │ │ svceq 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #132 @ 0x84 │ │ │ │ ldrdgt pc, [r0], -ip │ │ │ │ andgt pc, ip, r0, asr r8 @ │ │ │ │ strbtmi r9, [r1], #-2054 @ 0xfffff7fa │ │ │ │ vrhadd.s8 d25, d15, d0 │ │ │ │ - vaddw.s8 q9, q8, d16 │ │ │ │ + vsra.s64 d16, d0, #64 │ │ │ │ strbtmi r0, [r0], #-403 @ 0xfffffe6d │ │ │ │ vmlaeq.f64 d14, d2, d12 │ │ │ │ bl 0x3f4af4 │ │ │ │ stmib sp, {r0, r1}^ │ │ │ │ bl 0x208af4 │ │ │ │ andcs r0, r0, #12, 6 @ 0x30000000 │ │ │ │ @ instruction: 0xf7806808 │ │ │ │ @@ -197102,15 +197103,15 @@ │ │ │ │ @ instruction: 0x4604c050 │ │ │ │ svceq 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #132 @ 0x84 │ │ │ │ ldrdgt pc, [r0], -ip │ │ │ │ andgt pc, ip, r0, asr r8 @ │ │ │ │ strbtmi r9, [r1], #-2054 @ 0xfffff7fa │ │ │ │ vrhadd.s8 d25, d15, d0 │ │ │ │ - vsra.s64 d16, d0, #64 │ │ │ │ + vorr.i32 d18, #12 @ 0x0000000c │ │ │ │ strbtmi r0, [r0], #-403 @ 0xfffffe6d │ │ │ │ vmlaeq.f64 d14, d2, d12 │ │ │ │ bl 0x3f4b58 │ │ │ │ stmib sp, {r0, r1}^ │ │ │ │ bl 0x208b58 │ │ │ │ andcs r0, r0, #12, 6 @ 0x30000000 │ │ │ │ @ instruction: 0xf7806808 │ │ │ │ @@ -197126,16 +197127,16 @@ │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ @ instruction: 0x4604c050 │ │ │ │ svceq 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #132 @ 0x84 │ │ │ │ ldrdgt pc, [r0], -ip │ │ │ │ andgt pc, ip, r0, asr r8 @ │ │ │ │ strbtmi r9, [r1], #-2054 @ 0xfffff7fa │ │ │ │ - vrhadd.s8 d25, d15, d0 │ │ │ │ - vorr.i32 d18, #12 @ 0x0000000c │ │ │ │ + @ instruction: 0xf6489100 │ │ │ │ + vaddw.s8 , q8, d16 │ │ │ │ strbtmi r0, [r0], #-403 @ 0xfffffe6d │ │ │ │ vmlaeq.f64 d14, d2, d12 │ │ │ │ bl 0x3f4bbc │ │ │ │ stmib sp, {r0, r1}^ │ │ │ │ bl 0x208bbc │ │ │ │ andcs r0, r0, #12, 6 @ 0x30000000 │ │ │ │ @ instruction: 0xf7806808 │ │ │ │ @@ -197151,16 +197152,16 @@ │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ @ instruction: 0x4604c050 │ │ │ │ svceq 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #132 @ 0x84 │ │ │ │ ldrdgt pc, [r0], -ip │ │ │ │ andgt pc, ip, r0, asr r8 @ │ │ │ │ strbtmi r9, [r1], #-2054 @ 0xfffff7fa │ │ │ │ - @ instruction: 0xf6489100 │ │ │ │ - vaddw.s8 , q8, d16 │ │ │ │ + @ instruction: 0xf64e9100 │ │ │ │ + vaddw.s8 , q0, d4 │ │ │ │ strbtmi r0, [r0], #-403 @ 0xfffffe6d │ │ │ │ vmlaeq.f64 d14, d2, d12 │ │ │ │ bl 0x3f4c20 │ │ │ │ stmib sp, {r0, r1}^ │ │ │ │ bl 0x208c20 │ │ │ │ andcs r0, r0, #12, 6 @ 0x30000000 │ │ │ │ @ instruction: 0xf7806808 │ │ │ │ @@ -197177,15 +197178,15 @@ │ │ │ │ @ instruction: 0x4604c050 │ │ │ │ svceq 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #132 @ 0x84 │ │ │ │ ldrdgt pc, [r0], -ip │ │ │ │ andgt pc, ip, r0, asr r8 @ │ │ │ │ strbtmi r9, [r1], #-2054 @ 0xfffff7fa │ │ │ │ @ instruction: 0xf64e9100 │ │ │ │ - vaddw.s8 , q0, d4 │ │ │ │ + vbic.i32 q10, #0 @ 0x00000000 │ │ │ │ strbtmi r0, [r0], #-403 @ 0xfffffe6d │ │ │ │ vmlaeq.f64 d14, d2, d12 │ │ │ │ bl 0x3f4c84 │ │ │ │ stmib sp, {r0, r1}^ │ │ │ │ bl 0x208c84 │ │ │ │ andcs r0, r0, #12, 6 @ 0x30000000 │ │ │ │ @ instruction: 0xf7806808 │ │ │ │ @@ -197202,15 +197203,15 @@ │ │ │ │ @ instruction: 0x4604c050 │ │ │ │ svceq 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #132 @ 0x84 │ │ │ │ ldrdgt pc, [r0], -ip │ │ │ │ andgt pc, ip, r0, asr r8 @ │ │ │ │ strbtmi r9, [r1], #-2054 @ 0xfffff7fa │ │ │ │ @ instruction: 0xf64e9100 │ │ │ │ - vbic.i32 q10, #0 @ 0x00000000 │ │ │ │ + vaddw.s8 q11, q8, d0 │ │ │ │ strbtmi r0, [r0], #-403 @ 0xfffffe6d │ │ │ │ vmlaeq.f64 d14, d2, d12 │ │ │ │ bl 0x3f4ce8 │ │ │ │ stmib sp, {r0, r1}^ │ │ │ │ bl 0x208ce8 │ │ │ │ andcs r0, r0, #12, 6 @ 0x30000000 │ │ │ │ @ instruction: 0xf7806808 │ │ │ │ @@ -197227,15 +197228,15 @@ │ │ │ │ @ instruction: 0x4604c050 │ │ │ │ svceq 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #132 @ 0x84 │ │ │ │ ldrdgt pc, [r0], -ip │ │ │ │ andgt pc, ip, r0, asr r8 @ │ │ │ │ strbtmi r9, [r1], #-2054 @ 0xfffff7fa │ │ │ │ @ instruction: 0xf64e9100 │ │ │ │ - vaddw.s8 q11, q8, d0 │ │ │ │ + vsra.s64 q10, q10, #64 │ │ │ │ strbtmi r0, [r0], #-403 @ 0xfffffe6d │ │ │ │ vmlaeq.f64 d14, d2, d12 │ │ │ │ bl 0x3f4d4c │ │ │ │ stmib sp, {r0, r1}^ │ │ │ │ bl 0x208d4c │ │ │ │ andcs r0, r0, #12, 6 @ 0x30000000 │ │ │ │ @ instruction: 0xf7806808 │ │ │ │ @@ -197244,577 +197245,552 @@ │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd10 │ │ │ │ addeq pc, r3, r6, asr #4 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfec27f70 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - @ instruction: 0xf8df0fe8 │ │ │ │ - @ instruction: 0x4604c050 │ │ │ │ - svceq 0x0070ee1d │ │ │ │ - ldrbtmi fp, [ip], #132 @ 0x84 │ │ │ │ - ldrdgt pc, [r0], -ip │ │ │ │ - andgt pc, ip, r0, asr r8 @ │ │ │ │ - strbtmi r9, [r1], #-2054 @ 0xfffff7fa │ │ │ │ - @ instruction: 0xf64e9100 │ │ │ │ - vsra.s64 q10, q10, #64 │ │ │ │ - strbtmi r0, [r0], #-403 @ 0xfffffe6d │ │ │ │ - vmlaeq.f64 d14, d2, d12 │ │ │ │ - bl 0x3f4db0 │ │ │ │ - stmib sp, {r0, r1}^ │ │ │ │ - bl 0x208db0 │ │ │ │ - andcs r0, r0, #12, 6 @ 0x30000000 │ │ │ │ - @ instruction: 0xf7806808 │ │ │ │ - andlt pc, r4, sp, lsr #22 │ │ │ │ - mrscs r2, (UNDEF: 0) │ │ │ │ - movwcs r2, #512 @ 0x200 │ │ │ │ - stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ - svclt 0x0000bd10 │ │ │ │ - addeq pc, r3, r2, ror #3 │ │ │ │ - vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec27fd4 │ │ │ │ - @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r4, r8, ror #31 │ │ │ │ strls r9, [r1], #-3078 @ 0xfffff3fa │ │ │ │ movwls r9, #3079 @ 0xc07 │ │ │ │ strls r4, [r2], #-1555 @ 0xfffff9ed │ │ │ │ @ instruction: 0xf79a460a │ │ │ │ - andlt pc, r4, r1, ror #19 │ │ │ │ + andlt pc, r4, r3, lsl sl @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec2800c │ │ │ │ + bl 0xfec27fa8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r4, r8, ror #31 │ │ │ │ @ instruction: 0x461a4694 │ │ │ │ stcls 6, cr4, [r6], {99} @ 0x63 │ │ │ │ stcls 4, cr9, [r7], {1} │ │ │ │ strls r9, [r2], #-256 @ 0xffffff00 │ │ │ │ - @ instruction: 0xf9c4f79a │ │ │ │ + @ instruction: 0xf9f6f79a │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec28044 │ │ │ │ + bl 0xfec27fe0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r4, r8, ror #31 │ │ │ │ @ instruction: 0x460b469c │ │ │ │ strls r9, [r1], #-3078 @ 0xfffff3fa │ │ │ │ andls r9, r0, #1792 @ 0x700 │ │ │ │ strls r4, [r2], #-1634 @ 0xfffff99e │ │ │ │ - @ instruction: 0xf9a8f79a │ │ │ │ + @ instruction: 0xf9daf79a │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ svcmi 0x00f8e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ ldrsbcc pc, [r0], #128 @ 0x80 @ │ │ │ │ orrne pc, r0, #201326595 @ 0xc000003 │ │ │ │ subsle r2, r2, r0, lsl #22 │ │ │ │ ldmib r1, {r0, r1, r8, sl, fp, sp, lr}^ │ │ │ │ ldmdavs fp, {r0, r1, r9, lr, pc} │ │ │ │ - b 0x116b0cc │ │ │ │ + b 0x116b068 │ │ │ │ @ instruction: 0xf013020c │ │ │ │ tstle r4, lr, lsl #6 │ │ │ │ @ instruction: 0x0c04ea42 │ │ │ │ svceq 0x0010f01c │ │ │ │ @ instruction: 0xf8d1d143 │ │ │ │ - b 0x1180ec4 │ │ │ │ - b 0x591ac8 │ │ │ │ + b 0x1180e60 │ │ │ │ + b 0x591a64 │ │ │ │ svclt 0x0018030c │ │ │ │ teqle r3, r0 │ │ │ │ - bcs 0x2aaeec │ │ │ │ + bcs 0x2aae88 │ │ │ │ strcs fp, [r0], #-4052 @ 0xfffff02c │ │ │ │ @ instruction: 0xf1bc2401 │ │ │ │ svclt 0x00180f00 │ │ │ │ strtmi r2, [r2], r0, lsl #8 │ │ │ │ @ instruction: 0x460cbb7c │ │ │ │ - ldc2l 0, cr15, [r8], {17} │ │ │ │ + stc2l 0, cr15, [lr], {17} │ │ │ │ stmdavs r5!, {r3, r4, r8, r9, ip, sp, pc}^ │ │ │ │ @ instruction: 0xf77fbb8d │ │ │ │ - @ instruction: 0x4607fa57 │ │ │ │ - blx 0x160ece8 │ │ │ │ + strmi pc, [r7], -r9, lsl #21 │ │ │ │ + blx 0xfe28ec84 │ │ │ │ @ instruction: 0xf77f4680 │ │ │ │ - stmiavs r1!, {r0, r4, r6, r9, fp, ip, sp, lr, pc}^ │ │ │ │ + stmiavs r1!, {r0, r1, r7, r9, fp, ip, sp, lr, pc}^ │ │ │ │ movwcs r4, #13830 @ 0x3606 │ │ │ │ strbmi r4, [r0], -sl, lsr #12 │ │ │ │ - ldc2l 7, cr15, [r4], {228} @ 0xe4 │ │ │ │ + ldc2l 7, cr15, [r6], {228} @ 0xe4 │ │ │ │ movwcs r6, #14497 @ 0x38a1 │ │ │ │ ldrtmi r4, [r8], -sl, lsr #12 │ │ │ │ - stc2l 7, cr15, [lr], {228} @ 0xe4 │ │ │ │ + ldc2l 7, cr15, [r0], {228} @ 0xe4 │ │ │ │ ldrtmi r6, [sl], -r3, lsr #16 │ │ │ │ ldrtmi r4, [r0], -r1, asr #12 │ │ │ │ @ instruction: 0xf78a00db │ │ │ │ - stmdbvs r1!, {r0, r3, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdbvs r1!, {r0, r1, r3, r4, r5, sl, fp, ip, sp, lr, pc} │ │ │ │ strtmi r2, [sl], -r3, lsl #6 │ │ │ │ @ instruction: 0xf7e44630 │ │ │ │ - andcs pc, r1, sp, lsr sp @ │ │ │ │ + andcs pc, r1, pc, lsr sp @ │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ ssub8mi r8, r8, r8 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ @ instruction: 0xf77f8ff8 │ │ │ │ - strmi pc, [r6], -r5, lsr #20 │ │ │ │ - blx 0x98ed4c │ │ │ │ + @ instruction: 0x4606fa57 │ │ │ │ + blx 0x160ece8 │ │ │ │ @ instruction: 0xf77f4605 │ │ │ │ - @ instruction: 0x4607fa1f │ │ │ │ - blx 0x80ed58 │ │ │ │ + @ instruction: 0x4607fa51 │ │ │ │ + blx 0x148ecf4 │ │ │ │ @ instruction: 0xf77f4681 │ │ │ │ - stmdavs r3!, {r0, r3, r4, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdavs r3!, {r0, r1, r3, r6, r9, fp, ip, sp, lr, pc} │ │ │ │ strmi r6, [r0], r1, ror #17 │ │ │ │ @ instruction: 0xf04f2b07 │ │ │ │ stcle 3, cr0, [ip, #-12]! │ │ │ │ ldrtmi r2, [r8], -r1, lsl #4 │ │ │ │ - ldc2 7, cr15, [r8], {228} @ 0xe4 │ │ │ │ + ldc2 7, cr15, [sl], {228} @ 0xe4 │ │ │ │ ldrbmi r6, [r2], -r1, lsr #17 │ │ │ │ strtmi r2, [r8], -r3, lsl #6 │ │ │ │ - ldc2 7, cr15, [r2], {228} @ 0xe4 │ │ │ │ + ldc2 7, cr15, [r4], {228} @ 0xe4 │ │ │ │ ldrtmi r6, [r9], -r3, lsr #16 │ │ │ │ - blcc 0x2e2834 │ │ │ │ + blcc 0x2e27d0 │ │ │ │ sbcseq r4, fp, r0, asr #12 │ │ │ │ - blx 0xff40edbe │ │ │ │ + blx 0x8ed5a │ │ │ │ movwcs r6, #14497 @ 0x38a1 │ │ │ │ ldrtmi r2, [r0], -r1, lsl #4 │ │ │ │ - stc2 7, cr15, [r4], {228} @ 0xe4 │ │ │ │ + stc2 7, cr15, [r6], {228} @ 0xe4 │ │ │ │ ldrtmi r6, [r2], -r3, lsr #16 │ │ │ │ - blcc 0x2e284c │ │ │ │ + blcc 0x2e27e8 │ │ │ │ sbcseq r4, fp, r8, asr #12 │ │ │ │ - blx 0xff08edda │ │ │ │ + blx 0xffd0ed76 │ │ │ │ strbmi r6, [r0], -r1, lsr #18 │ │ │ │ andcs r2, r0, #201326592 @ 0xc000000 │ │ │ │ - ldc2l 7, cr15, [r2], #912 @ 0x390 │ │ │ │ + ldc2l 7, cr15, [r4], #912 @ 0x390 │ │ │ │ movwcs r6, #14625 @ 0x3921 │ │ │ │ strbmi r2, [r8], -r1, lsl #4 │ │ │ │ - stc2l 7, cr15, [ip], #912 @ 0x390 │ │ │ │ + stc2l 7, cr15, [lr], #912 @ 0x390 │ │ │ │ ldrbmi lr, [r2], -sp, lsr #15 │ │ │ │ @ instruction: 0xf7e44638 │ │ │ │ - stmiavs r1!, {r0, r1, r3, r5, r6, sl, fp, ip, sp, lr, pc}^ │ │ │ │ + stmiavs r1!, {r0, r2, r3, r5, r6, sl, fp, ip, sp, lr, pc}^ │ │ │ │ movwcs r4, #13864 @ 0x3628 │ │ │ │ @ instruction: 0xf7e42201 │ │ │ │ - stmdavs r3!, {r0, r2, r5, r6, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdavs r3!, {r0, r1, r2, r5, r6, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0x462a4639 │ │ │ │ sbcseq r4, fp, r0, asr #12 │ │ │ │ - blx 0xfe90ee16 │ │ │ │ + blx 0xff58edb2 │ │ │ │ ldrbmi r6, [r2], -r1, lsr #17 │ │ │ │ movwcs r4, #13872 @ 0x3630 │ │ │ │ - mrrc2 7, 14, pc, r8, cr4 @ │ │ │ │ + mrrc2 7, 14, pc, sl, cr4 @ │ │ │ │ ldrtmi r6, [r2], -r3, lsr #16 │ │ │ │ strbmi r4, [r8], -r9, lsr #12 │ │ │ │ @ instruction: 0xf78a00db │ │ │ │ - bfi pc, r3, (invalid: 23:19) @ │ │ │ │ + ldrb pc, [r3, r5, asr #23] @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec28210 │ │ │ │ + bl 0xfec281ac │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ @ instruction: 0xf04f4608 │ │ │ │ ldrmi r0, [r1], -r0, lsl #28 │ │ │ │ - mcrrne 2, 4, pc, r5, cr1 @ │ │ │ │ + stcleq 2, cr15, [r1], #260 @ 0x104 │ │ │ │ stceq 2, cr15, [sp], {192} @ 0xc0 │ │ │ │ @ instruction: 0xf8cd461a │ │ │ │ - blls 0x201040 │ │ │ │ + blls 0x200fdc │ │ │ │ and pc, r0, sp, asr #17 │ │ │ │ - mcr2 7, 6, pc, cr8, cr5, {4} @ │ │ │ │ + mrc2 7, 7, pc, cr10, cr5, {4} │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec28250 │ │ │ │ + bl 0xfec281ec │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ @ instruction: 0xf04f4608 │ │ │ │ ldrmi r0, [r1], -r0, lsl #28 │ │ │ │ - ldcne 2, cr15, [r9], {65} @ 0x41 │ │ │ │ + ldcne 2, cr15, [r5], #-260 @ 0xfffffefc │ │ │ │ stceq 2, cr15, [sp], {192} @ 0xc0 │ │ │ │ @ instruction: 0xf8cd461a │ │ │ │ - blls 0x201080 │ │ │ │ + blls 0x20101c │ │ │ │ and pc, r0, sp, asr #17 │ │ │ │ - mcr2 7, 5, pc, cr8, cr5, {4} @ │ │ │ │ + mrc2 7, 6, pc, cr10, cr5, {4} │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec28290 │ │ │ │ + bl 0xfec2822c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ @ instruction: 0xf04f4608 │ │ │ │ ldrmi r0, [r1], -r0, lsl #28 │ │ │ │ - stclne 2, cr15, [sp], #260 @ 0x104 │ │ │ │ + stcne 2, cr15, [r9], {65} @ 0x41 │ │ │ │ stceq 2, cr15, [sp], {192} @ 0xc0 │ │ │ │ @ instruction: 0xf8cd461a │ │ │ │ - blls 0x2010c0 │ │ │ │ + blls 0x20105c │ │ │ │ and pc, r0, sp, asr #17 │ │ │ │ - mcr2 7, 4, pc, cr8, cr5, {4} @ │ │ │ │ + mrc2 7, 5, pc, cr10, cr5, {4} │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec282d0 │ │ │ │ + bl 0xfec2826c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ @ instruction: 0xf04f4608 │ │ │ │ ldrmi r0, [r1], -r0, lsl #28 │ │ │ │ - mcrrcs 2, 4, pc, r1, cr1 @ │ │ │ │ + ldclne 2, cr15, [sp], {65} @ 0x41 │ │ │ │ stceq 2, cr15, [sp], {192} @ 0xc0 │ │ │ │ @ instruction: 0xf8cd461a │ │ │ │ - blls 0x201100 │ │ │ │ + blls 0x20109c │ │ │ │ and pc, r0, sp, asr #17 │ │ │ │ - mcr2 7, 3, pc, cr8, cr5, {4} @ │ │ │ │ + mrc2 7, 4, pc, cr10, cr5, {4} │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec28310 │ │ │ │ + bl 0xfec282ac │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ @ instruction: 0xf04f4608 │ │ │ │ ldrmi r0, [r1], -r0, lsl #28 │ │ │ │ - ldccs 2, cr15, [r5], {65} @ 0x41 │ │ │ │ + ldccs 2, cr15, [r1], #-260 @ 0xfffffefc │ │ │ │ stceq 2, cr15, [sp], {192} @ 0xc0 │ │ │ │ @ instruction: 0xf8cd461a │ │ │ │ - blls 0x201140 │ │ │ │ + blls 0x2010dc │ │ │ │ and pc, r0, sp, asr #17 │ │ │ │ - mcr2 7, 2, pc, cr8, cr5, {4} @ │ │ │ │ + mrc2 7, 3, pc, cr10, cr5, {4} │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec28350 │ │ │ │ + bl 0xfec282ec │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4d5118 │ │ │ │ + blmi 0x4d50b4 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ vhadd.s8 d19, d0, d3 │ │ │ │ @ instruction: 0xf2c05cb4 │ │ │ │ - bl 0x1943c0 │ │ │ │ + bl 0x19435c │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf7800000 │ │ │ │ - andlt pc, r3, r7, ror #17 │ │ │ │ + andlt pc, r3, r9, lsl r9 @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq lr, r3, r6, lsl #28 │ │ │ │ + addeq lr, r3, sl, ror #28 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec283a4 │ │ │ │ + bl 0xfec28340 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4d516c │ │ │ │ + blmi 0x4d5108 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ vhadd.s8 d19, d0, d3 │ │ │ │ vmvn.i32 d21, #255 @ 0x000000ff │ │ │ │ - bl 0x194414 │ │ │ │ + bl 0x1943b0 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf7800000 │ │ │ │ - @ instruction: 0xb003f8bd │ │ │ │ + andlt pc, r3, pc, ror #17 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - @ instruction: 0x0083edb2 │ │ │ │ + addeq lr, r3, r6, lsl lr │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec283f8 │ │ │ │ + bl 0xfec28394 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4d51c0 │ │ │ │ + blmi 0x4d515c │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ vhadd.s8 d19, d0, d3 │ │ │ │ @ instruction: 0xf2c02c9c │ │ │ │ - bl 0x194468 │ │ │ │ + bl 0x194404 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf7800000 │ │ │ │ - mullt r3, r3, r8 │ │ │ │ + andlt pc, r3, r5, asr #17 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq lr, r3, lr, asr sp │ │ │ │ + addeq lr, r3, r2, asr #27 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec2844c │ │ │ │ + bl 0xfec283e8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4d5214 │ │ │ │ + blmi 0x4d51b0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ vhadd.s8 d19, d0, d3 │ │ │ │ vmov.i32 d18, #2303 @ 0x000008ff │ │ │ │ - bl 0x1944bc │ │ │ │ + bl 0x194458 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf7800000 │ │ │ │ - andlt pc, r3, r9, ror #16 │ │ │ │ + mullt r3, fp, r8 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq lr, r3, sl, lsl #26 │ │ │ │ + addeq lr, r3, lr, ror #26 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec284a0 │ │ │ │ + bl 0xfec2843c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4d5268 │ │ │ │ + blmi 0x4d5204 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ vhadd.s8 d19, d0, d3 │ │ │ │ vmull.s8 q8, d16, d12 │ │ │ │ - bl 0x194510 │ │ │ │ + bl 0x1944ac │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf7800000 │ │ │ │ - andlt pc, r3, pc, lsr r8 @ │ │ │ │ + andlt pc, r3, r1, ror r8 @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - @ instruction: 0x0083ecb6 │ │ │ │ + addeq lr, r3, sl, lsl sp │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec284f4 │ │ │ │ + bl 0xfec28490 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x5552bc │ │ │ │ + blmi 0x555258 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ @ instruction: 0xf6423003 │ │ │ │ vmull.s8 , d16, d20 │ │ │ │ ldrmi r2, [sl], #-3223 @ 0xfffff369 │ │ │ │ ldrmi r9, [r9], #-513 @ 0xfffffdff │ │ │ │ @ instruction: 0xf8dc181a │ │ │ │ mrsls r0, (UNDEF: 0) │ │ │ │ @ instruction: 0x71bcf242 │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ stmdavs r8, {r0, r1, sl, lr} │ │ │ │ - @ instruction: 0xf812f780 │ │ │ │ + @ instruction: 0xf844f780 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ stclt 14, cr0, [r0, #-0] │ │ │ │ - addeq lr, r3, r2, ror #24 │ │ │ │ + addeq lr, r3, r6, asr #25 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec28550 │ │ │ │ + bl 0xfec284ec │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x555318 │ │ │ │ + blmi 0x5552b4 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ @ instruction: 0xf6423003 │ │ │ │ vmull.s8 , d16, d20 │ │ │ │ ldrmi r2, [sl], #-3223 @ 0xfffff369 │ │ │ │ ldrmi r9, [r9], #-513 @ 0xfffffdff │ │ │ │ @ instruction: 0xf8dc181a │ │ │ │ mrsls r0, (UNDEF: 0) │ │ │ │ bicne pc, ip, r2, asr #12 │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ stmdavs r8, {r0, r1, sl, lr} │ │ │ │ - @ instruction: 0xffe4f77f │ │ │ │ + @ instruction: 0xf816f780 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ stclt 14, cr0, [r0, #-0] │ │ │ │ - addeq lr, r3, r6, lsl #24 │ │ │ │ + addeq lr, r3, sl, ror #24 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec285ac │ │ │ │ + bl 0xfec28548 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x555374 │ │ │ │ + blmi 0x555310 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ @ instruction: 0xf6423003 │ │ │ │ vmull.s8 , d16, d20 │ │ │ │ ldrmi r2, [sl], #-3223 @ 0xfffff369 │ │ │ │ ldrmi r9, [r9], #-513 @ 0xfffffdff │ │ │ │ @ instruction: 0xf8dc181a │ │ │ │ mrsls r0, (UNDEF: 0) │ │ │ │ teqpvc r8, r2, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ stmdavs r8, {r0, r1, sl, lr} │ │ │ │ - @ instruction: 0xffb6f77f │ │ │ │ + @ instruction: 0xffe8f77f │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ stclt 14, cr0, [r0, #-0] │ │ │ │ - addeq lr, r3, sl, lsr #23 │ │ │ │ + addeq lr, r3, lr, lsl #24 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec28608 │ │ │ │ + bl 0xfec285a4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x5553d0 │ │ │ │ + blmi 0x55536c │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ @ instruction: 0xf6423003 │ │ │ │ vmull.s8 , d16, d20 │ │ │ │ ldrmi r2, [sl], #-3223 @ 0xfffff369 │ │ │ │ ldrmi r9, [r9], #-513 @ 0xfffffdff │ │ │ │ @ instruction: 0xf8dc181a │ │ │ │ mrsls r0, (UNDEF: 0) │ │ │ │ cmppne r8, r2, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ stmdavs r8, {r0, r1, sl, lr} │ │ │ │ - @ instruction: 0xff88f77f │ │ │ │ + @ instruction: 0xffbaf77f │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ stclt 14, cr0, [r0, #-0] │ │ │ │ - addeq lr, r3, lr, asr #22 │ │ │ │ + @ instruction: 0x0083ebb2 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ ldrsbmi pc, [r0], #128 @ 0x80 @ │ │ │ │ strne pc, [r0], #964 @ 0x3c4 │ │ │ │ stcvs 1, cr11, [r4, #-944] @ 0xfffffc50 │ │ │ │ andcc lr, r0, #3424256 @ 0x344000 │ │ │ │ tstmi r3, #36, 16 @ 0x240000 │ │ │ │ streq pc, [lr], #-20 @ 0xffffffec │ │ │ │ ldrbeq sp, [sl], r1, lsl #2 │ │ │ │ stmvs ip, {r0, r1, r4, sl, ip, lr, pc} │ │ │ │ svclt 0x0018401c │ │ │ │ mrsle r2, (UNDEF: 7) │ │ │ │ - blcs 0x1ab7c4 │ │ │ │ + blcs 0x1ab760 │ │ │ │ strmi sp, [sp], -fp │ │ │ │ - @ instruction: 0xf9f6f011 │ │ │ │ + @ instruction: 0xf9ecf011 │ │ │ │ andcs fp, r1, r8, ror r9 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ @ instruction: 0x462087f0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ @ instruction: 0xf77e87f0 │ │ │ │ - @ instruction: 0x4607ff33 │ │ │ │ - @ instruction: 0xff30f77e │ │ │ │ + strmi pc, [r7], -r5, ror #30 │ │ │ │ + @ instruction: 0xff62f77e │ │ │ │ strmi r6, [r6], -fp, ror #17 │ │ │ │ @ instruction: 0xf0002b02 │ │ │ │ movwcs r8, #159 @ 0x9f │ │ │ │ mvnsvc pc, #217055232 @ 0xcf00000 │ │ │ │ umaal r4, r2, sl, r6 │ │ │ │ - @ instruction: 0xff24f77e │ │ │ │ + @ instruction: 0xff56f77e │ │ │ │ @ instruction: 0xf77e4680 │ │ │ │ - andcs pc, r8, #33, 30 @ 0x84 │ │ │ │ + andcs pc, r8, #332 @ 0x14c │ │ │ │ ldrtmi r4, [r9], -r1, lsl #13 │ │ │ │ @ instruction: 0xf7844640 │ │ │ │ - @ instruction: 0xf04ff9d5 │ │ │ │ + @ instruction: 0xf04ffa07 │ │ │ │ @ instruction: 0x464122ff │ │ │ │ @ instruction: 0xf7854640 │ │ │ │ - @ instruction: 0xf04ffd2b │ │ │ │ + @ instruction: 0xf04ffd5d │ │ │ │ @ instruction: 0x463112ff │ │ │ │ @ instruction: 0xf7854648 │ │ │ │ - strbmi pc, [sl], -r5, lsr #26 @ │ │ │ │ + @ instruction: 0x464afd57 │ │ │ │ strbmi r4, [r0], -r1, asr #12 │ │ │ │ - @ instruction: 0xf8b6f784 │ │ │ │ + @ instruction: 0xf8e8f784 │ │ │ │ ldrtmi r2, [r1], -r8, lsl #4 │ │ │ │ @ instruction: 0xf7844630 │ │ │ │ - @ instruction: 0xf04ffb1d │ │ │ │ + @ instruction: 0xf04ffb4f │ │ │ │ @ instruction: 0x463112ff │ │ │ │ @ instruction: 0xf7854630 │ │ │ │ - @ instruction: 0xf04ffd15 │ │ │ │ + @ instruction: 0xf04ffd47 │ │ │ │ @ instruction: 0x463922ff │ │ │ │ @ instruction: 0xf7854648 │ │ │ │ - ldrtmi pc, [r1], -pc, lsl #26 @ │ │ │ │ + ldrtmi pc, [r1], -r1, asr #26 @ │ │ │ │ @ instruction: 0x464a4630 │ │ │ │ - @ instruction: 0xf8a0f784 │ │ │ │ + @ instruction: 0xf8d2f784 │ │ │ │ ldrtmi r4, [r8], -r1, asr #12 │ │ │ │ - @ instruction: 0xff1af783 │ │ │ │ + @ instruction: 0xff4cf783 │ │ │ │ stmdavs r9!, {r1, r5, r9, sl, lr}^ │ │ │ │ ldrtmi r2, [r0], -r2, lsl #6 │ │ │ │ - @ instruction: 0xf9e6f7e4 │ │ │ │ + @ instruction: 0xf9e8f7e4 │ │ │ │ strcc r4, [r1], #-1570 @ 0xfffff9de │ │ │ │ movwcs r6, #10281 @ 0x2829 │ │ │ │ @ instruction: 0xf7e44638 │ │ │ │ - stmiavs sl!, {r0, r1, r2, r3, r4, r6, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ + stmiavs sl!, {r0, r5, r6, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ ldrtmi r2, [r8], -r2, lsl #6 │ │ │ │ strtmi r2, [r2], -r0, lsl #20 │ │ │ │ ldrmi fp, [r9], -ip, lsl #30 │ │ │ │ addmi r2, ip, #4, 2 │ │ │ │ stmdavs r9!, {r0, r1, r4, r7, r9, fp, ip, lr, pc}^ │ │ │ │ - @ instruction: 0xf944f7e4 │ │ │ │ + @ instruction: 0xf946f7e4 │ │ │ │ stmdavs r9!, {r1, r8, r9, sp} │ │ │ │ ldrtmi r4, [r0], -r2, lsr #12 │ │ │ │ - @ instruction: 0xf93ef7e4 │ │ │ │ - blcs 0xeb93c │ │ │ │ + @ instruction: 0xf940f7e4 │ │ │ │ + blcs 0xeb8d8 │ │ │ │ @ instruction: 0xf77ed0a6 │ │ │ │ - strmi pc, [r1], fp, asr #29 │ │ │ │ - mcr2 7, 6, pc, cr8, cr14, {3} @ │ │ │ │ + @ instruction: 0x4681fefd │ │ │ │ + mrc2 7, 7, pc, cr10, cr14, {3} │ │ │ │ @ instruction: 0x46804639 │ │ │ │ @ instruction: 0x46482210 │ │ │ │ - @ instruction: 0xf97cf784 │ │ │ │ + @ instruction: 0xf9aef784 │ │ │ │ @ instruction: 0x46404631 │ │ │ │ rscsvc pc, pc, #82837504 @ 0x4f00000 │ │ │ │ - ldc2l 7, cr15, [r2], {133} @ 0x85 │ │ │ │ + stc2 7, cr15, [r4, #-532] @ 0xfffffdec │ │ │ │ strbmi r4, [r9], -r2, asr #12 │ │ │ │ @ instruction: 0xf7844648 │ │ │ │ - ldrtmi pc, [r1], -r3, ror #16 @ │ │ │ │ + @ instruction: 0x4631f895 │ │ │ │ andscs r4, r0, #48, 12 @ 0x3000000 │ │ │ │ - blx 0xff38f3d8 │ │ │ │ + blx 0xf374 │ │ │ │ @ instruction: 0x46394652 │ │ │ │ @ instruction: 0xf7854640 │ │ │ │ - ldrtmi pc, [r1], -r3, asr #25 @ │ │ │ │ + @ instruction: 0x4631fcf5 │ │ │ │ @ instruction: 0x46424630 │ │ │ │ - @ instruction: 0xf854f784 │ │ │ │ + @ instruction: 0xf886f784 │ │ │ │ ldrtmi r4, [r8], -r9, asr #12 │ │ │ │ - cdp2 7, 12, cr15, cr14, cr3, {4} │ │ │ │ + @ instruction: 0xff00f783 │ │ │ │ stmdavs r9!, {r1, r4, r5, r7, r8, r9, sl, sp, lr, pc}^ │ │ │ │ - @ instruction: 0xf90ef7e4 │ │ │ │ + @ instruction: 0xf910f7e4 │ │ │ │ stmdavs r9!, {r1, r5, r6, sl, fp, ip} │ │ │ │ ldrtmi r2, [r0], -r2, lsl #6 │ │ │ │ @ instruction: 0xf7e44690 │ │ │ │ - strtmi pc, [r2], -r7, lsl #18 │ │ │ │ + strtmi pc, [r2], -r9, lsl #18 │ │ │ │ stmdavs r9!, {r1, sl, ip, sp}^ │ │ │ │ ldrtmi r2, [r0], -r2, lsl #6 │ │ │ │ - @ instruction: 0xf98ef7e4 │ │ │ │ + @ instruction: 0xf990f7e4 │ │ │ │ movwcs r6, #10281 @ 0x2829 │ │ │ │ ldrtmi r4, [r8], -r2, asr #12 │ │ │ │ - @ instruction: 0xf988f7e4 │ │ │ │ + @ instruction: 0xf98af7e4 │ │ │ │ movwcs r6, #10409 @ 0x28a9 │ │ │ │ ldrtmi r4, [r8], -r2, lsr #12 │ │ │ │ svclt 0x000c2900 │ │ │ │ tstcs r4, r9, lsl r6 │ │ │ │ - blle 0xff862058 │ │ │ │ + blle 0xff861ff4 │ │ │ │ svclt 0x0000e73b │ │ │ │ @ instruction: 0xf8d26d02 │ │ │ │ @ instruction: 0xf4133110 │ │ │ │ eorsle r6, r0, r0, ror r3 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec28840 │ │ │ │ + bl 0xfec287dc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldmdavs r3, {r3, r4, r6, r7, r8, r9, sl, fp} │ │ │ │ stmdbvs sl, {r1, r2, r7, ip, sp, pc} │ │ │ │ movweq pc, #57363 @ 0xe013 @ │ │ │ │ stmdbvs fp, {r3, r4, r8, r9, sl, fp, ip, sp, pc}^ │ │ │ │ andsmi sp, r3, #9 │ │ │ │ andcs sp, r0, r0, lsl r0 │ │ │ │ @@ -197823,1198 +197799,1198 @@ │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf012bd70 │ │ │ │ mvnsle r0, r0, lsl ip │ │ │ │ tstlt fp, fp, asr #18 │ │ │ │ strbteq r6, [r4], ip, asr #17 │ │ │ │ strb sp, [ip, pc, ror #9]! │ │ │ │ @ instruction: 0xf0119105 │ │ │ │ - blls 0x24fa98 │ │ │ │ + blls 0x24fa0c │ │ │ │ andcs fp, r1, r0, lsl #19 │ │ │ │ tstcs r0, r6 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0x4618bd70 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ andne lr, r4, #3457024 @ 0x34c000 │ │ │ │ movwls r2, #20481 @ 0x5001 │ │ │ │ sbcseq r4, r4, r2, lsl #8 │ │ │ │ - @ instruction: 0xf88af7e4 │ │ │ │ + @ instruction: 0xf88cf7e4 │ │ │ │ strmi r9, [r6], -r5, lsl #22 │ │ │ │ ldmvs r9, {r3, r4, r6, r8, fp, sp, lr}^ │ │ │ │ svclt 0x00183800 │ │ │ │ @ instruction: 0xf7e42001 │ │ │ │ - blls 0x24f8d0 │ │ │ │ + blls 0x24f874 │ │ │ │ ldmdbvs r8, {r0, r2, r9, sl, lr}^ │ │ │ │ stmdacc r0, {r0, r3, r4, r7, fp, sp, lr} │ │ │ │ andcs fp, r1, r8, lsl pc │ │ │ │ - @ instruction: 0xf878f7e4 │ │ │ │ + @ instruction: 0xf87af7e4 │ │ │ │ stmib sp, {r0, r2, r8, r9, fp, ip, pc}^ │ │ │ │ strmi r4, [r2], -r0, lsl #8 │ │ │ │ ldrtmi r4, [r0], -r9, lsr #12 │ │ │ │ @ instruction: 0x3c00e9d3 │ │ │ │ orreq lr, ip, #274432 @ 0x43000 │ │ │ │ @ instruction: 0xf6429302 │ │ │ │ vsubw.s8 , q8, d20 │ │ │ │ @ instruction: 0xf6402397 │ │ │ │ - @ instruction: 0xf2c03cd5 │ │ │ │ + vmvn.i32 , #511 @ 0x000001ff │ │ │ │ @ instruction: 0xf8cd0c0d │ │ │ │ ldmdavs fp, {r2, r3, lr, pc} │ │ │ │ - ldc2 7, cr15, [ip], {149} @ 0x95 │ │ │ │ + stc2l 7, cr15, [lr], {149} @ 0x95 │ │ │ │ ldr r2, [fp, r1]! │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec28918 │ │ │ │ + bl 0xfec288b4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - bmi 0x4556e0 │ │ │ │ + bmi 0x45567c │ │ │ │ svc 0x0070ee1d │ │ │ │ @ instruction: 0xf640b083 │ │ │ │ @ instruction: 0xf2c01cd4 │ │ │ │ ldrbtmi r0, [sl], #-3220 @ 0xfffff36c │ │ │ │ @ instruction: 0xf85e6812 │ │ │ │ andcs r3, r0, #2 │ │ │ │ tstls r0, r9, lsl r4 │ │ │ │ strbtmi r4, [r1], -r3, lsl #8 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - ldc2l 7, cr15, [sl, #508] @ 0x1fc │ │ │ │ + mcr2 7, 0, pc, cr12, cr15, {3} @ │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq lr, r3, r6, lsr r8 │ │ │ │ + umulleq lr, r3, sl, r8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec28964 │ │ │ │ + bl 0xfec28900 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - bmi 0x45572c │ │ │ │ + bmi 0x4556c8 │ │ │ │ svc 0x0070ee1d │ │ │ │ @ instruction: 0xf640b083 │ │ │ │ vmov.i32 q9, #2303 @ 0x000008ff │ │ │ │ ldrbtmi r0, [sl], #-3220 @ 0xfffff36c │ │ │ │ @ instruction: 0xf85e6812 │ │ │ │ andcs r3, r0, #2 │ │ │ │ tstls r0, r9, lsl r4 │ │ │ │ strbtmi r4, [r1], -r3, lsl #8 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - ldc2 7, cr15, [r4, #508]! @ 0x1fc │ │ │ │ + stc2l 7, cr15, [r6, #508]! @ 0x1fc │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq lr, r3, sl, ror #15 │ │ │ │ + addeq lr, r3, lr, asr #16 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec289b0 │ │ │ │ + bl 0xfec2894c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - bmi 0x455778 │ │ │ │ + bmi 0x455714 │ │ │ │ svc 0x0070ee1d │ │ │ │ @ instruction: 0xf640b083 │ │ │ │ @ instruction: 0xf2c02cdc │ │ │ │ ldrbtmi r0, [sl], #-3220 @ 0xfffff36c │ │ │ │ @ instruction: 0xf85e6812 │ │ │ │ andcs r3, r0, #2 │ │ │ │ tstls r0, r9, lsl r4 │ │ │ │ strbtmi r4, [r1], -r3, lsl #8 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - stc2 7, cr15, [lr, #508] @ 0x1fc │ │ │ │ + stc2l 7, cr15, [r0, #508] @ 0x1fc │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - umulleq lr, r3, lr, r7 │ │ │ │ + addeq lr, r3, r2, lsl #16 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec289fc │ │ │ │ + bl 0xfec28998 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - bmi 0x4557c4 │ │ │ │ + bmi 0x455760 │ │ │ │ svc 0x0070ee1d │ │ │ │ @ instruction: 0xf640b083 │ │ │ │ vqdmulh.s d19, d0, d0[4] │ │ │ │ ldrbtmi r0, [sl], #-3220 @ 0xfffff36c │ │ │ │ @ instruction: 0xf85e6812 │ │ │ │ andcs r3, r0, #2 │ │ │ │ tstls r0, r9, lsl r4 │ │ │ │ strbtmi r4, [r1], -r3, lsl #8 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - stc2l 7, cr15, [r8, #-508]! @ 0xfffffe04 │ │ │ │ + ldc2 7, cr15, [sl, #508] @ 0x1fc │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq lr, r3, r2, asr r7 │ │ │ │ + @ instruction: 0x0083e7b6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec28a48 │ │ │ │ + bl 0xfec289e4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - bmi 0x455810 │ │ │ │ + bmi 0x4557ac │ │ │ │ svc 0x0070ee1d │ │ │ │ @ instruction: 0xf640b083 │ │ │ │ vqdmulh.s d19, d16, d0[5] │ │ │ │ ldrbtmi r0, [sl], #-3220 @ 0xfffff36c │ │ │ │ @ instruction: 0xf85e6812 │ │ │ │ andcs r3, r0, #2 │ │ │ │ tstls r0, r9, lsl r4 │ │ │ │ strbtmi r4, [r1], -r3, lsl #8 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - stc2l 7, cr15, [r2, #-508] @ 0xfffffe04 │ │ │ │ + ldc2l 7, cr15, [r4, #-508]! @ 0xfffffe04 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq lr, r3, r6, lsl #14 │ │ │ │ + addeq lr, r3, sl, ror #14 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec28a94 │ │ │ │ + bl 0xfec28a30 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - bmi 0x45585c │ │ │ │ + bmi 0x4557f8 │ │ │ │ svc 0x0070ee1d │ │ │ │ vhadd.s8 d27, d16, d3 │ │ │ │ vqdmulh.s d23, d0, d0[0] │ │ │ │ ldrbtmi r0, [sl], #-3220 @ 0xfffff36c │ │ │ │ @ instruction: 0xf85e6812 │ │ │ │ andcs r3, r0, #2 │ │ │ │ tstls r0, r9, lsl r4 │ │ │ │ strbtmi r4, [r1], -r3, lsl #8 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - ldc2 7, cr15, [ip, #-508] @ 0xfffffe04 │ │ │ │ + stc2l 7, cr15, [lr, #-508] @ 0xfffffe04 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - @ instruction: 0x0083e6ba │ │ │ │ + addeq lr, r3, lr, lsl r7 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec28ae0 │ │ │ │ + bl 0xfec28a7c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - bmi 0x4558a8 │ │ │ │ + bmi 0x455844 │ │ │ │ svc 0x0070ee1d │ │ │ │ vhadd.s8 d27, d16, d3 │ │ │ │ vqdmulh.s d23, d16, d0[1] │ │ │ │ ldrbtmi r0, [sl], #-3220 @ 0xfffff36c │ │ │ │ @ instruction: 0xf85e6812 │ │ │ │ andcs r3, r0, #2 │ │ │ │ tstls r0, r9, lsl r4 │ │ │ │ strbtmi r4, [r1], -r3, lsl #8 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - ldc2l 7, cr15, [r6], #508 @ 0x1fc │ │ │ │ + stc2 7, cr15, [r8, #-508]! @ 0xfffffe04 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq lr, r3, lr, ror #12 │ │ │ │ + ldrdeq lr, [r3], r2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec28b2c │ │ │ │ + bl 0xfec28ac8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - bmi 0x4558f4 │ │ │ │ + bmi 0x455890 │ │ │ │ svc 0x0070ee1d │ │ │ │ @ instruction: 0xf640b083 │ │ │ │ vqdmulh.s d16, d0, d0[2] │ │ │ │ ldrbtmi r0, [sl], #-3220 @ 0xfffff36c │ │ │ │ @ instruction: 0xf85e6812 │ │ │ │ andcs r3, r0, #2 │ │ │ │ tstls r0, r9, lsl r4 │ │ │ │ strbtmi r4, [r1], -r3, lsl #8 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - ldc2l 7, cr15, [r0], {127} @ 0x7f │ │ │ │ + stc2 7, cr15, [r2, #-508] @ 0xfffffe04 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq lr, r3, r2, lsr #12 │ │ │ │ + addeq lr, r3, r6, lsl #13 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec28b78 │ │ │ │ + bl 0xfec28b14 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - bmi 0x455940 │ │ │ │ + bmi 0x4558dc │ │ │ │ svc 0x0070ee1d │ │ │ │ @ instruction: 0xf640b083 │ │ │ │ vqdmulh.s d16, d16, d0[3] │ │ │ │ ldrbtmi r0, [sl], #-3220 @ 0xfffff36c │ │ │ │ @ instruction: 0xf85e6812 │ │ │ │ andcs r3, r0, #2 │ │ │ │ tstls r0, r9, lsl r4 │ │ │ │ strbtmi r4, [r1], -r3, lsl #8 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - stc2 7, cr15, [sl], #508 @ 0x1fc │ │ │ │ + ldc2l 7, cr15, [ip], {127} @ 0x7f │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - ldrdeq lr, [r3], r6 │ │ │ │ + addeq lr, r3, sl, lsr r6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec28bc4 │ │ │ │ + bl 0xfec28b60 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - bmi 0x45598c │ │ │ │ + bmi 0x455928 │ │ │ │ svc 0x0070ee1d │ │ │ │ @ instruction: 0xf640b083 │ │ │ │ vmov.i32 , #255 @ 0x000000ff │ │ │ │ ldrbtmi r0, [sl], #-3220 @ 0xfffff36c │ │ │ │ @ instruction: 0xf85e6812 │ │ │ │ andcs r3, r0, #2 │ │ │ │ tstls r0, r9, lsl r4 │ │ │ │ strbtmi r4, [r1], -r3, lsl #8 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - stc2 7, cr15, [r4], {127} @ 0x7f │ │ │ │ + ldc2 7, cr15, [r6], #508 @ 0x1fc │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq lr, r3, sl, lsl #11 │ │ │ │ + addeq lr, r3, lr, ror #11 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec28c10 │ │ │ │ + bl 0xfec28bac │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4959d8 │ │ │ │ + blmi 0x495974 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ - bl 0x489a34 │ │ │ │ + bl 0x4899d0 │ │ │ │ vcgt.s8 d16, d2, d1 │ │ │ │ vaddw.s8 , q8, d12 │ │ │ │ - bl 0x452084 │ │ │ │ - bl 0x454a40 │ │ │ │ + bl 0x452020 │ │ │ │ + bl 0x4549dc │ │ │ │ stmdavs r8, {r9} │ │ │ │ andgt pc, r0, sp, asr #17 │ │ │ │ - mrrc2 7, 7, pc, ip, cr15 @ │ │ │ │ + stc2 7, cr15, [lr], {127} @ 0x7f │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ - addeq lr, r3, r6, asr #10 │ │ │ │ + addeq lr, r3, sl, lsr #11 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec28c60 │ │ │ │ + bl 0xfec28bfc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x495a28 │ │ │ │ + blmi 0x4959c4 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ - bl 0x489a84 │ │ │ │ + bl 0x489a20 │ │ │ │ vcgt.s8 d16, d2, d1 │ │ │ │ vorr.i32 d19, #8 @ 0x00000008 │ │ │ │ - bl 0x4520d4 │ │ │ │ - bl 0x454a90 │ │ │ │ + bl 0x452070 │ │ │ │ + bl 0x454a2c │ │ │ │ stmdavs r8, {r9} │ │ │ │ andgt pc, r0, sp, asr #17 │ │ │ │ - ldc2 7, cr15, [r4], #-508 @ 0xfffffe04 │ │ │ │ + stc2l 7, cr15, [r6], #-508 @ 0xfffffe04 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ - strdeq lr, [r3], r6 │ │ │ │ + addeq lr, r3, sl, asr r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec28cb0 │ │ │ │ + bl 0xfec28c4c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x495a78 │ │ │ │ + blmi 0x495a14 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ - bl 0x489ad4 │ │ │ │ + bl 0x489a70 │ │ │ │ vcgt.s8 d16, d2, d1 │ │ │ │ vaddw.s8 q10, q8, d20 │ │ │ │ - bl 0x452124 │ │ │ │ - bl 0x454ae0 │ │ │ │ + bl 0x4520c0 │ │ │ │ + bl 0x454a7c │ │ │ │ stmdavs r8, {r9} │ │ │ │ andgt pc, r0, sp, asr #17 │ │ │ │ - stc2 7, cr15, [ip], {127} @ 0x7f │ │ │ │ + ldc2 7, cr15, [lr], #-508 @ 0xfffffe04 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ - addeq lr, r3, r6, lsr #9 │ │ │ │ + addeq lr, r3, sl, lsl #10 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec28d00 │ │ │ │ + bl 0xfec28c9c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x495ac8 │ │ │ │ + blmi 0x495a64 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ - bl 0x489b24 │ │ │ │ + bl 0x489ac0 │ │ │ │ vcgt.s8 d16, d2, d1 │ │ │ │ vaddw.s8 q8, q8, d4 │ │ │ │ - bl 0x452174 │ │ │ │ - bl 0x454b30 │ │ │ │ + bl 0x452110 │ │ │ │ + bl 0x454acc │ │ │ │ stmdavs r8, {r9} │ │ │ │ andgt pc, r0, sp, asr #17 │ │ │ │ - blx 0xffa0f932 │ │ │ │ + ldc2 7, cr15, [r6], {127} @ 0x7f │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ - addeq lr, r3, r6, asr r4 │ │ │ │ + @ instruction: 0x0083e4ba │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec28d50 │ │ │ │ + bl 0xfec28cec │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x495b18 │ │ │ │ + blmi 0x495ab4 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ - bl 0x489b74 │ │ │ │ + bl 0x489b10 │ │ │ │ vcgt.s8 d16, d2, d1 │ │ │ │ vorr.i32 d18, #0 @ 0x00000000 │ │ │ │ - bl 0x4521c4 │ │ │ │ - bl 0x454b80 │ │ │ │ + bl 0x452160 │ │ │ │ + bl 0x454b1c │ │ │ │ stmdavs r8, {r9} │ │ │ │ andgt pc, r0, sp, asr #17 │ │ │ │ - blx 0xff00f982 │ │ │ │ + blx 0xffc8f91e │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ - addeq lr, r3, r6, lsl #8 │ │ │ │ + addeq lr, r3, sl, ror #8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec28da0 │ │ │ │ + bl 0xfec28d3c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x495b68 │ │ │ │ + blmi 0x495b04 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ - bl 0x489bc4 │ │ │ │ + bl 0x489b60 │ │ │ │ vcgt.s8 d16, d2, d1 │ │ │ │ vsra.s64 d19, d12, #64 │ │ │ │ - bl 0x452214 │ │ │ │ - bl 0x454bd0 │ │ │ │ + bl 0x4521b0 │ │ │ │ + bl 0x454b6c │ │ │ │ stmdavs r8, {r9} │ │ │ │ andgt pc, r0, sp, asr #17 │ │ │ │ - blx 0xfe60f9d2 │ │ │ │ + blx 0xff28f96e │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ - @ instruction: 0x0083e3b6 │ │ │ │ + addeq lr, r3, sl, lsl r4 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec28df0 │ │ │ │ + bl 0xfec28d8c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x495bb8 │ │ │ │ + blmi 0x495b54 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ - bl 0x489c14 │ │ │ │ + bl 0x489bb0 │ │ │ │ vcgt.s8 d16, d2, d1 │ │ │ │ vaddw.s8 , q0, d8 │ │ │ │ - bl 0x452264 │ │ │ │ - bl 0x454c20 │ │ │ │ + bl 0x452200 │ │ │ │ + bl 0x454bbc │ │ │ │ stmdavs r8, {r9} │ │ │ │ andgt pc, r0, sp, asr #17 │ │ │ │ - blx 0x1c0fa22 │ │ │ │ + blx 0xfe88f9be │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ - addeq lr, r3, r6, ror #6 │ │ │ │ + addeq lr, r3, sl, asr #7 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec28e40 │ │ │ │ + bl 0xfec28ddc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x495c08 │ │ │ │ + blmi 0x495ba4 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ - bl 0x489c64 │ │ │ │ + bl 0x489c00 │ │ │ │ vcgt.s8 d16, d2, d1 │ │ │ │ vsra.s64 d18, d4, #64 │ │ │ │ - bl 0x4522b4 │ │ │ │ - bl 0x454c70 │ │ │ │ + bl 0x452250 │ │ │ │ + bl 0x454c0c │ │ │ │ stmdavs r8, {r9} │ │ │ │ andgt pc, r0, sp, asr #17 │ │ │ │ - blx 0x120fa72 │ │ │ │ + blx 0x1e8fa0e │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ - addeq lr, r3, r6, lsl r3 │ │ │ │ + addeq lr, r3, sl, ror r3 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec28e90 │ │ │ │ + bl 0xfec28e2c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x495c58 │ │ │ │ + blmi 0x495bf4 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ - bl 0x489cb4 │ │ │ │ + bl 0x489c50 │ │ │ │ vcgt.s8 d16, d2, d1 │ │ │ │ vaddw.s8 q10, q0, d16 │ │ │ │ - bl 0x452304 │ │ │ │ - bl 0x454cc0 │ │ │ │ + bl 0x4522a0 │ │ │ │ + bl 0x454c5c │ │ │ │ stmdavs r8, {r9} │ │ │ │ andgt pc, r0, sp, asr #17 │ │ │ │ - blx 0x80fac2 │ │ │ │ + blx 0x148fa5e │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ - addeq lr, r3, r6, asr #5 │ │ │ │ + addeq lr, r3, sl, lsr #6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec28ee0 │ │ │ │ + bl 0xfec28e7c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x515ca8 │ │ │ │ + blmi 0x515c44 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ @ instruction: 0xf642b083 │ │ │ │ vmull.p8 , d16, d20 │ │ │ │ ldrbtmi r2, [fp], #-3735 @ 0xfffff169 │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ @ instruction: 0xf8de2003 │ │ │ │ ldrmi lr, [r1], #-0 │ │ │ │ vrhadd.s8 d25, d1, d0 │ │ │ │ vsra.s64 d18, d8, #64 │ │ │ │ - bl 0x152360 │ │ │ │ + bl 0x1522fc │ │ │ │ strmi r0, [r2], #-782 @ 0xfffffcf2 │ │ │ │ @ instruction: 0xf77f6808 │ │ │ │ - strdlt pc, [r3], -r1 │ │ │ │ + andlt pc, r3, r3, lsr #22 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq lr, r3, lr, ror #4 │ │ │ │ + ldrdeq lr, [r3], r2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec28f38 │ │ │ │ + bl 0xfec28ed4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x515d00 │ │ │ │ + blmi 0x515c9c │ │ │ │ svcgt 0x0070ee1d │ │ │ │ @ instruction: 0xf642b083 │ │ │ │ vmull.p8 , d16, d20 │ │ │ │ ldrbtmi r2, [fp], #-3735 @ 0xfffff169 │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ @ instruction: 0xf8de2003 │ │ │ │ ldrmi lr, [r1], #-0 │ │ │ │ vrhadd.s8 d25, d1, d0 │ │ │ │ vorr.i32 d19, #12 @ 0x0000000c │ │ │ │ - bl 0x1523b8 │ │ │ │ + bl 0x152354 │ │ │ │ strmi r0, [r2], #-782 @ 0xfffffcf2 │ │ │ │ @ instruction: 0xf77f6808 │ │ │ │ - andlt pc, r3, r5, asr #21 │ │ │ │ + strdlt pc, [r3], -r7 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq lr, r3, r6, lsl r2 │ │ │ │ + addeq lr, r3, sl, ror r2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec28f90 │ │ │ │ + bl 0xfec28f2c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x515d58 │ │ │ │ + blmi 0x515cf4 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ @ instruction: 0xf642b083 │ │ │ │ vmull.p8 , d16, d20 │ │ │ │ ldrbtmi r2, [fp], #-3735 @ 0xfffff169 │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ @ instruction: 0xf8de2003 │ │ │ │ ldrmi lr, [r1], #-0 │ │ │ │ vrhadd.s8 d25, d1, d0 │ │ │ │ vaddw.s8 , q8, d16 │ │ │ │ - bl 0x152410 │ │ │ │ + bl 0x1523ac │ │ │ │ strmi r0, [r2], #-782 @ 0xfffffcf2 │ │ │ │ @ instruction: 0xf77f6808 │ │ │ │ - mullt r3, r9, sl │ │ │ │ + andlt pc, r3, fp, asr #21 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - @ instruction: 0x0083e1be │ │ │ │ + addeq lr, r3, r2, lsr #4 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec28fe8 │ │ │ │ + bl 0xfec28f84 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x515db0 │ │ │ │ + blmi 0x515d4c │ │ │ │ svcgt 0x0070ee1d │ │ │ │ @ instruction: 0xf642b083 │ │ │ │ vmull.p8 , d16, d20 │ │ │ │ ldrbtmi r2, [fp], #-3735 @ 0xfffff169 │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ @ instruction: 0xf8de2003 │ │ │ │ ldrmi lr, [r1], #-0 │ │ │ │ vrhadd.s8 d25, d1, d0 │ │ │ │ vaddw.s8 q8, q8, d8 │ │ │ │ - bl 0x152468 │ │ │ │ + bl 0x152404 │ │ │ │ strmi r0, [r2], #-782 @ 0xfffffcf2 │ │ │ │ @ instruction: 0xf77f6808 │ │ │ │ - andlt pc, r3, sp, ror #20 │ │ │ │ + mullt r3, pc, sl @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq lr, r3, r6, ror #2 │ │ │ │ + addeq lr, r3, sl, asr #3 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec29040 │ │ │ │ + bl 0xfec28fdc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x515e08 │ │ │ │ + blmi 0x515da4 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ @ instruction: 0xf642b083 │ │ │ │ vmull.p8 , d16, d20 │ │ │ │ ldrbtmi r2, [fp], #-3735 @ 0xfffff169 │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ @ instruction: 0xf8de2003 │ │ │ │ ldrmi lr, [r1], #-0 │ │ │ │ vrhadd.s8 d25, d1, d0 │ │ │ │ vaddw.s8 , q0, d12 │ │ │ │ - bl 0x1524c0 │ │ │ │ + bl 0x15245c │ │ │ │ strmi r0, [r2], #-782 @ 0xfffffcf2 │ │ │ │ @ instruction: 0xf77f6808 │ │ │ │ - andlt pc, r3, r1, asr #20 │ │ │ │ + andlt pc, r3, r3, ror sl @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq lr, r3, lr, lsl #2 │ │ │ │ + addeq lr, r3, r2, ror r1 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec29098 │ │ │ │ + bl 0xfec29034 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x515e60 │ │ │ │ + blmi 0x515dfc │ │ │ │ svcgt 0x0070ee1d │ │ │ │ @ instruction: 0xf642b083 │ │ │ │ vmull.p8 , d16, d20 │ │ │ │ ldrbtmi r2, [fp], #-3735 @ 0xfffff169 │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ @ instruction: 0xf8de2003 │ │ │ │ ldrmi lr, [r1], #-0 │ │ │ │ vrhadd.s8 d25, d1, d0 │ │ │ │ vsra.s64 d17, d0, #64 │ │ │ │ - bl 0x152518 │ │ │ │ + bl 0x1524b4 │ │ │ │ strmi r0, [r2], #-782 @ 0xfffffcf2 │ │ │ │ @ instruction: 0xf77f6808 │ │ │ │ - andlt pc, r3, r5, lsl sl @ │ │ │ │ + andlt pc, r3, r7, asr #20 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - strheq lr, [r3], r6 │ │ │ │ + addeq lr, r3, sl, lsl r1 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec290f0 │ │ │ │ + bl 0xfec2908c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x495eb8 │ │ │ │ + blmi 0x495e54 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ - bl 0x489f14 │ │ │ │ + bl 0x489eb0 │ │ │ │ @ instruction: 0xf6420301 │ │ │ │ vbic.i32 , #8 @ 0x00000008 │ │ │ │ - bl 0x452564 │ │ │ │ - bl 0x454f20 │ │ │ │ + bl 0x452500 │ │ │ │ + bl 0x454ebc │ │ │ │ stmdavs r8, {r9} │ │ │ │ andgt pc, r0, sp, asr #17 │ │ │ │ - @ instruction: 0xf9ecf77f │ │ │ │ + blx 0x88fcbc │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ - addeq lr, r3, r6, rrx │ │ │ │ + addeq lr, r3, sl, asr #1 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec29140 │ │ │ │ + bl 0xfec290dc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x495f08 │ │ │ │ + blmi 0x495ea4 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ - bl 0x489f64 │ │ │ │ + bl 0x489f00 │ │ │ │ vcgt.s8 d16, d3, d1 │ │ │ │ vaddw.s8 , q8, d8 │ │ │ │ - bl 0x4525b4 │ │ │ │ - bl 0x454f70 │ │ │ │ + bl 0x452550 │ │ │ │ + bl 0x454f0c │ │ │ │ stmdavs r8, {r9} │ │ │ │ andgt pc, r0, sp, asr #17 │ │ │ │ - @ instruction: 0xf9c4f77f │ │ │ │ + @ instruction: 0xf9f6f77f │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ - addeq lr, r3, r6, lsl r0 │ │ │ │ + addeq lr, r3, sl, ror r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec29190 │ │ │ │ + bl 0xfec2912c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x495f58 │ │ │ │ + blmi 0x495ef4 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ - bl 0x489fb4 │ │ │ │ + bl 0x489f50 │ │ │ │ vcgt.s8 d16, d1, d1 │ │ │ │ vaddw.s8 , q0, d28 │ │ │ │ - bl 0x452604 │ │ │ │ - bl 0x454fc0 │ │ │ │ + bl 0x4525a0 │ │ │ │ + bl 0x454f5c │ │ │ │ stmdavs r8, {r9} │ │ │ │ andgt pc, r0, sp, asr #17 │ │ │ │ - @ instruction: 0xf99cf77f │ │ │ │ + @ instruction: 0xf9cef77f │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ - addeq sp, r3, r6, asr #31 │ │ │ │ + addeq lr, r3, sl, lsr #32 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec291e0 │ │ │ │ + bl 0xfec2917c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x495fa8 │ │ │ │ + blmi 0x495f44 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ - bl 0x48a004 │ │ │ │ + bl 0x489fa0 │ │ │ │ vcgt.s8 d16, d1, d1 │ │ │ │ vsra.s64 d21, d16, #64 │ │ │ │ - bl 0x452654 │ │ │ │ - bl 0x455010 │ │ │ │ + bl 0x4525f0 │ │ │ │ + bl 0x454fac │ │ │ │ stmdavs r8, {r9} │ │ │ │ andgt pc, r0, sp, asr #17 │ │ │ │ - @ instruction: 0xf974f77f │ │ │ │ + @ instruction: 0xf9a6f77f │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ - addeq sp, r3, r6, ror pc │ │ │ │ + ldrdeq sp, [r3], sl │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec29230 │ │ │ │ + bl 0xfec291cc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x495ff8 │ │ │ │ + blmi 0x495f94 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ - bl 0x48a054 │ │ │ │ + bl 0x489ff0 │ │ │ │ vcgt.s8 d16, d3, d1 │ │ │ │ vaddw.s8 q8, q8, d0 │ │ │ │ - bl 0x4526a4 │ │ │ │ - bl 0x455060 │ │ │ │ + bl 0x452640 │ │ │ │ + bl 0x454ffc │ │ │ │ stmdavs r8, {r9} │ │ │ │ andgt pc, r0, sp, asr #17 │ │ │ │ - @ instruction: 0xf94cf77f │ │ │ │ + @ instruction: 0xf97ef77f │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ - addeq sp, r3, r6, lsr #30 │ │ │ │ + addeq sp, r3, sl, lsl #31 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec29280 │ │ │ │ + bl 0xfec2921c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x496048 │ │ │ │ + blmi 0x495fe4 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ - bl 0x48a0a4 │ │ │ │ + bl 0x48a040 │ │ │ │ vcgt.s8 d16, d1, d1 │ │ │ │ vbic.i32 d23, #12 @ 0x0000000c │ │ │ │ - bl 0x4526f4 │ │ │ │ - bl 0x4550b0 │ │ │ │ + bl 0x452690 │ │ │ │ + bl 0x45504c │ │ │ │ stmdavs r8, {r9} │ │ │ │ andgt pc, r0, sp, asr #17 │ │ │ │ - @ instruction: 0xf924f77f │ │ │ │ + @ instruction: 0xf956f77f │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ - ldrdeq sp, [r3], r6 │ │ │ │ + addeq sp, r3, sl, lsr pc │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec292d0 │ │ │ │ + bl 0xfec2926c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x496098 │ │ │ │ + blmi 0x496034 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ - bl 0x48a0f4 │ │ │ │ + bl 0x48a090 │ │ │ │ @ instruction: 0xf6410301 │ │ │ │ vmla.f d16, d0, d0[1] │ │ │ │ - bl 0x452744 │ │ │ │ - bl 0x455100 │ │ │ │ + bl 0x4526e0 │ │ │ │ + bl 0x45509c │ │ │ │ stmdavs r8, {r9} │ │ │ │ andgt pc, r0, sp, asr #17 │ │ │ │ - @ instruction: 0xf8fcf77f │ │ │ │ + @ instruction: 0xf92ef77f │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ - addeq sp, r3, r6, lsl #29 │ │ │ │ + addeq sp, r3, sl, ror #29 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec29320 │ │ │ │ + bl 0xfec292bc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4960e8 │ │ │ │ + blmi 0x496084 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ - bl 0x48a144 │ │ │ │ + bl 0x48a0e0 │ │ │ │ @ instruction: 0xf6410301 │ │ │ │ vmla.f d17, d0, d0[3] │ │ │ │ - bl 0x452794 │ │ │ │ - bl 0x455150 │ │ │ │ + bl 0x452730 │ │ │ │ + bl 0x4550ec │ │ │ │ stmdavs r8, {r9} │ │ │ │ andgt pc, r0, sp, asr #17 │ │ │ │ - @ instruction: 0xf8d4f77f │ │ │ │ + @ instruction: 0xf906f77f │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ - addeq sp, r3, r6, lsr lr │ │ │ │ + umulleq sp, r3, sl, lr │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec29370 │ │ │ │ + bl 0xfec2930c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x496138 │ │ │ │ + blmi 0x4960d4 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ - bl 0x48a194 │ │ │ │ + bl 0x48a130 │ │ │ │ vcgt.s8 d16, d1, d1 │ │ │ │ vmla.f d23, d16, d0[0] │ │ │ │ - bl 0x4527e4 │ │ │ │ - bl 0x4551a0 │ │ │ │ + bl 0x452780 │ │ │ │ + bl 0x45513c │ │ │ │ stmdavs r8, {r9} │ │ │ │ andgt pc, r0, sp, asr #17 │ │ │ │ - @ instruction: 0xf8acf77f │ │ │ │ + @ instruction: 0xf8def77f │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ - addeq sp, r3, r6, ror #27 │ │ │ │ + addeq sp, r3, sl, asr #28 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec293c0 │ │ │ │ + bl 0xfec2935c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x496188 │ │ │ │ + blmi 0x496124 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ - bl 0x48a1e4 │ │ │ │ + bl 0x48a180 │ │ │ │ @ instruction: 0xf6410301 │ │ │ │ vmla.f d16, d16, d0[2] │ │ │ │ - bl 0x452834 │ │ │ │ - bl 0x4551f0 │ │ │ │ + bl 0x4527d0 │ │ │ │ + bl 0x45518c │ │ │ │ stmdavs r8, {r9} │ │ │ │ andgt pc, r0, sp, asr #17 │ │ │ │ - @ instruction: 0xf884f77f │ │ │ │ + @ instruction: 0xf8b6f77f │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ - umulleq sp, r3, r6, sp │ │ │ │ + strdeq sp, [r3], sl │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec29410 │ │ │ │ + bl 0xfec293ac │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4961d8 │ │ │ │ + blmi 0x496174 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ - bl 0x48a234 │ │ │ │ + bl 0x48a1d0 │ │ │ │ @ instruction: 0xf6410301 │ │ │ │ vsra.s64 , q0, #64 │ │ │ │ - bl 0x452884 │ │ │ │ - bl 0x455240 │ │ │ │ + bl 0x452820 │ │ │ │ + bl 0x4551dc │ │ │ │ stmdavs r8, {r9} │ │ │ │ andgt pc, r0, sp, asr #17 │ │ │ │ - @ instruction: 0xf85cf77f │ │ │ │ + @ instruction: 0xf88ef77f │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ - addeq sp, r3, r6, asr #26 │ │ │ │ + addeq sp, r3, sl, lsr #27 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec29460 │ │ │ │ + bl 0xfec293fc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x496228 │ │ │ │ + blmi 0x4961c4 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ - bl 0x48a284 │ │ │ │ + bl 0x48a220 │ │ │ │ vcgt.s8 d16, d1, d1 │ │ │ │ vbic.i32 d22, #4 @ 0x00000004 │ │ │ │ - bl 0x4528d4 │ │ │ │ - bl 0x455290 │ │ │ │ + bl 0x452870 │ │ │ │ + bl 0x45522c │ │ │ │ stmdavs r8, {r9} │ │ │ │ andgt pc, r0, sp, asr #17 │ │ │ │ - @ instruction: 0xf834f77f │ │ │ │ + @ instruction: 0xf866f77f │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ - strdeq sp, [r3], r6 │ │ │ │ + addeq sp, r3, sl, asr sp │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec294b0 │ │ │ │ + bl 0xfec2944c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x496278 │ │ │ │ + blmi 0x496214 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ - bl 0x48a2d4 │ │ │ │ + bl 0x48a270 │ │ │ │ vcgt.s8 d16, d1, d1 │ │ │ │ vsra.s64 d22, d24, #64 │ │ │ │ - bl 0x452924 │ │ │ │ - bl 0x4552e0 │ │ │ │ + bl 0x4528c0 │ │ │ │ + bl 0x45527c │ │ │ │ stmdavs r8, {r9} │ │ │ │ andgt pc, r0, sp, asr #17 │ │ │ │ - @ instruction: 0xf80cf77f │ │ │ │ + @ instruction: 0xf83ef77f │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ - addeq sp, r3, r6, lsr #25 │ │ │ │ + addeq sp, r3, sl, lsl #26 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec29500 │ │ │ │ + bl 0xfec2949c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4962c8 │ │ │ │ + blmi 0x496264 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ - bl 0x48a324 │ │ │ │ + bl 0x48a2c0 │ │ │ │ vcgt.s8 d16, d5, d1 │ │ │ │ vaddw.s8 , q0, d28 │ │ │ │ - bl 0x452974 │ │ │ │ - bl 0x455330 │ │ │ │ + bl 0x452910 │ │ │ │ + bl 0x4552cc │ │ │ │ stmdavs r8, {r9} │ │ │ │ andgt pc, r0, sp, asr #17 │ │ │ │ - @ instruction: 0xffe4f77e │ │ │ │ + @ instruction: 0xf816f77f │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ - addeq sp, r3, r6, asr ip │ │ │ │ + @ instruction: 0x0083dcba │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec29550 │ │ │ │ + bl 0xfec294ec │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x496318 │ │ │ │ + blmi 0x4962b4 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ - bl 0x48a374 │ │ │ │ + bl 0x48a310 │ │ │ │ vcgt.s8 d16, d5, d1 │ │ │ │ vorr.i32 d21, #12 @ 0x0000000c │ │ │ │ - bl 0x4529c4 │ │ │ │ - bl 0x455380 │ │ │ │ + bl 0x452960 │ │ │ │ + bl 0x45531c │ │ │ │ stmdavs r8, {r9} │ │ │ │ andgt pc, r0, sp, asr #17 │ │ │ │ - @ instruction: 0xffbcf77e │ │ │ │ + @ instruction: 0xffeef77e │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ - addeq sp, r3, r6, lsl #24 │ │ │ │ + addeq sp, r3, sl, ror #24 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec295a0 │ │ │ │ + bl 0xfec2953c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x496368 │ │ │ │ + blmi 0x496304 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ - bl 0x48a3c4 │ │ │ │ + bl 0x48a360 │ │ │ │ vcgt.s8 d16, d5, d1 │ │ │ │ vaddw.s8 q11, q8, d24 │ │ │ │ - bl 0x452a14 │ │ │ │ - bl 0x4553d0 │ │ │ │ + bl 0x4529b0 │ │ │ │ + bl 0x45536c │ │ │ │ stmdavs r8, {r9} │ │ │ │ andgt pc, r0, sp, asr #17 │ │ │ │ - @ instruction: 0xff94f77e │ │ │ │ + @ instruction: 0xffc6f77e │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ - @ instruction: 0x0083dbb6 │ │ │ │ + addeq sp, r3, sl, lsl ip │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec295f0 │ │ │ │ + bl 0xfec2958c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4963b8 │ │ │ │ + blmi 0x496354 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ - bl 0x48a414 │ │ │ │ + bl 0x48a3b0 │ │ │ │ vcgt.s8 d16, d5, d1 │ │ │ │ vsra.s64 d20, d8, #64 │ │ │ │ - bl 0x452a64 │ │ │ │ - bl 0x455420 │ │ │ │ + bl 0x452a00 │ │ │ │ + bl 0x4553bc │ │ │ │ stmdavs r8, {r9} │ │ │ │ andgt pc, r0, sp, asr #17 │ │ │ │ - @ instruction: 0xff6cf77e │ │ │ │ + @ instruction: 0xff9ef77e │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ - addeq sp, r3, r6, ror #22 │ │ │ │ + addeq sp, r3, sl, asr #23 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec29640 │ │ │ │ + bl 0xfec295dc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x496408 │ │ │ │ + blmi 0x4963a4 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ - bl 0x48a464 │ │ │ │ + bl 0x48a400 │ │ │ │ vcgt.s8 d16, d5, d1 │ │ │ │ vorr.i32 d20, #4 @ 0x00000004 │ │ │ │ - bl 0x452ab4 │ │ │ │ - bl 0x455470 │ │ │ │ + bl 0x452a50 │ │ │ │ + bl 0x45540c │ │ │ │ stmdavs r8, {r9} │ │ │ │ andgt pc, r0, sp, asr #17 │ │ │ │ - @ instruction: 0xff44f77e │ │ │ │ + @ instruction: 0xff76f77e │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ - addeq sp, r3, r6, lsl fp │ │ │ │ + addeq sp, r3, sl, ror fp │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec29690 │ │ │ │ + bl 0xfec2962c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x496458 │ │ │ │ + blmi 0x4963f4 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ - bl 0x48a4b4 │ │ │ │ + bl 0x48a450 │ │ │ │ vcgt.s8 d16, d5, d1 │ │ │ │ vsra.s64 d19, d0, #64 │ │ │ │ - bl 0x452b04 │ │ │ │ - bl 0x4554c0 │ │ │ │ + bl 0x452aa0 │ │ │ │ + bl 0x45545c │ │ │ │ stmdavs r8, {r9} │ │ │ │ andgt pc, r0, sp, asr #17 │ │ │ │ - @ instruction: 0xff1cf77e │ │ │ │ + @ instruction: 0xff4ef77e │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ - addeq sp, r3, r6, asr #21 │ │ │ │ + addeq sp, r3, sl, lsr #22 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec296e0 │ │ │ │ + bl 0xfec2967c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4964a8 │ │ │ │ + blmi 0x496444 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ - bl 0x48a504 │ │ │ │ + bl 0x48a4a0 │ │ │ │ vcgt.s8 d16, d5, d1 │ │ │ │ vaddw.s8 , q0, d12 │ │ │ │ - bl 0x452b54 │ │ │ │ - bl 0x455510 │ │ │ │ + bl 0x452af0 │ │ │ │ + bl 0x4554ac │ │ │ │ stmdavs r8, {r9} │ │ │ │ andgt pc, r0, sp, asr #17 │ │ │ │ - mrc2 7, 7, pc, cr4, cr14, {3} │ │ │ │ + @ instruction: 0xff26f77e │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ - addeq sp, r3, r6, ror sl │ │ │ │ + ldrdeq sp, [r3], sl │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec29730 │ │ │ │ + bl 0xfec296cc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4964f8 │ │ │ │ + blmi 0x496494 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ - bl 0x48a554 │ │ │ │ + bl 0x48a4f0 │ │ │ │ vcgt.s8 d16, d5, d1 │ │ │ │ vaddw.s8 q9, q8, d8 │ │ │ │ - bl 0x452ba4 │ │ │ │ - bl 0x455560 │ │ │ │ + bl 0x452b40 │ │ │ │ + bl 0x4554fc │ │ │ │ stmdavs r8, {r9} │ │ │ │ andgt pc, r0, sp, asr #17 │ │ │ │ - mcr2 7, 6, pc, cr12, cr14, {3} @ │ │ │ │ + mrc2 7, 7, pc, cr14, cr14, {3} │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ - addeq sp, r3, r6, lsr #20 │ │ │ │ + addeq sp, r3, sl, lsl #21 │ │ │ │ @ instruction: 0xf7884611 │ │ │ │ - svclt 0x0000bf1b │ │ │ │ + svclt 0x0000bf4d │ │ │ │ vnmls.f64 d4, d13, d8 │ │ │ │ vrecps.f32 q14, q1, q8 │ │ │ │ vaddw.s8 , q0, d24 │ │ │ │ ldrbtmi r0, [fp], #-404 @ 0xfffffe6c │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ - bl 0x4025a4 │ │ │ │ - bl 0x3d31a4 │ │ │ │ + bl 0x402540 │ │ │ │ + bl 0x3d3140 │ │ │ │ stmdavs r8, {r9} │ │ │ │ - mrclt 7, 4, APSR_nzcv, cr6, cr14, {3} │ │ │ │ - ldrdeq sp, [r3], r6 │ │ │ │ + mcrlt 7, 6, pc, cr8, cr14, {3} @ │ │ │ │ + addeq sp, r3, sl, lsr sl │ │ │ │ vnmls.f64 d4, d13, d8 │ │ │ │ vrecps.f32 q14, q1, q8 │ │ │ │ vaddw.s8 , q8, d28 │ │ │ │ ldrbtmi r0, [fp], #-404 @ 0xfffffe6c │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ - bl 0x4025cc │ │ │ │ - bl 0x3d31cc │ │ │ │ + bl 0x402568 │ │ │ │ + bl 0x3d3168 │ │ │ │ stmdavs r8, {r9} │ │ │ │ - mcrlt 7, 4, pc, cr2, cr14, {3} @ │ │ │ │ - addeq sp, r3, lr, lsr #19 │ │ │ │ + mrclt 7, 5, APSR_nzcv, cr4, cr14, {3} │ │ │ │ + addeq sp, r3, r2, lsl sl │ │ │ │ cdp 5, 1, cr11, cr13, cr0, {0} │ │ │ │ - blmi 0x34e398 │ │ │ │ + blmi 0x34e334 │ │ │ │ stclmi 6, cr15, [r8], #260 @ 0x104 │ │ │ │ ldceq 2, cr15, [r4], {192} @ 0xc0 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ andcs pc, r3, lr, asr r8 @ │ │ │ │ - bl 0x210760 │ │ │ │ + bl 0x2106fc │ │ │ │ strmi r1, [r2], #-2131 @ 0xfffff7ad │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf77e0000 │ │ │ │ - svclt 0x0000be6b │ │ │ │ - addeq sp, r3, r4, lsl #19 │ │ │ │ + svclt 0x0000be9d │ │ │ │ + addeq sp, r3, r8, ror #19 │ │ │ │ cdp 5, 1, cr11, cr13, cr0, {0} │ │ │ │ - blmi 0x34e3c8 │ │ │ │ + blmi 0x34e364 │ │ │ │ ldclpl 6, cr15, [r0], #260 @ 0x104 │ │ │ │ ldceq 2, cr15, [r4], {192} @ 0xc0 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ andcs pc, r3, lr, asr r8 @ │ │ │ │ - bl 0x210790 │ │ │ │ + bl 0x21072c │ │ │ │ strmi r1, [r2], #-2131 @ 0xfffff7ad │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf77e0000 │ │ │ │ - svclt 0x0000be53 │ │ │ │ - addeq sp, r3, r4, asr r9 │ │ │ │ + svclt 0x0000be85 │ │ │ │ + @ instruction: 0x0083d9b8 │ │ │ │ cdp 5, 1, cr11, cr13, cr0, {0} │ │ │ │ - blmi 0x34e3f8 │ │ │ │ + blmi 0x34e394 │ │ │ │ stclmi 6, cr15, [r4], #-260 @ 0xfffffefc │ │ │ │ ldceq 2, cr15, [r4], {192} @ 0xc0 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ andcs pc, r3, lr, asr r8 @ │ │ │ │ - bl 0x2107c0 │ │ │ │ + bl 0x21075c │ │ │ │ strmi r1, [r2], #-2131 @ 0xfffff7ad │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf77e0000 │ │ │ │ - svclt 0x0000be3b │ │ │ │ - addeq sp, r3, r4, lsr #18 │ │ │ │ + svclt 0x0000be6d │ │ │ │ + addeq sp, r3, r8, lsl #19 │ │ │ │ cdp 5, 1, cr11, cr13, cr0, {0} │ │ │ │ - blmi 0x34e428 │ │ │ │ + blmi 0x34e3c4 │ │ │ │ stclpl 6, cr15, [ip], #-260 @ 0xfffffefc │ │ │ │ ldceq 2, cr15, [r4], {192} @ 0xc0 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ andcs pc, r3, lr, asr r8 @ │ │ │ │ - bl 0x2107f0 │ │ │ │ + bl 0x21078c │ │ │ │ strmi r1, [r2], #-2131 @ 0xfffff7ad │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf77e0000 │ │ │ │ - svclt 0x0000be23 │ │ │ │ - strdeq sp, [r3], r4 │ │ │ │ + svclt 0x0000be55 │ │ │ │ + addeq sp, r3, r8, asr r9 │ │ │ │ cdp 5, 1, cr11, cr13, cr0, {0} │ │ │ │ - blmi 0x34e458 │ │ │ │ + blmi 0x34e3f4 │ │ │ │ ldclvc 6, cr15, [ip], #-260 @ 0xfffffefc │ │ │ │ ldceq 2, cr15, [r4], {192} @ 0xc0 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ andcs pc, r3, lr, asr r8 @ │ │ │ │ - bl 0x210820 │ │ │ │ + bl 0x2107bc │ │ │ │ strmi r1, [r2], #-2131 @ 0xfffff7ad │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf77e0000 │ │ │ │ - svclt 0x0000be0b │ │ │ │ - addeq sp, r3, r4, asr #17 │ │ │ │ + svclt 0x0000be3d │ │ │ │ + addeq sp, r3, r8, lsr #18 │ │ │ │ cdp 5, 1, cr11, cr13, cr0, {0} │ │ │ │ - blmi 0x34e488 │ │ │ │ + blmi 0x34e424 │ │ │ │ stceq 2, cr15, [r0], {66} @ 0x42 │ │ │ │ ldceq 2, cr15, [r4], {192} @ 0xc0 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ andcs pc, r3, lr, asr r8 @ │ │ │ │ - bl 0x210850 │ │ │ │ + bl 0x2107ec │ │ │ │ strmi r1, [r2], #-2131 @ 0xfffff7ad │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf77e0000 │ │ │ │ - svclt 0x0000bdf3 │ │ │ │ - umulleq sp, r3, r4, r8 │ │ │ │ + svclt 0x0000be25 │ │ │ │ + strdeq sp, [r3], r8 │ │ │ │ cdp 5, 1, cr11, cr13, cr0, {0} │ │ │ │ - blmi 0x34e4b8 │ │ │ │ + blmi 0x34e454 │ │ │ │ ldclvs 6, cr15, [r4], #-260 @ 0xfffffefc │ │ │ │ ldceq 2, cr15, [r4], {192} @ 0xc0 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ andcs pc, r3, lr, asr r8 @ │ │ │ │ - bl 0x210880 │ │ │ │ + bl 0x21081c │ │ │ │ strmi r1, [r2], #-2131 @ 0xfffff7ad │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf77e0000 │ │ │ │ - svclt 0x0000bddb │ │ │ │ - addeq sp, r3, r4, ror #16 │ │ │ │ + svclt 0x0000be0d │ │ │ │ + addeq sp, r3, r8, asr #17 │ │ │ │ cdp 5, 1, cr11, cr13, cr0, {0} │ │ │ │ - blmi 0x34e4e8 │ │ │ │ + blmi 0x34e484 │ │ │ │ ldclvs 6, cr15, [r8], #260 @ 0x104 │ │ │ │ ldceq 2, cr15, [r4], {192} @ 0xc0 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ andcs pc, r3, lr, asr r8 @ │ │ │ │ - bl 0x2108b0 │ │ │ │ + bl 0x21084c │ │ │ │ strmi r1, [r2], #-2131 @ 0xfffff7ad │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf77e0000 │ │ │ │ - svclt 0x0000bdc3 │ │ │ │ - addeq sp, r3, r4, lsr r8 │ │ │ │ + svclt 0x0000bdf5 │ │ │ │ + umulleq sp, r3, r8, r8 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ ldrsbcc pc, [r0], #128 @ 0x80 @ │ │ │ │ orrne pc, r0, #201326595 @ 0xc000003 │ │ │ │ stcvs 1, cr11, [r3, #-876] @ 0xfffffc94 │ │ │ │ ldmdavs fp, {r1, r3, fp, sp, lr} │ │ │ │ movweq pc, #57363 @ 0xe013 @ │ │ │ │ stmdavs ip, {r0, r2, r8, ip, lr, pc}^ │ │ │ │ @ instruction: 0x0c04ea42 │ │ │ │ svceq 0x0010f01c │ │ │ │ stmiavs ip, {r0, r1, r2, r3, r8, ip, lr, pc}^ │ │ │ │ - tstpvc r0, #76, 12 @ p-variant is OBSOLETE @ 0x4c00000 │ │ │ │ + orrsvs pc, r0, #76, 12 @ 0x4c00000 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ andeq pc, r1, #2 │ │ │ │ eorcc pc, r4, r3, asr r8 @ │ │ │ │ svclt 0x00082b00 │ │ │ │ andeq pc, r1, #66 @ 0x42 │ │ │ │ @ instruction: 0x4691461f │ │ │ │ andcs fp, r0, sl, lsr r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ @ instruction: 0x460c83f8 │ │ │ │ - @ instruction: 0xf86af010 │ │ │ │ + @ instruction: 0xf860f010 │ │ │ │ andcs fp, r1, r8, asr #18 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf77d83f8 │ │ │ │ - strmi pc, [r6], -r1, ror #27 │ │ │ │ - stc2 7, cr15, [sl, #500]! @ 0x1f4 │ │ │ │ + @ instruction: 0x4606fe13 │ │ │ │ + ldc2l 7, cr15, [ip, #500] @ 0x1f4 │ │ │ │ @ instruction: 0xf77d4605 │ │ │ │ - stmdavs r1!, {r0, r1, r2, r5, r7, r8, sl, fp, ip, sp, lr, pc}^ │ │ │ │ + stmdavs r1!, {r0, r3, r4, r6, r7, r8, sl, fp, ip, sp, lr, pc}^ │ │ │ │ movwcs r4, #9856 @ 0x2680 │ │ │ │ strbmi r4, [sl], -r8, lsr #12 │ │ │ │ - @ instruction: 0xf80ef7e3 │ │ │ │ + @ instruction: 0xf810f7e3 │ │ │ │ andcs r2, r1, #134217728 @ 0x8000000 │ │ │ │ strbmi r6, [r0], -r1, ror #16 │ │ │ │ - @ instruction: 0xf808f7e3 │ │ │ │ + @ instruction: 0xf80af7e3 │ │ │ │ ldrtmi r4, [r0], -r9, lsr #12 │ │ │ │ @ instruction: 0x47b8463d │ │ │ │ strcs r6, [r8, -r2, ror #17] │ │ │ │ @ instruction: 0x46304631 │ │ │ │ vpmax.s8 d15, d2, d7 │ │ │ │ @ instruction: 0xf78617d3 │ │ │ │ - strbmi pc, [sl], -r1, asr #22 @ │ │ │ │ + @ instruction: 0x464afb73 │ │ │ │ stmdavs r1!, {r0, r1, r8, r9, sp} │ │ │ │ @ instruction: 0xf7e34630 │ │ │ │ - strbmi pc, [r1], -r1, asr #17 @ │ │ │ │ + strbmi pc, [r1], -r3, asr #17 @ │ │ │ │ @ instruction: 0x47a84630 │ │ │ │ ldrtmi r6, [r1], -r3, ror #17 │ │ │ │ - blx 0x2a40ec │ │ │ │ + blx 0x2a4088 │ │ │ │ ldrbne pc, [r3, r3, lsl #4] @ │ │ │ │ - blx 0xd1064e │ │ │ │ + blx 0x19905ea │ │ │ │ stmdavs r1!, {r4, r5, r9, sl, lr} │ │ │ │ andcs r2, r1, #201326592 @ 0xc000000 │ │ │ │ - @ instruction: 0xf8b0f7e3 │ │ │ │ + @ instruction: 0xf8b2f7e3 │ │ │ │ ldr r2, [fp, r1]! │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec29a4c │ │ │ │ + bl 0xfec299e8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r2, r8, ror #31 │ │ │ │ stmib sp, {r1, r2, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf77d2100 │ │ │ │ - strmi pc, [r4], -r7, ror #26 │ │ │ │ - stc2l 7, cr15, [r4, #-500]! @ 0xfffffe0c │ │ │ │ + @ instruction: 0x4604fd99 │ │ │ │ + ldc2 7, cr15, [r6, #500] @ 0x1f4 │ │ │ │ andcc lr, r0, #3620864 @ 0x374000 │ │ │ │ strmi r4, [r1], -r5, lsl #12 │ │ │ │ @ instruction: 0xf7844620 │ │ │ │ - qadd8mi pc, sl, r3 @ │ │ │ │ + strtmi pc, [sl], -r5, asr #31 │ │ │ │ ldrtmi r4, [r0], -r1, lsr #12 │ │ │ │ pop {r1, ip, sp, pc} │ │ │ │ - @ instruction: 0xf7894070 │ │ │ │ - svclt 0x0000bfdd │ │ │ │ + @ instruction: 0xf78a4070 │ │ │ │ + svclt 0x0000b80f │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec29a8c │ │ │ │ + bl 0xfec29a28 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r2, r8, ror #31 │ │ │ │ stmib sp, {r1, r2, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf77d2100 │ │ │ │ - strmi pc, [r4], -r7, asr #26 │ │ │ │ - stc2l 7, cr15, [r4, #-500] @ 0xfffffe0c │ │ │ │ + @ instruction: 0x4604fd79 │ │ │ │ + ldc2l 7, cr15, [r6, #-500]! @ 0xfffffe0c │ │ │ │ andcc lr, r0, #3620864 @ 0x374000 │ │ │ │ strmi r4, [r1], -r5, lsl #12 │ │ │ │ @ instruction: 0xf7844620 │ │ │ │ - @ instruction: 0x462afef3 │ │ │ │ + strtmi pc, [sl], -r5, lsr #30 │ │ │ │ ldrtmi r4, [r0], -r1, lsr #12 │ │ │ │ pop {r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf7894070 │ │ │ │ - svclt 0x0000bfbd │ │ │ │ + svclt 0x0000bfef │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec29acc │ │ │ │ + bl 0xfec29a68 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ @ instruction: 0xf04f4604 │ │ │ │ strmi r4, [r8], -r0, lsl #4 │ │ │ │ mrsls r2, SP_irq │ │ │ │ - @ instruction: 0xf9a2f786 │ │ │ │ + @ instruction: 0xf9d4f786 │ │ │ │ strtmi r9, [r0], -r1, lsl #18 │ │ │ │ pop {r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf7894010 │ │ │ │ - svclt 0x0000bf19 │ │ │ │ + svclt 0x0000bf4b │ │ │ │ movwcs lr, #10717 @ 0x29dd │ │ │ │ @ instruction: 0xf7962003 │ │ │ │ - svclt 0x0000be3b │ │ │ │ + svclt 0x0000be6d │ │ │ │ svcmi 0x00f8e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ @ instruction: 0xf8d0461c │ │ │ │ vshr.u64 , q0, #61 │ │ │ │ cmnlt r3, r0, lsl #7 │ │ │ │ @@ -199027,768 +199003,768 @@ │ │ │ │ svceq 0x0001f01e │ │ │ │ andcs sp, r0, r7 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ @ instruction: 0x46908ff8 │ │ │ │ @ instruction: 0xf00f460f │ │ │ │ - stmdacs r0, {r0, r2, r3, r4, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r1, r4, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ ldmvs fp!, {r1, r2, r3, r4, r6, ip, lr, pc}^ │ │ │ │ @ instruction: 0xf0002b00 │ │ │ │ ldmdbvs r8!, {r0, r7, pc} │ │ │ │ svclt 0x00cc2801 │ │ │ │ @ instruction: 0xf0444622 │ │ │ │ - bcs 0xd3170 │ │ │ │ + bcs 0xd310c │ │ │ │ andcs sp, r8, #123 @ 0x7b │ │ │ │ - ldclcc 0, cr15, [pc], #316 @ 0xd2ab0 │ │ │ │ + ldclcc 0, cr15, [pc], #316 @ 0xd2a4c │ │ │ │ andcc r4, r1, r2, lsl #1 │ │ │ │ strbeq pc, [r0], #-450 @ 0xfffffe3e @ │ │ │ │ cdpeq 1, 2, cr15, cr0, cr2, {5} │ │ │ │ @ instruction: 0xf1c21ad3 │ │ │ │ - blx 0x3d3208 │ │ │ │ - blx 0xc121c4 │ │ │ │ - blx 0xc0eda0 │ │ │ │ - b 0x114f19c │ │ │ │ - blx 0xbd2dd0 │ │ │ │ + blx 0x3d31a4 │ │ │ │ + blx 0xc12160 │ │ │ │ + blx 0xc0ed3c │ │ │ │ + b 0x114f138 │ │ │ │ + blx 0xbd2d6c │ │ │ │ tstpmi r1, #4, 24 @ p-variant is OBSOLETE @ 0x400 │ │ │ │ eoreq pc, r0, #-1073741776 @ 0xc0000030 │ │ │ │ - blx 0x3e2d08 │ │ │ │ + blx 0x3e2ca4 │ │ │ │ tstpmi r1, #536870912 @ p-variant is OBSOLETE @ 0x20000000 │ │ │ │ eoreq pc, r0, #-1073741784 @ 0xc0000028 │ │ │ │ vpmax.u8 d15, d3, d28 │ │ │ │ vpmax.s8 d15, d2, d28 │ │ │ │ @ instruction: 0xf794430a │ │ │ │ - pkhtbmi pc, r2, r5, asr #24 @ │ │ │ │ + strmi pc, [r2], r7, lsl #25 │ │ │ │ @ instruction: 0xf77d468b │ │ │ │ - @ instruction: 0x4605fcb5 │ │ │ │ - ldc2 7, cr15, [r2], #500 @ 0x1f4 │ │ │ │ + strmi pc, [r5], -r7, ror #25 │ │ │ │ + stc2l 7, cr15, [r4], #500 @ 0x1f4 │ │ │ │ @ instruction: 0x46066839 │ │ │ │ andcs r2, r0, #134217728 @ 0x8000000 │ │ │ │ strtmi r4, [r8], -r1, lsl #13 │ │ │ │ - @ instruction: 0xff18f7e2 │ │ │ │ + @ instruction: 0xff1af7e2 │ │ │ │ ldmdavs r9!, {r0, r9, sp} │ │ │ │ ldrtmi r2, [r0], -r2, lsl #6 │ │ │ │ - @ instruction: 0xff12f7e2 │ │ │ │ - ldc2l 7, cr15, [r6], {125} @ 0x7d │ │ │ │ + @ instruction: 0xff14f7e2 │ │ │ │ + stc2 7, cr15, [r8, #-500] @ 0xfffffe0c │ │ │ │ strmi r4, [r6], -r9, lsr #12 │ │ │ │ ldmvs sl!, {r6, r7, r8, r9, sl, lr}^ │ │ │ │ andcs fp, r0, #67584 @ 0x10800 │ │ │ │ movwcs r6, #14457 @ 0x3879 │ │ │ │ @ instruction: 0xf7e24630 │ │ │ │ - @ instruction: 0x4649ffd1 │ │ │ │ + @ instruction: 0x4649ffd3 │ │ │ │ @ instruction: 0x47c04630 │ │ │ │ ldmdblt sl!, {r1, r3, r4, r5, r6, r7, fp, sp, lr}^ │ │ │ │ movwcs r6, #14457 @ 0x3879 │ │ │ │ ldrtmi r2, [r0], -r1, lsl #4 │ │ │ │ - @ instruction: 0xffc6f7e2 │ │ │ │ + @ instruction: 0xffc8f7e2 │ │ │ │ tstcs r0, r1 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f8e8bd │ │ │ │ @ instruction: 0x463117d3 │ │ │ │ @ instruction: 0xf7864630 │ │ │ │ - b 0x1cd12f8 │ │ │ │ - b 0x1c93260 │ │ │ │ + b 0x1cd135c │ │ │ │ + b 0x1c931fc │ │ │ │ ldrtmi r0, [r1], -fp, lsl #6 │ │ │ │ @ instruction: 0xf7864630 │ │ │ │ - @ instruction: 0xe7e1f9b5 │ │ │ │ + strb pc, [r1, r7, ror #19]! @ │ │ │ │ @ instruction: 0x463117d3 │ │ │ │ @ instruction: 0xf7864630 │ │ │ │ - b 0x1cd12dc │ │ │ │ - b 0x1c9327c │ │ │ │ + b 0x1cd1340 │ │ │ │ + b 0x1c93218 │ │ │ │ ldrtmi r0, [r1], -fp, lsl #6 │ │ │ │ @ instruction: 0xf7864630 │ │ │ │ - strb pc, [r8, r7, lsr #19] @ │ │ │ │ + @ instruction: 0xe7c8f9d9 │ │ │ │ @ instruction: 0x469b469a │ │ │ │ ldrmi lr, [r2], fp, lsr #15 │ │ │ │ @ instruction: 0xe7a84693 │ │ │ │ @ instruction: 0xc010f8d1 │ │ │ │ - andsvc pc, r0, #76, 12 @ 0x4c00000 │ │ │ │ + addsvs pc, r0, #76, 12 @ 0x4c00000 │ │ │ │ eorseq pc, r3, #192, 4 │ │ │ │ - bl 0x15b67c │ │ │ │ + bl 0x15b618 │ │ │ │ ldmdbvs r2, {r2, r3, r7, r9} │ │ │ │ svclt 0x0000e73e │ │ │ │ @ instruction: 0xc010f8d1 │ │ │ │ - andsvc pc, r0, #76, 12 @ 0x4c00000 │ │ │ │ + addsvs pc, r0, #76, 12 @ 0x4c00000 │ │ │ │ eorseq pc, r3, #192, 4 │ │ │ │ - bl 0x15b698 │ │ │ │ + bl 0x15b634 │ │ │ │ ldmibvs r2, {r2, r3, r7, r9}^ │ │ │ │ svclt 0x0000e732 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec29ca4 │ │ │ │ + bl 0xfec29c40 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe0 │ │ │ │ @ instruction: 0x4604c058 │ │ │ │ svceq 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #134 @ 0x86 │ │ │ │ ldrdgt pc, [r0], -ip │ │ │ │ andgt pc, ip, r0, asr r8 @ │ │ │ │ - bl 0x3f8ae4 │ │ │ │ + bl 0x3f8a80 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ cmppeq r0, lr, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ andls r4, r3, r0, ror #8 │ │ │ │ andeq lr, r3, ip, lsl #22 │ │ │ │ movweq lr, #51972 @ 0xcb04 │ │ │ │ stcls 0, cr9, [r9], {2} │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ @ instruction: 0xf8cd44a4 │ │ │ │ @ instruction: 0xf77ec010 │ │ │ │ - andlt pc, r6, r1, asr #25 │ │ │ │ + strdlt pc, [r6], -r3 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd10 │ │ │ │ - addeq sp, r3, lr, lsr #9 │ │ │ │ + addeq sp, r3, r2, lsl r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec29d10 │ │ │ │ + bl 0xfec29cac │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe0 │ │ │ │ @ instruction: 0x4604c058 │ │ │ │ svceq 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #134 @ 0x86 │ │ │ │ ldrdgt pc, [r0], -ip │ │ │ │ andgt pc, ip, r0, asr r8 @ │ │ │ │ - bl 0x3f8b50 │ │ │ │ + bl 0x3f8aec │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ cmppne r8, lr, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ andls r4, r3, r0, ror #8 │ │ │ │ andeq lr, r3, ip, lsl #22 │ │ │ │ movweq lr, #51972 @ 0xcb04 │ │ │ │ stcls 0, cr9, [r9], {2} │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ @ instruction: 0xf8cd44a4 │ │ │ │ @ instruction: 0xf77ec010 │ │ │ │ - andlt pc, r6, fp, lsl #25 │ │ │ │ + @ instruction: 0xb006fcbd │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd10 │ │ │ │ - addeq sp, r3, r2, asr #8 │ │ │ │ + addeq sp, r3, r6, lsr #9 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec29d7c │ │ │ │ + bl 0xfec29d18 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe0 │ │ │ │ @ instruction: 0x4604c058 │ │ │ │ svceq 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #134 @ 0x86 │ │ │ │ ldrdgt pc, [r0], -ip │ │ │ │ andgt pc, ip, r0, asr r8 @ │ │ │ │ - bl 0x3f8bbc │ │ │ │ + bl 0x3f8b58 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ asrsvc pc, r4, #12 @ │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ andls r4, r3, r0, ror #8 │ │ │ │ andeq lr, r3, ip, lsl #22 │ │ │ │ movweq lr, #51972 @ 0xcb04 │ │ │ │ stcls 0, cr9, [r9], {2} │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ @ instruction: 0xf8cd44a4 │ │ │ │ @ instruction: 0xf77ec010 │ │ │ │ - andlt pc, r6, r5, asr ip @ │ │ │ │ + andlt pc, r6, r7, lsl #25 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd10 │ │ │ │ - ldrdeq sp, [r3], r6 │ │ │ │ + addeq sp, r3, sl, lsr r4 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec29de8 │ │ │ │ + bl 0xfec29d84 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe0 │ │ │ │ @ instruction: 0x4604c058 │ │ │ │ svceq 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #134 @ 0x86 │ │ │ │ ldrdgt pc, [r0], -ip │ │ │ │ andgt pc, ip, r0, asr r8 @ │ │ │ │ - bl 0x3f8c28 │ │ │ │ + bl 0x3f8bc4 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ teqpeq r4, r5, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ andls r4, r3, r0, ror #8 │ │ │ │ andeq lr, r3, ip, lsl #22 │ │ │ │ movweq lr, #51972 @ 0xcb04 │ │ │ │ stcls 0, cr9, [r9], {2} │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ @ instruction: 0xf8cd44a4 │ │ │ │ @ instruction: 0xf77ec010 │ │ │ │ - andlt pc, r6, pc, lsl ip @ │ │ │ │ + andlt pc, r6, r1, asr ip @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd10 │ │ │ │ - addeq sp, r3, sl, ror #6 │ │ │ │ + addeq sp, r3, lr, asr #7 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec29e54 │ │ │ │ + bl 0xfec29df0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe0 │ │ │ │ @ instruction: 0x4604c058 │ │ │ │ svceq 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #134 @ 0x86 │ │ │ │ ldrdgt pc, [r0], -ip │ │ │ │ andgt pc, ip, r0, asr r8 @ │ │ │ │ - bl 0x3f8c94 │ │ │ │ + bl 0x3f8c30 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ bicne pc, r0, r5, asr #4 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ andls r4, r3, r0, ror #8 │ │ │ │ andeq lr, r3, ip, lsl #22 │ │ │ │ movweq lr, #51972 @ 0xcb04 │ │ │ │ stcls 0, cr9, [r9], {2} │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ @ instruction: 0xf8cd44a4 │ │ │ │ @ instruction: 0xf77ec010 │ │ │ │ - andlt pc, r6, r9, ror #23 │ │ │ │ + andlt pc, r6, fp, lsl ip @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd10 │ │ │ │ - strdeq sp, [r3], lr │ │ │ │ + addeq sp, r3, r2, ror #6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec29ec0 │ │ │ │ + bl 0xfec29e5c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe0 │ │ │ │ @ instruction: 0x4604c058 │ │ │ │ svceq 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #134 @ 0x86 │ │ │ │ ldrdgt pc, [r0], -ip │ │ │ │ andgt pc, ip, r0, asr r8 @ │ │ │ │ - bl 0x3f8d00 │ │ │ │ + bl 0x3f8c9c │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ bicvc pc, ip, lr, asr #4 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ andls r4, r3, r0, ror #8 │ │ │ │ andeq lr, r3, ip, lsl #22 │ │ │ │ movweq lr, #51972 @ 0xcb04 │ │ │ │ stcls 0, cr9, [r9], {2} │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ @ instruction: 0xf8cd44a4 │ │ │ │ @ instruction: 0xf77ec010 │ │ │ │ - @ instruction: 0xb006fbb3 │ │ │ │ + andlt pc, r6, r5, ror #23 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd10 │ │ │ │ - umulleq sp, r3, r2, r2 │ │ │ │ + strdeq sp, [r3], r6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec29f2c │ │ │ │ + bl 0xfec29ec8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe0 │ │ │ │ @ instruction: 0x4604c058 │ │ │ │ svceq 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #134 @ 0x86 │ │ │ │ ldrdgt pc, [r0], -ip │ │ │ │ andgt pc, ip, r0, asr r8 @ │ │ │ │ - bl 0x3f8d6c │ │ │ │ + bl 0x3f8d08 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ bicseq pc, r4, lr, asr #12 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ andls r4, r3, r0, ror #8 │ │ │ │ andeq lr, r3, ip, lsl #22 │ │ │ │ movweq lr, #51972 @ 0xcb04 │ │ │ │ stcls 0, cr9, [r9], {2} │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ @ instruction: 0xf8cd44a4 │ │ │ │ @ instruction: 0xf77ec010 │ │ │ │ - andlt pc, r6, sp, ror fp @ │ │ │ │ + andlt pc, r6, pc, lsr #23 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd10 │ │ │ │ - addeq sp, r3, r6, lsr #4 │ │ │ │ + addeq sp, r3, sl, lsl #5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec29f98 │ │ │ │ + bl 0xfec29f34 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe0 │ │ │ │ @ instruction: 0x4604c058 │ │ │ │ svceq 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #134 @ 0x86 │ │ │ │ ldrdgt pc, [r0], -ip │ │ │ │ andgt pc, ip, r0, asr r8 @ │ │ │ │ - bl 0x3f8dd8 │ │ │ │ + bl 0x3f8d74 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ msrvs R12_usr, r4 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ andls r4, r3, r0, ror #8 │ │ │ │ andeq lr, r3, ip, lsl #22 │ │ │ │ movweq lr, #51972 @ 0xcb04 │ │ │ │ stcls 0, cr9, [r9], {2} │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ @ instruction: 0xf8cd44a4 │ │ │ │ @ instruction: 0xf77ec010 │ │ │ │ - andlt pc, r6, r7, asr #22 │ │ │ │ + andlt pc, r6, r9, ror fp @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd10 │ │ │ │ - @ instruction: 0x0083d1ba │ │ │ │ + addeq sp, r3, lr, lsl r2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec2a004 │ │ │ │ + bl 0xfec29fa0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe0 │ │ │ │ @ instruction: 0x4604c058 │ │ │ │ svceq 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #134 @ 0x86 │ │ │ │ ldrdgt pc, [r0], -ip │ │ │ │ andgt pc, ip, r0, asr r8 @ │ │ │ │ - bl 0x3f8e44 │ │ │ │ + bl 0x3f8de0 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ teqpne ip, r5, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ andls r4, r3, r0, ror #8 │ │ │ │ andeq lr, r3, ip, lsl #22 │ │ │ │ movweq lr, #51972 @ 0xcb04 │ │ │ │ stcls 0, cr9, [r9], {2} │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ @ instruction: 0xf8cd44a4 │ │ │ │ @ instruction: 0xf77ec010 │ │ │ │ - andlt pc, r6, r1, lsl fp @ │ │ │ │ + andlt pc, r6, r3, asr #22 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd10 │ │ │ │ - addeq sp, r3, lr, asr #2 │ │ │ │ + @ instruction: 0x0083d1b2 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec2a070 │ │ │ │ + bl 0xfec2a00c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r9, r8, asr #31 │ │ │ │ - b 0x11b9eb4 │ │ │ │ - b 0x13d5e90 │ │ │ │ + b 0x11b9e50 │ │ │ │ + b 0x13d5e2c │ │ │ │ @ instruction: 0xf01c0c02 │ │ │ │ andle r0, r5, r0, lsl pc │ │ │ │ @ instruction: 0xf8d46d04 │ │ │ │ @ instruction: 0xf01cc000 │ │ │ │ andle r0, sp, lr, lsl #24 │ │ │ │ @ instruction: 0xf0039c0e │ │ │ │ @ instruction: 0xf0040e01 │ │ │ │ - b 0x13d5ea4 │ │ │ │ + b 0x13d5e40 │ │ │ │ @ instruction: 0xf0020c4e │ │ │ │ - b 0x13d66ac │ │ │ │ - b 0x7d60e4 │ │ │ │ + b 0x13d6648 │ │ │ │ + b 0x7d6080 │ │ │ │ andle r0, r7, r1, lsl #30 │ │ │ │ andlt r2, r9, r0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldcllt 12, cr0, [r0] │ │ │ │ ldrmi r4, [r4], -sp, lsl #12 │ │ │ │ @ instruction: 0xf00f461e │ │ │ │ - cmpplt r8, #57600 @ p-variant is OBSOLETE @ 0xe100 │ │ │ │ + cmpplt r8, #55040 @ p-variant is OBSOLETE @ 0xd700 │ │ │ │ strtmi r2, [r1], -r0, lsl #26 │ │ │ │ andeq pc, r1, pc, asr #32 │ │ │ │ svclt 0x000c4625 │ │ │ │ ldrcs r2, [r0], #-1032 @ 0xfffffbf8 │ │ │ │ - ldc2l 7, cr15, [r6], #-904 @ 0xfffffc78 │ │ │ │ + ldc2l 7, cr15, [r8], #-904 @ 0xfffffc78 │ │ │ │ @ instruction: 0x46074631 │ │ │ │ @ instruction: 0xf7e22001 │ │ │ │ - stmdbls lr, {r0, r4, r5, r6, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdbls lr, {r0, r1, r4, r5, r6, sl, fp, ip, sp, lr, pc} │ │ │ │ andcs r4, r1, r6, lsl #12 │ │ │ │ - stc2l 7, cr15, [ip], #-904 @ 0xfffffc78 │ │ │ │ + stc2l 7, cr15, [lr], #-904 @ 0xfffffc78 │ │ │ │ andls r4, r7, r9, lsr #12 │ │ │ │ @ instruction: 0xf7e22001 │ │ │ │ - ldcls 12, cr15, [r0, #-412] @ 0xfffffe64 │ │ │ │ + ldcls 12, cr15, [r0, #-420] @ 0xfffffe5c │ │ │ │ @ instruction: 0xf6429504 │ │ │ │ vmull.s8 , d16, d20 │ │ │ │ - stcls 12, cr2, [pc, #-604] @ 0xd2cb0 │ │ │ │ + stcls 12, cr2, [pc, #-604] @ 0xd2c4c │ │ │ │ strmi lr, [r2, #-2509] @ 0xfffff633 │ │ │ │ strls r4, [r1], #-1539 @ 0xfffff9fd │ │ │ │ - bls 0x2a47dc │ │ │ │ + bls 0x2a4778 │ │ │ │ @ instruction: 0xf8dc4638 │ │ │ │ strls r4, [r0], #-0 │ │ │ │ - @ instruction: 0xf8d8f794 │ │ │ │ + @ instruction: 0xf90af794 │ │ │ │ andlt r2, r9, r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec2a140 │ │ │ │ + bl 0xfec2a0dc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r7], r0 @ │ │ │ │ - b 0x11b9f7c │ │ │ │ - b 0x13d5f60 │ │ │ │ + b 0x11b9f18 │ │ │ │ + b 0x13d5efc │ │ │ │ @ instruction: 0xf01c0c02 │ │ │ │ andle r0, r5, r0, lsl pc │ │ │ │ @ instruction: 0xf8d46d04 │ │ │ │ @ instruction: 0xf01cc000 │ │ │ │ andle r0, sp, lr, lsl #24 │ │ │ │ @ instruction: 0xf0039c0c │ │ │ │ @ instruction: 0xf0040e01 │ │ │ │ - b 0x13d5f74 │ │ │ │ + b 0x13d5f10 │ │ │ │ @ instruction: 0xf0020c4e │ │ │ │ - b 0x13d677c │ │ │ │ - b 0x7d61b4 │ │ │ │ + b 0x13d6718 │ │ │ │ + b 0x7d6150 │ │ │ │ andle r0, r7, r1, lsl #30 │ │ │ │ andlt r2, r7, r0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldcllt 12, cr0, [r0] │ │ │ │ ldrmi r4, [r4], -sp, lsl #12 │ │ │ │ @ instruction: 0xf00f461e │ │ │ │ - msrlt CPSR_, #30976 @ 0x7900 │ │ │ │ + msrlt CPSR_, #28416 @ 0x6f00 │ │ │ │ strtmi r2, [r1], -r0, lsl #26 │ │ │ │ andeq pc, r1, pc, asr #32 │ │ │ │ svclt 0x000c4625 │ │ │ │ ldrcs r2, [r0], #-1032 @ 0xfffffbf8 │ │ │ │ - stc2 7, cr15, [lr], {226} @ 0xe2 │ │ │ │ + ldc2 7, cr15, [r0], {226} @ 0xe2 │ │ │ │ @ instruction: 0x46074631 │ │ │ │ @ instruction: 0xf7e22001 │ │ │ │ - stmdbls ip, {r0, r3, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdbls ip, {r0, r1, r3, sl, fp, ip, sp, lr, pc} │ │ │ │ andcs r4, r1, r6, lsl #12 │ │ │ │ - stc2 7, cr15, [r4], {226} @ 0xe2 │ │ │ │ + stc2 7, cr15, [r6], {226} @ 0xe2 │ │ │ │ andls r4, r5, r9, lsr #12 │ │ │ │ @ instruction: 0xf7e22001 │ │ │ │ - vstrls d15, [lr, #-1020] @ 0xfffffc04 │ │ │ │ + stcls 12, cr15, [lr, #-4] │ │ │ │ strmi r9, [r3], -r3, lsl #10 │ │ │ │ ldrtmi r9, [r1], -sp, lsl #26 │ │ │ │ ldrtmi r9, [r8], -r5, lsl #20 │ │ │ │ strmi lr, [r1, #-2509] @ 0xfffff633 │ │ │ │ @ instruction: 0xf7939400 │ │ │ │ - andcs pc, r1, pc, ror #30 │ │ │ │ + andcs pc, r1, r1, lsr #31 │ │ │ │ tstcs r0, r7 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bdf0 │ │ │ │ ldrsbcc pc, [r0], #128 @ 0x80 @ │ │ │ │ orrne pc, r0, #201326595 @ 0xc000003 │ │ │ │ push {r0, r1, r4, r7, r8, r9, ip, sp, pc} │ │ │ │ vst1.64 {d20}, [pc :256], r0 │ │ │ │ - bl 0xfec2a210 │ │ │ │ + bl 0xfec2a1ac │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stcvs 15, cr0, [r3, #-896] @ 0xfffffc80 │ │ │ │ ldrdgt pc, [r4], -r1 │ │ │ │ @ instruction: 0xf013681b │ │ │ │ tstle r5, lr, lsl #6 │ │ │ │ - b 0x13ed058 │ │ │ │ + b 0x13ecff4 │ │ │ │ @ instruction: 0xf01e0e04 │ │ │ │ tstle r6, r0, lsl pc │ │ │ │ streq pc, [r1], #-12 │ │ │ │ svclt 0x00082a00 │ │ │ │ streq pc, [r1], #-68 @ 0xffffffbc │ │ │ │ andcs fp, r0, ip, lsr r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ @ instruction: 0x461687f0 │ │ │ │ @ instruction: 0xf00f460d │ │ │ │ - stmiblt r0, {r0, r1, r3, r4, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmiblt r0, {r0, r4, sl, fp, ip, sp, lr, pc} │ │ │ │ tstcs r0, r1 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0x87f0e8bd │ │ │ │ tstcs r0, r8, lsl r6 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf77d4770 │ │ │ │ - strmi pc, [r7], -fp, lsl #19 │ │ │ │ - @ instruction: 0xf988f77d │ │ │ │ + @ instruction: 0x4607f9bd │ │ │ │ + @ instruction: 0xf9baf77d │ │ │ │ @ instruction: 0xf77d4681 │ │ │ │ - strtmi pc, [r2], -r5, lsl #19 │ │ │ │ + @ instruction: 0x4622f9b7 │ │ │ │ stmdavs r9!, {r7, r9, sl, lr}^ │ │ │ │ ldrtmi r2, [r8], -r3, lsl #6 │ │ │ │ - stc2 7, cr15, [r8], {226} @ 0xe2 │ │ │ │ + stc2 7, cr15, [sl], {226} @ 0xe2 │ │ │ │ @ instruction: 0x13a4f642 │ │ │ │ orrscs pc, r7, #192, 4 │ │ │ │ ldrmi r4, [ip], -r2, lsr #13 │ │ │ │ @ instruction: 0x4648463a │ │ │ │ @ instruction: 0x47b06819 │ │ │ │ stmdavs r9!, {r0, r1, r8, r9, sp}^ │ │ │ │ ldrtmi r2, [r8], -r1, lsl #4 │ │ │ │ - blx 0xfff11042 │ │ │ │ + blx 0xfff90fde │ │ │ │ ldrtmi r6, [sl], -r1, lsr #16 │ │ │ │ ldrmi r4, [r0, r0, asr #12]! │ │ │ │ movwcs r6, #10281 @ 0x2829 │ │ │ │ @ instruction: 0x46484652 │ │ │ │ - stc2l 7, cr15, [sl], #-904 @ 0xfffffc78 │ │ │ │ + stc2l 7, cr15, [ip], #-904 @ 0xfffffc78 │ │ │ │ stmdavs r9!, {r6, r9, sl, lr} │ │ │ │ andcs r2, r1, #134217728 @ 0x8000000 │ │ │ │ - stc2l 7, cr15, [r4], #-904 @ 0xfffffc78 │ │ │ │ + stc2l 7, cr15, [r6], #-904 @ 0xfffffc78 │ │ │ │ ldr r2, [lr, r1]! │ │ │ │ svcmi 0x00f8e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ stmdavs r4!, {r2, r8, sl, fp, sp, lr} │ │ │ │ stceq 0, cr15, [lr], {20} │ │ │ │ ldmib r1, {r0, r3, r8, ip, lr, pc}^ │ │ │ │ - b 0x1224500 │ │ │ │ + b 0x122449c │ │ │ │ stmdavs ip, {r2, r9, sl, fp} │ │ │ │ vmlseq.f32 s28, s8, s28 │ │ │ │ svceq 0x0010f01e │ │ │ │ - blcs 0x10766c │ │ │ │ + blcs 0x107608 │ │ │ │ stmvs ip, {r1, r2, r4, r6, ip, lr, pc} │ │ │ │ streq pc, [r1], #-20 @ 0xffffffec │ │ │ │ cmple r1, r7, lsr #12 │ │ │ │ - blls 0x364b7c │ │ │ │ + blls 0x364b18 │ │ │ │ @ instruction: 0x460c4691 │ │ │ │ cmple r3, r3, lsl #22 │ │ │ │ ldrbeq r6, [sp, fp, asr #16] │ │ │ │ @ instruction: 0xf00fd448 │ │ │ │ - stmdacs r0, {r0, r1, r2, r3, r5, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r2, r5, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf77dd03a │ │ │ │ - strmi pc, [r2], pc, lsr #18 │ │ │ │ - @ instruction: 0xf92cf77d │ │ │ │ + strmi pc, [r2], r1, ror #18 │ │ │ │ + @ instruction: 0xf95ef77d │ │ │ │ @ instruction: 0xf77d4683 │ │ │ │ - strmi pc, [r6], -r9, lsr #18 │ │ │ │ + @ instruction: 0x4606f95b │ │ │ │ andcs r6, r0, #6356992 @ 0x610000 │ │ │ │ ldrbmi r9, [r0], -sl, lsl #22 │ │ │ │ - blx 0xfec110da │ │ │ │ + blx 0xfec91076 │ │ │ │ mrrcne 11, 0, r9, r8, cr11 │ │ │ │ stmdavs r1!, {r1, r2, r3, r5, r6, ip, lr, pc} │ │ │ │ ldrtmi r2, [r0], -r0, lsl #4 │ │ │ │ - blx 0xfea110ea │ │ │ │ + blx 0xfea91086 │ │ │ │ @ instruction: 0x46324651 │ │ │ │ @ instruction: 0x47c04650 │ │ │ │ mrrcne 11, 0, r9, r9, cr10 @ │ │ │ │ stmdavs r1!, {r1, r2, r4, r6, ip, lr, pc}^ │ │ │ │ ldrbmi r2, [r8], -r1, lsl #4 │ │ │ │ - blx 0xfe711102 │ │ │ │ + blx 0xfe79109e │ │ │ │ mrrcne 11, 0, r9, sl, cr11 │ │ │ │ stmdavs r1!, {r1, r6, ip, lr, pc} │ │ │ │ ldrtmi r2, [r0], -r1, lsl #4 │ │ │ │ - blx 0xfe511112 │ │ │ │ + blx 0xfe5910ae │ │ │ │ stmiavs r1!, {r0, r1, r8, r9, sp} │ │ │ │ andcs r4, r0, #80, 12 @ 0x5000000 │ │ │ │ - stc2 7, cr15, [r6], {226} @ 0xe2 │ │ │ │ + stc2 7, cr15, [r8], {226} @ 0xe2 │ │ │ │ @ instruction: 0x46594632 │ │ │ │ @ instruction: 0x47c04658 │ │ │ │ movwcs r6, #14497 @ 0x38a1 │ │ │ │ ldrbmi r2, [r8], -r1, lsl #4 │ │ │ │ - blx 0x11132 │ │ │ │ + blx 0x910ce │ │ │ │ tstcs r0, r1 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f8e8bd │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svchi 0x00f8e8bd │ │ │ │ - blx 0x188f20e │ │ │ │ + blx 0x160f1aa │ │ │ │ rscle r2, r9, r0, lsl #16 │ │ │ │ - @ instruction: 0xf8def77d │ │ │ │ + @ instruction: 0xf910f77d │ │ │ │ @ instruction: 0xf77d4682 │ │ │ │ - pkhtbmi pc, r3, fp, asr #17 @ │ │ │ │ - @ instruction: 0xf8d8f77d │ │ │ │ + strmi pc, [r3], sp, lsl #18 │ │ │ │ + @ instruction: 0xf90af77d │ │ │ │ strmi r9, [r6], -sl, lsl #22 │ │ │ │ @ instruction: 0xd1ab3301 │ │ │ │ - @ instruction: 0xf89ef77d │ │ │ │ + @ instruction: 0xf8d0f77d │ │ │ │ strmi r6, [r5], -r1, ror #16 │ │ │ │ movwcs r4, #9786 @ 0x263a │ │ │ │ - blx 0x291186 │ │ │ │ + blx 0x311122 │ │ │ │ ldrbmi r4, [r0], -r9, lsr #12 │ │ │ │ str r4, [r5, r8, asr #15]! │ │ │ │ - @ instruction: 0xf892f77d │ │ │ │ + @ instruction: 0xf8c4f77d │ │ │ │ strmi r6, [r5], -r1, lsr #16 │ │ │ │ andcs r2, r1, #134217728 @ 0x8000000 │ │ │ │ - blx 0xfff9119c │ │ │ │ + blx 0x11138 │ │ │ │ ldrtmi r4, [r0], -r9, lsr #12 │ │ │ │ ldr r4, [r5, r8, asr #15]! │ │ │ │ - @ instruction: 0xf886f77d │ │ │ │ + @ instruction: 0xf8b8f77d │ │ │ │ strmi r6, [r5], -r1, ror #16 │ │ │ │ andcs r2, r1, #134217728 @ 0x8000000 │ │ │ │ - blx 0xffc911b4 │ │ │ │ + blx 0xffd11150 │ │ │ │ ldrbmi r4, [r8], -r9, lsr #12 │ │ │ │ str r4, [r1, r8, asr #15]! │ │ │ │ - @ instruction: 0xf87af77d │ │ │ │ + @ instruction: 0xf8acf77d │ │ │ │ strmi r6, [r5], -r1, lsr #16 │ │ │ │ andcs r2, r0, #134217728 @ 0x8000000 │ │ │ │ - blx 0xff9911cc │ │ │ │ + blx 0xffa11168 │ │ │ │ ldrtmi r4, [r0], -r9, lsr #12 │ │ │ │ str r4, [r9, r8, asr #15] │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ addlt r6, r3, r4, lsl #26 │ │ │ │ ldrdgt pc, [r0], -r4 │ │ │ │ stceq 0, cr15, [lr], {28} │ │ │ │ ldmib r1, {r0, r3, r8, ip, lr, pc}^ │ │ │ │ - b 0x11e8274 │ │ │ │ + b 0x11e8210 │ │ │ │ stmdavs ip, {r0, r2, r9, sl, fp} │ │ │ │ vmlseq.f32 s28, s8, s28 │ │ │ │ svceq 0x0010f01e │ │ │ │ @ instruction: 0xb122d105 │ │ │ │ @ instruction: 0xf014688c │ │ │ │ strtmi r0, [r5], -r1, lsl #8 │ │ │ │ andcs sp, r0, r8 │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svchi 0x00f0e8bd │ │ │ │ @ instruction: 0x460c4693 │ │ │ │ @ instruction: 0xf00f9301 │ │ │ │ - ldmdblt r0, {r0, r1, r4, r5, r6, r7, r9, fp, ip, sp, lr, pc}^ │ │ │ │ + ldmdblt r0, {r0, r3, r5, r6, r7, r9, fp, ip, sp, lr, pc}^ │ │ │ │ andlt r2, r3, r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf77d8ff0 │ │ │ │ - strmi pc, [r1], r9, ror #16 │ │ │ │ - @ instruction: 0xf866f77d │ │ │ │ + pkhbtmi pc, r1, fp, lsl #17 @ │ │ │ │ + @ instruction: 0xf898f77d │ │ │ │ @ instruction: 0xf77d4680 │ │ │ │ - strmi pc, [r7], -pc, lsr #16 │ │ │ │ - @ instruction: 0xf82cf77d │ │ │ │ + strmi pc, [r7], -r1, ror #16 │ │ │ │ + @ instruction: 0xf85ef77d │ │ │ │ strmi r4, [r6], -sl, lsr #12 │ │ │ │ movwcs r6, #10337 @ 0x2861 │ │ │ │ @ instruction: 0xf7e24638 │ │ │ │ - movwcs pc, #10899 @ 0x2a93 @ │ │ │ │ + movwcs pc, #10901 @ 0x2a95 @ │ │ │ │ stmdavs r1!, {r1, r3, r5, r9, sl, lr} │ │ │ │ @ instruction: 0x46aa4630 │ │ │ │ - blx 0xfe411278 │ │ │ │ + blx 0xfe491214 │ │ │ │ @ instruction: 0x46394632 │ │ │ │ ldrbmi r4, [r8, r8, asr #12] │ │ │ │ movwcs r6, #10337 @ 0x2861 │ │ │ │ ldrtmi r2, [r8], -r1, lsl #4 │ │ │ │ - blx 0xfe19128c │ │ │ │ + blx 0xfe211228 │ │ │ │ movwcs r6, #10273 @ 0x2821 │ │ │ │ ldrtmi r2, [r0], -r1, lsl #4 │ │ │ │ - blx 0x2011298 │ │ │ │ + blx 0x2091234 │ │ │ │ @ instruction: 0x46394632 │ │ │ │ ldrbmi r4, [r8, r0, asr #12] │ │ │ │ @ instruction: 0xb1ad9d01 │ │ │ │ - @ instruction: 0xf83af77d │ │ │ │ + @ instruction: 0xf86cf77d │ │ │ │ strmi r2, [r6], -r3, lsl #6 │ │ │ │ ldrbmi r6, [r2], -r1, lsr #17 │ │ │ │ - blx 0xff0912b4 │ │ │ │ + blx 0xff111250 │ │ │ │ ldrtmi r4, [r1], -sl, asr #12 │ │ │ │ strmi r4, [r8, r8, asr #12]! │ │ │ │ andcs r6, r1, #10551296 @ 0xa10000 │ │ │ │ movwcs r4, #13872 @ 0x3630 │ │ │ │ - blx 0xfee112c8 │ │ │ │ + blx 0xfee91264 │ │ │ │ ldrtmi r4, [r1], -r2, asr #12 │ │ │ │ strmi r4, [r8, r0, asr #12]! │ │ │ │ movwcs r6, #14497 @ 0x38a1 │ │ │ │ strbmi r2, [r8], -r0, lsl #4 │ │ │ │ - blx 0xa912de │ │ │ │ + blx 0xb1127a │ │ │ │ stmiavs r1!, {r6, r9, sl, lr} │ │ │ │ andcs r2, r1, #201326592 @ 0xc000000 │ │ │ │ - blx 0x9112ea │ │ │ │ + blx 0x991286 │ │ │ │ str r2, [r2, r1]! │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec2a56c │ │ │ │ + bl 0xfec2a508 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8d00fe8 │ │ │ │ vshr.u64 , q0, #61 │ │ │ │ mvnslt r1, r0, lsl #7 │ │ │ │ ldmdavs fp, {r0, r1, r8, sl, fp, sp, lr} │ │ │ │ movweq pc, #57363 @ 0xe013 @ │ │ │ │ ldmib r1, {r2, r8, ip, lr, pc}^ │ │ │ │ @ instruction: 0x432c4500 │ │ │ │ ldrle r0, [r4], #-1763 @ 0xfffff91d │ │ │ │ ldmib r1, {r1, r3, r4, r7, r8, ip, sp, pc}^ │ │ │ │ tstmi ip, #0, 6 │ │ │ │ andsmi r6, ip, fp, lsl #17 │ │ │ │ ldrmi sp, [r7], -sp, lsl #2 │ │ │ │ @ instruction: 0xf00f460e │ │ │ │ - ldmdblt r8!, {r0, r1, r4, r5, r6, r9, fp, ip, sp, lr, pc}^ │ │ │ │ + ldmdblt r8!, {r0, r3, r5, r6, r9, fp, ip, sp, lr, pc}^ │ │ │ │ tstcs r0, r1 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ strdcs fp, [r0], -r8 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldcllt 12, cr0, [r8] │ │ │ │ - @ instruction: 0xffb0f77c │ │ │ │ + @ instruction: 0xffe2f77c │ │ │ │ and r4, ip, r5, lsl #12 │ │ │ │ @ instruction: 0xf7e26871 │ │ │ │ - @ instruction: 0x4629fa19 │ │ │ │ + @ instruction: 0x4629fa1b │ │ │ │ ldrmi r4, [r8, r8, lsr #12]! │ │ │ │ strcc r4, [r1], #-1570 @ 0xfffff9de │ │ │ │ movwcs r6, #10289 @ 0x2831 │ │ │ │ @ instruction: 0xf7e24628 │ │ │ │ - ldmvs r1!, {r0, r2, r3, r4, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ + ldmvs r1!, {r0, r1, r2, r3, r4, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ strtmi r2, [r2], -r2, lsl #6 │ │ │ │ stmdbcs r0, {r3, r5, r9, sl, lr} │ │ │ │ ldrmi fp, [r9], -ip, lsl #30 │ │ │ │ addmi r2, ip, #4, 2 │ │ │ │ andcs sp, r1, r8, ror #23 │ │ │ │ svclt 0x0000e7d3 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ addlt r6, r3, r4, lsl #26 │ │ │ │ ldrdgt pc, [r0], -r4 │ │ │ │ stceq 0, cr15, [lr], {28} │ │ │ │ ldmib r1, {r0, r3, r8, ip, lr, pc}^ │ │ │ │ - b 0x11e842c │ │ │ │ + b 0x11e83c8 │ │ │ │ stmdavs ip, {r0, r2, r9, sl, fp} │ │ │ │ vmlseq.f32 s28, s8, s28 │ │ │ │ svceq 0x0010f01e │ │ │ │ - blcs 0x107880 │ │ │ │ - bcs 0x10309c │ │ │ │ + blcs 0x10781c │ │ │ │ + bcs 0x103038 │ │ │ │ @ instruction: 0xf04fbf0a │ │ │ │ @ instruction: 0xf04f0c01 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ andle r0, r7, r0, lsl #24 │ │ │ │ strpl lr, [r0], #-2513 @ 0xfffff62f │ │ │ │ vmlseq.f32 s28, s10, s8 │ │ │ │ streq pc, [r1], #-30 @ 0xffffffe2 │ │ │ │ andle r4, r8, r5, lsr #12 │ │ │ │ andlt r4, r3, r0, ror #12 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ ssub8mi r8, r6, r0 │ │ │ │ movwls r4, #5644 @ 0x160c │ │ │ │ - blx 0x38f4b4 │ │ │ │ + blx 0x10f450 │ │ │ │ @ instruction: 0xf04fb960 │ │ │ │ strbtmi r0, [r0], -r1, lsl #24 │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - @ instruction: 0xff7ef77c │ │ │ │ + @ instruction: 0xffb0f77c │ │ │ │ @ instruction: 0xf77c4607 │ │ │ │ - @ instruction: 0x4680ff7b │ │ │ │ - @ instruction: 0xff44f77c │ │ │ │ + strmi pc, [r0], sp, lsr #31 │ │ │ │ + @ instruction: 0xff76f77c │ │ │ │ @ instruction: 0xf77c4683 │ │ │ │ - strtmi pc, [sl], -r1, asr #30 │ │ │ │ + qsub16mi pc, sl, r3 @ │ │ │ │ stmdavs r1!, {r1, r7, r9, sl, lr}^ │ │ │ │ ldrtmi r2, [r8], -r3, lsl #6 │ │ │ │ - @ instruction: 0xf9f8f7e2 │ │ │ │ + @ instruction: 0xf9faf7e2 │ │ │ │ strtmi r2, [sl], -r3, lsl #6 │ │ │ │ strbmi r6, [r0], -r1, lsr #16 │ │ │ │ @ instruction: 0xf7e246a9 │ │ │ │ - @ instruction: 0x4642f9f1 │ │ │ │ + @ instruction: 0x4642f9f3 │ │ │ │ @ instruction: 0x46384639 │ │ │ │ @ instruction: 0x463547b0 │ │ │ │ mcrls 6, 0, r4, cr1, cr9, {1} │ │ │ │ sbfxmi r4, r8, #12, #17 │ │ │ │ movwcs r6, #14433 @ 0x3861 │ │ │ │ ldrtmi r2, [r8], -r1, lsl #4 │ │ │ │ - @ instruction: 0xf9e2f7e2 │ │ │ │ + @ instruction: 0xf9e4f7e2 │ │ │ │ stmdavs r1!, {r0, r1, r8, r9, sp} │ │ │ │ strbmi r2, [r0], -r1, lsl #4 │ │ │ │ - @ instruction: 0xf9dcf7e2 │ │ │ │ + @ instruction: 0xf9def7e2 │ │ │ │ ldrtmi r4, [r9], -r2, asr #12 │ │ │ │ @ instruction: 0x47a84638 │ │ │ │ @ instruction: 0x46504639 │ │ │ │ stmiavs r1!, {r4, r5, r7, r8, r9, sl, lr} │ │ │ │ strbmi r2, [sl], -r2, lsl #6 │ │ │ │ @ instruction: 0xf7e24658 │ │ │ │ - stmiavs r1!, {r0, r2, r3, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmiavs r1!, {r0, r1, r2, r3, r9, fp, ip, sp, lr, pc} │ │ │ │ andcs r2, r1, #134217728 @ 0x8000000 │ │ │ │ @ instruction: 0xf7e24650 │ │ │ │ - @ instruction: 0xf04ffa07 │ │ │ │ + @ instruction: 0xf04ffa09 │ │ │ │ ldr r0, [r0, r1, lsl #24]! │ │ │ │ @ instruction: 0xf8d26d02 │ │ │ │ @ instruction: 0xf4133110 │ │ │ │ andle r6, r9, r0, ror r3 │ │ │ │ stmiavs sl, {r0, r1, r4, fp, sp, lr}^ │ │ │ │ movweq pc, #57363 @ 0xe013 @ │ │ │ │ ldrbeq sp, [r3], r1, lsl #2 │ │ │ │ @@ -199798,145 +199774,145 @@ │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ ldrblt r4, [r0, #-1904]! @ 0xfffff890 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ smlabbls r5, r6, r0, fp │ │ │ │ - @ instruction: 0xf996f00f │ │ │ │ + @ instruction: 0xf98cf00f │ │ │ │ stmdblt r8, {r0, r2, r8, r9, fp, ip, pc}^ │ │ │ │ andlt r2, r6, r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ andne lr, r3, #3457024 @ 0x34c000 │ │ │ │ movwls r2, #20481 @ 0x5001 │ │ │ │ sbcseq r4, r4, r2, lsl #8 │ │ │ │ - @ instruction: 0xf922f7e2 │ │ │ │ + @ instruction: 0xf924f7e2 │ │ │ │ strmi r9, [r6], -r5, lsl #22 │ │ │ │ ldmvs r9, {r3, r4, r8, fp, sp, lr} │ │ │ │ svclt 0x00183800 │ │ │ │ @ instruction: 0xf7e22001 │ │ │ │ - blls 0x251a00 │ │ │ │ + blls 0x2519a4 │ │ │ │ ldmdbvs r8, {r0, r2, r9, sl, lr} │ │ │ │ stmdacc r0, {r0, r3, r4, r6, fp, sp, lr} │ │ │ │ andcs fp, r1, r8, lsl pc │ │ │ │ - @ instruction: 0xf910f7e2 │ │ │ │ + @ instruction: 0xf912f7e2 │ │ │ │ @ instruction: 0xf6409b05 │ │ │ │ - vmov.i32 d17, #2559 @ 0x000009ff │ │ │ │ + @ instruction: 0xf2c00cb5 │ │ │ │ strmi r0, [r2], -sp, lsl #24 │ │ │ │ ldmdavs fp, {r0, r3, r5, r9, sl, lr} │ │ │ │ movwls r4, #9776 @ 0x2630 │ │ │ │ @ instruction: 0x13a4f642 │ │ │ │ orrscs pc, r7, #192, 4 │ │ │ │ strmi lr, [r0], #-2509 @ 0xfffff633 │ │ │ │ andgt pc, ip, sp, asr #17 │ │ │ │ @ instruction: 0xf793681b │ │ │ │ - andcs pc, r1, r7, lsr sp @ │ │ │ │ + andcs pc, r1, r9, ror #26 │ │ │ │ tstcs r0, r6 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd70 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ addlt r6, r3, r4, lsl #26 │ │ │ │ ldrdgt pc, [r0], -r4 │ │ │ │ stceq 0, cr15, [lr], {28} │ │ │ │ ldmib r1, {r0, r3, r8, ip, lr, pc}^ │ │ │ │ - b 0x11e8614 │ │ │ │ + b 0x11e85b0 │ │ │ │ stmdavs ip, {r0, r2, r9, sl, fp} │ │ │ │ vmlseq.f32 s28, s8, s28 │ │ │ │ svceq 0x0010f01e │ │ │ │ tstlt r2, r3, lsl #2 │ │ │ │ strbeq r6, [r4, ip, lsl #17]! │ │ │ │ andcs sp, r0, r8, lsl #10 │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svchi 0x00f0e8bd │ │ │ │ @ instruction: 0x4617469b │ │ │ │ @ instruction: 0xf00f468a │ │ │ │ - ldmdblt r0, {r0, r2, r5, r8, fp, ip, sp, lr, pc}^ │ │ │ │ + ldmdblt r0, {r0, r1, r3, r4, r8, fp, ip, sp, lr, pc}^ │ │ │ │ andlt r2, r3, r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf8da8ff0 │ │ │ │ movwls r3, #4108 @ 0x100c │ │ │ │ ldrdcc pc, [r0], -sl │ │ │ │ @ instruction: 0xf77c461c │ │ │ │ - blls 0x152ff0 │ │ │ │ + blls 0x153054 │ │ │ │ smlawbne r2, r1, r6, r4 │ │ │ │ suble r2, ip, r1, lsl #22 │ │ │ │ tstpeq pc, r4 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf7e22302 │ │ │ │ - @ instruction: 0xf77cf8c5 │ │ │ │ - movwcs pc, #11861 @ 0x2e55 @ │ │ │ │ + @ instruction: 0xf77cf8c7 │ │ │ │ + movwcs pc, #11911 @ 0x2e87 @ │ │ │ │ @ instruction: 0xf8da4606 │ │ │ │ andcs r1, r0, #4 │ │ │ │ @ instruction: 0xf7e2463d │ │ │ │ - @ instruction: 0xf77cf8bb │ │ │ │ - @ instruction: 0x464afe7f │ │ │ │ + @ instruction: 0xf77cf8bd │ │ │ │ + @ instruction: 0x464afeb1 │ │ │ │ @ instruction: 0x46804631 │ │ │ │ @ instruction: 0xf8da47b8 │ │ │ │ andcs r1, r1, #4 │ │ │ │ ldrtmi r2, [r0], -r2, lsl #6 │ │ │ │ - @ instruction: 0xf8aef7e2 │ │ │ │ - mrc2 7, 3, pc, cr2, cr12, {3} │ │ │ │ + @ instruction: 0xf8b0f7e2 │ │ │ │ + mcr2 7, 5, pc, cr4, cr12, {3} @ │ │ │ │ ldrtmi r4, [r1], -sl, asr #12 │ │ │ │ strmi r4, [r8, r7, lsl #12]! │ │ │ │ svceq 0x0000f1bb │ │ │ │ @ instruction: 0xf77cd017 │ │ │ │ - movwcs pc, #15977 @ 0x3e69 @ │ │ │ │ + movwcs pc, #16027 @ 0x3e9b @ │ │ │ │ @ instruction: 0xf8da4606 │ │ │ │ andcs r1, r0, #8 │ │ │ │ - @ instruction: 0xf8ecf7e2 │ │ │ │ + @ instruction: 0xf8eef7e2 │ │ │ │ ldrtmi r4, [r1], -r2, asr #12 │ │ │ │ ldrbmi r4, [r8, r0, asr #12] │ │ │ │ ldrdne pc, [r8], -sl │ │ │ │ ldrtmi r2, [r0], -r1, lsl #4 │ │ │ │ @ instruction: 0xf7e22303 │ │ │ │ - ldrtmi pc, [sl], -r1, ror #17 @ │ │ │ │ + ldrtmi pc, [sl], -r3, ror #17 @ │ │ │ │ @ instruction: 0x46384631 │ │ │ │ @ instruction: 0xf8da47d8 │ │ │ │ movwcs r1, #12296 @ 0x3008 │ │ │ │ strbmi r2, [r0], -r0, lsl #4 │ │ │ │ - @ instruction: 0xf952f7e2 │ │ │ │ + @ instruction: 0xf954f7e2 │ │ │ │ @ instruction: 0xf8da4638 │ │ │ │ movwcs r1, #12296 @ 0x3008 │ │ │ │ @ instruction: 0xf7e22201 │ │ │ │ - andcs pc, r1, fp, asr #18 │ │ │ │ + andcs pc, r1, sp, asr #18 │ │ │ │ movwcs lr, #10139 @ 0x279b │ │ │ │ tstpeq r7, r4 @ p-variant is OBSOLETE │ │ │ │ - @ instruction: 0xf878f7e2 │ │ │ │ + @ instruction: 0xf87af7e2 │ │ │ │ ldrle r0, [r4, #-1827] @ 0xfffff8dd │ │ │ │ - mcr2 7, 0, pc, cr6, cr12, {3} @ │ │ │ │ + mrc2 7, 1, pc, cr8, cr12, {3} │ │ │ │ strmi r4, [r5], -r9, asr #12 │ │ │ │ @ instruction: 0xf6cf2200 │ │ │ │ @ instruction: 0x464872ff │ │ │ │ - ldc2 7, cr15, [r4], {131} @ 0x83 │ │ │ │ + mcrr2 7, 8, pc, r6, cr3 @ │ │ │ │ strtmi r4, [r8], -r9, asr #12 │ │ │ │ @ instruction: 0xf7822210 │ │ │ │ - @ instruction: 0x462afa11 │ │ │ │ + strtmi pc, [sl], -r3, asr #20 │ │ │ │ strbmi r4, [r8], -r9, asr #12 │ │ │ │ - @ instruction: 0xffa0f781 │ │ │ │ + @ instruction: 0xffd2f781 │ │ │ │ @ instruction: 0xf77ce79b │ │ │ │ - @ instruction: 0x4649fdf1 │ │ │ │ + strbmi pc, [r9], -r3, lsr #28 @ │ │ │ │ strbmi r4, [r8], -r5, lsl #12 │ │ │ │ - blx 0x111564 │ │ │ │ + blx 0xd91500 │ │ │ │ strtmi r4, [r8], -r9, asr #12 │ │ │ │ @ instruction: 0xf7822210 │ │ │ │ - strtmi pc, [sl], -r1, lsr #17 │ │ │ │ + @ instruction: 0x462af8d3 │ │ │ │ strbmi r4, [r8], -r9, asr #12 │ │ │ │ - @ instruction: 0xff8ef781 │ │ │ │ + @ instruction: 0xffc0f781 │ │ │ │ svclt 0x0000e789 │ │ │ │ ldrsbcc pc, [r0], #128 @ 0x80 @ │ │ │ │ orrne pc, r0, #201326595 @ 0xc000003 │ │ │ │ ldrblt fp, [r0, #-867]! @ 0xfffffc9d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ @@ -199949,109 +199925,109 @@ │ │ │ │ stmdavs fp, {r1, r8, ip, lr, pc}^ │ │ │ │ andle r4, r7, sl, lsl r2 │ │ │ │ andlt r2, r2, r0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldcllt 12, cr0, [r0, #-0] │ │ │ │ @ instruction: 0xf00f460c │ │ │ │ - stmiblt r0, {r0, r3, r5, r6, fp, ip, sp, lr, pc} │ │ │ │ + stmiblt r0, {r0, r1, r2, r3, r4, r6, fp, ip, sp, lr, pc} │ │ │ │ andlt r2, r2, r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ tstcs r0, r8, lsl r6 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ ldmib r4, {r4, r5, r6, r8, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf7e10503 │ │ │ │ - stmdbvs r2!, {r0, r3, r4, r6, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdbvs r2!, {r0, r1, r3, r4, r6, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ stmdavs r1!, {r1, r2, r9, sl, lr} │ │ │ │ @ instruction: 0xf7e168a0 │ │ │ │ - stmdavs r3!, {r0, r2, r3, r4, r6, r7, r8, r9, sl, fp, ip, sp, lr, pc}^ │ │ │ │ + stmdavs r3!, {r0, r1, r2, r3, r4, r6, r7, r8, r9, sl, fp, ip, sp, lr, pc}^ │ │ │ │ ldrtmi r4, [r1], -r2, lsl #12 │ │ │ │ strtmi r2, [r8], -r0, lsl #22 │ │ │ │ movwcs fp, #36620 @ 0x8f0c │ │ │ │ movwls r2, #784 @ 0x310 │ │ │ │ - ldc2l 7, cr15, [lr], {149} @ 0x95 │ │ │ │ + ldc2 7, cr15, [r0, #-596] @ 0xfffffdac │ │ │ │ ldrb r2, [r8, r1] │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ @ instruction: 0xf8d0461c │ │ │ │ ldrdlt r3, [r3], r0 │ │ │ │ orrne pc, r0, #201326595 @ 0xc000003 │ │ │ │ stcvs 1, cr11, [r3, #-460] @ 0xfffffe34 │ │ │ │ ldrd pc, [r0], -r1 │ │ │ │ @ instruction: 0xf013681b │ │ │ │ tstle r4, lr, lsl #24 │ │ │ │ - b 0x146d968 │ │ │ │ + b 0x146d904 │ │ │ │ ldrbeq r0, [fp], r3, lsl #6 │ │ │ │ @ instruction: 0xf01ed402 │ │ │ │ andle r0, r8, r1, lsl #30 │ │ │ │ andlt r2, r3, r0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ strls r8, [r1], #-4080 @ 0xfffff010 │ │ │ │ @ instruction: 0x460c4615 │ │ │ │ - @ instruction: 0xf814f00f │ │ │ │ + @ instruction: 0xf80af00f │ │ │ │ rsble r2, r5, r0, lsl #16 │ │ │ │ movweq lr, #14804 @ 0x39d4 │ │ │ │ - blcs 0x124170 │ │ │ │ + blcs 0x12410c │ │ │ │ streq fp, [r3], #-3844 @ 0xfffff0fc │ │ │ │ @ instruction: 0xf080fa13 │ │ │ │ - blx 0x611670 │ │ │ │ + blx 0x129160c │ │ │ │ @ instruction: 0xf77c4683 │ │ │ │ - pkhtbmi pc, r0, r5, asr #26 @ │ │ │ │ - ldc2l 7, cr15, [r2, #-496] @ 0xfffffe10 │ │ │ │ + strmi pc, [r0], r7, lsl #27 │ │ │ │ + stc2 7, cr15, [r4, #496] @ 0x1f0 │ │ │ │ @ instruction: 0xf77c4607 │ │ │ │ - strmi pc, [r2], pc, asr #26 │ │ │ │ - stc2l 7, cr15, [ip, #-496] @ 0xfffffe10 │ │ │ │ + strmi pc, [r2], r1, lsl #27 │ │ │ │ + ldc2l 7, cr15, [lr, #-496]! @ 0xfffffe10 │ │ │ │ strmi r6, [r1], r1, lsr #16 │ │ │ │ strbmi r2, [r0], -r2, lsl #6 │ │ │ │ @ instruction: 0xf7e12200 │ │ │ │ - @ instruction: 0x4638ffb3 │ │ │ │ + @ instruction: 0x4638ffb5 │ │ │ │ movwcs r6, #10273 @ 0x2821 │ │ │ │ @ instruction: 0xf7e12201 │ │ │ │ - movwcs pc, #12205 @ 0x2fad @ │ │ │ │ + movwcs pc, #12207 @ 0x2faf @ │ │ │ │ stmdavs r1!, {r1, r3, r4, r9, sl, lr} │ │ │ │ @ instruction: 0xf7e14650 │ │ │ │ - movwcs pc, #12199 @ 0x2fa7 @ │ │ │ │ + movwcs pc, #12201 @ 0x2fa9 @ │ │ │ │ andcs r6, r3, #2162688 @ 0x210000 │ │ │ │ @ instruction: 0xf7e14648 │ │ │ │ - @ instruction: 0xf77cffa1 │ │ │ │ - strbmi pc, [r1], -r5, ror #26 @ │ │ │ │ + @ instruction: 0xf77cffa3 │ │ │ │ + @ instruction: 0x4641fd97 │ │ │ │ ldrbmi r4, [sl], -r6, lsl #12 │ │ │ │ strmi r4, [r8, r0, asr #12]! │ │ │ │ @ instruction: 0x46384639 │ │ │ │ sbfxmi r4, sl, #12, #9 │ │ │ │ ldrtmi r4, [r0], -r1, asr #12 │ │ │ │ @ instruction: 0xf64246b0 │ │ │ │ vsubhn.i16 d17, q8, q10 │ │ │ │ @ instruction: 0x463a2697 │ │ │ │ - @ instruction: 0xffa6f788 │ │ │ │ + @ instruction: 0xffd8f788 │ │ │ │ ldmdavs r1!, {r0, r8, r9, sl, fp, ip, pc} │ │ │ │ strbmi r4, [r0], -r2, asr #12 │ │ │ │ movwcs r4, #10168 @ 0x27b8 │ │ │ │ andcs r6, r0, #6356992 @ 0x610000 │ │ │ │ @ instruction: 0xf7e24640 │ │ │ │ - ldrbmi pc, [sl], -sp, asr #16 @ │ │ │ │ + ldrbmi pc, [sl], -pc, asr #16 @ │ │ │ │ @ instruction: 0x46504651 │ │ │ │ ldrbmi r4, [sl], -r8, lsr #15 │ │ │ │ strbmi r4, [r8], -r9, asr #12 │ │ │ │ strbmi r4, [sl], -r8, lsr #15 │ │ │ │ @ instruction: 0x46404651 │ │ │ │ - @ instruction: 0xff8ef788 │ │ │ │ + @ instruction: 0xffc0f788 │ │ │ │ @ instruction: 0x46426831 │ │ │ │ ldrmi r4, [r8, r0, asr #12]! │ │ │ │ movwcs r6, #10337 @ 0x2861 │ │ │ │ strbmi r2, [r0], -r1, lsl #4 │ │ │ │ - @ instruction: 0xf836f7e2 │ │ │ │ + @ instruction: 0xf838f7e2 │ │ │ │ andlt r2, r3, r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ svclt 0x00008ff0 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ @@ -200061,106 +200037,106 @@ │ │ │ │ @ instruction: 0xf8d0461c │ │ │ │ ldrdlt r3, [r3], r0 │ │ │ │ orrne pc, r0, #201326595 @ 0xc000003 │ │ │ │ stcvs 1, cr11, [r3, #-492] @ 0xfffffe14 │ │ │ │ ldrd pc, [r0], -r1 │ │ │ │ @ instruction: 0xf013681b │ │ │ │ tstle r4, lr, lsl #24 │ │ │ │ - b 0x146daa8 │ │ │ │ + b 0x146da44 │ │ │ │ ldrbeq r0, [fp], r3, lsl #6 │ │ │ │ @ instruction: 0xf01ed403 │ │ │ │ ldrmi r0, [lr], -r1, lsl #6 │ │ │ │ andcs sp, r0, r8 │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svchi 0x00f0e8bd │ │ │ │ ldrmi r9, [r7], -r1, lsl #8 │ │ │ │ @ instruction: 0xf00e460c │ │ │ │ - ldmdblt r0, {r0, r1, r4, r5, r6, r8, r9, sl, fp, ip, sp, lr, pc}^ │ │ │ │ + ldmdblt r0, {r0, r3, r5, r6, r8, r9, sl, fp, ip, sp, lr, pc}^ │ │ │ │ andlt r2, r3, r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ stmiavs r0!, {r4, r5, r6, r7, r8, r9, sl, fp, pc}^ │ │ │ │ submi r4, r0, #187695104 @ 0xb300000 │ │ │ │ @ instruction: 0xf77d17c1 │ │ │ │ - strmi pc, [r2], r7, lsl #19 │ │ │ │ - stc2l 7, cr15, [r2], #496 @ 0x1f0 │ │ │ │ + @ instruction: 0x4682f9b9 │ │ │ │ + ldc2 7, cr15, [r4, #-496] @ 0xfffffe10 │ │ │ │ @ instruction: 0xf77c4605 │ │ │ │ - pkhtbmi pc, r1, pc, asr #25 @ │ │ │ │ - ldc2l 7, cr15, [ip], {124} @ 0x7c │ │ │ │ + pkhbtmi pc, r1, r1, lsl #26 @ │ │ │ │ + stc2 7, cr15, [lr, #-496] @ 0xfffffe10 │ │ │ │ @ instruction: 0x46804632 │ │ │ │ strtmi r6, [r8], -r1, lsr #16 │ │ │ │ @ instruction: 0xf7e12303 │ │ │ │ - movwcs pc, #16223 @ 0x3f5f @ │ │ │ │ + movwcs pc, #16225 @ 0x3f61 @ │ │ │ │ andcs r6, r1, #2162688 @ 0x210000 │ │ │ │ ldrtmi r4, [lr], -r8, asr #12 │ │ │ │ - @ instruction: 0xff58f7e1 │ │ │ │ + @ instruction: 0xff5af7e1 │ │ │ │ strtmi r4, [r8], -r9, lsr #12 │ │ │ │ sbfxmi r4, r2, #12, #25 │ │ │ │ @ instruction: 0xf642462a │ │ │ │ vabal.s8 , d16, d20 │ │ │ │ svcls 0x00012597 │ │ │ │ stmdavs r9!, {r6, r9, sl, lr} │ │ │ │ movwcs r4, #10168 @ 0x27b8 │ │ │ │ ldrbmi r6, [sl], -r1, ror #16 │ │ │ │ @ instruction: 0xf7e14640 │ │ │ │ - ldrbmi pc, [r2], -r1, asr #31 @ │ │ │ │ + ldrbmi pc, [r2], -r3, asr #31 @ │ │ │ │ strbmi r4, [r8], -r9, asr #12 │ │ │ │ stmdavs r9!, {r4, r5, r7, r8, r9, sl, lr} │ │ │ │ strbmi r4, [r0], -sl, asr #12 │ │ │ │ @ instruction: 0x464047b8 │ │ │ │ movwcs r6, #10337 @ 0x2861 │ │ │ │ @ instruction: 0xf7e12201 │ │ │ │ - @ instruction: 0x2001ffb3 │ │ │ │ + @ instruction: 0x2001ffb5 │ │ │ │ svclt 0x0000e7b5 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ strmi fp, [r5], -r2, lsl #1 │ │ │ │ @ instruction: 0x460f4616 │ │ │ │ @ instruction: 0xf77c4698 │ │ │ │ - ldrtmi pc, [r2], -r7, ror #24 @ │ │ │ │ + @ instruction: 0x4632fc99 │ │ │ │ strmi r4, [r4], -r1, lsl #12 │ │ │ │ @ instruction: 0xf7d14628 │ │ │ │ - svccs 0x000dfc69 │ │ │ │ + svccs 0x000dfca9 │ │ │ │ @ instruction: 0xf77cd014 │ │ │ │ - @ instruction: 0x463afc5d │ │ │ │ + ldrtmi pc, [sl], -pc, lsl #25 @ │ │ │ │ andls r4, r1, r1, lsl #12 │ │ │ │ @ instruction: 0xf7d14628 │ │ │ │ - bls 0x152bfc │ │ │ │ + bls 0x152c98 │ │ │ │ strtmi r4, [r0], -r1, lsr #12 │ │ │ │ - ldc2 7, cr15, [ip], #516 @ 0x204 │ │ │ │ + stc2l 7, cr15, [lr], #516 @ 0x204 │ │ │ │ ldrtmi r4, [r1], -r2, lsr #12 │ │ │ │ andlt r4, r2, r8, lsr #12 │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ - ldclt 7, cr15, [r0, #-836] @ 0xfffffcbc │ │ │ │ + ldcllt 7, cr15, [r0, #-836] @ 0xfffffcbc │ │ │ │ strtmi r4, [r1], -r2, asr #12 │ │ │ │ @ instruction: 0xf7814620 │ │ │ │ - ubfx pc, r5, #25, #18 │ │ │ │ - @ instruction: 0xf001084b │ │ │ │ - stceq 12, cr0, [sl], {15} │ │ │ │ - tstpeq r0, #3 @ p-variant is OBSOLETE │ │ │ │ - movweq lr, #51779 @ 0xca43 │ │ │ │ + ldrb pc, [r1, r7, lsl #26]! @ │ │ │ │ + vmull.u8 q8, d17, d11 │ │ │ │ + @ instruction: 0xf0033203 │ │ │ │ + strlt r0, [r0, #-784] @ 0xfffffcf0 │ │ │ │ + stmiaeq sl, {r0, r1, r4, r8, r9, lr}^ │ │ │ │ + stmdaeq fp, {r0, r1, r6, r7, sp, lr}^ │ │ │ │ + stceq 0, cr15, [pc], {1} │ │ │ │ + cdpne 3, 8, cr15, cr0, cr1, {6} │ │ │ │ andseq pc, r0, #2 │ │ │ │ - stccc 3, cr15, [r3], {193} @ 0xc1 │ │ │ │ - stmiaeq fp, {r0, r1, r6, sp, lr}^ │ │ │ │ - andeq lr, ip, #270336 @ 0x42000 │ │ │ │ + smlabtmi r3, r1, r3, pc @ │ │ │ │ tstpeq r0, #3 @ p-variant is OBSOLETE │ │ │ │ - stcmi 3, cr15, [r3], {193} @ 0xc1 │ │ │ │ - movweq lr, #51779 @ 0xca43 │ │ │ │ - orrne pc, r0, r1, asr #7 │ │ │ │ - andvs r6, r1, r2, asr #1 │ │ │ │ - andcs r6, r0, r3, lsl #1 │ │ │ │ + b 0x11a4694 │ │ │ │ + @ instruction: 0xf8c0030c │ │ │ │ + stmib r0, {sp, lr, pc}^ │ │ │ │ + andcs r3, r0, r1, lsl #4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ - ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ + stclt 12, cr0, [r0, #-0] │ │ │ │ vmull.u8 q8, d17, d10 │ │ │ │ @ instruction: 0xf0023303 │ │ │ │ strlt r0, [r0, #-528] @ 0xfffffdf0 │ │ │ │ addvs r4, r2, sl, lsl r3 │ │ │ │ @ instruction: 0xf001084a │ │ │ │ stmiaeq fp, {r0, r1, r2, r3, sl, fp}^ │ │ │ │ andseq pc, r0, #2 │ │ │ │ @@ -200172,465 +200148,461 @@ │ │ │ │ orrne pc, r0, r1, asr #7 │ │ │ │ ands pc, r0, r0, asr #17 │ │ │ │ andvs r6, r3, r1, asr #1 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ - andgt pc, ip, r0, asr #17 │ │ │ │ mrrceq 10, 4, lr, r1, cr15 │ │ │ │ - movweq pc, #61441 @ 0xf001 @ │ │ │ │ - @ instruction: 0xf00c0c8a │ │ │ │ - b 0x13d6b8c │ │ │ │ - @ instruction: 0xf0020c03 │ │ │ │ - stmiaeq fp, {r4, r9}^ │ │ │ │ + stceq 5, cr11, [sl], {0} │ │ │ │ + cdpeq 0, 0, cr15, cr15, cr1, {0} │ │ │ │ + ldceq 0, cr15, [r0], {12} │ │ │ │ + b 0x13dc6e4 │ │ │ │ + @ instruction: 0xf0020c0e │ │ │ │ + sbcvs r0, r3, r0, lsl r2 │ │ │ │ andgt pc, r0, r0, asr #17 │ │ │ │ - stccc 3, cr15, [r3], {193} @ 0xc1 │ │ │ │ - tstpeq r0, #3 @ p-variant is OBSOLETE │ │ │ │ - andeq lr, ip, #270336 @ 0x42000 │ │ │ │ - stcpl 3, cr15, [r1], {193} @ 0xc1 │ │ │ │ - smlabtmi r3, r1, r3, pc @ │ │ │ │ - movwmi r6, #45186 @ 0xb082 │ │ │ │ - andsgt pc, r0, r0, asr #17 │ │ │ │ - andcs r6, r0, r3, asr #32 │ │ │ │ - andcs r2, r0, #0, 2 │ │ │ │ - @ instruction: 0xf04f2300 │ │ │ │ - ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ + vmul.i q8, , d3[2] │ │ │ │ + @ instruction: 0xf0033c03 │ │ │ │ + b 0x115473c │ │ │ │ + vsubl.u8 q8, d1, d12 │ │ │ │ + vmull.u8 , d1, d1 │ │ │ │ + addvs r4, r2, r3, lsl #2 │ │ │ │ + @ instruction: 0xf8c0430b │ │ │ │ + subvs ip, r3, r0, lsl r0 │ │ │ │ + mrscs r2, (UNDEF: 0) │ │ │ │ + movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ - andsgt pc, r0, r0, asr #17 │ │ │ │ - stcne 3, cr15, [r0], {193} @ 0xc1 │ │ │ │ - andgt pc, ip, r0, asr #17 │ │ │ │ + svclt 0x0000bd00 │ │ │ │ + @ instruction: 0xf04fb500 │ │ │ │ + @ instruction: 0xf0010c00 │ │ │ │ + @ instruction: 0xf8c0020f │ │ │ │ + b 0x14c3b70 │ │ │ │ + @ instruction: 0xf00c0c51 │ │ │ │ + stceq 12, cr0, [fp], {16} │ │ │ │ + @ instruction: 0x0c02ea4c │ │ │ │ + vmul.i q8, , d2[2] │ │ │ │ + @ instruction: 0xf0031e80 │ │ │ │ + @ instruction: 0xf0020310 │ │ │ │ + @ instruction: 0xf8c00210 │ │ │ │ + vaddl.u8 q14, d1, d0 │ │ │ │ + vmull.u8 , d1, d3 │ │ │ │ + movwmi r4, #41219 @ 0xa103 │ │ │ │ + movweq lr, #51779 @ 0xca43 │ │ │ │ + and pc, ip, r0, asr #17 │ │ │ │ + movwcs lr, #6592 @ 0x19c0 │ │ │ │ + mrscs r2, (UNDEF: 0) │ │ │ │ + movwcs r2, #512 @ 0x200 │ │ │ │ + stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ + svclt 0x0000bd00 │ │ │ │ mrrceq 10, 4, lr, r1, cr15 │ │ │ │ - andeq pc, pc, #1 │ │ │ │ + stceq 5, cr11, [sl], {0} │ │ │ │ + cdpeq 0, 0, cr15, cr15, cr1, {0} │ │ │ │ ldceq 0, cr15, [r0], {12} │ │ │ │ - b 0x13d6dd0 │ │ │ │ - stmiaeq sl, {r1, sl, fp}^ │ │ │ │ - tstpeq r0, #3 @ p-variant is OBSOLETE │ │ │ │ - andseq pc, r0, #2 │ │ │ │ + b 0x13dc788 │ │ │ │ + @ instruction: 0xf0020c0e │ │ │ │ + sbcvs r0, r3, r0, lsl r2 │ │ │ │ andgt pc, r0, r0, asr #17 │ │ │ │ - stccc 3, cr15, [r3], {193} @ 0xc1 │ │ │ │ - smlabtmi r3, r1, r3, pc @ │ │ │ │ - movweq lr, #51779 @ 0xca43 │ │ │ │ - stmib r0, {r1, r3, r8, r9, lr}^ │ │ │ │ - andcs r2, r0, r1, lsl #6 │ │ │ │ + vmul.i q8, , d3[2] │ │ │ │ + @ instruction: 0xf0033c03 │ │ │ │ + b 0x11547e0 │ │ │ │ + vsubl.u8 q8, d1, d12 │ │ │ │ + vmull.u8 , d1, d0 │ │ │ │ + addvs r4, r2, r3, lsl #2 │ │ │ │ + @ instruction: 0xf1cc430b │ │ │ │ + subvs r0, r3, r2, lsl #2 │ │ │ │ + andcs r6, r0, r1, lsl #2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ - ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ - stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ - andgt pc, ip, r0, asr #17 │ │ │ │ - mrrceq 10, 4, lr, r1, cr15 │ │ │ │ - movweq pc, #61441 @ 0xf001 @ │ │ │ │ - @ instruction: 0xf00c0c8a │ │ │ │ - b 0x13d6c2c │ │ │ │ - @ instruction: 0xf0020c03 │ │ │ │ - stmiaeq fp, {r4, r9}^ │ │ │ │ - andgt pc, r0, r0, asr #17 │ │ │ │ - stccc 3, cr15, [r3], {193} @ 0xc1 │ │ │ │ - tstpeq r0, #3 @ p-variant is OBSOLETE │ │ │ │ - andeq lr, ip, #270336 @ 0x42000 │ │ │ │ - stcpl 3, cr15, [r0], {193} @ 0xc1 │ │ │ │ - smlabtmi r3, r1, r3, pc @ │ │ │ │ - movwmi r6, #45186 @ 0xb082 │ │ │ │ - smlabteq r2, ip, r1, pc @ │ │ │ │ - tstvs r1, r3, asr #32 │ │ │ │ - mrscs r2, (UNDEF: 0) │ │ │ │ - movwcs r2, #512 @ 0x200 │ │ │ │ - stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ - svclt 0x00004770 │ │ │ │ + stclt 12, cr0, [r0, #-0] │ │ │ │ vmull.u8 q8, d17, d10 │ │ │ │ @ instruction: 0xf0023303 │ │ │ │ strlt r0, [r0, #-528] @ 0xfffffdf0 │ │ │ │ stmdaeq fp, {r1, r3, r4, r8, r9, lr}^ │ │ │ │ cdpeq 0, 0, cr15, cr15, cr1, {0} │ │ │ │ tstpeq r0, #3 @ p-variant is OBSOLETE │ │ │ │ stcpl 3, cr15, [r0], {193} @ 0xc1 │ │ │ │ movweq lr, #59971 @ 0xea43 │ │ │ │ stmiaeq fp, {r0, r1, sp, lr}^ │ │ │ │ - stceq 1, cr15, [r2], {204} @ 0xcc │ │ │ │ - tstpeq r0, #3 @ p-variant is OBSOLETE │ │ │ │ + @ instruction: 0xf0036082 │ │ │ │ + vorr.i32 d16, #36864 @ 0x00009000 │ │ │ │ + @ instruction: 0xf1cc4203 │ │ │ │ + vmull.u8 q8, d1, d2 │ │ │ │ + tstmi r3, #128, 2 │ │ │ │ andsgt pc, r0, r0, asr #17 │ │ │ │ - stcne 3, cr15, [r0], {193} @ 0xc1 │ │ │ │ - smlabtmi r3, r1, r3, pc @ │ │ │ │ - stmib r0, {r0, r1, r3, r8, r9, lr}^ │ │ │ │ - subvs r2, r3, r2, lsl #24 │ │ │ │ + subvs r6, r3, r1, asr #1 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ vmull.u8 q8, d17, d10 │ │ │ │ @ instruction: 0xf0023303 │ │ │ │ strlt r0, [r0, #-528] @ 0xfffffdf0 │ │ │ │ stmdaeq fp, {r1, r3, r4, r8, r9, lr}^ │ │ │ │ cdpeq 0, 0, cr15, cr15, cr1, {0} │ │ │ │ tstpeq r0, #3 @ p-variant is OBSOLETE │ │ │ │ - stcpl 3, cr15, [r1], {193} @ 0xc1 │ │ │ │ - movweq lr, #59971 @ 0xea43 │ │ │ │ - stmiaeq fp, {r0, r1, sp, lr}^ │ │ │ │ + b 0x11abe38 │ │ │ │ + andvs r0, r3, lr, lsl #6 │ │ │ │ + vmul.i q8, , d3[2] │ │ │ │ + @ instruction: 0xf0034203 │ │ │ │ + vorr.i32 d16, #36864 @ 0x00009000 │ │ │ │ + tstmi r3, #256 @ 0x100 │ │ │ │ + orrne pc, r0, r1, asr #7 │ │ │ │ andsgt pc, r0, r0, asr #17 │ │ │ │ - tstpeq r0, #3 @ p-variant is OBSOLETE │ │ │ │ - stcne 3, cr15, [r0], {193} @ 0xc1 │ │ │ │ - smlabtmi r3, r1, r3, pc @ │ │ │ │ - @ instruction: 0x2c02e9c0 │ │ │ │ - subvs r4, r3, fp, lsl #6 │ │ │ │ + subvs r6, r3, r1, asr #1 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - vmul.i q8, , d3[2] │ │ │ │ - @ instruction: 0xf0034203 │ │ │ │ - @ instruction: 0xf0010310 │ │ │ │ - tstmi r3, #3840 @ 0xf00 │ │ │ │ - @ instruction: 0xf002084a │ │ │ │ - subvs r0, r3, r0, lsl r2 │ │ │ │ - b 0x1156f0c │ │ │ │ - @ instruction: 0xf003020c │ │ │ │ - vorr.i32 d16, #36864 @ 0x00009000 │ │ │ │ - b 0x11a2cf8 │ │ │ │ - vsubw.u8 q8, , d12 │ │ │ │ - andvs r5, r2, r1, lsl #2 │ │ │ │ - smlabtcc r2, r0, r9, lr │ │ │ │ + vmull.u8 q8, d17, d11 │ │ │ │ + @ instruction: 0xf0033203 │ │ │ │ + strlt r0, [r0, #-784] @ 0xfffffcf0 │ │ │ │ + vorr.i32 d20, #37632 @ 0x00009300 │ │ │ │ + stmiaeq sl, {r0, r9, sl, fp, ip, lr}^ │ │ │ │ + @ instruction: 0x3e02e9c0 │ │ │ │ + @ instruction: 0xf001084b │ │ │ │ + @ instruction: 0xf0020c0f │ │ │ │ + vmov.i32 d16, #36864 @ 0x00009000 │ │ │ │ + @ instruction: 0xf0034103 │ │ │ │ + movwmi r0, #41744 @ 0xa310 │ │ │ │ + movweq lr, #51779 @ 0xca43 │ │ │ │ + andcc lr, r0, #192, 18 @ 0x300000 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ - svclt 0x00004770 │ │ │ │ - stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ - andsgt pc, r0, r0, asr #17 │ │ │ │ + svclt 0x0000bd00 │ │ │ │ mrrceq 10, 4, lr, r1, cr15 │ │ │ │ - movweq pc, #61441 @ 0xf001 @ │ │ │ │ - @ instruction: 0xf00c0c8a │ │ │ │ - b 0x13d6d60 │ │ │ │ - @ instruction: 0xf0020c03 │ │ │ │ - stmiaeq fp, {r4, r9}^ │ │ │ │ + stceq 5, cr11, [sl], {0} │ │ │ │ + cdpeq 0, 0, cr15, cr15, cr1, {0} │ │ │ │ + ldceq 0, cr15, [r0], {12} │ │ │ │ + b 0x13dc8b8 │ │ │ │ + @ instruction: 0xf0020c0e │ │ │ │ + tstvs r3, r0, lsl r2 │ │ │ │ andgt pc, r0, r0, asr #17 │ │ │ │ - stccc 3, cr15, [r3], {193} @ 0xc1 │ │ │ │ - tstpeq r0, #3 @ p-variant is OBSOLETE │ │ │ │ - andeq lr, ip, #270336 @ 0x42000 │ │ │ │ - stcpl 3, cr15, [r1], {193} @ 0xc1 │ │ │ │ - smlabtmi r3, r1, r3, pc @ │ │ │ │ - @ instruction: 0x2c02e9c0 │ │ │ │ - subvs r4, r3, fp, lsl #6 │ │ │ │ - mrscs r2, (UNDEF: 0) │ │ │ │ - movwcs r2, #512 @ 0x200 │ │ │ │ - stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ - svclt 0x00004770 │ │ │ │ + vmul.i q8, , d3[2] │ │ │ │ + @ instruction: 0xf0033c03 │ │ │ │ + b 0x1154910 │ │ │ │ + vsubl.u8 q8, d1, d12 │ │ │ │ + vmull.u8 , d1, d1 │ │ │ │ + stmib r0, {r0, r1, r8, lr}^ │ │ │ │ + movwmi r2, #48130 @ 0xbc02 │ │ │ │ + andcs r6, r0, r3, asr #32 │ │ │ │ + andcs r2, r0, #0, 2 │ │ │ │ + @ instruction: 0xf04f2300 │ │ │ │ + stclt 12, cr0, [r0, #-0] │ │ │ │ vmull.u8 q8, d17, d10 │ │ │ │ @ instruction: 0xf0023303 │ │ │ │ strlt r0, [r0, #-528] @ 0xfffffdf0 │ │ │ │ stmdaeq fp, {r1, r3, r4, r8, r9, lr}^ │ │ │ │ cdpeq 0, 0, cr15, cr15, cr1, {0} │ │ │ │ tstpeq r0, #3 @ p-variant is OBSOLETE │ │ │ │ stcpl 3, cr15, [r1], {193} @ 0xc1 │ │ │ │ movweq lr, #59971 @ 0xea43 │ │ │ │ stmiaeq fp, {r0, r1, sp, lr}^ │ │ │ │ - andgt pc, ip, r0, asr #17 │ │ │ │ + @ instruction: 0x2c02e9c0 │ │ │ │ tstpeq r0, #3 @ p-variant is OBSOLETE │ │ │ │ - stcvs 3, cr15, [r0], {193} @ 0xc1 │ │ │ │ - smlabtmi r3, r1, r3, pc @ │ │ │ │ - movwmi r6, #45186 @ 0xb082 │ │ │ │ - andsgt pc, r0, r0, asr #17 │ │ │ │ - andcs r6, r0, r3, asr #32 │ │ │ │ + andmi pc, r3, #67108867 @ 0x4000003 │ │ │ │ + vorr.i32 d20, #37632 @ 0x00009300 │ │ │ │ + subvs r6, r3, r0, lsl #2 │ │ │ │ + andcs r6, r0, r1, lsl #2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - stceq 0, cr15, [r1], {79} @ 0x4f │ │ │ │ - movweq pc, #61441 @ 0xf001 @ │ │ │ │ - andgt pc, r8, r0, asr #17 │ │ │ │ - vpmax.s8 d15, d12, d17 │ │ │ │ - stccc 3, cr15, [r3], {193} @ 0xc1 │ │ │ │ - andseq pc, r0, #2 │ │ │ │ - stceq 3, cr4, [fp], {26} │ │ │ │ - tstpeq r0, #3 @ p-variant is OBSOLETE │ │ │ │ + addvs r2, r2, r1, lsl #4 │ │ │ │ + stceq 0, cr15, [pc], {1} │ │ │ │ + blx 0x916f70 │ │ │ │ + @ instruction: 0xf003f202 │ │ │ │ + @ instruction: 0xf0020310 │ │ │ │ + b 0x1154590 │ │ │ │ + subvs r0, r2, ip, lsl #4 │ │ │ │ + andcc pc, r3, #67108867 @ 0x4000003 │ │ │ │ orrmi pc, r1, r1, asr #7 │ │ │ │ - movweq lr, #51779 @ 0xca43 │ │ │ │ - stmib r0, {r0, r6, r7, sp, lr}^ │ │ │ │ - andcs r3, r0, r0, lsl #4 │ │ │ │ + sbcvs r4, r1, r3, lsl r3 │ │ │ │ + andcs r6, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ + addvs r2, r2, r0, lsl #4 │ │ │ │ @ instruction: 0xf001084a │ │ │ │ - @ instruction: 0xf002030f │ │ │ │ - @ instruction: 0xf04f0210 │ │ │ │ - tstmi sl, #0, 24 │ │ │ │ - @ instruction: 0xf0030c8b │ │ │ │ - @ instruction: 0xf8c00310 │ │ │ │ - vaddl.u8 q14, d1, d8 │ │ │ │ - vmull.u8 , d1, d3 │ │ │ │ - b 0x11a4408 │ │ │ │ - sbcvs r0, r1, ip, lsl #6 │ │ │ │ - andcc lr, r0, #192, 18 @ 0x300000 │ │ │ │ + stceq 12, cr0, [fp], {15} │ │ │ │ + andseq pc, r0, #2 │ │ │ │ + andeq lr, ip, #270336 @ 0x42000 │ │ │ │ + tstpeq r0, #3 @ p-variant is OBSOLETE │ │ │ │ + vmla.i q11, , d2[0] │ │ │ │ + tstmi r3, #805306368 @ 0x30000000 │ │ │ │ + orrmi pc, r1, r1, asr #7 │ │ │ │ + sbcvs r6, r1, r3 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x00004770 │ │ │ │ - strlt r0, [r0, #-2122] @ 0xfffff7b6 │ │ │ │ - @ instruction: 0xf0010c8b │ │ │ │ - @ instruction: 0xf0020e0f │ │ │ │ - vmov.i32 d16, #36864 @ 0x00009000 │ │ │ │ - b 0x115b030 │ │ │ │ - @ instruction: 0xf003020e │ │ │ │ - stmib r0, {r4, r8, r9}^ │ │ │ │ - vmull.u8 q9, d1, d1 │ │ │ │ - vsubl.u8 , d1, d3 │ │ │ │ - tstmi r3, #1073741856 @ 0x40000020 │ │ │ │ - andvs r6, r3, r1, asr #1 │ │ │ │ - mrscs r2, (UNDEF: 0) │ │ │ │ - movwcs r2, #512 @ 0x200 │ │ │ │ - stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ - svclt 0x0000bd00 │ │ │ │ + vmull.u8 q8, d17, d10 │ │ │ │ + @ instruction: 0xf0023303 │ │ │ │ + strlt r0, [r0, #-528] @ 0xfffffdf0 │ │ │ │ + stmdaeq fp, {r1, r3, r4, r8, r9, lr}^ │ │ │ │ + cdpeq 0, 0, cr15, cr15, cr1, {0} │ │ │ │ + tstpeq r0, #3 @ p-variant is OBSOLETE │ │ │ │ + stcmi 3, cr15, [r1], {193} @ 0xc1 │ │ │ │ + movweq lr, #59971 @ 0xea43 │ │ │ │ + orrne pc, r0, r1, asr #7 │ │ │ │ + andgt pc, ip, r0, asr #17 │ │ │ │ + movwcs lr, #2496 @ 0x9c0 │ │ │ │ + andcs r6, r0, r1, lsl #1 │ │ │ │ + andcs r2, r0, #0, 2 │ │ │ │ + @ instruction: 0xf04f2300 │ │ │ │ + stclt 12, cr0, [r0, #-0] │ │ │ │ ldrsbcc pc, [r0], #128 @ 0x80 @ │ │ │ │ orrne pc, r0, #201326595 @ 0xc000003 │ │ │ │ eorsle r2, r5, r0, lsl #22 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec2b06c │ │ │ │ + bl 0xfec2aff8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldmib r1, {r5, r6, r7, r8, r9, sl, fp}^ │ │ │ │ addlt r3, r3, r0, lsl #8 │ │ │ │ @ instruction: 0x0c04ea43 │ │ │ │ ldmdavs fp, {r0, r1, r8, sl, fp, sp, lr} │ │ │ │ movweq pc, #57363 @ 0xe013 @ │ │ │ │ @ instruction: 0xf01cd102 │ │ │ │ tstle sl, r0, lsl pc │ │ │ │ - b 0x7ee0bc │ │ │ │ + b 0x7ee048 │ │ │ │ svclt 0x00140f03 │ │ │ │ movwcs r2, #769 @ 0x301 │ │ │ │ svclt 0x00082a00 │ │ │ │ movweq pc, #4163 @ 0x1043 @ │ │ │ │ andcs fp, r0, fp, lsr r1 │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x4616bdf0 │ │ │ │ @ instruction: 0xf00e460c │ │ │ │ - stmiblt r0, {r0, r3, r5, r6, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmiblt r0, {r0, r1, r2, r5, r6, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ andlt r2, r3, r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ tstcs r0, r8, lsl r6 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ stmdavs r1!, {r4, r5, r6, r8, r9, sl, lr} │ │ │ │ @ instruction: 0xf77c9100 │ │ │ │ - @ instruction: 0xf642fa8b │ │ │ │ + @ instruction: 0xf642fac5 │ │ │ │ vsubw.s8 , q8, d20 │ │ │ │ @ instruction: 0x46072397 │ │ │ │ andcs r9, r1, r0, lsl #18 │ │ │ │ ldmdavs sp, {r0, r8, r9, ip, pc} │ │ │ │ - stc2l 7, cr15, [r8], #-900 @ 0xfffffc7c │ │ │ │ + ldc2l 7, cr15, [r2], #-900 @ 0xfffffc7c │ │ │ │ ldrtmi r4, [r8], -r2, lsl #12 │ │ │ │ @ instruction: 0xf7814629 │ │ │ │ - stmdavs r1!, {r0, r1, r5, r7, r9, fp, ip, sp, lr, pc}^ │ │ │ │ + stmdavs r1!, {r0, r2, r3, r4, r6, r7, r9, fp, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf77c9100 │ │ │ │ - ldmib sp, {r0, r1, r2, r4, r5, r6, r9, fp, ip, sp, lr, pc}^ │ │ │ │ + ldmib sp, {r0, r4, r5, r7, r9, fp, ip, sp, lr, pc}^ │ │ │ │ strmi r1, [r5], -r0, lsl #6 │ │ │ │ ldmdavs ip, {r0, sp} │ │ │ │ - mrrc2 7, 14, pc, r8, cr1 @ │ │ │ │ + stc2l 7, cr15, [r2], #-900 @ 0xfffffc7c │ │ │ │ strtmi r4, [r8], -r2, lsl #12 │ │ │ │ @ instruction: 0xf7814621 │ │ │ │ - @ instruction: 0x4638fa93 │ │ │ │ + ldrtmi pc, [r8], -sp, asr #21 @ │ │ │ │ ldrmi r4, [r0, r9, lsr #12]! │ │ │ │ strb r2, [r6, r1] │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec2b138 │ │ │ │ + bl 0xfec2b0c4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x6d7ee0 │ │ │ │ + blmi 0x6d7e6c │ │ │ │ svcpl 0x0070ee1d │ │ │ │ strmi fp, [r4], -r3, lsl #1 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ stmdane r3, {r3, r5, r6, r7, fp, ip, lr}^ │ │ │ │ msrpl R12_fiq, r1 │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ andls r4, r0, #33554432 @ 0x2000000 │ │ │ │ stmdavs r8, {r1, r8, fp, ip} │ │ │ │ - @ instruction: 0xf9ccf77d │ │ │ │ + blx 0x291ce4 │ │ │ │ @ instruction: 0xf6424a0f │ │ │ │ vsubw.s8 , q8, d20 │ │ │ │ ldrbtmi r2, [sl], #-919 @ 0xfffffc69 │ │ │ │ @ instruction: 0xf6416812 │ │ │ │ vsra.s64 q9, q4, #64 │ │ │ │ ldmdavs r8, {r2, r4, r7, r8} │ │ │ │ ldmdbne sl, {r0, r1, r3, r5, r7, fp, ip, lr} │ │ │ │ stmdavs r8, {r0, r1, sl, lr} │ │ │ │ andcs lr, r0, #3358720 @ 0x334000 │ │ │ │ - @ instruction: 0xf9e4f77d │ │ │ │ + blx 0x891d0c │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq ip, r3, ip, lsl r0 │ │ │ │ - strdeq fp, [r3], r6 │ │ │ │ + umulleq ip, r3, r0, r0 │ │ │ │ + addeq ip, r3, sl, rrx │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec2b1b0 │ │ │ │ + bl 0xfec2b13c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x557f78 │ │ │ │ + blmi 0x557f04 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ @ instruction: 0xf6423003 │ │ │ │ vmull.s8 , d16, d20 │ │ │ │ ldrmi r2, [sl], #-3223 @ 0xfffff369 │ │ │ │ ldrmi r9, [r9], #-513 @ 0xfffffdff │ │ │ │ @ instruction: 0xf8dc181a │ │ │ │ mrsls r0, (UNDEF: 0) │ │ │ │ cmppcs r4, r1, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ stmdavs r8, {r0, r1, sl, lr} │ │ │ │ - @ instruction: 0xf9b4f77d │ │ │ │ + @ instruction: 0xf9eef77d │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ stclt 14, cr0, [r0, #-0] │ │ │ │ - addeq fp, r3, r6, lsr #31 │ │ │ │ + addeq ip, r3, sl, lsl r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec2b20c │ │ │ │ + bl 0xfec2b198 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x557fd4 │ │ │ │ + blmi 0x557f60 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ @ instruction: 0xf6423003 │ │ │ │ vmull.s8 , d16, d20 │ │ │ │ ldrmi r2, [sl], #-3223 @ 0xfffff369 │ │ │ │ ldrmi r9, [r9], #-513 @ 0xfffffdff │ │ │ │ @ instruction: 0xf8dc181a │ │ │ │ mrsls r0, (UNDEF: 0) │ │ │ │ bicscs pc, r8, r1, asr #12 │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ stmdavs r8, {r0, r1, sl, lr} │ │ │ │ - @ instruction: 0xf986f77d │ │ │ │ + @ instruction: 0xf9c0f77d │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ stclt 14, cr0, [r0, #-0] │ │ │ │ - addeq fp, r3, sl, asr #30 │ │ │ │ + @ instruction: 0x0083bfbe │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec2b268 │ │ │ │ + bl 0xfec2b1f4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r5, r0, ror #31 │ │ │ │ strmi r4, [ip], -r5, lsl #12 │ │ │ │ @ instruction: 0x46114610 │ │ │ │ @ instruction: 0xf7849203 │ │ │ │ - blmi 0x553a4c │ │ │ │ + blmi 0x553ac0 │ │ │ │ svcne 0x0070ee1d │ │ │ │ @ instruction: 0xf6429a03 │ │ │ │ vaddl.s8 , d16, d20 │ │ │ │ ldrbtmi r2, [fp], #-151 @ 0xffffff69 │ │ │ │ stmiapl fp, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ andls r4, r1, #436207616 @ 0x1a000000 │ │ │ │ stmiane sl!, {r0, r5, r6, r7, fp, ip}^ │ │ │ │ tstls r0, r0, lsl #16 │ │ │ │ cmppcs r4, r1, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ stmdavs r8, {r0, r1, sl, lr} │ │ │ │ - @ instruction: 0xf952f77d │ │ │ │ + @ instruction: 0xf98cf77d │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - ldrdeq fp, [r3], r6 │ │ │ │ + addeq fp, r3, sl, asr #30 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec2b2d0 │ │ │ │ + bl 0xfec2b25c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x718058 │ │ │ │ + blmi 0x717fe4 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ vmax.s8 d20, d1, d14 │ │ │ │ vaddw.s8 q10, q0, d20 │ │ │ │ ldrbtmi r0, [fp], #-404 @ 0xfffffe6c │ │ │ │ addlt r6, r3, fp, lsl r8 │ │ │ │ ldrmi r4, [r4], -r7, lsl #12 │ │ │ │ stmdavs r8, {r0, r1, r3, r5, r6, r7, fp, ip, lr} │ │ │ │ @ instruction: 0x461a4413 │ │ │ │ - @ instruction: 0xf8eaf77d │ │ │ │ + @ instruction: 0xf924f77d │ │ │ │ @ instruction: 0xf6424b10 │ │ │ │ vaddl.s8 , d16, d20 │ │ │ │ ldrbtmi r2, [fp], #-151 @ 0xffffff69 │ │ │ │ stmiapl fp!, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ strls r4, [r1], #-1052 @ 0xfffffbe4 │ │ │ │ ldmne sl!, {r0, r4, r5, r6, r7, fp, ip}^ │ │ │ │ tstls r0, r0, lsl #16 │ │ │ │ bicscs pc, r8, r1, asr #12 │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ stmdavs r8, {r0, r1, sl, lr} │ │ │ │ - @ instruction: 0xf916f77d │ │ │ │ + @ instruction: 0xf950f77d │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ - addeq fp, r3, lr, ror lr │ │ │ │ - addeq fp, r3, lr, asr lr │ │ │ │ + strdeq fp, [r3], r2 │ │ │ │ + ldrdeq fp, [r3], r2 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec2b34c │ │ │ │ + bl 0xfec2b2d8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r4, r0, ror #31 │ │ │ │ stmib sp, {r2, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf77c2102 │ │ │ │ - strmi pc, [r5], -r7, ror #17 │ │ │ │ - @ instruction: 0xf8e4f77c │ │ │ │ + strmi pc, [r5], -r1, lsr #18 │ │ │ │ + @ instruction: 0xf91ef77c │ │ │ │ andcc lr, r2, #3620864 @ 0x374000 │ │ │ │ strmi r4, [r1], -r6, lsl #12 │ │ │ │ @ instruction: 0xf7834628 │ │ │ │ - @ instruction: 0x4632fb13 │ │ │ │ + ldrtmi pc, [r2], -sp, asr #22 @ │ │ │ │ strtmi r4, [r0], -r9, lsr #12 │ │ │ │ - blx 0x1911f9e │ │ │ │ + blx 0xfe791f2a │ │ │ │ vnmls.f64 d4, d13, d15 │ │ │ │ @ instruction: 0xf6420f70 │ │ │ │ vsubl.s8 , d16, d20 │ │ │ │ ldrbtmi r2, [fp], #-663 @ 0xfffffd69 │ │ │ │ @ instruction: 0xf641681b │ │ │ │ vorr.i32 q9, #4 @ 0x00000004 │ │ │ │ stmiapl r3, {r2, r4, r7, r8}^ │ │ │ │ ldmdbne sl, {r4, fp, sp, lr} │ │ │ │ stmdavs r8, {r0, r1, sl, lr} │ │ │ │ andcs lr, r0, #3358720 @ 0x334000 │ │ │ │ - @ instruction: 0xf8d6f77d │ │ │ │ + @ instruction: 0xf910f77d │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - ldrdeq fp, [r3], sl │ │ │ │ + addeq fp, r3, lr, asr #28 │ │ │ │ ldrsbcc pc, [r0], #128 @ 0x80 @ │ │ │ │ orrne pc, r0, #201326595 @ 0xc000003 │ │ │ │ push {r0, r1, r3, r4, r5, r8, r9, ip, sp, pc} │ │ │ │ @ instruction: 0xf44f4ff0 │ │ │ │ - bl 0xfec2b3d4 │ │ │ │ + bl 0xfec2b360 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stcvs 15, cr0, [r3, #-768] @ 0xfffffd00 │ │ │ │ stmibvs lr, {r0, r1, r2, r7, ip, sp, pc} │ │ │ │ @ instruction: 0xf013681b │ │ │ │ tstle r1, lr, lsl #6 │ │ │ │ strle r0, [sp], #-1780 @ 0xfffff90c │ │ │ │ strmi r6, [ip], -fp, lsl #17 │ │ │ │ @ instruction: 0xf1034605 │ │ │ │ - blcs 0x196dfc │ │ │ │ + blcs 0x196d88 │ │ │ │ msrhi R9_usr, r0 │ │ │ │ @ instruction: 0xf003e8df │ │ │ │ strne r6, [r2], #-337 @ 0xfffffeaf │ │ │ │ orrslt r6, sl, sl, lsl #18 │ │ │ │ andlt r2, r7, r0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ ssub8mi r8, r8, r0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ - bcs 0x16e954 │ │ │ │ + bcs 0x16e8e0 │ │ │ │ rschi pc, sl, r0 │ │ │ │ - blx 0x16eabe │ │ │ │ - blcs 0x8ace44 │ │ │ │ + blx 0x16ea4a │ │ │ │ + blcs 0x8acdd0 │ │ │ │ strtmi sp, [r8], -r6, ror #25 │ │ │ │ - blx 0xa9027a │ │ │ │ + blx 0xa10206 │ │ │ │ @ instruction: 0xf0002800 │ │ │ │ stmibvs r0!, {r0, r2, r3, r4, r6, r7, pc}^ │ │ │ │ smullscs pc, sl, r5, r8 @ │ │ │ │ @ instruction: 0xf0104603 │ │ │ │ smlattle r7, r0, pc, r0 @ │ │ │ │ smlalcc pc, r8, r5, r8 @ │ │ │ │ svclt 0x000c2b00 │ │ │ │ @@ -200642,2101 +200614,2101 @@ │ │ │ │ eorsle r2, r6, r0, lsl #22 │ │ │ │ svceq 0x0002f1bb │ │ │ │ sbchi pc, r9, r0 │ │ │ │ svceq 0x0004f1bb │ │ │ │ @ instruction: 0xf1bbd026 │ │ │ │ svclt 0x00080f01 │ │ │ │ eorle r2, r7, r0, ror #1 │ │ │ │ - vhadd.s8 d18, d5, d0 │ │ │ │ - vmla.f d16, d0, d0[7] │ │ │ │ - blmi 0x1e54750 │ │ │ │ + @ instruction: 0xf6442000 │ │ │ │ + vmla.f d23, d16, d0[7] │ │ │ │ + blmi 0x1e546dc │ │ │ │ vhadd.s8 d25, d0, d0 │ │ │ │ @ instruction: 0xf17522ee │ │ │ │ - bvs 0x392868 │ │ │ │ + bvs 0x3927ec │ │ │ │ @ instruction: 0xd1af2a01 │ │ │ │ stmibvs r9, {r0, r1, r2, r3, r8, fp, sp, lr}^ │ │ │ │ @ instruction: 0xf001fa47 │ │ │ │ andeq pc, r1, r0, lsl r0 @ │ │ │ │ stmdbcs r2, {r3, r5, r7, r8, ip, lr, pc} │ │ │ │ svccc 0x0001d1bb │ │ │ │ ldmle r8!, {r0, r8, r9, sl, fp, sp} │ │ │ │ stmibvs sl, {r0, r1, r5, r7, r8, r9, sl, sp, lr, pc}^ │ │ │ │ @ instruction: 0xd1b32a02 │ │ │ │ ldreq r6, [r2, sl, lsl #18] │ │ │ │ @ instruction: 0xe79bd5b0 │ │ │ │ svclt 0x000c2802 │ │ │ │ mulcc r2, r8, ip │ │ │ │ - @ instruction: 0xf9bcf7d4 │ │ │ │ + blx 0x2121b8 │ │ │ │ strbeq pc, [r0, r7, lsr #32]! @ │ │ │ │ @ instruction: 0xf77c4307 │ │ │ │ - strmi pc, [r2], r3, lsr #16 │ │ │ │ - @ instruction: 0xf820f77c │ │ │ │ + pkhtbmi pc, r2, sp, asr #16 @ │ │ │ │ + @ instruction: 0xf85af77c │ │ │ │ strmi r6, [r1], -r2, ror #16 │ │ │ │ strtmi r4, [r8], -r0, lsl #13 │ │ │ │ stmdbeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ - @ instruction: 0xf820f7d1 │ │ │ │ + @ instruction: 0xf868f7d1 │ │ │ │ @ instruction: 0x11a4f642 │ │ │ │ orrscs pc, r7, r0, asr #5 │ │ │ │ eor r9, pc, r3, lsl #2 │ │ │ │ ldrdcc pc, [ip], r5 │ │ │ │ tstpeq pc, #3 @ p-variant is OBSOLETE │ │ │ │ vpadd.i8 d2, d0, d5 │ │ │ │ @ instruction: 0x4642809f │ │ │ │ @ instruction: 0x46284651 │ │ │ │ @ instruction: 0xf7d49700 │ │ │ │ - stmibvs r2!, {r0, r1, r6, r7, r8, fp, ip, sp, lr, pc}^ │ │ │ │ + stmibvs r2!, {r0, r1, r3, r9, fp, ip, sp, lr, pc}^ │ │ │ │ ldrtmi r6, [r0], -r1, ror #17 │ │ │ │ @ instruction: 0xf7e19204 │ │ │ │ - bls 0x212c2c │ │ │ │ + bls 0x212be0 │ │ │ │ suble r2, r6, r1, lsl #20 │ │ │ │ eorsle r2, sp, r2, lsl #20 │ │ │ │ cmnle r6, r0, lsl #20 │ │ │ │ strmi r9, [r2], -r3, lsl #22 │ │ │ │ ldmdavs r9, {r4, r6, r9, sl, lr} │ │ │ │ - @ instruction: 0xff58f783 │ │ │ │ + @ instruction: 0xff92f783 │ │ │ │ movwcs r6, #6626 @ 0x19e2 │ │ │ │ strbmi r4, [r0], -r1, asr #12 │ │ │ │ stmdbeq r1, {r0, r3, r8, ip, sp, lr, pc} │ │ │ │ strbeq pc, [r0, r7, lsr #32]! @ │ │ │ │ vpmax.s8 d15, d2, d3 │ │ │ │ ldrmi r6, [lr], #-2595 @ 0xfffff5dd │ │ │ │ - @ instruction: 0xf874f781 │ │ │ │ + @ instruction: 0xf8aef781 │ │ │ │ stclle 5, cr4, [r1, #-812] @ 0xfffffcd4 │ │ │ │ movwls r6, #18467 @ 0x4823 │ │ │ │ bicle r2, fp, r0, lsl #22 │ │ │ │ ldrtmi r6, [r0], -r3, ror #19 │ │ │ │ @ instruction: 0xf00368e1 │ │ │ │ movwls r0, #20999 @ 0x5207 │ │ │ │ - blx 0x692304 │ │ │ │ - blcs 0x13af98 │ │ │ │ - blcs 0x188434 │ │ │ │ - blcs 0x108414 │ │ │ │ - blls 0x1c889c │ │ │ │ + blx 0x912290 │ │ │ │ + blcs 0x13af24 │ │ │ │ + blcs 0x1883c0 │ │ │ │ + blcs 0x1083a0 │ │ │ │ + blls 0x1c8828 │ │ │ │ ldrbmi r4, [r0], -r2, lsl #12 │ │ │ │ @ instruction: 0xf7836819 │ │ │ │ - @ instruction: 0xf8d5fe7b │ │ │ │ + @ instruction: 0xf8d5feb5 │ │ │ │ @ instruction: 0xf003308c │ │ │ │ - blcs 0x615020 │ │ │ │ + blcs 0x614fac │ │ │ │ @ instruction: 0x4642d856 │ │ │ │ @ instruction: 0x46284651 │ │ │ │ @ instruction: 0xf7d49700 │ │ │ │ - strb pc, [r9, r3, lsr #19] @ │ │ │ │ + strb pc, [r9, fp, ror #19] @ │ │ │ │ strmi r9, [r2], -r3, lsl #22 │ │ │ │ ldmdavs r9, {r4, r6, r9, sl, lr} │ │ │ │ - @ instruction: 0xff64f783 │ │ │ │ - blls 0x1ce2cc │ │ │ │ + @ instruction: 0xff9ef783 │ │ │ │ + blls 0x1ce258 │ │ │ │ ldrbmi r4, [r0], -r2, lsl #12 │ │ │ │ @ instruction: 0xf7836819 │ │ │ │ - @ instruction: 0xe7bbff39 │ │ │ │ + @ instruction: 0xe7bbff73 │ │ │ │ strmi r9, [r2], -r3, lsl #22 │ │ │ │ ldmdavs r9, {r4, r6, r9, sl, lr} │ │ │ │ - cdp2 7, 14, cr15, cr10, cr3, {4} │ │ │ │ - blls 0x1ce354 │ │ │ │ + @ instruction: 0xff24f783 │ │ │ │ + blls 0x1ce2e0 │ │ │ │ ldrbmi r4, [r0], -r2, lsl #12 │ │ │ │ @ instruction: 0xf7836819 │ │ │ │ - bfi pc, fp, (invalid: 29:22) @ │ │ │ │ + @ instruction: 0xe7d6fed5 │ │ │ │ stmdbcs pc, {r0, r5, r6, r8, fp, sp, lr} @ │ │ │ │ stmibvs r3!, {r1, r2, ip, lr, pc}^ │ │ │ │ stmdavs r2!, {r3, r5, r9, sl, lr}^ │ │ │ │ vpmax.u8 d15, d3, d11 │ │ │ │ - blx 0x9123fe │ │ │ │ + blx 0xb1238a │ │ │ │ str r2, [r2, -r1] │ │ │ │ - bcs 0x1ae830 │ │ │ │ + bcs 0x1ae7bc │ │ │ │ svcge 0x0012f47f │ │ │ │ strdcc lr, [r1], -ip │ │ │ │ - @ instruction: 0xf920f7d4 │ │ │ │ + @ instruction: 0xf968f7d4 │ │ │ │ stmdals r4, {r1, r5, r6, r8, r9, sl, sp, lr, pc} │ │ │ │ - msreq (UNDEF: 108), r5 │ │ │ │ + mvnvc pc, r4, asr #12 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ eorscs r4, r6, #20, 22 @ 0x5000 │ │ │ │ @ instruction: 0xf1759000 │ │ │ │ - andcs pc, r0, sp, lsr #17 │ │ │ │ - msreq (UNDEF: 108), r5 │ │ │ │ + andcs pc, r0, fp, lsr #17 │ │ │ │ + mvnvc pc, r4, asr #12 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ subscs r4, pc, #16, 22 @ 0x4000 │ │ │ │ @ instruction: 0xf1759000 │ │ │ │ - andcs pc, r0, r3, lsr #17 │ │ │ │ - msreq (UNDEF: 108), r5 │ │ │ │ + andcs pc, r0, r1, lsr #17 │ │ │ │ + mvnvc pc, r4, asr #12 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ andls r4, r0, r9, lsl #22 │ │ │ │ sbccs pc, r2, #64, 4 │ │ │ │ - @ instruction: 0xf898f175 │ │ │ │ - mvnscc pc, sp, asr #4 │ │ │ │ + @ instruction: 0xf896f175 │ │ │ │ + cmnpcc r8, sp, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - rsbmi pc, r0, lr, asr #12 │ │ │ │ + rsccc pc, r0, lr, asr #12 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ vqdmulh.s d20, d0, d5 │ │ │ │ @ instruction: 0xf1ac32cd │ │ │ │ - svclt 0x0000fb77 │ │ │ │ - eorseq ip, r3, r4, asr #30 │ │ │ │ - eorseq ip, r3, r0, lsl #31 │ │ │ │ - eorseq ip, r3, ip, ror #30 │ │ │ │ - eorseq ip, r3, r8, asr pc │ │ │ │ + svclt 0x0000fb71 │ │ │ │ + eorseq ip, r3, r4, asr #29 │ │ │ │ + eorseq ip, r3, r0, lsl #30 │ │ │ │ + eorseq ip, r3, ip, ror #29 │ │ │ │ + ldrsbteq ip, [r3], -r8 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec2b688 │ │ │ │ + bl 0xfec2b614 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r6], r8 │ │ │ │ @ instruction: 0x460e461c │ │ │ │ @ instruction: 0xf77b4615 │ │ │ │ - @ instruction: 0xf642ffb1 │ │ │ │ + @ instruction: 0xf642ffeb │ │ │ │ vsubl.s8 , d16, d20 │ │ │ │ mulls r5, r7, r2 │ │ │ │ vtst.8 d22, d3, d1 │ │ │ │ - @ instruction: 0xf7801218 │ │ │ │ - blls 0x3d43ec │ │ │ │ + @ instruction: 0xf7811218 │ │ │ │ + blls 0x3d2460 │ │ │ │ stcls 6, cr4, [sl], {34} @ 0x22 │ │ │ │ strtmi r9, [r9], -r1, lsl #6 │ │ │ │ ldrtmi r9, [r0], -r5, lsl #22 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf8cd9400 │ │ │ │ vhadd.s8 d28, d15, d8 │ │ │ │ - vqdmulh.s d20, d16, d1[2] │ │ │ │ + vqdmulh.s d20, d0, d1[5] │ │ │ │ @ instruction: 0xf8cd0c0c │ │ │ │ @ instruction: 0xf792c00c │ │ │ │ - @ instruction: 0xb006fdb7 │ │ │ │ + strdlt pc, [r6], -r1 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd70 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec2b6f4 │ │ │ │ + bl 0xfec2b680 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r6], r8 │ │ │ │ @ instruction: 0x460e461c │ │ │ │ @ instruction: 0xf77b4615 │ │ │ │ - @ instruction: 0xf642ff7b │ │ │ │ + @ instruction: 0xf642ffb5 │ │ │ │ vsubl.s8 , d16, d20 │ │ │ │ mulls r5, r7, r2 │ │ │ │ vtst.8 d22, d3, d1 │ │ │ │ @ instruction: 0xf780122a │ │ │ │ - blls 0x3d4380 │ │ │ │ + blls 0x3d43f4 │ │ │ │ stcls 6, cr4, [sl], {34} @ 0x22 │ │ │ │ strtmi r9, [r9], -r1, lsl #6 │ │ │ │ ldrtmi r9, [r0], -r5, lsl #22 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf8cd9400 │ │ │ │ vhadd.s8 d28, d15, d8 │ │ │ │ - vmull.s8 , d0, d29 │ │ │ │ + vqdmulh.s d20, d16, d1[2] │ │ │ │ @ instruction: 0xf8cd0c0c │ │ │ │ @ instruction: 0xf792c00c │ │ │ │ - andlt pc, r6, r1, lsl #27 │ │ │ │ + @ instruction: 0xb006fdbb │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd70 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec2b760 │ │ │ │ + bl 0xfec2b6ec │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r6], r8 │ │ │ │ @ instruction: 0x460e461c │ │ │ │ @ instruction: 0xf77b4615 │ │ │ │ - @ instruction: 0xf642ff45 │ │ │ │ + @ instruction: 0xf642ff7f │ │ │ │ vsubl.s8 , d16, d20 │ │ │ │ mulls r5, r7, r2 │ │ │ │ vtst.8 d22, d3, d1 │ │ │ │ @ instruction: 0xf7801218 │ │ │ │ - blls 0x3d4314 │ │ │ │ + blls 0x3d4388 │ │ │ │ stcls 6, cr4, [sl], {34} @ 0x22 │ │ │ │ strtmi r9, [r9], -r1, lsl #6 │ │ │ │ ldrtmi r9, [r0], -r5, lsl #22 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf8cd9400 │ │ │ │ vhadd.s8 d28, d15, d8 │ │ │ │ - @ instruction: 0xf2c05c91 │ │ │ │ + vmull.s8 , d0, d29 │ │ │ │ @ instruction: 0xf8cd0c0c │ │ │ │ @ instruction: 0xf792c00c │ │ │ │ - andlt pc, r6, fp, asr #26 │ │ │ │ + andlt pc, r6, r5, lsl #27 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd70 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec2b7cc │ │ │ │ + bl 0xfec2b758 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r6], r8 │ │ │ │ @ instruction: 0x460e461c │ │ │ │ @ instruction: 0xf77b4615 │ │ │ │ - @ instruction: 0xf642ff0f │ │ │ │ + @ instruction: 0xf642ff49 │ │ │ │ vsubl.s8 , d16, d20 │ │ │ │ mulls r5, r7, r2 │ │ │ │ vtst.8 d22, d3, d1 │ │ │ │ @ instruction: 0xf780122a │ │ │ │ - blls 0x3d42a8 │ │ │ │ + blls 0x3d431c │ │ │ │ stcls 6, cr4, [sl], {34} @ 0x22 │ │ │ │ strtmi r9, [r9], -r1, lsl #6 │ │ │ │ ldrtmi r9, [r0], -r5, lsl #22 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf8cd9400 │ │ │ │ vhadd.s8 d28, d15, d8 │ │ │ │ - @ instruction: 0xf2c05cf5 │ │ │ │ + @ instruction: 0xf2c05c91 │ │ │ │ @ instruction: 0xf8cd0c0c │ │ │ │ @ instruction: 0xf792c00c │ │ │ │ - andlt pc, r6, r5, lsl sp @ │ │ │ │ + andlt pc, r6, pc, asr #26 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd70 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec2b838 │ │ │ │ + bl 0xfec2b7c4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r6], r8 │ │ │ │ @ instruction: 0x460e461c │ │ │ │ @ instruction: 0xf77b4615 │ │ │ │ - @ instruction: 0xf642fed9 │ │ │ │ + @ instruction: 0xf642ff13 │ │ │ │ vsubl.s8 , d16, d20 │ │ │ │ mulls r5, r7, r2 │ │ │ │ vtst.8 d22, d3, d1 │ │ │ │ @ instruction: 0xf7801218 │ │ │ │ - blls 0x3d423c │ │ │ │ + blls 0x3d42b0 │ │ │ │ stcls 6, cr4, [sl], {34} @ 0x22 │ │ │ │ strtmi r9, [r9], -r1, lsl #6 │ │ │ │ ldrtmi r9, [r0], -r5, lsl #22 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf8cd9400 │ │ │ │ vhadd.s8 d28, d15, d8 │ │ │ │ - vmov.i32 q11, #2559 @ 0x000009ff │ │ │ │ + @ instruction: 0xf2c05cf5 │ │ │ │ @ instruction: 0xf8cd0c0c │ │ │ │ @ instruction: 0xf792c00c │ │ │ │ - ldrdlt pc, [r6], -pc @ │ │ │ │ + andlt pc, r6, r9, lsl sp @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd70 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec2b8a4 │ │ │ │ + bl 0xfec2b830 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r6], r8 │ │ │ │ @ instruction: 0x460e461c │ │ │ │ @ instruction: 0xf77b4615 │ │ │ │ - @ instruction: 0xf642fea3 │ │ │ │ + @ instruction: 0xf642fedd │ │ │ │ vsubl.s8 , d16, d20 │ │ │ │ mulls r5, r7, r2 │ │ │ │ vtst.8 d22, d3, d1 │ │ │ │ @ instruction: 0xf780122a │ │ │ │ - blls 0x3d41d0 │ │ │ │ + blls 0x3d4244 │ │ │ │ stcls 6, cr4, [sl], {34} @ 0x22 │ │ │ │ strtmi r9, [r9], -r1, lsl #6 │ │ │ │ ldrtmi r9, [r0], -r5, lsl #22 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf8cd9400 │ │ │ │ vhadd.s8 d28, d15, d8 │ │ │ │ - @ instruction: 0xf2c06cbd │ │ │ │ + vmov.i32 q11, #2559 @ 0x000009ff │ │ │ │ @ instruction: 0xf8cd0c0c │ │ │ │ @ instruction: 0xf792c00c │ │ │ │ - andlt pc, r6, r9, lsr #25 │ │ │ │ + andlt pc, r6, r3, ror #25 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd70 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec2b910 │ │ │ │ + bl 0xfec2b89c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r6], r8 │ │ │ │ @ instruction: 0x460e461c │ │ │ │ @ instruction: 0xf77b4615 │ │ │ │ - @ instruction: 0xf642fe6d │ │ │ │ + @ instruction: 0xf642fea7 │ │ │ │ vsubl.s8 , d16, d20 │ │ │ │ mulls r5, r7, r2 │ │ │ │ vtst.8 d22, d3, d1 │ │ │ │ @ instruction: 0xf7801218 │ │ │ │ - blls 0x3d4164 │ │ │ │ + blls 0x3d41d8 │ │ │ │ stcls 6, cr4, [sl], {34} @ 0x22 │ │ │ │ strtmi r9, [r9], -r1, lsl #6 │ │ │ │ ldrtmi r9, [r0], -r5, lsl #22 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf8cd9400 │ │ │ │ vhadd.s8 d28, d15, d8 │ │ │ │ - vmull.s8 , d0, d17 │ │ │ │ + @ instruction: 0xf2c06cbd │ │ │ │ @ instruction: 0xf8cd0c0c │ │ │ │ @ instruction: 0xf792c00c │ │ │ │ - andlt pc, r6, r3, ror ip @ │ │ │ │ + andlt pc, r6, sp, lsr #25 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd70 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec2b97c │ │ │ │ + bl 0xfec2b908 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r6], r8 │ │ │ │ @ instruction: 0x460e461c │ │ │ │ @ instruction: 0xf77b4615 │ │ │ │ - @ instruction: 0xf642fe37 │ │ │ │ + @ instruction: 0xf642fe71 │ │ │ │ vsubl.s8 , d16, d20 │ │ │ │ mulls r5, r7, r2 │ │ │ │ vtst.8 d22, d3, d1 │ │ │ │ @ instruction: 0xf780122a │ │ │ │ - blls 0x3d40f8 │ │ │ │ + blls 0x3d416c │ │ │ │ stcls 6, cr4, [sl], {34} @ 0x22 │ │ │ │ strtmi r9, [r9], -r1, lsl #6 │ │ │ │ ldrtmi r9, [r0], -r5, lsl #22 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf8cd9400 │ │ │ │ vhadd.s8 d28, d15, d8 │ │ │ │ - vmull.s8 , d16, d5 │ │ │ │ + vmull.s8 , d0, d17 │ │ │ │ @ instruction: 0xf8cd0c0c │ │ │ │ @ instruction: 0xf792c00c │ │ │ │ - andlt pc, r6, sp, lsr ip @ │ │ │ │ + andlt pc, r6, r7, ror ip @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd70 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec2b9e8 │ │ │ │ + bl 0xfec2b974 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r6], r8 │ │ │ │ @ instruction: 0x460e461c │ │ │ │ @ instruction: 0xf77b4615 │ │ │ │ - @ instruction: 0xf642fe01 │ │ │ │ + @ instruction: 0xf642fe3b │ │ │ │ vsubl.s8 , d16, d20 │ │ │ │ mulls r5, r7, r2 │ │ │ │ vtst.8 d22, d3, d1 │ │ │ │ @ instruction: 0xf7801218 │ │ │ │ - blls 0x3d408c │ │ │ │ + blls 0x3d4100 │ │ │ │ stcls 6, cr4, [sl], {34} @ 0x22 │ │ │ │ strtmi r9, [r9], -r1, lsl #6 │ │ │ │ ldrtmi r9, [r0], -r5, lsl #22 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf8cd9400 │ │ │ │ vhadd.s8 d28, d15, d8 │ │ │ │ - vqdmulh.s d23, d16, d1[6] │ │ │ │ + vmull.s8 , d16, d5 │ │ │ │ @ instruction: 0xf8cd0c0c │ │ │ │ @ instruction: 0xf792c00c │ │ │ │ - andlt pc, r6, r7, lsl #24 │ │ │ │ + andlt pc, r6, r1, asr #24 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd70 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec2ba54 │ │ │ │ + bl 0xfec2b9e0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r6], r8 │ │ │ │ @ instruction: 0x460e461c │ │ │ │ @ instruction: 0xf77b4615 │ │ │ │ - @ instruction: 0xf642fdcb │ │ │ │ + @ instruction: 0xf642fe05 │ │ │ │ vsubl.s8 , d16, d20 │ │ │ │ mulls r5, r7, r2 │ │ │ │ vtst.8 d22, d3, d1 │ │ │ │ @ instruction: 0xf780122a │ │ │ │ - blls 0x3d4020 │ │ │ │ + blls 0x3d4094 │ │ │ │ stcls 6, cr4, [sl], {34} @ 0x22 │ │ │ │ strtmi r9, [r9], -r1, lsl #6 │ │ │ │ ldrtmi r9, [r0], -r5, lsl #22 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf8cd9400 │ │ │ │ - @ instruction: 0xf64fc008 │ │ │ │ - vqdmulh.s d16, d0, d1[3] │ │ │ │ + vhadd.s8 d28, d15, d8 │ │ │ │ + vqdmulh.s d23, d16, d1[6] │ │ │ │ @ instruction: 0xf8cd0c0c │ │ │ │ @ instruction: 0xf792c00c │ │ │ │ - ldrdlt pc, [r6], -r1 │ │ │ │ + andlt pc, r6, fp, lsl #24 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd70 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec2bac0 │ │ │ │ + bl 0xfec2ba4c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r6], r8 │ │ │ │ @ instruction: 0x460e461c │ │ │ │ @ instruction: 0xf77b4615 │ │ │ │ - @ instruction: 0xf642fd95 │ │ │ │ + @ instruction: 0xf642fdcf │ │ │ │ vsubl.s8 , d16, d20 │ │ │ │ mulls r5, r7, r2 │ │ │ │ vtst.8 d22, d3, d1 │ │ │ │ @ instruction: 0xf7801218 │ │ │ │ - blls 0x3d3fb4 │ │ │ │ + blls 0x3d4028 │ │ │ │ stcls 6, cr4, [sl], {34} @ 0x22 │ │ │ │ strtmi r9, [r9], -r1, lsl #6 │ │ │ │ ldrtmi r9, [r0], -r5, lsl #22 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf8cd9400 │ │ │ │ @ instruction: 0xf64fc008 │ │ │ │ - @ instruction: 0xf2c00cb1 │ │ │ │ + vqdmulh.s d16, d0, d1[3] │ │ │ │ @ instruction: 0xf8cd0c0c │ │ │ │ @ instruction: 0xf792c00c │ │ │ │ - mullt r6, fp, fp │ │ │ │ + ldrdlt pc, [r6], -r5 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd70 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec2bb2c │ │ │ │ + bl 0xfec2bab8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r6], r8 │ │ │ │ @ instruction: 0x460e461c │ │ │ │ @ instruction: 0xf77b4615 │ │ │ │ - @ instruction: 0xf642fd5f │ │ │ │ + @ instruction: 0xf642fd99 │ │ │ │ vsubl.s8 , d16, d20 │ │ │ │ mulls r5, r7, r2 │ │ │ │ vtst.8 d22, d3, d1 │ │ │ │ @ instruction: 0xf780122a │ │ │ │ - blls 0x3d3f48 │ │ │ │ + blls 0x3d3fbc │ │ │ │ stcls 6, cr4, [sl], {34} @ 0x22 │ │ │ │ strtmi r9, [r9], -r1, lsl #6 │ │ │ │ ldrtmi r9, [r0], -r5, lsl #22 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf8cd9400 │ │ │ │ @ instruction: 0xf64fc008 │ │ │ │ - vmov.i32 d17, #1535 @ 0x000005ff │ │ │ │ + @ instruction: 0xf2c00cb1 │ │ │ │ @ instruction: 0xf8cd0c0c │ │ │ │ @ instruction: 0xf792c00c │ │ │ │ - andlt pc, r6, r5, ror #22 │ │ │ │ + mullt r6, pc, fp @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd70 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec2bb98 │ │ │ │ + bl 0xfec2bb24 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r6], r8 │ │ │ │ @ instruction: 0x460e461c │ │ │ │ @ instruction: 0xf77b4615 │ │ │ │ - @ instruction: 0xf642fd29 │ │ │ │ + @ instruction: 0xf642fd63 │ │ │ │ vsubl.s8 , d16, d20 │ │ │ │ mulls r5, r7, r2 │ │ │ │ vtst.8 d22, d3, d1 │ │ │ │ @ instruction: 0xf7801218 │ │ │ │ - blls 0x3d3edc │ │ │ │ + blls 0x3d3f50 │ │ │ │ stcls 6, cr4, [sl], {34} @ 0x22 │ │ │ │ strtmi r9, [r9], -r1, lsl #6 │ │ │ │ ldrtmi r9, [r0], -r5, lsl #22 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf8cd9400 │ │ │ │ @ instruction: 0xf64fc008 │ │ │ │ - vmvn.i32 , #2559 @ 0x000009ff │ │ │ │ + vmov.i32 d17, #1535 @ 0x000005ff │ │ │ │ @ instruction: 0xf8cd0c0c │ │ │ │ @ instruction: 0xf792c00c │ │ │ │ - andlt pc, r6, pc, lsr #22 │ │ │ │ + andlt pc, r6, r9, ror #22 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd70 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec2bc04 │ │ │ │ + bl 0xfec2bb90 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r6], r8 │ │ │ │ @ instruction: 0x460e461c │ │ │ │ @ instruction: 0xf77b4615 │ │ │ │ - @ instruction: 0xf642fcf3 │ │ │ │ + @ instruction: 0xf642fd2d │ │ │ │ vsubl.s8 , d16, d20 │ │ │ │ mulls r5, r7, r2 │ │ │ │ vtst.8 d22, d3, d1 │ │ │ │ @ instruction: 0xf780122a │ │ │ │ - blls 0x3d3e70 │ │ │ │ + blls 0x3d3ee4 │ │ │ │ stcls 6, cr4, [sl], {34} @ 0x22 │ │ │ │ strtmi r9, [r9], -r1, lsl #6 │ │ │ │ ldrtmi r9, [r0], -r5, lsl #22 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf8cd9400 │ │ │ │ @ instruction: 0xf64fc008 │ │ │ │ - @ instruction: 0xf2c01cdd │ │ │ │ + vmvn.i32 , #2559 @ 0x000009ff │ │ │ │ @ instruction: 0xf8cd0c0c │ │ │ │ @ instruction: 0xf792c00c │ │ │ │ - strdlt pc, [r6], -r9 │ │ │ │ + andlt pc, r6, r3, lsr fp @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd70 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec2bc70 │ │ │ │ + bl 0xfec2bbfc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r6], r8 │ │ │ │ @ instruction: 0x460e461c │ │ │ │ @ instruction: 0xf77b4615 │ │ │ │ - @ instruction: 0xf642fcbd │ │ │ │ + @ instruction: 0xf642fcf7 │ │ │ │ vsubl.s8 , d16, d20 │ │ │ │ mulls r5, r7, r2 │ │ │ │ vtst.8 d22, d3, d1 │ │ │ │ @ instruction: 0xf7801218 │ │ │ │ - blls 0x3d3e04 │ │ │ │ + blls 0x3d3e78 │ │ │ │ stcls 6, cr4, [sl], {34} @ 0x22 │ │ │ │ strtmi r9, [r9], -r1, lsl #6 │ │ │ │ ldrtmi r9, [r0], -r5, lsl #22 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf8cd9400 │ │ │ │ @ instruction: 0xf64fc008 │ │ │ │ - vqdmulh.s d18, d0, d1[0] │ │ │ │ + @ instruction: 0xf2c01cdd │ │ │ │ @ instruction: 0xf8cd0c0c │ │ │ │ @ instruction: 0xf792c00c │ │ │ │ - andlt pc, r6, r3, asr #21 │ │ │ │ + strdlt pc, [r6], -sp │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd70 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec2bcdc │ │ │ │ + bl 0xfec2bc68 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r6], r8 │ │ │ │ @ instruction: 0x460e461c │ │ │ │ @ instruction: 0xf77b4615 │ │ │ │ - @ instruction: 0xf642fc87 │ │ │ │ + @ instruction: 0xf642fcc1 │ │ │ │ vsubl.s8 , d16, d20 │ │ │ │ mulls r5, r7, r2 │ │ │ │ vtst.8 d22, d3, d1 │ │ │ │ @ instruction: 0xf780122a │ │ │ │ - blls 0x3d3d98 │ │ │ │ + blls 0x3d3e0c │ │ │ │ stcls 6, cr4, [sl], {34} @ 0x22 │ │ │ │ strtmi r9, [r9], -r1, lsl #6 │ │ │ │ ldrtmi r9, [r0], -r5, lsl #22 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf8cd9400 │ │ │ │ @ instruction: 0xf64fc008 │ │ │ │ - vmull.s8 q9, d16, d21 │ │ │ │ + vqdmulh.s d18, d0, d1[0] │ │ │ │ @ instruction: 0xf8cd0c0c │ │ │ │ @ instruction: 0xf792c00c │ │ │ │ - andlt pc, r6, sp, lsl #21 │ │ │ │ + andlt pc, r6, r7, asr #21 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd70 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec2bd48 │ │ │ │ + bl 0xfec2bcd4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r6], r8 │ │ │ │ @ instruction: 0x460e461c │ │ │ │ @ instruction: 0xf77b4615 │ │ │ │ - @ instruction: 0xf642fc51 │ │ │ │ + @ instruction: 0xf642fc8b │ │ │ │ vsubl.s8 , d16, d20 │ │ │ │ mulls r5, r7, r2 │ │ │ │ vtst.8 d22, d3, d1 │ │ │ │ @ instruction: 0xf7801218 │ │ │ │ - blls 0x3d3d2c │ │ │ │ + blls 0x3d3da0 │ │ │ │ stcls 6, cr4, [sl], {34} @ 0x22 │ │ │ │ strtmi r9, [r9], -r1, lsl #6 │ │ │ │ ldrtmi r9, [r0], -r5, lsl #22 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf8cd9400 │ │ │ │ @ instruction: 0xf64fc008 │ │ │ │ - vmull.s8 , d0, d9 │ │ │ │ + vmull.s8 q9, d16, d21 │ │ │ │ @ instruction: 0xf8cd0c0c │ │ │ │ @ instruction: 0xf792c00c │ │ │ │ - andlt pc, r6, r7, asr sl @ │ │ │ │ + mullt r6, r1, sl │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd70 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec2bdb4 │ │ │ │ + bl 0xfec2bd40 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r6], r8 │ │ │ │ @ instruction: 0x460e461c │ │ │ │ @ instruction: 0xf77b4615 │ │ │ │ - @ instruction: 0xf642fc1b │ │ │ │ + @ instruction: 0xf642fc55 │ │ │ │ vsubl.s8 , d16, d20 │ │ │ │ mulls r5, r7, r2 │ │ │ │ vtst.8 d22, d3, d1 │ │ │ │ @ instruction: 0xf780122a │ │ │ │ - blls 0x3d3cc0 │ │ │ │ + blls 0x3d3d34 │ │ │ │ stcls 6, cr4, [sl], {34} @ 0x22 │ │ │ │ strtmi r9, [r9], -r1, lsl #6 │ │ │ │ ldrtmi r9, [r0], -r5, lsl #22 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf8cd9400 │ │ │ │ @ instruction: 0xf64fc008 │ │ │ │ - vqdmulh.s d19, d0, d1[7] │ │ │ │ + vmull.s8 , d0, d9 │ │ │ │ @ instruction: 0xf8cd0c0c │ │ │ │ @ instruction: 0xf792c00c │ │ │ │ - andlt pc, r6, r1, lsr #20 │ │ │ │ + andlt pc, r6, fp, asr sl @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd70 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec2be20 │ │ │ │ + bl 0xfec2bdac │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r6], r8 │ │ │ │ @ instruction: 0x460e461c │ │ │ │ @ instruction: 0xf77b4615 │ │ │ │ - @ instruction: 0xf642fbe5 │ │ │ │ + @ instruction: 0xf642fc1f │ │ │ │ vsubl.s8 , d16, d20 │ │ │ │ mulls r5, r7, r2 │ │ │ │ vtst.8 d22, d3, d1 │ │ │ │ @ instruction: 0xf7801218 │ │ │ │ - blls 0x3d3c54 │ │ │ │ + blls 0x3d3cc8 │ │ │ │ stcls 6, cr4, [sl], {34} @ 0x22 │ │ │ │ strtmi r9, [r9], -r1, lsl #6 │ │ │ │ ldrtmi r9, [r0], -r5, lsl #22 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf8cd9400 │ │ │ │ @ instruction: 0xf64fc008 │ │ │ │ - @ instruction: 0xf2c03cd1 │ │ │ │ + vqdmulh.s d19, d0, d1[7] │ │ │ │ @ instruction: 0xf8cd0c0c │ │ │ │ @ instruction: 0xf792c00c │ │ │ │ - andlt pc, r6, fp, ror #19 │ │ │ │ + andlt pc, r6, r5, lsr #20 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd70 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec2be8c │ │ │ │ + bl 0xfec2be18 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r6], r8 │ │ │ │ @ instruction: 0x460e461c │ │ │ │ @ instruction: 0xf77b4615 │ │ │ │ - @ instruction: 0xf642fbaf │ │ │ │ + @ instruction: 0xf642fbe9 │ │ │ │ vsubl.s8 , d16, d20 │ │ │ │ mulls r5, r7, r2 │ │ │ │ vtst.8 d22, d3, d1 │ │ │ │ @ instruction: 0xf780122a │ │ │ │ - blls 0x3d3be8 │ │ │ │ + blls 0x3d3c5c │ │ │ │ stcls 6, cr4, [sl], {34} @ 0x22 │ │ │ │ strtmi r9, [r9], -r1, lsl #6 │ │ │ │ ldrtmi r9, [r0], -r5, lsl #22 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf8cd9400 │ │ │ │ @ instruction: 0xf64fc008 │ │ │ │ - vmvn.i32 d20, #1535 @ 0x000005ff │ │ │ │ + @ instruction: 0xf2c03cd1 │ │ │ │ @ instruction: 0xf8cd0c0c │ │ │ │ @ instruction: 0xf792c00c │ │ │ │ - @ instruction: 0xb006f9b5 │ │ │ │ + andlt pc, r6, pc, ror #19 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd70 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec2bef8 │ │ │ │ + bl 0xfec2be84 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r6], r8 │ │ │ │ @ instruction: 0x460e461c │ │ │ │ @ instruction: 0xf77b4615 │ │ │ │ - @ instruction: 0xf642fb79 │ │ │ │ + @ instruction: 0xf642fbb3 │ │ │ │ vsubl.s8 , d16, d20 │ │ │ │ mulls r5, r7, r2 │ │ │ │ vtst.8 d22, d3, d1 │ │ │ │ @ instruction: 0xf7801218 │ │ │ │ - blls 0x3d3b7c │ │ │ │ + blls 0x3d3bf0 │ │ │ │ stcls 6, cr4, [sl], {34} @ 0x22 │ │ │ │ strtmi r9, [r9], -r1, lsl #6 │ │ │ │ ldrtmi r9, [r0], -r5, lsl #22 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf8cd9400 │ │ │ │ @ instruction: 0xf64fc008 │ │ │ │ - @ instruction: 0xf2c04c99 │ │ │ │ + vmvn.i32 d20, #1535 @ 0x000005ff │ │ │ │ @ instruction: 0xf8cd0c0c │ │ │ │ @ instruction: 0xf792c00c │ │ │ │ - andlt pc, r6, pc, ror r9 @ │ │ │ │ + @ instruction: 0xb006f9b9 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd70 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec2bf64 │ │ │ │ + bl 0xfec2bef0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r6], r8 │ │ │ │ @ instruction: 0x460e461c │ │ │ │ @ instruction: 0xf77b4615 │ │ │ │ - @ instruction: 0xf642fb43 │ │ │ │ + @ instruction: 0xf642fb7d │ │ │ │ vsubl.s8 , d16, d20 │ │ │ │ mulls r5, r7, r2 │ │ │ │ vtst.8 d22, d3, d1 │ │ │ │ @ instruction: 0xf780122a │ │ │ │ - blls 0x3d3b10 │ │ │ │ + blls 0x3d3b84 │ │ │ │ stcls 6, cr4, [sl], {34} @ 0x22 │ │ │ │ strtmi r9, [r9], -r1, lsl #6 │ │ │ │ ldrtmi r9, [r0], -r5, lsl #22 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf8cd9400 │ │ │ │ @ instruction: 0xf64fc008 │ │ │ │ - @ instruction: 0xf2c04cfd │ │ │ │ + @ instruction: 0xf2c04c99 │ │ │ │ @ instruction: 0xf8cd0c0c │ │ │ │ @ instruction: 0xf792c00c │ │ │ │ - andlt pc, r6, r9, asr #18 │ │ │ │ + andlt pc, r6, r3, lsl #19 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd70 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec2bfd0 │ │ │ │ + bl 0xfec2bf5c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r6], r8 │ │ │ │ @ instruction: 0x460e461c │ │ │ │ @ instruction: 0xf77b4615 │ │ │ │ - @ instruction: 0xf642fb0d │ │ │ │ + @ instruction: 0xf642fb47 │ │ │ │ vsubl.s8 , d16, d20 │ │ │ │ mulls r5, r7, r2 │ │ │ │ vtst.8 d22, d3, d1 │ │ │ │ @ instruction: 0xf7801218 │ │ │ │ - blls 0x3d3aa4 │ │ │ │ + blls 0x3d3b18 │ │ │ │ stcls 6, cr4, [sl], {34} @ 0x22 │ │ │ │ strtmi r9, [r9], -r1, lsl #6 │ │ │ │ ldrtmi r9, [r0], -r5, lsl #22 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf8cd9400 │ │ │ │ @ instruction: 0xf64fc008 │ │ │ │ - vqdmulh.s d21, d0, d1[4] │ │ │ │ + @ instruction: 0xf2c04cfd │ │ │ │ @ instruction: 0xf8cd0c0c │ │ │ │ @ instruction: 0xf792c00c │ │ │ │ - andlt pc, r6, r3, lsl r9 @ │ │ │ │ + andlt pc, r6, sp, asr #18 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd70 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec2c03c │ │ │ │ + bl 0xfec2bfc8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r6], r8 │ │ │ │ @ instruction: 0x460e461c │ │ │ │ @ instruction: 0xf77b4615 │ │ │ │ - @ instruction: 0xf642fad7 │ │ │ │ + @ instruction: 0xf642fb11 │ │ │ │ vsubl.s8 , d16, d20 │ │ │ │ mulls r5, r7, r2 │ │ │ │ vtst.8 d22, d3, d1 │ │ │ │ @ instruction: 0xf780122a │ │ │ │ - blls 0x3d3a38 │ │ │ │ + blls 0x3d3aac │ │ │ │ stcls 6, cr4, [sl], {34} @ 0x22 │ │ │ │ strtmi r9, [r9], -r1, lsl #6 │ │ │ │ ldrtmi r9, [r0], -r5, lsl #22 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf8cd9400 │ │ │ │ @ instruction: 0xf64fc008 │ │ │ │ - vqdmulh.s d21, d16, d1[1] │ │ │ │ + vqdmulh.s d21, d0, d1[4] │ │ │ │ @ instruction: 0xf8cd0c0c │ │ │ │ @ instruction: 0xf792c00c │ │ │ │ - ldrdlt pc, [r6], -sp │ │ │ │ + andlt pc, r6, r7, lsl r9 @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd70 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec2c0a8 │ │ │ │ + bl 0xfec2c034 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r6], r8 │ │ │ │ @ instruction: 0x460e461c │ │ │ │ @ instruction: 0xf77b4615 │ │ │ │ - @ instruction: 0xf642faa1 │ │ │ │ + @ instruction: 0xf642fadb │ │ │ │ vsubl.s8 , d16, d20 │ │ │ │ mulls r5, r7, r2 │ │ │ │ vtst.8 d22, d3, d1 │ │ │ │ @ instruction: 0xf7801218 │ │ │ │ - blls 0x3d39cc │ │ │ │ + blls 0x3d3a40 │ │ │ │ stcls 6, cr4, [sl], {34} @ 0x22 │ │ │ │ strtmi r9, [r9], -r1, lsl #6 │ │ │ │ ldrtmi r9, [r0], -r5, lsl #22 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf8cd9400 │ │ │ │ @ instruction: 0xf64fc008 │ │ │ │ - vmull.s8 q11, d0, d25 │ │ │ │ + vqdmulh.s d21, d16, d1[1] │ │ │ │ @ instruction: 0xf8cd0c0c │ │ │ │ @ instruction: 0xf792c00c │ │ │ │ - andlt pc, r6, r7, lsr #17 │ │ │ │ + andlt pc, r6, r1, ror #17 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd70 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec2c114 │ │ │ │ + bl 0xfec2c0a0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r6], r8 │ │ │ │ @ instruction: 0x460e461c │ │ │ │ @ instruction: 0xf77b4615 │ │ │ │ - @ instruction: 0xf642fa6b │ │ │ │ + @ instruction: 0xf642faa5 │ │ │ │ vsubl.s8 , d16, d20 │ │ │ │ mulls r5, r7, r2 │ │ │ │ vtst.8 d22, d3, d1 │ │ │ │ @ instruction: 0xf780122a │ │ │ │ - blls 0x3d3960 │ │ │ │ + blls 0x3d39d4 │ │ │ │ stcls 6, cr4, [sl], {34} @ 0x22 │ │ │ │ strtmi r9, [r9], -r1, lsl #6 │ │ │ │ ldrtmi r9, [r0], -r5, lsl #22 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf8cd9400 │ │ │ │ @ instruction: 0xf64fc008 │ │ │ │ - vmull.s8 q11, d16, d13 │ │ │ │ + vmull.s8 q11, d0, d25 │ │ │ │ @ instruction: 0xf8cd0c0c │ │ │ │ @ instruction: 0xf792c00c │ │ │ │ - andlt pc, r6, r1, ror r8 @ │ │ │ │ + andlt pc, r6, fp, lsr #17 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd70 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec2c180 │ │ │ │ + bl 0xfec2c10c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r6], r8 │ │ │ │ @ instruction: 0x460e461c │ │ │ │ @ instruction: 0xf77b4615 │ │ │ │ - @ instruction: 0xf642fa35 │ │ │ │ + @ instruction: 0xf642fa6f │ │ │ │ vsubl.s8 , d16, d20 │ │ │ │ mulls r5, r7, r2 │ │ │ │ vtst.8 d22, d3, d1 │ │ │ │ @ instruction: 0xf7801218 │ │ │ │ - blls 0x3d38f4 │ │ │ │ + blls 0x3d3968 │ │ │ │ stcls 6, cr4, [sl], {34} @ 0x22 │ │ │ │ strtmi r9, [r9], -r1, lsl #6 │ │ │ │ ldrtmi r9, [r0], -r5, lsl #22 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf8cd9400 │ │ │ │ @ instruction: 0xf64fc008 │ │ │ │ - @ instruction: 0xf2c06cf1 │ │ │ │ + vmull.s8 q11, d16, d13 │ │ │ │ @ instruction: 0xf8cd0c0c │ │ │ │ @ instruction: 0xf792c00c │ │ │ │ - andlt pc, r6, fp, lsr r8 @ │ │ │ │ + andlt pc, r6, r5, ror r8 @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd70 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec2c1ec │ │ │ │ + bl 0xfec2c178 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r6], r8 │ │ │ │ @ instruction: 0x460e461c │ │ │ │ @ instruction: 0xf77b4615 │ │ │ │ - @ instruction: 0xf642f9ff │ │ │ │ + @ instruction: 0xf642fa39 │ │ │ │ vsubl.s8 , d16, d20 │ │ │ │ mulls r5, r7, r2 │ │ │ │ vtst.8 d22, d3, d1 │ │ │ │ @ instruction: 0xf780122a │ │ │ │ - blls 0x3d3888 │ │ │ │ + blls 0x3d38fc │ │ │ │ stcls 6, cr4, [sl], {34} @ 0x22 │ │ │ │ strtmi r9, [r9], -r1, lsl #6 │ │ │ │ ldrtmi r9, [r0], -r5, lsl #22 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf8cd9400 │ │ │ │ @ instruction: 0xf64fc008 │ │ │ │ - vmov.i32 , #1535 @ 0x000005ff │ │ │ │ + @ instruction: 0xf2c06cf1 │ │ │ │ @ instruction: 0xf8cd0c0c │ │ │ │ @ instruction: 0xf792c00c │ │ │ │ - andlt pc, r6, r5, lsl #16 │ │ │ │ + andlt pc, r6, pc, lsr r8 @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd70 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec2c258 │ │ │ │ + bl 0xfec2c1e4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r6], r8 │ │ │ │ @ instruction: 0x460e461c │ │ │ │ @ instruction: 0xf77b4615 │ │ │ │ - @ instruction: 0xf642f9c9 │ │ │ │ + @ instruction: 0xf642fa03 │ │ │ │ vsubl.s8 , d16, d20 │ │ │ │ mulls r5, r7, r2 │ │ │ │ vtst.8 d22, d3, d1 │ │ │ │ @ instruction: 0xf7801218 │ │ │ │ - blls 0x3d381c │ │ │ │ + blls 0x3d3890 │ │ │ │ stcls 6, cr4, [sl], {34} @ 0x22 │ │ │ │ strtmi r9, [r9], -r1, lsl #6 │ │ │ │ ldrtmi r9, [r0], -r5, lsl #22 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf8cd9400 │ │ │ │ @ instruction: 0xf64fc008 │ │ │ │ - @ instruction: 0xf2c07cb9 │ │ │ │ + vmov.i32 , #1535 @ 0x000005ff │ │ │ │ @ instruction: 0xf8cd0c0c │ │ │ │ - @ instruction: 0xf791c00c │ │ │ │ - andlt pc, r6, pc, asr #31 │ │ │ │ + @ instruction: 0xf792c00c │ │ │ │ + andlt pc, r6, r9, lsl #16 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd70 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec2c2c4 │ │ │ │ + bl 0xfec2c250 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r6], r8 │ │ │ │ @ instruction: 0x460e461c │ │ │ │ @ instruction: 0xf77b4615 │ │ │ │ - @ instruction: 0xf642f993 │ │ │ │ + @ instruction: 0xf642f9cd │ │ │ │ vsubl.s8 , d16, d20 │ │ │ │ mulls r5, r7, r2 │ │ │ │ vtst.8 d22, d3, d1 │ │ │ │ @ instruction: 0xf780122a │ │ │ │ - blls 0x3d37b0 │ │ │ │ + blls 0x3d3824 │ │ │ │ stcls 6, cr4, [sl], {34} @ 0x22 │ │ │ │ strtmi r9, [r9], -r1, lsl #6 │ │ │ │ ldrtmi r9, [r0], -r5, lsl #22 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf8cd9400 │ │ │ │ - vhadd.s8 d28, d0, d8 │ │ │ │ - vmov.i32 d16, #3583 @ 0x00000dff │ │ │ │ - @ instruction: 0xf8cd0c0d │ │ │ │ + @ instruction: 0xf64fc008 │ │ │ │ + @ instruction: 0xf2c07cb9 │ │ │ │ + @ instruction: 0xf8cd0c0c │ │ │ │ @ instruction: 0xf791c00c │ │ │ │ - mullt r6, r9, pc @ │ │ │ │ + ldrdlt pc, [r6], -r3 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd70 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec2c330 │ │ │ │ + bl 0xfec2c2bc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r6], r8 │ │ │ │ @ instruction: 0x460e461c │ │ │ │ @ instruction: 0xf77b4615 │ │ │ │ - @ instruction: 0xf642f95d │ │ │ │ + @ instruction: 0xf642f997 │ │ │ │ vsubl.s8 , d16, d20 │ │ │ │ mulls r5, r7, r2 │ │ │ │ vtst.8 d22, d3, d1 │ │ │ │ @ instruction: 0xf7801218 │ │ │ │ - blls 0x3d3744 │ │ │ │ + blls 0x3d37b8 │ │ │ │ stcls 6, cr4, [sl], {34} @ 0x22 │ │ │ │ strtmi r9, [r9], -r1, lsl #6 │ │ │ │ ldrtmi r9, [r0], -r5, lsl #22 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf8cd9400 │ │ │ │ vhadd.s8 d28, d0, d8 │ │ │ │ - vmull.s8 q8, d16, d1 │ │ │ │ + vmov.i32 d16, #3583 @ 0x00000dff │ │ │ │ @ instruction: 0xf8cd0c0d │ │ │ │ @ instruction: 0xf791c00c │ │ │ │ - andlt pc, r6, r3, ror #30 │ │ │ │ + mullt r6, sp, pc @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd70 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec2c39c │ │ │ │ + bl 0xfec2c328 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r6], r8 │ │ │ │ @ instruction: 0x460e461c │ │ │ │ @ instruction: 0xf77b4615 │ │ │ │ - @ instruction: 0xf642f927 │ │ │ │ + @ instruction: 0xf642f961 │ │ │ │ vsubl.s8 , d16, d20 │ │ │ │ mulls r5, r7, r2 │ │ │ │ vtst.8 d22, d3, d1 │ │ │ │ @ instruction: 0xf780122a │ │ │ │ - blls 0x3d36d8 │ │ │ │ + blls 0x3d374c │ │ │ │ stcls 6, cr4, [sl], {34} @ 0x22 │ │ │ │ strtmi r9, [r9], -r1, lsl #6 │ │ │ │ ldrtmi r9, [r0], -r5, lsl #22 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf8cd9400 │ │ │ │ vhadd.s8 d28, d0, d8 │ │ │ │ - vqdmulh.s d16, d16, d1[5] │ │ │ │ + vmull.s8 q8, d16, d1 │ │ │ │ @ instruction: 0xf8cd0c0d │ │ │ │ @ instruction: 0xf791c00c │ │ │ │ - andlt pc, r6, sp, lsr #30 │ │ │ │ + andlt pc, r6, r7, ror #30 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd70 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec2c408 │ │ │ │ + bl 0xfec2c394 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r6], r8 │ │ │ │ @ instruction: 0x460e461c │ │ │ │ @ instruction: 0xf77b4615 │ │ │ │ - @ instruction: 0xf642f8f1 │ │ │ │ + @ instruction: 0xf642f92b │ │ │ │ vsubl.s8 , d16, d20 │ │ │ │ mulls r5, r7, r2 │ │ │ │ vtst.8 d22, d3, d1 │ │ │ │ @ instruction: 0xf7801218 │ │ │ │ - blls 0x3d366c │ │ │ │ + blls 0x3d36e0 │ │ │ │ stcls 6, cr4, [sl], {34} @ 0x22 │ │ │ │ strtmi r9, [r9], -r1, lsl #6 │ │ │ │ ldrtmi r9, [r0], -r5, lsl #22 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf8cd9400 │ │ │ │ vhadd.s8 d28, d0, d8 │ │ │ │ - vqdmulh.s d17, d0, d1[2] │ │ │ │ + vqdmulh.s d16, d16, d1[5] │ │ │ │ @ instruction: 0xf8cd0c0d │ │ │ │ @ instruction: 0xf791c00c │ │ │ │ - strdlt pc, [r6], -r7 │ │ │ │ + andlt pc, r6, r1, lsr pc @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd70 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec2c474 │ │ │ │ + bl 0xfec2c400 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r6], r8 │ │ │ │ @ instruction: 0x460e461c │ │ │ │ @ instruction: 0xf77b4615 │ │ │ │ - @ instruction: 0xf642f8bb │ │ │ │ + @ instruction: 0xf642f8f5 │ │ │ │ vsubl.s8 , d16, d20 │ │ │ │ mulls r5, r7, r2 │ │ │ │ vtst.8 d22, d3, d1 │ │ │ │ @ instruction: 0xf780122a │ │ │ │ - blls 0x3d3600 │ │ │ │ + blls 0x3d3674 │ │ │ │ stcls 6, cr4, [sl], {34} @ 0x22 │ │ │ │ strtmi r9, [r9], -r1, lsl #6 │ │ │ │ ldrtmi r9, [r0], -r5, lsl #22 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf8cd9400 │ │ │ │ vhadd.s8 d28, d0, d8 │ │ │ │ - vmull.s8 , d16, d29 │ │ │ │ + vqdmulh.s d17, d0, d1[2] │ │ │ │ @ instruction: 0xf8cd0c0d │ │ │ │ @ instruction: 0xf791c00c │ │ │ │ - andlt pc, r6, r1, asr #29 │ │ │ │ + strdlt pc, [r6], -fp │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd70 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec2c4e0 │ │ │ │ + bl 0xfec2c46c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r6], r8 │ │ │ │ @ instruction: 0x460e461c │ │ │ │ @ instruction: 0xf77b4615 │ │ │ │ - @ instruction: 0xf642f885 │ │ │ │ + @ instruction: 0xf642f8bf │ │ │ │ vsubl.s8 , d16, d20 │ │ │ │ mulls r5, r7, r2 │ │ │ │ vtst.8 d22, d3, d1 │ │ │ │ @ instruction: 0xf7801218 │ │ │ │ - blls 0x3d3594 │ │ │ │ + blls 0x3d3608 │ │ │ │ stcls 6, cr4, [sl], {34} @ 0x22 │ │ │ │ strtmi r9, [r9], -r1, lsl #6 │ │ │ │ ldrtmi r9, [r0], -r5, lsl #22 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf8cd9400 │ │ │ │ vhadd.s8 d28, d0, d8 │ │ │ │ - vmov.i32 d18, #511 @ 0x000001ff │ │ │ │ + vmull.s8 , d16, d29 │ │ │ │ @ instruction: 0xf8cd0c0d │ │ │ │ @ instruction: 0xf791c00c │ │ │ │ - andlt pc, r6, fp, lsl #29 │ │ │ │ + andlt pc, r6, r5, asr #29 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd70 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec2c54c │ │ │ │ + bl 0xfec2c4d8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r6], r8 │ │ │ │ @ instruction: 0x460e461c │ │ │ │ @ instruction: 0xf77b4615 │ │ │ │ - @ instruction: 0xf642f84f │ │ │ │ + @ instruction: 0xf642f889 │ │ │ │ vsubl.s8 , d16, d20 │ │ │ │ mulls r5, r7, r2 │ │ │ │ vtst.8 d22, d3, d1 │ │ │ │ @ instruction: 0xf780122a │ │ │ │ - blls 0x3d3528 │ │ │ │ + blls 0x3d359c │ │ │ │ stcls 6, cr4, [sl], {34} @ 0x22 │ │ │ │ strtmi r9, [r9], -r1, lsl #6 │ │ │ │ ldrtmi r9, [r0], -r5, lsl #22 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf8cd9400 │ │ │ │ vhadd.s8 d28, d0, d8 │ │ │ │ - vmvn.i32 q9, #1535 @ 0x000005ff │ │ │ │ + vmov.i32 d18, #511 @ 0x000001ff │ │ │ │ @ instruction: 0xf8cd0c0d │ │ │ │ @ instruction: 0xf791c00c │ │ │ │ - andlt pc, r6, r5, asr lr @ │ │ │ │ + andlt pc, r6, pc, lsl #29 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd70 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec2c5b8 │ │ │ │ + bl 0xfec2c544 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r6], r8 │ │ │ │ @ instruction: 0x460e461c │ │ │ │ @ instruction: 0xf77b4615 │ │ │ │ - @ instruction: 0xf642f819 │ │ │ │ + @ instruction: 0xf642f853 │ │ │ │ vsubl.s8 , d16, d20 │ │ │ │ mulls r5, r7, r2 │ │ │ │ vtst.8 d22, d3, d1 │ │ │ │ @ instruction: 0xf7801218 │ │ │ │ - blls 0x3d34bc │ │ │ │ + blls 0x3d3530 │ │ │ │ stcls 6, cr4, [sl], {34} @ 0x22 │ │ │ │ strtmi r9, [r9], -r1, lsl #6 │ │ │ │ ldrtmi r9, [r0], -r5, lsl #22 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf8cd9400 │ │ │ │ vhadd.s8 d28, d0, d8 │ │ │ │ - @ instruction: 0xf2c02cd9 │ │ │ │ + vmvn.i32 q9, #1535 @ 0x000005ff │ │ │ │ @ instruction: 0xf8cd0c0d │ │ │ │ @ instruction: 0xf791c00c │ │ │ │ - andlt pc, r6, pc, lsl lr @ │ │ │ │ + andlt pc, r6, r9, asr lr @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd70 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec2c624 │ │ │ │ + bl 0xfec2c5b0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r6], r8 │ │ │ │ @ instruction: 0x460e461c │ │ │ │ - @ instruction: 0xf77a4615 │ │ │ │ - @ instruction: 0xf642ffe3 │ │ │ │ + @ instruction: 0xf77b4615 │ │ │ │ + @ instruction: 0xf642f81d │ │ │ │ vsubl.s8 , d16, d20 │ │ │ │ mulls r5, r7, r2 │ │ │ │ vtst.8 d22, d3, d1 │ │ │ │ @ instruction: 0xf780122a │ │ │ │ - blls 0x3d3450 │ │ │ │ + blls 0x3d34c4 │ │ │ │ stcls 6, cr4, [sl], {34} @ 0x22 │ │ │ │ strtmi r9, [r9], -r1, lsl #6 │ │ │ │ ldrtmi r9, [r0], -r5, lsl #22 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf8cd9400 │ │ │ │ vhadd.s8 d28, d0, d8 │ │ │ │ - vmvn.i32 d19, #3583 @ 0x00000dff │ │ │ │ + @ instruction: 0xf2c02cd9 │ │ │ │ @ instruction: 0xf8cd0c0d │ │ │ │ @ instruction: 0xf791c00c │ │ │ │ - andlt pc, r6, r9, ror #27 │ │ │ │ + andlt pc, r6, r3, lsr #28 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd70 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec2c690 │ │ │ │ + bl 0xfec2c61c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r6], r8 │ │ │ │ @ instruction: 0x460e461c │ │ │ │ @ instruction: 0xf77a4615 │ │ │ │ - @ instruction: 0xf642ffad │ │ │ │ + @ instruction: 0xf642ffe7 │ │ │ │ vsubl.s8 , d16, d20 │ │ │ │ mulls r5, r7, r2 │ │ │ │ vtst.8 d22, d3, d1 │ │ │ │ - @ instruction: 0xf77f1218 │ │ │ │ - blls 0x3d53e4 │ │ │ │ + @ instruction: 0xf7801218 │ │ │ │ + blls 0x3d3458 │ │ │ │ stcls 6, cr4, [sl], {34} @ 0x22 │ │ │ │ strtmi r9, [r9], -r1, lsl #6 │ │ │ │ ldrtmi r9, [r0], -r5, lsl #22 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf8cd9400 │ │ │ │ vhadd.s8 d28, d0, d8 │ │ │ │ - vmull.s8 , d16, d17 │ │ │ │ + vmvn.i32 d19, #3583 @ 0x00000dff │ │ │ │ @ instruction: 0xf8cd0c0d │ │ │ │ @ instruction: 0xf791c00c │ │ │ │ - @ instruction: 0xb006fdb3 │ │ │ │ + andlt pc, r6, sp, ror #27 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd70 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec2c6fc │ │ │ │ + bl 0xfec2c688 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r6], r8 │ │ │ │ @ instruction: 0x460e461c │ │ │ │ @ instruction: 0xf77a4615 │ │ │ │ - @ instruction: 0xf642ff77 │ │ │ │ + @ instruction: 0xf642ffb1 │ │ │ │ vsubl.s8 , d16, d20 │ │ │ │ mulls r5, r7, r2 │ │ │ │ vtst.8 d22, d3, d1 │ │ │ │ @ instruction: 0xf77f122a │ │ │ │ - blls 0x3d5378 │ │ │ │ + blls 0x3d53ec │ │ │ │ stcls 6, cr4, [sl], {34} @ 0x22 │ │ │ │ strtmi r9, [r9], -r1, lsl #6 │ │ │ │ ldrtmi r9, [r0], -r5, lsl #22 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf8cd9400 │ │ │ │ vhadd.s8 d28, d0, d8 │ │ │ │ - vmull.s8 q10, d0, d5 │ │ │ │ + vmull.s8 , d16, d17 │ │ │ │ @ instruction: 0xf8cd0c0d │ │ │ │ @ instruction: 0xf791c00c │ │ │ │ - andlt pc, r6, sp, ror sp @ │ │ │ │ + @ instruction: 0xb006fdb7 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd70 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec2c768 │ │ │ │ + bl 0xfec2c6f4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r6], r8 │ │ │ │ @ instruction: 0x460e461c │ │ │ │ @ instruction: 0xf77a4615 │ │ │ │ - @ instruction: 0xf642ff41 │ │ │ │ + @ instruction: 0xf642ff7b │ │ │ │ vsubl.s8 , d16, d20 │ │ │ │ mulls r5, r7, r2 │ │ │ │ vtst.8 d22, d3, d1 │ │ │ │ @ instruction: 0xf77f1218 │ │ │ │ - blls 0x3d530c │ │ │ │ + blls 0x3d5380 │ │ │ │ stcls 6, cr4, [sl], {34} @ 0x22 │ │ │ │ strtmi r9, [r9], -r1, lsl #6 │ │ │ │ ldrtmi r9, [r0], -r5, lsl #22 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf8cd9400 │ │ │ │ vhadd.s8 d28, d0, d8 │ │ │ │ - vqdmulh.s d20, d0, d1[6] │ │ │ │ + vmull.s8 q10, d0, d5 │ │ │ │ @ instruction: 0xf8cd0c0d │ │ │ │ @ instruction: 0xf791c00c │ │ │ │ - andlt pc, r6, r7, asr #26 │ │ │ │ + andlt pc, r6, r1, lsl #27 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd70 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec2c7d4 │ │ │ │ + bl 0xfec2c760 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r6], r8 │ │ │ │ @ instruction: 0x460e461c │ │ │ │ @ instruction: 0xf77a4615 │ │ │ │ - @ instruction: 0xf642ff0b │ │ │ │ + @ instruction: 0xf642ff45 │ │ │ │ vsubl.s8 , d16, d20 │ │ │ │ mulls r5, r7, r2 │ │ │ │ vtst.8 d22, d3, d1 │ │ │ │ @ instruction: 0xf77f122a │ │ │ │ - blls 0x3d52a0 │ │ │ │ + blls 0x3d5314 │ │ │ │ stcls 6, cr4, [sl], {34} @ 0x22 │ │ │ │ strtmi r9, [r9], -r1, lsl #6 │ │ │ │ ldrtmi r9, [r0], -r5, lsl #22 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf8cd9400 │ │ │ │ vhadd.s8 d28, d0, d8 │ │ │ │ - vqdmulh.s d20, d16, d1[3] │ │ │ │ + vqdmulh.s d20, d0, d1[6] │ │ │ │ @ instruction: 0xf8cd0c0d │ │ │ │ @ instruction: 0xf791c00c │ │ │ │ - andlt pc, r6, r1, lsl sp @ │ │ │ │ + andlt pc, r6, fp, asr #26 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd70 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec2c840 │ │ │ │ + bl 0xfec2c7cc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r6], r8 │ │ │ │ @ instruction: 0x460e461c │ │ │ │ @ instruction: 0xf77a4615 │ │ │ │ - @ instruction: 0xf642fed5 │ │ │ │ + @ instruction: 0xf642ff0f │ │ │ │ vsubl.s8 , d16, d20 │ │ │ │ mulls r5, r7, r2 │ │ │ │ vtst.8 d22, d3, d1 │ │ │ │ @ instruction: 0xf77f1218 │ │ │ │ - blls 0x3d5234 │ │ │ │ + blls 0x3d52a8 │ │ │ │ stcls 6, cr4, [sl], {34} @ 0x22 │ │ │ │ strtmi r9, [r9], -r1, lsl #6 │ │ │ │ ldrtmi r9, [r0], -r5, lsl #22 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf8cd9400 │ │ │ │ vhadd.s8 d28, d0, d8 │ │ │ │ - vmvn.i32 d21, #511 @ 0x000001ff │ │ │ │ + vqdmulh.s d20, d16, d1[3] │ │ │ │ @ instruction: 0xf8cd0c0d │ │ │ │ @ instruction: 0xf791c00c │ │ │ │ - ldrdlt pc, [r6], -fp │ │ │ │ + andlt pc, r6, r5, lsl sp @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd70 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec2c8ac │ │ │ │ + bl 0xfec2c838 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r6], r8 │ │ │ │ @ instruction: 0x460e461c │ │ │ │ @ instruction: 0xf77a4615 │ │ │ │ - @ instruction: 0xf642fe9f │ │ │ │ + @ instruction: 0xf642fed9 │ │ │ │ vsubl.s8 , d16, d20 │ │ │ │ mulls r5, r7, r2 │ │ │ │ vtst.8 d22, d3, d1 │ │ │ │ @ instruction: 0xf77f122a │ │ │ │ - blls 0x3d51c8 │ │ │ │ + blls 0x3d523c │ │ │ │ stcls 6, cr4, [sl], {34} @ 0x22 │ │ │ │ strtmi r9, [r9], -r1, lsl #6 │ │ │ │ ldrtmi r9, [r0], -r5, lsl #22 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf8cd9400 │ │ │ │ vhadd.s8 d28, d0, d8 │ │ │ │ - @ instruction: 0xf2c05c95 │ │ │ │ + vmvn.i32 d21, #511 @ 0x000001ff │ │ │ │ @ instruction: 0xf8cd0c0d │ │ │ │ @ instruction: 0xf791c00c │ │ │ │ - andlt pc, r6, r5, lsr #25 │ │ │ │ + ldrdlt pc, [r6], -pc @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd70 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec2c918 │ │ │ │ + bl 0xfec2c8a4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r7], r0 @ │ │ │ │ strmi r4, [pc], -r4, lsl #12 │ │ │ │ vmin.s8 d20, d3, d6 │ │ │ │ vrhadd.s8 d17, d3, d26 │ │ │ │ movwls r1, #21016 @ 0x5218 │ │ │ │ svclt 0x00082801 │ │ │ │ andls r4, r4, #10485760 @ 0xa00000 │ │ │ │ - mcr2 7, 3, pc, cr0, cr10, {3} @ │ │ │ │ + mrc2 7, 4, pc, cr10, cr10, {3} │ │ │ │ @ instruction: 0x11a4f642 │ │ │ │ orrscs pc, r7, r0, asr #5 │ │ │ │ strmi r9, [r5], -r4, lsl #20 │ │ │ │ @ instruction: 0xf77f6809 │ │ │ │ - @ instruction: 0xf64cfe7f │ │ │ │ - vmov.i32 d23, #255 @ 0x000000ff │ │ │ │ - blls 0x3d8824 │ │ │ │ + @ instruction: 0xf64cfeb9 │ │ │ │ + @ instruction: 0xf2c06c90 │ │ │ │ + blls 0x3d87b0 │ │ │ │ vstmiaeq r4, {d14-d19} │ │ │ │ strtmi r9, [sl], -r0, lsl #6 │ │ │ │ ldrtmi r9, [r1], -r5, lsl #22 │ │ │ │ @ instruction: 0xf8dc4638 │ │ │ │ strls r4, [r2], #-132 @ 0xffffff7c │ │ │ │ strls r2, [r1], #-1024 @ 0xfffffc00 │ │ │ │ - stc2l 7, cr15, [r6], #-580 @ 0xfffffdbc │ │ │ │ + stc2 7, cr15, [r0], #580 @ 0x244 │ │ │ │ andcs fp, r0, r7 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec2c990 │ │ │ │ + bl 0xfec2c91c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r7], r0 @ │ │ │ │ strmi r4, [pc], -r4, lsl #12 │ │ │ │ vmin.s8 d20, d3, d6 │ │ │ │ vrhadd.s8 d17, d3, d26 │ │ │ │ movwls r1, #21016 @ 0x5218 │ │ │ │ svclt 0x00082801 │ │ │ │ andls r4, r4, #10485760 @ 0xa00000 │ │ │ │ - mcr2 7, 1, pc, cr4, cr10, {3} @ │ │ │ │ + mrc2 7, 2, pc, cr14, cr10, {3} │ │ │ │ @ instruction: 0x11a4f642 │ │ │ │ orrscs pc, r7, r0, asr #5 │ │ │ │ strmi r9, [r5], -r4, lsl #20 │ │ │ │ @ instruction: 0xf77f6809 │ │ │ │ - @ instruction: 0xf64cfe43 │ │ │ │ - vmov.i32 d23, #255 @ 0x000000ff │ │ │ │ - blls 0x3d889c │ │ │ │ + @ instruction: 0xf64cfe7d │ │ │ │ + @ instruction: 0xf2c06c90 │ │ │ │ + blls 0x3d8828 │ │ │ │ vstmiaeq r4, {d14-d19} │ │ │ │ strtmi r9, [sl], -r0, lsl #6 │ │ │ │ ldrtmi r9, [r1], -r5, lsl #22 │ │ │ │ @ instruction: 0xf8dc4638 │ │ │ │ strls r4, [r2], #-148 @ 0xffffff6c │ │ │ │ strls r2, [r1], #-1024 @ 0xfffffc00 │ │ │ │ - stc2 7, cr15, [sl], #-580 @ 0xfffffdbc │ │ │ │ + stc2l 7, cr15, [r4], #-580 @ 0xfffffdbc │ │ │ │ andcs fp, r0, r7 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec2ca08 │ │ │ │ + bl 0xfec2c994 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r7], r0 @ │ │ │ │ strmi r4, [pc], -r4, lsl #12 │ │ │ │ vmin.s8 d20, d3, d6 │ │ │ │ vrhadd.s8 d17, d3, d26 │ │ │ │ movwls r1, #21016 @ 0x5218 │ │ │ │ svclt 0x00082801 │ │ │ │ andls r4, r4, #10485760 @ 0xa00000 │ │ │ │ - stc2l 7, cr15, [r8, #488]! @ 0x1e8 │ │ │ │ + mcr2 7, 1, pc, cr2, cr10, {3} @ │ │ │ │ @ instruction: 0x11a4f642 │ │ │ │ orrscs pc, r7, r0, asr #5 │ │ │ │ strmi r9, [r5], -r4, lsl #20 │ │ │ │ @ instruction: 0xf77f6809 │ │ │ │ - @ instruction: 0xf64cfe07 │ │ │ │ - vmov.i32 d23, #255 @ 0x000000ff │ │ │ │ - blls 0x3d8914 │ │ │ │ + @ instruction: 0xf64cfe41 │ │ │ │ + @ instruction: 0xf2c06c90 │ │ │ │ + blls 0x3d88a0 │ │ │ │ vstmiaeq r4, {d14-d19} │ │ │ │ strtmi r9, [sl], -r0, lsl #6 │ │ │ │ ldrtmi r9, [r1], -r5, lsl #22 │ │ │ │ @ instruction: 0xf8dc4638 │ │ │ │ strls r4, [r2], #-164 @ 0xffffff5c │ │ │ │ strls r2, [r1], #-1024 @ 0xfffffc00 │ │ │ │ - blx 0xffc936aa │ │ │ │ + stc2 7, cr15, [r8], #-580 @ 0xfffffdbc │ │ │ │ andcs fp, r0, r7 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec2ca80 │ │ │ │ + bl 0xfec2ca0c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r7], r0 @ │ │ │ │ strmi r4, [pc], -r4, lsl #12 │ │ │ │ vmin.s8 d20, d3, d6 │ │ │ │ vrhadd.s8 d17, d3, d26 │ │ │ │ movwls r1, #21016 @ 0x5218 │ │ │ │ svclt 0x00082801 │ │ │ │ andls r4, r4, #10485760 @ 0xa00000 │ │ │ │ - stc2 7, cr15, [ip, #488]! @ 0x1e8 │ │ │ │ + stc2l 7, cr15, [r6, #488]! @ 0x1e8 │ │ │ │ @ instruction: 0x11a4f642 │ │ │ │ orrscs pc, r7, r0, asr #5 │ │ │ │ strmi r9, [r5], -r4, lsl #20 │ │ │ │ @ instruction: 0xf77f6809 │ │ │ │ - @ instruction: 0xf64cfdcb │ │ │ │ - vmov.i32 d23, #255 @ 0x000000ff │ │ │ │ - blls 0x3d898c │ │ │ │ + @ instruction: 0xf64cfe05 │ │ │ │ + @ instruction: 0xf2c06c90 │ │ │ │ + blls 0x3d8918 │ │ │ │ vstmiaeq r4, {d14-d19} │ │ │ │ strtmi r9, [sl], -r0, lsl #6 │ │ │ │ ldrtmi r9, [r1], -r5, lsl #22 │ │ │ │ @ instruction: 0xf8dc4638 │ │ │ │ strls r4, [r2], #-180 @ 0xffffff4c │ │ │ │ strls r2, [r1], #-1024 @ 0xfffffc00 │ │ │ │ - blx 0xfed93722 │ │ │ │ + blx 0xffc136ae │ │ │ │ andcs fp, r0, r7 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec2caf8 │ │ │ │ + bl 0xfec2ca84 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r7], r0 @ │ │ │ │ strmi r4, [pc], -r4, lsl #12 │ │ │ │ vmin.s8 d20, d3, d6 │ │ │ │ vrhadd.s8 d17, d3, d26 │ │ │ │ movwls r1, #21016 @ 0x5218 │ │ │ │ svclt 0x00082801 │ │ │ │ andls r4, r4, #10485760 @ 0xa00000 │ │ │ │ - ldc2l 7, cr15, [r0, #-488]! @ 0xfffffe18 │ │ │ │ + stc2 7, cr15, [sl, #488]! @ 0x1e8 │ │ │ │ @ instruction: 0x11a4f642 │ │ │ │ orrscs pc, r7, r0, asr #5 │ │ │ │ strmi r9, [r5], -r4, lsl #20 │ │ │ │ @ instruction: 0xf77f6809 │ │ │ │ - @ instruction: 0xf64cfd8f │ │ │ │ - vmov.i32 d23, #255 @ 0x000000ff │ │ │ │ - blls 0x3d8a04 │ │ │ │ + @ instruction: 0xf64cfdc9 │ │ │ │ + @ instruction: 0xf2c06c90 │ │ │ │ + blls 0x3d8990 │ │ │ │ vstmiaeq r4, {d14-d19} │ │ │ │ strtmi r9, [sl], -r0, lsl #6 │ │ │ │ ldrtmi r9, [r1], -r5, lsl #22 │ │ │ │ @ instruction: 0xf8dc4638 │ │ │ │ strls r4, [r2], #-196 @ 0xffffff3c │ │ │ │ strls r2, [r1], #-1024 @ 0xfffffc00 │ │ │ │ - blx 0x1e9379a │ │ │ │ + blx 0xfed13726 │ │ │ │ andcs fp, r0, r7 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec2cb70 │ │ │ │ + bl 0xfec2cafc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r7], r0 @ │ │ │ │ strmi r4, [pc], -r4, lsl #12 │ │ │ │ vmin.s8 d20, d3, d6 │ │ │ │ vrhadd.s8 d17, d3, d26 │ │ │ │ movwls r1, #21016 @ 0x5218 │ │ │ │ svclt 0x00082801 │ │ │ │ andls r4, r4, #10485760 @ 0xa00000 │ │ │ │ - ldc2 7, cr15, [r4, #-488]! @ 0xfffffe18 │ │ │ │ + stc2l 7, cr15, [lr, #-488]! @ 0xfffffe18 │ │ │ │ @ instruction: 0x11a4f642 │ │ │ │ orrscs pc, r7, r0, asr #5 │ │ │ │ strmi r9, [r5], -r4, lsl #20 │ │ │ │ @ instruction: 0xf77f6809 │ │ │ │ - @ instruction: 0xf64cfd53 │ │ │ │ - vmov.i32 d23, #255 @ 0x000000ff │ │ │ │ - blls 0x3d8a7c │ │ │ │ + @ instruction: 0xf64cfd8d │ │ │ │ + @ instruction: 0xf2c06c90 │ │ │ │ + blls 0x3d8a08 │ │ │ │ vstmiaeq r4, {d14-d19} │ │ │ │ strtmi r9, [sl], -r0, lsl #6 │ │ │ │ ldrtmi r9, [r1], -r5, lsl #22 │ │ │ │ @ instruction: 0xf8dc4638 │ │ │ │ strls r4, [r2], #-212 @ 0xffffff2c │ │ │ │ strls r2, [r1], #-1024 @ 0xfffffc00 │ │ │ │ - blx 0xf93812 │ │ │ │ + blx 0x1e1379e │ │ │ │ andcs fp, r0, r7 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec2cbe8 │ │ │ │ + bl 0xfec2cb74 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r7], r0 @ │ │ │ │ strmi r4, [pc], -r4, lsl #12 │ │ │ │ vmin.s8 d20, d3, d6 │ │ │ │ vrhadd.s8 d17, d3, d26 │ │ │ │ movwls r1, #21016 @ 0x5218 │ │ │ │ svclt 0x00082801 │ │ │ │ andls r4, r4, #10485760 @ 0xa00000 │ │ │ │ - ldc2l 7, cr15, [r8], #488 @ 0x1e8 │ │ │ │ + ldc2 7, cr15, [r2, #-488]! @ 0xfffffe18 │ │ │ │ @ instruction: 0x11a4f642 │ │ │ │ orrscs pc, r7, r0, asr #5 │ │ │ │ strmi r9, [r5], -r4, lsl #20 │ │ │ │ @ instruction: 0xf77f6809 │ │ │ │ - @ instruction: 0xf64cfd17 │ │ │ │ - vmov.i32 d23, #255 @ 0x000000ff │ │ │ │ - blls 0x3d8af4 │ │ │ │ + @ instruction: 0xf64cfd51 │ │ │ │ + @ instruction: 0xf2c06c90 │ │ │ │ + blls 0x3d8a80 │ │ │ │ vstmiaeq r4, {d14-d19} │ │ │ │ strtmi r9, [sl], -r0, lsl #6 │ │ │ │ ldrtmi r9, [r1], -r5, lsl #22 │ │ │ │ @ instruction: 0xf8dc4638 │ │ │ │ strls r4, [r2], #-228 @ 0xffffff1c │ │ │ │ strls r2, [r1], #-1024 @ 0xfffffc00 │ │ │ │ - blx 0x93888 │ │ │ │ + blx 0xf13816 │ │ │ │ andcs fp, r0, r7 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec2cc60 │ │ │ │ + bl 0xfec2cbec │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r7], r0 @ │ │ │ │ strmi r4, [pc], -r4, lsl #12 │ │ │ │ vmin.s8 d20, d3, d6 │ │ │ │ vrhadd.s8 d17, d3, d26 │ │ │ │ movwls r1, #21016 @ 0x5218 │ │ │ │ svclt 0x00082801 │ │ │ │ andls r4, r4, #10485760 @ 0xa00000 │ │ │ │ - ldc2 7, cr15, [ip], #488 @ 0x1e8 │ │ │ │ + ldc2l 7, cr15, [r6], #488 @ 0x1e8 │ │ │ │ @ instruction: 0x11a4f642 │ │ │ │ orrscs pc, r7, r0, asr #5 │ │ │ │ strmi r9, [r5], -r4, lsl #20 │ │ │ │ @ instruction: 0xf77f6809 │ │ │ │ - @ instruction: 0xf64cfcdb │ │ │ │ - vmov.i32 d23, #255 @ 0x000000ff │ │ │ │ - blls 0x3d8b6c │ │ │ │ + @ instruction: 0xf64cfd15 │ │ │ │ + @ instruction: 0xf2c06c90 │ │ │ │ + blls 0x3d8af8 │ │ │ │ vstmiaeq r4, {d14-d19} │ │ │ │ strtmi r9, [sl], -r0, lsl #6 │ │ │ │ ldrtmi r9, [r1], -r5, lsl #22 │ │ │ │ @ instruction: 0xf8dc4638 │ │ │ │ strls r4, [r2], #-244 @ 0xffffff0c │ │ │ │ strls r2, [r1], #-1024 @ 0xfffffc00 │ │ │ │ - blx 0xff193900 │ │ │ │ + blx 0x1388c │ │ │ │ andcs fp, r0, r7 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec2ccd8 │ │ │ │ + bl 0xfec2cc64 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r7], r0 @ │ │ │ │ strmi r4, [pc], -r4, lsl #12 │ │ │ │ vmin.s8 d20, d3, d6 │ │ │ │ vrhadd.s8 d17, d3, d26 │ │ │ │ movwls r1, #21016 @ 0x5218 │ │ │ │ svclt 0x00082801 │ │ │ │ andls r4, r4, #10485760 @ 0xa00000 │ │ │ │ - stc2 7, cr15, [r0], {122} @ 0x7a │ │ │ │ + ldc2 7, cr15, [sl], #488 @ 0x1e8 │ │ │ │ @ instruction: 0x11a4f642 │ │ │ │ orrscs pc, r7, r0, asr #5 │ │ │ │ strmi r9, [r5], -r4, lsl #20 │ │ │ │ @ instruction: 0xf77f6809 │ │ │ │ - @ instruction: 0xf64cfc9f │ │ │ │ - vmov.i32 d23, #255 @ 0x000000ff │ │ │ │ - blls 0x3d8be4 │ │ │ │ + @ instruction: 0xf64cfcd9 │ │ │ │ + @ instruction: 0xf2c06c90 │ │ │ │ + blls 0x3d8b70 │ │ │ │ vstmiaeq r4, {d14-d19} │ │ │ │ strtmi r9, [sl], -r0, lsl #6 │ │ │ │ ldrtmi r9, [r1], -r5, lsl #22 │ │ │ │ @ instruction: 0xf8dc4638 │ │ │ │ strls r4, [r2], #-260 @ 0xfffffefc │ │ │ │ strls r2, [r1], #-1024 @ 0xfffffc00 │ │ │ │ - blx 0xfe293978 │ │ │ │ + blx 0xff113904 │ │ │ │ andcs fp, r0, r7 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec2cd50 │ │ │ │ + bl 0xfec2ccdc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r7], r0 @ │ │ │ │ strmi r4, [pc], -r4, lsl #12 │ │ │ │ vmin.s8 d20, d3, d6 │ │ │ │ vrhadd.s8 d17, d3, d26 │ │ │ │ movwls r1, #21016 @ 0x5218 │ │ │ │ svclt 0x00082801 │ │ │ │ andls r4, r4, #10485760 @ 0xa00000 │ │ │ │ - mcrr2 7, 7, pc, r4, cr10 @ │ │ │ │ + ldc2l 7, cr15, [lr], #-488 @ 0xfffffe18 │ │ │ │ @ instruction: 0x11a4f642 │ │ │ │ orrscs pc, r7, r0, asr #5 │ │ │ │ strmi r9, [r5], -r4, lsl #20 │ │ │ │ @ instruction: 0xf77f6809 │ │ │ │ - @ instruction: 0xf64cfc63 │ │ │ │ - vmov.i32 d23, #255 @ 0x000000ff │ │ │ │ - blls 0x3d8c5c │ │ │ │ + @ instruction: 0xf64cfc9d │ │ │ │ + @ instruction: 0xf2c06c90 │ │ │ │ + blls 0x3d8be8 │ │ │ │ vstmiaeq r4, {d14-d19} │ │ │ │ strtmi r9, [sl], -r0, lsl #6 │ │ │ │ ldrtmi r9, [r1], -r5, lsl #22 │ │ │ │ @ instruction: 0xf8dc4638 │ │ │ │ strls r4, [r2], #-276 @ 0xfffffeec │ │ │ │ strls r2, [r1], #-1024 @ 0xfffffc00 │ │ │ │ - blx 0x13939f0 │ │ │ │ + blx 0xfe21397c │ │ │ │ andcs fp, r0, r7 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec2cdc8 │ │ │ │ + bl 0xfec2cd54 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r7], r0 @ │ │ │ │ strmi r4, [pc], -r4, lsl #12 │ │ │ │ vmin.s8 d20, d3, d6 │ │ │ │ vrhadd.s8 d17, d3, d26 │ │ │ │ movwls r1, #21016 @ 0x5218 │ │ │ │ svclt 0x00082801 │ │ │ │ andls r4, r4, #10485760 @ 0xa00000 │ │ │ │ - stc2 7, cr15, [r8], {122} @ 0x7a │ │ │ │ + mcrr2 7, 7, pc, r2, cr10 @ │ │ │ │ @ instruction: 0x11a4f642 │ │ │ │ orrscs pc, r7, r0, asr #5 │ │ │ │ strmi r9, [r5], -r4, lsl #20 │ │ │ │ @ instruction: 0xf77f6809 │ │ │ │ - @ instruction: 0xf64cfc27 │ │ │ │ - vmov.i32 d23, #255 @ 0x000000ff │ │ │ │ - blls 0x3d8cd4 │ │ │ │ + @ instruction: 0xf64cfc61 │ │ │ │ + @ instruction: 0xf2c06c90 │ │ │ │ + blls 0x3d8c60 │ │ │ │ vstmiaeq r4, {d14-d19} │ │ │ │ strtmi r9, [sl], -r0, lsl #6 │ │ │ │ ldrtmi r9, [r1], -r5, lsl #22 │ │ │ │ @ instruction: 0xf8dc4638 │ │ │ │ strls r4, [r2], #-292 @ 0xfffffedc │ │ │ │ strls r2, [r1], #-1024 @ 0xfffffc00 │ │ │ │ - blx 0x493a68 │ │ │ │ + blx 0x13139f4 │ │ │ │ andcs fp, r0, r7 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec2ce40 │ │ │ │ + bl 0xfec2cdcc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r7], r0 @ │ │ │ │ strmi r4, [pc], -r4, lsl #12 │ │ │ │ vmin.s8 d20, d3, d6 │ │ │ │ vrhadd.s8 d17, d3, d26 │ │ │ │ movwls r1, #21016 @ 0x5218 │ │ │ │ svclt 0x00082801 │ │ │ │ andls r4, r4, #10485760 @ 0xa00000 │ │ │ │ - blx 0xff413a4e │ │ │ │ + stc2 7, cr15, [r6], {122} @ 0x7a │ │ │ │ @ instruction: 0x11a4f642 │ │ │ │ orrscs pc, r7, r0, asr #5 │ │ │ │ strmi r9, [r5], -r4, lsl #20 │ │ │ │ @ instruction: 0xf77f6809 │ │ │ │ - @ instruction: 0xf64cfbeb │ │ │ │ - vmov.i32 d23, #255 @ 0x000000ff │ │ │ │ - blls 0x3d8d4c │ │ │ │ + @ instruction: 0xf64cfc25 │ │ │ │ + @ instruction: 0xf2c06c90 │ │ │ │ + blls 0x3d8cd8 │ │ │ │ vstmiaeq r4, {d14-d19} │ │ │ │ strtmi r9, [sl], -r0, lsl #6 │ │ │ │ ldrtmi r9, [r1], -r5, lsl #22 │ │ │ │ @ instruction: 0xf8dc4638 │ │ │ │ strls r4, [r2], #-308 @ 0xfffffecc │ │ │ │ strls r2, [r1], #-1024 @ 0xfffffc00 │ │ │ │ - @ instruction: 0xf9d2f791 │ │ │ │ + blx 0x413a6c │ │ │ │ andcs fp, r0, r7 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec2ceb8 │ │ │ │ + bl 0xfec2ce44 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r7], r0 @ │ │ │ │ strmi r4, [pc], -r4, lsl #12 │ │ │ │ vmin.s8 d20, d3, d6 │ │ │ │ vrhadd.s8 d17, d3, d26 │ │ │ │ movwls r1, #21016 @ 0x5218 │ │ │ │ svclt 0x00082801 │ │ │ │ andls r4, r4, #10485760 @ 0xa00000 │ │ │ │ - blx 0xfe513ac6 │ │ │ │ + blx 0xff393a52 │ │ │ │ @ instruction: 0x11a4f642 │ │ │ │ orrscs pc, r7, r0, asr #5 │ │ │ │ strmi r9, [r5], -r4, lsl #20 │ │ │ │ @ instruction: 0xf77f6809 │ │ │ │ - @ instruction: 0xf64cfbaf │ │ │ │ - vmov.i32 d23, #255 @ 0x000000ff │ │ │ │ - blls 0x3d8dc4 │ │ │ │ + @ instruction: 0xf64cfbe9 │ │ │ │ + @ instruction: 0xf2c06c90 │ │ │ │ + blls 0x3d8d50 │ │ │ │ vstmiaeq r4, {d14-d19} │ │ │ │ strtmi r9, [sl], -r0, lsl #6 │ │ │ │ ldrtmi r9, [r1], -r5, lsl #22 │ │ │ │ @ instruction: 0xf8dc4638 │ │ │ │ @ instruction: 0xf6484144 │ │ │ │ - vqdmulh.s d18, d16, d0[3] │ │ │ │ + vqdmulh.s d18, d0, d0[3] │ │ │ │ strls r0, [r2], #-3123 @ 0xfffff3cd │ │ │ │ mulmi r4, ip, r8 │ │ │ │ @ instruction: 0xf7919401 │ │ │ │ - mullt r7, r1, r9 │ │ │ │ + andlt pc, r7, fp, asr #19 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bdf0 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec2cf3c │ │ │ │ + bl 0xfec2cec8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r7], r0 @ │ │ │ │ strmi r4, [pc], -r4, lsl #12 │ │ │ │ vmin.s8 d20, d3, d6 │ │ │ │ vrhadd.s8 d17, d3, d26 │ │ │ │ movwls r1, #21016 @ 0x5218 │ │ │ │ svclt 0x00082801 │ │ │ │ andls r4, r4, #10485760 @ 0xa00000 │ │ │ │ - blx 0x1493b4a │ │ │ │ + blx 0xfe313ad6 │ │ │ │ @ instruction: 0x11a4f642 │ │ │ │ orrscs pc, r7, r0, asr #5 │ │ │ │ strmi r9, [r5], -r4, lsl #20 │ │ │ │ @ instruction: 0xf77f6809 │ │ │ │ - @ instruction: 0xf64cfb6d │ │ │ │ - vmov.i32 d23, #255 @ 0x000000ff │ │ │ │ - blls 0x3d8e48 │ │ │ │ + @ instruction: 0xf64cfba7 │ │ │ │ + @ instruction: 0xf2c06c90 │ │ │ │ + blls 0x3d8dd4 │ │ │ │ vstmiaeq r4, {d14-d19} │ │ │ │ strtmi r9, [sl], -r0, lsl #6 │ │ │ │ ldrtmi r9, [r1], -r5, lsl #22 │ │ │ │ @ instruction: 0xf8dc4638 │ │ │ │ @ instruction: 0xf6484154 │ │ │ │ - vqdmulh.s d18, d16, d0[3] │ │ │ │ + vqdmulh.s d18, d0, d0[3] │ │ │ │ strls r0, [r2], #-3123 @ 0xfffff3cd │ │ │ │ mulmi r4, ip, r8 │ │ │ │ @ instruction: 0xf7919401 │ │ │ │ - andlt pc, r7, pc, asr #18 │ │ │ │ + andlt pc, r7, r9, lsl #19 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bdf0 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec2cfc0 │ │ │ │ + bl 0xfec2cf4c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r7], r0 @ │ │ │ │ ldrmi r4, [r6], -pc, lsl #12 │ │ │ │ msrne R10_fiq, r3 │ │ │ │ vmax.s8 d20, d3, d4 │ │ │ │ movwls r1, #21016 @ 0x5218 │ │ │ │ svclt 0x00082801 │ │ │ │ andls r4, r4, #10485760 @ 0xa00000 │ │ │ │ - blx 0x413bce │ │ │ │ + blx 0x1293b5a │ │ │ │ @ instruction: 0x11a4f642 │ │ │ │ orrscs pc, r7, r0, asr #5 │ │ │ │ strmi r9, [r5], -r4, lsl #20 │ │ │ │ @ instruction: 0xf77f6809 │ │ │ │ - vqdmulh.s d31, d13, d27 │ │ │ │ - vmov.i32 q8, #1279 @ 0x000004ff │ │ │ │ - blls 0x3d8ecc │ │ │ │ + @ instruction: 0xf64cfb65 │ │ │ │ + @ instruction: 0xf2c07cd4 │ │ │ │ + blls 0x3d8e58 │ │ │ │ strtmi r9, [sl], -r0, lsl #6 │ │ │ │ ldrtmi r9, [r1], -r5, lsl #22 │ │ │ │ eormi pc, r4, ip, asr r8 @ │ │ │ │ - stclcs 6, cr15, [ip], {72} @ 0x48 │ │ │ │ + mcrrcs 6, 4, pc, ip, cr8 @ │ │ │ │ ldceq 2, cr15, [r3], #-768 @ 0xfffffd00 │ │ │ │ ldrtmi r9, [r8], -r2, lsl #8 │ │ │ │ mulmi r0, ip, r8 │ │ │ │ @ instruction: 0xf7919401 │ │ │ │ - andlt pc, r7, pc, lsl #18 │ │ │ │ + andlt pc, r7, r9, asr #18 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bdf0 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec2d040 │ │ │ │ + bl 0xfec2cfcc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r7], r0 @ │ │ │ │ ldrmi r4, [r6], -pc, lsl #12 │ │ │ │ msrne R10_fiq, r3 │ │ │ │ vmax.s8 d20, d3, d4 │ │ │ │ movwls r1, #21016 @ 0x5218 │ │ │ │ svclt 0x00082801 │ │ │ │ andls r4, r4, #10485760 @ 0xa00000 │ │ │ │ - blx 0xff413c4c │ │ │ │ + blx 0x293bda │ │ │ │ @ instruction: 0x11a4f642 │ │ │ │ orrscs pc, r7, r0, asr #5 │ │ │ │ strmi r9, [r5], -r4, lsl #20 │ │ │ │ @ instruction: 0xf77f6809 │ │ │ │ - vpmax.s8 , , │ │ │ │ - vqdmulh.s d16, d0, d0[5] │ │ │ │ - blls 0x3d8f4c │ │ │ │ + @ instruction: 0xf64cfb25 │ │ │ │ + vqdmulh.s d23, d16, d0[5] │ │ │ │ + blls 0x3d8ed8 │ │ │ │ strtmi r9, [sl], -r0, lsl #6 │ │ │ │ ldrtmi r9, [r1], -r5, lsl #22 │ │ │ │ eormi pc, r4, ip, asr r8 @ │ │ │ │ - stclcs 6, cr15, [ip], {72} @ 0x48 │ │ │ │ + mcrrcs 6, 4, pc, ip, cr8 @ │ │ │ │ ldceq 2, cr15, [r3], #-768 @ 0xfffffd00 │ │ │ │ ldrtmi r9, [r8], -r2, lsl #8 │ │ │ │ mulmi r0, ip, r8 │ │ │ │ @ instruction: 0xf7919401 │ │ │ │ - andlt pc, r7, pc, asr #17 │ │ │ │ + andlt pc, r7, r9, lsl #18 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bdf0 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec2d0c0 │ │ │ │ + bl 0xfec2d04c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r7], r0 @ │ │ │ │ ldrmi r4, [r6], -pc, lsl #12 │ │ │ │ msrne R10_fiq, r3 │ │ │ │ vmax.s8 d20, d3, d4 │ │ │ │ movwls r1, #21016 @ 0x5218 │ │ │ │ svclt 0x00082801 │ │ │ │ andls r4, r4, #10485760 @ 0xa00000 │ │ │ │ - blx 0xfe413ccc │ │ │ │ + blx 0xff293c58 │ │ │ │ @ instruction: 0x11a4f642 │ │ │ │ orrscs pc, r7, r0, asr #5 │ │ │ │ strmi r9, [r5], -r4, lsl #20 │ │ │ │ @ instruction: 0xf77f6809 │ │ │ │ - vpmax.s8 d31, d29, d27 │ │ │ │ - vmov.i32 q8, #1279 @ 0x000004ff │ │ │ │ - blls 0x3d8fcc │ │ │ │ + @ instruction: 0xf64cfae5 │ │ │ │ + @ instruction: 0xf2c07cd4 │ │ │ │ + blls 0x3d8f58 │ │ │ │ strtmi r9, [sl], -r0, lsl #6 │ │ │ │ ldrtmi r9, [r1], -r5, lsl #22 │ │ │ │ eormi pc, r4, ip, asr r8 @ │ │ │ │ - stclcs 6, cr15, [ip], {72} @ 0x48 │ │ │ │ + mcrrcs 6, 4, pc, ip, cr8 @ │ │ │ │ ldceq 2, cr15, [r3], #-768 @ 0xfffffd00 │ │ │ │ ldrtmi r9, [r8], -r2, lsl #8 │ │ │ │ mulmi r1, ip, r8 │ │ │ │ @ instruction: 0xf7919401 │ │ │ │ - andlt pc, r7, pc, lsl #17 │ │ │ │ + andlt pc, r7, r9, asr #17 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bdf0 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec2d140 │ │ │ │ + bl 0xfec2d0cc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r7], r0 @ │ │ │ │ ldrmi r4, [r6], -pc, lsl #12 │ │ │ │ msrne R10_fiq, r3 │ │ │ │ vmax.s8 d20, d3, d4 │ │ │ │ movwls r1, #21016 @ 0x5218 │ │ │ │ svclt 0x00082801 │ │ │ │ andls r4, r4, #10485760 @ 0xa00000 │ │ │ │ - blx 0x1413d4c │ │ │ │ + blx 0xfe293cd8 │ │ │ │ @ instruction: 0x11a4f642 │ │ │ │ orrscs pc, r7, r0, asr #5 │ │ │ │ strmi r9, [r5], -r4, lsl #20 │ │ │ │ @ instruction: 0xf77f6809 │ │ │ │ - vpmax.s8 , , │ │ │ │ - vqdmulh.s d16, d0, d0[5] │ │ │ │ - blls 0x3d904c │ │ │ │ + @ instruction: 0xf64cfaa5 │ │ │ │ + vqdmulh.s d23, d16, d0[5] │ │ │ │ + blls 0x3d8fd8 │ │ │ │ strtmi r9, [sl], -r0, lsl #6 │ │ │ │ ldrtmi r9, [r1], -r5, lsl #22 │ │ │ │ eormi pc, r4, ip, asr r8 @ │ │ │ │ - stclcs 6, cr15, [ip], {72} @ 0x48 │ │ │ │ + mcrrcs 6, 4, pc, ip, cr8 @ │ │ │ │ ldceq 2, cr15, [r3], #-768 @ 0xfffffd00 │ │ │ │ ldrtmi r9, [r8], -r2, lsl #8 │ │ │ │ mulmi r1, ip, r8 │ │ │ │ @ instruction: 0xf7919401 │ │ │ │ - andlt pc, r7, pc, asr #16 │ │ │ │ + andlt pc, r7, r9, lsl #17 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bdf0 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec2d1c0 │ │ │ │ + bl 0xfec2d14c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r7], r0 @ │ │ │ │ ldrmi r4, [r6], -pc, lsl #12 │ │ │ │ msrne R10_fiq, r3 │ │ │ │ vmax.s8 d20, d3, d4 │ │ │ │ movwls r1, #21016 @ 0x5218 │ │ │ │ svclt 0x00082801 │ │ │ │ andls r4, r4, #10485760 @ 0xa00000 │ │ │ │ - blx 0x413dcc │ │ │ │ + blx 0x1293d58 │ │ │ │ @ instruction: 0x11a4f642 │ │ │ │ orrscs pc, r7, r0, asr #5 │ │ │ │ strmi r9, [r5], -r4, lsl #20 │ │ │ │ @ instruction: 0xf77f6809 │ │ │ │ - vpmax.s8 d31, d13, d27 │ │ │ │ - vmov.i32 q8, #1279 @ 0x000004ff │ │ │ │ - blls 0x3d90cc │ │ │ │ + @ instruction: 0xf64cfa65 │ │ │ │ + @ instruction: 0xf2c07cd4 │ │ │ │ + blls 0x3d9058 │ │ │ │ strtmi r9, [sl], -r0, lsl #6 │ │ │ │ ldrtmi r9, [r1], -r5, lsl #22 │ │ │ │ eormi pc, r4, ip, asr r8 @ │ │ │ │ - stclcs 6, cr15, [ip], {72} @ 0x48 │ │ │ │ + mcrrcs 6, 4, pc, ip, cr8 @ │ │ │ │ ldceq 2, cr15, [r3], #-768 @ 0xfffffd00 │ │ │ │ ldrtmi r9, [r8], -r2, lsl #8 │ │ │ │ mulmi r2, ip, r8 │ │ │ │ @ instruction: 0xf7919401 │ │ │ │ - andlt pc, r7, pc, lsl #16 │ │ │ │ + andlt pc, r7, r9, asr #16 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bdf0 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec2d240 │ │ │ │ + bl 0xfec2d1cc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r7], r0 @ │ │ │ │ ldrmi r4, [r6], -pc, lsl #12 │ │ │ │ msrne R10_fiq, r3 │ │ │ │ vmax.s8 d20, d3, d4 │ │ │ │ movwls r1, #21016 @ 0x5218 │ │ │ │ svclt 0x00082801 │ │ │ │ andls r4, r4, #10485760 @ 0xa00000 │ │ │ │ - @ instruction: 0xf9ccf77a │ │ │ │ + blx 0x293dd8 │ │ │ │ @ instruction: 0x11a4f642 │ │ │ │ orrscs pc, r7, r0, asr #5 │ │ │ │ strmi r9, [r5], -r4, lsl #20 │ │ │ │ @ instruction: 0xf77f6809 │ │ │ │ - vmla.i8 , , │ │ │ │ - vqdmulh.s d16, d0, d0[5] │ │ │ │ - blls 0x3d914c │ │ │ │ + @ instruction: 0xf64cfa25 │ │ │ │ + vqdmulh.s d23, d16, d0[5] │ │ │ │ + blls 0x3d90d8 │ │ │ │ strtmi r9, [sl], -r0, lsl #6 │ │ │ │ ldrtmi r9, [r1], -r5, lsl #22 │ │ │ │ eormi pc, r4, ip, asr r8 @ │ │ │ │ - stclcs 6, cr15, [ip], {72} @ 0x48 │ │ │ │ + mcrrcs 6, 4, pc, ip, cr8 @ │ │ │ │ ldceq 2, cr15, [r3], #-768 @ 0xfffffd00 │ │ │ │ ldrtmi r9, [r8], -r2, lsl #8 │ │ │ │ mulmi r2, ip, r8 │ │ │ │ - @ instruction: 0xf7909401 │ │ │ │ - andlt pc, r7, pc, asr #31 │ │ │ │ + @ instruction: 0xf7919401 │ │ │ │ + andlt pc, r7, r9, lsl #16 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bdf0 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec2d2c0 │ │ │ │ + bl 0xfec2d24c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r7], r0 @ │ │ │ │ strmi r4, [pc], -r4, lsl #12 │ │ │ │ vmin.s8 d20, d3, d6 │ │ │ │ vrhadd.s8 d17, d3, d26 │ │ │ │ movwls r1, #21016 @ 0x5218 │ │ │ │ svclt 0x00082801 │ │ │ │ andls r4, r4, #10485760 @ 0xa00000 │ │ │ │ - @ instruction: 0xf98cf77a │ │ │ │ + @ instruction: 0xf9c6f77a │ │ │ │ @ instruction: 0x11a4f642 │ │ │ │ orrscs pc, r7, r0, asr #5 │ │ │ │ strmi r9, [r5], -r4, lsl #20 │ │ │ │ @ instruction: 0xf77f6809 │ │ │ │ - @ instruction: 0xf64cf9ab │ │ │ │ - vmov.i32 d23, #255 @ 0x000000ff │ │ │ │ - blls 0x3d91cc │ │ │ │ + @ instruction: 0xf64cf9e5 │ │ │ │ + @ instruction: 0xf2c06c90 │ │ │ │ + blls 0x3d9158 │ │ │ │ vstmiaeq r4, {d14-d19} │ │ │ │ strtmi r9, [sl], -r0, lsl #6 │ │ │ │ ldrtmi r9, [r1], -r5, lsl #22 │ │ │ │ @ instruction: 0xf8dc4638 │ │ │ │ @ instruction: 0xf6484164 │ │ │ │ - vqdmulh.s d18, d16, d0[3] │ │ │ │ + vqdmulh.s d18, d0, d0[3] │ │ │ │ strls r0, [r2], #-3123 @ 0xfffff3cd │ │ │ │ mulmi r0, ip, r8 │ │ │ │ @ instruction: 0xf7909401 │ │ │ │ - andlt pc, r7, sp, lsl #31 │ │ │ │ + andlt pc, r7, r7, asr #31 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bdf0 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec2d344 │ │ │ │ + bl 0xfec2d2d0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r7], r0 @ │ │ │ │ ldrmi r4, [r6], -pc, lsl #12 │ │ │ │ msrne R10_fiq, r3 │ │ │ │ vmax.s8 d20, d3, d4 │ │ │ │ movwls r1, #21016 @ 0x5218 │ │ │ │ svclt 0x00082801 │ │ │ │ andls r4, r4, #10485760 @ 0xa00000 │ │ │ │ - @ instruction: 0xf94af77a │ │ │ │ + @ instruction: 0xf984f77a │ │ │ │ @ instruction: 0x11a4f642 │ │ │ │ orrscs pc, r7, r0, asr #5 │ │ │ │ strmi r9, [r5], -r4, lsl #20 │ │ │ │ @ instruction: 0xf77f6809 │ │ │ │ - vmla.i8 , , │ │ │ │ - vmvn.i32 q8, #1279 @ 0x000004ff │ │ │ │ - blls 0x3d9250 │ │ │ │ + @ instruction: 0xf64cf9a3 │ │ │ │ + @ instruction: 0xf2c07cf4 │ │ │ │ + blls 0x3d91dc │ │ │ │ strtmi r9, [sl], -r0, lsl #6 │ │ │ │ ldrtmi r9, [r1], -r5, lsl #22 │ │ │ │ eormi pc, r4, ip, asr r8 @ │ │ │ │ - stclcs 6, cr15, [ip], {72} @ 0x48 │ │ │ │ + mcrrcs 6, 4, pc, ip, cr8 @ │ │ │ │ ldceq 2, cr15, [r3], #-768 @ 0xfffffd00 │ │ │ │ ldrtmi r9, [r8], -r2, lsl #8 │ │ │ │ mulmi r4, ip, r8 │ │ │ │ @ instruction: 0xf7909401 │ │ │ │ - andlt pc, r7, sp, asr #30 │ │ │ │ + andlt pc, r7, r7, lsl #31 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bdf0 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec2d3c4 │ │ │ │ + bl 0xfec2d350 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r7], r0 @ │ │ │ │ ldrmi r4, [r6], -pc, lsl #12 │ │ │ │ msrne R10_fiq, r3 │ │ │ │ vmax.s8 d20, d3, d4 │ │ │ │ movwls r1, #21016 @ 0x5218 │ │ │ │ svclt 0x00082801 │ │ │ │ andls r4, r4, #10485760 @ 0xa00000 │ │ │ │ - @ instruction: 0xf90af77a │ │ │ │ + @ instruction: 0xf944f77a │ │ │ │ @ instruction: 0x11a4f642 │ │ │ │ orrscs pc, r7, r0, asr #5 │ │ │ │ strmi r9, [r5], -r4, lsl #20 │ │ │ │ @ instruction: 0xf77f6809 │ │ │ │ - vmla.i8 d31, d13, d25 │ │ │ │ - vmvn.i32 q8, #1279 @ 0x000004ff │ │ │ │ - blls 0x3d92d0 │ │ │ │ + @ instruction: 0xf64cf963 │ │ │ │ + @ instruction: 0xf2c07cf4 │ │ │ │ + blls 0x3d925c │ │ │ │ strtmi r9, [sl], -r0, lsl #6 │ │ │ │ ldrtmi r9, [r1], -r5, lsl #22 │ │ │ │ eormi pc, r4, ip, asr r8 @ │ │ │ │ - stclcs 6, cr15, [ip], {72} @ 0x48 │ │ │ │ + mcrrcs 6, 4, pc, ip, cr8 @ │ │ │ │ ldceq 2, cr15, [r3], #-768 @ 0xfffffd00 │ │ │ │ ldrtmi r9, [r8], -r2, lsl #8 │ │ │ │ mulmi r3, ip, r8 │ │ │ │ @ instruction: 0xf7909401 │ │ │ │ - andlt pc, r7, sp, lsl #30 │ │ │ │ + andlt pc, r7, r7, asr #30 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bdf0 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec2d444 │ │ │ │ + bl 0xfec2d3d0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r7], r0 @ │ │ │ │ ldrmi r4, [r6], -pc, lsl #12 │ │ │ │ msrne R10_fiq, r3 │ │ │ │ vmax.s8 d20, d3, d4 │ │ │ │ movwls r1, #21016 @ 0x5218 │ │ │ │ svclt 0x00082801 │ │ │ │ andls r4, r4, #10485760 @ 0xa00000 │ │ │ │ - @ instruction: 0xf8caf77a │ │ │ │ + @ instruction: 0xf904f77a │ │ │ │ @ instruction: 0x11a4f642 │ │ │ │ orrscs pc, r7, r0, asr #5 │ │ │ │ strmi r9, [r5], -r4, lsl #20 │ │ │ │ @ instruction: 0xf77f6809 │ │ │ │ - vadd.i8 , , │ │ │ │ - vmvn.i32 q8, #1279 @ 0x000004ff │ │ │ │ - blls 0x3d9350 │ │ │ │ + @ instruction: 0xf64cf923 │ │ │ │ + @ instruction: 0xf2c07cf4 │ │ │ │ + blls 0x3d92dc │ │ │ │ strtmi r9, [sl], -r0, lsl #6 │ │ │ │ ldrtmi r9, [r1], -r5, lsl #22 │ │ │ │ eormi pc, r4, ip, asr r8 @ │ │ │ │ - stclcs 6, cr15, [ip], {72} @ 0x48 │ │ │ │ + mcrrcs 6, 4, pc, ip, cr8 @ │ │ │ │ ldceq 2, cr15, [r3], #-768 @ 0xfffffd00 │ │ │ │ ldrtmi r9, [r8], -r2, lsl #8 │ │ │ │ mulmi r2, ip, r8 │ │ │ │ @ instruction: 0xf7909401 │ │ │ │ - andlt pc, r7, sp, asr #29 │ │ │ │ + andlt pc, r7, r7, lsl #30 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bdf0 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec2d4c4 │ │ │ │ + bl 0xfec2d450 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r7], r0 @ │ │ │ │ ldrmi r4, [r6], -pc, lsl #12 │ │ │ │ msrne R10_fiq, r3 │ │ │ │ vmax.s8 d20, d3, d4 │ │ │ │ movwls r1, #21016 @ 0x5218 │ │ │ │ svclt 0x00082801 │ │ │ │ andls r4, r4, #10485760 @ 0xa00000 │ │ │ │ - @ instruction: 0xf88af77a │ │ │ │ + @ instruction: 0xf8c4f77a │ │ │ │ @ instruction: 0x11a4f642 │ │ │ │ orrscs pc, r7, r0, asr #5 │ │ │ │ strmi r9, [r5], -r4, lsl #20 │ │ │ │ @ instruction: 0xf77f6809 │ │ │ │ - vadd.i8 d31, d29, d25 │ │ │ │ - vmvn.i32 q8, #1279 @ 0x000004ff │ │ │ │ - blls 0x3d93d0 │ │ │ │ + @ instruction: 0xf64cf8e3 │ │ │ │ + @ instruction: 0xf2c07cf4 │ │ │ │ + blls 0x3d935c │ │ │ │ strtmi r9, [sl], -r0, lsl #6 │ │ │ │ ldrtmi r9, [r1], -r5, lsl #22 │ │ │ │ eormi pc, r4, ip, asr r8 @ │ │ │ │ - stclcs 6, cr15, [ip], {72} @ 0x48 │ │ │ │ + mcrrcs 6, 4, pc, ip, cr8 @ │ │ │ │ ldceq 2, cr15, [r3], #-768 @ 0xfffffd00 │ │ │ │ ldrtmi r9, [r8], -r2, lsl #8 │ │ │ │ mulmi r1, ip, r8 │ │ │ │ @ instruction: 0xf7909401 │ │ │ │ - andlt pc, r7, sp, lsl #29 │ │ │ │ + andlt pc, r7, r7, asr #29 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bdf0 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @@ -202750,80 +202722,80 @@ │ │ │ │ ldmib r1, {r1, r2, r8, ip, lr, pc}^ │ │ │ │ @ instruction: 0x432c5401 │ │ │ │ @ instruction: 0x432c680d │ │ │ │ ldrle r0, [r7], #-1765 @ 0xfffff91b │ │ │ │ stmdbvs fp, {r1, r4, r5, r7, r8, ip, sp, pc} │ │ │ │ ldmib r1, {r0, r1, r5, r8, ip, sp, pc}^ │ │ │ │ @ instruction: 0x43234301 │ │ │ │ - strle r0, [pc], #-2012 @ 0xd6380 │ │ │ │ + strle r0, [pc], #-2012 @ 0xd630c │ │ │ │ @ instruction: 0x460c4617 │ │ │ │ - blx 0xfe1923b8 │ │ │ │ + blx 0xfe112344 │ │ │ │ mulcs r1, r8, r9 │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0x87f0e8bd │ │ │ │ andlt r2, r2, r0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ stmdavs r5!, {r4, r5, r6, r7, r8, r9, sl, pc} │ │ │ │ @ instruction: 0xf77968e6 │ │ │ │ - selmi pc, r1, r9 @ │ │ │ │ + @ instruction: 0x4681fff3 │ │ │ │ cdpcs 1, 0, cr1, cr1, cr10, {1} │ │ │ │ @ instruction: 0xf005d033 │ │ │ │ movwcs r0, #8463 @ 0x210f │ │ │ │ - blx 0x894348 │ │ │ │ - @ instruction: 0xffaef779 │ │ │ │ - bne 0xfea13cdc │ │ │ │ - bcs 0xfe6d2ed8 │ │ │ │ + blx 0xb142d4 │ │ │ │ + @ instruction: 0xffe8f779 │ │ │ │ + bne 0xfea13c68 │ │ │ │ + bcs 0xfe6d2e64 │ │ │ │ strcs r4, [r0, #-1664] @ 0xfffff980 │ │ │ │ - @ instruction: 0xffa6f779 │ │ │ │ + @ instruction: 0xffe0f779 │ │ │ │ ands r4, r6, r6, lsl #12 │ │ │ │ @ instruction: 0xf7df6861 │ │ │ │ - strtmi pc, [sl], -pc, lsl #20 │ │ │ │ + @ instruction: 0x462afa19 │ │ │ │ movwcs r6, #10401 @ 0x28a1 │ │ │ │ @ instruction: 0xf7df4630 │ │ │ │ - strls pc, [r0], -r9, lsl #20 │ │ │ │ + @ instruction: 0x9600fa13 │ │ │ │ strbmi r4, [r2], -fp, asr #12 │ │ │ │ ldrdne pc, [r0], -sl │ │ │ │ @ instruction: 0x47b84630 │ │ │ │ strcc r4, [r1, #-1578] @ 0xfffff9d6 │ │ │ │ movwcs r6, #10401 @ 0x28a1 │ │ │ │ @ instruction: 0xf7df4630 │ │ │ │ - stmdbvs r1!, {r0, r3, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdbvs r1!, {r0, r1, r4, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ strtmi r2, [sl], -r2, lsl #6 │ │ │ │ stmdbcs r0, {r6, r9, sl, lr} │ │ │ │ ldrmi fp, [r9], -ip, lsl #30 │ │ │ │ addmi r2, sp, #4, 2 │ │ │ │ ldrdcs sp, [r1], -lr │ │ │ │ movwcs lr, #10160 @ 0x27b0 │ │ │ │ tstpeq r7, r5 @ p-variant is OBSOLETE │ │ │ │ - @ instruction: 0xf9eaf7df │ │ │ │ + @ instruction: 0xf9f4f7df │ │ │ │ ldrle r0, [r4, #-1835] @ 0xfffff8d5 │ │ │ │ - @ instruction: 0xff78f779 │ │ │ │ + @ instruction: 0xffb2f779 │ │ │ │ strmi r4, [r5], -r9, asr #12 │ │ │ │ @ instruction: 0xf6cf2200 │ │ │ │ @ instruction: 0x464872ff │ │ │ │ - stc2 7, cr15, [r6, #512] @ 0x200 │ │ │ │ + stc2l 7, cr15, [r0, #512] @ 0x200 │ │ │ │ strtmi r4, [r8], -r9, asr #12 │ │ │ │ @ instruction: 0xf77f2210 │ │ │ │ - strtmi pc, [sl], -r3, lsl #23 │ │ │ │ + @ instruction: 0x462afbbd │ │ │ │ strbmi r4, [r8], -r9, asr #12 │ │ │ │ - @ instruction: 0xf912f77f │ │ │ │ + @ instruction: 0xf94cf77f │ │ │ │ @ instruction: 0xf779e7b4 │ │ │ │ - strbmi pc, [r9], -r3, ror #30 @ │ │ │ │ + @ instruction: 0x4649ff9d │ │ │ │ strbmi r4, [r8], -r5, lsl #12 │ │ │ │ - blx 0x1d94276 │ │ │ │ + blx 0xfec14202 │ │ │ │ strtmi r4, [r8], -r9, asr #12 │ │ │ │ @ instruction: 0xf77f2210 │ │ │ │ - @ instruction: 0x462afa13 │ │ │ │ + strtmi pc, [sl], -sp, asr #20 │ │ │ │ strbmi r4, [r8], -r9, asr #12 │ │ │ │ - @ instruction: 0xf900f77f │ │ │ │ + @ instruction: 0xf93af77f │ │ │ │ svclt 0x0000e7a2 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ ldrsbmi pc, [r0], #128 @ 0x80 @ │ │ │ │ strne pc, [r0], #964 @ 0x3c4 │ │ │ │ @@ -202835,76 +202807,76 @@ │ │ │ │ strbteq r4, [r5], ip, lsr #6 │ │ │ │ @ instruction: 0xb1b2d417 │ │ │ │ @ instruction: 0xb124690c │ │ │ │ strpl lr, [r1], #-2513 @ 0xfffff62f │ │ │ │ strbeq r4, [r4, ip, lsr #6]! │ │ │ │ ldrmi sp, [pc], -pc, lsl #8 │ │ │ │ @ instruction: 0x460c4691 │ │ │ │ - @ instruction: 0xf9dcf00c │ │ │ │ + @ instruction: 0xf9daf00c │ │ │ │ andcs fp, r1, r8, lsl #19 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ strdcs r8, [r0], -r0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ stmdavs r5!, {r4, r5, r6, r7, r8, r9, sl, pc} │ │ │ │ @ instruction: 0xf77968e6 │ │ │ │ - pkhbtmi pc, r2, r5, lsl #30 @ │ │ │ │ + strmi pc, [r2], pc, asr #30 │ │ │ │ cdpcs 1, 0, cr1, cr1, cr10, {1} │ │ │ │ @ instruction: 0xf005d030 │ │ │ │ movwcs r0, #8463 @ 0x210f │ │ │ │ - @ instruction: 0xf97af7df │ │ │ │ - @ instruction: 0xff0af779 │ │ │ │ + @ instruction: 0xf984f7df │ │ │ │ + @ instruction: 0xff44f779 │ │ │ │ strmi r2, [r6], -r0, lsl #10 │ │ │ │ stmdavs r1!, {r0, r1, r3, r4, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf7df4630 │ │ │ │ - @ instruction: 0x4652f971 │ │ │ │ + @ instruction: 0x4652f97b │ │ │ │ @ instruction: 0x46304631 │ │ │ │ cmplt pc, r8, asr #15 │ │ │ │ - mrc2 7, 7, pc, cr12, cr9, {3} │ │ │ │ + @ instruction: 0xff36f779 │ │ │ │ strmi r6, [r0], r1, lsr #17 │ │ │ │ movwcs r4, #9770 @ 0x262a │ │ │ │ - @ instruction: 0xf964f7df │ │ │ │ + @ instruction: 0xf96ef7df │ │ │ │ @ instruction: 0x46414632 │ │ │ │ @ instruction: 0x47b84630 │ │ │ │ strcc r4, [r1, #-1578] @ 0xfffff9d6 │ │ │ │ movwcs r6, #10401 @ 0x28a1 │ │ │ │ @ instruction: 0xf7df4630 │ │ │ │ - stmdbvs r1!, {r0, r1, r2, r5, r6, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ + stmdbvs r1!, {r0, r4, r5, r6, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ strtmi r2, [sl], -r2, lsl #6 │ │ │ │ svclt 0x000c2900 │ │ │ │ tstcs r4, r9, lsl r6 │ │ │ │ - blle 0xff766f9c │ │ │ │ + blle 0xff766f28 │ │ │ │ ldr r2, [r5, r1]! │ │ │ │ @ instruction: 0xf0052302 │ │ │ │ @ instruction: 0xf7df0107 │ │ │ │ - streq pc, [fp, -r9, asr #18]! │ │ │ │ + @ instruction: 0x072bf953 │ │ │ │ @ instruction: 0xf779d514 │ │ │ │ - @ instruction: 0x4651fed7 │ │ │ │ + uadd16mi pc, r1, r1 @ │ │ │ │ andcs r4, r0, #5242880 @ 0x500000 │ │ │ │ rscsvc pc, pc, #217055232 @ 0xcf00000 │ │ │ │ @ instruction: 0xf7804650 │ │ │ │ - ldrbmi pc, [r1], -r5, ror #25 @ │ │ │ │ + @ instruction: 0x4651fd1f │ │ │ │ andscs r4, r0, #40, 12 @ 0x2800000 │ │ │ │ - blx 0xff994394 │ │ │ │ + blx 0x814322 │ │ │ │ ldrbmi r4, [r1], -sl, lsr #12 │ │ │ │ @ instruction: 0xf77f4650 │ │ │ │ - @ instruction: 0xe7b7f871 │ │ │ │ - mcr2 7, 6, pc, cr2, cr9, {3} @ │ │ │ │ + ldr pc, [r7, fp, lsr #17]! │ │ │ │ + mrc2 7, 7, pc, cr12, cr9, {3} │ │ │ │ @ instruction: 0x46054651 │ │ │ │ @ instruction: 0xf7814650 │ │ │ │ - @ instruction: 0x4651fad1 │ │ │ │ + ldrbmi pc, [r1], -fp, lsl #22 @ │ │ │ │ andscs r4, r0, #40, 12 @ 0x2800000 │ │ │ │ - @ instruction: 0xf972f77f │ │ │ │ + @ instruction: 0xf9acf77f │ │ │ │ ldrbmi r4, [r1], -sl, lsr #12 │ │ │ │ @ instruction: 0xf77f4650 │ │ │ │ - sbfx pc, pc, #16, #6 │ │ │ │ + @ instruction: 0xe7a5f899 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ stcls 0, cr11, [lr], {136} @ 0x88 │ │ │ │ @ instruction: 0x0c04ea43 │ │ │ │ @ instruction: 0x0c02ea4c │ │ │ │ @@ -202922,77 +202894,77 @@ │ │ │ │ andcs sp, r0, r8 │ │ │ │ tstcs r0, r8 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ ldrmi r4, [r7], -ip, lsl #12 │ │ │ │ @ instruction: 0xf00c461e │ │ │ │ - stmdacs r0, {r0, r1, r2, r3, r5, r8, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r2, r3, r5, r8, fp, ip, sp, lr, pc} │ │ │ │ stccs 0, cr13, [r0], {54} @ 0x36 │ │ │ │ ldreq pc, [r2, #-79] @ 0xffffffb1 │ │ │ │ strcs fp, [r8], #-3852 @ 0xfffff0f4 │ │ │ │ @ instruction: 0xf7792410 │ │ │ │ - @ instruction: 0xf642fedd │ │ │ │ + @ instruction: 0xf642ff17 │ │ │ │ vsubw.s8 , q8, d20 │ │ │ │ vcge.s8 d18, d19, d7 │ │ │ │ strmi r0, [r0], r8, lsl #5 │ │ │ │ - blls 0x4f06b8 │ │ │ │ + blls 0x4f0644 │ │ │ │ andcs pc, r3, #5120 @ 0x1400 │ │ │ │ @ instruction: 0xf77e463d │ │ │ │ - @ instruction: 0x4639fef7 │ │ │ │ + shasxmi pc, r9, r1 @ │ │ │ │ @ instruction: 0xf7df2001 │ │ │ │ - @ instruction: 0x4631f8b3 │ │ │ │ + @ instruction: 0x4631f8bd │ │ │ │ andcs r4, r1, r7, lsl #12 │ │ │ │ - @ instruction: 0xf8aef7df │ │ │ │ + @ instruction: 0xf8b8f7df │ │ │ │ strmi r9, [r6], -lr, lsl #18 │ │ │ │ @ instruction: 0xf7df2001 │ │ │ │ - strtmi pc, [r9], -r9, lsr #17 │ │ │ │ + @ instruction: 0x4629f8b3 │ │ │ │ andcs r9, r1, r7 │ │ │ │ - @ instruction: 0xf8a4f7df │ │ │ │ + @ instruction: 0xf8aef7df │ │ │ │ strls r9, [r4, #-3345] @ 0xfffff2ef │ │ │ │ - stcls 6, cr4, [pc, #-12] @ 0xd6680 │ │ │ │ - bls 0x2a7f54 │ │ │ │ + stcls 6, cr4, [pc, #-12] @ 0xd660c │ │ │ │ + bls 0x2a7ee0 │ │ │ │ @ instruction: 0xf8cd4638 │ │ │ │ stmib sp, {pc}^ │ │ │ │ strls r4, [r1], #-1282 @ 0xfffffafe │ │ │ │ - ldc2 7, cr15, [sl, #-576] @ 0xfffffdc0 │ │ │ │ + ldc2l 7, cr15, [r4, #-576] @ 0xfffffdc0 │ │ │ │ andlt r2, r8, r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ svclt 0x000081f0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec2d8c0 │ │ │ │ + bl 0xfec2d84c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8d00fe8 │ │ │ │ addlt ip, r4, r0, asr r0 │ │ │ │ ldrdcc pc, [r0, -ip] │ │ │ │ eorsle r0, fp, fp, lsl pc │ │ │ │ stmvs r9, {r1, r3, r9, sl, lr} │ │ │ │ - b 0x11b0728 │ │ │ │ + b 0x11b06b4 │ │ │ │ ldmibvs r3, {r0, r7, r8} │ │ │ │ tstle r7, r1, lsl #22 │ │ │ │ ldrdcc pc, [r0], ip @ │ │ │ │ @ instruction: 0xf4134686 │ │ │ │ eorsle r6, r5, r0, ror r0 │ │ │ │ ldrdcc pc, [r4], -ip │ │ │ │ cmnpeq r0, #318767104 @ p-variant is OBSOLETE @ 0x13000000 │ │ │ │ tstls r1, r8, lsr #32 │ │ │ │ ldrbtmi r2, [r0], -r6, lsl #2 │ │ │ │ stceq 0, cr15, [r9], {79} @ 0x4f │ │ │ │ - blx 0x1b0856 │ │ │ │ + blx 0x1b07e2 │ │ │ │ @ instruction: 0xf642f101 │ │ │ │ - vsubw.s8 , q0, d17 │ │ │ │ + vrsra.s64 d20, d29, #64 │ │ │ │ and r0, sl, sp, lsl #6 │ │ │ │ tstcs r6, r1, lsl #2 │ │ │ │ stceq 0, cr15, [r8], {79} @ 0x4f │ │ │ │ - blx 0x1b086e │ │ │ │ + blx 0x1b07fa │ │ │ │ @ instruction: 0xf642f101 │ │ │ │ - vrsra.s64 d20, d21, #64 │ │ │ │ + vorr.i32 q10, #256 @ 0x00000100 │ │ │ │ ldmvs r4, {r0, r2, r3, r8, r9}^ │ │ │ │ stmib sp, {sl, ip, pc}^ │ │ │ │ ldmib r2, {r1, r8, r9, lr, pc}^ │ │ │ │ @ instruction: 0xf7ff3204 │ │ │ │ andlt pc, r4, r7, asr #30 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @@ -203014,139 +202986,139 @@ │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ strmi r4, [ip], -r5, lsl #12 │ │ │ │ movweq lr, #6609 @ 0x19d1 │ │ │ │ ldrmi fp, [r0], r4, lsl #1 │ │ │ │ svclt 0x000c2b00 │ │ │ │ ldrcs r2, [r0, -r8, lsl #14] │ │ │ │ - @ instruction: 0xfffcf7de │ │ │ │ + @ instruction: 0xf806f7df │ │ │ │ stmdavs r0!, {r0, r7, r9, sl, lr} │ │ │ │ - @ instruction: 0xfff8f7de │ │ │ │ + @ instruction: 0xf802f7df │ │ │ │ @ instruction: 0xf8d54682 │ │ │ │ vshr.u64 q8, q0, #64 │ │ │ │ stmdacs r0, {r7, ip} │ │ │ │ stmdbvs r2!, {r0, r1, r4, r5, ip, lr, pc} │ │ │ │ - bcs 0x131c68 │ │ │ │ + bcs 0x131bf4 │ │ │ │ ldmdavs r8, {r2, r3, r4, r5, ip, lr, pc} │ │ │ │ movwcs lr, #2516 @ 0x9d4 │ │ │ │ andeq pc, lr, r0, lsl r0 @ │ │ │ │ movweq lr, #10819 @ 0x2a43 │ │ │ │ stmiavs r2!, {r0, r4, r5, ip, lr, pc} │ │ │ │ svclt 0x00184213 │ │ │ │ @ instruction: 0xd1222000 │ │ │ │ @ instruction: 0xf00c4628 │ │ │ │ - mvnlt pc, r7, asr r8 @ │ │ │ │ + mvnlt pc, r5, asr r8 @ │ │ │ │ vmla.i8 d22, d3, d19 │ │ │ │ vhsub.s8 d17, d3, d26 │ │ │ │ - blcs 0x11bc4c │ │ │ │ + blcs 0x11bbd8 │ │ │ │ ldrmi fp, [r5], -r8, lsl #30 │ │ │ │ - mcr2 7, 0, pc, cr4, cr9, {3} @ │ │ │ │ + mrc2 7, 1, pc, cr14, cr9, {3} │ │ │ │ @ instruction: 0x13a4f642 │ │ │ │ orrscs pc, r7, #192, 4 │ │ │ │ strmi r4, [r6], -sl, lsr #12 │ │ │ │ @ instruction: 0xf77e6819 │ │ │ │ - @ instruction: 0xf8cdfe23 │ │ │ │ + @ instruction: 0xf8cdfe5d │ │ │ │ ldrtmi r8, [r2], -r8 │ │ │ │ stmiavs r3!, {r0, r4, r6, r9, sl, lr}^ │ │ │ │ movwls r4, #5704 @ 0x1648 │ │ │ │ smladxls r0, fp, r6, r4 │ │ │ │ - ldc2 7, cr15, [r2], {144} @ 0x90 │ │ │ │ + mcrr2 7, 9, pc, ip, cr0 @ │ │ │ │ andlt r2, r4, r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0x06da87f0 │ │ │ │ @ instruction: 0xe7cad4f3 │ │ │ │ ldrdeq pc, [r0], r3 @ │ │ │ │ rsbsvs pc, r0, r0, lsl r4 @ │ │ │ │ ldmdavs r8, {r2, ip, lr, pc}^ │ │ │ │ rsbseq pc, r0, r0, lsl r4 @ │ │ │ │ @ instruction: 0xe7e8d1b9 │ │ │ │ @ instruction: 0xf00279da │ │ │ │ - bcs 0x157090 │ │ │ │ + bcs 0x15701c │ │ │ │ ldr sp, [r2, r3, ror #19]! │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ strmi r6, [ip], -fp, lsl #18 │ │ │ │ addlt r4, r6, r5, lsl #12 │ │ │ │ stmvs r8, {r8, r9, fp, sp} │ │ │ │ svclt 0x000c4617 │ │ │ │ stmdaeq r8, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ ldmdaeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ - @ instruction: 0xff8af7de │ │ │ │ + @ instruction: 0xff94f7de │ │ │ │ stmdavs r0!, {r0, r7, r9, sl, lr}^ │ │ │ │ - @ instruction: 0xff86f7de │ │ │ │ + @ instruction: 0xff90f7de │ │ │ │ @ instruction: 0xf8d54682 │ │ │ │ vshr.u64 q8, q0, #64 │ │ │ │ biclt r1, r0, r0, lsl #1 │ │ │ │ ldmdavs r8, {r0, r1, r3, r5, r8, sl, fp, sp, lr} │ │ │ │ andeq pc, lr, r0, lsl r0 @ │ │ │ │ ldmib r4, {r1, r2, r8, ip, lr, pc}^ │ │ │ │ stmdavs r3!, {r0, r9, ip} │ │ │ │ tstmi sl, #671088640 @ 0x28000000 │ │ │ │ strle r0, [ip], #-1746 @ 0xfffff92e │ │ │ │ stmdbvs r3!, {r0, r1, r2, r3, r5, r7, r8, ip, sp, pc} │ │ │ │ ldmib r4, {r0, r1, r5, r8, ip, sp, pc}^ │ │ │ │ tstmi r3, #67108864 @ 0x4000000 │ │ │ │ strle r0, [lr], #-2011 @ 0xfffff825 │ │ │ │ @ instruction: 0xf00b4628 │ │ │ │ - stmiblt r8!, {r0, r1, r5, r6, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmiblt r8!, {r0, r5, r6, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ andlt r2, r6, r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ strdcs r8, [r0], -r0 │ │ │ │ tstcs r0, r6 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0x87f0e8bd │ │ │ │ stmdavs r1!, {r1, r5, r6, r7, fp, sp, lr} │ │ │ │ ldrtle r1, [r0], #-3219 @ 0xfffff36d │ │ │ │ andcc r3, r2, #126976 @ 0x1f000 │ │ │ │ - blx 0x94d1b8 │ │ │ │ + blx 0x94d144 │ │ │ │ @ instruction: 0xf005f503 │ │ │ │ movtlt r0, #13571 @ 0x3503 │ │ │ │ msreq CPSR_, #-1073741776 @ 0xc0000030 │ │ │ │ rscscc pc, pc, pc, asr #32 │ │ │ │ ldrdmi r4, [r8], -r8 │ │ │ │ @ instruction: 0xf7de6020 │ │ │ │ - stmiavs r2!, {r0, r2, r3, r4, r5, r8, r9, sl, fp, ip, sp, lr, pc}^ │ │ │ │ + stmiavs r2!, {r0, r1, r2, r6, r8, r9, sl, fp, ip, sp, lr, pc}^ │ │ │ │ msrne CPSR_fx, #805306372 @ 0x30000004 │ │ │ │ vmax.s8 d20, d3, d6 │ │ │ │ - bcs 0x11b98c │ │ │ │ + bcs 0x11b918 │ │ │ │ ldrmi fp, [ip], -r8, lsl #30 │ │ │ │ - stc2l 7, cr15, [r4, #-484]! @ 0xfffffe1c │ │ │ │ + ldc2 7, cr15, [lr, #484] @ 0x1e4 │ │ │ │ @ instruction: 0x11a4f642 │ │ │ │ orrscs pc, r7, r0, asr #5 │ │ │ │ andls r4, r5, r2, lsr #12 │ │ │ │ @ instruction: 0xf77e6809 │ │ │ │ - strbmi pc, [r8], -r3, lsl #27 @ │ │ │ │ + @ instruction: 0x4648fdbd │ │ │ │ ldrtmi r9, [r2], -r5, lsl #22 │ │ │ │ stmib sp, {r0, r4, r6, r9, sl, lr}^ │ │ │ │ stmib sp, {r1, r8, r9, sl, ip, lr}^ │ │ │ │ @ instruction: 0xf7908800 │ │ │ │ - andcs pc, r1, r5, ror fp @ │ │ │ │ + andcs pc, r1, pc, lsr #23 │ │ │ │ @ instruction: 0xf739e7b5 │ │ │ │ - svclt 0x0000fce5 │ │ │ │ + svclt 0x0000fd1f │ │ │ │ @ instruction: 0xf8d26d02 │ │ │ │ @ instruction: 0xf4133110 │ │ │ │ eorle r0, lr, r0, ror r3 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ addlt r6, r5, r3, lsl r8 │ │ │ │ @ instruction: 0xf013684a │ │ │ │ tstle r5, lr, lsl #6 │ │ │ │ - b 0x11709c0 │ │ │ │ + b 0x117094c │ │ │ │ @ instruction: 0xf01c0c04 │ │ │ │ tstle r1, r0, lsl pc │ │ │ │ movweq pc, #4114 @ 0x1012 @ │ │ │ │ tstle sp, sp, lsl r6 │ │ │ │ movwls r6, #10443 @ 0x28cb │ │ │ │ svclt 0x00182b01 │ │ │ │ andsle r4, r7, r8, lsr #12 │ │ │ │ @@ -203159,312 +203131,312 @@ │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ ssub8mi r8, r8, r0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ @ instruction: 0xf00b460c │ │ │ │ - stmdacs r0, {r0, r2, r4, r6, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r1, r4, r6, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf779d050 │ │ │ │ - @ instruction: 0xf642fd09 │ │ │ │ + @ instruction: 0xf642fd43 │ │ │ │ vsubw.s8 , q8, d20 │ │ │ │ vcge.s8 d18, d19, d7 │ │ │ │ @ instruction: 0x46061218 │ │ │ │ ldmdavs r9, {r1, r3, r5, r7, r9, sl, lr} │ │ │ │ - stc2 7, cr15, [r6, #-504]! @ 0xfffffe08 │ │ │ │ - stc2l 7, cr15, [r8], {121} @ 0x79 │ │ │ │ + stc2l 7, cr15, [r0, #-504]! @ 0xfffffe08 │ │ │ │ + stc2 7, cr15, [r2, #-484] @ 0xfffffe1c │ │ │ │ @ instruction: 0xf7794607 │ │ │ │ - pkhbtmi pc, r0, r1, lsl #25 @ │ │ │ │ - stc2 7, cr15, [lr], {121} @ 0x79 │ │ │ │ + strmi pc, [r0], fp, asr #25 │ │ │ │ + stc2l 7, cr15, [r8], {121} @ 0x79 │ │ │ │ strmi r4, [r3], sl, lsr #12 │ │ │ │ movwcs r6, #14433 @ 0x3861 │ │ │ │ @ instruction: 0xf7de4638 │ │ │ │ - blmi 0x7d6734 │ │ │ │ + blmi 0x7d66e8 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ orrcc pc, r0, r9, asr #4 │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ @ instruction: 0xf8cd4689 │ │ │ │ stmiapl sl!, {r2, r3, pc}^ │ │ │ │ movwls r1, #2451 @ 0x993 │ │ │ │ strbmi r1, [r2], #-2515 @ 0xfffff62d │ │ │ │ @ instruction: 0xf77a6808 │ │ │ │ - @ instruction: 0xf8ddfc5b │ │ │ │ + @ instruction: 0xf8ddfc95 │ │ │ │ stmdavs r1!, {r3, pc}^ │ │ │ │ strbmi r2, [r2], -r3, lsl #6 │ │ │ │ @ instruction: 0xf7de4638 │ │ │ │ - blmi 0x4966fc │ │ │ │ + blmi 0x4966b0 │ │ │ │ ldrbtmi r4, [fp], #-1609 @ 0xfffff9b7 │ │ │ │ stmiapl sl!, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ movwls r1, #2451 @ 0x993 │ │ │ │ ldrbmi r1, [sl], #-2515 @ 0xfffff62d │ │ │ │ ldrdeq pc, [r0], -r9 │ │ │ │ - mcrr2 7, 7, pc, r6, cr10 @ │ │ │ │ + stc2 7, cr15, [r0], {122} @ 0x7a │ │ │ │ stmdavs r1!, {r0, r1, fp, ip, pc} │ │ │ │ movwcs r4, #9810 @ 0x2652 │ │ │ │ - @ instruction: 0xff54f7de │ │ │ │ + @ instruction: 0xff5ef7de │ │ │ │ movwcs r6, #10273 @ 0x2821 │ │ │ │ ldrbmi r4, [r8], -r2, asr #12 │ │ │ │ - @ instruction: 0xff4ef7de │ │ │ │ + @ instruction: 0xff58f7de │ │ │ │ str r2, [pc, r1] │ │ │ │ - addeq r9, r3, r8, lsr r5 │ │ │ │ - addeq r9, r3, sl, lsl #10 │ │ │ │ + addeq r9, r3, ip, lsr #11 │ │ │ │ + addeq r9, r3, lr, ror r5 │ │ │ │ ldrsbcc pc, [r0], #128 @ 0x80 @ │ │ │ │ orrne pc, r0, #201326595 @ 0xc000003 │ │ │ │ stcvs 3, cr11, [r2, #-332] @ 0xfffffeb4 │ │ │ │ @ instruction: 0xf0136853 │ │ │ │ eorle r6, r5, r0, ror r3 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ addlt r6, r7, r3, lsl r8 │ │ │ │ @ instruction: 0xf013680a │ │ │ │ tstle r5, lr, lsl #6 │ │ │ │ - b 0x1170bf8 │ │ │ │ + b 0x1170b84 │ │ │ │ @ instruction: 0xf01c0c04 │ │ │ │ tstle lr, r0, lsl pc │ │ │ │ movweq pc, #4114 @ 0x1012 @ │ │ │ │ tstle sl, r3, lsl #6 │ │ │ │ - blcs 0x130e08 │ │ │ │ + blcs 0x130d94 │ │ │ │ svclt 0x0018461d │ │ │ │ andle r9, lr, r3, lsl #16 │ │ │ │ tstcs r0, r7 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svchi 0x00f0e8bd │ │ │ │ tstcs r0, r8, lsl r6 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x460c4770 │ │ │ │ - cdp2 0, 12, cr15, cr2, cr11, {0} │ │ │ │ + cdp2 0, 12, cr15, cr0, cr11, {0} │ │ │ │ andcs fp, r1, r0, asr r9 │ │ │ │ andcs lr, r0, sl, ror #15 │ │ │ │ tstcs r0, r7 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - stc2l 7, cr15, [ip], #-484 @ 0xfffffe1c │ │ │ │ + stc2 7, cr15, [r6], #484 @ 0x1e4 │ │ │ │ @ instruction: 0x13a4f642 │ │ │ │ orrscs pc, r7, #192, 4 │ │ │ │ andsne pc, r8, #805306372 @ 0x30000004 │ │ │ │ movwls r4, #17927 @ 0x4607 │ │ │ │ ldmdavs r9, {r0, r1, r3, r5, r7, r9, sl, lr} │ │ │ │ - stc2 7, cr15, [r8], {126} @ 0x7e │ │ │ │ - blx 0xffe94926 │ │ │ │ + stc2l 7, cr15, [r2], {126} @ 0x7e │ │ │ │ + ldc2 7, cr15, [r0], #-484 @ 0xfffffe1c │ │ │ │ strmi r9, [r6], -r4, lsl #22 │ │ │ │ subpl pc, r1, #1325400064 @ 0x4f000000 │ │ │ │ @ instruction: 0xf7816819 │ │ │ │ - @ instruction: 0x462bfb31 │ │ │ │ + strtmi pc, [fp], -fp, ror #22 │ │ │ │ andscs r4, sl, #51380224 @ 0x3100000 │ │ │ │ @ instruction: 0xf7804630 │ │ │ │ - @ instruction: 0xf779f9a5 │ │ │ │ - strmi pc, [r2], r7, ror #23 │ │ │ │ - blx 0xffa1494a │ │ │ │ + @ instruction: 0xf779f9df │ │ │ │ + strmi pc, [r2], r1, lsr #24 │ │ │ │ + ldc2 7, cr15, [lr], {121} @ 0x79 │ │ │ │ @ instruction: 0xf7794680 │ │ │ │ - stmdavs r1!, {r0, r5, r6, r7, r8, r9, fp, ip, sp, lr, pc}^ │ │ │ │ + stmdavs r1!, {r0, r1, r3, r4, sl, fp, ip, sp, lr, pc}^ │ │ │ │ movwcs r9, #10755 @ 0x2a03 │ │ │ │ @ instruction: 0xf7de4681 │ │ │ │ - strtmi pc, [sl], -r9, asr #28 │ │ │ │ + @ instruction: 0x462afe53 │ │ │ │ movwcs r6, #10337 @ 0x2861 │ │ │ │ @ instruction: 0xf7de4640 │ │ │ │ - strbmi pc, [r9], -r3, asr #28 @ │ │ │ │ + strbmi pc, [r9], -sp, asr #28 @ │ │ │ │ mrc 6, 0, r4, cr13, cr0, {2} │ │ │ │ - @ instruction: 0xf7805f70 │ │ │ │ - blmi 0xfd6b1c │ │ │ │ + @ instruction: 0xf7815f70 │ │ │ │ + blmi 0xfd4b90 │ │ │ │ eorsne pc, r8, r6, asr #12 │ │ │ │ addseq pc, r4, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ andsge pc, r4, sp, asr #17 │ │ │ │ - bl 0x16cf4c │ │ │ │ + bl 0x16ced8 │ │ │ │ ldmibne r1, {r1, r3, r8, r9} │ │ │ │ tstls r1, sl, lsr r4 │ │ │ │ strmi r9, [r1], -r0, lsl #4 │ │ │ │ tstls r4, sl, lsl r6 │ │ │ │ @ instruction: 0xf77a6800 │ │ │ │ - @ instruction: 0xf8ddfbcd │ │ │ │ - bls 0x1bec10 │ │ │ │ + @ instruction: 0xf8ddfc07 │ │ │ │ + bls 0x1beb9c │ │ │ │ stmdavs r1!, {r1, r8, r9, sp} │ │ │ │ @ instruction: 0xf7de4650 │ │ │ │ - strbmi pc, [r9], -sp, lsr #29 @ │ │ │ │ + @ instruction: 0x4649feb7 │ │ │ │ andscs r4, r0, #72, 12 @ 0x4800000 │ │ │ │ - @ instruction: 0xffc4f77e │ │ │ │ + @ instruction: 0xfffef77e │ │ │ │ stmdbls r4, {r1, r3, r5, r8, r9, fp, lr} │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ andls pc, ip, sp, asr #17 │ │ │ │ stmiapl sl!, {r3, fp, sp, lr}^ │ │ │ │ movweq lr, #39682 @ 0x9b02 │ │ │ │ @ instruction: 0x0c06eb02 │ │ │ │ @ instruction: 0xf8cd443a │ │ │ │ andls ip, r0, #4 │ │ │ │ @ instruction: 0xf77a461a │ │ │ │ - ldrbmi pc, [sl], -sp, lsr #23 @ │ │ │ │ + ldrbmi pc, [sl], -r7, ror #23 @ │ │ │ │ movwcs r9, #10243 @ 0x2803 │ │ │ │ @ instruction: 0xf7de6821 │ │ │ │ - strbmi pc, [r1], -pc, lsl #29 @ │ │ │ │ + @ instruction: 0x4641fe99 │ │ │ │ @ instruction: 0xf7804650 │ │ │ │ - blmi 0x856a9c │ │ │ │ + blmi 0x856b10 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ andsge pc, r4, sp, asr #17 │ │ │ │ - blls 0x1ecfc4 │ │ │ │ + blls 0x1ecf50 │ │ │ │ @ instruction: 0x0c06eb02 │ │ │ │ @ instruction: 0x46194699 │ │ │ │ - bl 0x170c88 │ │ │ │ + bl 0x170c14 │ │ │ │ @ instruction: 0xf8cd030a │ │ │ │ ldrtmi ip, [sl], #-4 │ │ │ │ ldrmi r9, [sl], -r0, lsl #4 │ │ │ │ - blx 0xfe494a22 │ │ │ │ + blx 0xff3149ae │ │ │ │ ldrmi r2, [sl], -r2, lsl #6 │ │ │ │ stmdavs r1!, {r0, r2, fp, ip, pc} │ │ │ │ - mrc2 7, 3, pc, cr0, cr14, {6} │ │ │ │ + mrc2 7, 3, pc, cr10, cr14, {6} │ │ │ │ strbmi r4, [r0], -r1, asr #12 │ │ │ │ @ instruction: 0xf77e2210 │ │ │ │ - blmi 0x496a6c │ │ │ │ + blmi 0x496ae0 │ │ │ │ ldrbtmi r4, [fp], #-1609 @ 0xfffff9b7 │ │ │ │ stmiapl fp!, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ andls r1, r1, #2523136 @ 0x268000 │ │ │ │ andls r1, r0, #3571712 @ 0x368000 │ │ │ │ @ instruction: 0xf8d94443 │ │ │ │ ldrmi r0, [sl], -r0 │ │ │ │ - blx 0x1e14a56 │ │ │ │ + blx 0xfec949e2 │ │ │ │ movwcs r6, #10273 @ 0x2821 │ │ │ │ strbmi r2, [r0], -r3, lsl #4 │ │ │ │ - mrc2 7, 2, pc, cr6, cr14, {6} │ │ │ │ + mcr2 7, 3, pc, cr0, cr14, {6} @ │ │ │ │ svclt 0x0000e747 │ │ │ │ - addeq r9, r3, ip, asr #7 │ │ │ │ - addeq r9, r3, ip, lsl #7 │ │ │ │ - addeq r9, r3, r4, asr r3 │ │ │ │ - addeq r9, r3, r2, lsl r3 │ │ │ │ + addeq r9, r3, r0, asr #8 │ │ │ │ + addeq r9, r3, r0, lsl #8 │ │ │ │ + addeq r9, r3, r8, asr #7 │ │ │ │ + addeq r9, r3, r6, lsl #7 │ │ │ │ ldrsbcc pc, [r0], #128 @ 0x80 @ │ │ │ │ orrne pc, r0, #201326595 @ 0xc000003 │ │ │ │ stcvs 3, cr11, [r2, #-332] @ 0xfffffeb4 │ │ │ │ @ instruction: 0xf0136853 │ │ │ │ eorle r6, r5, r0, ror r3 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ addlt r6, r7, r3, lsl r8 │ │ │ │ @ instruction: 0xf013684a │ │ │ │ tstle r5, lr, lsl #6 │ │ │ │ - b 0x1170cf0 │ │ │ │ + b 0x1170c7c │ │ │ │ @ instruction: 0xf01c0c04 │ │ │ │ tstle lr, r0, lsl pc │ │ │ │ movweq pc, #4114 @ 0x1012 @ │ │ │ │ tstle sl, r3, lsl #6 │ │ │ │ - blcs 0x131000 │ │ │ │ + blcs 0x130f8c │ │ │ │ svclt 0x0018461d │ │ │ │ andle r9, lr, r3, lsl #16 │ │ │ │ tstcs r0, r7 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svchi 0x00f0e8bd │ │ │ │ tstcs r0, r8, lsl r6 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x460c4770 │ │ │ │ - stc2l 0, cr15, [r6, #44] @ 0x2c │ │ │ │ + stc2l 0, cr15, [r4, #44] @ 0x2c │ │ │ │ andcs fp, r1, r0, asr r9 │ │ │ │ andcs lr, r0, sl, ror #15 │ │ │ │ tstcs r0, r7 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - blx 0x1d14b02 │ │ │ │ + blx 0xfeb94a8e │ │ │ │ @ instruction: 0x13a4f642 │ │ │ │ orrscs pc, r7, #192, 4 │ │ │ │ andsne pc, r8, #805306372 @ 0x30000004 │ │ │ │ movwls r4, #17927 @ 0x4607 │ │ │ │ ldmdavs r9, {r1, r3, r5, r7, r9, sl, lr} │ │ │ │ - blx 0xfe414b2e │ │ │ │ - blx 0xfff94b1c │ │ │ │ + blx 0xff294aba │ │ │ │ + blx 0xe14aaa │ │ │ │ strmi r9, [r6], -r4, lsl #22 │ │ │ │ subpl pc, r1, #1325400064 @ 0x4f000000 │ │ │ │ @ instruction: 0xf7816819 │ │ │ │ - @ instruction: 0x462bfa35 │ │ │ │ + strtmi pc, [fp], -pc, ror #20 │ │ │ │ andscs r4, sl, #51380224 @ 0x3100000 │ │ │ │ mrc 6, 0, r4, cr13, cr0, {1} │ │ │ │ @ instruction: 0xf7805f70 │ │ │ │ - @ instruction: 0xf779f8a7 │ │ │ │ - stmdavs r1!, {r0, r3, r5, r6, r7, r9, fp, ip, sp, lr, pc}^ │ │ │ │ + @ instruction: 0xf779f8e1 │ │ │ │ + stmdavs r1!, {r0, r1, r5, r8, r9, fp, ip, sp, lr, pc}^ │ │ │ │ movwcs r9, #10755 @ 0x2a03 │ │ │ │ @ instruction: 0xf7de4680 │ │ │ │ - blmi 0x12162ac │ │ │ │ + blmi 0x1216260 │ │ │ │ adcseq pc, r4, r6, asr #12 │ │ │ │ addseq pc, r4, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ andshi pc, r0, sp, asr #17 │ │ │ │ - bl 0x16d124 │ │ │ │ + bl 0x16d0b0 │ │ │ │ ldmibne r1, {r3, r8, r9} │ │ │ │ tstls r1, sl, lsr r4 │ │ │ │ strmi r9, [r1], -r0, lsl #4 │ │ │ │ pkhbtmi r4, r8, sl, lsl #12 │ │ │ │ strbmi r6, [r3], r0, lsl #16 │ │ │ │ - blx 0xff914b7c │ │ │ │ - blx 0xff394b7c │ │ │ │ + blx 0x794b0a │ │ │ │ + blx 0x214b0a │ │ │ │ ldrbmi r6, [r2], -r1, ror #16 │ │ │ │ strmi r2, [r1], r2, lsl #6 │ │ │ │ - ldc2 7, cr15, [r2, #-888]! @ 0xfffffc88 │ │ │ │ + ldc2 7, cr15, [ip, #-888]! @ 0xfffffc88 │ │ │ │ @ instruction: 0x46414b35 │ │ │ │ ldrdeq pc, [r0], -r8 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ andsls pc, r4, sp, asr #17 │ │ │ │ - bl 0x16d160 │ │ │ │ - bl 0x1579e0 │ │ │ │ + bl 0x16d0ec │ │ │ │ + bl 0x15796c │ │ │ │ ldrtmi r0, [sl], #-3078 @ 0xfffff3fa │ │ │ │ andgt pc, r4, sp, asr #17 │ │ │ │ ldrmi r9, [sl], -r0, lsl #4 │ │ │ │ - blx 0xff214bb4 │ │ │ │ + blx 0x94b40 │ │ │ │ @ instruction: 0x8014f8dd │ │ │ │ @ instruction: 0x46412210 │ │ │ │ @ instruction: 0xf77e4640 │ │ │ │ - @ instruction: 0xf8ddfd63 │ │ │ │ + @ instruction: 0xf8ddfd9d │ │ │ │ @ instruction: 0x46419010 │ │ │ │ strbmi r4, [sl], -r0, asr #12 │ │ │ │ - mcrr2 7, 7, pc, lr, cr14 @ │ │ │ │ + stc2 7, cr15, [r8], {126} @ 0x7e │ │ │ │ stmdavs r1!, {r1, r8, r9, sp}^ │ │ │ │ @ instruction: 0x4648461a │ │ │ │ - stc2 7, cr15, [sl, #-888] @ 0xfffffc88 │ │ │ │ + ldc2 7, cr15, [r4, #-888] @ 0xfffffc88 │ │ │ │ @ instruction: 0xf8db4b22 │ │ │ │ ldrbmi r0, [r9], -r0 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ andsls pc, r0, sp, asr #17 │ │ │ │ - bl 0x16d1b0 │ │ │ │ - bl 0x157a30 │ │ │ │ + bl 0x16d13c │ │ │ │ + bl 0x1579bc │ │ │ │ ldrtmi r0, [sl], #-3078 @ 0xfffff3fa │ │ │ │ andgt pc, r4, sp, asr #17 │ │ │ │ ldrmi r9, [sl], -r0, lsl #4 │ │ │ │ - blx 0xfe814c04 │ │ │ │ - blx 0xfe294c04 │ │ │ │ + blx 0xff694b90 │ │ │ │ + blx 0xff114b90 │ │ │ │ movwcs r6, #10337 @ 0x2861 │ │ │ │ strmi r2, [r1], r3, lsl #4 │ │ │ │ - stc2l 7, cr15, [lr], #888 @ 0x378 │ │ │ │ + ldc2l 7, cr15, [r8], #888 @ 0x378 │ │ │ │ strbmi r9, [r0], -r3, lsl #20 │ │ │ │ movwcs r6, #10273 @ 0x2821 │ │ │ │ - ldc2l 7, cr15, [r6, #-888]! @ 0xfffffc88 │ │ │ │ + stc2 7, cr15, [r0, #888] @ 0x378 │ │ │ │ @ instruction: 0x46594b12 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ ldmibne sl, {r0, r1, r3, r5, r6, r7, fp, ip, lr} │ │ │ │ ldmibne sl, {r0, r9, ip, pc}^ │ │ │ │ strbmi r9, [fp], #-512 @ 0xfffffe00 │ │ │ │ @ instruction: 0xf8db461a │ │ │ │ @ instruction: 0xf77a0000 │ │ │ │ - @ instruction: 0x4649fa7f │ │ │ │ + @ instruction: 0x4649fab9 │ │ │ │ andscs r4, r0, #72, 12 @ 0x4800000 │ │ │ │ - stc2 7, cr15, [r0, #-504]! @ 0xfffffe08 │ │ │ │ + ldc2l 7, cr15, [sl, #-504] @ 0xfffffe08 │ │ │ │ strbmi r9, [r9], -r4, lsl #20 │ │ │ │ @ instruction: 0xf77e4648 │ │ │ │ - stmdavs r1!, {r0, r2, r3, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdavs r1!, {r0, r1, r2, r6, sl, fp, ip, sp, lr, pc} │ │ │ │ ldrbmi r2, [r2], -r2, lsl #6 │ │ │ │ @ instruction: 0xf7de4648 │ │ │ │ - smlsld pc, r4, r7, sp @ │ │ │ │ - strdeq r9, [r3], r4 │ │ │ │ - @ instruction: 0x008391b8 │ │ │ │ - addeq r9, r3, r8, ror #2 │ │ │ │ - addeq r9, r3, r8, lsr #2 │ │ │ │ + strb pc, [r4, -r1, ror #26] @ │ │ │ │ + addeq r9, r3, r8, ror #4 │ │ │ │ + addeq r9, r3, ip, lsr #4 │ │ │ │ + ldrdeq r9, [r3], ip │ │ │ │ + umulleq r9, r3, ip, r1 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a0f8cc │ │ │ │ strbtgt pc, [r0], #-2271 @ 0xfffff721 @ │ │ │ │ @ instruction: 0xf6cf2210 │ │ │ │ addlt r6, pc, r0, lsl #5 │ │ │ │ @@ -203494,20 +203466,20 @@ │ │ │ │ @ instruction: 0xf5b2856c │ │ │ │ @ instruction: 0xf0016f10 │ │ │ │ @ instruction: 0xf5b2838d │ │ │ │ @ instruction: 0xf0016f20 │ │ │ │ @ instruction: 0xf5b28373 │ │ │ │ cmnle r9, r0, lsl #30 │ │ │ │ @ instruction: 0xf7fca808 │ │ │ │ - blls 0x4169d4 │ │ │ │ + blls 0x416980 │ │ │ │ rsble r2, r3, r3, lsl #22 │ │ │ │ ldrtmi sl, [r8], -r8, lsl #18 │ │ │ │ andeq pc, r9, #268435460 @ 0x10000004 │ │ │ │ andeq pc, sl, #192, 4 │ │ │ │ - mcr2 7, 4, pc, cr8, cr6, {7} @ │ │ │ │ + mrc2 7, 4, pc, cr0, cr6, {7} │ │ │ │ tstcs r0, fp, asr r0 │ │ │ │ orrcs pc, r0, pc, asr #5 │ │ │ │ cmple r5, sl, lsl #5 │ │ │ │ stceq 0, cr15, [r0], {19} │ │ │ │ msrhi CPSR_xc, r0, asr #32 │ │ │ │ @ instruction: 0xf1000299 │ │ │ │ @ instruction: 0xf413840f │ │ │ │ @@ -203521,15 +203493,15 @@ │ │ │ │ vmin.s8 d8, d0, d5 │ │ │ │ @ instruction: 0xf5b287c4 │ │ │ │ @ instruction: 0xf0036fe0 │ │ │ │ vaba.s8 q4, , q15 │ │ │ │ @ instruction: 0xf5b2864e │ │ │ │ @ instruction: 0xf0037f00 │ │ │ │ vqshl.s8 d8, d23, d18 │ │ │ │ - bcs 0xf8084 │ │ │ │ + bcs 0xf8010 │ │ │ │ ldrbhi pc, [r7], #3 @ │ │ │ │ @ instruction: 0xf0030859 │ │ │ │ ldceq 12, cr0, [sl], {15} │ │ │ │ tstpeq r0, r1 @ p-variant is OBSOLETE │ │ │ │ tsteq ip, r1, asr #20 │ │ │ │ andseq pc, r0, #2 │ │ │ │ stccc 3, cr15, [r3], {195} @ 0xc3 │ │ │ │ @@ -203540,22 +203512,22 @@ │ │ │ │ @ instruction: 0xf640a908 │ │ │ │ vrshr.s64 d19, d17, #64 │ │ │ │ @ instruction: 0xf1cc020a │ │ │ │ @ instruction: 0xf04f0308 │ │ │ │ stmib sp, {sl, fp}^ │ │ │ │ @ instruction: 0xf8cde30a │ │ │ │ @ instruction: 0xf7f6c030 │ │ │ │ - and pc, sl, r1, ror #29 │ │ │ │ + and pc, sl, r9, ror #29 │ │ │ │ ldrmi sl, [r9], -r8, lsl #16 │ │ │ │ strmi r9, [r4], -r5, lsl #6 │ │ │ │ - mrc2 7, 4, pc, cr2, cr12, {7} │ │ │ │ + mrc2 7, 4, pc, cr10, cr12, {7} │ │ │ │ bicseq r9, fp, r5, lsl #22 │ │ │ │ rschi pc, r0, #64, 2 │ │ │ │ - blmi 0xff19eff0 │ │ │ │ - blls 0x43105c │ │ │ │ + blmi 0xff19ef7c │ │ │ │ + blls 0x430fe8 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ @ instruction: 0xf0440300 │ │ │ │ andlt r8, pc, r7, lsl r4 @ │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ @ instruction: 0xf4018ff0 │ │ │ │ @@ -203568,38 +203540,38 @@ │ │ │ │ vmax.f32 q3, q8, q12 │ │ │ │ @ instruction: 0xf5b28169 │ │ │ │ @ instruction: 0xf0017f50 │ │ │ │ vabd.s8 d8, d0, d14 │ │ │ │ @ instruction: 0xf5b2821d │ │ │ │ @ instruction: 0xf0027fa0 │ │ │ │ vqadd.s8 q4, q8, │ │ │ │ - bcs 0x10f8a34 │ │ │ │ + bcs 0x10f89c0 │ │ │ │ ldrbhi pc, [r2, -r1] @ │ │ │ │ svcvc 0x0080f5b2 │ │ │ │ strhi pc, [r1, -r1]! │ │ │ │ bicle r2, r9, r0, lsl #20 │ │ │ │ stmdage r8, {r0, r3, r4, r9, sl, lr} │ │ │ │ @ instruction: 0xf8cd9305 │ │ │ │ @ instruction: 0xf7fc8030 │ │ │ │ - blls 0x256924 │ │ │ │ + blls 0x2568d0 │ │ │ │ bicseq r9, r9, fp, lsl #20 │ │ │ │ ldrhi pc, [lr, -r2, lsl #2] │ │ │ │ ldrsbcc pc, [r0], #135 @ 0x87 @ │ │ │ │ svclt 0x00142a02 │ │ │ │ - ldclcc 0, cr15, [pc], #316 @ 0xd71b8 │ │ │ │ + ldclcc 0, cr15, [pc], #316 @ 0xd7144 │ │ │ │ stceq 0, cr15, [sl], {79} @ 0x4f │ │ │ │ ldrle r0, [r3, #1627]! @ 0x65b │ │ │ │ - tstpvc r0, #76, 12 @ p-variant is OBSOLETE @ 0x4c00000 │ │ │ │ + orrsvs pc, r0, #76, 12 @ 0x4c00000 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ addeq lr, r2, #3072 @ 0xc00 │ │ │ │ ldrtmi sl, [r8], -r8, lsl #18 │ │ │ │ @ instruction: 0xcc00e9cd │ │ │ │ andscc pc, r4, #13762560 @ 0xd20000 │ │ │ │ eorcs pc, r4, #13762560 @ 0xd20000 │ │ │ │ - @ instruction: 0xf81cf7fc │ │ │ │ + @ instruction: 0xf824f7fc │ │ │ │ vst1.32 {d30}, [pc :128], r3 │ │ │ │ vmvn.i32 q11, #0 @ 0x00000000 │ │ │ │ andmi r1, sl, r0, lsl #4 │ │ │ │ svcvc 0x0080f1b2 │ │ │ │ movthi pc, #40960 @ 0xa000 @ │ │ │ │ rschi pc, sl, r0, lsl #4 │ │ │ │ svcvs 0x0000f5b2 │ │ │ │ @@ -203609,53 +203581,53 @@ │ │ │ │ teqphi r2, #0 @ p-variant is OBSOLETE │ │ │ │ ldrbhi pc, [r5, #-512] @ 0xfffffe00 @ │ │ │ │ svcvc 0x0000f5b2 │ │ │ │ ldrthi pc, [sl], #-1 @ │ │ │ │ rschi pc, r1, r1, lsl #4 │ │ │ │ @ instruction: 0xf0012a00 │ │ │ │ stmdage r8, {r3, r7, sl, pc} │ │ │ │ - stc2l 7, cr15, [r6, #1008] @ 0x3f0 │ │ │ │ - blcs 0x1bdd20 │ │ │ │ + stc2l 7, cr15, [lr, #1008] @ 0x3f0 │ │ │ │ + blcs 0x1bdcac │ │ │ │ svcge 0x007cf43f │ │ │ │ ldrtmi sl, [r8], -r8, lsl #18 │ │ │ │ subne pc, r5, #68157440 @ 0x4100000 │ │ │ │ andeq pc, sl, #192, 4 │ │ │ │ - stc2 7, cr15, [r0, #984]! @ 0x3d8 │ │ │ │ + stc2 7, cr15, [r8, #984]! @ 0x3d8 │ │ │ │ biceq lr, lr, r3, ror r7 │ │ │ │ eorhi pc, r0, #64, 2 │ │ │ │ addcs pc, r1, #67108867 @ 0x4000003 │ │ │ │ @ instruction: 0xf0012a02 │ │ │ │ - bcs 0x1b7234 │ │ │ │ + bcs 0x1b71c0 │ │ │ │ andshi pc, r2, r1 │ │ │ │ vst1.8 {d18-d19}, [pc], r1 │ │ │ │ vmlal.s , d0, d0[4] │ │ │ │ - b 0x157934 │ │ │ │ + b 0x1578c0 │ │ │ │ @ instruction: 0xf0000201 │ │ │ │ @ instruction: 0xf5b287e1 │ │ │ │ @ instruction: 0xf0043f00 │ │ │ │ vcgt.s8 d8, d18, d16 │ │ │ │ @ instruction: 0xf5b28299 │ │ │ │ @ instruction: 0xf0043f80 │ │ │ │ vqshl.s8 q4, q7, q9 │ │ │ │ @ instruction: 0xf5b28534 │ │ │ │ @ instruction: 0xf0047f00 │ │ │ │ vshl.s8 d8, d14, d20 │ │ │ │ - bcs 0xfe0f744c │ │ │ │ + bcs 0xfe0f73d8 │ │ │ │ strhi pc, [r4, #-4] │ │ │ │ svcvc 0x0080f5b2 │ │ │ │ ldrbhi pc, [r6], -r4 @ │ │ │ │ @ instruction: 0xf47f2a00 │ │ │ │ stmdage r8, {r0, r1, r3, r4, r6, r8, r9, sl, fp, sp, pc} │ │ │ │ @ instruction: 0xf8cd9105 │ │ │ │ @ instruction: 0xf7fc8030 │ │ │ │ @ instruction: 0xf641fe55 │ │ │ │ vmlal.s q10, d0, d1[2] │ │ │ │ stmdbge r8, {r1, r3, r9} │ │ │ │ @ instruction: 0xf7f64638 │ │ │ │ - blls 0x256868 │ │ │ │ + blls 0x256814 │ │ │ │ @ instruction: 0xf43f2800 │ │ │ │ andcs sl, r1, r9, asr #30 │ │ │ │ vst1.8 {d30}, [pc :128] │ │ │ │ vmvn.i32 q11, #0 @ 0x00000000 │ │ │ │ andsmi r1, sl, r0, lsl #4 │ │ │ │ svccs 0x0001f1b2 │ │ │ │ msrhi CPSR_c, r2 │ │ │ │ @@ -203667,29 +203639,29 @@ │ │ │ │ sbchi pc, fp, r2 │ │ │ │ svcvc 0x0000f5b2 │ │ │ │ adchi pc, r2, r2 │ │ │ │ @ instruction: 0xf47f2a00 │ │ │ │ ldmdaeq r9, {r0, r1, r4, r8, r9, sl, fp, sp, pc}^ │ │ │ │ stceq 0, cr15, [pc], {3} │ │ │ │ @ instruction: 0xf0010c9a │ │ │ │ - b 0x1117614 │ │ │ │ + b 0x11175a0 │ │ │ │ @ instruction: 0xf002010c │ │ │ │ vmov.i32 d16, #45056 @ 0x0000b000 │ │ │ │ vmull.u8 , d3, d3 │ │ │ │ - b 0x115ebe4 │ │ │ │ + b 0x115eb70 │ │ │ │ vsubl.u8 q8, d3, d12 │ │ │ │ stmib sp, {r0, r2, sl, fp, lr}^ │ │ │ │ stmdbge r8, {r3, r9, ip} │ │ │ │ subcc pc, r9, #64, 12 @ 0x4000000 │ │ │ │ andeq pc, sl, #192, 4 │ │ │ │ movteq pc, #460 @ 0x1cc @ │ │ │ │ stceq 0, cr15, [r3], {79} @ 0x4f │ │ │ │ movw lr, #43469 @ 0xa9cd │ │ │ │ eorsgt pc, r0, sp, asr #17 │ │ │ │ - stc2l 7, cr15, [r6, #984] @ 0x3d8 │ │ │ │ + stc2l 7, cr15, [lr, #984] @ 0x3d8 │ │ │ │ vst1.64 {d30-d32}, [pc :128] │ │ │ │ vaddl.s8 q11, d0, d0 │ │ │ │ addmi r1, r2, #0 │ │ │ │ msrhi CPSR_xc, r1 │ │ │ │ adchi pc, pc, r0, lsl #4 │ │ │ │ addvs pc, r0, pc, asr #8 │ │ │ │ andne pc, r0, r0, asr #5 │ │ │ │ @@ -203702,27 +203674,27 @@ │ │ │ │ cmppvc r0, pc, asr #8 @ p-variant is OBSOLETE │ │ │ │ smlabtne r0, r0, r2, pc @ │ │ │ │ @ instruction: 0xf001428a │ │ │ │ @ instruction: 0xf1b281fc │ │ │ │ @ instruction: 0xf47f2f01 │ │ │ │ ldrmi sl, [r9], -fp, asr #29 │ │ │ │ movwls sl, #22536 @ 0x5808 │ │ │ │ - ldc2 7, cr15, [r2], {252} @ 0xfc │ │ │ │ + ldc2 7, cr15, [sl], {252} @ 0xfc │ │ │ │ stmdbge r8, {r0, r2, r8, r9, fp, ip, pc} │ │ │ │ vmvn.i32 d20, #-1207959552 @ 0xb8000000 │ │ │ │ - blcs 0x16be70 │ │ │ │ + blcs 0x16bdfc │ │ │ │ strhi pc, [ip, r2] │ │ │ │ @ instruction: 0xf0022b03 │ │ │ │ - blcs 0x13907c │ │ │ │ + blcs 0x139008 │ │ │ │ @ instruction: 0xf649bf15 │ │ │ │ @ instruction: 0xf64072e1 │ │ │ │ - vmlal.s , d16, d1[2] │ │ │ │ + vmlal.s , d0, d1[5] │ │ │ │ vsubl.s8 q8, d0, d6 │ │ │ │ @ instruction: 0xf7f6020d │ │ │ │ - ssat pc, #15, fp, asr #25 @ │ │ │ │ + strt pc, [lr], r3, ror #25 │ │ │ │ andvs pc, r0, pc, asr #8 │ │ │ │ andne pc, r0, r0, asr #5 │ │ │ │ @ instruction: 0xf0014282 │ │ │ │ vqshl.s8 d8, d18, d0 │ │ │ │ vst4.32 {d24-d27}, [pc :256], sl │ │ │ │ vaddl.s8 q11, d16, d0 │ │ │ │ addmi r1, r2, #0 │ │ │ │ @@ -203734,21 +203706,21 @@ │ │ │ │ vst1.32 {d24-d27}, [pc], ip │ │ │ │ vmla.f d23, d0, d0[0] │ │ │ │ addmi r1, sl, #0, 2 │ │ │ │ rsbshi pc, r3, #1 │ │ │ │ svccs 0x0001f1b2 │ │ │ │ mcrge 4, 4, pc, cr10, cr15, {3} @ │ │ │ │ stmdage r8, {r0, r3, r4, r9, sl, lr} │ │ │ │ - stc2l 7, cr15, [ip], {252} @ 0xfc │ │ │ │ - blcs 0x1bdf14 │ │ │ │ + ldc2l 7, cr15, [r4], {252} @ 0xfc │ │ │ │ + blcs 0x1bdea0 │ │ │ │ mcrge 4, 4, pc, cr2, cr15, {1} @ │ │ │ │ ldrtmi sl, [r8], -r8, lsl #18 │ │ │ │ adcne pc, r1, #68157440 @ 0x4100000 │ │ │ │ andeq pc, sl, #192, 4 │ │ │ │ - stc2 7, cr15, [r6], #984 @ 0x3d8 │ │ │ │ + stc2 7, cr15, [lr], #984 @ 0x3d8 │ │ │ │ svclt 0x0000e679 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ svcvs 0x0034f5b2 │ │ │ │ ldrthi pc, [r2], r1 @ │ │ │ │ svcvs 0x0034f5b2 │ │ │ │ rschi pc, fp, r0, lsl #4 │ │ │ │ svcvs 0x0014f5b2 │ │ │ │ @@ -203759,29 +203731,29 @@ │ │ │ │ svcvs 0x0010f5b2 │ │ │ │ strhi pc, [r4, -r1] │ │ │ │ svcvs 0x0000f5b2 │ │ │ │ mrcge 4, 2, APSR_nzcv, cr12, cr15, {3} │ │ │ │ stmdage r8, {r0, r3, r4, r9, sl, lr} │ │ │ │ @ instruction: 0xf8cd9305 │ │ │ │ @ instruction: 0xf7fc8030 │ │ │ │ - @ instruction: 0xf8d7fcc1 │ │ │ │ + @ instruction: 0xf8d7fcc9 │ │ │ │ @ instruction: 0x463820d0 │ │ │ │ @ instruction: 0xf8dd9b05 │ │ │ │ vaddl.u8 q14, d2, d28 │ │ │ │ bicseq r1, lr, r0, lsl #5 │ │ │ │ strhi pc, [ip, #-258] @ 0xfffffefe │ │ │ │ @ instruction: 0xf43f2a00 │ │ │ │ vceq.f32 q13, , │ │ │ │ - vsubw.s8 , q0, d20 │ │ │ │ + vsubw.s8 q8, q8, d20 │ │ │ │ vcge.s8 d16, d13, d19 │ │ │ │ - vmlal.s q9, d0, d0[5] │ │ │ │ + vmlal.s , d16, d0[5] │ │ │ │ stmdbge r8, {r0, r1, r4, r5, r9} │ │ │ │ eorcc pc, ip, r3, asr r8 @ │ │ │ │ eorcs pc, ip, r2, asr r8 @ │ │ │ │ - @ instruction: 0xff68f7fb │ │ │ │ + @ instruction: 0xff70f7fb │ │ │ │ vst1.8 {d30-d32}, [pc :256], r7 │ │ │ │ vmla.i d22, d0, d0[0] │ │ │ │ addmi r1, r2, #0 │ │ │ │ subshi pc, r2, r1 │ │ │ │ rschi pc, r8, #0, 4 │ │ │ │ msrvs CPSR_, pc, asr #8 │ │ │ │ smlabtne r0, r0, r2, pc @ │ │ │ │ @@ -203791,35 +203763,35 @@ │ │ │ │ addmi r1, sl, #0, 2 │ │ │ │ rschi pc, r4, r1 │ │ │ │ tstpvs r0, pc, asr #8 @ p-variant is OBSOLETE │ │ │ │ smlabtne r0, r0, r2, pc @ │ │ │ │ @ instruction: 0xf47f428a │ │ │ │ @ instruction: 0x4619ae19 │ │ │ │ @ instruction: 0xf7fca808 │ │ │ │ - blls 0x416530 │ │ │ │ + blls 0x4164dc │ │ │ │ @ instruction: 0xf47f2b00 │ │ │ │ stmdbge r8, {r0, r4, r9, sl, fp, sp, pc} │ │ │ │ vmin.s8 d20, d14, d24 │ │ │ │ - vmlal.s , d0, d1[2] │ │ │ │ + vmlal.s q8, d16, d1[5] │ │ │ │ @ instruction: 0xf7f6020c │ │ │ │ - @ instruction: 0xe608fc35 │ │ │ │ + @ instruction: 0xe608fc3d │ │ │ │ svcvc 0x0040f5b2 │ │ │ │ rsbshi pc, r4, r1 │ │ │ │ msrhi CPSR_fs, #0, 4 │ │ │ │ svcvc 0x0080f5b2 │ │ │ │ addhi pc, ip, r1 │ │ │ │ svcvc 0x0000f5b2 │ │ │ │ rsbshi pc, fp, r1 │ │ │ │ @ instruction: 0xf47f2a00 │ │ │ │ stmdage r8, {r0, r1, r2, r4, r5, r6, r7, r8, sl, fp, sp, pc} │ │ │ │ - ldc2 7, cr15, [sl], #-1008 @ 0xfffffc10 │ │ │ │ + mcrr2 7, 15, pc, r2, cr12 @ │ │ │ │ ldrtmi sl, [r8], -r8, lsl #18 │ │ │ │ rsbsmi pc, r1, #268435460 @ 0x10000004 │ │ │ │ andeq pc, sl, #192, 4 │ │ │ │ - ldc2 7, cr15, [r8], {246} @ 0xf6 │ │ │ │ + stc2 7, cr15, [r0], #-984 @ 0xfffffc28 │ │ │ │ vst3. {d30,d32,d34}, [pc :128], fp │ │ │ │ vmla.f d22, d0, d0[0] │ │ │ │ addmi r1, sl, #0, 2 │ │ │ │ msrhi CPSR_x, #1 │ │ │ │ msrhi SPSR_fxc, #0, 4 │ │ │ │ msrvs CPSR_, pc, asr #8 │ │ │ │ smlabtne r0, r0, r2, pc @ │ │ │ │ @@ -203829,75 +203801,75 @@ │ │ │ │ addmi r1, sl, #0, 2 │ │ │ │ bicshi pc, sp, r1 │ │ │ │ tstpvs r0, pc, asr #8 @ p-variant is OBSOLETE │ │ │ │ smlabtne r0, r0, r2, pc @ │ │ │ │ @ instruction: 0xf47f428a │ │ │ │ ldrmi sl, [r9], -sp, asr #27 │ │ │ │ @ instruction: 0xf7fca808 │ │ │ │ - blls 0x416498 │ │ │ │ + blls 0x416444 │ │ │ │ @ instruction: 0xf43f2b03 │ │ │ │ stmdbge r8, {r0, r2, r6, r7, r8, sl, fp, sp, pc} │ │ │ │ @ instruction: 0xf6404638 │ │ │ │ vmlal.s , d16, d1[4] │ │ │ │ @ instruction: 0xf7f6020a │ │ │ │ - ldr pc, [ip, #3049]! @ 0xbe9 │ │ │ │ + ldr pc, [ip, #3057]! @ 0xbf1 │ │ │ │ svcvs 0x00a8f5b2 │ │ │ │ strbhi pc, [lr], #-1 @ │ │ │ │ ldrhi pc, [r7], #512 @ 0x200 │ │ │ │ svcvs 0x0088f5b2 │ │ │ │ ldrbhi pc, [r8, #1] @ │ │ │ │ svcvs 0x00a0f5b2 │ │ │ │ strhi pc, [lr, #1]! │ │ │ │ svcvs 0x0080f5b2 │ │ │ │ stcge 4, cr15, [sl, #508]! @ 0x1fc │ │ │ │ stmdage r8, {r0, r3, r4, r9, sl, lr} │ │ │ │ @ instruction: 0xf8cd9305 │ │ │ │ @ instruction: 0xf7fc8030 │ │ │ │ - @ instruction: 0xf8d7fc0f │ │ │ │ + @ instruction: 0xf8d7fc17 │ │ │ │ @ instruction: 0x463820d0 │ │ │ │ @ instruction: 0xf8dd9b05 │ │ │ │ vaddl.u8 q14, d2, d28 │ │ │ │ bicseq r1, lr, r0, lsl #5 │ │ │ │ strhi pc, [r7, #258] @ 0x102 │ │ │ │ @ instruction: 0xf43f2a00 │ │ │ │ @ instruction: 0xf64cad95 │ │ │ │ - vorr.i32 d23, #0 @ 0x00000000 │ │ │ │ - bl 0x198198 │ │ │ │ + vrsra.s64 d22, d0, #64 │ │ │ │ + bl 0x198124 │ │ │ │ vcgt.s8 d16, d29, d12 │ │ │ │ - vsubl.s8 , d0, d20 │ │ │ │ + vsubl.s8 q8, d16, d20 │ │ │ │ stmdbge r8, {r0, r1, r4, r5, r9} │ │ │ │ addcc pc, r4, #13828096 @ 0xd30000 │ │ │ │ eorcs pc, ip, r2, asr r8 @ │ │ │ │ - @ instruction: 0xff90f7fb │ │ │ │ + @ instruction: 0xff98f7fb │ │ │ │ @ instruction: 0xf5b2e583 │ │ │ │ @ instruction: 0xf0016f54 │ │ │ │ vmax.s8 q4, q0, │ │ │ │ @ instruction: 0xf5b283c4 │ │ │ │ @ instruction: 0xf0016f44 │ │ │ │ @ instruction: 0xf5b28565 │ │ │ │ @ instruction: 0xf0016f50 │ │ │ │ @ instruction: 0xf5b28541 │ │ │ │ @ instruction: 0xf47f6f40 │ │ │ │ @ instruction: 0x4619ad71 │ │ │ │ movwls sl, #22536 @ 0x5808 │ │ │ │ eorshi pc, r0, sp, asr #17 │ │ │ │ - blx 0xff69550a │ │ │ │ + blx 0xff895496 │ │ │ │ ldrsbcs pc, [r0], #135 @ 0x87 @ │ │ │ │ - blls 0x228e00 │ │ │ │ + blls 0x228d8c │ │ │ │ @ instruction: 0xf3c2990b │ │ │ │ @ instruction: 0xf0131280 │ │ │ │ @ instruction: 0xf0427380 │ │ │ │ - bcs 0xf88b0 │ │ │ │ + bcs 0xf883c │ │ │ │ ldclge 4, cr15, [ip, #-252] @ 0xffffff04 │ │ │ │ - andsvc pc, r0, #76, 12 @ 0x4c00000 │ │ │ │ + addsvs pc, r0, #76, 12 @ 0x4c00000 │ │ │ │ eorseq pc, r3, #192, 4 │ │ │ │ addeq lr, r1, #2048 @ 0x800 │ │ │ │ @ instruction: 0xf8d2a908 │ │ │ │ @ instruction: 0xf7fb2354 │ │ │ │ - ldrb pc, [r0, #-3713] @ 0xfffff17f @ │ │ │ │ + ldrb pc, [r0, #-3721] @ 0xfffff177 @ │ │ │ │ vmull.u8 q8, d17, d10 │ │ │ │ @ instruction: 0xf0023103 │ │ │ │ @ instruction: 0xf0030210 │ │ │ │ tstmi r1, #3840 @ 0xf00 │ │ │ │ strmi r9, [r8], ip, lsl #2 │ │ │ │ vmov.i16 q8, #185 @ 0x00b9 │ │ │ │ @ instruction: 0xf0012203 │ │ │ │ @@ -203906,34 +203878,34 @@ │ │ │ │ ldmeq sl, {r0, r3, r9, ip, pc}^ │ │ │ │ tsteq ip, r1, asr #20 │ │ │ │ andseq pc, r0, #2 │ │ │ │ stcge 1, cr9, [r8], {10} │ │ │ │ smlabtmi r3, r3, r3, pc @ │ │ │ │ movwmi r9, #41733 @ 0xa305 │ │ │ │ andls r4, fp, #34603008 @ 0x2100000 │ │ │ │ - ldc2l 7, cr15, [r2], #-996 @ 0xfffffc1c │ │ │ │ + ldc2l 7, cr15, [sl], #-996 @ 0xfffffc1c │ │ │ │ stmdacs r0, {r0, r2, r8, r9, fp, ip, pc} │ │ │ │ ldclge 4, cr15, [r9, #508]! @ 0x1fc │ │ │ │ rsbsvs pc, r4, #50331648 @ 0x3000000 │ │ │ │ svcvs 0x00e8f5b2 │ │ │ │ stclge 4, cr15, [r1, #-508] @ 0xfffffe04 │ │ │ │ @ instruction: 0x46204619 │ │ │ │ - blx 0xfec9559e │ │ │ │ + blx 0xfee9552a │ │ │ │ ldrsbcc pc, [r0], #135 @ 0x87 @ │ │ │ │ @ instruction: 0x065f4638 │ │ │ │ ldcge 5, cr15, [sl, #-508] @ 0xfffffe04 │ │ │ │ ldrdgt pc, [ip], -sp @ │ │ │ │ - cmppcs r4, #-805306364 @ p-variant is OBSOLETE @ 0xd0000004 │ │ │ │ + bicsne pc, r4, #-805306364 @ 0xd0000004 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - addscs pc, r4, #-805306364 @ 0xd0000004 │ │ │ │ + andscs pc, r4, #-805306364 @ 0xd0000004 │ │ │ │ eorseq pc, r3, #192, 4 │ │ │ │ @ instruction: 0xf8534621 │ │ │ │ @ instruction: 0xf852302c │ │ │ │ @ instruction: 0xf7fc202c │ │ │ │ - str pc, [r8, #-2057] @ 0xfffff7f7 │ │ │ │ + str pc, [r8, #-2065] @ 0xfffff7ef │ │ │ │ asrvs pc, pc, #8 @ │ │ │ │ smlabtne r0, r0, r2, pc @ │ │ │ │ @ instruction: 0xf001428a │ │ │ │ vaba.s8 d8, d16, d19 │ │ │ │ vst3. {d24-d26}, [pc :64], r0 │ │ │ │ vmla.f d23, d0, d0[0] │ │ │ │ addmi r1, sl, #0, 2 │ │ │ │ @@ -203958,82 +203930,82 @@ │ │ │ │ @ instruction: 0xf640a908 │ │ │ │ vrshr.s64 q10, , #64 │ │ │ │ @ instruction: 0xf1cc020a │ │ │ │ @ instruction: 0xf04f0340 │ │ │ │ stmib sp, {r0, r1, sl, fp}^ │ │ │ │ @ instruction: 0xf8cde30a │ │ │ │ @ instruction: 0xf7f6c030 │ │ │ │ - strb pc, [r6], #2973 @ 0xb9d @ │ │ │ │ + strb pc, [r6], #2981 @ 0xba5 @ │ │ │ │ vmov.i16 d16, #47104 @ 0xb800 │ │ │ │ @ instruction: 0xf0001840 │ │ │ │ stmdbcs fp, {r0, r1, r2, r3, r8} │ │ │ │ andcs fp, r0, ip, lsl #31 │ │ │ │ andeq pc, r1, r0 │ │ │ │ @ instruction: 0xf0402800 │ │ │ │ vst1.8 {d8-d10}, [r3], r5 │ │ │ │ @ instruction: 0xf5b26272 │ │ │ │ @ instruction: 0xf43f6f72 │ │ │ │ @ instruction: 0xf642acb3 │ │ │ │ - @ instruction: 0xf2c009f1 │ │ │ │ + vqdmlal.s q8, d16, d13 │ │ │ │ @ instruction: 0xf8d7090d │ │ │ │ @ instruction: 0x065620d0 │ │ │ │ stcge 5, cr15, [sl], #508 @ 0x1fc │ │ │ │ ldceq 13, cr6, [r8], {58} @ 0x3a │ │ │ │ andseq pc, r0, r0 │ │ │ │ ldrdgt pc, [r0], -r2 │ │ │ │ andcc pc, r3, #201326595 @ 0xc000003 │ │ │ │ @ instruction: 0xf01c4302 │ │ │ │ tstle r2, lr, lsl #30 │ │ │ │ @ instruction: 0xf53f06d5 │ │ │ │ @ instruction: 0xf3c3ac9b │ │ │ │ - andsmi r1, r4, #128, 8 @ 0x80000000 │ │ │ │ + eormi r1, r2, #128, 8 @ 0x80000000 │ │ │ │ ldcge 4, cr15, [r6], {127} @ 0x7f │ │ │ │ stmib sp, {r3, r4, r5, r9, sl, lr}^ │ │ │ │ tstls r7, r5, lsl #6 │ │ │ │ - @ instruction: 0xf8e0f00b │ │ │ │ + @ instruction: 0xf8def00b │ │ │ │ @ instruction: 0xf43f2800 │ │ │ │ ldmib sp, {r2, r3, r4, r6, r8, sl, fp, sp, pc}^ │ │ │ │ @ instruction: 0xf0030305 │ │ │ │ - bleq 0x75a718 │ │ │ │ + bleq 0x75a6a4 │ │ │ │ @ instruction: 0xf0020c5b │ │ │ │ @ instruction: 0xf0030270 │ │ │ │ - b 0x11584e8 │ │ │ │ - b 0xfe197f1c │ │ │ │ + b 0x1158474 │ │ │ │ + b 0xfe197ea8 │ │ │ │ @ instruction: 0xf7de0502 │ │ │ │ - stccs 8, cr15, [r0], {83} @ 0x53 │ │ │ │ + stccs 8, cr15, [r0], {93} @ 0x5d │ │ │ │ strbmi r4, [r2], -r6, lsl #12 │ │ │ │ strtmi r9, [r8], -r7, lsl #18 │ │ │ │ movwcs fp, #36620 @ 0x8f0c │ │ │ │ movwls r2, #21264 @ 0x5310 │ │ │ │ - ldc2 7, cr15, [r4, #-820]! @ 0xfffffccc │ │ │ │ + ldc2l 7, cr15, [ip, #-820]! @ 0xfffffccc │ │ │ │ stmib sp, {r0, r2, r8, r9, fp, ip, pc}^ │ │ │ │ ldrtmi r0, [r2], -r0, lsl #2 │ │ │ │ andcs r4, r3, r1, lsr r6 │ │ │ │ movwcc lr, #10701 @ 0x29cd │ │ │ │ ldr r4, [r6, #-1992]! @ 0xfffff838 │ │ │ │ @ instruction: 0xf7fca808 │ │ │ │ - stmdbge r8, {r0, r1, r3, r5, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdbge r8, {r0, r1, r4, r5, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ vmin.s8 d20, d1, d24 │ │ │ │ vrshr.s64 d19, d13, #64 │ │ │ │ @ instruction: 0xf7f6020a │ │ │ │ - ldrb pc, [ip], #-2697 @ 0xfffff577 @ │ │ │ │ + ldrb pc, [ip], #-2705 @ 0xfffff56f @ │ │ │ │ @ instruction: 0xf7fca808 │ │ │ │ - stmdbge r8, {r0, r1, r2, r4, r6, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ + stmdbge r8, {r0, r1, r2, r3, r4, r6, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ vmin.s8 d20, d1, d24 │ │ │ │ vmov.i32 q8, #2304 @ 0x00000900 │ │ │ │ @ instruction: 0xf7f6020a │ │ │ │ - ldrb pc, [r0], #-2685 @ 0xfffff583 @ │ │ │ │ + ldrb pc, [r0], #-2693 @ 0xfffff57b @ │ │ │ │ @ instruction: 0xf7fca808 │ │ │ │ - blls 0x4161a0 │ │ │ │ + blls 0x41614c │ │ │ │ @ instruction: 0xf43f2b03 │ │ │ │ stmdbge r8, {r0, r3, r6, sl, fp, sp, pc} │ │ │ │ @ instruction: 0xf6414638 │ │ │ │ vmlal.s q8, d0, d1[5] │ │ │ │ @ instruction: 0xf7f6020a │ │ │ │ - strb pc, [r0], #-2669 @ 0xfffff593 @ │ │ │ │ + strb pc, [r0], #-2677 @ 0xfffff58b @ │ │ │ │ rsbsvs pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ andne pc, r0, #192, 4 │ │ │ │ @ instruction: 0xf1b2401a │ │ │ │ @ instruction: 0xf0022f01 │ │ │ │ vaba.s8 q4, q0, q11 │ │ │ │ @ instruction: 0xf5b2809e │ │ │ │ @ instruction: 0xf0026f10 │ │ │ │ @@ -204041,15 +204013,15 @@ │ │ │ │ @ instruction: 0xf5b28431 │ │ │ │ @ instruction: 0xf0027f40 │ │ │ │ vmax.s8 d8, d1, d3 │ │ │ │ @ instruction: 0xf5b28586 │ │ │ │ @ instruction: 0xf0027f80 │ │ │ │ @ instruction: 0xf5b287f6 │ │ │ │ @ instruction: 0xf0027f00 │ │ │ │ - bcs 0xf96e0 │ │ │ │ + bcs 0xf966c │ │ │ │ ldcge 4, cr15, [lr], {127} @ 0x7f │ │ │ │ @ instruction: 0xf0030859 │ │ │ │ ldceq 12, cr0, [sl], {15} │ │ │ │ tstpeq r0, r1 @ p-variant is OBSOLETE │ │ │ │ tsteq ip, r1, asr #20 │ │ │ │ andseq pc, r0, #2 │ │ │ │ stccc 3, cr15, [r3], {195} @ 0xc3 │ │ │ │ @@ -204060,45 +204032,45 @@ │ │ │ │ @ instruction: 0xf640a908 │ │ │ │ vmlal.s , d0, d1[2] │ │ │ │ @ instruction: 0xf1cc020a │ │ │ │ @ instruction: 0xf04f0320 │ │ │ │ stmib sp, {r1, sl, fp}^ │ │ │ │ @ instruction: 0xf8cde30a │ │ │ │ @ instruction: 0xf7f6c030 │ │ │ │ - @ instruction: 0xf7fffad1 │ │ │ │ + @ instruction: 0xf7fffad9 │ │ │ │ @ instruction: 0xf5b2bbfa │ │ │ │ @ instruction: 0xf0016f40 │ │ │ │ vqadd.s8 d8, d16, d24 │ │ │ │ @ instruction: 0xf5b281d5 │ │ │ │ @ instruction: 0xf0006f20 │ │ │ │ @ instruction: 0xf5b2879c │ │ │ │ @ instruction: 0xf0006f30 │ │ │ │ @ instruction: 0xf5b28786 │ │ │ │ @ instruction: 0xf47f6f10 │ │ │ │ stmdage r8, {r0, r1, r2, r5, r6, r7, r8, r9, fp, sp, pc} │ │ │ │ - blx 0xb95814 │ │ │ │ - blcs 0x1be458 │ │ │ │ - blge 0xff914928 │ │ │ │ + blx 0xd957a0 │ │ │ │ + blcs 0x1be3e4 │ │ │ │ + blge 0xff9148b4 │ │ │ │ ldrtmi sl, [r8], -r8, lsl #18 │ │ │ │ adcsvc pc, r9, #64, 12 @ 0x4000000 │ │ │ │ andeq pc, sl, #192, 4 │ │ │ │ - blx 0x215814 │ │ │ │ - bllt 0xff6d583c │ │ │ │ + blx 0x4157a0 │ │ │ │ + bllt 0xff6d57c8 │ │ │ │ rsbsvs pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ andne pc, r0, #192, 4 │ │ │ │ @ instruction: 0xf1b2401a │ │ │ │ @ instruction: 0xf0032f01 │ │ │ │ vhsub.s8 q4, q0, q10 │ │ │ │ @ instruction: 0xf5b2830d │ │ │ │ @ instruction: 0xf0036fe0 │ │ │ │ vhsub.s8 d8, d17, d22 │ │ │ │ @ instruction: 0xf5b281a1 │ │ │ │ @ instruction: 0xf0037f00 │ │ │ │ vqadd.s8 q4, , │ │ │ │ - bcs 0xf984c │ │ │ │ + bcs 0xf97d8 │ │ │ │ andshi pc, fp, r3 │ │ │ │ @ instruction: 0xf0030859 │ │ │ │ ldceq 12, cr0, [sl], {15} │ │ │ │ tstpeq r0, r1 @ p-variant is OBSOLETE │ │ │ │ tsteq ip, r1, asr #20 │ │ │ │ andseq pc, r0, #2 │ │ │ │ stccc 3, cr15, [r3], {195} @ 0xc3 │ │ │ │ @@ -204109,15 +204081,15 @@ │ │ │ │ @ instruction: 0xf640a908 │ │ │ │ vrshr.s64 d19, d17, #64 │ │ │ │ @ instruction: 0xf1cc020a │ │ │ │ @ instruction: 0xf04f0310 │ │ │ │ stmib sp, {r0, sl, fp}^ │ │ │ │ @ instruction: 0xf8cde30a │ │ │ │ @ instruction: 0xf7f6c030 │ │ │ │ - @ instruction: 0xf7fffa6f │ │ │ │ + @ instruction: 0xf7fffa77 │ │ │ │ @ instruction: 0xf44fbb98 │ │ │ │ vaddw.s8 q11, q0, d0 │ │ │ │ addmi r1, sl, #0, 2 │ │ │ │ ldrhi pc, [r5, #-2] │ │ │ │ bichi pc, r0, #0, 4 │ │ │ │ asrvs pc, pc, #8 @ │ │ │ │ smlabtne r0, r0, r2, pc @ │ │ │ │ @@ -204135,353 +204107,353 @@ │ │ │ │ ldrhi pc, [sl, #2] │ │ │ │ tstpvc r0, pc, asr #8 @ p-variant is OBSOLETE │ │ │ │ smlabtne r0, r0, r2, pc @ │ │ │ │ @ instruction: 0xf47f428a │ │ │ │ ldmdaeq r9, {r0, r1, r3, r5, r6, r8, r9, fp, sp, pc}^ │ │ │ │ stceq 0, cr15, [pc], {3} │ │ │ │ @ instruction: 0xf0010c9a │ │ │ │ - b 0x1117d64 │ │ │ │ + b 0x1117cf0 │ │ │ │ @ instruction: 0xf002010c │ │ │ │ vmov.i32 d16, #45056 @ 0x0000b000 │ │ │ │ vmull.u8 , d3, d3 │ │ │ │ - b 0x115f334 │ │ │ │ + b 0x115f2c0 │ │ │ │ vsubl.u8 q8, d3, d12 │ │ │ │ stmib sp, {r2, sl, fp, lr}^ │ │ │ │ stmdbge r8, {r3, r9, ip} │ │ │ │ rscsmi pc, r1, #64, 12 @ 0x4000000 │ │ │ │ andeq pc, sl, #192, 4 │ │ │ │ msreq CPSR_, #204, 2 @ 0x33 │ │ │ │ stceq 0, cr15, [r2], {79} @ 0x4f │ │ │ │ movw lr, #43469 @ 0xa9cd │ │ │ │ eorsgt pc, r0, sp, asr #17 │ │ │ │ - blx 0x895934 │ │ │ │ - bllt 0x12d595c │ │ │ │ + blx 0xa958c0 │ │ │ │ + bllt 0x12d58e8 │ │ │ │ msrvs SPSR_, pc, asr #8 │ │ │ │ smlabtne r0, r0, r2, pc @ │ │ │ │ @ instruction: 0xf000428a │ │ │ │ vst3.8 {d24,d26,d28}, [pc :256], r9 │ │ │ │ vbic.i32 q11, #0 @ 0x00000000 │ │ │ │ addmi r1, sl, #0, 2 │ │ │ │ strhi pc, [r3, #-0] │ │ │ │ cmppvs r0, pc, asr #8 @ p-variant is OBSOLETE │ │ │ │ smlabtne r0, r0, r2, pc @ │ │ │ │ @ instruction: 0xf47f428a │ │ │ │ stmdage r8, {r0, r4, r5, r8, r9, fp, sp, pc} │ │ │ │ @ instruction: 0x46044619 │ │ │ │ @ instruction: 0xf7fc9305 │ │ │ │ - blls 0x255ebc │ │ │ │ + blls 0x255e68 │ │ │ │ @ instruction: 0xf53f0298 │ │ │ │ - blls 0x40263c │ │ │ │ + blls 0x4025c8 │ │ │ │ @ instruction: 0xf0432b01 │ │ │ │ ldcvs 3, cr8, [fp, #-488]! @ 0xfffffe18 │ │ │ │ ldrdcs pc, [r0], r3 @ │ │ │ │ svcvs 0x0070f412 │ │ │ │ ldrbhi pc, [r7], -r3 @ │ │ │ │ @ instruction: 0xf413685b │ │ │ │ svclt 0x00140f70 │ │ │ │ movwcs r2, #769 @ 0x301 │ │ │ │ @ instruction: 0xf43f2b00 │ │ │ │ @ instruction: 0x4621ab13 │ │ │ │ vmin.s8 d20, d5, d24 │ │ │ │ - vmlal.s , d0, d1[0] │ │ │ │ + vmlal.s q9, d16, d1[3] │ │ │ │ @ instruction: 0xf7f6020d │ │ │ │ - @ instruction: 0xf7fff937 │ │ │ │ + @ instruction: 0xf7fff93f │ │ │ │ @ instruction: 0xf5b2bb0a │ │ │ │ @ instruction: 0xf0006f50 │ │ │ │ @ instruction: 0xf5b284a9 │ │ │ │ @ instruction: 0xf0006f70 │ │ │ │ @ instruction: 0xf5b2847e │ │ │ │ @ instruction: 0xf47f6f40 │ │ │ │ stmdage r8, {r0, r2, r3, r4, r5, r6, r7, r9, fp, sp, pc} │ │ │ │ strmi r9, [r4], -r5, lsl #2 │ │ │ │ - @ instruction: 0xf916f7fc │ │ │ │ - bls 0x3fe614 │ │ │ │ + @ instruction: 0xf91ef7fc │ │ │ │ + bls 0x3fe5a0 │ │ │ │ @ instruction: 0xf102029b │ │ │ │ - bcs 0x137b14 │ │ │ │ + bcs 0x137aa0 │ │ │ │ rsbshi pc, sl, r2, asr #32 │ │ │ │ @ instruction: 0xf8d36d3b │ │ │ │ @ instruction: 0xf41220a0 │ │ │ │ @ instruction: 0xf0036f70 │ │ │ │ ldmdavs fp, {r2, r3, r4, r8, r9, pc}^ │ │ │ │ svceq 0x0070f413 │ │ │ │ movwcs fp, #7956 @ 0x1f14 │ │ │ │ - blcs 0xe0628 │ │ │ │ - bge 0xff914b28 │ │ │ │ + blcs 0xe05b4 │ │ │ │ + bge 0xff914ab4 │ │ │ │ ldrtmi r4, [r8], -r1, lsr #12 │ │ │ │ - eorsvs pc, r1, #68, 12 @ 0x4400000 │ │ │ │ + adcspl pc, sp, #68, 12 @ 0x4400000 │ │ │ │ andeq pc, sp, #192, 4 │ │ │ │ - @ instruction: 0xf904f7f6 │ │ │ │ - blt 0xff6d5a3c │ │ │ │ + @ instruction: 0xf90cf7f6 │ │ │ │ + blt 0xff6d59c8 │ │ │ │ svcvs 0x00a0f5b2 │ │ │ │ ldrthi pc, [r0], -r0 @ │ │ │ │ svcvs 0x00c0f5b2 │ │ │ │ ldrhi pc, [fp], -r0 │ │ │ │ svcvs 0x0080f5b2 │ │ │ │ - bge 0xff394c54 │ │ │ │ + bge 0xff394be0 │ │ │ │ @ instruction: 0xf7fca808 │ │ │ │ - stmdbge r8, {r0, r2, r6, fp, ip, sp, lr, pc} │ │ │ │ + stmdbge r8, {r0, r2, r3, r6, fp, ip, sp, lr, pc} │ │ │ │ vmin.s8 d20, d1, d24 │ │ │ │ vmov.i32 d17, #2304 @ 0x00000900 │ │ │ │ @ instruction: 0xf7f6020a │ │ │ │ - @ instruction: 0xf7fff8eb │ │ │ │ + @ instruction: 0xf7fff8f3 │ │ │ │ vst1.32 {d27-d28}, [pc :256], lr │ │ │ │ vmla.f d22, d16, d0[0] │ │ │ │ addmi r1, sl, #0, 2 │ │ │ │ ldrhi pc, [r4, #-0] │ │ │ │ mvnvs pc, pc, asr #8 │ │ │ │ smlabtne r0, r0, r2, pc @ │ │ │ │ @ instruction: 0xf000428a │ │ │ │ vst3. {d24-d26}, [pc :256], fp │ │ │ │ vaddw.s8 q11, q8, d16 │ │ │ │ addmi r1, sl, #0, 2 │ │ │ │ - bge 0xfeb14c98 │ │ │ │ + bge 0xfeb14c24 │ │ │ │ stmdage r8, {r0, r3, r4, r9, sl, lr} │ │ │ │ - @ instruction: 0xf822f7fc │ │ │ │ + @ instruction: 0xf82af7fc │ │ │ │ ldrtmi sl, [r8], -r8, lsl #18 │ │ │ │ eorcs pc, sp, #268435460 @ 0x10000004 │ │ │ │ andeq pc, sl, #192, 4 │ │ │ │ - @ instruction: 0xf8c8f7f6 │ │ │ │ - blt 0xfe7d5ab4 │ │ │ │ + @ instruction: 0xf8d0f7f6 │ │ │ │ + blt 0xfe7d5a40 │ │ │ │ bicvs pc, r0, pc, asr #8 │ │ │ │ smlabtne r0, r0, r2, pc @ │ │ │ │ @ instruction: 0xf000428a │ │ │ │ vst1.64 {d24-d26}, [pc :64], r8 │ │ │ │ vmla.f d22, d16, d0[4] │ │ │ │ addmi r1, sl, #0, 2 │ │ │ │ ldrthi pc, [pc], r0 @ │ │ │ │ asrvs pc, pc, #8 @ │ │ │ │ smlabtne r0, r0, r2, pc @ │ │ │ │ @ instruction: 0xf47f428a │ │ │ │ ldrmi sl, [r9], -r5, lsl #21 │ │ │ │ - @ instruction: 0xf7fba808 │ │ │ │ - stmdbge r8, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + @ instruction: 0xf7fca808 │ │ │ │ + stmdbge r8, {r0, r1, r2, fp, ip, sp, lr, pc} │ │ │ │ vmin.s8 d20, d1, d24 │ │ │ │ vmlal.s q8, d16, d1[3] │ │ │ │ @ instruction: 0xf7f6020a │ │ │ │ - @ instruction: 0xf7fff8a5 │ │ │ │ + @ instruction: 0xf7fff8ad │ │ │ │ vst1.16 {d27-d28}, [pc :256], r8 │ │ │ │ vmla.f d22, d0, d0[4] │ │ │ │ addmi r1, sl, #0, 2 │ │ │ │ strhi pc, [r6, r0] │ │ │ │ cmnpvs r0, pc, asr #8 @ p-variant is OBSOLETE │ │ │ │ smlabtne r0, r0, r2, pc @ │ │ │ │ @ instruction: 0xf000428a │ │ │ │ vst3. {d24,d26,d28}, [pc :64], r4 │ │ │ │ vorr.i32 q11, #0 @ 0x00000000 │ │ │ │ addmi r1, sl, #0, 2 │ │ │ │ - bge 0x1994d24 │ │ │ │ + bge 0x1994cb0 │ │ │ │ setend be │ │ │ │ stmdage r8, {r0, r2, r4, r5, r8, r9, sl, pc} │ │ │ │ movwls r4, #22041 @ 0x5619 │ │ │ │ @ instruction: 0xf7fc4604 │ │ │ │ - blls 0x255c70 │ │ │ │ + blls 0x255c24 │ │ │ │ @ instruction: 0xf53f065d │ │ │ │ - blls 0x402498 │ │ │ │ + blls 0x402424 │ │ │ │ @ instruction: 0xf0432b01 │ │ │ │ ldcvs 4, cr8, [fp, #-960]! @ 0xfffffc40 │ │ │ │ ldrdcs pc, [r0], r3 @ │ │ │ │ svcvs 0x0070f412 │ │ │ │ addhi pc, fp, #4 │ │ │ │ @ instruction: 0xf413685b │ │ │ │ svclt 0x00140f70 │ │ │ │ movwcs r2, #769 @ 0x301 │ │ │ │ @ instruction: 0xf43f2b00 │ │ │ │ strtmi sl, [r1], -r1, asr #20 │ │ │ │ @ instruction: 0xf6444638 │ │ │ │ - vsubl.s8 , d0, d17 │ │ │ │ + vsubl.s8 q8, d16, d29 │ │ │ │ @ instruction: 0xf7f6020d │ │ │ │ - @ instruction: 0xf7fff865 │ │ │ │ + @ instruction: 0xf7fff86d │ │ │ │ @ instruction: 0xf5b2ba38 │ │ │ │ @ instruction: 0xf0006fc0 │ │ │ │ @ instruction: 0xf5b28607 │ │ │ │ @ instruction: 0xf0006fe0 │ │ │ │ @ instruction: 0xf5b285f2 │ │ │ │ @ instruction: 0xf47f6fa0 │ │ │ │ stmdage r8, {r0, r1, r3, r5, r9, fp, sp, pc} │ │ │ │ - @ instruction: 0xffa6f7fb │ │ │ │ + @ instruction: 0xffaef7fb │ │ │ │ ldrtmi sl, [r8], -r8, lsl #18 │ │ │ │ addeq pc, r1, #268435460 @ 0x10000004 │ │ │ │ andeq pc, sl, #192, 4 │ │ │ │ - @ instruction: 0xf84cf7f6 │ │ │ │ - blt 0x8d5bac │ │ │ │ + @ instruction: 0xf854f7f6 │ │ │ │ + blt 0x8d5b38 │ │ │ │ svcvs 0x0060f5b2 │ │ │ │ strthi pc, [r5], r0 │ │ │ │ svcvs 0x0070f5b2 │ │ │ │ ldrbthi pc, [sl], -r0 @ │ │ │ │ svcvs 0x0050f5b2 │ │ │ │ - bge 0x594dc4 │ │ │ │ + bge 0x594d50 │ │ │ │ tstls r5, r8, lsl #16 │ │ │ │ @ instruction: 0xf7fc4604 │ │ │ │ - blls 0x255c80 │ │ │ │ + blls 0x255c2c │ │ │ │ addseq r9, sp, #12, 20 @ 0xc000 │ │ │ │ strhi pc, [r1, -r1, lsl #2] │ │ │ │ @ instruction: 0xf0412a01 │ │ │ │ ldcvs 7, cr8, [fp, #-652]! @ 0xfffffd74 │ │ │ │ ldrdcs pc, [r0], r3 @ │ │ │ │ svcvs 0x0070f412 │ │ │ │ adchi pc, r5, #3 │ │ │ │ @ instruction: 0xf413685b │ │ │ │ svclt 0x00140f70 │ │ │ │ movwcs r2, #769 @ 0x301 │ │ │ │ @ instruction: 0xf43f2b00 │ │ │ │ @ instruction: 0x4621a9f5 │ │ │ │ vmin.s8 d20, d4, d24 │ │ │ │ - vmlal.s q10, d16, d1[6] │ │ │ │ + vmvn.i32 q10, #1280 @ 0x00000500 │ │ │ │ @ instruction: 0xf7f6020d │ │ │ │ - @ instruction: 0xf7fff819 │ │ │ │ + @ instruction: 0xf7fff821 │ │ │ │ @ instruction: 0xf5b2b9ec │ │ │ │ @ instruction: 0xf0016f24 │ │ │ │ @ instruction: 0xf5b282eb │ │ │ │ @ instruction: 0xf0016f30 │ │ │ │ @ instruction: 0xf5b282c1 │ │ │ │ @ instruction: 0xf47f6f20 │ │ │ │ @ instruction: 0x4619a9df │ │ │ │ movwls sl, #22536 @ 0x5808 │ │ │ │ eorshi pc, r0, sp, asr #17 │ │ │ │ - @ instruction: 0xf844f7fc │ │ │ │ + @ instruction: 0xf84cf7fc │ │ │ │ ldrsbcs pc, [r0], #135 @ 0x87 @ │ │ │ │ - blls 0x229524 │ │ │ │ + blls 0x2294b0 │ │ │ │ ldrdgt pc, [ip], -sp @ │ │ │ │ addne pc, r0, #134217731 @ 0x8000003 │ │ │ │ cps #25 │ │ │ │ - bcs 0xf7fec │ │ │ │ + bcs 0xf7f78 │ │ │ │ stmibge sl, {r0, r1, r2, r3, r4, r5, sl, ip, sp, lr, pc}^ │ │ │ │ - cmnpne r4, #-805306364 @ p-variant is OBSOLETE @ 0xd0000004 │ │ │ │ + mvnseq pc, #-805306364 @ 0xd0000004 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - rsbcs pc, r4, #-805306364 @ 0xd0000004 │ │ │ │ + rscne pc, r4, #-805306364 @ 0xd0000004 │ │ │ │ eorseq pc, r3, #192, 4 │ │ │ │ @ instruction: 0xf853a908 │ │ │ │ @ instruction: 0xf852302c │ │ │ │ @ instruction: 0xf7fb202c │ │ │ │ - @ instruction: 0xf7fffaeb │ │ │ │ + @ instruction: 0xf7fffaf3 │ │ │ │ @ instruction: 0xf5b2b9ba │ │ │ │ @ instruction: 0xf0016f64 │ │ │ │ @ instruction: 0xf5b28169 │ │ │ │ @ instruction: 0xf0016f74 │ │ │ │ @ instruction: 0xf5b2814d │ │ │ │ @ instruction: 0xf47f6f60 │ │ │ │ ldrmi sl, [r9], -sp, lsr #19 │ │ │ │ movwls sl, #22536 @ 0x5808 │ │ │ │ - @ instruction: 0xf814f7fc │ │ │ │ + @ instruction: 0xf81cf7fc │ │ │ │ bicseq r9, sp, r5, lsl #22 │ │ │ │ stmibge r4!, {r0, r1, r2, r3, r4, r5, r8, sl, ip, sp, lr, pc} │ │ │ │ ldrsbcc pc, [r0], #135 @ 0x87 @ │ │ │ │ @ instruction: 0xf57f065c │ │ │ │ @ instruction: 0x6d39a99f │ │ │ │ stcls 8, cr9, [r9], {8} │ │ │ │ strmi r6, [r5], -fp, lsl #16 │ │ │ │ strtmi r9, [r6], -sl, lsl #20 │ │ │ │ svceq 0x000ef013 │ │ │ │ - b 0x110c0d8 │ │ │ │ + b 0x110c064 │ │ │ │ tstmi r3, #4, 6 @ 0x10000000 │ │ │ │ @ instruction: 0xf53f06d8 │ │ │ │ ldrbeq sl, [r3, pc, lsl #19] │ │ │ │ stmibge ip, {r0, r1, r2, r3, r4, r5, r8, sl, ip, sp, lr, pc} │ │ │ │ - blcs 0xfe904 │ │ │ │ + blcs 0xfe890 │ │ │ │ sbchi pc, r7, #4 │ │ │ │ @ instruction: 0xf47f2b02 │ │ │ │ @ instruction: 0xf8d1a985 │ │ │ │ @ instruction: 0xf0133100 │ │ │ │ @ instruction: 0xf43f0fe0 │ │ │ │ @ instruction: 0xf64ea97f │ │ │ │ - vrsra.s64 , , #64 │ │ │ │ + vbic.i32 , #1280 @ 0x00000500 │ │ │ │ ldrtmi r0, [r8], -ip, lsl #6 │ │ │ │ movwcs lr, #22989 @ 0x59cd │ │ │ │ - stc2l 0, cr15, [r6, #40] @ 0x28 │ │ │ │ + stc2l 0, cr15, [r4, #40] @ 0x28 │ │ │ │ @ instruction: 0xf43f2800 │ │ │ │ stmdals r5, {r1, r6, r9, fp, sp, pc} │ │ │ │ - stc2l 7, cr15, [r6, #-884] @ 0xfffffc8c │ │ │ │ + ldc2l 7, cr15, [r0, #-884] @ 0xfffffc8c │ │ │ │ ldrtmi r4, [r0], -r4, lsl #12 │ │ │ │ - stc2l 7, cr15, [r2, #-884] @ 0xfffffc8c │ │ │ │ + stc2l 7, cr15, [ip, #-884] @ 0xfffffc8c │ │ │ │ strtmi r9, [r8], -r5 │ │ │ │ - ldc2 7, cr15, [lr, #-884]! @ 0xfffffc8c │ │ │ │ + stc2l 7, cr15, [r8, #-884] @ 0xfffffc8c │ │ │ │ @ instruction: 0xf04f9b06 │ │ │ │ @ instruction: 0x46020c10 │ │ │ │ andcs r9, r0, r2, lsl #6 │ │ │ │ strbtmi r9, [r3], -r5, lsl #18 │ │ │ │ strtmi r9, [r0], -r1 │ │ │ │ andgt pc, r0, sp, asr #17 │ │ │ │ - @ instruction: 0xf8a2f78f │ │ │ │ - blt 0xad5d38 │ │ │ │ + @ instruction: 0xf8dcf78f │ │ │ │ + blt 0xad5cc4 │ │ │ │ svcvc 0x0010f5b2 │ │ │ │ eorshi pc, ip, r1 │ │ │ │ svcvc 0x0040f5b2 │ │ │ │ andhi pc, fp, r1 │ │ │ │ svcvc 0x0000f5b2 │ │ │ │ stmdbge ip, {r0, r1, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc}^ │ │ │ │ stmdage r8, {r0, r3, r4, r9, sl, lr} │ │ │ │ @ instruction: 0xf8cd9305 │ │ │ │ @ instruction: 0xf7fb8030 │ │ │ │ - blls 0x257c28 │ │ │ │ + blls 0x257bd4 │ │ │ │ bicseq r9, r9, fp, lsl #20 │ │ │ │ addhi pc, r1, r2, lsl #2 │ │ │ │ ldrsbcc pc, [r0], #135 @ 0x87 @ │ │ │ │ svclt 0x00142a02 │ │ │ │ - ldclcc 0, cr15, [pc], #316 @ 0xd7eb4 │ │ │ │ + ldclcc 0, cr15, [pc], #316 @ 0xd7e40 │ │ │ │ stceq 0, cr15, [sl], {79} @ 0x4f │ │ │ │ @ instruction: 0xf57f065b │ │ │ │ @ instruction: 0xf64ca935 │ │ │ │ - vorr.i32 d23, #0 @ 0x00000000 │ │ │ │ - bl 0x198a58 │ │ │ │ + vrsra.s64 d22, d0, #64 │ │ │ │ + bl 0x1989e4 │ │ │ │ stmib sp, {r1, r7, r8, r9}^ │ │ │ │ @ instruction: 0xf24dcc00 │ │ │ │ - vmvn.i32 d17, #1279 @ 0x000004ff │ │ │ │ + @ instruction: 0xf2c00cb4 │ │ │ │ stmdbge r8, {r0, r1, r4, r5, sl, fp} │ │ │ │ @ instruction: 0xf8d34638 │ │ │ │ @ instruction: 0xf85c3264 │ │ │ │ @ instruction: 0xf7fb2022 │ │ │ │ - @ instruction: 0xf7fff999 │ │ │ │ + @ instruction: 0xf7fff9a1 │ │ │ │ @ instruction: 0xf5b2b920 │ │ │ │ @ instruction: 0xf0016fc8 │ │ │ │ @ instruction: 0xf5b28199 │ │ │ │ @ instruction: 0xf0016fe0 │ │ │ │ @ instruction: 0xf5b28173 │ │ │ │ @ instruction: 0xf47f6fc0 │ │ │ │ @ instruction: 0x4619a913 │ │ │ │ movwls sl, #22536 @ 0x5808 │ │ │ │ eorshi pc, r0, sp, asr #17 │ │ │ │ - @ instruction: 0xff78f7fb │ │ │ │ + @ instruction: 0xff80f7fb │ │ │ │ ldrsbcs pc, [r0], #135 @ 0x87 @ │ │ │ │ - blls 0x2296bc │ │ │ │ + blls 0x229648 │ │ │ │ ldrdgt pc, [ip], -sp @ │ │ │ │ addne pc, r0, #134217731 @ 0x8000003 │ │ │ │ cps #28 │ │ │ │ - bcs 0xf815c │ │ │ │ + bcs 0xf80e8 │ │ │ │ ldmge lr!, {r0, r1, r2, r3, r4, r5, sl, ip, sp, lr, pc}^ │ │ │ │ - orrsne pc, r4, #-805306364 @ 0xd0000004 │ │ │ │ + tstpne r4, #-805306364 @ p-variant is OBSOLETE @ 0xd0000004 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - rsbsne pc, r4, #-805306364 @ 0xd0000004 │ │ │ │ + rscseq pc, r4, #-805306364 @ 0xd0000004 │ │ │ │ eorseq pc, r3, #192, 4 │ │ │ │ @ instruction: 0xf853a908 │ │ │ │ @ instruction: 0xf852302c │ │ │ │ @ instruction: 0xf7fb202c │ │ │ │ - @ instruction: 0xf7fffafb │ │ │ │ + @ instruction: 0xf7fffb03 │ │ │ │ @ instruction: 0xf5b2b8ee │ │ │ │ @ instruction: 0xf0016fe0 │ │ │ │ @ instruction: 0xf1b2832e │ │ │ │ @ instruction: 0xf0017f80 │ │ │ │ @ instruction: 0xf5b28305 │ │ │ │ @ instruction: 0xf47f6fa0 │ │ │ │ - b 0x14c21b0 │ │ │ │ + b 0x14c213c │ │ │ │ @ instruction: 0xf0030e53 │ │ │ │ - b 0x1498670 │ │ │ │ + b 0x14985fc │ │ │ │ @ instruction: 0xf00e4c93 │ │ │ │ - b 0x145b67c │ │ │ │ + b 0x145b608 │ │ │ │ @ instruction: 0xf00c0e02 │ │ │ │ vmov.i32 d16, #45311 @ 0x0000b0ff │ │ │ │ stmdbge r8, {r0, r1, r9, ip, sp} │ │ │ │ @ instruction: 0x0c02ea4c │ │ │ │ sbcspl pc, r9, #-1610612732 @ 0xa0000004 │ │ │ │ andeq pc, r6, #192, 4 │ │ │ │ strne pc, [r0], #963 @ 0x3c3 │ │ │ │ @ instruction: 0xec08e9cd │ │ │ │ movwmi pc, #21443 @ 0x53c3 @ │ │ │ │ movwls r9, #46090 @ 0xb40a │ │ │ │ movwls r2, #49923 @ 0xc303 │ │ │ │ - @ instruction: 0xff96f7f5 │ │ │ │ + @ instruction: 0xff9ef7f5 │ │ │ │ ldmlt pc!, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} @ │ │ │ │ bicvs pc, r0, pc, asr #8 │ │ │ │ smlabtne r0, r0, r2, pc @ │ │ │ │ @ instruction: 0xf002428a │ │ │ │ vaba.s8 q4, q0, │ │ │ │ vst1.16 {d24-d26}, [pc]! │ │ │ │ vaddw.s8 q11, q8, d0 │ │ │ │ @@ -204508,15 +204480,15 @@ │ │ │ │ @ instruction: 0xf640a908 │ │ │ │ vmlal.s , d0, d1[2] │ │ │ │ @ instruction: 0xf1cc020a │ │ │ │ @ instruction: 0xf04f0310 │ │ │ │ stmib sp, {r0, sl, fp}^ │ │ │ │ @ instruction: 0xf8cde30a │ │ │ │ @ instruction: 0xf7f5c030 │ │ │ │ - @ instruction: 0xf7ffff51 │ │ │ │ + @ instruction: 0xf7ffff59 │ │ │ │ vst2.16 {d27-d28}, [pc :256], sl │ │ │ │ vmla.f d22, d16, d0[0] │ │ │ │ addmi r1, sl, #0, 2 │ │ │ │ ldrbhi pc, [sl, r2] @ │ │ │ │ bicvs pc, r0, pc, asr #8 │ │ │ │ smlabtne r0, r0, r2, pc @ │ │ │ │ vhsub.s8 d4, d16, d10 │ │ │ │ @@ -204545,39 +204517,39 @@ │ │ │ │ @ instruction: 0xf640a908 │ │ │ │ vmlal.s , d0, d1[2] │ │ │ │ @ instruction: 0xf1cc020a │ │ │ │ @ instruction: 0xf04f0308 │ │ │ │ stmib sp, {sl, fp}^ │ │ │ │ @ instruction: 0xf8cde30a │ │ │ │ @ instruction: 0xf7f5c030 │ │ │ │ - @ instruction: 0xf7ffff07 │ │ │ │ + @ instruction: 0xf7ffff0f │ │ │ │ vst2.8 {d27-d28}, [pc :256], r0 │ │ │ │ vmla.f d22, d16, d0[0] │ │ │ │ addmi r1, sl, #0, 2 │ │ │ │ rscshi pc, sp, #1 │ │ │ │ mvnvs pc, pc, asr #8 │ │ │ │ smlabtne r0, r0, r2, pc @ │ │ │ │ @ instruction: 0xf47f428a │ │ │ │ - b 0x14c2030 │ │ │ │ + b 0x14c1fbc │ │ │ │ @ instruction: 0xf0030e53 │ │ │ │ - b 0x14987f0 │ │ │ │ + b 0x149877c │ │ │ │ @ instruction: 0xf00e4c93 │ │ │ │ - b 0x145b7fc │ │ │ │ + b 0x145b788 │ │ │ │ @ instruction: 0xf00c0e02 │ │ │ │ vmov.i32 d16, #45311 @ 0x0000b0ff │ │ │ │ stmdbge r8, {r0, r1, r9, ip, sp} │ │ │ │ @ instruction: 0x0c02ea4c │ │ │ │ adcscs pc, sp, #268435460 @ 0x10000004 │ │ │ │ andeq pc, sl, #192, 4 │ │ │ │ strne pc, [r0], #963 @ 0x3c3 │ │ │ │ @ instruction: 0xec08e9cd │ │ │ │ movwmi pc, #21443 @ 0x53c3 @ │ │ │ │ movwls r9, #46090 @ 0xb40a │ │ │ │ movwls r2, #49923 @ 0xc303 │ │ │ │ - mrc2 7, 6, pc, cr6, cr5, {7} │ │ │ │ + mrc2 7, 6, pc, cr14, cr5, {7} │ │ │ │ svclt 0x00fff7fe │ │ │ │ svcvs 0x0060f5b2 │ │ │ │ adcshi pc, sp, #2 │ │ │ │ bicshi pc, r8, #268435456 @ 0x10000000 │ │ │ │ svcvs 0x0040f5b2 │ │ │ │ addhi pc, pc, #2 │ │ │ │ svcvs 0x0050f5b2 │ │ │ │ @@ -204593,15 +204565,15 @@ │ │ │ │ @ instruction: 0xf3c30c9a │ │ │ │ @ instruction: 0xf0024c04 │ │ │ │ vmov.i32 d16, #45056 @ 0x0000b000 │ │ │ │ tstmi r3, #201326592 @ 0xc000000 │ │ │ │ movwne lr, #35277 @ 0x89cd │ │ │ │ movwcs sl, #10504 @ 0x2908 │ │ │ │ movwgt lr, #47565 @ 0xb9cd │ │ │ │ - ldc2 7, cr15, [r0, #-1000] @ 0xfffffc18 │ │ │ │ + ldc2 7, cr15, [r8, #-1000] @ 0xfffffc18 │ │ │ │ svclt 0x00cff7fe │ │ │ │ cmppvs r0, pc, asr #8 @ p-variant is OBSOLETE │ │ │ │ smlabtne r0, r0, r2, pc @ │ │ │ │ @ instruction: 0xf002428a │ │ │ │ vst2.32 {d24-d27}, [pc :256]! │ │ │ │ vorr.i32 q11, #0 @ 0x00000000 │ │ │ │ addmi r1, sl, #0, 2 │ │ │ │ @@ -204619,43 +204591,43 @@ │ │ │ │ ldceq 15, cr10, [sl], {171} @ 0xab │ │ │ │ smlabtcc r3, r3, r3, pc @ │ │ │ │ mrrceq 10, 4, lr, r3, cr15 │ │ │ │ andseq pc, r0, #2 │ │ │ │ ldceq 0, cr15, [r0], {12} │ │ │ │ vsubw.u8 q10, , d10 │ │ │ │ @ instruction: 0xf0034e04 │ │ │ │ - b 0x13d84f0 │ │ │ │ + b 0x13d847c │ │ │ │ @ instruction: 0xf1ce0c01 │ │ │ │ @ instruction: 0xf0130e20 │ │ │ │ @ instruction: 0xf0430440 │ │ │ │ stmib sp, {r4, r6, r8, r9, pc}^ │ │ │ │ stmdbge r8, {r0, r3, sl, sp} │ │ │ │ - mvncc pc, #68157440 @ 0x4100000 │ │ │ │ + orrcc pc, r1, #68157440 @ 0x4100000 │ │ │ │ movweq pc, #53952 @ 0xd2c0 @ │ │ │ │ addsmi pc, sp, #80740352 @ 0x4d00000 │ │ │ │ andeq pc, r9, #192, 4 │ │ │ │ eorgt pc, r0, sp, asr #17 │ │ │ │ stceq 0, cr15, [r3], {79} @ 0x4f │ │ │ │ eor pc, ip, sp, asr #17 │ │ │ │ eorsgt pc, r0, sp, asr #17 │ │ │ │ - ldc2 7, cr15, [r0], #-1004 @ 0xfffffc14 │ │ │ │ + ldc2 7, cr15, [r8], #-1004 @ 0xfffffc14 │ │ │ │ svclt 0x007ff7fe │ │ │ │ svccc 0x0000f5b2 │ │ │ │ orrshi pc, ip, #3 │ │ │ │ rsbshi pc, r0, #268435456 @ 0x10000000 │ │ │ │ svcvc 0x0060f5b2 │ │ │ │ ldrhi pc, [sl], #3 │ │ │ │ ldrhi pc, [sl, #-513] @ 0xfffffdff │ │ │ │ svcvc 0x00c0f5b2 │ │ │ │ andhi pc, r1, r4 │ │ │ │ msrhi (UNDEF: 99), r3 │ │ │ │ @ instruction: 0xf0042a80 │ │ │ │ @ instruction: 0xf5b2802e │ │ │ │ @ instruction: 0xf0047f80 │ │ │ │ - bcs 0xf8168 │ │ │ │ + bcs 0xf80f4 │ │ │ │ svcge 0x007af47e │ │ │ │ tstls r5, r8, lsl #16 │ │ │ │ eorshi pc, r0, sp, asr #17 │ │ │ │ mrc2 7, 3, pc, cr4, cr11, {7} │ │ │ │ rscsne pc, sp, #68157440 @ 0x4100000 │ │ │ │ andeq pc, sl, #192, 4 │ │ │ │ ldmdalt sp, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ @@ -204666,634 +204638,634 @@ │ │ │ │ @ instruction: 0xf47e3f80 │ │ │ │ vqrdmlsh.s q13, , d3[4] │ │ │ │ andls r4, r8, #536870916 @ 0x20000004 │ │ │ │ addne pc, r0, #67108867 @ 0x4000003 │ │ │ │ @ instruction: 0xf0030849 │ │ │ │ andls r0, r9, #3840 @ 0xf00 │ │ │ │ tstpeq r0, r1 @ p-variant is OBSOLETE │ │ │ │ - b 0x111b3d8 │ │ │ │ + b 0x111b364 │ │ │ │ @ instruction: 0xf002010c │ │ │ │ tstls sl, r0, lsl r2 │ │ │ │ smlabtcc r3, r3, r3, pc @ │ │ │ │ stmdbge r8, {r1, r3, r8, r9, lr} │ │ │ │ @ instruction: 0xf8cd9305 │ │ │ │ andls r8, fp, #48 @ 0x30 │ │ │ │ - blx 0xffd16178 │ │ │ │ + blx 0xfff16104 │ │ │ │ stmdacs r0, {r0, r2, r8, r9, fp, ip, pc} │ │ │ │ svcge 0x00fbf47e │ │ │ │ rsbsvs pc, r4, #50331648 @ 0x3000000 │ │ │ │ svcvs 0x00e8f5b2 │ │ │ │ ldmge r4!, {r0, r1, r2, r3, r4, r5, r9, sl, ip, sp, lr, pc} │ │ │ │ svclt 0x0045f7fe │ │ │ │ @ instruction: 0xf8d00c8a │ │ │ │ @ instruction: 0xf00210d0 │ │ │ │ vmov.i32 d16, #45056 @ 0x0000b000 │ │ │ │ - b 0x11641c0 │ │ │ │ + b 0x116414c │ │ │ │ strtmi r0, [r8], r0, lsl #10 │ │ │ │ @ instruction: 0xf1410648 │ │ │ │ ldmdaeq sl, {r0, r1, r3, r7, r9, pc}^ │ │ │ │ tstpeq pc, r3 @ p-variant is OBSOLETE │ │ │ │ andseq pc, r0, #2 │ │ │ │ andmi pc, r3, r3, asr #7 │ │ │ │ streq lr, [r1], -r2, asr #20 │ │ │ │ ldmeq sl, {r0, r3, r4, r5, r8, sl, fp, sp, lr}^ │ │ │ │ andseq pc, r0, #2 │ │ │ │ movwmi r6, #10249 @ 0x2809 │ │ │ │ svceq 0x000ef011 │ │ │ │ - b 0x124c5f8 │ │ │ │ + b 0x124c584 │ │ │ │ tstmi r1, #-2147483647 @ 0x80000001 │ │ │ │ @ instruction: 0xf10106c9 │ │ │ │ vmvn.i32 q12, #45824 @ 0x0000b300 │ │ │ │ strmi r2, [ip], -r1, lsl #2 │ │ │ │ ldrmi r3, [r1], #-257 @ 0xfffffeff │ │ │ │ vmls.i8 d2, d1, d16 │ │ │ │ ldrtmi r8, [r8], -fp, ror #4 │ │ │ │ movwcs lr, #22989 @ 0x59cd │ │ │ │ - blx 0x1194232 │ │ │ │ + blx 0x11141be │ │ │ │ @ instruction: 0xf43e2800 │ │ │ │ - bls 0x244108 │ │ │ │ + bls 0x244094 │ │ │ │ addeq lr, r2, r4, asr #20 │ │ │ │ - stc2l 7, cr15, [r6, #-480] @ 0xfffffe20 │ │ │ │ + stc2 7, cr15, [r0, #480] @ 0x1e0 │ │ │ │ @ instruction: 0xf7784605 │ │ │ │ - blls 0x29650c │ │ │ │ + blls 0x296580 │ │ │ │ ldrbeq r4, [fp], -r7, lsl #12 │ │ │ │ cmnphi fp, r3, asr #2 @ p-variant is OBSOLETE │ │ │ │ andcs r2, r0, #201326592 @ 0xc000000 │ │ │ │ @ instruction: 0xf7dd4641 │ │ │ │ - @ instruction: 0xf778fb3b │ │ │ │ - ldrtmi pc, [r1], -pc, lsr #17 @ │ │ │ │ + @ instruction: 0xf778fb45 │ │ │ │ + ldrtmi pc, [r1], -r9, ror #17 @ │ │ │ │ andcs r2, r0, #201326592 @ 0xc000000 │ │ │ │ @ instruction: 0xf7dd4604 │ │ │ │ - blmi 0xff116f10 │ │ │ │ + blmi 0xff116ec4 │ │ │ │ svccs 0x0070ee1d │ │ │ │ cmnpeq r4, r6, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ ldmne fp!, {r1, r4, r6, r7, fp, ip, lr} │ │ │ │ stmiane fp!, {r1, r8, r9, ip, pc} │ │ │ │ @ instruction: 0xf6429300 │ │ │ │ vsubw.s8 , q8, d20 │ │ │ │ ldmdavs fp, {r0, r1, r2, r4, r7, r8, r9, sp} │ │ │ │ strtmi r4, [r2], #-1043 @ 0xfffffbed │ │ │ │ stmdavs r8, {r0, r9, ip, pc} │ │ │ │ - @ instruction: 0xf89ef779 │ │ │ │ + @ instruction: 0xf8d8f779 │ │ │ │ andcs r2, r0, #201326592 @ 0xc000000 │ │ │ │ strtmi r4, [r0], -r1, asr #12 │ │ │ │ - blx 0xfe5161f6 │ │ │ │ + blx 0xfe796182 │ │ │ │ svclt 0x0083f7fe │ │ │ │ eorpl pc, sp, sl, asr #4 │ │ │ │ andeq pc, r6, r0, asr #5 │ │ │ │ addscc pc, sp, #-1610612732 @ 0xa0000004 │ │ │ │ andeq pc, r6, #192, 4 │ │ │ │ svceq 0x0000f1b8 │ │ │ │ strmi fp, [r1], ip, lsl #30 │ │ │ │ @ instruction: 0xf7ff4691 │ │ │ │ @ instruction: 0xf5b2b9f6 │ │ │ │ @ instruction: 0xf47e7f40 │ │ │ │ stmdage r8, {r0, r5, r7, r9, sl, fp, sp, pc} │ │ │ │ - stc2l 7, cr15, [r4], #1004 @ 0x3ec │ │ │ │ - blcs 0x1beee4 │ │ │ │ + stc2l 7, cr15, [ip], #1004 @ 0x3ec │ │ │ │ + blcs 0x1bee70 │ │ │ │ mrcge 4, 4, APSR_nzcv, cr10, cr14, {1} │ │ │ │ ldrtmi sl, [r8], -r8, lsl #18 │ │ │ │ - eorsvs pc, r9, #80740352 @ 0x4d00000 │ │ │ │ + sbcspl pc, r5, #80740352 @ 0x4d00000 │ │ │ │ andeq pc, ip, #192, 4 │ │ │ │ - ldc2 7, cr15, [lr], #980 @ 0x3d4 │ │ │ │ + stc2l 7, cr15, [r6], {245} @ 0xf5 │ │ │ │ mrclt 7, 4, APSR_nzcv, cr1, cr14, {7} │ │ │ │ @ instruction: 0xf7fba808 │ │ │ │ - stmdbge r8, {r0, r1, r3, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdbge r8, {r0, r1, r4, sl, fp, ip, sp, lr, pc} │ │ │ │ vmin.s8 d20, d1, d24 │ │ │ │ vmvn.i32 , #1280 @ 0x00000500 │ │ │ │ @ instruction: 0xf7f5020a │ │ │ │ - @ instruction: 0xf7fefcb1 │ │ │ │ + @ instruction: 0xf7fefcb9 │ │ │ │ stmdage r8, {r2, r7, r9, sl, fp, ip, sp, pc} │ │ │ │ strmi r9, [r4], -r5, lsl #2 │ │ │ │ - ldc2 7, cr15, [ip], {251} @ 0xfb │ │ │ │ - bls 0x3fef08 │ │ │ │ + stc2 7, cr15, [r4], #1004 @ 0x3ec │ │ │ │ + bls 0x3fee94 │ │ │ │ setend be │ │ │ │ - bcs 0x1391ac │ │ │ │ + bcs 0x139138 │ │ │ │ strhi pc, [sl], #-65 @ 0xffffffbf │ │ │ │ @ instruction: 0xf8d36d3b │ │ │ │ @ instruction: 0xf41220a0 │ │ │ │ @ instruction: 0xf0026f70 │ │ │ │ ldmdavs fp, {r0, r1, r3, r5, r7, r9, sl, pc}^ │ │ │ │ svceq 0x0070f413 │ │ │ │ movwcs fp, #7956 @ 0x1f14 │ │ │ │ - blcs 0xe0f1c │ │ │ │ + blcs 0xe0ea8 │ │ │ │ mcrge 4, 3, pc, cr6, cr14, {1} @ │ │ │ │ ldrtmi r4, [r8], -r1, lsr #12 │ │ │ │ - addsne pc, r1, #1342177284 @ 0x50000004 │ │ │ │ + andsne pc, sp, #1342177284 @ 0x50000004 │ │ │ │ andeq pc, sp, #192, 4 │ │ │ │ - stc2 7, cr15, [sl], {245} @ 0xf5 │ │ │ │ + ldc2 7, cr15, [r2], {245} @ 0xf5 │ │ │ │ mrclt 7, 2, APSR_nzcv, cr13, cr14, {7} │ │ │ │ tstls r5, r8, lsl #16 │ │ │ │ @ instruction: 0xf7fb4604 │ │ │ │ - blls 0x257514 │ │ │ │ + blls 0x2574c0 │ │ │ │ addseq r9, lr, #12, 20 @ 0xc000 │ │ │ │ msrhi SPSR_f, #1073741824 @ 0x40000000 │ │ │ │ @ instruction: 0xf0412a01 │ │ │ │ ldcvs 4, cr8, [fp, #-544]! @ 0xfffffde0 │ │ │ │ ldrdcs pc, [r0], r3 @ │ │ │ │ svcvs 0x0070f412 │ │ │ │ ldrhi pc, [r6], r2 │ │ │ │ @ instruction: 0xf413685b │ │ │ │ svclt 0x00140f70 │ │ │ │ movwcs r2, #769 @ 0x301 │ │ │ │ @ instruction: 0xf43e2b00 │ │ │ │ @ instruction: 0x4621ae3f │ │ │ │ @ instruction: 0xf6444638 │ │ │ │ - vmlal.s , d16, d1[4] │ │ │ │ + vmlal.s , d0, d1[7] │ │ │ │ @ instruction: 0xf7f5020d │ │ │ │ - @ instruction: 0xf7fefc63 │ │ │ │ + @ instruction: 0xf7fefc6b │ │ │ │ @ instruction: 0x4619be36 │ │ │ │ movwls sl, #22536 @ 0x5808 │ │ │ │ @ instruction: 0xf7fb4604 │ │ │ │ - blls 0x2574c4 │ │ │ │ + blls 0x257470 │ │ │ │ smullscs pc, r3, r7, r8 @ │ │ │ │ @ instruction: 0xf002990c │ │ │ │ addseq r0, fp, #268435456 @ 0x10000000 │ │ │ │ sbcshi pc, ip, #1073741824 @ 0x40000000 │ │ │ │ @ instruction: 0xf43e2a00 │ │ │ │ stmdbcs r1, {r0, r1, r5, r9, sl, fp, sp, pc} │ │ │ │ ldrhi pc, [r7], -r2, asr #32 │ │ │ │ @ instruction: 0xf8d36d3b │ │ │ │ @ instruction: 0xf41220a0 │ │ │ │ @ instruction: 0xf0036f70 │ │ │ │ ldmdavs fp, {r1, r2, r4, r7, pc}^ │ │ │ │ svceq 0x0070f413 │ │ │ │ movwcs fp, #7956 @ 0x1f14 │ │ │ │ - blcs 0xe0fc8 │ │ │ │ + blcs 0xe0f54 │ │ │ │ mrcge 4, 0, APSR_nzcv, cr0, cr14, {1} │ │ │ │ ldrtmi r4, [r8], -r1, lsr #12 │ │ │ │ - sbcpl pc, r9, #1342177284 @ 0x50000004 │ │ │ │ + subspl pc, r5, #1342177284 @ 0x50000004 │ │ │ │ andeq pc, sp, #192, 4 │ │ │ │ - ldc2 7, cr15, [r4], #-980 @ 0xfffffc2c │ │ │ │ + ldc2 7, cr15, [ip], #-980 @ 0xfffffc2c │ │ │ │ mcrlt 7, 0, pc, cr7, cr14, {7} @ │ │ │ │ stmdage r8, {r0, r3, r4, r9, sl, lr} │ │ │ │ strmi r9, [r4], -r5, lsl #6 │ │ │ │ - ldc2 7, cr15, [lr], {251} @ 0xfb │ │ │ │ - bls 0x3ff004 │ │ │ │ + stc2 7, cr15, [r6], #-1004 @ 0xfffffc14 │ │ │ │ + bls 0x3fef90 │ │ │ │ setend be │ │ │ │ - bcs 0x138dd4 │ │ │ │ + bcs 0x138d60 │ │ │ │ strthi pc, [r7], #-65 @ 0xffffffbf │ │ │ │ @ instruction: 0xf8d36d3b │ │ │ │ @ instruction: 0xf41220a0 │ │ │ │ @ instruction: 0xf0026f70 │ │ │ │ ldmdavs fp, {r1, r2, r4, r5, r9, sl, pc}^ │ │ │ │ svceq 0x0070f413 │ │ │ │ movwcs fp, #7956 @ 0x1f14 │ │ │ │ - blcs 0xe1018 │ │ │ │ + blcs 0xe0fa4 │ │ │ │ stclge 4, cr15, [r8, #248]! @ 0xf8 │ │ │ │ ldrtmi r4, [r8], -r1, lsr #12 │ │ │ │ - andsmi pc, r9, #1342177284 @ 0x50000004 │ │ │ │ + adccc pc, r5, #1342177284 @ 0x50000004 │ │ │ │ andeq pc, sp, #192, 4 │ │ │ │ - stc2 7, cr15, [ip], {245} @ 0xf5 │ │ │ │ - ldcllt 7, cr15, [pc, #1016] @ 0xd8828 │ │ │ │ + ldc2 7, cr15, [r4], {245} @ 0xf5 │ │ │ │ + ldcllt 7, cr15, [pc, #1016] @ 0xd87b4 │ │ │ │ @ instruction: 0xf7fba808 │ │ │ │ - ldcvs 12, cr15, [fp, #-132]! @ 0xffffff7c │ │ │ │ + ldcvs 12, cr15, [fp, #-164]! @ 0xffffff5c │ │ │ │ ldrdcc pc, [r0, -r3] │ │ │ │ svcvs 0x0070f013 │ │ │ │ ldclge 4, cr15, [r4, #248] @ 0xf8 │ │ │ │ - blcc 0x13f078 │ │ │ │ + blcc 0x13f004 │ │ │ │ @ instruction: 0xf63e2b01 │ │ │ │ stmdbge r8, {r0, r1, r2, r3, r6, r7, r8, sl, fp, sp, pc} │ │ │ │ @ instruction: 0xf6404638 │ │ │ │ vmvn.i32 , #1280 @ 0x00000500 │ │ │ │ @ instruction: 0xf7f5020a │ │ │ │ - @ instruction: 0xf7fefbf3 │ │ │ │ + @ instruction: 0xf7fefbfb │ │ │ │ stmdage r8, {r1, r2, r6, r7, r8, sl, fp, ip, sp, pc} │ │ │ │ - stc2 7, cr15, [r8], {251} @ 0xfb │ │ │ │ - blcs 0x1bf09c │ │ │ │ + ldc2 7, cr15, [r0], {251} @ 0xfb │ │ │ │ + blcs 0x1bf028 │ │ │ │ ldcge 4, cr15, [lr, #248]! @ 0xf8 │ │ │ │ ldrtmi sl, [r8], -r8, lsl #18 │ │ │ │ - andsvc pc, r9, #80740352 @ 0x4d00000 │ │ │ │ + adcsvs pc, r5, #80740352 @ 0x4d00000 │ │ │ │ andeq pc, ip, #192, 4 │ │ │ │ - blx 0xff996456 │ │ │ │ + blx 0xffb963e2 │ │ │ │ ldclt 7, cr15, [r5, #1016]! @ 0x3f8 │ │ │ │ stmdage r8, {r0, r3, r4, r9, sl, lr} │ │ │ │ - blx 0xffe9647a │ │ │ │ - blcs 0x1bf0c0 │ │ │ │ + blx 0x96406 │ │ │ │ + blcs 0x1bf04c │ │ │ │ stcge 4, cr15, [ip, #248]! @ 0xf8 │ │ │ │ ldrtmi sl, [r8], -r8, lsl #18 │ │ │ │ addsvs pc, r9, #268435460 @ 0x10000004 │ │ │ │ andeq pc, sl, #192, 4 │ │ │ │ - blx 0xff51647a │ │ │ │ + blx 0xff716406 │ │ │ │ stclt 7, cr15, [r3, #1016]! @ 0x3f8 │ │ │ │ stmdage r8, {r0, r3, r4, r9, sl, lr} │ │ │ │ - blx 0xffa1649e │ │ │ │ - blcs 0x1bf0e4 │ │ │ │ + blx 0xffc1642a │ │ │ │ + blcs 0x1bf070 │ │ │ │ ldcge 4, cr15, [sl, #248] @ 0xf8 │ │ │ │ ldrtmi sl, [r8], -r8, lsl #18 │ │ │ │ rscmi pc, sp, #76546048 @ 0x4900000 │ │ │ │ andeq pc, r6, #192, 4 │ │ │ │ - blx 0xff09649e │ │ │ │ + blx 0xff29642a │ │ │ │ ldclt 7, cr15, [r1, #1016] @ 0x3f8 │ │ │ │ @ instruction: 0xf7fba808 │ │ │ │ - blls 0x417420 │ │ │ │ + blls 0x4173cc │ │ │ │ @ instruction: 0xf43e2b03 │ │ │ │ stmdbge r8, {r0, r3, r7, r8, sl, fp, sp, pc} │ │ │ │ @ instruction: 0xf64d4638 │ │ │ │ - vsubl.s8 q11, d16, d25 │ │ │ │ + vmlal.s q11, d0, d1[1] │ │ │ │ @ instruction: 0xf7f5020c │ │ │ │ - @ instruction: 0xf7fefbad │ │ │ │ + @ instruction: 0xf7fefbb5 │ │ │ │ stmdage r8, {r7, r8, sl, fp, ip, sp, pc} │ │ │ │ - blx 0xff1964e2 │ │ │ │ + blx 0xff39646e │ │ │ │ ldrtmi sl, [r8], -r8, lsl #18 │ │ │ │ sbcspl pc, sp, #268435460 @ 0x10000004 │ │ │ │ andeq pc, sl, #192, 4 │ │ │ │ - blx 0xfe9164da │ │ │ │ + blx 0xfeb16466 │ │ │ │ ldcllt 7, cr15, [r3, #-1016]! @ 0xfffffc08 │ │ │ │ tstls r5, r8, lsl #16 │ │ │ │ - blx 0xf964fe │ │ │ │ + blx 0x119648a │ │ │ │ stmdbge r8, {r0, r2, r8, r9, fp, ip, pc} │ │ │ │ vmvn.i32 d20, #-1207959552 @ 0xb8000000 │ │ │ │ - blcs 0x16d120 │ │ │ │ + blcs 0x16d0ac │ │ │ │ strbhi pc, [r4], -r1 @ │ │ │ │ @ instruction: 0xf0012b03 │ │ │ │ - blcs 0x139e0c │ │ │ │ + blcs 0x139d98 │ │ │ │ @ instruction: 0xf649bf15 │ │ │ │ vhsub.s8 q11, q13, │ │ │ │ vmvn.i32 q8, #1280 @ 0x00000500 │ │ │ │ vsubl.s8 q8, d0, d6 │ │ │ │ @ instruction: 0xf7f50206 │ │ │ │ - @ instruction: 0xf7fefb83 │ │ │ │ + @ instruction: 0xf7fefb8b │ │ │ │ svclt 0x0000bd56 │ │ │ │ - addeq r7, r3, r4, lsl sp │ │ │ │ + addeq r7, r3, r8, lsl #27 │ │ │ │ tstls r5, r8, lsl #16 │ │ │ │ - blx 0xffd9653c │ │ │ │ + blx 0xfff964c8 │ │ │ │ ldrbeq r9, [sl], -r5, lsl #22 │ │ │ │ stclge 5, cr15, [sl, #-248] @ 0xffffff08 │ │ │ │ - blcs 0x1bf18c │ │ │ │ + blcs 0x1bf118 │ │ │ │ stclge 4, cr15, [r6, #-248] @ 0xffffff08 │ │ │ │ ldrtmi sl, [r8], -r8, lsl #18 │ │ │ │ sbcvs pc, r1, #268435460 @ 0x10000004 │ │ │ │ andeq pc, sl, #192, 4 │ │ │ │ - blx 0x1b96546 │ │ │ │ + blx 0x1d964d2 │ │ │ │ ldclt 7, cr15, [sp, #-1016]! @ 0xfffffc08 │ │ │ │ stmdage r8, {r0, r3, r4, r9, sl, lr} │ │ │ │ - blx 0x209656a │ │ │ │ + blx 0xfe2964f6 │ │ │ │ @ instruction: 0xf8d36d3b │ │ │ │ @ instruction: 0xf0133100 │ │ │ │ @ instruction: 0xf43e6f70 │ │ │ │ - blls 0x403a50 │ │ │ │ - blcs 0x127194 │ │ │ │ + blls 0x4039dc │ │ │ │ + blcs 0x127120 │ │ │ │ stcge 6, cr15, [ip, #-248]! @ 0xffffff08 │ │ │ │ ldrtmi sl, [r8], -r8, lsl #18 │ │ │ │ andne pc, r9, #64, 12 @ 0x4000000 │ │ │ │ andeq pc, sl, #192, 4 │ │ │ │ - blx 0x151657a │ │ │ │ + blx 0x1716506 │ │ │ │ stclt 7, cr15, [r3, #-1016]! @ 0xfffffc08 │ │ │ │ stmdage r8, {r0, r3, r4, r9, sl, lr} │ │ │ │ @ instruction: 0xf7fb9305 │ │ │ │ - blls 0x2570b8 │ │ │ │ + blls 0x257064 │ │ │ │ @ instruction: 0xf53e065c │ │ │ │ - blls 0x403a20 │ │ │ │ + blls 0x4039ac │ │ │ │ @ instruction: 0xf43e2b03 │ │ │ │ stmdbge r8, {r0, r2, r4, r8, sl, fp, sp, pc} │ │ │ │ vmin.s8 d20, d1, d24 │ │ │ │ vrshr.s64 , , #64 │ │ │ │ @ instruction: 0xf7f5020a │ │ │ │ - @ instruction: 0xf7fefb39 │ │ │ │ + @ instruction: 0xf7fefb41 │ │ │ │ stmdage r8, {r2, r3, r8, sl, fp, ip, sp, pc} │ │ │ │ - blx 0x14965ca │ │ │ │ - blcs 0x1bf210 │ │ │ │ + blx 0x1696556 │ │ │ │ + blcs 0x1bf19c │ │ │ │ stcge 4, cr15, [r4, #-248] @ 0xffffff08 │ │ │ │ ldrtmi sl, [r8], -r8, lsl #18 │ │ │ │ rsbsvs pc, r1, #268435460 @ 0x10000004 │ │ │ │ andeq pc, sl, #192, 4 │ │ │ │ - blx 0xb165ca │ │ │ │ + blx 0xd16556 │ │ │ │ ldcllt 7, cr15, [fp], #1016 @ 0x3f8 │ │ │ │ tstls r5, r8, lsl #16 │ │ │ │ - blx 0xfe7965ec │ │ │ │ + blx 0xfe996578 │ │ │ │ ldrbeq r9, [r9], -r5, lsl #22 │ │ │ │ ldclge 5, cr15, [r2], #248 @ 0xf8 │ │ │ │ - blcs 0x1bf23c │ │ │ │ + blcs 0x1bf1c8 │ │ │ │ stclge 4, cr15, [lr], #248 @ 0xf8 │ │ │ │ ldrtmi sl, [r8], -r8, lsl #18 │ │ │ │ subsvc pc, r9, #268435460 @ 0x10000004 │ │ │ │ andeq pc, sl, #192, 4 │ │ │ │ - blx 0x5965f6 │ │ │ │ + blx 0x796582 │ │ │ │ stcllt 7, cr15, [r5], #1016 @ 0x3f8 │ │ │ │ @ instruction: 0xf7fba808 │ │ │ │ - blls 0x4172c8 │ │ │ │ + blls 0x417274 │ │ │ │ @ instruction: 0xf43e2b03 │ │ │ │ stmdbge r8, {r0, r2, r3, r4, r6, r7, sl, fp, sp, pc} │ │ │ │ @ instruction: 0xf6494638 │ │ │ │ vsubl.s8 q9, d16, d1 │ │ │ │ @ instruction: 0xf7f50206 │ │ │ │ - @ instruction: 0xf7fefb01 │ │ │ │ + @ instruction: 0xf7fefb09 │ │ │ │ @ instruction: 0x4619bcd4 │ │ │ │ @ instruction: 0xf7fba808 │ │ │ │ - blls 0x4172a4 │ │ │ │ + blls 0x417250 │ │ │ │ @ instruction: 0xf43e2b03 │ │ │ │ stmdbge r8, {r0, r1, r3, r6, r7, sl, fp, sp, pc} │ │ │ │ @ instruction: 0xf64d4638 │ │ │ │ - vmlal.s q11, d16, d1[4] │ │ │ │ + vmvn.i32 q11, #3328 @ 0x00000d00 │ │ │ │ @ instruction: 0xf7f5020c │ │ │ │ - @ instruction: 0xf7fefaef │ │ │ │ + @ instruction: 0xf7fefaf7 │ │ │ │ ldrmi fp, [r9], -r2, asr #25 │ │ │ │ @ instruction: 0xf7fba808 │ │ │ │ - stmdbge r8, {r0, r1, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdbge r8, {r0, r1, r3, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ vmin.s8 d20, d1, d24 │ │ │ │ vsubl.s8 , d0, d9 │ │ │ │ @ instruction: 0xf7f5020a │ │ │ │ - @ instruction: 0xf7fefae1 │ │ │ │ + @ instruction: 0xf7fefae9 │ │ │ │ stmdage r8, {r2, r4, r5, r7, sl, fp, ip, sp, pc} │ │ │ │ - blx 0xffe96678 │ │ │ │ - blcs 0x1bf2c0 │ │ │ │ + blx 0x96604 │ │ │ │ + blcs 0x1bf24c │ │ │ │ stcge 4, cr15, [ip], #248 @ 0xf8 │ │ │ │ ldrtmi sl, [r8], -r8, lsl #18 │ │ │ │ addsmi pc, r9, #76546048 @ 0x4900000 │ │ │ │ andeq pc, r6, #192, 4 │ │ │ │ - blx 0xff516678 │ │ │ │ + blx 0xff716604 │ │ │ │ stclt 7, cr15, [r3], #1016 @ 0x3f8 │ │ │ │ @ instruction: 0xf7fba808 │ │ │ │ - stmdbge r8, {r0, r2, r3, r4, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdbge r8, {r0, r2, r5, r9, fp, ip, sp, lr, pc} │ │ │ │ vmin.s8 d20, d1, d24 │ │ │ │ vrshr.s64 , , #64 │ │ │ │ @ instruction: 0xf7f5020a │ │ │ │ - @ instruction: 0xf7fefac3 │ │ │ │ + @ instruction: 0xf7fefacb │ │ │ │ @ instruction: 0x4619bc96 │ │ │ │ movwls sl, #22536 @ 0x5808 │ │ │ │ @ instruction: 0xf7fb4604 │ │ │ │ - blls 0x2570dc │ │ │ │ + blls 0x257090 │ │ │ │ vmlal.s q9, d0, d0[0] │ │ │ │ stmdbls ip, {r5, r9} │ │ │ │ - bcs 0xe8744 │ │ │ │ + bcs 0xe86d0 │ │ │ │ addshi pc, r8, #1 │ │ │ │ svcne 0x0000f5b2 │ │ │ │ stcge 4, cr15, [r2], {126} @ 0x7e │ │ │ │ @ instruction: 0xf0422901 │ │ │ │ ldcvs 5, cr8, [fp, #-32]! @ 0xffffffe0 │ │ │ │ ldrdcs pc, [r0], r3 @ │ │ │ │ svcvs 0x0070f412 │ │ │ │ ldrbhi pc, [r8, -r2] @ │ │ │ │ @ instruction: 0xf413685b │ │ │ │ svclt 0x00140f70 │ │ │ │ movwcs r2, #769 @ 0x301 │ │ │ │ @ instruction: 0xf43e2b00 │ │ │ │ strtmi sl, [r1], -pc, ror #24 │ │ │ │ @ instruction: 0xf6444638 │ │ │ │ - vmov.i32 , #2304 @ 0x00000900 │ │ │ │ + vmlal.s q10, d16, d1[5] │ │ │ │ @ instruction: 0xf7f5020d │ │ │ │ - @ instruction: 0xf7fefa93 │ │ │ │ + @ instruction: 0xf7fefa9b │ │ │ │ stmdage r8, {r1, r2, r5, r6, sl, fp, ip, sp, pc} │ │ │ │ - blx 0xfeb16714 │ │ │ │ - blcc 0x13f35c │ │ │ │ + blx 0xfed166a0 │ │ │ │ + blcc 0x13f2e8 │ │ │ │ @ instruction: 0xf63e2b01 │ │ │ │ stmdbge r8, {r0, r2, r3, r4, r6, sl, fp, sp, pc} │ │ │ │ @ instruction: 0xf6404638 │ │ │ │ vmvn.i32 d16, #256 @ 0x00000100 │ │ │ │ @ instruction: 0xf7f5020a │ │ │ │ - @ instruction: 0xf7fefa81 │ │ │ │ + @ instruction: 0xf7fefa89 │ │ │ │ stmdage r8, {r2, r4, r6, sl, fp, ip, sp, pc} │ │ │ │ @ instruction: 0xf7fb9105 │ │ │ │ - blls 0x256f1c │ │ │ │ + blls 0x256ec8 │ │ │ │ @ instruction: 0xf53e065e │ │ │ │ - blls 0x403884 │ │ │ │ + blls 0x403810 │ │ │ │ @ instruction: 0xf43e2b03 │ │ │ │ stmdbge r8, {r0, r1, r2, r6, sl, fp, sp, pc} │ │ │ │ vmin.s8 d20, d1, d24 │ │ │ │ vsubl.s8 , d0, d13 │ │ │ │ @ instruction: 0xf7f5020a │ │ │ │ - @ instruction: 0xf7fefa6b │ │ │ │ + @ instruction: 0xf7fefa73 │ │ │ │ stmdage r8, {r1, r2, r3, r4, r5, sl, fp, ip, sp, pc} │ │ │ │ - blx 0xfe116764 │ │ │ │ - blcs 0x1bf3ac │ │ │ │ + blx 0xfe3166f0 │ │ │ │ + blcs 0x1bf338 │ │ │ │ ldcge 4, cr15, [r6], #-248 @ 0xffffff08 │ │ │ │ ldrtmi sl, [r8], -r8, lsl #18 │ │ │ │ eorvs pc, r1, #268435460 @ 0x10000004 │ │ │ │ andeq pc, sl, #192, 4 │ │ │ │ - blx 0x1796764 │ │ │ │ + blx 0x19966f0 │ │ │ │ stclt 7, cr15, [sp], #-1016 @ 0xfffffc08 │ │ │ │ @ instruction: 0xf7fba808 │ │ │ │ - blls 0x417158 │ │ │ │ + blls 0x417104 │ │ │ │ @ instruction: 0xf43e2b03 │ │ │ │ stmdbge r8, {r0, r2, r5, sl, fp, sp, pc} │ │ │ │ @ instruction: 0xf6494638 │ │ │ │ vmlal.s , d0, d1[0] │ │ │ │ @ instruction: 0xf7f50206 │ │ │ │ - @ instruction: 0xf7fefa49 │ │ │ │ + @ instruction: 0xf7fefa51 │ │ │ │ @ instruction: 0x4619bc1c │ │ │ │ @ instruction: 0xf7fba808 │ │ │ │ - blls 0x417134 │ │ │ │ + blls 0x4170e0 │ │ │ │ @ instruction: 0xf43e2b03 │ │ │ │ stmdbge r8, {r0, r1, r4, sl, fp, sp, pc} │ │ │ │ @ instruction: 0xf64d4638 │ │ │ │ - vmvn.i32 q11, #256 @ 0x00000100 │ │ │ │ + vsubl.s8 q11, d0, d13 │ │ │ │ @ instruction: 0xf7f5020c │ │ │ │ - @ instruction: 0xf7fefa37 │ │ │ │ + @ instruction: 0xf7fefa3f │ │ │ │ ldrmi fp, [r9], -sl, lsl #24 │ │ │ │ @ instruction: 0xf7fba808 │ │ │ │ - blls 0x417110 │ │ │ │ + blls 0x4170bc │ │ │ │ @ instruction: 0xf43e2b03 │ │ │ │ stmdbge r8, {r0, sl, fp, sp, pc} │ │ │ │ @ instruction: 0xf6414638 │ │ │ │ vmlal.s q8, d16, d1[6] │ │ │ │ @ instruction: 0xf7f5020a │ │ │ │ - @ instruction: 0xf7fefa25 │ │ │ │ + @ instruction: 0xf7fefa2d │ │ │ │ @ instruction: 0x4619bbf8 │ │ │ │ @ instruction: 0xf7fba808 │ │ │ │ - blls 0x4170ec │ │ │ │ - blcs 0x127410 │ │ │ │ - blge 0xffc96108 │ │ │ │ + blls 0x417098 │ │ │ │ + blcs 0x12739c │ │ │ │ + blge 0xffc96094 │ │ │ │ ldrtmi sl, [r8], -r8, lsl #18 │ │ │ │ addseq pc, sp, #64, 12 @ 0x4000000 │ │ │ │ andeq pc, sl, #192, 4 │ │ │ │ - blx 0x5967f4 │ │ │ │ - bllt 0xffa5681c │ │ │ │ + blx 0x796780 │ │ │ │ + bllt 0xffa567a8 │ │ │ │ stmdage r8, {r0, r3, r4, r9, sl, lr} │ │ │ │ @ instruction: 0xf7fb9305 │ │ │ │ - blls 0x256e3c │ │ │ │ + blls 0x256de8 │ │ │ │ @ instruction: 0xf53e065b │ │ │ │ - blls 0x4037a4 │ │ │ │ + blls 0x403730 │ │ │ │ @ instruction: 0xf43e2b03 │ │ │ │ stmdbge r8, {r0, r1, r2, r4, r6, r7, r8, r9, fp, sp, pc} │ │ │ │ vmin.s8 d20, d1, d24 │ │ │ │ vsubl.s8 , d16, d21 │ │ │ │ @ instruction: 0xf7f5020a │ │ │ │ - @ instruction: 0xf7fef9fb │ │ │ │ + @ instruction: 0xf7fefa03 │ │ │ │ ldrmi fp, [r9], -lr, asr #23 │ │ │ │ @ instruction: 0xf7fba808 │ │ │ │ - blls 0x417098 │ │ │ │ + blls 0x417044 │ │ │ │ @ instruction: 0xf43e2b03 │ │ │ │ stmdbge r8, {r0, r2, r6, r7, r8, r9, fp, sp, pc} │ │ │ │ vmin.s8 d20, d1, d24 │ │ │ │ vmlal.s q11, d0, d1[2] │ │ │ │ @ instruction: 0xf7f5020a │ │ │ │ - @ instruction: 0xf7fef9e9 │ │ │ │ + @ instruction: 0xf7fef9f1 │ │ │ │ @ instruction: 0x4619bbbc │ │ │ │ @ instruction: 0xf7fba808 │ │ │ │ - blls 0x417074 │ │ │ │ + blls 0x417020 │ │ │ │ @ instruction: 0xf43e2b03 │ │ │ │ stmdbge r8, {r0, r1, r4, r5, r7, r8, r9, fp, sp, pc} │ │ │ │ @ instruction: 0xf6494638 │ │ │ │ vrshr.s64 d21, d5, #64 │ │ │ │ @ instruction: 0xf7f50206 │ │ │ │ - @ instruction: 0xf7fef9d7 │ │ │ │ + @ instruction: 0xf7fef9df │ │ │ │ stmdage r8, {r1, r3, r5, r7, r8, r9, fp, ip, sp, pc} │ │ │ │ - @ instruction: 0xf9ecf7fb │ │ │ │ + @ instruction: 0xf9f4f7fb │ │ │ │ ldrtmi sl, [r8], -r8, lsl #18 │ │ │ │ adcsvc pc, r5, #-1879048188 @ 0x90000004 │ │ │ │ andeq pc, r6, #192, 4 │ │ │ │ - @ instruction: 0xf9caf7f5 │ │ │ │ - bllt 0xfe8568ac │ │ │ │ + @ instruction: 0xf9d2f7f5 │ │ │ │ + bllt 0xfe856838 │ │ │ │ tstls r5, r8, lsl #16 │ │ │ │ @ instruction: 0xf7fb4604 │ │ │ │ - blls 0x256f94 │ │ │ │ + blls 0x256f40 │ │ │ │ addseq r9, r9, #12, 20 @ 0xc000 │ │ │ │ eorhi pc, fp, r1, lsl #2 │ │ │ │ @ instruction: 0xf0412a01 │ │ │ │ ldcvs 2, cr8, [fp, #-284]! @ 0xfffffee4 │ │ │ │ ldrdcs pc, [r0], r3 @ │ │ │ │ svcvs 0x0070f412 │ │ │ │ ldrbthi pc, [sp], #-2 @ │ │ │ │ @ instruction: 0xf413685b │ │ │ │ svclt 0x00140f70 │ │ │ │ movwcs r2, #769 @ 0x301 │ │ │ │ @ instruction: 0xf43e2b00 │ │ │ │ @ instruction: 0x4621ab7f │ │ │ │ vmin.s8 d20, d4, d24 │ │ │ │ - vmvn.i32 , #256 @ 0x00000100 │ │ │ │ + vrshr.s64 q11, , #64 │ │ │ │ @ instruction: 0xf7f5020d │ │ │ │ - @ instruction: 0xf7fef9a3 │ │ │ │ + @ instruction: 0xf7fef9ab │ │ │ │ stmdage r8, {r1, r2, r4, r5, r6, r8, r9, fp, ip, sp, pc} │ │ │ │ strmi r9, [r4], -r5, lsl #2 │ │ │ │ - @ instruction: 0xf98ef7fb │ │ │ │ + @ instruction: 0xf996f7fb │ │ │ │ addseq r9, r8, #5120 @ 0x1400 │ │ │ │ - blge 0x1c15e0c │ │ │ │ - blcs 0x13f548 │ │ │ │ + blge 0x1c15d98 │ │ │ │ + blcs 0x13f4d4 │ │ │ │ ldrbhi pc, [r3], #-66 @ 0xffffffbe @ │ │ │ │ @ instruction: 0xf8d36d3b │ │ │ │ @ instruction: 0xf41220a0 │ │ │ │ @ instruction: 0xf0026f70 │ │ │ │ ldmdavs fp, {r3, r4, r5, r9, sl, pc}^ │ │ │ │ svceq 0x0070f413 │ │ │ │ movwcs fp, #7956 @ 0x1f14 │ │ │ │ - blcs 0xe1538 │ │ │ │ - blge 0x1715a34 │ │ │ │ + blcs 0xe14c4 │ │ │ │ + blge 0x17159c0 │ │ │ │ ldrtmi r4, [r8], -r1, lsr #12 │ │ │ │ - addsvs pc, r9, #68, 4 @ 0x40000004 │ │ │ │ + eorvs pc, r5, #68, 4 @ 0x40000004 │ │ │ │ andeq pc, sp, #192, 4 │ │ │ │ - @ instruction: 0xf97cf7f5 │ │ │ │ - bllt 0x14d6948 │ │ │ │ + @ instruction: 0xf984f7f5 │ │ │ │ + bllt 0x14d68d4 │ │ │ │ @ instruction: 0xf7fba808 │ │ │ │ - blls 0x416f9c │ │ │ │ + blls 0x416f48 │ │ │ │ @ instruction: 0xf43e2b03 │ │ │ │ stmdbge r8, {r0, r1, r2, r6, r8, r9, fp, sp, pc} │ │ │ │ @ instruction: 0xf6414638 │ │ │ │ vsubl.s8 q8, d16, d13 │ │ │ │ @ instruction: 0xf7f5020a │ │ │ │ - @ instruction: 0xf7fef96b │ │ │ │ + @ instruction: 0xf7fef973 │ │ │ │ vstmiaeq sl, {d11-} │ │ │ │ @ instruction: 0xf0020848 │ │ │ │ vmov.i32 d16, #36864 @ 0x00009000 │ │ │ │ - b 0x1164d8c │ │ │ │ + b 0x1164d18 │ │ │ │ ldmeq r9, {r0, r9, sl, fp}^ │ │ │ │ vmlal.s q9, d0, d0[0] │ │ │ │ @ instruction: 0xf0010230 │ │ │ │ andsmi r0, sl, r0, lsl r1 │ │ │ │ stceq 0, cr15, [pc], {3} │ │ │ │ movwmi pc, #13251 @ 0x33c3 @ │ │ │ │ andseq pc, r0, r0 │ │ │ │ cmpcs r0, fp, lsl #6 │ │ │ │ smlawteq r0, r0, r2, pc @ │ │ │ │ @ instruction: 0x0c0cea40 │ │ │ │ @ instruction: 0xf002428a │ │ │ │ vcgt.s8 d8, d1, d16 │ │ │ │ - bcs 0x10f963c │ │ │ │ + bcs 0x10f95c8 │ │ │ │ teqphi r4, #2 @ p-variant is OBSOLETE │ │ │ │ vmla.f d18, d0, d0[0] │ │ │ │ addmi r0, sl, #16, 2 │ │ │ │ - blge 0x615bbc │ │ │ │ + blge 0x615b48 │ │ │ │ @ instruction: 0x46386d3a │ │ │ │ ldrdcs pc, [r0, -r2] │ │ │ │ svcvs 0x0070f412 │ │ │ │ - blge 0x415acc │ │ │ │ + blge 0x415a58 │ │ │ │ @ instruction: 0xf64da908 │ │ │ │ - vrshr.s64 d23, d9, #64 │ │ │ │ + vmvn.i32 d23, #1280 @ 0x00000500 │ │ │ │ strcs r0, [r1], #-524 @ 0xfffffdf4 │ │ │ │ movwgt lr, #35277 @ 0x89cd │ │ │ │ strls r2, [fp], #-768 @ 0xfffffd00 │ │ │ │ eor pc, r8, sp, asr #17 │ │ │ │ @ instruction: 0xf7f5930c │ │ │ │ - @ instruction: 0xf7fef929 │ │ │ │ + @ instruction: 0xf7fef931 │ │ │ │ stmdage r8, {r2, r3, r4, r5, r6, r7, r9, fp, ip, sp, pc} │ │ │ │ - @ instruction: 0xf93ef7fb │ │ │ │ - blcs 0x1bf630 │ │ │ │ - bge 0xffe15afc │ │ │ │ + @ instruction: 0xf946f7fb │ │ │ │ + blcs 0x1bf5bc │ │ │ │ + bge 0xffe15a88 │ │ │ │ ldrtmi sl, [r8], -r8, lsl #18 │ │ │ │ eorseq pc, sp, #68157440 @ 0x4100000 │ │ │ │ andeq pc, sl, #192, 4 │ │ │ │ - @ instruction: 0xf918f7f5 │ │ │ │ - blt 0xffbd6a10 │ │ │ │ + @ instruction: 0xf920f7f5 │ │ │ │ + blt 0xffbd699c │ │ │ │ ldrmi sl, [r9], -r8, lsl #16 │ │ │ │ movwls r4, #22020 @ 0x5604 │ │ │ │ - @ instruction: 0xf902f7fb │ │ │ │ - bls 0x3ff63c │ │ │ │ + @ instruction: 0xf90af7fb │ │ │ │ + bls 0x3ff5c8 │ │ │ │ setend be │ │ │ │ - bcs 0x138b60 │ │ │ │ + bcs 0x138aec │ │ │ │ rschi pc, r4, r1, asr #32 │ │ │ │ @ instruction: 0xf8d36d3b │ │ │ │ @ instruction: 0xf41220a0 │ │ │ │ @ instruction: 0xf0026f70 │ │ │ │ ldmdavs fp, {r0, r2, r3, r5, r7, r8, r9, pc}^ │ │ │ │ svceq 0x0070f413 │ │ │ │ movwcs fp, #7956 @ 0x1f14 │ │ │ │ - blcs 0xe1650 │ │ │ │ - bge 0xff415b4c │ │ │ │ + blcs 0xe15dc │ │ │ │ + bge 0xff415ad8 │ │ │ │ ldrtmi r4, [r8], -r1, lsr #12 │ │ │ │ - sbcscs pc, r1, #68, 12 @ 0x4400000 │ │ │ │ + subscs pc, sp, #68, 12 @ 0x4400000 │ │ │ │ andeq pc, sp, #192, 4 │ │ │ │ - @ instruction: 0xf8f0f7f5 │ │ │ │ - blt 0xff1d6a60 │ │ │ │ + @ instruction: 0xf8f8f7f5 │ │ │ │ + blt 0xff1d69ec │ │ │ │ @ instruction: 0xf3c30c9a │ │ │ │ @ instruction: 0xf0023103 │ │ │ │ ldmdaeq r8, {r4, r9}^ │ │ │ │ vmlseq.f32 s28, s2, s4 │ │ │ │ subcs r0, r0, #14221312 @ 0xd90000 │ │ │ │ eorseq pc, r0, #192, 4 │ │ │ │ tstpeq r0, r1 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf003401a │ │ │ │ vmull.u8 q8, d3, d15 │ │ │ │ @ instruction: 0xf0004303 │ │ │ │ movwmi r0, #45072 @ 0xb010 │ │ │ │ vmla.f d18, d0, d0[0] │ │ │ │ - b 0x10d8edc │ │ │ │ + b 0x10d8e68 │ │ │ │ addmi r0, sl, #12, 24 @ 0xc00 │ │ │ │ strbhi pc, [sl, #1] @ │ │ │ │ vmla.f d18, d0, d0[0] │ │ │ │ addmi r0, sl, #32, 2 │ │ │ │ strhi pc, [fp, #1]! │ │ │ │ @ instruction: 0xf47e2a40 │ │ │ │ vldmdbvs sl!, {s20-s174} │ │ │ │ @ instruction: 0xf8d24638 │ │ │ │ @ instruction: 0xf4122100 │ │ │ │ @ instruction: 0xf43e4f70 │ │ │ │ stmdbge r8, {r0, r1, r4, r7, r9, fp, sp, pc} │ │ │ │ - rsbseq pc, r1, #-536870908 @ 0xe0000004 │ │ │ │ + andeq pc, sp, #-536870908 @ 0xe0000004 │ │ │ │ andeq pc, ip, #192, 4 │ │ │ │ stmib sp, {r0, sl, sp}^ │ │ │ │ movwcs ip, #776 @ 0x308 │ │ │ │ @ instruction: 0xf8cd940b │ │ │ │ movwls lr, #49192 @ 0xc028 │ │ │ │ - @ instruction: 0xf8b0f7f5 │ │ │ │ - blt 0xfe1d6ae0 │ │ │ │ - @ instruction: 0xf7faa808 │ │ │ │ - stmdbge r8, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + @ instruction: 0xf8b8f7f5 │ │ │ │ + blt 0xfe1d6a6c │ │ │ │ + @ instruction: 0xf7fba808 │ │ │ │ + stmdbge r8, {r0, r2, fp, ip, sp, lr, pc} │ │ │ │ vmin.s8 d20, d1, d24 │ │ │ │ vmvn.i32 d16, #256 @ 0x00000100 │ │ │ │ @ instruction: 0xf7f5020a │ │ │ │ - @ instruction: 0xf7fef8a3 │ │ │ │ + @ instruction: 0xf7fef8ab │ │ │ │ stmdage r8, {r1, r2, r4, r5, r6, r9, fp, ip, sp, pc} │ │ │ │ - @ instruction: 0xf8b8f7fb │ │ │ │ + @ instruction: 0xf8c0f7fb │ │ │ │ ldrtmi sl, [r8], -r8, lsl #18 │ │ │ │ eorcs pc, sp, #76546048 @ 0x4900000 │ │ │ │ andeq pc, r6, #192, 4 │ │ │ │ - @ instruction: 0xf896f7f5 │ │ │ │ - blt 0x1b56b14 │ │ │ │ + @ instruction: 0xf89ef7f5 │ │ │ │ + blt 0x1b56aa0 │ │ │ │ tstpvs r0, pc, asr #8 @ p-variant is OBSOLETE │ │ │ │ smlabtne r0, r0, r2, pc @ │ │ │ │ @ instruction: 0xf001428a │ │ │ │ vabd.s8 q4, , │ │ │ │ vst2.16 {d24-d27}, [pc], r5 │ │ │ │ vmla.f d22, d16, d0[4] │ │ │ │ addmi r1, sl, #0, 2 │ │ │ │ @@ -205304,88 +205276,88 @@ │ │ │ │ vldmiaeq sl, {s20-s100} │ │ │ │ smlabtcc r3, r3, r3, pc @ │ │ │ │ mrrceq 10, 4, lr, r3, cr15 │ │ │ │ andseq pc, r0, #2 │ │ │ │ ldceq 0, cr15, [r0], {12} │ │ │ │ vsubw.u8 q10, , d10 │ │ │ │ @ instruction: 0xf0034e03 │ │ │ │ - b 0x13d8fa4 │ │ │ │ + b 0x13d8f30 │ │ │ │ @ instruction: 0xf1ce0c01 │ │ │ │ @ instruction: 0xf0130e10 │ │ │ │ @ instruction: 0xf0420440 │ │ │ │ stmib sp, {r3, r6, r7, r8, sl, pc}^ │ │ │ │ stmdbge r8, {r0, r3, sl, sp} │ │ │ │ - cmppcs r5, #68157440 @ p-variant is OBSOLETE @ 0x4100000 │ │ │ │ + mvnsne pc, #68157440 @ 0x4100000 │ │ │ │ movweq pc, #53952 @ 0xd2c0 @ │ │ │ │ rsbcs pc, r1, #-268435452 @ 0xf0000004 │ │ │ │ andeq pc, r9, #192, 4 │ │ │ │ eorgt pc, r0, sp, asr #17 │ │ │ │ stceq 0, cr15, [r2], {79} @ 0x4f │ │ │ │ eor pc, ip, sp, asr #17 │ │ │ │ eorsgt pc, r0, sp, asr #17 │ │ │ │ - mrc2 7, 1, pc, cr6, cr10, {7} │ │ │ │ - blt 0xa56b9c │ │ │ │ + mrc2 7, 1, pc, cr14, cr10, {7} │ │ │ │ + blt 0xa56b28 │ │ │ │ svcvs 0x0020f5b2 │ │ │ │ msrhi CPSR_x, r2 │ │ │ │ rsbhi pc, r8, #268435456 @ 0x10000000 │ │ │ │ svcvs 0x0000f5b2 │ │ │ │ @ instruction: 0x81a5f002 │ │ │ │ svcvs 0x0010f5b2 │ │ │ │ - bge 0x695db8 │ │ │ │ + bge 0x695d44 │ │ │ │ @ instruction: 0xf3c30c9a │ │ │ │ - b 0x14a4fd4 │ │ │ │ + b 0x14a4f60 │ │ │ │ @ instruction: 0xf0020c53 │ │ │ │ @ instruction: 0xf00c0210 │ │ │ │ movwmi r0, #44048 @ 0xac10 │ │ │ │ cdpmi 3, 0, cr15, cr3, cr3, {6} │ │ │ │ tstpeq pc, r3 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0x0c01ea4c │ │ │ │ cdpeq 1, 1, cr15, cr0, cr14, {6} │ │ │ │ strbeq pc, [r0], #-19 @ 0xffffffed @ │ │ │ │ strbhi pc, [r0], #66 @ 0x42 @ │ │ │ │ strcs lr, [r9], #-2509 @ 0xfffff633 │ │ │ │ @ instruction: 0xf641a908 │ │ │ │ - vqdmlal.s , d0, d1[1] │ │ │ │ + vqdmlal.s q9, d16, d1[4] │ │ │ │ vcgt.s8 d16, d15, d13 │ │ │ │ vmlal.s q9, d0, d1[4] │ │ │ │ @ instruction: 0xf8cd0209 │ │ │ │ @ instruction: 0xf04fc020 │ │ │ │ @ instruction: 0xf8cd0c02 │ │ │ │ @ instruction: 0xf8cde02c │ │ │ │ @ instruction: 0xf7fac030 │ │ │ │ - @ instruction: 0xf7fefdfb │ │ │ │ + @ instruction: 0xf7fefe03 │ │ │ │ @ instruction: 0xf5b2b9ea │ │ │ │ @ instruction: 0xf0016f20 │ │ │ │ vmin.s8 d8, d17, d18 │ │ │ │ @ instruction: 0xf5b28280 │ │ │ │ @ instruction: 0xf0026f00 │ │ │ │ @ instruction: 0xf5b28197 │ │ │ │ @ instruction: 0xf47e6f10 │ │ │ │ @ instruction: 0x0c9aa9db │ │ │ │ smlabtcc r3, r3, r3, pc @ │ │ │ │ mrrceq 10, 4, lr, r3, cr15 │ │ │ │ andseq pc, r0, #2 │ │ │ │ ldceq 0, cr15, [r0], {12} │ │ │ │ vsubw.u8 q10, , d10 │ │ │ │ @ instruction: 0xf0034e02 │ │ │ │ - b 0x13d9090 │ │ │ │ + b 0x13d901c │ │ │ │ @ instruction: 0xf1ce0c01 │ │ │ │ @ instruction: 0xf0130e08 │ │ │ │ @ instruction: 0xf0420440 │ │ │ │ stmib sp, {r0, r2, r5, r7, r8, sl, pc}^ │ │ │ │ stmdbge r8, {r0, r3, sl, sp} │ │ │ │ - orrscc pc, r5, #68157440 @ 0x4100000 │ │ │ │ + teqpcc r1, #68157440 @ p-variant is OBSOLETE @ 0x4100000 │ │ │ │ movweq pc, #53952 @ 0xd2c0 @ │ │ │ │ - addscc pc, r5, #536870916 @ 0x20000004 │ │ │ │ + eorscc pc, r1, #536870916 @ 0x20000004 │ │ │ │ andeq pc, sp, #192, 4 │ │ │ │ eorgt pc, r0, sp, asr #17 │ │ │ │ stceq 0, cr15, [r1], {79} @ 0x4f │ │ │ │ eor pc, ip, sp, asr #17 │ │ │ │ eorsgt pc, r0, sp, asr #17 │ │ │ │ - stc2l 7, cr15, [r0, #1000] @ 0x3e8 │ │ │ │ + stc2l 7, cr15, [r8, #1000] @ 0x3e8 │ │ │ │ stmiblt pc!, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} @ │ │ │ │ tstpvs r0, pc, asr #8 @ p-variant is OBSOLETE │ │ │ │ smlabtne r0, r0, r2, pc @ │ │ │ │ @ instruction: 0xf001428a │ │ │ │ vabd.s8 d8, d1, d29 │ │ │ │ vst4. {d24,d26,d28,d30}, [pc], r9 │ │ │ │ vmla.f d22, d16, d0[4] │ │ │ │ @@ -205397,408 +205369,408 @@ │ │ │ │ @ instruction: 0x0c9aa997 │ │ │ │ smlabtcc r3, r3, r3, pc @ │ │ │ │ mrrceq 10, 4, lr, r3, cr15 │ │ │ │ andseq pc, r0, #2 │ │ │ │ ldceq 0, cr15, [r0], {12} │ │ │ │ vsubw.u8 q10, , d10 │ │ │ │ @ instruction: 0xf0034e02 │ │ │ │ - b 0x13d9118 │ │ │ │ + b 0x13d90a4 │ │ │ │ @ instruction: 0xf1ce0c01 │ │ │ │ @ instruction: 0xf0130e08 │ │ │ │ @ instruction: 0xf0420440 │ │ │ │ stmib sp, {r2, r3, r4, r5, r6, sl, pc}^ │ │ │ │ stmdbge r8, {r0, r3, sl, sp} │ │ │ │ - @ instruction: 0x23a5f641 │ │ │ │ + movtcs pc, #5697 @ 0x1641 @ │ │ │ │ movweq pc, #53952 @ 0xd2c0 @ │ │ │ │ - addscc pc, r5, #536870916 @ 0x20000004 │ │ │ │ + eorscc pc, r1, #536870916 @ 0x20000004 │ │ │ │ andeq pc, sp, #192, 4 │ │ │ │ eorgt pc, r0, sp, asr #17 │ │ │ │ stceq 0, cr15, [r1], {79} @ 0x4f │ │ │ │ eor pc, ip, sp, asr #17 │ │ │ │ eorsgt pc, r0, sp, asr #17 │ │ │ │ - ldc2l 7, cr15, [ip, #-1000]! @ 0xfffffc18 │ │ │ │ + stc2 7, cr15, [r4, #1000] @ 0x3e8 │ │ │ │ stmdblt fp!, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ stmdage r8, {r0, r3, r4, r9, sl, lr} │ │ │ │ - @ instruction: 0xf81cf7fb │ │ │ │ - bcs 0x13f550 │ │ │ │ + @ instruction: 0xf822f7fb │ │ │ │ + bcs 0x13f4dc │ │ │ │ ldcvs 1, cr13, [fp, #-60]! @ 0xffffffc4 │ │ │ │ ldrdne pc, [r0], r3 @ │ │ │ │ svcvs 0x0070f411 │ │ │ │ cmpphi r1, r2 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf413685b │ │ │ │ svclt 0x00140f70 │ │ │ │ movwcs r2, #769 @ 0x301 │ │ │ │ @ instruction: 0xf43e2b00 │ │ │ │ @ instruction: 0xf64ca953 │ │ │ │ - vorr.i32 d23, #0 @ 0x00000000 │ │ │ │ - bl 0x199a1c │ │ │ │ + vrsra.s64 d22, d0, #64 │ │ │ │ + bl 0x1999a8 │ │ │ │ stmdbge r8, {r1, r7, r8, r9} │ │ │ │ @ instruction: 0xf8d34638 │ │ │ │ @ instruction: 0xf7fd22b4 │ │ │ │ @ instruction: 0xf7fefd7d │ │ │ │ ldrmi fp, [r9], -r6, asr #18 │ │ │ │ movwls sl, #22536 @ 0x5808 │ │ │ │ eorshi pc, r0, sp, asr #17 │ │ │ │ - @ instruction: 0xffaaf7fa │ │ │ │ - bls 0x3bf988 │ │ │ │ + @ instruction: 0xffb2f7fa │ │ │ │ + bls 0x3bf914 │ │ │ │ setend le │ │ │ │ @ instruction: 0xf8d7800f │ │ │ │ - bcs 0x1650c0 │ │ │ │ + bcs 0x16504c │ │ │ │ @ instruction: 0xf04fbf14 │ │ │ │ strdcs r3, [sl, -pc] │ │ │ │ @ instruction: 0xf57e0658 │ │ │ │ vmla.i8 d26, d13, d31 │ │ │ │ - vbic.i32 , #1024 @ 0x00000400 │ │ │ │ + vrsra.s64 q8, q10, #64 │ │ │ │ vcge.s8 d16, d13, d19 │ │ │ │ - vmvn.i32 d17, #1279 @ 0x000004ff │ │ │ │ + @ instruction: 0xf2c00cb4 │ │ │ │ tstls r1, r3, lsr ip │ │ │ │ @ instruction: 0xf8534638 │ │ │ │ stmdbge r8, {r1, r5, ip, sp} │ │ │ │ eorcs pc, r2, ip, asr r8 @ │ │ │ │ stceq 0, cr15, [r3], {79} @ 0x4f │ │ │ │ andgt pc, r0, sp, asr #17 │ │ │ │ - @ instruction: 0xf992f7fa │ │ │ │ + @ instruction: 0xf99af7fa │ │ │ │ ldmdblt r9, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ stmdage r8, {r0, r3, r4, r9, sl, lr} │ │ │ │ @ instruction: 0xf7fa9305 │ │ │ │ - @ instruction: 0xf8d7ffa1 │ │ │ │ + @ instruction: 0xf8d7ffa9 │ │ │ │ @ instruction: 0x463820d0 │ │ │ │ @ instruction: 0xf8dd9b05 │ │ │ │ vaddl.u8 q14, d2, d28 │ │ │ │ bicseq r1, sp, r0, lsl #5 │ │ │ │ adchi pc, lr, r1, lsl #2 │ │ │ │ @ instruction: 0xf43e2a00 │ │ │ │ @ instruction: 0xf64ca905 │ │ │ │ - vorr.i32 d23, #0 @ 0x00000000 │ │ │ │ - bl 0x199ab8 │ │ │ │ + vrsra.s64 d22, d0, #64 │ │ │ │ + bl 0x199a44 │ │ │ │ vcgt.s8 d16, d29, d12 │ │ │ │ - vmvn.i32 d18, #1024 @ 0x00000400 │ │ │ │ + vrshr.s64 d17, d20, #64 │ │ │ │ stmdbge r8, {r0, r1, r4, r5, r9} │ │ │ │ rsbscc pc, r4, #13828096 @ 0xd30000 │ │ │ │ eorcs pc, ip, r2, asr r8 @ │ │ │ │ - blx 0xffe16dee │ │ │ │ + blx 0x16d7a │ │ │ │ ldmlt r3!, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ stmdage r8, {r0, r3, r4, r9, sl, lr} │ │ │ │ - @ instruction: 0xffa4f7fa │ │ │ │ - bcs 0x13f640 │ │ │ │ + @ instruction: 0xffaaf7fa │ │ │ │ + bcs 0x13f5cc │ │ │ │ ldcvs 1, cr13, [fp, #-60]! @ 0xffffffc4 │ │ │ │ ldrdne pc, [r0], r3 @ │ │ │ │ svcvs 0x0070f411 │ │ │ │ strhi pc, [r8, -r1]! │ │ │ │ @ instruction: 0xf413685b │ │ │ │ svclt 0x00140f70 │ │ │ │ movwcs r2, #769 @ 0x301 │ │ │ │ @ instruction: 0xf43e2b00 │ │ │ │ @ instruction: 0xf64ca8db │ │ │ │ - vorr.i32 d23, #0 @ 0x00000000 │ │ │ │ - bl 0x199b0c │ │ │ │ + vrsra.s64 d22, d0, #64 │ │ │ │ + bl 0x199a98 │ │ │ │ stmdbge r8, {r1, r7, r8, r9} │ │ │ │ @ instruction: 0xf8d34638 │ │ │ │ @ instruction: 0xf7fd2314 │ │ │ │ @ instruction: 0xf7fefd05 │ │ │ │ ldrmi fp, [r9], -lr, asr #17 │ │ │ │ movwls sl, #22536 @ 0x5808 │ │ │ │ - @ instruction: 0xff56f7fa │ │ │ │ + @ instruction: 0xff5ef7fa │ │ │ │ bicseq r9, fp, r5, lsl #22 │ │ │ │ stmiage r4, {r1, r2, r3, r4, r5, r8, sl, ip, sp, lr, pc}^ │ │ │ │ ldrsbcc pc, [r0], #135 @ 0x87 @ │ │ │ │ @ instruction: 0x065f4638 │ │ │ │ ldmge lr!, {r1, r2, r3, r4, r5, r6, r8, sl, ip, sp, lr, pc} │ │ │ │ ldrdgt pc, [ip], -sp @ │ │ │ │ - tstpcs r4, #-805306364 @ p-variant is OBSOLETE @ 0xd0000004 │ │ │ │ + orrsne pc, r4, #-805306364 @ 0xd0000004 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - addscs pc, r4, #-805306364 @ 0xd0000004 │ │ │ │ + andscs pc, r4, #-805306364 @ 0xd0000004 │ │ │ │ eorseq pc, r3, #192, 4 │ │ │ │ @ instruction: 0xf853a908 │ │ │ │ @ instruction: 0xf852302c │ │ │ │ @ instruction: 0xf7fa202c │ │ │ │ - @ instruction: 0xf7fefbad │ │ │ │ + @ instruction: 0xf7fefbb5 │ │ │ │ ldrmi fp, [r9], -ip, lsr #17 │ │ │ │ movwls sl, #22536 @ 0x5808 │ │ │ │ eorshi pc, r0, sp, asr #17 │ │ │ │ - @ instruction: 0xff10f7fa │ │ │ │ - bls 0x3bfabc │ │ │ │ + @ instruction: 0xff18f7fa │ │ │ │ + bls 0x3bfa48 │ │ │ │ setend le │ │ │ │ @ instruction: 0xf8d78059 │ │ │ │ - bcs 0x1651f4 │ │ │ │ + bcs 0x165180 │ │ │ │ @ instruction: 0xf04fbf14 │ │ │ │ strdcs r3, [sl, -pc] │ │ │ │ @ instruction: 0xf57e065d │ │ │ │ vtst.8 d26, d29, d5 │ │ │ │ - vsubw.s8 , q0, d20 │ │ │ │ + vsubw.s8 q8, q8, d20 │ │ │ │ vcge.s8 d16, d13, d19 │ │ │ │ - vmvn.i32 d17, #1279 @ 0x000004ff │ │ │ │ + @ instruction: 0xf2c00cb4 │ │ │ │ tstls r1, r3, lsr ip │ │ │ │ @ instruction: 0xf8534638 │ │ │ │ stmdbge r8, {r1, r5, ip, sp} │ │ │ │ eorcs pc, r2, ip, asr r8 @ │ │ │ │ stceq 0, cr15, [r3], {79} @ 0x4f │ │ │ │ andgt pc, r0, sp, asr #17 │ │ │ │ - @ instruction: 0xf8f8f7fa │ │ │ │ + @ instruction: 0xf900f7fa │ │ │ │ ldmdalt pc!, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ @ │ │ │ │ stmdage r8, {r0, r3, r4, r9, sl, lr} │ │ │ │ - @ instruction: 0xff30f7fa │ │ │ │ + @ instruction: 0xff36f7fa │ │ │ │ ldrdgt pc, [ip], -sp @ │ │ │ │ - tstpvc r0, #76, 12 @ p-variant is OBSOLETE @ 0x4c00000 │ │ │ │ + orrsvs pc, r0, #76, 12 @ 0x4c00000 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - andcs pc, r4, #-805306364 @ 0xd0000004 │ │ │ │ + addne pc, r4, #-805306364 @ 0xd0000004 │ │ │ │ eorseq pc, r3, #192, 4 │ │ │ │ orreq lr, ip, #3072 @ 0xc00 │ │ │ │ ldrtmi sl, [r8], -r8, lsl #18 │ │ │ │ eorcs pc, ip, r2, asr r8 @ │ │ │ │ subcc pc, r4, #13828096 @ 0xd30000 │ │ │ │ - blx 0xfee16f14 │ │ │ │ + blx 0xfee16ea0 │ │ │ │ stmdalt r5!, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ stmdage r8, {r0, r3, r4, r9, sl, lr} │ │ │ │ - @ instruction: 0xff16f7fa │ │ │ │ + @ instruction: 0xff1cf7fa │ │ │ │ ldrsbcc pc, [r0], #135 @ 0x87 @ │ │ │ │ @ instruction: 0x065c4638 │ │ │ │ ldmdage sl, {r1, r2, r3, r4, r5, r6, r8, sl, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf64c9a0b │ │ │ │ - vorr.i32 d23, #0 @ 0x00000000 │ │ │ │ + vrsra.s64 d22, d0, #64 │ │ │ │ stmdbge r8, {r0, r1, r4, r5, r8, r9} │ │ │ │ orreq lr, r2, #3072 @ 0xc00 │ │ │ │ @ instruction: 0x23b4f8d3 │ │ │ │ @ instruction: 0xf9f6f7fd │ │ │ │ stmdalt sp, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ stmdage r8, {r0, r3, r4, r9, sl, lr} │ │ │ │ - mrc2 7, 7, pc, cr14, cr10, {7} │ │ │ │ + @ instruction: 0xff04f7fa │ │ │ │ ldrsbcc pc, [r0], #135 @ 0x87 @ │ │ │ │ @ instruction: 0x065d4638 │ │ │ │ stmdage r2, {r1, r2, r3, r4, r5, r6, r8, sl, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf64c9a0b │ │ │ │ - vorr.i32 d23, #0 @ 0x00000000 │ │ │ │ + vrsra.s64 d22, d0, #64 │ │ │ │ stmdbge r8, {r0, r1, r4, r5, r8, r9} │ │ │ │ orreq lr, r2, #3072 @ 0xc00 │ │ │ │ @ instruction: 0x23a4f8d3 │ │ │ │ @ instruction: 0xf9def7fd │ │ │ │ ldmdalt r5!, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ stmdage r8, {r0, r3, r4, r9, sl, lr} │ │ │ │ @ instruction: 0xf8cd9305 │ │ │ │ @ instruction: 0xf7fa8030 │ │ │ │ - blls 0x2589f8 │ │ │ │ + blls 0x2589a4 │ │ │ │ orrvc pc, r0, #19 │ │ │ │ stmdage r8!, {r1, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc} │ │ │ │ ldrsbcs pc, [r0], #135 @ 0x87 @ │ │ │ │ @ instruction: 0x06564638 │ │ │ │ stmdage r2!, {r1, r2, r3, r4, r5, r6, r8, sl, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf64c9c0b │ │ │ │ - vmov.i32 d23, #0 @ 0x00000000 │ │ │ │ + vrshr.s64 d22, d0, #64 │ │ │ │ stmdbge r8, {r0, r1, r4, r5, r9} │ │ │ │ addeq lr, r4, #2048 @ 0x800 │ │ │ │ orrcs pc, r4, #13762560 @ 0xd20000 │ │ │ │ - @ instruction: 0xf946f7fa │ │ │ │ + @ instruction: 0xf94ef7fa │ │ │ │ ldmdalt r5, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ stmdage r8, {r0, r3, r4, r9, sl, lr} │ │ │ │ - mcr2 7, 6, pc, cr6, cr10, {7} @ │ │ │ │ + mcr2 7, 6, pc, cr12, cr10, {7} @ │ │ │ │ @ instruction: 0xf64c980b │ │ │ │ - vmov.i32 d23, #0 @ 0x00000000 │ │ │ │ + vrshr.s64 d22, d0, #64 │ │ │ │ movwcs r0, #563 @ 0x233 │ │ │ │ - bl 0x1833fc │ │ │ │ + bl 0x183388 │ │ │ │ ldrtmi r0, [r8], -r0, lsl #5 │ │ │ │ cmnpcs r4, #13762560 @ p-variant is OBSOLETE @ 0xd20000 │ │ │ │ - blx 0x1516fdc │ │ │ │ + blx 0x1516f68 │ │ │ │ stmdalt r1, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ stmdage r8, {r0, r3, r4, r9, sl, lr} │ │ │ │ @ instruction: 0xf8cd9305 │ │ │ │ @ instruction: 0xf7fa8030 │ │ │ │ - @ instruction: 0xf8d7fe65 │ │ │ │ + @ instruction: 0xf8d7fe6d │ │ │ │ @ instruction: 0x463820d0 │ │ │ │ @ instruction: 0xf8dd9b05 │ │ │ │ vaddl.u8 q14, d2, d28 │ │ │ │ bicseq r1, sp, r0, lsl #5 │ │ │ │ ldrhi pc, [fp, -r0, lsl #2] │ │ │ │ @ instruction: 0xf43d2a00 │ │ │ │ vmax.f32 q13, , │ │ │ │ - vsubw.s8 , q0, d20 │ │ │ │ + vsubw.s8 q8, q8, d20 │ │ │ │ vcge.s8 d16, d13, d19 │ │ │ │ - vmlal.s , d16, d0[5] │ │ │ │ + vmlal.s , d0, d0[5] │ │ │ │ stmdbge r8, {r0, r1, r4, r5, r9} │ │ │ │ eorcc pc, ip, r3, asr r8 @ │ │ │ │ eorcs pc, ip, r2, asr r8 @ │ │ │ │ - @ instruction: 0xf90cf7fa │ │ │ │ + @ instruction: 0xf914f7fa │ │ │ │ svclt 0x00dbf7fd │ │ │ │ stmdage r8, {r0, r3, r4, r9, sl, lr} │ │ │ │ - mcr2 7, 4, pc, cr12, cr10, {7} @ │ │ │ │ + mrc2 7, 4, pc, cr2, cr10, {7} │ │ │ │ ldrdgt pc, [ip], -sp @ │ │ │ │ - tstpvc r0, #76, 12 @ p-variant is OBSOLETE @ 0x4c00000 │ │ │ │ + orrsvs pc, r0, #76, 12 @ 0x4c00000 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - andcs pc, r4, #-805306364 @ 0xd0000004 │ │ │ │ + addne pc, r4, #-805306364 @ 0xd0000004 │ │ │ │ eorseq pc, r3, #192, 4 │ │ │ │ orreq lr, ip, #3072 @ 0xc00 │ │ │ │ ldrtmi sl, [r8], -r8, lsl #18 │ │ │ │ eorcs pc, ip, r2, asr r8 @ │ │ │ │ adccc pc, r4, #13828096 @ 0xd30000 │ │ │ │ - blx 0x51705c │ │ │ │ + blx 0x516fe8 │ │ │ │ svclt 0x00c1f7fd │ │ │ │ stmdage r8, {r0, r3, r4, r9, sl, lr} │ │ │ │ @ instruction: 0xf7fa9305 │ │ │ │ - blls 0x25899c │ │ │ │ + blls 0x258948 │ │ │ │ orrvc pc, r0, #19 │ │ │ │ svcge 0x00b6f47d │ │ │ │ ldrsbcs pc, [r0], #135 @ 0x87 @ │ │ │ │ @ instruction: 0x06574638 │ │ │ │ svcge 0x00b0f57d │ │ │ │ @ instruction: 0xf24d9c0b │ │ │ │ - vrshr.s64 d18, d4, #64 │ │ │ │ + vmov.i32 d18, #1024 @ 0x00000400 │ │ │ │ stmdbge r8, {r0, r1, r4, r5, r9} │ │ │ │ eorcs pc, r4, r2, asr r8 @ │ │ │ │ - blx 0xfea97088 │ │ │ │ + blx 0xfec97014 │ │ │ │ svclt 0x00a5f7fd │ │ │ │ stmdage r8, {r0, r3, r4, r9, sl, lr} │ │ │ │ @ instruction: 0xf8cd9305 │ │ │ │ @ instruction: 0xf7fa8030 │ │ │ │ - @ instruction: 0xf8d7fe09 │ │ │ │ + @ instruction: 0xf8d7fe11 │ │ │ │ @ instruction: 0x463820d0 │ │ │ │ stmdbls fp, {r0, r2, r8, r9, fp, ip, pc} │ │ │ │ addne pc, r0, #134217731 @ 0x8000003 │ │ │ │ orrvc pc, r0, #19 │ │ │ │ ldrhi pc, [sl], r0, asr #32 │ │ │ │ @ instruction: 0xf43d2a00 │ │ │ │ @ instruction: 0xf64caf8f │ │ │ │ - vmov.i32 d23, #0 @ 0x00000000 │ │ │ │ - bl 0x1599a4 │ │ │ │ + vrshr.s64 d22, d0, #64 │ │ │ │ + bl 0x159930 │ │ │ │ stmdbge r8, {r0, r7, r9} │ │ │ │ sbcscs pc, r4, #13762560 @ 0xd20000 │ │ │ │ - @ instruction: 0xf8b4f7fa │ │ │ │ + @ instruction: 0xf8bcf7fa │ │ │ │ svclt 0x0083f7fd │ │ │ │ stmdage r8, {r0, r3, r4, r9, sl, lr} │ │ │ │ @ instruction: 0xf7fa9305 │ │ │ │ - @ instruction: 0xf8d7fe0b │ │ │ │ + @ instruction: 0xf8d7fe13 │ │ │ │ @ instruction: 0x463820d0 │ │ │ │ @ instruction: 0xf8dd9b05 │ │ │ │ vaddl.u8 q14, d2, d28 │ │ │ │ bicseq r1, r9, r0, lsl #5 │ │ │ │ strhi pc, [r4, -r0, lsl #2] │ │ │ │ @ instruction: 0xf43d2a00 │ │ │ │ @ instruction: 0xf64caf6f │ │ │ │ - vorr.i32 d23, #0 @ 0x00000000 │ │ │ │ - bl 0x199de4 │ │ │ │ + vrsra.s64 d22, d0, #64 │ │ │ │ + bl 0x199d70 │ │ │ │ vcgt.s8 d16, d29, d12 │ │ │ │ - vmvn.i32 d18, #1024 @ 0x00000400 │ │ │ │ + vrshr.s64 d17, d20, #64 │ │ │ │ stmdbge r8, {r0, r1, r4, r5, r9} │ │ │ │ sbccc pc, r4, #13828096 @ 0xd30000 │ │ │ │ eorcs pc, ip, r2, asr r8 @ │ │ │ │ - blx 0x1897118 │ │ │ │ + blx 0x1a970a4 │ │ │ │ svclt 0x005df7fd │ │ │ │ stmdage r8, {r0, r3, r4, r9, sl, lr} │ │ │ │ @ instruction: 0xf8cd9305 │ │ │ │ @ instruction: 0xf7fa8030 │ │ │ │ - blls 0x258848 │ │ │ │ + blls 0x2587f4 │ │ │ │ @ instruction: 0xf53d01dd │ │ │ │ @ instruction: 0xf8d7af51 │ │ │ │ @ instruction: 0x463830d0 │ │ │ │ @ instruction: 0xf57d065c │ │ │ │ @ instruction: 0xf8ddaf4b │ │ │ │ @ instruction: 0xf64cc02c │ │ │ │ - vorr.i32 d23, #0 @ 0x00000000 │ │ │ │ + vrsra.s64 d22, d0, #64 │ │ │ │ vcge.s8 d16, d13, d19 │ │ │ │ - vrshr.s64 d18, d4, #64 │ │ │ │ + vmov.i32 d18, #1024 @ 0x00000400 │ │ │ │ stmdbge r8, {r0, r1, r4, r5, r9} │ │ │ │ orreq lr, ip, #3072 @ 0xc00 │ │ │ │ eorcs pc, ip, r2, asr r8 @ │ │ │ │ movwcc pc, #18643 @ 0x48d3 @ │ │ │ │ - @ instruction: 0xf868f7fa │ │ │ │ + @ instruction: 0xf870f7fa │ │ │ │ svclt 0x0037f7fd │ │ │ │ stmdage r8, {r0, r3, r4, r9, sl, lr} │ │ │ │ - stc2l 7, cr15, [r8, #1000]! @ 0x3e8 │ │ │ │ + stc2l 7, cr15, [lr, #1000]! @ 0x3e8 │ │ │ │ @ instruction: 0xf64c980b │ │ │ │ - vmov.i32 d23, #0 @ 0x00000000 │ │ │ │ + vrshr.s64 d22, d0, #64 │ │ │ │ movwcs r0, #563 @ 0x233 │ │ │ │ - bl 0x1835b8 │ │ │ │ + bl 0x183544 │ │ │ │ ldrtmi r0, [r8], -r0, lsl #5 │ │ │ │ orrscs pc, r4, #13762560 @ 0xd20000 │ │ │ │ @ instruction: 0xf972f7fd │ │ │ │ svclt 0x0023f7fd │ │ │ │ stmdage r8, {r0, r3, r4, r9, sl, lr} │ │ │ │ @ instruction: 0xf8cd9305 │ │ │ │ @ instruction: 0xf7fa8030 │ │ │ │ - blls 0x2587d4 │ │ │ │ + blls 0x258780 │ │ │ │ @ instruction: 0xf53d01da │ │ │ │ @ instruction: 0xf8d7af17 │ │ │ │ @ instruction: 0x463830d0 │ │ │ │ @ instruction: 0xf57d065b │ │ │ │ @ instruction: 0xf8ddaf11 │ │ │ │ @ instruction: 0xf64cc02c │ │ │ │ - vorr.i32 d23, #0 @ 0x00000000 │ │ │ │ + vrsra.s64 d22, d0, #64 │ │ │ │ vcge.s8 d16, d13, d19 │ │ │ │ - vrshr.s64 d18, d4, #64 │ │ │ │ + vmov.i32 d18, #1024 @ 0x00000400 │ │ │ │ stmdbge r8, {r0, r1, r4, r5, r9} │ │ │ │ orreq lr, ip, #3072 @ 0xc00 │ │ │ │ eorcs pc, ip, r2, asr r8 @ │ │ │ │ movtcc pc, #18643 @ 0x48d3 @ │ │ │ │ - @ instruction: 0xf82ef7fa │ │ │ │ + @ instruction: 0xf836f7fa │ │ │ │ mrclt 7, 7, APSR_nzcv, cr13, cr13, {7} │ │ │ │ stmdage r8, {r0, r3, r4, r9, sl, lr} │ │ │ │ @ instruction: 0xf7fa9305 │ │ │ │ - @ instruction: 0xf8d7fd85 │ │ │ │ + @ instruction: 0xf8d7fd8d │ │ │ │ @ instruction: 0x463820d0 │ │ │ │ stmdbls fp, {r0, r2, r8, r9, fp, ip, pc} │ │ │ │ addne pc, r0, #134217731 @ 0x8000003 │ │ │ │ orrvc pc, r0, #19 │ │ │ │ strbhi pc, [r3, #64]! @ 0x40 @ │ │ │ │ @ instruction: 0xf43d2a00 │ │ │ │ @ instruction: 0xf64caee9 │ │ │ │ - vmov.i32 d23, #0 @ 0x00000000 │ │ │ │ - bl 0x159af0 │ │ │ │ + vrshr.s64 d22, d0, #64 │ │ │ │ + bl 0x159a7c │ │ │ │ stmdbge r8, {r0, r7, r9} │ │ │ │ msrcs CPSR_s, #13762560 @ 0xd20000 │ │ │ │ - @ instruction: 0xf9def7fa │ │ │ │ + @ instruction: 0xf9e6f7fa │ │ │ │ mrclt 7, 6, APSR_nzcv, cr13, cr13, {7} │ │ │ │ stmdage r8, {r0, r3, r4, r9, sl, lr} │ │ │ │ - stc2 7, cr15, [lr, #1000] @ 0x3e8 │ │ │ │ - bcs 0x13fa6c │ │ │ │ + ldc2 7, cr15, [r4, #1000] @ 0x3e8 │ │ │ │ + bcs 0x13f9f8 │ │ │ │ ldcvs 1, cr13, [fp, #-60]! @ 0xffffffc4 │ │ │ │ ldrdne pc, [r0], r3 @ │ │ │ │ svcvs 0x0070f411 │ │ │ │ ldrthi pc, [ip], r1 @ │ │ │ │ @ instruction: 0xf413685b │ │ │ │ svclt 0x00140f70 │ │ │ │ movwcs r2, #769 @ 0x301 │ │ │ │ @ instruction: 0xf43d2b00 │ │ │ │ @ instruction: 0xf64caec5 │ │ │ │ - vorr.i32 d23, #0 @ 0x00000000 │ │ │ │ - bl 0x199f38 │ │ │ │ + vrsra.s64 d22, d0, #64 │ │ │ │ + bl 0x199ec4 │ │ │ │ stmdbge r8, {r1, r7, r8, r9} │ │ │ │ @ instruction: 0xf8d34638 │ │ │ │ @ instruction: 0xf7fd2254 │ │ │ │ @ instruction: 0xf7fdfaef │ │ │ │ @ instruction: 0x4619beb8 │ │ │ │ @ instruction: 0xf7faa808 │ │ │ │ - stmdals fp, {r0, r3, r5, r6, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ - andsvc pc, r0, #76, 12 @ 0x4c00000 │ │ │ │ + stmdals fp, {r0, r1, r2, r3, r5, r6, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ + addsvs pc, r0, #76, 12 @ 0x4c00000 │ │ │ │ eorseq pc, r3, #192, 4 │ │ │ │ stmdbge r8, {r8, r9, sp} │ │ │ │ addeq lr, r0, #2048 @ 0x800 │ │ │ │ @ instruction: 0xf8d24638 │ │ │ │ @ instruction: 0xf7fd22f4 │ │ │ │ @ instruction: 0xf7fdf8f3 │ │ │ │ @ instruction: 0xf5b2bea4 │ │ │ │ @ instruction: 0xf0016fe0 │ │ │ │ @ instruction: 0xf5b28001 │ │ │ │ @ instruction: 0xf0006f00 │ │ │ │ @ instruction: 0xf5b287d0 │ │ │ │ @ instruction: 0xf47d6fa0 │ │ │ │ - b 0x14c4d1c │ │ │ │ + b 0x14c4ca8 │ │ │ │ @ instruction: 0xf0030e53 │ │ │ │ - b 0x1499b04 │ │ │ │ + b 0x1499a90 │ │ │ │ @ instruction: 0xf00e4c93 │ │ │ │ - b 0x145cb10 │ │ │ │ + b 0x145ca9c │ │ │ │ @ instruction: 0xf00c0e02 │ │ │ │ vmov.i32 d16, #45311 @ 0x0000b0ff │ │ │ │ stmdbge r8, {r0, r1, r9, ip, sp} │ │ │ │ @ instruction: 0x0c02ea4c │ │ │ │ sbcspl pc, r9, #-1610612732 @ 0xa0000004 │ │ │ │ andeq pc, r6, #192, 4 │ │ │ │ strne pc, [r0], #963 @ 0x3c3 │ │ │ │ @ instruction: 0xec08e9cd │ │ │ │ movwmi pc, #17347 @ 0x43c3 @ │ │ │ │ movwls r9, #46090 @ 0xb40a │ │ │ │ movwls r2, #49922 @ 0xc302 │ │ │ │ - stc2l 7, cr15, [ip, #-976] @ 0xfffffc30 │ │ │ │ + ldc2l 7, cr15, [r4, #-976] @ 0xfffffc30 │ │ │ │ mrclt 7, 3, APSR_nzcv, cr5, cr13, {7} │ │ │ │ @ instruction: 0xf0030859 │ │ │ │ ldceq 12, cr0, [sl], {15} │ │ │ │ tstpeq r0, r1 @ p-variant is OBSOLETE │ │ │ │ tsteq ip, r1, asr #20 │ │ │ │ andseq pc, r0, #2 │ │ │ │ stccc 3, cr15, [r3], {195} @ 0xc3 │ │ │ │ @@ -205809,36 +205781,36 @@ │ │ │ │ @ instruction: 0xf640a908 │ │ │ │ vmlal.s q10, d0, d1[2] │ │ │ │ @ instruction: 0xf1cc020a │ │ │ │ @ instruction: 0xf04f0340 │ │ │ │ stmib sp, {r0, r1, sl, fp}^ │ │ │ │ @ instruction: 0xf8cde30a │ │ │ │ @ instruction: 0xf7f4c030 │ │ │ │ - @ instruction: 0xf7fdfd27 │ │ │ │ + @ instruction: 0xf7fdfd2f │ │ │ │ ldmdaeq sl, {r4, r6, r9, sl, fp, ip, sp, pc}^ │ │ │ │ tstpeq pc, r3 @ p-variant is OBSOLETE │ │ │ │ vldmiami r3, {s28-s106} │ │ │ │ andseq pc, r0, #2 │ │ │ │ @ instruction: 0xf00c430a │ │ │ │ vmov.i32 d16, #45311 @ 0x0000b0ff │ │ │ │ vaddw.u8 , , d3 │ │ │ │ - b 0x13ecb80 │ │ │ │ + b 0x13ecb0c │ │ │ │ andls r0, r8, #256 @ 0x100 │ │ │ │ @ instruction: 0xf640a908 │ │ │ │ vrshr.s64 d19, d17, #64 │ │ │ │ @ instruction: 0xf1ce020a │ │ │ │ vmls.i q8, , d0[0] │ │ │ │ @ instruction: 0xf04f1380 │ │ │ │ strls r0, [fp], #-3587 @ 0xfffff1fd │ │ │ │ eors pc, r0, sp, asr #17 │ │ │ │ movwgt lr, #39373 @ 0x99cd │ │ │ │ - stc2 7, cr15, [r2, #-976] @ 0xfffffc30 │ │ │ │ + stc2 7, cr15, [sl, #-976] @ 0xfffffc30 │ │ │ │ mcrlt 7, 1, pc, cr11, cr13, {7} @ │ │ │ │ @ instruction: 0xf003085a │ │ │ │ - b 0x14997dc │ │ │ │ + b 0x1499768 │ │ │ │ @ instruction: 0xf0024c93 │ │ │ │ movwmi r0, #41488 @ 0xa210 │ │ │ │ ldceq 0, cr15, [r0], {12} │ │ │ │ smlabtcc r3, r3, r3, pc @ │ │ │ │ cdpmi 3, 0, cr15, cr5, cr3, {6} │ │ │ │ @ instruction: 0x0c01ea4c │ │ │ │ stmdbge r8, {r3, r9, ip, pc} │ │ │ │ @@ -205846,33 +205818,33 @@ │ │ │ │ andeq pc, sl, #192, 4 │ │ │ │ strbeq pc, [r0], #-462 @ 0xfffffe32 @ │ │ │ │ orrne pc, r0, #201326595 @ 0xc000003 │ │ │ │ cdpeq 0, 0, cr15, cr3, cr15, {2} │ │ │ │ @ instruction: 0xf8cd940b │ │ │ │ stmib sp, {r4, r5, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf7f4c309 │ │ │ │ - @ instruction: 0xf7fdfcdd │ │ │ │ + @ instruction: 0xf7fdfce5 │ │ │ │ ldmdaeq sl, {r1, r2, r9, sl, fp, ip, sp, pc}^ │ │ │ │ tstpeq pc, r3 @ p-variant is OBSOLETE │ │ │ │ vldmiami r3, {s28-s106} │ │ │ │ andseq pc, r0, #2 │ │ │ │ @ instruction: 0xf00c430a │ │ │ │ vmov.i32 d16, #45311 @ 0x0000b0ff │ │ │ │ vaddw.u8 , , d3 │ │ │ │ - b 0x13ecc14 │ │ │ │ + b 0x13ecba0 │ │ │ │ andls r0, r8, #256 @ 0x100 │ │ │ │ @ instruction: 0xf640a908 │ │ │ │ vrshr.s64 , , #64 │ │ │ │ @ instruction: 0xf1ce020a │ │ │ │ vmls.i q8, , d0[0] │ │ │ │ @ instruction: 0xf04f1380 │ │ │ │ strls r0, [fp], #-3587 @ 0xfffff1fd │ │ │ │ eors pc, r0, sp, asr #17 │ │ │ │ movwgt lr, #39373 @ 0x99cd │ │ │ │ - ldc2 7, cr15, [r8], #976 @ 0x3d0 │ │ │ │ + stc2l 7, cr15, [r0], {244} @ 0xf4 │ │ │ │ stcllt 7, cr15, [r1, #1012]! @ 0x3f4 │ │ │ │ @ instruction: 0xf0030859 │ │ │ │ ldceq 12, cr0, [sl], {15} │ │ │ │ tstpeq r0, r1 @ p-variant is OBSOLETE │ │ │ │ tsteq ip, r1, asr #20 │ │ │ │ andseq pc, r0, #2 │ │ │ │ stccc 3, cr15, [r3], {195} @ 0xc3 │ │ │ │ @@ -205883,15 +205855,15 @@ │ │ │ │ @ instruction: 0xf640a908 │ │ │ │ vmvn.i32 , #256 @ 0x00000100 │ │ │ │ @ instruction: 0xf1cc020a │ │ │ │ @ instruction: 0xf04f0340 │ │ │ │ stmib sp, {r0, r1, sl, fp}^ │ │ │ │ @ instruction: 0xf8cde30a │ │ │ │ @ instruction: 0xf7f4c030 │ │ │ │ - @ instruction: 0xf7fdfc93 │ │ │ │ + @ instruction: 0xf7fdfc9b │ │ │ │ ldmdaeq sl, {r2, r3, r4, r5, r7, r8, sl, fp, ip, sp, pc}^ │ │ │ │ tstpeq pc, r3 @ p-variant is OBSOLETE │ │ │ │ vldmiami r3, {s28-s106} │ │ │ │ andseq pc, r0, #2 │ │ │ │ @ instruction: 0xf00c430a │ │ │ │ vmov.i32 d16, #45311 @ 0x0000b0ff │ │ │ │ andls r3, r8, #-1073741824 @ 0xc0000000 │ │ │ │ @@ -205900,15 +205872,15 @@ │ │ │ │ andeq pc, sl, #192, 4 │ │ │ │ @ instruction: 0xf3c3a908 │ │ │ │ @ instruction: 0xf8cd1e80 │ │ │ │ vaddl.u8 q14, d3, d20 │ │ │ │ @ instruction: 0xf8cd4305 │ │ │ │ movwls lr, #45096 @ 0xb028 │ │ │ │ movwls r2, #49923 @ 0xc303 │ │ │ │ - ldc2l 7, cr15, [r0], #-976 @ 0xfffffc30 │ │ │ │ + ldc2l 7, cr15, [r8], #-976 @ 0xfffffc30 │ │ │ │ ldclt 7, cr15, [r9, #1012] @ 0x3f4 │ │ │ │ @ instruction: 0xf0030859 │ │ │ │ ldceq 12, cr0, [sl], {15} │ │ │ │ tstpeq r0, r1 @ p-variant is OBSOLETE │ │ │ │ tsteq ip, r1, asr #20 │ │ │ │ andseq pc, r0, #2 │ │ │ │ stccc 3, cr15, [r3], {195} @ 0xc3 │ │ │ │ @@ -205919,51 +205891,51 @@ │ │ │ │ @ instruction: 0xf640a908 │ │ │ │ vmlal.s , d0, d1[6] │ │ │ │ @ instruction: 0xf1cc020a │ │ │ │ @ instruction: 0xf04f0340 │ │ │ │ stmib sp, {r0, r1, sl, fp}^ │ │ │ │ @ instruction: 0xf8cde30a │ │ │ │ @ instruction: 0xf7f4c030 │ │ │ │ - @ instruction: 0xf7fdfc4b │ │ │ │ + @ instruction: 0xf7fdfc53 │ │ │ │ ldmdaeq sl, {r2, r4, r5, r6, r8, sl, fp, ip, sp, pc}^ │ │ │ │ tstpeq pc, r3 @ p-variant is OBSOLETE │ │ │ │ vldmiami r3, {s28-s106} │ │ │ │ andseq pc, r0, #2 │ │ │ │ @ instruction: 0xf00c430a │ │ │ │ vmov.i32 d16, #45311 @ 0x0000b0ff │ │ │ │ vaddw.u8 , , d3 │ │ │ │ - b 0x13ecd38 │ │ │ │ + b 0x13eccc4 │ │ │ │ andls r0, r8, #256 @ 0x100 │ │ │ │ @ instruction: 0xf640a908 │ │ │ │ vmlal.s , d0, d1[2] │ │ │ │ @ instruction: 0xf1ce020a │ │ │ │ vmls.i q8, , d0[0] │ │ │ │ @ instruction: 0xf04f1380 │ │ │ │ strls r0, [fp], #-3587 @ 0xfffff1fd │ │ │ │ eors pc, r0, sp, asr #17 │ │ │ │ movwgt lr, #39373 @ 0x99cd │ │ │ │ - stc2 7, cr15, [r6], #-976 @ 0xfffffc30 │ │ │ │ - stcllt 7, cr15, [pc, #-1012] @ 0xd915c │ │ │ │ + stc2 7, cr15, [lr], #-976 @ 0xfffffc30 │ │ │ │ + stcllt 7, cr15, [pc, #-1012] @ 0xd90e8 │ │ │ │ @ instruction: 0xf003085a │ │ │ │ - b 0x1499994 │ │ │ │ + b 0x1499920 │ │ │ │ @ instruction: 0xf0024c93 │ │ │ │ movwmi r0, #41488 @ 0xa210 │ │ │ │ ldceq 0, cr15, [r0], {12} │ │ │ │ smlabtcc r3, r3, r3, pc @ │ │ │ │ - b 0x13fdd8c │ │ │ │ + b 0x13fdd18 │ │ │ │ @ instruction: 0xf6400c01 │ │ │ │ vrshr.s64 d22, d9, #64 │ │ │ │ stmdbge r8, {r1, r3, r9} │ │ │ │ cdpne 3, 8, cr15, cr0, cr3, {6} │ │ │ │ eorgt pc, r4, sp, asr #17 │ │ │ │ movwmi pc, #21443 @ 0x53c3 @ │ │ │ │ eor pc, r8, sp, asr #17 │ │ │ │ movwcs r9, #13067 @ 0x330b │ │ │ │ @ instruction: 0xf7f4930c │ │ │ │ - @ instruction: 0xf7fdfc03 │ │ │ │ + @ instruction: 0xf7fdfc0b │ │ │ │ ldmdaeq sl, {r2, r3, r5, r8, sl, fp, ip, sp, pc}^ │ │ │ │ tstpeq pc, r3 @ p-variant is OBSOLETE │ │ │ │ vldmiami r3, {s28-s106} │ │ │ │ andseq pc, r0, #2 │ │ │ │ @ instruction: 0xf00c430a │ │ │ │ vmov.i32 d16, #45311 @ 0x0000b0ff │ │ │ │ andls r3, r8, #-1073741824 @ 0xc0000000 │ │ │ │ @@ -205972,15 +205944,15 @@ │ │ │ │ andeq pc, sl, #192, 4 │ │ │ │ @ instruction: 0xf3c3a908 │ │ │ │ @ instruction: 0xf8cd1e80 │ │ │ │ vaddl.u8 q14, d3, d20 │ │ │ │ @ instruction: 0xf8cd4305 │ │ │ │ movwls lr, #45096 @ 0xb028 │ │ │ │ movwls r2, #49923 @ 0xc303 │ │ │ │ - blx 0xff9175aa │ │ │ │ + blx 0xffb17536 │ │ │ │ stclt 7, cr15, [r9, #-1012] @ 0xfffffc0c │ │ │ │ svccc 0x0040f5b2 │ │ │ │ strbthi pc, [r1], #-2 @ │ │ │ │ tstpvc r0, pc, asr #8 @ p-variant is OBSOLETE │ │ │ │ movthi pc, #12800 @ 0x3200 @ │ │ │ │ smlabteq r2, r0, r2, pc @ │ │ │ │ @ instruction: 0xf002428a │ │ │ │ @@ -205996,25 +205968,25 @@ │ │ │ │ smlabteq r2, r0, r2, pc @ │ │ │ │ @ instruction: 0xf47d428a │ │ │ │ stmdage r8, {r0, r2, r3, r4, r5, r6, r7, sl, fp, sp, pc} │ │ │ │ movwls r4, #22041 @ 0x5619 │ │ │ │ @ instruction: 0xf8cd4604 │ │ │ │ @ instruction: 0xf7fa8030 │ │ │ │ @ instruction: 0xf897fbf5 │ │ │ │ - blls 0x221984 │ │ │ │ + blls 0x221910 │ │ │ │ svceq 0x0001f012 │ │ │ │ stclge 4, cr15, [lr], #244 @ 0xf4 │ │ │ │ - bcs 0x13fe70 │ │ │ │ + bcs 0x13fdfc │ │ │ │ orrshi pc, r4, r3 │ │ │ │ @ instruction: 0xf47d2a02 │ │ │ │ strtmi sl, [r1], -r7, ror #25 │ │ │ │ @ instruction: 0xf6454638 │ │ │ │ - vmlal.s , d0, d1[5] │ │ │ │ + vrshr.s64 q8, , #64 │ │ │ │ movwls r0, #21005 @ 0x520d │ │ │ │ - blx 0x1397632 │ │ │ │ + blx 0x15975be │ │ │ │ stmdacs r0, {r0, r2, r8, r9, fp, ip, pc} │ │ │ │ ldcge 4, cr15, [r1, #500] @ 0x1f4 │ │ │ │ ldcllt 7, cr15, [r8], {253} @ 0xfd │ │ │ │ svccc 0x0040f5b2 │ │ │ │ ldrhi pc, [sl, #2] │ │ │ │ tstpvc r0, pc, asr #8 @ p-variant is OBSOLETE │ │ │ │ teqphi r0, #0, 4 @ p-variant is OBSOLETE │ │ │ │ @@ -206030,17 +206002,17 @@ │ │ │ │ @ instruction: 0xf002428a │ │ │ │ orrcs r8, r0, r6, lsr r1 │ │ │ │ smlabteq r2, r0, r2, pc @ │ │ │ │ @ instruction: 0xf47d428a │ │ │ │ @ instruction: 0x4619acb5 │ │ │ │ movwls sl, #22536 @ 0x5808 │ │ │ │ eorshi pc, r0, sp, asr #17 │ │ │ │ - blx 0xfec976aa │ │ │ │ + blx 0xfec97636 │ │ │ │ ldrtmi sl, [r8], -r8, lsl #18 │ │ │ │ - mcr2 7, 6, pc, cr10, cr7, {7} @ │ │ │ │ + mrc2 7, 6, pc, cr2, cr7, {7} │ │ │ │ stmdacs r0, {r0, r2, r8, r9, fp, ip, pc} │ │ │ │ stcge 4, cr15, [r6], #244 @ 0xf4 │ │ │ │ ldcllt 7, cr15, [fp, #-1012] @ 0xfffffc0c │ │ │ │ rsbsvs pc, r4, #50331648 @ 0x3000000 │ │ │ │ svcvs 0x00e8f5b2 │ │ │ │ stcge 4, cr15, [r3], #500 @ 0x1f4 │ │ │ │ stclt 7, cr15, [r4], {253} @ 0xfd │ │ │ │ @@ -206054,43 +206026,43 @@ │ │ │ │ vnmlaeq.f32 s29, s6, s30 │ │ │ │ andeq pc, pc, #3 │ │ │ │ vldmiami r3, {s28-s106} │ │ │ │ cdpeq 0, 1, cr15, cr0, cr14, {0} │ │ │ │ vmlseq.f32 s28, s4, s28 │ │ │ │ ldceq 0, cr15, [r0], {12} │ │ │ │ andcc pc, r3, #201326595 @ 0xc000003 │ │ │ │ - b 0x1403b40 │ │ │ │ + b 0x1403acc │ │ │ │ @ instruction: 0xf2410c02 │ │ │ │ vrshr.s64 d18, d29, #64 │ │ │ │ vsubl.u8 q8, d3, d10 │ │ │ │ stmib sp, {r7, sl, ip}^ │ │ │ │ vmull.u8 q15, d3, d8 │ │ │ │ strls r4, [sl], #-772 @ 0xfffffcfc │ │ │ │ movwcs r9, #8971 @ 0x230b │ │ │ │ @ instruction: 0xf7f4930c │ │ │ │ - @ instruction: 0xf7fdfb2b │ │ │ │ + @ instruction: 0xf7fdfb33 │ │ │ │ @ instruction: 0xf44fbc54 │ │ │ │ vmla.f d22, d0, d0[4] │ │ │ │ addmi r1, sl, #0, 2 │ │ │ │ ldrhi pc, [r4, -r0]! │ │ │ │ cmnpvs r0, pc, asr #8 @ p-variant is OBSOLETE │ │ │ │ smlabtne r0, r0, r2, pc @ │ │ │ │ @ instruction: 0xf47d428a │ │ │ │ ldmdaeq r9, {r0, r2, r6, sl, fp, sp, pc}^ │ │ │ │ stceq 0, cr15, [pc], {3} │ │ │ │ @ instruction: 0xf0010c9a │ │ │ │ - b 0x1119bb0 │ │ │ │ + b 0x1119b3c │ │ │ │ @ instruction: 0xf002010c │ │ │ │ vmov.i32 d16, #45056 @ 0x0000b000 │ │ │ │ vmull.u8 , d3, d3 │ │ │ │ - b 0x1161180 │ │ │ │ + b 0x116110c │ │ │ │ vsubl.u8 q8, d3, d12 │ │ │ │ stmib sp, {r2, sl, fp, lr}^ │ │ │ │ stmdbge r8, {r3, r9, ip} │ │ │ │ - rsbsmi pc, r1, #-268435452 @ 0xf0000004 │ │ │ │ + andmi pc, sp, #-268435452 @ 0xf0000004 │ │ │ │ andeq pc, ip, #192, 4 │ │ │ │ msreq CPSR_, #204, 2 @ 0x33 │ │ │ │ stceq 0, cr15, [r2], {79} @ 0x4f │ │ │ │ movw lr, #43469 @ 0xa9cd │ │ │ │ eorsgt pc, r0, sp, asr #17 │ │ │ │ @ instruction: 0xffe8f7fc │ │ │ │ stclt 7, cr15, [r1], #-1012 @ 0xfffffc0c │ │ │ │ @@ -206111,58 +206083,58 @@ │ │ │ │ @ instruction: 0xf640a908 │ │ │ │ vmvn.i32 , #256 @ 0x00000100 │ │ │ │ @ instruction: 0xf1cc020a │ │ │ │ @ instruction: 0xf04f0320 │ │ │ │ stmib sp, {r1, sl, fp}^ │ │ │ │ @ instruction: 0xf8cde30a │ │ │ │ @ instruction: 0xf7f4c030 │ │ │ │ - @ instruction: 0xf7fdfacb │ │ │ │ + @ instruction: 0xf7fdfad3 │ │ │ │ @ instruction: 0xf5b2bbf4 │ │ │ │ @ instruction: 0xf0017f40 │ │ │ │ @ instruction: 0xf5b28150 │ │ │ │ @ instruction: 0xf47d6fa0 │ │ │ │ - b 0x14c47c4 │ │ │ │ + b 0x14c4750 │ │ │ │ @ instruction: 0xf0030e53 │ │ │ │ - b 0x149a05c │ │ │ │ + b 0x1499fe8 │ │ │ │ @ instruction: 0xf00e4c93 │ │ │ │ - b 0x145d068 │ │ │ │ + b 0x145cff4 │ │ │ │ @ instruction: 0xf00c0e02 │ │ │ │ vmov.i32 d16, #45311 @ 0x0000b0ff │ │ │ │ stmdbge r8, {r0, r1, r9, ip, sp} │ │ │ │ @ instruction: 0x0c02ea4c │ │ │ │ sbcspl pc, r9, #-1610612732 @ 0xa0000004 │ │ │ │ andeq pc, r6, #192, 4 │ │ │ │ strne pc, [r0], #963 @ 0x3c3 │ │ │ │ @ instruction: 0xec08e9cd │ │ │ │ movwmi pc, #9155 @ 0x23c3 @ │ │ │ │ movwls r9, #46090 @ 0xb40a │ │ │ │ movwls r2, #49920 @ 0xc300 │ │ │ │ - blx 0xfe917828 │ │ │ │ - bllt 0xff357850 │ │ │ │ + blx 0xfeb177b4 │ │ │ │ + bllt 0xff3577dc │ │ │ │ svcvc 0x0040f5b2 │ │ │ │ mvnhi pc, r1 │ │ │ │ svcvs 0x00a0f5b2 │ │ │ │ - blge 0xff116a60 │ │ │ │ + blge 0xff1169ec │ │ │ │ vnmlaeq.f32 s29, s6, s30 │ │ │ │ andeq pc, pc, #3 │ │ │ │ vldmiami r3, {s28-s106} │ │ │ │ cdpeq 0, 1, cr15, cr0, cr14, {0} │ │ │ │ vmlseq.f32 s28, s4, s28 │ │ │ │ ldceq 0, cr15, [r0], {12} │ │ │ │ andcc pc, r3, #201326595 @ 0xc000003 │ │ │ │ - b 0x1403cac │ │ │ │ + b 0x1403c38 │ │ │ │ @ instruction: 0xf24a0c02 │ │ │ │ vrshr.s64 , , #64 │ │ │ │ vsubl.u8 q8, d3, d6 │ │ │ │ stmib sp, {r7, sl, ip}^ │ │ │ │ vmull.u8 q15, d3, d8 │ │ │ │ strls r4, [sl], #-771 @ 0xfffffcfd │ │ │ │ movwcs r9, #4875 @ 0x130b │ │ │ │ @ instruction: 0xf7f4930c │ │ │ │ - @ instruction: 0xf7fdfa75 │ │ │ │ + @ instruction: 0xf7fdfa7d │ │ │ │ vstmiaeq sl, {d11-d25} │ │ │ │ smlabtcc r3, r1, r3, pc @ │ │ │ │ andseq pc, r0, #2 │ │ │ │ cdpeq 0, 0, cr15, cr15, cr3, {0} │ │ │ │ ldmdaeq r9, {r1, r3, r8, r9, lr}^ │ │ │ │ tstpeq r0, r1 @ p-variant is OBSOLETE │ │ │ │ stcne 3, cr15, [r0], {195} @ 0xc3 │ │ │ │ @@ -206179,179 +206151,179 @@ │ │ │ │ ldrbthi pc, [lr], r1 @ │ │ │ │ @ instruction: 0xf413685b │ │ │ │ svclt 0x00140f70 │ │ │ │ movwcs r2, #769 @ 0x301 │ │ │ │ @ instruction: 0xf43d2b00 │ │ │ │ @ instruction: 0x4621ab71 │ │ │ │ vmin.s8 d20, d5, d24 │ │ │ │ - vrshr.s64 q10, , #64 │ │ │ │ + vmvn.i32 q10, #3328 @ 0x00000d00 │ │ │ │ @ instruction: 0xf7f4020d │ │ │ │ - @ instruction: 0xf7fdf995 │ │ │ │ - bcs 0x1486c0 │ │ │ │ + @ instruction: 0xf7fdf99d │ │ │ │ + bcs 0x14864c │ │ │ │ strbhi pc, [r5], #-65 @ 0xffffffbf @ │ │ │ │ @ instruction: 0xf8d36d3b │ │ │ │ @ instruction: 0xf41220a0 │ │ │ │ @ instruction: 0xf0016f70 │ │ │ │ ldmdavs fp, {r0, r1, r2, r3, r7, r9, sl, pc}^ │ │ │ │ svceq 0x0070f413 │ │ │ │ movwcs fp, #7956 @ 0x1f14 │ │ │ │ - blcs 0xe2540 │ │ │ │ - blge 0x1616a38 │ │ │ │ + blcs 0xe24cc │ │ │ │ + blge 0x16169c4 │ │ │ │ ldrtmi r4, [r8], -r1, lsr #12 │ │ │ │ - subeq pc, r9, #68, 12 @ 0x4400000 │ │ │ │ + sbcsvc pc, r5, #68, 4 @ 0x40000004 │ │ │ │ andeq pc, sp, #192, 4 │ │ │ │ - @ instruction: 0xf978f7f4 │ │ │ │ - bllt 0x13d794c │ │ │ │ + @ instruction: 0xf980f7f4 │ │ │ │ + bllt 0x13d78d8 │ │ │ │ @ instruction: 0xf43d2a00 │ │ │ │ stmdbcs r1, {r0, r1, r2, r6, r8, r9, fp, sp, pc} │ │ │ │ ldrhi pc, [r7, #65]! @ 0x41 │ │ │ │ @ instruction: 0xf8d36d3b │ │ │ │ @ instruction: 0xf41220a0 │ │ │ │ @ instruction: 0xf0016f70 │ │ │ │ ldmdavs fp, {r2, r4, r6, r8, r9, sl, pc}^ │ │ │ │ svceq 0x0070f413 │ │ │ │ movwcs fp, #7956 @ 0x1f14 │ │ │ │ - blcs 0xe2580 │ │ │ │ - blge 0xe16a78 │ │ │ │ + blcs 0xe250c │ │ │ │ + blge 0xe16a04 │ │ │ │ ldrtmi r4, [r8], -r1, lsr #12 │ │ │ │ - adcvs pc, r1, #1342177284 @ 0x50000004 │ │ │ │ + eorvs pc, sp, #1342177284 @ 0x50000004 │ │ │ │ andeq pc, sp, #192, 4 │ │ │ │ - @ instruction: 0xf958f7f4 │ │ │ │ - bllt 0xbd798c │ │ │ │ + @ instruction: 0xf960f7f4 │ │ │ │ + bllt 0xbd7918 │ │ │ │ stmdage r8, {r0, r3, r4, r9, sl, lr} │ │ │ │ - @ instruction: 0xf944f7fa │ │ │ │ + @ instruction: 0xf94cf7fa │ │ │ │ @ instruction: 0xac089b0c │ │ │ │ @ instruction: 0xf0412b01 │ │ │ │ ldcvs 3, cr8, [fp, #-640]! @ 0xfffffd80 │ │ │ │ ldrdcs pc, [r0], r3 @ │ │ │ │ svcvs 0x0070f412 │ │ │ │ strhi pc, [r8, -r1]! │ │ │ │ @ instruction: 0xf413685b │ │ │ │ svclt 0x00140f70 │ │ │ │ movwcs r2, #769 @ 0x301 │ │ │ │ @ instruction: 0xf43d2b00 │ │ │ │ @ instruction: 0x4621ab11 │ │ │ │ @ instruction: 0xf6444638 │ │ │ │ - vrshr.s64 , , #64 │ │ │ │ + vsubl.s8 , d16, d5 │ │ │ │ @ instruction: 0xf7f4020d │ │ │ │ - @ instruction: 0xf7fdf935 │ │ │ │ - bcs 0x148600 │ │ │ │ + @ instruction: 0xf7fdf93d │ │ │ │ + bcs 0x14858c │ │ │ │ bichi pc, r8, #65 @ 0x41 │ │ │ │ @ instruction: 0xf8d36d3b │ │ │ │ @ instruction: 0xf41220a0 │ │ │ │ @ instruction: 0xf0016f70 │ │ │ │ ldmdavs fp, {r1, r2, r5, r6, r9, sl, pc}^ │ │ │ │ svceq 0x0070f413 │ │ │ │ movwcs fp, #7956 @ 0x1f14 │ │ │ │ - blcs 0xe2600 │ │ │ │ - bge 0xffe16af8 │ │ │ │ + blcs 0xe258c │ │ │ │ + bge 0xffe16a84 │ │ │ │ ldrtmi r4, [r8], -r1, lsr #12 │ │ │ │ - sbcpl pc, r1, #68, 4 @ 0x40000004 │ │ │ │ + subpl pc, sp, #68, 4 @ 0x40000004 │ │ │ │ andeq pc, sp, #192, 4 │ │ │ │ - @ instruction: 0xf918f7f4 │ │ │ │ - blt 0xffbd7a0c │ │ │ │ + @ instruction: 0xf920f7f4 │ │ │ │ + blt 0xffbd7998 │ │ │ │ @ instruction: 0xf0412a01 │ │ │ │ ldcvs 3, cr8, [fp, #-328]! @ 0xfffffeb8 │ │ │ │ ldrdcs pc, [r0], r3 @ │ │ │ │ svcvs 0x0070f412 │ │ │ │ strbhi pc, [r9, #1] @ │ │ │ │ @ instruction: 0xf413685b │ │ │ │ svclt 0x00140f70 │ │ │ │ movwcs r2, #769 @ 0x301 │ │ │ │ @ instruction: 0xf43d2b00 │ │ │ │ @ instruction: 0x4621aad7 │ │ │ │ vmin.s8 d20, d5, d24 │ │ │ │ - vrshr.s64 d16, d25, #64 │ │ │ │ + vmlal.s q8, d0, d1[1] │ │ │ │ @ instruction: 0xf7f4020d │ │ │ │ - @ instruction: 0xf7fdf8fb │ │ │ │ - bcs 0x14858c │ │ │ │ + @ instruction: 0xf7fdf903 │ │ │ │ + bcs 0x148518 │ │ │ │ orrshi pc, r8, #65 @ 0x41 │ │ │ │ @ instruction: 0xf8d36d3b │ │ │ │ @ instruction: 0xf41220a0 │ │ │ │ @ instruction: 0xf0016f70 │ │ │ │ ldmdavs fp, {r0, r2, r4, r5, r9, sl, pc}^ │ │ │ │ svceq 0x0070f413 │ │ │ │ movwcs fp, #7956 @ 0x1f14 │ │ │ │ - blcs 0xe2674 │ │ │ │ - bge 0xfef96b6c │ │ │ │ + blcs 0xe2600 │ │ │ │ + bge 0xfef96af8 │ │ │ │ ldrtmi r4, [r8], -r1, lsr #12 │ │ │ │ - rsbcs pc, r9, #1342177284 @ 0x50000004 │ │ │ │ + rscsne pc, r5, #1342177284 @ 0x50000004 │ │ │ │ andeq pc, sp, #192, 4 │ │ │ │ - @ instruction: 0xf8def7f4 │ │ │ │ - blt 0xfed57a80 │ │ │ │ + @ instruction: 0xf8e6f7f4 │ │ │ │ + blt 0xfed57a0c │ │ │ │ @ instruction: 0xf0412a01 │ │ │ │ ldcvs 3, cr8, [fp, #-56]! @ 0xffffffc8 │ │ │ │ ldrdcs pc, [r0], r3 @ │ │ │ │ svcvs 0x0070f412 │ │ │ │ - strbhi pc, [pc, #1] @ 0xd9aa1 @ │ │ │ │ + strbhi pc, [pc, #1] @ 0xd9a2d @ │ │ │ │ @ instruction: 0xf413685b │ │ │ │ svclt 0x00140f70 │ │ │ │ movwcs r2, #769 @ 0x301 │ │ │ │ @ instruction: 0xf43d2b00 │ │ │ │ @ instruction: 0x4621aa9d │ │ │ │ @ instruction: 0xf6444638 │ │ │ │ - vsubl.s8 , d0, d9 │ │ │ │ + vrshr.s64 d22, d5, #64 │ │ │ │ @ instruction: 0xf7f4020d │ │ │ │ - @ instruction: 0xf7fdf8c1 │ │ │ │ - bcs 0x148518 │ │ │ │ + @ instruction: 0xf7fdf8c9 │ │ │ │ + bcs 0x1484a4 │ │ │ │ movwhi pc, #20545 @ 0x5041 @ │ │ │ │ @ instruction: 0xf8d36d3b │ │ │ │ @ instruction: 0xf41220a0 │ │ │ │ @ instruction: 0xf0016f70 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, r8, sl, pc}^ │ │ │ │ svceq 0x0070f413 │ │ │ │ movwcs fp, #7956 @ 0x1f14 │ │ │ │ - blcs 0xe26e8 │ │ │ │ - bge 0xfe116be0 │ │ │ │ + blcs 0xe2674 │ │ │ │ + bge 0xfe116b6c │ │ │ │ ldrtmi r4, [r8], -r1, lsr #12 │ │ │ │ - adccc pc, r9, #68, 12 @ 0x4400000 │ │ │ │ + eorscc pc, r5, #68, 12 @ 0x4400000 │ │ │ │ andeq pc, sp, #192, 4 │ │ │ │ - @ instruction: 0xf8a4f7f4 │ │ │ │ - blt 0x1ed7af4 │ │ │ │ + @ instruction: 0xf8acf7f4 │ │ │ │ + blt 0x1ed7a80 │ │ │ │ ldrtmi r4, [r8], -r1, lsr #12 │ │ │ │ - sbcpl pc, r5, #68, 12 @ 0x4400000 │ │ │ │ + subspl pc, r1, #68, 12 @ 0x4400000 │ │ │ │ andeq pc, sp, #192, 4 │ │ │ │ - @ instruction: 0xf89af7f4 │ │ │ │ - blt 0x1c57b08 │ │ │ │ + @ instruction: 0xf8a2f7f4 │ │ │ │ + blt 0x1c57a94 │ │ │ │ ldrtmi r4, [r8], -r1, lsr #12 │ │ │ │ - eorne pc, r5, #1342177284 @ 0x50000004 │ │ │ │ + adcseq pc, r1, #1342177284 @ 0x50000004 │ │ │ │ andeq pc, sp, #192, 4 │ │ │ │ - @ instruction: 0xf890f7f4 │ │ │ │ - blt 0x19d7b1c │ │ │ │ + @ instruction: 0xf898f7f4 │ │ │ │ + blt 0x19d7aa8 │ │ │ │ ldrtmi r4, [r8], -r1, lsr #12 │ │ │ │ - rsbsmi pc, sp, #68, 4 @ 0x40000004 │ │ │ │ + andmi pc, r9, #68, 4 @ 0x40000004 │ │ │ │ andeq pc, sp, #192, 4 │ │ │ │ - @ instruction: 0xf886f7f4 │ │ │ │ - blt 0x1757b30 │ │ │ │ + @ instruction: 0xf88ef7f4 │ │ │ │ + blt 0x1757abc │ │ │ │ bicvc pc, r0, pc, asr #8 │ │ │ │ smlabteq r1, r0, r2, pc @ │ │ │ │ @ instruction: 0xf002428a │ │ │ │ vrhadd.s8 d8, d17, d15 │ │ │ │ orrcs r8, r0, lr, asr r4 │ │ │ │ smlabteq r1, r0, r2, pc @ │ │ │ │ @ instruction: 0xf001428a │ │ │ │ vst1.32 {d24}, [pc :256], r3 │ │ │ │ vaddw.s8 , q8, d0 │ │ │ │ addmi r0, sl, #1073741824 @ 0x40000000 │ │ │ │ strhi pc, [sp, r1] │ │ │ │ svccc 0x0080f5b2 │ │ │ │ - bge 0x1696d64 │ │ │ │ + bge 0x1696cf0 │ │ │ │ ldrmi sl, [r9], -r8, lsl #16 │ │ │ │ strmi r9, [r4], -r5, lsl #6 │ │ │ │ eorshi pc, r0, sp, asr #17 │ │ │ │ @ instruction: 0xf94ef7fa │ │ │ │ - blls 0x2403b0 │ │ │ │ + blls 0x24033c │ │ │ │ @ instruction: 0xf0022a01 │ │ │ │ - bcs 0x17ae8c │ │ │ │ - bge 0x1296d84 │ │ │ │ + bcs 0x17ae18 │ │ │ │ + bge 0x1296d10 │ │ │ │ ldrtmi r4, [r8], -r1, lsr #12 │ │ │ │ - andvc pc, sp, #1342177284 @ 0x50000004 │ │ │ │ + addsvs pc, r9, #1342177284 @ 0x50000004 │ │ │ │ andeq pc, sp, #192, 4 │ │ │ │ @ instruction: 0xf7f49305 │ │ │ │ - blls 0x257e48 │ │ │ │ + blls 0x257df4 │ │ │ │ @ instruction: 0xf47d2800 │ │ │ │ @ instruction: 0xf7fdaaf0 │ │ │ │ @ instruction: 0xf5b2ba37 │ │ │ │ @ instruction: 0xf0023f81 │ │ │ │ vhadd.s8 d8, d17, d2 │ │ │ │ vst2.8 {d24-d27}, [pc :64], r7 │ │ │ │ vaddw.s8 , q8, d0 │ │ │ │ @@ -206365,44 +206337,44 @@ │ │ │ │ @ instruction: 0xf47d428a │ │ │ │ @ instruction: 0x4619aa1d │ │ │ │ movwls sl, #22536 @ 0x5808 │ │ │ │ eorshi pc, r0, sp, asr #17 │ │ │ │ @ instruction: 0xf916f7fa │ │ │ │ rsbscs pc, r1, #64, 12 @ 0x4000000 │ │ │ │ andeq pc, sl, #192, 4 │ │ │ │ - blt 0xff0d7bf0 │ │ │ │ + blt 0xff0d7b7c │ │ │ │ ldrtmi r4, [r8], -r1, lsr #12 │ │ │ │ - rsbcs pc, r5, #68, 12 @ 0x4400000 │ │ │ │ + rscsne pc, r1, #68, 12 @ 0x4400000 │ │ │ │ andeq pc, sp, #192, 4 │ │ │ │ - @ instruction: 0xf81cf7f4 │ │ │ │ + @ instruction: 0xf824f7f4 │ │ │ │ stmiblt pc!, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ @ │ │ │ │ @ instruction: 0xf0412901 │ │ │ │ ldcvs 2, cr8, [fp, #-504]! @ 0xfffffe08 │ │ │ │ ldrdcs pc, [r0], r3 @ │ │ │ │ svcvs 0x0070f412 │ │ │ │ - ldrbhi pc, [pc, #-1] @ 0xd9c23 @ │ │ │ │ + ldrbhi pc, [pc, #-1] @ 0xd9baf @ │ │ │ │ @ instruction: 0xf413685b │ │ │ │ svclt 0x00140f70 │ │ │ │ movwcs r2, #769 @ 0x301 │ │ │ │ @ instruction: 0xf43d2b00 │ │ │ │ @ instruction: 0x4621a9db │ │ │ │ @ instruction: 0xf6444638 │ │ │ │ - vsubl.s8 q10, d16, d1 │ │ │ │ - @ instruction: 0xf7f3020d │ │ │ │ - @ instruction: 0xf7fdffff │ │ │ │ + vsubl.s8 q10, d0, d13 │ │ │ │ + @ instruction: 0xf7f4020d │ │ │ │ + @ instruction: 0xf7fdf807 │ │ │ │ @ instruction: 0x4621b9d2 │ │ │ │ vmin.s8 d20, d5, d24 │ │ │ │ - vsubl.s8 , d16, d29 │ │ │ │ + vmvn.i32 d19, #2304 @ 0x00000900 │ │ │ │ @ instruction: 0xf7f3020d │ │ │ │ - @ instruction: 0xf7fdfff5 │ │ │ │ + @ instruction: 0xf7fdfffd │ │ │ │ strtmi fp, [r1], -r8, asr #19 │ │ │ │ @ instruction: 0xf6444638 │ │ │ │ - vmvn.i32 , #1280 @ 0x00000500 │ │ │ │ + vsubl.s8 , d0, d1 │ │ │ │ @ instruction: 0xf7f3020d │ │ │ │ - @ instruction: 0xf7fdffeb │ │ │ │ + @ instruction: 0xf7fdfff3 │ │ │ │ @ instruction: 0xf2c0b9be │ │ │ │ addmi r0, sl, #-1073741824 @ 0xc0000000 │ │ │ │ strhi pc, [r5], r1 │ │ │ │ cmnphi r9, #268435456 @ p-variant is OBSOLETE @ 0x10000000 │ │ │ │ orrvc pc, r0, pc, asr #8 │ │ │ │ smlabteq r3, r0, r2, pc @ │ │ │ │ @ instruction: 0xf002428a │ │ │ │ @@ -206412,23 +206384,23 @@ │ │ │ │ tstphi lr, r2 @ p-variant is OBSOLETE │ │ │ │ vaddw.s8 q9, q8, d0 │ │ │ │ addmi r0, sl, #-1073741824 @ 0xc0000000 │ │ │ │ ldmibge sl!, {r0, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc} │ │ │ │ stmdage r8, {r0, r3, r4, r9, sl, lr} │ │ │ │ @ instruction: 0xf8cd9305 │ │ │ │ @ instruction: 0xf7fa8030 │ │ │ │ - bls 0x3d7f84 │ │ │ │ - bcs 0x1808d0 │ │ │ │ + bls 0x3d7f10 │ │ │ │ + bcs 0x18085c │ │ │ │ stmibge lr!, {r0, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc} │ │ │ │ ldrtmi sl, [r8], -r8, lsl #18 │ │ │ │ eorsvc pc, r5, #68157440 @ 0x4100000 │ │ │ │ andeq pc, sl, #192, 4 │ │ │ │ - @ instruction: 0xf812f7f4 │ │ │ │ + @ instruction: 0xf81af7f4 │ │ │ │ stmdacs r0, {r0, r2, r8, r9, fp, ip, pc} │ │ │ │ - bge 0x1756ecc │ │ │ │ + bge 0x1756e58 │ │ │ │ stmiblt r0!, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ smlabteq r3, r0, r2, pc @ │ │ │ │ @ instruction: 0xf002428a │ │ │ │ vand q4, , │ │ │ │ vst1.32 {d24-d27}, [pc :256], r8 │ │ │ │ vaddw.s8 , q8, d0 │ │ │ │ addmi r0, sl, #-1073741824 @ 0xc0000000 │ │ │ │ @@ -206440,209 +206412,209 @@ │ │ │ │ smlabteq r3, r0, r2, pc @ │ │ │ │ @ instruction: 0xf47d428a │ │ │ │ stmdage r8, {r0, r2, r7, r8, fp, sp, pc} │ │ │ │ movwls r4, #22041 @ 0x5619 │ │ │ │ @ instruction: 0xf8cd4604 │ │ │ │ @ instruction: 0xf7fa8030 │ │ │ │ @ instruction: 0xf897f87d │ │ │ │ - blls 0x222074 │ │ │ │ + blls 0x222000 │ │ │ │ svceq 0x0001f012 │ │ │ │ ldmdbge r6!, {r0, r2, r3, r4, r5, sl, ip, sp, lr, pc}^ │ │ │ │ - bcs 0x140560 │ │ │ │ + bcs 0x1404ec │ │ │ │ @ instruction: 0x83b3f002 │ │ │ │ @ instruction: 0xf47d2a02 │ │ │ │ strtmi sl, [r1], -pc, ror #18 │ │ │ │ @ instruction: 0xf6454638 │ │ │ │ - vmvn.i32 d21, #256 @ 0x00000100 │ │ │ │ + vrshr.s64 d20, d29, #64 │ │ │ │ movwls r0, #21005 @ 0x520d │ │ │ │ - @ instruction: 0xffd2f7f3 │ │ │ │ + @ instruction: 0xffdaf7f3 │ │ │ │ stmdacs r0, {r0, r2, r8, r9, fp, ip, pc} │ │ │ │ - bge 0x756f4c │ │ │ │ + bge 0x756ed8 │ │ │ │ stmdblt r0!, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ ldrtmi r4, [r8], -r1, lsr #12 │ │ │ │ - andvc pc, r5, #68, 4 @ 0x40000004 │ │ │ │ + addsvs pc, r1, #68, 4 @ 0x40000004 │ │ │ │ andeq pc, sp, #192, 4 │ │ │ │ - @ instruction: 0xff6cf7f3 │ │ │ │ + @ instruction: 0xff74f7f3 │ │ │ │ ldmdblt pc!, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} @ │ │ │ │ @ instruction: 0xf43d2a00 │ │ │ │ vmul.i8 d26, d13, d27 │ │ │ │ - vsubw.s8 , q0, d20 │ │ │ │ + vsubw.s8 q8, q8, d20 │ │ │ │ vcge.s8 d16, d13, d19 │ │ │ │ - vmvn.i32 q9, #1024 @ 0x00000400 │ │ │ │ + vrshr.s64 , q10, #64 │ │ │ │ stmdbge r8, {r0, r1, r4, r5, r9} │ │ │ │ eorcc pc, ip, r3, asr r8 @ │ │ │ │ eorcs pc, ip, r2, asr r8 @ │ │ │ │ - blx 0x1817d78 │ │ │ │ + blx 0x1a17d04 │ │ │ │ stmdblt fp!, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ ldrsbne pc, [r0], #135 @ 0x87 @ │ │ │ │ svclt 0x00142a02 │ │ │ │ mvnscc pc, #79 @ 0x4f │ │ │ │ ldrtmi r2, [r8], -r2, lsl #6 │ │ │ │ @ instruction: 0xf57d0649 │ │ │ │ movwls sl, #6431 @ 0x191f │ │ │ │ - mcrrne 2, 4, pc, r4, cr13 @ │ │ │ │ + stcleq 2, cr15, [r4], {77} @ 0x4d │ │ │ │ ldceq 2, cr15, [r3], #-768 @ 0xfffffd00 │ │ │ │ - cmnpne r4, #-805306364 @ p-variant is OBSOLETE @ 0xd0000004 │ │ │ │ + mvnseq pc, #-805306364 @ 0xd0000004 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf853a908 │ │ │ │ @ instruction: 0xf85c3022 │ │ │ │ @ instruction: 0xf04f2022 │ │ │ │ @ instruction: 0xf8cd0c03 │ │ │ │ @ instruction: 0xf7f9c000 │ │ │ │ - @ instruction: 0xf7fdf983 │ │ │ │ - bcs 0x108204 │ │ │ │ + @ instruction: 0xf7fdf98b │ │ │ │ + bcs 0x108190 │ │ │ │ stmdbge r6, {r0, r2, r3, r4, r5, sl, ip, sp, lr, pc} │ │ │ │ - tstpvc r0, #76, 12 @ p-variant is OBSOLETE @ 0x4c00000 │ │ │ │ + orrsvs pc, r0, #76, 12 @ 0x4c00000 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ addeq lr, r1, #3072 @ 0xc00 │ │ │ │ stmdbge r8, {r8, r9, sp} │ │ │ │ teqpcs r4, #13762560 @ p-variant is OBSOLETE @ 0xd20000 │ │ │ │ - blx 0xfff97dde │ │ │ │ + stc2 7, cr15, [r2], {249} @ 0xf9 │ │ │ │ ldmlt r9!, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf43d2a00 │ │ │ │ @ instruction: 0xf64ca8f5 │ │ │ │ - vorr.i32 d23, #0 @ 0x00000000 │ │ │ │ - bl 0x19aad8 │ │ │ │ + vrsra.s64 d22, d0, #64 │ │ │ │ + bl 0x19aa64 │ │ │ │ movwcs r0, #641 @ 0x281 │ │ │ │ @ instruction: 0xf8d2a908 │ │ │ │ @ instruction: 0xf7f922e4 │ │ │ │ - @ instruction: 0xf7fdfa19 │ │ │ │ - bcs 0x1081c0 │ │ │ │ + @ instruction: 0xf7fdfa21 │ │ │ │ + bcs 0x10814c │ │ │ │ stmiage r4!, {r0, r2, r3, r4, r5, sl, ip, sp, lr, pc}^ │ │ │ │ - cmnpne r4, #-805306364 @ p-variant is OBSOLETE @ 0xd0000004 │ │ │ │ + mvnseq pc, #-805306364 @ 0xd0000004 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - rsbscs pc, r4, #-805306364 @ 0xd0000004 │ │ │ │ + rscsne pc, r4, #-805306364 @ 0xd0000004 │ │ │ │ eorseq pc, r3, #192, 4 │ │ │ │ @ instruction: 0xf853a908 │ │ │ │ @ instruction: 0xf852302c │ │ │ │ @ instruction: 0xf7f9202c │ │ │ │ - @ instruction: 0xf7fdfa05 │ │ │ │ - bcs 0x108198 │ │ │ │ + @ instruction: 0xf7fdfa0d │ │ │ │ + bcs 0x108124 │ │ │ │ ldmge r0, {r0, r2, r3, r4, r5, sl, ip, sp, lr, pc}^ │ │ │ │ - msrne CPSR_s, #-805306364 @ 0xd0000004 │ │ │ │ + @ instruction: 0x03a4f24d │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - rscsne pc, r4, #-805306364 @ 0xd0000004 │ │ │ │ + rsbsne pc, r4, #-805306364 @ 0xd0000004 │ │ │ │ eorseq pc, r3, #192, 4 │ │ │ │ @ instruction: 0xf853a908 │ │ │ │ @ instruction: 0xf852302c │ │ │ │ @ instruction: 0xf7f9202c │ │ │ │ - @ instruction: 0xf7fdf9f1 │ │ │ │ + @ instruction: 0xf7fdf9f9 │ │ │ │ @ instruction: 0xf8d7b8c0 │ │ │ │ - bcs 0x1661b4 │ │ │ │ + bcs 0x166140 │ │ │ │ @ instruction: 0xf04fbf14 │ │ │ │ @ instruction: 0xf04f3cff │ │ │ │ ldrtmi r0, [r8], -r2, lsl #24 │ │ │ │ @ instruction: 0xf57d065e │ │ │ │ stmib sp, {r0, r1, r4, r5, r7, fp, sp, pc}^ │ │ │ │ @ instruction: 0xf24dcc00 │ │ │ │ - vbic.i32 , #1024 @ 0x00000400 │ │ │ │ + vrsra.s64 q8, q10, #64 │ │ │ │ vcge.s8 d16, d13, d19 │ │ │ │ - vqdmulh.s d17, d0, d0[1] │ │ │ │ + vqdmulh.s d16, d16, d0[1] │ │ │ │ stmdbge r8, {r0, r1, r4, r5, sl, fp} │ │ │ │ eorcc pc, r2, r3, asr r8 @ │ │ │ │ eorcs pc, r2, ip, asr r8 @ │ │ │ │ - @ instruction: 0xf91af7f9 │ │ │ │ + @ instruction: 0xf922f7f9 │ │ │ │ stmialt r1!, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ ldrsbcc pc, [r0], #135 @ 0x87 @ │ │ │ │ ldrtmi r2, [r8], -r2, lsl #20 │ │ │ │ @ instruction: 0xf04fbf14 │ │ │ │ @ instruction: 0xf04f3cff │ │ │ │ ldrbeq r0, [pc], -r2, lsl #24 │ │ │ │ ldmge r4, {r0, r2, r3, r4, r5, r6, r8, sl, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xcc00e9cd │ │ │ │ - ldcvc 6, cr15, [r0], {76} @ 0x4c │ │ │ │ + ldcvs 6, cr15, [r0], {76} @ 0x4c │ │ │ │ ldceq 2, cr15, [r3], #-768 @ 0xfffffd00 │ │ │ │ - msrne CPSR_s, #-805306364 @ 0xd0000004 │ │ │ │ + @ instruction: 0x03a4f24d │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ vstmiaeq r2, {d14-d19} │ │ │ │ @ instruction: 0xf853a908 │ │ │ │ @ instruction: 0xf8dc3022 │ │ │ │ @ instruction: 0xf7f92234 │ │ │ │ - @ instruction: 0xf7fdf8f9 │ │ │ │ - bcs 0x1080f0 │ │ │ │ + @ instruction: 0xf7fdf901 │ │ │ │ + bcs 0x10807c │ │ │ │ ldmdage ip!, {r0, r2, r3, r4, r5, sl, ip, sp, lr, pc}^ │ │ │ │ - tstpvc r0, #76, 12 @ p-variant is OBSOLETE @ 0x4c00000 │ │ │ │ + orrsvs pc, r0, #76, 12 @ 0x4c00000 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ addeq lr, r1, #3072 @ 0xc00 │ │ │ │ stmdbge r8, {r8, r9, sp} │ │ │ │ msrcs SPSR_s, #13762560 @ 0xd20000 │ │ │ │ - @ instruction: 0xf9a0f7f9 │ │ │ │ + @ instruction: 0xf9a8f7f9 │ │ │ │ stmdalt pc!, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ @ │ │ │ │ @ instruction: 0xf43d2a00 │ │ │ │ vadd.i8 q13, , │ │ │ │ - vrsra.s64 , q2, #64 │ │ │ │ + vorr.i32 , #1024 @ 0x00000400 │ │ │ │ vcge.s8 d16, d13, d19 │ │ │ │ - vmlal.s q9, d0, d0[1] │ │ │ │ + vmlal.s , d16, d0[1] │ │ │ │ stmdbge r8, {r0, r1, r4, r5, r9} │ │ │ │ eorcc pc, ip, r3, asr r8 @ │ │ │ │ eorcs pc, ip, r2, asr r8 @ │ │ │ │ - blx 0x1817f1a │ │ │ │ + blx 0x1a17ea6 │ │ │ │ ldmdalt fp, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf43d2a00 │ │ │ │ vtst.8 q13, , │ │ │ │ - vsubw.s8 , q8, d4 │ │ │ │ + vsubw.s8 , q0, d4 │ │ │ │ vcge.s8 d16, d13, d19 │ │ │ │ - vmlal.s q9, d0, d0[1] │ │ │ │ + vmlal.s , d16, d0[1] │ │ │ │ stmdbge r8, {r0, r1, r4, r5, r9} │ │ │ │ eorcc pc, ip, r3, asr r8 @ │ │ │ │ eorcs pc, ip, r2, asr r8 @ │ │ │ │ - blx 0x1317f42 │ │ │ │ + blx 0x1517ece │ │ │ │ stmdalt r7, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ ldrsbne pc, [r0], #135 @ 0x87 @ │ │ │ │ svclt 0x00142a02 │ │ │ │ mvnscc pc, #79 @ 0x4f │ │ │ │ ldrtmi r2, [r8], -r2, lsl #6 │ │ │ │ @ instruction: 0xf57d064c │ │ │ │ movwls sl, #6203 @ 0x183b │ │ │ │ - mcrrne 2, 4, pc, r4, cr13 @ │ │ │ │ + stcleq 2, cr15, [r4], {77} @ 0x4d │ │ │ │ ldceq 2, cr15, [r3], #-768 @ 0xfffffd00 │ │ │ │ - msrne CPSR_s, #-805306364 @ 0xd0000004 │ │ │ │ + @ instruction: 0x03a4f24d │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf853a908 │ │ │ │ @ instruction: 0xf85c3022 │ │ │ │ @ instruction: 0xf04f2022 │ │ │ │ @ instruction: 0xf8cd0c03 │ │ │ │ @ instruction: 0xf7f9c000 │ │ │ │ - @ instruction: 0xf7fdf89f │ │ │ │ - bcs 0x10803c │ │ │ │ + @ instruction: 0xf7fdf8a7 │ │ │ │ + bcs 0x107fc8 │ │ │ │ stmdage r2!, {r0, r2, r3, r4, r5, sl, ip, sp, lr, pc} │ │ │ │ - @ instruction: 0x13a4f24d │ │ │ │ + msrne CPSR_s, #-805306364 @ 0xd0000004 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - rsbsne pc, r4, #-805306364 @ 0xd0000004 │ │ │ │ + rscseq pc, r4, #-805306364 @ 0xd0000004 │ │ │ │ eorseq pc, r3, #192, 4 │ │ │ │ @ instruction: 0xf853a908 │ │ │ │ @ instruction: 0xf852302c │ │ │ │ @ instruction: 0xf7f9202c │ │ │ │ - @ instruction: 0xf7fdfa1f │ │ │ │ - bcs 0x108014 │ │ │ │ + @ instruction: 0xf7fdfa27 │ │ │ │ + bcs 0x107fa0 │ │ │ │ stmdage lr, {r0, r2, r3, r4, r5, sl, ip, sp, lr, pc} │ │ │ │ - tstpvc r0, #76, 12 @ p-variant is OBSOLETE @ 0x4c00000 │ │ │ │ + orrsvs pc, r0, #76, 12 @ 0x4c00000 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ orreq lr, ip, #3072 @ 0xc00 │ │ │ │ - eorne pc, r4, #-805306364 @ 0xd0000004 │ │ │ │ + adceq pc, r4, #-805306364 @ 0xd0000004 │ │ │ │ eorseq pc, r3, #192, 4 │ │ │ │ @ instruction: 0xf8d3a908 │ │ │ │ @ instruction: 0xf8523294 │ │ │ │ @ instruction: 0xf7f9202c │ │ │ │ - @ instruction: 0xf7fcfa09 │ │ │ │ + @ instruction: 0xf7fcfa11 │ │ │ │ strdcs fp, [r0, #-252] @ 0xffffff04 │ │ │ │ teqpeq r0, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf47c428a │ │ │ │ ldcvs 15, cr10, [sl, #-980]! @ 0xfffffc2c │ │ │ │ @ instruction: 0xf8d24638 │ │ │ │ @ instruction: 0xf4122100 │ │ │ │ @ instruction: 0xf43c6f70 │ │ │ │ stmdbge r8, {r0, r2, r3, r5, r6, r7, r8, r9, sl, fp, sp, pc} │ │ │ │ - eoreq pc, r9, #-536870908 @ 0xe0000004 │ │ │ │ + sbcvc pc, r5, #80740352 @ 0x4d00000 │ │ │ │ andeq pc, ip, #192, 4 │ │ │ │ stmib sp, {r0, sl, sp}^ │ │ │ │ movwcs ip, #776 @ 0x308 │ │ │ │ @ instruction: 0xf8cd940b │ │ │ │ movwls lr, #49192 @ 0xc028 │ │ │ │ - mcr2 7, 0, pc, cr10, cr3, {7} @ │ │ │ │ + mrc2 7, 0, pc, cr2, cr3, {7} │ │ │ │ svclt 0x00ddf7fc │ │ │ │ msrvs CPSR_, pc, asr #8 │ │ │ │ smlabtne r0, r0, r2, pc @ │ │ │ │ @ instruction: 0xf47c428a │ │ │ │ @ instruction: 0xf013afd5 │ │ │ │ @ instruction: 0xf47c0c40 │ │ │ │ ldmdaeq r9, {r0, r4, r6, r7, r8, r9, sl, fp, sp, pc}^ │ │ │ │ @@ -206653,15 +206625,15 @@ │ │ │ │ @ instruction: 0xf0029108 │ │ │ │ @ instruction: 0xf8cd0210 │ │ │ │ stmdbge r8, {r4, r5, lr, pc} │ │ │ │ stccc 3, cr15, [r3], {195} @ 0xc3 │ │ │ │ movwmi pc, #9155 @ 0x23c3 @ │ │ │ │ andeq lr, ip, #270336 @ 0x42000 │ │ │ │ andls r9, r9, #738197504 @ 0x2c000000 │ │ │ │ - stc2 7, cr15, [r4, #-992] @ 0xfffffc20 │ │ │ │ + stc2 7, cr15, [ip, #-992] @ 0xfffffc20 │ │ │ │ svclt 0x00b7f7fc │ │ │ │ svcvc 0x0080f1b2 │ │ │ │ svcge 0x00b2f47c │ │ │ │ @ instruction: 0xf0030859 │ │ │ │ ldceq 12, cr0, [sl], {15} │ │ │ │ tstpeq r0, r1 @ p-variant is OBSOLETE │ │ │ │ tsteq ip, r1, asr #20 │ │ │ │ @@ -206674,72 +206646,72 @@ │ │ │ │ @ instruction: 0xf640a908 │ │ │ │ vmvn.i32 , #256 @ 0x00000100 │ │ │ │ @ instruction: 0xf1cc020a │ │ │ │ @ instruction: 0xf04f0310 │ │ │ │ stmib sp, {r0, sl, fp}^ │ │ │ │ @ instruction: 0xf8cde30a │ │ │ │ @ instruction: 0xf7f3c030 │ │ │ │ - @ instruction: 0xf7fcfe65 │ │ │ │ + @ instruction: 0xf7fcfe6d │ │ │ │ @ instruction: 0xf44fbf8e │ │ │ │ vaddw.s8 q11, q8, d16 │ │ │ │ addmi r1, sl, #0, 2 │ │ │ │ svcge 0x0086f47c │ │ │ │ vnmlaeq.f32 s29, s6, s30 │ │ │ │ andeq pc, pc, #3 │ │ │ │ vldmiami r3, {s28-s106} │ │ │ │ cdpeq 0, 1, cr15, cr0, cr14, {0} │ │ │ │ vmlseq.f32 s28, s4, s28 │ │ │ │ ldceq 0, cr15, [r0], {12} │ │ │ │ andcc pc, r3, #201326595 @ 0xc000003 │ │ │ │ - b 0x1404520 │ │ │ │ + b 0x14044ac │ │ │ │ @ instruction: 0xf6400c02 │ │ │ │ vrshr.s64 d22, d9, #64 │ │ │ │ vsubl.u8 q8, d3, d10 │ │ │ │ stmib sp, {r7, sl, ip}^ │ │ │ │ vmull.u8 q15, d3, d8 │ │ │ │ strls r4, [sl], #-770 @ 0xfffffcfe │ │ │ │ movwcs r9, #779 @ 0x30b │ │ │ │ @ instruction: 0xf7f3930c │ │ │ │ - @ instruction: 0xf7fcfe3b │ │ │ │ + @ instruction: 0xf7fcfe43 │ │ │ │ @ instruction: 0xf1b2bf64 │ │ │ │ @ instruction: 0xf47c7f80 │ │ │ │ ldmdaeq r9, {r0, r1, r2, r3, r4, r6, r8, r9, sl, fp, sp, pc}^ │ │ │ │ stceq 0, cr15, [pc], {3} │ │ │ │ @ instruction: 0xf0010c9a │ │ │ │ - b 0x111a57c │ │ │ │ + b 0x111a508 │ │ │ │ @ instruction: 0xf002010c │ │ │ │ vmov.i32 d16, #45056 @ 0x0000b000 │ │ │ │ vmull.u8 , d3, d3 │ │ │ │ - b 0x1161b4c │ │ │ │ + b 0x1161ad8 │ │ │ │ vsubl.u8 q8, d3, d12 │ │ │ │ stmib sp, {r1, sl, fp, lr}^ │ │ │ │ stmdbge r8, {r3, r9, ip} │ │ │ │ rsbscc pc, r1, #64, 12 @ 0x4000000 │ │ │ │ andeq pc, sl, #192, 4 │ │ │ │ movweq pc, #33228 @ 0x81cc @ │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ movw lr, #43469 @ 0xa9cd │ │ │ │ eorsgt pc, r0, sp, asr #17 │ │ │ │ - mrc2 7, 0, pc, cr2, cr3, {7} │ │ │ │ + mrc2 7, 0, pc, cr10, cr3, {7} │ │ │ │ svclt 0x003bf7fc │ │ │ │ - eorsvs pc, r9, #64, 12 @ 0x4000000 │ │ │ │ + sbcspl pc, r5, #64, 12 @ 0x4000000 │ │ │ │ andeq pc, sp, #192, 4 │ │ │ │ - stc2l 7, cr15, [r0, #-972]! @ 0xfffffc34 │ │ │ │ + stc2l 7, cr15, [r8, #-972]! @ 0xfffffc34 │ │ │ │ svclt 0x0033f7fc │ │ │ │ - andvs pc, r1, #64, 12 @ 0x4000000 │ │ │ │ + addspl pc, sp, #64, 12 @ 0x4000000 │ │ │ │ andeq pc, sp, #192, 4 │ │ │ │ - ldc2l 7, cr15, [r8, #-972] @ 0xfffffc34 │ │ │ │ + stc2l 7, cr15, [r0, #-972]! @ 0xfffffc34 │ │ │ │ svclt 0x002bf7fc │ │ │ │ andne pc, sp, #-1610612732 @ 0xa0000004 │ │ │ │ andeq pc, r6, #192, 4 │ │ │ │ - ldc2l 7, cr15, [r0, #-972] @ 0xfffffc34 │ │ │ │ + ldc2l 7, cr15, [r8, #-972] @ 0xfffffc34 │ │ │ │ svclt 0x0023f7fc │ │ │ │ rsbvc pc, r1, #76546048 @ 0x4900000 │ │ │ │ andeq pc, r6, #192, 4 │ │ │ │ - stc2l 7, cr15, [r8, #-972] @ 0xfffffc34 │ │ │ │ + ldc2l 7, cr15, [r0, #-972] @ 0xfffffc34 │ │ │ │ svclt 0x001bf7fc │ │ │ │ msrvs CPSR_, pc, asr #8 │ │ │ │ smlabtne r0, r0, r2, pc @ │ │ │ │ @ instruction: 0xf47c428a │ │ │ │ @ instruction: 0xf013af13 │ │ │ │ @ instruction: 0xf47c0c40 │ │ │ │ ldmdaeq r9, {r0, r1, r2, r3, r8, r9, sl, fp, sp, pc}^ │ │ │ │ @@ -206750,111 +206722,111 @@ │ │ │ │ stcmi 3, cr15, [r3], {195} @ 0xc3 │ │ │ │ andseq pc, r0, #2 │ │ │ │ movwcc pc, #13251 @ 0x33c3 @ │ │ │ │ stmib sp, {r0, r1, r4, r8, r9, lr}^ │ │ │ │ stmdbge r8, {r3, r8, r9, ip} │ │ │ │ stmib sp, {r0, r8, r9, sp}^ │ │ │ │ @ instruction: 0xf7f8c30b │ │ │ │ - @ instruction: 0xf7fcfc43 │ │ │ │ + @ instruction: 0xf7fcfc4b │ │ │ │ @ instruction: 0xf44fbef6 │ │ │ │ vaddw.s8 q11, q8, d16 │ │ │ │ addmi r1, sl, #0, 2 │ │ │ │ mcrge 4, 7, pc, cr14, cr12, {3} @ │ │ │ │ vnmlaeq.f32 s29, s6, s30 │ │ │ │ andeq pc, pc, #3 │ │ │ │ vldmiami r3, {s28-s106} │ │ │ │ cdpeq 0, 1, cr15, cr0, cr14, {0} │ │ │ │ vmlseq.f32 s28, s4, s28 │ │ │ │ ldceq 0, cr15, [r0], {12} │ │ │ │ andcc pc, r3, #201326595 @ 0xc000003 │ │ │ │ - b 0x1404650 │ │ │ │ + b 0x14045dc │ │ │ │ @ instruction: 0xf6400c02 │ │ │ │ vrshr.s64 d22, d9, #64 │ │ │ │ vsubl.u8 q8, d3, d10 │ │ │ │ stmib sp, {r7, sl, ip}^ │ │ │ │ vmull.u8 q15, d3, d8 │ │ │ │ strls r4, [sl], #-771 @ 0xfffffcfd │ │ │ │ movwcs r9, #4875 @ 0x130b │ │ │ │ @ instruction: 0xf7f3930c │ │ │ │ - @ instruction: 0xf7fcfda3 │ │ │ │ + @ instruction: 0xf7fcfdab │ │ │ │ ldceq 14, cr11, [sl], {204} @ 0xcc │ │ │ │ smlabtcc r3, r3, r3, pc @ │ │ │ │ mrrceq 10, 4, lr, r3, cr15 │ │ │ │ andseq pc, r0, #2 │ │ │ │ ldceq 0, cr15, [r0], {12} │ │ │ │ vsubw.u8 q10, , d10 │ │ │ │ @ instruction: 0xf0034e04 │ │ │ │ - b 0x13da6b0 │ │ │ │ + b 0x13da63c │ │ │ │ @ instruction: 0xf1ce0c01 │ │ │ │ @ instruction: 0xf0130e20 │ │ │ │ @ instruction: 0xf0410440 │ │ │ │ stmib sp, {r0, r1, r2, r9, pc}^ │ │ │ │ stmdbge r8, {r0, r3, sl, sp} │ │ │ │ - cmnppl r5, #536870916 @ p-variant is OBSOLETE @ 0x20000004 │ │ │ │ + tstppl r1, #536870916 @ p-variant is OBSOLETE @ 0x20000004 │ │ │ │ movweq pc, #53952 @ 0xd2c0 @ │ │ │ │ addsmi pc, sp, #80740352 @ 0x4d00000 │ │ │ │ andeq pc, r9, #192, 4 │ │ │ │ eorgt pc, r0, sp, asr #17 │ │ │ │ stceq 0, cr15, [r3], {79} @ 0x4f │ │ │ │ eor pc, ip, sp, asr #17 │ │ │ │ eorsgt pc, r0, sp, asr #17 │ │ │ │ - blx 0x1518292 │ │ │ │ + blx 0x171821e │ │ │ │ mrclt 7, 4, APSR_nzcv, cr15, cr12, {7} │ │ │ │ vnmlaeq.f32 s29, s6, s30 │ │ │ │ andeq pc, pc, #3 │ │ │ │ vldmiami r3, {s28-s106} │ │ │ │ cdpeq 0, 1, cr15, cr0, cr14, {0} │ │ │ │ vmlseq.f32 s28, s4, s28 │ │ │ │ ldceq 0, cr15, [r0], {12} │ │ │ │ andcc pc, r3, #201326595 @ 0xc000003 │ │ │ │ - b 0x14046f0 │ │ │ │ + b 0x140467c │ │ │ │ @ instruction: 0xf2410c02 │ │ │ │ vsubl.s8 q9, d16, d9 │ │ │ │ vsubl.u8 q8, d3, d10 │ │ │ │ stmib sp, {r7, sl, ip}^ │ │ │ │ vmull.u8 q15, d3, d8 │ │ │ │ strls r4, [sl], #-772 @ 0xfffffcfc │ │ │ │ movwcs r9, #8971 @ 0x230b │ │ │ │ @ instruction: 0xf7f3930c │ │ │ │ - @ instruction: 0xf7fcfd53 │ │ │ │ + @ instruction: 0xf7fcfd5b │ │ │ │ ldceq 14, cr11, [sl], {124} @ 0x7c │ │ │ │ smlabtcc r3, r3, r3, pc @ │ │ │ │ andseq pc, r0, #2 │ │ │ │ cdpeq 0, 0, cr15, cr15, cr3, {0} │ │ │ │ ldmdaeq r9, {r1, r3, r8, r9, lr}^ │ │ │ │ tstpeq r0, r1 @ p-variant is OBSOLETE │ │ │ │ strbeq pc, [r0], #-19 @ 0xffffffed @ │ │ │ │ tsteq lr, r1, asr #20 │ │ │ │ cdpmi 3, 0, cr15, cr4, cr3, {6} │ │ │ │ @ instruction: 0xf6419108 │ │ │ │ - vsubw.s8 q9, q0, d5 │ │ │ │ + vsubw.s8 , q8, d17 │ │ │ │ @ instruction: 0xf1ce030d │ │ │ │ stmdbge r8, {r5, r9, sl, fp} │ │ │ │ eorshi pc, r2, #65 @ 0x41 │ │ │ │ strcs lr, [r9], #-2509 @ 0xfffff633 │ │ │ │ andcc pc, r5, #-268435452 @ 0xf0000004 │ │ │ │ andeq pc, r9, #192, 4 │ │ │ │ stceq 0, cr15, [r3], {79} @ 0x4f │ │ │ │ eor pc, ip, sp, asr #17 │ │ │ │ eorsgt pc, r0, sp, asr #17 │ │ │ │ - blx 0x19832e │ │ │ │ + blx 0x3982ba │ │ │ │ mrclt 7, 2, APSR_nzcv, cr1, cr12, {7} │ │ │ │ @ instruction: 0xf57c02d9 │ │ │ │ ldmdaeq r9, {r0, r2, r3, r6, r9, sl, fp, sp, pc}^ │ │ │ │ stceq 0, cr15, [pc], {3} │ │ │ │ @ instruction: 0xf0010c9a │ │ │ │ - b 0x111a7a0 │ │ │ │ + b 0x111a72c │ │ │ │ @ instruction: 0xf002010c │ │ │ │ vmov.i32 d16, #45056 @ 0x0000b000 │ │ │ │ vmull.u8 , d3, d3 │ │ │ │ - b 0x1161d70 │ │ │ │ + b 0x1161cfc │ │ │ │ vsubl.u8 q8, d3, d12 │ │ │ │ stmib sp, {r0, r1, sl, fp, lr}^ │ │ │ │ stmdbge r8, {r3, r9, ip} │ │ │ │ - rsbcc pc, r9, #-268435452 @ 0xf0000004 │ │ │ │ + andcc pc, r5, #-268435452 @ 0xf0000004 │ │ │ │ andeq pc, ip, #192, 4 │ │ │ │ tstpeq r0, #204, 2 @ p-variant is OBSOLETE @ 0x33 │ │ │ │ stceq 0, cr15, [r1], {79} @ 0x4f │ │ │ │ movw lr, #43469 @ 0xa9cd │ │ │ │ eorsgt pc, r0, sp, asr #17 │ │ │ │ @ instruction: 0xf9f0f7fc │ │ │ │ mcrlt 7, 1, pc, cr9, cr12, {7} @ │ │ │ │ @@ -206871,36 +206843,36 @@ │ │ │ │ @ instruction: 0xf640a908 │ │ │ │ vsubl.s8 q10, d16, d21 │ │ │ │ @ instruction: 0xf1cc020a │ │ │ │ @ instruction: 0xf04f0320 │ │ │ │ stmib sp, {r1, sl, fp}^ │ │ │ │ @ instruction: 0xf8cde30a │ │ │ │ @ instruction: 0xf7f3c030 │ │ │ │ - @ instruction: 0xf7fcfcdb │ │ │ │ + @ instruction: 0xf7fcfce3 │ │ │ │ ldceq 14, cr11, [sl], {4} │ │ │ │ smlabtcc r3, r3, r3, pc @ │ │ │ │ andseq pc, r0, #2 │ │ │ │ cdpeq 0, 0, cr15, cr15, cr3, {0} │ │ │ │ ldmdaeq r9, {r1, r3, r8, r9, lr}^ │ │ │ │ tstpeq r0, r1 @ p-variant is OBSOLETE │ │ │ │ strbeq pc, [r0], #-19 @ 0xffffffed @ │ │ │ │ tsteq lr, r1, asr #20 │ │ │ │ cdpmi 3, 0, cr15, cr4, cr3, {6} │ │ │ │ @ instruction: 0xf6419108 │ │ │ │ - vrsra.s64 q9, , #64 │ │ │ │ + vrsra.s64 d18, d1, #64 │ │ │ │ @ instruction: 0xf1ce030d │ │ │ │ stmdbge r8, {r5, r9, sl, fp} │ │ │ │ msrhi CPSR_fs, r1, asr #32 │ │ │ │ strcs lr, [r9], #-2509 @ 0xfffff633 │ │ │ │ andcc pc, r5, #-268435452 @ 0xf0000004 │ │ │ │ andeq pc, r9, #192, 4 │ │ │ │ stceq 0, cr15, [r3], {79} @ 0x4f │ │ │ │ eor pc, ip, sp, asr #17 │ │ │ │ eorsgt pc, r0, sp, asr #17 │ │ │ │ - blx 0xfe39841c │ │ │ │ + blx 0xfe5983a8 │ │ │ │ ldcllt 7, cr15, [r9, #1008] @ 0x3f0 │ │ │ │ @ instruction: 0xf0030859 │ │ │ │ ldceq 12, cr0, [sl], {15} │ │ │ │ tstpeq r0, r1 @ p-variant is OBSOLETE │ │ │ │ tsteq ip, r1, asr #20 │ │ │ │ andseq pc, r0, #2 │ │ │ │ stccc 3, cr15, [r3], {195} @ 0xc3 │ │ │ │ @@ -206911,47 +206883,47 @@ │ │ │ │ @ instruction: 0xf640a908 │ │ │ │ vmlal.s , d0, d1[6] │ │ │ │ @ instruction: 0xf1cc020a │ │ │ │ @ instruction: 0xf04f0320 │ │ │ │ stmib sp, {r1, sl, fp}^ │ │ │ │ @ instruction: 0xf8cde30a │ │ │ │ @ instruction: 0xf7f3c030 │ │ │ │ - @ instruction: 0xf7fcfc8b │ │ │ │ + @ instruction: 0xf7fcfc93 │ │ │ │ ldmdaeq r9, {r2, r4, r5, r7, r8, sl, fp, ip, sp, pc}^ │ │ │ │ stceq 0, cr15, [pc], {3} │ │ │ │ @ instruction: 0xf0010c9a │ │ │ │ - b 0x111a8d4 │ │ │ │ + b 0x111a860 │ │ │ │ @ instruction: 0xf002010c │ │ │ │ vmov.i32 d16, #45056 @ 0x0000b000 │ │ │ │ vmull.u8 , d3, d3 │ │ │ │ - b 0x1161ea4 │ │ │ │ + b 0x1161e30 │ │ │ │ vsubl.u8 q8, d3, d12 │ │ │ │ stmib sp, {r2, sl, fp, lr}^ │ │ │ │ stmdbge r8, {r3, r9, ip} │ │ │ │ subpl pc, r9, #64, 12 @ 0x4000000 │ │ │ │ andeq pc, sl, #192, 4 │ │ │ │ msreq CPSR_, #204, 2 @ 0x33 │ │ │ │ stceq 0, cr15, [r2], {79} @ 0x4f │ │ │ │ movw lr, #43469 @ 0xa9cd │ │ │ │ eorsgt pc, r0, sp, asr #17 │ │ │ │ - stc2l 7, cr15, [r6], #-972 @ 0xfffffc34 │ │ │ │ - stclt 7, cr15, [pc, #1008] @ 0xda8c0 │ │ │ │ + stc2l 7, cr15, [lr], #-972 @ 0xfffffc34 │ │ │ │ + stclt 7, cr15, [pc, #1008] @ 0xda84c │ │ │ │ @ instruction: 0xf57c02d8 │ │ │ │ ldmdaeq r9, {r0, r1, r3, r7, r8, sl, fp, sp, pc}^ │ │ │ │ stceq 0, cr15, [pc], {3} │ │ │ │ @ instruction: 0xf0010c9a │ │ │ │ - b 0x111a924 │ │ │ │ + b 0x111a8b0 │ │ │ │ @ instruction: 0xf002010c │ │ │ │ vmov.i32 d16, #45056 @ 0x0000b000 │ │ │ │ ldrtmi r3, [r8], -r3, lsl #24 │ │ │ │ andeq lr, ip, #270336 @ 0x42000 │ │ │ │ stcmi 3, cr15, [r3], {195} @ 0xc3 │ │ │ │ andne lr, r8, #3358720 @ 0x334000 │ │ │ │ vmla.i8 d26, d15, d8 │ │ │ │ - vmlal.s q9, d0, d1[4] │ │ │ │ + vrshr.s64 , , #64 │ │ │ │ vsubl.u8 q8, d3, d12 │ │ │ │ @ instruction: 0xf1cc1e80 │ │ │ │ @ instruction: 0xf04f0310 │ │ │ │ stmib sp, {r0, sl, fp}^ │ │ │ │ @ instruction: 0xf8cde30a │ │ │ │ @ instruction: 0xf7fcc030 │ │ │ │ @ instruction: 0xf7fcf92d │ │ │ │ @@ -206964,33 +206936,33 @@ │ │ │ │ andseq pc, r0, #2 │ │ │ │ stccc 3, cr15, [r3], {195} @ 0xc3 │ │ │ │ cdpne 3, 8, cr15, cr0, cr3, {6} │ │ │ │ andeq lr, ip, #270336 @ 0x42000 │ │ │ │ stcmi 3, cr15, [r3], {195} @ 0xc3 │ │ │ │ andne lr, r8, #3358720 @ 0x334000 │ │ │ │ vmla.i8 d26, d15, d8 │ │ │ │ - vsubl.s8 q9, d0, d9 │ │ │ │ + vsubl.s8 , d16, d21 │ │ │ │ @ instruction: 0xf1cc020c │ │ │ │ @ instruction: 0xf04f0310 │ │ │ │ stmib sp, {r0, sl, fp}^ │ │ │ │ @ instruction: 0xf8cde30a │ │ │ │ @ instruction: 0xf7fcc030 │ │ │ │ @ instruction: 0xf7fcf905 │ │ │ │ ldmdaeq r9, {r1, r2, r3, r4, r5, r8, sl, fp, ip, sp, pc}^ │ │ │ │ stceq 0, cr15, [pc], {3} │ │ │ │ @ instruction: 0xf0010c9a │ │ │ │ - b 0x111a9c0 │ │ │ │ + b 0x111a94c │ │ │ │ @ instruction: 0xf002010c │ │ │ │ vmov.i32 d16, #45056 @ 0x0000b000 │ │ │ │ vmull.u8 , d3, d3 │ │ │ │ - b 0x1161f90 │ │ │ │ + b 0x1161f1c │ │ │ │ vsubl.u8 q8, d3, d12 │ │ │ │ stmib sp, {r2, sl, fp, lr}^ │ │ │ │ stmdbge r8, {r3, r9, ip} │ │ │ │ - adcscs pc, r9, #-268435452 @ 0xf0000004 │ │ │ │ + subscs pc, r5, #-268435452 @ 0xf0000004 │ │ │ │ andeq pc, ip, #192, 4 │ │ │ │ msreq CPSR_, #204, 2 @ 0x33 │ │ │ │ stceq 0, cr15, [r2], {79} @ 0x4f │ │ │ │ movw lr, #43469 @ 0xa9cd │ │ │ │ eorsgt pc, r0, sp, asr #17 │ │ │ │ @ instruction: 0xf8e0f7fc │ │ │ │ ldclt 7, cr15, [r9, #-1008] @ 0xfffffc10 │ │ │ │ @@ -207001,100 +206973,100 @@ │ │ │ │ andseq pc, r0, #2 │ │ │ │ stccc 3, cr15, [r3], {195} @ 0xc3 │ │ │ │ cdpne 3, 8, cr15, cr0, cr3, {6} │ │ │ │ andeq lr, ip, #270336 @ 0x42000 │ │ │ │ stcmi 3, cr15, [r4], {195} @ 0xc3 │ │ │ │ andne lr, r8, #3358720 @ 0x334000 │ │ │ │ vmla.i8 d26, d15, d8 │ │ │ │ - vmov.i32 d20, #2304 @ 0x00000900 │ │ │ │ + vrshr.s64 d19, d21, #64 │ │ │ │ @ instruction: 0xf1cc020c │ │ │ │ @ instruction: 0xf04f0320 │ │ │ │ stmib sp, {r1, sl, fp}^ │ │ │ │ @ instruction: 0xf8cde30a │ │ │ │ @ instruction: 0xf7fcc030 │ │ │ │ @ instruction: 0xf7fcf8bb │ │ │ │ ldcvs 12, cr11, [sl, #-976]! @ 0xfffffc30 │ │ │ │ @ instruction: 0xf8d24638 │ │ │ │ @ instruction: 0xf4122100 │ │ │ │ @ instruction: 0xf43c4f70 │ │ │ │ stmdbge r8, {r0, r1, r3, r5, r6, r7, sl, fp, sp, pc} │ │ │ │ - andne pc, r1, #-536870908 @ 0xe0000004 │ │ │ │ + addseq pc, sp, #-536870908 @ 0xe0000004 │ │ │ │ andeq pc, ip, #192, 4 │ │ │ │ stmib sp, {r0, sl, sp}^ │ │ │ │ movwcs ip, #776 @ 0x308 │ │ │ │ @ instruction: 0xf8cd940b │ │ │ │ movwls lr, #49192 @ 0xc028 │ │ │ │ - blx 0x318602 │ │ │ │ + blx 0x51858e │ │ │ │ ldcllt 7, cr15, [fp], {252} @ 0xfc │ │ │ │ @ instruction: 0x46386d3a │ │ │ │ ldrdcs pc, [r0, -r2] │ │ │ │ svcmi 0x0070f412 │ │ │ │ ldclge 4, cr15, [r2], {60} @ 0x3c │ │ │ │ vmla.i8 d26, d14, d8 │ │ │ │ - vrshr.s64 d16, d25, #64 │ │ │ │ + vmov.i32 q8, #1280 @ 0x00000500 │ │ │ │ strcs r0, [r1], #-524 @ 0xfffffdf4 │ │ │ │ movwgt lr, #35277 @ 0x89cd │ │ │ │ strls r2, [fp], #-768 @ 0xfffffd00 │ │ │ │ eor pc, r8, sp, asr #17 │ │ │ │ @ instruction: 0xf7f3930c │ │ │ │ - @ instruction: 0xf7fcfaef │ │ │ │ + @ instruction: 0xf7fcfaf7 │ │ │ │ ldmdaeq sl, {r1, r6, r7, sl, fp, ip, sp, pc}^ │ │ │ │ tstpeq pc, r3 @ p-variant is OBSOLETE │ │ │ │ vldmiami r3, {s28-s106} │ │ │ │ andseq pc, r0, #2 │ │ │ │ @ instruction: 0xf00c430a │ │ │ │ vmov.i32 d16, #45311 @ 0x0000b0ff │ │ │ │ vaddw.u8 , , d3 │ │ │ │ - b 0x13ede98 │ │ │ │ + b 0x13ede24 │ │ │ │ andls r0, r8, #256 @ 0x100 │ │ │ │ @ instruction: 0xf640a908 │ │ │ │ vrshr.s64 , , #64 │ │ │ │ @ instruction: 0xf1ce020a │ │ │ │ vraddhn.i16 d16, , q8 │ │ │ │ @ instruction: 0xf04f1380 │ │ │ │ strls r0, [fp], #-3586 @ 0xfffff1fe │ │ │ │ eors pc, r0, sp, asr #17 │ │ │ │ movwgt lr, #39373 @ 0x99cd │ │ │ │ - blx 0x1e1867e │ │ │ │ + blx 0x201860a │ │ │ │ ldclt 7, cr15, [sp], {252} @ 0xfc │ │ │ │ @ instruction: 0xf0030859 │ │ │ │ ldceq 12, cr0, [sl], {15} │ │ │ │ tstpeq r0, r1 @ p-variant is OBSOLETE │ │ │ │ tsteq ip, r1, asr #20 │ │ │ │ andseq pc, r0, #2 │ │ │ │ stccc 3, cr15, [r3], {195} @ 0xc3 │ │ │ │ cdpne 3, 8, cr15, cr0, cr3, {6} │ │ │ │ andeq lr, ip, #270336 @ 0x42000 │ │ │ │ stcmi 3, cr15, [r4], {195} @ 0xc3 │ │ │ │ andne lr, r8, #3358720 @ 0x334000 │ │ │ │ vmla.i8 d26, d15, d8 │ │ │ │ - vmov.i32 d19, #256 @ 0x00000100 │ │ │ │ + vsubl.s8 q9, d16, d29 │ │ │ │ @ instruction: 0xf1cc020c │ │ │ │ @ instruction: 0xf04f0320 │ │ │ │ stmib sp, {r1, sl, fp}^ │ │ │ │ @ instruction: 0xf8cde30a │ │ │ │ @ instruction: 0xf7fcc030 │ │ │ │ @ instruction: 0xf7fcf83f │ │ │ │ - b 0x14c98e0 │ │ │ │ + b 0x14c986c │ │ │ │ @ instruction: 0xf0030e53 │ │ │ │ - b 0x149af44 │ │ │ │ + b 0x149aed0 │ │ │ │ @ instruction: 0xf00e4c93 │ │ │ │ - b 0x145df50 │ │ │ │ + b 0x145dedc │ │ │ │ @ instruction: 0xf00c0e02 │ │ │ │ vmov.i32 d16, #45311 @ 0x0000b0ff │ │ │ │ stmdbge r8, {r0, r1, r9, ip, sp} │ │ │ │ @ instruction: 0x0c02ea4c │ │ │ │ addsvs pc, r9, #64, 12 @ 0x4000000 │ │ │ │ andeq pc, sl, #192, 4 │ │ │ │ strne pc, [r0], #963 @ 0x3c3 │ │ │ │ @ instruction: 0xec08e9cd │ │ │ │ movwmi pc, #17347 @ 0x43c3 @ │ │ │ │ movwls r9, #46090 @ 0xb40a │ │ │ │ movwls r2, #49922 @ 0xc302 │ │ │ │ - blx 0xc1870e │ │ │ │ + blx 0xe1869a │ │ │ │ mrrclt 7, 15, pc, r5, cr12 @ │ │ │ │ @ instruction: 0xf0030859 │ │ │ │ ldceq 12, cr0, [sl], {15} │ │ │ │ tstpeq r0, r1 @ p-variant is OBSOLETE │ │ │ │ tsteq ip, r1, asr #20 │ │ │ │ andseq pc, r0, #2 │ │ │ │ stccc 3, cr15, [r3], {195} @ 0xc3 │ │ │ │ @@ -207105,105 +207077,105 @@ │ │ │ │ @ instruction: 0xf640a908 │ │ │ │ vmlal.s q10, d0, d1[2] │ │ │ │ @ instruction: 0xf1cc020a │ │ │ │ @ instruction: 0xf04f0320 │ │ │ │ stmib sp, {r1, sl, fp}^ │ │ │ │ @ instruction: 0xf8cde30a │ │ │ │ @ instruction: 0xf7f3c030 │ │ │ │ - @ instruction: 0xf7fcfb07 │ │ │ │ + @ instruction: 0xf7fcfb0f │ │ │ │ ldmdaeq r9, {r4, r5, sl, fp, ip, sp, pc}^ │ │ │ │ stceq 0, cr15, [pc], {3} │ │ │ │ @ instruction: 0xf0010c9a │ │ │ │ - b 0x111abdc │ │ │ │ + b 0x111ab68 │ │ │ │ @ instruction: 0xf002010c │ │ │ │ vmov.i32 d16, #45056 @ 0x0000b000 │ │ │ │ vmull.u8 , d3, d3 │ │ │ │ - b 0x11621ac │ │ │ │ + b 0x1162138 │ │ │ │ vsubl.u8 q8, d3, d12 │ │ │ │ stmib sp, {r2, sl, fp, lr}^ │ │ │ │ stmdbge r8, {r3, r9, ip} │ │ │ │ adcscc pc, r1, #64, 12 @ 0x4000000 │ │ │ │ andeq pc, sl, #192, 4 │ │ │ │ msreq CPSR_, #204, 2 @ 0x33 │ │ │ │ stceq 0, cr15, [r2], {79} @ 0x4f │ │ │ │ movw lr, #43469 @ 0xa9cd │ │ │ │ eorsgt pc, r0, sp, asr #17 │ │ │ │ - blx 0xff9987a0 │ │ │ │ + blx 0xffb9872c │ │ │ │ stclt 7, cr15, [fp], {252} @ 0xfc │ │ │ │ @ instruction: 0xf57c02da │ │ │ │ ldmdaeq r9, {r0, r1, r2, sl, fp, sp, pc}^ │ │ │ │ stceq 0, cr15, [pc], {3} │ │ │ │ @ instruction: 0xf0010c9a │ │ │ │ - b 0x111ac2c │ │ │ │ + b 0x111abb8 │ │ │ │ @ instruction: 0xf002010c │ │ │ │ vmov.i32 d16, #45056 @ 0x0000b000 │ │ │ │ vmull.u8 , d3, d3 │ │ │ │ - b 0x11621fc │ │ │ │ + b 0x1162188 │ │ │ │ vsubl.u8 q8, d3, d12 │ │ │ │ stmib sp, {r0, r1, sl, fp, lr}^ │ │ │ │ stmdbge r8, {r3, r9, ip} │ │ │ │ - sbccc pc, r1, #-268435452 @ 0xf0000004 │ │ │ │ + subscc pc, sp, #-268435452 @ 0xf0000004 │ │ │ │ andeq pc, ip, #192, 4 │ │ │ │ tstpeq r0, #204, 2 @ p-variant is OBSOLETE @ 0x33 │ │ │ │ stceq 0, cr15, [r1], {79} @ 0x4f │ │ │ │ movw lr, #43469 @ 0xa9cd │ │ │ │ eorsgt pc, r0, sp, asr #17 │ │ │ │ @ instruction: 0xffaaf7fb │ │ │ │ - bllt 0xff9d8818 │ │ │ │ + bllt 0xff9d87a4 │ │ │ │ vnmlaeq.f32 s29, s6, s30 │ │ │ │ andeq pc, pc, #3 │ │ │ │ vldmiami r3, {s28-s106} │ │ │ │ cdpeq 0, 1, cr15, cr0, cr14, {0} │ │ │ │ vmlseq.f32 s28, s4, s28 │ │ │ │ ldceq 0, cr15, [r0], {12} │ │ │ │ andcc pc, r3, #201326595 @ 0xc000003 │ │ │ │ - b 0x1404c68 │ │ │ │ + b 0x1404bf4 │ │ │ │ @ instruction: 0xf2410c02 │ │ │ │ vrshr.s64 q9, , #64 │ │ │ │ vsubl.u8 q8, d3, d10 │ │ │ │ stmib sp, {r7, sl, ip}^ │ │ │ │ vmull.u8 q15, d3, d8 │ │ │ │ strls r4, [sl], #-772 @ 0xfffffcfc │ │ │ │ movwcs r9, #8971 @ 0x230b │ │ │ │ @ instruction: 0xf7f3930c │ │ │ │ - @ instruction: 0xf7fcfa97 │ │ │ │ + @ instruction: 0xf7fcfa9f │ │ │ │ @ instruction: 0xf013bbc0 │ │ │ │ @ instruction: 0xf47c0c40 │ │ │ │ ldmdaeq r9, {r0, r1, r3, r4, r5, r7, r8, r9, fp, sp, pc}^ │ │ │ │ andeq pc, pc, #3 │ │ │ │ tstpeq r0, r1 @ p-variant is OBSOLETE │ │ │ │ eorgt pc, r8, sp, asr #17 │ │ │ │ ldceq 3, cr4, [sl], {17} │ │ │ │ stcmi 3, cr15, [r4], {195} @ 0xc3 │ │ │ │ andseq pc, r0, #2 │ │ │ │ movwcc pc, #13251 @ 0x33c3 @ │ │ │ │ stmib sp, {r0, r1, r4, r8, r9, lr}^ │ │ │ │ stmdbge r8, {r3, r8, r9, ip} │ │ │ │ stmib sp, {r1, r8, r9, sp}^ │ │ │ │ @ instruction: 0xf7f8c30b │ │ │ │ - @ instruction: 0xf7fcf8ef │ │ │ │ + @ instruction: 0xf7fcf8f7 │ │ │ │ ldmdaeq r9, {r1, r5, r7, r8, r9, fp, ip, sp, pc}^ │ │ │ │ stceq 0, cr15, [pc], {3} │ │ │ │ @ instruction: 0xf0010c9a │ │ │ │ - b 0x111acf8 │ │ │ │ + b 0x111ac84 │ │ │ │ @ instruction: 0xf002010c │ │ │ │ vmov.i32 d16, #45056 @ 0x0000b000 │ │ │ │ vmull.u8 , d3, d3 │ │ │ │ - b 0x11622c8 │ │ │ │ + b 0x1162254 │ │ │ │ vsubl.u8 q8, d3, d12 │ │ │ │ stmib sp, {r0, r1, sl, fp, lr}^ │ │ │ │ stmdbge r8, {r3, r9, ip} │ │ │ │ subcc pc, r9, #64, 12 @ 0x4000000 │ │ │ │ andeq pc, sl, #192, 4 │ │ │ │ tstpeq r0, #204, 2 @ p-variant is OBSOLETE @ 0x33 │ │ │ │ stceq 0, cr15, [r1], {79} @ 0x4f │ │ │ │ movw lr, #43469 @ 0xa9cd │ │ │ │ eorsgt pc, r0, sp, asr #17 │ │ │ │ - blx 0x16188bc │ │ │ │ - bllt 0x20588e4 │ │ │ │ + blx 0x1818848 │ │ │ │ + bllt 0x2058870 │ │ │ │ @ instruction: 0xf0030859 │ │ │ │ ldceq 12, cr0, [sl], {15} │ │ │ │ tstpeq r0, r1 @ p-variant is OBSOLETE │ │ │ │ tsteq ip, r1, asr #20 │ │ │ │ andseq pc, r0, #2 │ │ │ │ stccc 3, cr15, [r3], {195} @ 0xc3 │ │ │ │ cdpne 3, 8, cr15, cr0, cr3, {6} │ │ │ │ @@ -207213,89 +207185,89 @@ │ │ │ │ @ instruction: 0xf640a908 │ │ │ │ vmlal.s q10, d0, d1[2] │ │ │ │ @ instruction: 0xf1cc020a │ │ │ │ @ instruction: 0xf04f0308 │ │ │ │ stmib sp, {sl, fp}^ │ │ │ │ @ instruction: 0xf8cde30a │ │ │ │ @ instruction: 0xf7f3c030 │ │ │ │ - @ instruction: 0xf7fcfa2f │ │ │ │ - b 0x14c96a0 │ │ │ │ + @ instruction: 0xf7fcfa37 │ │ │ │ + b 0x14c962c │ │ │ │ @ instruction: 0xf0030c53 │ │ │ │ @ instruction: 0xf00c010f │ │ │ │ vmov.i32 d16, #45311 @ 0x0000b0ff │ │ │ │ - b 0x13e2350 │ │ │ │ + b 0x13e22dc │ │ │ │ ldceq 12, cr0, [r9], {1} │ │ │ │ eorgt pc, r0, sp, asr #17 │ │ │ │ tstpeq r0, r1 @ p-variant is OBSOLETE │ │ │ │ stccc 3, cr15, [r3], {195} @ 0xc3 │ │ │ │ - b 0x113f194 │ │ │ │ + b 0x113f120 │ │ │ │ @ instruction: 0xf640010c │ │ │ │ vmlal.s , d0, d1[2] │ │ │ │ vsubl.u8 q8, d3, d10 │ │ │ │ stmib sp, {r1, sl, fp, lr}^ │ │ │ │ stmdbge r8, {r0, r3, r9, sl, fp, ip} │ │ │ │ movweq pc, #33228 @ 0x81cc @ │ │ │ │ @ instruction: 0xf7f3930b │ │ │ │ - @ instruction: 0xf7fcfa0b │ │ │ │ + @ instruction: 0xf7fcfa13 │ │ │ │ @ instruction: 0xf013bb34 │ │ │ │ @ instruction: 0xf47c0c40 │ │ │ │ ldmdaeq r9, {r0, r1, r2, r3, r5, r8, r9, fp, sp, pc}^ │ │ │ │ andeq pc, pc, #3 │ │ │ │ tstpeq r0, r1 @ p-variant is OBSOLETE │ │ │ │ eorgt pc, r8, sp, asr #17 │ │ │ │ ldceq 3, cr4, [sl], {17} │ │ │ │ @ instruction: 0xf0029108 │ │ │ │ @ instruction: 0xf8cd0210 │ │ │ │ stmdbge r8, {r4, r5, lr, pc} │ │ │ │ stccc 3, cr15, [r3], {195} @ 0xc3 │ │ │ │ movwmi pc, #9155 @ 0x23c3 @ │ │ │ │ andeq lr, ip, #270336 @ 0x42000 │ │ │ │ andls r9, r9, #738197504 @ 0x2c000000 │ │ │ │ - @ instruction: 0xf856f7f8 │ │ │ │ - bllt 0x6589b4 │ │ │ │ + @ instruction: 0xf85ef7f8 │ │ │ │ + bllt 0x658940 │ │ │ │ @ instruction: 0xf3c30c9a │ │ │ │ - b 0x14a6dd8 │ │ │ │ + b 0x14a6d64 │ │ │ │ @ instruction: 0xf0020c53 │ │ │ │ @ instruction: 0xf00c0210 │ │ │ │ movwmi r0, #44048 @ 0xac10 │ │ │ │ cdpmi 3, 0, cr15, cr3, cr3, {6} │ │ │ │ tstpeq pc, r3 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0x0c01ea4c │ │ │ │ cdpeq 1, 1, cr15, cr0, cr14, {6} │ │ │ │ strbeq pc, [r0], #-19 @ 0xffffffed @ │ │ │ │ strthi pc, [r2], r0, asr #32 │ │ │ │ strcs lr, [r9], #-2509 @ 0xfffff633 │ │ │ │ @ instruction: 0xf641a908 │ │ │ │ - vbic.i32 d20, #1280 @ 0x00000500 │ │ │ │ + vrsra.s64 , , #64 │ │ │ │ @ instruction: 0xf64d030d │ │ │ │ vmov.i32 , #2304 @ 0x00000900 │ │ │ │ @ instruction: 0xf8cd0209 │ │ │ │ @ instruction: 0xf04fc020 │ │ │ │ @ instruction: 0xf8cd0c02 │ │ │ │ @ instruction: 0xf8cde02c │ │ │ │ @ instruction: 0xf7f8c030 │ │ │ │ - @ instruction: 0xf7fcfef9 │ │ │ │ - b 0x14c95c0 │ │ │ │ + @ instruction: 0xf7fcff01 │ │ │ │ + b 0x14c954c │ │ │ │ @ instruction: 0xf0030e53 │ │ │ │ - b 0x149b264 │ │ │ │ + b 0x149b1f0 │ │ │ │ @ instruction: 0xf00e4c93 │ │ │ │ - b 0x145e270 │ │ │ │ + b 0x145e1fc │ │ │ │ @ instruction: 0xf00c0e02 │ │ │ │ vmov.i32 d16, #45311 @ 0x0000b0ff │ │ │ │ stmdbge r8, {r0, r1, r9, ip, sp} │ │ │ │ @ instruction: 0x0c02ea4c │ │ │ │ adcscs pc, sp, #268435460 @ 0x10000004 │ │ │ │ andeq pc, sl, #192, 4 │ │ │ │ strne pc, [r0], #963 @ 0x3c3 │ │ │ │ @ instruction: 0xec08e9cd │ │ │ │ movwmi pc, #13251 @ 0x33c3 @ │ │ │ │ movwls r9, #46090 @ 0xb40a │ │ │ │ movwls r2, #49921 @ 0xc301 │ │ │ │ - @ instruction: 0xf99cf7f3 │ │ │ │ - blt 0xff258a54 │ │ │ │ + @ instruction: 0xf9a4f7f3 │ │ │ │ + blt 0xff2589e0 │ │ │ │ @ instruction: 0xf0030859 │ │ │ │ ldceq 12, cr0, [sl], {15} │ │ │ │ tstpeq r0, r1 @ p-variant is OBSOLETE │ │ │ │ tsteq ip, r1, asr #20 │ │ │ │ andseq pc, r0, #2 │ │ │ │ stccc 3, cr15, [r3], {195} @ 0xc3 │ │ │ │ cdpne 3, 8, cr15, cr0, cr3, {6} │ │ │ │ @@ -207305,74 +207277,74 @@ │ │ │ │ @ instruction: 0xf640a908 │ │ │ │ vmlal.s q10, d0, d1[2] │ │ │ │ @ instruction: 0xf1cc020a │ │ │ │ @ instruction: 0xf04f0310 │ │ │ │ stmib sp, {r0, sl, fp}^ │ │ │ │ @ instruction: 0xf8cde30a │ │ │ │ @ instruction: 0xf7f3c030 │ │ │ │ - @ instruction: 0xf7fcf977 │ │ │ │ + @ instruction: 0xf7fcf97f │ │ │ │ ldmdaeq r9, {r5, r7, r9, fp, ip, sp, pc}^ │ │ │ │ stceq 0, cr15, [pc], {3} │ │ │ │ @ instruction: 0xf0010c9a │ │ │ │ - b 0x111aefc │ │ │ │ + b 0x111ae88 │ │ │ │ @ instruction: 0xf002010c │ │ │ │ vmov.i32 d16, #45056 @ 0x0000b000 │ │ │ │ vmull.u8 , d3, d3 │ │ │ │ - b 0x11624cc │ │ │ │ + b 0x1162458 │ │ │ │ vsubl.u8 q8, d3, d12 │ │ │ │ stmib sp, {r1, sl, fp, lr}^ │ │ │ │ stmdbge r8, {r3, r9, ip} │ │ │ │ adcmi pc, r5, #64, 12 @ 0x4000000 │ │ │ │ andeq pc, sl, #192, 4 │ │ │ │ movweq pc, #33228 @ 0x81cc @ │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ movw lr, #43469 @ 0xa9cd │ │ │ │ eorsgt pc, r0, sp, asr #17 │ │ │ │ - @ instruction: 0xf952f7f3 │ │ │ │ - blt 0x1fd8ae8 │ │ │ │ + @ instruction: 0xf95af7f3 │ │ │ │ + blt 0x1fd8a74 │ │ │ │ @ instruction: 0xf3c30c9a │ │ │ │ - b 0x14a6f0c │ │ │ │ + b 0x14a6e98 │ │ │ │ @ instruction: 0xf0020c53 │ │ │ │ @ instruction: 0xf00c0210 │ │ │ │ movwmi r0, #44048 @ 0xac10 │ │ │ │ cdpmi 3, 0, cr15, cr2, cr3, {6} │ │ │ │ tstpeq pc, r3 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0x0c01ea4c │ │ │ │ cdpeq 1, 0, cr15, cr8, cr14, {6} │ │ │ │ strbeq pc, [r0], #-19 @ 0xffffffed @ │ │ │ │ ldrbhi pc, [r6, #-64]! @ 0xffffffc0 @ │ │ │ │ strcs lr, [r9], #-2509 @ 0xfffff633 │ │ │ │ @ instruction: 0xf641a908 │ │ │ │ - vsubw.s8 q10, q8, d5 │ │ │ │ + vsubw.s8 q10, q0, d17 │ │ │ │ vcgt.s8 d16, d2, d13 │ │ │ │ - vrshr.s64 q9, , #64 │ │ │ │ + vrshr.s64 d18, d1, #64 │ │ │ │ @ instruction: 0xf8cd020d │ │ │ │ @ instruction: 0xf04fc020 │ │ │ │ @ instruction: 0xf8cd0c01 │ │ │ │ @ instruction: 0xf8cde02c │ │ │ │ @ instruction: 0xf7f8c030 │ │ │ │ - @ instruction: 0xf7fcfe5f │ │ │ │ - b 0x14c948c │ │ │ │ + @ instruction: 0xf7fcfe67 │ │ │ │ + b 0x14c9418 │ │ │ │ @ instruction: 0xf0030e53 │ │ │ │ - b 0x149b398 │ │ │ │ + b 0x149b324 │ │ │ │ @ instruction: 0xf00e4c93 │ │ │ │ - b 0x145e3a4 │ │ │ │ + b 0x145e330 │ │ │ │ @ instruction: 0xf00c0e02 │ │ │ │ vmov.i32 d16, #45311 @ 0x0000b0ff │ │ │ │ stmdbge r8, {r0, r1, r9, ip, sp} │ │ │ │ @ instruction: 0x0c02ea4c │ │ │ │ adcscs pc, sp, #268435460 @ 0x10000004 │ │ │ │ andeq pc, sl, #192, 4 │ │ │ │ strne pc, [r0], #963 @ 0x3c3 │ │ │ │ @ instruction: 0xec08e9cd │ │ │ │ movwmi pc, #9155 @ 0x23c3 @ │ │ │ │ movwls r9, #46090 @ 0xb40a │ │ │ │ movwls r2, #49920 @ 0xc300 │ │ │ │ - @ instruction: 0xf902f7f3 │ │ │ │ - blt 0xbd8b88 │ │ │ │ + @ instruction: 0xf90af7f3 │ │ │ │ + blt 0xbd8b14 │ │ │ │ mrrceq 10, 4, lr, r3, cr15 │ │ │ │ cdpeq 0, 0, cr15, cr15, cr3, {0} │ │ │ │ @ instruction: 0xf00c910c │ │ │ │ ldceq 12, cr0, [r9], {16} │ │ │ │ @ instruction: 0x0c0eea4c │ │ │ │ tstpeq r0, r1 @ p-variant is OBSOLETE │ │ │ │ eorgt pc, r0, sp, asr #17 │ │ │ │ @@ -207381,16 +207353,16 @@ │ │ │ │ tsteq ip, r1, asr #20 │ │ │ │ rscscc pc, sp, #64, 12 @ 0x4000000 │ │ │ │ andeq pc, sl, #192, 4 │ │ │ │ stcmi 3, cr15, [r2], {195} @ 0xc3 │ │ │ │ @ instruction: 0x1e09e9cd │ │ │ │ @ instruction: 0xf1cca908 │ │ │ │ movwls r0, #45832 @ 0xb308 │ │ │ │ - @ instruction: 0xf8def7f3 │ │ │ │ - blt 0x2d8bd0 │ │ │ │ + @ instruction: 0xf8e6f7f3 │ │ │ │ + blt 0x2d8b5c │ │ │ │ @ instruction: 0xf0030859 │ │ │ │ ldceq 12, cr0, [sl], {15} │ │ │ │ tstpeq r0, r1 @ p-variant is OBSOLETE │ │ │ │ tsteq ip, r1, asr #20 │ │ │ │ andseq pc, r0, #2 │ │ │ │ stccc 3, cr15, [r3], {195} @ 0xc3 │ │ │ │ cdpne 3, 8, cr15, cr0, cr3, {6} │ │ │ │ @@ -207400,56 +207372,56 @@ │ │ │ │ @ instruction: 0xf640a908 │ │ │ │ vrshr.s64 q10, , #64 │ │ │ │ @ instruction: 0xf1cc020a │ │ │ │ @ instruction: 0xf04f0310 │ │ │ │ stmib sp, {r0, sl, fp}^ │ │ │ │ @ instruction: 0xf8cde30a │ │ │ │ @ instruction: 0xf7f3c030 │ │ │ │ - @ instruction: 0xf7fcf8b9 │ │ │ │ + @ instruction: 0xf7fcf8c1 │ │ │ │ ldmdaeq r9, {r1, r5, r6, r7, r8, fp, ip, sp, pc}^ │ │ │ │ stceq 0, cr15, [pc], {3} │ │ │ │ @ instruction: 0xf0010c9a │ │ │ │ - b 0x111b078 │ │ │ │ + b 0x111b004 │ │ │ │ @ instruction: 0xf002010c │ │ │ │ vmov.i32 d16, #45056 @ 0x0000b000 │ │ │ │ vmull.u8 , d3, d3 │ │ │ │ - b 0x1162648 │ │ │ │ + b 0x11625d4 │ │ │ │ vsubl.u8 q8, d3, d12 │ │ │ │ stmib sp, {r0, r1, sl, fp, lr}^ │ │ │ │ stmdbge r8, {r3, r9, ip} │ │ │ │ adcmi pc, r5, #64, 12 @ 0x4000000 │ │ │ │ andeq pc, sl, #192, 4 │ │ │ │ tstpeq r0, #204, 2 @ p-variant is OBSOLETE @ 0x33 │ │ │ │ stceq 0, cr15, [r1], {79} @ 0x4f │ │ │ │ movw lr, #43469 @ 0xa9cd │ │ │ │ eorsgt pc, r0, sp, asr #17 │ │ │ │ - @ instruction: 0xf894f7f3 │ │ │ │ + @ instruction: 0xf89cf7f3 │ │ │ │ ldmiblt sp!, {r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf00379db │ │ │ │ - blcs 0x15b8b8 │ │ │ │ + blcs 0x15b844 │ │ │ │ movwcs fp, #3988 @ 0xf94 │ │ │ │ @ instruction: 0xf7fe2301 │ │ │ │ ldmdaeq r9, {r0, r2, r4, r6, r7, fp, ip, sp, pc}^ │ │ │ │ stceq 0, cr15, [pc], {3} │ │ │ │ @ instruction: 0xf0010c9a │ │ │ │ - b 0x111b0d4 │ │ │ │ + b 0x111b060 │ │ │ │ @ instruction: 0xf002010c │ │ │ │ vmov.i32 d16, #45056 @ 0x0000b000 │ │ │ │ vmull.u8 , d3, d3 │ │ │ │ - b 0x11626a4 │ │ │ │ + b 0x1162630 │ │ │ │ vsubl.u8 q8, d3, d12 │ │ │ │ stmib sp, {r1, sl, fp, lr}^ │ │ │ │ stmdbge r8, {r3, r9, ip} │ │ │ │ rscsmi pc, r1, #64, 12 @ 0x4000000 │ │ │ │ andeq pc, sl, #192, 4 │ │ │ │ movweq pc, #33228 @ 0x81cc @ │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ movw lr, #43469 @ 0xa9cd │ │ │ │ eorsgt pc, r0, sp, asr #17 │ │ │ │ - @ instruction: 0xf866f7f3 │ │ │ │ + @ instruction: 0xf86ef7f3 │ │ │ │ stmiblt pc, {r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} @ │ │ │ │ @ instruction: 0xf0030859 │ │ │ │ ldceq 12, cr0, [sl], {15} │ │ │ │ tstpeq r0, r1 @ p-variant is OBSOLETE │ │ │ │ tsteq ip, r1, asr #20 │ │ │ │ andseq pc, r0, #2 │ │ │ │ stccc 3, cr15, [r3], {195} @ 0xc3 │ │ │ │ @@ -207460,51 +207432,51 @@ │ │ │ │ @ instruction: 0xf640a908 │ │ │ │ vmlal.s , d0, d1[6] │ │ │ │ @ instruction: 0xf1cc020a │ │ │ │ @ instruction: 0xf04f0310 │ │ │ │ stmib sp, {r0, sl, fp}^ │ │ │ │ @ instruction: 0xf8cde30a │ │ │ │ @ instruction: 0xf7f3c030 │ │ │ │ - @ instruction: 0xf7fcf841 │ │ │ │ + @ instruction: 0xf7fcf849 │ │ │ │ ldmdaeq sl, {r1, r3, r5, r6, r8, fp, ip, sp, pc}^ │ │ │ │ tstpeq pc, r3 @ p-variant is OBSOLETE │ │ │ │ vldmiami r3, {s28-s106} │ │ │ │ andseq pc, r0, #2 │ │ │ │ @ instruction: 0xf00c430a │ │ │ │ vmov.i32 d16, #45311 @ 0x0000b0ff │ │ │ │ vaddw.u8 , , d3 │ │ │ │ - b 0x13ee544 │ │ │ │ + b 0x13ee4d0 │ │ │ │ andls r0, r8, #256 @ 0x100 │ │ │ │ @ instruction: 0xf640a908 │ │ │ │ vrshr.s64 , , #64 │ │ │ │ @ instruction: 0xf1ce020a │ │ │ │ vmov.i32 d16, #11534336 @ 0x00b00000 │ │ │ │ @ instruction: 0xf04f1380 │ │ │ │ strls r0, [fp], #-3585 @ 0xfffff1ff │ │ │ │ eors pc, r0, sp, asr #17 │ │ │ │ movwgt lr, #39373 @ 0x99cd │ │ │ │ - @ instruction: 0xf81cf7f3 │ │ │ │ + @ instruction: 0xf824f7f3 │ │ │ │ stmdblt r5, {r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf003085a │ │ │ │ - b 0x149b1a8 │ │ │ │ + b 0x149b134 │ │ │ │ @ instruction: 0xf0024c93 │ │ │ │ movwmi r0, #41488 @ 0xa210 │ │ │ │ ldceq 0, cr15, [r0], {12} │ │ │ │ smlabtcc r3, r3, r3, pc @ │ │ │ │ - b 0x13ff5a0 │ │ │ │ + b 0x13ff52c │ │ │ │ @ instruction: 0xf2410c01 │ │ │ │ vrshr.s64 q9, , #64 │ │ │ │ stmdbge r8, {r1, r3, r9} │ │ │ │ cdpne 3, 8, cr15, cr0, cr3, {6} │ │ │ │ eorgt pc, r4, sp, asr #17 │ │ │ │ movwmi pc, #13251 @ 0x33c3 @ │ │ │ │ eor pc, r8, sp, asr #17 │ │ │ │ movwcs r9, #4875 @ 0x130b │ │ │ │ - @ instruction: 0xf7f2930c │ │ │ │ - @ instruction: 0xf7fcfff9 │ │ │ │ + @ instruction: 0xf7f3930c │ │ │ │ + @ instruction: 0xf7fcf801 │ │ │ │ ldmdaeq sl, {r1, r5, r8, fp, ip, sp, pc}^ │ │ │ │ tstpeq pc, r3 @ p-variant is OBSOLETE │ │ │ │ vldmiami r3, {s28-s106} │ │ │ │ andseq pc, r0, #2 │ │ │ │ @ instruction: 0xf00c430a │ │ │ │ vmov.i32 d16, #45311 @ 0x0000b0ff │ │ │ │ andls r3, r8, #-1073741824 @ 0xc0000000 │ │ │ │ @@ -207513,30 +207485,30 @@ │ │ │ │ andeq pc, sl, #192, 4 │ │ │ │ @ instruction: 0xf3c3a908 │ │ │ │ @ instruction: 0xf8cd1e80 │ │ │ │ vaddl.u8 q14, d3, d20 │ │ │ │ @ instruction: 0xf8cd4303 │ │ │ │ movwls lr, #45096 @ 0xb028 │ │ │ │ movwls r2, #49921 @ 0xc301 │ │ │ │ - @ instruction: 0xffd6f7f2 │ │ │ │ + @ instruction: 0xffdef7f2 │ │ │ │ ldmlt pc!, {r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ @ │ │ │ │ mcrreq 0, 1, pc, r0, cr3 @ │ │ │ │ ldmge sl!, {r2, r3, r4, r5, r6, sl, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf0030859 │ │ │ │ @ instruction: 0xf001020f │ │ │ │ @ instruction: 0xf8cd0110 │ │ │ │ tstmi r1, #40 @ 0x28 │ │ │ │ @ instruction: 0xf3c30c9a │ │ │ │ @ instruction: 0xf0024c03 │ │ │ │ vmov.i32 d16, #45056 @ 0x0000b000 │ │ │ │ tstmi r3, #201326592 @ 0xc000000 │ │ │ │ movwne lr, #35277 @ 0x89cd │ │ │ │ movwcs sl, #6408 @ 0x1908 │ │ │ │ movwgt lr, #47565 @ 0xb9cd │ │ │ │ - mcr2 7, 1, pc, cr2, cr7, {7} @ │ │ │ │ + mcr2 7, 1, pc, cr10, cr7, {7} @ │ │ │ │ stmialt r1!, {r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf0030859 │ │ │ │ ldceq 12, cr0, [sl], {15} │ │ │ │ tstpeq r0, r1 @ p-variant is OBSOLETE │ │ │ │ tsteq ip, r1, asr #20 │ │ │ │ andseq pc, r0, #2 │ │ │ │ stccc 3, cr15, [r3], {195} @ 0xc3 │ │ │ │ @@ -207547,262 +207519,262 @@ │ │ │ │ @ instruction: 0xf640a908 │ │ │ │ vmlal.s , d0, d1[6] │ │ │ │ @ instruction: 0xf1cc020a │ │ │ │ @ instruction: 0xf04f0308 │ │ │ │ stmib sp, {sl, fp}^ │ │ │ │ @ instruction: 0xf8cde30a │ │ │ │ @ instruction: 0xf7f2c030 │ │ │ │ - @ instruction: 0xf7fcff93 │ │ │ │ - b 0x14c9168 │ │ │ │ + @ instruction: 0xf7fcff9b │ │ │ │ + b 0x14c90f4 │ │ │ │ @ instruction: 0xf0030e53 │ │ │ │ - b 0x149b6bc │ │ │ │ + b 0x149b648 │ │ │ │ @ instruction: 0xf00e4c93 │ │ │ │ - b 0x145e6c8 │ │ │ │ + b 0x145e654 │ │ │ │ @ instruction: 0xf00c0e02 │ │ │ │ vmov.i32 d16, #45311 @ 0x0000b0ff │ │ │ │ stmdbge r8, {r0, r1, r9, ip, sp} │ │ │ │ @ instruction: 0x0c02ea4c │ │ │ │ addcs pc, r9, #268435460 @ 0x10000004 │ │ │ │ andeq pc, sl, #192, 4 │ │ │ │ strne pc, [r0], #963 @ 0x3c3 │ │ │ │ @ instruction: 0xec08e9cd │ │ │ │ movwmi pc, #9155 @ 0x23c3 @ │ │ │ │ movwls r9, #46090 @ 0xb40a │ │ │ │ movwls r2, #49920 @ 0xc300 │ │ │ │ - @ instruction: 0xff70f7f2 │ │ │ │ + @ instruction: 0xff78f7f2 │ │ │ │ ldmlt r9, {r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ vnmlaeq.f32 s29, s6, s30 │ │ │ │ andeq pc, pc, #3 │ │ │ │ vldmiami r3, {s28-s106} │ │ │ │ cdpeq 0, 1, cr15, cr0, cr14, {0} │ │ │ │ vmlseq.f32 s28, s4, s28 │ │ │ │ ldceq 0, cr15, [r0], {12} │ │ │ │ andcc pc, r3, #201326595 @ 0xc000003 │ │ │ │ - b 0x14052fc │ │ │ │ + b 0x1405288 │ │ │ │ @ instruction: 0xf2410c02 │ │ │ │ vrshr.s64 q9, , #64 │ │ │ │ vsubl.u8 q8, d3, d10 │ │ │ │ stmib sp, {r7, sl, ip}^ │ │ │ │ vmull.u8 q15, d3, d8 │ │ │ │ strls r4, [sl], #-770 @ 0xfffffcfe │ │ │ │ movwcs r9, #779 @ 0x30b │ │ │ │ @ instruction: 0xf7f2930c │ │ │ │ - @ instruction: 0xf7fcff4d │ │ │ │ + @ instruction: 0xf7fcff55 │ │ │ │ ldceq 8, cr11, [sl], {118} @ 0x76 │ │ │ │ smlabtcc r3, r3, r3, pc @ │ │ │ │ mrrceq 10, 4, lr, r3, cr15 │ │ │ │ andseq pc, r0, #2 │ │ │ │ ldceq 0, cr15, [r0], {12} │ │ │ │ vsubw.u8 q10, , d10 │ │ │ │ @ instruction: 0xf0034e03 │ │ │ │ - b 0x13db35c │ │ │ │ + b 0x13db2e8 │ │ │ │ @ instruction: 0xf1ce0c01 │ │ │ │ @ instruction: 0xf0130e10 │ │ │ │ @ instruction: 0xf0400440 │ │ │ │ stmib sp, {r1, r2, r4, r6, sl, pc}^ │ │ │ │ stmdbge r8, {r0, r3, sl, sp} │ │ │ │ - cmnppl sp, #536870916 @ p-variant is OBSOLETE @ 0x20000004 │ │ │ │ + tstppl r9, #536870916 @ p-variant is OBSOLETE @ 0x20000004 │ │ │ │ movweq pc, #53952 @ 0xd2c0 @ │ │ │ │ subscc pc, r9, #80740352 @ 0x4d00000 │ │ │ │ andeq pc, r9, #192, 4 │ │ │ │ eorgt pc, r0, sp, asr #17 │ │ │ │ stceq 0, cr15, [r2], {79} @ 0x4f │ │ │ │ eor pc, ip, sp, asr #17 │ │ │ │ eorsgt pc, r0, sp, asr #17 │ │ │ │ - mrrc2 7, 15, pc, sl, cr8 @ │ │ │ │ + stc2l 7, cr15, [r2], #-992 @ 0xfffffc20 │ │ │ │ stmdalt r9, {r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf3c30c9a │ │ │ │ - b 0x14a7370 │ │ │ │ + b 0x14a72fc │ │ │ │ @ instruction: 0xf0020c53 │ │ │ │ @ instruction: 0xf00c0210 │ │ │ │ movwmi r0, #44048 @ 0xac10 │ │ │ │ cdpmi 3, 0, cr15, cr2, cr3, {6} │ │ │ │ tstpeq pc, r3 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0x0c01ea4c │ │ │ │ cdpeq 1, 0, cr15, cr8, cr14, {6} │ │ │ │ strbeq pc, [r0], #-19 @ 0xffffffed @ │ │ │ │ sbcshi pc, fp, #64 @ 0x40 │ │ │ │ strcs lr, [r9], #-2509 @ 0xfffff633 │ │ │ │ vmla.i8 d26, d2, d8 │ │ │ │ - vsubw.s8 , q8, d21 │ │ │ │ + vqdmlal.s , d0, d1[0] │ │ │ │ vcgt.s8 d16, d2, d13 │ │ │ │ - vrshr.s64 q9, , #64 │ │ │ │ + vrshr.s64 d18, d1, #64 │ │ │ │ @ instruction: 0xf8cd020d │ │ │ │ @ instruction: 0xf04fc020 │ │ │ │ @ instruction: 0xf8cd0c01 │ │ │ │ @ instruction: 0xf8cde02c │ │ │ │ @ instruction: 0xf7f8c030 │ │ │ │ - @ instruction: 0xf7fcfc2d │ │ │ │ + @ instruction: 0xf7fcfc35 │ │ │ │ ldmibvc fp, {r2, r3, r4, fp, ip, sp, pc}^ │ │ │ │ movweq pc, #61443 @ 0xf003 @ │ │ │ │ svclt 0x00942b02 │ │ │ │ movwcs r2, #4864 @ 0x1300 │ │ │ │ mrclt 7, 5, APSR_nzcv, cr12, cr13, {7} │ │ │ │ @ instruction: 0xf00379db │ │ │ │ - blcs 0x15bc0c │ │ │ │ + blcs 0x15bb98 │ │ │ │ movwcs fp, #3988 @ 0xf94 │ │ │ │ @ instruction: 0xf7fe2301 │ │ │ │ strtmi fp, [r1], -r1, asr #18 │ │ │ │ vmin.s8 d20, d5, d24 │ │ │ │ - vmov.i32 , #3328 @ 0x00000d00 │ │ │ │ + vmlal.s q10, d16, d1[6] │ │ │ │ @ instruction: 0xf7f2020d │ │ │ │ - @ instruction: 0xf7fcfe2d │ │ │ │ + @ instruction: 0xf7fcfe35 │ │ │ │ ldcvs 8, cr11, [sl, #-0] │ │ │ │ @ instruction: 0xf8d24638 │ │ │ │ @ instruction: 0xf4122100 │ │ │ │ @ instruction: 0xf43b6f70 │ │ │ │ stmdbge r8, {r0, r1, r2, r4, r5, r6, r7, r8, r9, sl, fp, sp, pc} │ │ │ │ - rscvc pc, r1, #80740352 @ 0x4d00000 │ │ │ │ + rsbsvc pc, sp, #80740352 @ 0x4d00000 │ │ │ │ andeq pc, ip, #192, 4 │ │ │ │ stmib sp, {r0, sl, sp}^ │ │ │ │ movwcs ip, #776 @ 0x308 │ │ │ │ @ instruction: 0xf8cd940b │ │ │ │ movwls lr, #49192 @ 0xc028 │ │ │ │ - mrc2 7, 0, pc, cr4, cr2, {7} │ │ │ │ + mrc2 7, 0, pc, cr12, cr2, {7} │ │ │ │ svclt 0x00e7f7fb │ │ │ │ @ instruction: 0x46386d3a │ │ │ │ ldrdcs pc, [r0, -r2] │ │ │ │ svcvs 0x0070f412 │ │ │ │ svcge 0x00def43b │ │ │ │ @ instruction: 0xf64da908 │ │ │ │ - vmov.i32 , #256 @ 0x00000100 │ │ │ │ + vmlal.s q11, d16, d1[7] │ │ │ │ strcs r0, [r1], #-524 @ 0xfffffdf4 │ │ │ │ movwgt lr, #35277 @ 0x89cd │ │ │ │ strls r2, [fp], #-768 @ 0xfffffd00 │ │ │ │ eor pc, r8, sp, asr #17 │ │ │ │ @ instruction: 0xf7f2930c │ │ │ │ - @ instruction: 0xf7fbfdfb │ │ │ │ + @ instruction: 0xf7fbfe03 │ │ │ │ ldmibvc fp, {r1, r2, r3, r6, r7, r8, r9, sl, fp, ip, sp, pc}^ │ │ │ │ movweq pc, #61443 @ 0xf003 @ │ │ │ │ svclt 0x00942b02 │ │ │ │ movwcs r2, #4864 @ 0x1300 │ │ │ │ stcllt 7, cr15, [r1], #1008 @ 0x3f0 │ │ │ │ @ instruction: 0xf00379db │ │ │ │ - blcs 0x15bca8 │ │ │ │ + blcs 0x15bc34 │ │ │ │ movwcs fp, #3988 @ 0xf94 │ │ │ │ @ instruction: 0xf7fd2301 │ │ │ │ ldmibvc fp, {r1, r4, r6, r8, fp, ip, sp, pc}^ │ │ │ │ movweq pc, #61443 @ 0xf003 @ │ │ │ │ svclt 0x00942b02 │ │ │ │ movwcs r2, #4864 @ 0x1300 │ │ │ │ stmiblt r7, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf00379db │ │ │ │ - blcs 0x15bccc │ │ │ │ + blcs 0x15bc58 │ │ │ │ movwcs fp, #3988 @ 0xf94 │ │ │ │ @ instruction: 0xf7fd2301 │ │ │ │ strtmi fp, [r1], -r7, ror #18 │ │ │ │ vmin.s8 d20, d5, d24 │ │ │ │ - vrshr.s64 q9, , #64 │ │ │ │ + vmlal.s q9, d0, d1[4] │ │ │ │ @ instruction: 0xf7f2020d │ │ │ │ - @ instruction: 0xf7fbfdcd │ │ │ │ + @ instruction: 0xf7fbfdd5 │ │ │ │ strtmi fp, [r1], -r0, lsr #31 │ │ │ │ @ instruction: 0xf6444638 │ │ │ │ - vrshr.s64 d22, d13, #64 │ │ │ │ + vsubl.s8 q11, d0, d25 │ │ │ │ @ instruction: 0xf7f2020d │ │ │ │ - @ instruction: 0xf7fbfdc3 │ │ │ │ + @ instruction: 0xf7fbfdcb │ │ │ │ qadd8mi fp, r1, r6 │ │ │ │ - vmin.s8 d20, d5, d24 │ │ │ │ - vmlal.s q8, d0, d1[3] │ │ │ │ + @ instruction: 0xf6444638 │ │ │ │ + vrshr.s64 , , #64 │ │ │ │ @ instruction: 0xf7f2020d │ │ │ │ - @ instruction: 0xf7fbfdb9 │ │ │ │ + @ instruction: 0xf7fbfdc1 │ │ │ │ strtmi fp, [r1], -ip, lsl #31 │ │ │ │ @ instruction: 0xf6444638 │ │ │ │ - vmvn.i32 d19, #3328 @ 0x00000d00 │ │ │ │ + vmlal.s q9, d16, d1[2] │ │ │ │ @ instruction: 0xf7f2020d │ │ │ │ - @ instruction: 0xf7fbfdaf │ │ │ │ + @ instruction: 0xf7fbfdb7 │ │ │ │ strtmi fp, [r1], -r2, lsl #31 │ │ │ │ @ instruction: 0xf6444638 │ │ │ │ - vsubl.s8 , d16, d13 │ │ │ │ + vmov.i32 d17, #2304 @ 0x00000900 │ │ │ │ @ instruction: 0xf7f2020d │ │ │ │ - @ instruction: 0xf7fbfda5 │ │ │ │ + @ instruction: 0xf7fbfdad │ │ │ │ qsub16mi fp, r1, r8 │ │ │ │ @ instruction: 0xf6444638 │ │ │ │ - vmlal.s q10, d16, d1[7] │ │ │ │ + vmvn.i32 q10, #2304 @ 0x00000900 │ │ │ │ @ instruction: 0xf7f2020d │ │ │ │ - @ instruction: 0xf7fbfd9b │ │ │ │ + @ instruction: 0xf7fbfda3 │ │ │ │ strtmi fp, [r1], -lr, ror #30 │ │ │ │ @ instruction: 0xf6444638 │ │ │ │ - vmov.i32 d20, #1280 @ 0x00000500 │ │ │ │ + vsubl.s8 , d16, d17 │ │ │ │ @ instruction: 0xf7f2020d │ │ │ │ - @ instruction: 0xf7fbfd91 │ │ │ │ + @ instruction: 0xf7fbfd99 │ │ │ │ strtmi fp, [r1], -r4, ror #30 │ │ │ │ vmin.s8 d20, d5, d24 │ │ │ │ - vsubl.s8 q10, d16, d5 │ │ │ │ + vmov.i32 d20, #256 @ 0x00000100 │ │ │ │ @ instruction: 0xf7f2020d │ │ │ │ - @ instruction: 0xf7fbfd87 │ │ │ │ + @ instruction: 0xf7fbfd8f │ │ │ │ ldmibvc fp, {r1, r3, r4, r6, r8, r9, sl, fp, ip, sp, pc}^ │ │ │ │ movweq pc, #61443 @ 0xf003 @ │ │ │ │ svclt 0x00942b02 │ │ │ │ movwcs r2, #4864 @ 0x1300 │ │ │ │ ldcllt 7, cr15, [r8, #-1008] @ 0xfffffc10 │ │ │ │ smlabtgt r9, sp, r9, lr │ │ │ │ andls sl, fp, #8, 18 @ 0x20000 │ │ │ │ movwls r2, #20993 @ 0x5201 │ │ │ │ vsubl.u8 , d3, d12 │ │ │ │ andls r4, r8, #268435464 @ 0x10000008 │ │ │ │ - blx 0x219146 │ │ │ │ + blx 0x4190d2 │ │ │ │ @ instruction: 0xf47c2800 │ │ │ │ - blls 0x2451ac │ │ │ │ + blls 0x245138 │ │ │ │ stmdaeq r1, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ ldmdalt r0, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ ldrtmi r4, [r8], -r1, lsr #12 │ │ │ │ - subspl pc, r5, #68, 4 @ 0x40000004 │ │ │ │ + rscmi pc, r1, #68, 4 @ 0x40000004 │ │ │ │ andeq pc, sp, #192, 4 │ │ │ │ - stc2l 7, cr15, [r0, #-968]! @ 0xfffffc38 │ │ │ │ + stc2l 7, cr15, [r8, #-968]! @ 0xfffffc38 │ │ │ │ svclt 0x0033f7fb │ │ │ │ ldrtmi r4, [r8], -r1, lsr #12 │ │ │ │ - rscsne pc, sp, #1342177284 @ 0x50000004 │ │ │ │ + addne pc, r9, #1342177284 @ 0x50000004 │ │ │ │ andeq pc, sp, #192, 4 │ │ │ │ - ldc2l 7, cr15, [r6, #-968] @ 0xfffffc38 │ │ │ │ + ldc2l 7, cr15, [lr, #-968] @ 0xfffffc38 │ │ │ │ svclt 0x0029f7fb │ │ │ │ @ instruction: 0xf00379db │ │ │ │ - blcs 0x15bde0 │ │ │ │ + blcs 0x15bd6c │ │ │ │ movwcs fp, #3988 @ 0xf94 │ │ │ │ @ instruction: 0xf7fd2301 │ │ │ │ @ instruction: 0x4621bc50 │ │ │ │ vmin.s8 d20, d4, d24 │ │ │ │ - vrshr.s64 , , #64 │ │ │ │ + vmlal.s , d0, d1[6] │ │ │ │ @ instruction: 0xf7f2020d │ │ │ │ - @ instruction: 0xf7fbfd43 │ │ │ │ + @ instruction: 0xf7fbfd4b │ │ │ │ qadd16mi fp, r1, r6 │ │ │ │ vmin.s8 d20, d4, d24 │ │ │ │ - vsubl.s8 q11, d0, d29 │ │ │ │ + vrshr.s64 d21, d25, #64 │ │ │ │ @ instruction: 0xf7f2020d │ │ │ │ - @ instruction: 0xf7fbfd39 │ │ │ │ + @ instruction: 0xf7fbfd41 │ │ │ │ ldmibvc fp, {r2, r3, r8, r9, sl, fp, ip, sp, pc}^ │ │ │ │ movweq pc, #61443 @ 0xf003 @ │ │ │ │ svclt 0x00942b02 │ │ │ │ movwcs r2, #4864 @ 0x1300 │ │ │ │ - bllt 0xfe1191dc │ │ │ │ + bllt 0xfe119168 │ │ │ │ cmppvc r0, pc, asr #8 @ p-variant is OBSOLETE │ │ │ │ smlabteq r1, r0, r2, pc @ │ │ │ │ @ instruction: 0xf000428a │ │ │ │ vst1.64 {d24}, [pc], ip │ │ │ │ vmla.f d23, d0, d0[4] │ │ │ │ addmi r0, sl, #1073741824 @ 0x40000000 │ │ │ │ strthi pc, [r8], r0 │ │ │ │ msrvc CPSR_, pc, asr #8 │ │ │ │ smlabteq r1, r0, r2, pc @ │ │ │ │ @ instruction: 0xf47b428a │ │ │ │ ldrmi sl, [r9], -r5, lsl #30 │ │ │ │ movwls sl, #22536 @ 0x5808 │ │ │ │ eorshi pc, r0, sp, asr #17 │ │ │ │ - stc2l 7, cr15, [r2, #992] @ 0x3e0 │ │ │ │ + stc2l 7, cr15, [r6, #992] @ 0x3e0 │ │ │ │ ldrbeq r9, [lr], -r5, lsl #22 │ │ │ │ mrcge 5, 7, APSR_nzcv, cr10, cr11, {3} │ │ │ │ @ instruction: 0xf8d26d3a │ │ │ │ @ instruction: 0xf4122100 │ │ │ │ @ instruction: 0xf43b6f70 │ │ │ │ - bls 0x3c6e04 │ │ │ │ + bls 0x3c6d90 │ │ │ │ @ instruction: 0xf47b2a02 │ │ │ │ stmdbge r8, {r0, r1, r2, r3, r5, r6, r7, r9, sl, fp, sp, pc} │ │ │ │ vmin.s8 d20, d1, d24 │ │ │ │ - vsubl.s8 q8, d16, d5 │ │ │ │ + vsubl.s8 q8, d0, d17 │ │ │ │ @ instruction: 0xf7f2020d │ │ │ │ - blls 0x25a79c │ │ │ │ + blls 0x25a748 │ │ │ │ @ instruction: 0xf47b2800 │ │ │ │ @ instruction: 0xf7fbaf9a │ │ │ │ @ instruction: 0xf44fbee1 │ │ │ │ vmla.f d23, d0, d0[0] │ │ │ │ addmi r0, sl, #-1073741824 @ 0xc0000000 │ │ │ │ ldrthi pc, [sl], #0 @ │ │ │ │ msrvc SPSR_, pc, asr #8 │ │ │ │ @@ -207815,23 +207787,23 @@ │ │ │ │ ldrmi sl, [r9], -r8, lsl #16 │ │ │ │ strmi r9, [r4], -r5, lsl #6 │ │ │ │ eorshi pc, r0, sp, asr #17 │ │ │ │ stc2l 7, cr15, [r4, #992] @ 0x3e0 │ │ │ │ smullscs pc, r3, r7, r8 @ │ │ │ │ @ instruction: 0xf0129b05 │ │ │ │ @ instruction: 0xf43b0f01 │ │ │ │ - bls 0x3c6d98 │ │ │ │ + bls 0x3c6d24 │ │ │ │ @ instruction: 0xf0012a01 │ │ │ │ - bcs 0x17ba48 │ │ │ │ + bcs 0x17b9d4 │ │ │ │ mrcge 4, 5, APSR_nzcv, cr6, cr11, {3} │ │ │ │ ldrtmi r4, [r8], -r1, lsr #12 │ │ │ │ - eorsvc pc, r5, #72351744 @ 0x4500000 │ │ │ │ + sbcvs pc, r1, #72351744 @ 0x4500000 │ │ │ │ andeq pc, sp, #192, 4 │ │ │ │ @ instruction: 0xf7f29305 │ │ │ │ - blls 0x25a728 │ │ │ │ + blls 0x25a6d4 │ │ │ │ @ instruction: 0xf47b2800 │ │ │ │ @ instruction: 0xf7fbaf60 │ │ │ │ @ instruction: 0xf5b2bea7 │ │ │ │ @ instruction: 0xf0007f40 │ │ │ │ @ instruction: 0xf5b286d5 │ │ │ │ @ instruction: 0xf0007f60 │ │ │ │ @ instruction: 0xf5b286a4 │ │ │ │ @@ -207856,23 +207828,23 @@ │ │ │ │ ldrmi sl, [r9], -r8, lsl #16 │ │ │ │ strmi r9, [r4], -r5, lsl #6 │ │ │ │ eorshi pc, r0, sp, asr #17 │ │ │ │ ldc2l 7, cr15, [r2, #-992]! @ 0xfffffc20 │ │ │ │ smullscs pc, r3, r7, r8 @ │ │ │ │ @ instruction: 0xf0129b05 │ │ │ │ @ instruction: 0xf43b0f01 │ │ │ │ - bls 0x3c6cf4 │ │ │ │ + bls 0x3c6c80 │ │ │ │ @ instruction: 0xf0012a01 │ │ │ │ - bcs 0x17b758 │ │ │ │ + bcs 0x17b6e4 │ │ │ │ mcrge 4, 3, pc, cr4, cr11, {3} @ │ │ │ │ ldrtmi r4, [r8], -r1, lsr #12 │ │ │ │ - eorscs pc, r9, #1610612740 @ 0x60000004 │ │ │ │ + sbcne pc, r5, #1610612740 @ 0x60000004 │ │ │ │ andeq pc, sp, #192, 4 │ │ │ │ @ instruction: 0xf7f29305 │ │ │ │ - blls 0x25a684 │ │ │ │ + blls 0x25a630 │ │ │ │ @ instruction: 0xf47b2800 │ │ │ │ @ instruction: 0xf7fbaf0e │ │ │ │ @ instruction: 0xf44fbe55 │ │ │ │ vmla.f d23, d0, d0[0] │ │ │ │ addmi r0, sl, #-1073741824 @ 0xc0000000 │ │ │ │ ldrbhi pc, [r6, -r0] @ │ │ │ │ msrvc SPSR_, pc, asr #8 │ │ │ │ @@ -207882,23 +207854,23 @@ │ │ │ │ vaddw.s8 , q0, d16 │ │ │ │ addmi r0, sl, #-1073741824 @ 0xc0000000 │ │ │ │ mcrge 4, 2, pc, cr0, cr11, {3} @ │ │ │ │ ldrmi sl, [r9], -r8, lsl #16 │ │ │ │ strmi r9, [r4], -r5, lsl #6 │ │ │ │ eorshi pc, r0, sp, asr #17 │ │ │ │ ldc2 7, cr15, [r8, #-992]! @ 0xfffffc20 │ │ │ │ - blls 0x241bdc │ │ │ │ + blls 0x241b68 │ │ │ │ @ instruction: 0xf0012a01 │ │ │ │ - bcs 0x17b5d0 │ │ │ │ + bcs 0x17b55c │ │ │ │ mrcge 4, 1, APSR_nzcv, cr0, cr11, {3} │ │ │ │ ldrtmi r4, [r8], -r1, lsr #12 │ │ │ │ - subcc pc, r5, #72351744 @ 0x4500000 │ │ │ │ + sbcscs pc, r1, #72351744 @ 0x4500000 │ │ │ │ andeq pc, sp, #192, 4 │ │ │ │ @ instruction: 0xf7f29305 │ │ │ │ - blls 0x25a61c │ │ │ │ + blls 0x25a5c8 │ │ │ │ @ instruction: 0xf47b2800 │ │ │ │ @ instruction: 0xf7fbaeda │ │ │ │ @ instruction: 0xf5b2be21 │ │ │ │ @ instruction: 0xf0007f20 │ │ │ │ @ instruction: 0xf5b283b3 │ │ │ │ @ instruction: 0xf0007f40 │ │ │ │ @ instruction: 0xf5b28396 │ │ │ │ @@ -207918,858 +207890,858 @@ │ │ │ │ @ instruction: 0xf000428a │ │ │ │ @ instruction: 0xf5b285c2 │ │ │ │ @ instruction: 0xf47b3f81 │ │ │ │ stmdage r8, {r0, r1, r2, r4, r5, r6, r7, r8, sl, fp, sp, pc} │ │ │ │ movwls r4, #22041 @ 0x5619 │ │ │ │ @ instruction: 0xf8cd4604 │ │ │ │ @ instruction: 0xf7f88030 │ │ │ │ - bls 0x3da7fc │ │ │ │ - bcs 0x142058 │ │ │ │ + bls 0x3da788 │ │ │ │ + bcs 0x141fe4 │ │ │ │ ldrhi pc, [pc, -r0]! │ │ │ │ @ instruction: 0xf47b2a02 │ │ │ │ strtmi sl, [r1], -r7, ror #27 │ │ │ │ @ instruction: 0xf6454638 │ │ │ │ - vmlal.s q8, d16, d1[7] │ │ │ │ + vmvn.i32 q8, #2304 @ 0x00000900 │ │ │ │ movwls r0, #21005 @ 0x520d │ │ │ │ - mcrr2 7, 15, pc, sl, cr2 @ │ │ │ │ + mrrc2 7, 15, pc, r2, cr2 @ │ │ │ │ stmdacs r0, {r0, r2, r8, r9, fp, ip, pc} │ │ │ │ mrcge 4, 4, APSR_nzcv, cr1, cr11, {3} │ │ │ │ ldcllt 7, cr15, [r8, #1004] @ 0x3ec │ │ │ │ cmppvc r0, pc, asr #8 @ p-variant is OBSOLETE │ │ │ │ smlabteq r2, r0, r2, pc @ │ │ │ │ @ instruction: 0xf000428a │ │ │ │ vst3.16 {d24-d26}, [pc :128], sl │ │ │ │ vmla.f d23, d0, d0[4] │ │ │ │ addmi r0, sl, #-2147483648 @ 0x80000000 │ │ │ │ - ldrthi pc, [pc], #-0 @ 0xdb488 @ │ │ │ │ + ldrthi pc, [pc], #-0 @ 0xdb414 @ │ │ │ │ msrvc CPSR_, pc, asr #8 │ │ │ │ smlabteq r2, r0, r2, pc @ │ │ │ │ @ instruction: 0xf47b428a │ │ │ │ ldrmi sl, [r9], -r3, asr #27 │ │ │ │ movwls sl, #22536 @ 0x5808 │ │ │ │ eorshi pc, r0, sp, asr #17 │ │ │ │ - ldc2 7, cr15, [lr], {248} @ 0xf8 │ │ │ │ + stc2 7, cr15, [r0], #992 @ 0x3e0 │ │ │ │ stmdals fp, {r0, r2, r8, r9, fp, ip, pc} │ │ │ │ @ instruction: 0xf1000659 │ │ │ │ @ instruction: 0xf64c87e5 │ │ │ │ - vmov.i32 d23, #0 @ 0x00000000 │ │ │ │ - bl 0x15bd84 │ │ │ │ + vrshr.s64 d22, d0, #64 │ │ │ │ + bl 0x15bd10 │ │ │ │ stmdbge r8, {r7, r9} │ │ │ │ @ instruction: 0xf8d24638 │ │ │ │ @ instruction: 0xf7f721d4 │ │ │ │ - blls 0x25ab34 │ │ │ │ + blls 0x25aae0 │ │ │ │ @ instruction: 0xf43b2800 │ │ │ │ @ instruction: 0xf7fbada7 │ │ │ │ @ instruction: 0x4621be5c │ │ │ │ vmin.s8 d20, d5, d24 │ │ │ │ - vmvn.i32 d22, #1280 @ 0x00000500 │ │ │ │ + vmlal.s , d16, d1[0] │ │ │ │ @ instruction: 0xf7f2020d │ │ │ │ - @ instruction: 0xf7fbfbb1 │ │ │ │ + @ instruction: 0xf7fbfbb9 │ │ │ │ ldmibvc fp, {r2, r7, r8, sl, fp, ip, sp, pc}^ │ │ │ │ movweq pc, #61443 @ 0xf003 @ │ │ │ │ svclt 0x00942b02 │ │ │ │ movwcs r2, #4864 @ 0x1300 │ │ │ │ svclt 0x0067f7fc │ │ │ │ smlabtgt r9, sp, r9, lr │ │ │ │ @ instruction: 0xf04fa908 │ │ │ │ movwls r0, #23554 @ 0x5c02 │ │ │ │ @ instruction: 0x2c0be9cd │ │ │ │ sbcmi pc, r0, #201326595 @ 0xc000003 │ │ │ │ @ instruction: 0xf7f89208 │ │ │ │ - blls 0x2599c8 │ │ │ │ + blls 0x259974 │ │ │ │ @ instruction: 0xf43e2800 │ │ │ │ @ instruction: 0xf7fba9e1 │ │ │ │ andcs fp, r0, #864 @ 0x360 │ │ │ │ @ instruction: 0xf77c2300 │ │ │ │ - @ instruction: 0xf7fcff61 │ │ │ │ + @ instruction: 0xf7fcff9b │ │ │ │ strtmi fp, [r1], -r4, lsl #29 │ │ │ │ @ instruction: 0xf6444638 │ │ │ │ - vrshr.s64 d16, d21, #64 │ │ │ │ + vmlal.s q8, d0, d1[0] │ │ │ │ @ instruction: 0xf7f2020d │ │ │ │ - @ instruction: 0xf7fbfb85 │ │ │ │ + @ instruction: 0xf7fbfb8d │ │ │ │ stmib sp, {r3, r4, r6, r8, sl, fp, ip, sp, pc}^ │ │ │ │ stmdbge r8, {r3, r9, lr, pc} │ │ │ │ - @ instruction: 0x53a5f242 │ │ │ │ + movtpl pc, #4674 @ 0x1242 @ │ │ │ │ movweq pc, #53952 @ 0xd2c0 @ │ │ │ │ - subcc pc, r5, #536870916 @ 0x20000004 │ │ │ │ + rsccs pc, r1, #536870916 @ 0x20000004 │ │ │ │ andeq pc, sp, #192, 4 │ │ │ │ @ instruction: 0xf04f2400 │ │ │ │ @ instruction: 0xf8cd0c01 │ │ │ │ strls lr, [sl], #-44 @ 0xffffffd4 │ │ │ │ eorsgt pc, r0, sp, asr #17 │ │ │ │ - @ instruction: 0xf952f7f8 │ │ │ │ + @ instruction: 0xf95af7f8 │ │ │ │ stcllt 7, cr15, [r1, #-1004] @ 0xfffffc14 │ │ │ │ andgt lr, r8, #3358720 @ 0x334000 │ │ │ │ @ instruction: 0xf641a908 │ │ │ │ - vqdmlal.s , d0, d1[1] │ │ │ │ + vqdmlal.s q9, d16, d1[4] │ │ │ │ vcgt.s8 d16, d2, d13 │ │ │ │ - vsubl.s8 q10, d16, d5 │ │ │ │ + vsubl.s8 q10, d0, d17 │ │ │ │ strcs r0, [r0], #-525 @ 0xfffffdf3 │ │ │ │ stceq 0, cr15, [r2], {79} @ 0x4f │ │ │ │ eor pc, ip, sp, asr #17 │ │ │ │ @ instruction: 0xf8cd940a │ │ │ │ @ instruction: 0xf7f8c030 │ │ │ │ - @ instruction: 0xf7fbf93b │ │ │ │ + @ instruction: 0xf7fbf943 │ │ │ │ ldmibvc fp, {r1, r3, r5, r8, sl, fp, ip, sp, pc}^ │ │ │ │ movweq pc, #61443 @ 0xf003 @ │ │ │ │ svclt 0x00942b02 │ │ │ │ movwcs r2, #4864 @ 0x1300 │ │ │ │ stmiblt r5, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf00379db │ │ │ │ - blcs 0x15c1f0 │ │ │ │ + blcs 0x15c17c │ │ │ │ movwcs fp, #3988 @ 0xf94 │ │ │ │ @ instruction: 0xf7fd2301 │ │ │ │ ldmibvc fp, {r0, r2, r5, r7, fp, ip, sp, pc}^ │ │ │ │ movweq pc, #61443 @ 0xf003 @ │ │ │ │ svclt 0x00942b02 │ │ │ │ movwcs r2, #4864 @ 0x1300 │ │ │ │ - blt 0xe195c8 │ │ │ │ + blt 0xe19554 │ │ │ │ @ instruction: 0xf00379db │ │ │ │ - blcs 0x15c214 │ │ │ │ + blcs 0x15c1a0 │ │ │ │ movwcs fp, #3988 @ 0xf94 │ │ │ │ @ instruction: 0xf7fe2301 │ │ │ │ stmib sp, {r1, r7, r9, fp, ip, sp, pc}^ │ │ │ │ stmdbge r8, {r3, r9, lr, pc} │ │ │ │ - @ instruction: 0x23a5f641 │ │ │ │ + movtcs pc, #5697 @ 0x1641 @ │ │ │ │ movweq pc, #53952 @ 0xd2c0 @ │ │ │ │ - rsccc pc, r5, #536870916 @ 0x20000004 │ │ │ │ + addcc pc, r1, #536870916 @ 0x20000004 │ │ │ │ andeq pc, sp, #192, 4 │ │ │ │ @ instruction: 0xf04f2400 │ │ │ │ @ instruction: 0xf8cd0c01 │ │ │ │ strls lr, [sl], #-44 @ 0xffffffd4 │ │ │ │ eorsgt pc, r0, sp, asr #17 │ │ │ │ - @ instruction: 0xf900f7f8 │ │ │ │ - stcllt 7, cr15, [pc], #1004 @ 0xdb9fc │ │ │ │ + @ instruction: 0xf908f7f8 │ │ │ │ + stcllt 7, cr15, [pc], #1004 @ 0xdb988 │ │ │ │ andgt lr, r8, #3358720 @ 0x334000 │ │ │ │ @ instruction: 0xf641a908 │ │ │ │ - vsubw.s8 q10, q8, d5 │ │ │ │ + vsubw.s8 q10, q0, d17 │ │ │ │ vcgt.s8 d16, d2, d13 │ │ │ │ - vmlal.s , d0, d1[1] │ │ │ │ + vmlal.s q9, d16, d1[4] │ │ │ │ strcs r0, [r0], #-525 @ 0xfffffdf3 │ │ │ │ stceq 0, cr15, [r1], {79} @ 0x4f │ │ │ │ eor pc, ip, sp, asr #17 │ │ │ │ @ instruction: 0xf8cd940a │ │ │ │ @ instruction: 0xf7f8c030 │ │ │ │ - @ instruction: 0xf7fbf8e9 │ │ │ │ + @ instruction: 0xf7fbf8f1 │ │ │ │ ldmibvc fp, {r3, r4, r6, r7, sl, fp, ip, sp, pc}^ │ │ │ │ movweq pc, #61443 @ 0xf003 @ │ │ │ │ svclt 0x00942b02 │ │ │ │ movwcs r2, #4864 @ 0x1300 │ │ │ │ - blt 0xc99648 │ │ │ │ + blt 0xc995d4 │ │ │ │ @ instruction: 0xf00379db │ │ │ │ - blcs 0x15c294 │ │ │ │ + blcs 0x15c220 │ │ │ │ movwcs fp, #3988 @ 0xf94 │ │ │ │ @ instruction: 0xf7fe2301 │ │ │ │ ldmibvc fp, {r1, r2, r3, r5, r6, r8, fp, ip, sp, pc}^ │ │ │ │ movweq pc, #61443 @ 0xf003 @ │ │ │ │ svclt 0x00942b02 │ │ │ │ movwcs r2, #4864 @ 0x1300 │ │ │ │ stmiblt r6!, {r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ @ instruction: 0x2c09e9cd │ │ │ │ - eorpl pc, r5, #536870916 @ 0x20000004 │ │ │ │ + sbcmi pc, r1, #536870916 @ 0x20000004 │ │ │ │ andeq pc, sp, #192, 4 │ │ │ │ @ instruction: 0xf8cd2403 │ │ │ │ strls lr, [ip], #-44 @ 0xffffffd4 │ │ │ │ - @ instruction: 0xf960f7f8 │ │ │ │ - stclt 7, cr15, [pc], #1004 @ 0xdba7c │ │ │ │ + @ instruction: 0xf968f7f8 │ │ │ │ + stclt 7, cr15, [pc], #1004 @ 0xdba08 │ │ │ │ andgt lr, r8, #3358720 @ 0x334000 │ │ │ │ vmla.i8 d26, d2, d8 │ │ │ │ - vbic.i32 , #1280 @ 0x00000500 │ │ │ │ + vorr.i32 d21, #256 @ 0x00000100 │ │ │ │ vcgt.s8 d16, d2, d13 │ │ │ │ - vrshr.s64 q10, , #64 │ │ │ │ + vmvn.i32 q10, #256 @ 0x00000100 │ │ │ │ strcs r0, [r0], #-525 @ 0xfffffdf3 │ │ │ │ stceq 0, cr15, [r3], {79} @ 0x4f │ │ │ │ eor pc, ip, sp, asr #17 │ │ │ │ @ instruction: 0xf8cd940a │ │ │ │ @ instruction: 0xf7f8c030 │ │ │ │ - @ instruction: 0xf7fbf949 │ │ │ │ + @ instruction: 0xf7fbf951 │ │ │ │ ldmibvc fp, {r3, r4, r7, sl, fp, ip, sp, pc}^ │ │ │ │ movweq pc, #61443 @ 0xf003 @ │ │ │ │ svclt 0x00942b02 │ │ │ │ movwcs r2, #4864 @ 0x1300 │ │ │ │ ldmiblt r7, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf00379db │ │ │ │ - blcs 0x15c314 │ │ │ │ + blcs 0x15c2a0 │ │ │ │ movwcs fp, #3988 @ 0xf94 │ │ │ │ @ instruction: 0xf7fe2301 │ │ │ │ ldmibvc fp, {r3, r6, r7, r8, fp, ip, sp, pc}^ │ │ │ │ movweq pc, #61443 @ 0xf003 @ │ │ │ │ svclt 0x00942b02 │ │ │ │ movwcs r2, #4864 @ 0x1300 │ │ │ │ - blt 0xfe8996ec │ │ │ │ + blt 0xfe899678 │ │ │ │ @ instruction: 0xf00379db │ │ │ │ - blcs 0x15c338 │ │ │ │ + blcs 0x15c2c4 │ │ │ │ movwcs fp, #3988 @ 0xf94 │ │ │ │ @ instruction: 0xf7fe2301 │ │ │ │ stmib sp, {r0, r1, r2, r3, r4, r5, r6, r7, fp, ip, sp, pc}^ │ │ │ │ stmdbge r8, {r3, r9, lr, pc} │ │ │ │ - cmppcs r5, #68157440 @ p-variant is OBSOLETE @ 0x4100000 │ │ │ │ + mvnsne pc, #68157440 @ 0x4100000 │ │ │ │ movweq pc, #53952 @ 0xd2c0 @ │ │ │ │ - addmi pc, r5, #536870916 @ 0x20000004 │ │ │ │ + eormi pc, r1, #536870916 @ 0x20000004 │ │ │ │ andeq pc, sp, #192, 4 │ │ │ │ @ instruction: 0xf04f2400 │ │ │ │ @ instruction: 0xf8cd0c02 │ │ │ │ strls lr, [sl], #-44 @ 0xffffffd4 │ │ │ │ eorsgt pc, r0, sp, asr #17 │ │ │ │ - @ instruction: 0xf86ef7f8 │ │ │ │ + @ instruction: 0xf876f7f8 │ │ │ │ mrrclt 7, 15, pc, sp, cr11 @ │ │ │ │ andgt lr, r8, #3358720 @ 0x334000 │ │ │ │ @ instruction: 0xf641a908 │ │ │ │ - vbic.i32 d20, #1280 @ 0x00000500 │ │ │ │ + vrsra.s64 , , #64 │ │ │ │ vcgt.s8 d16, d2, d13 │ │ │ │ - vmvn.i32 d20, #1280 @ 0x00000500 │ │ │ │ + vrshr.s64 , , #64 │ │ │ │ strcs r0, [r0], #-525 @ 0xfffffdf3 │ │ │ │ stceq 0, cr15, [r2], {79} @ 0x4f │ │ │ │ eor pc, ip, sp, asr #17 │ │ │ │ @ instruction: 0xf8cd940a │ │ │ │ @ instruction: 0xf7f8c030 │ │ │ │ - @ instruction: 0xf7fbf857 │ │ │ │ + @ instruction: 0xf7fbf85f │ │ │ │ stmib sp, {r1, r2, r6, sl, fp, ip, sp, pc}^ │ │ │ │ stmdbge r8, {r3, r9, lr, pc} │ │ │ │ - mvncc pc, #68157440 @ 0x4100000 │ │ │ │ + orrcc pc, r1, #68157440 @ 0x4100000 │ │ │ │ movweq pc, #53952 @ 0xd2c0 @ │ │ │ │ - sbcsmi pc, r5, #536870916 @ 0x20000004 │ │ │ │ + rsbsmi pc, r1, #536870916 @ 0x20000004 │ │ │ │ andeq pc, sp, #192, 4 │ │ │ │ @ instruction: 0xf04f2400 │ │ │ │ @ instruction: 0xf8cd0c03 │ │ │ │ strls lr, [sl], #-44 @ 0xffffffd4 │ │ │ │ eorsgt pc, r0, sp, asr #17 │ │ │ │ - @ instruction: 0xf8e0f7f8 │ │ │ │ - stclt 7, cr15, [pc], #-1004 @ 0xdb3a4 │ │ │ │ + @ instruction: 0xf8e8f7f8 │ │ │ │ + stclt 7, cr15, [pc], #-1004 @ 0xdb330 │ │ │ │ @ instruction: 0x2c09e9cd │ │ │ │ - eorpl pc, r5, #536870916 @ 0x20000004 │ │ │ │ + sbcmi pc, r1, #536870916 @ 0x20000004 │ │ │ │ andeq pc, sp, #192, 4 │ │ │ │ @ instruction: 0xf8cd2403 │ │ │ │ strls lr, [ip], #-44 @ 0xffffffd4 │ │ │ │ - @ instruction: 0xf8d2f7f8 │ │ │ │ + @ instruction: 0xf8daf7f8 │ │ │ │ stclt 7, cr15, [r1], #-1004 @ 0xfffffc14 │ │ │ │ andgt lr, r8, #3358720 @ 0x334000 │ │ │ │ @ instruction: 0xf641a908 │ │ │ │ - vrsra.s64 d19, d5, #64 │ │ │ │ + vbic.i32 d19, #256 @ 0x00000100 │ │ │ │ vcgt.s8 d16, d2, d13 │ │ │ │ - vmlal.s , d16, d1[5] │ │ │ │ + vsubl.s8 , d16, d1 │ │ │ │ strcs r0, [r0], #-525 @ 0xfffffdf3 │ │ │ │ stceq 0, cr15, [r1], {79} @ 0x4f │ │ │ │ eor pc, ip, sp, asr #17 │ │ │ │ @ instruction: 0xf8cd940a │ │ │ │ @ instruction: 0xf7f8c030 │ │ │ │ - @ instruction: 0xf7fbf81b │ │ │ │ + @ instruction: 0xf7fbf823 │ │ │ │ stmib sp, {r1, r3, sl, fp, ip, sp, pc}^ │ │ │ │ stmdbge r8, {r3, r9, lr, pc} │ │ │ │ - cmnppl sp, #536870916 @ p-variant is OBSOLETE @ 0x20000004 │ │ │ │ + tstppl r9, #536870916 @ p-variant is OBSOLETE @ 0x20000004 │ │ │ │ movweq pc, #53952 @ 0xd2c0 @ │ │ │ │ - eorsmi pc, r5, #536870916 @ 0x20000004 │ │ │ │ + sbcscc pc, r1, #536870916 @ 0x20000004 │ │ │ │ andeq pc, sp, #192, 4 │ │ │ │ @ instruction: 0xf04f2400 │ │ │ │ @ instruction: 0xf8cd0c02 │ │ │ │ strls lr, [sl], #-44 @ 0xffffffd4 │ │ │ │ eorsgt pc, r0, sp, asr #17 │ │ │ │ - @ instruction: 0xf804f7f8 │ │ │ │ - bllt 0xffdd97f4 │ │ │ │ + @ instruction: 0xf80cf7f8 │ │ │ │ + bllt 0xffdd9780 │ │ │ │ @ instruction: 0xf00379db │ │ │ │ - blcs 0x15c44c │ │ │ │ + blcs 0x15c3d8 │ │ │ │ movwcs fp, #3988 @ 0xf94 │ │ │ │ @ instruction: 0xf7fe2301 │ │ │ │ ldmibvc fp, {r0, r2, r4, r6, r7, fp, ip, sp, pc}^ │ │ │ │ movweq pc, #61443 @ 0xf003 @ │ │ │ │ svclt 0x00942b02 │ │ │ │ movwcs r2, #4864 @ 0x1300 │ │ │ │ stmialt r9!, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ - blx 0xffa17f98 │ │ │ │ + blx 0xff897f24 │ │ │ │ tstls r5, r8, lsl #16 │ │ │ │ eorshi pc, r0, sp, asr #17 │ │ │ │ - blx 0xffd1981c │ │ │ │ + blx 0xffd197a8 │ │ │ │ smullscs pc, r3, r7, r8 @ │ │ │ │ @ instruction: 0xf0129b05 │ │ │ │ @ instruction: 0xf43b0f01 │ │ │ │ - bls 0x3c67f0 │ │ │ │ + bls 0x3c677c │ │ │ │ @ instruction: 0xf0002a01 │ │ │ │ - bcs 0x17cf64 │ │ │ │ - blge 0xff998a44 │ │ │ │ + bcs 0x17cef0 │ │ │ │ + blge 0xff9989d0 │ │ │ │ ldrtmi sl, [r8], -r8, lsl #18 │ │ │ │ - adcseq pc, r5, #1610612740 @ 0x60000004 │ │ │ │ + subeq pc, r1, #1610612740 @ 0x60000004 │ │ │ │ andeq pc, sp, #192, 4 │ │ │ │ @ instruction: 0xf7f29305 │ │ │ │ - blls 0x25a180 │ │ │ │ + blls 0x25a12c │ │ │ │ @ instruction: 0xf47b2800 │ │ │ │ @ instruction: 0xf7fbac8c │ │ │ │ stmdage r8, {r0, r1, r4, r6, r7, r8, r9, fp, ip, sp, pc} │ │ │ │ @ instruction: 0xf7f89105 │ │ │ │ @ instruction: 0xf8d7facf │ │ │ │ - blls 0x223bc4 │ │ │ │ + blls 0x223b50 │ │ │ │ svceq 0x0040f012 │ │ │ │ - blge 0xff318978 │ │ │ │ + blge 0xff318904 │ │ │ │ stmdals r8, {r1, r3, r4, r5, r8, sl, fp, sp, lr} │ │ │ │ ldmdavs r2, {r0, r3, sl, fp, ip, pc} │ │ │ │ strtmi r4, [r1], r6, lsl #12 │ │ │ │ svceq 0x000ef012 │ │ │ │ - strhi pc, [pc, #0]! @ 0xdb8a0 │ │ │ │ + strhi pc, [pc, #0]! @ 0xdb82c │ │ │ │ andeq lr, r4, #64, 20 @ 0x40000 │ │ │ │ stmdbls fp, {r1, r3, sl, fp, ip, pc} │ │ │ │ movwmi r4, #40994 @ 0xa022 │ │ │ │ @ instruction: 0xf47b4615 │ │ │ │ @ instruction: 0x4638abb5 │ │ │ │ - @ instruction: 0xffeaf006 │ │ │ │ + @ instruction: 0xffe8f006 │ │ │ │ @ instruction: 0xf43b2800 │ │ │ │ @ instruction: 0xf774ac66 │ │ │ │ - strmi pc, [r7], -r9, ror #26 │ │ │ │ - stc2l 7, cr15, [r6, #-464]! @ 0xfffffe30 │ │ │ │ + strmi pc, [r7], -r3, lsr #27 │ │ │ │ + stc2 7, cr15, [r0, #464]! @ 0x1d0 │ │ │ │ strmi r2, [r3], r0, lsl #24 │ │ │ │ @ instruction: 0xf04fbf14 │ │ │ │ @ instruction: 0xf04f0a02 │ │ │ │ strtmi r0, [sl], -r1, lsl #20 │ │ │ │ strbmi r2, [r9], -r3, lsl #6 │ │ │ │ @ instruction: 0xf7d94638 │ │ │ │ - strtmi pc, [sl], -r3, ror #31 │ │ │ │ + strtmi pc, [sl], -sp, ror #31 │ │ │ │ ldrtmi r2, [r1], -r3, lsl #6 │ │ │ │ @ instruction: 0xf7d94658 │ │ │ │ - @ instruction: 0x462affdd │ │ │ │ + strtmi pc, [sl], -r7, ror #31 │ │ │ │ ldrtmi r2, [r1], -r3, lsl #6 │ │ │ │ @ instruction: 0xf7da4638 │ │ │ │ - movwcs pc, #14419 @ 0x3853 @ │ │ │ │ + movwcs pc, #14429 @ 0x385d @ │ │ │ │ strbmi r4, [r9], -sl, lsr #12 │ │ │ │ @ instruction: 0xf7da4658 │ │ │ │ - stclne 8, cr15, [fp], #-308 @ 0xfffffecc │ │ │ │ + stclne 8, cr15, [fp], #-348 @ 0xfffffea4 │ │ │ │ ldrbmi r4, [r3, #-1565] @ 0xfffff9e3 │ │ │ │ @ instruction: 0xf7fbd1e3 │ │ │ │ @ instruction: 0x4619bc3c │ │ │ │ movwls sl, #22536 @ 0x5808 │ │ │ │ eorshi pc, r0, sp, asr #17 │ │ │ │ - blx 0x2099900 │ │ │ │ + blx 0x209988c │ │ │ │ ldrdcc lr, [sl], -sp │ │ │ │ - andsvc pc, r0, #76, 12 @ 0x4c00000 │ │ │ │ + addsvs pc, r0, #76, 12 @ 0x4c00000 │ │ │ │ eorseq pc, r3, #192, 4 │ │ │ │ - bl 0x105d50 │ │ │ │ - bl 0x15bb40 │ │ │ │ + bl 0x105cdc │ │ │ │ + bl 0x15bacc │ │ │ │ ldrtmi r0, [r8], -r0, lsl #5 │ │ │ │ @ instruction: 0x2194f8d2 │ │ │ │ - blx 0xfe419920 │ │ │ │ + blx 0xfe4198ac │ │ │ │ stmdacs r0, {r0, r2, r8, r9, fp, ip, pc} │ │ │ │ - blge 0x1b98a34 │ │ │ │ + blge 0x1b989c0 │ │ │ │ ldclt 7, cr15, [pc], {251} @ 0xfb │ │ │ │ stmdage r8, {r0, r3, r4, r9, sl, lr} │ │ │ │ @ instruction: 0xf8cd9305 │ │ │ │ @ instruction: 0xf7f88030 │ │ │ │ ldmib sp, {r0, r5, r6, r9, fp, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf64c300a │ │ │ │ - vmov.i32 d23, #0 @ 0x00000000 │ │ │ │ + vrshr.s64 d22, d0, #64 │ │ │ │ stmdbge r8, {r0, r1, r4, r5, r9} │ │ │ │ addeq lr, r3, r0, lsl #22 │ │ │ │ addeq lr, r0, #2048 @ 0x800 │ │ │ │ @ instruction: 0xf8d24638 │ │ │ │ @ instruction: 0xf7f82174 │ │ │ │ - blls 0x25a338 │ │ │ │ + blls 0x25a2c4 │ │ │ │ @ instruction: 0xf43b2800 │ │ │ │ @ instruction: 0xf7fbab4d │ │ │ │ stmdage r8, {r1, sl, fp, ip, sp, pc} │ │ │ │ movwls r4, #22041 @ 0x5619 │ │ │ │ @ instruction: 0xf8cd4604 │ │ │ │ @ instruction: 0xf7f88030 │ │ │ │ - bls 0x3da2a4 │ │ │ │ - bcs 0x1425b0 │ │ │ │ + bls 0x3da230 │ │ │ │ + bcs 0x14253c │ │ │ │ ldrhi pc, [r6, #-0]! │ │ │ │ @ instruction: 0xf47b2a02 │ │ │ │ @ instruction: 0x4621ab3b │ │ │ │ @ instruction: 0xf6454638 │ │ │ │ - vmlal.s q9, d16, d1[3] │ │ │ │ + vmov.i32 q9, #2304 @ 0x00000900 │ │ │ │ movwls r0, #21005 @ 0x520d │ │ │ │ - @ instruction: 0xf99ef7f2 │ │ │ │ + @ instruction: 0xf9a6f7f2 │ │ │ │ stmdacs r0, {r0, r2, r8, r9, fp, ip, pc} │ │ │ │ - blge 0xffa58bac │ │ │ │ - bllt 0xc199b0 │ │ │ │ + blge 0xffa58b38 │ │ │ │ + bllt 0xc1993c │ │ │ │ ldrmi sl, [r9], -r8, lsl #16 │ │ │ │ strmi r9, [r4], -r5, lsl #6 │ │ │ │ eorshi pc, r0, sp, asr #17 │ │ │ │ - blx 0xa199b4 │ │ │ │ + blx 0xa19940 │ │ │ │ smullscs pc, r3, r7, r8 @ │ │ │ │ @ instruction: 0xf0129b05 │ │ │ │ @ instruction: 0xf43b0f01 │ │ │ │ - bls 0x3c6658 │ │ │ │ + bls 0x3c65e4 │ │ │ │ @ instruction: 0xf0002a01 │ │ │ │ - bcs 0x17ce78 │ │ │ │ - blge 0x698bdc │ │ │ │ + bcs 0x17ce04 │ │ │ │ + blge 0x698b68 │ │ │ │ ldrtmi r4, [r8], -r1, lsr #12 │ │ │ │ - adcscs pc, r9, #1610612740 @ 0x60000004 │ │ │ │ + subcs pc, r5, #1610612740 @ 0x60000004 │ │ │ │ andeq pc, sp, #192, 4 │ │ │ │ @ instruction: 0xf7f29305 │ │ │ │ - blls 0x259fe8 │ │ │ │ + blls 0x259f94 │ │ │ │ @ instruction: 0xf47b2800 │ │ │ │ @ instruction: 0xf7fbabc0 │ │ │ │ ldrmi fp, [r9], -r7, lsl #22 │ │ │ │ movwls sl, #22536 @ 0x5808 │ │ │ │ eorshi pc, r0, sp, asr #17 │ │ │ │ - @ instruction: 0xf9e2f7f8 │ │ │ │ + @ instruction: 0xf9e4f7f8 │ │ │ │ ldrbeq r9, [ip], -r5, lsl #22 │ │ │ │ - bge 0x18f10 │ │ │ │ + bge 0x18e9c │ │ │ │ ldrtmi sl, [r8], -r8, lsl #18 │ │ │ │ @ instruction: 0xf834f7fb │ │ │ │ stmdacs r0, {r0, r2, r8, r9, fp, ip, pc} │ │ │ │ - bge 0xffe18b20 │ │ │ │ - bllt 0xfeb59a24 │ │ │ │ + bge 0xffe18aac │ │ │ │ + bllt 0xfeb599b0 │ │ │ │ tstls r5, r8, lsl #16 │ │ │ │ eorshi pc, r0, sp, asr #17 │ │ │ │ @ instruction: 0xf9ecf7f8 │ │ │ │ @ instruction: 0xf64c980b │ │ │ │ - vmov.i32 d23, #0 @ 0x00000000 │ │ │ │ + vrshr.s64 d22, d0, #64 │ │ │ │ stmdbge r8, {r0, r1, r4, r5, r9} │ │ │ │ addeq lr, r0, #2048 @ 0x800 │ │ │ │ @ instruction: 0xf8d24638 │ │ │ │ @ instruction: 0xf7f72204 │ │ │ │ - blls 0x25ac6c │ │ │ │ + blls 0x25ac18 │ │ │ │ @ instruction: 0xf43b2800 │ │ │ │ @ instruction: 0xf7fbaadb │ │ │ │ stmdage r8, {r4, r7, r8, r9, fp, ip, sp, pc} │ │ │ │ @ instruction: 0xf8cd9105 │ │ │ │ @ instruction: 0xf7f88030 │ │ │ │ @ instruction: 0xf641f9d3 │ │ │ │ vrshr.s64 q10, , #64 │ │ │ │ @ instruction: 0xf7fb020a │ │ │ │ stmdage r8, {r2, r3, r4, r5, r6, r8, r9, fp, ip, sp, pc} │ │ │ │ movwls r4, #22041 @ 0x5619 │ │ │ │ @ instruction: 0xf8cd4604 │ │ │ │ @ instruction: 0xf7f88030 │ │ │ │ - bls 0x3da1a8 │ │ │ │ - bcs 0x1426ac │ │ │ │ + bls 0x3da134 │ │ │ │ + bcs 0x142638 │ │ │ │ strbhi pc, [r9, #-0] @ │ │ │ │ @ instruction: 0xf47b2a02 │ │ │ │ @ instruction: 0x4621aabd │ │ │ │ vmin.s8 d20, d5, d24 │ │ │ │ - vrshr.s64 , , #64 │ │ │ │ + vsubl.s8 , d16, d9 │ │ │ │ movwls r0, #21005 @ 0x520d │ │ │ │ - @ instruction: 0xf920f7f2 │ │ │ │ + @ instruction: 0xf928f7f2 │ │ │ │ stmdacs r0, {r0, r2, r8, r9, fp, ip, pc} │ │ │ │ - blge 0x1ad8ca8 │ │ │ │ - blt 0xfec99aac │ │ │ │ + blge 0x1ad8c34 │ │ │ │ + blt 0xfec99a38 │ │ │ │ ldrmi sl, [r9], -r8, lsl #16 │ │ │ │ strmi r9, [r4], -r5, lsl #6 │ │ │ │ eorshi pc, r0, sp, asr #17 │ │ │ │ @ instruction: 0xf9a6f7f8 │ │ │ │ - blls 0x242300 │ │ │ │ + blls 0x24228c │ │ │ │ @ instruction: 0xf0002a01 │ │ │ │ - bcs 0x17cdd0 │ │ │ │ - bge 0xfe898ccc │ │ │ │ + bcs 0x17cd5c │ │ │ │ + bge 0xfe898c58 │ │ │ │ ldrtmi r4, [r8], -r1, lsr #12 │ │ │ │ - addvc pc, r5, #1342177284 @ 0x50000004 │ │ │ │ + andsvc pc, r1, #1342177284 @ 0x50000004 │ │ │ │ andeq pc, sp, #192, 4 │ │ │ │ @ instruction: 0xf7f29305 │ │ │ │ - blls 0x259ef8 │ │ │ │ + blls 0x259ea4 │ │ │ │ @ instruction: 0xf47b2800 │ │ │ │ @ instruction: 0xf7fbab48 │ │ │ │ stmdage r8, {r0, r1, r2, r3, r7, r9, fp, ip, sp, pc} │ │ │ │ @ instruction: 0xf8cd9105 │ │ │ │ @ instruction: 0xf7f88030 │ │ │ │ @ instruction: 0xf640f989 │ │ │ │ vsubl.s8 , d0, d1 │ │ │ │ @ instruction: 0xf7fb020a │ │ │ │ stmdage r8, {r1, r4, r5, r8, r9, fp, ip, sp, pc} │ │ │ │ @ instruction: 0xf8cd9105 │ │ │ │ @ instruction: 0xf7f88030 │ │ │ │ stmdals fp, {r0, r2, r3, r4, r5, r6, r8, fp, ip, sp, lr, pc} │ │ │ │ - andsvc pc, r0, #76, 12 @ 0x4c00000 │ │ │ │ + addsvs pc, r0, #76, 12 @ 0x4c00000 │ │ │ │ eorseq pc, r3, #192, 4 │ │ │ │ - bl 0x185f50 │ │ │ │ + bl 0x185edc │ │ │ │ ldrtmi r0, [r8], -r0, lsl #5 │ │ │ │ ldrsbcs pc, [r4, #130]! @ 0x82 @ │ │ │ │ - ldc2 7, cr15, [r4], {247} @ 0xf7 │ │ │ │ + ldc2 7, cr15, [ip], {247} @ 0xf7 │ │ │ │ stmdacs r0, {r0, r2, r8, r9, fp, ip, pc} │ │ │ │ - bge 0x1c18c30 │ │ │ │ - bllt 0x959b34 │ │ │ │ + bge 0x1c18bbc │ │ │ │ + bllt 0x959ac0 │ │ │ │ tstls r5, r8, lsl #16 │ │ │ │ eorshi pc, r0, sp, asr #17 │ │ │ │ @ instruction: 0xf964f7f8 │ │ │ │ sbcpl pc, sp, #68157440 @ 0x4100000 │ │ │ │ andeq pc, sl, #192, 4 │ │ │ │ - bllt 0x459b4c │ │ │ │ + bllt 0x459ad8 │ │ │ │ tstls r5, r8, lsl #16 │ │ │ │ eorshi pc, r0, sp, asr #17 │ │ │ │ @ instruction: 0xf958f7f8 │ │ │ │ - blls 0x24239c │ │ │ │ + blls 0x242328 │ │ │ │ @ instruction: 0xf63b2a01 │ │ │ │ stmdbge r8, {r0, r1, r4, r6, r9, fp, sp, pc} │ │ │ │ @ instruction: 0xf6414638 │ │ │ │ vmlal.s , d16, d1[3] │ │ │ │ @ instruction: 0xf7f2020a │ │ │ │ - blls 0x259e64 │ │ │ │ + blls 0x259e10 │ │ │ │ @ instruction: 0xf47b2800 │ │ │ │ @ instruction: 0xf7fbaafe │ │ │ │ stmdage r8, {r0, r2, r6, r9, fp, ip, sp, pc} │ │ │ │ movwls r4, #22041 @ 0x5619 │ │ │ │ @ instruction: 0xf8cd4604 │ │ │ │ @ instruction: 0xf7f88030 │ │ │ │ @ instruction: 0xf897f93d │ │ │ │ - blls 0x223ef4 │ │ │ │ + blls 0x223e80 │ │ │ │ svceq 0x0001f012 │ │ │ │ - bge 0xe98c9c │ │ │ │ - bcs 0x1423e0 │ │ │ │ + bge 0xe98c28 │ │ │ │ + bcs 0x14236c │ │ │ │ ldrbhi pc, [r1, #-0]! @ │ │ │ │ @ instruction: 0xf47b2a02 │ │ │ │ strtmi sl, [r1], -pc, lsr #20 │ │ │ │ - vmin.s8 d20, d6, d24 │ │ │ │ - vmvn.i32 d16, #1280 @ 0x00000500 │ │ │ │ + @ instruction: 0xf6454638 │ │ │ │ + vmlal.s , d16, d1[0] │ │ │ │ movwls r0, #21005 @ 0x520d │ │ │ │ - @ instruction: 0xf892f7f2 │ │ │ │ + @ instruction: 0xf89af7f2 │ │ │ │ stmdacs r0, {r0, r2, r8, r9, fp, ip, pc} │ │ │ │ - bge 0xff758dc4 │ │ │ │ - blt 0x919bc8 │ │ │ │ + bge 0xff758d50 │ │ │ │ + blt 0x919b54 │ │ │ │ ldrmi sl, [r9], -r8, lsl #16 │ │ │ │ strmi r9, [r4], -r5, lsl #6 │ │ │ │ eorshi pc, r0, sp, asr #17 │ │ │ │ @ instruction: 0xf918f7f8 │ │ │ │ smullscs pc, r3, r7, r8 @ │ │ │ │ @ instruction: 0xf0129b05 │ │ │ │ @ instruction: 0xf43b0f01 │ │ │ │ - bls 0x3c6440 │ │ │ │ + bls 0x3c63cc │ │ │ │ @ instruction: 0xf0002a01 │ │ │ │ - bcs 0x17d064 │ │ │ │ - bge 0x398df4 │ │ │ │ + bcs 0x17cff0 │ │ │ │ + bge 0x398d80 │ │ │ │ ldrtmi r4, [r8], -r1, lsr #12 │ │ │ │ - adcsvc pc, r5, #72351744 @ 0x4500000 │ │ │ │ + subvc pc, r1, #72351744 @ 0x4500000 │ │ │ │ andeq pc, sp, #192, 4 │ │ │ │ @ instruction: 0xf7f29305 │ │ │ │ - blls 0x259dd0 │ │ │ │ + blls 0x259d7c │ │ │ │ @ instruction: 0xf47b2800 │ │ │ │ @ instruction: 0xf7fbaab4 │ │ │ │ stmdage r8, {r0, r1, r3, r4, r5, r6, r7, r8, fp, ip, sp, pc} │ │ │ │ movwls r4, #22041 @ 0x5619 │ │ │ │ @ instruction: 0xf8cd4604 │ │ │ │ @ instruction: 0xf7f88030 │ │ │ │ @ instruction: 0xf897f8f3 │ │ │ │ - blls 0x223f88 │ │ │ │ + blls 0x223f14 │ │ │ │ svceq 0x0001f012 │ │ │ │ stmibge ip!, {r0, r1, r3, r4, r5, sl, ip, sp, lr, pc}^ │ │ │ │ - bcs 0x142474 │ │ │ │ + bcs 0x142400 │ │ │ │ strhi pc, [r5, #-0] │ │ │ │ @ instruction: 0xf47b2a02 │ │ │ │ strtmi sl, [r1], -r5, ror #19 │ │ │ │ vmin.s8 d20, d6, d24 │ │ │ │ - vrshr.s64 d17, d25, #64 │ │ │ │ + vmlal.s , d0, d1[1] │ │ │ │ movwls r0, #21005 @ 0x520d │ │ │ │ - @ instruction: 0xf848f7f2 │ │ │ │ + @ instruction: 0xf850f7f2 │ │ │ │ stmdacs r0, {r0, r2, r8, r9, fp, ip, pc} │ │ │ │ - bge 0xfe4d8e58 │ │ │ │ + bge 0xfe4d8de4 │ │ │ │ ldmiblt r6, {r0, r1, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ ldrmi sl, [r9], -r8, lsl #16 │ │ │ │ strmi r9, [r4], -r5, lsl #6 │ │ │ │ eorshi pc, r0, sp, asr #17 │ │ │ │ @ instruction: 0xf8cef7f8 │ │ │ │ smullscs pc, r3, r7, r8 @ │ │ │ │ @ instruction: 0xf0129b05 │ │ │ │ @ instruction: 0xf43b0f01 │ │ │ │ - bls 0x3c63ac │ │ │ │ + bls 0x3c6338 │ │ │ │ @ instruction: 0xf0002a01 │ │ │ │ - bcs 0x17cea0 │ │ │ │ + bcs 0x17ce2c │ │ │ │ stmibge r0, {r0, r1, r3, r4, r5, r6, sl, ip, sp, lr, pc}^ │ │ │ │ ldrtmi r4, [r8], -r1, lsr #12 │ │ │ │ - eorsne pc, r9, #1610612740 @ 0x60000004 │ │ │ │ + sbceq pc, r5, #1610612740 @ 0x60000004 │ │ │ │ andeq pc, sp, #192, 4 │ │ │ │ @ instruction: 0xf7f29305 │ │ │ │ - blls 0x259d3c │ │ │ │ + blls 0x259ce8 │ │ │ │ @ instruction: 0xf47b2800 │ │ │ │ @ instruction: 0xf7fbaa6a │ │ │ │ stmdage r8, {r0, r4, r5, r7, r8, fp, ip, sp, pc} │ │ │ │ @ instruction: 0xf8cd9105 │ │ │ │ @ instruction: 0xf7f88030 │ │ │ │ @ instruction: 0xf640f8ab │ │ │ │ vrshr.s64 d18, d25, #64 │ │ │ │ @ instruction: 0xf7fb020a │ │ │ │ @ instruction: 0x4619ba54 │ │ │ │ movwls sl, #22536 @ 0x5808 │ │ │ │ eorshi pc, r0, sp, asr #17 │ │ │ │ @ instruction: 0xf89ef7f8 │ │ │ │ eorcs pc, r9, #64, 12 @ 0x4000000 │ │ │ │ andeq pc, sl, #192, 4 │ │ │ │ - blt 0x12d9cd8 │ │ │ │ + blt 0x12d9c64 │ │ │ │ stmdage r8, {r0, r3, r4, r9, sl, lr} │ │ │ │ @ instruction: 0xf8cd9305 │ │ │ │ @ instruction: 0xf7f88030 │ │ │ │ @ instruction: 0xf640f891 │ │ │ │ vmlal.s , d16, d1[4] │ │ │ │ @ instruction: 0xf7fb020a │ │ │ │ @ instruction: 0x4619ba3a │ │ │ │ movwls sl, #22536 @ 0x5808 │ │ │ │ eorshi pc, r0, sp, asr #17 │ │ │ │ - @ instruction: 0xf848f7f8 │ │ │ │ - blls 0x2371fc │ │ │ │ + @ instruction: 0xf84cf7f8 │ │ │ │ + blls 0x237188 │ │ │ │ @ instruction: 0xf8d19a0b │ │ │ │ ldrbeq r1, [lr], -r0, lsl #2 │ │ │ │ adchi pc, r9, #0, 2 │ │ │ │ svcvs 0x0070f411 │ │ │ │ ldmdbge r8!, {r0, r1, r3, r4, r5, sl, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf47b2a02 │ │ │ │ stmdbge r8, {r0, r2, r4, r5, r6, r8, fp, sp, pc} │ │ │ │ vmin.s8 d20, d1, d24 │ │ │ │ - vmlal.s q8, d16, d1[1] │ │ │ │ + vmlal.s q8, d0, d1[4] │ │ │ │ @ instruction: 0xf7f1020d │ │ │ │ - blls 0x25bca8 │ │ │ │ + blls 0x25bc54 │ │ │ │ @ instruction: 0xf47b2800 │ │ │ │ @ instruction: 0xf7fbaa20 │ │ │ │ ldrmi fp, [r9], -r7, ror #18 │ │ │ │ movwls sl, #22536 @ 0x5808 │ │ │ │ eorshi pc, r0, sp, asr #17 │ │ │ │ - @ instruction: 0xf842f7f8 │ │ │ │ + @ instruction: 0xf844f7f8 │ │ │ │ ldrbeq r9, [sl], -r5, lsl #22 │ │ │ │ ldmdbge ip, {r0, r1, r3, r4, r5, r8, sl, ip, sp, lr, pc}^ │ │ │ │ ldrtmi sl, [r8], -r8, lsl #18 │ │ │ │ - ldc2l 7, cr15, [r2], #984 @ 0x3d8 │ │ │ │ + ldc2l 7, cr15, [sl], #984 @ 0x3d8 │ │ │ │ stmdacs r0, {r0, r2, r8, r9, fp, ip, pc} │ │ │ │ ldmdbge r4, {r0, r1, r3, r4, r5, sl, ip, sp, lr, pc}^ │ │ │ │ - blt 0x359d64 │ │ │ │ + blt 0x359cf0 │ │ │ │ ldrmi sl, [r9], -r8, lsl #16 │ │ │ │ strmi r9, [r4], -r5, lsl #6 │ │ │ │ eorshi pc, r0, sp, asr #17 │ │ │ │ @ instruction: 0xf84af7f8 │ │ │ │ smullscs pc, r3, r7, r8 @ │ │ │ │ @ instruction: 0xf0129b05 │ │ │ │ @ instruction: 0xf43b0f01 │ │ │ │ - bls 0x3c62a4 │ │ │ │ + bls 0x3c6230 │ │ │ │ @ instruction: 0xf0002a01 │ │ │ │ - bcs 0x17c7a8 │ │ │ │ + bcs 0x17c734 │ │ │ │ ldmdbge ip!, {r0, r1, r3, r4, r5, r6, sl, ip, sp, lr, pc} │ │ │ │ ldrtmi r4, [r8], -r1, lsr #12 │ │ │ │ - eorsvs pc, r5, #72351744 @ 0x4500000 │ │ │ │ + sbcpl pc, r1, #72351744 @ 0x4500000 │ │ │ │ andeq pc, sp, #192, 4 │ │ │ │ @ instruction: 0xf7f19305 │ │ │ │ - blls 0x25bc34 │ │ │ │ + blls 0x25bbe0 │ │ │ │ @ instruction: 0xf47b2800 │ │ │ │ @ instruction: 0xf7fba9e6 │ │ │ │ stmdage r8, {r0, r2, r3, r5, r8, fp, ip, sp, pc} │ │ │ │ movwls r4, #22041 @ 0x5619 │ │ │ │ @ instruction: 0xf8cd4604 │ │ │ │ @ instruction: 0xf7f88030 │ │ │ │ @ instruction: 0xf897f825 │ │ │ │ - blls 0x224124 │ │ │ │ + blls 0x2240b0 │ │ │ │ svceq 0x0001f012 │ │ │ │ ldmdbge lr, {r0, r1, r3, r4, r5, sl, ip, sp, lr, pc} │ │ │ │ - bcs 0x142610 │ │ │ │ + bcs 0x14259c │ │ │ │ mvnshi pc, #0 │ │ │ │ @ instruction: 0xf47b2a02 │ │ │ │ @ instruction: 0x4621a917 │ │ │ │ @ instruction: 0xf6454638 │ │ │ │ - vrshr.s64 d21, d21, #64 │ │ │ │ + vmlal.s , d0, d1[0] │ │ │ │ movwls r0, #21005 @ 0x520d │ │ │ │ - @ instruction: 0xff7af7f1 │ │ │ │ + @ instruction: 0xff82f7f1 │ │ │ │ stmdacs r0, {r0, r2, r8, r9, fp, ip, pc} │ │ │ │ stmibge r1, {r0, r1, r3, r4, r5, r6, sl, ip, sp, lr, pc}^ │ │ │ │ stmdblt r8, {r0, r1, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ tstls r5, r8, lsl #16 │ │ │ │ eorshi pc, r0, sp, asr #17 │ │ │ │ @ instruction: 0xf802f7f8 │ │ │ │ - blls 0x242648 │ │ │ │ + blls 0x2425d4 │ │ │ │ @ instruction: 0xf47b2a00 │ │ │ │ stmdbge r8, {r0, r2, r3, r4, r5, r6, r7, fp, sp, pc} │ │ │ │ @ instruction: 0xf6414638 │ │ │ │ vmlal.s , d0, d1[7] │ │ │ │ @ instruction: 0xf7f1020a │ │ │ │ - blls 0x25bbb8 │ │ │ │ + blls 0x25bb64 │ │ │ │ @ instruction: 0xf47b2800 │ │ │ │ @ instruction: 0xf7fba9a8 │ │ │ │ ldrmi fp, [r9], -pc, ror #17 │ │ │ │ movwls sl, #22536 @ 0x5808 │ │ │ │ eorshi pc, r0, sp, asr #17 │ │ │ │ - @ instruction: 0xffcaf7f7 │ │ │ │ + @ instruction: 0xffccf7f7 │ │ │ │ ldrbeq r9, [sp], -r5, lsl #22 │ │ │ │ addhi pc, r2, #0, 2 │ │ │ │ ldrtmi sl, [r8], -r8, lsl #18 │ │ │ │ @ instruction: 0xff18f7fa │ │ │ │ stmdacs r0, {r0, r2, r8, r9, fp, ip, pc} │ │ │ │ ldmge ip, {r0, r1, r3, r4, r5, sl, ip, sp, lr, pc}^ │ │ │ │ ldmiblt r1, {r0, r1, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ ldrmi sl, [r9], -r8, lsl #16 │ │ │ │ strmi r9, [r4], -r5, lsl #6 │ │ │ │ eorshi pc, r0, sp, asr #17 │ │ │ │ @ instruction: 0xffd2f7f7 │ │ │ │ - blls 0x2426a8 │ │ │ │ + blls 0x242634 │ │ │ │ @ instruction: 0xf0002a01 │ │ │ │ - bcs 0x17c8ec │ │ │ │ + bcs 0x17c878 │ │ │ │ stmiage sl, {r0, r1, r3, r4, r5, r6, sl, ip, sp, lr, pc}^ │ │ │ │ ldrtmi r4, [r8], -r1, lsr #12 │ │ │ │ - rsbseq pc, r5, #72351744 @ 0x4500000 │ │ │ │ + andeq pc, r1, #72351744 @ 0x4500000 │ │ │ │ andeq pc, sp, #192, 4 │ │ │ │ @ instruction: 0xf7f19305 │ │ │ │ - blls 0x25bb50 │ │ │ │ + blls 0x25bafc │ │ │ │ @ instruction: 0xf47b2800 │ │ │ │ @ instruction: 0xf7fba974 │ │ │ │ stmdage r8, {r0, r1, r3, r4, r5, r7, fp, ip, sp, pc} │ │ │ │ @ instruction: 0xf8cd9105 │ │ │ │ @ instruction: 0xf7f78030 │ │ │ │ - bls 0x3dbd88 │ │ │ │ - bcs 0x182acc │ │ │ │ + bls 0x3dbd14 │ │ │ │ + bcs 0x182a58 │ │ │ │ ldmge r0!, {r0, r1, r3, r4, r5, r6, sl, ip, sp, lr, pc} │ │ │ │ ldrtmi sl, [r8], -r8, lsl #18 │ │ │ │ sbcsvs pc, r1, #68157440 @ 0x4100000 │ │ │ │ andeq pc, sl, #192, 4 │ │ │ │ - @ instruction: 0xff14f7f1 │ │ │ │ + @ instruction: 0xff1cf7f1 │ │ │ │ stmdacs r0, {r0, r2, r8, r9, fp, ip, pc} │ │ │ │ ldmdbge fp, {r0, r1, r3, r4, r5, r6, sl, ip, sp, lr, pc}^ │ │ │ │ stmialt r2!, {r0, r1, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ ldrmi sl, [r9], -r8, lsl #16 │ │ │ │ strmi r9, [r4], -r5, lsl #6 │ │ │ │ eorshi pc, r0, sp, asr #17 │ │ │ │ @ instruction: 0xff9af7f7 │ │ │ │ - blls 0x242718 │ │ │ │ + blls 0x2426a4 │ │ │ │ @ instruction: 0xf0002a01 │ │ │ │ - bcs 0x17c7ec │ │ │ │ + bcs 0x17c778 │ │ │ │ ldmge r2, {r0, r1, r3, r4, r5, r6, sl, ip, sp, lr, pc} │ │ │ │ ldrtmi r4, [r8], -r1, lsr #12 │ │ │ │ - subscs pc, r5, #72351744 @ 0x4500000 │ │ │ │ + rscne pc, r1, #72351744 @ 0x4500000 │ │ │ │ andeq pc, sp, #192, 4 │ │ │ │ @ instruction: 0xf7f19305 │ │ │ │ - blls 0x25bae0 │ │ │ │ + blls 0x25ba8c │ │ │ │ @ instruction: 0xf47b2800 │ │ │ │ @ instruction: 0xf7fba93c │ │ │ │ stmdage r8, {r0, r1, r7, fp, ip, sp, pc} │ │ │ │ movwls r4, #22041 @ 0x5619 │ │ │ │ @ instruction: 0xf8cd4604 │ │ │ │ @ instruction: 0xf7f78030 │ │ │ │ - bls 0x3dbd14 │ │ │ │ - bcs 0x142b40 │ │ │ │ + bls 0x3dbca0 │ │ │ │ + bcs 0x142acc │ │ │ │ eorshi pc, r1, #0 │ │ │ │ @ instruction: 0xf47b2a02 │ │ │ │ @ instruction: 0x4621a873 │ │ │ │ @ instruction: 0xf6454638 │ │ │ │ - vrshr.s64 , , #64 │ │ │ │ + vmlal.s , d0, d1[6] │ │ │ │ movwls r0, #21005 @ 0x520d │ │ │ │ - mrc2 7, 6, pc, cr6, cr1, {7} │ │ │ │ + mrc2 7, 6, pc, cr14, cr1, {7} │ │ │ │ stmdacs r0, {r0, r2, r8, r9, fp, ip, pc} │ │ │ │ ldmdbge sp, {r0, r1, r3, r4, r5, r6, sl, ip, sp, lr, pc} │ │ │ │ stmdalt r4!, {r0, r1, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ stmdage r8, {r0, r3, r4, r9, sl, lr} │ │ │ │ @ instruction: 0xf8cd9305 │ │ │ │ @ instruction: 0xf7f78030 │ │ │ │ @ instruction: 0xf649ff5d │ │ │ │ vmlal.s q11, d0, d1[2] │ │ │ │ @ instruction: 0xf7fb0206 │ │ │ │ ldrmi fp, [r9], -r6, lsl #18 │ │ │ │ movwls sl, #22536 @ 0x5808 │ │ │ │ eorshi pc, r0, sp, asr #17 │ │ │ │ - @ instruction: 0xff32f7f7 │ │ │ │ + @ instruction: 0xff34f7f7 │ │ │ │ stmdals fp, {r0, r2, r8, r9, fp, ip, pc} │ │ │ │ @ instruction: 0xf100065c │ │ │ │ @ instruction: 0xf64c81c4 │ │ │ │ - vmov.i32 d23, #0 @ 0x00000000 │ │ │ │ - bl 0x15c85c │ │ │ │ + vrshr.s64 d22, d0, #64 │ │ │ │ + bl 0x15c7e8 │ │ │ │ stmdbge r8, {r7, r9} │ │ │ │ @ instruction: 0xf8d24638 │ │ │ │ @ instruction: 0xf7f721b4 │ │ │ │ - blls 0x25a05c │ │ │ │ + blls 0x25a008 │ │ │ │ @ instruction: 0xf43b2800 │ │ │ │ @ instruction: 0xf7fba83b │ │ │ │ stmdage r8, {r4, r5, r6, r7, fp, ip, sp, pc} │ │ │ │ movwls r4, #22041 @ 0x5619 │ │ │ │ @ instruction: 0xf8cd4604 │ │ │ │ @ instruction: 0xf7f78030 │ │ │ │ - bls 0x3dbc80 │ │ │ │ - bcs 0x142bd4 │ │ │ │ + bls 0x3dbc0c │ │ │ │ + bcs 0x142b60 │ │ │ │ @ instruction: 0x81b8f000 │ │ │ │ @ instruction: 0xf47b2a02 │ │ │ │ strtmi sl, [r1], -r9, lsr #16 │ │ │ │ @ instruction: 0xf6414638 │ │ │ │ vmvn.i32 q11, #3328 @ 0x00000d00 │ │ │ │ movwls r0, #21002 @ 0x520a │ │ │ │ - mcr2 7, 4, pc, cr12, cr1, {7} @ │ │ │ │ + mrc2 7, 4, pc, cr4, cr1, {7} │ │ │ │ stmdacs r0, {r0, r2, r8, r9, fp, ip, pc} │ │ │ │ ldmge r3, {r0, r1, r3, r4, r5, r6, sl, ip, sp, lr, pc}^ │ │ │ │ ldmdalt sl, {r0, r1, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ ldrmi sl, [r9], -r8, lsl #16 │ │ │ │ strmi r9, [r4], -r5, lsl #6 │ │ │ │ eorshi pc, r0, sp, asr #17 │ │ │ │ @ instruction: 0xff12f7f7 │ │ │ │ - blls 0x242828 │ │ │ │ + blls 0x2427b4 │ │ │ │ @ instruction: 0xf0002a01 │ │ │ │ - bcs 0x17c5d4 │ │ │ │ + bcs 0x17c560 │ │ │ │ stmdage sl, {r0, r1, r3, r4, r5, r6, sl, ip, sp, lr, pc} │ │ │ │ ldrtmi r4, [r8], -r1, lsr #12 │ │ │ │ eorvs pc, r1, #68157440 @ 0x4100000 │ │ │ │ andeq pc, sl, #192, 4 │ │ │ │ @ instruction: 0xf7f19305 │ │ │ │ - blls 0x25b9d0 │ │ │ │ + blls 0x25b97c │ │ │ │ @ instruction: 0xf47b2800 │ │ │ │ @ instruction: 0xf7faa8b4 │ │ │ │ stmdage r8, {r0, r1, r3, r4, r5, r6, r7, r8, r9, sl, fp, ip, sp, pc} │ │ │ │ @ instruction: 0xf8cd9105 │ │ │ │ @ instruction: 0xf7f78030 │ │ │ │ - ldcvs 14, cr15, [sl, #-740]! @ 0xfffffd1c │ │ │ │ - blls 0x22d918 │ │ │ │ + ldcvs 14, cr15, [sl, #-756]! @ 0xfffffd0c │ │ │ │ + blls 0x22d8a4 │ │ │ │ @ instruction: 0xf8d2990b │ │ │ │ ldrbeq r2, [ip], -r0, lsl #2 │ │ │ │ rscseq pc, r0, #2 │ │ │ │ rschi pc, r1, #0, 2 │ │ │ │ @ instruction: 0xf43a2a00 │ │ │ │ stmdbcs r0, {r0, r1, r2, r5, r6, r7, r8, r9, sl, fp, sp, pc} │ │ │ │ svcge 0x00e4f47a │ │ │ │ - vmla.i8 d26, d1, d8 │ │ │ │ - vsubl.s8 q8, d0, d5 │ │ │ │ + @ instruction: 0xf640a908 │ │ │ │ + vsubl.s8 , d16, d17 │ │ │ │ @ instruction: 0xf7f1020d │ │ │ │ - blls 0x25b988 │ │ │ │ + blls 0x25b934 │ │ │ │ @ instruction: 0xf47b2800 │ │ │ │ @ instruction: 0xf7faa890 │ │ │ │ ldmibvc fp, {r0, r1, r2, r4, r6, r7, r8, r9, sl, fp, ip, sp, pc}^ │ │ │ │ movweq pc, #61443 @ 0xf003 @ │ │ │ │ svclt 0x00942b02 │ │ │ │ movwcs r2, #4864 @ 0x1300 │ │ │ │ ldcllt 7, cr15, [r2, #-1004]! @ 0xfffffc14 │ │ │ │ tstls r5, r8, lsl #16 │ │ │ │ eorshi pc, r0, sp, asr #17 │ │ │ │ - mcr2 7, 4, pc, cr12, cr7, {7} @ │ │ │ │ + mrc2 7, 4, pc, cr0, cr7, {7} │ │ │ │ @ instruction: 0x46386d3a │ │ │ │ stmdbls fp, {r0, r2, r8, r9, fp, ip, pc} │ │ │ │ ldrdcs pc, [r0, -r2] │ │ │ │ @ instruction: 0xf002065d │ │ │ │ @ instruction: 0xf10002f0 │ │ │ │ - bcs 0xfcadc │ │ │ │ + bcs 0xfca68 │ │ │ │ svcge 0x00baf43a │ │ │ │ @ instruction: 0xf47a2900 │ │ │ │ stmdbge r8, {r0, r1, r2, r4, r5, r7, r8, r9, sl, fp, sp, pc} │ │ │ │ - addsne pc, r1, #-536870908 @ 0xe0000004 │ │ │ │ + eorne pc, sp, #-536870908 @ 0xe0000004 │ │ │ │ andeq pc, ip, #192, 4 │ │ │ │ - mrc2 7, 0, pc, cr12, cr1, {7} │ │ │ │ + mcr2 7, 1, pc, cr4, cr1, {7} @ │ │ │ │ stmdacs r0, {r0, r2, r8, r9, fp, ip, pc} │ │ │ │ stmdage r3!, {r0, r1, r3, r4, r5, r6, sl, ip, sp, lr, pc}^ │ │ │ │ svclt 0x00aaf7fa │ │ │ │ ldrmi sl, [r9], -r8, lsl #16 │ │ │ │ strmi r9, [r4], -r5, lsl #6 │ │ │ │ eorshi pc, r0, sp, asr #17 │ │ │ │ mcr2 7, 5, pc, cr2, cr7, {7} @ │ │ │ │ smullscs pc, r3, r7, r8 @ │ │ │ │ @ instruction: 0xf0129b05 │ │ │ │ @ instruction: 0xf43a0f01 │ │ │ │ - bls 0x3c7f54 │ │ │ │ + bls 0x3c7ee0 │ │ │ │ @ instruction: 0xf0002a01 │ │ │ │ - bcs 0x17c8e0 │ │ │ │ + bcs 0x17c86c │ │ │ │ svcge 0x0094f47a │ │ │ │ ldrtmi r4, [r8], -r1, lsr #12 │ │ │ │ - adcsvs pc, r5, #72351744 @ 0x4500000 │ │ │ │ + subvs pc, r1, #72351744 @ 0x4500000 │ │ │ │ andeq pc, sp, #192, 4 │ │ │ │ @ instruction: 0xf7f19305 │ │ │ │ - blls 0x25b8e4 │ │ │ │ + blls 0x25b890 │ │ │ │ @ instruction: 0xf47b2800 │ │ │ │ @ instruction: 0xf7faa83e │ │ │ │ stmdage r8, {r0, r2, r7, r8, r9, sl, fp, ip, sp, pc} │ │ │ │ @ instruction: 0xf8cd9105 │ │ │ │ @ instruction: 0xf7f78030 │ │ │ │ - bls 0x3dbb1c │ │ │ │ - bcs 0x102d38 │ │ │ │ + bls 0x3dbaa8 │ │ │ │ + bcs 0x102cc4 │ │ │ │ svcge 0x007af47a │ │ │ │ ldrtmi sl, [r8], -r8, lsl #18 │ │ │ │ rscpl pc, r5, #-1879048188 @ 0x90000004 │ │ │ │ andeq pc, r6, #192, 4 │ │ │ │ - ldc2l 7, cr15, [lr, #964] @ 0x3c4 │ │ │ │ + stc2l 7, cr15, [r6, #964]! @ 0x3c4 │ │ │ │ stmdacs r0, {r0, r2, r8, r9, fp, ip, pc} │ │ │ │ stmdage r5!, {r0, r1, r3, r4, r5, r6, sl, ip, sp, lr, pc} │ │ │ │ svclt 0x006cf7fa │ │ │ │ tstls r5, r8, lsl #16 │ │ │ │ eorshi pc, r0, sp, asr #17 │ │ │ │ mcr2 7, 3, pc, cr6, cr7, {7} @ │ │ │ │ - blls 0x242980 │ │ │ │ + blls 0x24290c │ │ │ │ @ instruction: 0xf47a2a00 │ │ │ │ stmdbge r8, {r0, r5, r6, r8, r9, sl, fp, sp, pc} │ │ │ │ @ instruction: 0xf6414638 │ │ │ │ vsubl.s8 q9, d16, d21 │ │ │ │ @ instruction: 0xf7f1020a │ │ │ │ - blls 0x25b880 │ │ │ │ + blls 0x25b82c │ │ │ │ @ instruction: 0xf47b2800 │ │ │ │ @ instruction: 0xf7faa80c │ │ │ │ stmdage r8, {r0, r1, r4, r6, r8, r9, sl, fp, ip, sp, pc} │ │ │ │ @ instruction: 0xf8cd9105 │ │ │ │ @ instruction: 0xf7f78030 │ │ │ │ @ instruction: 0xf641fe4d │ │ │ │ vmov.i32 q9, #256 @ 0x00000100 │ │ │ │ @@ -208783,68 +208755,68 @@ │ │ │ │ svclt 0x00e9f7fa │ │ │ │ tstls r5, r8, lsl #16 │ │ │ │ eorshi pc, r0, sp, asr #17 │ │ │ │ mrc2 7, 1, pc, cr4, cr7, {7} │ │ │ │ smullscs pc, r3, r7, r8 @ │ │ │ │ @ instruction: 0xf0129b05 │ │ │ │ @ instruction: 0xf43a0f01 │ │ │ │ - bls 0x3c7e78 │ │ │ │ + bls 0x3c7e04 │ │ │ │ @ instruction: 0xf0002a01 │ │ │ │ - bcs 0x17cbb0 │ │ │ │ + bcs 0x17cb3c │ │ │ │ svcge 0x0026f47a │ │ │ │ ldrtmi sl, [r8], -r8, lsl #18 │ │ │ │ - adcmi pc, sp, #72351744 @ 0x4500000 │ │ │ │ + eorsmi pc, r9, #72351744 @ 0x4500000 │ │ │ │ andeq pc, sp, #192, 4 │ │ │ │ @ instruction: 0xf7f19305 │ │ │ │ - blls 0x25b808 │ │ │ │ + blls 0x25b7b4 │ │ │ │ @ instruction: 0xf47a2800 │ │ │ │ @ instruction: 0xf7faafd0 │ │ │ │ stmdage r8, {r0, r1, r2, r4, r8, r9, sl, fp, ip, sp, pc} │ │ │ │ movwls r4, #22041 @ 0x5619 │ │ │ │ @ instruction: 0xf8cd4604 │ │ │ │ @ instruction: 0xf7f78030 │ │ │ │ - bls 0x3dba3c │ │ │ │ - bcs 0x142e18 │ │ │ │ + bls 0x3db9c8 │ │ │ │ + bcs 0x142da4 │ │ │ │ rsbhi pc, fp, #0 │ │ │ │ @ instruction: 0xf47a2a02 │ │ │ │ strtmi sl, [r1], -r7, lsl #30 │ │ │ │ @ instruction: 0xf6454638 │ │ │ │ - vmvn.i32 d20, #1280 @ 0x00000500 │ │ │ │ + vmlal.s , d16, d1[0] │ │ │ │ movwls r0, #21005 @ 0x520d │ │ │ │ - stc2l 7, cr15, [sl, #-964]! @ 0xfffffc3c │ │ │ │ + ldc2l 7, cr15, [r2, #-964]! @ 0xfffffc3c │ │ │ │ stmdacs r0, {r0, r2, r8, r9, fp, ip, pc} │ │ │ │ svcge 0x00b1f47a │ │ │ │ mrclt 7, 7, APSR_nzcv, cr8, cr10, {7} │ │ │ │ ldrmi sl, [r9], -r8, lsl #16 │ │ │ │ strmi r9, [r4], -r5, lsl #6 │ │ │ │ eorshi pc, r0, sp, asr #17 │ │ │ │ ldc2l 7, cr15, [r0, #988]! @ 0x3dc │ │ │ │ - blls 0x242a6c │ │ │ │ + blls 0x2429f8 │ │ │ │ @ instruction: 0xf0002a01 │ │ │ │ - bcs 0x17c8a8 │ │ │ │ + bcs 0x17c834 │ │ │ │ mcrge 4, 7, pc, cr8, cr10, {3} @ │ │ │ │ ldrtmi r4, [r8], -r1, lsr #12 │ │ │ │ - adcscc pc, sp, #72351744 @ 0x4500000 │ │ │ │ + subcc pc, r9, #72351744 @ 0x4500000 │ │ │ │ andeq pc, sp, #192, 4 │ │ │ │ @ instruction: 0xf7f19305 │ │ │ │ - blls 0x25b78c │ │ │ │ + blls 0x25b738 │ │ │ │ @ instruction: 0xf47a2800 │ │ │ │ @ instruction: 0xf7faaf92 │ │ │ │ - @ instruction: 0xf24fbed9 │ │ │ │ - vbic.i32 d16, #256 @ 0x00000100 │ │ │ │ + @ instruction: 0xf64ebed9 │ │ │ │ + vqdmlal.s , d16, d1[3] │ │ │ │ @ instruction: 0xf7fb030c │ │ │ │ @ instruction: 0xf411bd40 │ │ │ │ @ instruction: 0xf43a4f70 │ │ │ │ - bcs 0x187dbc │ │ │ │ + bcs 0x187d48 │ │ │ │ mcrge 4, 6, pc, cr12, cr10, {3} @ │ │ │ │ ldrtmi sl, [r8], -r8, lsl #18 │ │ │ │ - andne pc, r5, #268435460 @ 0x10000004 │ │ │ │ + adceq pc, r1, #268435460 @ 0x10000004 │ │ │ │ andeq pc, sp, #192, 4 │ │ │ │ @ instruction: 0xf7f19305 │ │ │ │ - blls 0x25b754 │ │ │ │ + blls 0x25b700 │ │ │ │ @ instruction: 0xf47a2800 │ │ │ │ @ instruction: 0xf7faaf76 │ │ │ │ ldcvs 14, cr11, [sl, #-756]! @ 0xfffffd0c │ │ │ │ ldrdne pc, [r0], r2 @ │ │ │ │ svcvs 0x0070f411 │ │ │ │ rsbshi pc, r0, #0 │ │ │ │ @ instruction: 0xf4126852 │ │ │ │ @@ -208867,35 +208839,35 @@ │ │ │ │ sbcshi pc, ip, #0 │ │ │ │ @ instruction: 0xf4126852 │ │ │ │ svclt 0x00140f70 │ │ │ │ andcs r2, r0, #268435456 @ 0x10000000 │ │ │ │ @ instruction: 0xf47f2a00 │ │ │ │ @ instruction: 0xf7faae7f │ │ │ │ @ instruction: 0xf64cbe87 │ │ │ │ - vmov.i32 d23, #0 @ 0x00000000 │ │ │ │ - bl 0x15cbe4 │ │ │ │ + vrshr.s64 d22, d0, #64 │ │ │ │ + bl 0x15cb70 │ │ │ │ stmdbge r8, {r7, r9} │ │ │ │ movwls r4, #22072 @ 0x5638 │ │ │ │ ldrdcs pc, [r4, #130] @ 0x82 │ │ │ │ - mcr2 7, 3, pc, cr10, cr6, {7} @ │ │ │ │ + mrc2 7, 3, pc, cr2, cr6, {7} │ │ │ │ stmdacs r0, {r0, r2, r8, r9, fp, ip, pc} │ │ │ │ mrcge 4, 3, APSR_nzcv, cr6, cr10, {1} │ │ │ │ svclt 0x002bf7fa │ │ │ │ @ instruction: 0xf8d26d3a │ │ │ │ @ instruction: 0xf41110a0 │ │ │ │ @ instruction: 0xf0006f70 │ │ │ │ ldmdavs r2, {r0, r1, r2, r3, r4, r7, r9, pc}^ │ │ │ │ svceq 0x0070f412 │ │ │ │ andcs fp, r1, #20, 30 @ 0x50 │ │ │ │ - bcs 0xe4b50 │ │ │ │ + bcs 0xe4adc │ │ │ │ mrcge 4, 1, APSR_nzcv, cr11, cr15, {3} │ │ │ │ mcrlt 7, 3, pc, cr2, cr10, {7} @ │ │ │ │ ldrtmi sl, [r8], -r8, lsl #18 │ │ │ │ @ instruction: 0xf7fa9305 │ │ │ │ - blls 0x25af68 │ │ │ │ + blls 0x25aef4 │ │ │ │ @ instruction: 0xf43a2800 │ │ │ │ @ instruction: 0xf7faae59 │ │ │ │ ldcvs 15, cr11, [sl, #-56]! @ 0xffffffc8 │ │ │ │ ldrdne pc, [r0], r2 @ │ │ │ │ svcvs 0x0070f411 │ │ │ │ eorshi pc, sl, #0 │ │ │ │ @ instruction: 0xf4126852 │ │ │ │ @@ -208926,52 +208898,52 @@ │ │ │ │ svcvs 0x0070f411 │ │ │ │ adcshi pc, r8, #0 │ │ │ │ @ instruction: 0xf4126852 │ │ │ │ svclt 0x00140f70 │ │ │ │ andcs r2, r0, #268435456 @ 0x10000000 │ │ │ │ @ instruction: 0xf47f2a00 │ │ │ │ @ instruction: 0xf7faaa2f │ │ │ │ - b 0x110bc3c │ │ │ │ + b 0x110bbc8 │ │ │ │ ldrbeq r0, [r5], r4, lsl #4 │ │ │ │ mcrge 5, 0, pc, cr10, cr10, {1} @ │ │ │ │ - blt 0x141a408 │ │ │ │ + blt 0x141a394 │ │ │ │ @ instruction: 0xf8d26d3a │ │ │ │ @ instruction: 0xf41110a0 │ │ │ │ @ instruction: 0xf0006f70 │ │ │ │ ldmdavs r2, {r0, r1, r2, r5, r9, pc}^ │ │ │ │ svceq 0x0070f412 │ │ │ │ andcs fp, r1, #20, 30 @ 0x50 │ │ │ │ - bcs 0xe4c28 │ │ │ │ - bge 0xff059628 │ │ │ │ + bcs 0xe4bb4 │ │ │ │ + bge 0xff0595b4 │ │ │ │ ldcllt 7, cr15, [r6, #1000]! @ 0x3e8 │ │ │ │ @ instruction: 0xf8d26d3a │ │ │ │ @ instruction: 0xf41110a0 │ │ │ │ @ instruction: 0xf0006f70 │ │ │ │ ldmdavs r2, {r0, r2, r4, r5, r7, r8, pc}^ │ │ │ │ svceq 0x0070f412 │ │ │ │ andcs fp, r1, #20, 30 @ 0x50 │ │ │ │ - bcs 0xe4c4c │ │ │ │ - bge 0xff51964c │ │ │ │ + bcs 0xe4bd8 │ │ │ │ + bge 0xff5195d8 │ │ │ │ stcllt 7, cr15, [r4, #1000]! @ 0x3e8 │ │ │ │ @ instruction: 0xf8d26d3a │ │ │ │ @ instruction: 0xf41110a0 │ │ │ │ @ instruction: 0xf0006f70 │ │ │ │ ldmdavs r2, {r0, r1, r2, r3, r4, r6, r7, r8, pc}^ │ │ │ │ svceq 0x0070f412 │ │ │ │ andcs fp, r1, #20, 30 @ 0x50 │ │ │ │ - bcs 0xe4c70 │ │ │ │ - blge 0xe99670 │ │ │ │ + bcs 0xe4bfc │ │ │ │ + blge 0xe995fc │ │ │ │ ldcllt 7, cr15, [r2, #1000] @ 0x3e8 │ │ │ │ - andsvc pc, r0, #76, 12 @ 0x4c00000 │ │ │ │ + addsvs pc, r0, #76, 12 @ 0x4c00000 │ │ │ │ eorseq pc, r3, #192, 4 │ │ │ │ addeq lr, r0, #2048 @ 0x800 │ │ │ │ ldrtmi sl, [r8], -r8, lsl #18 │ │ │ │ @ instruction: 0xf8d29305 │ │ │ │ @ instruction: 0xf7f621e4 │ │ │ │ - blls 0x25bb68 │ │ │ │ + blls 0x25bb14 │ │ │ │ @ instruction: 0xf43a2800 │ │ │ │ @ instruction: 0xf7faadc1 │ │ │ │ ldcvs 14, cr11, [sl, #-472]! @ 0xfffffe28 │ │ │ │ ldrdne pc, [r0], r2 @ │ │ │ │ svcvs 0x0070f411 │ │ │ │ mrshi pc, (UNDEF: 66) @ │ │ │ │ @ instruction: 0xf4126852 │ │ │ │ @@ -209038,41 +209010,41 @@ │ │ │ │ svcvs 0x0070f411 │ │ │ │ teqphi r0, r0 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf4126852 │ │ │ │ svclt 0x00140f70 │ │ │ │ andcs r2, r0, #268435456 @ 0x10000000 │ │ │ │ @ instruction: 0xf47f2a00 │ │ │ │ @ instruction: 0xf7faab71 │ │ │ │ - bcs 0x10ba7c │ │ │ │ + bcs 0x10ba08 │ │ │ │ stcge 4, cr15, [ip, #-232]! @ 0xffffff18 │ │ │ │ @ instruction: 0xf47a2900 │ │ │ │ stmdbge r8, {r0, r3, r5, r8, sl, fp, sp, pc} │ │ │ │ - sbcsne pc, r5, #-536870908 @ 0xe0000004 │ │ │ │ + rsbsne pc, r1, #-536870908 @ 0xe0000004 │ │ │ │ andeq pc, ip, #192, 4 │ │ │ │ @ instruction: 0xf7f19305 │ │ │ │ - blls 0x25b410 │ │ │ │ + blls 0x25b3bc │ │ │ │ @ instruction: 0xf47a2800 │ │ │ │ @ instruction: 0xf7faadd4 │ │ │ │ ldcvs 13, cr11, [sl, #-108]! @ 0xffffff94 │ │ │ │ ldrdne pc, [r0], r2 @ │ │ │ │ svcvs 0x0070f411 │ │ │ │ sbchi pc, r2, r0 │ │ │ │ @ instruction: 0xf4126852 │ │ │ │ svclt 0x00140f70 │ │ │ │ andcs r2, r0, #268435456 @ 0x10000000 │ │ │ │ @ instruction: 0xf47f2a00 │ │ │ │ @ instruction: 0xf7faabf4 │ │ │ │ - bcs 0x10ba30 │ │ │ │ + bcs 0x10b9bc │ │ │ │ stcge 4, cr15, [r6, #-232] @ 0xffffff18 │ │ │ │ @ instruction: 0xf47a2900 │ │ │ │ stmdbge r8, {r0, r1, r8, sl, fp, sp, pc} │ │ │ │ - subeq pc, r5, #268435460 @ 0x10000004 │ │ │ │ + rscvc pc, r1, #64, 12 @ 0x4000000 │ │ │ │ andeq pc, sp, #192, 4 │ │ │ │ @ instruction: 0xf7f19305 │ │ │ │ - blls 0x25b3c4 │ │ │ │ + blls 0x25b370 │ │ │ │ @ instruction: 0xf47a2800 │ │ │ │ @ instruction: 0xf7faadae │ │ │ │ ldcvs 12, cr11, [sl, #-980]! @ 0xfffffc2c │ │ │ │ ldrdne pc, [r0], r2 @ │ │ │ │ svcvs 0x0070f411 │ │ │ │ addhi pc, r4, r0 │ │ │ │ @ instruction: 0xf4126852 │ │ │ │ @@ -209082,16 +209054,16 @@ │ │ │ │ @ instruction: 0xf7faaadb │ │ │ │ ldcvs 12, cr11, [sl, #-908]! @ 0xfffffc74 │ │ │ │ ldrdne pc, [r0], r2 @ │ │ │ │ svcvs 0x0070f411 │ │ │ │ ldmdavs r2, {r1, r2, r3, r4, r5, r6, ip, lr, pc}^ │ │ │ │ svceq 0x0070f412 │ │ │ │ andcs fp, r1, #20, 30 @ 0x50 │ │ │ │ - bcs 0xe4e70 │ │ │ │ - bge 0xffcd9870 │ │ │ │ + bcs 0xe4dfc │ │ │ │ + bge 0xffcd97fc │ │ │ │ ldcllt 7, cr15, [r2], {250} @ 0xfa │ │ │ │ @ instruction: 0xf8d26d3a │ │ │ │ @ instruction: 0xf41110a0 │ │ │ │ suble r6, r9, r0, ror pc │ │ │ │ @ instruction: 0xf4126852 │ │ │ │ svclt 0x00140f70 │ │ │ │ andcs r2, r0, #268435456 @ 0x10000000 │ │ │ │ @@ -209099,16 +209071,16 @@ │ │ │ │ @ instruction: 0xf7faae0d │ │ │ │ ldcvs 12, cr11, [sl, #-772]! @ 0xfffffcfc │ │ │ │ ldrdne pc, [r0], r2 @ │ │ │ │ svcvs 0x0070f411 │ │ │ │ ldmdavs r2, {r2, r3, r5, ip, lr, pc}^ │ │ │ │ svceq 0x0070f412 │ │ │ │ andcs fp, r1, #20, 30 @ 0x50 │ │ │ │ - bcs 0xe4eb4 │ │ │ │ - bge 0xfe1d98b4 │ │ │ │ + bcs 0xe4e40 │ │ │ │ + bge 0xfe1d9840 │ │ │ │ ldclt 7, cr15, [r0], #1000 @ 0x3e8 │ │ │ │ @ instruction: 0xf8d26d3a │ │ │ │ @ instruction: 0xf41110a0 │ │ │ │ rsbsle r6, fp, r0, ror pc │ │ │ │ @ instruction: 0xf4126852 │ │ │ │ svclt 0x00140f70 │ │ │ │ andcs r2, r0, #268435456 @ 0x10000000 │ │ │ │ @@ -209116,173 +209088,173 @@ │ │ │ │ @ instruction: 0xf7faad7b │ │ │ │ ldcvs 12, cr11, [sl, #-636]! @ 0xfffffd84 │ │ │ │ ldrdne pc, [r0], r2 @ │ │ │ │ svcvs 0x0070f411 │ │ │ │ ldmdavs r2, {r1, r2, r4, r5, r6, ip, lr, pc}^ │ │ │ │ svceq 0x0070f412 │ │ │ │ andcs fp, r1, #20, 30 @ 0x50 │ │ │ │ - bcs 0xe4ef8 │ │ │ │ + bcs 0xe4e84 │ │ │ │ stcge 4, cr15, [r9, #508] @ 0x1fc │ │ │ │ stclt 7, cr15, [lr], {250} @ 0xfa │ │ │ │ @ instruction: 0xf00279d2 │ │ │ │ - bcs 0x15cf44 │ │ │ │ + bcs 0x15ced0 │ │ │ │ andcs fp, r0, #148, 30 @ 0x250 │ │ │ │ - bcs 0xe4f14 │ │ │ │ - bge 0x1659910 │ │ │ │ + bcs 0xe4ea0 │ │ │ │ + bge 0x165989c │ │ │ │ stclt 7, cr15, [r2], {250} @ 0xfa │ │ │ │ @ instruction: 0xf00279d2 │ │ │ │ - bcs 0x15cf5c │ │ │ │ + bcs 0x15cee8 │ │ │ │ andcs fp, r0, #148, 30 @ 0x250 │ │ │ │ - bcs 0xe4f2c │ │ │ │ + bcs 0xe4eb8 │ │ │ │ stclge 4, cr15, [r2, #504] @ 0x1f8 │ │ │ │ ldcllt 7, cr15, [r6], #-1000 @ 0xfffffc18 │ │ │ │ @ instruction: 0xf00279d2 │ │ │ │ - bcs 0x15cf74 │ │ │ │ + bcs 0x15cf00 │ │ │ │ andcs fp, r0, #148, 30 @ 0x250 │ │ │ │ - bcs 0xe4f44 │ │ │ │ - bge 0x59938 │ │ │ │ + bcs 0xe4ed0 │ │ │ │ + bge 0x598c4 │ │ │ │ stcllt 7, cr15, [sl], #-1000 @ 0xfffffc18 │ │ │ │ @ instruction: 0xf00279d2 │ │ │ │ - bcs 0x15cf8c │ │ │ │ + bcs 0x15cf18 │ │ │ │ andcs fp, r0, #148, 30 @ 0x250 │ │ │ │ - bcs 0xe4f5c │ │ │ │ - bge 0x1699958 │ │ │ │ + bcs 0xe4ee8 │ │ │ │ + bge 0x16998e4 │ │ │ │ mrrclt 7, 15, pc, lr, cr10 @ │ │ │ │ @ instruction: 0xf00279d2 │ │ │ │ - bcs 0x15cfa4 │ │ │ │ + bcs 0x15cf30 │ │ │ │ andcs fp, r0, #148, 30 @ 0x250 │ │ │ │ - bcs 0xe4f74 │ │ │ │ - bge 0x1cd9970 │ │ │ │ + bcs 0xe4f00 │ │ │ │ + bge 0x1cd98fc │ │ │ │ mrrclt 7, 15, pc, r2, cr10 @ │ │ │ │ @ instruction: 0xf00279d2 │ │ │ │ - bcs 0x15cfbc │ │ │ │ + bcs 0x15cf48 │ │ │ │ andcs fp, r0, #148, 30 @ 0x250 │ │ │ │ - bcs 0xe4f8c │ │ │ │ - blge 0xd59988 │ │ │ │ + bcs 0xe4f18 │ │ │ │ + blge 0xd59914 │ │ │ │ mcrrlt 7, 15, pc, r6, cr10 @ │ │ │ │ @ instruction: 0xf00279d2 │ │ │ │ - bcs 0x15cfd4 │ │ │ │ + bcs 0x15cf60 │ │ │ │ andcs fp, r0, #148, 30 @ 0x250 │ │ │ │ - bcs 0xe4fa4 │ │ │ │ - blge 0x1199a0 │ │ │ │ + bcs 0xe4f30 │ │ │ │ + blge 0x11992c │ │ │ │ ldclt 7, cr15, [sl], #-1000 @ 0xfffffc18 │ │ │ │ @ instruction: 0xf00279d2 │ │ │ │ - bcs 0x15cfec │ │ │ │ + bcs 0x15cf78 │ │ │ │ andcs fp, r0, #148, 30 @ 0x250 │ │ │ │ - bcs 0xe4fbc │ │ │ │ + bcs 0xe4f48 │ │ │ │ ldmdbge sl, {r0, r1, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc} │ │ │ │ stclt 7, cr15, [lr], #-1000 @ 0xfffffc18 │ │ │ │ @ instruction: 0xf00279d2 │ │ │ │ - bcs 0x15d004 │ │ │ │ + bcs 0x15cf90 │ │ │ │ andcs fp, r0, #148, 30 @ 0x250 │ │ │ │ - bcs 0xe4fd4 │ │ │ │ + bcs 0xe4f60 │ │ │ │ ldclge 4, cr15, [lr], #508 @ 0x1fc │ │ │ │ stclt 7, cr15, [r2], #-1000 @ 0xfffffc18 │ │ │ │ @ instruction: 0xf00279d2 │ │ │ │ - bcs 0x15d01c │ │ │ │ + bcs 0x15cfa8 │ │ │ │ andcs fp, r0, #148, 30 @ 0x250 │ │ │ │ - bcs 0xe4fec │ │ │ │ + bcs 0xe4f78 │ │ │ │ ldcge 4, cr15, [r1, #-508] @ 0xfffffe04 │ │ │ │ ldclt 7, cr15, [r6], {250} @ 0xfa │ │ │ │ @ instruction: 0xf00279d2 │ │ │ │ - bcs 0x15d034 │ │ │ │ + bcs 0x15cfc0 │ │ │ │ andcs fp, r0, #148, 30 @ 0x250 │ │ │ │ - bcs 0xe5004 │ │ │ │ - blge 0x1f99a00 │ │ │ │ + bcs 0xe4f90 │ │ │ │ + blge 0x1f9998c │ │ │ │ stclt 7, cr15, [sl], {250} @ 0xfa │ │ │ │ @ instruction: 0xf00279d2 │ │ │ │ - bcs 0x15d04c │ │ │ │ + bcs 0x15cfd8 │ │ │ │ andcs fp, r0, #148, 30 @ 0x250 │ │ │ │ - bcs 0xe501c │ │ │ │ - bge 0x1119a18 │ │ │ │ - bllt 0x9a808 │ │ │ │ + bcs 0xe4fa8 │ │ │ │ + bge 0x11199a4 │ │ │ │ + bllt 0x9a794 │ │ │ │ @ instruction: 0xf00279d2 │ │ │ │ - bcs 0x15d064 │ │ │ │ + bcs 0x15cff0 │ │ │ │ andcs fp, r0, #148, 30 @ 0x250 │ │ │ │ - bcs 0xe5034 │ │ │ │ + bcs 0xe4fc0 │ │ │ │ ldmdbge r6, {r0, r1, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc}^ │ │ │ │ - bllt 0xffd9a820 │ │ │ │ + bllt 0xffd9a7ac │ │ │ │ @ instruction: 0xf00279d2 │ │ │ │ - bcs 0x15d07c │ │ │ │ + bcs 0x15d008 │ │ │ │ andcs fp, r0, #148, 30 @ 0x250 │ │ │ │ - bcs 0xe504c │ │ │ │ - blge 0x1e59a48 │ │ │ │ - bllt 0xffa9a838 │ │ │ │ + bcs 0xe4fd8 │ │ │ │ + blge 0x1e599d4 │ │ │ │ + bllt 0xffa9a7c4 │ │ │ │ @ instruction: 0xf00279d2 │ │ │ │ - bcs 0x15d094 │ │ │ │ + bcs 0x15d020 │ │ │ │ andcs fp, r0, #148, 30 @ 0x250 │ │ │ │ - bcs 0xe5064 │ │ │ │ - blge 0x599a60 │ │ │ │ - bllt 0xff79a850 │ │ │ │ + bcs 0xe4ff0 │ │ │ │ + blge 0x5999ec │ │ │ │ + bllt 0xff79a7dc │ │ │ │ @ instruction: 0xf00279d2 │ │ │ │ - bcs 0x15d0ac │ │ │ │ + bcs 0x15d038 │ │ │ │ andcs fp, r0, #148, 30 @ 0x250 │ │ │ │ - bcs 0xe507c │ │ │ │ + bcs 0xe5008 │ │ │ │ ldmge r5, {r0, r1, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc} │ │ │ │ - bllt 0xff49a868 │ │ │ │ + bllt 0xff49a7f4 │ │ │ │ @ instruction: 0xf00279d2 │ │ │ │ - bcs 0x15d0c4 │ │ │ │ + bcs 0x15d050 │ │ │ │ andcs fp, r0, #148, 30 @ 0x250 │ │ │ │ - bcs 0xe5094 │ │ │ │ - blge 0xfe7d9a90 │ │ │ │ - bllt 0xff19a880 │ │ │ │ + bcs 0xe5020 │ │ │ │ + blge 0xfe7d9a1c │ │ │ │ + bllt 0xff19a80c │ │ │ │ @ instruction: 0xf00279d2 │ │ │ │ - bcs 0x15d0dc │ │ │ │ + bcs 0x15d068 │ │ │ │ andcs fp, r0, #148, 30 @ 0x250 │ │ │ │ - bcs 0xe50ac │ │ │ │ + bcs 0xe5038 │ │ │ │ ldclge 4, cr15, [r1, #504] @ 0x1f8 │ │ │ │ - bllt 0xfee9a898 │ │ │ │ + bllt 0xfee9a824 │ │ │ │ @ instruction: 0xf00279d2 │ │ │ │ - bcs 0x15d0f4 │ │ │ │ + bcs 0x15d080 │ │ │ │ andcs fp, r0, #148, 30 @ 0x250 │ │ │ │ - bcs 0xe50c4 │ │ │ │ - blge 0xfe999ac0 │ │ │ │ - bllt 0xfeb9a8b0 │ │ │ │ + bcs 0xe5050 │ │ │ │ + blge 0xfe999a4c │ │ │ │ + bllt 0xfeb9a83c │ │ │ │ @ instruction: 0xf00279d2 │ │ │ │ - bcs 0x15d10c │ │ │ │ + bcs 0x15d098 │ │ │ │ andcs fp, r0, #148, 30 @ 0x250 │ │ │ │ - bcs 0xe50dc │ │ │ │ + bcs 0xe5068 │ │ │ │ ldcge 4, cr15, [ip, #-504]! @ 0xfffffe08 │ │ │ │ - bllt 0xfe89a8c8 │ │ │ │ + bllt 0xfe89a854 │ │ │ │ @ instruction: 0xf00279d2 │ │ │ │ - bcs 0x15d124 │ │ │ │ + bcs 0x15d0b0 │ │ │ │ andcs fp, r0, #148, 30 @ 0x250 │ │ │ │ - bcs 0xe50f4 │ │ │ │ + bcs 0xe5080 │ │ │ │ stcge 4, cr15, [ip], #508 @ 0x1fc │ │ │ │ - bllt 0xfe59a8e0 │ │ │ │ + bllt 0xfe59a86c │ │ │ │ @ instruction: 0xf00279d2 │ │ │ │ - bcs 0x15d13c │ │ │ │ + bcs 0x15d0c8 │ │ │ │ andcs fp, r0, #148, 30 @ 0x250 │ │ │ │ - bcs 0xe510c │ │ │ │ + bcs 0xe5098 │ │ │ │ stmdbge r2, {r0, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc}^ │ │ │ │ - bllt 0xfe29a8f8 │ │ │ │ + bllt 0xfe29a884 │ │ │ │ @ instruction: 0xf00279d2 │ │ │ │ - bcs 0x15d154 │ │ │ │ + bcs 0x15d0e0 │ │ │ │ andcs fp, r0, #148, 30 @ 0x250 │ │ │ │ - bcs 0xe5124 │ │ │ │ + bcs 0xe50b0 │ │ │ │ ldmge pc!, {r0, r1, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc} @ │ │ │ │ - bllt 0x1f9a910 │ │ │ │ + bllt 0x1f9a89c │ │ │ │ @ instruction: 0xf00279d2 │ │ │ │ - bcs 0x15d16c │ │ │ │ + bcs 0x15d0f8 │ │ │ │ andcs fp, r0, #148, 30 @ 0x250 │ │ │ │ - bcs 0xe513c │ │ │ │ + bcs 0xe50c8 │ │ │ │ stclge 4, cr15, [r0, #-504] @ 0xfffffe08 │ │ │ │ - bllt 0x1c9a928 │ │ │ │ + bllt 0x1c9a8b4 │ │ │ │ @ instruction: 0xf00279d2 │ │ │ │ - bcs 0x15d184 │ │ │ │ + bcs 0x15d110 │ │ │ │ andcs fp, r0, #148, 30 @ 0x250 │ │ │ │ - bcs 0xe5154 │ │ │ │ - blge 0xff519b50 │ │ │ │ - bllt 0x199a940 │ │ │ │ + bcs 0xe50e0 │ │ │ │ + blge 0xff519adc │ │ │ │ + bllt 0x199a8cc │ │ │ │ @ instruction: 0xf00279d2 │ │ │ │ - bcs 0x15d19c │ │ │ │ + bcs 0x15d128 │ │ │ │ andcs fp, r0, #148, 30 @ 0x250 │ │ │ │ - bcs 0xe516c │ │ │ │ + bcs 0xe50f8 │ │ │ │ svcge 0x0076f47e │ │ │ │ - bllt 0x169a958 │ │ │ │ + bllt 0x169a8e4 │ │ │ │ @ instruction: 0xf8d26d3a │ │ │ │ @ instruction: 0xf41110a0 │ │ │ │ andle r6, sl, r0, ror pc │ │ │ │ @ instruction: 0xf4126852 │ │ │ │ svclt 0x00140f70 │ │ │ │ andcs r2, r0, #268435456 @ 0x10000000 │ │ │ │ @ instruction: 0xf47c2a00 │ │ │ │ @@ -209294,239 +209266,238 @@ │ │ │ │ @ instruction: 0xf47c2a00 │ │ │ │ @ instruction: 0xf7faae54 │ │ │ │ svclt 0x0000bb39 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0068f8cc │ │ │ │ - blmi 0xfee88c34 │ │ │ │ + blmi 0xfee48bc0 │ │ │ │ eorcs r4, r4, #13631488 @ 0xd00000 │ │ │ │ andls r2, r3, r0, lsl #2 │ │ │ │ ldmdavs fp, {r1, r4, fp, sp, pc} │ │ │ │ @ instruction: 0xf04f931b │ │ │ │ @ instruction: 0xf1c70300 │ │ │ │ - movwcs lr, #3712 @ 0xe80 │ │ │ │ + movwcs lr, #3706 @ 0xe7a │ │ │ │ orrsvc pc, r0, #217055232 @ 0xcf00000 │ │ │ │ @ instruction: 0xf1b3402b │ │ │ │ suble r4, r1, r4, ror pc │ │ │ │ svcvs 0x0038f113 │ │ │ │ andcs sp, r0, r0, lsl r0 │ │ │ │ - ldmdavs sl, {r1, r3, r5, r7, r8, r9, fp, lr} │ │ │ │ + ldmdavs sl, {r0, r3, r5, r7, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, fp, lsl fp │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ - adcshi pc, fp, #64 @ 0x40 │ │ │ │ + adcshi pc, r9, #64 @ 0x40 │ │ │ │ tstcs r0, sp, lsl r0 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svchi 0x00f0e8bd │ │ │ │ vmull.u8 q8, d21, d25 │ │ │ │ - @ instruction: 0xf0013203 │ │ │ │ + @ instruction: 0xf0013003 │ │ │ │ vorr.i32 d16, #208 @ 0x000000d0 │ │ │ │ - tstmi r1, #67108866 @ 0x4000002 │ │ │ │ + movwmi r2, #4993 @ 0x1381 │ │ │ │ + andmi pc, r3, #335544323 @ 0x14000003 │ │ │ │ streq pc, [pc, -r5] │ │ │ │ strcs pc, [r1], -r5, asr #7 │ │ │ │ - vrsubhn.i16 d20, , q4 │ │ │ │ - stmdbeq ip!, {r0, r1, r9, lr} │ │ │ │ + strmi r0, [r8], ip, lsr #18 │ │ │ │ @ instruction: 0xf0002b02 │ │ │ │ - blcs 0x1bcea0 │ │ │ │ - tstls r8, sp, rrx │ │ │ │ - streq pc, [r1], #-4 │ │ │ │ - ldmdbge r2, {r0, r1, fp, ip, pc} │ │ │ │ - ldrls r2, [r7, -r1, lsl #22] │ │ │ │ - andsls r9, r3, #20, 12 @ 0x1400000 │ │ │ │ - rscshi pc, pc, r0 │ │ │ │ - andcs r2, r1, #0, 6 │ │ │ │ - vmov.i32 d25, #14024704 @ 0x00d60000 │ │ │ │ - tstls r9, #1107296256 @ 0x42000000 │ │ │ │ - strbpl pc, [r0, #-965] @ 0xfffffc3b @ │ │ │ │ - andsls r9, sl, #352321536 @ 0x15000000 │ │ │ │ - @ instruction: 0xf7f79512 │ │ │ │ + blcs 0x1bce44 │ │ │ │ + blcs 0x150b78 │ │ │ │ + @ instruction: 0x97179213 │ │ │ │ + mrshi pc, (UNDEF: 5) @ │ │ │ │ + ldmdbge r2, {r3, r4, r8, ip, pc} │ │ │ │ + @ instruction: 0xf0049803 │ │ │ │ + movwcs r0, #1025 @ 0x401 │ │ │ │ + tstls r9, #369098752 @ 0x16000000 │ │ │ │ + strbpl pc, [r0], #-965 @ 0xfffffc3b @ │ │ │ │ + vsubw.u8 q9, , d1 │ │ │ │ + ldrls r1, [r4], -r2, asr #10 │ │ │ │ + ldrls r9, [r5, #-1042] @ 0xfffffbee │ │ │ │ + @ instruction: 0xf7f7931a │ │ │ │ strb pc, [r1, sp, lsr #23] @ │ │ │ │ @ instruction: 0xf8d39b03 │ │ │ │ vaddl.u8 q9, d21, d12 │ │ │ │ ldrmi r1, [fp], r1, lsl #7 │ │ │ │ andseq pc, pc, #2 │ │ │ │ - bcs 0x641290 │ │ │ │ - addhi pc, pc, #0, 4 │ │ │ │ + bcs 0x64121c │ │ │ │ + addhi pc, sp, #0, 4 │ │ │ │ @ instruction: 0xf8d29a03 │ │ │ │ vshr.u64 q8, q0, #64 │ │ │ │ stmdacs r0, {r7, ip} │ │ │ │ ldcvs 0, cr13, [r2, #-696] @ 0xfffffd48 │ │ │ │ @ instruction: 0xf0010ca9 │ │ │ │ vorr.i32 d16, #208 @ 0x000000d0 │ │ │ │ movwmi r3, #4099 @ 0x1003 │ │ │ │ ldmdavs r2, {r2, r8, ip, pc} │ │ │ │ andeq pc, lr, #18 │ │ │ │ - beq 0xb90b6c │ │ │ │ + beq 0xb90af8 │ │ │ │ tstpeq pc, r2 @ p-variant is OBSOLETE │ │ │ │ ldmle ip, {r1, r3, r8, fp, sp} │ │ │ │ andeq pc, ip, #2 │ │ │ │ strne pc, [r1], #-965 @ 0xfffffc3b │ │ │ │ @ instruction: 0xf0002a04 │ │ │ │ - bcs 0x2fd22c │ │ │ │ - @ instruction: 0x81b5f000 │ │ │ │ + bcs 0x2fd1b0 │ │ │ │ + @ instruction: 0x81b3f000 │ │ │ │ @ instruction: 0xf64c200c │ │ │ │ - vmov.i32 d23, #0 @ 0x00000000 │ │ │ │ - blcs 0x19d39c │ │ │ │ + vrshr.s64 d22, d0, #64 │ │ │ │ + blcs 0x19d328 │ │ │ │ andcs pc, r1, #0, 22 │ │ │ │ ldmibge r1!, {r1, r4, r6, r7, r8, fp, sp, lr, pc}^ │ │ │ │ biccs pc, ip, #13762560 @ 0xd20000 │ │ │ │ @ instruction: 0xf0409206 │ │ │ │ - b 0x133ce58 │ │ │ │ - bcs 0x11d2f0 │ │ │ │ + b 0x133cddc │ │ │ │ + bcs 0x11d27c │ │ │ │ svcge 0x007ff47f │ │ │ │ movwls r9, #30723 @ 0x7803 │ │ │ │ - cdp2 0, 12, cr15, cr12, cr5, {0} │ │ │ │ + cdp2 0, 12, cr15, cr10, cr5, {0} │ │ │ │ stmdacs r0, {r0, r1, r2, r8, r9, fp, ip, pc} │ │ │ │ - orrshi pc, r7, r0 │ │ │ │ + orrshi pc, r5, r0 │ │ │ │ @ instruction: 0xf8d29a03 │ │ │ │ - blx 0xfee74d24 │ │ │ │ + blx 0xfee74cb0 │ │ │ │ ldmdbeq r2, {r1, r2, r7, r9, ip, sp, lr, pc}^ │ │ │ │ - @ instruction: 0x06c9e0d5 │ │ │ │ + @ instruction: 0x06c9e0d3 │ │ │ │ svcge 0x006df53f │ │ │ │ @ instruction: 0xf415e7c9 │ │ │ │ @ instruction: 0xf43f1000 │ │ │ │ - blls 0x1c88c0 │ │ │ │ + blls 0x1c884c │ │ │ │ ldrsbeq pc, [r0], #131 @ 0x83 @ │ │ │ │ addne pc, r0, r0, asr #7 │ │ │ │ @ instruction: 0xf43f2800 │ │ │ │ ldcvs 15, cr10, [fp, #-388] @ 0xfffffe7c │ │ │ │ @ instruction: 0xf013681b │ │ │ │ tstle r2, lr, lsl #6 │ │ │ │ @ instruction: 0xf53f06cb │ │ │ │ @ instruction: 0xf004af58 │ │ │ │ - vmlsl.u8 q8, d5, d1 │ │ │ │ + @ instruction: 0xf3c50901 │ │ │ │ strcc r1, [r1], -r1, lsl #9 │ │ │ │ - stmdbne r0, {r0, r2, r6, r7, r8, r9, ip, sp, lr, pc}^ │ │ │ │ + bne 0x11199e8 │ │ │ │ @ instruction: 0xf0002c03 │ │ │ │ - strls r8, [r6], #-456 @ 0xfffffe38 │ │ │ │ - svceq 0x0000f1ba │ │ │ │ - @ instruction: 0x81b6f000 │ │ │ │ + strls r8, [r6], #-454 @ 0xfffffe3a │ │ │ │ + svceq 0x0000f1b9 │ │ │ │ + @ instruction: 0x81b4f000 │ │ │ │ @ instruction: 0xf43f2e03 │ │ │ │ cdpcs 15, 0, cr10, cr4, cr6, {2} │ │ │ │ - mvnshi pc, r0 │ │ │ │ + mvnhi pc, r0 │ │ │ │ @ instruction: 0xf0002e02 │ │ │ │ - stccs 1, cr8, [r0], {218} @ 0xda │ │ │ │ - bicshi pc, r5, r0 │ │ │ │ + stccs 1, cr8, [r0], {216} @ 0xd8 │ │ │ │ + bicshi pc, r3, r0 │ │ │ │ andls r9, r4, #196608 @ 0x30000 │ │ │ │ - cdp2 0, 8, cr15, cr10, cr5, {0} │ │ │ │ + cdp2 0, 8, cr15, cr8, cr5, {0} │ │ │ │ @ instruction: 0xf0002800 │ │ │ │ - bls 0x1fd0d8 │ │ │ │ - stmdbeq r1, {r0, r3, r8, ip, sp, lr, pc} │ │ │ │ - beq 0xff918c98 │ │ │ │ - streq pc, [r2, #-425] @ 0xfffffe57 │ │ │ │ - biceq lr, r9, #323584 @ 0x4f000 │ │ │ │ + bls 0x1fd05c │ │ │ │ + beq 0x158f38 │ │ │ │ + stmibeq r0!, {r2, r6, ip, sp, lr, pc}^ │ │ │ │ + streq pc, [r2, #-426] @ 0xfffffe56 │ │ │ │ + biceq lr, sl, #323584 @ 0x4f000 │ │ │ │ @ instruction: 0xf585fab5 │ │ │ │ stmdbeq sp!, {r2, r8, r9, ip, pc}^ │ │ │ │ @ instruction: 0xf7739207 │ │ │ │ - andls pc, r5, r7, asr #23 │ │ │ │ - blx 0xff21a972 │ │ │ │ + andls pc, r5, r1, lsl #24 │ │ │ │ + blx 0x9a8fe │ │ │ │ strmi r9, [r1], -r7, lsl #20 │ │ │ │ stmdals r3, {r3, ip, pc} │ │ │ │ @ instruction: 0xf7c8920a │ │ │ │ - movwcs pc, #7109 @ 0x1bc5 @ │ │ │ │ + movwcs pc, #7181 @ 0x1c0d @ │ │ │ │ ldrdlt pc, [r8], -sp @ │ │ │ │ movwls r4, #37027 @ 0x90a3 │ │ │ │ movwls r2, #29440 @ 0x7300 │ │ │ │ @ instruction: 0xf7d8e017 │ │ │ │ - blls 0x25c36c │ │ │ │ + blls 0x25c320 │ │ │ │ strmi r9, [r1], -r0, lsl #6 │ │ │ │ strtmi r9, [r0], -r4, lsl #22 │ │ │ │ @ instruction: 0xf78c461a │ │ │ │ - ldmib sp, {r0, r2, r5, r7, r9, fp, ip, sp, lr, pc}^ │ │ │ │ - strbmi r1, [r8], #520 @ 0x208 │ │ │ │ - beq 0xff918c88 │ │ │ │ + ldmib sp, {r0, r1, r2, r3, r4, r6, r7, r9, fp, ip, sp, lr, pc}^ │ │ │ │ + ldrbmi r1, [r0], #520 @ 0x208 │ │ │ │ + stmibeq r0!, {r0, r3, r5, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf7784608 │ │ │ │ - blls 0x2dbcb4 │ │ │ │ + blls 0x2dbd28 │ │ │ │ movwls r3, #29441 @ 0x7301 │ │ │ │ vqsub.u8 d20, d16, d14 │ │ │ │ - stmdals r3, {r1, r2, r3, r4, r6, r8, pc} │ │ │ │ + stmdals r3, {r2, r3, r4, r6, r8, pc} │ │ │ │ ldrdcc pc, [ip], r0 │ │ │ │ tstpeq pc, #3 @ p-variant is OBSOLETE │ │ │ │ vpadd.i8 d2, d0, d5 │ │ │ │ - bls 0x2fd33c │ │ │ │ + bls 0x2fd2c0 │ │ │ │ @ instruction: 0xf8cd9905 │ │ │ │ - @ instruction: 0xf7cba000 │ │ │ │ - strbmi pc, [r0], -sp, ror #27 @ │ │ │ │ + @ instruction: 0xf7cb9000 │ │ │ │ + @ instruction: 0x4640fe35 │ │ │ │ svceq 0x0005ea18 │ │ │ │ @ instruction: 0xf7d8d0d5 │ │ │ │ - blls 0x25c318 │ │ │ │ + blls 0x25c2cc │ │ │ │ movwcs r9, #33536 @ 0x8300 │ │ │ │ ldrmi r4, [sl], -r1, lsl #12 │ │ │ │ @ instruction: 0xf78c4620 │ │ │ │ - @ instruction: 0xf108fa7b │ │ │ │ + @ instruction: 0xf108fab5 │ │ │ │ @ instruction: 0xf7d80001 │ │ │ │ - @ instruction: 0x900afdb3 │ │ │ │ + @ instruction: 0x900afdbd │ │ │ │ @ instruction: 0xf7d84640 │ │ │ │ - movwcs pc, #36271 @ 0x8daf @ │ │ │ │ + movwcs pc, #36281 @ 0x8db9 @ │ │ │ │ stmdbls sl, {r1, r9, sl, lr} │ │ │ │ movwls r2, #0 │ │ │ │ - blx 0x81aa78 │ │ │ │ + blx 0x169aa04 │ │ │ │ tstls r9, #51642368 @ 0x3140000 │ │ │ │ movtne pc, #965 @ 0x3c5 @ │ │ │ │ - subpl pc, r0, #335544323 @ 0x14000003 │ │ │ │ - vsubw.u8 , , d1 │ │ │ │ - ldrls r1, [r6], #-1409 @ 0xfffffa7f │ │ │ │ - tstls sl, #88080384 @ 0x5400000 │ │ │ │ - @ instruction: 0xf7f79212 │ │ │ │ - strb pc, [r1], sp, lsr #21 @ │ │ │ │ - ldmdbge r2, {r3, r4, r8, ip, pc} │ │ │ │ + movwcc r9, #6147 @ 0x1803 │ │ │ │ + vorr.i32 d25, #216 @ 0x000000d8 │ │ │ │ + ldmdbge r2, {r0, r7, r9, ip} │ │ │ │ + streq pc, [r1], #-4 │ │ │ │ + ldrls r9, [r6], #-1556 @ 0xfffff9ec │ │ │ │ + strbpl pc, [r0, #-965] @ 0xfffffc3b @ │ │ │ │ + ldrls r9, [r2, #-794] @ 0xfffffce6 │ │ │ │ + @ instruction: 0xf7f79215 │ │ │ │ + ldrt pc, [fp], r7, lsr #21 @ │ │ │ │ vorr.i32 d25, #55552 @ 0x0000d900 │ │ │ │ - stmdals r3, {r7, r8, r9, ip} │ │ │ │ - streq pc, [r3], #-4 │ │ │ │ - andsls r3, r3, #67108864 @ 0x4000000 │ │ │ │ - vorr.i32 d25, #-687865856 @ 0xd7000000 │ │ │ │ - ldrls r5, [r4], -r0, asr #4 │ │ │ │ - strbne pc, [r0, #965] @ 0x3c5 @ │ │ │ │ - ldrls r9, [r5, #-1046] @ 0xfffffbea │ │ │ │ - andsls r9, r2, #1744830464 @ 0x68000000 │ │ │ │ - blx 0xfe69ac70 │ │ │ │ - svclt 0x0000e6aa │ │ │ │ + @ instruction: 0xf0041380 │ │ │ │ + andsls r0, r3, #50331648 @ 0x3000000 │ │ │ │ + movwcc r9, #4376 @ 0x1118 │ │ │ │ + ldmdbge r2, {r0, r1, fp, ip, pc} │ │ │ │ + sbcne pc, r0, #335544323 @ 0x14000003 │ │ │ │ + @ instruction: 0x96149717 │ │ │ │ + @ instruction: 0xe7e79416 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ movwls r9, #30723 @ 0x7803 │ │ │ │ ldc2l 0, cr15, [r4, #20]! │ │ │ │ stmdacs r0, {r1, r9, sl, lr} │ │ │ │ adcshi pc, pc, r0 │ │ │ │ ldrmi r9, [lr], -r7, lsl #22 │ │ │ │ @ instruction: 0xf47f2b00 │ │ │ │ - @ instruction: 0xf1b9af23 │ │ │ │ + @ instruction: 0xf1b9af25 │ │ │ │ svclt 0x00140f01 │ │ │ │ @ instruction: 0xf0022700 │ │ │ │ - @ instruction: 0xf0050701 │ │ │ │ - andls r0, pc, #-268435456 @ 0xf0000000 │ │ │ │ - andmi pc, r3, #335544323 @ 0x14000003 │ │ │ │ + vabdl.u8 q8, d5, d1 │ │ │ │ + andls r4, pc, #805306368 @ 0x30000000 │ │ │ │ + andeq pc, pc, #5 │ │ │ │ stccs 2, cr9, [r0], {16} │ │ │ │ sbcshi pc, pc, r0, asr #32 │ │ │ │ @ instruction: 0xf8929a03 │ │ │ │ - bcs 0xe507c │ │ │ │ + bcs 0xe5004 │ │ │ │ sbchi pc, lr, r0, asr #32 │ │ │ │ ldrbtvc pc, [r0], #1103 @ 0x44f @ │ │ │ │ movwcs fp, #12575 @ 0x311f │ │ │ │ ldrbtvc pc, [r0], #1103 @ 0x44f @ │ │ │ │ movwls r4, #30363 @ 0x769b │ │ │ │ - blx 0x151aac2 │ │ │ │ + blx 0xfe41aa4a │ │ │ │ @ instruction: 0xf7734680 │ │ │ │ - vorr.i16 d31, #55552 @ 0xd900 │ │ │ │ + vorr.i16 , #54528 @ 0xd500 │ │ │ │ strmi r4, [r1], -r3, lsl #4 │ │ │ │ stmdals r3, {r0, r1, r2, r9, sl, lr} │ │ │ │ - blx 0x79ac2a │ │ │ │ + blx 0x1a1abb2 │ │ │ │ svceq 0x0000f1ba │ │ │ │ addhi pc, r3, r0, asr #6 │ │ │ │ - blls 0x2a5534 │ │ │ │ + blls 0x2a54bc │ │ │ │ stcne 6, cr15, [r4], #264 @ 0x108 │ │ │ │ ldccs 2, cr15, [r7], {192} @ 0xc0 │ │ │ │ vpmax.s8 , , q1 │ │ │ │ andcs r9, r1, #12, 4 @ 0xc0000000 │ │ │ │ - b 0x11ed998 │ │ │ │ + b 0x11ed920 │ │ │ │ @ instruction: 0xf8cd0006 │ │ │ │ - blx 0x18cdc0 │ │ │ │ + blx 0x18cd48 │ │ │ │ andls pc, r7, #-1342177280 @ 0xb0000000 │ │ │ │ strmi r9, [r4], r4, lsl #20 │ │ │ │ subge pc, r4, sp, asr #17 │ │ │ │ - bl 0x36e798 │ │ │ │ + bl 0x36e720 │ │ │ │ movwls r0, #34306 @ 0x8602 │ │ │ │ strls r9, [lr, #-1549] @ 0xfffff9f3 │ │ │ │ svceq 0x0000f1b9 │ │ │ │ movwcs fp, #4060 @ 0xfdc │ │ │ │ @ instruction: 0xdd53990c │ │ │ │ @ instruction: 0xf04f9b0e │ │ │ │ @ instruction: 0xf8cd0a00 │ │ │ │ @@ -209534,223 +209505,223 @@ │ │ │ │ movwls r1, #17152 @ 0x4300 │ │ │ │ strbtmi r9, [r5], -fp, lsl #28 │ │ │ │ @ instruction: 0xf8cd2400 │ │ │ │ eor ip, r6, r8, lsr #32 │ │ │ │ ldrtmi r9, [sl], -r5, lsl #22 │ │ │ │ strbmi r9, [r1], -r3, lsl #16 │ │ │ │ @ instruction: 0xf7cb9500 │ │ │ │ - bls 0x31c114 │ │ │ │ + bls 0x31c1c4 │ │ │ │ @ instruction: 0x46304651 │ │ │ │ - ldc2 7, cr15, [r2, #-864] @ 0xfffffca0 │ │ │ │ + ldc2 7, cr15, [lr, #-864] @ 0xfffffca0 │ │ │ │ strmi r9, [r2], -r9, lsl #22 │ │ │ │ svceq 0x0002f1bb │ │ │ │ ldmdavs r9, {r6, r9, sl, lr} │ │ │ │ @ instruction: 0xf1bbd058 │ │ │ │ subsle r0, r2, r3, lsl #30 │ │ │ │ svceq 0x0001f1bb │ │ │ │ @ instruction: 0xf77bd049 │ │ │ │ - bls 0x2dc114 │ │ │ │ + bls 0x2dc18c │ │ │ │ @ instruction: 0x46384639 │ │ │ │ @ instruction: 0xf7783401 │ │ │ │ - blls 0x29bae8 │ │ │ │ + blls 0x29bb60 │ │ │ │ strbeq pc, [r0, #37]! @ 0x25 @ │ │ │ │ ldrmi r4, [lr], #-1441 @ 0xfffffa5f │ │ │ │ - blls 0x210ef4 │ │ │ │ + blls 0x210e7c │ │ │ │ bicsle r2, r5, r0, lsl #22 │ │ │ │ ldrbmi r9, [r1], -r8, lsl #20 │ │ │ │ @ instruction: 0xf7d84630 │ │ │ │ - blls 0x35c18c │ │ │ │ + blls 0x35c144 │ │ │ │ @ instruction: 0xf1bb4602 │ │ │ │ strbmi r0, [r0], -r2, lsl #30 │ │ │ │ eorsle r6, fp, r9, lsl r8 │ │ │ │ svceq 0x0003f1bb │ │ │ │ @ instruction: 0xf1bbd035 │ │ │ │ eorle r0, r9, r1, lsl #30 │ │ │ │ - blx 0xf9abda │ │ │ │ + blx 0x1e9ab62 │ │ │ │ ldrtmi r9, [sl], -r5, lsl #22 │ │ │ │ strbmi r9, [r1], -r3, lsl #16 │ │ │ │ @ instruction: 0xf7cb9500 │ │ │ │ - ldrb pc, [r4, pc, asr #25] @ │ │ │ │ + bfi pc, r9, (invalid: 26:20) @ │ │ │ │ addsmi r1, r1, #23040 @ 0x5a00 │ │ │ │ movwcc sp, #8194 @ 0x2002 │ │ │ │ mvnsle r4, fp, lsl #5 │ │ │ │ @ instruction: 0xf10e9b0d │ │ │ │ ldrbmi r0, [r3, #-3585]! @ 0xfffff1ff │ │ │ │ @ instruction: 0xf8ddd19a │ │ │ │ - stmdbls pc, {r2, r6, sp, pc} @ │ │ │ │ + ldmdbls r0, {r2, r6, sp, pc} │ │ │ │ andle r2, r6, pc, lsl #18 │ │ │ │ vqrdmulh.s d15, d10, d9 │ │ │ │ - stmdals r3, {r4, r9, fp, ip, pc} │ │ │ │ + stmdals r3, {r0, r1, r2, r3, r9, fp, ip, pc} │ │ │ │ @ instruction: 0xf7f600db │ │ │ │ - andcs pc, r1, fp, lsl #28 │ │ │ │ - stccs 5, cr14, [r3], {222} @ 0xde │ │ │ │ - mcrge 4, 2, pc, cr8, cr15, {3} @ │ │ │ │ - @ instruction: 0xf77be5d9 │ │ │ │ - @ instruction: 0xe7b4fcb5 │ │ │ │ - blx 0x209ac2e │ │ │ │ + andcs pc, r1, r5, lsl lr @ │ │ │ │ + stccs 5, cr14, [r3], {224} @ 0xe0 │ │ │ │ + mcrge 4, 2, pc, cr10, cr15, {3} @ │ │ │ │ + @ instruction: 0xf77be5db │ │ │ │ + @ instruction: 0xe7b4fcf1 │ │ │ │ + blx 0xfef9abb6 │ │ │ │ @ instruction: 0xf77be7d4 │ │ │ │ - @ instruction: 0xe7aefcf7 │ │ │ │ - ldc2l 7, cr15, [r0], {123} @ 0x7b │ │ │ │ + @ instruction: 0xe7aefd33 │ │ │ │ + stc2 7, cr15, [ip, #-492] @ 0xfffffe14 │ │ │ │ @ instruction: 0xf77be7ab │ │ │ │ - @ instruction: 0xe7cbfc51 │ │ │ │ - blx 0xff91ac46 │ │ │ │ + strb pc, [fp, sp, lsl #25] @ │ │ │ │ + ldc2 7, cr15, [ip], {123} @ 0x7b │ │ │ │ @ instruction: 0xf8dde7c8 │ │ │ │ @ instruction: 0xf10ac028 │ │ │ │ - blls 0x3df668 │ │ │ │ + blls 0x3df5f0 │ │ │ │ stcleq 0, cr15, [r0], #176 @ 0xb0 │ │ │ │ @ instruction: 0xf47f459a │ │ │ │ @ instruction: 0xf8ddaf7b │ │ │ │ strb lr, [r9, ip, lsr #32] │ │ │ │ @ instruction: 0xf57f06aa │ │ │ │ - ldr sl, [r6, #3621]! @ 0xe25 │ │ │ │ + ldr sl, [r8, #3623]! @ 0xe27 │ │ │ │ svccs 0x000024e0 │ │ │ │ svcge 0x0035f43f │ │ │ │ @ instruction: 0xf7cb4618 │ │ │ │ - movwcs pc, #15333 @ 0x3be5 @ │ │ │ │ + movwcs pc, #15407 @ 0x3c2f @ │ │ │ │ ldrmi r4, [fp], r4, lsl #12 │ │ │ │ stcne 7, cr14, [r0], #180 @ 0xb4 │ │ │ │ @ instruction: 0xf7cb9307 │ │ │ │ - blls 0x2dbe10 │ │ │ │ + blls 0x2dbec0 │ │ │ │ svccs 0x00004604 │ │ │ │ svcge 0x0025f43f │ │ │ │ rscle r2, sp, r0, ror #17 │ │ │ │ ldrmi r2, [fp], r3, lsl #6 │ │ │ │ @ instruction: 0x465ae71f │ │ │ │ adcsle r2, sl, pc, lsl #30 │ │ │ │ ldrtmi r9, [r9], -r6, lsl #22 │ │ │ │ - blx 0x282ec8 │ │ │ │ + blx 0x282e50 │ │ │ │ @ instruction: 0xf7f6f303 │ │ │ │ - @ instruction: 0xe7b2fdbf │ │ │ │ + ldr pc, [r2, r9, asr #27]! │ │ │ │ andls r9, r4, #196608 @ 0x30000 │ │ │ │ stc2l 0, cr15, [r0], #20 │ │ │ │ adcle r2, ip, r0, lsl #16 │ │ │ │ - @ instruction: 0xf1099a04 │ │ │ │ - @ instruction: 0x2e010901 │ │ │ │ - ssatmi sp, #3, sl, lsl #2 │ │ │ │ - @ instruction: 0xf08ae654 │ │ │ │ + @ instruction: 0xf10a9a04 │ │ │ │ + vmlacs.f32 s0, s2, s2 │ │ │ │ + ssatmi sp, #2, sl, lsl #2 │ │ │ │ + @ instruction: 0xf089e656 │ │ │ │ cdpcs 5, 0, cr0, cr4, cr1, {0} │ │ │ │ @ instruction: 0xf045bf18 │ │ │ │ stccs 5, cr0, [r0, #-4] │ │ │ │ - ldclge 4, cr15, [sp, #-508]! @ 0xfffffe04 │ │ │ │ + ldclge 4, cr15, [pc, #-508]! @ 0xdcc7c │ │ │ │ andls r9, r5, #196608 @ 0x30000 │ │ │ │ stc2l 0, cr15, [sl], {5} │ │ │ │ addsle r2, r6, r0, lsl #16 │ │ │ │ movwcs r2, #33794 @ 0x8402 │ │ │ │ - @ instruction: 0xf1099a05 │ │ │ │ - @ instruction: 0xf04f0901 │ │ │ │ - strls r0, [r6], #-2690 @ 0xfffff57e │ │ │ │ - strb r9, [r3], -r4, lsl #6 │ │ │ │ - movwcs r4, #34389 @ 0x8655 │ │ │ │ - movwls r4, #18082 @ 0x46a2 │ │ │ │ - @ instruction: 0x4620e63e │ │ │ │ - stclne 5, cr14, [r0], #-408 @ 0xfffffe68 │ │ │ │ + @ instruction: 0xf10a9a05 │ │ │ │ + @ instruction: 0xf04f0a01 │ │ │ │ + strls r0, [r6], #-2434 @ 0xfffff67e │ │ │ │ + strb r9, [r5], -r4, lsl #6 │ │ │ │ + movwcs r4, #34381 @ 0x864d │ │ │ │ + movwls r4, #18081 @ 0x46a1 │ │ │ │ + strtmi lr, [r0], -r0, asr #12 │ │ │ │ + stclne 5, cr14, [r0], #-416 @ 0xfffffe60 │ │ │ │ @ instruction: 0xf7cb9204 │ │ │ │ - pkhbtmi pc, r2, r7, lsl #23 @ │ │ │ │ + strmi pc, [r1], r1, ror #23 │ │ │ │ @ instruction: 0xf0059803 │ │ │ │ - bls 0x21c1ec │ │ │ │ + bls 0x21c174 │ │ │ │ @ instruction: 0xf43f2800 │ │ │ │ movwcs sl, #36730 @ 0x8f7a │ │ │ │ - stmdbeq r1, {r0, r3, r8, ip, sp, lr, pc} │ │ │ │ - beq 0x397850 │ │ │ │ + beq 0x1592ec │ │ │ │ + stmdbeq r9, {r2, r6, r9, fp, sp, lr, pc} │ │ │ │ movwls r2, #17664 @ 0x4500 │ │ │ │ - stccs 6, cr14, [r2], {40} @ 0x28 │ │ │ │ + stccs 6, cr14, [r2], {42} @ 0x2a │ │ │ │ stcne 0, cr13, [r0], #84 @ 0x54 │ │ │ │ @ instruction: 0xf7cb9205 │ │ │ │ - strmi pc, [r2], r1, lsl #23 │ │ │ │ + strmi pc, [r1], fp, asr #23 │ │ │ │ @ instruction: 0xf0059803 │ │ │ │ stmdacs r0, {r0, r3, r4, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ svcge 0x0065f43f │ │ │ │ - bls 0x225b84 │ │ │ │ - stmdbeq r1, {r0, r3, r8, ip, sp, lr, pc} │ │ │ │ - beq 0x39787c │ │ │ │ + bls 0x225b0c │ │ │ │ + beq 0x159318 │ │ │ │ + stmdbeq r9, {r2, r6, r9, fp, sp, lr, pc} │ │ │ │ movwls r2, #17664 @ 0x4500 │ │ │ │ - @ instruction: 0xf1d8e612 │ │ │ │ - andcs pc, r3, r1, asr #30 │ │ │ │ + @ instruction: 0xf1d8e614 │ │ │ │ + andcs pc, r3, sp, lsr pc @ │ │ │ │ @ instruction: 0xf7cb9204 │ │ │ │ - strmi pc, [r2], fp, ror #22 │ │ │ │ + @ instruction: 0x4681fbb5 │ │ │ │ @ instruction: 0xf0059803 │ │ │ │ - bls 0x21c194 │ │ │ │ + bls 0x21c11c │ │ │ │ @ instruction: 0xf43f2800 │ │ │ │ movwcs sl, #36686 @ 0x8f4e │ │ │ │ - stmdbeq r1, {r0, r3, r8, ip, sp, lr, pc} │ │ │ │ - beq 0x1990c0 │ │ │ │ + beq 0x159344 │ │ │ │ + stmdbeq r2, {r0, r3, r6, ip, sp, lr, pc} │ │ │ │ movwls r2, #17664 @ 0x4500 │ │ │ │ - vqrshl.s8 q15, q14, │ │ │ │ - vsra.s64 , q12, #64 │ │ │ │ + vqrshl.s8 q15, q15, │ │ │ │ + vbic.i32 , #8 @ 0x00000008 │ │ │ │ @ instruction: 0xf64e012d │ │ │ │ - vmla.i d20, d0, d0[4] │ │ │ │ - blmi 0x15d064 │ │ │ │ + vmla.i d19, d16, d0[4] │ │ │ │ + blmi 0x15cfec │ │ │ │ sbccc pc, sp, #64, 4 │ │ │ │ - ldc2l 1, cr15, [r2, #652] @ 0x28c │ │ │ │ - eorseq ip, r3, r8, asr pc │ │ │ │ + stc2l 1, cr15, [lr, #652] @ 0x28c │ │ │ │ + ldrsbteq ip, [r3], -r8 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a0f8cc │ │ │ │ - strbgt pc, [r0, #-2271]! @ 0xfffff721 @ │ │ │ │ + strbgt pc, [r4, #-2271]! @ 0xfffff721 @ │ │ │ │ vst4.32 {d27-d30}, [pc] │ │ │ │ @ instruction: 0xf6cf6371 │ │ │ │ @ instruction: 0xf8dc6300 │ │ │ │ @ instruction: 0xf8cdc000 │ │ │ │ @ instruction: 0xf04fc034 │ │ │ │ andmi r0, fp, r0, lsl #24 │ │ │ │ mrrcvs 4, 4, pc, r1, cr15 @ │ │ │ │ stcmi 6, cr15, [r0], {207} @ 0xcf │ │ │ │ strmi r2, [ip], -r0, lsl #4 │ │ │ │ strbmi r4, [r3, #-1542]! @ 0xfffff9fa │ │ │ │ andcs lr, r6, #3358720 @ 0x334000 │ │ │ │ andcs lr, r8, #3358720 @ 0x334000 │ │ │ │ andcs lr, sl, #3358720 @ 0x334000 │ │ │ │ @ instruction: 0xf000920c │ │ │ │ - ldmdale pc!, {r0, r1, r2, r3, r5, r9, pc} @ │ │ │ │ + ldmdale pc!, {r4, r5, r9, pc} @ │ │ │ │ mcrrvs 4, 4, pc, r0, cr15 @ │ │ │ │ stcmi 6, cr15, [r0], {207} @ 0xcf │ │ │ │ @ instruction: 0xf0004563 │ │ │ │ - vrhadd.s8 q4, q8, q14 │ │ │ │ + vrhadd.s8 q4, q8, q13 │ │ │ │ vst4.32 {d24-d27}, [pc], r6 │ │ │ │ @ instruction: 0xf6cf6200 │ │ │ │ addsmi r4, r3, #0, 4 │ │ │ │ rscshi pc, fp, r0 │ │ │ │ andvs pc, r1, #1325400064 @ 0x4f000000 │ │ │ │ andmi pc, r0, #217055232 @ 0xcf00000 │ │ │ │ @ instruction: 0xf0404293 │ │ │ │ @ instruction: 0xf00180e3 │ │ │ │ @ instruction: 0xf5b37398 │ │ │ │ @ instruction: 0xf0001f00 │ │ │ │ - @ instruction: 0xf5b382a5 │ │ │ │ + @ instruction: 0xf5b382a7 │ │ │ │ @ instruction: 0xf0401f40 │ │ │ │ stmdage r6, {r0, r3, r4, r6, r7, pc} │ │ │ │ - stc2 7, cr15, [r8, #-984]! @ 0xfffffc28 │ │ │ │ + ldc2 7, cr15, [r2, #-984]! @ 0xfffffc28 │ │ │ │ @ instruction: 0xf1000222 │ │ │ │ ldcvs 0, cr8, [r3, #-844]! @ 0xfffffcb4 │ │ │ │ @ instruction: 0xf8d34630 │ │ │ │ @ instruction: 0xf4133110 │ │ │ │ @ instruction: 0xf0000f70 │ │ │ │ stcls 0, cr8, [r7], {203} @ 0xcb │ │ │ │ @ instruction: 0xf6422108 │ │ │ │ - vmvn.i32 , #256 @ 0x00000100 │ │ │ │ + vsubl.s8 , d0, d13 │ │ │ │ stmib sp, {r0, r2, r3, r9}^ │ │ │ │ tstcs r7, r2, lsl #4 │ │ │ │ andls r9, r1, #24576 @ 0x6000 │ │ │ │ - bls 0x343ca4 │ │ │ │ + bls 0x343c2c │ │ │ │ @ instruction: 0xf7f99400 │ │ │ │ - umlals pc, sl, pc, sl @ │ │ │ │ + adcs pc, sl, r1, lsr #21 │ │ │ │ cmppvs r0, pc, asr #8 @ p-variant is OBSOLETE │ │ │ │ smlabtvs r0, pc, r6, pc @ │ │ │ │ @ instruction: 0xf000428b │ │ │ │ - vand q4, q0, │ │ │ │ + vand q4, q0, │ │ │ │ vst4.8 {d24,d26,d28,d30}, [pc :256], r7 │ │ │ │ @ instruction: 0xf6cf6100 │ │ │ │ addmi r6, fp, #0, 2 │ │ │ │ vst4.16 {d29-d32}, [pc :256], r6 │ │ │ │ @ instruction: 0xf6cf6201 │ │ │ │ addsmi r6, r3, #0, 4 │ │ │ │ adchi pc, r4, r0, asr #32 │ │ │ │ bicsvc pc, r0, #20 │ │ │ │ - adcshi pc, r1, #0 │ │ │ │ + adcshi pc, r0, #0 │ │ │ │ svcne 0x0000f5b3 │ │ │ │ addshi pc, ip, r0, asr #32 │ │ │ │ @ instruction: 0xf14002e3 │ │ │ │ stcvs 0, cr8, [r3, #-612] @ 0xfffffd9c │ │ │ │ @ instruction: 0x3110f8d3 │ │ │ │ svceq 0x0070f413 │ │ │ │ addshi pc, r2, r0 │ │ │ │ @@ -209766,896 +209737,896 @@ │ │ │ │ andeq lr, ip, #270336 @ 0x42000 │ │ │ │ stcne 3, cr15, [r0], {196} @ 0xc4 │ │ │ │ cmpeq r1, ip, asr #20 │ │ │ │ streq pc, [r7], #-4 │ │ │ │ tstcs r6, r1, lsl #2 │ │ │ │ strcs r9, [r8], #-1024 @ 0xfffffc00 │ │ │ │ @ instruction: 0xf6429402 │ │ │ │ - vaddhn.i16 d21, q8, │ │ │ │ + vaddhn.i16 d21, q0, │ │ │ │ strls r0, [r3], #-1037 @ 0xfffffbf3 │ │ │ │ - blx 0x151b10c │ │ │ │ + blx 0x159b094 │ │ │ │ vst4.16 {d30-d33}, [pc :128], fp │ │ │ │ @ instruction: 0xf6cf6c41 │ │ │ │ strbmi r4, [r3, #-3072]! @ 0xfffff400 │ │ │ │ vst4.16 {d29-d32}, [pc :64], sl │ │ │ │ @ instruction: 0xf6cf6050 │ │ │ │ addmi r4, r3, #0 │ │ │ │ stmdage r6, {r1, r2, r3, r4, r6, r8, ip, lr, pc} │ │ │ │ ldrbvc pc, [r8], #4 @ │ │ │ │ - stc2 7, cr15, [ip], #984 @ 0x3d8 │ │ │ │ + ldc2 7, cr15, [r6], #984 @ 0x3d8 │ │ │ │ svcne 0x0000f5b4 │ │ │ │ @ instruction: 0x1c06e9dd │ │ │ │ andeq pc, r0, #79 @ 0x4f │ │ │ │ ldrdcc lr, [r8], -sp │ │ │ │ adcshi pc, r5, #0 │ │ │ │ svceq 0x0020f5b4 │ │ │ │ - @ instruction: 0x81b6f000 │ │ │ │ + @ instruction: 0x81b7f000 │ │ │ │ cmple r9, r0, lsl #24 │ │ │ │ @ instruction: 0xf8d26d32 │ │ │ │ @ instruction: 0xf4122110 │ │ │ │ suble r0, r3, r0, ror pc │ │ │ │ strcs r4, [r0], #-1538 @ 0xfffff9fe │ │ │ │ biceq lr, r1, r1, asr #23 │ │ │ │ ldrtmi r9, [r0], -r1, lsl #8 │ │ │ │ andgt pc, r0, sp, asr #17 │ │ │ │ - strbmi pc, [r9], #-1602 @ 0xfffff9be @ │ │ │ │ + strbtcc pc, [r5], #1602 @ 0x642 @ │ │ │ │ streq pc, [sp], #-704 @ 0xfffffd40 │ │ │ │ @ instruction: 0xf7f59402 │ │ │ │ - eors pc, r4, r9, ror #28 │ │ │ │ + eors pc, r4, r3, ror lr @ │ │ │ │ bicpl pc, r1, #196, 6 @ 0x10000003 │ │ │ │ @ instruction: 0xf0002b00 │ │ │ │ - blcs 0x13da24 │ │ │ │ + blcs 0x13d9a8 │ │ │ │ stmiaeq r3!, {r2, r3, r5, r8, ip, lr, pc}^ │ │ │ │ @ instruction: 0xf0039208 │ │ │ │ vorr.i32 d16, #49152 @ 0x0000c000 │ │ │ │ tstmi r3, #805306368 @ 0x30000000 │ │ │ │ vmull.u8 q8, d20, d18 │ │ │ │ movwls r3, #44035 @ 0xac03 │ │ │ │ andseq pc, r0, #2 │ │ │ │ - b 0x115f350 │ │ │ │ + b 0x115f2d8 │ │ │ │ stmdbge r6, {r2, r3, r9} │ │ │ │ @ instruction: 0xf003920b │ │ │ │ andcs r0, r2, #16, 6 @ 0x40000000 │ │ │ │ vsubl.u8 , d4, d12 │ │ │ │ andls r5, r6, #268435456 @ 0x10000000 │ │ │ │ addne pc, r0, #196, 6 @ 0x10000003 │ │ │ │ - streq pc, [pc], #-4 @ 0xdd1e0 │ │ │ │ + streq pc, [pc], #-4 @ 0xdd168 │ │ │ │ andls r4, r7, #-1946157056 @ 0x8c000000 │ │ │ │ @ instruction: 0xf7f99309 │ │ │ │ - and pc, sl, r7, ror #20 │ │ │ │ + and pc, sl, r9, ror #20 │ │ │ │ vqdmlal.s q9, d0, d0[0] │ │ │ │ @ instruction: 0x400b13b0 │ │ │ │ vmla.f d18, d0, d0[0] │ │ │ │ addmi r0, fp, #32, 2 │ │ │ │ addshi pc, r3, #0 │ │ │ │ - blmi 0xff3a5204 │ │ │ │ - blls 0x437270 │ │ │ │ + blmi 0xff3e518c │ │ │ │ + blls 0x4371f8 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ @ instruction: 0xf0400300 │ │ │ │ - andlt r8, pc, r3, lsl r3 @ │ │ │ │ + andlt r8, pc, r2, lsl r3 @ │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ stmdaeq fp, {r4, r5, r6, r7, r8, r9, sl, fp, pc}^ │ │ │ │ andeq pc, pc, #1 │ │ │ │ tstpeq r0, #3 @ p-variant is OBSOLETE │ │ │ │ - beq 0x197b3c │ │ │ │ + beq 0x197ac4 │ │ │ │ stceq 8, cr0, [sl], {203} @ 0xcb │ │ │ │ tstpeq r0, #3 @ p-variant is OBSOLETE │ │ │ │ smlabtmi r3, r1, r3, pc @ │ │ │ │ andseq pc, r0, #2 │ │ │ │ vsubw.u8 q10, q2, d11 │ │ │ │ - b 0x1169654 │ │ │ │ + b 0x11695dc │ │ │ │ vmlal.u8 q8, d4, d1 │ │ │ │ adceq r1, r2, #128, 2 │ │ │ │ - cmnphi r0, r0, lsl #2 @ p-variant is OBSOLETE │ │ │ │ + cmnphi r2, r0, lsl #2 @ p-variant is OBSOLETE │ │ │ │ ldrble r0, [r3, #551] @ 0x227 │ │ │ │ @ instruction: 0xf8d06d00 │ │ │ │ svceq 0x00122100 │ │ │ │ vmla.i , q10, d2[3] │ │ │ │ ldrmi r5, [r3], r0, lsl #4 │ │ │ │ @ instruction: 0xf0002a00 │ │ │ │ - stmdavs r0, {r0, r1, r3, r6, r7, r9, pc} │ │ │ │ + stmdavs r0, {r1, r3, r6, r7, r9, pc} │ │ │ │ andeq lr, sl, #274432 @ 0x43000 │ │ │ │ andeq lr, r8, #270336 @ 0x42000 │ │ │ │ svceq 0x000ef010 │ │ │ │ ldrbeq sp, [r5], r1, lsl #2 │ │ │ │ andsmi sp, r1, #-1107296256 @ 0xbe000000 │ │ │ │ @ instruction: 0x4630d1bc │ │ │ │ movwne lr, #18893 @ 0x49cd │ │ │ │ - blx 0x992a4 │ │ │ │ + blx 0x9922c │ │ │ │ stmdbls r4, {r4, r6, r7, r8, r9, ip, sp, pc} │ │ │ │ strvs pc, [r0, -r4, asr #7] │ │ │ │ streq pc, [r8], #579 @ 0x243 │ │ │ │ sbceq r3, sp, r1, lsl #2 │ │ │ │ - @ instruction: 0xf8acf773 │ │ │ │ + @ instruction: 0xf8e8f773 │ │ │ │ ldceq 0, cr15, [r2], {79} @ 0x4f │ │ │ │ andeq pc, r9, #-1073741774 @ 0xc0000032 │ │ │ │ @ instruction: 0x11a4f642 │ │ │ │ orrscs pc, r7, r0, asr #5 │ │ │ │ - blx 0x3eecbe │ │ │ │ + blx 0x3eec46 │ │ │ │ @ instruction: 0xf6404202 │ │ │ │ - @ instruction: 0xf2c004b5 │ │ │ │ + vmov.i32 q8, #65536 @ 0x00010000 │ │ │ │ stmdavs r9, {r0, r2, r3, sl} │ │ │ │ - @ instruction: 0xf8c2f778 │ │ │ │ + @ instruction: 0xf8fef778 │ │ │ │ andcs r4, r1, r1, asr #12 │ │ │ │ - subseq pc, r1, #64, 12 @ 0x4000000 │ │ │ │ + rscvc pc, sp, #64, 4 │ │ │ │ andeq pc, sp, #192, 4 │ │ │ │ svceq 0x0000f1bb │ │ │ │ sadd16mi fp, r4, r8 │ │ │ │ - blx 0x1e9b240 │ │ │ │ + blx 0xfe19b1c8 │ │ │ │ strmi r9, [r0], r5, lsl #18 │ │ │ │ @ instruction: 0xf7d82001 │ │ │ │ - @ instruction: 0x4651fa71 │ │ │ │ + @ instruction: 0x4651fa7d │ │ │ │ andcs r4, r1, r6, lsl #12 │ │ │ │ - blx 0x1c1b254 │ │ │ │ + blx 0x1f1b1dc │ │ │ │ strmi r4, [r2], -fp, asr #12 │ │ │ │ @ instruction: 0x46404631 │ │ │ │ strvc lr, [r2], #-2509 @ 0xfffff633 │ │ │ │ strpl lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ - cdp2 7, 9, cr15, cr14, cr9, {4} │ │ │ │ + cdp2 7, 13, cr15, cr10, cr9, {4} │ │ │ │ ldrb r2, [sl, -r1]! │ │ │ │ subsvs pc, r1, #1325400064 @ 0x4f000000 │ │ │ │ andvs pc, r0, #217055232 @ 0xcf00000 │ │ │ │ @ instruction: 0xf47f4293 │ │ │ │ stmiaeq r3!, {r0, r1, r4, r5, r6, r8, r9, sl, fp, sp, pc}^ │ │ │ │ andmi pc, r3, #196, 6 @ 0x10000003 │ │ │ │ tstpeq r0, #3 @ p-variant is OBSOLETE │ │ │ │ - stccc 3, cr15, [r3], {196} @ 0xc4 │ │ │ │ + smlabtcc r3, r4, r3, pc @ │ │ │ │ stceq 3, cr4, [r2], #76 @ 0x4c │ │ │ │ - andseq pc, r0, #2 │ │ │ │ - tstpeq pc, r4 @ p-variant is OBSOLETE │ │ │ │ - andeq lr, ip, #270336 @ 0x42000 │ │ │ │ ldclvc 0, cr15, [r8], {4} │ │ │ │ - cdpne 3, 4, cr15, cr0, cr4, {6} │ │ │ │ + andseq pc, r0, #2 │ │ │ │ + vsubw.u8 q10, q2, d10 │ │ │ │ + stmibeq r1!, {r6, r9, sl, fp, ip} │ │ │ │ svcne 0x0000f5bc │ │ │ │ - ldrne lr, [r4], #2639 @ 0xa4f │ │ │ │ - orrshi pc, r4, r0 │ │ │ │ + streq pc, [pc], #-4 @ 0xdd2cc │ │ │ │ + orrshi pc, r6, r0 │ │ │ │ svceq 0x0000f5bc │ │ │ │ - svcge 0x0056f47f │ │ │ │ + svcge 0x0058f47f │ │ │ │ ldrsbgt pc, [r0], #-128 @ 0xffffff80 @ │ │ │ │ @ instruction: 0xc110f8dc │ │ │ │ svcvs 0x0070f01c │ │ │ │ - svcge 0x004ef43f │ │ │ │ - streq pc, [r1], #-4 │ │ │ │ - @ instruction: 0xf8cd9100 │ │ │ │ - bl 0x215380 │ │ │ │ - rsbeq r0, r1, r4, asr #8 │ │ │ │ - strbtpl pc, [r5], #-1600 @ 0xfffff9c0 @ │ │ │ │ - streq pc, [sp], #-704 @ 0xfffffd40 │ │ │ │ - @ instruction: 0xf7f59402 │ │ │ │ - @ instruction: 0xe73efddb │ │ │ │ + svcge 0x0050f43f │ │ │ │ + tstpeq r1, r1 @ p-variant is OBSOLETE │ │ │ │ + @ instruction: 0xf8cd9400 │ │ │ │ + @ instruction: 0xf640e004 │ │ │ │ + vaddhn.i16 d21, q0, │ │ │ │ + bl 0x11e330 │ │ │ │ + strls r0, [r2], #-321 @ 0xfffffebf │ │ │ │ + @ instruction: 0xf7f50049 │ │ │ │ + strb pc, [r0, -r7, ror #27] @ │ │ │ │ vmul.i q8, q10, d3[4] │ │ │ │ @ instruction: 0xf0034203 │ │ │ │ vorr.i32 d16, #49152 @ 0x0000c000 │ │ │ │ tstmi r3, #-1073741824 @ 0xc0000000 │ │ │ │ @ instruction: 0xf0020ca2 │ │ │ │ - @ instruction: 0xf0040210 │ │ │ │ - movwmi r0, #44047 @ 0xac0f │ │ │ │ + b 0x149db60 │ │ │ │ + movwmi r1, #44180 @ 0xac94 │ │ │ │ bicsvc pc, r8, r4 │ │ │ │ cdpne 3, 4, cr15, cr0, cr4, {6} │ │ │ │ svcne 0x0000f5b1 │ │ │ │ - ldrne lr, [r4], #2639 @ 0xa4f │ │ │ │ - @ instruction: 0x81a1f000 │ │ │ │ + streq pc, [pc], #-4 @ 0xdd334 │ │ │ │ + @ instruction: 0x81a3f000 │ │ │ │ svceq 0x0000f5b1 │ │ │ │ - adchi pc, r2, r0 │ │ │ │ + adchi pc, r5, r0 │ │ │ │ @ instruction: 0xf47f2900 │ │ │ │ - stcvs 15, cr10, [r1, #-124] @ 0xffffff84 │ │ │ │ + stcvs 15, cr10, [r1, #-132] @ 0xffffff7c │ │ │ │ @ instruction: 0x1110f8d1 │ │ │ │ svceq 0x0070f411 │ │ │ │ - svcge 0x0018f43f │ │ │ │ - streq pc, [r1], #-4 │ │ │ │ - and pc, r4, sp, asr #17 │ │ │ │ - andgt pc, r0, sp, asr #17 │ │ │ │ - strbeq lr, [r4], #-2820 @ 0xfffff4fc │ │ │ │ - @ instruction: 0xf6420061 │ │ │ │ - @ instruction: 0xf2c054f9 │ │ │ │ - strls r0, [r2], #-1037 @ 0xfffffbf3 │ │ │ │ - ldc2 7, cr15, [ip, #-980]! @ 0xfffffc2c │ │ │ │ - b 0x14d7010 │ │ │ │ - b 0x14a0d3c │ │ │ │ - @ instruction: 0xf00e4c91 │ │ │ │ - stmiaeq fp, {r4, r9, sl, fp}^ │ │ │ │ - streq pc, [pc, #-4] @ 0xdd400 │ │ │ │ + svcge 0x001af43f │ │ │ │ + stceq 0, cr15, [r1], {12} │ │ │ │ + @ instruction: 0xf8cd9400 │ │ │ │ + @ instruction: 0xf642e004 │ │ │ │ + @ instruction: 0xf2c05495 │ │ │ │ + bl 0x3de39c │ │ │ │ + strls r0, [r2], #-3148 @ 0xfffff3b4 │ │ │ │ + cmpeq ip, pc, asr #20 │ │ │ │ + stc2l 7, cr15, [r8, #-980] @ 0xfffffc2c │ │ │ │ + b 0x14d6f9c │ │ │ │ + stmiaeq fp, {r0, r4, r7, r9, sl, fp, lr}^ │ │ │ │ + cdpeq 0, 1, cr15, cr0, cr14, {0} │ │ │ │ + mrrceq 10, 4, lr, r1, cr15 │ │ │ │ + strcc pc, [r3, #-964] @ 0xfffffc3c │ │ │ │ vmla.f d18, d0, d0[0] │ │ │ │ - @ instruction: 0xf00311b0 │ │ │ │ - eormi r0, r1, r0, lsl r3 │ │ │ │ + @ instruction: 0xf00c11b0 │ │ │ │ + eormi r0, r1, r0, lsl ip │ │ │ │ streq lr, [r5, #-2638] @ 0xfffff5b2 │ │ │ │ - cdpcc 3, 0, cr15, cr3, cr4, {6} │ │ │ │ - strmi pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ - ldceq 0, cr15, [r0], {12} │ │ │ │ - strbcs r4, [r0], #-803 @ 0xfffffcdd │ │ │ │ - strteq pc, [r0], #-704 @ 0xfffffd40 │ │ │ │ - @ instruction: 0x0c0eea4c │ │ │ │ - @ instruction: 0xf00042a1 │ │ │ │ - strbcs r8, [r0], #-313 @ 0xfffffec7 │ │ │ │ - strteq pc, [r0], #704 @ 0x2c0 │ │ │ │ - eorsle r4, r8, r1, lsr #5 │ │ │ │ - @ instruction: 0xf47f2940 │ │ │ │ - stcvs 14, cr10, [r1, #-892] @ 0xfffffc84 │ │ │ │ - @ instruction: 0x1110f8d1 │ │ │ │ - svceq 0x0070f411 │ │ │ │ - mrcge 4, 6, APSR_nzcv, cr8, cr15, {1} │ │ │ │ - tstcs r7, r1, lsl #4 │ │ │ │ - strls r4, [r0, #-1634] @ 0xfffff99e │ │ │ │ - ldrbcc pc, [sp], #1602 @ 0x642 @ │ │ │ │ - streq pc, [sp], #-704 @ 0xfffffd40 │ │ │ │ - @ instruction: 0xf7f59402 │ │ │ │ - strb pc, [ip], r1, lsl #26 @ │ │ │ │ - @ instruction: 0xf004a806 │ │ │ │ - @ instruction: 0xf7f674d8 │ │ │ │ - @ instruction: 0xf5b4fb19 │ │ │ │ - @ instruction: 0xf04f1f00 │ │ │ │ - @ instruction: 0xf47f0200 │ │ │ │ - ldcvs 14, cr10, [r3, #-772]! @ 0xfffffcfc │ │ │ │ - @ instruction: 0xf8d34630 │ │ │ │ - @ instruction: 0xf0133110 │ │ │ │ - @ instruction: 0xf43f0ff0 │ │ │ │ - stmdbls r6, {r0, r3, r4, r5, r7, r9, sl, fp, sp, pc} │ │ │ │ - ldrbtcc pc, [r1], #-1600 @ 0xfffff9c0 @ │ │ │ │ - streq pc, [sp], #-704 @ 0xfffffd40 │ │ │ │ - strcs lr, [r1], #-2509 @ 0xfffff633 │ │ │ │ - blls 0x3044bc │ │ │ │ - biceq lr, r1, r1, asr #23 │ │ │ │ - strls r9, [r0], #-2569 @ 0xfffff5f7 │ │ │ │ - stc2l 7, cr15, [r6, #-980] @ 0xfffffc2c │ │ │ │ - stcvs 6, cr14, [r1, #-676] @ 0xfffffd5c │ │ │ │ - @ instruction: 0x1110f8d1 │ │ │ │ - svcvs 0x0070f011 │ │ │ │ - mcrge 4, 5, pc, cr2, cr15, {1} @ │ │ │ │ - tstcs r7, r1, lsl #4 │ │ │ │ - strls r4, [r0, #-1634] @ 0xfffff99e │ │ │ │ - strbtne pc, [r1], #1600 @ 0x640 @ │ │ │ │ - streq pc, [sp], #-704 @ 0xfffffd40 │ │ │ │ - @ instruction: 0xf7f59402 │ │ │ │ - @ instruction: 0xe696fd33 │ │ │ │ - @ instruction: 0xf8d46d34 │ │ │ │ - @ instruction: 0xf0144110 │ │ │ │ - @ instruction: 0xf43f6f70 │ │ │ │ - andls sl, r1, #2288 @ 0x8f0 │ │ │ │ - biceq lr, r1, r1, asr #23 │ │ │ │ - @ instruction: 0xf8cd4602 │ │ │ │ - ldrtmi ip, [r0], -r0 │ │ │ │ - strcc pc, [sp], #-1600 @ 0xfffff9c0 │ │ │ │ - streq pc, [sp], #-704 @ 0xfffffd40 │ │ │ │ - @ instruction: 0xf7f59402 │ │ │ │ - pkhbt pc, r0, sp, lsl #26 @ │ │ │ │ + cdpmi 3, 0, cr15, cr3, cr4, {6} │ │ │ │ + streq pc, [pc], #-4 @ 0xdd3a0 │ │ │ │ + tstpeq r0, #3 @ p-variant is OBSOLETE │ │ │ │ + streq lr, [r4], #-2636 @ 0xfffff5b4 │ │ │ │ + mcrreq 0, 4, pc, r0, cr15 @ │ │ │ │ + stceq 2, cr15, [r0], #-768 @ 0xfffffd00 │ │ │ │ + movweq lr, #59971 @ 0xea43 │ │ │ │ + @ instruction: 0xf0004561 │ │ │ │ + @ instruction: 0xf04f8139 │ │ │ │ + vqdmulh.s d16, d0, d0[0] │ │ │ │ + strbmi r0, [r1, #-3232]! @ 0xfffff360 │ │ │ │ + stmdbcs r0, {r3, r4, r5, ip, lr, pc}^ │ │ │ │ + mrcge 4, 6, APSR_nzcv, cr14, cr15, {3} │ │ │ │ + @ instruction: 0xf8d16d01 │ │ │ │ + @ instruction: 0xf4111110 │ │ │ │ + @ instruction: 0xf43f0f70 │ │ │ │ + andls sl, r1, #3440 @ 0xd70 │ │ │ │ + strls r2, [r0], #-263 @ 0xfffffef9 │ │ │ │ + @ instruction: 0xf642462a │ │ │ │ + vmvn.i32 , #589824 @ 0x00090000 │ │ │ │ + strls r0, [r2], #-1037 @ 0xfffffbf3 │ │ │ │ + stc2 7, cr15, [sl, #-980] @ 0xfffffc2c │ │ │ │ + stmdage r6, {r0, r1, r3, r6, r7, r9, sl, sp, lr, pc} │ │ │ │ + ldrbvc pc, [r8], #4 @ │ │ │ │ + blx 0x99b3d6 │ │ │ │ + svcne 0x0000f5b4 │ │ │ │ + andeq pc, r0, #79 @ 0x4f │ │ │ │ + mcrge 4, 6, pc, cr0, cr15, {3} @ │ │ │ │ + @ instruction: 0x46306d33 │ │ │ │ + @ instruction: 0x3110f8d3 │ │ │ │ + svceq 0x00f0f013 │ │ │ │ + mrcge 4, 5, APSR_nzcv, cr8, cr15, {1} │ │ │ │ + @ instruction: 0xf6409906 │ │ │ │ + vaddhn.i16 d19, q0, │ │ │ │ + stmib sp, {r0, r2, r3, sl}^ │ │ │ │ + stcls 4, cr2, [r7], {1} │ │ │ │ + bl 0xff14404c │ │ │ │ + bls 0x31db34 │ │ │ │ + @ instruction: 0xf7f59400 │ │ │ │ + strt pc, [r8], pc, asr #26 │ │ │ │ @ instruction: 0xf8d16d01 │ │ │ │ @ instruction: 0xf0111110 │ │ │ │ @ instruction: 0xf43f6f70 │ │ │ │ - @ instruction: 0xf004ae79 │ │ │ │ - @ instruction: 0xf8cd0401 │ │ │ │ - @ instruction: 0xf8cde004 │ │ │ │ - bl 0x20d51c │ │ │ │ - rsbeq r0, r1, r4, asr #8 │ │ │ │ - ldrmi pc, [sp], #1600 @ 0x640 │ │ │ │ - streq pc, [sp], #-704 @ 0xfffffd40 │ │ │ │ - @ instruction: 0xf7f59402 │ │ │ │ - strbt pc, [r8], -r5, lsl #26 @ │ │ │ │ + andls sl, r1, #2576 @ 0xa10 │ │ │ │ + strls r2, [r0], #-263 @ 0xfffffef9 │ │ │ │ + @ instruction: 0xf640462a │ │ │ │ + vmvn.i32 , #851968 @ 0x000d0000 │ │ │ │ + strls r0, [r2], #-1037 @ 0xfffffbf3 │ │ │ │ + ldc2 7, cr15, [ip, #-980]! @ 0xfffffc2c │ │ │ │ + ldcvs 6, cr14, [r4, #-596]! @ 0xfffffdac │ │ │ │ + @ instruction: 0x4110f8d4 │ │ │ │ + svcvs 0x0070f014 │ │ │ │ + mcrge 4, 4, pc, cr14, cr15, {1} @ │ │ │ │ + bl 0xff141c74 │ │ │ │ + strmi r0, [r2], -r1, asr #3 │ │ │ │ + andgt pc, r0, sp, asr #17 │ │ │ │ + @ instruction: 0xf6404630 │ │ │ │ + vaddhn.i16 d18, q8, │ │ │ │ + strls r0, [r2], #-1037 @ 0xfffffbf3 │ │ │ │ + stc2 7, cr15, [r6, #-980]! @ 0xfffffc2c │ │ │ │ + stcvs 6, cr14, [r1, #-508] @ 0xfffffe04 │ │ │ │ + @ instruction: 0x1110f8d1 │ │ │ │ + svcvs 0x0070f011 │ │ │ │ + mrcge 4, 3, APSR_nzcv, cr8, cr15, {1} │ │ │ │ + stceq 0, cr15, [r1], {12} │ │ │ │ + @ instruction: 0xf8cd9400 │ │ │ │ + @ instruction: 0xf640e004 │ │ │ │ + vmvn.i32 d20, #589824 @ 0x00090000 │ │ │ │ + bl 0x3de4e0 │ │ │ │ + strls r0, [r2], #-3148 @ 0xfffff3b4 │ │ │ │ + cmpeq ip, pc, asr #20 │ │ │ │ + stc2 7, cr15, [lr, #-980] @ 0xfffffc2c │ │ │ │ + svclt 0x0000e667 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ ldrsbgt pc, [r0], #-128 @ 0xffffff80 @ │ │ │ │ ldrdcs pc, [r0, -ip] │ │ │ │ @ instruction: 0xf43f0f12 │ │ │ │ - vmov.i8 q13, #207 @ 0xcf │ │ │ │ + vmov.i8 q13, #205 @ 0xcd │ │ │ │ rsceq r5, r4, #3088 @ 0xc10 │ │ │ │ - mrshi pc, (UNDEF: 82) @ │ │ │ │ + teqphi pc, r0, lsl #2 @ p-variant is OBSOLETE │ │ │ │ ldrdcs pc, [r0], ip @ │ │ │ │ svcvs 0x0070f412 │ │ │ │ - mrshi pc, (UNDEF: 77) @ │ │ │ │ + mrshi pc, (UNDEF: 74) @ │ │ │ │ ldrdcs pc, [r4], -ip │ │ │ │ svceq 0x0070f412 │ │ │ │ andcs fp, r1, #20, 30 @ 0x50 │ │ │ │ - bcs 0xe5d68 │ │ │ │ - mcrge 4, 2, pc, cr10, cr15, {1} @ │ │ │ │ + bcs 0xe5cf4 │ │ │ │ + mcrge 4, 2, pc, cr8, cr15, {1} @ │ │ │ │ strbmi r2, [r2], -r9, lsl #8 │ │ │ │ - bl 0xff14257c │ │ │ │ + bl 0xff142508 │ │ │ │ ldrtmi r0, [r0], -r1, asr #3 │ │ │ │ and pc, r4, sp, asr #17 │ │ │ │ andge pc, r0, sp, asr #17 │ │ │ │ - strcc pc, [r5], #-1602 @ 0xfffff9be │ │ │ │ + strtcs pc, [r1], #1602 @ 0x642 │ │ │ │ streq pc, [sp], #-704 @ 0xfffffd40 │ │ │ │ @ instruction: 0xf7f99403 │ │ │ │ - @ instruction: 0xe638f81d │ │ │ │ - vmull.u8 q8, d17, d11 │ │ │ │ + @ instruction: 0xe636f81d │ │ │ │ + vmull.u8 q8, d20, d19 │ │ │ │ @ instruction: 0xf0033203 │ │ │ │ vorr.i32 d16, #36864 @ 0x00009000 │ │ │ │ - b 0x14b50a0 │ │ │ │ - tstmi r3, #4352 @ 0x1100 │ │ │ │ + tstmi r3, #192, 24 @ 0xc000 │ │ │ │ + b 0x14a0554 │ │ │ │ + stmdbeq r2!, {r2, r4, r6, r7, r9, sl, fp, ip}^ │ │ │ │ strbeq pc, [r0, #-20] @ 0xffffffec @ │ │ │ │ - sbcsne lr, r1, #323584 @ 0x4f000 │ │ │ │ - cmpne r1, pc, asr #20 │ │ │ │ sbcshi pc, lr, r0, asr #32 │ │ │ │ - @ instruction: 0xf0010064 │ │ │ │ - movwls r0, #37121 @ 0x9101 │ │ │ │ + @ instruction: 0xf0020064 │ │ │ │ + movwls r0, #37377 @ 0x9201 │ │ │ │ ldreq pc, [lr], #-4 │ │ │ │ - movteq lr, #51791 @ 0xca4f │ │ │ │ - @ instruction: 0xf002430c │ │ │ │ - @ instruction: 0xf0030201 │ │ │ │ - stmdbge r6, {r1, r2, r3, r4, r8, r9} │ │ │ │ - strls r4, [sl, #-787] @ 0xfffffced │ │ │ │ - ands pc, r8, sp, asr #17 │ │ │ │ - movwmi lr, #31181 @ 0x79cd │ │ │ │ - @ instruction: 0xff9ef7f5 │ │ │ │ - stmiaeq r2!, {r0, r1, r2, r3, r9, sl, sp, lr, pc}^ │ │ │ │ - movwmi pc, #13252 @ 0x33c4 @ │ │ │ │ - andseq pc, r0, #2 │ │ │ │ - tstmi sl, #98304 @ 0x18000 │ │ │ │ - andls r0, sl, #41728 @ 0xa300 │ │ │ │ - tstpeq r0, #3 @ p-variant is OBSOLETE │ │ │ │ - andcc pc, r3, #196, 6 @ 0x10000003 │ │ │ │ - andcs r4, r1, #1275068416 @ 0x4c000000 │ │ │ │ - andcc lr, fp, #3358720 @ 0x334000 │ │ │ │ - andpl pc, r1, #196, 6 @ 0x10000003 │ │ │ │ - orrne pc, r0, #196, 6 @ 0x10000003 │ │ │ │ - movwcs lr, #27085 @ 0x69cd │ │ │ │ - movtne pc, #964 @ 0x3c4 @ │ │ │ │ - streq pc, [pc], #-4 @ 0xdd618 │ │ │ │ - strcc lr, [r8], #-2509 @ 0xfffff633 │ │ │ │ - @ instruction: 0xf84cf7f9 │ │ │ │ - stceq 5, cr14, [r2], #956 @ 0x3bc │ │ │ │ - movwcc pc, #13252 @ 0x33c4 @ │ │ │ │ - andseq pc, r0, #2 │ │ │ │ - strpl pc, [r0, #-964] @ 0xfffffc3c │ │ │ │ - vorr.i32 d20, #51712 @ 0x0000ca00 │ │ │ │ - stceq 14, cr0, [r3], #-768 @ 0xfffffd00 │ │ │ │ - vldmiane r4, {s29-s107} │ │ │ │ - @ instruction: 0xf0140961 │ │ │ │ - andls r0, sl, #64, 12 @ 0x4000000 │ │ │ │ + tstmi r4, #75 @ 0x4b │ │ │ │ + tstpeq lr, #3 @ p-variant is OBSOLETE │ │ │ │ + andeq pc, r1, #14 │ │ │ │ + tstmi r3, #98304 @ 0x18000 │ │ │ │ + @ instruction: 0xf8cd950a │ │ │ │ + stmib sp, {r3, r4, lr, pc}^ │ │ │ │ + @ instruction: 0xf7f54307 │ │ │ │ + ldr pc, [r0], -r9, lsr #31 │ │ │ │ + vmul.i q8, q10, d2[4] │ │ │ │ + @ instruction: 0xf0024303 │ │ │ │ + stmdbge r6, {r4, r9} │ │ │ │ + stceq 3, cr4, [r3], #104 @ 0x68 │ │ │ │ + @ instruction: 0xf003920a │ │ │ │ + vorr.i32 d16, #49152 @ 0x0000c000 │ │ │ │ + tstmi r3, #805306368 @ 0x30000000 │ │ │ │ + stmib sp, {r0, r9, sp}^ │ │ │ │ + vsubl.u8 , d4, d11 │ │ │ │ + vsubl.u8 , d4, d1 │ │ │ │ + stmib sp, {r7, r8, r9, ip}^ │ │ │ │ + vsubw.u8 q9, q2, d6 │ │ │ │ + @ instruction: 0xf0041340 │ │ │ │ + stmib sp, {r0, r1, r2, r3, sl}^ │ │ │ │ + @ instruction: 0xf7f93408 │ │ │ │ + ldrb pc, [r0, #2127]! @ 0x84f @ │ │ │ │ + vmull.u8 q8, d20, d19 │ │ │ │ + @ instruction: 0xf0033203 │ │ │ │ + vorr.i32 d16, #49152 @ 0x0000c000 │ │ │ │ + tstmi r3, #0, 2 │ │ │ │ + strbeq pc, [r0, #964] @ 0x3c4 @ │ │ │ │ + @ instruction: 0x4c14ea4f │ │ │ │ + vfnmane.f32 s29, s8, s30 │ │ │ │ + @ instruction: 0xf0140962 │ │ │ │ + movwls r0, #42560 @ 0xa640 │ │ │ │ adchi pc, ip, r0, asr #32 │ │ │ │ - @ instruction: 0xf0010064 │ │ │ │ - subseq r0, fp, r1, lsl #2 │ │ │ │ - streq pc, [lr], #-4 │ │ │ │ - @ instruction: 0xf00c430c │ │ │ │ - @ instruction: 0xf0030c01 │ │ │ │ - stmdbge r6, {r1, r2, r3, r4, r8, r9} │ │ │ │ - movweq lr, #51779 @ 0xca43 │ │ │ │ + b 0x149d764 │ │ │ │ + @ instruction: 0xf002034c │ │ │ │ + @ instruction: 0xf0040201 │ │ │ │ + tstmi r4, #234881024 @ 0xe000000 │ │ │ │ + strne lr, [r6, #-2509] @ 0xfffff633 │ │ │ │ + andeq pc, r1, #14 │ │ │ │ + tstpeq lr, #3 @ p-variant is OBSOLETE │ │ │ │ + tstmi r3, #98304 @ 0x18000 │ │ │ │ stmib sp, {r0, r1, r3, r9, sl, ip, pc}^ │ │ │ │ - stmib sp, {r1, r2, r9, sl, fp, ip, lr}^ │ │ │ │ @ instruction: 0xf7f34308 │ │ │ │ - strb pc, [r6, #4061] @ 0xfdd @ │ │ │ │ + strb pc, [r6, #4071] @ 0xfe7 @ │ │ │ │ ldrsbgt pc, [r0], #-128 @ 0xffffff80 @ │ │ │ │ @ instruction: 0xc110f8dc │ │ │ │ svceq 0x00f0f01c │ │ │ │ ldcge 4, cr15, [lr, #252]! @ 0xfc │ │ │ │ - streq pc, [r1], #-4 │ │ │ │ - @ instruction: 0xf8cd9100 │ │ │ │ - bl 0x2156a0 │ │ │ │ - rsbeq r0, r1, r4, asr #8 │ │ │ │ - strpl pc, [r1], #-1600 @ 0xfffff9c0 │ │ │ │ - streq pc, [sp], #-704 @ 0xfffffd40 │ │ │ │ - @ instruction: 0xf7f59402 │ │ │ │ - str pc, [lr, #3147]! @ 0xc4b │ │ │ │ + tstpeq r1, r1 @ p-variant is OBSOLETE │ │ │ │ + @ instruction: 0xf8cd9400 │ │ │ │ + @ instruction: 0xf640e004 │ │ │ │ + @ instruction: 0xf2c0449d │ │ │ │ + bl 0x11e654 │ │ │ │ + strls r0, [r2], #-321 @ 0xfffffebf │ │ │ │ + @ instruction: 0xf7f50049 │ │ │ │ + str pc, [lr, #3157]! @ 0xc55 │ │ │ │ @ instruction: 0xf8d16d01 │ │ │ │ @ instruction: 0xf0111110 │ │ │ │ @ instruction: 0xf43f6f70 │ │ │ │ andls sl, r1, #10688 @ 0x29c0 │ │ │ │ - strbtmi r2, [r2], -r7, lsl #2 │ │ │ │ - @ instruction: 0xf6409500 │ │ │ │ - vmvn.i32 , #851968 @ 0x000d0000 │ │ │ │ + strls r2, [r0], #-263 @ 0xfffffef9 │ │ │ │ + @ instruction: 0xf640462a │ │ │ │ + vmov.i32 d17, #589824 @ 0x00090000 │ │ │ │ strls r0, [r2], #-1037 @ 0xfffffbf3 │ │ │ │ - ldc2 7, cr15, [r8], #-980 @ 0xfffffc2c │ │ │ │ + mcrr2 7, 15, pc, r2, cr5 @ │ │ │ │ ldcvs 5, cr14, [r4, #-620]! @ 0xfffffd94 │ │ │ │ @ instruction: 0x4110f8d4 │ │ │ │ svceq 0x00f0f014 │ │ │ │ ldcge 4, cr15, [r4, #252] @ 0xfc │ │ │ │ - bl 0xff141ee0 │ │ │ │ + bl 0xff141e68 │ │ │ │ strmi r0, [r2], -r1, asr #3 │ │ │ │ andgt pc, r0, sp, asr #17 │ │ │ │ @ instruction: 0xf6404630 │ │ │ │ - vaddhn.i16 d18, q8, │ │ │ │ + vmls.i d18, d0, d1[1] │ │ │ │ strls r0, [r2], #-1037 @ 0xfffffbf3 │ │ │ │ - stc2 7, cr15, [r2], #-980 @ 0xfffffc2c │ │ │ │ + stc2 7, cr15, [ip], #-980 @ 0xfffffc2c │ │ │ │ stcvs 5, cr14, [r1, #-532] @ 0xfffffdec │ │ │ │ @ instruction: 0x1110f8d1 │ │ │ │ svceq 0x00f0f011 │ │ │ │ ldclge 4, cr15, [lr, #-252]! @ 0xffffff04 │ │ │ │ - streq pc, [r1], #-4 │ │ │ │ - and pc, r4, sp, asr #17 │ │ │ │ - andgt pc, r0, sp, asr #17 │ │ │ │ - strbeq lr, [r4], #-2820 @ 0xfffff4fc │ │ │ │ - @ instruction: 0xf6400061 │ │ │ │ - vmvn.i32 d20, #589824 @ 0x00090000 │ │ │ │ - strls r0, [r2], #-1037 @ 0xfffffbf3 │ │ │ │ - stc2 7, cr15, [sl], {245} @ 0xf5 │ │ │ │ + stceq 0, cr15, [r1], {12} │ │ │ │ + @ instruction: 0xf8cd9400 │ │ │ │ + @ instruction: 0xf640e004 │ │ │ │ + @ instruction: 0xf2c034d5 │ │ │ │ + bl 0x3de6d4 │ │ │ │ + strls r0, [r2], #-3148 @ 0xfffff3b4 │ │ │ │ + cmpeq ip, pc, asr #20 │ │ │ │ + ldc2 7, cr15, [r4], {245} @ 0xf5 │ │ │ │ stcvs 5, cr14, [r3, #-436] @ 0xfffffe4c │ │ │ │ @ instruction: 0x3110f8d3 │ │ │ │ svcvs 0x0070f013 │ │ │ │ stclge 4, cr15, [r6, #-252]! @ 0xffffff04 │ │ │ │ vmul.i q8, q10, d3[4] │ │ │ │ @ instruction: 0xf0034103 │ │ │ │ andls r0, r1, #16, 6 @ 0x40000000 │ │ │ │ stceq 3, cr4, [r2], #44 @ 0x2c │ │ │ │ vmul.i q8, q2, d1[4] │ │ │ │ @ instruction: 0xf0013c03 │ │ │ │ @ instruction: 0xf0020110 │ │ │ │ @ instruction: 0xf0040210 │ │ │ │ - b 0x115e794 │ │ │ │ + b 0x115e71c │ │ │ │ movwmi r0, #49676 @ 0xc20c │ │ │ │ strls r2, [r0], #-263 @ 0xfffffef9 │ │ │ │ - strbcs pc, [r5], #-1600 @ 0xfffff9c0 @ │ │ │ │ + strbtne pc, [r1], #1600 @ 0x640 @ │ │ │ │ streq pc, [sp], #-704 @ 0xfffffd40 │ │ │ │ @ instruction: 0xf7f59402 │ │ │ │ - strb pc, [r8, #-3045] @ 0xfffff41b @ │ │ │ │ - tsteq r2, r9, lsl #6 │ │ │ │ - @ instruction: 0xf004010b │ │ │ │ - @ instruction: 0xf00c040f │ │ │ │ - @ instruction: 0xf0030c0f │ │ │ │ - @ instruction: 0xf0020310 │ │ │ │ - stmdbge r6, {r4, r9} │ │ │ │ - b 0x116e418 │ │ │ │ - @ instruction: 0xf8cd020c │ │ │ │ - stmib sp, {r3, r4, sp, lr, pc}^ │ │ │ │ + strb pc, [r8, #-3055] @ 0xfffff411 @ │ │ │ │ + tsteq r3, r9, lsl #6 │ │ │ │ + streq pc, [pc], #-4 @ 0xdd700 │ │ │ │ + andne lr, lr, #323584 @ 0x4f000 │ │ │ │ + tstpeq r0, #3 @ p-variant is OBSOLETE │ │ │ │ + andseq pc, r0, #2 │ │ │ │ + @ instruction: 0xf0014323 │ │ │ │ + stmdbge r6, {r0, r1, r2, r3, sl} │ │ │ │ + @ instruction: 0xf8cd4322 │ │ │ │ + stmib sp, {r3, r4, lr, pc}^ │ │ │ │ movwcs r3, #4615 @ 0x1207 │ │ │ │ @ instruction: 0xf7f5930a │ │ │ │ - ldr pc, [r0, #-3775]! @ 0xfffff141 │ │ │ │ - b 0x149d8cc │ │ │ │ - @ instruction: 0xf002110c │ │ │ │ - @ instruction: 0xf0030202 │ │ │ │ - b 0x115e3ec │ │ │ │ - andls r0, r7, #-536870912 @ 0xe0000000 │ │ │ │ - andseq pc, r0, #1 │ │ │ │ - tstmi r3, #98304 @ 0x18000 │ │ │ │ - streq pc, [r7], #-4 │ │ │ │ - stmib sp, {r1, r2, r8, sl, ip, pc}^ │ │ │ │ - movwcs r4, #4872 @ 0x1308 │ │ │ │ - @ instruction: 0xf7f3930b │ │ │ │ - ldr pc, [r8, #-3887] @ 0xfffff0d1 │ │ │ │ - strbmi r2, [r2], -r8, lsl #8 │ │ │ │ - bl 0xff1427e0 │ │ │ │ - @ instruction: 0xf8cd01c1 │ │ │ │ - @ instruction: 0xf642e004 │ │ │ │ - @ instruction: 0xf2c02499 │ │ │ │ - @ instruction: 0xf8cd040d │ │ │ │ - strls sl, [r3], #-0 │ │ │ │ - mcr2 7, 7, pc, cr12, cr8, {7} @ │ │ │ │ - @ instruction: 0xf89ce507 │ │ │ │ - @ instruction: 0xf0022007 │ │ │ │ - bcs 0x15e038 │ │ │ │ - andcs fp, r0, #148, 30 @ 0x250 │ │ │ │ - ldrt r2, [r0], r1, lsl #4 │ │ │ │ - ldrdcs pc, [r0], r0 @ │ │ │ │ - svcvs 0x0070f412 │ │ │ │ - stmdavs r2, {r0, r3, ip, lr, pc}^ │ │ │ │ - svceq 0x0070f412 │ │ │ │ - andcs fp, r1, #20, 30 @ 0x50 │ │ │ │ - bcs 0xe601c │ │ │ │ - stcge 4, cr15, [r7, #-508]! @ 0xfffffe04 │ │ │ │ - stmibvc r2, {r1, r2, r3, r5, r6, r7, sl, sp, lr, pc}^ │ │ │ │ + ldr pc, [r0, #-3785]! @ 0xfffff137 │ │ │ │ + b 0x149d878 │ │ │ │ + @ instruction: 0xf003120e │ │ │ │ + tstls r6, r2, lsl #6 │ │ │ │ + stmdbge r6, {r0, r1, r3, r5, r8, r9, lr} │ │ │ │ + @ instruction: 0xf0029307 │ │ │ │ + @ instruction: 0xf00c0310 │ │ │ │ + @ instruction: 0xf004020f │ │ │ │ + tstmi r3, #117440512 @ 0x7000000 │ │ │ │ + movwmi lr, #35277 @ 0x89cd │ │ │ │ + movwls r2, #45825 @ 0xb301 │ │ │ │ + @ instruction: 0xff3af7f3 │ │ │ │ + strcs lr, [r8], #-1305 @ 0xfffffae7 │ │ │ │ + strls r4, [r2], #-1602 @ 0xfffff9be │ │ │ │ + biceq lr, r1, r1, asr #23 │ │ │ │ + and pc, r4, sp, asr #17 │ │ │ │ + ldrtcs pc, [r5], #-1602 @ 0xfffff9be @ │ │ │ │ + streq pc, [sp], #-704 @ 0xfffffd40 │ │ │ │ + andge pc, r0, sp, asr #17 │ │ │ │ + @ instruction: 0xf7f89403 │ │ │ │ + str pc, [r8, #-3823] @ 0xfffff111 │ │ │ │ + mulcs r7, ip, r8 │ │ │ │ andeq pc, pc, #2 │ │ │ │ svclt 0x00942a02 │ │ │ │ andcs r2, r1, #0, 4 │ │ │ │ + @ instruction: 0xf8d0e6b3 │ │ │ │ + @ instruction: 0xf41220a0 │ │ │ │ + andle r6, r9, r0, ror pc │ │ │ │ + @ instruction: 0xf4126842 │ │ │ │ + svclt 0x00140f70 │ │ │ │ + andcs r2, r0, #268435456 @ 0x10000000 │ │ │ │ @ instruction: 0xf47f2a00 │ │ │ │ - strbt sl, [r3], #3356 @ 0xd1c │ │ │ │ - blx 0xff899f9c │ │ │ │ + strbt sl, [pc], #3368 @ 0xdd7a8 │ │ │ │ + @ instruction: 0xf00279c2 │ │ │ │ + bcs 0x15dfec │ │ │ │ + andcs fp, r0, #148, 30 @ 0x250 │ │ │ │ + bcs 0xe5fbc │ │ │ │ + ldcge 4, cr15, [sp, #-508] @ 0xfffffe04 │ │ │ │ + @ instruction: 0xf1d8e4e4 │ │ │ │ + svclt 0x0000fadb │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec34a44 │ │ │ │ + bl 0xfec349cc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf6420ff0 │ │ │ │ vsubw.s8 , q8, d20 │ │ │ │ @ instruction: 0x46052397 │ │ │ │ ldmdavs ip, {sp} │ │ │ │ - @ instruction: 0xffb8f7d7 │ │ │ │ + @ instruction: 0xffc4f7d7 │ │ │ │ strtmi r4, [r8], -r2, lsl #12 │ │ │ │ pop {r0, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf77a4038 │ │ │ │ - svclt 0x0000bca3 │ │ │ │ + svclt 0x0000bcdf │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec34a74 │ │ │ │ + bl 0xfec349fc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf6420ff0 │ │ │ │ vsubw.s8 , q8, d20 │ │ │ │ @ instruction: 0x46052397 │ │ │ │ ldmdavs ip, {sp} │ │ │ │ - @ instruction: 0xffa0f7d7 │ │ │ │ + @ instruction: 0xffacf7d7 │ │ │ │ strtmi r4, [r8], -r2, lsl #12 │ │ │ │ pop {r0, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf77a4038 │ │ │ │ - svclt 0x0000bcf7 │ │ │ │ + svclt 0x0000bd33 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec34aa4 │ │ │ │ + bl 0xfec34a2c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0ff0 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r3, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ strbtmi ip, [r3], #-12 │ │ │ │ - bl 0x4024c8 │ │ │ │ + bl 0x402450 │ │ │ │ vcgt.s8 d16, d10, d1 │ │ │ │ vsra.s64 q9, q12, #64 │ │ │ │ - bl 0x3ddf20 │ │ │ │ + bl 0x3ddea8 │ │ │ │ @ instruction: 0xf8cd0e02 │ │ │ │ - bl 0x4158d8 │ │ │ │ + bl 0x415860 │ │ │ │ stmdavs r8, {r9} │ │ │ │ - ldc2 7, cr15, [sl, #-460]! @ 0xfffffe34 │ │ │ │ + ldc2l 7, cr15, [r6, #-460]! @ 0xfffffe34 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - @ instruction: 0x008326b0 │ │ │ │ + addeq r2, r3, r8, lsr #14 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec34afc │ │ │ │ + bl 0xfec34a84 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0ff0 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r3, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ strbtmi ip, [r3], #-12 │ │ │ │ - bl 0x402520 │ │ │ │ + bl 0x4024a8 │ │ │ │ vcgt.s8 d16, d10, d1 │ │ │ │ vorr.i32 d22, #0 @ 0x00000000 │ │ │ │ - bl 0x3ddf78 │ │ │ │ + bl 0x3ddf00 │ │ │ │ @ instruction: 0xf8cd0e02 │ │ │ │ - bl 0x415930 │ │ │ │ + bl 0x4158b8 │ │ │ │ stmdavs r8, {r9} │ │ │ │ - stc2 7, cr15, [lr, #-460] @ 0xfffffe34 │ │ │ │ + stc2l 7, cr15, [sl, #-460] @ 0xfffffe34 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r2, r3, r8, asr r6 │ │ │ │ + ldrdeq r2, [r3], r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec34b54 │ │ │ │ + bl 0xfec34adc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0ff0 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r3, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ strbtmi ip, [r3], #-12 │ │ │ │ - bl 0x402578 │ │ │ │ + bl 0x402500 │ │ │ │ vcgt.s8 d16, d10, d1 │ │ │ │ vaddw.s8 q10, q8, d4 │ │ │ │ - bl 0x3ddfd0 │ │ │ │ + bl 0x3ddf58 │ │ │ │ @ instruction: 0xf8cd0e02 │ │ │ │ - bl 0x415988 │ │ │ │ + bl 0x415910 │ │ │ │ stmdavs r8, {r9} │ │ │ │ - stc2l 7, cr15, [r2], #460 @ 0x1cc │ │ │ │ + ldc2 7, cr15, [lr, #-460] @ 0xfffffe34 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r2, r3, r0, lsl #12 │ │ │ │ + addeq r2, r3, r8, ror r6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec34bac │ │ │ │ + bl 0xfec34b34 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0ff0 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r3, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ strbtmi ip, [r3], #-12 │ │ │ │ - bl 0x4025d0 │ │ │ │ + bl 0x402558 │ │ │ │ vcgt.s8 d16, d10, d1 │ │ │ │ vmla.f d17, d0, d0[7] │ │ │ │ - bl 0x3de028 │ │ │ │ + bl 0x3ddfb0 │ │ │ │ @ instruction: 0xf8cd0e02 │ │ │ │ - bl 0x4159e0 │ │ │ │ + bl 0x415968 │ │ │ │ stmdavs r8, {r9} │ │ │ │ - ldc2 7, cr15, [r6], #460 @ 0x1cc │ │ │ │ + ldc2l 7, cr15, [r2], #460 @ 0x1cc │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r2, r3, r8, lsr #11 │ │ │ │ + addeq r2, r3, r0, lsr #12 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec34c04 │ │ │ │ + bl 0xfec34b8c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0ff0 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r3, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ strbtmi ip, [r3], #-12 │ │ │ │ - bl 0x402628 │ │ │ │ + bl 0x4025b0 │ │ │ │ vcgt.s8 d16, d10, d1 │ │ │ │ vbic.i32 q9, #4 @ 0x00000004 │ │ │ │ - bl 0x3de080 │ │ │ │ + bl 0x3de008 │ │ │ │ @ instruction: 0xf8cd0e02 │ │ │ │ - bl 0x415a38 │ │ │ │ + bl 0x4159c0 │ │ │ │ stmdavs r8, {r9} │ │ │ │ - stc2 7, cr15, [sl], {115} @ 0x73 │ │ │ │ + stc2l 7, cr15, [r6], {115} @ 0x73 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r2, r3, r0, asr r5 │ │ │ │ + addeq r2, r3, r8, asr #11 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec34c5c │ │ │ │ + bl 0xfec34be4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0ff0 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r3, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ strbtmi ip, [r3], #-12 │ │ │ │ - bl 0x402680 │ │ │ │ + bl 0x402608 │ │ │ │ vcgt.s8 d16, d10, d1 │ │ │ │ vaddw.s8 , q8, d12 │ │ │ │ - bl 0x3de0d8 │ │ │ │ + bl 0x3de060 │ │ │ │ @ instruction: 0xf8cd0e02 │ │ │ │ - bl 0x415a90 │ │ │ │ + bl 0x415a18 │ │ │ │ stmdavs r8, {r9} │ │ │ │ - mrrc2 7, 7, pc, lr, cr3 @ │ │ │ │ + ldc2 7, cr15, [sl], {115} @ 0x73 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - strdeq r2, [r3], r8 │ │ │ │ + addeq r2, r3, r0, ror r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec34cb4 │ │ │ │ + bl 0xfec34c3c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0ff0 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r3, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ strbtmi ip, [r3], #-12 │ │ │ │ - bl 0x4026d8 │ │ │ │ + bl 0x402660 │ │ │ │ vcgt.s8 d16, d10, d1 │ │ │ │ vaddw.s8 q10, q0, d0 │ │ │ │ - bl 0x3de130 │ │ │ │ + bl 0x3de0b8 │ │ │ │ @ instruction: 0xf8cd0e02 │ │ │ │ - bl 0x415ae8 │ │ │ │ + bl 0x415a70 │ │ │ │ stmdavs r8, {r9} │ │ │ │ - ldc2 7, cr15, [r2], #-460 @ 0xfffffe34 │ │ │ │ + stc2l 7, cr15, [lr], #-460 @ 0xfffffe34 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r2, r3, r0, lsr #9 │ │ │ │ + addeq r2, r3, r8, lsl r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec34d0c │ │ │ │ + bl 0xfec34c94 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0ff0 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r3, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ strbtmi ip, [r3], #-12 │ │ │ │ - bl 0x402730 │ │ │ │ + bl 0x4026b8 │ │ │ │ vcgt.s8 d16, d10, d1 │ │ │ │ vmla.f d16, d16, d0[6] │ │ │ │ - bl 0x3de188 │ │ │ │ + bl 0x3de110 │ │ │ │ @ instruction: 0xf8cd0e02 │ │ │ │ - bl 0x415b40 │ │ │ │ + bl 0x415ac8 │ │ │ │ stmdavs r8, {r9} │ │ │ │ - stc2 7, cr15, [r6], {115} @ 0x73 │ │ │ │ + mcrr2 7, 7, pc, r2, cr3 @ │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r2, r3, r8, asr #8 │ │ │ │ + addeq r2, r3, r0, asr #9 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec34d64 │ │ │ │ + bl 0xfec34cec │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0ff0 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r3, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ strbtmi ip, [r3], #-12 │ │ │ │ - bl 0x402788 │ │ │ │ + bl 0x402710 │ │ │ │ vcgt.s8 d16, d10, d1 │ │ │ │ vsra.s64 , q8, #64 │ │ │ │ - bl 0x3de1e0 │ │ │ │ + bl 0x3de168 │ │ │ │ @ instruction: 0xf8cd0e02 │ │ │ │ - bl 0x415b98 │ │ │ │ + bl 0x415b20 │ │ │ │ stmdavs r8, {r9} │ │ │ │ - blx 0xff79b96e │ │ │ │ + ldc2 7, cr15, [r6], {115} @ 0x73 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - strdeq r2, [r3], r0 │ │ │ │ + addeq r2, r3, r8, ror #8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec34dbc │ │ │ │ + bl 0xfec34d44 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0ff0 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r3, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ strbtmi ip, [r3], #-12 │ │ │ │ - bl 0x4027e0 │ │ │ │ + bl 0x402768 │ │ │ │ vcgt.s8 d16, d10, d1 │ │ │ │ vaddw.s8 , q0, d8 │ │ │ │ - bl 0x3de238 │ │ │ │ + bl 0x3de1c0 │ │ │ │ @ instruction: 0xf8cd0e02 │ │ │ │ - bl 0x415bf0 │ │ │ │ + bl 0x415b78 │ │ │ │ stmdavs r8, {r9} │ │ │ │ - blx 0xfec9b9c6 │ │ │ │ + blx 0xffb9b94e │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - umulleq r2, r3, r8, r3 │ │ │ │ + addeq r2, r3, r0, lsl r4 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec34e14 │ │ │ │ + bl 0xfec34d9c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0ff0 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r3, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ strbtmi ip, [r3], #-12 │ │ │ │ - bl 0x402838 │ │ │ │ + bl 0x4027c0 │ │ │ │ vcgt.s8 d16, d10, d1 │ │ │ │ vmla.f d16, d0, d0[5] │ │ │ │ - bl 0x3de290 │ │ │ │ + bl 0x3de218 │ │ │ │ @ instruction: 0xf8cd0e02 │ │ │ │ - bl 0x415c48 │ │ │ │ + bl 0x415bd0 │ │ │ │ stmdavs r8, {r9} │ │ │ │ - blx 0xfe19ba1e │ │ │ │ + blx 0xff09b9a6 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r2, r3, r0, asr #6 │ │ │ │ + @ instruction: 0x008323b8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec34e6c │ │ │ │ + bl 0xfec34df4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0ff0 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r3, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ strbtmi ip, [r3], #-12 │ │ │ │ - bl 0x402890 │ │ │ │ + bl 0x402818 │ │ │ │ vcgt.s8 d16, d10, d1 │ │ │ │ vbic.i32 , #12 @ 0x0000000c │ │ │ │ - bl 0x3de2e8 │ │ │ │ + bl 0x3de270 │ │ │ │ @ instruction: 0xf8cd0e02 │ │ │ │ - bl 0x415ca0 │ │ │ │ + bl 0x415c28 │ │ │ │ stmdavs r8, {r9} │ │ │ │ - blx 0x169ba76 │ │ │ │ + blx 0xfe59b9fe │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r2, r3, r8, ror #5 │ │ │ │ + addeq r2, r3, r0, ror #6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec34ec4 │ │ │ │ + bl 0xfec34e4c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0ff0 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r3, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ strbtmi ip, [r3], #-12 │ │ │ │ - bl 0x4028e8 │ │ │ │ + bl 0x402870 │ │ │ │ @ instruction: 0xf6490301 │ │ │ │ vmla.f d20, d16, d0[2] │ │ │ │ - bl 0x3de340 │ │ │ │ + bl 0x3de2c8 │ │ │ │ @ instruction: 0xf8cd0e02 │ │ │ │ - bl 0x415cf8 │ │ │ │ + bl 0x415c80 │ │ │ │ stmdavs r8, {r9} │ │ │ │ - blx 0xb9bace │ │ │ │ + blx 0x1a9ba56 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - umulleq r2, r3, r0, r2 │ │ │ │ + addeq r2, r3, r8, lsl #6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec34f1c │ │ │ │ + bl 0xfec34ea4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0ff0 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r3, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ strbtmi ip, [r3], #-12 │ │ │ │ - bl 0x402940 │ │ │ │ + bl 0x4028c8 │ │ │ │ @ instruction: 0xf6490301 │ │ │ │ vbic.i32 d19, #12 @ 0x0000000c │ │ │ │ - bl 0x3de398 │ │ │ │ + bl 0x3de320 │ │ │ │ @ instruction: 0xf8cd0e02 │ │ │ │ - bl 0x415d50 │ │ │ │ + bl 0x415cd8 │ │ │ │ stmdavs r8, {r9} │ │ │ │ - blx 0x9bb24 │ │ │ │ + blx 0xf9baae │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r2, r3, r8, lsr r2 │ │ │ │ + @ instruction: 0x008322b0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec34f74 │ │ │ │ + bl 0xfec34efc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0ff0 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r3, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ strbtmi ip, [r3], #-12 │ │ │ │ - bl 0x402998 │ │ │ │ + bl 0x402920 │ │ │ │ @ instruction: 0xf6490301 │ │ │ │ vmla.f d20, d0, d0[1] │ │ │ │ - bl 0x3de3f0 │ │ │ │ + bl 0x3de378 │ │ │ │ @ instruction: 0xf8cd0e02 │ │ │ │ - bl 0x415da8 │ │ │ │ + bl 0x415d30 │ │ │ │ stmdavs r8, {r9} │ │ │ │ - blx 0xff59bb7c │ │ │ │ + blx 0x49bb06 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r2, r3, r0, ror #3 │ │ │ │ + addeq r2, r3, r8, asr r2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec34fcc │ │ │ │ + bl 0xfec34f54 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0ff0 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r3, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ strbtmi ip, [r3], #-12 │ │ │ │ - bl 0x4029f0 │ │ │ │ + bl 0x402978 │ │ │ │ @ instruction: 0xf6490301 │ │ │ │ vsra.s64 d18, d24, #64 │ │ │ │ - bl 0x3de448 │ │ │ │ + bl 0x3de3d0 │ │ │ │ @ instruction: 0xf8cd0e02 │ │ │ │ - bl 0x415e00 │ │ │ │ + bl 0x415d88 │ │ │ │ stmdavs r8, {r9} │ │ │ │ - blx 0xfea9bbd4 │ │ │ │ + blx 0xff99bb5c │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r2, r3, r8, lsl #3 │ │ │ │ + addeq r2, r3, r0, lsl #4 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec35024 │ │ │ │ + bl 0xfec34fac │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0ff0 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r3, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ strbtmi ip, [r3], #-12 │ │ │ │ - bl 0x402a48 │ │ │ │ + bl 0x4029d0 │ │ │ │ @ instruction: 0xf6490301 │ │ │ │ vmla.f d19, d16, d0[0] │ │ │ │ - bl 0x3de4a0 │ │ │ │ + bl 0x3de428 │ │ │ │ @ instruction: 0xf8cd0e02 │ │ │ │ - bl 0x415e58 │ │ │ │ + bl 0x415de0 │ │ │ │ stmdavs r8, {r9} │ │ │ │ - blx 0x1f9bc2c │ │ │ │ + blx 0xfee9bbb4 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r2, r3, r0, lsr r1 │ │ │ │ + addeq r2, r3, r8, lsr #3 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec3507c │ │ │ │ + bl 0xfec35004 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0ff0 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r3, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ strbtmi ip, [r3], #-12 │ │ │ │ - bl 0x402aa0 │ │ │ │ + bl 0x402a28 │ │ │ │ @ instruction: 0xf6490301 │ │ │ │ vbic.i32 d18, #4 @ 0x00000004 │ │ │ │ - bl 0x3de4f8 │ │ │ │ + bl 0x3de480 │ │ │ │ @ instruction: 0xf8cd0e02 │ │ │ │ - bl 0x415eb0 │ │ │ │ + bl 0x415e38 │ │ │ │ stmdavs r8, {r9} │ │ │ │ - blx 0x149bc84 │ │ │ │ + blx 0xfe39bc0c │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - ldrdeq r2, [r3], r8 │ │ │ │ + addeq r2, r3, r0, asr r1 │ │ │ │ andmi pc, r0, #79 @ 0x4f │ │ │ │ - ldcllt 7, cr15, [r8], #-476 @ 0xfffffe24 │ │ │ │ + ldclt 7, cr15, [r4], #476 @ 0x1dc │ │ │ │ andmi pc, r0, #111 @ 0x6f │ │ │ │ - ldmdalt lr!, {r0, r3, r4, r5, r6, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + ldmdalt sl!, {r0, r3, r4, r5, r6, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec350e4 │ │ │ │ + bl 0xfec3506c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8d00ff0 │ │ │ │ umulllt ip, r3, r4, r0 │ │ │ │ svceq 0x0000f1bc │ │ │ │ @ instruction: 0xf890d12a │ │ │ │ ldmdblt sl, {r2, r3, r5, r6, r7, sp}^ │ │ │ │ umlalscs pc, r0, r0, r8 @ │ │ │ │ @@ -210663,179 +210634,179 @@ │ │ │ │ andlt r4, r3, r8, lsl #12 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ strbtmi r6, [r1], -r3, lsl #27 │ │ │ │ @ instruction: 0xf04f6882 │ │ │ │ vmull.s8 q8, d7, d1 │ │ │ │ - bne 0xff578f24 │ │ │ │ + bne 0xff578eac │ │ │ │ vsubw.s8 q9, , d1 │ │ │ │ - bcs 0x16eb2c │ │ │ │ + bcs 0x16eab4 │ │ │ │ uqadd16mi fp, r3, r8 │ │ │ │ @ instruction: 0xf7cb2201 │ │ │ │ - @ instruction: 0x2100fa9f │ │ │ │ + smlattcs r0, r9, sl, pc @ │ │ │ │ andlt r4, r3, r8, lsl #12 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ stclt 14, cr0, [r0, #-0] │ │ │ │ smullsne pc, r3, r0, r8 @ │ │ │ │ @ instruction: 0xf6c1230a │ │ │ │ andcs r7, r1, #224, 6 @ 0x80000003 │ │ │ │ svceq 0x0001f011 │ │ │ │ andgt pc, r0, sp, asr #17 │ │ │ │ @ instruction: 0xf04fbf18 │ │ │ │ strdcs r5, [r0, -pc] │ │ │ │ - @ instruction: 0xf980f7cb │ │ │ │ + @ instruction: 0xf9caf7cb │ │ │ │ @ instruction: 0xf8d0e7e3 │ │ │ │ @ instruction: 0x061b30d0 │ │ │ │ @ instruction: 0xf7d7d402 │ │ │ │ - @ instruction: 0xe7dcfbb5 │ │ │ │ - cmppcc r8, #-805306364 @ p-variant is OBSOLETE @ 0xd0000004 │ │ │ │ + ldrb pc, [ip, r1, asr #23] @ │ │ │ │ + bicscs pc, r8, #-805306364 @ 0xd0000004 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - orreq pc, ip, r5, asr #4 │ │ │ │ + tstpeq ip, r5, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - adceq pc, ip, r5, asr #4 │ │ │ │ + eoreq pc, ip, r5, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf1a222fa │ │ │ │ - svclt 0x0000fde1 │ │ │ │ + svclt 0x0000fddd │ │ │ │ @ instruction: 0xf04f2200 │ │ │ │ @ instruction: 0xf77a4300 │ │ │ │ - svclt 0x0000bf33 │ │ │ │ + svclt 0x0000bf6f │ │ │ │ rscscc pc, pc, #79 @ 0x4f │ │ │ │ movwmi pc, #111 @ 0x6f @ │ │ │ │ - mrclt 7, 7, APSR_nzcv, cr12, cr10, {3} │ │ │ │ - strlt r0, [r0, #-3018] @ 0xfffff436 │ │ │ │ - mcrreq 10, 4, lr, r1, cr15 │ │ │ │ - vmull.u q8, d17, d3[2] │ │ │ │ - @ instruction: 0xf0021ec0 │ │ │ │ - @ instruction: 0xf00c021e │ │ │ │ - b 0x1161044 │ │ │ │ - @ instruction: 0xf003020e │ │ │ │ - subvs r0, r2, lr, lsl r3 │ │ │ │ - subne pc, r0, #67108867 @ 0x4000003 │ │ │ │ - orrpl pc, r0, r1, asr #7 │ │ │ │ - andeq lr, ip, #270336 @ 0x42000 │ │ │ │ - andvs r4, r2, fp, lsl #6 │ │ │ │ - andcs r6, r0, r3, lsl #1 │ │ │ │ + svclt 0x0038f77a │ │ │ │ + strlt r0, [r0, #-2762] @ 0xfffff536 │ │ │ │ + b 0x14a0e70 │ │ │ │ + vqdmulh.s q8, , d1[0] │ │ │ │ + @ instruction: 0xf0025e80 │ │ │ │ + @ instruction: 0xf003021e │ │ │ │ + b 0x115ebcc │ │ │ │ + @ instruction: 0xf00c020e │ │ │ │ + addvs r0, r2, lr, lsl ip │ │ │ │ + sbcne pc, r0, #67108867 @ 0x4000003 │ │ │ │ + smlalbtne pc, r0, r1, r3 @ │ │ │ │ + b 0x112ebb4 │ │ │ │ + stmib r0, {r2, r3, r8}^ │ │ │ │ + andcs r1, r0, r0, lsl #6 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - vmul.i q8, , d3[2] │ │ │ │ - @ instruction: 0xf0034203 │ │ │ │ + vmull.u8 q8, d17, d11 │ │ │ │ + @ instruction: 0xf0033203 │ │ │ │ @ instruction: 0xf0010310 │ │ │ │ tstmi r3, #3840 @ 0xf00 │ │ │ │ - subvs r0, r3, sl, asr #16 │ │ │ │ - @ instruction: 0xf0020c8b │ │ │ │ - @ instruction: 0xf0030210 │ │ │ │ - vorr.i32 d16, #36864 @ 0x00009000 │ │ │ │ - b 0x116a424 │ │ │ │ - movwmi r0, #45580 @ 0xb20c │ │ │ │ - addvs r6, r3, r2 │ │ │ │ - mrscs r2, (UNDEF: 0) │ │ │ │ - movwcs r2, #512 @ 0x200 │ │ │ │ - stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ - svclt 0x00004770 │ │ │ │ - mcrreq 10, 4, lr, r1, cr15 │ │ │ │ - vmull.u q8, d17, d3[2] │ │ │ │ - @ instruction: 0xf00c1240 │ │ │ │ - @ instruction: 0xf0030c1e │ │ │ │ - vorr.i32 d16, #40448 @ 0x00009e00 │ │ │ │ - b 0x1172648 │ │ │ │ - movwmi r0, #45580 @ 0xb20c │ │ │ │ - movwcs lr, #2496 @ 0x9c0 │ │ │ │ + addvs r0, r3, sl, asr #17 │ │ │ │ + @ instruction: 0xf002084b │ │ │ │ + vmov.i32 d16, #36864 @ 0x00009000 │ │ │ │ + @ instruction: 0xf0034103 │ │ │ │ + movwmi r0, #41744 @ 0xa310 │ │ │ │ + movweq lr, #51779 @ 0xca43 │ │ │ │ + andcc lr, r0, #192, 18 @ 0x300000 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x00004770 │ │ │ │ - beq 0xff360190 │ │ │ │ - stceq 0, cr15, [pc], {1} │ │ │ │ - tstpeq r0, #3 @ p-variant is OBSOLETE │ │ │ │ + subeq r0, sl, fp, asr #21 │ │ │ │ + stcpl 3, cr15, [r0], {193} @ 0xc1 │ │ │ │ + tstpeq lr, #3 @ p-variant is OBSOLETE │ │ │ │ + smlalbtne pc, r0, r1, r3 @ │ │ │ │ andseq pc, lr, #2 │ │ │ │ - orrpl pc, r0, r1, asr #7 │ │ │ │ - b 0x11aeca0 │ │ │ │ - stmib r0, {r2, r3, r8, r9}^ │ │ │ │ - andcs r3, r0, r0, lsl #4 │ │ │ │ + movweq lr, #51779 @ 0xca43 │ │ │ │ + stmib r0, {r0, r4, r8, r9, lr}^ │ │ │ │ + andcs r1, r0, r0, lsl #6 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ - stceq 8, cr0, [sl], {75} @ 0x4b │ │ │ │ - stceq 0, cr15, [pc], {1} │ │ │ │ + andeq pc, pc, #1 │ │ │ │ + vmull.u q8, d17, d3[2] │ │ │ │ + stmdaeq r9, {r7, sl, fp, ip, lr}^ │ │ │ │ + tstpeq lr, #3 @ p-variant is OBSOLETE │ │ │ │ + tstpeq r0, r1 @ p-variant is OBSOLETE │ │ │ │ + movweq lr, #51779 @ 0xca43 │ │ │ │ + stmib r0, {r0, r4, r8, r9, lr}^ │ │ │ │ + andcs r1, r0, r0, lsl #6 │ │ │ │ + andcs r2, r0, #0, 2 │ │ │ │ + @ instruction: 0xf04f2300 │ │ │ │ + ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ + andeq pc, pc, #1 │ │ │ │ + vmull.u8 q8, d17, d11 │ │ │ │ + stmdaeq r9, {r0, r1, sl, fp, ip, sp}^ │ │ │ │ tstpeq r0, #3 @ p-variant is OBSOLETE │ │ │ │ - andseq pc, r0, #2 │ │ │ │ - smlabtcc r3, r1, r3, pc @ │ │ │ │ - b 0x11aeccc │ │ │ │ - stmib r0, {r2, r3, r8, r9}^ │ │ │ │ - andcs r3, r0, r0, lsl #4 │ │ │ │ + tstpeq r0, r1 @ p-variant is OBSOLETE │ │ │ │ + movweq lr, #51779 @ 0xca43 │ │ │ │ + stmib r0, {r0, r4, r8, r9, lr}^ │ │ │ │ + andcs r1, r0, r0, lsl #6 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ mcrreq 10, 4, lr, r1, cr15 │ │ │ │ - beq 0xff3cb4c0 │ │ │ │ + beq 0xff3cb444 │ │ │ │ subne pc, r0, #67108867 @ 0x4000003 │ │ │ │ ldceq 0, cr15, [lr], {12} │ │ │ │ cdpne 3, 12, cr15, cr0, cr1, {6} │ │ │ │ andeq lr, ip, #270336 @ 0x42000 │ │ │ │ tstpeq lr, #3 @ p-variant is OBSOLETE │ │ │ │ stcmi 3, cr15, [r0], {193} @ 0xc1 │ │ │ │ orrpl pc, r0, r1, asr #7 │ │ │ │ and pc, r4, r0, asr #17 │ │ │ │ @ instruction: 0xf8c0430b │ │ │ │ stmib r0, {lr, pc}^ │ │ │ │ andcs r3, r0, r2, lsl #4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - b 0x149e224 │ │ │ │ + b 0x14cb480 │ │ │ │ + b 0x14a1988 │ │ │ │ @ instruction: 0xf3c13cd1 │ │ │ │ - @ instruction: 0xf0021340 │ │ │ │ - strlt r0, [r0, #-542] @ 0xfffffde2 │ │ │ │ - vorr.i32 d20, #37632 @ 0x00009300 │ │ │ │ - beq 0xff365c10 │ │ │ │ - stceq 0, cr15, [r2], {12} │ │ │ │ - stceq 0, cr6, [fp], {67} @ 0x43 │ │ │ │ - @ instruction: 0x0c0eea4c │ │ │ │ - movweq pc, #16387 @ 0x4003 @ │ │ │ │ + @ instruction: 0xf00e1340 │ │ │ │ + b 0x11a1908 │ │ │ │ + @ instruction: 0xf00c030e │ │ │ │ + subvs r0, r3, r2, lsl #24 │ │ │ │ + bicne pc, r0, #67108867 @ 0x4000003 │ │ │ │ + b 0x13e0bc8 │ │ │ │ + stceq 12, cr0, [fp], {3} │ │ │ │ andseq pc, lr, #2 │ │ │ │ orrpl pc, r0, r1, asr #7 │ │ │ │ - b 0xfe1aed54 │ │ │ │ + movweq pc, #16387 @ 0x4003 @ │ │ │ │ + b 0xfe1aecdc │ │ │ │ andvs r0, r2, ip, lsl #6 │ │ │ │ andcs r6, r0, r3, lsl #1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - b 0x14cb544 │ │ │ │ - beq 0xff3a124c │ │ │ │ + vmull.u q8, d17, d3[2] │ │ │ │ + b 0x14b2ad0 │ │ │ │ + @ instruction: 0xf0030c41 │ │ │ │ + tstmi r3, #2013265920 @ 0x78000000 │ │ │ │ + ldceq 0, cr15, [lr], {12} │ │ │ │ + subne pc, r0, #67108867 @ 0x4000003 │ │ │ │ + bicne pc, r0, r1, asr #7 │ │ │ │ + andeq lr, ip, #270336 @ 0x42000 │ │ │ │ + movwne lr, #2496 @ 0x9c0 │ │ │ │ + andcs r6, r0, r2, lsl #1 │ │ │ │ + andcs r2, r0, #0, 2 │ │ │ │ + @ instruction: 0xf04f2300 │ │ │ │ + ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ + b 0x14cb500 │ │ │ │ + beq 0xff3a1208 │ │ │ │ subne pc, r0, #67108867 @ 0x4000003 │ │ │ │ cdpne 3, 12, cr15, cr0, cr1, {6} │ │ │ │ ldceq 0, cr15, [lr], {12} │ │ │ │ tstpeq lr, #3 @ p-variant is OBSOLETE │ │ │ │ orrpl pc, r0, r1, asr #7 │ │ │ │ andeq lr, ip, #270336 @ 0x42000 │ │ │ │ @ instruction: 0xf8c0430b │ │ │ │ addvs lr, r2, r0 │ │ │ │ andcs r6, r0, r3, asr #32 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - vmull.u q8, d17, d3[2] │ │ │ │ - b 0x14b2b80 │ │ │ │ - @ instruction: 0xf0030c41 │ │ │ │ - tstmi r3, #2013265920 @ 0x78000000 │ │ │ │ - ldceq 0, cr15, [lr], {12} │ │ │ │ - subne pc, r0, #67108867 @ 0x4000003 │ │ │ │ - bicne pc, r0, r1, asr #7 │ │ │ │ - andeq lr, ip, #270336 @ 0x42000 │ │ │ │ - stmib r0, {r0, sp, lr}^ │ │ │ │ - andcs r3, r0, r1, lsl #4 │ │ │ │ - andcs r2, r0, #0, 2 │ │ │ │ - @ instruction: 0xf04f2300 │ │ │ │ - ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ mcrreq 10, 4, lr, r1, cr15 │ │ │ │ - beq 0xff3cb5b4 │ │ │ │ + beq 0xff3cb53c │ │ │ │ subne pc, r0, #67108867 @ 0x4000003 │ │ │ │ ldceq 0, cr15, [lr], {12} │ │ │ │ cdpmi 3, 0, cr15, cr0, cr1, {6} │ │ │ │ andeq lr, ip, #270336 @ 0x42000 │ │ │ │ tstpeq lr, #3 @ p-variant is OBSOLETE │ │ │ │ stclne 3, cr15, [r0], {193} @ 0xc1 │ │ │ │ orrpl pc, r0, r1, asr #7 │ │ │ │ @@ -210843,579 +210814,579 @@ │ │ │ │ @ instruction: 0xf8c0430b │ │ │ │ stmib r0, {r2, lr, pc}^ │ │ │ │ andcs r3, r0, r2, lsl #4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec353f4 │ │ │ │ + bl 0xfec3537c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0ff0 │ │ │ │ strmi ip, [r4], -r4, asr #32 │ │ │ │ svceq 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #130 @ 0x82 │ │ │ │ ldrdgt pc, [r0], -ip │ │ │ │ andeq pc, ip, r0, asr r8 @ │ │ │ │ movwls r4, #5123 @ 0x1403 │ │ │ │ vadd.i8 , q5, │ │ │ │ vsra.s64 q9, q12, #64 │ │ │ │ - bl 0xde870 │ │ │ │ + bl 0xde7f8 │ │ │ │ @ instruction: 0xf8cd0c02 │ │ │ │ stmdbne r2, {lr, pc} │ │ │ │ @ instruction: 0xf7736808 │ │ │ │ - vst2.32 {d31-d32}, [pc :64], r3 │ │ │ │ + vst2. {d31-d32}, [pc] │ │ │ │ strtmi r4, [r1], -r0, lsl #4 │ │ │ │ andlt r4, r2, r0, lsr #12 │ │ │ │ @ instruction: 0x4010e8bd │ │ │ │ - blt 0xff19c01c │ │ │ │ - addeq r1, r3, lr, asr sp │ │ │ │ + blt 0x9bfa4 │ │ │ │ + ldrdeq r1, [r3], r6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec3544c │ │ │ │ + bl 0xfec353d4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0ff0 │ │ │ │ strmi ip, [r4], -r4, asr #32 │ │ │ │ svceq 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #130 @ 0x82 │ │ │ │ ldrdgt pc, [r0], -ip │ │ │ │ andeq pc, ip, r0, asr r8 @ │ │ │ │ movwls r4, #5123 @ 0x1403 │ │ │ │ vadd.i8 , q5, │ │ │ │ vbic.i32 q9, #4 @ 0x00000004 │ │ │ │ - bl 0xde8c8 │ │ │ │ + bl 0xde850 │ │ │ │ @ instruction: 0xf8cd0c02 │ │ │ │ stmdbne r2, {lr, pc} │ │ │ │ @ instruction: 0xf7736808 │ │ │ │ - @ instruction: 0xf04ff867 │ │ │ │ + @ instruction: 0xf04ff8a3 │ │ │ │ strtmi r4, [r1], -r0, lsl #4 │ │ │ │ andlt r4, r2, r0, lsr #12 │ │ │ │ @ instruction: 0x4010e8bd │ │ │ │ - blt 0xfe69c074 │ │ │ │ - addeq r1, r3, r6, lsl #26 │ │ │ │ + blt 0xff59bffc │ │ │ │ + addeq r1, r3, lr, ror sp │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec354a4 │ │ │ │ + bl 0xfec3542c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0ff0 │ │ │ │ strmi ip, [r4], -r8, asr #32 │ │ │ │ svceq 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #130 @ 0x82 │ │ │ │ ldrdgt pc, [r0], -ip │ │ │ │ andeq pc, ip, r0, asr r8 @ │ │ │ │ movwls r4, #5123 @ 0x1403 │ │ │ │ vadd.i8 , q5, │ │ │ │ vsra.s64 , q8, #64 │ │ │ │ - bl 0xde920 │ │ │ │ + bl 0xde8a8 │ │ │ │ @ instruction: 0xf8cd0c02 │ │ │ │ stmdbne r2, {lr, pc} │ │ │ │ @ instruction: 0xf7736808 │ │ │ │ - andcs pc, r0, #3866624 @ 0x3b0000 │ │ │ │ + andcs pc, r0, #7798784 @ 0x770000 │ │ │ │ movwmi pc, #79 @ 0x4f @ │ │ │ │ strtmi r4, [r0], -r1, lsr #12 │ │ │ │ pop {r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf77a4010 │ │ │ │ - svclt 0x0000bd8d │ │ │ │ - addeq r1, r3, lr, lsr #25 │ │ │ │ + svclt 0x0000bdc9 │ │ │ │ + addeq r1, r3, r6, lsr #26 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec35500 │ │ │ │ + bl 0xfec35488 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r5], r8 │ │ │ │ @ instruction: 0x4607461c │ │ │ │ svcvs 0x0070ee1d │ │ │ │ smlabtcs r2, sp, r9, lr │ │ │ │ - @ instruction: 0xf80af772 │ │ │ │ + @ instruction: 0xf846f772 │ │ │ │ @ instruction: 0x46054b17 │ │ │ │ ldrbtmi r9, [fp], #-2307 @ 0xfffff6fd │ │ │ │ - bls 0x178390 │ │ │ │ + bls 0x178318 │ │ │ │ stmdane r3, {r4, r5, r6, r7, fp, ip, lr}^ │ │ │ │ mvnscs pc, sl, asr #4 │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ andls r4, r0, #33554432 @ 0x2000000 │ │ │ │ andls r1, r1, #32768 @ 0x8000 │ │ │ │ stmdavs r8, {r1, r6, r8, fp, ip} │ │ │ │ - @ instruction: 0xf80af773 │ │ │ │ + @ instruction: 0xf846f773 │ │ │ │ vqdmulh.s d20, d10, d14 │ │ │ │ vorr.i32 d22, #0 @ 0x00000000 │ │ │ │ ldrbtmi r0, [fp], #-404 @ 0xfffffe6c │ │ │ │ ldmpl r2!, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ ldrmi r4, [r5], #-1044 @ 0xfffffbec │ │ │ │ strpl lr, [r0], #-2509 @ 0xfffff633 │ │ │ │ @ instruction: 0x461a18bb │ │ │ │ - @ instruction: 0xf7726808 │ │ │ │ - strdlt pc, [r5], -r9 │ │ │ │ + @ instruction: 0xf7736808 │ │ │ │ + andlt pc, r5, r5, lsr r8 @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bdf0 │ │ │ │ - addeq r1, r3, r6, asr #24 │ │ │ │ - addeq r1, r3, sl, lsl ip │ │ │ │ + @ instruction: 0x00831cbe │ │ │ │ + umulleq r1, r3, r2, ip │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec35588 │ │ │ │ + bl 0xfec35510 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r5], r8 │ │ │ │ @ instruction: 0x4607461c │ │ │ │ svcvs 0x0070ee1d │ │ │ │ smlabtcs r2, sp, r9, lr │ │ │ │ - @ instruction: 0xffc6f771 │ │ │ │ + @ instruction: 0xf802f772 │ │ │ │ @ instruction: 0x46054b17 │ │ │ │ ldrbtmi r9, [fp], #-2307 @ 0xfffff6fd │ │ │ │ - bls 0x178418 │ │ │ │ + bls 0x1783a0 │ │ │ │ stmdane r3, {r4, r5, r6, r7, fp, ip, lr}^ │ │ │ │ cmnpcs r4, sl, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ andls r4, r0, #33554432 @ 0x2000000 │ │ │ │ andls r1, r1, #32768 @ 0x8000 │ │ │ │ stmdavs r8, {r1, r6, r8, fp, ip} │ │ │ │ - @ instruction: 0xffc6f772 │ │ │ │ + @ instruction: 0xf802f773 │ │ │ │ vqdmulh.s d20, d10, d14 │ │ │ │ vaddw.s8 , q8, d12 │ │ │ │ ldrbtmi r0, [fp], #-404 @ 0xfffffe6c │ │ │ │ ldmpl r2!, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ ldrmi r4, [r5], #-1044 @ 0xfffffbec │ │ │ │ strpl lr, [r0], #-2509 @ 0xfffff633 │ │ │ │ @ instruction: 0x461a18bb │ │ │ │ @ instruction: 0xf7726808 │ │ │ │ - @ instruction: 0xb005ffb5 │ │ │ │ + strdlt pc, [r5], -r1 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bdf0 │ │ │ │ - @ instruction: 0x00831bbe │ │ │ │ - umulleq r1, r3, r2, fp │ │ │ │ + addeq r1, r3, r6, lsr ip │ │ │ │ + addeq r1, r3, sl, lsl #24 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec35610 │ │ │ │ + bl 0xfec35598 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r5], r8 │ │ │ │ @ instruction: 0x4607461c │ │ │ │ svcvs 0x0070ee1d │ │ │ │ smlabtcs r2, sp, r9, lr │ │ │ │ - @ instruction: 0xffb6f771 │ │ │ │ + @ instruction: 0xfff2f771 │ │ │ │ @ instruction: 0x46054b17 │ │ │ │ ldrbtmi r9, [fp], #-2307 @ 0xfffff6fd │ │ │ │ - bls 0x1784a0 │ │ │ │ + bls 0x178428 │ │ │ │ stmdane r3, {r4, r5, r6, r7, fp, ip, lr}^ │ │ │ │ mvnsne pc, sl, asr #4 │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ andls r4, r0, #33554432 @ 0x2000000 │ │ │ │ andls r1, r1, #32768 @ 0x8000 │ │ │ │ stmdavs r8, {r1, r6, r8, fp, ip} │ │ │ │ - @ instruction: 0xff82f772 │ │ │ │ + @ instruction: 0xffbef772 │ │ │ │ vqdmulh.s d20, d10, d14 │ │ │ │ vaddw.s8 , q0, d8 │ │ │ │ ldrbtmi r0, [fp], #-404 @ 0xfffffe6c │ │ │ │ ldmpl r2!, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ ldrmi r4, [r5], #-1044 @ 0xfffffbec │ │ │ │ strpl lr, [r0], #-2509 @ 0xfffff633 │ │ │ │ @ instruction: 0x461a18bb │ │ │ │ @ instruction: 0xf7726808 │ │ │ │ - andlt pc, r5, r1, ror pc @ │ │ │ │ + andlt pc, r5, sp, lsr #31 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bdf0 │ │ │ │ - addeq r1, r3, r6, lsr fp │ │ │ │ - addeq r1, r3, sl, lsl #22 │ │ │ │ + addeq r1, r3, lr, lsr #23 │ │ │ │ + addeq r1, r3, r2, lsl #23 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec35698 │ │ │ │ + bl 0xfec35620 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r5], r8 │ │ │ │ ldrmi r4, [sp], -r4, lsl #12 │ │ │ │ svcvc 0x0070ee1d │ │ │ │ smlabtcs r2, sp, r9, lr │ │ │ │ - @ instruction: 0xff3ef771 │ │ │ │ + @ instruction: 0xff7af771 │ │ │ │ @ instruction: 0x46064b1a │ │ │ │ ldrbtmi r9, [fp], #-2307 @ 0xfffff6fd │ │ │ │ - bls 0x178528 │ │ │ │ + bls 0x1784b0 │ │ │ │ stmdane r3, {r3, r4, r5, r6, r7, fp, ip, lr}^ │ │ │ │ mvnscs pc, sl, asr #4 │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ andls r4, r0, #33554432 @ 0x2000000 │ │ │ │ andls r1, r1, #1081344 @ 0x108000 │ │ │ │ stmdavs r8, {r1, r7, r8, fp, ip} │ │ │ │ - @ instruction: 0xff3ef772 │ │ │ │ + @ instruction: 0xff7af772 │ │ │ │ strtmi r4, [r0], -r1, lsr #12 │ │ │ │ andmi pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ - @ instruction: 0xf970f777 │ │ │ │ + @ instruction: 0xf9acf777 │ │ │ │ vqdmulh.s d20, d10, d14 │ │ │ │ vorr.i32 d22, #0 @ 0x00000000 │ │ │ │ ldrbtmi r0, [fp], #-404 @ 0xfffffe6c │ │ │ │ ldmpl sl!, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ ldrmi r4, [r6], #-1045 @ 0xfffffbeb │ │ │ │ strvs lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ @ instruction: 0x461a1913 │ │ │ │ @ instruction: 0xf7726808 │ │ │ │ - andlt pc, r5, r7, lsr #30 │ │ │ │ + andlt pc, r5, r3, ror #30 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bdf0 │ │ │ │ - addeq r1, r3, lr, lsr #21 │ │ │ │ - addeq r1, r3, r6, ror sl │ │ │ │ + addeq r1, r3, r6, lsr #22 │ │ │ │ + addeq r1, r3, lr, ror #21 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec3572c │ │ │ │ + bl 0xfec356b4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r5], r8 │ │ │ │ @ instruction: 0x4607461c │ │ │ │ svcvs 0x0070ee1d │ │ │ │ smlabtcs r2, sp, r9, lr │ │ │ │ - mrc2 7, 7, pc, cr4, cr1, {3} │ │ │ │ + @ instruction: 0xff30f771 │ │ │ │ @ instruction: 0x46054b1a │ │ │ │ ldrbtmi r9, [fp], #-2307 @ 0xfffff6fd │ │ │ │ - bls 0x1785bc │ │ │ │ + bls 0x178544 │ │ │ │ stmdane r3, {r4, r5, r6, r7, fp, ip, lr}^ │ │ │ │ mvnscs pc, sl, asr #4 │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ andls r4, r0, #33554432 @ 0x2000000 │ │ │ │ andls r1, r1, #32768 @ 0x8000 │ │ │ │ stmdavs r8, {r1, r6, r8, fp, ip} │ │ │ │ - mrc2 7, 7, pc, cr4, cr2, {3} │ │ │ │ + @ instruction: 0xff30f772 │ │ │ │ strtmi r4, [r8], -r9, lsr #12 │ │ │ │ andmi pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ - @ instruction: 0xf926f777 │ │ │ │ + @ instruction: 0xf962f777 │ │ │ │ vqdmulh.s d20, d10, d14 │ │ │ │ vorr.i32 d22, #0 @ 0x00000000 │ │ │ │ ldrbtmi r0, [fp], #-404 @ 0xfffffe6c │ │ │ │ ldmpl r2!, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ ldrmi r4, [r5], #-1044 @ 0xfffffbec │ │ │ │ strpl lr, [r0], #-2509 @ 0xfffff633 │ │ │ │ @ instruction: 0x461a18bb │ │ │ │ @ instruction: 0xf7726808 │ │ │ │ - ldrdlt pc, [r5], -sp │ │ │ │ + andlt pc, r5, r9, lsl pc @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bdf0 │ │ │ │ - addeq r1, r3, sl, lsl sl │ │ │ │ - addeq r1, r3, r2, ror #19 │ │ │ │ + umulleq r1, r3, r2, sl │ │ │ │ + addeq r1, r3, sl, asr sl │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec357c0 │ │ │ │ + bl 0xfec35748 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r5], r8 │ │ │ │ ldrmi r4, [sp], -r4, lsl #12 │ │ │ │ svcvc 0x0070ee1d │ │ │ │ smlabtcs r2, sp, r9, lr │ │ │ │ - mcr2 7, 5, pc, cr10, cr1, {3} @ │ │ │ │ + mcr2 7, 7, pc, cr6, cr1, {3} @ │ │ │ │ @ instruction: 0x46064b1a │ │ │ │ ldrbtmi r9, [fp], #-2307 @ 0xfffff6fd │ │ │ │ - bls 0x178650 │ │ │ │ + bls 0x1785d8 │ │ │ │ stmdane r3, {r3, r4, r5, r6, r7, fp, ip, lr}^ │ │ │ │ cmnpcs r4, sl, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ andls r4, r0, #33554432 @ 0x2000000 │ │ │ │ andls r1, r1, #1081344 @ 0x108000 │ │ │ │ stmdavs r8, {r1, r7, r8, fp, ip} │ │ │ │ - mcr2 7, 5, pc, cr10, cr2, {3} @ │ │ │ │ + mcr2 7, 7, pc, cr6, cr2, {3} @ │ │ │ │ strtmi r4, [r0], -r1, lsr #12 │ │ │ │ andmi pc, r0, #79 @ 0x4f │ │ │ │ - @ instruction: 0xf8dcf777 │ │ │ │ + @ instruction: 0xf918f777 │ │ │ │ vqdmulh.s d20, d10, d14 │ │ │ │ vaddw.s8 , q8, d12 │ │ │ │ ldrbtmi r0, [fp], #-404 @ 0xfffffe6c │ │ │ │ ldmpl sl!, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ ldrmi r4, [r6], #-1045 @ 0xfffffbeb │ │ │ │ strvs lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ @ instruction: 0x461a1913 │ │ │ │ @ instruction: 0xf7726808 │ │ │ │ - mullt r5, r3, lr │ │ │ │ + andlt pc, r5, pc, asr #29 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bdf0 │ │ │ │ - addeq r1, r3, r6, lsl #19 │ │ │ │ - addeq r1, r3, lr, asr #18 │ │ │ │ + strdeq r1, [r3], lr │ │ │ │ + addeq r1, r3, r6, asr #19 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec35854 │ │ │ │ + bl 0xfec357dc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r5], r8 │ │ │ │ @ instruction: 0x4607461c │ │ │ │ svcvs 0x0070ee1d │ │ │ │ smlabtcs r2, sp, r9, lr │ │ │ │ - mcr2 7, 3, pc, cr0, cr1, {3} @ │ │ │ │ + mrc2 7, 4, pc, cr12, cr1, {3} │ │ │ │ @ instruction: 0x46054b1a │ │ │ │ ldrbtmi r9, [fp], #-2307 @ 0xfffff6fd │ │ │ │ - bls 0x1786e4 │ │ │ │ + bls 0x17866c │ │ │ │ stmdane r3, {r4, r5, r6, r7, fp, ip, lr}^ │ │ │ │ cmnpcs r4, sl, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ andls r4, r0, #33554432 @ 0x2000000 │ │ │ │ andls r1, r1, #32768 @ 0x8000 │ │ │ │ stmdavs r8, {r1, r6, r8, fp, ip} │ │ │ │ - mcr2 7, 3, pc, cr0, cr2, {3} @ │ │ │ │ + mrc2 7, 4, pc, cr12, cr2, {3} │ │ │ │ strtmi r4, [r8], -r9, lsr #12 │ │ │ │ andmi pc, r0, #79 @ 0x4f │ │ │ │ - @ instruction: 0xf892f777 │ │ │ │ + @ instruction: 0xf8cef777 │ │ │ │ vqdmulh.s d20, d10, d14 │ │ │ │ vaddw.s8 , q8, d12 │ │ │ │ ldrbtmi r0, [fp], #-404 @ 0xfffffe6c │ │ │ │ ldmpl r2!, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ ldrmi r4, [r5], #-1044 @ 0xfffffbec │ │ │ │ strpl lr, [r0], #-2509 @ 0xfffff633 │ │ │ │ @ instruction: 0x461a18bb │ │ │ │ @ instruction: 0xf7726808 │ │ │ │ - andlt pc, r5, r9, asr #28 │ │ │ │ + andlt pc, r5, r5, lsl #29 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bdf0 │ │ │ │ - strdeq r1, [r3], r2 │ │ │ │ - @ instruction: 0x008318ba │ │ │ │ + addeq r1, r3, sl, ror #18 │ │ │ │ + addeq r1, r3, r2, lsr r9 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec358e8 │ │ │ │ + bl 0xfec35870 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r5], r8 │ │ │ │ @ instruction: 0x4607461c │ │ │ │ svcvs 0x0070ee1d │ │ │ │ smlabtcs r2, sp, r9, lr │ │ │ │ - mcr2 7, 2, pc, cr10, cr1, {3} @ │ │ │ │ + mcr2 7, 4, pc, cr6, cr1, {3} @ │ │ │ │ @ instruction: 0x46054b1a │ │ │ │ ldrbtmi r9, [fp], #-2307 @ 0xfffff6fd │ │ │ │ - bls 0x178778 │ │ │ │ + bls 0x178700 │ │ │ │ stmdane r3, {r4, r5, r6, r7, fp, ip, lr}^ │ │ │ │ mvnsne pc, sl, asr #4 │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ andls r4, r0, #33554432 @ 0x2000000 │ │ │ │ andls r1, r1, #32768 @ 0x8000 │ │ │ │ stmdavs r8, {r1, r6, r8, fp, ip} │ │ │ │ - mrc2 7, 0, pc, cr6, cr2, {3} │ │ │ │ + mrc2 7, 2, pc, cr2, cr2, {3} │ │ │ │ strtmi r4, [r8], -r9, lsr #12 │ │ │ │ @ instruction: 0xf04f2200 │ │ │ │ @ instruction: 0xf77a4300 │ │ │ │ - blmi 0x49d4e4 │ │ │ │ + blmi 0x49d55c │ │ │ │ tstppl r8, sl, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ ldrmi r5, [r4], #-2290 @ 0xfffff70e │ │ │ │ stmib sp, {r0, r2, r4, sl, lr}^ │ │ │ │ ldmne fp!, {sl, ip, lr} │ │ │ │ stmdavs r8, {r1, r3, r4, r9, sl, lr} │ │ │ │ - ldc2l 7, cr15, [lr, #456]! @ 0x1c8 │ │ │ │ + mrc2 7, 1, pc, cr10, cr2, {3} │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ - addeq r1, r3, lr, asr r8 │ │ │ │ - addeq r1, r3, r4, lsr #16 │ │ │ │ + ldrdeq r1, [r3], r6 │ │ │ │ + umulleq r1, r3, ip, r8 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec3597c │ │ │ │ + bl 0xfec35904 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r5], r8 │ │ │ │ ldrmi r4, [sp], -r4, lsl #12 │ │ │ │ svcvc 0x0070ee1d │ │ │ │ smlabtcs r2, sp, r9, lr │ │ │ │ - mcr2 7, 0, pc, cr0, cr1, {3} @ │ │ │ │ + mrc2 7, 1, pc, cr12, cr1, {3} │ │ │ │ @ instruction: 0x46064b1a │ │ │ │ ldrbtmi r9, [fp], #-2307 @ 0xfffff6fd │ │ │ │ - bls 0x17880c │ │ │ │ + bls 0x178794 │ │ │ │ stmdane r3, {r3, r4, r5, r6, r7, fp, ip, lr}^ │ │ │ │ mvnsne pc, sl, asr #4 │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ andls r4, r0, #33554432 @ 0x2000000 │ │ │ │ andls r1, r1, #1081344 @ 0x108000 │ │ │ │ stmdavs r8, {r1, r7, r8, fp, ip} │ │ │ │ - stc2l 7, cr15, [ip, #456] @ 0x1c8 │ │ │ │ + mcr2 7, 0, pc, cr8, cr2, {3} @ │ │ │ │ strtmi r4, [r0], -r1, lsr #12 │ │ │ │ @ instruction: 0xf04f2200 │ │ │ │ @ instruction: 0xf77a4300 │ │ │ │ - blmi 0x49d450 │ │ │ │ + blmi 0x49d4c8 │ │ │ │ tstppl r8, sl, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ ldrmi r5, [r5], #-2298 @ 0xfffff706 │ │ │ │ stmib sp, {r1, r2, r4, sl, lr}^ │ │ │ │ ldmdbne r3, {r8, sl, sp, lr} │ │ │ │ stmdavs r8, {r1, r3, r4, r9, sl, lr} │ │ │ │ - ldc2 7, cr15, [r4, #456]! @ 0x1c8 │ │ │ │ + ldc2l 7, cr15, [r0, #456]! @ 0x1c8 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ - addeq r1, r3, sl, asr #15 │ │ │ │ - umulleq r1, r3, r0, r7 │ │ │ │ + addeq r1, r3, r2, asr #16 │ │ │ │ + addeq r1, r3, r8, lsl #16 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec35a10 │ │ │ │ + bl 0xfec35998 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r5], r8 │ │ │ │ ldrmi r4, [sp], -r4, lsl #12 │ │ │ │ svcvc 0x0070ee1d │ │ │ │ smlabtcs r2, sp, r9, lr │ │ │ │ - stc2 7, cr15, [r2, #452] @ 0x1c4 │ │ │ │ + ldc2 7, cr15, [lr, #452]! @ 0x1c4 │ │ │ │ @ instruction: 0x46064b1d │ │ │ │ ldrbtmi r9, [fp], #-2307 @ 0xfffff6fd │ │ │ │ - bls 0x1788a0 │ │ │ │ + bls 0x178828 │ │ │ │ stmdane r3, {r3, r4, r5, r6, r7, fp, ip, lr}^ │ │ │ │ mvnscs pc, sl, asr #4 │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ andls r4, r0, #33554432 @ 0x2000000 │ │ │ │ andls r1, r1, #1081344 @ 0x108000 │ │ │ │ stmdavs r8, {r1, r7, r8, fp, ip} │ │ │ │ - stc2 7, cr15, [r2, #456] @ 0x1c8 │ │ │ │ + ldc2 7, cr15, [lr, #456]! @ 0x1c8 │ │ │ │ @ instruction: 0x46304631 │ │ │ │ andmi pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ - @ instruction: 0xffb4f776 │ │ │ │ + @ instruction: 0xfff0f776 │ │ │ │ strtmi r4, [r0], -r1, lsr #12 │ │ │ │ andmi pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ - @ instruction: 0xffaef776 │ │ │ │ + @ instruction: 0xffeaf776 │ │ │ │ vqdmulh.s d20, d10, d14 │ │ │ │ vorr.i32 d22, #0 @ 0x00000000 │ │ │ │ ldrbtmi r0, [fp], #-404 @ 0xfffffe6c │ │ │ │ ldmpl sl!, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ ldrmi r4, [r6], #-1045 @ 0xfffffbeb │ │ │ │ strvs lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ @ instruction: 0x461a1913 │ │ │ │ @ instruction: 0xf7726808 │ │ │ │ - andlt pc, r5, r5, ror #26 │ │ │ │ + andlt pc, r5, r1, lsr #27 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bdf0 │ │ │ │ - addeq r1, r3, r6, lsr r7 │ │ │ │ - strdeq r1, [r3], r2 │ │ │ │ + addeq r1, r3, lr, lsr #15 │ │ │ │ + addeq r1, r3, sl, ror #14 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec35ab0 │ │ │ │ + bl 0xfec35a38 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r5], r8 │ │ │ │ ldrmi r4, [sp], -r4, lsl #12 │ │ │ │ svcvc 0x0070ee1d │ │ │ │ smlabtcs r2, sp, r9, lr │ │ │ │ - ldc2 7, cr15, [r2, #-452]! @ 0xfffffe3c │ │ │ │ + stc2l 7, cr15, [lr, #-452]! @ 0xfffffe3c │ │ │ │ @ instruction: 0x46064b1d │ │ │ │ ldrbtmi r9, [fp], #-2307 @ 0xfffff6fd │ │ │ │ - bls 0x178940 │ │ │ │ + bls 0x1788c8 │ │ │ │ stmdane r3, {r3, r4, r5, r6, r7, fp, ip, lr}^ │ │ │ │ cmnpcs r4, sl, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ andls r4, r0, #33554432 @ 0x2000000 │ │ │ │ andls r1, r1, #1081344 @ 0x108000 │ │ │ │ stmdavs r8, {r1, r7, r8, fp, ip} │ │ │ │ - ldc2 7, cr15, [r2, #-456]! @ 0xfffffe38 │ │ │ │ + stc2l 7, cr15, [lr, #-456]! @ 0xfffffe38 │ │ │ │ @ instruction: 0x46304631 │ │ │ │ andmi pc, r0, #79 @ 0x4f │ │ │ │ - @ instruction: 0xff64f776 │ │ │ │ + @ instruction: 0xffa0f776 │ │ │ │ strtmi r4, [r0], -r1, lsr #12 │ │ │ │ andmi pc, r0, #79 @ 0x4f │ │ │ │ - @ instruction: 0xff5ef776 │ │ │ │ + @ instruction: 0xff9af776 │ │ │ │ vqdmulh.s d20, d10, d14 │ │ │ │ vaddw.s8 , q8, d12 │ │ │ │ ldrbtmi r0, [fp], #-404 @ 0xfffffe6c │ │ │ │ ldmpl sl!, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ ldrmi r4, [r6], #-1045 @ 0xfffffbeb │ │ │ │ strvs lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ @ instruction: 0x461a1913 │ │ │ │ @ instruction: 0xf7726808 │ │ │ │ - andlt pc, r5, r5, lsl sp @ │ │ │ │ + andlt pc, r5, r1, asr sp @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bdf0 │ │ │ │ - umulleq r1, r3, r6, r6 │ │ │ │ - addeq r1, r3, r2, asr r6 │ │ │ │ + addeq r1, r3, lr, lsl #14 │ │ │ │ + addeq r1, r3, sl, asr #13 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec35b50 │ │ │ │ + bl 0xfec35ad8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r5], r8 │ │ │ │ ldrmi r4, [sp], -r4, lsl #12 │ │ │ │ svcvc 0x0070ee1d │ │ │ │ smlabtcs r2, sp, r9, lr │ │ │ │ - ldc2 7, cr15, [r6, #-452] @ 0xfffffe3c │ │ │ │ + ldc2l 7, cr15, [r2, #-452] @ 0xfffffe3c │ │ │ │ @ instruction: 0x46064b1e │ │ │ │ ldrbtmi r9, [fp], #-2307 @ 0xfffff6fd │ │ │ │ - bls 0x1789e0 │ │ │ │ + bls 0x178968 │ │ │ │ stmdane r3, {r3, r4, r5, r6, r7, fp, ip, lr}^ │ │ │ │ mvnsne pc, sl, asr #4 │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ andls r4, r0, #33554432 @ 0x2000000 │ │ │ │ andls r1, r1, #1081344 @ 0x108000 │ │ │ │ stmdavs r8, {r1, r7, r8, fp, ip} │ │ │ │ - stc2l 7, cr15, [r2], #456 @ 0x1c8 │ │ │ │ + ldc2 7, cr15, [lr, #-456] @ 0xfffffe38 │ │ │ │ @ instruction: 0x46304631 │ │ │ │ @ instruction: 0xf04f2200 │ │ │ │ @ instruction: 0xf77a4300 │ │ │ │ - @ instruction: 0x4621fa37 │ │ │ │ + @ instruction: 0x4621fa73 │ │ │ │ andcs r4, r0, #32, 12 @ 0x2000000 │ │ │ │ movwmi pc, #79 @ 0x4f @ │ │ │ │ - blx 0xd1c794 │ │ │ │ + blx 0x1c1c71c │ │ │ │ vqdmulh.s d20, d10, d14 │ │ │ │ vaddw.s8 , q0, d8 │ │ │ │ ldrbtmi r0, [fp], #-404 @ 0xfffffe6c │ │ │ │ ldmpl sl!, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ ldrmi r4, [r6], #-1045 @ 0xfffffbeb │ │ │ │ strvs lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ @ instruction: 0x461a1913 │ │ │ │ @ instruction: 0xf7726808 │ │ │ │ - andlt pc, r5, r3, asr #25 │ │ │ │ + strdlt pc, [r5], -pc @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bdf0 │ │ │ │ - strdeq r1, [r3], r6 │ │ │ │ - addeq r1, r3, lr, lsr #11 │ │ │ │ + addeq r1, r3, lr, ror #12 │ │ │ │ + addeq r1, r3, r6, lsr #12 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec35bf4 │ │ │ │ + bl 0xfec35b7c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r5, r0, ror #31 │ │ │ │ strmi r4, [r5], -ip, lsl #12 │ │ │ │ - ldc2l 7, cr15, [ip], #452 @ 0x1c4 │ │ │ │ + ldc2 7, cr15, [r8, #-452]! @ 0xfffffe3c │ │ │ │ @ instruction: 0x13a4f642 │ │ │ │ orrscs pc, r7, #192, 4 │ │ │ │ addeq pc, r8, #805306372 @ 0x30000004 │ │ │ │ ldmdavs r9, {r0, r1, ip, pc} │ │ │ │ - ldc2 7, cr15, [sl, #-472] @ 0xfffffe28 │ │ │ │ + ldc2l 7, cr15, [r6, #-472] @ 0xfffffe28 │ │ │ │ vnmls.f64 d4, d13, d14 │ │ │ │ @ instruction: 0xf6492f70 │ │ │ │ vaddw.s8 , q0, d28 │ │ │ │ ldrbtmi r0, [fp], #-404 @ 0xfffffe6c │ │ │ │ stmdals r3, {r0, r1, r3, r4, fp, sp, lr} │ │ │ │ - bl 0x174d78 │ │ │ │ + bl 0x174d00 │ │ │ │ stmiane r3!, {sl, fp} │ │ │ │ strtmi r6, [sl], #-2056 @ 0xfffff7f8 │ │ │ │ andgt pc, r0, sp, asr #17 │ │ │ │ - mrrc2 7, 7, pc, lr, cr2 @ │ │ │ │ + ldc2 7, cr15, [sl], {114} @ 0x72 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r1, r3, lr, lsr r5 │ │ │ │ + @ instruction: 0x008315b6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec35c60 │ │ │ │ + bl 0xfec35be8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r5, r0, ror #31 │ │ │ │ strmi r4, [r5], -ip, lsl #12 │ │ │ │ - stc2l 7, cr15, [r6], {113} @ 0x71 │ │ │ │ + stc2 7, cr15, [r2, #-452] @ 0xfffffe3c │ │ │ │ @ instruction: 0x13a4f642 │ │ │ │ orrscs pc, r7, #192, 4 │ │ │ │ addeq pc, r8, #805306372 @ 0x30000004 │ │ │ │ ldmdavs r9, {r0, r1, ip, pc} │ │ │ │ - stc2l 7, cr15, [r4], #472 @ 0x1d8 │ │ │ │ + stc2 7, cr15, [r0, #-472]! @ 0xfffffe28 │ │ │ │ vnmls.f64 d4, d13, d14 │ │ │ │ @ instruction: 0xf6492f70 │ │ │ │ vaddw.s8 q8, q8, d24 │ │ │ │ ldrbtmi r0, [fp], #-404 @ 0xfffffe6c │ │ │ │ stmdals r3, {r0, r1, r3, r4, fp, sp, lr} │ │ │ │ - bl 0x174de4 │ │ │ │ + bl 0x174d6c │ │ │ │ stmiane r3!, {sl, fp} │ │ │ │ strtmi r6, [sl], #-2056 @ 0xfffff7f8 │ │ │ │ andgt pc, r0, sp, asr #17 │ │ │ │ - stc2 7, cr15, [r8], #-456 @ 0xfffffe38 │ │ │ │ + stc2l 7, cr15, [r4], #-456 @ 0xfffffe38 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - ldrdeq r1, [r3], r2 │ │ │ │ + addeq r1, r3, sl, asr #10 │ │ │ │ ldrsbcc pc, [r0], #128 @ 0x80 @ │ │ │ │ bicne pc, r0, #201326595 @ 0xc000003 │ │ │ │ @ instruction: 0x6d02b963 │ │ │ │ @ instruction: 0xf0126812 │ │ │ │ strdle r0, [r7], -r0 @ │ │ │ │ ldrdgt pc, [r4], -r1 │ │ │ │ svceq 0x0000f1bc │ │ │ │ @@ -211424,15 +211395,15 @@ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf0124770 │ │ │ │ mvnsle r0, r0, ror #31 │ │ │ │ push {r0, r8, r9, sp} │ │ │ │ vst4. {d20,d22,d24,d26}, [pc :256], r0 │ │ │ │ - bl 0xfec35d08 │ │ │ │ + bl 0xfec35c90 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r4], r8 │ │ │ │ strmi r4, [lr], -ip, lsl #12 │ │ │ │ @ instruction: 0x46074619 │ │ │ │ @ instruction: 0xf9e0f7ff │ │ │ │ ldmib r4, {r3, r6, r8, r9, ip, sp, pc}^ │ │ │ │ orrlt r2, sl, #0, 6 │ │ │ │ @@ -211442,163 +211413,163 @@ │ │ │ │ @ instruction: 0x0606065d │ │ │ │ andeq r0, fp, fp, lsl #22 │ │ │ │ ldrdcs pc, [r8], #135 @ 0x87 │ │ │ │ @ instruction: 0xf0002a01 │ │ │ │ @ instruction: 0xf64280de │ │ │ │ vmlal.s8 , d16, d20 │ │ │ │ movwls r2, #14487 @ 0x3897 │ │ │ │ - blx 0xffc9c916 │ │ │ │ + stc2 7, cr15, [sl], #-452 @ 0xfffffe3c │ │ │ │ strmi r9, [r4], -r3, lsl #22 │ │ │ │ ldrdne pc, [r0], -r8 │ │ │ │ tstpmi r2, #3145728 @ p-variant is OBSOLETE @ 0x300000 │ │ │ │ @ instruction: 0xf779009a │ │ │ │ - ldmvs r1!, {r0, r1, r2, r5, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ + ldmvs r1!, {r0, r1, r5, r6, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf000290f │ │ │ │ @ instruction: 0x462280b1 │ │ │ │ @ instruction: 0xf7c64638 │ │ │ │ - andcs pc, r1, r3, lsr #25 │ │ │ │ + andcs pc, r1, sp, ror #25 │ │ │ │ tstcs r0, r4 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ ldmdale r7!, {r1, r3, r8, r9, fp, sp} │ │ │ │ @ instruction: 0xf852a201 │ │ │ │ svclt 0x0000f023 │ │ │ │ - andeq lr, sp, pc, ror #22 │ │ │ │ - andeq lr, sp, r5, asr #24 │ │ │ │ - strdeq lr, [sp], -r9 │ │ │ │ - strdeq lr, [sp], -r9 │ │ │ │ - strdeq lr, [sp], -r9 │ │ │ │ - andeq lr, sp, pc, ror #22 │ │ │ │ - andeq lr, sp, pc, ror #22 │ │ │ │ - andeq lr, sp, pc, ror #22 │ │ │ │ - muleq sp, r1, ip │ │ │ │ - @ instruction: 0x000debbd │ │ │ │ - @ instruction: 0x000debbd │ │ │ │ + strdeq lr, [sp], -r7 │ │ │ │ + andeq lr, sp, sp, asr #23 │ │ │ │ + andeq lr, sp, r1, lsl #23 │ │ │ │ + andeq lr, sp, r1, lsl #23 │ │ │ │ + andeq lr, sp, r1, lsl #23 │ │ │ │ + strdeq lr, [sp], -r7 │ │ │ │ + strdeq lr, [sp], -r7 │ │ │ │ + strdeq lr, [sp], -r7 │ │ │ │ + andeq lr, sp, r9, lsl ip │ │ │ │ + andeq lr, sp, r5, asr #22 │ │ │ │ + andeq lr, sp, r5, asr #22 │ │ │ │ andls r6, r3, #10616832 @ 0xa20000 │ │ │ │ - blx 0xfed9c98e │ │ │ │ + blx 0xffc9c916 │ │ │ │ strmi r9, [r1], -r3, lsl #20 │ │ │ │ ldrtmi r9, [r8], -r3 │ │ │ │ - blx 0xfee1caee │ │ │ │ + blx 0x9ca76 │ │ │ │ stmdals r3, {r0, r1, r5, r6, fp, sp, lr} │ │ │ │ @ instruction: 0xf6032204 │ │ │ │ addseq r4, r9, r2, lsl r3 │ │ │ │ - blx 0xfe21cafe │ │ │ │ + blx 0xff49ca86 │ │ │ │ andcs lr, r0, r5, asr #15 │ │ │ │ - orreq pc, ip, r5, asr #4 │ │ │ │ + tstpeq ip, r5, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ @ instruction: 0xf44f4b58 │ │ │ │ andls r7, r0, r3, asr r2 │ │ │ │ stc2l 1, cr15, [r4], {106} @ 0x6a │ │ │ │ vhadd.s8 d18, d5, d0 │ │ │ │ - vaddw.s8 q8, q8, d12 │ │ │ │ - blmi 0x159f0c0 │ │ │ │ + vaddw.s8 q8, q0, d12 │ │ │ │ + blmi 0x159f048 │ │ │ │ vhadd.s8 d25, d0, d0 │ │ │ │ @ instruction: 0xf16a3273 │ │ │ │ stmiavs r3!, {r0, r3, r4, r5, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ subsle r2, pc, pc, lsl #22 │ │ │ │ - blx 0xfe31c9e2 │ │ │ │ + blx 0xff21c96a │ │ │ │ vnmla.f64 d4, d13, d14 │ │ │ │ vrecps.f32 q9, q5, q8 │ │ │ │ vorr.i32 d23, #8 @ 0x00000008 │ │ │ │ ldrbtmi r0, [fp], #-404 @ 0xfffffe6c │ │ │ │ @ instruction: 0x4604681b │ │ │ │ @ instruction: 0xf64258d2 │ │ │ │ vsubw.s8 , q8, d20 │ │ │ │ ldmdavs fp, {r0, r1, r2, r4, r7, r8, r9, sp} │ │ │ │ strmi r4, [r2], #-1043 @ 0xfffffbed │ │ │ │ @ instruction: 0xf7726808 │ │ │ │ - str pc, [ip, r5, asr #22] │ │ │ │ + str pc, [ip, r1, lsl #23] │ │ │ │ andls r6, r3, #10616832 @ 0xa20000 │ │ │ │ - blx 0x1c9ca16 │ │ │ │ + blx 0xfeb9c99e │ │ │ │ strmi r9, [r1], -r3, lsl #20 │ │ │ │ ldrtmi r9, [r8], -r3 │ │ │ │ - blx 0x1d1cb76 │ │ │ │ + blx 0xfef9cafe │ │ │ │ @ instruction: 0xee1d4a3f │ │ │ │ @ instruction: 0xf6420f70 │ │ │ │ vsubw.s8 , q8, d20 │ │ │ │ ldrbtmi r2, [sl], #-919 @ 0xfffffc69 │ │ │ │ stmdbls r3, {r1, r4, fp, sp, lr} │ │ │ │ ldrdgt pc, [r0], -r3 │ │ │ │ andcs r5, r0, #8585216 @ 0x830000 │ │ │ │ tstls r0, r9, lsl r4 │ │ │ │ orrsvs pc, r4, sl, asr #4 │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ stmdavs r8, {r0, r1, r5, r6, sl, lr} │ │ │ │ - blx 0xf1ca56 │ │ │ │ + blx 0x1e1c9de │ │ │ │ @ instruction: 0xf7d64638 │ │ │ │ - strb pc, [lr, -r3, ror #26]! @ │ │ │ │ + strb pc, [lr, -pc, ror #26]! @ │ │ │ │ andls r6, r3, #10616832 @ 0xa20000 │ │ │ │ - blx 0x131ca62 │ │ │ │ + blx 0xfe21c9ea │ │ │ │ strmi r9, [r1], -r3, lsl #20 │ │ │ │ ldrtmi r9, [r8], -r3 │ │ │ │ - blx 0x139cbc2 │ │ │ │ + blx 0xfe61cb4a │ │ │ │ @ instruction: 0xf04f9903 │ │ │ │ strmi r4, [r8], -r0, lsl #5 │ │ │ │ - @ instruction: 0xf952f778 │ │ │ │ + @ instruction: 0xf98ef778 │ │ │ │ stmdals r3, {r0, r1, r5, r6, fp, sp, lr} │ │ │ │ @ instruction: 0xf6032204 │ │ │ │ addseq r4, r9, r2, lsl r3 │ │ │ │ - blx 0x61cbde │ │ │ │ + blx 0x189cb66 │ │ │ │ @ instruction: 0xf7d64638 │ │ │ │ - ldrb pc, [r2, -r7, asr #26] @ │ │ │ │ + @ instruction: 0xe752fd53 │ │ │ │ cmnpmi r0, pc, asr #32 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf7c94620 │ │ │ │ - strb pc, [ip, -r1, lsl #17] @ │ │ │ │ - blx 0xb1caa2 │ │ │ │ + strb pc, [ip, -fp, asr #17] @ │ │ │ │ + blx 0x1a1ca2a │ │ │ │ @ instruction: 0x13a4f642 │ │ │ │ orrscs pc, r7, #192, 4 │ │ │ │ vmax.s8 d20, d3, d4 │ │ │ │ ldmdavs r9, {r3, r4, r5, r9} │ │ │ │ - blx 0x191cad4 │ │ │ │ + blx 0xfe81ca5c │ │ │ │ rsbsmi pc, r0, #79 @ 0x4f │ │ │ │ strtmi r4, [r0], -r1, lsr #12 │ │ │ │ - @ instruction: 0xf92ef778 │ │ │ │ + @ instruction: 0xf96af778 │ │ │ │ @ instruction: 0x4638e731 │ │ │ │ - stc2l 7, cr15, [r4], #-804 @ 0xfffffcdc │ │ │ │ + stc2 7, cr15, [lr], #804 @ 0x324 │ │ │ │ ldrtmi r2, [r8], -r0, lsl #2 │ │ │ │ - stc2 7, cr15, [r2], {201} @ 0xc9 │ │ │ │ + stc2l 7, cr15, [ip], {201} @ 0xc9 │ │ │ │ @ instruction: 0x13a4f642 │ │ │ │ orrscs pc, r7, #192, 4 │ │ │ │ ldrmi r6, [r8], r0, lsr #17 │ │ │ │ tstls r3, r9, lsl r8 │ │ │ │ - @ instruction: 0xffc2f771 │ │ │ │ + @ instruction: 0xfffef771 │ │ │ │ stmdavs r0!, {r0, r2, r9, sl, lr}^ │ │ │ │ - @ instruction: 0xffbef771 │ │ │ │ + @ instruction: 0xfffaf771 │ │ │ │ vnmls.f32 s8, s26, s26 │ │ │ │ stmdbls r3, {r4, r5, r6, r8, r9, sl, fp, ip, sp} │ │ │ │ ldmdavs r2, {r1, r3, r4, r5, r6, sl, lr} │ │ │ │ ldrmi r5, [r8], #-2203 @ 0xfffff765 │ │ │ │ strmi r1, [fp], #-2282 @ 0xfffff716 │ │ │ │ bicscc pc, r0, r5, asr #12 │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ andls r9, r1, r0, lsl #4 │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ - blx 0x19cb1a │ │ │ │ + blx 0x109caa2 │ │ │ │ ldrbt r6, [sl], r3, ror #16 │ │ │ │ - eorseq sp, r3, ip, ror #6 │ │ │ │ - addeq r1, r3, sl, lsr r3 │ │ │ │ - strdeq r1, [r3], sl │ │ │ │ - addeq r1, r3, r4, lsr r2 │ │ │ │ + eorseq sp, r3, ip, ror #5 │ │ │ │ + @ instruction: 0x008313b2 │ │ │ │ + addeq r1, r3, r2, ror r3 │ │ │ │ + addeq r1, r3, ip, lsr #5 │ │ │ │ eorle r2, sp, r2, lsl #16 │ │ │ │ andsle r2, r6, r3, lsl #16 │ │ │ │ teqle pc, r1, lsl #16 │ │ │ │ svceq 0x0040f011 │ │ │ │ sbcsne lr, r1, #323584 @ 0x4f000 │ │ │ │ teqpeq pc, #1 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf44fbf0c │ │ │ │ vst4.32 {d20-d23}, [pc], r0 │ │ │ │ tstcs r0, r0, asr #32 │ │ │ │ sbccc lr, r2, r0, asr #20 │ │ │ │ addne lr, r3, r0, asr #20 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf0114770 │ │ │ │ - b 0x14a2aa0 │ │ │ │ + b 0x14a2a28 │ │ │ │ svclt 0x000c12d1 │ │ │ │ orrmi pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ cmnppl pc, #1325400064 @ p-variant is OBSOLETE @ 0x4f000000 │ │ │ │ biccc lr, r2, #274432 @ 0x43000 │ │ │ │ teqpeq pc, r1 @ p-variant is OBSOLETE │ │ │ │ andcs r4, r0, r9, lsl r3 │ │ │ │ andcs r0, r0, #150994944 @ 0x9000000 │ │ │ │ @@ -211612,79 +211583,79 @@ │ │ │ │ tstcs r0, r8, ror r0 │ │ │ │ sbccc lr, r2, r0, asr #20 │ │ │ │ sbceq lr, r3, r0, asr #20 │ │ │ │ andcs r0, r0, #0, 8 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec35ff8 │ │ │ │ + bl 0xfec35f80 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ vhadd.s8 d18, d5, d0 │ │ │ │ - vaddw.s8 q8, q8, d12 │ │ │ │ - blmi 0x15f2c4 │ │ │ │ + vaddw.s8 q8, q0, d12 │ │ │ │ + blmi 0x15f24c │ │ │ │ andls r2, r0, r5, asr r2 │ │ │ │ - blx 0xfef1b3be │ │ │ │ - eorseq sp, r3, ip, ror r3 │ │ │ │ + blx 0xfef1b346 │ │ │ │ + ldrshteq sp, [r3], -ip │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec36020 │ │ │ │ + bl 0xfec35fa8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8d00fd8 │ │ │ │ umulllt ip, r5, r4, r0 │ │ │ │ svceq 0x0000f1bc │ │ │ │ @ instruction: 0xf890d159 │ │ │ │ strmi r3, [r4], -r1, asr #1 │ │ │ │ stmdblt fp, {r0, r2, r3, r9, sl, lr}^ │ │ │ │ rsble r2, r9, r0, lsl #18 │ │ │ │ andlt r2, r5, r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldcllt 12, cr0, [r0] │ │ │ │ - @ instruction: 0xf870f797 │ │ │ │ + @ instruction: 0xf8acf797 │ │ │ │ movwcs fp, #16648 @ 0x4108 │ │ │ │ - blmi 0x1bb71e8 │ │ │ │ + blmi 0x1bb7170 │ │ │ │ svccs 0x0070ee1d │ │ │ │ adcne pc, r4, r2, asr #12 │ │ │ │ addscs pc, r7, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ @ instruction: 0x31bcf64a │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ @ instruction: 0x46064617 │ │ │ │ stmdavs r3, {r1, r4, r6, r7, fp, ip, lr} │ │ │ │ ldrmi r6, [r3], #-2056 @ 0xfffff7f8 │ │ │ │ @ instruction: 0xf7722200 │ │ │ │ - movwcs pc, #2597 @ 0xa25 @ │ │ │ │ + movwcs pc, #2657 @ 0xa61 @ │ │ │ │ sbccc pc, r1, r4, lsl #17 │ │ │ │ teqle ip, r0, lsl #26 │ │ │ │ smullcs pc, r0, r4, r8 @ │ │ │ │ umlalscc pc, pc, r4, r8 @ │ │ │ │ @ instruction: 0xf0402a00 │ │ │ │ andcs r8, sp, #138 @ 0x8a │ │ │ │ rscpl pc, lr, r4, lsl #17 │ │ │ │ - blcs 0xf7230 │ │ │ │ + blcs 0xf71b8 │ │ │ │ @ instruction: 0xf771d0ca │ │ │ │ - ldmdavs r1!, {r0, r1, r2, r3, r4, r5, r9, fp, ip, sp, lr, pc} │ │ │ │ + ldmdavs r1!, {r0, r1, r3, r4, r5, r6, r9, fp, ip, sp, lr, pc} │ │ │ │ addpl pc, r8, #64, 12 @ 0x4000000 │ │ │ │ @ instruction: 0xf7799002 │ │ │ │ - @ instruction: 0xf894f97b │ │ │ │ + @ instruction: 0xf894f9b7 │ │ │ │ stmdals r2, {r0, r2, r3, r4, r5, r7, ip, sp} │ │ │ │ @ instruction: 0xf0402b00 │ │ │ │ @ instruction: 0x46018099 │ │ │ │ andeq pc, r4, #111 @ 0x6f │ │ │ │ @ instruction: 0xf7789002 │ │ │ │ - stmdals r2, {r0, r1, r6, fp, ip, sp, lr, pc} │ │ │ │ + stmdals r2, {r0, r1, r2, r3, r4, r5, r6, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf6402204 │ │ │ │ @ instruction: 0xf7c65188 │ │ │ │ - movwcs pc, #2567 @ 0xa07 @ │ │ │ │ + movwcs pc, #2641 @ 0xa51 @ │ │ │ │ adcscc pc, pc, r4, lsl #17 │ │ │ │ @ instruction: 0xf04fe01e │ │ │ │ andscs r7, r1, #0, 6 │ │ │ │ @ instruction: 0xf8cd2100 │ │ │ │ @ instruction: 0xf7cac000 │ │ │ │ - @ instruction: 0x2000f9bb │ │ │ │ + andcs pc, r0, r5, lsl #20 │ │ │ │ tstcs r0, r5 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ andcs fp, sp, #240, 26 @ 0x3c00 │ │ │ │ rsccc pc, lr, r4, lsl #17 │ │ │ │ ldr r6, [r5, r2, ror #1] │ │ │ │ @@ -211696,65 +211667,65 @@ │ │ │ │ addle r2, r9, r0, lsl #22 │ │ │ │ strtne pc, [r4], r2, asr #12 │ │ │ │ ldrcs pc, [r7], r0, asr #5 │ │ │ │ svcvc 0x0070ee1d │ │ │ │ umlalscs pc, sp, r4, r8 @ │ │ │ │ rsbcc pc, r3, #536870912 @ 0x20000000 │ │ │ │ andls r0, r3, #146 @ 0x92 │ │ │ │ - @ instruction: 0xf9f2f771 │ │ │ │ + blx 0xc9cc94 │ │ │ │ ldmdavs r1!, {r0, r1, r9, fp, ip, pc} │ │ │ │ @ instruction: 0xf7799002 │ │ │ │ - blmi 0xc9d410 │ │ │ │ + blmi 0xc9d488 │ │ │ │ orrsvs pc, r4, sl, asr #4 │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ ldrbtmi r9, [fp], #-2050 @ 0xfffff7fe │ │ │ │ ldmdavs r2!, {r0, r1, r3, r4, fp, sp, lr} │ │ │ │ ldrmi r5, [r8], #-2299 @ 0xfffff705 │ │ │ │ ldrmi r9, [r3], #-0 │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ - @ instruction: 0xf9c4f772 │ │ │ │ + blx 0x11ccc4 │ │ │ │ @ instruction: 0xf8d36d23 │ │ │ │ @ instruction: 0xf41220a0 │ │ │ │ andsle r6, fp, r0, ror pc │ │ │ │ @ instruction: 0xf413685b │ │ │ │ andsle r6, r0, r0, ror r3 │ │ │ │ @ instruction: 0xf7712000 │ │ │ │ - andcs pc, r4, #2224 @ 0x8b0 │ │ │ │ + andcs pc, r4, #3184 @ 0xc70 │ │ │ │ @ instruction: 0x51a4f640 │ │ │ │ - @ instruction: 0xf9aaf7c6 │ │ │ │ + @ instruction: 0xf9f4f7c6 │ │ │ │ @ instruction: 0xf8d36d23 │ │ │ │ @ instruction: 0xf41220a0 │ │ │ │ andle r6, r9, r0, ror pc │ │ │ │ vst2.16 {d6-d7}, [r3 :64], fp │ │ │ │ - blcc 0xf7d6c │ │ │ │ + blcc 0xf7cf4 │ │ │ │ movwcs fp, #7960 @ 0x1f18 │ │ │ │ - blcs 0x116fc0 │ │ │ │ + blcs 0x116f48 │ │ │ │ ldrb sp, [r8, -r0, asr #1]! │ │ │ │ @ instruction: 0xf8942300 │ │ │ │ @ instruction: 0xf88420bd │ │ │ │ - bcs 0xeb37c │ │ │ │ + bcs 0xeb304 │ │ │ │ strcs fp, [ip, #-3860] @ 0xfffff0ec │ │ │ │ @ instruction: 0xf7712504 │ │ │ │ - ldmdavs r1!, {r0, r1, r2, r3, r5, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ + ldmdavs r1!, {r0, r1, r3, r5, r6, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ andpl pc, r8, #64, 12 @ 0x4000000 │ │ │ │ @ instruction: 0xf7799002 │ │ │ │ - stmdals r2, {r0, r1, r3, r5, r6, r7, fp, ip, sp, lr, pc} │ │ │ │ + stmdals r2, {r0, r1, r2, r5, r8, fp, ip, sp, lr, pc} │ │ │ │ strmi r4, [r1], -sl, lsr #12 │ │ │ │ - blx 0x1e9cdbe │ │ │ │ + blx 0xfed9cd46 │ │ │ │ andcs r9, r4, #131072 @ 0x20000 │ │ │ │ tstppl r8, r0, asr #12 @ p-variant is OBSOLETE │ │ │ │ - @ instruction: 0xf97ef7c6 │ │ │ │ + @ instruction: 0xf9c8f7c6 │ │ │ │ @ instruction: 0xf8842300 │ │ │ │ str r3, [r3, -r0, asr #1]! │ │ │ │ andcs r4, r4, #1048576 @ 0x100000 │ │ │ │ @ instruction: 0xf7769002 │ │ │ │ - stmdals r2, {r0, r1, r2, r5, r6, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdals r2, {r0, r1, r5, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ svclt 0x0000e766 │ │ │ │ - strdeq r1, [r3], ip │ │ │ │ - addeq r1, r3, r6 │ │ │ │ + addeq r1, r3, r4, ror r1 │ │ │ │ + addeq r1, r3, lr, ror r0 │ │ │ │ ldmvs fp, {r0, r1, r8, sl, fp, sp, lr} │ │ │ │ movwne pc, #13251 @ 0x33c3 @ │ │ │ │ stmdale r6, {r1, r8, r9, fp, sp} │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ ldrblt r4, [r0, #1904]! @ 0x770 │ │ │ │ @@ -211765,46 +211736,46 @@ │ │ │ │ ldrdlt r1, [r5], r0 │ │ │ │ bicne pc, r0, r1, asr #7 │ │ │ │ suble r2, r2, r0, lsl #18 │ │ │ │ @ instruction: 0xf7ff2100 │ │ │ │ movlt pc, #3664 @ 0xe50 │ │ │ │ strtne pc, [r4], #1602 @ 0x642 │ │ │ │ ldrcs pc, [r7], #704 @ 0x2c0 │ │ │ │ - @ instruction: 0xf968f771 │ │ │ │ + @ instruction: 0xf9a4f771 │ │ │ │ strmi r6, [r7], -r9, lsr #16 │ │ │ │ stmdavs r6!, {sp} │ │ │ │ - blx 0xfed9cfc2 │ │ │ │ + blx 0xff09cf4a │ │ │ │ ldrtmi r4, [r8], -r2, lsl #12 │ │ │ │ @ instruction: 0xf7794631 │ │ │ │ - @ instruction: 0xf771f89f │ │ │ │ - stmdavs r1!, {r0, r1, r6, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ + @ instruction: 0xf771f8db │ │ │ │ + stmdavs r1!, {r0, r1, r2, r3, r4, r5, r6, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ addeq pc, r8, #805306372 @ 0x30000004 │ │ │ │ @ instruction: 0xf7769003 │ │ │ │ - blmi 0x61d818 │ │ │ │ + blmi 0x61d890 │ │ │ │ svccs 0x0070ee1d │ │ │ │ ldrbtmi r9, [fp], #-2051 @ 0xfffff7fd │ │ │ │ @ instruction: 0xf645681b │ │ │ │ vmla.f d21, d16, d0[4] │ │ │ │ ldmpl r3, {r2, r4, r7, r8}^ │ │ │ │ andls r4, r0, r8, lsl r4 │ │ │ │ stmdavs r8, {r0, r1, r3, r4, r5, sl, lr} │ │ │ │ @ instruction: 0xf772461a │ │ │ │ - stmdavs r4!, {r0, r1, r3, r5, r8, fp, ip, sp, lr, pc} │ │ │ │ + stmdavs r4!, {r0, r1, r2, r5, r6, r8, fp, ip, sp, lr, pc} │ │ │ │ andcs r6, r0, r9, ror #16 │ │ │ │ - blx 0xfe49d00a │ │ │ │ + blx 0xfe79cf92 │ │ │ │ strmi r4, [r2], -r1, lsr #12 │ │ │ │ @ instruction: 0xf7794638 │ │ │ │ - andcs pc, r1, r7, ror #17 │ │ │ │ + andcs pc, r1, r3, lsr #18 │ │ │ │ tstcs r0, r5 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0xf7febdf0 │ │ │ │ ldr pc, [ip, r5, lsl #30]! │ │ │ │ - ldrdeq r0, [r3], sl │ │ │ │ + addeq r0, r3, r2, asr pc │ │ │ │ ldmvs fp, {r0, r1, r8, sl, fp, sp, lr} │ │ │ │ movwne pc, #13251 @ 0x33c3 @ │ │ │ │ stmdale r6, {r1, r8, r9, fp, sp} │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ ldrblt r4, [r0, #1904]! @ 0x770 │ │ │ │ @@ -211815,274 +211786,274 @@ │ │ │ │ ldrdlt r1, [r5], r0 │ │ │ │ bicne pc, r0, r1, asr #7 │ │ │ │ suble r2, r2, r0, lsl #18 │ │ │ │ @ instruction: 0xf7ff2100 │ │ │ │ movlt pc, #2064 @ 0x810 │ │ │ │ strtne pc, [r4], #1602 @ 0x642 │ │ │ │ ldrcs pc, [r7], #704 @ 0x2c0 │ │ │ │ - @ instruction: 0xf904f771 │ │ │ │ + @ instruction: 0xf940f771 │ │ │ │ strmi r6, [r7], -r9, lsr #16 │ │ │ │ stmdavs r6!, {sp} │ │ │ │ - blx 0x149d08a │ │ │ │ + blx 0x179d012 │ │ │ │ ldrtmi r4, [r8], -r2, lsl #12 │ │ │ │ @ instruction: 0xf7794631 │ │ │ │ - @ instruction: 0xf771f83b │ │ │ │ - stmdavs r1!, {r0, r1, r2, r3, r4, r6, r8, fp, ip, sp, lr, pc} │ │ │ │ + @ instruction: 0xf771f877 │ │ │ │ + stmdavs r1!, {r0, r1, r3, r4, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ addeq pc, r8, #805306372 @ 0x30000004 │ │ │ │ @ instruction: 0xf7769003 │ │ │ │ - blmi 0x61d750 │ │ │ │ + blmi 0x61d7c8 │ │ │ │ svccs 0x0070ee1d │ │ │ │ ldrbtmi r9, [fp], #-2051 @ 0xfffff7fd │ │ │ │ @ instruction: 0xf645681b │ │ │ │ vmla.f d23, d0, d0[7] │ │ │ │ ldmpl r3, {r2, r4, r7, r8}^ │ │ │ │ andls r4, r0, r8, lsl r4 │ │ │ │ stmdavs r8, {r0, r1, r3, r4, r5, sl, lr} │ │ │ │ @ instruction: 0xf772461a │ │ │ │ - stmdavs r4!, {r0, r1, r2, r6, r7, fp, ip, sp, lr, pc} │ │ │ │ + stmdavs r4!, {r0, r1, r8, fp, ip, sp, lr, pc} │ │ │ │ andcs r6, r0, r9, ror #16 │ │ │ │ - blx 0xb9d0d2 │ │ │ │ + blx 0xe9d05a │ │ │ │ strmi r4, [r2], -r1, lsr #12 │ │ │ │ @ instruction: 0xf7794638 │ │ │ │ - andcs pc, r1, r3, lsl #17 │ │ │ │ + @ instruction: 0x2001f8bf │ │ │ │ tstcs r0, r5 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0xf7febdf0 │ │ │ │ ldr pc, [ip, r1, lsr #29]! │ │ │ │ - addeq r0, r3, r2, lsl lr │ │ │ │ + addeq r0, r3, sl, lsl #29 │ │ │ │ ldmdavs fp, {r0, r1, r8, sl, fp, sp, lr} │ │ │ │ rsbsvs pc, r0, #318767104 @ 0x13000000 │ │ │ │ @ instruction: 0xf013d060 │ │ │ │ tstle r2, lr, lsl #6 │ │ │ │ ldrbeq r6, [r2], sl, asr #16 │ │ │ │ push {r0, r5, r6, sl, ip, lr, pc} │ │ │ │ vst4. {d20,d22,d24,d26}, [pc :256], r0 │ │ │ │ - bl 0xfec363c0 │ │ │ │ + bl 0xfec36348 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8d00fd8 │ │ │ │ @ instruction: 0x460d30d0 │ │ │ │ vaddl.u8 , d19, d4 │ │ │ │ stmdbcs r0, {r6, r7, r8, ip} │ │ │ │ tstcs r0, r7, asr #32 │ │ │ │ mrc2 7, 0, pc, cr14, cr15, {7} │ │ │ │ eorsle r2, r7, r0, lsl #16 │ │ │ │ strtne pc, [r4], #1602 @ 0x642 │ │ │ │ ldrcs pc, [r7], #704 @ 0x2c0 │ │ │ │ - @ instruction: 0xf8a0f771 │ │ │ │ + @ instruction: 0xf8dcf771 │ │ │ │ @ instruction: 0xf7714607 │ │ │ │ - stmdavs r9!, {r0, r4, r6, r7, fp, ip, sp, lr, pc} │ │ │ │ + stmdavs r9!, {r0, r2, r3, r8, fp, ip, sp, lr, pc} │ │ │ │ strmi r6, [r0], r6, lsr #16 │ │ │ │ @ instruction: 0xf7d62000 │ │ │ │ - ldrtmi pc, [r1], -r7, ror #21 @ │ │ │ │ + @ instruction: 0x4631faf3 │ │ │ │ ldrtmi r4, [r8], -r2, lsl #12 │ │ │ │ - @ instruction: 0xffd4f778 │ │ │ │ - @ instruction: 0xf8f8f771 │ │ │ │ + @ instruction: 0xf810f779 │ │ │ │ + @ instruction: 0xf934f771 │ │ │ │ vadd.i8 d22, d3, d17 │ │ │ │ andls r0, r3, r8, lsl #5 │ │ │ │ - @ instruction: 0xf91af776 │ │ │ │ + @ instruction: 0xf956f776 │ │ │ │ vmov.32 r4, d13[0] │ │ │ │ stmdals r3, {r4, r5, r6, r8, r9, sl, fp, sp} │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ tstppl ip, r9, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ ldrmi r5, [r0], #-2258 @ 0xfffff72e │ │ │ │ ldmne fp!, {ip, pc} │ │ │ │ stmdavs r8, {r1, r6, sl, lr} │ │ │ │ - @ instruction: 0xf860f772 │ │ │ │ + @ instruction: 0xf89cf772 │ │ │ │ stmdavs r9!, {r2, r5, fp, sp, lr}^ │ │ │ │ @ instruction: 0xf7d62001 │ │ │ │ - strtmi pc, [r1], -r3, asr #21 │ │ │ │ + strtmi pc, [r1], -pc, asr #21 │ │ │ │ strbmi r4, [r0], -r2, lsl #12 │ │ │ │ - blx 0xffd9d034 │ │ │ │ + blx 0xc9cfbe │ │ │ │ andlt r2, r4, r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf7fe81f0 │ │ │ │ @ instruction: 0xe7b7fe39 │ │ │ │ tstcs r0, r0, lsl r6 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x46184770 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ - addeq r0, r3, r4, asr #26 │ │ │ │ + @ instruction: 0x00830dbc │ │ │ │ ldmdavs fp, {r0, r1, r8, sl, fp, sp, lr} │ │ │ │ rsbsvs pc, r0, #318767104 @ 0x13000000 │ │ │ │ @ instruction: 0xf013d060 │ │ │ │ tstle r2, lr, lsl #6 │ │ │ │ ldrbeq r6, [r2], sl, lsl #16 │ │ │ │ push {r0, r5, r6, sl, ip, lr, pc} │ │ │ │ vst4. {d20,d22,d24,d26}, [pc :256], r0 │ │ │ │ - bl 0xfec364ac │ │ │ │ + bl 0xfec36434 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8d00fd8 │ │ │ │ @ instruction: 0x460d30d0 │ │ │ │ vaddl.u8 , d19, d4 │ │ │ │ stmdbcs r0, {r6, r7, r8, ip} │ │ │ │ tstcs r0, r7, asr #32 │ │ │ │ stc2 7, cr15, [r8, #1020]! @ 0x3fc │ │ │ │ eorsle r2, r7, r0, lsl #16 │ │ │ │ strtne pc, [r4], #1602 @ 0x642 │ │ │ │ ldrcs pc, [r7], #704 @ 0x2c0 │ │ │ │ - @ instruction: 0xf82af771 │ │ │ │ + @ instruction: 0xf866f771 │ │ │ │ @ instruction: 0xf7714680 │ │ │ │ - stmdavs r9!, {r0, r1, r3, r4, r6, fp, ip, sp, lr, pc} │ │ │ │ + stmdavs r9!, {r0, r1, r2, r4, r7, fp, ip, sp, lr, pc} │ │ │ │ strmi r6, [r7], -r6, lsr #16 │ │ │ │ @ instruction: 0xf7d62001 │ │ │ │ - @ instruction: 0x4631fa71 │ │ │ │ + @ instruction: 0x4631fa7d │ │ │ │ ldrtmi r4, [r8], -r2, lsl #12 │ │ │ │ - blx 0x11d0d8 │ │ │ │ - @ instruction: 0xf882f771 │ │ │ │ + blx 0x101d060 │ │ │ │ + @ instruction: 0xf8bef771 │ │ │ │ vadd.i8 d22, d3, d17 │ │ │ │ andls r0, r3, r8, lsl #5 │ │ │ │ - @ instruction: 0xf8a4f776 │ │ │ │ + @ instruction: 0xf8e0f776 │ │ │ │ vmov.32 r4, d13[0] │ │ │ │ stmdals r3, {r4, r5, r6, r8, r9, sl, fp, sp} │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ orrmi pc, r8, r9, asr #4 │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ ldrmi r5, [r0], #-2258 @ 0xfffff72e │ │ │ │ ldmne fp!, {ip, pc} │ │ │ │ stmdavs r8, {r1, r6, sl, lr} │ │ │ │ - @ instruction: 0xffeaf771 │ │ │ │ + @ instruction: 0xf826f772 │ │ │ │ stmdavs r9!, {r2, r5, fp, sp, lr}^ │ │ │ │ @ instruction: 0xf7d62000 │ │ │ │ - strtmi pc, [r1], -sp, asr #20 │ │ │ │ + @ instruction: 0x4621fa59 │ │ │ │ strbmi r4, [r0], -r2, lsl #12 │ │ │ │ - @ instruction: 0xffa6f778 │ │ │ │ + @ instruction: 0xffe2f778 │ │ │ │ andlt r2, r4, r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf7fe81f0 │ │ │ │ ldr pc, [r7, r3, asr #27]! │ │ │ │ tstcs r0, r0, lsl r6 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x46184770 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ - addeq r0, r3, r8, asr ip │ │ │ │ + ldrdeq r0, [r3], r0 @ │ │ │ │ @ instruction: 0xf8d26d02 │ │ │ │ @ instruction: 0xf41330a0 │ │ │ │ subsle r6, r5, r0, ror r3 │ │ │ │ @ instruction: 0xf4136853 │ │ │ │ subsle r0, r6, r0, ror r3 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec36594 │ │ │ │ + bl 0xfec3651c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8d00fd8 │ │ │ │ @ instruction: 0x460d30d0 │ │ │ │ vaddl.u8 , d19, d5 │ │ │ │ stmdbcs r0, {r6, r7, r8, ip} │ │ │ │ tstcs r0, lr, asr #32 │ │ │ │ ldc2 7, cr15, [r4, #-1020]! @ 0xfffffc04 │ │ │ │ @ instruction: 0xf642b3a0 │ │ │ │ vaddhn.i16 d17, q8, q10 │ │ │ │ @ instruction: 0xf7702497 │ │ │ │ - stmdavs r9!, {r0, r1, r2, r4, r5, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdavs r9!, {r0, r1, r4, r5, r6, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ andcs r4, r0, r7, lsl #12 │ │ │ │ @ instruction: 0xf7d66826 │ │ │ │ - strmi pc, [r2], -r1, lsl #20 │ │ │ │ + strmi pc, [r2], -sp, lsl #20 │ │ │ │ @ instruction: 0x46314638 │ │ │ │ - mcr2 7, 5, pc, cr6, cr8, {3} @ │ │ │ │ - @ instruction: 0xf812f771 │ │ │ │ + mcr2 7, 7, pc, cr2, cr8, {3} @ │ │ │ │ + @ instruction: 0xf84ef771 │ │ │ │ vadd.i8 d22, d3, d17 │ │ │ │ andls r0, r3, ip, lsr #5 │ │ │ │ - @ instruction: 0xf834f776 │ │ │ │ + @ instruction: 0xf870f776 │ │ │ │ vmov.32 r4, d13[0] │ │ │ │ stmdals r3, {r4, r5, r6, r8, r9, sl, fp, sp} │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ msrvs (UNDEF: 100), r5 │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ ldrmi r5, [r8], #-2259 @ 0xfffff72d │ │ │ │ ldrtmi r9, [fp], #-0 │ │ │ │ ldrmi r6, [sl], -r8, lsl #16 │ │ │ │ - @ instruction: 0xff7af771 │ │ │ │ + @ instruction: 0xffb6f771 │ │ │ │ stmdavs r9!, {r2, r5, fp, sp, lr}^ │ │ │ │ @ instruction: 0xf7d62000 │ │ │ │ - @ instruction: 0x4621f9dd │ │ │ │ + strtmi pc, [r1], -r9, ror #19 │ │ │ │ ldrtmi r4, [r8], -r2, lsl #12 │ │ │ │ - @ instruction: 0xff36f778 │ │ │ │ + @ instruction: 0xff72f778 │ │ │ │ andlt r2, r5, r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ @ instruction: 0xf00279d2 │ │ │ │ - bcs 0x15fc74 │ │ │ │ + bcs 0x15fbfc │ │ │ │ ldrmi sp, [r8], -r8, lsr #17 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ stc2l 7, cr15, [r8, #-1016] @ 0xfffffc08 │ │ │ │ svclt 0x0000e7b0 │ │ │ │ - addeq r0, r3, r8, ror fp │ │ │ │ + strdeq r0, [r3], r0 @ │ │ │ │ @ instruction: 0xf8d26d02 │ │ │ │ @ instruction: 0xf41330a0 │ │ │ │ subsle r6, r5, r0, ror r3 │ │ │ │ @ instruction: 0xf4136853 │ │ │ │ subsle r0, r6, r0, ror r3 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec36670 │ │ │ │ + bl 0xfec365f8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8d00fd8 │ │ │ │ @ instruction: 0x460d30d0 │ │ │ │ vaddl.u8 , d19, d5 │ │ │ │ stmdbcs r0, {r6, r7, r8, ip} │ │ │ │ tstcs r0, lr, asr #32 │ │ │ │ stc2l 7, cr15, [r6], {255} @ 0xff │ │ │ │ @ instruction: 0xf642b3a0 │ │ │ │ vaddhn.i16 d17, q8, q10 │ │ │ │ @ instruction: 0xf7702497 │ │ │ │ - stmdavs r9!, {r0, r3, r6, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdavs r9!, {r0, r2, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ andcs r4, r0, r7, lsl #12 │ │ │ │ @ instruction: 0xf7d66826 │ │ │ │ - @ instruction: 0x4602f993 │ │ │ │ + @ instruction: 0x4602f99f │ │ │ │ @ instruction: 0x46314638 │ │ │ │ - mrc2 7, 1, pc, cr8, cr8, {3} │ │ │ │ - @ instruction: 0xffa4f770 │ │ │ │ + mrc2 7, 3, pc, cr4, cr8, {3} │ │ │ │ + @ instruction: 0xffe0f770 │ │ │ │ vadd.i8 d22, d3, d17 │ │ │ │ andls r0, r3, ip, lsr #5 │ │ │ │ - @ instruction: 0xffc6f775 │ │ │ │ + @ instruction: 0xf802f776 │ │ │ │ vmov.32 r4, d13[0] │ │ │ │ stmdals r3, {r4, r5, r6, r8, r9, sl, fp, sp} │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ mvnsvc pc, r5, asr #12 │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ ldrmi r5, [r8], #-2259 @ 0xfffff72d │ │ │ │ ldrtmi r9, [fp], #-0 │ │ │ │ ldrmi r6, [sl], -r8, lsl #16 │ │ │ │ - @ instruction: 0xff0cf771 │ │ │ │ + @ instruction: 0xff48f771 │ │ │ │ stmdavs r9!, {r2, r5, fp, sp, lr}^ │ │ │ │ @ instruction: 0xf7d62000 │ │ │ │ - strtmi pc, [r1], -pc, ror #18 │ │ │ │ + @ instruction: 0x4621f97b │ │ │ │ ldrtmi r4, [r8], -r2, lsl #12 │ │ │ │ - mcr2 7, 6, pc, cr8, cr8, {3} @ │ │ │ │ + @ instruction: 0xff04f778 │ │ │ │ andlt r2, r5, r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ @ instruction: 0xf00279d2 │ │ │ │ - bcs 0x15fd50 │ │ │ │ + bcs 0x15fcd8 │ │ │ │ ldrmi sp, [r8], -r8, lsr #17 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ ldc2l 7, cr15, [sl], {254} @ 0xfe │ │ │ │ svclt 0x0000e7b0 │ │ │ │ - umulleq r0, r3, ip, sl │ │ │ │ + addeq r0, r3, r4, lsl fp │ │ │ │ ldmdavs fp, {r0, r1, r8, sl, fp, sp, lr}^ │ │ │ │ cmnpvs r0, #19 @ p-variant is OBSOLETE │ │ │ │ ldrmi sp, [r8], -r6, lsl #2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ @@ -212094,58 +212065,58 @@ │ │ │ │ bicne pc, r0, r1, asr #7 │ │ │ │ subsle r2, r9, r0, lsl #18 │ │ │ │ @ instruction: 0xf7ff2100 │ │ │ │ stmdacs r0, {r0, r2, r4, r6, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf642d049 │ │ │ │ vaddhn.i16 d17, q8, q10 │ │ │ │ @ instruction: 0xf7702497 │ │ │ │ - vrecps.f32 d31, d3, d31 │ │ │ │ + vrecps.f32 , , │ │ │ │ strmi r0, [r0], r8, lsl #5 │ │ │ │ stmdavs r1!, {r0, r1, r2, r5, r9, sl, lr} │ │ │ │ - @ instruction: 0xff60f775 │ │ │ │ - mcr2 7, 6, pc, cr14, cr0, {3} @ │ │ │ │ + @ instruction: 0xff9cf775 │ │ │ │ + @ instruction: 0xff0af770 │ │ │ │ strmi r6, [r5], -r1, lsr #16 │ │ │ │ subpl pc, r1, #1325400064 @ 0x4f000000 │ │ │ │ - mcr2 7, 0, pc, cr10, cr8, {3} @ │ │ │ │ + mcr2 7, 2, pc, cr6, cr8, {3} @ │ │ │ │ movwcs r2, #4634 @ 0x121a │ │ │ │ strtmi r4, [r8], -r9, lsr #12 │ │ │ │ - ldc2l 7, cr15, [lr], #-476 @ 0xfffffe24 │ │ │ │ - mcr2 7, 6, pc, cr0, cr0, {3} @ │ │ │ │ + ldc2 7, cr15, [sl], #476 @ 0x1dc │ │ │ │ + mrc2 7, 7, pc, cr12, cr0, {3} │ │ │ │ ldmvs r1!, {r0, r1, r4, r5, fp, sp, lr} │ │ │ │ andcs r4, r0, r1, lsl #13 │ │ │ │ stmdavs r4!, {r0, r1, r8, r9, ip, pc} │ │ │ │ - @ instruction: 0xf908f7d6 │ │ │ │ + @ instruction: 0xf914f7d6 │ │ │ │ strmi r9, [r2], -r3, lsl #22 │ │ │ │ @ instruction: 0x4621bb7b │ │ │ │ @ instruction: 0xf7784648 │ │ │ │ - blmi 0x6dec78 │ │ │ │ + blmi 0x6decf0 │ │ │ │ svccs 0x0070ee1d │ │ │ │ teqpne r8, r6, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ stmiane sl!, {r0, r1, r4, r6, r7, fp, ip, lr}^ │ │ │ │ - bl 0x303de8 │ │ │ │ + bl 0x303d70 │ │ │ │ andls r0, r0, #805306368 @ 0x30000000 │ │ │ │ stmdavs r8, {r0, r1, r3, r6, sl, lr} │ │ │ │ @ instruction: 0xf771461a │ │ │ │ - ldmdavs sp!, {r0, r4, r5, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + ldmdavs sp!, {r0, r2, r3, r5, r6, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ andcs r6, r0, r1, ror r8 │ │ │ │ - @ instruction: 0xf8e8f7d6 │ │ │ │ + @ instruction: 0xf8f4f7d6 │ │ │ │ strmi r4, [r2], -r9, lsr #12 │ │ │ │ @ instruction: 0xf7784648 │ │ │ │ - andcs pc, r1, r1, asr #28 │ │ │ │ + andcs pc, r1, sp, ror lr @ │ │ │ │ tstcs r0, r5 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ mvnshi lr, #12386304 @ 0xbd0000 │ │ │ │ mrrc2 7, 15, pc, lr, cr14 @ │ │ │ │ andcc lr, r2, #43253760 @ 0x2940000 │ │ │ │ svclt 0x0000e7cd │ │ │ │ - addeq r0, r3, ip, lsl #19 │ │ │ │ + addeq r0, r3, r4, lsl #20 │ │ │ │ ldmdavs fp, {r0, r1, r8, sl, fp, sp, lr}^ │ │ │ │ cmnpvs r0, #19 @ p-variant is OBSOLETE │ │ │ │ ldrmi sp, [r8], -r6, lsl #2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ @@ -212157,58 +212128,58 @@ │ │ │ │ bicne pc, r0, r1, asr #7 │ │ │ │ subsle r2, r9, r0, lsl #18 │ │ │ │ @ instruction: 0xf7ff2100 │ │ │ │ stmdacs r0, {r0, r1, r2, r4, r6, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf642d049 │ │ │ │ vaddhn.i16 d17, q8, q10 │ │ │ │ @ instruction: 0xf7702497 │ │ │ │ - vceq.f32 , , │ │ │ │ + @ instruction: 0xf243fefd │ │ │ │ strmi r0, [r1], r8, lsl #5 │ │ │ │ @ instruction: 0xf7756821 │ │ │ │ - @ instruction: 0xf770fee3 │ │ │ │ - stmdavs r1!, {r0, r4, r6, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + @ instruction: 0xf770ff1f │ │ │ │ + stmdavs r1!, {r0, r2, r3, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ vst1.32 {d20-d22}, [pc], r0 │ │ │ │ @ instruction: 0xf7785241 │ │ │ │ - movwcs pc, #7565 @ 0x1d8d @ │ │ │ │ + movwcs pc, #7625 @ 0x1dc9 @ │ │ │ │ @ instruction: 0x4641221a │ │ │ │ @ instruction: 0xf7774640 │ │ │ │ - @ instruction: 0xf770fc01 │ │ │ │ - stmdavs r6!, {r0, r1, r6, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + @ instruction: 0xf770fc3d │ │ │ │ + stmdavs r6!, {r0, r1, r2, r3, r4, r5, r6, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ stmiavs r9!, {r0, r1, r2, r9, sl, lr} │ │ │ │ @ instruction: 0xf7d62000 │ │ │ │ - ldrtmi pc, [r1], -sp, lsl #17 @ │ │ │ │ + @ instruction: 0x4631f899 │ │ │ │ ldrtmi r4, [r8], -r2, lsl #12 │ │ │ │ - ldc2l 7, cr15, [sl, #-480]! @ 0xfffffe20 │ │ │ │ + ldc2 7, cr15, [r6, #480]! @ 0x1e0 │ │ │ │ vmov.32 r4, d13[0] │ │ │ │ @ instruction: 0xf6462f70 │ │ │ │ vsra.s64 d16, d20, #64 │ │ │ │ ldrbtmi r0, [fp], #-404 @ 0xfffffe6c │ │ │ │ ldmpl r3, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ andeq lr, r3, #8, 22 @ 0x2000 │ │ │ │ - bl 0x343edc │ │ │ │ + bl 0x343e64 │ │ │ │ andls r0, r0, #805306368 @ 0x30000000 │ │ │ │ @ instruction: 0x461a443b │ │ │ │ @ instruction: 0xf7716808 │ │ │ │ - stmdavs fp!, {r0, r1, r2, r4, r5, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdavs fp!, {r0, r1, r4, r5, r6, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ andcs r6, r0, r9, ror #16 │ │ │ │ stmdavs r4!, {r0, r1, r8, r9, ip, pc} │ │ │ │ - @ instruction: 0xf86cf7d6 │ │ │ │ + @ instruction: 0xf878f7d6 │ │ │ │ strmi r9, [r2], -r3, lsl #22 │ │ │ │ strtmi fp, [r1], -fp, lsl #19 │ │ │ │ @ instruction: 0xf7784638 │ │ │ │ - mulcs r1, pc, sp @ │ │ │ │ + ldrdcs pc, [r1], -fp │ │ │ │ tstcs r0, r5 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ mvnshi lr, #12386304 @ 0xbd0000 │ │ │ │ - blx 0xff91d716 │ │ │ │ + blx 0xff91d69e │ │ │ │ andcc lr, r2, #43253760 @ 0x2940000 │ │ │ │ svclt 0x0000e7eb │ │ │ │ - umulleq r0, r3, sl, r8 │ │ │ │ + addeq r0, r3, r2, lsl r9 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ stcvs 6, cr4, [r3, #-120] @ 0xffffff88 │ │ │ │ ldrsbtpl pc, [r4], r0 @ │ │ │ │ ldrmi fp, [r4], -r3, lsl #1 │ │ │ │ @@ -212230,58 +212201,58 @@ │ │ │ │ svceq 0x0018f016 │ │ │ │ @ instruction: 0xf04fbf08 │ │ │ │ @ instruction: 0xf1030a00 │ │ │ │ movwls r0, #769 @ 0x301 │ │ │ │ @ instruction: 0x469abf18 │ │ │ │ strne pc, [r4, r2, asr #12]! │ │ │ │ ldrcs pc, [r7, r0, asr #5] │ │ │ │ - stc2l 7, cr15, [r6, #448] @ 0x1c0 │ │ │ │ + mcr2 7, 0, pc, cr2, cr0, {3} @ │ │ │ │ @ instruction: 0xf7704681 │ │ │ │ - ldrtmi pc, [r1], -r3, asr #27 @ │ │ │ │ + @ instruction: 0x4631fdff │ │ │ │ @ instruction: 0xf8d74680 │ │ │ │ andcs fp, r0, r0 │ │ │ │ ldrtmi lr, [r1], -r8 │ │ │ │ @ instruction: 0xf1ba3d01 │ │ │ │ eorsle r0, r9, r0, lsl #30 │ │ │ │ ldrdlt pc, [r0], -r7 │ │ │ │ streq pc, [r2], #-866 @ 0xfffffc9e │ │ │ │ - @ instruction: 0xf802f7d6 │ │ │ │ + @ instruction: 0xf80ef7d6 │ │ │ │ @ instruction: 0x46024659 │ │ │ │ @ instruction: 0xf7784648 │ │ │ │ - blls 0x15eb90 │ │ │ │ + blls 0x15ec08 │ │ │ │ strbmi r4, [r0], -r9, asr #12 │ │ │ │ @ instruction: 0xf8d74798 │ │ │ │ strtmi fp, [r1], -r0 │ │ │ │ @ instruction: 0xf7d52000 │ │ │ │ - usub8mi pc, r9, r3 @ │ │ │ │ + usub8mi pc, r9, pc @ │ │ │ │ strbmi r4, [r0], -r2, lsl #12 │ │ │ │ - stc2l 7, cr15, [ip, #-480] @ 0xfffffe20 │ │ │ │ - bl 0x385ff4 │ │ │ │ + stc2 7, cr15, [r8, #480] @ 0x1e0 │ │ │ │ + bl 0x385f7c │ │ │ │ andcs r0, r0, r6, lsl #6 │ │ │ │ vsub.i32 d17, d19, d18 │ │ │ │ stccs 6, cr0, [r0, #-8] │ │ │ │ ldrdcs sp, [r1], -r7 │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - blx 0x191d816 │ │ │ │ + blx 0x191d79e │ │ │ │ ldrmi lr, [r8], -r7, lsr #15 │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svchi 0x00f0e8bd │ │ │ │ andcs r9, r0, r0, lsl #22 │ │ │ │ stmiane r3!, {r1, r2, r3, r4, r5, fp, sp, lr}^ │ │ │ │ streq pc, [r2], #-867 @ 0xfffffc9d │ │ │ │ @ instruction: 0xf7d54621 │ │ │ │ - ldrtmi pc, [r1], -r5, asr #31 @ │ │ │ │ + @ instruction: 0x4631ffd1 │ │ │ │ strbmi r4, [r0], -r2, lsl #12 │ │ │ │ - ldc2 7, cr15, [lr, #-480] @ 0xfffffe20 │ │ │ │ + ldc2l 7, cr15, [sl, #-480] @ 0xfffffe20 │ │ │ │ rscle r3, pc, #1, 26 @ 0x40 │ │ │ │ @ instruction: 0x4628e7d7 │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svchi 0x00f0e8bd │ │ │ │ @ instruction: 0x469a461d │ │ │ │ @@ -212291,15 +212262,15 @@ │ │ │ │ ldmdavs fp, {r0, r1, r8, sl, fp, sp, lr} │ │ │ │ rsbsvs pc, r0, #318767104 @ 0x13000000 │ │ │ │ @ instruction: 0xf013d06c │ │ │ │ tstle r2, lr, lsl #6 │ │ │ │ ldrbeq r6, [r2], sl, asr #16 │ │ │ │ push {r0, r2, r3, r5, r6, sl, ip, lr, pc} │ │ │ │ vst4. {d20,d22,d24,d26}, [pc :256], r0 │ │ │ │ - bl 0xfec36a94 │ │ │ │ + bl 0xfec36a1c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8d00fd8 │ │ │ │ @ instruction: 0x460d30d0 │ │ │ │ vaddl.u8 , d19, d4 │ │ │ │ cmnlt r1, r0, asr #3 │ │ │ │ @ instruction: 0xf7ff2100 │ │ │ │ ldmdblt r0!, {r0, r2, r4, r5, r7, r9, fp, ip, sp, lr, pc}^ │ │ │ │ @@ -212309,41 +212280,41 @@ │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf7fe81f0 │ │ │ │ stmdacs r0, {r0, r3, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf642d0f0 │ │ │ │ vaddhn.i16 d17, q8, q10 │ │ │ │ @ instruction: 0xf7702497 │ │ │ │ - strmi pc, [r7], -r9, lsr #26 │ │ │ │ - ldc2l 7, cr15, [sl, #-448] @ 0xfffffe40 │ │ │ │ + strmi pc, [r7], -r5, ror #26 │ │ │ │ + ldc2 7, cr15, [r6, #448] @ 0x1c0 │ │ │ │ stmdavs r6!, {r0, r3, r5, r7, fp, sp, lr} │ │ │ │ andcs r4, r0, r0, lsl #13 │ │ │ │ - @ instruction: 0xff70f7d5 │ │ │ │ + @ instruction: 0xff7cf7d5 │ │ │ │ @ instruction: 0x46024631 │ │ │ │ @ instruction: 0xf7784638 │ │ │ │ - @ instruction: 0xf770fc5d │ │ │ │ - stmdavs r1!, {r0, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ + @ instruction: 0xf770fc99 │ │ │ │ + stmdavs r1!, {r0, r2, r3, r4, r5, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ addeq pc, r8, #805306372 @ 0x30000004 │ │ │ │ @ instruction: 0xf7759003 │ │ │ │ - blmi 0x8def94 │ │ │ │ + blmi 0x8df00c │ │ │ │ svccs 0x0070ee1d │ │ │ │ ldrbtmi r6, [fp], #-2089 @ 0xfffff7d7 │ │ │ │ stmdals r3, {r0, r1, r3, r4, fp, sp, lr} │ │ │ │ ldrmi r5, [r0], #-2258 @ 0xfffff72e │ │ │ │ @ instruction: 0x900018bb │ │ │ │ - bllt 0x1330a28 │ │ │ │ + bllt 0x13309b0 │ │ │ │ mvnsne pc, r9, asr #4 │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ @ instruction: 0xf7716808 │ │ │ │ - stmdavs r4!, {r0, r1, r2, r5, r6, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdavs r4!, {r0, r1, r5, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ stmdavs r9!, {r0, sp}^ │ │ │ │ - @ instruction: 0xff4af7d5 │ │ │ │ + @ instruction: 0xff56f7d5 │ │ │ │ strmi r4, [r2], -r1, lsr #12 │ │ │ │ @ instruction: 0xf7784640 │ │ │ │ - andcs pc, r1, r9, ror pc @ │ │ │ │ + @ instruction: 0x2001ffb5 │ │ │ │ tstcs r0, r4 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ tstcs r0, r0, lsl r6 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ @@ -212351,59 +212322,59 @@ │ │ │ │ @ instruction: 0x46184770 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ msreq (UNDEF: 104), r9 │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ @ instruction: 0xf7716808 │ │ │ │ - @ instruction: 0xe7d4fcbd │ │ │ │ - addeq r0, r3, r6, asr r6 │ │ │ │ + @ instruction: 0xe7d4fcf9 │ │ │ │ + addeq r0, r3, lr, asr #13 │ │ │ │ @ instruction: 0xf8d26d02 │ │ │ │ @ instruction: 0xf41330a0 │ │ │ │ subsle r6, r8, r0, ror r3 │ │ │ │ @ instruction: 0xf4136853 │ │ │ │ subsle r0, r9, r0, ror r3 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec36ba4 │ │ │ │ + bl 0xfec36b2c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8d00fd8 │ │ │ │ @ instruction: 0x460d30d0 │ │ │ │ vaddl.u8 , d19, d5 │ │ │ │ stmdbcs r0, {r6, r7, r8, ip} │ │ │ │ qaddcs sp, r1, r0 │ │ │ │ - blx 0xc1d9bc │ │ │ │ + blx 0xc1d944 │ │ │ │ eorsle r2, r6, r0, lsl #16 │ │ │ │ strtne pc, [r4], #1602 @ 0x642 │ │ │ │ ldrcs pc, [r7], #704 @ 0x2c0 │ │ │ │ - stc2 7, cr15, [lr], #448 @ 0x1c0 │ │ │ │ + stc2l 7, cr15, [sl], #448 @ 0x1c0 │ │ │ │ strmi r6, [r7], -r9, lsr #17 │ │ │ │ stmdavs r6!, {sp} │ │ │ │ - mrc2 7, 7, pc, cr8, cr5, {6} │ │ │ │ + @ instruction: 0xff04f7d5 │ │ │ │ ldrtmi r4, [r8], -r2, lsl #12 │ │ │ │ @ instruction: 0xf7784631 │ │ │ │ - @ instruction: 0xf770fbe5 │ │ │ │ - vadd.f32 d31, d3, d9 │ │ │ │ + @ instruction: 0xf770fc21 │ │ │ │ + vadd.f32 , , │ │ │ │ stmdavs r1!, {r2, r3, r5, r7, r9} │ │ │ │ @ instruction: 0xf7759003 │ │ │ │ - blmi 0x91eea4 │ │ │ │ + blmi 0x91ef1c │ │ │ │ svccs 0x0070ee1d │ │ │ │ ldrbtmi r9, [fp], #-2051 @ 0xfffff7fd │ │ │ │ ldmpl r3, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ ldrmi r6, [r8], #-2090 @ 0xfffff7d6 │ │ │ │ andls r4, r0, fp, lsr r4 │ │ │ │ vpadd.i8 , , q1 │ │ │ │ vsra.s64 q9, q14, #64 │ │ │ │ @ instruction: 0x461a0194 │ │ │ │ @ instruction: 0xf7716808 │ │ │ │ - stmdavs r4!, {r0, r1, r2, r3, r5, r6, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdavs r4!, {r0, r1, r3, r5, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ stmdavs r9!, {sp}^ │ │ │ │ - mrc2 7, 6, pc, cr2, cr5, {6} │ │ │ │ + mrc2 7, 6, pc, cr14, cr5, {6} │ │ │ │ strmi r4, [r2], -r1, lsr #12 │ │ │ │ @ instruction: 0xf7784638 │ │ │ │ - andcs pc, r1, fp, lsr #24 │ │ │ │ + andcs pc, r1, r7, ror #24 │ │ │ │ tstcs r0, r5 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ ldmibvc r2, {r4, r5, r6, r7, r8, sl, fp, ip, sp, pc}^ │ │ │ │ andeq pc, pc, #2 │ │ │ │ stmiale r5!, {r1, r9, fp, sp} │ │ │ │ @@ -212411,170 +212382,170 @@ │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf7fe4770 │ │ │ │ @ instruction: 0xe7adfa3d │ │ │ │ cmnpne r0, r9, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ stmdavs r8, {r1, r3, r4, r9, sl, lr} │ │ │ │ - mcrr2 7, 7, pc, r4, cr1 @ │ │ │ │ + stc2 7, cr15, [r0], {113} @ 0x71 │ │ │ │ svclt 0x0000e7d3 │ │ │ │ - addeq r0, r3, r6, ror #10 │ │ │ │ + ldrdeq r0, [r3], lr │ │ │ │ ldmvs fp, {r0, r1, r8, sl, fp, sp, lr} │ │ │ │ movwne pc, #13251 @ 0x33c3 @ │ │ │ │ stmdale r6, {r1, r8, r9, fp, sp} │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ push {r4, r5, r6, r8, r9, sl, lr} │ │ │ │ vst4. {d20,d22,d24,d26}, [pc :256], r0 │ │ │ │ - bl 0xfec36ca0 │ │ │ │ + bl 0xfec36c28 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r6], r0 @ │ │ │ │ @ instruction: 0xf8d09103 │ │ │ │ vshr.u64 , q0, #63 │ │ │ │ stmdbcs r0, {r6, r7, r8, ip} │ │ │ │ tstcs r0, r0, ror r0 │ │ │ │ @ instruction: 0xf9aef7ff │ │ │ │ rsble r2, r0, r0, lsl #16 │ │ │ │ strtne pc, [r4], #1602 @ 0x642 │ │ │ │ ldrcs pc, [r7], #704 @ 0x2c0 │ │ │ │ - ldc2 7, cr15, [r0], #-448 @ 0xfffffe40 │ │ │ │ + stc2l 7, cr15, [ip], #-448 @ 0xfffffe40 │ │ │ │ strmi r9, [r0], r3, lsl #22 │ │ │ │ stmdavs r5!, {sp} │ │ │ │ @ instruction: 0xf7d56819 │ │ │ │ - @ instruction: 0x4629fe79 │ │ │ │ + strtmi pc, [r9], -r5, lsl #29 │ │ │ │ strbmi r4, [r0], -r2, lsl #12 │ │ │ │ - blx 0x1a9d8c6 │ │ │ │ + blx 0xfe99d84e │ │ │ │ svcpl 0x0070ee1d │ │ │ │ - stc2 7, cr15, [r8], {112} @ 0x70 │ │ │ │ + stc2l 7, cr15, [r4], {112} @ 0x70 │ │ │ │ vadd.i8 d22, d3, d17 │ │ │ │ strmi r0, [r6], -r8, lsl #5 │ │ │ │ - stc2 7, cr15, [sl], #468 @ 0x1d4 │ │ │ │ - biccs pc, ip, #72, 12 @ 0x4800000 │ │ │ │ + stc2l 7, cr15, [r6], #468 @ 0x1d4 │ │ │ │ + movtcs pc, #50760 @ 0xc648 @ │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf77178d8 │ │ │ │ - strmi pc, [r7], -pc, asr #17 │ │ │ │ - ldc2 7, cr15, [r0], {112} @ 0x70 │ │ │ │ + strmi pc, [r7], -fp, lsl #18 │ │ │ │ + mcrr2 7, 7, pc, ip, cr0 @ │ │ │ │ ldrbtmi r4, [fp], #-2852 @ 0xfffff4dc │ │ │ │ andls r6, r5, fp, lsl r8 │ │ │ │ ldmne fp!, {r1, r3, r5, r6, r7, fp, ip, lr} │ │ │ │ ldrne pc, [ip, r6, asr #12]! │ │ │ │ ldreq pc, [r4, r0, asr #5] │ │ │ │ @ instruction: 0x91001991 │ │ │ │ ldrtmi r4, [r9], -r2, lsl #8 │ │ │ │ @ instruction: 0xf7716838 │ │ │ │ - blmi 0x85eacc │ │ │ │ + blmi 0x85eb44 │ │ │ │ mvnpl pc, r5, asr #12 │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ andshi pc, r0, sp, asr #17 │ │ │ │ - bl 0x175eec │ │ │ │ + bl 0x175e74 │ │ │ │ ldrtmi r0, [r2], #-776 @ 0xfffffcf8 │ │ │ │ ldrmi r9, [sl], -r0, lsl #4 │ │ │ │ @ instruction: 0xf7716808 │ │ │ │ - blmi 0x65eaa8 │ │ │ │ + blmi 0x65eb20 │ │ │ │ ldrbtmi r9, [fp], #-2309 @ 0xfffff6fb │ │ │ │ stmiapl sl!, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ ldrtmi r1, [r2], #-2131 @ 0xfffff7ad │ │ │ │ ldrtmi r9, [r9], -r0, lsl #4 │ │ │ │ ldmdavs r8!, {r1, r3, r4, r9, sl, lr} │ │ │ │ - blx 0xff31d932 │ │ │ │ + stc2 7, cr15, [r4], {113} @ 0x71 │ │ │ │ stmdavs r4!, {r0, r1, r8, r9, fp, ip, pc} │ │ │ │ ldmdavs r9, {sp}^ │ │ │ │ - mcr2 7, 1, pc, cr10, cr5, {6} @ │ │ │ │ + mrc2 7, 1, pc, cr6, cr5, {6} │ │ │ │ strmi r4, [r2], -r1, lsr #12 │ │ │ │ @ instruction: 0xf7789804 │ │ │ │ - andcs pc, r1, r3, lsl #23 │ │ │ │ + @ instruction: 0x2001fbbf │ │ │ │ tstcs r0, r6 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ @ instruction: 0xf9a0f7fe │ │ │ │ svclt 0x0000e78e │ │ │ │ - addeq r0, r3, r6, asr r4 │ │ │ │ - addeq r0, r3, ip, lsr #8 │ │ │ │ - addeq r0, r3, lr, lsl #8 │ │ │ │ + addeq r0, r3, lr, asr #9 │ │ │ │ + addeq r0, r3, r4, lsr #9 │ │ │ │ + addeq r0, r3, r6, lsl #9 │ │ │ │ @ instruction: 0xf8d26d02 │ │ │ │ @ instruction: 0xf41330a0 │ │ │ │ rsble r6, r7, r0, ror r3 │ │ │ │ @ instruction: 0xf4136853 │ │ │ │ rsble r0, r8, r0, ror r3 │ │ │ │ tstlt r3, fp, lsl #16 │ │ │ │ - blcs 0xf9ef4 │ │ │ │ + blcs 0xf9e7c │ │ │ │ push {r0, r1, r5, r6, r8, ip, lr, pc} │ │ │ │ vst4. {d20,d22,d24,d26}, [pc :256], r0 │ │ │ │ - bl 0xfec36dd4 │ │ │ │ + bl 0xfec36d5c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ pkhtbmi r0, r8, r8, asr #31 │ │ │ │ ldrsbne pc, [r0], #128 @ 0x80 @ │ │ │ │ vaddl.u8 , d17, d4 │ │ │ │ stmdbcs r0, {r6, r7, r8, ip} │ │ │ │ @ instruction: 0x4619d05a │ │ │ │ @ instruction: 0xf914f7ff │ │ │ │ eorsle r2, lr, r0, lsl #16 │ │ │ │ - blx 0xfe79d9ba │ │ │ │ + blx 0xff69d942 │ │ │ │ @ instruction: 0xf7704606 │ │ │ │ - @ instruction: 0xf642fb97 │ │ │ │ + @ instruction: 0xf642fbd3 │ │ │ │ vsubw.s8 , q8, d20 │ │ │ │ @ instruction: 0xf8d82397 │ │ │ │ strmi r1, [r7], -r8 │ │ │ │ movwls r2, #12288 @ 0x3000 │ │ │ │ @ instruction: 0xf7d5681d │ │ │ │ - @ instruction: 0x4602fddb │ │ │ │ + strmi pc, [r2], -r7, ror #27 │ │ │ │ @ instruction: 0x46294630 │ │ │ │ - blx 0xfe11da00 │ │ │ │ + blx 0xff01d988 │ │ │ │ ldrdeq pc, [r0], -r8 │ │ │ │ stmdacs r0, {r0, r1, r8, r9, fp, ip, pc} │ │ │ │ ldmdavs ip, {r0, r2, r3, r4, r5, r8, ip, lr, pc} │ │ │ │ ldrdne pc, [ip], -r8 │ │ │ │ @ instruction: 0xf7d59303 │ │ │ │ - strtmi pc, [r1], -fp, asr #27 │ │ │ │ + @ instruction: 0x4621fdd7 │ │ │ │ ldrtmi r4, [r8], -r2, lsl #12 │ │ │ │ - blx 0x1d1da20 │ │ │ │ + blx 0xfec1d9a8 │ │ │ │ stmdbmi r6!, {r0, r1, r8, r9, fp, ip, pc} │ │ │ │ mrc 8, 0, r6, cr13, cr8, {0} │ │ │ │ ldrbtmi r3, [r9], #-3952 @ 0xfffff090 │ │ │ │ @ instruction: 0xf8d86809 │ │ │ │ ldmdapl r9, {r2, sp}^ │ │ │ │ - bl 0x2a5e24 │ │ │ │ + bl 0x2a5dac │ │ │ │ strmi r0, [r8], #-3073 @ 0xfffff3ff │ │ │ │ vcgt.s8 , , q5 │ │ │ │ vsra.s64 d22, d8, #64 │ │ │ │ stmib sp, {r2, r4, r7, r8}^ │ │ │ │ andcs ip, r0, #0 │ │ │ │ @ instruction: 0xf7716808 │ │ │ │ - andcs pc, r1, r1, ror fp @ │ │ │ │ + andcs pc, r1, sp, lsr #23 │ │ │ │ tstcs r0, r4 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ @ instruction: 0xf00279d2 │ │ │ │ - bcs 0x1604cc │ │ │ │ + bcs 0x160454 │ │ │ │ mulcs r0, r6, r8 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ @ instruction: 0xf91cf7fe │ │ │ │ smlatbcs r0, r4, r7, lr │ │ │ │ @ instruction: 0xf7754638 │ │ │ │ - blls 0x1deabc │ │ │ │ + blls 0x1deb34 │ │ │ │ @ instruction: 0xf649e7c7 │ │ │ │ vaddw.s8 q8, q0, d20 │ │ │ │ mulls r1, r4, r1 │ │ │ │ @ instruction: 0xf8cd6808 │ │ │ │ @ instruction: 0xf771c000 │ │ │ │ - andcs pc, r1, r7, asr #22 │ │ │ │ + andcs pc, r1, r3, lsl #23 │ │ │ │ tstcs r0, r4 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ - addeq r0, r3, sl, lsl r3 │ │ │ │ + umulleq r0, r3, r2, r3 │ │ │ │ @ instruction: 0xf8d26d02 │ │ │ │ @ instruction: 0xf41330a0 │ │ │ │ @ instruction: 0xf0006370 │ │ │ │ ldmdavs r3, {r1, r2, r7, pc}^ │ │ │ │ cmnpeq r0, #318767104 @ p-variant is OBSOLETE @ 0x13000000 │ │ │ │ addhi pc, r7, r0 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ @@ -212586,85 +212557,85 @@ │ │ │ │ bicne pc, r0, r1, asr #7 │ │ │ │ rsbsle r2, sp, r0, lsl #18 │ │ │ │ @ instruction: 0xf7ff2100 │ │ │ │ stmdacs r0, {r0, r2, r3, r4, r5, r6, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf642d060 │ │ │ │ vaddhn.i16 d17, q8, q10 │ │ │ │ @ instruction: 0xf7702497 │ │ │ │ - blls 0x1de92c │ │ │ │ + blls 0x1de9a4 │ │ │ │ andcs r4, r0, r0, lsl #13 │ │ │ │ ldmdavs r9, {r0, r2, r5, fp, sp, lr} │ │ │ │ - stc2l 7, cr15, [r8, #-852] @ 0xfffffcac │ │ │ │ + ldc2l 7, cr15, [r4, #-852] @ 0xfffffcac │ │ │ │ strmi r4, [r2], -r9, lsr #12 │ │ │ │ @ instruction: 0xf7784640 │ │ │ │ - @ instruction: 0xee1df9ed │ │ │ │ + vnmls.f32 s30, s26, s19 │ │ │ │ @ instruction: 0xf7705f70 │ │ │ │ - stmdavs r1!, {r0, r1, r2, r4, r6, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdavs r1!, {r0, r1, r4, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ adceq pc, ip, #805306372 @ 0x30000004 │ │ │ │ @ instruction: 0xf7754606 │ │ │ │ - @ instruction: 0xf648fb79 │ │ │ │ - vqdmlal.s q9, d16, d0[3] │ │ │ │ + @ instruction: 0xf648fbb5 │ │ │ │ + vqdmlal.s q9, d0, d0[3] │ │ │ │ ldmvc r8, {r0, r1, r4, r5, r8, r9}^ │ │ │ │ - @ instruction: 0xff9ef770 │ │ │ │ + @ instruction: 0xffdaf770 │ │ │ │ @ instruction: 0xf7704607 │ │ │ │ - blmi 0xbde8ec │ │ │ │ + blmi 0xbde964 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ stmiapl sl!, {r0, r2, ip, pc}^ │ │ │ │ @ instruction: 0xf64618bb │ │ │ │ vqshl.s64 d17, d28, #0 │ │ │ │ ldmibne r1, {r2, r4, r7, r8, r9, sl} │ │ │ │ strmi r9, [r2], #-256 @ 0xffffff00 │ │ │ │ ldmdavs r8!, {r0, r3, r4, r5, r9, sl, lr} │ │ │ │ - blx 0xfee9db54 │ │ │ │ + blx 0xffd9dadc │ │ │ │ @ instruction: 0xf6454b23 │ │ │ │ vmla.f d22, d0, d0[5] │ │ │ │ ldrbtmi r0, [fp], #-404 @ 0xfffffe6c │ │ │ │ @ instruction: 0xf8cd681b │ │ │ │ stmiapl sl!, {r4, pc}^ │ │ │ │ movweq lr, #35586 @ 0x8b02 │ │ │ │ andls r4, r0, #838860800 @ 0x32000000 │ │ │ │ stmdavs r8, {r1, r3, r4, r9, sl, lr} │ │ │ │ - blx 0xfea1db78 │ │ │ │ + blx 0xff91db00 │ │ │ │ stmdbls r5, {r0, r1, r3, r4, r8, r9, fp, lr} │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ ldmdane r3, {r1, r3, r5, r6, r7, fp, ip, lr}^ │ │ │ │ andls r4, r0, #838860800 @ 0x32000000 │ │ │ │ @ instruction: 0x461a4639 │ │ │ │ @ instruction: 0xf7716838 │ │ │ │ - blls 0x1de82c │ │ │ │ + blls 0x1de8a4 │ │ │ │ andcs r6, r0, r4, lsr #16 │ │ │ │ @ instruction: 0xf7d56859 │ │ │ │ - @ instruction: 0x4621fcf9 │ │ │ │ + strtmi pc, [r1], -r5, lsl #26 │ │ │ │ stmdals r4, {r1, r9, sl, lr} │ │ │ │ - blx 0x159dbc4 │ │ │ │ + blx 0xfe49db4c │ │ │ │ andlt r2, r6, r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ ldmibvc r2, {r4, r5, r6, r7, r8, pc}^ │ │ │ │ andeq pc, pc, #2 │ │ │ │ @ instruction: 0xf63f2a02 │ │ │ │ ssub16mi sl, r8, r9 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ @ instruction: 0xf862f7fe │ │ │ │ svclt 0x0000e781 │ │ │ │ - strdeq r0, [r3], r4 │ │ │ │ - addeq r0, r3, sl, asr #3 │ │ │ │ - addeq r0, r3, ip, lsr #3 │ │ │ │ + addeq r0, r3, ip, ror #4 │ │ │ │ + addeq r0, r3, r2, asr #4 │ │ │ │ + addeq r0, r3, r4, lsr #4 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ stcvs 6, cr4, [r2, #-84] @ 0xffffffac │ │ │ │ ldmdavs r2, {r0, r2, r7, ip, sp, pc} │ │ │ │ streq pc, [lr], #-18 @ 0xffffffee │ │ │ │ - b 0x1254254 │ │ │ │ + b 0x12541dc │ │ │ │ ldrbteq r0, [r6], r3, lsl #12 │ │ │ │ @ instruction: 0xf8d0d476 │ │ │ │ @ instruction: 0xf01240b4 │ │ │ │ tstle r5, r0, ror r2 │ │ │ │ cmnle r8, r0, lsl #24 │ │ │ │ ldrsbtcs pc, [r8], r0 @ │ │ │ │ cmnle fp, r0, lsl #20 │ │ │ │ @@ -212682,40 +212653,40 @@ │ │ │ │ svceq 0x000cf016 │ │ │ │ cmneq r3, #323584 @ 0x4f000 │ │ │ │ movweq pc, #4355 @ 0x1103 @ │ │ │ │ svclt 0x00089303 │ │ │ │ movwls r2, #4864 @ 0x1300 │ │ │ │ strne pc, [r4, r2, asr #12]! │ │ │ │ ldrcs pc, [r7, r0, asr #5] │ │ │ │ - blx 0x1d9dc70 │ │ │ │ + blx 0xfec9dbf8 │ │ │ │ @ instruction: 0xf7704681 │ │ │ │ - ldrtmi pc, [r1], -pc, ror #20 @ │ │ │ │ + ldrtmi pc, [r1], -fp, lsr #21 @ │ │ │ │ ldrdge pc, [r0], -r7 │ │ │ │ andcs r4, r1, r0, lsl #13 │ │ │ │ - stc2 7, cr15, [r4], {213} @ 0xd5 │ │ │ │ + ldc2 7, cr15, [r0], {213} @ 0xd5 │ │ │ │ @ instruction: 0x46024651 │ │ │ │ @ instruction: 0xf7784648 │ │ │ │ - blls 0x15ef1c │ │ │ │ + blls 0x15ef94 │ │ │ │ ldrtmi r4, [r3], #-1706 @ 0xfffff956 │ │ │ │ movweq pc, #12291 @ 0x3003 @ │ │ │ │ and r9, lr, r2, lsl #6 │ │ │ │ @ instruction: 0x3c019a01 │ │ │ │ suble r2, r1, r0, lsl #20 │ │ │ │ ldmdavs sp!, {r1, r9, fp, ip, pc} │ │ │ │ - beq 0x1da7f4 │ │ │ │ - stc2l 7, cr15, [lr], #-852 @ 0xfffffcac │ │ │ │ + beq 0x1da77c │ │ │ │ + ldc2l 7, cr15, [sl], #-852 @ 0xfffffcac │ │ │ │ strmi r4, [r2], -r9, lsr #12 │ │ │ │ @ instruction: 0xf7784648 │ │ │ │ - @ instruction: 0x4649fbfd │ │ │ │ + @ instruction: 0x4649fc39 │ │ │ │ ldrbmi r4, [r8, r0, asr #12] │ │ │ │ @ instruction: 0x4651683d │ │ │ │ @ instruction: 0xf7d52001 │ │ │ │ - strtmi pc, [r9], -r1, ror #24 │ │ │ │ + strtmi pc, [r9], -sp, ror #24 │ │ │ │ strbmi r4, [r0], -r2, lsl #12 │ │ │ │ - ldc2 7, cr15, [r0], {120} @ 0x78 │ │ │ │ + stc2l 7, cr15, [ip], {120} @ 0x78 │ │ │ │ @ instruction: 0xf0262001 │ │ │ │ ldrtmi r0, [r1], -r3, lsl #6 │ │ │ │ bicsle r2, sp, r0, lsl #24 │ │ │ │ andlt r2, r5, r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ @@ -212730,22 +212701,22 @@ │ │ │ │ tstcs r0, r5 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svchi 0x00f0e8bd │ │ │ │ movwls r4, #13852 @ 0x361c │ │ │ │ ldr r9, [sp, r1, lsl #6] │ │ │ │ ldrdls pc, [ip], -sp │ │ │ │ - bl 0x2318c4 │ │ │ │ + bl 0x23184c │ │ │ │ ldmdavs lr!, {r0, r3, r8, r9} │ │ │ │ vhadd.u32 d18, d3, d1 │ │ │ │ strtmi r0, [r9], -r1, lsl #10 │ │ │ │ - stc2 7, cr15, [r6], #-852 @ 0xfffffcac │ │ │ │ + ldc2 7, cr15, [r2], #-852 @ 0xfffffcac │ │ │ │ @ instruction: 0x46024631 │ │ │ │ @ instruction: 0xf7784640 │ │ │ │ - stccc 12, cr15, [r1], {85} @ 0x55 │ │ │ │ + stccc 12, cr15, [r1], {145} @ 0x91 │ │ │ │ andcs sp, r1, pc, ror #5 │ │ │ │ movwcs lr, #1991 @ 0x7c7 │ │ │ │ movwls r9, #4867 @ 0x1303 │ │ │ │ svclt 0x0000e784 │ │ │ │ ldrsbgt pc, [r0], #-128 @ 0xffffff80 @ │ │ │ │ ldrdcs pc, [r0], -ip │ │ │ │ cmnpvs r0, #301989888 @ p-variant is OBSOLETE @ 0x12000000 │ │ │ │ @@ -212763,48 +212734,48 @@ │ │ │ │ ldrdlt r1, [r2], r0 │ │ │ │ bicne pc, r0, r1, asr #7 │ │ │ │ suble r2, r5, r0, lsl #18 │ │ │ │ @ instruction: 0xf7fe2100 │ │ │ │ cmnplt r8, #25, 30 @ p-variant is OBSOLETE @ 0x64 │ │ │ │ strtne pc, [r4], #1602 @ 0x642 │ │ │ │ ldrcs pc, [r7], #704 @ 0x2c0 │ │ │ │ - @ instruction: 0xf9d0f770 │ │ │ │ + blx 0x41dd3c │ │ │ │ @ instruction: 0xf7704607 │ │ │ │ - stmdavs r9!, {r0, r3, r4, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ + stmdavs r9!, {r0, r2, r4, r6, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ strmi r6, [r0], r6, lsr #16 │ │ │ │ @ instruction: 0xf7d52001 │ │ │ │ - ldrtmi pc, [r1], -r3, ror #23 @ │ │ │ │ + ldrtmi pc, [r1], -pc, ror #23 @ │ │ │ │ ldrtmi r4, [r8], -r2, lsl #12 │ │ │ │ - blx 0x1d9ddf2 │ │ │ │ + blx 0xfec9dd7a │ │ │ │ vmov.32 r4, d13[0] │ │ │ │ stmdavs r0!, {r4, r5, r6, r8, r9, sl, fp, sp} │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ bicsmi pc, r8, r5, asr #12 │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ ldrmi r5, [r0], #-2258 @ 0xfffff72e │ │ │ │ ldmne fp!, {ip, pc} │ │ │ │ stmdavs r8, {r1, r6, sl, lr} │ │ │ │ - @ instruction: 0xf964f771 │ │ │ │ + @ instruction: 0xf9a0f771 │ │ │ │ stmdavs r9!, {r2, r5, fp, sp, lr}^ │ │ │ │ @ instruction: 0xf7d52000 │ │ │ │ - strtmi pc, [r1], -r7, asr #23 │ │ │ │ + @ instruction: 0x4621fbd3 │ │ │ │ strbmi r4, [r0], -r2, lsl #12 │ │ │ │ - @ instruction: 0xf920f778 │ │ │ │ + @ instruction: 0xf95cf778 │ │ │ │ andlt r2, r2, r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0x461881f0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ @ instruction: 0xff36f7fd │ │ │ │ svclt 0x0000e7b9 │ │ │ │ - addeq pc, r2, ip, asr #30 │ │ │ │ + addeq pc, r2, r4, asr #31 │ │ │ │ ldmdavs fp, {r0, r1, r8, sl, fp, sp, lr} │ │ │ │ mvnseq pc, #19 │ │ │ │ ldrmi sp, [r8], -r6, lsl #2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ @@ -212816,71 +212787,71 @@ │ │ │ │ bicne pc, r0, r1, asr #7 │ │ │ │ suble r2, sp, r0, lsl #18 │ │ │ │ @ instruction: 0xf7fe2100 │ │ │ │ stmdacs r0, {r0, r4, r5, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf642d03d │ │ │ │ vaddhn.i16 d17, q8, q10 │ │ │ │ @ instruction: 0xf7702497 │ │ │ │ - vmul.i8 d31, d19, d11 │ │ │ │ + vmul.i8 , , │ │ │ │ strmi r0, [r7], -r8, lsl #5 │ │ │ │ stmdavs r1!, {r0, r5, r7, r9, sl, lr} │ │ │ │ - @ instruction: 0xf9bcf775 │ │ │ │ - @ instruction: 0xf92af770 │ │ │ │ + @ instruction: 0xf9f8f775 │ │ │ │ + @ instruction: 0xf966f770 │ │ │ │ strmi r6, [r6], -r5, lsr #16 │ │ │ │ ldrdne pc, [ip], -r8 │ │ │ │ @ instruction: 0xf7d52000 │ │ │ │ - @ instruction: 0x4629fb73 │ │ │ │ + @ instruction: 0x4629fb7f │ │ │ │ ldrtmi r4, [r0], -r2, lsl #12 │ │ │ │ - @ instruction: 0xf860f778 │ │ │ │ + @ instruction: 0xf89cf778 │ │ │ │ vnmls.f64 d4, d13, d20 │ │ │ │ @ instruction: 0xf8d82f70 │ │ │ │ ldrbtmi r0, [fp], #-0 │ │ │ │ @ instruction: 0xf8d8681b │ │ │ │ ldmpl r3, {r2, ip}^ │ │ │ │ ldrtmi r1, [r3], #-2298 @ 0xfffff706 │ │ │ │ ldrmi r9, [sl], -r0, lsl #4 │ │ │ │ movtlt fp, #39688 @ 0x9b08 │ │ │ │ bicspl pc, r4, r8, asr #12 │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ @ instruction: 0xf7716808 │ │ │ │ - @ instruction: 0xf8d9f8ef │ │ │ │ + @ instruction: 0xf8d9f92b │ │ │ │ andcs r4, r0, r0 │ │ │ │ ldrdne pc, [r8], -r8 │ │ │ │ - blx 0x151e082 │ │ │ │ + blx 0x181e00a │ │ │ │ strmi r4, [r2], -r1, lsr #12 │ │ │ │ @ instruction: 0xf7784630 │ │ │ │ - andcs pc, r1, r9, lsr #17 │ │ │ │ + andcs pc, r1, r5, ror #17 │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ mvnshi lr, #12386304 @ 0xbd0000 │ │ │ │ mcr2 7, 6, pc, cr6, cr13, {7} @ │ │ │ │ ldrhlt lr, [r9, #-113]! @ 0xffffff8f │ │ │ │ @ instruction: 0x21bcf648 │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ @ instruction: 0xf7716808 │ │ │ │ - ldrb pc, [ip, sp, asr #17] @ │ │ │ │ + ldrb pc, [ip, r9, lsl #18] @ │ │ │ │ msrvc (UNDEF: 96), r8 │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ @ instruction: 0xf7716808 │ │ │ │ - ldrb pc, [r4, r5, asr #17] @ │ │ │ │ + ldrb pc, [r4, r1, lsl #18] @ │ │ │ │ cmppmi r8, r8, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ @ instruction: 0xf7716808 │ │ │ │ - @ instruction: 0xe7ccf8bd │ │ │ │ - addeq pc, r2, sl, ror #28 │ │ │ │ + @ instruction: 0xe7ccf8f9 │ │ │ │ + addeq pc, r2, r2, ror #29 │ │ │ │ ldmdavs fp, {r0, r1, r8, sl, fp, sp, lr} │ │ │ │ rsbsvs pc, r0, #318767104 @ 0x13000000 │ │ │ │ @ instruction: 0xf013d070 │ │ │ │ tstle r2, lr, lsl #6 │ │ │ │ ldrbeq r6, [r2], sl, asr #17 │ │ │ │ push {r0, r4, r5, r6, sl, ip, lr, pc} │ │ │ │ vst2. {d20-d23}, [pc :256], r0 │ │ │ │ - bl 0xfec373a8 │ │ │ │ + bl 0xfec37330 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8d00fd8 │ │ │ │ @ instruction: 0x460d30d0 │ │ │ │ vaddl.u8 , d19, d3 │ │ │ │ cmnlt r1, r0, asr #3 │ │ │ │ @ instruction: 0xf7fe2100 │ │ │ │ ldmdblt r0!, {r0, r1, r3, r5, r9, sl, fp, ip, sp, lr, pc}^ │ │ │ │ @@ -212890,43 +212861,43 @@ │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf7fd83f0 │ │ │ │ stmdacs r0, {r0, r1, r2, r3, r4, r5, r6, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf642d0f0 │ │ │ │ vaddhn.i16 d17, q8, q10 │ │ │ │ @ instruction: 0xf7702497 │ │ │ │ - vmla.i8 d31, d3, d7 │ │ │ │ + vmla.i8 , , │ │ │ │ strmi r0, [r0], r8, lsl #5 │ │ │ │ stmdavs r1!, {r0, r5, r7, r9, sl, lr} │ │ │ │ - @ instruction: 0xf928f775 │ │ │ │ - @ instruction: 0xf8caf770 │ │ │ │ + @ instruction: 0xf964f775 │ │ │ │ + @ instruction: 0xf906f770 │ │ │ │ @ instruction: 0xf7704606 │ │ │ │ - stmdavs r4!, {r0, r1, r4, r7, fp, ip, sp, lr, pc} │ │ │ │ + stmdavs r4!, {r0, r1, r2, r3, r6, r7, fp, ip, sp, lr, pc} │ │ │ │ strmi r6, [r7], -r9, ror #17 │ │ │ │ @ instruction: 0xf7d52001 │ │ │ │ - @ instruction: 0x4621fadd │ │ │ │ + strtmi pc, [r1], -r9, ror #21 │ │ │ │ ldrtmi r4, [r0], -r2, lsl #12 │ │ │ │ - blx 0x1c1dffc │ │ │ │ + blx 0xfeb1df84 │ │ │ │ vnmls.f64 d4, d13, d25 │ │ │ │ ldrbtmi r2, [fp], #-3952 @ 0xfffff090 │ │ │ │ ldmib r5, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ ldmpl r2, {lr}^ │ │ │ │ tsteq r2, r8, lsl #22 │ │ │ │ @ instruction: 0x910018b3 │ │ │ │ - bllt 0x17f1320 │ │ │ │ + bllt 0x17f12a8 │ │ │ │ @ instruction: 0xf648b398 │ │ │ │ vorr.i32 , #0 @ 0x00000000 │ │ │ │ stmdavs r8, {r2, r4, r7, r8} │ │ │ │ - @ instruction: 0xf85af771 │ │ │ │ + @ instruction: 0xf896f771 │ │ │ │ ldrdmi pc, [r0], -r9 │ │ │ │ stmiavs r9!, {sp} │ │ │ │ - blx 0xff01e1a8 │ │ │ │ + blx 0xff31e130 │ │ │ │ strmi r4, [r2], -r1, lsr #12 │ │ │ │ @ instruction: 0xf7784638 │ │ │ │ - andcs pc, r1, r5, lsl r8 @ │ │ │ │ + andcs pc, r1, r1, asr r8 @ │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ mvnshi lr, #12386304 @ 0xbd0000 │ │ │ │ tstcs r0, r0, lsl r6 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ @@ -212934,31 +212905,31 @@ │ │ │ │ @ instruction: 0x46184770 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ @ instruction: 0xf648b178 │ │ │ │ vbic.i32 d18, #8 @ 0x00000008 │ │ │ │ stmdavs r8, {r2, r4, r7, r8} │ │ │ │ - @ instruction: 0xf82ef771 │ │ │ │ + @ instruction: 0xf86af771 │ │ │ │ @ instruction: 0xf648e7d2 │ │ │ │ vsra.s64 q11, q6, #64 │ │ │ │ stmdavs r8, {r2, r4, r7, r8} │ │ │ │ - @ instruction: 0xf826f771 │ │ │ │ + @ instruction: 0xf862f771 │ │ │ │ @ instruction: 0xf648e7ca │ │ │ │ vmla.f d19, d16, d0[1] │ │ │ │ stmdavs r8, {r2, r4, r7, r8} │ │ │ │ - @ instruction: 0xf81ef771 │ │ │ │ + @ instruction: 0xf85af771 │ │ │ │ svclt 0x0000e7c2 │ │ │ │ - addeq pc, r2, r2, asr #26 │ │ │ │ + @ instruction: 0x0082fdba │ │ │ │ ldrsbgt pc, [r0], #-128 @ 0xffffff80 @ │ │ │ │ ldrdcc pc, [r0], -ip │ │ │ │ rsbsvs pc, r0, #318767104 @ 0x13000000 │ │ │ │ @ instruction: 0xf8dcd05f │ │ │ │ vaddl.u8 q9, d2, d8 │ │ │ │ - bcs 0x164aec │ │ │ │ + bcs 0x164a74 │ │ │ │ ldrblt sp, [r0, #2393]! @ 0x959 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ @ instruction: 0xf013b085 │ │ │ │ tstle r6, lr, lsl #6 │ │ │ │ andmi lr, r0, #3424256 @ 0x344000 │ │ │ │ @@ -212968,55 +212939,55 @@ │ │ │ │ ldrsbne pc, [r0], #128 @ 0x80 @ │ │ │ │ bicne pc, r0, r1, asr #7 │ │ │ │ suble r2, r7, r0, lsl #18 │ │ │ │ @ instruction: 0xf7fe2100 │ │ │ │ movlt pc, #8128 @ 0x1fc0 │ │ │ │ strtne pc, [r4], #1602 @ 0x642 │ │ │ │ ldrcs pc, [r7], #704 @ 0x2c0 │ │ │ │ - @ instruction: 0xf836f770 │ │ │ │ + @ instruction: 0xf872f770 │ │ │ │ strmi r6, [r7], -r9, lsr #16 │ │ │ │ stmdavs r6!, {r0, sp} │ │ │ │ - blx 0x141e288 │ │ │ │ + blx 0x171e210 │ │ │ │ ldrtmi r4, [r8], -r2, lsl #12 │ │ │ │ @ instruction: 0xf7784631 │ │ │ │ - @ instruction: 0xf770f9db │ │ │ │ - stmdavs r1!, {r0, r2, r3, r4, r6, fp, ip, sp, lr, pc} │ │ │ │ + @ instruction: 0xf770fa17 │ │ │ │ + stmdavs r1!, {r0, r3, r4, r7, fp, ip, sp, lr, pc} │ │ │ │ addeq pc, r8, #805306372 @ 0x30000004 │ │ │ │ @ instruction: 0xf7759003 │ │ │ │ - blmi 0x6de54c │ │ │ │ + blmi 0x6de5c4 │ │ │ │ svccs 0x0070ee1d │ │ │ │ ldrbtmi r9, [fp], #-2051 @ 0xfffff7fd │ │ │ │ @ instruction: 0xf645681b │ │ │ │ vorr.i32 , #12 @ 0x0000000c │ │ │ │ ldmpl r3, {r2, r4, r7, r8}^ │ │ │ │ andls r4, r0, r8, lsl r4 │ │ │ │ stmdavs r8, {r0, r1, r3, r4, r5, sl, lr} │ │ │ │ - @ instruction: 0xf770461a │ │ │ │ - stmdavs r4!, {r0, r2, r6, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + @ instruction: 0xf771461a │ │ │ │ + stmdavs r4!, {r0, fp, ip, sp, lr, pc} │ │ │ │ andcs r6, r1, r9, ror #16 │ │ │ │ - blx 0xb1e2d0 │ │ │ │ + blx 0xe1e258 │ │ │ │ strmi r4, [r2], -r1, lsr #12 │ │ │ │ @ instruction: 0xf7784638 │ │ │ │ - andcs pc, r1, r7, asr sl @ │ │ │ │ + mulcs r1, r3, sl │ │ │ │ tstcs r0, r5 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ strdcs fp, [r0], -r0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ ldc2 7, cr15, [sl, #1012] @ 0x3f4 │ │ │ │ svclt 0x0000e7b7 │ │ │ │ - addeq pc, r2, lr, lsl #24 │ │ │ │ + addeq pc, r2, r6, lsl #25 │ │ │ │ ldrsbgt pc, [r0], #-128 @ 0xffffff80 @ │ │ │ │ ldrdcc pc, [r0], -ip │ │ │ │ rsbsvs pc, r0, #318767104 @ 0x13000000 │ │ │ │ @ instruction: 0xf8dcd05f │ │ │ │ vaddl.u8 q9, d2, d8 │ │ │ │ - bcs 0x164bd4 │ │ │ │ + bcs 0x164b5c │ │ │ │ ldrblt sp, [r0, #2393]! @ 0x959 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ @ instruction: 0xf013b085 │ │ │ │ tstle r6, lr, lsl #6 │ │ │ │ andmi lr, r0, #3424256 @ 0x344000 │ │ │ │ @@ -213026,49 +212997,49 @@ │ │ │ │ ldrsbne pc, [r0], #128 @ 0x80 @ │ │ │ │ bicne pc, r0, r1, asr #7 │ │ │ │ suble r2, r7, r0, lsl #18 │ │ │ │ @ instruction: 0xf7fe2100 │ │ │ │ movlt pc, #704 @ 0x2c0 │ │ │ │ strtne pc, [r4], #1602 @ 0x642 │ │ │ │ ldrcs pc, [r7], #704 @ 0x2c0 │ │ │ │ - @ instruction: 0xffc2f76f │ │ │ │ + @ instruction: 0xfffef76f │ │ │ │ strmi r6, [r7], -r9, lsr #16 │ │ │ │ stmdavs r6!, {r0, sp} │ │ │ │ - @ instruction: 0xf9d8f7d5 │ │ │ │ + @ instruction: 0xf9e4f7d5 │ │ │ │ ldrtmi r4, [r8], -r2, lsl #12 │ │ │ │ @ instruction: 0xf7784631 │ │ │ │ - @ instruction: 0xf76ff967 │ │ │ │ - stmdavs r1!, {r0, r3, r5, r6, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + @ instruction: 0xf770f9a3 │ │ │ │ + stmdavs r1!, {r0, r2, r5, fp, ip, sp, lr, pc} │ │ │ │ addeq pc, r8, #805306372 @ 0x30000004 │ │ │ │ @ instruction: 0xf7759003 │ │ │ │ - blmi 0x6de464 │ │ │ │ + blmi 0x6de4dc │ │ │ │ svccs 0x0070ee1d │ │ │ │ ldrbtmi r9, [fp], #-2051 @ 0xfffff7fd │ │ │ │ @ instruction: 0xf645681b │ │ │ │ vmla.f d22, d16, d0[6] │ │ │ │ ldmpl r3, {r2, r4, r7, r8}^ │ │ │ │ andls r4, r0, r8, lsl r4 │ │ │ │ stmdavs r8, {r0, r1, r3, r4, r5, sl, lr} │ │ │ │ @ instruction: 0xf770461a │ │ │ │ - stmdavs r4!, {r0, r4, r6, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdavs r4!, {r0, r2, r3, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ andcs r6, r1, r9, ror #16 │ │ │ │ - @ instruction: 0xf9b4f7d5 │ │ │ │ + @ instruction: 0xf9c0f7d5 │ │ │ │ strmi r4, [r2], -r1, lsr #12 │ │ │ │ @ instruction: 0xf7784638 │ │ │ │ - andcs pc, r1, r3, ror #19 │ │ │ │ + andcs pc, r1, pc, lsl sl @ │ │ │ │ tstcs r0, r5 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ strdcs fp, [r0], -r0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ stc2 7, cr15, [r6, #-1012]! @ 0xfffffc0c │ │ │ │ svclt 0x0000e7b7 │ │ │ │ - addeq pc, r2, r6, lsr #22 │ │ │ │ + umulleq pc, r2, lr, fp @ │ │ │ │ @ instruction: 0xf8d26d02 │ │ │ │ @ instruction: 0xf41330a0 │ │ │ │ rsble r6, r1, r0, ror r3 │ │ │ │ @ instruction: 0xf4136853 │ │ │ │ rsble r0, r2, r0, ror r3 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @@ -213079,69 +213050,69 @@ │ │ │ │ bicne pc, r0, r3, asr #7 │ │ │ │ subsle r2, r9, r0, lsl #18 │ │ │ │ @ instruction: 0xf7fe2100 │ │ │ │ stmdacs r0, {r0, r1, r5, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf642d03d │ │ │ │ vaddhn.i16 d17, q8, q10 │ │ │ │ @ instruction: 0xf76f2497 │ │ │ │ - vmax.f32 d31, d19, d13 │ │ │ │ + vmax.f32 , , │ │ │ │ strmi r0, [r7], -ip, lsr #5 │ │ │ │ stmdavs r1!, {r0, r5, r7, r9, sl, lr} │ │ │ │ - @ instruction: 0xffaef774 │ │ │ │ - @ instruction: 0xff1cf76f │ │ │ │ + @ instruction: 0xffeaf774 │ │ │ │ + @ instruction: 0xff58f76f │ │ │ │ strmi r6, [r6], -r5, lsr #16 │ │ │ │ ldrdne pc, [ip], -r8 │ │ │ │ @ instruction: 0xf7d52000 │ │ │ │ - strtmi pc, [r9], -r5, ror #18 │ │ │ │ + @ instruction: 0x4629f971 │ │ │ │ ldrtmi r4, [r0], -r2, lsl #12 │ │ │ │ - mcr2 7, 0, pc, cr10, cr7, {3} @ │ │ │ │ + mcr2 7, 2, pc, cr6, cr7, {3} @ │ │ │ │ vnmls.f64 d4, d13, d26 │ │ │ │ @ instruction: 0xf8d82f70 │ │ │ │ ldrbtmi r0, [fp], #-0 │ │ │ │ @ instruction: 0xf8d8681b │ │ │ │ ldmpl r3, {r2, ip}^ │ │ │ │ ldrtmi r1, [r3], #-2298 @ 0xfffff706 │ │ │ │ ldrmi r9, [sl], -r0, lsl #4 │ │ │ │ @ instruction: 0xb3a9bb68 │ │ │ │ cmppvs r8, r8, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ @ instruction: 0xf7706808 │ │ │ │ - @ instruction: 0xf8d9fee1 │ │ │ │ + @ instruction: 0xf8d9ff1d │ │ │ │ andcs r4, r0, r0 │ │ │ │ ldrdne pc, [r8], -r8 │ │ │ │ - @ instruction: 0xf942f7d5 │ │ │ │ + @ instruction: 0xf94ef7d5 │ │ │ │ strmi r4, [r2], -r1, lsr #12 │ │ │ │ @ instruction: 0xf7774630 │ │ │ │ - mulcs r1, fp, lr │ │ │ │ + ldrdcs pc, [r1], -r7 │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ mvnshi lr, #12386304 @ 0xbd0000 │ │ │ │ @ instruction: 0xf00279d2 │ │ │ │ - bcs 0x160dac │ │ │ │ + bcs 0x160d34 │ │ │ │ @ instruction: 0x4618d89c │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ stc2 7, cr15, [ip], #1012 @ 0x3f4 │ │ │ │ cmnlt r9, r5, lsr #15 │ │ │ │ cmppcc r0, r8, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ @ instruction: 0xf7706808 │ │ │ │ - @ instruction: 0xe7d0feb3 │ │ │ │ + ldrb pc, [r0, pc, ror #29] @ │ │ │ │ mvnvc pc, r8, asr #12 │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ @ instruction: 0xf7706808 │ │ │ │ - strb pc, [r8, fp, lsr #29] @ │ │ │ │ + strb pc, [r8, r7, ror #29] @ │ │ │ │ bicmi pc, ip, r8, asr #12 │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ @ instruction: 0xf7706808 │ │ │ │ - strb pc, [r0, r3, lsr #29] @ │ │ │ │ - addeq pc, r2, lr, asr #20 │ │ │ │ + @ instruction: 0xe7c0fedf │ │ │ │ + addeq pc, r2, r6, asr #21 │ │ │ │ ldmdavs fp, {r0, r1, r8, sl, fp, sp, lr} │ │ │ │ rsbsvs pc, r0, #318767104 @ 0x13000000 │ │ │ │ stmdavs sl, {r1, r3, r5, r6, ip, lr, pc} │ │ │ │ stmiavs sl, {r1, r4, r8, ip, sp, pc}^ │ │ │ │ cmnle r5, r0, lsl #20 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @@ -213155,64 +213126,64 @@ │ │ │ │ strmi sp, [r8], sl, asr #8 │ │ │ │ ldrsbne pc, [r0], #128 @ 0x80 @ │ │ │ │ bicne pc, r0, r1, asr #7 │ │ │ │ subsle r2, r2, r0, lsl #18 │ │ │ │ @ instruction: 0xf7fe2100 │ │ │ │ stmdacs r0, {r0, r1, r2, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf76fd03d │ │ │ │ - strmi pc, [r6], -r1, asr #29 │ │ │ │ - cdp2 7, 11, cr15, cr14, cr15, {3} │ │ │ │ + @ instruction: 0x4606fefd │ │ │ │ + cdp2 7, 15, cr15, cr10, cr15, {3} │ │ │ │ @ instruction: 0x13a4f642 │ │ │ │ orrscs pc, r7, #192, 4 │ │ │ │ ldrdne pc, [r8], -r8 │ │ │ │ andcs r4, r1, r7, lsl #12 │ │ │ │ ldmdavs sp, {r0, r3, r4, r7, r9, sl, lr} │ │ │ │ - @ instruction: 0xf8cef7d5 │ │ │ │ + @ instruction: 0xf8daf7d5 │ │ │ │ ldrtmi r4, [r0], -r2, lsl #12 │ │ │ │ @ instruction: 0xf7784629 │ │ │ │ - @ instruction: 0xf8d8f85d │ │ │ │ - bllt 0xfefac640 │ │ │ │ + @ instruction: 0xf8d8f899 │ │ │ │ + bllt 0xfefac5c8 │ │ │ │ ldrdmi pc, [r0], -r9 │ │ │ │ @ instruction: 0xf8d82001 │ │ │ │ @ instruction: 0xf7d5100c │ │ │ │ - @ instruction: 0x4621f8bf │ │ │ │ + strtmi pc, [r1], -fp, asr #17 │ │ │ │ ldrtmi r4, [r8], -r2, lsl #12 │ │ │ │ - @ instruction: 0xf84ef778 │ │ │ │ + @ instruction: 0xf88af778 │ │ │ │ vmov.32 r4, d13[0] │ │ │ │ @ instruction: 0xf8d81f70 │ │ │ │ ldrbtmi r2, [fp], #-4 │ │ │ │ @ instruction: 0xf8d9681b │ │ │ │ stmiapl r9, {}^ @ │ │ │ │ - bl 0x2a683c │ │ │ │ + bl 0x2a67c4 │ │ │ │ strmi r0, [r8], #-3073 @ 0xfffff3ff │ │ │ │ vcge.s8 d27, d9, d2 │ │ │ │ vsra.s64 d21, d0, #64 │ │ │ │ stmib sp, {r2, r4, r7, r8}^ │ │ │ │ andcs ip, r0, #0 │ │ │ │ @ instruction: 0xf7706808 │ │ │ │ - andcs pc, r1, r5, ror #28 │ │ │ │ + andcs pc, r1, r1, lsr #29 │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ mvnshi lr, #12386304 @ 0xbd0000 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf7fd4770 │ │ │ │ @ instruction: 0xe7acfc17 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ @ instruction: 0xf7774638 │ │ │ │ - bfi pc, r7, (invalid: 29:13) @ │ │ │ │ + @ instruction: 0xe7cdfed3 │ │ │ │ tstpvc ip, r9, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ stmdavs r8, {r0, ip, pc} │ │ │ │ andgt pc, r0, sp, asr #17 │ │ │ │ - mcr2 7, 2, pc, cr2, cr0, {3} @ │ │ │ │ + mrc2 7, 3, pc, cr14, cr0, {3} │ │ │ │ ldrb r2, [fp, r1] │ │ │ │ - addeq pc, r2, r2, lsl #18 │ │ │ │ + addeq pc, r2, sl, ror r9 @ │ │ │ │ ldrsbgt pc, [r0], #-128 @ 0xffffff80 @ │ │ │ │ ldrdcs pc, [r0], -ip │ │ │ │ cmnpvs r0, #301989888 @ p-variant is OBSOLETE @ 0x12000000 │ │ │ │ @ instruction: 0xf8dcd028 │ │ │ │ @ instruction: 0xf0133004 │ │ │ │ eorle r6, r3, r0, ror #6 │ │ │ │ movweq pc, #57362 @ 0xe012 @ │ │ │ │ @@ -213222,73 +213193,73 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ @ instruction: 0xf8d0460e │ │ │ │ ldrdlt r1, [r5], r0 │ │ │ │ bicne pc, r0, r1, asr #7 │ │ │ │ smlatbcs r0, r9, r1, fp │ │ │ │ - blx 0x201e71a │ │ │ │ + blx 0x201e6a2 │ │ │ │ andcs fp, r1, r8, lsr #19 │ │ │ │ tstcs r0, r5 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ mvnshi lr, #12386304 @ 0xbd0000 │ │ │ │ tstcs r0, r8, lsl r6 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf7fd4770 │ │ │ │ stmdacs r0, {r0, r3, r6, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf642d0e9 │ │ │ │ vaddhn.i16 d17, q8, q10 │ │ │ │ @ instruction: 0xf76f2497 │ │ │ │ - @ instruction: 0xf243fe51 │ │ │ │ + vceq.f32 d31, d19, d13 │ │ │ │ strmi r0, [r0], r8, lsl #5 │ │ │ │ stmdavs r1!, {r0, r1, r2, r5, r9, sl, lr} │ │ │ │ - mrc2 7, 3, pc, cr2, cr4, {3} │ │ │ │ - stc2l 7, cr15, [r0, #444]! @ 0x1bc │ │ │ │ + mcr2 7, 5, pc, cr14, cr4, {3} @ │ │ │ │ + cdp2 7, 1, cr15, cr12, cr15, {3} │ │ │ │ strmi r6, [r5], -r1, lsr #16 │ │ │ │ subpl pc, r1, #1325400064 @ 0x4f000000 │ │ │ │ @ instruction: 0xf7774681 │ │ │ │ - andscs pc, sl, #1728 @ 0x6c0 │ │ │ │ + andscs pc, sl, #5568 @ 0x15c0 │ │ │ │ movwcs r4, #5673 @ 0x1629 │ │ │ │ @ instruction: 0xf7764628 │ │ │ │ - @ instruction: 0xf76ffb8f │ │ │ │ - ldmdavs r3!, {r0, r4, r6, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ + @ instruction: 0xf76ffbcb │ │ │ │ + ldmdavs r3!, {r0, r2, r3, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0x460568b1 │ │ │ │ movwls r2, #12288 @ 0x3000 │ │ │ │ @ instruction: 0xf7d56824 │ │ │ │ - blls 0x1de800 │ │ │ │ + blls 0x1de7b8 │ │ │ │ tstlt r3, r2, lsl #12 │ │ │ │ strtmi r3, [r1], -r2, lsl #4 │ │ │ │ @ instruction: 0xf7774628 │ │ │ │ - @ instruction: 0xf76ffcbb │ │ │ │ - blmi 0x65ff7c │ │ │ │ + @ instruction: 0xf76ffcf7 │ │ │ │ + blmi 0x65fff4 │ │ │ │ svccs 0x0070ee1d │ │ │ │ teqpeq r0, r6, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ ldmpl r2, {r2, r9, sl, lr}^ │ │ │ │ movweq lr, #11017 @ 0x2b09 │ │ │ │ - bl 0x3053d0 │ │ │ │ + bl 0x305358 │ │ │ │ movwls r0, #770 @ 0x302 │ │ │ │ strmi r1, [r2], #-2219 @ 0xfffff755 │ │ │ │ @ instruction: 0xf7706808 │ │ │ │ - ldmdavs sp!, {r0, r2, r3, r4, r5, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ + ldmdavs sp!, {r0, r3, r4, r5, r6, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ andcs r6, r1, r1, ror r8 │ │ │ │ - @ instruction: 0xfff4f7d4 │ │ │ │ + @ instruction: 0xf800f7d5 │ │ │ │ strmi r4, [r2], -r9, lsr #12 │ │ │ │ @ instruction: 0xf7784620 │ │ │ │ - andcs pc, r1, r3, lsr #16 │ │ │ │ + andcs pc, r1, pc, asr r8 @ │ │ │ │ tstcs r0, r5 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ mvnshi lr, #12386304 @ 0xbd0000 │ │ │ │ - addeq pc, r2, r8, lsr #15 │ │ │ │ + addeq pc, r2, r0, lsr #16 │ │ │ │ ldrsbgt pc, [r0], #-128 @ 0xffffff80 @ │ │ │ │ ldrdcs pc, [r0], -ip │ │ │ │ cmnpvs r0, #301989888 @ p-variant is OBSOLETE @ 0x12000000 │ │ │ │ @ instruction: 0xf8dcd028 │ │ │ │ @ instruction: 0xf0133004 │ │ │ │ eorle r6, r3, r0, ror #6 │ │ │ │ movweq pc, #57362 @ 0xe012 @ │ │ │ │ @@ -213298,156 +213269,156 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ @ instruction: 0xf8d0460d │ │ │ │ ldrdlt r1, [r4], r0 │ │ │ │ bicne pc, r0, r1, asr #7 │ │ │ │ smlatbcs r0, r9, r1, fp │ │ │ │ - blx 0xffa1e848 │ │ │ │ + blx 0xffa1e7d0 │ │ │ │ andcs fp, r1, r8, lsr #19 │ │ │ │ tstcs r0, r4 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0x87f0e8bd │ │ │ │ tstcs r0, r8, lsl r6 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf7fd4770 │ │ │ │ stmdacs r0, {r0, r4, r5, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf642d0e9 │ │ │ │ vaddhn.i16 d17, q8, q10 │ │ │ │ @ instruction: 0xf76f2497 │ │ │ │ - vmla.f32 d31, d19, d25 │ │ │ │ + vmla.f32 , , │ │ │ │ strmi r0, [r2], r8, lsl #5 │ │ │ │ @ instruction: 0xf7746821 │ │ │ │ - @ instruction: 0xf76ffddb │ │ │ │ - stmdavs r1!, {r0, r3, r6, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ + @ instruction: 0xf76ffe17 │ │ │ │ + stmdavs r1!, {r0, r2, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ vst1.8 {d20-d22}, [pc], r7 │ │ │ │ @ instruction: 0xf7775241 │ │ │ │ - movwcs pc, #7301 @ 0x1c85 @ │ │ │ │ + movwcs pc, #7361 @ 0x1cc1 @ │ │ │ │ @ instruction: 0x4639221a │ │ │ │ @ instruction: 0xf7764638 │ │ │ │ - @ instruction: 0xf76ffaf9 │ │ │ │ - @ instruction: 0x4681fd3b │ │ │ │ - stc2l 7, cr15, [ip, #-444]! @ 0xfffffe44 │ │ │ │ + @ instruction: 0xf76ffb35 │ │ │ │ + @ instruction: 0x4681fd77 │ │ │ │ + stc2 7, cr15, [r8, #444]! @ 0x1bc │ │ │ │ strmi r6, [r0], r6, lsr #16 │ │ │ │ andcs r6, r1, r9, lsr #17 │ │ │ │ - @ instruction: 0xff82f7d4 │ │ │ │ + @ instruction: 0xff8ef7d4 │ │ │ │ @ instruction: 0x46024631 │ │ │ │ @ instruction: 0xf7774640 │ │ │ │ - blmi 0x6e0518 │ │ │ │ + blmi 0x6e0590 │ │ │ │ svccs 0x0070ee1d │ │ │ │ @ instruction: 0x71acf246 │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ ldmne fp!, {r1, r4, r6, r7, fp, ip, lr} │ │ │ │ - bl 0x3854f0 │ │ │ │ + bl 0x385478 │ │ │ │ movwls r0, #770 @ 0x302 │ │ │ │ movweq lr, #11016 @ 0x2b08 │ │ │ │ stmdavs r8, {r1, r3, r6, sl, lr} │ │ │ │ - stc2 7, cr15, [ip, #-448]! @ 0xfffffe40 │ │ │ │ + stc2l 7, cr15, [r8, #-448]! @ 0xfffffe40 │ │ │ │ stmdavs r9!, {r0, r1, r3, r5, fp, sp, lr}^ │ │ │ │ movwls r2, #12288 @ 0x3000 │ │ │ │ @ instruction: 0xf7d46824 │ │ │ │ - blls 0x1e0690 │ │ │ │ + blls 0x1e0648 │ │ │ │ tstlt r3, r2, lsl #12 │ │ │ │ strbmi r3, [r8], -r2, lsl #4 │ │ │ │ @ instruction: 0xf7774621 │ │ │ │ - mulcs r1, r3, ip │ │ │ │ + andcs pc, r1, pc, asr #25 │ │ │ │ tstcs r0, r4 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0x87f0e8bd │ │ │ │ - addeq pc, r2, r4, lsl #13 │ │ │ │ + strdeq pc, [r2], ip │ │ │ │ ldrsbgt pc, [r0], #-128 @ 0xffffff80 @ │ │ │ │ ldrdcc pc, [r0], -ip │ │ │ │ rsbsvs pc, r0, #318767104 @ 0x13000000 │ │ │ │ addshi pc, r0, r0 │ │ │ │ ldrdcs pc, [r8], -ip │ │ │ │ andne pc, r3, #134217731 @ 0x8000003 │ │ │ │ vpmax.s8 d18, d0, d2 │ │ │ │ push {r0, r3, r7, pc} │ │ │ │ vst4. {d20,d22,d24,d26}, [pc :256], r0 │ │ │ │ - bl 0xfec37b5c │ │ │ │ + bl 0xfec37ae4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r6], r0 @ │ │ │ │ movweq pc, #57363 @ 0xe013 @ │ │ │ │ ldmib r1, {r1, r2, r8, ip, lr, pc}^ │ │ │ │ @ instruction: 0x43224200 │ │ │ │ svclt 0x004806d2 │ │ │ │ strbtle r4, [sp], #-1560 @ 0xfffff9e8 │ │ │ │ @ instruction: 0xf8d09103 │ │ │ │ vshr.u64 , q0, #63 │ │ │ │ stmdbcs r0, {r6, r7, r8, ip} │ │ │ │ tstcs r0, r5, ror r0 │ │ │ │ - blx 0x129e984 │ │ │ │ + blx 0x129e90c │ │ │ │ rsble r2, r0, r0, lsl #16 │ │ │ │ strtne pc, [r4], #1602 @ 0x642 │ │ │ │ ldrcs pc, [r7], #704 @ 0x2c0 │ │ │ │ - ldc2l 7, cr15, [ip], #444 @ 0x1bc │ │ │ │ + ldc2 7, cr15, [r8, #-444]! @ 0xfffffe44 │ │ │ │ strmi r9, [r0], r3, lsl #22 │ │ │ │ stmdavs r5!, {r0, sp} │ │ │ │ @ instruction: 0xf7d46819 │ │ │ │ - qadd16mi pc, r9, r1 @ │ │ │ │ + qadd16mi pc, r9, sp @ │ │ │ │ strbmi r4, [r0], -r2, lsl #12 │ │ │ │ - mcr2 7, 5, pc, cr0, cr7, {3} @ │ │ │ │ + mrc2 7, 6, pc, cr12, cr7, {3} │ │ │ │ svcpl 0x0070ee1d │ │ │ │ - stc2 7, cr15, [r0, #-444]! @ 0xfffffe44 │ │ │ │ + ldc2l 7, cr15, [ip, #-444] @ 0xfffffe44 │ │ │ │ vadd.i8 d22, d3, d17 │ │ │ │ strmi r0, [r6], -r8, lsl #5 │ │ │ │ - stc2l 7, cr15, [r2, #-464] @ 0xfffffe30 │ │ │ │ - biccs pc, ip, #72, 12 @ 0x4800000 │ │ │ │ + ldc2l 7, cr15, [lr, #-464]! @ 0xfffffe30 │ │ │ │ + movtcs pc, #50760 @ 0xc648 @ │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf77078d8 │ │ │ │ - strmi pc, [r7], -r7, ror #18 │ │ │ │ - stc2 7, cr15, [r8], #444 @ 0x1bc │ │ │ │ + strmi pc, [r7], -r3, lsr #19 │ │ │ │ + stc2l 7, cr15, [r4], #444 @ 0x1bc │ │ │ │ ldrbtmi r4, [fp], #-2854 @ 0xfffff4da │ │ │ │ andls r6, r5, fp, lsl r8 │ │ │ │ ldmne fp!, {r1, r3, r5, r6, r7, fp, ip, lr} │ │ │ │ ldrne pc, [ip, r6, asr #12]! │ │ │ │ ldreq pc, [r4, r0, asr #5] │ │ │ │ @ instruction: 0x91001991 │ │ │ │ ldrtmi r4, [r9], -r2, lsl #8 │ │ │ │ @ instruction: 0xf7706838 │ │ │ │ - blmi 0x8dfbfc │ │ │ │ + blmi 0x8dfc74 │ │ │ │ cmpppl ip, r5, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ andshi pc, r0, sp, asr #17 │ │ │ │ - bl 0x176dbc │ │ │ │ + bl 0x176d44 │ │ │ │ ldrtmi r0, [r2], #-776 @ 0xfffffcf8 │ │ │ │ ldrmi r9, [sl], -r0, lsl #4 │ │ │ │ @ instruction: 0xf7706808 │ │ │ │ - blmi 0x6dfbd8 │ │ │ │ + blmi 0x6dfc50 │ │ │ │ ldrbtmi r9, [fp], #-2309 @ 0xfffff6fb │ │ │ │ stmiapl sl!, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ ldrtmi r1, [r2], #-2131 @ 0xfffff7ad │ │ │ │ ldrtmi r9, [r9], -r0, lsl #4 │ │ │ │ ldmdavs r8!, {r1, r3, r4, r9, sl, lr} │ │ │ │ - stc2l 7, cr15, [r0], #-448 @ 0xfffffe40 │ │ │ │ + ldc2 7, cr15, [ip], {112} @ 0x70 │ │ │ │ stmdavs r4!, {r0, r1, r8, r9, fp, ip, pc} │ │ │ │ ldmdavs r9, {r0, sp}^ │ │ │ │ - mcr2 7, 6, pc, cr2, cr4, {6} @ │ │ │ │ + mcr2 7, 6, pc, cr14, cr4, {6} @ │ │ │ │ strmi r4, [r2], -r1, lsr #12 │ │ │ │ @ instruction: 0xf7779804 │ │ │ │ - strdcs pc, [r1], -r1 │ │ │ │ + andcs pc, r1, sp, lsr #30 │ │ │ │ tstcs r0, r6 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf7fd4770 │ │ │ │ @ instruction: 0xe789fa33 │ │ │ │ - addeq pc, r2, r6, lsl #11 │ │ │ │ - addeq pc, r2, ip, asr r5 @ │ │ │ │ - addeq pc, r2, lr, lsr r5 @ │ │ │ │ + strdeq pc, [r2], lr │ │ │ │ + ldrdeq pc, [r2], r4 │ │ │ │ + @ instruction: 0x0082f5b6 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ stcvs 6, cr4, [r3, #-116] @ 0xffffff8c │ │ │ │ ldrmi fp, [r4], -r7, lsl #1 │ │ │ │ @ instruction: 0xf89d681b │ │ │ │ @@ -213466,85 +213437,85 @@ │ │ │ │ vshr.u64 , q0, #63 │ │ │ │ stmdbcs r0, {r6, r7, r8, ip} │ │ │ │ addshi pc, pc, r0 │ │ │ │ @ instruction: 0xf7fe2100 │ │ │ │ stmdacs r0, {r0, r1, r3, r4, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ addshi pc, r0, r0 │ │ │ │ svclt 0x00dc2e00 │ │ │ │ - beq 0x11cc2c │ │ │ │ + beq 0x11cbb4 │ │ │ │ andge pc, ip, sp, asr #17 │ │ │ │ @ instruction: 0xf014dd0e │ │ │ │ @ instruction: 0xf0000318 │ │ │ │ @ instruction: 0xf8d7809c │ │ │ │ - bls 0x4ecde4 │ │ │ │ - beq 0x15cf14 │ │ │ │ + bls 0x4ecd6c │ │ │ │ + beq 0x15ce9c │ │ │ │ svceq 0x0018f012 │ │ │ │ uadd16mi fp, r3, r4 │ │ │ │ movwls r2, #13056 @ 0x3300 │ │ │ │ strne pc, [r4, r2, asr #12]! │ │ │ │ ldrcs pc, [r7, r0, asr #5] │ │ │ │ - stc2 7, cr15, [r6], {111} @ 0x6f │ │ │ │ + mcrr2 7, 6, pc, r2, cr15 @ │ │ │ │ @ instruction: 0xf76f4681 │ │ │ │ - andls pc, r1, r3, lsl #24 │ │ │ │ - stc2 7, cr15, [r0], {111} @ 0x6f │ │ │ │ + andls pc, r1, pc, lsr ip @ │ │ │ │ + ldc2 7, cr15, [ip], #-444 @ 0xfffffe44 │ │ │ │ @ instruction: 0xf76f4680 │ │ │ │ - sha1c.32 , , │ │ │ │ + @ instruction: 0xf243fca1 │ │ │ │ ldmdavs r9!, {r3, r7, r9} │ │ │ │ @ instruction: 0xf7749005 │ │ │ │ - @ instruction: 0xf8d7fc87 │ │ │ │ + @ instruction: 0xf8d7fcc3 │ │ │ │ strtmi fp, [r9], -r0 │ │ │ │ @ instruction: 0xf7d42000 │ │ │ │ - ldrbmi pc, [r9], -r1, asr #28 @ │ │ │ │ + ldrbmi pc, [r9], -sp, asr #28 @ │ │ │ │ strbmi r4, [r8], -r2, lsl #12 │ │ │ │ - blx 0xc9e932 │ │ │ │ + blx 0x1b9e8ba │ │ │ │ ldrdlt pc, [r0], -r7 │ │ │ │ andcs r9, r0, r0, lsl r9 │ │ │ │ - mrc2 7, 1, pc, cr6, cr4, {6} │ │ │ │ + mcr2 7, 2, pc, cr2, cr4, {6} @ │ │ │ │ @ instruction: 0x46024659 │ │ │ │ @ instruction: 0xf7779801 │ │ │ │ - strls pc, [r0], -r3, lsr #22 │ │ │ │ - blcs 0x107778 │ │ │ │ - blls 0x25506c │ │ │ │ - bls 0x13249c │ │ │ │ + @ instruction: 0x9600fb5f │ │ │ │ + blcs 0x107700 │ │ │ │ + blls 0x254ff4 │ │ │ │ + bls 0x132424 │ │ │ │ cdpls 6, 0, cr4, cr4, cr0, {2} │ │ │ │ @ instruction: 0xf8d747b0 │ │ │ │ strtmi fp, [r1], -r0 │ │ │ │ @ instruction: 0xf7d42000 │ │ │ │ - ldrbmi pc, [r9], -r1, lsr #28 @ │ │ │ │ + ldrbmi pc, [r9], -sp, lsr #28 @ │ │ │ │ strbmi r4, [r0], -r2, lsl #12 │ │ │ │ - blx 0x1f9e972 │ │ │ │ - blcs 0x107798 │ │ │ │ - blcc 0x154c74 │ │ │ │ - bl 0x3857a0 │ │ │ │ + blx 0xfee9e8fa │ │ │ │ + blcs 0x107720 │ │ │ │ + blcc 0x154bfc │ │ │ │ + bl 0x385728 │ │ │ │ @ instruction: 0xf8d70305 │ │ │ │ andcs fp, r0, r0 │ │ │ │ streq pc, [r2, #-867] @ 0xfffffc9d │ │ │ │ movweq lr, #19210 @ 0x4b0a │ │ │ │ vmax.u32 d20, d3, d25 │ │ │ │ @ instruction: 0xf7d40402 │ │ │ │ - ldrbmi pc, [r9], -r9, lsl #28 @ │ │ │ │ + @ instruction: 0x4659fe15 │ │ │ │ strbmi r4, [r8], -r2, lsl #12 │ │ │ │ - blx 0xffe9e9a0 │ │ │ │ - blcs 0x1077d4 │ │ │ │ - bls 0x514f0c │ │ │ │ + blx 0xd9e92a │ │ │ │ + blcs 0x10775c │ │ │ │ + bls 0x514e94 │ │ │ │ @ instruction: 0xf8d72000 │ │ │ │ ldrmi fp, [r3], #-0 │ │ │ │ andeq pc, r2, #-1946157055 @ 0x8c000001 │ │ │ │ @ instruction: 0x46119210 │ │ │ │ - ldc2l 7, cr15, [r6, #848]! @ 0x350 │ │ │ │ + mcr2 7, 0, pc, cr2, cr4, {6} @ │ │ │ │ @ instruction: 0x46024659 │ │ │ │ @ instruction: 0xf7779801 │ │ │ │ - blls 0x19f778 │ │ │ │ + blls 0x19f7f0 │ │ │ │ sbcle r2, r0, r0, lsl #22 │ │ │ │ ldrdlt pc, [r0], -r7 │ │ │ │ andcs r4, r0, r1, lsr #12 │ │ │ │ - stc2l 7, cr15, [r8, #848]! @ 0x350 │ │ │ │ + ldc2l 7, cr15, [r4, #848]! @ 0x350 │ │ │ │ @ instruction: 0x46024659 │ │ │ │ @ instruction: 0xf7774640 │ │ │ │ - sbfx pc, r5, #21, #21 │ │ │ │ + @ instruction: 0xe7b4fb11 │ │ │ │ andlt r2, r7, r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ @ instruction: 0xf7fd8ff0 │ │ │ │ @ instruction: 0xe760f95f │ │ │ │ @ instruction: 0xe7f24630 │ │ │ │ @@ -213558,41 +213529,41 @@ │ │ │ │ ldmdavs fp, {r0, r1, r8, sl, fp, sp, lr} │ │ │ │ rsbvs pc, r0, #318767104 @ 0x13000000 │ │ │ │ @ instruction: 0xf013d055 │ │ │ │ tstle r2, lr, lsl #6 │ │ │ │ ldrbeq r6, [r2], sl, lsl #16 │ │ │ │ push {r1, r2, r4, r6, sl, ip, lr, pc} │ │ │ │ vst4. {d20,d22,d24,d26}, [pc :256], r0 │ │ │ │ - bl 0xfec37e60 │ │ │ │ + bl 0xfec37de8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [ip], -r0, ror #31 │ │ │ │ ldrsbne pc, [r0], #128 @ 0x80 @ │ │ │ │ vaddl.u8 , d17, d2 │ │ │ │ orrlt r1, r9, #192, 2 @ 0x30 │ │ │ │ @ instruction: 0xf7fe2100 │ │ │ │ orrlt pc, r8, #13565952 @ 0xcf0000 │ │ │ │ andcc lr, r1, #212, 18 @ 0x350000 │ │ │ │ strne pc, [r4, #1602]! @ 0x642 │ │ │ │ ldrcs pc, [r7, #704] @ 0x2c0 │ │ │ │ svclt 0x004c07d2 │ │ │ │ stmdaeq r0!, {r0, r1, r6, r7, r8, ip, sp, lr, pc} │ │ │ │ ldmdaeq r0, {r0, r1, r6, r7, r8, ip, sp, lr, pc} │ │ │ │ - blx 0x209ea56 │ │ │ │ + blx 0xfef9e9de │ │ │ │ strmi r6, [r7], -lr, lsr #16 │ │ │ │ andcs r6, r1, r1, lsr #16 │ │ │ │ - ldc2 7, cr15, [r4, #848] @ 0x350 │ │ │ │ + stc2 7, cr15, [r0, #848]! @ 0x350 │ │ │ │ @ instruction: 0x46024631 │ │ │ │ @ instruction: 0xf7774638 │ │ │ │ - @ instruction: 0xf76ffd23 │ │ │ │ - stmdavs r9!, {r0, r2, r5, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ + @ instruction: 0xf76ffd5f │ │ │ │ + stmdavs r9!, {r0, r5, r6, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ addeq pc, r8, #805306372 @ 0x30000004 │ │ │ │ @ instruction: 0xf7744606 │ │ │ │ - strbmi pc, [r0], -r7, asr #23 @ │ │ │ │ - @ instruction: 0xfff0f76f │ │ │ │ - blcs 0x2baf54 │ │ │ │ + strbmi pc, [r0], -r3, lsl #24 @ │ │ │ │ + @ instruction: 0xf82cf770 │ │ │ │ + blcs 0x2baedc │ │ │ │ sbcshi pc, r7, r0, lsl #4 │ │ │ │ @ instruction: 0xf003e8df │ │ │ │ ldrbhi r5, [r1, #-3401]! @ 0xfffff2b7 │ │ │ │ @ instruction: 0x21c1ad99 │ │ │ │ @ instruction: 0xf900f7fd │ │ │ │ bicle r2, sp, r0, lsl #16 │ │ │ │ andlt r2, r2, r1 │ │ │ │ @@ -213603,119 +213574,119 @@ │ │ │ │ @ instruction: 0x461081f0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ tstcs r0, r8, lsl r6 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ - blmi 0x18b2ad4 │ │ │ │ + blmi 0x18b2a5c │ │ │ │ svccs 0x0070ee1d │ │ │ │ orrcc pc, r4, r8, asr #4 │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ ldmne r2!, {r0, r1, r4, r6, r7, fp, ip, lr}^ │ │ │ │ andls r4, r1, #24, 8 @ 0x18000000 │ │ │ │ andls r4, r0, fp, lsr r4 │ │ │ │ stmdavs r8, {r1, r3, r4, r9, sl, lr} │ │ │ │ - blx 0x49eafa │ │ │ │ + blx 0x139ea82 │ │ │ │ andcs r6, r1, r1, lsr #16 │ │ │ │ @ instruction: 0xf7d4682c │ │ │ │ - strmi pc, [r2], -r5, asr #26 │ │ │ │ + @ instruction: 0x4602fd51 │ │ │ │ @ instruction: 0x46214638 │ │ │ │ - ldc2l 7, cr15, [r4, #-476]! @ 0xfffffe24 │ │ │ │ + ldc2 7, cr15, [r0, #476]! @ 0x1dc │ │ │ │ andlt r2, r2, r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ - blmi 0x1401524 │ │ │ │ + blmi 0x14014ac │ │ │ │ svccs 0x0070ee1d │ │ │ │ bicspl pc, ip, r6, asr #12 │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ ldmne r2!, {r0, r1, r4, r6, r7, fp, ip, lr}^ │ │ │ │ andls r4, r1, #24, 8 @ 0x18000000 │ │ │ │ andls r4, r0, fp, lsr r4 │ │ │ │ stmdavs r8, {r1, r3, r4, r9, sl, lr} │ │ │ │ - blx 0xffa9eb48 │ │ │ │ - blmi 0x11dace4 │ │ │ │ + blx 0x99ead2 │ │ │ │ + blmi 0x11dac6c │ │ │ │ svccs 0x0070ee1d │ │ │ │ cmpppl r8, r6, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ ldmne r2!, {r0, r1, r4, r6, r7, fp, ip, lr}^ │ │ │ │ andls r4, r1, #24, 8 @ 0x18000000 │ │ │ │ andls r4, r0, fp, lsr r4 │ │ │ │ stmdavs r8, {r1, r3, r4, r9, sl, lr} │ │ │ │ - blx 0xff59eb70 │ │ │ │ - blmi 0xf9acbc │ │ │ │ + blx 0x49eafa │ │ │ │ + blmi 0xf9ac44 │ │ │ │ svccs 0x0070ee1d │ │ │ │ bicsmi pc, r4, r6, asr #12 │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ ldmne r2!, {r0, r1, r4, r6, r7, fp, ip, lr}^ │ │ │ │ andls r4, r1, #24, 8 @ 0x18000000 │ │ │ │ andls r4, r0, fp, lsr r4 │ │ │ │ stmdavs r8, {r1, r3, r4, r9, sl, lr} │ │ │ │ - blx 0xff09eb98 │ │ │ │ - blmi 0xd5ac94 │ │ │ │ + blx 0xfff9eb20 │ │ │ │ + blmi 0xd5ac1c │ │ │ │ svccs 0x0070ee1d │ │ │ │ cmppmi r0, r6, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ ldmne r2!, {r0, r1, r4, r6, r7, fp, ip, lr}^ │ │ │ │ andls r4, r1, #24, 8 @ 0x18000000 │ │ │ │ andls r4, r0, fp, lsr r4 │ │ │ │ stmdavs r8, {r1, r3, r4, r9, sl, lr} │ │ │ │ - blx 0xfeb9ebc0 │ │ │ │ - blmi 0xb1ac6c │ │ │ │ + blx 0xffa9eb48 │ │ │ │ + blmi 0xb1abf4 │ │ │ │ svccs 0x0070ee1d │ │ │ │ orrspl pc, r4, r8, asr #4 │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ ldmne r2!, {r0, r1, r4, r6, r7, fp, ip, lr}^ │ │ │ │ andls r4, r1, #24, 8 @ 0x18000000 │ │ │ │ andls r4, r0, fp, lsr r4 │ │ │ │ stmdavs r8, {r1, r3, r4, r9, sl, lr} │ │ │ │ - blx 0xfe69ebe8 │ │ │ │ - blmi 0x8dac44 │ │ │ │ + blx 0xff59eb70 │ │ │ │ + blmi 0x8dabcc │ │ │ │ svccs 0x0070ee1d │ │ │ │ tstppl r0, r8, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ ldmne r2!, {r0, r1, r4, r6, r7, fp, ip, lr}^ │ │ │ │ andls r4, r1, #24, 8 @ 0x18000000 │ │ │ │ andls r4, r0, fp, lsr r4 │ │ │ │ stmdavs r8, {r1, r3, r4, r9, sl, lr} │ │ │ │ - blx 0xfe19ec10 │ │ │ │ - blmi 0x69ac1c │ │ │ │ + blx 0xff09eb98 │ │ │ │ + blmi 0x69aba4 │ │ │ │ svccs 0x0070ee1d │ │ │ │ tstpmi r8, r8, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ ldmne r2!, {r0, r1, r4, r6, r7, fp, ip, lr}^ │ │ │ │ andls r4, r1, #24, 8 @ 0x18000000 │ │ │ │ andls r4, r0, fp, lsr r4 │ │ │ │ stmdavs r8, {r1, r3, r4, r9, sl, lr} │ │ │ │ - blx 0x1c9ec38 │ │ │ │ + blx 0xfeb9ebc0 │ │ │ │ andcs lr, r0, lr, asr r7 │ │ │ │ - orreq pc, ip, r5, asr #4 │ │ │ │ + tstpeq ip, r5, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ andls r4, r0, sl, lsl #22 │ │ │ │ adcsmi pc, r8, #64, 12 @ 0x4000000 │ │ │ │ - blx 0x1f9d432 │ │ │ │ + blx 0x1f9d3ba │ │ │ │ + @ instruction: 0x0082f2bc │ │ │ │ + addeq pc, r2, ip, ror #4 │ │ │ │ addeq pc, r2, r4, asr #4 │ │ │ │ + addeq pc, r2, ip, lsl r2 @ │ │ │ │ strdeq pc, [r2], r4 │ │ │ │ addeq pc, r2, ip, asr #3 │ │ │ │ addeq pc, r2, r4, lsr #3 │ │ │ │ addeq pc, r2, ip, ror r1 @ │ │ │ │ - addeq pc, r2, r4, asr r1 @ │ │ │ │ - addeq pc, r2, ip, lsr #2 │ │ │ │ - addeq pc, r2, r4, lsl #2 │ │ │ │ - eorseq sp, r3, ip, lsl #7 │ │ │ │ + eorseq sp, r3, ip, lsl #6 │ │ │ │ ldmdavs fp, {r0, r1, r8, sl, fp, sp, lr} │ │ │ │ mvneq pc, #19 │ │ │ │ ldrmi sp, [r8], -r6, lsl #2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ @@ -213730,26 +213701,26 @@ │ │ │ │ ldmib r4, {r3, r7, r8, r9, ip, sp, pc}^ │ │ │ │ @ instruction: 0xf6423201 │ │ │ │ vabal.s8 , d16, d20 │ │ │ │ bfieq r2, r7, #11, #8 │ │ │ │ @ instruction: 0xf1c3bf4c │ │ │ │ @ instruction: 0xf1c30820 │ │ │ │ @ instruction: 0xf76f0810 │ │ │ │ - stmdavs lr!, {r0, r1, r2, r3, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdavs lr!, {r0, r1, r3, r6, r9, fp, ip, sp, lr, pc} │ │ │ │ stmdavs r1!, {r0, r1, r2, r9, sl, lr} │ │ │ │ @ instruction: 0xf7d42000 │ │ │ │ - @ instruction: 0x4631fc59 │ │ │ │ + ldrtmi pc, [r1], -r5, ror #24 @ │ │ │ │ ldrtmi r4, [r8], -r2, lsl #12 │ │ │ │ - @ instruction: 0xf946f777 │ │ │ │ - blx 0x1b9ece4 │ │ │ │ + @ instruction: 0xf982f777 │ │ │ │ + blx 0xfea9ec6c │ │ │ │ vadd.i8 d22, d3, d25 │ │ │ │ strmi r0, [r6], -r8, lsl #5 │ │ │ │ - blx 0xfe41ed04 │ │ │ │ + blx 0xff31ec8c │ │ │ │ @ instruction: 0xf76f4640 │ │ │ │ - stmiavs r3!, {r0, r2, r4, r5, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmiavs r3!, {r0, r4, r5, r6, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ vqdmulh.s d2, d0, d7 │ │ │ │ ldm pc, {r0, r3, r6, r7, pc}^ @ │ │ │ │ svcmi 0x003bf003 │ │ │ │ svcls 0x008b7763 │ │ │ │ @ instruction: 0xf7fc13b3 │ │ │ │ stmdacs r0, {r0, r2, r6, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ andcs sp, r1, sp, asr #3 │ │ │ │ @@ -213763,110 +213734,110 @@ │ │ │ │ vorr.i32 d22, #8 @ 0x00000008 │ │ │ │ ldrbtmi r0, [fp], #-404 @ 0xfffffe6c │ │ │ │ ldmpl r3, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ ldrmi r1, [r8], #-2290 @ 0xfffff70e │ │ │ │ ldrtmi r9, [fp], #-513 @ 0xfffffdff │ │ │ │ ldrmi r9, [sl], -r0 │ │ │ │ @ instruction: 0xf7706808 │ │ │ │ - stmdavs r1!, {r0, r5, r6, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ + stmdavs r1!, {r0, r2, r3, r4, r9, fp, ip, sp, lr, pc} │ │ │ │ stmdavs ip!, {sp} │ │ │ │ - ldc2 7, cr15, [r8], {212} @ 0xd4 │ │ │ │ + stc2 7, cr15, [r4], #-848 @ 0xfffffcb0 │ │ │ │ ldrtmi r4, [r8], -r2, lsl #12 │ │ │ │ @ instruction: 0xf7774621 │ │ │ │ - andcs pc, r1, r1, ror r9 @ │ │ │ │ + andcs pc, r1, sp, lsr #19 │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ vnmla.f64 d4, d13, d12 │ │ │ │ @ instruction: 0xf6462f70 │ │ │ │ vmla.f d23, d16, d0[7] │ │ │ │ ldrbtmi r0, [fp], #-404 @ 0xfffffe6c │ │ │ │ ldmpl r3, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ ldrmi r1, [r8], #-2290 @ 0xfffff70e │ │ │ │ ldrtmi r9, [fp], #-513 @ 0xfffffdff │ │ │ │ ldrmi r9, [sl], -r0 │ │ │ │ @ instruction: 0xf7706808 │ │ │ │ - @ instruction: 0xe7d6f9b9 │ │ │ │ + @ instruction: 0xe7d6f9f5 │ │ │ │ vnmla.f64 d4, d13, d3 │ │ │ │ @ instruction: 0xf6462f70 │ │ │ │ vmla.f d23, d0, d0[6] │ │ │ │ ldrbtmi r0, [fp], #-404 @ 0xfffffe6c │ │ │ │ ldmpl r3, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ ldrmi r1, [r8], #-2290 @ 0xfffff70e │ │ │ │ ldrtmi r9, [fp], #-513 @ 0xfffffdff │ │ │ │ ldrmi r9, [sl], -r0 │ │ │ │ @ instruction: 0xf7706808 │ │ │ │ - strb pc, [r2, r5, lsr #19] @ │ │ │ │ + strb pc, [r2, r1, ror #19] @ │ │ │ │ vmov.s16 r4, d13[0] │ │ │ │ @ instruction: 0xf6462f70 │ │ │ │ vmla.f d22, d16, d0[5] │ │ │ │ ldrbtmi r0, [fp], #-404 @ 0xfffffe6c │ │ │ │ ldmpl r3, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ ldrmi r1, [r8], #-2290 @ 0xfffff70e │ │ │ │ ldrtmi r9, [fp], #-513 @ 0xfffffdff │ │ │ │ ldrmi r9, [sl], -r0 │ │ │ │ @ instruction: 0xf7706808 │ │ │ │ - @ instruction: 0xe7aef991 │ │ │ │ + str pc, [lr, sp, asr #19]! │ │ │ │ vmov.s16 r4, d13[0] │ │ │ │ @ instruction: 0xf6462f70 │ │ │ │ vmla.f d22, d0, d0[4] │ │ │ │ ldrbtmi r0, [fp], #-404 @ 0xfffffe6c │ │ │ │ ldmpl r3, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ ldrmi r1, [r8], #-2290 @ 0xfffff70e │ │ │ │ ldrtmi r9, [fp], #-513 @ 0xfffffdff │ │ │ │ ldrmi r9, [sl], -r0 │ │ │ │ @ instruction: 0xf7706808 │ │ │ │ - @ instruction: 0xe79af97d │ │ │ │ + @ instruction: 0xe79af9b9 │ │ │ │ vnmls.f64 d4, d13, d24 │ │ │ │ vrecps.f32 q9, q4, q8 │ │ │ │ vaddw.s8 , q8, d20 │ │ │ │ ldrbtmi r0, [fp], #-404 @ 0xfffffe6c │ │ │ │ ldmpl r3, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ ldrmi r1, [r8], #-2290 @ 0xfffff70e │ │ │ │ ldrtmi r9, [fp], #-513 @ 0xfffffdff │ │ │ │ ldrmi r9, [sl], -r0 │ │ │ │ @ instruction: 0xf7706808 │ │ │ │ - str pc, [r6, r9, ror #18] │ │ │ │ + str pc, [r6, r5, lsr #19] │ │ │ │ vmov.32 r4, d13[0] │ │ │ │ vrecps.f32 q9, q4, q8 │ │ │ │ vaddw.s8 , q0, d16 │ │ │ │ ldrbtmi r0, [fp], #-404 @ 0xfffffe6c │ │ │ │ ldmpl r3, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ ldrmi r1, [r8], #-2290 @ 0xfffff70e │ │ │ │ ldrtmi r9, [fp], #-513 @ 0xfffffdff │ │ │ │ ldrmi r9, [sl], -r0 │ │ │ │ @ instruction: 0xf7706808 │ │ │ │ - @ instruction: 0xe772f955 │ │ │ │ + @ instruction: 0xe772f991 │ │ │ │ vmov.32 r4, d13[0] │ │ │ │ vrecps.f32 q9, q4, q8 │ │ │ │ vsra.s64 d22, d12, #64 │ │ │ │ ldrbtmi r0, [fp], #-404 @ 0xfffffe6c │ │ │ │ ldmpl r3, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ ldrmi r1, [r8], #-2290 @ 0xfffff70e │ │ │ │ ldrtmi r9, [fp], #-513 @ 0xfffffdff │ │ │ │ ldrmi r9, [sl], -r0 │ │ │ │ @ instruction: 0xf7706808 │ │ │ │ - ldrb pc, [lr, -r1, asr #18] @ │ │ │ │ + @ instruction: 0xe75ef97d │ │ │ │ vhadd.s8 d18, d5, d0 │ │ │ │ - vaddw.s8 q8, q8, d12 │ │ │ │ - blmi 0x3a1598 │ │ │ │ + vaddw.s8 q8, q0, d12 │ │ │ │ + blmi 0x3a1520 │ │ │ │ @ instruction: 0xf6409000 │ │ │ │ @ instruction: 0xf168427a │ │ │ │ svclt 0x0000fa4d │ │ │ │ + addeq pc, r2, r2, rrx │ │ │ │ + addeq pc, r2, r2, lsl r0 @ │ │ │ │ addeq lr, r2, sl, ror #31 │ │ │ │ + addeq lr, r2, r2, asr #31 │ │ │ │ umulleq lr, r2, sl, pc @ │ │ │ │ addeq lr, r2, r2, ror pc │ │ │ │ addeq lr, r2, sl, asr #30 │ │ │ │ addeq lr, r2, r2, lsr #30 │ │ │ │ - strdeq lr, [r2], sl │ │ │ │ - ldrdeq lr, [r2], r2 │ │ │ │ - addeq lr, r2, sl, lsr #29 │ │ │ │ - eorseq sp, r3, r0, lsr #7 │ │ │ │ + eorseq sp, r3, r0, lsr #6 │ │ │ │ @ instruction: 0xf8d26d02 │ │ │ │ @ instruction: 0xf41330a0 │ │ │ │ suble r6, r6, r0, ror r3 │ │ │ │ @ instruction: 0xf4136853 │ │ │ │ suble r0, r7, r0, ror r3 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @@ -213881,30 +213852,30 @@ │ │ │ │ ldmib r4, {r0, r2, r3, r4, r5, ip, lr, pc}^ │ │ │ │ @ instruction: 0xf6423201 │ │ │ │ vabal.s8 , d16, d20 │ │ │ │ bfieq r2, r7, #11, #8 │ │ │ │ @ instruction: 0xf1c3bf4c │ │ │ │ @ instruction: 0xf1c30820 │ │ │ │ @ instruction: 0xf76f0810 │ │ │ │ - stmdavs lr!, {r0, r5, r6, r7, fp, ip, sp, lr, pc} │ │ │ │ + stmdavs lr!, {r0, r2, r3, r4, r8, fp, ip, sp, lr, pc} │ │ │ │ stmdavs r1!, {r0, r1, r2, r9, sl, lr} │ │ │ │ @ instruction: 0xf7d42000 │ │ │ │ - ldrtmi pc, [r1], -fp, lsr #22 @ │ │ │ │ + @ instruction: 0x4631fb37 │ │ │ │ ldrtmi r4, [r8], -r2, lsl #12 │ │ │ │ - @ instruction: 0xf818f777 │ │ │ │ - @ instruction: 0xf93cf76f │ │ │ │ + @ instruction: 0xf854f777 │ │ │ │ + @ instruction: 0xf978f76f │ │ │ │ vadd.i8 d22, d3, d25 │ │ │ │ strmi r0, [r6], -ip, lsr #5 │ │ │ │ - @ instruction: 0xf95ef774 │ │ │ │ + @ instruction: 0xf99af774 │ │ │ │ @ instruction: 0xf76f4640 │ │ │ │ - stmiavs r3!, {r0, r1, r2, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmiavs r3!, {r0, r1, r6, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ vqdmulh.s d2, d0, d7 │ │ │ │ ldm pc, {r0, r2, r4, r6, r7, pc}^ @ │ │ │ │ - blpl 0x12dd1b0 │ │ │ │ - blge 0xfe6c1f64 │ │ │ │ + blpl 0x12dd138 │ │ │ │ + blge 0xfe6c1eec │ │ │ │ ldmibvc r2, {r0, r1, r2, r3, r4, r5, r7, r8, r9, sl, fp, ip}^ │ │ │ │ andeq pc, pc, #2 │ │ │ │ ldmle r7!, {r1, r9, fp, sp} │ │ │ │ tstcs r0, r8, lsl r6 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf7fc4770 │ │ │ │ @@ -213920,210 +213891,210 @@ │ │ │ │ vaddw.s8 q8, q0, d24 │ │ │ │ ldrbtmi r0, [fp], #-404 @ 0xfffffe6c │ │ │ │ ldmpl r3, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ ldrmi r1, [r8], #-2290 @ 0xfffff70e │ │ │ │ ldrtmi r9, [fp], #-513 @ 0xfffffdff │ │ │ │ ldrmi r9, [sl], -r0 │ │ │ │ @ instruction: 0xf7706808 │ │ │ │ - stmdavs r1!, {r0, r1, r2, r5, r7, fp, ip, sp, lr, pc} │ │ │ │ + stmdavs r1!, {r0, r1, r5, r6, r7, fp, ip, sp, lr, pc} │ │ │ │ stmdavs ip!, {sp} │ │ │ │ - blx 0xff89f160 │ │ │ │ + blx 0xffb9f0e8 │ │ │ │ ldrtmi r4, [r8], -r2, lsl #12 │ │ │ │ @ instruction: 0xf7774621 │ │ │ │ - andcs pc, r1, r7, lsr r8 @ │ │ │ │ + andcs pc, r1, r3, ror r8 @ │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ vnmla.f64 d4, d13, d12 │ │ │ │ @ instruction: 0xf6462f70 │ │ │ │ vmla.f d19, d16, d0[3] │ │ │ │ ldrbtmi r0, [fp], #-404 @ 0xfffffe6c │ │ │ │ ldmpl r3, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ ldrmi r1, [r8], #-2290 @ 0xfffff70e │ │ │ │ ldrtmi r9, [fp], #-513 @ 0xfffffdff │ │ │ │ ldrmi r9, [sl], -r0 │ │ │ │ @ instruction: 0xf7706808 │ │ │ │ - @ instruction: 0xe7d6f87f │ │ │ │ + @ instruction: 0xe7d6f8bb │ │ │ │ vnmla.f64 d4, d13, d3 │ │ │ │ @ instruction: 0xf6462f70 │ │ │ │ vmla.f d18, d16, d0[1] │ │ │ │ ldrbtmi r0, [fp], #-404 @ 0xfffffe6c │ │ │ │ ldmpl r3, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ ldrmi r1, [r8], #-2290 @ 0xfffff70e │ │ │ │ ldrtmi r9, [fp], #-513 @ 0xfffffdff │ │ │ │ ldrmi r9, [sl], -r0 │ │ │ │ @ instruction: 0xf7706808 │ │ │ │ - strb pc, [r2, fp, ror #16] @ │ │ │ │ + strb pc, [r2, r7, lsr #17] @ │ │ │ │ vmov.s16 r4, d13[0] │ │ │ │ @ instruction: 0xf6462f70 │ │ │ │ vmla.f d19, d0, d0[2] │ │ │ │ ldrbtmi r0, [fp], #-404 @ 0xfffffe6c │ │ │ │ ldmpl r3, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ ldrmi r1, [r8], #-2290 @ 0xfffff70e │ │ │ │ ldrtmi r9, [fp], #-513 @ 0xfffffdff │ │ │ │ ldrmi r9, [sl], -r0 │ │ │ │ @ instruction: 0xf7706808 │ │ │ │ - sbfx pc, r7, #16, #15 │ │ │ │ + @ instruction: 0xe7aef893 │ │ │ │ vmov.s16 r4, d13[0] │ │ │ │ @ instruction: 0xf6462f70 │ │ │ │ vmla.f d18, d0, d0[0] │ │ │ │ ldrbtmi r0, [fp], #-404 @ 0xfffffe6c │ │ │ │ ldmpl r3, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ ldrmi r1, [r8], #-2290 @ 0xfffff70e │ │ │ │ ldrtmi r9, [fp], #-513 @ 0xfffffdff │ │ │ │ ldrmi r9, [sl], -r0 │ │ │ │ @ instruction: 0xf7706808 │ │ │ │ - ldr pc, [sl, r3, asr #16] │ │ │ │ + @ instruction: 0xe79af87f │ │ │ │ vnmls.f64 d4, d13, d24 │ │ │ │ @ instruction: 0xf6482f70 │ │ │ │ vsra.s64 d17, d20, #64 │ │ │ │ ldrbtmi r0, [fp], #-404 @ 0xfffffe6c │ │ │ │ ldmpl r3, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ ldrmi r1, [r8], #-2290 @ 0xfffff70e │ │ │ │ ldrtmi r9, [fp], #-513 @ 0xfffffdff │ │ │ │ ldrmi r9, [sl], -r0 │ │ │ │ @ instruction: 0xf7706808 │ │ │ │ - str pc, [r6, pc, lsr #16] │ │ │ │ + str pc, [r6, fp, ror #16] │ │ │ │ vmov.32 r4, d13[0] │ │ │ │ @ instruction: 0xf6482f70 │ │ │ │ vbic.i32 d17, #0 @ 0x00000000 │ │ │ │ ldrbtmi r0, [fp], #-404 @ 0xfffffe6c │ │ │ │ ldmpl r3, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ ldrmi r1, [r8], #-2290 @ 0xfffff70e │ │ │ │ ldrtmi r9, [fp], #-513 @ 0xfffffdff │ │ │ │ ldrmi r9, [sl], -r0 │ │ │ │ @ instruction: 0xf7706808 │ │ │ │ - @ instruction: 0xe772f81b │ │ │ │ + @ instruction: 0xe772f857 │ │ │ │ vmov.32 r4, d13[0] │ │ │ │ @ instruction: 0xf6482f70 │ │ │ │ vaddw.s8 q8, q8, d28 │ │ │ │ ldrbtmi r0, [fp], #-404 @ 0xfffffe6c │ │ │ │ ldmpl r3, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ ldrmi r1, [r8], #-2290 @ 0xfffff70e │ │ │ │ ldrtmi r9, [fp], #-513 @ 0xfffffdff │ │ │ │ ldrmi r9, [sl], -r0 │ │ │ │ @ instruction: 0xf7706808 │ │ │ │ - ldrb pc, [lr, -r7, lsl #16] @ │ │ │ │ + ldrb pc, [lr, -r3, asr #16] @ │ │ │ │ vhadd.s8 d18, d5, d0 │ │ │ │ - vaddw.s8 q8, q8, d12 │ │ │ │ - blmi 0x3a180c │ │ │ │ + vaddw.s8 q8, q0, d12 │ │ │ │ + blmi 0x3a1794 │ │ │ │ @ instruction: 0xf6409000 │ │ │ │ @ instruction: 0xf1684242 │ │ │ │ svclt 0x0000f913 │ │ │ │ + addeq lr, r2, lr, ror #27 │ │ │ │ + umulleq lr, r2, lr, sp │ │ │ │ addeq lr, r2, r6, ror sp │ │ │ │ + addeq lr, r2, lr, asr #26 │ │ │ │ addeq lr, r2, r6, lsr #26 │ │ │ │ strdeq lr, [r2], lr @ │ │ │ │ ldrdeq lr, [r2], r6 │ │ │ │ addeq lr, r2, lr, lsr #25 │ │ │ │ - addeq lr, r2, r6, lsl #25 │ │ │ │ - addeq lr, r2, lr, asr ip │ │ │ │ - addeq lr, r2, r6, lsr ip │ │ │ │ - ldrhteq sp, [r3], -r4 │ │ │ │ + eorseq sp, r3, r4, lsr r3 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ ldrsb pc, [r0], #-128 @ 0xffffff80 @ │ │ │ │ @ instruction: 0xf8deb087 │ │ │ │ vaddl.u8 q10, d4, d8 │ │ │ │ @ instruction: 0xf1bc1c03 │ │ │ │ vmax.f32 d16, d0, d2 │ │ │ │ ldcls 0, cr8, [r0], {195} @ 0xc3 │ │ │ │ @ instruction: 0xf0002c03 │ │ │ │ ldcls 0, cr8, [r0], {167} @ 0xa7 │ │ │ │ @ instruction: 0xf0002c01 │ │ │ │ movwls r8, #12487 @ 0x30c7 │ │ │ │ - cmppcc r8, #-805306364 @ p-variant is OBSOLETE @ 0xd0000004 │ │ │ │ + bicscs pc, r8, #-805306364 @ 0xd0000004 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ strmi r4, [fp], #-1683 @ 0xfffff96d │ │ │ │ ldrsbne pc, [r0], #128 @ 0x80 @ │ │ │ │ @ instruction: 0x3070f893 │ │ │ │ bicne pc, r0, r1, asr #7 │ │ │ │ stmdbcs r0, {r2, r3, r4, r9, sl, lr} │ │ │ │ adcshi pc, r3, r0 │ │ │ │ @ instruction: 0xf7fd2100 │ │ │ │ stmdacs r0, {r0, r1, r3, r4, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ addhi pc, r1, r0 │ │ │ │ - blcs 0x14802c │ │ │ │ + blcs 0x147fb4 │ │ │ │ rschi pc, r7, r0 │ │ │ │ - @ instruction: 0xf804f76f │ │ │ │ + @ instruction: 0xf840f76f │ │ │ │ @ instruction: 0x13a4f642 │ │ │ │ orrscs pc, r7, #192, 4 │ │ │ │ addeq pc, r8, #805306372 @ 0x30000004 │ │ │ │ ldrmi r4, [sl], r0, lsl #13 │ │ │ │ @ instruction: 0xf7746819 │ │ │ │ - stccs 8, cr15, [r5], {33} @ 0x21 │ │ │ │ + stccs 8, cr15, [r5], {93} @ 0x5d │ │ │ │ rschi pc, pc, r0, lsl #4 │ │ │ │ - biccs pc, ip, #72, 12 @ 0x4800000 │ │ │ │ + movtcs pc, #50760 @ 0xc648 @ │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf76f5d18 │ │ │ │ - strmi pc, [r4], -r3, asr #24 │ │ │ │ - @ instruction: 0xff84f76e │ │ │ │ + @ instruction: 0x4604fc7f │ │ │ │ + @ instruction: 0xffc0f76e │ │ │ │ andls r4, r5, r8, ror fp │ │ │ │ svccs 0x0070ee1d │ │ │ │ ldrbtmi r4, [fp], #-1681 @ 0xfffff96f │ │ │ │ ldmpl r2, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ @ instruction: 0xf64618a3 │ │ │ │ @ instruction: 0xf2c014bc │ │ │ │ - bl 0x162690 │ │ │ │ + bl 0x162618 │ │ │ │ tstls r0, r8, lsl #2 │ │ │ │ strtmi r4, [r1], -r2, lsl #8 │ │ │ │ stmdavs r0!, {r2, sl, ip, pc} │ │ │ │ - @ instruction: 0xff56f76f │ │ │ │ - blcs 0x1c8094 │ │ │ │ + @ instruction: 0xff92f76f │ │ │ │ + blcs 0x1c801c │ │ │ │ addhi pc, r5, r0 │ │ │ │ - @ instruction: 0xff68f76e │ │ │ │ + @ instruction: 0xffa4f76e │ │ │ │ @ instruction: 0xf76e4605 │ │ │ │ - @ instruction: 0xf8daff65 │ │ │ │ + @ instruction: 0xf8daffa1 │ │ │ │ strmi r4, [r6], -r0 │ │ │ │ andcs r4, r0, r9, asr r6 │ │ │ │ - @ instruction: 0xf9aef7d4 │ │ │ │ + @ instruction: 0xf9baf7d4 │ │ │ │ strmi r4, [r2], -r1, lsr #12 │ │ │ │ @ instruction: 0xf7764628 │ │ │ │ - blmi 0x1a20ee8 │ │ │ │ + blmi 0x1a20f60 │ │ │ │ ldrbtmi r9, [fp], #-2064 @ 0xfffff7f0 │ │ │ │ stmdacs r1, {r0, r1, r3, r4, fp, sp, lr} │ │ │ │ andne pc, r3, r9, asr r8 @ │ │ │ │ andeq lr, r6, #1024 @ 0x400 │ │ │ │ movweq lr, #6917 @ 0x1b05 │ │ │ │ tstls r0, r1, asr #8 │ │ │ │ @ instruction: 0xf645bf0b │ │ │ │ @ instruction: 0xf6456164 │ │ │ │ vmla.f d21, d16, d0[4] │ │ │ │ vsra.s64 d16, d4, #64 │ │ │ │ stmdavs r8, {r2, r4, r7, r8} │ │ │ │ - @ instruction: 0xff28f76f │ │ │ │ + @ instruction: 0xff64f76f │ │ │ │ ldrdmi pc, [r0], -sl │ │ │ │ andcs r9, r0, r3, lsl #18 │ │ │ │ - @ instruction: 0xf98af7d4 │ │ │ │ + @ instruction: 0xf996f7d4 │ │ │ │ strmi r4, [r2], -r1, lsr #12 │ │ │ │ @ instruction: 0xf7764630 │ │ │ │ - blmi 0x15e1050 │ │ │ │ + blmi 0x15e10c8 │ │ │ │ @ instruction: 0x11bcf646 │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ ldrbtmi r9, [fp], #-2564 @ 0xfffff5fc │ │ │ │ ldmdavs r0, {r0, r1, r3, r4, fp, sp, lr} │ │ │ │ andcs pc, r3, r9, asr r8 @ │ │ │ │ - bl 0x3080f0 │ │ │ │ + bl 0x308078 │ │ │ │ @ instruction: 0xf8cd0c02 │ │ │ │ ldrmi ip, [r3], #-0 │ │ │ │ @ instruction: 0xf76f461a │ │ │ │ - andcs pc, r1, r9, lsl #30 │ │ │ │ + andcs pc, r1, r5, asr #30 │ │ │ │ tstcs r0, r7 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ ldrd pc, [r0], -lr │ │ │ │ ldclvs 4, cr15, [r0], #-120 @ 0xffffff88 │ │ │ │ @ instruction: 0xf01ed009 │ │ │ │ @ instruction: 0xf47f0c0e │ │ │ │ - b 0x118d264 │ │ │ │ + b 0x118d1ec │ │ │ │ @ instruction: 0xf01e0e03 │ │ │ │ @ instruction: 0xf43f0f10 │ │ │ │ strbtmi sl, [r0], -lr, asr #30 │ │ │ │ tstcs r0, r7 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svchi 0x00f0e8bd │ │ │ │ @@ -214136,67 +214107,67 @@ │ │ │ │ ldrdmi pc, [r0], lr @ │ │ │ │ ldclvs 4, cr15, [r0], #-80 @ 0xffffffb0 │ │ │ │ @ instruction: 0xf8ded043 │ │ │ │ @ instruction: 0xf41cc004 │ │ │ │ @ instruction: 0xf47f0c70 │ │ │ │ strbtmi sl, [r0], -lr, lsr #30 │ │ │ │ @ instruction: 0xf76ee7de │ │ │ │ - @ instruction: 0x4606ff17 │ │ │ │ - @ instruction: 0xff14f76e │ │ │ │ + @ instruction: 0x4606ff53 │ │ │ │ + @ instruction: 0xff50f76e │ │ │ │ ldrdpl pc, [r0], -sl │ │ │ │ ldrbmi r4, [r9], -r7, lsl #12 │ │ │ │ @ instruction: 0xf7d42001 │ │ │ │ - strtmi pc, [r9], -r9, lsr #18 │ │ │ │ + @ instruction: 0x4629f935 │ │ │ │ ldrtmi r4, [r0], -r2, lsl #12 │ │ │ │ - @ instruction: 0xf8b8f777 │ │ │ │ + @ instruction: 0xf8f4f777 │ │ │ │ @ instruction: 0xf6454b23 │ │ │ │ vorr.i32 , #12 @ 0x0000000c │ │ │ │ ldrbtmi r0, [fp], #-404 @ 0xfffffe6c │ │ │ │ @ instruction: 0xf859681b │ │ │ │ - bl 0x1695a4 │ │ │ │ + bl 0x16952c │ │ │ │ andls r0, r0, r8 │ │ │ │ ldrtmi r1, [sl], #-2227 @ 0xfffff74d │ │ │ │ @ instruction: 0xf76f6808 │ │ │ │ - @ instruction: 0xf8dafeab │ │ │ │ + @ instruction: 0xf8dafee7 │ │ │ │ stmdbls r3, {lr} │ │ │ │ @ instruction: 0xf7d42001 │ │ │ │ - strtmi pc, [r1], -sp, lsl #18 │ │ │ │ + @ instruction: 0x4621f919 │ │ │ │ ldrtmi r4, [r8], -r2, lsl #12 │ │ │ │ - @ instruction: 0xf93cf777 │ │ │ │ + @ instruction: 0xf978f777 │ │ │ │ @ instruction: 0xf76ee781 │ │ │ │ - @ instruction: 0xf642ff1d │ │ │ │ + @ instruction: 0xf642ff59 │ │ │ │ vsubw.s8 , q8, d20 │ │ │ │ vcge.s8 d18, d19, d7 │ │ │ │ strmi r0, [r0], ip, lsr #5 │ │ │ │ ldmdavs r9, {r1, r3, r4, r7, r9, sl, lr} │ │ │ │ - @ instruction: 0xff3af773 │ │ │ │ + @ instruction: 0xff76f773 │ │ │ │ @ instruction: 0xf89ee717 │ │ │ │ @ instruction: 0xf00ee007 │ │ │ │ @ instruction: 0xf1be0e0f │ │ │ │ @ instruction: 0xf63f0f02 │ │ │ │ strbtmi sl, [r0], -r8, ror #29 │ │ │ │ vaba.s8 d30, d29, d8 │ │ │ │ - vsra.s64 , q12, #64 │ │ │ │ + vbic.i32 , #8 @ 0x00000008 │ │ │ │ vrhadd.s8 d16, d5, d29 │ │ │ │ - vshr.s64 q8, q0, #64 │ │ │ │ - blmi 0x2616b8 │ │ │ │ + vmov.i32 q8, #0 @ 0x00000000 │ │ │ │ + blmi 0x261640 │ │ │ │ adcne pc, r1, #64, 4 │ │ │ │ - blx 0xfeb9dc84 │ │ │ │ - addeq lr, r2, r6, lsr fp │ │ │ │ - addeq lr, r2, r6, ror #21 │ │ │ │ - umulleq lr, r2, r6, sl │ │ │ │ - ldrdeq lr, [r2], r6 │ │ │ │ - eorseq sp, r3, ip, asr #7 │ │ │ │ + blx 0xfea9dc0c │ │ │ │ + addeq lr, r2, lr, lsr #23 │ │ │ │ + addeq lr, r2, lr, asr fp │ │ │ │ + addeq lr, r2, lr, lsl #22 │ │ │ │ + addeq lr, r2, lr, asr #20 │ │ │ │ + eorseq sp, r3, ip, asr #6 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ addlt r6, r4, sp, asr #17 │ │ │ │ stmdbvs fp, {r0, r2, r3, r8, r9, ip, sp, pc} │ │ │ │ - blcs 0x8f26e4 │ │ │ │ + blcs 0x8f266c │ │ │ │ stmvs fp, {r0, r2, r3, r4, sl, fp, ip, lr, pc} │ │ │ │ tstle r1, pc, lsl #22 │ │ │ │ stmiblt r3, {r0, r1, r3, fp, sp, lr}^ │ │ │ │ @ instruction: 0xf8d0460c │ │ │ │ movwcs r1, #4304 @ 0x10d0 │ │ │ │ @ instruction: 0xf8804606 │ │ │ │ vaddl.u8 , d17, d0 │ │ │ │ @@ -214213,92 +214184,92 @@ │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x87f0e8bd │ │ │ │ stc2 7, cr15, [r8], #-1008 @ 0xfffffc10 │ │ │ │ rscle r2, r7, r0, lsl #16 │ │ │ │ andcs r6, r0, #10551296 @ 0xa10000 │ │ │ │ @ instruction: 0xf7c34630 │ │ │ │ - stmdbvs r3!, {r0, r2, r5, r6, r9, sl, fp, ip, sp, lr, pc}^ │ │ │ │ - blcs 0xf30a0 │ │ │ │ + stmdbvs r3!, {r0, r1, r2, r3, r5, r7, r9, sl, fp, ip, sp, lr, pc}^ │ │ │ │ + blcs 0xf3028 │ │ │ │ @ instruction: 0xf896d15c │ │ │ │ ldrhlt r3, [r3, -lr] │ │ │ │ - blcs 0x43b938 │ │ │ │ + blcs 0x43b8c0 │ │ │ │ @ instruction: 0xf76ed05d │ │ │ │ - stccs 14, cr15, [r0, #-244] @ 0xffffff0c │ │ │ │ + stccs 14, cr15, [r0, #-484] @ 0xfffffe1c │ │ │ │ stclle 6, cr4, [r4, #-516] @ 0xfffffdfc │ │ │ │ - bne 0xfea1efc4 │ │ │ │ - bcs 0xfe6de1c0 │ │ │ │ + bne 0xfea1ef4c │ │ │ │ + bcs 0xfe6de148 │ │ │ │ eor r2, r1, r0, lsl #14 │ │ │ │ ldrdcc pc, [ip], r6 │ │ │ │ tstpeq pc, #3 @ p-variant is OBSOLETE │ │ │ │ stmdale sp!, {r0, r2, r4, r8, r9, fp, sp}^ │ │ │ │ strbmi r2, [r9], -r2, ror #5 │ │ │ │ andls r4, r0, #48, 12 @ 0x3000000 │ │ │ │ @ instruction: 0xf7c74642 │ │ │ │ - stmdbvs r1!, {r0, r2, r7, fp, ip, sp, lr, pc} │ │ │ │ + stmdbvs r1!, {r0, r1, r2, r3, r6, r7, fp, ip, sp, lr, pc} │ │ │ │ ldrdcc pc, [r0], -sl │ │ │ │ ldrtmi r2, [r9], #-0 │ │ │ │ @ instruction: 0xf7d49303 │ │ │ │ - stmdbls r3, {r0, r1, r2, r3, r5, r6, fp, ip, sp, lr, pc} │ │ │ │ + stmdbls r3, {r0, r1, r3, r4, r5, r6, fp, ip, sp, lr, pc} │ │ │ │ strbmi r4, [r8], -r2, lsl #12 │ │ │ │ - stc2l 7, cr15, [r8, #472] @ 0x1d8 │ │ │ │ + mcr2 7, 0, pc, cr4, cr6, {3} @ │ │ │ │ strbmi r2, [r1], -r4, lsl #4 │ │ │ │ strcc r4, [r1, -r0, asr #12] │ │ │ │ - mcr2 7, 5, pc, cr4, cr3, {3} @ │ │ │ │ + mcr2 7, 7, pc, cr0, cr3, {3} @ │ │ │ │ @ instruction: 0xd01c42bd │ │ │ │ stmdacs r0, {r5, r6, fp, sp, lr} │ │ │ │ stmdbvs r1!, {r1, r3, r4, r6, r7, r8, ip, lr, pc} │ │ │ │ ldrdcc pc, [r0], -sl │ │ │ │ movwls r4, #13369 @ 0x3439 │ │ │ │ - @ instruction: 0xf858f7d4 │ │ │ │ + @ instruction: 0xf864f7d4 │ │ │ │ strmi r9, [r2], -r3, lsl #18 │ │ │ │ @ instruction: 0xf7764648 │ │ │ │ - @ instruction: 0xf8d6fd45 │ │ │ │ + @ instruction: 0xf8d6fd81 │ │ │ │ @ instruction: 0xf003308c │ │ │ │ - blcs 0x6223ac │ │ │ │ + blcs 0x622334 │ │ │ │ rsccs sp, r2, #60, 16 @ 0x3c0000 │ │ │ │ andls r4, r0, #76546048 @ 0x4900000 │ │ │ │ @ instruction: 0x46424630 │ │ │ │ - blx 0x1a9f65e │ │ │ │ + blx 0xfed1f5e6 │ │ │ │ stmdavs r3!, {r1, r3, r4, r6, r7, r8, r9, sl, sp, lr, pc} │ │ │ │ stmdbvs r3!, {r0, r1, r4, r5, r8, ip, sp, pc}^ │ │ │ │ stmiavs r1!, {r0, r1, r3, r6, r8, r9, fp, ip, sp, pc} │ │ │ │ ldrtmi r4, [r0], -r2, asr #12 │ │ │ │ - cdp2 7, 11, cr15, cr2, cr3, {6} │ │ │ │ + cdp2 7, 15, cr15, cr12, cr3, {6} │ │ │ │ @ instruction: 0xf7c64630 │ │ │ │ - str pc, [r1, r1, lsl #26] │ │ │ │ + str pc, [r1, fp, asr #26] │ │ │ │ strmi r6, [r1], -r2, ror #17 │ │ │ │ subsmi r0, r2, #146 @ 0x92 │ │ │ │ - mrc2 7, 3, pc, cr2, cr3, {3} │ │ │ │ + mcr2 7, 5, pc, cr14, cr3, {3} @ │ │ │ │ stmdavs r3!, {r0, r1, r3, r4, r7, r8, r9, sl, sp, lr, pc} │ │ │ │ addsle r2, lr, r0, lsl #22 │ │ │ │ vmov.32 r4, d13[0] │ │ │ │ @ instruction: 0xf64c2f70 │ │ │ │ vorr.i32 q8, #4 @ 0x00000004 │ │ │ │ ldrbtmi r0, [fp], #-401 @ 0xfffffe6f │ │ │ │ ldmpl r2, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ @ instruction: 0x13a4f642 │ │ │ │ orrscs pc, r7, #192, 4 │ │ │ │ ldrmi r6, [r3], #-2075 @ 0xfffff7e5 │ │ │ │ andls r4, r0, #1107296256 @ 0x42000000 │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ - ldc2 7, cr15, [r0, #444]! @ 0x1bc │ │ │ │ + stc2l 7, cr15, [ip, #444]! @ 0x1bc │ │ │ │ adceq lr, sl, r7, lsl #15 │ │ │ │ subsmi r4, r2, #68157440 @ 0x4100000 │ │ │ │ @ instruction: 0xf7734640 │ │ │ │ - @ instruction: 0xe7cefe51 │ │ │ │ - mvnscc pc, sp, asr #4 │ │ │ │ + strb pc, [lr, sp, lsl #29] @ │ │ │ │ + cmnpcc r8, sp, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - rsbmi pc, r0, lr, asr #12 │ │ │ │ + rsccc pc, r0, lr, asr #12 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ vqdmulh.s d20, d0, d3 │ │ │ │ @ instruction: 0xf19f32cd │ │ │ │ - svclt 0x0000f9cb │ │ │ │ - addeq lr, r2, r6, ror #15 │ │ │ │ - ldrsbteq sp, [r3], -ip │ │ │ │ + svclt 0x0000f9c7 │ │ │ │ + addeq lr, r2, lr, asr r8 │ │ │ │ + eorseq sp, r3, ip, asr r3 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ stcvs 6, cr4, [r3, #-116] @ 0xffffff8c │ │ │ │ ldrmi fp, [r4], -r7, lsl #1 │ │ │ │ @ instruction: 0xf89d681b │ │ │ │ @@ -214310,102 +214281,102 @@ │ │ │ │ @ instruction: 0x4326432e │ │ │ │ @ instruction: 0xf10006f6 │ │ │ │ @ instruction: 0xf8d080ae │ │ │ │ @ instruction: 0xf01360b4 │ │ │ │ tstle r7, r0, ror r3 │ │ │ │ @ instruction: 0xf0402e00 │ │ │ │ @ instruction: 0xf8d080c1 │ │ │ │ - blcs 0xedb00 │ │ │ │ + blcs 0xeda88 │ │ │ │ adcshi pc, sl, r0, asr #32 │ │ │ │ strmi r9, [r7], -r4, lsl #2 │ │ │ │ ldrsbne pc, [r0], #128 @ 0x80 @ │ │ │ │ bicne pc, r0, r1, asr #7 │ │ │ │ @ instruction: 0xf0002900 │ │ │ │ smlatbcs r0, r1, r0, r8 │ │ │ │ - blx 0xffc9f830 │ │ │ │ + blx 0xffc9f7b8 │ │ │ │ @ instruction: 0xf0002800 │ │ │ │ cdpcs 0, 0, cr8, cr0, cr0, {5} │ │ │ │ @ instruction: 0xf04fbfdc │ │ │ │ @ instruction: 0xf8cd0a00 │ │ │ │ ldcle 0, cr10, [r0, #-48] @ 0xffffffd0 │ │ │ │ movweq pc, #49172 @ 0xc014 @ │ │ │ │ adchi pc, fp, r0 │ │ │ │ ldrsbtcc pc, [r8], r7 @ │ │ │ │ - b 0x14c80a0 │ │ │ │ + b 0x14c8028 │ │ │ │ @ instruction: 0xf0120a63 │ │ │ │ @ instruction: 0xf10a0f0c │ │ │ │ svclt 0x000c0a01 │ │ │ │ ldrbmi r2, [r3], -r0, lsl #6 │ │ │ │ @ instruction: 0xf6429303 │ │ │ │ vabdl.s8 , d16, d20 │ │ │ │ @ instruction: 0xf76e2797 │ │ │ │ - strmi pc, [r1], fp, lsl #27 │ │ │ │ - stc2 7, cr15, [r8, #440] @ 0x1b8 │ │ │ │ + strmi pc, [r1], r7, asr #27 │ │ │ │ + stc2l 7, cr15, [r4, #440] @ 0x1b8 │ │ │ │ @ instruction: 0xf76e9001 │ │ │ │ - strmi pc, [r0], r5, lsl #27 │ │ │ │ - ldc2 7, cr15, [r6, #440]! @ 0x1b8 │ │ │ │ + strmi pc, [r0], r1, asr #27 │ │ │ │ + ldc2l 7, cr15, [r2, #440]! @ 0x1b8 │ │ │ │ addeq pc, r8, #805306372 @ 0x30000004 │ │ │ │ andls r6, r5, r9, lsr r8 │ │ │ │ - ldc2l 7, cr15, [r8, #460] @ 0x1cc │ │ │ │ + mrc2 7, 0, pc, cr4, cr3, {3} │ │ │ │ ldrdlt pc, [r0], -r7 │ │ │ │ andcs r4, r1, r9, lsr #12 │ │ │ │ - @ instruction: 0xff92f7d3 │ │ │ │ + @ instruction: 0xff9ef7d3 │ │ │ │ @ instruction: 0x46024659 │ │ │ │ @ instruction: 0xf7764648 │ │ │ │ - @ instruction: 0xf8d7ff21 │ │ │ │ + @ instruction: 0xf8d7ff5d │ │ │ │ ldmdbls r0, {ip, sp, pc} │ │ │ │ @ instruction: 0xf7d32001 │ │ │ │ - ldrbmi pc, [r9], -r7, lsl #31 @ │ │ │ │ + uadd8mi pc, r9, r3 @ │ │ │ │ stmdals r1, {r1, r9, sl, lr} │ │ │ │ - @ instruction: 0xff16f776 │ │ │ │ - blls 0x1870cc │ │ │ │ + @ instruction: 0xff52f776 │ │ │ │ + blls 0x187054 │ │ │ │ teqle lr, r0, lsl #22 │ │ │ │ strbmi r9, [r9], -r5, lsl #22 │ │ │ │ strbmi r9, [r0], -r1, lsl #20 │ │ │ │ ldrmi r9, [r0, r4, lsl #28]! │ │ │ │ ldrdlt pc, [r0], -r7 │ │ │ │ andcs r4, r1, r1, lsr #12 │ │ │ │ - @ instruction: 0xff72f7d3 │ │ │ │ + @ instruction: 0xff7ef7d3 │ │ │ │ @ instruction: 0x46024659 │ │ │ │ @ instruction: 0xf7764640 │ │ │ │ - blls 0x121778 │ │ │ │ + blls 0x1217f0 │ │ │ │ suble r2, r4, r0, lsl #22 │ │ │ │ movwls r3, #2817 @ 0xb01 │ │ │ │ movweq lr, #23306 @ 0x5b0a │ │ │ │ ldrdlt pc, [r0], -r7 │ │ │ │ vhadd.u32 d18, d3, d1 │ │ │ │ - bl 0x362d10 │ │ │ │ + bl 0x362c98 │ │ │ │ strtmi r0, [r9], -r4, lsl #6 │ │ │ │ streq pc, [r1], #-867 @ 0xfffffc9d │ │ │ │ - @ instruction: 0xff5af7d3 │ │ │ │ + @ instruction: 0xff66f7d3 │ │ │ │ @ instruction: 0x46024659 │ │ │ │ @ instruction: 0xf7764648 │ │ │ │ - blls 0x1e14c8 │ │ │ │ + blls 0x1e1540 │ │ │ │ sbcsle r2, r0, r0, lsl #22 │ │ │ │ andcs r9, r1, r0, lsl sl │ │ │ │ ldrdlt pc, [r0], -r7 │ │ │ │ vqshl.u32 d20, d3, d3 │ │ │ │ andsls r0, r0, #268435456 @ 0x10000000 │ │ │ │ @ instruction: 0xf7d34611 │ │ │ │ - ldrbmi pc, [r9], -r7, asr #30 @ │ │ │ │ + usaxmi pc, r9, r3 @ │ │ │ │ stmdals r1, {r1, r9, sl, lr} │ │ │ │ - mrc2 7, 6, pc, cr6, cr6, {3} │ │ │ │ - blcs 0x108554 │ │ │ │ + @ instruction: 0xff12f776 │ │ │ │ + blcs 0x1084dc │ │ │ │ @ instruction: 0xf8d7d0c0 │ │ │ │ strtmi fp, [r1], -r0 │ │ │ │ @ instruction: 0xf7d32001 │ │ │ │ - uasxmi pc, r9, r9 @ │ │ │ │ + ldrbmi pc, [r9], -r5, asr #30 @ │ │ │ │ strbmi r4, [r0], -r2, lsl #12 │ │ │ │ - mcr2 7, 6, pc, cr8, cr6, {3} @ │ │ │ │ + @ instruction: 0xff04f776 │ │ │ │ @ instruction: 0x4610e7b4 │ │ │ │ tstcs r0, r7 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - blx 0xfed1f96c │ │ │ │ + blx 0xfed1f8f4 │ │ │ │ @ instruction: 0xf47f2800 │ │ │ │ andcs sl, r1, r0, ror #30 │ │ │ │ tstcs r0, r7 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ @@ -214434,15 +214405,15 @@ │ │ │ │ ldrsbt pc, [r8], r0 @ │ │ │ │ svceq 0x0000f1be │ │ │ │ pkhbtmi sp, sl, sp, lsl #2 │ │ │ │ ldrsbne pc, [r0], #128 @ 0x80 @ │ │ │ │ @ instruction: 0x4691461d │ │ │ │ bicne pc, r0, r1, asr #7 │ │ │ │ @ instruction: 0x4671b339 │ │ │ │ - blx 0x21fa04 │ │ │ │ + blx 0x21f98c │ │ │ │ andcs fp, r1, r8, lsr fp │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ mul r7, lr, r8 │ │ │ │ @@ -214458,141 +214429,141 @@ │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ @ instruction: 0xf7fc8ff0 │ │ │ │ stmdacs r0, {r0, r1, r2, r3, r4, r5, r9, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf642d0d7 │ │ │ │ vaddhn.i16 d17, q8, q10 │ │ │ │ @ instruction: 0xf76e2497 │ │ │ │ - @ instruction: 0x4607fc5f │ │ │ │ - mrrc2 7, 6, pc, ip, cr14 @ │ │ │ │ + @ instruction: 0x4607fc9b │ │ │ │ + ldc2 7, cr15, [r8], {110} @ 0x6e │ │ │ │ @ instruction: 0xf76e4606 │ │ │ │ - andls pc, r0, r9, asr ip @ │ │ │ │ - ldc2 7, cr15, [lr], #440 @ 0x1b8 │ │ │ │ + mulls r0, r5, ip │ │ │ │ + ldc2l 7, cr15, [sl], #440 @ 0x1b8 │ │ │ │ vadd.i8 d22, d3, d17 │ │ │ │ andls r0, r1, ip, lsr #5 │ │ │ │ - stc2l 7, cr15, [r0], #460 @ 0x1cc │ │ │ │ + ldc2 7, cr15, [ip, #-460] @ 0xfffffe34 │ │ │ │ stmdavs r5!, {r0, r3, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7d32000 │ │ │ │ - @ instruction: 0x4602fe9b │ │ │ │ + strmi pc, [r2], -r7, lsr #29 │ │ │ │ ldrtmi r4, [r8], -r9, lsr #12 │ │ │ │ - blx 0x111f87a │ │ │ │ + blx 0x201f802 │ │ │ │ stmdavs r4!, {r0, r1, r5, r7, r9, sl, lr} │ │ │ │ stmdbls ip, {sp} │ │ │ │ - mrc2 7, 4, pc, cr0, cr3, {6} │ │ │ │ + mrc2 7, 4, pc, cr12, cr3, {6} │ │ │ │ strmi r4, [r2], -r1, lsr #12 │ │ │ │ @ instruction: 0xf7764630 │ │ │ │ - @ instruction: 0xf1b8fb35 │ │ │ │ + @ instruction: 0xf1b8fb71 │ │ │ │ tstle r1, r0, lsl #30 │ │ │ │ ldrtmi r9, [r2], -r0, lsl #26 │ │ │ │ ldrtmi r9, [r9], -r1, lsl #22 │ │ │ │ ldrbmi r4, [r0, r8, lsr #12] │ │ │ │ ldrdmi pc, [r0], -fp │ │ │ │ andcs r4, r0, r9, asr #12 │ │ │ │ - mrc2 7, 3, pc, cr12, cr3, {6} │ │ │ │ + mcr2 7, 4, pc, cr8, cr3, {6} @ │ │ │ │ strmi r4, [r2], -r1, lsr #12 │ │ │ │ @ instruction: 0xf7764628 │ │ │ │ - @ instruction: 0xe798fbd5 │ │ │ │ + @ instruction: 0xe798fc11 │ │ │ │ ldrdmi pc, [r0], -fp │ │ │ │ andcs r4, r0, r9, asr #12 │ │ │ │ - mrc2 7, 3, pc, cr0, cr3, {6} │ │ │ │ + mrc2 7, 3, pc, cr12, cr3, {6} │ │ │ │ strmi r4, [r2], -r1, lsr #12 │ │ │ │ @ instruction: 0xf7769800 │ │ │ │ - @ instruction: 0xe7e1fb15 │ │ │ │ + ubfx pc, r1, #22, #2 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ ldrsb pc, [r0], #-128 @ 0xffffff80 @ │ │ │ │ @ instruction: 0xf8deb087 │ │ │ │ @ instruction: 0xf0144008 │ │ │ │ @ instruction: 0xf0000ce0 │ │ │ │ ldcls 0, cr8, [r1], {183} @ 0xb7 │ │ │ │ @ instruction: 0xf0002c03 │ │ │ │ ldcls 0, cr8, [r1], {174} @ 0xae │ │ │ │ @ instruction: 0xf0002c01 │ │ │ │ ldrmi r8, [sl], sp, asr #1 │ │ │ │ - cmppcc r8, #-805306364 @ p-variant is OBSOLETE @ 0xd0000004 │ │ │ │ + bicscs pc, r8, #-805306364 @ 0xd0000004 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ strmi r4, [fp], #-1683 @ 0xfffff96d │ │ │ │ ldrsbne pc, [r0], #128 @ 0x80 @ │ │ │ │ @ instruction: 0x3070f893 │ │ │ │ bicne pc, r0, r1, asr #7 │ │ │ │ stmdbcs r0, {r2, r3, r4, r9, sl, lr} │ │ │ │ adchi pc, lr, r0 │ │ │ │ @ instruction: 0xf7fd2100 │ │ │ │ stmdacs r0, {r0, r1, r5, r6, r8, fp, ip, sp, lr, pc} │ │ │ │ addhi pc, r8, r0 │ │ │ │ - blcs 0x1487a0 │ │ │ │ + blcs 0x148728 │ │ │ │ adcshi pc, lr, r0 │ │ │ │ - mcrr2 7, 6, pc, ip, cr14 @ │ │ │ │ + stc2 7, cr15, [r8], {110} @ 0x6e │ │ │ │ @ instruction: 0x13a4f642 │ │ │ │ orrscs pc, r7, #192, 4 │ │ │ │ addeq pc, r8, #805306372 @ 0x30000004 │ │ │ │ ldrmi r4, [r9], r7, lsl #12 │ │ │ │ @ instruction: 0xf7736819 │ │ │ │ - andcs pc, r0, r9, ror #24 │ │ │ │ - @ instruction: 0xf892f76f │ │ │ │ + andcs pc, r0, r5, lsr #25 │ │ │ │ + @ instruction: 0xf8cef76f │ │ │ │ andls r2, r4, r5, lsl #24 │ │ │ │ tstphi r3, r0, lsl #4 @ p-variant is OBSOLETE │ │ │ │ - biccs pc, ip, #72, 12 @ 0x4800000 │ │ │ │ + movtcs pc, #50760 @ 0xc648 @ │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf76f5d18 │ │ │ │ - strmi pc, [r4], -r7, lsl #17 │ │ │ │ - blx 0xff31f956 │ │ │ │ + strmi pc, [r4], -r3, asr #17 │ │ │ │ + stc2 7, cr15, [r4], {110} @ 0x6e │ │ │ │ andls r4, r3, sl, lsl #23 │ │ │ │ svccs 0x0070ee1d │ │ │ │ ldrbtmi r4, [fp], #-1680 @ 0xfffff970 │ │ │ │ ldmpl r2, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ @ instruction: 0xf64618a3 │ │ │ │ @ instruction: 0xf2c014bc │ │ │ │ ldmibne r1, {r2, r4, r7, sl}^ │ │ │ │ strmi r9, [r2], #-256 @ 0xffffff00 │ │ │ │ strls r4, [r2], #-1569 @ 0xfffff9df │ │ │ │ @ instruction: 0xf76f6820 │ │ │ │ - blls 0x560a34 │ │ │ │ + blls 0x560aac │ │ │ │ @ instruction: 0xf0002b03 │ │ │ │ @ instruction: 0xf76e8095 │ │ │ │ - strmi pc, [r5], -sp, lsr #23 │ │ │ │ - blx 0xfeb9f992 │ │ │ │ + strmi pc, [r5], -r9, ror #23 │ │ │ │ + blx 0xffa9f91a │ │ │ │ ldrdmi pc, [r0], -r9 │ │ │ │ ldrbmi r4, [r1], -r6, lsl #12 │ │ │ │ @ instruction: 0xf7d32000 │ │ │ │ - @ instruction: 0x4621fdf3 │ │ │ │ + @ instruction: 0x4621fdff │ │ │ │ strtmi r4, [r8], -r2, lsl #12 │ │ │ │ - blx 0xff91f9c8 │ │ │ │ - bls 0x1f49cc │ │ │ │ + blx 0x81f952 │ │ │ │ + bls 0x1f4954 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ stccs 12, cr9, [r1], {17} │ │ │ │ andne pc, r3, r8, asr r8 @ │ │ │ │ andeq lr, r1, r2, lsl #22 │ │ │ │ movweq lr, #6917 @ 0x1b05 │ │ │ │ andeq lr, r6, #1024 @ 0x400 │ │ │ │ stmib sp, {r0, r3, r4, r5, sl, lr}^ │ │ │ │ suble r0, ip, r0, lsl #2 │ │ │ │ svceq 0x0000f1bb │ │ │ │ adcshi pc, r1, r0 │ │ │ │ mvnvs pc, r7, asr #12 │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ @ instruction: 0xf76f6808 │ │ │ │ - @ instruction: 0xf8d9fb95 │ │ │ │ + @ instruction: 0xf8d9fbd1 │ │ │ │ andcs r4, r0, r0 │ │ │ │ @ instruction: 0xf7d39910 │ │ │ │ - strtmi pc, [r1], -fp, asr #27 │ │ │ │ + @ instruction: 0x4621fdd7 │ │ │ │ ldrtmi r4, [r0], -r2, lsl #12 │ │ │ │ - blx 0xa1fa1a │ │ │ │ + blx 0x191f9a2 │ │ │ │ @ instruction: 0xf6464b63 │ │ │ │ vsra.s64 d17, d28, #64 │ │ │ │ - bls 0x16229c │ │ │ │ + bls 0x162224 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ @ instruction: 0xf8586810 │ │ │ │ - blls 0x1a9c64 │ │ │ │ + blls 0x1a9bec │ │ │ │ @ instruction: 0x0c02eb07 │ │ │ │ andgt pc, r0, sp, asr #17 │ │ │ │ @ instruction: 0x461a4413 │ │ │ │ - blx 0x139fa26 │ │ │ │ + blx 0xfe29f9ae │ │ │ │ andlt r2, r7, r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf8de8ff0 │ │ │ │ @ instruction: 0xf41ee000 │ │ │ │ @@ -214607,90 +214578,90 @@ │ │ │ │ @ instruction: 0xe740d4f0 │ │ │ │ @ instruction: 0xf918f7fc │ │ │ │ @ instruction: 0xf1bbe751 │ │ │ │ rsbsle r0, r4, r0, lsl #30 │ │ │ │ mvnseq pc, r8, asr #4 │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ @ instruction: 0xf76f6808 │ │ │ │ - ldr pc, [r2, r9, asr #22]! │ │ │ │ + ldr pc, [r2, r5, lsl #23]! │ │ │ │ ldrdmi pc, [r0], lr @ │ │ │ │ ldclvs 4, cr15, [r0], #-80 @ 0xffffffb0 │ │ │ │ @ instruction: 0xf8ded04f │ │ │ │ @ instruction: 0xf41cc004 │ │ │ │ @ instruction: 0xf47f0c70 │ │ │ │ ldrb sl, [r5, r8, lsr #30] │ │ │ │ - blx 0xfe49fa9a │ │ │ │ + blx 0xff39fa22 │ │ │ │ @ instruction: 0x13a4f642 │ │ │ │ orrscs pc, r7, #192, 4 │ │ │ │ adceq pc, ip, #805306372 @ 0x30000004 │ │ │ │ ldrmi r4, [r9], r7, lsl #12 │ │ │ │ @ instruction: 0xf7736819 │ │ │ │ - strb pc, [r0, -fp, lsr #23] @ │ │ │ │ - blx 0x141fab6 │ │ │ │ + strb pc, [r0, -r7, ror #23] @ │ │ │ │ + blx 0xfe31fa3e │ │ │ │ @ instruction: 0xf76e4605 │ │ │ │ - strmi pc, [r6], -r9, asr #22 │ │ │ │ - blx 0x59fac2 │ │ │ │ + strmi pc, [r6], -r5, lsl #23 │ │ │ │ + blx 0x149fa4a │ │ │ │ ldrdmi pc, [r0], -r9 │ │ │ │ andls r4, r5, r1, asr r6 │ │ │ │ @ instruction: 0xf7d32001 │ │ │ │ - @ instruction: 0x4621fd5b │ │ │ │ + strtmi pc, [r1], -r7, ror #26 │ │ │ │ strtmi r4, [r8], -r2, lsl #12 │ │ │ │ - stc2l 7, cr15, [sl], #472 @ 0x1d8 │ │ │ │ - bls 0x1f49d4 │ │ │ │ + stc2 7, cr15, [r6, #-472]! @ 0xfffffe28 │ │ │ │ + bls 0x1f495c │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ andne pc, r3, r8, asr r8 @ │ │ │ │ stmdane fp!, {r4, r6, fp, ip}^ │ │ │ │ ldrtmi r1, [r9], #-2442 @ 0xfffff676 │ │ │ │ smlabteq r0, sp, r9, lr │ │ │ │ svceq 0x0000f1bb │ │ │ │ @ instruction: 0xf647d027 │ │ │ │ vmla.f d19, d16, d0[2] │ │ │ │ stmdavs r8, {r2, r4, r7, r8} │ │ │ │ - blx 0x21fb0a │ │ │ │ + blx 0x111fa92 │ │ │ │ ldrtmi r9, [r1], -r5, lsl #26 │ │ │ │ @ instruction: 0xf77a4628 │ │ │ │ - @ instruction: 0xf8d9fccd │ │ │ │ + @ instruction: 0xf8d9fd09 │ │ │ │ ldmdbls r0, {lr} │ │ │ │ @ instruction: 0xf7d32000 │ │ │ │ - @ instruction: 0x4621fd35 │ │ │ │ + strtmi pc, [r1], -r1, asr #26 │ │ │ │ strtmi r4, [r8], -r2, lsl #12 │ │ │ │ - blx 0xfe49fb44 │ │ │ │ + blx 0xff39facc │ │ │ │ @ instruction: 0xf89ee768 │ │ │ │ @ instruction: 0xf00ee007 │ │ │ │ @ instruction: 0xf1be0e0f │ │ │ │ stmible r5, {r1, r8, r9, sl, fp} │ │ │ │ @ instruction: 0xf647e6d5 │ │ │ │ vorr.i32 , #4 @ 0x00000004 │ │ │ │ stmdavs r8, {r2, r4, r7, r8} │ │ │ │ - blx 0xffa1fb48 │ │ │ │ + blx 0x91fad2 │ │ │ │ @ instruction: 0xf647e74d │ │ │ │ vbic.i32 d18, #12 @ 0x0000000c │ │ │ │ stmdavs r8, {r2, r4, r7, r8} │ │ │ │ - blx 0xff81fb58 │ │ │ │ + blx 0x71fae2 │ │ │ │ vaba.s8 q15, q12, q3 │ │ │ │ vbic.i32 , #4 @ 0x00000004 │ │ │ │ stmdavs r8, {r2, r4, r7, r8} │ │ │ │ - blx 0xff61fb68 │ │ │ │ + blx 0x51faf2 │ │ │ │ vaba.s8 d30, d13, d29 │ │ │ │ - vsra.s64 , q12, #64 │ │ │ │ + vbic.i32 , #8 @ 0x00000008 │ │ │ │ vrhadd.s8 d16, d5, d29 │ │ │ │ - vshr.s64 q8, q0, #64 │ │ │ │ - blmi 0x261e78 │ │ │ │ + vmov.i32 q8, #0 @ 0x00000000 │ │ │ │ + blmi 0x261e00 │ │ │ │ adcne pc, r1, #64, 4 │ │ │ │ - mcr2 1, 6, pc, cr10, cr14, {4} @ │ │ │ │ - @ instruction: 0x0082e3be │ │ │ │ - addeq lr, r2, r0, ror r3 │ │ │ │ - addeq lr, r2, r8, lsl r3 │ │ │ │ - addeq lr, r2, r0, asr #4 │ │ │ │ - eorseq sp, r3, ip, asr #7 │ │ │ │ + mcr2 1, 6, pc, cr6, cr14, {4} @ │ │ │ │ + addeq lr, r2, r6, lsr r4 │ │ │ │ + addeq lr, r2, r8, ror #7 │ │ │ │ + umulleq lr, r2, r0, r3 │ │ │ │ + @ instruction: 0x0082e2b8 │ │ │ │ + eorseq sp, r3, ip, asr #6 │ │ │ │ ldmvs r3, {r1, r8, sl, fp, sp, lr} │ │ │ │ mvnseq pc, #19 │ │ │ │ push {r0, r1, r2, r3, r5, r6, ip, lr, pc} │ │ │ │ @ instruction: 0xf44f4ff0 │ │ │ │ - bl 0xfec38ff0 │ │ │ │ + bl 0xfec38f78 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmdbvs ip, {r3, r4, r5, r7, r8, r9, sl, fp} │ │ │ │ stccs 0, cr11, [r3], {137} @ 0x89 │ │ │ │ stccs 0, cr13, [r1], {72} @ 0x48 │ │ │ │ addshi pc, fp, r0 │ │ │ │ ldrmi r6, [fp], fp, asr #16 │ │ │ │ movwls r6, #14475 @ 0x388b │ │ │ │ @@ -214702,201 +214673,201 @@ │ │ │ │ @ instruction: 0xf7fc2100 │ │ │ │ stmdacs r0, {r0, r3, r4, r5, r6, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ andcs sp, r0, r9, ror r0 │ │ │ │ @ instruction: 0xf0002c03 │ │ │ │ @ instruction: 0xf6428090 │ │ │ │ vabal.s8 , d16, d20 │ │ │ │ @ instruction: 0xf76e2597 │ │ │ │ - andls pc, r5, r3, lsr pc @ │ │ │ │ - blx 0x1e1fbfc │ │ │ │ + andls pc, r5, pc, ror #30 │ │ │ │ + blx 0xfed1fb84 │ │ │ │ @ instruction: 0xf76e4680 │ │ │ │ - @ instruction: 0x4607fa71 │ │ │ │ - blx 0x1c9fc08 │ │ │ │ + strmi pc, [r7], -sp, lsr #21 │ │ │ │ + blx 0xfeb9fb90 │ │ │ │ stmdbls r3, {r1, r2, r3, r5, fp, sp, lr} │ │ │ │ andcs r4, r0, r1, lsl #13 │ │ │ │ @ instruction: 0xf7d39503 │ │ │ │ - @ instruction: 0x4631fcb7 │ │ │ │ + ldrtmi pc, [r1], -r3, asr #25 @ │ │ │ │ strbmi r4, [r0], -r2, lsl #12 │ │ │ │ - @ instruction: 0xf9a4f776 │ │ │ │ + @ instruction: 0xf9e0f776 │ │ │ │ ldrbmi r6, [r9], -sp, lsr #16 │ │ │ │ @ instruction: 0xf7d32000 │ │ │ │ - strtmi pc, [r9], -sp, lsr #25 │ │ │ │ + @ instruction: 0x4629fcb9 │ │ │ │ ldrtmi r4, [r8], -r2, lsl #12 │ │ │ │ - @ instruction: 0xf99af776 │ │ │ │ + @ instruction: 0xf9d6f776 │ │ │ │ ldmdavs fp, {r2, r8, r9, fp, ip, pc} │ │ │ │ ldmdale lr!, {r0, r1, r8, r9, fp, sp} │ │ │ │ @ instruction: 0xf013e8df │ │ │ │ tsteq lr, r1, lsl #2 │ │ │ │ sbcseq r0, r9, r6, lsr #32 │ │ │ │ @ instruction: 0xf4126812 │ │ │ │ andle r6, sp, r0, ror r3 │ │ │ │ @ instruction: 0xf012684d │ │ │ │ stmiavs pc, {r1, r2, r3, r8, r9}^ @ │ │ │ │ strtmi r6, [fp], lr, lsl #17 │ │ │ │ @ instruction: 0x960346ba │ │ │ │ - b 0x1256574 │ │ │ │ + b 0x12564fc │ │ │ │ teqmi sl, #1610612736 @ 0x60000000 │ │ │ │ strle r0, [sp, #1746]! @ 0x6d2 │ │ │ │ andlt r4, r9, r8, lsl r6 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ ssub8mi r8, r8, r0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ - blx 0xb9fc90 │ │ │ │ + blx 0x1a9fc18 │ │ │ │ teqpvs r4, #76546048 @ p-variant is OBSOLETE @ 0x4900000 │ │ │ │ orrscs pc, r7, #192, 4 │ │ │ │ ldmdavs sl, {r0, r2, r9, sl, lr} │ │ │ │ movtvs pc, #1609 @ 0x649 @ │ │ │ │ orrscs pc, r7, #192, 4 │ │ │ │ @ instruction: 0xf7736819 │ │ │ │ - blls 0x261000 │ │ │ │ + blls 0x261078 │ │ │ │ strbmi r4, [r9], -sl, lsr #12 │ │ │ │ stmib sp, {r0, r1, sp}^ │ │ │ │ @ instruction: 0xf7758700 │ │ │ │ - @ instruction: 0x2c01f95d │ │ │ │ + @ instruction: 0x2c01f999 │ │ │ │ sbcshi pc, fp, r0 │ │ │ │ ldrbmi r9, [r1], -r3, lsl #22 │ │ │ │ ldmdavs ip, {sp} │ │ │ │ - mrrc2 7, 13, pc, ip, cr3 @ │ │ │ │ + stc2l 7, cr15, [r8], #-844 @ 0xfffffcb4 │ │ │ │ strbmi r4, [r8], -r2, lsl #12 │ │ │ │ @ instruction: 0xf7764621 │ │ │ │ - @ instruction: 0x2001f9b5 │ │ │ │ + strdcs pc, [r1], -r1 │ │ │ │ tstcs r0, r9 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ @ instruction: 0xffd2f7fb │ │ │ │ @ instruction: 0xf8d2e775 │ │ │ │ @ instruction: 0xf41330a0 │ │ │ │ rsbsle r6, r2, r0, ror r3 │ │ │ │ @ instruction: 0xf4136853 │ │ │ │ @ instruction: 0xf47f0370 │ │ │ │ ssaxmi sl, r8, fp │ │ │ │ @ instruction: 0x2100e7b1 │ │ │ │ - cdp2 7, 12, cr15, cr0, cr14, {3} │ │ │ │ + cdp2 7, 15, cr15, cr12, cr14, {3} │ │ │ │ @ instruction: 0xf76e9005 │ │ │ │ - pkhbtmi pc, r1, fp, lsl #20 @ │ │ │ │ - blx 0x71fd1c │ │ │ │ + pkhtbmi pc, r1, r7, asr #20 @ │ │ │ │ + blx 0x161fca4 │ │ │ │ @ instruction: 0xf76e4680 │ │ │ │ - @ instruction: 0x4604fa15 │ │ │ │ - blx 0x59fd28 │ │ │ │ + @ instruction: 0x4604fa51 │ │ │ │ + blx 0x149fcb0 │ │ │ │ @ instruction: 0xf76e4607 │ │ │ │ - strmi pc, [r6], -pc, lsl #20 │ │ │ │ + strmi pc, [r6], -fp, asr #20 │ │ │ │ @ instruction: 0xf76e9007 │ │ │ │ - @ instruction: 0xf649fa0b │ │ │ │ + @ instruction: 0xf649fa47 │ │ │ │ vbic.i32 d22, #2048 @ 0x00000800 │ │ │ │ @ instruction: 0x46052397 │ │ │ │ ldrtmi r9, [r8], -r6 │ │ │ │ @ instruction: 0xf77a6819 │ │ │ │ - @ instruction: 0xf649fbe3 │ │ │ │ + @ instruction: 0xf649fc1f │ │ │ │ vbic.i32 d22, #1024 @ 0x00000400 │ │ │ │ @ instruction: 0x46302397 │ │ │ │ @ instruction: 0xf77a6819 │ │ │ │ - @ instruction: 0xf649fc13 │ │ │ │ + @ instruction: 0xf649fc4f │ │ │ │ vqdmlal.s q11, d0, d0[0] │ │ │ │ @ instruction: 0x46282397 │ │ │ │ strne pc, [r4, #1602]! @ 0x642 │ │ │ │ ldrcs pc, [r7, #704] @ 0x2c0 │ │ │ │ @ instruction: 0xf77a6819 │ │ │ │ - stmdavs lr!, {r0, r1, r2, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdavs lr!, {r0, r1, r6, sl, fp, ip, sp, lr, pc} │ │ │ │ andcs r9, r1, r3, lsl #18 │ │ │ │ @ instruction: 0xf7d39503 │ │ │ │ - ldrtmi pc, [r1], -r3, lsl #24 @ │ │ │ │ + ldrtmi pc, [r1], -pc, lsl #24 @ │ │ │ │ strbmi r4, [r8], -r2, lsl #12 │ │ │ │ - blx 0xfe59fdaa │ │ │ │ + blx 0xff49fd32 │ │ │ │ ldrbmi r6, [r9], -sp, lsr #16 │ │ │ │ @ instruction: 0xf7d32001 │ │ │ │ - @ instruction: 0x4629fbf9 │ │ │ │ + strtmi pc, [r9], -r5, lsl #24 │ │ │ │ strbmi r4, [r0], -r2, lsl #12 │ │ │ │ - blx 0xfe31fdbe │ │ │ │ + blx 0xff21fd46 │ │ │ │ ldmdavs fp, {r2, r8, r9, fp, ip, pc} │ │ │ │ ldmdale r2, {r0, r1, r8, r9, fp, sp} │ │ │ │ @ instruction: 0xf003e8df │ │ │ │ @ instruction: 0x6e028a93 │ │ │ │ - @ instruction: 0xf9cef76e │ │ │ │ + blx 0x39fd38 │ │ │ │ ldmib sp, {r0, r2, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf7761206 │ │ │ │ - blls 0x2613e8 │ │ │ │ + blls 0x261460 │ │ │ │ strtmi r4, [r1], -sl, lsr #12 │ │ │ │ stmib sp, {r0, r1, sp}^ │ │ │ │ @ instruction: 0xf7799800 │ │ │ │ - blls 0x1e1600 │ │ │ │ + blls 0x1e1678 │ │ │ │ andcs r4, r1, r1, asr r6 │ │ │ │ @ instruction: 0xf7d3681d │ │ │ │ - @ instruction: 0x4602fbd7 │ │ │ │ + strmi pc, [r2], -r3, ror #23 │ │ │ │ strtmi r4, [r9], -r0, lsr #12 │ │ │ │ - stc2 7, cr15, [r6], {118} @ 0x76 │ │ │ │ + mcrr2 7, 7, pc, r2, cr6 @ │ │ │ │ ldmibvc r2, {r0, r3, r4, r5, r6, r8, r9, sl, sp, lr, pc}^ │ │ │ │ andeq pc, pc, #2 │ │ │ │ @ instruction: 0xf63f2a02 │ │ │ │ ldrmi sl, [r8], -r7, ror #29 │ │ │ │ @ instruction: 0xf649e73d │ │ │ │ vbic.i32 d22, #2048 @ 0x00000800 │ │ │ │ @ instruction: 0xf8cd2397 │ │ │ │ ldrtmi r8, [sp], -r0 │ │ │ │ strbmi r9, [r9], -r1, lsl #14 │ │ │ │ andcs r9, r9, r5, lsl #30 │ │ │ │ @ instruction: 0x463b681a │ │ │ │ - @ instruction: 0xf8b2f775 │ │ │ │ - @ instruction: 0xf968f76e │ │ │ │ + @ instruction: 0xf8eef775 │ │ │ │ + @ instruction: 0xf9a4f76e │ │ │ │ teqpvs r4, #76546048 @ p-variant is OBSOLETE @ 0x4900000 │ │ │ │ orrscs pc, r7, #192, 4 │ │ │ │ ldmdavs sl, {r7, r9, sl, lr} │ │ │ │ movtvs pc, #1609 @ 0x649 @ │ │ │ │ orrscs pc, r7, #192, 4 │ │ │ │ @ instruction: 0xf7736819 │ │ │ │ - ldrtmi pc, [fp], -r1, lsl #23 @ │ │ │ │ + @ instruction: 0x463bfbbd │ │ │ │ strbmi r4, [r9], -r2, asr #12 │ │ │ │ strls r2, [r1, #-3] │ │ │ │ andls pc, r0, sp, asr #17 │ │ │ │ - @ instruction: 0xf89af775 │ │ │ │ + @ instruction: 0xf8d6f775 │ │ │ │ @ instruction: 0xf649e73b │ │ │ │ vmvn.i32 d22, #2048 @ 0x00000800 │ │ │ │ stmib sp, {r0, r1, r2, r4, r7, r9, sp}^ │ │ │ │ strbmi r8, [r9], -r0, lsl #14 │ │ │ │ andcs r9, r8, r5, lsl #22 │ │ │ │ @ instruction: 0xf7756812 │ │ │ │ - str pc, [lr, -sp, lsl #17]! │ │ │ │ + str pc, [lr, -r9, asr #17]! │ │ │ │ subvs pc, r0, #76546048 @ 0x4900000 │ │ │ │ addscs pc, r7, #192, 4 │ │ │ │ strhi lr, [r0, -sp, asr #19] │ │ │ │ - blls 0x2339d8 │ │ │ │ + blls 0x233960 │ │ │ │ ldmdavs r2, {r1, sp} │ │ │ │ - @ instruction: 0xf880f775 │ │ │ │ + @ instruction: 0xf8bcf775 │ │ │ │ strbmi lr, [r9], -r1, lsr #14 │ │ │ │ @ instruction: 0xf64f4648 │ │ │ │ @ instruction: 0xf77472ff │ │ │ │ - ldr pc, [sp, -r7, asr #30] │ │ │ │ + ldr pc, [sp, -r3, lsl #31] │ │ │ │ ldrtmi r9, [sl], -r5, lsl #28 │ │ │ │ andcs r4, r9, r1, lsr #12 │ │ │ │ @ instruction: 0xf8cd4633 │ │ │ │ @ instruction: 0xf8cd9000 │ │ │ │ @ instruction: 0xf7798004 │ │ │ │ - @ instruction: 0xf76efd13 │ │ │ │ - @ instruction: 0x4607f957 │ │ │ │ + @ instruction: 0xf76efd4f │ │ │ │ + @ instruction: 0x4607f993 │ │ │ │ andne lr, r6, #3620864 @ 0x374000 │ │ │ │ - stc2 7, cr15, [r2], {118} @ 0x76 │ │ │ │ + ldc2 7, cr15, [lr], #472 @ 0x1d8 │ │ │ │ @ instruction: 0x463a4633 │ │ │ │ andcs r4, r3, r1, lsr #12 │ │ │ │ andhi pc, r4, sp, asr #17 │ │ │ │ @ instruction: 0xf7799400 │ │ │ │ - str pc, [r6, r3, lsl #26] │ │ │ │ + @ instruction: 0xe786fd3f │ │ │ │ andcc lr, r5, #3620864 @ 0x374000 │ │ │ │ andcs r4, r2, r1, lsr #12 │ │ │ │ stmdals r0, {r0, r2, r3, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ - ldc2l 7, cr15, [sl], #484 @ 0x1e4 │ │ │ │ - blls 0x25bf0c │ │ │ │ + ldc2 7, cr15, [r6, #-484]! @ 0xfffffe1c │ │ │ │ + blls 0x25be94 │ │ │ │ @ instruction: 0x4621463a │ │ │ │ stmib sp, {r3, sp}^ │ │ │ │ @ instruction: 0xf7799800 │ │ │ │ - @ instruction: 0xe774fcf1 │ │ │ │ + ldrb pc, [r4, -sp, lsr #26]! @ │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ stcvs 6, cr4, [r3, #-116] @ 0xffffff8c │ │ │ │ ldmdavs ip, {r0, r1, r2, r7, ip, sp, pc}^ │ │ │ │ @ instruction: 0x7c14ea5f │ │ │ │ @@ -214917,75 +214888,75 @@ │ │ │ │ bicne pc, r0, r1, asr #7 │ │ │ │ rsble r2, pc, r0, lsl #18 │ │ │ │ @ instruction: 0xf7fc4619 │ │ │ │ stmdacs r0, {r0, r1, r2, r6, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf642d05f │ │ │ │ vaddhn.i16 d17, q8, q10 │ │ │ │ @ instruction: 0xf76e2497 │ │ │ │ - strmi pc, [r0], r9, asr #17 │ │ │ │ - @ instruction: 0xf8c6f76e │ │ │ │ + strmi pc, [r0], r5, lsl #18 │ │ │ │ + @ instruction: 0xf902f76e │ │ │ │ @ instruction: 0xf76e4607 │ │ │ │ - stmdavs r6!, {r0, r1, r6, r7, fp, ip, sp, lr, pc} │ │ │ │ + stmdavs r6!, {r0, r1, r2, r3, r4, r5, r6, r7, fp, ip, sp, lr, pc} │ │ │ │ ldrdne pc, [r4], -r9 │ │ │ │ andcs r4, r0, r2, lsl #13 │ │ │ │ @ instruction: 0xf7d39405 │ │ │ │ - ldrtmi pc, [r1], -fp, lsl #22 @ │ │ │ │ + @ instruction: 0x4631fb17 │ │ │ │ strbmi r4, [r0], -r2, lsl #12 │ │ │ │ - @ instruction: 0xfff8f775 │ │ │ │ + @ instruction: 0xf834f776 │ │ │ │ @ instruction: 0xf8d96824 │ │ │ │ andcs r1, r0, r0 │ │ │ │ - blx 0x12011a │ │ │ │ + blx 0x4200a2 │ │ │ │ strmi r4, [r2], -r1, lsr #12 │ │ │ │ - @ instruction: 0xf7754638 │ │ │ │ - @ instruction: 0xf1bbffed │ │ │ │ + @ instruction: 0xf7764638 │ │ │ │ + @ instruction: 0xf1bbf829 │ │ │ │ cmple sp, r0, lsl #30 │ │ │ │ andcs r9, r0, r5, lsl #22 │ │ │ │ ldrdne pc, [r8], -r9 │ │ │ │ @ instruction: 0xf7d3681c │ │ │ │ - @ instruction: 0x4602faf1 │ │ │ │ + @ instruction: 0x4602fafd │ │ │ │ @ instruction: 0x46214650 │ │ │ │ - @ instruction: 0xffdef775 │ │ │ │ - blcs 0x108e08 │ │ │ │ + @ instruction: 0xf81af776 │ │ │ │ + blcs 0x108d90 │ │ │ │ @ instruction: 0xf76ed137 │ │ │ │ - stcls 8, cr15, [r5], {255} @ 0xff │ │ │ │ + @ instruction: 0x9c05f93b │ │ │ │ addeq pc, r8, #805306372 @ 0x30000004 │ │ │ │ stmdavs r1!, {r2, ip, pc} │ │ │ │ - @ instruction: 0xf920f773 │ │ │ │ + @ instruction: 0xf95cf773 │ │ │ │ vmov.32 r4, d13[0] │ │ │ │ stmdals r4, {r4, r5, r6, r8, r9, sl, fp, sp} │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ @ instruction: 0x61a4f246 │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ ldrmi r5, [r0], #-2258 @ 0xfffff72e │ │ │ │ @ instruction: 0x900218bb │ │ │ │ - bl 0x306e2c │ │ │ │ + bl 0x306db4 │ │ │ │ ldrbmi r0, [r2], #-770 @ 0xfffffcfe │ │ │ │ stmdavs r8, {r0, r9, ip, pc} │ │ │ │ - @ instruction: 0xf8bcf76f │ │ │ │ + @ instruction: 0xf8f8f76f │ │ │ │ @ instruction: 0xf8d96824 │ │ │ │ andcs r1, r0, r8 │ │ │ │ - blx 0xff220190 │ │ │ │ + blx 0xff520118 │ │ │ │ strmi r4, [r2], -r1, lsr #12 │ │ │ │ @ instruction: 0xf7764650 │ │ │ │ - andcs pc, r1, sp, lsl r8 @ │ │ │ │ + andcs pc, r1, r9, asr r8 @ │ │ │ │ andcs lr, r0, r7, lsl #15 │ │ │ │ tstcs r0, r7 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svchi 0x00f0e8bd │ │ │ │ mrc2 7, 1, pc, cr10, cr11, {7} │ │ │ │ @ instruction: 0xf04fe78f │ │ │ │ ldrbmi r4, [r1], -r0, lsl #4 │ │ │ │ @ instruction: 0xf7734650 │ │ │ │ - strb pc, [r0, r7, lsr #21] @ │ │ │ │ + strb pc, [r0, r3, ror #21] @ │ │ │ │ andmi pc, r0, #79 @ 0x4f │ │ │ │ strbmi r4, [r0], -r1, asr #12 │ │ │ │ - blx 0xfe920050 │ │ │ │ + blx 0xff81ffd8 │ │ │ │ svclt 0x0000e7aa │ │ │ │ - addeq sp, r2, r0, asr sp │ │ │ │ + addeq sp, r2, r8, asr #27 │ │ │ │ @ instruction: 0xf8d26d02 │ │ │ │ @ instruction: 0xf41330a0 │ │ │ │ andle r6, sl, r0, ror r3 │ │ │ │ @ instruction: 0xf4136853 │ │ │ │ tstle fp, r0, ror r3 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ @@ -214994,251 +214965,251 @@ │ │ │ │ andeq pc, pc, #2 │ │ │ │ ldmible r3!, {r1, r9, fp, sp}^ │ │ │ │ ldrsbtcc pc, [r4], r0 @ │ │ │ │ mvnle r2, r0, lsl #22 │ │ │ │ ldrsbtcs pc, [r8], r0 @ │ │ │ │ mvnle r2, r0, lsl #20 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec394d0 │ │ │ │ + bl 0xfec39458 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmdavs fp, {r3, r4, r6, r7, r8, r9, sl, fp}^ │ │ │ │ ldrmi fp, [pc], -r5, lsl #1 │ │ │ │ @ instruction: 0xf8d0680b │ │ │ │ @ instruction: 0x461d10d0 │ │ │ │ bicne pc, r0, r1, asr #7 │ │ │ │ suble r2, r2, r0, lsl #18 │ │ │ │ @ instruction: 0xf7fc4611 │ │ │ │ movlt pc, #9408 @ 0x24c0 │ │ │ │ strtne pc, [r4], #1602 @ 0x642 │ │ │ │ ldrcs pc, [r7], #704 @ 0x2c0 │ │ │ │ - @ instruction: 0xf816f76e │ │ │ │ + @ instruction: 0xf852f76e │ │ │ │ strmi r4, [r6], -r9, lsr #12 │ │ │ │ stmdavs r5!, {sp} │ │ │ │ - blx 0x1920258 │ │ │ │ + blx 0x1c201e0 │ │ │ │ ldrtmi r4, [r0], -r2, lsl #12 │ │ │ │ @ instruction: 0xf7754629 │ │ │ │ - @ instruction: 0xf76eff05 │ │ │ │ - stmdavs r1!, {r0, r4, r5, r6, fp, ip, sp, lr, pc} │ │ │ │ + @ instruction: 0xf76eff41 │ │ │ │ + stmdavs r1!, {r0, r2, r3, r5, r7, fp, ip, sp, lr, pc} │ │ │ │ adceq pc, ip, #805306372 @ 0x30000004 │ │ │ │ @ instruction: 0xf7739003 │ │ │ │ - blmi 0x620574 │ │ │ │ + blmi 0x6205ec │ │ │ │ svccs 0x0070ee1d │ │ │ │ ldrbtmi r9, [fp], #-2051 @ 0xfffff7fd │ │ │ │ @ instruction: 0xf649681b │ │ │ │ vsra.s64 d17, d16, #64 │ │ │ │ ldmpl r3, {r2, r4, r7, r8}^ │ │ │ │ andls r4, r0, r8, lsl r4 │ │ │ │ stmdavs r8, {r0, r1, r4, r5, sl, lr} │ │ │ │ - @ instruction: 0xf76e461a │ │ │ │ - stmdavs r4!, {r0, r3, r4, r6, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + @ instruction: 0xf76f461a │ │ │ │ + stmdavs r4!, {r0, r2, r4, fp, ip, sp, lr, pc} │ │ │ │ andcs r4, r0, r9, lsr r6 │ │ │ │ - blx 0x10202a0 │ │ │ │ + blx 0x1320228 │ │ │ │ strmi r4, [r2], -r1, lsr #12 │ │ │ │ @ instruction: 0xf7754630 │ │ │ │ - mulcs r1, r5, pc @ │ │ │ │ + ldrdcs pc, [r1], -r1 │ │ │ │ tstcs r0, r5 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0xf7fbbdf0 │ │ │ │ @ instruction: 0xe7bcfdb3 │ │ │ │ - addeq sp, r2, r6, lsr ip │ │ │ │ + addeq sp, r2, lr, lsr #25 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ ldrsb pc, [r0], #-128 @ 0xffffff80 @ │ │ │ │ @ instruction: 0xf8deb087 │ │ │ │ - b 0x18b23a8 │ │ │ │ + b 0x18b2330 │ │ │ │ @ instruction: 0xf0007c14 │ │ │ │ @ instruction: 0xf8de808e │ │ │ │ @ instruction: 0xf41ee000 │ │ │ │ @ instruction: 0xf0006c70 │ │ │ │ @ instruction: 0xf8d08088 │ │ │ │ @ instruction: 0xf1bcc0b4 │ │ │ │ @ instruction: 0xf0400f00 │ │ │ │ @ instruction: 0xf8d0808b │ │ │ │ stccs 0, cr4, [r0], {184} @ 0xb8 │ │ │ │ addhi pc, r6, r0, asr #32 │ │ │ │ stceq 0, cr15, [lr], {30} │ │ │ │ ldmib r1, {r0, r3, r8, ip, lr, pc}^ │ │ │ │ - b 0x11f73d0 │ │ │ │ + b 0x11f7358 │ │ │ │ stmdavs ip, {r0, r2, r9, sl, fp} │ │ │ │ vmlseq.f32 s28, s8, s28 │ │ │ │ svceq 0x0010f01e │ │ │ │ strmi sp, [r9], pc, ror #2 │ │ │ │ ldrsbne pc, [r0], #128 @ 0x80 @ │ │ │ │ movwls r4, #18067 @ 0x4693 │ │ │ │ bicne pc, r0, r1, asr #7 │ │ │ │ rsbsle r2, r8, r0, lsl #18 │ │ │ │ @ instruction: 0xf7fc2100 │ │ │ │ stmdacs r0, {r0, r1, r4, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf642d05f │ │ │ │ vaddhn.i16 d17, q8, q10 │ │ │ │ - @ instruction: 0xf76d2497 │ │ │ │ - strmi pc, [r0], r9, asr #31 │ │ │ │ - @ instruction: 0xffc6f76d │ │ │ │ + @ instruction: 0xf76e2497 │ │ │ │ + strmi pc, [r0], r5, lsl #16 │ │ │ │ + @ instruction: 0xf802f76e │ │ │ │ @ instruction: 0xf76d4607 │ │ │ │ - stmdavs r6!, {r0, r1, r6, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdavs r6!, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ ldrdne pc, [r4], -r9 │ │ │ │ andcs r4, r1, r2, lsl #13 │ │ │ │ @ instruction: 0xf7d39405 │ │ │ │ - @ instruction: 0x4631f9d7 │ │ │ │ + ldrtmi pc, [r1], -r3, ror #19 @ │ │ │ │ strbmi r4, [r0], -r2, lsl #12 │ │ │ │ - @ instruction: 0xf966f776 │ │ │ │ + @ instruction: 0xf9a2f776 │ │ │ │ @ instruction: 0xf8d96824 │ │ │ │ andcs r1, r1, r0 │ │ │ │ - @ instruction: 0xf9ccf7d3 │ │ │ │ + @ instruction: 0xf9d8f7d3 │ │ │ │ strmi r4, [r2], -r1, lsr #12 │ │ │ │ @ instruction: 0xf7764638 │ │ │ │ - @ instruction: 0xf1bbf95b │ │ │ │ + @ instruction: 0xf1bbf997 │ │ │ │ cmple r7, r0, lsl #30 │ │ │ │ andcs r9, r1, r5, lsl #22 │ │ │ │ ldrdne pc, [r8], -r9 │ │ │ │ @ instruction: 0xf7d3681c │ │ │ │ - @ instruction: 0x4602f9bd │ │ │ │ + strmi pc, [r2], -r9, asr #19 │ │ │ │ @ instruction: 0x46214650 │ │ │ │ - @ instruction: 0xf94cf776 │ │ │ │ - blcs 0x109070 │ │ │ │ - @ instruction: 0xf76dd140 │ │ │ │ - stcls 15, cr15, [r5], {203} @ 0xcb │ │ │ │ + @ instruction: 0xf988f776 │ │ │ │ + blcs 0x108ff8 │ │ │ │ + @ instruction: 0xf76ed140 │ │ │ │ + stcls 8, cr15, [r5], {7} │ │ │ │ addeq pc, r8, #805306372 @ 0x30000004 │ │ │ │ stmdavs r1!, {r2, ip, pc} │ │ │ │ - @ instruction: 0xffecf772 │ │ │ │ + @ instruction: 0xf828f773 │ │ │ │ vnmls.f64 d4, d13, d19 │ │ │ │ stmdals r4, {r4, r5, r6, r8, r9, sl, fp, sp} │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ msrvc R8_fiq, r6 │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ ldrmi r5, [r0], #-2258 @ 0xfffff72e │ │ │ │ @ instruction: 0x900218bb │ │ │ │ - bl 0x307094 │ │ │ │ + bl 0x30701c │ │ │ │ ldrbmi r0, [r2], #-770 @ 0xfffffcfe │ │ │ │ stmdavs r8, {r0, r9, ip, pc} │ │ │ │ - @ instruction: 0xff88f76e │ │ │ │ + @ instruction: 0xffc4f76e │ │ │ │ @ instruction: 0xf8d96824 │ │ │ │ andcs r1, r1, r8 │ │ │ │ - @ instruction: 0xf990f7d3 │ │ │ │ + @ instruction: 0xf99cf7d3 │ │ │ │ strmi r4, [r2], -r1, lsr #12 │ │ │ │ @ instruction: 0xf7764650 │ │ │ │ - @ instruction: 0x2001f9bf │ │ │ │ + strdcs pc, [r1], -fp │ │ │ │ strbtmi lr, [r0], -r0 │ │ │ │ tstcs r0, r7 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svchi 0x00f0e8bd │ │ │ │ andlt r2, r7, r0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ @ instruction: 0xf7fb8ff0 │ │ │ │ @ instruction: 0xe786fcfd │ │ │ │ @ instruction: 0x46504651 │ │ │ │ @ instruction: 0xf04f2200 │ │ │ │ @ instruction: 0xf7764300 │ │ │ │ - ldr pc, [r6, sp, lsl #25]! │ │ │ │ + ldr pc, [r6, r9, asr #25]! │ │ │ │ strbmi r4, [r0], -r1, asr #12 │ │ │ │ @ instruction: 0xf04f2200 │ │ │ │ @ instruction: 0xf7764300 │ │ │ │ - ldr pc, [pc, r5, lsl #25] │ │ │ │ - addeq sp, r2, r8, ror #21 │ │ │ │ + ldr pc, [pc, r1, asr #25] │ │ │ │ + addeq sp, r2, r0, ror #22 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ stcvs 6, cr4, [r3, #-116] @ 0xffffff8c │ │ │ │ @ instruction: 0xf8d3b087 │ │ │ │ @ instruction: 0xf8d340a0 │ │ │ │ @ instruction: 0xf414e004 │ │ │ │ @ instruction: 0xf0006c70 │ │ │ │ @ instruction: 0xf41e8086 │ │ │ │ @ instruction: 0xf0000c70 │ │ │ │ - b 0x18c2754 │ │ │ │ + b 0x18c26dc │ │ │ │ @ instruction: 0xf0007c1e │ │ │ │ ldmdavs fp, {r0, r1, r7, pc} │ │ │ │ ldcleq 0, cr15, [r0], #76 @ 0x4c │ │ │ │ @ instruction: 0xf8d0d07e │ │ │ │ @ instruction: 0xf1bcc0b4 │ │ │ │ @ instruction: 0xf0400f00 │ │ │ │ @ instruction: 0xf8d08082 │ │ │ │ - blcs 0xee838 │ │ │ │ + blcs 0xee7c0 │ │ │ │ @ instruction: 0x4689d174 │ │ │ │ ldrsbne pc, [r0], #128 @ 0x80 @ │ │ │ │ strls r4, [r4, #-1683] @ 0xfffff96d │ │ │ │ bicne pc, r0, r1, asr #7 │ │ │ │ rsbsle r2, r6, r0, lsl #18 │ │ │ │ @ instruction: 0xf7fc4619 │ │ │ │ stmdacs r0, {r0, r1, r4, r6, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf642d05f │ │ │ │ vaddhn.i16 d17, q8, q10 │ │ │ │ @ instruction: 0xf76d2497 │ │ │ │ - pkhtbmi pc, r0, r5, asr #29 @ │ │ │ │ - cdp2 7, 13, cr15, cr2, cr13, {3} │ │ │ │ + pkhbtmi pc, r0, r1, lsl #30 @ │ │ │ │ + @ instruction: 0xff0ef76d │ │ │ │ @ instruction: 0xf76d4607 │ │ │ │ - stmdavs r6!, {r0, r1, r2, r3, r6, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdavs r6!, {r0, r1, r3, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ ldrdne pc, [r4], -r9 │ │ │ │ andcs r4, r0, r2, lsl #13 │ │ │ │ @ instruction: 0xf7d39405 │ │ │ │ - @ instruction: 0x4631f917 │ │ │ │ + ldrtmi pc, [r1], -r3, lsr #18 @ │ │ │ │ strbmi r4, [r0], -r2, lsl #12 │ │ │ │ - ldc2 7, cr15, [ip, #468]! @ 0x1d4 │ │ │ │ + ldc2l 7, cr15, [r8, #468]! @ 0x1d4 │ │ │ │ @ instruction: 0xf8d96824 │ │ │ │ andcs r1, r0, r0 │ │ │ │ - @ instruction: 0xf90cf7d3 │ │ │ │ + @ instruction: 0xf918f7d3 │ │ │ │ strmi r4, [r2], -r1, lsr #12 │ │ │ │ @ instruction: 0xf7754638 │ │ │ │ - @ instruction: 0xf1bbfdb1 │ │ │ │ + @ instruction: 0xf1bbfded │ │ │ │ cmple r4, r0, lsl #30 │ │ │ │ andcs r9, r0, r5, lsl #22 │ │ │ │ ldrdne pc, [r8], -r9 │ │ │ │ @ instruction: 0xf7d3681c │ │ │ │ - @ instruction: 0x4602f8fd │ │ │ │ + strmi pc, [r2], -r9, lsl #18 │ │ │ │ @ instruction: 0x46214650 │ │ │ │ - stc2 7, cr15, [r2, #468]! @ 0x1d4 │ │ │ │ - blcs 0x1091f0 │ │ │ │ + ldc2l 7, cr15, [lr, #468] @ 0x1d4 │ │ │ │ + blcs 0x109178 │ │ │ │ @ instruction: 0xf76dd13e │ │ │ │ - stcls 15, cr15, [r5], {11} │ │ │ │ + stcls 15, cr15, [r5], {71} @ 0x47 │ │ │ │ adceq pc, ip, #805306372 @ 0x30000004 │ │ │ │ stmdavs r1!, {r2, ip, pc} │ │ │ │ - @ instruction: 0xff2cf772 │ │ │ │ + @ instruction: 0xff68f772 │ │ │ │ vnmls.f64 d4, d13, d17 │ │ │ │ stmdals r4, {r4, r5, r6, r8, r9, sl, fp, sp} │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ msrvs R8_usr, r6 │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ ldrmi r5, [r0], #-2258 @ 0xfffff72e │ │ │ │ @ instruction: 0x900218bb │ │ │ │ - bl 0x307214 │ │ │ │ + bl 0x30719c │ │ │ │ ldrbmi r0, [r2], #-770 @ 0xfffffcfe │ │ │ │ stmdavs r8, {r0, r9, ip, pc} │ │ │ │ - cdp2 7, 12, cr15, cr8, cr14, {3} │ │ │ │ + @ instruction: 0xff04f76e │ │ │ │ @ instruction: 0xf8d96824 │ │ │ │ andcs r1, r0, r8 │ │ │ │ - @ instruction: 0xf8d0f7d3 │ │ │ │ + @ instruction: 0xf8dcf7d3 │ │ │ │ strmi r4, [r2], -r1, lsr #12 │ │ │ │ @ instruction: 0xf7754650 │ │ │ │ - andcs pc, r1, r9, lsr #28 │ │ │ │ + andcs pc, r1, r5, ror #28 │ │ │ │ vaddl.u8 q15, d14, d5 │ │ │ │ stccs 4, cr6, [r2], {3} │ │ │ │ svcge 0x0079f63f │ │ │ │ andlt r4, r7, r0, ror #12 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ strdcs r8, [r0], -r0 │ │ │ │ @ instruction: 0xf7fbe7f5 │ │ │ │ @ instruction: 0xe788fc3f │ │ │ │ andmi pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ @ instruction: 0x46504651 │ │ │ │ - @ instruction: 0xf8acf773 │ │ │ │ + @ instruction: 0xf8e8f773 │ │ │ │ vst1.32 {d30}, [pc :256], r9 │ │ │ │ strbmi r4, [r1], -r0, lsl #4 │ │ │ │ @ instruction: 0xf7734640 │ │ │ │ - str pc, [r3, r5, lsr #17]! │ │ │ │ - addeq sp, r2, r8, ror #18 │ │ │ │ + str pc, [r3, r1, ror #17]! │ │ │ │ + addeq sp, r2, r0, ror #19 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ addlt r6, r4, r2, lsl #26 │ │ │ │ ldmdavs r7, {r1, r2, r9, sl, lr} │ │ │ │ svceq 0x00f0f017 │ │ │ │ @@ -215259,122 +215230,122 @@ │ │ │ │ andcs r2, r0, r1 │ │ │ │ stmvs sl, {r1, r2, r5, r6, r7, sl, fp, ip, lr, pc} │ │ │ │ andsle r2, lr, pc, lsl #20 │ │ │ │ @ instruction: 0xf0072b10 │ │ │ │ svclt 0x00d4070e │ │ │ │ movwcs r2, #4864 @ 0x1300 │ │ │ │ svclt 0x00182f00 │ │ │ │ - blcs 0xeb2f4 │ │ │ │ + blcs 0xeb27c │ │ │ │ @ instruction: 0x460dd1d9 │ │ │ │ ldrsbne pc, [r0], #134 @ 0x86 @ │ │ │ │ @ instruction: 0xf8862201 │ │ │ │ vaddl.u8 q9, d17, d0 │ │ │ │ teqlt r1, r0, asr #3 │ │ │ │ @ instruction: 0x46304619 │ │ │ │ - blx 0xfe220702 │ │ │ │ + blx 0xfe22068a │ │ │ │ andcs fp, r1, r8, asr #18 │ │ │ │ ldrtmi lr, [r0], -r9, asr #15 │ │ │ │ - blx 0xff92070a │ │ │ │ + blx 0xff920692 │ │ │ │ stmdavs sl, {r3, r4, r5, r6, r7, r8, r9, sl, sp, lr, pc} │ │ │ │ sbcsle r2, sp, r0, lsl #20 │ │ │ │ stmiavs r9!, {r0, r6, r7, r8, r9, sl, sp, lr, pc} │ │ │ │ ldrtmi r2, [r0], -r0, lsl #4 │ │ │ │ - cdp2 7, 1, cr15, cr10, cr2, {6} │ │ │ │ + cdp2 7, 6, cr15, cr4, cr2, {6} │ │ │ │ strmi r6, [r1], fp, ror #18 │ │ │ │ @ instruction: 0xf0402b00 │ │ │ │ @ instruction: 0xf8968081 │ │ │ │ - blcs 0xeea38 │ │ │ │ + blcs 0xee9c0 │ │ │ │ @ instruction: 0xf76dd15f │ │ │ │ - stccs 14, cr15, [r0], {39} @ 0x27 │ │ │ │ + stccs 14, cr15, [r0], {99} @ 0x63 │ │ │ │ svclt 0x00c24680 │ │ │ │ @ instruction: 0xf6422700 │ │ │ │ vmlsl.s8 , d16, d20 │ │ │ │ @ instruction: 0xdc232a97 │ │ │ │ @ instruction: 0xf8d6e07c │ │ │ │ @ instruction: 0xf003308c │ │ │ │ - blcs 0x6233e0 │ │ │ │ + blcs 0x623368 │ │ │ │ addhi pc, r1, r0, lsl #4 │ │ │ │ strbmi r2, [r1], -r3, asr #4 │ │ │ │ andls r4, r0, #48, 12 @ 0x3000000 │ │ │ │ @ instruction: 0xf7c6464a │ │ │ │ - stmdbvs r9!, {r0, r1, r2, r3, r4, r5, r6, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdbvs r9!, {r0, r3, r6, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ ldrdcc pc, [r0], -sl │ │ │ │ ldrtmi r2, [r9], #-1 │ │ │ │ @ instruction: 0xf7d39303 │ │ │ │ - stmdbls r3, {r0, r1, r5, fp, ip, sp, lr, pc} │ │ │ │ + stmdbls r3, {r0, r1, r2, r3, r5, fp, ip, sp, lr, pc} │ │ │ │ strbmi r4, [r0], -r2, lsl #12 │ │ │ │ - @ instruction: 0xf852f776 │ │ │ │ + @ instruction: 0xf88ef776 │ │ │ │ strbmi r2, [r9], -r8, lsl #4 │ │ │ │ strcc r4, [r1, -r8, asr #12] │ │ │ │ - mrc2 7, 2, pc, cr8, cr2, {3} │ │ │ │ + mrc2 7, 4, pc, cr4, cr2, {3} │ │ │ │ @ instruction: 0xd01d42bc │ │ │ │ - blcs 0xfc950 │ │ │ │ + blcs 0xfc8d8 │ │ │ │ stmdbvs r9!, {r0, r3, r4, r6, r7, r8, ip, lr, pc} │ │ │ │ @ instruction: 0xf8da2001 │ │ │ │ ldrtmi r3, [r9], #-0 │ │ │ │ @ instruction: 0xf7d39303 │ │ │ │ - stmdbls r3, {r0, r1, r3, fp, ip, sp, lr, pc} │ │ │ │ + stmdbls r3, {r0, r1, r2, r4, fp, ip, sp, lr, pc} │ │ │ │ strbmi r4, [r0], -r2, lsl #12 │ │ │ │ - @ instruction: 0xff9af775 │ │ │ │ + @ instruction: 0xffd6f775 │ │ │ │ ldrdcc pc, [ip], r6 │ │ │ │ tstpeq pc, #3 @ p-variant is OBSOLETE │ │ │ │ stmdale lr, {r0, r2, r4, r8, r9, fp, sp}^ │ │ │ │ strbmi r2, [r1], -r3, asr #4 │ │ │ │ ldrtmi r9, [r0], -r0, lsl #4 │ │ │ │ @ instruction: 0xf7c6464a │ │ │ │ - ldrb pc, [r9, fp, lsl #26] @ │ │ │ │ + @ instruction: 0xe7d9fd55 │ │ │ │ cmnlt r3, fp, lsr #16 │ │ │ │ orrslt r6, r3, #1753088 @ 0x1ac000 │ │ │ │ subsmi r0, sl, #227 @ 0xe3 │ │ │ │ strbmi r4, [r8], -r9, asr #12 │ │ │ │ - mcr2 7, 1, pc, cr14, cr2, {3} @ │ │ │ │ + mcr2 7, 3, pc, cr10, cr2, {3} @ │ │ │ │ strbmi r6, [sl], -r9, lsr #17 │ │ │ │ @ instruction: 0xf7c24630 │ │ │ │ - @ instruction: 0x4630fe5f │ │ │ │ - stc2 7, cr15, [lr], #788 @ 0x314 │ │ │ │ + ldrtmi pc, [r0], -r9, lsr #29 @ │ │ │ │ + ldc2l 7, cr15, [r8], #788 @ 0x314 │ │ │ │ stmiavs fp!, {r0, r1, r2, r7, r8, r9, sl, sp, lr, pc} │ │ │ │ orrsle r2, ip, sp, lsl #22 │ │ │ │ - blcs 0xfc8b8 │ │ │ │ - blmi 0x856a74 │ │ │ │ + blcs 0xfc840 │ │ │ │ + blmi 0x8569fc │ │ │ │ svccs 0x0070ee1d │ │ │ │ cmppeq r4, ip, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r1, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ @ instruction: 0xf64258d2 │ │ │ │ vsubw.s8 , q8, d20 │ │ │ │ ldmdavs fp, {r0, r1, r2, r4, r7, r8, r9, sp} │ │ │ │ strbmi r4, [sl], #-1043 @ 0xfffffbed │ │ │ │ andcs r9, r0, #0, 4 │ │ │ │ @ instruction: 0xf76e6808 │ │ │ │ - str pc, [r2, r1, ror #26] │ │ │ │ + @ instruction: 0xe782fd9d │ │ │ │ strmi r6, [r1], -sl, ror #17 │ │ │ │ subsmi r0, r2, #146 @ 0x92 │ │ │ │ - mcr2 7, 0, pc, cr2, cr2, {3} @ │ │ │ │ + mrc2 7, 1, pc, cr14, cr2, {3} │ │ │ │ stmiavs fp!, {r0, r1, r2, r4, r5, r6, r8, r9, sl, sp, lr, pc}^ │ │ │ │ - strble r0, [pc, #2011] @ 0xe302b │ │ │ │ + strble r0, [pc, #2011] @ 0xe2fb3 │ │ │ │ strb r2, [r9, r4, lsl #4] │ │ │ │ - blcs 0xfc904 │ │ │ │ + blcs 0xfc88c │ │ │ │ stmdbvs fp!, {r0, r1, r2, r3, r6, r7, ip, lr, pc}^ │ │ │ │ rscsle r2, r4, r0, lsl #22 │ │ │ │ rsbmi r0, r2, #228 @ 0xe4 │ │ │ │ sbcle r2, r3, r0, lsl #24 │ │ │ │ vaba.s8 d30, d29, d30 │ │ │ │ - vsra.s64 , q12, #64 │ │ │ │ + vbic.i32 , #8 @ 0x00000008 │ │ │ │ @ instruction: 0xf64e012d │ │ │ │ - vmla.i d20, d0, d0[4] │ │ │ │ - blmi 0x1a2930 │ │ │ │ + vmla.i d19, d16, d0[4] │ │ │ │ + blmi 0x1a28b8 │ │ │ │ sbccc pc, sp, #64, 4 │ │ │ │ - @ instruction: 0xf96cf19e │ │ │ │ - addeq sp, r2, r8, asr #14 │ │ │ │ - ldrsbteq sp, [r3], -ip │ │ │ │ + @ instruction: 0xf968f19e │ │ │ │ + addeq sp, r2, r0, asr #15 │ │ │ │ + eorseq sp, r3, ip, asr r3 │ │ │ │ ldrsbne pc, [r0], #128 @ 0x80 @ │ │ │ │ bicne pc, r0, r1, asr #7 │ │ │ │ tstcs r0, r1, lsl r1 │ │ │ │ - blt 0xff0a088c │ │ │ │ - bllt 0x8a088c │ │ │ │ + blt 0xff0a0814 │ │ │ │ + bllt 0x8a0814 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ @ instruction: 0xf8dfb08a │ │ │ │ pkhbtmi lr, ip, r8, lsl #10 │ │ │ │ rsbsvs pc, r5, #1325400064 @ 0x4f000000 │ │ │ │ @@ -215399,15 +215370,15 @@ │ │ │ │ @ instruction: 0xf6cf6120 │ │ │ │ addmi r6, sl, #128, 2 │ │ │ │ sbchi pc, ip, r0 │ │ │ │ msrvs CPSR_s, pc, asr #8 │ │ │ │ orrvs pc, r0, pc, asr #13 │ │ │ │ @ instruction: 0xf040428a │ │ │ │ vmla.i q12, q14, d1[2] │ │ │ │ - bcs 0xf7128 │ │ │ │ + bcs 0xf70b0 │ │ │ │ andhi pc, pc, #0 │ │ │ │ @ instruction: 0xf0402a03 │ │ │ │ vmla.i q12, q14, d1[0] │ │ │ │ stmdacs r2, {r0, r7, lr} │ │ │ │ addhi pc, r5, #0 │ │ │ │ @ instruction: 0xf0002803 │ │ │ │ stmdacs r0, {r0, r2, r5, r6, r9, pc} │ │ │ │ @@ -215419,15 +215390,15 @@ │ │ │ │ subeq lr, ip, #323584 @ 0x4f000 │ │ │ │ andseq pc, lr, #2 │ │ │ │ smlalbtne pc, r0, ip, r3 @ │ │ │ │ addcs r4, r0, #1140850688 @ 0x44000000 │ │ │ │ andeq pc, r3, #192, 4 │ │ │ │ andeq lr, r2, #12, 20 @ 0xc000 │ │ │ │ @ instruction: 0xf0002a00 │ │ │ │ - bcs 0xfe103380 │ │ │ │ + bcs 0xfe103308 │ │ │ │ @ instruction: 0xf8ded17f │ │ │ │ @ instruction: 0xf8d33050 │ │ │ │ @ instruction: 0xf41220a0 │ │ │ │ @ instruction: 0xf0006f70 │ │ │ │ ldmdavs fp, {r2, r4, r5, r7, r9, pc}^ │ │ │ │ svceq 0x0070f413 │ │ │ │ andcs fp, r1, r4, lsl pc │ │ │ │ @@ -215436,84 +215407,84 @@ │ │ │ │ stmdacs r0, {r2, r4, r5, r7} │ │ │ │ mvnshi pc, r0, asr #32 │ │ │ │ ldrsbtmi pc, [r8], lr @ │ │ │ │ stccs 6, cr4, [r0], {38} @ 0x26 │ │ │ │ ldrbtmi sp, [r0], -r5, ror #2 │ │ │ │ @ instruction: 0xf7ff9102 │ │ │ │ cmpplt r0, #436 @ p-variant is OBSOLETE @ 0x1b4 │ │ │ │ - ldc2 7, cr15, [sl], #436 @ 0x1b4 │ │ │ │ + ldc2l 7, cr15, [r6], #436 @ 0x1b4 │ │ │ │ @ instruction: 0xf76d4607 │ │ │ │ - @ instruction: 0xf642fcb7 │ │ │ │ + @ instruction: 0xf642fcf3 │ │ │ │ vsubw.s8 , q8, d20 │ │ │ │ @ instruction: 0x46052397 │ │ │ │ stmdbls r2, {r5, r9, sl, lr} │ │ │ │ ldmdavs ip, {r1, r8, r9, ip, pc} │ │ │ │ - mrc2 7, 7, pc, cr12, cr2, {6} │ │ │ │ + @ instruction: 0xff08f7d2 │ │ │ │ ldrtmi r4, [r8], -r2, lsl #12 │ │ │ │ @ instruction: 0xf7754621 │ │ │ │ - blls 0x1a1864 │ │ │ │ + blls 0x1a18dc │ │ │ │ ldrtmi r4, [r0], -r1, asr #12 │ │ │ │ @ instruction: 0xf7d2681c │ │ │ │ - @ instruction: 0x4602fef1 │ │ │ │ + @ instruction: 0x4602fefd │ │ │ │ strtmi r4, [r1], -r8, lsr #12 │ │ │ │ - blx 0xfe6a07ca │ │ │ │ + blx 0xff5a0752 │ │ │ │ @ instruction: 0x46292310 │ │ │ │ ldrtmi r4, [sl], -r8, lsr #12 │ │ │ │ @ instruction: 0xf7749300 │ │ │ │ - @ instruction: 0x4641fa13 │ │ │ │ + strbmi pc, [r1], -pc, asr #20 @ │ │ │ │ @ instruction: 0xf7fa4628 │ │ │ │ andcs pc, r1, r1, lsr pc @ │ │ │ │ @ instruction: 0xf6cfe033 │ │ │ │ addmi r6, sl, #0, 2 │ │ │ │ adchi pc, r8, r0 │ │ │ │ tstpvs r0, pc, asr #8 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf6cfd877 │ │ │ │ addmi r6, sl, #0, 2 │ │ │ │ vst4.8 {d29-d32}, [pc :256], r7 │ │ │ │ @ instruction: 0xf6cf6120 │ │ │ │ addmi r6, sl, #0, 2 │ │ │ │ - b 0x14d6f2c │ │ │ │ + b 0x14d6eb4 │ │ │ │ vrsra.u64 q9, q6, #52 │ │ │ │ @ instruction: 0xf0035e80 │ │ │ │ stmdbge r4, {r1, r2, r3, r4, r8, r9} │ │ │ │ - b 0x11ab24c │ │ │ │ + b 0x11ab1d4 │ │ │ │ stmib sp, {r1, r2, r3, r8, r9}^ │ │ │ │ - b 0x14af268 │ │ │ │ + b 0x14af1f0 │ │ │ │ vrsra.u64 , q6, #52 │ │ │ │ - b 0x14a7554 │ │ │ │ + b 0x14a74dc │ │ │ │ @ instruction: 0xf0030e4c │ │ │ │ tstmi r3, #2013265920 @ 0x78000000 │ │ │ │ cdpeq 0, 1, cr15, cr14, cr14, {0} │ │ │ │ subne pc, r0, #204, 6 @ 0x30000003 │ │ │ │ - b 0x1187680 │ │ │ │ + b 0x1187608 │ │ │ │ vsubl.u8 q8, d12, d14 │ │ │ │ stmib sp, {r0, sl, fp, ip, lr}^ │ │ │ │ @ instruction: 0xf7ffc204 │ │ │ │ - blmi 0xff661144 │ │ │ │ - blls 0x33cae4 │ │ │ │ + blmi 0xff6610cc │ │ │ │ + blls 0x33ca6c │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ @ instruction: 0xf0400300 │ │ │ │ andlt r8, sl, ip, lsr r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ - b 0x14c3258 │ │ │ │ + b 0x14c31e0 │ │ │ │ vrsra.u64 q9, q6, #52 │ │ │ │ @ instruction: 0xf0035e80 │ │ │ │ stmdbge r4, {r1, r2, r3, r4, r8, r9} │ │ │ │ strb r2, [ip, r1, lsl #4] │ │ │ │ subne pc, r0, #28, 8 @ 0x1c000000 │ │ │ │ sbcshi pc, r6, r0 │ │ │ │ @ instruction: 0xe7e04618 │ │ │ │ teqpvs r4, pc, asr #8 @ p-variant is OBSOLETE │ │ │ │ orrvs pc, r0, pc, asr #13 │ │ │ │ mvnsle r4, sl, lsl #5 │ │ │ │ andpl pc, r1, #204, 6 @ 0x30000003 │ │ │ │ @ instruction: 0xf0002a00 │ │ │ │ - bcs 0x1c2f28 │ │ │ │ + bcs 0x1c2eb0 │ │ │ │ vsra.u64 , q8, #52 │ │ │ │ stmdbcs r2, {r0, r7, r8, lr} │ │ │ │ msrhi SPSR_, r0 │ │ │ │ mvnle r2, r3, lsl #18 │ │ │ │ cmpeq ip, #323584 @ 0x4f000 │ │ │ │ vfnmacs.f32 s29, s24, s30 │ │ │ │ andeq pc, pc, #12 │ │ │ │ @@ -215528,89 +215499,89 @@ │ │ │ │ @ instruction: 0xfff6f7fe │ │ │ │ @ instruction: 0xf6cfe7b3 │ │ │ │ addmi r6, sl, #128, 2 │ │ │ │ @ instruction: 0xf41cd1cc │ │ │ │ bicle r1, r9, r0, asr #4 │ │ │ │ ldmvs fp, {r0, r1, r8, sl, fp, sp, lr} │ │ │ │ biceq pc, r0, #19 │ │ │ │ - b 0x14d6e38 │ │ │ │ + b 0x14d6dc0 │ │ │ │ vrsra.u64 , q6, #52 │ │ │ │ @ instruction: 0xf00311c0 │ │ │ │ andls r0, r1, #2013265920 @ 0x78000000 │ │ │ │ - b 0x14b3764 │ │ │ │ - b 0x14ab6ac │ │ │ │ + b 0x14b36ec │ │ │ │ + b 0x14ab634 │ │ │ │ vmla.f q8, q6, d0[3] │ │ │ │ @ instruction: 0xf0015e80 │ │ │ │ @ instruction: 0xf002011e │ │ │ │ vrshr.u8 d16, d14, #4 │ │ │ │ - b 0x1169c50 │ │ │ │ - b 0x13e338c │ │ │ │ + b 0x1169bd8 │ │ │ │ + b 0x13e3314 │ │ │ │ @ instruction: 0xf64d0c01 │ │ │ │ - vsra.s64 d20, d25, #64 │ │ │ │ + vmla.f d20, d0, d1[0] │ │ │ │ @ instruction: 0xf8cd010d │ │ │ │ @ instruction: 0xf7fec000 │ │ │ │ str pc, [r6, r9, lsr #30] │ │ │ │ orrsmi lr, ip, #323584 @ 0x4f000 │ │ │ │ vsubl.u8 q9, d12, d3 │ │ │ │ @ instruction: 0xf0033e03 │ │ │ │ - b 0x11a37b8 │ │ │ │ + b 0x11a3740 │ │ │ │ stmib sp, {r1, r2, r3, r8, r9}^ │ │ │ │ - blx 0xbef39c │ │ │ │ + blx 0xbef324 │ │ │ │ vsubl.u8 , d12, d2 │ │ │ │ @ instruction: 0xf0024303 │ │ │ │ vrshr.u8 d16, d0, #4 │ │ │ │ tstmi sl, #1, 28 │ │ │ │ cmpeq ip, #323584 @ 0x4f000 │ │ │ │ @ instruction: 0xf00ca904 │ │ │ │ @ instruction: 0xf0030c0f │ │ │ │ @ instruction: 0xf8cd0310 │ │ │ │ - b 0x11dabe4 │ │ │ │ + b 0x11dab6c │ │ │ │ stmib sp, {r2, r3, r8, r9}^ │ │ │ │ @ instruction: 0xf7ff3205 │ │ │ │ @ instruction: 0xe762f917 │ │ │ │ andpl pc, r1, #204, 6 @ 0x30000003 │ │ │ │ rsbsle r2, r8, r0, lsl #20 │ │ │ │ @ instruction: 0xf47f2a03 │ │ │ │ @ instruction: 0xf3ccaf79 │ │ │ │ - bcs 0x1735c8 │ │ │ │ + bcs 0x173550 │ │ │ │ mrshi pc, (UNDEF: 4) @ │ │ │ │ @ instruction: 0xf47f2a03 │ │ │ │ - b 0x14ce994 │ │ │ │ - b 0x14a3904 │ │ │ │ + b 0x14ce91c │ │ │ │ + b 0x14a388c │ │ │ │ @ instruction: 0xf3cc2edc │ │ │ │ vmlal.u , d12, d0[0] │ │ │ │ @ instruction: 0xf0035180 │ │ │ │ @ instruction: 0xf00e031e │ │ │ │ - b 0x1466460 │ │ │ │ + b 0x14663e8 │ │ │ │ tstmi r3, #1, 28 │ │ │ │ smlabtmi r1, ip, r3, pc @ │ │ │ │ sbcne pc, r0, #204, 6 @ 0x30000003 │ │ │ │ and pc, r0, sp, asr #17 │ │ │ │ stceq 0, cr15, [r1], {79} @ 0x4f │ │ │ │ andgt pc, r4, sp, asr #17 │ │ │ │ @ instruction: 0xff7af7fe │ │ │ │ @ instruction: 0xf41ce737 │ │ │ │ @ instruction: 0xf47f1240 │ │ │ │ stcvs 15, cr10, [r3, #-324] @ 0xfffffebc │ │ │ │ @ instruction: 0xf013689b │ │ │ │ @ instruction: 0xf43f03c0 │ │ │ │ - b 0x14ce948 │ │ │ │ + b 0x14ce8d0 │ │ │ │ vrsra.u64 q8, q6, #52 │ │ │ │ @ instruction: 0xf0034103 │ │ │ │ andls r0, r1, #16, 6 @ 0x40000000 │ │ │ │ - b 0x14b3858 │ │ │ │ - b 0x14b36a0 │ │ │ │ + b 0x14b37e0 │ │ │ │ + b 0x14b3628 │ │ │ │ vsra.u8 q8, q6, #4 │ │ │ │ @ instruction: 0xf0013e03 │ │ │ │ @ instruction: 0xf0020110 │ │ │ │ @ instruction: 0xf00c0210 │ │ │ │ - b 0x1165c80 │ │ │ │ - b 0x1123480 │ │ │ │ + b 0x1165c08 │ │ │ │ + b 0x1123408 │ │ │ │ @ instruction: 0xf64d0c0c │ │ │ │ - vorr.i32 d22, #9 @ 0x00000009 │ │ │ │ + vaddw.s8 , q8, d17 │ │ │ │ @ instruction: 0xf8cd010d │ │ │ │ @ instruction: 0xf7fec000 │ │ │ │ @ instruction: 0xe70cfdbb │ │ │ │ ldmvs fp, {r0, r1, r8, sl, fp, sp, lr} │ │ │ │ biceq pc, r0, #19 │ │ │ │ svcge 0x0024f43f │ │ │ │ bicscc lr, ip, #323584 @ 0x4f000 │ │ │ │ @@ -215621,35 +215592,35 @@ │ │ │ │ cmpeq ip, pc, asr #20 │ │ │ │ cdppl 3, 8, cr15, cr0, cr12, {6} │ │ │ │ tstpeq lr, r1 @ p-variant is OBSOLETE │ │ │ │ andseq pc, lr, #2 │ │ │ │ mcrrne 3, 12, pc, r0, cr12 @ │ │ │ │ andeq lr, lr, #270336 @ 0x42000 │ │ │ │ @ instruction: 0x0c01ea4c │ │ │ │ - msrpl (UNDEF: 105), sp │ │ │ │ + mvnsmi pc, sp, asr #12 │ │ │ │ smlabteq sp, r0, r2, pc @ │ │ │ │ andgt pc, r0, sp, asr #17 │ │ │ │ mcr2 7, 7, pc, cr14, cr13, {7} @ │ │ │ │ stcvs 6, cr14, [r3, #-916] @ 0xfffffc6c │ │ │ │ @ instruction: 0xf013689b │ │ │ │ @ instruction: 0xf43f03c0 │ │ │ │ - b 0x14ce8ac │ │ │ │ + b 0x14ce834 │ │ │ │ vrsra.u64 , q6, #52 │ │ │ │ @ instruction: 0xf00311c0 │ │ │ │ andls r0, r1, #2013265920 @ 0x78000000 │ │ │ │ - b 0x14b38f4 │ │ │ │ - b 0x14ab83c │ │ │ │ + b 0x14b387c │ │ │ │ + b 0x14ab7c4 │ │ │ │ vmla.f q8, q6, d0[3] │ │ │ │ @ instruction: 0xf0015e80 │ │ │ │ @ instruction: 0xf002011e │ │ │ │ vrshr.u8 d16, d14, #4 │ │ │ │ - b 0x1169de0 │ │ │ │ - b 0x13e351c │ │ │ │ + b 0x1169d68 │ │ │ │ + b 0x13e34a4 │ │ │ │ @ instruction: 0xf64d0c01 │ │ │ │ - vorr.i32 d21, #1 @ 0x00000001 │ │ │ │ + vsra.s64 d20, d9, #64 │ │ │ │ @ instruction: 0xf8cd010d │ │ │ │ @ instruction: 0xf7fec000 │ │ │ │ ldrt pc, [lr], r1, ror #28 @ │ │ │ │ ldmvs fp, {r0, r1, r8, sl, fp, sp, lr} │ │ │ │ biceq pc, r0, #19 │ │ │ │ mrcge 4, 6, APSR_nzcv, cr6, cr15, {1} │ │ │ │ bicseq lr, ip, #323584 @ 0x4f000 │ │ │ │ @@ -215660,63 +215631,63 @@ │ │ │ │ cmpeq ip, pc, asr #20 │ │ │ │ cdpcc 3, 0, cr15, cr3, cr12, {6} │ │ │ │ tstpeq r0, r1 @ p-variant is OBSOLETE │ │ │ │ andseq pc, r0, #2 │ │ │ │ stceq 0, cr15, [pc], {12} │ │ │ │ andeq lr, lr, #270336 @ 0x42000 │ │ │ │ @ instruction: 0x0c0cea41 │ │ │ │ - cmnpvs r1, sp, asr #12 @ p-variant is OBSOLETE │ │ │ │ + mvnspl pc, sp, asr #12 │ │ │ │ smlabteq sp, r0, r2, pc @ │ │ │ │ andgt pc, r0, sp, asr #17 │ │ │ │ stc2l 7, cr15, [r6, #-1016] @ 0xfffffc08 │ │ │ │ stcvs 6, cr14, [r3, #-604] @ 0xfffffda4 │ │ │ │ @ instruction: 0xf013689b │ │ │ │ @ instruction: 0xf43f03c0 │ │ │ │ - b 0x14ce810 │ │ │ │ + b 0x14ce798 │ │ │ │ vrsra.u64 , q6, #52 │ │ │ │ @ instruction: 0xf00311c0 │ │ │ │ andls r0, r1, #2013265920 @ 0x78000000 │ │ │ │ - b 0x14b3990 │ │ │ │ - b 0x14ab8d8 │ │ │ │ + b 0x14b3918 │ │ │ │ + b 0x14ab860 │ │ │ │ vmla.f q8, q6, d0[3] │ │ │ │ @ instruction: 0xf0015e80 │ │ │ │ @ instruction: 0xf002011e │ │ │ │ vrshr.u8 d16, d14, #4 │ │ │ │ - b 0x1169e7c │ │ │ │ - b 0x13e35b8 │ │ │ │ + b 0x1169e04 │ │ │ │ + b 0x13e3540 │ │ │ │ @ instruction: 0xf64d0c01 │ │ │ │ - vmla.f d21, d16, d1[0] │ │ │ │ + vmla.f d21, d0, d1[2] │ │ │ │ @ instruction: 0xf8cd010d │ │ │ │ @ instruction: 0xf7fdc000 │ │ │ │ @ instruction: 0xe670fe79 │ │ │ │ strbt r2, [lr], -r0 │ │ │ │ svceq 0x0080f01c │ │ │ │ mcrge 4, 4, pc, cr8, cr15, {3} @ │ │ │ │ orrsmi lr, ip, #323584 @ 0x4f000 │ │ │ │ - b 0x14c75a8 │ │ │ │ + b 0x14c7530 │ │ │ │ vrshr.u8 q8, q6, #4 │ │ │ │ @ instruction: 0xf00c3103 │ │ │ │ @ instruction: 0xf0030e0f │ │ │ │ @ instruction: 0xf0020310 │ │ │ │ movwmi r0, #45584 @ 0xb210 │ │ │ │ andeq lr, lr, #270336 @ 0x42000 │ │ │ │ smlabtmi r1, ip, r3, pc @ │ │ │ │ - blx 0xff8a0dc0 │ │ │ │ + blx 0xff8a0d48 │ │ │ │ svclt 0x0000e655 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ svceq 0x0080f01c │ │ │ │ mcrge 4, 3, pc, cr12, cr15, {3} @ │ │ │ │ bicscs lr, ip, #323584 @ 0x4f000 │ │ │ │ addpl pc, r0, #204, 6 @ 0x30000003 │ │ │ │ tstpeq lr, #3 @ p-variant is OBSOLETE │ │ │ │ cdpne 3, 4, cr15, cr0, cr12, {6} │ │ │ │ - b 0x14b3a38 │ │ │ │ + b 0x14b39c0 │ │ │ │ @ instruction: 0xf002024c │ │ │ │ vrshr.u8 d16, d14, #4 │ │ │ │ - b 0x14731fc │ │ │ │ + b 0x1473184 │ │ │ │ @ instruction: 0xf04f0202 │ │ │ │ @ instruction: 0xf8cd0c01 │ │ │ │ @ instruction: 0xf7fec000 │ │ │ │ @ instruction: 0xe636fabf │ │ │ │ movteq lr, #51791 @ 0xca4f │ │ │ │ bicscs lr, ip, pc, asr #20 │ │ │ │ subne pc, r0, #204, 6 @ 0x30000003 │ │ │ │ @@ -215733,59 +215704,59 @@ │ │ │ │ mrc2 7, 2, pc, cr12, cr14, {7} │ │ │ │ @ instruction: 0xf01ce619 │ │ │ │ @ instruction: 0xd1a50f80 │ │ │ │ bicscs lr, ip, #323584 @ 0x4f000 │ │ │ │ addpl pc, r0, #204, 6 @ 0x30000003 │ │ │ │ tstpeq lr, #3 @ p-variant is OBSOLETE │ │ │ │ subne pc, r0, ip, asr #7 │ │ │ │ - b 0x14b3aa8 │ │ │ │ + b 0x14b3a30 │ │ │ │ @ instruction: 0xf002024c │ │ │ │ vrshr.u8 d16, d14, #4 │ │ │ │ movwmi r4, #8449 @ 0x2101 │ │ │ │ stceq 0, cr15, [r2], {79} @ 0x4f │ │ │ │ @ instruction: 0xf8cd4670 │ │ │ │ @ instruction: 0xf7fec000 │ │ │ │ ldrb pc, [lr, #2695]! @ 0xa87 @ │ │ │ │ ldrsbcc pc, [r0], #-142 @ 0xffffff72 @ │ │ │ │ ldrdcs pc, [r0], r3 @ │ │ │ │ svcvs 0x0070f412 │ │ │ │ ldmdavs fp, {r0, r1, r3, r5, ip, lr, pc}^ │ │ │ │ svceq 0x0070f413 │ │ │ │ andcs fp, r1, r4, lsl pc │ │ │ │ stmdacs r0, {sp} │ │ │ │ - stclge 4, cr15, [pc, #252]! @ 0xe2f94 │ │ │ │ + stclge 4, cr15, [pc, #252]! @ 0xe2f1c │ │ │ │ ldrsbteq pc, [r4], lr @ │ │ │ │ @ instruction: 0xf47f2800 │ │ │ │ @ instruction: 0xf8deaf79 │ │ │ │ - bcs 0xeb188 │ │ │ │ + bcs 0xeb110 │ │ │ │ stclge 4, cr15, [r5, #508]! @ 0x1fc │ │ │ │ tstls r2, r0, ror r6 │ │ │ │ stc2l 7, cr15, [ip], #1020 @ 0x3fc │ │ │ │ stmdacs r0, {r1, r8, fp, ip, pc} │ │ │ │ stcge 4, cr15, [r7, #252]! @ 0xfc │ │ │ │ @ instruction: 0xf76d9103 │ │ │ │ - stmdbls r3, {r0, r2, r4, r5, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdbls r3, {r0, r4, r5, r6, r9, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf7fa9002 │ │ │ │ stmdals r2, {r0, r3, r4, r5, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0x46012210 │ │ │ │ - mcr2 7, 2, pc, cr4, cr2, {3} @ │ │ │ │ + mcr2 7, 4, pc, cr0, cr2, {3} @ │ │ │ │ strbmi r9, [r1], -r2, lsl #16 │ │ │ │ stc2l 7, cr15, [r8], {250} @ 0xfa │ │ │ │ ldmibvc fp, {r0, r2, r4, r7, r8, sl, sp, lr, pc}^ │ │ │ │ movweq pc, #61443 @ 0xf003 @ │ │ │ │ svclt 0x00942b02 │ │ │ │ andcs r2, r1, r0 │ │ │ │ ldmibvc fp, {r0, r4, r6, r7, r8, r9, sl, sp, lr, pc}^ │ │ │ │ movweq pc, #61443 @ 0xf003 @ │ │ │ │ svclt 0x00942b02 │ │ │ │ andcs r2, r1, r0 │ │ │ │ @ instruction: 0xf1d2e549 │ │ │ │ - svclt 0x0000ff7b │ │ │ │ + svclt 0x0000ff77 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec3a10c │ │ │ │ + bl 0xfec3a094 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8d00ff0 │ │ │ │ addlt lr, r2, r0, asr r0 │ │ │ │ ldrdmi pc, [r0], lr @ │ │ │ │ ldclvs 4, cr15, [r0], #-80 @ 0xffffffb0 │ │ │ │ @ instruction: 0xf8ded004 │ │ │ │ @ instruction: 0xf41cc004 │ │ │ │ @@ -215796,62 +215767,62 @@ │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ tstpeq r1, r1 @ p-variant is OBSOLETE │ │ │ │ addsmi r6, sl, r0, asr #31 │ │ │ │ sbceq lr, r1, #2048 @ 0x800 │ │ │ │ ldmdale lr, {r0, r2, fp, sp} │ │ │ │ @ instruction: 0xf853a301 │ │ │ │ svclt 0x0000f020 │ │ │ │ - andeq r2, lr, r9, lsr #30 │ │ │ │ - andeq r2, lr, sp, ror pc │ │ │ │ - andeq r2, lr, r3, ror pc │ │ │ │ - andeq r2, lr, r7, lsl #31 │ │ │ │ - andeq r2, lr, r9, ror #30 │ │ │ │ - andeq r2, lr, r9, ror #30 │ │ │ │ + @ instruction: 0x000e2eb1 │ │ │ │ + andeq r2, lr, r5, lsl #30 │ │ │ │ + strdeq r2, [lr], -fp │ │ │ │ + andeq r2, lr, pc, lsl #30 │ │ │ │ + strdeq r2, [lr], -r1 │ │ │ │ + strdeq r2, [lr], -r1 │ │ │ │ svclt 0x00cc2a0b │ │ │ │ andcs r2, r1, r0 │ │ │ │ - bcs 0x2dcee4 │ │ │ │ + bcs 0x2dce6c │ │ │ │ andcs fp, r0, ip, asr #31 │ │ │ │ ldrb r2, [r6, r1] │ │ │ │ svclt 0x00cc2a03 │ │ │ │ andcs r2, r1, r0 │ │ │ │ ldrdcs lr, [r0], -r1 │ │ │ │ - orreq pc, ip, r5, asr #4 │ │ │ │ + tstpeq ip, r5, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ andls r4, r0, r2, lsl #22 │ │ │ │ rsbcs pc, r7, #64, 4 │ │ │ │ - blx 0xffd9f538 │ │ │ │ - ldrshteq sp, [r3], -r0 │ │ │ │ + blx 0xffd9f4c0 │ │ │ │ + eorseq sp, r3, r0, ror r3 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec3a1ac │ │ │ │ + bl 0xfec3a134 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stcvs 15, cr0, [r2, #-928] @ 0xfffffc60 │ │ │ │ strmi fp, [r4], -r2, lsl #1 │ │ │ │ @ instruction: 0xf8d2460d │ │ │ │ @ instruction: 0xf41330a0 │ │ │ │ andsle r6, r6, r0, ror r3 │ │ │ │ @ instruction: 0xf4116851 │ │ │ │ andsle r6, r2, r0, ror pc │ │ │ │ @ instruction: 0xf0106810 │ │ │ │ tstle r2, lr │ │ │ │ ldrbeq r6, [fp], fp, ror #16 │ │ │ │ strtmi sp, [r0], -r4, lsl #8 │ │ │ │ - @ instruction: 0xf98cf7e5 │ │ │ │ + @ instruction: 0xf99af7e5 │ │ │ │ andcs fp, r1, r8, asr #19 │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ stmiavs r9!, {r4, r5, r6, r8, sl, fp, ip, sp, pc} │ │ │ │ eorle r2, lr, r2, lsl #18 │ │ │ │ ldrsbne pc, [r0], #132 @ 0x84 @ │ │ │ │ svclt 0x00580648 │ │ │ │ - strble r2, [pc, #0]! @ 0xe3004 │ │ │ │ + strble r2, [pc, #0]! @ 0xe2f8c │ │ │ │ @ instruction: 0xf0116811 │ │ │ │ tstle r2, lr │ │ │ │ strbeq r6, [r9], r9, ror #16 │ │ │ │ - blcs 0x1183b4 │ │ │ │ + blcs 0x11833c │ │ │ │ @ instruction: 0xf8d4d139 │ │ │ │ vshr.u64 , q0, #63 │ │ │ │ mvnslt r1, r0, asr #3 │ │ │ │ strtmi r2, [r0], -r0, lsl #2 │ │ │ │ mrc2 7, 7, pc, cr8, cr11, {7} │ │ │ │ sbcsle r2, sl, r0, lsl #16 │ │ │ │ andcc lr, r2, #3489792 @ 0x354000 │ │ │ │ @@ -215859,58 +215830,58 @@ │ │ │ │ @ instruction: 0xff66f7ff │ │ │ │ stcvs 1, cr11, [r3, #-704]! @ 0xfffffd40 │ │ │ │ ldrdcs pc, [r0], r3 @ │ │ │ │ svcvs 0x0070f412 │ │ │ │ ldmdavs fp, {r0, r2, r3, r6, r7, ip, lr, pc}^ │ │ │ │ svcvs 0x0070f413 │ │ │ │ strtmi sp, [r0], -r9, asr #1 │ │ │ │ - @ instruction: 0xf986f7e5 │ │ │ │ + @ instruction: 0xf994f7e5 │ │ │ │ ldmdavs r1, {r0, r2, r6, r7, r8, r9, sl, sp, lr, pc} │ │ │ │ rscseq pc, r0, r1, lsl r0 @ │ │ │ │ @ instruction: 0xe7c1d1d3 │ │ │ │ @ instruction: 0xf7fa4620 │ │ │ │ @ instruction: 0xe7dfff3b │ │ │ │ andls r6, r1, #2752512 @ 0x2a0000 │ │ │ │ - @ instruction: 0xf95ef76d │ │ │ │ + @ instruction: 0xf99af76d │ │ │ │ strmi r9, [r6], -r1, lsl #20 │ │ │ │ strtmi r4, [r0], -r1, lsl #12 │ │ │ │ - @ instruction: 0xf960f7c2 │ │ │ │ + @ instruction: 0xf9aaf7c2 │ │ │ │ ldmib r5, {r0, r3, r5, r6, fp, sp, lr}^ │ │ │ │ ldrtmi r3, [r0], -r2, lsl #4 │ │ │ │ - mcrr2 7, 13, pc, lr, cr2 @ │ │ │ │ + mrrc2 7, 13, pc, sl, cr2 @ │ │ │ │ ldmdavs r3, {r0, r1, r2, r4, r6, r7, r8, r9, sl, sp, lr, pc}^ │ │ │ │ svcvs 0x0070f413 │ │ │ │ str sp, [r2, r1, asr #1]! │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec3a29c │ │ │ │ + bl 0xfec3a224 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stcvs 15, cr0, [r2, #-960] @ 0xfffffc40 │ │ │ │ strmi r4, [sp], -r4, lsl #12 │ │ │ │ ldrdcc pc, [r0], r2 @ │ │ │ │ cmnpvs r0, #318767104 @ p-variant is OBSOLETE @ 0x13000000 │ │ │ │ ldmdavs r1, {r0, r2, r4, ip, lr, pc}^ │ │ │ │ svcvs 0x0070f411 │ │ │ │ ldmdavs r0, {r0, r4, ip, lr, pc} │ │ │ │ andeq pc, lr, r0, lsl r0 @ │ │ │ │ stmiavs fp!, {r1, r8, ip, lr, pc} │ │ │ │ strle r0, [r4], #-1755 @ 0xfffff925 │ │ │ │ @ instruction: 0xf7e54620 │ │ │ │ - stmiblt r0, {r0, r2, r4, r8, fp, ip, sp, lr, pc}^ │ │ │ │ + stmiblt r0, {r0, r1, r5, r8, fp, ip, sp, lr, pc}^ │ │ │ │ tstcs r0, r1 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ stmiavs r9!, {r4, r5, r6, r8, sl, fp, ip, sp, pc}^ │ │ │ │ eorle r2, lr, r2, lsl #18 │ │ │ │ ldrsbne pc, [r0], #132 @ 0x84 @ │ │ │ │ svclt 0x00580648 │ │ │ │ ldrble r2, [r0, #0]! │ │ │ │ @ instruction: 0xf0116811 │ │ │ │ tstle r2, lr │ │ │ │ strbeq r6, [r9], r9, lsr #17 │ │ │ │ - blcs 0x1184a4 │ │ │ │ + blcs 0x11842c │ │ │ │ @ instruction: 0xf8d4d141 │ │ │ │ vshr.u64 , q0, #63 │ │ │ │ @ instruction: 0xb32111c0 │ │ │ │ strtmi r2, [r0], -r0, lsl #2 │ │ │ │ mcr2 7, 4, pc, cr2, cr11, {7} @ │ │ │ │ sbcsle r2, fp, r0, lsl #16 │ │ │ │ andcc lr, r3, #3489792 @ 0x354000 │ │ │ │ @@ -215918,32 +215889,32 @@ │ │ │ │ mrc2 7, 7, pc, cr0, cr15, {7} │ │ │ │ stcvs 1, cr11, [r3, #-864]! @ 0xfffffca0 │ │ │ │ ldrdcs pc, [r0], r3 @ │ │ │ │ svcvs 0x0070f412 │ │ │ │ ldmdavs fp, {r1, r2, r3, r6, r7, ip, lr, pc}^ │ │ │ │ svcvs 0x0070f413 │ │ │ │ strtmi sp, [r0], -sl, asr #1 │ │ │ │ - @ instruction: 0xf910f7e5 │ │ │ │ + @ instruction: 0xf91ef7e5 │ │ │ │ ldmdavs r1, {r1, r2, r6, r7, r8, r9, sl, sp, lr, pc} │ │ │ │ rscseq pc, r0, r1, lsl r0 @ │ │ │ │ ldrdcs sp, [r0, -r3] │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x4620bd70 │ │ │ │ mcr2 7, 6, pc, cr0, cr10, {7} @ │ │ │ │ @ instruction: 0xf76de7da │ │ │ │ - stmdavs fp!, {r0, r2, r5, r6, r7, fp, ip, sp, lr, pc} │ │ │ │ + stmdavs fp!, {r0, r5, r8, fp, ip, sp, lr, pc} │ │ │ │ strmi r6, [r6], -sl, ror #17 │ │ │ │ @ instruction: 0xf383fab3 │ │ │ │ ldmdbeq fp, {r0, r3, r5, r7, fp, sp, lr}^ │ │ │ │ biceq lr, r3, #270336 @ 0x42000 │ │ │ │ @ instruction: 0xf7d2692a │ │ │ │ - stmdavs r9!, {r0, r1, r2, r6, r8, r9, fp, ip, sp, lr, pc}^ │ │ │ │ + stmdavs r9!, {r0, r1, r4, r6, r8, r9, fp, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0x46204632 │ │ │ │ - @ instruction: 0xf99af7c2 │ │ │ │ + @ instruction: 0xf9e4f7c2 │ │ │ │ ldmdavs r3, {r0, r1, r2, r3, r6, r7, r8, r9, sl, sp, lr, pc}^ │ │ │ │ svcvs 0x0070f413 │ │ │ │ @ instruction: 0xe79bd0b9 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b0f8cc │ │ │ │ @@ -215971,25 +215942,25 @@ │ │ │ │ @ instruction: 0xf000428a │ │ │ │ vst4.32 {d24-d27}, [pc :64], r7 │ │ │ │ @ instruction: 0xf6c06130 │ │ │ │ addmi r4, sl, #0, 2 │ │ │ │ vorr.i32 d29, #176 @ 0x000000b0 │ │ │ │ @ instruction: 0xf3c34903 │ │ │ │ andseq r3, sp, #196608 @ 0x30000 │ │ │ │ - msrhi SPSR_s, #0, 2 │ │ │ │ + msrhi SPSR_sc, #0, 2 │ │ │ │ vrshr.s64 q9, q0, #64 │ │ │ │ andsmi r0, sl, r0, ror #4 │ │ │ │ vorr.i32 d18, #0 @ 0x00000000 │ │ │ │ addmi r0, sl, #64, 2 │ │ │ │ - strhi pc, [r2], #-0 │ │ │ │ - blmi 0xfefeb22c │ │ │ │ - blls 0x3bd298 │ │ │ │ + strhi pc, [r3], #-0 │ │ │ │ + blmi 0xfefeb1b4 │ │ │ │ + blls 0x3bd220 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ @ instruction: 0xf0410300 │ │ │ │ - @ instruction: 0xb00c82bb │ │ │ │ + @ instruction: 0xb00c82bd │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ vst1.64 {d24}, [pc :256], r0 │ │ │ │ @ instruction: 0xf6c06c20 │ │ │ │ strbmi r6, [r2, #-3072]! @ 0xfffff400 │ │ │ │ mvnshi pc, r0 │ │ │ │ @@ -216000,58 +215971,58 @@ │ │ │ │ @ instruction: 0xf6c06010 │ │ │ │ addmi r6, r2, #0 │ │ │ │ subscs sp, r0, #-2147483594 @ 0x80000036 │ │ │ │ adceq pc, r0, #192, 4 │ │ │ │ subcs r4, r0, sl │ │ │ │ eoreq pc, r0, r0, asr #5 │ │ │ │ @ instruction: 0xf0004282 │ │ │ │ - vshl.s8 q4, , q8 │ │ │ │ - bcs 0x1103b48 │ │ │ │ - addhi pc, r2, #0 │ │ │ │ - strhi pc, [lr], #-512 @ 0xfffffe00 │ │ │ │ + vqshl.s8 q4, q0, q8 │ │ │ │ + bcs 0x1103ad4 │ │ │ │ + addhi pc, r3, #0 │ │ │ │ + strhi pc, [pc], #-512 @ 0xe321c │ │ │ │ @ instruction: 0xf0002a00 │ │ │ │ - eorcs r8, pc, #-1459617792 @ 0xa9000000 │ │ │ │ + eorcs r8, pc, #-1442840576 @ 0xaa000000 │ │ │ │ subeq pc, r0, #192, 4 │ │ │ │ - bcs 0xf32cc │ │ │ │ + bcs 0xf3254 │ │ │ │ ldcvs 1, cr13, [sl, #-768]! @ 0xfffffd00 │ │ │ │ strcc pc, [r3, #-961] @ 0xfffffc3f │ │ │ │ ldrdne pc, [r0], r2 @ │ │ │ │ svcvs 0x0070f411 │ │ │ │ - addshi pc, ip, r1 │ │ │ │ + addshi pc, lr, r1 │ │ │ │ @ instruction: 0xf4126852 │ │ │ │ svclt 0x00140f70 │ │ │ │ strcs r2, [r0], #-1025 @ 0xfffffbff │ │ │ │ streq pc, [r1], #-132 @ 0xffffff7c │ │ │ │ svclt 0x00082d0f │ │ │ │ streq pc, [r1], #-68 @ 0xffffffbc │ │ │ │ @ instruction: 0xd1a92c00 │ │ │ │ @ instruction: 0x46b84638 │ │ │ │ @ instruction: 0xf7ff9302 │ │ │ │ stmdacs r0, {r0, r1, r2, r4, r6, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ tstphi r9, r0 @ p-variant is OBSOLETE │ │ │ │ - bleq 0xff789ef0 │ │ │ │ + bleq 0xff789e78 │ │ │ │ bicne pc, r0, r3, asr #7 │ │ │ │ andseq pc, lr, #2 │ │ │ │ - b 0x1163e54 │ │ │ │ + b 0x1163ddc │ │ │ │ @ instruction: 0xf1410601 │ │ │ │ - @ instruction: 0xf76d8247 │ │ │ │ - @ instruction: 0xf642f817 │ │ │ │ + @ instruction: 0xf76d8249 │ │ │ │ + @ instruction: 0xf642f853 │ │ │ │ vsubw.s8 , q8, d20 │ │ │ │ @ instruction: 0x46072397 │ │ │ │ ldrtmi r4, [r1], -r0, lsr #12 │ │ │ │ @ instruction: 0xf7d2681c │ │ │ │ - @ instruction: 0x4602fa5d │ │ │ │ + strmi pc, [r2], -r9, ror #20 │ │ │ │ @ instruction: 0x46214638 │ │ │ │ - @ instruction: 0xff02f774 │ │ │ │ + @ instruction: 0xff3ef774 │ │ │ │ @ instruction: 0x4629463a │ │ │ │ @ instruction: 0xf7c24640 │ │ │ │ - rscs pc, r6, r9, asr #17 │ │ │ │ + rscs pc, r6, r3, lsl r9 @ │ │ │ │ stmdami r3, {r0, r1, r6, r7, r8, r9, ip, sp, lr, pc} │ │ │ │ andseq r0, sl, #25600 @ 0x6400 │ │ │ │ - adchi pc, fp, #0, 2 │ │ │ │ + adchi pc, ip, #0, 2 │ │ │ │ vrshr.s64 q9, q0, #64 │ │ │ │ andsmi r0, sl, r0, ror #4 │ │ │ │ vmov.i32 d18, #0 @ 0x00000000 │ │ │ │ addmi r0, r2, #64 @ 0x40 │ │ │ │ svcge 0x0070f47f │ │ │ │ ldmdavs r0, {r1, r3, r4, r5, r8, sl, fp, sp, lr} │ │ │ │ svceq 0x00f0f010 │ │ │ │ @@ -216068,1662 +216039,1663 @@ │ │ │ │ stmdbls r2, {r0, r1, r8, r9, fp, ip, pc} │ │ │ │ vmov.i32 q8, #186 @ 0x000000ba │ │ │ │ @ instruction: 0xf0021440 │ │ │ │ @ instruction: 0xf001021e │ │ │ │ tstmi r4, #62914560 @ 0x3c00000 │ │ │ │ @ instruction: 0xf10402db │ │ │ │ @ instruction: 0xf1400601 │ │ │ │ - @ instruction: 0xf76c87e7 │ │ │ │ - strtmi pc, [r1], -r9, asr #31 │ │ │ │ + @ instruction: 0xf76d87e9 │ │ │ │ + strtmi pc, [r1], -r5, lsl #16 │ │ │ │ @ instruction: 0xf7fa9002 │ │ │ │ - bls 0x1a1cd8 │ │ │ │ + bls 0x1a1c60 │ │ │ │ ldrtmi r4, [r8], -r9, lsr #12 │ │ │ │ - @ instruction: 0xf886f7c2 │ │ │ │ - @ instruction: 0xffbef76c │ │ │ │ + @ instruction: 0xf8d0f7c2 │ │ │ │ + @ instruction: 0xfffaf76c │ │ │ │ @ instruction: 0x46044631 │ │ │ │ - blx 0x11a13a0 │ │ │ │ + blx 0x11a1328 │ │ │ │ strbmi r4, [r1], -r2, lsr #12 │ │ │ │ @ instruction: 0xf7c24638 │ │ │ │ - adc pc, r8, fp, ror r8 @ │ │ │ │ + adc pc, r8, r5, asr #17 │ │ │ │ andsne pc, r0, #1 │ │ │ │ @ instruction: 0xf5b24615 │ │ │ │ @ instruction: 0xf0001f80 │ │ │ │ - vcgt.s8 d8, d0, d7 │ │ │ │ - bcs 0x103eb4 │ │ │ │ - @ instruction: 0x81b2f000 │ │ │ │ + vcgt.s8 d8, d0, d8 │ │ │ │ + bcs 0x103e40 │ │ │ │ + @ instruction: 0x81b3f000 │ │ │ │ vsubl.s8 q9, d0, d15 │ │ │ │ andmi r0, sl, r0, lsl #5 │ │ │ │ @ instruction: 0xf0002a00 │ │ │ │ - @ instruction: 0xf5b2850b │ │ │ │ + @ instruction: 0xf5b2850c │ │ │ │ @ instruction: 0xf47f0f00 │ │ │ │ @ instruction: 0x064eaf1b │ │ │ │ svcge 0x0018f53f │ │ │ │ ldrsbcs pc, [r0], #128 @ 0x80 @ │ │ │ │ @ instruction: 0xf57f0655 │ │ │ │ stcvs 15, cr10, [r1, #-76] @ 0xffffffb4 │ │ │ │ @ instruction: 0xf00208da │ │ │ │ vmov.i32 d16, #45056 @ 0x0000b000 │ │ │ │ tstmi r0, #3 │ │ │ │ strmi r6, [r0], sl, lsl #16 │ │ │ │ svceq 0x000ef012 │ │ │ │ strbeq sp, [r4], r2, lsl #2 │ │ │ │ svcge 0x0004f53f │ │ │ │ - strbpl pc, [r0], #-963 @ 0xfffffc3d @ │ │ │ │ subne pc, r0, #201326595 @ 0xc000003 │ │ │ │ + strbpl pc, [r0], #-963 @ 0xfffffc3d @ │ │ │ │ @ instruction: 0xf1410258 │ │ │ │ - bcs 0x103924 │ │ │ │ + bcs 0x1038b4 │ │ │ │ mrcge 4, 7, APSR_nzcv, cr10, cr15, {3} │ │ │ │ @ instruction: 0xf0012c00 │ │ │ │ - @ instruction: 0xf01882ff │ │ │ │ + @ instruction: 0xf0188301 │ │ │ │ @ instruction: 0xf47f0401 │ │ │ │ @ instruction: 0x2610aef3 │ │ │ │ movwls r4, #9784 @ 0x2638 │ │ │ │ - blx 0x921448 │ │ │ │ + blx 0x9213d0 │ │ │ │ rsble r2, r2, r0, lsl #16 │ │ │ │ - @ instruction: 0xff6cf76c │ │ │ │ + @ instruction: 0xffa8f76c │ │ │ │ strmi r9, [r1], -r2, lsl #22 │ │ │ │ @ instruction: 0x460d4638 │ │ │ │ andcc pc, r3, #201326595 @ 0xc000003 │ │ │ │ - @ instruction: 0xff6cf7c1 │ │ │ │ + @ instruction: 0xffb6f7c1 │ │ │ │ @ instruction: 0xf7d24640 │ │ │ │ - @ instruction: 0x4633f997 │ │ │ │ + ldrtmi pc, [r3], -r3, lsr #19 @ │ │ │ │ ldrtmi r4, [r2], -r1, lsl #12 │ │ │ │ strls r4, [r0, #-1568] @ 0xfffff9e0 │ │ │ │ - cdp2 7, 5, cr15, cr4, cr5, {4} │ │ │ │ + cdp2 7, 9, cr15, cr0, cr5, {4} │ │ │ │ @ instruction: 0xf6c0e04d │ │ │ │ addmi r5, sl, #0, 2 │ │ │ │ mrcge 4, 6, APSR_nzcv, cr2, cr15, {3} │ │ │ │ @ instruction: 0xf3c30ada │ │ │ │ @ instruction: 0xf0025180 │ │ │ │ vmov.i32 d16, #48640 @ 0x0000be00 │ │ │ │ - b 0x11748a0 │ │ │ │ + b 0x1174828 │ │ │ │ addseq r0, r8, #65536 @ 0x10000 │ │ │ │ - eorshi pc, r7, #0, 2 │ │ │ │ + eorshi pc, r8, #0, 2 │ │ │ │ ldmdavs r1, {r1, r3, r4, r5, r8, sl, fp, sp, lr} │ │ │ │ svceq 0x00f0f011 │ │ │ │ @ instruction: 0xf8d2d10a │ │ │ │ @ instruction: 0xf41110a0 │ │ │ │ @ instruction: 0xf43f6f70 │ │ │ │ ldmdavs r2, {r0, r1, r3, r4, r5, r7, r9, sl, fp, sp, pc}^ │ │ │ │ svcvs 0x0070f412 │ │ │ │ mrcge 4, 5, APSR_nzcv, cr6, cr15, {1} │ │ │ │ movwls r4, #9784 @ 0x2638 │ │ │ │ @ instruction: 0xf9e4f7ff │ │ │ │ - blls 0x1901a8 │ │ │ │ + blls 0x190130 │ │ │ │ movwls r4, #9784 @ 0x2638 │ │ │ │ andseq r0, r9, #154 @ 0x9a │ │ │ │ rsbsvc pc, pc, #33554432 @ 0x2000000 │ │ │ │ svclt 0x00584629 │ │ │ │ @ instruction: 0xf7c14252 │ │ │ │ - strmi pc, [r5], -r3, asr #30 │ │ │ │ + strmi pc, [r5], -sp, lsl #31 │ │ │ │ @ instruction: 0xf76c4681 │ │ │ │ - blls 0x1a3174 │ │ │ │ + blls 0x1a31ec │ │ │ │ @ instruction: 0xf4134604 │ │ │ │ @ instruction: 0xf0001080 │ │ │ │ - @ instruction: 0xf8d78328 │ │ │ │ + @ instruction: 0xf8d78329 │ │ │ │ @ instruction: 0xf003308c │ │ │ │ - blcs 0x624178 │ │ │ │ - ldrhi pc, [sl], #-513 @ 0xfffffdff │ │ │ │ + blcs 0x624100 │ │ │ │ + ldrhi pc, [ip], #-513 @ 0xfffffdff │ │ │ │ mvncs r4, r8, lsr r6 │ │ │ │ tstls r0, sl, lsr #12 │ │ │ │ @ instruction: 0xf7c54621 │ │ │ │ - strbmi pc, [r1], -sp, ror #18 @ │ │ │ │ + @ instruction: 0x4641f9b7 │ │ │ │ @ instruction: 0xf7fa4620 │ │ │ │ andcs pc, r1, fp, lsr #19 │ │ │ │ svclt 0x0000e687 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ vmull.u8 q8, d17, d10 │ │ │ │ @ instruction: 0xf0023103 │ │ │ │ vmov.i32 d16, #45056 @ 0x0000b000 │ │ │ │ - b 0x117493c │ │ │ │ + b 0x11748c4 │ │ │ │ addseq r0, lr, #65536 @ 0x10000 │ │ │ │ - orrshi pc, r6, r0, lsl #2 │ │ │ │ + orrshi pc, r7, r0, lsl #2 │ │ │ │ ldmdavs r1, {r1, r8, sl, fp, sp, lr} │ │ │ │ svceq 0x00f0f011 │ │ │ │ - rscshi pc, r2, r0 │ │ │ │ + rscshi pc, r3, r0 │ │ │ │ svceq 0x000ef011 │ │ │ │ @ instruction: 0xf018d103 │ │ │ │ @ instruction: 0xf47f0f10 │ │ │ │ ldrtmi sl, [r8], -fp, ror #28 │ │ │ │ @ instruction: 0xf7ff9302 │ │ │ │ stmdacs r0, {r0, r3, r4, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ - blls 0x1978cc │ │ │ │ + blls 0x197854 │ │ │ │ movwls r4, #9784 @ 0x2638 │ │ │ │ andseq r0, r9, #154 @ 0x9a │ │ │ │ rsbsvc pc, pc, #33554432 @ 0x2000000 │ │ │ │ svclt 0x00584629 │ │ │ │ @ instruction: 0xf7c14252 │ │ │ │ - @ instruction: 0x4605fef7 │ │ │ │ + strmi pc, [r5], -r1, asr #30 │ │ │ │ @ instruction: 0xf76c4681 │ │ │ │ - blls 0x1a31ac │ │ │ │ + blls 0x1a3224 │ │ │ │ sbcseq r4, lr, #4, 12 @ 0x400000 │ │ │ │ - rscshi pc, fp, #64, 2 │ │ │ │ + rscshi pc, ip, #64, 2 │ │ │ │ ldrdcc pc, [ip], r7 │ │ │ │ tstpeq pc, #3 @ p-variant is OBSOLETE │ │ │ │ vpadd.i8 d2, d1, d5 │ │ │ │ - strtmi r8, [sl], -pc, asr #7 │ │ │ │ + @ instruction: 0x462a83d1 │ │ │ │ cmpcs r3, r8, lsr r6 │ │ │ │ strtmi r9, [r1], -r0, lsl #2 │ │ │ │ - stc2l 7, cr15, [r8, #788]! @ 0x314 │ │ │ │ + cdp2 7, 3, cr15, cr2, cr5, {6} │ │ │ │ @ instruction: 0x13a4f642 │ │ │ │ orrscs pc, r7, #192, 4 │ │ │ │ andcs r4, r1, r1, asr #12 │ │ │ │ @ instruction: 0xf7d2681d │ │ │ │ - strmi pc, [r2], -fp, lsl #18 │ │ │ │ + @ instruction: 0x4602f917 │ │ │ │ strtmi r4, [r9], -r0, lsr #12 │ │ │ │ - @ instruction: 0xf93af775 │ │ │ │ + @ instruction: 0xf976f775 │ │ │ │ addseq lr, sl, #44302336 @ 0x2a40000 │ │ │ │ mrcge 5, 1, APSR_nzcv, cr0, cr15, {1} │ │ │ │ ldmdavs r1, {r1, r8, sl, fp, sp, lr} │ │ │ │ svceq 0x00f0f011 │ │ │ │ @ instruction: 0xf8d2d10a │ │ │ │ @ instruction: 0xf41110a0 │ │ │ │ @ instruction: 0xf43f6f70 │ │ │ │ ldmdavs r2, {r0, r2, r5, r9, sl, fp, sp, pc}^ │ │ │ │ svcvs 0x0070f412 │ │ │ │ mcrge 4, 1, pc, cr0, cr15, {1} @ │ │ │ │ movwls r4, #9784 @ 0x2638 │ │ │ │ @ instruction: 0xf94ef7ff │ │ │ │ addsle r2, r0, r0, lsl #16 │ │ │ │ - movwls r9, #11010 @ 0x2b02 │ │ │ │ - ldrsbeq r0, [sl], #-172 @ 0xffffff54 │ │ │ │ - addpl pc, r0, r3, asr #7 │ │ │ │ - rscsvc pc, pc, #33554432 @ 0x2000000 │ │ │ │ - ldreq pc, [lr], #-4 │ │ │ │ - vmov.i32 d16, #48640 @ 0x0000be00 │ │ │ │ - svclt 0x00584103 │ │ │ │ - movwmi r4, #16978 @ 0x4252 │ │ │ │ - @ instruction: 0xf7c14638 │ │ │ │ - strmi pc, [r6], -r5, lsr #29 │ │ │ │ - cdp2 7, 8, cr15, cr6, cr12, {3} │ │ │ │ - strmi r9, [r0], r2, lsl #22 │ │ │ │ - @ instruction: 0xf14002dd │ │ │ │ - @ instruction: 0xf8d7840b │ │ │ │ - @ instruction: 0xf003308c │ │ │ │ - blcs 0x6242b0 │ │ │ │ - cmnphi lr, #268435456 @ p-variant is OBSOLETE @ 0x10000000 │ │ │ │ - @ instruction: 0x46324638 │ │ │ │ - smlattls r0, r1, r1, r2 │ │ │ │ - @ instruction: 0xf7c54641 │ │ │ │ - @ instruction: 0x4621f8d1 │ │ │ │ - @ instruction: 0xf7fa4640 │ │ │ │ - strb pc, [r2, -pc, lsl #18]! @ │ │ │ │ - vmov.i32 q9, #0 @ 0x00000000 │ │ │ │ - andmi r0, sl, r0, lsr #5 │ │ │ │ - svceq 0x0000f5b2 │ │ │ │ - tstphi ip, #0 @ p-variant is OBSOLETE │ │ │ │ - sbcshi pc, sp, r0, lsl #4 │ │ │ │ - @ instruction: 0xf0002a40 │ │ │ │ - vqadd.s8 d8, d16, d31 │ │ │ │ - bcs 0x103cc0 │ │ │ │ - msrhi CPSR_fx, #0 │ │ │ │ - vsubl.s8 q9, d0, d31 │ │ │ │ - andmi r0, sl, r0, asr #4 │ │ │ │ - @ instruction: 0xf47f2a00 │ │ │ │ - stcvs 13, cr10, [r2, #-844] @ 0xfffffcb4 │ │ │ │ - @ instruction: 0xf0116811 │ │ │ │ - strdle r0, [sl, -r0] │ │ │ │ - ldrdne pc, [r0], r2 @ │ │ │ │ - svcvs 0x0070f411 │ │ │ │ - stclge 4, cr15, [r8, #252] @ 0xfc │ │ │ │ - @ instruction: 0xf4126852 │ │ │ │ - @ instruction: 0xf43f6f70 │ │ │ │ - ldrtmi sl, [r8], -r3, asr #27 │ │ │ │ - @ instruction: 0xf7ff9302 │ │ │ │ - stmdacs r0, {r0, r4, r5, r6, r7, fp, ip, sp, lr, pc} │ │ │ │ - svcge 0x0033f43f │ │ │ │ - bleq 0xff80a2bc │ │ │ │ - sbcne pc, r0, #201326595 @ 0xc000003 │ │ │ │ - ldreq pc, [lr], #-4 │ │ │ │ - strcc pc, [r3, #-963] @ 0xfffffc3d │ │ │ │ - sbcseq r4, lr, #20, 6 @ 0x50000000 │ │ │ │ - subshi pc, r2, r1, asr #2 │ │ │ │ - cdp2 7, 3, cr15, cr0, cr12, {3} │ │ │ │ - andls r4, r2, r1, lsr #12 │ │ │ │ - @ instruction: 0xf8b4f7fa │ │ │ │ - stccs 8, cr9, [pc, #-8] @ 0xe36d0 │ │ │ │ - @ instruction: 0x81a8f001 │ │ │ │ - strtmi r4, [r9], -r2, lsl #12 │ │ │ │ - @ instruction: 0xf7c14638 │ │ │ │ - ldr pc, [r6, -r9, ror #29] │ │ │ │ - svceq 0x0020f5b2 │ │ │ │ - vhadd.s8 , q0, │ │ │ │ - @ instruction: 0xf5b281fa │ │ │ │ + ldrtmi r9, [r8], -r2, lsl #22 │ │ │ │ + beq 0xff80818c │ │ │ │ + vmov.i32 q8, #186 @ 0x000000ba │ │ │ │ + vst4.32 {d5,d7,d9,d11}, [r2], r0 │ │ │ │ + @ instruction: 0xf00472ff │ │ │ │ + andseq r0, lr, #503316480 @ 0x1e000000 │ │ │ │ + streq lr, [r1], #-2628 @ 0xfffff5bc │ │ │ │ + subsmi fp, r2, #88, 30 @ 0x160 │ │ │ │ + smlabtmi r3, r3, r3, pc @ │ │ │ │ + cdp2 7, 14, cr15, cr14, cr1, {6} │ │ │ │ + @ instruction: 0xf76c4606 │ │ │ │ + blls 0x1a30b0 │ │ │ │ + sbcseq r4, sp, #128, 12 @ 0x8000000 │ │ │ │ + strhi pc, [fp], #-320 @ 0xfffffec0 │ │ │ │ + ldrdcc pc, [ip], r7 │ │ │ │ + tstpeq pc, #3 @ p-variant is OBSOLETE │ │ │ │ + vpadd.i8 d2, d1, d5 │ │ │ │ + @ instruction: 0x4638837f │ │ │ │ + mvncs r4, r2, lsr r6 │ │ │ │ + strbmi r9, [r1], -r0, lsl #2 │ │ │ │ + @ instruction: 0xf91af7c5 │ │ │ │ + strbmi r4, [r0], -r1, lsr #12 │ │ │ │ + @ instruction: 0xf90ef7fa │ │ │ │ + subscs lr, r0, #25427968 @ 0x1840000 │ │ │ │ + adceq pc, r0, #192, 4 │ │ │ │ + @ instruction: 0xf5b2400a │ │ │ │ @ instruction: 0xf0000f00 │ │ │ │ - cmpcs r0, r1, ror #4 │ │ │ │ - orreq pc, r0, r0, asr #5 │ │ │ │ - @ instruction: 0xf47f428a │ │ │ │ - @ instruction: 0x4619ad91 │ │ │ │ - movwls sl, #10244 @ 0x2804 │ │ │ │ - @ instruction: 0xf7fa9407 │ │ │ │ - blls 0x1a2858 │ │ │ │ - @ instruction: 0xf57f02d9 │ │ │ │ - movwcs sl, #7559 @ 0x1d87 │ │ │ │ - ldrmi sl, [sl], -r4, lsl #18 │ │ │ │ - @ instruction: 0xf7fe4638 │ │ │ │ - str pc, [r0, #3825] @ 0xef1 │ │ │ │ - ldrdeq pc, [r0], r2 @ │ │ │ │ - svcvs 0x0070f410 │ │ │ │ - ldclge 4, cr15, [sl, #-252]! @ 0xffffff04 │ │ │ │ - @ instruction: 0xf4126852 │ │ │ │ + vcge.s8 d8, d0, d12 │ │ │ │ + bcs 0x1103964 │ │ │ │ + adcshi pc, pc, r0 │ │ │ │ + orrshi pc, r4, r0, lsl #4 │ │ │ │ + @ instruction: 0xf0002a00 │ │ │ │ + eorcs r8, pc, #-1476395008 @ 0xa8000000 │ │ │ │ + subeq pc, r0, #192, 4 │ │ │ │ + bcs 0xf3630 │ │ │ │ + ldclge 4, cr15, [r2, #508] @ 0x1fc │ │ │ │ + ldmdavs r1, {r1, r8, sl, fp, sp, lr} │ │ │ │ + svceq 0x00f0f011 │ │ │ │ + @ instruction: 0xf8d2d10a │ │ │ │ + @ instruction: 0xf41110a0 │ │ │ │ @ instruction: 0xf43f6f70 │ │ │ │ - smlsdx r1, r5, sp, sl │ │ │ │ - tstls r2, r4, lsl #16 │ │ │ │ - @ instruction: 0xf7fa9207 │ │ │ │ - blls 0x1a28a0 │ │ │ │ + ldmdavs r2, {r0, r1, r2, r6, r7, r8, sl, fp, sp, pc}^ │ │ │ │ + svcvs 0x0070f412 │ │ │ │ + stclge 4, cr15, [r2, #252] @ 0xfc │ │ │ │ + movwls r4, #9784 @ 0x2638 │ │ │ │ + @ instruction: 0xf8f0f7ff │ │ │ │ + @ instruction: 0xf43f2800 │ │ │ │ + blls 0x18f304 │ │ │ │ + @ instruction: 0xf3c30bdc │ │ │ │ + @ instruction: 0xf00412c0 │ │ │ │ + vmov.i32 d16, #12451840 @ 0x00be0000 │ │ │ │ + tstmi r4, #12582912 @ 0xc00000 │ │ │ │ + @ instruction: 0xf14102de │ │ │ │ + @ instruction: 0xf76c8053 │ │ │ │ + strtmi pc, [r1], -fp, ror #28 │ │ │ │ + @ instruction: 0xf7fa9002 │ │ │ │ + stmdals r2, {r0, r1, r4, r5, r7, fp, ip, sp, lr, pc} │ │ │ │ + @ instruction: 0xf0012d0f │ │ │ │ + strmi r8, [r2], -r9, lsr #3 │ │ │ │ + ldrtmi r4, [r8], -r9, lsr #12 │ │ │ │ + @ instruction: 0xff32f7c1 │ │ │ │ + @ instruction: 0xf5b2e715 │ │ │ │ + rsble r0, sp, r0, lsr #30 │ │ │ │ + mvnshi pc, r0, lsl #4 │ │ │ │ + svceq 0x0000f5b2 │ │ │ │ + rsbhi pc, r1, #0 │ │ │ │ vmla.f d18, d0, d0[0] │ │ │ │ - subcs r0, r0, r0, lsr #3 │ │ │ │ - eoreq pc, r0, r0, asr #5 │ │ │ │ - stcls 0, cr4, [r4], {25} │ │ │ │ - ldmib sp, {r0, r7, r9, lr}^ │ │ │ │ - @ instruction: 0xf0003205 │ │ │ │ - vrshl.s8 d8, d0, d0 │ │ │ │ - stmdbcs r0, {r0, r1, r4, r5, r6, r7, r9, pc}^ │ │ │ │ - ldrhi pc, [r2, #-0] │ │ │ │ - svcne 0x0000f5b1 │ │ │ │ - strhi pc, [r2, #-0] │ │ │ │ - @ instruction: 0xf47f2900 │ │ │ │ - tstcs r1, r5, asr sp │ │ │ │ - stmib sp, {r3, r4, r5, r9, sl, lr}^ │ │ │ │ - vrhadd.s8 d20, d14, d0 │ │ │ │ - vaddw.s8 q10, q0, d5 │ │ │ │ - @ instruction: 0xf7fe010d │ │ │ │ - strb pc, [sl, #-2079] @ 0xfffff7e1 @ │ │ │ │ - tstls r2, r4, lsl #16 │ │ │ │ - stc2 7, cr15, [ip], {250} @ 0xfa │ │ │ │ - stmdbls r4, {r1, r8, r9, fp, ip, pc} │ │ │ │ - @ instruction: 0xf4132401 │ │ │ │ - stmib sp, {r7, r8, r9, sl, fp, ip}^ │ │ │ │ - bls 0x2687ac │ │ │ │ - svclt 0x000c4638 │ │ │ │ - msrpl R9_usr, lr │ │ │ │ - tstpeq r5, lr, asr #12 @ p-variant is OBSOLETE │ │ │ │ - svclt 0x000c9b05 │ │ │ │ - smlabteq sp, r0, r2, pc @ │ │ │ │ - smlabteq sp, r0, r2, pc @ │ │ │ │ - @ instruction: 0xf8f8f7fe │ │ │ │ - @ instruction: 0xf411e52f │ │ │ │ - @ instruction: 0xf0401480 │ │ │ │ - stmdage r4, {r1, r3, r4, r6, r7, r8, r9, pc} │ │ │ │ - @ instruction: 0xf7fa9407 │ │ │ │ - strtmi pc, [r3], -sp, ror #23 │ │ │ │ - stmdbge r4, {r1, r5, r9, sl, lr} │ │ │ │ - @ instruction: 0xf7fe4638 │ │ │ │ - str pc, [r0, #-3729]! @ 0xfffff16f │ │ │ │ - tstls r2, r4, lsl #16 │ │ │ │ - blx 0xff9a17da │ │ │ │ - stmdbls r4, {r1, r8, r9, fp, ip, pc} │ │ │ │ - @ instruction: 0xf4132401 │ │ │ │ - stmib sp, {r7, r8, r9, sl, fp, ip}^ │ │ │ │ - bls 0x268800 │ │ │ │ - svclt 0x000c4638 │ │ │ │ - cmppvs r9, lr, asr #4 @ p-variant is OBSOLETE │ │ │ │ - @ instruction: 0x01a5f64e │ │ │ │ - svclt 0x000c9b05 │ │ │ │ - smlabteq sp, r0, r2, pc @ │ │ │ │ - smlabteq sp, r0, r2, pc @ │ │ │ │ - @ instruction: 0xf934f7fd │ │ │ │ - @ instruction: 0xf04fe505 │ │ │ │ - vmov.i32 d16, #255 @ 0x000000ff │ │ │ │ - strbmi r0, [r2, #-3232]! @ 0xfffff360 │ │ │ │ - rsbshi pc, fp, #0 │ │ │ │ - subeq pc, r0, pc, asr #32 │ │ │ │ - cmnphi r1, r0, lsl #4 @ p-variant is OBSOLETE │ │ │ │ - addeq pc, r0, r0, asr #5 │ │ │ │ - @ instruction: 0xf0004282 │ │ │ │ - @ instruction: 0xf5b28261 │ │ │ │ - @ instruction: 0xf47f0f20 │ │ │ │ - sbcseq sl, r9, #61696 @ 0xf100 │ │ │ │ - mvnshi pc, #0, 2 │ │ │ │ + addmi r0, sl, #128, 2 │ │ │ │ + ldcge 4, cr15, [r0, #508] @ 0x1fc │ │ │ │ stmdage r4, {r0, r3, r4, r9, sl, lr} │ │ │ │ - @ instruction: 0xf7fa9407 │ │ │ │ - movwcs pc, #2991 @ 0xbaf @ │ │ │ │ - ldrmi sl, [sl], -r4, lsl #18 │ │ │ │ - @ instruction: 0xf7fe4638 │ │ │ │ - strbt pc, [r2], #3171 @ 0xc63 @ │ │ │ │ - strls r2, [sl], #-513 @ 0xfffffdff │ │ │ │ - eorhi pc, r0, sp, asr #17 │ │ │ │ - andls r0, r9, #28, 4 @ 0xc0000001 │ │ │ │ - ldclge 5, cr15, [sl], {63} @ 0x3f │ │ │ │ - andls sl, r4, #4, 18 @ 0x10000 │ │ │ │ - andpl pc, r0, #201326595 @ 0xc000003 │ │ │ │ - stmib sp, {r0, r1, r3, r4, r6, r7, r9, ip, sp, pc}^ │ │ │ │ - movwls r2, #29957 @ 0x7505 │ │ │ │ - mrc2 7, 7, pc, cr12, cr14, {7} │ │ │ │ - stcvs 4, cr14, [r0, #-828] @ 0xfffffcc4 │ │ │ │ - @ instruction: 0xf0010049 │ │ │ │ - vorr.i32 d16, #190 @ 0x000000be │ │ │ │ - movwmi r5, #41600 @ 0xa280 │ │ │ │ - stmdavs r2, {r3, r9, ip, pc} │ │ │ │ - strls r2, [r9], #-257 @ 0xfffffeff │ │ │ │ - svceq 0x00f0f012 │ │ │ │ - tstle sl, sl, lsl #2 │ │ │ │ - ldrdcs pc, [r0], r0 @ │ │ │ │ - svcvs 0x0070f412 │ │ │ │ - ldcge 4, cr15, [sl], #252 @ 0xfc │ │ │ │ - @ instruction: 0xf4126842 │ │ │ │ - @ instruction: 0xf43f6f70 │ │ │ │ - stmdbge r4, {r0, r2, r4, r5, r7, sl, fp, sp, pc} │ │ │ │ - vmvn.i32 d20, #-1207959552 @ 0xb8000000 │ │ │ │ - @ instruction: 0xf8cd5440 │ │ │ │ - sbcslt r8, sl, #24 │ │ │ │ - movwpl pc, #963 @ 0x3c3 @ │ │ │ │ - stmib sp, {r0, r1, r2, r9, ip, pc}^ │ │ │ │ - @ instruction: 0xf7fd4304 │ │ │ │ - strt pc, [r6], #3745 @ 0xea1 │ │ │ │ - andls fp, r7, #-1610612723 @ 0xa000000d │ │ │ │ - stmdbge r4, {r1, r3, r4, r7, sl, fp} │ │ │ │ - andseq pc, r0, #2 │ │ │ │ - b 0x1188910 │ │ │ │ - vsubl.u8 q8, d3, d8 │ │ │ │ - @ instruction: 0xf8cd5440 │ │ │ │ - vmov.i32 d25, #184 @ 0x000000b8 │ │ │ │ - andls r5, r8, #0, 6 │ │ │ │ - movwmi lr, #18893 @ 0x49cd │ │ │ │ - movwls r2, #41729 @ 0xa301 │ │ │ │ - mrc2 7, 5, pc, cr12, cr14, {7} │ │ │ │ - andcs lr, r1, #-1895825408 @ 0x8f000000 │ │ │ │ - andls r9, r9, #167772160 @ 0xa000000 │ │ │ │ - @ instruction: 0xf8cd021a │ │ │ │ - @ instruction: 0xf53f8020 │ │ │ │ - ldcvs 12, cr10, [sl, #-540]! @ 0xfffffde4 │ │ │ │ - @ instruction: 0xf0116811 │ │ │ │ - strdle r0, [sl, -r0] │ │ │ │ - ldrdne pc, [r0], r2 @ │ │ │ │ - svcvs 0x0070f411 │ │ │ │ - ldclge 4, cr15, [ip], #-252 @ 0xffffff04 │ │ │ │ - @ instruction: 0xf4126852 │ │ │ │ + strls r9, [r7], #-770 @ 0xfffffcfe │ │ │ │ + mrrc2 7, 15, pc, r0, cr10 @ │ │ │ │ + sbcseq r9, r9, #2048 @ 0x800 │ │ │ │ + stcge 5, cr15, [r6, #508] @ 0x1fc │ │ │ │ + stmdbge r4, {r0, r8, r9, sp} │ │ │ │ + @ instruction: 0x4638461a │ │ │ │ + mrc2 7, 7, pc, cr0, cr14, {7} │ │ │ │ + @ instruction: 0xf8d2e57f │ │ │ │ + @ instruction: 0xf41000a0 │ │ │ │ @ instruction: 0xf43f6f70 │ │ │ │ - stmdbge r4, {r0, r1, r2, r4, r5, r6, sl, fp, sp, pc} │ │ │ │ - strcs r4, [r1], #-1592 @ 0xfffff9c8 │ │ │ │ - strb r9, [r2, r6, lsl #10] │ │ │ │ - svcne 0x0010f1b2 │ │ │ │ - stclge 4, cr15, [lr], #-508 @ 0xfffffe04 │ │ │ │ - vsubl.s8 q9, d0, d15 │ │ │ │ - andmi r0, sl, r0, asr #4 │ │ │ │ - @ instruction: 0xf0002a00 │ │ │ │ - @ instruction: 0xf5b2822f │ │ │ │ - @ instruction: 0xf47f0f80 │ │ │ │ - strls sl, [r7], #-3171 @ 0xfffff39d │ │ │ │ - vqdmulh.s q8, , d0[3] │ │ │ │ - @ instruction: 0xf0041241 │ │ │ │ - tstmi r4, #4, 8 @ 0x4000000 │ │ │ │ - strls r0, [r8], #-2266 @ 0xfffff726 │ │ │ │ - @ instruction: 0xf3c3a904 │ │ │ │ - @ instruction: 0xf0024403 │ │ │ │ - vmov.i32 d16, #45056 @ 0x0000b000 │ │ │ │ - @ instruction: 0x43225cc0 │ │ │ │ - movwcc pc, #13251 @ 0x33c3 @ │ │ │ │ - andsgt pc, r0, sp, asr #17 │ │ │ │ - andls r9, r6, #335544320 @ 0x14000000 │ │ │ │ - blx 0xfe121992 │ │ │ │ - @ instruction: 0xf5b2e449 │ │ │ │ + ldmdavs r2, {r0, r3, r4, r5, r6, r8, sl, fp, sp, pc}^ │ │ │ │ + svcvs 0x0070f412 │ │ │ │ + ldclge 4, cr15, [r4, #-252]! @ 0xffffff04 │ │ │ │ + stmdage r4, {r8, r9, sl, sp, lr, pc} │ │ │ │ + andls r9, r7, #-2147483648 @ 0x80000000 │ │ │ │ + mrrc2 7, 15, pc, r4, cr10 @ │ │ │ │ + cmpcs r0, r2, lsl #22 │ │ │ │ + asreq pc, r0, #5 @ │ │ │ │ + vmla.i d18, d0, d0[0] │ │ │ │ + andsmi r0, r9, r0, lsr #32 │ │ │ │ + addmi r9, r1, #4, 24 @ 0x400 │ │ │ │ + andcc lr, r5, #3620864 @ 0x374000 │ │ │ │ + strhi pc, [r0, #-0] │ │ │ │ + rscshi pc, r3, #0, 4 │ │ │ │ + @ instruction: 0xf0002940 │ │ │ │ + @ instruction: 0xf5b18512 │ │ │ │ @ instruction: 0xf0001f00 │ │ │ │ - subcs r8, r0, r0, ror #2 │ │ │ │ - eoreq pc, r0, r0, asr #5 │ │ │ │ - @ instruction: 0xf47f4282 │ │ │ │ - stmdage r4, {r0, r1, r2, r3, r4, r5, sl, fp, sp, pc} │ │ │ │ + stmdbcs r0, {r1, r8, sl, pc} │ │ │ │ + ldclge 4, cr15, [r4, #-508] @ 0xfffffe04 │ │ │ │ + ldrtmi r2, [r8], -r1, lsl #2 │ │ │ │ + smlabtmi r0, sp, r9, lr │ │ │ │ + orrcc pc, sp, lr, asr #4 │ │ │ │ + smlabteq sp, r0, r2, pc @ │ │ │ │ + @ instruction: 0xf81ef7fe │ │ │ │ + stmdage r4, {r0, r3, r6, r8, sl, sp, lr, pc} │ │ │ │ @ instruction: 0xf7fa9102 │ │ │ │ - blls 0x1a25b8 │ │ │ │ - strcs r9, [r0], #-2308 @ 0xfffff6fc │ │ │ │ + blls 0x1a2754 │ │ │ │ + strcs r9, [r1], #-2308 @ 0xfffff6fc │ │ │ │ svcne 0x0080f413 │ │ │ │ strne lr, [r0], #-2509 @ 0xfffff633 │ │ │ │ ldrtmi r9, [r8], -r6, lsl #20 │ │ │ │ vmax.f32 d27, d14, d12 │ │ │ │ - @ instruction: 0xf64d2141 │ │ │ │ - blls 0x22c074 │ │ │ │ + vrhadd.s8 d20, d30, d25 │ │ │ │ + blls 0x23fd78 │ │ │ │ + @ instruction: 0xf2c0bf0c │ │ │ │ + vaddw.s8 q8, q0, d13 │ │ │ │ + @ instruction: 0xf7fe010d │ │ │ │ + str pc, [lr, #-2295]! @ 0xfffff709 │ │ │ │ + strne pc, [r0], #1041 @ 0x411 │ │ │ │ + bicshi pc, sl, #64 @ 0x40 │ │ │ │ + strls sl, [r7], #-2052 @ 0xfffff7fc │ │ │ │ + blx 0xffc2174e │ │ │ │ + strtmi r4, [r2], -r3, lsr #12 │ │ │ │ + ldrtmi sl, [r8], -r4, lsl #18 │ │ │ │ + mrc2 7, 4, pc, cr0, cr14, {7} │ │ │ │ + stmdage r4, {r0, r1, r2, r3, r4, r8, sl, sp, lr, pc} │ │ │ │ + @ instruction: 0xf7fa9102 │ │ │ │ + blls 0x1a2700 │ │ │ │ + strcs r9, [r1], #-2308 @ 0xfffff6fc │ │ │ │ + svcne 0x0080f413 │ │ │ │ + strne lr, [r0], #-2509 @ 0xfffff633 │ │ │ │ + ldrtmi r9, [r8], -r6, lsl #20 │ │ │ │ + vmax.f32 d27, d14, d12 │ │ │ │ + @ instruction: 0xf64e51d1 │ │ │ │ + blls 0x223c4c │ │ │ │ @ instruction: 0xf2c0bf0c │ │ │ │ vaddw.s8 q8, q0, d13 │ │ │ │ @ instruction: 0xf7fd010d │ │ │ │ - strt pc, [r4], #-2131 @ 0xfffff7ad │ │ │ │ - vmla.i d18, d0, d0[0] │ │ │ │ - b 0x123c68 │ │ │ │ - @ instruction: 0xf5b20200 │ │ │ │ - @ instruction: 0xf0000f00 │ │ │ │ - vshl.s8 d8, d1, d0 │ │ │ │ - @ instruction: 0xf5b281c7 │ │ │ │ - @ instruction: 0xf0001f00 │ │ │ │ - vcge.s8 q4, q8, │ │ │ │ - bcs 0x104828 │ │ │ │ - strhi pc, [r2], #-0 │ │ │ │ - strcs sl, [r1], #-2052 @ 0xfffff7fc │ │ │ │ - blx 0xffda19f8 │ │ │ │ - stmib sp, {r2, r8, fp, ip, pc}^ │ │ │ │ - ldrtmi r1, [r8], -r0, lsl #8 │ │ │ │ - andcc lr, r5, #3620864 @ 0x374000 │ │ │ │ - cmppne r5, lr, asr #12 @ p-variant is OBSOLETE │ │ │ │ - smlabteq sp, r0, r2, pc @ │ │ │ │ - mrc2 7, 6, pc, cr4, cr13, {7} │ │ │ │ - bllt 0xe1a28 │ │ │ │ - ldmdavs r1, {r1, r8, sl, fp, sp, lr} │ │ │ │ + str pc, [r4, #-2355] @ 0xfffff6cd │ │ │ │ + ldceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ + stceq 2, cr15, [r0], #768 @ 0x300 │ │ │ │ + @ instruction: 0xf0004562 │ │ │ │ + @ instruction: 0xf04f827b │ │ │ │ + vhadd.s8 q0, q0, q0 │ │ │ │ + vbic.i32 q12, #1 @ 0x00000001 │ │ │ │ + addmi r0, r2, #128 @ 0x80 │ │ │ │ + rsbhi pc, r1, #0 │ │ │ │ + svceq 0x0020f5b2 │ │ │ │ + ldclge 4, cr15, [r0], #508 @ 0x1fc │ │ │ │ + @ instruction: 0xf10002d9 │ │ │ │ + @ instruction: 0x461983fa │ │ │ │ + strls sl, [r7], #-2052 @ 0xfffff7fc │ │ │ │ + blx 0xfeca17ca │ │ │ │ + stmdbge r4, {r8, r9, sp} │ │ │ │ + @ instruction: 0x4638461a │ │ │ │ + stc2l 7, cr15, [r2], #-1016 @ 0xfffffc08 │ │ │ │ + andcs lr, r1, #-520093696 @ 0xe1000000 │ │ │ │ + @ instruction: 0xf8cd940a │ │ │ │ + andseq r8, ip, #32 │ │ │ │ + @ instruction: 0xf53f9209 │ │ │ │ + stmdbge r4, {r0, r3, r4, r6, r7, sl, fp, sp, pc} │ │ │ │ + vsubl.u8 , d3, d4 │ │ │ │ + sbcslt r5, fp, #0, 4 │ │ │ │ + strcs lr, [r5, #-2509] @ 0xfffff633 │ │ │ │ + @ instruction: 0xf7fe9307 │ │ │ │ + strb pc, [lr], #3835 @ 0xefb @ │ │ │ │ + subeq r6, r9, r0, lsl #26 │ │ │ │ + tstpeq lr, r1 @ p-variant is OBSOLETE │ │ │ │ + addpl pc, r0, #201326595 @ 0xc000003 │ │ │ │ + andls r4, r8, #671088640 @ 0x28000000 │ │ │ │ + tstcs r1, r2, lsl #16 │ │ │ │ + @ instruction: 0xf0129409 │ │ │ │ + strdls r0, [sl, -r0] │ │ │ │ + @ instruction: 0xf8d0d10a │ │ │ │ + @ instruction: 0xf41220a0 │ │ │ │ + @ instruction: 0xf43f6f70 │ │ │ │ + stmdavs r2, {r0, r3, r4, r5, r7, sl, fp, sp, pc}^ │ │ │ │ + svcvs 0x0070f412 │ │ │ │ + ldcge 4, cr15, [r4], #252 @ 0xfc │ │ │ │ + ldrtmi sl, [r8], -r4, lsl #18 │ │ │ │ + strbpl pc, [r0], #-963 @ 0xfffffc3d @ │ │ │ │ + andshi pc, r8, sp, asr #17 │ │ │ │ + vrshr.u64 , q5, #61 │ │ │ │ + andls r5, r7, #0, 6 │ │ │ │ + movwmi lr, #18893 @ 0x49cd │ │ │ │ + mcr2 7, 5, pc, cr0, cr13, {7} @ │ │ │ │ + sbcslt lr, sl, #-1526726656 @ 0xa5000000 │ │ │ │ + ldceq 2, cr9, [sl], {7} │ │ │ │ + @ instruction: 0xf002a904 │ │ │ │ + strls r0, [r9], #-528 @ 0xfffffdf0 │ │ │ │ + andeq lr, r8, #270336 @ 0x42000 │ │ │ │ + andls r2, r8, #16777216 @ 0x1000000 │ │ │ │ + subpl pc, r0, #201326595 @ 0xc000003 │ │ │ │ + andsls pc, r8, sp, asr #17 │ │ │ │ + movwpl pc, #963 @ 0x3c3 @ │ │ │ │ + stmib sp, {r1, r3, sl, ip, pc}^ │ │ │ │ + @ instruction: 0xf7fe2304 │ │ │ │ + str pc, [lr], #3771 @ 0xebb │ │ │ │ + @ instruction: 0xf8cd2201 │ │ │ │ + andls r8, r9, #32 │ │ │ │ + strls r0, [sl], #-538 @ 0xfffffde6 │ │ │ │ + stcge 5, cr15, [r6], {63} @ 0x3f │ │ │ │ + ldmdavs r1, {r1, r3, r4, r5, r8, sl, fp, sp, lr} │ │ │ │ svceq 0x00f0f011 │ │ │ │ @ instruction: 0xf8d2d10a │ │ │ │ - @ instruction: 0xf41000a0 │ │ │ │ + @ instruction: 0xf41110a0 │ │ │ │ @ instruction: 0xf43f6f70 │ │ │ │ - ldmdavs r2, {r0, r1, r4, r5, r6, r7, r8, r9, fp, sp, pc}^ │ │ │ │ + ldmdavs r2, {r0, r1, r3, r4, r5, r6, sl, fp, sp, pc}^ │ │ │ │ svcvs 0x0070f412 │ │ │ │ - blge 0xffca0b48 │ │ │ │ - @ instruction: 0xf003085c │ │ │ │ - @ instruction: 0xf004020f │ │ │ │ - @ instruction: 0xf0110410 │ │ │ │ - b 0x11e7694 │ │ │ │ - tstle r2, r2, lsl #8 │ │ │ │ - @ instruction: 0xf53f06e0 │ │ │ │ - ldrtmi sl, [r8], -r1, ror #23 │ │ │ │ - @ instruction: 0xf7fe9302 │ │ │ │ - stmdacs r0, {r0, r1, r2, r3, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ - ldclge 4, cr15, [r1, #-252] @ 0xffffff04 │ │ │ │ - rsbeq r9, r4, r2, lsl #22 │ │ │ │ - beq 0x15fe8c │ │ │ │ - @ instruction: 0xf14002d9 │ │ │ │ - @ instruction: 0xf76c848b │ │ │ │ - @ instruction: 0x4621fc53 │ │ │ │ - @ instruction: 0xf7f99002 │ │ │ │ - bls 0x1a35ec │ │ │ │ - ldrtmi r4, [r8], -r1, asr #12 │ │ │ │ - ldc2 7, cr15, [r0, #-772] @ 0xfffffcfc │ │ │ │ - mcrr2 7, 6, pc, r8, cr12 @ │ │ │ │ - strmi r1, [r4], -r1, ror #24 │ │ │ │ - mcr2 7, 6, pc, cr12, cr9, {7} @ │ │ │ │ - strbmi r4, [r9], -r2, lsr #12 │ │ │ │ - @ instruction: 0xf7c14638 │ │ │ │ - ldr pc, [r2, #-3333]! @ 0xfffff2fb │ │ │ │ + ldclge 4, cr15, [r6], #-252 @ 0xffffff04 │ │ │ │ + ldrtmi sl, [r8], -r4, lsl #18 │ │ │ │ + strls r2, [r6, #-1025] @ 0xfffffbff │ │ │ │ + @ instruction: 0xf1b2e7c2 │ │ │ │ + @ instruction: 0xf47f1f10 │ │ │ │ + andcs sl, pc, #27904 @ 0x6d00 │ │ │ │ + subeq pc, r0, #192, 4 │ │ │ │ + bcs 0xf3908 │ │ │ │ + eorhi pc, pc, #0 │ │ │ │ + svceq 0x0080f5b2 │ │ │ │ + stclge 4, cr15, [r2], #-508 @ 0xfffffe04 │ │ │ │ + stcleq 4, cr9, [ip], {7} │ │ │ │ + subne pc, r1, #67108867 @ 0x4000003 │ │ │ │ + streq pc, [r4], #-4 │ │ │ │ + ldmeq sl, {r2, r4, r8, r9, lr}^ │ │ │ │ + stmdbge r4, {r3, sl, ip, pc} │ │ │ │ + strmi pc, [r3], #-963 @ 0xfffffc3d │ │ │ │ + andseq pc, r0, #2 │ │ │ │ + stclpl 3, cr15, [r0], {195} @ 0xc3 │ │ │ │ + vsubw.u8 q10, , d18 │ │ │ │ + @ instruction: 0xf8cd3303 │ │ │ │ + movwls ip, #20496 @ 0x5010 │ │ │ │ + @ instruction: 0xf7ff9206 │ │ │ │ + strb pc, [r8], #-2943 @ 0xfffff481 @ │ │ │ │ svcne 0x0000f5b2 │ │ │ │ - blge 0xfef20cb4 │ │ │ │ + msrhi SPSR_, r0 │ │ │ │ + vmla.i d18, d0, d0[0] │ │ │ │ + addmi r0, r2, #32 │ │ │ │ + ldcge 4, cr15, [lr], #-508 @ 0xfffffe04 │ │ │ │ tstls r2, r4, lsl #16 │ │ │ │ - blx 0x1fa1aa8 │ │ │ │ + blx 0x121926 │ │ │ │ stmdbls r4, {r1, r8, r9, fp, ip, pc} │ │ │ │ - @ instruction: 0xf4139a06 │ │ │ │ - @ instruction: 0xf0401480 │ │ │ │ - stmib sp, {r2, r3, r5, r7, r9, pc}^ │ │ │ │ - ldrtmi r1, [r8], -r0, lsl #8 │ │ │ │ - @ instruction: 0xf64d9b05 │ │ │ │ - vsra.s64 d16, d9, #64 │ │ │ │ + @ instruction: 0xf4132400 │ │ │ │ + stmib sp, {r7, r8, r9, sl, fp, ip}^ │ │ │ │ + bls 0x26894c │ │ │ │ + svclt 0x000c4638 │ │ │ │ + bicne pc, r9, lr, asr #4 │ │ │ │ + teqpcs r1, sp, asr #12 @ p-variant is OBSOLETE │ │ │ │ + svclt 0x000c9b05 │ │ │ │ + smlabteq sp, r0, r2, pc @ │ │ │ │ + smlabteq sp, r0, r2, pc @ │ │ │ │ + @ instruction: 0xf852f7fd │ │ │ │ + subcs lr, r0, r3, lsr #8 │ │ │ │ + adceq pc, r0, r0, asr #5 │ │ │ │ + andeq lr, r0, #4096 @ 0x1000 │ │ │ │ + svceq 0x0000f5b2 │ │ │ │ + strhi pc, [r1], #-0 │ │ │ │ + bichi pc, r7, r0, lsl #4 │ │ │ │ + svcne 0x0000f5b2 │ │ │ │ + bicshi pc, r7, #0 │ │ │ │ + orrhi pc, r9, #0, 4 │ │ │ │ + @ instruction: 0xf0002a00 │ │ │ │ + stmdage r4, {r1, sl, pc} │ │ │ │ + @ instruction: 0xf7fa2401 │ │ │ │ + stmdbls r4, {r0, r4, r5, r6, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ + strne lr, [r0], #-2509 @ 0xfffff633 │ │ │ │ + ldmib sp, {r3, r4, r5, r9, sl, lr}^ │ │ │ │ + @ instruction: 0xf64e3205 │ │ │ │ + vmla.f d16, d16, d1[3] │ │ │ │ @ instruction: 0xf7fd010d │ │ │ │ - @ instruction: 0xf7ffff6b │ │ │ │ - smlaltbcs fp, r0, r2, fp │ │ │ │ - asreq pc, r0, #5 @ │ │ │ │ - @ instruction: 0xf47f428a │ │ │ │ - @ instruction: 0xf413ab9b │ │ │ │ + @ instruction: 0xf7fffed3 │ │ │ │ + vstrvs d11, [r2, #-1016] @ 0xfffffc08 │ │ │ │ + @ instruction: 0xf0116811 │ │ │ │ + strdle r0, [sl, -r0] │ │ │ │ + ldrdeq pc, [r0], r2 @ │ │ │ │ + svcvs 0x0070f410 │ │ │ │ + blge 0xffda0ac8 │ │ │ │ + @ instruction: 0xf4126852 │ │ │ │ + @ instruction: 0xf43f6f70 │ │ │ │ + ldmdaeq ip, {r0, r2, r3, r5, r6, r7, r8, r9, fp, sp, pc}^ │ │ │ │ + andeq pc, pc, #3 │ │ │ │ + ldreq pc, [r0], #-4 │ │ │ │ + svceq 0x000ef011 │ │ │ │ + streq lr, [r2], #-2628 @ 0xfffff5bc │ │ │ │ + strbteq sp, [r0], r2, lsl #2 │ │ │ │ + blge 0xff920eec │ │ │ │ + movwls r4, #9784 @ 0x2638 │ │ │ │ + @ instruction: 0xff0ef7fe │ │ │ │ + @ instruction: 0xf43f2800 │ │ │ │ + blls 0x18ef40 │ │ │ │ + @ instruction: 0xf1040064 │ │ │ │ + sbcseq r0, r9, #4096 @ 0x1000 │ │ │ │ + strhi pc, [ip], #320 @ 0x140 │ │ │ │ + stc2 7, cr15, [lr], {108} @ 0x6c │ │ │ │ + andls r4, r2, r1, lsr #12 │ │ │ │ + mrc2 7, 6, pc, cr6, cr9, {7} │ │ │ │ + strbmi r9, [r1], -r2, lsl #20 │ │ │ │ + @ instruction: 0xf7c14638 │ │ │ │ + @ instruction: 0xf76cfd59 │ │ │ │ + stclne 12, cr15, [r1], #-524 @ 0xfffffdf4 │ │ │ │ + @ instruction: 0xf7f94604 │ │ │ │ + strtmi pc, [r2], -fp, asr #29 │ │ │ │ + ldrtmi r4, [r8], -r9, asr #12 │ │ │ │ + stc2l 7, cr15, [lr, #-772] @ 0xfffffcfc │ │ │ │ + @ instruction: 0xf5b2e531 │ │ │ │ + @ instruction: 0xf47f1f00 │ │ │ │ + stmdage r4, {r0, r1, r2, r4, r5, r7, r8, r9, fp, sp, pc} │ │ │ │ + @ instruction: 0xf7fa9102 │ │ │ │ + blls 0x1a2430 │ │ │ │ + bls 0x289e60 │ │ │ │ + strne pc, [r0], #1043 @ 0x413 │ │ │ │ + adchi pc, ip, #64 @ 0x40 │ │ │ │ + strne lr, [r0], #-2509 @ 0xfffff633 │ │ │ │ + blls 0x235340 │ │ │ │ + msreq R9_usr, sp │ │ │ │ + smlabteq sp, r0, r2, pc @ │ │ │ │ + @ instruction: 0xff6af7fd │ │ │ │ + bllt 0xfe961a6c │ │ │ │ + vmla.f d18, d0, d0[0] │ │ │ │ + addmi r0, sl, #160, 2 @ 0x28 │ │ │ │ + blge 0xfe7a0c78 │ │ │ │ + addne pc, r0, #318767104 @ 0x13000000 │ │ │ │ + @ instruction: 0x81b6f040 │ │ │ │ + stmdage r4, {r0, r3, r4, r9, sl, lr} │ │ │ │ + strls r9, [r7], #-514 @ 0xfffffdfe │ │ │ │ + blx 0x16a1a78 │ │ │ │ + andcs r9, r1, #2048 @ 0x800 │ │ │ │ + ldrtmi sl, [r8], -r4, lsl #18 │ │ │ │ + ldc2l 7, cr15, [sl], #1016 @ 0x3f8 │ │ │ │ + bllt 0xfe361a9c │ │ │ │ + adceq pc, r0, r0, asr #5 │ │ │ │ + @ instruction: 0xf47f4282 │ │ │ │ + @ instruction: 0xf411ab83 │ │ │ │ @ instruction: 0xf0401280 │ │ │ │ - @ instruction: 0x461981b6 │ │ │ │ - andls sl, r2, #4, 16 @ 0x40000 │ │ │ │ - @ instruction: 0xf7fa9407 │ │ │ │ - blls 0x1a2464 │ │ │ │ - stmdbge r4, {r0, r9, sp} │ │ │ │ - @ instruction: 0xf7fe4638 │ │ │ │ - @ instruction: 0xf7fffcfb │ │ │ │ - vqdmlsl.s , d16, d10 │ │ │ │ - addmi r0, r2, #160 @ 0xa0 │ │ │ │ - blge 0xfe220d1c │ │ │ │ - addne pc, r0, #285212672 @ 0x11000000 │ │ │ │ - andhi pc, lr, #64 @ 0x40 │ │ │ │ - andls sl, r7, #4, 16 @ 0x40000 │ │ │ │ - @ instruction: 0xf7fa9202 │ │ │ │ - blls 0x1a2438 │ │ │ │ - stmdbge r4, {r0, r9, sp} │ │ │ │ - @ instruction: 0xf7fe4638 │ │ │ │ - @ instruction: 0xf7fffaf5 │ │ │ │ - @ instruction: 0xf642bb74 │ │ │ │ - vsubw.s8 , q8, d20 │ │ │ │ - @ instruction: 0x46412397 │ │ │ │ - @ instruction: 0xf7d1681d │ │ │ │ - @ instruction: 0x4602fe3d │ │ │ │ - strtmi r4, [r9], -r0, lsr #12 │ │ │ │ - blx 0xba192e │ │ │ │ - ldrdcc pc, [ip], r7 │ │ │ │ - @ instruction: 0xf0034638 │ │ │ │ - blcs 0x6247e4 │ │ │ │ - rschi pc, r4, r1, lsl #4 │ │ │ │ - stcleq 0, cr15, [r2], #316 @ 0x13c │ │ │ │ - strtmi r4, [r1], -sl, asr #12 │ │ │ │ - andgt pc, r0, sp, asr #17 │ │ │ │ - @ instruction: 0xf948f7c5 │ │ │ │ - @ instruction: 0xf642e4cb │ │ │ │ - vsubw.s8 , q8, d20 │ │ │ │ - @ instruction: 0x46412397 │ │ │ │ - ldmdavs sp, {r0, sp} │ │ │ │ - mrc2 7, 0, pc, cr14, cr1, {6} │ │ │ │ + stmdage r4, {r1, r2, r3, r9, pc} │ │ │ │ + andls r9, r2, #1879048192 @ 0x70000000 │ │ │ │ + blx 0x1121aa4 │ │ │ │ + andcs r9, r1, #2048 @ 0x800 │ │ │ │ + ldrtmi sl, [r8], -r4, lsl #18 │ │ │ │ + blx 0xffe21ac0 │ │ │ │ + bllt 0x1de1ac8 │ │ │ │ + @ instruction: 0x13a4f642 │ │ │ │ + orrscs pc, r7, #192, 4 │ │ │ │ + ldmdavs sp, {r0, r6, r9, sl, lr} │ │ │ │ + mcr2 7, 2, pc, cr8, cr1, {6} @ │ │ │ │ strtmi r4, [r0], -r2, lsl #12 │ │ │ │ @ instruction: 0xf7744629 │ │ │ │ - @ instruction: 0xf8d7fdad │ │ │ │ + @ instruction: 0xf8d7fb65 │ │ │ │ ldrtmi r3, [r8], -ip, lsl #1 │ │ │ │ tstpeq pc, #3 @ p-variant is OBSOLETE │ │ │ │ vpadd.i8 d2, d1, d5 │ │ │ │ - @ instruction: 0xf04f80c5 │ │ │ │ - strbmi r0, [sl], -r3, asr #24 │ │ │ │ + @ instruction: 0xf04f80e5 │ │ │ │ + strbmi r0, [sl], -r2, ror #25 │ │ │ │ @ instruction: 0xf8cd4621 │ │ │ │ @ instruction: 0xf7c5c000 │ │ │ │ - strt pc, [ip], #2843 @ 0xb1b │ │ │ │ - tstls r2, r4, lsl #16 │ │ │ │ - @ instruction: 0xf7fa9407 │ │ │ │ - blls 0x1a23a4 │ │ │ │ - orrne pc, r0, r3, lsl r4 @ │ │ │ │ - eorhi pc, r3, #64 @ 0x40 │ │ │ │ - movwmi lr, #18909 @ 0x49dd │ │ │ │ - smlabtmi r0, sp, r9, lr │ │ │ │ + strb pc, [sl], #2449 @ 0x991 @ │ │ │ │ + @ instruction: 0x13a4f642 │ │ │ │ + orrscs pc, r7, #192, 4 │ │ │ │ + andcs r4, r1, r1, asr #12 │ │ │ │ + @ instruction: 0xf7d1681d │ │ │ │ + strmi pc, [r2], -r9, lsr #28 │ │ │ │ + strtmi r4, [r9], -r0, lsr #12 │ │ │ │ + stc2l 7, cr15, [r8, #464]! @ 0x1d0 │ │ │ │ + ldrdcc pc, [ip], r7 │ │ │ │ + @ instruction: 0xf0034638 │ │ │ │ + blcs 0x6247ac │ │ │ │ + sbchi pc, r6, r1, lsl #4 │ │ │ │ + mcrreq 0, 4, pc, r3, cr15 @ │ │ │ │ + strtmi r4, [r1], -sl, asr #12 │ │ │ │ + andgt pc, r0, sp, asr #17 │ │ │ │ + blx 0x1a21a5a │ │ │ │ + stmdage r4, {r0, r1, r3, r5, r7, sl, sp, lr, pc} │ │ │ │ + strls r9, [r7], #-258 @ 0xfffffefe │ │ │ │ + @ instruction: 0xf9f6f7fa │ │ │ │ + @ instruction: 0xf4139b02 │ │ │ │ + @ instruction: 0xf0401180 │ │ │ │ + ldmib sp, {r0, r1, r5, r9, pc}^ │ │ │ │ + stmib sp, {r2, r8, r9, lr}^ │ │ │ │ + bls 0x273f64 │ │ │ │ + @ instruction: 0xf64d4638 │ │ │ │ + vaddw.s8 , q0, d25 │ │ │ │ + @ instruction: 0xf7fd010d │ │ │ │ + @ instruction: 0xf7fffee7 │ │ │ │ + stmdage r4, {r1, r2, r3, r4, r8, r9, fp, ip, sp, pc} │ │ │ │ + @ instruction: 0xf7fa9102 │ │ │ │ + blls 0x1a22fc │ │ │ │ + strcs r9, [r1], #-2308 @ 0xfffff6fc │ │ │ │ + svcne 0x0080f413 │ │ │ │ + strne lr, [r0], #-2509 @ 0xfffff633 │ │ │ │ ldrtmi r9, [r8], -r6, lsl #20 │ │ │ │ - @ instruction: 0x11a1f64d │ │ │ │ - smlabteq sp, r0, r2, pc @ │ │ │ │ - mcr2 7, 7, pc, cr8, cr13, {7} @ │ │ │ │ - bllt 0x8e1be8 │ │ │ │ - tstls r2, r4, lsl #16 │ │ │ │ - @ instruction: 0xf9e0f7fa │ │ │ │ - stmdbls r4, {r1, r8, r9, fp, ip, pc} │ │ │ │ - @ instruction: 0xf4132401 │ │ │ │ - stmib sp, {r7, r8, r9, sl, fp, ip}^ │ │ │ │ - bls 0x268c04 │ │ │ │ - svclt 0x000c4638 │ │ │ │ - mvnscs pc, lr, asr #4 │ │ │ │ - orrmi pc, sp, lr, asr #4 │ │ │ │ - svclt 0x000c9b05 │ │ │ │ - smlabteq sp, r0, r2, pc @ │ │ │ │ - smlabteq sp, r0, r2, pc @ │ │ │ │ - mcr2 7, 6, pc, cr12, cr13, {7} @ │ │ │ │ - bllt 0x1e1c20 │ │ │ │ - tstls r2, r4, lsl #16 │ │ │ │ - @ instruction: 0xf9c4f7fa │ │ │ │ - stmdbls r4, {r1, r8, r9, fp, ip, pc} │ │ │ │ - @ instruction: 0xf4134638 │ │ │ │ - bls 0x26ae38 │ │ │ │ - stmib sp, {r0, r1, r3, r8, r9, sl, fp, ip, sp, pc}^ │ │ │ │ - stmib sp, {sl, fp, ip}^ │ │ │ │ - vshl.s8 d17, d0, d14 │ │ │ │ - @ instruction: 0xf64d11e9 │ │ │ │ - blls 0x228170 │ │ │ │ + vmax.f32 d27, d14, d12 │ │ │ │ + vand q9, q7, │ │ │ │ + blls 0x233ff0 │ │ │ │ @ instruction: 0xf2c0bf0c │ │ │ │ vaddw.s8 q8, q0, d13 │ │ │ │ @ instruction: 0xf7fd010d │ │ │ │ - @ instruction: 0xf7fffeaf │ │ │ │ - stmdage r4, {r1, r2, r5, r6, r7, r9, fp, ip, sp, pc} │ │ │ │ + @ instruction: 0xf7fffecb │ │ │ │ + stmdage r4, {r1, r8, r9, fp, ip, sp, pc} │ │ │ │ @ instruction: 0xf7fa9102 │ │ │ │ - blls 0x1a2304 │ │ │ │ + blls 0x1a22c4 │ │ │ │ ldrtmi r9, [r8], -r4, lsl #18 │ │ │ │ stcne 4, cr15, [r0], {19} │ │ │ │ svclt 0x000b9a06 │ │ │ │ @ instruction: 0x1c00e9cd │ │ │ │ strne lr, [r0], #-2509 @ 0xfffff633 │ │ │ │ - mvnsne pc, sp, asr #12 │ │ │ │ - cmppcs r1, sp, asr #12 @ p-variant is OBSOLETE │ │ │ │ + cmnpne r1, lr, asr #4 @ p-variant is OBSOLETE │ │ │ │ + bicseq pc, r1, sp, asr #12 │ │ │ │ svclt 0x000c9b05 │ │ │ │ smlabteq sp, r0, r2, pc @ │ │ │ │ smlabteq sp, r0, r2, pc @ │ │ │ │ - mrc2 7, 7, pc, cr8, cr12, {7} │ │ │ │ - blt 0xff361c94 │ │ │ │ - tstls r2, r4, lsl #16 │ │ │ │ - @ instruction: 0xf7fa9407 │ │ │ │ - blls 0x1a22c8 │ │ │ │ - orrne pc, r0, r3, lsl r4 @ │ │ │ │ - eorhi pc, ip, #64 @ 0x40 │ │ │ │ - movwmi lr, #18909 @ 0x49dd │ │ │ │ - smlabtmi r0, sp, r9, lr │ │ │ │ - ldrtmi r9, [r8], -r6, lsl #20 │ │ │ │ - tstpcc r1, sp, asr #12 @ p-variant is OBSOLETE │ │ │ │ - smlabteq sp, r0, r2, pc @ │ │ │ │ - mcr2 7, 7, pc, cr0, cr12, {7} @ │ │ │ │ - blt 0xfed61cc4 │ │ │ │ + mcr2 7, 5, pc, cr14, cr13, {7} @ │ │ │ │ + blt 0xffa61be4 │ │ │ │ tstls r2, r4, lsl #16 │ │ │ │ - @ instruction: 0xf972f7fa │ │ │ │ + @ instruction: 0xf9a6f7fa │ │ │ │ stmdbls r4, {r1, r8, r9, fp, ip, pc} │ │ │ │ - @ instruction: 0xf4132401 │ │ │ │ - stmib sp, {r7, r8, r9, sl, fp, ip}^ │ │ │ │ - bls 0x268ce0 │ │ │ │ - svclt 0x000c4638 │ │ │ │ - cmnpcc sp, lr, asr #4 @ p-variant is OBSOLETE │ │ │ │ - @ instruction: 0x51b5f24e │ │ │ │ - svclt 0x000c9b05 │ │ │ │ - smlabteq sp, r0, r2, pc @ │ │ │ │ - smlabteq sp, r0, r2, pc @ │ │ │ │ - mcr2 7, 6, pc, cr4, cr12, {7} @ │ │ │ │ - blt 0xfe661cfc │ │ │ │ - tstls r2, r4, lsl #16 │ │ │ │ - @ instruction: 0xf7fa9407 │ │ │ │ - blls 0x1a2260 │ │ │ │ - @ instruction: 0xf57f02d8 │ │ │ │ - movwcs sl, #6795 @ 0x1a8b │ │ │ │ - ldrmi sl, [sl], -r4, lsl #18 │ │ │ │ - @ instruction: 0xf7fe4638 │ │ │ │ - @ instruction: 0xf7fffa05 │ │ │ │ - adccs fp, pc, #132, 20 @ 0x84000 │ │ │ │ - subeq pc, r0, #192, 4 │ │ │ │ - @ instruction: 0xf5b2400a │ │ │ │ - @ instruction: 0xf47f0f80 │ │ │ │ - stmdbge r4, {r0, r1, r3, r4, r5, r6, r9, fp, sp, pc} │ │ │ │ - andpl pc, r0, #201326595 @ 0xc000003 │ │ │ │ - andls r9, r4, #117440512 @ 0x7000000 │ │ │ │ - andmi pc, r3, #201326595 @ 0xc000003 │ │ │ │ - movwcc pc, #13251 @ 0x33c3 @ │ │ │ │ - movwcs lr, #22989 @ 0x59cd │ │ │ │ - mrc2 7, 5, pc, cr12, cr10, {7} │ │ │ │ - blt 0x1c61d4c │ │ │ │ - svceq 0x0020f5b1 │ │ │ │ - mvnshi pc, r0 │ │ │ │ - vmla.i d18, d0, d0[0] │ │ │ │ - addmi r0, r1, #160 @ 0xa0 │ │ │ │ - mvnshi pc, r0 │ │ │ │ - svceq 0x0000f5b1 │ │ │ │ - bge 0x18a0f68 │ │ │ │ - ldrtmi r2, [r8], -r0, lsl #2 │ │ │ │ - smlabtmi r0, sp, r9, lr │ │ │ │ - tstpmi r9, sp, asr #12 @ p-variant is OBSOLETE │ │ │ │ - smlabteq sp, r0, r2, pc @ │ │ │ │ - stc2 7, cr15, [r8, #-1012]! @ 0xfffffc0c │ │ │ │ - blt 0x15e1d80 │ │ │ │ - svceq 0x0020f5b2 │ │ │ │ - addhi pc, r3, #0 │ │ │ │ - @ instruction: 0xf0004282 │ │ │ │ - cmpcs r0, r1, asr r2 │ │ │ │ - orreq pc, r0, r0, asr #5 │ │ │ │ - @ instruction: 0xf47f428a │ │ │ │ - ldrmi sl, [r9], -r5, asr #20 │ │ │ │ - strls sl, [r7], #-2052 @ 0xfffff7fc │ │ │ │ - @ instruction: 0xf926f7fa │ │ │ │ + @ instruction: 0xf4134638 │ │ │ │ + bls 0x26adfc │ │ │ │ + stmib sp, {r0, r1, r3, r8, r9, sl, fp, ip, sp, pc}^ │ │ │ │ + stmib sp, {sl, fp, ip}^ │ │ │ │ + @ instruction: 0xf64d1400 │ │ │ │ + @ instruction: 0xf64d1181 │ │ │ │ + blls 0x228374 │ │ │ │ + @ instruction: 0xf2c0bf0c │ │ │ │ + vaddw.s8 q8, q0, d13 │ │ │ │ + @ instruction: 0xf7fc010d │ │ │ │ + @ instruction: 0xf7fffef7 │ │ │ │ + stmdage r4, {r3, r6, r7, r9, fp, ip, sp, pc} │ │ │ │ + strls r9, [r7], #-258 @ 0xfffffefe │ │ │ │ + @ instruction: 0xf988f7fa │ │ │ │ + @ instruction: 0xf4139b02 │ │ │ │ + @ instruction: 0xf0401180 │ │ │ │ + ldmib sp, {r2, r3, r5, r9, pc}^ │ │ │ │ + stmib sp, {r2, r8, r9, lr}^ │ │ │ │ + bls 0x274040 │ │ │ │ + @ instruction: 0xf64d4638 │ │ │ │ + vaddw.s8 q9, q8, d9 │ │ │ │ + @ instruction: 0xf7fc010d │ │ │ │ + @ instruction: 0xf7fffedf │ │ │ │ + stmdage r4, {r4, r5, r7, r9, fp, ip, sp, pc} │ │ │ │ + @ instruction: 0xf7fa9102 │ │ │ │ + blls 0x1a2220 │ │ │ │ + strcs r9, [r1], #-2308 @ 0xfffff6fc │ │ │ │ + svcne 0x0080f413 │ │ │ │ + strne lr, [r0], #-2509 @ 0xfffff633 │ │ │ │ + ldrtmi r9, [r8], -r6, lsl #20 │ │ │ │ + vmax.f32 d27, d14, d12 │ │ │ │ + vrhadd.s8 d19, d14, d5 │ │ │ │ + blls 0x23816c │ │ │ │ + @ instruction: 0xf2c0bf0c │ │ │ │ + vaddw.s8 q8, q0, d13 │ │ │ │ + @ instruction: 0xf7fc010d │ │ │ │ + @ instruction: 0xf7fffec3 │ │ │ │ + stmdage r4, {r2, r4, r7, r9, fp, ip, sp, pc} │ │ │ │ + strls r9, [r7], #-258 @ 0xfffffefe │ │ │ │ + @ instruction: 0xf954f7fa │ │ │ │ + sbcseq r9, r8, #2048 @ 0x800 │ │ │ │ + bge 0xfe3a1298 │ │ │ │ stmdbge r4, {r0, r8, r9, sp} │ │ │ │ @ instruction: 0x4638461a │ │ │ │ - blx 0xffa21dac │ │ │ │ - blt 0xf61db4 │ │ │ │ - vmul.i q8, , d2[2] │ │ │ │ - @ instruction: 0xf0023403 │ │ │ │ - vmov.i32 d16, #36864 @ 0x00009000 │ │ │ │ - movwmi r4, #41219 @ 0xa103 │ │ │ │ - b 0x14a5840 │ │ │ │ - @ instruction: 0xf1005153 │ │ │ │ - @ instruction: 0xf00181fe │ │ │ │ - tstls r8, r1, lsl #2 │ │ │ │ + blx 0x221ca0 │ │ │ │ + blt 0xfe1e1ca8 │ │ │ │ + vsubl.s8 q9, d16, d31 │ │ │ │ + andmi r0, sl, r0, asr #4 │ │ │ │ + svceq 0x0080f5b2 │ │ │ │ + bge 0x1fa0eb8 │ │ │ │ + @ instruction: 0xf3c3a904 │ │ │ │ + strls r5, [r7], #-512 @ 0xfffffe00 │ │ │ │ + vsubl.u8 , d3, d4 │ │ │ │ + vsubl.u8 q10, d3, d3 │ │ │ │ + stmib sp, {r0, r1, r8, r9, ip, sp}^ │ │ │ │ + @ instruction: 0xf7fa2305 │ │ │ │ + @ instruction: 0xf7fffebb │ │ │ │ + @ instruction: 0xf5b1ba6c │ │ │ │ + @ instruction: 0xf0000f20 │ │ │ │ + strdcs r8, [r0], #-31 @ 0xffffffe1 │ │ │ │ + adceq pc, r0, r0, asr #5 │ │ │ │ + @ instruction: 0xf0004281 │ │ │ │ + @ instruction: 0xf5b181f1 │ │ │ │ + @ instruction: 0xf47f0f00 │ │ │ │ + tstcs r0, sp, asr sl │ │ │ │ + stmib sp, {r3, r4, r5, r9, sl, lr}^ │ │ │ │ + @ instruction: 0xf64d4100 │ │ │ │ + vsra.s64 d19, d1, #64 │ │ │ │ + @ instruction: 0xf7fd010d │ │ │ │ + @ instruction: 0xf7fffd27 │ │ │ │ + @ instruction: 0xf5b2ba52 │ │ │ │ + @ instruction: 0xf0000f20 │ │ │ │ + addmi r8, r2, #132, 4 @ 0x40000008 │ │ │ │ + subshi pc, r2, #0 │ │ │ │ vmla.f d18, d0, d0[0] │ │ │ │ - andsmi r0, r9, r0, lsl #3 │ │ │ │ - @ instruction: 0xf47f2900 │ │ │ │ - stmdbge r4, {r0, r5, r9, fp, sp, pc} │ │ │ │ - stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ - strls r2, [r5], #-770 @ 0xfffffcfe │ │ │ │ - andsgt pc, r0, sp, asr #17 │ │ │ │ - movwcs lr, #27085 @ 0x69cd │ │ │ │ - @ instruction: 0xf94cf7ff │ │ │ │ - blt 0x661dfc │ │ │ │ - vmul.i q8, , d1[2] │ │ │ │ - @ instruction: 0xf0014403 │ │ │ │ - b 0x14a424c │ │ │ │ - movwmi r5, #52307 @ 0xcc53 │ │ │ │ - cdpcc 3, 0, cr15, cr3, cr3, {6} │ │ │ │ - @ instruction: 0xf1000259 │ │ │ │ - ldreq r8, [sl], r3, lsl #6 │ │ │ │ - sbcshi pc, r6, #0, 2 │ │ │ │ - @ instruction: 0xf53f065b │ │ │ │ - stmdbge r4, {r0, r9, fp, sp, pc} │ │ │ │ - movweq pc, #4108 @ 0x100c @ │ │ │ │ - @ instruction: 0xf8cd2202 │ │ │ │ - stmib sp, {r4, sp, lr, pc}^ │ │ │ │ - movwls r4, #29189 @ 0x7205 │ │ │ │ - @ instruction: 0xf8b4f7ff │ │ │ │ - ldmiblt r5!, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ - @ instruction: 0xf7f94621 │ │ │ │ - @ instruction: 0xf8d7fcfb │ │ │ │ - ldrtmi r3, [r8], -ip, lsl #1 │ │ │ │ - tstpeq pc, #3 @ p-variant is OBSOLETE │ │ │ │ - vpadd.i8 d2, d0, d5 │ │ │ │ - strbtcs r8, [r1], #1903 @ 0x76f │ │ │ │ - @ instruction: 0x46414632 │ │ │ │ - @ instruction: 0xf7c49400 │ │ │ │ - @ instruction: 0xf7ffffd5 │ │ │ │ - @ instruction: 0xf403bb58 │ │ │ │ - @ instruction: 0xf5b22220 │ │ │ │ - @ instruction: 0xf0002f00 │ │ │ │ - vqsub.s8 q4, q8, │ │ │ │ - bcs 0x104990 │ │ │ │ - movwhi pc, #12288 @ 0x3000 @ │ │ │ │ - adccs pc, r0, #50331648 @ 0x3000000 │ │ │ │ - svccs 0x0080f5b2 │ │ │ │ - strhi pc, [r2, #-0] │ │ │ │ - svccs 0x00a0f5b2 │ │ │ │ - strhi pc, [pc, #-0] @ 0xe3e90 │ │ │ │ - svccc 0x0080f5b2 │ │ │ │ - stmibge r8, {r0, r1, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc}^ │ │ │ │ + addmi r0, sl, #128, 2 │ │ │ │ + bge 0x1220f24 │ │ │ │ stmdage r4, {r0, r3, r4, r9, sl, lr} │ │ │ │ - @ instruction: 0xf96cf7fa │ │ │ │ - @ instruction: 0x46386d3b │ │ │ │ - @ instruction: 0x3110f8d3 │ │ │ │ - svceq 0x0070f413 │ │ │ │ - ldmibge ip!, {r0, r1, r2, r3, r4, r5, sl, ip, sp, lr, pc} │ │ │ │ - ldrsbcc pc, [r0], #135 @ 0x87 @ │ │ │ │ - stmdbhi r4, {r0, r2, r3, r4, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ - @ instruction: 0xf3c39d06 │ │ │ │ - ldreq r1, [lr], -r0, asr #3 │ │ │ │ - strhi pc, [fp], -r0, asr #2 │ │ │ │ - @ instruction: 0xf7fa2100 │ │ │ │ - stmdacs r0, {r0, r1, r2, r5, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ - blge 0x9e0fcc │ │ │ │ - strtne pc, [r4], #1602 @ 0x642 │ │ │ │ - ldrcs pc, [r7], #704 @ 0x2c0 │ │ │ │ - blx 0xfe521c8c │ │ │ │ - addeq pc, r8, #805306372 @ 0x30000004 │ │ │ │ - stmdavs r1!, {r0, r1, r2, r9, sl, lr} │ │ │ │ - blx 0xfeda1cac │ │ │ │ - blx 0x921c9c │ │ │ │ - stmdavs r5!, {r0, r3, r5, r9, sl, lr} │ │ │ │ - andcs r4, r0, r6, lsl #12 │ │ │ │ - stc2l 7, cr15, [sl], #-836 @ 0xfffffcbc │ │ │ │ - strmi r4, [r2], -r9, lsr #12 │ │ │ │ - @ instruction: 0xf7744630 │ │ │ │ - blmi 0xff3e2460 │ │ │ │ - svccs 0x0070ee1d │ │ │ │ - tstpmi r4, r9, asr #4 @ p-variant is OBSOLETE │ │ │ │ - orrseq pc, r4, r0, asr #5 │ │ │ │ - ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ - ldmne sl!, {r0, r1, r4, r6, r7, fp, ip, lr}^ │ │ │ │ - ldrtmi r9, [r3], #-512 @ 0xfffffe00 │ │ │ │ - ldrmi r6, [sl], -r8, lsl #16 │ │ │ │ - @ instruction: 0xf9ecf76d │ │ │ │ - strbmi r2, [r9], -r0 │ │ │ │ - @ instruction: 0xf7d16824 │ │ │ │ - strmi pc, [r2], -pc, asr #24 │ │ │ │ - svceq 0x0000f1b8 │ │ │ │ - andcc sp, r2, #0 │ │ │ │ - ldrtmi r4, [r0], -r1, lsr #12 │ │ │ │ - @ instruction: 0xf980f774 │ │ │ │ - blt 0xffb61f40 │ │ │ │ - eorcs pc, r0, #16777216 @ 0x1000000 │ │ │ │ - @ instruction: 0xf5b24615 │ │ │ │ - @ instruction: 0xf0002f00 │ │ │ │ - vqsub.s8 q4, q8, q10 │ │ │ │ - bcs 0x10492c │ │ │ │ - movthi pc, #53248 @ 0xd000 @ │ │ │ │ - adccs pc, r0, #16777216 @ 0x1000000 │ │ │ │ - svccs 0x0080f5b2 │ │ │ │ - ldrbthi pc, [lr], #0 @ │ │ │ │ - ldrthi pc, [r8], #512 @ 0x200 @ │ │ │ │ - @ instruction: 0xf0002a00 │ │ │ │ - stmdage r4, {r1, r2, r5, r6, r8, sl, pc} │ │ │ │ @ instruction: 0xf7fa9407 │ │ │ │ - stmdbge r4, {r0, r1, r2, r3, r4, r5, r6, r7, fp, ip, sp, lr, pc} │ │ │ │ - @ instruction: 0xf7fb4638 │ │ │ │ - @ instruction: 0xf7fffb55 │ │ │ │ - @ instruction: 0xf011b952 │ │ │ │ - @ instruction: 0xf47f0fa0 │ │ │ │ - @ instruction: 0x6d3aa94d │ │ │ │ - ldrdne pc, [r0], r2 @ │ │ │ │ - svcvs 0x0070f411 │ │ │ │ - orrshi pc, r2, #0 │ │ │ │ - @ instruction: 0xf4126852 │ │ │ │ - svclt 0x00140f70 │ │ │ │ - andcs r2, r0, #268435456 @ 0x10000000 │ │ │ │ - @ instruction: 0xf43f2a00 │ │ │ │ - @ instruction: 0xf8d7a93d │ │ │ │ - @ instruction: 0x463820b4 │ │ │ │ - @ instruction: 0xf47f2a00 │ │ │ │ - @ instruction: 0xf8d7a937 │ │ │ │ - bcs 0xec2a0 │ │ │ │ - ldmdbge r2!, {r0, r1, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc} │ │ │ │ - @ instruction: 0xf7fe9302 │ │ │ │ - stmdacs r0, {r0, r5, r6, sl, fp, ip, sp, lr, pc} │ │ │ │ - bge 0xfe9e10cc │ │ │ │ - @ instruction: 0xf0039b02 │ │ │ │ - bleq 0x724814 │ │ │ │ - @ instruction: 0xf0010adc │ │ │ │ - vsra.u64 q8, q8, #61 │ │ │ │ - movwmi r5, #41856 @ 0xa380 │ │ │ │ - svceq 0x0040f011 │ │ │ │ - eorseq pc, pc, #2 │ │ │ │ - bicsne lr, r1, pc, asr #20 │ │ │ │ - @ instruction: 0xf44fbf0c │ │ │ │ - vst4.32 {d20-d23}, [pc], r0 │ │ │ │ - orrseq r5, r2, r0, asr #32 │ │ │ │ - ldreq pc, [lr], #-4 │ │ │ │ - sbccc lr, r1, #270336 @ 0x42000 │ │ │ │ - tstmi r0, #28, 6 @ 0x70000000 │ │ │ │ - cdp2 7, 4, cr15, cr12, cr12, {3} │ │ │ │ - @ instruction: 0xf7f94621 │ │ │ │ - @ instruction: 0xf7fffc2d │ │ │ │ - movwcs fp, #6784 @ 0x1a80 │ │ │ │ - stmdbge r4, {r9, sp} │ │ │ │ + movwcs pc, #6437 @ 0x1925 @ │ │ │ │ + ldrmi sl, [sl], -r4, lsl #18 │ │ │ │ @ instruction: 0xf7fe4638 │ │ │ │ - @ instruction: 0xf7fffa73 │ │ │ │ - strcs fp, [r0], #-2306 @ 0xfffff6fe │ │ │ │ - stmib sp, {r0, r2, r8, r9, fp, ip, pc}^ │ │ │ │ - ldrtmi r1, [r8], -r0, lsl #8 │ │ │ │ - mvnseq pc, sp, asr #12 │ │ │ │ - smlabteq sp, r0, r2, pc @ │ │ │ │ - ldc2 7, cr15, [lr], #1012 @ 0x3f4 │ │ │ │ - ldmlt r5!, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ - adceq pc, r0, #19 │ │ │ │ - @ instruction: 0xf47f4691 │ │ │ │ - ldcvs 8, cr10, [sl, #-956]! @ 0xfffffc44 │ │ │ │ - @ instruction: 0xf0116811 │ │ │ │ - @ instruction: 0xf43f0fe0 │ │ │ │ - beq 0xff78e3fc │ │ │ │ - addpl pc, r0, r3, asr #7 │ │ │ │ - andseq pc, lr, #2 │ │ │ │ - svcvs 0x0070f011 │ │ │ │ - streq lr, [r0, #-2626] @ 0xfffff5be │ │ │ │ + @ instruction: 0xf7fffae3 │ │ │ │ + stmiaeq sl, {r3, r4, r5, r9, fp, ip, sp, pc}^ │ │ │ │ + strcc pc, [r3], #-961 @ 0xfffffc3f │ │ │ │ + andseq pc, r0, #2 │ │ │ │ + smlabtmi r3, r1, r3, pc @ │ │ │ │ + ldreq r4, [sp], sl, lsl #6 │ │ │ │ + cmppl r3, pc, asr #20 │ │ │ │ + mvnshi pc, r0, lsl #2 │ │ │ │ + tstpeq r1, r1 @ p-variant is OBSOLETE │ │ │ │ + cmpcs r0, r8, lsl #2 │ │ │ │ + orreq pc, r0, r0, asr #5 │ │ │ │ + stmdbcs r0, {r0, r3, r4, lr} │ │ │ │ + bge 0x920f6c │ │ │ │ + @ instruction: 0xf04fa904 │ │ │ │ + movwcs r0, #11264 @ 0x2c00 │ │ │ │ + @ instruction: 0xf8cd9405 │ │ │ │ + stmib sp, {r4, lr, pc}^ │ │ │ │ + @ instruction: 0xf7ff2306 │ │ │ │ + @ instruction: 0xf7fff94b │ │ │ │ + stmiaeq r9, {r2, r4, r9, fp, ip, sp, pc}^ │ │ │ │ + strmi pc, [r3], #-963 @ 0xfffffc3d │ │ │ │ + tstpeq r0, r1 @ p-variant is OBSOLETE │ │ │ │ + mrrcpl 10, 4, lr, r3, cr15 │ │ │ │ + vsubw.u8 q10, , d12 │ │ │ │ + subseq r3, r9, #3, 28 @ 0x30 │ │ │ │ + movwhi pc, #16640 @ 0x4100 @ │ │ │ │ + @ instruction: 0xf100069a │ │ │ │ + @ instruction: 0x065b82d7 │ │ │ │ + bge 0x1212ac │ │ │ │ + @ instruction: 0xf00ca904 │ │ │ │ + andcs r0, r2, #67108864 @ 0x4000000 │ │ │ │ + ands pc, r0, sp, asr #17 │ │ │ │ + andmi lr, r5, #3358720 @ 0x334000 │ │ │ │ + @ instruction: 0xf7ff9307 │ │ │ │ + @ instruction: 0xf7fff8b3 │ │ │ │ + @ instruction: 0x4621b9f4 │ │ │ │ + ldc2l 7, cr15, [sl], #996 @ 0x3e4 │ │ │ │ + ldrdcc pc, [ip], r7 │ │ │ │ + @ instruction: 0xf0034638 │ │ │ │ + blcs 0x624a58 │ │ │ │ + ldrbhi pc, [r0, -r0, lsl #4]! @ │ │ │ │ + ldrtmi r2, [r2], -r1, ror #9 │ │ │ │ + strls r4, [r0], #-1601 @ 0xfffff9bf │ │ │ │ + @ instruction: 0xf81ef7c5 │ │ │ │ + bllt 0x16e1dec │ │ │ │ + eorcs pc, r0, #50331648 @ 0x3000000 │ │ │ │ + svccs 0x0000f5b2 │ │ │ │ + rscshi pc, r6, #0 │ │ │ │ + sbchi pc, r7, #0, 4 │ │ │ │ + @ instruction: 0xf0002a00 │ │ │ │ + vst2.8 {d8-d11}, [r3], r4 │ │ │ │ + @ instruction: 0xf5b222a0 │ │ │ │ + @ instruction: 0xf0002f80 │ │ │ │ + @ instruction: 0xf5b28503 │ │ │ │ + @ instruction: 0xf0002fa0 │ │ │ │ + @ instruction: 0xf5b28510 │ │ │ │ + @ instruction: 0xf47f3f80 │ │ │ │ + ldrmi sl, [r9], -r7, asr #19 │ │ │ │ + @ instruction: 0xf7faa804 │ │ │ │ + @ instruction: 0x6d3bf969 │ │ │ │ + @ instruction: 0xf8d34638 │ │ │ │ + @ instruction: 0xf4133110 │ │ │ │ + @ instruction: 0xf43f0f70 │ │ │ │ + @ instruction: 0xf8d7a9bb │ │ │ │ + ldmib sp, {r4, r6, r7, ip, sp}^ │ │ │ │ + stcls 8, cr9, [r6, #-16] │ │ │ │ + bicne pc, r0, r3, asr #7 │ │ │ │ + @ instruction: 0xf140061e │ │ │ │ + tstcs r0, ip, lsl #12 │ │ │ │ + @ instruction: 0xffa6f7fa │ │ │ │ + @ instruction: 0xf43f2800 │ │ │ │ + @ instruction: 0xf642ab22 │ │ │ │ + vaddhn.i16 d17, q8, q10 │ │ │ │ + @ instruction: 0xf76c2497 │ │ │ │ + vpmax.s8 , , │ │ │ │ + strmi r0, [r7], -r8, lsl #5 │ │ │ │ + @ instruction: 0xf7716821 │ │ │ │ + @ instruction: 0xf76cfaed │ │ │ │ + @ instruction: 0x4629fa5b │ │ │ │ + strmi r6, [r6], -r5, lsr #16 │ │ │ │ + @ instruction: 0xf7d12000 │ │ │ │ + @ instruction: 0x4629fc75 │ │ │ │ + ldrtmi r4, [r0], -r2, lsl #12 │ │ │ │ + @ instruction: 0xf992f774 │ │ │ │ + vnmla.f64 d4, d29, d11 │ │ │ │ + vrecps.f32 q9, , q8 │ │ │ │ + vaddw.s8 q10, q0, d4 │ │ │ │ + ldrbtmi r0, [fp], #-404 @ 0xfffffe6c │ │ │ │ + ldmpl r3, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ + andls r1, r0, #16384000 @ 0xfa0000 │ │ │ │ + stmdavs r8, {r0, r1, r4, r5, sl, lr} │ │ │ │ + @ instruction: 0xf76d461a │ │ │ │ + andcs pc, r0, r7, lsr #20 │ │ │ │ + stmdavs r4!, {r0, r6, r9, sl, lr} │ │ │ │ + mrrc2 7, 13, pc, sl, cr1 @ │ │ │ │ + @ instruction: 0xf1b94602 │ │ │ │ + andle r0, r0, r0, lsl #30 │ │ │ │ + strtmi r3, [r1], -r2, lsl #4 │ │ │ │ + @ instruction: 0xf7744630 │ │ │ │ + @ instruction: 0xf7fff9bb │ │ │ │ + vst1.64 {d11-d12}, [r1 :128], r8 │ │ │ │ + ldrmi r2, [r5], -r0, lsr #4 │ │ │ │ + svccs 0x0000f5b2 │ │ │ │ + rscshi pc, r5, #0 │ │ │ │ + rsbshi pc, r6, #0, 4 │ │ │ │ + @ instruction: 0xf0002a00 │ │ │ │ + vst2.16 {d8-d11}, [r1], lr │ │ │ │ + @ instruction: 0xf5b222a0 │ │ │ │ + @ instruction: 0xf0002f80 │ │ │ │ + vqshl.s8 q4, , q8 │ │ │ │ + bcs 0x1051dc │ │ │ │ + strbhi pc, [r7, #-0]! @ │ │ │ │ + strls sl, [r7], #-2052 @ 0xfffff7fc │ │ │ │ + @ instruction: 0xf8fcf7fa │ │ │ │ + ldrtmi sl, [r8], -r4, lsl #18 │ │ │ │ + blx 0x1621efa │ │ │ │ + ldmdblt r1, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + svceq 0x00a0f011 │ │ │ │ + stmdbge ip, {r0, r1, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc}^ │ │ │ │ + @ instruction: 0xf8d26d3a │ │ │ │ + @ instruction: 0xf41110a0 │ │ │ │ + @ instruction: 0xf0006f70 │ │ │ │ + ldmdavs r2, {r0, r1, r4, r7, r8, r9, pc}^ │ │ │ │ + svceq 0x0070f412 │ │ │ │ + andcs fp, r1, #20, 30 @ 0x50 │ │ │ │ + bcs 0xec734 │ │ │ │ + ldmdbge ip!, {r0, r1, r2, r3, r4, r5, sl, ip, sp, lr, pc} │ │ │ │ ldrsbtcs pc, [r4], r7 @ │ │ │ │ - @ instruction: 0xf0404690 │ │ │ │ - bcs 0x105200 │ │ │ │ - ldmge r8, {r0, r1, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc}^ │ │ │ │ + bcs 0xf5820 │ │ │ │ + ldmdbge r6!, {r0, r1, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc} │ │ │ │ ldrsbtcs pc, [r8], r7 @ │ │ │ │ @ instruction: 0xf47f2a00 │ │ │ │ - @ instruction: 0x4638a8d3 │ │ │ │ - @ instruction: 0xf7fe9302 │ │ │ │ - blls 0x1a3090 │ │ │ │ + movwls sl, #10545 @ 0x2931 │ │ │ │ + stc2l 7, cr15, [r0], #-1016 @ 0xfffffc08 │ │ │ │ @ instruction: 0xf43f2800 │ │ │ │ - @ instruction: 0xf04faa42 │ │ │ │ - bleq 0x766098 │ │ │ │ - andeq pc, pc, r3 │ │ │ │ - mvnseq pc, #2 │ │ │ │ - strtne pc, [r4], #1602 @ 0x642 │ │ │ │ - ldrcs pc, [r7], #704 @ 0x2c0 │ │ │ │ - @ instruction: 0xf0004318 │ │ │ │ - @ instruction: 0xf013003f │ │ │ │ - b 0x14a7db4 │ │ │ │ - b 0x14a9004 │ │ │ │ - b 0x10e43bc │ │ │ │ - svclt 0x000c30c3 │ │ │ │ - orrmi pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ - cmnppl r8, #1325400064 @ p-variant is OBSOLETE @ 0x4f000000 │ │ │ │ - streq r4, [r0], #-792 @ 0xfffffce8 │ │ │ │ - stc2l 7, cr15, [sl, #432]! @ 0x1b0 │ │ │ │ - and r4, r7, r7, lsl #12 │ │ │ │ - bl 0x2759a0 │ │ │ │ - @ instruction: 0xf1080309 │ │ │ │ - vceq.i32 , , │ │ │ │ - ldrmi r0, [r5], -r2, lsl #4 │ │ │ │ - strtmi r4, [lr], -r9, lsr #12 │ │ │ │ - andcs r6, r0, r5, lsr #16 │ │ │ │ - blx 0x1ca2036 │ │ │ │ - strtmi r4, [r9], -r2, lsl #12 │ │ │ │ - @ instruction: 0xf7744638 │ │ │ │ - @ instruction: 0xf1b8f8c7 │ │ │ │ - mvnle r0, r0, lsl #30 │ │ │ │ - blt 0x362100 │ │ │ │ - strtmi r2, [r2], -r1, lsl #6 │ │ │ │ + blls 0x18e9e4 │ │ │ │ + andeq pc, pc, #3 │ │ │ │ + beq 0xff7e6bc8 │ │ │ │ + mvnseq pc, r1 │ │ │ │ + orrpl pc, r0, #201326595 @ 0xc000003 │ │ │ │ + @ instruction: 0xf011430a │ │ │ │ + @ instruction: 0xf0020f40 │ │ │ │ + b 0x14a4874 │ │ │ │ + svclt 0x000c11d1 │ │ │ │ + addmi pc, r0, pc, asr #8 │ │ │ │ + subpl pc, r0, pc, asr #8 │ │ │ │ + @ instruction: 0xf0040192 │ │ │ │ + b 0x1165004 │ │ │ │ + tstmi ip, #268435468 @ 0x1000000c │ │ │ │ + @ instruction: 0xf76c4310 │ │ │ │ + strtmi pc, [r1], -r7, lsl #29 │ │ │ │ + stc2 7, cr15, [ip], #-996 @ 0xfffffc1c │ │ │ │ + blt 0x20e1f9c │ │ │ │ + andcs r2, r0, #67108864 @ 0x4000000 │ │ │ │ ldrtmi sl, [r8], -r4, lsl #18 │ │ │ │ - @ instruction: 0xf80cf7fe │ │ │ │ - stmlt fp, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ - vmla.f d18, d0, d0[0] │ │ │ │ - addmi r0, sl, #32, 2 │ │ │ │ - stmge r4, {r0, r1, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc} │ │ │ │ - stmdage r4, {r0, r3, r4, r9, sl, lr} │ │ │ │ - @ instruction: 0xff66f7f9 │ │ │ │ - strcs r9, [r0], #-2308 @ 0xfffff6fc │ │ │ │ - stmib sp, {r3, r4, r5, r9, sl, lr}^ │ │ │ │ - @ instruction: 0xf64d1400 │ │ │ │ - vmla.f d20, d0, d1[4] │ │ │ │ - ldmib sp, {r0, r2, r3, r8}^ │ │ │ │ - @ instruction: 0xf7fd3205 │ │ │ │ - @ instruction: 0xf7fffb47 │ │ │ │ - movwcs fp, #2162 @ 0x872 │ │ │ │ - stmdbge r4, {r0, r9, sp} │ │ │ │ - @ instruction: 0xf7fe4638 │ │ │ │ - @ instruction: 0xf7fff915 │ │ │ │ - movwcs fp, #2154 @ 0x86a │ │ │ │ - ldrmi sl, [sl], -r4, lsl #18 │ │ │ │ - @ instruction: 0xf7fe4638 │ │ │ │ - @ instruction: 0xf7fff90d │ │ │ │ - ldrtmi fp, [r8], -r2, ror #16 │ │ │ │ - strmi lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ - orrscs pc, r9, lr, asr #4 │ │ │ │ - smlabteq sp, r0, r2, pc @ │ │ │ │ - blx 0xc2216e │ │ │ │ - ldmdalt r7, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ - ldrtmi r2, [r8], -r0, lsl #2 │ │ │ │ - smlabtmi r0, sp, r9, lr │ │ │ │ - cmppcc r9, sp, asr #12 @ p-variant is OBSOLETE │ │ │ │ - smlabteq sp, r0, r2, pc @ │ │ │ │ - blx 0x922186 │ │ │ │ - stmdalt fp, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ - ldrtmi r2, [r8], -r1, lsl #2 │ │ │ │ - smlabtmi r0, sp, r9, lr │ │ │ │ - bicsvs pc, sp, lr, asr #4 │ │ │ │ - smlabteq sp, r0, r2, pc @ │ │ │ │ - blx 0x62219e │ │ │ │ - ldmdalt pc!, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} @ │ │ │ │ - @ instruction: 0xf7f9a804 │ │ │ │ - bls 0x2a3e38 │ │ │ │ - movwne lr, #18909 @ 0x49dd │ │ │ │ + blx 0x1da1fa4 │ │ │ │ + stmdblt r1, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + blls 0x22cfb4 │ │ │ │ strne lr, [r0], #-2509 @ 0xfffff633 │ │ │ │ @ instruction: 0xf64d4638 │ │ │ │ - vsra.s64 d19, d17, #64 │ │ │ │ + vbic.i32 q8, #9 @ 0x00000009 │ │ │ │ @ instruction: 0xf7fd010d │ │ │ │ - @ instruction: 0xf7fffb03 │ │ │ │ - subeq fp, r9, lr, lsr #16 │ │ │ │ - andls r9, r6, #83886080 @ 0x5000000 │ │ │ │ - streq pc, [r2], #-1 │ │ │ │ - stmdbge r4, {r0, r9, sp} │ │ │ │ - vsubl.u8 , d3, d7 │ │ │ │ - @ instruction: 0x43221280 │ │ │ │ - bicpl pc, r0, #201326595 @ 0xc000003 │ │ │ │ - movwls r9, #16904 @ 0x4208 │ │ │ │ - @ instruction: 0xff52f7fe │ │ │ │ - ldmdalt fp, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ - strls sl, [r7], #-2052 @ 0xfffff7fc │ │ │ │ - mrc2 7, 7, pc, cr12, cr9, {7} │ │ │ │ - strtmi r2, [r2], -r1, lsl #6 │ │ │ │ + @ instruction: 0xf7fffcbd │ │ │ │ + @ instruction: 0xf013b8f4 │ │ │ │ + ldrmi r0, [r1], r0, lsr #5 │ │ │ │ + stmiage lr!, {r0, r1, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc}^ │ │ │ │ + ldmdavs r1, {r1, r3, r4, r5, r8, sl, fp, sp, lr} │ │ │ │ + svceq 0x00e0f011 │ │ │ │ + stmiage r8!, {r0, r1, r2, r3, r4, r5, sl, ip, sp, lr, pc}^ │ │ │ │ + @ instruction: 0xf3c30ada │ │ │ │ + @ instruction: 0xf0025080 │ │ │ │ + @ instruction: 0xf011021e │ │ │ │ + b 0x117fdb0 │ │ │ │ + @ instruction: 0xf8d70500 │ │ │ │ + @ instruction: 0x469020b4 │ │ │ │ + strbthi pc, [r4], #-64 @ 0xffffffc0 @ │ │ │ │ + @ instruction: 0xf47f2a00 │ │ │ │ + @ instruction: 0xf8d7a8d7 │ │ │ │ + bcs 0xec2e8 │ │ │ │ + ldmge r2, {r0, r1, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc}^ │ │ │ │ + movwls r4, #9784 @ 0x2638 │ │ │ │ + stc2 7, cr15, [r0], {254} @ 0xfe │ │ │ │ + stmdacs r0, {r1, r8, r9, fp, ip, pc} │ │ │ │ + bge 0x1161118 │ │ │ │ + stmdaeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ + @ instruction: 0xf0030b1a │ │ │ │ + @ instruction: 0xf002000f │ │ │ │ + @ instruction: 0xf64203f0 │ │ │ │ + vaddhn.i16 d17, q8, q10 │ │ │ │ + tstmi r8, #-1761607680 @ 0x97000000 │ │ │ │ + eorseq pc, pc, r0 │ │ │ │ + svceq 0x0040f013 │ │ │ │ + bicsne lr, r3, #323584 @ 0x4f000 │ │ │ │ + sbceq lr, r0, pc, asr #20 │ │ │ │ + sbccc lr, r3, r0, asr #20 │ │ │ │ + @ instruction: 0xf44fbf0c │ │ │ │ + vst2.32 {d20-d23}, [pc], r0 │ │ │ │ + tstmi r8, #120, 6 @ 0xe0000001 │ │ │ │ + @ instruction: 0xf76c0400 │ │ │ │ + strmi pc, [r7], -r5, lsr #28 │ │ │ │ + ldrtmi lr, [r2], -r7 │ │ │ │ + movweq lr, #39686 @ 0x9b06 │ │ │ │ + ldmcc pc!, {r3, r8, ip, sp, lr, pc}^ @ │ │ │ │ + andeq pc, r2, #-1946157055 @ 0x8c000001 │ │ │ │ + @ instruction: 0x46294615 │ │ │ │ + stmdavs r5!, {r1, r2, r3, r5, r9, sl, lr} │ │ │ │ + @ instruction: 0xf7d12000 │ │ │ │ + @ instruction: 0x4602fb79 │ │ │ │ + ldrtmi r4, [r8], -r9, lsr #12 │ │ │ │ + @ instruction: 0xf902f774 │ │ │ │ + svceq 0x0000f1b8 │ │ │ │ + @ instruction: 0xf7ffd1e9 │ │ │ │ + movwcs fp, #6664 @ 0x1a08 │ │ │ │ + stmdbge r4, {r1, r5, r9, sl, lr} │ │ │ │ + @ instruction: 0xf7fe4638 │ │ │ │ + @ instruction: 0xf7fff80b │ │ │ │ + smlalbbcs fp, r0, sl, r8 │ │ │ │ + smlawteq r0, r0, r2, pc @ │ │ │ │ + @ instruction: 0xf47f428a │ │ │ │ + ldrmi sl, [r9], -r3, lsl #17 │ │ │ │ + @ instruction: 0xf7f9a804 │ │ │ │ + stmdbls r4, {r0, r2, r5, r6, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + ldrtmi r2, [r8], -r0, lsl #8 │ │ │ │ + strne lr, [r0], #-2509 @ 0xfffff633 │ │ │ │ + mvncc pc, sp, asr #12 │ │ │ │ + smlabteq sp, r0, r2, pc @ │ │ │ │ + andcc lr, r5, #3620864 @ 0x374000 │ │ │ │ + blx 0x12a20c2 │ │ │ │ + ldmdalt r1!, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + andcs r2, r1, #0, 6 │ │ │ │ ldrtmi sl, [r8], -r4, lsl #18 │ │ │ │ - @ instruction: 0xf8baf7fe │ │ │ │ - stmdalt pc, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} @ │ │ │ │ - strcs sl, [r1], #-2052 @ 0xfffff7fc │ │ │ │ - mrc2 7, 7, pc, cr0, cr9, {7} │ │ │ │ - stmib sp, {r2, r8, fp, ip, pc}^ │ │ │ │ + @ instruction: 0xf914f7fe │ │ │ │ + stmdalt r9!, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + stmdbge r4, {r8, r9, sp} │ │ │ │ + @ instruction: 0x4638461a │ │ │ │ + @ instruction: 0xf90cf7fe │ │ │ │ + stmdalt r1!, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + stmib sp, {r3, r4, r5, r9, sl, lr}^ │ │ │ │ + vrshl.s8 d20, d0, d14 │ │ │ │ + vaddw.s8 q9, q0, d17 │ │ │ │ + @ instruction: 0xf7fd010d │ │ │ │ + @ instruction: 0xf7fffb2b │ │ │ │ + tstcs r0, r6, asr r8 │ │ │ │ + stmib sp, {r3, r4, r5, r9, sl, lr}^ │ │ │ │ + @ instruction: 0xf64d4100 │ │ │ │ + vmla.f d18, d16, d1[4] │ │ │ │ + @ instruction: 0xf7fd010d │ │ │ │ + @ instruction: 0xf7fffb1f │ │ │ │ + tstcs r1, sl, asr #16 │ │ │ │ + stmib sp, {r3, r4, r5, r9, sl, lr}^ │ │ │ │ + vrhadd.s8 d20, d14, d0 │ │ │ │ + vmla.f d22, d0, d1[5] │ │ │ │ + @ instruction: 0xf7fd010d │ │ │ │ + @ instruction: 0xf7fffb13 │ │ │ │ + stmdage r4, {r1, r2, r3, r4, r5, fp, ip, sp, pc} │ │ │ │ + @ instruction: 0xff20f7f9 │ │ │ │ + ldmib sp, {r1, r2, r9, fp, ip, pc}^ │ │ │ │ + stmib sp, {r2, r8, r9, ip}^ │ │ │ │ ldrtmi r1, [r8], -r0, lsl #8 │ │ │ │ - andcc lr, r5, #3620864 @ 0x374000 │ │ │ │ - cmnpvc r1, lr, asr #4 @ p-variant is OBSOLETE │ │ │ │ + teqpcc r9, sp, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlabteq sp, r0, r2, pc @ │ │ │ │ - blx 0xff5a2220 │ │ │ │ - svclt 0x00fdf7fe │ │ │ │ - addeq ip, r2, r4, asr r0 │ │ │ │ + blx 0x1a214a │ │ │ │ + stmdalt sp!, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + strls r0, [r5], #-73 @ 0xffffffb7 │ │ │ │ + @ instruction: 0xf0019206 │ │ │ │ + andcs r0, r1, #33554432 @ 0x2000000 │ │ │ │ + andls sl, r7, #4, 18 @ 0x10000 │ │ │ │ + addne pc, r0, #201326595 @ 0xc000003 │ │ │ │ + vsubw.u8 q10, , d18 │ │ │ │ + andls r5, r8, #192, 6 │ │ │ │ + @ instruction: 0xf7fe9304 │ │ │ │ + @ instruction: 0xf7ffff51 │ │ │ │ + stmdage r4, {r1, r3, r4, fp, ip, sp, pc} │ │ │ │ + @ instruction: 0xf7f99407 │ │ │ │ + movwcs pc, #7931 @ 0x1efb @ │ │ │ │ + stmdbge r4, {r1, r5, r9, sl, lr} │ │ │ │ + @ instruction: 0xf7fe4638 │ │ │ │ + @ instruction: 0xf7fff8b9 │ │ │ │ + stmdage r4, {r1, r2, r3, fp, ip, sp, pc} │ │ │ │ + @ instruction: 0xf7f92401 │ │ │ │ + stmdbls r4, {r0, r1, r2, r3, r5, r6, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + strne lr, [r0], #-2509 @ 0xfffff633 │ │ │ │ + ldmib sp, {r3, r4, r5, r9, sl, lr}^ │ │ │ │ + vhsub.s8 d19, d14, d5 │ │ │ │ + vsra.s64 q11, , #64 │ │ │ │ + @ instruction: 0xf7fd010d │ │ │ │ + @ instruction: 0xf7fefad1 │ │ │ │ + svclt 0x0000bffc │ │ │ │ + addeq ip, r2, sl, asr #1 │ │ │ │ eorcs pc, r0, #16777216 @ 0x1000000 │ │ │ │ svccs 0x0000f5b2 │ │ │ │ subhi pc, r8, #0 │ │ │ │ andhi pc, r9, #0, 4 │ │ │ │ @ instruction: 0xf0002a00 │ │ │ │ vst1.16 {d8-d11}, [r1 :128], r2 │ │ │ │ @ instruction: 0xf5b222a0 │ │ │ │ @ instruction: 0xf0002f80 │ │ │ │ vcge.s8 q4, q8, q15 │ │ │ │ - bcs 0x10568c │ │ │ │ + bcs 0x105618 │ │ │ │ ldrbthi pc, [r0], #0 @ │ │ │ │ sbcne pc, r0, #201326595 @ 0xc000003 │ │ │ │ andls r9, r4, #117440512 @ 0x7000000 │ │ │ │ ldmdaeq sl, {r2, r3, r4, r6, r7, r9, fp}^ │ │ │ │ stcpl 3, cr15, [r0], {195} @ 0xc3 │ │ │ │ andseq pc, r0, #2 │ │ │ │ ldrtmi sl, [r8], -r4, lsl #18 │ │ │ │ ldreq pc, [lr], #-4 │ │ │ │ movweq pc, #61443 @ 0xf003 @ │ │ │ │ streq lr, [ip], #-2628 @ 0xfffff5bc │ │ │ │ stmib sp, {r0, r1, r4, r8, r9, lr}^ │ │ │ │ @ instruction: 0xf7fc4305 │ │ │ │ - @ instruction: 0xf7fefabd │ │ │ │ - @ instruction: 0xf011bfcc │ │ │ │ + @ instruction: 0xf7fefabb │ │ │ │ + @ instruction: 0xf011bfca │ │ │ │ ldrmi r0, [r1], r0, lsr #5 │ │ │ │ - svcge 0x00c6f47e │ │ │ │ + svcge 0x00c4f47e │ │ │ │ ldmdavs r2, {r1, r3, r4, r5, r8, sl, fp, sp, lr} │ │ │ │ svcvs 0x0060f412 │ │ │ │ - svcge 0x00c0f43e │ │ │ │ + svcge 0x00bef43e │ │ │ │ vmull.u8 q8, d19, d9 │ │ │ │ @ instruction: 0xf0013003 │ │ │ │ @ instruction: 0xf0120110 │ │ │ │ - b 0x1127ef0 │ │ │ │ + b 0x1127e7c │ │ │ │ strmi r0, [sp], -r0, lsl #2 │ │ │ │ strbeq sp, [r9], r2, lsl #2 │ │ │ │ - svcge 0x00b2f53e │ │ │ │ + svcge 0x00b0f53e │ │ │ │ ldrsbteq pc, [r4], r7 @ │ │ │ │ svcvs 0x0070f012 │ │ │ │ @ instruction: 0xf0404680 │ │ │ │ stmdacs r0, {r0, r4, r7, sl, pc} │ │ │ │ - svcge 0x00a8f47e │ │ │ │ + svcge 0x00a6f47e │ │ │ │ ldrsbtcs pc, [r8], r7 @ │ │ │ │ @ instruction: 0xf47e2a00 │ │ │ │ - ldrtmi sl, [r8], -r3, lsr #31 │ │ │ │ + ldrtmi sl, [r8], -r1, lsr #31 │ │ │ │ @ instruction: 0xf7fe9302 │ │ │ │ - blls 0x1a2e30 │ │ │ │ + blls 0x1a2db4 │ │ │ │ @ instruction: 0xf43f2800 │ │ │ │ - @ instruction: 0xf04fa912 │ │ │ │ - bleq 0x7662f8 │ │ │ │ + @ instruction: 0xf04fa910 │ │ │ │ + bleq 0x766284 │ │ │ │ movweq pc, #61443 @ 0xf003 @ │ │ │ │ rscseq pc, r0, #2 │ │ │ │ @ instruction: 0xf0122000 │ │ │ │ - b 0x11a8008 │ │ │ │ - b 0x14a4f14 │ │ │ │ + b 0x11a7f94 │ │ │ │ + b 0x14a4ea0 │ │ │ │ svclt 0x000c12d2 │ │ │ │ orrmi pc, r0, pc, asr #8 │ │ │ │ cmnppl pc, pc, asr #8 @ p-variant is OBSOLETE │ │ │ │ teqpeq pc, #3 @ p-variant is OBSOLETE │ │ │ │ biccc lr, r2, r1, asr #20 │ │ │ │ strtne pc, [r4], #1602 @ 0x642 │ │ │ │ ldrcs pc, [r7], #704 @ 0x2c0 │ │ │ │ streq r4, [r9], #-793 @ 0xfffffce7 │ │ │ │ - ldc2l 7, cr15, [r4], {108} @ 0x6c │ │ │ │ + stc2 7, cr15, [lr, #-432] @ 0xfffffe50 │ │ │ │ and r4, r7, r7, lsl #12 │ │ │ │ - bl 0x275c00 │ │ │ │ + bl 0x275b8c │ │ │ │ @ instruction: 0xf1080309 │ │ │ │ vceq.i32 , , │ │ │ │ ldrmi r0, [r5], -r1, lsl #4 │ │ │ │ strtmi r4, [lr], -r9, lsr #12 │ │ │ │ andcs r6, r1, r5, lsr #16 │ │ │ │ - blx 0x10a2294 │ │ │ │ + blx 0x1322220 │ │ │ │ strtmi r4, [r9], -r2, lsl #12 │ │ │ │ @ instruction: 0xf7744638 │ │ │ │ - @ instruction: 0xf1b8fa6d │ │ │ │ + @ instruction: 0xf1b8faa7 │ │ │ │ mvnle r0, r0, lsl #30 │ │ │ │ - ldmlt r9, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ - @ instruction: 0xffe2f76b │ │ │ │ + ldmlt r7, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + @ instruction: 0xf81cf76c │ │ │ │ strmi r4, [r1], -sl, lsr #12 │ │ │ │ ldrtmi r9, [r8], -r2 │ │ │ │ - @ instruction: 0xffe4f7c0 │ │ │ │ + @ instruction: 0xf82cf7c1 │ │ │ │ stmdals r2, {r0, r5, r9, sl, lr} │ │ │ │ - blx 0x1f22360 │ │ │ │ - @ instruction: 0xffd6f76b │ │ │ │ + blx 0x1ea22ec │ │ │ │ + @ instruction: 0xf810f76c │ │ │ │ strmi r4, [r4], -r2, asr #12 │ │ │ │ ldrtmi r4, [r8], -r1, lsl #12 │ │ │ │ - @ instruction: 0xffd8f7c0 │ │ │ │ + @ instruction: 0xf820f7c1 │ │ │ │ @ instruction: 0x46204631 │ │ │ │ - blx 0x1c22378 │ │ │ │ - ldmlt pc!, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} @ │ │ │ │ - @ instruction: 0xffc8f76b │ │ │ │ + blx 0x1ba2304 │ │ │ │ + poplt {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + @ instruction: 0xf802f76c │ │ │ │ strmi r4, [r1], -r2, asr #12 │ │ │ │ ldrtmi r9, [r8], -r2 │ │ │ │ - @ instruction: 0xffcaf7c0 │ │ │ │ + @ instruction: 0xf812f7c1 │ │ │ │ stmdals r2, {r0, r5, r9, sl, lr} │ │ │ │ - blx 0x18a2394 │ │ │ │ - @ instruction: 0xffbcf76b │ │ │ │ + blx 0x1822320 │ │ │ │ + @ instruction: 0xfff6f76b │ │ │ │ strmi r4, [r4], -sl, asr #12 │ │ │ │ ldrtmi r4, [r8], -r1, lsl #12 │ │ │ │ - @ instruction: 0xffbef7c0 │ │ │ │ + @ instruction: 0xf806f7c1 │ │ │ │ @ instruction: 0x46204651 │ │ │ │ - blx 0x15a23ac │ │ │ │ - stmialt r5!, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + blx 0x1522338 │ │ │ │ + stmialt r3!, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ subeq lr, ip, #323584 @ 0x4f000 │ │ │ │ orrne pc, r0, #201326595 @ 0xc000003 │ │ │ │ andeq pc, r2, #2 │ │ │ │ tstmi r3, #4, 18 @ 0x10000 │ │ │ │ ands pc, r0, sp, asr #17 │ │ │ │ strls r2, [r5], #-513 @ 0xfffffdff │ │ │ │ movwcs lr, #27085 @ 0x69cd │ │ │ │ - ldc2l 7, cr15, [ip, #1016] @ 0x3f8 │ │ │ │ - svclt 0x001df7fe │ │ │ │ + ldc2l 7, cr15, [sl, #1016] @ 0x3f8 │ │ │ │ + svclt 0x001bf7fe │ │ │ │ @ instruction: 0xf00479d4 │ │ │ │ stccs 4, cr0, [r2], {15} │ │ │ │ strcs fp, [r0], #-3988 @ 0xfffff06c │ │ │ │ @ instruction: 0xf7fe2401 │ │ │ │ - @ instruction: 0xf5b2bf61 │ │ │ │ + @ instruction: 0xf5b2bf5f │ │ │ │ @ instruction: 0xf47e2f20 │ │ │ │ - ldrmi sl, [r9], -pc, lsl #30 │ │ │ │ + ldrmi sl, [r9], -sp, lsl #30 │ │ │ │ strls sl, [r7], #-2052 @ 0xfffff7fc │ │ │ │ - mrc2 7, 3, pc, cr2, cr9, {7} │ │ │ │ + mcr2 7, 3, pc, cr14, cr9, {7} @ │ │ │ │ ldrtmi sl, [r8], -r4, lsl #18 │ │ │ │ - mrc2 7, 3, pc, cr10, cr12, {7} │ │ │ │ - svclt 0x0005f7fe │ │ │ │ + mrc2 7, 3, pc, cr8, cr12, {7} │ │ │ │ + svclt 0x0003f7fe │ │ │ │ str lr, [r4], #-2509 @ 0xfffff633 │ │ │ │ streq lr, [ip], #2639 @ 0xa4f │ │ │ │ streq pc, [r4], #-4 │ │ │ │ movtne pc, #5059 @ 0x13c3 @ │ │ │ │ @ instruction: 0x4323a904 │ │ │ │ movwcs lr, #27085 @ 0x69cd │ │ │ │ - ldc2 7, cr15, [r4, #1016]! @ 0x3f8 │ │ │ │ - mrclt 7, 7, APSR_nzcv, cr5, cr14, {7} │ │ │ │ + ldc2 7, cr15, [r2, #1016]! @ 0x3f8 │ │ │ │ + mrclt 7, 7, APSR_nzcv, cr3, cr14, {7} │ │ │ │ svccs 0x0020f5b2 │ │ │ │ - mrcge 4, 7, APSR_nzcv, cr0, cr14, {3} │ │ │ │ + mcrge 4, 7, pc, cr14, cr14, {3} @ │ │ │ │ strls sl, [r7], #-2052 @ 0xfffff7fc │ │ │ │ - mrc2 7, 2, pc, cr4, cr9, {7} │ │ │ │ + mrc2 7, 2, pc, cr0, cr9, {7} │ │ │ │ ldrtmi sl, [r8], -r4, lsl #18 │ │ │ │ - stc2 7, cr15, [lr, #-1008]! @ 0xfffffc10 │ │ │ │ - mcrlt 7, 7, pc, cr7, cr14, {7} @ │ │ │ │ + stc2 7, cr15, [ip, #-1008]! @ 0xfffffc10 │ │ │ │ + mcrlt 7, 7, pc, cr5, cr14, {7} @ │ │ │ │ cmpeq sl, #26214400 @ 0x1900000 │ │ │ │ @ instruction: 0x81baf100 │ │ │ │ movwls sl, #10244 @ 0x2804 │ │ │ │ @ instruction: 0xf7f99407 │ │ │ │ - blls 0x1a3e14 │ │ │ │ + blls 0x1a3d98 │ │ │ │ @ instruction: 0xf53e03db │ │ │ │ - stmdbge r4, {r0, r3, r4, r6, r7, r9, sl, fp, sp, pc} │ │ │ │ + stmdbge r4, {r0, r1, r2, r4, r6, r7, r9, sl, fp, sp, pc} │ │ │ │ @ instruction: 0xf7fb4638 │ │ │ │ - @ instruction: 0xf7fefa85 │ │ │ │ - @ instruction: 0x4619bed4 │ │ │ │ + @ instruction: 0xf7fefa83 │ │ │ │ + @ instruction: 0x4619bed2 │ │ │ │ @ instruction: 0xf100035a │ │ │ │ stmdage r4, {r1, r2, r3, r4, r7, r8, pc} │ │ │ │ stmib sp, {r1, r8, r9, ip, pc}^ │ │ │ │ @ instruction: 0xf7f94406 │ │ │ │ - blls 0x1a3bcc │ │ │ │ + blls 0x1a3b50 │ │ │ │ vsubl.s8 q9, d16, d0 │ │ │ │ andsmi r0, r3, r1, lsl #4 │ │ │ │ stmdavs r4, {r0, r2, r3, r4, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ svccc 0x0080f5b3 │ │ │ │ rsbhi pc, fp, #0 │ │ │ │ @ instruction: 0xf0004293 │ │ │ │ - blcs 0xfe104f38 │ │ │ │ - mrcge 4, 5, APSR_nzcv, cr8, cr14, {3} │ │ │ │ + blcs 0xfe104ec4 │ │ │ │ + mrcge 4, 5, APSR_nzcv, cr6, cr14, {3} │ │ │ │ @ instruction: 0xf8d36d3b │ │ │ │ @ instruction: 0xf41220a0 │ │ │ │ @ instruction: 0xf0006f70 │ │ │ │ ldmdavs fp, {r1, r2, r4, r5, r7, r8, r9, pc}^ │ │ │ │ svceq 0x0070f413 │ │ │ │ - mcrge 4, 5, pc, cr12, cr14, {1} @ │ │ │ │ + mcrge 4, 5, pc, cr10, cr14, {1} @ │ │ │ │ ldrsbtcc pc, [r4], r7 @ │ │ │ │ - blcs 0xf5db8 │ │ │ │ - mcrge 4, 5, pc, cr6, cr14, {3} @ │ │ │ │ + blcs 0xf5d44 │ │ │ │ + mcrge 4, 5, pc, cr4, cr14, {3} @ │ │ │ │ ldrsbtpl pc, [r8], r7 @ │ │ │ │ @ instruction: 0xf47e2d00 │ │ │ │ - @ instruction: 0xf7feaea1 │ │ │ │ - stmdacs r0, {r0, r4, r6, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ - ldmdage r3, {r0, r1, r2, r3, r4, r5, sl, ip, sp, lr, pc} │ │ │ │ - @ instruction: 0xff1cf76b │ │ │ │ + @ instruction: 0xf7feae9f │ │ │ │ + stmdacs r0, {r0, r1, r2, r3, r6, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ + ldmdage r1, {r0, r1, r2, r3, r4, r5, sl, ip, sp, lr, pc} │ │ │ │ + @ instruction: 0xff56f76b │ │ │ │ @ instruction: 0x13a4f642 │ │ │ │ orrscs pc, r7, #192, 4 │ │ │ │ @ instruction: 0x46044631 │ │ │ │ movwls r4, #9768 @ 0x2628 │ │ │ │ @ instruction: 0xf7d1681e │ │ │ │ - strmi pc, [r2], -r1, ror #18 │ │ │ │ + strmi pc, [r2], -fp, ror #18 │ │ │ │ ldrtmi r4, [r1], -r0, lsr #12 │ │ │ │ - mcr2 7, 0, pc, cr6, cr3, {3} @ │ │ │ │ + mcr2 7, 2, pc, cr0, cr3, {3} @ │ │ │ │ strtmi r4, [r0], -r1, lsr #12 │ │ │ │ rscsvc pc, pc, #74448896 @ 0x4700000 │ │ │ │ - ldc2 7, cr15, [ip, #-456] @ 0xfffffe38 │ │ │ │ + ldc2l 7, cr15, [r6, #-456] @ 0xfffffe38 │ │ │ │ strtmi r9, [r8], -r2, lsl #22 │ │ │ │ ldmdavs sp, {r0, r6, r9, sl, lr} │ │ │ │ - @ instruction: 0xf950f7d1 │ │ │ │ + @ instruction: 0xf95af7d1 │ │ │ │ strtmi r4, [r0], -r2, lsl #12 │ │ │ │ @ instruction: 0xf7734629 │ │ │ │ - @ instruction: 0xf7fefea9 │ │ │ │ - movteq fp, #57326 @ 0xdfee │ │ │ │ + @ instruction: 0xf7fefee3 │ │ │ │ + movteq fp, #57324 @ 0xdfec │ │ │ │ teqphi sl, r0, lsl #2 @ p-variant is OBSOLETE │ │ │ │ tstls r2, r4, lsl #16 │ │ │ │ - ldc2l 7, cr15, [ip, #996]! @ 0x3e4 │ │ │ │ + ldc2l 7, cr15, [sl, #996]! @ 0x3e4 │ │ │ │ @ instruction: 0xf4139b02 │ │ │ │ @ instruction: 0xf47e3380 │ │ │ │ - ldcvs 14, cr10, [sl, #-428]! @ 0xfffffe54 │ │ │ │ + ldcvs 14, cr10, [sl, #-420]! @ 0xfffffe5c │ │ │ │ ldmdavs r2, {r3, r4, r5, r9, sl, lr} │ │ │ │ svceq 0x00f0f012 │ │ │ │ - mcrge 4, 3, pc, cr4, cr14, {1} @ │ │ │ │ + mcrge 4, 3, pc, cr2, cr14, {1} @ │ │ │ │ ldrsbcs pc, [r0], #135 @ 0x87 @ │ │ │ │ stmdals r4, {r0, r2, r3, r4, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ @ instruction: 0xf3c29d06 │ │ │ │ ldreq r1, [r4], -r0, asr #3 │ │ │ │ adcshi pc, fp, #64, 2 │ │ │ │ @ instruction: 0xf7fa4619 │ │ │ │ - stmdacs r0, {r0, r1, r2, r3, r6, sl, fp, ip, sp, lr, pc} │ │ │ │ - svcge 0x00cbf43e │ │ │ │ + stmdacs r0, {r0, r2, r3, r6, sl, fp, ip, sp, lr, pc} │ │ │ │ + svcge 0x00c9f43e │ │ │ │ strtne pc, [r4], #1602 @ 0x642 │ │ │ │ ldrcs pc, [r7], #704 @ 0x2c0 │ │ │ │ - cdp2 7, 13, cr15, cr0, cr11, {3} │ │ │ │ + @ instruction: 0xff0af76b │ │ │ │ strmi r4, [r6], -r9, lsr #12 │ │ │ │ stmdavs r5!, {sp} │ │ │ │ - @ instruction: 0xf91af7d1 │ │ │ │ + @ instruction: 0xf924f7d1 │ │ │ │ ldrtmi r4, [r0], -r2, lsl #12 │ │ │ │ @ instruction: 0xf7734629 │ │ │ │ - @ instruction: 0xf76bfe07 │ │ │ │ - vmax.f32 d31, d3, d27 │ │ │ │ + @ instruction: 0xf76bfe41 │ │ │ │ + vmax.f32 , , │ │ │ │ stmdavs r1!, {r3, r7, r9} │ │ │ │ @ instruction: 0xf7709002 │ │ │ │ - blmi 0xff2e42e8 │ │ │ │ + blmi 0xff2e435c │ │ │ │ svccs 0x0070ee1d │ │ │ │ ldrbtmi r9, [fp], #-2050 @ 0xfffff7fe │ │ │ │ ldmpl r3, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ ldrtmi r4, [r3], #-1048 @ 0xfffffbe8 │ │ │ │ andls r4, r0, sl, lsl r6 │ │ │ │ svceq 0x0000f1b9 │ │ │ │ orrshi pc, fp, #0 │ │ │ │ mvneq pc, r9, asr #4 │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ @ instruction: 0xf76c6808 │ │ │ │ - stmdavs r4!, {r0, r1, r2, r3, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdavs r4!, {r0, r3, r6, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ andcs r4, r0, r1, asr #12 │ │ │ │ - @ instruction: 0xf8f2f7d1 │ │ │ │ + @ instruction: 0xf8fcf7d1 │ │ │ │ strmi r4, [r2], -r1, lsr #12 │ │ │ │ @ instruction: 0xf7734630 │ │ │ │ - @ instruction: 0xf7fefe4b │ │ │ │ - movteq fp, #44944 @ 0xaf90 │ │ │ │ + @ instruction: 0xf7fefe85 │ │ │ │ + movteq fp, #44942 @ 0xaf8e │ │ │ │ rscshi pc, r7, r0, lsl #2 │ │ │ │ tstls r2, r4, lsl #16 │ │ │ │ - ldc2 7, cr15, [r6, #-996] @ 0xfffffc1c │ │ │ │ + ldc2 7, cr15, [r4, #-996] @ 0xfffffc1c │ │ │ │ orrcs r9, r0, r2, lsl #22 │ │ │ │ smlabteq r1, r0, r2, pc @ │ │ │ │ stmdals r4, {r0, r1, r3, lr} │ │ │ │ @ instruction: 0xf5b39a05 │ │ │ │ @ instruction: 0xf0003f80 │ │ │ │ vhsub.s8 q4, q0, │ │ │ │ - blcs 0x104de4 │ │ │ │ + blcs 0x104d70 │ │ │ │ eorhi pc, fp, #0 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r8, sl, fp, sp, lr} │ │ │ │ svceq 0x00f0f013 │ │ │ │ - ldclge 4, cr15, [ip, #248]! @ 0xf8 │ │ │ │ + ldclge 4, cr15, [sl, #248]! @ 0xf8 │ │ │ │ ldmdavs r9, {r3, r5, r7, r8, r9, fp, lr} │ │ │ │ subsmi r9, r9, fp, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ adcshi pc, r8, r0, asr #32 │ │ │ │ - bicsvs pc, r1, sp, asr #12 │ │ │ │ + cmppvs r9, sp, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlabteq sp, r0, r2, pc @ │ │ │ │ ldrtmi r4, [r8], -r3, lsl #12 │ │ │ │ pop {r2, r3, ip, sp, pc} │ │ │ │ @ instruction: 0xf7fb47f0 │ │ │ │ - @ instruction: 0xf5b2b869 │ │ │ │ + @ instruction: 0xf5b2b867 │ │ │ │ @ instruction: 0xf47e2f20 │ │ │ │ - b 0x14cfdf4 │ │ │ │ + b 0x14cfd78 │ │ │ │ @ instruction: 0xf3c13cd1 │ │ │ │ strls r1, [r7], #-704 @ 0xfffffd40 │ │ │ │ stceq 0, cr15, [r2], {12} │ │ │ │ - b 0x13e76e0 │ │ │ │ - b 0x14a767c │ │ │ │ + b 0x13e766c │ │ │ │ + b 0x14a7608 │ │ │ │ stceq 14, cr0, [sl], {67} @ 0x43 │ │ │ │ streq pc, [r4], #-4 │ │ │ │ cdpeq 0, 1, cr15, cr14, cr14, {0} │ │ │ │ streq lr, [ip], #-2692 @ 0xfffff57c │ │ │ │ andseq pc, r0, #2 │ │ │ │ stmdbge r4, {r1, r2, sl, ip, pc} │ │ │ │ strcc pc, [r3], #-963 @ 0xfffffc3d │ │ │ │ vmvn.i32 d20, #-1207959552 @ 0xb8000000 │ │ │ │ @ instruction: 0x43221340 │ │ │ │ movweq lr, #59971 @ 0xea43 │ │ │ │ movwcs lr, #18893 @ 0x49cd │ │ │ │ - blx 0xff4a2694 │ │ │ │ - stcllt 7, cr15, [r1, #1016] @ 0x3f8 │ │ │ │ + blx 0xff422620 │ │ │ │ + ldclt 7, cr15, [pc, #1016]! @ 0xe4a2c │ │ │ │ @ instruction: 0xf0002c00 │ │ │ │ @ instruction: 0xf01880ed │ │ │ │ @ instruction: 0xf47e0f01 │ │ │ │ - @ instruction: 0x2610adb9 │ │ │ │ + @ instruction: 0x2610adb7 │ │ │ │ streq pc, [r2], #-450 @ 0xfffffe3e │ │ │ │ - mcrlt 7, 6, pc, cr2, cr14, {7} @ │ │ │ │ + mcrlt 7, 6, pc, cr0, cr14, {7} @ │ │ │ │ @ instruction: 0xf00279d2 │ │ │ │ - bcs 0x164f04 │ │ │ │ + bcs 0x164e90 │ │ │ │ andcs fp, r0, #148, 30 @ 0x250 │ │ │ │ - strbt r2, [fp], #-513 @ 0xfffffdff │ │ │ │ + strbt r2, [sl], #-513 @ 0xfffffdff │ │ │ │ @ instruction: 0xf1000359 │ │ │ │ bicseq r8, sl, #240, 4 │ │ │ │ sbcshi pc, ip, #0, 2 │ │ │ │ strls r0, [r7], #-3226 @ 0xfffff366 │ │ │ │ strbne pc, [r0], #963 @ 0x3c3 @ │ │ │ │ subseq r9, ip, r4, lsl #8 │ │ │ │ stccc 3, cr15, [r3], {195} @ 0xc3 │ │ │ │ ldreq pc, [lr], #-4 │ │ │ │ ldrtmi sl, [r8], -r4, lsl #18 │ │ │ │ andseq pc, r0, #2 │ │ │ │ movtne pc, #963 @ 0x3c3 @ │ │ │ │ andeq lr, ip, #270336 @ 0x42000 │ │ │ │ stmib sp, {r0, r1, r5, r8, r9, lr}^ │ │ │ │ @ instruction: 0xf7fb2305 │ │ │ │ - @ instruction: 0xf7fef8b5 │ │ │ │ - movteq fp, #60814 @ 0xed8e │ │ │ │ + @ instruction: 0xf7fef8b3 │ │ │ │ + movteq fp, #60812 @ 0xed8c │ │ │ │ rscshi pc, r6, r0, lsl #2 │ │ │ │ tstls r2, r4, lsl #16 │ │ │ │ - ldc2 7, cr15, [r8], #996 @ 0x3e4 │ │ │ │ + ldc2 7, cr15, [r4], #996 @ 0x3e4 │ │ │ │ orrcs r9, r0, r2, lsl #22 │ │ │ │ smlabteq r1, r0, r2, pc @ │ │ │ │ stcls 0, cr4, [r4], {11} │ │ │ │ @ instruction: 0xf5b39a05 │ │ │ │ @ instruction: 0xf0003f80 │ │ │ │ vqsub.s8 d8, d0, d24 │ │ │ │ - blcs 0x104fb8 │ │ │ │ + blcs 0x104f44 │ │ │ │ andhi pc, r0, #0 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r8, sl, fp, sp, lr} │ │ │ │ svcvs 0x0070f413 │ │ │ │ - ldclge 4, cr15, [r0, #-248]! @ 0xffffff08 │ │ │ │ + stclge 4, cr15, [lr, #-248]! @ 0xffffff08 │ │ │ │ ldmdavs r9, {r1, r5, r6, r8, r9, fp, lr} │ │ │ │ subsmi r9, r9, fp, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ @ instruction: 0xf64dd12c │ │ │ │ - vaddw.s8 , q8, d21 │ │ │ │ + vaddw.s8 , q0, d29 │ │ │ │ strtmi r0, [r3], -sp, lsl #2 │ │ │ │ andlt r4, ip, r8, lsr r6 │ │ │ │ @ instruction: 0x47f0e8bd │ │ │ │ - bllt 0x18a2758 │ │ │ │ - ldc2l 7, cr15, [lr, #428] @ 0x1ac │ │ │ │ + bllt 0x18226e4 │ │ │ │ + cdp2 7, 1, cr15, cr8, cr11, {3} │ │ │ │ strmi r4, [r1], -sl, lsr #12 │ │ │ │ ldrtmi r9, [r8], -r2 │ │ │ │ - stc2l 7, cr15, [r0, #768]! @ 0x300 │ │ │ │ + cdp2 7, 2, cr15, cr8, cr0, {6} │ │ │ │ strtmi r9, [r1], -r2, lsl #16 │ │ │ │ - @ instruction: 0xf874f7f9 │ │ │ │ - mcrlt 7, 6, pc, cr7, cr14, {7} @ │ │ │ │ - ldc2l 7, cr15, [r0, #428] @ 0x1ac │ │ │ │ + @ instruction: 0xf872f7f9 │ │ │ │ + mcrlt 7, 6, pc, cr5, cr14, {7} @ │ │ │ │ + cdp2 7, 0, cr15, cr10, cr11, {3} │ │ │ │ strmi r4, [r4], -sl, lsr #12 │ │ │ │ ldrtmi r4, [r8], -r1, lsl #12 │ │ │ │ - ldc2l 7, cr15, [r2, #768] @ 0x300 │ │ │ │ + cdp2 7, 1, cr15, cr10, cr0, {6} │ │ │ │ strtmi r4, [r0], -r1, lsr #12 │ │ │ │ rscsvc pc, pc, #82837504 @ 0x4f00000 │ │ │ │ - blx 0xff7a256e │ │ │ │ + ldc2 7, cr15, [r4], {114} @ 0x72 │ │ │ │ @ instruction: 0x46204631 │ │ │ │ - @ instruction: 0xf860f7f9 │ │ │ │ - mrclt 7, 5, APSR_nzcv, cr3, cr14, {7} │ │ │ │ - blx 0x9a0efa │ │ │ │ + @ instruction: 0xf85ef7f9 │ │ │ │ + mrclt 7, 5, APSR_nzcv, cr1, cr14, {7} │ │ │ │ + blx 0x820e86 │ │ │ │ @ instruction: 0xf7f9a804 │ │ │ │ - stmdbge r4, {r0, r1, r2, r3, r4, r5, r6, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdbge r4, {r0, r1, r3, r4, r5, r6, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf7fb4638 │ │ │ │ - @ instruction: 0xf7fefc5b │ │ │ │ - stmdage r4, {r1, r4, r5, r8, sl, fp, ip, sp, pc} │ │ │ │ - ldc2l 7, cr15, [r0], #996 @ 0x3e4 │ │ │ │ + @ instruction: 0xf7fefc59 │ │ │ │ + stmdage r4, {r4, r5, r8, sl, fp, ip, sp, pc} │ │ │ │ + stc2l 7, cr15, [lr], #996 @ 0x3e4 │ │ │ │ ldrtmi sl, [r8], -r4, lsl #18 │ │ │ │ - @ instruction: 0xf9ecf7fb │ │ │ │ - stclt 7, cr15, [r9, #-1016]! @ 0xfffffc08 │ │ │ │ + @ instruction: 0xf9eaf7fb │ │ │ │ + stclt 7, cr15, [r7, #-1016]! @ 0xfffffc08 │ │ │ │ @ instruction: 0xf7f9a804 │ │ │ │ - stmdbge r4, {r0, r2, r3, r5, r6, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdbge r4, {r0, r3, r5, r6, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf7fb4638 │ │ │ │ - @ instruction: 0xf7fefe59 │ │ │ │ - stmdage r4, {r5, r8, sl, fp, ip, sp, pc} │ │ │ │ - ldc2l 7, cr15, [lr], {249} @ 0xf9 │ │ │ │ + @ instruction: 0xf7fefe57 │ │ │ │ + stmdage r4, {r1, r2, r3, r4, r8, sl, fp, ip, sp, pc} │ │ │ │ + ldc2l 7, cr15, [ip], {249} @ 0xf9 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r8, sl, fp, sp, lr} │ │ │ │ svceq 0x00f0f013 │ │ │ │ - ldcge 4, cr15, [r6, #-248] @ 0xffffff08 │ │ │ │ + ldcge 4, cr15, [r4, #-248] @ 0xffffff08 │ │ │ │ ldmib sp, {r2, r8, r9, fp, ip, pc}^ │ │ │ │ @ instruction: 0xf8dd9405 │ │ │ │ - blcs 0x10c878 │ │ │ │ + blcs 0x10c804 │ │ │ │ cmnphi r2, r0 @ p-variant is OBSOLETE │ │ │ │ - blcs 0x10b42c │ │ │ │ - stcge 4, cr15, [sl, #-504] @ 0xfffffe08 │ │ │ │ + blcs 0x10b3b8 │ │ │ │ + stcge 4, cr15, [r8, #-504] @ 0xfffffe08 │ │ │ │ @ instruction: 0xf7fe4638 │ │ │ │ - stmdacs r0, {r0, r3, r4, r5, fp, ip, sp, lr, pc} │ │ │ │ - mrcge 4, 3, APSR_nzcv, cr11, cr14, {1} │ │ │ │ - stc2 7, cr15, [r4, #428] @ 0x1ac │ │ │ │ + stmdacs r0, {r0, r1, r2, r4, r5, fp, ip, sp, lr, pc} │ │ │ │ + mrcge 4, 3, APSR_nzcv, cr9, cr14, {1} │ │ │ │ + ldc2 7, cr15, [lr, #428]! @ 0x1ac │ │ │ │ @ instruction: 0xf76b4680 │ │ │ │ - strtmi pc, [r1], -r1, lsl #27 │ │ │ │ + @ instruction: 0x4621fdbb │ │ │ │ strtne pc, [r4], #1602 @ 0x642 │ │ │ │ ldrcs pc, [r7], #704 @ 0x2c0 │ │ │ │ strtmi r4, [lr], -r7, lsl #12 │ │ │ │ stmdavs r5!, {r3, r5, r9, sl, lr} │ │ │ │ - @ instruction: 0xffc6f7d0 │ │ │ │ + @ instruction: 0xffd0f7d0 │ │ │ │ strbmi r4, [r0], -r2, lsl #12 │ │ │ │ @ instruction: 0xf7734629 │ │ │ │ - @ instruction: 0x4631fcb3 │ │ │ │ + ldrtmi pc, [r1], -sp, ror #25 @ │ │ │ │ @ instruction: 0xf7704638 │ │ │ │ - blmi 0x963f18 │ │ │ │ + blmi 0x963f8c │ │ │ │ svccs 0x0070ee1d │ │ │ │ ldrbtmi r6, [fp], #-2080 @ 0xfffff7e0 │ │ │ │ ldmpl r2, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ movweq lr, #11016 @ 0x2b08 │ │ │ │ ldrmi r1, [r0], #-2236 @ 0xfffff744 │ │ │ │ svceq 0x0000f1b9 │ │ │ │ subshi pc, r3, #0 │ │ │ │ tstpvs r4, r9, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ andmi lr, r0, sp, asr #19 │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ - stc2l 7, cr15, [r8, #-432]! @ 0xfffffe50 │ │ │ │ - mcrlt 7, 2, pc, cr7, cr14, {7} @ │ │ │ │ + stc2 7, cr15, [r2, #432]! @ 0x1b0 │ │ │ │ + mcrlt 7, 2, pc, cr5, cr14, {7} @ │ │ │ │ ldr r2, [r5, -r8, lsl #12] │ │ │ │ stmdage r4, {r0, r3, r4, r9, sl, lr} │ │ │ │ stmib sp, {r1, r8, r9, ip, pc}^ │ │ │ │ @ instruction: 0xf7f94406 │ │ │ │ - blls 0x1a37c8 │ │ │ │ + blls 0x1a374c │ │ │ │ ldrtmi sl, [r8], -r4, lsl #18 │ │ │ │ @ instruction: 0xf100061c │ │ │ │ @ instruction: 0xf7fa811e │ │ │ │ - @ instruction: 0xf7fefd67 │ │ │ │ - @ instruction: 0x4619bcbe │ │ │ │ + @ instruction: 0xf7fefd65 │ │ │ │ + @ instruction: 0x4619bcbc │ │ │ │ movwls sl, #10244 @ 0x2804 │ │ │ │ strmi lr, [r6], #-2509 @ 0xfffff633 │ │ │ │ - blx 0xfefa28a2 │ │ │ │ + blx 0xfef2282e │ │ │ │ ldreq r9, [r9], -r2, lsl #22 │ │ │ │ - ldcge 5, cr15, [r2], #248 @ 0xf8 │ │ │ │ + ldcge 5, cr15, [r0], #248 @ 0xf8 │ │ │ │ ldrtmi sl, [r8], -r4, lsl #18 │ │ │ │ - stc2l 7, cr15, [r4, #1000] @ 0x3e8 │ │ │ │ - stclt 7, cr15, [sp], #1016 @ 0x3f8 │ │ │ │ - addeq fp, r2, sl, lsr #19 │ │ │ │ + stc2l 7, cr15, [r2, #1000] @ 0x3e8 │ │ │ │ + stclt 7, cr15, [fp], #1016 @ 0x3f8 │ │ │ │ + addeq fp, r2, lr, lsl sl │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ - addeq fp, r2, sl, lsl #14 │ │ │ │ + addeq fp, r2, lr, ror r7 │ │ │ │ svccs 0x00a0f5b2 │ │ │ │ - stcge 4, cr15, [r2], #504 @ 0x1f8 │ │ │ │ + stcge 4, cr15, [r0], #504 @ 0x1f8 │ │ │ │ @ instruction: 0xf100060e │ │ │ │ stmdage r4, {r0, r1, r2, r3, r5, r6, r8, pc} │ │ │ │ strmi lr, [r6], #-2509 @ 0xfffff633 │ │ │ │ - blx 0xfe8a28da │ │ │ │ + blx 0xfe822866 │ │ │ │ ldrtmi sl, [r8], -r4, lsl #18 │ │ │ │ - blx 0xffca28e6 │ │ │ │ - ldclt 7, cr15, [r5], {254} @ 0xfe │ │ │ │ + blx 0xffc22872 │ │ │ │ + ldclt 7, cr15, [r3], {254} @ 0xfe │ │ │ │ vmull.u8 q8, d17, d10 │ │ │ │ @ instruction: 0xf0023c03 │ │ │ │ vmov.i32 d16, #45056 @ 0x0000b000 │ │ │ │ - b 0x1175910 │ │ │ │ + b 0x117589c │ │ │ │ andls r0, r6, #12, 4 @ 0xc0000000 │ │ │ │ @ instruction: 0xf003085a │ │ │ │ strls r0, [r4], #-3087 @ 0xfffff3f1 │ │ │ │ @ instruction: 0xf3c3a904 │ │ │ │ ldrtmi r1, [r8], -r0, asr #9 │ │ │ │ tstpeq r0, #2 @ p-variant is OBSOLETE │ │ │ │ - b 0x11c9940 │ │ │ │ + b 0x11c98cc │ │ │ │ movwls r0, #29452 @ 0x730c │ │ │ │ - mcr2 7, 2, pc, cr4, cr11, {7} @ │ │ │ │ - ldcllt 7, cr15, [r9], #-1016 @ 0xfffffc08 │ │ │ │ + mcr2 7, 2, pc, cr2, cr11, {7} @ │ │ │ │ + ldcllt 7, cr15, [r7], #-1016 @ 0xfffffc08 │ │ │ │ movwls r4, #9784 @ 0x2638 │ │ │ │ - @ instruction: 0xffa6f7fd │ │ │ │ + @ instruction: 0xffa4f7fd │ │ │ │ @ instruction: 0xf43e2800 │ │ │ │ - blls 0x1900e8 │ │ │ │ + blls 0x19006c │ │ │ │ svceq 0x0000f1b8 │ │ │ │ - blge 0xfe9e274c │ │ │ │ + blge 0xfe9a26d8 │ │ │ │ svceq 0x0018f015 │ │ │ │ - blge 0xfe861a54 │ │ │ │ + blge 0xfe8219e0 │ │ │ │ ldrsbtcs pc, [r8], r7 @ │ │ │ │ stmdbeq r1, {r1, r8, ip, sp, lr, pc} │ │ │ │ - bllt 0xfe762960 │ │ │ │ + bllt 0xfe7228ec │ │ │ │ tstls r2, r4, lsl #16 │ │ │ │ strmi lr, [r6], #-2509 @ 0xfffff633 │ │ │ │ - blx 0x1922956 │ │ │ │ + blx 0x18a28e2 │ │ │ │ ldrtmi r9, [r8], -r2, lsl #22 │ │ │ │ ldreq sl, [pc], -r4, lsl #18 │ │ │ │ @ instruction: 0xf7fad47b │ │ │ │ - @ instruction: 0xf7fefb49 │ │ │ │ - ldcvs 12, cr11, [fp, #-336]! @ 0xfffffeb0 │ │ │ │ + @ instruction: 0xf7fefb47 │ │ │ │ + ldcvs 12, cr11, [fp, #-328]! @ 0xfffffeb8 │ │ │ │ ldrdcs pc, [r0], r3 @ │ │ │ │ svcvs 0x0070f412 │ │ │ │ mrshi pc, (UNDEF: 73) @ │ │ │ │ @ instruction: 0xf413685b │ │ │ │ svclt 0x00140f70 │ │ │ │ movwcs r2, #769 @ 0x301 │ │ │ │ @ instruction: 0xf43e2b00 │ │ │ │ - @ instruction: 0xf8d7ac43 │ │ │ │ + @ instruction: 0xf8d7ac41 │ │ │ │ @ instruction: 0x463830b4 │ │ │ │ @ instruction: 0xf47e2b00 │ │ │ │ - @ instruction: 0xf8d7ac3d │ │ │ │ + @ instruction: 0xf8d7ac3b │ │ │ │ stccs 0, cr5, [r0, #-736] @ 0xfffffd20 │ │ │ │ - ldcge 4, cr15, [r8], #-504 @ 0xfffffe08 │ │ │ │ - @ instruction: 0xff68f7fd │ │ │ │ + ldcge 4, cr15, [r6], #-504 @ 0xfffffe08 │ │ │ │ + @ instruction: 0xff66f7fd │ │ │ │ @ instruction: 0xf43e2800 │ │ │ │ - @ instruction: 0xf76badaa │ │ │ │ - @ instruction: 0xf642fcb3 │ │ │ │ + @ instruction: 0xf76bada8 │ │ │ │ + @ instruction: 0xf642fced │ │ │ │ vsubw.s8 , q8, d20 │ │ │ │ @ instruction: 0x46312397 │ │ │ │ strtmi r4, [r8], -r4, lsl #12 │ │ │ │ ldmdavs lr, {r1, r8, r9, ip, pc} │ │ │ │ - mrc2 7, 7, pc, cr8, cr0, {6} │ │ │ │ + @ instruction: 0xff02f7d0 │ │ │ │ strtmi r4, [r0], -r2, lsl #12 │ │ │ │ @ instruction: 0xf7734631 │ │ │ │ - @ instruction: 0xf44ffb9d │ │ │ │ + @ instruction: 0xf44ffbd7 │ │ │ │ strtmi r4, [r1], -r0, lsl #4 │ │ │ │ @ instruction: 0xf7704620 │ │ │ │ - ldr pc, [r5, #3817] @ 0xee9 │ │ │ │ + ldr pc, [r5, #3875] @ 0xf23 │ │ │ │ ldrtmi sl, [r8], -r4, lsl #18 │ │ │ │ - mcrr2 7, 15, pc, r8, cr13 @ │ │ │ │ - ldclt 7, cr15, [r5], {254} @ 0xfe │ │ │ │ + mcrr2 7, 15, pc, r6, cr13 @ │ │ │ │ + ldclt 7, cr15, [r3], {254} @ 0xfe │ │ │ │ @ instruction: 0xf47e428b │ │ │ │ - ldcvs 12, cr10, [fp, #-68]! @ 0xffffffbc │ │ │ │ + ldcvs 12, cr10, [fp, #-60]! @ 0xffffffc4 │ │ │ │ @ instruction: 0xf013681b │ │ │ │ @ instruction: 0xf43e0ff0 │ │ │ │ - blmi 0xff2cfa40 │ │ │ │ - blls 0x3bea7c │ │ │ │ + blmi 0xff2cf9c4 │ │ │ │ + blls 0x3bea08 │ │ │ │ @ instruction: 0xf04f4059 │ │ │ │ @ instruction: 0xf47f0300 │ │ │ │ @ instruction: 0xf64eaec7 │ │ │ │ - vmla.f d17, d16, d1[6] │ │ │ │ + vbic.i32 , #1 @ 0x00000001 │ │ │ │ str r0, [sp], -sp, lsl #2 │ │ │ │ cmnpmi r0, pc, asr #32 @ p-variant is OBSOLETE │ │ │ │ - @ instruction: 0xf9d2f7c3 │ │ │ │ - stcllt 7, cr15, [pc, #-1016]! @ 0xe4640 │ │ │ │ + blx 0x7a28cc │ │ │ │ + stcllt 7, cr15, [sp, #-1016]! @ 0xfffffc08 │ │ │ │ @ instruction: 0xf7fe2608 │ │ │ │ - stmdage r4, {r0, r1, r8, sl, fp, ip, sp, pc} │ │ │ │ + stmdage r4, {r0, r8, sl, fp, ip, sp, pc} │ │ │ │ @ instruction: 0xf7f99407 │ │ │ │ - stmdbge r4, {r0, r3, r4, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdbge r4, {r0, r2, r4, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf7fa4638 │ │ │ │ - @ instruction: 0xf7fefd71 │ │ │ │ - stmdage r4, {r2, r3, r5, r6, r7, r8, r9, fp, ip, sp, pc} │ │ │ │ + @ instruction: 0xf7fefd6f │ │ │ │ + stmdage r4, {r1, r3, r5, r6, r7, r8, r9, fp, ip, sp, pc} │ │ │ │ stmib sp, {r1, r8, ip, pc}^ │ │ │ │ @ instruction: 0xf7f94406 │ │ │ │ - blls 0x1a36bc │ │ │ │ + blls 0x1a3638 │ │ │ │ ldrtmi sl, [r8], -r4, lsl #18 │ │ │ │ @ instruction: 0xf100061d │ │ │ │ @ instruction: 0xf7fb814a │ │ │ │ - @ instruction: 0xf7fefc2d │ │ │ │ - @ instruction: 0xf7fbbbdc │ │ │ │ - @ instruction: 0xf7fef803 │ │ │ │ - vldmdbvs fp!, {d11-} │ │ │ │ + @ instruction: 0xf7fefc2b │ │ │ │ + @ instruction: 0xf7fbbbda │ │ │ │ + @ instruction: 0xf7fef801 │ │ │ │ + vldmdbvs fp!, {d11-} │ │ │ │ @ instruction: 0xf0116819 │ │ │ │ strdle r0, [sl, -r0] │ │ │ │ ldrdne pc, [r0], r3 @ │ │ │ │ svcvs 0x0070f411 │ │ │ │ - blge 0xff421b88 │ │ │ │ + blge 0xff3a1b14 │ │ │ │ @ instruction: 0xf413685b │ │ │ │ @ instruction: 0xf43e6f70 │ │ │ │ - blmi 0xfea4f9b8 │ │ │ │ - blls 0x3beb04 │ │ │ │ + blmi 0xfea4f93c │ │ │ │ + blls 0x3bea90 │ │ │ │ @ instruction: 0xf04f4059 │ │ │ │ @ instruction: 0xf47f0300 │ │ │ │ vceq.f32 d26, d21, d3 │ │ │ │ vbic.i32 , #13 @ 0x0000000d │ │ │ │ strb r0, [r9, #261] @ 0x105 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r8, sl, fp, sp, lr} │ │ │ │ svceq 0x00f0f013 │ │ │ │ - blge 0xfee21bb8 │ │ │ │ + blge 0xfeda1b44 │ │ │ │ ldmdavs r9, {r0, r1, r3, r4, r7, r8, r9, fp, lr} │ │ │ │ subsmi r9, r9, fp, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ mrcge 4, 3, APSR_nzcv, cr0, cr15, {3} │ │ │ │ - bicvs pc, r9, sp, asr #12 │ │ │ │ + cmppvs r1, sp, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlabteq sp, r0, r2, pc @ │ │ │ │ @ instruction: 0xf7f9e5b6 │ │ │ │ - @ instruction: 0xf7fff9ff │ │ │ │ - @ instruction: 0xf7fbb9f4 │ │ │ │ - @ instruction: 0xf7fef8fd │ │ │ │ - @ instruction: 0xf7f9bba0 │ │ │ │ - strb pc, [r4, #-2551] @ 0xfffff609 @ │ │ │ │ + @ instruction: 0xf7fff9fd │ │ │ │ + @ instruction: 0xf7fbb9f3 │ │ │ │ + @ instruction: 0xf7fef8fb │ │ │ │ + @ instruction: 0xf7f9bb9e │ │ │ │ + strb pc, [r4, #-2549] @ 0xfffff60b @ │ │ │ │ @ instruction: 0xf7fd4638 │ │ │ │ - stmdacs r0, {r0, r1, r3, r6, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ - stcge 4, cr15, [sp, #-248] @ 0xffffff08 │ │ │ │ - ldc2 7, cr15, [r6], {107} @ 0x6b │ │ │ │ + stmdacs r0, {r0, r3, r6, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stcge 4, cr15, [fp, #-248] @ 0xffffff08 │ │ │ │ + mrrc2 7, 6, pc, r0, cr11 @ │ │ │ │ @ instruction: 0xf76b4680 │ │ │ │ - @ instruction: 0x4621fc13 │ │ │ │ + strtmi pc, [r1], -sp, asr #24 │ │ │ │ strtne pc, [r4], #1602 @ 0x642 │ │ │ │ ldrcs pc, [r7], #704 @ 0x2c0 │ │ │ │ strtmi r4, [lr], -r7, lsl #12 │ │ │ │ stmdavs r5!, {r3, r5, r9, sl, lr} │ │ │ │ - mrc2 7, 2, pc, cr8, cr0, {6} │ │ │ │ + mcr2 7, 3, pc, cr2, cr0, {6} @ │ │ │ │ strbmi r4, [r0], -r2, lsl #12 │ │ │ │ @ instruction: 0xf7734629 │ │ │ │ - stmdavs r5!, {r0, r2, r6, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdavs r5!, {r0, r1, r2, r3, r4, r5, r6, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0x46304651 │ │ │ │ - mcr2 7, 2, pc, cr14, cr0, {6} @ │ │ │ │ + mrc2 7, 2, pc, cr8, cr0, {6} │ │ │ │ strmi r4, [r2], -r9, lsr #12 │ │ │ │ @ instruction: 0xf7734638 │ │ │ │ - @ instruction: 0xe68afb3b │ │ │ │ + @ instruction: 0xe68afb75 │ │ │ │ stmdavs fp, {r0, r3, r4, r5, r8, sl, fp, sp, lr} │ │ │ │ svcvs 0x0070f413 │ │ │ │ @ instruction: 0xf8d1d10a │ │ │ │ @ instruction: 0xf41330a0 │ │ │ │ @ instruction: 0xf43e6f70 │ │ │ │ - stmdavs fp, {r0, r1, r3, r5, r6, r8, r9, fp, sp, pc}^ │ │ │ │ + stmdavs fp, {r0, r3, r5, r6, r8, r9, fp, sp, pc}^ │ │ │ │ svcvs 0x0070f413 │ │ │ │ - blge 0x1aa1c54 │ │ │ │ + blge 0x1a21be0 │ │ │ │ ldmdavs r9, {r2, r4, r5, r6, r8, r9, fp, lr} │ │ │ │ subsmi r9, r9, fp, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ mcrge 4, 1, pc, cr2, cr15, {3} @ │ │ │ │ tstpcc r5, r8, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlabteq r5, r0, r2, pc @ │ │ │ │ addmi lr, fp, #1019215872 @ 0x3cc00000 │ │ │ │ - blge 0x16a1d74 │ │ │ │ + blge 0x1621d00 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r8, sl, fp, sp, lr} │ │ │ │ svcvs 0x0070f413 │ │ │ │ - blge 0x1521c80 │ │ │ │ + blge 0x14a1c0c │ │ │ │ ldmdavs r9, {r0, r3, r5, r6, r8, r9, fp, lr} │ │ │ │ subsmi r9, r9, fp, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ mcrge 4, 0, pc, cr12, cr15, {3} @ │ │ │ │ - cmppcs r5, lr, asr #12 @ p-variant is OBSOLETE │ │ │ │ + bicsne pc, sp, lr, asr #12 │ │ │ │ smlabteq sp, r0, r2, pc @ │ │ │ │ ldcvs 5, cr14, [fp, #-884]! @ 0xfffffc8c │ │ │ │ @ instruction: 0xf413681b │ │ │ │ @ instruction: 0xf43e6f70 │ │ │ │ - blmi 0x190f8a4 │ │ │ │ - blls 0x3bec18 │ │ │ │ + blmi 0x190f828 │ │ │ │ + blls 0x3beba4 │ │ │ │ @ instruction: 0xf04f4059 │ │ │ │ @ instruction: 0xf47f0300 │ │ │ │ @ instruction: 0xf64dadf9 │ │ │ │ - vsra.s64 d23, d9, #64 │ │ │ │ + vaddw.s8 , q0, d17 │ │ │ │ strb r0, [sl, #269] @ 0x10d │ │ │ │ strmi lr, [r6], #-2509 @ 0xfffff633 │ │ │ │ vmov.i32 q8, #156 @ 0x0000009c │ │ │ │ @ instruction: 0xf0041240 │ │ │ │ tstmi r4, #503316480 @ 0x1e000000 │ │ │ │ @ instruction: 0xf0020c9a │ │ │ │ stmdbge r4, {r4, r9} │ │ │ │ vmvn.i32 d20, #-1207959552 @ 0xb8000000 │ │ │ │ tstmi r3, #201326592 @ 0xc000000 │ │ │ │ movwmi lr, #18893 @ 0x49cd │ │ │ │ - blx 0xff722bd8 │ │ │ │ - bllt 0x7e2bec │ │ │ │ + blx 0xff6a2b64 │ │ │ │ + bllt 0x762b78 │ │ │ │ movwls r4, #9784 @ 0x2638 │ │ │ │ - mcr2 7, 2, pc, cr8, cr13, {7} @ │ │ │ │ + mcr2 7, 2, pc, cr6, cr13, {7} @ │ │ │ │ @ instruction: 0xf43e2800 │ │ │ │ - blls 0x18fe2c │ │ │ │ + blls 0x18fdb0 │ │ │ │ svceq 0x0000f1b8 │ │ │ │ - blge 0x1e62a08 │ │ │ │ + blge 0x1e62994 │ │ │ │ svceq 0x000cf015 │ │ │ │ - blge 0x1ce1d10 │ │ │ │ + blge 0x1ce1c9c │ │ │ │ ldrsbtcs pc, [r8], r7 @ │ │ │ │ @ instruction: 0xf1021052 │ │ │ │ @ instruction: 0xf7ff0901 │ │ │ │ ldmibvc fp, {r1, r3, r5, r6, r8, r9, fp, ip, sp, pc}^ │ │ │ │ movweq pc, #61443 @ 0xf003 @ │ │ │ │ svclt 0x00942b02 │ │ │ │ movwcs r2, #4864 @ 0x1300 │ │ │ │ ldmibvc fp, {r2, r4, r5, r7, r9, sl, sp, lr, pc}^ │ │ │ │ movweq pc, #61443 @ 0xf003 @ │ │ │ │ @ instruction: 0xf67e2b02 │ │ │ │ - strb sl, [r7], #-2805 @ 0xfffff50b │ │ │ │ + strb sl, [r7], #-2803 @ 0xfffff50d │ │ │ │ strls r0, [r7], #-3226 @ 0xfffff366 │ │ │ │ strbne pc, [r0], #963 @ 0x3c3 @ │ │ │ │ subseq r9, ip, r4, lsl #8 │ │ │ │ stccc 3, cr15, [r3], {195} @ 0xc3 │ │ │ │ ldreq pc, [lr], #-4 │ │ │ │ ldrtmi sl, [r8], -r4, lsl #18 │ │ │ │ andseq pc, r0, #2 │ │ │ │ movtne pc, #963 @ 0x3c3 @ │ │ │ │ andeq lr, ip, #270336 @ 0x42000 │ │ │ │ stmib sp, {r0, r1, r5, r8, r9, lr}^ │ │ │ │ @ instruction: 0xf7fb2305 │ │ │ │ - @ instruction: 0xf7fefd35 │ │ │ │ - @ instruction: 0xf5b2badc │ │ │ │ + @ instruction: 0xf7fefd33 │ │ │ │ + @ instruction: 0xf5b2bada │ │ │ │ @ instruction: 0xf47e2fa0 │ │ │ │ - stmib sp, {r0, r1, r2, r4, r6, r7, r9, fp, sp, pc}^ │ │ │ │ + stmib sp, {r0, r2, r4, r6, r7, r9, fp, sp, pc}^ │ │ │ │ stmdage r4, {r1, r2, sl, lr} │ │ │ │ ldrtle r0, [r4], #-1548 @ 0xfffff9f4 │ │ │ │ - blx 0x1a2c6c │ │ │ │ + @ instruction: 0xf9fef7f9 │ │ │ │ ldrtmi sl, [r8], -r4, lsl #18 │ │ │ │ - blx 0xfe522c7e │ │ │ │ - blt 0xff3e2c8c │ │ │ │ + blx 0xfe4a2c0a │ │ │ │ + blt 0xff362c18 │ │ │ │ stmdage r4, {r0, r3, r4, r9, sl, lr} │ │ │ │ stmib sp, {r1, r8, r9, ip, pc}^ │ │ │ │ @ instruction: 0xf7f94406 │ │ │ │ - blls 0x1a3420 │ │ │ │ + blls 0x1a339c │ │ │ │ @ instruction: 0xf57e061e │ │ │ │ - stmdbge r4, {r0, r1, r2, r3, r4, r5, r7, r9, fp, sp, pc} │ │ │ │ + stmdbge r4, {r0, r2, r3, r4, r5, r7, r9, fp, sp, pc} │ │ │ │ @ instruction: 0xf7fb4638 │ │ │ │ - @ instruction: 0xf7fef975 │ │ │ │ - beq 0xff7937a0 │ │ │ │ + @ instruction: 0xf7fef973 │ │ │ │ + beq 0xff793724 │ │ │ │ stcpl 3, cr15, [r0], {195} @ 0xc3 │ │ │ │ andseq pc, lr, #2 │ │ │ │ strmi pc, [r0], #-963 @ 0xfffffc3d │ │ │ │ andeq lr, ip, #270336 @ 0x42000 │ │ │ │ ldmdaeq sl, {r1, r2, r9, ip, pc}^ │ │ │ │ stceq 0, cr15, [pc], {3} │ │ │ │ stmdbge r4, {r2, sl, ip, pc} │ │ │ │ strbne pc, [r0], #963 @ 0x3c3 @ │ │ │ │ @ instruction: 0xf0024638 │ │ │ │ strls r0, [r5], #-784 @ 0xfffffcf0 │ │ │ │ movweq lr, #51779 @ 0xca43 │ │ │ │ @ instruction: 0xf7fb9307 │ │ │ │ - @ instruction: 0xf7fefa4f │ │ │ │ - @ instruction: 0xf7f9ba9e │ │ │ │ - stmdbge r4, {r0, r1, r2, r4, r5, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ + @ instruction: 0xf7fefa4d │ │ │ │ + @ instruction: 0xf7f9ba9c │ │ │ │ + stmdbge r4, {r0, r1, r4, r5, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf7fa4638 │ │ │ │ - @ instruction: 0xf7fefac9 │ │ │ │ - @ instruction: 0xf7fbba96 │ │ │ │ - @ instruction: 0xf7fefe19 │ │ │ │ - vpmin.s8 d27, d25, d2 │ │ │ │ + @ instruction: 0xf7fefac7 │ │ │ │ + @ instruction: 0xf7fbba94 │ │ │ │ + @ instruction: 0xf7fefe17 │ │ │ │ + vpmin.s8 d27, d25, d0 │ │ │ │ vbic.i32 q9, #8 @ 0x00000008 │ │ │ │ stmdavs r8, {r2, r4, r7, r8} │ │ │ │ - blx 0xffe22ac4 │ │ │ │ + blx 0xca2a52 │ │ │ │ vshl.s8 q15, , │ │ │ │ vaddw.s8 , q8, d16 │ │ │ │ mulls r1, r4, r1 │ │ │ │ stmdavs r8, {r1, r3, r6, r9, sl, lr} │ │ │ │ @ instruction: 0xf76c9400 │ │ │ │ - @ instruction: 0xf7fefb15 │ │ │ │ - svclt 0x0000bbf4 │ │ │ │ + @ instruction: 0xf7fefb4f │ │ │ │ + svclt 0x0000bbf2 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ - mvnscc pc, sp, asr #4 │ │ │ │ + cmnpcc r8, sp, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - rsbmi pc, r0, lr, asr #12 │ │ │ │ + rsccc pc, r0, lr, asr #12 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ vqdmulh.s d20, d0, d2 │ │ │ │ @ instruction: 0xf19b32cd │ │ │ │ - svclt 0x0000ff07 │ │ │ │ - ldrsbteq sp, [r3], -ip │ │ │ │ + svclt 0x0000ff01 │ │ │ │ + eorseq sp, r3, ip, asr r3 │ │ │ │ orreq lr, r1, #0, 22 │ │ │ │ stccc 8, cr15, [r4, #-844] @ 0xfffffcb4 │ │ │ │ @ instruction: 0xf8d0b921 │ │ │ │ @ instruction: 0xf0022d08 │ │ │ │ tstmi r3, #4, 4 @ 0x40000000 │ │ │ │ tstcs r0, r8, lsl r6 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ @@ -217794,19 +217766,19 @@ │ │ │ │ svcmi 0x0080f013 │ │ │ │ @ instruction: 0xf04fbf08 │ │ │ │ @ instruction: 0xf8d04178 │ │ │ │ @ instruction: 0xf8d04218 │ │ │ │ @ instruction: 0xf8d03220 │ │ │ │ @ instruction: 0xf0032230 │ │ │ │ @ instruction: 0xf8904300 │ │ │ │ - b 0x11dd3d4 │ │ │ │ + b 0x11dd360 │ │ │ │ @ instruction: 0xf8d07344 │ │ │ │ - b 0x11b5738 │ │ │ │ + b 0x11b56c4 │ │ │ │ @ instruction: 0xf8d063c4 │ │ │ │ - b 0x11b5750 │ │ │ │ + b 0x11b56dc │ │ │ │ @ instruction: 0xf8d04304 │ │ │ │ @ instruction: 0x43234d40 │ │ │ │ andsmi pc, ip, #208, 16 @ 0xd00000 │ │ │ │ eoreq pc, r4, #208, 16 @ 0xd00000 │ │ │ │ vldmiaeq r4, {s29-s107} │ │ │ │ stcpl 0, cr15, [r0], {12} │ │ │ │ movweq lr, #51779 @ 0xca43 │ │ │ │ @@ -217822,64 +217794,64 @@ │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ andcs fp, r0, r0, lsl sp │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec3c100 │ │ │ │ + bl 0xfec3c08c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ vhadd.s8 d18, d13, d0 │ │ │ │ - vsubw.s8 q10, q0, d0 │ │ │ │ + vsubw.s8 , q8, d0 │ │ │ │ vcge.s8 d16, d5, d19 │ │ │ │ - vaddw.s8 , q0, d4 │ │ │ │ + vaddw.s8 q8, q8, d4 │ │ │ │ rsbcs r0, sp, #-2147483637 @ 0x8000000b │ │ │ │ @ instruction: 0xf1649000 │ │ │ │ - svclt 0x0000fb31 │ │ │ │ + svclt 0x0000fb2f │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec3c12c │ │ │ │ + bl 0xfec3c0b8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ vhadd.s8 d18, d5, d0 │ │ │ │ - vaddw.s8 , q0, d4 │ │ │ │ - blmi 0x1653f8 │ │ │ │ + vaddw.s8 q8, q8, d4 │ │ │ │ + blmi 0x165384 │ │ │ │ andls r2, r0, r3, ror r2 │ │ │ │ - blx 0x8a14da │ │ │ │ - eorseq sp, r3, r0, lsl r4 │ │ │ │ + blx 0x821466 │ │ │ │ + mlaseq r3, r0, r3, sp │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec3c154 │ │ │ │ + bl 0xfec3c0e0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ vhadd.s8 d18, d5, d0 │ │ │ │ - vaddw.s8 , q0, d4 │ │ │ │ - blmi 0x165420 │ │ │ │ + vaddw.s8 q8, q8, d4 │ │ │ │ + blmi 0x1653ac │ │ │ │ andls r2, r0, r9, ror r2 │ │ │ │ - blx 0x3a1502 │ │ │ │ - eorseq sp, r3, r4, lsr #8 │ │ │ │ + blx 0x32148e │ │ │ │ + eorseq sp, r3, r4, lsr #7 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec3c17c │ │ │ │ + bl 0xfec3c108 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ vhadd.s8 d18, d5, d0 │ │ │ │ - vaddw.s8 , q0, d4 │ │ │ │ - blmi 0x165448 │ │ │ │ + vaddw.s8 q8, q8, d4 │ │ │ │ + blmi 0x1653d4 │ │ │ │ andls r2, r0, pc, ror r2 │ │ │ │ - blx 0xffea1528 │ │ │ │ - eorseq sp, r3, r4, asr #8 │ │ │ │ + blx 0xffe214b4 │ │ │ │ + eorseq sp, r3, r4, asr #7 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec3c1a4 │ │ │ │ + bl 0xfec3c130 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ vhadd.s8 d18, d5, d0 │ │ │ │ - vaddw.s8 , q0, d4 │ │ │ │ - blmi 0x165470 │ │ │ │ + vaddw.s8 q8, q8, d4 │ │ │ │ + blmi 0x1653fc │ │ │ │ andls r2, r0, r5, lsl #5 │ │ │ │ - blx 0xff9a1550 │ │ │ │ - eorseq sp, r3, r8, asr r4 │ │ │ │ + blx 0xff9214dc │ │ │ │ + ldrsbteq sp, [r3], -r8 │ │ │ │ ldrbmi r2, [r0, -r0]! │ │ │ │ ldrbmi r2, [r0, -r0, lsl #1]! │ │ │ │ @ instruction: 0xf8d0401a │ │ │ │ addsmi r3, r9, #88, 26 @ 0x1600 │ │ │ │ @ instruction: 0xb12ad00c │ │ │ │ subvs pc, pc, r0, lsl #10 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @@ -217889,24 +217861,24 @@ │ │ │ │ ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ stclcc 8, cr15, [r0, #-832] @ 0xfffffcc0 │ │ │ │ movwcs fp, #331 @ 0x14b │ │ │ │ svclt 0x000c429a │ │ │ │ @ instruction: 0xf6003034 │ │ │ │ smlattcs r0, r8, r0, r4 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ - bl 0xf6dcc │ │ │ │ + bl 0xf6d58 │ │ │ │ @ instruction: 0xf8910181 │ │ │ │ @ instruction: 0xf3c33d04 │ │ │ │ strb r0, [pc, r0, asr #6]! │ │ │ │ eorscc pc, r0, #208, 16 @ 0xd00000 │ │ │ │ tstle r7, sl, lsl r7 │ │ │ │ - blcs 0x227490 │ │ │ │ + blcs 0x22741c │ │ │ │ ldm pc, {r2, r5, fp, ip, lr, pc}^ @ │ │ │ │ - blne 0x1e1038 │ │ │ │ - bleq 0x3adc7c │ │ │ │ + blne 0x1e0fc4 │ │ │ │ + bleq 0x3adc08 │ │ │ │ rscsvc pc, pc, pc, asr #12 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ rsbsmi pc, r0, pc, asr #8 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @@ -217916,44 +217888,44 @@ │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ rscsvc pc, r0, pc, asr #12 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec3c278 │ │ │ │ + bl 0xfec3c204 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ vhadd.s8 d18, d5, d0 │ │ │ │ - vaddw.s8 , q0, d16 │ │ │ │ - blmi 0x165544 │ │ │ │ + vaddw.s8 q8, q8, d16 │ │ │ │ + blmi 0x1654d0 │ │ │ │ andls r2, r0, r7, lsr r2 │ │ │ │ - blx 0x1f21624 │ │ │ │ - eorseq sp, r3, r0, lsl #9 │ │ │ │ + blx 0x1ea15b0 │ │ │ │ + eorseq sp, r3, r0, lsl #8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec3c2a0 │ │ │ │ + bl 0xfec3c22c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8d00ff0 │ │ │ │ addlt r2, r3, r4, lsr #27 │ │ │ │ stcne 8, cr15, [r0, #832]! @ 0x340 │ │ │ │ svccs 0x0070f412 │ │ │ │ @ instruction: 0xf043b293 │ │ │ │ svclt 0x00080cff │ │ │ │ @ instruction: 0xf4124663 │ │ │ │ @ instruction: 0xf4430f70 │ │ │ │ svclt 0x0008427f │ │ │ │ stmdbcs r3, {r0, r1, r4, r9, sl, lr} │ │ │ │ @ instruction: 0xf1c1d81f │ │ │ │ @ instruction: 0xf04f0e04 │ │ │ │ - blvs 0xfe1680dc │ │ │ │ + blvs 0xfe168068 │ │ │ │ stc2 10, cr15, [lr], {12} @ │ │ │ │ ldmdale r6, {r1, r5, r6, r8, sl, lr} │ │ │ │ - bcs 0x4f530c │ │ │ │ + bcs 0x4f5298 │ │ │ │ orrslt sp, r2, #4915200 @ 0x4b0000 │ │ │ │ - ldclcc 0, cr15, [pc], #316 @ 0xe5228 │ │ │ │ + ldclcc 0, cr15, [pc], #316 @ 0xe51b4 │ │ │ │ smlalbteq pc, r0, r2, r1 @ │ │ │ │ cdpeq 1, 2, cr15, cr0, cr2, {5} │ │ │ │ eoreq pc, r0, #-2147483600 @ 0x80000030 │ │ │ │ @ instruction: 0xf101fa2c │ │ │ │ vseleq.f32 s30, s28, s24 │ │ │ │ tsteq lr, r1, asr #20 │ │ │ │ vpmax.s8 d15, d2, d28 │ │ │ │ @@ -217978,50 +217950,50 @@ │ │ │ │ @ instruction: 0xf023e7dd │ │ │ │ ldreq r0, [fp], #-783 @ 0xfffffcf1 │ │ │ │ @ instruction: 0x46180c1b │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ andcs fp, r0, r0, lsl #26 │ │ │ │ - msrne R8_usr, r5 │ │ │ │ + asreq pc, r5, #4 @ │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ eorscs r4, r7, #8, 22 @ 0x2000 │ │ │ │ @ instruction: 0xf1649000 │ │ │ │ - vpmax.s8 d31, d5, d3 │ │ │ │ - vaddw.s8 , q0, d16 │ │ │ │ + vpmax.s8 d31, d5, d1 │ │ │ │ + vaddw.s8 q8, q8, d16 │ │ │ │ vrhadd.s8 d16, d5, d30 │ │ │ │ - vmvn.i32 d17, #12 @ 0x0000000c │ │ │ │ - blmi 0x1a5248 │ │ │ │ + vshr.s64 d16, d28, #64 │ │ │ │ + blmi 0x1a51d4 │ │ │ │ @ instruction: 0xf19b2260 │ │ │ │ - svclt 0x0000fce3 │ │ │ │ - eorseq sp, r3, r0, lsl #9 │ │ │ │ - mlaseq r3, r0, r4, sp │ │ │ │ + svclt 0x0000fcdd │ │ │ │ + eorseq sp, r3, r0, lsl #8 │ │ │ │ + eorseq sp, r3, r0, lsl r4 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec3c3a8 │ │ │ │ + bl 0xfec3c334 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8d00ff0 │ │ │ │ addlt r3, r3, r0, lsr r2 │ │ │ │ stcgt 8, cr15, [r4, #832]! @ 0x340 │ │ │ │ tstpeq pc, r3, lsl r0 @ p-variant is OBSOLETE @ │ │ │ │ ldmdbeq sl, {r0, r1, r2, r3, r4, r5, r8, ip, lr, pc} │ │ │ │ stmdale r8, {r0, r2, r9, fp, sp}^ │ │ │ │ @ instruction: 0xf002e8df │ │ │ │ smlaldxmi r4, r1, lr, r4 │ │ │ │ vst2.8 {d16-d19}, [pc], r3 │ │ │ │ @ instruction: 0xf1a34e70 │ │ │ │ - blx 0xfeda5f18 │ │ │ │ + blx 0xfeda5ea4 │ │ │ │ ldmdbeq fp, {r0, r1, r7, r8, r9, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf8c00119 │ │ │ │ @ instruction: 0xf41c1230 │ │ │ │ eorle r0, r2, pc, ror pc │ │ │ │ smlabtmi r3, ip, r3, pc @ │ │ │ │ andpl pc, r3, #204, 6 @ 0x30000003 │ │ │ │ svclt 0x00942908 │ │ │ │ cmnpmi pc, #234881024 @ p-variant is OBSOLETE @ 0xe000000 │ │ │ │ - bcs 0x2f6bc8 │ │ │ │ + bcs 0x2f6b54 │ │ │ │ cmpmi r1, pc, asr #20 │ │ │ │ sbcslt fp, fp, #152, 30 @ 0x260 │ │ │ │ msrcs SPSR_, r1, lsl #8 │ │ │ │ movweq lr, #51843 @ 0xca83 │ │ │ │ svceq 0x00f0f01e │ │ │ │ ldclcs 4, cr15, [r0], #-140 @ 0xffffff74 │ │ │ │ subpl lr, r2, #323584 @ 0x4f000 │ │ │ │ @@ -218037,20 +218009,20 @@ │ │ │ │ @ instruction: 0xf64fbd00 │ │ │ │ @ instruction: 0xe7ce7eff │ │ │ │ cdpvc 6, 15, cr15, cr15, cr15, {2} │ │ │ │ vst1.64 {d30}, [pc], r3 │ │ │ │ @ instruction: 0xe7c64e7f │ │ │ │ cdpvc 6, 15, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0x2000e7bd │ │ │ │ - msrne R8_usr, r5 │ │ │ │ + asreq pc, r5, #4 @ │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ eorscs r4, r7, #2048 @ 0x800 │ │ │ │ @ instruction: 0xf1649000 │ │ │ │ - svclt 0x0000f98d │ │ │ │ - eorseq sp, r3, r0, lsl #9 │ │ │ │ + svclt 0x0000f98b │ │ │ │ + eorseq sp, r3, r0, lsl #8 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ ldrmi fp, [r1], r3, lsl #1 │ │ │ │ svcne 0x001e468a │ │ │ │ @ instruction: 0xf7ff4683 │ │ │ │ @@ -218059,69 +218031,69 @@ │ │ │ │ ldmib sp, {r0, r4, r8, r9, ip}^ │ │ │ │ andmi r8, r3, ip, lsl #8 │ │ │ │ svclt 0x000c2b00 │ │ │ │ @ instruction: 0xf047463a │ │ │ │ @ instruction: 0xf1aa0201 │ │ │ │ @ instruction: 0xf1a90104 │ │ │ │ @ instruction: 0xf64d0304 │ │ │ │ - vmull.s , d16, d0[2] │ │ │ │ + vmull.s , d0, d0[2] │ │ │ │ @ instruction: 0xf1090a33 │ │ │ │ strcs r0, [r0, -ip, lsl #18] │ │ │ │ andls r4, r1, #190840832 @ 0xb600000 │ │ │ │ svccs 0x0004f85e │ │ │ │ svcpl 0x0004f853 │ │ │ │ andeq lr, r2, #136, 20 @ 0x88000 │ │ │ │ svcvs 0x0004f851 │ │ │ │ sbclt r1, r5, #1343488 @ 0x148000 │ │ │ │ @ instruction: 0x0c07eb47 │ │ │ │ - b 0xfe16b724 │ │ │ │ + b 0xfe16b6b0 │ │ │ │ @ instruction: 0xf14c0206 │ │ │ │ @ instruction: 0xf85a0c00 │ │ │ │ @ instruction: 0xf0105035 │ │ │ │ svclt 0x00180f01 │ │ │ │ vmlsl.u q10, d0, d0[5] │ │ │ │ eormi r1, sl, pc │ │ │ │ - b 0xfe17695c │ │ │ │ + b 0xfe1768e8 │ │ │ │ andvs r0, sl, r6, lsl #4 │ │ │ │ - bls 0x159a80 │ │ │ │ + bls 0x159a0c │ │ │ │ @ instruction: 0xf50bb162 │ │ │ │ tstcs r0, r1, asr #4 │ │ │ │ stccc 8, cr15, [r8], {82} @ 0x52 │ │ │ │ stcne 8, cr15, [r4], {66} @ 0x42 │ │ │ │ cmnpmi r0, #35 @ p-variant is OBSOLETE @ 0x23 │ │ │ │ movtvc lr, #19011 @ 0x4a43 │ │ │ │ stccc 8, cr15, [r8], {66} @ 0x42 │ │ │ │ andlt r4, r3, r8, asr r6 │ │ │ │ svcmi 0x00f0e8bd │ │ │ │ svclt 0x0000e73c │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b0f8cc │ │ │ │ - blmi 0x1076bb8 │ │ │ │ + blmi 0x1076b44 │ │ │ │ strmi fp, [r2], fp, lsl #1 │ │ │ │ movwls r6, #38939 @ 0x981b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ - bl 0x136d98 │ │ │ │ + bl 0x136d24 │ │ │ │ @ instruction: 0xf7ff0847 │ │ │ │ @ instruction: 0xf50afea3 │ │ │ │ @ instruction: 0xf50a5341 │ │ │ │ eorslt r5, pc, #64, 24 @ 0x4000 │ │ │ │ - bgt 0x19fa94 │ │ │ │ - bpl 0x122278c │ │ │ │ + bgt 0x19fa20 │ │ │ │ + bpl 0x1222718 │ │ │ │ ldmvc lr, {r0, r2, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf89c007f │ │ │ │ @ instruction: 0xf50c2121 │ │ │ │ @ instruction: 0xf10a798c │ │ │ │ andls r0, r1, #24, 20 @ 0x18000 │ │ │ │ streq pc, [r0], r6, asr #7 │ │ │ │ streq pc, [r1], -r6, lsl #1 │ │ │ │ movwls fp, #755 @ 0x2f3 │ │ │ │ @ instruction: 0xf64d2300 │ │ │ │ - vmlsl.s , d16, d0[2] │ │ │ │ + vmlsl.s , d0, d0[2] │ │ │ │ @ instruction: 0x461c0633 │ │ │ │ movwcc lr, #18893 @ 0x49cd │ │ │ │ movwcc lr, #27085 @ 0x69cd │ │ │ │ eorcc pc, r0, sp, lsr #17 │ │ │ │ smlawbcc r1, ip, r8, pc @ │ │ │ │ eorle r0, r6, sl, lsr #14 │ │ │ │ svclt 0x004807eb │ │ │ │ @@ -218132,1055 +218104,1055 @@ │ │ │ │ ldrdeq pc, [r0], -r9 │ │ │ │ ldrdne pc, [r4], -r9 │ │ │ │ andeq lr, pc, ip, lsr #17 │ │ │ │ @ instruction: 0xf8b9aa04 │ │ │ │ @ instruction: 0xf8ac3010 │ │ │ │ @ instruction: 0xf85b3000 │ │ │ │ stmdbls r0, {r2, r5} │ │ │ │ - blx 0x223106 │ │ │ │ + blx 0x10a3092 │ │ │ │ vpmax.u8 , , │ │ │ │ @ instruction: 0xf856b2db │ │ │ │ @ instruction: 0xf8382033 │ │ │ │ andsmi r3, r0, r4, lsr #32 │ │ │ │ movweq lr, #10787 @ 0x2a23 │ │ │ │ @ instruction: 0xf8284303 │ │ │ │ strcc r3, [r1], #-36 @ 0xffffffdc │ │ │ │ - strne pc, [pc, #-965] @ 0xe5033 │ │ │ │ + strne pc, [pc, #-965] @ 0xe4fbf │ │ │ │ bicsle r2, r1, r4, lsl #24 │ │ │ │ ldmib sp, {r0, r8, r9, fp, ip, pc}^ │ │ │ │ @ instruction: 0xf88cc002 │ │ │ │ @ instruction: 0xf7ff3121 │ │ │ │ - blmi 0x3a4f38 │ │ │ │ - blls 0x33f478 │ │ │ │ + blmi 0x3a4ec4 │ │ │ │ + blls 0x33f404 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 58) │ │ │ │ andcs fp, r0, fp │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf1d08ff0 │ │ │ │ - svclt 0x0000fce3 │ │ │ │ + svclt 0x0000fcdd │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b0f8cc │ │ │ │ - beq 0x11e0054 │ │ │ │ - blmi 0xfd1cc0 │ │ │ │ + beq 0x11dffe0 │ │ │ │ + blmi 0xfd1c4c │ │ │ │ strmi fp, [r3], fp, lsl #1 │ │ │ │ ldmdavs fp, {r3, r7, r9, sl, lr} │ │ │ │ @ instruction: 0xf04f9309 │ │ │ │ @ instruction: 0xf7ff0300 │ │ │ │ @ instruction: 0xf50bfe1b │ │ │ │ @ instruction: 0xf50b5341 │ │ │ │ rsbeq r5, r4, r0, asr #24 │ │ │ │ stmdbeq r1, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ - blgt 0x19fba8 │ │ │ │ - blpl 0x12228a4 │ │ │ │ - blx 0x3437f4 │ │ │ │ + blgt 0x19fb34 │ │ │ │ + blpl 0x1222830 │ │ │ │ + blx 0x343780 │ │ │ │ @ instruction: 0xf89cf904 │ │ │ │ strmi r2, [r5], -r3, lsr #2 │ │ │ │ strvc pc, [ip, ip, lsl #10] │ │ │ │ - bleq 0x7218b8 │ │ │ │ + bleq 0x721844 │ │ │ │ streq pc, [r0], r6, asr #7 │ │ │ │ @ instruction: 0xf0869201 │ │ │ │ rscslt r0, r3, #1048576 @ 0x100000 │ │ │ │ movwcs r9, #768 @ 0x300 │ │ │ │ - strbne pc, [r8], sp, asr #12 @ │ │ │ │ + strbne pc, [r8], -sp, asr #12 @ │ │ │ │ ldrteq pc, [r3], -r0, asr #5 @ │ │ │ │ stmib sp, {r2, r3, r4, r9, sl, lr}^ │ │ │ │ stmib sp, {r2, r8, r9, ip, sp}^ │ │ │ │ @ instruction: 0xf8ad3306 │ │ │ │ @ instruction: 0xf88c3020 │ │ │ │ streq r3, [fp, -r3, lsr #2]! │ │ │ │ - b 0x659538 │ │ │ │ + b 0x6594c4 │ │ │ │ svclt 0x00180f09 │ │ │ │ tstle fp, sl, asr r6 │ │ │ │ ldceq 1, cr15, [r0], {13} │ │ │ │ ldmvs fp!, {r1, r3, r4, r5, r7, fp, sp, lr}^ │ │ │ │ ldmdavs r9!, {r3, r4, r5, fp, sp, lr}^ │ │ │ │ andeq lr, pc, ip, lsr #17 │ │ │ │ - bhi 0xfcfce8 │ │ │ │ + bhi 0xfcfc74 │ │ │ │ andcc pc, r0, ip, lsr #17 │ │ │ │ eoreq pc, r4, sl, lsr r8 @ │ │ │ │ @ instruction: 0xf74b9900 │ │ │ │ - rsclt pc, fp, #2932736 @ 0x2cc000 │ │ │ │ + rsclt pc, fp, #3883008 @ 0x3b4000 │ │ │ │ eorscs pc, r3, r6, asr r8 @ │ │ │ │ eorcc pc, r4, r8, asr r8 @ │ │ │ │ andsmi r4, r0, r8, asr r0 │ │ │ │ @ instruction: 0xf8484058 │ │ │ │ strcc r0, [r1], #-36 @ 0xffffffdc │ │ │ │ - strne pc, [pc, #-965] @ 0xe513b │ │ │ │ + strne pc, [pc, #-965] @ 0xe50c7 │ │ │ │ bicsle r2, r8, r4, lsl #24 │ │ │ │ ldmib sp, {r0, r8, r9, fp, ip, pc}^ │ │ │ │ @ instruction: 0xf88cc002 │ │ │ │ @ instruction: 0xf7ff3123 │ │ │ │ - blmi 0x3a4e30 │ │ │ │ - blls 0x33f580 │ │ │ │ + blmi 0x3a4dbc │ │ │ │ + blls 0x33f50c │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 58) │ │ │ │ andcs fp, r0, fp │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf1d08ff0 │ │ │ │ - svclt 0x0000fc5f │ │ │ │ + svclt 0x0000fc59 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ svcmi 0x00f8e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ ldrbtmi r4, [r2], r1, lsl #13 │ │ │ │ ldrmi r4, [r3], lr, lsl #12 │ │ │ │ ldc2 7, cr15, [lr, #1020] @ 0x3fc │ │ │ │ strbmi r4, [r8], -r7, lsl #12 │ │ │ │ ldc2l 7, cr15, [sl, #-1020] @ 0xfffffc04 │ │ │ │ strbmi r4, [r8], -r5, lsl #12 │ │ │ │ - cdp2 7, 3, cr15, cr8, cr7, {5} │ │ │ │ + cdp2 7, 7, cr15, cr2, cr7, {5} │ │ │ │ ldmdaeq pc, {ip, sp, lr, pc} @ │ │ │ │ svceq 0x0015f1b8 │ │ │ │ @ instruction: 0xf448bf9c │ │ │ │ strcs r5, [r0], #-2272 @ 0xfffff720 │ │ │ │ - blx 0x125b5e0 │ │ │ │ + blx 0x125b56c │ │ │ │ ldrbeq pc, [fp, r4, lsl #6] @ │ │ │ │ - blx 0x12da99c │ │ │ │ + blx 0x12da928 │ │ │ │ @ instruction: 0xf010f004 │ │ │ │ tstle r7, r1 │ │ │ │ strcc r5, [r1], #-1328 @ 0xfffffad0 │ │ │ │ mvnsle r2, r0, lsl ip │ │ │ │ pop {r3, r6, r9, sl, lr} │ │ │ │ - ldrb r4, [pc, #4088]! @ 0xe6598 │ │ │ │ + ldrb r4, [pc, #4088]! @ 0xe6524 │ │ │ │ @ instruction: 0x46424653 │ │ │ │ tsteq r4, fp, lsl #22 │ │ │ │ @ instruction: 0xf7934648 │ │ │ │ - @ instruction: 0xe7effc91 │ │ │ │ - cdp2 7, 13, cr15, cr2, cr10, {1} │ │ │ │ + strb pc, [pc, fp, asr #25]! @ │ │ │ │ + @ instruction: 0xff0cf72a │ │ │ │ svcmi 0x00f8e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ ldrbtmi r4, [r3], r7, lsl #12 │ │ │ │ ldrmi r4, [r2], r8, lsl #13 │ │ │ │ stc2l 7, cr15, [r4, #-1020]! @ 0xfffffc04 │ │ │ │ ldrtmi r4, [r8], -r1, lsl #13 │ │ │ │ stc2 7, cr15, [r0, #-1020]! @ 0xfffffc04 │ │ │ │ ldrtmi r4, [r8], -r5, lsl #12 │ │ │ │ - ldc2l 7, cr15, [lr, #668]! @ 0x29c │ │ │ │ + cdp2 7, 3, cr15, cr8, cr7, {5} │ │ │ │ ldreq pc, [pc], -r0 │ │ │ │ svclt 0x009c2e15 │ │ │ │ strbtpl pc, [r1], r6, asr #8 @ │ │ │ │ stmdble r5, {sl, sp} │ │ │ │ @ instruction: 0xf828e019 │ │ │ │ strcc r0, [r2], #-4 │ │ │ │ andsle r2, r0, r0, lsl ip │ │ │ │ vpmax.u8 , q2, │ │ │ │ ldrble r0, [r8, #2011]! @ 0x7db │ │ │ │ @ instruction: 0xf004fa49 │ │ │ │ andeq pc, r1, r0, lsl r0 @ │ │ │ │ @ instruction: 0x465bd0f1 │ │ │ │ - bl 0x376edc │ │ │ │ + bl 0x376e68 │ │ │ │ ldrtmi r0, [r8], -r4, lsl #2 │ │ │ │ - stc2 7, cr15, [r6], {147} @ 0x93 │ │ │ │ + stc2l 7, cr15, [r0], {147} @ 0x93 │ │ │ │ ldrtmi lr, [r8], -r9, ror #15 │ │ │ │ svcmi 0x00f8e8bd │ │ │ │ @ instruction: 0xf72ae5bc │ │ │ │ - svclt 0x0000fe97 │ │ │ │ + svclt 0x0000fed1 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strmi fp, [r6], -r2, lsl #1 │ │ │ │ usatmi r4, #17, r2, lsl #13 │ │ │ │ @ instruction: 0xf7ff460f │ │ │ │ strmi pc, [r0], r7, lsr #26 │ │ │ │ @ instruction: 0xf7ff4630 │ │ │ │ strmi pc, [r5], -r3, ror #25 │ │ │ │ @ instruction: 0xf7a74630 │ │ │ │ - @ instruction: 0xf000fdc1 │ │ │ │ - bcs 0x625edc │ │ │ │ + @ instruction: 0xf000fdfb │ │ │ │ + bcs 0x625e68 │ │ │ │ @ instruction: 0xf442bf9c │ │ │ │ strcs r5, [r0], #-738 @ 0xfffffd1e │ │ │ │ - blx 0x125b6d4 │ │ │ │ + blx 0x125b660 │ │ │ │ ldrbeq pc, [fp, r4, lsl #6] @ │ │ │ │ - blx 0x131aa88 │ │ │ │ + blx 0x131aa14 │ │ │ │ @ instruction: 0xf010f004 │ │ │ │ tstle r8, r1 │ │ │ │ strcc r5, [r4], #-312 @ 0xfffffec8 │ │ │ │ mvnsle r2, r0, lsl ip │ │ │ │ andlt r4, r2, r0, lsr r6 │ │ │ │ @ instruction: 0x47f0e8bd │ │ │ │ strbmi lr, [fp], -r8, lsl #11 │ │ │ │ tsteq r4, sl, lsl #22 │ │ │ │ andls r4, r1, #48, 12 @ 0x3000000 │ │ │ │ - stc2l 7, cr15, [r0], #-588 @ 0xfffffdb4 │ │ │ │ + ldc2 7, cr15, [sl], {147} @ 0x93 │ │ │ │ strb r9, [sp, r1, lsl #20]! │ │ │ │ - cdp2 7, 5, cr15, cr10, cr10, {1} │ │ │ │ + cdp2 7, 9, cr15, cr4, cr10, {1} │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strmi fp, [r7], -r2, lsl #1 │ │ │ │ @ instruction: 0x468946f0 │ │ │ │ @ instruction: 0xf7ff4692 │ │ │ │ strmi pc, [r5], -fp, ror #25 │ │ │ │ @ instruction: 0xf7a74638 │ │ │ │ - @ instruction: 0xf000fd89 │ │ │ │ + @ instruction: 0xf000fdc3 │ │ │ │ mrccs 6, 0, r0, cr5, cr15, {0} │ │ │ │ @ instruction: 0xf446bf9c │ │ │ │ strcs r5, [r0], #-1760 @ 0xfffff920 │ │ │ │ ands sp, r8, r3, lsl #18 │ │ │ │ ldccs 4, cr3, [r0], {1} │ │ │ │ - blx 0x1259724 │ │ │ │ + blx 0x12596b0 │ │ │ │ ldrbeq pc, [fp, r4, lsl #6] @ │ │ │ │ @ instruction: 0xf819d5f8 │ │ │ │ - bl 0x36d700 │ │ │ │ + bl 0x36d68c │ │ │ │ ldrtmi r0, [r3], -r4, lsl #2 │ │ │ │ strcc r4, [r1], #-1592 @ 0xfffff9c8 │ │ │ │ andhi pc, r0, sp, asr #17 │ │ │ │ - ldc2 7, cr15, [r0], {147} @ 0x93 │ │ │ │ + stc2l 7, cr15, [sl], {147} @ 0x93 │ │ │ │ mvnle r2, r0, lsl ip │ │ │ │ andlt r4, r2, r8, lsr r6 │ │ │ │ @ instruction: 0x47f0e8bd │ │ │ │ @ instruction: 0xf72ae548 │ │ │ │ - svclt 0x0000fe23 │ │ │ │ + svclt 0x0000fe5d │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strmi fp, [r7], -r2, lsl #1 │ │ │ │ @ instruction: 0x468946f0 │ │ │ │ @ instruction: 0xf7ff4692 │ │ │ │ @ instruction: 0x4605fcb3 │ │ │ │ @ instruction: 0xf7a74638 │ │ │ │ - @ instruction: 0xf000fd51 │ │ │ │ + @ instruction: 0xf000fd8b │ │ │ │ mrccs 6, 0, r0, cr5, cr15, {0} │ │ │ │ @ instruction: 0xf446bf9c │ │ │ │ strcs r5, [r0], #-1761 @ 0xfffff91f │ │ │ │ ands sp, r8, r3, lsl #18 │ │ │ │ ldccs 4, cr3, [r0], {2} │ │ │ │ - blx 0x1259794 │ │ │ │ + blx 0x1259720 │ │ │ │ ldrbeq pc, [fp, r4, lsl #6] @ │ │ │ │ @ instruction: 0xf839d5f8 │ │ │ │ - bl 0x36d770 │ │ │ │ + bl 0x36d6fc │ │ │ │ ldrtmi r0, [r3], -r4, lsl #2 │ │ │ │ strcc r4, [r2], #-1592 @ 0xfffff9c8 │ │ │ │ andhi pc, r0, sp, asr #17 │ │ │ │ - mrrc2 7, 9, pc, lr, cr3 @ │ │ │ │ + ldc2 7, cr15, [r8], {147} @ 0x93 │ │ │ │ mvnle r2, r0, lsl ip │ │ │ │ andlt r4, r2, r8, lsr r6 │ │ │ │ @ instruction: 0x47f0e8bd │ │ │ │ @ instruction: 0xf72ae510 │ │ │ │ - svclt 0x0000fdeb │ │ │ │ + svclt 0x0000fe25 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strmi fp, [r6], -r2, lsl #1 │ │ │ │ @ instruction: 0x46884677 │ │ │ │ @ instruction: 0xf7ff4691 │ │ │ │ @ instruction: 0x4605fc7b │ │ │ │ @ instruction: 0xf7a74630 │ │ │ │ - @ instruction: 0xf000fd19 │ │ │ │ + @ instruction: 0xf000fd53 │ │ │ │ ldmdacs r5, {r0, r1, r2, r3, r4} │ │ │ │ @ instruction: 0xf440bf9c │ │ │ │ strcs r5, [r0], #-2786 @ 0xfffff51e │ │ │ │ - blx 0x125b810 │ │ │ │ + blx 0x125b79c │ │ │ │ ldrbeq pc, [fp, r4, lsl #6] @ │ │ │ │ strcc sp, [r4], #-1031 @ 0xfffffbf9 │ │ │ │ mvnsle r2, r0, lsl ip │ │ │ │ andlt r4, r2, r0, lsr r6 │ │ │ │ @ instruction: 0x47f0e8bd │ │ │ │ @ instruction: 0xf858e4e6 │ │ │ │ ldrbmi r2, [r3], -r4 │ │ │ │ tsteq r4, r9, lsl #22 │ │ │ │ smladxls r0, r0, r6, r4 │ │ │ │ - stc2 7, cr15, [sl], #-588 @ 0xfffffdb4 │ │ │ │ + stc2l 7, cr15, [r4], #-588 @ 0xfffffdb4 │ │ │ │ @ instruction: 0xf72ae7ed │ │ │ │ - svclt 0x0000fdb7 │ │ │ │ + svclt 0x0000fdf1 │ │ │ │ svcmi 0x00f8e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ ldrbtmi r4, [r3], r7, lsl #12 │ │ │ │ ldrmi r4, [r2], r8, lsl #13 │ │ │ │ mcrr2 7, 15, pc, r8, cr15 @ │ │ │ │ ldrtmi r4, [r8], -r1, lsl #13 │ │ │ │ stc2 7, cr15, [r4], {255} @ 0xff │ │ │ │ ldrtmi r4, [r8], -r5, lsl #12 │ │ │ │ - stc2l 7, cr15, [r2], #668 @ 0x29c │ │ │ │ + ldc2 7, cr15, [ip, #-668] @ 0xfffffd64 │ │ │ │ ldreq pc, [pc], -r0 │ │ │ │ svclt 0x009c2e15 │ │ │ │ strbtpl pc, [r8], r6, asr #8 @ │ │ │ │ stmdble r7, {sl, sp} │ │ │ │ @ instruction: 0xf828e01b │ │ │ │ strcc r0, [r2], #-4 │ │ │ │ - beq 0x161c5c │ │ │ │ + beq 0x161be8 │ │ │ │ andsle r2, r0, r0, lsl ip │ │ │ │ vpmax.u8 , q2, │ │ │ │ ldrble r0, [r6, #2011]! @ 0x7db │ │ │ │ @ instruction: 0xf004fa49 │ │ │ │ andeq pc, r1, r0, lsl r0 @ │ │ │ │ ldrbmi sp, [fp], -pc, ror #1 │ │ │ │ @ instruction: 0x46514632 │ │ │ │ @ instruction: 0xf7934638 │ │ │ │ - sublt pc, r0, #62464 @ 0xf400 │ │ │ │ + sublt pc, r0, #121856 @ 0x1dc00 │ │ │ │ ldrtmi lr, [r8], -r7, ror #15 │ │ │ │ svcmi 0x00f8e8bd │ │ │ │ @ instruction: 0xf72ae49e │ │ │ │ - svclt 0x0000fd79 │ │ │ │ + svclt 0x0000fdb3 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strmi fp, [r7], -r2, lsl #1 │ │ │ │ usatmi r4, #18, r5, lsl #12 │ │ │ │ @ instruction: 0xf7ff4688 │ │ │ │ strmi pc, [r1], r9, lsl #24 │ │ │ │ @ instruction: 0xf7ff4638 │ │ │ │ strmi pc, [r6], -r5, asr #23 │ │ │ │ @ instruction: 0xf7a74638 │ │ │ │ - @ instruction: 0xf000fca3 │ │ │ │ - bcs 0x626118 │ │ │ │ + @ instruction: 0xf000fcdd │ │ │ │ + bcs 0x6260a4 │ │ │ │ @ instruction: 0xf442bf9c │ │ │ │ strcs r5, [r0], #-744 @ 0xfffffd18 │ │ │ │ - blx 0x129b918 │ │ │ │ + blx 0x129b8a4 │ │ │ │ ldrbeq pc, [fp, r4, lsl #6] @ │ │ │ │ - blx 0x135acc8 │ │ │ │ + blx 0x135ac54 │ │ │ │ @ instruction: 0xf010f004 │ │ │ │ tstle sl, r1 │ │ │ │ andeq pc, r4, r8, asr #16 │ │ │ │ strcc r3, [r1, #-1028] @ 0xfffffbfc │ │ │ │ mvnsle r2, r0, lsl ip │ │ │ │ andlt r4, r2, r8, lsr r6 │ │ │ │ @ instruction: 0x47f0e8bd │ │ │ │ ldrbmi lr, [r3], -r8, ror #8 │ │ │ │ ldrtmi r4, [r8], -r9, lsr #12 │ │ │ │ @ instruction: 0xf7939201 │ │ │ │ - bls 0x1644c8 │ │ │ │ + bls 0x16453c │ │ │ │ strb fp, [fp, r0, asr #4]! │ │ │ │ - ldc2 7, cr15, [sl, #-168]! @ 0xffffff58 │ │ │ │ + ldc2l 7, cr15, [r4, #-168]! @ 0xffffff58 │ │ │ │ svcmi 0x00f8e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ ldrbtmi r4, [r3], r7, lsl #12 │ │ │ │ ldrmi r4, [r2], r8, lsl #13 │ │ │ │ - blx 0xff4238fe │ │ │ │ + blx 0xff42388a │ │ │ │ ldrtmi r4, [r8], -r1, lsl #13 │ │ │ │ - blx 0xfe323906 │ │ │ │ + blx 0xfe323892 │ │ │ │ ldrtmi r4, [r8], -r5, lsl #12 │ │ │ │ - stc2l 7, cr15, [r6], #-668 @ 0xfffffd64 │ │ │ │ + stc2 7, cr15, [r0], #668 @ 0x29c │ │ │ │ ldreq pc, [pc], -r0 │ │ │ │ svclt 0x009c2e15 │ │ │ │ strbtpl pc, [r0], r6, asr #8 @ │ │ │ │ stmdble r7, {sl, sp} │ │ │ │ @ instruction: 0xf828e01a │ │ │ │ strcc r0, [r2], #-4 │ │ │ │ - beq 0x161d54 │ │ │ │ + beq 0x161ce0 │ │ │ │ andle r2, pc, r0, lsl ip @ │ │ │ │ vpmax.u8 , q2, │ │ │ │ ldrble r0, [r6, #2011]! @ 0x7db │ │ │ │ @ instruction: 0xf004fa49 │ │ │ │ andeq pc, r1, r0, lsl r0 @ │ │ │ │ ldrbmi sp, [fp], -pc, ror #1 │ │ │ │ @ instruction: 0x46514632 │ │ │ │ @ instruction: 0xf7934638 │ │ │ │ - strb pc, [r8, r1, asr #21]! @ │ │ │ │ + @ instruction: 0xe7e8fafb │ │ │ │ pop {r3, r4, r5, r9, sl, lr} │ │ │ │ strt r4, [r3], #-4088 @ 0xfffff008 │ │ │ │ - ldc2l 7, cr15, [lr], #168 @ 0xa8 │ │ │ │ + ldc2 7, cr15, [r8, #-168]! @ 0xffffff58 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strmi fp, [r7], -r2, lsl #1 │ │ │ │ usatmi r4, #18, r5, lsl #12 │ │ │ │ @ instruction: 0xf7ff4688 │ │ │ │ strmi pc, [r1], pc, lsl #23 │ │ │ │ @ instruction: 0xf7ff4638 │ │ │ │ strmi pc, [r6], -fp, asr #22 │ │ │ │ @ instruction: 0xf7a74638 │ │ │ │ - @ instruction: 0xf000fc29 │ │ │ │ - bcs 0x62620c │ │ │ │ + @ instruction: 0xf000fc63 │ │ │ │ + bcs 0x626198 │ │ │ │ @ instruction: 0xf442bf9c │ │ │ │ strcs r5, [r0], #-736 @ 0xfffffd20 │ │ │ │ - blx 0x129ba0c │ │ │ │ + blx 0x129b998 │ │ │ │ ldrbeq pc, [fp, r4, lsl #6] @ │ │ │ │ - blx 0x135adbc │ │ │ │ + blx 0x135ad48 │ │ │ │ @ instruction: 0xf010f004 │ │ │ │ tstle fp, r1 │ │ │ │ andeq pc, r4, r8, asr #16 │ │ │ │ strcc r3, [r1, #-1028] @ 0xfffffbfc │ │ │ │ mvnsle r2, r0, lsl ip │ │ │ │ andlt r4, r2, r8, lsr r6 │ │ │ │ @ instruction: 0x47f0e8bd │ │ │ │ - bllt 0xffca39c0 │ │ │ │ + bllt 0xffca394c │ │ │ │ @ instruction: 0x46294653 │ │ │ │ andls r4, r1, #56, 12 @ 0x3800000 │ │ │ │ - blx 0xfe12381c │ │ │ │ + blx 0xfefa37a8 │ │ │ │ strb r9, [fp, r1, lsl #20]! │ │ │ │ - stc2l 7, cr15, [r0], {42} @ 0x2a │ │ │ │ + ldc2l 7, cr15, [sl], #168 @ 0xa8 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strmi fp, [r7], -r2, lsl #1 │ │ │ │ usatmi r4, #18, r5, lsl #12 │ │ │ │ @ instruction: 0xf7ff4688 │ │ │ │ pkhtbmi pc, r1, r1, asr #22 @ │ │ │ │ @ instruction: 0xf7ff4638 │ │ │ │ strmi pc, [r6], -sp, lsl #22 │ │ │ │ @ instruction: 0xf7a74638 │ │ │ │ - @ instruction: 0xf000fbeb │ │ │ │ - bcs 0x626288 │ │ │ │ + @ instruction: 0xf000fc25 │ │ │ │ + bcs 0x626214 │ │ │ │ @ instruction: 0xf442bf9c │ │ │ │ strcs r5, [r0], #-745 @ 0xfffffd17 │ │ │ │ - blx 0x129ba8c │ │ │ │ + blx 0x129ba18 │ │ │ │ ldrbeq pc, [fp, r4, lsl #6] @ │ │ │ │ - blx 0x135ae38 │ │ │ │ + blx 0x135adc4 │ │ │ │ @ instruction: 0xf010f004 │ │ │ │ tstle fp, r1 │ │ │ │ andeq pc, r4, r8, asr #16 │ │ │ │ strcc r3, [r2, #-1028] @ 0xfffffbfc │ │ │ │ mvnsle r2, r0, lsl ip │ │ │ │ andlt r4, r2, r8, lsr r6 │ │ │ │ @ instruction: 0x47f0e8bd │ │ │ │ - bllt 0xfed23a3c │ │ │ │ + bllt 0xfed239c8 │ │ │ │ @ instruction: 0x46294653 │ │ │ │ andls r4, r1, #56, 12 @ 0x3800000 │ │ │ │ - blx 0x1ca3898 │ │ │ │ + blx 0xfeb23824 │ │ │ │ andlt r9, r0, #4096 @ 0x1000 │ │ │ │ @ instruction: 0xf72ae7ea │ │ │ │ - svclt 0x0000fc81 │ │ │ │ + svclt 0x0000fcbb │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strmi fp, [r7], -r2, lsl #1 │ │ │ │ usatmi r4, #18, r5, lsl #12 │ │ │ │ @ instruction: 0xf7ff4688 │ │ │ │ pkhbtmi pc, r1, r1, lsl #22 @ │ │ │ │ @ instruction: 0xf7ff4638 │ │ │ │ strmi pc, [r6], -sp, asr #21 │ │ │ │ @ instruction: 0xf7a74638 │ │ │ │ - @ instruction: 0xf000fbab │ │ │ │ - bcs 0x626308 │ │ │ │ + @ instruction: 0xf000fbe5 │ │ │ │ + bcs 0x626294 │ │ │ │ @ instruction: 0xf442bf9c │ │ │ │ strcs r5, [r0], #-737 @ 0xfffffd1f │ │ │ │ - blx 0x129bb08 │ │ │ │ + blx 0x129ba94 │ │ │ │ ldrbeq pc, [fp, r4, lsl #6] @ │ │ │ │ - blx 0x135aeb8 │ │ │ │ + blx 0x135ae44 │ │ │ │ @ instruction: 0xf010f004 │ │ │ │ tstle fp, r1 │ │ │ │ andeq pc, r4, r8, asr #16 │ │ │ │ strcc r3, [r2, #-1028] @ 0xfffffbfc │ │ │ │ mvnsle r2, r0, lsl ip │ │ │ │ andlt r4, r2, r8, lsr r6 │ │ │ │ @ instruction: 0x47f0e8bd │ │ │ │ - bllt 0x1d23abc │ │ │ │ + bllt 0x1d23a48 │ │ │ │ @ instruction: 0x46294653 │ │ │ │ andls r4, r1, #56, 12 @ 0x3800000 │ │ │ │ - blx 0xca3918 │ │ │ │ + blx 0x1b238a4 │ │ │ │ strb r9, [fp, r1, lsl #20]! │ │ │ │ - mcrr2 7, 2, pc, r2, cr10 @ │ │ │ │ + ldc2l 7, cr15, [ip], #-168 @ 0xffffff58 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strmi fp, [r0], r2, lsl #1 │ │ │ │ @ instruction: 0x468a46f1 │ │ │ │ @ instruction: 0xf7ff4615 │ │ │ │ @ instruction: 0x4606fad3 │ │ │ │ @ instruction: 0xf7a74640 │ │ │ │ - @ instruction: 0xf000fb71 │ │ │ │ + @ instruction: 0xf000fbab │ │ │ │ svccs 0x0015071f │ │ │ │ @ instruction: 0xf447bf9c │ │ │ │ strcs r5, [r0], #-2016 @ 0xfffff820 │ │ │ │ ands sp, sl, r4, lsl #18 │ │ │ │ strcc r3, [r1, #-1026] @ 0xfffffbfe │ │ │ │ andsle r2, r0, r0, lsl ip │ │ │ │ vpmax.u8 , q2, q3 │ │ │ │ ldrble r0, [r7, #2011]! @ 0x7db │ │ │ │ andcs pc, r4, sl, lsl r8 @ │ │ │ │ ldrtmi r4, [fp], -r9, lsr #12 │ │ │ │ strcc r4, [r2], #-1600 @ 0xfffff9c0 │ │ │ │ andls pc, r0, sp, asr #17 │ │ │ │ - blx 0x1f2397c │ │ │ │ + blx 0xfeda3908 │ │ │ │ ldccs 5, cr3, [r0], {1} │ │ │ │ strbmi sp, [r0], -lr, ror #3 │ │ │ │ pop {r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf7ff47f0 │ │ │ │ @ instruction: 0xf72abb2f │ │ │ │ - svclt 0x0000fc09 │ │ │ │ + svclt 0x0000fc43 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strmi fp, [r7], -r2, lsl #1 │ │ │ │ @ instruction: 0x468846f2 │ │ │ │ @ instruction: 0xf7ff4615 │ │ │ │ @ instruction: 0x4606fa99 │ │ │ │ @ instruction: 0xf7a74638 │ │ │ │ - @ instruction: 0xf000fb37 │ │ │ │ + @ instruction: 0xf000fb71 │ │ │ │ ldmdacs r5, {r0, r1, r2, r3, r4} │ │ │ │ @ instruction: 0xf440bf9c │ │ │ │ strcs r5, [r0], #-2528 @ 0xfffff620 │ │ │ │ - blx 0x129bbdc │ │ │ │ + blx 0x129bb68 │ │ │ │ ldrbeq pc, [fp, r4, lsl #6] @ │ │ │ │ strcc sp, [r4], #-1033 @ 0xfffffbf7 │ │ │ │ ldccs 5, cr3, [r0], {1} │ │ │ │ @ instruction: 0x4638d1f7 │ │ │ │ pop {r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf7ff47f0 │ │ │ │ @ instruction: 0xf818bb03 │ │ │ │ strbmi r2, [fp], -r4 │ │ │ │ ldrtmi r4, [r8], -r9, lsr #12 │ │ │ │ andge pc, r0, sp, asr #17 │ │ │ │ - blx 0xfa39f8 │ │ │ │ + blx 0x1e23984 │ │ │ │ @ instruction: 0xf72ae7eb │ │ │ │ - svclt 0x0000fbd3 │ │ │ │ + svclt 0x0000fc0d │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strmi fp, [r7], -r2, lsl #1 │ │ │ │ @ instruction: 0x468846f2 │ │ │ │ @ instruction: 0xf7ff4615 │ │ │ │ strmi pc, [r6], -r3, ror #20 │ │ │ │ @ instruction: 0xf7a74638 │ │ │ │ - @ instruction: 0xf000fb01 │ │ │ │ + @ instruction: 0xf000fb3b │ │ │ │ ldmdacs r5, {r0, r1, r2, r3, r4} │ │ │ │ @ instruction: 0xf440bf9c │ │ │ │ strcs r5, [r0], #-2529 @ 0xfffff61f │ │ │ │ - blx 0x129bc48 │ │ │ │ + blx 0x129bbd4 │ │ │ │ ldrbeq pc, [fp, r4, lsl #6] @ │ │ │ │ strcc sp, [r4], #-1033 @ 0xfffffbf7 │ │ │ │ ldccs 5, cr3, [r0], {2} │ │ │ │ @ instruction: 0x4638d1f7 │ │ │ │ pop {r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf7ff47f0 │ │ │ │ @ instruction: 0xf838bacd │ │ │ │ strbmi r2, [fp], -r4 │ │ │ │ ldrtmi r4, [r8], -r9, lsr #12 │ │ │ │ andge pc, r0, sp, asr #17 │ │ │ │ - blx 0x3a3a64 │ │ │ │ + blx 0x12239f0 │ │ │ │ @ instruction: 0xf72ae7eb │ │ │ │ - svclt 0x0000fb9d │ │ │ │ + svclt 0x0000fbd7 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ strmi fp, [r1], r3, lsl #1 │ │ │ │ ldrmi r4, [r2], r8, lsl #13 │ │ │ │ @ instruction: 0xf8cd469b │ │ │ │ @ instruction: 0xf7ffe004 │ │ │ │ strmi pc, [r5], -fp, lsr #20 │ │ │ │ @ instruction: 0xf7ff4648 │ │ │ │ strmi pc, [r6], -r7, ror #19 │ │ │ │ @ instruction: 0xf7a74648 │ │ │ │ - @ instruction: 0xf000fac5 │ │ │ │ + @ instruction: 0xf000faff │ │ │ │ svccs 0x0015071f │ │ │ │ @ instruction: 0xf447bf9c │ │ │ │ strcs r5, [r0], #-2024 @ 0xfffff818 │ │ │ │ ands sp, sp, r9, lsl #18 │ │ │ │ andseq pc, r4, r8, lsr #16 │ │ │ │ vraddhn.i16 d19, , │ │ │ │ vabal.u8 q8, d22, d15 │ │ │ │ stccs 6, cr0, [r8], {143} @ 0x8f │ │ │ │ ldrbeq sp, [r3, lr]! │ │ │ │ @ instruction: 0xf015d5f6 │ │ │ │ rscsle r0, r1, r1 │ │ │ │ andsne pc, r4, sl, lsr r8 @ │ │ │ │ - blls 0x137570 │ │ │ │ + blls 0x1374fc │ │ │ │ ldrbmi r4, [r9], #-1608 @ 0xfffff9b8 │ │ │ │ - @ instruction: 0xf920f793 │ │ │ │ + @ instruction: 0xf95af793 │ │ │ │ strb fp, [r7, r0, asr #4]! │ │ │ │ andlt r4, r3, r8, asr #12 │ │ │ │ svcmi 0x00f0e8bd │ │ │ │ - blt 0xfe123c9c │ │ │ │ - blx 0x17a394e │ │ │ │ + blt 0xfe123c28 │ │ │ │ + blx 0xfe6238da │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ strmi fp, [r7], -r3, lsl #1 │ │ │ │ usatmi r4, #18, r1, lsl #13 │ │ │ │ ldrmi r4, [fp], r8, lsl #13 │ │ │ │ @ instruction: 0xf9eaf7ff │ │ │ │ ldrtmi r4, [r8], -r5, lsl #12 │ │ │ │ @ instruction: 0xf9a6f7ff │ │ │ │ ldrtmi r4, [r8], -r6, lsl #12 │ │ │ │ - blx 0xfe223b70 │ │ │ │ + blx 0xff0a3afc │ │ │ │ andseq pc, pc, #0 │ │ │ │ svclt 0x009c2a15 │ │ │ │ rscpl pc, r8, #1107296256 @ 0x42000000 │ │ │ │ ldmdale lr, {sl, sp} │ │ │ │ strle r0, [r4, #-2035] @ 0xfffff80d │ │ │ │ andeq pc, r1, r5, lsl r0 @ │ │ │ │ @ instruction: 0xf848d10e │ │ │ │ strcc r0, [r1], #-36 @ 0xffffffdc │ │ │ │ - strne pc, [pc, #-965] @ 0xe5933 │ │ │ │ + strne pc, [pc, #-965] @ 0xe58bf │ │ │ │ strne pc, [pc], -r6, asr #7 │ │ │ │ mvnsle r2, r4, lsl #24 │ │ │ │ andlt r4, r3, r8, lsr r6 │ │ │ │ svcmi 0x00f0e8bd │ │ │ │ - blt 0x13a3d08 │ │ │ │ + blt 0x13a3c94 │ │ │ │ eorne pc, r4, r9, asr r8 @ │ │ │ │ @ instruction: 0x46384653 │ │ │ │ ldrbmi r9, [r9], #-513 @ 0xfffffdff │ │ │ │ - @ instruction: 0xf8daf793 │ │ │ │ + @ instruction: 0xf914f793 │ │ │ │ sublt r9, r0, #4096 @ 0x1000 │ │ │ │ @ instruction: 0xf72ae7e5 │ │ │ │ - svclt 0x0000fb19 │ │ │ │ + svclt 0x0000fb53 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ strmi fp, [r7], -r3, lsl #1 │ │ │ │ usatmi r4, #18, r1, lsl #13 │ │ │ │ ldrmi r4, [fp], r8, lsl #13 │ │ │ │ @ instruction: 0xf9a8f7ff │ │ │ │ ldrtmi r4, [r8], -r5, lsl #12 │ │ │ │ @ instruction: 0xf964f7ff │ │ │ │ ldrtmi r4, [r8], -r6, lsl #12 │ │ │ │ - blx 0x11a3bf4 │ │ │ │ + blx 0x2023b80 │ │ │ │ andseq pc, pc, #0 │ │ │ │ svclt 0x009c2a15 │ │ │ │ rscpl pc, r9, #1107296256 @ 0x42000000 │ │ │ │ ldmdale lr, {sl, sp} │ │ │ │ strle r0, [r4, #-2035] @ 0xfffff80d │ │ │ │ andeq pc, r1, r5, lsl r0 @ │ │ │ │ @ instruction: 0xf848d10e │ │ │ │ strcc r0, [r1], #-36 @ 0xffffffdc │ │ │ │ - strne pc, [pc, #-965] @ 0xe59b7 │ │ │ │ + strne pc, [pc, #-965] @ 0xe5943 │ │ │ │ strne pc, [pc], -r6, asr #7 │ │ │ │ mvnsle r2, r4, lsl #24 │ │ │ │ andlt r4, r3, r8, lsr r6 │ │ │ │ svcmi 0x00f0e8bd │ │ │ │ - blt 0x323d8c │ │ │ │ + blt 0x323d18 │ │ │ │ eorne pc, r4, r9, asr r8 @ │ │ │ │ @ instruction: 0x46384653 │ │ │ │ ldrbmi r9, [r9], #-513 @ 0xfffffdff │ │ │ │ - @ instruction: 0xf8c4f793 │ │ │ │ + @ instruction: 0xf8fef793 │ │ │ │ andlt r9, r0, #4096 @ 0x1000 │ │ │ │ @ instruction: 0xf72ae7e5 │ │ │ │ - svclt 0x0000fad7 │ │ │ │ + svclt 0x0000fb11 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ strmi fp, [r2], r3, lsl #1 │ │ │ │ ldrmi r4, [r7], -ip, lsl #12 │ │ │ │ @ instruction: 0xf8cd469b │ │ │ │ @ instruction: 0xf7ffe004 │ │ │ │ strmi pc, [r5], -r5, ror #18 │ │ │ │ @ instruction: 0xf7ff4650 │ │ │ │ strmi pc, [r6], -r1, lsr #18 │ │ │ │ @ instruction: 0xf7a74650 │ │ │ │ - @ instruction: 0xf000f9ff │ │ │ │ + @ instruction: 0xf000fa39 │ │ │ │ @ instruction: 0xf1b9091f │ │ │ │ svclt 0x009c0f15 │ │ │ │ stmibpl r0!, {r0, r3, r6, sl, ip, sp, lr, pc}^ │ │ │ │ ldmdaeq r0, {r2, r8, ip, sp, lr, pc} │ │ │ │ @ instruction: 0x07f3d81b │ │ │ │ @ instruction: 0xf015d503 │ │ │ │ tstle lr, r1 │ │ │ │ strcc r7, [r1], #-32 @ 0xffffffe0 │ │ │ │ - strbeq pc, [pc, #-965] @ 0xe5a3f @ │ │ │ │ + strbeq pc, [pc, #-965] @ 0xe59cb @ │ │ │ │ strbeq pc, [pc], -r6, asr #7 @ │ │ │ │ strbmi r3, [r4, #-1793] @ 0xfffff8ff │ │ │ │ @ instruction: 0x4650d1f1 │ │ │ │ pop {r0, r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf7ff4ff0 │ │ │ │ ldmdavc r9!, {r0, r1, r6, r7, r8, fp, ip, sp, pc} │ │ │ │ - blls 0x137748 │ │ │ │ + blls 0x1376d4 │ │ │ │ ldrbmi r4, [r9], #-1616 @ 0xfffff9b0 │ │ │ │ - @ instruction: 0xf854f793 │ │ │ │ + @ instruction: 0xf88ef793 │ │ │ │ @ instruction: 0xf72ae7e8 │ │ │ │ - svclt 0x0000fa95 │ │ │ │ + svclt 0x0000facf │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ strmi fp, [r1], r3, lsl #1 │ │ │ │ ldrmi r4, [r2], r8, lsl #13 │ │ │ │ @ instruction: 0xf8cd469b │ │ │ │ @ instruction: 0xf7ffe004 │ │ │ │ strmi pc, [r5], -r3, lsr #18 │ │ │ │ @ instruction: 0xf7ff4648 │ │ │ │ @ instruction: 0x4606f8df │ │ │ │ @ instruction: 0xf7a74648 │ │ │ │ - @ instruction: 0xf000f9bd │ │ │ │ + @ instruction: 0xf000f9f7 │ │ │ │ svccs 0x0015071f │ │ │ │ @ instruction: 0xf447bf9c │ │ │ │ strcs r5, [r0], #-2016 @ 0xfffff820 │ │ │ │ ands sp, ip, r9, lsl #18 │ │ │ │ andseq pc, r4, r8, lsr #16 │ │ │ │ vraddhn.i16 d19, , │ │ │ │ vabal.u8 q8, d22, d15 │ │ │ │ stccs 6, cr0, [r8], {143} @ 0x8f │ │ │ │ ldrbeq sp, [r3, sp]! │ │ │ │ @ instruction: 0xf015d5f6 │ │ │ │ rscsle r0, r1, r1 │ │ │ │ andsne pc, r4, sl, lsr r8 @ │ │ │ │ - blls 0x137780 │ │ │ │ + blls 0x13770c │ │ │ │ ldrbmi r4, [r9], #-1608 @ 0xfffff9b8 │ │ │ │ - @ instruction: 0xf818f793 │ │ │ │ + @ instruction: 0xf852f793 │ │ │ │ strbmi lr, [r8], -r8, ror #15 │ │ │ │ pop {r0, r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf7ff4ff0 │ │ │ │ @ instruction: 0xf72ab979 │ │ │ │ - svclt 0x0000fa53 │ │ │ │ + svclt 0x0000fa8d │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ strmi fp, [r7], -r3, lsl #1 │ │ │ │ usatmi r4, #18, r1, lsl #13 │ │ │ │ ldrmi r4, [fp], r8, lsl #13 │ │ │ │ @ instruction: 0xf8e2f7ff │ │ │ │ ldrtmi r4, [r8], -r5, lsl #12 │ │ │ │ @ instruction: 0xf89ef7ff │ │ │ │ ldrtmi r4, [r8], -r6, lsl #12 │ │ │ │ - @ instruction: 0xf97cf7a7 │ │ │ │ + @ instruction: 0xf9b6f7a7 │ │ │ │ andseq pc, pc, #0 │ │ │ │ svclt 0x009c2a15 │ │ │ │ rscpl pc, r0, #1107296256 @ 0x42000000 │ │ │ │ ldmdale sp, {sl, sp} │ │ │ │ strle r0, [r4, #-2035] @ 0xfffff80d │ │ │ │ andeq pc, r1, r5, lsl r0 @ │ │ │ │ @ instruction: 0xf848d10e │ │ │ │ strcc r0, [r1], #-36 @ 0xffffffdc │ │ │ │ - strne pc, [pc, #-965] @ 0xe5b43 │ │ │ │ + strne pc, [pc, #-965] @ 0xe5acf │ │ │ │ strne pc, [pc], -r6, asr #7 │ │ │ │ mvnsle r2, r4, lsl #24 │ │ │ │ andlt r4, r3, r8, lsr r6 │ │ │ │ svcmi 0x00f0e8bd │ │ │ │ stmdblt r2, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ eorne pc, r4, r9, asr r8 @ │ │ │ │ @ instruction: 0x46384653 │ │ │ │ ldrbmi r9, [r9], #-513 @ 0xfffffdff │ │ │ │ - @ instruction: 0xffd2f792 │ │ │ │ + @ instruction: 0xf80cf793 │ │ │ │ strb r9, [r6, r1, lsl #20]! │ │ │ │ - blx 0x5a3bdc │ │ │ │ + blx 0x1423b68 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ strmi fp, [r1], r3, lsl #1 │ │ │ │ ldrmi r4, [r2], r8, lsl #13 │ │ │ │ @ instruction: 0xf8cd469b │ │ │ │ @ instruction: 0xf7ffe004 │ │ │ │ strmi pc, [r5], -r1, lsr #17 │ │ │ │ @ instruction: 0xf7ff4648 │ │ │ │ @ instruction: 0x4606f85d │ │ │ │ @ instruction: 0xf7a74648 │ │ │ │ - @ instruction: 0xf000f93b │ │ │ │ + @ instruction: 0xf000f975 │ │ │ │ svccs 0x0015071f │ │ │ │ @ instruction: 0xf447bf9c │ │ │ │ strcs r5, [r0], #-2017 @ 0xfffff81f │ │ │ │ ands sp, ip, r9, lsl #18 │ │ │ │ andseq pc, r4, r8, lsr #16 │ │ │ │ vraddhn.i16 d19, , │ │ │ │ vabal.u8 q8, d22, d15 │ │ │ │ stccs 6, cr0, [r8], {143} @ 0x8f │ │ │ │ ldrbeq sp, [r3, sp]! │ │ │ │ @ instruction: 0xf015d5f6 │ │ │ │ rscsle r0, r1, r1 │ │ │ │ andsne pc, r4, sl, lsr r8 @ │ │ │ │ - blls 0x137884 │ │ │ │ + blls 0x137810 │ │ │ │ ldrbmi r4, [r9], #-1608 @ 0xfffff9b8 │ │ │ │ - @ instruction: 0xffc2f792 │ │ │ │ + @ instruction: 0xfffcf792 │ │ │ │ strbmi lr, [r8], -r8, ror #15 │ │ │ │ pop {r0, r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf7ff4ff0 │ │ │ │ @ instruction: 0xf72ab8f7 │ │ │ │ - svclt 0x0000f9d1 │ │ │ │ + svclt 0x0000fa0b │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ strmi fp, [r7], -r3, lsl #1 │ │ │ │ usatmi r4, #18, r1, lsl #13 │ │ │ │ ldrmi r4, [fp], r8, lsl #13 │ │ │ │ @ instruction: 0xf860f7ff │ │ │ │ ldrtmi r4, [r8], -r5, lsl #12 │ │ │ │ @ instruction: 0xf81cf7ff │ │ │ │ ldrtmi r4, [r8], -r6, lsl #12 │ │ │ │ - @ instruction: 0xf8faf7a7 │ │ │ │ + @ instruction: 0xf934f7a7 │ │ │ │ andseq pc, pc, #0 │ │ │ │ svclt 0x009c2a15 │ │ │ │ rscpl pc, r1, #1107296256 @ 0x42000000 │ │ │ │ ldmdale sp, {sl, sp} │ │ │ │ strle r0, [r4, #-2035] @ 0xfffff80d │ │ │ │ andeq pc, r1, r5, lsl r0 @ │ │ │ │ @ instruction: 0xf848d10e │ │ │ │ strcc r0, [r1], #-36 @ 0xffffffdc │ │ │ │ - strne pc, [pc, #-965] @ 0xe5c47 │ │ │ │ + strne pc, [pc, #-965] @ 0xe5bd3 │ │ │ │ strne pc, [pc], -r6, asr #7 │ │ │ │ mvnsle r2, r4, lsl #24 │ │ │ │ andlt r4, r3, r8, lsr r6 │ │ │ │ svcmi 0x00f0e8bd │ │ │ │ stmialt r0, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ eorne pc, r4, r9, asr r8 @ │ │ │ │ @ instruction: 0x46384653 │ │ │ │ ldrbmi r9, [r9], #-513 @ 0xfffffdff │ │ │ │ - @ instruction: 0xff7cf792 │ │ │ │ + @ instruction: 0xffb6f792 │ │ │ │ strb r9, [r6, r1, lsl #20]! │ │ │ │ - @ instruction: 0xf990f72a │ │ │ │ + @ instruction: 0xf9caf72a │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ strmi fp, [r7], -r3, lsl #1 │ │ │ │ usatmi r4, #18, r1, lsl #13 │ │ │ │ ldrmi r4, [fp], r8, lsl #13 │ │ │ │ @ instruction: 0xf820f7ff │ │ │ │ ldrtmi r4, [r8], -r5, lsl #12 │ │ │ │ @ instruction: 0xffdcf7fe │ │ │ │ ldrtmi r4, [r8], -r6, lsl #12 │ │ │ │ - @ instruction: 0xf8baf7a7 │ │ │ │ + @ instruction: 0xf8f4f7a7 │ │ │ │ andseq pc, pc, #0 │ │ │ │ svclt 0x009c2a15 │ │ │ │ rscpl pc, r2, #1107296256 @ 0x42000000 │ │ │ │ ldmdale sp, {sl, sp} │ │ │ │ strle r0, [r4, #-2035] @ 0xfffff80d │ │ │ │ andeq pc, r1, r5, lsl r0 @ │ │ │ │ @ instruction: 0xf848d10e │ │ │ │ strcc r0, [r1], #-36 @ 0xffffffdc │ │ │ │ - strne pc, [pc, #-965] @ 0xe5cc7 │ │ │ │ + strne pc, [pc, #-965] @ 0xe5c53 │ │ │ │ strne pc, [pc], -r6, asr #7 │ │ │ │ mvnsle r2, r4, lsl #24 │ │ │ │ andlt r4, r3, r8, lsr r6 │ │ │ │ svcmi 0x00f0e8bd │ │ │ │ stmlt r0, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ eorne pc, r4, r9, asr r8 @ │ │ │ │ @ instruction: 0x46384653 │ │ │ │ ldrbmi r9, [r9], #-513 @ 0xfffffdff │ │ │ │ - @ instruction: 0xff56f792 │ │ │ │ + @ instruction: 0xff90f792 │ │ │ │ strb r9, [r6, r1, lsl #20]! │ │ │ │ - @ instruction: 0xf950f72a │ │ │ │ + @ instruction: 0xf98af72a │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ strmi fp, [r7], -r3, lsl #1 │ │ │ │ usatmi r4, #17, r2, lsl #13 │ │ │ │ ldrmi r4, [fp], r8, lsl #13 │ │ │ │ @ instruction: 0xffe0f7fe │ │ │ │ ldrtmi r4, [r8], -r5, lsl #12 │ │ │ │ @ instruction: 0xff9cf7fe │ │ │ │ ldrtmi r4, [r8], -r6, lsl #12 │ │ │ │ - @ instruction: 0xf87af7a7 │ │ │ │ + @ instruction: 0xf8b4f7a7 │ │ │ │ andseq pc, pc, #0 │ │ │ │ svclt 0x009c2a15 │ │ │ │ rscpl pc, r2, #1107296256 @ 0x42000000 │ │ │ │ stmdale r3!, {sl, sp} │ │ │ │ strle r0, [r4, #-2035] @ 0xfffff80d │ │ │ │ andeq pc, r1, r5, lsl r0 @ │ │ │ │ @ instruction: 0xf848d10e │ │ │ │ strcc r0, [r1], #-36 @ 0xffffffdc │ │ │ │ - strne pc, [pc, #-965] @ 0xe5d47 │ │ │ │ + strne pc, [pc, #-965] @ 0xe5cd3 │ │ │ │ strne pc, [pc], -r6, asr #7 │ │ │ │ mvnsle r2, r4, lsl #24 │ │ │ │ andlt r4, r3, r8, lsr r6 │ │ │ │ svcmi 0x00f0e8bd │ │ │ │ stmdalt r0, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ movweq pc, #4132 @ 0x1024 @ │ │ │ │ andls r4, r1, #56, 12 @ 0x3800000 │ │ │ │ eorne pc, r3, sl, asr r8 @ │ │ │ │ movweq pc, #4100 @ 0x1004 @ │ │ │ │ orreq lr, r3, #11264 @ 0x2c00 │ │ │ │ @ instruction: 0x464b4419 │ │ │ │ - @ instruction: 0xff10f792 │ │ │ │ + @ instruction: 0xff4af792 │ │ │ │ strb r9, [r0, r1, lsl #20]! │ │ │ │ - @ instruction: 0xf90af72a │ │ │ │ + @ instruction: 0xf944f72a │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ strmi fp, [r7], -r3, lsl #1 │ │ │ │ usatmi r4, #18, r1, lsl #13 │ │ │ │ ldrmi r4, [fp], r8, lsl #13 │ │ │ │ @ instruction: 0xff9af7fe │ │ │ │ ldrtmi r4, [r8], -r5, lsl #12 │ │ │ │ @ instruction: 0xff56f7fe │ │ │ │ ldrtmi r4, [r8], -r6, lsl #12 │ │ │ │ - @ instruction: 0xf834f7a7 │ │ │ │ + @ instruction: 0xf86ef7a7 │ │ │ │ andseq pc, pc, #0 │ │ │ │ svclt 0x009c2a15 │ │ │ │ rscpl pc, r9, #1107296256 @ 0x42000000 │ │ │ │ ldmdale pc, {sl, sp} @ │ │ │ │ strle r0, [r4, #-2035] @ 0xfffff80d │ │ │ │ andeq pc, r1, r5, lsl r0 @ │ │ │ │ @ instruction: 0xf848d10e │ │ │ │ strcc r0, [r1], #-36 @ 0xffffffdc │ │ │ │ - strne pc, [pc, #-965] @ 0xe5dd3 │ │ │ │ + strne pc, [pc, #-965] @ 0xe5d5f │ │ │ │ strne pc, [pc], -r6, asr #7 │ │ │ │ mvnsle r2, r4, lsl #24 │ │ │ │ andlt r4, r3, r8, lsr r6 │ │ │ │ svcmi 0x00f0e8bd │ │ │ │ svclt 0x00faf7fe │ │ │ │ eorne pc, r4, r9, asr r8 @ │ │ │ │ @ instruction: 0x46384653 │ │ │ │ - bl 0x3ca9bc │ │ │ │ + bl 0x3ca948 │ │ │ │ @ instruction: 0xf7920141 │ │ │ │ - bls 0x165c94 │ │ │ │ + bls 0x165d08 │ │ │ │ strb fp, [r4, r0, lsl #4]! │ │ │ │ - @ instruction: 0xf8c8f72a │ │ │ │ + @ instruction: 0xf902f72a │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ strmi fp, [r1], r3, lsl #1 │ │ │ │ ldrmi r4, [r2], r8, lsl #13 │ │ │ │ @ instruction: 0xf8cd469b │ │ │ │ @ instruction: 0xf7fee004 │ │ │ │ @ instruction: 0x4605ff57 │ │ │ │ @ instruction: 0xf7fe4648 │ │ │ │ @ instruction: 0x4606ff13 │ │ │ │ - @ instruction: 0xf7a64648 │ │ │ │ - @ instruction: 0xf000fff1 │ │ │ │ + @ instruction: 0xf7a74648 │ │ │ │ + @ instruction: 0xf000f82b │ │ │ │ svccs 0x0015071f │ │ │ │ @ instruction: 0xf447bf9c │ │ │ │ strcs r5, [r0], #-2017 @ 0xfffff81f │ │ │ │ ands sp, sp, r9, lsl #18 │ │ │ │ andseq pc, r4, r8, lsr #16 │ │ │ │ vraddhn.i16 d19, , │ │ │ │ vabal.u8 q8, d22, d15 │ │ │ │ stccs 6, cr0, [r8], {143} @ 0x8f │ │ │ │ ldrbeq sp, [r3, lr]! │ │ │ │ @ instruction: 0xf015d5f6 │ │ │ │ rscsle r0, r1, r1 │ │ │ │ andsne pc, r4, sl, lsr r8 @ │ │ │ │ - blls 0x137b18 │ │ │ │ - bl 0x3b7b54 │ │ │ │ + blls 0x137aa4 │ │ │ │ + bl 0x3b7ae0 │ │ │ │ @ instruction: 0xf7920141 │ │ │ │ - @ instruction: 0xe7e7fe77 │ │ │ │ + @ instruction: 0xe7e7feb1 │ │ │ │ andlt r4, r3, r8, asr #12 │ │ │ │ svcmi 0x00f0e8bd │ │ │ │ svclt 0x00acf7fe │ │ │ │ - @ instruction: 0xf886f72a │ │ │ │ + @ instruction: 0xf8c0f72a │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ strmi fp, [r7], -r3, lsl #1 │ │ │ │ usatmi r4, #18, r1, lsl #13 │ │ │ │ ldrmi r4, [fp], r8, lsl #13 │ │ │ │ @ instruction: 0xff16f7fe │ │ │ │ ldrtmi r4, [r8], -r5, lsl #12 │ │ │ │ mrc2 7, 6, pc, cr2, cr14, {7} │ │ │ │ ldrtmi r4, [r8], -r6, lsl #12 │ │ │ │ - @ instruction: 0xffb0f7a6 │ │ │ │ + @ instruction: 0xffeaf7a6 │ │ │ │ andseq pc, pc, #0 │ │ │ │ svclt 0x009c2a15 │ │ │ │ rscpl pc, r1, #1107296256 @ 0x42000000 │ │ │ │ ldmdale lr, {sl, sp} │ │ │ │ strle r0, [r4, #-2035] @ 0xfffff80d │ │ │ │ andeq pc, r1, r5, lsl r0 @ │ │ │ │ @ instruction: 0xf848d10e │ │ │ │ strcc r0, [r1], #-36 @ 0xffffffdc │ │ │ │ - strne pc, [pc, #-965] @ 0xe5edb │ │ │ │ + strne pc, [pc, #-965] @ 0xe5e67 │ │ │ │ strne pc, [pc], -r6, asr #7 │ │ │ │ mvnsle r2, r4, lsl #24 │ │ │ │ andlt r4, r3, r8, lsr r6 │ │ │ │ svcmi 0x00f0e8bd │ │ │ │ svclt 0x0076f7fe │ │ │ │ eorne pc, r4, r9, asr r8 @ │ │ │ │ @ instruction: 0x46384653 │ │ │ │ - bl 0x3caac4 │ │ │ │ + bl 0x3caa50 │ │ │ │ @ instruction: 0xf7920141 │ │ │ │ - bls 0x165b8c │ │ │ │ + bls 0x165c00 │ │ │ │ @ instruction: 0xf72ae7e5 │ │ │ │ - svclt 0x0000f845 │ │ │ │ + svclt 0x0000f87f │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ strmi fp, [r7], -r3, lsl #1 │ │ │ │ usatmi r4, #18, r1, lsl #13 │ │ │ │ ldrmi r4, [fp], r8, lsl #13 │ │ │ │ mrc2 7, 6, pc, cr4, cr14, {7} │ │ │ │ ldrtmi r4, [r8], -r5, lsl #12 │ │ │ │ mrc2 7, 4, pc, cr0, cr14, {7} │ │ │ │ ldrtmi r4, [r8], -r6, lsl #12 │ │ │ │ - @ instruction: 0xff6ef7a6 │ │ │ │ + @ instruction: 0xffa8f7a6 │ │ │ │ andseq pc, pc, #0 │ │ │ │ svclt 0x009c2a15 │ │ │ │ rscpl pc, r2, #1107296256 @ 0x42000000 │ │ │ │ ldmdale lr, {sl, sp} │ │ │ │ strle r0, [r4, #-2035] @ 0xfffff80d │ │ │ │ andeq pc, r1, r5, lsl r0 @ │ │ │ │ @ instruction: 0xf848d10e │ │ │ │ strcc r0, [r1], #-36 @ 0xffffffdc │ │ │ │ - strne pc, [pc, #-965] @ 0xe5f5f │ │ │ │ + strne pc, [pc, #-965] @ 0xe5eeb │ │ │ │ strne pc, [pc], -r6, asr #7 │ │ │ │ mvnsle r2, r4, lsl #24 │ │ │ │ andlt r4, r3, r8, lsr r6 │ │ │ │ svcmi 0x00f0e8bd │ │ │ │ svclt 0x0034f7fe │ │ │ │ eorne pc, r4, r9, asr r8 @ │ │ │ │ @ instruction: 0x46384653 │ │ │ │ - bl 0x3cab48 │ │ │ │ + bl 0x3caad4 │ │ │ │ @ instruction: 0xf7920181 │ │ │ │ - bls 0x165b70 │ │ │ │ + bls 0x165be4 │ │ │ │ @ instruction: 0xf72ae7e5 │ │ │ │ - svclt 0x0000f803 │ │ │ │ + svclt 0x0000f83d │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ strmi fp, [r7], -r3, lsl #1 │ │ │ │ usatmi r4, #17, r2, lsl #13 │ │ │ │ ldrmi r4, [fp], r8, lsl #13 │ │ │ │ mrc2 7, 4, pc, cr2, cr14, {7} │ │ │ │ ldrtmi r4, [r8], -r5, lsl #12 │ │ │ │ mcr2 7, 2, pc, cr14, cr14, {7} @ │ │ │ │ ldrtmi r4, [r8], -r6, lsl #12 │ │ │ │ - @ instruction: 0xff2cf7a6 │ │ │ │ + @ instruction: 0xff66f7a6 │ │ │ │ andseq pc, pc, #0 │ │ │ │ svclt 0x009c2a15 │ │ │ │ rscpl pc, r2, #1107296256 @ 0x42000000 │ │ │ │ stmdale r4!, {sl, sp} │ │ │ │ strle r0, [r4, #-2035] @ 0xfffff80d │ │ │ │ andeq pc, r1, r5, lsl r0 @ │ │ │ │ @ instruction: 0xf848d10e │ │ │ │ strcc r0, [r1], #-36 @ 0xffffffdc │ │ │ │ - strne pc, [pc, #-965] @ 0xe5fe3 │ │ │ │ + strne pc, [pc, #-965] @ 0xe5f6f │ │ │ │ strne pc, [pc], -r6, asr #7 │ │ │ │ mvnsle r2, r4, lsl #24 │ │ │ │ andlt r4, r3, r8, lsr r6 │ │ │ │ svcmi 0x00f0e8bd │ │ │ │ mrclt 7, 7, APSR_nzcv, cr2, cr14, {7} │ │ │ │ movweq pc, #4132 @ 0x1024 @ │ │ │ │ andls r4, r1, #56, 12 @ 0x3800000 │ │ │ │ eorne pc, r3, sl, asr r8 @ │ │ │ │ movweq pc, #4100 @ 0x1004 @ │ │ │ │ orreq lr, r3, #11264 @ 0x2c00 │ │ │ │ biceq lr, r1, r3, lsl #22 │ │ │ │ @ instruction: 0xf792464b │ │ │ │ - bls 0x165ae0 │ │ │ │ + bls 0x165b54 │ │ │ │ @ instruction: 0xf729e7df │ │ │ │ - svclt 0x0000ffbb │ │ │ │ + svclt 0x0000fff5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ strmi fp, [r2], r5, lsl #1 │ │ │ │ @ instruction: 0x460f4614 │ │ │ │ @ instruction: 0xf8cd469b │ │ │ │ @ instruction: 0xf7fee00c │ │ │ │ strmi pc, [r6], -r9, asr #28 │ │ │ │ @ instruction: 0xf7fe4650 │ │ │ │ strmi pc, [r5], -r5, lsl #28 │ │ │ │ @ instruction: 0xf7a64650 │ │ │ │ - @ instruction: 0xf000fee3 │ │ │ │ + @ instruction: 0xf000ff1d │ │ │ │ @ instruction: 0xf1b9091f │ │ │ │ svclt 0x009c0f15 │ │ │ │ stmibpl r0!, {r0, r3, r6, sl, ip, sp, lr, pc}^ │ │ │ │ ldmdaeq r0, {r2, r8, ip, sp, lr, pc} │ │ │ │ ands sp, fp, r8, lsl #18 │ │ │ │ vraddhn.i16 d19, q3, │ │ │ │ vmlsl.u q8, d5, d3[3] │ │ │ │ @@ -219188,32 +219160,32 @@ │ │ │ │ andle r4, sp, r4, asr #10 │ │ │ │ ldrble r0, [r5, #2026]! @ 0x7ea │ │ │ │ ldrble r0, [r3, #2035]! @ 0x7f3 │ │ │ │ strbmi r9, [fp], -r3, lsl #20 │ │ │ │ ldrbmi r7, [r0], -r1, lsr #16 │ │ │ │ ldrbmi r9, [r9], #-512 @ 0xfffffe00 │ │ │ │ @ instruction: 0xf792783a │ │ │ │ - strb pc, [r9, r5, ror #27]! @ │ │ │ │ + @ instruction: 0xe7e9fe1f │ │ │ │ andlt r4, r5, r0, asr r6 │ │ │ │ svcmi 0x00f0e8bd │ │ │ │ mrclt 7, 4, APSR_nzcv, cr14, cr14, {7} │ │ │ │ - @ instruction: 0xff78f729 │ │ │ │ + @ instruction: 0xffb2f729 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ strmi fp, [r0], r5, lsl #1 │ │ │ │ ldrmi r4, [r2], r9, lsl #13 │ │ │ │ @ instruction: 0xf8cd469b │ │ │ │ @ instruction: 0xf7fee00c │ │ │ │ strmi pc, [r6], -r7, lsl #28 │ │ │ │ @ instruction: 0xf7fe4640 │ │ │ │ strmi pc, [r5], -r3, asr #27 │ │ │ │ @ instruction: 0xf7a64640 │ │ │ │ - @ instruction: 0xf000fea1 │ │ │ │ + @ instruction: 0xf000fedb │ │ │ │ svccs 0x0015071f │ │ │ │ ldrbmi sp, [fp], -fp, lsr #16 │ │ │ │ strbpl pc, [r0, r7, asr #8]! @ │ │ │ │ strcs r4, [r0], #-1747 @ 0xfffff92d │ │ │ │ strbmi r4, [r1], sl, asr #13 │ │ │ │ mul r6, r8, r6 │ │ │ │ vraddhn.i16 d19, q3, │ │ │ │ @@ -219225,66 +219197,66 @@ │ │ │ │ @ instruction: 0x46481014 │ │ │ │ @ instruction: 0xf3c69b03 │ │ │ │ @ instruction: 0xf81a068f │ │ │ │ strbmi r2, [r1], #-20 @ 0xffffffec │ │ │ │ strcc r9, [r1], #-768 @ 0xfffffd00 │ │ │ │ vmvn.i32 d20, #-620756992 @ 0xdb000000 │ │ │ │ @ instruction: 0xf792058f │ │ │ │ - stccs 13, cr15, [r8], {155} @ 0x9b │ │ │ │ + stccs 13, cr15, [r8], {213} @ 0xd5 │ │ │ │ strbmi sp, [r8], -r9, ror #3 │ │ │ │ pop {r0, r2, ip, sp, pc} │ │ │ │ @ instruction: 0xf7fe4ff0 │ │ │ │ @ instruction: 0xf729be53 │ │ │ │ - svclt 0x0000ff2d │ │ │ │ + svclt 0x0000ff67 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ strmi fp, [r7], -r5, lsl #1 │ │ │ │ usatmi r4, #18, r0, lsl #13 │ │ │ │ movwls r4, #13963 @ 0x368b │ │ │ │ ldc2 7, cr15, [ip, #1016]! @ 0x3f8 │ │ │ │ ldrtmi r4, [r8], -r6, lsl #12 │ │ │ │ ldc2l 7, cr15, [r8, #-1016]! @ 0xfffffc08 │ │ │ │ ldrtmi r4, [r8], -r4, lsl #12 │ │ │ │ - cdp2 7, 5, cr15, cr6, cr6, {5} │ │ │ │ + cdp2 7, 9, cr15, cr0, cr6, {5} │ │ │ │ andseq pc, pc, r0 │ │ │ │ svclt 0x009e2815 │ │ │ │ strcs r4, [r0, #-1729] @ 0xfffff93f │ │ │ │ stmiapl r0!, {r6, sl, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0x07e2d81d │ │ │ │ ldrbeq sp, [r3, r1, lsl #10]! │ │ │ │ strcc sp, [r1, #-1036] @ 0xfffffbf4 │ │ │ │ strne pc, [pc], -r6, asr #7 │ │ │ │ - strne pc, [pc], #-964 @ 0xe6554 │ │ │ │ + strne pc, [pc], #-964 @ 0xe64e0 │ │ │ │ mvnsle r2, r4, lsl #26 │ │ │ │ andlt r4, r5, r8, lsr r6 │ │ │ │ svcmi 0x00f0e8bd │ │ │ │ mrclt 7, 0, APSR_nzcv, cr14, cr14, {7} │ │ │ │ eorne pc, r5, r9, asr r8 @ │ │ │ │ - blls 0x1b7e4c │ │ │ │ + blls 0x1b7dd8 │ │ │ │ eorcs pc, r5, fp, lsl r8 @ │ │ │ │ @ instruction: 0xf8cd4419 │ │ │ │ strbmi sl, [r3], -r0 │ │ │ │ - ldc2l 7, cr15, [r2, #-584] @ 0xfffffdb8 │ │ │ │ + stc2 7, cr15, [ip, #584] @ 0x248 │ │ │ │ @ instruction: 0xf729e7e5 │ │ │ │ - svclt 0x0000feeb │ │ │ │ + svclt 0x0000ff25 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ strmi fp, [r0], r5, lsl #1 │ │ │ │ ldrmi r4, [r2], r9, lsl #13 │ │ │ │ @ instruction: 0xf8cd469b │ │ │ │ @ instruction: 0xf7fee00c │ │ │ │ @ instruction: 0x4606fd79 │ │ │ │ @ instruction: 0xf7fe4640 │ │ │ │ @ instruction: 0x4605fd35 │ │ │ │ @ instruction: 0xf7a64640 │ │ │ │ - @ instruction: 0xf000fe13 │ │ │ │ + @ instruction: 0xf000fe4d │ │ │ │ svccs 0x0015071f │ │ │ │ ldrbmi sp, [fp], -fp, lsr #16 │ │ │ │ strbpl pc, [r1, r7, asr #8]! @ │ │ │ │ strcs r4, [r0], #-1747 @ 0xfffff92d │ │ │ │ strbmi r4, [r1], sl, asr #13 │ │ │ │ mul r6, r8, r6 │ │ │ │ vraddhn.i16 d19, q3, │ │ │ │ @@ -219296,98 +219268,98 @@ │ │ │ │ @ instruction: 0x46481014 │ │ │ │ @ instruction: 0xf3c69b03 │ │ │ │ @ instruction: 0xf83a068f │ │ │ │ strbmi r2, [r1], #-20 @ 0xffffffec │ │ │ │ strcc r9, [r1], #-768 @ 0xfffffd00 │ │ │ │ vmvn.i32 d20, #-620756992 @ 0xdb000000 │ │ │ │ @ instruction: 0xf792058f │ │ │ │ - stccs 13, cr15, [r8], {19} │ │ │ │ + stccs 13, cr15, [r8], {77} @ 0x4d │ │ │ │ strbmi sp, [r8], -r9, ror #3 │ │ │ │ pop {r0, r2, ip, sp, pc} │ │ │ │ @ instruction: 0xf7fe4ff0 │ │ │ │ @ instruction: 0xf729bdc5 │ │ │ │ - svclt 0x0000fe9f │ │ │ │ + svclt 0x0000fed9 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ strmi fp, [r7], -r5, lsl #1 │ │ │ │ usatmi r4, #18, r0, lsl #13 │ │ │ │ movwls r4, #13963 @ 0x368b │ │ │ │ stc2 7, cr15, [lr, #-1016]! @ 0xfffffc08 │ │ │ │ ldrtmi r4, [r8], -r6, lsl #12 │ │ │ │ stc2l 7, cr15, [sl], #1016 @ 0x3f8 │ │ │ │ ldrtmi r4, [r8], -r4, lsl #12 │ │ │ │ - stc2l 7, cr15, [r8, #664] @ 0x298 │ │ │ │ + cdp2 7, 0, cr15, cr2, cr6, {5} │ │ │ │ andseq pc, pc, r0 │ │ │ │ svclt 0x009e2815 │ │ │ │ strcs r4, [r0, #-1729] @ 0xfffff93f │ │ │ │ stmiapl r1!, {r6, sl, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0x07e2d81d │ │ │ │ ldrbeq sp, [r3, r1, lsl #10]! │ │ │ │ strcc sp, [r1, #-1036] @ 0xfffffbf4 │ │ │ │ strne pc, [pc], -r6, asr #7 │ │ │ │ - strne pc, [pc], #-964 @ 0xe6670 │ │ │ │ + strne pc, [pc], #-964 @ 0xe65fc │ │ │ │ mvnsle r2, r4, lsl #26 │ │ │ │ andlt r4, r5, r8, lsr r6 │ │ │ │ svcmi 0x00f0e8bd │ │ │ │ ldclt 7, cr15, [r0, #1016] @ 0x3f8 │ │ │ │ eorne pc, r5, r9, asr r8 @ │ │ │ │ - blls 0x1b7f68 │ │ │ │ + blls 0x1b7ef4 │ │ │ │ eorcs pc, r5, fp, lsr r8 @ │ │ │ │ @ instruction: 0xf8cd4419 │ │ │ │ strbmi sl, [r3], -r0 │ │ │ │ - stc2l 7, cr15, [sl], {146} @ 0x92 │ │ │ │ + stc2 7, cr15, [r4, #-584] @ 0xfffffdb8 │ │ │ │ @ instruction: 0xf729e7e5 │ │ │ │ - svclt 0x0000fe5d │ │ │ │ + svclt 0x0000fe97 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ strmi fp, [r7], -r5, lsl #1 │ │ │ │ usatmi r4, #18, r0, lsl #13 │ │ │ │ movwls r4, #13963 @ 0x368b │ │ │ │ stc2l 7, cr15, [ip], #1016 @ 0x3f8 │ │ │ │ ldrtmi r4, [r8], -r6, lsl #12 │ │ │ │ stc2 7, cr15, [r8], #1016 @ 0x3f8 │ │ │ │ ldrtmi r4, [r8], -r4, lsl #12 │ │ │ │ - stc2 7, cr15, [r6, #664] @ 0x298 │ │ │ │ + stc2l 7, cr15, [r0, #664] @ 0x298 │ │ │ │ andseq pc, pc, r0 │ │ │ │ svclt 0x009e2815 │ │ │ │ strcs r4, [r0, #-1729] @ 0xfffff93f │ │ │ │ stmiapl r2!, {r6, sl, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0x07e2d81d │ │ │ │ ldrbeq sp, [r3, r1, lsl #10]! │ │ │ │ strcc sp, [r1, #-1036] @ 0xfffffbf4 │ │ │ │ strne pc, [pc], -r6, asr #7 │ │ │ │ - strne pc, [pc], #-964 @ 0xe66f4 │ │ │ │ + strne pc, [pc], #-964 @ 0xe6680 │ │ │ │ mvnsle r2, r4, lsl #26 │ │ │ │ andlt r4, r5, r8, lsr r6 │ │ │ │ svcmi 0x00f0e8bd │ │ │ │ stcllt 7, cr15, [lr, #-1016] @ 0xfffffc08 │ │ │ │ eorne pc, r5, r9, asr r8 @ │ │ │ │ - blls 0x1b7fec │ │ │ │ + blls 0x1b7f78 │ │ │ │ eorcs pc, r5, fp, asr r8 @ │ │ │ │ @ instruction: 0xf8cd4419 │ │ │ │ strbmi sl, [r3], -r0 │ │ │ │ - stc2 7, cr15, [lr], {146} @ 0x92 │ │ │ │ + stc2l 7, cr15, [r8], {146} @ 0x92 │ │ │ │ @ instruction: 0xf729e7e5 │ │ │ │ - svclt 0x0000fe1b │ │ │ │ + svclt 0x0000fe55 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ addlt r4, r5, r7, lsl #12 │ │ │ │ usatmi r4, #16, fp, lsl #13 │ │ │ │ ldrmi r4, [r2], r9, lsl #13 │ │ │ │ stc2 7, cr15, [sl], #1016 @ 0x3f8 │ │ │ │ ldrtmi r4, [r8], -r6, lsl #12 │ │ │ │ stc2l 7, cr15, [r6], #-1016 @ 0xfffffc08 │ │ │ │ ldrtmi r4, [r8], -r5, lsl #12 │ │ │ │ - stc2l 7, cr15, [r4, #-664] @ 0xfffffd68 │ │ │ │ + ldc2l 7, cr15, [lr, #-664]! @ 0xfffffd68 │ │ │ │ andseq pc, pc, r0 │ │ │ │ svclt 0x009f2815 │ │ │ │ mvnpl pc, #64, 8 @ 0x40000000 │ │ │ │ ldrtmi r2, [r8], -r0, lsl #8 │ │ │ │ stmdale r2!, {r0, r1, r2, r3, r4, r9, sl, lr} │ │ │ │ strle r0, [r1, #-2026] @ 0xfffff816 │ │ │ │ strle r0, [fp], #-2035 @ 0xfffff80d │ │ │ │ @@ -219395,36 +219367,36 @@ │ │ │ │ vrsubhn.i16 d17, , │ │ │ │ stccs 5, cr1, [r4], {15} │ │ │ │ strdlt sp, [r5], -r4 │ │ │ │ svcmi 0x00f0e8bd │ │ │ │ stclt 7, cr15, [ip, #-1016] @ 0xfffffc08 │ │ │ │ movweq pc, #4132 @ 0x1024 @ │ │ │ │ andeq pc, r1, #4 │ │ │ │ - bl 0x3ca7a0 │ │ │ │ + bl 0x3ca72c │ │ │ │ @ instruction: 0xf85a0282 │ │ │ │ ldrtmi r1, [fp], -r3, lsr #32 │ │ │ │ @ instruction: 0xf8594411 │ │ │ │ @ instruction: 0xf8cd2024 │ │ │ │ @ instruction: 0xf7928000 │ │ │ │ - stmdals r3, {r0, r1, r2, r6, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdals r3, {r0, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf729e7e0 │ │ │ │ - svclt 0x0000fdd3 │ │ │ │ + svclt 0x0000fe0d │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ strmi fp, [r0], r5, lsl #1 │ │ │ │ ldrmi r4, [r2], r9, lsl #13 │ │ │ │ @ instruction: 0xf8cd469b │ │ │ │ @ instruction: 0xf7fee00c │ │ │ │ strmi pc, [r6], -r1, ror #24 │ │ │ │ @ instruction: 0xf7fe4640 │ │ │ │ @ instruction: 0x4605fc1d │ │ │ │ @ instruction: 0xf7a64640 │ │ │ │ - @ instruction: 0xf000fcfb │ │ │ │ + @ instruction: 0xf000fd35 │ │ │ │ svccs 0x0015071f │ │ │ │ ldrbmi sp, [fp], -ip, lsr #16 │ │ │ │ strbpl pc, [r1, r7, asr #8]! @ │ │ │ │ strcs r4, [r0], #-1747 @ 0xfffff92d │ │ │ │ strbmi r4, [r1], sl, asr #13 │ │ │ │ mul r6, r8, r6 │ │ │ │ vraddhn.i16 d19, q3, │ │ │ │ @@ -219433,173 +219405,173 @@ │ │ │ │ @ instruction: 0x07ead016 │ │ │ │ @ instruction: 0x07f3d5f6 │ │ │ │ @ instruction: 0xf83bd5f4 │ │ │ │ @ instruction: 0x46481014 │ │ │ │ @ instruction: 0xf3c69b03 │ │ │ │ @ instruction: 0xf83a068f │ │ │ │ strcc r2, [r1], #-20 @ 0xffffffec │ │ │ │ - bl 0x30b42c │ │ │ │ + bl 0x30b3b8 │ │ │ │ ldrtmi r0, [fp], -r1, asr #2 │ │ │ │ - streq pc, [pc, #965] @ 0xe6bf9 │ │ │ │ - blx 0xfffa4682 │ │ │ │ + streq pc, [pc, #965] @ 0xe6b85 │ │ │ │ + ldc2 7, cr15, [r4], #-584 @ 0xfffffdb8 │ │ │ │ mvnle r2, r8, lsl #24 │ │ │ │ andlt r4, r5, r8, asr #12 │ │ │ │ svcmi 0x00f0e8bd │ │ │ │ stclt 7, cr15, [ip], #1016 @ 0x3f8 │ │ │ │ - stc2 7, cr15, [r6, #164] @ 0xa4 │ │ │ │ + stc2l 7, cr15, [r0, #164] @ 0xa4 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ strmi fp, [r7], -r5, lsl #1 │ │ │ │ usatmi r4, #18, r0, lsl #13 │ │ │ │ movwls r4, #13963 @ 0x368b │ │ │ │ ldc2 7, cr15, [r6], {254} @ 0xfe │ │ │ │ ldrtmi r4, [r8], -r6, lsl #12 │ │ │ │ - blx 0xff5a486e │ │ │ │ + blx 0xff5a47fa │ │ │ │ ldrtmi r4, [r8], -r4, lsl #12 │ │ │ │ - ldc2 7, cr15, [r0], #664 @ 0x298 │ │ │ │ + stc2l 7, cr15, [sl], #664 @ 0x298 │ │ │ │ andseq pc, pc, r0 │ │ │ │ svclt 0x009e2815 │ │ │ │ strcs r4, [r0, #-1729] @ 0xfffff93f │ │ │ │ stmiapl r1!, {r6, sl, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0x07e2d81e │ │ │ │ ldrbeq sp, [r3, r1, lsl #10]! │ │ │ │ strcc sp, [r1, #-1036] @ 0xfffffbf4 │ │ │ │ strne pc, [pc], -r6, asr #7 │ │ │ │ - strne pc, [pc], #-964 @ 0xe68a0 │ │ │ │ + strne pc, [pc], #-964 @ 0xe682c │ │ │ │ mvnsle r2, r4, lsl #26 │ │ │ │ andlt r4, r5, r8, lsr r6 │ │ │ │ svcmi 0x00f0e8bd │ │ │ │ ldcllt 7, cr15, [r8], #-1016 @ 0xfffffc08 │ │ │ │ eorne pc, r5, r9, asr r8 @ │ │ │ │ - blls 0x1b8198 │ │ │ │ + blls 0x1b8124 │ │ │ │ eorcs pc, r5, fp, lsr r8 @ │ │ │ │ andge pc, r0, sp, asr #17 │ │ │ │ cmpeq r1, r3, lsl #22 │ │ │ │ @ instruction: 0xf7924643 │ │ │ │ - @ instruction: 0xe7e4fbb1 │ │ │ │ - stc2l 7, cr15, [r4, #-164] @ 0xffffff5c │ │ │ │ + strb pc, [r4, fp, ror #23]! @ │ │ │ │ + ldc2l 7, cr15, [lr, #-164]! @ 0xffffff5c │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ strmi fp, [r7], -r5, lsl #1 │ │ │ │ usatmi r4, #18, r0, lsl #13 │ │ │ │ movwls r4, #13963 @ 0x368b │ │ │ │ - blx 0xff6248ea │ │ │ │ + blx 0xff624876 │ │ │ │ ldrtmi r4, [r8], -r6, lsl #12 │ │ │ │ - blx 0xfe5248f2 │ │ │ │ + blx 0xfe52487e │ │ │ │ ldrtmi r4, [r8], -r4, lsl #12 │ │ │ │ - stc2l 7, cr15, [lr], #-664 @ 0xfffffd68 │ │ │ │ + stc2 7, cr15, [r8], #664 @ 0x298 │ │ │ │ andseq pc, pc, r0 │ │ │ │ svclt 0x009e2815 │ │ │ │ strcs r4, [r0, #-1729] @ 0xfffff93f │ │ │ │ stmiapl r2!, {r6, sl, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0x07e2d81e │ │ │ │ ldrbeq sp, [r3, r1, lsl #10]! │ │ │ │ strcc sp, [r1, #-1036] @ 0xfffffbf4 │ │ │ │ strne pc, [pc], -r6, asr #7 │ │ │ │ - strne pc, [pc], #-964 @ 0xe6924 │ │ │ │ + strne pc, [pc], #-964 @ 0xe68b0 │ │ │ │ mvnsle r2, r4, lsl #26 │ │ │ │ andlt r4, r5, r8, lsr r6 │ │ │ │ svcmi 0x00f0e8bd │ │ │ │ ldclt 7, cr15, [r6], #-1016 @ 0xfffffc08 │ │ │ │ eorne pc, r5, r9, asr r8 @ │ │ │ │ - blls 0x1b821c │ │ │ │ + blls 0x1b81a8 │ │ │ │ eorcs pc, r5, fp, asr r8 @ │ │ │ │ andge pc, r0, sp, asr #17 │ │ │ │ orreq lr, r1, r3, lsl #22 │ │ │ │ @ instruction: 0xf7924643 │ │ │ │ - @ instruction: 0xe7e4fb75 │ │ │ │ - stc2 7, cr15, [r2, #-164] @ 0xffffff5c │ │ │ │ + strb pc, [r4, pc, lsr #23]! @ │ │ │ │ + ldc2 7, cr15, [ip, #-164]! @ 0xffffff5c │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ addlt r4, r5, r7, lsl #12 │ │ │ │ usatmi r4, #16, fp, lsl #13 │ │ │ │ ldrmi r4, [r2], r9, lsl #13 │ │ │ │ - blx 0xfe5a496e │ │ │ │ + blx 0xfe5a48fa │ │ │ │ ldrtmi r4, [r8], -r6, lsl #12 │ │ │ │ - blx 0x14a4976 │ │ │ │ + blx 0x14a4902 │ │ │ │ ldrtmi r4, [r8], -r5, lsl #12 │ │ │ │ - stc2 7, cr15, [ip], #-664 @ 0xfffffd68 │ │ │ │ + stc2l 7, cr15, [r6], #-664 @ 0xfffffd68 │ │ │ │ andseq pc, pc, r0 │ │ │ │ svclt 0x009f2815 │ │ │ │ mvnpl pc, #64, 8 @ 0x40000000 │ │ │ │ ldrtmi r2, [r8], -r0, lsl #8 │ │ │ │ stmdale r3!, {r0, r1, r2, r3, r4, r9, sl, lr} │ │ │ │ strle r0, [r1, #-2026] @ 0xfffff816 │ │ │ │ strle r0, [fp], #-2035 @ 0xfffff80d │ │ │ │ vraddhn.i16 d19, q3, │ │ │ │ vrsubhn.i16 d17, , │ │ │ │ stccs 5, cr1, [r4], {15} │ │ │ │ strdlt sp, [r5], -r4 │ │ │ │ svcmi 0x00f0e8bd │ │ │ │ - bllt 0xffe249b0 │ │ │ │ + bllt 0xffe2493c │ │ │ │ movweq pc, #4132 @ 0x1024 @ │ │ │ │ andeq pc, r1, #4 │ │ │ │ - bl 0x3ca9d0 │ │ │ │ + bl 0x3ca95c │ │ │ │ @ instruction: 0xf85a0282 │ │ │ │ ldrtmi r1, [fp], -r3, lsr #32 │ │ │ │ biceq lr, r1, r2, lsl #22 │ │ │ │ eorcs pc, r4, r9, asr r8 @ │ │ │ │ andhi pc, r0, sp, asr #17 │ │ │ │ - blx 0xca4826 │ │ │ │ + blx 0x1b247b2 │ │ │ │ ldrb r9, [pc, r3, lsl #16] │ │ │ │ - ldc2 7, cr15, [sl], #164 @ 0xa4 │ │ │ │ + ldc2l 7, cr15, [r4], #164 @ 0xa4 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ strmi fp, [r1], r3, lsl #1 │ │ │ │ @ instruction: 0x460c469a │ │ │ │ @ instruction: 0xf8cd4615 │ │ │ │ @ instruction: 0xf7fee000 │ │ │ │ strmi pc, [r6], -r9, asr #22 │ │ │ │ @ instruction: 0xf7fe4648 │ │ │ │ strmi pc, [r7], -r5, lsl #22 │ │ │ │ @ instruction: 0xf7a64648 │ │ │ │ - @ instruction: 0xf000fbe3 │ │ │ │ + @ instruction: 0xf000fc1d │ │ │ │ ldmdacs r5, {r0, r1, r2, r3, r4} │ │ │ │ @ instruction: 0x46cbbf9f │ │ │ │ rscpl pc, r2, #64, 8 @ 0x40000000 │ │ │ │ @ instruction: 0xf10446d1 │ │ │ │ stmdale r0!, {r4, r9, fp} │ │ │ │ strle r0, [r8, #-2043] @ 0xfffff805 │ │ │ │ @ instruction: 0xf016682b │ │ │ │ - bl 0x326a3c │ │ │ │ + bl 0x3269c8 │ │ │ │ tstle r0, r3, lsl #16 │ │ │ │ @ instruction: 0xf8c56020 │ │ │ │ strcc r8, [r4], #-0 │ │ │ │ strne pc, [pc], -r6, asr #7 │ │ │ │ strne pc, [pc, -r7, asr #7] │ │ │ │ ldrbmi r3, [r4, #-1284] @ 0xfffffafc │ │ │ │ ldrbmi sp, [r8], -ip, ror #3 │ │ │ │ pop {r0, r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf7fe4ff0 │ │ │ │ - blls 0x1158e4 │ │ │ │ + blls 0x115870 │ │ │ │ ldrbmi r4, [r8], -r1, asr #12 │ │ │ │ @ instruction: 0xf7929201 │ │ │ │ - bls 0x165450 │ │ │ │ + bls 0x1654c4 │ │ │ │ @ instruction: 0xf729e7e6 │ │ │ │ - svclt 0x0000fc73 │ │ │ │ + svclt 0x0000fcad │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ strmi fp, [r2], r5, lsl #1 │ │ │ │ @ instruction: 0x469b4691 │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ - blx 0x1a4a8e │ │ │ │ + blx 0x1a4a1a │ │ │ │ ldrbmi r4, [r0], -r5, lsl #12 │ │ │ │ - blx 0xff0a4a94 │ │ │ │ + blx 0xff0a4a20 │ │ │ │ ldrbmi r4, [r0], -r6, lsl #12 │ │ │ │ - blx 0xfe82493e │ │ │ │ + blx 0xff6a48ca │ │ │ │ andseq pc, pc, #0 │ │ │ │ svclt 0x009c2a15 │ │ │ │ rscpl pc, r2, #1107296256 @ 0x42000000 │ │ │ │ ldmdale r5!, {sl, sp} │ │ │ │ ldrle r0, [r6, #-2035] @ 0xfffff80d │ │ │ │ stmdaeq r1, {r2, r5, ip, sp, lr, pc} │ │ │ │ streq pc, [r1, -r4] │ │ │ │ @@ -219610,1539 +219582,1539 @@ │ │ │ │ @ instruction: 0xf8439b00 │ │ │ │ ldmdblt r7!, {r2, r5}^ │ │ │ │ strne pc, [pc], -r6, asr #7 │ │ │ │ vraddhn.i16 d19, , │ │ │ │ ldrbeq r1, [r3, pc, lsl #10]! │ │ │ │ strcc sp, [r1], #-1256 @ 0xfffffb18 │ │ │ │ andle r2, sl, r4, lsl #24 │ │ │ │ - strne pc, [pc, #-965] @ 0xe672b │ │ │ │ + strne pc, [pc, #-965] @ 0xe66b7 │ │ │ │ strne pc, [pc], -r6, asr #7 │ │ │ │ strcc lr, [r1], #-2014 @ 0xfffff822 │ │ │ │ @ instruction: 0x2c043904 │ │ │ │ eorne pc, r8, r9, asr #16 │ │ │ │ @ instruction: 0x4650d1f4 │ │ │ │ pop {r0, r2, ip, sp, pc} │ │ │ │ @ instruction: 0xf7fe4ff0 │ │ │ │ - blls 0x155834 │ │ │ │ + blls 0x1557c0 │ │ │ │ stmib sp, {r4, r6, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf7921202 │ │ │ │ - ldmib sp, {r0, r5, r9, fp, ip, sp, lr, pc}^ │ │ │ │ + ldmib sp, {r0, r1, r3, r4, r6, r9, fp, ip, sp, lr, pc}^ │ │ │ │ ldrb r1, [r7, r2, lsl #4] │ │ │ │ - ldc2 7, cr15, [sl], {41} @ 0x29 │ │ │ │ + mrrc2 7, 2, pc, r4, cr9 @ │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ strmi fp, [r1], r5, lsl #1 │ │ │ │ usatmi r4, #19, sl, lsl #13 │ │ │ │ ldrmi r4, [r4], -pc, lsl #12 │ │ │ │ - blx 0xfeba4b3c │ │ │ │ + blx 0xfeba4ac8 │ │ │ │ strbmi r4, [r8], -r6, lsl #12 │ │ │ │ - blx 0x1aa4b44 │ │ │ │ + blx 0x1aa4ad0 │ │ │ │ strbmi r4, [r8], -r5, lsl #12 │ │ │ │ - blx 0x12249ee │ │ │ │ + blx 0x20a497a │ │ │ │ tstpeq pc, #0 @ p-variant is OBSOLETE │ │ │ │ stmdale r8!, {r0, r2, r4, r8, r9, fp, sp} │ │ │ │ ldrtmi r4, [r8], r8, asr #12 │ │ │ │ vst1.64 {d20-d22}, [r3 :64], r1 │ │ │ │ @ instruction: 0xf10453e2 │ │ │ │ @ instruction: 0x46370a10 │ │ │ │ strle r0, [r4, #-2025] @ 0xfffff817 │ │ │ │ ldrbeq r6, [sl, r6, lsr #16]! │ │ │ │ strle r4, [lr], #-1102 @ 0xfffffbb2 │ │ │ │ strcc r6, [r4], #-38 @ 0xffffffda │ │ │ │ strne pc, [pc, -r7, asr #7] │ │ │ │ - strne pc, [pc, #-965] @ 0xe67bf │ │ │ │ + strne pc, [pc, #-965] @ 0xe674b │ │ │ │ stmdaeq r4, {r3, r8, ip, sp, lr, pc} │ │ │ │ mvnle r4, r4, asr r5 │ │ │ │ pop {r0, r2, ip, sp, pc} │ │ │ │ @ instruction: 0xf7fe4ff0 │ │ │ │ @ instruction: 0xf8cdbb05 │ │ │ │ ldrtmi fp, [r1], -r0 │ │ │ │ @ instruction: 0xf8d89303 │ │ │ │ andls r2, r2, r0 │ │ │ │ - blx 0x13249f0 │ │ │ │ + blx 0xfe1a497c │ │ │ │ movweq lr, #10717 @ 0x29dd │ │ │ │ @ instruction: 0xf729e7e4 │ │ │ │ - svclt 0x0000fbd3 │ │ │ │ + svclt 0x0000fc0d │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ strmi fp, [r2], r7, lsl #1 │ │ │ │ @ instruction: 0x4691469b │ │ │ │ smlabt r2, sp, r9, lr │ │ │ │ - blx 0x19a4bcc │ │ │ │ + blx 0x19a4b58 │ │ │ │ ldrbmi r4, [r0], -r6, lsl #12 │ │ │ │ - blx 0x8a4bd4 │ │ │ │ + blx 0x8a4b60 │ │ │ │ ldrbmi r4, [r0], -r5, lsl #12 │ │ │ │ - blx 0x24a7c │ │ │ │ + blx 0xea4a0a │ │ │ │ tstpeq pc, #0 @ p-variant is OBSOLETE │ │ │ │ ldmdale lr!, {r0, r2, r4, r8, r9, fp, sp} │ │ │ │ vst1.16 {d20-d22}, [r3 :64], r0 │ │ │ │ ldrbmi r5, [sl], r2, ror #7 │ │ │ │ strbmi r2, [fp], r0, lsl #8 │ │ │ │ ldrle r0, [r4, #-2025] @ 0xfffff817 │ │ │ │ stmdbeq r1, {r2, r5, ip, sp, lr, pc} │ │ │ │ stmdaeq r1, {r2, ip, sp, lr, pc} │ │ │ │ streq lr, [r8, sl, lsl #22] │ │ │ │ eorcs pc, r9, fp, asr r8 @ │ │ │ │ @ instruction: 0x07f24417 │ │ │ │ @ instruction: 0xf1b8d411 │ │ │ │ tstle sp, r0, lsl #30 │ │ │ │ - strne pc, [pc, #-965] @ 0xe6857 │ │ │ │ + strne pc, [pc, #-965] @ 0xe67e3 │ │ │ │ vraddhn.i16 d19, q3, │ │ │ │ strbeq r1, [r9, pc, lsl #12]! │ │ │ │ strcc sp, [r1], #-1258 @ 0xfffffb16 │ │ │ │ andsle r2, r9, r4, lsl #24 │ │ │ │ strne pc, [pc], -r6, asr #7 │ │ │ │ - strne pc, [pc, #-965] @ 0xe686f │ │ │ │ - bls 0x1e0bb8 │ │ │ │ + strne pc, [pc, #-965] @ 0xe67fb │ │ │ │ + bls 0x1e0b44 │ │ │ │ movwls r9, #22786 @ 0x5902 │ │ │ │ eorcs pc, r4, r2, asr r8 @ │ │ │ │ ldrtmi r9, [r9], -r0, lsl #2 │ │ │ │ @ instruction: 0xf7929004 │ │ │ │ - ldmib sp, {r0, r1, r2, r4, r5, r6, r7, r8, fp, ip, sp, lr, pc}^ │ │ │ │ + ldmib sp, {r0, r4, r5, r9, fp, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf1b80304 │ │ │ │ rscle r0, r1, r0, lsl #30 │ │ │ │ svccc 0x00043401 │ │ │ │ @ instruction: 0xf84b2c04 │ │ │ │ mvnle r7, r9, lsr #32 │ │ │ │ pop {r0, r1, r2, ip, sp, pc} │ │ │ │ @ instruction: 0xf7fe4ff0 │ │ │ │ @ instruction: 0xf729ba9b │ │ │ │ - svclt 0x0000fb75 │ │ │ │ + svclt 0x0000fbaf │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ strmi fp, [r0], r3, lsl #1 │ │ │ │ @ instruction: 0xf8cd468a │ │ │ │ andls lr, r1, #0 │ │ │ │ @ instruction: 0xf9c4f7fe │ │ │ │ strbmi r4, [r0], -r5, lsl #12 │ │ │ │ - blx 0xfe9a4b30 │ │ │ │ + blx 0xff824abc │ │ │ │ andseq pc, pc, r0 │ │ │ │ stmdale sp!, {r0, r2, r4, fp, sp} │ │ │ │ - bl 0x2f9d00 │ │ │ │ + bl 0x2f9c8c │ │ │ │ vst1.8 {d18-d19}, [r0], sl │ │ │ │ @ instruction: 0xf50a5be2 │ │ │ │ @ instruction: 0x1d276980 │ │ │ │ - strle r0, [pc], #-2027 @ 0xe6cb4 │ │ │ │ + strle r0, [pc], #-2027 @ 0xe6c40 │ │ │ │ vraddhn.i16 d19, , │ │ │ │ adcsmi r1, ip, #62914560 @ 0x3c00000 │ │ │ │ strdlt sp, [r3], -r8 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ ldrbmi r7, [sl], -r6, lsr #16 │ │ │ │ strbmi r9, [r0], -r1, lsl #18 │ │ │ │ - bl 0x14d8e0 │ │ │ │ + bl 0x14d86c │ │ │ │ @ instruction: 0xf7920186 │ │ │ │ - bl 0x3a51d4 │ │ │ │ + bl 0x3a5248 │ │ │ │ strbmi r0, [lr], #-774 @ 0xfffffcfa │ │ │ │ stcleq 8, cr15, [r0, #524]! @ 0x20c │ │ │ │ orrvc pc, r0, #12582912 @ 0xc00000 │ │ │ │ adcsmi r0, r3, #0, 20 │ │ │ │ @ instruction: 0xe7dbd1f8 │ │ │ │ - blx 0xc249a6 │ │ │ │ - eorseq sp, r3, r4, lsr #9 │ │ │ │ + blx 0x1aa4932 │ │ │ │ + eorseq sp, r3, r4, lsr #8 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ strmi fp, [r0], r3, lsl #1 │ │ │ │ @ instruction: 0xf8cd468a │ │ │ │ andls lr, r1, #0 │ │ │ │ @ instruction: 0xf97af7fe │ │ │ │ strbmi r4, [r0], -r5, lsl #12 │ │ │ │ - blx 0x1724bc4 │ │ │ │ + blx 0xfe5a4b50 │ │ │ │ andseq pc, pc, r0 │ │ │ │ stmdale sp!, {r0, r2, r4, fp, sp} │ │ │ │ - bl 0x2f9d94 │ │ │ │ + bl 0x2f9d20 │ │ │ │ vst1.8 {d18-d19}, [r0], sl │ │ │ │ @ instruction: 0xf50a5be2 │ │ │ │ @ instruction: 0x1d276980 │ │ │ │ - strle r0, [pc], #-2027 @ 0xe6d48 │ │ │ │ + strle r0, [pc], #-2027 @ 0xe6cd4 │ │ │ │ vraddhn.i16 d19, , │ │ │ │ adcsmi r1, ip, #62914560 @ 0x3c00000 │ │ │ │ strdlt sp, [r3], -r8 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ ldrbmi r7, [sl], -r6, lsr #16 │ │ │ │ strbmi r9, [r0], -r1, lsl #18 │ │ │ │ - bl 0x14d974 │ │ │ │ + bl 0x14d900 │ │ │ │ @ instruction: 0xf7920186 │ │ │ │ - bl 0x3a5140 │ │ │ │ + bl 0x3a51b4 │ │ │ │ strbmi r0, [lr], #-774 @ 0xfffffcfa │ │ │ │ stcleq 8, cr15, [r0, #524]! @ 0x20c │ │ │ │ orrvc pc, r0, #12582912 @ 0xc00000 │ │ │ │ adcsmi r0, r3, #0, 20 │ │ │ │ @ instruction: 0xe7dbd1f8 │ │ │ │ - blx 0xff9a4a38 │ │ │ │ - eorseq sp, r3, r8, lsr #9 │ │ │ │ + blx 0x8249c6 │ │ │ │ + eorseq sp, r3, r8, lsr #8 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ strmi fp, [r0], r3, lsl #1 │ │ │ │ @ instruction: 0xf8cd468a │ │ │ │ andls lr, r1, #0 │ │ │ │ @ instruction: 0xf930f7fe │ │ │ │ strbmi r4, [r0], -r5, lsl #12 │ │ │ │ - blx 0x4a4c58 │ │ │ │ + blx 0x1324be4 │ │ │ │ andseq pc, pc, r0 │ │ │ │ stmdale sp!, {r0, r2, r4, fp, sp} │ │ │ │ - bl 0x2f9e28 │ │ │ │ + bl 0x2f9db4 │ │ │ │ vst1.8 {d18-d19}, [r0], sl │ │ │ │ @ instruction: 0xf50a5be2 │ │ │ │ @ instruction: 0x1d276980 │ │ │ │ - strle r0, [pc], #-2027 @ 0xe6ddc │ │ │ │ + strle r0, [pc], #-2027 @ 0xe6d68 │ │ │ │ vraddhn.i16 d19, , │ │ │ │ adcsmi r1, ip, #62914560 @ 0x3c00000 │ │ │ │ strdlt sp, [r3], -r8 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ ldrbmi r7, [sl], -r6, lsr #16 │ │ │ │ strbmi r9, [r0], -r1, lsl #18 │ │ │ │ - bl 0x14da08 │ │ │ │ + bl 0x14d994 │ │ │ │ @ instruction: 0xf7920186 │ │ │ │ - bl 0x3a50ac │ │ │ │ + bl 0x3a5120 │ │ │ │ strbmi r0, [lr], #-774 @ 0xfffffcfa │ │ │ │ stcleq 8, cr15, [r0, #524]! @ 0x20c │ │ │ │ orrvc pc, r0, #12582912 @ 0xc00000 │ │ │ │ adcsmi r0, r3, #0, 20 │ │ │ │ @ instruction: 0xe7dbd1f8 │ │ │ │ - blx 0xfe724acc │ │ │ │ - eorseq sp, r3, ip, lsr #9 │ │ │ │ + blx 0xff5a4a58 │ │ │ │ + eorseq sp, r3, ip, lsr #8 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ strmi fp, [r0], r3, lsl #1 │ │ │ │ @ instruction: 0xf8cd468a │ │ │ │ andls lr, r1, #0 │ │ │ │ @ instruction: 0xf8e6f7fe │ │ │ │ strbmi r4, [r0], -r5, lsl #12 │ │ │ │ - @ instruction: 0xf9c4f7a6 │ │ │ │ + @ instruction: 0xf9fef7a6 │ │ │ │ andseq pc, pc, r0 │ │ │ │ stmdale sp!, {r0, r2, r4, fp, sp} │ │ │ │ - bl 0x2f9ebc │ │ │ │ + bl 0x2f9e48 │ │ │ │ vst1.8 {d18-d19}, [r0], sl │ │ │ │ @ instruction: 0xf50a5be2 │ │ │ │ @ instruction: 0x1d276980 │ │ │ │ - strle r0, [pc], #-2027 @ 0xe6e70 │ │ │ │ + strle r0, [pc], #-2027 @ 0xe6dfc │ │ │ │ vraddhn.i16 d19, , │ │ │ │ adcsmi r1, ip, #62914560 @ 0x3c00000 │ │ │ │ strdlt sp, [r3], -r8 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ ldrbmi r7, [sl], -r6, lsr #16 │ │ │ │ strbmi r9, [r0], -r1, lsl #18 │ │ │ │ - bl 0x14da9c │ │ │ │ + bl 0x14da28 │ │ │ │ @ instruction: 0xf7920186 │ │ │ │ - bl 0x3a5018 │ │ │ │ + bl 0x3a508c │ │ │ │ strbmi r0, [lr], #-774 @ 0xfffffcfa │ │ │ │ stcleq 8, cr15, [r0, #524]! @ 0x20c │ │ │ │ orrvc pc, r0, #12582912 @ 0xc00000 │ │ │ │ adcsmi r0, r3, #0, 20 │ │ │ │ @ instruction: 0xe7dbd1f8 │ │ │ │ - blx 0x14a4b60 │ │ │ │ - ldrhteq sp, [r3], -r0 │ │ │ │ + blx 0xfe324aec │ │ │ │ + eorseq sp, r3, r0, lsr r4 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ strmi fp, [r0], r5, lsl #1 │ │ │ │ and pc, r4, sp, asr #17 │ │ │ │ andne lr, r2, #3358720 @ 0x334000 │ │ │ │ @ instruction: 0xf89cf7fe │ │ │ │ strbmi r4, [r0], -r5, lsl #12 │ │ │ │ - @ instruction: 0xf97af7a6 │ │ │ │ + @ instruction: 0xf9b4f7a6 │ │ │ │ ldreq pc, [pc, -r0] │ │ │ │ ldmdale r9!, {r0, r2, r4, r8, r9, sl, fp, sp} │ │ │ │ ldrsbtge pc, [r4], #-143 @ 0xffffff71 @ │ │ │ │ vst1.8 {d18-d20}, [r7], r0 │ │ │ │ @ instruction: 0xf04f53e2 │ │ │ │ @ instruction: 0xf10a0708 │ │ │ │ ldrbmi r0, [r4], -r4, lsl #22 │ │ │ │ strbeq r9, [fp, r0, lsl #6]! │ │ │ │ - bl 0xfea1c374 │ │ │ │ + bl 0xfea1c300 │ │ │ │ @ instruction: 0xf894010a │ │ │ │ @ instruction: 0xf0019000 │ │ │ │ - blls 0x1a731c │ │ │ │ + blls 0x1a72a8 │ │ │ │ addeq r4, r9, r0, asr #12 │ │ │ │ tstpne r7, r9, lsl fp @ p-variant is OBSOLETE │ │ │ │ ldmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ @ instruction: 0xf7922300 │ │ │ │ - blls 0x1a4f90 │ │ │ │ - bl 0x2ed2fc │ │ │ │ - bl 0x1afb40 │ │ │ │ + blls 0x1a5004 │ │ │ │ + bl 0x2ed288 │ │ │ │ + bl 0x1afacc │ │ │ │ @ instruction: 0xf8a30349 │ │ │ │ stceq 13, cr0, [r0], {224} @ 0xe0 │ │ │ │ cdpeq 8, 14, cr15, cr0, cr3, {5} │ │ │ │ vraddhn.i16 d19, , │ │ │ │ @ instruction: 0xf086150f │ │ │ │ ldrbmi r0, [ip, #-1538] @ 0xfffff9fe │ │ │ │ ldrdlt sp, [r5], -fp │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - @ instruction: 0xf9f8f729 │ │ │ │ - ldrhteq sp, [r3], -r4 │ │ │ │ + blx 0xda4b98 │ │ │ │ + eorseq sp, r3, r4, lsr r4 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ strmi fp, [r0], r5, lsl #1 │ │ │ │ and pc, r4, sp, asr #17 │ │ │ │ andne lr, r2, #3358720 @ 0x334000 │ │ │ │ @ instruction: 0xf846f7fe │ │ │ │ strbmi r4, [r0], -r5, lsl #12 │ │ │ │ - @ instruction: 0xf924f7a6 │ │ │ │ + @ instruction: 0xf95ef7a6 │ │ │ │ ldreq pc, [pc, -r0] │ │ │ │ ldmdale r9!, {r0, r2, r4, r8, r9, sl, fp, sp} │ │ │ │ ldrsbtge pc, [r4], #-143 @ 0xffffff71 @ │ │ │ │ vst1.8 {d18-d20}, [r7], r0 │ │ │ │ @ instruction: 0xf04f53e2 │ │ │ │ @ instruction: 0xf10a0708 │ │ │ │ ldrbmi r0, [r4], -r4, lsl #22 │ │ │ │ strbeq r9, [fp, r0, lsl #6]! │ │ │ │ - bl 0xfea1c420 │ │ │ │ + bl 0xfea1c3ac │ │ │ │ @ instruction: 0xf894010a │ │ │ │ @ instruction: 0xf0019000 │ │ │ │ - blls 0x1a73c8 │ │ │ │ + blls 0x1a7354 │ │ │ │ addeq r4, r9, r0, asr #12 │ │ │ │ tstpne r7, r9, lsl fp @ p-variant is OBSOLETE │ │ │ │ ldmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ @ instruction: 0xf7912300 │ │ │ │ - blls 0x1a6ee4 │ │ │ │ - bl 0x2ed3a8 │ │ │ │ - bl 0x1afbec │ │ │ │ + blls 0x1a6f58 │ │ │ │ + bl 0x2ed334 │ │ │ │ + bl 0x1afb78 │ │ │ │ @ instruction: 0xf8a30349 │ │ │ │ stceq 13, cr0, [r0], {224} @ 0xe0 │ │ │ │ cdpeq 8, 14, cr15, cr0, cr3, {5} │ │ │ │ vraddhn.i16 d19, , │ │ │ │ @ instruction: 0xf086150f │ │ │ │ ldrbmi r0, [ip, #-1538] @ 0xfffff9fe │ │ │ │ ldrdlt sp, [r5], -fp │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - @ instruction: 0xf9a2f729 │ │ │ │ - ldrhteq sp, [r3], -r8 │ │ │ │ + @ instruction: 0xf9dcf729 │ │ │ │ + eorseq sp, r3, r8, lsr r4 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ strmi fp, [r0], r5, lsl #1 │ │ │ │ and pc, r4, sp, asr #17 │ │ │ │ andne lr, r2, #3358720 @ 0x334000 │ │ │ │ @ instruction: 0xfff0f7fd │ │ │ │ strbmi r4, [r0], -r5, lsl #12 │ │ │ │ - @ instruction: 0xf8cef7a6 │ │ │ │ + @ instruction: 0xf908f7a6 │ │ │ │ ldreq pc, [pc, -r0] │ │ │ │ ldmdale r9!, {r0, r2, r4, r8, r9, sl, fp, sp} │ │ │ │ ldrsbtge pc, [r4], #-143 @ 0xffffff71 @ │ │ │ │ vst1.8 {d18-d20}, [r7], r0 │ │ │ │ @ instruction: 0xf04f53e2 │ │ │ │ @ instruction: 0xf10a0708 │ │ │ │ ldrbmi r0, [r4], -r4, lsl #22 │ │ │ │ strbeq r9, [fp, r0, lsl #6]! │ │ │ │ - bl 0xfea1c4cc │ │ │ │ + bl 0xfea1c458 │ │ │ │ @ instruction: 0xf894010a │ │ │ │ @ instruction: 0xf0019000 │ │ │ │ - blls 0x1a7474 │ │ │ │ + blls 0x1a7400 │ │ │ │ addeq r4, r9, r0, asr #12 │ │ │ │ tstpne r7, r9, lsl fp @ p-variant is OBSOLETE │ │ │ │ ldmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ @ instruction: 0xf7912300 │ │ │ │ - blls 0x1a6e38 │ │ │ │ - bl 0x2ed454 │ │ │ │ - bl 0x1afc98 │ │ │ │ + blls 0x1a6eac │ │ │ │ + bl 0x2ed3e0 │ │ │ │ + bl 0x1afc24 │ │ │ │ @ instruction: 0xf8a30349 │ │ │ │ stceq 13, cr0, [r0], {224} @ 0xe0 │ │ │ │ cdpeq 8, 14, cr15, cr0, cr3, {5} │ │ │ │ vraddhn.i16 d19, , │ │ │ │ @ instruction: 0xf086150f │ │ │ │ ldrbmi r0, [ip, #-1538] @ 0xfffff9fe │ │ │ │ ldrdlt sp, [r5], -fp │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - @ instruction: 0xf94cf729 │ │ │ │ - ldrhteq sp, [r3], -ip │ │ │ │ + @ instruction: 0xf986f729 │ │ │ │ + eorseq sp, r3, ip, lsr r4 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ strmi fp, [r0], r5, lsl #1 │ │ │ │ and pc, r4, sp, asr #17 │ │ │ │ andne lr, r2, #3358720 @ 0x334000 │ │ │ │ @ instruction: 0xff9af7fd │ │ │ │ strbmi r4, [r0], -r5, lsl #12 │ │ │ │ - @ instruction: 0xf878f7a6 │ │ │ │ + @ instruction: 0xf8b2f7a6 │ │ │ │ ldreq pc, [pc, -r0] │ │ │ │ ldmdale r9!, {r0, r2, r4, r8, r9, sl, fp, sp} │ │ │ │ ldrsbtge pc, [r4], #-143 @ 0xffffff71 @ │ │ │ │ vst1.8 {d18-d20}, [r7], r0 │ │ │ │ @ instruction: 0xf04f53e2 │ │ │ │ @ instruction: 0xf10a0708 │ │ │ │ ldrbmi r0, [r4], -r4, lsl #22 │ │ │ │ strbeq r9, [fp, r0, lsl #6]! │ │ │ │ - bl 0xfea1c578 │ │ │ │ + bl 0xfea1c504 │ │ │ │ @ instruction: 0xf894010a │ │ │ │ @ instruction: 0xf0019000 │ │ │ │ - blls 0x1a7520 │ │ │ │ + blls 0x1a74ac │ │ │ │ addeq r4, r9, r0, asr #12 │ │ │ │ tstpne r7, r9, lsl fp @ p-variant is OBSOLETE │ │ │ │ ldmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ @ instruction: 0xf7912300 │ │ │ │ - blls 0x1a6d8c │ │ │ │ - bl 0x2ed500 │ │ │ │ - bl 0x1afd44 │ │ │ │ + blls 0x1a6e00 │ │ │ │ + bl 0x2ed48c │ │ │ │ + bl 0x1afcd0 │ │ │ │ @ instruction: 0xf8a30349 │ │ │ │ stceq 13, cr0, [r0], {224} @ 0xe0 │ │ │ │ cdpeq 8, 14, cr15, cr0, cr3, {5} │ │ │ │ vraddhn.i16 d19, , │ │ │ │ @ instruction: 0xf086150f │ │ │ │ ldrbmi r0, [ip, #-1538] @ 0xfffff9fe │ │ │ │ ldrdlt sp, [r5], -fp │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - @ instruction: 0xf8f6f729 │ │ │ │ - eorseq sp, r3, r0, asr #9 │ │ │ │ + @ instruction: 0xf930f729 │ │ │ │ + eorseq sp, r3, r0, asr #8 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ strmi fp, [r2], r3, lsl #1 │ │ │ │ ldrmi r4, [r3], sp, lsl #12 │ │ │ │ and pc, r4, sp, asr #17 │ │ │ │ @ instruction: 0xff44f7fd │ │ │ │ ldrbmi r4, [r0], -r6, lsl #12 │ │ │ │ - @ instruction: 0xf822f7a6 │ │ │ │ + @ instruction: 0xf85cf7a6 │ │ │ │ ldmdaeq pc, {ip, sp, lr, pc} @ │ │ │ │ svceq 0x0015f1b8 │ │ │ │ - bl 0x39d24c │ │ │ │ + bl 0x39d1d8 │ │ │ │ vrshl.s8 d18, d5, d13 │ │ │ │ - vaddhn.i16 d20, q8, q10 │ │ │ │ + vaddhn.i16 d20, q0, q10 │ │ │ │ vst3.8 {d16-d18}, [r8 :256], r3 │ │ │ │ @ instruction: 0xf50558e2 │ │ │ │ @ instruction: 0xf104655e │ │ │ │ ldrbeq r0, [r3, r4, lsl #18]! │ │ │ │ stmdavc r7!, {r1, r3, r8, sl, ip, lr, pc} │ │ │ │ - blls 0x138acc │ │ │ │ - bl 0x3b8b08 │ │ │ │ + blls 0x138a58 │ │ │ │ + bl 0x3b8a94 │ │ │ │ ldmeq pc!, {r0, r1, r2, r7, r8} @ │ │ │ │ - mcr2 7, 6, pc, cr6, cr1, {4} @ │ │ │ │ + @ instruction: 0xff00f791 │ │ │ │ eoreq pc, r7, r5, asr #16 │ │ │ │ vraddhn.i16 d19, q3, │ │ │ │ @ instruction: 0xf505160f │ │ │ │ strbmi r7, [ip, #-1408] @ 0xfffffa80 │ │ │ │ andlt sp, r3, fp, ror #3 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - @ instruction: 0xf8aef729 │ │ │ │ + @ instruction: 0xf8e8f729 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ strmi fp, [r1], r3, lsl #1 │ │ │ │ ldrmi r4, [r3], sl, lsl #13 │ │ │ │ and pc, r4, sp, asr #17 │ │ │ │ mrc2 7, 7, pc, cr14, cr13, {7} │ │ │ │ strbmi r4, [r8], -r6, lsl #12 │ │ │ │ - @ instruction: 0xffdcf7a5 │ │ │ │ + @ instruction: 0xf816f7a6 │ │ │ │ ldmdaeq pc, {ip, sp, lr, pc} @ │ │ │ │ svceq 0x0015f1b8 │ │ │ │ @ instruction: 0xf448bf9f │ │ │ │ strcs r5, [r2, #-2274] @ 0xfffff71e │ │ │ │ - strmi pc, [r8, sp, asr #4]! │ │ │ │ + strmi pc, [r8, -sp, asr #4]! │ │ │ │ ldreq pc, [r3, -r0, asr #5]! │ │ │ │ ldrbeq sp, [r3, r4, lsr #16]! │ │ │ │ ldmdavc ip!, {r0, r4, r8, sl, ip, lr, pc} │ │ │ │ - blls 0x138b50 │ │ │ │ - bl 0x3b8b6c │ │ │ │ + blls 0x138adc │ │ │ │ + bl 0x3b8af8 │ │ │ │ @ instruction: 0xf0040184 │ │ │ │ @ instruction: 0xf79104fc │ │ │ │ - @ instruction: 0xf005fe83 │ │ │ │ + @ instruction: 0xf005febd │ │ │ │ ldrbmi r0, [r3], #-771 @ 0xfffffcfd │ │ │ │ strcs lr, [r3], #-2820 @ 0xfffff4fc │ │ │ │ @ instruction: 0xf8c4444c │ │ │ │ strcc r0, [r1, #-3552] @ 0xfffff220 │ │ │ │ strne pc, [pc], -r6, asr #7 │ │ │ │ stccs 7, cr3, [r6, #-4] │ │ │ │ andlt sp, r3, r5, ror #3 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - @ instruction: 0xf866f729 │ │ │ │ + @ instruction: 0xf8a0f729 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ strmi fp, [r2], r3, lsl #1 │ │ │ │ ldrmi r4, [r3], sp, lsl #12 │ │ │ │ and pc, r4, sp, asr #17 │ │ │ │ mrc2 7, 5, pc, cr6, cr13, {7} │ │ │ │ ldrbmi r4, [r0], -r6, lsl #12 │ │ │ │ - @ instruction: 0xff94f7a5 │ │ │ │ + @ instruction: 0xffcef7a5 │ │ │ │ ldmdaeq pc, {ip, sp, lr, pc} @ │ │ │ │ svceq 0x0015f1b8 │ │ │ │ - bl 0x39d368 │ │ │ │ + bl 0x39d2f4 │ │ │ │ vrshl.s8 d18, d5, d13 │ │ │ │ - vaddhn.i16 d20, q8, q14 │ │ │ │ + vaddhn.i16 d20, q0, q14 │ │ │ │ vst3.8 {d16-d18}, [r8 :256], r3 │ │ │ │ @ instruction: 0xf50558e2 │ │ │ │ @ instruction: 0xf104655e │ │ │ │ ldrbeq r0, [r3, r4, lsl #18]! │ │ │ │ stmdavc r7!, {r1, r3, r8, sl, ip, lr, pc} │ │ │ │ - blls 0x138be8 │ │ │ │ - bl 0x3b8c24 │ │ │ │ + blls 0x138b74 │ │ │ │ + bl 0x3b8bb0 │ │ │ │ ldmeq pc!, {r0, r1, r2, r7, r8} @ │ │ │ │ - mrc2 7, 1, pc, cr8, cr1, {4} │ │ │ │ + mrc2 7, 3, pc, cr2, cr1, {4} │ │ │ │ eoreq pc, r7, r5, asr #16 │ │ │ │ vraddhn.i16 d19, q3, │ │ │ │ @ instruction: 0xf505160f │ │ │ │ strbmi r7, [ip, #-1408] @ 0xfffffa80 │ │ │ │ andlt sp, r3, fp, ror #3 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - @ instruction: 0xf820f729 │ │ │ │ + @ instruction: 0xf85af729 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ strmi fp, [r1], r3, lsl #1 │ │ │ │ ldrmi r4, [r3], sl, lsl #13 │ │ │ │ and pc, r4, sp, asr #17 │ │ │ │ mrc2 7, 3, pc, cr0, cr13, {7} │ │ │ │ strbmi r4, [r8], -r6, lsl #12 │ │ │ │ - @ instruction: 0xff4ef7a5 │ │ │ │ + @ instruction: 0xff88f7a5 │ │ │ │ ldmdaeq pc, {ip, sp, lr, pc} @ │ │ │ │ svceq 0x0015f1b8 │ │ │ │ @ instruction: 0xf448bf9f │ │ │ │ strcs r5, [r2, #-2274] @ 0xfffff71e │ │ │ │ - ldrmi pc, [r0, sp, asr #4]! │ │ │ │ + ldrmi pc, [r0, -sp, asr #4]! │ │ │ │ ldreq pc, [r3, -r0, asr #5]! │ │ │ │ ldrbeq sp, [r3, r4, lsr #16]! │ │ │ │ ldmdavc ip!, {r0, r4, r8, sl, ip, lr, pc} │ │ │ │ - blls 0x138c6c │ │ │ │ - bl 0x3b8c88 │ │ │ │ + blls 0x138bf8 │ │ │ │ + bl 0x3b8c14 │ │ │ │ @ instruction: 0xf0040184 │ │ │ │ @ instruction: 0xf79104fc │ │ │ │ - @ instruction: 0xf005fdf5 │ │ │ │ + @ instruction: 0xf005fe2f │ │ │ │ ldrbmi r0, [r3], #-771 @ 0xfffffcfd │ │ │ │ strcs lr, [r3], #-2820 @ 0xfffff4fc │ │ │ │ @ instruction: 0xf8c4444c │ │ │ │ strcc r0, [r1, #-3552] @ 0xfffff220 │ │ │ │ strne pc, [pc], -r6, asr #7 │ │ │ │ stccs 7, cr3, [r6, #-4] │ │ │ │ andlt sp, r3, r5, ror #3 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - @ instruction: 0xffd8f728 │ │ │ │ + @ instruction: 0xf812f729 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ strmi fp, [r6], -r3, lsl #1 │ │ │ │ @ instruction: 0x468846f3 │ │ │ │ @ instruction: 0xf7fd9201 │ │ │ │ strmi pc, [r5], -r9, lsr #28 │ │ │ │ @ instruction: 0xf7a54630 │ │ │ │ - @ instruction: 0xf000ff07 │ │ │ │ + @ instruction: 0xf000ff41 │ │ │ │ ldmdacs r5, {r0, r1, r2, r3, r4} │ │ │ │ @ instruction: 0xf440bf9e │ │ │ │ @ instruction: 0x4c195ae2 │ │ │ │ stmdbeq r4, {r2, r8, ip, sp, lr, pc} │ │ │ │ strbeq sp, [fp, fp, lsr #16]! │ │ │ │ strcc sp, [r1], #-1039 @ 0xfffffbf1 │ │ │ │ - strne pc, [pc, #-965] @ 0xe7027 │ │ │ │ + strne pc, [pc, #-965] @ 0xe6fb3 │ │ │ │ mvnsle r4, r1, lsr #11 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ stmdavc r7!, {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ stmdbls r1, {r1, r4, r6, r9, sl, lr} │ │ │ │ @ instruction: 0x4630465b │ │ │ │ cmpeq r7, r1, lsl #22 │ │ │ │ - stc2 7, cr15, [r2, #580]! @ 0x244 │ │ │ │ + ldc2l 7, cr15, [ip, #580] @ 0x244 │ │ │ │ @ instruction: 0xf0022200 │ │ │ │ strbmi r0, [r3], #-769 @ 0xfffffcff │ │ │ │ movwcs lr, #15110 @ 0x3b06 │ │ │ │ - bl 0x1b8514 │ │ │ │ + bl 0x1b84a0 │ │ │ │ andcc r0, r1, #-2013265919 @ 0x88000001 │ │ │ │ @ instruction: 0xf8832a04 │ │ │ │ - b 0x14aabb4 │ │ │ │ + b 0x14aab40 │ │ │ │ mvnsle r2, r0, lsl r0 │ │ │ │ @ instruction: 0xf728e7d5 │ │ │ │ - svclt 0x0000ff8d │ │ │ │ - eorseq sp, r3, r4, asr #9 │ │ │ │ + svclt 0x0000ffc7 │ │ │ │ + eorseq sp, r3, r4, asr #8 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ strmi fp, [r6], -r3, lsl #1 │ │ │ │ @ instruction: 0x468846f3 │ │ │ │ @ instruction: 0xf7fd9201 │ │ │ │ @ instruction: 0x4605fddb │ │ │ │ @ instruction: 0xf7a54630 │ │ │ │ - @ instruction: 0xf000feb9 │ │ │ │ + @ instruction: 0xf000fef3 │ │ │ │ ldmdacs r5, {r0, r1, r2, r3, r4} │ │ │ │ @ instruction: 0xf440bf9e │ │ │ │ @ instruction: 0x4c195ae2 │ │ │ │ stmdbeq r4, {r2, r8, ip, sp, lr, pc} │ │ │ │ strbeq sp, [fp, fp, lsr #16]! │ │ │ │ strcc sp, [r1], #-1039 @ 0xfffffbf1 │ │ │ │ - strne pc, [pc, #-965] @ 0xe70c3 │ │ │ │ + strne pc, [pc, #-965] @ 0xe704f │ │ │ │ mvnsle r4, r1, lsr #11 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ stmdavc r7!, {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ stmdbls r1, {r1, r4, r6, r9, sl, lr} │ │ │ │ @ instruction: 0x4630465b │ │ │ │ cmpeq r7, r1, lsl #22 │ │ │ │ - ldc2l 7, cr15, [r4, #-580] @ 0xfffffdbc │ │ │ │ + stc2 7, cr15, [lr, #580] @ 0x244 │ │ │ │ @ instruction: 0xf0022200 │ │ │ │ strbmi r0, [r3], #-769 @ 0xfffffcff │ │ │ │ movwcs lr, #15110 @ 0x3b06 │ │ │ │ - bl 0x1b85b0 │ │ │ │ + bl 0x1b853c │ │ │ │ andcc r0, r1, #-2013265919 @ 0x88000001 │ │ │ │ @ instruction: 0xf8832a04 │ │ │ │ - b 0x14aac50 │ │ │ │ + b 0x14aabdc │ │ │ │ mvnsle r2, r0, lsl r0 │ │ │ │ @ instruction: 0xf728e7d5 │ │ │ │ - svclt 0x0000ff3f │ │ │ │ - eorseq sp, r3, r8, asr #9 │ │ │ │ + svclt 0x0000ff79 │ │ │ │ + eorseq sp, r3, r8, asr #8 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ strmi fp, [r7], -r3, lsl #1 │ │ │ │ @ instruction: 0xf8cd460e │ │ │ │ andls lr, r1, #0 │ │ │ │ stc2 7, cr15, [ip, #1012] @ 0x3f4 │ │ │ │ ldrtmi r4, [r8], -r5, lsl #12 │ │ │ │ - cdp2 7, 6, cr15, cr10, cr5, {5} │ │ │ │ + cdp2 7, 10, cr15, cr4, cr5, {5} │ │ │ │ andseq pc, pc, r0 │ │ │ │ stmdale sp!, {r0, r2, r4, fp, sp} │ │ │ │ ldcmi 2, cr0, [r7], {49} @ 0x31 │ │ │ │ - bvs 0x18a491c │ │ │ │ + bvs 0x18a48a8 │ │ │ │ msrvs SPSR_fsx, r1, lsl #10 │ │ │ │ - blpl 0xff9a4620 │ │ │ │ + blpl 0xff9a45ac │ │ │ │ ldmdane lr!, {r1, r3, r4, r5, r7, sl, lr}^ │ │ │ │ stmdaeq r4, {r2, r8, ip, sp, lr, pc} │ │ │ │ - strle r0, [pc], #-2027 @ 0xe752c │ │ │ │ + strle r0, [pc], #-2027 @ 0xe74b8 │ │ │ │ vraddhn.i16 d19, , │ │ │ │ strbmi r1, [r4, #-1295] @ 0xfffffaf1 │ │ │ │ strdlt sp, [r3], -r8 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ mulls r0, r4, r8 │ │ │ │ stmdbls r1, {r1, r3, r4, r6, r9, sl, lr} │ │ │ │ - blls 0xf8e38 │ │ │ │ + blls 0xf8dc4 │ │ │ │ orreq lr, r9, r1, lsl #22 │ │ │ │ - ldc2l 7, cr15, [lr], #580 @ 0x244 │ │ │ │ + ldc2 7, cr15, [r8, #-580]! @ 0xfffffdbc │ │ │ │ andseq pc, r9, sl, lsr #16 │ │ │ │ @ instruction: 0xf8260c00 │ │ │ │ bfi r0, r9, #0, #32 │ │ │ │ - cdp2 7, 15, cr15, cr4, cr8, {1} │ │ │ │ - eorseq sp, r3, ip, asr #9 │ │ │ │ + @ instruction: 0xff2ef728 │ │ │ │ + eorseq sp, r3, ip, asr #8 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ strmi fp, [r7], -r3, lsl #1 │ │ │ │ @ instruction: 0xf8cd460e │ │ │ │ andls lr, r1, #0 │ │ │ │ stc2l 7, cr15, [r2, #-1012] @ 0xfffffc0c │ │ │ │ ldrtmi r4, [r8], -r5, lsl #12 │ │ │ │ - cdp2 7, 2, cr15, cr0, cr5, {5} │ │ │ │ + cdp2 7, 5, cr15, cr10, cr5, {5} │ │ │ │ andseq pc, pc, r0 │ │ │ │ stmdale sp!, {r0, r2, r4, fp, sp} │ │ │ │ ldcmi 2, cr0, [r7], {49} @ 0x31 │ │ │ │ - bvs 0x18a49b0 │ │ │ │ + bvs 0x18a493c │ │ │ │ msrvs SPSR_fsx, r1, lsl #10 │ │ │ │ - blpl 0xff9a46b4 │ │ │ │ + blpl 0xff9a4640 │ │ │ │ ldmdane lr!, {r1, r3, r4, r5, r7, sl, lr}^ │ │ │ │ stmdaeq r4, {r2, r8, ip, sp, lr, pc} │ │ │ │ - strle r0, [pc], #-2027 @ 0xe75c0 │ │ │ │ + strle r0, [pc], #-2027 @ 0xe754c │ │ │ │ vraddhn.i16 d19, , │ │ │ │ strbmi r1, [r4, #-1295] @ 0xfffffaf1 │ │ │ │ strdlt sp, [r3], -r8 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ mulls r0, r4, r8 │ │ │ │ stmdbls r1, {r1, r3, r4, r6, r9, sl, lr} │ │ │ │ - blls 0xf8ecc │ │ │ │ + blls 0xf8e58 │ │ │ │ orreq lr, r9, r1, lsl #22 │ │ │ │ - ldc2 7, cr15, [r4], #580 @ 0x244 │ │ │ │ + stc2l 7, cr15, [lr], #580 @ 0x244 │ │ │ │ andseq pc, r9, sl, lsr #16 │ │ │ │ @ instruction: 0xf8260c00 │ │ │ │ bfi r0, r9, #0, #32 │ │ │ │ - cdp2 7, 10, cr15, cr10, cr8, {1} │ │ │ │ - ldrsbteq sp, [r3], -r0 │ │ │ │ + cdp2 7, 14, cr15, cr4, cr8, {1} │ │ │ │ + eorseq sp, r3, r0, asr r4 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ strmi fp, [r0], r3, lsl #1 │ │ │ │ ldrmi r4, [r3], sl, lsl #13 │ │ │ │ and pc, r4, sp, asr #17 │ │ │ │ ldc2l 7, cr15, [r8], #1012 @ 0x3f4 │ │ │ │ strbmi r4, [r0], -r6, lsl #12 │ │ │ │ - ldc2l 7, cr15, [r6, #660] @ 0x294 │ │ │ │ + cdp2 7, 1, cr15, cr0, cr5, {5} │ │ │ │ ldreq pc, [pc, -r0] │ │ │ │ svclt 0x009e2f15 │ │ │ │ strbpl pc, [r2, r7, asr #8]! @ │ │ │ │ @ instruction: 0xf8df2500 │ │ │ │ stmdale r4!, {r2, r4, r6, ip, pc} │ │ │ │ ldrle r0, [r2, #-2035] @ 0xfffff80d │ │ │ │ andmi pc, r9, r5, lsl r8 @ │ │ │ │ - blls 0x138f38 │ │ │ │ - bl 0x1f8f54 │ │ │ │ + blls 0x138ec4 │ │ │ │ + bl 0x1f8ee0 │ │ │ │ @ instruction: 0xf791010b │ │ │ │ - stmiaeq r4!, {r0, r7, sl, fp, ip, sp, lr, pc}^ │ │ │ │ + stmiaeq r4!, {r0, r1, r3, r4, r5, r7, sl, fp, ip, sp, lr, pc}^ │ │ │ │ movweq pc, #4101 @ 0x1005 @ │ │ │ │ adceq r4, r4, r3, asr r4 │ │ │ │ strcs lr, [r3], #-2820 @ 0xfffff4fc │ │ │ │ @ instruction: 0xf8c44444 │ │ │ │ strcc r0, [r1, #-3552] @ 0xfffff220 │ │ │ │ strne pc, [pc], -r6, asr #7 │ │ │ │ mvnle r2, r4, lsl #26 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf7288ff0 │ │ │ │ - svclt 0x0000fe63 │ │ │ │ - ldrsbteq sp, [r3], -r4 │ │ │ │ + svclt 0x0000fe9d │ │ │ │ + eorseq sp, r3, r4, asr r4 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ strmi fp, [r0], r3, lsl #1 │ │ │ │ ldrmi r4, [r3], sl, lsl #13 │ │ │ │ and pc, r4, sp, asr #17 │ │ │ │ ldc2 7, cr15, [r0], #1012 @ 0x3f4 │ │ │ │ strbmi r4, [r0], -r6, lsl #12 │ │ │ │ - stc2 7, cr15, [lr, #660] @ 0x294 │ │ │ │ + stc2l 7, cr15, [r8, #660] @ 0x294 │ │ │ │ ldreq pc, [pc, -r0] │ │ │ │ svclt 0x009e2f15 │ │ │ │ strbpl pc, [r2, r7, asr #8]! @ │ │ │ │ @ instruction: 0xf8df2500 │ │ │ │ stmdale r4!, {r2, r4, r6, ip, pc} │ │ │ │ ldrle r0, [r2, #-2035] @ 0xfffff80d │ │ │ │ andmi pc, r9, r5, lsl r8 @ │ │ │ │ - blls 0x138fc8 │ │ │ │ - bl 0x1f8fe4 │ │ │ │ + blls 0x138f54 │ │ │ │ + bl 0x1f8f70 │ │ │ │ @ instruction: 0xf791010b │ │ │ │ - stmiaeq r4!, {r0, r3, r4, r5, sl, fp, ip, sp, lr, pc}^ │ │ │ │ + stmiaeq r4!, {r0, r1, r4, r5, r6, sl, fp, ip, sp, lr, pc}^ │ │ │ │ movweq pc, #4101 @ 0x1005 @ │ │ │ │ adceq r4, r4, r3, asr r4 │ │ │ │ strcs lr, [r3], #-2820 @ 0xfffff4fc │ │ │ │ @ instruction: 0xf8c44444 │ │ │ │ strcc r0, [r1, #-3552] @ 0xfffff220 │ │ │ │ strne pc, [pc], -r6, asr #7 │ │ │ │ mvnle r2, r4, lsl #26 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf7288ff0 │ │ │ │ - svclt 0x0000fe1b │ │ │ │ - ldrsbteq sp, [r3], -r8 │ │ │ │ + svclt 0x0000fe55 │ │ │ │ + eorseq sp, r3, r8, asr r4 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ strmi fp, [r7], -r5, lsl #1 │ │ │ │ ldrmi r4, [r3], r9, lsl #13 │ │ │ │ and pc, ip, sp, asr #17 │ │ │ │ stc2l 7, cr15, [r8], #-1012 @ 0xfffffc0c │ │ │ │ ldrtmi r4, [r8], -r5, lsl #12 │ │ │ │ - stc2l 7, cr15, [r6, #-660] @ 0xfffffd6c │ │ │ │ + stc2 7, cr15, [r0, #660] @ 0x294 │ │ │ │ ldreq pc, [pc], -r0 │ │ │ │ ldmdale r6!, {r0, r2, r4, r9, sl, fp, sp} │ │ │ │ - strtmi pc, [r4], #589 @ 0x24d │ │ │ │ + strtmi pc, [r4], #-589 @ 0xfffffdb3 │ │ │ │ ldrteq pc, [r3], #-704 @ 0xfffffd40 @ │ │ │ │ strbtpl pc, [r2], r6, asr #8 @ │ │ │ │ stmdbcs r9, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc} │ │ │ │ stmdaeq r4, {r2, r8, ip, sp, lr, pc} │ │ │ │ - beq 0x2238ac │ │ │ │ - strle r0, [pc], #-2027 @ 0xe7774 │ │ │ │ + beq 0x223838 │ │ │ │ + strle r0, [pc], #-2027 @ 0xe7700 │ │ │ │ vraddhn.i16 d19, , │ │ │ │ strmi r1, [r0, #1295]! @ 0x50f │ │ │ │ strdlt sp, [r5], -r8 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ andcs r7, r0, #2162688 @ 0x210000 │ │ │ │ - bl 0x1303a8 │ │ │ │ + bl 0x130334 │ │ │ │ @ instruction: 0xf50c0c09 │ │ │ │ - blx 0x54291e │ │ │ │ + blx 0x5428aa │ │ │ │ ldrtmi fp, [ip], #266 @ 0x10a │ │ │ │ - blcc 0x12800c │ │ │ │ + blcc 0x127f98 │ │ │ │ andeq pc, r0, ip, lsl r8 @ │ │ │ │ andcs lr, r2, #64, 20 @ 0x40000 │ │ │ │ mvnsle r1, r8, asr ip │ │ │ │ ldrtmi r9, [r8], -r3, lsl #22 │ │ │ │ ldrtmi r9, [r3], -r0, lsl #6 │ │ │ │ - ldc2 7, cr15, [sl], #-580 @ 0xfffffdbc │ │ │ │ + ldc2l 7, cr15, [r4], #-580 @ 0xfffffdbc │ │ │ │ @ instruction: 0xf728e7d6 │ │ │ │ - svclt 0x0000fdc7 │ │ │ │ + svclt 0x0000fe01 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ strmi fp, [r7], -r5, lsl #1 │ │ │ │ ldrmi r4, [r3], r9, lsl #13 │ │ │ │ and pc, ip, sp, asr #17 │ │ │ │ ldc2 7, cr15, [r6], {253} @ 0xfd │ │ │ │ ldrtmi r4, [r8], -r5, lsl #12 │ │ │ │ - ldc2l 7, cr15, [r4], #660 @ 0x294 │ │ │ │ + stc2 7, cr15, [lr, #-660]! @ 0xfffffd6c │ │ │ │ ldreq pc, [pc], -r0 │ │ │ │ ldmdale r6!, {r0, r2, r4, r9, sl, fp, sp} │ │ │ │ - strtmi pc, [r8], #589 @ 0x24d │ │ │ │ + strtmi pc, [r8], #-589 @ 0xfffffdb3 │ │ │ │ ldrteq pc, [r3], #-704 @ 0xfffffd40 @ │ │ │ │ strbtpl pc, [r2], r6, asr #8 @ │ │ │ │ stmdbcs r9, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc} │ │ │ │ stmdaeq r4, {r2, r8, ip, sp, lr, pc} │ │ │ │ - beq 0x223950 │ │ │ │ - strle r0, [pc], #-2027 @ 0xe7818 │ │ │ │ + beq 0x2238dc │ │ │ │ + strle r0, [pc], #-2027 @ 0xe77a4 │ │ │ │ vraddhn.i16 d19, , │ │ │ │ strmi r1, [r0, #1295]! @ 0x50f │ │ │ │ strdlt sp, [r5], -r8 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ andcs r7, r0, #2162688 @ 0x210000 │ │ │ │ - bl 0x13044c │ │ │ │ + bl 0x1303d8 │ │ │ │ @ instruction: 0xf50c0c09 │ │ │ │ - blx 0x5429c2 │ │ │ │ + blx 0x54294e │ │ │ │ ldrtmi fp, [ip], #266 @ 0x10a │ │ │ │ - blcc 0x1280b0 │ │ │ │ + blcc 0x12803c │ │ │ │ andeq pc, r0, ip, lsl r8 @ │ │ │ │ andcs lr, r2, #64, 20 @ 0x40000 │ │ │ │ mvnsle r1, r8, asr ip │ │ │ │ ldrtmi r9, [r8], -r3, lsl #22 │ │ │ │ ldrtmi r9, [r3], -r0, lsl #6 │ │ │ │ - blx 0xffb256ae │ │ │ │ + stc2 7, cr15, [r2], #-580 @ 0xfffffdbc │ │ │ │ @ instruction: 0xf728e7d6 │ │ │ │ - svclt 0x0000fd75 │ │ │ │ + svclt 0x0000fdaf │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ strmi fp, [r7], -r5, lsl #1 │ │ │ │ ldrmi r4, [r3], r9, lsl #13 │ │ │ │ and pc, ip, sp, asr #17 │ │ │ │ - blx 0xff225886 │ │ │ │ + blx 0xff225812 │ │ │ │ ldrtmi r4, [r8], -r5, lsl #12 │ │ │ │ - stc2 7, cr15, [r2], #660 @ 0x294 │ │ │ │ + ldc2l 7, cr15, [ip], {165} @ 0xa5 │ │ │ │ ldreq pc, [pc], -r0 │ │ │ │ ldmdale r6!, {r0, r2, r4, r9, sl, fp, sp} │ │ │ │ - strtmi pc, [ip], #589 @ 0x24d │ │ │ │ + strtmi pc, [ip], #-589 @ 0xfffffdb3 │ │ │ │ ldrteq pc, [r3], #-704 @ 0xfffffd40 @ │ │ │ │ strbtpl pc, [r2], r6, asr #8 @ │ │ │ │ stmdbcs r9, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc} │ │ │ │ stmdaeq r4, {r2, r8, ip, sp, lr, pc} │ │ │ │ - beq 0x2239f4 │ │ │ │ - strle r0, [pc], #-2027 @ 0xe78bc │ │ │ │ + beq 0x223980 │ │ │ │ + strle r0, [pc], #-2027 @ 0xe7848 │ │ │ │ vraddhn.i16 d19, , │ │ │ │ strmi r1, [r0, #1295]! @ 0x50f │ │ │ │ strdlt sp, [r5], -r8 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ andcs r7, r0, #2162688 @ 0x210000 │ │ │ │ - bl 0x1304f0 │ │ │ │ + bl 0x13047c │ │ │ │ @ instruction: 0xf50c0c09 │ │ │ │ - blx 0x542a66 │ │ │ │ + blx 0x5429f2 │ │ │ │ ldrtmi fp, [ip], #266 @ 0x10a │ │ │ │ - blcc 0x128154 │ │ │ │ + blcc 0x1280e0 │ │ │ │ andeq pc, r0, ip, lsl r8 @ │ │ │ │ andcs lr, r2, #64, 20 @ 0x40000 │ │ │ │ mvnsle r1, r8, asr ip │ │ │ │ ldrtmi r9, [r8], -r3, lsl #22 │ │ │ │ ldrtmi r9, [r3], -r0, lsl #6 │ │ │ │ - blx 0xfe6a5752 │ │ │ │ + blx 0xff5256de │ │ │ │ @ instruction: 0xf728e7d6 │ │ │ │ - svclt 0x0000fd23 │ │ │ │ + svclt 0x0000fd5d │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ strmi fp, [r7], -r5, lsl #1 │ │ │ │ ldrmi r4, [r3], r9, lsl #13 │ │ │ │ and pc, ip, sp, asr #17 │ │ │ │ - blx 0x1da592a │ │ │ │ + blx 0x1da58b6 │ │ │ │ ldrtmi r4, [r8], -r5, lsl #12 │ │ │ │ - mrrc2 7, 10, pc, r0, cr5 @ │ │ │ │ + stc2 7, cr15, [sl], {165} @ 0xa5 │ │ │ │ ldreq pc, [pc], -r0 │ │ │ │ ldmdale r6!, {r0, r2, r4, r9, sl, fp, sp} │ │ │ │ - ldrtmi pc, [r0], #589 @ 0x24d @ │ │ │ │ + ldrtmi pc, [r0], #-589 @ 0xfffffdb3 @ │ │ │ │ ldrteq pc, [r3], #-704 @ 0xfffffd40 @ │ │ │ │ strbtpl pc, [r2], r6, asr #8 @ │ │ │ │ stmdbcs r9, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc} │ │ │ │ stmdaeq r4, {r2, r8, ip, sp, lr, pc} │ │ │ │ - beq 0x223a98 │ │ │ │ - strle r0, [pc], #-2027 @ 0xe7960 │ │ │ │ + beq 0x223a24 │ │ │ │ + strle r0, [pc], #-2027 @ 0xe78ec │ │ │ │ vraddhn.i16 d19, , │ │ │ │ strmi r1, [r0, #1295]! @ 0x50f │ │ │ │ strdlt sp, [r5], -r8 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ andcs r7, r0, #2162688 @ 0x210000 │ │ │ │ - bl 0x130594 │ │ │ │ + bl 0x130520 │ │ │ │ @ instruction: 0xf50c0c09 │ │ │ │ - blx 0x542b0a │ │ │ │ + blx 0x542a96 │ │ │ │ ldrtmi fp, [ip], #266 @ 0x10a │ │ │ │ - blcc 0x1281f8 │ │ │ │ + blcc 0x128184 │ │ │ │ andeq pc, r0, ip, lsl r8 @ │ │ │ │ andcs lr, r2, #64, 20 @ 0x40000 │ │ │ │ mvnsle r1, r8, asr ip │ │ │ │ ldrtmi r9, [r8], -r3, lsl #22 │ │ │ │ ldrtmi r9, [r3], -r0, lsl #6 │ │ │ │ - blx 0x12257f6 │ │ │ │ + blx 0x20a5782 │ │ │ │ @ instruction: 0xf728e7d6 │ │ │ │ - svclt 0x0000fcd1 │ │ │ │ + svclt 0x0000fd0b │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ strmi fp, [r0], r7, lsl #1 │ │ │ │ @ instruction: 0xf8cd4693 │ │ │ │ tstls r5, r0, lsl r0 │ │ │ │ - blx 0x9259ce │ │ │ │ + blx 0x92595a │ │ │ │ strbmi r4, [r0], -r5, lsl #12 │ │ │ │ - blx 0xa5876 │ │ │ │ + ldc2 7, cr15, [r8], #-660 @ 0xfffffd6c │ │ │ │ ldreq pc, [pc, -r0] │ │ │ │ ldmdale sl!, {r0, r2, r4, r8, r9, sl, fp, sp} │ │ │ │ mvnpl pc, #1191182336 @ 0x47000000 │ │ │ │ - ldrmi pc, [r4, sp, asr #4]! │ │ │ │ + ldrmi pc, [r4, -sp, asr #4]! │ │ │ │ ldreq pc, [r3, -r0, asr #5]! │ │ │ │ @ instruction: 0xf1072600 │ │ │ │ ldrtmi r0, [ip], -r4, lsl #18 │ │ │ │ @ instruction: 0xf04f9303 │ │ │ │ strbeq r0, [fp, r8, lsl #20]! │ │ │ │ - blls 0x25ce6c │ │ │ │ + blls 0x25cdf8 │ │ │ │ stmdavc r1!, {r1, r5, r6, r7, r8, r9, fp, ip} │ │ │ │ andeq pc, r1, #2 │ │ │ │ @ instruction: 0x464018f3 │ │ │ │ - bl 0x2e7c60 │ │ │ │ - bl 0x1b0628 │ │ │ │ - blx 0x528726 │ │ │ │ + bl 0x2e7bec │ │ │ │ + bl 0x1b05b4 │ │ │ │ + blx 0x5286b2 │ │ │ │ @ instruction: 0xf8b3210a │ │ │ │ ldrbmi r2, [r9], #-3552 @ 0xfffff220 │ │ │ │ mcrcc 8, 7, pc, cr0, cr3, {5} @ │ │ │ │ andmi lr, r3, #270336 @ 0x42000 │ │ │ │ movwls r9, #2820 @ 0xb04 │ │ │ │ @ instruction: 0xf7919b03 │ │ │ │ - strcc pc, [r1], #-2815 @ 0xfffff501 │ │ │ │ - strne pc, [pc, #-965] @ 0xe767b │ │ │ │ + strcc pc, [r1], #-2873 @ 0xfffff4c7 │ │ │ │ + strne pc, [pc, #-965] @ 0xe7607 │ │ │ │ streq pc, [r2], -r6, lsl #1 │ │ │ │ bicsle r4, ip, ip, asr #10 │ │ │ │ andcs fp, r0, r7 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf7288ff0 │ │ │ │ - svclt 0x0000fc7b │ │ │ │ + svclt 0x0000fcb5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ strmi fp, [r0], r7, lsl #1 │ │ │ │ @ instruction: 0xf8cd4693 │ │ │ │ tstls r5, r0, lsl r0 │ │ │ │ - blx 0xff3a5a78 │ │ │ │ + blx 0xff3a5a04 │ │ │ │ strbmi r4, [r0], -r5, lsl #12 │ │ │ │ - blx 0xfeb25922 │ │ │ │ + blx 0xff9a58ae │ │ │ │ ldreq pc, [pc, -r0] │ │ │ │ ldmdale sl!, {r0, r2, r4, r8, r9, sl, fp, sp} │ │ │ │ mvnpl pc, #1191182336 @ 0x47000000 │ │ │ │ - ldrmi pc, [r8, sp, asr #4]! │ │ │ │ + ldrmi pc, [r8, -sp, asr #4]! │ │ │ │ ldreq pc, [r3, -r0, asr #5]! │ │ │ │ @ instruction: 0xf1072600 │ │ │ │ ldrtmi r0, [ip], -r4, lsl #18 │ │ │ │ @ instruction: 0xf04f9303 │ │ │ │ strbeq r0, [fp, r8, lsl #20]! │ │ │ │ - blls 0x25cf18 │ │ │ │ + blls 0x25cea4 │ │ │ │ stmdavc r1!, {r1, r5, r6, r7, r8, r9, fp, ip} │ │ │ │ andeq pc, r1, #2 │ │ │ │ @ instruction: 0x464018f3 │ │ │ │ - bl 0x2e7d0c │ │ │ │ - bl 0x1b06d4 │ │ │ │ - blx 0x5287d2 │ │ │ │ + bl 0x2e7c98 │ │ │ │ + bl 0x1b0660 │ │ │ │ + blx 0x52875e │ │ │ │ @ instruction: 0xf8b3210a │ │ │ │ ldrbmi r2, [r9], #-3552 @ 0xfffff220 │ │ │ │ mcrcc 8, 7, pc, cr0, cr3, {5} @ │ │ │ │ andmi lr, r3, #270336 @ 0x42000 │ │ │ │ movwls r9, #2820 @ 0xb04 │ │ │ │ @ instruction: 0xf7919b03 │ │ │ │ - strcc pc, [r1], #-2729 @ 0xfffff557 │ │ │ │ - strne pc, [pc, #-965] @ 0xe7727 │ │ │ │ + strcc pc, [r1], #-2787 @ 0xfffff51d │ │ │ │ + strne pc, [pc, #-965] @ 0xe76b3 │ │ │ │ streq pc, [r2], -r6, lsl #1 │ │ │ │ bicsle r4, ip, ip, asr #10 │ │ │ │ andcs fp, r0, r7 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf7288ff0 │ │ │ │ - svclt 0x0000fc25 │ │ │ │ + svclt 0x0000fc5f │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ strmi fp, [r0], r7, lsl #1 │ │ │ │ @ instruction: 0xf8cd4693 │ │ │ │ tstls r5, r0, lsl r0 │ │ │ │ - blx 0x1e25b24 │ │ │ │ + blx 0x1e25ab0 │ │ │ │ strbmi r4, [r0], -r5, lsl #12 │ │ │ │ - blx 0x15a59ce │ │ │ │ + blx 0xfe42595a │ │ │ │ ldreq pc, [pc, -r0] │ │ │ │ ldmdale sl!, {r0, r2, r4, r8, r9, sl, fp, sp} │ │ │ │ mvnpl pc, #1191182336 @ 0x47000000 │ │ │ │ - ldrmi pc, [ip, sp, asr #4]! │ │ │ │ + ldrmi pc, [ip, -sp, asr #4]! │ │ │ │ ldreq pc, [r3, -r0, asr #5]! │ │ │ │ @ instruction: 0xf1072600 │ │ │ │ ldrtmi r0, [ip], -r4, lsl #18 │ │ │ │ @ instruction: 0xf04f9303 │ │ │ │ strbeq r0, [fp, r8, lsl #20]! │ │ │ │ - blls 0x25cfc4 │ │ │ │ + blls 0x25cf50 │ │ │ │ stmdavc r1!, {r1, r5, r6, r7, r8, r9, fp, ip} │ │ │ │ andeq pc, r1, #2 │ │ │ │ @ instruction: 0x464018f3 │ │ │ │ - bl 0x2e7db8 │ │ │ │ - bl 0x1b0780 │ │ │ │ - blx 0x52887e │ │ │ │ + bl 0x2e7d44 │ │ │ │ + bl 0x1b070c │ │ │ │ + blx 0x52880a │ │ │ │ @ instruction: 0xf8b3210a │ │ │ │ ldrbmi r2, [r9], #-3552 @ 0xfffff220 │ │ │ │ mcrcc 8, 7, pc, cr0, cr3, {5} @ │ │ │ │ andmi lr, r3, #270336 @ 0x42000 │ │ │ │ movwls r9, #2820 @ 0xb04 │ │ │ │ @ instruction: 0xf7919b03 │ │ │ │ - strcc pc, [r1], #-2643 @ 0xfffff5ad │ │ │ │ - strne pc, [pc, #-965] @ 0xe77d3 │ │ │ │ + strcc pc, [r1], #-2701 @ 0xfffff573 │ │ │ │ + strne pc, [pc, #-965] @ 0xe775f │ │ │ │ streq pc, [r2], -r6, lsl #1 │ │ │ │ bicsle r4, ip, ip, asr #10 │ │ │ │ andcs fp, r0, r7 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf7288ff0 │ │ │ │ - svclt 0x0000fbcf │ │ │ │ + svclt 0x0000fc09 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ strmi fp, [r0], r7, lsl #1 │ │ │ │ @ instruction: 0xf8cd4693 │ │ │ │ tstls r5, r0, lsl r0 │ │ │ │ - blx 0x8a5bd0 │ │ │ │ + blx 0x8a5b5c │ │ │ │ strbmi r4, [r0], -r5, lsl #12 │ │ │ │ - blx 0x25a78 │ │ │ │ + blx 0xea5a06 │ │ │ │ ldreq pc, [pc, -r0] │ │ │ │ ldmdale sl!, {r0, r2, r4, r8, r9, sl, fp, sp} │ │ │ │ mvnpl pc, #1191182336 @ 0x47000000 │ │ │ │ - strbmi pc, [r0, sp, asr #4] @ │ │ │ │ + strbmi pc, [r0, -sp, asr #4] @ │ │ │ │ ldreq pc, [r3, -r0, asr #5]! │ │ │ │ @ instruction: 0xf1072600 │ │ │ │ ldrtmi r0, [ip], -r4, lsl #18 │ │ │ │ @ instruction: 0xf04f9303 │ │ │ │ strbeq r0, [fp, r8, lsl #20]! │ │ │ │ - blls 0x25d070 │ │ │ │ + blls 0x25cffc │ │ │ │ stmdavc r1!, {r1, r5, r6, r7, r8, r9, fp, ip} │ │ │ │ andeq pc, r1, #2 │ │ │ │ @ instruction: 0x464018f3 │ │ │ │ - bl 0x2e7e64 │ │ │ │ - bl 0x1b082c │ │ │ │ - blx 0x52892a │ │ │ │ + bl 0x2e7df0 │ │ │ │ + bl 0x1b07b8 │ │ │ │ + blx 0x5288b6 │ │ │ │ @ instruction: 0xf8b3210a │ │ │ │ ldrbmi r2, [r9], #-3552 @ 0xfffff220 │ │ │ │ mcrcc 8, 7, pc, cr0, cr3, {5} @ │ │ │ │ andmi lr, r3, #270336 @ 0x42000 │ │ │ │ movwls r9, #2820 @ 0xb04 │ │ │ │ @ instruction: 0xf7919b03 │ │ │ │ - strcc pc, [r1], #-2557 @ 0xfffff603 │ │ │ │ - strne pc, [pc, #-965] @ 0xe787f │ │ │ │ + strcc pc, [r1], #-2615 @ 0xfffff5c9 │ │ │ │ + strne pc, [pc, #-965] @ 0xe780b │ │ │ │ streq pc, [r2], -r6, lsl #1 │ │ │ │ bicsle r4, ip, ip, asr #10 │ │ │ │ andcs fp, r0, r7 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf7288ff0 │ │ │ │ - svclt 0x0000fb79 │ │ │ │ + svclt 0x0000fbb3 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ strmi fp, [r1], r3, lsl #1 │ │ │ │ @ instruction: 0x460d46f2 │ │ │ │ @ instruction: 0xf7fd4693 │ │ │ │ strmi pc, [r6], -r9, asr #19 │ │ │ │ @ instruction: 0xf7a54648 │ │ │ │ - @ instruction: 0xf000faa7 │ │ │ │ + @ instruction: 0xf000fae1 │ │ │ │ svccs 0x0015071f │ │ │ │ - bl 0x35dd44 │ │ │ │ + bl 0x35dcd0 │ │ │ │ vrshl.s8 d18, d5, d13 │ │ │ │ - vaddhn.i16 d20, q8, q10 │ │ │ │ + vaddhn.i16 d20, q0, q10 │ │ │ │ vst3.8 {d16-d18}, [r7 :256], r3 │ │ │ │ @ instruction: 0xf50557e2 │ │ │ │ @ instruction: 0xf104655e │ │ │ │ ldrbeq r0, [r3, r4, lsl #16]! │ │ │ │ stmdavc r1!, {r0, r1, r3, r8, sl, ip, lr, pc} │ │ │ │ @ instruction: 0x4648463b │ │ │ │ - bl 0x3a9ee4 │ │ │ │ + bl 0x3a9e70 │ │ │ │ @ instruction: 0xf8550181 │ │ │ │ @ instruction: 0xf8cd2022 │ │ │ │ @ instruction: 0xf791a000 │ │ │ │ - strcc pc, [r1], #-2487 @ 0xfffff649 │ │ │ │ + strcc pc, [r1], #-2545 @ 0xfffff60f │ │ │ │ strne pc, [pc], -r6, asr #7 │ │ │ │ strvc pc, [r0, #1285] @ 0x505 │ │ │ │ mvnle r4, r4, asr #10 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf7288ff0 │ │ │ │ - svclt 0x0000fb33 │ │ │ │ + svclt 0x0000fb6d │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ strmi fp, [r0], r3, lsl #1 │ │ │ │ @ instruction: 0x468a46f1 │ │ │ │ @ instruction: 0xf7fd4693 │ │ │ │ strmi pc, [r5], -r3, lsl #19 │ │ │ │ @ instruction: 0xf7a54640 │ │ │ │ - @ instruction: 0xf000fa61 │ │ │ │ + @ instruction: 0xf000fa9b │ │ │ │ svccs 0x0015071f │ │ │ │ @ instruction: 0xf447bf9f │ │ │ │ strcs r5, [r2], #-2018 @ 0xfffff81e │ │ │ │ - strtmi pc, [r8], sp, asr #4 │ │ │ │ + strtmi pc, [r8], -sp, asr #4 │ │ │ │ ldrteq pc, [r3], -r0, asr #5 @ │ │ │ │ strbeq sp, [fp, r5, lsr #16]! │ │ │ │ ldmdavc r1!, {r1, r4, r8, sl, ip, lr, pc} │ │ │ │ andeq pc, r3, r4 │ │ │ │ @ instruction: 0x463b4450 │ │ │ │ rscseq pc, ip, #1 │ │ │ │ andcs lr, r0, #2048 @ 0x800 │ │ │ │ orreq lr, r1, fp, lsl #22 │ │ │ │ strbmi r4, [r0], -r2, asr #8 │ │ │ │ stclcs 8, cr15, [r0, #840]! @ 0x348 │ │ │ │ andls pc, r0, sp, asr #17 │ │ │ │ - @ instruction: 0xf96ef791 │ │ │ │ + @ instruction: 0xf9a8f791 │ │ │ │ vraddhn.i16 d19, , │ │ │ │ strcc r1, [r1], -pc, lsl #10 │ │ │ │ mvnle r2, r6, lsl #24 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf7288ff0 │ │ │ │ - svclt 0x0000faeb │ │ │ │ + svclt 0x0000fb25 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ strmi fp, [r1], r3, lsl #1 │ │ │ │ @ instruction: 0x460d46f2 │ │ │ │ @ instruction: 0xf7fd4693 │ │ │ │ @ instruction: 0x4606f93b │ │ │ │ @ instruction: 0xf7a54648 │ │ │ │ - @ instruction: 0xf000fa19 │ │ │ │ + @ instruction: 0xf000fa53 │ │ │ │ svccs 0x0015071f │ │ │ │ - bl 0x35de60 │ │ │ │ + bl 0x35ddec │ │ │ │ vrshl.s8 d18, d5, d13 │ │ │ │ - vaddhn.i16 d20, q8, q14 │ │ │ │ + vaddhn.i16 d20, q0, q14 │ │ │ │ vst3.8 {d16-d18}, [r7 :256], r3 │ │ │ │ @ instruction: 0xf50557e2 │ │ │ │ @ instruction: 0xf104655e │ │ │ │ ldrbeq r0, [r3, r4, lsl #16]! │ │ │ │ stmdavc r1!, {r0, r1, r3, r8, sl, ip, lr, pc} │ │ │ │ @ instruction: 0x4648463b │ │ │ │ - bl 0x3aa000 │ │ │ │ + bl 0x3a9f8c │ │ │ │ @ instruction: 0xf8550181 │ │ │ │ @ instruction: 0xf8cd2022 │ │ │ │ @ instruction: 0xf791a000 │ │ │ │ - strcc pc, [r1], #-2345 @ 0xfffff6d7 │ │ │ │ + strcc pc, [r1], #-2403 @ 0xfffff69d │ │ │ │ strne pc, [pc], -r6, asr #7 │ │ │ │ strvc pc, [r0, #1285] @ 0x505 │ │ │ │ mvnle r4, r4, asr #10 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf7288ff0 │ │ │ │ - svclt 0x0000faa5 │ │ │ │ + svclt 0x0000fadf │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ strmi fp, [r0], r3, lsl #1 │ │ │ │ @ instruction: 0x468a46f1 │ │ │ │ @ instruction: 0xf7fd4693 │ │ │ │ @ instruction: 0x4605f8f5 │ │ │ │ @ instruction: 0xf7a54640 │ │ │ │ - @ instruction: 0xf000f9d3 │ │ │ │ + @ instruction: 0xf000fa0d │ │ │ │ svccs 0x0015071f │ │ │ │ @ instruction: 0xf447bf9f │ │ │ │ strcs r5, [r2], #-2018 @ 0xfffff81e │ │ │ │ - ldrtmi pc, [r0], sp, asr #4 @ │ │ │ │ + ldrtmi pc, [r0], -sp, asr #4 @ │ │ │ │ ldrteq pc, [r3], -r0, asr #5 @ │ │ │ │ strbeq sp, [fp, r5, lsr #16]! │ │ │ │ ldmdavc r1!, {r1, r4, r8, sl, ip, lr, pc} │ │ │ │ andeq pc, r3, r4 │ │ │ │ @ instruction: 0x463b4450 │ │ │ │ rscseq pc, ip, #1 │ │ │ │ andcs lr, r0, #2048 @ 0x800 │ │ │ │ orreq lr, r1, fp, lsl #22 │ │ │ │ strbmi r4, [r0], -r2, asr #8 │ │ │ │ stclcs 8, cr15, [r0, #840]! @ 0x348 │ │ │ │ andls pc, r0, sp, asr #17 │ │ │ │ - @ instruction: 0xf8e0f791 │ │ │ │ + @ instruction: 0xf91af791 │ │ │ │ vraddhn.i16 d19, , │ │ │ │ strcc r1, [r1], -pc, lsl #10 │ │ │ │ mvnle r2, r6, lsl #24 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf7288ff0 │ │ │ │ - svclt 0x0000fa5d │ │ │ │ + svclt 0x0000fa97 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ strmi fp, [r6], -r5, lsl #1 │ │ │ │ ldrmi r4, [r3], pc, lsl #12 │ │ │ │ and pc, ip, sp, asr #17 │ │ │ │ @ instruction: 0xf8acf7fd │ │ │ │ ldrtmi r4, [r0], -r5, lsl #12 │ │ │ │ - @ instruction: 0xf98af7a5 │ │ │ │ + @ instruction: 0xf9c4f7a5 │ │ │ │ ldmdaeq pc, {ip, sp, lr, pc} @ │ │ │ │ svceq 0x0015f1b8 │ │ │ │ vtst.8 d29, d13, d26 │ │ │ │ - vmls.i d20, d16, d0[1] │ │ │ │ + vmls.i d20, d0, d0[1] │ │ │ │ vst3.8 {d16-d18}, [r8 :256], r3 │ │ │ │ @ instruction: 0xf10458e2 │ │ │ │ @ instruction: 0xf04f0904 │ │ │ │ strbeq r0, [fp, r2, lsl #20]! │ │ │ │ strcc sp, [r1], #-1039 @ 0xfffffbf1 │ │ │ │ - strne pc, [pc, #-965] @ 0xe7b2b │ │ │ │ + strne pc, [pc, #-965] @ 0xe7ab7 │ │ │ │ mvnsle r4, r1, lsr #11 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf8948ff0 │ │ │ │ andcs lr, r0, #0 │ │ │ │ stceq 0, cr15, [r3], {79} @ 0x4f │ │ │ │ tstplt sl, lr, lsl fp @ p-variant is OBSOLETE │ │ │ │ movweq pc, #4108 @ 0x100c @ │ │ │ │ - bl 0x27900c │ │ │ │ + bl 0x278f98 │ │ │ │ ldrbtmi r2, [r3], #-771 @ 0xfffffcfd │ │ │ │ cmneq ip, #3072 @ 0xc00 │ │ │ │ - ldclcc 1, cr15, [pc], #48 @ 0xe7f5c │ │ │ │ + ldclcc 1, cr15, [pc], #48 @ 0xe7ee8 │ │ │ │ svccc 0x00fff1bc │ │ │ │ stclcc 8, cr15, [r0, #588]! @ 0x24c │ │ │ │ andcs lr, r2, #274432 @ 0x43000 │ │ │ │ - blls 0x1dc6f4 │ │ │ │ + blls 0x1dc680 │ │ │ │ movwls r4, #1584 @ 0x630 │ │ │ │ @ instruction: 0xf7914643 │ │ │ │ - @ instruction: 0xe7d0f879 │ │ │ │ - blx 0x2a5bec │ │ │ │ + @ instruction: 0xe7d0f8b3 │ │ │ │ + blx 0x1125b78 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ strmi fp, [r6], -r5, lsl #1 │ │ │ │ ldrmi r4, [r3], pc, lsl #12 │ │ │ │ and pc, ip, sp, asr #17 │ │ │ │ @ instruction: 0xf856f7fd │ │ │ │ ldrtmi r4, [r0], -r5, lsl #12 │ │ │ │ - @ instruction: 0xf934f7a5 │ │ │ │ + @ instruction: 0xf96ef7a5 │ │ │ │ ldmdaeq pc, {ip, sp, lr, pc} @ │ │ │ │ svceq 0x0015f1b8 │ │ │ │ vtst.8 d29, d13, d26 │ │ │ │ - vmls.i d20, d16, d0[2] │ │ │ │ + vmls.i d20, d0, d0[2] │ │ │ │ vst3.8 {d16-d18}, [r8 :256], r3 │ │ │ │ @ instruction: 0xf10458e2 │ │ │ │ @ instruction: 0xf04f0904 │ │ │ │ strbeq r0, [fp, r2, lsl #20]! │ │ │ │ strcc sp, [r1], #-1039 @ 0xfffffbf1 │ │ │ │ - strne pc, [pc, #-965] @ 0xe7bd7 │ │ │ │ + strne pc, [pc, #-965] @ 0xe7b63 │ │ │ │ mvnsle r4, r1, lsr #11 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf8948ff0 │ │ │ │ andcs lr, r0, #0 │ │ │ │ stceq 0, cr15, [r3], {79} @ 0x4f │ │ │ │ tstplt sl, lr, lsl fp @ p-variant is OBSOLETE │ │ │ │ movweq pc, #4108 @ 0x100c @ │ │ │ │ - bl 0x2790b8 │ │ │ │ + bl 0x279044 │ │ │ │ ldrbtmi r2, [r3], #-771 @ 0xfffffcfd │ │ │ │ cmneq ip, #3072 @ 0xc00 │ │ │ │ - ldclcc 1, cr15, [pc], #48 @ 0xe8008 │ │ │ │ + ldclcc 1, cr15, [pc], #48 @ 0xe7f94 │ │ │ │ svccc 0x00fff1bc │ │ │ │ stclcc 8, cr15, [r0, #588]! @ 0x24c │ │ │ │ andcs lr, r2, #274432 @ 0x43000 │ │ │ │ - blls 0x1dc7a0 │ │ │ │ + blls 0x1dc72c │ │ │ │ movwls r4, #1584 @ 0x630 │ │ │ │ @ instruction: 0xf7914643 │ │ │ │ - ldrb pc, [r0, r3, lsr #16] @ │ │ │ │ - @ instruction: 0xf9b0f728 │ │ │ │ + @ instruction: 0xe7d0f85d │ │ │ │ + @ instruction: 0xf9eaf728 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ strmi fp, [r0], r5, lsl #1 │ │ │ │ ldrmi r4, [r3], lr, lsl #12 │ │ │ │ and pc, r8, sp, asr #17 │ │ │ │ @ instruction: 0xf800f7fd │ │ │ │ strbmi r4, [r0], -r5, lsl #12 │ │ │ │ - @ instruction: 0xf8def7a5 │ │ │ │ + @ instruction: 0xf918f7a5 │ │ │ │ ldreq pc, [pc, -r0] │ │ │ │ ldmdale r1!, {r0, r2, r4, r8, r9, sl, fp, sp} │ │ │ │ vmax.s8 d19, d13, d1 │ │ │ │ - vmls.i d20, d16, d0[3] │ │ │ │ + vmls.i d20, d0, d0[3] │ │ │ │ vst3.8 {d16-d18}, [r7 :256], r3 │ │ │ │ eorseq r5, r6, #59244544 @ 0x3880000 │ │ │ │ stmdbeq r4, {r2, r8, ip, sp, lr, pc} │ │ │ │ - bvs 0x18a5458 │ │ │ │ + bvs 0x18a53e4 │ │ │ │ strbvs pc, [lr], -r6, lsl #10 @ │ │ │ │ strbmi r4, [r6], #-1218 @ 0xfffffb3e │ │ │ │ strbeq r9, [fp, r3, lsl #12]! │ │ │ │ @ instruction: 0xf894d510 │ │ │ │ ldrtmi ip, [fp], -r0 │ │ │ │ strbmi r9, [r0], -r3, lsl #20 │ │ │ │ - bl 0x3cf864 │ │ │ │ + bl 0x3cf7f0 │ │ │ │ @ instruction: 0xf83a018c │ │ │ │ @ instruction: 0xf832e01c │ │ │ │ @ instruction: 0x9600201c │ │ │ │ andmi lr, lr, #270336 @ 0x42000 │ │ │ │ - @ instruction: 0xffe4f790 │ │ │ │ + @ instruction: 0xf81ef791 │ │ │ │ vraddhn.i16 d19, , │ │ │ │ strbmi r1, [ip, #-1295] @ 0xfffffaf1 │ │ │ │ andlt sp, r5, r7, ror #3 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - @ instruction: 0xf964f728 │ │ │ │ + @ instruction: 0xf99ef728 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ strmi fp, [r0], r5, lsl #1 │ │ │ │ ldrmi r4, [r3], lr, lsl #12 │ │ │ │ and pc, r8, sp, asr #17 │ │ │ │ @ instruction: 0xffb4f7fc │ │ │ │ strbmi r4, [r0], -r5, lsl #12 │ │ │ │ - @ instruction: 0xf892f7a5 │ │ │ │ + @ instruction: 0xf8ccf7a5 │ │ │ │ ldreq pc, [pc, -r0] │ │ │ │ ldmdale r1!, {r0, r2, r4, r8, r9, sl, fp, sp} │ │ │ │ vmax.s8 d19, d13, d1 │ │ │ │ - @ instruction: 0xf2c044d0 │ │ │ │ + vmov.i32 q10, #0 @ 0x00000000 │ │ │ │ vst3.8 {d16-d18}, [r7 :256], r3 │ │ │ │ eorseq r5, r6, #59244544 @ 0x3880000 │ │ │ │ stmdbeq r4, {r2, r8, ip, sp, lr, pc} │ │ │ │ - bvs 0x18a54f0 │ │ │ │ + bvs 0x18a547c │ │ │ │ strbvs pc, [lr], -r6, lsl #10 @ │ │ │ │ strbmi r4, [r6], #-1218 @ 0xfffffb3e │ │ │ │ strbeq r9, [fp, r3, lsl #12]! │ │ │ │ @ instruction: 0xf894d510 │ │ │ │ ldrtmi ip, [fp], -r0 │ │ │ │ strbmi r9, [r0], -r3, lsl #20 │ │ │ │ - bl 0x3cf8fc │ │ │ │ + bl 0x3cf888 │ │ │ │ @ instruction: 0xf83a018c │ │ │ │ @ instruction: 0xf832e01c │ │ │ │ @ instruction: 0x9600201c │ │ │ │ andmi lr, lr, #270336 @ 0x42000 │ │ │ │ - @ instruction: 0xff98f790 │ │ │ │ + @ instruction: 0xffd2f790 │ │ │ │ vraddhn.i16 d19, , │ │ │ │ strbmi r1, [ip, #-1295] @ 0xfffffaf1 │ │ │ │ andlt sp, r5, r7, ror #3 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - @ instruction: 0xf918f728 │ │ │ │ + @ instruction: 0xf952f728 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ strmi fp, [r7], -r3, lsl #1 │ │ │ │ @ instruction: 0x468a46f1 │ │ │ │ @ instruction: 0xf7fc4693 │ │ │ │ strmi pc, [r5], -r9, ror #30 │ │ │ │ @ instruction: 0xf7a54638 │ │ │ │ - @ instruction: 0xf000f847 │ │ │ │ + @ instruction: 0xf000f881 │ │ │ │ mrccs 6, 0, r0, cr5, cr15, {0} │ │ │ │ @ instruction: 0xf446bf9f │ │ │ │ strcs r5, [r0], #-1762 @ 0xfffff91e │ │ │ │ - ldmmi r4, {r0, r2, r3, r6, r9, ip, sp, lr, pc}^ │ │ │ │ + ldmdami r4, {r0, r2, r3, r6, r9, ip, sp, lr, pc}^ │ │ │ │ ldmdaeq r3!, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ strbeq sp, [fp, r5, lsr #16]! │ │ │ │ @ instruction: 0xf818d513 │ │ │ │ @ instruction: 0xf0042004 │ │ │ │ ldrbmi r0, [r0], #-1 │ │ │ │ - bl 0x179a44 │ │ │ │ + bl 0x1799d0 │ │ │ │ ldmeq r2, {r0, r1, r3, r8}^ │ │ │ │ - bl 0x1683c8 │ │ │ │ + bl 0x168354 │ │ │ │ ldrtmi r2, [r8], -r0, lsl #4 │ │ │ │ @ instruction: 0xf8d2443a │ │ │ │ @ instruction: 0xf8cd2de0 │ │ │ │ @ instruction: 0xf7909000 │ │ │ │ - strcc pc, [r1], #-3923 @ 0xfffff0ad │ │ │ │ - strne pc, [pc, #-965] @ 0xe7dd3 │ │ │ │ + strcc pc, [r1], #-3981 @ 0xfffff073 │ │ │ │ + strne pc, [pc, #-965] @ 0xe7d5f │ │ │ │ mvnle r2, r4, lsl #24 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf7288ff0 │ │ │ │ - svclt 0x0000f8d1 │ │ │ │ + svclt 0x0000f90b │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ strmi fp, [r7], -r3, lsl #1 │ │ │ │ @ instruction: 0x468a46f1 │ │ │ │ @ instruction: 0xf7fc4693 │ │ │ │ strmi pc, [r5], -r1, lsr #30 │ │ │ │ - @ instruction: 0xf7a44638 │ │ │ │ - @ instruction: 0xf000ffff │ │ │ │ + @ instruction: 0xf7a54638 │ │ │ │ + @ instruction: 0xf000f839 │ │ │ │ mrccs 6, 0, r0, cr5, cr15, {0} │ │ │ │ @ instruction: 0xf446bf9f │ │ │ │ strcs r5, [r0], #-1762 @ 0xfffff91e │ │ │ │ - ldmmi r8, {r0, r2, r3, r6, r9, ip, sp, lr, pc}^ │ │ │ │ + ldmdami r8, {r0, r2, r3, r6, r9, ip, sp, lr, pc}^ │ │ │ │ ldmdaeq r3!, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ strbeq sp, [fp, r5, lsr #16]! │ │ │ │ @ instruction: 0xf818d513 │ │ │ │ @ instruction: 0xf0042004 │ │ │ │ ldrbmi r0, [r0], #-1 │ │ │ │ - bl 0x179ad4 │ │ │ │ + bl 0x179a60 │ │ │ │ ldmeq r2, {r0, r1, r3, r8}^ │ │ │ │ - bl 0x168458 │ │ │ │ + bl 0x1683e4 │ │ │ │ ldrtmi r2, [r8], -r0, lsl #4 │ │ │ │ @ instruction: 0xf8d2443a │ │ │ │ @ instruction: 0xf8cd2de0 │ │ │ │ @ instruction: 0xf7909000 │ │ │ │ - strcc pc, [r1], #-3851 @ 0xfffff0f5 │ │ │ │ - strne pc, [pc, #-965] @ 0xe7e63 │ │ │ │ + strcc pc, [r1], #-3909 @ 0xfffff0bb │ │ │ │ + strne pc, [pc, #-965] @ 0xe7def │ │ │ │ mvnle r2, r4, lsl #24 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf7288ff0 │ │ │ │ - svclt 0x0000f889 │ │ │ │ + svclt 0x0000f8c3 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec3f450 │ │ │ │ + bl 0xfec3f3dc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r2, r8, ror #31 │ │ │ │ strmi r4, [r6], -ip, lsl #12 │ │ │ │ - strbne pc, [r8, #1613] @ 0x64d @ │ │ │ │ + strbne pc, [r8, #-1613] @ 0xfffff9b3 @ │ │ │ │ ldreq pc, [r3, #-704]! @ 0xfffffd40 │ │ │ │ @ instruction: 0xf7fc9201 │ │ │ │ - bls 0x167ec8 │ │ │ │ + bls 0x167e54 │ │ │ │ stceq 1, cr15, [r4], {164} @ 0xa4 │ │ │ │ - blx 0x18b52a4 │ │ │ │ + blx 0x18b5230 │ │ │ │ @ instruction: 0xf85cfe80 │ │ │ │ @ instruction: 0xf3c01f04 │ │ │ │ - b 0xfe16c2bc │ │ │ │ + b 0xfe16c248 │ │ │ │ strbmi r0, [r4, #-769]! @ 0xfffffcff │ │ │ │ eors pc, lr, r5, asr r8 @ │ │ │ │ movweq lr, #59907 @ 0xea03 │ │ │ │ movweq lr, #6787 @ 0x1a83 │ │ │ │ andcc pc, r0, ip, asr #17 │ │ │ │ ldrtmi sp, [r0], -sp, ror #3 │ │ │ │ pop {r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf7fc4070 │ │ │ │ svclt 0x0000bf7f │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec3f4ac │ │ │ │ + bl 0xfec3f438 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ stmib sp, {r2, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf7fc2100 │ │ │ │ - bls 0x127e74 │ │ │ │ + bls 0x127e00 │ │ │ │ @ instruction: 0xf1029901 │ │ │ │ andcc r3, pc, #65280 @ 0xff00 │ │ │ │ stceq 1, cr15, [r1], {12} │ │ │ │ strle r0, [r7, #-1987] @ 0xfffff83d │ │ │ │ mulcc r0, ip, r9 │ │ │ │ mvnvc lr, #536576 @ 0x83000 │ │ │ │ @ instruction: 0xf383fab3 │ │ │ │ @@ -221150,22 +221122,22 @@ │ │ │ │ subeq pc, pc, r0, asr #7 │ │ │ │ ldrmi r3, [r4, #257] @ 0x101 │ │ │ │ strtmi sp, [r0], -lr, ror #3 │ │ │ │ pop {r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf7fc4010 │ │ │ │ svclt 0x0000bf55 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec3f500 │ │ │ │ + bl 0xfec3f48c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x460d0ff0 │ │ │ │ @ instruction: 0x46064614 │ │ │ │ mcr2 7, 6, pc, cr4, cr12, {7} @ │ │ │ │ cdpeq 1, 0, cr15, cr2, cr4, {5} │ │ │ │ strcc r1, [lr], #-3753 @ 0xfffff157 │ │ │ │ - strbne pc, [r8, #1613] @ 0x64d @ │ │ │ │ + strbne pc, [r8, #-1613] @ 0xfffff9b3 @ │ │ │ │ ldreq pc, [r3, #-704]! @ 0xfffffd40 │ │ │ │ svccc 0x0002f93e │ │ │ │ @ instruction: 0xf831b2c2 │ │ │ │ @ instruction: 0xf3c0cf02 │ │ │ │ ldrbmi r0, [r4, #-143]! @ 0xffffff71 │ │ │ │ mvnvc lr, #536576 @ 0x83000 │ │ │ │ eorscs pc, r2, r5, asr r8 @ │ │ │ │ @@ -221175,25 +221147,25 @@ │ │ │ │ andeq lr, r3, #8192 @ 0x2000 │ │ │ │ movweq lr, #10828 @ 0x2a4c │ │ │ │ mvnle r8, fp │ │ │ │ pop {r4, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7fc4070 │ │ │ │ svclt 0x0000bf23 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec3f564 │ │ │ │ + bl 0xfec3f4f0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ssub8mi r0, r4, r0 │ │ │ │ strmi r4, [r6], -sp, lsl #12 │ │ │ │ mrc2 7, 4, pc, cr2, cr12, {7} │ │ │ │ cdpeq 1, 0, cr15, cr4, cr4, {5} │ │ │ │ andeq pc, ip, #4, 2 │ │ │ │ @ instruction: 0xf64d1f29 │ │ │ │ - vmls.i d17, d16, d0[2] │ │ │ │ + vmls.i d17, d0, d0[2] │ │ │ │ @ instruction: 0xf85e0433 │ │ │ │ - blx 0x18b7f9c │ │ │ │ + blx 0x18b7f28 │ │ │ │ @ instruction: 0xf851fc80 │ │ │ │ @ instruction: 0xf3c05f04 │ │ │ │ ldrbmi r1, [r2, #-15]! │ │ │ │ mvnvc lr, #536576 @ 0x83000 │ │ │ │ eorsgt pc, ip, r4, asr r8 @ │ │ │ │ @ instruction: 0xf383fab3 │ │ │ │ mvnscc pc, #-1073741824 @ 0xc0000000 │ │ │ │ @@ -221201,112 +221173,112 @@ │ │ │ │ movweq lr, #51715 @ 0xca03 │ │ │ │ movweq lr, #23171 @ 0x5a83 │ │ │ │ mvnle r6, fp │ │ │ │ pop {r4, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7fc4070 │ │ │ │ svclt 0x0000beef │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec3f5cc │ │ │ │ + bl 0xfec3f558 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ stmib sp, {r2, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf7fc2100 │ │ │ │ ldmib sp, {r0, r2, r3, r4, r6, r9, sl, fp, ip, sp, lr, pc}^ │ │ │ │ - bcc 0x1307e4 │ │ │ │ + bcc 0x130770 │ │ │ │ ldceq 1, cr15, [r0], {1} │ │ │ │ strbeq r3, [r3, r1, lsl #4] │ │ │ │ tstpeq r1, r1, lsl #2 @ p-variant is OBSOLETE │ │ │ │ subeq pc, pc, r0, asr #7 │ │ │ │ ldmdavc r3, {r0, r6, r8, r9, sl, fp, ip, sp, pc} │ │ │ │ @ instruction: 0xf383fab3 │ │ │ │ @ instruction: 0xf8013b18 │ │ │ │ strbmi r3, [r1, #-3073]! @ 0xfffff3ff │ │ │ │ @ instruction: 0x4620d1f0 │ │ │ │ pop {r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf7fc4010 │ │ │ │ svclt 0x0000bec7 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec3f61c │ │ │ │ + bl 0xfec3f5a8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x460d0ff0 │ │ │ │ @ instruction: 0x46064614 │ │ │ │ mrc2 7, 1, pc, cr6, cr12, {7} │ │ │ │ cdpne 14, 10, cr1, cr9, cr2, {5} │ │ │ │ @ instruction: 0xf64d340e │ │ │ │ - vmls.f d17, d16, d0[2] │ │ │ │ - blx 0x18a9908 │ │ │ │ + vmls.f d17, d0, d0[2] │ │ │ │ + blx 0x18a9894 │ │ │ │ @ instruction: 0xf832fe80 │ │ │ │ @ instruction: 0xf8313f02 │ │ │ │ @ instruction: 0xf3c0cf02 │ │ │ │ - blx 0xfeda8688 │ │ │ │ + blx 0xfeda8614 │ │ │ │ addsmi pc, r4, #201326594 @ 0xc000002 │ │ │ │ eors pc, lr, r5, asr r8 @ │ │ │ │ tstpeq r0, #-1073741784 @ p-variant is OBSOLETE @ 0xc0000028 │ │ │ │ movweq lr, #59907 @ 0xea03 │ │ │ │ @ instruction: 0x0c0eea2c │ │ │ │ movweq lr, #51779 @ 0xca43 │ │ │ │ mvnle r8, fp │ │ │ │ pop {r4, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7fc4070 │ │ │ │ svclt 0x0000be97 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec3f67c │ │ │ │ + bl 0xfec3f608 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x460d0ff0 │ │ │ │ @ instruction: 0x46064614 │ │ │ │ mcr2 7, 0, pc, cr6, cr12, {7} @ │ │ │ │ cdpeq 1, 0, cr15, cr4, cr4, {5} │ │ │ │ strcc r1, [ip], #-3881 @ 0xfffff0d7 │ │ │ │ - strbne pc, [r8, #1613] @ 0x64d @ │ │ │ │ + strbne pc, [r8, #-1613] @ 0xfffff9b3 @ │ │ │ │ ldreq pc, [r3, #-704]! @ 0xfffffd40 │ │ │ │ stc2 10, cr15, [r0], {95} @ 0x5f @ │ │ │ │ svccc 0x0004f85e │ │ │ │ svccs 0x0004f851 │ │ │ │ andne pc, pc, r0, asr #7 │ │ │ │ @ instruction: 0xf383fab3 │ │ │ │ @ instruction: 0xf8554574 │ │ │ │ - b 0xfe1d85a8 │ │ │ │ - b 0x1a90c4 │ │ │ │ - b 0xfe1a90f0 │ │ │ │ + b 0xfe1d8534 │ │ │ │ + b 0x1a9050 │ │ │ │ + b 0xfe1a907c │ │ │ │ andvs r0, fp, r2, lsl #6 │ │ │ │ ldrtmi sp, [r0], -sl, ror #3 │ │ │ │ ldrhtmi lr, [r0], #-141 @ 0xffffff73 │ │ │ │ mcrlt 7, 3, pc, cr8, cr12, {7} @ │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec3f6d8 │ │ │ │ + bl 0xfec3f664 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x460d0ff0 │ │ │ │ @ instruction: 0x46064614 │ │ │ │ ldc2l 7, cr15, [r8, #1008] @ 0x3f0 │ │ │ │ cdpne 14, 10, cr1, cr9, cr2, {5} │ │ │ │ @ instruction: 0xf64d340e │ │ │ │ - vmls.f d17, d16, d0[2] │ │ │ │ - blx 0x18a99c4 │ │ │ │ + vmls.f d17, d0, d0[2] │ │ │ │ + blx 0x18a9950 │ │ │ │ @ instruction: 0xf832fe80 │ │ │ │ @ instruction: 0xf831cf02 │ │ │ │ @ instruction: 0xf3c03f02 │ │ │ │ - blx 0xfe7e8744 │ │ │ │ + blx 0xfe7e86d0 │ │ │ │ addsmi pc, r4, #156, 24 @ 0x9c00 │ │ │ │ eors pc, lr, r5, asr r8 @ │ │ │ │ movweq lr, #59939 @ 0xea23 │ │ │ │ @ instruction: 0x0c0eea0c │ │ │ │ movweq lr, #51779 @ 0xca43 │ │ │ │ mvnle r8, fp │ │ │ │ pop {r4, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7fc4070 │ │ │ │ svclt 0x0000be3b │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec3f734 │ │ │ │ + bl 0xfec3f6c0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x460d0ff0 │ │ │ │ @ instruction: 0x46064614 │ │ │ │ stc2 7, cr15, [sl, #1008]! @ 0x3f0 │ │ │ │ cdpeq 1, 0, cr15, cr4, cr4, {5} │ │ │ │ strcc r1, [ip], #-3881 @ 0xfffff0d7 │ │ │ │ - strbne pc, [r8, #1613] @ 0x64d @ │ │ │ │ + strbne pc, [r8, #-1613] @ 0xfffff9b3 @ │ │ │ │ ldreq pc, [r3, #-704]! @ 0xfffffd40 │ │ │ │ stc2 10, cr15, [r0], {95} @ 0x5f @ │ │ │ │ svccc 0x0004f85e │ │ │ │ svccs 0x0004f851 │ │ │ │ andne pc, pc, r0, asr #7 │ │ │ │ ldrbmi fp, [r4, #-2587]! @ 0xfffff5e5 │ │ │ │ eorsgt pc, ip, r5, asr r8 @ │ │ │ │ @@ -221314,62 +221286,62 @@ │ │ │ │ movweq lr, #51715 @ 0xca03 │ │ │ │ movweq lr, #10883 @ 0x2a83 │ │ │ │ mvnle r6, fp │ │ │ │ pop {r4, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7fc4070 │ │ │ │ svclt 0x0000be0d │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec3f790 │ │ │ │ + bl 0xfec3f71c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x460d0ff0 │ │ │ │ @ instruction: 0x46064614 │ │ │ │ ldc2l 7, cr15, [ip, #-1008]! @ 0xfffffc10 │ │ │ │ cdpeq 1, 0, cr15, cr4, cr4, {5} │ │ │ │ strcc r1, [ip], #-3881 @ 0xfffff0d7 │ │ │ │ - strbne pc, [r8, #1613] @ 0x64d @ │ │ │ │ + strbne pc, [r8, #-1613] @ 0xfffff9b3 @ │ │ │ │ ldreq pc, [r3, #-704]! @ 0xfffffd40 │ │ │ │ stc2 10, cr15, [r0], {95} @ 0x5f @ │ │ │ │ svccs 0x0004f851 │ │ │ │ svccc 0x0004f85e │ │ │ │ andne pc, pc, r0, asr #7 │ │ │ │ eorsgt pc, ip, r5, asr r8 @ │ │ │ │ - b 0xfe179b98 │ │ │ │ - b 0x1b9298 │ │ │ │ - b 0xfe1a9200 │ │ │ │ + b 0xfe179b24 │ │ │ │ + b 0x1b9224 │ │ │ │ + b 0xfe1a918c │ │ │ │ andvs r0, fp, r2, lsl #6 │ │ │ │ ldrtmi sp, [r0], -ip, ror #3 │ │ │ │ ldrhtmi lr, [r0], #-141 @ 0xffffff73 │ │ │ │ stcllt 7, cr15, [r0, #1008]! @ 0x3f0 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec3f7e8 │ │ │ │ + bl 0xfec3f774 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r0, ror #31 │ │ │ │ stmib sp, {r0, r2, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf7fc2100 │ │ │ │ strmi pc, [r4], -pc, asr #26 │ │ │ │ strtmi r9, [r8], -r0, lsl #20 │ │ │ │ - cdpne 6, 12, cr15, cr8, cr13, {2} │ │ │ │ + cdpne 6, 4, cr15, cr8, cr13, {2} │ │ │ │ cdpeq 2, 3, cr15, cr3, cr0, {6} │ │ │ │ stmdbls r1, {r0, r2, r5, r6, r7, r9, ip, sp, pc} │ │ │ │ - strcs pc, [pc], #-964 @ 0xe8610 │ │ │ │ - bl 0x482660 │ │ │ │ + strcs pc, [pc], #-964 @ 0xe859c │ │ │ │ + bl 0x4825ec │ │ │ │ @ instruction: 0xf85e07c5 │ │ │ │ - blx 0xfe5c06f0 │ │ │ │ + blx 0xfe5c067c │ │ │ │ ldmdavs r3, {r0, r1, r7, sl, fp, ip, sp, lr, pc}^ │ │ │ │ stmdavs pc, {r0, r2, r3, r4, r5, r6, fp, sp, lr} @ │ │ │ │ rsbsmi fp, fp, fp, lsl sl │ │ │ │ stmdavs lr, {r0, r1, r4, r5, lr}^ │ │ │ │ andvs r4, fp, fp, ror r0 │ │ │ │ movweq lr, #51846 @ 0xca86 │ │ │ │ rsbsmi r4, r3, fp, lsr #32 │ │ │ │ - bl 0x480768 │ │ │ │ + bl 0x4806f4 │ │ │ │ @ instruction: 0xf85e03c4 │ │ │ │ stmvs ip, {r2, r4, r5, sp, lr} │ │ │ │ ldmib r2, {r0, r2, r3, r4, r6, fp, sp, lr}^ │ │ │ │ - blt 0x574e54 │ │ │ │ + blt 0x574de0 │ │ │ │ rsbmi fp, r2, fp, lsl sl │ │ │ │ rsbmi r4, r2, r2, lsr r0 │ │ │ │ stmiavs sl, {r1, r3, r7, sp, lr}^ │ │ │ │ eormi r4, fp, r3, asr r0 │ │ │ │ sbcvs r4, fp, r3, asr r0 │ │ │ │ pop {r0, r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf7fc40f0 │ │ │ │ @@ -221378,312 +221350,312 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ @ instruction: 0x460d4614 │ │ │ │ @ instruction: 0xf1044683 │ │ │ │ @ instruction: 0xf7fc0a08 │ │ │ │ @ instruction: 0xf64dfd07 │ │ │ │ - vqrdmlah.s d17, d16, d0[2] │ │ │ │ + vqrdmlah.s d17, d0, d0[2] │ │ │ │ @ instruction: 0xf1a40e33 │ │ │ │ @ instruction: 0xf1a50c08 │ │ │ │ @ instruction: 0xf85c0108 │ │ │ │ @ instruction: 0xf8519f08 │ │ │ │ strbmi r5, [r2, #3848]! @ 0xf08 │ │ │ │ movwmi lr, #39503 @ 0x9a4f │ │ │ │ ldrdcs pc, [r4], -ip │ │ │ │ ldrdmi pc, [r4], -ip │ │ │ │ - b 0x11c27f0 │ │ │ │ + b 0x11c277c │ │ │ │ sbclt r4, r2, #1207959552 @ 0x48000000 │ │ │ │ andcs pc, pc, r0, asr #7 │ │ │ │ stmiaeq r2, {r1, r2, r3, r8, r9, fp, sp, lr, pc}^ │ │ │ │ eorsvs pc, r2, lr, asr r8 @ │ │ │ │ andsmi lr, r3, #323584 @ 0x4f000 │ │ │ │ - b 0x14d5138 │ │ │ │ + b 0x14d50c4 │ │ │ │ @ instruction: 0xf8d84202 │ │ │ │ - b 0x11886e4 │ │ │ │ - b 0x11b8f3c │ │ │ │ - b 0xfe1792ec │ │ │ │ - b 0xfe1a8efc │ │ │ │ - b 0x1692f8 │ │ │ │ - b 0x1a8f08 │ │ │ │ - b 0xfe169304 │ │ │ │ - b 0xfe1a8f0c │ │ │ │ + b 0x1188670 │ │ │ │ + b 0x11b8ec8 │ │ │ │ + b 0xfe179278 │ │ │ │ + b 0xfe1a8e88 │ │ │ │ + b 0x169284 │ │ │ │ + b 0x1a8e94 │ │ │ │ + b 0xfe169290 │ │ │ │ + b 0xfe1a8e98 │ │ │ │ subvs r0, sl, r5, lsl #6 │ │ │ │ bicsle r6, r0, fp │ │ │ │ pop {r3, r4, r6, r9, sl, lr} │ │ │ │ @ instruction: 0xf7fc4ff8 │ │ │ │ svclt 0x0000bd4f │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ strmi fp, [r5], -r2, lsl #1 │ │ │ │ smlabtcs r0, sp, r9, lr │ │ │ │ ldc2 7, cr15, [ip], #1008 @ 0x3f0 │ │ │ │ - blx 0x18ceb28 │ │ │ │ - bls 0x127928 │ │ │ │ - cdpne 6, 12, cr15, cr8, cr13, {2} │ │ │ │ + blx 0x18ceab4 │ │ │ │ + bls 0x1278b4 │ │ │ │ + cdpne 6, 4, cr15, cr8, cr13, {2} │ │ │ │ cdpeq 2, 3, cr15, cr3, cr0, {6} │ │ │ │ - strcs pc, [pc], #-960 @ 0xe8734 │ │ │ │ + strcs pc, [pc], #-960 @ 0xe86c0 │ │ │ │ strtmi r6, [r8], -fp, lsl #16 │ │ │ │ - bl 0x482898 │ │ │ │ + bl 0x482824 │ │ │ │ @ instruction: 0xf85e05cc │ │ │ │ - b 0xfe2c0834 │ │ │ │ + b 0xfe2c07c0 │ │ │ │ @ instruction: 0xf8d20c03 │ │ │ │ - b 0x40874c │ │ │ │ + b 0x4086d8 │ │ │ │ stmdavs sp!, {r1, r2, sl, fp}^ │ │ │ │ streq lr, [r3], -ip, lsl #21 │ │ │ │ stmdavs lr, {r1, r2, r3, sp, lr}^ │ │ │ │ movweq lr, #27272 @ 0x6a88 │ │ │ │ @ instruction: 0xf85e402b │ │ │ │ rsbsmi r5, r3, r4, lsr r0 │ │ │ │ - bl 0x480894 │ │ │ │ + bl 0x480820 │ │ │ │ ldmib r1, {r2, r6, r7, r8, r9}^ │ │ │ │ ldmdavs lr, {r1, r9, sl, fp, lr}^ │ │ │ │ movwgt lr, #10706 @ 0x29d2 │ │ │ │ andeq lr, lr, #140, 20 @ 0x8c000 │ │ │ │ eorsmi r4, r2, r3, rrx │ │ │ │ - b 0xfe17882c │ │ │ │ + b 0xfe1787b8 │ │ │ │ rsbmi r0, r3, lr, lsl #4 │ │ │ │ addvs r6, fp, sl, asr #1 │ │ │ │ pop {r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf7fc41f0 │ │ │ │ svclt 0x0000bd07 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec3f99c │ │ │ │ + bl 0xfec3f928 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r2, r8, ror #31 │ │ │ │ @ instruction: 0x46054614 │ │ │ │ @ instruction: 0xf7fc9101 │ │ │ │ stmdbls r1, {r0, r2, r4, r5, r6, sl, fp, ip, sp, lr, pc} │ │ │ │ mcr2 10, 4, pc, cr0, cr15, {2} @ │ │ │ │ - bicne pc, r8, #80740352 @ 0x4d00000 │ │ │ │ + movtne pc, #34381 @ 0x864d @ │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ vmlal.u8 q11, d0, d18 │ │ │ │ strtmi r2, [r8], -pc, lsl #24 │ │ │ │ - bl 0x1c27fc │ │ │ │ + bl 0x1c2788 │ │ │ │ subsmi r0, r5, lr, asr #13 │ │ │ │ eorscs pc, lr, r3, asr r8 @ │ │ │ │ vmlaeq.f32 s28, s10, s5 │ │ │ │ stmdavs r5!, {r1, r3, fp, sp, lr}^ │ │ │ │ andeq lr, r2, #581632 @ 0x8e000 │ │ │ │ ldrd pc, [r4], -r6 │ │ │ │ andvs r6, sl, lr, asr #16 │ │ │ │ andeq lr, r5, #548864 @ 0x86000 │ │ │ │ vmlaeq.f32 s28, s4, s29 │ │ │ │ andeq lr, r6, #581632 @ 0x8e000 │ │ │ │ - bl 0x1c091c │ │ │ │ + bl 0x1c08a8 │ │ │ │ @ instruction: 0xf85302cc │ │ │ │ ldmib r1, {r2, r3, r4, r5, lr, pc}^ │ │ │ │ ldmdavs r3, {r1, r8, sl, sp, lr}^ │ │ │ │ and lr, r2, #212, 18 @ 0x350000 │ │ │ │ - b 0xfe2789b0 │ │ │ │ - b 0xbec044 │ │ │ │ - b 0x9ab848 │ │ │ │ + b 0xfe27893c │ │ │ │ + b 0xbebfd0 │ │ │ │ + b 0x9ab7d4 │ │ │ │ rsbmi r0, fp, r2, lsl #6 │ │ │ │ andeq lr, r6, #140, 20 @ 0x8c000 │ │ │ │ movwcs lr, #10689 @ 0x29c1 │ │ │ │ pop {r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf7fc4070 │ │ │ │ svclt 0x0000bcbd │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec3fa30 │ │ │ │ + bl 0xfec3f9bc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ stmib sp, {r2, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf7fc2100 │ │ │ │ ldmib sp, {r0, r1, r3, r5, sl, fp, ip, sp, lr, pc}^ │ │ │ │ - bcc 0x130c48 │ │ │ │ + bcc 0x130bd4 │ │ │ │ ldceq 1, cr15, [r0], {1} │ │ │ │ strbeq r3, [r3, r1, lsl #4] │ │ │ │ @ instruction: 0xf992d505 │ │ │ │ - blcs 0xf4858 │ │ │ │ + blcs 0xf47e4 │ │ │ │ subsmi fp, fp, #184, 30 @ 0x2e0 │ │ │ │ tstcc r1, fp │ │ │ │ subeq pc, pc, r0, asr #7 │ │ │ │ mvnsle r4, r1, ror #10 │ │ │ │ andlt r4, r2, r0, lsr #12 │ │ │ │ @ instruction: 0x4010e8bd │ │ │ │ ldclt 7, cr15, [r6], {252} @ 0xfc │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec3fa7c │ │ │ │ + bl 0xfec3fa08 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x460d0ff0 │ │ │ │ @ instruction: 0x46064614 │ │ │ │ stc2 7, cr15, [r6], {252} @ 0xfc │ │ │ │ cdpne 14, 10, cr1, cr9, cr2, {5} │ │ │ │ @ instruction: 0xf64d340e │ │ │ │ - vmls.f d17, d16, d0[2] │ │ │ │ - blx 0x18a9d68 │ │ │ │ + vmls.f d17, d0, d0[2] │ │ │ │ + blx 0x18a9cf4 │ │ │ │ @ instruction: 0xf932fe80 │ │ │ │ @ instruction: 0xf8313f02 │ │ │ │ @ instruction: 0xf3c0cf02 │ │ │ │ - blcs 0xe8ae8 │ │ │ │ + blcs 0xe8a74 │ │ │ │ eors pc, lr, r5, asr r8 @ │ │ │ │ subsmi fp, fp, #184, 30 @ 0x2e0 │ │ │ │ - b 0x1b9308 │ │ │ │ - b 0xbe94f4 │ │ │ │ - b 0x11ab8f8 │ │ │ │ + b 0x1b9294 │ │ │ │ + b 0xbe9480 │ │ │ │ + b 0x11ab884 │ │ │ │ andhi r0, fp, ip, lsl #6 │ │ │ │ ldrtmi sp, [r0], -r9, ror #3 │ │ │ │ ldrhtmi lr, [r0], #-141 @ 0xffffff73 │ │ │ │ stcllt 7, cr15, [r8], #-1008 @ 0xfffffc10 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec3fad8 │ │ │ │ + bl 0xfec3fa64 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x460d0ff0 │ │ │ │ @ instruction: 0x46064614 │ │ │ │ - blx 0xff7268da │ │ │ │ + blx 0xff726866 │ │ │ │ cdpeq 1, 0, cr15, cr4, cr4, {5} │ │ │ │ strcc r1, [ip], #-3881 @ 0xfffff0d7 │ │ │ │ - strbne pc, [r8, #1613] @ 0x64d @ │ │ │ │ + strbne pc, [r8, #-1613] @ 0xfffff9b3 @ │ │ │ │ ldreq pc, [r3, #-704]! @ 0xfffffd40 │ │ │ │ svccc 0x0004f85e │ │ │ │ stc2 10, cr15, [r0], {95} @ 0x5f @ │ │ │ │ svccs 0x0004f851 │ │ │ │ andne pc, pc, r0, asr #7 │ │ │ │ svclt 0x00b82b00 │ │ │ │ @ instruction: 0xf855425b │ │ │ │ subsmi ip, r3, ip, lsr r0 │ │ │ │ - b 0x1b9ee8 │ │ │ │ - b 0xfe1a954c │ │ │ │ + b 0x1b9e74 │ │ │ │ + b 0xfe1a94d8 │ │ │ │ andvs r0, fp, r2, lsl #6 │ │ │ │ ldrtmi sp, [r0], -sl, ror #3 │ │ │ │ ldrhtmi lr, [r0], #-141 @ 0xffffff73 │ │ │ │ ldclt 7, cr15, [sl], #-1008 @ 0xfffffc10 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec3fb34 │ │ │ │ + bl 0xfec3fac0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ stmib sp, {r0, r2, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf7fc2100 │ │ │ │ - bls 0x1277ec │ │ │ │ + bls 0x127778 │ │ │ │ stmdbls r1, {r2, r9, sl, lr} │ │ │ │ @ instruction: 0xf64d4628 │ │ │ │ - vqrdmlah.s d17, d16, d0[2] │ │ │ │ + vqrdmlah.s d17, d0, d0[2] │ │ │ │ ldmdavs r3, {r0, r1, r4, r5, r9, sl, fp} │ │ │ │ vmlal.u , d20, d1[5] │ │ │ │ @ instruction: 0xf023240f │ │ │ │ stmdavs fp, {r7, sl, fp, sp} │ │ │ │ @ instruction: 0x0c03ea8c │ │ │ │ biceq lr, r5, #14336 @ 0x3800 │ │ │ │ eorspl pc, r5, lr, asr r8 @ │ │ │ │ @ instruction: 0x0c05ea0c │ │ │ │ - b 0xfe4029ac │ │ │ │ + b 0xfe402938 │ │ │ │ ldmdavs sp, {r0, r2, sl, fp}^ │ │ │ │ @ instruction: 0xf8c16853 │ │ │ │ @ instruction: 0xf8d1c000 │ │ │ │ @ instruction: 0xf023c004 │ │ │ │ - b 0xfe1b178c │ │ │ │ + b 0xfe1b1718 │ │ │ │ eormi r0, fp, ip, lsl #6 │ │ │ │ movweq lr, #51843 @ 0xca83 │ │ │ │ - bl 0x480ac4 │ │ │ │ + bl 0x480a50 │ │ │ │ @ instruction: 0xf85e03c4 │ │ │ │ ldmdavs sp, {r2, r4, r5, sp, lr, pc}^ │ │ │ │ movwmi lr, #10706 @ 0x29d2 │ │ │ │ addcs pc, r0, #36 @ 0x24 │ │ │ │ @ instruction: 0xf023688c │ │ │ │ rsbmi r2, r2, r0, lsl #7 │ │ │ │ andeq lr, lr, #8192 @ 0x2000 │ │ │ │ addvs r4, sl, r2, rrx │ │ │ │ subsmi r6, r3, sl, asr #17 │ │ │ │ subsmi r4, r3, fp, lsr #32 │ │ │ │ andlt r6, r3, fp, asr #1 │ │ │ │ ldrhtmi lr, [r0], -sp │ │ │ │ - bllt 0xffba69bc │ │ │ │ + bllt 0xffba6948 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec3fbd4 │ │ │ │ + bl 0xfec3fb60 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ stmib sp, {r0, r2, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf7fc2100 │ │ │ │ - bls 0x12774c │ │ │ │ + bls 0x1276d8 │ │ │ │ stmdbls r1, {r2, r9, sl, lr} │ │ │ │ @ instruction: 0xf64d4628 │ │ │ │ - vqrdmlah.s d17, d16, d0[2] │ │ │ │ + vqrdmlah.s d17, d0, d0[2] │ │ │ │ ldmdavs r3, {r0, r1, r4, r5, r9, sl, fp} │ │ │ │ vmlal.u , d20, d1[5] │ │ │ │ @ instruction: 0xf023240f │ │ │ │ stmdavs fp, {sl, fp, lr} │ │ │ │ @ instruction: 0x0c03ea8c │ │ │ │ biceq lr, r5, #14336 @ 0x3800 │ │ │ │ eorspl pc, r5, lr, asr r8 @ │ │ │ │ @ instruction: 0x0c05ea0c │ │ │ │ - b 0xfe402a4c │ │ │ │ + b 0xfe4029d8 │ │ │ │ ldmdavs sp, {r0, r2, sl, fp}^ │ │ │ │ @ instruction: 0xf8c16853 │ │ │ │ @ instruction: 0xf8d1c000 │ │ │ │ @ instruction: 0xf023c004 │ │ │ │ - b 0xfe1b962c │ │ │ │ + b 0xfe1b95b8 │ │ │ │ eormi r0, fp, ip, lsl #6 │ │ │ │ movweq lr, #51843 @ 0xca83 │ │ │ │ - bl 0x480b64 │ │ │ │ + bl 0x480af0 │ │ │ │ @ instruction: 0xf85e03c4 │ │ │ │ ldmdavs sp, {r2, r4, r5, sp, lr, pc}^ │ │ │ │ movwmi lr, #10706 @ 0x29d2 │ │ │ │ andmi pc, r0, #36 @ 0x24 │ │ │ │ @ instruction: 0xf023688c │ │ │ │ rsbmi r4, r2, r0, lsl #6 │ │ │ │ andeq lr, lr, #8192 @ 0x2000 │ │ │ │ addvs r4, sl, r2, rrx │ │ │ │ subsmi r6, r3, sl, asr #17 │ │ │ │ subsmi r4, r3, fp, lsr #32 │ │ │ │ andlt r6, r3, fp, asr #1 │ │ │ │ ldrhtmi lr, [r0], -sp │ │ │ │ - bllt 0xfe7a6a5c │ │ │ │ + bllt 0xfe7a69e8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec3fc74 │ │ │ │ + bl 0xfec3fc00 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ stmib sp, {r2, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf7fc2100 │ │ │ │ ldmib sp, {r0, r3, r8, r9, fp, ip, sp, lr, pc}^ │ │ │ │ - bcc 0x130e8c │ │ │ │ + bcc 0x130e18 │ │ │ │ ldceq 1, cr15, [r0], {1} │ │ │ │ strbeq r3, [r3, r1, lsl #4] │ │ │ │ tstpeq r1, r1, lsl #2 @ p-variant is OBSOLETE │ │ │ │ subeq pc, pc, r0, asr #7 │ │ │ │ ldmdavc r3, {r1, r6, r8, r9, sl, fp, ip, sp, pc} │ │ │ │ @ instruction: 0xf801425b │ │ │ │ strbmi r3, [r1, #-3073]! @ 0xfffff3ff │ │ │ │ @ instruction: 0x4620d1f2 │ │ │ │ pop {r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf7fc4010 │ │ │ │ svclt 0x0000bb75 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec3fcc0 │ │ │ │ + bl 0xfec3fc4c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x460d0ff0 │ │ │ │ @ instruction: 0x46064614 │ │ │ │ - blx 0xffa26ac0 │ │ │ │ + blx 0xffa26a4c │ │ │ │ cdpne 14, 10, cr1, cr9, cr2, {5} │ │ │ │ @ instruction: 0xf64d340e │ │ │ │ - vmls.f d17, d16, d0[2] │ │ │ │ - blx 0x18a9fac │ │ │ │ + vmls.f d17, d0, d0[2] │ │ │ │ + blx 0x18a9f38 │ │ │ │ @ instruction: 0xf832fe80 │ │ │ │ @ instruction: 0xf8313f02 │ │ │ │ @ instruction: 0xf3c0cf02 │ │ │ │ subsmi r0, fp, #143 @ 0x8f │ │ │ │ @ instruction: 0xf8554294 │ │ │ │ - b 0x1e0bf0 │ │ │ │ - b 0xbe9734 │ │ │ │ - b 0x11abb38 │ │ │ │ + b 0x1e0b7c │ │ │ │ + b 0xbe96c0 │ │ │ │ + b 0x11abac4 │ │ │ │ andhi r0, fp, ip, lsl #6 │ │ │ │ ldrtmi sp, [r0], -fp, ror #3 │ │ │ │ ldrhtmi lr, [r0], #-141 @ 0xffffff73 │ │ │ │ - bllt 0x1326b00 │ │ │ │ + bllt 0x1326a8c │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec3fd18 │ │ │ │ + bl 0xfec3fca4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x460d0ff0 │ │ │ │ @ instruction: 0x46064614 │ │ │ │ - blx 0xfef26b18 │ │ │ │ + blx 0xfef26aa4 │ │ │ │ cdpeq 1, 0, cr15, cr4, cr4, {5} │ │ │ │ strcc r1, [ip], #-3881 @ 0xfffff0d7 │ │ │ │ - strbne pc, [r8, #1613] @ 0x64d @ │ │ │ │ + strbne pc, [r8, #-1613] @ 0xfffff9b3 @ │ │ │ │ ldreq pc, [r3, #-704]! @ 0xfffffd40 │ │ │ │ stc2 10, cr15, [r0], {95} @ 0x5f @ │ │ │ │ svccc 0x0004f85e │ │ │ │ svccs 0x0004f851 │ │ │ │ andne pc, pc, r0, asr #7 │ │ │ │ ldrbmi r4, [r4, #-603]! @ 0xfffffda5 │ │ │ │ eorsgt pc, ip, r5, asr r8 @ │ │ │ │ @@ -221691,110 +221663,110 @@ │ │ │ │ movweq lr, #51715 @ 0xca03 │ │ │ │ movweq lr, #10883 @ 0x2a83 │ │ │ │ mvnle r6, fp │ │ │ │ pop {r4, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7fc4070 │ │ │ │ svclt 0x0000bb1b │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec3fd74 │ │ │ │ + bl 0xfec3fd00 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r2, r8, ror #31 │ │ │ │ stmib sp, {r0, r2, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf7fc2100 │ │ │ │ stmdbls r1, {r0, r3, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ - bls 0xfa39c │ │ │ │ + bls 0xfa328 │ │ │ │ @ instruction: 0xf64d4628 │ │ │ │ - vqrdmlah.s d17, d16, d0[2] │ │ │ │ + vqrdmlah.s d17, d0, d0[2] │ │ │ │ rsclt r0, r5, #816 @ 0x330 │ │ │ │ ldmdavs r3, {r1, r2, r3, fp, sp, lr} │ │ │ │ - strcs pc, [pc], #-964 @ 0xe8ba0 │ │ │ │ + strcs pc, [pc], #-964 @ 0xe8b2c │ │ │ │ @ instruction: 0x0c03ea86 │ │ │ │ biceq lr, r5, #14336 @ 0x3800 │ │ │ │ eorspl pc, r5, lr, asr r8 @ │ │ │ │ stccs 0, cr15, [r0], {140} @ 0x8c │ │ │ │ @ instruction: 0x0c05ea0c │ │ │ │ - b 0xfe402d2c │ │ │ │ + b 0xfe402cb8 │ │ │ │ ldmdavs r3, {r1, r2, r9, sl}^ │ │ │ │ stmdavs lr, {r1, r2, r3, sp, lr}^ │ │ │ │ @ instruction: 0xf0834073 │ │ │ │ eormi r2, fp, r0, lsl #7 │ │ │ │ subvs r4, fp, r3, ror r0 │ │ │ │ biceq lr, r4, #14336 @ 0x3800 │ │ │ │ eorsvs pc, r4, lr, asr r8 @ │ │ │ │ str lr, [r2], #-2513 @ 0xfffff62f │ │ │ │ ldmib r2, {r0, r2, r3, r4, r6, fp, sp, lr}^ │ │ │ │ - b 0xfe4997e8 │ │ │ │ + b 0xfe499774 │ │ │ │ rsbmi r0, r3, ip, lsl #4 │ │ │ │ addcs pc, r0, #130 @ 0x82 │ │ │ │ orrcs pc, r0, #131 @ 0x83 │ │ │ │ eormi r4, fp, r2, lsr r0 │ │ │ │ andeq lr, lr, #532480 @ 0x82000 │ │ │ │ stmib r1, {r0, r1, r5, r6, lr}^ │ │ │ │ andlt r2, r2, r2, lsl #6 │ │ │ │ ldrhtmi lr, [r0], #-141 @ 0xffffff73 │ │ │ │ - blt 0xff4a6bf4 │ │ │ │ + blt 0xff4a6b80 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec3fe0c │ │ │ │ + bl 0xfec3fd98 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r2, r8, ror #31 │ │ │ │ stmib sp, {r0, r2, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf7fc2100 │ │ │ │ stmdbls r1, {r0, r2, r3, r4, r5, r9, fp, ip, sp, lr, pc} │ │ │ │ - bls 0xfa434 │ │ │ │ + bls 0xfa3c0 │ │ │ │ @ instruction: 0xf64d4628 │ │ │ │ - vqrdmlah.s d17, d16, d0[2] │ │ │ │ + vqrdmlah.s d17, d0, d0[2] │ │ │ │ rsclt r0, r5, #816 @ 0x330 │ │ │ │ ldmdavs r3, {r1, r2, r3, fp, sp, lr} │ │ │ │ - strcs pc, [pc], #-964 @ 0xe8c38 │ │ │ │ + strcs pc, [pc], #-964 @ 0xe8bc4 │ │ │ │ @ instruction: 0x0c03ea86 │ │ │ │ biceq lr, r5, #14336 @ 0x3800 │ │ │ │ eorspl pc, r5, lr, asr r8 @ │ │ │ │ stcmi 1, cr15, [r0], {12} │ │ │ │ @ instruction: 0x0c05ea0c │ │ │ │ - b 0xfe402dc4 │ │ │ │ + b 0xfe402d50 │ │ │ │ ldmdavs r3, {r1, r2, r9, sl}^ │ │ │ │ stmdavs lr, {r1, r2, r3, sp, lr}^ │ │ │ │ @ instruction: 0xf1034073 │ │ │ │ eormi r4, fp, r0, lsl #6 │ │ │ │ subvs r4, fp, r3, ror r0 │ │ │ │ biceq lr, r4, #14336 @ 0x3800 │ │ │ │ eorsvs pc, r4, lr, asr r8 @ │ │ │ │ str lr, [r2], #-2513 @ 0xfffff62f │ │ │ │ ldmib r2, {r0, r2, r3, r4, r6, fp, sp, lr}^ │ │ │ │ - b 0xfe499880 │ │ │ │ + b 0xfe49980c │ │ │ │ rsbmi r0, r3, ip, lsl #4 │ │ │ │ andmi pc, r0, #-2147483648 @ 0x80000000 │ │ │ │ movwmi pc, #259 @ 0x103 @ │ │ │ │ eormi r4, fp, r2, lsr r0 │ │ │ │ andeq lr, lr, #532480 @ 0x82000 │ │ │ │ stmib r1, {r0, r1, r5, r6, lr}^ │ │ │ │ andlt r2, r2, r2, lsl #6 │ │ │ │ ldrhtmi lr, [r0], #-141 @ 0xffffff73 │ │ │ │ - blt 0xfe1a6c8c │ │ │ │ + blt 0xfe1a6c18 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec3fea4 │ │ │ │ + bl 0xfec3fe30 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r5], r8 │ │ │ │ stmib sp, {r0, r2, r9, sl, lr}^ │ │ │ │ movwls r2, #4354 @ 0x1102 │ │ │ │ @ instruction: 0xf9f0f7fc │ │ │ │ stmdbls r3, {r2, r9, sl, lr} │ │ │ │ @ instruction: 0xf64d4628 │ │ │ │ - vqdmulh.s d17, d16, d0[2] │ │ │ │ + vqdmulh.s d17, d0, d0[2] │ │ │ │ rsclt r0, r5, #13056 @ 0x3300 │ │ │ │ - strcs pc, [pc], #-964 @ 0xe8ccc │ │ │ │ - bl 0x402cfc │ │ │ │ - bls 0x16a7e8 │ │ │ │ + strcs pc, [pc], #-964 @ 0xe8c58 │ │ │ │ + bl 0x402c88 │ │ │ │ + bls 0x16a774 │ │ │ │ eorsvc pc, r5, ip, asr r8 @ │ │ │ │ vdiveq.f64 d30, d4, d12 │ │ │ │ @ instruction: 0xf85c6875 │ │ │ │ - b 0xfe180db4 │ │ │ │ - b 0x3ebcf4 │ │ │ │ + b 0xfe180d40 │ │ │ │ + b 0x3ebc80 │ │ │ │ @ instruction: 0xf8de0c07 │ │ │ │ - b 0xfe3f8d00 │ │ │ │ + b 0xfe3f8c8c │ │ │ │ stmvs fp, {r0, r1, r8, r9, sl} │ │ │ │ ldrd pc, [ip], -r1 │ │ │ │ andvs r4, pc, sl, asr r0 @ │ │ │ │ subsmi r4, sl, r2, lsr r0 │ │ │ │ addvs r9, sl, r1, lsl #22 │ │ │ │ subsmi r6, sl, sl, asr #16 │ │ │ │ movweq lr, #60035 @ 0xea83 │ │ │ │ @@ -221802,75 +221774,75 @@ │ │ │ │ rsbmi r4, sl, r3, lsr #32 │ │ │ │ movweq lr, #60035 @ 0xea83 │ │ │ │ sbcvs r6, fp, sl, asr #32 │ │ │ │ pop {r0, r2, ip, sp, pc} │ │ │ │ @ instruction: 0xf7fc40f0 │ │ │ │ svclt 0x0000ba3d │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec3ff30 │ │ │ │ + bl 0xfec3febc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r5], r8 │ │ │ │ stmib sp, {r0, r2, r9, sl, lr}^ │ │ │ │ movwls r2, #4354 @ 0x1102 │ │ │ │ @ instruction: 0xf9aaf7fc │ │ │ │ stmdbls r3, {r2, r9, sl, lr} │ │ │ │ @ instruction: 0xf64d4628 │ │ │ │ - vqdmulh.s d17, d16, d0[2] │ │ │ │ + vqdmulh.s d17, d0, d0[2] │ │ │ │ rsclt r0, r5, #13056 @ 0x3300 │ │ │ │ - strcs pc, [pc], #-964 @ 0xe8d58 │ │ │ │ - bl 0x402d88 │ │ │ │ - bls 0x16a874 │ │ │ │ + strcs pc, [pc], #-964 @ 0xe8ce4 │ │ │ │ + bl 0x402d14 │ │ │ │ + bls 0x16a800 │ │ │ │ eorsvc pc, r5, ip, asr r8 @ │ │ │ │ vdiveq.f64 d30, d4, d12 │ │ │ │ @ instruction: 0xf85c6875 │ │ │ │ - b 0x9c0e40 │ │ │ │ - b 0x3ebd7c │ │ │ │ + b 0x9c0dcc │ │ │ │ + b 0x3ebd08 │ │ │ │ @ instruction: 0xf8de0c07 │ │ │ │ - b 0xfe3f8d8c │ │ │ │ + b 0xfe3f8d18 │ │ │ │ stmvs fp, {r0, r1, r8, r9, sl} │ │ │ │ ldrd pc, [ip], -r1 │ │ │ │ andeq lr, r2, #143360 @ 0x23000 │ │ │ │ eorsmi r6, r2, pc │ │ │ │ - blls 0x138ef8 │ │ │ │ + blls 0x138e84 │ │ │ │ stmdavs sl, {r1, r3, r7, sp, lr}^ │ │ │ │ andeq lr, r3, #139264 @ 0x22000 │ │ │ │ movweq lr, #14894 @ 0x3a2e │ │ │ │ stmdavs sp, {r1, r3, r5, lr}^ │ │ │ │ rsbmi r4, sl, r3, lsr #32 │ │ │ │ movweq lr, #60035 @ 0xea83 │ │ │ │ sbcvs r6, fp, sl, asr #32 │ │ │ │ pop {r0, r2, ip, sp, pc} │ │ │ │ @ instruction: 0xf7fc40f0 │ │ │ │ svclt 0x0000b9f5 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec3ffc0 │ │ │ │ + bl 0xfec3ff4c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r5], r8 │ │ │ │ stmib sp, {r0, r2, r9, sl, lr}^ │ │ │ │ movwls r2, #4354 @ 0x1102 │ │ │ │ @ instruction: 0xf962f7fc │ │ │ │ stmdbls r3, {r2, r9, sl, lr} │ │ │ │ @ instruction: 0xf64d4628 │ │ │ │ - vqdmulh.s d17, d16, d0[2] │ │ │ │ + vqdmulh.s d17, d0, d0[2] │ │ │ │ rsclt r0, r5, #13056 @ 0x3300 │ │ │ │ - strcs pc, [pc], #-964 @ 0xe8de8 │ │ │ │ - bl 0x402e18 │ │ │ │ - bls 0x16a904 │ │ │ │ + strcs pc, [pc], #-964 @ 0xe8d74 │ │ │ │ + bl 0x402da4 │ │ │ │ + bls 0x16a890 │ │ │ │ eorsvc pc, r5, ip, asr r8 @ │ │ │ │ vdiveq.f64 d30, d4, d12 │ │ │ │ @ instruction: 0xf85c6875 │ │ │ │ - b 0x980ed0 │ │ │ │ - b 0x3ebe10 │ │ │ │ + b 0x980e5c │ │ │ │ + b 0x3ebd9c │ │ │ │ @ instruction: 0xf8de0c07 │ │ │ │ - b 0xfe3f8e1c │ │ │ │ + b 0xfe3f8da8 │ │ │ │ stmvs fp, {r0, r1, r8, r9, sl} │ │ │ │ ldrd pc, [ip], -r1 │ │ │ │ andeq lr, r3, #139264 @ 0x22000 │ │ │ │ eorsmi r6, r2, pc │ │ │ │ - blls 0x138f88 │ │ │ │ + blls 0x138f14 │ │ │ │ stmdavs sl, {r1, r3, r7, sp, lr}^ │ │ │ │ andeq lr, r2, #143360 @ 0x23000 │ │ │ │ movweq lr, #59939 @ 0xea23 │ │ │ │ stmdavs sp, {r1, r3, r5, lr}^ │ │ │ │ rsbmi r4, sl, r3, lsr #32 │ │ │ │ movweq lr, #60035 @ 0xea83 │ │ │ │ sbcvs r6, fp, sl, asr #32 │ │ │ │ @@ -221882,15 +221854,15 @@ │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ ldrmi r4, [r5], -ip, lsl #12 │ │ │ │ pkhbtmi r4, r1, lr, lsl #12 │ │ │ │ @ instruction: 0xf91af7fc │ │ │ │ smlatbeq r8, r4, r1, pc @ │ │ │ │ stceq 1, cr15, [r8], {165} @ 0xa5 │ │ │ │ - strbne pc, [r8], #1613 @ 0x64d @ │ │ │ │ + strbne pc, [r8], #-1613 @ 0xfffff9b3 @ │ │ │ │ ldrteq pc, [r3], #-704 @ 0xfffffd40 @ │ │ │ │ cdpeq 1, 0, cr15, cr8, cr6, {5} │ │ │ │ sbclt r3, r6, #8, 10 @ 0x2000000 │ │ │ │ svccc 0x0008f85c │ │ │ │ svccs 0x0008f85e │ │ │ │ andcs pc, pc, r0, asr #7 │ │ │ │ svcvc 0x0008f851 │ │ │ │ @@ -221898,41 +221870,41 @@ │ │ │ │ @ instruction: 0xf8544013 │ │ │ │ rsbsmi r6, fp, r6, lsr r0 │ │ │ │ ldrdcs pc, [r4], -ip │ │ │ │ @ instruction: 0xf8d84033 │ │ │ │ rsbsmi r6, fp, r4 │ │ │ │ ldrdvc pc, [r4], -lr │ │ │ │ strbmi r6, [r5, #-11]! │ │ │ │ - b 0x182fdc │ │ │ │ - b 0xfe1696d0 │ │ │ │ - b 0x1696c4 │ │ │ │ - b 0xfe1696d4 │ │ │ │ + b 0x182f68 │ │ │ │ + b 0xfe16965c │ │ │ │ + b 0x169650 │ │ │ │ + b 0xfe169660 │ │ │ │ subvs r0, sl, r3, lsl #4 │ │ │ │ @ instruction: 0x4648d1db │ │ │ │ mvnsmi lr, #12386304 @ 0xbd0000 │ │ │ │ stmdblt sl!, {r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ ldrmi r4, [r5], -ip, lsl #12 │ │ │ │ pkhbtmi r4, r1, lr, lsl #12 │ │ │ │ @ instruction: 0xf8d8f7fc │ │ │ │ smlatbeq r8, r4, r1, pc @ │ │ │ │ stceq 1, cr15, [r8], {165} @ 0xa5 │ │ │ │ - strbne pc, [r8], #1613 @ 0x64d @ │ │ │ │ + strbne pc, [r8], #-1613 @ 0xfffff9b3 @ │ │ │ │ ldrteq pc, [r3], #-704 @ 0xfffffd40 @ │ │ │ │ cdpeq 1, 0, cr15, cr8, cr6, {5} │ │ │ │ @ instruction: 0xf85e3508 │ │ │ │ @ instruction: 0xf85c2f08 │ │ │ │ @ instruction: 0xf8513f08 │ │ │ │ - b 0x9c4b2c │ │ │ │ + b 0x9c4ab8 │ │ │ │ sbclt r0, r2, #134217728 @ 0x8000000 │ │ │ │ @ instruction: 0xf8de4073 │ │ │ │ - bl 0x204f28 │ │ │ │ + bl 0x204eb4 │ │ │ │ vmul.i q8, q8, d2[0] │ │ │ │ @ instruction: 0xf854200f │ │ │ │ strbmi r2, [r5, #-50]! @ 0xffffffce │ │ │ │ movweq lr, #10755 @ 0x2a03 │ │ │ │ ldrdcs pc, [r4], -ip │ │ │ │ movweq lr, #27267 @ 0x6a83 │ │ │ │ stmdavs fp, {r0, r1, r3, sp, lr}^ │ │ │ │ @@ -221950,15 +221922,15 @@ │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ ldrmi r4, [r5], -ip, lsl #12 │ │ │ │ pkhbtmi r4, r1, lr, lsl #12 │ │ │ │ @ instruction: 0xf892f7fc │ │ │ │ smlatbeq r8, r4, r1, pc @ │ │ │ │ stceq 1, cr15, [r8], {165} @ 0xa5 │ │ │ │ - strbne pc, [r8], #1613 @ 0x64d @ │ │ │ │ + strbne pc, [r8], #-1613 @ 0xfffff9b3 @ │ │ │ │ ldrteq pc, [r3], #-704 @ 0xfffffd40 @ │ │ │ │ cdpeq 1, 0, cr15, cr8, cr6, {5} │ │ │ │ sbclt r3, r6, #8, 10 @ 0x2000000 │ │ │ │ svccc 0x0008f85c │ │ │ │ svccs 0x0008f85e │ │ │ │ andcs pc, pc, r0, asr #7 │ │ │ │ svcvc 0x0008f851 │ │ │ │ @@ -221966,41 +221938,41 @@ │ │ │ │ @ instruction: 0xf8544313 │ │ │ │ rsbsmi r6, fp, r6, lsr r0 │ │ │ │ ldrdcs pc, [r4], -ip │ │ │ │ @ instruction: 0xf8d84033 │ │ │ │ rsbsmi r6, fp, r4 │ │ │ │ ldrdvc pc, [r4], -lr │ │ │ │ strbmi r6, [r5, #-11]! │ │ │ │ - b 0x11830ec │ │ │ │ - b 0xfe1697e0 │ │ │ │ - b 0x1697d4 │ │ │ │ - b 0xfe1697e4 │ │ │ │ + b 0x1183078 │ │ │ │ + b 0xfe16976c │ │ │ │ + b 0x169760 │ │ │ │ + b 0xfe169770 │ │ │ │ subvs r0, sl, r3, lsl #4 │ │ │ │ @ instruction: 0x4648d1db │ │ │ │ mvnsmi lr, #12386304 @ 0xbd0000 │ │ │ │ stmialt r2!, {r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ ldrmi r4, [r5], -ip, lsl #12 │ │ │ │ pkhbtmi r4, r1, lr, lsl #12 │ │ │ │ @ instruction: 0xf850f7fc │ │ │ │ smlatbeq r8, r4, r1, pc @ │ │ │ │ stceq 1, cr15, [r8], {165} @ 0xa5 │ │ │ │ - strbne pc, [r8], #1613 @ 0x64d @ │ │ │ │ + strbne pc, [r8], #-1613 @ 0xfffff9b3 @ │ │ │ │ ldrteq pc, [r3], #-704 @ 0xfffffd40 @ │ │ │ │ cdpeq 1, 0, cr15, cr8, cr6, {5} │ │ │ │ @ instruction: 0xf85e3508 │ │ │ │ @ instruction: 0xf85c2f08 │ │ │ │ @ instruction: 0xf8513f08 │ │ │ │ - b 0x19c4c3c │ │ │ │ + b 0x19c4bc8 │ │ │ │ sbclt r0, r2, #134217728 @ 0x8000000 │ │ │ │ @ instruction: 0xf8de4073 │ │ │ │ - bl 0x205038 │ │ │ │ + bl 0x204fc4 │ │ │ │ vmul.i q8, q8, d2[0] │ │ │ │ @ instruction: 0xf854200f │ │ │ │ strbmi r2, [r5, #-50]! @ 0xffffffce │ │ │ │ movweq lr, #10755 @ 0x2a03 │ │ │ │ ldrdcs pc, [r4], -ip │ │ │ │ movweq lr, #27267 @ 0x6a83 │ │ │ │ stmdavs fp, {r0, r1, r3, sp, lr}^ │ │ │ │ @@ -222018,15 +221990,15 @@ │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ ldrmi r4, [r5], -ip, lsl #12 │ │ │ │ pkhbtmi r4, r1, lr, lsl #12 │ │ │ │ @ instruction: 0xf80af7fc │ │ │ │ smlatbeq r8, r4, r1, pc @ │ │ │ │ stceq 1, cr15, [r8], {165} @ 0xa5 │ │ │ │ - strbne pc, [r8], #1613 @ 0x64d @ │ │ │ │ + strbne pc, [r8], #-1613 @ 0xfffff9b3 @ │ │ │ │ ldrteq pc, [r3], #-704 @ 0xfffffd40 @ │ │ │ │ cdpeq 1, 0, cr15, cr8, cr6, {5} │ │ │ │ sbclt r3, r6, #8, 10 @ 0x2000000 │ │ │ │ svccc 0x0008f85c │ │ │ │ svccs 0x0008f85e │ │ │ │ andcs pc, pc, r0, asr #7 │ │ │ │ svcvc 0x0008f851 │ │ │ │ @@ -222034,31 +222006,31 @@ │ │ │ │ @ instruction: 0xf8544053 │ │ │ │ rsbsmi r6, fp, r6, lsr r0 │ │ │ │ ldrdcs pc, [r4], -ip │ │ │ │ @ instruction: 0xf8d84033 │ │ │ │ rsbsmi r6, fp, r4 │ │ │ │ ldrdvc pc, [r4], -lr │ │ │ │ strbmi r6, [r5, #-11]! │ │ │ │ - b 0xfe1831fc │ │ │ │ - b 0xfe1698f0 │ │ │ │ - b 0x1698e4 │ │ │ │ - b 0xfe1698f4 │ │ │ │ + b 0xfe183188 │ │ │ │ + b 0xfe16987c │ │ │ │ + b 0x169870 │ │ │ │ + b 0xfe169880 │ │ │ │ subvs r0, sl, r3, lsl #4 │ │ │ │ @ instruction: 0x4648d1db │ │ │ │ mvnsmi lr, #12386304 @ 0xbd0000 │ │ │ │ ldmdalt sl, {r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec402f4 │ │ │ │ + bl 0xfec40280 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ @ instruction: 0x4605461c │ │ │ │ smlabtcs r0, sp, r9, lr │ │ │ │ @ instruction: 0xffc8f7fb │ │ │ │ ldrdcs lr, [r0, -sp] │ │ │ │ - bcc 0x130a9c │ │ │ │ + bcc 0x130a28 │ │ │ │ cdpeq 1, 1, cr15, cr0, cr1, {0} │ │ │ │ movwcc r3, #4609 @ 0x1201 │ │ │ │ @ instruction: 0xf10107c4 │ │ │ │ vaddw.u8 q8, q0, d1 │ │ │ │ svclt 0x0041004f │ │ │ │ mulgt r0, r2, r8 │ │ │ │ strtmi r7, [r4], #2076 @ 0x81c │ │ │ │ @@ -222071,15 +222043,15 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ ldrmi r4, [r5], -lr, lsl #12 │ │ │ │ pkhbtmi r1, r0, ip, lsl #29 │ │ │ │ @ instruction: 0xff9ef7fb │ │ │ │ mcrne 14, 5, r1, cr11, cr1, {5} │ │ │ │ - strbne pc, [r8], sp, asr #12 @ │ │ │ │ + strbne pc, [r8], -sp, asr #12 @ │ │ │ │ ldrteq pc, [r3], -r0, asr #5 @ │ │ │ │ sbclt r3, r2, #58720256 @ 0x3800000 │ │ │ │ svcgt 0x0002f833 │ │ │ │ svcvc 0x0002f834 │ │ │ │ addeq pc, pc, r0, asr #7 │ │ │ │ svc 0x0002f831 │ │ │ │ @ instruction: 0xf856429d │ │ │ │ @@ -222096,89 +222068,89 @@ │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ ldrmi r4, [r4], -sp, lsl #12 │ │ │ │ pkhbtmi r4, r0, lr, lsl #12 │ │ │ │ @ instruction: 0xff6ef7fb │ │ │ │ @ instruction: 0xf1a41f29 │ │ │ │ @ instruction: 0xf64d0e04 │ │ │ │ - vmls.f d17, d16, d0[2] │ │ │ │ + vmls.f d17, d0, d0[2] │ │ │ │ svcne 0x00330533 │ │ │ │ - blx 0x18b6200 │ │ │ │ + blx 0x18b618c │ │ │ │ @ instruction: 0xf85efc80 │ │ │ │ @ instruction: 0xf8532f04 │ │ │ │ @ instruction: 0xf3c07f04 │ │ │ │ @ instruction: 0xf851100f │ │ │ │ ldrbmi r6, [r4, #-3844]! @ 0xfffff0fc │ │ │ │ eorsgt pc, ip, r5, asr r8 @ │ │ │ │ - b 0xfe17a2d4 │ │ │ │ - b 0x169a08 │ │ │ │ - b 0xfe169a24 │ │ │ │ + b 0xfe17a260 │ │ │ │ + b 0x169994 │ │ │ │ + b 0xfe1699b0 │ │ │ │ andvs r0, sl, r6, lsl #4 │ │ │ │ strbmi sp, [r0], -r9, ror #3 │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ svclt 0x00cef7fb │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec4040c │ │ │ │ + bl 0xfec40398 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ @ instruction: 0x4605461c │ │ │ │ smlabtcs r0, sp, r9, lr │ │ │ │ @ instruction: 0xff3cf7fb │ │ │ │ ldrdcs lr, [r0, -sp] │ │ │ │ - bcc 0x130bb4 │ │ │ │ + bcc 0x130b40 │ │ │ │ cdpeq 1, 1, cr15, cr0, cr1, {0} │ │ │ │ movwcc r3, #4609 @ 0x1201 │ │ │ │ @ instruction: 0xf10107c4 │ │ │ │ vaddw.u8 q8, q0, d1 │ │ │ │ svclt 0x0041004f │ │ │ │ mulgt r0, r2, r8 │ │ │ │ - bl 0xfec072b4 │ │ │ │ + bl 0xfec07240 │ │ │ │ @ instruction: 0xf8010c04 │ │ │ │ ldrbmi ip, [r1, #-3073]! @ 0xfffff3ff │ │ │ │ strtmi sp, [r8], -lr, ror #3 │ │ │ │ pop {r0, r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf7fb4030 │ │ │ │ svclt 0x0000bfa3 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ ldrmi r4, [r5], -lr, lsl #12 │ │ │ │ pkhbtmi r1, r0, ip, lsl #29 │ │ │ │ @ instruction: 0xff10f7fb │ │ │ │ mcrne 14, 5, r1, cr11, cr1, {5} │ │ │ │ - strbne pc, [r8], sp, asr #12 @ │ │ │ │ + strbne pc, [r8], -sp, asr #12 @ │ │ │ │ ldrteq pc, [r3], -r0, asr #5 @ │ │ │ │ sbclt r3, r2, #58720256 @ 0x3800000 │ │ │ │ svcgt 0x0002f833 │ │ │ │ svcvc 0x0002f834 │ │ │ │ addeq pc, pc, r0, asr #7 │ │ │ │ svc 0x0002f831 │ │ │ │ @ instruction: 0xf856429d │ │ │ │ - bl 0xfebf1368 │ │ │ │ - b 0x3ec2c0 │ │ │ │ - b 0xc6c2b0 │ │ │ │ - b 0x13ecab4 │ │ │ │ + bl 0xfebf12f4 │ │ │ │ + b 0x3ec24c │ │ │ │ + b 0xc6c23c │ │ │ │ + b 0x13eca40 │ │ │ │ @ instruction: 0xf8a10c0e │ │ │ │ mvnle ip, r0 │ │ │ │ pop {r6, r9, sl, lr} │ │ │ │ @ instruction: 0xf7fb41f0 │ │ │ │ svclt 0x0000bf71 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ ldrmi r4, [r4], -sp, lsl #12 │ │ │ │ pkhbtmi r4, r0, lr, lsl #12 │ │ │ │ mrc2 7, 6, pc, cr14, cr11, {7} │ │ │ │ @ instruction: 0xf1a41f29 │ │ │ │ @ instruction: 0xf64d0e04 │ │ │ │ - vmls.f d17, d16, d0[2] │ │ │ │ + vmls.f d17, d0, d0[2] │ │ │ │ svcne 0x00330533 │ │ │ │ - blx 0x18b6320 │ │ │ │ + blx 0x18b62ac │ │ │ │ @ instruction: 0xf85efc80 │ │ │ │ @ instruction: 0xf8532f04 │ │ │ │ @ instruction: 0xf3c07f04 │ │ │ │ @ instruction: 0xf851100f │ │ │ │ ldrbmi r6, [r4, #-3844]! @ 0xfffff0fc │ │ │ │ eorsgt pc, ip, r5, asr r8 @ │ │ │ │ andeq lr, r7, #165888 @ 0x28800 │ │ │ │ @@ -222186,73 +222158,73 @@ │ │ │ │ andeq lr, ip, #8192 @ 0x2000 │ │ │ │ andeq lr, r6, #532480 @ 0x82000 │ │ │ │ mvnle r6, sl │ │ │ │ pop {r6, r9, sl, lr} │ │ │ │ @ instruction: 0xf7fb41f0 │ │ │ │ svclt 0x0000bf3d │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec40530 │ │ │ │ + bl 0xfec404bc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ @ instruction: 0x4605461c │ │ │ │ smlabtcs r0, sp, r9, lr │ │ │ │ mcr2 7, 5, pc, cr10, cr11, {7} @ │ │ │ │ ldrdcs lr, [r0, -sp] │ │ │ │ - bcc 0x130cd8 │ │ │ │ + bcc 0x130c64 │ │ │ │ cdpeq 1, 1, cr15, cr0, cr1, {0} │ │ │ │ movwcc r3, #4609 @ 0x1201 │ │ │ │ @ instruction: 0xf10107c4 │ │ │ │ vaddw.u8 q8, q0, d1 │ │ │ │ svclt 0x0041004f │ │ │ │ mulgt r0, r2, r8 │ │ │ │ - blx 0x8073da │ │ │ │ + blx 0x807366 │ │ │ │ @ instruction: 0xf801fc04 │ │ │ │ ldrbmi ip, [r1, #-3073]! @ 0xfffff3ff │ │ │ │ strtmi sp, [r8], -lr, ror #3 │ │ │ │ pop {r0, r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf7fb4030 │ │ │ │ svclt 0x0000bf11 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ ldrmi r4, [r5], -lr, lsl #12 │ │ │ │ pkhbtmi r1, r0, ip, lsl #29 │ │ │ │ mrc2 7, 3, pc, cr14, cr11, {7} │ │ │ │ mcrne 14, 5, r1, cr11, cr1, {5} │ │ │ │ - strbne pc, [r8], sp, asr #12 @ │ │ │ │ + strbne pc, [r8], -sp, asr #12 @ │ │ │ │ ldrteq pc, [r3], -r0, asr #5 @ │ │ │ │ @ instruction: 0xf833350e │ │ │ │ sbclt ip, r2, #2, 30 │ │ │ │ svcvc 0x0002f834 │ │ │ │ addeq pc, pc, r0, asr #7 │ │ │ │ svc 0x0002f831 │ │ │ │ @ instruction: 0xf856429d │ │ │ │ - blx 0x7f148e │ │ │ │ - b 0xca83e4 │ │ │ │ - b 0x3ecbd4 │ │ │ │ - b 0x13ec3d8 │ │ │ │ + blx 0x7f141a │ │ │ │ + b 0xca8370 │ │ │ │ + b 0x3ecb60 │ │ │ │ + b 0x13ec364 │ │ │ │ @ instruction: 0xf8a10c0e │ │ │ │ mvnle ip, r0 │ │ │ │ pop {r6, r9, sl, lr} │ │ │ │ @ instruction: 0xf7fb41f0 │ │ │ │ svclt 0x0000bedf │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ ldrmi r4, [r4], -sp, lsl #12 │ │ │ │ pkhbtmi r4, r0, lr, lsl #12 │ │ │ │ mcr2 7, 2, pc, cr12, cr11, {7} @ │ │ │ │ @ instruction: 0xf1a41f29 │ │ │ │ @ instruction: 0xf64d0e04 │ │ │ │ - vmls.f d17, d16, d0[2] │ │ │ │ + vmls.f d17, d0, d0[2] │ │ │ │ svcne 0x00330533 │ │ │ │ @ instruction: 0xf85e340c │ │ │ │ - blx 0x18b5028 │ │ │ │ + blx 0x18b4fb4 │ │ │ │ @ instruction: 0xf853fc80 │ │ │ │ @ instruction: 0xf3c07f04 │ │ │ │ @ instruction: 0xf851100f │ │ │ │ ldrbmi r6, [r4, #-3844]! @ 0xfffff0fc │ │ │ │ vqdmulh.s d15, d2, d7 │ │ │ │ eorsvc pc, ip, r5, asr r8 @ │ │ │ │ andeq lr, r6, #532480 @ 0x82000 │ │ │ │ @@ -222264,31 +222236,31 @@ │ │ │ │ svclt 0x0000beab │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ strmi fp, [r0], r2, lsl #1 │ │ │ │ @ instruction: 0xf64d1e8c │ │ │ │ - vmlsl.s , d16, d0[2] │ │ │ │ + vmlsl.s , d0, d0[2] │ │ │ │ stmib sp, {r0, r1, r4, r5, r9, sl}^ │ │ │ │ @ instruction: 0xf7fb3200 │ │ │ │ ldmib sp, {r0, r1, r4, r9, sl, fp, ip, sp, lr, pc}^ │ │ │ │ strmi r3, [r5], -r0, lsl #4 │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ andsgt pc, lr, r2, lsl r9 @ │ │ │ │ @ instruction: 0xf913b2e8 │ │ │ │ @ instruction: 0xf10e701e │ │ │ │ @ instruction: 0xf8340e01 │ │ │ │ @ instruction: 0xf3c51f02 │ │ │ │ @ instruction: 0xf856058f │ │ │ │ @ instruction: 0xf1be0030 │ │ │ │ - blx 0x7ed0be │ │ │ │ - b 0x9684bc │ │ │ │ - b 0x3e98a4 │ │ │ │ - b 0x13ec4a8 │ │ │ │ + blx 0x7ed04a │ │ │ │ + b 0x968448 │ │ │ │ + b 0x3e9830 │ │ │ │ + b 0x13ec434 │ │ │ │ @ instruction: 0xf8a40c01 │ │ │ │ mvnle ip, r0 │ │ │ │ andlt r4, r2, r0, asr #12 │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ mrclt 7, 3, APSR_nzcv, cr2, cr11, {7} │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @@ -222297,93 +222269,93 @@ │ │ │ │ strmi fp, [sp], -r2, lsl #1 │ │ │ │ stmib sp, {r7, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf7fb3200 │ │ │ │ ldmib sp, {r0, r1, r2, r3, r4, r6, r7, r8, sl, fp, ip, sp, lr, pc}^ │ │ │ │ strmi r3, [r4], -r0, lsl #4 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf64d1f28 │ │ │ │ - vmls.f d17, d16, d0[2] │ │ │ │ + vmls.f d17, d0, d0[2] │ │ │ │ @ instruction: 0xf8330533 │ │ │ │ - blx 0x18c55a4 │ │ │ │ + blx 0x18c5530 │ │ │ │ @ instruction: 0xf832fe84 │ │ │ │ @ instruction: 0xf10c102c │ │ │ │ @ instruction: 0xf8500c01 │ │ │ │ @ instruction: 0xf3c46f04 │ │ │ │ @ instruction: 0xf1bc140f │ │ │ │ - blx 0x52d11e │ │ │ │ + blx 0x52d0aa │ │ │ │ @ instruction: 0xf855f107 │ │ │ │ - b 0xfe14560c │ │ │ │ - b 0x129930 │ │ │ │ - b 0xfe129938 │ │ │ │ + b 0xfe145598 │ │ │ │ + b 0x1298bc │ │ │ │ + b 0xfe1298c4 │ │ │ │ andvs r0, r1, r6, lsl #2 │ │ │ │ strbmi sp, [r0], -r5, ror #3 │ │ │ │ pop {r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf7fb41f0 │ │ │ │ svclt 0x0000be39 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec40738 │ │ │ │ + bl 0xfec406c4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r5], r8 │ │ │ │ stmib sp, {r0, r2, r9, sl, lr}^ │ │ │ │ movwls r2, #4354 @ 0x1102 │ │ │ │ stc2 7, cr15, [r6, #1004]! @ 0x3ec │ │ │ │ vmlsl.u8 , d0, d2 │ │ │ │ - blls 0x132590 │ │ │ │ + blls 0x13251c │ │ │ │ strtmi fp, [r8], -r6, asr #5 │ │ │ │ - cdpne 6, 12, cr15, cr8, cr13, {2} │ │ │ │ + cdpne 6, 4, cr15, cr8, cr13, {2} │ │ │ │ cdpeq 2, 3, cr15, cr3, cr0, {6} │ │ │ │ ldmdavs r9, {r0, r2, r4, fp, sp, lr} │ │ │ │ strgt pc, [r5, #-2945] @ 0xfffff47f │ │ │ │ stmdavs pc, {r0, r1, r8, fp, ip, pc} @ │ │ │ │ @ instruction: 0x0c07ea8c │ │ │ │ strbeq lr, [r6, lr, lsl #22] │ │ │ │ eorsvs pc, r6, lr, asr r8 @ │ │ │ │ @ instruction: 0x0c06ea0c │ │ │ │ - b 0xfe4035b8 │ │ │ │ + b 0xfe403544 │ │ │ │ andvs r0, lr, r6, lsl #12 │ │ │ │ stmdavs pc, {r1, r2, r3, r4, r5, r6, fp, sp, lr}^ @ │ │ │ │ @ instruction: 0x0c07ea85 │ │ │ │ @ instruction: 0x0c06ea0c │ │ │ │ eorsvs pc, r4, lr, asr r8 @ │ │ │ │ streq lr, [r7, #-2700] @ 0xfffff574 │ │ │ │ - bl 0x4816d0 │ │ │ │ + bl 0x48165c │ │ │ │ stmvs ip, {r2, r6, r7, r8, sl} │ │ │ │ ldmvs fp, {r1, r4, r7, fp, sp, lr} │ │ │ │ - blx 0xfe18375e │ │ │ │ + blx 0xfe1836ea │ │ │ │ rsbmi r2, r2, r3, lsl #6 │ │ │ │ rsbmi r4, r2, r2, lsr r0 │ │ │ │ stmiavs sl, {r1, r3, r7, sp, lr}^ │ │ │ │ eormi r4, fp, r3, asr r0 │ │ │ │ sbcvs r4, fp, r3, asr r0 │ │ │ │ pop {r0, r2, ip, sp, pc} │ │ │ │ @ instruction: 0xf7fb40f0 │ │ │ │ svclt 0x0000bded │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ strmi fp, [r0], r2, lsl #1 │ │ │ │ @ instruction: 0xf64d1e8c │ │ │ │ - vmlsl.s , d16, d0[2] │ │ │ │ + vmlsl.s , d0, d0[2] │ │ │ │ stmib sp, {r0, r1, r4, r5, r9, sl}^ │ │ │ │ @ instruction: 0xf7fb3200 │ │ │ │ ldmib sp, {r0, r2, r4, r6, r8, sl, fp, ip, sp, lr, pc}^ │ │ │ │ strmi r3, [r5], -r0, lsl #4 │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ andsgt pc, lr, r2, lsl r8 @ │ │ │ │ @ instruction: 0xf813b2e8 │ │ │ │ @ instruction: 0xf10e701e │ │ │ │ @ instruction: 0xf8340e01 │ │ │ │ @ instruction: 0xf3c51f02 │ │ │ │ @ instruction: 0xf856058f │ │ │ │ @ instruction: 0xf1be0030 │ │ │ │ - blx 0x7ed23a │ │ │ │ - b 0x968638 │ │ │ │ - b 0x3e9a20 │ │ │ │ - b 0x13ec624 │ │ │ │ + blx 0x7ed1c6 │ │ │ │ + b 0x9685c4 │ │ │ │ + b 0x3e99ac │ │ │ │ + b 0x13ec5b0 │ │ │ │ @ instruction: 0xf8a40c01 │ │ │ │ mvnle ip, r0 │ │ │ │ andlt r4, r2, r0, asr #12 │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ ldclt 7, cr15, [r4, #1004]! @ 0x3ec │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @@ -222392,62 +222364,62 @@ │ │ │ │ strmi fp, [sp], -r2, lsl #1 │ │ │ │ stmib sp, {r7, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf7fb3200 │ │ │ │ ldmib sp, {r0, r5, r8, sl, fp, ip, sp, lr, pc}^ │ │ │ │ strmi r3, [r4], -r0, lsl #4 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf64d1f28 │ │ │ │ - vmls.f d17, d16, d0[2] │ │ │ │ + vmls.f d17, d0, d0[2] │ │ │ │ @ instruction: 0xf8330533 │ │ │ │ - blx 0x18c5720 │ │ │ │ + blx 0x18c56ac │ │ │ │ @ instruction: 0xf832fe84 │ │ │ │ @ instruction: 0xf10c102c │ │ │ │ @ instruction: 0xf8500c01 │ │ │ │ @ instruction: 0xf3c46f04 │ │ │ │ @ instruction: 0xf1bc140f │ │ │ │ - blx 0x2ad29a │ │ │ │ + blx 0x2ad226 │ │ │ │ @ instruction: 0xf855f101 │ │ │ │ - b 0xfe145788 │ │ │ │ - b 0x129aac │ │ │ │ - b 0xfe129ab4 │ │ │ │ + b 0xfe145714 │ │ │ │ + b 0x129a38 │ │ │ │ + b 0xfe129a40 │ │ │ │ andvs r0, r1, r6, lsl #2 │ │ │ │ strbmi sp, [r0], -r5, ror #3 │ │ │ │ pop {r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf7fb41f0 │ │ │ │ svclt 0x0000bd7b │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec408b4 │ │ │ │ + bl 0xfec40840 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r5], r8 │ │ │ │ stmib sp, {r0, r2, r9, sl, lr}^ │ │ │ │ movwls r2, #4354 @ 0x1102 │ │ │ │ stc2l 7, cr15, [r8], #1004 @ 0x3ec │ │ │ │ vmlsl.u8 , d0, d2 │ │ │ │ - blls 0x13270c │ │ │ │ + blls 0x132698 │ │ │ │ strtmi fp, [r8], -r6, asr #5 │ │ │ │ - cdpne 6, 12, cr15, cr8, cr13, {2} │ │ │ │ + cdpne 6, 4, cr15, cr8, cr13, {2} │ │ │ │ cdpeq 2, 3, cr15, cr3, cr0, {6} │ │ │ │ ldmdavs r9, {r0, r2, r4, fp, sp, lr} │ │ │ │ strgt pc, [r5, #-2977] @ 0xfffff45f │ │ │ │ stmdavs pc, {r0, r1, r8, fp, ip, pc} @ │ │ │ │ @ instruction: 0x0c07ea8c │ │ │ │ strbeq lr, [r6, lr, lsl #22] │ │ │ │ eorsvs pc, r6, lr, asr r8 @ │ │ │ │ @ instruction: 0x0c06ea0c │ │ │ │ - b 0xfe403734 │ │ │ │ + b 0xfe4036c0 │ │ │ │ andvs r0, lr, r6, lsl #12 │ │ │ │ stmdavs pc, {r1, r2, r3, r4, r5, r6, fp, sp, lr}^ @ │ │ │ │ @ instruction: 0x0c07ea85 │ │ │ │ @ instruction: 0x0c06ea0c │ │ │ │ eorsvs pc, r4, lr, asr r8 @ │ │ │ │ streq lr, [r7, #-2700] @ 0xfffff574 │ │ │ │ - bl 0x48184c │ │ │ │ + bl 0x4817d8 │ │ │ │ stmvs ip, {r2, r6, r7, r8, sl} │ │ │ │ ldmvs fp, {r1, r4, r7, fp, sp, lr} │ │ │ │ - blx 0xfe9838da │ │ │ │ + blx 0xfe983866 │ │ │ │ rsbmi r2, r2, r3, lsl #6 │ │ │ │ rsbmi r4, r2, r2, lsr r0 │ │ │ │ stmiavs sl, {r1, r3, r7, sp, lr}^ │ │ │ │ eormi r4, fp, r3, asr r0 │ │ │ │ sbcvs r4, fp, r3, asr r0 │ │ │ │ pop {r0, r2, ip, sp, pc} │ │ │ │ @ instruction: 0xf7fb40f0 │ │ │ │ @@ -222457,15 +222429,15 @@ │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ strmi r4, [r0], ip, lsl #12 │ │ │ │ mrrcne 12, 5, r1, sp, cr6 │ │ │ │ ldc2 7, cr15, [ip], {251} @ 0xfb │ │ │ │ @ instruction: 0xf04f1ea1 │ │ │ │ @ instruction: 0xf64d0e00 │ │ │ │ - vmls.i d17, d16, d0[2] │ │ │ │ + vmls.i d17, d0, d0[2] │ │ │ │ @ instruction: 0xf9160433 │ │ │ │ sbclt ip, r2, #30 │ │ │ │ andsvc pc, lr, r5, lsl r9 @ │ │ │ │ cdpeq 1, 0, cr15, cr1, cr14, {0} │ │ │ │ svccc 0x0002f831 │ │ │ │ addeq pc, pc, r0, asr #7 │ │ │ │ eorscs pc, r2, r4, asr r8 @ │ │ │ │ @@ -222481,81 +222453,81 @@ │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ ldcne 6, cr4, [r5], {14} │ │ │ │ ldcne 6, cr4, [ip], {128} @ 0x80 │ │ │ │ stc2l 7, cr15, [r8], #-1004 @ 0xfffffc14 │ │ │ │ - sbcne pc, r8, #80740352 @ 0x4d00000 │ │ │ │ + subne pc, r8, #80740352 @ 0x4d00000 │ │ │ │ eorseq pc, r3, #192, 4 │ │ │ │ @ instruction: 0xf04f1f31 │ │ │ │ @ instruction: 0xf8340c00 │ │ │ │ - blx 0x18c588c │ │ │ │ + blx 0x18c5818 │ │ │ │ @ instruction: 0xf835fe80 │ │ │ │ @ instruction: 0xf10c302c │ │ │ │ @ instruction: 0xf8510c01 │ │ │ │ @ instruction: 0xf3c06f04 │ │ │ │ @ instruction: 0xf1bc100f │ │ │ │ - blx 0x5ad406 │ │ │ │ + blx 0x5ad392 │ │ │ │ @ instruction: 0xf852f307 │ │ │ │ - b 0xfe1c58f4 │ │ │ │ - b 0x1aa418 │ │ │ │ - b 0xfe1aa420 │ │ │ │ + b 0xfe1c5880 │ │ │ │ + b 0x1aa3a4 │ │ │ │ + b 0xfe1aa3ac │ │ │ │ andvs r0, fp, r6, lsl #6 │ │ │ │ strbmi sp, [r0], -r5, ror #3 │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ stcllt 7, cr15, [r6], {251} @ 0xfb │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec40a1c │ │ │ │ + bl 0xfec409a8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r5], r8 │ │ │ │ stmib sp, {r0, r2, r9, sl, lr}^ │ │ │ │ movwls r2, #4354 @ 0x1102 │ │ │ │ ldc2 7, cr15, [r4], #-1004 @ 0xfffffc14 │ │ │ │ @ instruction: 0xf3c09b01 │ │ │ │ - bls 0x172874 │ │ │ │ + bls 0x172800 │ │ │ │ strtmi fp, [r8], -r6, asr #5 │ │ │ │ - cdpne 6, 12, cr15, cr8, cr13, {2} │ │ │ │ + cdpne 6, 4, cr15, cr8, cr13, {2} │ │ │ │ cdpeq 2, 3, cr15, cr3, cr0, {6} │ │ │ │ ldmdavs r1, {r0, r2, r3, r4, r6, fp, sp, lr}^ │ │ │ │ strgt pc, [r5, #-2945] @ 0xfffff47f │ │ │ │ stmdavs pc, {r0, r1, r8, fp, ip, pc} @ │ │ │ │ @ instruction: 0x0c07ea8c │ │ │ │ strbeq lr, [r6, lr, lsl #22] │ │ │ │ eorsvs pc, r6, lr, asr r8 @ │ │ │ │ @ instruction: 0x0c06ea0c │ │ │ │ - b 0xfe40389c │ │ │ │ + b 0xfe403828 │ │ │ │ andvs r0, lr, r6, lsl #12 │ │ │ │ stmdavs pc, {r1, r2, r3, r4, r5, r6, fp, sp, lr}^ @ │ │ │ │ @ instruction: 0x0c07ea85 │ │ │ │ @ instruction: 0x0c06ea0c │ │ │ │ eorsvs pc, r4, lr, asr r8 @ │ │ │ │ streq lr, [r7, #-2700] @ 0xfffff574 │ │ │ │ - bl 0x4819b4 │ │ │ │ + bl 0x481940 │ │ │ │ stmvs ip, {r2, r6, r7, r8, sl} │ │ │ │ ldmvs fp, {r1, r4, r6, r7, fp, sp, lr}^ │ │ │ │ - blx 0xfe183a42 │ │ │ │ + blx 0xfe1839ce │ │ │ │ rsbmi r2, r2, r3, lsl #6 │ │ │ │ rsbmi r4, r2, r2, lsr r0 │ │ │ │ stmiavs sl, {r1, r3, r7, sp, lr}^ │ │ │ │ eormi r4, fp, r3, asr r0 │ │ │ │ sbcvs r4, fp, r3, asr r0 │ │ │ │ pop {r0, r2, ip, sp, pc} │ │ │ │ @ instruction: 0xf7fb40f0 │ │ │ │ svclt 0x0000bc7b │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ strmi r4, [r0], ip, lsl #12 │ │ │ │ mrrcne 12, 5, r1, sp, cr6 │ │ │ │ - blx 0xffb278b6 │ │ │ │ + blx 0xffb27842 │ │ │ │ @ instruction: 0xf04f1ea1 │ │ │ │ @ instruction: 0xf64d0e00 │ │ │ │ - vmls.i d17, d16, d0[2] │ │ │ │ + vmls.i d17, d0, d0[2] │ │ │ │ @ instruction: 0xf8160433 │ │ │ │ sbclt ip, r2, #30 │ │ │ │ andsvc pc, lr, r5, lsl r8 @ │ │ │ │ cdpeq 1, 0, cr15, cr1, cr14, {0} │ │ │ │ svccc 0x0002f831 │ │ │ │ addeq pc, pc, r0, asr #7 │ │ │ │ eorscs pc, r2, r4, asr r8 @ │ │ │ │ @@ -222570,209 +222542,209 @@ │ │ │ │ mcrrlt 7, 15, pc, r6, cr11 @ │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ ldcne 6, cr4, [r5], {14} │ │ │ │ ldcne 6, cr4, [ip], {128} @ 0x80 │ │ │ │ - blx 0xfee2791e │ │ │ │ - sbcne pc, r8, #80740352 @ 0x4d00000 │ │ │ │ + blx 0xfee278aa │ │ │ │ + subne pc, r8, #80740352 @ 0x4d00000 │ │ │ │ eorseq pc, r3, #192, 4 │ │ │ │ @ instruction: 0xf04f1f31 │ │ │ │ @ instruction: 0xf8340c00 │ │ │ │ - blx 0x18c59f4 │ │ │ │ + blx 0x18c5980 │ │ │ │ @ instruction: 0xf835fe80 │ │ │ │ @ instruction: 0xf10c302c │ │ │ │ @ instruction: 0xf8510c01 │ │ │ │ @ instruction: 0xf3c06f04 │ │ │ │ @ instruction: 0xf1bc100f │ │ │ │ - blx 0x2ad56e │ │ │ │ + blx 0x2ad4fa │ │ │ │ @ instruction: 0xf852f303 │ │ │ │ - b 0xfe1c5a5c │ │ │ │ - b 0x1aa580 │ │ │ │ - b 0xfe1aa588 │ │ │ │ + b 0xfe1c59e8 │ │ │ │ + b 0x1aa50c │ │ │ │ + b 0xfe1aa514 │ │ │ │ andvs r0, fp, r6, lsl #6 │ │ │ │ strbmi sp, [r0], -r5, ror #3 │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ ldclt 7, cr15, [r2], {251} @ 0xfb │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec40b84 │ │ │ │ + bl 0xfec40b10 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r5], r8 │ │ │ │ stmib sp, {r0, r2, r9, sl, lr}^ │ │ │ │ movwls r2, #4354 @ 0x1102 │ │ │ │ - blx 0xfe127986 │ │ │ │ + blx 0xfe127912 │ │ │ │ @ instruction: 0xf3c09b01 │ │ │ │ - bls 0x1729dc │ │ │ │ + bls 0x172968 │ │ │ │ strtmi fp, [r8], -r6, asr #5 │ │ │ │ - cdpne 6, 12, cr15, cr8, cr13, {2} │ │ │ │ + cdpne 6, 4, cr15, cr8, cr13, {2} │ │ │ │ cdpeq 2, 3, cr15, cr3, cr0, {6} │ │ │ │ ldmdavs r1, {r0, r2, r3, r4, r6, fp, sp, lr}^ │ │ │ │ strgt pc, [r5, #-2977] @ 0xfffff45f │ │ │ │ stmdavs pc, {r0, r1, r8, fp, ip, pc} @ │ │ │ │ @ instruction: 0x0c07ea8c │ │ │ │ strbeq lr, [r6, lr, lsl #22] │ │ │ │ eorsvs pc, r6, lr, asr r8 @ │ │ │ │ @ instruction: 0x0c06ea0c │ │ │ │ - b 0xfe403a04 │ │ │ │ + b 0xfe403990 │ │ │ │ andvs r0, lr, r6, lsl #12 │ │ │ │ stmdavs pc, {r1, r2, r3, r4, r5, r6, fp, sp, lr}^ @ │ │ │ │ @ instruction: 0x0c07ea85 │ │ │ │ @ instruction: 0x0c06ea0c │ │ │ │ eorsvs pc, r4, lr, asr r8 @ │ │ │ │ streq lr, [r7, #-2700] @ 0xfffff574 │ │ │ │ - bl 0x481b1c │ │ │ │ + bl 0x481aa8 │ │ │ │ stmvs ip, {r2, r6, r7, r8, sl} │ │ │ │ ldmvs fp, {r1, r4, r6, r7, fp, sp, lr}^ │ │ │ │ - blx 0xfe983baa │ │ │ │ + blx 0xfe983b36 │ │ │ │ rsbmi r2, r2, r3, lsl #6 │ │ │ │ rsbmi r4, r2, r2, lsr r0 │ │ │ │ stmiavs sl, {r1, r3, r7, sp, lr}^ │ │ │ │ eormi r4, fp, r3, asr r0 │ │ │ │ sbcvs r4, fp, r3, asr r0 │ │ │ │ pop {r0, r2, ip, sp, pc} │ │ │ │ @ instruction: 0xf7fb40f0 │ │ │ │ svclt 0x0000bbc7 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ - strbne pc, [r8, sp, asr #12] @ │ │ │ │ + strbne pc, [r8, -sp, asr #12] @ │ │ │ │ ldreq pc, [r3, -r0, asr #5]! │ │ │ │ @ instruction: 0xf1a14682 │ │ │ │ @ instruction: 0xf1a20408 │ │ │ │ @ instruction: 0xf1020608 │ │ │ │ @ instruction: 0xf1a30908 │ │ │ │ @ instruction: 0xf7fb0808 │ │ │ │ strmi pc, [r5], -fp, lsr #22 │ │ │ │ movwcs lr, #10744 @ 0x29f8 │ │ │ │ strdeq lr, [r2, -r6] │ │ │ │ - blx 0xff925c58 │ │ │ │ + blx 0xff8a5be4 │ │ │ │ @ instruction: 0xf854b2eb │ │ │ │ @ instruction: 0xf3c52f08 │ │ │ │ strbmi r2, [lr, #-1295] @ 0xfffffaf1 │ │ │ │ fstmiaxeq r3, {d30-d32} @ Deprecated │ │ │ │ andeq lr, r2, r0, lsl #21 │ │ │ │ eorscc pc, r3, r7, asr r8 @ │ │ │ │ andeq lr, r3, r0, lsl #20 │ │ │ │ - b 0xfe103bfc │ │ │ │ + b 0xfe103b88 │ │ │ │ @ instruction: 0xf8dc0002 │ │ │ │ - b 0xfe131a88 │ │ │ │ + b 0xfe131a14 │ │ │ │ eorvs r0, r0, r3, lsl #2 │ │ │ │ tsteq r2, r1, lsl #20 │ │ │ │ smlabbeq r3, r1, sl, lr │ │ │ │ bicsle r6, sp, r1, rrx │ │ │ │ pop {r4, r6, r9, sl, lr} │ │ │ │ @ instruction: 0xf7fb47f0 │ │ │ │ svclt 0x0000bb87 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ - strbne pc, [r8, sp, asr #12] @ │ │ │ │ + strbne pc, [r8, -sp, asr #12] @ │ │ │ │ ldreq pc, [r3, -r0, asr #5]! │ │ │ │ @ instruction: 0xf1a14682 │ │ │ │ @ instruction: 0xf1a20408 │ │ │ │ @ instruction: 0xf1020608 │ │ │ │ @ instruction: 0xf1a30908 │ │ │ │ @ instruction: 0xf7fb0808 │ │ │ │ strmi pc, [r5], -fp, ror #21 │ │ │ │ movwcs lr, #10744 @ 0x29f8 │ │ │ │ strdeq lr, [r2, -r6] │ │ │ │ - blx 0xff625cd8 │ │ │ │ + blx 0xff5a5c64 │ │ │ │ @ instruction: 0xf854b2eb │ │ │ │ @ instruction: 0xf3c52f08 │ │ │ │ strbmi r2, [lr, #-1295] @ 0xfffffaf1 │ │ │ │ fstmiaxeq r3, {d30-d32} @ Deprecated │ │ │ │ andeq lr, r2, r0, lsl #21 │ │ │ │ eorscc pc, r3, r7, asr r8 @ │ │ │ │ andeq lr, r3, r0, lsl #20 │ │ │ │ - b 0xfe103c7c │ │ │ │ + b 0xfe103c08 │ │ │ │ @ instruction: 0xf8dc0002 │ │ │ │ - b 0xfe131b08 │ │ │ │ + b 0xfe131a94 │ │ │ │ eorvs r0, r0, r3, lsl #2 │ │ │ │ tsteq r2, r1, lsl #20 │ │ │ │ smlabbeq r3, r1, sl, lr │ │ │ │ bicsle r6, sp, r1, rrx │ │ │ │ pop {r4, r6, r9, sl, lr} │ │ │ │ @ instruction: 0xf7fb47f0 │ │ │ │ svclt 0x0000bb47 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ - strbne pc, [r8, sp, asr #12] @ │ │ │ │ + strbne pc, [r8, -sp, asr #12] @ │ │ │ │ ldreq pc, [r3, -r0, asr #5]! │ │ │ │ @ instruction: 0xf1a14682 │ │ │ │ @ instruction: 0xf1a20408 │ │ │ │ @ instruction: 0xf1020608 │ │ │ │ @ instruction: 0xf1a30908 │ │ │ │ @ instruction: 0xf7fb0808 │ │ │ │ strmi pc, [r5], -fp, lsr #21 │ │ │ │ movwcs lr, #10744 @ 0x29f8 │ │ │ │ strdeq lr, [r2, -r6] │ │ │ │ - blx 0x525d5a │ │ │ │ + blx 0x4a5ce6 │ │ │ │ @ instruction: 0xf854b2eb │ │ │ │ @ instruction: 0xf3c52f08 │ │ │ │ strbmi r2, [lr, #-1295] @ 0xfffffaf1 │ │ │ │ fstmiaxeq r3, {d30-d32} @ Deprecated │ │ │ │ andeq lr, r2, r0, lsl #21 │ │ │ │ eorscc pc, r3, r7, asr r8 @ │ │ │ │ andeq lr, r3, r0, lsl #20 │ │ │ │ - b 0xfe103cfc │ │ │ │ + b 0xfe103c88 │ │ │ │ @ instruction: 0xf8dc0002 │ │ │ │ - b 0xfe131b88 │ │ │ │ + b 0xfe131b14 │ │ │ │ eorvs r0, r0, r3, lsl #2 │ │ │ │ tsteq r2, r1, lsl #20 │ │ │ │ smlabbeq r3, r1, sl, lr │ │ │ │ bicsle r6, sp, r1, rrx │ │ │ │ pop {r4, r6, r9, sl, lr} │ │ │ │ @ instruction: 0xf7fb47f0 │ │ │ │ svclt 0x0000bb07 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ - strbne pc, [r8, sp, asr #12] @ │ │ │ │ + strbne pc, [r8, -sp, asr #12] @ │ │ │ │ ldreq pc, [r3, -r0, asr #5]! │ │ │ │ @ instruction: 0xf1a14682 │ │ │ │ @ instruction: 0xf1a20408 │ │ │ │ @ instruction: 0xf1020608 │ │ │ │ @ instruction: 0xf1a30908 │ │ │ │ @ instruction: 0xf7fb0808 │ │ │ │ strmi pc, [r5], -fp, ror #20 │ │ │ │ movwcs lr, #10744 @ 0x29f8 │ │ │ │ strdeq lr, [r2, -r6] │ │ │ │ - blx 0x2a5dda │ │ │ │ + blx 0x225d66 │ │ │ │ @ instruction: 0xf854b2eb │ │ │ │ @ instruction: 0xf3c52f08 │ │ │ │ strbmi r2, [lr, #-1295] @ 0xfffffaf1 │ │ │ │ fstmiaxeq r3, {d30-d32} @ Deprecated │ │ │ │ andeq lr, r2, r0, lsl #21 │ │ │ │ eorscc pc, r3, r7, asr r8 @ │ │ │ │ andeq lr, r3, r0, lsl #20 │ │ │ │ - b 0xfe103d7c │ │ │ │ + b 0xfe103d08 │ │ │ │ @ instruction: 0xf8dc0002 │ │ │ │ - b 0xfe131c08 │ │ │ │ + b 0xfe131b94 │ │ │ │ eorvs r0, r0, r3, lsl #2 │ │ │ │ tsteq r2, r1, lsl #20 │ │ │ │ smlabbeq r3, r1, sl, lr │ │ │ │ bicsle r6, sp, r1, rrx │ │ │ │ pop {r4, r6, r9, sl, lr} │ │ │ │ @ instruction: 0xf7fb47f0 │ │ │ │ svclt 0x0000bac7 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec40e1c │ │ │ │ + bl 0xfec40da8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ @ instruction: 0x4605461c │ │ │ │ smlabtcs r0, sp, r9, lr │ │ │ │ - blx 0xe27c1c │ │ │ │ + blx 0xe27ba8 │ │ │ │ ldrdcs lr, [r0, -sp] │ │ │ │ - bcc 0x1315c4 │ │ │ │ + bcc 0x131550 │ │ │ │ cdpeq 1, 1, cr15, cr0, cr1, {0} │ │ │ │ movwcc r3, #4609 @ 0x1201 │ │ │ │ strle r0, [r9, #-1988] @ 0xfffff83c │ │ │ │ mulgt r0, r2, r9 │ │ │ │ mulmi r0, r3, r9 │ │ │ │ stc2 11, cr15, [r4], {28} @ │ │ │ │ @ instruction: 0x2c2cea4f │ │ │ │ @@ -222785,132 +222757,132 @@ │ │ │ │ svclt 0x0000ba99 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ ldrmi r4, [r5], -lr, lsl #12 │ │ │ │ pkhbtmi r1, r0, ip, lsl #29 │ │ │ │ - blx 0x2a7c78 │ │ │ │ + blx 0x2a7c04 │ │ │ │ mcrne 14, 5, r1, cr11, cr1, {5} │ │ │ │ - strbne pc, [r8], sp, asr #12 @ │ │ │ │ + strbne pc, [r8], -sp, asr #12 @ │ │ │ │ ldrteq pc, [r3], -r0, asr #5 @ │ │ │ │ @ instruction: 0xf833350e │ │ │ │ sbclt lr, r2, #2, 30 │ │ │ │ svcvc 0x0002f834 │ │ │ │ addeq pc, pc, r0, asr #7 │ │ │ │ svcgt 0x0002f831 │ │ │ │ @ instruction: 0xf856429d │ │ │ │ - blx 0x871d7e │ │ │ │ - b 0xc294d4 │ │ │ │ - b 0x16ccc4 │ │ │ │ - b 0x117a578 │ │ │ │ + blx 0x871d0a │ │ │ │ + b 0xc29460 │ │ │ │ + b 0x16cc50 │ │ │ │ + b 0x117a504 │ │ │ │ andhi r0, sl, ip, lsl #4 │ │ │ │ strbmi sp, [r0], -r9, ror #3 │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ - blt 0x1b27cbc │ │ │ │ + blt 0x1b27c48 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ ldrmi r4, [r4], -sp, lsl #12 │ │ │ │ pkhbtmi r4, r0, lr, lsl #12 │ │ │ │ @ instruction: 0xf9d6f7fb │ │ │ │ @ instruction: 0xf1a41f29 │ │ │ │ @ instruction: 0xf64d0e04 │ │ │ │ - vmls.f d17, d16, d0[2] │ │ │ │ + vmls.f d17, d0, d0[2] │ │ │ │ svcne 0x00330533 │ │ │ │ @ instruction: 0xf85e340c │ │ │ │ - blx 0x18b5914 │ │ │ │ + blx 0x18b58a0 │ │ │ │ @ instruction: 0xf853fc80 │ │ │ │ @ instruction: 0xf3c07f04 │ │ │ │ @ instruction: 0xf851100f │ │ │ │ ldrbmi r6, [r4, #-3844]! @ 0xfffff0fc │ │ │ │ andvc pc, r2, #138240 @ 0x21c00 │ │ │ │ eorsvc pc, ip, r5, asr r8 @ │ │ │ │ andeq lr, r6, #532480 @ 0x82000 │ │ │ │ andeq lr, r7, #8192 @ 0x2000 │ │ │ │ andeq lr, r6, #532480 @ 0x82000 │ │ │ │ mvnle r6, sl │ │ │ │ pop {r6, r9, sl, lr} │ │ │ │ @ instruction: 0xf7fb41f0 │ │ │ │ svclt 0x0000ba35 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec40f40 │ │ │ │ + bl 0xfec40ecc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ @ instruction: 0x4605461c │ │ │ │ smlabtcs r0, sp, r9, lr │ │ │ │ @ instruction: 0xf9a2f7fb │ │ │ │ ldrdcs lr, [r0, -sp] │ │ │ │ - bcc 0x1316e8 │ │ │ │ + bcc 0x131674 │ │ │ │ cdpeq 1, 1, cr15, cr0, cr1, {0} │ │ │ │ movwcc r3, #4609 @ 0x1201 │ │ │ │ strle r0, [r8, #-1988] @ 0xfffff83c │ │ │ │ mulgt r0, r2, r8 │ │ │ │ - blx 0x807de2 │ │ │ │ - b 0x14e8d84 │ │ │ │ + blx 0x807d6e │ │ │ │ + b 0x14e8d10 │ │ │ │ @ instruction: 0xf8812c2c │ │ │ │ mrscc ip, (UNDEF: 1) │ │ │ │ subeq pc, pc, r0, asr #7 │ │ │ │ mvnle r4, r1, ror r5 │ │ │ │ andlt r4, r3, r8, lsr #12 │ │ │ │ ldrhtmi lr, [r0], -sp │ │ │ │ - blt 0x327d7c │ │ │ │ + blt 0x327d08 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ ldrmi r4, [r5], -lr, lsl #12 │ │ │ │ pkhbtmi r1, r0, ip, lsl #29 │ │ │ │ @ instruction: 0xf976f7fb │ │ │ │ mcrne 14, 5, r1, cr11, cr1, {5} │ │ │ │ - strbne pc, [r8], sp, asr #12 @ │ │ │ │ + strbne pc, [r8], -sp, asr #12 @ │ │ │ │ ldrteq pc, [r3], -r0, asr #5 @ │ │ │ │ @ instruction: 0xf833350e │ │ │ │ sbclt lr, r2, #2, 30 │ │ │ │ svcvc 0x0002f834 │ │ │ │ addeq pc, pc, r0, asr #7 │ │ │ │ svcgt 0x0002f831 │ │ │ │ @ instruction: 0xf856429d │ │ │ │ - blx 0x2b1e9e │ │ │ │ - b 0xc29610 │ │ │ │ - b 0x16cde4 │ │ │ │ - b 0x117a698 │ │ │ │ + blx 0x2b1e2a │ │ │ │ + b 0xc2959c │ │ │ │ + b 0x16cd70 │ │ │ │ + b 0x117a624 │ │ │ │ andhi r0, sl, ip, lsl #4 │ │ │ │ strbmi sp, [r0], -r9, ror #3 │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ ldmiblt r8, {r0, r1, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ ldrmi r4, [r4], -sp, lsl #12 │ │ │ │ pkhbtmi r4, r0, lr, lsl #12 │ │ │ │ @ instruction: 0xf946f7fb │ │ │ │ @ instruction: 0xf1a41f29 │ │ │ │ @ instruction: 0xf64d0e04 │ │ │ │ - vmls.f d17, d16, d0[2] │ │ │ │ + vmls.f d17, d0, d0[2] │ │ │ │ svcne 0x00330533 │ │ │ │ @ instruction: 0xf85e340c │ │ │ │ - blx 0x18c9a34 │ │ │ │ + blx 0x18c99c0 │ │ │ │ @ instruction: 0xf853fc80 │ │ │ │ @ instruction: 0xf3c02f04 │ │ │ │ @ instruction: 0xf851100f │ │ │ │ ldrbmi r6, [r4, #-3844]! @ 0xfffff0fc │ │ │ │ andvc pc, r2, #171008 @ 0x29c00 │ │ │ │ eorsvc pc, ip, r5, asr r8 @ │ │ │ │ andeq lr, r6, #532480 @ 0x82000 │ │ │ │ andeq lr, r7, #8192 @ 0x2000 │ │ │ │ andeq lr, r6, #532480 @ 0x82000 │ │ │ │ mvnle r6, sl │ │ │ │ pop {r6, r9, sl, lr} │ │ │ │ @ instruction: 0xf7fb41f0 │ │ │ │ svclt 0x0000b9a5 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec41060 │ │ │ │ + bl 0xfec40fec │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r2, r8, ror #31 │ │ │ │ @ instruction: 0x461c4615 │ │ │ │ tstls r1, r6, lsl #12 │ │ │ │ @ instruction: 0xf912f7fb │ │ │ │ @ instruction: 0x1e6a9901 │ │ │ │ strcs r1, [r0, #3683] @ 0xe63 │ │ │ │ @@ -222933,72 +222905,72 @@ │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ ldrmi r4, [r5], -lr, lsl #12 │ │ │ │ pkhbtmi r1, r1, ip, lsl #29 │ │ │ │ strmi pc, [r0, -pc, asr #8] │ │ │ │ @ instruction: 0xf8e2f7fb │ │ │ │ mcrne 14, 5, r1, cr11, cr1, {5} │ │ │ │ - strbne pc, [r8], sp, asr #12 @ │ │ │ │ + strbne pc, [r8], -sp, asr #12 @ │ │ │ │ ldrteq pc, [r3], -r0, asr #5 @ │ │ │ │ @ instruction: 0xf833350e │ │ │ │ sbclt lr, r2, #2, 30 │ │ │ │ svchi 0x0002f834 │ │ │ │ addeq pc, pc, r0, asr #7 │ │ │ │ svcgt 0x0002f831 │ │ │ │ @ instruction: 0xf856429d │ │ │ │ - blx 0x871fc6 │ │ │ │ - b 0xc09720 │ │ │ │ - b 0x16cf0c │ │ │ │ - b 0x117a780 │ │ │ │ + blx 0x871f52 │ │ │ │ + b 0xc096ac │ │ │ │ + b 0x16ce98 │ │ │ │ + b 0x117a70c │ │ │ │ andhi r0, sl, ip, lsl #4 │ │ │ │ strbmi sp, [r8], -r9, ror #3 │ │ │ │ mvnsmi lr, #12386304 @ 0xbd0000 │ │ │ │ stmdblt r4, {r0, r1, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ @ instruction: 0x461e4615 │ │ │ │ strmi r4, [r2], ip, lsl #12 │ │ │ │ @ instruction: 0xf8b2f7fb │ │ │ │ @ instruction: 0xf1a51f33 │ │ │ │ @ instruction: 0xf64d0e04 │ │ │ │ - vmlsl.s , d16, d0[2] │ │ │ │ + vmlsl.s , d0, d0[2] │ │ │ │ svcne 0x00210633 │ │ │ │ @ instruction: 0xf85e350c │ │ │ │ @ instruction: 0xf04f8f04 │ │ │ │ @ instruction: 0xf8534900 │ │ │ │ andcs ip, r0, #4, 30 │ │ │ │ svcvc 0x0004f851 │ │ │ │ - blx 0xff2fb532 │ │ │ │ - blx 0x18ce790 │ │ │ │ + blx 0xff2fb4be │ │ │ │ + blx 0x18ce71c │ │ │ │ vmull.u8 , d16, d0 │ │ │ │ - b 0xfe16dfa4 │ │ │ │ + b 0xfe16df30 │ │ │ │ @ instruction: 0xf8560207 │ │ │ │ - b 0x19a060 │ │ │ │ - b 0xfe16a7a4 │ │ │ │ + b 0x199fec │ │ │ │ + b 0xfe16a730 │ │ │ │ andvs r0, sl, r7, lsl #4 │ │ │ │ ldrbmi sp, [r0], -r5, ror #3 │ │ │ │ @ instruction: 0x47f0e8bd │ │ │ │ stmdblt lr, {r0, r1, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec4118c │ │ │ │ + bl 0xfec41118 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r2, r8, ror #31 │ │ │ │ @ instruction: 0x461c4615 │ │ │ │ tstls r1, r6, lsl #12 │ │ │ │ @ instruction: 0xf87cf7fb │ │ │ │ @ instruction: 0x1e6a9901 │ │ │ │ strcs r1, [r0, #3683] @ 0xe63 │ │ │ │ cdpeq 1, 1, cr15, cr0, cr1, {0} │ │ │ │ movwcc r3, #4609 @ 0x1201 │ │ │ │ strle r0, [r8, #-1988] @ 0xfffff83c │ │ │ │ mulgt r0, r2, r8 │ │ │ │ - blx 0x80802e │ │ │ │ - b 0x14c0fd0 │ │ │ │ + blx 0x807fba │ │ │ │ + b 0x14c0f5c │ │ │ │ @ instruction: 0xf8812c1c │ │ │ │ mrscc ip, (UNDEF: 1) │ │ │ │ subeq pc, pc, r0, asr #7 │ │ │ │ mvnle r4, lr, lsl #11 │ │ │ │ andlt r4, r2, r0, lsr r6 │ │ │ │ ldrhtmi lr, [r0], #-141 @ 0xffffff73 │ │ │ │ stmialt r2!, {r0, r1, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ @@ -223006,67 +222978,67 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ ldrmi r4, [r5], -lr, lsl #12 │ │ │ │ pkhbtmi r1, r0, ip, lsl #29 │ │ │ │ @ instruction: 0xf850f7fb │ │ │ │ mcrne 14, 5, r1, cr11, cr1, {5} │ │ │ │ - strbne pc, [r8], sp, asr #12 @ │ │ │ │ + strbne pc, [r8], -sp, asr #12 @ │ │ │ │ ldrteq pc, [r3], -r0, asr #5 @ │ │ │ │ @ instruction: 0xf833350e │ │ │ │ sbclt ip, r2, #2, 30 │ │ │ │ svcvc 0x0002f834 │ │ │ │ addeq pc, pc, r0, asr #7 │ │ │ │ svc 0x0002f831 │ │ │ │ @ instruction: 0xf856429d │ │ │ │ - blx 0x2b20ea │ │ │ │ - b 0xca9054 │ │ │ │ + blx 0x2b2076 │ │ │ │ + b 0xca8fe0 │ │ │ │ @ instruction: 0xf50c0e02 │ │ │ │ - b 0x17d02c │ │ │ │ - b 0x117a8a0 │ │ │ │ + b 0x17cfb8 │ │ │ │ + b 0x117a82c │ │ │ │ andhi r0, sl, lr, lsl #4 │ │ │ │ strbmi sp, [r0], -r7, ror #3 │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ ldmlt r0!, {r0, r1, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ @ instruction: 0x461e4615 │ │ │ │ strmi r4, [r2], ip, lsl #12 │ │ │ │ @ instruction: 0xf81ef7fb │ │ │ │ @ instruction: 0xf1a51f33 │ │ │ │ @ instruction: 0xf64d0e04 │ │ │ │ - vmlsl.s , d16, d0[2] │ │ │ │ + vmlsl.s , d0, d0[2] │ │ │ │ svcne 0x00210633 │ │ │ │ @ instruction: 0xf85e350c │ │ │ │ @ instruction: 0xf04f8f04 │ │ │ │ @ instruction: 0xf8534900 │ │ │ │ andcs ip, r0, #4, 30 │ │ │ │ svcvc 0x0004f851 │ │ │ │ - blx 0xffafb65a │ │ │ │ - blx 0x18ce8b8 │ │ │ │ + blx 0xffafb5e6 │ │ │ │ + blx 0x18ce844 │ │ │ │ vmull.u8 , d16, d0 │ │ │ │ - b 0xfe16e0cc │ │ │ │ + b 0xfe16e058 │ │ │ │ @ instruction: 0xf8560207 │ │ │ │ - b 0x19a188 │ │ │ │ - b 0xfe16a8cc │ │ │ │ + b 0x19a114 │ │ │ │ + b 0xfe16a858 │ │ │ │ andvs r0, sl, r7, lsl #4 │ │ │ │ ldrbmi sp, [r0], -r5, ror #3 │ │ │ │ @ instruction: 0x47f0e8bd │ │ │ │ ldmdalt sl!, {r0, r1, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec412b4 │ │ │ │ + bl 0xfec41240 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ @ instruction: 0x4605461c │ │ │ │ smlabtcs r0, sp, r9, lr │ │ │ │ @ instruction: 0xffe8f7fa │ │ │ │ ldrdcs lr, [r0, -sp] │ │ │ │ - bcc 0x131a5c │ │ │ │ + bcc 0x1319e8 │ │ │ │ cdpeq 1, 1, cr15, cr0, cr1, {0} │ │ │ │ movwcc r3, #4609 @ 0x1201 │ │ │ │ strle r0, [r8, #-1988] @ 0xfffff83c │ │ │ │ mulgt r0, r2, r9 │ │ │ │ mulmi r0, r3, r9 │ │ │ │ svclt 0x00b845a4 │ │ │ │ @ instruction: 0xf88146a4 │ │ │ │ @@ -223080,67 +223052,67 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ ldrmi r4, [r5], -lr, lsl #12 │ │ │ │ pkhbtmi r1, r1, ip, lsl #29 │ │ │ │ @ instruction: 0xffbcf7fa │ │ │ │ mcrne 14, 5, r1, cr11, cr1, {5} │ │ │ │ - strbne pc, [r8], sp, asr #12 @ │ │ │ │ + strbne pc, [r8], -sp, asr #12 @ │ │ │ │ ldrteq pc, [r3], -r0, asr #5 @ │ │ │ │ - blx 0x18b7568 │ │ │ │ + blx 0x18b74f4 │ │ │ │ @ instruction: 0xf933fc80 │ │ │ │ @ instruction: 0xf9348f02 │ │ │ │ @ instruction: 0xf3c07f02 │ │ │ │ @ instruction: 0xf831008f │ │ │ │ @ instruction: 0xf856ef02 │ │ │ │ ldrmi r2, [r8, #60]! @ 0x3c │ │ │ │ - b 0x199ffc │ │ │ │ - b 0x16d170 │ │ │ │ - b 0xc6d170 │ │ │ │ - b 0x13ed960 │ │ │ │ + b 0x199f88 │ │ │ │ + b 0x16d0fc │ │ │ │ + b 0xc6d0fc │ │ │ │ + b 0x13ed8ec │ │ │ │ addsmi r0, sp, #3584 @ 0xe00 │ │ │ │ andgt pc, r0, r1, lsr #17 │ │ │ │ strbmi sp, [r8], -r5, ror #3 │ │ │ │ mvnsmi lr, #12386304 @ 0xbd0000 │ │ │ │ ldmdalt sl, {r0, r1, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ ldrmi r4, [r5], -lr, lsl #12 │ │ │ │ svcne 0x001c4681 │ │ │ │ @ instruction: 0xff88f7fa │ │ │ │ @ instruction: 0xf1a51f31 │ │ │ │ @ instruction: 0xf64d0e04 │ │ │ │ - vmlsl.s , d16, d0[2] │ │ │ │ + vmlsl.s , d0, d0[2] │ │ │ │ strcc r0, [ip, #-1587] @ 0xfffff9cd │ │ │ │ stc2 10, cr15, [r0], {95} @ 0x5f @ │ │ │ │ svccc 0x0004f851 │ │ │ │ svchi 0x0004f85e │ │ │ │ andne pc, pc, r0, asr #7 │ │ │ │ svcvc 0x0004f854 │ │ │ │ eorsgt pc, ip, r6, asr r8 @ │ │ │ │ svclt 0x00ac45b8 │ │ │ │ andeq lr, r8, #536576 @ 0x83000 │ │ │ │ andeq lr, r7, #536576 @ 0x83000 │ │ │ │ - b 0x17b794 │ │ │ │ - b 0xfe16a9f4 │ │ │ │ + b 0x17b720 │ │ │ │ + b 0xfe16a980 │ │ │ │ andvs r0, sl, r3, lsl #4 │ │ │ │ strbmi sp, [r8], -r6, ror #3 │ │ │ │ mvnsmi lr, #12386304 @ 0xbd0000 │ │ │ │ svclt 0x00e6f7fa │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec413dc │ │ │ │ + bl 0xfec41368 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ @ instruction: 0x4605461c │ │ │ │ smlabtcs r0, sp, r9, lr │ │ │ │ @ instruction: 0xff54f7fa │ │ │ │ ldrdcs lr, [r0, -sp] │ │ │ │ - bcc 0x131b84 │ │ │ │ + bcc 0x131b10 │ │ │ │ cdpeq 1, 1, cr15, cr0, cr1, {0} │ │ │ │ movwcc r3, #4609 @ 0x1201 │ │ │ │ strle r0, [r7, #-1988] @ 0xfffff83c │ │ │ │ mulgt r0, r2, r8 │ │ │ │ strmi r7, [r4, #2076]! @ 0x81c │ │ │ │ ssat16mi fp, #5, r8 │ │ │ │ andgt pc, r0, r1, lsl #17 │ │ │ │ @@ -223154,67 +223126,67 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ ldrmi r4, [r5], -lr, lsl #12 │ │ │ │ pkhbtmi r1, r1, ip, lsl #29 │ │ │ │ @ instruction: 0xff28f7fa │ │ │ │ mcrne 14, 5, r1, cr11, cr1, {5} │ │ │ │ - strbne pc, [r8], sp, asr #12 @ │ │ │ │ + strbne pc, [r8], -sp, asr #12 @ │ │ │ │ ldrteq pc, [r3], -r0, asr #5 @ │ │ │ │ - blx 0x18b7690 │ │ │ │ + blx 0x18b761c │ │ │ │ @ instruction: 0xf833fc80 │ │ │ │ @ instruction: 0xf8348f02 │ │ │ │ @ instruction: 0xf3c07f02 │ │ │ │ @ instruction: 0xf831008f │ │ │ │ @ instruction: 0xf856ef02 │ │ │ │ ldrmi r2, [r8, #60]! @ 0x3c │ │ │ │ - b 0x199f24 │ │ │ │ - b 0x16d298 │ │ │ │ - b 0xc6d298 │ │ │ │ - b 0x13eda88 │ │ │ │ + b 0x199eb0 │ │ │ │ + b 0x16d224 │ │ │ │ + b 0xc6d224 │ │ │ │ + b 0x13eda14 │ │ │ │ addsmi r0, sp, #3584 @ 0xe00 │ │ │ │ andgt pc, r0, r1, lsr #17 │ │ │ │ strbmi sp, [r8], -r5, ror #3 │ │ │ │ mvnsmi lr, #12386304 @ 0xbd0000 │ │ │ │ svclt 0x0086f7fa │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ ldrmi r4, [r5], -lr, lsl #12 │ │ │ │ svcne 0x001c4681 │ │ │ │ mrc2 7, 7, pc, cr4, cr10, {7} │ │ │ │ @ instruction: 0xf1a51f31 │ │ │ │ @ instruction: 0xf64d0e04 │ │ │ │ - vmlsl.s , d16, d0[2] │ │ │ │ + vmlsl.s , d0, d0[2] │ │ │ │ strcc r0, [ip, #-1587] @ 0xfffff9cd │ │ │ │ stc2 10, cr15, [r0], {95} @ 0x5f @ │ │ │ │ svccc 0x0004f851 │ │ │ │ svchi 0x0004f85e │ │ │ │ andne pc, pc, r0, asr #7 │ │ │ │ svcvc 0x0004f854 │ │ │ │ eorsgt pc, ip, r6, asr r8 @ │ │ │ │ svclt 0x002c45b8 │ │ │ │ andeq lr, r8, #536576 @ 0x83000 │ │ │ │ andeq lr, r7, #536576 @ 0x83000 │ │ │ │ - b 0x17b8bc │ │ │ │ - b 0xfe16ab1c │ │ │ │ + b 0x17b848 │ │ │ │ + b 0xfe16aaa8 │ │ │ │ andvs r0, sl, r3, lsl #4 │ │ │ │ strbmi sp, [r8], -r6, ror #3 │ │ │ │ mvnsmi lr, #12386304 @ 0xbd0000 │ │ │ │ svclt 0x0052f7fa │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec41504 │ │ │ │ + bl 0xfec41490 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ @ instruction: 0x46054614 │ │ │ │ movwls r9, #257 @ 0x101 │ │ │ │ mcr2 7, 6, pc, cr0, cr10, {7} @ │ │ │ │ ldrdcc lr, [r0, -sp] │ │ │ │ - blcc 0x131ca8 │ │ │ │ + blcc 0x131c34 │ │ │ │ cdpeq 1, 1, cr15, cr0, cr1, {0} │ │ │ │ andcc r3, r1, #67108864 @ 0x4000000 │ │ │ │ strle r0, [r8, #-1988] @ 0xfffff83c │ │ │ │ mulgt r0, r3, r9 │ │ │ │ mulmi r0, r2, r9 │ │ │ │ svclt 0x00a845a4 │ │ │ │ @ instruction: 0xf88146a4 │ │ │ │ @@ -223228,67 +223200,67 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ ldrmi r4, [sp], -lr, lsl #12 │ │ │ │ pkhbtmi r1, r1, r4, lsl #29 │ │ │ │ mrc2 7, 4, pc, cr4, cr10, {7} │ │ │ │ mcrne 14, 5, r1, cr10, cr1, {5} │ │ │ │ - strbne pc, [r8], sp, asr #12 @ │ │ │ │ + strbne pc, [r8], -sp, asr #12 @ │ │ │ │ ldrteq pc, [r3], -r0, asr #5 @ │ │ │ │ - blx 0x18b77b8 │ │ │ │ + blx 0x18b7744 │ │ │ │ @ instruction: 0xf932fc80 │ │ │ │ @ instruction: 0xf9348f02 │ │ │ │ @ instruction: 0xf3c07f02 │ │ │ │ @ instruction: 0xf831008f │ │ │ │ @ instruction: 0xf856ef02 │ │ │ │ ldrmi r3, [r8, #60]! @ 0x3c │ │ │ │ - b 0x1da2ec │ │ │ │ - b 0x1ad3c0 │ │ │ │ - b 0xc6d3c0 │ │ │ │ - b 0x13edbb4 │ │ │ │ + b 0x1da278 │ │ │ │ + b 0x1ad34c │ │ │ │ + b 0xc6d34c │ │ │ │ + b 0x13edb40 │ │ │ │ addsmi r0, r5, #3584 @ 0xe00 │ │ │ │ andgt pc, r0, r1, lsr #17 │ │ │ │ strbmi sp, [r8], -r5, ror #3 │ │ │ │ mvnsmi lr, #12386304 @ 0xbd0000 │ │ │ │ mrclt 7, 7, APSR_nzcv, cr2, cr10, {7} │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ ldrmi r4, [sp], -lr, lsl #12 │ │ │ │ svcne 0x00144681 │ │ │ │ mcr2 7, 3, pc, cr0, cr10, {7} @ │ │ │ │ @ instruction: 0xf1a51f31 │ │ │ │ @ instruction: 0xf64d0e04 │ │ │ │ - vmlsl.s , d16, d0[2] │ │ │ │ + vmlsl.s , d0, d0[2] │ │ │ │ strcc r0, [ip, #-1587] @ 0xfffff9cd │ │ │ │ stc2 10, cr15, [r0], {95} @ 0x5f @ │ │ │ │ svccs 0x0004f851 │ │ │ │ svchi 0x0004f85e │ │ │ │ andne pc, pc, r0, asr #7 │ │ │ │ svcvc 0x0004f854 │ │ │ │ eorsgt pc, ip, r6, asr r8 @ │ │ │ │ svclt 0x00d445b8 │ │ │ │ movweq lr, #35458 @ 0x8a82 │ │ │ │ movweq lr, #31362 @ 0x7a82 │ │ │ │ - b 0x1bb9e4 │ │ │ │ - b 0xfe1ab044 │ │ │ │ + b 0x1bb970 │ │ │ │ + b 0xfe1aafd0 │ │ │ │ andvs r0, fp, r2, lsl #6 │ │ │ │ strbmi sp, [r8], -r6, ror #3 │ │ │ │ mvnsmi lr, #12386304 @ 0xbd0000 │ │ │ │ mrclt 7, 5, APSR_nzcv, cr14, cr10, {7} │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec4162c │ │ │ │ + bl 0xfec415b8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ @ instruction: 0x46054614 │ │ │ │ movwls r9, #257 @ 0x101 │ │ │ │ mcr2 7, 1, pc, cr12, cr10, {7} @ │ │ │ │ ldrdcc lr, [r0, -sp] │ │ │ │ - blcc 0x131dd0 │ │ │ │ + blcc 0x131d5c │ │ │ │ cdpeq 1, 1, cr15, cr0, cr1, {0} │ │ │ │ andcc r3, r1, #67108864 @ 0x4000000 │ │ │ │ strle r0, [r7, #-1988] @ 0xfffff83c │ │ │ │ mulgt r0, r3, r8 │ │ │ │ strmi r7, [r4, #2068]! @ 0x814 │ │ │ │ strtmi fp, [r4], r8, lsr #30 │ │ │ │ andgt pc, r0, r1, lsl #17 │ │ │ │ @@ -223302,71 +223274,71 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ ldrmi r4, [sp], -lr, lsl #12 │ │ │ │ pkhbtmi r1, r1, r4, lsl #29 │ │ │ │ mcr2 7, 0, pc, cr0, cr10, {7} @ │ │ │ │ mcrne 14, 5, r1, cr10, cr1, {5} │ │ │ │ - strbne pc, [r8], sp, asr #12 @ │ │ │ │ + strbne pc, [r8], -sp, asr #12 @ │ │ │ │ ldrteq pc, [r3], -r0, asr #5 @ │ │ │ │ - blx 0x18b78e0 │ │ │ │ + blx 0x18b786c │ │ │ │ @ instruction: 0xf832fc80 │ │ │ │ @ instruction: 0xf8348f02 │ │ │ │ @ instruction: 0xf3c07f02 │ │ │ │ @ instruction: 0xf831008f │ │ │ │ @ instruction: 0xf856ef02 │ │ │ │ ldrmi r3, [r8, #60]! @ 0x3c │ │ │ │ - b 0x1da314 │ │ │ │ - b 0x1ad4e8 │ │ │ │ - b 0xc6d4e8 │ │ │ │ - b 0x13edcdc │ │ │ │ + b 0x1da2a0 │ │ │ │ + b 0x1ad474 │ │ │ │ + b 0xc6d474 │ │ │ │ + b 0x13edc68 │ │ │ │ addsmi r0, r5, #3584 @ 0xe00 │ │ │ │ andgt pc, r0, r1, lsr #17 │ │ │ │ strbmi sp, [r8], -r5, ror #3 │ │ │ │ mvnsmi lr, #12386304 @ 0xbd0000 │ │ │ │ mrclt 7, 2, APSR_nzcv, cr14, cr10, {7} │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ ldrmi r4, [sp], -lr, lsl #12 │ │ │ │ svcne 0x00144681 │ │ │ │ stc2l 7, cr15, [ip, #1000] @ 0x3e8 │ │ │ │ @ instruction: 0xf1a51f31 │ │ │ │ @ instruction: 0xf64d0e04 │ │ │ │ - vmlsl.s , d16, d0[2] │ │ │ │ + vmlsl.s , d0, d0[2] │ │ │ │ strcc r0, [ip, #-1587] @ 0xfffff9cd │ │ │ │ stc2 10, cr15, [r0], {95} @ 0x5f @ │ │ │ │ svccs 0x0004f851 │ │ │ │ svchi 0x0004f85e │ │ │ │ andne pc, pc, r0, asr #7 │ │ │ │ svcvc 0x0004f854 │ │ │ │ eorsgt pc, ip, r6, asr r8 @ │ │ │ │ svclt 0x009445b8 │ │ │ │ movweq lr, #35458 @ 0x8a82 │ │ │ │ movweq lr, #31362 @ 0x7a82 │ │ │ │ - b 0x1bbb0c │ │ │ │ - b 0xfe1ab16c │ │ │ │ + b 0x1bba98 │ │ │ │ + b 0xfe1ab0f8 │ │ │ │ andvs r0, fp, r2, lsl #6 │ │ │ │ strbmi sp, [r8], -r6, ror #3 │ │ │ │ mvnsmi lr, #12386304 @ 0xbd0000 │ │ │ │ mcrlt 7, 1, pc, cr10, cr10, {7} @ │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec41754 │ │ │ │ + bl 0xfec416e0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r2, r8, ror #31 │ │ │ │ @ instruction: 0x461c4615 │ │ │ │ tstls r1, r6, lsl #12 │ │ │ │ ldc2 7, cr15, [r8, #1000] @ 0x3e8 │ │ │ │ @ instruction: 0x1e6a9901 │ │ │ │ @ instruction: 0xf1011e63 │ │ │ │ @ instruction: 0xf9120510 │ │ │ │ tstcc r1, r1, lsl #30 │ │ │ │ svcgt 0x0001f913 │ │ │ │ - bl 0xfebfbd18 │ │ │ │ + bl 0xfebfbca4 │ │ │ │ svclt 0x00a8040e │ │ │ │ streq lr, [ip], #-2990 @ 0xfffff452 │ │ │ │ svceq 0x0001f010 │ │ │ │ subeq pc, pc, r0, asr #7 │ │ │ │ @ instruction: 0xf801bf18 │ │ │ │ adcmi r4, r9, #256 @ 0x100 │ │ │ │ ldrtmi sp, [r0], -fp, ror #3 │ │ │ │ @@ -223377,23 +223349,23 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ ldrmi r4, [r5], -lr, lsl #12 │ │ │ │ pkhbtmi r1, r0, ip, lsl #29 │ │ │ │ stc2l 7, cr15, [sl, #-1000]! @ 0xfffffc18 │ │ │ │ mcrne 14, 5, r1, cr11, cr1, {5} │ │ │ │ - strbne pc, [r8], sp, asr #12 @ │ │ │ │ + strbne pc, [r8], -sp, asr #12 @ │ │ │ │ ldrteq pc, [r3], -r0, asr #5 @ │ │ │ │ @ instruction: 0xf933350e │ │ │ │ - blx 0x18de1e0 │ │ │ │ + blx 0x18de16c │ │ │ │ @ instruction: 0xf934fe80 │ │ │ │ @ instruction: 0xf3c02f02 │ │ │ │ strbmi r0, [r2, #-143]! @ 0xffffff71 │ │ │ │ streq lr, [ip, -r2, lsr #23] │ │ │ │ - bl 0xfec1a54c │ │ │ │ + bl 0xfec1a4d8 │ │ │ │ @ instruction: 0xf8310702 │ │ │ │ @ instruction: 0xf856cf02 │ │ │ │ addsmi r2, sp, #62 @ 0x3e │ │ │ │ @ instruction: 0x0c02ea2c │ │ │ │ andeq lr, r7, #8192 @ 0x2000 │ │ │ │ @ instruction: 0x0c02ea4c │ │ │ │ andgt pc, r0, r1, lsr #17 │ │ │ │ @@ -223404,69 +223376,69 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ ldrmi r4, [r5], -lr, lsl #12 │ │ │ │ pkhbtmi r1, r0, ip, lsl #30 │ │ │ │ ldc2 7, cr15, [r4, #-1000]! @ 0xfffffc18 │ │ │ │ svcne 0x002b1f31 │ │ │ │ - strbne pc, [r8], sp, asr #12 @ │ │ │ │ + strbne pc, [r8], -sp, asr #12 @ │ │ │ │ ldrteq pc, [r3], -r0, asr #5 @ │ │ │ │ @ instruction: 0xf853350c │ │ │ │ @ instruction: 0xf8547f04 │ │ │ │ adcsmi r2, sl, #4, 30 │ │ │ │ @ instruction: 0x0c07eba2 │ │ │ │ - bl 0xfeada5b0 │ │ │ │ + bl 0xfeada53c │ │ │ │ @ instruction: 0xf8510c02 │ │ │ │ addsmi r7, sp, #4, 30 │ │ │ │ andeq lr, r7, #140, 20 @ 0x8c000 │ │ │ │ stc2 10, cr15, [r0], {95} @ 0x5f @ │ │ │ │ andne pc, pc, r0, asr #7 │ │ │ │ eorsgt pc, ip, r6, asr r8 @ │ │ │ │ andeq lr, ip, #8192 @ 0x2000 │ │ │ │ andeq lr, r7, #532480 @ 0x82000 │ │ │ │ mvnle r6, sl │ │ │ │ pop {r6, r9, sl, lr} │ │ │ │ @ instruction: 0xf7fa41f0 │ │ │ │ svclt 0x0000bd91 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec41888 │ │ │ │ + bl 0xfec41814 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r2, r8, ror #31 │ │ │ │ @ instruction: 0x461c4615 │ │ │ │ tstls r1, r6, lsl #12 │ │ │ │ ldc2l 7, cr15, [lr], #1000 @ 0x3e8 │ │ │ │ @ instruction: 0x1e6a9901 │ │ │ │ @ instruction: 0xf1011e63 │ │ │ │ @ instruction: 0xf8120510 │ │ │ │ tstcc r1, r1, lsl #30 │ │ │ │ svcgt 0x0001f813 │ │ │ │ - bl 0xfebfbe4c │ │ │ │ + bl 0xfebfbdd8 │ │ │ │ svclt 0x0028040e │ │ │ │ streq lr, [ip], #-2990 @ 0xfffff452 │ │ │ │ svceq 0x0001f010 │ │ │ │ subeq pc, pc, r0, asr #7 │ │ │ │ @ instruction: 0xf801bf18 │ │ │ │ adcmi r4, r9, #256 @ 0x100 │ │ │ │ ldrtmi sp, [r0], -fp, ror #3 │ │ │ │ pop {r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf7fa4070 │ │ │ │ svclt 0x0000bd63 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec418e4 │ │ │ │ + bl 0xfec41870 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [lr], -r8, ror #31 │ │ │ │ mrcne 6, 4, r4, cr12, cr5, {0} │ │ │ │ @ instruction: 0xf7fa4607 │ │ │ │ mrcne 12, 5, APSR_nzcv, cr1, cr1, {6} │ │ │ │ @ instruction: 0xf64d1eab │ │ │ │ - vmlsl.s , d16, d0[2] │ │ │ │ + vmlsl.s , d0, d0[2] │ │ │ │ strcc r0, [lr, #-1587] @ 0xfffff9cd │ │ │ │ svcgt 0x0002f833 │ │ │ │ svccs 0x0002f834 │ │ │ │ - bl 0xfe97bc98 │ │ │ │ + bl 0xfe97bc24 │ │ │ │ svclt 0x00980e0c │ │ │ │ vmlaeq.f64 d14, d18, d28 │ │ │ │ @ instruction: 0xf831b2c2 │ │ │ │ @ instruction: 0xf3c0cf02 │ │ │ │ addsmi r0, sp, #143 @ 0x8f │ │ │ │ eorscs pc, r2, r6, asr r8 @ │ │ │ │ @ instruction: 0x0c02ea2c │ │ │ │ @@ -223480,49 +223452,49 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ ldrmi r4, [r5], -lr, lsl #12 │ │ │ │ pkhbtmi r1, r0, ip, lsl #30 │ │ │ │ ldc2 7, cr15, [ip], {250} @ 0xfa │ │ │ │ svcne 0x002b1f31 │ │ │ │ - strbne pc, [r8], sp, asr #12 @ │ │ │ │ + strbne pc, [r8], -sp, asr #12 @ │ │ │ │ ldrteq pc, [r3], -r0, asr #5 @ │ │ │ │ @ instruction: 0xf853350c │ │ │ │ @ instruction: 0xf8547f04 │ │ │ │ adcsmi r2, sl, #4, 30 │ │ │ │ @ instruction: 0x0c07eba2 │ │ │ │ - bl 0xfeada5e0 │ │ │ │ + bl 0xfeada56c │ │ │ │ @ instruction: 0xf8510c02 │ │ │ │ addsmi r7, sp, #4, 30 │ │ │ │ andeq lr, r7, #140, 20 @ 0x8c000 │ │ │ │ stc2 10, cr15, [r0], {95} @ 0x5f @ │ │ │ │ andne pc, pc, r0, asr #7 │ │ │ │ eorsgt pc, ip, r6, asr r8 @ │ │ │ │ andeq lr, ip, #8192 @ 0x2000 │ │ │ │ andeq lr, r7, #532480 @ 0x82000 │ │ │ │ mvnle r6, sl │ │ │ │ pop {r6, r9, sl, lr} │ │ │ │ @ instruction: 0xf7fa41f0 │ │ │ │ svclt 0x0000bcf9 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec419b8 │ │ │ │ + bl 0xfec41944 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ @ instruction: 0x4605461c │ │ │ │ smlabtcs r0, sp, r9, lr │ │ │ │ stc2l 7, cr15, [r6], #-1000 @ 0xfffffc18 │ │ │ │ ldrdcs lr, [r0, -sp] │ │ │ │ - bcc 0x132160 │ │ │ │ + bcc 0x1320ec │ │ │ │ ldreq pc, [r0], #-257 @ 0xfffffeff │ │ │ │ movwcc r3, #4609 @ 0x1201 │ │ │ │ svceq 0x0001f010 │ │ │ │ @ instruction: 0xf992d009 │ │ │ │ @ instruction: 0xf993c000 │ │ │ │ - bl 0x8227ec │ │ │ │ - b 0x14ad828 │ │ │ │ + bl 0x822778 │ │ │ │ + b 0x14ad7b4 │ │ │ │ @ instruction: 0xf8810c5c │ │ │ │ mrscc ip, (UNDEF: 1) │ │ │ │ subeq pc, pc, r0, asr #7 │ │ │ │ mvnle r4, r1, lsr #5 │ │ │ │ andlt r4, r3, r8, lsr #12 │ │ │ │ ldrhtmi lr, [r0], -sp │ │ │ │ stcllt 7, cr15, [sl], {250} @ 0xfa │ │ │ │ @@ -223530,26 +223502,26 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ @ instruction: 0x460d4614 │ │ │ │ pkhbtmi r4, r1, lr, lsl #12 │ │ │ │ ldc2 7, cr15, [r8], #-1000 @ 0xfffffc18 │ │ │ │ cdpne 14, 10, cr1, cr3, cr9, {5} │ │ │ │ - strbne pc, [r8, #1613] @ 0x64d @ │ │ │ │ + strbne pc, [r8, #-1613] @ 0xfffff9b3 @ │ │ │ │ ldreq pc, [r3, #-704]! @ 0xfffffd40 │ │ │ │ strcc r1, [lr], #-3762 @ 0xfffff14e │ │ │ │ svc 0x0002f932 │ │ │ │ svcvs 0x0002f933 │ │ │ │ svcvc 0x0002f831 │ │ │ │ @ instruction: 0x0c0eeb16 │ │ │ │ vfmsvc.f32 s29, s28, s30 │ │ │ │ vfmsvc.f64 d30, d6, d14 │ │ │ │ - b 0x14d736c │ │ │ │ + b 0x14d72f8 │ │ │ │ vmov.i32 q8, #36095 @ 0x00008cff │ │ │ │ - b 0x13eaa98 │ │ │ │ + b 0x13eaa24 │ │ │ │ addsmi r7, ip, #52736 @ 0xce00 │ │ │ │ eorshi pc, r6, r5, asr r8 @ │ │ │ │ streq lr, [r8], -r7, lsr #20 │ │ │ │ @ instruction: 0x0c08ea0c │ │ │ │ @ instruction: 0x0c06ea4c │ │ │ │ andgt pc, r0, r1, lsr #17 │ │ │ │ strbmi sp, [r8], -r0, ror #3 │ │ │ │ @@ -223557,280 +223529,280 @@ │ │ │ │ ldclt 7, cr15, [r0], {250} @ 0xfa │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ ldrmi r4, [r4], -sp, lsl #12 │ │ │ │ pkhbtmi r4, r1, lr, lsl #12 │ │ │ │ - blx 0xa8886 │ │ │ │ + blx 0xa8812 │ │ │ │ @ instruction: 0xf1a41f29 │ │ │ │ @ instruction: 0xf64d0e04 │ │ │ │ - vmls.f d17, d16, d0[2] │ │ │ │ + vmls.f d17, d0, d0[2] │ │ │ │ svcne 0x00330533 │ │ │ │ @ instruction: 0xf853340c │ │ │ │ sbclt r2, r7, #4, 30 │ │ │ │ svchi 0x0004f85e │ │ │ │ andne pc, pc, r0, asr #7 │ │ │ │ svcvs 0x0004f851 │ │ │ │ @ instruction: 0x0c02eb18 │ │ │ │ rscvc lr, r2, #323584 @ 0x4f000 │ │ │ │ rscvc lr, r8, #67584 @ 0x10800 │ │ │ │ eorsvc pc, r7, r5, asr r8 @ │ │ │ │ mrrceq 10, 4, lr, ip, cr15 │ │ │ │ - b 0x13fbea8 │ │ │ │ - b 0xfe289be4 │ │ │ │ - b 0x16b110 │ │ │ │ - b 0xfe16b100 │ │ │ │ + b 0x13fbe34 │ │ │ │ + b 0xfe289b70 │ │ │ │ + b 0x16b09c │ │ │ │ + b 0xfe16b08c │ │ │ │ andvs r0, sl, r6, lsl #4 │ │ │ │ strbmi sp, [r8], -r1, ror #3 │ │ │ │ mvnsmi lr, #12386304 @ 0xbd0000 │ │ │ │ mrrclt 7, 15, pc, r6, cr10 @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec41afc │ │ │ │ + bl 0xfec41a88 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ @ instruction: 0x4605461c │ │ │ │ smlabtcs r0, sp, r9, lr │ │ │ │ - blx 0xff2288fa │ │ │ │ + blx 0xff228886 │ │ │ │ ldrdcs lr, [r0, -sp] │ │ │ │ - bcc 0x1322a4 │ │ │ │ + bcc 0x132230 │ │ │ │ ldreq pc, [r0], #-257 @ 0xfffffeff │ │ │ │ movwcc r3, #4609 @ 0x1201 │ │ │ │ svceq 0x0001f010 │ │ │ │ @ instruction: 0xf892d009 │ │ │ │ @ instruction: 0xf893c000 │ │ │ │ - bl 0x822930 │ │ │ │ - b 0x14ad96c │ │ │ │ + bl 0x8228bc │ │ │ │ + b 0x14ad8f8 │ │ │ │ @ instruction: 0xf8810c5c │ │ │ │ mrscc ip, (UNDEF: 1) │ │ │ │ subeq pc, pc, r0, asr #7 │ │ │ │ mvnle r4, ip, lsl #5 │ │ │ │ andlt r4, r3, r8, lsr #12 │ │ │ │ ldrhtmi lr, [r0], -sp │ │ │ │ stclt 7, cr15, [r8], #-1000 @ 0xfffffc18 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ @ instruction: 0x461e4615 │ │ │ │ strmi r4, [r1], ip, lsl #12 │ │ │ │ - blx 0xfe6a8956 │ │ │ │ + blx 0xfe6a88e2 │ │ │ │ mcrne 14, 5, r1, cr1, cr2, {5} │ │ │ │ @ instruction: 0xf64d1eab │ │ │ │ - vmlsl.s , d16, d0[2] │ │ │ │ + vmlsl.s , d0, d0[2] │ │ │ │ strcc r0, [lr, #-1587] @ 0xfffff9cd │ │ │ │ @ instruction: 0xf8332400 │ │ │ │ sbclt ip, r7, #2, 30 │ │ │ │ svchi 0x0002f832 │ │ │ │ addeq pc, pc, r0, asr #7 │ │ │ │ svc 0x0002f831 │ │ │ │ @ instruction: 0x0c08eb1c │ │ │ │ eorsvc pc, r7, r6, asr r8 @ │ │ │ │ stmdaeq r4, {r2, r6, r8, r9, fp, sp, lr, pc} │ │ │ │ - b 0x14bb414 │ │ │ │ - b 0xc6db14 │ │ │ │ - b 0x13ee1c4 │ │ │ │ - b 0x409ccc │ │ │ │ - b 0x13ed9cc │ │ │ │ + b 0x14bb3a0 │ │ │ │ + b 0xc6daa0 │ │ │ │ + b 0x13ee150 │ │ │ │ + b 0x409c58 │ │ │ │ + b 0x13ed958 │ │ │ │ @ instruction: 0xf8a10c0e │ │ │ │ mvnle ip, r0 │ │ │ │ pop {r3, r6, r9, sl, lr} │ │ │ │ @ instruction: 0xf7fa43f8 │ │ │ │ svclt 0x0000bbef │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ ldrmi r4, [r5], -ip, lsl #12 │ │ │ │ pkhbtmi r4, r1, lr, lsl #12 │ │ │ │ - blx 0x18289ca │ │ │ │ + blx 0x1828956 │ │ │ │ svcne 0x00211f33 │ │ │ │ cdpeq 1, 0, cr15, cr4, cr5, {5} │ │ │ │ - strbne pc, [r8], sp, asr #12 @ │ │ │ │ + strbne pc, [r8], -sp, asr #12 @ │ │ │ │ ldrteq pc, [r3], -r0, asr #5 @ │ │ │ │ strcs r3, [r0], #-1292 @ 0xfffffaf4 │ │ │ │ svccs 0x0004f85e │ │ │ │ svcgt 0x0004f853 │ │ │ │ svcvc 0x0004f851 │ │ │ │ @ instruction: 0x0c0ceb12 │ │ │ │ vmlal.u , d16, d2[0] │ │ │ │ - b 0x14aea48 │ │ │ │ + b 0x14ae9d4 │ │ │ │ @ instruction: 0xf8560c5c │ │ │ │ - bl 0x120aadc │ │ │ │ + bl 0x120aa68 │ │ │ │ ldrbmi r0, [r5, #-516]! @ 0xfffffdfc │ │ │ │ vstmiavc r2, {s29-s104} │ │ │ │ andeq lr, ip, #552960 @ 0x87000 │ │ │ │ andeq lr, r8, #8192 @ 0x2000 │ │ │ │ andeq lr, r7, #532480 @ 0x82000 │ │ │ │ mvnle r6, sl │ │ │ │ pop {r3, r6, r9, sl, lr} │ │ │ │ @ instruction: 0xf7fa43f8 │ │ │ │ svclt 0x0000bbb5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec41c40 │ │ │ │ + bl 0xfec41bcc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ @ instruction: 0x4605461c │ │ │ │ smlabtcs r0, sp, r9, lr │ │ │ │ - blx 0x9a8a3e │ │ │ │ + blx 0x9a89ca │ │ │ │ ldrdcs lr, [r0, -sp] │ │ │ │ - bcc 0x1323e8 │ │ │ │ + bcc 0x132374 │ │ │ │ ldreq pc, [r0], #-257 @ 0xfffffeff │ │ │ │ movwcc r3, #4609 @ 0x1201 │ │ │ │ svceq 0x0001f010 │ │ │ │ @ instruction: 0xf992d009 │ │ │ │ @ instruction: 0xf993c000 │ │ │ │ - bl 0xff022a74 │ │ │ │ - b 0x14adab0 │ │ │ │ + bl 0xff022a00 │ │ │ │ + b 0x14ada3c │ │ │ │ @ instruction: 0xf8810c5c │ │ │ │ mrscc ip, (UNDEF: 1) │ │ │ │ subeq pc, pc, r0, asr #7 │ │ │ │ mvnle r4, r1, lsr #5 │ │ │ │ andlt r4, r3, r8, lsr #12 │ │ │ │ ldrhtmi lr, [r0], -sp │ │ │ │ - bllt 0xfe2a8a7c │ │ │ │ + bllt 0xfe2a8a08 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ @ instruction: 0x460d4614 │ │ │ │ pkhbtmi r4, r1, lr, lsl #12 │ │ │ │ - blx 0xffe28a98 │ │ │ │ + blx 0xffe28a24 │ │ │ │ cdpne 14, 10, cr1, cr3, cr9, {5} │ │ │ │ - strbne pc, [r8, #1613] @ 0x64d @ │ │ │ │ + strbne pc, [r8, #-1613] @ 0xfffff9b3 @ │ │ │ │ ldreq pc, [r3, #-704]! @ 0xfffffd40 │ │ │ │ strcc r1, [lr], #-3762 @ 0xfffff14e │ │ │ │ svc 0x0002f933 │ │ │ │ @ instruction: 0xf932b2c7 │ │ │ │ @ instruction: 0xf3c08f02 │ │ │ │ @ instruction: 0xf831008f │ │ │ │ - bl 0xff0866dc │ │ │ │ - b 0x14adaf8 │ │ │ │ - bl 0x1c8a694 │ │ │ │ + bl 0xff086668 │ │ │ │ + b 0x14ada84 │ │ │ │ + bl 0x1c8a620 │ │ │ │ @ instruction: 0xf8557ee8 │ │ │ │ - b 0x14c6bc0 │ │ │ │ + b 0x14c6b4c │ │ │ │ addsmi r0, ip, #92, 24 @ 0x5c00 │ │ │ │ vstmiavc lr, {s29-s104} │ │ │ │ vmlaeq.f32 s28, s14, s13 │ │ │ │ @ instruction: 0x0c07ea0c │ │ │ │ @ instruction: 0x0c0eea4c │ │ │ │ andgt pc, r0, r1, lsr #17 │ │ │ │ strbmi sp, [r8], -r0, ror #3 │ │ │ │ mvnsmi lr, #12386304 @ 0xbd0000 │ │ │ │ - bllt 0x1428af0 │ │ │ │ + bllt 0x1428a7c │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ ldrmi r4, [r5], -lr, lsl #12 │ │ │ │ pkhbtmi r1, r1, ip, lsl #30 │ │ │ │ - blx 0xfefa8b0c │ │ │ │ + blx 0xfefa8a98 │ │ │ │ svcne 0x002b1f31 │ │ │ │ - strbne pc, [r8], sp, asr #12 @ │ │ │ │ + strbne pc, [r8], -sp, asr #12 @ │ │ │ │ ldrteq pc, [r3], -r0, asr #5 @ │ │ │ │ @ instruction: 0xf853350c │ │ │ │ @ instruction: 0xf8542f04 │ │ │ │ @ instruction: 0xf8518f04 │ │ │ │ - bl 0xfed8a750 │ │ │ │ - b 0x14adb64 │ │ │ │ - bl 0x1c8a6d0 │ │ │ │ - blx 0x18c76ec │ │ │ │ - b 0x14ea550 │ │ │ │ + bl 0xfed8a6dc │ │ │ │ + b 0x14adaf0 │ │ │ │ + bl 0x1c8a65c │ │ │ │ + blx 0x18c7678 │ │ │ │ + b 0x14ea4dc │ │ │ │ vmov.i32 q8, #36095 @ 0x00008cff │ │ │ │ - b 0x13eeb94 │ │ │ │ + b 0x13eeb20 │ │ │ │ addsmi r7, sp, #49664 @ 0xc200 │ │ │ │ eors pc, lr, r6, asr r8 @ │ │ │ │ andeq lr, ip, #552960 @ 0x87000 │ │ │ │ andeq lr, lr, #8192 @ 0x2000 │ │ │ │ andeq lr, r7, #532480 @ 0x82000 │ │ │ │ mvnle r6, sl │ │ │ │ pop {r3, r6, r9, sl, lr} │ │ │ │ @ instruction: 0xf7fa43f8 │ │ │ │ svclt 0x0000bb13 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec41d84 │ │ │ │ + bl 0xfec41d10 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ @ instruction: 0x4605461c │ │ │ │ smlabtcs r0, sp, r9, lr │ │ │ │ - blx 0xfe128b80 │ │ │ │ + blx 0xfe128b0c │ │ │ │ ldrdcs lr, [r0, -sp] │ │ │ │ - bcc 0x13252c │ │ │ │ + bcc 0x1324b8 │ │ │ │ ldreq pc, [r0], #-257 @ 0xfffffeff │ │ │ │ movwcc r3, #4609 @ 0x1201 │ │ │ │ svceq 0x0001f010 │ │ │ │ @ instruction: 0xf892d009 │ │ │ │ @ instruction: 0xf893c000 │ │ │ │ - bl 0xff022bb8 │ │ │ │ - b 0x14adbf4 │ │ │ │ + bl 0xff022b44 │ │ │ │ + b 0x14adb80 │ │ │ │ @ instruction: 0xf8810c5c │ │ │ │ mrscc ip, (UNDEF: 1) │ │ │ │ subeq pc, pc, r0, asr #7 │ │ │ │ mvnle r4, r1, lsr #5 │ │ │ │ andlt r4, r3, r8, lsr #12 │ │ │ │ ldrhtmi lr, [r0], -sp │ │ │ │ - blt 0xffa28bc0 │ │ │ │ + blt 0xffa28b4c │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ @ instruction: 0x460d4614 │ │ │ │ pkhbtmi r4, r0, lr, lsl #12 │ │ │ │ - blx 0x15a8bdc │ │ │ │ + blx 0x15a8b68 │ │ │ │ cdpne 14, 10, cr1, cr3, cr9, {5} │ │ │ │ - strbne pc, [r8, #1613] @ 0x64d @ │ │ │ │ + strbne pc, [r8, #-1613] @ 0xfffff9b3 @ │ │ │ │ ldreq pc, [r3, #-704]! @ 0xfffffd40 │ │ │ │ strcc r1, [lr], #-3762 @ 0xfffff14e │ │ │ │ svcgt 0x0002f833 │ │ │ │ @ instruction: 0xf832b2c6 │ │ │ │ @ instruction: 0xf3c07f02 │ │ │ │ @ instruction: 0xf831008f │ │ │ │ - bl 0xff026820 │ │ │ │ + bl 0xff0267ac │ │ │ │ @ instruction: 0xf8550c07 │ │ │ │ - bl 0x1ac2cf8 │ │ │ │ + bl 0x1ac2c84 │ │ │ │ addsmi r0, ip, #1835008 @ 0x1c0000 │ │ │ │ mrrceq 10, 4, lr, ip, cr15 │ │ │ │ vmlaeq.f32 s28, s12, s29 │ │ │ │ vstmiavc r7, {s29-s104} │ │ │ │ @ instruction: 0x0c06ea0c │ │ │ │ @ instruction: 0x0c0eea4c │ │ │ │ andgt pc, r0, r1, lsr #17 │ │ │ │ strbmi sp, [r0], -r2, ror #3 │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ - blt 0xfec28c30 │ │ │ │ + blt 0xfec28bbc │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ ldrmi r4, [r5], -lr, lsl #12 │ │ │ │ pkhbtmi r1, r0, ip, lsl #30 │ │ │ │ - blx 0x7a8c4c │ │ │ │ + blx 0x7a8bd8 │ │ │ │ svcne 0x002b1f31 │ │ │ │ - strbne pc, [r8], sp, asr #12 @ │ │ │ │ + strbne pc, [r8], -sp, asr #12 @ │ │ │ │ ldrteq pc, [r3], -r0, asr #5 @ │ │ │ │ @ instruction: 0xf853350c │ │ │ │ - blx 0x18b6888 │ │ │ │ + blx 0x18b6814 │ │ │ │ @ instruction: 0xf854fe80 │ │ │ │ @ instruction: 0xf3c0cf04 │ │ │ │ @ instruction: 0xf851100f │ │ │ │ - bl 0xfed8a898 │ │ │ │ + bl 0xfed8a824 │ │ │ │ @ instruction: 0xf8560c0c │ │ │ │ - bl 0x19a2d88 │ │ │ │ + bl 0x19a2d14 │ │ │ │ addsmi r0, sp, #536870912 @ 0x20000000 │ │ │ │ mrrceq 10, 4, lr, ip, cr15 │ │ │ │ vstmiavc r2, {s29-s104} │ │ │ │ andeq lr, ip, #552960 @ 0x87000 │ │ │ │ andeq lr, lr, #8192 @ 0x2000 │ │ │ │ andeq lr, r7, #532480 @ 0x82000 │ │ │ │ mvnle r6, sl │ │ │ │ pop {r6, r9, sl, lr} │ │ │ │ @ instruction: 0xf7fa41f0 │ │ │ │ svclt 0x0000ba75 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec41ec0 │ │ │ │ + bl 0xfec41e4c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r2, r8, ror #31 │ │ │ │ @ instruction: 0x461c4615 │ │ │ │ tstls r1, r6, lsl #12 │ │ │ │ @ instruction: 0xf9e2f7fa │ │ │ │ @ instruction: 0x1e6a9901 │ │ │ │ @ instruction: 0xf1011e63 │ │ │ │ @@ -223850,95 +223822,95 @@ │ │ │ │ @ instruction: 0xf10107c4 │ │ │ │ svclt 0x00480101 │ │ │ │ stc 8, cr15, [r1], {1} │ │ │ │ subeq pc, pc, r0, asr #7 │ │ │ │ bicsle r4, ip, r9, lsr #5 │ │ │ │ andlt r4, r2, r0, lsr r6 │ │ │ │ ldrhtmi lr, [r0], #-141 @ 0xffffff73 │ │ │ │ - blt 0xf28d18 │ │ │ │ + blt 0xf28ca4 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec41f38 │ │ │ │ + bl 0xfec41ec4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [lr], -r8, ror #31 │ │ │ │ mrcne 6, 4, r4, cr12, cr5, {0} │ │ │ │ @ instruction: 0xf7fa4607 │ │ │ │ @ instruction: 0x1eb1f9a7 │ │ │ │ @ instruction: 0xf64d1eab │ │ │ │ - vmlsl.s , d16, d0[2] │ │ │ │ + vmlsl.s , d0, d0[2] │ │ │ │ strcc r0, [lr, #-1587] @ 0xfffff9cd │ │ │ │ svccs 0x0002f914 │ │ │ │ svcgt 0x0002f933 │ │ │ │ svceq 0x000ff112 │ │ │ │ - b 0x14dac48 │ │ │ │ - blle 0x40a91c │ │ │ │ + b 0x14dabd4 │ │ │ │ + blle 0x40a8a8 │ │ │ │ cdpeq 1, 0, cr15, cr0, cr2, {6} │ │ │ │ svclt 0x00b82a00 │ │ │ │ @ instruction: 0xfe0efa4c │ │ │ │ - bcs 0x4e1990 │ │ │ │ + bcs 0x4e191c │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ - blx 0x41ace4 │ │ │ │ + blx 0x41ac70 │ │ │ │ sbclt pc, r2, #2, 28 │ │ │ │ svcgt 0x0002f831 │ │ │ │ addeq pc, pc, r0, asr #7 │ │ │ │ @ instruction: 0xf856429d │ │ │ │ - b 0xbf2e60 │ │ │ │ - b 0x46dda4 │ │ │ │ - b 0x13ee5a8 │ │ │ │ + b 0xbf2dec │ │ │ │ + b 0x46dd30 │ │ │ │ + b 0x13ee534 │ │ │ │ @ instruction: 0xf8a10c0e │ │ │ │ bicsle ip, r7, r0 │ │ │ │ pop {r3, r4, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7fa40f8 │ │ │ │ svclt 0x0000b9f7 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ ldrmi r4, [r5], -lr, lsl #12 │ │ │ │ pkhbtmi r1, r0, ip, lsl #30 │ │ │ │ @ instruction: 0xf964f7fa │ │ │ │ svcne 0x002b1f31 │ │ │ │ - strbne pc, [r8], sp, asr #12 @ │ │ │ │ + strbne pc, [r8], -sp, asr #12 @ │ │ │ │ ldrteq pc, [r3], -r0, asr #5 @ │ │ │ │ @ instruction: 0xf914350c │ │ │ │ @ instruction: 0xf8532f04 │ │ │ │ @ instruction: 0xf1127f04 │ │ │ │ svclt 0x00b80f1f │ │ │ │ vstmiavc r7!, {s29-s107} │ │ │ │ @ instruction: 0xf1c2db0c │ │ │ │ - bcs 0xeddf8 │ │ │ │ - blx 0x12dacdc │ │ │ │ - blle 0x269e30 │ │ │ │ + bcs 0xedd84 │ │ │ │ + blx 0x12dac68 │ │ │ │ + blle 0x269dbc │ │ │ │ @ instruction: 0xf04f2a1f │ │ │ │ svclt 0x00d80c00 │ │ │ │ stc2 10, cr15, [r2], {7} @ │ │ │ │ svcvc 0x0004f851 │ │ │ │ - b 0xfe3fb888 │ │ │ │ - blx 0x18ab634 │ │ │ │ + b 0xfe3fb814 │ │ │ │ + blx 0x18ab5c0 │ │ │ │ vmull.u8 , d16, d0 │ │ │ │ @ instruction: 0xf856100f │ │ │ │ - b 0x19af14 │ │ │ │ - b 0xfe16b658 │ │ │ │ + b 0x19aea0 │ │ │ │ + b 0xfe16b5e4 │ │ │ │ andvs r0, sl, r7, lsl #4 │ │ │ │ @ instruction: 0x4640d1d7 │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ ldmiblt r4!, {r1, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec42040 │ │ │ │ + bl 0xfec41fcc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r2, r8, ror #31 │ │ │ │ @ instruction: 0x461c4615 │ │ │ │ tstls r1, r6, lsl #12 │ │ │ │ @ instruction: 0xf922f7fa │ │ │ │ @ instruction: 0x1e6a9901 │ │ │ │ @ instruction: 0xf1011e63 │ │ │ │ @ instruction: 0xf9130510 │ │ │ │ andcc ip, r1, #1, 30 │ │ │ │ svceq 0x0007f11c │ │ │ │ @ instruction: 0xf04fbfb8 │ │ │ │ - blle 0x4ae670 │ │ │ │ + blle 0x4ae5fc │ │ │ │ @ instruction: 0xf1cc7814 │ │ │ │ @ instruction: 0xf1bc0e00 │ │ │ │ svclt 0x00b80f00 │ │ │ │ vseleq.f32 s30, s28, s9 │ │ │ │ @ instruction: 0xf1bcdb06 │ │ │ │ @ instruction: 0xf04f0f07 │ │ │ │ svclt 0x00d80e00 │ │ │ │ @@ -223948,32 +223920,32 @@ │ │ │ │ stc 8, cr15, [r1], {1} │ │ │ │ subeq pc, pc, r0, asr #7 │ │ │ │ bicsle r4, ip, r9, lsr #5 │ │ │ │ andlt r4, r2, r0, lsr r6 │ │ │ │ ldrhtmi lr, [r0], #-141 @ 0xffffff73 │ │ │ │ ldmdblt r8!, {r1, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec420b8 │ │ │ │ + bl 0xfec42044 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [lr], -r8, ror #31 │ │ │ │ mrcne 6, 4, r4, cr12, cr5, {0} │ │ │ │ @ instruction: 0xf7fa4607 │ │ │ │ cdpne 8, 11, cr15, cr1, cr7, {7} │ │ │ │ @ instruction: 0xf64d1eab │ │ │ │ - vmlsl.s , d16, d0[2] │ │ │ │ + vmlsl.s , d0, d0[2] │ │ │ │ strcc r0, [lr, #-1587] @ 0xfffff9cd │ │ │ │ svccs 0x0002f914 │ │ │ │ @ instruction: 0xf1123302 │ │ │ │ svclt 0x00b80f0f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0xf8b3db0e │ │ │ │ @ instruction: 0xf1c2c000 │ │ │ │ - bcs 0xee6f4 │ │ │ │ - blx 0xc1add8 │ │ │ │ - blle 0x26a734 │ │ │ │ + bcs 0xee680 │ │ │ │ + blx 0xc1ad64 │ │ │ │ + blle 0x26a6c0 │ │ │ │ @ instruction: 0xf04f2a0f │ │ │ │ svclt 0x00d80e00 │ │ │ │ vseleq.f32 s30, s4, s24 │ │ │ │ @ instruction: 0xf831b2c2 │ │ │ │ @ instruction: 0xf3c0cf02 │ │ │ │ addsmi r0, sp, #143 @ 0x8f │ │ │ │ eorscs pc, r2, r6, asr r8 @ │ │ │ │ @@ -223988,152 +223960,152 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ ldrmi r4, [r5], -lr, lsl #12 │ │ │ │ pkhbtmi r1, r0, ip, lsl #30 │ │ │ │ @ instruction: 0xf8a4f7fa │ │ │ │ svcne 0x002b1f31 │ │ │ │ - strbne pc, [r8], sp, asr #12 @ │ │ │ │ + strbne pc, [r8], -sp, asr #12 @ │ │ │ │ ldrteq pc, [r3], -r0, asr #5 @ │ │ │ │ @ instruction: 0xf914350c │ │ │ │ movwcc r2, #20228 @ 0x4f04 │ │ │ │ svceq 0x001ff112 │ │ │ │ @ instruction: 0xf04fbfb8 │ │ │ │ - blle 0x42df70 │ │ │ │ + blle 0x42defc │ │ │ │ @ instruction: 0xf1c2681f │ │ │ │ - bcs 0xedf78 │ │ │ │ - blx 0xadae5c │ │ │ │ - blle 0x269fb0 │ │ │ │ + bcs 0xedf04 │ │ │ │ + blx 0xadade8 │ │ │ │ + blle 0x269f3c │ │ │ │ @ instruction: 0xf04f2a1f │ │ │ │ svclt 0x00d80c00 │ │ │ │ stc2 10, cr15, [r2], {7} @ │ │ │ │ svcvc 0x0004f851 │ │ │ │ - b 0xfe3fba08 │ │ │ │ - blx 0x18ab7b4 │ │ │ │ + b 0xfe3fb994 │ │ │ │ + blx 0x18ab740 │ │ │ │ vmull.u8 , d16, d0 │ │ │ │ @ instruction: 0xf856100f │ │ │ │ - b 0x19b094 │ │ │ │ - b 0xfe16b7d8 │ │ │ │ + b 0x19b020 │ │ │ │ + b 0xfe16b764 │ │ │ │ andvs r0, sl, r7, lsl #4 │ │ │ │ @ instruction: 0x4640d1d7 │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ ldmlt r4!, {r1, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec421c0 │ │ │ │ + bl 0xfec4214c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r2, r8, ror #31 │ │ │ │ ldrmi r4, [sp], -ip, lsl #12 │ │ │ │ andls r4, r1, #6291456 @ 0x600000 │ │ │ │ @ instruction: 0xf862f7fa │ │ │ │ vmulne.f32 s19, s22, s2 │ │ │ │ @ instruction: 0xf1044621 │ │ │ │ - bcc 0x12c420 │ │ │ │ + bcc 0x12c3ac │ │ │ │ @ instruction: 0xf1bce010 │ │ │ │ @ instruction: 0xf04f0f07 │ │ │ │ svclt 0x00d80e00 │ │ │ │ vseleq.f32 s30, s24, s8 │ │ │ │ @ instruction: 0xf10107c4 │ │ │ │ svclt 0x00480101 │ │ │ │ stc 8, cr15, [r1], {1} │ │ │ │ subeq pc, pc, r0, asr #7 │ │ │ │ andsle r4, r5, sp, lsl #5 │ │ │ │ svcgt 0x0001f913 │ │ │ │ @ instruction: 0xf04f3201 │ │ │ │ @ instruction: 0xf11c0e00 │ │ │ │ - blle 0xffc2ec30 │ │ │ │ + blle 0xffc2ebbc │ │ │ │ mulmi r0, r2, r9 │ │ │ │ vmlseq.f32 s28, s24, s31 │ │ │ │ svceq 0x0000f1bc │ │ │ │ - blx 0x1221ba0 │ │ │ │ + blx 0x1221b2c │ │ │ │ @ instruction: 0xf004f40e │ │ │ │ - bl 0x46e830 │ │ │ │ + bl 0x46e7bc │ │ │ │ ldrb r0, [pc, r4, ror #28] │ │ │ │ andlt r4, r2, r0, lsr r6 │ │ │ │ ldrhtmi lr, [r0], #-141 @ 0xffffff73 │ │ │ │ ldmlt r2!, {r1, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec42244 │ │ │ │ + bl 0xfec421d0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [lr], -r8, ror #31 │ │ │ │ mrcne 6, 4, r4, cr12, cr5, {0} │ │ │ │ @ instruction: 0xf7fa4607 │ │ │ │ cdpne 8, 11, cr15, cr1, cr1, {1} │ │ │ │ @ instruction: 0xf64d1eab │ │ │ │ - vmlsl.s , d16, d0[2] │ │ │ │ + vmlsl.s , d0, d0[2] │ │ │ │ strcc r0, [lr, #-1587] @ 0xfffff9cd │ │ │ │ - bcs 0x4e30c0 │ │ │ │ + bcs 0x4e304c │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ - blx 0x41afd0 │ │ │ │ + blx 0x41af5c │ │ │ │ sbclt pc, r2, #2, 28 │ │ │ │ svcgt 0x0002f831 │ │ │ │ addeq pc, pc, r0, asr #7 │ │ │ │ @ instruction: 0xf856429d │ │ │ │ - b 0xbf314c │ │ │ │ - b 0x46e090 │ │ │ │ - b 0x13ee894 │ │ │ │ + b 0xbf30d8 │ │ │ │ + b 0x46e01c │ │ │ │ + b 0x13ee820 │ │ │ │ @ instruction: 0xf8a10c0e │ │ │ │ andsle ip, r4, r0 │ │ │ │ svccs 0x0002f914 │ │ │ │ @ instruction: 0xf04f3302 │ │ │ │ @ instruction: 0xf1120e00 │ │ │ │ - blle 0xffa6ece0 │ │ │ │ + blle 0xffa6ec6c │ │ │ │ @ instruction: 0xc000f9b3 │ │ │ │ vmlseq.f32 s28, s4, s31 │ │ │ │ - ble 0xff7758b0 │ │ │ │ + ble 0xff77583c │ │ │ │ stc2 10, cr15, [lr], {76} @ 0x4c @ │ │ │ │ cdpeq 0, 0, cr15, cr1, cr12, {0} │ │ │ │ vmuleq.f64 d30, d12, d14 │ │ │ │ @ instruction: 0x4638e7d9 │ │ │ │ ldrhtmi lr, [r8], #141 @ 0x8d │ │ │ │ stmdalt ip!, {r1, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ ldrmi r4, [r5], -lr, lsl #12 │ │ │ │ pkhbtmi r1, r0, ip, lsl #30 │ │ │ │ @ instruction: 0xffdaf7f9 │ │ │ │ svcne 0x002b1f31 │ │ │ │ - strbne pc, [r8], sp, asr #12 @ │ │ │ │ + strbne pc, [r8], -sp, asr #12 @ │ │ │ │ ldrteq pc, [r3], -r0, asr #5 @ │ │ │ │ @ instruction: 0xf914350c │ │ │ │ movwcc r2, #20228 @ 0x4f04 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svceq 0x001ff112 │ │ │ │ ldmdavs pc, {r1, r3, r8, r9, fp, ip, lr, pc} @ │ │ │ │ @ instruction: 0x0c02ea6f │ │ │ │ - blle 0x7b590c │ │ │ │ + blle 0x7b5898 │ │ │ │ @ instruction: 0xf04f2a1f │ │ │ │ svclt 0x00d80c00 │ │ │ │ stc2 10, cr15, [r2], {7} @ │ │ │ │ svcvc 0x0004f851 │ │ │ │ - b 0xfe3fbb94 │ │ │ │ - blx 0x18ab940 │ │ │ │ + b 0xfe3fbb20 │ │ │ │ + blx 0x18ab8cc │ │ │ │ vmull.u8 , d16, d0 │ │ │ │ @ instruction: 0xf856100f │ │ │ │ - b 0x19b220 │ │ │ │ - b 0xfe16b964 │ │ │ │ + b 0x19b1ac │ │ │ │ + b 0xfe16b8f0 │ │ │ │ andvs r0, sl, r7, lsl #4 │ │ │ │ @ instruction: 0x4640d1db │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ stmdalt lr!, {r1, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf70cfa47 │ │ │ │ stceq 0, cr15, [r1], {7} │ │ │ │ @ instruction: 0x0c67eb0c │ │ │ │ svclt 0x0000e7e2 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec4235c │ │ │ │ + bl 0xfec422e8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r2, r8, ror #31 │ │ │ │ ldrmi r4, [sp], -ip, lsl #12 │ │ │ │ andls r4, r1, #6291456 @ 0x600000 │ │ │ │ @ instruction: 0xff94f7f9 │ │ │ │ vmulne.f32 s19, s22, s2 │ │ │ │ @ instruction: 0xf1044621 │ │ │ │ - bcc 0x12c5bc │ │ │ │ + bcc 0x12c548 │ │ │ │ @ instruction: 0xf1bce010 │ │ │ │ @ instruction: 0xf04f0f07 │ │ │ │ svclt 0x00d80e00 │ │ │ │ vseleq.f32 s30, s24, s8 │ │ │ │ @ instruction: 0xf10107c4 │ │ │ │ svclt 0x00480101 │ │ │ │ stc 8, cr15, [r1], {1} │ │ │ │ @@ -224142,109 +224114,109 @@ │ │ │ │ svcgt 0x0001f913 │ │ │ │ @ instruction: 0xf11c3201 │ │ │ │ svclt 0x00b80f08 │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ ldmdavc r4, {r2, r3, r5, r6, r7, r8, r9, fp, ip, lr, pc} │ │ │ │ vmlseq.f32 s28, s24, s31 │ │ │ │ svceq 0x0000f1bc │ │ │ │ - blx 0xa21d3c │ │ │ │ + blx 0xa21cc8 │ │ │ │ @ instruction: 0xf004f40e │ │ │ │ - bl 0x46e9cc │ │ │ │ + bl 0x46e958 │ │ │ │ @ instruction: 0xe7df0e54 │ │ │ │ andlt r4, r2, r0, lsr r6 │ │ │ │ ldrhtmi lr, [r0], #-141 @ 0xffffff73 │ │ │ │ svclt 0x00e4f7f9 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec423e0 │ │ │ │ + bl 0xfec4236c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [lr], -r8, ror #31 │ │ │ │ mrcne 6, 4, r4, cr12, cr5, {0} │ │ │ │ @ instruction: 0xf7f94607 │ │ │ │ mrcne 15, 5, APSR_nzcv, cr1, cr3, {2} │ │ │ │ @ instruction: 0xf64d1eab │ │ │ │ - vmlsl.s , d16, d0[2] │ │ │ │ + vmlsl.s , d0, d0[2] │ │ │ │ strcc r0, [lr, #-1587] @ 0xfffff9cd │ │ │ │ - bcs 0x4e325c │ │ │ │ + bcs 0x4e31e8 │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ - blx 0x41b16c │ │ │ │ + blx 0x41b0f8 │ │ │ │ sbclt pc, r2, #2, 28 │ │ │ │ svcgt 0x0002f831 │ │ │ │ addeq pc, pc, r0, asr #7 │ │ │ │ @ instruction: 0xf85642ab │ │ │ │ - b 0xbf32e8 │ │ │ │ - b 0x46e22c │ │ │ │ - b 0x13eea30 │ │ │ │ + b 0xbf3274 │ │ │ │ + b 0x46e1b8 │ │ │ │ + b 0x13ee9bc │ │ │ │ @ instruction: 0xf8a10c0e │ │ │ │ andsle ip, r5, r0 │ │ │ │ svccs 0x0002f914 │ │ │ │ @ instruction: 0xf1123302 │ │ │ │ svclt 0x00b80f10 │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0xf8b3dbe5 │ │ │ │ - b 0x1cdb248 │ │ │ │ - bcs 0xeea54 │ │ │ │ - blx 0xc21db4 │ │ │ │ + b 0x1cdb1d4 │ │ │ │ + bcs 0xee9e0 │ │ │ │ + blx 0xc21d40 │ │ │ │ @ instruction: 0xf00cfc0e │ │ │ │ - bl 0x46ea5c │ │ │ │ + bl 0x46e9e8 │ │ │ │ @ instruction: 0xe7d80e5c │ │ │ │ pop {r3, r4, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7f940f8 │ │ │ │ svclt 0x0000bf9d │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ ldrmi r4, [r5], -lr, lsl #12 │ │ │ │ pkhbtmi r1, r0, ip, lsl #30 │ │ │ │ @ instruction: 0xff0af7f9 │ │ │ │ svcne 0x002b1f31 │ │ │ │ - strbne pc, [r8], sp, asr #12 @ │ │ │ │ + strbne pc, [r8], -sp, asr #12 @ │ │ │ │ ldrteq pc, [r3], -r0, asr #5 @ │ │ │ │ @ instruction: 0xf914350c │ │ │ │ movwcc r2, #20228 @ 0x4f04 │ │ │ │ svceq 0x0020f112 │ │ │ │ @ instruction: 0xf04fbfb8 │ │ │ │ - blle 0x36e2a4 │ │ │ │ - b 0x1cc5324 │ │ │ │ - bcs 0xee2b4 │ │ │ │ - bcs 0x8e1f1c │ │ │ │ + blle 0x36e230 │ │ │ │ + b 0x1cc52b0 │ │ │ │ + bcs 0xee240 │ │ │ │ + bcs 0x8e1ea8 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ - blx 0x2db218 │ │ │ │ + blx 0x2db1a4 │ │ │ │ @ instruction: 0xf851fc02 │ │ │ │ addsmi r7, sp, #4, 30 │ │ │ │ andeq lr, r7, #140, 20 @ 0x8c000 │ │ │ │ stc2 10, cr15, [r0], {95} @ 0x5f @ │ │ │ │ andne pc, pc, r0, asr #7 │ │ │ │ eorsgt pc, ip, r6, asr r8 @ │ │ │ │ andeq lr, ip, #8192 @ 0x2000 │ │ │ │ andeq lr, r7, #532480 @ 0x82000 │ │ │ │ bicsle r6, sl, sl │ │ │ │ pop {r6, r9, sl, lr} │ │ │ │ @ instruction: 0xf7f941f0 │ │ │ │ - blx 0xadb05c │ │ │ │ + blx 0xadafe8 │ │ │ │ @ instruction: 0xf007f70c │ │ │ │ - bl 0x3ee2f4 │ │ │ │ + bl 0x3ee280 │ │ │ │ ubfx r0, r7, #24, #3 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec424fc │ │ │ │ + bl 0xfec42488 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ @ instruction: 0x4605461c │ │ │ │ smlabtcs r0, sp, r9, lr │ │ │ │ mcr2 7, 6, pc, cr4, cr9, {7} @ │ │ │ │ ldrdcs lr, [r0, -sp] │ │ │ │ - bcc 0x132ca4 │ │ │ │ + bcc 0x132c30 │ │ │ │ ldreq pc, [r0], #-257 @ 0xfffffeff │ │ │ │ movwcc r3, #4609 @ 0x1201 │ │ │ │ svceq 0x0001f010 │ │ │ │ @ instruction: 0xf992d00b │ │ │ │ @ instruction: 0xf993c000 │ │ │ │ - bl 0x823330 │ │ │ │ + bl 0x8232bc │ │ │ │ @ instruction: 0xf11c0c0e │ │ │ │ - b 0x14ae33c │ │ │ │ + b 0x14ae2c8 │ │ │ │ @ instruction: 0xf8810c5c │ │ │ │ mrscc ip, (UNDEF: 1) │ │ │ │ subeq pc, pc, r0, asr #7 │ │ │ │ mvnle r4, r1, lsr #5 │ │ │ │ andlt r4, r3, r8, lsr #12 │ │ │ │ ldrhtmi lr, [r0], -sp │ │ │ │ svclt 0x0026f7f9 │ │ │ │ @@ -224252,28 +224224,28 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ @ instruction: 0x460d4614 │ │ │ │ pkhbtmi r4, r1, lr, lsl #12 │ │ │ │ mrc2 7, 4, pc, cr4, cr9, {7} │ │ │ │ cdpne 14, 10, cr1, cr3, cr9, {5} │ │ │ │ - strbne pc, [r8, #1613] @ 0x64d @ │ │ │ │ + strbne pc, [r8, #-1613] @ 0xfffff9b3 @ │ │ │ │ ldreq pc, [r3, #-704]! @ 0xfffffd40 │ │ │ │ strcc r1, [lr], #-3762 @ 0xfffff14e │ │ │ │ svc 0x0002f932 │ │ │ │ @ instruction: 0xf933b2c7 │ │ │ │ @ instruction: 0xf3c08f02 │ │ │ │ @ instruction: 0xf831008f │ │ │ │ - bl 0x706f9c │ │ │ │ - b 0x14ae3d0 │ │ │ │ - bl 0x148af54 │ │ │ │ + bl 0x706f28 │ │ │ │ + b 0x14ae35c │ │ │ │ + bl 0x148aee0 │ │ │ │ @ instruction: 0xf11c7ee8 │ │ │ │ @ instruction: 0xf14e0c01 │ │ │ │ @ instruction: 0xf8550e00 │ │ │ │ - b 0x14c7488 │ │ │ │ + b 0x14c7414 │ │ │ │ addsmi r0, ip, #92, 24 @ 0x5c00 │ │ │ │ vstmiavc lr, {s29-s104} │ │ │ │ streq lr, [r7], -r6, lsr #20 │ │ │ │ @ instruction: 0x0c07ea0c │ │ │ │ @ instruction: 0x0c06ea4c │ │ │ │ andgt pc, r0, r1, lsr #17 │ │ │ │ @ instruction: 0x4648d1dc │ │ │ │ @@ -224284,53 +224256,53 @@ │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ ldrmi r4, [r4], -sp, lsl #12 │ │ │ │ pkhbtmi r4, r1, lr, lsl #12 │ │ │ │ mrc2 7, 2, pc, cr6, cr9, {7} │ │ │ │ @ instruction: 0xf1a41f29 │ │ │ │ @ instruction: 0xf64d0e04 │ │ │ │ - vmls.f d17, d16, d0[2] │ │ │ │ + vmls.f d17, d0, d0[2] │ │ │ │ svcne 0x00330533 │ │ │ │ @ instruction: 0xf853340c │ │ │ │ sbclt r2, r7, #4, 30 │ │ │ │ svchi 0x0004f85e │ │ │ │ andne pc, pc, r0, asr #7 │ │ │ │ svcvs 0x0004f851 │ │ │ │ @ instruction: 0x0c02eb18 │ │ │ │ rscvc lr, r2, #323584 @ 0x4f000 │ │ │ │ rscvc lr, r8, #67584 @ 0x10800 │ │ │ │ stceq 1, cr15, [r1], {28} │ │ │ │ andeq pc, r0, #-2147483632 @ 0x80000010 │ │ │ │ eorsvc pc, r7, r5, asr r8 @ │ │ │ │ mrrceq 10, 4, lr, ip, cr15 │ │ │ │ - b 0x13fca00 │ │ │ │ - b 0xfe28a73c │ │ │ │ - b 0x16bc68 │ │ │ │ - b 0xfe16bc58 │ │ │ │ + b 0x13fc98c │ │ │ │ + b 0xfe28a6c8 │ │ │ │ + b 0x16bbf4 │ │ │ │ + b 0xfe16bbe4 │ │ │ │ andvs r0, sl, r6, lsl #4 │ │ │ │ @ instruction: 0x4648d1dd │ │ │ │ mvnsmi lr, #12386304 @ 0xbd0000 │ │ │ │ mcrlt 7, 5, pc, cr10, cr9, {7} @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec42654 │ │ │ │ + bl 0xfec425e0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ @ instruction: 0x4605461c │ │ │ │ smlabtcs r0, sp, r9, lr │ │ │ │ mrc2 7, 0, pc, cr8, cr9, {7} │ │ │ │ ldrdcs lr, [r0, -sp] │ │ │ │ - bcc 0x132dfc │ │ │ │ + bcc 0x132d88 │ │ │ │ ldreq pc, [r0], #-257 @ 0xfffffeff │ │ │ │ movwcc r3, #4609 @ 0x1201 │ │ │ │ svceq 0x0001f010 │ │ │ │ @ instruction: 0xf892d00b │ │ │ │ @ instruction: 0xf893c000 │ │ │ │ - bl 0x823488 │ │ │ │ + bl 0x823414 │ │ │ │ @ instruction: 0xf10c0c0e │ │ │ │ - b 0x14ae494 │ │ │ │ + b 0x14ae420 │ │ │ │ @ instruction: 0xf8810c5c │ │ │ │ mrscc ip, (UNDEF: 1) │ │ │ │ subeq pc, pc, r0, asr #7 │ │ │ │ mvnle r4, r1, lsr #5 │ │ │ │ andlt r4, r3, r8, lsr #12 │ │ │ │ ldrhtmi lr, [r0], -sp │ │ │ │ mrclt 7, 3, APSR_nzcv, cr10, cr9, {7} │ │ │ │ @@ -224339,26 +224311,26 @@ │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ @ instruction: 0x460d4614 │ │ │ │ pkhbtmi r4, r1, lr, lsl #12 │ │ │ │ stc2l 7, cr15, [r8, #996]! @ 0x3e4 │ │ │ │ @ instruction: 0xf1a41ea9 │ │ │ │ @ instruction: 0xf64d0e02 │ │ │ │ - vmls.f d17, d16, d0[2] │ │ │ │ + vmls.f d17, d0, d0[2] │ │ │ │ mrcne 5, 5, r0, cr3, cr3, {1} │ │ │ │ andcs r3, r0, #234881024 @ 0xe000000 │ │ │ │ svcgt 0x0002f83e │ │ │ │ @ instruction: 0xf833b2c7 │ │ │ │ @ instruction: 0xf3c08f02 │ │ │ │ @ instruction: 0xf831008f │ │ │ │ - bl 0x8070f8 │ │ │ │ + bl 0x807084 │ │ │ │ @ instruction: 0xf8550c08 │ │ │ │ @ instruction: 0xf10c7037 │ │ │ │ - bl 0x116e500 │ │ │ │ - b 0xa6d508 │ │ │ │ + bl 0x116e48c │ │ │ │ + b 0xa6d494 │ │ │ │ ldrbmi r0, [r4, #-1543]! @ 0xfffff9f9 │ │ │ │ mrrceq 10, 4, lr, ip, cr15 │ │ │ │ vstmiavc r8, {s29-s104} │ │ │ │ @ instruction: 0x0c07ea0c │ │ │ │ @ instruction: 0x0c06ea4c │ │ │ │ andgt pc, r0, r1, lsr #17 │ │ │ │ strbmi sp, [r8], -r0, ror #3 │ │ │ │ @@ -224369,38 +224341,38 @@ │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ ldrmi r4, [r5], -ip, lsl #12 │ │ │ │ pkhbtmi r4, r1, lr, lsl #12 │ │ │ │ stc2 7, cr15, [ip, #996]! @ 0x3e4 │ │ │ │ svcne 0x00211f33 │ │ │ │ cdpeq 1, 0, cr15, cr4, cr5, {5} │ │ │ │ - strbne pc, [r8], sp, asr #12 @ │ │ │ │ + strbne pc, [r8], -sp, asr #12 @ │ │ │ │ ldrteq pc, [r3], -r0, asr #5 @ │ │ │ │ strcs r3, [r0], #-1292 @ 0xfffffaf4 │ │ │ │ svccs 0x0004f85e │ │ │ │ svcgt 0x0004f853 │ │ │ │ svcvc 0x0004f851 │ │ │ │ @ instruction: 0x0c0ceb12 │ │ │ │ vmlal.u , d16, d2[0] │ │ │ │ @ instruction: 0xf856100f │ │ │ │ - bl 0x120b638 │ │ │ │ + bl 0x120b5c4 │ │ │ │ @ instruction: 0xf11c0204 │ │ │ │ @ instruction: 0xf1420c01 │ │ │ │ ldrbmi r0, [r5, #-512]! @ 0xfffffe00 │ │ │ │ mrrceq 10, 4, lr, ip, cr15 │ │ │ │ vstmiavc r2, {s29-s104} │ │ │ │ andeq lr, ip, #552960 @ 0x87000 │ │ │ │ andeq lr, r8, #8192 @ 0x2000 │ │ │ │ andeq lr, r7, #532480 @ 0x82000 │ │ │ │ bicsle r6, pc, sl │ │ │ │ pop {r3, r6, r9, sl, lr} │ │ │ │ @ instruction: 0xf7f943f8 │ │ │ │ svclt 0x0000be01 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec427a8 │ │ │ │ + bl 0xfec42734 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf5000fe8 │ │ │ │ addlt r5, r5, r1, asr #24 │ │ │ │ stcgt 8, cr15, [r5], {28} │ │ │ │ mcrrne 3, 12, pc, r0, cr12 @ │ │ │ │ andgt pc, r4, sp, asr #17 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @@ -224409,78 +224381,78 @@ │ │ │ │ mrc2 7, 2, pc, cr0, cr9, {7} │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ stclt 14, cr0, [r0, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec427ec │ │ │ │ + bl 0xfec42778 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf5000fe8 │ │ │ │ addlt r5, r5, r1, asr #24 │ │ │ │ stcgt 8, cr15, [r5], {28} │ │ │ │ mcrrne 3, 12, pc, r0, cr12 @ │ │ │ │ andgt pc, r4, sp, asr #17 │ │ │ │ - ldclcc 0, cr15, [pc], #316 @ 0xeb744 │ │ │ │ + ldclcc 0, cr15, [pc], #316 @ 0xeb6d0 │ │ │ │ andgt pc, r0, sp, asr #17 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ andgt pc, r8, sp, asr #17 │ │ │ │ mcr2 7, 1, pc, cr12, cr9, {7} @ │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ stclt 14, cr0, [r0, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec42834 │ │ │ │ + bl 0xfec427c0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r5, r8, ror #31 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr1, cr15, {2} │ │ │ │ andgt pc, r0, sp, asr #17 │ │ │ │ @ instruction: 0xce01e9cd │ │ │ │ mrc2 7, 0, pc, cr0, cr9, {7} │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec42868 │ │ │ │ + bl 0xfec427f4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r5, r8, ror #31 │ │ │ │ stceq 0, cr15, [r1], {79} @ 0x4f │ │ │ │ @ instruction: 0xcc01e9cd │ │ │ │ - ldclcc 0, cr15, [pc], #316 @ 0xeb7b8 │ │ │ │ + ldclcc 0, cr15, [pc], #316 @ 0xeb744 │ │ │ │ andgt pc, r0, sp, asr #17 │ │ │ │ ldc2l 7, cr15, [r6, #996]! @ 0x3e4 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ stclt 14, cr0, [r0, #-0] │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec428a0 │ │ │ │ + bl 0xfec4282c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r9, r8, asr #31 │ │ │ │ - blmi 0xafcf20 │ │ │ │ + blmi 0xafceac │ │ │ │ @ instruction: 0x46071e54 │ │ │ │ ldmdavs fp, {r0, r8, ip, pc} │ │ │ │ @ instruction: 0xf04f9307 │ │ │ │ @ instruction: 0xf7f90300 │ │ │ │ movwcs pc, #3309 @ 0xced @ │ │ │ │ ldrmi r9, [lr], r1, lsl #18 │ │ │ │ movwcc lr, #14797 @ 0x39cd │ │ │ │ movwcc lr, #22989 @ 0x59cd │ │ │ │ movweq pc, #45325 @ 0xb10d @ │ │ │ │ ldrmi r1, [sp], -sl, ror #24 │ │ │ │ streq pc, [r1], -lr │ │ │ │ svcgt 0x0001f914 │ │ │ │ cdpeq 1, 0, cr15, cr1, cr14, {0} │ │ │ │ @ instruction: 0xf812b96e │ │ │ │ - bl 0xfec062ec │ │ │ │ + bl 0xfec06278 │ │ │ │ @ instruction: 0xf8050c06 │ │ │ │ @ instruction: 0xf00ecf01 │ │ │ │ @ instruction: 0xf10e0601 │ │ │ │ @ instruction: 0xf9140e01 │ │ │ │ cdpcs 15, 0, cr12, cr0, cr1, {0} │ │ │ │ @ instruction: 0xf812d0f1 │ │ │ │ @ instruction: 0xf1be6c02 │ │ │ │ @@ -224490,74 +224462,74 @@ │ │ │ │ @ instruction: 0xf10de7e0 │ │ │ │ movwcc r0, #4635 @ 0x121b │ │ │ │ @ instruction: 0xf10107c4 │ │ │ │ vaddw.u8 q8, q0, d1 │ │ │ │ svclt 0x0044004f │ │ │ │ @ instruction: 0xf801781c │ │ │ │ addsmi r4, r3, #256 @ 0x100 │ │ │ │ - blmi 0x2dfefc │ │ │ │ - blls 0x2c579c │ │ │ │ + blmi 0x2dfe88 │ │ │ │ + blls 0x2c5728 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, SP_abt │ │ │ │ andlt r4, r9, r8, lsr r6 │ │ │ │ ldrhtmi lr, [r0], #141 @ 0x8d │ │ │ │ stclt 7, cr15, [ip, #-996]! @ 0xfffffc1c │ │ │ │ - blx 0x16a7e76 │ │ │ │ + blx 0x1527e02 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec42958 │ │ │ │ + bl 0xfec428e4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r7], r0 @ │ │ │ │ - blmi 0xc7cfdc │ │ │ │ + blmi 0xc7cf68 │ │ │ │ cdpne 6, 9, cr4, cr5, cr12, {0} │ │ │ │ ldmdavs fp, {r0, r1, r2, r9, sl, lr} │ │ │ │ @ instruction: 0xf04f9305 │ │ │ │ @ instruction: 0xf7f90300 │ │ │ │ movwcs pc, #3217 @ 0xc91 @ │ │ │ │ smlatbeq r2, sp, r1, pc @ │ │ │ │ stmib sp, {r2, r3, r4, r7, r9, sl, lr}^ │ │ │ │ stmib sp, {r8, r9, ip, sp}^ │ │ │ │ ldcne 3, cr3, [r2], #8 │ │ │ │ @ instruction: 0xf00c460b │ │ │ │ @ instruction: 0xf9350601 │ │ │ │ @ instruction: 0xf10cef02 │ │ │ │ stmdblt lr!, {r0, sl, fp}^ │ │ │ │ - blvs 0x1a9864 │ │ │ │ + blvs 0x1a97f0 │ │ │ │ vmlaeq.f64 d14, d22, d30 │ │ │ │ svc 0x0002f823 │ │ │ │ streq pc, [r1], -ip │ │ │ │ stceq 1, cr15, [r1], {12} │ │ │ │ svc 0x0002f935 │ │ │ │ rscsle r2, r1, r0, lsl #28 │ │ │ │ stcvs 8, cr15, [r4], {50} @ 0x32 │ │ │ │ svceq 0x0008f1bc │ │ │ │ @ instruction: 0xf82344b6 │ │ │ │ andle lr, r1, r2, lsl #30 │ │ │ │ strb r3, [r0, r2, lsl #4]! │ │ │ │ stceq 1, cr15, [r2], {164} @ 0xa4 │ │ │ │ - strbne pc, [r8], sp, asr #12 @ │ │ │ │ + strbne pc, [r8], -sp, asr #12 @ │ │ │ │ ldrteq pc, [r3], -r0, asr #5 @ │ │ │ │ sbclt r3, r2, #234881024 @ 0xe000000 │ │ │ │ svccc 0x0002f83c │ │ │ │ svcpl 0x0002f831 │ │ │ │ addeq pc, pc, r0, asr #7 │ │ │ │ @ instruction: 0xf8564564 │ │ │ │ - b 0x9b38b4 │ │ │ │ - b 0x16c3f8 │ │ │ │ - b 0x11ac008 │ │ │ │ + b 0x9b3840 │ │ │ │ + b 0x16c384 │ │ │ │ + b 0x11abf94 │ │ │ │ @ instruction: 0xf8ac0302 │ │ │ │ mvnle r3, r0 │ │ │ │ ldmdavs sl, {r0, r1, r2, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r5, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ ldrtmi sp, [r8], -r5, lsl #2 │ │ │ │ pop {r0, r1, r2, ip, sp, pc} │ │ │ │ @ instruction: 0xf7f940f0 │ │ │ │ @ instruction: 0xf1cabcc5 │ │ │ │ - svclt 0x0000faef │ │ │ │ + svclt 0x0000fae9 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ ldrmi fp, [ip], -r8, lsl #1 │ │ │ │ ldrmi r4, [r5], -lr, lsr #22 │ │ │ │ @@ -224582,18 +224554,18 @@ │ │ │ │ @ instruction: 0xf8530c01 │ │ │ │ svccs 0x00002f04 │ │ │ │ @ instruction: 0xf856d0f2 │ │ │ │ @ instruction: 0xf1bc702c │ │ │ │ ldrtmi r0, [sl], #-3844 @ 0xfffff0fc │ │ │ │ andle r6, r1, sl, lsr #32 │ │ │ │ strb r3, [r2, r4, lsl #10]! │ │ │ │ - strbne pc, [r8], sp, asr #12 @ │ │ │ │ + strbne pc, [r8], -sp, asr #12 @ │ │ │ │ ldrteq pc, [r3], -r0, asr #5 @ │ │ │ │ @ instruction: 0xf1011f0a │ │ │ │ - blx 0x18ac8dc │ │ │ │ + blx 0x18ac868 │ │ │ │ @ instruction: 0xf852fc80 │ │ │ │ @ instruction: 0xf85e1f04 │ │ │ │ @ instruction: 0xf3c03b04 │ │ │ │ addsmi r1, r4, #15 │ │ │ │ eorspl pc, ip, r6, asr r8 @ │ │ │ │ movweq lr, #6787 @ 0x1a83 │ │ │ │ movweq lr, #23043 @ 0x5a03 │ │ │ │ @@ -224602,21 +224574,21 @@ │ │ │ │ ldmdavs sl, {r0, r1, r2, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r7, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ strbmi sp, [r0], -r5, lsl #2 │ │ │ │ pop {r3, ip, sp, pc} │ │ │ │ @ instruction: 0xf7f941f0 │ │ │ │ @ instruction: 0xf1cabc5b │ │ │ │ - svclt 0x0000fa85 │ │ │ │ + svclt 0x0000fa7f │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec42afc │ │ │ │ + bl 0xfec42a88 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r9, r8, asr #31 │ │ │ │ - blmi 0xafd17c │ │ │ │ + blmi 0xafd108 │ │ │ │ @ instruction: 0x46071e54 │ │ │ │ ldmdavs fp, {r0, r8, ip, pc} │ │ │ │ @ instruction: 0xf04f9307 │ │ │ │ @ instruction: 0xf7f90300 │ │ │ │ movwcs pc, #3007 @ 0xbbf @ │ │ │ │ ldrmi r9, [lr], r1, lsl #18 │ │ │ │ movwcc lr, #14797 @ 0x39cd │ │ │ │ @@ -224641,86 +224613,86 @@ │ │ │ │ @ instruction: 0xf10de7e0 │ │ │ │ movwcc r0, #4635 @ 0x121b │ │ │ │ @ instruction: 0xf10107c4 │ │ │ │ vaddw.u8 q8, q0, d1 │ │ │ │ svclt 0x0044004f │ │ │ │ @ instruction: 0xf801781c │ │ │ │ addsmi r4, r3, #256 @ 0x100 │ │ │ │ - blmi 0x2e0158 │ │ │ │ - blls 0x2c59f8 │ │ │ │ + blmi 0x2e00e4 │ │ │ │ + blls 0x2c5984 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, SP_abt │ │ │ │ andlt r4, r9, r8, lsr r6 │ │ │ │ ldrhtmi lr, [r0], #141 @ 0x8d │ │ │ │ - bllt 0xa9988 │ │ │ │ - blx 0xb280d0 │ │ │ │ + bllt 0xa9914 │ │ │ │ + blx 0x9a805c │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec42bb4 │ │ │ │ + bl 0xfec42b40 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r7], r0 @ │ │ │ │ - blmi 0xc7d238 │ │ │ │ + blmi 0xc7d1c4 │ │ │ │ cdpne 6, 9, cr4, cr5, cr12, {0} │ │ │ │ ldmdavs fp, {r0, r1, r2, r9, sl, lr} │ │ │ │ @ instruction: 0xf04f9305 │ │ │ │ @ instruction: 0xf7f90300 │ │ │ │ movwcs pc, #2915 @ 0xb63 @ │ │ │ │ smlatbeq r2, sp, r1, pc @ │ │ │ │ stmib sp, {r2, r3, r4, r7, r9, sl, lr}^ │ │ │ │ stmib sp, {r8, r9, ip, sp}^ │ │ │ │ ldcne 3, cr3, [r2], #8 │ │ │ │ @ instruction: 0xf00c460b │ │ │ │ @ instruction: 0xf9350601 │ │ │ │ @ instruction: 0xf10cef02 │ │ │ │ stmdblt r6!, {r0, sl, fp}^ │ │ │ │ - blvs 0x1a9ac0 │ │ │ │ + blvs 0x1a9a4c │ │ │ │ @ instruction: 0xf82344b6 │ │ │ │ @ instruction: 0xf00cef02 │ │ │ │ @ instruction: 0xf10c0601 │ │ │ │ @ instruction: 0xf9350c01 │ │ │ │ cdpcs 15, 0, cr14, cr0, cr2, {0} │ │ │ │ @ instruction: 0xf832d0f2 │ │ │ │ @ instruction: 0xf1bc6c04 │ │ │ │ - bl 0xfec6f638 │ │ │ │ + bl 0xfec6f5c4 │ │ │ │ @ instruction: 0xf8230e06 │ │ │ │ andle lr, r1, r2, lsl #30 │ │ │ │ strb r3, [r0, r2, lsl #4]! │ │ │ │ stceq 1, cr15, [r2], {164} @ 0xa4 │ │ │ │ - strbne pc, [r8], sp, asr #12 @ │ │ │ │ + strbne pc, [r8], -sp, asr #12 @ │ │ │ │ ldrteq pc, [r3], -r0, asr #5 @ │ │ │ │ sbclt r3, r2, #234881024 @ 0xe000000 │ │ │ │ svccc 0x0002f83c │ │ │ │ svcpl 0x0002f831 │ │ │ │ addeq pc, pc, r0, asr #7 │ │ │ │ @ instruction: 0xf8564564 │ │ │ │ - b 0x9b3b10 │ │ │ │ - b 0x16c654 │ │ │ │ - b 0x11ac264 │ │ │ │ + b 0x9b3a9c │ │ │ │ + b 0x16c5e0 │ │ │ │ + b 0x11ac1f0 │ │ │ │ @ instruction: 0xf8ac0302 │ │ │ │ mvnle r3, r0 │ │ │ │ ldmdavs sl, {r0, r1, r2, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r5, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ ldrtmi sp, [r8], -r5, lsl #2 │ │ │ │ pop {r0, r1, r2, ip, sp, pc} │ │ │ │ @ instruction: 0xf7f940f0 │ │ │ │ @ instruction: 0xf1cabb97 │ │ │ │ - svclt 0x0000f9c1 │ │ │ │ + svclt 0x0000f9bb │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ ldrmi fp, [ip], -r8, lsl #1 │ │ │ │ ldrmi r4, [r5], -lr, lsr #22 │ │ │ │ @ instruction: 0xf1a44680 │ │ │ │ tstls r1, r8, lsl #12 │ │ │ │ movwls r6, #30747 @ 0x781b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ - blx 0xfff29a8c │ │ │ │ + blx 0xfff29a18 │ │ │ │ @ instruction: 0xf10d2200 │ │ │ │ stmdbls r1, {r2, r3, r9, sl, fp} │ │ │ │ ldrmi r1, [r4], fp, lsr #30 │ │ │ │ stmib sp, {r0, r2, r4, r5, r6, r9, sl, lr}^ │ │ │ │ stmib sp, {r0, r1, r9, sp}^ │ │ │ │ @ instruction: 0xf00c2205 │ │ │ │ @ instruction: 0xf8530701 │ │ │ │ @@ -224730,67 +224702,67 @@ │ │ │ │ @ instruction: 0xf845443a │ │ │ │ @ instruction: 0xf00c2b04 │ │ │ │ @ instruction: 0xf10c0701 │ │ │ │ @ instruction: 0xf8530c01 │ │ │ │ svccs 0x00002f04 │ │ │ │ @ instruction: 0xf856d0f2 │ │ │ │ @ instruction: 0xf1bc702c │ │ │ │ - bl 0xfe96f700 │ │ │ │ + bl 0xfe96f68c │ │ │ │ eorvs r0, sl, r7, lsl #4 │ │ │ │ strcc sp, [r4, #-1] │ │ │ │ @ instruction: 0xf64de7e1 │ │ │ │ - vmlsl.s , d16, d0[2] │ │ │ │ + vmlsl.s , d0, d0[2] │ │ │ │ svcne 0x000a0633 │ │ │ │ streq pc, [ip], #-257 @ 0xfffffeff │ │ │ │ stc2 10, cr15, [r0], {95} @ 0x5f @ │ │ │ │ svcne 0x0004f852 │ │ │ │ - blcc 0x229c8c │ │ │ │ + blcc 0x229c18 │ │ │ │ andne pc, pc, r0, asr #7 │ │ │ │ @ instruction: 0xf8564294 │ │ │ │ - b 0xfe1bfc10 │ │ │ │ - b 0x1ac728 │ │ │ │ - b 0xfe1ac73c │ │ │ │ + b 0xfe1bfb9c │ │ │ │ + b 0x1ac6b4 │ │ │ │ + b 0xfe1ac6c8 │ │ │ │ andsvs r0, r3, r1, lsl #6 │ │ │ │ - blmi 0x2e02e0 │ │ │ │ - blls 0x2c5b9c │ │ │ │ + blmi 0x2e026c │ │ │ │ + blls 0x2c5b28 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, SP_abt │ │ │ │ andlt r4, r8, r0, asr #12 │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ - bllt 0xc29b2c │ │ │ │ - @ instruction: 0xf956f1ca │ │ │ │ + bllt 0xc29ab8 │ │ │ │ + @ instruction: 0xf950f1ca │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ mrrcne 0, 8, fp, ip, cr8 │ │ │ │ vnmlsne.f64 d20, d5, d24 │ │ │ │ smlabbls r1, r0, r6, r4 │ │ │ │ movwls r6, #30747 @ 0x781b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ - blx 0xfe529b5c │ │ │ │ + blx 0xfe529ae8 │ │ │ │ andeq pc, fp, #1073741827 @ 0x40000003 │ │ │ │ ldrmi r9, [r6], -r1, lsl #18 │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ stmib sp, {r0, r1, r8, r9, ip, sp}^ │ │ │ │ @ instruction: 0xf0033305 │ │ │ │ @ instruction: 0xf9150701 │ │ │ │ movwcc ip, #7937 @ 0x1f01 │ │ │ │ @ instruction: 0xf914b977 │ │ │ │ - bl 0xff00a7a0 │ │ │ │ + bl 0xff00a72c │ │ │ │ @ instruction: 0xf0030c07 │ │ │ │ movwcc r0, #5889 @ 0x1701 │ │ │ │ mrrceq 10, 4, lr, ip, cr15 │ │ │ │ svcgt 0x0001f806 │ │ │ │ svcgt 0x0001f915 │ │ │ │ rscsle r2, r0, r0, lsl #30 │ │ │ │ @ instruction: 0xec02f914 │ │ │ │ vmoveq.32 d12[0], lr │ │ │ │ - b 0x14b6800 │ │ │ │ + b 0x14b678c │ │ │ │ @ instruction: 0xf8060e5e │ │ │ │ andle lr, r1, r1, lsl #30 │ │ │ │ ldrb r3, [lr, r1, lsl #8] │ │ │ │ tstpeq fp, #1073741827 @ p-variant is OBSOLETE @ 0x40000003 │ │ │ │ strbeq r3, [r4, r1, lsl #4] │ │ │ │ tstpeq r1, r1, lsl #2 @ p-variant is OBSOLETE │ │ │ │ subeq pc, pc, r0, asr #7 │ │ │ │ @@ -224800,18 +224772,18 @@ │ │ │ │ ldmdavs sl, {r0, r1, r2, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r7, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ strbmi sp, [r0], -r5, lsl #2 │ │ │ │ pop {r3, ip, sp, pc} │ │ │ │ @ instruction: 0xf7f941f0 │ │ │ │ @ instruction: 0xf1cabacf │ │ │ │ - svclt 0x0000f8f9 │ │ │ │ + svclt 0x0000f8f3 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec42e14 │ │ │ │ + bl 0xfec42da0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x461e0fd0 │ │ │ │ addlt r4, r7, r0, lsr fp │ │ │ │ ldmdavs fp, {r2, r3, r9, sl, lr} │ │ │ │ @ instruction: 0xf04f9305 │ │ │ │ cdpne 3, 9, cr0, cr5, cr0, {0} │ │ │ │ @ instruction: 0xf7f94607 │ │ │ │ @@ -224820,15 +224792,15 @@ │ │ │ │ @ instruction: 0x469e1cb2 │ │ │ │ stmib sp, {r1, r2, r3, r9, sl, lr}^ │ │ │ │ stmib sp, {r8, r9, ip, sp}^ │ │ │ │ @ instruction: 0xf00e3302 │ │ │ │ @ instruction: 0xf9350301 │ │ │ │ @ instruction: 0xf10ecf02 │ │ │ │ ldmdblt fp!, {r0, r9, sl, fp}^ │ │ │ │ - blcc 0x1aa120 │ │ │ │ + blcc 0x1aa0ac │ │ │ │ @ instruction: 0x0c03ebbc │ │ │ │ movweq pc, #4110 @ 0x100e @ │ │ │ │ cdpeq 1, 0, cr15, cr1, cr14, {0} │ │ │ │ mrrceq 10, 4, lr, ip, cr15 │ │ │ │ svcgt 0x0002f826 │ │ │ │ svcgt 0x0002f935 │ │ │ │ rscle r2, pc, r0, lsl #22 │ │ │ │ @@ -224836,33 +224808,33 @@ │ │ │ │ movweq lr, #51987 @ 0xcb13 │ │ │ │ svceq 0x0008f1be │ │ │ │ cmpeq r3, #323584 @ 0x4f000 │ │ │ │ svccc 0x0002f826 │ │ │ │ andcc sp, r2, #1 │ │ │ │ @ instruction: 0xf1a4e7db │ │ │ │ @ instruction: 0xf64d0c02 │ │ │ │ - vmlsl.s , d16, d0[2] │ │ │ │ + vmlsl.s , d0, d0[2] │ │ │ │ strcc r0, [lr], #-1587 @ 0xfffff9cd │ │ │ │ @ instruction: 0xf83cb2c2 │ │ │ │ @ instruction: 0xf8313f02 │ │ │ │ @ instruction: 0xf3c05f02 │ │ │ │ strmi r0, [r4, #143]! @ 0x8f │ │ │ │ eorscs pc, r2, r6, asr r8 @ │ │ │ │ movweq lr, #10787 @ 0x2a23 │ │ │ │ andeq lr, r5, #8192 @ 0x2000 │ │ │ │ movweq lr, #10819 @ 0x2a43 │ │ │ │ andcc pc, r0, ip, lsr #17 │ │ │ │ - blmi 0x2e0474 │ │ │ │ - blls 0x245d30 │ │ │ │ + blmi 0x2e0400 │ │ │ │ + blls 0x245cbc │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, SP_abt │ │ │ │ andlt r4, r7, r8, lsr r6 │ │ │ │ ldrhtmi lr, [r0], #141 @ 0x8d │ │ │ │ - blt 0x19a9cc0 │ │ │ │ - @ instruction: 0xf88cf1ca │ │ │ │ + blt 0x19a9c4c │ │ │ │ + @ instruction: 0xf886f1ca │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ svcne 0x0014b089 │ │ │ │ @ instruction: 0x46814a35 │ │ │ │ @@ -224877,52 +224849,52 @@ │ │ │ │ stmib sp, {r3, r9, sl}^ │ │ │ │ stmib sp, {r0, r1, r9, sp}^ │ │ │ │ @ instruction: 0xf00c2205 │ │ │ │ @ instruction: 0xf8540701 │ │ │ │ @ instruction: 0xf10c2f04 │ │ │ │ ldmiblt pc, {r0, sl, fp} @ │ │ │ │ eorhi pc, ip, r3, asr r8 @ │ │ │ │ - bl 0xfed71c98 │ │ │ │ - bl 0x1aac560 │ │ │ │ + bl 0xfed71c24 │ │ │ │ + bl 0x1aac4ec │ │ │ │ ldmdaeq r2, {r3, r5, r6, r7, r8, r9, sl, ip, sp, lr}^ │ │ │ │ sbcvc lr, r7, #270336 @ 0x42000 │ │ │ │ - blcs 0x229e60 │ │ │ │ + blcs 0x229dec │ │ │ │ streq pc, [r1, -ip] │ │ │ │ stceq 1, cr15, [r1], {12} │ │ │ │ svccs 0x0004f854 │ │ │ │ rscle r2, fp, r0, lsl #30 │ │ │ │ eorvc pc, ip, r6, asr r8 @ │ │ │ │ stmiavc r2!, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ - bl 0x12f2050 │ │ │ │ + bl 0x12f1fdc │ │ │ │ @ instruction: 0xf1bc77e7 │ │ │ │ - b 0x14af980 │ │ │ │ - b 0x116c6bc │ │ │ │ + b 0x14af90c │ │ │ │ + b 0x116c648 │ │ │ │ eorvs r7, sl, r7, asr #5 │ │ │ │ strcc sp, [r4, #-1] │ │ │ │ @ instruction: 0xf64de7d3 │ │ │ │ - vmlsl.s , d16, d0[2] │ │ │ │ + vmlsl.s , d0, d0[2] │ │ │ │ svcne 0x000a0633 │ │ │ │ streq pc, [ip], #-257 @ 0xfffffeff │ │ │ │ stc2 10, cr15, [r0], {95} @ 0x5f @ │ │ │ │ svcne 0x0004f852 │ │ │ │ - blcc 0x229f10 │ │ │ │ + blcc 0x229e9c │ │ │ │ andne pc, pc, r0, asr #7 │ │ │ │ @ instruction: 0xf8564294 │ │ │ │ - b 0xfe1bfe94 │ │ │ │ - b 0x1ac9ac │ │ │ │ - b 0xfe1ac9c0 │ │ │ │ + b 0xfe1bfe20 │ │ │ │ + b 0x1ac938 │ │ │ │ + b 0xfe1ac94c │ │ │ │ andsvs r0, r3, r1, lsl #6 │ │ │ │ - blmi 0x2e0564 │ │ │ │ - blls 0x2c5e20 │ │ │ │ + blmi 0x2e04f0 │ │ │ │ + blls 0x2c5dac │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, SP_abt │ │ │ │ andlt r4, r9, r8, asr #12 │ │ │ │ mvnsmi lr, #12386304 @ 0xbd0000 │ │ │ │ stmiblt sl!, {r0, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ - @ instruction: 0xf814f1ca │ │ │ │ + @ instruction: 0xf80ef1ca │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ mrrcne 0, 8, fp, ip, cr8 │ │ │ │ vnmlsne.f64 d20, d5, d24 │ │ │ │ @@ -224943,15 +224915,15 @@ │ │ │ │ vmoveq.32 d12[0], lr │ │ │ │ vnmlaeq.f32 s29, s28, s30 │ │ │ │ svc 0x0001f806 │ │ │ │ svcgt 0x0001f915 │ │ │ │ rscsle r2, r0, r0, lsl #30 │ │ │ │ @ instruction: 0x7c02f914 │ │ │ │ @ instruction: 0x0c07ebbc │ │ │ │ - b 0x14b6a84 │ │ │ │ + b 0x14b6a10 │ │ │ │ @ instruction: 0xf8060c5c │ │ │ │ andle ip, r1, r1, lsl #30 │ │ │ │ ldrb r3, [lr, r1, lsl #8] │ │ │ │ tstpeq fp, #1073741827 @ p-variant is OBSOLETE @ 0x40000003 │ │ │ │ strbeq r3, [r4, r1, lsl #4] │ │ │ │ tstpeq r1, r1, lsl #2 @ p-variant is OBSOLETE │ │ │ │ subeq pc, pc, r0, asr #7 │ │ │ │ @@ -224961,18 +224933,18 @@ │ │ │ │ ldmdavs sl, {r0, r1, r2, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r7, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ strbmi sp, [r0], -r5, lsl #2 │ │ │ │ pop {r3, ip, sp, pc} │ │ │ │ @ instruction: 0xf7f941f0 │ │ │ │ @ instruction: 0xf1c9b98d │ │ │ │ - svclt 0x0000ffb7 │ │ │ │ + svclt 0x0000ffb1 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec43098 │ │ │ │ + bl 0xfec43024 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x461e0fd0 │ │ │ │ addlt r4, r7, r0, lsr fp │ │ │ │ ldmdavs fp, {r2, r3, r9, sl, lr} │ │ │ │ @ instruction: 0xf04f9305 │ │ │ │ cdpne 3, 9, cr0, cr5, cr0, {0} │ │ │ │ @ instruction: 0xf7f94607 │ │ │ │ @@ -224981,49 +224953,49 @@ │ │ │ │ @ instruction: 0x469e1cb2 │ │ │ │ stmib sp, {r1, r2, r3, r9, sl, lr}^ │ │ │ │ stmib sp, {r8, r9, ip, sp}^ │ │ │ │ @ instruction: 0xf00e3302 │ │ │ │ @ instruction: 0xf9350301 │ │ │ │ @ instruction: 0xf10ecf02 │ │ │ │ ldmdblt r3!, {r0, r9, sl, fp}^ │ │ │ │ - blcc 0x1aa3a4 │ │ │ │ + blcc 0x1aa330 │ │ │ │ movweq lr, #51987 @ 0xcb13 │ │ │ │ @ instruction: 0xf826085b │ │ │ │ @ instruction: 0xf00e3f02 │ │ │ │ @ instruction: 0xf10e0301 │ │ │ │ @ instruction: 0xf9350e01 │ │ │ │ - blcs 0x11fafc │ │ │ │ + blcs 0x11fa88 │ │ │ │ @ instruction: 0xf932d0f0 │ │ │ │ - bl 0xfeffaf0c │ │ │ │ + bl 0xfeffae98 │ │ │ │ @ instruction: 0xf1be0c03 │ │ │ │ - b 0x14afb24 │ │ │ │ + b 0x14afab0 │ │ │ │ @ instruction: 0xf8260c5c │ │ │ │ andle ip, r1, r2, lsl #30 │ │ │ │ ldrb r3, [ip, r2, lsl #4] │ │ │ │ stceq 1, cr15, [r2], {164} @ 0xa4 │ │ │ │ - strbne pc, [r8], sp, asr #12 @ │ │ │ │ + strbne pc, [r8], -sp, asr #12 @ │ │ │ │ ldrteq pc, [r3], -r0, asr #5 @ │ │ │ │ sbclt r3, r2, #234881024 @ 0xe000000 │ │ │ │ svccc 0x0002f83c │ │ │ │ svcpl 0x0002f831 │ │ │ │ addeq pc, pc, r0, asr #7 │ │ │ │ @ instruction: 0xf85645a4 │ │ │ │ - b 0x9b3ffc │ │ │ │ - b 0x16cb40 │ │ │ │ - b 0x11ac750 │ │ │ │ + b 0x9b3f88 │ │ │ │ + b 0x16cacc │ │ │ │ + b 0x11ac6dc │ │ │ │ @ instruction: 0xf8ac0302 │ │ │ │ mvnle r3, r0 │ │ │ │ ldmdavs sl, {r0, r1, r2, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r5, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ ldrtmi sp, [r8], -r5, lsl #2 │ │ │ │ pop {r0, r1, r2, ip, sp, pc} │ │ │ │ @ instruction: 0xf7f940f0 │ │ │ │ @ instruction: 0xf1c9b921 │ │ │ │ - svclt 0x0000ff4b │ │ │ │ + svclt 0x0000ff45 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ svcne 0x0014b089 │ │ │ │ @ instruction: 0x46814a35 │ │ │ │ @@ -225039,51 +225011,51 @@ │ │ │ │ stmib sp, {r0, r1, r9, sp}^ │ │ │ │ @ instruction: 0xf00c2205 │ │ │ │ @ instruction: 0xf8540701 │ │ │ │ @ instruction: 0xf10c2f04 │ │ │ │ ldmiblt pc, {r0, sl, fp} @ │ │ │ │ eorvc pc, ip, r3, asr r8 @ │ │ │ │ stmiavc r2!, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ - bl 0x12f22ac │ │ │ │ + bl 0x12f2238 │ │ │ │ ldmdaeq r2, {r0, r1, r2, r5, r6, r7, r8, r9, sl, ip, sp, lr}^ │ │ │ │ sbcvc lr, r7, #270336 @ 0x42000 │ │ │ │ - blcs 0x22a0e4 │ │ │ │ + blcs 0x22a070 │ │ │ │ streq pc, [r1, -ip] │ │ │ │ stceq 1, cr15, [r1], {12} │ │ │ │ svccs 0x0004f854 │ │ │ │ rscle r2, fp, r0, lsl #30 │ │ │ │ eorhi pc, ip, r6, asr r8 @ │ │ │ │ - bl 0xfed71f44 │ │ │ │ - bl 0x1aac80c │ │ │ │ + bl 0xfed71ed0 │ │ │ │ + bl 0x1aac798 │ │ │ │ @ instruction: 0xf1bc77e8 │ │ │ │ - b 0x14afc04 │ │ │ │ - b 0x116c940 │ │ │ │ + b 0x14afb90 │ │ │ │ + b 0x116c8cc │ │ │ │ eorvs r7, sl, r7, asr #5 │ │ │ │ strcc sp, [r4, #-1] │ │ │ │ @ instruction: 0xf64de7d3 │ │ │ │ - vmlsl.s , d16, d0[2] │ │ │ │ + vmlsl.s , d0, d0[2] │ │ │ │ svcne 0x000a0633 │ │ │ │ streq pc, [ip], #-257 @ 0xfffffeff │ │ │ │ stc2 10, cr15, [r0], {95} @ 0x5f @ │ │ │ │ svcne 0x0004f852 │ │ │ │ - blcc 0x22a194 │ │ │ │ + blcc 0x22a120 │ │ │ │ andne pc, pc, r0, asr #7 │ │ │ │ @ instruction: 0xf8564294 │ │ │ │ - b 0xfe1c0118 │ │ │ │ - b 0x1acc30 │ │ │ │ - b 0xfe1acc44 │ │ │ │ + b 0xfe1c00a4 │ │ │ │ + b 0x1acbbc │ │ │ │ + b 0xfe1acbd0 │ │ │ │ andsvs r0, r3, r1, lsl #6 │ │ │ │ - blmi 0x2e07e8 │ │ │ │ - blls 0x2c60a4 │ │ │ │ + blmi 0x2e0774 │ │ │ │ + blls 0x2c6030 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, SP_abt │ │ │ │ andlt r4, r9, r8, asr #12 │ │ │ │ mvnsmi lr, #12386304 @ 0xbd0000 │ │ │ │ stmialt r8!, {r0, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ - cdp2 1, 13, cr15, cr2, cr9, {6} │ │ │ │ + cdp2 1, 12, cr15, cr12, cr9, {6} │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ ldrmi r4, [lr], -pc, lsl #12 │ │ │ │ @ instruction: 0x46041e55 │ │ │ │ @@ -225094,20 +225066,20 @@ │ │ │ │ movweq pc, #4096 @ 0x1000 @ │ │ │ │ svchi 0x0001f912 │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ stmdagt r8, {r2, r3, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ vldmiane ip, {s29-s107} │ │ │ │ mcrrvs 10, 4, lr, r8, cr12 │ │ │ │ @ instruction: 0xf1ac46e1 │ │ │ │ - b 0x17ef2a0 │ │ │ │ + b 0x17ef22c │ │ │ │ svclt 0x00041ce8 │ │ │ │ ldmdbeq pc!, {r0, r1, r2, r3, r6, ip, sp, lr, pc}^ @ │ │ │ │ @ instruction: 0xb10b469e │ │ │ │ andls pc, r0, r1, lsl #17 │ │ │ │ - b 0x12784b8 │ │ │ │ + b 0x1278444 │ │ │ │ vrsubhn.i16 d16, q0, q7 │ │ │ │ adcsmi r0, r9, #79 @ 0x4f │ │ │ │ @ instruction: 0xb11ed1de │ │ │ │ movtpl pc, #1284 @ 0x504 @ │ │ │ │ andsvs r2, sl, #268435456 @ 0x10000000 │ │ │ │ pop {r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7f943f8 │ │ │ │ @@ -225117,24 +225089,24 @@ │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ @ instruction: 0x461f4616 │ │ │ │ strmi r4, [r4], -sp, lsl #12 │ │ │ │ @ instruction: 0xffd4f7f8 │ │ │ │ mcrne 14, 5, r1, cr9, cr10, {5} │ │ │ │ @ instruction: 0xf64d1eb3 │ │ │ │ - vqdmlsl.s , d16, d0[2] │ │ │ │ + vqdmlsl.s , d0, d0[2] │ │ │ │ @ instruction: 0x360e0733 │ │ │ │ @ instruction: 0xf9332500 │ │ │ │ @ instruction: 0xf04fef02 │ │ │ │ @ instruction: 0xf9320800 │ │ │ │ - blx 0xfe41fd1a │ │ │ │ - b 0x14df94c │ │ │ │ - b 0x13fb488 │ │ │ │ + blx 0xfe41fca6 │ │ │ │ + b 0x14df8d8 │ │ │ │ + b 0x13fb414 │ │ │ │ @ instruction: 0xf5ac4c4e │ │ │ │ - b 0x173e520 │ │ │ │ + b 0x173e4ac │ │ │ │ @ instruction: 0xf83139ee │ │ │ │ svclt 0x0008ef02 │ │ │ │ stmdaeq r1, {ip, sp, lr, pc} │ │ │ │ streq lr, [r8, #-2629] @ 0xfffff5bb │ │ │ │ @ instruction: 0xf880fa5f │ │ │ │ @ instruction: 0xf647bf08 │ │ │ │ @ instruction: 0xf3c07cff │ │ │ │ @@ -225155,103 +225127,103 @@ │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ @ instruction: 0x460e4617 │ │ │ │ @ instruction: 0x46041f1d │ │ │ │ @ instruction: 0xff88f7f8 │ │ │ │ @ instruction: 0xf1a72300 │ │ │ │ @ instruction: 0xf64d0e04 │ │ │ │ - vmul.i d17, d16, d0[2] │ │ │ │ + vmul.i d17, d0, d0[2] │ │ │ │ svcne 0x00310833 │ │ │ │ @ instruction: 0xf04f370c │ │ │ │ ldrmi r4, [r9], r0, lsl #20 │ │ │ │ svcgt 0x0004f85e │ │ │ │ @ instruction: 0xf8552600 │ │ │ │ - blx 0xfe177dbe │ │ │ │ - b 0x14dc9e0 │ │ │ │ - b 0x140b524 │ │ │ │ + blx 0xfe177d4a │ │ │ │ + b 0x14dc96c │ │ │ │ + b 0x140b4b0 │ │ │ │ ldrbne r0, [r2, r2, asr #24] │ │ │ │ svclt 0x0008454a │ │ │ │ sbclt r4, r2, #212, 10 @ 0x35000000 │ │ │ │ @ instruction: 0xf000bf04 │ │ │ │ @ instruction: 0xf06f0601 │ │ │ │ teqmi r3, #0, 24 │ │ │ │ svcvs 0x0004f851 │ │ │ │ eorscs pc, r2, r8, asr r8 @ │ │ │ │ andne pc, pc, r0, asr #7 │ │ │ │ @ instruction: 0x0c0cea86 │ │ │ │ - b 0x3fd8d8 │ │ │ │ - b 0xfe16c9ec │ │ │ │ + b 0x3fd864 │ │ │ │ + b 0xfe16c978 │ │ │ │ andvs r0, sl, r6, lsl #4 │ │ │ │ @ instruction: 0xb11bd1da │ │ │ │ movtpl pc, #1284 @ 0x504 @ │ │ │ │ andsvs r2, sl, #268435456 @ 0x10000000 │ │ │ │ pop {r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7f847f0 │ │ │ │ svclt 0x0000bfd1 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ strmi fp, [lr], -r5, lsl #1 │ │ │ │ mrcne 6, 2, r4, cr5, cr12, {0} │ │ │ │ - bleq 0x528634 │ │ │ │ + bleq 0x5285c0 │ │ │ │ stmdaeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ strcs r9, [r0, -r3] │ │ │ │ @ instruction: 0xff38f7f8 │ │ │ │ @ instruction: 0xf1044631 │ │ │ │ @ instruction: 0x26403eff │ │ │ │ svcge 0x0001f915 │ │ │ │ @ instruction: 0xf91e4632 │ │ │ │ ldrtmi r9, [fp], -r1, lsl #30 │ │ │ │ streq pc, [r1], #-0 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ orrcs pc, r9, #206848 @ 0x32800 │ │ │ │ @ instruction: 0x469a4691 │ │ │ │ - bls 0x126984 │ │ │ │ - blls 0x12e99c │ │ │ │ + bls 0x126910 │ │ │ │ + blls 0x12e928 │ │ │ │ subvs lr, r3, #270336 @ 0x42000 │ │ │ │ - bcc 0xfe0fdca0 │ │ │ │ + bcc 0xfe0fdc2c │ │ │ │ rscne lr, r3, #335872 @ 0x52000 │ │ │ │ @ instruction: 0xf04fbf04 │ │ │ │ @ instruction: 0x46a4097f │ │ │ │ @ instruction: 0xf881b10c │ │ │ │ mrscc r9, (UNDEF: 1) │ │ │ │ stmdaeq ip, {r3, r6, r9, fp, sp, lr, pc} │ │ │ │ subeq pc, pc, r0, asr #7 │ │ │ │ bicsle r4, r9, r9, asr r5 │ │ │ │ svceq 0x0000f1b8 │ │ │ │ - blls 0x1e0294 │ │ │ │ + blls 0x1e0220 │ │ │ │ @ instruction: 0xf5032201 │ │ │ │ andsvs r5, sl, #64, 6 │ │ │ │ andlt r9, r5, r3, lsl #16 │ │ │ │ svcmi 0x00f0e8bd │ │ │ │ svclt 0x0084f7f8 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ strmi fp, [ip], -r5, lsl #1 │ │ │ │ @ instruction: 0x461d4692 │ │ │ │ - blne 0xff329be8 │ │ │ │ - bleq 0xde8db8 │ │ │ │ + blne 0x1329b74 │ │ │ │ + bleq 0xde8d44 │ │ │ │ strcs r9, [r0, -r3] │ │ │ │ mcr2 7, 7, pc, cr12, cr8, {7} @ │ │ │ │ cdpeq 1, 0, cr15, cr2, cr5, {5} │ │ │ │ @ instruction: 0xf1aa1ea1 │ │ │ │ @ instruction: 0xf44f0c02 │ │ │ │ @ instruction: 0xf10a4480 │ │ │ │ strcs r0, [r0, #-2574] @ 0xfffff5f2 │ │ │ │ svchi 0x0002f83c │ │ │ │ @ instruction: 0xf83e4622 │ │ │ │ strtmi r9, [fp], -r2, lsl #30 │ │ │ │ - blx 0xff335ae6 │ │ │ │ + blx 0xff335a72 │ │ │ │ ldrmi r2, [r0], r8, lsl #7 │ │ │ │ stmib sp, {r0, r3, r4, r7, r9, sl, lr}^ │ │ │ │ - bleq 0xff58e6f0 │ │ │ │ - b 0x1192ef8 │ │ │ │ + bleq 0xff58e67c │ │ │ │ + b 0x1192e84 │ │ │ │ ldrmi r4, [r0], r3, asr #4 │ │ │ │ andmi pc, r0, #679477248 @ 0x28800000 │ │ │ │ rsccc lr, r3, #335872 @ 0x52000 │ │ │ │ @ instruction: 0xf831b2c2 │ │ │ │ svclt 0x00043f02 │ │ │ │ streq pc, [r1], -r0 │ │ │ │ ldmvc pc!, {r0, r1, r2, r6, r9, sl, ip, sp, lr, pc}^ @ │ │ │ │ @@ -225271,26 +225243,26 @@ │ │ │ │ svclt 0x0000bf2d │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ ldrmi fp, [r1], r3, lsl #1 │ │ │ │ svcne 0x001e460c │ │ │ │ - bne 0xff329c98 │ │ │ │ - beq 0xde8e68 │ │ │ │ + bne 0x1329c24 │ │ │ │ + beq 0xde8df4 │ │ │ │ strcs r9, [r0, #-1] │ │ │ │ mrc2 7, 4, pc, cr4, cr8, {7} │ │ │ │ - blmi 0x1284b0 │ │ │ │ + blmi 0x12843c │ │ │ │ movweq pc, #16809 @ 0x41a9 @ │ │ │ │ @ instruction: 0xf1091f21 │ │ │ │ strcs r0, [r0, -ip, lsl #18] │ │ │ │ svccs 0x0004f853 │ │ │ │ svcmi 0x0004f856 │ │ │ │ @ instruction: 0xf04f46be │ │ │ │ - blx 0xff1ff592 │ │ │ │ + blx 0xff1ff51e │ │ │ │ sbclt ip, r4, #2, 28 │ │ │ │ sbcsvc lr, ip, #323584 @ 0x4f000 │ │ │ │ subeq lr, lr, #270336 @ 0x42000 │ │ │ │ vfmsvc.f32 s29, s28, s30 │ │ │ │ svclt 0x000845be │ │ │ │ svclt 0x0004455a │ │ │ │ streq pc, [r1, -r0] │ │ │ │ @@ -225299,15 +225271,15 @@ │ │ │ │ @ instruction: 0xf8517034 │ │ │ │ @ instruction: 0xf3c04f04 │ │ │ │ strbmi r1, [fp, #-15] │ │ │ │ andeq lr, r4, #532480 @ 0x82000 │ │ │ │ andeq lr, r7, #8192 @ 0x2000 │ │ │ │ andeq lr, r4, #532480 @ 0x82000 │ │ │ │ bicsle r6, r6, sl │ │ │ │ - blls 0x158868 │ │ │ │ + blls 0x1587f4 │ │ │ │ @ instruction: 0xf5032201 │ │ │ │ andsvs r5, sl, #64, 6 │ │ │ │ andlt r9, r3, r1, lsl #16 │ │ │ │ svcmi 0x00f0e8bd │ │ │ │ mrclt 7, 6, APSR_nzcv, cr12, cr8, {7} │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @@ -225318,21 +225290,21 @@ │ │ │ │ mcr2 7, 2, pc, cr10, cr8, {7} @ │ │ │ │ strcs r4, [r0, #-1577] @ 0xfffff9d7 │ │ │ │ @ instruction: 0xf1013f01 │ │ │ │ ssatmi r0, #9, r0, lsl #18 │ │ │ │ svc 0x0001f816 │ │ │ │ movweq pc, #4096 @ 0x1000 @ │ │ │ │ svcgt 0x0001f817 │ │ │ │ - bl 0x7f4c20 │ │ │ │ - bl 0x12ef45c │ │ │ │ + bl 0x7f4bac │ │ │ │ + bl 0x12ef3e8 │ │ │ │ @ instruction: 0xf5bc0e08 │ │ │ │ @ instruction: 0xf17e7f80 │ │ │ │ strbtmi r0, [r2], r0, lsl #28 │ │ │ │ ldrmi fp, [sl], -r4, lsr #31 │ │ │ │ - beq 0xe8574 │ │ │ │ + beq 0xe8500 │ │ │ │ @ instruction: 0xf881b10b │ │ │ │ mrscc sl, (UNDEF: 1) │ │ │ │ vorr.i32 d20, #34048 @ 0x00008500 │ │ │ │ strbmi r0, [r9, #-79] @ 0xffffffb1 │ │ │ │ tstlt sp, r2, ror #3 │ │ │ │ movtpl pc, #1284 @ 0x504 @ │ │ │ │ andsvs r2, sl, #268435456 @ 0x10000000 │ │ │ │ @@ -225344,21 +225316,21 @@ │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ @ instruction: 0x460e4617 │ │ │ │ @ instruction: 0x46041e9d │ │ │ │ mcr2 7, 0, pc, cr14, cr8, {7} @ │ │ │ │ cdpne 2, 11, cr2, cr1, cr0, {0} │ │ │ │ @ instruction: 0xf64d1ebb │ │ │ │ - vmul.i d17, d16, d0[2] │ │ │ │ + vmul.i d17, d0, d0[2] │ │ │ │ smladxcc lr, r3, r8, r0 │ │ │ │ @ instruction: 0xf8334616 │ │ │ │ @ instruction: 0xf04fef02 │ │ │ │ @ instruction: 0xf8350900 │ │ │ │ - bl 0x8200a4 │ │ │ │ - bl 0x126f4d8 │ │ │ │ + bl 0x820030 │ │ │ │ + bl 0x126f464 │ │ │ │ @ instruction: 0xf5bc0e06 │ │ │ │ @ instruction: 0xf17e3f80 │ │ │ │ @ instruction: 0xf8310e00 │ │ │ │ svclt 0x00a8ef02 │ │ │ │ stmdbeq r1, {ip, sp, lr, pc} │ │ │ │ andeq lr, r9, #270336 @ 0x42000 │ │ │ │ @ instruction: 0xf980fa5f │ │ │ │ @@ -225382,27 +225354,27 @@ │ │ │ │ svceq 0x00e0f8cc │ │ │ │ @ instruction: 0x460d461f │ │ │ │ @ instruction: 0x46044616 │ │ │ │ stc2l 7, cr15, [r4, #992] @ 0x3e0 │ │ │ │ @ instruction: 0xf1a72300 │ │ │ │ svcne 0x00290e04 │ │ │ │ stceq 1, cr15, [r4], {166} @ 0xa6 │ │ │ │ - strbne pc, [r8, sp, asr #12] @ │ │ │ │ + strbne pc, [r8, -sp, asr #12] @ │ │ │ │ ldreq pc, [r3, -r0, asr #5]! │ │ │ │ ldrmi r3, [sp], -ip, lsl #12 │ │ │ │ svcls 0x0004f85c │ │ │ │ stmdaeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ svccs 0x0004f85e │ │ │ │ andeq lr, r9, #18432 @ 0x4800 │ │ │ │ stmdbeq r5, {r0, r2, r6, r8, r9, fp, sp, lr, pc} │ │ │ │ svceq 0x0000f1b9 │ │ │ │ @ instruction: 0xf000d003 │ │ │ │ @ instruction: 0xf04f0801 │ │ │ │ - b 0x11b9148 │ │ │ │ - blx 0x18ad170 │ │ │ │ + b 0x11b90d4 │ │ │ │ + blx 0x18ad0fc │ │ │ │ @ instruction: 0xf851f880 │ │ │ │ @ instruction: 0xf3c09f04 │ │ │ │ strbmi r1, [r6, #-15]! │ │ │ │ eorshi pc, r8, r7, asr r8 @ │ │ │ │ andeq lr, r2, #561152 @ 0x89000 │ │ │ │ andeq lr, r8, #8192 @ 0x2000 │ │ │ │ andeq lr, r9, #532480 @ 0x82000 │ │ │ │ @@ -225421,22 +225393,22 @@ │ │ │ │ ldmdaeq r0, {r0, r1, r2, r8, ip, sp, lr, pc} │ │ │ │ ldc2l 7, cr15, [sl, #-992]! @ 0xfffffc20 │ │ │ │ @ instruction: 0x46391e72 │ │ │ │ @ instruction: 0xf9122600 │ │ │ │ @ instruction: 0xf000cf01 │ │ │ │ @ instruction: 0xf9150301 │ │ │ │ @ instruction: 0xf04faf01 │ │ │ │ - bl 0x76fdbc │ │ │ │ - b 0x14ae9f0 │ │ │ │ - bl 0x140b974 │ │ │ │ + bl 0x76fd48 │ │ │ │ + b 0x14ae97c │ │ │ │ + bl 0x140b900 │ │ │ │ @ instruction: 0xf1b97cea │ │ │ │ @ instruction: 0xf17c0f80 │ │ │ │ strbmi r0, [pc], -r0, lsl #20 │ │ │ │ ldrmi fp, [lr], r4, lsr #31 │ │ │ │ - ble 0x2f63d4 │ │ │ │ + ble 0x2f6360 │ │ │ │ svceq 0x0080f119 │ │ │ │ stceq 1, cr15, [r0], {92} @ 0x5c │ │ │ │ @ instruction: 0xf000bfbe │ │ │ │ strcs r0, [r0, r1, lsl #6] │ │ │ │ @ instruction: 0xb103469e │ │ │ │ tstcc r1, pc │ │ │ │ streq lr, [lr], -r6, asr #20 │ │ │ │ @@ -225452,41 +225424,41 @@ │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ @ instruction: 0x460e4615 │ │ │ │ @ instruction: 0x4604461f │ │ │ │ ldc2 7, cr15, [r6, #-992]! @ 0xfffffc20 │ │ │ │ @ instruction: 0xf1a51eb1 │ │ │ │ @ instruction: 0xf64d0e02 │ │ │ │ - vmlsl.s , d16, d0[2] │ │ │ │ + vmlsl.s , d0, d0[2] │ │ │ │ mrcne 6, 5, r0, cr11, cr3, {1} │ │ │ │ andcs r3, r0, #58720256 @ 0x3800000 │ │ │ │ @ instruction: 0xf519e01c │ │ │ │ @ instruction: 0xf15c4f00 │ │ │ │ svclt 0x00bc0c00 │ │ │ │ stmdaeq r1, {ip, sp, lr, pc} │ │ │ │ strmi pc, [r0, -pc, asr #8] │ │ │ │ andeq lr, r8, #270336 @ 0x42000 │ │ │ │ @ instruction: 0xf880fa5f │ │ │ │ svcgt 0x0002f831 │ │ │ │ addeq pc, pc, r0, asr #7 │ │ │ │ @ instruction: 0xf85645ae │ │ │ │ - b 0xc0c74c │ │ │ │ - b 0x2af690 │ │ │ │ - b 0x13ee294 │ │ │ │ + b 0xc0c6d8 │ │ │ │ + b 0x2af61c │ │ │ │ + b 0x13ee220 │ │ │ │ @ instruction: 0xf8a10c07 │ │ │ │ andsle ip, r6, r0 │ │ │ │ svcgt 0x0002f93e │ │ │ │ stmdaeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ svcge 0x0002f933 │ │ │ │ stmdbeq ip, {r1, r3, r4, r8, r9, fp, sp, lr, pc} │ │ │ │ vstmiavc ip!, {s29-s107} │ │ │ │ vstmiavc sl!, {d30-} │ │ │ │ svcmi 0x0000f5b9 │ │ │ │ @ instruction: 0xf17c464f │ │ │ │ - blle 0xff4eeea0 │ │ │ │ + blle 0xff4eee2c │ │ │ │ stmdaeq r1, {ip, sp, lr, pc} │ │ │ │ ldrbvc pc, [pc, r7, asr #12]! @ │ │ │ │ @ instruction: 0xb11ae7d4 │ │ │ │ movtpl pc, #1284 @ 0x504 @ │ │ │ │ andsvs r2, sl, #268435456 @ 0x10000000 │ │ │ │ pop {r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7f847f0 │ │ │ │ @@ -225496,15 +225468,15 @@ │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ ldrmi r4, [r5], -lr, lsl #12 │ │ │ │ @ instruction: 0x4604461f │ │ │ │ ldc2l 7, cr15, [lr], {248} @ 0xf8 │ │ │ │ @ instruction: 0xf1a51f31 │ │ │ │ @ instruction: 0xf64d0c04 │ │ │ │ - vmlsl.s , d16, d0[2] │ │ │ │ + vmlsl.s , d0, d0[2] │ │ │ │ svcne 0x003b0633 │ │ │ │ @ instruction: 0xf04f350c │ │ │ │ @ instruction: 0xf85c0e00 │ │ │ │ @ instruction: 0xf04f2f04 │ │ │ │ @ instruction: 0xf8530800 │ │ │ │ ldrbne r9, [r7, r4, lsl #30] │ │ │ │ andeq lr, r2, #25600 @ 0x6400 │ │ │ │ @@ -225513,17 +225485,17 @@ │ │ │ │ stmdbeq r0, {r0, r1, r2, r4, r5, r6, r8, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf1b2da26 │ │ │ │ @ instruction: 0xf1774f00 │ │ │ │ svclt 0x00bc37ff │ │ │ │ stmdaeq r1, {ip, sp, lr, pc} │ │ │ │ andmi pc, r0, #79 @ 0x4f │ │ │ │ @ instruction: 0xf851b2c7 │ │ │ │ - b 0x149433c │ │ │ │ + b 0x14942c8 │ │ │ │ vmull.p8 q8, d0, d8 │ │ │ │ - b 0xfe170770 │ │ │ │ + b 0xfe1706fc │ │ │ │ strbmi r0, [r5, #-521]! @ 0xfffffdf7 │ │ │ │ eorsvc pc, r7, r6, asr r8 @ │ │ │ │ andeq lr, r7, #8192 @ 0x2000 │ │ │ │ andeq lr, r9, #532480 @ 0x82000 │ │ │ │ bicsle r6, r4, sl │ │ │ │ svceq 0x0000f1be │ │ │ │ @ instruction: 0xf504d003 │ │ │ │ @@ -225542,16 +225514,16 @@ │ │ │ │ mrcne 14, 2, r1, cr13, cr6, {2} │ │ │ │ ldmdaeq r0, {r0, r1, r2, r8, ip, sp, lr, pc} │ │ │ │ stc2 7, cr15, [r6], {248} @ 0xf8 │ │ │ │ smladxcs r0, r9, r6, r4 │ │ │ │ svc 0x0001f815 │ │ │ │ @ instruction: 0xf8162300 │ │ │ │ @ instruction: 0xf000cf01 │ │ │ │ - bl 0xfefecfa4 │ │ │ │ - bl 0x1c6f7dc │ │ │ │ + bl 0xfefecf30 │ │ │ │ + bl 0x1c6f768 │ │ │ │ ldrmi r0, [lr, #3598] @ 0xe0e │ │ │ │ @ instruction: 0x469cbfbc │ │ │ │ tstlt sl, r3, lsl r6 │ │ │ │ andgt pc, r0, r1, lsl #17 │ │ │ │ tstmi pc, #1073741824 @ 0x40000000 │ │ │ │ subeq pc, pc, r0, asr #7 │ │ │ │ mvnle r4, r1, asr #10 │ │ │ │ @@ -225565,31 +225537,31 @@ │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ @ instruction: 0x461f4616 │ │ │ │ strmi r4, [r4], -sp, lsl #12 │ │ │ │ mrrc2 7, 15, pc, r4, cr8 @ │ │ │ │ mcrne 14, 5, r1, cr9, cr10, {5} │ │ │ │ @ instruction: 0xf64d1eb3 │ │ │ │ - vqdmlsl.s , d16, d0[2] │ │ │ │ + vqdmlsl.s , d0, d0[2] │ │ │ │ @ instruction: 0x360e0733 │ │ │ │ @ instruction: 0xf8332500 │ │ │ │ - blx 0x18e0410 │ │ │ │ + blx 0x18e039c │ │ │ │ @ instruction: 0xf832f880 │ │ │ │ @ instruction: 0xf04fef02 │ │ │ │ - bl 0xfefeec14 │ │ │ │ + bl 0xfefeeba0 │ │ │ │ @ instruction: 0xf8570e0e │ │ │ │ - bl 0x1c0c8fc │ │ │ │ + bl 0x1c0c888 │ │ │ │ strbmi r0, [ip, #3084] @ 0xc0c │ │ │ │ svcgt 0x0002f831 │ │ │ │ @ instruction: 0xf04fbfbc │ │ │ │ @ instruction: 0xf0000e00 │ │ │ │ - b 0xbeec34 │ │ │ │ - b 0x46f854 │ │ │ │ - b 0x13f0058 │ │ │ │ - b 0x122f874 │ │ │ │ + b 0xbeebc0 │ │ │ │ + b 0x46f7e0 │ │ │ │ + b 0x13effe4 │ │ │ │ + b 0x122f800 │ │ │ │ vabal.u8 q8, d0, d9 │ │ │ │ addsmi r0, lr, #143 @ 0x8f │ │ │ │ andgt pc, r0, r1, lsr #17 │ │ │ │ @ instruction: 0xb11dd1db │ │ │ │ movtpl pc, #1284 @ 0x504 @ │ │ │ │ andsvs r2, sl, #268435456 @ 0x10000000 │ │ │ │ pop {r5, r9, sl, lr} │ │ │ │ @@ -225600,32 +225572,32 @@ │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ ldrmi r4, [r5], -lr, lsl #12 │ │ │ │ @ instruction: 0x4604461f │ │ │ │ stc2 7, cr15, [lr], {248} @ 0xf8 │ │ │ │ @ instruction: 0xf1a51f31 │ │ │ │ @ instruction: 0xf64d0c04 │ │ │ │ - vmlsl.s , d16, d0[2] │ │ │ │ + vmlsl.s , d0, d0[2] │ │ │ │ svcne 0x003b0633 │ │ │ │ @ instruction: 0xf04f350c │ │ │ │ @ instruction: 0xf85c0e00 │ │ │ │ @ instruction: 0xf04f2f04 │ │ │ │ @ instruction: 0xf8530900 │ │ │ │ @ instruction: 0xf8517f04 │ │ │ │ - blne 0xff5904b4 │ │ │ │ + blne 0xff590440 │ │ │ │ streq lr, [r7, -r7, ror #22] │ │ │ │ sbclt r4, r7, #331350016 @ 0x13c00000 │ │ │ │ andcs fp, r0, #188, 30 @ 0x2f0 │ │ │ │ stmdbeq r1, {ip, sp, lr, pc} │ │ │ │ andeq lr, r2, #136, 20 @ 0x88000 │ │ │ │ vmlseq.f32 s28, s18, s28 │ │ │ │ eorsvc pc, r7, r6, asr r8 @ │ │ │ │ andne pc, pc, r0, asr #7 │ │ │ │ - b 0x17de5c │ │ │ │ - b 0xfe16d0e8 │ │ │ │ + b 0x17dde8 │ │ │ │ + b 0xfe16d074 │ │ │ │ andvs r0, sl, r8, lsl #4 │ │ │ │ @ instruction: 0xf1bed1df │ │ │ │ andle r0, r3, r0, lsl #30 │ │ │ │ movtpl pc, #1284 @ 0x504 @ │ │ │ │ andsvs r2, sl, #268435456 @ 0x10000000 │ │ │ │ pop {r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7f843f8 │ │ │ │ @@ -225633,28 +225605,28 @@ │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ ldrmi r4, [lr], -pc, lsl #12 │ │ │ │ @ instruction: 0x46041e55 │ │ │ │ ldmdaeq r0, {r0, r1, r2, r8, ip, sp, lr, pc} │ │ │ │ - blx 0xff2aa8ee │ │ │ │ + blx 0xff2aa87a │ │ │ │ @ instruction: 0x46391e72 │ │ │ │ @ instruction: 0xf9152600 │ │ │ │ @ instruction: 0xf000cf01 │ │ │ │ @ instruction: 0xf9120301 │ │ │ │ @ instruction: 0xf04faf01 │ │ │ │ - bl 0xfeff0124 │ │ │ │ - b 0x14aed50 │ │ │ │ - bl 0x1c0bcdc │ │ │ │ + bl 0xfeff00b0 │ │ │ │ + b 0x14aecdc │ │ │ │ + bl 0x1c0bc68 │ │ │ │ @ instruction: 0xf1b97cea │ │ │ │ @ instruction: 0xf17c0f80 │ │ │ │ strbmi r0, [pc], -r0, lsl #20 │ │ │ │ ldrmi fp, [lr], r4, lsr #31 │ │ │ │ - ble 0x2f673c │ │ │ │ + ble 0x2f66c8 │ │ │ │ svceq 0x0080f119 │ │ │ │ stceq 1, cr15, [r0], {92} @ 0x5c │ │ │ │ @ instruction: 0xf000bfbe │ │ │ │ strcs r0, [r0, r1, lsl #6] │ │ │ │ @ instruction: 0xb103469e │ │ │ │ tstcc r1, pc │ │ │ │ streq lr, [lr], -r6, asr #20 │ │ │ │ @@ -225667,62 +225639,62 @@ │ │ │ │ ldclt 7, cr15, [r4], {248} @ 0xf8 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ @ instruction: 0x460e4615 │ │ │ │ @ instruction: 0x4604461f │ │ │ │ - blx 0xfe1aa976 │ │ │ │ + blx 0xfe1aa902 │ │ │ │ @ instruction: 0xf1a51eb1 │ │ │ │ @ instruction: 0xf64d0e02 │ │ │ │ - vmlsl.s , d16, d0[2] │ │ │ │ + vmlsl.s , d0, d0[2] │ │ │ │ mrcne 6, 5, r0, cr11, cr3, {1} │ │ │ │ andcs r3, r0, #58720256 @ 0x3800000 │ │ │ │ @ instruction: 0xf519e01c │ │ │ │ @ instruction: 0xf15c4f00 │ │ │ │ svclt 0x00bc0c00 │ │ │ │ stmdaeq r1, {ip, sp, lr, pc} │ │ │ │ strmi pc, [r0, -pc, asr #8] │ │ │ │ andeq lr, r8, #270336 @ 0x42000 │ │ │ │ @ instruction: 0xf880fa5f │ │ │ │ svcgt 0x0002f831 │ │ │ │ addeq pc, pc, r0, asr #7 │ │ │ │ @ instruction: 0xf85645ae │ │ │ │ - b 0xc0cab4 │ │ │ │ - b 0x2af9f8 │ │ │ │ - b 0x13ee5fc │ │ │ │ + b 0xc0ca40 │ │ │ │ + b 0x2af984 │ │ │ │ + b 0x13ee588 │ │ │ │ @ instruction: 0xf8a10c07 │ │ │ │ andsle ip, r6, r0 │ │ │ │ svcgt 0x0002f93e │ │ │ │ stmdaeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ svcge 0x0002f933 │ │ │ │ stmdbeq sl, {r2, r3, r4, r5, r7, r8, r9, fp, sp, lr, pc} │ │ │ │ vstmiavc ip!, {s29-s107} │ │ │ │ vstmiavc sl!, {d30-} │ │ │ │ svcmi 0x0000f5b9 │ │ │ │ @ instruction: 0xf17c464f │ │ │ │ - blle 0xff4ef208 │ │ │ │ + blle 0xff4ef194 │ │ │ │ stmdaeq r1, {ip, sp, lr, pc} │ │ │ │ ldrbvc pc, [pc, r7, asr #12]! @ │ │ │ │ @ instruction: 0xb11ae7d4 │ │ │ │ movtpl pc, #1284 @ 0x504 @ │ │ │ │ andsvs r2, sl, #268435456 @ 0x10000000 │ │ │ │ pop {r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7f847f0 │ │ │ │ svclt 0x0000bbbd │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ ldrmi r4, [r5], -lr, lsl #12 │ │ │ │ @ instruction: 0x4604461f │ │ │ │ - blx 0xbaaa26 │ │ │ │ + blx 0xbaa9b2 │ │ │ │ @ instruction: 0xf1a51f31 │ │ │ │ @ instruction: 0xf64d0c04 │ │ │ │ - vmlsl.s , d16, d0[2] │ │ │ │ + vmlsl.s , d0, d0[2] │ │ │ │ svcne 0x003b0633 │ │ │ │ @ instruction: 0xf04f350c │ │ │ │ @ instruction: 0xf85c0e00 │ │ │ │ @ instruction: 0xf04f2f04 │ │ │ │ @ instruction: 0xf8530800 │ │ │ │ ldrbne r9, [r7, r4, lsl #30] │ │ │ │ andeq lr, r9, #182272 @ 0x2c800 │ │ │ │ @@ -225731,173 +225703,173 @@ │ │ │ │ stmdbeq r0, {r0, r1, r2, r4, r5, r6, r8, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf1b2da26 │ │ │ │ @ instruction: 0xf1774f00 │ │ │ │ svclt 0x00bc37ff │ │ │ │ stmdaeq r1, {ip, sp, lr, pc} │ │ │ │ andmi pc, r0, #79 @ 0x4f │ │ │ │ @ instruction: 0xf851b2c7 │ │ │ │ - b 0x14946a4 │ │ │ │ + b 0x1494630 │ │ │ │ vmull.p8 q8, d0, d8 │ │ │ │ - b 0xfe170ad8 │ │ │ │ + b 0xfe170a64 │ │ │ │ strbmi r0, [r5, #-521]! @ 0xfffffdf7 │ │ │ │ eorsvc pc, r7, r6, asr r8 @ │ │ │ │ andeq lr, r7, #8192 @ 0x2000 │ │ │ │ andeq lr, r9, #532480 @ 0x82000 │ │ │ │ bicsle r6, r4, sl │ │ │ │ svceq 0x0000f1be │ │ │ │ @ instruction: 0xf504d003 │ │ │ │ andcs r5, r1, #64, 6 │ │ │ │ @ instruction: 0x4620621a │ │ │ │ mvnsmi lr, #12386304 @ 0xbd0000 │ │ │ │ - bllt 0x1c2aaa8 │ │ │ │ + bllt 0x1c2aa34 │ │ │ │ stmdaeq r1, {ip, sp, lr, pc} │ │ │ │ andmi pc, r0, #111 @ 0x6f │ │ │ │ svclt 0x0000e7dc │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec43cdc │ │ │ │ + bl 0xfec43c68 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [pc], -r8, ror #31 │ │ │ │ @ instruction: 0x461d4616 │ │ │ │ @ instruction: 0xf7f84604 │ │ │ │ mrcne 10, 3, APSR_nzcv, cr2, cr5, {6} │ │ │ │ cdpcc 1, 15, cr15, cr15, cr5, {0} │ │ │ │ @ instruction: 0xf1074639 │ │ │ │ @ instruction: 0x26000510 │ │ │ │ svcgt 0x0001f91e │ │ │ │ svccc 0x0001f912 │ │ │ │ svceq 0x0007f11c │ │ │ │ - b 0x14e3370 │ │ │ │ + b 0x14e32fc │ │ │ │ @ instruction: 0xf0007ce3 │ │ │ │ movwcs r0, #1793 @ 0x701 │ │ │ │ @ instruction: 0xf881b10f │ │ │ │ teqmi r3, #0 │ │ │ │ @ instruction: 0xf0033101 │ │ │ │ vrsubhn.i16 d16, q0, │ │ │ │ adcmi r0, r9, #79 @ 0x4f │ │ │ │ tstlt lr, r8, ror #3 │ │ │ │ movtpl pc, #1284 @ 0x504 @ │ │ │ │ andsvs r2, sl, #268435456 @ 0x10000000 │ │ │ │ pop {r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7f840f8 │ │ │ │ @ instruction: 0xf1bcbb31 │ │ │ │ - blle 0x670744 │ │ │ │ + blle 0x6706d0 │ │ │ │ svceq 0x0007f1bc │ │ │ │ - blx 0x1e3bb8 │ │ │ │ - blx 0x14ebb80 │ │ │ │ + blx 0x1e3b44 │ │ │ │ + blx 0x14ebb0c │ │ │ │ ldrmi pc, [ip, #1932]! @ 0x78c │ │ │ │ movwcs fp, #3844 @ 0xf04 │ │ │ │ streq pc, [r1, -r0] │ │ │ │ - b 0x1ce0ec8 │ │ │ │ + b 0x1ce0e54 │ │ │ │ @ instruction: 0xf0000c03 │ │ │ │ ldrmi r0, [pc], -r1, lsl #6 │ │ │ │ vldmiavc ip, {s29-s107} │ │ │ │ stceq 1, cr15, [r0], {204} @ 0xcc │ │ │ │ @ instruction: 0xf1cce7d0 │ │ │ │ @ instruction: 0xf0000c00 │ │ │ │ - blx 0x11ae780 │ │ │ │ + blx 0x11ae70c │ │ │ │ movwcs pc, #3084 @ 0xc0c @ │ │ │ │ - blcs 0x126aa4 │ │ │ │ + blcs 0x126a30 │ │ │ │ ldrmi sp, [ip], fp, ror #3 │ │ │ │ streq pc, [r1, -r0] │ │ │ │ svclt 0x0000e7c2 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ ldrmi r4, [r6], -pc, lsl #12 │ │ │ │ @ instruction: 0x46041e9d │ │ │ │ stmdaeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ - blx 0x1e2ab90 │ │ │ │ + blx 0x1e2ab1c │ │ │ │ mrcne 14, 5, r1, cr3, cr9, {5} │ │ │ │ - strbne pc, [r8, sp, asr #12] @ │ │ │ │ + strbne pc, [r8, -sp, asr #12] @ │ │ │ │ ldreq pc, [r3, -r0, asr #5]! │ │ │ │ eor r3, r5, lr, lsl #12 │ │ │ │ svceq 0x000ff1bc │ │ │ │ - blx 0x1a3ca0 │ │ │ │ - blx 0x4ec3fc │ │ │ │ + blx 0x1a3c2c │ │ │ │ + blx 0x4ec388 │ │ │ │ strbmi pc, [r6, #3214]! @ 0xc8e @ │ │ │ │ andcs fp, r0, #8, 30 │ │ │ │ bicsmi sp, r2, #5 │ │ │ │ @ instruction: 0xf5c20fd2 │ │ │ │ @ instruction: 0xf0004e00 │ │ │ │ - b 0x12ed3e8 │ │ │ │ + b 0x12ed374 │ │ │ │ @ instruction: 0xf8310202 │ │ │ │ @ instruction: 0xf002cf02 │ │ │ │ sbclt r0, r2, #65536 @ 0x10000 │ │ │ │ vrshr.u64 d20, d19, #64 │ │ │ │ @ instruction: 0xf857008f │ │ │ │ - b 0xbf4cc4 │ │ │ │ - b 0x46fc08 │ │ │ │ - b 0x13f040c │ │ │ │ + b 0xbf4c50 │ │ │ │ + b 0x46fb94 │ │ │ │ + b 0x13f0398 │ │ │ │ @ instruction: 0xf8a10c0e │ │ │ │ andsle ip, r7, r0 │ │ │ │ svccs 0x0002f933 │ │ │ │ svcgt 0x0002f915 │ │ │ │ svceq 0x000ff11c │ │ │ │ - b 0x14dcb0c │ │ │ │ + b 0x14dca98 │ │ │ │ andcs r7, r0, #3616 @ 0xe20 │ │ │ │ @ instruction: 0xf1bcdbdf │ │ │ │ - ble 0xff3b0828 │ │ │ │ + ble 0xff3b07b4 │ │ │ │ stceq 1, cr15, [r0], {204} @ 0xcc │ │ │ │ @ instruction: 0xfe0cfa42 │ │ │ │ ldrb r2, [r6, r0, lsl #4] │ │ │ │ - bcs 0xfe690 │ │ │ │ + bcs 0xfe61c │ │ │ │ ldrb sp, [r2, sp, asr #3] │ │ │ │ svceq 0x0000f1b8 │ │ │ │ @ instruction: 0xf504d003 │ │ │ │ andcs r5, r1, #64, 6 │ │ │ │ @ instruction: 0x4620621a │ │ │ │ mvnsmi lr, #12386304 @ 0xbd0000 │ │ │ │ - blt 0xfeaaac34 │ │ │ │ + blt 0xfeaaabc0 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ ldrmi r4, [r5], -lr, lsl #12 │ │ │ │ @ instruction: 0x4604461f │ │ │ │ - blx 0x62ac50 │ │ │ │ + blx 0x62abdc │ │ │ │ cdpeq 1, 0, cr15, cr4, cr7, {5} │ │ │ │ @ instruction: 0xf1a51f31 │ │ │ │ @ instruction: 0xf64d0c04 │ │ │ │ - vmlsl.s , d16, d0[2] │ │ │ │ + vmlsl.s , d0, d0[2] │ │ │ │ strcc r0, [ip, #-1587] @ 0xfffff9cd │ │ │ │ @ instruction: 0xf85c2700 │ │ │ │ @ instruction: 0xf91e3f04 │ │ │ │ @ instruction: 0xf1188f04 │ │ │ │ svclt 0x00bc0f1f │ │ │ │ movwcs r1, #2010 @ 0x7da │ │ │ │ @ instruction: 0xf1b8db13 │ │ │ │ - blle 0xc308a0 │ │ │ │ + blle 0xc3082c │ │ │ │ svceq 0x001ff1b8 │ │ │ │ - blx 0x1e3d68 │ │ │ │ - blx 0x11a94cc │ │ │ │ + blx 0x1e3cf4 │ │ │ │ + blx 0x11a9458 │ │ │ │ strbmi pc, [r3, #-2056] @ 0xfffff7f8 @ │ │ │ │ movwcs fp, #3848 @ 0xf08 │ │ │ │ bicsmi sp, fp, #5 │ │ │ │ @ instruction: 0xf1c30fdb │ │ │ │ @ instruction: 0xf0004200 │ │ │ │ teqmi fp, #67108864 @ 0x4000000 │ │ │ │ svchi 0x0004f851 │ │ │ │ streq pc, [r1, -r3] │ │ │ │ - b 0xfe3197dc │ │ │ │ + b 0xfe319768 │ │ │ │ vsubl.u8 q8, d0, d2 │ │ │ │ strbmi r1, [r5, #-15]! │ │ │ │ eorscc pc, r3, r6, asr r8 @ │ │ │ │ andeq lr, r3, #8192 @ 0x2000 │ │ │ │ andeq lr, r8, #532480 @ 0x82000 │ │ │ │ bicle r6, lr, sl │ │ │ │ @ instruction: 0xf504b11f │ │ │ │ andcs r5, r1, #64, 6 │ │ │ │ @ instruction: 0x4620621a │ │ │ │ mvnsmi lr, #12386304 @ 0xbd0000 │ │ │ │ - blt 0x15aacdc │ │ │ │ + blt 0x15aac68 │ │ │ │ stmdaeq r0, {r3, r6, r7, r8, ip, sp, lr, pc} │ │ │ │ vpmax.s8 , q4, │ │ │ │ ldrb r2, [ip, r0, lsl #6] │ │ │ │ - blcs 0xfe574 │ │ │ │ + blcs 0xfe500 │ │ │ │ @ instruction: 0xe7d8d1d3 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ ldrmi r4, [r5], -pc, lsl #12 │ │ │ │ cdpne 6, 5, cr4, cr14, cr4, {0} │ │ │ │ @@ -225906,50 +225878,50 @@ │ │ │ │ @ instruction: 0xf1054639 │ │ │ │ @ instruction: 0x27003eff │ │ │ │ svcgt 0x0001f916 │ │ │ │ cdpeq 1, 0, cr15, cr1, cr14, {0} │ │ │ │ svceq 0x0007f11c │ │ │ │ @ instruction: 0xf89edb28 │ │ │ │ @ instruction: 0xf1bc2000 │ │ │ │ - blle 0xaf0950 │ │ │ │ + blle 0xaf08dc │ │ │ │ svceq 0x0007f1bc │ │ │ │ - blx 0x1a3e0c │ │ │ │ + blx 0x1a3d98 │ │ │ │ @ instruction: 0xf1bcfc0c │ │ │ │ svclt 0x009c0fff │ │ │ │ @ instruction: 0xf0002300 │ │ │ │ stmdble r4, {r0, r8, sl} │ │ │ │ streq pc, [r1, #-0] │ │ │ │ - ldcleq 0, cr15, [pc], #316 @ 0xeceac │ │ │ │ + ldcleq 0, cr15, [pc], #316 @ 0xece38 │ │ │ │ tstlt sp, fp, lsr #12 │ │ │ │ andgt pc, r0, r1, lsl #17 │ │ │ │ tstmi pc, #1073741824 @ 0x40000000 │ │ │ │ subeq pc, pc, r0, asr #7 │ │ │ │ bicsle r4, r9, r1, asr #10 │ │ │ │ @ instruction: 0xf504b11f │ │ │ │ andcs r5, r1, #64, 6 │ │ │ │ @ instruction: 0x4620621a │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ - blt 0x22ad78 │ │ │ │ + blt 0x22ad04 │ │ │ │ @ instruction: 0xf0002300 │ │ │ │ ldrmi r0, [ip], r1, lsl #10 │ │ │ │ @ instruction: 0xf1cce7e7 │ │ │ │ movwcs r0, #3072 @ 0xc00 │ │ │ │ streq pc, [r1, #-0] │ │ │ │ stc2 10, cr15, [ip], {34} @ 0x22 @ │ │ │ │ - bcs 0x126d30 │ │ │ │ + bcs 0x126cbc │ │ │ │ @ instruction: 0x4613d1d8 │ │ │ │ streq pc, [r1, #-0] │ │ │ │ bfi r4, r4, #13, #12 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ ldrmi r4, [r7], -lr, lsl #12 │ │ │ │ @ instruction: 0x46041e9d │ │ │ │ - stmiane r8, {r0, r2, r3, r6, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + stmdane r8, {r0, r2, r3, r6, r9, sl, ip, sp, lr, pc}^ │ │ │ │ ldmdaeq r3!, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf95af7f8 │ │ │ │ mrcne 14, 5, r1, cr11, cr1, {5} │ │ │ │ strcc r2, [lr, -r0, lsl #12] │ │ │ │ ldmdahi sl, {r1, r2, r5, sp, lr, pc} │ │ │ │ svceq 0x0000f1bc │ │ │ │ @ instruction: 0xf1bcdb2c │ │ │ │ @@ -225961,28 +225933,28 @@ │ │ │ │ @ instruction: 0xf000d303 │ │ │ │ @ instruction: 0xf64f0e01 │ │ │ │ sbclt r7, r2, #4177920 @ 0x3fc000 │ │ │ │ svcgt 0x0002f831 │ │ │ │ streq lr, [lr], -r6, asr #20 │ │ │ │ addeq pc, pc, r0, asr #7 │ │ │ │ @ instruction: 0xf85842bb │ │ │ │ - b 0xbf4ef4 │ │ │ │ - b 0x32fe38 │ │ │ │ - b 0x13ed63c │ │ │ │ + b 0xbf4e80 │ │ │ │ + b 0x32fdc4 │ │ │ │ + b 0x13ed5c8 │ │ │ │ @ instruction: 0xf8a10c02 │ │ │ │ andsle ip, r5, r0 │ │ │ │ svcgt 0x0002f915 │ │ │ │ @ instruction: 0xf11c3302 │ │ │ │ - ble 0xff570a84 │ │ │ │ + ble 0xff570a10 │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0xe7e246f1 │ │ │ │ stceq 1, cr15, [r0], {204} @ 0xcc │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0xf90cfa22 │ │ │ │ - bcs 0x126dcc │ │ │ │ + bcs 0x126d58 │ │ │ │ @ instruction: 0x4696d1d5 │ │ │ │ bfi r4, r1, #13, #10 │ │ │ │ @ instruction: 0xf504b11e │ │ │ │ andcs r5, r1, #64, 6 │ │ │ │ @ instruction: 0x4620621a │ │ │ │ mvnsmi lr, #12386304 @ 0xbd0000 │ │ │ │ ldmiblt r2, {r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ @@ -225991,31 +225963,31 @@ │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ ldrmi r4, [r6], -sp, lsl #12 │ │ │ │ @ instruction: 0x4604461f │ │ │ │ @ instruction: 0xf900f7f8 │ │ │ │ svcne 0x00291f3b │ │ │ │ cdpeq 1, 0, cr15, cr4, cr6, {5} │ │ │ │ - strbne pc, [r8, sp, asr #12] @ │ │ │ │ + strbne pc, [r8, -sp, asr #12] @ │ │ │ │ ldreq pc, [r3, -r0, asr #5]! │ │ │ │ strcs r3, [r0, #-1548] @ 0xfffff9f4 │ │ │ │ svcgt 0x0004f913 │ │ │ │ cdpeq 1, 0, cr15, cr4, cr14, {0} │ │ │ │ svceq 0x001ff11c │ │ │ │ @ instruction: 0xf8dedb2e │ │ │ │ @ instruction: 0xf1bc2000 │ │ │ │ - blle 0xc30ac4 │ │ │ │ + blle 0xc30a50 │ │ │ │ svceq 0x001ff1bc │ │ │ │ - blx 0x1a3f90 │ │ │ │ - blx 0xb2af00 │ │ │ │ + blx 0x1a3f1c │ │ │ │ + blx 0xb2ae8c │ │ │ │ strbmi pc, [r2, #-3084]! @ 0xfffff3f4 @ │ │ │ │ @ instruction: 0xf000d02f │ │ │ │ @ instruction: 0xf04f0c01 │ │ │ │ - b 0x1239adc │ │ │ │ - blx 0x18ae314 │ │ │ │ + b 0x1239a68 │ │ │ │ + blx 0x18ae2a0 │ │ │ │ @ instruction: 0xf851fc80 │ │ │ │ @ instruction: 0xf3c08f04 │ │ │ │ ldrbmi r1, [r6, #-15]! │ │ │ │ eorsgt pc, ip, r7, asr r8 @ │ │ │ │ andeq lr, r8, #532480 @ 0x82000 │ │ │ │ andeq lr, ip, #8192 @ 0x2000 │ │ │ │ andeq lr, r8, #532480 @ 0x82000 │ │ │ │ @@ -226045,22 +226017,22 @@ │ │ │ │ mrcne 6, 3, r4, cr2, cr9, {1} │ │ │ │ ldreq pc, [r0], -r7, lsl #2 │ │ │ │ @ instruction: 0xf9152700 │ │ │ │ andcc ip, r1, #1, 30 │ │ │ │ svceq 0x0007f11c │ │ │ │ @ instruction: 0xf992db2f │ │ │ │ @ instruction: 0xf1bc3000 │ │ │ │ - blle 0xcf0b7c │ │ │ │ + blle 0xcf0b08 │ │ │ │ svceq 0x0007f1bc │ │ │ │ - blx 0x1e4068 │ │ │ │ - blx 0x14ebfb8 │ │ │ │ + blx 0x1e3ff4 │ │ │ │ + blx 0x14ebf44 │ │ │ │ ldrbmi pc, [r4, #3724]! @ 0xe8c @ │ │ │ │ movwcs fp, #3844 @ 0xf04 │ │ │ │ streq pc, [r1], #-0 │ │ │ │ - b 0x1ce0fb8 │ │ │ │ + b 0x1ce0f44 │ │ │ │ @ instruction: 0xf0000c03 │ │ │ │ ldrmi r0, [ip], -r1, lsl #6 │ │ │ │ vldmiavc ip, {s29-s107} │ │ │ │ stceq 1, cr15, [r0], {204} @ 0xcc │ │ │ │ @ instruction: 0xf881b10c │ │ │ │ teqmi fp, #0 │ │ │ │ @ instruction: 0xf0033101 │ │ │ │ @@ -226070,68 +226042,68 @@ │ │ │ │ movtpl pc, #1288 @ 0x508 @ │ │ │ │ andsvs r2, sl, #268435456 @ 0x10000000 │ │ │ │ pop {r6, r9, sl, lr} │ │ │ │ @ instruction: 0xf7f841f0 │ │ │ │ @ instruction: 0xf04fb8e7 │ │ │ │ @ instruction: 0xf0000c00 │ │ │ │ strbtmi r0, [r3], -r1, lsl #8 │ │ │ │ - b 0x1ce6f70 │ │ │ │ + b 0x1ce6efc │ │ │ │ @ instruction: 0xf0000c0c │ │ │ │ - blx 0x11adfec │ │ │ │ + blx 0x11adf78 │ │ │ │ movwcs pc, #3084 @ 0xc0c @ │ │ │ │ cdpeq 0, 0, cr15, cr1, cr12, {0} │ │ │ │ @ instruction: 0x0c6ceb0e │ │ │ │ - blcs 0x126f58 │ │ │ │ + blcs 0x126ee4 │ │ │ │ ldrmi sp, [ip], sp, asr #3 │ │ │ │ streq pc, [r1], #-0 │ │ │ │ svclt 0x0000e7d2 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ ldrmi r4, [r6], -pc, lsl #12 │ │ │ │ @ instruction: 0x46041e9d │ │ │ │ @ instruction: 0xf83cf7f8 │ │ │ │ mrcne 14, 5, r1, cr3, cr9, {5} │ │ │ │ - strbne pc, [r8, sp, asr #12] @ │ │ │ │ + strbne pc, [r8, -sp, asr #12] @ │ │ │ │ ldreq pc, [r3, -r0, asr #5]! │ │ │ │ @ instruction: 0xf04f360e │ │ │ │ eor r0, r8, r0, lsl #28 │ │ │ │ svceq 0x000ff1bc │ │ │ │ - blx 0x324134 │ │ │ │ - blx 0x4e9870 │ │ │ │ + blx 0x3240c0 │ │ │ │ + blx 0x4e97fc │ │ │ │ strbmi pc, [r2, #-3202]! @ 0xfffff37e @ │ │ │ │ @ instruction: 0xf04fbf08 │ │ │ │ andle r0, r6, r0, lsl #16 │ │ │ │ andeq lr, r8, #454656 @ 0x6f000 │ │ │ │ stmdaeq r1, {ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf5c20fd2 │ │ │ │ - b 0x147d85c │ │ │ │ - blx 0x18b0880 │ │ │ │ + b 0x147d7e8 │ │ │ │ + blx 0x18b080c │ │ │ │ @ instruction: 0xf831f880 │ │ │ │ @ instruction: 0xf00ecf02 │ │ │ │ vmull.p8 q8, d0, d1 │ │ │ │ addsmi r0, lr, #143 @ 0x8f │ │ │ │ eorshi pc, r8, r7, asr r8 @ │ │ │ │ @ instruction: 0x0c08ea2c │ │ │ │ andeq lr, r8, #8192 @ 0x2000 │ │ │ │ @ instruction: 0x0c02ea4c │ │ │ │ andgt pc, r0, r1, lsr #17 │ │ │ │ @ instruction: 0xf915d01d │ │ │ │ movwcc ip, #12034 @ 0x2f02 │ │ │ │ svceq 0x000ff11c │ │ │ │ andcs fp, r0, #188, 30 @ 0x2f0 │ │ │ │ - blle 0xff8fead8 │ │ │ │ + blle 0xff8fea64 │ │ │ │ @ instruction: 0x8000f9b3 │ │ │ │ svceq 0x0000f1bc │ │ │ │ - b 0x1ce3bc4 │ │ │ │ - blx 0x12ed8d8 │ │ │ │ + b 0x1ce3b50 │ │ │ │ + blx 0x12ed864 │ │ │ │ @ instruction: 0xf04ff202 │ │ │ │ @ instruction: 0xf0020800 │ │ │ │ - bl 0x3f00b8 │ │ │ │ + bl 0x3f0044 │ │ │ │ ldrb r0, [r0, r2, ror #4] │ │ │ │ @ instruction: 0xf1b84642 │ │ │ │ bicle r0, r5, r0, lsl #30 │ │ │ │ @ instruction: 0xf1bee7cb │ │ │ │ andle r0, r3, r0, lsl #30 │ │ │ │ movtpl pc, #1284 @ 0x504 @ │ │ │ │ andsvs r2, sl, #268435456 @ 0x10000000 │ │ │ │ @@ -226143,51 +226115,51 @@ │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ ldrmi r4, [r6], -sp, lsl #12 │ │ │ │ @ instruction: 0x4604461f │ │ │ │ @ instruction: 0xffd0f7f7 │ │ │ │ svcne 0x00291f3b │ │ │ │ cdpeq 1, 0, cr15, cr4, cr6, {5} │ │ │ │ - strbne pc, [r8, sp, asr #12] @ │ │ │ │ + strbne pc, [r8, -sp, asr #12] @ │ │ │ │ ldreq pc, [r3, -r0, asr #5]! │ │ │ │ strcs r3, [r0, #-1548] @ 0xfffff9f4 │ │ │ │ svchi 0x0004f913 │ │ │ │ cdpeq 1, 0, cr15, cr4, cr14, {0} │ │ │ │ svceq 0x001ff118 │ │ │ │ @ instruction: 0xf04fbfbc │ │ │ │ strbtmi r0, [r2], -r0, lsl #24 │ │ │ │ @ instruction: 0xf8dedb17 │ │ │ │ @ instruction: 0xf1b82000 │ │ │ │ - blle 0xcf0d2c │ │ │ │ + blle 0xcf0cb8 │ │ │ │ svceq 0x001ff1b8 │ │ │ │ - blx 0x1a4210 │ │ │ │ - blx 0x142c158 │ │ │ │ + blx 0x1a419c │ │ │ │ + blx 0x142c0e4 │ │ │ │ strbmi pc, [r2, #-2056] @ 0xfffff7f8 @ │ │ │ │ andcs fp, r0, #8, 30 │ │ │ │ - b 0x1ce1160 │ │ │ │ + b 0x1ce10ec │ │ │ │ @ instruction: 0xf0000c02 │ │ │ │ - b 0x14ad950 │ │ │ │ + b 0x14ad8dc │ │ │ │ @ instruction: 0xf1cc7cdc │ │ │ │ @ instruction: 0xf8514c00 │ │ │ │ @ instruction: 0x432a8f04 │ │ │ │ streq pc, [r1, #-2] │ │ │ │ - b 0xfe2fe738 │ │ │ │ - blx 0x18ad994 │ │ │ │ + b 0xfe2fe6c4 │ │ │ │ + blx 0x18ad920 │ │ │ │ vmull.u8 , d16, d0 │ │ │ │ @ instruction: 0xf857100f │ │ │ │ - b 0x19d260 │ │ │ │ - b 0xfe16d9a4 │ │ │ │ + b 0x19d1ec │ │ │ │ + b 0xfe16d930 │ │ │ │ andvs r0, sl, r8, lsl #4 │ │ │ │ tstlt sp, r8, asr #3 │ │ │ │ movtpl pc, #1284 @ 0x504 @ │ │ │ │ andsvs r2, sl, #268435456 @ 0x10000000 │ │ │ │ pop {r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7f843f8 │ │ │ │ - b 0x1cdb1b4 │ │ │ │ - blx 0x116f1b4 │ │ │ │ + b 0x1cdb140 │ │ │ │ + blx 0x116f140 │ │ │ │ andcs pc, r0, #8, 16 @ 0x80000 │ │ │ │ stceq 0, cr15, [r1], {8} │ │ │ │ @ instruction: 0x0c68eb0c │ │ │ │ @ instruction: 0x4694e7d7 │ │ │ │ bicle r2, ip, r0, lsl #20 │ │ │ │ svclt 0x0000e7d3 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ @@ -226197,57 +226169,57 @@ │ │ │ │ ldrmi r4, [r6], -pc, lsl #12 │ │ │ │ cdpne 6, 5, cr4, cr13, cr4, {0} │ │ │ │ @ instruction: 0xff68f7f7 │ │ │ │ mrcne 6, 3, r4, cr2, cr9, {1} │ │ │ │ @ instruction: 0x26003710 │ │ │ │ svcgt 0x0001f915 │ │ │ │ @ instruction: 0xf11c3201 │ │ │ │ - blle 0xb70dfc │ │ │ │ + blle 0xb70d88 │ │ │ │ mulhi r0, r2, r8 │ │ │ │ svceq 0x0000f1bc │ │ │ │ @ instruction: 0xf1bcdb2b │ │ │ │ ldcle 15, cr0, [r5], #-28 @ 0xffffffe4 │ │ │ │ stc2 10, cr15, [ip], {8} @ │ │ │ │ svceq 0x00fff1bc │ │ │ │ @ instruction: 0xf04fbf9c │ │ │ │ @ instruction: 0xf0000e00 │ │ │ │ stmdble r4, {r0, r8, r9} │ │ │ │ movweq pc, #4096 @ 0x1000 @ │ │ │ │ - ldcleq 0, cr15, [pc], #316 @ 0xed344 │ │ │ │ + ldcleq 0, cr15, [pc], #316 @ 0xed2d0 │ │ │ │ @ instruction: 0xb10b469e │ │ │ │ andgt pc, r0, r1, lsl #17 │ │ │ │ - b 0x1279618 │ │ │ │ + b 0x12795a4 │ │ │ │ vrsubhn.i16 d16, q0, q7 │ │ │ │ adcsmi r0, r9, #79 @ 0x4f │ │ │ │ @ instruction: 0xb11ed1d8 │ │ │ │ movtpl pc, #1284 @ 0x504 @ │ │ │ │ andsvs r2, sl, #268435456 @ 0x10000000 │ │ │ │ pop {r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7f741f0 │ │ │ │ @ instruction: 0xf04fbfb7 │ │ │ │ @ instruction: 0xf0000e00 │ │ │ │ ldrbtmi r0, [r4], r1, lsl #6 │ │ │ │ - b 0x1ce71d4 │ │ │ │ + b 0x1ce7160 │ │ │ │ @ instruction: 0xf04f0c0c │ │ │ │ @ instruction: 0xf0000e00 │ │ │ │ - blx 0xaede50 │ │ │ │ + blx 0xaedddc │ │ │ │ @ instruction: 0xf008f80c │ │ │ │ - bl 0x3f0258 │ │ │ │ + bl 0x3f01e4 │ │ │ │ @ instruction: 0xe7d80c58 │ │ │ │ svceq 0x0000f1b8 │ │ │ │ @ instruction: 0x46c6d1d0 │ │ │ │ movweq pc, #4096 @ 0x1000 @ │ │ │ │ ldrb r4, [r0, r4, asr #13] │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ ldrmi r4, [r7], -lr, lsl #12 │ │ │ │ @ instruction: 0x46041e9d │ │ │ │ - stmiane r8, {r0, r2, r3, r6, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + stmdane r8, {r0, r2, r3, r6, r9, sl, ip, sp, lr, pc}^ │ │ │ │ ldmdaeq r3!, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xff06f7f7 │ │ │ │ mrcne 14, 5, r1, cr11, cr1, {5} │ │ │ │ strcc r2, [lr, -r0, lsl #12] │ │ │ │ ldmdahi sl, {r1, r2, r5, sp, lr, pc} │ │ │ │ svceq 0x0000f1bc │ │ │ │ @ instruction: 0xf1bcdb2c │ │ │ │ @@ -226259,30 +226231,30 @@ │ │ │ │ @ instruction: 0xf000d303 │ │ │ │ @ instruction: 0xf64f0e01 │ │ │ │ sbclt r7, r2, #4177920 @ 0x3fc000 │ │ │ │ svcgt 0x0002f831 │ │ │ │ streq lr, [lr], -r6, asr #20 │ │ │ │ addeq pc, pc, r0, asr #7 │ │ │ │ @ instruction: 0xf858429f │ │ │ │ - b 0xbf539c │ │ │ │ - b 0x3302e0 │ │ │ │ - b 0x13edae4 │ │ │ │ + b 0xbf5328 │ │ │ │ + b 0x33026c │ │ │ │ + b 0x13eda70 │ │ │ │ @ instruction: 0xf8a10c02 │ │ │ │ andsle ip, r9, r0 │ │ │ │ svcgt 0x0002f915 │ │ │ │ @ instruction: 0xf11c3302 │ │ │ │ - ble 0xff570f30 │ │ │ │ + ble 0xff570ebc │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0xe7e246f1 │ │ │ │ @ instruction: 0x0c0cea6f │ │ │ │ vseleq.f32 s30, s24, s5 │ │ │ │ andeq pc, r1, #14 │ │ │ │ ldmdbeq lr, {r1, r8, r9, fp, sp, lr, pc}^ │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ - bcs 0x12726c │ │ │ │ + bcs 0x1271f8 │ │ │ │ @ instruction: 0x4696d1d1 │ │ │ │ bfi r4, r1, #13, #6 │ │ │ │ @ instruction: 0xf504b11e │ │ │ │ andcs r5, r1, #64, 6 │ │ │ │ @ instruction: 0x4620621a │ │ │ │ mvnsmi lr, #12386304 @ 0xbd0000 │ │ │ │ svclt 0x003af7f7 │ │ │ │ @@ -226291,31 +226263,31 @@ │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ ldrmi r4, [r6], -sp, lsl #12 │ │ │ │ @ instruction: 0x4604461f │ │ │ │ mcr2 7, 5, pc, cr8, cr7, {7} @ │ │ │ │ svcne 0x00291f3b │ │ │ │ cdpeq 1, 0, cr15, cr4, cr6, {5} │ │ │ │ - strbne pc, [r8, sp, asr #12] @ │ │ │ │ + strbne pc, [r8, -sp, asr #12] @ │ │ │ │ ldreq pc, [r3, -r0, asr #5]! │ │ │ │ strcs r3, [r0, #-1548] @ 0xfffff9f4 │ │ │ │ svcgt 0x0004f913 │ │ │ │ cdpeq 1, 0, cr15, cr4, cr14, {0} │ │ │ │ svceq 0x0020f11c │ │ │ │ @ instruction: 0xf8dedb2e │ │ │ │ @ instruction: 0xf1bc2000 │ │ │ │ - blle 0xc30f74 │ │ │ │ + blle 0xc30f00 │ │ │ │ svceq 0x001ff1bc │ │ │ │ - blx 0x1a4450 │ │ │ │ - blx 0xb2b3b0 │ │ │ │ + blx 0x1a43dc │ │ │ │ + blx 0xb2b33c │ │ │ │ strbmi pc, [r2, #-3084]! @ 0xfffff3f4 @ │ │ │ │ @ instruction: 0xf000d033 │ │ │ │ @ instruction: 0xf04f0801 │ │ │ │ - blx 0x18b9f8c │ │ │ │ - b 0x126c594 │ │ │ │ + blx 0x18b9f18 │ │ │ │ + b 0x126c520 │ │ │ │ @ instruction: 0xf8510508 │ │ │ │ @ instruction: 0xf3c08f04 │ │ │ │ ldrbmi r1, [r6, #-15]! │ │ │ │ eorsgt pc, ip, r7, asr r8 @ │ │ │ │ andeq lr, r8, #532480 @ 0x82000 │ │ │ │ andeq lr, ip, #8192 @ 0x2000 │ │ │ │ andeq lr, r8, #532480 @ 0x82000 │ │ │ │ @@ -226350,33 +226322,33 @@ │ │ │ │ @ instruction: 0xf00c4650 │ │ │ │ cps #1 │ │ │ │ stmdbcs r0, {r0, sl, fp} │ │ │ │ @ instruction: 0xf990d138 │ │ │ │ @ instruction: 0xf99e2001 │ │ │ │ @ instruction: 0xf9903001 │ │ │ │ @ instruction: 0xf99ea000 │ │ │ │ - blx 0xfe199442 │ │ │ │ + blx 0xfe1993ce │ │ │ │ strtmi r4, [r2], -r3, lsl #10 │ │ │ │ - blx 0xff37ecf6 │ │ │ │ - bl 0x576278 │ │ │ │ + blx 0xff37ec82 │ │ │ │ + bl 0x576204 │ │ │ │ cmpmi fp, r2, lsl #22 │ │ │ │ svcmi 0x0000f5bb │ │ │ │ - beq 0x129a24 │ │ │ │ + beq 0x1299b0 │ │ │ │ @ instruction: 0xf007bfa2 │ │ │ │ rsbscs r0, pc, #67108864 @ 0x4000000 │ │ │ │ - ble 0x43ecc8 │ │ │ │ + ble 0x43ec54 │ │ │ │ svcmi 0x0000f51b │ │ │ │ mvnscc pc, #-1073741796 @ 0xc000001c │ │ │ │ @ instruction: 0xf007bfbd │ │ │ │ addcs r0, r0, #67108864 @ 0x4000000 │ │ │ │ - b 0x14becdc │ │ │ │ + b 0x14bec68 │ │ │ │ svclt 0x00a8222b │ │ │ │ movweq pc, #4103 @ 0x1007 @ │ │ │ │ @ instruction: 0xf809b10b │ │ │ │ - b 0x12f54b8 │ │ │ │ + b 0x12f5444 │ │ │ │ vmlal.u8 q8, d7, d1 │ │ │ │ @ instruction: 0xf00c074f │ │ │ │ andcc r0, r1, r1, lsl #2 │ │ │ │ cdpeq 1, 0, cr15, cr1, cr14, {0} │ │ │ │ stceq 1, cr15, [r1], {12} │ │ │ │ sbcle r2, r6, r0, lsl #18 │ │ │ │ svceq 0x0010f1bc │ │ │ │ @@ -226397,51 +226369,51 @@ │ │ │ │ umulllt r4, r3, r8, r6 │ │ │ │ @ instruction: 0x460f4691 │ │ │ │ @ instruction: 0xf7f74683 │ │ │ │ @ instruction: 0x4641fdd7 │ │ │ │ stmdaeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ strbmi r4, [r6], r6, lsl #12 │ │ │ │ @ instruction: 0xf64d4648 │ │ │ │ - vmul.f d17, d16, d0[2] │ │ │ │ + vmul.f d17, d0, d0[2] │ │ │ │ stmib sp, {r0, r1, r4, r5, r8, fp}^ │ │ │ │ @ instruction: 0xf00e4500 │ │ │ │ @ instruction: 0xf10e0301 │ │ │ │ - blcs 0xf0d10 │ │ │ │ + blcs 0xf0c9c │ │ │ │ @ instruction: 0x469cd13f │ │ │ │ @ instruction: 0x2002f9b0 │ │ │ │ @ instruction: 0x3002f9b1 │ │ │ │ @ instruction: 0xa000f8b1 │ │ │ │ - blx 0xfe18f532 │ │ │ │ + blx 0xfe18f4be │ │ │ │ stmib sp, {r0, r1, r9, ip, sp}^ │ │ │ │ ldmib sp, {r9, ip, sp}^ │ │ │ │ - blx 0xff1f612e │ │ │ │ - bl 0x576358 │ │ │ │ + blx 0xff1f60ba │ │ │ │ + bl 0x5762e4 │ │ │ │ cmpmi fp, r2, lsl #20 │ │ │ │ svcmi 0x0000f1ba │ │ │ │ streq pc, [r0], #-371 @ 0xfffffe8d │ │ │ │ eormi lr, sl, #323584 @ 0x4f000 │ │ │ │ @ instruction: 0xf006bfa4 │ │ │ │ @ instruction: 0xf6470c01 │ │ │ │ - ble 0x30a148 │ │ │ │ + ble 0x30a0d4 │ │ │ │ svcmi 0x0000f1ba │ │ │ │ mvnscc pc, #-1073741796 @ 0xc000001c │ │ │ │ @ instruction: 0xf006bfbc │ │ │ │ @ instruction: 0xf44f0c01 │ │ │ │ - b 0x12fdd60 │ │ │ │ - blx 0x18af594 │ │ │ │ + b 0x12fdcec │ │ │ │ + blx 0x18af520 │ │ │ │ ldmdahi fp!, {r1, r2, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ tstcc r2, r2 │ │ │ │ streq pc, [pc], r6, asr #7 │ │ │ │ eorsgt pc, ip, r9, asr r8 @ │ │ │ │ movweq lr, #51747 @ 0xca23 │ │ │ │ andeq lr, ip, #8192 @ 0x2000 │ │ │ │ @ instruction: 0xf8274313 │ │ │ │ @ instruction: 0xf00e3b02 │ │ │ │ @ instruction: 0xf10e0301 │ │ │ │ - blcs 0xf0d90 │ │ │ │ + blcs 0xf0d1c │ │ │ │ @ instruction: 0xf1bed0bf │ │ │ │ andle r0, r5, r8, lsl #30 │ │ │ │ streq pc, [pc], r6, asr #7 │ │ │ │ andcc r3, r2, r2, lsl #14 │ │ │ │ ldr r3, [r0, r2, lsl #2]! │ │ │ │ svceq 0x0000f1b8 │ │ │ │ @ instruction: 0xf50bd003 │ │ │ │ @@ -226452,55 +226424,55 @@ │ │ │ │ svclt 0x0000bdf3 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ ldrmi fp, [lr], -r3, lsl #1 │ │ │ │ @ instruction: 0x460d4617 │ │ │ │ - blne 0xff32af0c │ │ │ │ - bleq 0xdea0dc │ │ │ │ + blne 0x132ae98 │ │ │ │ + bleq 0xdea068 │ │ │ │ @ instruction: 0xf7f79001 │ │ │ │ @ instruction: 0x4632fd5b │ │ │ │ ldrtmi r2, [r9], -r0, lsl #12 │ │ │ │ @ instruction: 0xf00e46b6 │ │ │ │ @ instruction: 0xf10e0301 │ │ │ │ - bllt 0x1fb0df8 │ │ │ │ + bllt 0x1fb0d84 │ │ │ │ ldmdavs r7, {r2, r3, fp, sp, lr} │ │ │ │ @ instruction: 0x8c07fb84 │ │ │ │ ldmdavs r7, {r2, r3, r6, fp, sp, lr}^ │ │ │ │ stmdbge r7, {r2, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ stmdaeq sl, {r3, r4, r8, r9, fp, sp, lr, pc} │ │ │ │ @ instruction: 0x0c09eb5c │ │ │ │ movwcs fp, #8040 @ 0x1f68 │ │ │ │ - bllt 0x11bf198 │ │ │ │ + bllt 0x11bf124 │ │ │ │ stmdaeq r8, {r3, r4, r8, r9, fp, sp, lr, pc} │ │ │ │ @ instruction: 0x0c0ceb5c │ │ │ │ movwcs fp, #8040 @ 0x1f68 │ │ │ │ - bllt 0x1bf1a8 │ │ │ │ + bllt 0x1bf134 │ │ │ │ sbclt r4, r3, #2013265920 @ 0x78000000 │ │ │ │ ldrdhi pc, [r0], -r5 │ │ │ │ andcc r3, r4, #4, 2 │ │ │ │ andne pc, pc, r0, asr #7 │ │ │ │ eorsls pc, r3, fp, asr r8 @ │ │ │ │ movweq lr, #35468 @ 0x8a8c │ │ │ │ movweq lr, #39427 @ 0x9a03 │ │ │ │ movweq lr, #35459 @ 0x8a83 │ │ │ │ - blcc 0x22b75c │ │ │ │ + blcc 0x22b6e8 │ │ │ │ movweq pc, #4110 @ 0x100e @ │ │ │ │ cdpeq 1, 0, cr15, cr1, cr14, {0} │ │ │ │ sbcle r2, pc, r0, lsl #22 │ │ │ │ svceq 0x0004f1be │ │ │ │ vaddl.u8 , d0, d12 │ │ │ │ strcc r1, [r4, #-15] │ │ │ │ andcc r3, r4, #4, 2 │ │ │ │ - b 0x14e756c │ │ │ │ + b 0x14e74f8 │ │ │ │ @ instruction: 0xf00079e9 │ │ │ │ @ instruction: 0xf1090301 │ │ │ │ ldrb r4, [r7, r0, lsl #24] │ │ │ │ - blls 0x159b10 │ │ │ │ + blls 0x159a9c │ │ │ │ @ instruction: 0xf5032201 │ │ │ │ andsvs r5, sl, #64, 6 │ │ │ │ andlt r9, r3, r1, lsl #16 │ │ │ │ svcmi 0x00f0e8bd │ │ │ │ stclt 7, cr15, [sl, #988] @ 0x3dc │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @@ -226520,35 +226492,35 @@ │ │ │ │ andcc r0, r1, pc, asr #14 │ │ │ │ cdpeq 1, 0, cr15, cr1, cr14, {0} │ │ │ │ svceq 0x0001f01c │ │ │ │ @ instruction: 0xf990d0f5 │ │ │ │ @ instruction: 0xf99e2000 │ │ │ │ @ instruction: 0xf99e3001 │ │ │ │ @ instruction: 0xf9909000 │ │ │ │ - blx 0xfe1956ee │ │ │ │ + blx 0xfe19567a │ │ │ │ strtmi r4, [r2], -r3, lsl #10 │ │ │ │ - blx 0xff37ef9e │ │ │ │ - bl 0x576518 │ │ │ │ + blx 0xff37ef2a │ │ │ │ + bl 0x5764a4 │ │ │ │ cmpmi fp, r2, lsl #20 │ │ │ │ svcmi 0x0000f5ba │ │ │ │ stmdbeq r0, {r0, r1, r4, r5, r6, r8, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf007bfa2 │ │ │ │ rsbscs r0, pc, #67108864 @ 0x4000000 │ │ │ │ - ble 0x4bf170 │ │ │ │ + ble 0x4bf0fc │ │ │ │ svcmi 0x0000f51a │ │ │ │ mvnscc pc, #-1073741796 @ 0xc000001c │ │ │ │ @ instruction: 0xf007bfbd │ │ │ │ addcs r0, r0, #67108864 @ 0x4000000 │ │ │ │ - b 0x14bf184 │ │ │ │ + b 0x14bf110 │ │ │ │ svclt 0x00a4222a │ │ │ │ stmdbeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ movweq pc, #4103 @ 0x1007 @ │ │ │ │ @ instruction: 0xf801b10b │ │ │ │ @ instruction: 0xf10c200c │ │ │ │ - b 0x12f073c │ │ │ │ + b 0x12f06c8 │ │ │ │ @ instruction: 0xf1bc0809 │ │ │ │ andle r0, r5, r0, lsl pc │ │ │ │ strbeq pc, [pc, -r7, asr #7] @ │ │ │ │ @ instruction: 0xf10e3001 │ │ │ │ ldr r0, [r7, r1, lsl #28]! │ │ │ │ svceq 0x0000f1b8 │ │ │ │ @ instruction: 0xf506d003 │ │ │ │ @@ -226564,45 +226536,45 @@ │ │ │ │ addlt r4, r3, pc, lsl r6 │ │ │ │ ldrmi r4, [r1], sl, lsl #13 │ │ │ │ @ instruction: 0xf7f74680 │ │ │ │ @ instruction: 0xf1a7fc89 │ │ │ │ strcs r0, [r0, -r2, lsl #28] │ │ │ │ @ instruction: 0xf1a94606 │ │ │ │ ldrbmi r0, [r0], -r2, lsl #2 │ │ │ │ - stmibne r8, {r0, r2, r3, r6, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + stmdbne r8, {r0, r2, r3, r6, r9, sl, ip, sp, lr, pc}^ │ │ │ │ ldmdbeq r3!, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ @ instruction: 0x970146bc │ │ │ │ svceq 0x0001f01c │ │ │ │ @ instruction: 0xf10cd10a │ │ │ │ vmull.u8 q8, d6, d1 │ │ │ │ andcc r0, r2, pc, lsl #13 │ │ │ │ @ instruction: 0xf10e3102 │ │ │ │ @ instruction: 0xf01c0e02 │ │ │ │ rscsle r0, r4, r1, lsl #30 │ │ │ │ @ instruction: 0x2000f9b1 │ │ │ │ - bleq 0x129900 │ │ │ │ + bleq 0x12988c │ │ │ │ @ instruction: 0x3002f9be │ │ │ │ @ instruction: 0xa002f8b1 │ │ │ │ @ instruction: 0x7000f8be │ │ │ │ strmi pc, [r3, #-2946] @ 0xfffff47e │ │ │ │ strtmi r4, [fp], -r2, lsr #12 │ │ │ │ orrcs pc, r7, #206848 @ 0x32800 │ │ │ │ - beq 0x1a8428 │ │ │ │ + beq 0x1a83b4 │ │ │ │ @ instruction: 0xf1ba415b │ │ │ │ @ instruction: 0xf1734f00 │ │ │ │ - b 0x14af3ec │ │ │ │ + b 0x14af378 │ │ │ │ svclt 0x00a4422a │ │ │ │ - bleq 0x16980c │ │ │ │ + bleq 0x169798 │ │ │ │ rscsvc pc, pc, #74448896 @ 0x4700000 │ │ │ │ @ instruction: 0xf1bada08 │ │ │ │ @ instruction: 0xf1734f00 │ │ │ │ svclt 0x00bc33ff │ │ │ │ - bleq 0x169820 │ │ │ │ + bleq 0x1697ac │ │ │ │ andmi pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ - blx 0xfe2ac18c │ │ │ │ + blx 0xfe2ac118 │ │ │ │ andcc r9, r2, r1, lsl #22 │ │ │ │ stceq 1, cr15, [r1], {12} │ │ │ │ movweq lr, #47683 @ 0xba43 │ │ │ │ @ instruction: 0xf8599301 │ │ │ │ vmvn.i32 d26, #234 @ 0x000000ea │ │ │ │ @ instruction: 0xf830068f │ │ │ │ tstcc r2, r2, lsl #24 │ │ │ │ @@ -226621,29 +226593,29 @@ │ │ │ │ svclt 0x0000bca1 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ ldrmi fp, [sp], -r3, lsl #1 │ │ │ │ @ instruction: 0xf64d4616 │ │ │ │ - vqdmull.s , d16, d0[2] │ │ │ │ + vqdmull.s , d0, d0[2] │ │ │ │ stmib sp, {r0, r1, r4, r5, r8, r9, fp}^ │ │ │ │ @ instruction: 0xf7f70100 │ │ │ │ svcne 0x002bfc09 │ │ │ │ strcs r9, [r0, #-2305] @ 0xfffff6ff │ │ │ │ ssat16mi r1, #15, r2 │ │ │ │ svceq 0x0001f01e │ │ │ │ @ instruction: 0xf10ed108 │ │ │ │ vmull.p8 q8, d0, d1 │ │ │ │ andcc r1, r4, #15 │ │ │ │ @ instruction: 0xf01e3304 │ │ │ │ rscsle r0, r6, r1, lsl #30 │ │ │ │ @ instruction: 0xf04f6854 │ │ │ │ ldmdavs pc, {r8, fp} @ │ │ │ │ - blx 0xfe207a2e │ │ │ │ + blx 0xfe2079ba │ │ │ │ ldmdavs r4, {r0, r1, r2, sl, fp, ip, sp, lr} │ │ │ │ stmdage r6, {r2, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ smladeq sl, r7, fp, lr │ │ │ │ @ instruction: 0x0c08eb5c │ │ │ │ @ instruction: 0xf04fbf68 │ │ │ │ strbtmi r0, [r0], r1, lsl #18 │ │ │ │ svceq 0x0000f1b9 │ │ │ │ @@ -226688,25 +226660,25 @@ │ │ │ │ @ instruction: 0xf00c4650 │ │ │ │ cps #1 │ │ │ │ stmdbcs r0, {r0, sl, fp} │ │ │ │ @ instruction: 0xf990d139 │ │ │ │ @ instruction: 0xf99e2001 │ │ │ │ @ instruction: 0xf9903001 │ │ │ │ @ instruction: 0xf99ea000 │ │ │ │ - blx 0xfe19998a │ │ │ │ + blx 0xfe199916 │ │ │ │ strtmi r4, [r2], -r3, lsl #10 │ │ │ │ - blx 0xff37f23e │ │ │ │ + blx 0xff37f1ca │ │ │ │ ldmne r2, {r0, r1, r3, r7, r8, r9, sp} │ │ │ │ addcc r4, r0, #-1073741802 @ 0xc0000016 │ │ │ │ movweq pc, #323 @ 0x143 @ │ │ │ │ svcmi 0x0000f5b2 │ │ │ │ - beq 0x129f70 │ │ │ │ + beq 0x129efc │ │ │ │ @ instruction: 0xf007bfa2 │ │ │ │ cmncs pc, #268435456 @ 0x10000000 │ │ │ │ - ble 0x3ff1f4 │ │ │ │ + ble 0x3ff180 │ │ │ │ svcmi 0x0000f512 │ │ │ │ mvnscc pc, #-1073741796 @ 0xc000001c │ │ │ │ @ instruction: 0xf007bfb7 │ │ │ │ andsne r0, r3, #268435456 @ 0x10000000 │ │ │ │ ldrmi r2, [r1], -r0, lsl #7 │ │ │ │ @ instruction: 0xf007bfa8 │ │ │ │ tstlt sl, r1, lsl #4 │ │ │ │ @@ -226723,44 +226695,44 @@ │ │ │ │ @ instruction: 0xf10e3001 │ │ │ │ ldr r0, [r6, r1, lsl #28]! │ │ │ │ svceq 0x0000f1b8 │ │ │ │ @ instruction: 0xf506d003 │ │ │ │ andcs r5, r1, #64, 6 │ │ │ │ @ instruction: 0x4630621a │ │ │ │ svcmi 0x00f8e8bd │ │ │ │ - bllt 0xff2ab9f0 │ │ │ │ + bllt 0xff2ab97c │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ umulllt r4, r3, r9, r6 │ │ │ │ strmi r4, [r3], r8, lsl #13 │ │ │ │ @ instruction: 0xf7f74616 │ │ │ │ @ instruction: 0x4607fb33 │ │ │ │ @ instruction: 0xf04f4648 │ │ │ │ @ instruction: 0xf64d0900 │ │ │ │ - vmull.s , d16, d0[2] │ │ │ │ + vmull.s , d0, d0[2] │ │ │ │ @ instruction: 0x46490a33 │ │ │ │ strmi lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ movweq pc, #4097 @ 0x1001 @ │ │ │ │ - blcs 0xf9e54 │ │ │ │ + blcs 0xf9de0 │ │ │ │ ldrmi sp, [ip], r2, asr #2 │ │ │ │ @ instruction: 0x2002f9b6 │ │ │ │ @ instruction: 0x3002f9b0 │ │ │ │ @ instruction: 0xe000f8b0 │ │ │ │ - blx 0xfe18fb36 │ │ │ │ + blx 0xfe18fac2 │ │ │ │ stmib sp, {r0, r1, r9, ip, sp}^ │ │ │ │ ldmib sp, {r9, ip, sp}^ │ │ │ │ - blx 0xff1f6672 │ │ │ │ + blx 0xff1f65fe │ │ │ │ ldmne r2, {r1, r2, r3, r7, r8, r9, sp} │ │ │ │ @ instruction: 0xf512415b │ │ │ │ @ instruction: 0xf1434e00 │ │ │ │ @ instruction: 0xf1be0300 │ │ │ │ @ instruction: 0xf1734f00 │ │ │ │ - b 0x14aea88 │ │ │ │ + b 0x14aea14 │ │ │ │ svclt 0x00a4422e │ │ │ │ stceq 0, cr15, [r1], {7} │ │ │ │ rscsvc pc, pc, #74448896 @ 0x4700000 │ │ │ │ @ instruction: 0xf1beda08 │ │ │ │ @ instruction: 0xf1734f00 │ │ │ │ svclt 0x00bc33ff │ │ │ │ stceq 0, cr15, [r1], {7} │ │ │ │ @@ -226783,57 +226755,57 @@ │ │ │ │ andcc r3, r2, r2, lsl #12 │ │ │ │ @ instruction: 0xf1b9e7ae │ │ │ │ andle r0, r3, r0, lsl #30 │ │ │ │ movtpl pc, #1291 @ 0x50b @ │ │ │ │ andsvs r2, sl, #268435456 @ 0x10000000 │ │ │ │ andlt r4, r3, r8, asr r6 │ │ │ │ svcmi 0x00f0e8bd │ │ │ │ - bllt 0x14abae0 │ │ │ │ + bllt 0x14aba6c │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ ldrmi fp, [lr], -r3, lsl #1 │ │ │ │ @ instruction: 0x460d4617 │ │ │ │ - blne 0xff32b454 │ │ │ │ - bleq 0xdea624 │ │ │ │ + blne 0x132b3e0 │ │ │ │ + bleq 0xdea5b0 │ │ │ │ @ instruction: 0xf7f79001 │ │ │ │ @ instruction: 0x4632fab7 │ │ │ │ ldrtmi r2, [r9], -r0, lsl #12 │ │ │ │ @ instruction: 0xf00e46b6 │ │ │ │ @ instruction: 0xf10e0301 │ │ │ │ - blcs 0xf1340 │ │ │ │ + blcs 0xf12cc │ │ │ │ stmdavs ip, {r0, r1, r2, r4, r5, r8, ip, lr, pc} │ │ │ │ - blx 0xfe207ba2 │ │ │ │ + blx 0xfe207b2e │ │ │ │ stmdavs ip, {r0, r1, r2, sl, fp, ip, pc}^ │ │ │ │ - blx 0xfe207caa │ │ │ │ - bl 0x757b6c │ │ │ │ - bl 0x17f037c │ │ │ │ + blx 0xfe207c36 │ │ │ │ + bl 0x757af8 │ │ │ │ + bl 0x17f0308 │ │ │ │ svclt 0x00680c08 │ │ │ │ strbtmi r2, [r1], r1, lsl #6 │ │ │ │ @ instruction: 0xf11abb83 │ │ │ │ @ instruction: 0xf15c4880 │ │ │ │ svclt 0x00680c00 │ │ │ │ strbtmi r2, [r1], r1, lsl #6 │ │ │ │ - bl 0x71c87c │ │ │ │ - bl 0x17efb94 │ │ │ │ + bl 0x71c808 │ │ │ │ + bl 0x17efb20 │ │ │ │ svclt 0x00680c0c │ │ │ │ strbtmi r2, [r1], r1, lsl #6 │ │ │ │ tstmi lr, #3072 @ 0xc00 │ │ │ │ @ instruction: 0xf8d5b2c3 │ │ │ │ mrscc r8, (UNDEF: 4) │ │ │ │ vsubl.u8 , d0, d4 │ │ │ │ @ instruction: 0xf85b100f │ │ │ │ - b 0xfe411c60 │ │ │ │ - b 0x1ae7b8 │ │ │ │ - b 0xfe1ae7c0 │ │ │ │ + b 0xfe411bec │ │ │ │ + b 0x1ae744 │ │ │ │ + b 0xfe1ae74c │ │ │ │ @ instruction: 0xf8450308 │ │ │ │ @ instruction: 0xf00e3b04 │ │ │ │ @ instruction: 0xf10e0301 │ │ │ │ - blcs 0xf13b0 │ │ │ │ + blcs 0xf133c │ │ │ │ @ instruction: 0xf1bed0c7 │ │ │ │ andle r0, ip, r4, lsl #30 │ │ │ │ andne pc, pc, r0, asr #7 │ │ │ │ tstcc r4, r4, lsl #10 │ │ │ │ ldr r3, [r8, r4, lsl #4]! │ │ │ │ stmibvc r9!, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ movweq pc, #4096 @ 0x1000 @ │ │ │ │ @@ -226848,46 +226820,46 @@ │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ ldrmi fp, [r9], r2, lsl #1 │ │ │ │ @ instruction: 0x46064617 │ │ │ │ tstls r1, r1, lsl #30 │ │ │ │ - blx 0x132bbe4 │ │ │ │ + blx 0x132bb70 │ │ │ │ strmi r9, [r0], r1, lsl #18 │ │ │ │ rscscc pc, pc, r9, lsl #2 │ │ │ │ stmdbeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf01e46ce │ │ │ │ tstle r8, r1, lsl #30 │ │ │ │ cdpeq 1, 0, cr15, cr1, cr14, {0} │ │ │ │ stmdaeq pc, {r3, r6, r7, r8, r9, ip, sp, lr, pc}^ @ │ │ │ │ andcc r3, r1, r1, lsl #14 │ │ │ │ svceq 0x0001f01e │ │ │ │ @ instruction: 0xf997d0f6 │ │ │ │ @ instruction: 0xf9902000 │ │ │ │ @ instruction: 0xf9903001 │ │ │ │ @ instruction: 0xf997c000 │ │ │ │ - blx 0xfe195c46 │ │ │ │ + blx 0xfe195bd2 │ │ │ │ strtmi r4, [r2], -r3, lsl #10 │ │ │ │ - blx 0xff37f4f6 │ │ │ │ - bl 0x576a7c │ │ │ │ + blx 0xff37f482 │ │ │ │ + bl 0x576a08 │ │ │ │ cmpmi fp, r2, lsl #24 │ │ │ │ stceq 1, cr15, [r0], {28} │ │ │ │ movweq pc, #323 @ 0x143 @ │ │ │ │ svcmi 0x0000f5bc │ │ │ │ andeq pc, r0, #-1073741796 @ 0xc000001c │ │ │ │ @ instruction: 0xf008bfa2 │ │ │ │ @ instruction: 0xf04f0301 │ │ │ │ @ instruction: 0x461a0c7f │ │ │ │ @ instruction: 0xf51cda0f │ │ │ │ @ instruction: 0xf1734f00 │ │ │ │ svclt 0x00bd33ff │ │ │ │ movweq pc, #4104 @ 0x1008 @ │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ - b 0x14bf4ec │ │ │ │ + b 0x14bf478 │ │ │ │ svclt 0x00a42c2c │ │ │ │ @ instruction: 0xf0082200 │ │ │ │ tstlt fp, r1, lsl #6 │ │ │ │ andgt pc, lr, r1, lsl #16 │ │ │ │ cdpeq 1, 0, cr15, cr1, cr14, {0} │ │ │ │ stmdbeq r2, {r0, r3, r6, r9, fp, sp, lr, pc} │ │ │ │ svceq 0x0010f1be │ │ │ │ @@ -226909,37 +226881,37 @@ │ │ │ │ @ instruction: 0x460e4692 │ │ │ │ @ instruction: 0xf7f74681 │ │ │ │ @ instruction: 0xf1a8f9d9 │ │ │ │ @ instruction: 0xf04f0102 │ │ │ │ strmi r0, [r7], -r0, lsl #16 │ │ │ │ @ instruction: 0xf1aa46c6 │ │ │ │ @ instruction: 0xf64d0002 │ │ │ │ - vmull.s , d16, d0[2] │ │ │ │ + vmull.s , d0, d0[2] │ │ │ │ stmib sp, {r0, r1, r4, r5, r9, fp}^ │ │ │ │ @ instruction: 0xf01e4500 │ │ │ │ tstle r9, r1, lsl #30 │ │ │ │ cdpeq 1, 0, cr15, cr1, cr14, {0} │ │ │ │ streq pc, [pc, r7, asr #7] │ │ │ │ andcc r3, r2, r2, lsl #12 │ │ │ │ @ instruction: 0xf01e3102 │ │ │ │ rscsle r0, r5, r1, lsl #30 │ │ │ │ @ instruction: 0x2000f9b0 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x3002f9b1 │ │ │ │ @ instruction: 0xb002f8b0 │ │ │ │ - blx 0xfe18fd62 │ │ │ │ + blx 0xfe18fcee │ │ │ │ stmib sp, {r0, r1, r9, ip, sp}^ │ │ │ │ ldmib sp, {r9, ip, sp}^ │ │ │ │ - blx 0xff3b693e │ │ │ │ + blx 0xff3b68ca │ │ │ │ ldmne r2, {r2, r7, r8, r9, sp} │ │ │ │ @ instruction: 0xf512415b │ │ │ │ @ instruction: 0xf1434b00 │ │ │ │ @ instruction: 0xf1bb0300 │ │ │ │ @ instruction: 0xf1734f00 │ │ │ │ - b 0x14aed54 │ │ │ │ + b 0x14aece0 │ │ │ │ svclt 0x00a4422b │ │ │ │ stceq 0, cr15, [r1], {7} │ │ │ │ rscsvc pc, pc, #74448896 @ 0x4700000 │ │ │ │ @ instruction: 0xf1bbda08 │ │ │ │ @ instruction: 0xf1734f00 │ │ │ │ svclt 0x00bc33ff │ │ │ │ stceq 0, cr15, [r1], {7} │ │ │ │ @@ -226969,56 +226941,56 @@ │ │ │ │ svceq 0x00d0f8cc │ │ │ │ ldrmi fp, [sp], -r3, lsl #1 │ │ │ │ pkhbtmi r4, r3, r6, lsl #12 │ │ │ │ @ instruction: 0xf7f79101 │ │ │ │ svcne 0x002bf95d │ │ │ │ strcs r9, [r0, #-2305] @ 0xfffff6ff │ │ │ │ ssat16mi r1, #15, r2 │ │ │ │ - strbne pc, [r8], sp, asr #12 @ │ │ │ │ + strbne pc, [r8], -sp, asr #12 @ │ │ │ │ ldrteq pc, [r3], -r0, asr #5 @ │ │ │ │ svceq 0x0001f01e │ │ │ │ @ instruction: 0xf10ed108 │ │ │ │ vmull.p8 q8, d0, d1 │ │ │ │ andcc r1, r4, #15 │ │ │ │ @ instruction: 0xf01e3304 │ │ │ │ rscsle r0, r6, r1, lsl #30 │ │ │ │ @ instruction: 0xf04f6857 │ │ │ │ ldmdavs ip, {fp} │ │ │ │ @ instruction: 0x9c04fb87 │ │ │ │ ldmdavs r4, {r0, r1, r2, r3, r4, r6, fp, sp, lr} │ │ │ │ strge pc, [r7, -r4, lsl #23] │ │ │ │ - beq 0x3a8a84 │ │ │ │ + beq 0x3a8a10 │ │ │ │ @ instruction: 0x0c07eb5c │ │ │ │ @ instruction: 0xf04fbf68 │ │ │ │ strbtmi r0, [r1], r1, lsl #16 │ │ │ │ svceq 0x0000f1b8 │ │ │ │ @ instruction: 0xf11ad12d │ │ │ │ @ instruction: 0xf15c4780 │ │ │ │ svclt 0x00680c00 │ │ │ │ stmdaeq r1, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf1b846e1 │ │ │ │ @ instruction: 0xd1220f00 │ │ │ │ - bl 0x17f4648 │ │ │ │ + bl 0x17f45d4 │ │ │ │ svclt 0x00680c0c │ │ │ │ stmdaeq r1, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf1b846e1 │ │ │ │ tstle r8, r0, lsl #30 │ │ │ │ - b 0x125a97c │ │ │ │ + b 0x125a908 │ │ │ │ @ instruction: 0xf1be0508 │ │ │ │ @ instruction: 0xf8560f03 │ │ │ │ @ instruction: 0xf8518037 │ │ │ │ - b 0xfe409f28 │ │ │ │ - b 0x3f0e90 │ │ │ │ - b 0xfe3f0e98 │ │ │ │ + b 0xfe409eb4 │ │ │ │ + b 0x3f0e1c │ │ │ │ + b 0xfe3f0e24 │ │ │ │ @ instruction: 0xf8410707 │ │ │ │ andle r7, sp, lr, lsr #32 │ │ │ │ andne pc, pc, r0, asr #7 │ │ │ │ movwcc r3, #16900 @ 0x4204 │ │ │ │ cdpeq 0, 0, cr15, cr2, cr15, {2} │ │ │ │ - b 0x14e7d50 │ │ │ │ + b 0x14e7cdc │ │ │ │ @ instruction: 0xf00079e9 │ │ │ │ @ instruction: 0xf1090801 │ │ │ │ ldrb r4, [pc, r0, lsl #24] │ │ │ │ @ instruction: 0xf50bb11d │ │ │ │ andcs r5, r1, #64, 6 │ │ │ │ @ instruction: 0x4658621a │ │ │ │ pop {r0, r1, ip, sp, pc} │ │ │ │ @@ -227031,31 +227003,31 @@ │ │ │ │ @ instruction: 0x460f461e │ │ │ │ @ instruction: 0x46044690 │ │ │ │ @ instruction: 0xf8e4f7f7 │ │ │ │ @ instruction: 0x26004632 │ │ │ │ svccc 0x00014605 │ │ │ │ ldrtmi r4, [r1], -r0, asr #12 │ │ │ │ movweq pc, #4097 @ 0x1001 @ │ │ │ │ - blcs 0xfa2e8 │ │ │ │ + blcs 0xfa274 │ │ │ │ @ instruction: 0xf990d13c │ │ │ │ @ instruction: 0xf992c000 │ │ │ │ @ instruction: 0xf990e000 │ │ │ │ @ instruction: 0xf9928001 │ │ │ │ - blx 0xfe411efe │ │ │ │ - blx 0xfe321736 │ │ │ │ - bl 0xff010324 │ │ │ │ - bl 0x1c70f24 │ │ │ │ - bl 0x7f172c │ │ │ │ - bl 0x1470f3c │ │ │ │ + blx 0xfe411e8a │ │ │ │ + blx 0xfe3216c2 │ │ │ │ + bl 0xff0102b0 │ │ │ │ + bl 0x1c70eb0 │ │ │ │ + bl 0x7f16b8 │ │ │ │ + bl 0x1470ec8 │ │ │ │ @ instruction: 0xf5bc0e0e │ │ │ │ @ instruction: 0xf17e4f00 │ │ │ │ svclt 0x00a20800 │ │ │ │ cdpeq 0, 0, cr15, cr1, cr5, {0} │ │ │ │ - ldcleq 0, cr15, [pc], #-316 @ 0xedde4 │ │ │ │ - ble 0x47f8f0 │ │ │ │ + ldcleq 0, cr15, [pc], #-316 @ 0xedd70 │ │ │ │ + ble 0x47f87c │ │ │ │ svcmi 0x0000f51c │ │ │ │ mcreq 1, 0, pc, cr0, cr14, {2} @ │ │ │ │ @ instruction: 0xf005bfbd │ │ │ │ @ instruction: 0xf04f0e01 │ │ │ │ ldrbtmi r0, [r3], -r0, lsl #25 │ │ │ │ @ instruction: 0x2c2cea4f │ │ │ │ @ instruction: 0xf005bfa8 │ │ │ │ @@ -227064,15 +227036,15 @@ │ │ │ │ andgt pc, r1, r7, lsl #16 │ │ │ │ vorr.i32 d20, #56832 @ 0x0000de00 │ │ │ │ @ instruction: 0xf001054f │ │ │ │ andcc r0, r1, r1, lsl #6 │ │ │ │ tstcc r1, r1, lsl #4 │ │ │ │ sbcle r2, r2, r0, lsl #22 │ │ │ │ andle r2, r4, r0, lsl r9 │ │ │ │ - strbeq pc, [pc, #-965] @ 0xedba3 @ │ │ │ │ + strbeq pc, [pc, #-965] @ 0xedb2f @ │ │ │ │ andcc r3, r1, #1 │ │ │ │ @ instruction: 0xb11ee7b6 │ │ │ │ movtpl pc, #1284 @ 0x504 @ │ │ │ │ andsvs r2, sl, #268435456 @ 0x10000000 │ │ │ │ pop {r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7f743f8 │ │ │ │ svclt 0x0000b90f │ │ │ │ @@ -227082,99 +227054,99 @@ │ │ │ │ svceq 0x00e0f8cc │ │ │ │ @ instruction: 0x4690461f │ │ │ │ strmi r4, [r4], -lr, lsl #12 │ │ │ │ @ instruction: 0xf87cf7f7 │ │ │ │ smladxcs r0, r9, r6, r4 │ │ │ │ ldrtmi r4, [sl], -r5, lsl #12 │ │ │ │ @ instruction: 0xf64d4640 │ │ │ │ - vmul.i d17, d16, d0[2] │ │ │ │ + vmul.i d17, d0, d0[2] │ │ │ │ @ instruction: 0xf0020833 │ │ │ │ andcc r0, r1, #67108864 @ 0x4000000 │ │ │ │ teqle pc, r0, lsl #22 │ │ │ │ @ instruction: 0xc000f9b0 │ │ │ │ @ instruction: 0xe000f9b1 │ │ │ │ @ instruction: 0x9002f9b0 │ │ │ │ @ instruction: 0xa002f9b1 │ │ │ │ vmlagt.f64 d15, d30, d12 │ │ │ │ - bls 0x3acdf8 │ │ │ │ + bls 0x3acd84 │ │ │ │ @ instruction: 0x0c09ebbc │ │ │ │ vmlseq.f64 d14, d10, d30 │ │ │ │ @ instruction: 0x0c0ceb1c │ │ │ │ vmlseq.f64 d14, d14, d14 │ │ │ │ svcmi 0x0000f1bc │ │ │ │ - beq 0x12a5e4 │ │ │ │ + beq 0x12a570 │ │ │ │ stmdbmi ip!, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc} │ │ │ │ @ instruction: 0xf005bfa4 │ │ │ │ @ instruction: 0xf6470301 │ │ │ │ - ble 0x30c7f8 │ │ │ │ + ble 0x30c784 │ │ │ │ svcmi 0x0000f1bc │ │ │ │ mcreq 1, 0, pc, cr0, cr14, {2} @ │ │ │ │ @ instruction: 0xf005bfbc │ │ │ │ vst2.8 {d16-d19}, [pc], r1 │ │ │ │ tstmi pc, #0, 18 │ │ │ │ @ instruction: 0xf8b6b2eb │ │ │ │ andcc ip, r2, r0 │ │ │ │ vaddw.u8 , , d2 │ │ │ │ @ instruction: 0xf858058f │ │ │ │ - b 0xc260f0 │ │ │ │ - b 0x32ec60 │ │ │ │ - b 0x11b0464 │ │ │ │ + b 0xc2607c │ │ │ │ + b 0x32ebec │ │ │ │ + b 0x11b03f0 │ │ │ │ @ instruction: 0xf8260309 │ │ │ │ @ instruction: 0xf0023b02 │ │ │ │ andcc r0, r1, #67108864 @ 0x4000000 │ │ │ │ adcsle r2, pc, r0, lsl #22 │ │ │ │ andle r2, r5, r8, lsl #20 │ │ │ │ - streq pc, [pc, #965] @ 0xee409 │ │ │ │ + streq pc, [pc, #965] @ 0xee395 │ │ │ │ andcc r3, r2, r2, lsl #12 │ │ │ │ ldr r3, [r2, r2, lsl #2]! │ │ │ │ @ instruction: 0xf504b11f │ │ │ │ andcs r5, r1, #64, 6 │ │ │ │ @ instruction: 0x4620621a │ │ │ │ @ instruction: 0x47f0e8bd │ │ │ │ stmialt r0!, {r0, r1, r2, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ ldrmi fp, [lr], -r3, lsl #1 │ │ │ │ @ instruction: 0x460d4617 │ │ │ │ - blne 0xff32b9b0 │ │ │ │ - bleq 0xdeab80 │ │ │ │ + blne 0x132b93c │ │ │ │ + bleq 0xdeab0c │ │ │ │ @ instruction: 0xf7f79001 │ │ │ │ ldrtmi pc, [r3], -r9, lsl #16 @ │ │ │ │ ldrtmi r2, [sl], -r0, lsl #12 │ │ │ │ @ instruction: 0xf00e46b6 │ │ │ │ @ instruction: 0xf10e0c01 │ │ │ │ strbtmi r0, [r1], -r1, lsl #28 │ │ │ │ svceq 0x0000f1bc │ │ │ │ ldmdavs r4, {r2, r4, r5, r8, ip, lr, pc} │ │ │ │ - blx 0xfe208122 │ │ │ │ + blx 0xfe2080ae │ │ │ │ ldmdavs r4, {r0, r1, r2, sl, fp, pc}^ │ │ │ │ - blx 0xfe20822a │ │ │ │ - bl 0xfef148cc │ │ │ │ - bl 0x1bf00d8 │ │ │ │ - bl 0x6f10e0 │ │ │ │ - bl 0x17f00dc │ │ │ │ + blx 0xfe2081b6 │ │ │ │ + bl 0xfef14858 │ │ │ │ + bl 0x1bf0064 │ │ │ │ + bl 0x6f106c │ │ │ │ + bl 0x17f0068 │ │ │ │ svclt 0x00680c0c │ │ │ │ strbtmi r2, [r0], r1, lsl #2 │ │ │ │ - b 0x14da56c │ │ │ │ + b 0x14da4f8 │ │ │ │ @ instruction: 0xf0007cec │ │ │ │ cps #1 │ │ │ │ - blx 0x18c00d4 │ │ │ │ + blx 0x18c0060 │ │ │ │ @ instruction: 0xf8d5fc80 │ │ │ │ movwmi r9, #57344 @ 0xe000 │ │ │ │ - b 0xfe2fa8f0 │ │ │ │ + b 0xfe2fa87c │ │ │ │ movwcc r0, #16649 @ 0x4109 │ │ │ │ eorsgt pc, ip, fp, asr r8 @ │ │ │ │ andne pc, pc, r0, asr #7 │ │ │ │ tsteq ip, r1, lsl #20 │ │ │ │ stceq 0, cr15, [r1], {14} │ │ │ │ smlabbeq r9, r1, sl, lr │ │ │ │ cdpeq 1, 0, cr15, cr1, cr14, {0} │ │ │ │ - blne 0x22c214 │ │ │ │ + blne 0x22c1a0 │ │ │ │ @ instruction: 0xf1bc4661 │ │ │ │ sbcle r0, sl, r0, lsl #30 │ │ │ │ svceq 0x0004f1be │ │ │ │ vaddl.u8 , d0, d5 │ │ │ │ strcc r1, [r4, #-15] │ │ │ │ movwcc r3, #16900 @ 0x4204 │ │ │ │ @ instruction: 0xb126e7b9 │ │ │ │ @@ -227192,15 +227164,15 @@ │ │ │ │ @ instruction: 0x46044617 │ │ │ │ @ instruction: 0xf7f69101 │ │ │ │ cdpne 15, 7, cr15, cr2, cr3, {5} │ │ │ │ strcs r9, [r0], -r1, lsl #18 │ │ │ │ ldrtmi r4, [r3], -r5, lsl #12 │ │ │ │ @ instruction: 0x07df1e78 │ │ │ │ movwcc sp, #5126 @ 0x1406 │ │ │ │ - strbeq pc, [pc, #-965] @ 0xedda3 @ │ │ │ │ + strbeq pc, [pc, #-965] @ 0xedd2f @ │ │ │ │ andcc r3, r1, #1 │ │ │ │ ldrble r0, [r8, #2015]! @ 0x7df │ │ │ │ mulgt r1, r0, r9 │ │ │ │ mul r0, r2, r9 │ │ │ │ mulvc r0, r0, r9 │ │ │ │ mulhi r1, r2, r9 │ │ │ │ vmlagt.f64 d15, d30, d12 │ │ │ │ @@ -227215,23 +227187,23 @@ │ │ │ │ @ instruction: 0xf04f0701 │ │ │ │ sxtahmi r0, lr, pc, ror #24 @ │ │ │ │ @ instruction: 0xf51cda10 │ │ │ │ @ instruction: 0xf15e4f00 │ │ │ │ svclt 0x00bd0e00 │ │ │ │ streq pc, [r1, -r5] │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ - b 0x14bfcbc │ │ │ │ + b 0x14bfc48 │ │ │ │ svclt 0x00a42c2c │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ streq pc, [r1, -r5] │ │ │ │ @ instruction: 0xf801b10f │ │ │ │ movwcc ip, #4099 @ 0x1003 │ │ │ │ streq lr, [lr], -r6, asr #20 │ │ │ │ andle r2, r4, r0, lsl fp │ │ │ │ - strbeq pc, [pc, #-965] @ 0xede1f @ │ │ │ │ + strbeq pc, [pc, #-965] @ 0xeddab @ │ │ │ │ andcc r3, r1, #1 │ │ │ │ @ instruction: 0xb11ee7b9 │ │ │ │ movtpl pc, #1284 @ 0x504 @ │ │ │ │ andsvs r2, sl, #268435456 @ 0x10000000 │ │ │ │ andlt r4, r2, r0, lsr #12 │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ svclt 0x00d0f7f6 │ │ │ │ @@ -227241,65 +227213,65 @@ │ │ │ │ svceq 0x00e0f8cc │ │ │ │ pkhbtmi r4, r8, lr, lsl #12 │ │ │ │ @ instruction: 0x46044617 │ │ │ │ @ instruction: 0xff3ef7f6 │ │ │ │ @ instruction: 0x26001eb2 │ │ │ │ cdpne 6, 11, cr4, cr9, cr5, {0} │ │ │ │ ldrtmi r4, [r3], -r0, asr #12 │ │ │ │ - stmiane r8, {r0, r2, r3, r6, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + stmdane r8, {r0, r2, r3, r6, r9, sl, ip, sp, lr, pc}^ │ │ │ │ ldmdaeq r3!, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ strle r0, [r7], #-2015 @ 0xfffff821 │ │ │ │ vsubw.u8 , , d1 │ │ │ │ andcc r0, r2, pc, lsl #11 │ │ │ │ andcc r3, r2, #-2147483648 @ 0x80000000 │ │ │ │ ldrble r0, [r7, #2015]! @ 0x7df │ │ │ │ @ instruction: 0xc002f9b1 │ │ │ │ @ instruction: 0xf9b22700 │ │ │ │ @ instruction: 0xf9b1e000 │ │ │ │ @ instruction: 0xf9b29000 │ │ │ │ - blx 0xfe416262 │ │ │ │ - blx 0xfe361a96 │ │ │ │ - bl 0xff014a88 │ │ │ │ - bl 0x1c71288 │ │ │ │ - bl 0x7f1a90 │ │ │ │ - bl 0x147129c │ │ │ │ + blx 0xfe4161ee │ │ │ │ + blx 0xfe361a22 │ │ │ │ + bl 0xff014a14 │ │ │ │ + bl 0x1c71214 │ │ │ │ + bl 0x7f1a1c │ │ │ │ + bl 0x1471228 │ │ │ │ @ instruction: 0xf1bc0e0e │ │ │ │ @ instruction: 0xf17e4f00 │ │ │ │ - b 0x14b0a78 │ │ │ │ + b 0x14b0a04 │ │ │ │ svclt 0x00a4492c │ │ │ │ streq pc, [r1, -r5] │ │ │ │ ldmibvc pc!, {r0, r1, r2, r6, r9, sl, ip, sp, lr, pc}^ @ │ │ │ │ @ instruction: 0xf1bcda08 │ │ │ │ @ instruction: 0xf15e4f00 │ │ │ │ svclt 0x00bc0e00 │ │ │ │ streq pc, [r1, -r5] │ │ │ │ stmdbmi r0, {r0, r1, r2, r3, r6, sl, ip, sp, lr, pc} │ │ │ │ rsclt r4, pc, #-134217728 @ 0xf8000000 │ │ │ │ @ instruction: 0xc000f8b0 │ │ │ │ movwcc r3, #4098 @ 0x1002 │ │ │ │ - streq pc, [pc, #965] @ 0xee66d │ │ │ │ + streq pc, [pc, #965] @ 0xee5f9 │ │ │ │ eors pc, r7, r8, asr r8 @ │ │ │ │ andcc r3, r2, #-2147483648 @ 0x80000000 │ │ │ │ - b 0xbf8ed4 │ │ │ │ - b 0x32fef0 │ │ │ │ - b 0x12b06f4 │ │ │ │ + b 0xbf8e60 │ │ │ │ + b 0x32fe7c │ │ │ │ + b 0x12b0680 │ │ │ │ @ instruction: 0xf8200709 │ │ │ │ @ instruction: 0xd1b57c02 │ │ │ │ @ instruction: 0xf504b11e │ │ │ │ andcs r5, r1, #64, 6 │ │ │ │ @ instruction: 0x4620621a │ │ │ │ @ instruction: 0x47f0e8bd │ │ │ │ svclt 0x0064f7f6 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ ldrmi fp, [r6], -r3, lsl #1 │ │ │ │ @ instruction: 0xf64d461d │ │ │ │ - vqdmull.s , d16, d0[2] │ │ │ │ + vqdmull.s , d0, d0[2] │ │ │ │ stmib sp, {r0, r1, r4, r5, r8, r9, fp}^ │ │ │ │ @ instruction: 0xf7f60100 │ │ │ │ svcne 0x0032fecd │ │ │ │ strcs r9, [r0], -r1, lsl #18 │ │ │ │ ldrtmi r1, [r6], fp, lsr #30 │ │ │ │ @ instruction: 0xf01e2500 │ │ │ │ tstle r9, r1, lsl #30 │ │ │ │ @@ -227307,34 +227279,34 @@ │ │ │ │ andne pc, pc, r0, asr #7 │ │ │ │ movwcc r3, #16900 @ 0x4204 │ │ │ │ @ instruction: 0xf01e2500 │ │ │ │ rscsle r0, r5, r1, lsl #30 │ │ │ │ ldmdavs pc, {r2, r4, r6, fp, sp, lr} @ │ │ │ │ @ instruction: 0x8c07fb84 │ │ │ │ ldmdavs pc, {r2, r4, fp, sp, lr}^ @ │ │ │ │ - bls 0x2ed144 │ │ │ │ + bls 0x2ed0d0 │ │ │ │ stmdaeq r9, {r3, r4, r5, r7, r8, r9, fp, sp, lr, pc} │ │ │ │ @ instruction: 0x0c0aeb6c │ │ │ │ stmdaeq r8, {r3, r4, r8, r9, fp, sp, lr, pc} │ │ │ │ @ instruction: 0x0c0ceb5c │ │ │ │ strcs fp, [r1, #-3944] @ 0xfffff098 │ │ │ │ strtmi r4, [r9], r0, ror #13 │ │ │ │ - b 0x14da804 │ │ │ │ + b 0x14da790 │ │ │ │ @ instruction: 0xf0007cec │ │ │ │ @ instruction: 0xf10c0901 │ │ │ │ - blx 0x18c035c │ │ │ │ - b 0x12ad560 │ │ │ │ + blx 0x18c02e8 │ │ │ │ + b 0x12ad4ec │ │ │ │ @ instruction: 0xf8510609 │ │ │ │ andcc r9, r4, #46 @ 0x2e │ │ │ │ vsubw.u8 , q0, d4 │ │ │ │ @ instruction: 0xf85b100f │ │ │ │ - b 0xfe31e464 │ │ │ │ + b 0xfe31e3f0 │ │ │ │ @ instruction: 0xf1be0509 │ │ │ │ - b 0x231f88 │ │ │ │ - b 0xfe22f7b0 │ │ │ │ + b 0x231f14 │ │ │ │ + b 0xfe22f73c │ │ │ │ @ instruction: 0xf8410509 │ │ │ │ andle r5, r2, lr, lsr #32 │ │ │ │ cdpeq 0, 0, cr15, cr2, cr15, {2} │ │ │ │ @ instruction: 0xb126e7bc │ │ │ │ andcs r9, r1, #0, 22 │ │ │ │ movtpl pc, #1283 @ 0x503 @ │ │ │ │ stmdals r0, {r1, r3, r4, r9, sp, lr} │ │ │ │ @@ -227364,16 +227336,16 @@ │ │ │ │ @ instruction: 0x0c0ceb1c │ │ │ │ @ instruction: 0xf11c417f │ │ │ │ @ instruction: 0xf1470c80 │ │ │ │ @ instruction: 0xf5bc0700 │ │ │ │ @ instruction: 0xf1774f00 │ │ │ │ svclt 0x00a20800 │ │ │ │ streq pc, [r1, -r0] │ │ │ │ - ldcleq 0, cr15, [pc], #-316 @ 0xee2dc │ │ │ │ - ble 0x47fd00 │ │ │ │ + ldcleq 0, cr15, [pc], #-316 @ 0xee268 │ │ │ │ + ble 0x47fc8c │ │ │ │ svcmi 0x0000f51c │ │ │ │ @ instruction: 0x37fff177 │ │ │ │ @ instruction: 0xf000bfbd │ │ │ │ @ instruction: 0xf04f0701 │ │ │ │ ldrtmi r0, [r9], -r0, lsl #25 │ │ │ │ @ instruction: 0x2c2cea4f │ │ │ │ @ instruction: 0xf000bfa8 │ │ │ │ @@ -227400,103 +227372,103 @@ │ │ │ │ svceq 0x00e0f8cc │ │ │ │ @ instruction: 0x4690461f │ │ │ │ strmi r4, [r4], -lr, lsl #12 │ │ │ │ mcr2 7, 0, pc, cr0, cr6, {7} @ │ │ │ │ smladxcs r0, r9, r6, r4 │ │ │ │ ldrtmi r4, [sl], -r5, lsl #12 │ │ │ │ @ instruction: 0xf64d4640 │ │ │ │ - vmul.i d17, d16, d0[2] │ │ │ │ + vmul.i d17, d0, d0[2] │ │ │ │ @ instruction: 0xf0020833 │ │ │ │ andcc r0, r1, #67108864 @ 0x4000000 │ │ │ │ cmple r3, r0, lsl #22 │ │ │ │ @ instruction: 0xc000f9b0 │ │ │ │ @ instruction: 0xe000f9b1 │ │ │ │ @ instruction: 0x9002f9b0 │ │ │ │ @ instruction: 0xa002f9b1 │ │ │ │ vmlagt.f64 d15, d30, d12 │ │ │ │ - bls 0x3ad2f0 │ │ │ │ + bls 0x3ad27c │ │ │ │ @ instruction: 0x0c09ebbc │ │ │ │ vmlseq.f64 d14, d10, d30 │ │ │ │ @ instruction: 0x0c0ceb1c │ │ │ │ vmlseq.f64 d14, d14, d14 │ │ │ │ stcmi 5, cr15, [r0], {28} │ │ │ │ cdpeq 1, 0, cr15, cr0, cr14, {2} │ │ │ │ svcmi 0x0000f1bc │ │ │ │ - beq 0x12aae4 │ │ │ │ + beq 0x12aa70 │ │ │ │ stmdbmi ip!, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc} │ │ │ │ @ instruction: 0xf005bfa4 │ │ │ │ @ instruction: 0xf6470301 │ │ │ │ - ble 0x30ccf8 │ │ │ │ + ble 0x30cc84 │ │ │ │ svcmi 0x0000f1bc │ │ │ │ mcreq 1, 0, pc, cr0, cr14, {2} @ │ │ │ │ @ instruction: 0xf005bfbc │ │ │ │ vst2.8 {d16-d19}, [pc], r1 │ │ │ │ tstmi pc, #0, 18 │ │ │ │ @ instruction: 0xf8b6b2eb │ │ │ │ andcc ip, r2, r0 │ │ │ │ vaddw.u8 , , d2 │ │ │ │ @ instruction: 0xf858058f │ │ │ │ - b 0xc265f0 │ │ │ │ - b 0x32f160 │ │ │ │ - b 0x11b0964 │ │ │ │ + b 0xc2657c │ │ │ │ + b 0x32f0ec │ │ │ │ + b 0x11b08f0 │ │ │ │ @ instruction: 0xf8260309 │ │ │ │ @ instruction: 0xf0023b02 │ │ │ │ andcc r0, r1, #67108864 @ 0x4000000 │ │ │ │ adcsle r2, fp, r0, lsl #22 │ │ │ │ andle r2, r5, r8, lsl #20 │ │ │ │ - streq pc, [pc, #965] @ 0xee909 │ │ │ │ + streq pc, [pc, #965] @ 0xee895 │ │ │ │ andcc r3, r2, r2, lsl #12 │ │ │ │ str r3, [lr, r2, lsl #2]! │ │ │ │ @ instruction: 0xf504b11f │ │ │ │ andcs r5, r1, #64, 6 │ │ │ │ @ instruction: 0x4620621a │ │ │ │ @ instruction: 0x47f0e8bd │ │ │ │ mcrlt 7, 1, pc, cr0, cr6, {7} @ │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ ldrmi fp, [lr], -r3, lsl #1 │ │ │ │ @ instruction: 0x460d4617 │ │ │ │ - blne 0xff32beb0 │ │ │ │ - bleq 0xdeb080 │ │ │ │ + blne 0x132be3c │ │ │ │ + bleq 0xdeb00c │ │ │ │ @ instruction: 0xf7f69001 │ │ │ │ ldrtmi pc, [r3], -r9, lsl #27 @ │ │ │ │ ldrtmi r2, [sl], -r0, lsl #12 │ │ │ │ @ instruction: 0xf00e46b6 │ │ │ │ @ instruction: 0xf10e0c01 │ │ │ │ strbtmi r0, [r1], -r1, lsl #28 │ │ │ │ svceq 0x0000f1bc │ │ │ │ ldmdavs r4, {r3, r4, r5, r8, ip, lr, pc} │ │ │ │ - blx 0xfe208622 │ │ │ │ + blx 0xfe2085ae │ │ │ │ ldmdavs r4, {r0, r1, r2, sl, fp, pc}^ │ │ │ │ - blx 0xfe20872a │ │ │ │ - bl 0xfef14dcc │ │ │ │ - bl 0x1bf05d8 │ │ │ │ + blx 0xfe2086b6 │ │ │ │ + bl 0xfef14d58 │ │ │ │ + bl 0x1bf0564 │ │ │ │ @ instruction: 0xf1180c0a │ │ │ │ @ instruction: 0xf14c4880 │ │ │ │ - bl 0x6f15c0 │ │ │ │ - bl 0x17f05e4 │ │ │ │ + bl 0x6f154c │ │ │ │ + bl 0x17f0570 │ │ │ │ svclt 0x00680c0c │ │ │ │ strbtmi r2, [r0], r1, lsl #2 │ │ │ │ - b 0x14daa74 │ │ │ │ + b 0x14daa00 │ │ │ │ @ instruction: 0xf0007cec │ │ │ │ cps #1 │ │ │ │ - blx 0x18c05dc │ │ │ │ + blx 0x18c0568 │ │ │ │ @ instruction: 0xf8d5fc80 │ │ │ │ movwmi r9, #57344 @ 0xe000 │ │ │ │ - b 0xfe2fadf8 │ │ │ │ + b 0xfe2fad84 │ │ │ │ movwcc r0, #16649 @ 0x4109 │ │ │ │ eorsgt pc, ip, fp, asr r8 @ │ │ │ │ andne pc, pc, r0, asr #7 │ │ │ │ tsteq ip, r1, lsl #20 │ │ │ │ stceq 0, cr15, [r1], {14} │ │ │ │ smlabbeq r9, r1, sl, lr │ │ │ │ cdpeq 1, 0, cr15, cr1, cr14, {0} │ │ │ │ - blne 0x22c71c │ │ │ │ + blne 0x22c6a8 │ │ │ │ @ instruction: 0xf1bc4661 │ │ │ │ sbcle r0, r6, r0, lsl #30 │ │ │ │ svceq 0x0004f1be │ │ │ │ vaddl.u8 , d0, d5 │ │ │ │ strcc r1, [r4, #-15] │ │ │ │ movwcc r3, #16900 @ 0x4204 │ │ │ │ @ instruction: 0xb126e7b5 │ │ │ │ @@ -227514,15 +227486,15 @@ │ │ │ │ @ instruction: 0x46044617 │ │ │ │ @ instruction: 0xf7f69101 │ │ │ │ mrcne 13, 3, APSR_nzcv, cr2, cr15, {0} │ │ │ │ strcs r9, [r0], -r1, lsl #18 │ │ │ │ ldrtmi r4, [r3], -r5, lsl #12 │ │ │ │ @ instruction: 0x07df1e78 │ │ │ │ movwcc sp, #5126 @ 0x1406 │ │ │ │ - strbeq pc, [pc, #-965] @ 0xee2ab @ │ │ │ │ + strbeq pc, [pc, #-965] @ 0xee237 @ │ │ │ │ andcc r3, r1, #1 │ │ │ │ ldrble r0, [r8, #2015]! @ 0x7df │ │ │ │ mulgt r1, r0, r9 │ │ │ │ mul r0, r2, r9 │ │ │ │ mulvc r0, r0, r9 │ │ │ │ mulhi r1, r2, r9 │ │ │ │ vmlagt.f64 d15, d30, d12 │ │ │ │ @@ -227539,23 +227511,23 @@ │ │ │ │ @ instruction: 0xf04f0701 │ │ │ │ sxtahmi r0, lr, pc, ror #24 @ │ │ │ │ @ instruction: 0xf51cda10 │ │ │ │ @ instruction: 0xf15e4f00 │ │ │ │ svclt 0x00bd0e00 │ │ │ │ streq pc, [r1, -r5] │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ - b 0x14c01cc │ │ │ │ + b 0x14c0158 │ │ │ │ svclt 0x00a42c2c │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ streq pc, [r1, -r5] │ │ │ │ @ instruction: 0xf801b10f │ │ │ │ movwcc ip, #4099 @ 0x1003 │ │ │ │ streq lr, [lr], -r6, asr #20 │ │ │ │ andle r2, r4, r0, lsl fp │ │ │ │ - strbeq pc, [pc, #-965] @ 0xee32f @ │ │ │ │ + strbeq pc, [pc, #-965] @ 0xee2bb @ │ │ │ │ andcc r3, r1, #1 │ │ │ │ @ instruction: 0xb11ee7b5 │ │ │ │ movtpl pc, #1284 @ 0x504 @ │ │ │ │ andsvs r2, sl, #268435456 @ 0x10000000 │ │ │ │ andlt r4, r2, r0, lsr #12 │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ stcllt 7, cr15, [r8, #-984] @ 0xfffffc28 │ │ │ │ @@ -227565,67 +227537,67 @@ │ │ │ │ svceq 0x00e0f8cc │ │ │ │ pkhbtmi r4, r8, lr, lsl #12 │ │ │ │ @ instruction: 0x46044617 │ │ │ │ ldc2 7, cr15, [r6], #984 @ 0x3d8 │ │ │ │ @ instruction: 0x26001eb2 │ │ │ │ cdpne 6, 11, cr4, cr9, cr5, {0} │ │ │ │ ldrtmi r4, [r3], -r0, asr #12 │ │ │ │ - stmiane r8, {r0, r2, r3, r6, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + stmdane r8, {r0, r2, r3, r6, r9, sl, ip, sp, lr, pc}^ │ │ │ │ ldmdaeq r3!, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ strle r0, [r7], #-2015 @ 0xfffff821 │ │ │ │ vsubw.u8 , , d1 │ │ │ │ andcc r0, r2, pc, lsl #11 │ │ │ │ andcc r3, r2, #-2147483648 @ 0x80000000 │ │ │ │ ldrble r0, [r7, #2015]! @ 0x7df │ │ │ │ @ instruction: 0xc002f9b1 │ │ │ │ @ instruction: 0xf9b22700 │ │ │ │ @ instruction: 0xf9b1e000 │ │ │ │ @ instruction: 0xf9b29000 │ │ │ │ - blx 0xfe416772 │ │ │ │ - blx 0xfe361fa6 │ │ │ │ - bl 0xff014f98 │ │ │ │ - bl 0x1c71798 │ │ │ │ - bl 0x7f1fa0 │ │ │ │ - bl 0x14717ac │ │ │ │ + blx 0xfe4166fe │ │ │ │ + blx 0xfe361f32 │ │ │ │ + bl 0xff014f24 │ │ │ │ + bl 0x1c71724 │ │ │ │ + bl 0x7f1f2c │ │ │ │ + bl 0x1471738 │ │ │ │ @ instruction: 0xf51c0e0e │ │ │ │ @ instruction: 0xf14e4c00 │ │ │ │ @ instruction: 0xf1bc0e00 │ │ │ │ @ instruction: 0xf17e4f00 │ │ │ │ - b 0x14b0f90 │ │ │ │ + b 0x14b0f1c │ │ │ │ svclt 0x00a4492c │ │ │ │ streq pc, [r1, -r5] │ │ │ │ ldmibvc pc!, {r0, r1, r2, r6, r9, sl, ip, sp, lr, pc}^ @ │ │ │ │ @ instruction: 0xf1bcda08 │ │ │ │ @ instruction: 0xf15e4f00 │ │ │ │ svclt 0x00bc0e00 │ │ │ │ streq pc, [r1, -r5] │ │ │ │ stmdbmi r0, {r0, r1, r2, r3, r6, sl, ip, sp, lr, pc} │ │ │ │ rsclt r4, pc, #-134217728 @ 0xf8000000 │ │ │ │ @ instruction: 0xc000f8b0 │ │ │ │ movwcc r3, #4098 @ 0x1002 │ │ │ │ - streq pc, [pc, #965] @ 0xeeb85 │ │ │ │ + streq pc, [pc, #965] @ 0xeeb11 │ │ │ │ eors pc, r7, r8, asr r8 @ │ │ │ │ andcc r3, r2, #-2147483648 @ 0x80000000 │ │ │ │ - b 0xbf93ec │ │ │ │ - b 0x330408 │ │ │ │ - b 0x12b0c0c │ │ │ │ + b 0xbf9378 │ │ │ │ + b 0x330394 │ │ │ │ + b 0x12b0b98 │ │ │ │ @ instruction: 0xf8200709 │ │ │ │ @ instruction: 0xd1b17c02 │ │ │ │ @ instruction: 0xf504b11e │ │ │ │ andcs r5, r1, #64, 6 │ │ │ │ @ instruction: 0x4620621a │ │ │ │ @ instruction: 0x47f0e8bd │ │ │ │ ldcllt 7, cr15, [r8], {246} @ 0xf6 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ ldrmi fp, [r6], -r3, lsl #1 │ │ │ │ @ instruction: 0xf64d461d │ │ │ │ - vqdmull.s , d16, d0[2] │ │ │ │ + vqdmull.s , d0, d0[2] │ │ │ │ stmib sp, {r0, r1, r4, r5, r8, r9, fp}^ │ │ │ │ @ instruction: 0xf7f60100 │ │ │ │ svcne 0x0032fc41 │ │ │ │ strcs r9, [r0], -r1, lsl #18 │ │ │ │ ldrtmi r1, [r6], fp, lsr #30 │ │ │ │ @ instruction: 0xf01e2500 │ │ │ │ tstle r9, r1, lsl #30 │ │ │ │ @@ -227633,217 +227605,217 @@ │ │ │ │ andne pc, pc, r0, asr #7 │ │ │ │ movwcc r3, #16900 @ 0x4204 │ │ │ │ @ instruction: 0xf01e2500 │ │ │ │ rscsle r0, r5, r1, lsl #30 │ │ │ │ ldmdavs pc, {r2, r4, r6, fp, sp, lr} @ │ │ │ │ @ instruction: 0x8c07fb84 │ │ │ │ ldmdavs pc, {r2, r4, fp, sp, lr}^ @ │ │ │ │ - bls 0x2ed65c │ │ │ │ + bls 0x2ed5e8 │ │ │ │ stmdaeq r9, {r3, r4, r5, r7, r8, r9, fp, sp, lr, pc} │ │ │ │ @ instruction: 0x0c0aeb6c │ │ │ │ stmmi r0, {r3, r4, r8, ip, sp, lr, pc} │ │ │ │ stceq 1, cr15, [r0], {76} @ 0x4c │ │ │ │ stmdaeq r8, {r3, r4, r8, r9, fp, sp, lr, pc} │ │ │ │ @ instruction: 0x0c0ceb5c │ │ │ │ strcs fp, [r1, #-3944] @ 0xfffff098 │ │ │ │ strtmi r4, [r9], r0, ror #13 │ │ │ │ - b 0x14dad24 │ │ │ │ + b 0x14dacb0 │ │ │ │ @ instruction: 0xf0007cec │ │ │ │ @ instruction: 0xf10c0901 │ │ │ │ - blx 0x18c087c │ │ │ │ - b 0x12ada80 │ │ │ │ + blx 0x18c0808 │ │ │ │ + b 0x12ada0c │ │ │ │ @ instruction: 0xf8510609 │ │ │ │ andcc r9, r4, #46 @ 0x2e │ │ │ │ vsubw.u8 , q0, d4 │ │ │ │ @ instruction: 0xf85b100f │ │ │ │ - b 0xfe31e984 │ │ │ │ + b 0xfe31e910 │ │ │ │ @ instruction: 0xf1be0509 │ │ │ │ - b 0x2324a8 │ │ │ │ - b 0xfe22fcd0 │ │ │ │ + b 0x232434 │ │ │ │ + b 0xfe22fc5c │ │ │ │ @ instruction: 0xf8410509 │ │ │ │ andle r5, r2, lr, lsr #32 │ │ │ │ cdpeq 0, 0, cr15, cr2, cr15, {2} │ │ │ │ @ instruction: 0xb126e7b8 │ │ │ │ andcs r9, r1, #0, 22 │ │ │ │ movtpl pc, #1283 @ 0x503 @ │ │ │ │ stmdals r0, {r1, r3, r4, r9, sp, lr} │ │ │ │ pop {r0, r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf7f64ff0 │ │ │ │ svclt 0x0000bc6d │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec45ad0 │ │ │ │ + bl 0xfec45a5c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r4, r8, ror #31 │ │ │ │ stmib sp, {r2, r9, sl, lr}^ │ │ │ │ movwls r2, #4354 @ 0x1102 │ │ │ │ - blx 0xff7ac8be │ │ │ │ + blx 0xff7ac84a │ │ │ │ ldrdcs lr, [r2, -sp] │ │ │ │ - bcc 0x1554f0 │ │ │ │ + bcc 0x15547c │ │ │ │ cdpeq 1, 1, cr15, cr0, cr1, {0} │ │ │ │ svceq 0x0001f010 │ │ │ │ tstpeq r1, r1, lsl #2 @ p-variant is OBSOLETE │ │ │ │ andeq pc, r1, #-2147483648 @ 0x80000000 │ │ │ │ subeq pc, pc, r0, asr #7 │ │ │ │ @ instruction: 0xf892bf1e │ │ │ │ ldrmi ip, [ip], #0 │ │ │ │ stcgt 8, cr15, [r1], {1} │ │ │ │ mvnle r4, r1, ror r5 │ │ │ │ andlt r4, r4, r0, lsr #12 │ │ │ │ @ instruction: 0x4010e8bd │ │ │ │ mcrrlt 7, 15, pc, r2, cr6 @ │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec45b24 │ │ │ │ + bl 0xfec45ab0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r0, ror #31 │ │ │ │ ldrmi r4, [r5], -ip, lsl #12 │ │ │ │ @ instruction: 0xf64d4607 │ │ │ │ - vmlsl.s , d16, d0[2] │ │ │ │ + vmlsl.s , d0, d0[2] │ │ │ │ movwls r0, #5683 @ 0x1633 │ │ │ │ - blx 0xfec2c91a │ │ │ │ + blx 0xfec2c8a6 │ │ │ │ vfmane.f64 d9, d1, d1 │ │ │ │ strcc r1, [lr, #-3756] @ 0xfffff154 │ │ │ │ @ instruction: 0xf834b2c2 │ │ │ │ @ instruction: 0xf831cf02 │ │ │ │ @ instruction: 0xf3c0ef02 │ │ │ │ ldrmi r0, [ip], #143 @ 0x8f │ │ │ │ @ instruction: 0xf85642a5 │ │ │ │ - b 0x3f6a28 │ │ │ │ - b 0xc7196c │ │ │ │ - b 0x13f2170 │ │ │ │ + b 0x3f69b4 │ │ │ │ + b 0xc718f8 │ │ │ │ + b 0x13f20fc │ │ │ │ @ instruction: 0xf8a10c0e │ │ │ │ mvnle ip, r0 │ │ │ │ andlt r4, r3, r8, lsr r6 │ │ │ │ ldrhtmi lr, [r0], #141 @ 0x8d │ │ │ │ ldclt 7, cr15, [r2], {246} @ 0xf6 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec45b84 │ │ │ │ + bl 0xfec45b10 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r0, ror #31 │ │ │ │ ldrmi r4, [r4], -sp, lsl #12 │ │ │ │ movwls r4, #5639 @ 0x1607 │ │ │ │ - blx 0xfe12c972 │ │ │ │ + blx 0xfe12c8fe │ │ │ │ svcne 0x00299b01 │ │ │ │ cdpeq 1, 0, cr15, cr4, cr4, {5} │ │ │ │ - strbne pc, [r8, #1613] @ 0x64d @ │ │ │ │ + strbne pc, [r8, #-1613] @ 0xfffff9b3 @ │ │ │ │ ldreq pc, [r3, #-704]! @ 0xfffffd40 │ │ │ │ - blx 0x18bb9dc │ │ │ │ + blx 0x18bb968 │ │ │ │ @ instruction: 0xf85efc80 │ │ │ │ @ instruction: 0xf8512f04 │ │ │ │ @ instruction: 0xf3c06f04 │ │ │ │ ldrmi r1, [sl], #-15 │ │ │ │ @ instruction: 0xf8554574 │ │ │ │ - b 0xfe19eab4 │ │ │ │ - b 0x16f1e0 │ │ │ │ - b 0xfe16f1fc │ │ │ │ + b 0xfe19ea40 │ │ │ │ + b 0x16f16c │ │ │ │ + b 0xfe16f188 │ │ │ │ andvs r0, sl, r6, lsl #4 │ │ │ │ ldrtmi sp, [r8], -fp, ror #3 │ │ │ │ pop {r0, r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf7f640f0 │ │ │ │ svclt 0x0000bbe1 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec45be8 │ │ │ │ + bl 0xfec45b74 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r4, r8, ror #31 │ │ │ │ stmib sp, {r2, r9, sl, lr}^ │ │ │ │ movwls r2, #4354 @ 0x1102 │ │ │ │ - blx 0x14ac9d6 │ │ │ │ + blx 0x14ac962 │ │ │ │ ldrdcs lr, [r2, -sp] │ │ │ │ - bcc 0x155608 │ │ │ │ + bcc 0x155594 │ │ │ │ cdpeq 1, 1, cr15, cr0, cr1, {0} │ │ │ │ svceq 0x0001f010 │ │ │ │ tstpeq r1, r1, lsl #2 @ p-variant is OBSOLETE │ │ │ │ andeq pc, r1, #-2147483648 @ 0x80000000 │ │ │ │ subeq pc, pc, r0, asr #7 │ │ │ │ @ instruction: 0xf892bf1e │ │ │ │ - bl 0xfec1ea20 │ │ │ │ + bl 0xfec1e9ac │ │ │ │ @ instruction: 0xf8010c03 │ │ │ │ ldrbmi ip, [r1, #-3073]! @ 0xfffff3ff │ │ │ │ strtmi sp, [r0], -lr, ror #3 │ │ │ │ pop {r2, ip, sp, pc} │ │ │ │ @ instruction: 0xf7f64010 │ │ │ │ svclt 0x0000bbb5 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec45c40 │ │ │ │ + bl 0xfec45bcc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r0, ror #31 │ │ │ │ ldrmi r4, [r5], -ip, lsl #12 │ │ │ │ @ instruction: 0xf64d4607 │ │ │ │ - vmlsl.s , d16, d0[2] │ │ │ │ + vmlsl.s , d0, d0[2] │ │ │ │ movwls r0, #5683 @ 0x1633 │ │ │ │ - blx 0x8aca36 │ │ │ │ + blx 0x8ac9c2 │ │ │ │ vfmane.f64 d9, d1, d1 │ │ │ │ strcc r1, [lr, #-3756] @ 0xfffff154 │ │ │ │ @ instruction: 0xf834b2c2 │ │ │ │ @ instruction: 0xf831cf02 │ │ │ │ @ instruction: 0xf3c0ef02 │ │ │ │ - bl 0xfebeecb0 │ │ │ │ + bl 0xfebeec3c │ │ │ │ adcmi r0, r5, #768 @ 0x300 │ │ │ │ eorscs pc, r2, r6, asr r8 @ │ │ │ │ @ instruction: 0x0c02ea0c │ │ │ │ vmlaeq.f32 s28, s4, s29 │ │ │ │ @ instruction: 0x0c0eea4c │ │ │ │ andgt pc, r0, r1, lsr #17 │ │ │ │ ldrtmi sp, [r8], -sl, ror #3 │ │ │ │ pop {r0, r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf7f640f0 │ │ │ │ svclt 0x0000bb83 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec45ca4 │ │ │ │ + bl 0xfec45c30 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r0, ror #31 │ │ │ │ ldrmi r4, [r4], -sp, lsl #12 │ │ │ │ movwls r4, #5639 @ 0x1607 │ │ │ │ - blx 0xffd2ca90 │ │ │ │ + blx 0xffd2ca1c │ │ │ │ svcne 0x00299b01 │ │ │ │ cdpeq 1, 0, cr15, cr4, cr4, {5} │ │ │ │ - strbne pc, [r8, #1613] @ 0x64d @ │ │ │ │ + strbne pc, [r8, #-1613] @ 0xfffff9b3 @ │ │ │ │ ldreq pc, [r3, #-704]! @ 0xfffffd40 │ │ │ │ - blx 0x18bbafc │ │ │ │ + blx 0x18bba88 │ │ │ │ @ instruction: 0xf85efc80 │ │ │ │ @ instruction: 0xf8512f04 │ │ │ │ @ instruction: 0xf3c06f04 │ │ │ │ - bne 0xff572b18 │ │ │ │ + bne 0xff572aa4 │ │ │ │ @ instruction: 0xf8554574 │ │ │ │ - b 0xfe19ebd4 │ │ │ │ - b 0x16f300 │ │ │ │ - b 0xfe16f31c │ │ │ │ + b 0xfe19eb60 │ │ │ │ + b 0x16f28c │ │ │ │ + b 0xfe16f2a8 │ │ │ │ andvs r0, sl, r6, lsl #4 │ │ │ │ ldrtmi sp, [r8], -fp, ror #3 │ │ │ │ pop {r0, r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf7f640f0 │ │ │ │ svclt 0x0000bb51 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec45d08 │ │ │ │ + bl 0xfec45c94 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ sbcslt r4, ip, #5242880 @ 0x500000 │ │ │ │ smlabtcs r0, sp, r9, lr │ │ │ │ - blx 0xff0acaf4 │ │ │ │ + blx 0xff0aca80 │ │ │ │ ldrdcs lr, [r0, -sp] │ │ │ │ @ instruction: 0xf1013a01 │ │ │ │ andcc r0, r1, #16, 28 @ 0x100 │ │ │ │ @ instruction: 0xf10107c3 │ │ │ │ vaddw.u8 q8, q0, d1 │ │ │ │ svclt 0x0042004f │ │ │ │ mulgt r0, r2, r8 │ │ │ │ stc2 11, cr15, [r4], {28} @ │ │ │ │ stcgt 8, cr15, [r1], {1} │ │ │ │ mvnsle r4, r1, ror r5 │ │ │ │ andlt r4, r3, r8, lsr #12 │ │ │ │ ldrhtmi lr, [r0], -sp │ │ │ │ - bllt 0xb2cb28 │ │ │ │ + bllt 0xb2cab4 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec45d58 │ │ │ │ + bl 0xfec45ce4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r0, ror #31 │ │ │ │ ldrmi r4, [r5], -ip, lsl #12 │ │ │ │ @ instruction: 0xf64d4607 │ │ │ │ - vmlsl.s , d16, d0[2] │ │ │ │ + vmlsl.s , d0, d0[2] │ │ │ │ movwls r0, #5683 @ 0x1633 │ │ │ │ - blx 0xfe5acb4c │ │ │ │ + blx 0xfe5acad8 │ │ │ │ vfmane.f64 d9, d1, d1 │ │ │ │ strcc r1, [lr, #-3756] @ 0xfffff154 │ │ │ │ svcgt 0x0002f834 │ │ │ │ @ instruction: 0xf831b2c2 │ │ │ │ @ instruction: 0xf3c0ef02 │ │ │ │ adcmi r0, r5, #143 @ 0x8f │ │ │ │ eorscs pc, r2, r6, asr r8 @ │ │ │ │ @@ -227853,132 +227825,132 @@ │ │ │ │ @ instruction: 0x0c0eea4c │ │ │ │ andgt pc, r0, r1, lsr #17 │ │ │ │ ldrtmi sp, [r8], -sl, ror #3 │ │ │ │ pop {r0, r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf7f640f0 │ │ │ │ svclt 0x0000baf7 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec45dbc │ │ │ │ + bl 0xfec45d48 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r0, ror #31 │ │ │ │ ldrmi r4, [r4], -sp, lsl #12 │ │ │ │ movwls r4, #5639 @ 0x1607 │ │ │ │ - blx 0x1a2cba8 │ │ │ │ + blx 0x1a2cb34 │ │ │ │ svcne 0x00299b01 │ │ │ │ cdpeq 1, 0, cr15, cr4, cr4, {5} │ │ │ │ - strbne pc, [r8, #1613] @ 0x64d @ │ │ │ │ + strbne pc, [r8, #-1613] @ 0xfffff9b3 @ │ │ │ │ ldreq pc, [r3, #-704]! @ 0xfffffd40 │ │ │ │ @ instruction: 0xf85e340c │ │ │ │ - blx 0x18ba7f8 │ │ │ │ + blx 0x18ba784 │ │ │ │ @ instruction: 0xf851fc80 │ │ │ │ @ instruction: 0xf3c06f04 │ │ │ │ ldrbmi r1, [r4, #-15]! │ │ │ │ eorsgt pc, ip, r5, asr r8 @ │ │ │ │ vqdmulh.s d15, d2, d3 │ │ │ │ andeq lr, r6, #532480 @ 0x82000 │ │ │ │ andeq lr, ip, #8192 @ 0x2000 │ │ │ │ andeq lr, r6, #532480 @ 0x82000 │ │ │ │ mvnle r6, sl │ │ │ │ andlt r4, r3, r8, lsr r6 │ │ │ │ ldrhtmi lr, [r0], #141 @ 0x8d │ │ │ │ - blt 0xff22cbf0 │ │ │ │ + blt 0xff22cb7c │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec45e20 │ │ │ │ + bl 0xfec45dac │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r4, r8, ror #31 │ │ │ │ stmib sp, {r2, r9, sl, lr}^ │ │ │ │ movwls r2, #4354 @ 0x1102 │ │ │ │ - blx 0xdacc0c │ │ │ │ - bls 0x195044 │ │ │ │ + blx 0xdacb98 │ │ │ │ + bls 0x194fd0 │ │ │ │ mulcc r4, sp, r9 │ │ │ │ cdpeq 1, 1, cr15, cr0, cr1, {0} │ │ │ │ andcc r3, r1, #4096 @ 0x1000 │ │ │ │ svceq 0x0001f010 │ │ │ │ @ instruction: 0xf992d007 │ │ │ │ - bl 0x81ec50 │ │ │ │ - b 0x14b1c60 │ │ │ │ + bl 0x81ebdc │ │ │ │ + b 0x14b1bec │ │ │ │ @ instruction: 0xf8810c5c │ │ │ │ mrscc ip, (UNDEF: 1) │ │ │ │ subeq pc, pc, r0, asr #7 │ │ │ │ mvnle r4, lr, lsl #11 │ │ │ │ andlt r4, r4, r0, lsr #12 │ │ │ │ @ instruction: 0x4010e8bd │ │ │ │ - blt 0xfe72cc48 │ │ │ │ + blt 0xfe72cbd4 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ @ instruction: 0x4614461e │ │ │ │ strmi r4, [r1], sp, lsl #12 │ │ │ │ - blx 0x2acc64 │ │ │ │ + blx 0x2acbf0 │ │ │ │ mcrne 2, 5, fp, cr9, cr2, {1} │ │ │ │ @ instruction: 0xf64d1ea3 │ │ │ │ - vmls.f d17, d16, d0[2] │ │ │ │ + vmls.f d17, d0, d0[2] │ │ │ │ @ instruction: 0x17d60533 │ │ │ │ @ instruction: 0xf933340e │ │ │ │ - blx 0x18ea8ac │ │ │ │ + blx 0x18ea838 │ │ │ │ @ instruction: 0xf831f880 │ │ │ │ @ instruction: 0xf3c07f02 │ │ │ │ - bl 0x86eeec │ │ │ │ - bl 0x1271cbc │ │ │ │ + bl 0x86ee78 │ │ │ │ + bl 0x1271c48 │ │ │ │ @ instruction: 0xf8557eee │ │ │ │ - b 0x14ced9c │ │ │ │ + b 0x14ced28 │ │ │ │ adcmi r0, r3, #92, 24 @ 0x5c00 │ │ │ │ vstmiavc lr, {s29-s104} │ │ │ │ vmlaeq.f32 s28, s16, s15 │ │ │ │ @ instruction: 0x0c08ea0c │ │ │ │ @ instruction: 0x0c0eea4c │ │ │ │ andgt pc, r0, r1, lsr #17 │ │ │ │ strbmi sp, [r8], -r3, ror #3 │ │ │ │ mvnsmi lr, #12386304 @ 0xbd0000 │ │ │ │ - blt 0x192ccb8 │ │ │ │ + blt 0x192cc44 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strmi fp, [sp], -r3, lsl #1 │ │ │ │ pkhbtmi r4, r1, r4, lsl #12 │ │ │ │ @ instruction: 0xf7f69301 │ │ │ │ - blls 0x16d434 │ │ │ │ + blls 0x16d3c0 │ │ │ │ @ instruction: 0xf1a41f29 │ │ │ │ @ instruction: 0xf64d0e04 │ │ │ │ - vmls.f d17, d16, d0[2] │ │ │ │ + vmls.f d17, d0, d0[2] │ │ │ │ strcc r0, [ip], #-1331 @ 0xfffffacd │ │ │ │ @ instruction: 0xf85e17de │ │ │ │ @ instruction: 0xf8512f04 │ │ │ │ - bl 0x58e92c │ │ │ │ - bl 0x1271d2c │ │ │ │ + bl 0x58e8b8 │ │ │ │ + bl 0x1271cb8 │ │ │ │ ldrbmi r7, [r4, #-738]! @ 0xfffffd1e │ │ │ │ mrrceq 10, 4, lr, ip, cr15 │ │ │ │ vstmiavc r2, {s29-s104} │ │ │ │ andeq lr, ip, #552960 @ 0x87000 │ │ │ │ stc2 10, cr15, [r0], {95} @ 0x5f @ │ │ │ │ andne pc, pc, r0, asr #7 │ │ │ │ eorsgt pc, ip, r5, asr r8 @ │ │ │ │ andeq lr, ip, #8192 @ 0x2000 │ │ │ │ andeq lr, r7, #532480 @ 0x82000 │ │ │ │ mvnle r6, sl │ │ │ │ andlt r4, r3, r8, asr #12 │ │ │ │ mvnsmi lr, #12386304 @ 0xbd0000 │ │ │ │ - blt 0xaacd2c │ │ │ │ + blt 0xaaccb8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec45f5c │ │ │ │ + bl 0xfec45ee8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r4, r8, ror #31 │ │ │ │ stmib sp, {r2, r9, sl, lr}^ │ │ │ │ movwls r2, #4354 @ 0x1102 │ │ │ │ @ instruction: 0xf994f7f6 │ │ │ │ - bls 0x195180 │ │ │ │ + bls 0x19510c │ │ │ │ mulcc r4, sp, r8 │ │ │ │ cdpeq 1, 1, cr15, cr0, cr1, {0} │ │ │ │ andcc r3, r1, #4096 @ 0x1000 │ │ │ │ svceq 0x0001f010 │ │ │ │ @ instruction: 0xf892d007 │ │ │ │ - bl 0x81ed8c │ │ │ │ - b 0x14b1d9c │ │ │ │ + bl 0x81ed18 │ │ │ │ + b 0x14b1d28 │ │ │ │ @ instruction: 0xf8810c5c │ │ │ │ mrscc ip, (UNDEF: 1) │ │ │ │ subeq pc, pc, r0, asr #7 │ │ │ │ mvnle r4, lr, lsl #11 │ │ │ │ andlt r4, r4, r0, lsr #12 │ │ │ │ @ instruction: 0x4010e8bd │ │ │ │ ldmiblt sl!, {r1, r2, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ @@ -227987,28 +227959,28 @@ │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ @ instruction: 0x4614461e │ │ │ │ strmi r4, [r1], sp, lsl #12 │ │ │ │ @ instruction: 0xf968f7f6 │ │ │ │ mcrne 2, 5, fp, cr9, cr2, {5} │ │ │ │ @ instruction: 0xf64d1ea3 │ │ │ │ - vmls.f d17, d16, d0[2] │ │ │ │ + vmls.f d17, d0, d0[2] │ │ │ │ @ instruction: 0x26000533 │ │ │ │ @ instruction: 0xf833340e │ │ │ │ sbclt ip, r7, #2, 30 │ │ │ │ svc 0x0002f831 │ │ │ │ addeq pc, pc, r0, asr #7 │ │ │ │ @ instruction: 0x0c02eb1c │ │ │ │ stmdaeq r0, {r1, r2, r6, r8, ip, sp, lr, pc} │ │ │ │ eorsvc pc, r7, r5, asr r8 @ │ │ │ │ mrrceq 10, 4, lr, ip, cr15 │ │ │ │ - b 0x13ff86c │ │ │ │ - b 0xc8e120 │ │ │ │ - b 0x3f2620 │ │ │ │ - b 0x13f1e24 │ │ │ │ + b 0x13ff7f8 │ │ │ │ + b 0xc8e0ac │ │ │ │ + b 0x3f25ac │ │ │ │ + b 0x13f1db0 │ │ │ │ @ instruction: 0xf8a10c0e │ │ │ │ mvnle ip, r0 │ │ │ │ pop {r3, r6, r9, sl, lr} │ │ │ │ @ instruction: 0xf7f643f8 │ │ │ │ svclt 0x0000b9c3 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @@ -228016,48 +227988,48 @@ │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strmi fp, [sp], -r3, lsl #1 │ │ │ │ pkhbtmi r4, r1, r4, lsl #12 │ │ │ │ movwls r2, #5632 @ 0x1600 │ │ │ │ @ instruction: 0xf92ef7f6 │ │ │ │ svcne 0x00299b01 │ │ │ │ cdpeq 1, 0, cr15, cr4, cr4, {5} │ │ │ │ - strbne pc, [r8, #1613] @ 0x64d @ │ │ │ │ + strbne pc, [r8, #-1613] @ 0xfffff9b3 @ │ │ │ │ ldreq pc, [r3, #-704]! @ 0xfffffd40 │ │ │ │ @ instruction: 0xf85e340c │ │ │ │ @ instruction: 0xf8512f04 │ │ │ │ - bl 0x58ea68 │ │ │ │ + bl 0x58e9f4 │ │ │ │ sbclt r0, r2, #768 @ 0x300 │ │ │ │ andne pc, pc, r0, asr #7 │ │ │ │ mrrceq 10, 4, lr, ip, cr15 │ │ │ │ eorshi pc, r2, r5, asr r8 @ │ │ │ │ andeq pc, r0, #-2147483631 @ 0x80000011 │ │ │ │ - b 0x1400440 │ │ │ │ - b 0xfe2ce17c │ │ │ │ - b 0x16f6a8 │ │ │ │ - b 0xfe16f69c │ │ │ │ + b 0x14003cc │ │ │ │ + b 0xfe2ce108 │ │ │ │ + b 0x16f634 │ │ │ │ + b 0xfe16f628 │ │ │ │ andvs r0, sl, r7, lsl #4 │ │ │ │ strbmi sp, [r8], -r5, ror #3 │ │ │ │ pop {r0, r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf7f643f0 │ │ │ │ svclt 0x0000b989 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec46098 │ │ │ │ + bl 0xfec46024 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r4, r8, ror #31 │ │ │ │ stmib sp, {r2, r9, sl, lr}^ │ │ │ │ movwls r2, #4354 @ 0x1102 │ │ │ │ @ instruction: 0xf8f6f7f6 │ │ │ │ - bls 0x1952bc │ │ │ │ + bls 0x195248 │ │ │ │ mulcc r4, sp, r9 │ │ │ │ cdpeq 1, 1, cr15, cr0, cr1, {0} │ │ │ │ andcc r3, r1, #4096 @ 0x1000 │ │ │ │ svceq 0x0001f010 │ │ │ │ @ instruction: 0xf992d007 │ │ │ │ - bl 0xff01eec8 │ │ │ │ - b 0x14b1ed8 │ │ │ │ + bl 0xff01ee54 │ │ │ │ + b 0x14b1e64 │ │ │ │ @ instruction: 0xf8810c5c │ │ │ │ mrscc ip, (UNDEF: 1) │ │ │ │ subeq pc, pc, r0, asr #7 │ │ │ │ mvnle r4, r1, ror r5 │ │ │ │ andlt r4, r4, r0, lsr #12 │ │ │ │ @ instruction: 0x4010e8bd │ │ │ │ ldmdblt ip, {r1, r2, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ @@ -228066,26 +228038,26 @@ │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ @ instruction: 0x4614461e │ │ │ │ strmi r4, [r1], sp, lsl #12 │ │ │ │ @ instruction: 0xf8caf7f6 │ │ │ │ mcrne 2, 5, fp, cr9, cr2, {1} │ │ │ │ @ instruction: 0xf64d1ea3 │ │ │ │ - vmls.f d17, d16, d0[2] │ │ │ │ + vmls.f d17, d0, d0[2] │ │ │ │ @ instruction: 0x17d60533 │ │ │ │ @ instruction: 0xf933340e │ │ │ │ - blx 0x18eab24 │ │ │ │ + blx 0x18eaab0 │ │ │ │ @ instruction: 0xf831f880 │ │ │ │ @ instruction: 0xf3c07f02 │ │ │ │ - bl 0xff06f164 │ │ │ │ - b 0x14b1f34 │ │ │ │ + bl 0xff06f0f0 │ │ │ │ + b 0x14b1ec0 │ │ │ │ @ instruction: 0xf8557eee │ │ │ │ - bl 0x1c8f014 │ │ │ │ - b 0x14b2750 │ │ │ │ - b 0xab20ac │ │ │ │ + bl 0x1c8efa0 │ │ │ │ + b 0x14b26dc │ │ │ │ + b 0xab2038 │ │ │ │ adcmi r0, r3, #8, 14 @ 0x200000 │ │ │ │ vstmiavc lr, {s29-s104} │ │ │ │ @ instruction: 0x0c08ea0c │ │ │ │ @ instruction: 0x0c07ea4c │ │ │ │ andgt pc, r0, r1, lsr #17 │ │ │ │ strbmi sp, [r8], -r1, ror #3 │ │ │ │ mvnsmi lr, #12386304 @ 0xbd0000 │ │ │ │ @@ -228093,52 +228065,52 @@ │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strmi fp, [sp], -r3, lsl #1 │ │ │ │ pkhbtmi r4, r1, r4, lsl #12 │ │ │ │ @ instruction: 0xf7f69301 │ │ │ │ - blls 0x16d1b8 │ │ │ │ + blls 0x16d144 │ │ │ │ @ instruction: 0xf1a41f29 │ │ │ │ @ instruction: 0xf64d0e04 │ │ │ │ - vmls.f d17, d16, d0[2] │ │ │ │ + vmls.f d17, d0, d0[2] │ │ │ │ strcc r0, [ip], #-1331 @ 0xfffffacd │ │ │ │ @ instruction: 0xf85e17de │ │ │ │ @ instruction: 0xf8512f04 │ │ │ │ - bl 0xfed8eba8 │ │ │ │ - b 0x14b1fa8 │ │ │ │ - bl 0x1b0d328 │ │ │ │ - b 0x14af7bc │ │ │ │ + bl 0xfed8eb34 │ │ │ │ + b 0x14b1f34 │ │ │ │ + bl 0x1b0d2b4 │ │ │ │ + b 0x14af748 │ │ │ │ ldrbmi r0, [r4, #-3164]! @ 0xfffff3a4 │ │ │ │ vstmiavc r2, {s29-s104} │ │ │ │ andeq lr, ip, #552960 @ 0x87000 │ │ │ │ stc2 10, cr15, [r0], {95} @ 0x5f @ │ │ │ │ andne pc, pc, r0, asr #7 │ │ │ │ eorsgt pc, ip, r5, asr r8 @ │ │ │ │ andeq lr, ip, #8192 @ 0x2000 │ │ │ │ andeq lr, r7, #532480 @ 0x82000 │ │ │ │ mvnle r6, sl │ │ │ │ andlt r4, r3, r8, asr #12 │ │ │ │ mvnsmi lr, #12386304 @ 0xbd0000 │ │ │ │ stmialt r6!, {r1, r2, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec461dc │ │ │ │ + bl 0xfec46168 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r4, r8, ror #31 │ │ │ │ stmib sp, {r2, r9, sl, lr}^ │ │ │ │ movwls r2, #4354 @ 0x1102 │ │ │ │ @ instruction: 0xf854f7f6 │ │ │ │ - bls 0x195400 │ │ │ │ + bls 0x19538c │ │ │ │ mulcc r4, sp, r8 │ │ │ │ cdpeq 1, 1, cr15, cr0, cr1, {0} │ │ │ │ andcc r3, r1, #4096 @ 0x1000 │ │ │ │ svceq 0x0001f010 │ │ │ │ @ instruction: 0xf892d007 │ │ │ │ - bl 0xff01f00c │ │ │ │ - b 0x14b201c │ │ │ │ + bl 0xff01ef98 │ │ │ │ + b 0x14b1fa8 │ │ │ │ @ instruction: 0xf8810c5c │ │ │ │ mrscc ip, (UNDEF: 1) │ │ │ │ subeq pc, pc, r0, asr #7 │ │ │ │ mvnle r4, r1, ror r5 │ │ │ │ andlt r4, r4, r0, lsr #12 │ │ │ │ @ instruction: 0x4010e8bd │ │ │ │ ldmlt sl!, {r1, r2, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ @@ -228146,24 +228118,24 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ @ instruction: 0x4614461e │ │ │ │ strmi r4, [r0], sp, lsl #12 │ │ │ │ @ instruction: 0xf828f7f6 │ │ │ │ cdpne 14, 10, cr1, cr3, cr9, {5} │ │ │ │ - strbne pc, [r8, #1613] @ 0x64d @ │ │ │ │ + strbne pc, [r8, #-1613] @ 0xfffff9b3 @ │ │ │ │ ldreq pc, [r3, #-704]! @ 0xfffffd40 │ │ │ │ strcc fp, [lr], #-690 @ 0xfffffd4e │ │ │ │ svcgt 0x0002f833 │ │ │ │ @ instruction: 0xf831b2c6 │ │ │ │ @ instruction: 0xf3c0ef02 │ │ │ │ - bl 0xfefef2a4 │ │ │ │ - bl 0x1ab2074 │ │ │ │ + bl 0xfefef230 │ │ │ │ + bl 0x1ab2000 │ │ │ │ @ instruction: 0xf8550707 │ │ │ │ - b 0x14c714c │ │ │ │ + b 0x14c70d8 │ │ │ │ addsmi r0, ip, #92, 24 @ 0x5c00 │ │ │ │ vstmiavc r7, {s29-s104} │ │ │ │ vmlaeq.f32 s28, s12, s29 │ │ │ │ @ instruction: 0x0c06ea0c │ │ │ │ @ instruction: 0x0c0eea4c │ │ │ │ andgt pc, r0, r1, lsr #17 │ │ │ │ strbmi sp, [r0], -r4, ror #3 │ │ │ │ @@ -228171,27 +228143,27 @@ │ │ │ │ stmlt r4, {r1, r2, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ strmi fp, [ip], -r2, lsl #1 │ │ │ │ pkhbtmi r4, r0, r5, lsl #12 │ │ │ │ - strbne pc, [r8], sp, asr #12 @ │ │ │ │ + strbne pc, [r8], -sp, asr #12 @ │ │ │ │ ldrteq pc, [r3], -r0, asr #5 @ │ │ │ │ @ instruction: 0xf7f59301 │ │ │ │ - blls 0x16f074 │ │ │ │ + blls 0x16f000 │ │ │ │ svcne 0x002c1f21 │ │ │ │ @ instruction: 0xf854350c │ │ │ │ - blx 0x18bacdc │ │ │ │ + blx 0x18bac68 │ │ │ │ @ instruction: 0xf851fe80 │ │ │ │ @ instruction: 0xf3c07f04 │ │ │ │ - bl 0xfed73114 │ │ │ │ - bl 0x19720e8 │ │ │ │ + bl 0xfed730a0 │ │ │ │ + bl 0x1972074 │ │ │ │ @ instruction: 0xf8560202 │ │ │ │ - b 0x14e71dc │ │ │ │ + b 0x14e7168 │ │ │ │ adcmi r0, r5, #92, 24 @ 0x5c00 │ │ │ │ vstmiavc r2, {s29-s104} │ │ │ │ andeq lr, ip, #552960 @ 0x87000 │ │ │ │ andeq lr, lr, #8192 @ 0x2000 │ │ │ │ andeq lr, r7, #532480 @ 0x82000 │ │ │ │ mvnle r6, sl │ │ │ │ andlt r4, r2, r0, asr #12 │ │ │ │ @@ -228205,21 +228177,21 @@ │ │ │ │ strmi r4, [r4], -pc, lsl #12 │ │ │ │ sbcslt r1, lr, #1360 @ 0x550 │ │ │ │ ldmdbeq r0, {r0, r1, r2, r8, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xffb6f7f5 │ │ │ │ @ instruction: 0x46474639 │ │ │ │ svcgt 0x0001f815 │ │ │ │ movweq pc, #4096 @ 0x1000 @ │ │ │ │ - bl 0x7f793c │ │ │ │ + bl 0x7f78c8 │ │ │ │ @ instruction: 0xf1480c06 │ │ │ │ @ instruction: 0xf5bc0e00 │ │ │ │ @ instruction: 0xf17e7f80 │ │ │ │ strbtmi r0, [r2], r0, lsl #28 │ │ │ │ ldrmi fp, [sl], -r4, lsr #31 │ │ │ │ - beq 0xeb290 │ │ │ │ + beq 0xeb21c │ │ │ │ @ instruction: 0xf881b10b │ │ │ │ mrscc sl, (UNDEF: 1) │ │ │ │ vorr.i32 d20, #34560 @ 0x00008700 │ │ │ │ strbmi r0, [r9, #-79] @ 0xffffffb1 │ │ │ │ tstlt pc, r4, ror #3 │ │ │ │ movtpl pc, #1284 @ 0x504 @ │ │ │ │ andsvs r2, sl, #268435456 @ 0x10000000 │ │ │ │ @@ -228232,19 +228204,19 @@ │ │ │ │ svceq 0x00e0f8cc │ │ │ │ @ instruction: 0x4616461f │ │ │ │ @ instruction: 0xf04f460d │ │ │ │ strmi r0, [r4], -r0, lsl #16 │ │ │ │ @ instruction: 0xff7ef7f5 │ │ │ │ mcrne 2, 5, fp, cr9, cr10, {5} │ │ │ │ @ instruction: 0xf64d1eb3 │ │ │ │ - vqdmlsl.s , d16, d0[2] │ │ │ │ + vqdmlsl.s , d0, d0[2] │ │ │ │ @ instruction: 0x360e0733 │ │ │ │ @ instruction: 0xf8334645 │ │ │ │ @ instruction: 0xf04fcf02 │ │ │ │ - bl 0x7f15b8 │ │ │ │ + bl 0x7f1544 │ │ │ │ @ instruction: 0xf1480c02 │ │ │ │ @ instruction: 0xf5bc0e00 │ │ │ │ @ instruction: 0xf17e3f80 │ │ │ │ @ instruction: 0xf8310e00 │ │ │ │ svclt 0x00a8ef02 │ │ │ │ stmdbeq r1, {ip, sp, lr, pc} │ │ │ │ streq lr, [r9, #-2629] @ 0xfffff5bb │ │ │ │ @@ -228269,32 +228241,32 @@ │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strmi fp, [lr], -r2, lsl #1 │ │ │ │ @ instruction: 0x46044615 │ │ │ │ movwls r2, #5888 @ 0x1700 │ │ │ │ @ instruction: 0xff34f7f5 │ │ │ │ svcne 0x00319b01 │ │ │ │ stceq 1, cr15, [r4], {165} @ 0xa5 │ │ │ │ - strbne pc, [r8], sp, asr #12 @ │ │ │ │ + strbne pc, [r8], -sp, asr #12 @ │ │ │ │ ldrteq pc, [r3], -r0, asr #5 @ │ │ │ │ ldrtmi r3, [lr], ip, lsl #10 │ │ │ │ svccs 0x0004f85c │ │ │ │ stmdaeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf14718d2 │ │ │ │ @ instruction: 0xf1b90900 │ │ │ │ andle r0, r3, r0, lsl #30 │ │ │ │ stmdaeq r1, {ip, sp, lr, pc} │ │ │ │ rscscc pc, pc, #79 @ 0x4f │ │ │ │ vmlseq.f32 s28, s16, s28 │ │ │ │ @ instruction: 0xf880fa5f │ │ │ │ svcls 0x0004f851 │ │ │ │ andne pc, pc, r0, asr #7 │ │ │ │ @ instruction: 0xf85645ac │ │ │ │ - b 0xfe34f358 │ │ │ │ - b 0x16fa84 │ │ │ │ - b 0xfe16faa0 │ │ │ │ + b 0xfe34f2e4 │ │ │ │ + b 0x16fa10 │ │ │ │ + b 0xfe16fa2c │ │ │ │ andvs r0, sl, r9, lsl #4 │ │ │ │ @ instruction: 0xf1bed1de │ │ │ │ andle r0, r3, r0, lsl #30 │ │ │ │ movtpl pc, #1284 @ 0x504 @ │ │ │ │ andsvs r2, sl, #268435456 @ 0x10000000 │ │ │ │ andlt r4, r2, r0, lsr #12 │ │ │ │ @ instruction: 0x47f0e8bd │ │ │ │ @@ -228308,21 +228280,21 @@ │ │ │ │ mcr2 7, 7, pc, cr14, cr5, {7} @ │ │ │ │ @ instruction: 0x4631b27a │ │ │ │ ldmdaeq r0, {r1, r2, r8, ip, sp, lr, pc} │ │ │ │ stmibvc r2!, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf9152600 │ │ │ │ @ instruction: 0xf000cf01 │ │ │ │ @ instruction: 0xf04f0301 │ │ │ │ - bl 0x7f2ad8 │ │ │ │ - bl 0x1331ae4 │ │ │ │ + bl 0x7f2a64 │ │ │ │ + bl 0x1331a70 │ │ │ │ @ instruction: 0xf1ba7cec │ │ │ │ @ instruction: 0xf17c0f80 │ │ │ │ ldrbmi r0, [r7], -r0, lsl #22 │ │ │ │ ldrmi fp, [lr], r4, lsr #31 │ │ │ │ - ble 0x2f90ec │ │ │ │ + ble 0x2f9078 │ │ │ │ svceq 0x0080f11a │ │ │ │ stceq 1, cr15, [r0], {92} @ 0x5c │ │ │ │ @ instruction: 0xf000bfbe │ │ │ │ strcs r0, [r0, r1, lsl #6] │ │ │ │ @ instruction: 0xb103469e │ │ │ │ tstcc r1, pc │ │ │ │ streq lr, [lr], -r6, asr #20 │ │ │ │ @@ -228338,39 +228310,39 @@ │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ @ instruction: 0x4616461f │ │ │ │ strmi r4, [r4], -sp, lsl #12 │ │ │ │ mcr2 7, 5, pc, cr10, cr5, {7} @ │ │ │ │ mcrne 2, 5, fp, cr9, cr10, {1} │ │ │ │ @ instruction: 0xf64d1eb3 │ │ │ │ - vqdmlsl.s , d16, d0[2] │ │ │ │ - b 0x14b1020 │ │ │ │ + vqdmlsl.s , d0, d0[2] │ │ │ │ + b 0x14b0fac │ │ │ │ strcc r7, [lr], -r2, ror #17 │ │ │ │ ands r2, ip, r0, lsl #10 │ │ │ │ svcmi 0x0000f51e │ │ │ │ stceq 1, cr15, [r0], {92} @ 0x5c │ │ │ │ @ instruction: 0xf000bfbc │ │ │ │ vst2.8 {d16,d18}, [pc], r1 │ │ │ │ - b 0x1242b70 │ │ │ │ - blx 0x18b0798 │ │ │ │ + b 0x1242afc │ │ │ │ + blx 0x18b0724 │ │ │ │ @ instruction: 0xf831f980 │ │ │ │ @ instruction: 0xf3c0cf02 │ │ │ │ adcsmi r0, r3, #143 @ 0x8f │ │ │ │ eorsls pc, r9, r7, asr r8 @ │ │ │ │ @ instruction: 0x0c09ea2c │ │ │ │ vmlaeq.f32 s28, s18, s28 │ │ │ │ vmlseq.f32 s28, s28, s24 │ │ │ │ and pc, r0, r1, lsr #17 │ │ │ │ @ instruction: 0xf933d011 │ │ │ │ @ instruction: 0xf04fcf02 │ │ │ │ - bl 0x7f17a0 │ │ │ │ - bl 0x12f2bac │ │ │ │ + bl 0x7f172c │ │ │ │ + bl 0x12f2b38 │ │ │ │ @ instruction: 0xf5be7cec │ │ │ │ @ instruction: 0xf17c4f00 │ │ │ │ - blle 0xff631bb0 │ │ │ │ + blle 0xff631b3c │ │ │ │ stmdbeq r1, {ip, sp, lr, pc} │ │ │ │ cdpvc 6, 15, cr15, cr15, cr7, {2} │ │ │ │ @ instruction: 0xb11de7d9 │ │ │ │ movtpl pc, #1284 @ 0x504 @ │ │ │ │ andsvs r2, sl, #268435456 @ 0x10000000 │ │ │ │ pop {r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7f547f0 │ │ │ │ @@ -228381,29 +228353,29 @@ │ │ │ │ svceq 0x00d8f8cc │ │ │ │ @ instruction: 0x460f461d │ │ │ │ @ instruction: 0x46044616 │ │ │ │ stmiavc r5!, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ mrc2 7, 2, pc, cr4, cr5, {7} │ │ │ │ @ instruction: 0xf1a61f39 │ │ │ │ @ instruction: 0xf64d0e04 │ │ │ │ - vqdmlsl.s , d16, d0[2] │ │ │ │ + vqdmlsl.s , d0, d0[2] │ │ │ │ @ instruction: 0x360c0733 │ │ │ │ @ instruction: 0xf85e2300 │ │ │ │ @ instruction: 0xf04f2f04 │ │ │ │ - bl 0x57180c │ │ │ │ - bl 0x12f2424 │ │ │ │ + bl 0x571798 │ │ │ │ + bl 0x12f23b0 │ │ │ │ @ instruction: 0xf1bc72e2 │ │ │ │ @ instruction: 0xf1724f00 │ │ │ │ - ble 0xa31c1c │ │ │ │ + ble 0xa31ba8 │ │ │ │ svcmi 0x0000f1bc │ │ │ │ rscscc pc, pc, #-2147483620 @ 0x8000001c │ │ │ │ @ instruction: 0xf000bfbc │ │ │ │ @ instruction: 0xf04f0901 │ │ │ │ @ instruction: 0xf8514c00 │ │ │ │ - b 0x11db044 │ │ │ │ + b 0x11dafd0 │ │ │ │ ldrmi r0, [r6, #777]! @ 0x309 │ │ │ │ andeq lr, sl, #140, 20 @ 0x8c000 │ │ │ │ stc2 10, cr15, [r0], {95} @ 0x5f @ │ │ │ │ andne pc, pc, r0, asr #7 │ │ │ │ eorsgt pc, ip, r7, asr r8 @ │ │ │ │ andeq lr, ip, #8192 @ 0x2000 │ │ │ │ andeq lr, sl, #532480 @ 0x82000 │ │ │ │ @@ -228424,21 +228396,21 @@ │ │ │ │ sbcslt r4, sp, #4, 12 @ 0x400000 │ │ │ │ ldmdaeq r0, {r1, r2, r8, ip, sp, lr, pc} │ │ │ │ mcr2 7, 0, pc, cr2, cr5, {7} @ │ │ │ │ mrcne 6, 3, r4, cr10, cr1, {1} │ │ │ │ @ instruction: 0xf8122600 │ │ │ │ @ instruction: 0xf04fcf01 │ │ │ │ @ instruction: 0xf0000e00 │ │ │ │ - bl 0xfeff00ac │ │ │ │ - bl 0x1ab24c0 │ │ │ │ + bl 0xfeff0038 │ │ │ │ + bl 0x1ab244c │ │ │ │ ldrbmi r0, [r7, #-1799]! @ 0xfffff8f9 │ │ │ │ @ instruction: 0x46f4bfbc │ │ │ │ @ instruction: 0xb10b469e │ │ │ │ andgt pc, r0, r1, lsl #17 │ │ │ │ - b 0x127b8c4 │ │ │ │ + b 0x127b850 │ │ │ │ vrsubhn.i16 d16, q0, q7 │ │ │ │ strbmi r0, [r1, #-79] @ 0xffffffb1 │ │ │ │ tstlt lr, r7, ror #3 │ │ │ │ movtpl pc, #1284 @ 0x504 @ │ │ │ │ andsvs r2, sl, #268435456 @ 0x10000000 │ │ │ │ pop {r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7f541f0 │ │ │ │ @@ -228448,30 +228420,30 @@ │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ @ instruction: 0x4616461f │ │ │ │ strmi r4, [r4], -sp, lsl #12 │ │ │ │ stc2l 7, cr15, [lr, #980] @ 0x3d4 │ │ │ │ mcrne 2, 5, fp, cr9, cr10, {5} │ │ │ │ @ instruction: 0xf64d1eb3 │ │ │ │ - vqdmlsl.s , d16, d0[2] │ │ │ │ + vqdmlsl.s , d0, d0[2] │ │ │ │ @ instruction: 0x360e0733 │ │ │ │ @ instruction: 0xf8332500 │ │ │ │ - blx 0x18e311c │ │ │ │ + blx 0x18e30a8 │ │ │ │ @ instruction: 0xf04ff880 │ │ │ │ - bl 0xfeff191c │ │ │ │ - bl 0x1bf2d28 │ │ │ │ + bl 0xfeff18a8 │ │ │ │ + bl 0x1bf2cb4 │ │ │ │ @ instruction: 0xf8570c0c │ │ │ │ strbmi r8, [ip, #56] @ 0x38 │ │ │ │ svcgt 0x0002f831 │ │ │ │ @ instruction: 0xf04fbfbc │ │ │ │ @ instruction: 0xf0000e00 │ │ │ │ - b 0xbf193c │ │ │ │ - b 0x47255c │ │ │ │ - b 0x13f2d60 │ │ │ │ - b 0x123257c │ │ │ │ + b 0xbf18c8 │ │ │ │ + b 0x4724e8 │ │ │ │ + b 0x13f2cec │ │ │ │ + b 0x1232508 │ │ │ │ vabal.u8 q8, d0, d9 │ │ │ │ adcsmi r0, r3, #143 @ 0x8f │ │ │ │ andgt pc, r0, r1, lsr #17 │ │ │ │ @ instruction: 0xb11dd1dd │ │ │ │ movtpl pc, #1284 @ 0x504 @ │ │ │ │ andsvs r2, sl, #268435456 @ 0x10000000 │ │ │ │ pop {r5, r9, sl, lr} │ │ │ │ @@ -228480,29 +228452,29 @@ │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strmi fp, [lr], -r3, lsl #1 │ │ │ │ @ instruction: 0x46044615 │ │ │ │ @ instruction: 0xf7f59301 │ │ │ │ - blls 0x16ebac │ │ │ │ + blls 0x16eb38 │ │ │ │ @ instruction: 0xf1a51f31 │ │ │ │ @ instruction: 0xf64d0c04 │ │ │ │ - vmlsl.s , d16, d0[2] │ │ │ │ + vmlsl.s , d0, d0[2] │ │ │ │ strcc r0, [ip, #-1587] @ 0xfffff9cd │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svccs 0x0004f85c │ │ │ │ stmdbeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ svchi 0x0004f851 │ │ │ │ - bl 0x1ab60f4 │ │ │ │ - strbmi r0, [pc, #-1799] @ 0xeeea9 │ │ │ │ + bl 0x1ab6080 │ │ │ │ + strbmi r0, [pc, #-1799] @ 0xeee35 │ │ │ │ svclt 0x00bcb2c7 │ │ │ │ @ instruction: 0xf0002200 │ │ │ │ - b 0xfe1719c0 │ │ │ │ - b 0x146fde0 │ │ │ │ + b 0xfe17194c │ │ │ │ + b 0x146fd6c │ │ │ │ @ instruction: 0xf8560e09 │ │ │ │ vmvn.i32 d23, #135 @ 0x00000087 │ │ │ │ strmi r1, [ip, #15]! │ │ │ │ andeq lr, r7, #8192 @ 0x2000 │ │ │ │ andeq lr, r8, #532480 @ 0x82000 │ │ │ │ mvnle r6, sl │ │ │ │ svceq 0x0000f1be │ │ │ │ @@ -228516,24 +228488,24 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ @ instruction: 0x460fb25d │ │ │ │ cdpne 6, 5, cr4, cr6, cr4, {0} │ │ │ │ ldmdbeq r0, {r0, r1, r2, r8, ip, sp, lr, pc} │ │ │ │ stc2l 7, cr15, [r2, #-980] @ 0xfffffc2c │ │ │ │ - bvc 0xffa69f54 │ │ │ │ + bvc 0xffa69ee0 │ │ │ │ smladxcs r0, r9, r6, r4 │ │ │ │ svcgt 0x0001f916 │ │ │ │ movweq pc, #4096 @ 0x1000 @ │ │ │ │ - bl 0xfeff7e28 │ │ │ │ - b 0x14b2e40 │ │ │ │ + bl 0xfeff7db4 │ │ │ │ + b 0x14b2dcc │ │ │ │ ldrbtmi r7, [r0], ip, ror #25 │ │ │ │ @ instruction: 0x0c0aeb6c │ │ │ │ svceq 0x0080f1be │ │ │ │ - bleq 0x12bc2c │ │ │ │ + bleq 0x12bbb8 │ │ │ │ @ instruction: 0xf04fbfa4 │ │ │ │ @ instruction: 0x461a087f │ │ │ │ @ instruction: 0xf11eda09 │ │ │ │ @ instruction: 0xf15c0f80 │ │ │ │ svclt 0x00be0c00 │ │ │ │ movweq pc, #4096 @ 0x1000 @ │ │ │ │ stmeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ @@ -228549,41 +228521,41 @@ │ │ │ │ ldclt 7, cr15, [r0, #980] @ 0x3d4 │ │ │ │ svcmi 0x00f8e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ @ instruction: 0x460eb21d │ │ │ │ @ instruction: 0x46044617 │ │ │ │ - stmiane r8, {r0, r2, r3, r6, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + stmdane r8, {r0, r2, r3, r6, r9, sl, ip, sp, lr, pc}^ │ │ │ │ ldmdaeq r3!, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ ldc2l 7, cr15, [sl], #980 @ 0x3d4 │ │ │ │ stmibvc r5!, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ mrcne 14, 5, r1, cr11, cr1, {5} │ │ │ │ strcc r2, [lr, -r0, lsl #12] │ │ │ │ @ instruction: 0xf51ee01a │ │ │ │ @ instruction: 0xf15c4f00 │ │ │ │ svclt 0x00bc0c00 │ │ │ │ andeq pc, r1, #0 │ │ │ │ - bmi 0x12c800 │ │ │ │ + bmi 0x12c78c │ │ │ │ sbclt r4, r2, #1476395008 @ 0x58000000 │ │ │ │ svcgt 0x0002f831 │ │ │ │ addeq pc, pc, r0, asr #7 │ │ │ │ @ instruction: 0xf85842bb │ │ │ │ - b 0xc277a0 │ │ │ │ - b 0x36ff14 │ │ │ │ - b 0x1171f18 │ │ │ │ + b 0xc2772c │ │ │ │ + b 0x36fea0 │ │ │ │ + b 0x1171ea4 │ │ │ │ @ instruction: 0xf8a10a0a │ │ │ │ andsle sl, r3, r0 │ │ │ │ svcgt 0x0002f933 │ │ │ │ - bl 0xfeff7ef0 │ │ │ │ - b 0x14b2f08 │ │ │ │ + bl 0xfeff7e7c │ │ │ │ + b 0x14b2e94 │ │ │ │ ldrbtmi r7, [r2], ip, ror #25 │ │ │ │ @ instruction: 0x0c09eb6c │ │ │ │ svcmi 0x0000f5be │ │ │ │ - bleq 0x12bcf4 │ │ │ │ + bleq 0x12bc80 │ │ │ │ @ instruction: 0xf000dbd5 │ │ │ │ @ instruction: 0xf6470201 │ │ │ │ @ instruction: 0xe7d97aff │ │ │ │ @ instruction: 0xf504b11e │ │ │ │ andcs r5, r1, #64, 6 │ │ │ │ @ instruction: 0x4620621a │ │ │ │ svcmi 0x00f8e8bd │ │ │ │ @@ -228591,40 +228563,40 @@ │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strmi fp, [lr], -r2, lsl #1 │ │ │ │ @ instruction: 0x46044615 │ │ │ │ @ instruction: 0xf7f59301 │ │ │ │ - blls 0x16e9f0 │ │ │ │ + blls 0x16e97c │ │ │ │ @ instruction: 0xf1a51f31 │ │ │ │ @ instruction: 0xf64d0c04 │ │ │ │ - vmlsl.s , d16, d0[2] │ │ │ │ + vmlsl.s , d0, d0[2] │ │ │ │ strcc r0, [ip, #-1587] @ 0xfffff9cd │ │ │ │ @ instruction: 0xf04f17df │ │ │ │ @ instruction: 0xf85c0e00 │ │ │ │ @ instruction: 0xf04f2f04 │ │ │ │ - b 0x14b1b64 │ │ │ │ - bne 0xff58daf0 │ │ │ │ + b 0x14b1af0 │ │ │ │ + bne 0xff58da7c │ │ │ │ stmdaeq r7, {r3, r5, r6, r8, r9, fp, sp, lr, pc} │ │ │ │ svcmi 0x0000f1b2 │ │ │ │ - beq 0x12bd54 │ │ │ │ + beq 0x12bce0 │ │ │ │ @ instruction: 0xf1b2da28 │ │ │ │ @ instruction: 0xf1584f00 │ │ │ │ svclt 0x00bc0800 │ │ │ │ stmdbeq r1, {ip, sp, lr, pc} │ │ │ │ andmi pc, r0, #79 @ 0x4f │ │ │ │ vmlseq.f32 s28, s18, s28 │ │ │ │ @ instruction: 0xf980fa5f │ │ │ │ svchi 0x0004f851 │ │ │ │ andne pc, pc, r0, asr #7 │ │ │ │ @ instruction: 0xf85645ac │ │ │ │ - b 0xfe193884 │ │ │ │ - b 0x16ffc4 │ │ │ │ - b 0xfe16ffcc │ │ │ │ + b 0xfe193810 │ │ │ │ + b 0x16ff50 │ │ │ │ + b 0xfe16ff58 │ │ │ │ andvs r0, sl, r8, lsl #4 │ │ │ │ @ instruction: 0xf1bed1d5 │ │ │ │ andle r0, r3, r0, lsl #30 │ │ │ │ movtpl pc, #1284 @ 0x504 @ │ │ │ │ andsvs r2, sl, #268435456 @ 0x10000000 │ │ │ │ andlt r4, r2, r0, lsr #12 │ │ │ │ @ instruction: 0x47f0e8bd │ │ │ │ @@ -228644,20 +228616,20 @@ │ │ │ │ svcgt 0x0001f912 │ │ │ │ movweq pc, #4096 @ 0x1000 @ │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ stmdagt r5, {r2, r3, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ vldmiane ip, {s29-s107} │ │ │ │ mcrrvs 10, 4, lr, r8, cr12 │ │ │ │ @ instruction: 0xf1ac46e1 │ │ │ │ - b 0x17f2a18 │ │ │ │ + b 0x17f29a4 │ │ │ │ svclt 0x00041ce8 │ │ │ │ ldmdbeq pc!, {r0, r1, r2, r3, r6, ip, sp, lr, pc}^ @ │ │ │ │ @ instruction: 0xb10b469e │ │ │ │ andls pc, r0, r1, lsl #17 │ │ │ │ - b 0x127bc30 │ │ │ │ + b 0x127bbbc │ │ │ │ vrsubhn.i16 d16, q0, q7 │ │ │ │ adcsmi r0, r9, #79 @ 0x4f │ │ │ │ tstlt lr, r0, ror #3 │ │ │ │ movtpl pc, #1284 @ 0x504 @ │ │ │ │ andsvs r2, sl, #268435456 @ 0x10000000 │ │ │ │ pop {r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7f543f8 │ │ │ │ @@ -228666,205 +228638,205 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ @ instruction: 0x460f4616 │ │ │ │ @ instruction: 0x4604b21d │ │ │ │ ldc2 7, cr15, [r8], {245} @ 0xf5 │ │ │ │ mrcne 14, 5, r1, cr3, cr9, {5} │ │ │ │ - strbne pc, [r8, sp, asr #12] @ │ │ │ │ + strbne pc, [r8, -sp, asr #12] @ │ │ │ │ ldreq pc, [r3, -r0, asr #5]! │ │ │ │ andcs r3, r0, #14680064 @ 0xe00000 │ │ │ │ svcgt 0x0002f933 │ │ │ │ stmdaeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ stmdbgt r5, {r2, r3, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ vldmiacc ip, {s29-s107} │ │ │ │ mcrrmi 10, 4, lr, r9, cr12 │ │ │ │ cdpmi 5, 0, cr15, cr0, cr12, {5} │ │ │ │ @ instruction: 0x3ee9ea5e │ │ │ │ svc 0x0002f831 │ │ │ │ @ instruction: 0xf000bf08 │ │ │ │ - b 0x11718a4 │ │ │ │ - blx 0x18b00c4 │ │ │ │ + b 0x1171830 │ │ │ │ + blx 0x18b0050 │ │ │ │ svclt 0x0008f880 │ │ │ │ - ldclvc 6, cr15, [pc], #284 @ 0xef9c8 │ │ │ │ + ldclvc 6, cr15, [pc], #284 @ 0xef954 │ │ │ │ addeq pc, pc, r0, asr #7 │ │ │ │ @ instruction: 0xf857429e │ │ │ │ - b 0xc8f998 │ │ │ │ - b 0x3f30dc │ │ │ │ - b 0x14728e0 │ │ │ │ + b 0xc8f924 │ │ │ │ + b 0x3f3068 │ │ │ │ + b 0x147286c │ │ │ │ @ instruction: 0xf8a10c0c │ │ │ │ bicsle ip, r7, r0 │ │ │ │ @ instruction: 0xf504b11a │ │ │ │ andcs r5, r1, #64, 6 │ │ │ │ @ instruction: 0x4620621a │ │ │ │ mvnsmi lr, #12386304 @ 0xbd0000 │ │ │ │ stcllt 7, cr15, [r2], #-980 @ 0xfffffc2c │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ @ instruction: 0x460d4617 │ │ │ │ @ instruction: 0x4604461e │ │ │ │ - blx 0xff52d8ce │ │ │ │ + blx 0xff52d85a │ │ │ │ @ instruction: 0xf1a72300 │ │ │ │ @ instruction: 0xf64d0e04 │ │ │ │ - vmul.i d17, d16, d0[2] │ │ │ │ + vmul.i d17, d0, d0[2] │ │ │ │ svcne 0x00290833 │ │ │ │ @ instruction: 0xf04f370c │ │ │ │ ldrmi r4, [r9], r0, lsl #20 │ │ │ │ svccs 0x0004f85e │ │ │ │ - blx 0xfe278d1a │ │ │ │ - b 0x14e0124 │ │ │ │ - b 0x140ec90 │ │ │ │ + blx 0xfe278ca6 │ │ │ │ + b 0x14e00b0 │ │ │ │ + b 0x140ec1c │ │ │ │ ldrbne r0, [r2, r2, asr #24] │ │ │ │ svclt 0x0008454a │ │ │ │ sbclt r4, r2, #212, 10 @ 0x35000000 │ │ │ │ @ instruction: 0xf000bf04 │ │ │ │ @ instruction: 0xf06f0501 │ │ │ │ @ instruction: 0x432b4c00 │ │ │ │ svcpl 0x0004f851 │ │ │ │ eorscs pc, r2, r8, asr r8 @ │ │ │ │ andne pc, pc, r0, asr #7 │ │ │ │ @ instruction: 0x0c0cea85 │ │ │ │ - b 0x400f28 │ │ │ │ - b 0xfe170158 │ │ │ │ + b 0x400eb4 │ │ │ │ + b 0xfe1700e4 │ │ │ │ andvs r0, sl, r5, lsl #4 │ │ │ │ @ instruction: 0xb11bd1dc │ │ │ │ movtpl pc, #1284 @ 0x504 @ │ │ │ │ andsvs r2, sl, #268435456 @ 0x10000000 │ │ │ │ pop {r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7f547f0 │ │ │ │ svclt 0x0000bc1b │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ addlt r4, r3, ip, lsl #12 │ │ │ │ - blx 0x14c1198 │ │ │ │ + blx 0x14c1124 │ │ │ │ @ instruction: 0xf102f883 │ │ │ │ @ instruction: 0xf10439ff │ │ │ │ @ instruction: 0xf7f50b10 │ │ │ │ @ instruction: 0xf04ffb83 │ │ │ │ strtmi r0, [r1], -r0, lsl #20 │ │ │ │ strcs r2, [r0, -r0, asr #12] │ │ │ │ svcgt 0x0001f919 │ │ │ │ @ instruction: 0x463b4632 │ │ │ │ streq pc, [r1], #-0 │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ orrcs pc, r8, #204, 22 @ 0x33000 │ │ │ │ movwcs lr, #2509 @ 0x9cd │ │ │ │ - b 0x14d65b8 │ │ │ │ - blls 0x136d08 │ │ │ │ + b 0x14d6544 │ │ │ │ + blls 0x136c94 │ │ │ │ mcrrvs 10, 4, lr, r3, cr12 │ │ │ │ @ instruction: 0xf1ac4662 │ │ │ │ - b 0x17f2bc8 │ │ │ │ + b 0x17f2b54 │ │ │ │ svclt 0x00041ce3 │ │ │ │ @ instruction: 0x46a6227f │ │ │ │ andvc fp, sl, r4, lsl #2 │ │ │ │ - b 0x137bddc │ │ │ │ + b 0x137bd68 │ │ │ │ vmlsl.u8 q8, d0, d14 │ │ │ │ strmi r0, [fp, #79] @ 0x4f │ │ │ │ @ instruction: 0xf1bad1dc │ │ │ │ andle r0, r3, r0, lsl #30 │ │ │ │ movtpl pc, #1285 @ 0x505 @ │ │ │ │ andsvs r2, sl, #268435456 @ 0x10000000 │ │ │ │ andlt r4, r3, r8, lsr #12 │ │ │ │ svcmi 0x00f0e8bd │ │ │ │ - bllt 0xff5ad9d0 │ │ │ │ + bllt 0xff5ad95c │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ ldrmi r4, [r2], ip, lsl #12 │ │ │ │ strmi fp, [r6], -r3, lsl #1 │ │ │ │ @ instruction: 0xf64d4698 │ │ │ │ - vqdmull.s , d16, d0[2] │ │ │ │ + vqdmull.s , d0, d0[2] │ │ │ │ @ instruction: 0xf7f50b33 │ │ │ │ @ instruction: 0xf04ffb3b │ │ │ │ @ instruction: 0x1ea10900 │ │ │ │ cdpeq 1, 0, cr15, cr2, cr10, {5} │ │ │ │ strmi pc, [r0], #1103 @ 0x44f │ │ │ │ - beq 0x4abe5c │ │ │ │ + beq 0x4abde8 │ │ │ │ @ instruction: 0xf83e2500 │ │ │ │ strtmi ip, [r2], -r2, lsl #30 │ │ │ │ strcs r4, [r0, -fp, lsr #12] │ │ │ │ orrcs pc, r8, #204, 22 @ 0x33000 │ │ │ │ movwcs lr, #2509 @ 0x9cd │ │ │ │ - b 0x14d664c │ │ │ │ - blls 0x13ed9c │ │ │ │ + b 0x14d65d8 │ │ │ │ + blls 0x13ed28 │ │ │ │ mcrrmi 10, 4, lr, r3, cr12 │ │ │ │ @ instruction: 0xf5ac4662 │ │ │ │ - b 0x1802a5c │ │ │ │ + b 0x18029e8 │ │ │ │ @ instruction: 0xf8313ce3 │ │ │ │ svclt 0x00083f02 │ │ │ │ streq pc, [r1, -r0] │ │ │ │ stmdbeq r7, {r0, r3, r6, r9, fp, sp, lr, pc} │ │ │ │ svclt 0x0008b2c7 │ │ │ │ rscsvc pc, pc, #74448896 @ 0x4700000 │ │ │ │ addeq pc, pc, r0, asr #7 │ │ │ │ @ instruction: 0xf85b45f2 │ │ │ │ - b 0x9cbb5c │ │ │ │ - b 0x1706a0 │ │ │ │ - b 0x11702a4 │ │ │ │ + b 0x9cbae8 │ │ │ │ + b 0x17062c │ │ │ │ + b 0x1170230 │ │ │ │ andhi r0, sl, r3, lsl #4 │ │ │ │ @ instruction: 0xf1b9d1d3 │ │ │ │ andle r0, r3, r0, lsl #30 │ │ │ │ movtpl pc, #1286 @ 0x506 @ │ │ │ │ andsvs r2, sl, #268435456 @ 0x10000000 │ │ │ │ andlt r4, r3, r0, lsr r6 │ │ │ │ svcmi 0x00f0e8bd │ │ │ │ - bllt 0x202da7c │ │ │ │ + bllt 0x202da08 │ │ │ │ svcmi 0x00f8e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ ldrmi r4, [r6], -pc, lsl #12 │ │ │ │ @ instruction: 0x4604461d │ │ │ │ stmdami r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ - blx 0xffb2da9c │ │ │ │ + blx 0xffb2da28 │ │ │ │ @ instruction: 0xf1a61f39 │ │ │ │ @ instruction: 0xf64d0c04 │ │ │ │ - vqdmlsl.s , d16, d0[2] │ │ │ │ + vqdmlsl.s , d0, d0[2] │ │ │ │ movwcs r0, #1843 @ 0x733 │ │ │ │ @ instruction: 0xf04f360c │ │ │ │ @ instruction: 0xf85c0900 │ │ │ │ strbmi fp, [sl], r4, lsl #30 │ │ │ │ addmi pc, r0, #79 @ 0x4f │ │ │ │ - bcs 0x26ea18 │ │ │ │ - b 0x1173a38 │ │ │ │ - b 0x14b041c │ │ │ │ + bcs 0x26e9a4 │ │ │ │ + b 0x11739c4 │ │ │ │ + b 0x14b03a8 │ │ │ │ strbmi r7, [sl, #2794] @ 0xaea │ │ │ │ strbmi fp, [r2, #-3848] @ 0xfffff0f8 │ │ │ │ @ instruction: 0xf000bf04 │ │ │ │ @ instruction: 0xf06f0901 │ │ │ │ - b 0x11c0308 │ │ │ │ - blx 0x18b0730 │ │ │ │ + b 0x11c0294 │ │ │ │ + blx 0x18b06bc │ │ │ │ strbmi pc, [r6, #-2432]! @ 0xfffff680 @ │ │ │ │ andne pc, pc, r0, asr #7 │ │ │ │ eorsge pc, r9, r7, asr r8 @ │ │ │ │ svcls 0x0004f851 │ │ │ │ andeq lr, r2, #561152 @ 0x89000 │ │ │ │ andeq lr, sl, #8192 @ 0x2000 │ │ │ │ andeq lr, r9, #532480 @ 0x82000 │ │ │ │ bicsle r6, r6, sl │ │ │ │ @ instruction: 0xf504b11b │ │ │ │ andcs r5, r1, #64, 6 │ │ │ │ @ instruction: 0x4620621a │ │ │ │ svcmi 0x00f8e8bd │ │ │ │ - bllt 0xd2db14 │ │ │ │ + bllt 0xd2daa0 │ │ │ │ svcmi 0x00f8e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ @ instruction: 0xf04f460f │ │ │ │ svccc 0x00010a00 │ │ │ │ - blx 0x14c1374 │ │ │ │ + blx 0x14c1300 │ │ │ │ cdpne 8, 5, cr15, cr4, cr3, {4} │ │ │ │ - bleq 0x4ebf6c │ │ │ │ - blx 0xfe72db3c │ │ │ │ + bleq 0x4ebef8 │ │ │ │ + blx 0xfe72dac8 │ │ │ │ svcgt 0x0001f914 │ │ │ │ mrseq pc, (UNDEF: 1) @ │ │ │ │ svccc 0x0001f917 │ │ │ │ stmdbeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ vmlagt.f64 d15, d24, d12 │ │ │ │ andseq r1, sp, #57147392 @ 0x3680000 │ │ │ │ @ instruction: 0x0c0ceb1c │ │ │ │ @@ -228873,21 +228845,21 @@ │ │ │ │ vmlseq.f64 d14, d14, d14 │ │ │ │ @ instruction: 0x0c05eb1c │ │ │ │ vmlseq.f64 d14, d2, d14 │ │ │ │ svcmi 0x0000f5bc │ │ │ │ andeq pc, r0, #-2147483617 @ 0x8000001f │ │ │ │ @ instruction: 0x232cea4f │ │ │ │ strmi fp, [r9], r4, lsr #31 │ │ │ │ - ble 0x2f89a8 │ │ │ │ + ble 0x2f8934 │ │ │ │ svcmi 0x0000f51c │ │ │ │ mcreq 1, 0, pc, cr0, cr14, {2} @ │ │ │ │ @ instruction: 0xf000bfbe │ │ │ │ orrcs r0, r0, #1073741824 @ 0x40000000 │ │ │ │ smlabblt r1, r9, r6, r4 │ │ │ │ - b 0x138bcb0 │ │ │ │ + b 0x138bc3c │ │ │ │ vmlsl.u8 q8, d0, d9 │ │ │ │ ldrbmi r0, [ip, #-79] @ 0xffffffb1 │ │ │ │ @ instruction: 0xf1bad1cc │ │ │ │ andle r0, r3, r0, lsl #30 │ │ │ │ movtpl pc, #1286 @ 0x506 @ │ │ │ │ andsvs r2, sl, #268435456 @ 0x10000000 │ │ │ │ pop {r4, r5, r9, sl, lr} │ │ │ │ @@ -228895,63 +228867,63 @@ │ │ │ │ svclt 0x0000badd │ │ │ │ svcmi 0x00f8e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ ldrmi r4, [r0], sp, lsl #12 │ │ │ │ andslt r4, lr, #4, 12 @ 0x400000 │ │ │ │ - stmibne r8, {r0, r2, r3, r6, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + stmdbne r8, {r0, r2, r3, r6, r9, sl, ip, sp, lr, pc}^ │ │ │ │ ldmdbeq r3!, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ - blx 0x12adbe0 │ │ │ │ + blx 0x12adb6c │ │ │ │ cdpne 7, 10, cr2, cr9, cr0, {0} │ │ │ │ streq pc, [r2, #-424] @ 0xfffffe58 │ │ │ │ stmdaeq lr, {r3, r8, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf1bee01b │ │ │ │ - b 0x14c3820 │ │ │ │ + b 0x14c37ac │ │ │ │ @ instruction: 0xf1724e2e │ │ │ │ svclt 0x00bc32ff │ │ │ │ - bleq 0x16bc2c │ │ │ │ + bleq 0x16bbb8 │ │ │ │ cdpmi 4, 0, cr15, cr0, cr15, {2} │ │ │ │ - b 0x12dc740 │ │ │ │ + b 0x12dc6cc │ │ │ │ vabdl.u8 q8, d0, d11 │ │ │ │ strmi r0, [r8, #143]! @ 0x8f │ │ │ │ eorscc pc, r3, r9, asr r8 @ │ │ │ │ @ instruction: 0x0c03ea2c │ │ │ │ vmlaeq.f32 s28, s6, s28 │ │ │ │ @ instruction: 0x0c0eea4c │ │ │ │ andgt pc, r0, r1, lsr #17 │ │ │ │ @ instruction: 0xf935d020 │ │ │ │ @ instruction: 0xf04fef02 │ │ │ │ @ instruction: 0xf9310b00 │ │ │ │ - blx 0xfe4a386a │ │ │ │ - b 0x14e847c │ │ │ │ - b 0x14ccc18 │ │ │ │ - bl 0x88249c │ │ │ │ - b 0x14b34a8 │ │ │ │ - b 0x11c0880 │ │ │ │ + blx 0xfe4a37f6 │ │ │ │ + b 0x14e8408 │ │ │ │ + b 0x14ccba4 │ │ │ │ + bl 0x882428 │ │ │ │ + b 0x14b3434 │ │ │ │ + b 0x11c080c │ │ │ │ cmpmi r2, ip, lsl r3 │ │ │ │ vmoveq.32 d10[0], lr │ │ │ │ andeq lr, r3, #67584 @ 0x10800 │ │ │ │ svcmi 0x0000f1be │ │ │ │ movweq pc, #370 @ 0x172 @ │ │ │ │ @ instruction: 0xf000dbc7 │ │ │ │ @ instruction: 0xf6470b01 │ │ │ │ @ instruction: 0xe7cd7eff │ │ │ │ @ instruction: 0xf504b11f │ │ │ │ andcs r5, r1, #64, 6 │ │ │ │ @ instruction: 0x4620621a │ │ │ │ svcmi 0x00f8e8bd │ │ │ │ - blt 0x202dc7c │ │ │ │ + blt 0x202dc08 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ ldrmi r4, [r7], -lr, lsl #12 │ │ │ │ @ instruction: 0x4604461d │ │ │ │ - stmiane r8, {r0, r2, r3, r6, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + stmdane r8, {r0, r2, r3, r6, r9, sl, ip, sp, lr, pc}^ │ │ │ │ ldmdaeq r3!, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf9e6f7f5 │ │ │ │ svcne 0x003b1f31 │ │ │ │ strcc r2, [ip, -r0, lsl #12] │ │ │ │ svccs 0x0004f851 │ │ │ │ svcls 0x0004f853 │ │ │ │ stcmi 0, cr15, [r0], {2} │ │ │ │ @@ -228962,23 +228934,23 @@ │ │ │ │ vmoveq.32 d14[0], lr │ │ │ │ @ instruction: 0x0c0ceb5c │ │ │ │ @ instruction: 0xf04fbf68 │ │ │ │ strbtmi r0, [r6], r1, lsl #18 │ │ │ │ @ instruction: 0xf1b946ca │ │ │ │ andle r0, r5, r0, lsl #30 │ │ │ │ vstmiavc ip!, {s29-s107} │ │ │ │ - beq 0x16bd10 │ │ │ │ + beq 0x16bc9c │ │ │ │ cdpmi 1, 0, cr15, cr0, cr12, {0} │ │ │ │ stc2 10, cr15, [r0], {95} @ 0x5f @ │ │ │ │ vmlaeq.f32 s28, s5, s28 │ │ │ │ streq lr, [sl], -r6, asr #20 │ │ │ │ andne pc, pc, r0, asr #7 │ │ │ │ @ instruction: 0xf85842bb │ │ │ │ - b 0x49fe1c │ │ │ │ - b 0xfe473560 │ │ │ │ + b 0x49fda8 │ │ │ │ + b 0xfe4734ec │ │ │ │ andvs r0, sl, r2, lsl #4 │ │ │ │ tstlt lr, lr, asr #3 │ │ │ │ movtpl pc, #1284 @ 0x504 @ │ │ │ │ andsvs r2, sl, #268435456 @ 0x10000000 │ │ │ │ pop {r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7f547f0 │ │ │ │ svclt 0x0000ba2b │ │ │ │ @@ -228991,38 +228963,38 @@ │ │ │ │ stmdaeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf996f7f5 │ │ │ │ mvnscc pc, r9, lsl #2 │ │ │ │ stmdbeq pc, {r0, r3, r8, ip, sp, lr, pc} @ │ │ │ │ svcgt 0x0001f911 │ │ │ │ movweq pc, #4096 @ 0x1000 @ │ │ │ │ svccs 0x0001f915 │ │ │ │ - blx 0xfe3f9986 │ │ │ │ - b 0x14e29a0 │ │ │ │ - b 0x14ce914 │ │ │ │ - bl 0x7fb598 │ │ │ │ - b 0x14b2dc4 │ │ │ │ - b 0x137a5c0 │ │ │ │ - bl 0x13ca5e4 │ │ │ │ + blx 0xfe3f9912 │ │ │ │ + b 0x14e292c │ │ │ │ + b 0x14ce8a0 │ │ │ │ + bl 0x7fb524 │ │ │ │ + b 0x14b2d50 │ │ │ │ + b 0x137a54c │ │ │ │ + bl 0x13ca570 │ │ │ │ @ instruction: 0xf11e020b │ │ │ │ @ instruction: 0xf14a0e80 │ │ │ │ - bl 0x7f25a8 │ │ │ │ - bl 0x11735e4 │ │ │ │ + bl 0x7f2534 │ │ │ │ + bl 0x1173570 │ │ │ │ @ instruction: 0xf5be020a │ │ │ │ @ instruction: 0xf1724f00 │ │ │ │ - b 0x14b25b8 │ │ │ │ + b 0x14b2544 │ │ │ │ svclt 0x00a42c2e │ │ │ │ @ instruction: 0xf04f461f │ │ │ │ - ble 0x332fc0 │ │ │ │ + ble 0x332f4c │ │ │ │ svcmi 0x0000f51e │ │ │ │ rscscc pc, pc, #-2147483620 @ 0x8000001c │ │ │ │ @ instruction: 0xf000bfbe │ │ │ │ @ instruction: 0xf04f0301 │ │ │ │ ldrmi r0, [pc], -r0, lsl #25 │ │ │ │ @ instruction: 0xf885b10b │ │ │ │ - b 0x131fde0 │ │ │ │ + b 0x131fd6c │ │ │ │ vmlal.u8 q8, d0, d7 │ │ │ │ strbmi r0, [r9, #-79] @ 0xffffffb1 │ │ │ │ @ instruction: 0xf1b8d1c4 │ │ │ │ andle r0, r3, r0, lsl #30 │ │ │ │ movtpl pc, #1284 @ 0x504 @ │ │ │ │ andsvs r2, sl, #268435456 @ 0x10000000 │ │ │ │ pop {r5, r9, sl, lr} │ │ │ │ @@ -229030,46 +229002,46 @@ │ │ │ │ svclt 0x0000b9cf │ │ │ │ svcmi 0x00f8e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ ldrmi r4, [r0], sp, lsl #12 │ │ │ │ andslt r4, lr, #4, 12 @ 0x400000 │ │ │ │ - stmibne r8, {r0, r2, r3, r6, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + stmdbne r8, {r0, r2, r3, r6, r9, sl, ip, sp, lr, pc}^ │ │ │ │ ldmdbeq r3!, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf938f7f5 │ │ │ │ cdpne 7, 10, cr2, cr9, cr0, {0} │ │ │ │ streq pc, [r2, #-424] @ 0xfffffe58 │ │ │ │ stmdaeq lr, {r3, r8, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf1bce01b │ │ │ │ - b 0x14c3a3c │ │ │ │ + b 0x14c39c8 │ │ │ │ @ instruction: 0xf1734e2c │ │ │ │ svclt 0x00bc33ff │ │ │ │ - bleq 0x16be48 │ │ │ │ + bleq 0x16bdd4 │ │ │ │ cdpmi 4, 0, cr15, cr0, cr15, {2} │ │ │ │ - b 0x12dc95c │ │ │ │ + b 0x12dc8e8 │ │ │ │ vabdl.u8 q8, d0, d11 │ │ │ │ strmi r0, [r8, #143]! @ 0x8f │ │ │ │ eorscc pc, r3, r9, asr r8 @ │ │ │ │ @ instruction: 0x0c03ea22 │ │ │ │ vmlaeq.f32 s28, s6, s28 │ │ │ │ @ instruction: 0x0c0eea4c │ │ │ │ andgt pc, r0, r1, lsr #17 │ │ │ │ @ instruction: 0xf935d024 │ │ │ │ @ instruction: 0xf04fef02 │ │ │ │ @ instruction: 0xf9310b00 │ │ │ │ - blx 0xfe47ba86 │ │ │ │ - b 0x14e8a98 │ │ │ │ - b 0x14cea0c │ │ │ │ - bl 0x882e90 │ │ │ │ - b 0x14b36c4 │ │ │ │ + blx 0xfe47ba12 │ │ │ │ + b 0x14e8a24 │ │ │ │ + b 0x14ce998 │ │ │ │ + bl 0x882e1c │ │ │ │ + b 0x14b3650 │ │ │ │ cmpmi fp, sl, lsl #20 │ │ │ │ - bmi 0x5aa7bc │ │ │ │ + bmi 0x5aa748 │ │ │ │ stcmi 5, cr15, [r0], {28} │ │ │ │ - beq 0x12c3c4 │ │ │ │ + beq 0x12c350 │ │ │ │ @ instruction: 0x0c0ceb1e │ │ │ │ movweq lr, #43843 @ 0xab43 │ │ │ │ svcmi 0x0000f1bc │ │ │ │ mcreq 1, 0, pc, cr0, cr3, {3} @ │ │ │ │ @ instruction: 0xf000dbc3 │ │ │ │ @ instruction: 0xf6470b01 │ │ │ │ @ instruction: 0xe7c97eff │ │ │ │ @@ -229083,37 +229055,37 @@ │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ ldrmi r4, [r6], -pc, lsl #12 │ │ │ │ @ instruction: 0x4604461d │ │ │ │ @ instruction: 0xf8d8f7f5 │ │ │ │ @ instruction: 0xf1a61f39 │ │ │ │ @ instruction: 0xf64d0e04 │ │ │ │ - vqdmlsl.s , d16, d0[2] │ │ │ │ + vqdmlsl.s , d0, d0[2] │ │ │ │ @ instruction: 0x360c0733 │ │ │ │ @ instruction: 0xf8512300 │ │ │ │ @ instruction: 0xf85e2f04 │ │ │ │ @ instruction: 0xf0029f04 │ │ │ │ - b 0x1402f08 │ │ │ │ - b 0x14b3054 │ │ │ │ - blx 0xff34e21a │ │ │ │ + b 0x1402e94 │ │ │ │ + b 0x14b2fe0 │ │ │ │ + blx 0xff34e1a6 │ │ │ │ @ instruction: 0xf04f8c05 │ │ │ │ @ instruction: 0xf1180900 │ │ │ │ @ instruction: 0xf14c4880 │ │ │ │ - bl 0x6f2f20 │ │ │ │ - bl 0x17f1f44 │ │ │ │ + bl 0x6f2eac │ │ │ │ + bl 0x17f1ed0 │ │ │ │ svclt 0x00680c0c │ │ │ │ stmdbeq r1, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ strbmi r4, [sl], r0, ror #13 │ │ │ │ svceq 0x0000f1b9 │ │ │ │ - b 0x14e3f4c │ │ │ │ + b 0x14e3ed8 │ │ │ │ @ instruction: 0xf0007cec │ │ │ │ @ instruction: 0xf10c0a01 │ │ │ │ - blx 0x18c1f44 │ │ │ │ - b 0xfe32f148 │ │ │ │ - b 0x11b1f54 │ │ │ │ + blx 0x18c1ed0 │ │ │ │ + b 0xfe32f0d4 │ │ │ │ + b 0x11b1ee0 │ │ │ │ vsubw.u8 q8, q0, d10 │ │ │ │ ldrmi r1, [r6, #15]! │ │ │ │ eorsgt pc, ip, r7, asr r8 @ │ │ │ │ stmdaeq ip, {r3, r9, fp, sp, lr, pc} │ │ │ │ andeq lr, r2, #136, 20 @ 0x88000 │ │ │ │ bicle r6, sl, sl │ │ │ │ @ instruction: 0xf504b11b │ │ │ │ @@ -229124,33 +229096,33 @@ │ │ │ │ svcmi 0x00f8e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ @ instruction: 0x460d4698 │ │ │ │ @ instruction: 0x46044617 │ │ │ │ @ instruction: 0xf882f7f5 │ │ │ │ - blx 0x14b793c │ │ │ │ + blx 0x14b78c8 │ │ │ │ @ instruction: 0xf107f588 │ │ │ │ vacge.f32 , q12, │ │ │ │ strcc r1, [pc, -r0, asr #17] │ │ │ │ strcs r0, [r0], -sp, lsr #4 │ │ │ │ svcgt 0x0001f91e │ │ │ │ movweq pc, #4096 @ 0x1000 @ │ │ │ │ svcls 0x0001f911 │ │ │ │ - blx 0xfe3f87ba │ │ │ │ - bl 0x8223e0 │ │ │ │ - bl 0x1332ff0 │ │ │ │ - bl 0x7f23e8 │ │ │ │ - bl 0x12f2fdc │ │ │ │ + blx 0xfe3f8746 │ │ │ │ + bl 0x82236c │ │ │ │ + bl 0x1332f7c │ │ │ │ + bl 0x7f2374 │ │ │ │ + bl 0x12f2f68 │ │ │ │ @ instruction: 0xf5bc0909 │ │ │ │ @ instruction: 0xf1794f00 │ │ │ │ - b 0x14b2bd4 │ │ │ │ + b 0x14b2b60 │ │ │ │ svclt 0x00a42a2c │ │ │ │ @ instruction: 0xf04f461a │ │ │ │ - ble 0x3329dc │ │ │ │ + ble 0x332968 │ │ │ │ svcmi 0x0000f51c │ │ │ │ stmdbeq r0, {r0, r3, r4, r6, r8, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf000bfbe │ │ │ │ @ instruction: 0xf04f0301 │ │ │ │ ldrmi r0, [sl], -r0, lsl #21 │ │ │ │ @ instruction: 0xf881b10b │ │ │ │ tstmi r6, #0 │ │ │ │ @@ -229166,77 +229138,77 @@ │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ @ instruction: 0x4617461d │ │ │ │ strmi r4, [r4], -lr, lsl #12 │ │ │ │ @ instruction: 0xf832f7f5 │ │ │ │ cdpne 2, 11, cr11, cr1, cr11, {1} │ │ │ │ cdpeq 1, 0, cr15, cr2, cr7, {5} │ │ │ │ - stmiane r8, {r0, r2, r3, r6, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + stmdane r8, {r0, r2, r3, r6, r9, sl, ip, sp, lr, pc}^ │ │ │ │ ldmdaeq r3!, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ stmdbmi r3!, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc} │ │ │ │ smladcc lr, sl, r4, r0 │ │ │ │ ands r2, sl, r0, lsl #12 │ │ │ │ svcmi 0x0000f1b3 │ │ │ │ @ instruction: 0x4323ea4f │ │ │ │ - beq 0x12c5c4 │ │ │ │ + beq 0x12c550 │ │ │ │ @ instruction: 0xf000bfbc │ │ │ │ vst3.8 {d16,d18,d20}, [pc], r1 │ │ │ │ @ instruction: 0x432e4300 │ │ │ │ ldrbmi fp, [r7, #-709]! @ 0xfffffd3b │ │ │ │ addeq pc, pc, r0, asr #7 │ │ │ │ eorspl pc, r5, r8, asr r8 @ │ │ │ │ @ instruction: 0x0c05ea2c │ │ │ │ movweq lr, #23043 @ 0x5a03 │ │ │ │ @ instruction: 0x0c03ea4c │ │ │ │ andgt pc, r0, r1, lsr #17 │ │ │ │ @ instruction: 0xf931d016 │ │ │ │ strcs ip, [r0, #-3842] @ 0xfffff0fe │ │ │ │ svccc 0x0002f93e │ │ │ │ - bcc 0x42eea0 │ │ │ │ - bl 0x1376404 │ │ │ │ + bcc 0x42ee2c │ │ │ │ + bl 0x1376390 │ │ │ │ ldmne fp, {r1, r3, r9, fp} │ │ │ │ - beq 0x3aadc4 │ │ │ │ + beq 0x3aad50 │ │ │ │ svcmi 0x0000f1b3 │ │ │ │ - bleq 0x12c690 │ │ │ │ + bleq 0x12c61c │ │ │ │ @ instruction: 0xf000dbd2 │ │ │ │ @ instruction: 0xf6470501 │ │ │ │ @ instruction: 0xe7d873ff │ │ │ │ @ instruction: 0xf504b11e │ │ │ │ andcs r5, r1, #64, 6 │ │ │ │ @ instruction: 0x4620621a │ │ │ │ svcmi 0x00f8e8bd │ │ │ │ stmdalt ip!, {r0, r2, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ svcmi 0x00f8e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ ldrmi r4, [r7], -lr, lsl #12 │ │ │ │ - b 0x14c18f0 │ │ │ │ + b 0x14c187c │ │ │ │ ldrbeq r0, [sp, r3, ror #18] │ │ │ │ - stmiane r8, {r0, r2, r3, r6, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + stmdane r8, {r0, r2, r3, r6, r9, sl, ip, sp, lr, pc}^ │ │ │ │ ldmdaeq r3!, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xffd4f7f4 │ │ │ │ svcne 0x003a1f31 │ │ │ │ strcc r2, [ip, -r0, lsl #12] │ │ │ │ svccc 0x0004f851 │ │ │ │ @ instruction: 0xf85246ae │ │ │ │ strbmi fp, [ip], r4, lsl #30 │ │ │ │ - beq 0x12c244 │ │ │ │ + beq 0x12c1d0 │ │ │ │ @ instruction: 0xec0bfbc3 │ │ │ │ vmoveq.32 d14[0], lr │ │ │ │ @ instruction: 0x0c0ceb5c │ │ │ │ @ instruction: 0xf04fbf68 │ │ │ │ strbtmi r0, [r6], r1, lsl #20 │ │ │ │ svceq 0x0000f1ba │ │ │ │ - b 0x14e4138 │ │ │ │ + b 0x14e40c4 │ │ │ │ @ instruction: 0xf0007cec │ │ │ │ @ instruction: 0xf10c0a01 │ │ │ │ - blx 0x18c3930 │ │ │ │ - b 0xfe4af334 │ │ │ │ - b 0x1273944 │ │ │ │ + blx 0x18c38bc │ │ │ │ + b 0xfe4af2c0 │ │ │ │ + b 0x12738d0 │ │ │ │ vrsubhn.i16 d16, q0, q5 │ │ │ │ adcsmi r1, sl, #15 │ │ │ │ eorsgt pc, ip, r8, asr r8 @ │ │ │ │ vmlaeq.f32 s28, s24, s28 │ │ │ │ movweq lr, #14990 @ 0x3a8e │ │ │ │ bicsle r6, r3, fp │ │ │ │ @ instruction: 0xf504b11e │ │ │ │ @@ -229249,39 +229221,39 @@ │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ @ instruction: 0x460d461f │ │ │ │ @ instruction: 0x46044690 │ │ │ │ @ instruction: 0xff8cf7f4 │ │ │ │ rsbslt r1, sp, #1680 @ 0x690 │ │ │ │ strbne pc, [r0, r7, asr #6] @ │ │ │ │ - ldclcc 1, cr15, [pc], #32 @ 0xf01ac │ │ │ │ + ldclcc 1, cr15, [pc], #32 @ 0xf0138 │ │ │ │ eoreq r2, sp, #0, 12 │ │ │ │ stmdaeq pc, {r3, r8, ip, sp, lr, pc} @ │ │ │ │ @ instruction: 0xf1473580 │ │ │ │ @ instruction: 0xf91c0700 │ │ │ │ @ instruction: 0xf0003f01 │ │ │ │ @ instruction: 0xf9110201 │ │ │ │ @ instruction: 0xf04f9f01 │ │ │ │ - blx 0xfe1b39ae │ │ │ │ + blx 0xfe1b393a │ │ │ │ ldmne fp, {r0, r3, r8, fp, ip, sp}^ │ │ │ │ stmdbeq r9, {r0, r3, r6, r8, r9, fp, sp, lr, pc} │ │ │ │ - bl 0x12b6724 │ │ │ │ + bl 0x12b66b0 │ │ │ │ @ instruction: 0xf5b30909 │ │ │ │ @ instruction: 0xf1794f00 │ │ │ │ - b 0x14b2dc4 │ │ │ │ + b 0x14b2d50 │ │ │ │ svclt 0x00a42a23 │ │ │ │ @ instruction: 0xf04f4696 │ │ │ │ - ble 0x332bcc │ │ │ │ + ble 0x332b58 │ │ │ │ svcmi 0x0000f513 │ │ │ │ stmdbeq r0, {r0, r3, r4, r6, r8, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf000bfbe │ │ │ │ @ instruction: 0xf04f0201 │ │ │ │ ldrmi r0, [r6], r0, lsl #21 │ │ │ │ @ instruction: 0xf881b10a │ │ │ │ - b 0x12981ec │ │ │ │ + b 0x1298178 │ │ │ │ vrsubhn.i16 d16, q0, q7 │ │ │ │ strbmi r0, [r0, #79]! @ 0x4f │ │ │ │ @ instruction: 0xb11ed1d1 │ │ │ │ movtpl pc, #1284 @ 0x504 @ │ │ │ │ andsvs r2, sl, #268435456 @ 0x10000000 │ │ │ │ pop {r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7f44ff8 │ │ │ │ @@ -229293,41 +229265,41 @@ │ │ │ │ @ instruction: 0x460d461f │ │ │ │ @ instruction: 0x46044690 │ │ │ │ @ instruction: 0xff38f7f4 │ │ │ │ ldrteq r1, [sp], #-3753 @ 0xfffff157 │ │ │ │ strbcc pc, [r0, r7, asr #6] @ │ │ │ │ andmi pc, r0, #88080384 @ 0x5400000 │ │ │ │ cdpeq 1, 0, cr15, cr2, cr8, {5} │ │ │ │ - stmibne r8, {r0, r2, r3, r6, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + stmdbne r8, {r0, r2, r3, r6, r9, sl, ip, sp, lr, pc}^ │ │ │ │ ldmdbeq r3!, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ streq pc, [r0, -r7, asr #2] │ │ │ │ stmdaeq lr, {r3, r8, ip, sp, lr, pc} │ │ │ │ ands r2, sl, r0, lsl #12 │ │ │ │ svcmi 0x0000f1b3 │ │ │ │ @ instruction: 0x4323ea4f │ │ │ │ - beq 0x12c7c0 │ │ │ │ + beq 0x12c74c │ │ │ │ @ instruction: 0xf000bfbc │ │ │ │ vst3.8 {d16,d18,d20}, [pc], r1 │ │ │ │ @ instruction: 0x432e4300 │ │ │ │ ldrbmi fp, [r0, #709]! @ 0x2c5 │ │ │ │ addeq pc, pc, r0, asr #7 │ │ │ │ eorspl pc, r5, r9, asr r8 @ │ │ │ │ @ instruction: 0x0c05ea2c │ │ │ │ movweq lr, #23043 @ 0x5a03 │ │ │ │ @ instruction: 0x0c03ea4c │ │ │ │ andgt pc, r0, r1, lsr #17 │ │ │ │ @ instruction: 0xf931d016 │ │ │ │ strcs ip, [r0, #-3842] @ 0xfffff0fe │ │ │ │ svccc 0x0002f93e │ │ │ │ - bcc 0x42f09c │ │ │ │ - bl 0x1376600 │ │ │ │ + bcc 0x42f028 │ │ │ │ + bl 0x137658c │ │ │ │ ldmne fp, {r1, r3, r9, fp} │ │ │ │ - beq 0x3aafb8 │ │ │ │ + beq 0x3aaf44 │ │ │ │ svcmi 0x0000f1b3 │ │ │ │ - bleq 0x12c88c │ │ │ │ + bleq 0x12c818 │ │ │ │ @ instruction: 0xf000dbd2 │ │ │ │ @ instruction: 0xf6470501 │ │ │ │ @ instruction: 0xe7d873ff │ │ │ │ @ instruction: 0xf504b11e │ │ │ │ andcs r5, r1, #64, 6 │ │ │ │ @ instruction: 0x4620621a │ │ │ │ svcmi 0x00f8e8bd │ │ │ │ @@ -229338,75 +229310,75 @@ │ │ │ │ svceq 0x00d8f8cc │ │ │ │ @ instruction: 0x4616461d │ │ │ │ strmi r4, [r4], -pc, lsl #12 │ │ │ │ stmdaeq r5!, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ mrc2 7, 6, pc, cr10, cr4, {7} │ │ │ │ @ instruction: 0x07ea1f39 │ │ │ │ cdpeq 1, 0, cr15, cr4, cr6, {5} │ │ │ │ - strbne pc, [r8, sp, asr #12] @ │ │ │ │ + strbne pc, [r8, -sp, asr #12] @ │ │ │ │ ldreq pc, [r3, -r0, asr #5]! │ │ │ │ strcs r3, [r0, #-1548] @ 0xfffff9f4 │ │ │ │ svccc 0x0004f851 │ │ │ │ @ instruction: 0xf85e4692 │ │ │ │ strbmi fp, [r4], r4, lsl #30 │ │ │ │ stmdbeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xac0bfbc3 │ │ │ │ - bmi 0xfe12c778 │ │ │ │ + bmi 0xfe12c704 │ │ │ │ stceq 1, cr15, [r0], {76} @ 0x4c │ │ │ │ - beq 0x3aaf80 │ │ │ │ + beq 0x3aaf0c │ │ │ │ @ instruction: 0x0c0ceb5c │ │ │ │ @ instruction: 0xf04fbf68 │ │ │ │ strbtmi r0, [r2], r1, lsl #18 │ │ │ │ svceq 0x0000f1b9 │ │ │ │ - b 0x14e4340 │ │ │ │ + b 0x14e42cc │ │ │ │ @ instruction: 0xf0007cec │ │ │ │ @ instruction: 0xf10c0901 │ │ │ │ - blx 0x18c2b38 │ │ │ │ - b 0xfe3af53c │ │ │ │ - b 0x1232b4c │ │ │ │ + blx 0x18c2ac4 │ │ │ │ + b 0xfe3af4c8 │ │ │ │ + b 0x1232ad8 │ │ │ │ vabal.u8 q8, d0, d9 │ │ │ │ ldrmi r1, [r6, #15]! │ │ │ │ eorsgt pc, ip, r7, asr r8 @ │ │ │ │ - beq 0x42ab78 │ │ │ │ + beq 0x42ab04 │ │ │ │ movweq lr, #14986 @ 0x3a8a │ │ │ │ bicle r6, pc, fp │ │ │ │ @ instruction: 0xf504b11d │ │ │ │ andcs r5, r1, #64, 6 │ │ │ │ @ instruction: 0x4620621a │ │ │ │ svcmi 0x00f8e8bd │ │ │ │ svclt 0x001af7f4 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec47574 │ │ │ │ + bl 0xfec47500 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ sbcslt r4, ip, #5242880 @ 0x500000 │ │ │ │ smlabtcs r0, sp, r9, lr │ │ │ │ mcr2 7, 4, pc, cr8, cr4, {7} @ │ │ │ │ stmdbls r1, {r9, fp, ip, pc} │ │ │ │ - ldclcc 1, cr15, [pc], #8 @ 0xf0398 │ │ │ │ + ldclcc 1, cr15, [pc], #8 @ 0xf0324 │ │ │ │ stmdbcc r1, {r0, r1, r2, r3, r9, ip, sp} │ │ │ │ stceq 1, cr15, [r1], {12} │ │ │ │ strbeq r3, [r3, r1, lsl #2] │ │ │ │ subeq pc, pc, r0, asr #7 │ │ │ │ @ instruction: 0xf89cbf41 │ │ │ │ @ instruction: 0xf8913000 │ │ │ │ - blx 0x1e83ae │ │ │ │ + blx 0x1e833a │ │ │ │ @ instruction: 0xf881ee04 │ │ │ │ ldrmi lr, [r4] │ │ │ │ strtmi sp, [r8], -lr, ror #3 │ │ │ │ pop {r0, r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf7f44030 │ │ │ │ svclt 0x0000beef │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec475cc │ │ │ │ + bl 0xfec47558 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r0, ror #31 │ │ │ │ ldrmi r4, [r5], -ip, lsl #12 │ │ │ │ @ instruction: 0xf64d4607 │ │ │ │ - vmlsl.s , d16, d0[2] │ │ │ │ + vmlsl.s , d0, d0[2] │ │ │ │ movwls r0, #5683 @ 0x1633 │ │ │ │ mrc2 7, 2, pc, cr8, cr4, {7} │ │ │ │ vfmane.f64 d9, d1, d1 │ │ │ │ strcc r1, [lr, #-3756] @ 0xfffff154 │ │ │ │ svc 0x0002f831 │ │ │ │ @ instruction: 0xf834b2c2 │ │ │ │ @ instruction: 0xf3c0cf02 │ │ │ │ @@ -229418,68 +229390,68 @@ │ │ │ │ @ instruction: 0x0c0eea4c │ │ │ │ andgt pc, r0, r1, lsr #17 │ │ │ │ ldrtmi sp, [r8], -sl, ror #3 │ │ │ │ pop {r0, r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf7f440f0 │ │ │ │ svclt 0x0000bebd │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec47630 │ │ │ │ + bl 0xfec475bc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r0, ror #31 │ │ │ │ ldrmi r4, [r5], -ip, lsl #12 │ │ │ │ @ instruction: 0xf64d4607 │ │ │ │ - vmlsl.s , d16, d0[2] │ │ │ │ + vmlsl.s , d0, d0[2] │ │ │ │ movwls r0, #5683 @ 0x1633 │ │ │ │ mcr2 7, 1, pc, cr6, cr4, {7} @ │ │ │ │ @ instruction: 0xf1a49b01 │ │ │ │ svcne 0x002c0e04 │ │ │ │ @ instruction: 0xf85e350c │ │ │ │ - blx 0x18b806c │ │ │ │ + blx 0x18b7ff8 │ │ │ │ @ instruction: 0xf854fc80 │ │ │ │ @ instruction: 0xf3c02f04 │ │ │ │ @ instruction: 0xf856100f │ │ │ │ adcmi ip, r5, #60 @ 0x3c │ │ │ │ andne pc, r3, #2048 @ 0x800 │ │ │ │ andeq lr, r1, #532480 @ 0x82000 │ │ │ │ andeq lr, ip, #8192 @ 0x2000 │ │ │ │ andeq lr, r1, #532480 @ 0x82000 │ │ │ │ andcs pc, r0, lr, asr #17 │ │ │ │ ldrtmi sp, [r8], -r9, ror #3 │ │ │ │ pop {r0, r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf7f440f0 │ │ │ │ svclt 0x0000be89 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec47698 │ │ │ │ + bl 0xfec47624 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ @ instruction: 0x46054614 │ │ │ │ movwls r9, #257 @ 0x101 │ │ │ │ ldc2l 7, cr15, [r6, #976]! @ 0x3d0 │ │ │ │ @ instruction: 0xf1049901 │ │ │ │ - blls 0xff8b0 │ │ │ │ + blls 0xff83c │ │ │ │ andeq pc, pc, #4, 2 │ │ │ │ @ instruction: 0xf10c3901 │ │ │ │ tstcc r1, r1, lsl #24 │ │ │ │ @ instruction: 0xf3c007c4 │ │ │ │ svclt 0x0041004f │ │ │ │ mulmi r0, ip, r8 │ │ │ │ mul r0, r1, r8 │ │ │ │ vmlacc.f64 d15, d14, d4 │ │ │ │ and pc, r0, r1, lsl #17 │ │ │ │ @ instruction: 0xd1ee4594 │ │ │ │ andlt r4, r3, r8, lsr #12 │ │ │ │ ldrhtmi lr, [r0], -sp │ │ │ │ mrclt 7, 2, APSR_nzcv, cr12, cr4, {7} │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec476f0 │ │ │ │ + bl 0xfec4767c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r0, ror #31 │ │ │ │ ldrmi r4, [r5], -ip, lsl #12 │ │ │ │ @ instruction: 0xf64d4607 │ │ │ │ - vmlsl.s , d16, d0[2] │ │ │ │ + vmlsl.s , d0, d0[2] │ │ │ │ movwls r0, #5683 @ 0x1633 │ │ │ │ stc2l 7, cr15, [r6, #976] @ 0x3d0 │ │ │ │ vfmane.f64 d9, d1, d1 │ │ │ │ strcc r1, [lr, #-3756] @ 0xfffff154 │ │ │ │ svc 0x0002f831 │ │ │ │ @ instruction: 0xf834b2c2 │ │ │ │ @ instruction: 0xf3c0cf02 │ │ │ │ @@ -229491,26 +229463,26 @@ │ │ │ │ @ instruction: 0x0c0eea4c │ │ │ │ andgt pc, r0, r1, lsr #17 │ │ │ │ ldrtmi sp, [r8], -sl, ror #3 │ │ │ │ pop {r0, r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf7f440f0 │ │ │ │ svclt 0x0000be2b │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec47754 │ │ │ │ + bl 0xfec476e0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r0, ror #31 │ │ │ │ ldrmi r4, [r5], -ip, lsl #12 │ │ │ │ @ instruction: 0xf64d4607 │ │ │ │ - vmlsl.s , d16, d0[2] │ │ │ │ + vmlsl.s , d0, d0[2] │ │ │ │ movwls r0, #5683 @ 0x1633 │ │ │ │ ldc2 7, cr15, [r4, #976] @ 0x3d0 │ │ │ │ @ instruction: 0xf1a49b01 │ │ │ │ svcne 0x002c0e04 │ │ │ │ @ instruction: 0xf85e350c │ │ │ │ - blx 0x18b8190 │ │ │ │ + blx 0x18b811c │ │ │ │ @ instruction: 0xf854fc80 │ │ │ │ @ instruction: 0xf3c02f04 │ │ │ │ @ instruction: 0xf856100f │ │ │ │ adcmi ip, r5, #60 @ 0x3c │ │ │ │ andcc pc, r1, #2048 @ 0x800 │ │ │ │ andeq lr, r1, #532480 @ 0x82000 │ │ │ │ andeq lr, ip, #8192 @ 0x2000 │ │ │ │ @@ -229523,31 +229495,31 @@ │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ andslt fp, lr, #131 @ 0x83 │ │ │ │ strmi r2, [r7], -r0, lsl #10 │ │ │ │ ldrmi r1, [r0], ip, lsl #30 │ │ │ │ - stmibne r8, {r0, r2, r3, r6, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + stmdbne r8, {r0, r2, r3, r6, r9, sl, ip, sp, lr, pc}^ │ │ │ │ ldmdbeq r3!, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ ldc2l 7, cr15, [lr, #-976] @ 0xfffffc30 │ │ │ │ - blmi 0x12c71c │ │ │ │ + blmi 0x12c6a8 │ │ │ │ strtmi r4, [sl], r9, lsr #12 │ │ │ │ @ instruction: 0x468446b6 │ │ │ │ @ instruction: 0xf9389701 │ │ │ │ - blx 0x18bc674 │ │ │ │ + blx 0x18bc600 │ │ │ │ @ instruction: 0xf854f28c │ │ │ │ tstcc r1, r4, lsl #30 │ │ │ │ eorsvs pc, r2, r9, asr r8 @ │ │ │ │ strcc pc, [lr, -r3, lsl #23] │ │ │ │ - b 0xfe0f6970 │ │ │ │ + b 0xfe0f68fc │ │ │ │ cmnmi pc, r3, lsl #4 │ │ │ │ svclt 0x00084557 │ │ │ │ - b 0x181b7c │ │ │ │ - b 0xfe170e2c │ │ │ │ + b 0x181b08 │ │ │ │ + b 0xfe170db8 │ │ │ │ svclt 0x00010200 │ │ │ │ andmi pc, r0, #111 @ 0x6f │ │ │ │ @ instruction: 0xf00c4042 │ │ │ │ eorsmi r0, r2, r1, lsl #6 │ │ │ │ movwcs fp, #3860 @ 0xf14 │ │ │ │ tstmi sp, #66 @ 0x42 │ │ │ │ stcne 3, cr15, [pc], {204} @ 0xcc │ │ │ │ @@ -229561,53 +229533,53 @@ │ │ │ │ svclt 0x0000bda9 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ strmi fp, [r5], -r3, lsl #1 │ │ │ │ ldrmi r4, [r1], ip, lsl #12 │ │ │ │ - stmiane r8, {r0, r2, r3, r6, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + stmdane r8, {r0, r2, r3, r6, r9, sl, ip, sp, lr, pc}^ │ │ │ │ ldmdaeq r3!, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf7f49300 │ │ │ │ @ instruction: 0xf04ffd11 │ │ │ │ @ instruction: 0xf1a40e00 │ │ │ │ ldrbtmi r0, [r2], -r8, lsl #2 │ │ │ │ strls r4, [r1, #-1778] @ 0xfffff90e │ │ │ │ @ instruction: 0xf859b2c5 │ │ │ │ @ instruction: 0xf8513032 │ │ │ │ @ instruction: 0xf04f7f08 │ │ │ │ - bl 0x2f3694 │ │ │ │ + bl 0x2f3620 │ │ │ │ @ instruction: 0xf85804c5 │ │ │ │ stcls 0, cr6, [r0, #-212] @ 0xffffff2c │ │ │ │ @ instruction: 0xf8d16864 │ │ │ │ - blx 0xfe25c6b6 │ │ │ │ + blx 0xfe25c642 │ │ │ │ @ instruction: 0xf1b53503 │ │ │ │ svclt 0x00084f80 │ │ │ │ eorle r4, r0, r3, asr r5 │ │ │ │ ldrdmi r1, [sp, #-139]! @ 0xffffff75 │ │ │ │ - b 0xfe2408a4 │ │ │ │ + b 0xfe240830 │ │ │ │ eorsmi r0, r3, fp, lsl #10 │ │ │ │ subsmi r4, pc, r5, lsr #32 │ │ │ │ streq lr, [fp, #-2693] @ 0xfffff57b │ │ │ │ - b 0x1477814 │ │ │ │ + b 0x14777a0 │ │ │ │ vmull.p8 q8, d0, d12 │ │ │ │ andcs r2, r1, #15 │ │ │ │ stmib r1, {r1, r8, r9, fp, sp}^ │ │ │ │ bicsle r7, r5, r0, lsl #10 │ │ │ │ @ instruction: 0xf1be9d01 │ │ │ │ andle r0, r2, r0, lsl #30 │ │ │ │ movtpl pc, #1285 @ 0x505 @ │ │ │ │ @ instruction: 0x4628621a │ │ │ │ pop {r0, r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf7f44ff0 │ │ │ │ @ instruction: 0xf06fbd57 │ │ │ │ @ instruction: 0xf0104500 │ │ │ │ - b 0xfe3b4340 │ │ │ │ - b 0x12b1b14 │ │ │ │ - b 0x1f231c │ │ │ │ + b 0xfe3b42cc │ │ │ │ + b 0x12b1aa0 │ │ │ │ + b 0x1f22a8 │ │ │ │ svclt 0x00180405 │ │ │ │ stceq 0, cr15, [r1], {79} @ 0x4f │ │ │ │ streq lr, [fp, #-2692] @ 0xfffff57c │ │ │ │ @ instruction: 0xf04fbf08 │ │ │ │ ldrb r0, [r5, r0, lsl #24] │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @@ -229615,15 +229587,15 @@ │ │ │ │ svceq 0x00d0f8cc │ │ │ │ addlt r4, r3, r4, lsl r6 │ │ │ │ andslt r4, sp, #136, 12 @ 0x8800000 │ │ │ │ @ instruction: 0xf7f44606 │ │ │ │ @ instruction: 0x4622fcb1 │ │ │ │ @ instruction: 0xf1a82400 │ │ │ │ @ instruction: 0xf64d0304 │ │ │ │ - vmul.f d17, d16, d0[2] │ │ │ │ + vmul.f d17, d0, d0[2] │ │ │ │ @ instruction: 0xf1080933 │ │ │ │ @ instruction: 0xf04f080c │ │ │ │ strtmi r4, [r2], r0, lsl #22 │ │ │ │ strls r4, [r1], -lr, lsr #13 │ │ │ │ @ instruction: 0x1002f9b2 │ │ │ │ @ instruction: 0xf853b2c5 │ │ │ │ @ instruction: 0xf04f6f04 │ │ │ │ @@ -229634,15 +229606,15 @@ │ │ │ │ svclt 0x00084557 │ │ │ │ svclt 0x00094559 │ │ │ │ tstpmi r0, pc, rrx @ p-variant is OBSOLETE │ │ │ │ rsbsmi r4, r1, r1, ror r0 │ │ │ │ stceq 3, cr15, [r0], {192} @ 0xc0 │ │ │ │ eormi fp, r9, r5, lsl pc │ │ │ │ submi r4, lr, r9, lsr #32 │ │ │ │ - b 0x12008c8 │ │ │ │ + b 0x1200854 │ │ │ │ vraddhn.i16 d16, q0, q6 │ │ │ │ ldrmi r1, [r8, #15] │ │ │ │ bicsle r6, fp, lr, lsl r0 │ │ │ │ tstlt ip, r1, lsl #28 │ │ │ │ movtpl pc, #1286 @ 0x506 @ │ │ │ │ andsvs r2, sl, #268435456 @ 0x10000000 │ │ │ │ andlt r4, r3, r0, lsr r6 │ │ │ │ @@ -229650,34 +229622,34 @@ │ │ │ │ ldcllt 7, cr15, [r6], #976 @ 0x3d0 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ strmi fp, [lr], -r3, lsl #1 │ │ │ │ ldrmi r4, [r4], -r5, lsl #12 │ │ │ │ - stmiane r8, {r0, r2, r3, r6, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + stmdane r8, {r0, r2, r3, r6, r9, sl, ip, sp, lr, pc}^ │ │ │ │ ldmdaeq r3!, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf7f49300 │ │ │ │ tstpcs r0, pc, asr ip @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf1a64622 │ │ │ │ strmi r0, [sl], r8, lsl #28 │ │ │ │ stmdbeq r8, {r1, r2, r8, ip, sp, lr, pc} │ │ │ │ sbclt r9, r5, #4194304 @ 0x400000 │ │ │ │ @ instruction: 0xf85e6853 │ │ │ │ @ instruction: 0xf04f7f08 │ │ │ │ - bl 0x2f37f8 │ │ │ │ + bl 0x2f3784 │ │ │ │ @ instruction: 0xf85804c5 │ │ │ │ stcls 0, cr6, [r0, #-212] @ 0xffffff2c │ │ │ │ @ instruction: 0xf8de6864 │ │ │ │ - blx 0xfe25c81a │ │ │ │ + blx 0xfe25c7a6 │ │ │ │ @ instruction: 0xf1b53503 │ │ │ │ svclt 0x00084f80 │ │ │ │ andsle r4, lr, r3, asr r5 │ │ │ │ ldrdmi r1, [sp, #-139]! @ 0xffffff75 │ │ │ │ - b 0xfe240a08 │ │ │ │ + b 0xfe240994 │ │ │ │ eorsmi r0, r3, fp, lsl #10 │ │ │ │ subsmi r4, pc, r5, lsr #32 │ │ │ │ streq lr, [fp, #-2693] @ 0xfffff57b │ │ │ │ tsteq ip, r1, asr #20 │ │ │ │ andcs pc, pc, r0, asr #7 │ │ │ │ ldrbmi r3, [r1, #520]! @ 0x208 │ │ │ │ strvc lr, [r0, #-2510] @ 0xfffff632 │ │ │ │ @@ -229685,47 +229657,47 @@ │ │ │ │ @ instruction: 0xf505b119 │ │ │ │ andcs r5, r1, #64, 6 │ │ │ │ @ instruction: 0x4628621a │ │ │ │ pop {r0, r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf7f44ff0 │ │ │ │ @ instruction: 0xf06fbca7 │ │ │ │ @ instruction: 0xf0104500 │ │ │ │ - b 0xfe3b44a0 │ │ │ │ - b 0x12b1c74 │ │ │ │ - b 0x1f247c │ │ │ │ + b 0xfe3b442c │ │ │ │ + b 0x12b1c00 │ │ │ │ + b 0x1f2408 │ │ │ │ svclt 0x00180405 │ │ │ │ stceq 0, cr15, [r1], {79} @ 0x4f │ │ │ │ streq lr, [fp, #-2692] @ 0xfffff57c │ │ │ │ @ instruction: 0xf04fbf08 │ │ │ │ ldrb r0, [r7, r0, lsl #24] │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ addlt r4, r3, ip, lsl #12 │ │ │ │ ldrmi r4, [r7], -r5, lsl #12 │ │ │ │ @ instruction: 0xf7f44698 │ │ │ │ svcne 0x0022fc01 │ │ │ │ strmi r2, [r4], r0, lsl #8 │ │ │ │ - cdpne 6, 12, cr15, cr8, cr13, {2} │ │ │ │ + cdpne 6, 4, cr15, cr8, cr13, {2} │ │ │ │ cdpeq 2, 3, cr15, cr3, cr0, {6} │ │ │ │ @ instruction: 0xf04f4620 │ │ │ │ strtmi r4, [r1], r0, lsl #20 │ │ │ │ - blmi 0x12ca6c │ │ │ │ + blmi 0x12c9f8 │ │ │ │ @ instruction: 0xf9389501 │ │ │ │ - blx 0x18b4938 │ │ │ │ + blx 0x18b48c4 │ │ │ │ @ instruction: 0xf937f38c │ │ │ │ andcc r5, r1, r0, lsr #32 │ │ │ │ eorsvs pc, r3, lr, asr r8 @ │ │ │ │ svccc 0x0004f852 │ │ │ │ strne pc, [r5, #-2945] @ 0xfffff47f │ │ │ │ cmnmi sp, r9, asr #16 │ │ │ │ svclt 0x0008454d │ │ │ │ svclt 0x00154551 │ │ │ │ - b 0xfe1c0a40 │ │ │ │ + b 0xfe1c09cc │ │ │ │ eorsmi r0, r1, fp, lsl #2 │ │ │ │ svclt 0x00154031 │ │ │ │ submi r4, fp, fp, asr #32 │ │ │ │ @ instruction: 0xf00c2100 │ │ │ │ movwmi r0, #49409 @ 0xc101 │ │ │ │ stcne 3, cr15, [pc], {204} @ 0xcc │ │ │ │ andsvs r2, r3, r4, lsl #16 │ │ │ │ @@ -229742,77 +229714,77 @@ │ │ │ │ svceq 0x00d0f8cc │ │ │ │ strmi fp, [pc], -r3, lsl #1 │ │ │ │ ldrmi r4, [r1], r4, lsl #12 │ │ │ │ @ instruction: 0xf7f4461e │ │ │ │ andcs pc, r0, #183296 @ 0x2cc00 │ │ │ │ smlatbeq r8, r7, r1, pc @ │ │ │ │ @ instruction: 0xf64d4696 │ │ │ │ - vqdmlsl.s , d16, d0[2] │ │ │ │ + vqdmlsl.s , d0, d0[2] │ │ │ │ strls r0, [r1], #-1843 @ 0xfffff8cd │ │ │ │ eorscc pc, lr, r6, asr r8 @ │ │ │ │ - blx 0xfe12f2c8 │ │ │ │ + blx 0xfe12f254 │ │ │ │ eorsmi pc, lr, r9, asr r8 @ │ │ │ │ stmdaeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ svcpl 0x0008f851 │ │ │ │ eorslt pc, sl, r7, asr r8 @ │ │ │ │ @ instruction: 0x4c03fb84 │ │ │ │ biceq lr, sl, #7168 @ 0x1c00 │ │ │ │ svcmi 0x0080f1bc │ │ │ │ strbmi fp, [r4, #-3848] @ 0xfffff0f8 │ │ │ │ ldrdge pc, [r4], -r3 │ │ │ │ eorle r6, r4, fp, asr #16 │ │ │ │ - bl 0x13f6e08 │ │ │ │ + bl 0x13f6d94 │ │ │ │ rsbmi r0, ip, ip, lsl #24 │ │ │ │ @ instruction: 0x0c03ea8c │ │ │ │ streq lr, [fp], #-2564 @ 0xfffff5fc │ │ │ │ @ instruction: 0x0c0aea0c │ │ │ │ - b 0xfe400b3c │ │ │ │ + b 0xfe400ac8 │ │ │ │ stmib r1, {r0, r1, r8, r9}^ │ │ │ │ @ instruction: 0xf10e4300 │ │ │ │ - b 0x117159c │ │ │ │ + b 0x1171528 │ │ │ │ vsubl.u8 q8, d0, d8 │ │ │ │ @ instruction: 0xf04f200f │ │ │ │ - blcs 0x1741a8 │ │ │ │ + blcs 0x174134 │ │ │ │ stcls 1, cr13, [r1], {206} @ 0xce │ │ │ │ @ instruction: 0xf504b11a │ │ │ │ @ instruction: 0xf8c35340 │ │ │ │ strtmi lr, [r0], -r0, lsr #32 │ │ │ │ pop {r0, r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf7f44ff0 │ │ │ │ - b 0x13df984 │ │ │ │ + b 0x13df910 │ │ │ │ @ instruction: 0xf06f0405 │ │ │ │ subsmi r4, sp, r0, lsl #10 │ │ │ │ svceq 0x0011f010 │ │ │ │ streq lr, [sl, #-2565] @ 0xfffff5fb │ │ │ │ @ instruction: 0xf04fbf18 │ │ │ │ - b 0xfe1b29dc │ │ │ │ + b 0xfe1b2968 │ │ │ │ svclt 0x00080305 │ │ │ │ stmdaeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ svclt 0x0000e7d5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ addlt r4, r3, ip, lsl #12 │ │ │ │ ldrmi r4, [r7], -r5, lsl #12 │ │ │ │ stmdaeq r2, {r0, r1, r8, ip, sp, lr, pc} │ │ │ │ - blx 0x13ae9d6 │ │ │ │ + blx 0x13ae962 │ │ │ │ strcs r1, [r0], #-3873 @ 0xfffff0df │ │ │ │ - cdpne 6, 12, cr15, cr8, cr13, {2} │ │ │ │ + cdpne 6, 4, cr15, cr8, cr13, {2} │ │ │ │ cdpeq 2, 3, cr15, cr3, cr0, {6} │ │ │ │ @ instruction: 0xf04f3702 │ │ │ │ strtmi r4, [r1], r0, lsl #20 │ │ │ │ - blmi 0x12cbd8 │ │ │ │ + blmi 0x12cb64 │ │ │ │ strls r4, [r1, #-1700] @ 0xfffff95c │ │ │ │ eorcc pc, ip, r8, lsr r9 @ │ │ │ │ @ instruction: 0xf937b2c2 │ │ │ │ @ instruction: 0xf10c502c │ │ │ │ @ instruction: 0xf85e0c01 │ │ │ │ @ instruction: 0xf8516032 │ │ │ │ - blx 0xfe1bc64a │ │ │ │ + blx 0xfe1bc5d6 │ │ │ │ ldmne fp, {r0, r2, r8, sl, ip, sp}^ │ │ │ │ strbmi r4, [sp, #-365] @ 0xfffffe93 │ │ │ │ ldrbmi fp, [r3, #-3848] @ 0xfffff0f8 │ │ │ │ subsmi fp, r3, r5, lsl pc │ │ │ │ movweq lr, #47746 @ 0xba82 │ │ │ │ eorsmi r4, r3, r3, lsr r0 │ │ │ │ subsmi fp, sl, r5, lsl pc │ │ │ │ @@ -229831,22 +229803,22 @@ │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ ldrmi fp, [r7], -r3, lsl #1 │ │ │ │ strmi r4, [sp], -r4, lsl #12 │ │ │ │ stmdaeq r4, {r0, r1, r8, ip, sp, lr, pc} │ │ │ │ - blx 0xfffaea74 │ │ │ │ + blx 0xfffaea00 │ │ │ │ @ instruction: 0xf64d2200 │ │ │ │ - vmul.f d17, d16, d0[2] │ │ │ │ + vmul.f d17, d0, d0[2] │ │ │ │ @ instruction: 0xf1a50933 │ │ │ │ strcc r0, [r4, -r8, lsl #2] │ │ │ │ strls r4, [r1], #-1684 @ 0xfffff96c │ │ │ │ eorsmi pc, ip, r8, asr r8 @ │ │ │ │ - blx 0xfe12f43c │ │ │ │ + blx 0xfe12f3c8 │ │ │ │ eorsvs pc, ip, r7, asr r8 @ │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svcpl 0x0008f851 │ │ │ │ biceq lr, sl, #9216 @ 0x2400 │ │ │ │ eorslt pc, sl, r9, asr r8 @ │ │ │ │ strmi pc, [r6], -r4, lsl #23 │ │ │ │ ldrdge pc, [r4], -r3 │ │ │ │ @@ -229865,128 +229837,128 @@ │ │ │ │ stceq 0, cr15, [r1], {79} @ 0x4f │ │ │ │ bicsle r2, r1, r2, lsl #22 │ │ │ │ tstlt sl, r1, lsl #24 │ │ │ │ movtpl pc, #1284 @ 0x504 @ │ │ │ │ eorgt pc, r0, r3, asr #17 │ │ │ │ andlt r4, r3, r0, lsr #12 │ │ │ │ svcmi 0x00f0e8bd │ │ │ │ - bllt 0xfaeafc │ │ │ │ + bllt 0xfaea88 │ │ │ │ streq lr, [r5], #-2635 @ 0xfffff5b5 │ │ │ │ strmi pc, [r0, #-111] @ 0xffffff91 │ │ │ │ @ instruction: 0xf010405d │ │ │ │ - b 0x234780 │ │ │ │ + b 0x23470c │ │ │ │ svclt 0x0018050a │ │ │ │ cdpeq 0, 0, cr15, cr1, cr15, {2} │ │ │ │ movweq lr, #23171 @ 0x5a83 │ │ │ │ @ instruction: 0xf04fbf08 │ │ │ │ ldrb r0, [r5, r0, lsl #28] │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ @ instruction: 0x460e461c │ │ │ │ pkhbtmi r4, r1, r5, lsl #12 │ │ │ │ - blx 0xfe6aeb3c │ │ │ │ + blx 0xfe6aeac8 │ │ │ │ cdpne 2, 6, cr11, cr10, cr3, {7} │ │ │ │ @ instruction: 0xf0044631 │ │ │ │ @ instruction: 0xf10604f8 │ │ │ │ @ instruction: 0xf1c30e10 │ │ │ │ andcc r0, r1, #8, 10 @ 0x2000000 │ │ │ │ movwlt r4, #13980 @ 0x369c │ │ │ │ teqeq lr, r7, lsl r8 │ │ │ │ ldrne lr, [r7], -r6, asr #20 │ │ │ │ - b 0x14dd76c │ │ │ │ + b 0x14dd6f8 │ │ │ │ rscseq r0, r6, r6, asr #24 │ │ │ │ mcrreq 0, 0, pc, r4, cr12 @ │ │ │ │ ldrbteq pc, [r7], -r6, lsr #32 @ │ │ │ │ stmiaeq r7!, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ @ instruction: 0x0c06ea4c │ │ │ │ @ instruction: 0xf008107f │ │ │ │ @ instruction: 0xf0070611 │ │ │ │ - b 0x13f2838 │ │ │ │ - b 0x13f3bcc │ │ │ │ - blx 0x18b3bd4 │ │ │ │ - blx 0xc2fdec │ │ │ │ + b 0x13f27c4 │ │ │ │ + b 0x13f3b58 │ │ │ │ + blx 0x18b3b60 │ │ │ │ + blx 0xc2fd78 │ │ │ │ rscslt pc, r6, #5242880 @ 0x500000 │ │ │ │ svclt 0x00082c00 │ │ │ │ @ instruction: 0x07c646b4 │ │ │ │ tstpeq r1, r1, lsl #2 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf801bf48 │ │ │ │ vmull.u8 q14, d0, d1 │ │ │ │ strmi r0, [lr, #79] @ 0x4f │ │ │ │ @ instruction: 0x4648d1d1 │ │ │ │ mvnsmi lr, #12386304 @ 0xbd0000 │ │ │ │ - blt 0xff8aebb4 │ │ │ │ + blt 0xff8aeb40 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ addlt r4, r3, sp, lsl r6 │ │ │ │ @ instruction: 0x460c4690 │ │ │ │ @ instruction: 0xf7f44683 │ │ │ │ rsclt pc, fp, #307200 @ 0x4b000 │ │ │ │ vceq.f32 d17, d31, d17 │ │ │ │ @ instruction: 0xf6cf07f0 │ │ │ │ @ instruction: 0xf64d77ff │ │ │ │ - vmls.i d17, d16, d0[2] │ │ │ │ + vmls.i d17, d0, d0[2] │ │ │ │ @ instruction: 0xf6480433 │ │ │ │ @ instruction: 0xf6cf0688 │ │ │ │ @ instruction: 0xf00576ff │ │ │ │ @ instruction: 0xf1c305f0 │ │ │ │ @ instruction: 0xf1a80910 │ │ │ │ @ instruction: 0xf1080e02 │ │ │ │ @ instruction: 0xf8cd020e │ │ │ │ @ instruction: 0xf640b004 │ │ │ │ @ instruction: 0xf10e780f │ │ │ │ ldrmi r0, [ip], r2, lsl #28 │ │ │ │ @ instruction: 0xf8beb353 │ │ │ │ vhadd.s8 d28, d4, d0 │ │ │ │ - blx 0xfe803958 │ │ │ │ + blx 0xfe8038e4 │ │ │ │ @ instruction: 0xf3ccfc9c │ │ │ │ - b 0x2b747c │ │ │ │ - b 0x377c84 │ │ │ │ - b 0x13f3478 │ │ │ │ - blx 0x8b3c84 │ │ │ │ - b 0x3ef690 │ │ │ │ - b 0x273994 │ │ │ │ - b 0x13b3f98 │ │ │ │ + b 0x2b7408 │ │ │ │ + b 0x377c10 │ │ │ │ + b 0x13f3404 │ │ │ │ + blx 0x8b3c10 │ │ │ │ + b 0x3ef61c │ │ │ │ + b 0x273920 │ │ │ │ + b 0x13b3f24 │ │ │ │ vqdmulh.s d16, d1, d12 │ │ │ │ - b 0x3f7cb4 │ │ │ │ - b 0x13b3fdc │ │ │ │ + b 0x3f7c40 │ │ │ │ + b 0x13b3f68 │ │ │ │ @ instruction: 0xf2420c0c │ │ │ │ - b 0x3bb904 │ │ │ │ - b 0x13f35e8 │ │ │ │ - blx 0x8b3cac │ │ │ │ - blx 0xc2feb8 │ │ │ │ - blx 0x8ef4b0 │ │ │ │ + b 0x3bb890 │ │ │ │ + b 0x13f3574 │ │ │ │ + blx 0x8b3c38 │ │ │ │ + blx 0xc2fe44 │ │ │ │ + blx 0x8ef43c │ │ │ │ vstrcs s30, [r0, #-552] @ 0xfffffdd8 │ │ │ │ ldrbmi fp, [r4], r8, lsl #30 │ │ │ │ - blx 0xfe12f614 │ │ │ │ + blx 0xfe12f5a0 │ │ │ │ vsli.64 d20, d6, #0 │ │ │ │ @ instruction: 0xf854008f │ │ │ │ @ instruction: 0xf831b03a │ │ │ │ - b 0x41c8b0 │ │ │ │ - b 0xb73cd8 │ │ │ │ - b 0x13734dc │ │ │ │ + b 0x41c83c │ │ │ │ + b 0xb73c64 │ │ │ │ + b 0x1373468 │ │ │ │ @ instruction: 0xf8a10a0c │ │ │ │ @ instruction: 0xd1bea000 │ │ │ │ andlt r9, r3, r1, lsl #16 │ │ │ │ svcmi 0x00f0e8bd │ │ │ │ - blt 0x1caec94 │ │ │ │ + blt 0x1caec20 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ @ instruction: 0x460c461e │ │ │ │ pkhbtmi r4, r2, r7, lsl #12 │ │ │ │ @ instruction: 0xf9dcf7f4 │ │ │ │ rscslt r1, r4, #33, 30 @ 0x84 │ │ │ │ cdpeq 1, 0, cr15, cr4, cr7, {5} │ │ │ │ andeq pc, ip, #-1073741823 @ 0xc0000001 │ │ │ │ - strbne pc, [r8, #1613] @ 0x64d @ │ │ │ │ + strbne pc, [r8, #-1613] @ 0xfffff9b3 @ │ │ │ │ ldreq pc, [r3, #-704]! @ 0xfffffd40 │ │ │ │ strbteq pc, [r0], r6 @ │ │ │ │ streq pc, [r0, -r4, asr #3]! │ │ │ │ cdpeq 1, 0, cr15, cr4, cr14, {0} │ │ │ │ teqlt ip, #164, 12 @ 0xa400000 │ │ │ │ ldrdcc pc, [r0], -lr │ │ │ │ stc2 10, cr15, [r3], {147} @ 0x93 @ │ │ │ │ @@ -229999,32 +229971,32 @@ │ │ │ │ ldmdaeq r3, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ stmdacc r2!, {r3, ip, sp, lr, pc} │ │ │ │ ldccc 0, cr15, [r1], {12} │ │ │ │ @ instruction: 0x0c08ea4c │ │ │ │ stmdaeq r3, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ stmdacc r4, {r3, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf00300db │ │ │ │ - b 0x13fdb64 │ │ │ │ - b 0x13f3d68 │ │ │ │ - blx 0xbf3d58 │ │ │ │ + b 0x13fdaf0 │ │ │ │ + b 0x13f3cf4 │ │ │ │ + blx 0xbf3ce4 │ │ │ │ cdpcs 3, 0, cr15, cr0, cr7, {0} │ │ │ │ ldrmi fp, [ip], r8, lsl #30 │ │ │ │ svchi 0x0004f851 │ │ │ │ - b 0xfe402324 │ │ │ │ - blx 0x18b1980 │ │ │ │ + b 0xfe4022b0 │ │ │ │ + blx 0x18b190c │ │ │ │ vmull.u8 , d16, d0 │ │ │ │ @ instruction: 0xf855100f │ │ │ │ - b 0x1e0e5c │ │ │ │ - b 0xfe1b19a0 │ │ │ │ + b 0x1e0de8 │ │ │ │ + b 0xfe1b192c │ │ │ │ andvs r0, fp, r8, lsl #6 │ │ │ │ ldrbmi sp, [r0], -r2, asr #3 │ │ │ │ @ instruction: 0x47f0e8bd │ │ │ │ - blt 0x52ed50 │ │ │ │ + blt 0x52ecdc │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec47f88 │ │ │ │ + bl 0xfec47f14 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r2, r8, ror #31 │ │ │ │ stmib sp, {r1, r2, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf7f42100 │ │ │ │ ldmib sp, {r0, r1, r2, r3, r4, r5, r6, r8, fp, ip, sp, lr, pc}^ │ │ │ │ movwcs r4, #1286 @ 0x506 │ │ │ │ ldrdcs lr, [r0, -sp] │ │ │ │ @@ -230040,43 +230012,43 @@ │ │ │ │ strtmi pc, [r0], -fp, ror #19 │ │ │ │ andlt r4, r2, r9, lsr #12 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd70 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec47fe8 │ │ │ │ + bl 0xfec47f74 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r2, r8, ror #31 │ │ │ │ stmib sp, {r1, r2, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf7f42100 │ │ │ │ stmdbls r1, {r0, r1, r2, r3, r6, r8, fp, ip, sp, lr, pc} │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ ldmib sp, {r9, fp, ip, pc}^ │ │ │ │ tstcc r2, r6, lsl #10 │ │ │ │ @ instruction: 0xf10c3a02 │ │ │ │ @ instruction: 0xf0100301 │ │ │ │ andle r0, r8, r1, lsl #30 │ │ │ │ ands pc, r3, r2, lsr r9 @ │ │ │ │ svceq 0x0001f01c │ │ │ │ @ instruction: 0xf831d017 │ │ │ │ - blx 0xff423e36 │ │ │ │ + blx 0xff423dc2 │ │ │ │ vabal.u8 q10, d16, d14 │ │ │ │ smlabbcc r2, pc, r0, r0 @ │ │ │ │ andle r2, r1, r8, lsl #22 │ │ │ │ @ instruction: 0xe7ea469c │ │ │ │ @ instruction: 0xf7f44630 │ │ │ │ @ instruction: 0x4620f9b3 │ │ │ │ andlt r4, r2, r9, lsr #12 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0xf831bd70 │ │ │ │ @ instruction: 0xf3c0cb02 │ │ │ │ - blx 0xff3f1096 │ │ │ │ + blx 0xff3f1022 │ │ │ │ ldrmi r4, [ip], lr, lsl #11 │ │ │ │ svclt 0x0000e7d5 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ strmi fp, [r0], r2, lsl #1 │ │ │ │ @@ -230096,46 +230068,46 @@ │ │ │ │ @ instruction: 0x4620f97b │ │ │ │ andlt r4, r2, r9, lsr #12 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec480c8 │ │ │ │ + bl 0xfec48054 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r0, ror #31 │ │ │ │ @ instruction: 0x46074616 │ │ │ │ @ instruction: 0xf7f49101 │ │ │ │ ldmib sp, {r0, r1, r2, r3, r4, r6, r7, fp, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf1a64508 │ │ │ │ stmdbls r1, {r2, r9, sl, fp} │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ movweq pc, #4364 @ 0x110c @ │ │ │ │ strle r0, [sl, #-1986] @ 0xfffff83e │ │ │ │ eorcs pc, r3, lr, asr r8 @ │ │ │ │ streq pc, [r8], -r1, lsr #3 │ │ │ │ svceq 0x0001f01c │ │ │ │ @ instruction: 0xf856d016 │ │ │ │ - blx 0xff288f92 │ │ │ │ + blx 0xff288f1e │ │ │ │ vabal.u8 q10, d0, d2 │ │ │ │ - blcs 0x1f4f48 │ │ │ │ + blcs 0x1f4ed4 │ │ │ │ ldrmi sp, [ip], r1 │ │ │ │ ldrtmi lr, [r8], -sl, ror #15 │ │ │ │ @ instruction: 0xf944f7f4 │ │ │ │ strtmi r4, [r9], -r0, lsr #12 │ │ │ │ andcs fp, r0, #3 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ eorvs pc, r3, r1, asr r8 @ │ │ │ │ andne pc, pc, r0, asr #7 │ │ │ │ - blx 0xff2829aa │ │ │ │ + blx 0xff282936 │ │ │ │ ldrb r4, [r5, r2, lsl #10] │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec48144 │ │ │ │ + bl 0xfec480d0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r2, r8, ror #31 │ │ │ │ stmib sp, {r1, r2, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf7f42100 │ │ │ │ ldmib sp, {r0, r5, r7, fp, ip, sp, lr, pc}^ │ │ │ │ movwcs r4, #1286 @ 0x506 │ │ │ │ ldrdcs lr, [r0, -sp] │ │ │ │ @@ -230175,304 +230147,304 @@ │ │ │ │ @ instruction: 0x4620f8dd │ │ │ │ andlt r4, r2, r9, lsr #12 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec48204 │ │ │ │ + bl 0xfec48190 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r2, r8, ror #31 │ │ │ │ stmib sp, {r1, r2, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf7f42100 │ │ │ │ ldmib sp, {r0, r6, fp, ip, sp, lr, pc}^ │ │ │ │ movwcs r4, #1286 @ 0x506 │ │ │ │ ldrdcs lr, [r0, -sp] │ │ │ │ svceq 0x0001f010 │ │ │ │ @ instruction: 0xf931d00d │ │ │ │ @ instruction: 0xf013c013 │ │ │ │ @ instruction: 0xf9320f01 │ │ │ │ - blx 0xfe429082 │ │ │ │ + blx 0xfe42900e │ │ │ │ andsle ip, r6, lr, lsl #28 │ │ │ │ @ instruction: 0x0c0cebb4 │ │ │ │ - bl 0x1a429d0 │ │ │ │ + bl 0x1a4295c │ │ │ │ movwcc r0, #5390 @ 0x150e │ │ │ │ addeq pc, pc, r0, asr #7 │ │ │ │ mvnle r2, r8, lsl #22 │ │ │ │ @ instruction: 0xf7f44630 │ │ │ │ strtmi pc, [r0], -r7, lsr #17 │ │ │ │ andlt r4, r2, r9, lsr #12 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ - bl 0x620628 │ │ │ │ + bl 0x6205b4 │ │ │ │ @ instruction: 0xf1030c0c │ │ │ │ strbtmi r0, [r4], -r1, lsl #6 │ │ │ │ streq lr, [r5, #-2894] @ 0xfffff4b2 │ │ │ │ addeq pc, pc, r0, asr #7 │ │ │ │ svclt 0x0000e7d2 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec48284 │ │ │ │ + bl 0xfec48210 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r2, r8, ror #31 │ │ │ │ stmib sp, {r1, r2, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf7f42100 │ │ │ │ stmdbls r1, {r0, fp, ip, sp, lr, pc} │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ ldmib sp, {r9, fp, ip, pc}^ │ │ │ │ tstcc r2, r6, lsl #10 │ │ │ │ @ instruction: 0xf10c3a02 │ │ │ │ @ instruction: 0xf0100301 │ │ │ │ andle r0, lr, r1, lsl #30 │ │ │ │ ands pc, r3, r2, lsr r9 @ │ │ │ │ svceq 0x0001f01c │ │ │ │ @ instruction: 0xf931d01d │ │ │ │ - blx 0xfe4240d2 │ │ │ │ - bl 0xfee248fc │ │ │ │ - bl 0x1a340f8 │ │ │ │ + blx 0xfe42405e │ │ │ │ + bl 0xfee24888 │ │ │ │ + bl 0x1a34084 │ │ │ │ strbtmi r0, [r4], -lr, lsl #28 │ │ │ │ vmvn.i32 q10, #-2063597568 @ 0x85000000 │ │ │ │ smlabbcc r2, pc, r0, r0 @ │ │ │ │ andle r2, r1, r8, lsl #22 │ │ │ │ @ instruction: 0xe7e4469c │ │ │ │ @ instruction: 0xf7f44630 │ │ │ │ @ instruction: 0x4620f85f │ │ │ │ andlt r4, r2, r9, lsr #12 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0xf831bd70 │ │ │ │ @ instruction: 0xf3c0cb02 │ │ │ │ - blx 0xff3f133e │ │ │ │ + blx 0xff3f12ca │ │ │ │ ldrmi r4, [ip], lr, lsl #11 │ │ │ │ svclt 0x0000e7cf │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ strmi fp, [r0], r2, lsl #1 │ │ │ │ smlabtcs r0, sp, r9, lr │ │ │ │ @ instruction: 0xffbaf7f3 │ │ │ │ strmi lr, [r8, #-2525] @ 0xfffff623 │ │ │ │ ldmib sp, {r8, r9, sp}^ │ │ │ │ strbeq r2, [r7, r0, lsl #2] │ │ │ │ @ instruction: 0xf851d50c │ │ │ │ @ instruction: 0xf8526023 │ │ │ │ - blx 0xfe28d1ca │ │ │ │ + blx 0xfe28d156 │ │ │ │ ldrbeq ip, [lr, r7, lsl #28] │ │ │ │ - bl 0xfee265a0 │ │ │ │ - bl 0x1a34178 │ │ │ │ + bl 0xfee2652c │ │ │ │ + bl 0x1a34104 │ │ │ │ strbtmi r0, [r4], -lr, lsl #10 │ │ │ │ vsubw.u8 , q0, d1 │ │ │ │ - blcs 0x1f5190 │ │ │ │ + blcs 0x1f511c │ │ │ │ strbmi sp, [r0], -fp, ror #3 │ │ │ │ @ instruction: 0xf822f7f4 │ │ │ │ strtmi r4, [r9], -r0, lsr #12 │ │ │ │ andcs fp, r0, #2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ - bl 0x611934 │ │ │ │ + bl 0x6118c0 │ │ │ │ @ instruction: 0xf1030c0c │ │ │ │ - bl 0x1471d80 │ │ │ │ + bl 0x1471d0c │ │ │ │ strbtmi r0, [r4], -r5, lsl #10 │ │ │ │ andne pc, pc, r0, asr #7 │ │ │ │ svclt 0x0000e7d3 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec48390 │ │ │ │ + bl 0xfec4831c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r0, ror #31 │ │ │ │ @ instruction: 0x46074616 │ │ │ │ @ instruction: 0xf7f39101 │ │ │ │ ldmib sp, {r0, r1, r3, r4, r5, r6, r8, r9, sl, fp, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf1a64508 │ │ │ │ stmdbls r1, {r2, r9, sl, fp} │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ movweq pc, #4364 @ 0x110c @ │ │ │ │ strle r0, [lr, #-1986] @ 0xfffff83e │ │ │ │ eorcs pc, r3, lr, asr r8 @ │ │ │ │ streq pc, [r8], -r1, lsr #3 │ │ │ │ svceq 0x0001f01c │ │ │ │ @ instruction: 0xf856d01a │ │ │ │ - blx 0xfe18925a │ │ │ │ - bne 0xfe97c1e8 │ │ │ │ - bl 0x1a42a24 │ │ │ │ + blx 0xfe1891e6 │ │ │ │ + bne 0xfe97c174 │ │ │ │ + bl 0x1a429b0 │ │ │ │ vabal.u8 q8, d0, d12 │ │ │ │ - blcs 0x1f5218 │ │ │ │ + blcs 0x1f51a4 │ │ │ │ ldrmi sp, [ip], r1 │ │ │ │ ldrtmi lr, [r8], -r6, ror #15 │ │ │ │ @ instruction: 0xffdcf7f3 │ │ │ │ strtmi r4, [r9], -r0, lsr #12 │ │ │ │ andcs fp, r0, #3 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ eorvs pc, r3, r1, asr r8 @ │ │ │ │ andne pc, pc, r0, asr #7 │ │ │ │ - blx 0xff282c7a │ │ │ │ + blx 0xff282c06 │ │ │ │ ldrb r4, [r1, r2, lsl #10] │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec48414 │ │ │ │ + bl 0xfec483a0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ @ instruction: 0x4605461c │ │ │ │ smlabtcs r0, sp, r9, lr │ │ │ │ @ instruction: 0xff38f7f3 │ │ │ │ ldrdcs lr, [r0, -sp] │ │ │ │ tstpeq r0, #1073741824 @ p-variant is OBSOLETE @ 0x40000000 │ │ │ │ svceq 0x0001f010 │ │ │ │ tstpeq r1, r1, lsl #2 @ p-variant is OBSOLETE │ │ │ │ subeq pc, pc, r0, asr #7 │ │ │ │ andeq pc, r1, #-2147483648 @ 0x80000000 │ │ │ │ @ instruction: 0xf911bf1e │ │ │ │ @ instruction: 0xf912ec01 │ │ │ │ - blx 0x8a4252 │ │ │ │ + blx 0x8a41de │ │ │ │ addmi r4, fp, #12, 8 @ 0xc000000 │ │ │ │ strtmi sp, [r8], -lr, ror #3 │ │ │ │ @ instruction: 0xffa4f7f3 │ │ │ │ andlt r4, r3, r0, lsr #12 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec48474 │ │ │ │ + bl 0xfec48400 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ ldrmi r4, [ip], -r5, lsl #12 │ │ │ │ smlabtcs r0, sp, r9, lr │ │ │ │ @ instruction: 0xff08f7f3 │ │ │ │ ldrdcs lr, [r0, -sp] │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf3c007c3 │ │ │ │ svclt 0x0044008f │ │ │ │ ands pc, ip, r1, lsr r8 @ │ │ │ │ andscc pc, ip, r2, lsr r8 @ │ │ │ │ stceq 1, cr15, [r1], {12} │ │ │ │ - blx 0x8a0fca │ │ │ │ + blx 0x8a0f56 │ │ │ │ @ instruction: 0xf1bc4403 │ │ │ │ mvnle r0, r8, lsl #30 │ │ │ │ @ instruction: 0xf7f34628 │ │ │ │ qsub16mi pc, r0, r5 @ │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec484d4 │ │ │ │ + bl 0xfec48460 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r2, r8, ror #31 │ │ │ │ ldrmi r4, [ip], -r6, lsl #12 │ │ │ │ smlabtcs r0, sp, r9, lr │ │ │ │ mrc2 7, 6, pc, cr8, cr3, {7} │ │ │ │ ldrdcs lr, [r0, -sp] │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf3c007c3 │ │ │ │ svclt 0x0044100f │ │ │ │ eorcc pc, ip, r1, asr r8 @ │ │ │ │ eorpl pc, ip, r2, asr r8 @ │ │ │ │ stceq 1, cr15, [r1], {12} │ │ │ │ - blx 0x26102a │ │ │ │ + blx 0x260fb6 │ │ │ │ @ instruction: 0xf1bc4403 │ │ │ │ mvnle r0, r4, lsl #30 │ │ │ │ @ instruction: 0xf7f34630 │ │ │ │ strtmi pc, [r0], -r5, asr #30 │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd70 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec48534 │ │ │ │ + bl 0xfec484c0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ @ instruction: 0x4605461c │ │ │ │ smlabtcs r0, sp, r9, lr │ │ │ │ mcr2 7, 5, pc, cr8, cr3, {7} @ │ │ │ │ ldrdcs lr, [r0, -sp] │ │ │ │ tstpeq r0, #1073741824 @ p-variant is OBSOLETE @ 0x40000000 │ │ │ │ svceq 0x0001f010 │ │ │ │ tstpeq r1, r1, lsl #2 @ p-variant is OBSOLETE │ │ │ │ subeq pc, pc, r0, asr #7 │ │ │ │ andeq pc, r1, #-2147483648 @ 0x80000000 │ │ │ │ @ instruction: 0xf811bf1e │ │ │ │ @ instruction: 0xf812ec01 │ │ │ │ - blx 0x8a4372 │ │ │ │ + blx 0x8a42fe │ │ │ │ addmi r4, fp, #12, 8 @ 0xc000000 │ │ │ │ strtmi sp, [r8], -lr, ror #3 │ │ │ │ @ instruction: 0xff14f7f3 │ │ │ │ andlt r4, r3, r0, lsr #12 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec48594 │ │ │ │ + bl 0xfec48520 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ ldrmi r4, [ip], -r5, lsl #12 │ │ │ │ smlabtcs r0, sp, r9, lr │ │ │ │ mrc2 7, 3, pc, cr8, cr3, {7} │ │ │ │ ldrdcs lr, [r0, -sp] │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf3c007c3 │ │ │ │ svclt 0x0044008f │ │ │ │ andscc pc, ip, r1, lsr r8 @ │ │ │ │ ands pc, ip, r2, lsr r8 @ │ │ │ │ stceq 1, cr15, [r1], {12} │ │ │ │ - blx 0x4a10ea │ │ │ │ + blx 0x4a1076 │ │ │ │ @ instruction: 0xf1bc4403 │ │ │ │ mvnle r0, r8, lsl #30 │ │ │ │ @ instruction: 0xf7f34628 │ │ │ │ strtmi pc, [r0], -r5, ror #29 │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec485f4 │ │ │ │ + bl 0xfec48580 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r2, r8, ror #31 │ │ │ │ ldrmi r4, [ip], -r6, lsl #12 │ │ │ │ smlabtcs r0, sp, r9, lr │ │ │ │ mcr2 7, 2, pc, cr8, cr3, {7} @ │ │ │ │ ldrdcs lr, [r0, -sp] │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf3c007c3 │ │ │ │ svclt 0x0044100f │ │ │ │ eorcc pc, ip, r1, asr r8 @ │ │ │ │ eorpl pc, ip, r2, asr r8 @ │ │ │ │ stceq 1, cr15, [r1], {12} │ │ │ │ - blx 0x26114a │ │ │ │ + blx 0x2610d6 │ │ │ │ @ instruction: 0xf1bc4403 │ │ │ │ mvnle r0, r4, lsl #30 │ │ │ │ @ instruction: 0xf7f34630 │ │ │ │ @ instruction: 0x4620feb5 │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd70 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec48654 │ │ │ │ + bl 0xfec485e0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ ldrmi r4, [ip], -r5, lsl #12 │ │ │ │ smlabtcs r0, sp, r9, lr │ │ │ │ mrc2 7, 0, pc, cr8, cr3, {7} │ │ │ │ ldrdcs lr, [r0, -sp] │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ ldrle r0, [r2, #-1987] @ 0xfffff83d │ │ │ │ and pc, ip, r1, lsl r9 @ │ │ │ │ svceq 0x0001f01c │ │ │ │ andcc pc, ip, r2, lsl r9 @ │ │ │ │ mcr2 11, 0, pc, cr3, cr14, {0} @ │ │ │ │ - bl 0xfea210e8 │ │ │ │ + bl 0xfea21074 │ │ │ │ tstle r6, lr, lsl #8 │ │ │ │ subeq pc, pc, r0, asr #7 │ │ │ │ @ instruction: 0xf10c4474 │ │ │ │ strbeq r0, [r3, r1, lsl #24] │ │ │ │ @ instruction: 0xf10cd4ec │ │ │ │ vmull.u8 q8, d0, d1 │ │ │ │ @ instruction: 0xf1bc004f │ │ │ │ @@ -230481,28 +230453,28 @@ │ │ │ │ @ instruction: 0x4620fe79 │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec486cc │ │ │ │ + bl 0xfec48658 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ ldrmi r4, [ip], -r5, lsl #12 │ │ │ │ smlabtcs r0, sp, r9, lr │ │ │ │ ldc2l 7, cr15, [ip, #972] @ 0x3cc │ │ │ │ ldrdcs lr, [r0, -sp] │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ ldrle r0, [r2, #-1987] @ 0xfffff83d │ │ │ │ ands pc, ip, r1, lsr r8 @ │ │ │ │ svceq 0x0001f01c │ │ │ │ andscc pc, ip, r2, lsr r8 @ │ │ │ │ mcr2 11, 0, pc, cr3, cr14, {0} @ │ │ │ │ - bl 0xfea21160 │ │ │ │ + bl 0xfea210ec │ │ │ │ tstle r6, lr, lsl #8 │ │ │ │ addeq pc, pc, r0, asr #7 │ │ │ │ @ instruction: 0xf10c4474 │ │ │ │ strbeq r0, [r3, r1, lsl #24] │ │ │ │ @ instruction: 0xf10cd4ec │ │ │ │ vmull.u8 q8, d0, d1 │ │ │ │ @ instruction: 0xf1bc008f │ │ │ │ @@ -230511,28 +230483,28 @@ │ │ │ │ @ instruction: 0x4620fe3d │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec48744 │ │ │ │ + bl 0xfec486d0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r2, r8, ror #31 │ │ │ │ ldrmi r4, [ip], -r6, lsl #12 │ │ │ │ smlabtcs r0, sp, r9, lr │ │ │ │ stc2 7, cr15, [r0, #972]! @ 0x3cc │ │ │ │ ldrdcs lr, [r0, -sp] │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ ldrle r0, [r1, #-1987] @ 0xfffff83d │ │ │ │ eorcc pc, ip, r1, asr r8 @ │ │ │ │ svceq 0x0001f01c │ │ │ │ eorpl pc, ip, r2, asr r8 @ │ │ │ │ vqrdmulh.s d15, d3, d5 │ │ │ │ - bne 0xffa211d8 │ │ │ │ + bne 0xffa21164 │ │ │ │ vaddw.u8 , q0, d6 │ │ │ │ ldrmi r1, [ip], #-15 │ │ │ │ stceq 1, cr15, [r1], {12} │ │ │ │ strbtle r0, [sp], #1987 @ 0x7c3 │ │ │ │ stceq 1, cr15, [r1], {12} │ │ │ │ andne pc, pc, r0, asr #7 │ │ │ │ svceq 0x0004f1bc │ │ │ │ @@ -230540,91 +230512,91 @@ │ │ │ │ mcr2 7, 0, pc, cr2, cr3, {7} @ │ │ │ │ andlt r4, r2, r0, lsr #12 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec487b8 │ │ │ │ + bl 0xfec48744 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ ldrmi r4, [ip], -r5, lsl #12 │ │ │ │ smlabtcs r0, sp, r9, lr │ │ │ │ stc2l 7, cr15, [r6, #-972]! @ 0xfffffc34 │ │ │ │ @ instruction: 0xf04f9901 │ │ │ │ - bls 0xf4dd4 │ │ │ │ - bcc 0x13d9dc │ │ │ │ + bls 0xf4d60 │ │ │ │ + bcc 0x13d968 │ │ │ │ stceq 1, cr15, [r1], {14} │ │ │ │ strle r0, [r8, #-1987] @ 0xfffff83d │ │ │ │ andcc pc, ip, r2, lsl r9 @ │ │ │ │ svceq 0x0001f01e │ │ │ │ @ instruction: 0xf911d018 │ │ │ │ - blx 0x8ac5fa │ │ │ │ + blx 0x8ac586 │ │ │ │ vraddhn.i16 d20, q0, │ │ │ │ tstcc r1, pc, asr #32 │ │ │ │ svceq 0x0010f1bc │ │ │ │ strbtmi sp, [r6], r1 │ │ │ │ strtmi lr, [r8], -sl, ror #15 │ │ │ │ stc2l 7, cr15, [ip, #972] @ 0x3cc │ │ │ │ andlt r4, r3, r0, lsr #12 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - bl 0x16fa64 │ │ │ │ + bl 0x16f9f0 │ │ │ │ subeq pc, pc, r0, asr #7 │ │ │ │ strmi pc, [r3], #-2846 @ 0xfffff4e2 │ │ │ │ ldrb r4, [r5, r6, ror #13] │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec48834 │ │ │ │ + bl 0xfec487c0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ ldrmi r4, [ip], -r5, lsl #12 │ │ │ │ smlabtcs r0, sp, r9, lr │ │ │ │ stc2 7, cr15, [r8, #-972]! @ 0xfffffc34 │ │ │ │ @ instruction: 0xf04f9901 │ │ │ │ - bls 0xf4e50 │ │ │ │ - bcc 0x17da5c │ │ │ │ + bls 0xf4ddc │ │ │ │ + bcc 0x17d9e8 │ │ │ │ stceq 1, cr15, [r1], {14} │ │ │ │ strle r0, [r8, #-1987] @ 0xfffff83d │ │ │ │ andscc pc, ip, r2, lsr r9 @ │ │ │ │ svceq 0x0001f01e │ │ │ │ @ instruction: 0xf831d018 │ │ │ │ - blx 0x8ac67e │ │ │ │ + blx 0x8ac60a │ │ │ │ vraddhn.i16 d20, q0, │ │ │ │ smlabbcc r2, pc, r0, r0 @ │ │ │ │ svceq 0x0008f1bc │ │ │ │ strbtmi sp, [r6], r1 │ │ │ │ strtmi lr, [r8], -sl, ror #15 │ │ │ │ stc2 7, cr15, [lr, #972] @ 0x3cc │ │ │ │ andlt r4, r3, r0, lsr #12 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - bl 0x1af760 │ │ │ │ + bl 0x1af6ec │ │ │ │ addeq pc, pc, r0, asr #7 │ │ │ │ strmi pc, [r3], #-2846 @ 0xfffff4e2 │ │ │ │ ldrb r4, [r5, r6, ror #13] │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec488b0 │ │ │ │ + bl 0xfec4883c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r2, r8, ror #31 │ │ │ │ @ instruction: 0x46064615 │ │ │ │ tstls r1, ip, lsl r6 │ │ │ │ stc2l 7, cr15, [sl], #972 @ 0x3cc │ │ │ │ svcne 0x002a9901 │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ stceq 1, cr15, [r1], {14} │ │ │ │ strle r0, [sl, #-1987] @ 0xfffff83d │ │ │ │ eorcc pc, ip, r2, asr r8 @ │ │ │ │ streq pc, [r8, #-417] @ 0xfffffe5f │ │ │ │ svceq 0x0001f01e │ │ │ │ @ instruction: 0xf855d017 │ │ │ │ - blx 0x24579a │ │ │ │ + blx 0x245726 │ │ │ │ vraddhn.i16 d20, q0, │ │ │ │ @ instruction: 0xf1bc100f │ │ │ │ andle r0, r1, r4, lsl #30 │ │ │ │ strb r4, [r9, r6, ror #13]! │ │ │ │ @ instruction: 0xf7f34630 │ │ │ │ @ instruction: 0x4620fd51 │ │ │ │ tstcs r0, r2 │ │ │ │ @@ -230633,91 +230605,91 @@ │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0xf851bd70 │ │ │ │ vaddl.u8 , d0, d28 │ │ │ │ strbtmi r1, [r6], pc │ │ │ │ strmi pc, [r3], #-2821 @ 0xfffff4fb │ │ │ │ svclt 0x0000e7d4 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec4892c │ │ │ │ + bl 0xfec488b8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ ldrmi r4, [ip], -r5, lsl #12 │ │ │ │ smlabtcs r0, sp, r9, lr │ │ │ │ stc2 7, cr15, [ip], #972 @ 0x3cc │ │ │ │ @ instruction: 0xf04f9901 │ │ │ │ - bls 0xf4f48 │ │ │ │ - bcc 0x13db50 │ │ │ │ + bls 0xf4ed4 │ │ │ │ + bcc 0x13dadc │ │ │ │ stceq 1, cr15, [r1], {14} │ │ │ │ strle r0, [r8, #-1987] @ 0xfffff83d │ │ │ │ andcc pc, ip, r2, lsl r9 @ │ │ │ │ svceq 0x0001f01e │ │ │ │ @ instruction: 0xf911d018 │ │ │ │ - blx 0x4ac76e │ │ │ │ + blx 0x4ac6fa │ │ │ │ vmov.i32 d20, #8585216 @ 0x00830000 │ │ │ │ tstcc r1, pc, asr #32 │ │ │ │ svceq 0x0010f1bc │ │ │ │ strbtmi sp, [r6], r1 │ │ │ │ strtmi lr, [r8], -sl, ror #15 │ │ │ │ ldc2 7, cr15, [r2, #-972] @ 0xfffffc34 │ │ │ │ andlt r4, r3, r0, lsr #12 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - bl 0x16fbd8 │ │ │ │ + bl 0x16fb64 │ │ │ │ subeq pc, pc, r0, asr #7 │ │ │ │ strmi pc, [r3], #-2846 @ 0xfffff4e2 │ │ │ │ ldrb r4, [r5, r6, ror #13] │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec489a8 │ │ │ │ + bl 0xfec48934 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ ldrmi r4, [ip], -r5, lsl #12 │ │ │ │ smlabtcs r0, sp, r9, lr │ │ │ │ stc2l 7, cr15, [lr], #-972 @ 0xfffffc34 │ │ │ │ @ instruction: 0xf04f9901 │ │ │ │ - bls 0xf4fc4 │ │ │ │ - bcc 0x17dbd0 │ │ │ │ + bls 0xf4f50 │ │ │ │ + bcc 0x17db5c │ │ │ │ stceq 1, cr15, [r1], {14} │ │ │ │ strle r0, [r8, #-1987] @ 0xfffff83d │ │ │ │ andscc pc, ip, r2, lsr r9 @ │ │ │ │ svceq 0x0001f01e │ │ │ │ @ instruction: 0xf931d018 │ │ │ │ - blx 0x4ac7f2 │ │ │ │ + blx 0x4ac77e │ │ │ │ vmov.i32 d20, #8585216 @ 0x00830000 │ │ │ │ smlabbcc r2, pc, r0, r0 @ │ │ │ │ svceq 0x0008f1bc │ │ │ │ strbtmi sp, [r6], r1 │ │ │ │ strtmi lr, [r8], -sl, ror #15 │ │ │ │ ldc2l 7, cr15, [r4], {243} @ 0xf3 │ │ │ │ andlt r4, r3, r0, lsr #12 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - bl 0x1af8d4 │ │ │ │ + bl 0x1af860 │ │ │ │ addeq pc, pc, r0, asr #7 │ │ │ │ strmi pc, [r3], #-2846 @ 0xfffff4e2 │ │ │ │ ldrb r4, [r5, r6, ror #13] │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec48a24 │ │ │ │ + bl 0xfec489b0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r2, r8, ror #31 │ │ │ │ @ instruction: 0x46064615 │ │ │ │ tstls r1, ip, lsl r6 │ │ │ │ ldc2 7, cr15, [r0], #-972 @ 0xfffffc34 │ │ │ │ svcne 0x002a9901 │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ stceq 1, cr15, [r1], {14} │ │ │ │ strle r0, [sl, #-1987] @ 0xfffff83d │ │ │ │ eorcc pc, ip, r2, asr r8 @ │ │ │ │ streq pc, [r8, #-417] @ 0xfffffe5f │ │ │ │ svceq 0x0001f01e │ │ │ │ @ instruction: 0xf855d017 │ │ │ │ - blx 0x24590e │ │ │ │ + blx 0x24589a │ │ │ │ vmov.i32 d20, #8585216 @ 0x00830000 │ │ │ │ @ instruction: 0xf1bc100f │ │ │ │ andle r0, r1, r4, lsl #30 │ │ │ │ strb r4, [r9, r6, ror #13]! │ │ │ │ @ instruction: 0xf7f34630 │ │ │ │ @ instruction: 0x4620fc97 │ │ │ │ tstcs r0, r2 │ │ │ │ @@ -230726,27 +230698,27 @@ │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0xf851bd70 │ │ │ │ vaddl.u8 , d0, d28 │ │ │ │ strbtmi r1, [r6], pc │ │ │ │ strmi pc, [r3], #-2821 @ 0xfffff4fb │ │ │ │ svclt 0x0000e7d4 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec48aa0 │ │ │ │ + bl 0xfec48a2c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r0, ror #31 │ │ │ │ stmib sp, {r0, r1, r2, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf7f32100 │ │ │ │ ldmib sp, {r0, r1, r4, r5, r6, r7, r8, r9, fp, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf04f4508 │ │ │ │ ldmib sp, {r9, sl, fp}^ │ │ │ │ strbeq r2, [r3, r0, lsl #2] │ │ │ │ @ instruction: 0xf852d513 │ │ │ │ @ instruction: 0xf851602e │ │ │ │ - blx 0xfe1bd986 │ │ │ │ - beq 0x8808e8 │ │ │ │ + blx 0xfe1bd912 │ │ │ │ + beq 0x880874 │ │ │ │ bicne pc, r0, #201326595 @ 0xc000003 │ │ │ │ strvs lr, [ip], -r6, asr #20 │ │ │ │ @ instruction: 0x2c2cea4f │ │ │ │ @ instruction: 0xf14c199b │ │ │ │ ldmdbne fp, {sl, fp} │ │ │ │ streq lr, [ip, #-2885] @ 0xfffff4bb │ │ │ │ @ instruction: 0xf10e461c │ │ │ │ @@ -230757,15 +230729,15 @@ │ │ │ │ @ instruction: 0x4620fc51 │ │ │ │ andlt r4, r3, r9, lsr #12 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bdf0 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec48b1c │ │ │ │ + bl 0xfec48aa8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r0, ror #31 │ │ │ │ @ instruction: 0x46074616 │ │ │ │ @ instruction: 0xf7f39101 │ │ │ │ ldmib sp, {r0, r2, r4, r5, r7, r8, r9, fp, ip, sp, lr, pc}^ │ │ │ │ svcne 0x00324508 │ │ │ │ @ instruction: 0xf04f9901 │ │ │ │ @@ -230776,18 +230748,18 @@ │ │ │ │ @ instruction: 0xf01e0608 │ │ │ │ eorle r0, r7, r1, lsl #30 │ │ │ │ eorvs pc, ip, r6, asr r8 @ │ │ │ │ strcc pc, [r6], -r3, lsl #23 │ │ │ │ vnmlacs.f32 s28, s6, s30 │ │ │ │ bicne pc, r0, #201326595 @ 0xc000003 │ │ │ │ vmlsvs.f32 s28, s12, s28 │ │ │ │ - bl 0x876240 │ │ │ │ + bl 0x8761cc │ │ │ │ @ instruction: 0xf1460e03 │ │ │ │ - bl 0x873170 │ │ │ │ - bl 0x1235184 │ │ │ │ + bl 0x8730fc │ │ │ │ + bl 0x1235110 │ │ │ │ ldrbtmi r0, [r4], -r6, lsl #10 │ │ │ │ andne pc, pc, r0, asr #7 │ │ │ │ svceq 0x0004f1bc │ │ │ │ strbtmi sp, [r6], r1 │ │ │ │ @ instruction: 0x4638e7d9 │ │ │ │ stc2 7, cr15, [sl], {243} @ 0xf3 │ │ │ │ strtmi r4, [r9], -r0, lsr #12 │ │ │ │ @@ -230795,23 +230767,23 @@ │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ eorvs pc, ip, r1, asr r8 @ │ │ │ │ andne pc, pc, r0, asr #7 │ │ │ │ vmlacc.f64 d15, d22, d3 │ │ │ │ vmov.i16 d16, #48640 @ 0xbe00 │ │ │ │ - b 0x12768b4 │ │ │ │ - b 0x14cb1f0 │ │ │ │ + b 0x1276840 │ │ │ │ + b 0x14cb17c │ │ │ │ ldmibne fp, {r1, r2, r3, r5, r9, sl, fp, sp} │ │ │ │ cdpeq 1, 0, cr15, cr0, cr14, {2} │ │ │ │ - bl 0x1237e30 │ │ │ │ + bl 0x1237dbc │ │ │ │ ldrmi r0, [ip], -lr, lsl #10 │ │ │ │ ldr r4, [r6, r6, ror #13]! │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec48bd4 │ │ │ │ + bl 0xfec48b60 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r0, ror #31 │ │ │ │ stmib sp, {r0, r1, r2, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf7f32100 │ │ │ │ ldmib sp, {r0, r3, r4, r6, r8, r9, fp, ip, sp, lr, pc}^ │ │ │ │ strmi r4, [r6], -r8, lsl #10 │ │ │ │ ldrdcs lr, [r0, -sp] │ │ │ │ @@ -230827,70 +230799,70 @@ │ │ │ │ andscs lr, r0, r5, asr #22 │ │ │ │ streq lr, [ip], #-2835 @ 0xfffff4ed │ │ │ │ streq pc, [r0, #-320] @ 0xfffffec0 │ │ │ │ cdpeq 1, 0, cr15, cr1, cr14, {0} │ │ │ │ strne pc, [pc], -r6, asr #7 │ │ │ │ svceq 0x0004f1be │ │ │ │ ldrtmi sp, [r8], -r2, ror #3 │ │ │ │ - blx 0xfeeafa02 │ │ │ │ + blx 0xfeeaf98e │ │ │ │ strtmi r4, [r9], -r0, lsr #12 │ │ │ │ andcs fp, r0, #3 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec48c50 │ │ │ │ + bl 0xfec48bdc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r0, ror #31 │ │ │ │ stmib sp, {r0, r1, r2, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf7f32100 │ │ │ │ ldmib sp, {r0, r1, r3, r4, r8, r9, fp, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf04f4508 │ │ │ │ ldmib sp, {sl, fp}^ │ │ │ │ strbeq r2, [r3, r0, lsl #2] │ │ │ │ @ instruction: 0xf851d51c │ │ │ │ @ instruction: 0xf01c302c │ │ │ │ @ instruction: 0xf8520f01 │ │ │ │ - blx 0xfe1c9b32 │ │ │ │ + blx 0xfe1c9abe │ │ │ │ @ instruction: 0xd1273e06 │ │ │ │ vmov.i16 d16, #48640 @ 0xbe00 │ │ │ │ - b 0x127698c │ │ │ │ + b 0x1276918 │ │ │ │ vrsubhn.i16 d22, q0, q7 │ │ │ │ ldmibne fp, {r0, r1, r2, r3, ip} │ │ │ │ vnmulcs.f32 s28, s28, s30 │ │ │ │ cdpeq 1, 0, cr15, cr0, cr14, {2} │ │ │ │ - bl 0x1237f0c │ │ │ │ + bl 0x1237e98 │ │ │ │ ldrmi r0, [ip], -lr, lsl #10 │ │ │ │ stceq 1, cr15, [r1], {12} │ │ │ │ strbtle r0, [r2], #1987 @ 0x7c3 │ │ │ │ stceq 1, cr15, [r1], {12} │ │ │ │ andne pc, pc, r0, asr #7 │ │ │ │ svceq 0x0004f1bc │ │ │ │ @ instruction: 0x4638d1d9 │ │ │ │ - blx 0x1d2fa8e │ │ │ │ + blx 0x1d2fa1a │ │ │ │ strtmi r4, [r9], -r0, lsr #12 │ │ │ │ andcs fp, r0, #3 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ @ instruction: 0xf10c425b │ │ │ │ vmull.u8 q8, d0, d1 │ │ │ │ - bl 0x1c75b1c │ │ │ │ - beq 0x87541c │ │ │ │ + bl 0x1c75aa8 │ │ │ │ + beq 0x8753a8 │ │ │ │ bicne pc, r0, #201326595 @ 0xc000003 │ │ │ │ strvs lr, [lr], -r6, asr #20 │ │ │ │ vnmulcs.f32 s28, s28, s30 │ │ │ │ @ instruction: 0xf14e18f6 │ │ │ │ ldmdbne r6!, {r9, sl, fp} │ │ │ │ streq lr, [lr, #-2885] @ 0xfffff4bb │ │ │ │ @ instruction: 0xf1bc4634 │ │ │ │ @ instruction: 0xd1b40f04 │ │ │ │ svclt 0x0000e7d9 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec48d10 │ │ │ │ + bl 0xfec48c9c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r0, ror #31 │ │ │ │ @ instruction: 0x46074616 │ │ │ │ @ instruction: 0xf7f39101 │ │ │ │ ldmib sp, {r0, r1, r3, r4, r5, r7, r9, fp, ip, sp, lr, pc}^ │ │ │ │ svcne 0x00324508 │ │ │ │ strcs r9, [r0], -r1, lsl #18 │ │ │ │ @@ -230902,15 +230874,15 @@ │ │ │ │ eorvs pc, lr, ip, asr r8 @ │ │ │ │ strgt pc, [r6], -r3, lsl #23 │ │ │ │ stceq 1, cr15, [r0], {220} @ 0xdc │ │ │ │ strbeq lr, [r6], -r6, ror #22 │ │ │ │ tstcs ip, #323584 @ 0x4f000 │ │ │ │ stclne 3, cr15, [r0], {204} @ 0xcc │ │ │ │ movwvs lr, #27203 @ 0x6a43 │ │ │ │ - bl 0x5b6438 │ │ │ │ + bl 0x5b63c4 │ │ │ │ @ instruction: 0xf146030c │ │ │ │ ldmdbne fp, {r9, sl} │ │ │ │ streq lr, [r6, #-2885] @ 0xfffff4bb │ │ │ │ vmov.i32 d20, #-1946157056 @ 0x8c000000 │ │ │ │ @ instruction: 0xf1be100f │ │ │ │ andle r0, r1, r4, lsl #30 │ │ │ │ @ instruction: 0xe7d74676 │ │ │ │ @@ -230918,151 +230890,151 @@ │ │ │ │ strtmi pc, [r0], -pc, lsl #22 │ │ │ │ andlt r4, r3, r9, lsr #12 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0xf851bdf0 │ │ │ │ vaddl.u8 q11, d0, d30 │ │ │ │ - blx 0xfe1b5bde │ │ │ │ - b 0x14bf3bc │ │ │ │ + blx 0xfe1b5b6a │ │ │ │ + b 0x14bf348 │ │ │ │ vmov.i32 d18, #46079 @ 0x0000b3ff │ │ │ │ - b 0x13f6aac │ │ │ │ + b 0x13f6a38 │ │ │ │ eorsne r6, r6, #1536 @ 0x600 │ │ │ │ movweq lr, #51987 @ 0xcb13 │ │ │ │ streq pc, [r0], -r6, asr #2 │ │ │ │ - bl 0x1238028 │ │ │ │ + bl 0x1237fb4 │ │ │ │ ldrmi r0, [ip], -r6, lsl #10 │ │ │ │ @ instruction: 0xe7b34676 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec48dcc │ │ │ │ + bl 0xfec48d58 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ ldrmi r4, [r4], -r5, lsl #12 │ │ │ │ @ instruction: 0xf7f39101 │ │ │ │ stmdbls r1, {r0, r2, r3, r4, r6, r9, fp, ip, sp, lr, pc} │ │ │ │ tstpeq r0, #1073741824 @ p-variant is OBSOLETE @ 0x40000000 │ │ │ │ @ instruction: 0xf10107c2 │ │ │ │ vaddw.u8 q8, q0, d1 │ │ │ │ svclt 0x0044004f │ │ │ │ @ instruction: 0x2c01f911 │ │ │ │ addsmi r1, r9, #164, 16 @ 0xa40000 │ │ │ │ @ instruction: 0x4628d1f4 │ │ │ │ - blx 0xff52fbcc │ │ │ │ + blx 0xff52fb58 │ │ │ │ andlt r4, r3, r0, lsr #12 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec48e1c │ │ │ │ + bl 0xfec48da8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ ldrmi r4, [r4], -r5, lsl #12 │ │ │ │ @ instruction: 0xf7f39101 │ │ │ │ stmdbls r1, {r0, r2, r4, r5, r9, fp, ip, sp, lr, pc} │ │ │ │ tstpeq r0, #1073741824 @ p-variant is OBSOLETE @ 0x40000000 │ │ │ │ @ instruction: 0xf10107c2 │ │ │ │ vaddw.u8 q8, q0, d2 │ │ │ │ svclt 0x0044008f │ │ │ │ @ instruction: 0x2c02f931 │ │ │ │ addsmi r1, r9, #164, 16 @ 0xa40000 │ │ │ │ @ instruction: 0x4628d1f4 │ │ │ │ - blx 0xfeb2fc1c │ │ │ │ + blx 0xfeb2fba8 │ │ │ │ andlt r4, r3, r0, lsr #12 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec48e6c │ │ │ │ + bl 0xfec48df8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ ldrmi r4, [r4], -r5, lsl #12 │ │ │ │ @ instruction: 0xf7f39101 │ │ │ │ stmdbls r1, {r0, r2, r3, r9, fp, ip, sp, lr, pc} │ │ │ │ tstpeq r0, #1073741824 @ p-variant is OBSOLETE @ 0x40000000 │ │ │ │ @ instruction: 0xf10107c2 │ │ │ │ vaddw.u8 q8, q0, d4 │ │ │ │ svclt 0x0044100f │ │ │ │ stccs 8, cr15, [r4], {81} @ 0x51 │ │ │ │ addsmi r1, r9, #164, 16 @ 0xa40000 │ │ │ │ @ instruction: 0x4628d1f4 │ │ │ │ - blx 0xfe12fc6c │ │ │ │ + blx 0xfe12fbf8 │ │ │ │ andlt r4, r3, r0, lsr #12 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec48ebc │ │ │ │ + bl 0xfec48e48 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ ldrmi r4, [r4], -r5, lsl #12 │ │ │ │ @ instruction: 0xf7f39101 │ │ │ │ stmdbls r1, {r0, r2, r5, r6, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ tstpeq r0, #1073741824 @ p-variant is OBSOLETE @ 0x40000000 │ │ │ │ @ instruction: 0xf10107c2 │ │ │ │ vaddw.u8 q8, q0, d1 │ │ │ │ svclt 0x0044004f │ │ │ │ stccs 8, cr15, [r1], {17} │ │ │ │ addsmi r1, r9, #164, 16 @ 0xa40000 │ │ │ │ @ instruction: 0x4628d1f4 │ │ │ │ - blx 0x172fcbc │ │ │ │ + blx 0x172fc48 │ │ │ │ andlt r4, r3, r0, lsr #12 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec48f0c │ │ │ │ + bl 0xfec48e98 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ ldrmi r4, [r4], -r5, lsl #12 │ │ │ │ @ instruction: 0xf7f39101 │ │ │ │ stmdbls r1, {r0, r2, r3, r4, r5, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ tstpeq r0, #1073741824 @ p-variant is OBSOLETE @ 0x40000000 │ │ │ │ @ instruction: 0xf10107c2 │ │ │ │ vaddw.u8 q8, q0, d2 │ │ │ │ svclt 0x0044008f │ │ │ │ stccs 8, cr15, [r2], {49} @ 0x31 │ │ │ │ addsmi r1, r9, #164, 16 @ 0xa40000 │ │ │ │ @ instruction: 0x4628d1f4 │ │ │ │ - blx 0xd2fd0c │ │ │ │ + blx 0xd2fc98 │ │ │ │ andlt r4, r3, r0, lsr #12 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec48f5c │ │ │ │ + bl 0xfec48ee8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ ldrmi r4, [r4], -r5, lsl #12 │ │ │ │ @ instruction: 0xf7f39101 │ │ │ │ stmdbls r1, {r0, r2, r4, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ tstpeq r0, #1073741824 @ p-variant is OBSOLETE @ 0x40000000 │ │ │ │ @ instruction: 0xf10107c2 │ │ │ │ vaddw.u8 q8, q0, d4 │ │ │ │ svclt 0x0044100f │ │ │ │ stccs 8, cr15, [r4], {81} @ 0x51 │ │ │ │ addsmi r1, r9, #164, 16 @ 0xa40000 │ │ │ │ @ instruction: 0x4628d1f4 │ │ │ │ - blx 0x32fd5c │ │ │ │ + blx 0x32fce8 │ │ │ │ andlt r4, r3, r0, lsr #12 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec48fac │ │ │ │ + bl 0xfec48f38 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ subslt r0, r4, #240, 30 @ 0x3c0 │ │ │ │ strmi r4, [r6], -sp, lsl #12 │ │ │ │ @ instruction: 0xf96ef7f3 │ │ │ │ - b 0x14c3664 │ │ │ │ + b 0x14c35f0 │ │ │ │ @ instruction: 0xf1057ee4 │ │ │ │ bfieq r0, r0, (invalid: 4:3) │ │ │ │ @ instruction: 0xf991d509 │ │ │ │ addsmi r3, ip, #0 │ │ │ │ vstmiavc r3!, {s29-s107} │ │ │ │ streq lr, [ip, #-2942] @ 0xfffff482 │ │ │ │ @ instruction: 0x461cbfbc │ │ │ │ @@ -231072,20 +231044,20 @@ │ │ │ │ @ instruction: 0xf7f34630 │ │ │ │ @ instruction: 0x4620f9d9 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec49008 │ │ │ │ + bl 0xfec48f94 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ andslt r0, r4, #240, 30 @ 0x3c0 │ │ │ │ strmi r4, [r6], -sp, lsl #12 │ │ │ │ @ instruction: 0xf940f7f3 │ │ │ │ - b 0x14c36c0 │ │ │ │ + b 0x14c364c │ │ │ │ @ instruction: 0xf1057ee4 │ │ │ │ bfieq r0, r0, (invalid: 24:3) │ │ │ │ @ instruction: 0xf9b1d509 │ │ │ │ addsmi r3, ip, #0 │ │ │ │ rscvc lr, r3, #323584 @ 0x4f000 │ │ │ │ streq lr, [r2, #-2942] @ 0xfffff482 │ │ │ │ @ instruction: 0x461cbfbc │ │ │ │ @@ -231095,15 +231067,15 @@ │ │ │ │ @ instruction: 0xf7f34630 │ │ │ │ strtmi pc, [r0], -fp, lsr #19 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec49064 │ │ │ │ + bl 0xfec48ff0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrmi r0, [r4], -r8, ror #31 │ │ │ │ addlt r4, r2, sp, lsl #12 │ │ │ │ @ instruction: 0xf7f34606 │ │ │ │ @ instruction: 0x4622f911 │ │ │ │ strbne r4, [r4, r9, lsr #12]! │ │ │ │ ldceq 1, cr15, [r0], {5} │ │ │ │ @@ -231119,15 +231091,15 @@ │ │ │ │ @ instruction: 0xf97cf7f3 │ │ │ │ andlt r9, r2, r1, lsl #16 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec490c4 │ │ │ │ + bl 0xfec49050 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ @ instruction: 0x4605b2d4 │ │ │ │ @ instruction: 0xf7f39101 │ │ │ │ stmdbls r1, {r0, r5, r6, r7, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf1012200 │ │ │ │ bfieq r0, r0, (invalid: 24:3) │ │ │ │ @@ -231141,15 +231113,15 @@ │ │ │ │ @ instruction: 0xf950f7f3 │ │ │ │ andlt r4, r3, r0, lsr #12 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec4911c │ │ │ │ + bl 0xfec490a8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ @ instruction: 0x4605b294 │ │ │ │ @ instruction: 0xf7f39101 │ │ │ │ stmdbls r1, {r0, r2, r4, r5, r7, fp, ip, sp, lr, pc} │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ andseq pc, r0, #1073741824 @ 0x40000000 │ │ │ │ @@ -231164,15 +231136,15 @@ │ │ │ │ @ instruction: 0xf922f7f3 │ │ │ │ andlt r4, r3, r0, lsr #12 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec49178 │ │ │ │ + bl 0xfec49104 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ @ instruction: 0x46054614 │ │ │ │ @ instruction: 0xf7f39101 │ │ │ │ stmdbls r1, {r0, r1, r2, r7, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf04f4622 │ │ │ │ @ instruction: 0xf1010e00 │ │ │ │ @@ -231189,20 +231161,20 @@ │ │ │ │ stmdals r1, {r0, r4, r5, r6, r7, fp, ip, sp, lr, pc} │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec491dc │ │ │ │ + bl 0xfec49168 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ subslt r0, r4, #240, 30 @ 0x3c0 │ │ │ │ strmi r4, [r6], -sp, lsl #12 │ │ │ │ @ instruction: 0xf856f7f3 │ │ │ │ - b 0x14c3894 │ │ │ │ + b 0x14c3820 │ │ │ │ @ instruction: 0xf1057ee4 │ │ │ │ bfieq r0, r0, (invalid: 4:3) │ │ │ │ @ instruction: 0xf991d509 │ │ │ │ adcmi r3, r3, #0 │ │ │ │ vstmiavc r3!, {s29-s107} │ │ │ │ streq lr, [lr, #-2940] @ 0xfffff484 │ │ │ │ @ instruction: 0x461cbfbc │ │ │ │ @@ -231212,20 +231184,20 @@ │ │ │ │ @ instruction: 0xf7f34630 │ │ │ │ strtmi pc, [r0], -r1, asr #17 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec49238 │ │ │ │ + bl 0xfec491c4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ andslt r0, r4, #240, 30 @ 0x3c0 │ │ │ │ strmi r4, [r6], -sp, lsl #12 │ │ │ │ @ instruction: 0xf828f7f3 │ │ │ │ - b 0x14c38f0 │ │ │ │ + b 0x14c387c │ │ │ │ @ instruction: 0xf1057ee4 │ │ │ │ bfieq r0, r0, (invalid: 24:3) │ │ │ │ @ instruction: 0xf9b1d509 │ │ │ │ adcmi r3, r3, #0 │ │ │ │ rscvc lr, r3, #323584 @ 0x4f000 │ │ │ │ streq lr, [lr, #-2930] @ 0xfffff48e │ │ │ │ @ instruction: 0x461cbfbc │ │ │ │ @@ -231235,15 +231207,15 @@ │ │ │ │ @ instruction: 0xf7f34630 │ │ │ │ @ instruction: 0x4620f893 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec49294 │ │ │ │ + bl 0xfec49220 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrmi r0, [r4], -r8, ror #31 │ │ │ │ addlt r4, r2, sp, lsl #12 │ │ │ │ @ instruction: 0xf7f24606 │ │ │ │ qsub8mi pc, r2, r9 @ │ │ │ │ strbne r4, [r4, r9, lsr #12]! │ │ │ │ ldceq 1, cr15, [r0], {5} │ │ │ │ @@ -231259,15 +231231,15 @@ │ │ │ │ @ instruction: 0xf864f7f3 │ │ │ │ andlt r9, r2, r1, lsl #16 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec492f4 │ │ │ │ + bl 0xfec49280 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ @ instruction: 0x4605b2d4 │ │ │ │ @ instruction: 0xf7f29101 │ │ │ │ stmdbls r1, {r0, r3, r6, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ andseq pc, r0, #1073741824 @ 0x40000000 │ │ │ │ strle r0, [r3, #-1987] @ 0xfffff83d │ │ │ │ @@ -231279,15 +231251,15 @@ │ │ │ │ @ instruction: 0xf83cf7f3 │ │ │ │ andlt r4, r3, r0, lsr #12 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec49344 │ │ │ │ + bl 0xfec492d0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ @ instruction: 0x4605b294 │ │ │ │ @ instruction: 0xf7f29101 │ │ │ │ stmdbls r1, {r0, r5, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ andseq pc, r0, #1073741824 @ 0x40000000 │ │ │ │ strle r0, [r3, #-1987] @ 0xfffff83d │ │ │ │ @@ -231299,15 +231271,15 @@ │ │ │ │ @ instruction: 0xf814f7f3 │ │ │ │ andlt r4, r3, r0, lsr #12 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec49394 │ │ │ │ + bl 0xfec49320 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ stmib sp, {r2, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf7f22100 │ │ │ │ ldmib sp, {r0, r3, r4, r5, r6, r8, r9, sl, fp, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf1012100 │ │ │ │ bfieq r0, r0, (invalid: 24:3) │ │ │ │ @@ -231320,24 +231292,24 @@ │ │ │ │ @ instruction: 0xffeaf7f2 │ │ │ │ andlt r9, r2, r0, lsl #16 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec493e8 │ │ │ │ + bl 0xfec49374 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ @ instruction: 0x4605b2d4 │ │ │ │ @ instruction: 0xf7f29101 │ │ │ │ stmdbls r1, {r0, r1, r2, r3, r6, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf1012200 │ │ │ │ bfieq r0, r0, (invalid: 24:3) │ │ │ │ @ instruction: 0xf991d50b │ │ │ │ - blcs 0xfe20c │ │ │ │ + blcs 0xfe198 │ │ │ │ subsmi fp, fp, #184, 30 @ 0x2e0 │ │ │ │ addsmi fp, ip, #-1342177267 @ 0xb000000d │ │ │ │ mcreq 1, 0, pc, cr0, cr2, {3} @ │ │ │ │ @ instruction: 0x461cbfbc │ │ │ │ mrscc r2, R9_usr │ │ │ │ subeq pc, pc, r0, asr #7 │ │ │ │ mvnle r4, r1, ror #10 │ │ │ │ @@ -231345,15 +231317,15 @@ │ │ │ │ @ instruction: 0x4620ffb9 │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec4944c │ │ │ │ + bl 0xfec493d8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ @ instruction: 0x4605b294 │ │ │ │ @ instruction: 0xf7f29101 │ │ │ │ stmdbls r1, {r0, r2, r3, r4, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ andseq pc, r0, #1073741824 @ 0x40000000 │ │ │ │ @@ -231371,15 +231343,15 @@ │ │ │ │ strtmi pc, [r0], -r5, lsl #31 │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec494b4 │ │ │ │ + bl 0xfec49440 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ @ instruction: 0x46054614 │ │ │ │ @ instruction: 0xf7f29101 │ │ │ │ stmdbls r1, {r0, r3, r5, r6, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf04f4622 │ │ │ │ @ instruction: 0xf1010e00 │ │ │ │ @@ -231397,15 +231369,15 @@ │ │ │ │ stmdals r1, {r0, r4, r6, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec4951c │ │ │ │ + bl 0xfec494a8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ @ instruction: 0x4605b2d4 │ │ │ │ @ instruction: 0xf7f29101 │ │ │ │ stmdbls r1, {r0, r2, r4, r5, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ andseq pc, r0, #1073741824 @ 0x40000000 │ │ │ │ strle r0, [r8, #-1987] @ 0xfffff83d │ │ │ │ @@ -231420,15 +231392,15 @@ │ │ │ │ strtmi pc, [r0], -r3, lsr #30 │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec49578 │ │ │ │ + bl 0xfec49504 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ @ instruction: 0x4605b294 │ │ │ │ @ instruction: 0xf7f29101 │ │ │ │ stmdbls r1, {r0, r1, r2, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ andseq pc, r0, #1073741824 @ 0x40000000 │ │ │ │ strle r0, [r8, #-1987] @ 0xfffff83d │ │ │ │ @@ -231443,15 +231415,15 @@ │ │ │ │ @ instruction: 0x4620fef5 │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec495d4 │ │ │ │ + bl 0xfec49560 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ stmib sp, {r2, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf7f22100 │ │ │ │ ldmib sp, {r0, r3, r4, r6, r9, sl, fp, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf1012100 │ │ │ │ bfieq r0, r0, (invalid: 24:3) │ │ │ │ @@ -231466,187 +231438,187 @@ │ │ │ │ stmdals r0, {r0, r1, r2, r6, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec49630 │ │ │ │ + bl 0xfec495bc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r2, r8, ror #31 │ │ │ │ @ instruction: 0x46064615 │ │ │ │ tstls r1, ip, lsl r6 │ │ │ │ mcr2 7, 1, pc, cr10, cr2, {7} @ │ │ │ │ strtmi r9, [sl], -r1, lsl #18 │ │ │ │ ldreq pc, [r0, #-257] @ 0xfffffeff │ │ │ │ strle r0, [sl, #-1987] @ 0xfffff83d │ │ │ │ mul r0, r1, r9 │ │ │ │ mulgt r0, r2, r9 │ │ │ │ - bl 0xfec03bf4 │ │ │ │ + bl 0xfec03b80 │ │ │ │ svclt 0x00a8030e │ │ │ │ movweq lr, #52142 @ 0xcbae │ │ │ │ tstcc r1, ip, lsl r4 │ │ │ │ subeq pc, pc, r0, asr #7 │ │ │ │ adcmi r3, r9, #268435456 @ 0x10000000 │ │ │ │ ldrtmi sp, [r0], -ip, ror #3 │ │ │ │ mrc2 7, 4, pc, cr4, cr2, {7} │ │ │ │ andlt r4, r2, r0, lsr #12 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec49694 │ │ │ │ + bl 0xfec49620 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r2, r8, ror #31 │ │ │ │ ldrmi r4, [r5], -r6, lsl #12 │ │ │ │ tstls r1, ip, lsl r6 │ │ │ │ ldc2l 7, cr15, [r8, #968]! @ 0x3c8 │ │ │ │ @ instruction: 0xf04f9901 │ │ │ │ strbeq r0, [r3, r0, lsl #24] │ │ │ │ @ instruction: 0xf931d50a │ │ │ │ @ instruction: 0xf935301c │ │ │ │ ldrbmi lr, [r3, #-28]! @ 0xffffffe4 │ │ │ │ andeq lr, r3, #178176 @ 0x2b800 │ │ │ │ - bl 0xfe9e2364 │ │ │ │ + bl 0xfe9e22f0 │ │ │ │ ldrmi r0, [r4], #-526 @ 0xfffffdf2 │ │ │ │ stceq 1, cr15, [r1], {12} │ │ │ │ addeq pc, pc, r0, asr #7 │ │ │ │ svceq 0x0008f1bc │ │ │ │ ldrtmi sp, [r0], -fp, ror #3 │ │ │ │ mcr2 7, 3, pc, cr2, cr2, {7} @ │ │ │ │ andlt r4, r2, r0, lsr #12 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec496f8 │ │ │ │ + bl 0xfec49684 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r2, r8, ror #31 │ │ │ │ ldrmi r4, [r5], -r6, lsl #12 │ │ │ │ tstls r1, ip, lsl r6 │ │ │ │ stc2l 7, cr15, [r6, #968] @ 0x3c8 │ │ │ │ @ instruction: 0xf04f9901 │ │ │ │ strbeq r0, [r3, r0, lsl #24] │ │ │ │ @ instruction: 0xf851d50a │ │ │ │ @ instruction: 0xf855202c │ │ │ │ addsmi r3, sl, #44 @ 0x2c │ │ │ │ vmlaeq.f64 d14, d18, d19 │ │ │ │ - bl 0xfe9a23c8 │ │ │ │ + bl 0xfe9a2354 │ │ │ │ ldrbtmi r0, [r4], #-3587 @ 0xfffff1fd │ │ │ │ stceq 1, cr15, [r1], {12} │ │ │ │ andne pc, pc, r0, asr #7 │ │ │ │ svceq 0x0004f1bc │ │ │ │ ldrtmi sp, [r0], -fp, ror #3 │ │ │ │ mrc2 7, 1, pc, cr0, cr2, {7} │ │ │ │ andlt r4, r2, r0, lsr #12 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec4975c │ │ │ │ + bl 0xfec496e8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r2, r8, ror #31 │ │ │ │ @ instruction: 0x46064615 │ │ │ │ tstls r1, ip, lsl r6 │ │ │ │ ldc2 7, cr15, [r4, #968] @ 0x3c8 │ │ │ │ strtmi r9, [sl], -r1, lsl #18 │ │ │ │ ldreq pc, [r0, #-257] @ 0xfffffeff │ │ │ │ strle r0, [sl, #-1987] @ 0xfffff83d │ │ │ │ mul r0, r1, r8 │ │ │ │ mulgt r0, r2, r8 │ │ │ │ - bl 0xfec03d20 │ │ │ │ + bl 0xfec03cac │ │ │ │ svclt 0x0028030e │ │ │ │ movweq lr, #52142 @ 0xcbae │ │ │ │ tstcc r1, ip, lsl r4 │ │ │ │ subeq pc, pc, r0, asr #7 │ │ │ │ adcmi r3, r9, #268435456 @ 0x10000000 │ │ │ │ ldrtmi sp, [r0], -ip, ror #3 │ │ │ │ ldc2l 7, cr15, [lr, #968]! @ 0x3c8 │ │ │ │ andlt r4, r2, r0, lsr #12 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec497c0 │ │ │ │ + bl 0xfec4974c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r2, r8, ror #31 │ │ │ │ ldrmi r4, [r5], -r6, lsl #12 │ │ │ │ tstls r1, ip, lsl r6 │ │ │ │ stc2l 7, cr15, [r2, #-968]! @ 0xfffffc38 │ │ │ │ @ instruction: 0xf04f9901 │ │ │ │ strbeq r0, [r3, r0, lsl #24] │ │ │ │ @ instruction: 0xf831d50a │ │ │ │ @ instruction: 0xf835301c │ │ │ │ ldrbmi lr, [r3, #-28]! @ 0xffffffe4 │ │ │ │ andeq lr, r3, #178176 @ 0x2b800 │ │ │ │ - bl 0xfe9e2290 │ │ │ │ + bl 0xfe9e221c │ │ │ │ ldrmi r0, [r4], #-526 @ 0xfffffdf2 │ │ │ │ stceq 1, cr15, [r1], {12} │ │ │ │ addeq pc, pc, r0, asr #7 │ │ │ │ svceq 0x0008f1bc │ │ │ │ ldrtmi sp, [r0], -fp, ror #3 │ │ │ │ stc2l 7, cr15, [ip, #968] @ 0x3c8 │ │ │ │ andlt r4, r2, r0, lsr #12 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec49824 │ │ │ │ + bl 0xfec497b0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r2, r8, ror #31 │ │ │ │ ldrmi r4, [r5], -r6, lsl #12 │ │ │ │ tstls r1, ip, lsl r6 │ │ │ │ ldc2 7, cr15, [r0, #-968]! @ 0xfffffc38 │ │ │ │ @ instruction: 0xf04f9901 │ │ │ │ strbeq r0, [r3, r0, lsl #24] │ │ │ │ @ instruction: 0xf851d50a │ │ │ │ @ instruction: 0xf855202c │ │ │ │ addsmi r3, sl, #44 @ 0x2c │ │ │ │ vmlaeq.f64 d14, d18, d19 │ │ │ │ - bl 0xfe9a22f4 │ │ │ │ + bl 0xfe9a2280 │ │ │ │ ldrbtmi r0, [r4], #-3587 @ 0xfffff1fd │ │ │ │ stceq 1, cr15, [r1], {12} │ │ │ │ andne pc, pc, r0, asr #7 │ │ │ │ svceq 0x0004f1bc │ │ │ │ ldrtmi sp, [r0], -fp, ror #3 │ │ │ │ ldc2 7, cr15, [sl, #968] @ 0x3c8 │ │ │ │ andlt r4, r2, r0, lsr #12 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec49888 │ │ │ │ + bl 0xfec49814 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r2, r8, ror #31 │ │ │ │ @ instruction: 0x4606461d │ │ │ │ tstls r1, r4, lsl r6 │ │ │ │ ldc2l 7, cr15, [lr], #968 @ 0x3c8 │ │ │ │ ldrdgt pc, [r4], -sp │ │ │ │ tstpeq r0, #12, 2 @ p-variant is OBSOLETE │ │ │ │ strle r0, [r4, #-1986] @ 0xfffff83e │ │ │ │ ldrdcs pc, [r0], -ip │ │ │ │ - bl 0x1238b00 │ │ │ │ + bl 0x1238a8c │ │ │ │ @ instruction: 0xf10c75e2 │ │ │ │ vmull.u8 q8, d0, d4 │ │ │ │ ldrmi r1, [ip, #15] │ │ │ │ @ instruction: 0x4630d1f2 │ │ │ │ stc2l 7, cr15, [lr, #-968]! @ 0xfffffc38 │ │ │ │ strtmi r4, [r9], -r0, lsr #12 │ │ │ │ andcs fp, r0, #2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec498e0 │ │ │ │ + bl 0xfec4986c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r2, r8, ror #31 │ │ │ │ @ instruction: 0x46064614 │ │ │ │ tstls r1, sp, lsl r6 │ │ │ │ ldc2l 7, cr15, [r2], {242} @ 0xf2 │ │ │ │ ldrdgt pc, [r4], -sp │ │ │ │ andseq pc, r0, #12, 2 │ │ │ │ @@ -231660,31 +231632,31 @@ │ │ │ │ stc2l 7, cr15, [r2, #-968] @ 0xfffffc38 │ │ │ │ strtmi r4, [r9], -r0, lsr #12 │ │ │ │ andcs fp, r0, #2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec49938 │ │ │ │ + bl 0xfec498c4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r2, r8, ror #31 │ │ │ │ ldrmi r4, [r4], -sp, lsl #12 │ │ │ │ movwls r4, #5638 @ 0x1606 │ │ │ │ stc2 7, cr15, [r6], #968 @ 0x3c8 │ │ │ │ mulcc r4, sp, r9 │ │ │ │ cdpne 6, 6, cr4, cr2, cr9, {1} │ │ │ │ ldreq pc, [r0], #-261 @ 0xfffffefb │ │ │ │ @ instruction: 0xf113425d │ │ │ │ @ instruction: 0xf1020f07 │ │ │ │ svclt 0x00b80201 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf892db0c │ │ │ │ - blcs 0x12a770 │ │ │ │ - blx 0xca2654 │ │ │ │ - blle 0x27178c │ │ │ │ + blcs 0x12a6fc │ │ │ │ + blx 0xca25e0 │ │ │ │ + blle 0x271718 │ │ │ │ @ instruction: 0xf04f2b07 │ │ │ │ svclt 0x00d80c00 │ │ │ │ stc2 10, cr15, [r3], {14} @ │ │ │ │ svceq 0x0001f010 │ │ │ │ tstpeq r1, r1, lsl #2 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf801bf18 │ │ │ │ vmull.u8 q14, d0, d1 │ │ │ │ @@ -231698,23 +231670,23 @@ │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ ldrmi r4, [r5], -lr, lsl #12 │ │ │ │ pkhtbmi fp, r0, ip, asr #4 │ │ │ │ @ instruction: 0xf7f24267 │ │ │ │ cdpne 12, 11, cr15, cr1, cr9, {3} │ │ │ │ @ instruction: 0xf64d1eab │ │ │ │ - vmlsl.s , d16, d0[2] │ │ │ │ + vmlsl.s , d0, d0[2] │ │ │ │ strcc r0, [lr, #-1587] @ 0xfffff9cd │ │ │ │ svceq 0x000ff114 │ │ │ │ movweq pc, #8451 @ 0x2103 @ │ │ │ │ @ instruction: 0xf04fbfb8 │ │ │ │ - blle 0x3b5fe4 │ │ │ │ + blle 0x3b5f70 │ │ │ │ stccs 8, cr8, [r0], {26} │ │ │ │ - blx 0x9a26cc │ │ │ │ - blle 0x27200c │ │ │ │ + blx 0x9a2658 │ │ │ │ + blle 0x271f98 │ │ │ │ @ instruction: 0xf04f2c0f │ │ │ │ svclt 0x00d80e00 │ │ │ │ vseleq.f32 s30, s8, s4 │ │ │ │ @ instruction: 0xf831b2c2 │ │ │ │ @ instruction: 0xf3c0cf02 │ │ │ │ addsmi r0, sp, #143 @ 0x8f │ │ │ │ eorscs pc, r2, r6, asr r8 @ │ │ │ │ @@ -231730,54 +231702,54 @@ │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ ldrmi r4, [r5], -lr, lsl #12 │ │ │ │ pkhtbmi fp, r1, ip, asr #4 │ │ │ │ @ instruction: 0xf7f24267 │ │ │ │ svcne 0x0031fc29 │ │ │ │ @ instruction: 0xf64d1f2b │ │ │ │ - vmlsl.s , d16, d0[2] │ │ │ │ + vmlsl.s , d0, d0[2] │ │ │ │ strcc r0, [ip, #-1587] @ 0xfffff9cd │ │ │ │ svceq 0x001ff114 │ │ │ │ movweq pc, #16643 @ 0x4103 @ │ │ │ │ @ instruction: 0xf04fbfb8 │ │ │ │ - blle 0x3b5864 │ │ │ │ + blle 0x3b57f0 │ │ │ │ stccs 8, cr6, [r0], {26} │ │ │ │ - blx 0x9a274c │ │ │ │ - blle 0x27188c │ │ │ │ + blx 0x9a26d8 │ │ │ │ + blle 0x271818 │ │ │ │ @ instruction: 0xf04f2c1f │ │ │ │ svclt 0x00d80c00 │ │ │ │ stc2 10, cr15, [r4], {2} @ │ │ │ │ svchi 0x0004f851 │ │ │ │ - b 0xfe403330 │ │ │ │ - blx 0x18b30a8 │ │ │ │ + b 0xfe4032bc │ │ │ │ + blx 0x18b3034 │ │ │ │ vmull.u8 , d16, d0 │ │ │ │ @ instruction: 0xf856100f │ │ │ │ - b 0x1a2984 │ │ │ │ - b 0xfe1730c8 │ │ │ │ + b 0x1a2910 │ │ │ │ + b 0xfe173054 │ │ │ │ andvs r0, sl, r8, lsl #4 │ │ │ │ @ instruction: 0x4648d1da │ │ │ │ mvnsmi lr, #12386304 @ 0xbd0000 │ │ │ │ ldcllt 7, cr15, [ip], #-968 @ 0xfffffc38 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec49ab0 │ │ │ │ + bl 0xfec49a3c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r2, r8, ror #31 │ │ │ │ ldrmi r4, [r4], -sp, lsl #12 │ │ │ │ movwls r4, #5638 @ 0x1606 │ │ │ │ - blx 0xffbb088e │ │ │ │ + blx 0xffbb081a │ │ │ │ mulcc r4, sp, r9 │ │ │ │ cdpne 6, 6, cr4, cr2, cr9, {1} │ │ │ │ ldreq pc, [r0], #-261 @ 0xfffffefb │ │ │ │ @ instruction: 0xf912425d │ │ │ │ @ instruction: 0xf113cf01 │ │ │ │ svclt 0x00b80f07 │ │ │ │ vfmsvc.f32 s29, s24, s30 │ │ │ │ - blcs 0x12950c │ │ │ │ - blx 0x14227c8 │ │ │ │ - blle 0x272100 │ │ │ │ + blcs 0x129498 │ │ │ │ + blx 0x1422754 │ │ │ │ + blle 0x27208c │ │ │ │ @ instruction: 0xf04f2b07 │ │ │ │ svclt 0x00d80e00 │ │ │ │ vseleq.f32 s30, s6, s24 │ │ │ │ svceq 0x0001f010 │ │ │ │ tstpeq r1, r1, lsl #2 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf801bf18 │ │ │ │ vmull.u8 q15, d0, d1 │ │ │ │ @@ -231791,76 +231763,76 @@ │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ ldrmi r4, [r5], -lr, lsl #12 │ │ │ │ pkhtbmi fp, r0, ip, asr #4 │ │ │ │ @ instruction: 0xf7f24267 │ │ │ │ @ instruction: 0x1eb1fbaf │ │ │ │ @ instruction: 0xf64d1eab │ │ │ │ - vmlsl.s , d16, d0[2] │ │ │ │ + vmlsl.s , d0, d0[2] │ │ │ │ strcc r0, [lr, #-1587] @ 0xfffff9cd │ │ │ │ svccs 0x0002f933 │ │ │ │ svceq 0x000ff114 │ │ │ │ - b 0x14e2834 │ │ │ │ - blle 0x3924e0 │ │ │ │ + b 0x14e27c0 │ │ │ │ + blle 0x39246c │ │ │ │ svclt 0x00b82c00 │ │ │ │ @ instruction: 0xfe07fa42 │ │ │ │ @ instruction: 0x2c0fdb05 │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ - blx 0x1a28cc │ │ │ │ + blx 0x1a2858 │ │ │ │ sbclt pc, r2, #4, 28 @ 0x40 │ │ │ │ svcgt 0x0002f831 │ │ │ │ addeq pc, pc, r0, asr #7 │ │ │ │ @ instruction: 0xf856429d │ │ │ │ - b 0xbfaa48 │ │ │ │ - b 0x47598c │ │ │ │ - b 0x13f6190 │ │ │ │ + b 0xbfa9d4 │ │ │ │ + b 0x475918 │ │ │ │ + b 0x13f611c │ │ │ │ @ instruction: 0xf8a10c0e │ │ │ │ bicsle ip, fp, r0 │ │ │ │ pop {r6, r9, sl, lr} │ │ │ │ @ instruction: 0xf7f241f0 │ │ │ │ svclt 0x0000bc03 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ ldrmi r4, [r5], -lr, lsl #12 │ │ │ │ pkhtbmi fp, r0, ip, asr #4 │ │ │ │ - blx 0x1d30982 │ │ │ │ + blx 0x1d3090e │ │ │ │ svcne 0x002b1f31 │ │ │ │ - strbne pc, [r8], sp, asr #12 @ │ │ │ │ + strbne pc, [r8], -sp, asr #12 @ │ │ │ │ ldrteq pc, [r3], -r0, asr #5 @ │ │ │ │ @ instruction: 0xf853350c │ │ │ │ @ instruction: 0xf1142f04 │ │ │ │ svclt 0x00b80f1f │ │ │ │ vstmiavc r2!, {s29-s107} │ │ │ │ @ instruction: 0xf1c4db0c │ │ │ │ stccs 12, cr0, [r0], {-0} │ │ │ │ - blx 0x11a28c0 │ │ │ │ - blle 0x271a14 │ │ │ │ + blx 0x11a284c │ │ │ │ + blle 0x2719a0 │ │ │ │ @ instruction: 0xf04f2c1f │ │ │ │ svclt 0x00d80c00 │ │ │ │ stc2 10, cr15, [r4], {2} @ │ │ │ │ svcvc 0x0004f851 │ │ │ │ - b 0xfe40346c │ │ │ │ - blx 0x18b3218 │ │ │ │ + b 0xfe4033f8 │ │ │ │ + blx 0x18b31a4 │ │ │ │ vmull.u8 , d16, d0 │ │ │ │ @ instruction: 0xf856100f │ │ │ │ - b 0x1a2af8 │ │ │ │ - b 0xfe17323c │ │ │ │ + b 0x1a2a84 │ │ │ │ + b 0xfe1731c8 │ │ │ │ andvs r0, sl, r7, lsl #4 │ │ │ │ @ instruction: 0x4640d1d9 │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ - bllt 0xff1b09e4 │ │ │ │ + bllt 0xff1b0970 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ @ instruction: 0x460d461e │ │ │ │ @ instruction: 0x46044617 │ │ │ │ - blx 0xd30a02 │ │ │ │ + blx 0xd3098e │ │ │ │ vminnm.f32 s30, s12, s30 │ │ │ │ cdpne 6, 7, cr4, cr10, cr9, {1} │ │ │ │ stmdaeq r0, {r1, r2, r3, r6, r7, r8, ip, sp, lr, pc} │ │ │ │ ldreq pc, [r0, -r5, lsl #2] │ │ │ │ andcc r2, r1, #0, 10 │ │ │ │ svceq 0x0007f11e │ │ │ │ ldmdavc r6, {r1, r2, r5, r8, r9, fp, ip, lr, pc} │ │ │ │ @@ -231878,15 +231850,15 @@ │ │ │ │ streq lr, [ip, #-2629] @ 0xfffff5bb │ │ │ │ subeq pc, pc, r0, asr #7 │ │ │ │ ldrhle r4, [lr, #41] @ 0x29 │ │ │ │ @ instruction: 0xf504b11d │ │ │ │ andcs r5, r1, #64, 6 │ │ │ │ @ instruction: 0x4620621a │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ - bllt 0xfe130a68 │ │ │ │ + bllt 0xfe1309f4 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ movweq pc, #4096 @ 0x1000 @ │ │ │ │ strb r4, [r6, r6, ror #12]! │ │ │ │ @ instruction: 0xf608fa26 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ movweq pc, #4096 @ 0x1000 @ │ │ │ │ mcrcs 7, 0, lr, cr0, cr15, {6} │ │ │ │ @@ -231895,87 +231867,87 @@ │ │ │ │ svclt 0x0000e7d9 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ ldrmi r4, [r7], -lr, lsl #12 │ │ │ │ @ instruction: 0x4604b25d │ │ │ │ - stmiane r8, {r0, r2, r3, r6, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + stmdane r8, {r0, r2, r3, r6, r9, sl, ip, sp, lr, pc}^ │ │ │ │ ldmdaeq r3!, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ - blx 0xff6b0ab4 │ │ │ │ + blx 0xff6b0a40 │ │ │ │ stmdbeq r0, {r0, r2, r6, r7, r8, ip, sp, lr, pc} │ │ │ │ mrcne 14, 5, r1, cr11, cr1, {5} │ │ │ │ strcc r2, [lr, -r0, lsl #12] │ │ │ │ ldmdahi sl, {r0, r3, r5, sp, lr, pc} │ │ │ │ svclt 0x00bc2d00 │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ - blx 0x371390 │ │ │ │ - vstrcs d13, [pc, #-56] @ 0xf2ad4 │ │ │ │ - blx 0x1a9bac │ │ │ │ + blx 0x37131c │ │ │ │ + vstrcs d13, [pc, #-56] @ 0xf2a60 │ │ │ │ + blx 0x1a9b38 │ │ │ │ @ instruction: 0xf5befe05 │ │ │ │ svclt 0x003c3f80 │ │ │ │ @ instruction: 0xf04f46f2 │ │ │ │ movwle r0, #15872 @ 0x3e00 │ │ │ │ cdpeq 0, 0, cr15, cr1, cr0, {0} │ │ │ │ - bvc 0xf0464 │ │ │ │ + bvc 0xf03f0 │ │ │ │ @ instruction: 0xf831b2c2 │ │ │ │ - b 0x12a6738 │ │ │ │ + b 0x12a66c4 │ │ │ │ vrsubhn.i16 d16, q0, q7 │ │ │ │ adcsmi r0, fp, #143 @ 0x8f │ │ │ │ eorscs pc, r2, r8, asr r8 @ │ │ │ │ @ instruction: 0x0c02ea2c │ │ │ │ - beq 0x1ad36c │ │ │ │ + beq 0x1ad2f8 │ │ │ │ @ instruction: 0x0c0aea4c │ │ │ │ andgt pc, r0, r1, lsr #17 │ │ │ │ movwcc sp, #8204 @ 0x200c │ │ │ │ svceq 0x000ff115 │ │ │ │ @ instruction: 0xf04fdad1 │ │ │ │ ldrbtmi r0, [r2], r0, lsl #28 │ │ │ │ - bcs 0x12caf0 │ │ │ │ + bcs 0x12ca7c │ │ │ │ @ instruction: 0x4696d1de │ │ │ │ bfi r4, r2, #13, #19 │ │ │ │ @ instruction: 0xf504b11e │ │ │ │ andcs r5, r1, #64, 6 │ │ │ │ @ instruction: 0x4620621a │ │ │ │ @ instruction: 0x47f0e8bd │ │ │ │ - bllt 0x5b0b44 │ │ │ │ + bllt 0x5b0ad0 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ @ instruction: 0x460d461f │ │ │ │ @ instruction: 0x46044616 │ │ │ │ - blx 0xfe130b60 │ │ │ │ + blx 0xfe130aec │ │ │ │ svcne 0x0029b27b │ │ │ │ cdpeq 1, 0, cr15, cr4, cr6, {5} │ │ │ │ - strbne pc, [r8, sp, asr #12] @ │ │ │ │ + strbne pc, [r8, -sp, asr #12] @ │ │ │ │ ldreq pc, [r3, -r0, asr #5]! │ │ │ │ strcs r3, [r0, #-1548] @ 0xfffff9f4 │ │ │ │ stmdaeq r0, {r0, r1, r6, r7, r8, ip, sp, lr, pc} │ │ │ │ cdpeq 1, 0, cr15, cr4, cr14, {0} │ │ │ │ svceq 0x001ff113 │ │ │ │ @ instruction: 0xf8dedb31 │ │ │ │ - blcs 0xfabc0 │ │ │ │ + blcs 0xfab4c │ │ │ │ @ instruction: 0xf04fbfbc │ │ │ │ - blx 0x975bc8 │ │ │ │ - blle 0x3ef3ec │ │ │ │ + blx 0x975b54 │ │ │ │ + blle 0x3ef378 │ │ │ │ @ instruction: 0xdc2a2b1f │ │ │ │ stc2 10, cr15, [r3], {2} @ │ │ │ │ @ instruction: 0xf903fa2c │ │ │ │ eorle r4, r8, sl, asr #10 │ │ │ │ stceq 0, cr15, [r1], {-0} │ │ │ │ rscscc pc, pc, #79 @ 0x4f │ │ │ │ streq lr, [ip, #-2629] @ 0xfffff5bb │ │ │ │ stc2 10, cr15, [r0], {95} @ 0x5f @ │ │ │ │ vbic.i32 q10, #8781824 @ 0x00860000 │ │ │ │ @ instruction: 0xf857100f │ │ │ │ @ instruction: 0xf851903c │ │ │ │ - b 0xfe1a680c │ │ │ │ - b 0x173430 │ │ │ │ - b 0xfe173428 │ │ │ │ + b 0xfe1a6798 │ │ │ │ + b 0x1733bc │ │ │ │ + b 0xfe1733b4 │ │ │ │ andvs r0, sl, ip, lsl #4 │ │ │ │ @ instruction: 0xb11dd1d2 │ │ │ │ movtpl pc, #1284 @ 0x504 @ │ │ │ │ andsvs r2, sl, #268435456 @ 0x10000000 │ │ │ │ pop {r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7f243f8 │ │ │ │ @ instruction: 0xf04fbac1 │ │ │ │ @@ -231987,65 +231959,65 @@ │ │ │ │ svclt 0x0000e7d6 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ @ instruction: 0x460e461f │ │ │ │ pkhbtmi r4, r1, r5, lsl #12 │ │ │ │ - blx 0x9b0c1c │ │ │ │ + blx 0x9b0ba8 │ │ │ │ vminnm.f32 s30, s14, s30 │ │ │ │ mcrne 6, 3, r4, cr10, cr1, {1} │ │ │ │ strcs r3, [r0, #-1552] @ 0xfffff9f0 │ │ │ │ streq pc, [r0, -lr, asr #3] │ │ │ │ svccc 0x0001f912 │ │ │ │ svceq 0x0007f11e │ │ │ │ - b 0x14e94d4 │ │ │ │ + b 0x14e9460 │ │ │ │ @ instruction: 0xf0007ce3 │ │ │ │ movwcs r0, #1025 @ 0x401 │ │ │ │ @ instruction: 0xf881b10c │ │ │ │ @ instruction: 0x432bc000 │ │ │ │ @ instruction: 0xf0033101 │ │ │ │ vabal.u8 q8, d0, d1 │ │ │ │ adcsmi r0, r1, #79 @ 0x4f │ │ │ │ tstlt sp, sl, ror #3 │ │ │ │ movtpl pc, #1289 @ 0x509 @ │ │ │ │ andsvs r2, sl, #268435456 @ 0x10000000 │ │ │ │ pop {r3, r6, r9, sl, lr} │ │ │ │ @ instruction: 0xf7f243f8 │ │ │ │ @ instruction: 0xf1beba7f │ │ │ │ - blle 0x6768a8 │ │ │ │ + blle 0x676834 │ │ │ │ svceq 0x0007f1be │ │ │ │ - blx 0x1e9d14 │ │ │ │ - blx 0x14f1cec │ │ │ │ + blx 0x1e9ca0 │ │ │ │ + blx 0x14f1c78 │ │ │ │ strbmi pc, [r4, #2188] @ 0x88c @ │ │ │ │ movwcs fp, #3844 @ 0xf04 │ │ │ │ streq pc, [r1], #-0 │ │ │ │ - b 0x1ce702c │ │ │ │ + b 0x1ce6fb8 │ │ │ │ @ instruction: 0xf0000c03 │ │ │ │ ldrmi r0, [ip], -r1, lsl #6 │ │ │ │ vldmiavc ip, {s29-s107} │ │ │ │ stceq 1, cr15, [r0], {204} @ 0xcc │ │ │ │ - blx 0x11ecc18 │ │ │ │ + blx 0x11ecba4 │ │ │ │ @ instruction: 0xf000fc07 │ │ │ │ movwcs r0, #1025 @ 0x401 │ │ │ │ - blcs 0x12cc0c │ │ │ │ + blcs 0x12cb98 │ │ │ │ ldrmi sp, [ip], sp, ror #3 │ │ │ │ streq pc, [r1], #-0 │ │ │ │ svclt 0x0000e7c4 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ ldrmi r4, [r6], -pc, lsl #12 │ │ │ │ @ instruction: 0x4604b25d │ │ │ │ stmdbeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf9c4f7f2 │ │ │ │ stmdaeq r0, {r0, r2, r6, r7, r8, ip, sp, lr, pc} │ │ │ │ mrcne 14, 5, r1, cr3, cr9, {5} │ │ │ │ - strbne pc, [r8, sp, asr #12] @ │ │ │ │ + strbne pc, [r8, -sp, asr #12] @ │ │ │ │ ldreq pc, [r3, -r0, asr #5]! │ │ │ │ eor r3, r2, lr, lsl #12 │ │ │ │ vseleq.f32 s30, s10, s4 │ │ │ │ stc2 10, cr15, [lr], {15} @ │ │ │ │ svclt 0x000845e6 │ │ │ │ andle r2, r5, r0, lsl #4 │ │ │ │ svceq 0x00d243d2 │ │ │ │ @@ -232061,20 +232033,20 @@ │ │ │ │ vmlaeq.f32 s28, s4, s28 │ │ │ │ @ instruction: 0x0c0eea4c │ │ │ │ andgt pc, r0, r1, lsr #17 │ │ │ │ @ instruction: 0xf933d014 │ │ │ │ @ instruction: 0xf1152f02 │ │ │ │ svclt 0x00bc0f0f │ │ │ │ vfmsvc.f32 s29, s4, s30 │ │ │ │ - blle 0xff93b57c │ │ │ │ + blle 0xff93b508 │ │ │ │ svclt 0x00bc2d00 │ │ │ │ @ instruction: 0xfe08fa42 │ │ │ │ - blle 0xff7bb588 │ │ │ │ + blle 0xff7bb514 │ │ │ │ stclle 13, cr2, [fp, #60] @ 0x3c │ │ │ │ - bcs 0x1047e8 │ │ │ │ + bcs 0x104774 │ │ │ │ @ instruction: 0xe7d5d1d0 │ │ │ │ svceq 0x0000f1b9 │ │ │ │ @ instruction: 0xf504d003 │ │ │ │ andcs r5, r1, #64, 6 │ │ │ │ @ instruction: 0x4620621a │ │ │ │ @ instruction: 0x47f0e8bd │ │ │ │ ldmiblt sl!, {r1, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ @@ -232083,39 +232055,39 @@ │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ @ instruction: 0x460e461f │ │ │ │ @ instruction: 0x46044615 │ │ │ │ @ instruction: 0xf968f7f2 │ │ │ │ @ instruction: 0xf1a51f31 │ │ │ │ @ instruction: 0xf64d0c04 │ │ │ │ - vmlsl.s , d16, d0[2] │ │ │ │ + vmlsl.s , d0, d0[2] │ │ │ │ rsbslt r0, fp, #53477376 @ 0x3300000 │ │ │ │ @ instruction: 0xf04f350c │ │ │ │ @ instruction: 0xf85c0e00 │ │ │ │ @ instruction: 0xf1137f04 │ │ │ │ svclt 0x00bc0f1f │ │ │ │ @ instruction: 0x270017fa │ │ │ │ - blcs 0x129a34 │ │ │ │ - blcs 0x8e9ab0 │ │ │ │ - blx 0x2e9ec0 │ │ │ │ - blx 0x11af608 │ │ │ │ + blcs 0x1299c0 │ │ │ │ + blcs 0x8e9a3c │ │ │ │ + blx 0x2e9e4c │ │ │ │ + blx 0x11af594 │ │ │ │ strbmi pc, [r7, #-2051] @ 0xfffff7fd @ │ │ │ │ strcs fp, [r0, -r8, lsl #30] │ │ │ │ mvnsmi sp, #5 │ │ │ │ @ instruction: 0xf1c70fff │ │ │ │ @ instruction: 0xf0004200 │ │ │ │ - b 0x1474a18 │ │ │ │ + b 0x14749a4 │ │ │ │ @ instruction: 0xf8510707 │ │ │ │ @ instruction: 0xf0078f04 │ │ │ │ sbclt r0, r7, #1, 28 │ │ │ │ andeq lr, r2, #136, 20 @ 0x88000 │ │ │ │ andne pc, pc, r0, asr #7 │ │ │ │ @ instruction: 0xf8564565 │ │ │ │ - b 0x18ef0c │ │ │ │ - b 0xfe173650 │ │ │ │ + b 0x18ee98 │ │ │ │ + b 0xfe1735dc │ │ │ │ andvs r0, sl, r8, lsl #4 │ │ │ │ @ instruction: 0xf1bed1d1 │ │ │ │ andle r0, r3, r0, lsl #30 │ │ │ │ movtpl pc, #1284 @ 0x504 @ │ │ │ │ andsvs r2, sl, #268435456 @ 0x10000000 │ │ │ │ pop {r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7f243f8 │ │ │ │ @@ -232128,44 +232100,44 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ ldrmi r4, [r7], -sp, lsl #12 │ │ │ │ @ instruction: 0x4604b25e │ │ │ │ stmdaeq r0, {r1, r2, r6, r7, r8, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf90af7f2 │ │ │ │ - ldclcc 1, cr15, [pc], #28 @ 0xf2ea4 │ │ │ │ + ldclcc 1, cr15, [pc], #28 @ 0xf2e30 │ │ │ │ @ instruction: 0xf1054629 │ │ │ │ @ instruction: 0xf04f0710 │ │ │ │ @ instruction: 0xf91c0e00 │ │ │ │ - blcs 0x102a9c │ │ │ │ + blcs 0x102a28 │ │ │ │ @ instruction: 0xf000da18 │ │ │ │ movwcs r0, #513 @ 0x201 │ │ │ │ tstlt r2, r5, lsl r6 │ │ │ │ tstcc r1, fp │ │ │ │ vmlseq.f32 s28, s10, s28 │ │ │ │ subeq pc, pc, r0, asr #7 │ │ │ │ mvnle r4, pc, lsl #5 │ │ │ │ svceq 0x0000f1be │ │ │ │ @ instruction: 0xf504d003 │ │ │ │ andcs r5, r1, #64, 6 │ │ │ │ @ instruction: 0x4620621a │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ stmdblt sl!, {r1, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ - blle 0x4ba698 │ │ │ │ - blle 0x57e6d4 │ │ │ │ + blle 0x4ba624 │ │ │ │ + blle 0x57e660 │ │ │ │ ldcle 14, cr2, [r6], {7} │ │ │ │ - blcs 0xc31a8 │ │ │ │ + blcs 0xc3134 │ │ │ │ @ instruction: 0xf000bf83 │ │ │ │ mvnscs r0, #268435456 @ 0x10000000 │ │ │ │ strcs r4, [r0, #-1557] @ 0xfffff9eb │ │ │ │ @ instruction: 0xf000bf98 │ │ │ │ ldrb r0, [r8, r1, lsl #4] │ │ │ │ @ instruction: 0xf0002300 │ │ │ │ ldrmi r0, [sp], -r1, lsl #4 │ │ │ │ - blx 0x9ece48 │ │ │ │ + blx 0x9ecdd4 │ │ │ │ strcs pc, [r0, #-776] @ 0xfffffcf8 │ │ │ │ andeq pc, r1, #0 │ │ │ │ @ instruction: 0xf000e7cd │ │ │ │ ldrmi r0, [sp], -r1, lsl #4 │ │ │ │ sbcle r2, r8, r0, lsl #22 │ │ │ │ @ instruction: 0x461523ff │ │ │ │ svclt 0x0000e7c5 │ │ │ │ @@ -232174,43 +232146,43 @@ │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ @ instruction: 0x460f4616 │ │ │ │ @ instruction: 0x4604b25d │ │ │ │ stmdaeq r0, {r0, r2, r6, r7, r8, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf8b0f7f2 │ │ │ │ mrcne 14, 5, r1, cr3, cr9, {5} │ │ │ │ - strbne pc, [r8, sp, asr #12] @ │ │ │ │ + strbne pc, [r8, -sp, asr #12] @ │ │ │ │ ldreq pc, [r3, -r0, asr #5]! │ │ │ │ andcs r3, r0, #14680064 @ 0xe00000 │ │ │ │ stccs 0, cr14, [r0, #-160] @ 0xffffff60 │ │ │ │ - blx 0xc22e40 │ │ │ │ + blx 0xc22dcc │ │ │ │ @ instruction: 0xf04ffc08 │ │ │ │ - blle 0x436758 │ │ │ │ + blle 0x4366e4 │ │ │ │ ldcle 13, cr2, [sl], #-60 @ 0xffffffc4 │ │ │ │ stc2 10, cr15, [r5], {12} @ │ │ │ │ svccc 0x0080f5bc │ │ │ │ @ instruction: 0xf04fbf38 │ │ │ │ movwle r0, #15872 @ 0x3e00 │ │ │ │ cdpeq 0, 0, cr15, cr1, cr0, {0} │ │ │ │ - ldclvc 6, cr15, [pc], #316 @ 0xf30b0 │ │ │ │ + ldclvc 6, cr15, [pc], #316 @ 0xf303c │ │ │ │ @ instruction: 0xf980fa5f │ │ │ │ andeq lr, lr, #270336 @ 0x42000 │ │ │ │ svc 0x0002f831 │ │ │ │ addeq pc, pc, r0, asr #7 │ │ │ │ @ instruction: 0xf85742b3 │ │ │ │ - b 0xc97070 │ │ │ │ - b 0x3f67b4 │ │ │ │ - b 0x1475fb8 │ │ │ │ + b 0xc96ffc │ │ │ │ + b 0x3f6740 │ │ │ │ + b 0x1475f44 │ │ │ │ @ instruction: 0xf8a10c0c │ │ │ │ andsle ip, r0, r0 │ │ │ │ svcgt 0x0002f933 │ │ │ │ svceq 0x0000f1bc │ │ │ │ @ instruction: 0xf000bfbc │ │ │ │ @ instruction: 0xf04f0e01 │ │ │ │ - blle 0xff935fb0 │ │ │ │ + blle 0xff935f3c │ │ │ │ svceq 0x000ff115 │ │ │ │ @ instruction: 0xf04fdac9 │ │ │ │ strbtmi r0, [r6], r0, lsl #24 │ │ │ │ @ instruction: 0xb11ae7da │ │ │ │ movtpl pc, #1284 @ 0x504 @ │ │ │ │ andsvs r2, sl, #268435456 @ 0x10000000 │ │ │ │ pop {r5, r9, sl, lr} │ │ │ │ @@ -232223,54 +232195,54 @@ │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ ldrmi r4, [r6], -pc, lsl #12 │ │ │ │ @ instruction: 0x4604b25d │ │ │ │ @ instruction: 0xf850f7f2 │ │ │ │ @ instruction: 0xf1a61f39 │ │ │ │ @ instruction: 0xf64d0e04 │ │ │ │ - vqdmlsl.s , d16, d0[2] │ │ │ │ + vqdmlsl.s , d0, d0[2] │ │ │ │ @ instruction: 0x360c0733 │ │ │ │ @ instruction: 0xf85e2300 │ │ │ │ - bcs 0xfec20 │ │ │ │ + bcs 0xfebac │ │ │ │ @ instruction: 0xf000bfbc │ │ │ │ andcs r0, r0, #256 @ 0x100 │ │ │ │ @ instruction: 0xf115db0c │ │ │ │ - blle 0xa76c9c │ │ │ │ - blle 0xabe424 │ │ │ │ + blle 0xa76c28 │ │ │ │ + blle 0xabe3b0 │ │ │ │ stcle 13, cr2, [ip, #-124]! @ 0xffffff84 │ │ │ │ @ instruction: 0xb11a4694 │ │ │ │ stceq 0, cr15, [r1], {-0} │ │ │ │ rscscc pc, pc, #79 @ 0x4f │ │ │ │ movweq lr, #51779 @ 0xca43 │ │ │ │ stc2 10, cr15, [r0], {95} @ 0x5f @ │ │ │ │ svchi 0x0004f851 │ │ │ │ andne pc, pc, r0, asr #7 │ │ │ │ @ instruction: 0xf8574576 │ │ │ │ - b 0xfe32313c │ │ │ │ - b 0x173858 │ │ │ │ - b 0xfe173884 │ │ │ │ + b 0xfe3230c8 │ │ │ │ + b 0x1737e4 │ │ │ │ + b 0xfe173810 │ │ │ │ andvs r0, sl, r8, lsl #4 │ │ │ │ @ instruction: 0xb11bd1d7 │ │ │ │ movtpl pc, #1284 @ 0x504 @ │ │ │ │ andsvs r2, sl, #268435456 @ 0x10000000 │ │ │ │ pop {r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7f241f0 │ │ │ │ andcs fp, r0, #10027008 @ 0x990000 │ │ │ │ bfi r4, r4, #13, #19 │ │ │ │ stceq 1, cr15, [r0], {197} @ 0xc5 │ │ │ │ vpmax.s8 d15, d12, d18 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ - blx 0x1acfe4 │ │ │ │ - blx 0xc3209c │ │ │ │ + blx 0x1acf70 │ │ │ │ + blx 0xc32028 │ │ │ │ strbmi pc, [r2, #-2053] @ 0xfffff7fb @ │ │ │ │ strbtmi sp, [r2], -lr, asr #3 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000e7ce │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec4a2a0 │ │ │ │ + bl 0xfec4a22c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r2, r8, ror #31 │ │ │ │ ldrmi r4, [r4], -sp, lsl #12 │ │ │ │ movwls r4, #5638 @ 0x1606 │ │ │ │ @ instruction: 0xfff2f7f1 │ │ │ │ mulcc r4, sp, r9 │ │ │ │ cdpne 6, 6, cr4, cr2, cr9, {1} │ │ │ │ @@ -232285,49 +232257,49 @@ │ │ │ │ vmull.u8 q14, d0, d1 │ │ │ │ addmi r0, ip, #79 @ 0x4f │ │ │ │ @ instruction: 0xf113d012 │ │ │ │ @ instruction: 0xf1020f08 │ │ │ │ svclt 0x00b80201 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf892dbec │ │ │ │ - blcs 0x12b0fc │ │ │ │ - blx 0xca9c88 │ │ │ │ + blcs 0x12b088 │ │ │ │ + blx 0xca9c14 │ │ │ │ @ instruction: 0xf00efe05 │ │ │ │ - bl 0x3f610c │ │ │ │ + bl 0x3f6098 │ │ │ │ ubfx r0, lr, #24, #2 │ │ │ │ andlt r4, r2, r0, lsr r6 │ │ │ │ ldrhtmi lr, [r0], #-141 @ 0xffffff73 │ │ │ │ stmdalt r4, {r1, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ ldrmi r4, [r5], -lr, lsl #12 │ │ │ │ pkhtbmi fp, r0, ip, asr #4 │ │ │ │ @ instruction: 0xf7f143e7 │ │ │ │ mrcne 15, 5, APSR_nzcv, cr1, cr1, {5} │ │ │ │ @ instruction: 0xf64d1eab │ │ │ │ - vmlsl.s , d16, d0[2] │ │ │ │ + vmlsl.s , d0, d0[2] │ │ │ │ strcc r0, [lr, #-1587] @ 0xfffff9cd │ │ │ │ stccs 0, cr14, [pc], {22} │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ - blx 0x1a30b0 │ │ │ │ + blx 0x1a303c │ │ │ │ sbclt pc, r2, #4, 28 @ 0x40 │ │ │ │ svcgt 0x0002f831 │ │ │ │ addeq pc, pc, r0, asr #7 │ │ │ │ @ instruction: 0xf85642ab │ │ │ │ - b 0xbfb22c │ │ │ │ - b 0x476170 │ │ │ │ - b 0x13f6974 │ │ │ │ + b 0xbfb1b8 │ │ │ │ + b 0x4760fc │ │ │ │ + b 0x13f6900 │ │ │ │ @ instruction: 0xf8a10c0e │ │ │ │ andsle ip, r0, r0 │ │ │ │ svceq 0x0010f114 │ │ │ │ movweq pc, #8451 @ 0x2103 @ │ │ │ │ @ instruction: 0xf04fbfb8 │ │ │ │ - blle 0xffa76984 │ │ │ │ + blle 0xffa76910 │ │ │ │ stccs 8, cr8, [r0], {26} │ │ │ │ ldrsbtmi sp, [sl], #173 @ 0xad │ │ │ │ cdpeq 0, 0, cr15, cr1, cr2, {0} │ │ │ │ vnmlseq.f64 d30, d2, d14 │ │ │ │ @ instruction: 0x4640e7dd │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ stmdalt r0, {r1, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ @@ -232336,23 +232308,23 @@ │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ @ instruction: 0x460d461e │ │ │ │ pkhbtmi r4, r1, r4, lsl #12 │ │ │ │ @ instruction: 0xff6ef7f1 │ │ │ │ svcne 0x0029b273 │ │ │ │ cdpeq 1, 0, cr15, cr4, cr4, {5} │ │ │ │ - strbne pc, [r8, #1613] @ 0x64d @ │ │ │ │ + strbne pc, [r8, #-1613] @ 0xfffff9b3 @ │ │ │ │ ldreq pc, [r3, #-704]! @ 0xfffffd40 │ │ │ │ bicsmi r3, lr, #12, 8 @ 0xc000000 │ │ │ │ svceq 0x0020f113 │ │ │ │ cdpeq 1, 0, cr15, cr4, cr14, {0} │ │ │ │ @ instruction: 0xf04fbfb8 │ │ │ │ - blle 0x3361e0 │ │ │ │ + blle 0x33616c │ │ │ │ ldrdcs pc, [r0], -lr │ │ │ │ - blle 0x77dde8 │ │ │ │ + blle 0x77dd74 │ │ │ │ @ instruction: 0xf04f2b1f │ │ │ │ svclt 0x00d80c00 │ │ │ │ stc2 10, cr15, [r3], {2} @ │ │ │ │ @ instruction: 0xf851b2c7 │ │ │ │ @ instruction: 0xf3c08f04 │ │ │ │ ldrbmi r1, [r4, #-15]! │ │ │ │ andeq lr, r8, #140, 20 @ 0x8c000 │ │ │ │ @@ -232363,15 +232335,15 @@ │ │ │ │ pop {r3, r6, r9, sl, lr} │ │ │ │ @ instruction: 0xf7f143f8 │ │ │ │ rscsmi fp, r2, r1, asr #31 │ │ │ │ stceq 0, cr15, [r1], {2} │ │ │ │ mrrceq 11, 0, lr, r2, cr12 │ │ │ │ svclt 0x0000e7e4 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec4a434 │ │ │ │ + bl 0xfec4a3c0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r2, r8, ror #31 │ │ │ │ ldrmi r4, [r4], -sp, lsl #12 │ │ │ │ movwls r4, #5638 @ 0x1606 │ │ │ │ @ instruction: 0xff28f7f1 │ │ │ │ mulcc r4, sp, r9 │ │ │ │ cdpne 6, 6, cr4, cr2, cr9, {1} │ │ │ │ @@ -232386,76 +232358,76 @@ │ │ │ │ vmull.u8 q14, d0, d1 │ │ │ │ addmi r0, ip, #79 @ 0x4f │ │ │ │ @ instruction: 0xf113d012 │ │ │ │ @ instruction: 0xf1020f07 │ │ │ │ svclt 0x00b80201 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf992dbec │ │ │ │ - blcs 0x12b290 │ │ │ │ - blx 0x14a9e1c │ │ │ │ + blcs 0x12b21c │ │ │ │ + blx 0x14a9da8 │ │ │ │ @ instruction: 0xf00efe05 │ │ │ │ - bl 0x3f62a0 │ │ │ │ + bl 0x3f622c │ │ │ │ strb r0, [r1, lr, ror #24]! │ │ │ │ andlt r4, r2, r0, lsr r6 │ │ │ │ ldrhtmi lr, [r0], #-141 @ 0xffffff73 │ │ │ │ svclt 0x007af7f1 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ ldrmi r4, [r5], -lr, lsl #12 │ │ │ │ pkhtbmi fp, r0, ip, asr #4 │ │ │ │ @ instruction: 0xf7f143e7 │ │ │ │ cdpne 14, 11, cr15, cr1, cr7, {7} │ │ │ │ @ instruction: 0xf64d1eab │ │ │ │ - vmlsl.s , d16, d0[2] │ │ │ │ + vmlsl.s , d0, d0[2] │ │ │ │ strcc r0, [lr, #-1587] @ 0xfffff9cd │ │ │ │ stccs 0, cr14, [pc], {22} │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ - blx 0x1a3244 │ │ │ │ + blx 0x1a31d0 │ │ │ │ sbclt pc, r2, #4, 28 @ 0x40 │ │ │ │ svcgt 0x0002f831 │ │ │ │ addeq pc, pc, r0, asr #7 │ │ │ │ @ instruction: 0xf856429d │ │ │ │ - b 0xbfb3c0 │ │ │ │ - b 0x476304 │ │ │ │ - b 0x13f6b08 │ │ │ │ + b 0xbfb34c │ │ │ │ + b 0x476290 │ │ │ │ + b 0x13f6a94 │ │ │ │ @ instruction: 0xf8a10c0e │ │ │ │ andsle ip, r1, r0 │ │ │ │ svceq 0x000ff114 │ │ │ │ movweq pc, #8451 @ 0x2103 @ │ │ │ │ @ instruction: 0xf04fbfb8 │ │ │ │ - blle 0xffa76b18 │ │ │ │ + blle 0xffa76aa4 │ │ │ │ @ instruction: 0x2000f9b3 │ │ │ │ - ble 0xff7fe320 │ │ │ │ + ble 0xff7fe2ac │ │ │ │ @ instruction: 0xf002413a │ │ │ │ - bl 0x476b2c │ │ │ │ + bl 0x476ab8 │ │ │ │ ldrb r0, [ip, r2, ror #28] │ │ │ │ pop {r6, r9, sl, lr} │ │ │ │ @ instruction: 0xf7f141f0 │ │ │ │ svclt 0x0000bf35 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ ldrmi r4, [r5], -lr, lsl #12 │ │ │ │ pkhtbmi fp, r0, ip, asr #4 │ │ │ │ mcr2 7, 5, pc, cr2, cr1, {7} @ │ │ │ │ svcne 0x002b1f31 │ │ │ │ - strbne pc, [r8], sp, asr #12 @ │ │ │ │ + strbne pc, [r8], -sp, asr #12 @ │ │ │ │ ldrteq pc, [r3], -r0, asr #5 @ │ │ │ │ @ instruction: 0xf114350c │ │ │ │ @ instruction: 0xf1030f1f │ │ │ │ svclt 0x00b80304 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ ldmdavs sl, {r0, r3, r8, r9, fp, ip, lr, pc} │ │ │ │ stccs 3, cr4, [r0], {231} @ 0xe7 │ │ │ │ @ instruction: 0x2c1fdb1b │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ - blx 0x1a32e4 │ │ │ │ + blx 0x1a3270 │ │ │ │ @ instruction: 0xf851fc04 │ │ │ │ addsmi r7, sp, #4, 30 │ │ │ │ andeq lr, r7, #140, 20 @ 0x8c000 │ │ │ │ stc2 10, cr15, [r0], {95} @ 0x5f @ │ │ │ │ andne pc, pc, r0, asr #7 │ │ │ │ eorsgt pc, ip, r6, asr r8 @ │ │ │ │ andeq lr, ip, #8192 @ 0x2000 │ │ │ │ @@ -232474,18 +232446,18 @@ │ │ │ │ ldrmi r4, [r6], -pc, lsl #12 │ │ │ │ @ instruction: 0x4604b25d │ │ │ │ stmdaeq r5, {r0, r1, r2, r3, r5, r6, r9, fp, sp, lr, pc} │ │ │ │ mrc2 7, 2, pc, cr12, cr1, {7} │ │ │ │ mrcne 6, 3, r4, cr2, cr9, {1} │ │ │ │ @ instruction: 0x26003710 │ │ │ │ @ instruction: 0xf1153201 │ │ │ │ - blle 0xab7010 │ │ │ │ + blle 0xab6f9c │ │ │ │ stccs 8, cr7, [r0, #-76] @ 0xffffffb4 │ │ │ │ vstrcs d13, [r7, #-168] @ 0xffffff58 │ │ │ │ - blx 0x1ea4c8 │ │ │ │ + blx 0x1ea454 │ │ │ │ @ instruction: 0xf1befe05 │ │ │ │ svclt 0x009c0fff │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ movweq pc, #4096 @ 0x1000 @ │ │ │ │ @ instruction: 0xf000d904 │ │ │ │ @ instruction: 0xf04f0301 │ │ │ │ @ instruction: 0x469c0eff │ │ │ │ @@ -232503,58 +232475,58 @@ │ │ │ │ movweq pc, #4096 @ 0x1000 @ │ │ │ │ strb r4, [r5, r6, ror #13]! │ │ │ │ @ instruction: 0xf908fa23 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr1, cr9, {0} │ │ │ │ movweq pc, #4096 @ 0x1000 @ │ │ │ │ vnmlseq.f64 d30, d9, d14 │ │ │ │ - blcs 0x12d3cc │ │ │ │ + blcs 0x12d358 │ │ │ │ @ instruction: 0x469cd1d3 │ │ │ │ movweq pc, #4096 @ 0x1000 @ │ │ │ │ ldrb r4, [r3, r6, ror #13] │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ @ instruction: 0x4616461f │ │ │ │ strmi r4, [r4], -sp, lsl #12 │ │ │ │ mcr2 7, 0, pc, cr6, cr1, {7} @ │ │ │ │ mcrne 2, 5, fp, cr9, cr10, {3} │ │ │ │ @ instruction: 0xf64d1eb3 │ │ │ │ - vqdmlsl.s , d16, d0[2] │ │ │ │ + vqdmlsl.s , d0, d0[2] │ │ │ │ @ instruction: 0x360e0733 │ │ │ │ - b 0x1cbc8a0 │ │ │ │ + b 0x1cbc82c │ │ │ │ eor r0, r6, r2, lsl #16 │ │ │ │ @ instruction: 0xa000f8b3 │ │ │ │ - blle 0xb7dcac │ │ │ │ + blle 0xb7dc38 │ │ │ │ @ instruction: 0xdc312a0f │ │ │ │ vseleq.f32 s30, s4, s20 │ │ │ │ svccc 0x0080f5be │ │ │ │ @ instruction: 0x46f1bf3c │ │ │ │ - beq 0x12f5fc │ │ │ │ + beq 0x12f588 │ │ │ │ @ instruction: 0xf000d303 │ │ │ │ @ instruction: 0xf64f0a01 │ │ │ │ - blx 0x18d1cc8 │ │ │ │ + blx 0x18d1c54 │ │ │ │ @ instruction: 0xf831fe80 │ │ │ │ - b 0x12670dc │ │ │ │ + b 0x1267068 │ │ │ │ vabal.u8 q8, d0, d10 │ │ │ │ addsmi r0, lr, #143 @ 0x8f │ │ │ │ eors pc, lr, r7, asr r8 @ │ │ │ │ @ instruction: 0x0c0eea2c │ │ │ │ vmlaeq.f32 s28, s28, s18 │ │ │ │ @ instruction: 0x0c0eea4c │ │ │ │ andgt pc, r0, r1, lsr #17 │ │ │ │ movwcc sp, #8213 @ 0x2015 │ │ │ │ svceq 0x0010f112 │ │ │ │ @ instruction: 0xf04fdad4 │ │ │ │ ldrbmi r0, [r1], r0, lsl #20 │ │ │ │ - blx 0xbad490 │ │ │ │ + blx 0xbad41c │ │ │ │ @ instruction: 0xf04ffe08 │ │ │ │ @ instruction: 0xf00e0a00 │ │ │ │ - bl 0x3f6514 │ │ │ │ + bl 0x3f64a0 │ │ │ │ @ instruction: 0xe7da095e │ │ │ │ @ instruction: 0xf1ba46d1 │ │ │ │ bicsle r0, r2, r0, lsl #30 │ │ │ │ @ instruction: 0xb11de7d5 │ │ │ │ movtpl pc, #1284 @ 0x504 @ │ │ │ │ andsvs r2, sl, #268435456 @ 0x10000000 │ │ │ │ pop {r5, r9, sl, lr} │ │ │ │ @@ -232565,30 +232537,30 @@ │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ @ instruction: 0x460d461f │ │ │ │ @ instruction: 0x46044616 │ │ │ │ stc2 7, cr15, [r4, #964]! @ 0x3c4 │ │ │ │ svcne 0x0029b27b │ │ │ │ cdpeq 1, 0, cr15, cr4, cr6, {5} │ │ │ │ - strbne pc, [r8, sp, asr #12] @ │ │ │ │ + strbne pc, [r8, -sp, asr #12] @ │ │ │ │ ldreq pc, [r3, -r0, asr #5]! │ │ │ │ strcs r3, [r0, #-1548] @ 0xfffff9f4 │ │ │ │ stmdaeq r3, {r0, r1, r2, r3, r5, r6, r9, fp, sp, lr, pc} │ │ │ │ cdpeq 1, 0, cr15, cr4, cr14, {0} │ │ │ │ svceq 0x0020f113 │ │ │ │ @ instruction: 0xf8dedb2c │ │ │ │ - blcs 0xfb578 │ │ │ │ - blcs 0x8ea22c │ │ │ │ - blx 0x1aa64c │ │ │ │ - blx 0xc32590 │ │ │ │ + blcs 0xfb504 │ │ │ │ + blcs 0x8ea1b8 │ │ │ │ + blx 0x1aa5d8 │ │ │ │ + blx 0xc3251c │ │ │ │ strbmi pc, [sl, #-2307] @ 0xfffff6fd @ │ │ │ │ @ instruction: 0xf000d031 │ │ │ │ @ instruction: 0xf04f0c01 │ │ │ │ - b 0x1240190 │ │ │ │ - blx 0x18b49c8 │ │ │ │ + b 0x124011c │ │ │ │ + blx 0x18b4954 │ │ │ │ ldrbmi pc, [r6, #-3200]! @ 0xfffff380 @ │ │ │ │ andne pc, pc, r0, asr #7 │ │ │ │ eorsls pc, ip, r7, asr r8 @ │ │ │ │ svcgt 0x0004f851 │ │ │ │ andeq lr, ip, #532480 @ 0x82000 │ │ │ │ andeq lr, r9, #8192 @ 0x2000 │ │ │ │ andeq lr, ip, #532480 @ 0x82000 │ │ │ │ @@ -232615,27 +232587,27 @@ │ │ │ │ svceq 0x00e0f8cc │ │ │ │ @ instruction: 0x460e461f │ │ │ │ pkhbtmi r4, r1, r5, lsl #12 │ │ │ │ stc2l 7, cr15, [r2, #-964] @ 0xfffffc3c │ │ │ │ vminnm.f32 s30, s14, s30 │ │ │ │ mcrne 6, 3, r4, cr10, cr1, {1} │ │ │ │ @ instruction: 0xf1062700 │ │ │ │ - b 0x1cb4a64 │ │ │ │ + b 0x1cb49f0 │ │ │ │ andcc r0, r1, #14680064 @ 0xe00000 │ │ │ │ svceq 0x0007f11e │ │ │ │ @ instruction: 0xf992db2f │ │ │ │ @ instruction: 0xf1be3000 │ │ │ │ - blle 0xcf7238 │ │ │ │ + blle 0xcf71c4 │ │ │ │ svceq 0x0007f1be │ │ │ │ - blx 0x1ea71c │ │ │ │ - blx 0x14f267c │ │ │ │ + blx 0x1ea6a8 │ │ │ │ + blx 0x14f2608 │ │ │ │ strbmi pc, [r4, #2188] @ 0x88c @ │ │ │ │ movwcs fp, #3844 @ 0xf04 │ │ │ │ streq pc, [r1], #-0 │ │ │ │ - b 0x1ce7674 │ │ │ │ + b 0x1ce7600 │ │ │ │ @ instruction: 0xf0000c03 │ │ │ │ ldrmi r0, [ip], -r1, lsl #6 │ │ │ │ vldmiavc ip, {s29-s107} │ │ │ │ stceq 1, cr15, [r0], {204} @ 0xcc │ │ │ │ @ instruction: 0xf881b10c │ │ │ │ teqmi fp, #0 │ │ │ │ @ instruction: 0xf0033101 │ │ │ │ @@ -232645,34 +232617,34 @@ │ │ │ │ movtpl pc, #1289 @ 0x509 @ │ │ │ │ andsvs r2, sl, #268435456 @ 0x10000000 │ │ │ │ pop {r3, r6, r9, sl, lr} │ │ │ │ @ instruction: 0xf7f143f8 │ │ │ │ @ instruction: 0xf04fbd89 │ │ │ │ @ instruction: 0xf0000c00 │ │ │ │ strbtmi r0, [r3], -r1, lsl #8 │ │ │ │ - blx 0x11ed62c │ │ │ │ + blx 0x11ed5b8 │ │ │ │ @ instruction: 0xf000f806 │ │ │ │ @ instruction: 0xf0080401 │ │ │ │ movwcs r0, #3073 @ 0xc01 │ │ │ │ @ instruction: 0x0c68eb0c │ │ │ │ - blcs 0x12d618 │ │ │ │ + blcs 0x12d5a4 │ │ │ │ ldrmi sp, [ip], pc, asr #3 │ │ │ │ streq pc, [r1], #-0 │ │ │ │ svclt 0x0000e7d4 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ ldrmi r4, [r6], -pc, lsl #12 │ │ │ │ @ instruction: 0x4604b25d │ │ │ │ stmdbeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ ldc2l 7, cr15, [lr], {241} @ 0xf1 │ │ │ │ stmdaeq r5, {r0, r1, r2, r3, r5, r6, r9, fp, sp, lr, pc} │ │ │ │ mrcne 14, 5, r1, cr3, cr9, {5} │ │ │ │ - strbne pc, [r8, sp, asr #12] @ │ │ │ │ + strbne pc, [r8, -sp, asr #12] @ │ │ │ │ ldreq pc, [r3, -r0, asr #5]! │ │ │ │ eor r3, r4, lr, lsl #12 │ │ │ │ ldcle 13, cr2, [r7], #-60 @ 0xffffffc4 │ │ │ │ vseleq.f32 s30, s10, s4 │ │ │ │ stc2 10, cr15, [lr], {15} @ │ │ │ │ svclt 0x000845e6 │ │ │ │ andle r2, r5, r0, lsl #4 │ │ │ │ @@ -232689,22 +232661,22 @@ │ │ │ │ vmlaeq.f32 s28, s4, s28 │ │ │ │ @ instruction: 0x0c0eea4c │ │ │ │ andgt pc, r0, r1, lsr #17 │ │ │ │ @ instruction: 0xf115d018 │ │ │ │ @ instruction: 0xf1030f0f │ │ │ │ svclt 0x00bc0302 │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ - blle 0xff945114 │ │ │ │ + blle 0xff9450a0 │ │ │ │ @ instruction: 0x2000f9b3 │ │ │ │ - ble 0xff43eb54 │ │ │ │ + ble 0xff43eae0 │ │ │ │ stc2 10, cr15, [r8], {66} @ 0x42 @ │ │ │ │ @ instruction: 0xf00c2200 │ │ │ │ - bl 0x476f64 │ │ │ │ + bl 0x476ef0 │ │ │ │ ldrb r0, [r5, ip, ror #28] │ │ │ │ - bcs 0x1051c0 │ │ │ │ + bcs 0x10514c │ │ │ │ ldrb sp, [r1, ip, asr #3] │ │ │ │ svceq 0x0000f1b9 │ │ │ │ @ instruction: 0xf504d003 │ │ │ │ andcs r5, r1, #64, 6 │ │ │ │ @ instruction: 0x4620621a │ │ │ │ @ instruction: 0x47f0e8bd │ │ │ │ stclt 7, cr15, [lr, #-964] @ 0xfffffc3c │ │ │ │ @@ -232713,49 +232685,49 @@ │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ @ instruction: 0x460d461f │ │ │ │ @ instruction: 0x46044616 │ │ │ │ ldc2l 7, cr15, [ip], #-964 @ 0xfffffc3c │ │ │ │ svcne 0x0029b27b │ │ │ │ cdpeq 1, 0, cr15, cr4, cr6, {5} │ │ │ │ - strbne pc, [r8, sp, asr #12] @ │ │ │ │ + strbne pc, [r8, -sp, asr #12] @ │ │ │ │ ldreq pc, [r3, -r0, asr #5]! │ │ │ │ strcs r3, [r0, #-1548] @ 0xfffff9f4 │ │ │ │ svceq 0x001ff113 │ │ │ │ cdpeq 1, 0, cr15, cr4, cr14, {0} │ │ │ │ @ instruction: 0xf04fbfbc │ │ │ │ strbtmi r0, [r2], -r0, lsl #24 │ │ │ │ @ instruction: 0xf8dedb15 │ │ │ │ - blcs 0xfb7cc │ │ │ │ - blcs 0x8ea48c │ │ │ │ - blx 0x1aa8b0 │ │ │ │ - blx 0x14327e4 │ │ │ │ + blcs 0xfb758 │ │ │ │ + blcs 0x8ea418 │ │ │ │ + blx 0x1aa83c │ │ │ │ + blx 0x1432770 │ │ │ │ strbmi pc, [r2, #-2051] @ 0xfffff7fd @ │ │ │ │ andcs fp, r0, #8, 30 │ │ │ │ - b 0x1ce7800 │ │ │ │ + b 0x1ce778c │ │ │ │ @ instruction: 0xf0000c02 │ │ │ │ - b 0x14b3ff0 │ │ │ │ + b 0x14b3f7c │ │ │ │ @ instruction: 0xf1cc7cdc │ │ │ │ @ instruction: 0xf8514c00 │ │ │ │ @ instruction: 0x432a8f04 │ │ │ │ streq pc, [r1, #-2] │ │ │ │ - b 0xfe304dd8 │ │ │ │ - blx 0x18b4034 │ │ │ │ + b 0xfe304d64 │ │ │ │ + blx 0x18b3fc0 │ │ │ │ vmull.u8 , d16, d0 │ │ │ │ @ instruction: 0xf857100f │ │ │ │ - b 0x1a3900 │ │ │ │ - b 0xfe174044 │ │ │ │ + b 0x1a388c │ │ │ │ + b 0xfe173fd0 │ │ │ │ andvs r0, sl, r8, lsl #4 │ │ │ │ tstlt sp, ip, asr #3 │ │ │ │ movtpl pc, #1284 @ 0x504 @ │ │ │ │ andsvs r2, sl, #268435456 @ 0x10000000 │ │ │ │ pop {r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7f143f8 │ │ │ │ - b 0x1ce2b14 │ │ │ │ - blx 0x1175840 │ │ │ │ + b 0x1ce2aa0 │ │ │ │ + blx 0x11757cc │ │ │ │ andcs pc, r0, #8, 16 @ 0x80000 │ │ │ │ stceq 0, cr15, [r1], {8} │ │ │ │ @ instruction: 0x0c68eb0c │ │ │ │ @ instruction: 0x4694e7d7 │ │ │ │ bicle r2, ip, r0, lsl #20 │ │ │ │ svclt 0x0000e7d3 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ @@ -232770,125 +232742,125 @@ │ │ │ │ strdls r3, [r1, -pc] │ │ │ │ ldc2 7, cr15, [r0], {241} @ 0xf1 │ │ │ │ strmi r9, [r7], -r3, lsl #22 │ │ │ │ @ instruction: 0xf04f9a02 │ │ │ │ @ instruction: 0xf1033901 │ │ │ │ @ instruction: 0xf1030638 │ │ │ │ @ instruction: 0xf1c60518 │ │ │ │ - blx 0x18b6910 │ │ │ │ - blx 0xa31ab0 │ │ │ │ + blx 0x18b689c │ │ │ │ + blx 0xa31a3c │ │ │ │ vaddl.u8 , d7, d6 │ │ │ │ - blx 0x1fd4d8 │ │ │ │ - blx 0xa328d0 │ │ │ │ - b 0x1130cb8 │ │ │ │ + blx 0x1fd464 │ │ │ │ + blx 0xa3285c │ │ │ │ + b 0x1130c44 │ │ │ │ @ instruction: 0x4328000c │ │ │ │ ldmib r2, {r2, r4, r5, r6, r7, lr}^ │ │ │ │ - blx 0xa8ccb0 │ │ │ │ + blx 0xa8cc3c │ │ │ │ @ instruction: 0xf1c3fc03 │ │ │ │ - blx 0xa35138 │ │ │ │ - blx 0x2730c8 │ │ │ │ - b 0x14310d8 │ │ │ │ + blx 0xa350c4 │ │ │ │ + blx 0x273054 │ │ │ │ + b 0x1431064 │ │ │ │ @ instruction: 0xf1a30c06 │ │ │ │ - blx 0xa35148 │ │ │ │ + blx 0xa350d4 │ │ │ │ @ instruction: 0xf64df606 │ │ │ │ - vmls.f d17, d16, d0[2] │ │ │ │ - b 0x13f4da0 │ │ │ │ - blx 0x3368f2 │ │ │ │ - blx 0x3710de │ │ │ │ - blx 0xfe90c8f2 │ │ │ │ + vmls.f d17, d0, d0[2] │ │ │ │ + b 0x13f4d2c │ │ │ │ + blx 0x33687e │ │ │ │ + blx 0x37106a │ │ │ │ + blx 0xfe90c87e │ │ │ │ stmdbls r1, {r0, r3, ip} │ │ │ │ eorsls pc, r8, r5, asr r8 @ │ │ │ │ - beq 0x12e4fc │ │ │ │ + beq 0x12e488 │ │ │ │ sbceq lr, r8, r5, lsl #22 │ │ │ │ @ instruction: 0xf8d0680c │ │ │ │ stmdavs r8, {r2, pc} │ │ │ │ andeq lr, r0, ip, lsl #21 │ │ │ │ ldrdgt pc, [r4], -r1 │ │ │ │ - b 0x1039c4 │ │ │ │ + b 0x103950 │ │ │ │ rsbmi r0, r0, r9 │ │ │ │ - b 0xfe48b92c │ │ │ │ + b 0xfe48b8b8 │ │ │ │ @ instruction: 0xf1c3000c │ │ │ │ - b 0xf7194 │ │ │ │ - b 0xf3940 │ │ │ │ - b 0xfe0f393c │ │ │ │ + b 0xf7120 │ │ │ │ + b 0xf38cc │ │ │ │ + b 0xfe0f38c8 │ │ │ │ subvs r0, r8, ip │ │ │ │ stceq 1, cr15, [r0], #-652 @ 0xfffffd74 │ │ │ │ ldrdcs lr, [r2], -r2 │ │ │ │ vseleq.f32 s30, s28, s0 │ │ │ │ - blx 0x903c98 │ │ │ │ - b 0x11b2964 │ │ │ │ - blx 0x8f4170 │ │ │ │ - bl 0x270548 │ │ │ │ + blx 0x903c24 │ │ │ │ + b 0x11b28f0 │ │ │ │ + blx 0x8f40fc │ │ │ │ + bl 0x2704d4 │ │ │ │ @ instruction: 0xf85500c7 │ │ │ │ - b 0x118fa20 │ │ │ │ + b 0x118f9ac │ │ │ │ stmvs sp, {r2, r3, r9} │ │ │ │ rsbmi r6, sl, r0, asr #16 │ │ │ │ eorsmi r4, sl, r2, lsr r0 │ │ │ │ addvs r4, sl, sl, rrx │ │ │ │ subsmi r6, r3, sl, asr #17 │ │ │ │ movweq lr, #43523 @ 0xaa03 │ │ │ │ subsmi r4, r3, r3 │ │ │ │ ldrbmi r6, [r8], -fp, asr #1 │ │ │ │ pop {r0, r2, ip, sp, pc} │ │ │ │ @ instruction: 0xf7f14ff0 │ │ │ │ vfma.f32 d27, d5, d9 │ │ │ │ - vaddw.s8 , q0, d16 │ │ │ │ + vaddw.s8 q8, q8, d16 │ │ │ │ vrhadd.s8 d16, d5, d30 │ │ │ │ - vmla.i d17, d0, d0[3] │ │ │ │ - blmi 0x173a38 │ │ │ │ + vmla.i d16, d16, d0[3] │ │ │ │ + blmi 0x1739c4 │ │ │ │ subseq pc, sp, #64, 12 @ 0x4000000 │ │ │ │ - @ instruction: 0xf8eaf18d │ │ │ │ - ldrsbteq sp, [r3], -ip │ │ │ │ + @ instruction: 0xf8e4f18d │ │ │ │ + eorseq sp, r3, ip, asr r4 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ strmi fp, [r0], r5, lsl #1 │ │ │ │ @ instruction: 0xf0002b10 │ │ │ │ - blcs 0x4d3bd4 │ │ │ │ + blcs 0x4d3b60 │ │ │ │ addhi pc, lr, r0, lsl #4 │ │ │ │ smlabtcs r1, sp, r9, lr │ │ │ │ - ldrbtcc pc, [pc], #79 @ 0xf39b4 @ │ │ │ │ + ldrbtcc pc, [pc], #79 @ 0xf3940 @ │ │ │ │ @ instruction: 0xf7f19303 │ │ │ │ - blls 0x1f2778 │ │ │ │ - bls 0x1451d4 │ │ │ │ + blls 0x1f2704 │ │ │ │ + bls 0x145160 │ │ │ │ ldreq pc, [r0, -r3, lsl #2]! │ │ │ │ andseq pc, r0, r3, lsl #2 │ │ │ │ stceq 1, cr15, [r0], #-796 @ 0xfffffce4 │ │ │ │ @ instruction: 0xf607fa24 │ │ │ │ stc2 10, cr15, [ip], {4} @ │ │ │ │ @ instruction: 0xf000fa24 │ │ │ │ streq lr, [ip], -r6, asr #20 │ │ │ │ rscsmi r4, ip, r6, lsl #6 │ │ │ │ rsclt r6, pc, #80, 16 @ 0x500000 │ │ │ │ vmlsmi.f32 s28, s8, s30 │ │ │ │ @ instruction: 0x4c06ea4f │ │ │ │ @ instruction: 0x0c06eb1c │ │ │ │ vnmlami.f32 s28, s12, s28 │ │ │ │ vmlseq.f64 d14, d14, d4 │ │ │ │ - strcs pc, [pc, #-965] @ 0xf3637 │ │ │ │ + strcs pc, [pc, #-965] @ 0xf35c3 │ │ │ │ vmlsmi.f32 s28, s28, s30 │ │ │ │ vnmlami.f32 s28, s24, s28 │ │ │ │ @ instruction: 0x4c0cea4f │ │ │ │ @ instruction: 0x0c06eb1c │ │ │ │ vmlseq.f64 d14, d14, d4 │ │ │ │ vmlsmi.f32 s28, s28, s30 │ │ │ │ vnmlami.f32 s28, s24, s28 │ │ │ │ @ instruction: 0x4c0cea4f │ │ │ │ @ instruction: 0x0c06eb1c │ │ │ │ strteq pc, [r0], -r3, asr #3 │ │ │ │ vmlseq.f64 d14, d14, d4 │ │ │ │ - blx 0x10da7c │ │ │ │ + blx 0x10da08 │ │ │ │ sbcsmi pc, ip, r6, lsl #12 │ │ │ │ @ instruction: 0xf1a34334 │ │ │ │ - blx 0x8f52b8 │ │ │ │ + blx 0x8f5244 │ │ │ │ teqpmi r4, #6291456 @ p-variant is OBSOLETE @ 0x600000 │ │ │ │ - strbne pc, [r8], sp, asr #12 @ │ │ │ │ + strbne pc, [r8], -sp, asr #12 @ │ │ │ │ ldrteq pc, [r3], -r0, asr #5 @ │ │ │ │ - bl 0x283da8 │ │ │ │ + bl 0x283d34 │ │ │ │ @ instruction: 0xf85601c7 │ │ │ │ @ instruction: 0xf8d17037 │ │ │ │ stmdbls r2, {r2, ip, pc} │ │ │ │ stmdavs pc, {r0, r8, r9, sl, ip, pc} @ │ │ │ │ svcls 0x0001407c │ │ │ │ streq lr, [ip], #-2564 @ 0xfffff5fc │ │ │ │ stmdavs pc, {r2, r3, r4, r5, lr} @ │ │ │ │ @@ -232897,607 +232869,607 @@ │ │ │ │ rsbmi r0, r0, r0, lsr #14 │ │ │ │ andeq lr, lr, r0, lsl #20 │ │ │ │ andeq lr, r9, r0, lsl #20 │ │ │ │ subvs r4, r8, r0, rrx │ │ │ │ strteq pc, [r0], #-419 @ 0xfffffe5d │ │ │ │ ldrdcs lr, [r2], -r2 │ │ │ │ @ instruction: 0xf707fa00 │ │ │ │ - blx 0x903df4 │ │ │ │ + blx 0x903d80 │ │ │ │ teqpmi sl, #4, 8 @ p-variant is OBSOLETE @ 0x4000000 │ │ │ │ stmvs ip, {r1, r5, r8, r9, lr} │ │ │ │ vpmax.u8 d15, d3, d16 │ │ │ │ sbceq lr, r5, r6, lsl #22 │ │ │ │ @ instruction: 0xf8564062 │ │ │ │ - b 0x187b78 │ │ │ │ + b 0x187b04 │ │ │ │ eormi r0, sl, ip, lsl #4 │ │ │ │ rsbmi r6, r2, r0, asr #16 │ │ │ │ stmiavs sl, {r1, r3, r7, sp, lr}^ │ │ │ │ - b 0x1c3c00 │ │ │ │ + b 0x1c3b8c │ │ │ │ andmi r0, r3, lr, lsl #6 │ │ │ │ sbcvs r4, fp, r3, asr r0 │ │ │ │ andlt r4, r5, r0, asr #12 │ │ │ │ mvnsmi lr, #12386304 @ 0xbd0000 │ │ │ │ - bllt 0x1c31a8c │ │ │ │ - msrne R8_usr, r5 │ │ │ │ + bllt 0x1c31a18 │ │ │ │ + asreq pc, r5, #4 @ │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - subsne pc, ip, r5, asr #4 │ │ │ │ + sbcseq pc, ip, r5, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf6404b02 │ │ │ │ @ instruction: 0xf18d025e │ │ │ │ - svclt 0x0000f83d │ │ │ │ - ldrshteq sp, [r3], -r0 │ │ │ │ + svclt 0x0000f837 │ │ │ │ + eorseq sp, r3, r0, ror r4 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ strmi fp, [r3], r5, lsl #1 │ │ │ │ rsbsle r2, r3, r0, lsr #22 │ │ │ │ ldmdale r7!, {r0, r1, r2, r3, r4, r8, r9, fp, sp}^ │ │ │ │ movwcs lr, #10701 @ 0x29cd │ │ │ │ @ instruction: 0xf7f19101 │ │ │ │ - bls 0x1b2624 │ │ │ │ - blls 0x1c5330 │ │ │ │ + bls 0x1b25b0 │ │ │ │ + blls 0x1c52bc │ │ │ │ @ instruction: 0xf887fa5f │ │ │ │ ldmib r2, {r0, r8, fp, ip, pc}^ │ │ │ │ @ instruction: 0xf1c30500 │ │ │ │ @ instruction: 0xf1030620 │ │ │ │ @ instruction: 0xf1c30420 │ │ │ │ @ instruction: 0xf3c70900 │ │ │ │ - blx 0x8fd76c │ │ │ │ + blx 0x8fd6f8 │ │ │ │ @ instruction: 0xf04ffc03 │ │ │ │ - blx 0x23ff34 │ │ │ │ - b 0x1431354 │ │ │ │ + blx 0x23fec0 │ │ │ │ + b 0x14312e0 │ │ │ │ @ instruction: 0xf1a30c06 │ │ │ │ - blx 0xa353c4 │ │ │ │ - blx 0x133354 │ │ │ │ - blx 0xa71f70 │ │ │ │ - blx 0x931368 │ │ │ │ - b 0x1430f64 │ │ │ │ - blx 0x8f6b70 │ │ │ │ - b 0x1270b6c │ │ │ │ + blx 0xa35350 │ │ │ │ + blx 0x1332e0 │ │ │ │ + blx 0xa71efc │ │ │ │ + blx 0x9312f4 │ │ │ │ + b 0x1430ef0 │ │ │ │ + blx 0x8f6afc │ │ │ │ + b 0x1270af8 │ │ │ │ sbcsmi r0, r8, r9, lsl #10 │ │ │ │ - strbne pc, [r8], sp, asr #12 @ │ │ │ │ + strbne pc, [r8], -sp, asr #12 @ │ │ │ │ ldrteq pc, [r3], -r0, asr #5 @ │ │ │ │ - bl 0x284780 │ │ │ │ - bl 0x1f3e90 │ │ │ │ + bl 0x28470c │ │ │ │ + bl 0x1f3e1c │ │ │ │ stmdavs ip, {r0, r2, r9, fp} │ │ │ │ eorsls pc, r8, r6, asr r8 @ │ │ │ │ ldrdhi pc, [r4], -r0 │ │ │ │ - b 0xfe40dba0 │ │ │ │ + b 0xfe40db2c │ │ │ │ @ instruction: 0xf8d10000 │ │ │ │ eormi ip, r8, r4 │ │ │ │ andeq lr, r9, r0, lsl #20 │ │ │ │ andvs r4, r8, r0, rrx │ │ │ │ andeq lr, ip, lr, lsl #21 │ │ │ │ cdpeq 1, 2, cr15, cr0, cr3, {6} │ │ │ │ andeq lr, sl, r0, lsl #20 │ │ │ │ andeq lr, r8, r0, lsl #20 │ │ │ │ andeq lr, ip, r0, lsl #21 │ │ │ │ @ instruction: 0xf1a36048 │ │ │ │ ldmib r2, {r5, sl, fp}^ │ │ │ │ - blx 0xfbbb8 │ │ │ │ + blx 0xfbb44 │ │ │ │ sbcsmi pc, sl, lr, lsl #28 │ │ │ │ stc2 10, cr15, [ip], {32} @ │ │ │ │ andeq lr, lr, #270336 @ 0x42000 │ │ │ │ vpmax.u8 d15, d3, d16 │ │ │ │ sbceq lr, r7, r6, lsl #22 │ │ │ │ eorsvc pc, r7, r6, asr r8 @ │ │ │ │ andeq lr, ip, #270336 @ 0x42000 │ │ │ │ stmdavs r0, {r1, r2, r3, r7, fp, sp, lr}^ │ │ │ │ eormi r4, sl, r2, ror r0 │ │ │ │ rsbsmi r4, r2, sl, lsr r0 │ │ │ │ stmiavs sl, {r1, r3, r7, sp, lr}^ │ │ │ │ - b 0x1c3d2c │ │ │ │ + b 0x1c3cb8 │ │ │ │ andmi r0, r3, sl, lsl #6 │ │ │ │ sbcvs r4, fp, r3, asr r0 │ │ │ │ andlt r4, r5, r8, asr r6 │ │ │ │ svcmi 0x00f0e8bd │ │ │ │ - blt 0xff6b1bb8 │ │ │ │ - msrne R8_usr, r5 │ │ │ │ + blt 0xff6b1b44 │ │ │ │ + asreq pc, r5, #4 @ │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - rsbne pc, ip, r5, asr #4 │ │ │ │ + rsceq pc, ip, r5, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf6404b02 │ │ │ │ @ instruction: 0xf18c025f │ │ │ │ - svclt 0x0000ffa7 │ │ │ │ - eorseq sp, r3, r4, lsl #10 │ │ │ │ + svclt 0x0000ffa1 │ │ │ │ + eorseq sp, r3, r4, lsl #9 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ strmi fp, [r1], r5, lsl #1 │ │ │ │ rsbsle r2, r6, r8, lsl #22 │ │ │ │ ldmdale sl!, {r0, r1, r2, r8, r9, fp, sp}^ │ │ │ │ smlabtcs r1, sp, r9, lr │ │ │ │ ldrbtcc pc, [pc], pc, asr #32 @ │ │ │ │ @ instruction: 0xf7f19303 │ │ │ │ - blls 0x1f24f4 │ │ │ │ + blls 0x1f2480 │ │ │ │ strcc pc, [r1, -pc, asr #32] │ │ │ │ @ instruction: 0xf1039a01 │ │ │ │ @ instruction: 0xf1c40438 │ │ │ │ - blx 0xa750d0 │ │ │ │ - blx 0x2b0c64 │ │ │ │ + blx 0xa7505c │ │ │ │ + blx 0x2b0bf0 │ │ │ │ msrmi CPSR_fs, #20971520 @ 0x1400000 │ │ │ │ ldreq pc, [r8, #-259] @ 0xfffffefd │ │ │ │ @ instruction: 0xf505fa26 │ │ │ │ strcs pc, [pc], -r0, asr #7 │ │ │ │ addsmi r4, ip, ip, lsr #6 │ │ │ │ cdpeq 0, 15, cr15, cr15, cr4, {0} │ │ │ │ strmi lr, [r0, #-2514] @ 0xfffff62e │ │ │ │ @ instruction: 0xf80efb07 │ │ │ │ str pc, [r7, -lr, lsr #23] │ │ │ │ stc2 10, cr15, [r3], {5} @ │ │ │ │ @ instruction: 0xf1a3b2c5 │ │ │ │ - bl 0x2f3d04 │ │ │ │ - blx 0x1f74a4 │ │ │ │ - b 0x142fc8c │ │ │ │ + bl 0x2f3c90 │ │ │ │ + blx 0x1f7430 │ │ │ │ + b 0x142fc18 │ │ │ │ @ instruction: 0xf1c30c00 │ │ │ │ - blx 0x9f3d14 │ │ │ │ - b 0x142fc98 │ │ │ │ - blx 0x1f6c9c │ │ │ │ + blx 0x9f3ca0 │ │ │ │ + b 0x142fc24 │ │ │ │ + blx 0x1f6c28 │ │ │ │ @ instruction: 0xf64df003 │ │ │ │ - vmls.i d17, d16, d0[2] │ │ │ │ - bl 0x1f4d74 │ │ │ │ + vmls.i d17, d0, d0[2] │ │ │ │ + bl 0x1f4d00 │ │ │ │ @ instruction: 0xf85401c5 │ │ │ │ stmdavs r9, {r0, r2, r4, r5, ip, lr}^ │ │ │ │ stmdbls r2, {r0, r8, ip, pc} │ │ │ │ rsbsmi r6, r8, pc, lsl #16 │ │ │ │ andeq lr, r8, r0, lsl #20 │ │ │ │ stcls 0, cr4, [r1, #-160] @ 0xffffff60 │ │ │ │ stmdavs pc, {r3, r4, r5, r6, lr}^ @ │ │ │ │ - b 0xfe40bce8 │ │ │ │ + b 0xfe40bc74 │ │ │ │ @ instruction: 0xf1a30007 │ │ │ │ - b 0xf6d50 │ │ │ │ + b 0xf6cdc │ │ │ │ eormi r0, r8, lr │ │ │ │ subvs r4, r8, r8, ror r0 │ │ │ │ streq pc, [r0, -r3, asr #3]! │ │ │ │ andeq lr, r2, #3440640 @ 0x348000 │ │ │ │ stc2 10, cr15, [ip], {-0} @ │ │ │ │ - blx 0x903f50 │ │ │ │ - b 0x11b1908 │ │ │ │ - blx 0xf4520 │ │ │ │ - bl 0x230900 │ │ │ │ + blx 0x903edc │ │ │ │ + b 0x11b1894 │ │ │ │ + blx 0xf44ac │ │ │ │ + bl 0x23088c │ │ │ │ @ instruction: 0xf85400c6 │ │ │ │ teqmi sl, #54 @ 0x36 │ │ │ │ stmdavs r0, {r2, r3, r7, fp, sp, lr}^ │ │ │ │ - b 0x1c3e90 │ │ │ │ + b 0x1c3e1c │ │ │ │ eorsmi r0, r3, r8, lsl #6 │ │ │ │ addvs r4, fp, r3, rrx │ │ │ │ subsmi r6, sl, fp, asr #17 │ │ │ │ andeq lr, lr, #8192 @ 0x2000 │ │ │ │ subsmi r4, sl, r2 │ │ │ │ strbmi r6, [r8], -sl, asr #1 │ │ │ │ pop {r0, r2, ip, sp, pc} │ │ │ │ @ instruction: 0xf7f143f0 │ │ │ │ vpmin.s8 d27, d5, d29 │ │ │ │ - vaddw.s8 , q0, d16 │ │ │ │ + vaddw.s8 q8, q8, d16 │ │ │ │ vrhadd.s8 d16, d5, d30 │ │ │ │ - vmla.i d17, d0, d0[3] │ │ │ │ - blmi 0x173df0 │ │ │ │ + vmla.i d16, d16, d0[3] │ │ │ │ + blmi 0x173d7c │ │ │ │ andvs pc, r6, #1325400064 @ 0x4f000000 │ │ │ │ - @ instruction: 0xff0ef18c │ │ │ │ - eorseq sp, r3, r8, lsl r5 │ │ │ │ + @ instruction: 0xff08f18c │ │ │ │ + mlaseq r3, r8, r4, sp │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ strmi fp, [r0], r5, lsl #1 │ │ │ │ @ instruction: 0xf0002b10 │ │ │ │ - blcs 0x4d3f9c │ │ │ │ + blcs 0x4d3f28 │ │ │ │ addshi pc, r2, r0, lsl #4 │ │ │ │ smlabtcs r1, sp, r9, lr │ │ │ │ - ldrbcc pc, [pc, #79]! @ 0xf3dbb @ │ │ │ │ + ldrbcc pc, [pc, #79]! @ 0xf3d47 @ │ │ │ │ @ instruction: 0xf7f19303 │ │ │ │ - blls 0x1f23c0 │ │ │ │ - bls 0x160894 │ │ │ │ + blls 0x1f234c │ │ │ │ + bls 0x160820 │ │ │ │ ldceq 1, cr15, [r0], #-12 │ │ │ │ strteq pc, [r0], #-460 @ 0xfffffe34 │ │ │ │ stc2 10, cr15, [ip], {37} @ 0x25 @ │ │ │ │ vst1.8 {d15-d16}, [r4], r5 │ │ │ │ @ instruction: 0x0c04ea4c │ │ │ │ ldreq pc, [r0], #-259 @ 0xfffffefd │ │ │ │ vst1.8 {d15-d16}, [r4 :128], r5 │ │ │ │ @ instruction: 0x0c04ea4c │ │ │ │ ldmib r2, {sl, sp}^ │ │ │ │ - blx 0x40d1a0 │ │ │ │ - blx 0x272db0 │ │ │ │ - blx 0x8f35b4 │ │ │ │ - b 0x14f13dc │ │ │ │ - bl 0x806de0 │ │ │ │ + blx 0x40d12c │ │ │ │ + blx 0x272d3c │ │ │ │ + blx 0x8f3540 │ │ │ │ + b 0x14f1368 │ │ │ │ + bl 0x806d6c │ │ │ │ @ instruction: 0xf1440c05 │ │ │ │ strteq r0, [r4], #-1024 @ 0xfffffc00 │ │ │ │ ldrmi lr, [ip], #-2628 @ 0xfffff5bc │ │ │ │ @ instruction: 0x4c0cea4f │ │ │ │ @ instruction: 0x0c05eb1c │ │ │ │ streq pc, [r0], #-324 @ 0xfffffebc │ │ │ │ - b 0x11f4e5c │ │ │ │ - b 0x14c4e40 │ │ │ │ - bl 0x806e04 │ │ │ │ + b 0x11f4de8 │ │ │ │ + b 0x14c4dcc │ │ │ │ + bl 0x806d90 │ │ │ │ vmull.u8 q8, d0, d5 │ │ │ │ @ instruction: 0xf1a3250f │ │ │ │ @ instruction: 0xf1440020 │ │ │ │ - blx 0x274de4 │ │ │ │ - b 0x14afde8 │ │ │ │ + blx 0x274d70 │ │ │ │ + b 0x14afd74 │ │ │ │ @ instruction: 0xf1c30e00 │ │ │ │ - blx 0xa73e70 │ │ │ │ - b 0x14afdf4 │ │ │ │ - blx 0x2775f8 │ │ │ │ + blx 0xa73dfc │ │ │ │ + b 0x14afd80 │ │ │ │ + blx 0x277584 │ │ │ │ @ instruction: 0xf64df003 │ │ │ │ - vmlsl.s , d16, d0[2] │ │ │ │ - bl 0x2756d0 │ │ │ │ + vmlsl.s , d0, d0[2] │ │ │ │ + bl 0x27565c │ │ │ │ @ instruction: 0xf85601c7 │ │ │ │ @ instruction: 0xf8d17037 │ │ │ │ stmdbls r2, {r2, ip, pc} │ │ │ │ stmdavs pc, {r0, r8, r9, sl, ip, pc} @ │ │ │ │ svcls 0x00014078 │ │ │ │ andeq lr, ip, r0, lsl #20 │ │ │ │ stmdavs pc, {r3, r4, r5, lr} @ │ │ │ │ andvs r4, r8, r8, ror r0 │ │ │ │ @ instruction: 0xf1a36848 │ │ │ │ - b 0xfe475aac │ │ │ │ - b 0x477630 │ │ │ │ - b 0x477644 │ │ │ │ - b 0xfe47765c │ │ │ │ + b 0xfe475a38 │ │ │ │ + b 0x4775bc │ │ │ │ + b 0x4775d0 │ │ │ │ + b 0xfe4775e8 │ │ │ │ subvs r0, r8, r0 │ │ │ │ cdpeq 1, 2, cr15, cr0, cr3, {6} │ │ │ │ andeq lr, r2, #3440640 @ 0x348000 │ │ │ │ @ instruction: 0xf707fa00 │ │ │ │ - blx 0x9040b4 │ │ │ │ + blx 0x904040 │ │ │ │ teqpmi sl, #14, 28 @ p-variant is OBSOLETE @ 0xe0 │ │ │ │ vpmax.u8 d15, d3, d0 │ │ │ │ sbceq lr, r5, r6, lsl #22 │ │ │ │ eorsvs pc, r5, r6, asr r8 @ │ │ │ │ andeq lr, lr, #270336 @ 0x42000 │ │ │ │ stmdavs r0, {r0, r2, r3, r7, fp, sp, lr}^ │ │ │ │ - b 0x1c4014 │ │ │ │ + b 0x1c3fa0 │ │ │ │ eorsmi r0, r3, ip, lsl #6 │ │ │ │ addvs r4, fp, fp, rrx │ │ │ │ subsmi r6, sl, fp, asr #17 │ │ │ │ andmi r4, r2, r2, lsr #32 │ │ │ │ sbcvs r4, sl, sl, asr r0 │ │ │ │ andlt r4, r5, r0, asr #12 │ │ │ │ mvnsmi lr, #12386304 @ 0xbd0000 │ │ │ │ stmiblt ip, {r0, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ - msrne R8_usr, r5 │ │ │ │ + asreq pc, r5, #4 @ │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - subsne pc, ip, r5, asr #4 │ │ │ │ + sbcseq pc, ip, r5, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf6404b02 │ │ │ │ @ instruction: 0xf18c0261 │ │ │ │ - svclt 0x0000fe5d │ │ │ │ - eorseq sp, r3, ip, lsr #10 │ │ │ │ + svclt 0x0000fe57 │ │ │ │ + eorseq sp, r3, ip, lsr #9 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ strmi fp, [r0], r5, lsl #1 │ │ │ │ rsble r2, sl, r0, lsr #22 │ │ │ │ stmdale lr!, {r0, r1, r2, r3, r4, r8, r9, fp, sp}^ │ │ │ │ movwcs lr, #10701 @ 0x29cd │ │ │ │ @ instruction: 0xf7f19101 │ │ │ │ - bls 0x1b2264 │ │ │ │ + bls 0x1b21f0 │ │ │ │ ldmib r2, {r0, r1, r8, r9, fp, ip, pc}^ │ │ │ │ @ instruction: 0xf1034500 │ │ │ │ subsmi r0, lr, #32, 28 @ 0x200 │ │ │ │ stc2 10, cr15, [r3], {5} @ │ │ │ │ - ldrbcc pc, [pc, #79]! @ 0xf3f33 @ │ │ │ │ + ldrbcc pc, [pc, #79]! @ 0xf3ebf @ │ │ │ │ @ instruction: 0xf606fa05 │ │ │ │ vseleq.f32 s30, s28, s11 │ │ │ │ vmlseq.f32 s28, s12, s28 │ │ │ │ sbclt r4, r6, #221 @ 0xdd │ │ │ │ vmlseq.f32 s28, s10, s28 │ │ │ │ - strcs pc, [pc, #-960] @ 0xf3b3c │ │ │ │ + strcs pc, [pc, #-960] @ 0xf3ac8 │ │ │ │ eoreq pc, r0, r3, lsr #3 │ │ │ │ vseleq.f32 s30, s6, s28 │ │ │ │ @ instruction: 0xf000fa04 │ │ │ │ @ instruction: 0x0c00ea4c │ │ │ │ eoreq pc, r0, r3, asr #3 │ │ │ │ @ instruction: 0xf000fa24 │ │ │ │ @ instruction: 0x0c00ea4c │ │ │ │ @ instruction: 0xf003fa04 │ │ │ │ - strbne pc, [r8], #1613 @ 0x64d @ │ │ │ │ + strbne pc, [r8], #-1613 @ 0xfffff9b3 @ │ │ │ │ ldrteq pc, [r3], #-704 @ 0xfffffd40 @ │ │ │ │ biceq lr, r6, r4, lsl #22 │ │ │ │ eorsls pc, r6, r4, asr r8 @ │ │ │ │ stmdbls r1, {r0, r1, r2, r3, r6, fp, sp, lr} │ │ │ │ rsbsmi r6, r0, lr, lsl #16 │ │ │ │ andeq lr, lr, r0, lsl #20 │ │ │ │ andeq lr, r9, r0, lsl #20 │ │ │ │ stmdavs lr, {r4, r5, r6, lr}^ │ │ │ │ - b 0xfe40bf64 │ │ │ │ + b 0xfe40bef0 │ │ │ │ @ instruction: 0xf1c30006 │ │ │ │ - b 0xf6fcc │ │ │ │ + b 0xf6f58 │ │ │ │ eorsmi r0, r8, lr │ │ │ │ subvs r4, r8, r0, ror r0 │ │ │ │ strteq pc, [r0], -r3, lsr #3 │ │ │ │ andeq lr, r2, #3440640 @ 0x348000 │ │ │ │ @ instruction: 0xf606fa00 │ │ │ │ - blx 0x9041cc │ │ │ │ + blx 0x904158 │ │ │ │ teqpmi r2, #12, 24 @ p-variant is OBSOLETE @ 0xc00 │ │ │ │ vpmax.u8 d15, d3, d0 │ │ │ │ sbceq lr, r5, r4, lsl #22 │ │ │ │ eorspl pc, r5, r4, asr r8 @ │ │ │ │ andeq lr, ip, #270336 @ 0x42000 │ │ │ │ stmvs r8, {r2, r6, fp, sp, lr} │ │ │ │ - b 0x1c408c │ │ │ │ + b 0x1c4018 │ │ │ │ eormi r0, fp, lr, lsl #6 │ │ │ │ addvs r4, fp, r3, asr #32 │ │ │ │ subsmi r6, sl, fp, asr #17 │ │ │ │ andeq lr, lr, #8192 @ 0x2000 │ │ │ │ subsmi r4, sl, r2, lsr #32 │ │ │ │ strbmi r6, [r0], -sl, asr #1 │ │ │ │ pop {r0, r2, ip, sp, pc} │ │ │ │ @ instruction: 0xf7f143f0 │ │ │ │ vtst.8 , , │ │ │ │ - vaddw.s8 , q0, d16 │ │ │ │ + vaddw.s8 q8, q8, d16 │ │ │ │ vrhadd.s8 d16, d5, d30 │ │ │ │ - vmla.i d17, d0, d0[7] │ │ │ │ - blmi 0x17406c │ │ │ │ + vmla.i d16, d16, d0[7] │ │ │ │ + blmi 0x173ff8 │ │ │ │ rsbeq pc, r2, #64, 12 @ 0x4000000 │ │ │ │ - ldc2l 1, cr15, [r0, #560] @ 0x230 │ │ │ │ - eorseq sp, r3, r0, asr #10 │ │ │ │ + stc2l 1, cr15, [sl, #560] @ 0x230 │ │ │ │ + eorseq sp, r3, r0, asr #9 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec4b1c8 │ │ │ │ + bl 0xfec4b154 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r0, ror #31 │ │ │ │ strmi r4, [ip], -r7, lsl #12 │ │ │ │ andcc lr, r0, #3358720 @ 0x334000 │ │ │ │ @ instruction: 0xf85ef7f1 │ │ │ │ - bls 0x15abe0 │ │ │ │ + bls 0x15ab6c │ │ │ │ stmdale r5!, {r4, r8, r9, fp, sp} │ │ │ │ - strbne pc, [r8], sp, asr #12 @ │ │ │ │ + strbne pc, [r8], -sp, asr #12 @ │ │ │ │ ldrteq pc, [r3], -r0, asr #5 @ │ │ │ │ stccc 6, cr4, [r2], {5} │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0xf912b2e8 │ │ │ │ @ instruction: 0xf834c01e │ │ │ │ @ instruction: 0xf10e1f02 │ │ │ │ vmull.p8 q8, d5, d1 │ │ │ │ @ instruction: 0xf1be058f │ │ │ │ @ instruction: 0xf8560f08 │ │ │ │ - blx 0x3f40d0 │ │ │ │ - b 0x433020 │ │ │ │ - b 0x937018 │ │ │ │ - b 0x13f441c │ │ │ │ + blx 0x3f405c │ │ │ │ + b 0x432fac │ │ │ │ + b 0x936fa4 │ │ │ │ + b 0x13f43a8 │ │ │ │ @ instruction: 0xf8a40c01 │ │ │ │ mvnle ip, r0 │ │ │ │ andlt r4, r3, r8, lsr r6 │ │ │ │ ldrhtmi lr, [r0], #141 @ 0x8d │ │ │ │ ldmlt r8!, {r0, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ - msrne R8_usr, r5 │ │ │ │ + asreq pc, r5, #4 @ │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - rsbsne pc, ip, r5, asr #4 │ │ │ │ + rscseq pc, ip, r5, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf6404b02 │ │ │ │ @ instruction: 0xf18c0281 │ │ │ │ - svclt 0x0000fd89 │ │ │ │ - eorseq sp, r3, r4, asr r5 │ │ │ │ + svclt 0x0000fd83 │ │ │ │ + ldrsbteq sp, [r3], -r4 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec4b258 │ │ │ │ + bl 0xfec4b1e4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r0, ror #31 │ │ │ │ strmi r4, [ip], -r7, lsl #12 │ │ │ │ andcc lr, r0, #3358720 @ 0x334000 │ │ │ │ @ instruction: 0xf816f7f1 │ │ │ │ - bls 0x15ac70 │ │ │ │ + bls 0x15abfc │ │ │ │ stmdale r5!, {r4, r8, r9, fp, sp} │ │ │ │ - strbne pc, [r8], sp, asr #12 @ │ │ │ │ + strbne pc, [r8], -sp, asr #12 @ │ │ │ │ ldrteq pc, [r3], -r0, asr #5 @ │ │ │ │ stccc 6, cr4, [r2], {5} │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0xf812b2e8 │ │ │ │ @ instruction: 0xf834c01e │ │ │ │ @ instruction: 0xf10e1f02 │ │ │ │ vmull.p8 q8, d5, d1 │ │ │ │ @ instruction: 0xf1be058f │ │ │ │ @ instruction: 0xf8560f08 │ │ │ │ - blx 0x3f4160 │ │ │ │ - b 0x4330b0 │ │ │ │ - b 0x9370a8 │ │ │ │ - b 0x13f44ac │ │ │ │ + blx 0x3f40ec │ │ │ │ + b 0x43303c │ │ │ │ + b 0x937034 │ │ │ │ + b 0x13f4438 │ │ │ │ @ instruction: 0xf8a40c01 │ │ │ │ mvnle ip, r0 │ │ │ │ andlt r4, r3, r8, lsr r6 │ │ │ │ ldrhtmi lr, [r0], #141 @ 0x8d │ │ │ │ ldmdalt r0!, {r0, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ - msrne R8_usr, r5 │ │ │ │ + asreq pc, r5, #4 @ │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - rsbsne pc, ip, r5, asr #4 │ │ │ │ + rscseq pc, ip, r5, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf6404b02 │ │ │ │ @ instruction: 0xf18c0281 │ │ │ │ - svclt 0x0000fd41 │ │ │ │ - eorseq sp, r3, r8, ror #10 │ │ │ │ + svclt 0x0000fd3b │ │ │ │ + eorseq sp, r3, r8, ror #9 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec4b2e8 │ │ │ │ + bl 0xfec4b274 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r0, ror #31 │ │ │ │ strmi r4, [sp], -r7, lsl #12 │ │ │ │ andcc lr, r0, #3358720 @ 0x334000 │ │ │ │ @ instruction: 0xffcef7f0 │ │ │ │ - bls 0x15ad00 │ │ │ │ + bls 0x15ac8c │ │ │ │ stmdale r5!, {r4, r8, r9, fp, sp} │ │ │ │ @ instruction: 0xf04f4604 │ │ │ │ svcne 0x00280c00 │ │ │ │ - strbne pc, [r8, #1613] @ 0x64d @ │ │ │ │ + strbne pc, [r8, #-1613] @ 0xfffff9b3 @ │ │ │ │ ldreq pc, [r3, #-704]! @ 0xfffffd40 │ │ │ │ eorne pc, ip, r2, lsr r9 @ │ │ │ │ mcr2 10, 4, pc, cr4, cr15, {2} @ │ │ │ │ svcvs 0x0004f850 │ │ │ │ stceq 1, cr15, [r1], {12} │ │ │ │ - strne pc, [pc], #-964 @ 0xf4128 │ │ │ │ + strne pc, [pc], #-964 @ 0xf40b4 │ │ │ │ svceq 0x0004f1bc │ │ │ │ eors pc, lr, r5, asr r8 @ │ │ │ │ @ instruction: 0xf103fa01 │ │ │ │ smlabbeq r6, r1, sl, lr │ │ │ │ tsteq lr, r1, lsl #20 │ │ │ │ smlabbeq r6, r1, sl, lr │ │ │ │ mvnle r6, r1 │ │ │ │ andlt r4, r3, r8, lsr r6 │ │ │ │ ldrhtmi lr, [r0], #141 @ 0x8d │ │ │ │ stmdalt r8!, {r0, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ - msrne R8_usr, r5 │ │ │ │ + asreq pc, r5, #4 @ │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - rsbsne pc, ip, r5, asr #4 │ │ │ │ + rscseq pc, ip, r5, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf6404b02 │ │ │ │ @ instruction: 0xf18c0281 │ │ │ │ - svclt 0x0000fcf9 │ │ │ │ - eorseq sp, r3, ip, ror r5 │ │ │ │ + svclt 0x0000fcf3 │ │ │ │ + ldrshteq sp, [r3], -ip │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec4b378 │ │ │ │ + bl 0xfec4b304 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r0, ror #31 │ │ │ │ strmi r4, [sp], -r7, lsl #12 │ │ │ │ andcc lr, r0, #3358720 @ 0x334000 │ │ │ │ @ instruction: 0xff86f7f0 │ │ │ │ - bls 0x15ad90 │ │ │ │ + bls 0x15ad1c │ │ │ │ stmdale r5!, {r4, r8, r9, fp, sp} │ │ │ │ @ instruction: 0xf04f4604 │ │ │ │ svcne 0x00280c00 │ │ │ │ - strbne pc, [r8, #1613] @ 0x64d @ │ │ │ │ + strbne pc, [r8, #-1613] @ 0xfffff9b3 @ │ │ │ │ ldreq pc, [r3, #-704]! @ 0xfffffd40 │ │ │ │ eorne pc, ip, r2, lsr r8 @ │ │ │ │ mcr2 10, 4, pc, cr4, cr15, {2} @ │ │ │ │ svcvs 0x0004f850 │ │ │ │ stceq 1, cr15, [r1], {12} │ │ │ │ - strne pc, [pc], #-964 @ 0xf41b8 │ │ │ │ + strne pc, [pc], #-964 @ 0xf4144 │ │ │ │ svceq 0x0004f1bc │ │ │ │ eors pc, lr, r5, asr r8 @ │ │ │ │ @ instruction: 0xf103fa01 │ │ │ │ smlabbeq r6, r1, sl, lr │ │ │ │ tsteq lr, r1, lsl #20 │ │ │ │ smlabbeq r6, r1, sl, lr │ │ │ │ mvnle r6, r1 │ │ │ │ andlt r4, r3, r8, lsr r6 │ │ │ │ ldrhtmi lr, [r0], #141 @ 0x8d │ │ │ │ svclt 0x00e0f7f0 │ │ │ │ - msrne R8_usr, r5 │ │ │ │ + asreq pc, r5, #4 @ │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - rsbsne pc, ip, r5, asr #4 │ │ │ │ + rscseq pc, ip, r5, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf6404b02 │ │ │ │ @ instruction: 0xf18c0281 │ │ │ │ - svclt 0x0000fcb1 │ │ │ │ - mlaseq r3, r0, r5, sp │ │ │ │ + svclt 0x0000fcab │ │ │ │ + eorseq sp, r3, r0, lsl r5 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec4b408 │ │ │ │ + bl 0xfec4b394 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r0, ror #31 │ │ │ │ strmi r4, [sp], -r7, lsl #12 │ │ │ │ movwls r4, #5654 @ 0x1616 │ │ │ │ @ instruction: 0xff3ef7f0 │ │ │ │ - blcs 0x51ae24 │ │ │ │ + blcs 0x51adb0 │ │ │ │ strmi sp, [r4], -r4, lsr #16 │ │ │ │ cdpeq 1, 0, cr15, cr2, cr5, {5} │ │ │ │ strcc r4, [lr, #-1584] @ 0xfffff9d0 │ │ │ │ - strbne pc, [r8], sp, asr #12 @ │ │ │ │ + strbne pc, [r8], -sp, asr #12 @ │ │ │ │ ldrteq pc, [r3], -r0, asr #5 @ │ │ │ │ @ instruction: 0xf990b2e2 │ │ │ │ @ instruction: 0xf83ec001 │ │ │ │ andcc r1, r2, r2, lsl #30 │ │ │ │ - streq pc, [pc], #964 @ 0xf4244 │ │ │ │ + streq pc, [pc], #964 @ 0xf41d0 │ │ │ │ eorscs pc, r2, r6, asr r8 @ │ │ │ │ stc2 10, cr15, [r3], {12} @ │ │ │ │ - b 0x405824 │ │ │ │ - b 0x93725c │ │ │ │ - b 0x13f4660 │ │ │ │ + b 0x4057b0 │ │ │ │ + b 0x9371e8 │ │ │ │ + b 0x13f45ec │ │ │ │ @ instruction: 0xf8ae0c01 │ │ │ │ mvnle ip, r0 │ │ │ │ andlt r4, r3, r8, lsr r6 │ │ │ │ ldrhtmi lr, [r0], #141 @ 0x8d │ │ │ │ svclt 0x009af7f0 │ │ │ │ - msrne R8_usr, r5 │ │ │ │ + asreq pc, r5, #4 @ │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - rsbsne pc, ip, r5, asr #4 │ │ │ │ + rscseq pc, ip, r5, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf6404b02 │ │ │ │ @ instruction: 0xf18c0282 │ │ │ │ - svclt 0x0000fc6b │ │ │ │ - eorseq sp, r3, r4, lsr #11 │ │ │ │ + svclt 0x0000fc65 │ │ │ │ + eorseq sp, r3, r4, lsr #10 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec4b494 │ │ │ │ + bl 0xfec4b420 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r0, ror #31 │ │ │ │ strmi r4, [sp], -r7, lsl #12 │ │ │ │ movwls r4, #5654 @ 0x1616 │ │ │ │ mrc2 7, 7, pc, cr8, cr0, {7} │ │ │ │ - blcs 0x51aeb0 │ │ │ │ + blcs 0x51ae3c │ │ │ │ strmi sp, [r4], -r4, lsr #16 │ │ │ │ cdpeq 1, 0, cr15, cr2, cr5, {5} │ │ │ │ strcc r4, [lr, #-1584] @ 0xfffff9d0 │ │ │ │ - strbne pc, [r8], sp, asr #12 @ │ │ │ │ + strbne pc, [r8], -sp, asr #12 @ │ │ │ │ ldrteq pc, [r3], -r0, asr #5 @ │ │ │ │ @ instruction: 0xf890b2e2 │ │ │ │ @ instruction: 0xf83ec001 │ │ │ │ andcc r1, r2, r2, lsl #30 │ │ │ │ - streq pc, [pc], #964 @ 0xf42d0 │ │ │ │ + streq pc, [pc], #964 @ 0xf425c │ │ │ │ eorscs pc, r2, r6, asr r8 @ │ │ │ │ stc2 10, cr15, [r3], {12} @ │ │ │ │ - b 0x4058b0 │ │ │ │ - b 0x9372e8 │ │ │ │ - b 0x13f46ec │ │ │ │ + b 0x40583c │ │ │ │ + b 0x937274 │ │ │ │ + b 0x13f4678 │ │ │ │ @ instruction: 0xf8ae0c01 │ │ │ │ mvnle ip, r0 │ │ │ │ andlt r4, r3, r8, lsr r6 │ │ │ │ ldrhtmi lr, [r0], #141 @ 0x8d │ │ │ │ svclt 0x0054f7f0 │ │ │ │ - msrne R8_usr, r5 │ │ │ │ + asreq pc, r5, #4 @ │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - rsbsne pc, ip, r5, asr #4 │ │ │ │ + rscseq pc, ip, r5, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf6404b02 │ │ │ │ @ instruction: 0xf18c0282 │ │ │ │ - svclt 0x0000fc25 │ │ │ │ - ldrhteq sp, [r3], -r8 │ │ │ │ + svclt 0x0000fc1f │ │ │ │ + eorseq sp, r3, r8, lsr r5 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec4b520 │ │ │ │ + bl 0xfec4b4ac │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r0, ror #31 │ │ │ │ strmi r4, [ip], -r7, lsl #12 │ │ │ │ movwls r4, #5653 @ 0x1615 │ │ │ │ mrc2 7, 5, pc, cr2, cr0, {7} │ │ │ │ - blcs 0x51af3c │ │ │ │ + blcs 0x51aec8 │ │ │ │ strtmi sp, [sl], -r2, lsr #16 │ │ │ │ stceq 1, cr15, [r4], {164} @ 0xa4 │ │ │ │ - strbne pc, [r8, #1613] @ 0x64d @ │ │ │ │ + strbne pc, [r8, #-1613] @ 0xfffff9b3 @ │ │ │ │ ldreq pc, [r3, #-704]! @ 0xfffffd40 │ │ │ │ @ instruction: 0xf9b2340c │ │ │ │ - blx 0x18b8358 │ │ │ │ + blx 0x18b82e4 │ │ │ │ @ instruction: 0xf85cfe80 │ │ │ │ andcc r6, r4, #4, 30 │ │ │ │ andne pc, pc, r0, asr #7 │ │ │ │ eors pc, lr, r5, asr r8 @ │ │ │ │ @ instruction: 0x40714099 │ │ │ │ - b 0x1458f8 │ │ │ │ - b 0xfe1347a4 │ │ │ │ + b 0x145884 │ │ │ │ + b 0xfe134730 │ │ │ │ @ instruction: 0xf8cc0106 │ │ │ │ mvnle r1, r0 │ │ │ │ andlt r4, r3, r8, lsr r6 │ │ │ │ ldrhtmi lr, [r0], #141 @ 0x8d │ │ │ │ svclt 0x0010f7f0 │ │ │ │ - msrne R8_usr, r5 │ │ │ │ + asreq pc, r5, #4 @ │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - rsbsne pc, ip, r5, asr #4 │ │ │ │ + rscseq pc, ip, r5, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf6404b02 │ │ │ │ @ instruction: 0xf18c0282 │ │ │ │ - svclt 0x0000fbe1 │ │ │ │ - eorseq sp, r3, ip, asr #11 │ │ │ │ + svclt 0x0000fbdb │ │ │ │ + eorseq sp, r3, ip, asr #10 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec4b5a8 │ │ │ │ + bl 0xfec4b534 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r0, ror #31 │ │ │ │ strmi r4, [ip], -r7, lsl #12 │ │ │ │ movwls r4, #5653 @ 0x1615 │ │ │ │ mcr2 7, 3, pc, cr14, cr0, {7} @ │ │ │ │ - blcs 0x51afc4 │ │ │ │ + blcs 0x51af50 │ │ │ │ strtmi sp, [sl], -r1, lsr #16 │ │ │ │ stceq 1, cr15, [r4], {164} @ 0xa4 │ │ │ │ - strbne pc, [r8, #1613] @ 0x64d @ │ │ │ │ + strbne pc, [r8, #-1613] @ 0xfffff9b3 @ │ │ │ │ ldreq pc, [r3, #-704]! @ 0xfffffd40 │ │ │ │ ldmdahi r1, {r2, r3, sl, ip, sp}^ │ │ │ │ mcr2 10, 4, pc, cr0, cr15, {2} @ │ │ │ │ svcvs 0x0004f85c │ │ │ │ vsubl.u8 , d0, d4 │ │ │ │ @ instruction: 0xf855100f │ │ │ │ addsmi lr, r9, lr, lsr r0 │ │ │ │ @@ -233505,107 +233477,107 @@ │ │ │ │ tsteq lr, r1, lsl #20 │ │ │ │ smlabbeq r6, r1, sl, lr │ │ │ │ andne pc, r0, ip, asr #17 │ │ │ │ ldrtmi sp, [r8], -fp, ror #3 │ │ │ │ pop {r0, r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf7f040f0 │ │ │ │ vceq.f32 , , │ │ │ │ - vaddw.s8 , q0, d16 │ │ │ │ + vaddw.s8 q8, q8, d16 │ │ │ │ vrhadd.s8 d16, d5, d30 │ │ │ │ - vmvn.i32 , #12 @ 0x0000000c │ │ │ │ - blmi 0x1744d0 │ │ │ │ + vshr.s64 q8, q14, #64 │ │ │ │ + blmi 0x17445c │ │ │ │ addeq pc, r2, #64, 12 @ 0x4000000 │ │ │ │ - blx 0xfe8b0a52 │ │ │ │ - eorseq sp, r3, r0, ror #11 │ │ │ │ + blx 0xfe7309de │ │ │ │ + eorseq sp, r3, r0, ror #10 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec4b62c │ │ │ │ + bl 0xfec4b5b8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r4, r8, ror #31 │ │ │ │ stmib sp, {r2, r9, sl, lr}^ │ │ │ │ movwls r2, #4354 @ 0x1102 │ │ │ │ mcr2 7, 1, pc, cr12, cr0, {7} @ │ │ │ │ @ instruction: 0xf04f9a02 │ │ │ │ stmdbls r3, {sl, fp} │ │ │ │ - bcc 0x19b050 │ │ │ │ + bcc 0x19afdc │ │ │ │ svceq 0x0001f010 │ │ │ │ andeq pc, r2, #-2147483648 @ 0x80000000 │ │ │ │ addeq pc, pc, r0, asr #7 │ │ │ │ @ instruction: 0xf8b2bf1e │ │ │ │ - blx 0x14ac460 │ │ │ │ + blx 0x14ac3ec │ │ │ │ @ instruction: 0xf801fe03 │ │ │ │ @ instruction: 0xf10ce01c │ │ │ │ @ instruction: 0xf1bc0c01 │ │ │ │ mvnle r0, r8, lsl #30 │ │ │ │ andlt r4, r4, r0, lsr #12 │ │ │ │ @ instruction: 0x4010e8bd │ │ │ │ mrclt 7, 4, APSR_nzcv, cr2, cr0, {7} │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ strmi fp, [r0], r2, lsl #1 │ │ │ │ @ instruction: 0xf64d1f15 │ │ │ │ - vmlsl.s , d16, d0[2] │ │ │ │ + vmlsl.s , d0, d0[2] │ │ │ │ stmib sp, {r0, r1, r4, r5, r9, sl}^ │ │ │ │ @ instruction: 0xf7f03100 │ │ │ │ ldmib sp, {r0, r1, r3, r4, r5, r6, r7, r8, sl, fp, ip, sp, lr, pc}^ │ │ │ │ strmi r3, [r4], -r0, lsl #2 │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ stc2 10, cr15, [r4], {95} @ 0x5f @ │ │ │ │ svccs 0x0004f855 │ │ │ │ eoreq pc, lr, r1, lsr r8 @ │ │ │ │ - strne pc, [pc], #-964 @ 0xf44bc │ │ │ │ + strne pc, [pc], #-964 @ 0xf4448 │ │ │ │ eorsvc pc, ip, r6, asr r8 @ │ │ │ │ stc2 10, cr15, [r3], {34} @ 0x22 @ │ │ │ │ @ instruction: 0x0c07ea0c │ │ │ │ andeq lr, r7, #32, 20 @ 0x20000 │ │ │ │ @ instruction: 0x0c02ea4c │ │ │ │ eorgt pc, lr, r1, lsr #16 │ │ │ │ cdpeq 1, 0, cr15, cr1, cr14, {0} │ │ │ │ svceq 0x0004f1be │ │ │ │ strbmi sp, [r0], -r6, ror #3 │ │ │ │ pop {r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf7f041f0 │ │ │ │ svclt 0x0000be5b │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec4b6f4 │ │ │ │ + bl 0xfec4b680 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r4, r8, ror #31 │ │ │ │ stmib sp, {r2, r9, sl, lr}^ │ │ │ │ movwls r2, #4354 @ 0x1102 │ │ │ │ stc2l 7, cr15, [r8, #960] @ 0x3c0 │ │ │ │ vmlsl.u8 , d0, d2 │ │ │ │ stmdbls r3, {r0, r1, r2, r3, r6} │ │ │ │ @ instruction: 0xf1a29b01 │ │ │ │ andcc r0, lr, #512 @ 0x200 │ │ │ │ svceq 0x0001f010 │ │ │ │ stceq 1, cr15, [r2], {12} │ │ │ │ addseq lr, r0, pc, asr #20 │ │ │ │ tstpeq r2, r1, lsl #2 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf8bcbf1e │ │ │ │ - blx 0x14ac530 │ │ │ │ + blx 0x14ac4bc │ │ │ │ @ instruction: 0xf801fe03 │ │ │ │ ldrmi lr, [r4, #3073] @ 0xc01 │ │ │ │ strtmi sp, [r0], -lr, ror #3 │ │ │ │ pop {r2, ip, sp, pc} │ │ │ │ @ instruction: 0xf7f04010 │ │ │ │ svclt 0x0000be2d │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ strmi fp, [ip], -r2, lsl #1 │ │ │ │ pkhbtmi r4, r0, r5, lsl #12 │ │ │ │ - strbne pc, [r8], sp, asr #12 @ │ │ │ │ + strbne pc, [r8], -sp, asr #12 @ │ │ │ │ ldrteq pc, [r3], -r0, asr #5 @ │ │ │ │ @ instruction: 0xf7f09301 │ │ │ │ - blls 0x173bc4 │ │ │ │ + blls 0x173b50 │ │ │ │ vrsubhn.i16 d20, q0, │ │ │ │ svcne 0x002c008f │ │ │ │ - blx 0x18c19ac │ │ │ │ + blx 0x18c1938 │ │ │ │ @ instruction: 0xf854fc80 │ │ │ │ @ instruction: 0xf8b12f04 │ │ │ │ tstcc r4, r2 │ │ │ │ adcmi r0, r5, #0, 18 │ │ │ │ eorsvc pc, ip, r6, asr r8 @ │ │ │ │ stc2 10, cr15, [r3], {34} @ 0x22 @ │ │ │ │ @ instruction: 0x0c07ea0c │ │ │ │ @@ -233613,71 +233585,71 @@ │ │ │ │ @ instruction: 0x0c0eea4c │ │ │ │ stcgt 8, cr15, [r2], {33} @ 0x21 │ │ │ │ strbmi sp, [r0], -r9, ror #3 │ │ │ │ pop {r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf7f041f0 │ │ │ │ svclt 0x0000bdf7 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec4b7bc │ │ │ │ + bl 0xfec4b748 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r2, r8, ror #31 │ │ │ │ @ instruction: 0x46061e94 │ │ │ │ smlabtcc r0, sp, r9, lr │ │ │ │ stc2l 7, cr15, [r4, #-960]! @ 0xfffffc40 │ │ │ │ andcs r9, r0, #0, 22 │ │ │ │ @ instruction: 0x1e5d9901 │ │ │ │ - blcs 0x10c15e4 │ │ │ │ + blcs 0x10c1570 │ │ │ │ @ instruction: 0xf8b4d819 │ │ │ │ - blx 0xcac5e4 │ │ │ │ + blx 0xcac570 │ │ │ │ @ instruction: 0xf00cfc05 │ │ │ │ - blx 0xc775f0 │ │ │ │ - bl 0x833dfc │ │ │ │ + blx 0xc7757c │ │ │ │ + bl 0x833d88 │ │ │ │ @ instruction: 0xf0100c0e │ │ │ │ svclt 0x00180f01 │ │ │ │ andsgt pc, r2, r1, lsl #16 │ │ │ │ vsubl.u8 , d0, d1 │ │ │ │ - bcs 0x2f4840 │ │ │ │ + bcs 0x2f47cc │ │ │ │ ldrtmi sp, [r0], -r8, ror #3 │ │ │ │ pop {r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf7f04070 │ │ │ │ @ instruction: 0xf04fbdc7 │ │ │ │ strb r0, [ip, r0, lsl #24]! │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ svcne 0x0014b082 │ │ │ │ @ instruction: 0xf64d4680 │ │ │ │ - vmls.f d17, d16, d0[2] │ │ │ │ + vmls.f d17, d0, d0[2] │ │ │ │ stmib sp, {r0, r1, r4, r5, r8, sl}^ │ │ │ │ @ instruction: 0xf7f03100 │ │ │ │ - blls 0x133af4 │ │ │ │ + blls 0x133a80 │ │ │ │ stmdbls r1, {r9, sp} │ │ │ │ strcc r1, [r4], #-3678 @ 0xfffff1a2 │ │ │ │ stmdale r0!, {r0, r1, r2, r3, r4, r5, r8, r9, fp, sp} │ │ │ │ - blx 0xace6ec │ │ │ │ - blx 0xaf366c │ │ │ │ + blx 0xace678 │ │ │ │ + blx 0xaf35f8 │ │ │ │ @ instruction: 0xf00cfe03 │ │ │ │ - bl 0x7f7660 │ │ │ │ + bl 0x7f75ec │ │ │ │ sbclt r0, r7, #3584 @ 0xe00 │ │ │ │ eor pc, r2, r1, lsr r8 @ │ │ │ │ andne pc, pc, r0, asr #7 │ │ │ │ eorsvc pc, r7, r5, asr r8 @ │ │ │ │ vmlaeq.f32 s28, s14, s29 │ │ │ │ @ instruction: 0x0c07ea0c │ │ │ │ @ instruction: 0x0c0cea4e │ │ │ │ eorgt pc, r2, r1, lsr #16 │ │ │ │ - bcs 0x200e84 │ │ │ │ + bcs 0x200e10 │ │ │ │ strbmi sp, [r0], -r1, ror #3 │ │ │ │ pop {r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf7f041f0 │ │ │ │ @ instruction: 0xf04fbd89 │ │ │ │ strb r0, [r4, r0, lsl #24]! │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec4b89c │ │ │ │ + bl 0xfec4b828 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r2, r8, ror #31 │ │ │ │ @ instruction: 0x461c4615 │ │ │ │ tstls r1, r6, lsl #12 │ │ │ │ ldc2l 7, cr15, [r4], #960 @ 0x3c0 │ │ │ │ @ instruction: 0xf3c09b01 │ │ │ │ @ instruction: 0xf105014f │ │ │ │ @@ -233705,69 +233677,69 @@ │ │ │ │ svceq 0x00e8f8cc │ │ │ │ @ instruction: 0x460d4616 │ │ │ │ pkhbtmi r4, r0, ip, lsl #12 │ │ │ │ ldc2 7, cr15, [lr], #960 @ 0x3c0 │ │ │ │ vrsubhn.i16 d20, q0, │ │ │ │ @ instruction: 0xf106038f │ │ │ │ svcne 0x0030020c │ │ │ │ - strbne pc, [r8, #1613] @ 0x64d @ │ │ │ │ + strbne pc, [r8, #-1613] @ 0xfffff9b3 @ │ │ │ │ ldreq pc, [r3, #-704]! @ 0xfffffd40 │ │ │ │ andcc r1, r4, r6, ror #28 │ │ │ │ ldmdale lr, {r0, r1, r2, r3, r4, r5, sl, fp, sp} │ │ │ │ - blx 0xace758 │ │ │ │ - blx 0xaf3758 │ │ │ │ + blx 0xace6e4 │ │ │ │ + blx 0xaf36e4 │ │ │ │ @ instruction: 0xf00cfe04 │ │ │ │ - bl 0x7f774c │ │ │ │ + bl 0x7f76d8 │ │ │ │ sbcslt r0, pc, #3584 @ 0xe00 │ │ │ │ @ instruction: 0xe002f8b1 │ │ │ │ ldmdbeq fp, {r2, r8, ip, sp} │ │ │ │ @ instruction: 0xf8554282 │ │ │ │ - b 0xc90838 │ │ │ │ - b 0x3f7f7c │ │ │ │ - b 0x1477780 │ │ │ │ + b 0xc907c4 │ │ │ │ + b 0x3f7f08 │ │ │ │ + b 0x147770c │ │ │ │ @ instruction: 0xf8210c0c │ │ │ │ mvnle ip, r2, lsl #24 │ │ │ │ pop {r6, r9, sl, lr} │ │ │ │ @ instruction: 0xf7f041f0 │ │ │ │ @ instruction: 0xf04fbd15 │ │ │ │ strb r0, [r6, r0, lsl #24]! │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strmi fp, [r4], -r2, lsl #1 │ │ │ │ stmib sp, {r1, r2, r4, r7, r9, sl, fp, ip}^ │ │ │ │ @ instruction: 0xf7f03100 │ │ │ │ - blls 0x133998 │ │ │ │ + blls 0x133924 │ │ │ │ stmdbls r1, {r0, r2, r9, sl, lr} │ │ │ │ @ instruction: 0xf1c32000 │ │ │ │ strmi r0, [r7], -r0, lsr #16 │ │ │ │ svcgt 0x0002f936 │ │ │ │ eoreq pc, r0, #-1073741780 @ 0xc000002c │ │ │ │ vfmsvc.f32 s29, s24, s30 │ │ │ │ stc2 10, cr15, [r3], {44} @ 0x2c @ │ │ │ │ @ instruction: 0xf908fa0e │ │ │ │ vpmax.s8 , q1, q7 │ │ │ │ @ instruction: 0x0c09ea4c │ │ │ │ - b 0x1424528 │ │ │ │ - blx 0x14777d4 │ │ │ │ + b 0x14244b4 │ │ │ │ + blx 0x1477760 │ │ │ │ @ instruction: 0xf1bcfe03 │ │ │ │ @ instruction: 0xf17e0f80 │ │ │ │ @ instruction: 0xf0050200 │ │ │ │ svclt 0x00a40201 │ │ │ │ - beq 0x20f091c │ │ │ │ - ble 0x386228 │ │ │ │ + beq 0x20f08a8 │ │ │ │ + ble 0x3861b4 │ │ │ │ svceq 0x0080f11c │ │ │ │ @ instruction: 0xf15e46e2 │ │ │ │ @ instruction: 0xf04f0e00 │ │ │ │ svclt 0x00bc0900 │ │ │ │ - beq 0xfe130934 │ │ │ │ + beq 0xfe1308c0 │ │ │ │ @ instruction: 0xb10a4691 │ │ │ │ andsge pc, r0, r1, lsl #16 │ │ │ │ - b 0x12c0808 │ │ │ │ + b 0x12c0794 │ │ │ │ vabdl.u8 q8, d5, d9 │ │ │ │ stmdacs r8, {r0, r1, r2, r3, r7, r8, sl} │ │ │ │ tstlt pc, ip, asr #3 │ │ │ │ movtpl pc, #1284 @ 0x504 @ │ │ │ │ andsvs r2, sl, #268435456 @ 0x10000000 │ │ │ │ andlt r4, r2, r0, lsr #12 │ │ │ │ @ instruction: 0x47f0e8bd │ │ │ │ @@ -233781,19 +233753,19 @@ │ │ │ │ movwls r2, #5632 @ 0x1600 │ │ │ │ stc2 7, cr15, [sl], #-960 @ 0xfffffc40 │ │ │ │ vmovne.f64 d9, #145 @ 0xc0880000 -4.250 │ │ │ │ subeq pc, pc, r0, asr #7 │ │ │ │ @ instruction: 0xf1c3370e │ │ │ │ @ instruction: 0xf9310820 │ │ │ │ @ instruction: 0xf1b3cf02 │ │ │ │ - b 0x14b50dc │ │ │ │ - blx 0xc14410 │ │ │ │ - blx 0x4b3870 │ │ │ │ - blx 0x14b2c88 │ │ │ │ - b 0x1431074 │ │ │ │ + b 0x14b5068 │ │ │ │ + blx 0xc1439c │ │ │ │ + blx 0x4b37fc │ │ │ │ + blx 0x14b2c14 │ │ │ │ + b 0x1431000 │ │ │ │ svclt 0x00580c09 │ │ │ │ @ instruction: 0x0c02ea4c │ │ │ │ @ instruction: 0xfe03fa4e │ │ │ │ svceq 0x0080f1bc │ │ │ │ andeq pc, r0, #-2147483617 @ 0x8000001f │ │ │ │ andeq pc, r1, #0 │ │ │ │ @ instruction: 0xf04fbfa4 │ │ │ │ @@ -233801,61 +233773,61 @@ │ │ │ │ @ instruction: 0xf11cda0a │ │ │ │ strbtmi r0, [r2], r0, lsl #31 │ │ │ │ mcreq 1, 0, pc, cr0, cr14, {2} @ │ │ │ │ stmdbeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf04fbfbc │ │ │ │ ldrmi r0, [r1], r0, lsl #21 │ │ │ │ @ instruction: 0xf885b10a │ │ │ │ - b 0x129c8b0 │ │ │ │ + b 0x129c83c │ │ │ │ stmeq r0, {r0, r3, r9, sl} │ │ │ │ adcsmi r3, r9, #8388608 @ 0x800000 │ │ │ │ tstlt lr, sp, asr #3 │ │ │ │ movtpl pc, #1284 @ 0x504 @ │ │ │ │ andsvs r2, sl, #268435456 @ 0x10000000 │ │ │ │ andlt r4, r2, r0, lsr #12 │ │ │ │ @ instruction: 0x47f0e8bd │ │ │ │ stcllt 7, cr15, [sl], #-960 @ 0xfffffc40 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ svcne 0x0015b082 │ │ │ │ @ instruction: 0xf64d4604 │ │ │ │ - vqdmlsl.s , d16, d0[2] │ │ │ │ + vqdmlsl.s , d0, d0[2] │ │ │ │ stmib sp, {r0, r1, r4, r5, r8, r9, sl}^ │ │ │ │ @ instruction: 0xf7f03100 │ │ │ │ - blls 0x133840 │ │ │ │ + blls 0x1337cc │ │ │ │ stmdbls r1, {r9, sp} │ │ │ │ @ instruction: 0xf1c34616 │ │ │ │ @ instruction: 0xf8550820 │ │ │ │ - b 0x14e8514 │ │ │ │ - blx 0xc144b8 │ │ │ │ - blx 0x4b3918 │ │ │ │ - b 0x1432d30 │ │ │ │ + b 0x14e84a0 │ │ │ │ + blx 0xc14444 │ │ │ │ + blx 0x4b38a4 │ │ │ │ + b 0x1432cbc │ │ │ │ @ instruction: 0xf1b30c09 │ │ │ │ - blx 0x1476d98 │ │ │ │ + blx 0x1476d24 │ │ │ │ svclt 0x005cfa03 │ │ │ │ @ instruction: 0xf909fa4e │ │ │ │ @ instruction: 0x0c09ea4c │ │ │ │ svcmi 0x0000f5bc │ │ │ │ mcreq 1, 0, pc, cr0, cr10, {3} @ │ │ │ │ @ instruction: 0xf51cda2b │ │ │ │ strbtmi r4, [r1], r0, lsl #30 │ │ │ │ - beq 0x130ea0 │ │ │ │ + beq 0x130e2c │ │ │ │ @ instruction: 0xf04fbfae │ │ │ │ @ instruction: 0xf0000c00 │ │ │ │ @ instruction: 0xf44f0c01 │ │ │ │ - blx 0x18c6d48 │ │ │ │ + blx 0x18c6cd4 │ │ │ │ @ instruction: 0xf831fe80 │ │ │ │ - b 0x129c9d8 │ │ │ │ + b 0x129c964 │ │ │ │ vrsubhn.i16 d16, q0, q6 │ │ │ │ @ instruction: 0xf857100f │ │ │ │ - b 0xba4a54 │ │ │ │ - b 0x338190 │ │ │ │ - b 0x1477994 │ │ │ │ + b 0xba49e0 │ │ │ │ + b 0x33811c │ │ │ │ + b 0x1477920 │ │ │ │ @ instruction: 0xf8210c0c │ │ │ │ andcc ip, r1, #34 @ 0x22 │ │ │ │ bicle r2, r6, r4, lsl #20 │ │ │ │ @ instruction: 0xf504b11e │ │ │ │ andcs r5, r1, #64, 6 │ │ │ │ @ instruction: 0x4620621a │ │ │ │ pop {r1, ip, sp, pc} │ │ │ │ @@ -233865,47 +233837,47 @@ │ │ │ │ @ instruction: 0xe7da79ff │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strmi fp, [sp], -r2, lsl #1 │ │ │ │ @ instruction: 0x46044617 │ │ │ │ - stmiane r8, {r0, r2, r3, r6, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + stmdane r8, {r0, r2, r3, r6, r9, sl, ip, sp, lr, pc}^ │ │ │ │ ldmdaeq r3!, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf7f09301 │ │ │ │ - blls 0x17377c │ │ │ │ + blls 0x173708 │ │ │ │ vrsubhn.i16 d20, q0, │ │ │ │ svcne 0x003d008f │ │ │ │ strcc r2, [ip, -r0, lsl #12] │ │ │ │ stmdbeq r0!, {r0, r1, r6, r7, r8, ip, sp, lr, pc} │ │ │ │ svccs 0x0004f855 │ │ │ │ vfmsvc.f32 s29, s4, s30 │ │ │ │ stc2 10, cr15, [r3], {34} @ 0x22 @ │ │ │ │ - blx 0x373210 │ │ │ │ + blx 0x37319c │ │ │ │ @ instruction: 0x0c0aea4c │ │ │ │ - beq 0x9310ac │ │ │ │ + beq 0x931038 │ │ │ │ vpmax.s8 , , q7 │ │ │ │ - blx 0x14a4758 │ │ │ │ - b 0x1433214 │ │ │ │ + blx 0x14a46e4 │ │ │ │ + b 0x14331a0 │ │ │ │ @ instruction: 0xf5bc0c0a │ │ │ │ @ instruction: 0xf1724f00 │ │ │ │ - ble 0xaf81f8 │ │ │ │ + ble 0xaf8184 │ │ │ │ svcmi 0x0000f51c │ │ │ │ rscscc pc, pc, #-2147483620 @ 0x8000001c │ │ │ │ @ instruction: 0xf04fbfae │ │ │ │ @ instruction: 0xf0000a00 │ │ │ │ vst1.8 {d16-d17}, [pc], r1 │ │ │ │ sbclt r4, r2, #0, 24 │ │ │ │ @ instruction: 0xe002f8b1 │ │ │ │ - b 0x1280e28 │ │ │ │ + b 0x1280db4 │ │ │ │ stmdbeq r0, {r1, r3, r9, sl} │ │ │ │ @ instruction: 0xf85842bd │ │ │ │ - b 0xc7caec │ │ │ │ - b 0x3f8230 │ │ │ │ - b 0x1477a34 │ │ │ │ + b 0xc7ca78 │ │ │ │ + b 0x3f81bc │ │ │ │ + b 0x14779c0 │ │ │ │ @ instruction: 0xf8210c0c │ │ │ │ bicle ip, r9, r2, lsl #24 │ │ │ │ @ instruction: 0xf504b11e │ │ │ │ andcs r5, r1, #64, 6 │ │ │ │ @ instruction: 0x4620621a │ │ │ │ pop {r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf7f047f0 │ │ │ │ @@ -233920,81 +233892,81 @@ │ │ │ │ @ instruction: 0x4604461d │ │ │ │ @ instruction: 0xf7f09101 │ │ │ │ @ instruction: 0xf04ffb13 │ │ │ │ stmdbls r1, {r9, sl, fp} │ │ │ │ @ instruction: 0x46771eb3 │ │ │ │ svcgt 0x0002f833 │ │ │ │ andeq pc, r1, #0 │ │ │ │ - blx 0xbfe288 │ │ │ │ + blx 0xbfe214 │ │ │ │ @ instruction: 0xf5bcfc05 │ │ │ │ strbtmi r7, [r0], r0, lsl #31 │ │ │ │ ldrmi fp, [r6], -r4, lsr #30 │ │ │ │ ldmeq pc!, {r0, r1, r2, r3, r6, ip, sp, lr, pc}^ @ │ │ │ │ @ instruction: 0xf801b10a │ │ │ │ @ instruction: 0xf10e801e │ │ │ │ teqmi r7, #1, 28 │ │ │ │ addeq pc, pc, r0, asr #7 │ │ │ │ svceq 0x0008f1be │ │ │ │ tstlt pc, r6, ror #3 │ │ │ │ movtpl pc, #1284 @ 0x504 @ │ │ │ │ andsvs r2, sl, #268435456 @ 0x10000000 │ │ │ │ andlt r4, r2, r0, lsr #12 │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ - bllt 0x1cb2a84 │ │ │ │ + bllt 0x1cb2a10 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ ldrmi r4, [r0], lr, lsl #12 │ │ │ │ ldrmi r4, [sp], -r4, lsl #12 │ │ │ │ - blx 0xff832aa0 │ │ │ │ + blx 0xff832a2c │ │ │ │ @ instruction: 0xf1a84631 │ │ │ │ vmull.p8 q8, d0, d2 │ │ │ │ cps #15 │ │ │ │ strcs r0, [r0], -lr, lsl #16 │ │ │ │ svcgt 0x0002f83e │ │ │ │ andeq pc, r1, #0 │ │ │ │ - blx 0xbfd6fc │ │ │ │ + blx 0xbfd688 │ │ │ │ @ instruction: 0xf5bcfc05 │ │ │ │ strbtmi r7, [r7], -r0, lsl #31 │ │ │ │ ldrmi fp, [r3], -r4, lsr #30 │ │ │ │ strdlt r2, [r2, -pc] │ │ │ │ tstmi lr, #79 @ 0x4f │ │ │ │ smlabbcc r2, r0, r8, r0 │ │ │ │ strdle r4, [fp, #80]! @ 0x50 │ │ │ │ @ instruction: 0xf504b11e │ │ │ │ andcs r5, r1, #64, 6 │ │ │ │ @ instruction: 0x4620621a │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ - bllt 0xfb2aec │ │ │ │ + bllt 0xfb2a78 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ ldrmi fp, [sp], -r3, lsl #1 │ │ │ │ svcne 0x00164604 │ │ │ │ - stmiane r8, {r0, r2, r3, r6, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + stmdane r8, {r0, r2, r3, r6, r9, sl, ip, sp, lr, pc}^ │ │ │ │ ldmdaeq r3!, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf7f09101 │ │ │ │ stmdbls r1, {r0, r1, r5, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ andcs r4, r0, r3, lsl #12 │ │ │ │ @ instruction: 0xf8564607 │ │ │ │ @ instruction: 0xf04f2f04 │ │ │ │ - blx 0x976f64 │ │ │ │ + blx 0x976ef0 │ │ │ │ sbcslt pc, sl, #1280 @ 0x500 │ │ │ │ svccc 0x0080f5bc │ │ │ │ usat16mi fp, #6, r8 │ │ │ │ eorgt pc, r0, r1, lsr r8 @ │ │ │ │ eorscs pc, r2, r8, asr r8 @ │ │ │ │ @ instruction: 0xf64fbf24 │ │ │ │ @ instruction: 0xf0037eff │ │ │ │ @ instruction: 0xf3c30901 │ │ │ │ - b 0xbf97c4 │ │ │ │ - b 0x477b94 │ │ │ │ - b 0x13f8398 │ │ │ │ + b 0xbf9750 │ │ │ │ + b 0x477b20 │ │ │ │ + b 0x13f8324 │ │ │ │ @ instruction: 0xf8210c0e │ │ │ │ andcc ip, r1, r0, lsr #32 │ │ │ │ streq lr, [r9, -r7, asr #20] │ │ │ │ bicsle r2, ip, r4, lsl #16 │ │ │ │ @ instruction: 0xf504b11f │ │ │ │ andcs r5, r1, #64, 6 │ │ │ │ @ instruction: 0x4620621a │ │ │ │ @@ -234003,75 +233975,75 @@ │ │ │ │ svclt 0x0000baf5 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ ldrmi r4, [r7], -lr, lsl #12 │ │ │ │ @ instruction: 0x4604461d │ │ │ │ - stmiane r8, {r0, r2, r3, r6, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + stmdane r8, {r0, r2, r3, r6, r9, sl, ip, sp, lr, pc}^ │ │ │ │ ldmdaeq r3!, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ - blx 0x18b2b9c │ │ │ │ + blx 0x18b2b28 │ │ │ │ svcne 0x003b4631 │ │ │ │ addeq pc, pc, r0, asr #7 │ │ │ │ strcs r3, [r0], -ip, lsl #14 │ │ │ │ svccs 0x0004f853 │ │ │ │ @ instruction: 0xf04f3104 │ │ │ │ - blx 0x976ff4 │ │ │ │ + blx 0x976f80 │ │ │ │ sbclt pc, r2, #1280 @ 0x500 │ │ │ │ svccc 0x0080f5bc │ │ │ │ usat16mi fp, #6, r8 │ │ │ │ stcgt 8, cr15, [r2], {49} @ 0x31 │ │ │ │ eorscs pc, r2, r8, asr r8 @ │ │ │ │ @ instruction: 0xf000bf24 │ │ │ │ @ instruction: 0xf64f0901 │ │ │ │ - b 0x1294810 │ │ │ │ - b 0xbf643c │ │ │ │ - b 0x477c24 │ │ │ │ - b 0x13f8428 │ │ │ │ + b 0x129479c │ │ │ │ + b 0xbf63c8 │ │ │ │ + b 0x477bb0 │ │ │ │ + b 0x13f83b4 │ │ │ │ stmdbeq r0, {r1, r2, r3, sl, fp} │ │ │ │ @ instruction: 0xf82142bb │ │ │ │ bicsle ip, sp, r2, lsl #24 │ │ │ │ @ instruction: 0xf504b11e │ │ │ │ andcs r5, r1, #64, 6 │ │ │ │ @ instruction: 0x4620621a │ │ │ │ mvnsmi lr, #12386304 @ 0xbd0000 │ │ │ │ - blt 0xfed32c00 │ │ │ │ + blt 0xfed32b8c │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strmi fp, [r4], -r3, lsl #1 │ │ │ │ stmib sp, {r1, r2, r4, r7, r9, sl, fp, ip}^ │ │ │ │ @ instruction: 0xf7f03100 │ │ │ │ - blls 0x1334d4 │ │ │ │ + blls 0x133460 │ │ │ │ stmdbls r1, {r0, r2, r9, sl, lr} │ │ │ │ @ instruction: 0xf1c32000 │ │ │ │ strmi r0, [r7], -r0, lsr #16 │ │ │ │ svcgt 0x0002f936 │ │ │ │ eoreq pc, r0, #-1073741780 @ 0xc000002c │ │ │ │ vfmsvc.f32 s29, s24, s30 │ │ │ │ stc2 10, cr15, [r3], {44} @ 0x2c @ │ │ │ │ @ instruction: 0xf908fa0e │ │ │ │ vpmax.s8 , q1, q7 │ │ │ │ @ instruction: 0x0c09ea4c │ │ │ │ - b 0x14249ec │ │ │ │ - blx 0x1477c98 │ │ │ │ + b 0x1424978 │ │ │ │ + blx 0x1477c24 │ │ │ │ @ instruction: 0xf5bcfe03 │ │ │ │ @ instruction: 0xf17e7f80 │ │ │ │ @ instruction: 0xf0050200 │ │ │ │ svclt 0x00a40201 │ │ │ │ - ldcleq 0, cr15, [pc], #316 @ 0xf4de0 │ │ │ │ - ble 0x2466ec │ │ │ │ + ldcleq 0, cr15, [pc], #316 @ 0xf4d6c │ │ │ │ + ble 0x246678 │ │ │ │ stmdbeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ svclt 0x00bc45ce │ │ │ │ ldrmi r4, [r1], ip, asr #13 │ │ │ │ @ instruction: 0xf801b10a │ │ │ │ andcc ip, r1, r0, lsl r0 │ │ │ │ streq lr, [r9, -r7, asr #20] │ │ │ │ - streq pc, [pc, #965] @ 0xf5089 │ │ │ │ + streq pc, [pc, #965] @ 0xf5015 │ │ │ │ bicsle r2, r1, r8, lsl #16 │ │ │ │ @ instruction: 0xf504b11f │ │ │ │ andcs r5, r1, #64, 6 │ │ │ │ @ instruction: 0x4620621a │ │ │ │ pop {r0, r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf7f043f0 │ │ │ │ svclt 0x0000ba61 │ │ │ │ @@ -234084,19 +234056,19 @@ │ │ │ │ movwls r2, #5632 @ 0x1600 │ │ │ │ @ instruction: 0xf9ccf7f0 │ │ │ │ vmovne.f64 d9, #145 @ 0xc0880000 -4.250 │ │ │ │ subeq pc, pc, r0, asr #7 │ │ │ │ @ instruction: 0xf1c3370e │ │ │ │ @ instruction: 0xf9310820 │ │ │ │ @ instruction: 0xf1b3cf02 │ │ │ │ - b 0x14b5598 │ │ │ │ - blx 0xc148cc │ │ │ │ - blx 0x4b3d2c │ │ │ │ - blx 0x14b3144 │ │ │ │ - b 0x1431530 │ │ │ │ + b 0x14b5524 │ │ │ │ + blx 0xc14858 │ │ │ │ + blx 0x4b3cb8 │ │ │ │ + blx 0x14b30d0 │ │ │ │ + b 0x14314bc │ │ │ │ svclt 0x00580c09 │ │ │ │ @ instruction: 0x0c02ea4c │ │ │ │ @ instruction: 0xfe03fa4e │ │ │ │ svcvc 0x0080f5bc │ │ │ │ andeq pc, r0, #-2147483617 @ 0x8000001f │ │ │ │ andeq pc, r1, #0 │ │ │ │ @ instruction: 0xf04fbfa4 │ │ │ │ @@ -234117,45 +234089,45 @@ │ │ │ │ svclt 0x0000ba11 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ svcne 0x0015b082 │ │ │ │ @ instruction: 0xf64d4604 │ │ │ │ - vqdmlsl.s , d16, d0[2] │ │ │ │ + vqdmlsl.s , d0, d0[2] │ │ │ │ stmib sp, {r0, r1, r4, r5, r8, r9, sl}^ │ │ │ │ @ instruction: 0xf7f03100 │ │ │ │ - blls 0x13338c │ │ │ │ + blls 0x133318 │ │ │ │ stmdbls r1, {r9, sp} │ │ │ │ @ instruction: 0xf1c34616 │ │ │ │ @ instruction: 0xf8550820 │ │ │ │ - b 0x14e89c8 │ │ │ │ - blx 0xc1496c │ │ │ │ - blx 0x4b3dcc │ │ │ │ - b 0x14331e4 │ │ │ │ + b 0x14e8954 │ │ │ │ + blx 0xc148f8 │ │ │ │ + blx 0x4b3d58 │ │ │ │ + b 0x1433170 │ │ │ │ @ instruction: 0xf1b30c09 │ │ │ │ - blx 0x147724c │ │ │ │ + blx 0x14771d8 │ │ │ │ svclt 0x005cfa03 │ │ │ │ @ instruction: 0xf909fa4e │ │ │ │ @ instruction: 0x0c09ea4c │ │ │ │ svccc 0x0080f5bc │ │ │ │ mcreq 1, 0, pc, cr0, cr10, {3} @ │ │ │ │ @ instruction: 0xf1bada29 │ │ │ │ svclt 0x00ab0f00 │ │ │ │ @ instruction: 0xf00046e1 │ │ │ │ @ instruction: 0xf04f0c01 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ - blx 0x18b71f8 │ │ │ │ + blx 0x18b7184 │ │ │ │ @ instruction: 0xf831fe80 │ │ │ │ - b 0x129ce88 │ │ │ │ + b 0x129ce14 │ │ │ │ vrsubhn.i16 d16, q0, q6 │ │ │ │ @ instruction: 0xf857100f │ │ │ │ - b 0xba4f04 │ │ │ │ - b 0x338640 │ │ │ │ - b 0x1477e44 │ │ │ │ + b 0xba4e90 │ │ │ │ + b 0x3385cc │ │ │ │ + b 0x1477dd0 │ │ │ │ @ instruction: 0xf8210c0c │ │ │ │ andcc ip, r1, #34 @ 0x22 │ │ │ │ bicle r2, r8, r4, lsl #20 │ │ │ │ @ instruction: 0xf504b11e │ │ │ │ andcs r5, r1, #64, 6 │ │ │ │ @ instruction: 0x4620621a │ │ │ │ pop {r1, ip, sp, pc} │ │ │ │ @@ -234165,46 +234137,46 @@ │ │ │ │ @ instruction: 0xe7da79ff │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strmi fp, [sp], -r2, lsl #1 │ │ │ │ @ instruction: 0x46044617 │ │ │ │ - stmiane r8, {r0, r2, r3, r6, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + stmdane r8, {r0, r2, r3, r6, r9, sl, ip, sp, lr, pc}^ │ │ │ │ ldmdaeq r3!, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf7f09301 │ │ │ │ - blls 0x1732cc │ │ │ │ + blls 0x173258 │ │ │ │ vrsubhn.i16 d20, q0, │ │ │ │ svcne 0x003d008f │ │ │ │ strcc r2, [ip, -r0, lsl #12] │ │ │ │ stmdbeq r0!, {r0, r1, r6, r7, r8, ip, sp, lr, pc} │ │ │ │ svccs 0x0004f855 │ │ │ │ vfmsvc.f32 s29, s4, s30 │ │ │ │ stc2 10, cr15, [r3], {34} @ 0x22 @ │ │ │ │ vpmax.s8 d15, d9, d14 │ │ │ │ @ instruction: 0x0c02ea4c │ │ │ │ eoreq pc, r0, #-1073741780 @ 0xc000002c │ │ │ │ - blx 0x1f37cc │ │ │ │ - blx 0x14a4c08 │ │ │ │ - b 0x14316a4 │ │ │ │ + blx 0x1f3758 │ │ │ │ + blx 0x14a4b94 │ │ │ │ + b 0x1431630 │ │ │ │ @ instruction: 0xf5bc0c02 │ │ │ │ @ instruction: 0xf17a3f80 │ │ │ │ - ble 0xa756a8 │ │ │ │ + ble 0xa75634 │ │ │ │ svceq 0x0000f1ba │ │ │ │ @ instruction: 0xf04fbfae │ │ │ │ @ instruction: 0xf0000a00 │ │ │ │ @ instruction: 0xf04f0a01 │ │ │ │ sbclt r0, r2, #0, 24 │ │ │ │ @ instruction: 0xe002f8b1 │ │ │ │ - b 0x12812d4 │ │ │ │ + b 0x1281260 │ │ │ │ stmdbeq r0, {r1, r3, r9, sl} │ │ │ │ @ instruction: 0xf85842bd │ │ │ │ - b 0xc7cf98 │ │ │ │ - b 0x3f86dc │ │ │ │ - b 0x1477ee0 │ │ │ │ + b 0xc7cf24 │ │ │ │ + b 0x3f8668 │ │ │ │ + b 0x1477e6c │ │ │ │ @ instruction: 0xf8210c0c │ │ │ │ bicle ip, fp, r2, lsl #24 │ │ │ │ @ instruction: 0xf504b11e │ │ │ │ andcs r5, r1, #64, 6 │ │ │ │ @ instruction: 0x4620621a │ │ │ │ pop {r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf7f047f0 │ │ │ │ @@ -234214,56 +234186,56 @@ │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ cdpne 0, 9, cr11, cr6, cr2, {4} │ │ │ │ stmib sp, {r2, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf7f03100 │ │ │ │ - blls 0x133214 │ │ │ │ + blls 0x1331a0 │ │ │ │ stmdbls r1, {r9, sp} │ │ │ │ ldrmi r4, [r7], -r5, lsl #12 │ │ │ │ @ instruction: 0x36021e58 │ │ │ │ ldmdale r6, {r0, r1, r2, r3, r4, r5, r8, r9, fp, sp}^ │ │ │ │ @ instruction: 0x8000f9b6 │ │ │ │ stmdbeq r0!, {r6, r7, r8, ip, sp, lr, pc} │ │ │ │ - beq 0x9315fc │ │ │ │ + beq 0x931588 │ │ │ │ vfmsvc.f32 s29, s16, s30 │ │ │ │ stc2 10, cr15, [r0], {40} @ 0x28 @ │ │ │ │ @ instruction: 0xf803fa28 │ │ │ │ @ instruction: 0xf909fa0e │ │ │ │ @ instruction: 0x0c09ea4c │ │ │ │ stmdbeq r0!, {r0, r1, r6, r7, r8, ip, sp, lr, pc} │ │ │ │ - blx 0x14a4cb8 │ │ │ │ - blx 0x4b3784 │ │ │ │ + blx 0x14a4c44 │ │ │ │ + blx 0x4b3710 │ │ │ │ svclt 0x0058f909 │ │ │ │ @ instruction: 0x0c0aea4c │ │ │ │ stmdaeq r9, {r3, r6, r9, fp, sp, lr, pc} │ │ │ │ stmdbeq r0!, {r0, r1, r4, r5, r7, r8, ip, sp, lr, pc} │ │ │ │ stceq 0, cr15, [r1], {12} │ │ │ │ - blx 0x14a4ce4 │ │ │ │ - b 0x133339c │ │ │ │ - blx 0x1476fa0 │ │ │ │ - bl 0x83478c │ │ │ │ + blx 0x14a4c70 │ │ │ │ + b 0x1333328 │ │ │ │ + blx 0x1476f2c │ │ │ │ + bl 0x834718 │ │ │ │ @ instruction: 0xf14e0c08 │ │ │ │ @ instruction: 0xf1bc0e00 │ │ │ │ @ instruction: 0xf17e0f80 │ │ │ │ svclt 0x00a20800 │ │ │ │ cdpeq 0, 0, cr15, cr1, cr5, {0} │ │ │ │ - ldcleq 0, cr15, [pc], #-316 @ 0xf4e5c │ │ │ │ - ble 0x346b5c │ │ │ │ + ldcleq 0, cr15, [pc], #-316 @ 0xf4de8 │ │ │ │ + ble 0x346ae8 │ │ │ │ svceq 0x0080f11c │ │ │ │ mcreq 1, 0, pc, cr0, cr14, {2} @ │ │ │ │ @ instruction: 0xf005da1d │ │ │ │ @ instruction: 0xf04f0e01 │ │ │ │ ldrbtmi r0, [r0], r0, lsl #25 │ │ │ │ svceq 0x0000f1be │ │ │ │ @ instruction: 0xf801d001 │ │ │ │ andcc ip, r1, #18 │ │ │ │ streq lr, [r8, -r7, asr #20] │ │ │ │ - streq pc, [pc, #965] @ 0xf5389 │ │ │ │ + streq pc, [pc, #965] @ 0xf5315 │ │ │ │ lslsle r2, r8, #20 │ │ │ │ @ instruction: 0xf504b11f │ │ │ │ andcs r5, r1, #64, 6 │ │ │ │ @ instruction: 0x4620621a │ │ │ │ pop {r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf7f047f0 │ │ │ │ @ instruction: 0xf04fb8e1 │ │ │ │ @@ -234277,29 +234249,29 @@ │ │ │ │ ldrmi fp, [r7], -r2, lsl #1 │ │ │ │ strmi r4, [r4], -sp, lsl #12 │ │ │ │ movwls r2, #5632 @ 0x1600 │ │ │ │ @ instruction: 0xf846f7f0 │ │ │ │ @ instruction: 0xf3c09b01 │ │ │ │ cdpne 1, 11, cr0, cr8, cr15, {2} │ │ │ │ cdpne 7, 5, cr3, cr10, cr14, {0} │ │ │ │ - blcs 0x10c1024 │ │ │ │ + blcs 0x10c0fb0 │ │ │ │ @ instruction: 0xf9b0d855 │ │ │ │ @ instruction: 0xf1c28000 │ │ │ │ @ instruction: 0xf1b20920 │ │ │ │ - b 0x14b78ac │ │ │ │ - blx 0xb14bd0 │ │ │ │ - blx 0xb3403c │ │ │ │ - blx 0x4b3044 │ │ │ │ - b 0x1433460 │ │ │ │ + b 0x14b7838 │ │ │ │ + blx 0xb14b5c │ │ │ │ + blx 0xb33fc8 │ │ │ │ + blx 0x4b2fd0 │ │ │ │ + b 0x14333ec │ │ │ │ @ instruction: 0xf1c30c09 │ │ │ │ svclt 0x00580920 │ │ │ │ - blx 0x3b3980 │ │ │ │ + blx 0x3b390c │ │ │ │ @ instruction: 0xf909fa0e │ │ │ │ - b 0x1424db0 │ │ │ │ - b 0x12f807c │ │ │ │ + b 0x1424d3c │ │ │ │ + b 0x12f8008 │ │ │ │ @ instruction: 0xf1b30809 │ │ │ │ @ instruction: 0xf00c0920 │ │ │ │ svclt 0x005c0c01 │ │ │ │ @ instruction: 0xf909fa4e │ │ │ │ stmdaeq r9, {r3, r6, r9, fp, sp, lr, pc} │ │ │ │ @ instruction: 0xfe03fa4e │ │ │ │ @ instruction: 0x0c08eb1c │ │ │ │ @@ -234307,15 +234279,15 @@ │ │ │ │ svceq 0x0080f1bc │ │ │ │ stmdaeq r0, {r1, r2, r3, r4, r5, r6, r8, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf001bfa2 │ │ │ │ @ instruction: 0xf04f0e01 │ │ │ │ uxtahmi r0, r0, pc, ror #24 @ │ │ │ │ @ instruction: 0xf11cda09 │ │ │ │ @ instruction: 0xf15e0f80 │ │ │ │ - ble 0x7f8894 │ │ │ │ + ble 0x7f8820 │ │ │ │ cdpeq 0, 0, cr15, cr1, cr1, {0} │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf1be46f0 │ │ │ │ andle r0, r1, r0, lsl #30 │ │ │ │ andgt pc, r1, r5, lsl #17 │ │ │ │ streq lr, [r8], -r6, asr #20 │ │ │ │ strcc r0, [r2, #-2185] @ 0xfffff777 │ │ │ │ @@ -234331,60 +234303,60 @@ │ │ │ │ strb r0, [r2, r1, lsl #28]! │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ svcne 0x0016b082 │ │ │ │ @ instruction: 0xf64d4604 │ │ │ │ - vmul.i d17, d16, d0[2] │ │ │ │ + vmul.i d17, d0, d0[2] │ │ │ │ stmib sp, {r0, r1, r4, r5, fp}^ │ │ │ │ @ instruction: 0xf7ef3100 │ │ │ │ - blls 0x135034 │ │ │ │ + blls 0x134fc0 │ │ │ │ stmdbls r1, {r9, sp} │ │ │ │ mrcne 6, 2, r4, cr13, cr7, {0} │ │ │ │ - blcs 0x10c291c │ │ │ │ + blcs 0x10c28a8 │ │ │ │ @ instruction: 0xf8d6d858 │ │ │ │ @ instruction: 0xf1c59000 │ │ │ │ - b 0x14b7998 │ │ │ │ - blx 0xb54cc0 │ │ │ │ - blx 0xb74134 │ │ │ │ - blx 0x4b3530 │ │ │ │ - b 0x1433950 │ │ │ │ + b 0x14b7924 │ │ │ │ + blx 0xb54c4c │ │ │ │ + blx 0xb740c0 │ │ │ │ + blx 0x4b34bc │ │ │ │ + b 0x14338dc │ │ │ │ @ instruction: 0xf1b50c0a │ │ │ │ svclt 0x005c0a20 │ │ │ │ - blx 0x3b3a6c │ │ │ │ + blx 0x3b39f8 │ │ │ │ @ instruction: 0x0c0aea4c │ │ │ │ - beq 0x931848 │ │ │ │ + beq 0x9317d4 │ │ │ │ stceq 0, cr15, [r1], {12} │ │ │ │ - blx 0x3b397c │ │ │ │ + blx 0x3b3908 │ │ │ │ stmdbeq sl, {r0, r3, r6, r9, fp, sp, lr, pc} │ │ │ │ - beq 0x931818 │ │ │ │ - blx 0x14a4ec0 │ │ │ │ - b 0x137397c │ │ │ │ - blx 0x1477580 │ │ │ │ - bl 0x834968 │ │ │ │ + beq 0x9317a4 │ │ │ │ + blx 0x14a4e4c │ │ │ │ + b 0x1373908 │ │ │ │ + blx 0x147750c │ │ │ │ + bl 0x8348f4 │ │ │ │ @ instruction: 0xf14e0c09 │ │ │ │ @ instruction: 0xf5bc0e00 │ │ │ │ @ instruction: 0xf17e4f00 │ │ │ │ - ble 0xc7756c │ │ │ │ + ble 0xc774f8 │ │ │ │ svcmi 0x0000f51c │ │ │ │ mcreq 1, 0, pc, cr0, cr14, {2} @ │ │ │ │ @ instruction: 0xf000bfbc │ │ │ │ @ instruction: 0xf44f0e01 │ │ │ │ - ble 0x948180 │ │ │ │ + ble 0x94810c │ │ │ │ streq lr, [lr, -r7, asr #20] │ │ │ │ mcr2 10, 4, pc, cr0, cr15, {2} @ │ │ │ │ andne pc, pc, r0, asr #7 │ │ │ │ eorsls pc, lr, r8, asr r8 @ │ │ │ │ eor pc, r2, r1, lsr r8 @ │ │ │ │ @ instruction: 0x0c09ea0c │ │ │ │ vmlaeq.f32 s28, s18, s29 │ │ │ │ @ instruction: 0x0c0cea4e │ │ │ │ eorgt pc, r2, r1, lsr #16 │ │ │ │ - bcs 0x2019ac │ │ │ │ + bcs 0x201938 │ │ │ │ tstlt pc, lr, lsr #3 │ │ │ │ movtpl pc, #1284 @ 0x504 @ │ │ │ │ andsvs r2, sl, #268435456 @ 0x10000000 │ │ │ │ andlt r4, r2, r0, lsr #12 │ │ │ │ @ instruction: 0x47f0e8bd │ │ │ │ svclt 0x00f0f7ef │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @@ -234394,96 +234366,96 @@ │ │ │ │ @ instruction: 0xe7d57cff │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strmi fp, [sp], -r2, lsl #1 │ │ │ │ @ instruction: 0x46044617 │ │ │ │ - stmiane r8, {r0, r2, r3, r6, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + stmdane r8, {r0, r2, r3, r6, r9, sl, ip, sp, lr, pc}^ │ │ │ │ ldmdaeq r3!, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf7ef9301 │ │ │ │ - blls 0x174f38 │ │ │ │ + blls 0x174ec4 │ │ │ │ svcne 0x003a4629 │ │ │ │ addeq pc, pc, r0, asr #7 │ │ │ │ strcs r3, [r0], -ip, lsl #14 │ │ │ │ andcc r1, r4, #1488 @ 0x5d0 │ │ │ │ ldmdale r8, {r0, r1, r2, r3, r4, r5, r8, r9, fp, sp}^ │ │ │ │ ldrdls pc, [r0], -r2 │ │ │ │ - beq 0x93192c │ │ │ │ + beq 0x9318b8 │ │ │ │ vfmsvc.f32 s29, s18, s30 │ │ │ │ stc2 10, cr15, [r5], {41} @ 0x29 @ │ │ │ │ @ instruction: 0xf903fa29 │ │ │ │ - blx 0x3b3a60 │ │ │ │ + blx 0x3b39ec │ │ │ │ @ instruction: 0x0c0aea4c │ │ │ │ - beq 0x931904 │ │ │ │ - blx 0x14a4fa4 │ │ │ │ - b 0x1433a60 │ │ │ │ + beq 0x931890 │ │ │ │ + blx 0x14a4f30 │ │ │ │ + b 0x14339ec │ │ │ │ @ instruction: 0xf1c30c0a │ │ │ │ @ instruction: 0xf00c0a20 │ │ │ │ - blx 0x478248 │ │ │ │ - b 0x1373a70 │ │ │ │ + blx 0x4781d4 │ │ │ │ + b 0x13739fc │ │ │ │ @ instruction: 0xf1b3090a │ │ │ │ svclt 0x005c0a20 │ │ │ │ - blx 0x3b3b8c │ │ │ │ + blx 0x3b3b18 │ │ │ │ stmdbeq sl, {r0, r3, r6, r9, fp, sp, lr, pc} │ │ │ │ @ instruction: 0xfe03fa4e │ │ │ │ @ instruction: 0x0c09eb1c │ │ │ │ cdpeq 1, 0, cr15, cr0, cr14, {2} │ │ │ │ svcmi 0x0000f5bc │ │ │ │ stmdbeq r0, {r1, r2, r3, r4, r5, r6, r8, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf51cda2e │ │ │ │ @ instruction: 0xf15e4f00 │ │ │ │ svclt 0x00bc0e00 │ │ │ │ cdpeq 0, 0, cr15, cr1, cr0, {0} │ │ │ │ stcmi 4, cr15, [r0], {79} @ 0x4f │ │ │ │ tstcc r4, r1, lsr #20 │ │ │ │ streq lr, [lr], -r6, asr #20 │ │ │ │ mcr2 10, 4, pc, cr0, cr15, {2} @ │ │ │ │ - b 0x14c5cec │ │ │ │ + b 0x14c5c78 │ │ │ │ @ instruction: 0xf8581010 │ │ │ │ @ instruction: 0xf831903e │ │ │ │ - b 0x4302a4 │ │ │ │ - b 0xc782c4 │ │ │ │ - b 0x1478ac8 │ │ │ │ + b 0x430230 │ │ │ │ + b 0xc78250 │ │ │ │ + b 0x1478a54 │ │ │ │ @ instruction: 0xf8210c0c │ │ │ │ @ instruction: 0xd1aecc02 │ │ │ │ @ instruction: 0xf504b11e │ │ │ │ andcs r5, r1, #64, 6 │ │ │ │ @ instruction: 0x4620621a │ │ │ │ pop {r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf7ef47f0 │ │ │ │ @ instruction: 0xf04fbf6f │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldrb r0, [sl, r0, lsl #28] │ │ │ │ cdpeq 0, 0, cr15, cr1, cr0, {0} │ │ │ │ - ldclvc 6, cr15, [pc], #284 @ 0xf53f0 │ │ │ │ + ldclvc 6, cr15, [pc], #284 @ 0xf537c │ │ │ │ svclt 0x0000e7d5 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ ldrmi fp, [r6], -r3, lsl #1 │ │ │ │ @ instruction: 0x4604461d │ │ │ │ ldmcc pc!, {r0, r2, r8, ip, sp, lr, pc}^ @ │ │ │ │ @ instruction: 0xf7ef9101 │ │ │ │ andcs pc, r0, #3312 @ 0xcf0 │ │ │ │ @ instruction: 0x1eb39901 │ │ │ │ @ instruction: 0x46164617 │ │ │ │ - ldccs 3, cr3, [pc, #-8]! @ 0xf5300 │ │ │ │ + ldccs 3, cr3, [pc, #-8]! @ 0xf528c │ │ │ │ @ instruction: 0xf8b3d831 │ │ │ │ - blx 0xcad310 │ │ │ │ + blx 0xcad29c │ │ │ │ @ instruction: 0xf00cfc08 │ │ │ │ - blx 0xc7831c │ │ │ │ - bl 0x834b30 │ │ │ │ - bl 0x12b8358 │ │ │ │ + blx 0xc782a8 │ │ │ │ + bl 0x834abc │ │ │ │ + bl 0x12b82e4 │ │ │ │ @ instruction: 0xf5bc0e07 │ │ │ │ @ instruction: 0xf17e7f80 │ │ │ │ svclt 0x00220e00 │ │ │ │ cdpeq 0, 0, cr15, cr1, cr0, {0} │ │ │ │ - ldcleq 0, cr15, [pc], #316 @ 0xf5470 │ │ │ │ + ldcleq 0, cr15, [pc], #316 @ 0xf53fc │ │ │ │ andle r4, r3, #252706816 @ 0xf100000 │ │ │ │ cdpeq 0, 0, cr15, cr1, cr0, {0} │ │ │ │ stmdbeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ svceq 0x0000f1be │ │ │ │ @ instruction: 0xf801d001 │ │ │ │ andcc ip, r1, #18 │ │ │ │ streq lr, [r9], -r6, asr #20 │ │ │ │ @@ -234537,43 +234509,43 @@ │ │ │ │ svclt 0x0000e7e3 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ ldrmi fp, [r6], -r2, lsl #1 │ │ │ │ @ instruction: 0x4604461d │ │ │ │ - strbne pc, [r8, sp, asr #12] @ │ │ │ │ + strbne pc, [r8, -sp, asr #12] @ │ │ │ │ ldreq pc, [r3, -r0, asr #5]! │ │ │ │ @ instruction: 0xf7ef9101 │ │ │ │ @ instruction: 0xf04ffe31 │ │ │ │ stmdbls r1, {r9, sl, fp} │ │ │ │ uhasxmi r1, r3, r2 │ │ │ │ @ instruction: 0xf1054676 │ │ │ │ andcc r3, r4, #16711680 @ 0xff0000 │ │ │ │ ldmdale sl!, {r0, r1, r2, r3, r4, r5, r8, sl, fp, sp} │ │ │ │ ldrdls pc, [r0], -r2 │ │ │ │ stc2 10, cr15, [r8], {41} @ 0x29 @ │ │ │ │ stceq 0, cr15, [r1], {12} │ │ │ │ @ instruction: 0xf905fa29 │ │ │ │ @ instruction: 0x0c09eb1c │ │ │ │ - beq 0x2b017c │ │ │ │ + beq 0x2b0108 │ │ │ │ svccc 0x0080f5bc │ │ │ │ - beq 0x131a54 │ │ │ │ + beq 0x1319e0 │ │ │ │ svclt 0x002446e1 │ │ │ │ stceq 0, cr15, [r1], {-0} │ │ │ │ ldmibvc pc!, {r0, r1, r2, r3, r6, r9, sl, ip, sp, lr, pc}^ @ │ │ │ │ @ instruction: 0xf04fd201 │ │ │ │ - blx 0x18b8480 │ │ │ │ - b 0x11f3e84 │ │ │ │ + blx 0x18b840c │ │ │ │ + b 0x11f3e10 │ │ │ │ @ instruction: 0xf831030c │ │ │ │ vaddl.u8 q14, d0, d30 │ │ │ │ @ instruction: 0xf857100f │ │ │ │ - b 0xc1d57c │ │ │ │ - b 0x3384c0 │ │ │ │ - b 0x13f78c4 │ │ │ │ + b 0xc1d508 │ │ │ │ + b 0x33844c │ │ │ │ + b 0x13f7850 │ │ │ │ @ instruction: 0xf8210c09 │ │ │ │ @ instruction: 0xf10ec02e │ │ │ │ @ instruction: 0xf1be0e01 │ │ │ │ bicle r0, ip, r4, lsl #30 │ │ │ │ @ instruction: 0xf504b11b │ │ │ │ andcs r5, r1, #64, 6 │ │ │ │ @ instruction: 0x4620621a │ │ │ │ @@ -234586,35 +234558,35 @@ │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ @ instruction: 0x460f4616 │ │ │ │ @ instruction: 0x4604461d │ │ │ │ ldc2l 7, cr15, [sl, #956] @ 0x3bc │ │ │ │ ldrtmi r2, [r9], -r0, lsl #6 │ │ │ │ cdpeq 1, 0, cr15, cr4, cr6, {5} │ │ │ │ - strbne pc, [r8, sp, asr #12] @ │ │ │ │ + strbne pc, [r8, -sp, asr #12] @ │ │ │ │ ldreq pc, [r3, -r0, asr #5]! │ │ │ │ addeq pc, pc, r0, asr #7 │ │ │ │ ldrmi r3, [sl], -ip, lsl #12 │ │ │ │ ldmcc pc!, {r0, r2, r8, ip, sp, lr, pc}^ @ │ │ │ │ cdpeq 1, 0, cr15, cr4, cr14, {0} │ │ │ │ ldmdale r6!, {r0, r1, r2, r3, r4, r5, r8, sl, fp, sp} │ │ │ │ ldrdls pc, [r0], -lr │ │ │ │ stc2 10, cr15, [r8], {41} @ 0x29 @ │ │ │ │ stceq 0, cr15, [r1], {12} │ │ │ │ @ instruction: 0xf905fa29 │ │ │ │ @ instruction: 0x0c09eb1c │ │ │ │ - beq 0x1b0228 │ │ │ │ + beq 0x1b01b4 │ │ │ │ svccc 0x0080f5bc │ │ │ │ - beq 0x131b10 │ │ │ │ + beq 0x131a9c │ │ │ │ svclt 0x002446e1 │ │ │ │ stceq 0, cr15, [r1], {-0} │ │ │ │ ldmibvc pc!, {r0, r1, r2, r3, r6, r9, sl, ip, sp, lr, pc}^ @ │ │ │ │ @ instruction: 0xf04fd201 │ │ │ │ - blx 0x18b853c │ │ │ │ - b 0x11f3f40 │ │ │ │ + blx 0x18b84c8 │ │ │ │ + b 0x11f3ecc │ │ │ │ tstcc r4, ip, lsl #6 │ │ │ │ stcgt 8, cr15, [r2], {49} @ 0x31 │ │ │ │ ldrbmi r0, [r6, #-2304]! @ 0xfffff700 │ │ │ │ eorsge pc, sl, r7, asr r8 @ │ │ │ │ @ instruction: 0x0c0aea2c │ │ │ │ stmdbeq sl, {r0, r3, r9, fp, sp, lr, pc} │ │ │ │ @ instruction: 0x0c09ea4c │ │ │ │ @@ -234629,55 +234601,55 @@ │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ cdpne 0, 9, cr11, cr6, cr2, {4} │ │ │ │ stmib sp, {r2, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf7ef3100 │ │ │ │ - blls 0x134b98 │ │ │ │ + blls 0x134b24 │ │ │ │ stmdbls r1, {r9, sp} │ │ │ │ ldrmi r4, [r7], -r5, lsl #12 │ │ │ │ @ instruction: 0x36021e58 │ │ │ │ ldmdale r4, {r0, r1, r2, r3, r4, r5, r8, r9, fp, sp}^ │ │ │ │ @ instruction: 0xe000f9b6 │ │ │ │ stmdaeq r0!, {r6, r7, r8, ip, sp, lr, pc} │ │ │ │ - beq 0x931c78 │ │ │ │ + beq 0x931c04 │ │ │ │ stmibvc lr!, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ stc2 10, cr15, [r0], {46} @ 0x2e @ │ │ │ │ vseleq.f32 s30, s6, s29 │ │ │ │ @ instruction: 0xf808fa09 │ │ │ │ @ instruction: 0x0c08ea4c │ │ │ │ stmdaeq r0!, {r0, r1, r6, r7, r8, ip, sp, lr, pc} │ │ │ │ - blx 0x1365334 │ │ │ │ - blx 0x373e00 │ │ │ │ + blx 0x13652c0 │ │ │ │ + blx 0x373d8c │ │ │ │ svclt 0x0058f808 │ │ │ │ @ instruction: 0x0c0aea4c │ │ │ │ vmlseq.f32 s28, s16, s28 │ │ │ │ stmdaeq r0!, {r0, r1, r4, r5, r7, r8, ip, sp, lr, pc} │ │ │ │ stceq 0, cr15, [r1], {12} │ │ │ │ - blx 0x1365360 │ │ │ │ - b 0x14b3614 │ │ │ │ - blx 0x1338e18 │ │ │ │ - bl 0x833608 │ │ │ │ + blx 0x13652ec │ │ │ │ + b 0x14b35a0 │ │ │ │ + blx 0x1338da4 │ │ │ │ + bl 0x833594 │ │ │ │ @ instruction: 0xf1480c0e │ │ │ │ @ instruction: 0xf5bc0e00 │ │ │ │ @ instruction: 0xf17e7f80 │ │ │ │ svclt 0x00a20800 │ │ │ │ cdpeq 0, 0, cr15, cr1, cr5, {0} │ │ │ │ - ldcleq 0, cr15, [pc], #316 @ 0xf5750 │ │ │ │ - ble 0x2c71d8 │ │ │ │ + ldcleq 0, cr15, [pc], #316 @ 0xf56dc │ │ │ │ + ble 0x2c7164 │ │ │ │ svceq 0x0000f1be │ │ │ │ @ instruction: 0xf005da1d │ │ │ │ @ instruction: 0xf04f0e01 │ │ │ │ ldrbtmi r0, [r0], r0, lsl #24 │ │ │ │ svceq 0x0000f1be │ │ │ │ @ instruction: 0xf801d001 │ │ │ │ andcc ip, r1, #18 │ │ │ │ streq lr, [r8, -r7, asr #20] │ │ │ │ - streq pc, [pc, #965] @ 0xf5a01 │ │ │ │ + streq pc, [pc, #965] @ 0xf598d │ │ │ │ @ instruction: 0xd1b22a08 │ │ │ │ @ instruction: 0xf504b11f │ │ │ │ andcs r5, r1, #64, 6 │ │ │ │ @ instruction: 0x4620621a │ │ │ │ pop {r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf7ef47f0 │ │ │ │ @ instruction: 0xf04fbda5 │ │ │ │ @@ -234691,44 +234663,44 @@ │ │ │ │ ldrmi fp, [r7], -r2, lsl #1 │ │ │ │ strmi r4, [r4], -sp, lsl #12 │ │ │ │ movwls r2, #5632 @ 0x1600 │ │ │ │ stc2 7, cr15, [sl, #-956] @ 0xfffffc44 │ │ │ │ @ instruction: 0xf3c09b01 │ │ │ │ cdpne 1, 11, cr0, cr8, cr15, {2} │ │ │ │ cdpne 7, 5, cr3, cr10, cr14, {0} │ │ │ │ - blcs 0x10c169c │ │ │ │ + blcs 0x10c1628 │ │ │ │ @ instruction: 0xf9b0d853 │ │ │ │ @ instruction: 0xf1c2e000 │ │ │ │ @ instruction: 0xf1b20820 │ │ │ │ - b 0x14b7f24 │ │ │ │ - blx 0xc93e60 │ │ │ │ - blx 0xcb46b4 │ │ │ │ - blx 0x374ebc │ │ │ │ - b 0x14336d4 │ │ │ │ + b 0x14b7eb0 │ │ │ │ + blx 0xc93dec │ │ │ │ + blx 0xcb4640 │ │ │ │ + blx 0x374e48 │ │ │ │ + b 0x1433660 │ │ │ │ @ instruction: 0xf1c30c08 │ │ │ │ svclt 0x00580820 │ │ │ │ - blx 0x3b3fe4 │ │ │ │ + blx 0x3b3f70 │ │ │ │ @ instruction: 0xf808fa09 │ │ │ │ - b 0x1425428 │ │ │ │ - b 0x14786f4 │ │ │ │ + b 0x14253b4 │ │ │ │ + b 0x1478680 │ │ │ │ @ instruction: 0xf1b30e08 │ │ │ │ @ instruction: 0xf00c0820 │ │ │ │ svclt 0x005c0c01 │ │ │ │ @ instruction: 0xf808fa49 │ │ │ │ vmlseq.f32 s28, s16, s28 │ │ │ │ @ instruction: 0xf803fa49 │ │ │ │ @ instruction: 0x0c0eeb1c │ │ │ │ cdpeq 1, 0, cr15, cr0, cr8, {2} │ │ │ │ svcvc 0x0080f5bc │ │ │ │ stmdaeq r0, {r1, r2, r3, r4, r5, r6, r8, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf001bfa2 │ │ │ │ @ instruction: 0xf04f0e01 │ │ │ │ @ instruction: 0x46f00cff │ │ │ │ @ instruction: 0xf1beda07 │ │ │ │ - ble 0x7f9308 │ │ │ │ + ble 0x7f9294 │ │ │ │ cdpeq 0, 0, cr15, cr1, cr1, {0} │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf1be46f0 │ │ │ │ andle r0, r1, r0, lsl #30 │ │ │ │ andgt pc, r1, r5, lsl #17 │ │ │ │ streq lr, [r8], -r6, asr #20 │ │ │ │ strcc r0, [r2, #-2185] @ 0xfffff777 │ │ │ │ @@ -234744,162 +234716,162 @@ │ │ │ │ strb r0, [r2, r1, lsl #28]! │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ svcne 0x0015b082 │ │ │ │ @ instruction: 0xf64d4604 │ │ │ │ - vqdmlsl.s , d16, d0[2] │ │ │ │ + vqdmlsl.s , d0, d0[2] │ │ │ │ stmib sp, {r0, r1, r4, r5, r8, r9, sl}^ │ │ │ │ @ instruction: 0xf7ef3100 │ │ │ │ - blls 0x1349c0 │ │ │ │ + blls 0x13494c │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ ldrbtmi r9, [r6], -r1, lsl #18 │ │ │ │ strcc r1, [r4, #-3674] @ 0xfffff1a6 │ │ │ │ ldmdale r8, {r0, r1, r2, r3, r4, r5, r8, r9, fp, sp}^ │ │ │ │ ldrdhi pc, [r0], -r5 │ │ │ │ - beq 0x931e94 │ │ │ │ + beq 0x931e20 │ │ │ │ stmibvc r8!, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ stc2 10, cr15, [r2], {40} @ 0x28 @ │ │ │ │ @ instruction: 0xf803fa28 │ │ │ │ - blx 0x3b3fc0 │ │ │ │ + blx 0x3b3f4c │ │ │ │ @ instruction: 0x0c0aea4c │ │ │ │ - beq 0x931e6c │ │ │ │ - blx 0x1365518 │ │ │ │ - b 0x1433fd4 │ │ │ │ + beq 0x931df8 │ │ │ │ + blx 0x13654a4 │ │ │ │ + b 0x1433f60 │ │ │ │ @ instruction: 0xf1c30c0a │ │ │ │ @ instruction: 0xf00c0a20 │ │ │ │ - blx 0x3387bc │ │ │ │ - b 0x1333fe4 │ │ │ │ + blx 0x338748 │ │ │ │ + b 0x1333f70 │ │ │ │ @ instruction: 0xf1b3080a │ │ │ │ svclt 0x005c0a20 │ │ │ │ - blx 0x3b40ec │ │ │ │ + blx 0x3b4078 │ │ │ │ stmdaeq sl, {r3, r6, r9, fp, sp, lr, pc} │ │ │ │ @ instruction: 0xf903fa49 │ │ │ │ @ instruction: 0x0c08eb1c │ │ │ │ stmdbeq r0, {r0, r3, r6, r8, ip, sp, lr, pc} │ │ │ │ svccc 0x0080f5bc │ │ │ │ stmdaeq r0, {r0, r3, r4, r5, r6, r8, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf1b9da2e │ │ │ │ svclt 0x00bc0f00 │ │ │ │ stmdaeq r1, {ip, sp, lr, pc} │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ - b 0x12ac080 │ │ │ │ - blx 0x18b7018 │ │ │ │ + b 0x12ac00c │ │ │ │ + blx 0x18b6fa4 │ │ │ │ vmlal.u8 , d16, d0 │ │ │ │ @ instruction: 0xf857100f │ │ │ │ @ instruction: 0xf8319038 │ │ │ │ - b 0x4158c0 │ │ │ │ - b 0xaf8830 │ │ │ │ - b 0x12f7834 │ │ │ │ + b 0x41584c │ │ │ │ + b 0xaf87bc │ │ │ │ + b 0x12f77c0 │ │ │ │ @ instruction: 0xf8210c0c │ │ │ │ @ instruction: 0xf10ec02e │ │ │ │ @ instruction: 0xf1be0e01 │ │ │ │ @ instruction: 0xd1ae0f04 │ │ │ │ @ instruction: 0xf504b11e │ │ │ │ andcs r5, r1, #64, 6 │ │ │ │ @ instruction: 0x4620621a │ │ │ │ pop {r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf7ef47f0 │ │ │ │ @ instruction: 0xf04fbcb5 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldrb r0, [r8, r0, lsl #16] │ │ │ │ stmdaeq r1, {ip, sp, lr, pc} │ │ │ │ - ldclvc 6, cr15, [pc], #316 @ 0xf5984 │ │ │ │ + ldclvc 6, cr15, [pc], #316 @ 0xf5910 │ │ │ │ svclt 0x0000e7d3 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ ldrmi fp, [r6], -r2, lsl #1 │ │ │ │ strmi r4, [r4], -sp, lsl #12 │ │ │ │ - strbne pc, [r8, sp, asr #12] @ │ │ │ │ + strbne pc, [r8, -sp, asr #12] @ │ │ │ │ ldreq pc, [r3, -r0, asr #5]! │ │ │ │ @ instruction: 0xf7ef9301 │ │ │ │ - blls 0x1748c0 │ │ │ │ + blls 0x17484c │ │ │ │ @ instruction: 0xf1a64629 │ │ │ │ vmull.p8 q8, d0, d4 │ │ │ │ strcc r0, [ip], -pc, lsl #1 │ │ │ │ cdpne 5, 5, cr2, cr10, cr0, {0} │ │ │ │ cdpeq 1, 0, cr15, cr4, cr14, {0} │ │ │ │ ldmdale r6, {r0, r1, r2, r3, r4, r5, r8, r9, fp, sp}^ │ │ │ │ ldrdhi pc, [r0], -lr │ │ │ │ - beq 0x931f9c │ │ │ │ + beq 0x931f28 │ │ │ │ stmibvc r8!, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ stc2 10, cr15, [r2], {40} @ 0x28 @ │ │ │ │ @ instruction: 0xf803fa28 │ │ │ │ - blx 0x3b40c8 │ │ │ │ + blx 0x3b4054 │ │ │ │ @ instruction: 0x0c0aea4c │ │ │ │ - beq 0x931f74 │ │ │ │ - blx 0x1365620 │ │ │ │ - b 0x14340dc │ │ │ │ + beq 0x931f00 │ │ │ │ + blx 0x13655ac │ │ │ │ + b 0x1434068 │ │ │ │ @ instruction: 0xf1c30c0a │ │ │ │ @ instruction: 0xf00c0a20 │ │ │ │ - blx 0x3388c4 │ │ │ │ - b 0x13340ec │ │ │ │ + blx 0x338850 │ │ │ │ + b 0x1334078 │ │ │ │ @ instruction: 0xf1b3080a │ │ │ │ svclt 0x005c0a20 │ │ │ │ - blx 0x3b41f4 │ │ │ │ + blx 0x3b4180 │ │ │ │ stmdaeq sl, {r3, r6, r9, fp, sp, lr, pc} │ │ │ │ @ instruction: 0xf903fa49 │ │ │ │ @ instruction: 0x0c08eb1c │ │ │ │ stmdbeq r0, {r0, r3, r6, r8, ip, sp, lr, pc} │ │ │ │ svccc 0x0080f5bc │ │ │ │ stmdaeq r0, {r0, r3, r4, r5, r6, r8, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf1b9da2c │ │ │ │ svclt 0x00bc0f00 │ │ │ │ stmdaeq r1, {ip, sp, lr, pc} │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ tstcc r4, r1, lsr #20 │ │ │ │ streq lr, [r8, #-2629] @ 0xfffff5bb │ │ │ │ @ instruction: 0xf880fa5f │ │ │ │ - b 0x14c6ee0 │ │ │ │ + b 0x14c6e6c │ │ │ │ @ instruction: 0xf8571010 │ │ │ │ @ instruction: 0xf8319038 │ │ │ │ - b 0x41891c │ │ │ │ - b 0xaf893c │ │ │ │ - b 0x12f7940 │ │ │ │ + b 0x4188a8 │ │ │ │ + b 0xaf88c8 │ │ │ │ + b 0x12f78cc │ │ │ │ @ instruction: 0xf8210c0c │ │ │ │ @ instruction: 0xd1afcc02 │ │ │ │ @ instruction: 0xf504b11d │ │ │ │ andcs r5, r1, #64, 6 │ │ │ │ @ instruction: 0x4620621a │ │ │ │ pop {r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf7ef47f0 │ │ │ │ @ instruction: 0xf04fbc33 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldrb r0, [sl, r0, lsl #16] │ │ │ │ stmdaeq r1, {ip, sp, lr, pc} │ │ │ │ - ldclvc 6, cr15, [pc], #316 @ 0xf5a88 │ │ │ │ + ldclvc 6, cr15, [pc], #316 @ 0xf5a14 │ │ │ │ svclt 0x0000e7d5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec4cb58 │ │ │ │ + bl 0xfec4cae4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ stmib sp, {r2, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf7ef2100 │ │ │ │ - bls 0x1347c8 │ │ │ │ + bls 0x134754 │ │ │ │ stmdbls r1, {r8, r9, sp} │ │ │ │ @ instruction: 0xf0103a02 │ │ │ │ @ instruction: 0xf1020f01 │ │ │ │ vsubl.u8 q8, d0, d2 │ │ │ │ svclt 0x001c008f │ │ │ │ @ instruction: 0xc000f8b2 │ │ │ │ andsgt pc, r3, r1, lsl #16 │ │ │ │ - blcs 0x302590 │ │ │ │ + blcs 0x30251c │ │ │ │ @ instruction: 0x4620d1f1 │ │ │ │ pop {r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf7ef4010 │ │ │ │ svclt 0x0000bc03 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec4cba4 │ │ │ │ + bl 0xfec4cb30 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r0, ror #31 │ │ │ │ svcne 0x00144607 │ │ │ │ - strbne pc, [r8], sp, asr #12 @ │ │ │ │ + strbne pc, [r8], -sp, asr #12 @ │ │ │ │ ldrteq pc, [r3], -r0, asr #5 @ │ │ │ │ @ instruction: 0xf7ef9101 │ │ │ │ stmdbls r1, {r0, r2, r3, r5, r6, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ mcr2 10, 4, pc, cr0, cr15, {2} @ │ │ │ │ eorcc pc, ip, r1, lsr r8 @ │ │ │ │ svcpl 0x0004f854 │ │ │ │ @@ -234911,66 +234883,66 @@ │ │ │ │ stceq 1, cr15, [r1], {12} │ │ │ │ svceq 0x0004f1bc │ │ │ │ ldrtmi sp, [r8], -sl, ror #3 │ │ │ │ pop {r0, r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf7ef40f0 │ │ │ │ svclt 0x0000bbd3 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec4cc04 │ │ │ │ + bl 0xfec4cb90 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ stmib sp, {r2, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf7ef2100 │ │ │ │ - bls 0x13471c │ │ │ │ + bls 0x1346a8 │ │ │ │ subeq pc, pc, r0, asr #7 │ │ │ │ @ instruction: 0x1e939901 │ │ │ │ @ instruction: 0xf010320e │ │ │ │ @ instruction: 0xf1030f01 │ │ │ │ - b 0x14b6634 │ │ │ │ + b 0x14b65c0 │ │ │ │ setend le │ │ │ │ svclt 0x001c0102 │ │ │ │ @ instruction: 0xc000f8b3 │ │ │ │ stcgt 8, cr15, [r1], {1} │ │ │ │ @ instruction: 0xd1f04293 │ │ │ │ andlt r4, r2, r0, lsr #12 │ │ │ │ @ instruction: 0x4010e8bd │ │ │ │ - bllt 0xfebb3a08 │ │ │ │ + bllt 0xfebb3994 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec4cc54 │ │ │ │ + bl 0xfec4cbe0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrmi r0, [r4], -r8, ror #31 │ │ │ │ strmi r4, [r7], -sp, lsl #12 │ │ │ │ - strbne pc, [r8], sp, asr #12 @ │ │ │ │ + strbne pc, [r8], -sp, asr #12 @ │ │ │ │ ldrteq pc, [r3], -r0, asr #5 @ │ │ │ │ - blx 0x6b3a2a │ │ │ │ + blx 0x6b39b6 │ │ │ │ cdpeq 1, 0, cr15, cr4, cr4, {5} │ │ │ │ strcc r4, [ip], #-1577 @ 0xfffff9d7 │ │ │ │ addeq pc, pc, r0, asr #7 │ │ │ │ stc2 10, cr15, [r0], {95} @ 0x5f @ │ │ │ │ @ instruction: 0xf85e884b │ │ │ │ tstcc r4, r4, lsl #30 │ │ │ │ @ instruction: 0xf8560900 │ │ │ │ ldrbmi r2, [r4, #-60]! @ 0xffffffc4 │ │ │ │ movweq lr, #10787 @ 0x2a23 │ │ │ │ andeq lr, r5, #8192 @ 0x2000 │ │ │ │ movweq lr, #10819 @ 0x2a43 │ │ │ │ stccc 8, cr15, [r2], {33} @ 0x21 │ │ │ │ ldrtmi sp, [r8], -ip, ror #3 │ │ │ │ ldrhtmi lr, [r8], #141 @ 0x8d │ │ │ │ - bllt 0x2033a64 │ │ │ │ + bllt 0x20339f0 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ ldrmi r4, [r6], -sp, lsl #12 │ │ │ │ @ instruction: 0xf7ef4604 │ │ │ │ @ instruction: 0xf04ffaeb │ │ │ │ cdpne 12, 11, cr0, cr1, cr0, {0} │ │ │ │ @ instruction: 0xf9314667 │ │ │ │ - blcs 0xfe1056d8 │ │ │ │ + blcs 0xfe105664 │ │ │ │ vfmsvc.f32 s29, s6, s30 │ │ │ │ andeq pc, r0, #-2147483617 @ 0x8000001f │ │ │ │ andeq pc, r1, #0 │ │ │ │ @ instruction: 0xf04fbfa4 │ │ │ │ @ instruction: 0x4616087f │ │ │ │ ldrmi sp, [r8], r9, lsl #20 │ │ │ │ @ instruction: 0xf15e3380 │ │ │ │ @@ -234983,54 +234955,54 @@ │ │ │ │ vbic.i32 d20, #34560 @ 0x00008700 │ │ │ │ @ instruction: 0xf1bc008f │ │ │ │ bicsle r0, ip, r8, lsl #30 │ │ │ │ @ instruction: 0xf504b11f │ │ │ │ andcs r5, r1, #64, 6 │ │ │ │ @ instruction: 0x4620621a │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ - bllt 0x10b3ae0 │ │ │ │ + bllt 0x10b3a6c │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ @ instruction: 0x460d4690 │ │ │ │ strcs r4, [r0], -r4, lsl #12 │ │ │ │ - blx 0xfec33afc │ │ │ │ + blx 0xfec33a88 │ │ │ │ cdpeq 1, 0, cr15, cr2, cr8, {5} │ │ │ │ @ instruction: 0xf1084629 │ │ │ │ vmlal.u8 q8, d0, d14 │ │ │ │ @ instruction: 0xf93e004f │ │ │ │ - blcs 0xfe10575c │ │ │ │ + blcs 0xfe1056e8 │ │ │ │ vstmiavc r3!, {s29-s107} │ │ │ │ andeq pc, r0, #124, 2 │ │ │ │ andeq pc, r1, #0 │ │ │ │ ldrbcs fp, [pc, -r4, lsr #31]! │ │ │ │ - ble 0x3073bc │ │ │ │ + ble 0x307348 │ │ │ │ orrcc r4, r0, #32505856 @ 0x1f00000 │ │ │ │ stceq 1, cr15, [r0], {92} @ 0x5c │ │ │ │ streq pc, [r0, #-79] @ 0xffffffb1 │ │ │ │ @ instruction: 0x2780bfbc │ │ │ │ tstlt r2, r5, lsl r6 │ │ │ │ @ instruction: 0x432e704f │ │ │ │ smlabbcc r2, r0, r8, r0 │ │ │ │ mvnle r4, r6, asr #11 │ │ │ │ @ instruction: 0xf504b11e │ │ │ │ andcs r5, r1, #64, 6 │ │ │ │ @ instruction: 0x4620621a │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ - bllt 0x1b3b58 │ │ │ │ + bllt 0x1b3ae4 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ strmi fp, [r4], -r2, lsl #1 │ │ │ │ @ instruction: 0xf64d1f15 │ │ │ │ - vqdmlsl.s , d16, d0[2] │ │ │ │ + vqdmlsl.s , d0, d0[2] │ │ │ │ tstls r1, r3, lsr r7 │ │ │ │ - blx 0x1c33b7c │ │ │ │ + blx 0x1c33b08 │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ ldrbtmi r9, [r6], -r1, lsl #18 │ │ │ │ svccc 0x0004f855 │ │ │ │ svcmi 0x0000f5b3 │ │ │ │ rscvc lr, r3, #323584 @ 0x4f000 │ │ │ │ stceq 1, cr15, [r0], {114} @ 0x72 │ │ │ │ @ instruction: 0xf513da2c │ │ │ │ @@ -235051,34 +235023,34 @@ │ │ │ │ cdpeq 1, 0, cr15, cr1, cr14, {0} │ │ │ │ svceq 0x0004f1be │ │ │ │ @ instruction: 0xb11ed1d4 │ │ │ │ movtpl pc, #1284 @ 0x504 @ │ │ │ │ andsvs r2, sl, #268435456 @ 0x10000000 │ │ │ │ andlt r4, r2, r0, lsr #12 │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ - blt 0xfeeb3bf0 │ │ │ │ + blt 0xfeeb3b7c │ │ │ │ stmdaeq r1, {ip, sp, lr, pc} │ │ │ │ - ldclvc 6, cr15, [pc], #284 @ 0xf5d58 │ │ │ │ + ldclvc 6, cr15, [pc], #284 @ 0xf5ce4 │ │ │ │ svclt 0x0000e7d9 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ ldrmi r4, [r6], -sp, lsl #12 │ │ │ │ @ instruction: 0xf64d4604 │ │ │ │ - vqdmlsl.s , d16, d0[2] │ │ │ │ + vqdmlsl.s , d0, d0[2] │ │ │ │ @ instruction: 0xf7ef0733 │ │ │ │ svcne 0x0032fa1b │ │ │ │ strcc r4, [ip], -r9, lsr #12 │ │ │ │ addeq pc, pc, r0, asr #7 │ │ │ │ @ instruction: 0xf8522500 │ │ │ │ @ instruction: 0xf5b33f04 │ │ │ │ - b 0x14c9878 │ │ │ │ + b 0x14c9804 │ │ │ │ @ instruction: 0xf17e7ee3 │ │ │ │ - ble 0xaf8c80 │ │ │ │ + ble 0xaf8c0c │ │ │ │ svcmi 0x0000f513 │ │ │ │ @ instruction: 0xf15e469c │ │ │ │ svclt 0x00ae0e00 │ │ │ │ stmdaeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ stmdaeq r1, {ip, sp, lr, pc} │ │ │ │ stcmi 4, cr15, [r0], {79} @ 0x4f │ │ │ │ mcr2 10, 4, pc, cr0, cr15, {2} @ │ │ │ │ @@ -235095,15 +235067,15 @@ │ │ │ │ andsvs r2, sl, #268435456 @ 0x10000000 │ │ │ │ pop {r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7ef41f0 │ │ │ │ @ instruction: 0xf000ba67 │ │ │ │ @ instruction: 0xf6470801 │ │ │ │ @ instruction: 0xe7dd7cff │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec4cee4 │ │ │ │ + bl 0xfec4ce70 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrmi r0, [r6], -r8, ror #31 │ │ │ │ strmi r4, [sp], -r4, lsl #12 │ │ │ │ @ instruction: 0xf9d2f7ef │ │ │ │ @ instruction: 0xf1a62300 │ │ │ │ ldrmi r0, [lr], -r2, lsl #28 │ │ │ │ svcgt 0x0002f83e │ │ │ │ @@ -235116,17 +235088,17 @@ │ │ │ │ movwmi r3, #58113 @ 0xe301 │ │ │ │ addeq pc, pc, r0, asr #7 │ │ │ │ mvnle r2, r8, lsl #22 │ │ │ │ @ instruction: 0xf504b11e │ │ │ │ andcs r5, r1, #64, 6 │ │ │ │ @ instruction: 0x4620621a │ │ │ │ ldrhtmi lr, [r8], #141 @ 0x8d │ │ │ │ - blt 0xe33cf4 │ │ │ │ + blt 0xe33c80 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec4cf40 │ │ │ │ + bl 0xfec4cecc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [sp], -r8, ror #31 │ │ │ │ @ instruction: 0x46044617 │ │ │ │ @ instruction: 0xf9a4f7ef │ │ │ │ @ instruction: 0x46291ebb │ │ │ │ vabdl.u8 , d0, d14 │ │ │ │ strcs r0, [r0, #-79] @ 0xffffffb1 │ │ │ │ @@ -235140,37 +235112,37 @@ │ │ │ │ streq lr, [lr, #-2629] @ 0xfffff5bb │ │ │ │ smlabbcc r2, r0, r8, r0 │ │ │ │ @ instruction: 0xd1eb429f │ │ │ │ @ instruction: 0xf504b11d │ │ │ │ andcs r5, r1, #64, 6 │ │ │ │ @ instruction: 0x4620621a │ │ │ │ ldrhtmi lr, [r8], #141 @ 0x8d │ │ │ │ - blt 0x233d54 │ │ │ │ + blt 0x233ce0 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ strmi fp, [r4], -r2, lsl #1 │ │ │ │ @ instruction: 0xf64d1f15 │ │ │ │ - vqdmlsl.s , d16, d0[2] │ │ │ │ + vqdmlsl.s , d0, d0[2] │ │ │ │ tstls r1, r3, lsr r7 │ │ │ │ @ instruction: 0xf96ef7ef │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ ldrbtmi r9, [r6], -r1, lsl #18 │ │ │ │ @ instruction: 0xf855b2c2 │ │ │ │ @ instruction: 0xf8313f04 │ │ │ │ @ instruction: 0xf04fc02e │ │ │ │ @ instruction: 0xf5b30800 │ │ │ │ @ instruction: 0xf8573f80 │ │ │ │ svclt 0x00242032 │ │ │ │ stmdaeq r1, {ip, sp, lr, pc} │ │ │ │ mvnsvc pc, #82837504 @ 0x4f00000 │ │ │ │ streq lr, [r8], -r6, asr #20 │ │ │ │ @ instruction: 0x0c02ea2c │ │ │ │ - b 0x1405e3c │ │ │ │ + b 0x1405dc8 │ │ │ │ @ instruction: 0xf8210303 │ │ │ │ @ instruction: 0xf10e302e │ │ │ │ vmull.p8 q8, d0, d1 │ │ │ │ @ instruction: 0xf1be100f │ │ │ │ bicsle r0, pc, r4, lsl #30 │ │ │ │ @ instruction: 0xf504b11e │ │ │ │ andcs r5, r1, #64, 6 │ │ │ │ @@ -235180,80 +235152,80 @@ │ │ │ │ svclt 0x0000b9c3 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ ldrmi r4, [r6], -sp, lsl #12 │ │ │ │ @ instruction: 0xf64d4604 │ │ │ │ - vqdmlsl.s , d16, d0[2] │ │ │ │ + vqdmlsl.s , d0, d0[2] │ │ │ │ @ instruction: 0xf7ef0733 │ │ │ │ svcne 0x0032f92d │ │ │ │ strcc r4, [ip], -r9, lsr #12 │ │ │ │ addeq pc, pc, r0, asr #7 │ │ │ │ - blx 0x18bf24c │ │ │ │ + blx 0x18bf1d8 │ │ │ │ @ instruction: 0xf852fe80 │ │ │ │ @ instruction: 0xf8b13f04 │ │ │ │ tstcc r4, r2 │ │ │ │ svccc 0x0080f5b3 │ │ │ │ stmdaeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ eors pc, lr, r7, asr r8 @ │ │ │ │ @ instruction: 0xf000bf24 │ │ │ │ @ instruction: 0xf64f0801 │ │ │ │ - b 0x1252e6c │ │ │ │ - b 0xbf7294 │ │ │ │ - b 0x1b8eb0 │ │ │ │ - b 0x13f6ab4 │ │ │ │ + b 0x1252df8 │ │ │ │ + b 0xbf7220 │ │ │ │ + b 0x1b8e3c │ │ │ │ + b 0x13f6a40 │ │ │ │ stmdbeq r0, {r0, r1, r8, r9} │ │ │ │ @ instruction: 0xf82142b2 │ │ │ │ mvnle r3, r2, lsl #24 │ │ │ │ @ instruction: 0xf504b11d │ │ │ │ andcs r5, r1, #64, 6 │ │ │ │ @ instruction: 0x4620621a │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ stmiblt r2, {r0, r1, r2, r3, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec4d0a4 │ │ │ │ + bl 0xfec4d030 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [sp], -r8, ror #31 │ │ │ │ @ instruction: 0x46044616 │ │ │ │ @ instruction: 0xf8f2f7ef │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x46671eb1 │ │ │ │ svccc 0x0002f931 │ │ │ │ svcvc 0x0080f5b3 │ │ │ │ vfmsvc.f32 s29, s6, s30 │ │ │ │ andeq pc, r0, #-2147483617 @ 0x8000001f │ │ │ │ andeq pc, r1, #0 │ │ │ │ mvnscs fp, #164, 30 @ 0x290 │ │ │ │ - ble 0x207730 │ │ │ │ + ble 0x2076bc │ │ │ │ ldrmi r2, [r6, #1536]! @ 0x600 │ │ │ │ @ instruction: 0x4633bfbc │ │ │ │ tstlt sl, r6, lsl r6 │ │ │ │ andscc pc, ip, r5, lsl #16 │ │ │ │ stceq 1, cr15, [r1], {12} │ │ │ │ vbic.i32 d20, #34560 @ 0x00008700 │ │ │ │ @ instruction: 0xf1bc008f │ │ │ │ mvnle r0, r8, lsl #30 │ │ │ │ @ instruction: 0xf504b11f │ │ │ │ andcs r5, r1, #64, 6 │ │ │ │ @ instruction: 0x4620621a │ │ │ │ ldrhtmi lr, [r8], #141 @ 0x8d │ │ │ │ stmdblt sl, {r0, r1, r2, r3, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec4d114 │ │ │ │ + bl 0xfec4d0a0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrmi r0, [r7], -r8, ror #31 │ │ │ │ strmi r4, [r4], -sp, lsl #12 │ │ │ │ @ instruction: 0xf7ef2600 │ │ │ │ @ instruction: 0xf1a7f8b9 │ │ │ │ strtmi r0, [r9], -r2, lsl #24 │ │ │ │ vabdl.u8 , d0, d14 │ │ │ │ @ instruction: 0xf93c004f │ │ │ │ @ instruction: 0xf5b33f02 │ │ │ │ - b 0x14d5d3c │ │ │ │ + b 0x14d5cc8 │ │ │ │ @ instruction: 0xf17e7ee3 │ │ │ │ @ instruction: 0xf0000200 │ │ │ │ svclt 0x00a40201 │ │ │ │ @ instruction: 0x461523ff │ │ │ │ strcs sp, [r0, #-2564] @ 0xfffff5fc │ │ │ │ svclt 0x00bc45ae │ │ │ │ ldrmi r4, [r5], -fp, lsr #12 │ │ │ │ @@ -235268,32 +235240,32 @@ │ │ │ │ svclt 0x0000b913 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ strmi fp, [r4], -r2, lsl #1 │ │ │ │ @ instruction: 0xf64d1f15 │ │ │ │ - vqdmlsl.s , d16, d0[2] │ │ │ │ + vqdmlsl.s , d0, d0[2] │ │ │ │ tstls r1, r3, lsr r7 │ │ │ │ @ instruction: 0xf87cf7ef │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ ldrbtmi r9, [r6], -r1, lsl #18 │ │ │ │ svccc 0x0004f855 │ │ │ │ svccc 0x0080f5b3 │ │ │ │ rscvc lr, r3, #323584 @ 0x4f000 │ │ │ │ stceq 1, cr15, [r0], {114} @ 0x72 │ │ │ │ - bcs 0x12c854 │ │ │ │ + bcs 0x12c7e0 │ │ │ │ @ instruction: 0xf04fbfae │ │ │ │ @ instruction: 0xf0000800 │ │ │ │ movwcs r0, #2049 @ 0x801 │ │ │ │ @ instruction: 0xf831b2c2 │ │ │ │ - b 0x12a6088 │ │ │ │ + b 0x12a6014 │ │ │ │ vrsubhn.i16 d16, q0, q4 │ │ │ │ @ instruction: 0xf857100f │ │ │ │ - b 0xbfe0a4 │ │ │ │ + b 0xbfe030 │ │ │ │ andsmi r0, r3, r2, lsl #24 │ │ │ │ movweq lr, #14924 @ 0x3a4c │ │ │ │ eorcc pc, lr, r1, lsr #16 │ │ │ │ cdpeq 1, 0, cr15, cr1, cr14, {0} │ │ │ │ svceq 0x0004f1be │ │ │ │ @ instruction: 0xb11ed1da │ │ │ │ movtpl pc, #1284 @ 0x504 @ │ │ │ │ @@ -235306,36 +235278,36 @@ │ │ │ │ svclt 0x0000e7da │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ ldrmi r4, [r6], -sp, lsl #12 │ │ │ │ @ instruction: 0xf64d4604 │ │ │ │ - vqdmlsl.s , d16, d0[2] │ │ │ │ + vqdmlsl.s , d0, d0[2] │ │ │ │ @ instruction: 0xf7ef0733 │ │ │ │ svcne 0x0032f831 │ │ │ │ strcc r4, [ip], -r9, lsr #12 │ │ │ │ addeq pc, pc, r0, asr #7 │ │ │ │ @ instruction: 0xf8522500 │ │ │ │ @ instruction: 0xf5b33f04 │ │ │ │ - b 0x14c5e4c │ │ │ │ + b 0x14c5dd8 │ │ │ │ @ instruction: 0xf17c7ce3 │ │ │ │ - ble 0xa39854 │ │ │ │ + ble 0xa397e0 │ │ │ │ svceq 0x0000f1bc │ │ │ │ @ instruction: 0xf04fbfae │ │ │ │ @ instruction: 0xf0000800 │ │ │ │ movwcs r0, #2049 @ 0x801 │ │ │ │ mcr2 10, 4, pc, cr0, cr15, {2} @ │ │ │ │ @ instruction: 0xc002f8b1 │ │ │ │ - b 0x1242480 │ │ │ │ + b 0x124240c │ │ │ │ stmdbeq r0, {r3, r8, sl} │ │ │ │ @ instruction: 0xf85742b2 │ │ │ │ - b 0xc2e174 │ │ │ │ - b 0x1b90b8 │ │ │ │ - b 0x13f6cbc │ │ │ │ + b 0xc2e100 │ │ │ │ + b 0x1b9044 │ │ │ │ + b 0x13f6c48 │ │ │ │ @ instruction: 0xf8210303 │ │ │ │ bicsle r3, sl, r2, lsl #24 │ │ │ │ @ instruction: 0xf504b11d │ │ │ │ andcs r5, r1, #64, 6 │ │ │ │ @ instruction: 0x4620621a │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ stmlt r0, {r0, r1, r2, r3, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ @@ -235345,29 +235317,29 @@ │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strmi fp, [r2], r2, lsl #1 │ │ │ │ ldrmi r4, [r6], -pc, lsl #12 │ │ │ │ @ instruction: 0xf7ee9301 │ │ │ │ - blls 0x176068 │ │ │ │ + blls 0x175ff4 │ │ │ │ @ instruction: 0xf64dbb5b │ │ │ │ - vmls.f d17, d16, d0[2] │ │ │ │ + vmls.f d17, d0, d0[2] │ │ │ │ svcne 0x003a0533 │ │ │ │ cdpeq 1, 0, cr15, cr12, cr7, {0} │ │ │ │ svcvc 0x0004f852 │ │ │ │ svceq 0x0001f010 │ │ │ │ ldrtmi fp, [r4], -r8, lsl #30 │ │ │ │ movweq lr, #27271 @ 0x6a87 │ │ │ │ svclt 0x0018b2c6 │ │ │ │ vmvn.i32 d20, #-1946157056 @ 0x8c000000 │ │ │ │ ldrbmi r1, [r2, #-15]! │ │ │ │ eorsne pc, r6, r5, asr r8 @ │ │ │ │ - b 0x1c7998 │ │ │ │ - b 0xfe1b6d08 │ │ │ │ + b 0x1c7924 │ │ │ │ + b 0xfe1b6c94 │ │ │ │ andsvs r0, r3, r7, lsl #6 │ │ │ │ ldrbmi sp, [r0], -r8, ror #3 │ │ │ │ @ instruction: 0xf848f7ef │ │ │ │ andlt r4, r2, r0, lsr #12 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ @@ -235375,32 +235347,32 @@ │ │ │ │ @ instruction: 0xf04f87f0 │ │ │ │ @ instruction: 0x463431ff │ │ │ │ eoreq pc, r0, #-1073741784 @ 0xc0000028 │ │ │ │ strbeq pc, [r0], -r3, asr #3 @ │ │ │ │ stceq 1, cr15, [r4], {167} @ 0xa7 │ │ │ │ cdpeq 1, 0, cr15, cr12, cr7, {0} │ │ │ │ vpmax.s8 d15, d2, d1 │ │ │ │ - strbne pc, [r8, #1613] @ 0x64d @ │ │ │ │ + strbne pc, [r8, #-1613] @ 0xfffff9b3 @ │ │ │ │ ldreq pc, [r3, #-704]! @ 0xfffffd40 │ │ │ │ @ instruction: 0xf606fa21 │ │ │ │ @ instruction: 0xf1c34316 │ │ │ │ @ instruction: 0xf1c30220 │ │ │ │ - blx 0x937dd8 │ │ │ │ + blx 0x937d64 │ │ │ │ tstpmi r6, #536870912 @ p-variant is OBSOLETE @ 0x20000000 │ │ │ │ svcne 0x0004f85c │ │ │ │ @ instruction: 0xf010b2c2 │ │ │ │ @ instruction: 0xf3c00f01 │ │ │ │ @ instruction: 0xf855100f │ │ │ │ - blx 0x156238 │ │ │ │ - b 0x2b4580 │ │ │ │ - b 0x1176988 │ │ │ │ - b 0xfe1769a0 │ │ │ │ - b 0x176984 │ │ │ │ - b 0xfe1769a4 │ │ │ │ - blx 0x93698c │ │ │ │ + blx 0x1561c4 │ │ │ │ + b 0x2b450c │ │ │ │ + b 0x1176914 │ │ │ │ + b 0xfe17692c │ │ │ │ + b 0x176910 │ │ │ │ + b 0xfe176930 │ │ │ │ + blx 0x936918 │ │ │ │ svclt 0x0018f107 │ │ │ │ @ instruction: 0xf8cc460c │ │ │ │ ldrbmi r2, [r4, #0]! │ │ │ │ ldrbmi sp, [r0], -r2, ror #3 │ │ │ │ @ instruction: 0xf802f7ef │ │ │ │ andlt r4, r2, r0, lsr #12 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @@ -235408,48 +235380,48 @@ │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ svclt 0x000087f0 │ │ │ │ @ instruction: 0xf99db500 │ │ │ │ submi r1, r8, #4 │ │ │ │ svceq 0x003ff110 │ │ │ │ @ instruction: 0x17d8bfbc │ │ │ │ - blle 0x6879cc │ │ │ │ - blle 0x7401cc │ │ │ │ + blle 0x687958 │ │ │ │ + blle 0x740158 │ │ │ │ svclt 0x00c4283f │ │ │ │ strmi r2, [r1], -r0 │ │ │ │ @ instruction: 0xf1a0dc0f │ │ │ │ @ instruction: 0xf1c00e20 │ │ │ │ - blx 0x1b9260 │ │ │ │ - blx 0x1b25e4 │ │ │ │ - blx 0x9b5a20 │ │ │ │ - b 0x117521c │ │ │ │ - blx 0x176628 │ │ │ │ - b 0x11721f4 │ │ │ │ + blx 0x1b91ec │ │ │ │ + blx 0x1b2570 │ │ │ │ + blx 0x9b59ac │ │ │ │ + b 0x11751a8 │ │ │ │ + blx 0x1765b4 │ │ │ │ + b 0x1172180 │ │ │ │ andcs r0, r0, #12, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ stceq 1, cr15, [r0], #-772 @ 0xfffffcfc │ │ │ │ @ instruction: 0xf001fa22 │ │ │ │ eoreq pc, r0, #1073741868 @ 0x4000002c │ │ │ │ @ instruction: 0xf101fa43 │ │ │ │ stc2 10, cr15, [ip], {3} @ │ │ │ │ andeq lr, ip, r0, asr #20 │ │ │ │ - blx 0x11e5f8c │ │ │ │ + blx 0x11e5f18 │ │ │ │ tstpmi r0, #536870912 @ p-variant is OBSOLETE @ 0x20000000 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ @ instruction: 0xf99db500 │ │ │ │ @ instruction: 0xf1100004 │ │ │ │ - b 0x14b9f34 │ │ │ │ + b 0x14b9ec0 │ │ │ │ @ instruction: 0xf15171e0 │ │ │ │ - blle 0x779240 │ │ │ │ - blle 0x8c0644 │ │ │ │ + blle 0x7791cc │ │ │ │ + blle 0x8c05d0 │ │ │ │ @ instruction: 0xf1712840 │ │ │ │ - ble 0x5f664c │ │ │ │ + ble 0x5f65d8 │ │ │ │ cdpeq 1, 2, cr15, cr0, cr0, {5} │ │ │ │ stceq 1, cr15, [r0], #-768 @ 0xfffffd00 │ │ │ │ @ instruction: 0xf100fa03 │ │ │ │ vseleq.f32 s30, s28, s4 │ │ │ │ stc2 10, cr15, [ip], {34} @ 0x22 @ │ │ │ │ tsteq lr, r1, asr #20 │ │ │ │ @ instruction: 0xf000fa02 │ │ │ │ @@ -235460,65 +235432,65 @@ │ │ │ │ andcs r4, r0, #1048576 @ 0x100000 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ stceq 1, cr15, [r0], {192} @ 0xc0 │ │ │ │ msreq CPSR_, r0, lsl #2 │ │ │ │ @ instruction: 0xf00cfa22 │ │ │ │ @ instruction: 0xf101fa03 │ │ │ │ - blx 0x9c6eb8 │ │ │ │ + blx 0x9c6e44 │ │ │ │ @ instruction: 0xf1acf10c │ │ │ │ - blx 0x9b9320 │ │ │ │ - b 0x11352d4 │ │ │ │ + blx 0x9b92ac │ │ │ │ + b 0x1135260 │ │ │ │ andcs r0, r0, #12 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ @ instruction: 0xf99db570 │ │ │ │ @ instruction: 0xf11cc010 │ │ │ │ - b 0x14b9fb8 │ │ │ │ + b 0x14b9f44 │ │ │ │ @ instruction: 0xf17e7eec │ │ │ │ svclt 0x00bc31ff │ │ │ │ @ instruction: 0x461117da │ │ │ │ @ instruction: 0xf1bedb13 │ │ │ │ - blle 0x679ed0 │ │ │ │ + blle 0x679e5c │ │ │ │ svceq 0x0040f1bc │ │ │ │ mcreq 1, 0, pc, cr0, cr14, {3} @ │ │ │ │ tstmi sl, #41984 @ 0xa400 │ │ │ │ @ instruction: 0xf06fd04f │ │ │ │ - b 0x1cc66e4 │ │ │ │ - b 0xfe152e74 │ │ │ │ + b 0x1cc6670 │ │ │ │ + b 0xfe152e00 │ │ │ │ @ instruction: 0xf04f71e3 │ │ │ │ @ instruction: 0xf8c00c01 │ │ │ │ ldrmi ip, [r0], -r8, lsr #4 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf1ccbd70 │ │ │ │ cpsid │ │ │ │ @ instruction: 0xf1b00c20 │ │ │ │ - blx 0x97678c │ │ │ │ - blx 0x1f2b10 │ │ │ │ - b 0x11b5344 │ │ │ │ + blx 0x976718 │ │ │ │ + blx 0x1f2a9c │ │ │ │ + b 0x11b52d0 │ │ │ │ svclt 0x005c020c │ │ │ │ @ instruction: 0xf101fa43 │ │ │ │ - blx 0x11c6f48 │ │ │ │ + blx 0x11c6ed4 │ │ │ │ ldrmi pc, [r0], -r0, lsl #2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf1acbd70 │ │ │ │ @ instruction: 0xf1cc0120 │ │ │ │ @ instruction: 0xf1cc0e20 │ │ │ │ - blx 0x1777bc │ │ │ │ - blx 0x1f3344 │ │ │ │ - blx 0x9b2774 │ │ │ │ + blx 0x177748 │ │ │ │ + blx 0x1f32d0 │ │ │ │ + blx 0x9b2700 │ │ │ │ msrmi CPSR_c, #14, 28 @ 0xe0 │ │ │ │ vst1.8 {d15-d16}, [ip], r2 │ │ │ │ tsteq lr, r1, asr #20 │ │ │ │ - blx 0xa07bec │ │ │ │ + blx 0xa07b78 │ │ │ │ @ instruction: 0xf1bcfe0c │ │ │ │ - blx 0x1373dc │ │ │ │ - b 0x14b3774 │ │ │ │ + blx 0x137368 │ │ │ │ + b 0x14b3700 │ │ │ │ svclt 0x005c0e05 │ │ │ │ vst1.16 {d15-d16}, [r4], r1 │ │ │ │ vmlseq.f32 s28, s8, s28 │ │ │ │ stc2 10, cr15, [ip], {65} @ 0x41 @ │ │ │ │ svclt 0x00084563 │ │ │ │ svclt 0x00084572 │ │ │ │ lsrsle r4, r2, r6 │ │ │ │ @@ -235528,46 +235500,46 @@ │ │ │ │ mulsgt r0, sp, r9 │ │ │ │ svceq 0x003ff11c │ │ │ │ mvnvc lr, pc, asr #20 │ │ │ │ rscscc pc, pc, r1, ror r1 @ │ │ │ │ stmdbcs r0, {r1, r2, r3, r5, r8, r9, fp, ip, lr, pc} │ │ │ │ @ instruction: 0xf1bcdb15 │ │ │ │ @ instruction: 0xf1710f40 │ │ │ │ - blle 0xc767a8 │ │ │ │ + blle 0xc76734 │ │ │ │ tsteq r3, r2, asr sl │ │ │ │ ldrmi fp, [r0], -r4, lsl #30 │ │ │ │ andle r4, r5, r9, lsl r6 │ │ │ │ rscscc pc, pc, pc, asr #32 │ │ │ │ strmi r2, [r1], -r1, lsl #6 │ │ │ │ eorcc pc, r8, #12976128 @ 0xc60000 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf1ccbd70 │ │ │ │ @ instruction: 0xf10c0e00 │ │ │ │ - blx 0x979454 │ │ │ │ - blx 0x9f2410 │ │ │ │ + blx 0x9793e0 │ │ │ │ + blx 0x9f239c │ │ │ │ @ instruction: 0xf1aef10e │ │ │ │ - blx 0x1b9c60 │ │ │ │ - b 0x1135414 │ │ │ │ - blx 0x9b6418 │ │ │ │ - b 0x1135c24 │ │ │ │ + blx 0x1b9bec │ │ │ │ + b 0x11353a0 │ │ │ │ + blx 0x9b63a4 │ │ │ │ + b 0x1135bb0 │ │ │ │ andcs r0, r0, #14 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldcllt 12, cr0, [r0, #-0] │ │ │ │ strmi r2, [r1], -r0 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf1acbd70 │ │ │ │ @ instruction: 0xf1cc0e20 │ │ │ │ - blx 0x1b6490 │ │ │ │ + blx 0x1b641c │ │ │ │ @ instruction: 0xf1ccf10c │ │ │ │ - blx 0x177498 │ │ │ │ + blx 0x177424 │ │ │ │ @ instruction: 0xf1acfe0e │ │ │ │ - blx 0x9778a0 │ │ │ │ - b 0x1172424 │ │ │ │ + blx 0x97782c │ │ │ │ + b 0x11723b0 │ │ │ │ movwmi r0, #4366 @ 0x110e │ │ │ │ @ instruction: 0xf00cfa02 │ │ │ │ vst1.8 {d15-d16}, [r4], r1 │ │ │ │ vseleq.f32 s30, s24, s1 │ │ │ │ @ instruction: 0xf505fa21 │ │ │ │ vmlseq.f32 s28, s8, s28 │ │ │ │ vmlseq.f32 s28, s10, s28 │ │ │ │ @@ -235576,60 +235548,60 @@ │ │ │ │ @ instruction: 0xd1b34572 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd70 │ │ │ │ @ instruction: 0xf99db530 │ │ │ │ @ instruction: 0xf1ccc00c │ │ │ │ @ instruction: 0xf11e0e00 │ │ │ │ - blle 0x6ba164 │ │ │ │ + blle 0x6ba0f0 │ │ │ │ svceq 0x0000f1be │ │ │ │ @ instruction: 0x4604db1b │ │ │ │ svceq 0x003ff1be │ │ │ │ tstmi sl, #3520 @ 0xdc0 │ │ │ │ @ instruction: 0xf04fd00e │ │ │ │ @ instruction: 0xf8c40c01 │ │ │ │ @ instruction: 0xf06fc228 │ │ │ │ - b 0x1cc6888 │ │ │ │ - b 0xfe152818 │ │ │ │ + b 0x1cc6814 │ │ │ │ + b 0xfe1527a4 │ │ │ │ andcs r7, r0, #-1073741768 @ 0xc0000038 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ strmi r2, [r1], -r0 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf10cbd30 │ │ │ │ @ instruction: 0xf1cc31ff │ │ │ │ @ instruction: 0xf1b10c21 │ │ │ │ - blx 0x976534 │ │ │ │ - blx 0x1f2cbc │ │ │ │ - b 0x11b54ec │ │ │ │ + blx 0x9764c0 │ │ │ │ + blx 0x1f2c48 │ │ │ │ + b 0x11b5478 │ │ │ │ svclt 0x005c020c │ │ │ │ @ instruction: 0xf000fa43 │ │ │ │ - blx 0x11c70d0 │ │ │ │ + blx 0x11c705c │ │ │ │ ldmdaeq r0, {r0, r8, ip, sp, lr, pc}^ │ │ │ │ andeq pc, r1, #2 │ │ │ │ sbcvc lr, r1, r0, asr #20 │ │ │ │ stmne r0, {r0, r3, r6, ip} │ │ │ │ tstpeq r0, r1, asr #2 @ p-variant is OBSOLETE │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf1aebd30 │ │ │ │ @ instruction: 0xf1ce0c20 │ │ │ │ - blx 0x1b6570 │ │ │ │ - blx 0x1b292c │ │ │ │ - blx 0x9b5528 │ │ │ │ - b 0x11724fc │ │ │ │ + blx 0x1b64fc │ │ │ │ + blx 0x1b28b8 │ │ │ │ + blx 0x9b54b4 │ │ │ │ + b 0x1172488 │ │ │ │ movwmi r0, #4364 @ 0x110c │ │ │ │ stceq 1, cr15, [r0], #-824 @ 0xfffffcc8 │ │ │ │ @ instruction: 0xf00efa02 │ │ │ │ - blx 0x147d20 │ │ │ │ - blx 0x935540 │ │ │ │ - b 0x113254c │ │ │ │ + blx 0x147cac │ │ │ │ + blx 0x9354cc │ │ │ │ + b 0x11324d8 │ │ │ │ @ instruction: 0xf1be000c │ │ │ │ - blx 0x113959c │ │ │ │ + blx 0x1139528 │ │ │ │ svclt 0x005cfe0e │ │ │ │ stc2 10, cr15, [ip], {65} @ 0x41 @ │ │ │ │ andeq lr, ip, r0, asr #20 │ │ │ │ svclt 0x00084573 │ │ │ │ svclt 0x00084282 │ │ │ │ @ instruction: 0xd1a24628 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ @@ -235639,35 +235611,35 @@ │ │ │ │ mulsgt r0, sp, r9 │ │ │ │ svceq 0x0040f11c │ │ │ │ mvnvc lr, pc, asr #20 │ │ │ │ rscscc pc, pc, r1, ror r1 @ │ │ │ │ stmdbcs r0, {r0, r1, r2, r4, r5, r8, r9, fp, ip, lr, pc} │ │ │ │ @ instruction: 0xf1bcdb15 │ │ │ │ @ instruction: 0xf1710f40 │ │ │ │ - blle 0xeb6964 │ │ │ │ + blle 0xeb68f0 │ │ │ │ tsteq r3, r2, asr sl │ │ │ │ ldrmi fp, [r0], -r4, lsl #30 │ │ │ │ andle r4, r5, r9, lsl r6 │ │ │ │ rscscc pc, pc, pc, asr #32 │ │ │ │ strmi r2, [r1], -r1, lsl #6 │ │ │ │ eorcc pc, r8, #12976128 @ 0xc60000 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ - b 0x1ce5b48 │ │ │ │ + b 0x1ce5ad4 │ │ │ │ @ instruction: 0xf1cc0c0c │ │ │ │ @ instruction: 0xf1ac0120 │ │ │ │ - blx 0x979e14 │ │ │ │ - blx 0x1f25c8 │ │ │ │ - blx 0x9f29a0 │ │ │ │ + blx 0x979da0 │ │ │ │ + blx 0x1f2554 │ │ │ │ + blx 0x9f292c │ │ │ │ movwmi pc, #36366 @ 0x8e0e @ │ │ │ │ andeq lr, lr, r0, asr #20 │ │ │ │ stc2 10, cr15, [ip], {35} @ 0x23 @ │ │ │ │ movweq pc, #4096 @ 0x1000 @ │ │ │ │ - b 0x14b86b0 │ │ │ │ - b 0x10f6b24 │ │ │ │ + b 0x14b863c │ │ │ │ + b 0x10f6ab0 │ │ │ │ stmiane r0, {r2, r3, r6, r7, ip, sp, lr}^ │ │ │ │ tstpeq r0, r1, asr #2 @ p-variant is OBSOLETE │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ andcs fp, r0, r0, ror sp │ │ │ │ andcs r4, r0, #1048576 @ 0x100000 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @@ -235676,48 +235648,48 @@ │ │ │ │ eoreq pc, r0, ip, asr #3 │ │ │ │ @ instruction: 0xf10cfa03 │ │ │ │ strteq pc, [r0], #-460 @ 0xfffffe34 │ │ │ │ vseleq.f32 s30, s28, s4 │ │ │ │ streq pc, [r0, #-428]! @ 0xfffffe54 │ │ │ │ @ instruction: 0xf000fa22 │ │ │ │ tsteq lr, r1, asr #20 │ │ │ │ - blx 0x1871fc │ │ │ │ - blx 0x17262c │ │ │ │ - blx 0x933610 │ │ │ │ - blx 0x975e34 │ │ │ │ - b 0x14b3a1c │ │ │ │ - b 0x1479e1c │ │ │ │ - blx 0x939e24 │ │ │ │ + blx 0x187188 │ │ │ │ + blx 0x1725b8 │ │ │ │ + blx 0x93359c │ │ │ │ + blx 0x975dc0 │ │ │ │ + b 0x14b39a8 │ │ │ │ + b 0x1479da8 │ │ │ │ + blx 0x939db0 │ │ │ │ strbmi pc, [r3, #-3084]! @ 0xfffff3f4 @ │ │ │ │ ldrbmi fp, [r2, #-3848]! @ 0xfffff0f8 │ │ │ │ andcs sp, r0, #-2147483606 @ 0x8000002a │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldcllt 12, cr0, [r0, #-0] │ │ │ │ @ instruction: 0xf99db5f0 │ │ │ │ @ instruction: 0xf1c11014 │ │ │ │ @ instruction: 0xf11e0e00 │ │ │ │ - blle 0x12ba2f0 │ │ │ │ + blle 0x12ba27c │ │ │ │ @ instruction: 0xf1be461e │ │ │ │ - blle 0x13ba23c │ │ │ │ + blle 0x13ba1c8 │ │ │ │ svceq 0x002ff1be │ │ │ │ @ instruction: 0xf1aedc3e │ │ │ │ @ instruction: 0xf1ce0120 │ │ │ │ - blx 0x1796cc │ │ │ │ - blx 0x1f3654 │ │ │ │ - blx 0x9b2a8c │ │ │ │ + blx 0x179658 │ │ │ │ + blx 0x1f35e0 │ │ │ │ + blx 0x9b2a18 │ │ │ │ msrmi CPSR_c, #12, 24 @ 0xc00 │ │ │ │ tsteq ip, r1, asr #20 │ │ │ │ stc2 10, cr15, [lr], {2} @ │ │ │ │ - b 0x1137688 │ │ │ │ - blx 0x8c6ad8 │ │ │ │ + b 0x1137614 │ │ │ │ + blx 0x8c6a64 │ │ │ │ strne pc, [ip], #-3212 @ 0xfffff374 │ │ │ │ @ instruction: 0x4c01ea4c │ │ │ │ smlawteq r0, lr, r1, pc @ │ │ │ │ - blx 0x207f14 │ │ │ │ - blx 0xc33a80 │ │ │ │ + blx 0x207ea0 │ │ │ │ + blx 0xc33a0c │ │ │ │ msrmi CPSR_fc, #-2147483645 @ 0x80000003 │ │ │ │ streq pc, [r0, #-446]! @ 0xfffffe42 │ │ │ │ @ instruction: 0xfe0efa47 │ │ │ │ @ instruction: 0x412cbf5c │ │ │ │ ldrbmi r4, [r3, #-801]! @ 0xfffffcdf │ │ │ │ addmi fp, sl, #8, 30 │ │ │ │ strbtmi fp, [r3], -r4, lsl #30 │ │ │ │ @@ -235732,115 +235704,115 @@ │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldcllt 12, cr0, [r0] │ │ │ │ mvnle r4, sl, lsl r3 │ │ │ │ ldrmi r2, [r9], -r0, lsl #6 │ │ │ │ andcs r4, r0, #24, 12 @ 0x1800000 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldcllt 12, cr0, [r0] │ │ │ │ - ldclcc 1, cr15, [pc], #4 @ 0xf66dc │ │ │ │ + ldclcc 1, cr15, [pc], #4 @ 0xf6668 │ │ │ │ smlawteq r1, r1, r1, pc @ │ │ │ │ vpmax.s8 d15, d12, d18 │ │ │ │ @ instruction: 0xf101fa03 │ │ │ │ @ instruction: 0xf1bc430a │ │ │ │ svclt 0x005c0120 │ │ │ │ @ instruction: 0xf101fa43 │ │ │ │ - blx 0x11c731c │ │ │ │ + blx 0x11c72a8 │ │ │ │ strmi pc, [lr], -ip, lsl #2 │ │ │ │ @ instruction: 0xf0020853 │ │ │ │ - b 0x11b6f04 │ │ │ │ - b 0x14d3608 │ │ │ │ + b 0x11b6e90 │ │ │ │ + b 0x14d3594 │ │ │ │ ldmne sl, {r0, r5, r6, sl, fp} │ │ │ │ stceq 1, cr15, [r0], {76} @ 0x4c │ │ │ │ - b 0x14e315c │ │ │ │ - b 0x1146b44 │ │ │ │ - b 0x11c6b60 │ │ │ │ + b 0x14e30e8 │ │ │ │ + b 0x1146ad0 │ │ │ │ + b 0x11c6aec │ │ │ │ strne r4, [r9], #-769 @ 0xfffffcff │ │ │ │ svclt 0x0008458c │ │ │ │ @ instruction: 0xd1bb429a │ │ │ │ svclt 0x0000e7d0 │ │ │ │ @ instruction: 0x4686b570 │ │ │ │ mulsgt r0, sp, r9 │ │ │ │ svceq 0x0030f11c │ │ │ │ mvnvc lr, pc, asr #20 │ │ │ │ rscscc pc, pc, r1, ror r1 @ │ │ │ │ stmdbcs r0, {r3, r4, r6, r8, r9, fp, ip, lr, pc} │ │ │ │ @ instruction: 0xf1bcdb31 │ │ │ │ @ instruction: 0xf1710f30 │ │ │ │ - ble 0x16f6b4c │ │ │ │ + ble 0x16f6ad8 │ │ │ │ msreq CPSR_, ip, lsr #3 │ │ │ │ eoreq pc, r0, ip, asr #3 │ │ │ │ streq pc, [r0, #-428]! @ 0xfffffe54 │ │ │ │ vst1.8 {d15-d16}, [r1], r2 │ │ │ │ @ instruction: 0xf10cfa03 │ │ │ │ @ instruction: 0xf000fa22 │ │ │ │ movwmi r4, #4897 @ 0x1321 │ │ │ │ strteq pc, [r0], #-460 @ 0xfffffe34 │ │ │ │ @ instruction: 0xf00cfa02 │ │ │ │ - blx 0x923198 │ │ │ │ - blx 0x173fa8 │ │ │ │ - blx 0x97378c │ │ │ │ + blx 0x923124 │ │ │ │ + blx 0x173f34 │ │ │ │ + blx 0x973718 │ │ │ │ teqpmi r4, #20971520 @ p-variant is OBSOLETE @ 0x1400000 │ │ │ │ - blx 0x947434 │ │ │ │ + blx 0x9473c0 │ │ │ │ strbmi pc, [r3, #-3084]! @ 0xfffff3f4 @ │ │ │ │ adcmi fp, r2, #8, 30 │ │ │ │ @ instruction: 0xf04fd006 │ │ │ │ movwcs r3, #4351 @ 0x10ff │ │ │ │ mvnsvc pc, pc, asr #12 │ │ │ │ eorcc pc, r8, #13500416 @ 0xce0000 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ - b 0x1ce5d68 │ │ │ │ + b 0x1ce5cf4 │ │ │ │ @ instruction: 0xf1cc0c0c │ │ │ │ - blx 0x976c30 │ │ │ │ - blx 0x1f2fe4 │ │ │ │ + blx 0x976bbc │ │ │ │ + blx 0x1f2f70 │ │ │ │ movwmi pc, #41217 @ 0xa101 @ │ │ │ │ msreq CPSR_, ip, lsr #3 │ │ │ │ stc2 10, cr15, [ip], {35} @ 0x23 @ │ │ │ │ @ instruction: 0xf101fa23 │ │ │ │ - b 0x14c73f0 │ │ │ │ + b 0x14c737c │ │ │ │ @ instruction: 0xf002015c │ │ │ │ ldmdaeq r2, {r0, r8, r9}^ │ │ │ │ sbcvc lr, ip, #270336 @ 0x42000 │ │ │ │ @ instruction: 0xf14118d0 │ │ │ │ @ instruction: 0xf5b10100 │ │ │ │ bicsle r3, sp, #128, 30 @ 0x200 │ │ │ │ @ instruction: 0xf04f2301 │ │ │ │ @ instruction: 0xf8ce30ff │ │ │ │ @ instruction: 0xf64f3228 │ │ │ │ @ instruction: 0xe7d571ff │ │ │ │ strmi r2, [r1], -r0 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ - b 0x15a5dc0 │ │ │ │ + b 0x15a5d4c │ │ │ │ svclt 0x00040103 │ │ │ │ @ instruction: 0x46194610 │ │ │ │ strb sp, [r7, r1, asr #3] │ │ │ │ @ instruction: 0xf112b252 │ │ │ │ svclt 0x00b80f1f │ │ │ │ - blle 0x47f418 │ │ │ │ + blle 0x47f3a4 │ │ │ │ svclt 0x00bc2a00 │ │ │ │ - blx 0x947168 │ │ │ │ - blle 0x33342c │ │ │ │ + blx 0x9470f4 │ │ │ │ + blle 0x3333b8 │ │ │ │ vstrle s4, [fp, #-124] @ 0xffffff84 │ │ │ │ @ instruction: 0xb121460b │ │ │ │ mvnscc pc, #79 @ 0x4f │ │ │ │ @ instruction: 0xf8c02201 │ │ │ │ ldrmi r2, [r8], -r8, lsr #4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ vpmax.u8 d15, d2, d1 │ │ │ │ vpmax.s8 d15, d2, d19 │ │ │ │ @ instruction: 0xd1ef4291 │ │ │ │ svclt 0x0000e7f3 │ │ │ │ @ instruction: 0xf112b252 │ │ │ │ - ble 0x1fa4d4 │ │ │ │ + ble 0x1fa460 │ │ │ │ smlabtcs r0, r8, r7, r1 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ - bcs 0x108624 │ │ │ │ - bcs 0x8ed49c │ │ │ │ + bcs 0x1085b0 │ │ │ │ + bcs 0x8ed428 │ │ │ │ mvnlt sp, r2, lsl sp │ │ │ │ movwcs r4, #5065 @ 0x13c9 │ │ │ │ eorcc pc, r8, #192, 16 @ 0xc00000 │ │ │ │ @ instruction: 0xf1c10fc9 │ │ │ │ mrscs r4, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ subsmi r4, r2, #112, 14 @ 0x1c00000 │ │ │ │ @@ -235853,146 +235825,146 @@ │ │ │ │ tstcs r0, r8, lsl r6 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ @ instruction: 0x46084770 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ @ instruction: 0xf112b252 │ │ │ │ svclt 0x00b80f20 │ │ │ │ - blle 0x37f4bc │ │ │ │ - blle 0x4410c0 │ │ │ │ + blle 0x37f448 │ │ │ │ + blle 0x44104c │ │ │ │ vldrle s4, [r6, #-124] @ 0xffffff84 │ │ │ │ @ instruction: 0xb121460b │ │ │ │ mvnscc pc, #79 @ 0x4f │ │ │ │ @ instruction: 0xf8c02201 │ │ │ │ ldrmi r2, [r8], -r8, lsr #4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ ldrsbmi r4, [r1], #50 @ 0x32 │ │ │ │ movweq pc, #4097 @ 0x1001 @ │ │ │ │ cmpeq r1, #3072 @ 0xc00 │ │ │ │ tstcs r0, r8, lsl r6 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ - blx 0x1486b4 │ │ │ │ - blx 0x9f3500 │ │ │ │ + blx 0x148640 │ │ │ │ + blx 0x9f348c │ │ │ │ addsmi pc, r1, #536870912 @ 0x20000000 │ │ │ │ strb sp, [r8, r4, ror #3]! │ │ │ │ subsmi fp, r3, #536870917 @ 0x20000005 │ │ │ │ svceq 0x001ff113 │ │ │ │ - blcs 0x12d548 │ │ │ │ - blcs 0x8ed558 │ │ │ │ + blcs 0x12d4d4 │ │ │ │ + blcs 0x8ed4e4 │ │ │ │ cmplt r1, fp, lsl sp │ │ │ │ movwcs r4, #5065 @ 0x13c9 │ │ │ │ eorcc pc, r8, #192, 16 @ 0xc00000 │ │ │ │ @ instruction: 0xf1c10fc9 │ │ │ │ mrscs r4, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ andcs r4, r0, r0, ror r7 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ - blx 0x114513c │ │ │ │ + blx 0x11450c8 │ │ │ │ @ instruction: 0xf000f002 │ │ │ │ - bl 0x1b7544 │ │ │ │ + bl 0x1b74d0 │ │ │ │ tstcs r0, r0, rrx │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ - blx 0x14870c │ │ │ │ - blx 0x11b315c │ │ │ │ + blx 0x148698 │ │ │ │ + blx 0x11b30e8 │ │ │ │ addsmi pc, r9, #201326592 @ 0xc000000 │ │ │ │ @ instruction: 0x4610d1de │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec4db68 │ │ │ │ + bl 0xfec4daf4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r4, r8, ror #31 │ │ │ │ stmib sp, {r2, r9, sl, lr}^ │ │ │ │ movwls r2, #4354 @ 0x1102 │ │ │ │ - blx 0xfe4b4936 │ │ │ │ - bls 0x19cd8c │ │ │ │ + blx 0xfe4b48c2 │ │ │ │ + bls 0x19cd18 │ │ │ │ @ instruction: 0xf1019b01 │ │ │ │ @ instruction: 0x46940e10 │ │ │ │ svceq 0x0001f010 │ │ │ │ tstpeq r1, r1, lsl #2 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf801bf18 │ │ │ │ vmull.u8 q14, d0, d1 │ │ │ │ ldrmi r0, [ip], #79 @ 0x4f │ │ │ │ mvnsle r4, r1, ror r5 │ │ │ │ - bl 0x188224 │ │ │ │ + bl 0x1881b0 │ │ │ │ @ instruction: 0xf7ee1403 │ │ │ │ @ instruction: 0x4620fbfb │ │ │ │ tstcs r0, r4 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ strmi fp, [sp], -r2, lsl #1 │ │ │ │ pkhbtmi r4, r0, ip, lsl #12 │ │ │ │ - strbne pc, [r8], sp, asr #12 @ │ │ │ │ + strbne pc, [r8], -sp, asr #12 @ │ │ │ │ ldrteq pc, [r3], -r0, asr #5 @ │ │ │ │ @ instruction: 0xf7ee9201 │ │ │ │ - bls 0x17574c │ │ │ │ + bls 0x1756d8 │ │ │ │ cdpeq 1, 0, cr15, cr2, cr5, {5} │ │ │ │ ldrmi r3, [r3], -lr, lsl #10 │ │ │ │ @ instruction: 0xf83eb2c1 │ │ │ │ @ instruction: 0xf3c0cf02 │ │ │ │ ldrbmi r0, [r5, #-143]! @ 0xffffff71 │ │ │ │ eorsne pc, r1, r6, asr r8 @ │ │ │ │ streq lr, [r3, -r1, lsl #20] │ │ │ │ @ instruction: 0x0c01ea2c │ │ │ │ @ instruction: 0x0c07ea4c │ │ │ │ @ instruction: 0xf8ae4423 │ │ │ │ mvnle ip, r0 │ │ │ │ - bl 0x188318 │ │ │ │ + bl 0x1882a4 │ │ │ │ @ instruction: 0xf7ee04c4 │ │ │ │ strtmi pc, [r0], -r1, asr #23 │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ strmi fp, [lr], -r2, lsl #1 │ │ │ │ pkhbtmi r4, r0, ip, lsl #12 │ │ │ │ - strbne pc, [r8, sp, asr #12] @ │ │ │ │ + strbne pc, [r8, -sp, asr #12] @ │ │ │ │ ldreq pc, [r3, -r0, asr #5]! │ │ │ │ @ instruction: 0xf7ee9201 │ │ │ │ - bls 0x1756d8 │ │ │ │ + bls 0x175664 │ │ │ │ stceq 1, cr15, [r4], {166} @ 0xa6 │ │ │ │ ldrmi r3, [r3], -ip, lsl #12 │ │ │ │ mcr2 10, 4, pc, cr0, cr15, {2} @ │ │ │ │ svcpl 0x0004f85c │ │ │ │ andne pc, pc, r0, asr #7 │ │ │ │ smlabbeq r3, r5, sl, lr │ │ │ │ @ instruction: 0xf8574566 │ │ │ │ strtmi lr, [r3], #-62 @ 0xffffffc2 │ │ │ │ tsteq lr, r1, lsl #20 │ │ │ │ smlabbeq r5, r1, sl, lr │ │ │ │ andne pc, r0, ip, asr #17 │ │ │ │ strbmi sp, [r0], -ip, ror #3 │ │ │ │ streq lr, [r4], #2818 @ 0xb02 │ │ │ │ - blx 0xfe2b4a4e │ │ │ │ + blx 0xfe2b49da │ │ │ │ andlt r4, r2, r0, lsr #12 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ svclt 0x000081f0 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec4dcb4 │ │ │ │ + bl 0xfec4dc40 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r2, r8, ror #31 │ │ │ │ @ instruction: 0x46064614 │ │ │ │ movwls r9, #257 @ 0x101 │ │ │ │ - blx 0xffb34a80 │ │ │ │ + blx 0xffb34a0c │ │ │ │ @ instruction: 0x9d069901 │ │ │ │ @ instruction: 0xf1019b00 │ │ │ │ @ instruction: 0xf0100210 │ │ │ │ @ instruction: 0xf1010f01 │ │ │ │ svclt 0x00180101 │ │ │ │ stcmi 8, cr15, [r1], {1} │ │ │ │ adcmi r4, r3, #44, 8 @ 0x2c000000 │ │ │ │ @@ -236008,27 +235980,27 @@ │ │ │ │ svclt 0x0000bd70 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ strmi fp, [lr], -r2, lsl #1 │ │ │ │ ldrmi r4, [r4], -r0, lsl #13 │ │ │ │ - strbne pc, [r8, sp, asr #12] @ │ │ │ │ + strbne pc, [r8, -sp, asr #12] @ │ │ │ │ ldreq pc, [r3, -r0, asr #5]! │ │ │ │ @ instruction: 0xf7ee9301 │ │ │ │ vstrls s30, [r8, #-716] @ 0xfffffd34 │ │ │ │ stceq 1, cr15, [r2], {166} @ 0xa6 │ │ │ │ strcc r9, [lr], -r1, lsl #22 │ │ │ │ mcr2 10, 4, pc, cr0, cr15, {2} @ │ │ │ │ svccs 0x0002f83c │ │ │ │ addeq pc, pc, r0, asr #7 │ │ │ │ eorsne pc, lr, r7, asr r8 @ │ │ │ │ vmlaeq.f32 s28, s8, s2 │ │ │ │ andeq lr, r1, #139264 @ 0x22000 │ │ │ │ - b 0x1187c08 │ │ │ │ + b 0x1187b94 │ │ │ │ adcmi r0, r3, #-536870912 @ 0xe0000000 │ │ │ │ strcs fp, [r0], #-3848 @ 0xfffff0f8 │ │ │ │ andcs pc, r0, ip, lsr #17 │ │ │ │ mvnle r4, r6, ror #10 │ │ │ │ @ instruction: 0xf7ee4640 │ │ │ │ @ instruction: 0x4620fb19 │ │ │ │ tstcs r0, r2 │ │ │ │ @@ -236038,53 +236010,53 @@ │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ strmi fp, [lr], -r2, lsl #1 │ │ │ │ ldrmi r4, [r4], -r0, lsl #13 │ │ │ │ - strbne pc, [r8, sp, asr #12] @ │ │ │ │ + strbne pc, [r8, -sp, asr #12] @ │ │ │ │ ldreq pc, [r3, -r0, asr #5]! │ │ │ │ @ instruction: 0xf7ee9301 │ │ │ │ vstrls s30, [r8, #-476] @ 0xfffffe24 │ │ │ │ stceq 1, cr15, [r4], {166} @ 0xa6 │ │ │ │ strcc r9, [ip], -r1, lsl #22 │ │ │ │ mcr2 10, 4, pc, cr0, cr15, {2} @ │ │ │ │ svcne 0x0004f85c │ │ │ │ andne pc, pc, r0, asr #7 │ │ │ │ andeq lr, r1, #132, 20 @ 0x84000 │ │ │ │ @ instruction: 0xf857442c │ │ │ │ adcmi lr, r3, #62 @ 0x3e │ │ │ │ strcs fp, [r0], #-3848 @ 0xfffff0f8 │ │ │ │ - b 0x18816c │ │ │ │ - b 0xfe177410 │ │ │ │ + b 0x1880f8 │ │ │ │ + b 0xfe17739c │ │ │ │ @ instruction: 0xf8cc0201 │ │ │ │ mvnle r2, r0 │ │ │ │ @ instruction: 0xf7ee4640 │ │ │ │ @ instruction: 0x4620fadd │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec4de04 │ │ │ │ + bl 0xfec4dd90 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r2, r8, ror #31 │ │ │ │ @ instruction: 0x46064614 │ │ │ │ movwls r9, #257 @ 0x101 │ │ │ │ - blx 0x1134bd0 │ │ │ │ + blx 0x1134b5c │ │ │ │ @ instruction: 0x9d069901 │ │ │ │ @ instruction: 0xf1019b00 │ │ │ │ @ instruction: 0xf0100210 │ │ │ │ @ instruction: 0xf1010f01 │ │ │ │ svclt 0x00180101 │ │ │ │ stcmi 8, cr15, [r1], {1} │ │ │ │ svclt 0x00082c00 │ │ │ │ - blne 0x1a084a8 │ │ │ │ + blne 0x1a08434 │ │ │ │ subeq pc, pc, r0, asr #7 │ │ │ │ mvnsle r4, sl, lsl #5 │ │ │ │ @ instruction: 0xf7ee4630 │ │ │ │ strtmi pc, [r0], -sp, lsr #21 │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @@ -236092,29 +236064,29 @@ │ │ │ │ svclt 0x0000bd70 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ strmi fp, [lr], -r2, lsl #1 │ │ │ │ ldrmi r4, [r4], -r0, lsl #13 │ │ │ │ - strbne pc, [r8, sp, asr #12] @ │ │ │ │ + strbne pc, [r8, -sp, asr #12] @ │ │ │ │ ldreq pc, [r3, -r0, asr #5]! │ │ │ │ @ instruction: 0xf7ee9301 │ │ │ │ vstrls s30, [r8, #-44] @ 0xffffffd4 │ │ │ │ stceq 1, cr15, [r2], {166} @ 0xa6 │ │ │ │ strcc r9, [lr], -r1, lsl #22 │ │ │ │ mcr2 10, 4, pc, cr0, cr15, {2} @ │ │ │ │ svccs 0x0002f83c │ │ │ │ addeq pc, pc, r0, asr #7 │ │ │ │ eorsne pc, lr, r7, asr r8 @ │ │ │ │ vmlaeq.f32 s28, s8, s2 │ │ │ │ andeq lr, r1, #139264 @ 0x22000 │ │ │ │ svclt 0x00082c00 │ │ │ │ - b 0x118851c │ │ │ │ - blne 0x19f74e8 │ │ │ │ + b 0x11884a8 │ │ │ │ + blne 0x19f7474 │ │ │ │ @ instruction: 0xf8ac4566 │ │ │ │ mvnle r2, r0 │ │ │ │ @ instruction: 0xf7ee4640 │ │ │ │ @ instruction: 0x4620fa71 │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @@ -236122,29 +236094,29 @@ │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ strmi fp, [lr], -r2, lsl #1 │ │ │ │ ldrmi r4, [r4], -r0, lsl #13 │ │ │ │ - strbne pc, [r8, sp, asr #12] @ │ │ │ │ + strbne pc, [r8, -sp, asr #12] @ │ │ │ │ ldreq pc, [r3, -r0, asr #5]! │ │ │ │ @ instruction: 0xf7ee9301 │ │ │ │ @ instruction: 0x9d08f9cf │ │ │ │ stceq 1, cr15, [r4], {166} @ 0xa6 │ │ │ │ strcc r9, [ip], -r1, lsl #22 │ │ │ │ mcr2 10, 4, pc, cr0, cr15, {2} @ │ │ │ │ svcne 0x0004f85c │ │ │ │ andne pc, pc, r0, asr #7 │ │ │ │ andeq lr, r1, #132, 20 @ 0x84000 │ │ │ │ svclt 0x00082c00 │ │ │ │ @ instruction: 0xf857461c │ │ │ │ - blne 0x1a2ee18 │ │ │ │ - b 0x1882bc │ │ │ │ - b 0xfe177560 │ │ │ │ + blne 0x1a2eda4 │ │ │ │ + b 0x188248 │ │ │ │ + b 0xfe1774ec │ │ │ │ @ instruction: 0xf8cc0201 │ │ │ │ mvnle r2, r0 │ │ │ │ @ instruction: 0xf7ee4640 │ │ │ │ @ instruction: 0x4620fa35 │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @@ -236165,17 +236137,17 @@ │ │ │ │ svcpl 0x0001f810 │ │ │ │ vmlseq.f32 s29, s6, s30 │ │ │ │ svcne 0x0001f812 │ │ │ │ svclt 0x0018428d │ │ │ │ addmi r2, r7, #0, 6 │ │ │ │ @ instruction: 0x0c03ea4c │ │ │ │ vshll.u8 , d15, #6 │ │ │ │ - b 0x32b55c │ │ │ │ + b 0x32b4e8 │ │ │ │ @ instruction: 0xf8d40206 │ │ │ │ - b 0x406434 │ │ │ │ + b 0x4063c0 │ │ │ │ strtmi r0, [r0], -r2, lsl #24 │ │ │ │ movweq lr, #27171 @ 0x6a23 │ │ │ │ stc2 10, cr15, [ip], {31} @ │ │ │ │ movweq lr, #51779 @ 0xca43 │ │ │ │ stccc 8, cr15, [r4, #784]! @ 0x310 │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ ldmiblt r0!, {r1, r2, r3, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ @@ -236197,17 +236169,17 @@ │ │ │ │ svclt 0x0018428d │ │ │ │ strbmi r2, [r7, #-768]! @ 0xfffffd00 │ │ │ │ vmlseq.f32 s28, s6, s28 │ │ │ │ mvnsle fp, r3, lsl #5 │ │ │ │ andeq lr, r6, #8, 20 @ 0x8000 │ │ │ │ stccc 8, cr15, [r4, #848]! @ 0x350 │ │ │ │ vmlaeq.f32 s28, s4, s28 │ │ │ │ - b 0x9c869c │ │ │ │ - blx 0x8b7a38 │ │ │ │ - b 0x11f685c │ │ │ │ + b 0x9c8628 │ │ │ │ + blx 0x8b79c4 │ │ │ │ + b 0x11f67e8 │ │ │ │ @ instruction: 0xf8c4030e │ │ │ │ pop {r2, r5, r7, r8, sl, fp, ip, sp} │ │ │ │ @ instruction: 0xf7ee41f0 │ │ │ │ svclt 0x0000b9b7 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ @@ -236221,19 +236193,19 @@ │ │ │ │ @ instruction: 0xf1060e04 │ │ │ │ movwcs r0, #61708 @ 0xf10c │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svcvc 0x0004f85e │ │ │ │ @ instruction: 0xf8520118 │ │ │ │ adcsmi r6, r7, #4, 30 │ │ │ │ movwcs fp, #3864 @ 0xf18 │ │ │ │ - b 0x1408440 │ │ │ │ + b 0x14083cc │ │ │ │ addlt r0, r3, #768 @ 0x300 │ │ │ │ - b 0x32b64c │ │ │ │ + b 0x32b5d8 │ │ │ │ @ instruction: 0xf8d40205 │ │ │ │ - b 0x40651c │ │ │ │ + b 0x4064a8 │ │ │ │ strtmi r0, [r0], -r2, lsl #24 │ │ │ │ movweq lr, #23075 @ 0x5a23 │ │ │ │ stc2 10, cr15, [ip], {31} @ │ │ │ │ movweq lr, #51779 @ 0xca43 │ │ │ │ stccc 8, cr15, [r4, #784]! @ 0x310 │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ ldmdblt ip!, {r1, r2, r3, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ @@ -236254,17 +236226,17 @@ │ │ │ │ @ instruction: 0xf04f469e │ │ │ │ addlt r0, fp, #0, 28 │ │ │ │ @ instruction: 0x0c0eea4c │ │ │ │ mvnsle r4, r5, lsl #5 │ │ │ │ andeq lr, r7, #8, 20 @ 0x8000 │ │ │ │ stccc 8, cr15, [r4, #848]! @ 0x350 │ │ │ │ @ instruction: 0x0c02ea0c │ │ │ │ - b 0x9c8780 │ │ │ │ - blx 0x8b7b20 │ │ │ │ - b 0x11f6138 │ │ │ │ + b 0x9c870c │ │ │ │ + blx 0x8b7aac │ │ │ │ + b 0x11f60c4 │ │ │ │ @ instruction: 0xf8c4030c │ │ │ │ pop {r2, r5, r7, r8, sl, fp, ip, sp} │ │ │ │ @ instruction: 0xf7ee41f0 │ │ │ │ svclt 0x0000b945 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ @@ -236282,17 +236254,17 @@ │ │ │ │ ldrmi fp, [r8], -ip, lsl #30 │ │ │ │ addlt r2, fp, #0 │ │ │ │ vmlseq.f32 s28, s0, s28 │ │ │ │ mvnsle r4, r5, ror #10 │ │ │ │ andeq lr, r7, #8, 20 @ 0x8000 │ │ │ │ stccc 8, cr15, [r4, #848]! @ 0x350 │ │ │ │ vmlaeq.f32 s28, s4, s28 │ │ │ │ - b 0x9c87f0 │ │ │ │ - blx 0x8b7b90 │ │ │ │ - b 0x11f69b0 │ │ │ │ + b 0x9c877c │ │ │ │ + blx 0x8b7b1c │ │ │ │ + b 0x11f693c │ │ │ │ @ instruction: 0xf8c4030e │ │ │ │ pop {r2, r5, r7, r8, sl, fp, ip, sp} │ │ │ │ @ instruction: 0xf7ee41f0 │ │ │ │ svclt 0x0000b90d │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ @@ -236302,18 +236274,18 @@ │ │ │ │ sxtab16mi pc, r0, fp, ror #16 @ │ │ │ │ @ instruction: 0xf7ee4620 │ │ │ │ @ instruction: 0xf1a5f837 │ │ │ │ strmi r0, [r7], -r4, lsl #28 │ │ │ │ tstpeq ip, r5, lsl #2 @ p-variant is OBSOLETE │ │ │ │ stceq 0, cr15, [pc], {79} @ 0x4f │ │ │ │ @ instruction: 0xf85e2300 │ │ │ │ - b 0x14cebd0 │ │ │ │ + b 0x14ceb5c │ │ │ │ adcsmi r1, r5, #12, 4 @ 0xc0000000 │ │ │ │ strbtmi fp, [r0], -ip, lsl #30 │ │ │ │ - blx 0x8befcc │ │ │ │ + blx 0x8bef58 │ │ │ │ movwmi pc, #15490 @ 0x3c82 @ │ │ │ │ mvnsle r4, r1, ror r5 │ │ │ │ tsteq r7, r8, lsl #20 │ │ │ │ stccs 8, cr15, [r4, #848]! @ 0x350 │ │ │ │ strtmi r4, [r0], -fp │ │ │ │ andeq lr, r7, #139264 @ 0x22000 │ │ │ │ tstmi sl, #-1342177271 @ 0xb0000009 │ │ │ │ @@ -236335,17 +236307,17 @@ │ │ │ │ svcpl 0x0001f810 │ │ │ │ vmlseq.f32 s29, s6, s30 │ │ │ │ svcne 0x0001f812 │ │ │ │ svclt 0x0008428d │ │ │ │ addmi r2, r7, #0, 6 │ │ │ │ @ instruction: 0x0c03ea4c │ │ │ │ vshll.u8 , d15, #6 │ │ │ │ - b 0x32b804 │ │ │ │ + b 0x32b790 │ │ │ │ @ instruction: 0xf8d40206 │ │ │ │ - b 0x4066dc │ │ │ │ + b 0x406668 │ │ │ │ strtmi r0, [r0], -r2, lsl #24 │ │ │ │ movweq lr, #27171 @ 0x6a23 │ │ │ │ stc2 10, cr15, [ip], {31} @ │ │ │ │ movweq lr, #51779 @ 0xca43 │ │ │ │ stccc 8, cr15, [r4, #784]! @ 0x310 │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ ldmlt ip, {r1, r2, r3, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ @@ -236367,17 +236339,17 @@ │ │ │ │ svclt 0x0008428d │ │ │ │ strbmi r2, [r7, #-768]! @ 0xfffffd00 │ │ │ │ vmlseq.f32 s28, s6, s28 │ │ │ │ mvnsle fp, r3, lsl #5 │ │ │ │ andeq lr, r6, #8, 20 @ 0x8000 │ │ │ │ stccc 8, cr15, [r4, #848]! @ 0x350 │ │ │ │ vmlaeq.f32 s28, s4, s28 │ │ │ │ - b 0x9c8944 │ │ │ │ - blx 0x8b7ce0 │ │ │ │ - b 0x11f6b04 │ │ │ │ + b 0x9c88d0 │ │ │ │ + blx 0x8b7c6c │ │ │ │ + b 0x11f6a90 │ │ │ │ @ instruction: 0xf8c4030e │ │ │ │ pop {r2, r5, r7, r8, sl, fp, ip, sp} │ │ │ │ @ instruction: 0xf7ee41f0 │ │ │ │ svclt 0x0000b863 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ @@ -236391,19 +236363,19 @@ │ │ │ │ @ instruction: 0xf1060e04 │ │ │ │ movwcs r0, #61708 @ 0xf10c │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svcvc 0x0004f85e │ │ │ │ @ instruction: 0xf8520118 │ │ │ │ adcsmi r6, r7, #4, 30 │ │ │ │ movwcs fp, #3848 @ 0xf08 │ │ │ │ - b 0x14086e8 │ │ │ │ + b 0x1408674 │ │ │ │ addlt r0, r3, #768 @ 0x300 │ │ │ │ - b 0x32b8f4 │ │ │ │ + b 0x32b880 │ │ │ │ @ instruction: 0xf8d40205 │ │ │ │ - b 0x4067c4 │ │ │ │ + b 0x406750 │ │ │ │ strtmi r0, [r0], -r2, lsl #24 │ │ │ │ movweq lr, #23075 @ 0x5a23 │ │ │ │ stc2 10, cr15, [ip], {31} @ │ │ │ │ movweq lr, #51779 @ 0xca43 │ │ │ │ stccc 8, cr15, [r4, #784]! @ 0x310 │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ stmdalt r8!, {r1, r2, r3, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ @@ -236424,17 +236396,17 @@ │ │ │ │ @ instruction: 0xf04f469e │ │ │ │ addlt r0, fp, #0, 28 │ │ │ │ @ instruction: 0x0c0eea4c │ │ │ │ mvnsle r4, r5, lsl #5 │ │ │ │ andeq lr, r7, #8, 20 @ 0x8000 │ │ │ │ stccc 8, cr15, [r4, #848]! @ 0x350 │ │ │ │ @ instruction: 0x0c02ea0c │ │ │ │ - b 0x9c8a28 │ │ │ │ - blx 0x8b7dc8 │ │ │ │ - b 0x11f63e0 │ │ │ │ + b 0x9c89b4 │ │ │ │ + blx 0x8b7d54 │ │ │ │ + b 0x11f636c │ │ │ │ @ instruction: 0xf8c4030c │ │ │ │ pop {r2, r5, r7, r8, sl, fp, ip, sp} │ │ │ │ @ instruction: 0xf7ed41f0 │ │ │ │ svclt 0x0000bff1 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ @@ -236452,17 +236424,17 @@ │ │ │ │ sadd16mi fp, r8, r4 │ │ │ │ addlt r2, fp, #0 │ │ │ │ vmlseq.f32 s28, s0, s28 │ │ │ │ mvnsle r4, r5, ror #10 │ │ │ │ andeq lr, r7, #8, 20 @ 0x8000 │ │ │ │ stccc 8, cr15, [r4, #848]! @ 0x350 │ │ │ │ vmlaeq.f32 s28, s4, s28 │ │ │ │ - b 0x9c8a98 │ │ │ │ - blx 0x8b7e38 │ │ │ │ - b 0x11f6c58 │ │ │ │ + b 0x9c8a24 │ │ │ │ + blx 0x8b7dc4 │ │ │ │ + b 0x11f6be4 │ │ │ │ @ instruction: 0xf8c4030e │ │ │ │ pop {r2, r5, r7, r8, sl, fp, ip, sp} │ │ │ │ @ instruction: 0xf7ed41f0 │ │ │ │ svclt 0x0000bfb9 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ @@ -236472,18 +236444,18 @@ │ │ │ │ strmi pc, [r0], r7, lsr #30 │ │ │ │ @ instruction: 0xf7ed4620 │ │ │ │ @ instruction: 0xf1a5fee3 │ │ │ │ strmi r0, [r7], -r4, lsl #28 │ │ │ │ tstpeq ip, r5, lsl #2 @ p-variant is OBSOLETE │ │ │ │ stceq 0, cr15, [pc], {79} @ 0x4f │ │ │ │ @ instruction: 0xf85e2300 │ │ │ │ - b 0x14cee78 │ │ │ │ + b 0x14cee04 │ │ │ │ adcsmi r1, r5, #12, 4 @ 0xc0000000 │ │ │ │ uqadd16mi fp, r0, r4 │ │ │ │ - blx 0x8bf274 │ │ │ │ + blx 0x8bf200 │ │ │ │ movwmi pc, #15490 @ 0x3c82 @ │ │ │ │ mvnsle r4, r1, ror r5 │ │ │ │ tsteq r7, r8, lsl #20 │ │ │ │ stccs 8, cr15, [r4, #848]! @ 0x350 │ │ │ │ strtmi r4, [r0], -fp │ │ │ │ andeq lr, r7, #139264 @ 0x22000 │ │ │ │ tstmi sl, #-1342177271 @ 0xb0000009 │ │ │ │ @@ -236505,17 +236477,17 @@ │ │ │ │ svcpl 0x0001f810 │ │ │ │ vmlseq.f32 s29, s6, s30 │ │ │ │ svcne 0x0001f812 │ │ │ │ svclt 0x0038428d │ │ │ │ addmi r2, r7, #0, 6 │ │ │ │ @ instruction: 0x0c03ea4c │ │ │ │ vshll.u8 , d15, #6 │ │ │ │ - b 0x32baac │ │ │ │ + b 0x32ba38 │ │ │ │ @ instruction: 0xf8d40206 │ │ │ │ - b 0x406984 │ │ │ │ + b 0x406910 │ │ │ │ strtmi r0, [r0], -r2, lsl #24 │ │ │ │ movweq lr, #27171 @ 0x6a23 │ │ │ │ stc2 10, cr15, [ip], {31} @ │ │ │ │ movweq lr, #51779 @ 0xca43 │ │ │ │ stccc 8, cr15, [r4, #784]! @ 0x310 │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ svclt 0x0048f7ed │ │ │ │ @@ -236537,17 +236509,17 @@ │ │ │ │ svclt 0x0038428d │ │ │ │ strbmi r2, [r7, #-768]! @ 0xfffffd00 │ │ │ │ vmlseq.f32 s28, s6, s28 │ │ │ │ mvnsle fp, r3, lsl #5 │ │ │ │ andeq lr, r6, #8, 20 @ 0x8000 │ │ │ │ stccc 8, cr15, [r4, #848]! @ 0x350 │ │ │ │ vmlaeq.f32 s28, s4, s28 │ │ │ │ - b 0x9c8bec │ │ │ │ - blx 0x8b7f88 │ │ │ │ - b 0x11f6dac │ │ │ │ + b 0x9c8b78 │ │ │ │ + blx 0x8b7f14 │ │ │ │ + b 0x11f6d38 │ │ │ │ @ instruction: 0xf8c4030e │ │ │ │ pop {r2, r5, r7, r8, sl, fp, ip, sp} │ │ │ │ @ instruction: 0xf7ed41f0 │ │ │ │ svclt 0x0000bf0f │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ @@ -236561,19 +236533,19 @@ │ │ │ │ @ instruction: 0xf1060e04 │ │ │ │ movwcs r0, #61708 @ 0xf10c │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svcvc 0x0004f85e │ │ │ │ @ instruction: 0xf8520118 │ │ │ │ adcsmi r6, r7, #4, 30 │ │ │ │ movwcs fp, #3896 @ 0xf38 │ │ │ │ - b 0x1408990 │ │ │ │ + b 0x140891c │ │ │ │ addlt r0, r3, #768 @ 0x300 │ │ │ │ - b 0x32bb9c │ │ │ │ + b 0x32bb28 │ │ │ │ @ instruction: 0xf8d40205 │ │ │ │ - b 0x406a6c │ │ │ │ + b 0x4069f8 │ │ │ │ strtmi r0, [r0], -r2, lsl #24 │ │ │ │ movweq lr, #23075 @ 0x5a23 │ │ │ │ stc2 10, cr15, [ip], {31} @ │ │ │ │ movweq lr, #51779 @ 0xca43 │ │ │ │ stccc 8, cr15, [r4, #784]! @ 0x310 │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ cdplt 7, 13, cr15, cr4, cr13, {7} │ │ │ │ @@ -236594,17 +236566,17 @@ │ │ │ │ @ instruction: 0xf04f469e │ │ │ │ addlt r0, fp, #0, 28 │ │ │ │ @ instruction: 0x0c0eea4c │ │ │ │ mvnsle r4, r5, lsl #5 │ │ │ │ andeq lr, r7, #8, 20 @ 0x8000 │ │ │ │ stccc 8, cr15, [r4, #848]! @ 0x350 │ │ │ │ @ instruction: 0x0c02ea0c │ │ │ │ - b 0x9c8cd0 │ │ │ │ - blx 0x8b8070 │ │ │ │ - b 0x11f6688 │ │ │ │ + b 0x9c8c5c │ │ │ │ + blx 0x8b7ffc │ │ │ │ + b 0x11f6614 │ │ │ │ @ instruction: 0xf8c4030c │ │ │ │ pop {r2, r5, r7, r8, sl, fp, ip, sp} │ │ │ │ @ instruction: 0xf7ed41f0 │ │ │ │ svclt 0x0000be9d │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ @@ -236622,17 +236594,17 @@ │ │ │ │ ldrmi fp, [r8], -ip, lsr #30 │ │ │ │ addlt r2, fp, #0 │ │ │ │ vmlseq.f32 s28, s0, s28 │ │ │ │ mvnsle r4, r5, ror #10 │ │ │ │ andeq lr, r7, #8, 20 @ 0x8000 │ │ │ │ stccc 8, cr15, [r4, #848]! @ 0x350 │ │ │ │ vmlaeq.f32 s28, s4, s28 │ │ │ │ - b 0x9c8d40 │ │ │ │ - blx 0x8b80e0 │ │ │ │ - b 0x11f6f00 │ │ │ │ + b 0x9c8ccc │ │ │ │ + blx 0x8b806c │ │ │ │ + b 0x11f6e8c │ │ │ │ @ instruction: 0xf8c4030e │ │ │ │ pop {r2, r5, r7, r8, sl, fp, ip, sp} │ │ │ │ @ instruction: 0xf7ed41f0 │ │ │ │ svclt 0x0000be65 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ @@ -236642,18 +236614,18 @@ │ │ │ │ pkhtbmi pc, r0, r3, asr #27 @ │ │ │ │ @ instruction: 0xf7ed4620 │ │ │ │ @ instruction: 0xf1a5fd8f │ │ │ │ strmi r0, [r7], -r4, lsl #28 │ │ │ │ tstpeq ip, r5, lsl #2 @ p-variant is OBSOLETE │ │ │ │ stceq 0, cr15, [pc], {79} @ 0x4f │ │ │ │ @ instruction: 0xf85e2300 │ │ │ │ - b 0x14cf120 │ │ │ │ + b 0x14cf0ac │ │ │ │ adcsmi r1, r5, #12, 4 @ 0xc0000000 │ │ │ │ strbtmi fp, [r0], -ip, lsr #30 │ │ │ │ - blx 0x8bf51c │ │ │ │ + blx 0x8bf4a8 │ │ │ │ movwmi pc, #15490 @ 0x3c82 @ │ │ │ │ mvnsle r4, r1, ror r5 │ │ │ │ tsteq r7, r8, lsl #20 │ │ │ │ stccs 8, cr15, [r4, #848]! @ 0x350 │ │ │ │ strtmi r4, [r0], -fp │ │ │ │ andeq lr, r7, #139264 @ 0x22000 │ │ │ │ tstmi sl, #-1342177271 @ 0xb0000009 │ │ │ │ @@ -236675,17 +236647,17 @@ │ │ │ │ svcpl 0x0001f810 │ │ │ │ vmlseq.f32 s29, s6, s30 │ │ │ │ svcne 0x0001f812 │ │ │ │ svclt 0x0098428d │ │ │ │ addmi r2, r7, #0, 6 │ │ │ │ @ instruction: 0x0c03ea4c │ │ │ │ vshll.u8 , d15, #6 │ │ │ │ - b 0x32bd54 │ │ │ │ + b 0x32bce0 │ │ │ │ @ instruction: 0xf8d40206 │ │ │ │ - b 0x406c2c │ │ │ │ + b 0x406bb8 │ │ │ │ strtmi r0, [r0], -r2, lsl #24 │ │ │ │ movweq lr, #27171 @ 0x6a23 │ │ │ │ stc2 10, cr15, [ip], {31} @ │ │ │ │ movweq lr, #51779 @ 0xca43 │ │ │ │ stccc 8, cr15, [r4, #784]! @ 0x310 │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ ldcllt 7, cr15, [r4, #948]! @ 0x3b4 │ │ │ │ @@ -236707,17 +236679,17 @@ │ │ │ │ svclt 0x0098428d │ │ │ │ strbmi r2, [r7, #-768]! @ 0xfffffd00 │ │ │ │ vmlseq.f32 s28, s6, s28 │ │ │ │ mvnsle fp, r3, lsl #5 │ │ │ │ andeq lr, r6, #8, 20 @ 0x8000 │ │ │ │ stccc 8, cr15, [r4, #848]! @ 0x350 │ │ │ │ vmlaeq.f32 s28, s4, s28 │ │ │ │ - b 0x9c8e94 │ │ │ │ - blx 0x8b8230 │ │ │ │ - b 0x11f7054 │ │ │ │ + b 0x9c8e20 │ │ │ │ + blx 0x8b81bc │ │ │ │ + b 0x11f6fe0 │ │ │ │ @ instruction: 0xf8c4030e │ │ │ │ pop {r2, r5, r7, r8, sl, fp, ip, sp} │ │ │ │ @ instruction: 0xf7ed41f0 │ │ │ │ svclt 0x0000bdbb │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ @@ -236731,19 +236703,19 @@ │ │ │ │ @ instruction: 0xf1060e04 │ │ │ │ movwcs r0, #61708 @ 0xf10c │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svcvc 0x0004f85e │ │ │ │ @ instruction: 0xf8520118 │ │ │ │ adcsmi r6, r7, #4, 30 │ │ │ │ movwcs fp, #3992 @ 0xf98 │ │ │ │ - b 0x1408c38 │ │ │ │ + b 0x1408bc4 │ │ │ │ addlt r0, r3, #768 @ 0x300 │ │ │ │ - b 0x32be44 │ │ │ │ + b 0x32bdd0 │ │ │ │ @ instruction: 0xf8d40205 │ │ │ │ - b 0x406d14 │ │ │ │ + b 0x406ca0 │ │ │ │ strtmi r0, [r0], -r2, lsl #24 │ │ │ │ movweq lr, #23075 @ 0x5a23 │ │ │ │ stc2 10, cr15, [ip], {31} @ │ │ │ │ movweq lr, #51779 @ 0xca43 │ │ │ │ stccc 8, cr15, [r4, #784]! @ 0x310 │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ stclt 7, cr15, [r0, #948] @ 0x3b4 │ │ │ │ @@ -236764,17 +236736,17 @@ │ │ │ │ @ instruction: 0xf04f469e │ │ │ │ addlt r0, fp, #0, 28 │ │ │ │ @ instruction: 0x0c0eea4c │ │ │ │ mvnsle r4, r5, lsl #5 │ │ │ │ andeq lr, r7, #8, 20 @ 0x8000 │ │ │ │ stccc 8, cr15, [r4, #848]! @ 0x350 │ │ │ │ @ instruction: 0x0c02ea0c │ │ │ │ - b 0x9c8f78 │ │ │ │ - blx 0x8b8318 │ │ │ │ - b 0x11f6930 │ │ │ │ + b 0x9c8f04 │ │ │ │ + blx 0x8b82a4 │ │ │ │ + b 0x11f68bc │ │ │ │ @ instruction: 0xf8c4030c │ │ │ │ pop {r2, r5, r7, r8, sl, fp, ip, sp} │ │ │ │ @ instruction: 0xf7ed41f0 │ │ │ │ svclt 0x0000bd49 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ @@ -236792,17 +236764,17 @@ │ │ │ │ ldrmi fp, [r8], -ip, lsl #31 │ │ │ │ addlt r2, fp, #0 │ │ │ │ vmlseq.f32 s28, s0, s28 │ │ │ │ mvnsle r4, r5, ror #10 │ │ │ │ andeq lr, r7, #8, 20 @ 0x8000 │ │ │ │ stccc 8, cr15, [r4, #848]! @ 0x350 │ │ │ │ vmlaeq.f32 s28, s4, s28 │ │ │ │ - b 0x9c8fe8 │ │ │ │ - blx 0x8b8388 │ │ │ │ - b 0x11f71a8 │ │ │ │ + b 0x9c8f74 │ │ │ │ + blx 0x8b8314 │ │ │ │ + b 0x11f7134 │ │ │ │ @ instruction: 0xf8c4030e │ │ │ │ pop {r2, r5, r7, r8, sl, fp, ip, sp} │ │ │ │ @ instruction: 0xf7ed41f0 │ │ │ │ svclt 0x0000bd11 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ @@ -236812,18 +236784,18 @@ │ │ │ │ sxtab16mi pc, r0, pc, ror #24 @ │ │ │ │ @ instruction: 0xf7ed4620 │ │ │ │ @ instruction: 0xf1a5fc3b │ │ │ │ strmi r0, [r7], -r4, lsl #28 │ │ │ │ tstpeq ip, r5, lsl #2 @ p-variant is OBSOLETE │ │ │ │ stceq 0, cr15, [pc], {79} @ 0x4f │ │ │ │ @ instruction: 0xf85e2300 │ │ │ │ - b 0x14cf3c8 │ │ │ │ + b 0x14cf354 │ │ │ │ adcsmi r1, r5, #12, 4 @ 0xc0000000 │ │ │ │ strbtmi fp, [r0], -ip, lsl #31 │ │ │ │ - blx 0x8bf7c4 │ │ │ │ + blx 0x8bf750 │ │ │ │ movwmi pc, #15490 @ 0x3c82 @ │ │ │ │ mvnsle r4, r1, ror r5 │ │ │ │ tsteq r7, r8, lsl #20 │ │ │ │ stccs 8, cr15, [r4, #848]! @ 0x350 │ │ │ │ strtmi r4, [r0], -fp │ │ │ │ andeq lr, r7, #139264 @ 0x22000 │ │ │ │ tstmi sl, #-1342177271 @ 0xb0000009 │ │ │ │ @@ -236845,17 +236817,17 @@ │ │ │ │ svcpl 0x0001f910 │ │ │ │ vmlseq.f32 s29, s6, s30 │ │ │ │ svcne 0x0001f912 │ │ │ │ svclt 0x00b8428d │ │ │ │ addmi r2, r7, #0, 6 │ │ │ │ @ instruction: 0x0c03ea4c │ │ │ │ vshll.u8 , d15, #6 │ │ │ │ - b 0x32bffc │ │ │ │ + b 0x32bf88 │ │ │ │ @ instruction: 0xf8d40206 │ │ │ │ - b 0x406ed4 │ │ │ │ + b 0x406e60 │ │ │ │ strtmi r0, [r0], -r2, lsl #24 │ │ │ │ movweq lr, #27171 @ 0x6a23 │ │ │ │ stc2 10, cr15, [ip], {31} @ │ │ │ │ movweq lr, #51779 @ 0xca43 │ │ │ │ stccc 8, cr15, [r4, #784]! @ 0x310 │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ stclt 7, cr15, [r0], #948 @ 0x3b4 │ │ │ │ @@ -236877,17 +236849,17 @@ │ │ │ │ svclt 0x00b8428d │ │ │ │ strbmi r2, [r7, #-768]! @ 0xfffffd00 │ │ │ │ vmlseq.f32 s28, s6, s28 │ │ │ │ mvnsle fp, r3, lsl #5 │ │ │ │ andeq lr, r6, #8, 20 @ 0x8000 │ │ │ │ stccc 8, cr15, [r4, #848]! @ 0x350 │ │ │ │ vmlaeq.f32 s28, s4, s28 │ │ │ │ - b 0x9c913c │ │ │ │ - blx 0x8b84d8 │ │ │ │ - b 0x11f72fc │ │ │ │ + b 0x9c90c8 │ │ │ │ + blx 0x8b8464 │ │ │ │ + b 0x11f7288 │ │ │ │ @ instruction: 0xf8c4030e │ │ │ │ pop {r2, r5, r7, r8, sl, fp, ip, sp} │ │ │ │ @ instruction: 0xf7ed41f0 │ │ │ │ svclt 0x0000bc67 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ @@ -236901,19 +236873,19 @@ │ │ │ │ @ instruction: 0xf1060e04 │ │ │ │ movwcs r0, #61708 @ 0xf10c │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svcvc 0x0004f85e │ │ │ │ @ instruction: 0xf8520118 │ │ │ │ adcsmi r6, r7, #4, 30 │ │ │ │ movwcs fp, #4024 @ 0xfb8 │ │ │ │ - b 0x1408ee0 │ │ │ │ + b 0x1408e6c │ │ │ │ addlt r0, r3, #768 @ 0x300 │ │ │ │ - b 0x32c0ec │ │ │ │ + b 0x32c078 │ │ │ │ @ instruction: 0xf8d40205 │ │ │ │ - b 0x406fbc │ │ │ │ + b 0x406f48 │ │ │ │ strtmi r0, [r0], -r2, lsl #24 │ │ │ │ movweq lr, #23075 @ 0x5a23 │ │ │ │ stc2 10, cr15, [ip], {31} @ │ │ │ │ movweq lr, #51779 @ 0xca43 │ │ │ │ stccc 8, cr15, [r4, #784]! @ 0x310 │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ stclt 7, cr15, [ip], #-948 @ 0xfffffc4c │ │ │ │ @@ -236934,17 +236906,17 @@ │ │ │ │ @ instruction: 0xf04f469e │ │ │ │ addlt r0, fp, #0, 28 │ │ │ │ @ instruction: 0x0c0eea4c │ │ │ │ mvnsle r4, r5, lsl #5 │ │ │ │ andeq lr, r7, #8, 20 @ 0x8000 │ │ │ │ stccc 8, cr15, [r4, #848]! @ 0x350 │ │ │ │ @ instruction: 0x0c02ea0c │ │ │ │ - b 0x9c9220 │ │ │ │ - blx 0x8b85c0 │ │ │ │ - b 0x11f6bd8 │ │ │ │ + b 0x9c91ac │ │ │ │ + blx 0x8b854c │ │ │ │ + b 0x11f6b64 │ │ │ │ @ instruction: 0xf8c4030c │ │ │ │ pop {r2, r5, r7, r8, sl, fp, ip, sp} │ │ │ │ @ instruction: 0xf7ed41f0 │ │ │ │ svclt 0x0000bbf5 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ @@ -236962,17 +236934,17 @@ │ │ │ │ ldrmi fp, [r8], -ip, lsr #31 │ │ │ │ addlt r2, fp, #0 │ │ │ │ vmlseq.f32 s28, s0, s28 │ │ │ │ mvnsle r4, r5, ror #10 │ │ │ │ andeq lr, r7, #8, 20 @ 0x8000 │ │ │ │ stccc 8, cr15, [r4, #848]! @ 0x350 │ │ │ │ vmlaeq.f32 s28, s4, s28 │ │ │ │ - b 0x9c9290 │ │ │ │ - blx 0x8b8630 │ │ │ │ - b 0x11f7450 │ │ │ │ + b 0x9c921c │ │ │ │ + blx 0x8b85bc │ │ │ │ + b 0x11f73dc │ │ │ │ @ instruction: 0xf8c4030e │ │ │ │ pop {r2, r5, r7, r8, sl, fp, ip, sp} │ │ │ │ @ instruction: 0xf7ed41f0 │ │ │ │ svclt 0x0000bbbd │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ @@ -236982,28 +236954,28 @@ │ │ │ │ strmi pc, [r0], fp, lsr #22 │ │ │ │ @ instruction: 0xf7ed4620 │ │ │ │ @ instruction: 0xf1a5fae7 │ │ │ │ strmi r0, [r7], -r4, lsl #28 │ │ │ │ tstpeq ip, r5, lsl #2 @ p-variant is OBSOLETE │ │ │ │ stceq 0, cr15, [pc], {79} @ 0x4f │ │ │ │ @ instruction: 0xf85e2300 │ │ │ │ - b 0x14cf670 │ │ │ │ + b 0x14cf5fc │ │ │ │ adcsmi r1, r5, #12, 4 @ 0xc0000000 │ │ │ │ strbtmi fp, [r0], -ip, lsr #31 │ │ │ │ - blx 0x8bfa6c │ │ │ │ + blx 0x8bf9f8 │ │ │ │ movwmi pc, #15490 @ 0x3c82 @ │ │ │ │ mvnsle r4, r1, ror r5 │ │ │ │ tsteq r7, r8, lsl #20 │ │ │ │ stccs 8, cr15, [r4, #848]! @ 0x350 │ │ │ │ strtmi r4, [r0], -fp │ │ │ │ andeq lr, r7, #139264 @ 0x22000 │ │ │ │ tstmi sl, #-1342177271 @ 0xb0000009 │ │ │ │ stccs 8, cr15, [r4, #784]! @ 0x310 │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ - bllt 0xfe2b5a48 │ │ │ │ + bllt 0xfe2b59d4 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ strmi r4, [pc], -r4, lsl #12 │ │ │ │ @ instruction: 0xf7ed4615 │ │ │ │ @ instruction: 0x4680faf5 │ │ │ │ @@ -237015,24 +236987,24 @@ │ │ │ │ svcpl 0x0001f910 │ │ │ │ vmlseq.f32 s29, s6, s30 │ │ │ │ svcne 0x0001f912 │ │ │ │ svclt 0x00a8428d │ │ │ │ addmi r2, r7, #0, 6 │ │ │ │ @ instruction: 0x0c03ea4c │ │ │ │ vshll.u8 , d15, #6 │ │ │ │ - b 0x32c2a4 │ │ │ │ + b 0x32c230 │ │ │ │ @ instruction: 0xf8d40206 │ │ │ │ - b 0x40717c │ │ │ │ + b 0x407108 │ │ │ │ strtmi r0, [r0], -r2, lsl #24 │ │ │ │ movweq lr, #27171 @ 0x6a23 │ │ │ │ stc2 10, cr15, [ip], {31} @ │ │ │ │ movweq lr, #51779 @ 0xca43 │ │ │ │ stccc 8, cr15, [r4, #784]! @ 0x310 │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ - bllt 0x1435abc │ │ │ │ + bllt 0x1435a48 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ strmi r4, [pc], -r4, lsl #12 │ │ │ │ @ instruction: 0xf7ed4615 │ │ │ │ @ instruction: 0x4680fabb │ │ │ │ @@ -237047,17 +237019,17 @@ │ │ │ │ svclt 0x00a8428d │ │ │ │ strbmi r2, [r7, #-768]! @ 0xfffffd00 │ │ │ │ vmlseq.f32 s28, s6, s28 │ │ │ │ mvnsle fp, r3, lsl #5 │ │ │ │ andeq lr, r6, #8, 20 @ 0x8000 │ │ │ │ stccc 8, cr15, [r4, #848]! @ 0x350 │ │ │ │ vmlaeq.f32 s28, s4, s28 │ │ │ │ - b 0x9c93e4 │ │ │ │ - blx 0x8b8780 │ │ │ │ - b 0x11f75a4 │ │ │ │ + b 0x9c9370 │ │ │ │ + blx 0x8b870c │ │ │ │ + b 0x11f7530 │ │ │ │ @ instruction: 0xf8c4030e │ │ │ │ pop {r2, r5, r7, r8, sl, fp, ip, sp} │ │ │ │ @ instruction: 0xf7ed41f0 │ │ │ │ svclt 0x0000bb13 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ @@ -237071,26 +237043,26 @@ │ │ │ │ @ instruction: 0xf1060e04 │ │ │ │ movwcs r0, #61708 @ 0xf10c │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svcvc 0x0004f85e │ │ │ │ @ instruction: 0xf8520118 │ │ │ │ adcsmi r6, r7, #4, 30 │ │ │ │ movwcs fp, #4008 @ 0xfa8 │ │ │ │ - b 0x1409188 │ │ │ │ + b 0x1409114 │ │ │ │ addlt r0, r3, #768 @ 0x300 │ │ │ │ - b 0x32c394 │ │ │ │ + b 0x32c320 │ │ │ │ @ instruction: 0xf8d40205 │ │ │ │ - b 0x407264 │ │ │ │ + b 0x4071f0 │ │ │ │ strtmi r0, [r0], -r2, lsl #24 │ │ │ │ movweq lr, #23075 @ 0x5a23 │ │ │ │ stc2 10, cr15, [ip], {31} @ │ │ │ │ movweq lr, #51779 @ 0xca43 │ │ │ │ stccc 8, cr15, [r4, #784]! @ 0x310 │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ - blt 0xff735ba4 │ │ │ │ + blt 0xff735b30 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ strmi r4, [sp], -r4, lsl #12 │ │ │ │ @ instruction: 0xf7edb256 │ │ │ │ strmi pc, [r0], r7, asr #20 │ │ │ │ @@ -237104,17 +237076,17 @@ │ │ │ │ @ instruction: 0xf04f469e │ │ │ │ addlt r0, fp, #0, 28 │ │ │ │ @ instruction: 0x0c0eea4c │ │ │ │ mvnsle r4, r5, lsl #5 │ │ │ │ andeq lr, r7, #8, 20 @ 0x8000 │ │ │ │ stccc 8, cr15, [r4, #848]! @ 0x350 │ │ │ │ @ instruction: 0x0c02ea0c │ │ │ │ - b 0x9c94c8 │ │ │ │ - blx 0x8b8868 │ │ │ │ - b 0x11f6e80 │ │ │ │ + b 0x9c9454 │ │ │ │ + blx 0x8b87f4 │ │ │ │ + b 0x11f6e0c │ │ │ │ @ instruction: 0xf8c4030c │ │ │ │ pop {r2, r5, r7, r8, sl, fp, ip, sp} │ │ │ │ @ instruction: 0xf7ed41f0 │ │ │ │ svclt 0x0000baa1 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ @@ -237132,17 +237104,17 @@ │ │ │ │ @ instruction: 0x4618bfb4 │ │ │ │ addlt r2, fp, #0 │ │ │ │ vmlseq.f32 s28, s0, s28 │ │ │ │ mvnsle r4, r5, ror #10 │ │ │ │ andeq lr, r7, #8, 20 @ 0x8000 │ │ │ │ stccc 8, cr15, [r4, #848]! @ 0x350 │ │ │ │ vmlaeq.f32 s28, s4, s28 │ │ │ │ - b 0x9c9538 │ │ │ │ - blx 0x8b88d8 │ │ │ │ - b 0x11f76f8 │ │ │ │ + b 0x9c94c4 │ │ │ │ + blx 0x8b8864 │ │ │ │ + b 0x11f7684 │ │ │ │ @ instruction: 0xf8c4030e │ │ │ │ pop {r2, r5, r7, r8, sl, fp, ip, sp} │ │ │ │ @ instruction: 0xf7ed41f0 │ │ │ │ svclt 0x0000ba69 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ @@ -237152,28 +237124,28 @@ │ │ │ │ pkhtbmi pc, r0, r7, asr #19 @ │ │ │ │ @ instruction: 0xf7ed4620 │ │ │ │ @ instruction: 0xf1a5f993 │ │ │ │ strmi r0, [r7], -r4, lsl #28 │ │ │ │ tstpeq ip, r5, lsl #2 @ p-variant is OBSOLETE │ │ │ │ stceq 0, cr15, [pc], {79} @ 0x4f │ │ │ │ @ instruction: 0xf85e2300 │ │ │ │ - b 0x14cf918 │ │ │ │ + b 0x14cf8a4 │ │ │ │ adcsmi r1, r5, #12, 4 @ 0xc0000000 │ │ │ │ @ instruction: 0x4660bfb4 │ │ │ │ - blx 0x8bfd14 │ │ │ │ + blx 0x8bfca0 │ │ │ │ movwmi pc, #15490 @ 0x3c82 @ │ │ │ │ mvnsle r4, r1, ror r5 │ │ │ │ tsteq r7, r8, lsl #20 │ │ │ │ stccs 8, cr15, [r4, #848]! @ 0x350 │ │ │ │ strtmi r4, [r0], -fp │ │ │ │ andeq lr, r7, #139264 @ 0x22000 │ │ │ │ tstmi sl, #-1342177271 @ 0xb0000009 │ │ │ │ stccs 8, cr15, [r4, #784]! @ 0x310 │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ - blt 0xdb5cf0 │ │ │ │ + blt 0xdb5c7c │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ strmi r4, [pc], -r4, lsl #12 │ │ │ │ @ instruction: 0xf7ed4615 │ │ │ │ strmi pc, [r0], r1, lsr #19 │ │ │ │ @@ -237185,17 +237157,17 @@ │ │ │ │ svcpl 0x0001f910 │ │ │ │ vmlseq.f32 s29, s6, s30 │ │ │ │ svcne 0x0001f912 │ │ │ │ svclt 0x00d8428d │ │ │ │ addmi r2, r7, #0, 6 │ │ │ │ @ instruction: 0x0c03ea4c │ │ │ │ vshll.u8 , d15, #6 │ │ │ │ - b 0x32c54c │ │ │ │ + b 0x32c4d8 │ │ │ │ @ instruction: 0xf8d40206 │ │ │ │ - b 0x407424 │ │ │ │ + b 0x4073b0 │ │ │ │ strtmi r0, [r0], -r2, lsl #24 │ │ │ │ movweq lr, #27171 @ 0x6a23 │ │ │ │ stc2 10, cr15, [ip], {31} @ │ │ │ │ movweq lr, #51779 @ 0xca43 │ │ │ │ stccc 8, cr15, [r4, #784]! @ 0x310 │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ ldmiblt r8!, {r0, r2, r3, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ @@ -237217,17 +237189,17 @@ │ │ │ │ svclt 0x00d8428d │ │ │ │ strbmi r2, [r7, #-768]! @ 0xfffffd00 │ │ │ │ vmlseq.f32 s28, s6, s28 │ │ │ │ mvnsle fp, r3, lsl #5 │ │ │ │ andeq lr, r6, #8, 20 @ 0x8000 │ │ │ │ stccc 8, cr15, [r4, #848]! @ 0x350 │ │ │ │ vmlaeq.f32 s28, s4, s28 │ │ │ │ - b 0x9c968c │ │ │ │ - blx 0x8b8a28 │ │ │ │ - b 0x11f784c │ │ │ │ + b 0x9c9618 │ │ │ │ + blx 0x8b89b4 │ │ │ │ + b 0x11f77d8 │ │ │ │ @ instruction: 0xf8c4030e │ │ │ │ pop {r2, r5, r7, r8, sl, fp, ip, sp} │ │ │ │ @ instruction: 0xf7ed41f0 │ │ │ │ svclt 0x0000b9bf │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ @@ -237241,19 +237213,19 @@ │ │ │ │ @ instruction: 0xf1060e04 │ │ │ │ movwcs r0, #61708 @ 0xf10c │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svcvc 0x0004f85e │ │ │ │ @ instruction: 0xf8520118 │ │ │ │ adcsmi r6, r7, #4, 30 │ │ │ │ movwcs fp, #4056 @ 0xfd8 │ │ │ │ - b 0x1409430 │ │ │ │ + b 0x14093bc │ │ │ │ addlt r0, r3, #768 @ 0x300 │ │ │ │ - b 0x32c63c │ │ │ │ + b 0x32c5c8 │ │ │ │ @ instruction: 0xf8d40205 │ │ │ │ - b 0x40750c │ │ │ │ + b 0x407498 │ │ │ │ strtmi r0, [r0], -r2, lsl #24 │ │ │ │ movweq lr, #23075 @ 0x5a23 │ │ │ │ stc2 10, cr15, [ip], {31} @ │ │ │ │ movweq lr, #51779 @ 0xca43 │ │ │ │ stccc 8, cr15, [r4, #784]! @ 0x310 │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ stmiblt r4, {r0, r2, r3, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ @@ -237274,17 +237246,17 @@ │ │ │ │ @ instruction: 0xf04f469e │ │ │ │ addlt r0, fp, #0, 28 │ │ │ │ @ instruction: 0x0c0eea4c │ │ │ │ mvnsle r4, r5, lsl #5 │ │ │ │ andeq lr, r7, #8, 20 @ 0x8000 │ │ │ │ stccc 8, cr15, [r4, #848]! @ 0x350 │ │ │ │ @ instruction: 0x0c02ea0c │ │ │ │ - b 0x9c9770 │ │ │ │ - blx 0x8b8b10 │ │ │ │ - b 0x11f7128 │ │ │ │ + b 0x9c96fc │ │ │ │ + blx 0x8b8a9c │ │ │ │ + b 0x11f70b4 │ │ │ │ @ instruction: 0xf8c4030c │ │ │ │ pop {r2, r5, r7, r8, sl, fp, ip, sp} │ │ │ │ @ instruction: 0xf7ed41f0 │ │ │ │ svclt 0x0000b94d │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ @@ -237302,17 +237274,17 @@ │ │ │ │ ldrmi fp, [r8], -ip, asr #31 │ │ │ │ addlt r2, fp, #0 │ │ │ │ vmlseq.f32 s28, s0, s28 │ │ │ │ mvnsle r4, r5, ror #10 │ │ │ │ andeq lr, r7, #8, 20 @ 0x8000 │ │ │ │ stccc 8, cr15, [r4, #848]! @ 0x350 │ │ │ │ vmlaeq.f32 s28, s4, s28 │ │ │ │ - b 0x9c97e0 │ │ │ │ - blx 0x8b8b80 │ │ │ │ - b 0x11f79a0 │ │ │ │ + b 0x9c976c │ │ │ │ + blx 0x8b8b0c │ │ │ │ + b 0x11f792c │ │ │ │ @ instruction: 0xf8c4030e │ │ │ │ pop {r2, r5, r7, r8, sl, fp, ip, sp} │ │ │ │ @ instruction: 0xf7ed41f0 │ │ │ │ svclt 0x0000b915 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ @@ -237322,18 +237294,18 @@ │ │ │ │ strmi pc, [r0], r3, lsl #17 │ │ │ │ @ instruction: 0xf7ed4620 │ │ │ │ @ instruction: 0xf1a5f83f │ │ │ │ strmi r0, [r7], -r4, lsl #28 │ │ │ │ tstpeq ip, r5, lsl #2 @ p-variant is OBSOLETE │ │ │ │ stceq 0, cr15, [pc], {79} @ 0x4f │ │ │ │ @ instruction: 0xf85e2300 │ │ │ │ - b 0x14cfbc0 │ │ │ │ + b 0x14cfb4c │ │ │ │ adcsmi r1, r5, #12, 4 @ 0xc0000000 │ │ │ │ strbtmi fp, [r0], -ip, asr #31 │ │ │ │ - blx 0x8bffbc │ │ │ │ + blx 0x8bff48 │ │ │ │ movwmi pc, #15490 @ 0x3c82 @ │ │ │ │ mvnsle r4, r1, ror r5 │ │ │ │ tsteq r7, r8, lsl #20 │ │ │ │ stccs 8, cr15, [r4, #848]! @ 0x350 │ │ │ │ strtmi r4, [r0], -fp │ │ │ │ andeq lr, r7, #139264 @ 0x22000 │ │ │ │ tstmi sl, #-1342177271 @ 0xb0000009 │ │ │ │ @@ -237355,17 +237327,17 @@ │ │ │ │ svcpl 0x0001f910 │ │ │ │ vmlseq.f32 s29, s6, s30 │ │ │ │ svcne 0x0001f912 │ │ │ │ svclt 0x00c8428d │ │ │ │ addmi r2, r7, #0, 6 │ │ │ │ @ instruction: 0x0c03ea4c │ │ │ │ vshll.u8 , d15, #6 │ │ │ │ - b 0x32c7f4 │ │ │ │ + b 0x32c780 │ │ │ │ @ instruction: 0xf8d40206 │ │ │ │ - b 0x4076cc │ │ │ │ + b 0x407658 │ │ │ │ strtmi r0, [r0], -r2, lsl #24 │ │ │ │ movweq lr, #27171 @ 0x6a23 │ │ │ │ stc2 10, cr15, [ip], {31} @ │ │ │ │ movweq lr, #51779 @ 0xca43 │ │ │ │ stccc 8, cr15, [r4, #784]! @ 0x310 │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ stmialt r4!, {r0, r2, r3, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ @@ -237387,17 +237359,17 @@ │ │ │ │ svclt 0x00c8428d │ │ │ │ strbmi r2, [r7, #-768]! @ 0xfffffd00 │ │ │ │ vmlseq.f32 s28, s6, s28 │ │ │ │ mvnsle fp, r3, lsl #5 │ │ │ │ andeq lr, r6, #8, 20 @ 0x8000 │ │ │ │ stccc 8, cr15, [r4, #848]! @ 0x350 │ │ │ │ vmlaeq.f32 s28, s4, s28 │ │ │ │ - b 0x9c9934 │ │ │ │ - blx 0x8b8cd0 │ │ │ │ - b 0x11f7af4 │ │ │ │ + b 0x9c98c0 │ │ │ │ + blx 0x8b8c5c │ │ │ │ + b 0x11f7a80 │ │ │ │ @ instruction: 0xf8c4030e │ │ │ │ pop {r2, r5, r7, r8, sl, fp, ip, sp} │ │ │ │ @ instruction: 0xf7ed41f0 │ │ │ │ svclt 0x0000b86b │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ @@ -237411,19 +237383,19 @@ │ │ │ │ @ instruction: 0xf1060e04 │ │ │ │ movwcs r0, #61708 @ 0xf10c │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svcvc 0x0004f85e │ │ │ │ @ instruction: 0xf8520118 │ │ │ │ adcsmi r6, r7, #4, 30 │ │ │ │ movwcs fp, #4040 @ 0xfc8 │ │ │ │ - b 0x14096d8 │ │ │ │ + b 0x1409664 │ │ │ │ addlt r0, r3, #768 @ 0x300 │ │ │ │ - b 0x32c8e4 │ │ │ │ + b 0x32c870 │ │ │ │ @ instruction: 0xf8d40205 │ │ │ │ - b 0x4077b4 │ │ │ │ + b 0x407740 │ │ │ │ strtmi r0, [r0], -r2, lsl #24 │ │ │ │ movweq lr, #23075 @ 0x5a23 │ │ │ │ stc2 10, cr15, [ip], {31} @ │ │ │ │ movweq lr, #51779 @ 0xca43 │ │ │ │ stccc 8, cr15, [r4, #784]! @ 0x310 │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ ldmdalt r0!, {r0, r2, r3, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ @@ -237444,17 +237416,17 @@ │ │ │ │ @ instruction: 0xf04f469e │ │ │ │ addlt r0, fp, #0, 28 │ │ │ │ @ instruction: 0x0c0eea4c │ │ │ │ mvnsle r4, r5, lsl #5 │ │ │ │ andeq lr, r7, #8, 20 @ 0x8000 │ │ │ │ stccc 8, cr15, [r4, #848]! @ 0x350 │ │ │ │ @ instruction: 0x0c02ea0c │ │ │ │ - b 0x9c9a18 │ │ │ │ - blx 0x8b8db8 │ │ │ │ - b 0x11f73d0 │ │ │ │ + b 0x9c99a4 │ │ │ │ + blx 0x8b8d44 │ │ │ │ + b 0x11f735c │ │ │ │ @ instruction: 0xf8c4030c │ │ │ │ pop {r2, r5, r7, r8, sl, fp, ip, sp} │ │ │ │ @ instruction: 0xf7ec41f0 │ │ │ │ svclt 0x0000bff9 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ @@ -237472,17 +237444,17 @@ │ │ │ │ @ instruction: 0x4618bfd4 │ │ │ │ addlt r2, fp, #0 │ │ │ │ vmlseq.f32 s28, s0, s28 │ │ │ │ mvnsle r4, r5, ror #10 │ │ │ │ andeq lr, r7, #8, 20 @ 0x8000 │ │ │ │ stccc 8, cr15, [r4, #848]! @ 0x350 │ │ │ │ vmlaeq.f32 s28, s4, s28 │ │ │ │ - b 0x9c9a88 │ │ │ │ - blx 0x8b8e28 │ │ │ │ - b 0x11f7c48 │ │ │ │ + b 0x9c9a14 │ │ │ │ + blx 0x8b8db4 │ │ │ │ + b 0x11f7bd4 │ │ │ │ @ instruction: 0xf8c4030e │ │ │ │ pop {r2, r5, r7, r8, sl, fp, ip, sp} │ │ │ │ @ instruction: 0xf7ec41f0 │ │ │ │ svclt 0x0000bfc1 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ @@ -237492,18 +237464,18 @@ │ │ │ │ strmi pc, [r0], pc, lsr #30 │ │ │ │ @ instruction: 0xf7ec4620 │ │ │ │ @ instruction: 0xf1a5feeb │ │ │ │ strmi r0, [r7], -r4, lsl #28 │ │ │ │ tstpeq ip, r5, lsl #2 @ p-variant is OBSOLETE │ │ │ │ stceq 0, cr15, [pc], {79} @ 0x4f │ │ │ │ @ instruction: 0xf85e2300 │ │ │ │ - b 0x14cfe68 │ │ │ │ + b 0x14cfdf4 │ │ │ │ adcsmi r1, r5, #12, 4 @ 0xc0000000 │ │ │ │ @ instruction: 0x4660bfd4 │ │ │ │ - blx 0x8c0264 │ │ │ │ + blx 0x8c01f0 │ │ │ │ movwmi pc, #15490 @ 0x3c82 @ │ │ │ │ mvnsle r4, r1, ror r5 │ │ │ │ tsteq r7, r8, lsl #20 │ │ │ │ stccs 8, cr15, [r4, #848]! @ 0x350 │ │ │ │ strtmi r4, [r0], -fp │ │ │ │ andeq lr, r7, #139264 @ 0x22000 │ │ │ │ tstmi sl, #-1342177271 @ 0xb0000009 │ │ │ │ @@ -237516,50 +237488,50 @@ │ │ │ │ svceq 0x00d0f8cc │ │ │ │ addlt r4, r3, r4, lsl #12 │ │ │ │ ldrmi r4, [fp], lr, lsl #12 │ │ │ │ @ instruction: 0xf7ec4617 │ │ │ │ @ instruction: 0xf8b4fef7 │ │ │ │ @ instruction: 0xf1a69da4 │ │ │ │ @ instruction: 0xf64d0108 │ │ │ │ - vqdmulh.s d17, d16, d0[2] │ │ │ │ + vqdmulh.s d17, d0, d0[2] │ │ │ │ @ instruction: 0xf1ab0c33 │ │ │ │ strmi r0, [r0], r8, lsl #12 │ │ │ │ @ instruction: 0xf10b3f08 │ │ │ │ strls r0, [r1], #-2824 @ 0xfffff4f8 │ │ │ │ @ instruction: 0xf589fa5f │ │ │ │ svcmi 0x0008f856 │ │ │ │ svccc 0x0008f857 │ │ │ │ @ instruction: 0xf088fa5f │ │ │ │ svc 0x0008f851 │ │ │ │ - beq 0xff272f10 │ │ │ │ + beq 0xff272e9c │ │ │ │ eorspl pc, r5, ip, asr r8 @ │ │ │ │ - b 0xfe208474 │ │ │ │ + b 0xfe208400 │ │ │ │ ldmdavs r2!, {r1, r2, r3, sl}^ │ │ │ │ @ instruction: 0xf8da402b │ │ │ │ subsmi r5, ip, r4 │ │ │ │ - b 0x14d24e4 │ │ │ │ + b 0x14d2470 │ │ │ │ vqshrn.u16 d18, , #8 │ │ │ │ subsmi r2, r3, pc, lsl #16 │ │ │ │ - b 0x1c99d0 │ │ │ │ - bl 0x3f8f1c │ │ │ │ + b 0x1c995c │ │ │ │ + bl 0x3f8ea8 │ │ │ │ @ instruction: 0xf85c05c0 │ │ │ │ - b 0x1f83d0 │ │ │ │ + b 0x1f835c │ │ │ │ stmdavs r8, {sl}^ │ │ │ │ streq lr, [lr], #-2692 @ 0xfffff57c │ │ │ │ - b 0xfe19034c │ │ │ │ + b 0xfe1902d8 │ │ │ │ stmdavs ip!, {r9}^ │ │ │ │ movweq lr, #10883 @ 0x2a83 │ │ │ │ movweq lr, #18947 @ 0x4a03 │ │ │ │ movweq lr, #2691 @ 0xa83 │ │ │ │ bicle r6, fp, fp, asr #32 │ │ │ │ andlt r9, r3, r1, lsl #16 │ │ │ │ svcmi 0x00f0e8bd │ │ │ │ svclt 0x0032f7ec │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec4f544 │ │ │ │ + bl 0xfec4f4d0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46040ff0 │ │ │ │ cdp2 7, 10, cr15, cr4, cr12, {7} │ │ │ │ strtmi r4, [r0], -r5, lsl #12 │ │ │ │ cdp2 7, 6, cr15, cr0, cr12, {7} │ │ │ │ movweq lr, #2565 @ 0xa05 │ │ │ │ stccs 8, cr15, [r4, #848]! @ 0x350 │ │ │ │ @@ -237567,62 +237539,62 @@ │ │ │ │ andeq lr, r0, #139264 @ 0x22000 │ │ │ │ addslt r4, fp, #32, 12 @ 0x2000000 │ │ │ │ @ instruction: 0xf8c44313 │ │ │ │ pop {r2, r5, r7, r8, sl, fp, ip, sp} │ │ │ │ @ instruction: 0xf7ec4038 │ │ │ │ svclt 0x0000bf13 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec4f584 │ │ │ │ + bl 0xfec4f510 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ tstls r1, r4, lsl #12 │ │ │ │ cdp2 7, 8, cr15, cr2, cr12, {7} │ │ │ │ strtmi r4, [r0], -r5, lsl #12 │ │ │ │ cdp2 7, 3, cr15, cr14, cr12, {7} │ │ │ │ ldmdbcs r0, {r0, r8, fp, ip, pc} │ │ │ │ strmi sp, [r2], -r2, lsr #16 │ │ │ │ @ instruction: 0xf04fb199 │ │ │ │ @ instruction: 0xf1c13cff │ │ │ │ @ instruction: 0xf1a10340 │ │ │ │ @ instruction: 0xf1c10e20 │ │ │ │ - blx 0xbf8838 │ │ │ │ + blx 0xbf87c4 │ │ │ │ eormi pc, r8, r3, lsl #6 │ │ │ │ vseleq.f32 s30, s28, s24 │ │ │ │ @ instruction: 0xf101fa2c │ │ │ │ movweq lr, #59971 @ 0xea43 │ │ │ │ andmi r4, r3, fp, lsl #6 │ │ │ │ @ instruction: 0xf8d4b299 │ │ │ │ strtmi r3, [r0], -r4, lsr #27 │ │ │ │ movweq lr, #10787 @ 0x2a23 │ │ │ │ @ instruction: 0xf8c4430b │ │ │ │ andlt r3, r3, r4, lsr #27 │ │ │ │ ldrhtmi lr, [r0], -sp │ │ │ │ cdplt 7, 13, cr15, cr12, cr12, {7} │ │ │ │ - msrne R8_usr, r5 │ │ │ │ + asreq pc, r5, #4 @ │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - eorsne pc, ip, r5, asr #4 │ │ │ │ + adcseq pc, ip, r5, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf6404b02 │ │ │ │ @ instruction: 0xf18822b9 │ │ │ │ - svclt 0x0000fbad │ │ │ │ - ldrshteq sp, [r3], -r4 │ │ │ │ + svclt 0x0000fba7 │ │ │ │ + eorseq sp, r3, r4, ror r5 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec4f610 │ │ │ │ + bl 0xfec4f59c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x460e0ff0 │ │ │ │ @ instruction: 0x46044615 │ │ │ │ cdp2 7, 3, cr15, cr12, cr12, {7} │ │ │ │ @ instruction: 0xf1054631 │ │ │ │ @ instruction: 0x36103eff │ │ │ │ @ instruction: 0xf91e2500 │ │ │ │ @ instruction: 0xf0003f01 │ │ │ │ @ instruction: 0xf04f0201 │ │ │ │ - blcs 0xfb438 │ │ │ │ + blcs 0xfb3c4 │ │ │ │ subsmi fp, fp, #184, 30 @ 0x2e0 │ │ │ │ - blcs 0xfe124fac │ │ │ │ + blcs 0xfe124f38 │ │ │ │ cmncs pc, #4, 30 │ │ │ │ @ instruction: 0xb1024694 │ │ │ │ tstcc r1, fp │ │ │ │ streq lr, [ip, #-2629] @ 0xfffff5bb │ │ │ │ subeq pc, pc, r0, asr #7 │ │ │ │ strhle r4, [r8, #33]! @ 0x21 │ │ │ │ @ instruction: 0xf504b11d │ │ │ │ @@ -237635,23 +237607,23 @@ │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ @ instruction: 0x460e4615 │ │ │ │ @ instruction: 0xf7ec4604 │ │ │ │ @ instruction: 0xf1a5fe09 │ │ │ │ cdpne 14, 11, cr0, cr1, cr2, {0} │ │ │ │ @ instruction: 0xf64d350e │ │ │ │ - vmlsl.s , d16, d0[2] │ │ │ │ + vmlsl.s , d0, d0[2] │ │ │ │ andcs r0, r0, #53477376 @ 0x3300000 │ │ │ │ svccc 0x0002f93e │ │ │ │ @ instruction: 0xf831b2c7 │ │ │ │ @ instruction: 0xf04fcf02 │ │ │ │ - blcs 0xfa4a8 │ │ │ │ + blcs 0xfa434 │ │ │ │ subsmi fp, fp, #184, 30 @ 0x2e0 │ │ │ │ eorsvc pc, r7, r6, asr r8 @ │ │ │ │ - b 0xc24f20 │ │ │ │ + b 0xc24eac │ │ │ │ @ instruction: 0xf5b30c07 │ │ │ │ svclt 0x00084f00 │ │ │ │ stmdaeq r1, {ip, sp, lr, pc} │ │ │ │ addeq pc, pc, r0, asr #7 │ │ │ │ @ instruction: 0xf647bf08 │ │ │ │ ldrshtmi r7, [fp], -pc │ │ │ │ movweq lr, #14924 @ 0x3a4c │ │ │ │ @@ -237668,76 +237640,76 @@ │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ @ instruction: 0x460e4615 │ │ │ │ @ instruction: 0xf7ec4604 │ │ │ │ @ instruction: 0xf1a5fdc7 │ │ │ │ svcne 0x00310e04 │ │ │ │ @ instruction: 0xf64d350c │ │ │ │ - vmlsl.s , d16, d0[2] │ │ │ │ + vmlsl.s , d0, d0[2] │ │ │ │ andcs r0, r0, #53477376 @ 0x3300000 │ │ │ │ svccc 0x0004f85e │ │ │ │ stc2 10, cr15, [r0], {95} @ 0x5f @ │ │ │ │ svcvc 0x0004f851 │ │ │ │ stmdaeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ svclt 0x00b82b00 │ │ │ │ @ instruction: 0xf856425b │ │ │ │ @ instruction: 0xf1b3c03c │ │ │ │ svclt 0x00044f00 │ │ │ │ movwmi pc, #111 @ 0x6f @ │ │ │ │ stmdaeq r1, {ip, sp, lr, pc} │ │ │ │ - b 0x1188734 │ │ │ │ - b 0x1b8d6c │ │ │ │ + b 0x11886c0 │ │ │ │ + b 0x1b8cf8 │ │ │ │ vsubw.u8 q8, q0, d12 │ │ │ │ rsbsmi r1, fp, pc │ │ │ │ andvs r4, fp, lr, lsr #11 │ │ │ │ tstlt sl, r0, ror #3 │ │ │ │ movtpl pc, #1284 @ 0x504 @ │ │ │ │ andsvs r2, sl, #268435456 @ 0x10000000 │ │ │ │ pop {r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7ec41f0 │ │ │ │ svclt 0x0000be19 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec4f778 │ │ │ │ + bl 0xfec4f704 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x460e0ff0 │ │ │ │ @ instruction: 0x46044615 │ │ │ │ stc2 7, cr15, [r8, #944] @ 0x3b0 │ │ │ │ @ instruction: 0xf1054631 │ │ │ │ @ instruction: 0x36103eff │ │ │ │ @ instruction: 0xf91e2500 │ │ │ │ @ instruction: 0xf0003f01 │ │ │ │ @ instruction: 0xf04f0201 │ │ │ │ @ instruction: 0xf1130c00 │ │ │ │ svclt 0x00040f80 │ │ │ │ @ instruction: 0x4694237f │ │ │ │ subsmi sp, fp, #0 │ │ │ │ andvc fp, fp, r2, lsl #2 │ │ │ │ - b 0x12449b8 │ │ │ │ + b 0x1244944 │ │ │ │ vabal.u8 q8, d0, d12 │ │ │ │ addmi r0, lr, #79 @ 0x4f │ │ │ │ tstlt sp, r9, ror #3 │ │ │ │ movtpl pc, #1284 @ 0x504 @ │ │ │ │ andsvs r2, sl, #268435456 @ 0x10000000 │ │ │ │ pop {r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7ec4070 │ │ │ │ svclt 0x0000bde7 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ ldrmi r4, [r6], -sp, lsl #12 │ │ │ │ @ instruction: 0xf64d4604 │ │ │ │ - vqdmlsl.s , d16, d0[2] │ │ │ │ + vqdmlsl.s , d0, d0[2] │ │ │ │ @ instruction: 0xf7ec0733 │ │ │ │ mrcne 13, 5, APSR_nzcv, cr2, cr1, {2} │ │ │ │ strcc r1, [lr], -r9, lsr #29 │ │ │ │ ands r2, r3, r0, lsl #10 │ │ │ │ - blx 0x18c8f70 │ │ │ │ + blx 0x18c8efc │ │ │ │ @ instruction: 0xf831fe80 │ │ │ │ - b 0x126c214 │ │ │ │ + b 0x126c1a0 │ │ │ │ vabal.u8 q8, d0, d8 │ │ │ │ adcsmi r0, r2, #143 @ 0x8f │ │ │ │ eors pc, lr, r7, asr r8 @ │ │ │ │ @ instruction: 0x0c0eea2c │ │ │ │ movweq lr, #59907 @ 0xea03 │ │ │ │ movweq lr, #14924 @ 0x3a4c │ │ │ │ andle r8, fp, fp │ │ │ │ @@ -237757,15 +237729,15 @@ │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ @ instruction: 0x460e4615 │ │ │ │ @ instruction: 0xf7ec4604 │ │ │ │ @ instruction: 0xf1a5fd15 │ │ │ │ svcne 0x00310e04 │ │ │ │ @ instruction: 0xf64d350c │ │ │ │ - vmlsl.s , d16, d0[2] │ │ │ │ + vmlsl.s , d0, d0[2] │ │ │ │ andcs r0, r0, #53477376 @ 0x3300000 │ │ │ │ svccc 0x0004f85e │ │ │ │ stmdaeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ svcmi 0x0000f1b3 │ │ │ │ subsmi sp, fp, #28 │ │ │ │ stc2 10, cr15, [r0], {95} @ 0x5f @ │ │ │ │ svcvc 0x0004f851 │ │ │ │ @@ -237781,20 +237753,20 @@ │ │ │ │ @ instruction: 0x4620621a │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ stcllt 7, cr15, [ip, #-944]! @ 0xfffffc50 │ │ │ │ stmdaeq r1, {ip, sp, lr, pc} │ │ │ │ movwmi pc, #111 @ 0x6f @ │ │ │ │ svclt 0x0000e7de │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec4f8dc │ │ │ │ + bl 0xfec4f868 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ stmib sp, {r2, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf7ec2100 │ │ │ │ - bls 0x137a44 │ │ │ │ + bls 0x1379d0 │ │ │ │ @ instruction: 0x1e539901 │ │ │ │ stmdbcc r1, {r0, r1, r2, r3, r9, ip, sp} │ │ │ │ tstcc r1, r1, lsl #6 │ │ │ │ svceq 0x0001f010 │ │ │ │ @ instruction: 0xf993d00f │ │ │ │ @ instruction: 0xf891c000 │ │ │ │ @ instruction: 0xf1bce000 │ │ │ │ @@ -237806,71 +237778,71 @@ │ │ │ │ vaddl.u8 q14, d0, d0 │ │ │ │ addsmi r0, r3, #79 @ 0x4f │ │ │ │ strtmi sp, [r0], -r6, ror #3 │ │ │ │ pop {r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf7ec4010 │ │ │ │ svclt 0x0000bd35 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec4f940 │ │ │ │ + bl 0xfec4f8cc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [sp], -r8, ror #31 │ │ │ │ @ instruction: 0x46074614 │ │ │ │ stc2 7, cr15, [r4], #944 @ 0x3b0 │ │ │ │ cdpne 14, 10, cr1, cr9, cr2, {5} │ │ │ │ @ instruction: 0xf64d340e │ │ │ │ - vmls.f d17, d16, d0[2] │ │ │ │ + vmls.f d17, d0, d0[2] │ │ │ │ @ instruction: 0xf9320533 │ │ │ │ - blx 0x18c836c │ │ │ │ + blx 0x18c82f8 │ │ │ │ @ instruction: 0xf831fe80 │ │ │ │ @ instruction: 0xf3c0cf02 │ │ │ │ - blcs 0xf89ac │ │ │ │ + blcs 0xf8938 │ │ │ │ subsmi fp, fp, #184, 30 @ 0x2e0 │ │ │ │ eorsvs pc, lr, r5, asr r8 @ │ │ │ │ ldrmi fp, [ip, #667] @ 0x29b │ │ │ │ - b 0x2a8430 │ │ │ │ - b 0x27bfb4 │ │ │ │ - b 0xbfbf94 │ │ │ │ - b 0x147b7a4 │ │ │ │ + b 0x2a83bc │ │ │ │ + b 0x27bf40 │ │ │ │ + b 0xbfbf20 │ │ │ │ + b 0x147b730 │ │ │ │ addsmi r0, r4, #12, 6 @ 0x30000000 │ │ │ │ mvnle r8, fp │ │ │ │ pop {r3, r4, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7ec40f8 │ │ │ │ svclt 0x0000bd01 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec4f9a8 │ │ │ │ + bl 0xfec4f934 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [lr], -r8, ror #31 │ │ │ │ svcne 0x00144607 │ │ │ │ streq pc, [ip, #-258] @ 0xfffffefe │ │ │ │ stc2l 7, cr15, [lr], #-944 @ 0xfffffc50 │ │ │ │ @ instruction: 0xf64d1f31 │ │ │ │ - vmlsl.s , d16, d0[2] │ │ │ │ + vmlsl.s , d0, d0[2] │ │ │ │ @ instruction: 0xf8540633 │ │ │ │ @ instruction: 0xf8513f04 │ │ │ │ - b 0xfe1c43e0 │ │ │ │ - bl 0xfec17b60 │ │ │ │ + b 0xfe1c436c │ │ │ │ + bl 0xfec17aec │ │ │ │ sbclt r7, r3, #58112 @ 0xe300 │ │ │ │ andne pc, pc, r0, asr #7 │ │ │ │ eors pc, r3, r6, asr r8 @ │ │ │ │ svclt 0x002c4562 │ │ │ │ movweq lr, #10882 @ 0x2a82 │ │ │ │ movweq lr, #51842 @ 0xca82 │ │ │ │ - b 0x1c9284 │ │ │ │ - b 0xfe1b942c │ │ │ │ + b 0x1c9210 │ │ │ │ + b 0xfe1b93b8 │ │ │ │ andvs r0, fp, r2, lsl #6 │ │ │ │ ldrtmi sp, [r8], -r5, ror #3 │ │ │ │ ldrhtmi lr, [r8], #141 @ 0x8d │ │ │ │ stcllt 7, cr15, [lr], {236} @ 0xec │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec4fa0c │ │ │ │ + bl 0xfec4f998 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ stmib sp, {r2, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf7ec2100 │ │ │ │ - bls 0x137914 │ │ │ │ + bls 0x1378a0 │ │ │ │ @ instruction: 0x1e539901 │ │ │ │ stmdbcc r1, {r0, r1, r2, r3, r9, ip, sp} │ │ │ │ tstcc r1, r1, lsl #6 │ │ │ │ svceq 0x0001f010 │ │ │ │ @ instruction: 0xf993d00f │ │ │ │ @ instruction: 0xf891c000 │ │ │ │ @ instruction: 0xf1bce000 │ │ │ │ @@ -237882,344 +237854,344 @@ │ │ │ │ vaddl.u8 q14, d0, d0 │ │ │ │ addsmi r0, r3, #79 @ 0x4f │ │ │ │ strtmi sp, [r0], -r6, ror #3 │ │ │ │ pop {r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf7ec4010 │ │ │ │ svclt 0x0000bc9d │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec4fa70 │ │ │ │ + bl 0xfec4f9fc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [sp], -r8, ror #31 │ │ │ │ @ instruction: 0x46074614 │ │ │ │ stc2 7, cr15, [ip], {236} @ 0xec │ │ │ │ cdpne 14, 10, cr1, cr9, cr2, {5} │ │ │ │ @ instruction: 0xf64d340e │ │ │ │ - vmls.f d17, d16, d0[2] │ │ │ │ + vmls.f d17, d0, d0[2] │ │ │ │ @ instruction: 0xf9320533 │ │ │ │ - blx 0x18c849c │ │ │ │ + blx 0x18c8428 │ │ │ │ @ instruction: 0xf831fe80 │ │ │ │ @ instruction: 0xf3c0cf02 │ │ │ │ - blcs 0xf8adc │ │ │ │ + blcs 0xf8a68 │ │ │ │ subsmi fp, fp, #184, 30 @ 0x2e0 │ │ │ │ eorsvs pc, lr, r5, asr r8 @ │ │ │ │ ldrmi fp, [ip, #667] @ 0x29b │ │ │ │ - b 0x2a8700 │ │ │ │ - b 0x27c0e4 │ │ │ │ - b 0xbfc0c4 │ │ │ │ - b 0x147b8d4 │ │ │ │ + b 0x2a868c │ │ │ │ + b 0x27c070 │ │ │ │ + b 0xbfc050 │ │ │ │ + b 0x147b860 │ │ │ │ addsmi r0, r4, #12, 6 @ 0x30000000 │ │ │ │ mvnle r8, fp │ │ │ │ pop {r3, r4, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7ec40f8 │ │ │ │ svclt 0x0000bc69 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec4fad8 │ │ │ │ + bl 0xfec4fa64 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [lr], -r8, ror #31 │ │ │ │ svcne 0x00144607 │ │ │ │ streq pc, [ip, #-258] @ 0xfffffefe │ │ │ │ - blx 0xff6b689e │ │ │ │ + blx 0xff6b682a │ │ │ │ @ instruction: 0xf64d1f31 │ │ │ │ - vmlsl.s , d16, d0[2] │ │ │ │ + vmlsl.s , d0, d0[2] │ │ │ │ @ instruction: 0xf8540633 │ │ │ │ @ instruction: 0xf8513f04 │ │ │ │ - b 0xfe1c4510 │ │ │ │ - bl 0xfec17c90 │ │ │ │ + b 0xfe1c449c │ │ │ │ + bl 0xfec17c1c │ │ │ │ sbclt r7, r3, #58112 @ 0xe300 │ │ │ │ andne pc, pc, r0, asr #7 │ │ │ │ eors pc, r3, r6, asr r8 @ │ │ │ │ svclt 0x00944562 │ │ │ │ movweq lr, #10882 @ 0x2a82 │ │ │ │ movweq lr, #51842 @ 0xca82 │ │ │ │ - b 0x1c93b4 │ │ │ │ - b 0xfe1b955c │ │ │ │ + b 0x1c9340 │ │ │ │ + b 0xfe1b94e8 │ │ │ │ andvs r0, fp, r2, lsl #6 │ │ │ │ ldrtmi sp, [r8], -r5, ror #3 │ │ │ │ ldrhtmi lr, [r8], #141 @ 0x8d │ │ │ │ ldclt 7, cr15, [r6], #-944 @ 0xfffffc50 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ strmi fp, [r3], r7, lsl #1 │ │ │ │ - blmi 0xbca3b0 │ │ │ │ + blmi 0xbca33c │ │ │ │ strbpl pc, [r4, -fp, lsl #10] @ │ │ │ │ ldmdavs fp, {r1, r2, r3, r9, sl, lr} │ │ │ │ @ instruction: 0xf04f9305 │ │ │ │ ldrmi r0, [r2], r0, lsl #6 │ │ │ │ - stmiane r8, {r0, r2, r3, r6, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + stmdane r8, {r0, r2, r3, r6, r9, sl, ip, sp, lr, pc}^ │ │ │ │ ldmdaeq r3!, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ - blx 0xfe73691a │ │ │ │ + blx 0xfe7368a6 │ │ │ │ strmi r3, [r5], -sl, lsr #14 │ │ │ │ stmib sp, {sl, sp}^ │ │ │ │ stmib sp, {sl, lr}^ │ │ │ │ @ instruction: 0xf8ad4402 │ │ │ │ @ instruction: 0x07aa4010 │ │ │ │ @ instruction: 0x07ebd01f │ │ │ │ @ instruction: 0xf50bbf44 │ │ │ │ eorcc r5, sl, #68, 4 @ 0x40000004 │ │ │ │ strbtmi sp, [ip], sl, lsl #8 │ │ │ │ ldmvs fp!, {r1, r3, r4, r5, r7, fp, sp, lr}^ │ │ │ │ ldmdavs r9!, {r3, r4, r5, fp, sp, lr}^ │ │ │ │ andeq lr, pc, ip, lsr #17 │ │ │ │ - bhi 0xfca344 │ │ │ │ + bhi 0xfca2d0 │ │ │ │ andcc pc, r0, ip, lsr #17 │ │ │ │ andsne pc, r4, r9, lsr r8 @ │ │ │ │ andseq pc, r4, sl, lsr r8 @ │ │ │ │ - @ instruction: 0xf9fef72b │ │ │ │ + blx 0xf365e4 │ │ │ │ ldmdahi r3!, {r1, r3, r5, r6, r7, r9, ip, sp, pc} │ │ │ │ eorscs pc, r2, r8, asr r8 @ │ │ │ │ movweq lr, #10787 @ 0x2a23 │ │ │ │ movwmi r4, #12304 @ 0x3010 │ │ │ │ strcc r8, [r1], #-51 @ 0xffffffcd │ │ │ │ - streq pc, [pc, #965] @ 0xf8d89 │ │ │ │ + streq pc, [pc, #965] @ 0xf8d15 │ │ │ │ stccs 6, cr3, [r8], {2} │ │ │ │ @ instruction: 0x4658d1d7 │ │ │ │ - blx 0xffb36982 │ │ │ │ + blx 0xffb3690e │ │ │ │ ldmdavs sl, {r0, r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r5, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r7, sl, lsl #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - blx 0x1350ec │ │ │ │ + @ instruction: 0xf9faf1bd │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ strmi fp, [r1], r7, lsl #1 │ │ │ │ - blmi 0xbca47c │ │ │ │ + blmi 0xbca408 │ │ │ │ strbpl pc, [r4], -r9, lsl #10 @ │ │ │ │ ldmdavs fp, {r0, r1, r2, r3, r9, sl, lr} │ │ │ │ @ instruction: 0xf04f9305 │ │ │ │ ldrmi r0, [r3], r0, lsl #6 │ │ │ │ - stmiane r8, {r0, r2, r3, r6, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + stmdane r8, {r0, r2, r3, r6, r9, sl, ip, sp, lr, pc}^ │ │ │ │ ldmdaeq r3!, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ - blx 0xe369e2 │ │ │ │ + blx 0xe3696e │ │ │ │ @ instruction: 0x46053618 │ │ │ │ stmib sp, {sl, sp}^ │ │ │ │ stmib sp, {sl, lr}^ │ │ │ │ @ instruction: 0xf8ad4402 │ │ │ │ @ instruction: 0x072a4010 │ │ │ │ strbeq sp, [fp, r0, lsr #32]! │ │ │ │ @ instruction: 0xf509bf44 │ │ │ │ andscc r5, r8, #68, 4 @ 0x40000004 │ │ │ │ strbtmi sp, [ip], sl, lsl #8 │ │ │ │ ldmvs r3!, {r1, r4, r5, r7, fp, sp, lr}^ │ │ │ │ ldmdavs r1!, {r4, r5, fp, sp, lr}^ │ │ │ │ andeq lr, pc, ip, lsr #17 │ │ │ │ - bhi 0xdca40c │ │ │ │ + bhi 0xdca398 │ │ │ │ andcc pc, r0, ip, lsr #17 │ │ │ │ eorne pc, r4, sl, asr r8 @ │ │ │ │ eoreq pc, r4, fp, asr r8 @ │ │ │ │ - @ instruction: 0xf9a2f72b │ │ │ │ + @ instruction: 0xf9dcf72b │ │ │ │ @ instruction: 0xf857b2ea │ │ │ │ @ instruction: 0xf8583024 │ │ │ │ subsmi r2, r8, r2, lsr r0 │ │ │ │ subsmi r4, r8, r0, lsl r0 │ │ │ │ eoreq pc, r4, r7, asr #16 │ │ │ │ vraddhn.i16 d19, , │ │ │ │ stccs 5, cr1, [r4], {15} │ │ │ │ @ instruction: 0x4648d1d7 │ │ │ │ - blx 0xfe236a4a │ │ │ │ + blx 0xfe2369d6 │ │ │ │ ldmdavs sl, {r0, r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r5, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r7, sl, lsl #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - @ instruction: 0xf99cf1bd │ │ │ │ + @ instruction: 0xf996f1bd │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ strmi fp, [r3], r7, lsl #1 │ │ │ │ - blmi 0xbca540 │ │ │ │ + blmi 0xbca4cc │ │ │ │ strbpl pc, [r4, -fp, lsl #10] @ │ │ │ │ ldmdavs fp, {r1, r2, r3, r9, sl, lr} │ │ │ │ @ instruction: 0xf04f9305 │ │ │ │ ldrmi r0, [r2], r0, lsl #6 │ │ │ │ - stmiane r8, {r0, r2, r3, r6, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + stmdane r8, {r0, r2, r3, r6, r9, sl, ip, sp, lr, pc}^ │ │ │ │ ldmdaeq r3!, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ - blx 0xff536aa8 │ │ │ │ + blx 0xff536a34 │ │ │ │ strmi r3, [r5], -sl, lsr #14 │ │ │ │ stmib sp, {sl, sp}^ │ │ │ │ stmib sp, {sl, lr}^ │ │ │ │ @ instruction: 0xf8ad4402 │ │ │ │ @ instruction: 0x07aa4010 │ │ │ │ @ instruction: 0x07ebd01f │ │ │ │ @ instruction: 0xf50bbf44 │ │ │ │ eorcc r5, sl, #68, 4 @ 0x40000004 │ │ │ │ strbtmi sp, [ip], sl, lsl #8 │ │ │ │ ldmvs fp!, {r1, r3, r4, r5, r7, fp, sp, lr}^ │ │ │ │ ldmdavs r9!, {r3, r4, r5, fp, sp, lr}^ │ │ │ │ andeq lr, pc, ip, lsr #17 │ │ │ │ - bhi 0xfca4d4 │ │ │ │ + bhi 0xfca460 │ │ │ │ andcc pc, r0, ip, lsr #17 │ │ │ │ andsne pc, r4, r9, lsr r8 @ │ │ │ │ andseq pc, r4, sl, lsr r8 @ │ │ │ │ - @ instruction: 0xf93af72b │ │ │ │ + @ instruction: 0xf974f72b │ │ │ │ ldmdahi r3!, {r1, r3, r5, r6, r7, r9, ip, sp, pc} │ │ │ │ eorscs pc, r2, r8, asr r8 @ │ │ │ │ movweq lr, #10787 @ 0x2a23 │ │ │ │ movwmi r4, #12304 @ 0x3010 │ │ │ │ strcc r8, [r1], #-51 @ 0xffffffcd │ │ │ │ - streq pc, [pc, #965] @ 0xf8f19 │ │ │ │ + streq pc, [pc, #965] @ 0xf8ea5 │ │ │ │ stccs 6, cr3, [r8], {2} │ │ │ │ @ instruction: 0x4658d1d7 │ │ │ │ - blx 0x936b12 │ │ │ │ + blx 0x936a9e │ │ │ │ ldmdavs sl, {r0, r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r5, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r7, sl, lsl #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - @ instruction: 0xf938f1bd │ │ │ │ + @ instruction: 0xf932f1bd │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ strmi fp, [r1], r7, lsl #1 │ │ │ │ - blmi 0xbca60c │ │ │ │ + blmi 0xbca598 │ │ │ │ strbpl pc, [r4], -r9, lsl #10 @ │ │ │ │ ldmdavs fp, {r0, r1, r2, r3, r9, sl, lr} │ │ │ │ @ instruction: 0xf04f9305 │ │ │ │ ldrmi r0, [r3], r0, lsl #6 │ │ │ │ - stmiane r8, {r0, r2, r3, r6, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + stmdane r8, {r0, r2, r3, r6, r9, sl, ip, sp, lr, pc}^ │ │ │ │ ldmdaeq r3!, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ - blx 0x1c36b70 │ │ │ │ + blx 0x1c36afc │ │ │ │ @ instruction: 0x46053618 │ │ │ │ stmib sp, {sl, sp}^ │ │ │ │ stmib sp, {sl, lr}^ │ │ │ │ @ instruction: 0xf8ad4402 │ │ │ │ @ instruction: 0x072a4010 │ │ │ │ strbeq sp, [fp, r0, lsr #32]! │ │ │ │ @ instruction: 0xf509bf44 │ │ │ │ andscc r5, r8, #68, 4 @ 0x40000004 │ │ │ │ strbtmi sp, [ip], sl, lsl #8 │ │ │ │ ldmvs r3!, {r1, r4, r5, r7, fp, sp, lr}^ │ │ │ │ ldmdavs r1!, {r4, r5, fp, sp, lr}^ │ │ │ │ andeq lr, pc, ip, lsr #17 │ │ │ │ - bhi 0xdca59c │ │ │ │ + bhi 0xdca528 │ │ │ │ andcc pc, r0, ip, lsr #17 │ │ │ │ eorne pc, r4, sl, asr r8 @ │ │ │ │ eoreq pc, r4, fp, asr r8 @ │ │ │ │ - @ instruction: 0xf95af72b │ │ │ │ + @ instruction: 0xf994f72b │ │ │ │ @ instruction: 0xf857b2ea │ │ │ │ @ instruction: 0xf8583024 │ │ │ │ subsmi r2, r8, r2, lsr r0 │ │ │ │ subsmi r4, r8, r0, lsl r0 │ │ │ │ eoreq pc, r4, r7, asr #16 │ │ │ │ vraddhn.i16 d19, , │ │ │ │ stccs 5, cr1, [r4], {15} │ │ │ │ @ instruction: 0x4648d1d7 │ │ │ │ - blx 0xff036bd8 │ │ │ │ + blx 0xff036b64 │ │ │ │ ldmdavs sl, {r0, r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r5, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r7, sl, lsl #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - @ instruction: 0xf8d4f1bd │ │ │ │ + @ instruction: 0xf8cef1bd │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ strmi fp, [r3], r7, lsl #1 │ │ │ │ - blmi 0xbca6d0 │ │ │ │ + blmi 0xbca65c │ │ │ │ strbpl pc, [r4, -fp, lsl #10] @ │ │ │ │ ldmdavs fp, {r1, r2, r3, r9, sl, lr} │ │ │ │ @ instruction: 0xf04f9305 │ │ │ │ ldrmi r0, [r2], r0, lsl #6 │ │ │ │ - stmiane r8, {r0, r2, r3, r6, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + stmdane r8, {r0, r2, r3, r6, r9, sl, ip, sp, lr, pc}^ │ │ │ │ ldmdaeq r3!, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ - blx 0x336c38 │ │ │ │ + blx 0x336bc4 │ │ │ │ strmi r3, [r5], -sl, lsr #14 │ │ │ │ stmib sp, {sl, sp}^ │ │ │ │ stmib sp, {sl, lr}^ │ │ │ │ @ instruction: 0xf8ad4402 │ │ │ │ @ instruction: 0x07aa4010 │ │ │ │ @ instruction: 0x07ebd01f │ │ │ │ @ instruction: 0xf50bbf44 │ │ │ │ eorcc r5, sl, #68, 4 @ 0x40000004 │ │ │ │ strbtmi sp, [ip], sl, lsl #8 │ │ │ │ ldmvs fp!, {r1, r3, r4, r5, r7, fp, sp, lr}^ │ │ │ │ ldmdavs r9!, {r3, r4, r5, fp, sp, lr}^ │ │ │ │ andeq lr, pc, ip, lsr #17 │ │ │ │ - bhi 0xfca664 │ │ │ │ + bhi 0xfca5f0 │ │ │ │ andcc pc, r0, ip, lsr #17 │ │ │ │ andsne pc, r4, r9, lsr r8 @ │ │ │ │ andseq pc, r4, sl, lsr r8 @ │ │ │ │ - stc2 7, cr15, [r6], #172 @ 0xac │ │ │ │ + stc2l 7, cr15, [r0], #172 @ 0xac │ │ │ │ ldmdahi r3!, {r1, r3, r5, r6, r7, r9, ip, sp, pc} │ │ │ │ eorscs pc, r2, r8, asr r8 @ │ │ │ │ movweq lr, #10787 @ 0x2a23 │ │ │ │ movwmi r4, #12304 @ 0x3010 │ │ │ │ strcc r8, [r1], #-51 @ 0xffffffcd │ │ │ │ - streq pc, [pc, #965] @ 0xf90a9 │ │ │ │ + streq pc, [pc, #965] @ 0xf9035 │ │ │ │ stccs 6, cr3, [r8], {2} │ │ │ │ @ instruction: 0x4658d1d7 │ │ │ │ - blx 0x1736ca0 │ │ │ │ + blx 0x1736c2c │ │ │ │ ldmdavs sl, {r0, r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r5, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r7, sl, lsl #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - @ instruction: 0xf870f1bd │ │ │ │ + @ instruction: 0xf86af1bd │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ strmi fp, [r1], r7, lsl #1 │ │ │ │ - blmi 0xbca79c │ │ │ │ + blmi 0xbca728 │ │ │ │ strbpl pc, [r4], -r9, lsl #10 @ │ │ │ │ ldmdavs fp, {r0, r1, r2, r3, r9, sl, lr} │ │ │ │ @ instruction: 0xf04f9305 │ │ │ │ ldrmi r0, [r3], r0, lsl #6 │ │ │ │ - stmiane r8, {r0, r2, r3, r6, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + stmdane r8, {r0, r2, r3, r6, r9, sl, ip, sp, lr, pc}^ │ │ │ │ ldmdaeq r3!, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf9a4f7ec │ │ │ │ @ instruction: 0x46053618 │ │ │ │ stmib sp, {sl, sp}^ │ │ │ │ stmib sp, {sl, lr}^ │ │ │ │ @ instruction: 0xf8ad4402 │ │ │ │ @ instruction: 0x072a4010 │ │ │ │ strbeq sp, [fp, r0, lsr #32]! │ │ │ │ @ instruction: 0xf509bf44 │ │ │ │ andscc r5, r8, #68, 4 @ 0x40000004 │ │ │ │ strbtmi sp, [ip], sl, lsl #8 │ │ │ │ ldmvs r3!, {r1, r4, r5, r7, fp, sp, lr}^ │ │ │ │ ldmdavs r1!, {r4, r5, fp, sp, lr}^ │ │ │ │ andeq lr, pc, ip, lsr #17 │ │ │ │ - bhi 0xdca72c │ │ │ │ + bhi 0xdca6b8 │ │ │ │ andcc pc, r0, ip, lsr #17 │ │ │ │ eorne pc, r4, sl, asr r8 @ │ │ │ │ eoreq pc, r4, fp, asr r8 @ │ │ │ │ - @ instruction: 0xf80ef72c │ │ │ │ + @ instruction: 0xf848f72c │ │ │ │ @ instruction: 0xf857b2ea │ │ │ │ @ instruction: 0xf8583024 │ │ │ │ subsmi r2, r8, r2, lsr r0 │ │ │ │ subsmi r4, r8, r0, lsl r0 │ │ │ │ eoreq pc, r4, r7, asr #16 │ │ │ │ vraddhn.i16 d19, , │ │ │ │ stccs 5, cr1, [r4], {15} │ │ │ │ @@ -238230,97 +238202,97 @@ │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r7, sl, lsl #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - @ instruction: 0xf80cf1bd │ │ │ │ + @ instruction: 0xf806f1bd │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ strmi fp, [r3], r7, lsl #1 │ │ │ │ - blmi 0xc0a860 │ │ │ │ + blmi 0xc0a7ec │ │ │ │ strbpl pc, [r4, -fp, lsl #10] @ │ │ │ │ ldmdavs fp, {r1, r2, r3, r9, sl, lr} │ │ │ │ @ instruction: 0xf04f9305 │ │ │ │ ldrmi r0, [r2], r0, lsl #6 │ │ │ │ - stmiane r8, {r0, r2, r3, r6, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + stmdane r8, {r0, r2, r3, r6, r9, sl, ip, sp, lr, pc}^ │ │ │ │ ldmdaeq r3!, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf940f7ec │ │ │ │ strmi r3, [r5], -sl, lsr #14 │ │ │ │ stmib sp, {sl, sp}^ │ │ │ │ stmib sp, {sl, lr}^ │ │ │ │ @ instruction: 0xf8ad4402 │ │ │ │ @ instruction: 0x07aa4010 │ │ │ │ strbeq sp, [fp, r1, lsr #32]! │ │ │ │ @ instruction: 0xf50bbf44 │ │ │ │ eorcc r5, sl, #68, 4 @ 0x40000004 │ │ │ │ strbtmi sp, [ip], sl, lsl #8 │ │ │ │ ldmvs fp!, {r1, r3, r4, r5, r7, fp, sp, lr}^ │ │ │ │ ldmdavs r9!, {r3, r4, r5, fp, sp, lr}^ │ │ │ │ andeq lr, pc, ip, lsr #17 │ │ │ │ - bhi 0xfca7f4 │ │ │ │ + bhi 0xfca780 │ │ │ │ andcc pc, r0, ip, lsr #17 │ │ │ │ andsne pc, r4, r9, lsr r8 @ │ │ │ │ andseq pc, r4, sl, lsr r8 @ │ │ │ │ - @ instruction: 0xffaaf72a │ │ │ │ + @ instruction: 0xffe4f72a │ │ │ │ ldmdahi r3!, {r1, r3, r5, r6, r7, r9, ip, sp, pc} │ │ │ │ eorscs pc, r2, r8, asr r8 @ │ │ │ │ - b 0x9c8ea8 │ │ │ │ + b 0x9c8e34 │ │ │ │ vsubw.u8 q8, q0, d2 │ │ │ │ movwmi r0, #12302 @ 0x300e │ │ │ │ strcc r8, [r1], #-51 @ 0xffffffcd │ │ │ │ - streq pc, [pc, #965] @ 0xf923d │ │ │ │ + streq pc, [pc, #965] @ 0xf91c9 │ │ │ │ stccs 6, cr3, [r8], {2} │ │ │ │ @ instruction: 0x4658d1d5 │ │ │ │ @ instruction: 0xf98ef7ec │ │ │ │ ldmdavs sl, {r0, r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r5, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r7, sl, lsl #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - @ instruction: 0xffa6f1bc │ │ │ │ + @ instruction: 0xffa0f1bc │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ strmi fp, [r1], r7, lsl #1 │ │ │ │ - blmi 0xc0a930 │ │ │ │ + blmi 0xc0a8bc │ │ │ │ strbpl pc, [r4], -r9, lsl #10 @ │ │ │ │ ldmdavs fp, {r0, r1, r2, r3, r9, sl, lr} │ │ │ │ @ instruction: 0xf04f9305 │ │ │ │ ldrmi r0, [r3], r0, lsl #6 │ │ │ │ - stmiane r8, {r0, r2, r3, r6, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + stmdane r8, {r0, r2, r3, r6, r9, sl, ip, sp, lr, pc}^ │ │ │ │ ldmdaeq r3!, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf8daf7ec │ │ │ │ @ instruction: 0x46053618 │ │ │ │ stmib sp, {sl, sp}^ │ │ │ │ stmib sp, {sl, lr}^ │ │ │ │ @ instruction: 0xf8ad4402 │ │ │ │ @ instruction: 0x072a4010 │ │ │ │ strbeq sp, [fp, r2, lsr #32]! │ │ │ │ @ instruction: 0xf509bf44 │ │ │ │ andscc r5, r8, #68, 4 @ 0x40000004 │ │ │ │ strbtmi sp, [ip], sl, lsl #8 │ │ │ │ ldmvs r3!, {r1, r4, r5, r7, fp, sp, lr}^ │ │ │ │ ldmdavs r1!, {r4, r5, fp, sp, lr}^ │ │ │ │ andeq lr, pc, ip, lsr #17 │ │ │ │ - bhi 0xdca8c0 │ │ │ │ + bhi 0xdca84c │ │ │ │ andcc pc, r0, ip, lsr #17 │ │ │ │ eorne pc, r4, sl, asr r8 @ │ │ │ │ eoreq pc, r4, fp, asr r8 @ │ │ │ │ - @ instruction: 0xffc8f72a │ │ │ │ + @ instruction: 0xf802f72b │ │ │ │ @ instruction: 0xf857b2e9 │ │ │ │ @ instruction: 0xf0202024 │ │ │ │ @ instruction: 0xf8584300 │ │ │ │ subsmi r1, r3, r1, lsr r0 │ │ │ │ subsmi r4, r3, fp │ │ │ │ eorcc pc, r4, r7, asr #16 │ │ │ │ vraddhn.i16 d19, , │ │ │ │ @@ -238332,96 +238304,96 @@ │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r7, sl, lsl #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - @ instruction: 0xff40f1bc │ │ │ │ + @ instruction: 0xff3af1bc │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ strmi fp, [r3], r7, lsl #1 │ │ │ │ - blmi 0xbca9f8 │ │ │ │ + blmi 0xbca984 │ │ │ │ strbpl pc, [r4, -fp, lsl #10] @ │ │ │ │ ldmdavs fp, {r1, r2, r3, r9, sl, lr} │ │ │ │ @ instruction: 0xf04f9305 │ │ │ │ ldrmi r0, [r2], r0, lsl #6 │ │ │ │ - stmiane r8, {r0, r2, r3, r6, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + stmdane r8, {r0, r2, r3, r6, r9, sl, ip, sp, lr, pc}^ │ │ │ │ ldmdaeq r3!, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf874f7ec │ │ │ │ strmi r3, [r5], -sl, lsr #14 │ │ │ │ stmib sp, {sl, sp}^ │ │ │ │ stmib sp, {sl, lr}^ │ │ │ │ @ instruction: 0xf8ad4402 │ │ │ │ @ instruction: 0x07aa4010 │ │ │ │ @ instruction: 0x07ebd01f │ │ │ │ @ instruction: 0xf50bbf44 │ │ │ │ eorcc r5, sl, #68, 4 @ 0x40000004 │ │ │ │ strbtmi sp, [ip], sl, lsl #8 │ │ │ │ ldmvs fp!, {r1, r3, r4, r5, r7, fp, sp, lr}^ │ │ │ │ ldmdavs r9!, {r3, r4, r5, fp, sp, lr}^ │ │ │ │ andeq lr, pc, ip, lsr #17 │ │ │ │ - bhi 0xfca98c │ │ │ │ + bhi 0xfca918 │ │ │ │ andcc pc, r0, ip, lsr #17 │ │ │ │ andsne pc, r4, r9, lsr r8 @ │ │ │ │ andseq pc, r4, sl, lsr r8 @ │ │ │ │ - blx 0xfe236cf0 │ │ │ │ + blx 0xff0b6c7c │ │ │ │ ldmdahi r3!, {r1, r3, r5, r6, r7, r9, ip, sp, pc} │ │ │ │ eorscs pc, r2, r8, asr r8 @ │ │ │ │ movweq lr, #10787 @ 0x2a23 │ │ │ │ movwmi r4, #12304 @ 0x3010 │ │ │ │ strcc r8, [r1], #-51 @ 0xffffffcd │ │ │ │ - streq pc, [pc, #965] @ 0xf93d1 │ │ │ │ + streq pc, [pc, #965] @ 0xf935d │ │ │ │ stccs 6, cr3, [r8], {2} │ │ │ │ @ instruction: 0x4658d1d7 │ │ │ │ @ instruction: 0xf8c4f7ec │ │ │ │ ldmdavs sl, {r0, r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r5, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r7, sl, lsl #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - mrc2 1, 6, pc, cr12, cr12, {5} │ │ │ │ + mrc2 1, 6, pc, cr6, cr12, {5} │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ strmi fp, [r1], r7, lsl #1 │ │ │ │ - blmi 0xbcaac4 │ │ │ │ + blmi 0xbcaa50 │ │ │ │ strbpl pc, [r4], -r9, lsl #10 @ │ │ │ │ ldmdavs fp, {r0, r1, r2, r3, r9, sl, lr} │ │ │ │ @ instruction: 0xf04f9305 │ │ │ │ ldrmi r0, [r3], r0, lsl #6 │ │ │ │ - stmiane r8, {r0, r2, r3, r6, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + stmdane r8, {r0, r2, r3, r6, r9, sl, ip, sp, lr, pc}^ │ │ │ │ ldmdaeq r3!, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf810f7ec │ │ │ │ @ instruction: 0x46053618 │ │ │ │ stmib sp, {sl, sp}^ │ │ │ │ stmib sp, {sl, lr}^ │ │ │ │ @ instruction: 0xf8ad4402 │ │ │ │ @ instruction: 0x072a4010 │ │ │ │ strbeq sp, [fp, r0, lsr #32]! │ │ │ │ @ instruction: 0xf509bf44 │ │ │ │ andscc r5, r8, #68, 4 @ 0x40000004 │ │ │ │ strbtmi sp, [ip], sl, lsl #8 │ │ │ │ ldmvs r3!, {r1, r4, r5, r7, fp, sp, lr}^ │ │ │ │ ldmdavs r1!, {r4, r5, fp, sp, lr}^ │ │ │ │ andeq lr, pc, ip, lsr #17 │ │ │ │ - bhi 0xdcaa54 │ │ │ │ + bhi 0xdca9e0 │ │ │ │ andcc pc, r0, ip, lsr #17 │ │ │ │ eorne pc, r4, sl, asr r8 @ │ │ │ │ eoreq pc, r4, fp, asr r8 @ │ │ │ │ - blx 0x1936db8 │ │ │ │ + blx 0xfe7b6d44 │ │ │ │ @ instruction: 0xf857b2ea │ │ │ │ @ instruction: 0xf8583024 │ │ │ │ subsmi r2, r8, r2, lsr r0 │ │ │ │ subsmi r4, r8, r0, lsl r0 │ │ │ │ eoreq pc, r4, r7, asr #16 │ │ │ │ vraddhn.i16 d19, , │ │ │ │ stccs 5, cr1, [r4], {15} │ │ │ │ @@ -238432,96 +238404,96 @@ │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r7, sl, lsl #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - mrc2 1, 3, pc, cr8, cr12, {5} │ │ │ │ + mrc2 1, 3, pc, cr2, cr12, {5} │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ strmi fp, [r3], r7, lsl #1 │ │ │ │ - blmi 0xbcab88 │ │ │ │ + blmi 0xbcab14 │ │ │ │ strbpl pc, [r4, -fp, lsl #10] @ │ │ │ │ ldmdavs fp, {r1, r2, r3, r9, sl, lr} │ │ │ │ @ instruction: 0xf04f9305 │ │ │ │ ldrmi r0, [r2], r0, lsl #6 │ │ │ │ - stmiane r8, {r0, r2, r3, r6, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + stmdane r8, {r0, r2, r3, r6, r9, sl, ip, sp, lr, pc}^ │ │ │ │ ldmdaeq r3!, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xffacf7eb │ │ │ │ strmi r3, [r5], -sl, lsr #14 │ │ │ │ stmib sp, {sl, sp}^ │ │ │ │ stmib sp, {sl, lr}^ │ │ │ │ @ instruction: 0xf8ad4402 │ │ │ │ @ instruction: 0x07aa4010 │ │ │ │ @ instruction: 0x07ebd01f │ │ │ │ @ instruction: 0xf50bbf44 │ │ │ │ eorcc r5, sl, #68, 4 @ 0x40000004 │ │ │ │ strbtmi sp, [ip], sl, lsl #8 │ │ │ │ ldmvs fp!, {r1, r3, r4, r5, r7, fp, sp, lr}^ │ │ │ │ ldmdavs r9!, {r3, r4, r5, fp, sp, lr}^ │ │ │ │ andeq lr, pc, ip, lsr #17 │ │ │ │ - bhi 0xfcab1c │ │ │ │ + bhi 0xfcaaa8 │ │ │ │ andcc pc, r0, ip, lsr #17 │ │ │ │ andsne pc, r4, r9, lsr r8 @ │ │ │ │ andseq pc, r4, sl, lsr r8 @ │ │ │ │ - @ instruction: 0xf9ccf73f │ │ │ │ + blx 0x2b6e0c │ │ │ │ ldmdahi r3!, {r1, r3, r5, r6, r7, r9, ip, sp, pc} │ │ │ │ eorscs pc, r2, r8, asr r8 @ │ │ │ │ movweq lr, #10787 @ 0x2a23 │ │ │ │ movwmi r4, #12304 @ 0x3010 │ │ │ │ strcc r8, [r1], #-51 @ 0xffffffcd │ │ │ │ - streq pc, [pc, #965] @ 0xf9561 │ │ │ │ + streq pc, [pc, #965] @ 0xf94ed │ │ │ │ stccs 6, cr3, [r8], {2} │ │ │ │ @ instruction: 0x4658d1d7 │ │ │ │ @ instruction: 0xfffcf7eb │ │ │ │ ldmdavs sl, {r0, r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r5, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r7, sl, lsl #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - mrc2 1, 0, pc, cr4, cr12, {5} │ │ │ │ + mcr2 1, 0, pc, cr14, cr12, {5} @ │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ strmi fp, [r1], r7, lsl #1 │ │ │ │ - blmi 0xbcac54 │ │ │ │ + blmi 0xbcabe0 │ │ │ │ strbpl pc, [r4], -r9, lsl #10 @ │ │ │ │ ldmdavs fp, {r0, r1, r2, r3, r9, sl, lr} │ │ │ │ @ instruction: 0xf04f9305 │ │ │ │ ldrmi r0, [r3], r0, lsl #6 │ │ │ │ - stmiane r8, {r0, r2, r3, r6, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + stmdane r8, {r0, r2, r3, r6, r9, sl, ip, sp, lr, pc}^ │ │ │ │ ldmdaeq r3!, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xff48f7eb │ │ │ │ @ instruction: 0x46053618 │ │ │ │ stmib sp, {sl, sp}^ │ │ │ │ stmib sp, {sl, lr}^ │ │ │ │ @ instruction: 0xf8ad4402 │ │ │ │ @ instruction: 0x072a4010 │ │ │ │ strbeq sp, [fp, r0, lsr #32]! │ │ │ │ @ instruction: 0xf509bf44 │ │ │ │ andscc r5, r8, #68, 4 @ 0x40000004 │ │ │ │ strbtmi sp, [ip], sl, lsl #8 │ │ │ │ ldmvs r3!, {r1, r4, r5, r7, fp, sp, lr}^ │ │ │ │ ldmdavs r1!, {r4, r5, fp, sp, lr}^ │ │ │ │ andeq lr, pc, ip, lsr #17 │ │ │ │ - bhi 0xdcabe4 │ │ │ │ + bhi 0xdcab70 │ │ │ │ andcc pc, r0, ip, lsr #17 │ │ │ │ eorne pc, r4, sl, asr r8 @ │ │ │ │ eoreq pc, r4, fp, asr r8 @ │ │ │ │ - @ instruction: 0xf9a8f73f │ │ │ │ + @ instruction: 0xf9e2f73f │ │ │ │ @ instruction: 0xf857b2ea │ │ │ │ @ instruction: 0xf8583024 │ │ │ │ subsmi r2, r8, r2, lsr r0 │ │ │ │ subsmi r4, r8, r0, lsl r0 │ │ │ │ eoreq pc, r4, r7, asr #16 │ │ │ │ vraddhn.i16 d19, , │ │ │ │ stccs 5, cr1, [r4], {15} │ │ │ │ @@ -238532,100 +238504,100 @@ │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r7, sl, lsl #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - ldc2 1, cr15, [r0, #752]! @ 0x2f0 │ │ │ │ + stc2 1, cr15, [sl, #752]! @ 0x2f0 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ strmi fp, [r3], r7, lsl #1 │ │ │ │ - blmi 0xc4ad18 │ │ │ │ + blmi 0xc4aca4 │ │ │ │ strbpl pc, [r4, -fp, lsl #10] @ │ │ │ │ ldmdavs fp, {r1, r2, r3, r9, sl, lr} │ │ │ │ @ instruction: 0xf04f9305 │ │ │ │ ldrmi r0, [r2], r0, lsl #6 │ │ │ │ - stmiane r8, {r0, r2, r3, r6, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + stmdane r8, {r0, r2, r3, r6, r9, sl, ip, sp, lr, pc}^ │ │ │ │ ldmdaeq r3!, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ cdp2 7, 14, cr15, cr4, cr11, {7} │ │ │ │ strmi r3, [r5], -sl, lsr #14 │ │ │ │ stmib sp, {sl, sp}^ │ │ │ │ stmib sp, {sl, lr}^ │ │ │ │ @ instruction: 0xf8ad4402 │ │ │ │ @ instruction: 0x07aa4010 │ │ │ │ strbeq sp, [fp, r3, lsr #32]! │ │ │ │ @ instruction: 0xf50bbf44 │ │ │ │ eorcc r5, sl, #68, 4 @ 0x40000004 │ │ │ │ strbtmi sp, [ip], sl, lsl #8 │ │ │ │ ldmvs fp!, {r1, r3, r4, r5, r7, fp, sp, lr}^ │ │ │ │ ldmdavs r9!, {r3, r4, r5, fp, sp, lr}^ │ │ │ │ andeq lr, pc, ip, lsr #17 │ │ │ │ - bhi 0xfcacac │ │ │ │ + bhi 0xfcac38 │ │ │ │ andcc pc, r0, ip, lsr #17 │ │ │ │ andsne pc, r4, r9, lsr r8 @ │ │ │ │ andseq pc, r4, sl, lsr r8 @ │ │ │ │ smlabteq lr, r1, r3, pc @ │ │ │ │ andeq pc, lr, r0, asr #7 │ │ │ │ - @ instruction: 0xf8f0f73f │ │ │ │ + @ instruction: 0xf92af73f │ │ │ │ ldmdahi r3!, {r1, r3, r5, r6, r7, r9, ip, sp, pc} │ │ │ │ eorscs pc, r2, r8, asr r8 @ │ │ │ │ movweq lr, #10787 @ 0x2a23 │ │ │ │ movwmi r4, #12304 @ 0x3010 │ │ │ │ strcc r8, [r1], #-51 @ 0xffffffcd │ │ │ │ - streq pc, [pc, #965] @ 0xf96f9 │ │ │ │ + streq pc, [pc, #965] @ 0xf9685 │ │ │ │ stccs 6, cr3, [r8], {2} │ │ │ │ @ instruction: 0x4658d1d3 │ │ │ │ @ instruction: 0xff30f7eb │ │ │ │ ldmdavs sl, {r0, r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r5, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r7, sl, lsl #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - stc2l 1, cr15, [r8, #-752] @ 0xfffffd10 │ │ │ │ + stc2l 1, cr15, [r2, #-752] @ 0xfffffd10 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ strmi fp, [r1], r7, lsl #1 │ │ │ │ - blmi 0xc4adec │ │ │ │ + blmi 0xc4ad78 │ │ │ │ strbpl pc, [r4], -r9, lsl #10 @ │ │ │ │ ldmdavs fp, {r0, r1, r2, r3, r9, sl, lr} │ │ │ │ @ instruction: 0xf04f9305 │ │ │ │ ldrmi r0, [r3], r0, lsl #6 │ │ │ │ - stmiane r8, {r0, r2, r3, r6, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + stmdane r8, {r0, r2, r3, r6, r9, sl, ip, sp, lr, pc}^ │ │ │ │ ldmdaeq r3!, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ cdp2 7, 7, cr15, cr12, cr11, {7} │ │ │ │ @ instruction: 0x46053618 │ │ │ │ stmib sp, {sl, sp}^ │ │ │ │ stmib sp, {sl, lr}^ │ │ │ │ @ instruction: 0xf8ad4402 │ │ │ │ @ instruction: 0x072a4010 │ │ │ │ strbeq sp, [fp, r4, lsr #32]! │ │ │ │ @ instruction: 0xf509bf44 │ │ │ │ andscc r5, r8, #68, 4 @ 0x40000004 │ │ │ │ strbtmi sp, [ip], sl, lsl #8 │ │ │ │ ldmvs r3!, {r1, r4, r5, r7, fp, sp, lr}^ │ │ │ │ ldmdavs r1!, {r4, r5, fp, sp, lr}^ │ │ │ │ andeq lr, pc, ip, lsr #17 │ │ │ │ - bhi 0xdcad7c │ │ │ │ + bhi 0xdcad08 │ │ │ │ andcc pc, r0, ip, lsr #17 │ │ │ │ eorne pc, r4, sl, asr r8 @ │ │ │ │ eoreq pc, r4, fp, asr r8 @ │ │ │ │ tstpmi r0, r1, lsr #32 @ p-variant is OBSOLETE │ │ │ │ andmi pc, r0, r0, lsr #32 │ │ │ │ - @ instruction: 0xf8c8f73f │ │ │ │ + @ instruction: 0xf902f73f │ │ │ │ @ instruction: 0xf857b2ea │ │ │ │ @ instruction: 0xf8583024 │ │ │ │ subsmi r2, r8, r2, lsr r0 │ │ │ │ subsmi r4, r8, r0, lsl r0 │ │ │ │ eoreq pc, r4, r7, asr #16 │ │ │ │ vraddhn.i16 d19, , │ │ │ │ stccs 5, cr1, [r4], {15} │ │ │ │ @@ -238636,100 +238608,100 @@ │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r7, sl, lsl #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - stc2l 1, cr15, [r0], #752 @ 0x2f0 │ │ │ │ + ldc2l 1, cr15, [sl], {188} @ 0xbc │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ strmi fp, [r3], r7, lsl #1 │ │ │ │ - blmi 0xc4aeb8 │ │ │ │ + blmi 0xc4ae44 │ │ │ │ strbpl pc, [r4, -fp, lsl #10] @ │ │ │ │ ldmdavs fp, {r1, r2, r3, r9, sl, lr} │ │ │ │ @ instruction: 0xf04f9305 │ │ │ │ ldrmi r0, [r2], r0, lsl #6 │ │ │ │ - stmiane r8, {r0, r2, r3, r6, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + stmdane r8, {r0, r2, r3, r6, r9, sl, ip, sp, lr, pc}^ │ │ │ │ ldmdaeq r3!, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ cdp2 7, 1, cr15, cr4, cr11, {7} │ │ │ │ strmi r3, [r5], -sl, lsr #14 │ │ │ │ stmib sp, {sl, sp}^ │ │ │ │ stmib sp, {sl, lr}^ │ │ │ │ @ instruction: 0xf8ad4402 │ │ │ │ @ instruction: 0x07aa4010 │ │ │ │ strbeq sp, [fp, r3, lsr #32]! │ │ │ │ @ instruction: 0xf50bbf44 │ │ │ │ eorcc r5, sl, #68, 4 @ 0x40000004 │ │ │ │ strbtmi sp, [ip], sl, lsl #8 │ │ │ │ ldmvs fp!, {r1, r3, r4, r5, r7, fp, sp, lr}^ │ │ │ │ ldmdavs r9!, {r3, r4, r5, fp, sp, lr}^ │ │ │ │ andeq lr, pc, ip, lsr #17 │ │ │ │ - bhi 0xfcae4c │ │ │ │ + bhi 0xfcadd8 │ │ │ │ andcc pc, r0, ip, lsr #17 │ │ │ │ andsne pc, r4, r9, lsr r8 @ │ │ │ │ andseq pc, r4, sl, lsr r8 @ │ │ │ │ smlabteq lr, r1, r3, pc @ │ │ │ │ andeq pc, lr, r0, asr #7 │ │ │ │ - @ instruction: 0xf830f73f │ │ │ │ + @ instruction: 0xf86af73f │ │ │ │ ldmdahi r3!, {r1, r3, r5, r6, r7, r9, ip, sp, pc} │ │ │ │ eorscs pc, r2, r8, asr r8 @ │ │ │ │ movweq lr, #10787 @ 0x2a23 │ │ │ │ movwmi r4, #12304 @ 0x3010 │ │ │ │ strcc r8, [r1], #-51 @ 0xffffffcd │ │ │ │ - streq pc, [pc, #965] @ 0xf9899 │ │ │ │ + streq pc, [pc, #965] @ 0xf9825 │ │ │ │ stccs 6, cr3, [r8], {2} │ │ │ │ @ instruction: 0x4658d1d3 │ │ │ │ cdp2 7, 6, cr15, cr0, cr11, {7} │ │ │ │ ldmdavs sl, {r0, r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r5, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r7, sl, lsl #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - ldc2l 1, cr15, [r8], #-752 @ 0xfffffd10 │ │ │ │ + ldc2l 1, cr15, [r2], #-752 @ 0xfffffd10 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ strmi fp, [r1], r7, lsl #1 │ │ │ │ - blmi 0xc4af8c │ │ │ │ + blmi 0xc4af18 │ │ │ │ strbpl pc, [r4], -r9, lsl #10 @ │ │ │ │ ldmdavs fp, {r0, r1, r2, r3, r9, sl, lr} │ │ │ │ @ instruction: 0xf04f9305 │ │ │ │ ldrmi r0, [r3], r0, lsl #6 │ │ │ │ - stmiane r8, {r0, r2, r3, r6, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + stmdane r8, {r0, r2, r3, r6, r9, sl, ip, sp, lr, pc}^ │ │ │ │ ldmdaeq r3!, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ stc2 7, cr15, [ip, #940]! @ 0x3ac │ │ │ │ @ instruction: 0x46053618 │ │ │ │ stmib sp, {sl, sp}^ │ │ │ │ stmib sp, {sl, lr}^ │ │ │ │ @ instruction: 0xf8ad4402 │ │ │ │ @ instruction: 0x072a4010 │ │ │ │ strbeq sp, [fp, r4, lsr #32]! │ │ │ │ @ instruction: 0xf509bf44 │ │ │ │ andscc r5, r8, #68, 4 @ 0x40000004 │ │ │ │ strbtmi sp, [ip], sl, lsl #8 │ │ │ │ ldmvs r3!, {r1, r4, r5, r7, fp, sp, lr}^ │ │ │ │ ldmdavs r1!, {r4, r5, fp, sp, lr}^ │ │ │ │ andeq lr, pc, ip, lsr #17 │ │ │ │ - bhi 0xdcaf1c │ │ │ │ + bhi 0xdcaea8 │ │ │ │ andcc pc, r0, ip, lsr #17 │ │ │ │ eorne pc, r4, sl, asr r8 @ │ │ │ │ eoreq pc, r4, fp, asr r8 @ │ │ │ │ tstpmi r0, r1, lsr #32 @ p-variant is OBSOLETE │ │ │ │ andmi pc, r0, r0, lsr #32 │ │ │ │ - @ instruction: 0xf808f73f │ │ │ │ + @ instruction: 0xf842f73f │ │ │ │ @ instruction: 0xf857b2ea │ │ │ │ @ instruction: 0xf8583024 │ │ │ │ subsmi r2, r8, r2, lsr r0 │ │ │ │ subsmi r4, r8, r0, lsl r0 │ │ │ │ eoreq pc, r4, r7, asr #16 │ │ │ │ vraddhn.i16 d19, , │ │ │ │ stccs 5, cr1, [r4], {15} │ │ │ │ @@ -238740,15 +238712,15 @@ │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r7, sl, lsl #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - ldc2 1, cr15, [r0], {188} @ 0xbc │ │ │ │ + stc2 1, cr15, [sl], {188} @ 0xbc │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0098f8cc │ │ │ │ @ instruction: 0x461fb091 │ │ │ │ strmi r4, [r3], r5, asr #22 │ │ │ │ @@ -238758,73 +238730,73 @@ │ │ │ │ stmdbeq sl!, {r0, r3, r8, ip, sp, lr, pc} │ │ │ │ movwls r6, #63515 @ 0xf81b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ strpl lr, [sl, #-2509] @ 0xfffff633 │ │ │ │ strpl lr, [ip, #-2509] @ 0xfffff633 │ │ │ │ stc2l 7, cr15, [r0, #-940] @ 0xfffffc54 │ │ │ │ stceq 1, cr15, [r6], #-52 @ 0xffffffcc │ │ │ │ - beq 0xeb5a54 │ │ │ │ + beq 0xeb59e0 │ │ │ │ strmi r4, [r4], -r6, ror #12 │ │ │ │ strpl lr, [r5, #-2509] @ 0xfffff633 │ │ │ │ strpl lr, [r7, #-2509] @ 0xfffff633 │ │ │ │ eorpl pc, r4, sp, lsr #17 │ │ │ │ @ instruction: 0x0c02e9cd │ │ │ │ ldmdahi r9!, {r0, r2, r3, sp, lr, pc} │ │ │ │ @ instruction: 0x0000f8b8 │ │ │ │ - blx 0xfef372ea │ │ │ │ + blx 0xffdb7276 │ │ │ │ svceq 0x0002f826 │ │ │ │ - streq pc, [pc], #964 @ 0xf9648 │ │ │ │ + streq pc, [pc], #964 @ 0xf95d4 │ │ │ │ stmdaeq r2, {r3, r8, ip, sp, lr, pc} │ │ │ │ ldrmi r3, [r2, #1794]! @ 0x702 │ │ │ │ strtmi sp, [ip], r6, lsr #32 │ │ │ │ andeq pc, r3, r4, lsl r0 @ │ │ │ │ streq pc, [r1, #-261] @ 0xfffffefb │ │ │ │ @ instruction: 0x07e3d0f0 │ │ │ │ @ instruction: 0xf50bbf44 │ │ │ │ eorcc r5, sl, #68, 4 @ 0x40000004 │ │ │ │ @ instruction: 0xf10dd410 │ │ │ │ @ instruction: 0xf8d90e14 │ │ │ │ @ instruction: 0xf8d92008 │ │ │ │ @ instruction: 0xf8d9300c │ │ │ │ @ instruction: 0xf8d90000 │ │ │ │ stmia lr!, {r2, ip} │ │ │ │ - bge 0x2396c0 │ │ │ │ + bge 0x23964c │ │ │ │ @ instruction: 0x3010f8b9 │ │ │ │ andcc pc, r0, lr, lsr #17 │ │ │ │ svceq 0x0001f01c │ │ │ │ @ instruction: 0xf837d0d1 │ │ │ │ @ instruction: 0xf8b81c04 │ │ │ │ @ instruction: 0xf72a0000 │ │ │ │ - strb pc, [pc, r5, lsl #23] @ │ │ │ │ + @ instruction: 0xe7cffbbf │ │ │ │ @ instruction: 0xf64d9b01 │ │ │ │ - vmlsl.s , d16, d0[2] │ │ │ │ + vmlsl.s , d0, d0[2] │ │ │ │ ldmib sp, {r0, r1, r4, r5, r9, sl}^ │ │ │ │ cdpne 12, 9, cr1, cr8, cr2, {0} │ │ │ │ streq pc, [lr, #-259] @ 0xfffffefd │ │ │ │ @ instruction: 0xf830b2ca │ │ │ │ @ instruction: 0xf83c3f02 │ │ │ │ @ instruction: 0xf3c14f02 │ │ │ │ addmi r0, r5, #-1073741789 @ 0xc0000023 │ │ │ │ eorscs pc, r2, r6, asr r8 @ │ │ │ │ movweq lr, #10787 @ 0x2a23 │ │ │ │ andeq lr, r4, #8192 @ 0x2000 │ │ │ │ movweq lr, #10819 @ 0x2a43 │ │ │ │ mvnle r8, r3 │ │ │ │ @ instruction: 0xf7eb4658 │ │ │ │ - blmi 0x3b8c64 │ │ │ │ - blls 0x4d374c │ │ │ │ + blmi 0x3b8bf0 │ │ │ │ + blls 0x4d36d8 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 58) │ │ │ │ andcs fp, r0, r1, lsl r0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf1bc8ff0 │ │ │ │ - svclt 0x0000fb79 │ │ │ │ + svclt 0x0000fb73 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a8f8cc │ │ │ │ ldcne 0, cr11, [sp, #-564] @ 0xfffffdcc │ │ │ │ strcs r4, [r0], #-2889 @ 0xfffff4b7 │ │ │ │ @@ -238848,63 +238820,63 @@ │ │ │ │ svclt 0x004407e3 │ │ │ │ subpl pc, r4, #37748736 @ 0x2400000 │ │ │ │ strle r3, [fp], #-536 @ 0xfffffde8 │ │ │ │ cdpeq 1, 0, cr15, cr8, cr13, {0} │ │ │ │ ldmvs fp!, {r1, r3, r4, r5, r7, fp, sp, lr}^ │ │ │ │ ldmdavs r9!, {r3, r4, r5, fp, sp, lr}^ │ │ │ │ andeq lr, pc, lr, lsr #17 │ │ │ │ - bhi 0xfe3f90 │ │ │ │ + bhi 0xfe3f1c │ │ │ │ andcc pc, r0, lr, lsr #17 │ │ │ │ svceq 0x0001f01c │ │ │ │ @ instruction: 0xf855d11c │ │ │ │ @ instruction: 0xf3c41b04 │ │ │ │ @ instruction: 0xf856140f │ │ │ │ @ instruction: 0xf72a0b04 │ │ │ │ - ldrbmi pc, [r4], fp, lsl #23 @ │ │ │ │ - bleq 0x2378c8 │ │ │ │ - beq 0x175bdc │ │ │ │ + ldrbmi pc, [r4], r5, asr #23 @ │ │ │ │ + bleq 0x237854 │ │ │ │ + beq 0x175b68 │ │ │ │ andeq pc, pc, r4, lsl r0 @ │ │ │ │ @ instruction: 0xf1bad1da │ │ │ │ @ instruction: 0xf8c80f04 │ │ │ │ andsle r0, r1, r0 │ │ │ │ stmdaeq r4, {r3, r8, ip, sp, lr, pc} │ │ │ │ - strne pc, [pc], #-964 @ 0xf97c4 │ │ │ │ + strne pc, [pc], #-964 @ 0xf9750 │ │ │ │ strcc r3, [r4, #-1540] @ 0xfffff9fc │ │ │ │ ubfx r4, r4, #13, #14 │ │ │ │ stcne 8, cr15, [r8], {85} @ 0x55 │ │ │ │ @ instruction: 0xf72a6830 │ │ │ │ - @ instruction: 0xf1bafaf1 │ │ │ │ + @ instruction: 0xf1bafb2b │ │ │ │ @ instruction: 0xf8c80f04 │ │ │ │ mvnle r0, r0 │ │ │ │ @ instruction: 0xae00e9dd │ │ │ │ andeq pc, r4, #-1073741782 @ 0xc000002a │ │ │ │ - strbne pc, [r8, #1613] @ 0x64d @ │ │ │ │ + strbne pc, [r8, #-1613] @ 0xfffff9b3 @ │ │ │ │ ldreq pc, [r3, #-704]! @ 0xfffffd40 │ │ │ │ - bleq 0x435c20 │ │ │ │ + bleq 0x435bac │ │ │ │ @ instruction: 0xf18afa5f │ │ │ │ svceq 0x0004f852 │ │ │ │ - blcc 0x237978 │ │ │ │ - bne 0x4f672c │ │ │ │ + blcc 0x237904 │ │ │ │ + bne 0x4f66b8 │ │ │ │ @ instruction: 0xf8554593 │ │ │ │ - b 0xfe1bd8d0 │ │ │ │ - b 0x1ba410 │ │ │ │ - b 0xfe1ba418 │ │ │ │ + b 0xfe1bd85c │ │ │ │ + b 0x1ba39c │ │ │ │ + b 0xfe1ba3a4 │ │ │ │ andsvs r0, r3, r0, lsl #6 │ │ │ │ strbmi sp, [r8], -ip, ror #3 │ │ │ │ stc2l 7, cr15, [r0], {235} @ 0xeb │ │ │ │ ldmdavs sl, {r0, r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, fp, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, sp, sl, lsl #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - blx 0xff735f38 │ │ │ │ + blx 0xff5b5ec4 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0098f8cc │ │ │ │ @ instruction: 0x461fb091 │ │ │ │ strmi r4, [r3], r5, asr #22 │ │ │ │ @@ -238914,73 +238886,73 @@ │ │ │ │ stmdbeq sl!, {r0, r3, r8, ip, sp, lr, pc} │ │ │ │ movwls r6, #63515 @ 0xf81b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ strpl lr, [sl, #-2509] @ 0xfffff633 │ │ │ │ strpl lr, [ip, #-2509] @ 0xfffff633 │ │ │ │ stc2 7, cr15, [r8], {235} @ 0xeb │ │ │ │ stceq 1, cr15, [r6], #-52 @ 0xffffffcc │ │ │ │ - beq 0xeb5cc4 │ │ │ │ + beq 0xeb5c50 │ │ │ │ strmi r4, [r4], -r6, ror #12 │ │ │ │ strpl lr, [r5, #-2509] @ 0xfffff633 │ │ │ │ strpl lr, [r7, #-2509] @ 0xfffff633 │ │ │ │ eorpl pc, r4, sp, lsr #17 │ │ │ │ @ instruction: 0x0c02e9cd │ │ │ │ ldmdahi r9!, {r0, r2, r3, sp, lr, pc} │ │ │ │ @ instruction: 0x0000f8b8 │ │ │ │ - blx 0x2037558 │ │ │ │ + blx 0xfeeb74e4 │ │ │ │ svceq 0x0002f826 │ │ │ │ - streq pc, [pc], #964 @ 0xf98b8 │ │ │ │ + streq pc, [pc], #964 @ 0xf9844 │ │ │ │ stmdaeq r2, {r3, r8, ip, sp, lr, pc} │ │ │ │ ldrmi r3, [r2, #1794]! @ 0x702 │ │ │ │ strtmi sp, [ip], r6, lsr #32 │ │ │ │ andeq pc, r3, r4, lsl r0 @ │ │ │ │ streq pc, [r1, #-261] @ 0xfffffefb │ │ │ │ @ instruction: 0x07e3d0f0 │ │ │ │ @ instruction: 0xf50bbf44 │ │ │ │ eorcc r5, sl, #68, 4 @ 0x40000004 │ │ │ │ @ instruction: 0xf10dd410 │ │ │ │ @ instruction: 0xf8d90e14 │ │ │ │ @ instruction: 0xf8d92008 │ │ │ │ @ instruction: 0xf8d9300c │ │ │ │ @ instruction: 0xf8d90000 │ │ │ │ stmia lr!, {r2, ip} │ │ │ │ - bge 0x239930 │ │ │ │ + bge 0x2398bc │ │ │ │ @ instruction: 0x3010f8b9 │ │ │ │ andcc pc, r0, lr, lsr #17 │ │ │ │ svceq 0x0001f01c │ │ │ │ @ instruction: 0xf837d0d1 │ │ │ │ @ instruction: 0xf8b81c04 │ │ │ │ @ instruction: 0xf72a0000 │ │ │ │ - @ instruction: 0xe7cffa51 │ │ │ │ + strb pc, [pc, fp, lsl #21] @ │ │ │ │ @ instruction: 0xf64d9b01 │ │ │ │ - vmlsl.s , d16, d0[2] │ │ │ │ + vmlsl.s , d0, d0[2] │ │ │ │ ldmib sp, {r0, r1, r4, r5, r9, sl}^ │ │ │ │ cdpne 12, 9, cr1, cr8, cr2, {0} │ │ │ │ streq pc, [lr, #-259] @ 0xfffffefd │ │ │ │ @ instruction: 0xf830b2ca │ │ │ │ @ instruction: 0xf83c3f02 │ │ │ │ @ instruction: 0xf3c14f02 │ │ │ │ addmi r0, r5, #-1073741789 @ 0xc0000023 │ │ │ │ eorscs pc, r2, r6, asr r8 @ │ │ │ │ movweq lr, #10787 @ 0x2a23 │ │ │ │ andeq lr, r4, #8192 @ 0x2000 │ │ │ │ movweq lr, #10819 @ 0x2a43 │ │ │ │ mvnle r8, r3 │ │ │ │ @ instruction: 0xf7eb4658 │ │ │ │ - blmi 0x3b89f4 │ │ │ │ - blls 0x4d39bc │ │ │ │ + blmi 0x3b8980 │ │ │ │ + blls 0x4d3948 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 58) │ │ │ │ andcs fp, r0, r1, lsl r0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf1bc8ff0 │ │ │ │ - svclt 0x0000fa41 │ │ │ │ + svclt 0x0000fa3b │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a8f8cc │ │ │ │ ldcne 0, cr11, [sp, #-564] @ 0xfffffdcc │ │ │ │ strcs r4, [r0], #-2889 @ 0xfffff4b7 │ │ │ │ @@ -239004,283 +238976,283 @@ │ │ │ │ svclt 0x004407e3 │ │ │ │ subpl pc, r4, #37748736 @ 0x2400000 │ │ │ │ strle r3, [fp], #-536 @ 0xfffffde8 │ │ │ │ cdpeq 1, 0, cr15, cr8, cr13, {0} │ │ │ │ ldmvs fp!, {r1, r3, r4, r5, r7, fp, sp, lr}^ │ │ │ │ ldmdavs r9!, {r3, r4, r5, fp, sp, lr}^ │ │ │ │ andeq lr, pc, lr, lsr #17 │ │ │ │ - bhi 0xfe4200 │ │ │ │ + bhi 0xfe418c │ │ │ │ andcc pc, r0, lr, lsr #17 │ │ │ │ svceq 0x0001f01c │ │ │ │ @ instruction: 0xf855d11c │ │ │ │ @ instruction: 0xf3c41b04 │ │ │ │ @ instruction: 0xf856140f │ │ │ │ @ instruction: 0xf72a0b04 │ │ │ │ - @ instruction: 0x46d4f9d3 │ │ │ │ - bleq 0x237b38 │ │ │ │ - beq 0x175e4c │ │ │ │ + ldrbmi pc, [r4], sp, lsl #20 @ │ │ │ │ + bleq 0x237ac4 │ │ │ │ + beq 0x175dd8 │ │ │ │ andeq pc, pc, r4, lsl r0 @ │ │ │ │ @ instruction: 0xf1bad1da │ │ │ │ @ instruction: 0xf8c80f04 │ │ │ │ andsle r0, r1, r0 │ │ │ │ stmdaeq r4, {r3, r8, ip, sp, lr, pc} │ │ │ │ - strne pc, [pc], #-964 @ 0xf9a34 │ │ │ │ + strne pc, [pc], #-964 @ 0xf99c0 │ │ │ │ strcc r3, [r4, #-1540] @ 0xfffff9fc │ │ │ │ ubfx r4, r4, #13, #14 │ │ │ │ stcne 8, cr15, [r8], {85} @ 0x55 │ │ │ │ @ instruction: 0xf72a6830 │ │ │ │ - @ instruction: 0xf1bafa39 │ │ │ │ + @ instruction: 0xf1bafa73 │ │ │ │ @ instruction: 0xf8c80f04 │ │ │ │ mvnle r0, r0 │ │ │ │ @ instruction: 0xae00e9dd │ │ │ │ andeq pc, r4, #-1073741782 @ 0xc000002a │ │ │ │ - strbne pc, [r8, #1613] @ 0x64d @ │ │ │ │ + strbne pc, [r8, #-1613] @ 0xfffff9b3 @ │ │ │ │ ldreq pc, [r3, #-704]! @ 0xfffffd40 │ │ │ │ - bleq 0x435e90 │ │ │ │ + bleq 0x435e1c │ │ │ │ @ instruction: 0xf18afa5f │ │ │ │ svceq 0x0004f852 │ │ │ │ - blcc 0x237be8 │ │ │ │ - bne 0x4f699c │ │ │ │ + blcc 0x237b74 │ │ │ │ + bne 0x4f6928 │ │ │ │ @ instruction: 0xf8554593 │ │ │ │ - b 0xfe1bdb40 │ │ │ │ - b 0x1ba680 │ │ │ │ - b 0xfe1ba688 │ │ │ │ + b 0xfe1bdacc │ │ │ │ + b 0x1ba60c │ │ │ │ + b 0xfe1ba614 │ │ │ │ andsvs r0, r3, r0, lsl #6 │ │ │ │ strbmi sp, [r8], -ip, ror #3 │ │ │ │ - blx 0xfe337a3e │ │ │ │ + blx 0xfe3379ca │ │ │ │ ldmdavs sl, {r0, r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, fp, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, sp, sl, lsl #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - @ instruction: 0xf9a0f1bc │ │ │ │ + @ instruction: 0xf99af1bc │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b8f8cc │ │ │ │ strmi fp, [r3], r9, lsl #1 │ │ │ │ - blmi 0xc4b538 │ │ │ │ + blmi 0xc4b4c4 │ │ │ │ strbpl pc, [r4, -fp, lsl #10] @ │ │ │ │ ldmdavs fp, {r1, r2, r3, r9, sl, lr} │ │ │ │ @ instruction: 0xf04f9307 │ │ │ │ ldrmi r0, [r2], r0, lsl #6 │ │ │ │ - stmiane r8, {r0, r2, r3, r6, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + stmdane r8, {r0, r2, r3, r6, r9, sl, ip, sp, lr, pc}^ │ │ │ │ ldmdaeq r3!, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ - blx 0xff637a9c │ │ │ │ + blx 0xff637a28 │ │ │ │ strmi r3, [r5], -sl, lsr #14 │ │ │ │ stmib sp, {sl, sp}^ │ │ │ │ stmib sp, {r1, sl, lr}^ │ │ │ │ @ instruction: 0xf8ad4404 │ │ │ │ @ instruction: 0x07aa4018 │ │ │ │ strbeq sp, [fp, r3, lsr #32]! │ │ │ │ @ instruction: 0xf50bbf44 │ │ │ │ @ instruction: 0x332a5344 │ │ │ │ @ instruction: 0xf10dd40b │ │ │ │ ldmvs fp!, {r3, sl, fp}^ │ │ │ │ ldmdavs r9!, {r3, r4, r5, fp, sp, lr}^ │ │ │ │ stmia ip!, {r1, r3, r4, r5, r7, fp, sp, lr} │ │ │ │ - bhi 0xfb9b60 │ │ │ │ + bhi 0xfb9aec │ │ │ │ andcc pc, r0, ip, lsr #17 │ │ │ │ @ instruction: 0xf83aab02 │ │ │ │ @ instruction: 0xf8390014 │ │ │ │ movwls r1, #20 │ │ │ │ ldmdahi r2!, {r8, r9, sp} │ │ │ │ - @ instruction: 0xff48f72e │ │ │ │ + @ instruction: 0xff82f72e │ │ │ │ ldmdahi r3!, {r1, r3, r5, r6, r7, r9, ip, sp, pc} │ │ │ │ eorscs pc, r2, r8, asr r8 @ │ │ │ │ movweq lr, #10787 @ 0x2a23 │ │ │ │ movwmi r4, #12304 @ 0x3010 │ │ │ │ strcc r8, [r1], #-51 @ 0xffffffcd │ │ │ │ - streq pc, [pc, #965] @ 0xf9f19 │ │ │ │ + streq pc, [pc, #965] @ 0xf9ea5 │ │ │ │ stccs 6, cr3, [r8], {2} │ │ │ │ @ instruction: 0x4658d1d3 │ │ │ │ - blx 0x937b0e │ │ │ │ + blx 0x937a9a │ │ │ │ ldmdavs sl, {r0, r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r7, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r9, sl, lsl #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - @ instruction: 0xf938f1bc │ │ │ │ + @ instruction: 0xf932f1bc │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b8f8cc │ │ │ │ strmi fp, [r1], r9, lsl #1 │ │ │ │ - blmi 0xc4b60c │ │ │ │ + blmi 0xc4b598 │ │ │ │ strbpl pc, [r4, -r9, lsl #10] @ │ │ │ │ ldmdavs fp, {r1, r2, r3, r9, sl, lr} │ │ │ │ @ instruction: 0xf04f9307 │ │ │ │ ldrmi r0, [r3], r0, lsl #6 │ │ │ │ - stmiane r8, {r0, r2, r3, r6, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + stmdane r8, {r0, r2, r3, r6, r9, sl, ip, sp, lr, pc}^ │ │ │ │ ldmdaeq r3!, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ - blx 0x1c37b6c │ │ │ │ + blx 0x1c37af8 │ │ │ │ @ instruction: 0x46053718 │ │ │ │ stmib sp, {sl, sp}^ │ │ │ │ stmib sp, {r1, sl, lr}^ │ │ │ │ @ instruction: 0xf8ad4404 │ │ │ │ @ instruction: 0x072a4018 │ │ │ │ strbeq sp, [fp, r2, lsr #32]! │ │ │ │ @ instruction: 0xf509bf44 │ │ │ │ tstcc r8, #68, 6 @ 0x10000001 │ │ │ │ @ instruction: 0xf10dd40b │ │ │ │ ldmvs fp!, {r3, sl, fp}^ │ │ │ │ ldmdavs r9!, {r3, r4, r5, fp, sp, lr}^ │ │ │ │ stmia ip!, {r1, r3, r4, r5, r7, fp, sp, lr} │ │ │ │ - bhi 0xfb9c30 │ │ │ │ + bhi 0xfb9bbc │ │ │ │ andcc pc, r0, ip, lsr #17 │ │ │ │ @ instruction: 0xf85bab02 │ │ │ │ @ instruction: 0xf85a0024 │ │ │ │ movwls r1, #36 @ 0x24 │ │ │ │ ldmdavs r2!, {r8, r9, sp} │ │ │ │ - @ instruction: 0xfff6f730 │ │ │ │ + @ instruction: 0xf830f731 │ │ │ │ ldmdavs r3!, {r1, r3, r5, r6, r7, r9, ip, sp, pc} │ │ │ │ eorscs pc, r2, r8, asr r8 @ │ │ │ │ andsmi r4, r0, r8, asr r0 │ │ │ │ eorsvs r4, r0, r8, asr r0 │ │ │ │ vraddhn.i16 d19, , │ │ │ │ strcc r1, [r4], -pc, lsl #10 │ │ │ │ bicsle r2, r4, r4, lsl #24 │ │ │ │ @ instruction: 0xf7eb4648 │ │ │ │ - blmi 0x3b8714 │ │ │ │ - blls 0x2d3c9c │ │ │ │ + blmi 0x3b86a0 │ │ │ │ + blls 0x2d3c28 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 58) │ │ │ │ andcs fp, r0, r9 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf1bc8ff0 │ │ │ │ - svclt 0x0000f8d1 │ │ │ │ + svclt 0x0000f8cb │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b8f8cc │ │ │ │ strmi fp, [r3], r9, lsl #1 │ │ │ │ - blmi 0xc8b6d8 │ │ │ │ + blmi 0xc8b664 │ │ │ │ strbpl pc, [r4, -fp, lsl #10] @ │ │ │ │ ldmdavs fp, {r1, r2, r3, r9, sl, lr} │ │ │ │ @ instruction: 0xf04f9307 │ │ │ │ ldrmi r0, [r2], r0, lsl #6 │ │ │ │ - stmiane r8, {r0, r2, r3, r6, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + stmdane r8, {r0, r2, r3, r6, r9, sl, ip, sp, lr, pc}^ │ │ │ │ ldmdaeq r3!, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ - blx 0x237c3c │ │ │ │ + blx 0x237bc8 │ │ │ │ strmi r3, [r5], -sl, lsr #14 │ │ │ │ stmib sp, {sl, sp}^ │ │ │ │ stmib sp, {r1, sl, lr}^ │ │ │ │ @ instruction: 0xf8ad4404 │ │ │ │ @ instruction: 0x07aa4018 │ │ │ │ strbeq sp, [fp, r5, lsr #32]! │ │ │ │ @ instruction: 0xf50bbf44 │ │ │ │ @ instruction: 0x332a5344 │ │ │ │ @ instruction: 0xf10dd40b │ │ │ │ ldmvs fp!, {r3, sl, fp}^ │ │ │ │ ldmdavs r9!, {r3, r4, r5, fp, sp, lr}^ │ │ │ │ stmia ip!, {r1, r3, r4, r5, r7, fp, sp, lr} │ │ │ │ - bhi 0xfb9d00 │ │ │ │ + bhi 0xfb9c8c │ │ │ │ andcc pc, r0, ip, lsr #17 │ │ │ │ @ instruction: 0xf83aab02 │ │ │ │ @ instruction: 0xf8390014 │ │ │ │ movwls r1, #20 │ │ │ │ andmi pc, r0, r0, lsl #9 │ │ │ │ ldmdahi r2!, {r8, r9, sp} │ │ │ │ - cdp2 7, 7, cr15, cr6, cr14, {1} │ │ │ │ + cdp2 7, 11, cr15, cr0, cr14, {1} │ │ │ │ ldmdahi r3!, {r1, r3, r5, r6, r7, r9, ip, sp, pc} │ │ │ │ eorscs pc, r2, r8, asr r8 @ │ │ │ │ movweq lr, #10787 @ 0x2a23 │ │ │ │ movwmi r4, #12304 @ 0x3010 │ │ │ │ strcc r8, [r1], #-51 @ 0xffffffcd │ │ │ │ - streq pc, [pc, #965] @ 0xfa0bd │ │ │ │ + streq pc, [pc, #965] @ 0xfa049 │ │ │ │ stccs 6, cr3, [r8], {2} │ │ │ │ @ instruction: 0x4658d1d1 │ │ │ │ - blx 0x14b7cb0 │ │ │ │ + blx 0x14b7c3c │ │ │ │ ldmdavs sl, {r0, r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r7, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r9, sl, lsl #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - @ instruction: 0xf866f1bc │ │ │ │ + @ instruction: 0xf860f1bc │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b8f8cc │ │ │ │ strmi fp, [r1], r9, lsl #1 │ │ │ │ - blmi 0xc8b7b0 │ │ │ │ + blmi 0xc8b73c │ │ │ │ strbpl pc, [r4, -r9, lsl #10] @ │ │ │ │ ldmdavs fp, {r1, r2, r3, r9, sl, lr} │ │ │ │ @ instruction: 0xf04f9307 │ │ │ │ ldrmi r0, [r3], r0, lsl #6 │ │ │ │ - stmiane r8, {r0, r2, r3, r6, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + stmdane r8, {r0, r2, r3, r6, r9, sl, ip, sp, lr, pc}^ │ │ │ │ ldmdaeq r3!, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf99af7eb │ │ │ │ @ instruction: 0x46053718 │ │ │ │ stmib sp, {sl, sp}^ │ │ │ │ stmib sp, {r1, sl, lr}^ │ │ │ │ @ instruction: 0xf8ad4404 │ │ │ │ @ instruction: 0x072a4018 │ │ │ │ strbeq sp, [fp, r4, lsr #32]! │ │ │ │ @ instruction: 0xf509bf44 │ │ │ │ tstcc r8, #68, 6 @ 0x10000001 │ │ │ │ @ instruction: 0xf10dd40b │ │ │ │ ldmvs fp!, {r3, sl, fp}^ │ │ │ │ ldmdavs r9!, {r3, r4, r5, fp, sp, lr}^ │ │ │ │ stmia ip!, {r1, r3, r4, r5, r7, fp, sp, lr} │ │ │ │ - bhi 0xfb9dd4 │ │ │ │ + bhi 0xfb9d60 │ │ │ │ andcc pc, r0, ip, lsr #17 │ │ │ │ @ instruction: 0xf85bab02 │ │ │ │ @ instruction: 0xf85a0024 │ │ │ │ movwls r1, #36 @ 0x24 │ │ │ │ andmi pc, r0, r0, lsl #2 │ │ │ │ ldmdavs r2!, {r8, r9, sp} │ │ │ │ - @ instruction: 0xff22f730 │ │ │ │ + @ instruction: 0xff5cf730 │ │ │ │ ldmdavs r3!, {r1, r3, r5, r6, r7, r9, ip, sp, pc} │ │ │ │ eorscs pc, r2, r8, asr r8 @ │ │ │ │ andsmi r4, r0, r8, asr r0 │ │ │ │ eorsvs r4, r0, r8, asr r0 │ │ │ │ vraddhn.i16 d19, , │ │ │ │ strcc r1, [r4], -pc, lsl #10 │ │ │ │ bicsle r2, r2, r4, lsl #24 │ │ │ │ @ instruction: 0xf7eb4648 │ │ │ │ - blmi 0x3b856c │ │ │ │ - blls 0x2d3e44 │ │ │ │ + blmi 0x3b84f8 │ │ │ │ + blls 0x2d3dd0 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 58) │ │ │ │ andcs fp, r0, r9 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf1bb8ff0 │ │ │ │ - svclt 0x0000fffd │ │ │ │ + svclt 0x0000fff7 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b0f8cc │ │ │ │ strmi fp, [r7], -fp, lsl #1 │ │ │ │ - blmi 0x140b87c │ │ │ │ - blpl 0x123723c │ │ │ │ + blmi 0x140b808 │ │ │ │ + blpl 0x12371c8 │ │ │ │ andls r4, r2, lr, lsl #12 │ │ │ │ - bleq 0xbb6254 │ │ │ │ + bleq 0xbb61e0 │ │ │ │ strcs r9, [r0], #-515 @ 0xfffffdfd │ │ │ │ movwls r6, #38939 @ 0x981b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ @ instruction: 0xf930f7eb │ │ │ │ stmib sp, {r0, r2, r9, sl, lr}^ │ │ │ │ stmib sp, {r2, sl, lr}^ │ │ │ │ @ instruction: 0xf8ad4406 │ │ │ │ @@ -239311,20 +239283,20 @@ │ │ │ │ andcc pc, r0, ip, lsr #17 │ │ │ │ @ instruction: 0xf1089b03 │ │ │ │ strbmi r0, [sl], -r2, lsl #2 │ │ │ │ andsge pc, r4, r3, lsr r8 @ │ │ │ │ andscc pc, r4, r1, lsr r8 @ │ │ │ │ @ instruction: 0xf8384650 │ │ │ │ movwls r1, #4116 @ 0x1014 │ │ │ │ - blx 0xfebb7b6e │ │ │ │ + blx 0xffa37afa │ │ │ │ stmdbls r1, {r1, r3, r4, r5, r9, sl, lr} │ │ │ │ ldrbmi r4, [r0], -r1, lsl #13 │ │ │ │ - blx 0xfea37b7a │ │ │ │ + blx 0xff8b7b06 │ │ │ │ @ instruction: 0xf64db2ea │ │ │ │ - vqdmlal.s , d16, d0[2] │ │ │ │ + vqdmlal.s , d0, d0[2] │ │ │ │ tstcs r0, r3, lsr r3 │ │ │ │ eorsvc pc, r2, r3, asr r8 @ │ │ │ │ addeq pc, r7, #335544323 @ 0x14000003 │ │ │ │ eorscs pc, r2, r3, asr r8 @ │ │ │ │ vcgt.u32 d18, d7, d0 │ │ │ │ vrhadd.u32 d16, d7, d15 │ │ │ │ vcgt.u32 d16, d2, d15 │ │ │ │ @@ -239335,25 +239307,25 @@ │ │ │ │ ldmdavs r3!, {r1, r3, r4, lr} │ │ │ │ movweq lr, #6691 @ 0x1a23 │ │ │ │ eorsvs r4, r3, r3, lsl r3 │ │ │ │ vraddhn.i16 d19, , q1 │ │ │ │ strcc r1, [r4], -pc, lsl #10 │ │ │ │ orrsle r2, r4, r8, lsl #24 │ │ │ │ @ instruction: 0xf7eb9802 │ │ │ │ - blmi 0x3b8420 │ │ │ │ - blls 0x353f90 │ │ │ │ + blmi 0x3b83ac │ │ │ │ + blls 0x353f1c │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 58) │ │ │ │ andcs fp, r0, fp │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf1bb8ff0 │ │ │ │ - svclt 0x0000ff57 │ │ │ │ + svclt 0x0000ff51 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b0f8cc │ │ │ │ ldrmi fp, [fp], fp, lsl #1 │ │ │ │ strcs r4, [r0], #-2883 @ 0xfffff4bd │ │ │ │ @@ -239372,38 +239344,38 @@ │ │ │ │ strbmi fp, [r6], r8, asr #30 │ │ │ │ @ instruction: 0xf50ad40f │ │ │ │ stcge 12, cr5, [r4, #-256] @ 0xffffff00 │ │ │ │ @ instruction: 0xf8dc46ae │ │ │ │ @ instruction: 0xf8dc3124 │ │ │ │ @ instruction: 0xf8dc0118 │ │ │ │ @ instruction: 0xf8dc111c │ │ │ │ - strgt r2, [pc, #-288] @ 0xf9e98 │ │ │ │ + strgt r2, [pc, #-288] @ 0xf9e24 │ │ │ │ msrcc CPSR_f, ip @ │ │ │ │ ldrbteq r8, [r3], fp, lsr #32 │ │ │ │ @ instruction: 0xf50ad40f │ │ │ │ stcge 12, cr5, [r4, #-256] @ 0xffffff00 │ │ │ │ @ instruction: 0xf8dc46a8 │ │ │ │ @ instruction: 0xf8dc3124 │ │ │ │ @ instruction: 0xf8dc0118 │ │ │ │ @ instruction: 0xf8dc111c │ │ │ │ - strgt r2, [pc, #-288] @ 0xf9ebc │ │ │ │ + strgt r2, [pc, #-288] @ 0xf9e48 │ │ │ │ msrcc CPSR_f, ip @ │ │ │ │ - blls 0x1da090 │ │ │ │ + blls 0x1da01c │ │ │ │ tstpeq r4, fp, lsl #2 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf8534672 │ │ │ │ @ instruction: 0xf8515024 │ │ │ │ strtmi r3, [r8], -r4, lsr #32 │ │ │ │ eorne pc, r4, fp, asr r8 @ │ │ │ │ @ instruction: 0xf72a9301 │ │ │ │ - stmdbls r1, {r0, r3, r4, r6, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdbls r1, {r0, r1, r4, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ andls r4, r2, r2, asr #12 │ │ │ │ @ instruction: 0xf72a4628 │ │ │ │ - @ instruction: 0xf3c6fed3 │ │ │ │ + @ instruction: 0xf3c6ff0d │ │ │ │ @ instruction: 0xf64d1107 │ │ │ │ - vqdmlal.s , d16, d0[2] │ │ │ │ + vqdmlal.s , d0, d0[2] │ │ │ │ stcls 3, cr0, [r2, #-204] @ 0xffffff34 │ │ │ │ eorscs pc, r9, r3, asr r8 @ │ │ │ │ eorsne pc, r1, r3, asr r8 @ │ │ │ │ subsmi r6, r8, fp, ror r8 │ │ │ │ subsmi r4, r8, r8 │ │ │ │ rsbsvs r6, r8, fp, lsr r8 │ │ │ │ andsmi r4, r5, sp, asr r0 │ │ │ │ @@ -239419,15 +239391,15 @@ │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, fp, sl, lsl #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - mcr2 1, 6, pc, cr2, cr11, {5} @ │ │ │ │ + mrc2 1, 5, pc, cr12, cr11, {5} │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b0f8cc │ │ │ │ ldrmi fp, [r8], fp, lsl #1 │ │ │ │ strmi r4, [r1], lr, asr #22 │ │ │ │ @@ -239441,48 +239413,48 @@ │ │ │ │ stmdbeq sl!, {r0, r3, r8, ip, sp, lr, pc} │ │ │ │ strmi lr, [r4], #-2509 @ 0xfffff633 │ │ │ │ strmi lr, [r6], #-2509 @ 0xfffff633 │ │ │ │ eormi pc, r0, sp, lsr #17 │ │ │ │ rsble r0, r5, r9, lsr #14 │ │ │ │ strbmi r0, [pc], -sl, ror #15 │ │ │ │ strbmi fp, [sl], r8, asr #30 │ │ │ │ - blls 0x1af118 │ │ │ │ + blls 0x1af0a4 │ │ │ │ ldceq 1, cr15, [r0], {13} │ │ │ │ @ instruction: 0xf50346e2 │ │ │ │ @ instruction: 0xf8de5e40 │ │ │ │ @ instruction: 0xf8de3136 │ │ │ │ @ instruction: 0xf8de012a │ │ │ │ @ instruction: 0xf8de112e │ │ │ │ stmia ip!, {r1, r4, r5, r8, sp} │ │ │ │ @ instruction: 0xf8be000f │ │ │ │ @ instruction: 0xf8ac313a │ │ │ │ strbeq r3, [fp, -r0]! │ │ │ │ - blls 0x1af144 │ │ │ │ + blls 0x1af0d0 │ │ │ │ ldceq 1, cr15, [r0], {13} │ │ │ │ @ instruction: 0xf5034667 │ │ │ │ @ instruction: 0xf8de5e40 │ │ │ │ @ instruction: 0xf8de3136 │ │ │ │ @ instruction: 0xf8de012a │ │ │ │ @ instruction: 0xf8de112e │ │ │ │ stmia ip!, {r1, r4, r5, r8, sp} │ │ │ │ @ instruction: 0xf8be000f │ │ │ │ @ instruction: 0xf8ac313a │ │ │ │ - blls 0x1c6120 │ │ │ │ + blls 0x1c60ac │ │ │ │ tstpeq r2, r8, lsl #2 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf8384652 │ │ │ │ movwcc fp, #8212 @ 0x2014 │ │ │ │ andsne pc, r4, r1, lsr r8 @ │ │ │ │ andsge pc, r4, r3, lsr r8 @ │ │ │ │ smlabbmi r0, r1, r4, pc @ │ │ │ │ @ instruction: 0xf72a4650 │ │ │ │ - ldrtmi pc, [sl], -sp, ror #20 @ │ │ │ │ + ldrtmi pc, [sl], -r7, lsr #21 @ │ │ │ │ andls r4, r1, r9, asr r6 │ │ │ │ @ instruction: 0xf72a4650 │ │ │ │ - rsclt pc, sl, #421888 @ 0x67000 │ │ │ │ - bicne pc, r8, #80740352 @ 0x4d00000 │ │ │ │ + rsclt pc, sl, #659456 @ 0xa1000 │ │ │ │ + movtne pc, #34381 @ 0x864d @ │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf8532100 │ │ │ │ vmvn.i32 d23, #210 @ 0x000000d2 │ │ │ │ @ instruction: 0xf8530287 │ │ │ │ movwcs r2, #50 @ 0x32 │ │ │ │ tstpeq pc, r7, ror #6 @ p-variant is OBSOLETE │ │ │ │ movweq pc, #62311 @ 0xf367 @ │ │ │ │ @@ -239494,25 +239466,25 @@ │ │ │ │ ldmdavs r3!, {r1, r3, r4, lr} │ │ │ │ movweq lr, #6691 @ 0x1a23 │ │ │ │ eorsvs r4, r3, r3, lsl r3 │ │ │ │ vraddhn.i16 d19, , q1 │ │ │ │ strcc r1, [r4], -pc, lsl #10 │ │ │ │ orrsle r2, r1, r8, lsl #24 │ │ │ │ @ instruction: 0xf7eb9802 │ │ │ │ - blmi 0x3b81a4 │ │ │ │ - blls 0x35420c │ │ │ │ + blmi 0x3b8130 │ │ │ │ + blls 0x354198 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 58) │ │ │ │ andcs fp, r0, fp │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf1bb8ff0 │ │ │ │ - svclt 0x0000fe19 │ │ │ │ + svclt 0x0000fe13 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b0f8cc │ │ │ │ ldrmi fp, [fp], fp, lsl #1 │ │ │ │ strcs r4, [r0], #-2885 @ 0xfffff4bb │ │ │ │ @@ -239531,74 +239503,74 @@ │ │ │ │ strbmi fp, [r6], r8, asr #30 │ │ │ │ @ instruction: 0xf50ad40f │ │ │ │ stcge 12, cr5, [r4, #-256] @ 0xffffff00 │ │ │ │ @ instruction: 0xf8dc46ae │ │ │ │ @ instruction: 0xf8dc3124 │ │ │ │ @ instruction: 0xf8dc0118 │ │ │ │ @ instruction: 0xf8dc111c │ │ │ │ - strgt r2, [pc, #-288] @ 0xfa114 │ │ │ │ + strgt r2, [pc, #-288] @ 0xfa0a0 │ │ │ │ msrcc CPSR_f, ip @ │ │ │ │ ldrbteq r8, [r3], fp, lsr #32 │ │ │ │ @ instruction: 0xf50ad40f │ │ │ │ stcge 12, cr5, [r4, #-256] @ 0xffffff00 │ │ │ │ @ instruction: 0xf8dc46a8 │ │ │ │ @ instruction: 0xf8dc3124 │ │ │ │ @ instruction: 0xf8dc0118 │ │ │ │ @ instruction: 0xf8dc111c │ │ │ │ - strgt r2, [pc, #-288] @ 0xfa138 │ │ │ │ + strgt r2, [pc, #-288] @ 0xfa0c4 │ │ │ │ msrcc CPSR_f, ip @ │ │ │ │ - blls 0x1da30c │ │ │ │ + blls 0x1da298 │ │ │ │ tstpeq r4, fp, lsl #2 @ p-variant is OBSOLETE │ │ │ │ movwcc r4, #18034 @ 0x4672 │ │ │ │ eorne pc, r4, r1, asr r8 @ │ │ │ │ eorpl pc, r4, r3, asr r8 @ │ │ │ │ tstpmi r0, r1, lsl #2 @ p-variant is OBSOLETE │ │ │ │ eorcc pc, r4, fp, asr r8 @ │ │ │ │ movwls r4, #5672 @ 0x1628 │ │ │ │ - ldc2 7, cr15, [r8, #168] @ 0xa8 │ │ │ │ + ldc2l 7, cr15, [r2, #168] @ 0xa8 │ │ │ │ strbmi r9, [r2], -r1, lsl #18 │ │ │ │ strtmi r9, [r8], -r2 │ │ │ │ - ldc2 7, cr15, [r2, #168] @ 0xa8 │ │ │ │ + stc2l 7, cr15, [ip, #168] @ 0xa8 │ │ │ │ smlabtne r7, r6, r3, pc @ │ │ │ │ - bicne pc, r8, #80740352 @ 0x4d00000 │ │ │ │ + movtne pc, #34381 @ 0x864d @ │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf8539d02 │ │ │ │ @ instruction: 0xf8532039 │ │ │ │ ldmdavs fp!, {r0, r4, r5, ip}^ │ │ │ │ andmi r4, r8, r8, asr r0 │ │ │ │ ldmdavs fp!, {r3, r4, r6, lr} │ │ │ │ subsmi r6, sp, r8, ror r0 │ │ │ │ subsmi r4, sp, r5, lsl r0 │ │ │ │ ldmdblt ip!, {r0, r2, r3, r4, r5, sp, lr} │ │ │ │ stmdbcs pc, {r1, r2, r6, r7, r8, r9, ip, sp, lr, pc} @ │ │ │ │ strbmi r3, [lr], -r8, lsl #14 │ │ │ │ @ instruction: 0xf1b92402 │ │ │ │ lslle r0, r0, #30 │ │ │ │ @ instruction: 0xf7ea4650 │ │ │ │ - blmi 0x3ba074 │ │ │ │ - blls 0x35433c │ │ │ │ + blmi 0x3ba000 │ │ │ │ + blls 0x3542c8 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 58) │ │ │ │ andcs fp, r0, fp │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf1bb8ff0 │ │ │ │ - svclt 0x0000fd81 │ │ │ │ + svclt 0x0000fd7b │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b0f8cc │ │ │ │ strmi fp, [r7], -fp, lsl #1 │ │ │ │ - blmi 0x13cbd78 │ │ │ │ - blpl 0x1237734 │ │ │ │ + blmi 0x13cbd04 │ │ │ │ + blpl 0x12376c0 │ │ │ │ andls r4, r2, lr, lsl #12 │ │ │ │ - bleq 0xbb674c │ │ │ │ + bleq 0xbb66d8 │ │ │ │ strcs r9, [r0], #-515 @ 0xfffffdfd │ │ │ │ movwls r6, #38939 @ 0x981b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ cdp2 7, 11, cr15, cr4, cr10, {7} │ │ │ │ stmib sp, {r0, r2, r9, sl, lr}^ │ │ │ │ stmib sp, {r2, sl, lr}^ │ │ │ │ @ instruction: 0xf8ad4406 │ │ │ │ @@ -239611,15 +239583,15 @@ │ │ │ │ @ instruction: 0xf8dc5c40 │ │ │ │ @ instruction: 0xf8dc3136 │ │ │ │ @ instruction: 0xf8dc012a │ │ │ │ @ instruction: 0xf8dc112e │ │ │ │ smladxgt pc, r2, r1, r2 @ │ │ │ │ teqpcc sl, ip @ @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0x076b803b │ │ │ │ - blls 0x1af3b4 │ │ │ │ + blls 0x1af340 │ │ │ │ ldrtmi sl, [r8], r4, lsl #30 │ │ │ │ mcrrpl 5, 0, pc, r0, cr3 @ │ │ │ │ teqpcc r6, ip @ @ p-variant is OBSOLETE │ │ │ │ ldrdeq pc, [sl, -ip]! │ │ │ │ ldrdne pc, [lr, -ip]! │ │ │ │ teqpcs r2, ip @ @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf8bcc70f │ │ │ │ @@ -239628,19 +239600,19 @@ │ │ │ │ ldrbtmi r0, [r2], -r2, lsl #2 │ │ │ │ andsge pc, r4, r3, lsr r8 @ │ │ │ │ andsvc pc, r4, r1, lsr r8 @ │ │ │ │ andsne pc, r4, r9, lsr r8 @ │ │ │ │ vst3.16 @ instruction: 0xf4874650 │ │ │ │ vst4.16 {d4[0],d5[0],d6[0],d7[0]}, [r1], r0 │ │ │ │ @ instruction: 0xf72a4100 │ │ │ │ - @ instruction: 0x4639f931 │ │ │ │ + ldrtmi pc, [r9], -fp, ror #18 @ │ │ │ │ andls r4, r1, r2, asr #12 │ │ │ │ @ instruction: 0xf72a4650 │ │ │ │ - rsclt pc, sl, #704512 @ 0xac000 │ │ │ │ - bicne pc, r8, #80740352 @ 0x4d00000 │ │ │ │ + rsclt pc, sl, #1654784 @ 0x194000 │ │ │ │ + movtne pc, #34381 @ 0x864d @ │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf8532100 │ │ │ │ vmvn.i32 d23, #210 @ 0x000000d2 │ │ │ │ @ instruction: 0xf8530287 │ │ │ │ movwcs r2, #50 @ 0x32 │ │ │ │ tstpeq pc, r7, ror #6 @ p-variant is OBSOLETE │ │ │ │ movweq pc, #62311 @ 0xf367 @ │ │ │ │ @@ -239652,77 +239624,77 @@ │ │ │ │ ldmdavs r3!, {r1, r3, r4, lr} │ │ │ │ movweq lr, #6691 @ 0x1a23 │ │ │ │ eorsvs r4, r3, r3, lsl r3 │ │ │ │ vraddhn.i16 d19, , q1 │ │ │ │ strcc r1, [r4], -pc, lsl #10 │ │ │ │ orrsle r2, r6, r8, lsl #24 │ │ │ │ @ instruction: 0xf7ea9802 │ │ │ │ - blmi 0x3b9f2c │ │ │ │ - blls 0x354484 │ │ │ │ + blmi 0x3b9eb8 │ │ │ │ + blls 0x354410 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 58) │ │ │ │ andcs fp, r0, fp │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf1bb8ff0 │ │ │ │ - svclt 0x0000fcdd │ │ │ │ + svclt 0x0000fcd7 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b0f8cc │ │ │ │ ldrmi fp, [fp], fp, lsl #1 │ │ │ │ strcs r4, [r0], #-2885 @ 0xfffff4bb │ │ │ │ strmi r4, [pc], -r1, lsl #13 │ │ │ │ ldmdavs fp, {r0, r1, r9, ip, pc} │ │ │ │ @ instruction: 0xf04f9309 │ │ │ │ @ instruction: 0xf7ea0300 │ │ │ │ stmib sp, {r0, r2, r4, r9, sl, fp, ip, sp, lr, pc}^ │ │ │ │ strmi r4, [r6], -r4, lsl #8 │ │ │ │ - beq 0xf64b8 │ │ │ │ + beq 0xf6444 │ │ │ │ strmi lr, [r6], #-2509 @ 0xfffff633 │ │ │ │ eormi pc, r0, sp, lsr #17 │ │ │ │ @ instruction: 0xf509d057 │ │ │ │ ldrbeq r5, [r2, r4, asr #16]! │ │ │ │ ldmdaeq r8, {r3, r8, ip, sp, lr, pc} │ │ │ │ strbmi fp, [r6], r8, asr #30 │ │ │ │ @ instruction: 0xf509d40f │ │ │ │ stcge 12, cr5, [r4, #-256] @ 0xffffff00 │ │ │ │ @ instruction: 0xf8dc46ae │ │ │ │ @ instruction: 0xf8dc3124 │ │ │ │ @ instruction: 0xf8dc0118 │ │ │ │ @ instruction: 0xf8dc111c │ │ │ │ - strgt r2, [pc, #-288] @ 0xfa38c │ │ │ │ + strgt r2, [pc, #-288] @ 0xfa318 │ │ │ │ msrcc CPSR_f, ip @ │ │ │ │ ldrbteq r8, [r3], fp, lsr #32 │ │ │ │ @ instruction: 0xf509d40f │ │ │ │ stcge 12, cr5, [r4, #-256] @ 0xffffff00 │ │ │ │ @ instruction: 0xf8dc46a8 │ │ │ │ @ instruction: 0xf8dc3124 │ │ │ │ @ instruction: 0xf8dc0118 │ │ │ │ @ instruction: 0xf8dc111c │ │ │ │ - strgt r2, [pc, #-288] @ 0xfa3b0 │ │ │ │ + strgt r2, [pc, #-288] @ 0xfa33c │ │ │ │ msrcc CPSR_f, ip @ │ │ │ │ stmdals r3, {r0, r1, r3, r5, pc} │ │ │ │ movweq pc, #16651 @ 0x410b @ │ │ │ │ eorne pc, r4, fp, asr r8 @ │ │ │ │ @ instruction: 0xf8504672 │ │ │ │ @ instruction: 0xf1015024 │ │ │ │ @ instruction: 0xf8534100 │ │ │ │ strtmi r3, [r8], -r4, lsr #32 │ │ │ │ movwmi pc, #259 @ 0x103 @ │ │ │ │ @ instruction: 0xf72a9301 │ │ │ │ - stmdbls r1, {r0, r1, r3, r4, r6, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdbls r1, {r0, r2, r4, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ andls r4, r2, r2, asr #12 │ │ │ │ @ instruction: 0xf72a4628 │ │ │ │ - vmov.i32 , #58879 @ 0x0000e5ff │ │ │ │ + vmull.u8 , d22, d15 │ │ │ │ @ instruction: 0xf64d1107 │ │ │ │ - vqdmlal.s , d16, d0[2] │ │ │ │ + vqdmlal.s , d0, d0[2] │ │ │ │ stcls 3, cr0, [r2, #-204] @ 0xffffff34 │ │ │ │ eorscs pc, sl, r3, asr r8 @ │ │ │ │ eorsne pc, r1, r3, asr r8 @ │ │ │ │ subsmi r6, r8, fp, ror r8 │ │ │ │ subsmi r4, r8, r8 │ │ │ │ rsbsvs r6, r8, fp, lsr r8 │ │ │ │ andsmi r4, r5, sp, asr r0 │ │ │ │ @@ -239738,25 +239710,25 @@ │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, fp, sl, lsl #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - mcrr2 1, 11, pc, r4, cr11 @ │ │ │ │ + ldc2 1, cr15, [lr], #-748 @ 0xfffffd14 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b0f8cc │ │ │ │ strmi fp, [r7], -fp, lsl #1 │ │ │ │ - blmi 0x138bff0 │ │ │ │ - blpl 0x12379ac │ │ │ │ + blmi 0x138bf7c │ │ │ │ + blpl 0x1237938 │ │ │ │ andls r4, r2, lr, lsl #12 │ │ │ │ - bleq 0xbb69c4 │ │ │ │ + bleq 0xbb6950 │ │ │ │ strcs r9, [r0], #-515 @ 0xfffffdfd │ │ │ │ movwls r6, #38939 @ 0x981b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ ldc2l 7, cr15, [r8, #-936]! @ 0xfffffc58 │ │ │ │ stmib sp, {r0, r2, r9, sl, lr}^ │ │ │ │ stmib sp, {r2, sl, lr}^ │ │ │ │ @ instruction: 0xf8ad4406 │ │ │ │ @@ -239769,15 +239741,15 @@ │ │ │ │ @ instruction: 0xf8dc5c40 │ │ │ │ @ instruction: 0xf8dc3136 │ │ │ │ @ instruction: 0xf8dc012a │ │ │ │ @ instruction: 0xf8dc112e │ │ │ │ smladxgt pc, r2, r1, r2 @ │ │ │ │ teqpcc sl, ip @ @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0x076b803b │ │ │ │ - blls 0x1af62c │ │ │ │ + blls 0x1af5b8 │ │ │ │ ldrtmi sl, [r8], r4, lsl #30 │ │ │ │ mcrrpl 5, 0, pc, r0, cr3 @ │ │ │ │ teqpcc r6, ip @ @ p-variant is OBSOLETE │ │ │ │ ldrdeq pc, [sl, -ip]! │ │ │ │ ldrdne pc, [lr, -ip]! │ │ │ │ teqpcs r2, ip @ @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf8bcc70f │ │ │ │ @@ -239785,147 +239757,147 @@ │ │ │ │ @ instruction: 0xf1099b03 │ │ │ │ @ instruction: 0xf8390102 │ │ │ │ @ instruction: 0x46727014 │ │ │ │ @ instruction: 0xf8313302 │ │ │ │ vst1.8 @ instruction: 0xf4871014 │ │ │ │ @ instruction: 0xf8334700 │ │ │ │ @ instruction: 0x4650a014 │ │ │ │ - @ instruction: 0xfff6f729 │ │ │ │ + @ instruction: 0xf830f72a │ │ │ │ @ instruction: 0x46424639 │ │ │ │ ldrbmi r9, [r0], -r1 │ │ │ │ - @ instruction: 0xfff0f729 │ │ │ │ + @ instruction: 0xf82af72a │ │ │ │ @ instruction: 0xf64db2ea │ │ │ │ - vqdmlal.s , d16, d0[2] │ │ │ │ + vqdmlal.s , d0, d0[2] │ │ │ │ tstcs r0, r3, lsr r3 │ │ │ │ eorsvc pc, r2, r3, asr r8 @ │ │ │ │ addeq pc, r7, #335544323 @ 0x14000003 │ │ │ │ eorscs pc, r2, r3, asr r8 @ │ │ │ │ vcgt.u32 d18, d7, d0 │ │ │ │ vrhadd.u32 d16, d7, d15 │ │ │ │ svcls 0x0001030f │ │ │ │ tstpmi pc, r2, ror #6 @ p-variant is OBSOLETE │ │ │ │ tstpmi pc, #-2013265919 @ p-variant is OBSOLETE @ 0x88000001 │ │ │ │ vhsub.u32 d18, d7, d0 │ │ │ │ vhsub.u32 d16, d0, d15 │ │ │ │ andsmi r4, sl, pc, lsl r2 │ │ │ │ - b 0x9d4740 │ │ │ │ + b 0x9d46cc │ │ │ │ tstmi r3, #67108864 @ 0x4000000 │ │ │ │ strcc r6, [r2], #-51 @ 0xffffffcd │ │ │ │ - strne pc, [pc, #-965] @ 0xfa2bb │ │ │ │ + strne pc, [pc, #-965] @ 0xfa247 │ │ │ │ stccs 6, cr3, [r8], {4} │ │ │ │ stmdals r2, {r0, r1, r2, r4, r7, r8, ip, lr, pc} │ │ │ │ stc2 7, cr15, [sl, #936] @ 0x3a8 │ │ │ │ ldmdavs sl, {r0, r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r9, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, fp, sl, lsl #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - blx 0xfe9b6da2 │ │ │ │ + blx 0xfe836d2e │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b0f8cc │ │ │ │ ldrmi fp, [fp], fp, lsl #1 │ │ │ │ strcs r4, [r0], #-2885 @ 0xfffff4bb │ │ │ │ strmi r4, [pc], -r1, lsl #13 │ │ │ │ ldmdavs fp, {r0, r1, r9, ip, pc} │ │ │ │ @ instruction: 0xf04f9309 │ │ │ │ @ instruction: 0xf7ea0300 │ │ │ │ stmib sp, {r0, r1, r3, r4, r6, r7, sl, fp, ip, sp, lr, pc}^ │ │ │ │ strmi r4, [r6], -r4, lsl #8 │ │ │ │ - beq 0xf672c │ │ │ │ + beq 0xf66b8 │ │ │ │ strmi lr, [r6], #-2509 @ 0xfffff633 │ │ │ │ eormi pc, r0, sp, lsr #17 │ │ │ │ @ instruction: 0xf509d056 │ │ │ │ ldrbeq r5, [r2, r4, asr #16]! │ │ │ │ ldmdaeq r8, {r3, r8, ip, sp, lr, pc} │ │ │ │ strbmi fp, [r6], r8, asr #30 │ │ │ │ @ instruction: 0xf509d40f │ │ │ │ stcge 12, cr5, [r4, #-256] @ 0xffffff00 │ │ │ │ @ instruction: 0xf8dc46ae │ │ │ │ @ instruction: 0xf8dc3124 │ │ │ │ @ instruction: 0xf8dc0118 │ │ │ │ @ instruction: 0xf8dc111c │ │ │ │ - strgt r2, [pc, #-288] @ 0xfa600 │ │ │ │ + strgt r2, [pc, #-288] @ 0xfa58c │ │ │ │ msrcc CPSR_f, ip @ │ │ │ │ ldrbteq r8, [r3], fp, lsr #32 │ │ │ │ @ instruction: 0xf509d40f │ │ │ │ stcge 12, cr5, [r4, #-256] @ 0xffffff00 │ │ │ │ @ instruction: 0xf8dc46a8 │ │ │ │ @ instruction: 0xf8dc3124 │ │ │ │ @ instruction: 0xf8dc0118 │ │ │ │ @ instruction: 0xf8dc111c │ │ │ │ - strgt r2, [pc, #-288] @ 0xfa624 │ │ │ │ + strgt r2, [pc, #-288] @ 0xfa5b0 │ │ │ │ msrcc CPSR_f, ip @ │ │ │ │ - blls 0x1da7f8 │ │ │ │ + blls 0x1da784 │ │ │ │ tstpeq r4, fp, lsl #2 @ p-variant is OBSOLETE │ │ │ │ eoreq pc, r4, fp, asr r8 @ │ │ │ │ movwcc r4, #18034 @ 0x4672 │ │ │ │ eorne pc, r4, r1, asr r8 @ │ │ │ │ eorpl pc, r4, r3, asr r8 @ │ │ │ │ movwmi pc, #256 @ 0x100 @ │ │ │ │ strtmi r9, [r8], -r1, lsl #6 │ │ │ │ - blx 0x9b8416 │ │ │ │ + blx 0x18383a2 │ │ │ │ strbmi r9, [r2], -r1, lsl #18 │ │ │ │ strtmi r9, [r8], -r2 │ │ │ │ - blx 0x838422 │ │ │ │ + blx 0x16b83ae │ │ │ │ smlabtne r7, r6, r3, pc @ │ │ │ │ - bicne pc, r8, #80740352 @ 0x4d00000 │ │ │ │ + movtne pc, #34381 @ 0x864d @ │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf8539d02 │ │ │ │ @ instruction: 0xf853203a │ │ │ │ ldmdavs fp!, {r0, r4, r5, ip}^ │ │ │ │ andmi r4, r8, r8, asr r0 │ │ │ │ ldmdavs fp!, {r3, r4, r6, lr} │ │ │ │ subsmi r6, sp, r8, ror r0 │ │ │ │ subsmi r4, sp, r5, lsl r0 │ │ │ │ ldmdblt ip!, {r0, r2, r3, r4, r5, sp, lr} │ │ │ │ - bcs 0x4f76c0 │ │ │ │ + bcs 0x4f764c │ │ │ │ ldrbmi r3, [r6], -r8, lsl #14 │ │ │ │ @ instruction: 0xf1ba2402 │ │ │ │ lslle r0, r0, #30 │ │ │ │ @ instruction: 0xf7ea4648 │ │ │ │ - blmi 0x3b9b88 │ │ │ │ - blls 0x354828 │ │ │ │ + blmi 0x3b9b14 │ │ │ │ + blls 0x3547b4 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 58) │ │ │ │ andcs fp, r0, fp │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf1bb8ff0 │ │ │ │ - svclt 0x0000fb0b │ │ │ │ + svclt 0x0000fb05 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a8f8cc │ │ │ │ ldrmi fp, [r9], sp, lsl #1 │ │ │ │ strmi r4, [r2], ip, asr #22 │ │ │ │ strcs r4, [r0], #-1550 @ 0xfffff9f2 │ │ │ │ ldmdavs fp, {r0, r2, r9, ip, pc} │ │ │ │ @ instruction: 0xf04f930b │ │ │ │ @ instruction: 0xf7ea0300 │ │ │ │ @ instruction: 0xf8cdfc43 │ │ │ │ @ instruction: 0xf50aa010 │ │ │ │ strmi r5, [r5], -r4, asr #20 │ │ │ │ - beq 0xbb6c48 │ │ │ │ + beq 0xbb6bd4 │ │ │ │ strmi lr, [r6], #-2509 @ 0xfffff633 │ │ │ │ strmi lr, [r8], #-2509 @ 0xfffff633 │ │ │ │ eormi pc, r8, sp, lsr #17 │ │ │ │ rsble r0, r2, r9, lsr #14 │ │ │ │ ldrbmi r0, [r0], sl, ror #15 │ │ │ │ ldrbmi fp, [r4], r8, asr #30 │ │ │ │ - blls 0x22f87c │ │ │ │ + blls 0x22f808 │ │ │ │ ldrtmi sl, [ip], r6, lsl #30 │ │ │ │ cdppl 5, 4, cr15, cr0, cr3, {0} │ │ │ │ teqpcc r6, lr @ @ p-variant is OBSOLETE │ │ │ │ ldrdeq pc, [sl, -lr]! │ │ │ │ ldrdne pc, [lr, -lr]! │ │ │ │ teqpcs r2, lr @ @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf8bec70f │ │ │ │ @@ -239935,58 +239907,58 @@ │ │ │ │ @ instruction: 0xf50346b8 │ │ │ │ @ instruction: 0xf8de5e40 │ │ │ │ @ instruction: 0xf8de3136 │ │ │ │ @ instruction: 0xf8de012a │ │ │ │ @ instruction: 0xf8de112e │ │ │ │ smladxgt pc, r2, r1, r2 @ │ │ │ │ teqpcc sl, lr @ @ p-variant is OBSOLETE │ │ │ │ - blls 0x25a970 │ │ │ │ + blls 0x25a8fc │ │ │ │ andsne pc, r4, r9, lsr r8 @ │ │ │ │ andsvc pc, r4, r3, lsr r8 @ │ │ │ │ movweq pc, #8457 @ 0x2109 @ │ │ │ │ @ instruction: 0xf8334638 │ │ │ │ movwcs fp, #20 │ │ │ │ andgt pc, r0, sp, asr #17 │ │ │ │ @ instruction: 0xf72e8832 │ │ │ │ - @ instruction: 0xf8cdf895 │ │ │ │ + @ instruction: 0xf8cdf8cf │ │ │ │ ldrbmi r8, [r9], -r0 │ │ │ │ ldmdahi r2!, {r8, r9, sp}^ │ │ │ │ ldrtmi r9, [r8], -r3 │ │ │ │ - @ instruction: 0xf88cf72e │ │ │ │ + @ instruction: 0xf8c6f72e │ │ │ │ @ instruction: 0xf64db2ea │ │ │ │ - vqdmlal.s , d16, d0[2] │ │ │ │ + vqdmlal.s , d0, d0[2] │ │ │ │ tstcs r0, r3, lsr r3 │ │ │ │ eorsvc pc, r2, r3, asr r8 @ │ │ │ │ addeq pc, r7, #335544323 @ 0x14000003 │ │ │ │ eorscs pc, r2, r3, asr r8 @ │ │ │ │ vcgt.u32 d18, d7, d0 │ │ │ │ vrhadd.u32 d16, d7, d15 │ │ │ │ svcls 0x0003030f │ │ │ │ tstpmi pc, r2, ror #6 @ p-variant is OBSOLETE │ │ │ │ tstpmi pc, #-2013265919 @ p-variant is OBSOLETE @ 0x88000001 │ │ │ │ vhsub.u32 d18, d7, d0 │ │ │ │ vhsub.u32 d16, d0, d15 │ │ │ │ andsmi r4, sl, pc, lsl r2 │ │ │ │ - b 0x9d49bc │ │ │ │ + b 0x9d4948 │ │ │ │ tstmi r3, #67108864 @ 0x4000000 │ │ │ │ strcc r6, [r2], #-51 @ 0xffffffcd │ │ │ │ - strne pc, [pc, #-965] @ 0xfa537 │ │ │ │ + strne pc, [pc, #-965] @ 0xfa4c3 │ │ │ │ stccs 6, cr3, [r8], {4} │ │ │ │ stmdals r4, {r2, r4, r7, r8, ip, lr, pc} │ │ │ │ mcrr2 7, 14, pc, ip, cr10 @ │ │ │ │ ldmdavs sl, {r0, r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, fp, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, sp, sl, lsl #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - blx 0x1a3701c │ │ │ │ + blx 0x18b6fa8 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a8f8cc │ │ │ │ ldrmi fp, [sl], sp, lsl #1 │ │ │ │ strcs r4, [r0], #-2886 @ 0xfffff4ba │ │ │ │ @@ -240016,76 +239988,76 @@ │ │ │ │ cdpge 14, 0, cr5, cr6, cr0, {2} │ │ │ │ @ instruction: 0xf8de46b0 │ │ │ │ @ instruction: 0xf8de3124 │ │ │ │ @ instruction: 0xf8de0118 │ │ │ │ @ instruction: 0xf8de111c │ │ │ │ strgt r2, [pc], -r0, lsr #2 │ │ │ │ msrcc CPSR_f, lr @ │ │ │ │ - bls 0x25aa94 │ │ │ │ + bls 0x25aa20 │ │ │ │ movweq pc, #16650 @ 0x410a @ │ │ │ │ eorne pc, r4, sl, asr r8 @ │ │ │ │ eorvs pc, r4, r2, asr r8 @ │ │ │ │ eorcc pc, r4, r3, asr r8 @ │ │ │ │ andgt pc, r0, sp, asr #17 │ │ │ │ movwls r4, #13872 @ 0x3630 │ │ │ │ stmdavs sl!, {r8, r9, sp} │ │ │ │ - @ instruction: 0xf908f730 │ │ │ │ + @ instruction: 0xf942f730 │ │ │ │ andhi pc, r0, sp, asr #17 │ │ │ │ movwcs r9, #2307 @ 0x903 │ │ │ │ andls r6, r4, sl, ror #16 │ │ │ │ @ instruction: 0xf7304630 │ │ │ │ - @ instruction: 0xf3c7f8ff │ │ │ │ + vbic.i16 d31, #249 @ 0x00f9 │ │ │ │ @ instruction: 0xf64d1107 │ │ │ │ - vqdmlal.s , d16, d0[2] │ │ │ │ + vqdmlal.s , d0, d0[2] │ │ │ │ mcrls 3, 0, r0, cr4, cr3, {1} │ │ │ │ eorscs pc, r9, r3, asr r8 @ │ │ │ │ eorsne pc, r1, r3, asr r8 @ │ │ │ │ subsmi r6, r8, fp, ror #16 │ │ │ │ subsmi r4, r8, r8 │ │ │ │ rsbvs r6, r8, fp, lsr #16 │ │ │ │ andsmi r4, r6, lr, asr r0 │ │ │ │ eorvs r4, lr, lr, asr r0 │ │ │ │ vbic.i16 d27, #252 @ 0x00fc │ │ │ │ strcc r2, [r8, #-2319] @ 0xfffff6f1 │ │ │ │ strcs r4, [r2], #-1615 @ 0xfffff9b1 │ │ │ │ svceq 0x0000f1b9 │ │ │ │ @ instruction: 0x4658d19d │ │ │ │ - blx 0xfedb89e6 │ │ │ │ + blx 0xfedb8972 │ │ │ │ ldmdavs sl, {r0, r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, fp, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, sp, sl, lsl #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - @ instruction: 0xf9caf1bb │ │ │ │ + @ instruction: 0xf9c4f1bb │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a8f8cc │ │ │ │ ldrmi fp, [r9], sp, lsl #1 │ │ │ │ strmi r4, [r2], lr, asr #22 │ │ │ │ strcs r4, [r0], #-1550 @ 0xfffff9f2 │ │ │ │ ldmdavs fp, {r0, r2, r9, ip, pc} │ │ │ │ @ instruction: 0xf04f930b │ │ │ │ @ instruction: 0xf7ea0300 │ │ │ │ @ instruction: 0xf8cdfb03 │ │ │ │ @ instruction: 0xf50aa010 │ │ │ │ strmi r5, [r5], -r4, asr #20 │ │ │ │ - beq 0xbb6ec8 │ │ │ │ + beq 0xbb6e54 │ │ │ │ strmi lr, [r6], #-2509 @ 0xfffff633 │ │ │ │ strmi lr, [r8], #-2509 @ 0xfffff633 │ │ │ │ eormi pc, r8, sp, lsr #17 │ │ │ │ rsble r0, r5, r9, lsr #14 │ │ │ │ ldrbmi r0, [r0], sl, ror #15 │ │ │ │ ldrbmi fp, [r4], r8, asr #30 │ │ │ │ - blls 0x22fafc │ │ │ │ + blls 0x22fa88 │ │ │ │ ldrtmi sl, [ip], r6, lsl #30 │ │ │ │ cdppl 5, 4, cr15, cr0, cr3, {0} │ │ │ │ teqpcc r6, lr @ @ p-variant is OBSOLETE │ │ │ │ ldrdeq pc, [sl, -lr]! │ │ │ │ ldrdne pc, [lr, -lr]! │ │ │ │ teqpcs r2, lr @ @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf8bec70f │ │ │ │ @@ -240095,30 +240067,30 @@ │ │ │ │ @ instruction: 0xf50346b8 │ │ │ │ @ instruction: 0xf8de5e40 │ │ │ │ @ instruction: 0xf8de3136 │ │ │ │ @ instruction: 0xf8de012a │ │ │ │ @ instruction: 0xf8de112e │ │ │ │ smladxgt pc, r2, r1, r2 @ │ │ │ │ teqpcc sl, lr @ @ p-variant is OBSOLETE │ │ │ │ - blls 0x25abf0 │ │ │ │ + blls 0x25ab7c │ │ │ │ andslt pc, r4, r9, lsr r8 @ │ │ │ │ @ instruction: 0xf8333302 │ │ │ │ @ instruction: 0xf1097014 │ │ │ │ ldrtmi r0, [r8], -r2, lsl #6 │ │ │ │ andsne pc, r4, r3, lsr r8 @ │ │ │ │ @ instruction: 0xf8cd2300 │ │ │ │ vst1.8 {d12[0]}, [r1], r0 │ │ │ │ ldmdahi r2!, {r8, lr} │ │ │ │ - @ instruction: 0xff52f72d │ │ │ │ + @ instruction: 0xff8cf72d │ │ │ │ andhi pc, r0, sp, asr #17 │ │ │ │ movwcs r4, #1625 @ 0x659 │ │ │ │ andls r8, r3, r2, ror r8 │ │ │ │ @ instruction: 0xf72d4638 │ │ │ │ - rsclt pc, sl, #292 @ 0x124 │ │ │ │ - bicne pc, r8, #80740352 @ 0x4d00000 │ │ │ │ + rsclt pc, sl, #524 @ 0x20c │ │ │ │ + movtne pc, #34381 @ 0x864d @ │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf8532100 │ │ │ │ vmvn.i32 d23, #210 @ 0x000000d2 │ │ │ │ @ instruction: 0xf8530287 │ │ │ │ movwcs r2, #50 @ 0x32 │ │ │ │ tstpeq pc, r7, ror #6 @ p-variant is OBSOLETE │ │ │ │ movweq pc, #62311 @ 0xf367 @ │ │ │ │ @@ -240130,25 +240102,25 @@ │ │ │ │ ldmdavs r3!, {r1, r3, r4, lr} │ │ │ │ movweq lr, #6691 @ 0x1a23 │ │ │ │ eorsvs r4, r3, r3, lsl r3 │ │ │ │ vraddhn.i16 d19, , q1 │ │ │ │ strcc r1, [r4], -pc, lsl #10 │ │ │ │ orrsle r2, r1, r8, lsl #24 │ │ │ │ @ instruction: 0xf7ea9804 │ │ │ │ - blmi 0x3b97b4 │ │ │ │ - blls 0x3d4bfc │ │ │ │ + blmi 0x3b9740 │ │ │ │ + blls 0x3d4b88 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 58) │ │ │ │ andcs fp, r0, sp │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf1bb8ff0 │ │ │ │ - svclt 0x0000f921 │ │ │ │ + svclt 0x0000f91b │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a8f8cc │ │ │ │ ldrmi fp, [sl], sp, lsl #1 │ │ │ │ strcs r4, [r0], #-2888 @ 0xfffff4b8 │ │ │ │ @@ -240178,78 +240150,78 @@ │ │ │ │ cdpge 14, 0, cr5, cr6, cr0, {2} │ │ │ │ @ instruction: 0xf8de46b0 │ │ │ │ @ instruction: 0xf8de3124 │ │ │ │ @ instruction: 0xf8de0118 │ │ │ │ @ instruction: 0xf8de111c │ │ │ │ strgt r2, [pc], -r0, lsr #2 │ │ │ │ msrcc CPSR_f, lr @ │ │ │ │ - blls 0x25ad1c │ │ │ │ + blls 0x25aca8 │ │ │ │ @ instruction: 0xf8533304 │ │ │ │ @ instruction: 0xf10a6024 │ │ │ │ ldrtmi r0, [r0], -r4, lsl #6 │ │ │ │ eorne pc, r4, r3, asr r8 @ │ │ │ │ eorcc pc, r4, sl, asr r8 @ │ │ │ │ andgt pc, r0, sp, asr #17 │ │ │ │ tstpmi r0, r1, lsl #2 @ p-variant is OBSOLETE │ │ │ │ movwcs r9, #771 @ 0x303 │ │ │ │ @ instruction: 0xf72f682a │ │ │ │ - @ instruction: 0xf8cdffc1 │ │ │ │ + @ instruction: 0xf8cdfffb │ │ │ │ stmdbls r3, {pc} │ │ │ │ stmdavs sl!, {r8, r9, sp}^ │ │ │ │ ldrtmi r9, [r0], -r4 │ │ │ │ - @ instruction: 0xffb8f72f │ │ │ │ + @ instruction: 0xfff2f72f │ │ │ │ smlabtne r7, r7, r3, pc @ │ │ │ │ - bicne pc, r8, #80740352 @ 0x4d00000 │ │ │ │ + movtne pc, #34381 @ 0x864d @ │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf8539e04 │ │ │ │ @ instruction: 0xf8532039 │ │ │ │ stmdavs fp!, {r0, r4, r5, ip}^ │ │ │ │ andmi r4, r8, r8, asr r0 │ │ │ │ stmdavs fp!, {r3, r4, r6, lr} │ │ │ │ subsmi r6, lr, r8, rrx │ │ │ │ subsmi r4, lr, r6, lsl r0 │ │ │ │ ldmdblt ip!, {r1, r2, r3, r5, sp, lr} │ │ │ │ stmdbcs pc, {r0, r1, r2, r6, r7, r8, r9, ip, sp, lr, pc} @ │ │ │ │ strbmi r3, [pc], -r8, lsl #10 │ │ │ │ @ instruction: 0xf1b92402 │ │ │ │ orrsle r0, sl, r0, lsl #30 │ │ │ │ @ instruction: 0xf7ea4658 │ │ │ │ - blmi 0x3b9678 │ │ │ │ - blls 0x3d4d38 │ │ │ │ + blmi 0x3b9604 │ │ │ │ + blls 0x3d4cc4 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 58) │ │ │ │ andcs fp, r0, sp │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf1bb8ff0 │ │ │ │ - svclt 0x0000f883 │ │ │ │ + svclt 0x0000f87d │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a8f8cc │ │ │ │ ldrmi fp, [sl], sp, lsl #1 │ │ │ │ strmi r4, [r3], lr, asr #22 │ │ │ │ strcs r4, [r0], #-1550 @ 0xfffff9f2 │ │ │ │ ldmdavs fp, {r0, r2, r9, ip, pc} │ │ │ │ @ instruction: 0xf04f930b │ │ │ │ @ instruction: 0xf7ea0300 │ │ │ │ @ instruction: 0xf8cdf9bb │ │ │ │ @ instruction: 0xf50bb010 │ │ │ │ strmi r5, [r5], -r4, asr #22 │ │ │ │ - bleq 0xbb715c │ │ │ │ + bleq 0xbb70e8 │ │ │ │ strmi lr, [r6], #-2509 @ 0xfffff633 │ │ │ │ strmi lr, [r8], #-2509 @ 0xfffff633 │ │ │ │ eormi pc, r8, sp, lsr #17 │ │ │ │ rsble r0, r6, r9, lsr #14 │ │ │ │ ldrbmi r0, [r9], sl, ror #15 │ │ │ │ ldrbmi fp, [ip], r8, asr #30 │ │ │ │ - blls 0x22fd8c │ │ │ │ + blls 0x22fd18 │ │ │ │ ldrtmi sl, [ip], r6, lsl #30 │ │ │ │ cdppl 5, 4, cr15, cr0, cr3, {0} │ │ │ │ teqpcc r6, lr @ @ p-variant is OBSOLETE │ │ │ │ ldrdeq pc, [sl, -lr]! │ │ │ │ ldrdne pc, [lr, -lr]! │ │ │ │ teqpcs r2, lr @ @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf8bec70f │ │ │ │ @@ -240259,74 +240231,74 @@ │ │ │ │ @ instruction: 0xf50346b9 │ │ │ │ @ instruction: 0xf8de5e40 │ │ │ │ @ instruction: 0xf8de3136 │ │ │ │ @ instruction: 0xf8de012a │ │ │ │ @ instruction: 0xf8de112e │ │ │ │ smladxgt pc, r2, r1, r2 @ │ │ │ │ teqpcc sl, lr @ @ p-variant is OBSOLETE │ │ │ │ - blls 0x25ae80 │ │ │ │ + blls 0x25ae0c │ │ │ │ andsne pc, r4, sl, lsr r8 @ │ │ │ │ andshi pc, r4, r3, lsr r8 @ │ │ │ │ movweq pc, #8458 @ 0x210a @ │ │ │ │ smlabbmi r0, r1, r4, pc @ │ │ │ │ @ instruction: 0xf8334640 │ │ │ │ movwcs r7, #20 │ │ │ │ andgt pc, r0, sp, asr #17 │ │ │ │ strmi pc, [r0, -r7, lsl #9] │ │ │ │ @ instruction: 0xf72d8832 │ │ │ │ - @ instruction: 0xf8cdfe09 │ │ │ │ + @ instruction: 0xf8cdfe43 │ │ │ │ ldrtmi r9, [r9], -r0 │ │ │ │ ldmdahi r2!, {r8, r9, sp}^ │ │ │ │ strbmi r9, [r0], -r3 │ │ │ │ - cdp2 7, 0, cr15, cr0, cr13, {1} │ │ │ │ + cdp2 7, 3, cr15, cr10, cr13, {1} │ │ │ │ @ instruction: 0xf64db2ea │ │ │ │ - vqdmlal.s , d16, d0[2] │ │ │ │ + vqdmlal.s , d0, d0[2] │ │ │ │ tstcs r0, r3, lsr r3 │ │ │ │ eorsvc pc, r2, r3, asr r8 @ │ │ │ │ addeq pc, r7, #335544323 @ 0x14000003 │ │ │ │ eorscs pc, r2, r3, asr r8 @ │ │ │ │ vcgt.u32 d18, d7, d0 │ │ │ │ vrhadd.u32 d16, d7, d15 │ │ │ │ svcls 0x0003030f │ │ │ │ tstpmi pc, r2, ror #6 @ p-variant is OBSOLETE │ │ │ │ tstpmi pc, #-2013265919 @ p-variant is OBSOLETE @ 0x88000001 │ │ │ │ vhsub.u32 d18, d7, d0 │ │ │ │ vhsub.u32 d16, d0, d15 │ │ │ │ andsmi r4, sl, pc, lsl r2 │ │ │ │ - b 0x9d4ed4 │ │ │ │ + b 0x9d4e60 │ │ │ │ tstmi r3, #67108864 @ 0x4000000 │ │ │ │ strcc r6, [r2], #-51 @ 0xffffffcd │ │ │ │ - strne pc, [pc, #-965] @ 0xfaa4f │ │ │ │ + strne pc, [pc, #-965] @ 0xfa9db │ │ │ │ stccs 6, cr3, [r8], {4} │ │ │ │ stmdals r4, {r4, r7, r8, ip, lr, pc} │ │ │ │ @ instruction: 0xf9c0f7ea │ │ │ │ ldmdavs sl, {r0, r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, fp, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, sp, sl, lsl #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - @ instruction: 0xffd8f1ba │ │ │ │ + @ instruction: 0xffd2f1ba │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a8f8cc │ │ │ │ ldrmi fp, [fp], sp, lsl #1 │ │ │ │ strcs r4, [r0], #-2888 @ 0xfffff4b8 │ │ │ │ strmi r4, [sp], -r1, lsl #13 │ │ │ │ ldmdavs fp, {r0, r2, r9, ip, pc} │ │ │ │ @ instruction: 0xf04f930b │ │ │ │ @ instruction: 0xf7ea0300 │ │ │ │ stmib sp, {r0, r4, r8, fp, ip, sp, lr, pc}^ │ │ │ │ strmi r4, [r7], -r6, lsl #8 │ │ │ │ - beq 0xf6ec0 │ │ │ │ + beq 0xf6e4c │ │ │ │ strmi lr, [r8], #-2509 @ 0xfffff633 │ │ │ │ eormi pc, r8, sp, lsr #17 │ │ │ │ @ instruction: 0xf509d05d │ │ │ │ ldrbeq r5, [sl, r4, asr #16]! │ │ │ │ ldmdaeq r8, {r3, r8, ip, sp, lr, pc} │ │ │ │ strbmi fp, [r4], r8, asr #30 │ │ │ │ @ instruction: 0xf509d40f │ │ │ │ @@ -240342,32 +240314,32 @@ │ │ │ │ cdpge 14, 0, cr5, cr6, cr0, {2} │ │ │ │ @ instruction: 0xf8de46b0 │ │ │ │ @ instruction: 0xf8de3124 │ │ │ │ @ instruction: 0xf8de0118 │ │ │ │ @ instruction: 0xf8de111c │ │ │ │ strgt r2, [pc], -r0, lsr #2 │ │ │ │ msrcc CPSR_f, lr @ │ │ │ │ - bls 0x25afac │ │ │ │ + bls 0x25af38 │ │ │ │ movweq pc, #16651 @ 0x410b @ │ │ │ │ eorne pc, r4, fp, asr r8 @ │ │ │ │ eorvs pc, r4, r2, asr r8 @ │ │ │ │ tstpmi r0, r1, lsl #2 @ p-variant is OBSOLETE │ │ │ │ eorcc pc, r4, r3, asr r8 @ │ │ │ │ andgt pc, r0, sp, asr #17 │ │ │ │ @ instruction: 0xf1034630 │ │ │ │ movwls r4, #13056 @ 0x3300 │ │ │ │ movwcs r6, #2090 @ 0x82a │ │ │ │ - cdp2 7, 7, cr15, cr8, cr15, {1} │ │ │ │ + cdp2 7, 11, cr15, cr2, cr15, {1} │ │ │ │ andhi pc, r0, sp, asr #17 │ │ │ │ movwcs r9, #2307 @ 0x903 │ │ │ │ andls r6, r4, sl, ror #16 │ │ │ │ @ instruction: 0xf72f4630 │ │ │ │ - vqrdmlah.s , , d3[7] │ │ │ │ + vmull.p8 , d23, d25 │ │ │ │ @ instruction: 0xf64d1107 │ │ │ │ - vqdmlal.s , d16, d0[2] │ │ │ │ + vqdmlal.s , d0, d0[2] │ │ │ │ mcrls 3, 0, r0, cr4, cr3, {1} │ │ │ │ eorscs pc, sl, r3, asr r8 @ │ │ │ │ eorsne pc, r1, r3, asr r8 @ │ │ │ │ subsmi r6, r8, fp, ror #16 │ │ │ │ subsmi r4, r8, r8 │ │ │ │ rsbvs r6, r8, fp, lsr #16 │ │ │ │ andsmi r4, r6, lr, asr r0 │ │ │ │ @@ -240383,37 +240355,37 @@ │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, sp, sl, lsl #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - @ instruction: 0xff3af1ba │ │ │ │ + @ instruction: 0xff34f1ba │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a8f8cc │ │ │ │ ldrmi fp, [sl], sp, lsl #1 │ │ │ │ strmi r4, [r3], lr, asr #22 │ │ │ │ strcs r4, [r0], #-1550 @ 0xfffff9f2 │ │ │ │ ldmdavs fp, {r0, r2, r9, ip, pc} │ │ │ │ @ instruction: 0xf04f930b │ │ │ │ @ instruction: 0xf7ea0300 │ │ │ │ @ instruction: 0xf8cdf873 │ │ │ │ @ instruction: 0xf50bb010 │ │ │ │ strmi r5, [r5], -r4, asr #22 │ │ │ │ - bleq 0xbb73ec │ │ │ │ + bleq 0xbb7378 │ │ │ │ strmi lr, [r6], #-2509 @ 0xfffff633 │ │ │ │ strmi lr, [r8], #-2509 @ 0xfffff633 │ │ │ │ eormi pc, r8, sp, lsr #17 │ │ │ │ rsble r0, r5, r9, lsr #14 │ │ │ │ ldrbmi r0, [r9], sl, ror #15 │ │ │ │ ldrbmi fp, [ip], r8, asr #30 │ │ │ │ - blls 0x23001c │ │ │ │ + blls 0x22ffa8 │ │ │ │ ldrtmi sl, [ip], r6, lsl #30 │ │ │ │ cdppl 5, 4, cr15, cr0, cr3, {0} │ │ │ │ teqpcc r6, lr @ @ p-variant is OBSOLETE │ │ │ │ ldrdeq pc, [sl, -lr]! │ │ │ │ ldrdne pc, [lr, -lr]! │ │ │ │ teqpcs r2, lr @ @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf8bec70f │ │ │ │ @@ -240423,30 +240395,30 @@ │ │ │ │ @ instruction: 0xf50346b9 │ │ │ │ @ instruction: 0xf8de5e40 │ │ │ │ @ instruction: 0xf8de3136 │ │ │ │ @ instruction: 0xf8de012a │ │ │ │ @ instruction: 0xf8de112e │ │ │ │ smladxgt pc, r2, r1, r2 @ │ │ │ │ teqpcc sl, lr @ @ p-variant is OBSOLETE │ │ │ │ - blls 0x25b110 │ │ │ │ + blls 0x25b09c │ │ │ │ andsvc pc, r4, sl, lsr r8 @ │ │ │ │ vst4.8 {d3[0],d4[0],d5[0],d6[0]}, [r7], r2 │ │ │ │ @ instruction: 0xf8334700 │ │ │ │ @ instruction: 0xf10a8014 │ │ │ │ strbmi r0, [r0], -r2, lsl #6 │ │ │ │ andsne pc, r4, r3, lsr r8 @ │ │ │ │ @ instruction: 0xf8cd2300 │ │ │ │ ldmdahi r2!, {lr, pc} │ │ │ │ - stc2l 7, cr15, [r2], {45} @ 0x2d │ │ │ │ + ldc2l 7, cr15, [ip], #180 @ 0xb4 │ │ │ │ andls pc, r0, sp, asr #17 │ │ │ │ movwcs r4, #1593 @ 0x639 │ │ │ │ andls r8, r3, r2, ror r8 │ │ │ │ @ instruction: 0xf72d4640 │ │ │ │ - rsclt pc, sl, #47360 @ 0xb900 │ │ │ │ - bicne pc, r8, #80740352 @ 0x4d00000 │ │ │ │ + rsclt pc, sl, #62208 @ 0xf300 │ │ │ │ + movtne pc, #34381 @ 0x864d @ │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf8532100 │ │ │ │ vmvn.i32 d23, #210 @ 0x000000d2 │ │ │ │ @ instruction: 0xf8530287 │ │ │ │ movwcs r2, #50 @ 0x32 │ │ │ │ tstpeq pc, r7, ror #6 @ p-variant is OBSOLETE │ │ │ │ movweq pc, #62311 @ 0xf367 @ │ │ │ │ @@ -240458,39 +240430,39 @@ │ │ │ │ ldmdavs r3!, {r1, r3, r4, lr} │ │ │ │ movweq lr, #6691 @ 0x1a23 │ │ │ │ eorsvs r4, r3, r3, lsl r3 │ │ │ │ vraddhn.i16 d19, , q1 │ │ │ │ strcc r1, [r4], -pc, lsl #10 │ │ │ │ orrsle r2, r1, r8, lsl #24 │ │ │ │ @ instruction: 0xf7ea9804 │ │ │ │ - blmi 0x3b9294 │ │ │ │ - blls 0x3d511c │ │ │ │ + blmi 0x3b9220 │ │ │ │ + blls 0x3d50a8 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 58) │ │ │ │ andcs fp, r0, sp │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf1ba8ff0 │ │ │ │ - svclt 0x0000fe91 │ │ │ │ + svclt 0x0000fe8b │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a8f8cc │ │ │ │ ldrmi fp, [fp], sp, lsl #1 │ │ │ │ strcs r4, [r0], #-2888 @ 0xfffff4b8 │ │ │ │ strmi r4, [sp], -r1, lsl #13 │ │ │ │ ldmdavs fp, {r0, r2, r9, ip, pc} │ │ │ │ @ instruction: 0xf04f930b │ │ │ │ @ instruction: 0xf7e90300 │ │ │ │ stmib sp, {r0, r3, r6, r7, r8, r9, sl, fp, ip, sp, lr, pc}^ │ │ │ │ strmi r4, [r7], -r6, lsl #8 │ │ │ │ - beq 0xf7150 │ │ │ │ + beq 0xf70dc │ │ │ │ strmi lr, [r8], #-2509 @ 0xfffff633 │ │ │ │ eormi pc, r8, sp, lsr #17 │ │ │ │ @ instruction: 0xf509d05c │ │ │ │ ldrbeq r5, [sl, r4, asr #16]! │ │ │ │ ldmdaeq r8, {r3, r8, ip, sp, lr, pc} │ │ │ │ strbmi fp, [r4], r8, asr #30 │ │ │ │ @ instruction: 0xf509d40f │ │ │ │ @@ -240506,69 +240478,69 @@ │ │ │ │ cdpge 14, 0, cr5, cr6, cr0, {2} │ │ │ │ @ instruction: 0xf8de46b0 │ │ │ │ @ instruction: 0xf8de3124 │ │ │ │ @ instruction: 0xf8de0118 │ │ │ │ @ instruction: 0xf8de111c │ │ │ │ strgt r2, [pc], -r0, lsr #2 │ │ │ │ msrcc CPSR_f, lr @ │ │ │ │ - blls 0x25b23c │ │ │ │ + blls 0x25b1c8 │ │ │ │ @ instruction: 0xf8533304 │ │ │ │ @ instruction: 0xf10b6024 │ │ │ │ ldrtmi r0, [r0], -r4, lsl #6 │ │ │ │ eorne pc, r4, r3, asr r8 @ │ │ │ │ eorcc pc, r4, fp, asr r8 @ │ │ │ │ andgt pc, r0, sp, asr #17 │ │ │ │ movwmi pc, #259 @ 0x103 @ │ │ │ │ stmdavs sl!, {r0, r1, r8, r9, ip, pc} │ │ │ │ @ instruction: 0xf72f2300 │ │ │ │ - @ instruction: 0xf8cdfd31 │ │ │ │ + @ instruction: 0xf8cdfd6b │ │ │ │ stmdbls r3, {pc} │ │ │ │ stmdavs sl!, {r8, r9, sp}^ │ │ │ │ ldrtmi r9, [r0], -r4 │ │ │ │ - stc2 7, cr15, [r8, #-188]! @ 0xffffff44 │ │ │ │ + stc2l 7, cr15, [r2, #-188]! @ 0xffffff44 │ │ │ │ smlabtne r7, r7, r3, pc @ │ │ │ │ - bicne pc, r8, #80740352 @ 0x4d00000 │ │ │ │ + movtne pc, #34381 @ 0x864d @ │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf8539e04 │ │ │ │ @ instruction: 0xf853203a │ │ │ │ stmdavs fp!, {r0, r4, r5, ip}^ │ │ │ │ andmi r4, r8, r8, asr r0 │ │ │ │ stmdavs fp!, {r3, r4, r6, lr} │ │ │ │ subsmi r6, lr, r8, rrx │ │ │ │ subsmi r4, lr, r6, lsl r0 │ │ │ │ ldmdblt ip!, {r1, r2, r3, r5, sp, lr} │ │ │ │ - bcs 0x4f80f4 │ │ │ │ + bcs 0x4f8080 │ │ │ │ ldrbmi r3, [r7], -r8, lsl #10 │ │ │ │ @ instruction: 0xf1ba2402 │ │ │ │ orrsle r0, sl, r0, lsl #30 │ │ │ │ @ instruction: 0xf7e94648 │ │ │ │ - blmi 0x3bb158 │ │ │ │ - blls 0x3d5258 │ │ │ │ + blmi 0x3bb0e4 │ │ │ │ + blls 0x3d51e4 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 58) │ │ │ │ andcs fp, r0, sp │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf1ba8ff0 │ │ │ │ - svclt 0x0000fdf3 │ │ │ │ + svclt 0x0000fded │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ strmi fp, [r3], r7, lsl #1 │ │ │ │ - blx 0xfe1f9aac │ │ │ │ + blx 0xfe1f9a38 │ │ │ │ strmi r4, [ip], -fp, lsr #22 │ │ │ │ strbpl pc, [r4, -fp, lsl #10] @ │ │ │ │ movwls r6, #22555 @ 0x581b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ @ instruction: 0xf64d4616 │ │ │ │ - vmul.f d17, d16, d0[2] │ │ │ │ + vmul.f d17, d0, d0[2] │ │ │ │ @ instruction: 0xf7e90933 │ │ │ │ strcc pc, [sl, -r5, lsr #30]! │ │ │ │ @ instruction: 0xf1044605 │ │ │ │ movwcs r0, #2064 @ 0x810 │ │ │ │ movwcc lr, #2509 @ 0x9cd │ │ │ │ movwcc lr, #10701 @ 0x29cd │ │ │ │ andscc pc, r0, sp, lsr #17 │ │ │ │ @@ -240579,46 +240551,46 @@ │ │ │ │ ldmvs sl!, {r2, r3, r5, r6, r7, r9, sl, lr} │ │ │ │ ldmdavs r8!, {r0, r1, r3, r4, r5, r6, r7, fp, sp, lr} │ │ │ │ stmia ip!, {r0, r3, r4, r5, r6, fp, sp, lr} │ │ │ │ strbtmi r0, [sl], -pc │ │ │ │ @ instruction: 0xf8ac8a3b │ │ │ │ ldmdahi r0!, {ip, sp} │ │ │ │ @ instruction: 0xf7284651 │ │ │ │ - rsclt pc, sl, #8896 @ 0x22c0 │ │ │ │ + rsclt pc, sl, #12608 @ 0x3140 │ │ │ │ @ instruction: 0xf8598823 │ │ │ │ - b 0x9c3364 │ │ │ │ + b 0x9c32f0 │ │ │ │ andsmi r0, r0, r2, lsl #6 │ │ │ │ eorhi r4, r3, r3, lsl #6 │ │ │ │ vraddhn.i16 d19, , q1 │ │ │ │ strcc r0, [r2], -pc, lsl #11 │ │ │ │ bicsle r4, r9, r4, asr #10 │ │ │ │ @ instruction: 0xf7e94658 │ │ │ │ - blmi 0x3bb08c │ │ │ │ - blls 0x255324 │ │ │ │ + blmi 0x3bb018 │ │ │ │ + blls 0x2552b0 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 58) │ │ │ │ andcs fp, r0, r7 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf1ba8ff0 │ │ │ │ - svclt 0x0000fd8d │ │ │ │ + svclt 0x0000fd87 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ strmi fp, [r2], r7, lsl #1 │ │ │ │ - blmi 0xbccd68 │ │ │ │ + blmi 0xbcccf4 │ │ │ │ @ instruction: 0xf50a4615 │ │ │ │ ldmdavs fp, {r2, r6, r8, r9, sl, ip, lr} │ │ │ │ @ instruction: 0xf04f9305 │ │ │ │ strmi r0, [lr], -r0, lsl #6 │ │ │ │ - stmiane r8, {r0, r2, r3, r6, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + stmdane r8, {r0, r2, r3, r6, r9, sl, ip, sp, lr, pc}^ │ │ │ │ ldmdaeq r3!, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ cdp2 7, 12, cr15, cr0, cr9, {7} │ │ │ │ @ instruction: 0x46043718 │ │ │ │ ldmdbeq r0, {r0, r2, r8, ip, sp, lr, pc} │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ stmib sp, {r8, r9, ip, sp}^ │ │ │ │ @ instruction: 0xf8ad3302 │ │ │ │ @@ -240626,50 +240598,50 @@ │ │ │ │ @ instruction: 0x07e3d01c │ │ │ │ @ instruction: 0xf50abf44 │ │ │ │ andscc r5, r8, #68, 4 @ 0x40000004 │ │ │ │ strbtmi sp, [ip], sl, lsl #8 │ │ │ │ ldmvs fp!, {r1, r3, r4, r5, r7, fp, sp, lr}^ │ │ │ │ ldmdavs r9!, {r3, r4, r5, fp, sp, lr}^ │ │ │ │ andeq lr, pc, ip, lsr #17 │ │ │ │ - bhi 0xfcccf8 │ │ │ │ + bhi 0xfccc84 │ │ │ │ andcc pc, r0, ip, lsr #17 │ │ │ │ ldrbmi r6, [r9], -r8, lsr #16 │ │ │ │ - stc2 7, cr15, [lr, #-160]! @ 0xffffff60 │ │ │ │ + stc2l 7, cr15, [r8, #-160]! @ 0xffffff60 │ │ │ │ ldmdavs r3!, {r1, r5, r6, r7, r9, ip, sp, pc} │ │ │ │ eorscs pc, r2, r8, asr r8 @ │ │ │ │ andsmi r4, r0, r8, asr r0 │ │ │ │ eorsvs r4, r0, r8, asr r0 │ │ │ │ vabal.u8 , d4, d4 │ │ │ │ strcc r1, [r4], -pc, lsl #8 │ │ │ │ bicsle r4, sl, sp, asr #10 │ │ │ │ @ instruction: 0xf7e94650 │ │ │ │ - blmi 0x3bafc4 │ │ │ │ - blls 0x2553ec │ │ │ │ + blmi 0x3baf50 │ │ │ │ + blls 0x255378 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 58) │ │ │ │ andcs fp, r0, r7 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf1ba8ff0 │ │ │ │ - svclt 0x0000fd29 │ │ │ │ + svclt 0x0000fd23 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ strmi fp, [r3], r7, lsl #1 │ │ │ │ - blx 0xfe1f9c40 │ │ │ │ + blx 0xfe1f9bcc │ │ │ │ strmi r4, [ip], -fp, lsr #22 │ │ │ │ strbpl pc, [r4, -fp, lsl #10] @ │ │ │ │ movwls r6, #22555 @ 0x581b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ @ instruction: 0xf64d4616 │ │ │ │ - vmul.f d17, d16, d0[2] │ │ │ │ + vmul.f d17, d0, d0[2] │ │ │ │ @ instruction: 0xf7e90933 │ │ │ │ @ instruction: 0x372afe5b │ │ │ │ @ instruction: 0xf1044605 │ │ │ │ movwcs r0, #2064 @ 0x810 │ │ │ │ movwcc lr, #2509 @ 0x9cd │ │ │ │ movwcc lr, #10701 @ 0x29cd │ │ │ │ andscc pc, r0, sp, lsr #17 │ │ │ │ @@ -240680,46 +240652,46 @@ │ │ │ │ ldmvs sl!, {r2, r3, r5, r6, r7, r9, sl, lr} │ │ │ │ ldmdavs r8!, {r0, r1, r3, r4, r5, r6, r7, fp, sp, lr} │ │ │ │ stmia ip!, {r0, r3, r4, r5, r6, fp, sp, lr} │ │ │ │ strbtmi r0, [sl], -pc │ │ │ │ @ instruction: 0xf8ac8a3b │ │ │ │ ldmdahi r0!, {ip, sp} │ │ │ │ @ instruction: 0xf7284651 │ │ │ │ - rsclt pc, sl, #50432 @ 0xc500 │ │ │ │ + rsclt pc, sl, #65280 @ 0xff00 │ │ │ │ @ instruction: 0xf8598823 │ │ │ │ - b 0x9c34f8 │ │ │ │ + b 0x9c3484 │ │ │ │ andsmi r0, r0, r2, lsl #6 │ │ │ │ eorhi r4, r3, r3, lsl #6 │ │ │ │ vraddhn.i16 d19, , q1 │ │ │ │ strcc r0, [r2], -pc, lsl #11 │ │ │ │ bicsle r4, r9, r4, asr #10 │ │ │ │ @ instruction: 0xf7e94658 │ │ │ │ - blmi 0x3baef8 │ │ │ │ - blls 0x2554b8 │ │ │ │ + blmi 0x3bae84 │ │ │ │ + blls 0x255444 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 58) │ │ │ │ andcs fp, r0, r7 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf1ba8ff0 │ │ │ │ - svclt 0x0000fcc3 │ │ │ │ + svclt 0x0000fcbd │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ strmi fp, [r2], r7, lsl #1 │ │ │ │ - blmi 0xbccefc │ │ │ │ + blmi 0xbcce88 │ │ │ │ @ instruction: 0xf50a4615 │ │ │ │ ldmdavs fp, {r2, r6, r8, r9, sl, ip, lr} │ │ │ │ @ instruction: 0xf04f9305 │ │ │ │ strmi r0, [lr], -r0, lsl #6 │ │ │ │ - stmiane r8, {r0, r2, r3, r6, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + stmdane r8, {r0, r2, r3, r6, r9, sl, ip, sp, lr, pc}^ │ │ │ │ ldmdaeq r3!, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ ldc2l 7, cr15, [r6, #932]! @ 0x3a4 │ │ │ │ @ instruction: 0x46043718 │ │ │ │ ldmdbeq r0, {r0, r2, r8, ip, sp, lr, pc} │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ stmib sp, {r8, r9, ip, sp}^ │ │ │ │ @ instruction: 0xf8ad3302 │ │ │ │ @@ -240727,50 +240699,50 @@ │ │ │ │ @ instruction: 0x07e3d01c │ │ │ │ @ instruction: 0xf50abf44 │ │ │ │ andscc r5, r8, #68, 4 @ 0x40000004 │ │ │ │ strbtmi sp, [ip], sl, lsl #8 │ │ │ │ ldmvs fp!, {r1, r3, r4, r5, r7, fp, sp, lr}^ │ │ │ │ ldmdavs r9!, {r3, r4, r5, fp, sp, lr}^ │ │ │ │ andeq lr, pc, ip, lsr #17 │ │ │ │ - bhi 0xfcce8c │ │ │ │ + bhi 0xfcce18 │ │ │ │ andcc pc, r0, ip, lsr #17 │ │ │ │ ldrbmi r6, [r9], -r8, lsr #16 │ │ │ │ - stc2l 7, cr15, [r4], #160 @ 0xa0 │ │ │ │ + ldc2 7, cr15, [lr, #-160] @ 0xffffff60 │ │ │ │ ldmdavs r3!, {r1, r5, r6, r7, r9, ip, sp, pc} │ │ │ │ eorscs pc, r2, r8, asr r8 @ │ │ │ │ andsmi r4, r0, r8, asr r0 │ │ │ │ eorsvs r4, r0, r8, asr r0 │ │ │ │ vabal.u8 , d4, d4 │ │ │ │ strcc r1, [r4], -pc, lsl #8 │ │ │ │ bicsle r4, sl, sp, asr #10 │ │ │ │ @ instruction: 0xf7e94650 │ │ │ │ - blmi 0x3bae30 │ │ │ │ - blls 0x255580 │ │ │ │ + blmi 0x3badbc │ │ │ │ + blls 0x25550c │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 58) │ │ │ │ andcs fp, r0, r7 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf1ba8ff0 │ │ │ │ - svclt 0x0000fc5f │ │ │ │ + svclt 0x0000fc59 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ strmi fp, [r3], r7, lsl #1 │ │ │ │ - blx 0xfe1f9dd4 │ │ │ │ + blx 0xfe1f9d60 │ │ │ │ strmi r4, [ip], -fp, lsr #22 │ │ │ │ strbpl pc, [r4, -fp, lsl #10] @ │ │ │ │ movwls r6, #22555 @ 0x581b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ @ instruction: 0xf64d4616 │ │ │ │ - vmul.f d17, d16, d0[2] │ │ │ │ + vmul.f d17, d0, d0[2] │ │ │ │ @ instruction: 0xf7e90933 │ │ │ │ @ instruction: 0x372afd91 │ │ │ │ @ instruction: 0xf1044605 │ │ │ │ movwcs r0, #2064 @ 0x810 │ │ │ │ movwcc lr, #2509 @ 0x9cd │ │ │ │ movwcc lr, #10701 @ 0x29cd │ │ │ │ andscc pc, r0, sp, lsr #17 │ │ │ │ @@ -240781,46 +240753,46 @@ │ │ │ │ ldmvs sl!, {r2, r3, r5, r6, r7, r9, sl, lr} │ │ │ │ ldmdavs r8!, {r0, r1, r3, r4, r5, r6, r7, fp, sp, lr} │ │ │ │ stmia ip!, {r0, r3, r4, r5, r6, fp, sp, lr} │ │ │ │ strbtmi r0, [sl], -pc │ │ │ │ @ instruction: 0xf8ac8a3b │ │ │ │ ldmdahi r0!, {ip, sp} │ │ │ │ @ instruction: 0xf7294651 │ │ │ │ - rsclt pc, sl, #3080192 @ 0x2f0000 │ │ │ │ + rsclt pc, sl, #6881280 @ 0x690000 │ │ │ │ @ instruction: 0xf8598823 │ │ │ │ - b 0x9c368c │ │ │ │ + b 0x9c3618 │ │ │ │ andsmi r0, r0, r2, lsl #6 │ │ │ │ eorhi r4, r3, r3, lsl #6 │ │ │ │ vraddhn.i16 d19, , q1 │ │ │ │ strcc r0, [r2], -pc, lsl #11 │ │ │ │ bicsle r4, r9, r4, asr #10 │ │ │ │ @ instruction: 0xf7e94658 │ │ │ │ - blmi 0x3bad64 │ │ │ │ - blls 0x25564c │ │ │ │ + blmi 0x3bacf0 │ │ │ │ + blls 0x2555d8 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 58) │ │ │ │ andcs fp, r0, r7 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf1ba8ff0 │ │ │ │ - svclt 0x0000fbf9 │ │ │ │ + svclt 0x0000fbf3 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ strmi fp, [r2], r7, lsl #1 │ │ │ │ - blmi 0xbcd090 │ │ │ │ + blmi 0xbcd01c │ │ │ │ @ instruction: 0xf50a4615 │ │ │ │ ldmdavs fp, {r2, r6, r8, r9, sl, ip, lr} │ │ │ │ @ instruction: 0xf04f9305 │ │ │ │ strmi r0, [lr], -r0, lsl #6 │ │ │ │ - stmiane r8, {r0, r2, r3, r6, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + stmdane r8, {r0, r2, r3, r6, r9, sl, ip, sp, lr, pc}^ │ │ │ │ ldmdaeq r3!, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ stc2 7, cr15, [ip, #-932]! @ 0xfffffc5c │ │ │ │ @ instruction: 0x46043718 │ │ │ │ ldmdbeq r0, {r0, r2, r8, ip, sp, lr, pc} │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ stmib sp, {r8, r9, ip, sp}^ │ │ │ │ @ instruction: 0xf8ad3302 │ │ │ │ @@ -240828,50 +240800,50 @@ │ │ │ │ @ instruction: 0x07e3d01c │ │ │ │ @ instruction: 0xf50abf44 │ │ │ │ andscc r5, r8, #68, 4 @ 0x40000004 │ │ │ │ strbtmi sp, [ip], sl, lsl #8 │ │ │ │ ldmvs fp!, {r1, r3, r4, r5, r7, fp, sp, lr}^ │ │ │ │ ldmdavs r9!, {r3, r4, r5, fp, sp, lr}^ │ │ │ │ andeq lr, pc, ip, lsr #17 │ │ │ │ - bhi 0xfcd020 │ │ │ │ + bhi 0xfccfac │ │ │ │ andcc pc, r0, ip, lsr #17 │ │ │ │ ldrbmi r6, [r9], -r8, lsr #16 │ │ │ │ - blx 0xfe6b932a │ │ │ │ + blx 0xff5392b6 │ │ │ │ ldmdavs r3!, {r1, r5, r6, r7, r9, ip, sp, pc} │ │ │ │ eorscs pc, r2, r8, asr r8 @ │ │ │ │ andsmi r4, r0, r8, asr r0 │ │ │ │ eorsvs r4, r0, r8, asr r0 │ │ │ │ vabal.u8 , d4, d4 │ │ │ │ strcc r1, [r4], -pc, lsl #8 │ │ │ │ bicsle r4, sl, sp, asr #10 │ │ │ │ @ instruction: 0xf7e94650 │ │ │ │ - blmi 0x3bac9c │ │ │ │ - blls 0x255714 │ │ │ │ + blmi 0x3bac28 │ │ │ │ + blls 0x2556a0 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 58) │ │ │ │ andcs fp, r0, r7 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf1ba8ff0 │ │ │ │ - svclt 0x0000fb95 │ │ │ │ + svclt 0x0000fb8f │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b8f8cc │ │ │ │ strmi fp, [r3], r9, lsl #1 │ │ │ │ - blx 0xfe1f9f68 │ │ │ │ + blx 0xfe1f9ef4 │ │ │ │ strmi r4, [ip], -sp, lsr #22 │ │ │ │ strbpl pc, [r4, -fp, lsl #10] @ │ │ │ │ movwls r6, #30747 @ 0x781b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ @ instruction: 0xf64d4616 │ │ │ │ - vmul.f d17, d16, d0[2] │ │ │ │ + vmul.f d17, d0, d0[2] │ │ │ │ @ instruction: 0xf7e90933 │ │ │ │ strcc pc, [sl, -r7, asr #25]! │ │ │ │ @ instruction: 0xf1044605 │ │ │ │ movwcs r0, #2064 @ 0x810 │ │ │ │ movwcc lr, #10701 @ 0x29cd │ │ │ │ movwcc lr, #18893 @ 0x49cd │ │ │ │ andscc pc, r8, sp, lsr #17 │ │ │ │ @@ -240879,51 +240851,51 @@ │ │ │ │ svclt 0x004407eb │ │ │ │ cmpppl r4, fp, lsl #10 @ p-variant is OBSOLETE │ │ │ │ strle r3, [fp], #-298 @ 0xfffffed6 │ │ │ │ stceq 1, cr15, [r8], {13} │ │ │ │ ldmvs fp!, {r0, r3, r4, r5, r6, fp, sp, lr}^ │ │ │ │ ldmvs sl!, {r3, r4, r5, fp, sp, lr} │ │ │ │ andeq lr, pc, ip, lsr #17 │ │ │ │ - bhi 0xfe5b4c │ │ │ │ + bhi 0xfe5ad8 │ │ │ │ andcc pc, r0, ip, lsr #17 │ │ │ │ movwcs r8, #2082 @ 0x822 │ │ │ │ ldrbmi r9, [r1], -r0, lsl #2 │ │ │ │ @ instruction: 0xf72d8830 │ │ │ │ - rsclt pc, sl, #966656 @ 0xec000 │ │ │ │ + rsclt pc, sl, #1916928 @ 0x1d4000 │ │ │ │ @ instruction: 0xf8598823 │ │ │ │ - b 0x9c3828 │ │ │ │ + b 0x9c37b4 │ │ │ │ andsmi r0, r0, r2, lsl #6 │ │ │ │ eorhi r4, r3, r3, lsl #6 │ │ │ │ vraddhn.i16 d19, , q1 │ │ │ │ strcc r0, [r2], -pc, lsl #11 │ │ │ │ bicsle r4, r5, r4, asr #10 │ │ │ │ @ instruction: 0xf7e94658 │ │ │ │ - blmi 0x3babc8 │ │ │ │ - blls 0x2d57e8 │ │ │ │ + blmi 0x3bab54 │ │ │ │ + blls 0x2d5774 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 58) │ │ │ │ andcs fp, r0, r9 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf1ba8ff0 │ │ │ │ - svclt 0x0000fb2b │ │ │ │ + svclt 0x0000fb25 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b8f8cc │ │ │ │ strmi fp, [r2], r9, lsl #1 │ │ │ │ - blmi 0xc4d22c │ │ │ │ + blmi 0xc4d1b8 │ │ │ │ @ instruction: 0xf50a460c │ │ │ │ ldmdavs fp, {r2, r6, r8, r9, sl, ip, lr} │ │ │ │ @ instruction: 0xf04f9307 │ │ │ │ ldrmi r0, [r6], -r0, lsl #6 │ │ │ │ - stmiane r8, {r0, r2, r3, r6, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + stmdane r8, {r0, r2, r3, r6, r9, sl, ip, sp, lr, pc}^ │ │ │ │ ldmdaeq r3!, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ mrrc2 7, 14, pc, lr, cr9 @ │ │ │ │ @ instruction: 0x46053718 │ │ │ │ ldmdbeq r0, {r2, r8, ip, sp, lr, pc} │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ stmib sp, {r1, r8, r9, ip, sp}^ │ │ │ │ @ instruction: 0xf8ad3304 │ │ │ │ @@ -240936,47 +240908,47 @@ │ │ │ │ ldmdavs r8!, {r0, r1, r3, r4, r5, r6, r7, fp, sp, lr} │ │ │ │ stmia ip!, {r1, r3, r4, r5, r7, fp, sp, lr} │ │ │ │ stmdbge r2, {r0, r1, r2, r3} │ │ │ │ @ instruction: 0xf8ac8a3b │ │ │ │ stmdavs r2!, {ip, sp} │ │ │ │ mrsls r2, LR_irq │ │ │ │ ldmdavs r0!, {r0, r3, r4, r6, r9, sl, lr} │ │ │ │ - @ instruction: 0xf9e8f72f │ │ │ │ + blx 0x9b9470 │ │ │ │ stmdavs r3!, {r1, r3, r5, r6, r7, r9, ip, sp, pc} │ │ │ │ eorscs pc, r2, r8, asr r8 @ │ │ │ │ andsmi r4, r0, r8, asr r0 │ │ │ │ eorvs r4, r0, r8, asr r0 │ │ │ │ vraddhn.i16 d19, , q2 │ │ │ │ strcc r1, [r4], -pc, lsl #10 │ │ │ │ bicsle r4, r6, ip, asr #10 │ │ │ │ @ instruction: 0xf7e94650 │ │ │ │ - blmi 0x3baaf8 │ │ │ │ - blls 0x2d58b8 │ │ │ │ + blmi 0x3baa84 │ │ │ │ + blls 0x2d5844 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 58) │ │ │ │ andcs fp, r0, r9 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf1ba8ff0 │ │ │ │ - svclt 0x0000fac3 │ │ │ │ + svclt 0x0000fabd │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b8f8cc │ │ │ │ strmi fp, [r3], r9, lsl #1 │ │ │ │ - blx 0xfe1fa10c │ │ │ │ + blx 0xfe1fa098 │ │ │ │ strmi r4, [ip], -sp, lsr #22 │ │ │ │ strbpl pc, [r4, -fp, lsl #10] @ │ │ │ │ movwls r6, #30747 @ 0x781b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ @ instruction: 0xf64d4616 │ │ │ │ - vmul.f d17, d16, d0[2] │ │ │ │ + vmul.f d17, d0, d0[2] │ │ │ │ @ instruction: 0xf7e90933 │ │ │ │ @ instruction: 0x372afbf5 │ │ │ │ @ instruction: 0xf1044605 │ │ │ │ movwcs r0, #2064 @ 0x810 │ │ │ │ movwcc lr, #10701 @ 0x29cd │ │ │ │ movwcc lr, #18893 @ 0x49cd │ │ │ │ andscc pc, r8, sp, lsr #17 │ │ │ │ @@ -240984,271 +240956,271 @@ │ │ │ │ svclt 0x004407eb │ │ │ │ subpl pc, r4, #46137344 @ 0x2c00000 │ │ │ │ strle r3, [fp], #-554 @ 0xfffffdd6 │ │ │ │ stceq 1, cr15, [r8], {13} │ │ │ │ ldmvs fp!, {r1, r3, r4, r5, r7, fp, sp, lr}^ │ │ │ │ ldmdavs r9!, {r3, r4, r5, fp, sp, lr}^ │ │ │ │ andeq lr, pc, ip, lsr #17 │ │ │ │ - bhi 0xfe60f0 │ │ │ │ + bhi 0xfe607c │ │ │ │ andcc pc, r0, ip, lsr #17 │ │ │ │ movwcs r8, #2081 @ 0x821 │ │ │ │ andls r8, r0, #48, 16 @ 0x300000 │ │ │ │ @ instruction: 0xf72d4652 │ │ │ │ - rsclt pc, sl, #6881280 @ 0x690000 │ │ │ │ + rsclt pc, sl, #10682368 @ 0xa30000 │ │ │ │ @ instruction: 0xf8598823 │ │ │ │ - b 0x9c39cc │ │ │ │ + b 0x9c3958 │ │ │ │ andsmi r0, r0, r2, lsl #6 │ │ │ │ eorhi r4, r3, r3, lsl #6 │ │ │ │ vraddhn.i16 d19, , q1 │ │ │ │ strcc r0, [r2], -pc, lsl #11 │ │ │ │ bicsle r4, r5, r4, asr #10 │ │ │ │ @ instruction: 0xf7e94658 │ │ │ │ - blmi 0x3baa24 │ │ │ │ - blls 0x2d598c │ │ │ │ + blmi 0x3ba9b0 │ │ │ │ + blls 0x2d5918 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 58) │ │ │ │ andcs fp, r0, r9 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf1ba8ff0 │ │ │ │ - svclt 0x0000fa59 │ │ │ │ + svclt 0x0000fa53 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b8f8cc │ │ │ │ strmi fp, [r2], r9, lsl #1 │ │ │ │ - blmi 0xc4d3d0 │ │ │ │ + blmi 0xc4d35c │ │ │ │ @ instruction: 0xf50a460c │ │ │ │ ldmdavs fp, {r2, r6, r8, r9, sl, ip, lr} │ │ │ │ @ instruction: 0xf04f9307 │ │ │ │ ldrmi r0, [r6], -r0, lsl #6 │ │ │ │ - stmiane r8, {r0, r2, r3, r6, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + stmdane r8, {r0, r2, r3, r6, r9, sl, ip, sp, lr, pc}^ │ │ │ │ ldmdaeq r3!, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ - blx 0xfe439926 │ │ │ │ + blx 0xfe4398b2 │ │ │ │ @ instruction: 0x46053718 │ │ │ │ ldmdbeq r0, {r2, r8, ip, sp, lr, pc} │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ stmib sp, {r1, r8, r9, ip, sp}^ │ │ │ │ @ instruction: 0xf8ad3304 │ │ │ │ @ instruction: 0x072a3018 │ │ │ │ strbeq sp, [fp, r0, lsr #32]! │ │ │ │ @ instruction: 0xf50abf44 │ │ │ │ andscc r5, r8, #68, 4 @ 0x40000004 │ │ │ │ @ instruction: 0xf10dd40b │ │ │ │ ldmvs sl!, {r3, sl, fp} │ │ │ │ ldmdavs r8!, {r0, r1, r3, r4, r5, r6, r7, fp, sp, lr} │ │ │ │ stmia ip!, {r0, r3, r4, r5, r6, fp, sp, lr} │ │ │ │ - bge 0x17b9f4 │ │ │ │ + bge 0x17b980 │ │ │ │ @ instruction: 0xf8ac8a3b │ │ │ │ andls r3, r0, #0 │ │ │ │ ldrbmi r2, [sl], -r0, lsl #6 │ │ │ │ ldmdavs r0!, {r0, r5, fp, sp, lr} │ │ │ │ - @ instruction: 0xf916f72f │ │ │ │ + @ instruction: 0xf950f72f │ │ │ │ stmdavs r3!, {r1, r3, r5, r6, r7, r9, ip, sp, pc} │ │ │ │ eorscs pc, r2, r8, asr r8 @ │ │ │ │ andsmi r4, r0, r8, asr r0 │ │ │ │ eorvs r4, r0, r8, asr r0 │ │ │ │ vraddhn.i16 d19, , q2 │ │ │ │ strcc r1, [r4], -pc, lsl #10 │ │ │ │ bicsle r4, r6, ip, asr #10 │ │ │ │ @ instruction: 0xf7e94650 │ │ │ │ - blmi 0x3ba954 │ │ │ │ - blls 0x2d5a5c │ │ │ │ + blmi 0x3ba8e0 │ │ │ │ + blls 0x2d59e8 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 58) │ │ │ │ andcs fp, r0, r9 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf1ba8ff0 │ │ │ │ - svclt 0x0000f9f1 │ │ │ │ + svclt 0x0000f9eb │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ strmi r4, [ip], -r2, lsl #13 │ │ │ │ strbpl pc, [r4, -sl, lsl #10] @ │ │ │ │ @ instruction: 0x372ab296 │ │ │ │ - blx 0xcb99e2 │ │ │ │ + blx 0xcb996e │ │ │ │ ldmdbeq r0, {r2, r8, ip, sp, lr, pc} │ │ │ │ and r4, r4, r5, lsl #12 │ │ │ │ vraddhn.i16 d19, , q1 │ │ │ │ strbmi r0, [ip, #-1423] @ 0xfffffa71 │ │ │ │ @ instruction: 0x07ebd018 │ │ │ │ @ instruction: 0x4639d5f8 │ │ │ │ @ instruction: 0xf8b44630 │ │ │ │ @ instruction: 0xf7278000 │ │ │ │ - bllt 0x153b85c │ │ │ │ + bllt 0x153b8d0 │ │ │ │ @ instruction: 0x46404639 │ │ │ │ - @ instruction: 0xff7af727 │ │ │ │ + @ instruction: 0xffb4f727 │ │ │ │ @ instruction: 0x4630b9b8 │ │ │ │ @ instruction: 0x4641463a │ │ │ │ @ instruction: 0xf73c3402 │ │ │ │ - vqrdmulh.s , , d3[0] │ │ │ │ + vmvn.i32 , #14548991 @ 0x00ddffff │ │ │ │ strmi r0, [r6], -pc, lsl #11 │ │ │ │ mvnle r4, ip, asr #10 │ │ │ │ @ instruction: 0xf7e94650 │ │ │ │ ldrtmi pc, [r0], -sp, lsl #23 @ │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0x464087f0 │ │ │ │ @ instruction: 0xf73f4639 │ │ │ │ - @ instruction: 0xf50afd85 │ │ │ │ + @ instruction: 0xf50afdbf │ │ │ │ strmi r5, [r0], r0, asr #4 │ │ │ │ msrcc CPSR_fx, r2 @ │ │ │ │ movweq pc, #4163 @ 0x1043 @ │ │ │ │ msrcc CPSR_fx, r2, lsr #17 │ │ │ │ @ instruction: 0x4630e7d9 │ │ │ │ @ instruction: 0xf73f4639 │ │ │ │ - @ instruction: 0xf50afd77 │ │ │ │ + @ instruction: 0xf50afdb1 │ │ │ │ strmi r5, [r6], -r0, asr #4 │ │ │ │ msrcc CPSR_fx, r2 @ │ │ │ │ movweq pc, #4163 @ 0x1043 @ │ │ │ │ msrcc CPSR_fx, r2, lsr #17 │ │ │ │ svclt 0x0000e7c6 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ strmi r4, [ip], -r2, lsl #13 │ │ │ │ strbpl pc, [r4, -sl, lsl #10] @ │ │ │ │ @ instruction: 0x37184616 │ │ │ │ - blx 0xff5b9a98 │ │ │ │ + blx 0xff5b9a24 │ │ │ │ ldmdbeq r0, {r2, r8, ip, sp, lr, pc} │ │ │ │ strbeq r4, [fp, r5, lsl #12]! │ │ │ │ strcc sp, [r4], #-1041 @ 0xfffffbef │ │ │ │ - strne pc, [pc, #-965] @ 0xfb73f │ │ │ │ + strne pc, [pc, #-965] @ 0xfb6cb │ │ │ │ mvnsle r4, ip, asr #10 │ │ │ │ @ instruction: 0xf7e94650 │ │ │ │ ldrtmi pc, [r0], -r9, asr #22 @ │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0x463987f0 │ │ │ │ @ instruction: 0xf8d44630 │ │ │ │ @ instruction: 0xf7278000 │ │ │ │ - ldmdblt r8, {r0, r2, r3, r7, r8, r9, sl, fp, ip, sp, lr, pc}^ │ │ │ │ + ldmdblt r8, {r0, r1, r2, r6, r7, r8, r9, sl, fp, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0x46404639 │ │ │ │ - @ instruction: 0xff88f727 │ │ │ │ + @ instruction: 0xffc2f727 │ │ │ │ ldrtmi fp, [r0], -r8, asr #19 │ │ │ │ @ instruction: 0x4641463a │ │ │ │ - ldc2 7, cr15, [ip, #-240] @ 0xffffff10 │ │ │ │ + ldc2l 7, cr15, [r6, #-240] @ 0xffffff10 │ │ │ │ ldrb r4, [sl, r6, lsl #12] │ │ │ │ @ instruction: 0x46394630 │ │ │ │ - ldc2l 7, cr15, [r8, #-252] @ 0xffffff04 │ │ │ │ + ldc2 7, cr15, [r2, #252] @ 0xfc │ │ │ │ subpl pc, r0, #41943040 @ 0x2800000 │ │ │ │ ldrtmi r4, [r9], -r6, lsl #12 │ │ │ │ @ instruction: 0xf8b24640 │ │ │ │ @ instruction: 0xf0433118 │ │ │ │ @ instruction: 0xf8a20301 │ │ │ │ @ instruction: 0xf7273118 │ │ │ │ - stmdacs r0, {r0, r1, r2, r3, r5, r6, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r3, r5, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ strbmi sp, [r0], -r5, ror #1 │ │ │ │ @ instruction: 0xf73f4639 │ │ │ │ - @ instruction: 0xf50afd45 │ │ │ │ + @ instruction: 0xf50afd7f │ │ │ │ strmi r5, [r0], r0, asr #4 │ │ │ │ @ instruction: 0x3118f8b2 │ │ │ │ movweq pc, #4163 @ 0x1043 @ │ │ │ │ tstpcc r8, r2, lsr #17 @ p-variant is OBSOLETE │ │ │ │ svclt 0x0000e7d7 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ strmi r4, [ip], -r2, lsl #13 │ │ │ │ strbpl pc, [r4, -sl, lsl #10] @ │ │ │ │ @ instruction: 0x372ab296 │ │ │ │ - blx 0x1eb9b50 │ │ │ │ + blx 0x1eb9adc │ │ │ │ ldmdbeq r0, {r2, r8, ip, sp, lr, pc} │ │ │ │ and r4, r4, r5, lsl #12 │ │ │ │ vraddhn.i16 d19, , q1 │ │ │ │ strbmi r0, [ip, #-1423] @ 0xfffffa71 │ │ │ │ @ instruction: 0x07ebd018 │ │ │ │ @ instruction: 0x4639d5f8 │ │ │ │ @ instruction: 0xf8b44630 │ │ │ │ @ instruction: 0xf7278000 │ │ │ │ - bllt 0x153b6ec │ │ │ │ + bllt 0x153b760 │ │ │ │ @ instruction: 0x46404639 │ │ │ │ - cdp2 7, 12, cr15, cr2, cr7, {1} │ │ │ │ + cdp2 7, 15, cr15, cr12, cr7, {1} │ │ │ │ @ instruction: 0x4630b9b8 │ │ │ │ @ instruction: 0x4641463a │ │ │ │ @ instruction: 0xf73c3402 │ │ │ │ - @ instruction: 0xf3c5fc9b │ │ │ │ + @ instruction: 0xf3c5fcd5 │ │ │ │ strmi r0, [r6], -pc, lsl #11 │ │ │ │ mvnle r4, ip, asr #10 │ │ │ │ @ instruction: 0xf7e94650 │ │ │ │ @ instruction: 0x4630fad5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0x464087f0 │ │ │ │ @ instruction: 0xf73f4639 │ │ │ │ - @ instruction: 0xf50afccd │ │ │ │ + @ instruction: 0xf50afd07 │ │ │ │ strmi r5, [r0], r0, asr #4 │ │ │ │ msrcc CPSR_fx, r2 @ │ │ │ │ movweq pc, #4163 @ 0x1043 @ │ │ │ │ msrcc CPSR_fx, r2, lsr #17 │ │ │ │ @ instruction: 0x4630e7d9 │ │ │ │ @ instruction: 0xf73f4639 │ │ │ │ - @ instruction: 0xf50afcbf │ │ │ │ + @ instruction: 0xf50afcf9 │ │ │ │ strmi r5, [r6], -r0, asr #4 │ │ │ │ msrcc CPSR_fx, r2 @ │ │ │ │ movweq pc, #4163 @ 0x1043 @ │ │ │ │ msrcc CPSR_fx, r2, lsr #17 │ │ │ │ svclt 0x0000e7c6 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ strmi r4, [ip], -r2, lsl #13 │ │ │ │ strbpl pc, [r4, -sl, lsl #10] @ │ │ │ │ @ instruction: 0x37184616 │ │ │ │ - blx 0x7b9c08 │ │ │ │ + blx 0x7b9b94 │ │ │ │ ldmdbeq r0, {r2, r8, ip, sp, lr, pc} │ │ │ │ strbeq r4, [fp, r5, lsl #12]! │ │ │ │ strcc sp, [r4], #-1041 @ 0xfffffbef │ │ │ │ - strne pc, [pc, #-965] @ 0xfb8af │ │ │ │ + strne pc, [pc, #-965] @ 0xfb83b │ │ │ │ mvnsle r4, ip, asr #10 │ │ │ │ @ instruction: 0xf7e94650 │ │ │ │ @ instruction: 0x4630fa91 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0x463987f0 │ │ │ │ @ instruction: 0xf8d44630 │ │ │ │ @ instruction: 0xf7278000 │ │ │ │ - ldmdblt r8, {r0, r2, r4, r6, r7, r9, sl, fp, ip, sp, lr, pc}^ │ │ │ │ + ldmdblt r8, {r0, r1, r2, r3, r8, r9, sl, fp, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0x46404639 │ │ │ │ - cdp2 7, 13, cr15, cr0, cr7, {1} │ │ │ │ + @ instruction: 0xff0af727 │ │ │ │ ldrtmi fp, [r0], -r8, asr #19 │ │ │ │ @ instruction: 0x4641463a │ │ │ │ - ldc2l 7, cr15, [r4], #-240 @ 0xffffff10 │ │ │ │ + stc2 7, cr15, [lr], #240 @ 0xf0 │ │ │ │ ldrb r4, [sl, r6, lsl #12] │ │ │ │ @ instruction: 0x46394630 │ │ │ │ - stc2 7, cr15, [r0], #252 @ 0xfc │ │ │ │ + ldc2l 7, cr15, [sl], {63} @ 0x3f │ │ │ │ subpl pc, r0, #41943040 @ 0x2800000 │ │ │ │ ldrtmi r4, [r9], -r6, lsl #12 │ │ │ │ @ instruction: 0xf8b24640 │ │ │ │ @ instruction: 0xf0433118 │ │ │ │ @ instruction: 0xf8a20301 │ │ │ │ @ instruction: 0xf7273118 │ │ │ │ - stmdacs r0, {r0, r1, r2, r4, r5, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r4, r5, r6, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ strbmi sp, [r0], -r5, ror #1 │ │ │ │ @ instruction: 0xf73f4639 │ │ │ │ - @ instruction: 0xf50afc8d │ │ │ │ + @ instruction: 0xf50afcc7 │ │ │ │ strmi r5, [r0], r0, asr #4 │ │ │ │ @ instruction: 0x3118f8b2 │ │ │ │ movweq pc, #4163 @ 0x1043 @ │ │ │ │ tstpcc r8, r2, lsr #17 @ p-variant is OBSOLETE │ │ │ │ svclt 0x0000e7d7 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @@ -241262,39 +241234,39 @@ │ │ │ │ and r4, r4, r5, lsl #12 │ │ │ │ vraddhn.i16 d19, , q1 │ │ │ │ strbmi r0, [ip, #-1423] @ 0xfffffa71 │ │ │ │ @ instruction: 0x07ebd019 │ │ │ │ @ instruction: 0x4639d5f8 │ │ │ │ @ instruction: 0xf8b44630 │ │ │ │ @ instruction: 0xf7278000 │ │ │ │ - bllt 0x173b57c │ │ │ │ + bllt 0x173b5f0 │ │ │ │ @ instruction: 0x46404639 │ │ │ │ - cdp2 7, 0, cr15, cr10, cr7, {1} │ │ │ │ + cdp2 7, 4, cr15, cr4, cr7, {1} │ │ │ │ ldrtmi fp, [r0], -r0, asr #19 │ │ │ │ vqshlu.s8 d20, d26, #0 │ │ │ │ strcc r0, [r2], #-270 @ 0xfffffef2 │ │ │ │ - blx 0xff5b9a4a │ │ │ │ - streq pc, [pc, #965] @ 0xfc121 │ │ │ │ + stc2 7, cr15, [ip], {60} @ 0x3c │ │ │ │ + streq pc, [pc, #965] @ 0xfc0ad │ │ │ │ strbmi r4, [ip, #-1542] @ 0xfffff9fa │ │ │ │ ldrbmi sp, [r0], -r5, ror #3 │ │ │ │ - blx 0x839d0c │ │ │ │ + blx 0x839c98 │ │ │ │ tstcs r0, r0, lsr r6 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0x87f0e8bd │ │ │ │ ldrtmi r4, [r9], -r0, asr #12 │ │ │ │ - ldc2 7, cr15, [r4], {63} @ 0x3f │ │ │ │ + mcrr2 7, 3, pc, lr, cr15 @ │ │ │ │ subpl pc, r0, #41943040 @ 0x2800000 │ │ │ │ @ instruction: 0xf8b24680 │ │ │ │ @ instruction: 0xf043312a │ │ │ │ @ instruction: 0xf8a20301 │ │ │ │ ldrb r3, [r8, sl, lsr #2] │ │ │ │ @ instruction: 0x46394630 │ │ │ │ - stc2 7, cr15, [r6], {63} @ 0x3f │ │ │ │ + mcrr2 7, 3, pc, r0, cr15 @ │ │ │ │ subpl pc, r0, #41943040 @ 0x2800000 │ │ │ │ @ instruction: 0xf8b24606 │ │ │ │ @ instruction: 0xf043312a │ │ │ │ @ instruction: 0xf8a20301 │ │ │ │ strb r3, [r5, sl, lsr #2] │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @@ -241303,44 +241275,44 @@ │ │ │ │ strmi r4, [ip], -r2, lsl #13 │ │ │ │ strbpl pc, [r4, -sl, lsl #10] @ │ │ │ │ @ instruction: 0x37184616 │ │ │ │ @ instruction: 0xf962f7e9 │ │ │ │ ldmdbeq r0, {r2, r8, ip, sp, lr, pc} │ │ │ │ strbeq r4, [fp, r5, lsl #12]! │ │ │ │ strcc sp, [r4], #-1041 @ 0xfffffbef │ │ │ │ - strne pc, [pc, #-965] @ 0xfba1f │ │ │ │ + strne pc, [pc, #-965] @ 0xfb9ab │ │ │ │ mvnsle r4, ip, asr #10 │ │ │ │ @ instruction: 0xf7e94650 │ │ │ │ @ instruction: 0x4630f9d9 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0x463987f0 │ │ │ │ @ instruction: 0xf8d44630 │ │ │ │ @ instruction: 0xf7278000 │ │ │ │ - stmdblt r0!, {r0, r2, r3, r4, r9, sl, fp, ip, sp, lr, pc}^ │ │ │ │ + stmdblt r0!, {r0, r1, r2, r4, r6, r9, sl, fp, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0x46404639 │ │ │ │ - cdp2 7, 1, cr15, cr8, cr7, {1} │ │ │ │ + cdp2 7, 5, cr15, cr2, cr7, {1} │ │ │ │ @ instruction: 0x4630b9d0 │ │ │ │ @ instruction: 0xf028463a │ │ │ │ @ instruction: 0xf73c4100 │ │ │ │ - strmi pc, [r6], -fp, lsr #23 │ │ │ │ + strmi pc, [r6], -r5, ror #23 │ │ │ │ @ instruction: 0x4630e7d9 │ │ │ │ @ instruction: 0xf73f4639 │ │ │ │ - @ instruction: 0xf50afbe7 │ │ │ │ + @ instruction: 0xf50afc21 │ │ │ │ strmi r5, [r6], -r0, asr #4 │ │ │ │ @ instruction: 0x46404639 │ │ │ │ @ instruction: 0x3118f8b2 │ │ │ │ movweq pc, #4163 @ 0x1043 @ │ │ │ │ tstpcc r8, r2, lsr #17 @ p-variant is OBSOLETE │ │ │ │ - ldc2l 7, cr15, [lr, #156]! @ 0x9c │ │ │ │ + cdp2 7, 3, cr15, cr8, cr7, {1} │ │ │ │ rscle r2, r4, r0, lsl #16 │ │ │ │ ldrtmi r4, [r9], -r0, asr #12 │ │ │ │ - blx 0xff639b56 │ │ │ │ + stc2 7, cr15, [lr], {63} @ 0x3f │ │ │ │ subpl pc, r0, #41943040 @ 0x2800000 │ │ │ │ @ instruction: 0xf8b24680 │ │ │ │ @ instruction: 0xf0433118 │ │ │ │ @ instruction: 0xf8a20301 │ │ │ │ bfi r3, r8, #2, #21 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @@ -241354,39 +241326,39 @@ │ │ │ │ and r4, r4, r5, lsl #12 │ │ │ │ vraddhn.i16 d19, , q1 │ │ │ │ strbmi r0, [ip, #-1423] @ 0xfffffa71 │ │ │ │ @ instruction: 0x07ebd019 │ │ │ │ @ instruction: 0x4639d5f8 │ │ │ │ @ instruction: 0xf8b44630 │ │ │ │ @ instruction: 0xf7278000 │ │ │ │ - bllt 0x173b40c │ │ │ │ + bllt 0x173b480 │ │ │ │ @ instruction: 0x46404639 │ │ │ │ - ldc2l 7, cr15, [r2, #-156] @ 0xffffff64 │ │ │ │ + stc2 7, cr15, [ip, #156] @ 0x9c │ │ │ │ ldrtmi fp, [r0], -r0, asr #19 │ │ │ │ vqshlu.s8 d20, d26, #0 │ │ │ │ strcc r0, [r2], #-270 @ 0xfffffef2 │ │ │ │ - blx 0xbb9bba │ │ │ │ - streq pc, [pc, #965] @ 0xfc291 │ │ │ │ + blx 0x1a39b46 │ │ │ │ + streq pc, [pc, #965] @ 0xfc21d │ │ │ │ strbmi r4, [ip, #-1542] @ 0xfffff9fa │ │ │ │ ldrbmi sp, [r0], -r5, ror #3 │ │ │ │ @ instruction: 0xf964f7e9 │ │ │ │ tstcs r0, r0, lsr r6 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0x87f0e8bd │ │ │ │ ldrtmi r4, [r9], -r0, asr #12 │ │ │ │ - blx 0x1839bf2 │ │ │ │ + blx 0xfe6b9b7e │ │ │ │ subpl pc, r0, #41943040 @ 0x2800000 │ │ │ │ @ instruction: 0xf8b24680 │ │ │ │ @ instruction: 0xf043312a │ │ │ │ @ instruction: 0xf8a20301 │ │ │ │ ldrb r3, [r8, sl, lsr #2] │ │ │ │ @ instruction: 0x46394630 │ │ │ │ - blx 0x14b9c0e │ │ │ │ + blx 0xfe339b9a │ │ │ │ subpl pc, r0, #41943040 @ 0x2800000 │ │ │ │ @ instruction: 0xf8b24606 │ │ │ │ @ instruction: 0xf043312a │ │ │ │ @ instruction: 0xf8a20301 │ │ │ │ strb r3, [r5, sl, lsr #2] │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @@ -241395,44 +241367,44 @@ │ │ │ │ strmi r4, [ip], -r2, lsl #13 │ │ │ │ strbpl pc, [r4, -sl, lsl #10] @ │ │ │ │ @ instruction: 0x37184616 │ │ │ │ @ instruction: 0xf8aaf7e9 │ │ │ │ ldmdbeq r0, {r2, r8, ip, sp, lr, pc} │ │ │ │ strbeq r4, [fp, r5, lsl #12]! │ │ │ │ strcc sp, [r4], #-1041 @ 0xfffffbef │ │ │ │ - strne pc, [pc, #-965] @ 0xfbb8f │ │ │ │ + strne pc, [pc, #-965] @ 0xfbb1b │ │ │ │ mvnsle r4, ip, asr #10 │ │ │ │ @ instruction: 0xf7e94650 │ │ │ │ ldrtmi pc, [r0], -r1, lsr #18 @ │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0x463987f0 │ │ │ │ @ instruction: 0xf8d44630 │ │ │ │ @ instruction: 0xf7278000 │ │ │ │ - stmdblt r0!, {r0, r2, r5, r6, r8, sl, fp, ip, sp, lr, pc}^ │ │ │ │ + stmdblt r0!, {r0, r1, r2, r3, r4, r7, r8, sl, fp, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0x46404639 │ │ │ │ - stc2l 7, cr15, [r0, #-156]! @ 0xffffff64 │ │ │ │ + ldc2 7, cr15, [sl, #156] @ 0x9c │ │ │ │ @ instruction: 0x4630b9d0 │ │ │ │ @ instruction: 0xf028463a │ │ │ │ @ instruction: 0xf73c4100 │ │ │ │ - strmi pc, [r6], -r3, lsl #22 │ │ │ │ + @ instruction: 0x4606fb3d │ │ │ │ @ instruction: 0x4630e7d9 │ │ │ │ @ instruction: 0xf73f4639 │ │ │ │ - @ instruction: 0xf50afb2f │ │ │ │ + @ instruction: 0xf50afb69 │ │ │ │ strmi r5, [r6], -r0, asr #4 │ │ │ │ @ instruction: 0x46404639 │ │ │ │ @ instruction: 0x3118f8b2 │ │ │ │ movweq pc, #4163 @ 0x1043 @ │ │ │ │ tstpcc r8, r2, lsr #17 @ p-variant is OBSOLETE │ │ │ │ - stc2l 7, cr15, [r6, #-156] @ 0xffffff64 │ │ │ │ + stc2 7, cr15, [r0, #156] @ 0x9c │ │ │ │ rscle r2, r4, r0, lsl #16 │ │ │ │ ldrtmi r4, [r9], -r0, asr #12 │ │ │ │ - blx 0x839cc6 │ │ │ │ + blx 0x16b9c52 │ │ │ │ subpl pc, r0, #41943040 @ 0x2800000 │ │ │ │ @ instruction: 0xf8b24680 │ │ │ │ @ instruction: 0xf0433118 │ │ │ │ @ instruction: 0xf8a20301 │ │ │ │ bfi r3, r8, #2, #21 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @@ -241449,30 +241421,30 @@ │ │ │ │ strmi r2, [r6], -r3, lsl #10 │ │ │ │ strbmi r4, [r8], -r7, lsr #12 │ │ │ │ @ instruction: 0xf800f7e9 │ │ │ │ strmi lr, [r2], #-2509 @ 0xfffff633 │ │ │ │ stmib sp, {r0, ip, pc}^ │ │ │ │ @ instruction: 0xf8ad4404 │ │ │ │ eormi r4, lr, #24 │ │ │ │ - blx 0x12b00b8 │ │ │ │ + blx 0x12b0044 │ │ │ │ ldrbeq pc, [fp, r4, lsl #6] @ │ │ │ │ @ instruction: 0xf509bf44 │ │ │ │ eorcc r5, sl, #68, 4 @ 0x40000004 │ │ │ │ @ instruction: 0xf10dd410 │ │ │ │ @ instruction: 0xf8d80c08 │ │ │ │ @ instruction: 0xf8d82008 │ │ │ │ @ instruction: 0xf8d8300c │ │ │ │ @ instruction: 0xf8d80000 │ │ │ │ stmia ip!, {r2, ip} │ │ │ │ - bge 0x17c090 │ │ │ │ + bge 0x17c01c │ │ │ │ @ instruction: 0x3010f8b8 │ │ │ │ andcc pc, r0, ip, lsr #17 │ │ │ │ andne pc, r4, sl, lsr r8 @ │ │ │ │ andeq pc, r4, fp, lsr r8 @ │ │ │ │ - @ instruction: 0xff36f73c │ │ │ │ + @ instruction: 0xff70f73c │ │ │ │ svclt 0x000c2800 │ │ │ │ movwcs r4, #1579 @ 0x62b │ │ │ │ adceq r4, sp, pc, lsl r3 │ │ │ │ ldccs 4, cr3, [r0], {2} │ │ │ │ bicsle fp, r4, sp, lsr #5 │ │ │ │ strbmi r9, [r8], -r1, lsl #20 │ │ │ │ stccc 8, cr15, [r4, #868]! @ 0x364 │ │ │ │ @@ -241486,26 +241458,26 @@ │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r9, sl, lsl #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - mrc2 1, 4, pc, cr12, cr9, {5} │ │ │ │ + mrc2 1, 4, pc, cr6, cr9, {5} │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b8f8cc │ │ │ │ addlt r4, r9, r4, lsr fp │ │ │ │ strcs r4, [r0, #-1665] @ 0xfffff97f │ │ │ │ stmdapl r4, {r0, r3, r8, sl, ip, sp, lr, pc}^ │ │ │ │ movwls r6, #30747 @ 0x781b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ - blx 0x8cdb18 │ │ │ │ + blx 0x8cdaa4 │ │ │ │ @ instruction: 0xf108fa82 │ │ │ │ @ instruction: 0xf7e8082a │ │ │ │ strcs pc, [r3], #-4049 @ 0xfffff02f │ │ │ │ strtmi r4, [pc], -r6, lsl #12 │ │ │ │ @ instruction: 0xf7e84648 │ │ │ │ stmib sp, {r0, r1, r3, r7, r8, r9, sl, fp, ip, sp, lr, pc}^ │ │ │ │ andls r5, r1, r2, lsl #10 │ │ │ │ @@ -241522,15 +241494,15 @@ │ │ │ │ ldrdeq pc, [r0], -r8 │ │ │ │ ldrdne pc, [r4], -r8 │ │ │ │ andeq lr, pc, ip, lsr #17 │ │ │ │ @ instruction: 0xf8b8aa02 │ │ │ │ @ instruction: 0xf8ac3010 │ │ │ │ @ instruction: 0xf83b3000 │ │ │ │ ldrbmi r0, [r1], -r5 │ │ │ │ - mcr2 7, 6, pc, cr2, cr12, {1} @ │ │ │ │ + mrc2 7, 7, pc, cr12, cr12, {1} │ │ │ │ svclt 0x000c2800 │ │ │ │ movwcs r4, #1571 @ 0x623 │ │ │ │ adceq r4, r4, pc, lsl r3 │ │ │ │ ldccs 5, cr3, [r0, #-8] │ │ │ │ bicsle fp, r5, r4, lsr #5 │ │ │ │ strbmi r9, [r8], -r1, lsl #20 │ │ │ │ stccc 8, cr15, [r4, #868]! @ 0x364 │ │ │ │ @@ -241544,15 +241516,15 @@ │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r9, sl, lsl #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - mcr2 1, 1, pc, cr8, cr9, {5} @ │ │ │ │ + mcr2 1, 1, pc, cr2, cr9, {5} @ │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b8f8cc │ │ │ │ addlt r4, r9, r4, lsr fp │ │ │ │ strcs r4, [r0], #-1665 @ 0xfffff97f │ │ │ │ @@ -241565,30 +241537,30 @@ │ │ │ │ strmi r2, [r7], -pc, lsl #10 │ │ │ │ strbmi r4, [r8], -r6, lsr #12 │ │ │ │ @ instruction: 0xff18f7e8 │ │ │ │ strmi lr, [r2], #-2509 @ 0xfffff633 │ │ │ │ stmib sp, {r0, ip, pc}^ │ │ │ │ @ instruction: 0xf8ad4404 │ │ │ │ eormi r4, pc, #24 │ │ │ │ - blx 0x12f0288 │ │ │ │ + blx 0x12f0214 │ │ │ │ ldrbeq pc, [fp, r4, lsl #6] @ │ │ │ │ @ instruction: 0xf509bf44 │ │ │ │ andscc r5, r8, #68, 4 @ 0x40000004 │ │ │ │ @ instruction: 0xf10dd410 │ │ │ │ @ instruction: 0xf8d80c08 │ │ │ │ @ instruction: 0xf8d82008 │ │ │ │ @ instruction: 0xf8d8300c │ │ │ │ @ instruction: 0xf8d80000 │ │ │ │ stmia ip!, {r2, ip} │ │ │ │ - bge 0x17c260 │ │ │ │ + bge 0x17c1ec │ │ │ │ @ instruction: 0x3010f8b8 │ │ │ │ andcc pc, r0, ip, lsr #17 │ │ │ │ andne pc, r4, sl, asr r8 @ │ │ │ │ andeq pc, r4, fp, asr r8 @ │ │ │ │ - mrc2 7, 2, pc, cr6, cr12, {1} │ │ │ │ + mrc2 7, 4, pc, cr0, cr12, {1} │ │ │ │ svclt 0x000c2800 │ │ │ │ movwcs r4, #1579 @ 0x62b │ │ │ │ @ instruction: 0x012d431e │ │ │ │ ldccs 4, cr3, [r0], {4} │ │ │ │ bicsle fp, r4, sp, lsr #5 │ │ │ │ strbmi r9, [r8], -r1, lsl #20 │ │ │ │ stccc 8, cr15, [r4, #868]! @ 0x364 │ │ │ │ @@ -241602,15 +241574,15 @@ │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r9, sl, lsl #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - ldc2 1, cr15, [r4, #740]! @ 0x2e4 │ │ │ │ + stc2 1, cr15, [lr, #740]! @ 0x2e4 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b8f8cc │ │ │ │ addlt r4, r9, r4, lsr fp │ │ │ │ strcs r4, [r0], #-1665 @ 0xfffff97f │ │ │ │ @@ -241623,52 +241595,52 @@ │ │ │ │ strmi r2, [r7], -pc, lsl #10 │ │ │ │ strbmi r4, [r8], -r6, lsr #12 │ │ │ │ cdp2 7, 10, cr15, cr4, cr8, {7} │ │ │ │ strmi lr, [r2], #-2509 @ 0xfffff633 │ │ │ │ stmib sp, {r0, ip, pc}^ │ │ │ │ @ instruction: 0xf8ad4404 │ │ │ │ eormi r4, pc, #24 │ │ │ │ - blx 0x12f036c │ │ │ │ + blx 0x12f02f8 │ │ │ │ ldrbeq pc, [fp, r4, lsl #6] @ │ │ │ │ @ instruction: 0xf509bf44 │ │ │ │ andscc r5, r8, #68, 4 @ 0x40000004 │ │ │ │ @ instruction: 0xf10dd410 │ │ │ │ @ instruction: 0xf8d80c08 │ │ │ │ @ instruction: 0xf8d82008 │ │ │ │ @ instruction: 0xf8d8300c │ │ │ │ @ instruction: 0xf8d80000 │ │ │ │ stmia ip!, {r2, ip} │ │ │ │ - bge 0x17c348 │ │ │ │ + bge 0x17c2d4 │ │ │ │ @ instruction: 0x3010f8b8 │ │ │ │ andcc pc, r0, ip, lsr #17 │ │ │ │ andeq pc, r4, fp, asr r8 @ │ │ │ │ @ instruction: 0xf73c4651 │ │ │ │ - stmdacs r0, {r0, r1, r5, r6, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r2, r3, r4, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ strtmi fp, [fp], -ip, lsl #30 │ │ │ │ tstmi lr, #0, 6 │ │ │ │ strcc r0, [r4], #-301 @ 0xfffffed3 │ │ │ │ adclt r2, sp, #16, 24 @ 0x1000 │ │ │ │ - bls 0x170a88 │ │ │ │ + bls 0x170a14 │ │ │ │ @ instruction: 0xf8d94648 │ │ │ │ andsmi r3, r7, r4, lsr #27 │ │ │ │ - b 0x9cc438 │ │ │ │ + b 0x9cc3c4 │ │ │ │ adcslt r0, r6, #134217728 @ 0x8000000 │ │ │ │ @ instruction: 0xf8c94333 │ │ │ │ @ instruction: 0xf7e83da4 │ │ │ │ - blmi 0x3bbff4 │ │ │ │ - blls 0x2d63bc │ │ │ │ + blmi 0x3bbf80 │ │ │ │ + blls 0x2d6348 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 58) │ │ │ │ andcs fp, r0, r9 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf1b98ff0 │ │ │ │ - svclt 0x0000fd41 │ │ │ │ + svclt 0x0000fd3b │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b8f8cc │ │ │ │ addlt r4, r9, r4, lsr fp │ │ │ │ strcs r4, [r0], #-1665 @ 0xfffff97f │ │ │ │ @@ -241681,30 +241653,30 @@ │ │ │ │ strmi r2, [r6], -r3, lsl #10 │ │ │ │ strbmi r4, [r8], -r7, lsr #12 │ │ │ │ cdp2 7, 3, cr15, cr0, cr8, {7} │ │ │ │ strmi lr, [r2], #-2509 @ 0xfffff633 │ │ │ │ stmib sp, {r0, ip, pc}^ │ │ │ │ @ instruction: 0xf8ad4404 │ │ │ │ eormi r4, lr, #24 │ │ │ │ - blx 0x12b0458 │ │ │ │ + blx 0x12b03e4 │ │ │ │ ldrbeq pc, [fp, r4, lsl #6] @ │ │ │ │ @ instruction: 0xf509bf44 │ │ │ │ eorcc r5, sl, #68, 4 @ 0x40000004 │ │ │ │ @ instruction: 0xf10dd410 │ │ │ │ @ instruction: 0xf8d80c08 │ │ │ │ @ instruction: 0xf8d82008 │ │ │ │ @ instruction: 0xf8d8300c │ │ │ │ @ instruction: 0xf8d80000 │ │ │ │ stmia ip!, {r2, ip} │ │ │ │ - bge 0x17c430 │ │ │ │ + bge 0x17c3bc │ │ │ │ @ instruction: 0x3010f8b8 │ │ │ │ andcc pc, r0, ip, lsr #17 │ │ │ │ andne pc, r4, sl, lsr r8 @ │ │ │ │ andeq pc, r4, fp, lsr r8 @ │ │ │ │ - stc2l 7, cr15, [r6, #-240]! @ 0xffffff10 │ │ │ │ + stc2 7, cr15, [r0, #240]! @ 0xf0 │ │ │ │ svclt 0x00142800 │ │ │ │ movwcs r4, #1579 @ 0x62b │ │ │ │ adceq r4, sp, pc, lsl r3 │ │ │ │ ldccs 4, cr3, [r0], {2} │ │ │ │ bicsle fp, r4, sp, lsr #5 │ │ │ │ strbmi r9, [r8], -r1, lsl #20 │ │ │ │ stccc 8, cr15, [r4, #868]! @ 0x364 │ │ │ │ @@ -241718,26 +241690,26 @@ │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r9, sl, lsl #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - stc2l 1, cr15, [ip], {185} @ 0xb9 │ │ │ │ + stc2l 1, cr15, [r6], {185} @ 0xb9 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b8f8cc │ │ │ │ addlt r4, r9, r4, lsr fp │ │ │ │ strcs r4, [r0, #-1665] @ 0xfffff97f │ │ │ │ stmdapl r4, {r0, r3, r8, sl, ip, sp, lr, pc}^ │ │ │ │ movwls r6, #30747 @ 0x781b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ - blx 0x8cdeb8 │ │ │ │ + blx 0x8cde44 │ │ │ │ @ instruction: 0xf108fa82 │ │ │ │ @ instruction: 0xf7e8082a │ │ │ │ strcs pc, [r3], #-3585 @ 0xfffff1ff │ │ │ │ strtmi r4, [pc], -r6, lsl #12 │ │ │ │ @ instruction: 0xf7e84648 │ │ │ │ stmib sp, {r0, r1, r3, r4, r5, r7, r8, sl, fp, ip, sp, lr, pc}^ │ │ │ │ andls r5, r1, r2, lsl #10 │ │ │ │ @@ -241754,15 +241726,15 @@ │ │ │ │ ldrdeq pc, [r0], -r8 │ │ │ │ ldrdne pc, [r4], -r8 │ │ │ │ andeq lr, pc, ip, lsr #17 │ │ │ │ @ instruction: 0xf8b8aa02 │ │ │ │ @ instruction: 0xf8ac3010 │ │ │ │ @ instruction: 0xf83b3000 │ │ │ │ ldrbmi r0, [r1], -r5 │ │ │ │ - ldc2l 7, cr15, [r2], #240 @ 0xf0 │ │ │ │ + stc2 7, cr15, [ip, #-240]! @ 0xffffff10 │ │ │ │ svclt 0x00142800 │ │ │ │ movwcs r4, #1571 @ 0x623 │ │ │ │ adceq r4, r4, pc, lsl r3 │ │ │ │ ldccs 5, cr3, [r0, #-8] │ │ │ │ bicsle fp, r5, r4, lsr #5 │ │ │ │ strbmi r9, [r8], -r1, lsl #20 │ │ │ │ stccc 8, cr15, [r4, #868]! @ 0x364 │ │ │ │ @@ -241776,15 +241748,15 @@ │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r9, sl, lsl #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - mrrc2 1, 11, pc, r8, cr9 @ │ │ │ │ + mrrc2 1, 11, pc, r2, cr9 @ │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b8f8cc │ │ │ │ addlt r4, r9, r4, lsr fp │ │ │ │ strcs r4, [r0], #-1665 @ 0xfffff97f │ │ │ │ @@ -241797,30 +241769,30 @@ │ │ │ │ strmi r2, [r7], -pc, lsl #10 │ │ │ │ strbmi r4, [r8], -r6, lsr #12 │ │ │ │ stc2l 7, cr15, [r8, #-928] @ 0xfffffc60 │ │ │ │ strmi lr, [r2], #-2509 @ 0xfffff633 │ │ │ │ stmib sp, {r0, ip, pc}^ │ │ │ │ @ instruction: 0xf8ad4404 │ │ │ │ eormi r4, pc, #24 │ │ │ │ - blx 0x12f0628 │ │ │ │ + blx 0x12f05b4 │ │ │ │ ldrbeq pc, [fp, r4, lsl #6] @ │ │ │ │ @ instruction: 0xf509bf44 │ │ │ │ andscc r5, r8, #68, 4 @ 0x40000004 │ │ │ │ @ instruction: 0xf10dd410 │ │ │ │ @ instruction: 0xf8d80c08 │ │ │ │ @ instruction: 0xf8d82008 │ │ │ │ @ instruction: 0xf8d8300c │ │ │ │ @ instruction: 0xf8d80000 │ │ │ │ stmia ip!, {r2, ip} │ │ │ │ - bge 0x17c600 │ │ │ │ + bge 0x17c58c │ │ │ │ @ instruction: 0x3010f8b8 │ │ │ │ andcc pc, r0, ip, lsr #17 │ │ │ │ andne pc, r4, sl, asr r8 @ │ │ │ │ andeq pc, r4, fp, asr r8 @ │ │ │ │ - stc2 7, cr15, [r6], {60} @ 0x3c │ │ │ │ + stc2l 7, cr15, [r0], {60} @ 0x3c │ │ │ │ svclt 0x00142800 │ │ │ │ movwcs r4, #1579 @ 0x62b │ │ │ │ @ instruction: 0x012d431e │ │ │ │ ldccs 4, cr3, [r0], {4} │ │ │ │ bicsle fp, r4, sp, lsr #5 │ │ │ │ strbmi r9, [r8], -r1, lsl #20 │ │ │ │ stccc 8, cr15, [r4, #868]! @ 0x364 │ │ │ │ @@ -241834,15 +241806,15 @@ │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r9, sl, lsl #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - blx 0xffa38d16 │ │ │ │ + blx 0xff8b8ca2 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b8f8cc │ │ │ │ addlt r4, r9, r4, lsr fp │ │ │ │ strcs r4, [r0], #-1665 @ 0xfffff97f │ │ │ │ @@ -241855,52 +241827,52 @@ │ │ │ │ strmi r2, [r7], -pc, lsl #10 │ │ │ │ strbmi r4, [r8], -r6, lsr #12 │ │ │ │ ldc2l 7, cr15, [r4], {232} @ 0xe8 │ │ │ │ strmi lr, [r2], #-2509 @ 0xfffff633 │ │ │ │ stmib sp, {r0, ip, pc}^ │ │ │ │ @ instruction: 0xf8ad4404 │ │ │ │ eormi r4, pc, #24 │ │ │ │ - blx 0x12f070c │ │ │ │ + blx 0x12f0698 │ │ │ │ ldrbeq pc, [fp, r4, lsl #6] @ │ │ │ │ @ instruction: 0xf509bf44 │ │ │ │ andscc r5, r8, #68, 4 @ 0x40000004 │ │ │ │ @ instruction: 0xf10dd410 │ │ │ │ @ instruction: 0xf8d80c08 │ │ │ │ @ instruction: 0xf8d82008 │ │ │ │ @ instruction: 0xf8d8300c │ │ │ │ @ instruction: 0xf8d80000 │ │ │ │ stmia ip!, {r2, ip} │ │ │ │ - bge 0x17c6e8 │ │ │ │ + bge 0x17c674 │ │ │ │ @ instruction: 0x3010f8b8 │ │ │ │ andcc pc, r0, ip, lsr #17 │ │ │ │ andeq pc, r4, fp, asr r8 @ │ │ │ │ @ instruction: 0xf73c4651 │ │ │ │ - stmdacs r0, {r0, r1, r4, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r2, r3, r6, sl, fp, ip, sp, lr, pc} │ │ │ │ qadd16mi fp, fp, r4 │ │ │ │ tstmi lr, #0, 6 │ │ │ │ strcc r0, [r4], #-301 @ 0xfffffed3 │ │ │ │ adclt r2, sp, #16, 24 @ 0x1000 │ │ │ │ - bls 0x170e28 │ │ │ │ + bls 0x170db4 │ │ │ │ @ instruction: 0xf8d94648 │ │ │ │ andsmi r3, r7, r4, lsr #27 │ │ │ │ - b 0x9cc7d8 │ │ │ │ + b 0x9cc764 │ │ │ │ adcslt r0, r6, #134217728 @ 0x8000000 │ │ │ │ @ instruction: 0xf8c94333 │ │ │ │ @ instruction: 0xf7e83da4 │ │ │ │ - blmi 0x3bbc54 │ │ │ │ - blls 0x2d675c │ │ │ │ + blmi 0x3bbbe0 │ │ │ │ + blls 0x2d66e8 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 58) │ │ │ │ andcs fp, r0, r9 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf1b98ff0 │ │ │ │ - svclt 0x0000fb71 │ │ │ │ + svclt 0x0000fb6b │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b8f8cc │ │ │ │ addlt r4, r9, r4, lsr fp │ │ │ │ strcs r4, [r0], #-1665 @ 0xfffff97f │ │ │ │ @@ -241913,30 +241885,30 @@ │ │ │ │ strmi r2, [r6], -r3, lsl #10 │ │ │ │ strbmi r4, [r8], -r7, lsr #12 │ │ │ │ stc2l 7, cr15, [r0], #-928 @ 0xfffffc60 │ │ │ │ strmi lr, [r2], #-2509 @ 0xfffff633 │ │ │ │ stmib sp, {r0, ip, pc}^ │ │ │ │ @ instruction: 0xf8ad4404 │ │ │ │ eormi r4, lr, #24 │ │ │ │ - blx 0x12b07f8 │ │ │ │ + blx 0x12b0784 │ │ │ │ ldrbeq pc, [fp, r4, lsl #6] @ │ │ │ │ @ instruction: 0xf509bf44 │ │ │ │ eorcc r5, sl, #68, 4 @ 0x40000004 │ │ │ │ @ instruction: 0xf10dd410 │ │ │ │ @ instruction: 0xf8d80c08 │ │ │ │ @ instruction: 0xf8d82008 │ │ │ │ @ instruction: 0xf8d8300c │ │ │ │ @ instruction: 0xf8d80000 │ │ │ │ stmia ip!, {r2, ip} │ │ │ │ - bge 0x17c7d0 │ │ │ │ + bge 0x17c75c │ │ │ │ @ instruction: 0x3010f8b8 │ │ │ │ andcc pc, r0, ip, lsr #17 │ │ │ │ andne pc, r4, fp, lsr r8 @ │ │ │ │ andeq pc, r4, sl, lsr r8 @ │ │ │ │ - blx 0xfe6ba49a │ │ │ │ + blx 0xff53a426 │ │ │ │ svclt 0x00d42800 │ │ │ │ movwcs r4, #1579 @ 0x62b │ │ │ │ adceq r4, sp, pc, lsl r3 │ │ │ │ ldccs 4, cr3, [r0], {2} │ │ │ │ bicsle fp, r4, sp, lsr #5 │ │ │ │ strbmi r9, [r8], -r1, lsl #20 │ │ │ │ stccc 8, cr15, [r4, #868]! @ 0x364 │ │ │ │ @@ -241950,26 +241922,26 @@ │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r9, sl, lsl #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - blx 0x38ee4 │ │ │ │ + blx 0xffeb8e70 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b8f8cc │ │ │ │ addlt r4, r9, r4, lsr fp │ │ │ │ strcs r4, [r0, #-1665] @ 0xfffff97f │ │ │ │ stmdapl r4, {r0, r3, r8, sl, ip, sp, lr, pc}^ │ │ │ │ movwls r6, #30747 @ 0x781b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ - blx 0x8ce258 │ │ │ │ + blx 0x8ce1e4 │ │ │ │ @ instruction: 0xf108fa82 │ │ │ │ @ instruction: 0xf7e8082a │ │ │ │ strcs pc, [r3], #-3121 @ 0xfffff3cf │ │ │ │ strtmi r4, [pc], -r6, lsl #12 │ │ │ │ @ instruction: 0xf7e84648 │ │ │ │ stmib sp, {r0, r1, r3, r5, r6, r7, r8, r9, fp, ip, sp, lr, pc}^ │ │ │ │ andls r5, r1, r2, lsl #10 │ │ │ │ @@ -241986,15 +241958,15 @@ │ │ │ │ ldrdeq pc, [r0], -r8 │ │ │ │ ldrdne pc, [r4], -r8 │ │ │ │ andeq lr, pc, ip, lsr #17 │ │ │ │ @ instruction: 0xf8b8aa02 │ │ │ │ @ instruction: 0xf8ac3010 │ │ │ │ @ instruction: 0xf83b3000 │ │ │ │ ldrbmi r1, [r0], -r5 │ │ │ │ - blx 0x9ba582 │ │ │ │ + blx 0x183a50e │ │ │ │ svclt 0x00d42800 │ │ │ │ movwcs r4, #1571 @ 0x623 │ │ │ │ adceq r4, r4, pc, lsl r3 │ │ │ │ ldccs 5, cr3, [r0, #-8] │ │ │ │ bicsle fp, r5, r4, lsr #5 │ │ │ │ strbmi r9, [r8], -r1, lsl #20 │ │ │ │ stccc 8, cr15, [r4, #868]! @ 0x364 │ │ │ │ @@ -242008,200 +241980,200 @@ │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r9, sl, lsl #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - blx 0xfe338fcc │ │ │ │ + blx 0xfe1b8f58 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b8f8cc │ │ │ │ addlt r4, r9, r4, lsr fp │ │ │ │ strcs r4, [r0], #-1665 @ 0xfffff97f │ │ │ │ stmdapl r4, {r0, r3, r8, sl, ip, sp, lr, pc}^ │ │ │ │ movwls r6, #30747 @ 0x781b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ ldrmi r4, [r2], fp, lsl #13 │ │ │ │ ldmdaeq r8, {r3, r8, ip, sp, lr, pc} │ │ │ │ - blx 0xff0ba8be │ │ │ │ + blx 0xff0ba84a │ │ │ │ strmi r2, [r7], -pc, lsl #10 │ │ │ │ strbmi r4, [r8], -r6, lsr #12 │ │ │ │ - blx 0x1f3a8ca │ │ │ │ + blx 0x1f3a856 │ │ │ │ strmi lr, [r2], #-2509 @ 0xfffff633 │ │ │ │ stmib sp, {r0, ip, pc}^ │ │ │ │ @ instruction: 0xf8ad4404 │ │ │ │ eormi r4, pc, #24 │ │ │ │ - blx 0x12f09c8 │ │ │ │ + blx 0x12f0954 │ │ │ │ ldrbeq pc, [fp, r4, lsl #6] @ │ │ │ │ @ instruction: 0xf509bf44 │ │ │ │ andscc r5, r8, #68, 4 @ 0x40000004 │ │ │ │ @ instruction: 0xf10dd410 │ │ │ │ @ instruction: 0xf8d80c08 │ │ │ │ @ instruction: 0xf8d82008 │ │ │ │ @ instruction: 0xf8d8300c │ │ │ │ @ instruction: 0xf8d80000 │ │ │ │ stmia ip!, {r2, ip} │ │ │ │ - bge 0x17c9a0 │ │ │ │ + bge 0x17c92c │ │ │ │ @ instruction: 0x3010f8b8 │ │ │ │ andcc pc, r0, ip, lsr #17 │ │ │ │ andne pc, r4, fp, asr r8 @ │ │ │ │ andeq pc, r4, sl, asr r8 @ │ │ │ │ - blx 0xfeeba668 │ │ │ │ + blx 0xffd3a5f4 │ │ │ │ svclt 0x00d42800 │ │ │ │ movwcs r4, #1579 @ 0x62b │ │ │ │ @ instruction: 0x012d431e │ │ │ │ ldccs 4, cr3, [r0], {4} │ │ │ │ bicsle fp, r4, sp, lsr #5 │ │ │ │ strbmi r9, [r8], -r1, lsl #20 │ │ │ │ stccc 8, cr15, [r4, #868]! @ 0x364 │ │ │ │ eorsmi r4, lr, r7, lsl r0 │ │ │ │ movweq lr, #10787 @ 0x2a23 │ │ │ │ teqmi r3, #1610612747 @ 0x6000000b │ │ │ │ stccc 8, cr15, [r4, #804]! @ 0x324 │ │ │ │ - blx 0x3a94a │ │ │ │ + blx 0x3a8d6 │ │ │ │ ldmdavs sl, {r0, r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r7, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r9, sl, lsl #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - blx 0x6390b4 │ │ │ │ + blx 0x4b9040 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b8f8cc │ │ │ │ addlt r4, r9, r4, lsr fp │ │ │ │ strcs r4, [r0], #-1665 @ 0xfffff97f │ │ │ │ stmdapl r4, {r0, r3, r8, sl, ip, sp, lr, pc}^ │ │ │ │ movwls r6, #30747 @ 0x781b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ ldrmi r4, [r2], fp, lsl #13 │ │ │ │ ldmdaeq r8, {r3, r8, ip, sp, lr, pc} │ │ │ │ - blx 0x13ba9a6 │ │ │ │ + blx 0x13ba932 │ │ │ │ strmi r2, [r7], -pc, lsl #10 │ │ │ │ strbmi r4, [r8], -r6, lsr #12 │ │ │ │ - blx 0x23a9b2 │ │ │ │ + blx 0x23a93e │ │ │ │ strmi lr, [r2], #-2509 @ 0xfffff633 │ │ │ │ stmib sp, {r0, ip, pc}^ │ │ │ │ @ instruction: 0xf8ad4404 │ │ │ │ eormi r4, pc, #24 │ │ │ │ - blx 0x12f0aac │ │ │ │ + blx 0x12f0a38 │ │ │ │ ldrbeq pc, [fp, r4, lsl #6] @ │ │ │ │ @ instruction: 0xf509bf44 │ │ │ │ andscc r5, r8, #68, 4 @ 0x40000004 │ │ │ │ @ instruction: 0xf10dd410 │ │ │ │ @ instruction: 0xf8d80c08 │ │ │ │ @ instruction: 0xf8d82008 │ │ │ │ @ instruction: 0xf8d8300c │ │ │ │ @ instruction: 0xf8d80000 │ │ │ │ stmia ip!, {r2, ip} │ │ │ │ - bge 0x17ca88 │ │ │ │ + bge 0x17ca14 │ │ │ │ @ instruction: 0x3010f8b8 │ │ │ │ andcc pc, r0, ip, lsr #17 │ │ │ │ andne pc, r4, fp, asr r8 @ │ │ │ │ @ instruction: 0xf73c4650 │ │ │ │ - stmdacs r0, {r0, r1, r6, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r2, r3, r4, r5, r6, r9, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0x462bbfd4 │ │ │ │ tstmi lr, #0, 6 │ │ │ │ strcc r0, [r4], #-301 @ 0xfffffed3 │ │ │ │ adclt r2, sp, #16, 24 @ 0x1000 │ │ │ │ - bls 0x1711c8 │ │ │ │ + bls 0x171154 │ │ │ │ @ instruction: 0xf8d94648 │ │ │ │ andsmi r3, r7, r4, lsr #27 │ │ │ │ - b 0x9ccb78 │ │ │ │ + b 0x9ccb04 │ │ │ │ adcslt r0, r6, #134217728 @ 0x8000000 │ │ │ │ @ instruction: 0xf8c94333 │ │ │ │ @ instruction: 0xf7e83da4 │ │ │ │ - blmi 0x3bb8b4 │ │ │ │ - blls 0x2d6afc │ │ │ │ + blmi 0x3bb840 │ │ │ │ + blls 0x2d6a88 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 58) │ │ │ │ andcs fp, r0, r9 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf1b98ff0 │ │ │ │ - svclt 0x0000f9a1 │ │ │ │ + svclt 0x0000f99b │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b8f8cc │ │ │ │ addlt r4, r9, r4, lsr fp │ │ │ │ strcs r4, [r0], #-1665 @ 0xfffff97f │ │ │ │ stmdapl r4, {r0, r3, r8, sl, ip, sp, lr, pc}^ │ │ │ │ movwls r6, #30747 @ 0x781b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ ldrmi r4, [r2], fp, lsl #13 │ │ │ │ stmdaeq sl!, {r3, r8, ip, sp, lr, pc} │ │ │ │ - blx 0xff6baa8c │ │ │ │ + blx 0xff6baa18 │ │ │ │ strmi r2, [r6], -r3, lsl #10 │ │ │ │ strbmi r4, [r8], -r7, lsr #12 │ │ │ │ - blx 0xfe53aa98 │ │ │ │ + blx 0xfe53aa24 │ │ │ │ strmi lr, [r2], #-2509 @ 0xfffff633 │ │ │ │ stmib sp, {r0, ip, pc}^ │ │ │ │ @ instruction: 0xf8ad4404 │ │ │ │ eormi r4, lr, #24 │ │ │ │ - blx 0x12b0b98 │ │ │ │ + blx 0x12b0b24 │ │ │ │ ldrbeq pc, [fp, r4, lsl #6] @ │ │ │ │ @ instruction: 0xf509bf44 │ │ │ │ eorcc r5, sl, #68, 4 @ 0x40000004 │ │ │ │ @ instruction: 0xf10dd410 │ │ │ │ @ instruction: 0xf8d80c08 │ │ │ │ @ instruction: 0xf8d82008 │ │ │ │ @ instruction: 0xf8d8300c │ │ │ │ @ instruction: 0xf8d80000 │ │ │ │ stmia ip!, {r2, ip} │ │ │ │ - bge 0x17cb70 │ │ │ │ + bge 0x17cafc │ │ │ │ @ instruction: 0x3010f8b8 │ │ │ │ andcc pc, r0, ip, lsr #17 │ │ │ │ andne pc, r4, fp, lsr r8 @ │ │ │ │ andeq pc, r4, sl, lsr r8 @ │ │ │ │ - @ instruction: 0xf9c6f73c │ │ │ │ + blx 0x13a7c4 │ │ │ │ svclt 0x00cc2800 │ │ │ │ movwcs r4, #1579 @ 0x62b │ │ │ │ adceq r4, sp, pc, lsl r3 │ │ │ │ ldccs 4, cr3, [r0], {2} │ │ │ │ bicsle fp, r4, sp, lsr #5 │ │ │ │ strbmi r9, [r8], -r1, lsl #20 │ │ │ │ stccc 8, cr15, [r4, #868]! @ 0x364 │ │ │ │ eorsmi r4, r7, r6, lsl r0 │ │ │ │ movweq lr, #10787 @ 0x2a23 │ │ │ │ teqmi fp, #-268435445 @ 0xf000000b │ │ │ │ stccc 8, cr15, [r4, #804]! @ 0x324 │ │ │ │ - blx 0x63ab1a │ │ │ │ + blx 0x63aaa6 │ │ │ │ ldmdavs sl, {r0, r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r7, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r9, sl, lsl #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - @ instruction: 0xf92cf1b9 │ │ │ │ + @ instruction: 0xf926f1b9 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b8f8cc │ │ │ │ addlt r4, r9, r4, lsr fp │ │ │ │ strcs r4, [r0, #-1665] @ 0xfffff97f │ │ │ │ stmdapl r4, {r0, r3, r8, sl, ip, sp, lr, pc}^ │ │ │ │ movwls r6, #30747 @ 0x781b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ - blx 0x8ce5f8 │ │ │ │ + blx 0x8ce584 │ │ │ │ @ instruction: 0xf108fa82 │ │ │ │ @ instruction: 0xf7e8082a │ │ │ │ strcs pc, [r3], #-2657 @ 0xfffff59f │ │ │ │ strtmi r4, [pc], -r6, lsl #12 │ │ │ │ @ instruction: 0xf7e84648 │ │ │ │ stmib sp, {r0, r1, r3, r4, r9, fp, ip, sp, lr, pc}^ │ │ │ │ andls r5, r1, r2, lsl #10 │ │ │ │ @@ -242218,37 +242190,37 @@ │ │ │ │ ldrdeq pc, [r0], -r8 │ │ │ │ ldrdne pc, [r4], -r8 │ │ │ │ andeq lr, pc, ip, lsr #17 │ │ │ │ @ instruction: 0xf8b8aa02 │ │ │ │ @ instruction: 0xf8ac3010 │ │ │ │ @ instruction: 0xf83b3000 │ │ │ │ ldrbmi r1, [r0], -r5 │ │ │ │ - @ instruction: 0xf952f73c │ │ │ │ + @ instruction: 0xf98cf73c │ │ │ │ svclt 0x00cc2800 │ │ │ │ movwcs r4, #1571 @ 0x623 │ │ │ │ adceq r4, r4, pc, lsl r3 │ │ │ │ ldccs 5, cr3, [r0, #-8] │ │ │ │ bicsle fp, r5, r4, lsr #5 │ │ │ │ strbmi r9, [r8], -r1, lsl #20 │ │ │ │ stccc 8, cr15, [r4, #868]! @ 0x364 │ │ │ │ eorsmi r4, r7, r6, lsl r0 │ │ │ │ movweq lr, #10787 @ 0x2a23 │ │ │ │ teqmi fp, #-268435445 @ 0xf000000b │ │ │ │ stccc 8, cr15, [r4, #804]! @ 0x324 │ │ │ │ - blx 0xfe93ac00 │ │ │ │ + blx 0xfe93ab8c │ │ │ │ ldmdavs sl, {r0, r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r7, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r9, sl, lsl #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - @ instruction: 0xf8b8f1b9 │ │ │ │ + @ instruction: 0xf8b2f1b9 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b8f8cc │ │ │ │ addlt r4, r9, r4, lsr fp │ │ │ │ strcs r4, [r0], #-1665 @ 0xfffff97f │ │ │ │ @@ -242261,52 +242233,52 @@ │ │ │ │ strmi r2, [r7], -pc, lsl #10 │ │ │ │ strbmi r4, [r8], -r6, lsr #12 │ │ │ │ @ instruction: 0xf9a8f7e8 │ │ │ │ strmi lr, [r2], #-2509 @ 0xfffff633 │ │ │ │ stmib sp, {r0, ip, pc}^ │ │ │ │ @ instruction: 0xf8ad4404 │ │ │ │ eormi r4, pc, #24 │ │ │ │ - blx 0x12f0d68 │ │ │ │ + blx 0x12f0cf4 │ │ │ │ ldrbeq pc, [fp, r4, lsl #6] @ │ │ │ │ @ instruction: 0xf509bf44 │ │ │ │ andscc r5, r8, #68, 4 @ 0x40000004 │ │ │ │ @ instruction: 0xf10dd410 │ │ │ │ @ instruction: 0xf8d80c08 │ │ │ │ @ instruction: 0xf8d82008 │ │ │ │ @ instruction: 0xf8d8300c │ │ │ │ @ instruction: 0xf8d80000 │ │ │ │ stmia ip!, {r2, ip} │ │ │ │ - bge 0x17cd40 │ │ │ │ + bge 0x17cccc │ │ │ │ @ instruction: 0x3010f8b8 │ │ │ │ andcc pc, r0, ip, lsr #17 │ │ │ │ andne pc, r4, fp, asr r8 @ │ │ │ │ andeq pc, r4, sl, asr r8 @ │ │ │ │ - @ instruction: 0xf8e6f73c │ │ │ │ + @ instruction: 0xf920f73c │ │ │ │ svclt 0x00cc2800 │ │ │ │ movwcs r4, #1579 @ 0x62b │ │ │ │ @ instruction: 0x012d431e │ │ │ │ ldccs 4, cr3, [r0], {4} │ │ │ │ bicsle fp, r4, sp, lsr #5 │ │ │ │ strbmi r9, [r8], -r1, lsl #20 │ │ │ │ stccc 8, cr15, [r4, #868]! @ 0x364 │ │ │ │ eorsmi r4, lr, r7, lsl r0 │ │ │ │ movweq lr, #10787 @ 0x2a23 │ │ │ │ teqmi r3, #1610612747 @ 0x6000000b │ │ │ │ stccc 8, cr15, [r4, #804]! @ 0x324 │ │ │ │ - blx 0xc3ace8 │ │ │ │ + blx 0xc3ac74 │ │ │ │ ldmdavs sl, {r0, r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r7, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r9, sl, lsl #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - @ instruction: 0xf844f1b9 │ │ │ │ + @ instruction: 0xf83ef1b9 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b8f8cc │ │ │ │ addlt r4, r9, r4, lsr fp │ │ │ │ strcs r4, [r0], #-1665 @ 0xfffff97f │ │ │ │ @@ -242319,52 +242291,52 @@ │ │ │ │ strmi r2, [r7], -pc, lsl #10 │ │ │ │ strbmi r4, [r8], -r6, lsr #12 │ │ │ │ @ instruction: 0xf934f7e8 │ │ │ │ strmi lr, [r2], #-2509 @ 0xfffff633 │ │ │ │ stmib sp, {r0, ip, pc}^ │ │ │ │ @ instruction: 0xf8ad4404 │ │ │ │ eormi r4, pc, #24 │ │ │ │ - blx 0x12f0e4c │ │ │ │ + blx 0x12f0dd8 │ │ │ │ ldrbeq pc, [fp, r4, lsl #6] @ │ │ │ │ @ instruction: 0xf509bf44 │ │ │ │ andscc r5, r8, #68, 4 @ 0x40000004 │ │ │ │ @ instruction: 0xf10dd410 │ │ │ │ @ instruction: 0xf8d80c08 │ │ │ │ @ instruction: 0xf8d82008 │ │ │ │ @ instruction: 0xf8d8300c │ │ │ │ @ instruction: 0xf8d80000 │ │ │ │ stmia ip!, {r2, ip} │ │ │ │ - bge 0x17ce28 │ │ │ │ + bge 0x17cdb4 │ │ │ │ @ instruction: 0x3010f8b8 │ │ │ │ andcc pc, r0, ip, lsr #17 │ │ │ │ andne pc, r4, fp, asr r8 @ │ │ │ │ @ instruction: 0xf73c4650 │ │ │ │ - stmdacs r0, {r0, r1, r4, r5, r6, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r2, r3, r5, r7, fp, ip, sp, lr, pc} │ │ │ │ strtmi fp, [fp], -ip, asr #31 │ │ │ │ tstmi lr, #0, 6 │ │ │ │ strcc r0, [r4], #-301 @ 0xfffffed3 │ │ │ │ adclt r2, sp, #16, 24 @ 0x1000 │ │ │ │ - bls 0x171568 │ │ │ │ + bls 0x1714f4 │ │ │ │ @ instruction: 0xf8d94648 │ │ │ │ andsmi r3, r7, r4, lsr #27 │ │ │ │ - b 0x9ccf18 │ │ │ │ + b 0x9ccea4 │ │ │ │ adcslt r0, r6, #134217728 @ 0x8000000 │ │ │ │ @ instruction: 0xf8c94333 │ │ │ │ @ instruction: 0xf7e83da4 │ │ │ │ - blmi 0x3bb514 │ │ │ │ - blls 0x2d6e9c │ │ │ │ + blmi 0x3bb4a0 │ │ │ │ + blls 0x2d6e28 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 58) │ │ │ │ andcs fp, r0, r9 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf1b88ff0 │ │ │ │ - svclt 0x0000ffd1 │ │ │ │ + svclt 0x0000ffcb │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b8f8cc │ │ │ │ addlt r4, r9, r4, lsr fp │ │ │ │ strcs r4, [r0], #-1665 @ 0xfffff97f │ │ │ │ @@ -242377,30 +242349,30 @@ │ │ │ │ strmi r2, [r6], -r3, lsl #10 │ │ │ │ strbmi r4, [r8], -r7, lsr #12 │ │ │ │ @ instruction: 0xf8c0f7e8 │ │ │ │ strmi lr, [r2], #-2509 @ 0xfffff633 │ │ │ │ stmib sp, {r0, ip, pc}^ │ │ │ │ @ instruction: 0xf8ad4404 │ │ │ │ eormi r4, lr, #24 │ │ │ │ - blx 0x12b0f38 │ │ │ │ + blx 0x12b0ec4 │ │ │ │ ldrbeq pc, [fp, r4, lsl #6] @ │ │ │ │ @ instruction: 0xf509bf44 │ │ │ │ eorcc r5, sl, #68, 4 @ 0x40000004 │ │ │ │ @ instruction: 0xf10dd410 │ │ │ │ @ instruction: 0xf8d80c08 │ │ │ │ @ instruction: 0xf8d82008 │ │ │ │ @ instruction: 0xf8d8300c │ │ │ │ @ instruction: 0xf8d80000 │ │ │ │ stmia ip!, {r2, ip} │ │ │ │ - bge 0x17cf10 │ │ │ │ + bge 0x17ce9c │ │ │ │ @ instruction: 0x3010f8b8 │ │ │ │ andcc pc, r0, ip, lsr #17 │ │ │ │ andne pc, r4, fp, lsr r8 @ │ │ │ │ andeq pc, r4, sl, lsr r8 @ │ │ │ │ - @ instruction: 0xfff6f73b │ │ │ │ + @ instruction: 0xf830f73c │ │ │ │ svclt 0x00b42800 │ │ │ │ movwcs r4, #1579 @ 0x62b │ │ │ │ adceq r4, sp, pc, lsl r3 │ │ │ │ ldccs 4, cr3, [r0], {2} │ │ │ │ bicsle fp, r4, sp, lsr #5 │ │ │ │ strbmi r9, [r8], -r1, lsl #20 │ │ │ │ stccc 8, cr15, [r4, #868]! @ 0x364 │ │ │ │ @@ -242414,26 +242386,26 @@ │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r9, sl, lsl #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - @ instruction: 0xff5cf1b8 │ │ │ │ + @ instruction: 0xff56f1b8 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b8f8cc │ │ │ │ addlt r4, r9, r4, lsr fp │ │ │ │ strcs r4, [r0, #-1665] @ 0xfffff97f │ │ │ │ stmdapl r4, {r0, r3, r8, sl, ip, sp, lr, pc}^ │ │ │ │ movwls r6, #30747 @ 0x781b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ - blx 0x8ce998 │ │ │ │ + blx 0x8ce924 │ │ │ │ @ instruction: 0xf108fa82 │ │ │ │ @ instruction: 0xf7e8082a │ │ │ │ strcs pc, [r3], #-2193 @ 0xfffff76f │ │ │ │ strtmi r4, [pc], -r6, lsl #12 │ │ │ │ @ instruction: 0xf7e84648 │ │ │ │ stmib sp, {r0, r1, r3, r6, fp, ip, sp, lr, pc}^ │ │ │ │ andls r5, r1, r2, lsl #10 │ │ │ │ @@ -242450,15 +242422,15 @@ │ │ │ │ ldrdeq pc, [r0], -r8 │ │ │ │ ldrdne pc, [r4], -r8 │ │ │ │ andeq lr, pc, ip, lsr #17 │ │ │ │ @ instruction: 0xf8b8aa02 │ │ │ │ @ instruction: 0xf8ac3010 │ │ │ │ @ instruction: 0xf83b3000 │ │ │ │ ldrbmi r1, [r0], -r5 │ │ │ │ - @ instruction: 0xff82f73b │ │ │ │ + @ instruction: 0xffbcf73b │ │ │ │ svclt 0x00b42800 │ │ │ │ movwcs r4, #1571 @ 0x623 │ │ │ │ adceq r4, r4, pc, lsl r3 │ │ │ │ ldccs 5, cr3, [r0, #-8] │ │ │ │ bicsle fp, r5, r4, lsr #5 │ │ │ │ strbmi r9, [r8], -r1, lsl #20 │ │ │ │ stccc 8, cr15, [r4, #868]! @ 0x364 │ │ │ │ @@ -242472,15 +242444,15 @@ │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r9, sl, lsl #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - mcr2 1, 7, pc, cr8, cr8, {5} @ │ │ │ │ + mcr2 1, 7, pc, cr2, cr8, {5} @ │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b8f8cc │ │ │ │ addlt r4, r9, r4, lsr fp │ │ │ │ strcs r4, [r0], #-1665 @ 0xfffff97f │ │ │ │ @@ -242493,30 +242465,30 @@ │ │ │ │ strmi r2, [r7], -pc, lsl #10 │ │ │ │ strbmi r4, [r8], -r6, lsr #12 │ │ │ │ @ instruction: 0xffd8f7e7 │ │ │ │ strmi lr, [r2], #-2509 @ 0xfffff633 │ │ │ │ stmib sp, {r0, ip, pc}^ │ │ │ │ @ instruction: 0xf8ad4404 │ │ │ │ eormi r4, pc, #24 │ │ │ │ - blx 0x12f1108 │ │ │ │ + blx 0x12f1094 │ │ │ │ ldrbeq pc, [fp, r4, lsl #6] @ │ │ │ │ @ instruction: 0xf509bf44 │ │ │ │ andscc r5, r8, #68, 4 @ 0x40000004 │ │ │ │ @ instruction: 0xf10dd410 │ │ │ │ @ instruction: 0xf8d80c08 │ │ │ │ @ instruction: 0xf8d82008 │ │ │ │ @ instruction: 0xf8d8300c │ │ │ │ @ instruction: 0xf8d80000 │ │ │ │ stmia ip!, {r2, ip} │ │ │ │ - bge 0x17d0e0 │ │ │ │ + bge 0x17d06c │ │ │ │ @ instruction: 0x3010f8b8 │ │ │ │ andcc pc, r0, ip, lsr #17 │ │ │ │ andne pc, r4, fp, asr r8 @ │ │ │ │ andeq pc, r4, sl, asr r8 @ │ │ │ │ - @ instruction: 0xff16f73b │ │ │ │ + @ instruction: 0xff50f73b │ │ │ │ svclt 0x00b42800 │ │ │ │ movwcs r4, #1579 @ 0x62b │ │ │ │ @ instruction: 0x012d431e │ │ │ │ ldccs 4, cr3, [r0], {4} │ │ │ │ bicsle fp, r4, sp, lsr #5 │ │ │ │ strbmi r9, [r8], -r1, lsl #20 │ │ │ │ stccc 8, cr15, [r4, #868]! @ 0x364 │ │ │ │ @@ -242530,15 +242502,15 @@ │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r9, sl, lsl #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - mrc2 1, 3, pc, cr4, cr8, {5} │ │ │ │ + mcr2 1, 3, pc, cr14, cr8, {5} @ │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b8f8cc │ │ │ │ addlt r4, r9, r4, lsr fp │ │ │ │ strcs r4, [r0], #-1665 @ 0xfffff97f │ │ │ │ @@ -242551,52 +242523,52 @@ │ │ │ │ strmi r2, [r7], -pc, lsl #10 │ │ │ │ strbmi r4, [r8], -r6, lsr #12 │ │ │ │ @ instruction: 0xff64f7e7 │ │ │ │ strmi lr, [r2], #-2509 @ 0xfffff633 │ │ │ │ stmib sp, {r0, ip, pc}^ │ │ │ │ @ instruction: 0xf8ad4404 │ │ │ │ eormi r4, pc, #24 │ │ │ │ - blx 0x12f11ec │ │ │ │ + blx 0x12f1178 │ │ │ │ ldrbeq pc, [fp, r4, lsl #6] @ │ │ │ │ @ instruction: 0xf509bf44 │ │ │ │ andscc r5, r8, #68, 4 @ 0x40000004 │ │ │ │ @ instruction: 0xf10dd410 │ │ │ │ @ instruction: 0xf8d80c08 │ │ │ │ @ instruction: 0xf8d82008 │ │ │ │ @ instruction: 0xf8d8300c │ │ │ │ @ instruction: 0xf8d80000 │ │ │ │ stmia ip!, {r2, ip} │ │ │ │ - bge 0x17d1c8 │ │ │ │ + bge 0x17d154 │ │ │ │ @ instruction: 0x3010f8b8 │ │ │ │ andcc pc, r0, ip, lsr #17 │ │ │ │ andne pc, r4, fp, asr r8 @ │ │ │ │ @ instruction: 0xf73b4650 │ │ │ │ - stmdacs r0, {r0, r1, r5, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r2, r3, r4, r6, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0x462bbfb4 │ │ │ │ tstmi lr, #0, 6 │ │ │ │ strcc r0, [r4], #-301 @ 0xfffffed3 │ │ │ │ adclt r2, sp, #16, 24 @ 0x1000 │ │ │ │ - bls 0x171908 │ │ │ │ + bls 0x171894 │ │ │ │ @ instruction: 0xf8d94648 │ │ │ │ andsmi r3, r7, r4, lsr #27 │ │ │ │ - b 0x9cd2b8 │ │ │ │ + b 0x9cd244 │ │ │ │ adcslt r0, r6, #134217728 @ 0x8000000 │ │ │ │ @ instruction: 0xf8c94333 │ │ │ │ @ instruction: 0xf7e73da4 │ │ │ │ - blmi 0x3bd174 │ │ │ │ - blls 0x2d723c │ │ │ │ + blmi 0x3bd100 │ │ │ │ + blls 0x2d71c8 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 58) │ │ │ │ andcs fp, r0, r9 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf1b88ff0 │ │ │ │ - svclt 0x0000fe01 │ │ │ │ + svclt 0x0000fdfb │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b8f8cc │ │ │ │ addlt r4, r9, r4, lsr fp │ │ │ │ strcs r4, [r0], #-1665 @ 0xfffff97f │ │ │ │ @@ -242609,30 +242581,30 @@ │ │ │ │ strmi r2, [r6], -r3, lsl #10 │ │ │ │ strbmi r4, [r8], -r7, lsr #12 │ │ │ │ cdp2 7, 15, cr15, cr0, cr7, {7} │ │ │ │ strmi lr, [r2], #-2509 @ 0xfffff633 │ │ │ │ stmib sp, {r0, ip, pc}^ │ │ │ │ @ instruction: 0xf8ad4404 │ │ │ │ eormi r4, lr, #24 │ │ │ │ - blx 0x12b12d8 │ │ │ │ + blx 0x12b1264 │ │ │ │ ldrbeq pc, [fp, r4, lsl #6] @ │ │ │ │ @ instruction: 0xf509bf44 │ │ │ │ eorcc r5, sl, #68, 4 @ 0x40000004 │ │ │ │ @ instruction: 0xf10dd410 │ │ │ │ @ instruction: 0xf8d80c08 │ │ │ │ @ instruction: 0xf8d82008 │ │ │ │ @ instruction: 0xf8d8300c │ │ │ │ @ instruction: 0xf8d80000 │ │ │ │ stmia ip!, {r2, ip} │ │ │ │ - bge 0x17d2b0 │ │ │ │ + bge 0x17d23c │ │ │ │ @ instruction: 0x3010f8b8 │ │ │ │ andcc pc, r0, ip, lsr #17 │ │ │ │ andne pc, r4, fp, lsr r8 @ │ │ │ │ andeq pc, r4, sl, lsr r8 @ │ │ │ │ - mcr2 7, 1, pc, cr6, cr11, {1} @ │ │ │ │ + mcr2 7, 3, pc, cr0, cr11, {1} @ │ │ │ │ svclt 0x00ac2800 │ │ │ │ movwcs r4, #1579 @ 0x62b │ │ │ │ adceq r4, sp, pc, lsl r3 │ │ │ │ ldccs 4, cr3, [r0], {2} │ │ │ │ bicsle fp, r4, sp, lsr #5 │ │ │ │ strbmi r9, [r8], -r1, lsl #20 │ │ │ │ stccc 8, cr15, [r4, #868]! @ 0x364 │ │ │ │ @@ -242646,26 +242618,26 @@ │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r9, sl, lsl #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - stc2 1, cr15, [ip, #736] @ 0x2e0 │ │ │ │ + stc2 1, cr15, [r6, #736] @ 0x2e0 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b8f8cc │ │ │ │ addlt r4, r9, r4, lsr fp │ │ │ │ strcs r4, [r0, #-1665] @ 0xfffff97f │ │ │ │ stmdapl r4, {r0, r3, r8, sl, ip, sp, lr, pc}^ │ │ │ │ movwls r6, #30747 @ 0x781b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ - blx 0x8ced38 │ │ │ │ + blx 0x8cecc4 │ │ │ │ @ instruction: 0xf108fa82 │ │ │ │ @ instruction: 0xf7e7082a │ │ │ │ strcs pc, [r3], #-3777 @ 0xfffff13f │ │ │ │ strtmi r4, [pc], -r6, lsl #12 │ │ │ │ @ instruction: 0xf7e74648 │ │ │ │ stmib sp, {r0, r1, r3, r4, r5, r6, r9, sl, fp, ip, sp, lr, pc}^ │ │ │ │ andls r5, r1, r2, lsl #10 │ │ │ │ @@ -242682,15 +242654,15 @@ │ │ │ │ ldrdeq pc, [r0], -r8 │ │ │ │ ldrdne pc, [r4], -r8 │ │ │ │ andeq lr, pc, ip, lsr #17 │ │ │ │ @ instruction: 0xf8b8aa02 │ │ │ │ @ instruction: 0xf8ac3010 │ │ │ │ @ instruction: 0xf83b3000 │ │ │ │ ldrbmi r1, [r0], -r5 │ │ │ │ - ldc2 7, cr15, [r2, #236]! @ 0xec │ │ │ │ + stc2l 7, cr15, [ip, #236]! @ 0xec │ │ │ │ svclt 0x00ac2800 │ │ │ │ movwcs r4, #1571 @ 0x623 │ │ │ │ adceq r4, r4, pc, lsl r3 │ │ │ │ ldccs 5, cr3, [r0, #-8] │ │ │ │ bicsle fp, r5, r4, lsr #5 │ │ │ │ strbmi r9, [r8], -r1, lsl #20 │ │ │ │ stccc 8, cr15, [r4, #868]! @ 0x364 │ │ │ │ @@ -242704,15 +242676,15 @@ │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r9, sl, lsl #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - ldc2 1, cr15, [r8, #-736] @ 0xfffffd20 │ │ │ │ + ldc2 1, cr15, [r2, #-736] @ 0xfffffd20 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b8f8cc │ │ │ │ addlt r4, r9, r4, lsr fp │ │ │ │ strcs r4, [r0], #-1665 @ 0xfffff97f │ │ │ │ @@ -242725,30 +242697,30 @@ │ │ │ │ strmi r2, [r7], -pc, lsl #10 │ │ │ │ strbmi r4, [r8], -r6, lsr #12 │ │ │ │ cdp2 7, 0, cr15, cr8, cr7, {7} │ │ │ │ strmi lr, [r2], #-2509 @ 0xfffff633 │ │ │ │ stmib sp, {r0, ip, pc}^ │ │ │ │ @ instruction: 0xf8ad4404 │ │ │ │ eormi r4, pc, #24 │ │ │ │ - blx 0x12f14a8 │ │ │ │ + blx 0x12f1434 │ │ │ │ ldrbeq pc, [fp, r4, lsl #6] @ │ │ │ │ @ instruction: 0xf509bf44 │ │ │ │ andscc r5, r8, #68, 4 @ 0x40000004 │ │ │ │ @ instruction: 0xf10dd410 │ │ │ │ @ instruction: 0xf8d80c08 │ │ │ │ @ instruction: 0xf8d82008 │ │ │ │ @ instruction: 0xf8d8300c │ │ │ │ @ instruction: 0xf8d80000 │ │ │ │ stmia ip!, {r2, ip} │ │ │ │ - bge 0x17d480 │ │ │ │ + bge 0x17d40c │ │ │ │ @ instruction: 0x3010f8b8 │ │ │ │ andcc pc, r0, ip, lsr #17 │ │ │ │ andne pc, r4, fp, asr r8 @ │ │ │ │ andeq pc, r4, sl, asr r8 @ │ │ │ │ - stc2l 7, cr15, [r6, #-236] @ 0xffffff14 │ │ │ │ + stc2 7, cr15, [r0, #236] @ 0xec │ │ │ │ svclt 0x00ac2800 │ │ │ │ movwcs r4, #1579 @ 0x62b │ │ │ │ @ instruction: 0x012d431e │ │ │ │ ldccs 4, cr3, [r0], {4} │ │ │ │ bicsle fp, r4, sp, lsr #5 │ │ │ │ strbmi r9, [r8], -r1, lsl #20 │ │ │ │ stccc 8, cr15, [r4, #868]! @ 0x364 │ │ │ │ @@ -242762,15 +242734,15 @@ │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r9, sl, lsl #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - stc2 1, cr15, [r4], #736 @ 0x2e0 │ │ │ │ + ldc2 1, cr15, [lr], {184} @ 0xb8 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b8f8cc │ │ │ │ addlt r4, r9, r4, lsr fp │ │ │ │ strcs r4, [r0], #-1665 @ 0xfffff97f │ │ │ │ @@ -242783,64 +242755,64 @@ │ │ │ │ strmi r2, [r7], -pc, lsl #10 │ │ │ │ strbmi r4, [r8], -r6, lsr #12 │ │ │ │ ldc2 7, cr15, [r4, #924] @ 0x39c │ │ │ │ strmi lr, [r2], #-2509 @ 0xfffff633 │ │ │ │ stmib sp, {r0, ip, pc}^ │ │ │ │ @ instruction: 0xf8ad4404 │ │ │ │ eormi r4, pc, #24 │ │ │ │ - blx 0x12f158c │ │ │ │ + blx 0x12f1518 │ │ │ │ ldrbeq pc, [fp, r4, lsl #6] @ │ │ │ │ @ instruction: 0xf509bf44 │ │ │ │ andscc r5, r8, #68, 4 @ 0x40000004 │ │ │ │ @ instruction: 0xf10dd410 │ │ │ │ @ instruction: 0xf8d80c08 │ │ │ │ @ instruction: 0xf8d82008 │ │ │ │ @ instruction: 0xf8d8300c │ │ │ │ @ instruction: 0xf8d80000 │ │ │ │ stmia ip!, {r2, ip} │ │ │ │ - bge 0x17d568 │ │ │ │ + bge 0x17d4f4 │ │ │ │ @ instruction: 0x3010f8b8 │ │ │ │ andcc pc, r0, ip, lsr #17 │ │ │ │ andne pc, r4, fp, asr r8 @ │ │ │ │ @ instruction: 0xf73b4650 │ │ │ │ - stmdacs r0, {r0, r1, r4, r6, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r2, r3, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ strtmi fp, [fp], -ip, lsr #31 │ │ │ │ tstmi lr, #0, 6 │ │ │ │ strcc r0, [r4], #-301 @ 0xfffffed3 │ │ │ │ adclt r2, sp, #16, 24 @ 0x1000 │ │ │ │ - bls 0x171ca8 │ │ │ │ + bls 0x171c34 │ │ │ │ @ instruction: 0xf8d94648 │ │ │ │ andsmi r3, r7, r4, lsr #27 │ │ │ │ - b 0x9cd658 │ │ │ │ + b 0x9cd5e4 │ │ │ │ adcslt r0, r6, #134217728 @ 0x8000000 │ │ │ │ @ instruction: 0xf8c94333 │ │ │ │ @ instruction: 0xf7e73da4 │ │ │ │ - blmi 0x3bcdd4 │ │ │ │ - blls 0x2d75dc │ │ │ │ + blmi 0x3bcd60 │ │ │ │ + blls 0x2d7568 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 58) │ │ │ │ andcs fp, r0, r9 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf1b88ff0 │ │ │ │ - svclt 0x0000fc31 │ │ │ │ + svclt 0x0000fc2b │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ strmi fp, [r3], r7, lsl #1 │ │ │ │ - blmi 0xc0f01c │ │ │ │ + blmi 0xc0efa8 │ │ │ │ @ instruction: 0xf50b460c │ │ │ │ ldmdavs fp, {r2, r6, r8, r9, sl, ip, lr} │ │ │ │ @ instruction: 0xf04f9305 │ │ │ │ ldrmi r0, [r6], -r0, lsl #6 │ │ │ │ - stmibne r8, {r0, r2, r3, r6, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + stmdbne r8, {r0, r2, r3, r6, r9, sl, ip, sp, lr, pc}^ │ │ │ │ ldmdbeq r3!, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ stc2l 7, cr15, [r4, #-924]! @ 0xfffffc64 │ │ │ │ strmi r3, [r5], -sl, lsr #14 │ │ │ │ ldmdaeq r0, {r2, r8, ip, sp, lr, pc} │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ stmib sp, {r8, r9, ip, sp}^ │ │ │ │ @ instruction: 0xf8ad3302 │ │ │ │ @@ -242848,50 +242820,50 @@ │ │ │ │ @ instruction: 0x07ebd01e │ │ │ │ @ instruction: 0xf50bbf44 │ │ │ │ eorcc r5, sl, #68, 4 @ 0x40000004 │ │ │ │ strbtmi sp, [ip], sl, lsl #8 │ │ │ │ ldmvs fp!, {r1, r3, r4, r5, r7, fp, sp, lr}^ │ │ │ │ ldmdavs r9!, {r3, r4, r5, fp, sp, lr}^ │ │ │ │ andeq lr, pc, ip, lsr #17 │ │ │ │ - bhi 0xfcefb0 │ │ │ │ + bhi 0xfcef3c │ │ │ │ andcc pc, r0, ip, lsr #17 │ │ │ │ @ instruction: 0x0000f9b6 │ │ │ │ @ instruction: 0xf7994651 │ │ │ │ - rsclt pc, sl, #2293760 @ 0x230000 │ │ │ │ + rsclt pc, sl, #6094848 @ 0x5d0000 │ │ │ │ @ instruction: 0xf8598823 │ │ │ │ - b 0x9c56e8 │ │ │ │ + b 0x9c5674 │ │ │ │ andmi r0, r2, r2, lsl #6 │ │ │ │ eorhi r4, r3, r3, lsl r3 │ │ │ │ vraddhn.i16 d19, , q1 │ │ │ │ strcc r0, [r2], -pc, lsl #11 │ │ │ │ bicsle r4, r8, r4, asr #10 │ │ │ │ @ instruction: 0xf7e74658 │ │ │ │ - blmi 0x3bcd08 │ │ │ │ - blls 0x2576a8 │ │ │ │ + blmi 0x3bcc94 │ │ │ │ + blls 0x257634 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 58) │ │ │ │ andcs fp, r0, r7 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf1b88ff0 │ │ │ │ - svclt 0x0000fbcb │ │ │ │ + svclt 0x0000fbc5 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ strmi fp, [r3], r7, lsl #1 │ │ │ │ - blmi 0xbcf0e8 │ │ │ │ + blmi 0xbcf074 │ │ │ │ @ instruction: 0xf50b460c │ │ │ │ ldmdavs fp, {r2, r6, r8, r9, sl, ip, lr} │ │ │ │ @ instruction: 0xf04f9305 │ │ │ │ ldrmi r0, [r6], -r0, lsl #6 │ │ │ │ - stmibne r8, {r0, r2, r3, r6, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + stmdbne r8, {r0, r2, r3, r6, r9, sl, ip, sp, lr, pc}^ │ │ │ │ ldmdbeq r3!, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ ldc2l 7, cr15, [lr], #924 @ 0x39c │ │ │ │ strmi r3, [r5], -sl, lsr #14 │ │ │ │ ldmdaeq r0, {r2, r8, ip, sp, lr, pc} │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ stmib sp, {r8, r9, ip, sp}^ │ │ │ │ @ instruction: 0xf8ad3302 │ │ │ │ @@ -242899,49 +242871,49 @@ │ │ │ │ @ instruction: 0x07ebd01d │ │ │ │ @ instruction: 0xf50bbf44 │ │ │ │ eorcc r5, sl, #68, 4 @ 0x40000004 │ │ │ │ strbtmi sp, [ip], sl, lsl #8 │ │ │ │ ldmvs fp!, {r1, r3, r4, r5, r7, fp, sp, lr}^ │ │ │ │ ldmdavs r9!, {r3, r4, r5, fp, sp, lr}^ │ │ │ │ andeq lr, pc, ip, lsr #17 │ │ │ │ - bhi 0xfcf07c │ │ │ │ + bhi 0xfcf008 │ │ │ │ andcc pc, r0, ip, lsr #17 │ │ │ │ @ instruction: 0x46518830 │ │ │ │ - @ instruction: 0xf8bef799 │ │ │ │ + @ instruction: 0xf8f8f799 │ │ │ │ stmdahi r3!, {r1, r3, r5, r6, r7, r9, ip, sp, pc} │ │ │ │ eorscs pc, r2, r9, asr r8 @ │ │ │ │ movweq lr, #10787 @ 0x2a23 │ │ │ │ tstmi r3, #2 │ │ │ │ strcc r8, [r2], #-35 @ 0xffffffdd │ │ │ │ - streq pc, [pc, #965] @ 0xfdabd │ │ │ │ + streq pc, [pc, #965] @ 0xfda49 │ │ │ │ strbmi r3, [r4, #-1538] @ 0xfffff9fe │ │ │ │ @ instruction: 0x4658d1d9 │ │ │ │ stc2l 7, cr15, [lr, #-924] @ 0xfffffc64 │ │ │ │ ldmdavs sl, {r0, r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r5, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r7, sl, lsl #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - blx 0x1ab9e0e │ │ │ │ + blx 0x1939d9a │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ strmi fp, [r3], r7, lsl #1 │ │ │ │ - blmi 0xc0f1b0 │ │ │ │ + blmi 0xc0f13c │ │ │ │ @ instruction: 0xf50b460c │ │ │ │ ldmdavs fp, {r2, r6, r8, r9, sl, ip, lr} │ │ │ │ @ instruction: 0xf04f9305 │ │ │ │ ldrmi r0, [r6], -r0, lsl #6 │ │ │ │ - stmibne r8, {r0, r2, r3, r6, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + stmdbne r8, {r0, r2, r3, r6, r9, sl, ip, sp, lr, pc}^ │ │ │ │ ldmdbeq r3!, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ ldc2 7, cr15, [sl], {231} @ 0xe7 │ │ │ │ strmi r3, [r5], -sl, lsr #14 │ │ │ │ ldmdaeq r0, {r2, r8, ip, sp, lr, pc} │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ stmib sp, {r8, r9, ip, sp}^ │ │ │ │ @ instruction: 0xf8ad3302 │ │ │ │ @@ -242949,50 +242921,50 @@ │ │ │ │ @ instruction: 0x07ebd01e │ │ │ │ @ instruction: 0xf50bbf44 │ │ │ │ eorcc r5, sl, #68, 4 @ 0x40000004 │ │ │ │ strbtmi sp, [ip], sl, lsl #8 │ │ │ │ ldmvs fp!, {r1, r3, r4, r5, r7, fp, sp, lr}^ │ │ │ │ ldmdavs r9!, {r3, r4, r5, fp, sp, lr}^ │ │ │ │ andeq lr, pc, ip, lsr #17 │ │ │ │ - bhi 0xfcf144 │ │ │ │ + bhi 0xfcf0d0 │ │ │ │ andcc pc, r0, ip, lsr #17 │ │ │ │ @ instruction: 0x0000f9b6 │ │ │ │ @ instruction: 0xf7984651 │ │ │ │ - rsclt pc, sl, #548 @ 0x224 │ │ │ │ + rsclt pc, sl, #780 @ 0x30c │ │ │ │ @ instruction: 0xf8598823 │ │ │ │ - b 0x9c587c │ │ │ │ + b 0x9c5808 │ │ │ │ andmi r0, r2, r2, lsl #6 │ │ │ │ eorhi r4, r3, r3, lsl r3 │ │ │ │ vraddhn.i16 d19, , q1 │ │ │ │ strcc r0, [r2], -pc, lsl #11 │ │ │ │ bicsle r4, r8, r4, asr #10 │ │ │ │ @ instruction: 0xf7e74658 │ │ │ │ - blmi 0x3bcb74 │ │ │ │ - blls 0x25783c │ │ │ │ + blmi 0x3bcb00 │ │ │ │ + blls 0x2577c8 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 58) │ │ │ │ andcs fp, r0, r7 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf1b88ff0 │ │ │ │ - svclt 0x0000fb01 │ │ │ │ + svclt 0x0000fafb │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ strmi fp, [r3], r7, lsl #1 │ │ │ │ - blmi 0xbcf27c │ │ │ │ + blmi 0xbcf208 │ │ │ │ @ instruction: 0xf50b460c │ │ │ │ ldmdavs fp, {r2, r6, r8, r9, sl, ip, lr} │ │ │ │ @ instruction: 0xf04f9305 │ │ │ │ ldrmi r0, [r6], -r0, lsl #6 │ │ │ │ - stmibne r8, {r0, r2, r3, r6, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + stmdbne r8, {r0, r2, r3, r6, r9, sl, ip, sp, lr, pc}^ │ │ │ │ ldmdbeq r3!, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ ldc2 7, cr15, [r4], #-924 @ 0xfffffc64 │ │ │ │ strmi r3, [r5], -sl, lsr #14 │ │ │ │ ldmdaeq r0, {r2, r8, ip, sp, lr, pc} │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ stmib sp, {r8, r9, ip, sp}^ │ │ │ │ @ instruction: 0xf8ad3302 │ │ │ │ @@ -243000,255 +242972,255 @@ │ │ │ │ @ instruction: 0x07ebd01d │ │ │ │ @ instruction: 0xf50bbf44 │ │ │ │ eorcc r5, sl, #68, 4 @ 0x40000004 │ │ │ │ strbtmi sp, [ip], sl, lsl #8 │ │ │ │ ldmvs fp!, {r1, r3, r4, r5, r7, fp, sp, lr}^ │ │ │ │ ldmdavs r9!, {r3, r4, r5, fp, sp, lr}^ │ │ │ │ andeq lr, pc, ip, lsr #17 │ │ │ │ - bhi 0xfcf210 │ │ │ │ + bhi 0xfcf19c │ │ │ │ andcc pc, r0, ip, lsr #17 │ │ │ │ @ instruction: 0x46518830 │ │ │ │ - @ instruction: 0xf824f799 │ │ │ │ + @ instruction: 0xf85ef799 │ │ │ │ stmdahi r3!, {r1, r3, r5, r6, r7, r9, ip, sp, pc} │ │ │ │ eorscs pc, r2, r9, asr r8 @ │ │ │ │ movweq lr, #10787 @ 0x2a23 │ │ │ │ tstmi r3, #2 │ │ │ │ strcc r8, [r2], #-35 @ 0xffffffdd │ │ │ │ - streq pc, [pc, #965] @ 0xfdc51 │ │ │ │ + streq pc, [pc, #965] @ 0xfdbdd │ │ │ │ strbmi r3, [r4, #-1538] @ 0xfffff9fe │ │ │ │ @ instruction: 0x4658d1d9 │ │ │ │ stc2 7, cr15, [r4], {231} @ 0xe7 │ │ │ │ ldmdavs sl, {r0, r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r5, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r7, sl, lsl #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - blx 0xfe839fa0 │ │ │ │ + blx 0xfe6b9f2c │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ strmi fp, [r2], r7, lsl #1 │ │ │ │ - blmi 0xbcf348 │ │ │ │ + blmi 0xbcf2d4 │ │ │ │ @ instruction: 0xf50a4615 │ │ │ │ ldmdavs fp, {r2, r6, r8, r9, sl, ip, lr} │ │ │ │ @ instruction: 0xf04f9305 │ │ │ │ strmi r0, [lr], -r0, lsl #6 │ │ │ │ - stmiane r8, {r0, r2, r3, r6, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + stmdane r8, {r0, r2, r3, r6, r9, sl, ip, sp, lr, pc}^ │ │ │ │ ldmdaeq r3!, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ - blx 0xff53b896 │ │ │ │ + blx 0xff53b822 │ │ │ │ @ instruction: 0x46043718 │ │ │ │ ldmdbeq r0, {r0, r2, r8, ip, sp, lr, pc} │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ stmib sp, {r8, r9, ip, sp}^ │ │ │ │ @ instruction: 0xf8ad3302 │ │ │ │ @ instruction: 0x07223010 │ │ │ │ @ instruction: 0x07e3d01c │ │ │ │ @ instruction: 0xf50abf44 │ │ │ │ andscc r5, r8, #68, 4 @ 0x40000004 │ │ │ │ strbtmi sp, [ip], sl, lsl #8 │ │ │ │ ldmvs fp!, {r1, r3, r4, r5, r7, fp, sp, lr}^ │ │ │ │ ldmdavs r9!, {r3, r4, r5, fp, sp, lr}^ │ │ │ │ andeq lr, pc, ip, lsr #17 │ │ │ │ - bhi 0xfcf2d8 │ │ │ │ + bhi 0xfcf264 │ │ │ │ andcc pc, r0, ip, lsr #17 │ │ │ │ ldrbmi r6, [r9], -r8, lsr #16 │ │ │ │ - stc2l 7, cr15, [r0, #-608]! @ 0xfffffda0 │ │ │ │ + ldc2 7, cr15, [sl, #608] @ 0x260 │ │ │ │ ldmdavs r3!, {r1, r5, r6, r7, r9, ip, sp, pc} │ │ │ │ eorscs pc, r2, r8, asr r8 @ │ │ │ │ andsmi r4, r0, r8, asr r0 │ │ │ │ eorsvs r4, r0, r8, asr r0 │ │ │ │ vabal.u8 , d4, d4 │ │ │ │ strcc r1, [r4], -pc, lsl #8 │ │ │ │ bicsle r4, sl, sp, asr #10 │ │ │ │ @ instruction: 0xf7e74650 │ │ │ │ - blmi 0x3bc9e4 │ │ │ │ - blls 0x2579cc │ │ │ │ + blmi 0x3bc970 │ │ │ │ + blls 0x257958 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 58) │ │ │ │ andcs fp, r0, r7 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf1b88ff0 │ │ │ │ - svclt 0x0000fa39 │ │ │ │ + svclt 0x0000fa33 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ strmi fp, [r2], r7, lsl #1 │ │ │ │ - blmi 0xbcf410 │ │ │ │ + blmi 0xbcf39c │ │ │ │ @ instruction: 0xf50a4615 │ │ │ │ ldmdavs fp, {r2, r6, r8, r9, sl, ip, lr} │ │ │ │ @ instruction: 0xf04f9305 │ │ │ │ strmi r0, [lr], -r0, lsl #6 │ │ │ │ - stmiane r8, {r0, r2, r3, r6, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + stmdane r8, {r0, r2, r3, r6, r9, sl, ip, sp, lr, pc}^ │ │ │ │ ldmdaeq r3!, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ - blx 0x1c3b95e │ │ │ │ + blx 0x1c3b8ea │ │ │ │ @ instruction: 0x46043718 │ │ │ │ ldmdbeq r0, {r0, r2, r8, ip, sp, lr, pc} │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ stmib sp, {r8, r9, ip, sp}^ │ │ │ │ @ instruction: 0xf8ad3302 │ │ │ │ @ instruction: 0x07223010 │ │ │ │ @ instruction: 0x07e3d01c │ │ │ │ @ instruction: 0xf50abf44 │ │ │ │ andscc r5, r8, #68, 4 @ 0x40000004 │ │ │ │ strbtmi sp, [ip], sl, lsl #8 │ │ │ │ ldmvs fp!, {r1, r3, r4, r5, r7, fp, sp, lr}^ │ │ │ │ ldmdavs r9!, {r3, r4, r5, fp, sp, lr}^ │ │ │ │ andeq lr, pc, ip, lsr #17 │ │ │ │ - bhi 0xfcf3a0 │ │ │ │ + bhi 0xfcf32c │ │ │ │ andcc pc, r0, ip, lsr #17 │ │ │ │ ldrbmi r6, [r9], -r8, lsr #16 │ │ │ │ - stc2l 7, cr15, [r8, #608] @ 0x260 │ │ │ │ + mcr2 7, 0, pc, cr2, cr8, {4} @ │ │ │ │ ldmdavs r3!, {r1, r5, r6, r7, r9, ip, sp, pc} │ │ │ │ eorscs pc, r2, r8, asr r8 @ │ │ │ │ andsmi r4, r0, r8, asr r0 │ │ │ │ eorsvs r4, r0, r8, asr r0 │ │ │ │ vabal.u8 , d4, d4 │ │ │ │ strcc r1, [r4], -pc, lsl #8 │ │ │ │ bicsle r4, sl, sp, asr #10 │ │ │ │ @ instruction: 0xf7e74650 │ │ │ │ - blmi 0x3bc91c │ │ │ │ - blls 0x257a94 │ │ │ │ + blmi 0x3bc8a8 │ │ │ │ + blls 0x257a20 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 58) │ │ │ │ andcs fp, r0, r7 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf1b88ff0 │ │ │ │ - svclt 0x0000f9d5 │ │ │ │ + svclt 0x0000f9cf │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ strmi fp, [r2], r7, lsl #1 │ │ │ │ - blmi 0xbcf4d8 │ │ │ │ + blmi 0xbcf464 │ │ │ │ @ instruction: 0xf50a4615 │ │ │ │ ldmdavs fp, {r2, r6, r8, r9, sl, ip, lr} │ │ │ │ @ instruction: 0xf04f9305 │ │ │ │ strmi r0, [lr], -r0, lsl #6 │ │ │ │ - stmiane r8, {r0, r2, r3, r6, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + stmdane r8, {r0, r2, r3, r6, r9, sl, ip, sp, lr, pc}^ │ │ │ │ ldmdaeq r3!, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ - blx 0x33ba26 │ │ │ │ + blx 0x33b9b2 │ │ │ │ @ instruction: 0x46043718 │ │ │ │ ldmdbeq r0, {r0, r2, r8, ip, sp, lr, pc} │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ stmib sp, {r8, r9, ip, sp}^ │ │ │ │ @ instruction: 0xf8ad3302 │ │ │ │ @ instruction: 0x07223010 │ │ │ │ @ instruction: 0x07e3d01c │ │ │ │ @ instruction: 0xf50abf44 │ │ │ │ andscc r5, r8, #68, 4 @ 0x40000004 │ │ │ │ strbtmi sp, [ip], sl, lsl #8 │ │ │ │ ldmvs fp!, {r1, r3, r4, r5, r7, fp, sp, lr}^ │ │ │ │ ldmdavs r9!, {r3, r4, r5, fp, sp, lr}^ │ │ │ │ andeq lr, pc, ip, lsr #17 │ │ │ │ - bhi 0xfcf468 │ │ │ │ + bhi 0xfcf3f4 │ │ │ │ andcc pc, r0, ip, lsr #17 │ │ │ │ ldrbmi r6, [r9], -r8, lsr #16 │ │ │ │ - ldc2 7, cr15, [r6], #608 @ 0x260 │ │ │ │ + ldc2l 7, cr15, [r0], #608 @ 0x260 │ │ │ │ ldmdavs r3!, {r1, r5, r6, r7, r9, ip, sp, pc} │ │ │ │ eorscs pc, r2, r8, asr r8 @ │ │ │ │ andsmi r4, r0, r8, asr r0 │ │ │ │ eorsvs r4, r0, r8, asr r0 │ │ │ │ vabal.u8 , d4, d4 │ │ │ │ strcc r1, [r4], -pc, lsl #8 │ │ │ │ bicsle r4, sl, sp, asr #10 │ │ │ │ @ instruction: 0xf7e74650 │ │ │ │ - blmi 0x3bc854 │ │ │ │ - blls 0x257b5c │ │ │ │ + blmi 0x3bc7e0 │ │ │ │ + blls 0x257ae8 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 58) │ │ │ │ andcs fp, r0, r7 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf1b88ff0 │ │ │ │ - svclt 0x0000f971 │ │ │ │ + svclt 0x0000f96b │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ strmi fp, [r2], r7, lsl #1 │ │ │ │ - blmi 0xbcf5a0 │ │ │ │ + blmi 0xbcf52c │ │ │ │ @ instruction: 0xf50a4615 │ │ │ │ ldmdavs fp, {r2, r6, r8, r9, sl, ip, lr} │ │ │ │ @ instruction: 0xf04f9305 │ │ │ │ strmi r0, [lr], -r0, lsl #6 │ │ │ │ - stmiane r8, {r0, r2, r3, r6, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + stmdane r8, {r0, r2, r3, r6, r9, sl, ip, sp, lr, pc}^ │ │ │ │ ldmdaeq r3!, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ - blx 0xfea3baec │ │ │ │ + blx 0xfea3ba78 │ │ │ │ @ instruction: 0x46043718 │ │ │ │ ldmdbeq r0, {r0, r2, r8, ip, sp, lr, pc} │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ stmib sp, {r8, r9, ip, sp}^ │ │ │ │ @ instruction: 0xf8ad3302 │ │ │ │ @ instruction: 0x07223010 │ │ │ │ @ instruction: 0x07e3d01c │ │ │ │ @ instruction: 0xf50abf44 │ │ │ │ andscc r5, r8, #68, 4 @ 0x40000004 │ │ │ │ strbtmi sp, [ip], sl, lsl #8 │ │ │ │ ldmvs fp!, {r1, r3, r4, r5, r7, fp, sp, lr}^ │ │ │ │ ldmdavs r9!, {r3, r4, r5, fp, sp, lr}^ │ │ │ │ andeq lr, pc, ip, lsr #17 │ │ │ │ - bhi 0xfcf530 │ │ │ │ + bhi 0xfcf4bc │ │ │ │ andcc pc, r0, ip, lsr #17 │ │ │ │ ldrbmi r6, [r9], -r8, lsr #16 │ │ │ │ - ldc2 7, cr15, [lr, #-608] @ 0xfffffda0 │ │ │ │ + ldc2l 7, cr15, [r8, #-608] @ 0xfffffda0 │ │ │ │ ldmdavs r3!, {r1, r5, r6, r7, r9, ip, sp, pc} │ │ │ │ eorscs pc, r2, r8, asr r8 @ │ │ │ │ andsmi r4, r0, r8, asr r0 │ │ │ │ eorsvs r4, r0, r8, asr r0 │ │ │ │ vabal.u8 , d4, d4 │ │ │ │ strcc r1, [r4], -pc, lsl #8 │ │ │ │ bicsle r4, sl, sp, asr #10 │ │ │ │ @ instruction: 0xf7e74650 │ │ │ │ - blmi 0x3bc78c │ │ │ │ - blls 0x257c24 │ │ │ │ + blmi 0x3bc718 │ │ │ │ + blls 0x257bb0 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 58) │ │ │ │ andcs fp, r0, r7 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf1b88ff0 │ │ │ │ - svclt 0x0000f90d │ │ │ │ + svclt 0x0000f907 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b8f8cc │ │ │ │ strmi fp, [r3], r9, lsl #1 │ │ │ │ strbpl pc, [r0, -fp, lsl #10] @ │ │ │ │ - bmi 0xd8f458 │ │ │ │ + bmi 0xd8f3e4 │ │ │ │ movwls r4, #5644 @ 0x160c │ │ │ │ - bpl 0x123b034 │ │ │ │ - stmibne r8, {r0, r2, r3, r6, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + bpl 0x123afc0 │ │ │ │ + stmdbne r8, {r0, r2, r3, r6, r9, sl, ip, sp, lr, pc}^ │ │ │ │ ldmdbeq r3!, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ andls r6, r7, #1179648 @ 0x120000 │ │ │ │ andeq pc, r0, #79 @ 0x4f │ │ │ │ - blx 0x10bbbb8 │ │ │ │ + blx 0x10bbb44 │ │ │ │ msrcc CPSR_fs, r7 @ │ │ │ │ movwls r4, #1541 @ 0x605 │ │ │ │ - beq 0xbba050 │ │ │ │ + beq 0xbb9fdc │ │ │ │ @ instruction: 0xf1049b01 │ │ │ │ andcs r0, r0, #16, 16 @ 0x100000 │ │ │ │ smlawbcc ip, r7, r8, pc @ │ │ │ │ andcs lr, r2, #3358720 @ 0x334000 │ │ │ │ andcs lr, r4, #3358720 @ 0x334000 │ │ │ │ andscs pc, r8, sp, lsr #17 │ │ │ │ eorle r0, r1, sl, lsr #15 │ │ │ │ @@ -243260,53 +243232,53 @@ │ │ │ │ ldrdeq pc, [sl, -r7]! │ │ │ │ ldrdne pc, [lr, -r7]! │ │ │ │ andeq lr, pc, ip, lsr #17 │ │ │ │ @ instruction: 0xf8b7aa02 │ │ │ │ @ instruction: 0xf8ac313a │ │ │ │ ldmdahi r0!, {ip, sp} │ │ │ │ @ instruction: 0xf7982100 │ │ │ │ - rsclt pc, fp, #4672 @ 0x1240 │ │ │ │ + rsclt pc, fp, #8384 @ 0x20c0 │ │ │ │ eorscs pc, r3, r9, asr r8 @ │ │ │ │ andsmi r8, r0, r3, lsr #16 │ │ │ │ movweq lr, #10787 @ 0x2a23 │ │ │ │ eorhi r4, r3, r3, lsl #6 │ │ │ │ vraddhn.i16 d19, , q1 │ │ │ │ strcc r0, [r2], -pc, lsl #11 │ │ │ │ bicsle r4, r5, r4, asr #10 │ │ │ │ ldrbmi r9, [r8], -r0, lsl #22 │ │ │ │ smlawbcc ip, r7, r8, pc @ │ │ │ │ - blx 0xfe13bc3c │ │ │ │ + blx 0xfe13bbc8 │ │ │ │ ldmdavs sl, {r0, r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r7, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r9, sl, lsl #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - @ instruction: 0xf898f1b8 │ │ │ │ + @ instruction: 0xf892f1b8 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b8f8cc │ │ │ │ strmi fp, [r3], r9, lsl #1 │ │ │ │ strbpl pc, [r0, -fp, lsl #10] @ │ │ │ │ - bmi 0xd8f540 │ │ │ │ + bmi 0xd8f4cc │ │ │ │ movwls r4, #5644 @ 0x160c │ │ │ │ - bpl 0x123b11c │ │ │ │ - stmibne r8, {r0, r2, r3, r6, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + bpl 0x123b0a8 │ │ │ │ + stmdbne r8, {r0, r2, r3, r6, r9, sl, ip, sp, lr, pc}^ │ │ │ │ ldmdbeq r3!, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ andls r6, r7, #1179648 @ 0x120000 │ │ │ │ andeq pc, r0, #79 @ 0x4f │ │ │ │ @ instruction: 0xf9caf7e7 │ │ │ │ msrcc CPSR_fs, r7 @ │ │ │ │ movwls r4, #1541 @ 0x605 │ │ │ │ - beq 0xbba138 │ │ │ │ + beq 0xbba0c4 │ │ │ │ @ instruction: 0xf1049b01 │ │ │ │ andcs r0, r0, #16, 16 @ 0x100000 │ │ │ │ smlawbcc ip, r7, r8, pc @ │ │ │ │ andcs lr, r2, #3358720 @ 0x334000 │ │ │ │ andcs lr, r4, #3358720 @ 0x334000 │ │ │ │ andscs pc, r8, sp, lsr #17 │ │ │ │ eorle r0, r1, sl, lsr #15 │ │ │ │ @@ -243318,53 +243290,53 @@ │ │ │ │ ldrdeq pc, [sl, -r7]! │ │ │ │ ldrdne pc, [lr, -r7]! │ │ │ │ andeq lr, pc, ip, lsr #17 │ │ │ │ @ instruction: 0xf8b7aa02 │ │ │ │ @ instruction: 0xf8ac313a │ │ │ │ ldmdahi r0!, {ip, sp} │ │ │ │ @ instruction: 0xf7982100 │ │ │ │ - rsclt pc, fp, #13632 @ 0x3540 │ │ │ │ + rsclt pc, fp, #15, 28 @ 0xf0 │ │ │ │ eorscs pc, r3, r9, asr r8 @ │ │ │ │ andsmi r8, r0, r3, lsr #16 │ │ │ │ movweq lr, #10787 @ 0x2a23 │ │ │ │ eorhi r4, r3, r3, lsl #6 │ │ │ │ vraddhn.i16 d19, , q1 │ │ │ │ strcc r0, [r2], -pc, lsl #11 │ │ │ │ bicsle r4, r5, r4, asr #10 │ │ │ │ ldrbmi r9, [r8], -r0, lsl #22 │ │ │ │ smlawbcc ip, r7, r8, pc @ │ │ │ │ - blx 0x43bd24 │ │ │ │ + blx 0x43bcb0 │ │ │ │ ldmdavs sl, {r0, r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r7, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r9, sl, lsl #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - @ instruction: 0xf824f1b8 │ │ │ │ + @ instruction: 0xf81ef1b8 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b8f8cc │ │ │ │ strmi fp, [r3], r9, lsl #1 │ │ │ │ strbpl pc, [r0, -fp, lsl #10] @ │ │ │ │ - bmi 0xd4f624 │ │ │ │ + bmi 0xd4f5b0 │ │ │ │ movwls r4, #5646 @ 0x160e │ │ │ │ - stmiane r8, {r0, r2, r3, r6, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + stmdane r8, {r0, r2, r3, r6, r9, sl, ip, sp, lr, pc}^ │ │ │ │ ldmdaeq r3!, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ ldmdbeq r0, {r0, r2, r8, ip, sp, lr, pc} │ │ │ │ andls r6, r7, #1179648 @ 0x120000 │ │ │ │ andeq pc, r0, #79 @ 0x4f │ │ │ │ @ instruction: 0xf956f7e7 │ │ │ │ @ instruction: 0x311af897 │ │ │ │ movwls r4, #1540 @ 0x604 │ │ │ │ - blls 0x1465f8 │ │ │ │ + blls 0x146584 │ │ │ │ andcs lr, r2, #3358720 @ 0x334000 │ │ │ │ andcs lr, r4, #3358720 @ 0x334000 │ │ │ │ andscs pc, r8, sp, lsr #17 │ │ │ │ tstpcc sl, r7, lsl #17 @ p-variant is OBSOLETE │ │ │ │ eorle r0, r2, r2, lsr #14 │ │ │ │ svclt 0x004407e3 │ │ │ │ subpl pc, r4, #46137344 @ 0x2c00000 │ │ │ │ @@ -243375,53 +243347,53 @@ │ │ │ │ @ instruction: 0x0118f8d7 │ │ │ │ @ instruction: 0x111cf8d7 │ │ │ │ andeq lr, pc, ip, lsr #17 │ │ │ │ @ instruction: 0xf8b7aa02 │ │ │ │ @ instruction: 0xf8ac3128 │ │ │ │ stmdavs r8!, {ip, sp} │ │ │ │ @ instruction: 0xf7982100 │ │ │ │ - rsclt pc, r3, #17408 @ 0x4400 │ │ │ │ + rsclt pc, r3, #76800 @ 0x12c00 │ │ │ │ eorscs pc, r3, r8, asr r8 @ │ │ │ │ subsmi r6, r8, r3, lsr r8 │ │ │ │ subsmi r4, r8, r0, lsl r0 │ │ │ │ strcc r6, [r4, #-48] @ 0xffffffd0 │ │ │ │ - strne pc, [pc], #-964 @ 0xfde58 │ │ │ │ + strne pc, [pc], #-964 @ 0xfdde4 │ │ │ │ strbmi r3, [sp, #-1540] @ 0xfffff9fc │ │ │ │ - blls 0x1325b0 │ │ │ │ + blls 0x13253c │ │ │ │ @ instruction: 0xf8874658 │ │ │ │ @ instruction: 0xf7e7311a │ │ │ │ - blmi 0x3bc4d8 │ │ │ │ - blls 0x2d7ed8 │ │ │ │ + blmi 0x3bc464 │ │ │ │ + blls 0x2d7e64 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 58) │ │ │ │ andcs fp, r0, r9 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf1b78ff0 │ │ │ │ - svclt 0x0000ffb3 │ │ │ │ + svclt 0x0000ffad │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b8f8cc │ │ │ │ strmi fp, [r3], r9, lsl #1 │ │ │ │ strbpl pc, [r0, -fp, lsl #10] @ │ │ │ │ - bmi 0xd4f708 │ │ │ │ + bmi 0xd4f694 │ │ │ │ movwls r4, #5646 @ 0x160e │ │ │ │ - stmiane r8, {r0, r2, r3, r6, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + stmdane r8, {r0, r2, r3, r6, r9, sl, ip, sp, lr, pc}^ │ │ │ │ ldmdaeq r3!, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ ldmdbeq r0, {r0, r2, r8, ip, sp, lr, pc} │ │ │ │ andls r6, r7, #1179648 @ 0x120000 │ │ │ │ andeq pc, r0, #79 @ 0x4f │ │ │ │ @ instruction: 0xf8e4f7e7 │ │ │ │ @ instruction: 0x311af897 │ │ │ │ movwls r4, #1540 @ 0x604 │ │ │ │ - blls 0x1466dc │ │ │ │ + blls 0x146668 │ │ │ │ andcs lr, r2, #3358720 @ 0x334000 │ │ │ │ andcs lr, r4, #3358720 @ 0x334000 │ │ │ │ andscs pc, r8, sp, lsr #17 │ │ │ │ tstpcc sl, r7, lsl #17 @ p-variant is OBSOLETE │ │ │ │ eorle r0, r2, r2, lsr #14 │ │ │ │ svclt 0x004407e3 │ │ │ │ subpl pc, r4, #46137344 @ 0x2c00000 │ │ │ │ @@ -243432,47 +243404,47 @@ │ │ │ │ @ instruction: 0x0118f8d7 │ │ │ │ @ instruction: 0x111cf8d7 │ │ │ │ andeq lr, pc, ip, lsr #17 │ │ │ │ @ instruction: 0xf8b7aa02 │ │ │ │ @ instruction: 0xf8ac3128 │ │ │ │ stmdavs r8!, {ip, sp} │ │ │ │ @ instruction: 0xf7982100 │ │ │ │ - rsclt pc, r3, #109568 @ 0x1ac00 │ │ │ │ + rsclt pc, r3, #168960 @ 0x29400 │ │ │ │ eorscs pc, r3, r8, asr r8 @ │ │ │ │ subsmi r6, r8, r3, lsr r8 │ │ │ │ subsmi r4, r8, r0, lsl r0 │ │ │ │ strcc r6, [r4, #-48] @ 0xffffffd0 │ │ │ │ - strne pc, [pc], #-964 @ 0xfdf3c │ │ │ │ + strne pc, [pc], #-964 @ 0xfdec8 │ │ │ │ strbmi r3, [sp, #-1540] @ 0xfffff9fc │ │ │ │ - blls 0x132694 │ │ │ │ + blls 0x132620 │ │ │ │ @ instruction: 0xf8874658 │ │ │ │ @ instruction: 0xf7e7311a │ │ │ │ - blmi 0x3bc3f4 │ │ │ │ - blls 0x2d7fbc │ │ │ │ + blmi 0x3bc380 │ │ │ │ + blls 0x2d7f48 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 58) │ │ │ │ andcs fp, r0, r9 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf1b78ff0 │ │ │ │ - svclt 0x0000ff41 │ │ │ │ + svclt 0x0000ff3b │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b8f8cc │ │ │ │ strmi fp, [r7], -r9, lsl #1 │ │ │ │ - blpl 0x113b3b0 │ │ │ │ - bmi 0xd4f7f0 │ │ │ │ + blpl 0x113b33c │ │ │ │ + bmi 0xd4f77c │ │ │ │ movwls r4, #5644 @ 0x160c │ │ │ │ stmdbpl r4, {r0, r1, r2, r8, sl, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf64d9000 │ │ │ │ - vmull.s , d16, d0[2] │ │ │ │ + vmull.s , d0, d0[2] │ │ │ │ @ instruction: 0xf1090a33 │ │ │ │ ldmdavs r2, {r1, r3, r5, r8, fp} │ │ │ │ @ instruction: 0xf04f9207 │ │ │ │ @ instruction: 0xf1040200 │ │ │ │ @ instruction: 0xf7e70810 │ │ │ │ @ instruction: 0xf50bf86d │ │ │ │ andcs r7, r0, #39059456 @ 0x2540000 │ │ │ │ @@ -243488,47 +243460,47 @@ │ │ │ │ @ instruction: 0xf10dd40b │ │ │ │ ldmdavs r9!, {r3, sl, fp}^ │ │ │ │ ldmdavs r8!, {r0, r1, r3, r4, r5, r6, r7, fp, sp, lr} │ │ │ │ stmia ip!, {r1, r3, r4, r5, r7, fp, sp, lr} │ │ │ │ stmdbge r2, {r0, r1, r2, r3} │ │ │ │ @ instruction: 0xf8ac8a3b │ │ │ │ ldmdahi r0!, {ip, sp} │ │ │ │ - @ instruction: 0xf908f799 │ │ │ │ + @ instruction: 0xf942f799 │ │ │ │ @ instruction: 0xf85ab2eb │ │ │ │ stmdahi r3!, {r0, r1, r4, r5, sp} │ │ │ │ - b 0x9ce054 │ │ │ │ + b 0x9cdfe0 │ │ │ │ movwmi r0, #13058 @ 0x3302 │ │ │ │ strcc r8, [r2], #-35 @ 0xffffffdd │ │ │ │ - streq pc, [pc, #965] @ 0xfe3e5 │ │ │ │ + streq pc, [pc, #965] @ 0xfe371 │ │ │ │ strbmi r3, [r4, #-1538] @ 0xfffff9fe │ │ │ │ ldmib sp, {r0, r1, r3, r4, r6, r7, r8, ip, lr, pc}^ │ │ │ │ @ instruction: 0xf88b0200 │ │ │ │ @ instruction: 0xf7e7212c │ │ │ │ - blmi 0x3bc310 │ │ │ │ - blls 0x2d80a0 │ │ │ │ + blmi 0x3bc29c │ │ │ │ + blls 0x2d802c │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 58) │ │ │ │ andcs fp, r0, r9 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf1b78ff0 │ │ │ │ - svclt 0x0000fecf │ │ │ │ + svclt 0x0000fec9 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b8f8cc │ │ │ │ strmi fp, [r1], r9, lsl #1 │ │ │ │ - blpl 0x113b49c │ │ │ │ - bmi 0xd0f8d0 │ │ │ │ + blpl 0x113b428 │ │ │ │ + bmi 0xd0f85c │ │ │ │ movwls r4, #1550 @ 0x60e │ │ │ │ - bne 0xff33b9b8 │ │ │ │ - beq 0xdfab88 │ │ │ │ + bne 0x133b944 │ │ │ │ + beq 0xdfab14 │ │ │ │ ldmdaeq r0, {r0, r2, r8, ip, sp, lr, pc} │ │ │ │ andls r6, r7, #1179648 @ 0x120000 │ │ │ │ andeq pc, r0, #79 @ 0x4f │ │ │ │ @ instruction: 0xf800f7e7 │ │ │ │ stmib sp, {r9, sp}^ │ │ │ │ stmib sp, {r1, r9, sp}^ │ │ │ │ strmi r2, [r4], -r4, lsl #4 │ │ │ │ @@ -243545,15 +243517,15 @@ │ │ │ │ @ instruction: 0xf10dd40b │ │ │ │ ldmdavs r9!, {r3, sl, fp}^ │ │ │ │ ldmdavs r8!, {r0, r1, r3, r4, r5, r6, r7, fp, sp, lr} │ │ │ │ stmia ip!, {r1, r3, r4, r5, r7, fp, sp, lr} │ │ │ │ stmdbge r2, {r0, r1, r2, r3} │ │ │ │ @ instruction: 0xf8ac8a3b │ │ │ │ stmdavs r8!, {ip, sp} │ │ │ │ - @ instruction: 0xf8b2f799 │ │ │ │ + @ instruction: 0xf8ecf799 │ │ │ │ @ instruction: 0xf85ab2e3 │ │ │ │ ldmdavs r3!, {r0, r1, r4, r5, sp} │ │ │ │ andsmi r4, r0, r8, asr r0 │ │ │ │ eorsvs r4, r0, r8, asr r0 │ │ │ │ vabal.u8 , d4, d4 │ │ │ │ strcc r1, [r4], -pc, lsl #8 │ │ │ │ bicsle r4, ip, r5, asr #10 │ │ │ │ @@ -243565,15 +243537,15 @@ │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r9, sl, lsl #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - mrc2 1, 2, pc, cr14, cr7, {5} │ │ │ │ + mrc2 1, 2, pc, cr8, cr7, {5} │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ @ instruction: 0xf7e72300 │ │ │ │ svclt 0x0000b8f1 │ │ │ │ @ instruction: 0xf7e72301 │ │ │ │ svclt 0x0000b8ed │ │ │ │ @ instruction: 0xf7e72300 │ │ │ │ svclt 0x0000b971 │ │ │ │ @@ -243585,15 +243557,15 @@ │ │ │ │ svceq 0x00c8f8cc │ │ │ │ addlt r4, r6, fp, lsr #22 │ │ │ │ strmi r4, [ip], -r2, lsl #13 │ │ │ │ strbpl pc, [r4, -sl, lsl #10] @ │ │ │ │ movwls r6, #22555 @ 0x581b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ @ instruction: 0xf64d4616 │ │ │ │ - vmul.f d17, d16, d0[2] │ │ │ │ + vmul.f d17, d0, d0[2] │ │ │ │ @ instruction: 0xf7e60933 │ │ │ │ strcc pc, [sl, -r3, lsl #31]! │ │ │ │ @ instruction: 0xf1044605 │ │ │ │ movwcs r0, #2064 @ 0x810 │ │ │ │ movwcc lr, #2509 @ 0x9cd │ │ │ │ movwcc lr, #10701 @ 0x29cd │ │ │ │ andscc pc, r0, sp, lsr #17 │ │ │ │ @@ -243603,46 +243575,46 @@ │ │ │ │ strle r3, [sl], #-298 @ 0xfffffed6 │ │ │ │ ldmdavs r9!, {r2, r3, r5, r6, r7, r9, sl, lr}^ │ │ │ │ ldmdavs r8!, {r0, r1, r3, r4, r5, r6, r7, fp, sp, lr} │ │ │ │ stmia ip!, {r1, r3, r4, r5, r7, fp, sp, lr} │ │ │ │ strbtmi r0, [r9], -pc │ │ │ │ @ instruction: 0xf8ac8a3b │ │ │ │ ldmdahi r0!, {ip, sp} │ │ │ │ - blx 0xfe33bea2 │ │ │ │ + blx 0xff1bbe2e │ │ │ │ stmdahi r3!, {r1, r3, r5, r6, r7, r9, ip, sp, pc} │ │ │ │ eorscs pc, r2, r9, asr r8 @ │ │ │ │ movweq lr, #10787 @ 0x2a23 │ │ │ │ movwmi r4, #12304 @ 0x3010 │ │ │ │ strcc r8, [r2], #-35 @ 0xffffffdd │ │ │ │ - streq pc, [pc, #965] @ 0xfe5b1 │ │ │ │ + streq pc, [pc, #965] @ 0xfe53d │ │ │ │ strbmi r3, [r4, #-1538] @ 0xfffff9fe │ │ │ │ @ instruction: 0x4650d1da │ │ │ │ @ instruction: 0xffd4f7e6 │ │ │ │ ldmdavs sl, {r0, r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r5, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r6, sl, lsl #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0x87f0e8bd │ │ │ │ - stc2l 1, cr15, [ip, #732]! @ 0x2dc │ │ │ │ + stc2l 1, cr15, [r6, #732]! @ 0x2dc │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ addlt r4, r6, fp, lsr #22 │ │ │ │ ldrmi r4, [r5], -r2, lsl #13 │ │ │ │ strbpl pc, [r4, -sl, lsl #10] @ │ │ │ │ movwls r6, #22555 @ 0x581b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ @ instruction: 0xf64d460e │ │ │ │ - vmul.i d17, d16, d0[2] │ │ │ │ + vmul.i d17, d0, d0[2] │ │ │ │ @ instruction: 0xf7e60833 │ │ │ │ ldrcc pc, [r8, -r1, lsr #30] │ │ │ │ @ instruction: 0xf1054604 │ │ │ │ movwcs r0, #2320 @ 0x910 │ │ │ │ movwcc lr, #2509 @ 0x9cd │ │ │ │ movwcc lr, #10701 @ 0x29cd │ │ │ │ andscc pc, r0, sp, lsr #17 │ │ │ │ @@ -243652,34 +243624,34 @@ │ │ │ │ strle r3, [sl], #-280 @ 0xfffffee8 │ │ │ │ ldmdavs r9!, {r2, r3, r5, r6, r7, r9, sl, lr}^ │ │ │ │ ldmdavs r8!, {r0, r1, r3, r4, r5, r6, r7, fp, sp, lr} │ │ │ │ stmia ip!, {r1, r3, r4, r5, r7, fp, sp, lr} │ │ │ │ strbtmi r0, [r9], -pc │ │ │ │ @ instruction: 0xf8ac8a3b │ │ │ │ stmdavs r8!, {ip, sp} │ │ │ │ - blx 0xfe73bf66 │ │ │ │ + blx 0xff5bbef2 │ │ │ │ ldmdavs r1!, {r1, r5, r6, r7, r9, ip, sp, pc} │ │ │ │ eorscs pc, r2, r8, asr r8 @ │ │ │ │ movweq lr, #6784 @ 0x1a80 │ │ │ │ submi r4, fp, r3, lsl r0 │ │ │ │ strcc r6, [r4, #-51] @ 0xffffffcd │ │ │ │ - strne pc, [pc], #-964 @ 0xfe2b0 │ │ │ │ + strne pc, [pc], #-964 @ 0xfe23c │ │ │ │ strbmi r3, [sp, #-1540] @ 0xfffff9fc │ │ │ │ @ instruction: 0x4650d1da │ │ │ │ @ instruction: 0xff72f7e6 │ │ │ │ ldmdavs sl, {r0, r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r5, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r6, sl, lsl #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0x87f0e8bd │ │ │ │ - stc2 1, cr15, [sl, #732] @ 0x2dc │ │ │ │ + stc2 1, cr15, [r4, #732] @ 0x2dc │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ orrcc pc, r0, #160, 10 @ 0x28000000 │ │ │ │ andeq pc, r8, #160, 2 @ 0x28 │ │ │ │ svclt 0x00882a01 │ │ │ │ svclt 0x00942b03 │ │ │ │ movwcs r2, #769 @ 0x301 │ │ │ │ svclt 0x00142810 │ │ │ │ @@ -243689,223 +243661,223 @@ │ │ │ │ orrscc pc, r9, #0, 10 │ │ │ │ @ instruction: 0xf85333e0 │ │ │ │ vmull.u8 , d3, d8 │ │ │ │ stmiblt r3!, {r6, r7, r8, r9, ip}^ │ │ │ │ @ instruction: 0x3150f890 │ │ │ │ @ instruction: 0xf8d0b98b │ │ │ │ @ instruction: 0xf0033168 │ │ │ │ - blcc 0x4fefa8 │ │ │ │ + blcc 0x4fef34 │ │ │ │ svclt 0x008f2b0a │ │ │ │ vcgt.s8 d18, d13, d1 │ │ │ │ - vsubl.s8 q11, d0, d4 │ │ │ │ + vsubl.s8 , d16, d4 │ │ │ │ @ instruction: 0xf8520233 │ │ │ │ ldrmi r3, [r8], -r3, lsr #32 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ @ instruction: 0xf8d04770 │ │ │ │ vmla.f , , d0[2] │ │ │ │ ldrmi r0, [r8], -r1, lsl #7 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ @ instruction: 0xf8d04770 │ │ │ │ - bcs 0x10985c │ │ │ │ + bcs 0x1097e8 │ │ │ │ @ instruction: 0xf8d0d1ef │ │ │ │ - bl 0x10d8c4 │ │ │ │ + bl 0x10d850 │ │ │ │ @ instruction: 0xf8d00083 │ │ │ │ bicsmi r3, fp, #4, 26 @ 0x100 │ │ │ │ movweq pc, #4099 @ 0x1003 @ │ │ │ │ andcs r4, r0, #24, 12 @ 0x1800000 │ │ │ │ ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec55580 │ │ │ │ + bl 0xfec5550c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ vhadd.s8 d18, d13, d0 │ │ │ │ - vsra.s64 , q12, #64 │ │ │ │ - blmi 0x1be848 │ │ │ │ + vbic.i32 , #8 @ 0x00000008 │ │ │ │ + blmi 0x1be7d4 │ │ │ │ rsbne pc, r5, #64, 4 │ │ │ │ @ instruction: 0xf14b9000 │ │ │ │ - svclt 0x0000f8f3 │ │ │ │ - eorseq sp, r3, r0, lsr r6 │ │ │ │ + svclt 0x0000f8f1 │ │ │ │ + ldrhteq sp, [r3], -r0 │ │ │ │ orrscc pc, r9, #0, 10 │ │ │ │ @ instruction: 0xf8d34602 │ │ │ │ vshr.u64 q8, q4, #64 │ │ │ │ ldmiblt r0!, {r6, r7, ip} │ │ │ │ @ instruction: 0x3150f892 │ │ │ │ @ instruction: 0xf8d2b9b3 │ │ │ │ @ instruction: 0xf0033168 │ │ │ │ - blcc 0x4ff040 │ │ │ │ + blcc 0x4fefcc │ │ │ │ stmdale fp, {r1, r3, r8, r9, fp, sp} │ │ │ │ - andvs pc, r4, #-805306364 @ 0xd0000004 │ │ │ │ + addpl pc, r4, #-805306364 @ 0xd0000004 │ │ │ │ eorseq pc, r3, #192, 4 │ │ │ │ eoreq pc, r3, r2, asr r8 @ │ │ │ │ svclt 0x00b82801 │ │ │ │ andcs r2, r0, #1 │ │ │ │ ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ andcs r2, r0, #1 │ │ │ │ ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ ldrdeq pc, [r8, #-130] @ 0xffffff7e │ │ │ │ addeq pc, r1, r0, asr #7 │ │ │ │ svclt 0x00b82801 │ │ │ │ andcs r2, r0, #1 │ │ │ │ ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ vst3.32 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec55604 │ │ │ │ + bl 0xfec55590 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ssub8mi r0, lr, r8 │ │ │ │ @ instruction: 0xf5a09b02 │ │ │ │ @ instruction: 0x46045736 │ │ │ │ ldrmi r4, [r5], -r8, lsl #13 │ │ │ │ - blcs 0x14e0dc │ │ │ │ + blcs 0x14e068 │ │ │ │ @ instruction: 0x4640d011 │ │ │ │ @ instruction: 0xff62f7ff │ │ │ │ @ instruction: 0xf5a4b9d8 │ │ │ │ @ instruction: 0x46385336 │ │ │ │ adchi pc, r0, #12779520 @ 0xc30000 │ │ │ │ @ instruction: 0xf8c49b02 │ │ │ │ @ instruction: 0xf8c45da8 │ │ │ │ @ instruction: 0xf8c46dac │ │ │ │ @ instruction: 0xf7703dbc │ │ │ │ - @ instruction: 0xf78bf83d │ │ │ │ - smlabbeq r3, r1, r8, pc @ │ │ │ │ + @ instruction: 0xf78bf877 │ │ │ │ + @ instruction: 0x0103f8bb │ │ │ │ cdpeq 5, 10, cr13, cr11, cr9, {7} │ │ │ │ @ instruction: 0xf04f2b07 │ │ │ │ svclt 0x00040302 │ │ │ │ strvc pc, [r0, #-79] @ 0xffffffb1 │ │ │ │ movwls r2, #9728 @ 0x2600 │ │ │ │ vaba.s8 q15, , │ │ │ │ - vaddw.s8 , q8, d8 │ │ │ │ + vaddw.s8 , q0, d8 │ │ │ │ vrhadd.s8 d16, d5, d30 │ │ │ │ - vaddl.s8 , d16, d20 │ │ │ │ - blmi 0x17e528 │ │ │ │ + vaddl.s8 , d0, d20 │ │ │ │ + blmi 0x17e4b4 │ │ │ │ @ instruction: 0xf1822242 │ │ │ │ - svclt 0x0000fb73 │ │ │ │ - eorseq sp, r3, ip, lsr r6 │ │ │ │ + svclt 0x0000fb6d │ │ │ │ + ldrhteq sp, [r3], -ip │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec55684 │ │ │ │ + bl 0xfec55610 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8d00ff0 │ │ │ │ addlt r3, r2, r8, ror #2 │ │ │ │ ldmdbcs sl, {r2, r9, sl, lr} │ │ │ │ tstpeq pc, #3 @ p-variant is OBSOLETE │ │ │ │ addsmi sp, r9, #33 @ 0x21 │ │ │ │ ldmdbcs r0, {r0, r4, ip, lr, pc} │ │ │ │ andlt sp, r2, r7 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ - bcs 0x46d8f4 │ │ │ │ + bcs 0x46d880 │ │ │ │ ldmdale r0!, {r1, r2, r3, r5, ip, lr, pc} │ │ │ │ - bcs 0x20ccdc │ │ │ │ - blcs 0x574884 │ │ │ │ + bcs 0x20cc68 │ │ │ │ + blcs 0x574810 │ │ │ │ strtmi sp, [r0], -pc, ror #1 │ │ │ │ @ instruction: 0xf7ff2101 │ │ │ │ stmdacs r1, {r0, r5, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0x2001bfb8 │ │ │ │ andvc pc, r0, #79 @ 0x4f │ │ │ │ movwcs r9, #0 │ │ │ │ @ instruction: 0xf7ff4620 │ │ │ │ - bcs 0x47e31c │ │ │ │ - bcc 0x53251c │ │ │ │ + bcs 0x47e2a8 │ │ │ │ + bcc 0x5324a8 │ │ │ │ stmdale r1!, {r0, r9, fp, sp} │ │ │ │ @ instruction: 0xf0333b16 │ │ │ │ mvnle r0, r4, lsl #6 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ bicsle r2, lr, r6, lsl fp │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ bicle r2, r4, pc, lsl fp │ │ │ │ - bcs 0x4b8468 │ │ │ │ + bcs 0x4b83f4 │ │ │ │ @ instruction: 0xf04fd1c1 │ │ │ │ - blx 0x98ed34 │ │ │ │ + blx 0x98ecc0 │ │ │ │ ldrbeq pc, [fp, r3, lsl #6] @ │ │ │ │ @ instruction: 0xe7cad5bb │ │ │ │ vhadd.s8 d18, d5, d0 │ │ │ │ - vaddw.s8 , q8, d8 │ │ │ │ - blmi 0x1be9f0 │ │ │ │ + vaddw.s8 , q0, d8 │ │ │ │ + blmi 0x1be97c │ │ │ │ vhadd.s8 d25, d0, d0 │ │ │ │ @ instruction: 0xf14b228a │ │ │ │ - svclt 0x0000f821 │ │ │ │ - eorseq sp, r3, ip, asr #12 │ │ │ │ + svclt 0x0000f81f │ │ │ │ + eorseq sp, r3, ip, asr #11 │ │ │ │ vst3.32 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec55750 │ │ │ │ + bl 0xfec556dc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ @ instruction: 0xf5a04604 │ │ │ │ @ instruction: 0x460d5036 │ │ │ │ @ instruction: 0x46163830 │ │ │ │ ldrmi r9, [pc], -r5, lsl #18 │ │ │ │ - @ instruction: 0xff16f776 │ │ │ │ + @ instruction: 0xff50f776 │ │ │ │ stcls 6, cr4, [r4], {32} │ │ │ │ @ instruction: 0x463b4632 │ │ │ │ strls r4, [r0], #-1577 @ 0xfffff9d7 │ │ │ │ @ instruction: 0xff40f7ff │ │ │ │ svcmi 0x00f0e92d │ │ │ │ @ instruction: 0xf001469a │ │ │ │ addlt r0, r7, r3, lsl #6 │ │ │ │ ldrmi r3, [r1], r1, lsl #6 │ │ │ │ - b 0x14c07b8 │ │ │ │ - ldrbcs r0, [pc, #2243]! @ 0xfee57 │ │ │ │ + b 0x14c0744 │ │ │ │ + ldrbcs r0, [pc, #2243]! @ 0xfede3 │ │ │ │ andcs r9, r0, #4, 4 @ 0x40000000 │ │ │ │ @ instruction: 0x46179c10 │ │ │ │ strls r9, [r2], #-2833 @ 0xfffff4ef │ │ │ │ movwls r9, #12293 @ 0x3005 │ │ │ │ stmdbls r2, {r0, r9, ip, pc} │ │ │ │ strteq pc, [r0], #-450 @ 0xfffffe3e │ │ │ │ stceq 1, cr15, [r0], #-648 @ 0xfffffd78 │ │ │ │ vpmax.u8 d15, d2, d5 │ │ │ │ - blx 0xa4e5e4 │ │ │ │ - blx 0x27a5cc │ │ │ │ + blx 0xa4e570 │ │ │ │ + blx 0x27a558 │ │ │ │ movwmi pc, #33036 @ 0x810c @ │ │ │ │ - blx 0x3a49d0 │ │ │ │ + blx 0x3a495c │ │ │ │ andmi pc, r8, r4, lsl #22 │ │ │ │ @ instruction: 0xf102fa29 │ │ │ │ vseleq.f32 s30, s24, s21 │ │ │ │ tsteq fp, r1, asr #20 │ │ │ │ tsteq lr, r1, asr #20 │ │ │ │ strmi fp, [r8, #713] @ 0x2c9 │ │ │ │ - blls 0x234a7c │ │ │ │ - bl 0x1e5df8 │ │ │ │ + blls 0x234a08 │ │ │ │ + bl 0x1e5d84 │ │ │ │ ldrdeq r0, [r9], #1 │ │ │ │ movweq pc, #4096 @ 0x1000 @ │ │ │ │ teqpeq r8, r1 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf1c10840 │ │ │ │ - bl 0x1c1e78 │ │ │ │ + bl 0x1c1e04 │ │ │ │ @ instruction: 0xf1a11340 │ │ │ │ @ instruction: 0xf5030020 │ │ │ │ - bl 0x29b57c │ │ │ │ + bl 0x29b508 │ │ │ │ @ instruction: 0xf8560bc3 │ │ │ │ sbcmi r3, fp, r3, lsr r0 │ │ │ │ ldrdne pc, [r4], -fp │ │ │ │ vseleq.f32 s30, s28, s2 │ │ │ │ @ instruction: 0xf000fa21 │ │ │ │ movweq lr, #59971 @ 0xea43 │ │ │ │ @ instruction: 0xf0034303 │ │ │ │ - blx 0x1bf620 │ │ │ │ - blx 0x9fa658 │ │ │ │ + blx 0x1bf5ac │ │ │ │ + blx 0x9fa5e4 │ │ │ │ msrmi CPSR_, #4, 8 @ 0x4000000 │ │ │ │ tstmi pc, #147 @ 0x93 │ │ │ │ andcc r9, r8, #1024 @ 0x400 │ │ │ │ - bcs 0x110f244 │ │ │ │ + bcs 0x110f1d0 │ │ │ │ @ instruction: 0xd1b49301 │ │ │ │ @ instruction: 0x46194638 │ │ │ │ andcs fp, r0, #7 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ svclt 0x00008ff0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec55858 │ │ │ │ + bl 0xfec557e4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8d00ff0 │ │ │ │ addlt r2, r2, r0, asr #26 │ │ │ │ ldclcc 8, cr15, [r8, #-832] @ 0xfffffcc0 │ │ │ │ - bl 0x12ccb4 │ │ │ │ + bl 0x12cc40 │ │ │ │ @ instruction: 0xf8d20283 │ │ │ │ streq r4, [r4, r4, lsl #26]! │ │ │ │ @ instruction: 0xf8d2bf48 │ │ │ │ strle r3, [r9, #-3444] @ 0xfffff28c │ │ │ │ movwle r4, #49817 @ 0xc299 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @@ -243922,60 +243894,60 @@ │ │ │ │ vhsub.u8 , q0, │ │ │ │ addslt r4, fp, #7 │ │ │ │ andmi lr, r0, r3, asr #20 │ │ │ │ ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ rscsne pc, pc, r0 │ │ │ │ svclt 0x00004770 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec558d0 │ │ │ │ + bl 0xfec5585c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ @ instruction: 0xf1b1b192 │ │ │ │ svclt 0x00084f00 │ │ │ │ svccc 0x00fff1b2 │ │ │ │ strmi sp, [r8], -r9, lsr #32 │ │ │ │ @ instruction: 0xf1774611 │ │ │ │ - @ instruction: 0x4603fdf3 │ │ │ │ + @ instruction: 0x4603fdf1 │ │ │ │ andlt r4, r3, r8, lsl r6 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ orrscc pc, r9, #0, 10 │ │ │ │ @ instruction: 0xf85333e0 │ │ │ │ vmull.u8 , d3, d8 │ │ │ │ - blcs 0x103610 │ │ │ │ + blcs 0x10359c │ │ │ │ @ instruction: 0xf8d0d0ee │ │ │ │ - bl 0x10dc78 │ │ │ │ + bl 0x10dc04 │ │ │ │ @ instruction: 0xf8dc0c83 │ │ │ │ @ instruction: 0xf0133d0c │ │ │ │ rscle r0, r5, r0, lsl r3 │ │ │ │ stceq 0, cr15, [r1], {79} @ 0x4f │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ @ instruction: 0xf8cd2117 │ │ │ │ @ instruction: 0xf8cde004 │ │ │ │ @ instruction: 0xf7ffc000 │ │ │ │ @ instruction: 0xf04fff07 │ │ │ │ ldrb r4, [r7, r0, lsl #6] │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec55948 │ │ │ │ + bl 0xfec558d4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ strmi fp, [r8], -r2, ror #2 │ │ │ │ @ instruction: 0xf1774611 │ │ │ │ - strmi pc, [r3], -r1, lsl #25 │ │ │ │ + @ instruction: 0x4603fc7f │ │ │ │ andlt r4, r3, r8, lsl r6 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ orrscc pc, r9, #0, 10 │ │ │ │ @ instruction: 0xf85333e0 │ │ │ │ vmull.u8 , d3, d8 │ │ │ │ - blcs 0x10367c │ │ │ │ + blcs 0x103608 │ │ │ │ @ instruction: 0xf8d0d0ee │ │ │ │ - bl 0x10dce4 │ │ │ │ + bl 0x10dc70 │ │ │ │ @ instruction: 0xf8dc0c83 │ │ │ │ @ instruction: 0xf0133d0c │ │ │ │ rscle r0, r5, r0, lsl r3 │ │ │ │ stceq 0, cr15, [r1], {79} @ 0x4f │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ @ instruction: 0xf8cd2117 │ │ │ │ @ instruction: 0xf8cde004 │ │ │ │ @@ -243991,33 +243963,33 @@ │ │ │ │ @ instruction: 0xf0023011 │ │ │ │ movwmi r3, #33348 @ 0x8244 │ │ │ │ tstmi r0, #219 @ 0xdb │ │ │ │ orrcc pc, r8, #3 │ │ │ │ tstcs r0, r8, lsl r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ svclt 0x00004770 │ │ │ │ - b 0xfe544a10 │ │ │ │ + b 0xfe54499c │ │ │ │ strle r0, [r5, #-3843] @ 0xfffff0fd │ │ │ │ svceq 0x0002ea91 │ │ │ │ andcs fp, r1, #92, 30 @ 0x170 │ │ │ │ eorcs pc, r8, #192, 16 @ 0xc00000 │ │ │ │ tstcs r0, r8, lsl r6 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ svclt 0x00004770 │ │ │ │ - b 0xfe544a30 │ │ │ │ + b 0xfe5449bc │ │ │ │ strle r0, [r9, #-3843] @ 0xfffff0fd │ │ │ │ svceq 0x0002ea91 │ │ │ │ @ instruction: 0xf06fbf5f │ │ │ │ andcs r4, r1, #0, 6 │ │ │ │ mvnvc lr, #536576 @ 0x83000 │ │ │ │ eorcs pc, r8, #192, 16 @ 0xc00000 │ │ │ │ tstcs r0, r8, lsl r6 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ svclt 0x00004770 │ │ │ │ - b 0xfe545258 │ │ │ │ + b 0xfe5451e4 │ │ │ │ strle r0, [r9, #-3843] @ 0xfffff0fd │ │ │ │ svceq 0x0002ea91 │ │ │ │ @ instruction: 0xf06fbf41 │ │ │ │ andcs r4, r1, #0, 6 │ │ │ │ mvnvc lr, #536576 @ 0x83000 │ │ │ │ eorcs pc, r8, #192, 16 @ 0xc00000 │ │ │ │ tstcs r0, r8, lsl r6 │ │ │ │ @@ -244031,15 +244003,15 @@ │ │ │ │ ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ svclt 0x003e1a89 │ │ │ │ movwcs r2, #4352 @ 0x1100 │ │ │ │ eorcc pc, r8, #192, 16 @ 0xc00000 │ │ │ │ tstcs r0, r8, lsl #12 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ svclt 0x00004770 │ │ │ │ - blx 0x1147488 │ │ │ │ + blx 0x1147414 │ │ │ │ @ instruction: 0xf1bcfc02 │ │ │ │ svclt 0x00c80f00 │ │ │ │ eorcc pc, r8, #192, 16 @ 0xc00000 │ │ │ │ vpmax.s8 d15, d2, d3 │ │ │ │ @ instruction: 0xf102bfc8 │ │ │ │ stcle 1, cr3, [r5], {255} @ 0xff │ │ │ │ svccc 0x00fff1bc │ │ │ │ @@ -244047,18 +244019,18 @@ │ │ │ │ subsmi r3, r1, #40, 4 @ 0x80000002 │ │ │ │ tstcs r0, r8, lsl #12 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x00004770 │ │ │ │ andlt fp, fp, #48, 10 @ 0xc000000 │ │ │ │ cdpeq 0, 0, cr15, cr1, cr15, {2} │ │ │ │ - blx 0x11d00d8 │ │ │ │ - blx 0x4ba8d0 │ │ │ │ + blx 0x11d0064 │ │ │ │ + blx 0x4ba85c │ │ │ │ stmdacs r0, {r1, sl, ip, sp, lr, pc} │ │ │ │ - ldclcc 1, cr15, [pc], #16 @ 0xfe8e0 │ │ │ │ + ldclcc 1, cr15, [pc], #16 @ 0xfe86c │ │ │ │ strbtmi fp, [r3], -r4, asr #31 │ │ │ │ eor pc, r8, #12910592 @ 0xc50000 │ │ │ │ andcc sp, r1, r4, lsl #24 │ │ │ │ @ instruction: 0xf8c5bfbc │ │ │ │ rsbmi lr, r3, #40, 4 @ 0x80000002 │ │ │ │ addslt r1, fp, #150994944 @ 0x9000000 │ │ │ │ vpmax.s8 , q1, │ │ │ │ @@ -244072,26 +244044,26 @@ │ │ │ │ andmi lr, ip, r3, asr #20 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ @ instruction: 0xf04f2900 │ │ │ │ svclt 0x00bc0301 │ │ │ │ @ instruction: 0xf8c02200 │ │ │ │ - blle 0x2cb1c8 │ │ │ │ + blle 0x2cb154 │ │ │ │ vpmax.s8 d15, d2, d3 │ │ │ │ addsmi r3, r1, #4096 @ 0x1000 │ │ │ │ @ instruction: 0xf8c0bf8c │ │ │ │ strmi r3, [sl], -r8, lsr #4 │ │ │ │ tstcs r0, r0, lsl r6 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ svclt 0x00004770 │ │ │ │ stceq 0, cr15, [r1], {79} @ 0x4f │ │ │ │ strmi fp, [r6], r0, lsl #10 │ │ │ │ - blx 0x42b17c │ │ │ │ - blcs 0x13b15c │ │ │ │ + blx 0x42b108 │ │ │ │ + blcs 0x13b0e8 │ │ │ │ rscscc pc, pc, #-2147483648 @ 0x80000000 │ │ │ │ @ instruction: 0x2000bfbc │ │ │ │ eorgt pc, r8, #13500416 @ 0xce0000 │ │ │ │ addsmi sp, sl, #5120 @ 0x1400 │ │ │ │ svclt 0x003c4618 │ │ │ │ @ instruction: 0xf8ce4610 │ │ │ │ strne ip, [fp], #-552 @ 0xfffffdd8 │ │ │ │ @@ -244106,15 +244078,15 @@ │ │ │ │ tstcs r0, r8, lsr #4 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ ldrdcc pc, [r8, #-128]! @ 0xffffff80 │ │ │ │ movwvc pc, #1155 @ 0x483 @ │ │ │ │ msrcc SPSR_f, r0, asr #17 │ │ │ │ - blt 0x193c7f0 │ │ │ │ + blt 0xfe7bc77c │ │ │ │ strtcc pc, [r8], #2256 @ 0x8d0 │ │ │ │ strle r0, [r6], #-923 @ 0xfffffc65 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ strlt r4, [r0, #-1904] @ 0xfffff890 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @@ -244126,100 +244098,100 @@ │ │ │ │ movwcs r1, #512 @ 0x200 │ │ │ │ stmib sp, {r2, r3, r8, sp}^ │ │ │ │ @ instruction: 0xf7ffce00 │ │ │ │ svclt 0x0000fdad │ │ │ │ svclt 0x00004770 │ │ │ │ svclt 0x00004770 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfec55c00 │ │ │ │ + bl 0xfec55b8c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf5a00ff8 │ │ │ │ andcs r5, r4, #-671088640 @ 0xd8000000 │ │ │ │ andeq pc, r1, #192, 4 │ │ │ │ eorseq pc, r0, r3, lsr #3 │ │ │ │ adccs pc, r0, #12779520 @ 0xc30000 │ │ │ │ - ldc2l 7, cr15, [r0, #-444] @ 0xfffffe44 │ │ │ │ + stc2 7, cr15, [sl, #444] @ 0x1bc │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfec55c24 │ │ │ │ + bl 0xfec55bb0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf7ff0ff8 │ │ │ │ svclt 0x0000ffe5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfec55c38 │ │ │ │ + bl 0xfec55bc4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46040ff8 │ │ │ │ @ instruction: 0xf7ff4608 │ │ │ │ cmpplt r0, r1, asr ip @ p-variant is OBSOLETE │ │ │ │ teqppl r6, #164, 10 @ p-variant is OBSOLETE @ 0x29000000 │ │ │ │ eorspl pc, r6, r4, lsr #11 │ │ │ │ @ instruction: 0xf8c33830 │ │ │ │ @ instruction: 0xf76f12a0 │ │ │ │ - vmla.f32 d31, d5, d17 │ │ │ │ - vaddw.s8 , q8, d8 │ │ │ │ + vadd.f32 , , │ │ │ │ + vaddw.s8 , q0, d8 │ │ │ │ vrhadd.s8 d16, d15, d30 │ │ │ │ - vaddl.s8 q11, d0, d12 │ │ │ │ - blmi 0x17eb20 │ │ │ │ + vaddl.s8 , d16, d12 │ │ │ │ + blmi 0x17eaac │ │ │ │ rscsvc pc, sp, #1325400064 @ 0x4f000000 │ │ │ │ - @ instruction: 0xf874f182 │ │ │ │ - eorseq sp, r3, r8, ror #12 │ │ │ │ + @ instruction: 0xf86ef182 │ │ │ │ + eorseq sp, r3, r8, ror #11 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec55c80 │ │ │ │ + bl 0xfec55c0c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ movwcs r9, #768 @ 0x300 │ │ │ │ ldc2 7, cr15, [r6], #1020 @ 0x3fc │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec55c98 │ │ │ │ + bl 0xfec55c24 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ ldrmi r4, [r5], -r4, lsl #12 │ │ │ │ ldc2 7, cr15, [r2], #-1020 @ 0xfffffc04 │ │ │ │ strtmi r2, [sl], -r1, lsl #16 │ │ │ │ @ instruction: 0x2001bfb8 │ │ │ │ andls r2, r0, r0, lsl #6 │ │ │ │ @ instruction: 0xf7ff4620 │ │ │ │ svclt 0x0000fca1 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfec55cc4 │ │ │ │ + bl 0xfec55c50 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf78d0ff8 │ │ │ │ - strmi pc, [r3], -r1, lsl #24 │ │ │ │ + @ instruction: 0x4603fc3b │ │ │ │ sbcscc pc, pc, r0, asr #4 │ │ │ │ rsceq pc, pc, pc, asr #13 │ │ │ │ movwcs r4, #24 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd08 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec55cf0 │ │ │ │ + bl 0xfec55c7c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ andls r2, r1, r0, lsl #6 │ │ │ │ - stc2 7, cr15, [r4], #-564 @ 0xfffffdcc │ │ │ │ + mrrc2 7, 8, pc, lr, cr13 @ │ │ │ │ andlt r9, r3, r1, lsl #16 │ │ │ │ - bl 0x23cc7c │ │ │ │ - ldmiblt r2!, {r4, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + bl 0x23cc08 │ │ │ │ + stmiblt ip!, {r4, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec55d14 │ │ │ │ + bl 0xfec55ca0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [r6], -r8, ror #31 │ │ │ │ vmax.s8 d20, d5, d15 │ │ │ │ - vaddl.s8 , d16, d8 │ │ │ │ + vaddl.s8 , d0, d8 │ │ │ │ vhadd.s8 d16, d0, d30 │ │ │ │ @ instruction: 0xf5a62121 │ │ │ │ @ instruction: 0xf06e5536 │ │ │ │ - @ instruction: 0xf506f84d │ │ │ │ + @ instruction: 0xf506f84b │ │ │ │ ldccc 3, cr3, [r0, #-612]! @ 0xfffffd9c │ │ │ │ ldrbtmi pc, [ip], #2259 @ 0x8d3 @ │ │ │ │ @ instruction: 0x4623b13c │ │ │ │ strtmi r6, [r8], -r4, lsr #17 │ │ │ │ ldrdcs lr, [r0, -r3] │ │ │ │ stccs 7, cr4, [r0], {144} @ 0x90 │ │ │ │ @ instruction: 0xf06ed1f7 │ │ │ │ - @ instruction: 0xf506f83f │ │ │ │ + @ instruction: 0xf506f83d │ │ │ │ mvncc r3, #1677721602 @ 0x64000002 │ │ │ │ stccc 8, cr15, [r8], {83} @ 0x53 │ │ │ │ svclt 0x005404dc │ │ │ │ sbcsne pc, pc, #64, 4 │ │ │ │ rscsne pc, pc, #64, 4 │ │ │ │ andseq pc, r0, #-268435444 @ 0xf000000c │ │ │ │ svclt 0x00480498 │ │ │ │ @@ -244243,35 +244215,35 @@ │ │ │ │ @ instruction: 0xf0110280 │ │ │ │ shsub16mi r6, r9, r0 │ │ │ │ @ instruction: 0xf442bf18 │ │ │ │ @ instruction: 0xf0131200 │ │ │ │ svclt 0x00180ff0 │ │ │ │ andeq pc, r0, #1107296256 @ 0x42000000 │ │ │ │ @ instruction: 0xf78d2301 │ │ │ │ - @ instruction: 0xf896fbbb │ │ │ │ - blvs 0xffdc711c │ │ │ │ - bcs 0x11049c │ │ │ │ + @ instruction: 0xf896fbf5 │ │ │ │ + blvs 0xffdc70a8 │ │ │ │ + bcs 0x110428 │ │ │ │ @ instruction: 0xf06fbf0c │ │ │ │ @ instruction: 0xf06f0203 │ │ │ │ andsmi r0, r3, r1, lsl #4 │ │ │ │ @ instruction: 0xf50663f3 │ │ │ │ @ instruction: 0xf7903699 │ │ │ │ - @ instruction: 0x3650f93f │ │ │ │ + @ instruction: 0x3650f979 │ │ │ │ tstpvc ip, pc, asr #8 @ p-variant is OBSOLETE │ │ │ │ - addne pc, r8, r5, asr #4 │ │ │ │ + andne pc, r8, r5, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - @ instruction: 0xffe4f06d │ │ │ │ + @ instruction: 0xffe2f06d │ │ │ │ ldrtmi pc, [r0], #2262 @ 0x8d6 @ │ │ │ │ @ instruction: 0x4623b13c │ │ │ │ strtmi r6, [r8], -r4, lsr #17 │ │ │ │ ldrdcs lr, [r0, -r3] │ │ │ │ stccs 7, cr4, [r0], {144} @ 0x90 │ │ │ │ pop {r0, r1, r2, r4, r5, r6, r7, r8, ip, lr, pc} │ │ │ │ @ instruction: 0xf06d40f8 │ │ │ │ - svclt 0x0000bfd7 │ │ │ │ + svclt 0x0000bfd5 │ │ │ │ andsle r2, r3, sp, lsl #18 │ │ │ │ andle r2, ip, lr, lsl #18 │ │ │ │ stmdble r5, {r0, r1, r2, r8, fp, sp} │ │ │ │ ldrdcc pc, [r8, #-128]! @ 0xffffff80 │ │ │ │ tstpeq pc, #3 @ p-variant is OBSOLETE │ │ │ │ andle r2, lr, r1, lsl fp │ │ │ │ eoreq pc, r1, r0, asr r8 @ │ │ │ │ @@ -244303,15 +244275,15 @@ │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ cmncc r4, r0, ror r7 │ │ │ │ eorcs pc, r1, r0, asr #16 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ svclt 0x00004770 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfec55ec4 │ │ │ │ + bl 0xfec55e50 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8d00ff8 │ │ │ │ @ instruction: 0xf0033168 │ │ │ │ addmi r0, fp, #2080374784 @ 0x7c000000 │ │ │ │ movtvs fp, #12040 @ 0x2f08 │ │ │ │ andcs sp, r0, r6, lsl #2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @@ -244330,26 +244302,26 @@ │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r8, #-0] │ │ │ │ ldrb r2, [r3, r5, lsl #6]! │ │ │ │ ldrb r2, [r1, r4, lsl #6]! │ │ │ │ strb r2, [pc, r3, lsl #6]! │ │ │ │ strb r2, [sp, r6, lsl #6]! │ │ │ │ strb r2, [fp, r7, lsl #6]! │ │ │ │ - blx 0xa3cd2e │ │ │ │ + blx 0xa3ccba │ │ │ │ strb r2, [r7, r1, lsl #6]! │ │ │ │ strb r2, [r5, r2, lsl #6]! │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec55f40 │ │ │ │ + bl 0xfec55ecc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8d00ff0 │ │ │ │ addlt r3, r2, r8, ror #2 │ │ │ │ @ instruction: 0xf0034604 │ │ │ │ - blcs 0x8bf9d0 │ │ │ │ + blcs 0x8bf95c │ │ │ │ addmi sp, fp, #50 @ 0x32 │ │ │ │ - blvs 0x112e97c │ │ │ │ + blvs 0x112e908 │ │ │ │ andlt sp, r2, r6, lsl #2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ stmdbcs pc, {r4, r8, fp, ip, sp} @ │ │ │ │ ldm pc, {r1, r2, r3, r4, fp, ip, lr, pc}^ @ │ │ │ │ movwne pc, #32769 @ 0x8001 @ │ │ │ │ @@ -244363,41 +244335,41 @@ │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ ldrb r2, [r3, r5, lsl #6]! │ │ │ │ ldrb r2, [r1, r4, lsl #6]! │ │ │ │ strb r2, [pc, r3, lsl #6]! │ │ │ │ strb r2, [sp, r6, lsl #6]! │ │ │ │ strb r2, [fp, r7, lsl #6]! │ │ │ │ - blx 0xff9bcdb0 │ │ │ │ + blx 0xff9bcd3c │ │ │ │ strb r2, [r7, r1, lsl #6]! │ │ │ │ strb r2, [r5, r2, lsl #6]! │ │ │ │ - blx 0xfeabcdbc │ │ │ │ + blx 0xfeabcd48 │ │ │ │ svclt 0x00b82801 │ │ │ │ @ instruction: 0xf04f2001 │ │ │ │ andls r7, r0, r0, lsl #4 │ │ │ │ mrscs r2, SP_irq │ │ │ │ @ instruction: 0xf7ff4620 │ │ │ │ svclt 0x0000fb13 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec55fe0 │ │ │ │ + bl 0xfec55f6c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r5, r0, ror #31 │ │ │ │ @ instruction: 0x460d4614 │ │ │ │ @ instruction: 0x4621461a │ │ │ │ movwls r9, #8195 @ 0x2003 │ │ │ │ - blx 0x11bcdf6 │ │ │ │ + blx 0x11bcd82 │ │ │ │ stmdals r3, {r1, r8, r9, fp, ip, pc} │ │ │ │ andeq pc, r8, #-1073741784 @ 0xc0000028 │ │ │ │ stmdale r9!, {r0, r3, r9, fp, sp}^ │ │ │ │ @ instruction: 0xf002e8df │ │ │ │ streq r0, [r5, #-1285] @ 0xfffffafb │ │ │ │ stmdavs r9, {r0, r2, r8, fp, ip}^ │ │ │ │ ldccs 12, cr3, [r0], {38} @ 0x26 │ │ │ │ ldccs 0, cr13, [r1], {81} @ 0x51 │ │ │ │ - bl 0x12ea2c │ │ │ │ + bl 0x12e9b8 │ │ │ │ @ instruction: 0xf8c00083 │ │ │ │ @ instruction: 0xf04051e4 │ │ │ │ andlt r8, r5, r3, lsr #1 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @@ -244411,18 +244383,18 @@ │ │ │ │ ldrdcc pc, [r8, #-128]! @ 0xffffff80 │ │ │ │ tstpeq pc, #3 @ p-variant is OBSOLETE │ │ │ │ svclt 0x000842a3 │ │ │ │ msrpl SPSR_fs, r0, asr #17 │ │ │ │ ldccc 0, cr13, [r0], {223} @ 0xdf │ │ │ │ ldmdale r3!, {r0, r1, r2, r3, sl, fp, sp} │ │ │ │ @ instruction: 0xf004e8df │ │ │ │ - bvc 0x1d9afe0 │ │ │ │ + bvc 0x1d9af6c │ │ │ │ ldclvc 2, cr3, [r8], #-200 @ 0xffffff38 │ │ │ │ ldrbtvc r3, [r6], #-562 @ 0xfffffdce │ │ │ │ - blpl 0xd8b748 │ │ │ │ + blpl 0xd8b6d4 │ │ │ │ stmib r0, {r8, r9, sp}^ │ │ │ │ mullt r5, r6, r3 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ ldccs 13, cr11, [sl], {48} @ 0x30 │ │ │ │ @@ -244436,21 +244408,21 @@ │ │ │ │ cmncc r4, #0, 6 │ │ │ │ eorpl pc, r3, r0, asr #16 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - blx 0x153ced4 │ │ │ │ + blx 0x153ce60 │ │ │ │ vhadd.s8 d18, d5, d0 │ │ │ │ - vaddw.s8 , q8, d8 │ │ │ │ - blmi 0xaff39c │ │ │ │ + vaddw.s8 , q0, d8 │ │ │ │ + blmi 0xaff328 │ │ │ │ eorsvc pc, r5, #1325400064 @ 0x4f000000 │ │ │ │ @ instruction: 0xf14a9000 │ │ │ │ - movwcs pc, #2891 @ 0xb4b @ │ │ │ │ + movwcs pc, #2889 @ 0xb49 @ │ │ │ │ @ instruction: 0xf840336c │ │ │ │ andlt r5, r5, r3, lsr #32 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ movwcs fp, #23856 @ 0x5d30 │ │ │ │ @@ -244475,36 +244447,36 @@ │ │ │ │ strb r2, [r7, r4, lsl #6]! │ │ │ │ strb r2, [r5, r3, lsl #6]! │ │ │ │ strb r2, [r3, r6, lsl #6]! │ │ │ │ strb r2, [r1, r7, lsl #6]! │ │ │ │ ldrb r2, [pc, r1, lsl #6] │ │ │ │ ldrb r2, [sp, r2, lsl #6] │ │ │ │ vhadd.s8 d18, d5, d0 │ │ │ │ - vaddw.s8 , q8, d8 │ │ │ │ - blmi 0x1bf430 │ │ │ │ + vaddw.s8 , q0, d8 │ │ │ │ + blmi 0x1bf3bc │ │ │ │ eorsvc pc, r4, #1325400064 @ 0x4f000000 │ │ │ │ @ instruction: 0xf14a9000 │ │ │ │ - svclt 0x0000fb01 │ │ │ │ - eorseq sp, r3, r4, lsl #13 │ │ │ │ + svclt 0x0000faff │ │ │ │ + eorseq sp, r3, r4, lsl #12 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec56190 │ │ │ │ + bl 0xfec5611c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r7, r0, ror #31 │ │ │ │ andne lr, r4, sp, asr #19 │ │ │ │ @ instruction: 0xf7ff9203 │ │ │ │ - bls 0x1fd958 │ │ │ │ + bls 0x1fd8e4 │ │ │ │ ldrdne lr, [r4], -sp │ │ │ │ movweq pc, #33186 @ 0x81a2 @ │ │ │ │ stmdale r9!, {r0, r3, r8, r9, fp, sp}^ │ │ │ │ @ instruction: 0xf003e8df │ │ │ │ streq r0, [r5, #-1285] @ 0xfffffafb │ │ │ │ stmdavs r6, {r0, r2, fp, ip}^ │ │ │ │ ldmdbcs r0, {r0, r2, r5, r8, r9, fp, ip, sp} │ │ │ │ ldmdbcs r1, {r1, r3, r4, r6, ip, lr, pc} │ │ │ │ - bl 0x12ebd8 │ │ │ │ + bl 0x12eb64 │ │ │ │ @ instruction: 0xf8d00082 │ │ │ │ @ instruction: 0xf04001e4 │ │ │ │ mullt r7, lr, r0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ stclt 14, cr0, [r0, #-0] │ │ │ │ @@ -244545,19 +244517,19 @@ │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ stclt 14, cr0, [r0, #-0] │ │ │ │ @ instruction: 0xf8503274 │ │ │ │ str r0, [r8, r2, lsr #32]! │ │ │ │ @ instruction: 0xf97af7ff │ │ │ │ vhadd.s8 d18, d5, d0 │ │ │ │ - vaddw.s8 , q8, d8 │ │ │ │ - blmi 0xa3f548 │ │ │ │ + vaddw.s8 , q0, d8 │ │ │ │ + blmi 0xa3f4d4 │ │ │ │ eorsvc pc, sp, #1325400064 @ 0x4f000000 │ │ │ │ @ instruction: 0xf14a9000 │ │ │ │ - movwcs pc, #2677 @ 0xa75 @ │ │ │ │ + movwcs pc, #2675 @ 0xa73 @ │ │ │ │ @ instruction: 0xf850336c │ │ │ │ andlt r0, r7, r3, lsr #32 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ stclt 14, cr0, [r0, #-0] │ │ │ │ ldrb r2, [r1, r5, lsl #6]! │ │ │ │ @@ -244579,42 +244551,42 @@ │ │ │ │ movwcs lr, #18413 @ 0x47ed │ │ │ │ movwcs lr, #14315 @ 0x37eb │ │ │ │ movwcs lr, #26601 @ 0x67e9 │ │ │ │ movwcs lr, #30695 @ 0x77e7 │ │ │ │ movwcs lr, #6117 @ 0x17e5 │ │ │ │ movwcs lr, #10211 @ 0x27e3 │ │ │ │ andcs lr, r0, r1, ror #15 │ │ │ │ - orrne pc, r8, r5, asr #4 │ │ │ │ + tstpne r8, r5, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ andls r4, r0, r2, lsl #22 │ │ │ │ rscscs pc, r1, #64, 4 │ │ │ │ - blx 0xd3b64c │ │ │ │ - mlaseq r3, r8, r6, sp │ │ │ │ + blx 0xcbb5d8 │ │ │ │ + eorseq sp, r3, r8, lsl r6 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec56330 │ │ │ │ + bl 0xfec562bc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [r4], -r0, ror #31 │ │ │ │ addscc pc, r9, r0, lsl #10 │ │ │ │ addlt r3, r4, r0, asr r0 │ │ │ │ @ instruction: 0x461d4616 │ │ │ │ ldrsbteq pc, [r0], #128 @ 0x80 @ │ │ │ │ - @ instruction: 0xf8c0f78d │ │ │ │ + @ instruction: 0xf8faf78d │ │ │ │ @ instruction: 0xf0002800 │ │ │ │ mcrrvs 1, 4, r8, r3, cr6 │ │ │ │ mvnslt r4, r1, lsl #12 │ │ │ │ andls r1, r3, sl, lsr #28 │ │ │ │ andcs fp, r1, #24, 30 @ 0x60 │ │ │ │ ldrmi r4, [r5], -r0, lsr #12 │ │ │ │ stmdbls r3, {r3, r4, r7, r8, r9, sl, lr} │ │ │ │ streq fp, [r2, r8, lsr #3] │ │ │ │ @ instruction: 0xf504d47a │ │ │ │ @ instruction: 0xf1a03399 │ │ │ │ @ instruction: 0xf8d30e05 │ │ │ │ vshr.u64 q14, q4, #52 │ │ │ │ - blcs 0x104080 │ │ │ │ + blcs 0x10400c │ │ │ │ @ instruction: 0xf1bed15a │ │ │ │ vmax.f32 d0, d0, d7 │ │ │ │ ldm pc, {r0, r2, r7, pc}^ @ │ │ │ │ cdpeq 0, 0, cr15, cr14, cr14, {0} │ │ │ │ orrhi sl, r3, #3997696 @ 0x3d0000 │ │ │ │ strmi r8, [r8], -r3, lsl #29 │ │ │ │ tstcs r0, r4 │ │ │ │ @@ -244623,30 +244595,30 @@ │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ stmdacs r5, {r4, r5, r6, r8, sl, fp, ip, sp, pc} │ │ │ │ tstphi r5, r0, asr #32 @ p-variant is OBSOLETE │ │ │ │ orrscc pc, r9, #4, 10 @ 0x1000000 │ │ │ │ @ instruction: 0xf85333e0 │ │ │ │ ldreq r3, [fp], -r8, lsl #24 │ │ │ │ @ instruction: 0xf894d437 │ │ │ │ - blcs 0x10b704 │ │ │ │ + blcs 0x10b690 │ │ │ │ sbcshi pc, ip, r0, asr #32 │ │ │ │ ldrdcc pc, [r8, #-132]! @ 0xffffff7c │ │ │ │ tstpeq pc, #3 @ p-variant is OBSOLETE │ │ │ │ - blcs 0x38de14 │ │ │ │ + blcs 0x38dda0 │ │ │ │ vadd.i8 d29, d13, d27 │ │ │ │ - vsubl.s8 q11, d0, d4 │ │ │ │ + vsubl.s8 , d16, d4 │ │ │ │ @ instruction: 0xf8520233 │ │ │ │ - blcs 0x14b270 │ │ │ │ + blcs 0x14b1fc │ │ │ │ vadd.f32 d29, d5, d19 │ │ │ │ - vaddw.s8 , q8, d8 │ │ │ │ + vaddw.s8 , q0, d8 │ │ │ │ vrhadd.s8 d16, d5, d30 │ │ │ │ - vmla.i d17, d16, d0[2] │ │ │ │ - blmi 0xfe3bf2b0 │ │ │ │ + vmla.i d17, d0, d0[2] │ │ │ │ + blmi 0xfe3bf23c │ │ │ │ addcc pc, r5, #64, 4 │ │ │ │ - stc2 1, cr15, [lr], #516 @ 0x204 │ │ │ │ + stc2 1, cr15, [r8], #516 @ 0x204 │ │ │ │ orrscc pc, r9, #4, 10 @ 0x1000000 │ │ │ │ ldrsbgt pc, [r8], #131 @ 0x83 @ │ │ │ │ svcvc 0x0000f01c │ │ │ │ tstcs r1, r4, lsl pc │ │ │ │ @ instruction: 0xf01c211d │ │ │ │ svclt 0x001c5f00 │ │ │ │ @ instruction: 0xf04f4632 │ │ │ │ @@ -244656,50 +244628,50 @@ │ │ │ │ @ instruction: 0xf7ffc000 │ │ │ │ @ instruction: 0xf04ff8e7 │ │ │ │ ldrtmi r0, [r2], -r1, lsl #24 │ │ │ │ ldrb r4, [r4, r1, ror #12]! │ │ │ │ svceq 0x0007f1be │ │ │ │ andge sp, r1, #2752512 @ 0x2a0000 │ │ │ │ @ instruction: 0xf02ef852 │ │ │ │ - andeq pc, pc, r7, lsr #3 │ │ │ │ - andeq pc, pc, r7, lsr #3 │ │ │ │ - andeq pc, pc, r5, lsl #4 │ │ │ │ - andeq pc, pc, r5, lsl #6 │ │ │ │ - muleq pc, r1, r2 @ │ │ │ │ - muleq pc, r1, r2 @ │ │ │ │ + andeq pc, pc, r3, lsr r1 @ │ │ │ │ + andeq pc, pc, r3, lsr r1 @ │ │ │ │ + muleq pc, r1, r1 @ │ │ │ │ muleq pc, r1, r2 @ │ │ │ │ - strdeq pc, [pc], -r9 │ │ │ │ - blcs 0x2c6f74 │ │ │ │ + andeq pc, pc, sp, lsl r2 @ │ │ │ │ + andeq pc, pc, sp, lsl r2 @ │ │ │ │ + andeq pc, pc, sp, lsl r2 @ │ │ │ │ + andeq pc, pc, r5, lsl #5 │ │ │ │ + blcs 0x2c6f00 │ │ │ │ vtst.8 d13, d15, d4 │ │ │ │ @ instruction: 0xf85c0c08 │ │ │ │ svclt 0x0000f023 │ │ │ │ - andeq pc, pc, r7, lsr #3 │ │ │ │ - andeq pc, pc, r7, lsr #3 │ │ │ │ - strdeq pc, [pc], -sp │ │ │ │ - andeq pc, pc, r3, lsr #6 │ │ │ │ - muleq pc, r1, r2 @ │ │ │ │ - muleq pc, r1, r2 @ │ │ │ │ - muleq pc, r1, r2 @ │ │ │ │ - muleq pc, fp, r3 @ │ │ │ │ + andeq pc, pc, r3, lsr r1 @ │ │ │ │ + andeq pc, pc, r3, lsr r1 @ │ │ │ │ + andeq pc, pc, r9, lsl #3 │ │ │ │ + andeq pc, pc, pc, lsr #5 │ │ │ │ + andeq pc, pc, sp, lsl r2 @ │ │ │ │ + andeq pc, pc, sp, lsl r2 @ │ │ │ │ + andeq pc, pc, sp, lsl r2 @ │ │ │ │ + andeq pc, pc, r7, lsr #6 │ │ │ │ vhadd.s8 d18, d5, d0 │ │ │ │ - vaddw.s8 , q8, d8 │ │ │ │ - blmi 0x197f758 │ │ │ │ + vaddw.s8 , q0, d8 │ │ │ │ + blmi 0x197f6e4 │ │ │ │ subsvc pc, pc, #1325400064 @ 0x4f000000 │ │ │ │ @ instruction: 0xf14a9000 │ │ │ │ - andcs pc, r0, #1785856 @ 0x1b4000 │ │ │ │ + andcs pc, r0, #1753088 @ 0x1ac000 │ │ │ │ andsvs pc, r0, #-1342177268 @ 0xb000000c │ │ │ │ @ instruction: 0x3150f894 │ │ │ │ cmnle r8, r0, lsl #22 │ │ │ │ ldrdcc pc, [r8, #-132]! @ 0xffffff7c │ │ │ │ tstpeq pc, #3 @ p-variant is OBSOLETE │ │ │ │ - blcs 0x38df04 │ │ │ │ + blcs 0x38de90 │ │ │ │ vtst.8 d29, d13, d13 │ │ │ │ - vaddw.s8 q11, q0, d4 │ │ │ │ + vaddw.s8 , q8, d4 │ │ │ │ @ instruction: 0xf8510133 │ │ │ │ - blcs 0x14b360 │ │ │ │ + blcs 0x14b2ec │ │ │ │ movwcs fp, #8120 @ 0x1fb8 │ │ │ │ @ instruction: 0x2101469c │ │ │ │ @ instruction: 0xf504e7a1 │ │ │ │ @ instruction: 0xf005309a │ │ │ │ adcscc r0, r0, r1, lsl #4 │ │ │ │ ldrdeq pc, [ip], r0 │ │ │ │ svceq 0x00f0f010 │ │ │ │ @@ -244726,127 +244698,127 @@ │ │ │ │ @ instruction: 0xf3c30ff0 │ │ │ │ svclt 0x000813c0 │ │ │ │ stmdblt r2!, {r9, sp} │ │ │ │ andvc pc, r0, #79 @ 0x4f │ │ │ │ adcle r2, sp, r0, lsl #22 │ │ │ │ stmiavs r8, {r0, r2, r4, r6, r7, r8, r9, sl, sp, lr, pc}^ │ │ │ │ stmdacs r1, {r1, r3, r6, r7, r8, fp, ip, sp, lr} │ │ │ │ - bcs 0x1eef80 │ │ │ │ - bvc 0x3b3b34 │ │ │ │ + bcs 0x1eef0c │ │ │ │ + bvc 0x3b3ac0 │ │ │ │ svclt 0x00182a03 │ │ │ │ stmiale pc!, {r0, r9, fp, sp}^ @ │ │ │ │ - bcs 0x11d898 │ │ │ │ + bcs 0x11d824 │ │ │ │ stmibvc sl, {r2, r3, r5, r6, r7, r8, ip, lr, pc} │ │ │ │ stmiale r9!, {r0, r1, r2, r9, fp, sp}^ │ │ │ │ - blcs 0x110c44 │ │ │ │ + blcs 0x110bd0 │ │ │ │ bfi sp, r8, (invalid: 1:0) │ │ │ │ ldrdcc pc, [r8, #-132] @ 0xffffff7c │ │ │ │ orreq pc, r1, #201326595 @ 0xc000003 │ │ │ │ @ instruction: 0xf8d4e72b │ │ │ │ vmla.f , , d0[2] │ │ │ │ @ instruction: 0xf1bc0c81 │ │ │ │ svclt 0x00b80f01 │ │ │ │ stceq 0, cr15, [r1], {79} @ 0x4f │ │ │ │ @ instruction: 0xf504e79d │ │ │ │ andcs r3, r0, #1677721602 @ 0x64000002 │ │ │ │ andsvs pc, r0, #-1342177268 @ 0xb000000c │ │ │ │ @ instruction: 0xf85333e0 │ │ │ │ vmull.u8 , d3, d8 │ │ │ │ - blcs 0x1042b4 │ │ │ │ + blcs 0x104240 │ │ │ │ svcge 0x007cf43f │ │ │ │ strtmi lr, [r0], -r3, lsr #15 │ │ │ │ - orrne pc, r8, r5, asr #4 │ │ │ │ + tstpne r8, r5, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ @ instruction: 0xffa2f7fe │ │ │ │ eorle r2, r2, r3, lsl #16 │ │ │ │ - rscsne pc, ip, r5, asr #4 │ │ │ │ + rsbsne pc, ip, r5, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ vpadd.i8 d20, d0, d3 │ │ │ │ @ instruction: 0xf1813289 │ │ │ │ - vpadd.i8 d31, d21, d31 │ │ │ │ - vaddw.s8 , q8, d8 │ │ │ │ + vpadd.i8 d31, d21, d25 │ │ │ │ + vaddw.s8 , q0, d8 │ │ │ │ vrhadd.s8 d16, d5, d30 │ │ │ │ - vshr.s64 d17, d28, #64 │ │ │ │ - blmi 0x43f4a8 │ │ │ │ + vmvn.i32 d17, #12 @ 0x0000000c │ │ │ │ + blmi 0x43f434 │ │ │ │ andcc pc, r1, #64, 4 │ │ │ │ - blx 0xfedbb9fe │ │ │ │ - orrne pc, r8, r5, asr #4 │ │ │ │ + blx 0xfec3b98a │ │ │ │ + tstpne r8, r5, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - andscs pc, r4, r5, asr #4 │ │ │ │ + addsne pc, r4, r5, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf44f4b06 │ │ │ │ @ instruction: 0xf1817263 │ │ │ │ - vqdmulh.s d31, d21, d21 │ │ │ │ - vmla.i d17, d16, d0[4] │ │ │ │ - blmi 0x17f4d4 │ │ │ │ + vpadd.i8 d31, d21, d15 │ │ │ │ + vmla.i d17, d0, d0[4] │ │ │ │ + blmi 0x17f460 │ │ │ │ rsbvc pc, r2, #1325400064 @ 0x4f000000 │ │ │ │ - blx 0xfe83ba2a │ │ │ │ - eorseq sp, r3, ip, lsr #13 │ │ │ │ - eorseq sp, r3, r8, asr #13 │ │ │ │ + blx 0xfe6bb9b6 │ │ │ │ + eorseq sp, r3, ip, lsr #12 │ │ │ │ + eorseq sp, r3, r8, asr #12 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfec56634 │ │ │ │ + bl 0xfec565c0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf5000ff8 │ │ │ │ @ instruction: 0x30503099 │ │ │ │ ldrsbteq pc, [r0], #128 @ 0x80 @ │ │ │ │ - @ instruction: 0xff42f78c │ │ │ │ + @ instruction: 0xff7cf78c │ │ │ │ tstcs r0, r8, lsr r1 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ vadd.f32 d27, d5, d8 │ │ │ │ - vaddw.s8 , q8, d8 │ │ │ │ + vaddw.s8 , q0, d8 │ │ │ │ vrhadd.s8 d16, d5, d30 │ │ │ │ - vshr.s64 d17, d28, #64 │ │ │ │ - blmi 0x17f524 │ │ │ │ + vmvn.i32 d17, #12 @ 0x0000000c │ │ │ │ + blmi 0x17f4b0 │ │ │ │ addscc pc, sl, #64, 4 │ │ │ │ - blx 0x1e3ba7a │ │ │ │ - eorseq sp, r3, r4, ror #13 │ │ │ │ + blx 0x1cbba06 │ │ │ │ + eorseq sp, r3, r4, ror #12 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec56680 │ │ │ │ + bl 0xfec5660c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r2, r8, ror #31 │ │ │ │ @ instruction: 0x46054674 │ │ │ │ @ instruction: 0xf78a460e │ │ │ │ - sbceq pc, r3, #5963776 @ 0x5b0000 │ │ │ │ + sbceq pc, r3, #9764864 @ 0x950000 │ │ │ │ andlt sp, r2, r9, lsl #8 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ tstcs r2, r0, ror sp │ │ │ │ stmib sp, {r1, r4, r5, r9, sl, lr}^ │ │ │ │ movwcs r1, #1024 @ 0x400 │ │ │ │ tstcs r1, r8, lsr #12 │ │ │ │ @ instruction: 0xf846f7ff │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec566c4 │ │ │ │ + bl 0xfec56650 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r2, r8, ror #31 │ │ │ │ tstcs r0, lr, lsl #12 │ │ │ │ @ instruction: 0x46044675 │ │ │ │ - cdp2 7, 1, cr15, cr2, cr13, {4} │ │ │ │ + cdp2 7, 4, cr15, cr12, cr13, {4} │ │ │ │ andsle r2, lr, r5, lsr #16 │ │ │ │ tstle sp, lr, lsr #16 │ │ │ │ sbccc pc, ip, #212, 16 @ 0xd40000 │ │ │ │ - blle 0x128a0e8 │ │ │ │ + blle 0x128a074 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ adcscc pc, ip, #212, 16 @ 0xd40000 │ │ │ │ - ble 0xffd4a104 │ │ │ │ + ble 0xffd4a090 │ │ │ │ orrscc pc, r9, #4, 10 @ 0x1000000 │ │ │ │ stceq 0, cr15, [r1], {79} @ 0x4f │ │ │ │ @ instruction: 0xf85333e0 │ │ │ │ vmull.u8 , d3, d8 │ │ │ │ sbclt r6, sl, #64, 2 │ │ │ │ @ instruction: 0xf8d4e00d │ │ │ │ - blcs 0x10c030 │ │ │ │ + blcs 0x10bfbc │ │ │ │ @ instruction: 0xf504dae2 │ │ │ │ @ instruction: 0xf04f3399 │ │ │ │ mvncc r0, #512 @ 0x200 │ │ │ │ stccc 8, cr15, [r8], {83} @ 0x53 │ │ │ │ smlalbtvs pc, r0, r3, r3 @ │ │ │ │ addseq fp, r8, sl, asr #5 │ │ │ │ stmdbcs r0, {r0, r2, r5, r8, sl, ip, lr, pc} │ │ │ │ @@ -244864,106 +244836,106 @@ │ │ │ │ strtmi r2, [r0], -r0, lsl #6 │ │ │ │ stmib sp, {r0, r8, sp}^ │ │ │ │ @ instruction: 0xf7fec500 │ │ │ │ @ instruction: 0xf504ffe9 │ │ │ │ @ instruction: 0xf04f3399 │ │ │ │ @ instruction: 0xf8d30c03 │ │ │ │ vshr.u64 q9, q4, #62 │ │ │ │ - bcs 0x117e88 │ │ │ │ + bcs 0x117e14 │ │ │ │ andlt sp, r2, sp, ror #3 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0xf402bd70 │ │ │ │ movwmi r2, #8832 @ 0x2280 │ │ │ │ ldrb sp, [lr, r0, lsr #1] │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec567b0 │ │ │ │ + bl 0xfec5673c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmdbvs fp, {r3, r5, r6, r7, r8, r9, sl, fp} │ │ │ │ @ instruction: 0xf413b083 │ │ │ │ mrsle r7, LR_und │ │ │ │ ldrd pc, [ip], #-129 @ 0xffffff7f │ │ │ │ strdlt r4, [r3], -r4 @ │ │ │ │ ldrhtmi lr, [r0], -sp │ │ │ │ strmi r4, [ip], -r0, ror #14 │ │ │ │ vst1.8 {d20-d22}, [pc], r5 │ │ │ │ vand , , q10 │ │ │ │ - vaddl.s8 , d16, d8 │ │ │ │ + vaddl.s8 , d0, d8 │ │ │ │ andls r0, r1, #46 @ 0x2e │ │ │ │ - blx 0xffe3b798 │ │ │ │ - bls 0x150e6c │ │ │ │ + blx 0xffdbb724 │ │ │ │ + bls 0x150df8 │ │ │ │ stclvs 3, cr2, [r4] │ │ │ │ strmi r4, [r0, r8, lsr #12]! │ │ │ │ pop {r0, r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf06d4030 │ │ │ │ - svclt 0x0000baeb │ │ │ │ + svclt 0x0000bae9 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec56804 │ │ │ │ + bl 0xfec56790 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmdbvs sl, {r4, r5, r6, r7, r8, r9, sl, fp} │ │ │ │ ldreq fp, [r3, #130] @ 0x82 │ │ │ │ stcvs 4, cr13, [fp], {10} │ │ │ │ mullt r2, r8, r7 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ tstls r1, r4, lsl #12 │ │ │ │ - addne pc, r8, r5, asr #4 │ │ │ │ + andne pc, r8, r5, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ bicscc pc, lr, r0, asr #4 │ │ │ │ - blx 0xff33b7f0 │ │ │ │ + blx 0xff2bb77c │ │ │ │ strtmi r9, [r0], -r1, lsl #22 │ │ │ │ ldcvs 6, cr4, [sl], {25} │ │ │ │ mulls r1, r0, r7 │ │ │ │ - blx 0xff1bb800 │ │ │ │ + blx 0xff13b78c │ │ │ │ andlt r9, r2, r1, lsl #16 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec56868 │ │ │ │ + bl 0xfec567f4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmdbvs ip, {r3, r5, r6, r7, r8, r9, sl, fp} │ │ │ │ streq fp, [r4, #130]! @ 0x82 │ │ │ │ @ instruction: 0xf8d1d406 │ │ │ │ ldrbtmi lr, [r4], ip, asr #32 │ │ │ │ pop {r1, ip, sp, pc} │ │ │ │ @ instruction: 0x47604070 │ │ │ │ strmi r4, [r5], -ip, lsl #12 │ │ │ │ mvncc pc, r0, asr #4 │ │ │ │ - addne pc, r8, r5, asr #4 │ │ │ │ + andne pc, r8, r5, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ movwcs lr, #2509 @ 0x9cd │ │ │ │ - blx 0xfe73b850 │ │ │ │ + blx 0xfe6bb7dc │ │ │ │ ldmib sp, {r0, r5, r9, sl, lr}^ │ │ │ │ strtmi r2, [r8], -r0, lsl #6 │ │ │ │ strmi r6, [r0, r4, ror #25]! │ │ │ │ pop {r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf06d4070 │ │ │ │ - svclt 0x0000ba8f │ │ │ │ + svclt 0x0000ba8d │ │ │ │ ldreq r6, [r3, #2314] @ 0x90a │ │ │ │ stcvs 4, cr13, [fp], {1} │ │ │ │ ldrlt r4, [r0, #-1816] @ 0xfffff8e8 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00f0f8cc │ │ │ │ strmi fp, [r4], -r2, lsl #1 │ │ │ │ - addne pc, r8, r5, asr #4 │ │ │ │ + andne pc, r8, r5, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ vrhadd.s8 d25, d0, d0 │ │ │ │ @ instruction: 0xf06d31fb │ │ │ │ - blls 0x13e0b8 │ │ │ │ + blls 0x13e03c │ │ │ │ ldrmi r4, [r9], -r0, lsr #12 │ │ │ │ @ instruction: 0x47906c9a │ │ │ │ smlabteq r0, sp, r9, lr │ │ │ │ - blx 0x1cbb8a8 │ │ │ │ + blx 0x1c3b834 │ │ │ │ ldrdeq lr, [r0, -sp] │ │ │ │ andcs fp, r0, #2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ orrscc pc, r9, #0, 10 │ │ │ │ @ instruction: 0xf85333e0 │ │ │ │ @@ -244974,44 +244946,44 @@ │ │ │ │ andcs sp, r0, sl, lsl #8 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ strtcc pc, [r8], #-2256 @ 0xfffff730 │ │ │ │ ldrbtle r0, [r4], #1498 @ 0x5da │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec56940 │ │ │ │ + bl 0xfec568cc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ @ instruction: 0xf7fe4604 │ │ │ │ stmdacs r1, {r0, r1, r2, r3, r4, r6, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf04f4684 │ │ │ │ svclt 0x00b87200 │ │ │ │ stceq 0, cr15, [r1], {79} @ 0x4f │ │ │ │ mrscs r2, SP_irq │ │ │ │ @ instruction: 0xf8cd4620 │ │ │ │ @ instruction: 0xf7fec000 │ │ │ │ svclt 0x0000fe49 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec56974 │ │ │ │ + bl 0xfec56900 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf5000fe0 │ │ │ │ @ instruction: 0x460e3399 │ │ │ │ strtne pc, [r8], #-2256 @ 0xfffff730 │ │ │ │ addlt r3, r4, r0, ror #7 │ │ │ │ @ instruction: 0xf8534604 │ │ │ │ @ instruction: 0xf0012c08 │ │ │ │ vabal.u8 q8, d18, d0 │ │ │ │ ldreq r7, [r2], -r0, asr #2 │ │ │ │ @ instruction: 0xf890d438 │ │ │ │ stmiblt sl!, {r4, r6, r8, sp}^ │ │ │ │ ldrdcs pc, [r8, #-128]! @ 0xffffff80 │ │ │ │ andseq pc, pc, #2 │ │ │ │ - bcs 0x38dfec │ │ │ │ + bcs 0x38df78 │ │ │ │ vtst.8 d29, d13, d17 │ │ │ │ - vaddl.s8 q11, d0, d4 │ │ │ │ + vaddl.s8 , d16, d4 │ │ │ │ @ instruction: 0xf8500033 │ │ │ │ @ instruction: 0xb1a92022 │ │ │ │ eorle r2, r9, r1, lsl #20 │ │ │ │ cmple r2, r0, lsl #26 │ │ │ │ stccc 8, cr15, [r8], {83} @ 0x53 │ │ │ │ strble r0, [lr, #-155] @ 0xffffff65 │ │ │ │ andcs fp, r0, r4 │ │ │ │ @@ -245019,72 +244991,72 @@ │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldcllt 12, cr0, [r0, #-0] │ │ │ │ ldrdcs pc, [r8, #-128] @ 0xffffff80 │ │ │ │ addeq pc, r1, #134217731 @ 0x8000003 │ │ │ │ mvnle r2, r0, lsl #18 │ │ │ │ stmib sp, {r5, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf7892302 │ │ │ │ - pldw [r1], #-3755 @ 0xfffff155 │ │ │ │ + pldw [r1], #-3813 @ 0xfffff11b │ │ │ │ ldmib sp, {r7, r8, r9, sl, fp, sp, lr}^ │ │ │ │ bicsle r2, pc, r2, lsl #6 │ │ │ │ orrscc pc, r9, r4, lsl #10 │ │ │ │ @ instruction: 0xf8d13150 │ │ │ │ stmdbcs r1, {r3, r4, r9, ip} │ │ │ │ ldrd sp, [lr], -r8 @ │ │ │ │ stclcs 8, cr15, [r0, #-832] @ 0xfffffcc0 │ │ │ │ bicslt fp, r9, r2, lsl #3 │ │ │ │ movwls r4, #9760 @ 0x2620 │ │ │ │ - cdp2 7, 9, cr15, cr6, cr9, {4} │ │ │ │ + cdp2 7, 13, cr15, cr0, cr9, {4} │ │ │ │ @ instruction: 0xf4109b02 │ │ │ │ sbcle r2, sp, r0, lsl #30 │ │ │ │ ldrtmi r2, [r2], -r2, lsl #10 │ │ │ │ mrscs r2, LR_mon │ │ │ │ strls r4, [r0, #-1568] @ 0xfffff9e0 │ │ │ │ stc2l 7, cr15, [r4, #1016]! @ 0x3f8 │ │ │ │ ldclcs 8, cr15, [r8, #-832] @ 0xfffffcc0 │ │ │ │ addeq lr, r2, #0, 22 │ │ │ │ stccs 8, cr15, [r4, #-840] @ 0xfffffcb8 │ │ │ │ strble r0, [r6, #2002]! @ 0x7d2 │ │ │ │ stccs 1, cr11, [r0, #-996] @ 0xfffffc1c │ │ │ │ and sp, lr, r0, asr #1 │ │ │ │ movwls r4, #9760 @ 0x2620 │ │ │ │ - cdp2 7, 7, cr15, cr10, cr9, {4} │ │ │ │ + cdp2 7, 11, cr15, cr4, cr9, {4} │ │ │ │ @ instruction: 0xf4119b02 │ │ │ │ bicsle r6, fp, r0, lsl #31 │ │ │ │ addscc pc, r9, #4, 10 @ 0x1000000 │ │ │ │ @ instruction: 0xf8d23250 │ │ │ │ - bcs 0x1480c8 │ │ │ │ + bcs 0x148054 │ │ │ │ @ instruction: 0x4620d0d4 │ │ │ │ @ instruction: 0xf7fe2101 │ │ │ │ stmdacs r1, {r0, r2, r3, r6, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0x2001bfb8 │ │ │ │ andvc pc, r0, #79 @ 0x4f │ │ │ │ movwcs r9, #0 │ │ │ │ @ instruction: 0xf7fe4620 │ │ │ │ movwls pc, #11707 @ 0x2dbb @ │ │ │ │ - cdp2 7, 5, cr15, cr14, cr9, {4} │ │ │ │ + cdp2 7, 9, cr15, cr8, cr9, {4} │ │ │ │ @ instruction: 0xf4119b02 │ │ │ │ orrsle r6, r5, r0, lsl #31 │ │ │ │ addscc pc, r9, #4, 10 @ 0x1000000 │ │ │ │ @ instruction: 0xf8d23250 │ │ │ │ - bcs 0x148100 │ │ │ │ + bcs 0x14808c │ │ │ │ strb sp, [r2, lr, lsl #1]! │ │ │ │ @ instruction: 0xf012b2d3 │ │ │ │ tstle r4, r0, ror #31 │ │ │ │ strmi fp, [fp], -fp, lsr #18 │ │ │ │ tstcs r0, r8, lsl r6 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ @ instruction: 0xf1c34770 │ │ │ │ - blx 0x140140 │ │ │ │ + blx 0x1400cc │ │ │ │ sbcsmi pc, r1, r3, lsl #6 │ │ │ │ tstpeq r1, r1 @ p-variant is OBSOLETE │ │ │ │ andsne pc, r8, #192, 16 @ 0xc00000 │ │ │ │ tstcs r0, r8, lsl r6 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ - blcs 0x911698 │ │ │ │ + blcs 0x911624 │ │ │ │ movwcs fp, #3868 @ 0xf1c │ │ │ │ andscc pc, r8, #192, 16 @ 0xc00000 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ @ instruction: 0xf001bf04 │ │ │ │ @ instruction: 0xf8c00101 │ │ │ │ @ instruction: 0x46181218 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @@ -245126,58 +245098,58 @@ │ │ │ │ tstpeq pc, #18 @ p-variant is OBSOLETE │ │ │ │ sbcslt sp, r2, #-2147483646 @ 0x80000002 │ │ │ │ svceq 0x00cbb112 │ │ │ │ andscc pc, r8, #192, 16 @ 0xc00000 │ │ │ │ ldrmi r4, [r8], -fp, lsl #12 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ - blx 0x1947308 │ │ │ │ + blx 0x1947294 │ │ │ │ sbcsmi pc, r1, r3, lsl #6 │ │ │ │ tstpeq r1, r1 @ p-variant is OBSOLETE │ │ │ │ andsne pc, r8, #192, 16 @ 0xc00000 │ │ │ │ tstcs r0, r8, lsl r6 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ svclt 0x00004770 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ ldrmi fp, [lr], -r3, lsl #1 │ │ │ │ strpl pc, [r0], #1089 @ 0x441 │ │ │ │ rsbmi r4, r2, #148, 12 @ 0x9400000 │ │ │ │ - blls 0x3913b4 │ │ │ │ + blls 0x391340 │ │ │ │ tstle r1, #-1610612727 @ 0xa0000009 │ │ │ │ strbtmi r9, [r3], -sl, lsl #20 │ │ │ │ and pc, r4, sp, asr #17 │ │ │ │ @ instruction: 0xf7789600 │ │ │ │ - andlt pc, r3, r7, lsl sp @ │ │ │ │ + andlt pc, r3, r1, asr sp @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ mvnshi lr, #12386304 @ 0xbd0000 │ │ │ │ stmib sp, {r0, r1, r5, r6, r9, sl, lr}^ │ │ │ │ strbtmi r6, [r0], r0, lsl #28 │ │ │ │ strmi r4, [r1], sp, lsl #12 │ │ │ │ - stc2 7, cr15, [r4, #-480] @ 0xfffffe20 │ │ │ │ + ldc2 7, cr15, [lr, #-480]! @ 0xfffffe20 │ │ │ │ strbmi r9, [r3], -sl, lsl #20 │ │ │ │ strbmi r1, [r8], -r9, lsr #22 │ │ │ │ stmib sp, {r1, r5, r7, fp, ip}^ │ │ │ │ @ instruction: 0xf7786700 │ │ │ │ - strdlt pc, [r3], -fp │ │ │ │ + andlt pc, r3, r5, lsr sp @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ mvnshi lr, #12386304 @ 0xbd0000 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec56c40 │ │ │ │ + bl 0xfec56bcc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46040ff8 │ │ │ │ - ldc2l 7, cr15, [lr, #-548]! @ 0xfffffddc │ │ │ │ + ldc2 7, cr15, [r8, #548]! @ 0x224 │ │ │ │ @ instruction: 0xf6c02320 │ │ │ │ andmi r0, r3, r0, lsl #6 │ │ │ │ andle r2, r8, r0, lsr #22 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @@ -245188,34 +245160,34 @@ │ │ │ │ ldmib r3, {r0, r3, r4, r7, r8, r9, ip, sp}^ │ │ │ │ mrceq 1, 2, r2, cr3, cr6, {1} │ │ │ │ bicne lr, r1, #274432 @ 0x43000 │ │ │ │ ldrle r0, [r4, #-145]! @ 0xffffff6f │ │ │ │ movweq pc, #4115 @ 0x1013 @ │ │ │ │ @ instruction: 0xf8d4d053 │ │ │ │ vst3.8 {d3-d5}, [r3 :128], r8 │ │ │ │ - bllt 0x1f58098 │ │ │ │ + bllt 0x1f58024 │ │ │ │ andeq pc, r1, r3 │ │ │ │ @ instruction: 0x0c01ea50 │ │ │ │ svceq 0x0010d045 │ │ │ │ strle r0, [r7, #-211] @ 0xffffff2d │ │ │ │ orrscc pc, sl, #4, 10 @ 0x1000000 │ │ │ │ - bvs 0x7cc970 │ │ │ │ + bvs 0x7cc8fc │ │ │ │ msrvs SPSR_, #50331648 @ 0x3000000 │ │ │ │ andsle r4, pc, fp, lsl #6 │ │ │ │ vsubw.s8 q9, q0, d16 │ │ │ │ orrsmi r1, r3, #0, 6 │ │ │ │ @ instruction: 0xf8d4d03e │ │ │ │ strbeq r3, [r1, r8, lsl #7] │ │ │ │ @ instruction: 0xf504d506 │ │ │ │ lslscc r3, sl @ │ │ │ │ @ instruction: 0xf4116a09 │ │ │ │ eorsle r6, r3, r0, ror #30 │ │ │ │ svclt 0x00580210 │ │ │ │ andmi pc, r6, #64, 4 │ │ │ │ - blcs 0x134fa4 │ │ │ │ + blcs 0x134f30 │ │ │ │ andscs pc, r1, #64, 4 │ │ │ │ movwmi pc, #25152 @ 0x6240 @ │ │ │ │ ldrmi fp, [sl], -r8, lsr #31 │ │ │ │ @ instruction: 0xf013e028 │ │ │ │ andsle r0, lr, r1, lsl #6 │ │ │ │ stccc 8, cr15, [r0], #-848 @ 0xfffffcb0 │ │ │ │ cmnpmi lr, #35 @ p-variant is OBSOLETE @ 0x23 │ │ │ │ @@ -245226,49 +245198,48 @@ │ │ │ │ addvc pc, r0, #570425344 @ 0x22000000 │ │ │ │ ldcgt 8, cr15, [ip], {196} @ 0xc4 │ │ │ │ ldrcs pc, [r8], #-2244 @ 0xfffff73c │ │ │ │ eorspl pc, r6, r4, lsr #11 │ │ │ │ vst2.8 {d19-d20}, [pc :256], r0 │ │ │ │ pop {r7, r8, ip, sp, lr} │ │ │ │ @ instruction: 0xf7124010 │ │ │ │ - vst2. {d11,d13}, [r3], r3 │ │ │ │ + vst2. {d11,d13}, [r3 :256]! │ │ │ │ movwmi r2, #13184 @ 0x3380 │ │ │ │ @ instruction: 0x2320d1e0 │ │ │ │ movwne pc, #704 @ 0x2c0 @ │ │ │ │ @ instruction: 0xd1074393 │ │ │ │ andscs pc, r1, #64, 4 │ │ │ │ stccc 8, cr15, [r0], #-848 @ 0xfffffcb0 │ │ │ │ cmppmi r0, #50331648 @ p-variant is OBSOLETE @ 0x3000000 │ │ │ │ bfi r4, r3, #6, #18 │ │ │ │ orrcc pc, r8, #212, 16 @ 0xd40000 │ │ │ │ svclt 0x0000e7c0 │ │ │ │ - andeq r0, r0, r0 │ │ │ │ - bcc 0x14748c │ │ │ │ + bcc 0x147414 │ │ │ │ strlt r3, [r0, #-263] @ 0xfffffef9 │ │ │ │ svc 0x0001f913 │ │ │ │ svcgt 0x0001f912 │ │ │ │ - blx 0x8905d6 │ │ │ │ + blx 0x89055e │ │ │ │ mvnsle r0, ip │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - bcc 0x1474b0 │ │ │ │ + bcc 0x147438 │ │ │ │ strlt r3, [r0, #-263] @ 0xfffffef9 │ │ │ │ svc 0x0001f813 │ │ │ │ svcgt 0x0001f812 │ │ │ │ - blx 0x8905fa │ │ │ │ + blx 0x890582 │ │ │ │ mvnsle r0, ip │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - bcc 0x1474d4 │ │ │ │ + bcc 0x14745c │ │ │ │ strlt r3, [r0, #-263] @ 0xfffffef9 │ │ │ │ svc 0x0001f813 │ │ │ │ svcgt 0x0001f912 │ │ │ │ - blx 0x89061e │ │ │ │ + blx 0x8905a6 │ │ │ │ mvnsle r0, ip │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ @@ -245276,15 +245247,15 @@ │ │ │ │ @ instruction: 0xf101b087 │ │ │ │ ldrmi r0, [sp], -r8, lsl #12 │ │ │ │ mvnsvc pc, pc, asr #12 │ │ │ │ mvnsvc pc, pc, asr #13 │ │ │ │ ldcls 6, cr4, [r0], {131} @ 0x83 │ │ │ │ svcls 0x00111a89 │ │ │ │ vaddw.u8 , q2, d1 │ │ │ │ - blx 0x18c9ffc │ │ │ │ + blx 0x18c9f84 │ │ │ │ @ instruction: 0xf1b9fc84 │ │ │ │ @ instruction: 0xf10c0f02 │ │ │ │ svclt 0x00180c01 │ │ │ │ stmdbeq r1, {r0, r3, r8, ip, sp, lr, pc} │ │ │ │ streq pc, [r8], #-258 @ 0xfffffefe │ │ │ │ stmiaeq ip, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ svclt 0x00159005 │ │ │ │ @@ -245302,28 +245273,28 @@ │ │ │ │ @ instruction: 0xf1a447b8 │ │ │ │ ldrtmi r0, [r1], -r8, lsl #4 │ │ │ │ @ instruction: 0xf8554681 │ │ │ │ ldrmi r0, [r8, r8, lsl #24]! │ │ │ │ strmi r4, [r0], r2, lsr #12 │ │ │ │ @ instruction: 0xf8554631 │ │ │ │ ldrcc r0, [r0], #-3076 @ 0xfffff3fc │ │ │ │ - blls 0x151b40 │ │ │ │ + blls 0x151ac8 │ │ │ │ andge pc, r0, fp, asr #17 │ │ │ │ ldmdbne sl, {r4, r9, sl, ip, sp} │ │ │ │ @ instruction: 0xf8cb9b02 │ │ │ │ stmib fp, {r2, ip, pc}^ │ │ │ │ addsmi r8, r3, #2 │ │ │ │ - bleq 0x53c0a4 │ │ │ │ + bleq 0x53c02c │ │ │ │ ldmib sp, {r0, r2, r4, r6, r7, sl, fp, ip, lr, pc}^ │ │ │ │ @ instruction: 0xf8dd9803 │ │ │ │ strbmi sl, [r8, #20] │ │ │ │ - bl 0x3b60ac │ │ │ │ + bl 0x3b6034 │ │ │ │ andcs r0, r0, r9, lsl #6 │ │ │ │ stmia r3!, {r8, sp}^ │ │ │ │ - bl 0xfe9c009c │ │ │ │ + bl 0xfe9c0024 │ │ │ │ ldrmi r0, [r0, #522] @ 0x20a │ │ │ │ strdlt sp, [r7], -r9 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ @@ -245339,53 +245310,53 @@ │ │ │ │ @ instruction: 0xf8ddc014 │ │ │ │ vmla.i , q0, d0[3] │ │ │ │ sbclt r2, r2, #1, 28 │ │ │ │ svceq 0x0002f1be │ │ │ │ andeq pc, r1, #-2147483648 @ 0x80000000 │ │ │ │ @ instruction: 0xf10ebf18 │ │ │ │ vmull.p8 q8, d0, d1 │ │ │ │ - b 0x14c7ef4 │ │ │ │ + b 0x14c7e7c │ │ │ │ svclt 0x001602c2 │ │ │ │ @ instruction: 0x0eceea4f │ │ │ │ usatmi r4, #17, r1, lsl #13 │ │ │ │ subeq lr, r0, pc, asr #20 │ │ │ │ stmdaeq r0, {r0, r8, r9, fp, sp, lr, pc} │ │ │ │ - b 0x14d0d28 │ │ │ │ + b 0x14d0cb0 │ │ │ │ svclt 0x000809a9 │ │ │ │ stmib sp, {r1, r2, r4, r7, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf838e203 │ │ │ │ @ instruction: 0xf8370024 │ │ │ │ strcc r1, [r1], #-36 @ 0xffffffdc │ │ │ │ - b 0xfe126964 │ │ │ │ + b 0xfe1268ec │ │ │ │ movwls r0, #10 │ │ │ │ streq r4, [r9], #-1627 @ 0xfffff9a5 │ │ │ │ @ instruction: 0xf8550400 │ │ │ │ @ instruction: 0xf72a2f04 │ │ │ │ - strbmi pc, [ip, #-3937] @ 0xfffff09f @ │ │ │ │ + strbmi pc, [ip, #-3997] @ 0xfffff063 @ │ │ │ │ svceq 0x0004f846 │ │ │ │ ldmib sp, {r0, r1, r3, r5, r6, r7, r8, ip, lr, pc}^ │ │ │ │ @ instruction: 0xf8dde203 │ │ │ │ ldrbmi ip, [r2, #-20]! @ 0xffffffec │ │ │ │ - bl 0x436170 │ │ │ │ + bl 0x4360f8 │ │ │ │ strcs r0, [r0], #-782 @ 0xfffffcf2 │ │ │ │ stmia r3!, {r8, sl, sp}^ │ │ │ │ - bl 0xfe9d1160 │ │ │ │ + bl 0xfe9d10e8 │ │ │ │ addmi r0, sl, #12, 2 │ │ │ │ strdlt sp, [r7], -r9 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svchi 0x00f0e8bd │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b0f8cc │ │ │ │ strmi fp, [r4], fp, lsl #1 │ │ │ │ movwls r4, #26133 @ 0x6615 │ │ │ │ - bcc 0x67a500 │ │ │ │ + bcc 0x67a488 │ │ │ │ andsgt pc, r0, sp, asr #17 │ │ │ │ ldrsblt pc, [ip], #-141 @ 0xffffff73 @ │ │ │ │ andcs pc, r1, r3, asr #7 │ │ │ │ stmdacs r2, {r2, r3, r4, r6, r7, r9, ip, sp, pc} │ │ │ │ streq pc, [r1], #-260 @ 0xfffffefc │ │ │ │ andcc fp, r1, r8, lsl pc │ │ │ │ strbeq lr, [r4], #2639 @ 0xa4f │ │ │ │ @@ -245398,39 +245369,39 @@ │ │ │ │ subeq lr, r0, r5, lsl #22 │ │ │ │ stmdaeq r3, {r0, r8, r9, fp, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf04f2a04 │ │ │ │ ldrmi r0, [r6], r0, lsl #2 │ │ │ │ svclt 0x00a84689 │ │ │ │ cdpeq 0, 0, cr15, cr4, cr15, {2} │ │ │ │ stmib sp, {r0, r2, ip, pc}^ │ │ │ │ - blls 0x2495fc │ │ │ │ + blls 0x249584 │ │ │ │ strbmi r0, [ip], -sp, lsl #1 │ │ │ │ smlabt r2, sp, r9, lr │ │ │ │ eorvc pc, r9, r3, lsr r8 @ │ │ │ │ - blls 0x2911b4 │ │ │ │ - blls 0x20636c │ │ │ │ + blls 0x29113c │ │ │ │ + blls 0x2062f4 │ │ │ │ ldrmi r0, [sp], #-1087 @ 0xfffffbc1 │ │ │ │ eoreq pc, r4, r8, lsr r8 @ │ │ │ │ - blls 0x6116e4 │ │ │ │ - b 0xfe10ce08 │ │ │ │ + blls 0x61166c │ │ │ │ + b 0xfe10cd90 │ │ │ │ @ instruction: 0xf856000a │ │ │ │ movwls r2, #2820 @ 0xb04 │ │ │ │ streq r4, [r0], #-1627 @ 0xfffff9a5 │ │ │ │ - cdp2 7, 15, cr15, cr2, cr10, {1} │ │ │ │ + @ instruction: 0xff2ef72a │ │ │ │ @ instruction: 0xf845454c │ │ │ │ - blle 0xffc42a2c │ │ │ │ + blle 0xffc429b4 │ │ │ │ ldrd lr, [r2, -sp] │ │ │ │ ldrbtmi r9, [r1], #-2823 @ 0xfffff4f9 │ │ │ │ ldclle 5, cr4, [sl], {75} @ 0x4b │ │ │ │ strvs lr, [r8], #-2525 @ 0xfffff623 │ │ │ │ @ instruction: 0xc010f8dd │ │ │ │ stmdble r8, {r2, r4, r5, r7, r9, lr} │ │ │ │ andcs r4, r0, r6, ror #8 │ │ │ │ stmia r6!, {r8, sp}^ │ │ │ │ - bl 0xfea80248 │ │ │ │ + bl 0xfea801d0 │ │ │ │ addsmi r0, ip, #12, 6 @ 0x30000000 │ │ │ │ strdlt sp, [fp], -r9 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svchi 0x00f0e8bd │ │ │ │ addcs pc, r4, #192, 6 │ │ │ │ @@ -245442,19 +245413,19 @@ │ │ │ │ bicscc lr, r0, pc, asr #20 │ │ │ │ ldmiblt sl!, {r3, r4, ip, lr, pc}^ │ │ │ │ stc2 10, cr15, [r3], {179} @ 0xb3 @ │ │ │ │ svclt 0x00144293 │ │ │ │ @ instruction: 0xf04e4670 │ │ │ │ @ instruction: 0xf1ac0001 │ │ │ │ @ instruction: 0xf1cc0c15 │ │ │ │ - blx 0x1c3854 │ │ │ │ + blx 0x1c37dc │ │ │ │ vst2.8 {d31-d34}, [pc], ip │ │ │ │ vqdmulh.s d20, d0, d0[4] │ │ │ │ - b 0x403098 │ │ │ │ - b 0x140efac │ │ │ │ + b 0x403020 │ │ │ │ + b 0x140ef34 │ │ │ │ addsmi r5, r0, #52736 @ 0xce00 │ │ │ │ strbtmi fp, [r2], -r8, lsl #30 │ │ │ │ sbcvc lr, r1, r2, asr #20 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ cmpeq fp, #112, 4 │ │ │ │ @@ -245467,15 +245438,15 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b8f8cc │ │ │ │ strmi fp, [r4], r9, lsl #1 │ │ │ │ ldmdals r3, {r1, r4, sl, sp} │ │ │ │ ldmib sp, {r1, r4, r8, sl, fp, ip, pc}^ │ │ │ │ @ instruction: 0xf8cda614 │ │ │ │ - blx 0x22ff56 │ │ │ │ + blx 0x22fede │ │ │ │ @ instruction: 0xf5033000 │ │ │ │ @ instruction: 0xf5005341 │ │ │ │ vqrdmlah.s , , d2[0] │ │ │ │ stmdacs r2, {r0, sp} │ │ │ │ mulhi r2, r3, r8 │ │ │ │ svclt 0x0018b2eb │ │ │ │ @ instruction: 0xf1033001 │ │ │ │ @@ -245494,136 +245465,136 @@ │ │ │ │ movw lr, #18893 @ 0x49cd │ │ │ │ streq lr, [r0], #-2565 @ 0xfffff5fb │ │ │ │ streq lr, [r0, #-2597] @ 0xfffff5db │ │ │ │ smultteq sp, r0, r0 │ │ │ │ @ instruction: 0xf851180f │ │ │ │ ldrmi r1, [r0], #-52 @ 0xffffffcc │ │ │ │ eorsmi pc, r4, r2, asr r8 @ │ │ │ │ - blx 0x95a15c │ │ │ │ + blx 0x95a0e4 │ │ │ │ @ instruction: 0xf1c5f905 │ │ │ │ stmdavs r2, {r5, r8}^ │ │ │ │ - blx 0x27e7fe │ │ │ │ - blx 0x2c8f70 │ │ │ │ - b 0x137c378 │ │ │ │ + blx 0x27e786 │ │ │ │ + blx 0x2c8ef8 │ │ │ │ + b 0x137c300 │ │ │ │ @ instruction: 0xf1a50901 │ │ │ │ - blx 0xac03fc │ │ │ │ - b 0x137c384 │ │ │ │ + blx 0xac0384 │ │ │ │ + b 0x137c30c │ │ │ │ @ instruction: 0xf1c50901 │ │ │ │ rscmi r0, pc, r0, lsr #2 │ │ │ │ stmdbeq sl, {r0, r3, r7, r9, fp, sp, lr, pc} │ │ │ │ @ instruction: 0xf101fa02 │ │ │ │ - b 0x13d0170 │ │ │ │ + b 0x13d00f8 │ │ │ │ @ instruction: 0xf1a50b01 │ │ │ │ strbtmi r0, [r6], -r0, lsr #2 │ │ │ │ @ instruction: 0xf505fa22 │ │ │ │ @ instruction: 0xf101fa22 │ │ │ │ - bleq 0x17a8d4 │ │ │ │ + bleq 0x17a85c │ │ │ │ eoreq pc, r0, #196, 2 @ 0x31 │ │ │ │ msreq CPSR_, #164, 2 @ 0x29 │ │ │ │ @ instruction: 0xf004fa29 │ │ │ │ - blx 0x2d18bc │ │ │ │ - blx 0xafc7c4 │ │ │ │ + blx 0x2d1844 │ │ │ │ + blx 0xafc74c │ │ │ │ tstpmi r0, #201326592 @ p-variant is OBSOLETE @ 0xc000000 │ │ │ │ @ instruction: 0xf7ff4318 │ │ │ │ @ instruction: 0xf1c4ff49 │ │ │ │ @ instruction: 0xf1a40220 │ │ │ │ strmi r0, [r2], r0, lsr #6 │ │ │ │ vpmax.s8 d15, d2, d5 │ │ │ │ - blx 0xbd18dc │ │ │ │ + blx 0xbd1864 │ │ │ │ ldrcc pc, [r0], #-4 │ │ │ │ vpmax.u8 d15, d3, d21 │ │ │ │ tstmi r8, #16, 6 @ 0x40000000 │ │ │ │ @ instruction: 0xff38f7ff │ │ │ │ movwls r9, #2820 @ 0xb04 │ │ │ │ - blls 0x6917f4 │ │ │ │ + blls 0x69177c │ │ │ │ ldmdavs r2!, {r4, r6, r9, sl, lr} │ │ │ │ - cdp2 7, 0, cr15, cr0, cr10, {1} │ │ │ │ + cdp2 7, 3, cr15, cr12, cr10, {1} │ │ │ │ @ instruction: 0xf8469b03 │ │ │ │ addsmi r0, lr, #4, 22 @ 0x1000 │ │ │ │ ldmib sp, {r1, r4, r6, r7, r8, ip, lr, pc}^ │ │ │ │ - bls 0x2cf01c │ │ │ │ + bls 0x2cefa4 │ │ │ │ stmdble r8, {r0, r1, r4, r7, r9, lr} │ │ │ │ strcs r4, [r0], #-1122 @ 0xfffffb9e │ │ │ │ stmia r2!, {r8, sl, sp}^ │ │ │ │ - bl 0xfe991420 │ │ │ │ + bl 0xfe9913a8 │ │ │ │ addmi r0, fp, #12, 2 │ │ │ │ strdlt sp, [r9], -r9 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ ldrmi fp, [sp], -r7, lsl #1 │ │ │ │ ldrmi r4, [r0], -r3, lsl #12 │ │ │ │ - bls 0x549898 │ │ │ │ - blx 0x2a7096 │ │ │ │ + bls 0x549820 │ │ │ │ + blx 0x2a701e │ │ │ │ vsubl.u8 , d4, d2 │ │ │ │ cdpcs 6, 0, cr2, cr2, cr1, {0} │ │ │ │ strbpl pc, [r1, #-1285] @ 0xfffffafb @ │ │ │ │ stmdapl r2, {r1, r8, sl, ip, sp, lr, pc}^ │ │ │ │ svclt 0x0018b2e2 │ │ │ │ @ instruction: 0xf1023601 │ │ │ │ @ instruction: 0xf8950201 │ │ │ │ @ instruction: 0xf1089002 │ │ │ │ - b 0x14c2098 │ │ │ │ + b 0x14c2020 │ │ │ │ svclt 0x001a02c2 │ │ │ │ @ instruction: 0x46b200f6 │ │ │ │ @ instruction: 0xf1aa4692 │ │ │ │ svclt 0x00180710 │ │ │ │ - blx 0xfeee58a0 │ │ │ │ + blx 0xfeee5828 │ │ │ │ vabdl.u8 , d20, d7 │ │ │ │ vmlsl.u q9, d20, d0[0] │ │ │ │ vraddhn.i16 d19, , q1 │ │ │ │ - b 0x14c279c │ │ │ │ + b 0x14c2724 │ │ │ │ stmib sp, {r0, r1, r2, r4, r6, r8, r9, sl, ip}^ │ │ │ │ ldmib sp, {r0, r1, r8, r9, sp}^ │ │ │ │ svclt 0x00085c12 │ │ │ │ @ instruction: 0xf8309205 │ │ │ │ - b 0x280100 │ │ │ │ - b 0xa810d0 │ │ │ │ - bl 0x1418d4 │ │ │ │ + b 0x280088 │ │ │ │ + b 0xa81058 │ │ │ │ + bl 0x14185c │ │ │ │ cmneq r6, r4, asr #29 │ │ │ │ eorsvc pc, r4, r1, asr r8 @ │ │ │ │ smlawteq r0, r6, r1, pc @ │ │ │ │ ldrdmi pc, [r4], -lr │ │ │ │ - blx 0x2104a8 │ │ │ │ + blx 0x210430 │ │ │ │ movwmi pc, #61697 @ 0xf101 @ │ │ │ │ msreq CPSR_, r6, lsr #3 │ │ │ │ @ instruction: 0xf606fa24 │ │ │ │ @ instruction: 0xf101fa24 │ │ │ │ streq lr, [ip], -r6, lsl #21 │ │ │ │ strbmi r4, [r9], -pc, lsl #6 │ │ │ │ @ instruction: 0xf7ff406f │ │ │ │ - blls 0x23fbc8 │ │ │ │ + blls 0x23fb50 │ │ │ │ @ instruction: 0x4683463a │ │ │ │ ldrmi r4, [sl], #1607 @ 0x647 │ │ │ │ strcs r4, [r0], #-1565 @ 0xfffff9e3 │ │ │ │ @ instruction: 0xf1c44690 │ │ │ │ @ instruction: 0xf1a40220 │ │ │ │ - blx 0xb00d84 │ │ │ │ + blx 0xb00d0c │ │ │ │ strbmi pc, [r9], -r4 @ │ │ │ │ vpmax.s8 d15, d2, d6 │ │ │ │ - blx 0xa8d150 │ │ │ │ + blx 0xa8d0d8 │ │ │ │ tstpmi r0, #201326592 @ p-variant is OBSOLETE @ 0xc000000 │ │ │ │ @ instruction: 0xf7ff4318 │ │ │ │ @ instruction: 0x9700fe9f │ │ │ │ @ instruction: 0x46599b14 │ │ │ │ @ instruction: 0xf72a682a │ │ │ │ - @ instruction: 0xf845fd69 │ │ │ │ + @ instruction: 0xf845fda5 │ │ │ │ ldrbmi r0, [r5, #-2820] @ 0xfffff4fc │ │ │ │ ldmib sp, {r0, r2, r5, r6, r7, r8, ip, lr, pc}^ │ │ │ │ stmdbls r5, {r0, r1, r8, r9, sp} │ │ │ │ stmdble r7, {r1, r3, r7, r9, lr} │ │ │ │ strcs r4, [r0], #-1049 @ 0xfffffbe7 │ │ │ │ stmia r1!, {r8, sl, sp}^ │ │ │ │ - bne 0xff31154c │ │ │ │ + bne 0xff3114d4 │ │ │ │ ldmle sl!, {r1, r7, r9, lr}^ │ │ │ │ andcs fp, r0, r7 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ svclt 0x00008ff0 │ │ │ │ @@ -245631,15 +245602,15 @@ │ │ │ │ @ instruction: 0xf101fb00 │ │ │ │ submi fp, r9, #-1073741824 @ 0xc0000000 │ │ │ │ vstmiane ip, {s28-s106} │ │ │ │ vstmiane r2, {d30-} │ │ │ │ andeq lr, r1, #12, 22 @ 0x3000 │ │ │ │ sbcne pc, r7, r2, asr #6 │ │ │ │ @ instruction: 0xf08317d3 │ │ │ │ - bl 0xfed00f80 │ │ │ │ + bl 0xfed00f08 │ │ │ │ svclt 0x00181fe2 │ │ │ │ tstcs r0, r8, lsl r6 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x00004770 │ │ │ │ stmdbcc r1, {r4, r5, r8, sl, ip, sp, pc} │ │ │ │ stmdacc r1, {r0, r1, sl, fp, ip, pc} │ │ │ │ @@ -245719,18 +245690,18 @@ │ │ │ │ mvnscc pc, r1, lsl #2 │ │ │ │ rsceq fp, r4, r8, lsl pc │ │ │ │ rscscc pc, pc, #-2147483648 @ 0x80000000 │ │ │ │ sbcseq fp, ip, r8, lsl #30 │ │ │ │ strmi r3, [ip], #-2049 @ 0xfffff7ff │ │ │ │ @ instruction: 0xf9112540 │ │ │ │ @ instruction: 0xf912cf01 │ │ │ │ - blx 0x5cfeea │ │ │ │ + blx 0x5cfe72 │ │ │ │ vcgt.u8 d21, d3, d12 │ │ │ │ - b 0x14c7608 │ │ │ │ - bl 0xff01fe7c │ │ │ │ + b 0x14c7590 │ │ │ │ + bl 0xff01fe04 │ │ │ │ @ instruction: 0xf08e1fe3 │ │ │ │ svclt 0x00180e7f │ │ │ │ addmi r4, ip, #244, 12 @ 0xf400000 │ │ │ │ svcgt 0x0001f800 │ │ │ │ andcs sp, r0, fp, ror #3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @@ -245740,25 +245711,25 @@ │ │ │ │ submi fp, r9, #-1073741824 @ 0xc0000000 │ │ │ │ vstmiacc ip, {s28-s106} │ │ │ │ sbccc lr, r2, ip, lsl #22 │ │ │ │ bicne r4, r3, #8, 8 @ 0x8000000 │ │ │ │ sbccc pc, pc, r0, asr #6 │ │ │ │ mulle r6, r8, r2 │ │ │ │ rscsvc pc, pc, r7, asr #12 │ │ │ │ - b 0xfe108b3c │ │ │ │ - blls 0x15c6c8 │ │ │ │ + b 0xfe108ac4 │ │ │ │ + blls 0x15c650 │ │ │ │ tstcs r0, sl, lsl r0 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x00004770 │ │ │ │ stc2 10, cr15, [r3], {15} @ │ │ │ │ - b 0x14ed794 │ │ │ │ + b 0x14ed71c │ │ │ │ @ instruction: 0xf50c3ccc │ │ │ │ - blx 0x55355e │ │ │ │ - b 0x14f3368 │ │ │ │ + blx 0x5534e6 │ │ │ │ + b 0x14f32f0 │ │ │ │ vcge.f32 , q14, q14 │ │ │ │ strbmi r3, [r6, #3279]! @ 0xccf │ │ │ │ @ instruction: 0xf647d008 │ │ │ │ strcs r7, [r1], #-3327 @ 0xfffff301 │ │ │ │ vstmiavc lr!, {s29-s168} │ │ │ │ cdppl 5, 4, cr15, cr0, cr0, {0} │ │ │ │ eormi pc, r0, lr, asr #17 │ │ │ │ @@ -245766,71 +245737,71 @@ │ │ │ │ @ instruction: 0x3eceea4f │ │ │ │ cdpmi 5, 8, cr15, cr0, cr14, {0} │ │ │ │ teqp r2, #17408 @ p-variant is OBSOLETE @ 0x4400 │ │ │ │ vcge.u8 , , q5 │ │ │ │ addsmi r3, sl, #1006632963 @ 0x3c000003 │ │ │ │ @ instruction: 0xf500d007 │ │ │ │ @ instruction: 0xf6475040 │ │ │ │ - b 0xfe1dd39c │ │ │ │ + b 0xfe1dd324 │ │ │ │ andcs r7, r1, #-2013265917 @ 0x88000003 │ │ │ │ - blx 0x8d8bb0 │ │ │ │ - b 0x113c5dc │ │ │ │ + blx 0x8d8b38 │ │ │ │ + b 0x113c564 │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd10 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ cdpls 6, 0, cr4, cr8, cr5, {0} │ │ │ │ mrcne 6, 4, r4, cr0, cr9, {4} │ │ │ │ stmdaeq r1, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ rscslt r1, r4, #2720 @ 0xaa0 │ │ │ │ strcs pc, [r1], -r6, asr #7 │ │ │ │ @ instruction: 0xf1042e02 │ │ │ │ svclt 0x00180401 │ │ │ │ @ instruction: 0xf6473601 │ │ │ │ - b 0x14de3e0 │ │ │ │ + b 0x14de368 │ │ │ │ svclt 0x001404c4 │ │ │ │ @ instruction: 0x462300f3 │ │ │ │ @ instruction: 0xf93218ce │ │ │ │ @ instruction: 0xf931ef02 │ │ │ │ @ instruction: 0xf830cb02 │ │ │ │ - b 0x14ec004 │ │ │ │ + b 0x14ebf8c │ │ │ │ @ instruction: 0xf50e3ece │ │ │ │ - blx 0x813e06 │ │ │ │ + blx 0x813d8e │ │ │ │ @ instruction: 0xf34cec0a │ │ │ │ - b 0x14cff48 │ │ │ │ + b 0x14cfed0 │ │ │ │ ldrbmi r3, [r4, #3308]! @ 0xcec │ │ │ │ @ instruction: 0xf8c9bf1c │ │ │ │ - b 0xfe2e0418 │ │ │ │ + b 0xfe2e03a0 │ │ │ │ addmi r7, lr, #236, 28 @ 0xec0 │ │ │ │ and pc, r0, r2, lsr #17 │ │ │ │ addsmi sp, ip, #1073741881 @ 0x40000039 │ │ │ │ strtmi sp, [fp], #-2311 @ 0xfffff6f9 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ smlatteq r2, r3, r8, lr │ │ │ │ addsmi r1, r4, #92160 @ 0x16800 │ │ │ │ strdcs sp, [r0], -sl │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ svclt 0x000087f0 │ │ │ │ stc2 10, cr15, [r3], {15} @ │ │ │ │ - blx 0x56d892 │ │ │ │ - b 0x14ffc5c │ │ │ │ + blx 0x56d81a │ │ │ │ + b 0x14ffbe4 │ │ │ │ @ instruction: 0xf50c3ccc │ │ │ │ - bl 0xfec1365c │ │ │ │ - b 0x14c3498 │ │ │ │ + bl 0xfec135e4 │ │ │ │ + b 0x14c3420 │ │ │ │ vcge.f32 , q14, q14 │ │ │ │ strbmi r3, [r6, #3279]! @ 0xccf │ │ │ │ @ instruction: 0xf647d008 │ │ │ │ strcs r7, [r1], #-3327 @ 0xfffff301 │ │ │ │ vstmiavc lr!, {s29-s168} │ │ │ │ cdppl 5, 4, cr15, cr0, cr0, {0} │ │ │ │ eormi pc, r0, lr, asr #17 │ │ │ │ - blx 0x5454ee │ │ │ │ + blx 0x545476 │ │ │ │ bicseq pc, fp, #-2147483636 @ 0x8000000c │ │ │ │ orrmi pc, r0, #12582912 @ 0xc00000 │ │ │ │ bicsne r1, sl, #372736 @ 0x5b000 │ │ │ │ biccc pc, pc, #201326593 @ 0xc000001 │ │ │ │ mulle r7, sl, r2 │ │ │ │ subpl pc, r0, r0, lsl #10 │ │ │ │ mvnsvc pc, #74448896 @ 0x4700000 │ │ │ │ @@ -245847,142 +245818,142 @@ │ │ │ │ mcrne 14, 5, r1, cr2, cr3, {4} │ │ │ │ vmlal.u , d21, d0[6] │ │ │ │ stccs 5, cr2, [r2, #-4] │ │ │ │ andeq pc, r1, r0, lsl #2 │ │ │ │ strcc fp, [r1, #-3864] @ 0xfffff0e8 │ │ │ │ ldrbtvc pc, [pc], r7, asr #12 @ │ │ │ │ sbceq lr, r0, pc, asr #20 │ │ │ │ - b 0x14f0134 │ │ │ │ + b 0x14f00bc │ │ │ │ strmi r0, [r6], r5, asr #29 │ │ │ │ streq lr, [lr, #-2817] @ 0xfffff4ff │ │ │ │ svcgt 0x0002f932 │ │ │ │ - blls 0x1be9b8 │ │ │ │ + blls 0x1be940 │ │ │ │ svcge 0x0002f933 │ │ │ │ vstmiacc ip, {s29-s107} │ │ │ │ stcmi 5, cr15, [r0], {12} │ │ │ │ @ instruction: 0xcc19fb0a │ │ │ │ stmibcc pc, {r2, r3, r6, r8, r9, ip, sp, lr, pc}^ @ │ │ │ │ vstmiacc ip!, {s29-s107} │ │ │ │ svclt 0x001c45cc │ │ │ │ andvc pc, r0, r8, asr #17 │ │ │ │ stmibvc ip!, {r1, r2, r7, r9, fp, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf8a2428d │ │ │ │ mvnle r9, r0 │ │ │ │ stmdble r8, {r4, r5, r6, r8, sl, lr} │ │ │ │ strcs r4, [r0], -r6, lsr #9 │ │ │ │ stmia lr!, {r8, r9, sl, sp}^ │ │ │ │ - bl 0xfec9a138 │ │ │ │ + bl 0xfec9a0c0 │ │ │ │ addsmi r0, r8, #4, 6 @ 0x10000000 │ │ │ │ strdcs sp, [r0], -r9 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ svclt 0x000087f0 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ mcrls 6, 0, r4, cr7, cr9, {4} │ │ │ │ - bcc 0x191d64 │ │ │ │ + bcc 0x191cec │ │ │ │ @ instruction: 0xf04f3802 │ │ │ │ rscslt r0, r5, #65536 @ 0x10000 │ │ │ │ strcs pc, [r1], -r6, asr #7 │ │ │ │ @ instruction: 0xf1052e02 │ │ │ │ svclt 0x00180501 │ │ │ │ @ instruction: 0xf6471c73 │ │ │ │ - b 0x14de56c │ │ │ │ + b 0x14de4f4 │ │ │ │ svclt 0x001505c5 │ │ │ │ @ instruction: 0x462e00db │ │ │ │ @ instruction: 0x462b461e │ │ │ │ @ instruction: 0xf931440e │ │ │ │ @ instruction: 0xf832eb02 │ │ │ │ - blx 0x834192 │ │ │ │ + blx 0x83411a │ │ │ │ @ instruction: 0xf34cfc0e │ │ │ │ - b 0x14d00cc │ │ │ │ + b 0x14d0054 │ │ │ │ ldrbmi r3, [r4, #3308]! @ 0xcec │ │ │ │ @ instruction: 0xf8c9bf1c │ │ │ │ - b 0xfe2e059c │ │ │ │ + b 0xfe2e0524 │ │ │ │ adcsmi r7, r1, #236, 28 @ 0xec0 │ │ │ │ svc 0x0002f820 │ │ │ │ addsmi sp, sp, #-1073741766 @ 0xc000003a │ │ │ │ strtmi sp, [r3], #-2311 @ 0xfffff6f9 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ smlatteq r2, r3, r8, lr │ │ │ │ addsmi r1, r5, #26624 @ 0x6800 │ │ │ │ strdcs sp, [r0], -sl │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ svclt 0x000083f0 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcls 6, cr4, [r8], {5} │ │ │ │ - bcc 0x19203c │ │ │ │ + bcc 0x191fc4 │ │ │ │ @ instruction: 0xf44f1eab │ │ │ │ rsclt r4, r0, #128, 12 @ 0x8000000 │ │ │ │ strcs pc, [r1], #-964 @ 0xfffffc3c │ │ │ │ @ instruction: 0xf1002c02 │ │ │ │ svclt 0x00180001 │ │ │ │ @ instruction: 0xf04f3401 │ │ │ │ - b 0x14c25f8 │ │ │ │ + b 0x14c2580 │ │ │ │ @ instruction: 0xf64700c0 │ │ │ │ svclt 0x001577ff │ │ │ │ @ instruction: 0x0ec4ea4f │ │ │ │ ldrbtmi r4, [r4], -r4, lsl #12 │ │ │ │ strmi r4, [ip], #-1670 @ 0xfffff97a │ │ │ │ - blgt 0x1bead0 │ │ │ │ + blgt 0x1bea58 │ │ │ │ svcge 0x0002f832 │ │ │ │ @ instruction: 0x6c0afb1c │ │ │ │ - bcc 0xff4fd348 │ │ │ │ + bcc 0xff4fd2d0 │ │ │ │ vstmiacc ip!, {s29-s107} │ │ │ │ svclt 0x001c45d4 │ │ │ │ andhi pc, r0, r9, asr #17 │ │ │ │ - bvc 0xffc3b044 │ │ │ │ + bvc 0xffc3afcc │ │ │ │ @ instruction: 0xf823428c │ │ │ │ mvnle sl, r2, lsl #30 │ │ │ │ stmdble r8, {r4, r5, r6, r8, sl, lr} │ │ │ │ strcs r4, [r0], -lr, lsr #9 │ │ │ │ stmia lr!, {r8, r9, sl, sp}^ │ │ │ │ - bl 0xfec9a248 │ │ │ │ + bl 0xfec9a1d0 │ │ │ │ addsmi r0, r8, #335544320 @ 0x14000000 │ │ │ │ strdcs sp, [r0], -r9 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ svclt 0x000087f0 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ @ instruction: 0x460d461e │ │ │ │ @ instruction: 0xf1a0b085 │ │ │ │ strcs r0, [r0, -r2, lsl #16] │ │ │ │ vmull.u8 , d4, d14 │ │ │ │ - blx 0x18c9274 │ │ │ │ - blcs 0x1c0084 │ │ │ │ + blx 0x18c91fc │ │ │ │ + blcs 0x1c000c │ │ │ │ cdpeq 1, 0, cr15, cr1, cr14, {0} │ │ │ │ movwcc fp, #7960 @ 0x1f18 │ │ │ │ strtcs lr, [r4], #2639 @ 0xa4f │ │ │ │ @ instruction: 0x0eceea4f │ │ │ │ and pc, ip, sp, asr #17 │ │ │ │ sbcseq fp, r9, r5, lsl pc │ │ │ │ @ instruction: 0x468946f1 │ │ │ │ - bl 0x192058 │ │ │ │ + bl 0x191fe0 │ │ │ │ @ instruction: 0xf6470b44 │ │ │ │ - b 0x14dda98 │ │ │ │ + b 0x14dda20 │ │ │ │ stmib sp, {r0, r3, r5, r6, r8, fp}^ │ │ │ │ strbmi r9, [fp], -r1, lsl #2 │ │ │ │ - blcs 0x311eac │ │ │ │ + blcs 0x311e34 │ │ │ │ movwcs fp, #36776 @ 0x8fa8 │ │ │ │ stmiane fp!, {r1, r3, r4, r6} │ │ │ │ strcs r4, [r1, #-1682] @ 0xfffff96e │ │ │ │ andscs pc, r7, fp, lsr r9 @ │ │ │ │ @ instruction: 0x0c0aeba3 │ │ │ │ @ instruction: 0xf93c46c6 │ │ │ │ - blx 0x1832ce │ │ │ │ + blx 0x183256 │ │ │ │ vhadd.u8 d31, d0, d0 │ │ │ │ bicne r3, r0, #3391488 @ 0x33c000 │ │ │ │ svclt 0x001c4548 │ │ │ │ - b 0xfe2187a8 │ │ │ │ + b 0xfe218730 │ │ │ │ ldrmi r7, [ip, #2528] @ 0x9e0 │ │ │ │ svcls 0x0002f82e │ │ │ │ - bls 0x174e9c │ │ │ │ + bls 0x174e24 │ │ │ │ @ instruction: 0xf10c3708 │ │ │ │ @ instruction: 0xf1080310 │ │ │ │ adcsmi r0, sl, #16, 16 @ 0x100000 │ │ │ │ @ instruction: 0xf8dddce2 │ │ │ │ strmi lr, [r8], -ip │ │ │ │ strmi r9, [lr, #2306] @ 0x902 │ │ │ │ strmi sp, [r1], #-2311 @ 0xfffff6f9 │ │ │ │ @@ -245996,35 +245967,35 @@ │ │ │ │ svchi 0x00f0e8bd │ │ │ │ svcmi 0x00f0e92d │ │ │ │ @ instruction: 0x460d461f │ │ │ │ @ instruction: 0xf1a0b085 │ │ │ │ @ instruction: 0xf04f0902 │ │ │ │ strcs r0, [r1], -r0, lsl #16 │ │ │ │ vmull.u8 , d4, d14 │ │ │ │ - blx 0x18c933c │ │ │ │ - blcs 0x1c014c │ │ │ │ + blx 0x18c92c4 │ │ │ │ + blcs 0x1c00d4 │ │ │ │ cdpeq 1, 0, cr15, cr1, cr14, {0} │ │ │ │ movwcc fp, #7960 @ 0x1f18 │ │ │ │ strtcs lr, [r4], #2639 @ 0xa4f │ │ │ │ @ instruction: 0x0eceea4f │ │ │ │ and lr, r2, sp, asr #19 │ │ │ │ sbcseq fp, r9, r5, lsl pc │ │ │ │ @ instruction: 0x460b4673 │ │ │ │ - bl 0x192120 │ │ │ │ + bl 0x1920a8 │ │ │ │ @ instruction: 0xf44f0b44 │ │ │ │ - b 0x14d1964 │ │ │ │ + b 0x14d18ec │ │ │ │ stmib sp, {r0, r1, r5, r6, r9, fp}^ │ │ │ │ ldrbmi sl, [r3], -r0, lsl #2 │ │ │ │ svclt 0x00a82b08 │ │ │ │ subseq r2, sl, r8, lsl #6 │ │ │ │ @ instruction: 0xf64718ab │ │ │ │ @ instruction: 0xf93b75ff │ │ │ │ - bl 0xfe9e87e0 │ │ │ │ + bl 0xfe9e8768 │ │ │ │ strbmi r0, [lr], r2, lsl #24 │ │ │ │ - blne 0x1bec78 │ │ │ │ + blne 0x1bec00 │ │ │ │ tstpmi sl, r1, lsl #22 @ p-variant is OBSOLETE │ │ │ │ sbccc pc, pc, r1, asr #6 │ │ │ │ addmi r1, r1, #603979779 @ 0x24000003 │ │ │ │ eorsvs fp, lr, ip, lsl pc │ │ │ │ rscvc lr, r1, r5, lsl #21 │ │ │ │ @ instruction: 0xf82e459c │ │ │ │ mvnle r0, r2, lsl #30 │ │ │ │ @@ -246033,41 +246004,41 @@ │ │ │ │ @ instruction: 0xf1090310 │ │ │ │ strbmi r0, [r1, #-2320] @ 0xfffff6f0 │ │ │ │ ldmib sp, {r0, r5, r6, r7, sl, fp, ip, lr, pc}^ │ │ │ │ stmdals r3, {r0, r9, sl, fp, ip} │ │ │ │ stmdble r7, {r1, r2, r3, r7, r8, sl, lr} │ │ │ │ strcs r4, [r0], #-1025 @ 0xfffffbff │ │ │ │ stmia r1!, {r8, sl, sp}^ │ │ │ │ - bne 0x3d1bd4 │ │ │ │ + bne 0x3d1b5c │ │ │ │ ldmle sl!, {r1, r2, r3, r4, r7, r8, sl, lr}^ │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ svclt 0x00008ff0 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ @ instruction: 0x460d461e │ │ │ │ @ instruction: 0xf1a0b085 │ │ │ │ strcs r0, [r0, -r2, lsl #16] │ │ │ │ vmull.u8 , d4, d14 │ │ │ │ - blx 0x18c9400 │ │ │ │ - blcs 0x1c0210 │ │ │ │ + blx 0x18c9388 │ │ │ │ + blcs 0x1c0198 │ │ │ │ cdpeq 1, 0, cr15, cr1, cr14, {0} │ │ │ │ movwcc fp, #7960 @ 0x1f18 │ │ │ │ strtcs lr, [r4], #2639 @ 0xa4f │ │ │ │ @ instruction: 0x0eceea4f │ │ │ │ and pc, ip, sp, asr #17 │ │ │ │ sbcseq fp, r9, r5, lsl pc │ │ │ │ @ instruction: 0x468946f1 │ │ │ │ - bl 0x1921e4 │ │ │ │ + bl 0x19216c │ │ │ │ @ instruction: 0xf6470b44 │ │ │ │ - b 0x14ddc24 │ │ │ │ + b 0x14ddbac │ │ │ │ stmib sp, {r0, r3, r5, r6, r8, fp}^ │ │ │ │ strbmi r9, [fp], -r1, lsl #2 │ │ │ │ - blcs 0x312038 │ │ │ │ + blcs 0x311fc0 │ │ │ │ movwcs fp, #36776 @ 0x8fa8 │ │ │ │ stmiane fp!, {r1, r3, r4, r6} │ │ │ │ strcs r4, [r1, #-1682] @ 0xfffff96e │ │ │ │ andscs pc, r7, fp, lsr r9 @ │ │ │ │ @ instruction: 0x0c0aeba3 │ │ │ │ @ instruction: 0xf93e46c6 │ │ │ │ @ instruction: 0xf93c0f02 │ │ │ │ @@ -246085,41 +246056,41 @@ │ │ │ │ ldmdaeq r0, {r3, r8, ip, sp, lr, pc} │ │ │ │ ldclle 2, cr4, [sp], {186} @ 0xba │ │ │ │ ldrd pc, [ip], -sp │ │ │ │ stmdbls r2, {r3, r9, sl, lr} │ │ │ │ stmdble r7, {r1, r2, r3, r7, r8, sl, lr} │ │ │ │ strcs r4, [r0], #-1025 @ 0xfffffbff │ │ │ │ stmia r1!, {r8, sl, sp}^ │ │ │ │ - bne 0x3d1ca4 │ │ │ │ + bne 0x3d1c2c │ │ │ │ ldmle sl!, {r1, r2, r3, r4, r7, r8, sl, lr}^ │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ svclt 0x00008ff0 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ @ instruction: 0x460d461e │ │ │ │ @ instruction: 0xf1a0b085 │ │ │ │ strcs r0, [r0, -r2, lsl #16] │ │ │ │ vmull.u8 , d4, d14 │ │ │ │ - blx 0x18c94d0 │ │ │ │ - blcs 0x1c02e0 │ │ │ │ + blx 0x18c9458 │ │ │ │ + blcs 0x1c0268 │ │ │ │ cdpeq 1, 0, cr15, cr1, cr14, {0} │ │ │ │ movwcc fp, #7960 @ 0x1f18 │ │ │ │ strtcs lr, [r4], #2639 @ 0xa4f │ │ │ │ @ instruction: 0x0eceea4f │ │ │ │ and pc, ip, sp, asr #17 │ │ │ │ sbcseq fp, r9, r5, lsl pc │ │ │ │ @ instruction: 0x468946f1 │ │ │ │ - bl 0x1922b4 │ │ │ │ + bl 0x19223c │ │ │ │ @ instruction: 0xf6470b44 │ │ │ │ - b 0x14ddcf4 │ │ │ │ + b 0x14ddc7c │ │ │ │ stmib sp, {r0, r3, r5, r6, r8, fp}^ │ │ │ │ strbmi r9, [fp], -r1, lsl #2 │ │ │ │ - blcs 0x312108 │ │ │ │ + blcs 0x312090 │ │ │ │ movwcs fp, #36776 @ 0x8fa8 │ │ │ │ stmiane fp!, {r1, r3, r4, r6} │ │ │ │ strcs r4, [r1, #-1682] @ 0xfffff96e │ │ │ │ andscs pc, r7, fp, lsr r9 @ │ │ │ │ @ instruction: 0x0c0aeba3 │ │ │ │ @ instruction: 0xf93e46c6 │ │ │ │ @ instruction: 0xf93c0f02 │ │ │ │ @@ -246137,57 +246108,57 @@ │ │ │ │ ldmdaeq r0, {r3, r8, ip, sp, lr, pc} │ │ │ │ ldclle 2, cr4, [sp], {186} @ 0xba │ │ │ │ ldrd pc, [ip], -sp │ │ │ │ stmdbls r2, {r3, r9, sl, lr} │ │ │ │ stmdble r7, {r1, r2, r3, r7, r8, sl, lr} │ │ │ │ strcs r4, [r0], #-1025 @ 0xfffffbff │ │ │ │ stmia r1!, {r8, sl, sp}^ │ │ │ │ - bne 0x3d1d74 │ │ │ │ + bne 0x3d1cfc │ │ │ │ ldmle sl!, {r1, r2, r3, r4, r7, r8, sl, lr}^ │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ svclt 0x00008ff0 │ │ │ │ - bcc 0x1adf48 │ │ │ │ - blcc 0x1a799c │ │ │ │ + bcc 0x1aded0 │ │ │ │ + blcc 0x1a7924 │ │ │ │ @ instruction: 0xf6473802 │ │ │ │ vqshlu.s64 , , #4 │ │ │ │ stccs 5, cr2, [r2, #-4] │ │ │ │ rsclt fp, r4, #11, 30 @ 0x2c │ │ │ │ strcc r3, [r1], #-1281 @ 0xfffffaff │ │ │ │ svclt 0x000800ed │ │ │ │ strmi r0, [sp], #-229 @ 0xffffff1b │ │ │ │ svc 0x0002f933 │ │ │ │ - blmi 0x1bee74 │ │ │ │ + blmi 0x1bedfc │ │ │ │ svcgt 0x0002f832 │ │ │ │ @ instruction: 0x3eceea4f │ │ │ │ cdpmi 5, 8, cr15, cr0, cr14, {0} │ │ │ │ @ instruction: 0xec04fb1c │ │ │ │ cdpcc 3, 12, cr15, cr15, cr12, {2} │ │ │ │ strbtvc lr, [ip], #2694 @ 0xa86 │ │ │ │ svccc 0x00ecebbe │ │ │ │ ssatmi fp, #7, r8, lsl #30 │ │ │ │ @ instruction: 0xf820428d │ │ │ │ mvnle lr, r2, lsl #30 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd70 │ │ │ │ - bcc 0x1adfac │ │ │ │ - blcc 0x1a7a00 │ │ │ │ + bcc 0x1adf34 │ │ │ │ + blcc 0x1a7988 │ │ │ │ @ instruction: 0xf6473802 │ │ │ │ vqshlu.s64 , , #4 │ │ │ │ stccs 5, cr2, [r2, #-4] │ │ │ │ rsclt fp, r4, #11, 30 @ 0x2c │ │ │ │ strcc r3, [r1], #-1281 @ 0xfffffaff │ │ │ │ svclt 0x000800ed │ │ │ │ strmi r0, [sp], #-229 @ 0xffffff1b │ │ │ │ svcgt 0x0002f933 │ │ │ │ - blmi 0x1beed8 │ │ │ │ + blmi 0x1bee60 │ │ │ │ svc 0x0002f932 │ │ │ │ vstmiacc ip, {s29-s107} │ │ │ │ stcmi 5, cr15, [r0], {12} │ │ │ │ @ instruction: 0xcc14fb0e │ │ │ │ cdpcc 3, 12, cr15, cr15, cr12, {2} │ │ │ │ strbtvc lr, [ip], #2694 @ 0xa86 │ │ │ │ svccc 0x00ecebbe │ │ │ │ @@ -246202,21 +246173,21 @@ │ │ │ │ stccs 4, cr2, [r2], {1} │ │ │ │ sbcslt fp, fp, #10, 30 @ 0x28 │ │ │ │ movwcc r3, #5121 @ 0x1401 │ │ │ │ andeq pc, r2, #-2147483608 @ 0x80000028 │ │ │ │ rsceq fp, r4, r8, lsl pc │ │ │ │ andeq pc, r2, r0, lsr #3 │ │ │ │ sbcseq fp, ip, r8, lsl #30 │ │ │ │ - ldrbvc pc, [pc, #1607]! @ 0x1010b7 @ │ │ │ │ + ldrbvc pc, [pc, #1607]! @ 0x10103f @ │ │ │ │ @ instruction: 0xf931440c │ │ │ │ @ instruction: 0xf832cb02 │ │ │ │ - blx 0x5d0686 │ │ │ │ + blx 0x5d060e │ │ │ │ vcgt.u8 d31, d3, d12 │ │ │ │ - b 0xfe24fdc0 │ │ │ │ - bl 0xff020614 │ │ │ │ + b 0xfe24fd48 │ │ │ │ + bl 0xff02059c │ │ │ │ svclt 0x00183fe3 │ │ │ │ addmi r4, ip, #244, 12 @ 0xf400000 │ │ │ │ svcgt 0x0002f820 │ │ │ │ andcs sp, r0, sp, ror #3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ @@ -246228,18 +246199,18 @@ │ │ │ │ rsceq fp, r4, r8, lsl pc │ │ │ │ andeq pc, r2, r0, lsr #3 │ │ │ │ sbcseq fp, ip, r8, lsl #30 │ │ │ │ strmi pc, [r0], pc, asr #8 │ │ │ │ @ instruction: 0xf647440c │ │ │ │ @ instruction: 0xf93175ff │ │ │ │ @ instruction: 0xf832cb02 │ │ │ │ - blx 0x5d06e2 │ │ │ │ + blx 0x5d066a │ │ │ │ vcgt.u8 d22, d3, d12 │ │ │ │ - b 0xfe24fe1c │ │ │ │ - bl 0xff020670 │ │ │ │ + b 0xfe24fda4 │ │ │ │ + bl 0xff0205f8 │ │ │ │ svclt 0x00183fe3 │ │ │ │ addmi r4, ip, #244, 12 @ 0xf400000 │ │ │ │ svcgt 0x0002f820 │ │ │ │ andcs sp, r0, sp, ror #3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldcllt 12, cr0, [r0, #-0] │ │ │ │ @@ -246250,15 +246221,15 @@ │ │ │ │ stmdaeq r1, {r2, r8, ip, sp, lr, pc} │ │ │ │ stmdaeq r1, {r3, r8, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf101129b │ │ │ │ cdpne 14, 8, cr0, cr7, cr14, {0} │ │ │ │ stmiaeq r8, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ stmdbeq r3, {r1, r8, r9, fp, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf6472600 │ │ │ │ - b 0x14de32c │ │ │ │ + b 0x14de2b4 │ │ │ │ @ instruction: 0xf9390868 │ │ │ │ @ instruction: 0xf1ae4016 │ │ │ │ @ instruction: 0x46380110 │ │ │ │ svccc 0x0002f831 │ │ │ │ vqrdmlah.s d15, d4, d3 │ │ │ │ sbccc pc, pc, #201326593 @ 0xc000001 │ │ │ │ vstmiavc r3!, {s29-s161} │ │ │ │ @@ -246277,27 +246248,27 @@ │ │ │ │ strcs pc, [r1], #-963 @ 0xfffffc3d │ │ │ │ svclt 0x000a2c02 │ │ │ │ @ instruction: 0xf983fa5f │ │ │ │ stmdbeq r1, {r2, r8, ip, sp, lr, pc} │ │ │ │ stmdbeq r1, {r0, r3, r8, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf101129b │ │ │ │ @ instruction: 0xf1a00e0e │ │ │ │ - b 0x14c2ba4 │ │ │ │ - bl 0x1832c4 │ │ │ │ + b 0x14c2b2c │ │ │ │ + bl 0x18324c │ │ │ │ strcs r0, [r0, -r3, asr #20] │ │ │ │ strmi pc, [r0], pc, asr #8 │ │ │ │ stmdbeq r9!, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ - ldrbvc pc, [pc, #1607]! @ 0x1011f7 @ │ │ │ │ + ldrbvc pc, [pc, #1607]! @ 0x10117f @ │ │ │ │ andsmi pc, r7, sl, lsr r9 @ │ │ │ │ tstpeq r0, lr, lsr #3 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf8314640 │ │ │ │ - blx 0x5d07ca │ │ │ │ + blx 0x5d0752 │ │ │ │ vcgt.u8 d22, d3, d4 │ │ │ │ - b 0xfe24d704 │ │ │ │ - bl 0xfed9ff58 │ │ │ │ + b 0xfe24d68c │ │ │ │ + bl 0xfed9fee0 │ │ │ │ svclt 0x00183fe3 │ │ │ │ ldrbmi r4, [r1, #-1634]! @ 0xfffff99e │ │ │ │ svccs 0x0002f820 │ │ │ │ strcc sp, [r8, -pc, ror #3] │ │ │ │ cdpeq 1, 1, cr15, cr0, cr1, {0} │ │ │ │ ldmdaeq r0, {r3, r8, ip, sp, lr, pc} │ │ │ │ stclle 5, cr4, [r3], #740 @ 0x2e4 │ │ │ │ @@ -246308,37 +246279,37 @@ │ │ │ │ mulgt r0, sp, r8 │ │ │ │ smlabbeq r1, r0, fp, pc @ │ │ │ │ submi fp, r0, #-1073741820 @ 0xc0000004 │ │ │ │ cmpeq r1, r1, ror #22 │ │ │ │ movwmi pc, #2 @ │ │ │ │ vstmiavc ip, {s28-s106} │ │ │ │ cmpeq r2, #274432 @ 0x43000 │ │ │ │ - bl 0x582b60 │ │ │ │ - bl 0x11c144c │ │ │ │ + bl 0x582ae8 │ │ │ │ + bl 0x11c13d4 │ │ │ │ ldmdane r0, {r2, r3, r5, r6, r7, r8, r9, ip, sp, lr} │ │ │ │ tsteq r3, r1, asr #22 │ │ │ │ - b 0x1104b28 │ │ │ │ + b 0x1104ab0 │ │ │ │ strbne r0, [sl, r1, asr #32] │ │ │ │ - bl 0xfedc6b3c │ │ │ │ + bl 0xfedc6ac4 │ │ │ │ andle r7, r5, r1, ror #31 │ │ │ │ andmi pc, r0, pc, rrx │ │ │ │ subsmi r2, r0, r1, lsl #6 │ │ │ │ andsvs r9, r3, r1, lsl #20 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ stcmi 0, cr15, [r0], {3} │ │ │ │ mrrceq 10, 4, lr, r3, cr12 │ │ │ │ @ instruction: 0xf11307db │ │ │ │ @ instruction: 0xf14c4380 │ │ │ │ - blx 0xff143c62 │ │ │ │ + blx 0xff143bea │ │ │ │ svceq 0x00db3c02 │ │ │ │ mvnvc lr, pc, asr #20 │ │ │ │ movteq lr, #51779 @ 0xca43 │ │ │ │ - bl 0xfed86bd8 │ │ │ │ + bl 0xfed86b60 │ │ │ │ andle r7, r6, ip, ror #31 │ │ │ │ subpl pc, r0, r0, lsl #10 │ │ │ │ movwmi pc, #111 @ 0x6f @ │ │ │ │ andcs r4, r1, #75 @ 0x4b │ │ │ │ ldrmi r6, [r8], -r2, lsl #4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @@ -246350,54 +246321,54 @@ │ │ │ │ stceq 1, cr15, [r4], {160} @ 0xa0 │ │ │ │ ldrmi r4, [lr], r3, lsl #13 │ │ │ │ stmdbeq r4, {r0, r2, r5, r7, r8, ip, sp, lr, pc} │ │ │ │ rscslt r9, r4, #12, 28 @ 0xc0 │ │ │ │ strcs pc, [r1], -r6, asr #7 │ │ │ │ @ instruction: 0xf1042e02 │ │ │ │ svclt 0x00180401 │ │ │ │ - b 0x14ce4c4 │ │ │ │ + b 0x14ce44c │ │ │ │ svclt 0x001404c4 │ │ │ │ @ instruction: 0x462200f2 │ │ │ │ stmne ip, {r1, r5, r7, r9, sl, lr} │ │ │ │ @ instruction: 0xf85c9201 │ │ │ │ @ instruction: 0xf8513f04 │ │ │ │ @ instruction: 0xf0036b04 │ │ │ │ @ instruction: 0xf8594000 │ │ │ │ ldrbeq r5, [sl, r4, lsl #30] │ │ │ │ subseq lr, r3, r0, asr #20 │ │ │ │ addmi pc, r0, #-2147483644 @ 0x80000004 │ │ │ │ andeq pc, r0, r0, asr #2 │ │ │ │ andcs pc, r5, r6, asr #23 │ │ │ │ - b 0x1184c3c │ │ │ │ + b 0x1184bc4 │ │ │ │ ldrbne r0, [r3, r0, asr #4] │ │ │ │ svcvc 0x00e0ebb3 │ │ │ │ @ instruction: 0xf8cebf1c │ │ │ │ - b 0xfe2e0d04 │ │ │ │ + b 0xfe2e0c8c │ │ │ │ addmi r7, ip, #224, 4 │ │ │ │ andcs pc, r0, ip, asr #17 │ │ │ │ - bls 0x17548c │ │ │ │ + bls 0x175414 │ │ │ │ stmdble r8, {r1, r4, r7, r8, sl, lr} │ │ │ │ andcs r4, r0, sl, asr r4 │ │ │ │ stmia r2!, {r8, sp}^ │ │ │ │ - bl 0xfe981128 │ │ │ │ + bl 0xfe9810b0 │ │ │ │ ldrmi r0, [sl, #779] @ 0x30b │ │ │ │ strdlt sp, [r3], -r9 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svchi 0x00f0e8bd │ │ │ │ stcmi 0, cr15, [r0], {3} │ │ │ │ andne pc, r2, #132096 @ 0x20400 │ │ │ │ mrrceq 10, 4, lr, r3, cr12 │ │ │ │ @ instruction: 0xf11307db │ │ │ │ @ instruction: 0xf14c4380 │ │ │ │ - bne 0x17c3d50 │ │ │ │ + bne 0x17c3cd8 │ │ │ │ @ instruction: 0x0c02eb6c │ │ │ │ - b 0x11c4cc4 │ │ │ │ - b 0x14c1a8c │ │ │ │ + b 0x11c4c4c │ │ │ │ + b 0x14c1a14 │ │ │ │ ldrbne r7, [sl, ip, ror #3] │ │ │ │ svcvc 0x00ecebb2 │ │ │ │ @ instruction: 0xf500d006 │ │ │ │ @ instruction: 0xf06f5040 │ │ │ │ submi r4, fp, r0, lsl #6 │ │ │ │ andvs r2, r2, #268435456 @ 0x10000000 │ │ │ │ tstcs r0, r8, lsl r6 │ │ │ │ @@ -246406,45 +246377,45 @@ │ │ │ │ svclt 0x00004770 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ @ instruction: 0x46cc4699 │ │ │ │ @ instruction: 0xf04fb083 │ │ │ │ @ instruction: 0xf06f0801 │ │ │ │ strmi r4, [r3], r0, lsl #14 │ │ │ │ @ instruction: 0x460d1f16 │ │ │ │ - blx 0x18e7dd0 │ │ │ │ + blx 0x18e7d58 │ │ │ │ vmull.p8 , d20, d4 │ │ │ │ stccs 4, cr2, [r2], {1} │ │ │ │ cdpeq 1, 0, cr15, cr1, cr14, {0} │ │ │ │ strcc fp, [r1], #-3864 @ 0xfffff0e8 │ │ │ │ @ instruction: 0x0eceea4f │ │ │ │ rsceq fp, r3, r4, lsl pc │ │ │ │ svcne 0x00044673 │ │ │ │ stmdbeq r3, {r0, r8, r9, fp, sp, lr, pc} │ │ │ │ @ instruction: 0xf8559301 │ │ │ │ @ instruction: 0xf8563b04 │ │ │ │ @ instruction: 0xf8541f04 │ │ │ │ @ instruction: 0xf0000f04 │ │ │ │ - blx 0xfe1d15d6 │ │ │ │ + blx 0xfe1d155e │ │ │ │ strbeq r1, [r3, r1, lsl #20] │ │ │ │ orrmi pc, r0, #-1073741820 @ 0xc0000004 │ │ │ │ subseq lr, r0, #270336 @ 0x42000 │ │ │ │ andeq pc, r0, #-2147483632 @ 0x80000010 │ │ │ │ - bl 0x1987754 │ │ │ │ + bl 0x19876dc │ │ │ │ svceq 0x00db020a │ │ │ │ movteq lr, #10819 @ 0x2a43 │ │ │ │ - bl 0xfed46d58 │ │ │ │ + bl 0xfed46ce0 │ │ │ │ svclt 0x001c7fe2 │ │ │ │ andhi pc, r0, ip, asr #17 │ │ │ │ mvnvc lr, #552960 @ 0x87000 │ │ │ │ eorvs r4, r3, r9, lsr #11 │ │ │ │ - blls 0x17557c │ │ │ │ + blls 0x175504 │ │ │ │ stmdble r8, {r1, r2, r3, r4, r7, r8, sl, lr} │ │ │ │ andcs r4, r0, fp, asr r4 │ │ │ │ stmia r3!, {r8, sp}^ │ │ │ │ - bl 0xfe9c1220 │ │ │ │ + bl 0xfe9c11a8 │ │ │ │ ldrmi r0, [r6, #523] @ 0x20b │ │ │ │ strdlt sp, [r3], -r9 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svchi 0x00f0e8bd │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ @@ -246452,117 +246423,117 @@ │ │ │ │ @ instruction: 0xf1a24698 │ │ │ │ svcne 0x002b0e04 │ │ │ │ rsclt r2, r0, #262144 @ 0x40000 │ │ │ │ strcs pc, [r1], #-964 @ 0xfffffc3c │ │ │ │ @ instruction: 0xf1002c02 │ │ │ │ svclt 0x00180001 │ │ │ │ @ instruction: 0xf06f3401 │ │ │ │ - b 0x14d2658 │ │ │ │ + b 0x14d25e0 │ │ │ │ svclt 0x001500c0 │ │ │ │ vstmiaeq r4, {s29-s107} │ │ │ │ strbtmi r4, [r4], -r4, lsl #12 │ │ │ │ strmi r4, [ip], #-1668 @ 0xfffff97c │ │ │ │ - blcs 0x23efb0 │ │ │ │ + blcs 0x23ef38 │ │ │ │ svcls 0x0004f85e │ │ │ │ stmdbcs r9, {r1, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ - b 0x1184dc0 │ │ │ │ - b 0x14c17a0 │ │ │ │ - bl 0xfef9fa08 │ │ │ │ + b 0x1184d48 │ │ │ │ + b 0x14c1728 │ │ │ │ + bl 0xfef9f990 │ │ │ │ svclt 0x001c7fe9 │ │ │ │ andvc pc, r0, r8, asr #17 │ │ │ │ rscvc lr, r9, #548864 @ 0x86000 │ │ │ │ @ instruction: 0xf84342a1 │ │ │ │ mvnle r2, r4, lsl #30 │ │ │ │ stmdble r8, {r5, r6, r8, sl, lr} │ │ │ │ strcs r4, [r0], -ip, lsr #9 │ │ │ │ stmia ip!, {r8, r9, sl, sp}^ │ │ │ │ - bl 0xfec1aaac │ │ │ │ + bl 0xfec1aa34 │ │ │ │ addsmi r0, r8, #335544320 @ 0x14000000 │ │ │ │ strdcs sp, [r0], -r9 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ svclt 0x000087f0 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ pkhbtmi r4, r0, fp, lsl #13 │ │ │ │ svcne 0x0010b083 │ │ │ │ streq pc, [r4, #-424] @ 0xfffffe58 │ │ │ │ - beq 0x17d00c │ │ │ │ + beq 0x17cf94 │ │ │ │ stmdbmi r0, {r0, r1, r2, r3, r5, r6, ip, sp, lr, pc} │ │ │ │ rsclt r9, r6, #12, 24 @ 0xc00 │ │ │ │ strcs pc, [r1], #-964 @ 0xfffffc3c │ │ │ │ @ instruction: 0xf1062c02 │ │ │ │ svclt 0x00180601 │ │ │ │ - b 0x14cdeec │ │ │ │ + b 0x14cde74 │ │ │ │ svclt 0x000b06c6 │ │ │ │ rsceq r9, r3, r1, lsl #12 │ │ │ │ @ instruction: 0x461f4637 │ │ │ │ movwls fp, #7960 @ 0x1f18 │ │ │ │ @ instruction: 0xf851440f │ │ │ │ @ instruction: 0xf04f3b04 │ │ │ │ @ instruction: 0xf8504c80 │ │ │ │ @ instruction: 0xf04f2f04 │ │ │ │ - blx 0xff1c470e │ │ │ │ - b 0x14f4718 │ │ │ │ - b 0x1420284 │ │ │ │ + blx 0xff1c4696 │ │ │ │ + b 0x14f46a0 │ │ │ │ + b 0x142020c │ │ │ │ ldrbne r0, [sl, lr, asr #6] │ │ │ │ svcvc 0x00eeebb2 │ │ │ │ @ instruction: 0xf8cbbf1c │ │ │ │ - b 0xfe368f24 │ │ │ │ + b 0xfe368eac │ │ │ │ addmi r7, pc, #-1207959549 @ 0xb8000003 │ │ │ │ svccc 0x0004f845 │ │ │ │ - blls 0x1756c4 │ │ │ │ + blls 0x17564c │ │ │ │ stmdble r8, {r1, r2, r3, r4, r7, r9, lr} │ │ │ │ andcs r4, r0, r3, asr #8 │ │ │ │ stmia r3!, {r8, sp}^ │ │ │ │ - bl 0xfe9c1348 │ │ │ │ + bl 0xfe9c12d0 │ │ │ │ addsmi r0, r6, #8, 4 @ 0x80000000 │ │ │ │ strdlt sp, [r3], -r9 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svchi 0x00f0e8bd │ │ │ │ svcmi 0x00f0e92d │ │ │ │ @ instruction: 0x460c461f │ │ │ │ @ instruction: 0xf04fb085 │ │ │ │ strmi r0, [r3], r0, lsl #24 │ │ │ │ @ instruction: 0xf3c59d0e │ │ │ │ rsclt r2, fp, #1048576 @ 0x100000 │ │ │ │ @ instruction: 0xf1032e02 │ │ │ │ svclt 0x00180301 │ │ │ │ - b 0x14ce780 │ │ │ │ - b 0x14ca614 │ │ │ │ + b 0x14ce708 │ │ │ │ + b 0x14ca59c │ │ │ │ movwls r0, #13251 @ 0x33c3 │ │ │ │ rscseq fp, r1, r6, lsl pc │ │ │ │ @ instruction: 0x460e461e │ │ │ │ - beq 0xfe27bb98 │ │ │ │ + beq 0xfe27bb20 │ │ │ │ ldrmi fp, [r9], -r8, lsl #30 │ │ │ │ strmi pc, [r0, #-111] @ 0xffffff91 │ │ │ │ stmiaeq r6!, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc} │ │ │ │ strbmi r2, [r2], -r1, lsl #12 │ │ │ │ smlabthi r1, sp, r9, lr │ │ │ │ strmi r2, [r1], -r4, lsl #20 │ │ │ │ andcs fp, r4, #168, 30 @ 0x2a0 │ │ │ │ stmibeq r2, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc} │ │ │ │ @ instruction: 0xf85a444c │ │ │ │ - bl 0xfea09068 │ │ │ │ + bl 0xfea08ff0 │ │ │ │ strmi r0, [lr], r9 │ │ │ │ andgt pc, r0, sp, asr #17 │ │ │ │ - blcc 0x23f104 │ │ │ │ + blcc 0x23f08c │ │ │ │ @ instruction: 0x3c02fb83 │ │ │ │ - b 0x11c4f38 │ │ │ │ - b 0x14c1d00 │ │ │ │ - bl 0xfef1f360 │ │ │ │ + b 0x11c4ec0 │ │ │ │ + b 0x14c1c88 │ │ │ │ + bl 0xfef1f2e8 │ │ │ │ svclt 0x001c7fec │ │ │ │ - b 0xfe2590d4 │ │ │ │ + b 0xfe25905c │ │ │ │ adcmi r7, r0, #236, 6 @ 0xb0000003 │ │ │ │ - blcc 0x23f11c │ │ │ │ + blcc 0x23f0a4 │ │ │ │ @ instruction: 0xf8ddd1ec │ │ │ │ @ instruction: 0xf100c000 │ │ │ │ - blls 0x142030 │ │ │ │ + blls 0x141fb8 │ │ │ │ @ instruction: 0xf10c3110 │ │ │ │ strbmi r0, [r3, #-3076]! @ 0xfffff3fc │ │ │ │ ldmib sp, {r0, r1, r3, r4, r6, r7, sl, fp, ip, lr, pc}^ │ │ │ │ addmi r1, fp, #134217728 @ 0x8000000 │ │ │ │ ldrbmi sp, [r9], #-2312 @ 0xfffff6f8 │ │ │ │ strcs r2, [r0, #-1024] @ 0xfffffc00 │ │ │ │ strmi lr, [r2, #-2273] @ 0xfffff71f │ │ │ │ @@ -246583,34 +246554,34 @@ │ │ │ │ andcs pc, r1, r5, asr #7 │ │ │ │ stmdacs r2, {r0, r1, r3, r5, r6, r7, r9, ip, sp, pc} │ │ │ │ movweq pc, #4355 @ 0x1103 @ │ │ │ │ andcc fp, r1, r8, lsl pc │ │ │ │ strcs lr, [r5, #2639]! @ 0xa4f │ │ │ │ biceq lr, r3, #323584 @ 0x4f000 │ │ │ │ svclt 0x00159304 │ │ │ │ - beq 0xff13b9a0 │ │ │ │ + beq 0xff13b928 │ │ │ │ @ instruction: 0x4652461a │ │ │ │ - bl 0x212ad4 │ │ │ │ + bl 0x212a5c │ │ │ │ andls r0, r1, r5, lsl #1 │ │ │ │ @ instruction: 0x46351092 │ │ │ │ ldrmi r2, [r0], -r4, lsl #20 │ │ │ │ andcs fp, r4, r8, lsr #31 │ │ │ │ - bcs 0x1bb7b4 │ │ │ │ - bleq 0xfe13b9c0 │ │ │ │ + bcs 0x1bb73c │ │ │ │ + bleq 0xfe13b948 │ │ │ │ vmlaeq.f64 d14, d11, d1 │ │ │ │ - bl 0xfeca7c90 │ │ │ │ + bl 0xfeca7c18 │ │ │ │ strtmi r0, [lr], -fp, lsl #2 │ │ │ │ eormi pc, ip, r3, asr r8 @ │ │ │ │ @ instruction: 0xf8514623 │ │ │ │ @ instruction: 0xf04fab04 │ │ │ │ strcs r4, [r0], #-640 @ 0xfffffd80 │ │ │ │ strcs pc, [r3], #-3018 @ 0xfffff436 │ │ │ │ - b 0x1184ff0 │ │ │ │ - b 0x14c19bc │ │ │ │ - bl 0xfef9fc38 │ │ │ │ + b 0x1184f78 │ │ │ │ + b 0x14c1944 │ │ │ │ + bl 0xfef9fbc0 │ │ │ │ svclt 0x001c7fe4 │ │ │ │ andhi pc, r0, r9, asr #17 │ │ │ │ rscvc lr, r4, #552960 @ 0x87000 │ │ │ │ @ instruction: 0xf8464571 │ │ │ │ mvnle r2, r4, lsl #22 │ │ │ │ @ instruction: 0xf10c9b02 │ │ │ │ @ instruction: 0xf1010c04 │ │ │ │ @@ -246630,46 +246601,46 @@ │ │ │ │ svclt 0x00008ff0 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ pkhbtmi r4, r6, pc, lsl #12 @ │ │ │ │ strmi fp, [r8], -r5, lsl #1 │ │ │ │ @ instruction: 0xf06f2601 │ │ │ │ stcls 5, cr4, [lr], {-0} │ │ │ │ movwcs pc, #5060 @ 0x13c4 @ │ │ │ │ - blcs 0x1adca4 │ │ │ │ + blcs 0x1adc2c │ │ │ │ tstpeq r1, r1, lsl #2 @ p-variant is OBSOLETE │ │ │ │ movwcc fp, #7960 @ 0x1f18 │ │ │ │ strtcs lr, [r4], #2639 @ 0xa4f │ │ │ │ biceq lr, r1, pc, asr #20 │ │ │ │ svclt 0x00159103 │ │ │ │ stmiaeq r3, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ strbmi r4, [r3], -fp, lsl #12 │ │ │ │ - bl 0x192b60 │ │ │ │ + bl 0x192ae8 │ │ │ │ ldrbtmi r0, [r1], -r4, lsl #21 │ │ │ │ stmibeq r3!, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc} │ │ │ │ @ instruction: 0x464b4674 │ │ │ │ stmdals r1, {r0, r2, r3, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ svclt 0x00a82b04 │ │ │ │ addseq r2, sl, r4, lsl #6 │ │ │ │ andcs r1, r0, r3, lsl #17 │ │ │ │ @ instruction: 0xf85a4698 │ │ │ │ - bl 0xfeb0d1e4 │ │ │ │ + bl 0xfeb0d16c │ │ │ │ strtmi r0, [r6], r2, lsl #24 │ │ │ │ @ instruction: 0xf85e9000 │ │ │ │ @ instruction: 0xf85c0b04 │ │ │ │ @ instruction: 0xf0009b04 │ │ │ │ - b 0x13d3d78 │ │ │ │ + b 0x13d3d00 │ │ │ │ @ instruction: 0x07c00b50 │ │ │ │ - bleq 0x2000a4 │ │ │ │ + bleq 0x20002c │ │ │ │ addmi pc, r0, r0, lsl r1 @ │ │ │ │ - bleq 0x13d6b4 │ │ │ │ - b 0x110508c │ │ │ │ - b 0x14c12bc │ │ │ │ - bl 0xfef5f914 │ │ │ │ + bleq 0x13d63c │ │ │ │ + b 0x1105014 │ │ │ │ + b 0x14c1244 │ │ │ │ + bl 0xfef5f89c │ │ │ │ svclt 0x001c7feb │ │ │ │ - b 0xfe259294 │ │ │ │ + b 0xfe25921c │ │ │ │ strbmi r7, [r4, #235] @ 0xeb │ │ │ │ stceq 8, cr15, [r4], {78} @ 0x4e │ │ │ │ stmdals r0, {r0, r5, r6, r7, r8, ip, lr, pc} │ │ │ │ ldmdaeq r0, {r2, r3, r8, ip, sp, lr, pc} │ │ │ │ ldrcc r9, [r0], #-2817 @ 0xfffff4ff │ │ │ │ addmi r3, r3, #4 │ │ │ │ @ instruction: 0xf8dddcd3 │ │ │ │ @@ -246691,51 +246662,51 @@ │ │ │ │ cdpls 7, 1, cr2, cr0, cr1, {0} │ │ │ │ andcs pc, r1, r6, asr #7 │ │ │ │ stmdacs r2, {r0, r1, r4, r5, r6, r7, r9, ip, sp, pc} │ │ │ │ movweq pc, #4355 @ 0x1103 @ │ │ │ │ andcc fp, r1, r8, lsl pc │ │ │ │ strtcs lr, [r6], pc, asr #20 │ │ │ │ biceq lr, r3, #323584 @ 0x4f000 │ │ │ │ - b 0x14f0e6c │ │ │ │ + b 0x14f0df4 │ │ │ │ ldrmi r0, [r8], -r0, asr #29 │ │ │ │ - bl 0x192bdc │ │ │ │ + bl 0x192b64 │ │ │ │ svclt 0x00080a86 │ │ │ │ @ instruction: 0xf8cd469e │ │ │ │ - b 0x14e9258 │ │ │ │ + b 0x14e91e0 │ │ │ │ stmib sp, {r5, r7, r8, fp}^ │ │ │ │ strbmi lr, [sl], -r4, lsl #6 │ │ │ │ - bcs 0x209234 │ │ │ │ + bcs 0x2091bc │ │ │ │ strmi pc, [r0], -pc, rrx │ │ │ │ andcs fp, r4, #168, 30 @ 0x2a0 │ │ │ │ @ instruction: 0xf8cd4623 │ │ │ │ - bl 0x165264 │ │ │ │ - b 0x14c2850 │ │ │ │ - bls 0x1c3c54 │ │ │ │ + bl 0x1651ec │ │ │ │ + b 0x14c27d8 │ │ │ │ + bls 0x1c3bdc │ │ │ │ vmlaeq.f64 d14, d26, d21 │ │ │ │ andls r4, r1, r1, ror #13 │ │ │ │ eorcs pc, r0, r2, asr r8 @ │ │ │ │ - bllt 0x23f3d4 │ │ │ │ - blmi 0x23f3c4 │ │ │ │ + bllt 0x23f35c │ │ │ │ + blmi 0x23f34c │ │ │ │ andmi pc, r0, r4 │ │ │ │ - b 0x11031ec │ │ │ │ - blx 0xfe3c13be │ │ │ │ + b 0x1103174 │ │ │ │ + blx 0xfe3c1346 │ │ │ │ @ instruction: 0xf111b402 │ │ │ │ @ instruction: 0xf1404180 │ │ │ │ - bl 0xfed41278 │ │ │ │ - bl 0x19016a8 │ │ │ │ + bl 0xfed41200 │ │ │ │ + bl 0x1901630 │ │ │ │ svceq 0x00c90004 │ │ │ │ cmpeq r0, r1, asr #20 │ │ │ │ - bl 0xfee071b8 │ │ │ │ + bl 0xfee07140 │ │ │ │ svclt 0x001c7fe0 │ │ │ │ andvc pc, r0, r8, asr #17 │ │ │ │ mvnvc lr, r6, lsl #21 │ │ │ │ @ instruction: 0xf84945ae │ │ │ │ bicsle r1, sp, r4, lsl #24 │ │ │ │ @ instruction: 0xf10e9801 │ │ │ │ - bls 0x1826e4 │ │ │ │ + bls 0x18266c │ │ │ │ ldceq 1, cr15, [r0], {12} │ │ │ │ addmi r3, r2, #4 │ │ │ │ @ instruction: 0xf8dddccd │ │ │ │ @ instruction: 0x461ce010 │ │ │ │ ldrbmi r9, [r3, #-2821]! @ 0xfffff4fb │ │ │ │ strtmi sp, [r6], #2312 @ 0x908 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ @@ -246756,24 +246727,24 @@ │ │ │ │ rsceq r3, sp, r1, lsl #12 │ │ │ │ rscseq fp, r5, r8, lsl #30 │ │ │ │ strmi pc, [r0], -pc, rrx │ │ │ │ @ instruction: 0xf852440d │ │ │ │ @ instruction: 0xf8518f04 │ │ │ │ @ instruction: 0xf0083b04 │ │ │ │ @ instruction: 0xf8544e00 │ │ │ │ - b 0x14e0f28 │ │ │ │ - b 0x14a063c │ │ │ │ + b 0x14e0eb0 │ │ │ │ + b 0x14a05c4 │ │ │ │ @ instruction: 0xf11c0e58 │ │ │ │ @ instruction: 0xf14e4c80 │ │ │ │ - blx 0xff2c4b2a │ │ │ │ - b 0x14f4b38 │ │ │ │ - b 0x11de2a0 │ │ │ │ + blx 0xff2c4ab2 │ │ │ │ + b 0x14f4ac0 │ │ │ │ + b 0x11de228 │ │ │ │ ldrbne r0, [pc, lr, asr #6] │ │ │ │ svcvc 0x00eeebb7 │ │ │ │ - b 0xfe2b0f9c │ │ │ │ + b 0xfe2b0f24 │ │ │ │ addmi r7, sp, #-1207959549 @ 0xb8000003 │ │ │ │ svccc 0x0004f840 │ │ │ │ ldrdcs sp, [r0], -pc @ │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ svclt 0x000081f0 │ │ │ │ @@ -246786,26 +246757,26 @@ │ │ │ │ rsceq r3, sp, r1, lsl #12 │ │ │ │ rscseq fp, r5, r8, lsl #30 │ │ │ │ strmi pc, [r0], -pc, rrx │ │ │ │ @ instruction: 0xf851440d │ │ │ │ @ instruction: 0xf8543b04 │ │ │ │ @ instruction: 0xf8527f04 │ │ │ │ @ instruction: 0xf0088f04 │ │ │ │ - blx 0xfe1d4b92 │ │ │ │ - b 0x14cefb0 │ │ │ │ + blx 0xfe1d4b1a │ │ │ │ + b 0x14cef38 │ │ │ │ @ instruction: 0xf11c7cc8 │ │ │ │ - b 0x149459c │ │ │ │ + b 0x1494524 │ │ │ │ @ instruction: 0xf14e0e58 │ │ │ │ - bl 0xff004ba4 │ │ │ │ - bl 0x1c843b4 │ │ │ │ - b 0x14c4bc8 │ │ │ │ - b 0x11de320 │ │ │ │ + bl 0xff004b2c │ │ │ │ + bl 0x1c8433c │ │ │ │ + b 0x14c4b50 │ │ │ │ + b 0x11de2a8 │ │ │ │ ldrbne r0, [pc, lr, asr #6] │ │ │ │ svcvc 0x00eeebb7 │ │ │ │ - b 0xfe2b101c │ │ │ │ + b 0xfe2b0fa4 │ │ │ │ addmi r7, sp, #-1207959549 @ 0xb8000003 │ │ │ │ svccc 0x0004f840 │ │ │ │ ldrdcs sp, [r0], -fp │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ svclt 0x000081f0 │ │ │ │ @@ -246816,18 +246787,18 @@ │ │ │ │ cdpeq 1, 0, cr15, cr4, cr2, {5} │ │ │ │ rsceq fp, r4, r8, lsl pc │ │ │ │ andeq pc, r4, r0, lsr #3 │ │ │ │ sbcseq fp, ip, r8, lsl #30 │ │ │ │ strmi pc, [r0, #-111] @ 0xffffff91 │ │ │ │ @ instruction: 0xf851440c │ │ │ │ @ instruction: 0xf85e3b04 │ │ │ │ - blx 0xfe1cd01a │ │ │ │ + blx 0xfe1ccfa2 │ │ │ │ svceq 0x00db3c02 │ │ │ │ movteq lr, #51779 @ 0xca43 │ │ │ │ - bl 0xfed8737c │ │ │ │ + bl 0xfed87304 │ │ │ │ svclt 0x00187fec │ │ │ │ mvnvc lr, #544768 @ 0x85000 │ │ │ │ @ instruction: 0xf840428c │ │ │ │ mvnle r3, r4, lsl #30 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @@ -246841,18 +246812,18 @@ │ │ │ │ cdpeq 1, 0, cr15, cr4, cr0, {5} │ │ │ │ sbcseq fp, lr, r8, lsl #30 │ │ │ │ strmi pc, [r0, -pc, rrx] │ │ │ │ @ instruction: 0xf851440e │ │ │ │ @ instruction: 0xf04f2b04 │ │ │ │ @ instruction: 0xf8544380 │ │ │ │ @ instruction: 0xf04f0f04 │ │ │ │ - blx 0xff10446e │ │ │ │ + blx 0xff1043f6 │ │ │ │ svceq 0x00db3c02 │ │ │ │ movteq lr, #51779 @ 0xca43 │ │ │ │ - bl 0xfed873e0 │ │ │ │ + bl 0xfed87368 │ │ │ │ svclt 0x00187fec │ │ │ │ mvnvc lr, #552960 @ 0x87000 │ │ │ │ @ instruction: 0xf84e428e │ │ │ │ mvnle r3, r4, lsl #30 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @@ -246860,28 +246831,28 @@ │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ strcs pc, [r1], #-963 @ 0xfffffc3d │ │ │ │ svclt 0x000a2c02 │ │ │ │ stclne 2, cr11, [r7], #-892 @ 0xfffffc84 │ │ │ │ addsne r3, fp, #262144 @ 0x40000 │ │ │ │ strcs r4, [r0], #-1541 @ 0xfffff9fb │ │ │ │ setend le │ │ │ │ - bl 0x1814f8 │ │ │ │ + bl 0x181480 │ │ │ │ @ instruction: 0xf06f0883 │ │ │ │ adcsne r4, pc, r0, lsl #12 │ │ │ │ eorne pc, r4, r8, asr r8 @ │ │ │ │ cdpeq 1, 1, cr15, cr0, cr0, {5} │ │ │ │ @ instruction: 0xf85e462a │ │ │ │ - blx 0xfe1500e2 │ │ │ │ + blx 0xfe15006a │ │ │ │ svceq 0x00db3c03 │ │ │ │ movteq lr, #51779 @ 0xca43 │ │ │ │ stmibvc r3!, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ svcvc 0x00ecebb9 │ │ │ │ - b 0xfe2b1144 │ │ │ │ + b 0xfe2b10cc │ │ │ │ strmi r7, [r6, #1004] @ 0x3ec │ │ │ │ - blcc 0x23f5f4 │ │ │ │ + blcc 0x23f57c │ │ │ │ strcc sp, [r4], #-493 @ 0xfffffe13 │ │ │ │ andseq pc, r0, lr, lsl #2 │ │ │ │ adcmi r3, r7, #16, 10 @ 0x4000000 │ │ │ │ andcs sp, r0, r2, ror #25 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ @@ -246893,41 +246864,41 @@ │ │ │ │ stmdaeq r1, {r0, r2, r8, ip, sp, lr, pc} │ │ │ │ stmdaeq r1, {r3, r8, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf101129b │ │ │ │ @ instruction: 0x46060410 │ │ │ │ stmiaeq r8, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ stmibeq r3, {r1, r8, r9, fp, sp, lr, pc} │ │ │ │ @ instruction: 0xf06f2500 │ │ │ │ - b 0x14d313c │ │ │ │ + b 0x14d30c4 │ │ │ │ @ instruction: 0xf85908a8 │ │ │ │ @ instruction: 0xf1a41025 │ │ │ │ @ instruction: 0x46320e10 │ │ │ │ - blge 0x23f6c4 │ │ │ │ + blge 0x23f64c │ │ │ │ orrmi pc, r0, #79 @ 0x4f │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x3c01fbca │ │ │ │ - b 0x11c54c8 │ │ │ │ - b 0x14c2290 │ │ │ │ - bl 0xfefa00f0 │ │ │ │ + b 0x11c5450 │ │ │ │ + b 0x14c2218 │ │ │ │ + bl 0xfefa0078 │ │ │ │ svclt 0x00187fec │ │ │ │ mvnvc lr, #552960 @ 0x87000 │ │ │ │ @ instruction: 0xf84245a6 │ │ │ │ mvnle r3, r4, lsl #22 │ │ │ │ @ instruction: 0xf10e3504 │ │ │ │ @ instruction: 0x36100410 │ │ │ │ ldclle 5, cr4, [lr], {168} @ 0xa8 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x87f0e8bd │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec58798 │ │ │ │ + bl 0xfec58720 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r9, r8, asr #31 │ │ │ │ - blvc 0xfbcc20 │ │ │ │ + blvc 0xfbcba8 │ │ │ │ @ instruction: 0xf89d4d3b │ │ │ │ stmib sp, {r6, ip, sp, lr}^ │ │ │ │ stmdbge r4, {r8} │ │ │ │ stcls 8, cr10, [lr], {2} │ │ │ │ strls r6, [r7, #-2093] @ 0xfffff7d3 │ │ │ │ streq pc, [r0, #-79] @ 0xffffffb1 │ │ │ │ umaalvs pc, r4, sp, r8 @ │ │ │ │ @@ -246945,65 +246916,65 @@ │ │ │ │ ldrtmi r0, [sl], -r0, lsl #24 │ │ │ │ movweq lr, #15292 @ 0x3bbc │ │ │ │ cmpeq r1, r1, ror #22 │ │ │ │ @ instruction: 0xf1413b01 │ │ │ │ @ instruction: 0x468c31ff │ │ │ │ smlsdeq r5, r4, sl, lr │ │ │ │ @ instruction: 0xf04fd01a │ │ │ │ - bl 0x884e0c │ │ │ │ - b 0x14c1610 │ │ │ │ - b 0x14dd924 │ │ │ │ + bl 0x884d94 │ │ │ │ + b 0x14c1598 │ │ │ │ + b 0x14dd8ac │ │ │ │ cmpmi r0, r4, asr r4 │ │ │ │ strbvc lr, [r5], #2628 @ 0xa44 │ │ │ │ @ instruction: 0xf04fbf28 │ │ │ │ stmiane r4!, {r0, r9, sl, fp}^ │ │ │ │ movwmi pc, #5 @ │ │ │ │ cmpeq r5, #274432 @ 0x43000 │ │ │ │ - bl 0x1152e38 │ │ │ │ - bl 0x601a40 │ │ │ │ + bl 0x1152dc0 │ │ │ │ + bl 0x6019c8 │ │ │ │ @ instruction: 0xf141030e │ │ │ │ strmi r0, [ip], r0, lsl #2 │ │ │ │ @ instruction: 0xf112b14e │ │ │ │ svclt 0x002c4280 │ │ │ │ andcs r2, r0, r1 │ │ │ │ @ instruction: 0xf14118c0 │ │ │ │ strmi r0, [r3], -r0, lsl #2 │ │ │ │ ldmne fp, {r2, r3, r7, r9, sl, lr}^ │ │ │ │ strbtvc lr, [ip], #2639 @ 0xa4f │ │ │ │ - b 0x11d1b80 │ │ │ │ + b 0x11d1b08 │ │ │ │ @ instruction: 0x17cb70d2 │ │ │ │ svcvc 0x00ecebb3 │ │ │ │ svclt 0x001e4b0b │ │ │ │ tstpmi r0, pc, rrx @ p-variant is OBSOLETE │ │ │ │ rsbmi r4, r1, r0, ror #7 │ │ │ │ - blls 0x2db6dc │ │ │ │ + blls 0x2db664 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, SP_abt │ │ │ │ andcs fp, r0, #9 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldcllt 12, cr0, [r0] │ │ │ │ - blx 0xfeebdd5e │ │ │ │ + blx 0xfedbdce6 │ │ │ │ ... │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ - blhi 0x1bcb58 │ │ │ │ + blhi 0x1bcae0 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b0f8cc │ │ │ │ mcrrmi 0, 8, fp, r7, cr9 │ │ │ │ streq pc, [r8, -r2, lsr #3] │ │ │ │ streq pc, [r8], -r3, lsr #3 │ │ │ │ strls r6, [r7], #-2084 @ 0xfffff7dc │ │ │ │ streq pc, [r0], #-79 @ 0xffffffb1 │ │ │ │ stmdbeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ @ instruction: 0x460c9d14 │ │ │ │ - blhi 0x10bcd48 │ │ │ │ + blhi 0x10bccd0 │ │ │ │ stmdacs r1, {r0, r2, r6, r7, r8, r9, ip, sp, lr, pc} │ │ │ │ svceq 0x0002f1b8 │ │ │ │ - blx 0x18f1300 │ │ │ │ + blx 0x18f1288 │ │ │ │ @ instruction: 0xf108fc85 │ │ │ │ @ instruction: 0xf10c0801 │ │ │ │ @ instruction: 0xf1a00c01 │ │ │ │ svclt 0x00140508 │ │ │ │ stmiaeq r8, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ stmiaeq ip, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf8564488 │ │ │ │ @@ -247012,56 +246983,56 @@ │ │ │ │ movwcs lr, #2509 @ 0x9cd │ │ │ │ movwcs lr, #10743 @ 0x29f7 │ │ │ │ @ instruction: 0xf8d6a802 │ │ │ │ stc 0, cr11, [sp, #16] │ │ │ │ vstr d8, [sp, #8] │ │ │ │ @ instruction: 0xf05b8b04 │ │ │ │ ldmib sp, {r0, r2, r4, r5, r7, r9, sl, fp, ip, sp, lr, pc}^ │ │ │ │ - b 0x17ba324 │ │ │ │ + b 0x17ba2ac │ │ │ │ ldmib sp, {r0, r1, r3, r8}^ │ │ │ │ andsle r0, sl, r4, lsl #4 │ │ │ │ vstmiavc sl, {s29-s107} │ │ │ │ vmoveq.32 d9[0], lr │ │ │ │ - beq 0x17bc06c │ │ │ │ + beq 0x17bbff4 │ │ │ │ @ instruction: 0x0c0ceb53 │ │ │ │ - bvc 0xff3fc060 │ │ │ │ + bvc 0xff3fbfe8 │ │ │ │ tstpeq r0, pc, asr #32 @ p-variant is OBSOLETE │ │ │ │ tstcs r1, r8, lsr #30 │ │ │ │ - beq 0x13c3ac │ │ │ │ + beq 0x13c334 │ │ │ │ andmi pc, r0, fp │ │ │ │ - b 0x11130d8 │ │ │ │ - bl 0x11818bc │ │ │ │ - bl 0x781f54 │ │ │ │ + b 0x1113060 │ │ │ │ + bl 0x1181844 │ │ │ │ + bl 0x781edc │ │ │ │ @ instruction: 0xf1420001 │ │ │ │ @ instruction: 0xf1b30200 │ │ │ │ svclt 0x002c4140 │ │ │ │ movwcs r2, #769 @ 0x301 │ │ │ │ @ instruction: 0xf142181b │ │ │ │ ldmne fp, {r9}^ │ │ │ │ bicsvc lr, r1, #274432 @ 0x43000 │ │ │ │ tsteq r2, r2, asr #22 │ │ │ │ vstmiavc r2!, {s29-s107} │ │ │ │ - bl 0xfed0769c │ │ │ │ + bl 0xfed07624 │ │ │ │ svclt 0x00187fe2 │ │ │ │ movweq lr, #51823 @ 0xca6f │ │ │ │ svccc 0x0008f845 │ │ │ │ @ instruction: 0xf06fbf1c │ │ │ │ - b 0xfe411b90 │ │ │ │ + b 0xfe411b18 │ │ │ │ strmi r0, [r0, #257]! @ 0x101 │ │ │ │ @ instruction: 0xd1ac6069 │ │ │ │ ldmdavs sl, {r2, r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r7, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r9, sl, lsl #2 │ │ │ │ - blhi 0x1bcaa0 │ │ │ │ + blhi 0x1bca28 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - blx 0x83de92 │ │ │ │ + blx 0x73de1a │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ @@ -247072,18 +247043,18 @@ │ │ │ │ @ instruction: 0xf3c59d0c │ │ │ │ @ instruction: 0xf1b92901 │ │ │ │ svclt 0x000a0f02 │ │ │ │ stc2 10, cr15, [r5], {95} @ 0x5f @ │ │ │ │ stmdbeq r1, {r0, r3, r8, ip, sp, lr, pc} │ │ │ │ stceq 1, cr15, [r1], {12} │ │ │ │ streq pc, [r8, #-416] @ 0xfffffe60 │ │ │ │ - b 0x14f1460 │ │ │ │ - b 0x14c3f38 │ │ │ │ + b 0x14f13e8 │ │ │ │ + b 0x14c3ec0 │ │ │ │ strmi r0, [r9], #2508 @ 0x9cc │ │ │ │ - blvc 0x1bce74 │ │ │ │ + blvc 0x1bcdfc │ │ │ │ ldm r4!, {r3, r9, sl, ip, sp}^ │ │ │ │ ldmib r7!, {r1, r8}^ │ │ │ │ stmib sp, {r1, r8, r9, sp}^ │ │ │ │ stc 8, cr8, [sp, #8] │ │ │ │ @ instruction: 0xf7ff7b00 │ │ │ │ strbmi pc, [ip, #-3759] @ 0xfffff151 @ │ │ │ │ smlatteq r2, r5, r9, lr │ │ │ │ @@ -247115,36 +247086,36 @@ │ │ │ │ movwcs lr, #10742 @ 0x29f6 │ │ │ │ stc 8, cr10, [sp, #8] │ │ │ │ stmib sp, {r8, r9, fp, ip, sp, lr}^ │ │ │ │ stmib sp, {r1, r8, fp, pc}^ │ │ │ │ @ instruction: 0xf05b8904 │ │ │ │ ldmib sp, {r0, r1, r2, r5, r6, r7, r8, sl, fp, ip, sp, lr, pc}^ │ │ │ │ stmdbls r3, {r2, ip, sp} │ │ │ │ - bl 0x1107c28 │ │ │ │ - b 0x14c20c0 │ │ │ │ - b 0x11e0c44 │ │ │ │ + bl 0x1107bb0 │ │ │ │ + b 0x14c2048 │ │ │ │ + b 0x11e0bcc │ │ │ │ @ instruction: 0x17d173d1 │ │ │ │ svcvc 0x00e0ebb1 │ │ │ │ - b 0x1cf1530 │ │ │ │ + b 0x1cf14b8 │ │ │ │ @ instruction: 0xf845030c │ │ │ │ svclt 0x001c3f08 │ │ │ │ andmi pc, r0, #111 @ 0x6f │ │ │ │ andeq lr, r2, #140, 20 @ 0x8c000 │ │ │ │ strhtvs r4, [sl], #-44 @ 0xffffffd4 │ │ │ │ - blmi 0x3b6044 │ │ │ │ - blls 0x2db954 │ │ │ │ + blmi 0x3b5fcc │ │ │ │ + blls 0x2db8dc │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 58) │ │ │ │ andcs fp, r0, r9 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf1b483f0 │ │ │ │ - svclt 0x0000fa75 │ │ │ │ + svclt 0x0000fa71 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ strcs pc, [r1, -r3, asr #7] │ │ │ │ svccs 0x00024c2e │ │ │ │ @@ -247168,227 +247139,227 @@ │ │ │ │ @ instruction: 0xf05b8904 │ │ │ │ ldmib sp, {r0, r2, r7, r8, sl, fp, ip, sp, lr, pc}^ │ │ │ │ stmdbls r5, {r0, r1, r9, ip, sp} │ │ │ │ strhmi pc, [r0], #-19 @ 0xffffffed @ │ │ │ │ movwcs fp, #7980 @ 0x1f2c │ │ │ │ ldmne fp, {r8, r9, sp} │ │ │ │ tstpeq r0, r1, asr #2 @ p-variant is OBSOLETE │ │ │ │ - bl 0x1147cfc │ │ │ │ - b 0x11c2198 │ │ │ │ - b 0x14de8d8 │ │ │ │ + bl 0x1147c84 │ │ │ │ + b 0x11c2120 │ │ │ │ + b 0x14de860 │ │ │ │ ldrbne r7, [r0, r1, ror #25] │ │ │ │ svcvc 0x00e1ebb0 │ │ │ │ - b 0x1cf1604 │ │ │ │ + b 0x1cf158c │ │ │ │ @ instruction: 0xf845030c │ │ │ │ svclt 0x001c3f08 │ │ │ │ andmi pc, r0, #111 @ 0x6f │ │ │ │ andeq lr, r2, #140, 20 @ 0x8c000 │ │ │ │ strhtvs r4, [sl], #-44 @ 0xffffffd4 │ │ │ │ - blmi 0x3b60f8 │ │ │ │ - blls 0x2dba28 │ │ │ │ + blmi 0x3b6080 │ │ │ │ + blls 0x2db9b0 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 58) │ │ │ │ andcs fp, r0, r9 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf1b483f0 │ │ │ │ - svclt 0x0000fa0b │ │ │ │ + svclt 0x0000fa07 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ - blhi 0x1bcea8 │ │ │ │ + blhi 0x1bce30 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a8f8cc │ │ │ │ ldcmi 0, cr11, [r7], #-556 @ 0xfffffdd4 │ │ │ │ - bleq 0x53de08 │ │ │ │ - blhi 0xdfd084 │ │ │ │ + bleq 0x53dd90 │ │ │ │ + blhi 0xdfd00c │ │ │ │ strls r6, [r9], #-2084 @ 0xfffff7dc │ │ │ │ streq pc, [r0], #-79 @ 0xffffffb1 │ │ │ │ - beq 0x13db50 │ │ │ │ + beq 0x13dad8 │ │ │ │ vaddl.u8 , d3, d3 │ │ │ │ stmdacs r2, {r0, sp} │ │ │ │ - blx 0x18f1648 │ │ │ │ + blx 0x18f15d0 │ │ │ │ @ instruction: 0xf100f883 │ │ │ │ @ instruction: 0xf1080801 │ │ │ │ addsne r0, fp, #65536 @ 0x10000 │ │ │ │ stmiaeq r8, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ stmibeq r3, {r1, r8, r9, fp, sp, lr, pc}^ │ │ │ │ stmiaeq r8!, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf1ab9b03 │ │ │ │ ldmib r9, {r4, r8, r9, sl}^ │ │ │ │ - bl 0x1d2e44 │ │ │ │ + bl 0x1d2dcc │ │ │ │ ldm r7!, {r1, r3, r6, r7, r9, sl}^ │ │ │ │ stmib sp, {r1, r8, r9, sp}^ │ │ │ │ stmdbge r6, {r8, r9, sp} │ │ │ │ strtmi sl, [r2], -r4, lsl #16 │ │ │ │ stc 6, cr4, [sp, #172] @ 0xac │ │ │ │ vstr d8, [sp, #16] │ │ │ │ @ instruction: 0xf05b8b06 │ │ │ │ - bls 0x280ea0 │ │ │ │ + bls 0x280e28 │ │ │ │ stmdbls r7, {r1, r2, r8, r9, fp, ip, pc} │ │ │ │ - b 0x11c7dd8 │ │ │ │ - bl 0x115e9b8 │ │ │ │ + b 0x11c7d60 │ │ │ │ + bl 0x115e940 │ │ │ │ ldrbne r0, [r0, r1, lsl #4] │ │ │ │ svcvc 0x00e1ebb0 │ │ │ │ @ instruction: 0xf06fbf1e │ │ │ │ - b 0x1cd2280 │ │ │ │ - b 0xfe19ea08 │ │ │ │ + b 0x1cd2208 │ │ │ │ + b 0xfe19e990 │ │ │ │ ldrmi r7, [fp, #737]! @ 0x2e1 │ │ │ │ andcc lr, r0, #3244032 @ 0x318000 │ │ │ │ streq pc, [r8], -r6, lsl #2 │ │ │ │ @ instruction: 0xf10ad1d9 │ │ │ │ @ instruction: 0xf1090a02 │ │ │ │ @ instruction: 0xf10b0910 │ │ │ │ strbmi r0, [r2, #2832] @ 0xb10 │ │ │ │ - blmi 0x4b89cc │ │ │ │ - blls 0x35bb10 │ │ │ │ + blmi 0x4b8954 │ │ │ │ + blls 0x35ba98 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, LR_mon │ │ │ │ ldc 0, cr11, [sp], #44 @ 0x2c │ │ │ │ andcs r8, r0, r2, lsl #22 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf1b48ff0 │ │ │ │ - svclt 0x0000f995 │ │ │ │ + svclt 0x0000f991 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ - blhi 0x1bcfa0 │ │ │ │ + blhi 0x1bcf28 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a8f8cc │ │ │ │ ldcmi 0, cr11, [fp], #-556 @ 0xfffffdd4 │ │ │ │ - bleq 0x53df00 │ │ │ │ - blhi 0xefd17c │ │ │ │ + bleq 0x53de88 │ │ │ │ + blhi 0xefd104 │ │ │ │ strls r6, [r9], #-2084 @ 0xfffff7dc │ │ │ │ streq pc, [r0], #-79 @ 0xffffffb1 │ │ │ │ - beq 0x13dc48 │ │ │ │ + beq 0x13dbd0 │ │ │ │ vaddl.u8 , d3, d3 │ │ │ │ stmdacs r2, {r0, sp} │ │ │ │ - blx 0x18f1740 │ │ │ │ + blx 0x18f16c8 │ │ │ │ @ instruction: 0xf100f883 │ │ │ │ @ instruction: 0xf1080801 │ │ │ │ addsne r0, fp, #65536 @ 0x10000 │ │ │ │ stmiaeq r8, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ stmibeq r3, {r1, r8, r9, fp, sp, lr, pc}^ │ │ │ │ stmiaeq r8!, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf1ab9b03 │ │ │ │ ldmib r9, {r4, r8, r9, sl}^ │ │ │ │ - bl 0x1d2f3c │ │ │ │ + bl 0x1d2ec4 │ │ │ │ ldm r7!, {r1, r3, r6, r7, r9, sl}^ │ │ │ │ stmib sp, {r1, r8, r9, sp}^ │ │ │ │ stmdbge r6, {r8, r9, sp} │ │ │ │ strtmi sl, [r2], -r4, lsl #16 │ │ │ │ stc 6, cr4, [sp, #172] @ 0xac │ │ │ │ vstr d8, [sp, #16] │ │ │ │ @ instruction: 0xf05b8b06 │ │ │ │ - blls 0x280da8 │ │ │ │ + blls 0x280d30 │ │ │ │ ldrdeq lr, [r6, -sp] │ │ │ │ submi pc, r0, #-1073741780 @ 0xc000002c │ │ │ │ movwcs fp, #7980 @ 0x1f2c │ │ │ │ ldmdane fp, {r8, r9, sp} │ │ │ │ tstpeq r0, r1, asr #2 @ p-variant is OBSOLETE │ │ │ │ - b 0x11c7ee0 │ │ │ │ - bl 0x115eac0 │ │ │ │ + b 0x11c7e68 │ │ │ │ + bl 0x115ea48 │ │ │ │ ldrbne r0, [r0, r1, lsl #4] │ │ │ │ svcvc 0x00e1ebb0 │ │ │ │ @ instruction: 0xf06fbf1e │ │ │ │ - b 0x1cd2388 │ │ │ │ - b 0xfe19eb10 │ │ │ │ + b 0x1cd2310 │ │ │ │ + b 0xfe19ea98 │ │ │ │ ldrmi r7, [fp, #737]! @ 0x2e1 │ │ │ │ andcc lr, r0, #3244032 @ 0x318000 │ │ │ │ streq pc, [r8], -r6, lsl #2 │ │ │ │ @ instruction: 0xf10ad1d1 │ │ │ │ @ instruction: 0xf1090a02 │ │ │ │ @ instruction: 0xf10b0910 │ │ │ │ strbmi r0, [r2, #2832] @ 0xb10 │ │ │ │ - blmi 0x4b8ab4 │ │ │ │ - blls 0x35bc18 │ │ │ │ + blmi 0x4b8a3c │ │ │ │ + blls 0x35bba0 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, LR_mon │ │ │ │ ldc 0, cr11, [sp], #44 @ 0x2c │ │ │ │ andcs r8, r0, r2, lsl #22 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf1b48ff0 │ │ │ │ - svclt 0x0000f911 │ │ │ │ + svclt 0x0000f90d │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ svcne 0x001c4683 │ │ │ │ stcls 0, cr11, [ip, #-524] @ 0xfffffdf4 │ │ │ │ vmlal.u , d21, d3[7] │ │ │ │ stccs 5, cr2, [r2, #-4] │ │ │ │ streq pc, [r1, -r7, lsl #2] │ │ │ │ strcc fp, [r1, #-3864] @ 0xfffff0e8 │ │ │ │ strbeq lr, [r7, pc, asr #20] │ │ │ │ - b 0x14f185c │ │ │ │ + b 0x14f17e4 │ │ │ │ ldrtmi r0, [r8], r5, asr #17 │ │ │ │ - bl 0x149828 │ │ │ │ + bl 0x1497b0 │ │ │ │ stmib sp, {r3}^ │ │ │ │ @ instruction: 0xf9918700 │ │ │ │ @ instruction: 0xf9926002 │ │ │ │ @ instruction: 0xf991e002 │ │ │ │ @ instruction: 0xf9927003 │ │ │ │ @ instruction: 0xf9918003 │ │ │ │ @ instruction: 0xf9923001 │ │ │ │ @ instruction: 0xf9119001 │ │ │ │ @ instruction: 0xf912cb04 │ │ │ │ addmi sl, r8, #4, 22 @ 0x1000 │ │ │ │ stc2 11, cr15, [sl], {28} @ │ │ │ │ movwgt pc, #39699 @ 0x9b13 @ │ │ │ │ svcgt 0x0004f854 │ │ │ │ - blx 0x6d2dda │ │ │ │ - blx 0x68f872 │ │ │ │ + blx 0x6d2d62 │ │ │ │ + blx 0x68f7fa │ │ │ │ @ instruction: 0xf845760e │ │ │ │ mvnle r6, r4, lsl #30 │ │ │ │ @ instruction: 0x8700e9dd │ │ │ │ stmdble r8, {r0, r1, r2, r6, r8, sl, lr} │ │ │ │ strcs r4, [r0], #-1240 @ 0xfffffb28 │ │ │ │ stmia r8!, {r8, sl, sp}^ │ │ │ │ - bl 0xfeb13074 │ │ │ │ + bl 0xfeb12ffc │ │ │ │ addsmi r0, pc, #738197504 @ 0x2c000000 │ │ │ │ strdlt sp, [r3], -r9 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svchi 0x00f0e8bd │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ cdpeq 1, 0, cr15, cr4, cr3, {5} │ │ │ │ rsclt r9, r5, #8, 24 @ 0x800 │ │ │ │ strcs pc, [r1], #-964 @ 0xfffffc3c │ │ │ │ @ instruction: 0xf1052c02 │ │ │ │ svclt 0x00180501 │ │ │ │ - b 0x14ceca4 │ │ │ │ + b 0x14cec2c │ │ │ │ svclt 0x001405c5 │ │ │ │ vstmiaeq r4, {s29-s107} │ │ │ │ svcne 0x000446ac │ │ │ │ streq lr, [ip], -r1, lsl #22 │ │ │ │ tstcc r4, fp, lsl #16 │ │ │ │ mulge r0, r2, r8 │ │ │ │ @ instruction: 0xf8113204 │ │ │ │ @ instruction: 0xf8127c03 │ │ │ │ @ instruction: 0xf85e8c03 │ │ │ │ - blx 0x3a98da │ │ │ │ + blx 0x3a9862 │ │ │ │ @ instruction: 0xf812f303 │ │ │ │ - blx 0x32ccd6 │ │ │ │ + blx 0x32cc5e │ │ │ │ @ instruction: 0xf8113307 │ │ │ │ @ instruction: 0xf8118c01 │ │ │ │ addmi r7, lr, #512 @ 0x200 │ │ │ │ - blx 0x392e0e │ │ │ │ + blx 0x392d96 │ │ │ │ @ instruction: 0xf8123308 │ │ │ │ - blx 0x324cf2 │ │ │ │ + blx 0x324c7a │ │ │ │ @ instruction: 0xf8443307 │ │ │ │ bicsle r3, pc, r4, lsl #30 │ │ │ │ stmdble r8, {r0, r2, r5, r6, r8, sl, lr} │ │ │ │ movweq lr, #51968 @ 0xcb00 │ │ │ │ strcs r2, [r0, -r0, lsl #12] │ │ │ │ strvs lr, [r2, -r3, ror #17] │ │ │ │ addsmi r1, r5, #106496 @ 0x1a000 │ │ │ │ @@ -247399,33 +247370,33 @@ │ │ │ │ svclt 0x000087f0 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ cdpeq 1, 0, cr15, cr4, cr3, {5} │ │ │ │ rsclt r9, r5, #8, 24 @ 0x800 │ │ │ │ strcs pc, [r1], #-964 @ 0xfffffc3c │ │ │ │ @ instruction: 0xf1052c02 │ │ │ │ svclt 0x00180501 │ │ │ │ - b 0x14ced38 │ │ │ │ + b 0x14cecc0 │ │ │ │ svclt 0x001405c5 │ │ │ │ vstmiaeq r4, {s29-s107} │ │ │ │ svcne 0x000446ac │ │ │ │ streq lr, [ip], -r1, lsl #22 │ │ │ │ tstcc r4, fp, lsl #16 │ │ │ │ mulge r0, r2, r9 │ │ │ │ @ instruction: 0xf8113204 │ │ │ │ @ instruction: 0xf9127c03 │ │ │ │ @ instruction: 0xf85e8c03 │ │ │ │ - blx 0x3a996e │ │ │ │ + blx 0x3a98f6 │ │ │ │ @ instruction: 0xf912f303 │ │ │ │ - blx 0x32cd6a │ │ │ │ + blx 0x32ccf2 │ │ │ │ @ instruction: 0xf8113307 │ │ │ │ @ instruction: 0xf8118c01 │ │ │ │ addmi r7, lr, #512 @ 0x200 │ │ │ │ - blx 0x392ea2 │ │ │ │ + blx 0x392e2a │ │ │ │ @ instruction: 0xf9123308 │ │ │ │ - blx 0x324d86 │ │ │ │ + blx 0x324d0e │ │ │ │ @ instruction: 0xf8443307 │ │ │ │ bicsle r3, pc, r4, lsl #30 │ │ │ │ stmdble r8, {r0, r2, r5, r6, r8, sl, lr} │ │ │ │ movweq lr, #51968 @ 0xcb00 │ │ │ │ strcs r2, [r0, -r0, lsl #12] │ │ │ │ strvs lr, [r2, -r3, ror #17] │ │ │ │ addsmi r1, r5, #106496 @ 0x1a000 │ │ │ │ @@ -247438,39 +247409,39 @@ │ │ │ │ @ instruction: 0xf1a03b08 │ │ │ │ addlt r0, r7, r8, lsl #24 │ │ │ │ andls r9, r5, r0, lsl ip │ │ │ │ mcr2 10, 4, pc, cr4, cr15, {2} @ │ │ │ │ strcs pc, [r1], #-964 @ 0xfffffc3c │ │ │ │ @ instruction: 0xf10e2c02 │ │ │ │ svclt 0x00180e01 │ │ │ │ - b 0x14cedd4 │ │ │ │ + b 0x14ced5c │ │ │ │ svclt 0x00140ece │ │ │ │ ldrbtmi r0, [r7], -r7, ror #1 │ │ │ │ stmib sp, {r1, r2, r3, r6, r7, r8, fp, ip}^ │ │ │ │ @ instruction: 0xf9b17e03 │ │ │ │ mrscc r4, (UNDEF: 8) │ │ │ │ @ instruction: 0x0000f9b2 │ │ │ │ @ instruction: 0xf8313208 │ │ │ │ @ instruction: 0xf832ec06 │ │ │ │ - blx 0xfe220dfe │ │ │ │ + blx 0xfe220d86 │ │ │ │ @ instruction: 0xf8328900 │ │ │ │ strbmi r0, [r4], -r6, lsl #24 │ │ │ │ - blx 0xff493736 │ │ │ │ + blx 0xff4936be │ │ │ │ @ instruction: 0xf8534580 │ │ │ │ stmib sp, {r3, r8, r9, sl, fp}^ │ │ │ │ stcls 5, cr4, [r0], {-0} │ │ │ │ - bl 0x629214 │ │ │ │ + bl 0x62919c │ │ │ │ ldmdavs ip, {r9, fp}^ │ │ │ │ stc 8, cr15, [r2], {49} @ 0x31 │ │ │ │ - bleq 0x27cb2c │ │ │ │ + bleq 0x27cab4 │ │ │ │ @ instruction: 0x465d4654 │ │ │ │ stceq 8, cr15, [r4], {49} @ 0x31 │ │ │ │ - blx 0xff4928ee │ │ │ │ + blx 0xff492876 │ │ │ │ @ instruction: 0xf8324587 │ │ │ │ - blx 0xff13ce42 │ │ │ │ + blx 0xff13cdca │ │ │ │ stmib ip!, {r1, r2, r3, r7, r8, sl, lr}^ │ │ │ │ bicsle r4, r2, r2, lsl #10 │ │ │ │ @ instruction: 0x7e03e9dd │ │ │ │ ldrmi r9, [lr, #2053]! @ 0x805 │ │ │ │ strmi sp, [r7], #-2311 @ 0xfffff6f9 │ │ │ │ strcs r2, [r0, #-1024] @ 0xfffffc00 │ │ │ │ strmi lr, [r2, #-2279] @ 0xfffff719 │ │ │ │ @@ -247483,39 +247454,39 @@ │ │ │ │ svcmi 0x00f0e92d │ │ │ │ strmi r3, [r5], -r8, lsl #22 │ │ │ │ stmdacc r8, {r0, r1, r7, ip, sp, pc} │ │ │ │ rsclt r9, r6, #12, 24 @ 0xc00 │ │ │ │ strcs pc, [r1], #-964 @ 0xfffffc3c │ │ │ │ @ instruction: 0xf1062c02 │ │ │ │ svclt 0x00180601 │ │ │ │ - b 0x14cee88 │ │ │ │ + b 0x14cee10 │ │ │ │ svclt 0x001406c6 │ │ │ │ ldrtmi r0, [r7], -r7, ror #1 │ │ │ │ - beq 0x2fca94 │ │ │ │ + beq 0x2fca1c │ │ │ │ strvc lr, [r0], -sp, asr #19 │ │ │ │ @ instruction: 0x9002f8b2 │ │ │ │ @ instruction: 0xc004f8b1 │ │ │ │ @ instruction: 0xf8b18897 │ │ │ │ @ instruction: 0xf8b28006 │ │ │ │ @ instruction: 0xf8b1e006 │ │ │ │ @ instruction: 0xf832b002 │ │ │ │ @ instruction: 0xf8316b08 │ │ │ │ - blx 0xfea14ad6 │ │ │ │ - blx 0xffbdaed2 │ │ │ │ + blx 0xfea14a5e │ │ │ │ + blx 0xffbdae5a │ │ │ │ @ instruction: 0xf8536409 │ │ │ │ - bl 0x6a9ae0 │ │ │ │ + bl 0x6a9a68 │ │ │ │ ldmdavs lr, {r0, r3, r8, fp}^ │ │ │ │ streq lr, [r6], #-2884 @ 0xfffff4bc │ │ │ │ - blx 0xffb13412 │ │ │ │ - blx 0xffc26f0a │ │ │ │ + blx 0xffb1339a │ │ │ │ + blx 0xffc26e92 │ │ │ │ @ instruction: 0xf8409407 │ │ │ │ subvs r9, r4, r8, lsl #30 │ │ │ │ ldmib sp, {r2, r3, r4, r6, r7, r8, ip, lr, pc}^ │ │ │ │ adcsmi r7, lr, #0, 12 │ │ │ │ - strtmi sp, [pc], #-2311 @ 0x101ee4 │ │ │ │ + strtmi sp, [pc], #-2311 @ 0x101e6c │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ smlatteq r2, r7, r8, lr │ │ │ │ addsmi r1, lr, #125952 @ 0x1ec00 │ │ │ │ strdlt sp, [r3], -sl │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @@ -247528,15 +247499,15 @@ │ │ │ │ stmdbcs r2, {r0, r1, r3, r5, r6, r7, r9, ip, sp, pc} │ │ │ │ movweq pc, #4355 @ 0x1103 @ │ │ │ │ tstcc r1, r8, lsl pc │ │ │ │ strcs lr, [r5, #2639]! @ 0xa4f │ │ │ │ biceq lr, r3, #323584 @ 0x4f000 │ │ │ │ svclt 0x000c9307 │ │ │ │ sbceq r4, ip, ip, lsl r6 │ │ │ │ - bleq 0xfe27cb40 │ │ │ │ + bleq 0xfe27cac8 │ │ │ │ stmiaeq r1!, {r0, r1, r9, sl, lr} │ │ │ │ strne lr, [r5], #-2509 @ 0xfffff633 │ │ │ │ strmi r2, [sp], -r4, lsl #18 │ │ │ │ strcs fp, [r4, #-3880] @ 0xfffff0d8 │ │ │ │ streq lr, [ip], #2639 @ 0xa4f │ │ │ │ eorls pc, ip, fp, lsl r9 @ │ │ │ │ andeq lr, r4, #11264 @ 0x2c00 │ │ │ │ @@ -247547,30 +247518,30 @@ │ │ │ │ ldmdbne r6, {r2, r9, fp, ip, pc} │ │ │ │ strtmi r9, [r2], #-2563 @ 0xfffff5fd │ │ │ │ @ instruction: 0xf992441c │ │ │ │ @ instruction: 0xf10cb001 │ │ │ │ @ instruction: 0xf9920c01 │ │ │ │ strbmi r0, [r5, #-2]! │ │ │ │ mulge r3, r2, r9 │ │ │ │ - blne 0x2403cc │ │ │ │ + blne 0x240354 │ │ │ │ @ instruction: 0xf109fb11 │ │ │ │ tstpne r8, fp, lsl fp @ p-variant is OBSOLETE │ │ │ │ - bllt 0x2400e8 │ │ │ │ - blx 0x7930fa │ │ │ │ - blx 0x5087b6 │ │ │ │ + bllt 0x240070 │ │ │ │ + blx 0x793082 │ │ │ │ + blx 0x50873e │ │ │ │ @ instruction: 0xf844a00e │ │ │ │ vstmiale r6!, {d16-d17} │ │ │ │ - blt 0x17c718 │ │ │ │ + blt 0x17c6a0 │ │ │ │ @ instruction: 0xf10a1e6a │ │ │ │ - bl 0xfe984fb0 │ │ │ │ + bl 0xfe984f38 │ │ │ │ strbmi r0, [r5, #-522]! @ 0xfffffdf6 │ │ │ │ andcs fp, r0, #184, 30 @ 0x2e0 │ │ │ │ - beq 0x27e3e0 │ │ │ │ - bl 0x19320c │ │ │ │ - bls 0x2433e8 │ │ │ │ + beq 0x27e368 │ │ │ │ + bl 0x193194 │ │ │ │ + bls 0x243370 │ │ │ │ stclle 5, cr4, [r1], {98} @ 0x62 │ │ │ │ ldrmi r9, [r8], -r6, lsl #24 │ │ │ │ adcmi r9, r3, #7168 @ 0x1c00 │ │ │ │ strmi sp, [r4], #-2311 @ 0xfffff6f9 │ │ │ │ strcs r2, [r0, -r0, lsl #12] │ │ │ │ strvs lr, [r2, -r4, ror #17] │ │ │ │ addsmi r1, r3, #139264 @ 0x22000 │ │ │ │ @@ -247582,44 +247553,44 @@ │ │ │ │ svcmi 0x00f0e92d │ │ │ │ addlt r4, r7, r7, lsl #12 │ │ │ │ stmib sp, {r4, r8, sl, fp, ip, pc}^ │ │ │ │ vsubw.u8 , , d1 │ │ │ │ rsclt r2, fp, #1073741824 @ 0x40000000 │ │ │ │ @ instruction: 0xf1032902 │ │ │ │ svclt 0x00180301 │ │ │ │ - b 0x14ce414 │ │ │ │ - b 0x14cb6a8 │ │ │ │ + b 0x14ce39c │ │ │ │ + b 0x14cb630 │ │ │ │ movwls r0, #21443 @ 0x53c3 │ │ │ │ sbceq fp, ip, r4, lsl pc │ │ │ │ - bl 0x193890 │ │ │ │ + bl 0x193818 │ │ │ │ smlabbcs r0, r5, sl, r0 │ │ │ │ - bleq 0xfe63c964 │ │ │ │ + bleq 0xfe63c8ec │ │ │ │ strlt lr, [r3], #-2509 @ 0xfffff633 │ │ │ │ stmdacs r4, {r3, r4, r6, r9, sl, lr} │ │ │ │ andcs fp, r4, r8, lsr #30 │ │ │ │ @ instruction: 0xf81a008c │ │ │ │ - bl 0x3a20c0 │ │ │ │ + bl 0x3a2048 │ │ │ │ strmi r0, [r9], r4, lsl #6 │ │ │ │ mul r1, r3, r8 │ │ │ │ mulgt r2, r3, r8 │ │ │ │ - blls 0x1a03c4 │ │ │ │ - blls 0x1484c4 │ │ │ │ + blls 0x1a034c │ │ │ │ + blls 0x14844c │ │ │ │ ldrtmi r1, [ip], #-2330 @ 0xfffff6e6 │ │ │ │ mullt r0, r2, r8 │ │ │ │ ldmdavc r3, {r0, r8, ip, sp}^ │ │ │ │ @ instruction: 0xf1024288 │ │ │ │ - blx 0x302876 │ │ │ │ - blx 0x4c0c96 │ │ │ │ + blx 0x3027fe │ │ │ │ + blx 0x4c0c1e │ │ │ │ @ instruction: 0xf855bb03 │ │ │ │ ldrbmi r3, [fp], #-2820 @ 0xfffff4fc │ │ │ │ stclt 8, cr15, [r1], {18} │ │ │ │ movwcc pc, #47878 @ 0xbb06 @ │ │ │ │ stclt 8, cr15, [r2], {18} │ │ │ │ movwcc pc, #47884 @ 0xbb0c @ │ │ │ │ - blcc 0x240194 │ │ │ │ + blcc 0x24011c │ │ │ │ cdpne 12, 4, cr13, cr3, cr6, {7} │ │ │ │ tstpeq r1, r9, lsl #2 @ p-variant is OBSOLETE │ │ │ │ movweq lr, #39843 @ 0x9ba3 │ │ │ │ stmdbeq r5, {r0, r3, r8, ip, sp, lr, pc} │ │ │ │ svclt 0x00b84288 │ │ │ │ ldrmi r2, [r9], #-768 @ 0xfffffd00 │ │ │ │ andeq lr, r9, r3, lsl #22 │ │ │ │ @@ -247643,55 +247614,55 @@ │ │ │ │ stmdbcs r2, {r0, r1, r3, r5, r6, r7, r9, ip, sp, pc} │ │ │ │ movweq pc, #4355 @ 0x1103 @ │ │ │ │ tstcc r1, r8, lsl pc │ │ │ │ strcs lr, [r5, #2639]! @ 0xa4f │ │ │ │ biceq lr, r3, #323584 @ 0x4f000 │ │ │ │ svclt 0x000c9307 │ │ │ │ sbceq r4, ip, ip, lsl r6 │ │ │ │ - bleq 0xfe27cd0c │ │ │ │ + bleq 0xfe27cc94 │ │ │ │ stmiaeq r1!, {r0, r1, r9, sl, lr} │ │ │ │ strne lr, [r5], #-2509 @ 0xfffff633 │ │ │ │ strmi r2, [sp], -r4, lsl #18 │ │ │ │ strcs fp, [r4, #-3880] @ 0xfffff0d8 │ │ │ │ streq lr, [ip], #2639 @ 0xa4f │ │ │ │ eorls pc, ip, fp, lsl r8 @ │ │ │ │ andeq lr, r4, #11264 @ 0x2c00 │ │ │ │ @ instruction: 0xbc01e9cd │ │ │ │ mulhi r1, r2, r8 │ │ │ │ mul r2, r2, r8 │ │ │ │ - bls 0x22048c │ │ │ │ - bls 0x1c858c │ │ │ │ + bls 0x220414 │ │ │ │ + bls 0x1c8514 │ │ │ │ ldrmi r4, [ip], #-1058 @ 0xfffffbde │ │ │ │ mullt r1, r2, r9 │ │ │ │ stceq 1, cr15, [r1], {12} │ │ │ │ muleq r2, r2, r9 │ │ │ │ @ instruction: 0xf9924565 │ │ │ │ @ instruction: 0xf912a003 │ │ │ │ - blx 0x548d62 │ │ │ │ - blx 0x73e57a │ │ │ │ + blx 0x548cea │ │ │ │ + blx 0x73e502 │ │ │ │ @ instruction: 0xf856110b │ │ │ │ ldrbmi fp, [r9], #-2820 @ 0xfffff4fc │ │ │ │ - bne 0x3c0dbc │ │ │ │ + bne 0x3c0d44 │ │ │ │ andge pc, r0, lr, lsl fp @ │ │ │ │ - bleq 0x240278 │ │ │ │ + bleq 0x240200 │ │ │ │ ldmib sp, {r1, r2, r5, r6, r7, sl, fp, ip, lr, pc}^ │ │ │ │ vmulne.f32 s23, s20, s2 │ │ │ │ stceq 1, cr15, [r1], {10} │ │ │ │ andeq lr, sl, #165888 @ 0x28800 │ │ │ │ svclt 0x00b84565 │ │ │ │ @ instruction: 0xf10a2200 │ │ │ │ ldrmi r0, [r4], #2565 @ 0xa05 │ │ │ │ streq lr, [sl, #-2818] @ 0xfffff4fe │ │ │ │ strbmi r9, [r2, #-2565]! @ 0xfffff5fb │ │ │ │ stcls 12, cr13, [r6], {194} @ 0xc2 │ │ │ │ - blls 0x2d39f4 │ │ │ │ + blls 0x2d397c │ │ │ │ stmdble r7, {r0, r1, r5, r7, r9, lr} │ │ │ │ strcs r4, [r0], -r4, lsl #8 │ │ │ │ stmia r4!, {r8, r9, sl, sp}^ │ │ │ │ - bne 0x99bdac │ │ │ │ + bne 0x99bd34 │ │ │ │ ldmle sl!, {r0, r1, r4, r7, r9, lr}^ │ │ │ │ andcs fp, r0, r9 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ svclt 0x00008ff0 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ @@ -247702,15 +247673,15 @@ │ │ │ │ stmdbcs r2, {r0, r1, r3, r5, r6, r7, r9, ip, sp, pc} │ │ │ │ movweq pc, #4355 @ 0x1103 @ │ │ │ │ tstcc r1, r8, lsl pc │ │ │ │ strcs lr, [r5, #2639]! @ 0xa4f │ │ │ │ biceq lr, r3, #323584 @ 0x4f000 │ │ │ │ svclt 0x000c9307 │ │ │ │ sbceq r4, ip, ip, lsl r6 │ │ │ │ - bleq 0xfe27cdf8 │ │ │ │ + bleq 0xfe27cd80 │ │ │ │ stmiaeq r1!, {r0, r1, r9, sl, lr} │ │ │ │ strne lr, [r5], #-2509 @ 0xfffff633 │ │ │ │ strmi r2, [sp], -r4, lsl #18 │ │ │ │ strcs fp, [r4, #-3880] @ 0xfffff0d8 │ │ │ │ streq lr, [ip], #2639 @ 0xa4f │ │ │ │ eorls pc, ip, fp, lsl r9 @ │ │ │ │ andeq lr, r4, #11264 @ 0x2c00 │ │ │ │ @@ -247721,36 +247692,36 @@ │ │ │ │ ldmdbne r6, {r2, r9, fp, ip, pc} │ │ │ │ strtmi r9, [r2], #-2563 @ 0xfffff5fd │ │ │ │ @ instruction: 0xf892441c │ │ │ │ @ instruction: 0xf10cb001 │ │ │ │ ldmvc r0, {r0, sl, fp} │ │ │ │ @ instruction: 0xf8924565 │ │ │ │ @ instruction: 0xf812a003 │ │ │ │ - blx 0x548e4e │ │ │ │ - blx 0x7fe666 │ │ │ │ + blx 0x548dd6 │ │ │ │ + blx 0x7fe5ee │ │ │ │ @ instruction: 0xf8561108 │ │ │ │ ldrbmi fp, [r9], #-2820 @ 0xfffff4fc │ │ │ │ - bne 0x300eb4 │ │ │ │ + bne 0x300e3c │ │ │ │ andge pc, lr, r0, lsl fp @ │ │ │ │ - bleq 0x240364 │ │ │ │ + bleq 0x2402ec │ │ │ │ ldmib sp, {r0, r1, r2, r5, r6, r7, sl, fp, ip, lr, pc}^ │ │ │ │ vmulne.f32 s23, s20, s2 │ │ │ │ stceq 1, cr15, [r1], {10} │ │ │ │ andeq lr, sl, #165888 @ 0x28800 │ │ │ │ svclt 0x00b84565 │ │ │ │ @ instruction: 0xf10a2200 │ │ │ │ ldrmi r0, [r4], #2565 @ 0xa05 │ │ │ │ streq lr, [sl, #-2818] @ 0xfffff4fe │ │ │ │ strbmi r9, [r2, #-2565]! @ 0xfffff5fb │ │ │ │ stcls 12, cr13, [r6], {194} @ 0xc2 │ │ │ │ - blls 0x2d3ae0 │ │ │ │ + blls 0x2d3a68 │ │ │ │ stmdble r7, {r0, r1, r5, r7, r9, lr} │ │ │ │ strcs r4, [r0], -r4, lsl #8 │ │ │ │ stmia r4!, {r8, r9, sl, sp}^ │ │ │ │ - bne 0x99be98 │ │ │ │ + bne 0x99be20 │ │ │ │ ldmle sl!, {r0, r1, r4, r7, r9, lr}^ │ │ │ │ andcs fp, r0, r9 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ svclt 0x00008ff0 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ @@ -247761,25 +247732,25 @@ │ │ │ │ stmdbcs r2, {r0, r1, r5, r6, r7, r9, ip, sp, pc} │ │ │ │ movweq pc, #4355 @ 0x1103 @ │ │ │ │ tstcc r1, r8, lsl pc │ │ │ │ strtcs lr, [r4], #2639 @ 0xa4f │ │ │ │ biceq lr, r3, #323584 @ 0x4f000 │ │ │ │ eorslt pc, r4, sp, asr #17 │ │ │ │ sbceq fp, r9, r4, lsl pc │ │ │ │ - bl 0x193b40 │ │ │ │ + bl 0x193ac8 │ │ │ │ stmib sp, {r2, r6, r7, fp}^ │ │ │ │ - b 0x14c6f1c │ │ │ │ + b 0x14c6ea4 │ │ │ │ @ instruction: 0x46c10ad1 │ │ │ │ @ instruction: 0xf8cd4652 │ │ │ │ - bcs 0x1aa3b0 │ │ │ │ + bcs 0x1aa338 │ │ │ │ andcs fp, r2, #40, 30 @ 0xa0 │ │ │ │ @ instruction: 0xf9394696 │ │ │ │ rsceq r3, ip, r5, lsr r0 │ │ │ │ - bl 0x366f10 │ │ │ │ - blls 0x442714 │ │ │ │ + bl 0x366e98 │ │ │ │ + blls 0x44269c │ │ │ │ ldmdbne sl, {r1, r3, fp, ip, pc} │ │ │ │ strls r9, [r9, #-2827] @ 0xfffff4f5 │ │ │ │ strmi r4, [r4], #-1059 @ 0xfffffbdd │ │ │ │ @ instruction: 0x0002f9b1 │ │ │ │ @ instruction: 0xf9b19005 │ │ │ │ @ instruction: 0xf9b10004 │ │ │ │ andls r1, r6, r6 │ │ │ │ @@ -247791,42 +247762,42 @@ │ │ │ │ ldmib r2, {r1, r2, sl, fp, lr, pc}^ │ │ │ │ andcc r9, r8, #0, 22 │ │ │ │ andne pc, r0, r1, lsl #23 │ │ │ │ stcge 8, cr15, [r2], {51} @ 0x33 │ │ │ │ andne lr, r0, sp, asr #19 │ │ │ │ ldmib sp, {r0, r2, r8, fp, ip, pc}^ │ │ │ │ @ instruction: 0xf8336700 │ │ │ │ - blx 0xff425366 │ │ │ │ - bl 0x69c15c │ │ │ │ + blx 0xff4252ee │ │ │ │ + bl 0x69c0e4 │ │ │ │ strls r0, [r2], -r9, lsl #12 │ │ │ │ tsteq r7, fp, asr #22 │ │ │ │ ldmib sp, {r0, r1, r8, ip, pc}^ │ │ │ │ strmi r6, [lr, #1794]! @ 0x702 │ │ │ │ - blx 0xff3a878a │ │ │ │ + blx 0xff3a8712 │ │ │ │ ldrtmi r6, [r0], -r1, lsl #15 │ │ │ │ ldrtmi r9, [r9], -r6, lsl #28 │ │ │ │ orreq pc, r6, r8, asr #23 │ │ │ │ smlatteq r2, r4, r8, lr │ │ │ │ ldmib sp, {r2, r4, r6, r7, sl, fp, ip, lr, pc}^ │ │ │ │ @ instruction: 0xf10e9c08 │ │ │ │ ldmib sp, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, ip, sp}^ │ │ │ │ @ instruction: 0xf10c6700 │ │ │ │ - bl 0xfe9c3794 │ │ │ │ + bl 0xfe9c371c │ │ │ │ @ instruction: 0xf10c030c │ │ │ │ strmi r0, [lr, #3075]! @ 0xc03 │ │ │ │ movwcs fp, #4024 @ 0xfb8 │ │ │ │ - bl 0x1d3414 │ │ │ │ - blls 0x405bd4 │ │ │ │ + bl 0x1d339c │ │ │ │ + blls 0x405b5c │ │ │ │ stcle 2, cr4, [r6], #684 @ 0x2ac │ │ │ │ movwne lr, #59869 @ 0xe9dd │ │ │ │ ldrdls pc, [r8], -sp @ │ │ │ │ stmdble r8, {r0, r1, r3, r7, r9, lr} │ │ │ │ strcs r4, [r0], #-1097 @ 0xfffffbb7 │ │ │ │ stmia r1!, {r8, sl, sp}^ │ │ │ │ - bl 0xfe9537c8 │ │ │ │ + bl 0xfe953750 │ │ │ │ addsmi r0, r3, #-1879048192 @ 0x90000000 │ │ │ │ @ instruction: 0xb011d8f9 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svchi 0x00f0e8bd │ │ │ │ svcmi 0x00f0e92d │ │ │ │ @@ -247837,52 +247808,52 @@ │ │ │ │ smlabtcs r1, r4, r3, pc @ │ │ │ │ stmdbcs r2, {r0, r1, r5, r6, r7, r9, ip, sp, pc} │ │ │ │ movweq pc, #4355 @ 0x1103 @ │ │ │ │ tstcc r1, r8, lsl pc │ │ │ │ strtcs lr, [r4], #2639 @ 0xa4f │ │ │ │ biceq lr, r3, #323584 @ 0x4f000 │ │ │ │ sbceq fp, r9, r4, lsl pc │ │ │ │ - bl 0x193c70 │ │ │ │ + bl 0x193bf8 │ │ │ │ stmib sp, {r2, r6, r7, sl, fp}^ │ │ │ │ stmiaeq sl, {r1, r3, r8, r9, ip}^ │ │ │ │ - bcs 0x1a6c34 │ │ │ │ + bcs 0x1a6bbc │ │ │ │ svclt 0x00284690 │ │ │ │ stmdaeq r2, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf83c00f8 │ │ │ │ - bl 0x42a504 │ │ │ │ + bl 0x42a48c │ │ │ │ stmib sp, {r8, r9}^ │ │ │ │ ldmdahi sl, {r2, r8, r9, sl, lr, pc}^ │ │ │ │ @ instruction: 0x9004f8b3 │ │ │ │ movwls r8, #14555 @ 0x38db │ │ │ │ andls r9, r2, #9216 @ 0x2400 │ │ │ │ - blls 0x3084b0 │ │ │ │ - blls 0x2884a8 │ │ │ │ + blls 0x308438 │ │ │ │ + blls 0x288430 │ │ │ │ stmhi sp, {r3, r4, sl, lr} │ │ │ │ stmiahi lr, {r3, ip, sp}^ │ │ │ │ @ instruction: 0xf8b13701 │ │ │ │ @ instruction: 0xf831e002 │ │ │ │ strls r3, [r1, #-2824] @ 0xfffff4f8 │ │ │ │ ldmib r4, {r1, r8, sl, fp, ip, pc}^ │ │ │ │ - blx 0xfe9f2c62 │ │ │ │ + blx 0xfe9f2bea │ │ │ │ strcc r3, [r8], #-2826 @ 0xfffff4f6 │ │ │ │ - blcc 0x281420 │ │ │ │ - bl 0x5e9878 │ │ │ │ - bl 0x11830a0 │ │ │ │ + blcc 0x2813a8 │ │ │ │ + bl 0x5e9800 │ │ │ │ + bl 0x1183028 │ │ │ │ ldrmi r0, [r8, #523]! @ 0x20b │ │ │ │ andcc pc, r5, #235520 @ 0x39800 │ │ │ │ - blx 0xffa69882 │ │ │ │ + blx 0xffa6980a │ │ │ │ stmdb r0, {r0, r3, r9, ip, sp}^ │ │ │ │ stclle 2, cr3, [r0], #8 │ │ │ │ @ instruction: 0xc604e9dd │ │ │ │ mvnscc pc, #8, 2 │ │ │ │ - blne 0xfe7c966c │ │ │ │ + blne 0xfe7c95f4 │ │ │ │ svclt 0x00b845b8 │ │ │ │ strcc r2, [r3], -r0, lsl #6 │ │ │ │ - bl 0x1d3518 │ │ │ │ - blls 0x2c44b8 │ │ │ │ + bl 0x1d34a0 │ │ │ │ + blls 0x2c4440 │ │ │ │ ldcle 2, cr4, [sp], #748 @ 0x2ec │ │ │ │ movwne lr, #43485 @ 0xa9dd │ │ │ │ addmi r9, fp, #6, 28 @ 0x60 │ │ │ │ ldrtmi sp, [r1], #-2311 @ 0xfffff6f9 │ │ │ │ strcs r2, [r0, #-1024] @ 0xfffffc00 │ │ │ │ strmi lr, [r2, #-2273] @ 0xfffff71f │ │ │ │ addsmi r1, r3, #141312 @ 0x22800 │ │ │ │ @@ -247898,32 +247869,32 @@ │ │ │ │ vrshr.u64 , q12, #57 │ │ │ │ svccs 0x00022701 │ │ │ │ andeq pc, r1, r0, lsl #2 │ │ │ │ smladcc r1, r8, pc, fp @ │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ sbceq lr, r0, pc, asr #20 │ │ │ │ stmdaeq r2, {r1, r2, r8, ip, sp, lr, pc} │ │ │ │ - b 0x14f2150 │ │ │ │ + b 0x14f20d8 │ │ │ │ strmi r0, [r6], r7, asr #29 │ │ │ │ - b 0x14c97c4 │ │ │ │ + b 0x14c974c │ │ │ │ @ instruction: 0xf835099e │ │ │ │ @ instruction: 0xf836302c │ │ │ │ @ instruction: 0xf837a02c │ │ │ │ - blx 0x7ae5ca │ │ │ │ + blx 0x7ae552 │ │ │ │ @ instruction: 0xf838fa03 │ │ │ │ @ instruction: 0xf10c302c │ │ │ │ strbmi r0, [ip, #3073] @ 0xc01 │ │ │ │ movwge pc, #47891 @ 0xbb13 @ │ │ │ │ svcge 0x0004f852 │ │ │ │ @ instruction: 0xf8414453 │ │ │ │ mvnle r3, r4, lsl #30 │ │ │ │ stmdble r8, {r4, r5, r6, r8, sl, lr} │ │ │ │ strcs r4, [r0], -r6, lsr #9 │ │ │ │ stmia lr!, {r8, r9, sl, sp}^ │ │ │ │ - bl 0xfec9c14c │ │ │ │ + bl 0xfec9c0d4 │ │ │ │ addsmi r0, r8, #4, 6 @ 0x10000000 │ │ │ │ strdcs sp, [r0], -r9 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ svclt 0x00008ff0 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ @@ -247932,28 +247903,28 @@ │ │ │ │ @ instruction: 0xf04f3b04 │ │ │ │ @ instruction: 0xf1010e00 │ │ │ │ strmi r0, [r8], -r2, lsl #16 │ │ │ │ rscslt r9, ip, #12, 30 @ 0x30 │ │ │ │ strcs pc, [r1, -r7, asr #7] │ │ │ │ @ instruction: 0xf1042f02 │ │ │ │ svclt 0x00180401 │ │ │ │ - b 0x14d018c │ │ │ │ + b 0x14d0114 │ │ │ │ svclt 0x001404c4 │ │ │ │ vstmiaeq r7, {s29-s107} │ │ │ │ strtmi r4, [r2], r4, lsr #13 │ │ │ │ - b 0x14c9854 │ │ │ │ + b 0x14c97dc │ │ │ │ @ instruction: 0x462c099c │ │ │ │ andgt pc, r4, sp, asr #17 │ │ │ │ eorne pc, lr, r0, lsr r8 @ │ │ │ │ eorvs pc, lr, r4, lsr r8 @ │ │ │ │ eorpl pc, lr, r7, lsr r8 @ │ │ │ │ eorgt pc, lr, r8, lsr r8 @ │ │ │ │ cdpeq 1, 0, cr15, cr1, cr14, {0} │ │ │ │ - blx 0x293cf2 │ │ │ │ - blx 0x27e9c2 │ │ │ │ + blx 0x293c7a │ │ │ │ + blx 0x27e94a │ │ │ │ @ instruction: 0xf853110c │ │ │ │ strtmi r5, [r9], #-3844 @ 0xfffff0fc │ │ │ │ svcne 0x0004f842 │ │ │ │ @ instruction: 0xf8ddd1ea │ │ │ │ strbmi ip, [r2, #4]! │ │ │ │ ldrbmi sp, [ip], #2312 @ 0x908 │ │ │ │ strcs r2, [r0, -r0, lsl #12] │ │ │ │ @@ -247967,49 +247938,49 @@ │ │ │ │ svclt 0x00008ff0 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ @ instruction: 0x4607469b │ │ │ │ strmi fp, [sp], -r5, lsl #1 │ │ │ │ stcls 12, cr1, [lr], {174} @ 0xae │ │ │ │ movwcc fp, #4835 @ 0x12e3 │ │ │ │ vshr.u64 q8, q4, #60 │ │ │ │ - blcs 0x18b218 │ │ │ │ + blcs 0x18b1a0 │ │ │ │ strtcs lr, [r4], #2639 @ 0xa4f │ │ │ │ movwcc fp, #7956 @ 0x1f14 │ │ │ │ - bl 0x193e2c │ │ │ │ + bl 0x193db4 │ │ │ │ @ instruction: 0xf04f0984 │ │ │ │ svclt 0x00180200 │ │ │ │ - b 0x14c2998 │ │ │ │ + b 0x14c2920 │ │ │ │ stmib sp, {r0, r1, r4, r7, r9, fp}^ │ │ │ │ ldrbmi sl, [r1], -r2, lsl #6 │ │ │ │ stmdbcs r4, {r1, r7, r9, sl, lr} │ │ │ │ tstcs r4, r8, lsr #30 │ │ │ │ @ instruction: 0xf9390090 │ │ │ │ - bl 0x37a6cc │ │ │ │ + bl 0x37a654 │ │ │ │ ldrmi r0, [r0], r0, lsl #8 │ │ │ │ andls pc, r4, sp, asr #17 │ │ │ │ @ instruction: 0xc002f9b4 │ │ │ │ streq lr, [r0], #-2827 @ 0xfffff4f5 │ │ │ │ @ instruction: 0xf8354438 │ │ │ │ @ instruction: 0xf8363022 │ │ │ │ andcc r9, r1, #34 @ 0x22 │ │ │ │ - blx 0x5d30aa │ │ │ │ - blx 0x77f2a2 │ │ │ │ + blx 0x5d3032 │ │ │ │ + blx 0x77f22a │ │ │ │ @ instruction: 0xf854330c │ │ │ │ strbmi r9, [fp], #-2820 @ 0xfffff4fc │ │ │ │ - blcc 0x240774 │ │ │ │ + blcc 0x2406fc │ │ │ │ cdpne 12, 4, cr13, cr8, cr15, {7} │ │ │ │ andeq pc, r1, #8, 2 │ │ │ │ andeq lr, r8, r0, lsr #23 │ │ │ │ addsmi r9, r1, #2048 @ 0x800 │ │ │ │ @ instruction: 0x2000bfb8 │ │ │ │ stmdaeq r5, {r3, r8, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf8dd4402 │ │ │ │ - bl 0x1266a4 │ │ │ │ + bl 0x12662c │ │ │ │ addsmi r0, r3, #8, 2 │ │ │ │ - blls 0x1f99dc │ │ │ │ + blls 0x1f9964 │ │ │ │ ldrmi r4, [sl, #1616] @ 0x650 │ │ │ │ ldrtmi sp, [fp], #-2311 @ 0xfffff6f9 │ │ │ │ strcs r2, [r0, #-1024] @ 0xfffffc00 │ │ │ │ strmi lr, [r2, #-2275] @ 0xfffff71d │ │ │ │ addsmi r1, r0, #223232 @ 0x36800 │ │ │ │ strdlt sp, [r5], -sl │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ @@ -248018,49 +247989,49 @@ │ │ │ │ svchi 0x00f0e8bd │ │ │ │ svcmi 0x00f0e92d │ │ │ │ @ instruction: 0x4607469b │ │ │ │ strmi fp, [sp], -r5, lsl #1 │ │ │ │ stcls 12, cr1, [lr], {174} @ 0xae │ │ │ │ movwcc fp, #4835 @ 0x12e3 │ │ │ │ vshr.u64 q8, q4, #60 │ │ │ │ - blcs 0x18b2e4 │ │ │ │ + blcs 0x18b26c │ │ │ │ strtcs lr, [r4], #2639 @ 0xa4f │ │ │ │ movwcc fp, #7956 @ 0x1f14 │ │ │ │ - bl 0x193ef8 │ │ │ │ + bl 0x193e80 │ │ │ │ @ instruction: 0xf04f0984 │ │ │ │ svclt 0x00180200 │ │ │ │ - b 0x14c2a64 │ │ │ │ + b 0x14c29ec │ │ │ │ stmib sp, {r0, r1, r4, r7, r9, fp}^ │ │ │ │ ldrbmi sl, [r1], -r2, lsl #6 │ │ │ │ stmdbcs r4, {r1, r7, r9, sl, lr} │ │ │ │ tstcs r4, r8, lsr #30 │ │ │ │ @ instruction: 0xf8390090 │ │ │ │ - bl 0x37a798 │ │ │ │ + bl 0x37a720 │ │ │ │ ldrmi r0, [r0], r0, lsl #8 │ │ │ │ andls pc, r4, sp, asr #17 │ │ │ │ @ instruction: 0xc002f8b4 │ │ │ │ streq lr, [r0], #-2827 @ 0xfffff4f5 │ │ │ │ @ instruction: 0xf8354438 │ │ │ │ @ instruction: 0xf8363022 │ │ │ │ andcc r9, r1, #34 @ 0x22 │ │ │ │ - blx 0x493176 │ │ │ │ - blx 0x43f342 │ │ │ │ + blx 0x4930fe │ │ │ │ + blx 0x43f2ca │ │ │ │ @ instruction: 0xf8543309 │ │ │ │ strbmi r9, [fp], #-2820 @ 0xfffff4fc │ │ │ │ - blcc 0x240840 │ │ │ │ + blcc 0x2407c8 │ │ │ │ cdpne 12, 4, cr13, cr8, cr15, {7} │ │ │ │ andeq pc, r1, #8, 2 │ │ │ │ andeq lr, r8, r0, lsr #23 │ │ │ │ addsmi r9, r1, #2048 @ 0x800 │ │ │ │ @ instruction: 0x2000bfb8 │ │ │ │ stmdaeq r5, {r3, r8, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf8dd4402 │ │ │ │ - bl 0x126770 │ │ │ │ + bl 0x1266f8 │ │ │ │ addsmi r0, r3, #8, 2 │ │ │ │ - blls 0x1f9aa8 │ │ │ │ + blls 0x1f9a30 │ │ │ │ ldrmi r4, [sl, #1616] @ 0x650 │ │ │ │ ldrtmi sp, [fp], #-2311 @ 0xfffff6f9 │ │ │ │ strcs r2, [r0, #-1024] @ 0xfffffc00 │ │ │ │ strmi lr, [r2, #-2275] @ 0xfffff71d │ │ │ │ addsmi r1, r0, #223232 @ 0x36800 │ │ │ │ strdlt sp, [r5], -sl │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ @@ -248077,38 +248048,38 @@ │ │ │ │ vst1.8 {d9-d11}, [r7], r3 │ │ │ │ movwls r6, #896 @ 0x380 │ │ │ │ andcs pc, r1, r7, asr #7 │ │ │ │ stc2 10, cr15, [r7], {95} @ 0x5f @ │ │ │ │ @ instruction: 0xf10c2802 │ │ │ │ svclt 0x00180c01 │ │ │ │ vaddl.u8 , d7, d1 │ │ │ │ - b 0x14cd6cc │ │ │ │ + b 0x14cd654 │ │ │ │ @ instruction: 0xf1060ccc │ │ │ │ svclt 0x00140702 │ │ │ │ @ instruction: 0x0ec0ea4f │ │ │ │ - bl 0x494374 │ │ │ │ + bl 0x4942fc │ │ │ │ stmib sp, {r0, r9, fp}^ │ │ │ │ ands lr, sl, r1, lsl #24 │ │ │ │ andmi pc, r0, #40, 8 @ 0x28000000 │ │ │ │ svceq 0x0000f1bb │ │ │ │ @ instruction: 0xf5b2d002 │ │ │ │ stcle 15, cr4, [r1], {248} @ 0xf8 │ │ │ │ stmdami r0, {r3, r7, sl, ip, sp, lr, pc} │ │ │ │ strcc r4, [r4], #-1610 @ 0xfffff9b6 │ │ │ │ - blx 0xff640484 │ │ │ │ + blx 0x54040e │ │ │ │ strmi r4, [r4], sl, asr #12 │ │ │ │ @ instruction: 0xf8274641 │ │ │ │ ldrtmi ip, [r0], -r2, lsl #24 │ │ │ │ - blx 0xff440494 │ │ │ │ + blx 0x34041e │ │ │ │ ldrbmi r3, [r4, #-1284] @ 0xfffffafc │ │ │ │ - bleq 0x2408b4 │ │ │ │ - blls 0x136864 │ │ │ │ + bleq 0x24083c │ │ │ │ + blls 0x1367ec │ │ │ │ @ instruction: 0xf8358829 │ │ │ │ stmdahi r0!, {r1, sl, fp, pc} │ │ │ │ - blcs 0x1249c0 │ │ │ │ + blcs 0x124948 │ │ │ │ vld4. {d13,d15,d17,d19}, [r1 :64], ip │ │ │ │ @ instruction: 0xf1bb4200 │ │ │ │ andle r0, r2, r0, lsl #30 │ │ │ │ svcmi 0x00f8f5b2 │ │ │ │ vst1. @ instruction: 0xf481dcde │ │ │ │ ldrb r4, [fp, r0, lsl #2] │ │ │ │ @ instruction: 0xec01e9dd │ │ │ │ @@ -248133,49 +248104,49 @@ │ │ │ │ vst1.8 {d9-d11}, [r7], r3 │ │ │ │ movwls r6, #896 @ 0x380 │ │ │ │ andcs pc, r1, r7, asr #7 │ │ │ │ stc2 10, cr15, [r7], {95} @ 0x5f @ │ │ │ │ @ instruction: 0xf10c2802 │ │ │ │ svclt 0x00180c01 │ │ │ │ vaddl.u8 , d7, d1 │ │ │ │ - b 0x14cd7ac │ │ │ │ + b 0x14cd734 │ │ │ │ @ instruction: 0xf1060ccc │ │ │ │ svclt 0x00140704 │ │ │ │ @ instruction: 0x0ec0ea4f │ │ │ │ - bl 0x494454 │ │ │ │ + bl 0x4943dc │ │ │ │ stmib sp, {r0, r9, fp}^ │ │ │ │ ands lr, sl, r1, lsl #24 │ │ │ │ andmi pc, r0, #40 @ 0x28 │ │ │ │ svceq 0x0000f1bb │ │ │ │ @ instruction: 0xf1b2d002 │ │ │ │ stmdale r1, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ stmdami r0, {r3, r8, ip, sp, lr, pc} │ │ │ │ strcc r4, [r8], #-1610 @ 0xfffff9b6 │ │ │ │ - blx 0x1c40564 │ │ │ │ + blx 0xfeb404ec │ │ │ │ strmi r4, [r4], sl, asr #12 │ │ │ │ @ instruction: 0xf8474641 │ │ │ │ ldrtmi ip, [r0], -r4, lsl #24 │ │ │ │ - blx 0x1a40574 │ │ │ │ + blx 0xfe9404fc │ │ │ │ ldrbmi r3, [r4, #-1288] @ 0xfffffaf8 │ │ │ │ - bleq 0x340a14 │ │ │ │ - blls 0x136940 │ │ │ │ + bleq 0x34099c │ │ │ │ + blls 0x1368c8 │ │ │ │ tsthi r1, r5, asr r9 │ │ │ │ @ instruction: 0x0600e9d4 │ │ │ │ bicsle r2, sp, r0, lsl #22 │ │ │ │ andmi pc, r0, #33 @ 0x21 │ │ │ │ svceq 0x0000f1bb │ │ │ │ @ instruction: 0xf1b2d002 │ │ │ │ ldmle pc, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, fp, lr}^ @ │ │ │ │ tstpmi r0, r1, lsl #2 @ p-variant is OBSOLETE │ │ │ │ ldmib sp, {r2, r3, r4, r6, r7, r8, r9, sl, sp, lr, pc}^ │ │ │ │ cdpls 12, 0, cr14, cr3, cr1, {0} │ │ │ │ stmdble r8, {r2, r4, r5, r6, r7, r8, sl, lr} │ │ │ │ @ instruction: 0x200044b6 │ │ │ │ stmia lr!, {r8, sp}^ │ │ │ │ - bl 0xfec82d3c │ │ │ │ + bl 0xfec82cc4 │ │ │ │ ldrmi r0, [ip, #774] @ 0x306 │ │ │ │ strdlt sp, [r5], -r9 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svchi 0x00f0e8bd │ │ │ │ svcmi 0x00f0e92d │ │ │ │ @@ -248191,15 +248162,15 @@ │ │ │ │ ldrtmi sl, [r9], ip, lsr #32 │ │ │ │ eor pc, r0, sp, asr #17 │ │ │ │ andcs pc, r1, r6, asr #7 │ │ │ │ stmdacs r2, {r0, r1, r4, r5, r6, r7, r9, ip, sp, pc} │ │ │ │ movweq pc, #4355 @ 0x1103 @ │ │ │ │ andcc fp, r1, r8, lsl pc │ │ │ │ biceq lr, r3, #323584 @ 0x4f000 │ │ │ │ - b 0x14f25e4 │ │ │ │ + b 0x14f256c │ │ │ │ ldrmi r0, [fp], r0, asr #23 │ │ │ │ andeq pc, r8, #-1073741782 @ 0xc000002a │ │ │ │ movwlt lr, #39373 @ 0x99cd │ │ │ │ andeq pc, pc, #34 @ 0x22 │ │ │ │ vraddhn.i16 d20, q3, q5 │ │ │ │ smlabtls r7, r0, r1, r2 │ │ │ │ orrvs pc, r0, r6, lsl #8 │ │ │ │ @@ -248209,21 +248180,21 @@ │ │ │ │ stcmi 0, cr15, [r0], {39} @ 0x27 │ │ │ │ stmdbls r8, {r0, r6, r8, sl, lr} │ │ │ │ @ instruction: 0x0c0ceb71 │ │ │ │ @ instruction: 0xf107d301 │ │ │ │ ldmib sp, {r8, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf8cd0102 │ │ │ │ @ instruction: 0xf7219000 │ │ │ │ - ldrcc pc, [r0, #-2799] @ 0xfffff511 │ │ │ │ + ldrcc pc, [r0, #-2859] @ 0xfffff4d5 │ │ │ │ smlabteq r0, r6, r9, lr │ │ │ │ ldmib sp, {r1, r6, r9, sl, lr}^ │ │ │ │ ldrtmi r0, [fp], -r4, lsl #2 │ │ │ │ andls pc, r0, sp, asr #17 │ │ │ │ @ instruction: 0xf7213410 │ │ │ │ - ldrcc pc, [r0], -r3, ror #21 │ │ │ │ + @ instruction: 0x3610fb1f │ │ │ │ tsteq r2, r6, asr #18 │ │ │ │ andsle r4, fp, sp, asr r5 │ │ │ │ ldrdeq lr, [r0, -r5] │ │ │ │ smlabteq r2, sp, r9, lr │ │ │ │ ldrdeq lr, [r2, -r5] │ │ │ │ smlabteq r4, sp, r9, lr │ │ │ │ movwcs lr, #10708 @ 0x29d4 │ │ │ │ @@ -248254,147 +248225,147 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a8f8cc │ │ │ │ strmi fp, [r4], sp, lsl #1 │ │ │ │ svcls 0x00171c9e │ │ │ │ ldrsbls pc, [r8], #-141 @ 0xffffff73 @ │ │ │ │ eorgt pc, ip, sp, asr #17 │ │ │ │ - beq 0x5570 │ │ │ │ - beq 0x13d4a4 │ │ │ │ + beq 0x54f8 │ │ │ │ + beq 0x13d42c │ │ │ │ stmdacs r1, {r0, r1, r2, r6, r7, r8, r9, ip, sp, lr, pc} │ │ │ │ movwcc pc, #967 @ 0x3c7 @ │ │ │ │ @ instruction: 0xf00ab2fd │ │ │ │ @ instruction: 0xf1b80a01 │ │ │ │ - b 0xb866b0 │ │ │ │ + b 0xb86638 │ │ │ │ @ instruction: 0xf1050b03 │ │ │ │ - b 0x383eb4 │ │ │ │ + b 0x383e3c │ │ │ │ svclt 0x00180a03 │ │ │ │ stmdaeq r1, {r3, r8, ip, sp, lr, pc} │ │ │ │ streq pc, [r1], #-4 │ │ │ │ strbeq lr, [r5, #2639] @ 0xa4f │ │ │ │ strbeq lr, [sl, -pc, asr #20] │ │ │ │ - b 0xa286d4 │ │ │ │ - b 0x2046d8 │ │ │ │ + b 0xa2865c │ │ │ │ + b 0x204660 │ │ │ │ svclt 0x00140403 │ │ │ │ stmiaeq r8, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf00046a8 │ │ │ │ mvnseq r0, #1 │ │ │ │ rsbeq r9, r3, r4, lsl #6 │ │ │ │ @ instruction: 0xf0809308 │ │ │ │ - b 0x14c36ec │ │ │ │ + b 0x14c3674 │ │ │ │ subeq r3, r0, fp, asr #23 │ │ │ │ - beq 0x173d42c │ │ │ │ + beq 0x173d3b4 │ │ │ │ streq pc, [r2, -ip, lsl #2] │ │ │ │ strmi r2, [r1], #-1024 @ 0xfffffc00 │ │ │ │ movteq lr, #15106 @ 0x3b02 │ │ │ │ movwls r9, #20743 @ 0x5107 │ │ │ │ stmib sp, {r0, r4, fp, ip}^ │ │ │ │ tstls r6, r9, lsl #10 │ │ │ │ @ instruction: 0xf8339b07 │ │ │ │ - blls 0x2a2b60 │ │ │ │ + blls 0x2a2ae8 │ │ │ │ @ instruction: 0xf8334640 │ │ │ │ - blls 0x246b68 │ │ │ │ + blls 0x246af0 │ │ │ │ smlabbeq r1, fp, sl, lr │ │ │ │ andspl pc, r4, r3, lsr r8 @ │ │ │ │ - blls 0x20fb2c │ │ │ │ + blls 0x20fab4 │ │ │ │ andls pc, r0, sp, asr #17 │ │ │ │ - blls 0x1d2ca0 │ │ │ │ + blls 0x1d2c28 │ │ │ │ stccs 8, cr15, [r2], {54} @ 0x36 │ │ │ │ - @ instruction: 0xff4cf725 │ │ │ │ + @ instruction: 0xff88f725 │ │ │ │ stceq 8, cr15, [r2], {39} @ 0x27 │ │ │ │ andls pc, r0, sp, asr #17 │ │ │ │ - blls 0x3143e4 │ │ │ │ + blls 0x31436c │ │ │ │ @ instruction: 0xf8364640 │ │ │ │ @ instruction: 0xf7252b04 │ │ │ │ - ldrbmi pc, [r4, #-3905] @ 0xfffff0bf @ │ │ │ │ - bleq 0x240bec │ │ │ │ + ldrbmi pc, [r4, #-3965] @ 0xfffff083 @ │ │ │ │ + bleq 0x240b74 │ │ │ │ ldmib sp, {r1, r3, r4, r6, r7, r8, r9, ip, lr, pc}^ │ │ │ │ @ instruction: 0xf8dd8509 │ │ │ │ strbmi ip, [r5, #-44] @ 0xffffffd4 │ │ │ │ - bl 0x438f84 │ │ │ │ + bl 0x438f0c │ │ │ │ andcs r0, r0, r8, lsl #6 │ │ │ │ stmia r3!, {r8, sp}^ │ │ │ │ - bl 0xfe9c2f74 │ │ │ │ + bl 0xfe9c2efc │ │ │ │ addsmi r0, r5, #12, 4 @ 0xc0000000 │ │ │ │ strdlt sp, [sp], -r9 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0090f8cc │ │ │ │ @ instruction: 0x4607b093 │ │ │ │ - blls 0x8677d4 │ │ │ │ + blls 0x86775c │ │ │ │ ldrsbthi pc, [r0], #-141 @ 0xffffff73 @ │ │ │ │ strcs r9, [r0, -r8, lsl #14] │ │ │ │ andcs pc, r1, r3, asr #7 │ │ │ │ vldmiacs r3, {s28-s106} │ │ │ │ @ instruction: 0xf00c2802 │ │ │ │ svclt 0x00180e01 │ │ │ │ sbcslt r3, lr, #1 │ │ │ │ - bleq 0x14bd7c4 │ │ │ │ + bleq 0x14bd74c │ │ │ │ orrcc pc, r0, r3, asr #7 │ │ │ │ sbceq fp, r4, r8, lsl pc │ │ │ │ sbcscs lr, r3, pc, asr #20 │ │ │ │ movwcc pc, #5059 @ 0x13c3 @ │ │ │ │ streq lr, [ip, #-2688] @ 0xfffff580 │ │ │ │ streq pc, [r1], -r6, lsl #2 │ │ │ │ andeq pc, r1, r0 │ │ │ │ addeq lr, r3, #2048 @ 0x800 │ │ │ │ movweq pc, #4101 @ 0x1005 @ │ │ │ │ movweq lr, #6691 @ 0x1a23 │ │ │ │ strbeq lr, [r6], pc, asr #20 │ │ │ │ ldrtmi fp, [r4], -r8, lsl #30 │ │ │ │ bicseq r4, fp, #13 │ │ │ │ - b 0x927828 │ │ │ │ + b 0x9277b0 │ │ │ │ andmi r0, r1, r1, lsl #6 │ │ │ │ strls r0, [r4, #-109] @ 0xffffff93 │ │ │ │ movwls r0, #41947 @ 0xa3db │ │ │ │ movwls r0, #20555 @ 0x504b │ │ │ │ strcs r0, [r0, #-2147] @ 0xfffff79d │ │ │ │ movwls r2, #39688 @ 0x9b08 │ │ │ │ movwcs fp, #36648 @ 0x8f28 │ │ │ │ eors pc, r8, sp, asr #17 │ │ │ │ stmib sp, {r2, r3, r4, r7, r9, sl, lr}^ │ │ │ │ ldcne 6, cr4, [r3], {16} │ │ │ │ movwls r9, #45583 @ 0xb20f │ │ │ │ - bls 0x4a9864 │ │ │ │ + bls 0x4a97ec │ │ │ │ andsls pc, r5, r3, lsr r8 @ │ │ │ │ @ instruction: 0xf8339b0b │ │ │ │ orrslt r3, sl, #21 │ │ │ │ subsmi r9, r3, ip, lsl #20 │ │ │ │ movwls fp, #12955 @ 0x329b │ │ │ │ rsbseq r9, ip, sl, lsl #22 │ │ │ │ - beq 0x27d874 │ │ │ │ + beq 0x27d7fc │ │ │ │ strgt lr, [r6, -sp, asr #19] │ │ │ │ stmdbeq r3, {r0, r3, r7, r9, fp, sp, lr, pc} │ │ │ │ ldmdbne lr, {r0, r2, r3, r8, r9, fp, ip, pc} │ │ │ │ ldrmi r9, [ip], #-2824 @ 0xfffff4f8 │ │ │ │ andsvc pc, r5, fp, lsr r8 @ │ │ │ │ ldmdahi r2!, {r1, r8, sl, ip, sp} │ │ │ │ ldmib sp, {r2, sl, ip, sp}^ │ │ │ │ ldrtmi r1, [r8], -r3, lsl #6 │ │ │ │ andhi pc, r0, sp, asr #17 │ │ │ │ @ instruction: 0xf7253604 │ │ │ │ - @ instruction: 0xf824feaf │ │ │ │ - blls 0x245c84 │ │ │ │ + @ instruction: 0xf824feeb │ │ │ │ + blls 0x245c0c │ │ │ │ @ instruction: 0xf8364638 │ │ │ │ strbmi r2, [r9], -r2, lsl #24 │ │ │ │ andhi pc, r0, sp, asr #17 │ │ │ │ - cdp2 7, 10, cr15, cr4, cr5, {1} │ │ │ │ + cdp2 7, 14, cr15, cr0, cr5, {1} │ │ │ │ @ instruction: 0xf8244555 │ │ │ │ - blle 0xff9c5c94 │ │ │ │ + blle 0xff9c5c1c │ │ │ │ @ instruction: 0xc706e9dd │ │ │ │ strbtmi r9, [r7], #-2825 @ 0xfffff4f7 │ │ │ │ stcle 5, cr4, [r9, #-332] @ 0xfffffeb4 │ │ │ │ @ instruction: 0xe7c34655 │ │ │ │ - b 0xfe3694d0 │ │ │ │ + b 0xfe369458 │ │ │ │ ldrmi r0, [r9], r2, lsl #20 │ │ │ │ vshll.u8 , d15, #2 │ │ │ │ strb r9, [r7, r3, lsl #6] │ │ │ │ @ instruction: 0x4610e9dd │ │ │ │ adcmi r9, r6, #8, 30 │ │ │ │ ldrtmi sp, [ip], #-2311 @ 0xfffff6f9 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ @@ -248418,85 +248389,85 @@ │ │ │ │ ldmibcs r4, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc} │ │ │ │ vmull.u q8, d20, d0[4] │ │ │ │ vmlal.u8 q9, d4, d1 │ │ │ │ rsclt r3, r5, #0, 6 │ │ │ │ streq lr, [r9], #-2688 @ 0xfffff580 │ │ │ │ streq pc, [r1], #-4 │ │ │ │ svceq 0x0002f1b8 │ │ │ │ - bleq 0x1fd5b0 │ │ │ │ + bleq 0x1fd538 │ │ │ │ streq lr, [r3], #-2564 @ 0xfffff5fc │ │ │ │ andeq pc, r1, r0 │ │ │ │ streq pc, [r1, #-261] @ 0xfffffefb │ │ │ │ @ instruction: 0xf108bf18 │ │ │ │ @ instruction: 0xf0090801 │ │ │ │ - b 0x14c513c │ │ │ │ + b 0x14c50c4 │ │ │ │ strls r0, [r3], #-1092 @ 0xfffffbbc │ │ │ │ streq lr, [r3], #-2592 @ 0xfffff5e0 │ │ │ │ andeq lr, r3, r0, lsl #20 │ │ │ │ strbeq lr, [r5, #2639] @ 0xa4f │ │ │ │ - b 0x14f29ac │ │ │ │ - b 0x14c5070 │ │ │ │ + b 0x14f2934 │ │ │ │ + b 0x14c4ff8 │ │ │ │ svclt 0x000873c4 │ │ │ │ movwls r4, #18088 @ 0x46a8 │ │ │ │ movwls r0, #32835 @ 0x8043 │ │ │ │ movweq pc, #4233 @ 0x1089 @ │ │ │ │ stmibeq r9, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc} │ │ │ │ - blvc 0xff3fd6a4 │ │ │ │ + blvc 0xff3fd62c │ │ │ │ strcs r4, [r0], #-1097 @ 0xfffffbb7 │ │ │ │ - bl 0x193fb4 │ │ │ │ + bl 0x193f3c │ │ │ │ smlabbls r7, r3, r3, r0 │ │ │ │ - b 0x14e7990 │ │ │ │ + b 0x14e7918 │ │ │ │ stmib sp, {r3, r4, r7, r8, r9}^ │ │ │ │ movwls r8, #21769 @ 0x5509 │ │ │ │ @ instruction: 0xf8599b07 │ │ │ │ @ instruction: 0xf8531024 │ │ │ │ - b 0xfe3e2e1c │ │ │ │ - blls 0x283194 │ │ │ │ + b 0xfe3e2da4 │ │ │ │ + blls 0x28311c │ │ │ │ @ instruction: 0xf8534640 │ │ │ │ strcc r5, [r2], #-36 @ 0xffffffdc │ │ │ │ @ instruction: 0xf8cd9b04 │ │ │ │ subsmi sl, sp, r0 │ │ │ │ @ instruction: 0xf8569b03 │ │ │ │ @ instruction: 0xf7272c04 │ │ │ │ - @ instruction: 0xf847ff27 │ │ │ │ + @ instruction: 0xf847ff63 │ │ │ │ @ instruction: 0xf8cd0c04 │ │ │ │ strtmi sl, [r9], -r0 │ │ │ │ strbmi r9, [r0], -r8, lsl #22 │ │ │ │ - blcs 0x340f14 │ │ │ │ - @ instruction: 0xff1cf727 │ │ │ │ + blcs 0x340e9c │ │ │ │ + @ instruction: 0xff58f727 │ │ │ │ @ instruction: 0xf8479b05 │ │ │ │ addsmi r0, ip, #8, 22 @ 0x2000 │ │ │ │ ldmib sp, {r1, r3, r4, r6, r7, r8, r9, ip, lr, pc}^ │ │ │ │ @ instruction: 0xf8dd8509 │ │ │ │ strbmi ip, [r5, #-44] @ 0xffffffd4 │ │ │ │ - bl 0x4391fc │ │ │ │ + bl 0x439184 │ │ │ │ andcs r0, r0, r8, lsl #6 │ │ │ │ stmia r3!, {r8, sp}^ │ │ │ │ - bl 0xfe9c31ec │ │ │ │ + bl 0xfe9c3174 │ │ │ │ addsmi r0, r5, #12, 4 @ 0xc0000000 │ │ │ │ strdlt sp, [sp], -r9 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0090f8cc │ │ │ │ @ instruction: 0x4607b093 │ │ │ │ - blls 0x867a4c │ │ │ │ + blls 0x8679d4 │ │ │ │ ldrsbthi pc, [r0], #-141 @ 0xffffff73 @ │ │ │ │ strcs r9, [r0, -r8, lsl #14] │ │ │ │ andcs pc, r1, r3, asr #7 │ │ │ │ vldmiacs r3, {s28-s106} │ │ │ │ @ instruction: 0xf00c2802 │ │ │ │ svclt 0x00180e01 │ │ │ │ sbcslt r3, lr, #1 │ │ │ │ - bleq 0xfe4bda3c │ │ │ │ + bleq 0xfe4bd9c4 │ │ │ │ orrcc pc, r0, r3, asr #7 │ │ │ │ sbceq fp, r4, r8, lsl pc │ │ │ │ sbcscs lr, r3, pc, asr #20 │ │ │ │ streq lr, [ip, #-2688] @ 0xfffff580 │ │ │ │ movwcc pc, #5059 @ 0x13c3 @ │ │ │ │ streq pc, [r1, #-5] │ │ │ │ streq pc, [r1], -r6, lsl #2 │ │ │ │ @@ -248515,44 +248486,44 @@ │ │ │ │ movwls r0, #20555 @ 0x504b │ │ │ │ movwls r0, #39075 @ 0x98a3 │ │ │ │ stmib sp, {r2, r8, r9, fp, sp}^ │ │ │ │ svclt 0x00284610 │ │ │ │ andls r2, pc, #4, 6 @ 0x10000000 │ │ │ │ ldcne 6, cr4, [r3, #-624] @ 0xfffffd90 │ │ │ │ stmdbls lr, {r2, r3, r8, r9, ip, pc} │ │ │ │ - bls 0x429ae0 │ │ │ │ + bls 0x429a68 │ │ │ │ eorcc pc, r5, r3, asr r8 @ │ │ │ │ eorcs pc, r5, r2, asr r8 @ │ │ │ │ stmdbls sl, {r0, r3, r7, r8, r9, ip, sp, pc} │ │ │ │ - beq 0x1bd8b8 │ │ │ │ + beq 0x1bd840 │ │ │ │ adcseq r9, ip, fp, lsl #20 │ │ │ │ stmdbeq r5, {r2, r3, r8, r9, fp, sp, lr, pc} │ │ │ │ strgt lr, [r6, -sp, asr #19] │ │ │ │ movwls r4, #12371 @ 0x3053 │ │ │ │ ldmdbne lr, {r0, r2, r3, r8, r9, fp, ip, pc} │ │ │ │ ldrmi r9, [ip], #-2824 @ 0xfffff4f8 │ │ │ │ eorvc pc, r5, fp, asr r8 @ │ │ │ │ ldmdavs r2!, {r0, r4, r6, r9, sl, lr} │ │ │ │ - blls 0x2102e0 │ │ │ │ + blls 0x210268 │ │ │ │ @ instruction: 0xf8cd4638 │ │ │ │ strcc r8, [r8], -r0 │ │ │ │ - cdp2 7, 8, cr15, cr10, cr7, {1} │ │ │ │ - blls 0x25af68 │ │ │ │ + cdp2 7, 12, cr15, cr6, cr7, {1} │ │ │ │ + blls 0x25aef0 │ │ │ │ @ instruction: 0xf8564638 │ │ │ │ strcc r2, [r8], #-3076 @ 0xfffff3fc │ │ │ │ @ instruction: 0xf8cd9903 │ │ │ │ @ instruction: 0xf7278000 │ │ │ │ - strbmi pc, [sp, #-3711] @ 0xfffff181 @ │ │ │ │ + strbmi pc, [sp, #-3771] @ 0xfffff145 @ │ │ │ │ stceq 8, cr15, [r4], {68} @ 0x44 │ │ │ │ ldmib sp, {r2, r5, r6, r7, r8, r9, fp, ip, lr, pc}^ │ │ │ │ - blls 0x374b20 │ │ │ │ + blls 0x374aa8 │ │ │ │ strbmi r4, [fp, #-1127] @ 0xfffffb99 │ │ │ │ strbmi sp, [sp], -r6, lsl #26 │ │ │ │ stmdbls sl, {r0, r2, r6, r7, r8, r9, sl, sp, lr, pc} │ │ │ │ - beq 0x1fd91c │ │ │ │ + beq 0x1fd8a4 │ │ │ │ bfi r4, r3, (invalid: 12:11) │ │ │ │ @ instruction: 0x4610e9dd │ │ │ │ adcmi r9, r6, #8, 30 │ │ │ │ ldrtmi sp, [ip], #-2311 @ 0xfffff6f9 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ smlatteq r2, r4, r8, lr │ │ │ │ addsmi r1, lr, #232448 @ 0x38c00 │ │ │ │ @@ -248566,81 +248537,81 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a0f8cc │ │ │ │ strmi fp, [r0], pc, lsl #1 │ │ │ │ streq pc, [r8, -r3, lsl #2] │ │ │ │ @ instruction: 0xf8cd9819 │ │ │ │ vmvn.i32 d24, #132 @ 0x00000084 │ │ │ │ - blx 0x18cbf74 │ │ │ │ + blx 0x18cbefc │ │ │ │ @ instruction: 0x2c02f980 │ │ │ │ stmdbeq r1, {r0, r3, r8, ip, sp, lr, pc} │ │ │ │ strcc fp, [r1], #-3864 @ 0xfffff0e8 │ │ │ │ - blcs 0xfe53d8bc │ │ │ │ + blcs 0xfe53d844 │ │ │ │ ldrbcs lr, [r0, #2639] @ 0xa4f │ │ │ │ stmibeq r9, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ - beq 0x17efb8 │ │ │ │ + beq 0x17ef40 │ │ │ │ rsceq fp, r6, r4, lsl pc │ │ │ │ - b 0xfe2548cc │ │ │ │ + b 0xfe254854 │ │ │ │ @ instruction: 0xf3c00b0b │ │ │ │ @ instruction: 0xf08a3300 │ │ │ │ @ instruction: 0xf00b0401 │ │ │ │ ldmeq r0!, {r0, r8, r9, fp}^ │ │ │ │ vmlaeq.f32 s28, s6, s23 │ │ │ │ - bleq 0x1fd7d8 │ │ │ │ + bleq 0x1fd760 │ │ │ │ streq pc, [r1, #-5] │ │ │ │ vstmiaeq r4, {s29-s107} │ │ │ │ - bl 0x190fbc │ │ │ │ + bl 0x190f44 │ │ │ │ @ instruction: 0xf020040c │ │ │ │ - b 0x14c2fc4 │ │ │ │ + b 0x14c2f4c │ │ │ │ andls r7, r8, #-536870900 @ 0xe000000c │ │ │ │ subeq lr, fp, #323584 @ 0x4f000 │ │ │ │ - b 0xa677e0 │ │ │ │ + b 0xa67768 │ │ │ │ andsmi r0, sp, r3, lsl #4 │ │ │ │ - b 0x14d4114 │ │ │ │ + b 0x14d409c │ │ │ │ ldrbeq r0, [r3, sl, asr #21] │ │ │ │ - bleq 0x3bdbe0 │ │ │ │ + bleq 0x3bdb68 │ │ │ │ rsbeq r9, fp, r9, lsl #6 │ │ │ │ movwls r4, #30277 @ 0x7645 │ │ │ │ tstpeq r0, #1073741824 @ p-variant is OBSOLETE @ 0x40000000 │ │ │ │ biceq lr, r0, #3072 @ 0xc00 │ │ │ │ stmdbvs fp, {r0, r2, r3, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ @ instruction: 0xf8cd9306 │ │ │ │ - blls 0x3b3098 │ │ │ │ + blls 0x3b3020 │ │ │ │ stmdavs r2!, {r4, r8, sl, ip, sp}^ │ │ │ │ - bne 0xff9e9424 │ │ │ │ + bne 0xff9e93ac │ │ │ │ stmdbhi r4, {r0, r1, r3, r4, r5, r6, r7, fp, sp, lr, pc} │ │ │ │ - bl 0x1d3130 │ │ │ │ + bl 0x1d30b8 │ │ │ │ andls r0, r4, #-2147483646 @ 0x80000002 │ │ │ │ andcs pc, sl, r3, asr r8 @ │ │ │ │ stmdals r5, {r4, sl, ip, sp} │ │ │ │ stmdbls r8, {r0, r1, r3, r6, fp, sp, lr} │ │ │ │ @ instruction: 0xf854404b │ │ │ │ andls r1, r2, r0, lsl ip │ │ │ │ ldmdbls r8, {r1, r2, r3, r9, sl, lr} │ │ │ │ ldmdb r7, {r0, r1, r8, ip, pc}^ │ │ │ │ stmib sp, {r1, r8}^ │ │ │ │ strbmi r0, [r0], -r0, lsl #2 │ │ │ │ @ instruction: 0xf7274649 │ │ │ │ - ldrtmi pc, [r2], -r9, lsr #29 @ │ │ │ │ + ldrtmi pc, [r2], -r5, ror #29 @ │ │ │ │ stmdb r5, {r3, r4, r9, sl, fp, ip, pc}^ │ │ │ │ strbmi r0, [r0], -r4, lsl #2 │ │ │ │ strbmi r9, [r9], -r3, lsl #12 │ │ │ │ strls r9, [r2], -r7, lsl #28 │ │ │ │ stmdbhi r4, {r0, r1, r2, r4, r5, r6, r7, fp, sp, lr, pc} │ │ │ │ stmdbhi r0, {r0, r2, r3, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ @ instruction: 0xf7279b04 │ │ │ │ - blls 0x2c2abc │ │ │ │ + blls 0x2c2b34 │ │ │ │ tsteq r2, r5, asr #18 │ │ │ │ bicle r4, sl, fp, asr r5 │ │ │ │ stmdbvs fp, {r0, r2, r3, r4, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ ldrsbthi pc, [r4], -sp @ │ │ │ │ stmdble r8, {r0, r4, r5, r7, r8, sl, lr} │ │ │ │ andcs r4, r0, r6, asr #8 │ │ │ │ stmia r6!, {r8, sp}^ │ │ │ │ - bl 0xfea83480 │ │ │ │ + bl 0xfea83408 │ │ │ │ ldrmi r0, [r9, #776] @ 0x308 │ │ │ │ strdlt sp, [pc], -r9 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ @@ -248648,22 +248619,22 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ strcs pc, [r1], #-963 @ 0xfffffc3d │ │ │ │ stccs 2, cr11, [r2], {222} @ 0xde │ │ │ │ streq pc, [r1], -r6, lsl #2 │ │ │ │ strcc fp, [r1], #-3864 @ 0xfffff0e8 │ │ │ │ - b 0x14d4ab8 │ │ │ │ + b 0x14d4a40 │ │ │ │ ldrmi r0, [r1], r6, asr #13 │ │ │ │ rsceq fp, r4, r4, lsl pc │ │ │ │ @ instruction: 0x460d4634 │ │ │ │ - bl 0x14aae4 │ │ │ │ + bl 0x14aa6c │ │ │ │ @ instruction: 0xf8350a04 │ │ │ │ strbmi r0, [r9], -r2, lsl #22 │ │ │ │ - stc2 7, cr15, [ip, #588] @ 0x24c │ │ │ │ + stc2l 7, cr15, [r8, #588] @ 0x24c │ │ │ │ svceq 0x0002f827 │ │ │ │ mvnsle r4, r5, asr r5 │ │ │ │ stmdble r9, {r1, r2, r5, r7, r9, lr} │ │ │ │ movweq lr, #19208 @ 0x4b08 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ smlatteq r2, r3, r8, lr │ │ │ │ andeq lr, r8, #166912 @ 0x28c00 │ │ │ │ @@ -248677,22 +248648,22 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ strcs pc, [r1], #-963 @ 0xfffffc3d │ │ │ │ stccs 2, cr11, [r2], {222} @ 0xde │ │ │ │ streq pc, [r1], -r6, lsl #2 │ │ │ │ strcc fp, [r1], #-3864 @ 0xfffff0e8 │ │ │ │ - b 0x14d4b2c │ │ │ │ + b 0x14d4ab4 │ │ │ │ ldrmi r0, [r1], r6, asr #13 │ │ │ │ rsceq fp, r4, r4, lsl pc │ │ │ │ @ instruction: 0x460d4634 │ │ │ │ - bl 0x14ad58 │ │ │ │ + bl 0x14ace0 │ │ │ │ @ instruction: 0xf8550a04 │ │ │ │ strbmi r0, [r9], -r4, lsl #22 │ │ │ │ - ldc2l 7, cr15, [ip, #588]! @ 0x24c │ │ │ │ + mrc2 7, 1, pc, cr8, cr3, {4} │ │ │ │ svceq 0x0004f847 │ │ │ │ mvnsle r4, sl, lsr #11 │ │ │ │ stmdble r9, {r1, r2, r5, r7, r9, lr} │ │ │ │ movweq lr, #19208 @ 0x4b08 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ smlatteq r2, r3, r8, lr │ │ │ │ andeq lr, r8, #166912 @ 0x28c00 │ │ │ │ @@ -248706,22 +248677,22 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ strcs pc, [r1], #-963 @ 0xfffffc3d │ │ │ │ stccs 2, cr11, [r2], {222} @ 0xde │ │ │ │ streq pc, [r1], -r6, lsl #2 │ │ │ │ strcc fp, [r1], #-3864 @ 0xfffff0e8 │ │ │ │ - b 0x14d4ba0 │ │ │ │ + b 0x14d4b28 │ │ │ │ ldrmi r0, [r1], r6, asr #13 │ │ │ │ rsceq fp, r4, r4, lsl pc │ │ │ │ @ instruction: 0x460d4634 │ │ │ │ - bl 0x14adcc │ │ │ │ + bl 0x14ad54 │ │ │ │ @ instruction: 0xf8550a04 │ │ │ │ strbmi r0, [r9], -r4, lsl #22 │ │ │ │ - stc2l 7, cr15, [r6, #588] @ 0x24c │ │ │ │ + mcr2 7, 0, pc, cr2, cr3, {4} @ │ │ │ │ svceq 0x0004f847 │ │ │ │ mvnsle r4, sl, lsr #11 │ │ │ │ stmdble r9, {r1, r2, r5, r7, r9, lr} │ │ │ │ movweq lr, #19208 @ 0x4b08 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ smlatteq r2, r3, r8, lr │ │ │ │ andeq lr, r8, #166912 @ 0x28c00 │ │ │ │ @@ -248735,29 +248706,29 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ strcs pc, [r1], #-963 @ 0xfffffc3d │ │ │ │ stccs 2, cr11, [r2], {222} @ 0xde │ │ │ │ streq pc, [r1], -r6, lsl #2 │ │ │ │ strcc fp, [r1], #-3864 @ 0xfffff0e8 │ │ │ │ - b 0x14d4c14 │ │ │ │ + b 0x14d4b9c │ │ │ │ ldrmi r0, [r2], r6, asr #13 │ │ │ │ rsceq fp, r4, r4, lsl pc │ │ │ │ @ instruction: 0x460d4634 │ │ │ │ streq pc, [r8, -r0, lsr #3] │ │ │ │ stmdbeq r4, {r0, r8, r9, fp, sp, lr, pc} │ │ │ │ strdeq lr, [r2, -r5] │ │ │ │ @ instruction: 0xf7934652 │ │ │ │ - stmib r7!, {r0, r1, r2, r3, r7, r8, sl, fp, ip, sp, lr, pc}^ │ │ │ │ + stmib r7!, {r0, r1, r3, r6, r7, r8, sl, fp, ip, sp, lr, pc}^ │ │ │ │ strmi r0, [r9, #258]! @ 0x102 │ │ │ │ adcmi sp, r6, #-2147483587 @ 0x8000003d │ │ │ │ - bl 0x339664 │ │ │ │ + bl 0x3395ec │ │ │ │ andcs r0, r0, r4, lsl #6 │ │ │ │ stmia r3!, {r8, sp}^ │ │ │ │ - bl 0xfe9c3654 │ │ │ │ + bl 0xfe9c35dc │ │ │ │ addsmi r0, r6, #8, 4 @ 0x80000000 │ │ │ │ strdcs sp, [r0], -r9 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ svclt 0x000087f0 │ │ │ │ @@ -248765,22 +248736,22 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ strcs pc, [r1], #-963 @ 0xfffffc3d │ │ │ │ stccs 2, cr11, [r2], {222} @ 0xde │ │ │ │ streq pc, [r1], -r6, lsl #2 │ │ │ │ strcc fp, [r1], #-3864 @ 0xfffff0e8 │ │ │ │ - b 0x14d4c8c │ │ │ │ + b 0x14d4c14 │ │ │ │ ldrmi r0, [r1], r6, asr #13 │ │ │ │ rsceq fp, r4, r4, lsl pc │ │ │ │ @ instruction: 0x460d4634 │ │ │ │ - bl 0x14acb8 │ │ │ │ + bl 0x14ac40 │ │ │ │ @ instruction: 0xf8350a04 │ │ │ │ strbmi r0, [r9], -r2, lsl #22 │ │ │ │ - mrc2 7, 0, pc, cr8, cr3, {4} │ │ │ │ + mrc2 7, 2, pc, cr4, cr3, {4} │ │ │ │ svceq 0x0002f827 │ │ │ │ mvnsle r4, r5, asr r5 │ │ │ │ stmdble r9, {r1, r2, r5, r7, r9, lr} │ │ │ │ movweq lr, #19208 @ 0x4b08 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ smlatteq r2, r3, r8, lr │ │ │ │ andeq lr, r8, #166912 @ 0x28c00 │ │ │ │ @@ -248794,22 +248765,22 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ strcs pc, [r1], #-963 @ 0xfffffc3d │ │ │ │ stccs 2, cr11, [r2], {222} @ 0xde │ │ │ │ streq pc, [r1], -r6, lsl #2 │ │ │ │ strcc fp, [r1], #-3864 @ 0xfffff0e8 │ │ │ │ - b 0x14d4d00 │ │ │ │ + b 0x14d4c88 │ │ │ │ ldrmi r0, [r1], r6, asr #13 │ │ │ │ rsceq fp, r4, r4, lsl pc │ │ │ │ @ instruction: 0x460d4634 │ │ │ │ - bl 0x14af2c │ │ │ │ + bl 0x14aeb4 │ │ │ │ @ instruction: 0xf8550a04 │ │ │ │ strbmi r0, [r9], -r4, lsl #22 │ │ │ │ - mrc2 7, 2, pc, cr4, cr3, {4} │ │ │ │ + mrc2 7, 4, pc, cr0, cr3, {4} │ │ │ │ svceq 0x0004f847 │ │ │ │ mvnsle r4, sl, lsr #11 │ │ │ │ stmdble r9, {r1, r2, r5, r7, r9, lr} │ │ │ │ movweq lr, #19208 @ 0x4b08 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ smlatteq r2, r3, r8, lr │ │ │ │ andeq lr, r8, #166912 @ 0x28c00 │ │ │ │ @@ -248823,22 +248794,22 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ strcs pc, [r1], #-963 @ 0xfffffc3d │ │ │ │ stccs 2, cr11, [r2], {222} @ 0xde │ │ │ │ streq pc, [r1], -r6, lsl #2 │ │ │ │ strcc fp, [r1], #-3864 @ 0xfffff0e8 │ │ │ │ - b 0x14d4d74 │ │ │ │ + b 0x14d4cfc │ │ │ │ ldrmi r0, [r1], r6, asr #13 │ │ │ │ rsceq fp, r4, r4, lsl pc │ │ │ │ @ instruction: 0x460d4634 │ │ │ │ - bl 0x14afa0 │ │ │ │ + bl 0x14af28 │ │ │ │ @ instruction: 0xf8550a04 │ │ │ │ strbmi r0, [r9], -r4, lsl #22 │ │ │ │ - mrc2 7, 0, pc, cr14, cr3, {4} │ │ │ │ + mrc2 7, 2, pc, cr10, cr3, {4} │ │ │ │ svceq 0x0004f847 │ │ │ │ mvnsle r4, sl, lsr #11 │ │ │ │ stmdble r9, {r1, r2, r5, r7, r9, lr} │ │ │ │ movweq lr, #19208 @ 0x4b08 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ smlatteq r2, r3, r8, lr │ │ │ │ andeq lr, r8, #166912 @ 0x28c00 │ │ │ │ @@ -248852,29 +248823,29 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ strcs pc, [r1], #-963 @ 0xfffffc3d │ │ │ │ stccs 2, cr11, [r2], {222} @ 0xde │ │ │ │ streq pc, [r1], -r6, lsl #2 │ │ │ │ strcc fp, [r1], #-3864 @ 0xfffff0e8 │ │ │ │ - b 0x14d4de8 │ │ │ │ + b 0x14d4d70 │ │ │ │ ldrmi r0, [r2], r6, asr #13 │ │ │ │ rsceq fp, r4, r4, lsl pc │ │ │ │ @ instruction: 0x460d4634 │ │ │ │ streq pc, [r8, -r0, lsr #3] │ │ │ │ stmdbeq r4, {r0, r8, r9, fp, sp, lr, pc} │ │ │ │ strdeq lr, [r2, -r5] │ │ │ │ @ instruction: 0xf7934652 │ │ │ │ - stmib r7!, {r0, r1, r2, r5, r6, r7, r8, sl, fp, ip, sp, lr, pc}^ │ │ │ │ + stmib r7!, {r0, r1, r5, r9, sl, fp, ip, sp, lr, pc}^ │ │ │ │ strmi r0, [r9, #258]! @ 0x102 │ │ │ │ adcmi sp, r6, #-2147483587 @ 0x8000003d │ │ │ │ - bl 0x339838 │ │ │ │ + bl 0x3397c0 │ │ │ │ andcs r0, r0, r4, lsl #6 │ │ │ │ stmia r3!, {r8, sp}^ │ │ │ │ - bl 0xfe9c3828 │ │ │ │ + bl 0xfe9c37b0 │ │ │ │ addsmi r0, r6, #8, 4 @ 0x80000000 │ │ │ │ strdcs sp, [r0], -r9 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ svclt 0x000087f0 │ │ │ │ @@ -248882,22 +248853,22 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ strcs pc, [r1], #-963 @ 0xfffffc3d │ │ │ │ stccs 2, cr11, [r2], {222} @ 0xde │ │ │ │ streq pc, [r1], -r6, lsl #2 │ │ │ │ strcc fp, [r1], #-3864 @ 0xfffff0e8 │ │ │ │ - b 0x14d4e60 │ │ │ │ + b 0x14d4de8 │ │ │ │ ldrmi r0, [r1], r6, asr #13 │ │ │ │ rsceq fp, r4, r4, lsl pc │ │ │ │ @ instruction: 0x460d4634 │ │ │ │ - bl 0x14ae8c │ │ │ │ + bl 0x14ae14 │ │ │ │ @ instruction: 0xf8350a04 │ │ │ │ strbmi r0, [r9], -r2, lsl #22 │ │ │ │ - blx 0xe41134 │ │ │ │ + blx 0x1d410bc │ │ │ │ svceq 0x0002f827 │ │ │ │ mvnsle r4, sl, lsr #11 │ │ │ │ stmdble r9, {r1, r2, r5, r7, r9, lr} │ │ │ │ movweq lr, #19208 @ 0x4b08 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ smlatteq r2, r3, r8, lr │ │ │ │ andeq lr, r8, #166912 @ 0x28c00 │ │ │ │ @@ -248911,22 +248882,22 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ strcs pc, [r1], #-963 @ 0xfffffc3d │ │ │ │ stccs 2, cr11, [r2], {222} @ 0xde │ │ │ │ streq pc, [r1], -r6, lsl #2 │ │ │ │ strcc fp, [r1], #-3864 @ 0xfffff0e8 │ │ │ │ - b 0x14d4ed4 │ │ │ │ + b 0x14d4e5c │ │ │ │ ldrmi r0, [r1], r6, asr #13 │ │ │ │ rsceq fp, r4, r4, lsl pc │ │ │ │ @ instruction: 0x460d4634 │ │ │ │ - bl 0x14b100 │ │ │ │ + bl 0x14b088 │ │ │ │ @ instruction: 0xf8550a04 │ │ │ │ strbmi r0, [r9], -r4, lsl #22 │ │ │ │ - blx 0x1c411a8 │ │ │ │ + blx 0xfeb41130 │ │ │ │ svceq 0x0004f847 │ │ │ │ mvnsle r4, sl, lsr #11 │ │ │ │ stmdble r9, {r1, r2, r5, r7, r9, lr} │ │ │ │ movweq lr, #19208 @ 0x4b08 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ smlatteq r2, r3, r8, lr │ │ │ │ andeq lr, r8, #166912 @ 0x28c00 │ │ │ │ @@ -248940,22 +248911,22 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ strcs pc, [r1], #-963 @ 0xfffffc3d │ │ │ │ stccs 2, cr11, [r2], {222} @ 0xde │ │ │ │ streq pc, [r1], -r6, lsl #2 │ │ │ │ strcc fp, [r1], #-3864 @ 0xfffff0e8 │ │ │ │ - b 0x14d4f48 │ │ │ │ + b 0x14d4ed0 │ │ │ │ ldrmi r0, [r1], r6, asr #13 │ │ │ │ rsceq fp, r4, r4, lsl pc │ │ │ │ @ instruction: 0x460d4634 │ │ │ │ - bl 0x14b174 │ │ │ │ + bl 0x14b0fc │ │ │ │ @ instruction: 0xf8550a04 │ │ │ │ strbmi r0, [r9], -r4, lsl #22 │ │ │ │ - blx 0x16c13ae │ │ │ │ + blx 0xfe5c1336 │ │ │ │ svceq 0x0004f847 │ │ │ │ mvnsle r4, r5, asr r5 │ │ │ │ stmdble r9, {r1, r2, r5, r7, r9, lr} │ │ │ │ movweq lr, #19208 @ 0x4b08 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ smlatteq r2, r3, r8, lr │ │ │ │ andeq lr, r8, #166912 @ 0x28c00 │ │ │ │ @@ -248969,22 +248940,22 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ strcs pc, [r1], #-963 @ 0xfffffc3d │ │ │ │ stccs 2, cr11, [r2], {222} @ 0xde │ │ │ │ streq pc, [r1], -r6, lsl #2 │ │ │ │ strcc fp, [r1], #-3864 @ 0xfffff0e8 │ │ │ │ - b 0x14d4fbc │ │ │ │ + b 0x14d4f44 │ │ │ │ ldrmi r0, [r1], r6, asr #13 │ │ │ │ rsceq fp, r4, r4, lsl pc │ │ │ │ @ instruction: 0x460d4634 │ │ │ │ - bl 0x14b1e8 │ │ │ │ + bl 0x14b170 │ │ │ │ @ instruction: 0xf8550a04 │ │ │ │ strbmi r0, [r9], -r4, lsl #22 │ │ │ │ - blx 0xfed41422 │ │ │ │ + blx 0xffc413aa │ │ │ │ svceq 0x0004f847 │ │ │ │ mvnsle r4, sl, lsr #11 │ │ │ │ stmdble r9, {r1, r2, r5, r7, r9, lr} │ │ │ │ movweq lr, #19208 @ 0x4b08 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ smlatteq r2, r3, r8, lr │ │ │ │ andeq lr, r8, #166912 @ 0x28c00 │ │ │ │ @@ -248998,22 +248969,22 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ strcs pc, [r1], #-963 @ 0xfffffc3d │ │ │ │ stccs 2, cr11, [r2], {222} @ 0xde │ │ │ │ streq pc, [r1], -r6, lsl #2 │ │ │ │ strcc fp, [r1], #-3864 @ 0xfffff0e8 │ │ │ │ - b 0x14d5030 │ │ │ │ + b 0x14d4fb8 │ │ │ │ ldrmi r0, [r1], r6, asr #13 │ │ │ │ rsceq fp, r4, r4, lsl pc │ │ │ │ @ instruction: 0x460d4634 │ │ │ │ - bl 0x14b25c │ │ │ │ + bl 0x14b1e4 │ │ │ │ @ instruction: 0xf8550a04 │ │ │ │ strbmi r0, [r9], -r4, lsl #22 │ │ │ │ - blx 0xffec1494 │ │ │ │ + blx 0xdc141e │ │ │ │ svceq 0x0004f847 │ │ │ │ mvnsle r4, sl, lsr #11 │ │ │ │ stmdble r9, {r1, r2, r5, r7, r9, lr} │ │ │ │ movweq lr, #19208 @ 0x4b08 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ smlatteq r2, r3, r8, lr │ │ │ │ andeq lr, r8, #166912 @ 0x28c00 │ │ │ │ @@ -249027,22 +248998,22 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ strcs pc, [r1], #-963 @ 0xfffffc3d │ │ │ │ stccs 2, cr11, [r2], {222} @ 0xde │ │ │ │ streq pc, [r1], -r6, lsl #2 │ │ │ │ strcc fp, [r1], #-3864 @ 0xfffff0e8 │ │ │ │ - b 0x14d50a4 │ │ │ │ + b 0x14d502c │ │ │ │ ldrmi r0, [r1], r6, asr #13 │ │ │ │ rsceq fp, r4, r4, lsl pc │ │ │ │ @ instruction: 0x460d4634 │ │ │ │ - bl 0x14b2d0 │ │ │ │ + bl 0x14b258 │ │ │ │ @ instruction: 0xf8550a04 │ │ │ │ strbmi r0, [r9], -r4, lsl #22 │ │ │ │ - blx 0x154150a │ │ │ │ + blx 0xfe441492 │ │ │ │ svceq 0x0004f847 │ │ │ │ mvnsle r4, sl, lsr #11 │ │ │ │ stmdble r9, {r1, r2, r5, r7, r9, lr} │ │ │ │ movweq lr, #19208 @ 0x4b08 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ smlatteq r2, r3, r8, lr │ │ │ │ andeq lr, r8, #166912 @ 0x28c00 │ │ │ │ @@ -249056,22 +249027,22 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ strcs pc, [r1], #-963 @ 0xfffffc3d │ │ │ │ stccs 2, cr11, [r2], {222} @ 0xde │ │ │ │ streq pc, [r1], -r6, lsl #2 │ │ │ │ strcc fp, [r1], #-3864 @ 0xfffff0e8 │ │ │ │ - b 0x14d5118 │ │ │ │ + b 0x14d50a0 │ │ │ │ ldrmi r0, [r1], r6, asr #13 │ │ │ │ rsceq fp, r4, r4, lsl pc │ │ │ │ @ instruction: 0x460d4634 │ │ │ │ - bl 0x14b144 │ │ │ │ + bl 0x14b0cc │ │ │ │ @ instruction: 0xf9350a04 │ │ │ │ strbmi r0, [r9], -r2, lsl #22 │ │ │ │ - blx 0xffb413fe │ │ │ │ + stc2 7, cr15, [r4], #-200 @ 0xffffff38 │ │ │ │ svceq 0x0002f827 │ │ │ │ mvnsle r4, sl, lsr #11 │ │ │ │ stmdble r9, {r1, r2, r5, r7, r9, lr} │ │ │ │ movweq lr, #19208 @ 0x4b08 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ smlatteq r2, r3, r8, lr │ │ │ │ andeq lr, r8, #166912 @ 0x28c00 │ │ │ │ @@ -249085,22 +249056,22 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ strcs pc, [r1], #-963 @ 0xfffffc3d │ │ │ │ stccs 2, cr11, [r2], {222} @ 0xde │ │ │ │ streq pc, [r1], -r6, lsl #2 │ │ │ │ strcc fp, [r1], #-3864 @ 0xfffff0e8 │ │ │ │ - b 0x14d518c │ │ │ │ + b 0x14d5114 │ │ │ │ ldrmi r0, [r1], r6, asr #13 │ │ │ │ rsceq fp, r4, r4, lsl pc │ │ │ │ @ instruction: 0x460d4634 │ │ │ │ - bl 0x14b1b8 │ │ │ │ + bl 0x14b140 │ │ │ │ @ instruction: 0xf8350a04 │ │ │ │ strbmi r0, [r9], -r2, lsl #22 │ │ │ │ - mcr2 7, 5, pc, cr14, cr3, {1} @ │ │ │ │ + mcr2 7, 7, pc, cr10, cr3, {1} @ │ │ │ │ svceq 0x0002f827 │ │ │ │ mvnsle r4, sl, lsr #11 │ │ │ │ stmdble r9, {r1, r2, r5, r7, r9, lr} │ │ │ │ movweq lr, #19208 @ 0x4b08 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ smlatteq r2, r3, r8, lr │ │ │ │ andeq lr, r8, #166912 @ 0x28c00 │ │ │ │ @@ -249114,31 +249085,31 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ strcs pc, [r1], #-963 @ 0xfffffc3d │ │ │ │ stccs 2, cr11, [r2], {222} @ 0xde │ │ │ │ streq pc, [r1], -r6, lsl #2 │ │ │ │ strcc fp, [r1], #-3864 @ 0xfffff0e8 │ │ │ │ - b 0x14d5200 │ │ │ │ + b 0x14d5188 │ │ │ │ ldrmi r0, [r7], -r6, asr #13 │ │ │ │ rsceq fp, r4, r4, lsl pc │ │ │ │ @ instruction: 0x460d4634 │ │ │ │ stmdbeq r2, {r5, r7, r8, ip, sp, lr, pc} │ │ │ │ - beq 0x23e418 │ │ │ │ + beq 0x23e3a0 │ │ │ │ ldmdahi fp!, {r0, r1, r2, sp, lr, pc} │ │ │ │ @ instruction: 0xf04345aa │ │ │ │ eorshi r0, fp, r1, lsl #6 │ │ │ │ svcgt 0x0002f829 │ │ │ │ @ instruction: 0xf835d010 │ │ │ │ ldrtmi r0, [r9], -r2, lsl #22 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ movwmi pc, #1056 @ 0x420 @ │ │ │ │ svcmi 0x00f8f5b3 │ │ │ │ @ instruction: 0xf72fdced │ │ │ │ - strmi pc, [sl, #3131]! @ 0xc3b │ │ │ │ + strmi pc, [sl, #3191]! @ 0xc77 │ │ │ │ @ instruction: 0xf8294684 │ │ │ │ mvnle ip, r2, lsl #30 │ │ │ │ andle r4, r9, #180, 4 @ 0x4000000b │ │ │ │ movweq lr, #19208 @ 0x4b08 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ smlatteq r2, r3, r8, lr │ │ │ │ andeq lr, r8, #166912 @ 0x28c00 │ │ │ │ @@ -249151,31 +249122,31 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ strcs pc, [r1], #-963 @ 0xfffffc3d │ │ │ │ stccs 2, cr11, [r2], {222} @ 0xde │ │ │ │ streq pc, [r1], -r6, lsl #2 │ │ │ │ strcc fp, [r1], #-3864 @ 0xfffff0e8 │ │ │ │ - b 0x14d5294 │ │ │ │ + b 0x14d521c │ │ │ │ ldrmi r0, [r7], -r6, asr #13 │ │ │ │ rsceq fp, r4, r4, lsl pc │ │ │ │ @ instruction: 0x460d4634 │ │ │ │ stmdbeq r2, {r5, r7, r8, ip, sp, lr, pc} │ │ │ │ - beq 0x23e4ac │ │ │ │ + beq 0x23e434 │ │ │ │ ldmdahi fp!, {r0, r1, r2, sp, lr, pc} │ │ │ │ @ instruction: 0xf04345aa │ │ │ │ eorshi r0, fp, r1, lsl #6 │ │ │ │ svcgt 0x0002f829 │ │ │ │ @ instruction: 0xf835d010 │ │ │ │ ldrtmi r0, [r9], -r2, lsl #22 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ movwmi pc, #1056 @ 0x420 @ │ │ │ │ svcmi 0x00f8f5b3 │ │ │ │ @ instruction: 0xf731dced │ │ │ │ - strmi pc, [sl, #2851]! @ 0xb23 │ │ │ │ + strmi pc, [sl, #2911]! @ 0xb5f │ │ │ │ @ instruction: 0xf8294684 │ │ │ │ mvnle ip, r2, lsl #30 │ │ │ │ andle r4, r9, #180, 4 @ 0x4000000b │ │ │ │ movweq lr, #19208 @ 0x4b08 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ smlatteq r2, r3, r8, lr │ │ │ │ andeq lr, r8, #166912 @ 0x28c00 │ │ │ │ @@ -249188,85 +249159,85 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ strcs pc, [r1], #-963 @ 0xfffffc3d │ │ │ │ stccs 2, cr11, [r2], {222} @ 0xde │ │ │ │ streq pc, [r1], -r6, lsl #2 │ │ │ │ strcc fp, [r1], #-3864 @ 0xfffff0e8 │ │ │ │ - b 0x14d5144 │ │ │ │ + b 0x14d50cc │ │ │ │ ldrmi r0, [r0], r6, asr #13 │ │ │ │ rsceq fp, r4, r4, lsl pc │ │ │ │ @ instruction: 0x460d4634 │ │ │ │ - beq 0x1bffb8 │ │ │ │ + beq 0x1bff40 │ │ │ │ stmdbeq r4, {r0, r8, r9, fp, sp, lr, pc} │ │ │ │ - blne 0x1c1a14 │ │ │ │ + blne 0x1c199c │ │ │ │ andcs r4, r0, r2, asr #12 │ │ │ │ - blx 0xff2c161c │ │ │ │ - b 0x14d4ff0 │ │ │ │ + blx 0x1c15a6 │ │ │ │ + b 0x14d4f78 │ │ │ │ @ instruction: 0xf82a70e0 │ │ │ │ mvnsle r0, r2, lsl #30 │ │ │ │ stmdble r7, {r1, r2, r5, r7, r9, lr} │ │ │ │ andcs r1, r0, fp, lsr r9 │ │ │ │ stmia r3!, {r8, sp}^ │ │ │ │ - blne 0xff783d6c │ │ │ │ + blne 0xff783cf4 │ │ │ │ ldmle sl!, {r1, r2, r4, r7, r9, lr}^ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0x87f0e8bd │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ strcs pc, [r1], #-963 @ 0xfffffc3d │ │ │ │ stccs 2, cr11, [r2], {222} @ 0xde │ │ │ │ streq pc, [r1], -r6, lsl #2 │ │ │ │ strcc fp, [r1], #-3864 @ 0xfffff0e8 │ │ │ │ - b 0x14d51bc │ │ │ │ + b 0x14d5144 │ │ │ │ ldrmi r0, [r0], r6, asr #13 │ │ │ │ rsceq fp, r4, r4, lsl pc │ │ │ │ @ instruction: 0x460d4634 │ │ │ │ - beq 0x240030 │ │ │ │ + beq 0x23ffb8 │ │ │ │ stmdbeq r4, {r0, r8, r9, fp, sp, lr, pc} │ │ │ │ - blne 0x241b0c │ │ │ │ + blne 0x241a94 │ │ │ │ andcs r4, r0, r2, asr #12 │ │ │ │ - blx 0xfe5c1694 │ │ │ │ - b 0x14d5068 │ │ │ │ + blx 0xff4c161c │ │ │ │ + b 0x14d4ff0 │ │ │ │ @ instruction: 0xf84a70e0 │ │ │ │ mvnsle r0, r4, lsl #30 │ │ │ │ stmdble r7, {r1, r2, r5, r7, r9, lr} │ │ │ │ andcs r1, r0, fp, lsr r9 │ │ │ │ stmia r3!, {r8, sp}^ │ │ │ │ - blne 0xff783de4 │ │ │ │ + blne 0xff783d6c │ │ │ │ ldmle sl!, {r1, r2, r4, r7, r9, lr}^ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0x87f0e8bd │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strcs pc, [r1], #-963 @ 0xfffffc3d │ │ │ │ stccs 2, cr11, [r2], {223} @ 0xdf │ │ │ │ streq pc, [r1, -r7, lsl #2] │ │ │ │ strcc fp, [r1], #-3864 @ 0xfffff0e8 │ │ │ │ - b 0x14efc20 │ │ │ │ + b 0x14efba8 │ │ │ │ strmi r0, [r0], r7, asr #15 │ │ │ │ rsceq fp, r4, r4, lsl pc │ │ │ │ @ instruction: 0x4692463c │ │ │ │ @ instruction: 0xf1a0460d │ │ │ │ - bl 0x14524c │ │ │ │ + bl 0x1451d4 │ │ │ │ ldm r5!, {r2, r8, fp}^ │ │ │ │ andcs r2, r0, r2, lsl #6 │ │ │ │ @ instruction: 0xf8cd2100 │ │ │ │ @ instruction: 0xf735a000 │ │ │ │ - strbne pc, [r3, fp, lsr #21] @ │ │ │ │ + strbne pc, [r3, r7, ror #21] @ │ │ │ │ svccc 0x0008f846 │ │ │ │ rsbsvs r4, r3, r9, lsr #11 │ │ │ │ adcmi sp, r7, #1073741884 @ 0x4000003c │ │ │ │ strbmi sp, [r4], #-2312 @ 0xfffff6f8 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ smlatteq r2, r4, r8, lr │ │ │ │ movweq lr, #35748 @ 0x8ba4 │ │ │ │ @@ -249281,23 +249252,23 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ strcs pc, [r1], #-963 @ 0xfffffc3d │ │ │ │ stccs 2, cr11, [r2], {222} @ 0xde │ │ │ │ streq pc, [r1], -r6, lsl #2 │ │ │ │ strcc fp, [r1], #-3864 @ 0xfffff0e8 │ │ │ │ - b 0x14d52b8 │ │ │ │ + b 0x14d5240 │ │ │ │ ldrmi r0, [r0], r6, asr #13 │ │ │ │ rsceq fp, r4, r4, lsl pc │ │ │ │ @ instruction: 0x460d4634 │ │ │ │ - beq 0x1c012c │ │ │ │ + beq 0x1c00b4 │ │ │ │ stmdbeq r4, {r0, r8, r9, fp, sp, lr, pc} │ │ │ │ - blne 0x1c1b88 │ │ │ │ + blne 0x1c1b10 │ │ │ │ andcs r4, r0, r2, asr #12 │ │ │ │ - blx 0x441790 │ │ │ │ + blx 0x1341718 │ │ │ │ @ instruction: 0xf04f2800 │ │ │ │ svclt 0x00c830ff │ │ │ │ strmi r2, [r9, #0]! │ │ │ │ svceq 0x0002f82a │ │ │ │ adcmi sp, r6, #240, 2 @ 0x3c │ │ │ │ ldmdbne fp!, {r0, r1, r2, r8, fp, ip, lr, pc} │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ @@ -249313,23 +249284,23 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ strcs pc, [r1], #-963 @ 0xfffffc3d │ │ │ │ stccs 2, cr11, [r2], {222} @ 0xde │ │ │ │ streq pc, [r1], -r6, lsl #2 │ │ │ │ strcc fp, [r1], #-3864 @ 0xfffff0e8 │ │ │ │ - b 0x14d5338 │ │ │ │ + b 0x14d52c0 │ │ │ │ ldrmi r0, [r0], r6, asr #13 │ │ │ │ rsceq fp, r4, r4, lsl pc │ │ │ │ @ instruction: 0x460d4634 │ │ │ │ - beq 0x2401ac │ │ │ │ + beq 0x240134 │ │ │ │ stmdbeq r4, {r0, r8, r9, fp, sp, lr, pc} │ │ │ │ - blne 0x241c88 │ │ │ │ + blne 0x241c10 │ │ │ │ andcs r4, r0, r2, asr #12 │ │ │ │ - @ instruction: 0xf9d4f735 │ │ │ │ + blx 0x541798 │ │ │ │ @ instruction: 0xf04f2800 │ │ │ │ svclt 0x00c830ff │ │ │ │ strmi r2, [r9, #0]! │ │ │ │ svceq 0x0004f84a │ │ │ │ adcmi sp, r6, #240, 2 @ 0x3c │ │ │ │ ldmdbne fp!, {r0, r1, r2, r8, fp, ip, lr, pc} │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ @@ -249345,25 +249316,25 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strcs pc, [r1], #-963 @ 0xfffffc3d │ │ │ │ stccs 2, cr11, [r2], {223} @ 0xdf │ │ │ │ streq pc, [r1, -r7, lsl #2] │ │ │ │ strcc fp, [r1], #-3864 @ 0xfffff0e8 │ │ │ │ - b 0x14efda4 │ │ │ │ + b 0x14efd2c │ │ │ │ strmi r0, [r0], r7, asr #15 │ │ │ │ rsceq fp, r4, r4, lsl pc │ │ │ │ @ instruction: 0x4692463c │ │ │ │ @ instruction: 0xf1a0460d │ │ │ │ - bl 0x1453d0 │ │ │ │ + bl 0x145358 │ │ │ │ ldm r5!, {r2, r8, fp}^ │ │ │ │ andcs r2, r0, r2, lsl #6 │ │ │ │ @ instruction: 0xf8cd2100 │ │ │ │ @ instruction: 0xf735a000 │ │ │ │ - stmdacs r0, {r0, r3, r5, r6, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r2, r5, r9, fp, ip, sp, lr, pc} │ │ │ │ rscscc pc, pc, pc, asr #32 │ │ │ │ andcs fp, r0, r8, asr #31 │ │ │ │ svceq 0x0008f846 │ │ │ │ rsbsvs r4, r0, r9, lsr #11 │ │ │ │ adcmi sp, r7, #1073741883 @ 0x4000003b │ │ │ │ strbmi sp, [r4], #-2312 @ 0xfffff6f8 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ @@ -249380,98 +249351,98 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ strcs pc, [r1], #-963 @ 0xfffffc3d │ │ │ │ stccs 2, cr11, [r2], {222} @ 0xde │ │ │ │ streq pc, [r1], -r6, lsl #2 │ │ │ │ strcc fp, [r1], #-3864 @ 0xfffff0e8 │ │ │ │ - b 0x14d5444 │ │ │ │ + b 0x14d53cc │ │ │ │ ldrmi r0, [r1], r6, asr #13 │ │ │ │ rsceq fp, r4, r4, lsl pc │ │ │ │ @ instruction: 0x460d4634 │ │ │ │ - beq 0x1c02b8 │ │ │ │ + beq 0x1c0240 │ │ │ │ stmdaeq r4, {r0, r8, r9, fp, sp, lr, pc} │ │ │ │ - bleq 0x1c1d14 │ │ │ │ + bleq 0x1c1c9c │ │ │ │ tstcs r0, sl, asr #12 │ │ │ │ - @ instruction: 0xf94af735 │ │ │ │ + @ instruction: 0xf986f735 │ │ │ │ @ instruction: 0xf080fab0 │ │ │ │ - b 0x14d52f0 │ │ │ │ + b 0x14d5278 │ │ │ │ @ instruction: 0xf1c01050 │ │ │ │ @ instruction: 0xf82a0000 │ │ │ │ mvnle r0, r2, lsl #30 │ │ │ │ stmdble r7, {r1, r2, r5, r7, r9, lr} │ │ │ │ andcs r4, r0, ip, lsr r4 │ │ │ │ stmia r4!, {r8, sp}^ │ │ │ │ - blne 0xff9c4074 │ │ │ │ + blne 0xff9c3ffc │ │ │ │ ldmle sl!, {r1, r2, r3, r4, r7, r9, lr}^ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0x87f0e8bd │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ strcs pc, [r1], #-963 @ 0xfffffc3d │ │ │ │ stccs 2, cr11, [r2], {222} @ 0xde │ │ │ │ streq pc, [r1], -r6, lsl #2 │ │ │ │ strcc fp, [r1], #-3864 @ 0xfffff0e8 │ │ │ │ - b 0x14d54c4 │ │ │ │ + b 0x14d544c │ │ │ │ ldrmi r0, [r1], r6, asr #13 │ │ │ │ rsceq fp, r4, r4, lsl pc │ │ │ │ @ instruction: 0x460d4634 │ │ │ │ - beq 0x240338 │ │ │ │ + beq 0x2402c0 │ │ │ │ stmdaeq r4, {r0, r8, r9, fp, sp, lr, pc} │ │ │ │ - bleq 0x241e14 │ │ │ │ + bleq 0x241d9c │ │ │ │ tstcs r0, sl, asr #12 │ │ │ │ - @ instruction: 0xf93af735 │ │ │ │ + @ instruction: 0xf976f735 │ │ │ │ @ instruction: 0xf080fab0 │ │ │ │ - b 0x14d5370 │ │ │ │ + b 0x14d52f8 │ │ │ │ @ instruction: 0xf1c01050 │ │ │ │ @ instruction: 0xf84a0000 │ │ │ │ mvnle r0, r4, lsl #30 │ │ │ │ stmdble r7, {r1, r2, r5, r7, r9, lr} │ │ │ │ andcs r4, r0, ip, lsr r4 │ │ │ │ stmia r4!, {r8, sp}^ │ │ │ │ - blne 0xff9c40f4 │ │ │ │ + blne 0xff9c407c │ │ │ │ ldmle sl!, {r1, r2, r3, r4, r7, r9, lr}^ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0x87f0e8bd │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strcs pc, [r1], #-963 @ 0xfffffc3d │ │ │ │ stccs 2, cr11, [r2], {223} @ 0xdf │ │ │ │ streq pc, [r1, -r7, lsl #2] │ │ │ │ strcc fp, [r1], #-3864 @ 0xfffff0e8 │ │ │ │ - b 0x14eff30 │ │ │ │ + b 0x14efeb8 │ │ │ │ strmi r0, [r0], r7, asr #15 │ │ │ │ rsceq fp, r4, r4, lsl pc │ │ │ │ @ instruction: 0x4692463c │ │ │ │ @ instruction: 0xf1a0460d │ │ │ │ - bl 0x14555c │ │ │ │ + bl 0x1454e4 │ │ │ │ ldm r5!, {r2, r8, fp}^ │ │ │ │ movwcs r0, #258 @ 0x102 │ │ │ │ @ instruction: 0xf8cd2200 │ │ │ │ @ instruction: 0xf735a000 │ │ │ │ - blx 0xfed4232c │ │ │ │ + blx 0xfed423a4 │ │ │ │ strmi pc, [r9, #128]! @ 0x80 │ │ │ │ subsne lr, r0, pc, asr #20 │ │ │ │ movweq pc, #448 @ 0x1c0 @ │ │ │ │ svccc 0x0008f846 │ │ │ │ mvnle r6, r3, ror r0 │ │ │ │ stmdble r8, {r0, r1, r2, r5, r7, r9, lr} │ │ │ │ andcs r4, r0, r4, asr #8 │ │ │ │ stmia r4!, {r8, sp}^ │ │ │ │ - bl 0xfea0417c │ │ │ │ + bl 0xfea04104 │ │ │ │ addsmi r0, pc, #8, 6 @ 0x20000000 │ │ │ │ strdlt sp, [r2], -r9 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0x87f0e8bd │ │ │ │ @@ -249479,85 +249450,85 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ strcs pc, [r1], #-963 @ 0xfffffc3d │ │ │ │ stccs 2, cr11, [r2], {222} @ 0xde │ │ │ │ streq pc, [r1], -r6, lsl #2 │ │ │ │ strcc fp, [r1], #-3864 @ 0xfffff0e8 │ │ │ │ - b 0x14d55d0 │ │ │ │ + b 0x14d5558 │ │ │ │ ldrmi r0, [r0], r6, asr #13 │ │ │ │ rsceq fp, r4, r4, lsl pc │ │ │ │ @ instruction: 0x460d4634 │ │ │ │ - beq 0x1c0444 │ │ │ │ + beq 0x1c03cc │ │ │ │ stmdbeq r4, {r0, r8, r9, fp, sp, lr, pc} │ │ │ │ - bleq 0x1c1ea0 │ │ │ │ + bleq 0x1c1e28 │ │ │ │ tstcs r0, r2, asr #12 │ │ │ │ - @ instruction: 0xf880f735 │ │ │ │ - b 0x14d547c │ │ │ │ + @ instruction: 0xf8bcf735 │ │ │ │ + b 0x14d5404 │ │ │ │ @ instruction: 0xf82a70e0 │ │ │ │ mvnsle r0, r2, lsl #30 │ │ │ │ stmdble r7, {r1, r2, r5, r7, r9, lr} │ │ │ │ andcs r1, r0, fp, lsr r9 │ │ │ │ stmia r3!, {r8, sp}^ │ │ │ │ - blne 0xff7841f8 │ │ │ │ + blne 0xff784180 │ │ │ │ ldmle sl!, {r1, r2, r4, r7, r9, lr}^ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0x87f0e8bd │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ strcs pc, [r1], #-963 @ 0xfffffc3d │ │ │ │ stccs 2, cr11, [r2], {222} @ 0xde │ │ │ │ streq pc, [r1], -r6, lsl #2 │ │ │ │ strcc fp, [r1], #-3864 @ 0xfffff0e8 │ │ │ │ - b 0x14d5648 │ │ │ │ + b 0x14d55d0 │ │ │ │ ldrmi r0, [r0], r6, asr #13 │ │ │ │ rsceq fp, r4, r4, lsl pc │ │ │ │ @ instruction: 0x460d4634 │ │ │ │ - beq 0x2404bc │ │ │ │ + beq 0x240444 │ │ │ │ stmdbeq r4, {r0, r8, r9, fp, sp, lr, pc} │ │ │ │ - bleq 0x241f98 │ │ │ │ + bleq 0x241f20 │ │ │ │ tstcs r0, r2, asr #12 │ │ │ │ - @ instruction: 0xf84cf735 │ │ │ │ - b 0x14d54f4 │ │ │ │ + @ instruction: 0xf888f735 │ │ │ │ + b 0x14d547c │ │ │ │ @ instruction: 0xf84a70e0 │ │ │ │ mvnsle r0, r4, lsl #30 │ │ │ │ stmdble r7, {r1, r2, r5, r7, r9, lr} │ │ │ │ andcs r1, r0, fp, lsr r9 │ │ │ │ stmia r3!, {r8, sp}^ │ │ │ │ - blne 0xff784270 │ │ │ │ + blne 0xff7841f8 │ │ │ │ ldmle sl!, {r1, r2, r4, r7, r9, lr}^ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0x87f0e8bd │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strcs pc, [r1], #-963 @ 0xfffffc3d │ │ │ │ stccs 2, cr11, [r2], {223} @ 0xdf │ │ │ │ streq pc, [r1, -r7, lsl #2] │ │ │ │ strcc fp, [r1], #-3864 @ 0xfffff0e8 │ │ │ │ - b 0x14f00ac │ │ │ │ + b 0x14f0034 │ │ │ │ strmi r0, [r0], r7, asr #15 │ │ │ │ rsceq fp, r4, r4, lsl pc │ │ │ │ @ instruction: 0x4692463c │ │ │ │ @ instruction: 0xf1a0460d │ │ │ │ - bl 0x1456d8 │ │ │ │ + bl 0x145660 │ │ │ │ ldm r5!, {r2, r8, fp}^ │ │ │ │ movwcs r0, #258 @ 0x102 │ │ │ │ @ instruction: 0xf8cd2200 │ │ │ │ @ instruction: 0xf735a000 │ │ │ │ - strbne pc, [r3, r5, ror #16] @ │ │ │ │ + strbne pc, [r3, r1, lsr #17] @ │ │ │ │ svccc 0x0008f846 │ │ │ │ rsbsvs r4, r3, r9, lsr #11 │ │ │ │ adcmi sp, r7, #1073741884 @ 0x4000003c │ │ │ │ strbmi sp, [r4], #-2312 @ 0xfffff6f8 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ smlatteq r2, r4, r8, lr │ │ │ │ movweq lr, #35748 @ 0x8ba4 │ │ │ │ @@ -249572,23 +249543,23 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ strcs pc, [r1], #-963 @ 0xfffffc3d │ │ │ │ stccs 2, cr11, [r2], {222} @ 0xde │ │ │ │ streq pc, [r1], -r6, lsl #2 │ │ │ │ strcc fp, [r1], #-3864 @ 0xfffff0e8 │ │ │ │ - b 0x14d5744 │ │ │ │ + b 0x14d56cc │ │ │ │ ldrmi r0, [r0], r6, asr #13 │ │ │ │ rsceq fp, r4, r4, lsl pc │ │ │ │ @ instruction: 0x460d4634 │ │ │ │ - beq 0x1c05b8 │ │ │ │ + beq 0x1c0540 │ │ │ │ stmdbeq r4, {r0, r8, r9, fp, sp, lr, pc} │ │ │ │ - bleq 0x1c2014 │ │ │ │ + bleq 0x1c1f9c │ │ │ │ tstcs r0, r2, asr #12 │ │ │ │ - @ instruction: 0xffc6f734 │ │ │ │ + @ instruction: 0xf802f735 │ │ │ │ @ instruction: 0xf04f2800 │ │ │ │ svclt 0x00c830ff │ │ │ │ strmi r2, [r9, #0]! │ │ │ │ svceq 0x0002f82a │ │ │ │ adcmi sp, r6, #240, 2 @ 0x3c │ │ │ │ ldmdbne fp!, {r0, r1, r2, r8, fp, ip, lr, pc} │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ @@ -249604,23 +249575,23 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ strcs pc, [r1], #-963 @ 0xfffffc3d │ │ │ │ stccs 2, cr11, [r2], {222} @ 0xde │ │ │ │ streq pc, [r1], -r6, lsl #2 │ │ │ │ strcc fp, [r1], #-3864 @ 0xfffff0e8 │ │ │ │ - b 0x14d57c4 │ │ │ │ + b 0x14d574c │ │ │ │ ldrmi r0, [r0], r6, asr #13 │ │ │ │ rsceq fp, r4, r4, lsl pc │ │ │ │ @ instruction: 0x460d4634 │ │ │ │ - beq 0x240638 │ │ │ │ + beq 0x2405c0 │ │ │ │ stmdbeq r4, {r0, r8, r9, fp, sp, lr, pc} │ │ │ │ - bleq 0x242114 │ │ │ │ + bleq 0x24209c │ │ │ │ tstcs r0, r2, asr #12 │ │ │ │ - @ instruction: 0xff8ef734 │ │ │ │ + @ instruction: 0xffcaf734 │ │ │ │ @ instruction: 0xf04f2800 │ │ │ │ svclt 0x00c830ff │ │ │ │ strmi r2, [r9, #0]! │ │ │ │ svceq 0x0004f84a │ │ │ │ adcmi sp, r6, #240, 2 @ 0x3c │ │ │ │ ldmdbne fp!, {r0, r1, r2, r8, fp, ip, lr, pc} │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ @@ -249636,25 +249607,25 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strcs pc, [r1], #-963 @ 0xfffffc3d │ │ │ │ stccs 2, cr11, [r2], {223} @ 0xdf │ │ │ │ streq pc, [r1, -r7, lsl #2] │ │ │ │ strcc fp, [r1], #-3864 @ 0xfffff0e8 │ │ │ │ - b 0x14f0230 │ │ │ │ + b 0x14f01b8 │ │ │ │ strmi r0, [r0], r7, asr #15 │ │ │ │ rsceq fp, r4, r4, lsl pc │ │ │ │ @ instruction: 0x4692463c │ │ │ │ @ instruction: 0xf1a0460d │ │ │ │ - bl 0x14585c │ │ │ │ + bl 0x1457e4 │ │ │ │ ldm r5!, {r2, r8, fp}^ │ │ │ │ andcs r0, r0, #-2147483648 @ 0x80000000 │ │ │ │ @ instruction: 0xf8cd2300 │ │ │ │ @ instruction: 0xf734a000 │ │ │ │ - stmdacs r0, {r0, r1, r5, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r1, r2, r3, r4, r6, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ rscscc pc, pc, pc, asr #32 │ │ │ │ andcs fp, r0, r8, asr #31 │ │ │ │ svceq 0x0008f846 │ │ │ │ rsbsvs r4, r0, r9, lsr #11 │ │ │ │ adcmi sp, r7, #1073741883 @ 0x4000003b │ │ │ │ strbmi sp, [r4], #-2312 @ 0xfffff6f8 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ @@ -249674,28 +249645,28 @@ │ │ │ │ strmi r9, [r1], sl, lsl #24 │ │ │ │ @ instruction: 0x460d469a │ │ │ │ mcrne 14, 4, r1, cr7, cr6, {4} │ │ │ │ @ instruction: 0xf884fa5f │ │ │ │ strcs pc, [r1], #-964 @ 0xfffffc3c │ │ │ │ @ instruction: 0xf1082c02 │ │ │ │ svclt 0x00180801 │ │ │ │ - b 0x14d10c4 │ │ │ │ + b 0x14d104c │ │ │ │ svclt 0x001408c8 │ │ │ │ strbmi r0, [r4], -r4, ror #1 │ │ │ │ - bleq 0x23ecd0 │ │ │ │ - bleq 0x1c21a4 │ │ │ │ + bleq 0x23ec58 │ │ │ │ + bleq 0x1c212c │ │ │ │ @ instruction: 0xf8364652 │ │ │ │ @ instruction: 0xf7201f02 │ │ │ │ - ldrbmi pc, [sp, #-2479] @ 0xfffff651 @ │ │ │ │ + ldrbmi pc, [sp, #-2539] @ 0xfffff615 @ │ │ │ │ svceq 0x0002f827 │ │ │ │ strmi sp, [r0, #500]! @ 0x1f4 │ │ │ │ - bl 0x37a50c │ │ │ │ + bl 0x37a494 │ │ │ │ andcs r0, r0, r4, lsl #6 │ │ │ │ stmia r3!, {r8, sp}^ │ │ │ │ - bl 0xfe9c44fc │ │ │ │ + bl 0xfe9c4484 │ │ │ │ ldrmi r0, [r0, #521] @ 0x209 │ │ │ │ strdcs sp, [r0], -r9 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ svclt 0x00008ff8 │ │ │ │ @@ -249706,28 +249677,28 @@ │ │ │ │ strmi r9, [r1], sl, lsl #24 │ │ │ │ @ instruction: 0x460d469a │ │ │ │ mcrne 14, 4, r1, cr7, cr6, {4} │ │ │ │ @ instruction: 0xf884fa5f │ │ │ │ strcs pc, [r1], #-964 @ 0xfffffc3c │ │ │ │ @ instruction: 0xf1082c02 │ │ │ │ svclt 0x00180801 │ │ │ │ - b 0x14d1144 │ │ │ │ + b 0x14d10cc │ │ │ │ svclt 0x001408c8 │ │ │ │ strbmi r0, [r4], -r4, ror #1 │ │ │ │ - bleq 0x23ed50 │ │ │ │ - bleq 0x1c2224 │ │ │ │ + bleq 0x23ecd8 │ │ │ │ + bleq 0x1c21ac │ │ │ │ @ instruction: 0xf8364652 │ │ │ │ @ instruction: 0xf71f1f02 │ │ │ │ - ldrbmi pc, [sp, #-3623] @ 0xfffff1d9 @ │ │ │ │ + ldrbmi pc, [sp, #-3683] @ 0xfffff19d @ │ │ │ │ svceq 0x0002f827 │ │ │ │ strmi sp, [r0, #500]! @ 0x1f4 │ │ │ │ - bl 0x37a58c │ │ │ │ + bl 0x37a514 │ │ │ │ andcs r0, r0, r4, lsl #6 │ │ │ │ stmia r3!, {r8, sp}^ │ │ │ │ - bl 0xfe9c457c │ │ │ │ + bl 0xfe9c4504 │ │ │ │ ldrmi r0, [r0, #521] @ 0x209 │ │ │ │ strdcs sp, [r0], -r9 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ svclt 0x00008ff8 │ │ │ │ @@ -249738,28 +249709,28 @@ │ │ │ │ strmi r9, [r1], sl, lsl #24 │ │ │ │ @ instruction: 0x460d469a │ │ │ │ svcne 0x00071f16 │ │ │ │ @ instruction: 0xf884fa5f │ │ │ │ strcs pc, [r1], #-964 @ 0xfffffc3c │ │ │ │ @ instruction: 0xf1082c02 │ │ │ │ svclt 0x00180801 │ │ │ │ - b 0x14d11c4 │ │ │ │ + b 0x14d114c │ │ │ │ svclt 0x001408c8 │ │ │ │ strbmi r0, [r4], -r4, ror #1 │ │ │ │ - bleq 0x23edd0 │ │ │ │ - bleq 0x242324 │ │ │ │ + bleq 0x23ed58 │ │ │ │ + bleq 0x2422ac │ │ │ │ @ instruction: 0xf8564652 │ │ │ │ @ instruction: 0xf71f1f04 │ │ │ │ - ldrbmi pc, [sp, #-3567] @ 0xfffff211 @ │ │ │ │ + ldrbmi pc, [sp, #-3627] @ 0xfffff1d5 @ │ │ │ │ svceq 0x0004f847 │ │ │ │ strmi sp, [r0, #500]! @ 0x1f4 │ │ │ │ - bl 0x37a60c │ │ │ │ + bl 0x37a594 │ │ │ │ andcs r0, r0, r4, lsl #6 │ │ │ │ stmia r3!, {r8, sp}^ │ │ │ │ - bl 0xfe9c45fc │ │ │ │ + bl 0xfe9c4584 │ │ │ │ ldrmi r0, [r0, #521] @ 0x209 │ │ │ │ strdcs sp, [r0], -r9 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ svclt 0x00008ff8 │ │ │ │ @@ -249767,33 +249738,33 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ strmi fp, [r1], r3, lsl #1 │ │ │ │ @ instruction: 0x460d469b │ │ │ │ streq pc, [r8], -r2, lsr #3 │ │ │ │ streq pc, [r8, -r0, lsr #3] │ │ │ │ - blx 0x18eb264 │ │ │ │ + blx 0x18eb1ec │ │ │ │ vmlal.u8 , d20, d4 │ │ │ │ stccs 4, cr2, [r2], {1} │ │ │ │ stmdaeq r1, {r3, r8, ip, sp, lr, pc} │ │ │ │ strcc fp, [r1], #-3864 @ 0xfffff0e8 │ │ │ │ stmiaeq r8, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ rsceq fp, r4, r4, lsl pc │ │ │ │ - bl 0x155b60 │ │ │ │ + bl 0x155ae8 │ │ │ │ ldm r5!, {r2, r9, fp}^ │ │ │ │ ldmib r6!, {r1, r8}^ │ │ │ │ @ instruction: 0xf8cd2302 │ │ │ │ @ instruction: 0xf71fb000 │ │ │ │ - ldrbmi pc, [r5, #-3755] @ 0xfffff155 @ │ │ │ │ + ldrbmi pc, [r5, #-3815] @ 0xfffff119 @ │ │ │ │ smlatteq r2, r7, r9, lr │ │ │ │ strmi sp, [r0, #499]! @ 0x1f3 │ │ │ │ - bl 0x37a694 │ │ │ │ + bl 0x37a61c │ │ │ │ andcs r0, r0, r4, lsl #6 │ │ │ │ stmia r3!, {r8, sp}^ │ │ │ │ - bl 0xfe9c4684 │ │ │ │ + bl 0xfe9c460c │ │ │ │ ldrmi r0, [r0, #521] @ 0x209 │ │ │ │ strdlt sp, [r3], -r9 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ @@ -249804,28 +249775,28 @@ │ │ │ │ strmi r9, [r1], sl, lsl #24 │ │ │ │ @ instruction: 0x460d469a │ │ │ │ mcrne 14, 4, r1, cr7, cr6, {4} │ │ │ │ @ instruction: 0xf884fa5f │ │ │ │ strcs pc, [r1], #-964 @ 0xfffffc3c │ │ │ │ @ instruction: 0xf1082c02 │ │ │ │ svclt 0x00180801 │ │ │ │ - b 0x14d12cc │ │ │ │ + b 0x14d1254 │ │ │ │ svclt 0x001408c8 │ │ │ │ strbmi r0, [r4], -r4, ror #1 │ │ │ │ - bleq 0x23eed8 │ │ │ │ - bleq 0x1c23ac │ │ │ │ + bleq 0x23ee60 │ │ │ │ + bleq 0x1c2334 │ │ │ │ @ instruction: 0xf8364652 │ │ │ │ @ instruction: 0xf7201f02 │ │ │ │ - ldrbmi pc, [sp, #-2219] @ 0xfffff755 @ │ │ │ │ + ldrbmi pc, [sp, #-2279] @ 0xfffff719 @ │ │ │ │ svceq 0x0002f827 │ │ │ │ strmi sp, [r0, #500]! @ 0x1f4 │ │ │ │ - bl 0x37a714 │ │ │ │ + bl 0x37a69c │ │ │ │ andcs r0, r0, r4, lsl #6 │ │ │ │ stmia r3!, {r8, sp}^ │ │ │ │ - bl 0xfe9c4704 │ │ │ │ + bl 0xfe9c468c │ │ │ │ ldrmi r0, [r0, #521] @ 0x209 │ │ │ │ strdcs sp, [r0], -r9 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ svclt 0x00008ff8 │ │ │ │ @@ -249836,28 +249807,28 @@ │ │ │ │ strmi r9, [r1], sl, lsl #24 │ │ │ │ @ instruction: 0x460d469a │ │ │ │ mcrne 14, 4, r1, cr7, cr6, {4} │ │ │ │ @ instruction: 0xf884fa5f │ │ │ │ strcs pc, [r1], #-964 @ 0xfffffc3c │ │ │ │ @ instruction: 0xf1082c02 │ │ │ │ svclt 0x00180801 │ │ │ │ - b 0x14d134c │ │ │ │ + b 0x14d12d4 │ │ │ │ svclt 0x001408c8 │ │ │ │ strbmi r0, [r4], -r4, ror #1 │ │ │ │ - bleq 0x23ef58 │ │ │ │ - bleq 0x1c242c │ │ │ │ + bleq 0x23eee0 │ │ │ │ + bleq 0x1c23b4 │ │ │ │ @ instruction: 0xf8364652 │ │ │ │ @ instruction: 0xf7201f02 │ │ │ │ - ldrbmi pc, [sp, #-2159] @ 0xfffff791 @ │ │ │ │ + ldrbmi pc, [sp, #-2219] @ 0xfffff755 @ │ │ │ │ svceq 0x0002f827 │ │ │ │ strmi sp, [r0, #500]! @ 0x1f4 │ │ │ │ - bl 0x37a794 │ │ │ │ + bl 0x37a71c │ │ │ │ andcs r0, r0, r4, lsl #6 │ │ │ │ stmia r3!, {r8, sp}^ │ │ │ │ - bl 0xfe9c4784 │ │ │ │ + bl 0xfe9c470c │ │ │ │ ldrmi r0, [r0, #521] @ 0x209 │ │ │ │ strdcs sp, [r0], -r9 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ svclt 0x00008ff8 │ │ │ │ @@ -249868,28 +249839,28 @@ │ │ │ │ strmi r9, [r1], sl, lsl #24 │ │ │ │ @ instruction: 0x460d469a │ │ │ │ mcrne 14, 4, r1, cr7, cr6, {4} │ │ │ │ @ instruction: 0xf884fa5f │ │ │ │ strcs pc, [r1], #-964 @ 0xfffffc3c │ │ │ │ @ instruction: 0xf1082c02 │ │ │ │ svclt 0x00180801 │ │ │ │ - b 0x14d13cc │ │ │ │ + b 0x14d1354 │ │ │ │ svclt 0x001408c8 │ │ │ │ strbmi r0, [r4], -r4, ror #1 │ │ │ │ - bleq 0x23efd8 │ │ │ │ - bleq 0x1c24ac │ │ │ │ + bleq 0x23ef60 │ │ │ │ + bleq 0x1c2434 │ │ │ │ @ instruction: 0xf8364652 │ │ │ │ @ instruction: 0xf71f1f02 │ │ │ │ - ldrbmi pc, [sp, #-3303] @ 0xfffff319 @ │ │ │ │ + ldrbmi pc, [sp, #-3363] @ 0xfffff2dd @ │ │ │ │ svceq 0x0002f827 │ │ │ │ strmi sp, [r0, #500]! @ 0x1f4 │ │ │ │ - bl 0x37a814 │ │ │ │ + bl 0x37a79c │ │ │ │ andcs r0, r0, r4, lsl #6 │ │ │ │ stmia r3!, {r8, sp}^ │ │ │ │ - bl 0xfe9c4804 │ │ │ │ + bl 0xfe9c478c │ │ │ │ ldrmi r0, [r0, #521] @ 0x209 │ │ │ │ strdcs sp, [r0], -r9 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ svclt 0x00008ff8 │ │ │ │ @@ -249900,28 +249871,28 @@ │ │ │ │ strmi r9, [r1], sl, lsl #24 │ │ │ │ @ instruction: 0x460d469a │ │ │ │ svcne 0x00071f16 │ │ │ │ @ instruction: 0xf884fa5f │ │ │ │ strcs pc, [r1], #-964 @ 0xfffffc3c │ │ │ │ @ instruction: 0xf1082c02 │ │ │ │ svclt 0x00180801 │ │ │ │ - b 0x14d144c │ │ │ │ + b 0x14d13d4 │ │ │ │ svclt 0x001408c8 │ │ │ │ strbmi r0, [r4], -r4, ror #1 │ │ │ │ - bleq 0x23f058 │ │ │ │ - bleq 0x2425ac │ │ │ │ + bleq 0x23efe0 │ │ │ │ + bleq 0x242534 │ │ │ │ @ instruction: 0xf8564652 │ │ │ │ @ instruction: 0xf71f1f04 │ │ │ │ - ldrbmi pc, [sp, #-3371] @ 0xfffff2d5 @ │ │ │ │ + ldrbmi pc, [sp, #-3431] @ 0xfffff299 @ │ │ │ │ svceq 0x0004f847 │ │ │ │ strmi sp, [r0, #500]! @ 0x1f4 │ │ │ │ - bl 0x37a894 │ │ │ │ + bl 0x37a81c │ │ │ │ andcs r0, r0, r4, lsl #6 │ │ │ │ stmia r3!, {r8, sp}^ │ │ │ │ - bl 0xfe9c4884 │ │ │ │ + bl 0xfe9c480c │ │ │ │ ldrmi r0, [r0, #521] @ 0x209 │ │ │ │ strdcs sp, [r0], -r9 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ svclt 0x00008ff8 │ │ │ │ @@ -249929,33 +249900,33 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ strmi fp, [r1], r3, lsl #1 │ │ │ │ @ instruction: 0x460d469b │ │ │ │ streq pc, [r8], -r2, lsr #3 │ │ │ │ streq pc, [r8, -r0, lsr #3] │ │ │ │ - blx 0x18eb4ec │ │ │ │ + blx 0x18eb474 │ │ │ │ vmlal.u8 , d20, d4 │ │ │ │ stccs 4, cr2, [r2], {1} │ │ │ │ stmdaeq r1, {r3, r8, ip, sp, lr, pc} │ │ │ │ strcc fp, [r1], #-3864 @ 0xfffff0e8 │ │ │ │ stmiaeq r8, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ rsceq fp, r4, r4, lsl pc │ │ │ │ - bl 0x155de8 │ │ │ │ + bl 0x155d70 │ │ │ │ ldm r5!, {r2, r9, fp}^ │ │ │ │ ldmib r6!, {r1, r8}^ │ │ │ │ @ instruction: 0xf8cd2302 │ │ │ │ @ instruction: 0xf71fb000 │ │ │ │ - ldrbmi pc, [r5, #-3621] @ 0xfffff1db @ │ │ │ │ + ldrbmi pc, [r5, #-3681] @ 0xfffff19f @ │ │ │ │ smlatteq r2, r7, r9, lr │ │ │ │ strmi sp, [r0, #499]! @ 0x1f3 │ │ │ │ - bl 0x37a91c │ │ │ │ + bl 0x37a8a4 │ │ │ │ andcs r0, r0, r4, lsl #6 │ │ │ │ stmia r3!, {r8, sp}^ │ │ │ │ - bl 0xfe9c490c │ │ │ │ + bl 0xfe9c4894 │ │ │ │ ldrmi r0, [r0, #521] @ 0x209 │ │ │ │ strdlt sp, [r3], -r9 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ @@ -249966,28 +249937,28 @@ │ │ │ │ strmi r9, [r1], sl, lsl #24 │ │ │ │ @ instruction: 0x460d469a │ │ │ │ mcrne 14, 4, r1, cr7, cr6, {4} │ │ │ │ @ instruction: 0xf884fa5f │ │ │ │ strcs pc, [r1], #-964 @ 0xfffffc3c │ │ │ │ @ instruction: 0xf1082c02 │ │ │ │ svclt 0x00180801 │ │ │ │ - b 0x14d1554 │ │ │ │ + b 0x14d14dc │ │ │ │ svclt 0x001408c8 │ │ │ │ strbmi r0, [r4], -r4, ror #1 │ │ │ │ - bleq 0x23f160 │ │ │ │ - bleq 0x1c2634 │ │ │ │ + bleq 0x23f0e8 │ │ │ │ + bleq 0x1c25bc │ │ │ │ @ instruction: 0xf8364652 │ │ │ │ @ instruction: 0xf71f1f02 │ │ │ │ - ldrbmi pc, [sp, #-3947] @ 0xfffff095 @ │ │ │ │ + ldrbmi pc, [sp, #-4007] @ 0xfffff059 @ │ │ │ │ svceq 0x0002f827 │ │ │ │ strmi sp, [r0, #500]! @ 0x1f4 │ │ │ │ - bl 0x37a99c │ │ │ │ + bl 0x37a924 │ │ │ │ andcs r0, r0, r4, lsl #6 │ │ │ │ stmia r3!, {r8, sp}^ │ │ │ │ - bl 0xfe9c498c │ │ │ │ + bl 0xfe9c4914 │ │ │ │ ldrmi r0, [r0, #521] @ 0x209 │ │ │ │ strdcs sp, [r0], -r9 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ svclt 0x00008ff8 │ │ │ │ @@ -249998,28 +249969,28 @@ │ │ │ │ strmi r9, [r1], sl, lsl #24 │ │ │ │ @ instruction: 0x460d469a │ │ │ │ mcrne 14, 4, r1, cr7, cr6, {4} │ │ │ │ @ instruction: 0xf884fa5f │ │ │ │ strcs pc, [r1], #-964 @ 0xfffffc3c │ │ │ │ @ instruction: 0xf1082c02 │ │ │ │ svclt 0x00180801 │ │ │ │ - b 0x14d15d4 │ │ │ │ + b 0x14d155c │ │ │ │ svclt 0x001408c8 │ │ │ │ strbmi r0, [r4], -r4, ror #1 │ │ │ │ - bleq 0x23f1e0 │ │ │ │ - bleq 0x1c26b4 │ │ │ │ + bleq 0x23f168 │ │ │ │ + bleq 0x1c263c │ │ │ │ @ instruction: 0xf8364652 │ │ │ │ @ instruction: 0xf7201f02 │ │ │ │ - ldrbmi pc, [sp, #-3449] @ 0xfffff287 @ │ │ │ │ + ldrbmi pc, [sp, #-3509] @ 0xfffff24b @ │ │ │ │ svceq 0x0002f827 │ │ │ │ strmi sp, [r0, #500]! @ 0x1f4 │ │ │ │ - bl 0x37aa1c │ │ │ │ + bl 0x37a9a4 │ │ │ │ andcs r0, r0, r4, lsl #6 │ │ │ │ stmia r3!, {r8, sp}^ │ │ │ │ - bl 0xfe9c4a0c │ │ │ │ + bl 0xfe9c4994 │ │ │ │ ldrmi r0, [r0, #521] @ 0x209 │ │ │ │ strdcs sp, [r0], -r9 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ svclt 0x00008ff8 │ │ │ │ @@ -250030,28 +250001,28 @@ │ │ │ │ strmi r9, [r1], sl, lsl #24 │ │ │ │ @ instruction: 0x460d469a │ │ │ │ mcrne 14, 4, r1, cr7, cr6, {4} │ │ │ │ @ instruction: 0xf884fa5f │ │ │ │ strcs pc, [r1], #-964 @ 0xfffffc3c │ │ │ │ @ instruction: 0xf1082c02 │ │ │ │ svclt 0x00180801 │ │ │ │ - b 0x14d1654 │ │ │ │ + b 0x14d15dc │ │ │ │ svclt 0x001408c8 │ │ │ │ strbmi r0, [r4], -r4, ror #1 │ │ │ │ - bleq 0x23f260 │ │ │ │ - bleq 0x1c2734 │ │ │ │ + bleq 0x23f1e8 │ │ │ │ + bleq 0x1c26bc │ │ │ │ @ instruction: 0xf8364652 │ │ │ │ - @ instruction: 0xf71f1f02 │ │ │ │ - ldrbmi pc, [sp, #-4055] @ 0xfffff029 @ │ │ │ │ + @ instruction: 0xf7201f02 │ │ │ │ + ldrbmi pc, [sp, #-2067] @ 0xfffff7ed @ │ │ │ │ svceq 0x0002f827 │ │ │ │ strmi sp, [r0, #500]! @ 0x1f4 │ │ │ │ - bl 0x37aa9c │ │ │ │ + bl 0x37aa24 │ │ │ │ andcs r0, r0, r4, lsl #6 │ │ │ │ stmia r3!, {r8, sp}^ │ │ │ │ - bl 0xfe9c4a8c │ │ │ │ + bl 0xfe9c4a14 │ │ │ │ ldrmi r0, [r0, #521] @ 0x209 │ │ │ │ strdcs sp, [r0], -r9 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ svclt 0x00008ff8 │ │ │ │ @@ -250062,28 +250033,28 @@ │ │ │ │ strmi r9, [r1], sl, lsl #24 │ │ │ │ @ instruction: 0x460d469a │ │ │ │ svcne 0x00071f16 │ │ │ │ @ instruction: 0xf884fa5f │ │ │ │ strcs pc, [r1], #-964 @ 0xfffffc3c │ │ │ │ @ instruction: 0xf1082c02 │ │ │ │ svclt 0x00180801 │ │ │ │ - b 0x14d16d4 │ │ │ │ + b 0x14d165c │ │ │ │ svclt 0x001408c8 │ │ │ │ strbmi r0, [r4], -r4, ror #1 │ │ │ │ - bleq 0x23f2e0 │ │ │ │ - bleq 0x242834 │ │ │ │ + bleq 0x23f268 │ │ │ │ + bleq 0x2427bc │ │ │ │ @ instruction: 0xf8564652 │ │ │ │ @ instruction: 0xf7201f04 │ │ │ │ - ldrbmi pc, [sp, #-2915] @ 0xfffff49d @ │ │ │ │ + ldrbmi pc, [sp, #-2975] @ 0xfffff461 @ │ │ │ │ svceq 0x0004f847 │ │ │ │ strmi sp, [r0, #500]! @ 0x1f4 │ │ │ │ - bl 0x37ab1c │ │ │ │ + bl 0x37aaa4 │ │ │ │ andcs r0, r0, r4, lsl #6 │ │ │ │ stmia r3!, {r8, sp}^ │ │ │ │ - bl 0xfe9c4b0c │ │ │ │ + bl 0xfe9c4a94 │ │ │ │ ldrmi r0, [r0, #521] @ 0x209 │ │ │ │ strdcs sp, [r0], -r9 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ svclt 0x00008ff8 │ │ │ │ @@ -250091,33 +250062,33 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ strmi fp, [r1], r3, lsl #1 │ │ │ │ @ instruction: 0x460d469b │ │ │ │ streq pc, [r8], -r2, lsr #3 │ │ │ │ streq pc, [r8, -r0, lsr #3] │ │ │ │ - blx 0x18eb774 │ │ │ │ + blx 0x18eb6fc │ │ │ │ vmlal.u8 , d20, d4 │ │ │ │ stccs 4, cr2, [r2], {1} │ │ │ │ stmdaeq r1, {r3, r8, ip, sp, lr, pc} │ │ │ │ strcc fp, [r1], #-3864 @ 0xfffff0e8 │ │ │ │ stmiaeq r8, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ rsceq fp, r4, r4, lsl pc │ │ │ │ - bl 0x156070 │ │ │ │ + bl 0x155ff8 │ │ │ │ ldm r5!, {r2, r9, fp}^ │ │ │ │ ldmib r6!, {r1, r8}^ │ │ │ │ @ instruction: 0xf8cd2302 │ │ │ │ @ instruction: 0xf720b000 │ │ │ │ - ldrbmi pc, [r5, #-2979] @ 0xfffff45d @ │ │ │ │ + ldrbmi pc, [r5, #-3039] @ 0xfffff421 @ │ │ │ │ smlatteq r2, r7, r9, lr │ │ │ │ strmi sp, [r0, #499]! @ 0x1f3 │ │ │ │ - bl 0x37aba4 │ │ │ │ + bl 0x37ab2c │ │ │ │ andcs r0, r0, r4, lsl #6 │ │ │ │ stmia r3!, {r8, sp}^ │ │ │ │ - bl 0xfe9c4b94 │ │ │ │ + bl 0xfe9c4b1c │ │ │ │ ldrmi r0, [r0, #521] @ 0x209 │ │ │ │ strdlt sp, [r3], -r9 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ @@ -250132,32 +250103,32 @@ │ │ │ │ vmlal.u , d20, d3[5] │ │ │ │ stccs 4, cr2, [r2], {1} │ │ │ │ streq pc, [r1, -r7, lsl #2] │ │ │ │ strcc fp, [r1], #-3864 @ 0xfffff0e8 │ │ │ │ strbeq lr, [r7, pc, asr #20] │ │ │ │ strls fp, [r1, -lr, lsl #30] │ │ │ │ movwls r0, #4323 @ 0x10e3 │ │ │ │ - bl 0x16b3ec │ │ │ │ + bl 0x16b374 │ │ │ │ @ instruction: 0xf8350903 │ │ │ │ ldrbmi r1, [r2], -r2, lsl #22 │ │ │ │ svcmi 0x0002f836 │ │ │ │ @ instruction: 0xf71f4608 │ │ │ │ - @ instruction: 0xf3c0ff0f │ │ │ │ - b 0x11c5438 │ │ │ │ + vqrdmlsh.s , q0, d3[2] │ │ │ │ + b 0x11c53c0 │ │ │ │ vld2. {d3-d6}, [r0], r4 │ │ │ │ addslt r4, fp, #0, 4 │ │ │ │ svcmi 0x00f8f5b2 │ │ │ │ strmi fp, [r3], -r8, asr #31 │ │ │ │ @ instruction: 0xf82b454d │ │ │ │ mvnle r3, r2, lsl #30 │ │ │ │ addsmi r9, pc, #1024 @ 0x400 │ │ │ │ - bl 0x33ac44 │ │ │ │ + bl 0x33abcc │ │ │ │ andcs r0, r0, r3, lsl #8 │ │ │ │ stmia r4!, {r8, sp}^ │ │ │ │ - bl 0xfea04c34 │ │ │ │ + bl 0xfea04bbc │ │ │ │ addsmi r0, pc, #8, 6 @ 0x20000000 │ │ │ │ strdlt sp, [r3], -r9 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ @@ -250168,35 +250139,35 @@ │ │ │ │ ldrmi fp, [fp], r3, lsl #1 │ │ │ │ strmi r4, [lr], -r1, lsl #13 │ │ │ │ stcls 15, cr1, [ip, #-92] @ 0xffffffa4 │ │ │ │ @ instruction: 0xf885fa5f │ │ │ │ strcs pc, [r1, #-965] @ 0xfffffc3b │ │ │ │ @ instruction: 0xf1082d02 │ │ │ │ svclt 0x00180801 │ │ │ │ - b 0x14d1c7c │ │ │ │ + b 0x14d1c04 │ │ │ │ svclt 0x000e08c8 │ │ │ │ andhi pc, r4, sp, asr #17 │ │ │ │ movwls r0, #4331 @ 0x10eb │ │ │ │ - blls 0x14c49c │ │ │ │ - beq 0x1ff490 │ │ │ │ - blne 0x2429e8 │ │ │ │ + blls 0x14c424 │ │ │ │ + beq 0x1ff418 │ │ │ │ + blne 0x242970 │ │ │ │ @ instruction: 0xf857465a │ │ │ │ strmi r4, [r8], -r4, lsl #30 │ │ │ │ - blx 0xfe3c251c │ │ │ │ + blx 0xff2c24a4 │ │ │ │ andmi pc, r0, #32 │ │ │ │ strbvc lr, [r4], #2626 @ 0xa42 │ │ │ │ svcmi 0x00fff1b2 │ │ │ │ strmi fp, [r4], -r8, lsl #31 │ │ │ │ @ instruction: 0xf8454556 │ │ │ │ mvnle r4, r4, lsl #30 │ │ │ │ ldrmi r9, [r8, #2817] @ 0xb01 │ │ │ │ - bl 0x37ace0 │ │ │ │ + bl 0x37ac68 │ │ │ │ andcs r0, r0, r3, lsl #10 │ │ │ │ stmia r5!, {r8, sp}^ │ │ │ │ - bl 0xfea44cd0 │ │ │ │ + bl 0xfea44c58 │ │ │ │ ldrmi r0, [r8, #777] @ 0x309 │ │ │ │ strdlt sp, [r3], -r9 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ @@ -250207,37 +250178,37 @@ │ │ │ │ strmi fp, [r7], -r7, lsl #1 │ │ │ │ @ instruction: 0xf04f4618 │ │ │ │ @ instruction: 0xf6c70a00 │ │ │ │ @ instruction: 0x460c7af0 │ │ │ │ @ instruction: 0xf1a29d10 │ │ │ │ @ instruction: 0xf04f0608 │ │ │ │ strls r0, [r5, -r0, lsl #16] │ │ │ │ - blx 0xfe283292 │ │ │ │ + blx 0xfe28321a │ │ │ │ strcs pc, [r1, #-965] @ 0xfffffc3b │ │ │ │ @ instruction: 0xf10b2d02 │ │ │ │ svclt 0x00180b01 │ │ │ │ - b 0x14d1d28 │ │ │ │ + b 0x14d1cb0 │ │ │ │ svclt 0x00140bcb │ │ │ │ ldrbmi r0, [fp], -fp, ror #1 │ │ │ │ streq pc, [r8, #-423] @ 0xfffffe59 │ │ │ │ - blcc 0x1ff068 │ │ │ │ + blcc 0x1feff0 │ │ │ │ stmdbeq r3, {r0, r8, r9, fp, sp, lr, pc} │ │ │ │ ldm r4!, {r0, r1, r7, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf8cd2302 │ │ │ │ ldrmi fp, [r0], -r0 │ │ │ │ svcvc 0x0008f856 │ │ │ │ @ instruction: 0xf7204619 │ │ │ │ - @ instruction: 0xf021fab5 │ │ │ │ + @ instruction: 0xf021faf1 │ │ │ │ strmi r4, [r0, #768] @ 0x300 │ │ │ │ svceq 0x0008f845 │ │ │ │ andeq lr, r3, #124928 @ 0x1e800 │ │ │ │ - b 0x11f4600 │ │ │ │ + b 0x11f4588 │ │ │ │ strbmi r7, [ip, #-455] @ 0xfffffe39 │ │ │ │ mvnle r6, r9, rrx │ │ │ │ - blcc 0x1ff0e0 │ │ │ │ + blcc 0x1ff068 │ │ │ │ ldrmi r9, [fp, #3845] @ 0xf05 │ │ │ │ ldrtmi sp, [fp], #-2311 @ 0xfffff6f9 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ smlatteq r2, r3, r8, lr │ │ │ │ ldrmi r1, [r3, #3034] @ 0xbda │ │ │ │ strdlt sp, [r7], -sl │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ @@ -250252,22 +250223,22 @@ │ │ │ │ strmi r9, [r0], sl, lsl #24 │ │ │ │ @ instruction: 0x460d469a │ │ │ │ @ instruction: 0xf1a01e96 │ │ │ │ rsclt r0, r7, #2048 @ 0x800 │ │ │ │ strcs pc, [r1], #-964 @ 0xfffffc3c │ │ │ │ @ instruction: 0xf1072c02 │ │ │ │ svclt 0x00180701 │ │ │ │ - b 0x14d19cc │ │ │ │ + b 0x14d1954 │ │ │ │ svclt 0x001407c7 │ │ │ │ ldrtmi r0, [ip], -r4, ror #1 │ │ │ │ stmdbeq r4, {r0, r8, r9, fp, sp, lr, pc} │ │ │ │ - bleq 0x1c2aac │ │ │ │ + bleq 0x1c2a34 │ │ │ │ @ instruction: 0xf8364652 │ │ │ │ @ instruction: 0xf71f1f02 │ │ │ │ - strbmi pc, [sp, #-2535] @ 0xfffff619 @ │ │ │ │ + strbmi pc, [sp, #-2595] @ 0xfffff5dd @ │ │ │ │ andeq pc, lr, r0, asr #7 │ │ │ │ svceq 0x0002f82b │ │ │ │ adcmi sp, r7, #-2147483588 @ 0x8000003c │ │ │ │ strbmi sp, [r4], #-2312 @ 0xfffff6f8 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ smlatteq r2, r4, r8, lr │ │ │ │ movweq lr, #35748 @ 0x8ba4 │ │ │ │ @@ -250284,22 +250255,22 @@ │ │ │ │ strmi r9, [r0], sl, lsl #24 │ │ │ │ @ instruction: 0x460d469a │ │ │ │ @ instruction: 0xf1a01f16 │ │ │ │ rsclt r0, r7, #4, 22 @ 0x1000 │ │ │ │ strcs pc, [r1], #-964 @ 0xfffffc3c │ │ │ │ @ instruction: 0xf1072c02 │ │ │ │ svclt 0x00180701 │ │ │ │ - b 0x14d1a4c │ │ │ │ + b 0x14d19d4 │ │ │ │ svclt 0x001407c7 │ │ │ │ ldrtmi r0, [ip], -r4, ror #1 │ │ │ │ stmdbeq r4, {r0, r8, r9, fp, sp, lr, pc} │ │ │ │ - bleq 0x242bac │ │ │ │ + bleq 0x242b34 │ │ │ │ @ instruction: 0xf8564652 │ │ │ │ @ instruction: 0xf71f1f04 │ │ │ │ - strbmi pc, [sp, #-2603] @ 0xfffff5d5 @ │ │ │ │ + strbmi pc, [sp, #-2663] @ 0xfffff599 @ │ │ │ │ andmi pc, r0, r0, lsr #32 │ │ │ │ svceq 0x0004f84b │ │ │ │ adcmi sp, r7, #-2147483588 @ 0x8000003c │ │ │ │ strbmi sp, [r4], #-2312 @ 0xfffff6f8 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ smlatteq r2, r4, r8, lr │ │ │ │ movweq lr, #35748 @ 0x8ba4 │ │ │ │ @@ -250313,34 +250284,34 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ strmi fp, [r1], r3, lsl #1 │ │ │ │ @ instruction: 0x460d469b │ │ │ │ streq pc, [r8, -r2, lsr #3] │ │ │ │ streq pc, [r8], -r0, lsr #3 │ │ │ │ - blx 0x18ebaec │ │ │ │ + blx 0x18eba74 │ │ │ │ vmlal.u8 , d20, d4 │ │ │ │ stccs 4, cr2, [r2], {1} │ │ │ │ stmdaeq r1, {r3, r8, ip, sp, lr, pc} │ │ │ │ strcc fp, [r1], #-3864 @ 0xfffff0e8 │ │ │ │ stmiaeq r8, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ rsceq fp, r4, r4, lsl pc │ │ │ │ - bl 0x1563e8 │ │ │ │ + bl 0x156370 │ │ │ │ ldm r5!, {r2, r9, fp}^ │ │ │ │ ldmib r7!, {r1, r8}^ │ │ │ │ @ instruction: 0xf8cd2302 │ │ │ │ @ instruction: 0xf71fb000 │ │ │ │ - @ instruction: 0xf846fb25 │ │ │ │ + @ instruction: 0xf846fb61 │ │ │ │ @ instruction: 0xf0210f08 │ │ │ │ ldrbmi r4, [r5, #-256] @ 0xffffff00 │ │ │ │ mvnsle r6, r1, ror r0 │ │ │ │ stmdble r8, {r5, r7, r8, sl, lr} │ │ │ │ andcs r4, r0, ip, asr #8 │ │ │ │ stmia r4!, {r8, sp}^ │ │ │ │ - bl 0xfea04f10 │ │ │ │ + bl 0xfea04e98 │ │ │ │ ldrmi r0, [r8, #777] @ 0x309 │ │ │ │ strdlt sp, [r3], -r9 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ @@ -250351,31 +250322,31 @@ │ │ │ │ strmi r9, [r0], sl, lsl #24 │ │ │ │ @ instruction: 0x460d469a │ │ │ │ @ instruction: 0xf1a01e96 │ │ │ │ rsclt r0, r7, #2048 @ 0x800 │ │ │ │ strcs pc, [r1], #-964 @ 0xfffffc3c │ │ │ │ @ instruction: 0xf1072c02 │ │ │ │ svclt 0x00180701 │ │ │ │ - b 0x14d1b58 │ │ │ │ + b 0x14d1ae0 │ │ │ │ svclt 0x001407c7 │ │ │ │ ldrtmi r0, [ip], -r4, ror #1 │ │ │ │ stmdbeq r4, {r0, r8, r9, fp, sp, lr, pc} │ │ │ │ - bleq 0x1c2c38 │ │ │ │ + bleq 0x1c2bc0 │ │ │ │ @ instruction: 0xf8364652 │ │ │ │ @ instruction: 0xf71f1f02 │ │ │ │ - vld2.8 {d15,d17}, [r0 :128], r1 │ │ │ │ + vld2.16 {d15,d17}, [r0 :64]! │ │ │ │ @ instruction: 0xf5b34300 │ │ │ │ svclt 0x00d84ff8 │ │ │ │ andeq pc, lr, r0, asr #7 │ │ │ │ @ instruction: 0xf82b454d │ │ │ │ mvnle r0, r2, lsl #30 │ │ │ │ stmdble r8, {r0, r1, r2, r5, r7, r9, lr} │ │ │ │ andcs r4, r0, r4, asr #8 │ │ │ │ stmia r4!, {r8, sp}^ │ │ │ │ - bl 0xfea04f9c │ │ │ │ + bl 0xfea04f24 │ │ │ │ addsmi r0, pc, #8, 6 @ 0x20000000 │ │ │ │ strdcs sp, [r0], -r9 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ svclt 0x00008ff8 │ │ │ │ @@ -250386,31 +250357,31 @@ │ │ │ │ strmi r9, [r0], sl, lsl #24 │ │ │ │ @ instruction: 0x460d469a │ │ │ │ @ instruction: 0xf1a01f16 │ │ │ │ rsclt r0, r7, #4, 22 @ 0x1000 │ │ │ │ strcs pc, [r1], #-964 @ 0xfffffc3c │ │ │ │ @ instruction: 0xf1072c02 │ │ │ │ svclt 0x00180701 │ │ │ │ - b 0x14d1be4 │ │ │ │ + b 0x14d1b6c │ │ │ │ svclt 0x001407c7 │ │ │ │ ldrtmi r0, [ip], -r4, ror #1 │ │ │ │ stmdbeq r4, {r0, r8, r9, fp, sp, lr, pc} │ │ │ │ - bleq 0x242d44 │ │ │ │ + bleq 0x242ccc │ │ │ │ @ instruction: 0xf8564652 │ │ │ │ @ instruction: 0xf71f1f04 │ │ │ │ - @ instruction: 0xf020f95f │ │ │ │ + @ instruction: 0xf020f99b │ │ │ │ @ instruction: 0xf1b34300 │ │ │ │ svclt 0x00884fff │ │ │ │ strbmi r4, [sp, #-1539] @ 0xfffff9fd │ │ │ │ svccc 0x0004f84b │ │ │ │ adcmi sp, r7, #-2147483589 @ 0x8000003b │ │ │ │ - bl 0x33b038 │ │ │ │ + bl 0x33afc0 │ │ │ │ andcs r0, r0, r4, lsl #6 │ │ │ │ stmia r3!, {r8, sp}^ │ │ │ │ - bl 0xfe9c5028 │ │ │ │ + bl 0xfe9c4fb0 │ │ │ │ addsmi r0, r7, #8, 4 @ 0x80000000 │ │ │ │ strdcs sp, [r0], -r9 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ svclt 0x00008ff8 │ │ │ │ @@ -250419,41 +250390,41 @@ │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ ldrmi fp, [sl], r5, lsl #1 │ │ │ │ @ instruction: 0xf1a2460d │ │ │ │ @ instruction: 0xf1a00708 │ │ │ │ @ instruction: 0xf04f0608 │ │ │ │ stcls 8, cr0, [lr], {-0} │ │ │ │ - blx 0xfe2435e2 │ │ │ │ + blx 0xfe24356a │ │ │ │ strcs pc, [r1], #-964 @ 0xfffffc3c │ │ │ │ @ instruction: 0xf10b2c02 │ │ │ │ svclt 0x00180b01 │ │ │ │ - b 0x14d1c78 │ │ │ │ + b 0x14d1c00 │ │ │ │ svclt 0x00140bcb │ │ │ │ ldrbmi r0, [fp], -r3, ror #1 │ │ │ │ @ instruction: 0xf6c72400 │ │ │ │ stmib sp, {r4, r5, r6, r7, sl, ip, sp, lr}^ │ │ │ │ - bl 0x153890 │ │ │ │ + bl 0x153818 │ │ │ │ strmi r0, [r3], r3, lsl #18 │ │ │ │ movwcs lr, #10743 @ 0x29f7 │ │ │ │ strdeq lr, [r2, -r5] │ │ │ │ andge pc, r0, sp, asr #17 │ │ │ │ - blx 0x1442918 │ │ │ │ + blx 0xfe3428a0 │ │ │ │ movwmi pc, #33 @ 0x21 @ │ │ │ │ @ instruction: 0xf8464580 │ │ │ │ - bl 0x1e088c8 │ │ │ │ + bl 0x1e08850 │ │ │ │ svclt 0x00380203 │ │ │ │ strbmi r4, [sp, #-1547] @ 0xfffff9f5 │ │ │ │ mvnle r6, r3, ror r0 │ │ │ │ ldrbmi r9, [r8], -r2, lsl #22 │ │ │ │ ldrdlt pc, [ip], -sp │ │ │ │ stmdble r7, {r0, r1, r3, r4, r7, r8, sl, lr} │ │ │ │ strcs r4, [r0], #-1027 @ 0xfffffbfd │ │ │ │ stmia r3!, {r8, sl, sp}^ │ │ │ │ - bne 0x7960d4 │ │ │ │ + bne 0x79605c │ │ │ │ ldmle sl!, {r0, r1, r4, r7, r8, sl, lr}^ │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ svclt 0x00008ff0 │ │ │ │ @@ -250464,22 +250435,22 @@ │ │ │ │ strmi r9, [r0], sl, lsl #24 │ │ │ │ @ instruction: 0x460d469a │ │ │ │ @ instruction: 0xf1a01e96 │ │ │ │ rsclt r0, r7, #2048 @ 0x800 │ │ │ │ strcs pc, [r1], #-964 @ 0xfffffc3c │ │ │ │ @ instruction: 0xf1072c02 │ │ │ │ svclt 0x00180701 │ │ │ │ - b 0x14d1d1c │ │ │ │ + b 0x14d1ca4 │ │ │ │ svclt 0x001407c7 │ │ │ │ ldrtmi r0, [ip], -r4, ror #1 │ │ │ │ stmdbeq r4, {r0, r8, r9, fp, sp, lr, pc} │ │ │ │ - bleq 0x1c2dfc │ │ │ │ + bleq 0x1c2d84 │ │ │ │ @ instruction: 0xf8364652 │ │ │ │ @ instruction: 0xf7341f02 │ │ │ │ - blx 0xfed43088 │ │ │ │ + blx 0xfed43100 │ │ │ │ strbmi pc, [sp, #-128] @ 0xffffff80 @ │ │ │ │ subsne lr, r0, pc, asr #20 │ │ │ │ andeq pc, r0, r0, asr #3 │ │ │ │ svceq 0x0002f82b │ │ │ │ adcmi sp, r7, #-2147483589 @ 0x8000003b │ │ │ │ strbmi sp, [r4], #-2312 @ 0xfffff6f8 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ @@ -250498,22 +250469,22 @@ │ │ │ │ strmi r9, [r0], sl, lsl #24 │ │ │ │ @ instruction: 0x460d469a │ │ │ │ @ instruction: 0xf1a01f16 │ │ │ │ rsclt r0, r7, #4, 22 @ 0x1000 │ │ │ │ strcs pc, [r1], #-964 @ 0xfffffc3c │ │ │ │ @ instruction: 0xf1072c02 │ │ │ │ svclt 0x00180701 │ │ │ │ - b 0x14d1da4 │ │ │ │ + b 0x14d1d2c │ │ │ │ svclt 0x001407c7 │ │ │ │ ldrtmi r0, [ip], -r4, ror #1 │ │ │ │ stmdbeq r4, {r0, r8, r9, fp, sp, lr, pc} │ │ │ │ - bleq 0x242f04 │ │ │ │ + bleq 0x242e8c │ │ │ │ @ instruction: 0xf8564652 │ │ │ │ @ instruction: 0xf7341f04 │ │ │ │ - blx 0xfed430c0 │ │ │ │ + blx 0xfed43138 │ │ │ │ strbmi pc, [sp, #-128] @ 0xffffff80 @ │ │ │ │ subsne lr, r0, pc, asr #20 │ │ │ │ andeq pc, r0, r0, asr #3 │ │ │ │ svceq 0x0004f84b │ │ │ │ adcmi sp, r7, #-2147483589 @ 0x8000003b │ │ │ │ strbmi sp, [r4], #-2312 @ 0xfffff6f8 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ @@ -250529,36 +250500,36 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ strmi fp, [r1], r3, lsl #1 │ │ │ │ @ instruction: 0x460d469b │ │ │ │ streq pc, [r8, -r2, lsr #3] │ │ │ │ streq pc, [r8], -r0, lsr #3 │ │ │ │ - blx 0x18ebe4c │ │ │ │ + blx 0x18ebdd4 │ │ │ │ vmlal.u8 , d20, d4 │ │ │ │ stccs 4, cr2, [r2], {1} │ │ │ │ stmdaeq r1, {r3, r8, ip, sp, lr, pc} │ │ │ │ strcc fp, [r1], #-3864 @ 0xfffff0e8 │ │ │ │ stmiaeq r8, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ rsceq fp, r4, r4, lsl pc │ │ │ │ - bl 0x156748 │ │ │ │ + bl 0x1566d0 │ │ │ │ ldmib r7!, {r2, r9, fp}^ │ │ │ │ ldm r5!, {r1, r8, r9, sp}^ │ │ │ │ @ instruction: 0xf8cd0102 │ │ │ │ @ instruction: 0xf734b000 │ │ │ │ - blx 0xfed43230 │ │ │ │ + blx 0xfed432a8 │ │ │ │ ldrbmi pc, [r5, #-128] @ 0xffffff80 @ │ │ │ │ subsne lr, r0, pc, asr #20 │ │ │ │ movweq pc, #448 @ 0x1c0 @ │ │ │ │ svccc 0x0008f846 │ │ │ │ mvnle r6, r3, ror r0 │ │ │ │ stmdble r8, {r5, r7, r8, sl, lr} │ │ │ │ andcs r4, r0, ip, asr #8 │ │ │ │ stmia r4!, {r8, sp}^ │ │ │ │ - bl 0xfea05278 │ │ │ │ + bl 0xfea05200 │ │ │ │ ldrmi r0, [r8, #777] @ 0x309 │ │ │ │ strdlt sp, [r3], -r9 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ @@ -250569,30 +250540,30 @@ │ │ │ │ strmi r9, [r0], sl, lsl #24 │ │ │ │ @ instruction: 0x460d469a │ │ │ │ @ instruction: 0xf1a01e96 │ │ │ │ rsclt r0, r7, #2048 @ 0x800 │ │ │ │ strcs pc, [r1], #-964 @ 0xfffffc3c │ │ │ │ @ instruction: 0xf1072c02 │ │ │ │ svclt 0x00180701 │ │ │ │ - b 0x14d1ec0 │ │ │ │ + b 0x14d1e48 │ │ │ │ svclt 0x001407c7 │ │ │ │ ldrtmi r0, [ip], -r4, ror #1 │ │ │ │ stmdbeq r4, {r0, r8, r9, fp, sp, lr, pc} │ │ │ │ - blne 0x1c2fa0 │ │ │ │ + blne 0x1c2f28 │ │ │ │ @ instruction: 0xf8364652 │ │ │ │ - @ instruction: 0xf7330f02 │ │ │ │ - stmdacs r0, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + @ instruction: 0xf7340f02 │ │ │ │ + stmdacs r0, {r0, r1, r3, r4, r5, fp, ip, sp, lr, pc} │ │ │ │ rscscc pc, pc, pc, asr #32 │ │ │ │ andcs fp, r0, r8, asr #31 │ │ │ │ @ instruction: 0xf82b454d │ │ │ │ mvnle r0, r2, lsl #30 │ │ │ │ stmdble r8, {r0, r1, r2, r5, r7, r9, lr} │ │ │ │ andcs r4, r0, r4, asr #8 │ │ │ │ stmia r4!, {r8, sp}^ │ │ │ │ - bl 0xfea05300 │ │ │ │ + bl 0xfea05288 │ │ │ │ addsmi r0, pc, #8, 6 @ 0x20000000 │ │ │ │ strdcs sp, [r0], -r9 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ svclt 0x00008ff8 │ │ │ │ @@ -250603,30 +250574,30 @@ │ │ │ │ strmi r9, [r0], sl, lsl #24 │ │ │ │ @ instruction: 0x460d469a │ │ │ │ @ instruction: 0xf1a01f16 │ │ │ │ rsclt r0, r7, #4, 22 @ 0x1000 │ │ │ │ strcs pc, [r1], #-964 @ 0xfffffc3c │ │ │ │ @ instruction: 0xf1072c02 │ │ │ │ svclt 0x00180701 │ │ │ │ - b 0x14d1f48 │ │ │ │ + b 0x14d1ed0 │ │ │ │ svclt 0x001407c7 │ │ │ │ ldrtmi r0, [ip], -r4, ror #1 │ │ │ │ stmdbeq r4, {r0, r8, r9, fp, sp, lr, pc} │ │ │ │ - blne 0x2430a8 │ │ │ │ + blne 0x243030 │ │ │ │ @ instruction: 0xf8564652 │ │ │ │ @ instruction: 0xf7330f04 │ │ │ │ - stmdacs r0, {r0, r1, r6, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ rscscc pc, pc, pc, asr #32 │ │ │ │ andcs fp, r0, r8, asr #31 │ │ │ │ @ instruction: 0xf84b454d │ │ │ │ mvnle r0, r4, lsl #30 │ │ │ │ stmdble r8, {r0, r1, r2, r5, r7, r9, lr} │ │ │ │ andcs r4, r0, r4, asr #8 │ │ │ │ stmia r4!, {r8, sp}^ │ │ │ │ - bl 0xfea05388 │ │ │ │ + bl 0xfea05310 │ │ │ │ addsmi r0, pc, #8, 6 @ 0x20000000 │ │ │ │ strdcs sp, [r0], -r9 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ svclt 0x00008ff8 │ │ │ │ @@ -250634,27 +250605,27 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ strmi fp, [r1], r3, lsl #1 │ │ │ │ @ instruction: 0x460d469b │ │ │ │ streq pc, [r8, -r2, lsr #3] │ │ │ │ streq pc, [r8], -r0, lsr #3 │ │ │ │ - blx 0x18ebff0 │ │ │ │ + blx 0x18ebf78 │ │ │ │ vmlal.u8 , d20, d4 │ │ │ │ stccs 4, cr2, [r2], {1} │ │ │ │ stmdaeq r1, {r3, r8, ip, sp, lr, pc} │ │ │ │ strcc fp, [r1], #-3864 @ 0xfffff0e8 │ │ │ │ stmiaeq r8, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ rsceq fp, r4, r4, lsl pc │ │ │ │ - bl 0x1568ec │ │ │ │ + bl 0x156874 │ │ │ │ ldm r5!, {r2, r9, fp}^ │ │ │ │ ldmib r7!, {r1, r8, r9, sp}^ │ │ │ │ @ instruction: 0xf8cd0102 │ │ │ │ - @ instruction: 0xf733b000 │ │ │ │ - stmdacs r0, {r0, r1, r4, r6, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + @ instruction: 0xf734b000 │ │ │ │ + stmdacs r0, {r0, r1, r2, r3, fp, ip, sp, lr, pc} │ │ │ │ rscscc pc, pc, pc, asr #32 │ │ │ │ andcs fp, r0, r8, asr #31 │ │ │ │ svceq 0x0008f846 │ │ │ │ rsbsvs r4, r0, r5, asr r5 │ │ │ │ strmi sp, [r0, #493]! @ 0x1ed │ │ │ │ strbmi sp, [ip], #-2312 @ 0xfffff6f8 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ @@ -250674,22 +250645,22 @@ │ │ │ │ strmi r9, [r0], sl, lsl #24 │ │ │ │ @ instruction: 0x460d469a │ │ │ │ @ instruction: 0xf1a01e96 │ │ │ │ rsclt r0, r7, #2048 @ 0x800 │ │ │ │ strcs pc, [r1], #-964 @ 0xfffffc3c │ │ │ │ @ instruction: 0xf1072c02 │ │ │ │ svclt 0x00180701 │ │ │ │ - b 0x14d2064 │ │ │ │ + b 0x14d1fec │ │ │ │ svclt 0x001407c7 │ │ │ │ ldrtmi r0, [ip], -r4, ror #1 │ │ │ │ stmdbeq r4, {r0, r8, r9, fp, sp, lr, pc} │ │ │ │ - blne 0x1c3144 │ │ │ │ + blne 0x1c30cc │ │ │ │ @ instruction: 0xf8364652 │ │ │ │ @ instruction: 0xf7330f02 │ │ │ │ - strbmi pc, [sp, #-3885] @ 0xfffff0d3 @ │ │ │ │ + strbmi pc, [sp, #-3945] @ 0xfffff097 @ │ │ │ │ rscvc lr, r0, pc, asr #20 │ │ │ │ svceq 0x0002f82b │ │ │ │ adcmi sp, r7, #-2147483588 @ 0x8000003c │ │ │ │ strbmi sp, [r4], #-2312 @ 0xfffff6f8 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ smlatteq r2, r4, r8, lr │ │ │ │ movweq lr, #35748 @ 0x8ba4 │ │ │ │ @@ -250706,22 +250677,22 @@ │ │ │ │ strmi r9, [r0], sl, lsl #24 │ │ │ │ @ instruction: 0x460d469a │ │ │ │ @ instruction: 0xf1a01f16 │ │ │ │ rsclt r0, r7, #4, 22 @ 0x1000 │ │ │ │ strcs pc, [r1], #-964 @ 0xfffffc3c │ │ │ │ @ instruction: 0xf1072c02 │ │ │ │ svclt 0x00180701 │ │ │ │ - b 0x14d20e4 │ │ │ │ + b 0x14d206c │ │ │ │ svclt 0x001407c7 │ │ │ │ ldrtmi r0, [ip], -r4, ror #1 │ │ │ │ stmdbeq r4, {r0, r8, r9, fp, sp, lr, pc} │ │ │ │ - blne 0x243244 │ │ │ │ + blne 0x2431cc │ │ │ │ @ instruction: 0xf8564652 │ │ │ │ @ instruction: 0xf7330f04 │ │ │ │ - strbmi pc, [sp, #-3829] @ 0xfffff10b @ │ │ │ │ + strbmi pc, [sp, #-3889] @ 0xfffff0cf @ │ │ │ │ rscvc lr, r0, pc, asr #20 │ │ │ │ svceq 0x0004f84b │ │ │ │ adcmi sp, r7, #-2147483588 @ 0x8000003c │ │ │ │ strbmi sp, [r4], #-2312 @ 0xfffff6f8 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ smlatteq r2, r4, r8, lr │ │ │ │ movweq lr, #35748 @ 0x8ba4 │ │ │ │ @@ -250735,27 +250706,27 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ strmi fp, [r1], r3, lsl #1 │ │ │ │ @ instruction: 0x460d469b │ │ │ │ streq pc, [r8, -r2, lsr #3] │ │ │ │ streq pc, [r8], -r0, lsr #3 │ │ │ │ - blx 0x18ec184 │ │ │ │ + blx 0x18ec10c │ │ │ │ vmlal.u8 , d20, d4 │ │ │ │ stccs 4, cr2, [r2], {1} │ │ │ │ stmdaeq r1, {r3, r8, ip, sp, lr, pc} │ │ │ │ strcc fp, [r1], #-3864 @ 0xfffff0e8 │ │ │ │ stmiaeq r8, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ rsceq fp, r4, r4, lsl pc │ │ │ │ - bl 0x156a80 │ │ │ │ + bl 0x156a08 │ │ │ │ ldm r5!, {r2, r9, fp}^ │ │ │ │ ldmib r7!, {r1, r8, r9, sp}^ │ │ │ │ @ instruction: 0xf8cd0102 │ │ │ │ @ instruction: 0xf733b000 │ │ │ │ - strbne pc, [r3, r9, lsl #30] @ │ │ │ │ + strbne pc, [r3, r5, asr #30] @ │ │ │ │ svccc 0x0008f846 │ │ │ │ rsbsvs r4, r3, r5, asr r5 │ │ │ │ strmi sp, [r0, #497]! @ 0x1f1 │ │ │ │ strbmi sp, [ip], #-2312 @ 0xfffff6f8 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ smlatteq r2, r4, r8, lr │ │ │ │ movweq lr, #39844 @ 0x9ba4 │ │ │ │ @@ -250773,32 +250744,32 @@ │ │ │ │ strmi r9, [r0], sl, lsl #24 │ │ │ │ @ instruction: 0x460d469a │ │ │ │ @ instruction: 0xf1a01e96 │ │ │ │ rsclt r0, r7, #2048 @ 0x800 │ │ │ │ strcs pc, [r1], #-964 @ 0xfffffc3c │ │ │ │ @ instruction: 0xf1072c02 │ │ │ │ svclt 0x00180701 │ │ │ │ - b 0x14d21f0 │ │ │ │ + b 0x14d2178 │ │ │ │ svclt 0x001407c7 │ │ │ │ ldrtmi r0, [ip], -r4, ror #1 │ │ │ │ stmdbeq r4, {r0, r8, r9, fp, sp, lr, pc} │ │ │ │ - blne 0x1c32d0 │ │ │ │ + blne 0x1c3258 │ │ │ │ @ instruction: 0xf8364652 │ │ │ │ @ instruction: 0xf3c10f02 │ │ │ │ vaddw.u8 q8, q0, d14 │ │ │ │ @ instruction: 0xf733000e │ │ │ │ - stmdacs r0, {r0, r1, r5, r6, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r1, r2, r3, r4, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ rscscc pc, pc, pc, asr #32 │ │ │ │ andcs fp, r0, r8, asr #31 │ │ │ │ @ instruction: 0xf82b454d │ │ │ │ mvnle r0, r2, lsl #30 │ │ │ │ andle r4, r8, #188, 4 @ 0xc000000b │ │ │ │ andcs r4, r0, r4, asr #8 │ │ │ │ stmia r4!, {r8, sp}^ │ │ │ │ - bl 0xfea05638 │ │ │ │ + bl 0xfea055c0 │ │ │ │ addsmi r0, pc, #8, 6 @ 0x20000000 │ │ │ │ strdcs sp, [r0], -r9 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ svclt 0x00008ff8 │ │ │ │ @@ -250809,32 +250780,32 @@ │ │ │ │ strmi r9, [r0], sl, lsl #24 │ │ │ │ @ instruction: 0x460d469a │ │ │ │ @ instruction: 0xf1a01f16 │ │ │ │ rsclt r0, r7, #4, 22 @ 0x1000 │ │ │ │ strcs pc, [r1], #-964 @ 0xfffffc3c │ │ │ │ @ instruction: 0xf1072c02 │ │ │ │ svclt 0x00180701 │ │ │ │ - b 0x14d2280 │ │ │ │ + b 0x14d2208 │ │ │ │ svclt 0x001407c7 │ │ │ │ ldrtmi r0, [ip], -r4, ror #1 │ │ │ │ stmdbeq r4, {r0, r8, r9, fp, sp, lr, pc} │ │ │ │ - blne 0x2433e0 │ │ │ │ + blne 0x243368 │ │ │ │ @ instruction: 0xf8564652 │ │ │ │ @ instruction: 0xf0210f04 │ │ │ │ @ instruction: 0xf0204100 │ │ │ │ @ instruction: 0xf7334000 │ │ │ │ - stmdacs r0, {r0, r1, r5, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r1, r2, r3, r4, r6, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ rscscc pc, pc, pc, asr #32 │ │ │ │ andcs fp, r0, r8, asr #31 │ │ │ │ @ instruction: 0xf84b454d │ │ │ │ mvnle r0, r4, lsl #30 │ │ │ │ andle r4, r8, #188, 4 @ 0xc000000b │ │ │ │ andcs r4, r0, r4, asr #8 │ │ │ │ stmia r4!, {r8, sp}^ │ │ │ │ - bl 0xfea056c8 │ │ │ │ + bl 0xfea05650 │ │ │ │ addsmi r0, pc, #8, 6 @ 0x20000000 │ │ │ │ strdcs sp, [r0], -r9 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ svclt 0x00008ff8 │ │ │ │ @@ -250842,30 +250813,30 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ strmi fp, [r1], r3, lsl #1 │ │ │ │ @ instruction: 0x460c469b │ │ │ │ streq pc, [r8], -r2, lsr #3 │ │ │ │ streq pc, [r8, -r0, lsr #3] │ │ │ │ - blx 0x18ec730 │ │ │ │ + blx 0x18ec6b8 │ │ │ │ vmlal.u8 , d21, d5 │ │ │ │ stccs 5, cr2, [r2, #-4] │ │ │ │ stmdaeq r1, {r3, r8, ip, sp, lr, pc} │ │ │ │ strcc fp, [r1, #-3864] @ 0xfffff0e8 │ │ │ │ stmiaeq r8, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ rsceq fp, sp, r4, lsl pc │ │ │ │ - bl 0x156c30 │ │ │ │ + bl 0x156bb8 │ │ │ │ @ instruction: 0xf8560a05 │ │ │ │ ldmib r4, {r3, r8, r9, sl, fp}^ │ │ │ │ @ instruction: 0xf8cd2300 │ │ │ │ strcc fp, [r8], #-0 │ │ │ │ @ instruction: 0xf0236871 │ │ │ │ @ instruction: 0xf0214300 │ │ │ │ @ instruction: 0xf7334100 │ │ │ │ - stmdacs r0, {r0, r2, r3, r5, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r3, r5, r6, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ rscscc pc, pc, pc, asr #32 │ │ │ │ andcs fp, r0, r8, asr #31 │ │ │ │ svceq 0x0008f847 │ │ │ │ rsbsvs r4, r8, r4, asr r5 │ │ │ │ strbmi sp, [r5, #-487] @ 0xfffffe19 │ │ │ │ strbmi sp, [sp], #-520 @ 0xfffffdf8 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ @@ -250885,24 +250856,24 @@ │ │ │ │ strmi r9, [r0], sl, lsl #24 │ │ │ │ @ instruction: 0x460d469a │ │ │ │ @ instruction: 0xf1a01e96 │ │ │ │ rsclt r0, r7, #2048 @ 0x800 │ │ │ │ strcs pc, [r1], #-964 @ 0xfffffc3c │ │ │ │ @ instruction: 0xf1072c02 │ │ │ │ svclt 0x00180701 │ │ │ │ - b 0x14d23b0 │ │ │ │ + b 0x14d2338 │ │ │ │ svclt 0x001407c7 │ │ │ │ ldrtmi r0, [ip], -r4, ror #1 │ │ │ │ stmdbeq r4, {r0, r8, r9, fp, sp, lr, pc} │ │ │ │ - blne 0x1c3490 │ │ │ │ + blne 0x1c3418 │ │ │ │ @ instruction: 0xf8364652 │ │ │ │ @ instruction: 0xf3c10f02 │ │ │ │ vaddw.u8 q8, q0, d14 │ │ │ │ @ instruction: 0xf733000e │ │ │ │ - strbmi pc, [sp, #-3459] @ 0xfffff27d @ │ │ │ │ + strbmi pc, [sp, #-3519] @ 0xfffff241 @ │ │ │ │ rscvc lr, r0, pc, asr #20 │ │ │ │ svceq 0x0002f82b │ │ │ │ adcsmi sp, ip, #-2147483589 @ 0x8000003b │ │ │ │ strbmi sp, [r4], #-520 @ 0xfffffdf8 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ smlatteq r2, r4, r8, lr │ │ │ │ movweq lr, #35748 @ 0x8ba4 │ │ │ │ @@ -250919,24 +250890,24 @@ │ │ │ │ strmi r9, [r0], sl, lsl #24 │ │ │ │ @ instruction: 0x460d469a │ │ │ │ @ instruction: 0xf1a01f16 │ │ │ │ rsclt r0, r7, #4, 22 @ 0x1000 │ │ │ │ strcs pc, [r1], #-964 @ 0xfffffc3c │ │ │ │ @ instruction: 0xf1072c02 │ │ │ │ svclt 0x00180701 │ │ │ │ - b 0x14d2438 │ │ │ │ + b 0x14d23c0 │ │ │ │ svclt 0x001407c7 │ │ │ │ ldrtmi r0, [ip], -r4, ror #1 │ │ │ │ stmdbeq r4, {r0, r8, r9, fp, sp, lr, pc} │ │ │ │ - blne 0x243598 │ │ │ │ + blne 0x243520 │ │ │ │ @ instruction: 0xf8564652 │ │ │ │ @ instruction: 0xf0210f04 │ │ │ │ @ instruction: 0xf0204100 │ │ │ │ @ instruction: 0xf7334000 │ │ │ │ - strbmi pc, [sp, #-3399] @ 0xfffff2b9 @ │ │ │ │ + strbmi pc, [sp, #-3459] @ 0xfffff27d @ │ │ │ │ rscvc lr, r0, pc, asr #20 │ │ │ │ svceq 0x0004f84b │ │ │ │ adcsmi sp, ip, #-2147483589 @ 0x8000003b │ │ │ │ strbmi sp, [r4], #-520 @ 0xfffffdf8 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ smlatteq r2, r4, r8, lr │ │ │ │ movweq lr, #35748 @ 0x8ba4 │ │ │ │ @@ -250950,30 +250921,30 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ strmi fp, [r1], r3, lsl #1 │ │ │ │ @ instruction: 0x460c469b │ │ │ │ streq pc, [r8], -r2, lsr #3 │ │ │ │ streq pc, [r8, -r0, lsr #3] │ │ │ │ - blx 0x18ec8e0 │ │ │ │ + blx 0x18ec868 │ │ │ │ vmlal.u8 , d21, d5 │ │ │ │ stccs 5, cr2, [r2, #-4] │ │ │ │ stmdaeq r1, {r3, r8, ip, sp, lr, pc} │ │ │ │ strcc fp, [r1, #-3864] @ 0xfffff0e8 │ │ │ │ stmiaeq r8, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ rsceq fp, sp, r4, lsl pc │ │ │ │ - bl 0x156de0 │ │ │ │ + bl 0x156d68 │ │ │ │ @ instruction: 0xf8560a05 │ │ │ │ ldmib r4, {r3, r8, r9, sl, fp}^ │ │ │ │ @ instruction: 0xf8cd2300 │ │ │ │ strcc fp, [r8], #-0 │ │ │ │ @ instruction: 0xf0236871 │ │ │ │ @ instruction: 0xf0214300 │ │ │ │ @ instruction: 0xf7334100 │ │ │ │ - @ instruction: 0x17c3fd55 │ │ │ │ + bfine pc, r1, (invalid: 27:3) @ │ │ │ │ svccc 0x0008f847 │ │ │ │ rsbsvs r4, fp, r4, asr r5 │ │ │ │ strbmi sp, [r5, #-491] @ 0xfffffe15 │ │ │ │ strbmi sp, [sp], #-520 @ 0xfffffdf8 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ smlatteq r2, r5, r8, lr │ │ │ │ movweq lr, #39845 @ 0x9ba5 │ │ │ │ @@ -250991,28 +250962,28 @@ │ │ │ │ strmi r9, [r1], sl, lsl #24 │ │ │ │ @ instruction: 0x460d469a │ │ │ │ mcrne 14, 4, r1, cr7, cr6, {4} │ │ │ │ @ instruction: 0xf884fa5f │ │ │ │ strcs pc, [r1], #-964 @ 0xfffffc3c │ │ │ │ @ instruction: 0xf1082c02 │ │ │ │ svclt 0x00180801 │ │ │ │ - b 0x14d2558 │ │ │ │ + b 0x14d24e0 │ │ │ │ svclt 0x001408c8 │ │ │ │ strbmi r0, [r4], -r4, ror #1 │ │ │ │ - bleq 0x240164 │ │ │ │ - bleq 0x1c3638 │ │ │ │ + bleq 0x2400ec │ │ │ │ + bleq 0x1c35c0 │ │ │ │ @ instruction: 0xf8364652 │ │ │ │ @ instruction: 0xf7321f02 │ │ │ │ - ldrbmi pc, [sp, #-4035] @ 0xfffff03d @ │ │ │ │ + ldrbmi pc, [sp, #-4095] @ 0xfffff001 @ │ │ │ │ svceq 0x0002f827 │ │ │ │ strmi sp, [r0, #500]! @ 0x1f4 │ │ │ │ - bl 0x37b9a0 │ │ │ │ + bl 0x37b928 │ │ │ │ andcs r0, r0, r4, lsl #6 │ │ │ │ stmia r3!, {r8, sp}^ │ │ │ │ - bl 0xfe9c5990 │ │ │ │ + bl 0xfe9c5918 │ │ │ │ ldrmi r0, [r0, #521] @ 0x209 │ │ │ │ strdcs sp, [r0], -r9 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ svclt 0x00008ff8 │ │ │ │ @@ -251023,28 +250994,28 @@ │ │ │ │ strmi r9, [r1], sl, lsl #24 │ │ │ │ @ instruction: 0x460d469a │ │ │ │ svcne 0x00071f16 │ │ │ │ @ instruction: 0xf884fa5f │ │ │ │ strcs pc, [r1], #-964 @ 0xfffffc3c │ │ │ │ @ instruction: 0xf1082c02 │ │ │ │ svclt 0x00180801 │ │ │ │ - b 0x14d25d8 │ │ │ │ + b 0x14d2560 │ │ │ │ svclt 0x001408c8 │ │ │ │ strbmi r0, [r4], -r4, ror #1 │ │ │ │ - bleq 0x2401e4 │ │ │ │ - bleq 0x243738 │ │ │ │ + bleq 0x24016c │ │ │ │ + bleq 0x2436c0 │ │ │ │ @ instruction: 0xf8564652 │ │ │ │ @ instruction: 0xf7321f04 │ │ │ │ - ldrbmi pc, [sp, #-4035] @ 0xfffff03d @ │ │ │ │ + ldrbmi pc, [sp, #-4095] @ 0xfffff001 @ │ │ │ │ svceq 0x0004f847 │ │ │ │ strmi sp, [r0, #500]! @ 0x1f4 │ │ │ │ - bl 0x37ba20 │ │ │ │ + bl 0x37b9a8 │ │ │ │ andcs r0, r0, r4, lsl #6 │ │ │ │ stmia r3!, {r8, sp}^ │ │ │ │ - bl 0xfe9c5a10 │ │ │ │ + bl 0xfe9c5998 │ │ │ │ ldrmi r0, [r0, #521] @ 0x209 │ │ │ │ strdcs sp, [r0], -r9 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ svclt 0x00008ff8 │ │ │ │ @@ -251052,33 +251023,33 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ strmi fp, [r1], r3, lsl #1 │ │ │ │ @ instruction: 0x460d469b │ │ │ │ streq pc, [r8], -r2, lsr #3 │ │ │ │ streq pc, [r8, -r0, lsr #3] │ │ │ │ - blx 0x18ec678 │ │ │ │ + blx 0x18ec600 │ │ │ │ vmlal.u8 , d20, d4 │ │ │ │ stccs 4, cr2, [r2], {1} │ │ │ │ stmdaeq r1, {r3, r8, ip, sp, lr, pc} │ │ │ │ strcc fp, [r1], #-3864 @ 0xfffff0e8 │ │ │ │ stmiaeq r8, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ rsceq fp, r4, r4, lsl pc │ │ │ │ - bl 0x156f74 │ │ │ │ + bl 0x156efc │ │ │ │ ldm r5!, {r2, r9, fp}^ │ │ │ │ ldmib r6!, {r1, r8}^ │ │ │ │ @ instruction: 0xf8cd2302 │ │ │ │ @ instruction: 0xf732b000 │ │ │ │ - ldrbmi pc, [r5, #-3999] @ 0xfffff061 @ │ │ │ │ + ldrbmi pc, [r5, #-4059] @ 0xfffff025 @ │ │ │ │ smlatteq r2, r7, r9, lr │ │ │ │ strmi sp, [r0, #499]! @ 0x1f3 │ │ │ │ - bl 0x37baa8 │ │ │ │ + bl 0x37ba30 │ │ │ │ andcs r0, r0, r4, lsl #6 │ │ │ │ stmia r3!, {r8, sp}^ │ │ │ │ - bl 0xfe9c5a98 │ │ │ │ + bl 0xfe9c5a20 │ │ │ │ ldrmi r0, [r0, #521] @ 0x209 │ │ │ │ strdlt sp, [r3], -r9 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ @@ -251089,28 +251060,28 @@ │ │ │ │ strmi r9, [r1], sl, lsl #24 │ │ │ │ @ instruction: 0x460d469a │ │ │ │ mcrne 14, 4, r1, cr7, cr6, {4} │ │ │ │ @ instruction: 0xf884fa5f │ │ │ │ strcs pc, [r1], #-964 @ 0xfffffc3c │ │ │ │ @ instruction: 0xf1082c02 │ │ │ │ svclt 0x00180801 │ │ │ │ - b 0x14d26e0 │ │ │ │ + b 0x14d2668 │ │ │ │ svclt 0x001408c8 │ │ │ │ strbmi r0, [r4], -r4, ror #1 │ │ │ │ - bleq 0x2402ec │ │ │ │ - bleq 0x1c37c0 │ │ │ │ + bleq 0x240274 │ │ │ │ + bleq 0x1c3748 │ │ │ │ @ instruction: 0xf8364652 │ │ │ │ @ instruction: 0xf7321f02 │ │ │ │ - ldrbmi pc, [sp, #-3855] @ 0xfffff0f1 @ │ │ │ │ + ldrbmi pc, [sp, #-3915] @ 0xfffff0b5 @ │ │ │ │ svceq 0x0002f827 │ │ │ │ strmi sp, [r0, #500]! @ 0x1f4 │ │ │ │ - bl 0x37bb28 │ │ │ │ + bl 0x37bab0 │ │ │ │ andcs r0, r0, r4, lsl #6 │ │ │ │ stmia r3!, {r8, sp}^ │ │ │ │ - bl 0xfe9c5b18 │ │ │ │ + bl 0xfe9c5aa0 │ │ │ │ ldrmi r0, [r0, #521] @ 0x209 │ │ │ │ strdcs sp, [r0], -r9 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ svclt 0x00008ff8 │ │ │ │ @@ -251121,28 +251092,28 @@ │ │ │ │ strmi r9, [r1], sl, lsl #24 │ │ │ │ @ instruction: 0x460d469a │ │ │ │ svcne 0x00071f16 │ │ │ │ @ instruction: 0xf884fa5f │ │ │ │ strcs pc, [r1], #-964 @ 0xfffffc3c │ │ │ │ @ instruction: 0xf1082c02 │ │ │ │ svclt 0x00180801 │ │ │ │ - b 0x14d2760 │ │ │ │ + b 0x14d26e8 │ │ │ │ svclt 0x001408c8 │ │ │ │ strbmi r0, [r4], -r4, ror #1 │ │ │ │ - bleq 0x24036c │ │ │ │ - bleq 0x2438c0 │ │ │ │ + bleq 0x2402f4 │ │ │ │ + bleq 0x243848 │ │ │ │ @ instruction: 0xf8564652 │ │ │ │ @ instruction: 0xf7321f04 │ │ │ │ - ldrbmi pc, [sp, #-3855] @ 0xfffff0f1 @ │ │ │ │ + ldrbmi pc, [sp, #-3915] @ 0xfffff0b5 @ │ │ │ │ svceq 0x0004f847 │ │ │ │ strmi sp, [r0, #500]! @ 0x1f4 │ │ │ │ - bl 0x37bba8 │ │ │ │ + bl 0x37bb30 │ │ │ │ andcs r0, r0, r4, lsl #6 │ │ │ │ stmia r3!, {r8, sp}^ │ │ │ │ - bl 0xfe9c5b98 │ │ │ │ + bl 0xfe9c5b20 │ │ │ │ ldrmi r0, [r0, #521] @ 0x209 │ │ │ │ strdcs sp, [r0], -r9 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ svclt 0x00008ff8 │ │ │ │ @@ -251150,33 +251121,33 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ strmi fp, [r1], r3, lsl #1 │ │ │ │ @ instruction: 0x460d469b │ │ │ │ streq pc, [r8], -r2, lsr #3 │ │ │ │ streq pc, [r8, -r0, lsr #3] │ │ │ │ - blx 0x18ec800 │ │ │ │ + blx 0x18ec788 │ │ │ │ vmlal.u8 , d20, d4 │ │ │ │ stccs 4, cr2, [r2], {1} │ │ │ │ stmdaeq r1, {r3, r8, ip, sp, lr, pc} │ │ │ │ strcc fp, [r1], #-3864 @ 0xfffff0e8 │ │ │ │ stmiaeq r8, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ rsceq fp, r4, r4, lsl pc │ │ │ │ - bl 0x1570fc │ │ │ │ + bl 0x157084 │ │ │ │ ldm r5!, {r2, r9, fp}^ │ │ │ │ ldmib r6!, {r1, r8}^ │ │ │ │ @ instruction: 0xf8cd2302 │ │ │ │ @ instruction: 0xf732b000 │ │ │ │ - ldrbmi pc, [r5, #-3899] @ 0xfffff0c5 @ │ │ │ │ + ldrbmi pc, [r5, #-3959] @ 0xfffff089 @ │ │ │ │ smlatteq r2, r7, r9, lr │ │ │ │ strmi sp, [r0, #499]! @ 0x1f3 │ │ │ │ - bl 0x37bc30 │ │ │ │ + bl 0x37bbb8 │ │ │ │ andcs r0, r0, r4, lsl #6 │ │ │ │ stmia r3!, {r8, sp}^ │ │ │ │ - bl 0xfe9c5c20 │ │ │ │ + bl 0xfe9c5ba8 │ │ │ │ ldrmi r0, [r0, #521] @ 0x209 │ │ │ │ strdlt sp, [r3], -r9 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ @@ -251187,28 +251158,28 @@ │ │ │ │ strmi r9, [r1], sl, lsl #24 │ │ │ │ @ instruction: 0x460d469a │ │ │ │ mcrne 14, 4, r1, cr7, cr6, {4} │ │ │ │ @ instruction: 0xf884fa5f │ │ │ │ strcs pc, [r1], #-964 @ 0xfffffc3c │ │ │ │ @ instruction: 0xf1082c02 │ │ │ │ svclt 0x00180801 │ │ │ │ - b 0x14d2868 │ │ │ │ + b 0x14d27f0 │ │ │ │ svclt 0x001408c8 │ │ │ │ strbmi r0, [r4], -r4, ror #1 │ │ │ │ - bleq 0x240474 │ │ │ │ - bleq 0x1c3948 │ │ │ │ + bleq 0x2403fc │ │ │ │ + bleq 0x1c38d0 │ │ │ │ @ instruction: 0xf8364652 │ │ │ │ @ instruction: 0xf7321f02 │ │ │ │ - ldrbmi pc, [sp, #-3647] @ 0xfffff1c1 @ │ │ │ │ + ldrbmi pc, [sp, #-3707] @ 0xfffff185 @ │ │ │ │ svceq 0x0002f827 │ │ │ │ strmi sp, [r0, #500]! @ 0x1f4 │ │ │ │ - bl 0x37bcb0 │ │ │ │ + bl 0x37bc38 │ │ │ │ andcs r0, r0, r4, lsl #6 │ │ │ │ stmia r3!, {r8, sp}^ │ │ │ │ - bl 0xfe9c5ca0 │ │ │ │ + bl 0xfe9c5c28 │ │ │ │ ldrmi r0, [r0, #521] @ 0x209 │ │ │ │ strdcs sp, [r0], -r9 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ svclt 0x00008ff8 │ │ │ │ @@ -251219,28 +251190,28 @@ │ │ │ │ strmi r9, [r1], sl, lsl #24 │ │ │ │ @ instruction: 0x460d469a │ │ │ │ svcne 0x00071f16 │ │ │ │ @ instruction: 0xf884fa5f │ │ │ │ strcs pc, [r1], #-964 @ 0xfffffc3c │ │ │ │ @ instruction: 0xf1082c02 │ │ │ │ svclt 0x00180801 │ │ │ │ - b 0x14d28e8 │ │ │ │ + b 0x14d2870 │ │ │ │ svclt 0x001408c8 │ │ │ │ strbmi r0, [r4], -r4, ror #1 │ │ │ │ - bleq 0x2404f4 │ │ │ │ - bleq 0x243a48 │ │ │ │ + bleq 0x24047c │ │ │ │ + bleq 0x2439d0 │ │ │ │ @ instruction: 0xf8564652 │ │ │ │ @ instruction: 0xf7321f04 │ │ │ │ - ldrbmi pc, [sp, #-3647] @ 0xfffff1c1 @ │ │ │ │ + ldrbmi pc, [sp, #-3707] @ 0xfffff185 @ │ │ │ │ svceq 0x0004f847 │ │ │ │ strmi sp, [r0, #500]! @ 0x1f4 │ │ │ │ - bl 0x37bd30 │ │ │ │ + bl 0x37bcb8 │ │ │ │ andcs r0, r0, r4, lsl #6 │ │ │ │ stmia r3!, {r8, sp}^ │ │ │ │ - bl 0xfe9c5d20 │ │ │ │ + bl 0xfe9c5ca8 │ │ │ │ ldrmi r0, [r0, #521] @ 0x209 │ │ │ │ strdcs sp, [r0], -r9 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ svclt 0x00008ff8 │ │ │ │ @@ -251248,33 +251219,33 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ strmi fp, [r1], r3, lsl #1 │ │ │ │ @ instruction: 0x460d469b │ │ │ │ streq pc, [r8], -r2, lsr #3 │ │ │ │ streq pc, [r8, -r0, lsr #3] │ │ │ │ - blx 0x18ec988 │ │ │ │ + blx 0x18ec910 │ │ │ │ vmlal.u8 , d20, d4 │ │ │ │ stccs 4, cr2, [r2], {1} │ │ │ │ stmdaeq r1, {r3, r8, ip, sp, lr, pc} │ │ │ │ strcc fp, [r1], #-3864 @ 0xfffff0e8 │ │ │ │ stmiaeq r8, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ rsceq fp, r4, r4, lsl pc │ │ │ │ - bl 0x157284 │ │ │ │ + bl 0x15720c │ │ │ │ ldm r5!, {r2, r9, fp}^ │ │ │ │ ldmib r6!, {r1, r8}^ │ │ │ │ @ instruction: 0xf8cd2302 │ │ │ │ @ instruction: 0xf732b000 │ │ │ │ - ldrbmi pc, [r5, #-3631] @ 0xfffff1d1 @ │ │ │ │ + ldrbmi pc, [r5, #-3691] @ 0xfffff195 @ │ │ │ │ smlatteq r2, r7, r9, lr │ │ │ │ strmi sp, [r0, #499]! @ 0x1f3 │ │ │ │ - bl 0x37bdb8 │ │ │ │ + bl 0x37bd40 │ │ │ │ andcs r0, r0, r4, lsl #6 │ │ │ │ stmia r3!, {r8, sp}^ │ │ │ │ - bl 0xfe9c5da8 │ │ │ │ + bl 0xfe9c5d30 │ │ │ │ ldrmi r0, [r0, #521] @ 0x209 │ │ │ │ strdlt sp, [r3], -r9 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ @@ -251285,28 +251256,28 @@ │ │ │ │ strmi r9, [r1], sl, lsl #24 │ │ │ │ @ instruction: 0x460d469a │ │ │ │ mcrne 14, 4, r1, cr7, cr6, {4} │ │ │ │ @ instruction: 0xf884fa5f │ │ │ │ strcs pc, [r1], #-964 @ 0xfffffc3c │ │ │ │ @ instruction: 0xf1082c02 │ │ │ │ svclt 0x00180801 │ │ │ │ - b 0x14d29f0 │ │ │ │ + b 0x14d2978 │ │ │ │ svclt 0x001408c8 │ │ │ │ strbmi r0, [r4], -r4, ror #1 │ │ │ │ - bleq 0x2405fc │ │ │ │ - bleq 0x1c3ad0 │ │ │ │ + bleq 0x240584 │ │ │ │ + bleq 0x1c3a58 │ │ │ │ @ instruction: 0xf8364652 │ │ │ │ @ instruction: 0xf7321f02 │ │ │ │ - ldrbmi pc, [sp, #-3467] @ 0xfffff275 @ │ │ │ │ + ldrbmi pc, [sp, #-3527] @ 0xfffff239 @ │ │ │ │ svceq 0x0002f827 │ │ │ │ strmi sp, [r0, #500]! @ 0x1f4 │ │ │ │ - bl 0x37be38 │ │ │ │ + bl 0x37bdc0 │ │ │ │ andcs r0, r0, r4, lsl #6 │ │ │ │ stmia r3!, {r8, sp}^ │ │ │ │ - bl 0xfe9c5e28 │ │ │ │ + bl 0xfe9c5db0 │ │ │ │ ldrmi r0, [r0, #521] @ 0x209 │ │ │ │ strdcs sp, [r0], -r9 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ svclt 0x00008ff8 │ │ │ │ @@ -251317,28 +251288,28 @@ │ │ │ │ strmi r9, [r1], sl, lsl #24 │ │ │ │ @ instruction: 0x460d469a │ │ │ │ svcne 0x00071f16 │ │ │ │ @ instruction: 0xf884fa5f │ │ │ │ strcs pc, [r1], #-964 @ 0xfffffc3c │ │ │ │ @ instruction: 0xf1082c02 │ │ │ │ svclt 0x00180801 │ │ │ │ - b 0x14d2a70 │ │ │ │ + b 0x14d29f8 │ │ │ │ svclt 0x001408c8 │ │ │ │ strbmi r0, [r4], -r4, ror #1 │ │ │ │ - bleq 0x24067c │ │ │ │ - bleq 0x243bd0 │ │ │ │ + bleq 0x240604 │ │ │ │ + bleq 0x243b58 │ │ │ │ @ instruction: 0xf8564652 │ │ │ │ @ instruction: 0xf7321f04 │ │ │ │ - ldrbmi pc, [sp, #-3467] @ 0xfffff275 @ │ │ │ │ + ldrbmi pc, [sp, #-3527] @ 0xfffff239 @ │ │ │ │ svceq 0x0004f847 │ │ │ │ strmi sp, [r0, #500]! @ 0x1f4 │ │ │ │ - bl 0x37beb8 │ │ │ │ + bl 0x37be40 │ │ │ │ andcs r0, r0, r4, lsl #6 │ │ │ │ stmia r3!, {r8, sp}^ │ │ │ │ - bl 0xfe9c5ea8 │ │ │ │ + bl 0xfe9c5e30 │ │ │ │ ldrmi r0, [r0, #521] @ 0x209 │ │ │ │ strdcs sp, [r0], -r9 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ svclt 0x00008ff8 │ │ │ │ @@ -251346,33 +251317,33 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ strmi fp, [r1], r3, lsl #1 │ │ │ │ @ instruction: 0x460d469b │ │ │ │ streq pc, [r8], -r2, lsr #3 │ │ │ │ streq pc, [r8, -r0, lsr #3] │ │ │ │ - blx 0x18ecb10 │ │ │ │ + blx 0x18eca98 │ │ │ │ vmlal.u8 , d20, d4 │ │ │ │ stccs 4, cr2, [r2], {1} │ │ │ │ stmdaeq r1, {r3, r8, ip, sp, lr, pc} │ │ │ │ strcc fp, [r1], #-3864 @ 0xfffff0e8 │ │ │ │ stmiaeq r8, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ rsceq fp, r4, r4, lsl pc │ │ │ │ - bl 0x15740c │ │ │ │ + bl 0x157394 │ │ │ │ ldm r5!, {r2, r9, fp}^ │ │ │ │ ldmib r6!, {r1, r8}^ │ │ │ │ @ instruction: 0xf8cd2302 │ │ │ │ @ instruction: 0xf732b000 │ │ │ │ - ldrbmi pc, [r5, #-3531] @ 0xfffff235 @ │ │ │ │ + ldrbmi pc, [r5, #-3591] @ 0xfffff1f9 @ │ │ │ │ smlatteq r2, r7, r9, lr │ │ │ │ strmi sp, [r0, #499]! @ 0x1f3 │ │ │ │ - bl 0x37bf40 │ │ │ │ + bl 0x37bec8 │ │ │ │ andcs r0, r0, r4, lsl #6 │ │ │ │ stmia r3!, {r8, sp}^ │ │ │ │ - bl 0xfe9c5f30 │ │ │ │ + bl 0xfe9c5eb8 │ │ │ │ ldrmi r0, [r0, #521] @ 0x209 │ │ │ │ strdlt sp, [r3], -r9 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ @@ -251383,50 +251354,50 @@ │ │ │ │ ldrmi fp, [ip], -r3, lsl #1 │ │ │ │ strmi r4, [sp], -r2, lsl #13 │ │ │ │ svcls 0x000c1e96 │ │ │ │ @ instruction: 0xf987fa5f │ │ │ │ strcs pc, [r1, -r7, asr #7] │ │ │ │ @ instruction: 0xf1092f02 │ │ │ │ svclt 0x00180901 │ │ │ │ - b 0x14d3778 │ │ │ │ + b 0x14d3700 │ │ │ │ svclt 0x000e09c9 │ │ │ │ andls pc, r4, sp, asr #17 │ │ │ │ movwls r0, #4347 @ 0x10fb │ │ │ │ - blls 0x14d5a0 │ │ │ │ + blls 0x14d528 │ │ │ │ movwls r1, #2251 @ 0x8cb │ │ │ │ - blcs 0x13dbd0 │ │ │ │ + blcs 0x13db58 │ │ │ │ @ instruction: 0xf5bcbf08 │ │ │ │ strdle r4, [r5], -r8 @ │ │ │ │ - stc2l 7, cr15, [r0, #-120] @ 0xffffff88 │ │ │ │ + ldc2l 7, cr15, [ip, #-120]! @ 0xffffff88 │ │ │ │ strmi r4, [r1], -r2, lsr #12 │ │ │ │ addmi pc, r0, pc, asr #8 │ │ │ │ - @ instruction: 0xf906f71e │ │ │ │ + @ instruction: 0xf942f71e │ │ │ │ @ instruction: 0xf8279b00 │ │ │ │ addsmi r0, sp, #2, 30 │ │ │ │ @ instruction: 0xf836d01f │ │ │ │ strtmi r8, [r1], -r2, lsl #30 │ │ │ │ - bleq 0x1c3c8c │ │ │ │ - stc2l 7, cr15, [r0, #212]! @ 0xd4 │ │ │ │ + bleq 0x1c3c14 │ │ │ │ + mrc2 7, 0, pc, cr12, cr5, {1} │ │ │ │ strmi r4, [r3], r1, lsr #12 │ │ │ │ @ instruction: 0xf7354640 │ │ │ │ - @ instruction: 0x4601fddb │ │ │ │ + @ instruction: 0x4601fe17 │ │ │ │ movweq pc, #58315 @ 0xe3cb @ │ │ │ │ ldrbmi r4, [r8], -r2, lsr #12 │ │ │ │ stceq 3, cr15, [lr], {193} @ 0xc1 │ │ │ │ svcmi 0x00f8f5b3 │ │ │ │ @ instruction: 0xf1bcd1d7 │ │ │ │ bicsle r0, r9, r0, lsl #30 │ │ │ │ @ instruction: 0xf44f9b00 │ │ │ │ @ instruction: 0xf8274080 │ │ │ │ addsmi r0, sp, #2, 30 │ │ │ │ - blls 0x17a36c │ │ │ │ + blls 0x17a2f4 │ │ │ │ stmdble r8, {r0, r3, r4, r7, r8, sl, lr} │ │ │ │ andcs r4, r0, r3, asr r4 │ │ │ │ stmia r3!, {r8, sp}^ │ │ │ │ - bl 0xfe9c6008 │ │ │ │ + bl 0xfe9c5f90 │ │ │ │ ldrmi r0, [r1, #522] @ 0x20a │ │ │ │ strdlt sp, [r3], -r9 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ @@ -251437,50 +251408,50 @@ │ │ │ │ ldrmi fp, [ip], -r3, lsl #1 │ │ │ │ strmi r4, [sp], -r2, lsl #13 │ │ │ │ svcls 0x000c1f16 │ │ │ │ @ instruction: 0xf987fa5f │ │ │ │ strcs pc, [r1, -r7, asr #7] │ │ │ │ @ instruction: 0xf1092f02 │ │ │ │ svclt 0x00180901 │ │ │ │ - b 0x14d3850 │ │ │ │ + b 0x14d37d8 │ │ │ │ svclt 0x000e09c9 │ │ │ │ andls pc, r4, sp, asr #17 │ │ │ │ movwls r0, #4347 @ 0x10fb │ │ │ │ - blls 0x14d878 │ │ │ │ + blls 0x14d800 │ │ │ │ movwls r1, #2251 @ 0x8cb │ │ │ │ - blcs 0x13dca8 │ │ │ │ + blcs 0x13dc30 │ │ │ │ @ instruction: 0xf1bcbf08 │ │ │ │ strdle r4, [r5], -pc @ │ │ │ │ - @ instruction: 0xf8a0f71f │ │ │ │ + @ instruction: 0xf8dcf71f │ │ │ │ strmi r4, [r1], -r2, lsr #12 │ │ │ │ addmi pc, r0, pc, asr #32 │ │ │ │ - @ instruction: 0xf91ef71e │ │ │ │ + @ instruction: 0xf95af71e │ │ │ │ @ instruction: 0xf8479b00 │ │ │ │ addsmi r0, sp, #4, 30 │ │ │ │ @ instruction: 0xf856d01f │ │ │ │ strtmi r8, [r1], -r4, lsl #30 │ │ │ │ - bleq 0x243de4 │ │ │ │ - stc2 7, cr15, [ip, #212] @ 0xd4 │ │ │ │ + bleq 0x243d6c │ │ │ │ + stc2l 7, cr15, [r8, #212] @ 0xd4 │ │ │ │ strmi r4, [r3], r1, lsr #12 │ │ │ │ @ instruction: 0xf7354640 │ │ │ │ - @ instruction: 0xf02bfd87 │ │ │ │ + @ instruction: 0xf02bfdc3 │ │ │ │ strmi r4, [r1], -r0, lsl #6 │ │ │ │ ldrbmi r4, [r8], -r2, lsr #12 │ │ │ │ stcmi 0, cr15, [r0], {33} @ 0x21 │ │ │ │ svcmi 0x00fff1b3 │ │ │ │ @ instruction: 0xf1bcd1d7 │ │ │ │ bicsle r0, r9, r0, lsl #30 │ │ │ │ @ instruction: 0xf04f9b00 │ │ │ │ @ instruction: 0xf8474080 │ │ │ │ addsmi r0, sp, #4, 30 │ │ │ │ - blls 0x17a444 │ │ │ │ + blls 0x17a3cc │ │ │ │ stmdble r8, {r0, r3, r4, r7, r8, sl, lr} │ │ │ │ andcs r4, r0, r3, asr r4 │ │ │ │ stmia r3!, {r8, sp}^ │ │ │ │ - bl 0xfe9c60e0 │ │ │ │ + bl 0xfe9c6068 │ │ │ │ ldrmi r0, [r1, #522] @ 0x20a │ │ │ │ strdlt sp, [r3], -r9 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ @@ -251491,45 +251462,45 @@ │ │ │ │ ldrmi fp, [ip], -r3, lsl #1 │ │ │ │ strmi r4, [sp], -r2, lsl #13 │ │ │ │ svcls 0x000c1e96 │ │ │ │ @ instruction: 0xf987fa5f │ │ │ │ strcs pc, [r1, -r7, asr #7] │ │ │ │ @ instruction: 0xf1092f02 │ │ │ │ svclt 0x00180901 │ │ │ │ - b 0x14d3928 │ │ │ │ + b 0x14d38b0 │ │ │ │ svclt 0x000e09c9 │ │ │ │ andls pc, r4, sp, asr #17 │ │ │ │ movwls r0, #4347 @ 0x10fb │ │ │ │ - blls 0x14d750 │ │ │ │ + blls 0x14d6d8 │ │ │ │ movwls r1, #2251 @ 0x8cb │ │ │ │ - blcs 0x13dd94 │ │ │ │ + blcs 0x13dd1c │ │ │ │ @ instruction: 0xf5bcbf08 │ │ │ │ strdle r4, [sl], -r8 @ │ │ │ │ - stc2l 7, cr15, [r8], #-120 @ 0xffffff88 │ │ │ │ + stc2 7, cr15, [r4], #120 @ 0x78 │ │ │ │ strmi r4, [r1], -r2, lsr #12 │ │ │ │ addmi pc, r4, pc, asr #8 │ │ │ │ - @ instruction: 0xf82ef71e │ │ │ │ + @ instruction: 0xf86af71e │ │ │ │ vst1.8 {d20-d22}, [pc :128], r2 │ │ │ │ @ instruction: 0xf7284180 │ │ │ │ - blls 0x1442cc │ │ │ │ + blls 0x144344 │ │ │ │ svceq 0x0002f827 │ │ │ │ mulsle pc, sp, r2 @ │ │ │ │ svchi 0x0002f836 │ │ │ │ @ instruction: 0xf8354621 │ │ │ │ @ instruction: 0xf7350b02 │ │ │ │ - strtmi pc, [r1], -r3, lsl #26 │ │ │ │ + @ instruction: 0x4621fd3f │ │ │ │ strbmi r4, [r0], -r3, lsl #13 │ │ │ │ - ldc2l 7, cr15, [lr], #212 @ 0xd4 │ │ │ │ + ldc2 7, cr15, [sl, #-212]! @ 0xffffff2c │ │ │ │ vrsubhn.i16 d20, , │ │ │ │ strtmi r0, [r2], -lr, lsl #6 │ │ │ │ vmov.i32 q10, #-1744830464 @ 0x98000000 │ │ │ │ @ instruction: 0xf5b30c0e │ │ │ │ ldrshle r4, [r2, #248] @ 0xf8 │ │ │ │ svceq 0x0000f1bc │ │ │ │ - blls 0x13a4ec │ │ │ │ + blls 0x13a474 │ │ │ │ rsbspl pc, r8, pc, asr #8 │ │ │ │ svceq 0x0002f827 │ │ │ │ @ instruction: 0xd1df429d │ │ │ │ ldrmi r9, [r9, #2817] @ 0xb01 │ │ │ │ ldrbmi sp, [r3], #-2312 @ 0xfffff6f8 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ smlatteq r2, r3, r8, lr │ │ │ │ @@ -251548,189 +251519,189 @@ │ │ │ │ ldrmi fp, [ip], -r5, lsl #1 │ │ │ │ strmi r4, [sp], -r2, lsl #13 │ │ │ │ svcls 0x000e1f16 │ │ │ │ @ instruction: 0xf987fa5f │ │ │ │ strcs pc, [r1, -r7, asr #7] │ │ │ │ @ instruction: 0xf1092f02 │ │ │ │ svclt 0x00180901 │ │ │ │ - b 0x14d3a0c │ │ │ │ + b 0x14d3994 │ │ │ │ svclt 0x000e09c9 │ │ │ │ andls pc, ip, sp, asr #17 │ │ │ │ movwls r0, #12539 @ 0x30fb │ │ │ │ vsubw.s8 q9, q2, d0 │ │ │ │ movwls r0, #9024 @ 0x2340 │ │ │ │ - blls 0x1cda3c │ │ │ │ + blls 0x1cd9c4 │ │ │ │ movwls r1, #6347 @ 0x18cb │ │ │ │ - blcs 0x13de7c │ │ │ │ + blcs 0x13de04 │ │ │ │ @ instruction: 0xf1bcbf08 │ │ │ │ strdle r4, [r9], -pc @ │ │ │ │ - @ instruction: 0xffbef71e │ │ │ │ + @ instruction: 0xfffaf71e │ │ │ │ strmi r4, [r1], -r2, lsr #12 │ │ │ │ @ instruction: 0xf71e9802 │ │ │ │ - @ instruction: 0x4622f83d │ │ │ │ + @ instruction: 0x4622f879 │ │ │ │ orrmi pc, r0, pc, asr #32 │ │ │ │ - @ instruction: 0xf94ef728 │ │ │ │ + @ instruction: 0xf98af728 │ │ │ │ @ instruction: 0xf8479b01 │ │ │ │ addsmi r0, sp, #4, 30 │ │ │ │ @ instruction: 0xf856d01f │ │ │ │ strtmi r8, [r1], -r4, lsl #30 │ │ │ │ - bleq 0x243fb0 │ │ │ │ - stc2 7, cr15, [r6], #212 @ 0xd4 │ │ │ │ + bleq 0x243f38 │ │ │ │ + stc2l 7, cr15, [r2], #212 @ 0xd4 │ │ │ │ strmi r4, [r3], r1, lsr #12 │ │ │ │ @ instruction: 0xf7354640 │ │ │ │ - @ instruction: 0xf02bfca1 │ │ │ │ + @ instruction: 0xf02bfcdd │ │ │ │ strmi r4, [r1], -r0, lsl #6 │ │ │ │ ldrbmi r4, [r8], -r2, lsr #12 │ │ │ │ stcmi 0, cr15, [r0], {33} @ 0x21 │ │ │ │ svcmi 0x00fff1b3 │ │ │ │ @ instruction: 0xf1bcd1d3 │ │ │ │ bicsle r0, r5, r0, lsl #30 │ │ │ │ @ instruction: 0xf04f9b01 │ │ │ │ @ instruction: 0xf847507f │ │ │ │ addsmi r0, sp, #4, 30 │ │ │ │ - blls 0x1fa610 │ │ │ │ + blls 0x1fa598 │ │ │ │ stmdble r8, {r0, r3, r4, r7, r8, sl, lr} │ │ │ │ andcs r4, r0, r3, asr r4 │ │ │ │ stmia r3!, {r8, sp}^ │ │ │ │ - bl 0xfe9c62ac │ │ │ │ + bl 0xfe9c6234 │ │ │ │ ldrmi r0, [r1, #522] @ 0x20a │ │ │ │ strdlt sp, [r5], -r9 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ svcmi 0x00f8e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ ldrmi r9, [r8], sl, lsl #26 │ │ │ │ cdpne 6, 8, cr4, cr15, cr4, {0} │ │ │ │ - blx 0x18cd934 │ │ │ │ + blx 0x18cd8bc │ │ │ │ @ instruction: 0xf3c5f985 │ │ │ │ stccs 5, cr2, [r2, #-4] │ │ │ │ stmdbeq r1, {r0, r3, r8, ip, sp, lr, pc} │ │ │ │ strcc fp, [r1, #-3864] @ 0xfffff0e8 │ │ │ │ stmibeq r9, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ rsceq fp, sp, r4, lsl pc │ │ │ │ - bl 0x11782c │ │ │ │ + bl 0x1177b4 │ │ │ │ @ instruction: 0xf8b40a05 │ │ │ │ strbmi fp, [r2], -r0 │ │ │ │ svcne 0x0002f836 │ │ │ │ svceq 0x0002f837 │ │ │ │ - blx 0xfe2c3b86 │ │ │ │ + blx 0xff1c3b0e │ │ │ │ strmi r4, [r1], -r2, asr #12 │ │ │ │ @ instruction: 0xf71d4658 │ │ │ │ - @ instruction: 0xf824ff49 │ │ │ │ + @ instruction: 0xf824ff85 │ │ │ │ ldrbmi r0, [r4, #-2818] @ 0xfffff4fe │ │ │ │ strmi sp, [r9, #493]! @ 0x1ed │ │ │ │ andcs sp, r0, r7, lsl #18 │ │ │ │ - blne 0xc4e328 │ │ │ │ + blne 0xc4e2b0 │ │ │ │ smlatteq r2, r4, r8, lr │ │ │ │ ldrmi r1, [r9, #2403] @ 0x963 │ │ │ │ strdcs sp, [r0], -sl │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ svclt 0x00008ff8 │ │ │ │ svcmi 0x00f8e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ ldrmi r9, [r8], sl, lsl #26 │ │ │ │ svcne 0x000f4604 │ │ │ │ - blx 0x18cdbbc │ │ │ │ + blx 0x18cdb44 │ │ │ │ @ instruction: 0xf3c5f985 │ │ │ │ stccs 5, cr2, [r2, #-4] │ │ │ │ stmdbeq r1, {r0, r3, r8, ip, sp, lr, pc} │ │ │ │ strcc fp, [r1, #-3864] @ 0xfffff0e8 │ │ │ │ stmibeq r9, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ rsceq fp, sp, r4, lsl pc │ │ │ │ - bl 0x1178b4 │ │ │ │ + bl 0x11783c │ │ │ │ @ instruction: 0xf8d40a05 │ │ │ │ strbmi fp, [r2], -r0 │ │ │ │ svcne 0x0004f856 │ │ │ │ svceq 0x0004f857 │ │ │ │ - @ instruction: 0xff0ef71e │ │ │ │ + @ instruction: 0xff4af71e │ │ │ │ strmi r4, [r1], -r2, asr #12 │ │ │ │ @ instruction: 0xf71d4658 │ │ │ │ - @ instruction: 0xf844ff0d │ │ │ │ + @ instruction: 0xf844ff49 │ │ │ │ ldrbmi r0, [r4, #-2820] @ 0xfffff4fc │ │ │ │ strmi sp, [r9, #493]! @ 0x1ed │ │ │ │ andcs sp, r0, r7, lsl #18 │ │ │ │ - blne 0xc4e3b0 │ │ │ │ + blne 0xc4e338 │ │ │ │ smlatteq r2, r4, r8, lr │ │ │ │ ldrmi r1, [r9, #2403] @ 0x963 │ │ │ │ strdcs sp, [r0], -sl │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ svclt 0x00008ff8 │ │ │ │ svcmi 0x00f8e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ ldrmi r9, [r8], sl, lsl #26 │ │ │ │ cdpne 6, 8, cr4, cr15, cr4, {0} │ │ │ │ - blx 0x18cda44 │ │ │ │ + blx 0x18cd9cc │ │ │ │ @ instruction: 0xf3c5f985 │ │ │ │ stccs 5, cr2, [r2, #-4] │ │ │ │ stmdbeq r1, {r0, r3, r8, ip, sp, lr, pc} │ │ │ │ strcc fp, [r1, #-3864] @ 0xfffff0e8 │ │ │ │ stmibeq r9, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ rsceq fp, sp, r4, lsl pc │ │ │ │ - bl 0x11793c │ │ │ │ + bl 0x1178c4 │ │ │ │ @ instruction: 0xf8b40a05 │ │ │ │ strbmi fp, [r2], -r0 │ │ │ │ svcne 0x0002f836 │ │ │ │ svceq 0x0002f837 │ │ │ │ - blx 0xc3c94 │ │ │ │ + blx 0xfc3c1e │ │ │ │ strmi r4, [r1], -r2, asr #12 │ │ │ │ @ instruction: 0xf71d4658 │ │ │ │ - @ instruction: 0xf824fec5 │ │ │ │ + @ instruction: 0xf824ff01 │ │ │ │ ldrbmi r0, [r4, #-2818] @ 0xfffff4fe │ │ │ │ strmi sp, [r9, #493]! @ 0x1ed │ │ │ │ andcs sp, r0, r7, lsl #18 │ │ │ │ - blne 0xc4e438 │ │ │ │ + blne 0xc4e3c0 │ │ │ │ smlatteq r2, r4, r8, lr │ │ │ │ ldrmi r1, [r9, #2403] @ 0x963 │ │ │ │ strdcs sp, [r0], -sl │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ svclt 0x00008ff8 │ │ │ │ svcmi 0x00f8e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ ldrmi r9, [r8], sl, lsl #26 │ │ │ │ svcne 0x000f4604 │ │ │ │ - blx 0x18cdccc │ │ │ │ + blx 0x18cdc54 │ │ │ │ @ instruction: 0xf3c5f985 │ │ │ │ stccs 5, cr2, [r2, #-4] │ │ │ │ stmdbeq r1, {r0, r3, r8, ip, sp, lr, pc} │ │ │ │ strcc fp, [r1, #-3864] @ 0xfffff0e8 │ │ │ │ stmibeq r9, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ rsceq fp, sp, r4, lsl pc │ │ │ │ - bl 0x1179c4 │ │ │ │ + bl 0x11794c │ │ │ │ @ instruction: 0xf8d40a05 │ │ │ │ strbmi fp, [r2], -r0 │ │ │ │ svcne 0x0004f856 │ │ │ │ svceq 0x0004f857 │ │ │ │ - mcr2 7, 4, pc, cr6, cr14, {0} @ │ │ │ │ + mcr2 7, 6, pc, cr2, cr14, {0} @ │ │ │ │ strmi r4, [r1], -r2, asr #12 │ │ │ │ @ instruction: 0xf71d4658 │ │ │ │ - @ instruction: 0xf844ff05 │ │ │ │ + @ instruction: 0xf844ff41 │ │ │ │ ldrbmi r0, [r4, #-2820] @ 0xfffff4fc │ │ │ │ strmi sp, [r9, #493]! @ 0x1ed │ │ │ │ andcs sp, r0, r7, lsl #18 │ │ │ │ - blne 0xc4e4c0 │ │ │ │ + blne 0xc4e448 │ │ │ │ smlatteq r2, r4, r8, lr │ │ │ │ ldrmi r1, [r9, #2403] @ 0x963 │ │ │ │ strdcs sp, [r0], -sl │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @@ -251741,25 +251712,25 @@ │ │ │ │ svceq 0x00d8f8cc │ │ │ │ ldrmi fp, [r9], r2, lsl #1 │ │ │ │ cdpne 6, 8, cr4, cr14, cr4, {0} │ │ │ │ rsclt r9, pc, #640 @ 0x280 │ │ │ │ strcs pc, [r1, #-965] @ 0xfffffc3b │ │ │ │ @ instruction: 0xf1072d02 │ │ │ │ svclt 0x00180701 │ │ │ │ - b 0x14d3510 │ │ │ │ + b 0x14d3498 │ │ │ │ svclt 0x001407c7 │ │ │ │ stmiaeq r5, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ mrcne 6, 4, r4, cr5, cr8, {5} │ │ │ │ - beq 0x340d1c │ │ │ │ + beq 0x340ca4 │ │ │ │ movwcs r8, #2082 @ 0x822 │ │ │ │ svcne 0x0002f835 │ │ │ │ svceq 0x0002f836 │ │ │ │ andls pc, r0, sp, asr #17 │ │ │ │ - mcrr2 7, 2, pc, lr, cr2 @ │ │ │ │ - bleq 0x1c41c4 │ │ │ │ + stc2 7, cr15, [sl], {34} @ 0x22 │ │ │ │ + bleq 0x1c414c │ │ │ │ mvnsle r4, r4, asr r5 │ │ │ │ stmdble r8, {r0, r1, r2, r6, r8, sl, lr} │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ andeq lr, r4, #168, 22 @ 0x2a000 │ │ │ │ smlatteq r2, r4, r8, lr │ │ │ │ addsmi r1, pc, #10682368 @ 0xa30000 │ │ │ │ strdlt sp, [r2], -sl │ │ │ │ @@ -251774,25 +251745,25 @@ │ │ │ │ svceq 0x00d8f8cc │ │ │ │ ldrmi fp, [r9], r2, lsl #1 │ │ │ │ svcne 0x000e4604 │ │ │ │ rsclt r9, pc, #640 @ 0x280 │ │ │ │ strcs pc, [r1, #-965] @ 0xfffffc3b │ │ │ │ @ instruction: 0xf1072d02 │ │ │ │ svclt 0x00180701 │ │ │ │ - b 0x14d3594 │ │ │ │ + b 0x14d351c │ │ │ │ svclt 0x001407c7 │ │ │ │ stmiaeq r5, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ svcne 0x001546b8 │ │ │ │ - beq 0x340da0 │ │ │ │ + beq 0x340d28 │ │ │ │ movwcs r6, #2082 @ 0x822 │ │ │ │ svcne 0x0004f855 │ │ │ │ svceq 0x0004f856 │ │ │ │ andls pc, r0, sp, asr #17 │ │ │ │ - stc2 7, cr15, [r2, #-144]! @ 0xffffff70 │ │ │ │ - bleq 0x2442c8 │ │ │ │ + ldc2l 7, cr15, [lr, #-144] @ 0xffffff70 │ │ │ │ + bleq 0x244250 │ │ │ │ mvnsle r4, r4, asr r5 │ │ │ │ stmdble r8, {r0, r1, r2, r6, r8, sl, lr} │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ andeq lr, r4, #168, 22 @ 0x2a000 │ │ │ │ smlatteq r2, r4, r8, lr │ │ │ │ addsmi r1, pc, #10682368 @ 0xa30000 │ │ │ │ strdlt sp, [r2], -sl │ │ │ │ @@ -251810,24 +251781,24 @@ │ │ │ │ @ instruction: 0xf1a20708 │ │ │ │ @ instruction: 0xf04f0608 │ │ │ │ @ instruction: 0x9d0e0900 │ │ │ │ @ instruction: 0xf885fa5f │ │ │ │ strcs pc, [r1, #-965] @ 0xfffffc3b │ │ │ │ @ instruction: 0xf1082d02 │ │ │ │ svclt 0x00180801 │ │ │ │ - b 0x14d3624 │ │ │ │ + b 0x14d35ac │ │ │ │ svclt 0x001408c8 │ │ │ │ strbmi r0, [r5], -sp, ror #1 │ │ │ │ - beq 0x280e2c │ │ │ │ + beq 0x280db4 │ │ │ │ ldrdeq lr, [r0, -r4] │ │ │ │ movwcs lr, #10742 @ 0x29f6 │ │ │ │ - blls 0x1c096c │ │ │ │ + blls 0x1c08f4 │ │ │ │ smlabteq r0, sp, r9, lr │ │ │ │ strdeq lr, [r2, -r7] │ │ │ │ - stc2 7, cr15, [r2, #144]! @ 0x90 │ │ │ │ + ldc2l 7, cr15, [lr, #144] @ 0x90 │ │ │ │ smlatteq r2, r4, r8, lr │ │ │ │ mvnle r4, r4, asr r5 │ │ │ │ stmdble r7, {r3, r5, r7, r8, sl, lr} │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ stmia r4!, {r0, r2, r3, r5, r8, r9, fp, ip}^ │ │ │ │ stmdbne r3!, {r1, r8}^ │ │ │ │ ldmle sl!, {r3, r4, r7, r8, sl, lr}^ │ │ │ │ @@ -251843,25 +251814,25 @@ │ │ │ │ svceq 0x00d8f8cc │ │ │ │ ldrmi fp, [r9], r2, lsl #1 │ │ │ │ cdpne 6, 8, cr4, cr14, cr4, {0} │ │ │ │ rsclt r9, pc, #640 @ 0x280 │ │ │ │ strcs pc, [r1, #-965] @ 0xfffffc3b │ │ │ │ @ instruction: 0xf1072d02 │ │ │ │ svclt 0x00180701 │ │ │ │ - b 0x14d36a8 │ │ │ │ + b 0x14d3630 │ │ │ │ svclt 0x001407c7 │ │ │ │ stmiaeq r5, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ mrcne 6, 4, r4, cr5, cr8, {5} │ │ │ │ - beq 0x340eb4 │ │ │ │ + beq 0x340e3c │ │ │ │ movwcs r8, #2082 @ 0x822 │ │ │ │ svcne 0x0002f835 │ │ │ │ svceq 0x0002f836 │ │ │ │ andls pc, r0, sp, asr #17 │ │ │ │ - @ instruction: 0xff02f724 │ │ │ │ - bleq 0x1c435c │ │ │ │ + @ instruction: 0xff3ef724 │ │ │ │ + bleq 0x1c42e4 │ │ │ │ mvnsle r4, r4, asr r5 │ │ │ │ stmdble r8, {r0, r1, r2, r6, r8, sl, lr} │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ andeq lr, r4, #168, 22 @ 0x2a000 │ │ │ │ smlatteq r2, r4, r8, lr │ │ │ │ addsmi r1, pc, #10682368 @ 0xa30000 │ │ │ │ strdlt sp, [r2], -sl │ │ │ │ @@ -251877,25 +251848,25 @@ │ │ │ │ ldrmi fp, [sl], r2, lsl #1 │ │ │ │ cdpne 6, 8, cr4, cr15, cr4, {0} │ │ │ │ stcls 14, cr1, [sl, #-600] @ 0xfffffda8 │ │ │ │ @ instruction: 0xf885fa5f │ │ │ │ strcs pc, [r1, #-965] @ 0xfffffc3b │ │ │ │ @ instruction: 0xf1082d02 │ │ │ │ svclt 0x00180801 │ │ │ │ - b 0x14d3730 │ │ │ │ + b 0x14d36b8 │ │ │ │ svclt 0x001408c8 │ │ │ │ strbmi r0, [r5], -sp, ror #1 │ │ │ │ stmdbeq r5, {r8, r9, fp, sp, lr, pc} │ │ │ │ svceq 0x0002f837 │ │ │ │ stmdahi r2!, {r8, r9, sp} │ │ │ │ svcne 0x0002f836 │ │ │ │ andmi pc, r0, r0, lsl #9 │ │ │ │ andge pc, r0, sp, asr #17 │ │ │ │ - blx 0x10c3fda │ │ │ │ - bleq 0x1c43e4 │ │ │ │ + blx 0x1fc3f62 │ │ │ │ + bleq 0x1c436c │ │ │ │ mvnle r4, ip, asr #10 │ │ │ │ stmdble r7, {r3, r5, r7, r8, sl, lr} │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ stmia r4!, {r0, r2, r3, r5, r8, r9, fp, ip}^ │ │ │ │ stmdbne r3!, {r1, r8}^ │ │ │ │ ldmle sl!, {r3, r4, r7, r8, sl, lr}^ │ │ │ │ andcs fp, r0, r2 │ │ │ │ @@ -251911,25 +251882,25 @@ │ │ │ │ ldrmi fp, [sl], r2, lsl #1 │ │ │ │ svcne 0x000f4604 │ │ │ │ stcls 15, cr1, [sl, #-88] @ 0xffffffa8 │ │ │ │ @ instruction: 0xf885fa5f │ │ │ │ strcs pc, [r1, #-965] @ 0xfffffc3b │ │ │ │ @ instruction: 0xf1082d02 │ │ │ │ svclt 0x00180801 │ │ │ │ - b 0x14d37b8 │ │ │ │ + b 0x14d3740 │ │ │ │ svclt 0x001408c8 │ │ │ │ strbmi r0, [r5], -sp, ror #1 │ │ │ │ stmdbeq r5, {r8, r9, fp, sp, lr, pc} │ │ │ │ svceq 0x0004f857 │ │ │ │ stmdavs r2!, {r8, r9, sp} │ │ │ │ svcne 0x0004f856 │ │ │ │ andmi pc, r0, r0, lsl #2 │ │ │ │ andge pc, r0, sp, asr #17 │ │ │ │ - ldc2 7, cr15, [r0], {36} @ 0x24 │ │ │ │ - bleq 0x2444ec │ │ │ │ + mcrr2 7, 2, pc, ip, cr4 @ │ │ │ │ + bleq 0x244474 │ │ │ │ mvnle r4, ip, asr #10 │ │ │ │ stmdble r7, {r3, r5, r7, r8, sl, lr} │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ stmia r4!, {r0, r2, r3, r5, r8, r9, fp, ip}^ │ │ │ │ stmdbne r3!, {r1, r8}^ │ │ │ │ ldmle sl!, {r3, r4, r7, r8, sl, lr}^ │ │ │ │ andcs fp, r0, r2 │ │ │ │ @@ -251947,30 +251918,30 @@ │ │ │ │ @ instruction: 0xf1a20508 │ │ │ │ @ instruction: 0xf04f0708 │ │ │ │ @ instruction: 0x9e0e0900 │ │ │ │ @ instruction: 0xf886fa5f │ │ │ │ strcs pc, [r1], -r6, asr #7 │ │ │ │ @ instruction: 0xf1082e02 │ │ │ │ svclt 0x00180801 │ │ │ │ - b 0x14d3c48 │ │ │ │ + b 0x14d3bd0 │ │ │ │ svclt 0x001408c8 │ │ │ │ @ instruction: 0x464600f6 │ │ │ │ - beq 0x2c1050 │ │ │ │ + beq 0x2c0fd8 │ │ │ │ svceq 0x0008f855 │ │ │ │ movwcs lr, #2516 @ 0x9d4 │ │ │ │ movwcs lr, #2509 @ 0x9cd │ │ │ │ - blls 0x1c0b94 │ │ │ │ + blls 0x1c0b1c │ │ │ │ ldmib r7!, {r0, r3, r5, r6, fp, sp, lr}^ │ │ │ │ @ instruction: 0xf1012302 │ │ │ │ @ instruction: 0xf7244100 │ │ │ │ - stmia r4!, {r0, r2, r3, r7, sl, fp, ip, sp, lr, pc}^ │ │ │ │ + stmia r4!, {r0, r3, r6, r7, sl, fp, ip, sp, lr, pc}^ │ │ │ │ ldrbmi r0, [r4, #-258] @ 0xfffffefe │ │ │ │ ldrmi sp, [r0, #492]! @ 0x1ec │ │ │ │ andcs sp, r0, r7, lsl #18 │ │ │ │ - blne 0xe8e880 │ │ │ │ + blne 0xe8e808 │ │ │ │ smlatteq r2, r4, r8, lr │ │ │ │ ldrmi r1, [r8, #2467] @ 0x9a3 │ │ │ │ strdlt sp, [r5], -sl │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @@ -251982,25 +251953,25 @@ │ │ │ │ ldrmi fp, [sl], r2, lsl #1 │ │ │ │ cdpne 6, 8, cr4, cr15, cr4, {0} │ │ │ │ stcls 14, cr1, [sl, #-600] @ 0xfffffda8 │ │ │ │ @ instruction: 0xf885fa5f │ │ │ │ strcs pc, [r1, #-965] @ 0xfffffc3b │ │ │ │ @ instruction: 0xf1082d02 │ │ │ │ svclt 0x00180801 │ │ │ │ - b 0x14d38d4 │ │ │ │ + b 0x14d385c │ │ │ │ svclt 0x001408c8 │ │ │ │ strbmi r0, [r5], -sp, ror #1 │ │ │ │ stmdbeq r5, {r8, r9, fp, sp, lr, pc} │ │ │ │ svceq 0x0002f837 │ │ │ │ stmdahi r2!, {r8, r9, sp} │ │ │ │ svcne 0x0002f836 │ │ │ │ andmi pc, r0, r0, lsl #9 │ │ │ │ andge pc, r0, sp, asr #17 │ │ │ │ - stc2l 7, cr15, [ip, #144]! @ 0x90 │ │ │ │ - bleq 0x1c4588 │ │ │ │ + cdp2 7, 2, cr15, cr8, cr4, {1} │ │ │ │ + bleq 0x1c4510 │ │ │ │ mvnle r4, ip, asr #10 │ │ │ │ stmdble r7, {r3, r5, r7, r8, sl, lr} │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ stmia r4!, {r0, r2, r3, r5, r8, r9, fp, ip}^ │ │ │ │ stmdbne r3!, {r1, r8}^ │ │ │ │ ldmle sl!, {r3, r4, r7, r8, sl, lr}^ │ │ │ │ andcs fp, r0, r2 │ │ │ │ @@ -252015,25 +251986,25 @@ │ │ │ │ svceq 0x00d8f8cc │ │ │ │ ldrmi fp, [r9], r2, lsl #1 │ │ │ │ cdpne 6, 8, cr4, cr14, cr4, {0} │ │ │ │ rsclt r9, pc, #640 @ 0x280 │ │ │ │ strcs pc, [r1, #-965] @ 0xfffffc3b │ │ │ │ @ instruction: 0xf1072d02 │ │ │ │ svclt 0x00180701 │ │ │ │ - b 0x14d3958 │ │ │ │ + b 0x14d38e0 │ │ │ │ svclt 0x001407c7 │ │ │ │ stmiaeq r5, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ mrcne 6, 4, r4, cr5, cr8, {5} │ │ │ │ - beq 0x341164 │ │ │ │ + beq 0x3410ec │ │ │ │ movwcs r8, #10274 @ 0x2822 │ │ │ │ svcne 0x0002f835 │ │ │ │ svceq 0x0002f836 │ │ │ │ andls pc, r0, sp, asr #17 │ │ │ │ - blx 0xbc4200 │ │ │ │ - bleq 0x1c460c │ │ │ │ + blx 0x1ac4188 │ │ │ │ + bleq 0x1c4594 │ │ │ │ mvnsle r4, r4, asr r5 │ │ │ │ stmdble r8, {r0, r1, r2, r6, r8, sl, lr} │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ andeq lr, r4, #168, 22 @ 0x2a000 │ │ │ │ smlatteq r2, r4, r8, lr │ │ │ │ addsmi r1, pc, #10682368 @ 0xa30000 │ │ │ │ strdlt sp, [r2], -sl │ │ │ │ @@ -252048,25 +252019,25 @@ │ │ │ │ svceq 0x00d8f8cc │ │ │ │ ldrmi fp, [r9], r2, lsl #1 │ │ │ │ svcne 0x000e4604 │ │ │ │ rsclt r9, pc, #640 @ 0x280 │ │ │ │ strcs pc, [r1, #-965] @ 0xfffffc3b │ │ │ │ @ instruction: 0xf1072d02 │ │ │ │ svclt 0x00180701 │ │ │ │ - b 0x14d39dc │ │ │ │ + b 0x14d3964 │ │ │ │ svclt 0x001407c7 │ │ │ │ stmiaeq r5, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ svcne 0x001546b8 │ │ │ │ - beq 0x3411e8 │ │ │ │ + beq 0x341170 │ │ │ │ movwcs r6, #10274 @ 0x2822 │ │ │ │ svcne 0x0004f855 │ │ │ │ svceq 0x0004f856 │ │ │ │ andls pc, r0, sp, asr #17 │ │ │ │ - blx 0xc428c │ │ │ │ - bleq 0x244710 │ │ │ │ + blx 0xfc4216 │ │ │ │ + bleq 0x244698 │ │ │ │ mvnsle r4, r4, asr r5 │ │ │ │ stmdble r8, {r0, r1, r2, r6, r8, sl, lr} │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ andeq lr, r4, #168, 22 @ 0x2a000 │ │ │ │ smlatteq r2, r4, r8, lr │ │ │ │ addsmi r1, pc, #10682368 @ 0xa30000 │ │ │ │ strdlt sp, [r2], -sl │ │ │ │ @@ -252084,24 +252055,24 @@ │ │ │ │ @ instruction: 0xf1a20708 │ │ │ │ @ instruction: 0xf04f0608 │ │ │ │ @ instruction: 0x9d0e0902 │ │ │ │ @ instruction: 0xf885fa5f │ │ │ │ strcs pc, [r1, #-965] @ 0xfffffc3b │ │ │ │ @ instruction: 0xf1082d02 │ │ │ │ svclt 0x00180801 │ │ │ │ - b 0x14d3a6c │ │ │ │ + b 0x14d39f4 │ │ │ │ svclt 0x001408c8 │ │ │ │ strbmi r0, [r5], -sp, ror #1 │ │ │ │ - beq 0x281274 │ │ │ │ + beq 0x2811fc │ │ │ │ ldrdeq lr, [r0, -r4] │ │ │ │ movwcs lr, #10742 @ 0x29f6 │ │ │ │ - blls 0x1c0db4 │ │ │ │ + blls 0x1c0d3c │ │ │ │ smlabteq r0, sp, r9, lr │ │ │ │ strdeq lr, [r2, -r7] │ │ │ │ - blx 0x20c431e │ │ │ │ + blx 0xfefc42a6 │ │ │ │ smlatteq r2, r4, r8, lr │ │ │ │ mvnle r4, r4, asr r5 │ │ │ │ stmdble r7, {r3, r5, r7, r8, sl, lr} │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ stmia r4!, {r0, r2, r3, r5, r8, r9, fp, ip}^ │ │ │ │ stmdbne r3!, {r1, r8}^ │ │ │ │ ldmle sl!, {r3, r4, r7, r8, sl, lr}^ │ │ │ │ @@ -252117,62 +252088,62 @@ │ │ │ │ svceq 0x00d8f8cc │ │ │ │ ldrmi fp, [r9], r2, lsl #1 │ │ │ │ cdpne 6, 8, cr4, cr14, cr4, {0} │ │ │ │ rsclt r9, pc, #640 @ 0x280 │ │ │ │ strcs pc, [r1, #-965] @ 0xfffffc3b │ │ │ │ @ instruction: 0xf1072d02 │ │ │ │ svclt 0x00180701 │ │ │ │ - b 0x14d3af0 │ │ │ │ + b 0x14d3a78 │ │ │ │ svclt 0x001407c7 │ │ │ │ stmiaeq r5, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ mrcne 6, 4, r4, cr5, cr8, {5} │ │ │ │ - beq 0x3412fc │ │ │ │ + beq 0x341284 │ │ │ │ movwcs r8, #10274 @ 0x2822 │ │ │ │ svcne 0x0002f835 │ │ │ │ svceq 0x0002f836 │ │ │ │ andls pc, r0, sp, asr #17 │ │ │ │ - ldc2l 7, cr15, [lr], {36} @ 0x24 │ │ │ │ - bleq 0x1c47a4 │ │ │ │ + ldc2 7, cr15, [sl, #-144] @ 0xffffff70 │ │ │ │ + bleq 0x1c472c │ │ │ │ mvnsle r4, r4, asr r5 │ │ │ │ stmdble r8, {r0, r1, r2, r6, r8, sl, lr} │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ andeq lr, r4, #168, 22 @ 0x2a000 │ │ │ │ smlatteq r2, r4, r8, lr │ │ │ │ addsmi r1, pc, #10682368 @ 0xa30000 │ │ │ │ strdlt sp, [r2], -sl │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0x87f0e8bd │ │ │ │ svcmi 0x00f0e92d │ │ │ │ strcs pc, [r1], #-963 @ 0xfffffc3d │ │ │ │ - blx 0x18d1758 │ │ │ │ + blx 0x18d16e0 │ │ │ │ svclt 0x0018fc83 │ │ │ │ @ instruction: 0xf10c3401 │ │ │ │ addlt r0, r3, r1, lsl #24 │ │ │ │ - b 0x14f63c0 │ │ │ │ - b 0x14ca274 │ │ │ │ - b 0x14cf5f4 │ │ │ │ + b 0x14f6348 │ │ │ │ + b 0x14ca1fc │ │ │ │ + b 0x14cf57c │ │ │ │ svclt 0x00120ccc │ │ │ │ @ instruction: 0x46674677 │ │ │ │ svccs 0x001046e6 │ │ │ │ svclt 0x00a84688 │ │ │ │ usatmi r2, #2, r0, lsl #14 │ │ │ │ @ instruction: 0x468346b9 │ │ │ │ - b 0x14c8968 │ │ │ │ + b 0x14c88f0 │ │ │ │ @ instruction: 0x46070c5e │ │ │ │ strmi r2, [ip], -r0, lsl #12 │ │ │ │ subeq lr, r3, r2, lsl #22 │ │ │ │ and pc, r4, sp, asr #17 │ │ │ │ andspl pc, r6, r0, lsr r8 @ │ │ │ │ @ instruction: 0x46c64639 │ │ │ │ @ instruction: 0xf83e2200 │ │ │ │ andcc r3, r1, #2048 @ 0x800 │ │ │ │ - blx 0x5d71fa │ │ │ │ + blx 0x5d7182 │ │ │ │ @ instruction: 0xf821f305 │ │ │ │ vldmiale r6!, {d19} │ │ │ │ strbmi r4, [r8], #1062 @ 0x426 │ │ │ │ strbmi r4, [r6, #-1103]! @ 0xfffffbb1 │ │ │ │ @ instruction: 0xf8ddd3ec │ │ │ │ ldrbmi lr, [r2, #4]! │ │ │ │ ldrbmi sp, [lr], #2312 @ 0x908 │ │ │ │ @@ -252183,37 +252154,37 @@ │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ svclt 0x00008ff0 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ strcs pc, [r1], #-963 @ 0xfffffc3d │ │ │ │ - blx 0x18d17fc │ │ │ │ + blx 0x18d1784 │ │ │ │ svclt 0x0018fc83 │ │ │ │ @ instruction: 0xf10c3401 │ │ │ │ addlt r0, r3, r1, lsl #24 │ │ │ │ - b 0x14f6464 │ │ │ │ - b 0x14ca318 │ │ │ │ - b 0x14cf698 │ │ │ │ + b 0x14f63ec │ │ │ │ + b 0x14ca2a0 │ │ │ │ + b 0x14cf620 │ │ │ │ svclt 0x00120ccc │ │ │ │ @ instruction: 0x46674677 │ │ │ │ svccs 0x001046e6 │ │ │ │ svclt 0x00a84688 │ │ │ │ usatmi r2, #2, r0, lsl #14 │ │ │ │ @ instruction: 0x468346b9 │ │ │ │ - b 0x14c8b0c │ │ │ │ + b 0x14c8a94 │ │ │ │ @ instruction: 0x46070c9e │ │ │ │ strmi r2, [ip], -r0, lsl #12 │ │ │ │ addeq lr, r3, r2, lsl #22 │ │ │ │ and pc, r4, sp, asr #17 │ │ │ │ eorpl pc, r6, r0, asr r8 @ │ │ │ │ @ instruction: 0x46c64639 │ │ │ │ @ instruction: 0xf85e2200 │ │ │ │ andcc r3, r1, #4, 22 @ 0x1000 │ │ │ │ - blx 0x25729e │ │ │ │ + blx 0x257226 │ │ │ │ @ instruction: 0xf841f303 │ │ │ │ vldmiale r6!, {d19-d20} │ │ │ │ strbmi r4, [r8], #1062 @ 0x426 │ │ │ │ strbmi r4, [r6, #-1103]! @ 0xfffffbb1 │ │ │ │ @ instruction: 0xf8ddd3ec │ │ │ │ ldrbmi lr, [r2, #4]! │ │ │ │ ldrbmi sp, [lr], #2312 @ 0x908 │ │ │ │ @@ -252232,38 +252203,38 @@ │ │ │ │ @ instruction: 0xf04f4607 │ │ │ │ sbcseq r0, r2, r0, lsl #16 │ │ │ │ vaddw.u8 , , d1 │ │ │ │ stmdbcs r2, {r0, r8, sp} │ │ │ │ @ instruction: 0x23a3ea4f │ │ │ │ tstcc r1, r2, lsl pc │ │ │ │ @ instruction: 0x46164611 │ │ │ │ - bleq 0xff2011f4 │ │ │ │ + bleq 0xff20117c │ │ │ │ sbceq fp, lr, r8, lsl pc │ │ │ │ andvs lr, r4, #3358720 @ 0x334000 │ │ │ │ shadd16mi fp, r1, r8 │ │ │ │ ldmdbcs r0, {r9, sp} │ │ │ │ - beq 0xff6c1208 │ │ │ │ + beq 0xff6c1190 │ │ │ │ tstcs r0, r8, lsr #31 │ │ │ │ andlt pc, ip, sp, asr #17 │ │ │ │ stmiaeq sp, {r1, r8, ip, pc}^ │ │ │ │ ldmne r8!, {r0, r1, r8, r9, fp, ip, pc} │ │ │ │ andhi pc, r0, sp, asr #17 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ - bl 0x357934 │ │ │ │ + bl 0x3578bc │ │ │ │ @ instruction: 0xf8590103 │ │ │ │ stmdavs r9, {r0, r1, sp, lr}^ │ │ │ │ strmi r9, [r8], r1, lsl #22 │ │ │ │ ldmib r4, {r2, r3, r4, r7, fp, ip}^ │ │ │ │ andcc r1, r8, r0, lsl #22 │ │ │ │ cdpeq 1, 0, cr15, cr1, cr12, {0} │ │ │ │ @ instruction: 0xf04f3408 │ │ │ │ ldrbmi r0, [r5, #-3073]! @ 0xfffff3ff │ │ │ │ vqrdmulh.s d15, d8, d1 │ │ │ │ movwcc pc, #47878 @ 0xbb06 @ │ │ │ │ - blne 0x2c5798 │ │ │ │ + blne 0x2c5720 │ │ │ │ stcne 8, cr15, [r8], {64} @ 0x40 │ │ │ │ @ instruction: 0xf840445b │ │ │ │ stclle 12, cr3, [sl], #16 │ │ │ │ ldrdhi pc, [r0], -sp │ │ │ │ strtmi r9, [r8], #2818 @ 0xb02 │ │ │ │ ldrbmi r4, [r0, #1050] @ 0x41a │ │ │ │ ldmib sp, {r2, r4, r6, r7, r8, r9, ip, lr, pc}^ │ │ │ │ @@ -252280,35 +252251,35 @@ │ │ │ │ svcmi 0x00f0e92d │ │ │ │ addlt r4, r5, r7, lsl #12 │ │ │ │ tstls r0, lr, lsl #24 │ │ │ │ vmov.i32 d20, #-922746880 @ 0xc9000000 │ │ │ │ rsclt r2, r0, #67108864 @ 0x4000000 │ │ │ │ @ instruction: 0xf1002b02 │ │ │ │ svclt 0x00180001 │ │ │ │ - b 0x14d357c │ │ │ │ - b 0x14cfc0c │ │ │ │ + b 0x14d3504 │ │ │ │ + b 0x14cfb94 │ │ │ │ andls r0, r3, r0, asr #1 │ │ │ │ sbcseq fp, fp, r5, lsl pc │ │ │ │ ldrmi r4, [r8], r0, lsl #13 │ │ │ │ @ instruction: 0xf1b84603 │ │ │ │ - bl 0x18a5d0 │ │ │ │ + bl 0x18a558 │ │ │ │ svclt 0x00a80a44 │ │ │ │ ldmdaeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ - b 0x14cf19c │ │ │ │ + b 0x14cf124 │ │ │ │ stmib sp, {r0, r1, r4, r6, r8, fp}^ │ │ │ │ - b 0x14e75a8 │ │ │ │ + b 0x14e7530 │ │ │ │ @ instruction: 0x46160458 │ │ │ │ stmdbls r0, {r0, r1, r3, r9, sl, lr} │ │ │ │ @ instruction: 0x0c02eb03 │ │ │ │ andlt pc, r2, sl, lsr r8 @ │ │ │ │ stmne sp, {r3, r4, r5, r7, fp, ip} │ │ │ │ @ instruction: 0xf83c2100 │ │ │ │ tstcc r1, r2, lsl #22 │ │ │ │ - bl 0x1c4a98 │ │ │ │ - blx 0x8973fa │ │ │ │ + bl 0x1c4a20 │ │ │ │ + blx 0x897382 │ │ │ │ @ instruction: 0xf8208e0b │ │ │ │ vldmiale r4!, {d30} │ │ │ │ strtmi r9, [r6], #-2305 @ 0xfffff6ff │ │ │ │ strmi r4, [sl], #-1457 @ 0xfffffa4f │ │ │ │ ldmib sp, {r0, r1, r2, r5, r6, r7, fp, ip, lr, pc}^ │ │ │ │ addsmi r3, r8, #2 │ │ │ │ ldrtmi sp, [fp], #-2311 @ 0xfffff6f9 │ │ │ │ @@ -252324,35 +252295,35 @@ │ │ │ │ andcs r4, r0, r7, lsl #12 │ │ │ │ strmi fp, [sl], r5, lsl #1 │ │ │ │ stcls 6, cr4, [lr], {134} @ 0x86 │ │ │ │ vsubw.u8 , q2, d0 │ │ │ │ rsclt r2, r5, #67108864 @ 0x4000000 │ │ │ │ @ instruction: 0xf1052b02 │ │ │ │ svclt 0x00180501 │ │ │ │ - b 0x14d362c │ │ │ │ - b 0x14cfcbc │ │ │ │ + b 0x14d35b4 │ │ │ │ + b 0x14cfc44 │ │ │ │ svclt 0x001505c5 │ │ │ │ ssatmi r0, #9, fp, asr #1 │ │ │ │ @ instruction: 0x462b4698 │ │ │ │ svceq 0x0010f1b8 │ │ │ │ - bleq 0xfe241648 │ │ │ │ + bleq 0xfe2415d0 │ │ │ │ @ instruction: 0xf04fbfa8 │ │ │ │ - b 0x14c8a88 │ │ │ │ + b 0x14c8a10 │ │ │ │ @ instruction: 0xf8cd0993 │ │ │ │ - b 0x14e6a60 │ │ │ │ + b 0x14e69e8 │ │ │ │ stmib sp, {r3, r4, r7, sl}^ │ │ │ │ @ instruction: 0xf85b3502 │ │ │ │ - bl 0x39ea5c │ │ │ │ - blls 0x107e60 │ │ │ │ + bl 0x39e9e4 │ │ │ │ + blls 0x107de8 │ │ │ │ andcs r1, r0, #3735552 @ 0x390000 │ │ │ │ - bl 0x1d8528 │ │ │ │ + bl 0x1d84b0 │ │ │ │ @ instruction: 0xf85c0c00 │ │ │ │ andcc r3, r1, #4, 22 @ 0x1000 │ │ │ │ - blvs 0x244bc8 │ │ │ │ - blx 0x3174ca │ │ │ │ + blvs 0x244b50 │ │ │ │ + blx 0x317452 │ │ │ │ @ instruction: 0xf8413306 │ │ │ │ vldmiale r4!, {d19-d20} │ │ │ │ strtmi r9, [r6], #2817 @ 0xb01 │ │ │ │ ldrmi r4, [r8], #-1486 @ 0xfffffa32 │ │ │ │ ldmib sp, {r0, r2, r5, r6, r7, r8, r9, ip, lr, pc}^ │ │ │ │ addsmi r3, sp, #8388608 @ 0x800000 │ │ │ │ ldrtmi sp, [fp], #-2311 @ 0xfffff6f9 │ │ │ │ @@ -252382,81 +252353,81 @@ │ │ │ │ movwne lr, #35277 @ 0x89cd │ │ │ │ andscs fp, r0, r8, lsr #31 │ │ │ │ rsceq r4, r0, r2, lsl #13 │ │ │ │ andsge pc, ip, sp, asr #17 │ │ │ │ ldrbeq lr, [sl, pc, asr #20] │ │ │ │ ldrtmi r9, [lr], r5 │ │ │ │ stmiaeq r8, {r8, r9, sl, sp}^ │ │ │ │ - blls 0x26ab20 │ │ │ │ + blls 0x26aaa8 │ │ │ │ streq lr, [r7, #-2827] @ 0xfffff4f5 │ │ │ │ strvs lr, [r1, -sp, asr #19] │ │ │ │ - blls 0x28d280 │ │ │ │ + blls 0x28d208 │ │ │ │ andeq lr, r1, #9216 @ 0x2400 │ │ │ │ - blls 0x1cd284 │ │ │ │ + blls 0x1cd20c │ │ │ │ andmi pc, r1, r9, asr r8 @ │ │ │ │ ldrdhi pc, [r4], -r2 │ │ │ │ andcs r1, r0, #3555328 @ 0x364000 │ │ │ │ - bcc 0x141274 │ │ │ │ + bcc 0x1411fc │ │ │ │ ldmib r5, {r0, r1, r2, r4, r6, sl, fp, ip}^ │ │ │ │ tstcc r8, r0, lsl #24 │ │ │ │ vqdmulh.s d15, d8, d3 │ │ │ │ - blx 0x212b66 │ │ │ │ + blx 0x212aee │ │ │ │ strcc r2, [r8, #-522] @ 0xfffffdf6 │ │ │ │ - bcc 0x2459d8 │ │ │ │ + bcc 0x245960 │ │ │ │ ldrbmi r1, [r2], #-2459 @ 0xfffff665 │ │ │ │ andeq lr, ip, #67584 @ 0x10800 │ │ │ │ stccc 8, cr15, [r8], {65} @ 0x41 │ │ │ │ stccs 8, cr15, [r4], {65} @ 0x41 │ │ │ │ @ instruction: 0xf04f45be │ │ │ │ stclle 2, cr0, [r5], #4 │ │ │ │ @ instruction: 0x6701e9dd │ │ │ │ ldrbtmi r9, [r6], #-2823 @ 0xfffff4f9 │ │ │ │ - blls 0x217bec │ │ │ │ + blls 0x217b74 │ │ │ │ bicle r4, ip, #-536870903 @ 0xe0000009 │ │ │ │ movwne lr, #35293 @ 0x89dd │ │ │ │ ldrdls pc, [ip], -sp │ │ │ │ stmdble r8, {r0, r1, r3, r7, r9, lr} │ │ │ │ strcs r4, [r0], #-1097 @ 0xfffffbb7 │ │ │ │ stmia r1!, {r8, sl, sp}^ │ │ │ │ - bl 0xfe957f94 │ │ │ │ + bl 0xfe957f1c │ │ │ │ addsmi r0, r3, #-1879048192 @ 0x90000000 │ │ │ │ strdlt sp, [fp], -r9 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svchi 0x00f0e8bd │ │ │ │ svcmi 0x00f0e92d │ │ │ │ strmi r4, [sl], r7, lsl #12 │ │ │ │ stcls 0, cr11, [lr], {133} @ 0x85 │ │ │ │ vsubw.u8 , q2, d0 │ │ │ │ rsclt r2, r0, #67108864 @ 0x4000000 │ │ │ │ @ instruction: 0xf1002b02 │ │ │ │ svclt 0x00180001 │ │ │ │ - b 0x14d37c8 │ │ │ │ - b 0x14cfe58 │ │ │ │ + b 0x14d3750 │ │ │ │ + b 0x14cfde0 │ │ │ │ andls r0, r3, r0, asr #1 │ │ │ │ sbcseq fp, fp, r5, lsl pc │ │ │ │ ldrmi r4, [r8], r0, lsl #13 │ │ │ │ @ instruction: 0xf1b84603 │ │ │ │ - bl 0x18a81c │ │ │ │ + bl 0x18a7a4 │ │ │ │ svclt 0x00a80b44 │ │ │ │ ldmdaeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ - b 0x14cf3e8 │ │ │ │ + b 0x14cf370 │ │ │ │ @ instruction: 0x46160953 │ │ │ │ ldrbeq lr, [r8], #-2639 @ 0xfffff5b1 │ │ │ │ movwhi lr, #6605 @ 0x19cd │ │ │ │ - bl 0x3ad7f8 │ │ │ │ + bl 0x3ad780 │ │ │ │ @ instruction: 0xf83b0c02 │ │ │ │ popne {r1, pc} │ │ │ │ vmlaeq.f64 d14, d2, d3 │ │ │ │ @ instruction: 0xf83c2000 │ │ │ │ andcc r1, r1, r2, lsl #22 │ │ │ │ - blcc 0x1c4d08 │ │ │ │ - blx 0x557626 │ │ │ │ - bl 0xfea03038 │ │ │ │ + blcc 0x1c4c90 │ │ │ │ + blx 0x5575ae │ │ │ │ + bl 0xfea02fc0 │ │ │ │ @ instruction: 0xf8250301 │ │ │ │ vldmiale r2!, {d19} │ │ │ │ strtmi r9, [r6], #-2817 @ 0xfffff4ff │ │ │ │ ldrmi r4, [sl], #-1457 @ 0xfffffa4f │ │ │ │ ldmib sp, {r2, r5, r6, r7, fp, ip, lr, pc}^ │ │ │ │ addsmi r3, r8, #2 │ │ │ │ ldrtmi sp, [fp], #-2311 @ 0xfffff6f9 │ │ │ │ @@ -252472,36 +252443,36 @@ │ │ │ │ strmi r4, [sl], r7, lsl #12 │ │ │ │ @ instruction: 0xf04fb085 │ │ │ │ stcls 14, cr0, [lr], {-0} │ │ │ │ vsubw.u8 , q2, d0 │ │ │ │ rsclt r2, r0, #67108864 @ 0x4000000 │ │ │ │ @ instruction: 0xf1002b02 │ │ │ │ svclt 0x00180001 │ │ │ │ - b 0x14d387c │ │ │ │ - b 0x14cff0c │ │ │ │ + b 0x14d3804 │ │ │ │ + b 0x14cfe94 │ │ │ │ svclt 0x001500c0 │ │ │ │ pkhtbmi r0, r0, fp, asr #1 │ │ │ │ @ instruction: 0x46034698 │ │ │ │ svceq 0x0010f1b8 │ │ │ │ - bleq 0xfe241898 │ │ │ │ + bleq 0xfe241820 │ │ │ │ @ instruction: 0xf04fbfa8 │ │ │ │ - b 0x14c8cd8 │ │ │ │ + b 0x14c8c60 │ │ │ │ @ instruction: 0xf8cd0993 │ │ │ │ - b 0x14e6cb0 │ │ │ │ + b 0x14e6c38 │ │ │ │ @ instruction: 0xf04f0498 │ │ │ │ stmib sp, {fp}^ │ │ │ │ - blls 0x112cb4 │ │ │ │ + blls 0x112c3c │ │ │ │ streq lr, [lr, #-2826] @ 0xfffff4f6 │ │ │ │ andvs pc, lr, fp, asr r8 @ │ │ │ │ andeq lr, lr, r7, lsl #22 │ │ │ │ @ instruction: 0x0c0eeb03 │ │ │ │ @ instruction: 0xf85c2100 │ │ │ │ tstcc r1, r4, lsl #22 │ │ │ │ - blcs 0x244e1c │ │ │ │ - blx 0x2976fe │ │ │ │ + blcs 0x244da4 │ │ │ │ + blx 0x297686 │ │ │ │ @ instruction: 0xf8403312 │ │ │ │ vldmiale r4!, {d19-d20} │ │ │ │ strtmi r9, [r0], #2817 @ 0xb01 │ │ │ │ ldrmi r4, [lr], #1480 @ 0x5c8 │ │ │ │ ldmib sp, {r0, r2, r5, r6, r7, r8, r9, ip, lr, pc}^ │ │ │ │ addsmi r3, r8, #2 │ │ │ │ ldrtmi sp, [fp], #-2311 @ 0xfffff6f9 │ │ │ │ @@ -252515,55 +252486,55 @@ │ │ │ │ svchi 0x00f0e8bd │ │ │ │ svcmi 0x00f0e92d │ │ │ │ addlt r4, fp, r1, lsl #13 │ │ │ │ stmib sp, {r2, r4, sl, fp, ip, pc}^ │ │ │ │ rsclt r1, r3, #4, 6 @ 0x10000000 │ │ │ │ sbcseq r3, sp, r1, lsl #6 │ │ │ │ movwcs pc, #5060 @ 0x13c4 @ │ │ │ │ - b 0x14d192c │ │ │ │ + b 0x14d18b4 │ │ │ │ svclt 0x001324a4 │ │ │ │ strtmi r3, [fp], -r1, lsl #6 │ │ │ │ sbcseq r4, r8, r8, lsr #12 │ │ │ │ streq lr, [r8, #-2509] @ 0xfffff633 │ │ │ │ @ instruction: 0x4603bf18 │ │ │ │ - b 0x14d197c │ │ │ │ + b 0x14d1904 │ │ │ │ svclt 0x00a80bd0 │ │ │ │ @ instruction: 0xf8cd2310 │ │ │ │ @ instruction: 0x469ab01c │ │ │ │ @ instruction: 0xf8cd00e3 │ │ │ │ @ instruction: 0x464ca018 │ │ │ │ ldrbeq lr, [sl, pc, asr #20] │ │ │ │ stmdbeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ andcs r4, r0, #153092096 @ 0x9200000 │ │ │ │ - blls 0x1eb96c │ │ │ │ + blls 0x1eb8f4 │ │ │ │ stmib sp, {r0, r2, r5, r7, fp, ip}^ │ │ │ │ ldmne r9, {r0, r9, ip, pc} │ │ │ │ - bl 0x1ed980 │ │ │ │ - bl 0x389d78 │ │ │ │ + bl 0x1ed908 │ │ │ │ + bl 0x389d00 │ │ │ │ @ instruction: 0xf85a0301 │ │ │ │ @ instruction: 0xf8d31001 │ │ │ │ strmi r8, [lr], r4 │ │ │ │ ldmne lr, {r2, r8, r9, fp, ip, pc} │ │ │ │ @ instruction: 0xf1032300 │ │ │ │ strcc r0, [r8, #-2305] @ 0xfffff6ff │ │ │ │ - blcc 0x1414e4 │ │ │ │ + blcc 0x14146c │ │ │ │ ldmib ip, {r3, r9, sl, ip, sp}^ │ │ │ │ cpsid a │ │ │ │ - blx 0x1c9dba │ │ │ │ - blx 0x4c35be │ │ │ │ - blx 0xfe9cf5ce │ │ │ │ - bne 0xff1159dc │ │ │ │ - bl 0x1957f10 │ │ │ │ + blx 0x1c9d42 │ │ │ │ + blx 0x4c3546 │ │ │ │ + blx 0xfe9cf556 │ │ │ │ + bne 0xff115964 │ │ │ │ + bl 0x1957e98 │ │ │ │ movwcs r0, #4354 @ 0x1102 │ │ │ │ @ instruction: 0xf845454f │ │ │ │ @ instruction: 0xf8450c08 │ │ │ │ stclle 12, cr1, [r4], #16 │ │ │ │ andls lr, r1, #3620864 @ 0x374000 │ │ │ │ ldrtmi r9, [r9], #2822 @ 0xb06 │ │ │ │ - blls 0x2d7e2c │ │ │ │ + blls 0x2d7db4 │ │ │ │ bicle r4, sl, #641728512 @ 0x26400000 │ │ │ │ streq lr, [r8, #-2525] @ 0xfffff623 │ │ │ │ addmi r4, r5, #168820736 @ 0xa100000 │ │ │ │ strtmi sp, [r0], #-2312 @ 0xfffff6f8 │ │ │ │ strcs r2, [r0, -r0, lsl #12] │ │ │ │ strvs lr, [r2, -r0, ror #17] │ │ │ │ movweq lr, #39840 @ 0x9ba0 │ │ │ │ @@ -252576,40 +252547,40 @@ │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ ldrmi fp, [r9], r7, lsl #1 │ │ │ │ ldcls 6, cr4, [r0], {130} @ 0x82 │ │ │ │ vaddw.u8 , q2, d3 │ │ │ │ - blx 0x18cfa1c │ │ │ │ - blcs 0x1c502c │ │ │ │ + blx 0x18cf9a4 │ │ │ │ + blcs 0x1c4fb4 │ │ │ │ stmdaeq r1, {r3, r8, ip, sp, lr, pc} │ │ │ │ movwcc fp, #7960 @ 0x1f18 │ │ │ │ strtcs lr, [r4], #2639 @ 0xa4f │ │ │ │ stmiaeq r8, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ sbcseq fp, lr, r5, lsl pc │ │ │ │ ldrtmi r4, [r7], -r7, asr #12 │ │ │ │ svccs 0x00104646 │ │ │ │ stmdavs r4, {r0, r2, r3, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ ldrcs fp, [r0, -r8, lsr #31] │ │ │ │ stmdaeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ movteq lr, #19202 @ 0x4b02 │ │ │ │ ldmdaeq pc!, {r0, r8, r9, ip, pc}^ @ │ │ │ │ movwls r0, #10355 @ 0x2873 │ │ │ │ - b 0x14eda58 │ │ │ │ + b 0x14ed9e0 │ │ │ │ strcs r0, [r0], #-1352 @ 0xfffffab8 │ │ │ │ andsvs pc, r8, r3, lsr r8 @ │ │ │ │ - bl 0x1eda6c │ │ │ │ + bl 0x1ed9f4 │ │ │ │ ldrbmi r0, [r5], #-2821 @ 0xfffff4fb │ │ │ │ - bleq 0x1c4f54 │ │ │ │ + bleq 0x1c4edc │ │ │ │ ldrtmi r4, [r1], -sl, asr #12 │ │ │ │ @ instruction: 0xf71e3401 │ │ │ │ - adcmi pc, r7, #868352 @ 0xd4000 │ │ │ │ - bleq 0x1c4f0c │ │ │ │ - blls 0x1be24c │ │ │ │ + adcmi pc, r7, #1851392 @ 0x1c4000 │ │ │ │ + bleq 0x1c4e94 │ │ │ │ + blls 0x1be1d4 │ │ │ │ ldrmi r4, [r8, #1208] @ 0x4b8 │ │ │ │ ldmib sp, {r1, r2, r5, r6, r7, r8, r9, ip, lr, pc}^ │ │ │ │ ldrmi r6, [r0, #2052]! @ 0x804 │ │ │ │ ldrbmi sp, [r6], #-2312 @ 0xfffff6f8 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ smlatteq r2, r6, r8, lr │ │ │ │ movweq lr, #43942 @ 0xaba6 │ │ │ │ @@ -252623,40 +252594,40 @@ │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ ldrmi fp, [r9], r7, lsl #1 │ │ │ │ ldcls 6, cr4, [r0], {130} @ 0x82 │ │ │ │ vaddw.u8 , q2, d3 │ │ │ │ - blx 0x18cfad8 │ │ │ │ - blcs 0x1c50e8 │ │ │ │ + blx 0x18cfa60 │ │ │ │ + blcs 0x1c5070 │ │ │ │ stmdaeq r1, {r3, r8, ip, sp, lr, pc} │ │ │ │ movwcc fp, #7960 @ 0x1f18 │ │ │ │ strtcs lr, [r4], #2639 @ 0xa4f │ │ │ │ stmiaeq r8, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ sbcseq fp, lr, r5, lsl pc │ │ │ │ ldrtmi r4, [r7], -r7, asr #12 │ │ │ │ svccs 0x00104646 │ │ │ │ stmdavs r4, {r0, r2, r3, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ ldrcs fp, [r0, -r8, lsr #31] │ │ │ │ stmdaeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ movteq lr, #19202 @ 0x4b02 │ │ │ │ ldmdaeq pc!, {r0, r8, r9, ip, pc}^ @ │ │ │ │ movwls r0, #10355 @ 0x2873 │ │ │ │ - b 0x14edb14 │ │ │ │ + b 0x14eda9c │ │ │ │ strcs r0, [r0], #-1352 @ 0xfffffab8 │ │ │ │ andsvs pc, r8, r3, lsr r8 @ │ │ │ │ - bl 0x1edb28 │ │ │ │ + bl 0x1edab0 │ │ │ │ ldrbmi r0, [r5], #-2821 @ 0xfffff4fb │ │ │ │ - bleq 0x1c5010 │ │ │ │ + bleq 0x1c4f98 │ │ │ │ ldrtmi r4, [r1], -sl, asr #12 │ │ │ │ @ instruction: 0xf71d3401 │ │ │ │ - adcmi pc, r7, #119808 @ 0x1d400 │ │ │ │ - bleq 0x1c4fc8 │ │ │ │ - blls 0x1be308 │ │ │ │ + adcmi pc, r7, #181248 @ 0x2c400 │ │ │ │ + bleq 0x1c4f50 │ │ │ │ + blls 0x1be290 │ │ │ │ ldrmi r4, [r8, #1208] @ 0x4b8 │ │ │ │ ldmib sp, {r1, r2, r5, r6, r7, r8, r9, ip, lr, pc}^ │ │ │ │ ldrmi r6, [r0, #2052]! @ 0x804 │ │ │ │ ldrbmi sp, [r6], #-2312 @ 0xfffff6f8 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ smlatteq r2, r6, r8, lr │ │ │ │ movweq lr, #43942 @ 0xaba6 │ │ │ │ @@ -252670,40 +252641,40 @@ │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ ldrmi fp, [r9], r7, lsl #1 │ │ │ │ ldcls 6, cr4, [r0], {130} @ 0x82 │ │ │ │ vaddw.u8 , q2, d3 │ │ │ │ - blx 0x18cfb94 │ │ │ │ - blcs 0x1c51a4 │ │ │ │ + blx 0x18cfb1c │ │ │ │ + blcs 0x1c512c │ │ │ │ stmdaeq r1, {r3, r8, ip, sp, lr, pc} │ │ │ │ movwcc fp, #7960 @ 0x1f18 │ │ │ │ strtcs lr, [r4], #2639 @ 0xa4f │ │ │ │ stmiaeq r8, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ sbcseq fp, lr, r5, lsl pc │ │ │ │ ldrtmi r4, [r7], -r7, asr #12 │ │ │ │ svccs 0x00104646 │ │ │ │ stmdavs r4, {r0, r2, r3, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ ldrcs fp, [r0, -r8, lsr #31] │ │ │ │ stmdaeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ orreq lr, r4, #2048 @ 0x800 │ │ │ │ ldmeq pc!, {r0, r8, r9, ip, pc} @ │ │ │ │ movwls r0, #10419 @ 0x28b3 │ │ │ │ - b 0x14edbd0 │ │ │ │ + b 0x14edb58 │ │ │ │ strcs r0, [r0], #-1416 @ 0xfffffa78 │ │ │ │ eorvs pc, r8, r3, asr r8 @ │ │ │ │ - bl 0x1edbe4 │ │ │ │ + bl 0x1edb6c │ │ │ │ ldrbmi r0, [r5], #-2821 @ 0xfffff4fb │ │ │ │ - bleq 0x24514c │ │ │ │ + bleq 0x2450d4 │ │ │ │ ldrtmi r4, [r1], -sl, asr #12 │ │ │ │ @ instruction: 0xf71d3401 │ │ │ │ - adcmi pc, r7, #3632 @ 0xe30 │ │ │ │ - bleq 0x245104 │ │ │ │ - blls 0x1be3c4 │ │ │ │ + adcmi pc, r7, #31, 30 @ 0x7c │ │ │ │ + bleq 0x24508c │ │ │ │ + blls 0x1be34c │ │ │ │ ldrmi r4, [r8, #1208] @ 0x4b8 │ │ │ │ ldmib sp, {r1, r2, r5, r6, r7, r8, r9, ip, lr, pc}^ │ │ │ │ ldrmi r6, [r0, #2052]! @ 0x804 │ │ │ │ ldrbmi sp, [r6], #-2312 @ 0xfffff6f8 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ smlatteq r2, r6, r8, lr │ │ │ │ movweq lr, #43942 @ 0xaba6 │ │ │ │ @@ -252715,55 +252686,55 @@ │ │ │ │ pop {r9, sl, fp} │ │ │ │ svclt 0x00008ff0 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b0f8cc │ │ │ │ ldrmi fp, [sl], fp, lsl #1 │ │ │ │ - bleq 0x143180 │ │ │ │ + bleq 0x143108 │ │ │ │ tstls r6, r4, lsl ip │ │ │ │ vaddl.u8 , d4, d3 │ │ │ │ rsclt r2, r6, #67108864 @ 0x4000000 │ │ │ │ @ instruction: 0xf1062b02 │ │ │ │ svclt 0x00180601 │ │ │ │ - b 0x14d3c60 │ │ │ │ - b 0x14d02f0 │ │ │ │ + b 0x14d3be8 │ │ │ │ + b 0x14d0278 │ │ │ │ andls r0, r7, #207618048 @ 0xc600000 │ │ │ │ sbcseq fp, pc, r5, lsl pc @ │ │ │ │ @ instruction: 0x46b946b1 │ │ │ │ @ instruction: 0xf1b94637 │ │ │ │ - b 0x14cacb4 │ │ │ │ + b 0x14cac3c │ │ │ │ svclt 0x00a803c4 │ │ │ │ ldmdbeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ stmib sp, {r2, r8, r9, ip, pc}^ │ │ │ │ ldmeq fp!, {r3, r9, sl, ip, sp, lr}^ │ │ │ │ ldmibeq r9, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ - blls 0x22bca0 │ │ │ │ + blls 0x22bc28 │ │ │ │ strbeq lr, [fp], #2639 @ 0xa4f │ │ │ │ stmiane r2!, {r8, sl, sp}^ │ │ │ │ ldrmi r9, [sl], #-2823 @ 0xfffff4f9 │ │ │ │ - bl 0x1edcb4 │ │ │ │ - blls 0x1c90b0 │ │ │ │ + bl 0x1edc3c │ │ │ │ + blls 0x1c9038 │ │ │ │ @ instruction: 0x6700e9d2 │ │ │ │ ldm r8!, {r2, r3, r4, sl, lr}^ │ │ │ │ ldrtmi r0, [fp], -r2, lsl #2 │ │ │ │ @ instruction: 0xf8cd4632 │ │ │ │ @ instruction: 0xf71da000 │ │ │ │ - stclne 15, cr15, [fp], #-4 │ │ │ │ + stclne 15, cr15, [fp], #-244 @ 0xffffff0c │ │ │ │ @ instruction: 0xf04f4599 │ │ │ │ stmia r4!, {r0, r8, sl}^ │ │ │ │ ldclle 1, cr0, [r0], #8 │ │ │ │ strbmi r9, [fp], #2821 @ 0xb05 │ │ │ │ bicsle r4, lr, #650117120 @ 0x26c00000 │ │ │ │ @ instruction: 0x7608e9dd │ │ │ │ ldrdlt pc, [ip], -sp │ │ │ │ stmdble r8, {r1, r2, r3, r4, r5, r7, r9, lr} │ │ │ │ andcs r4, r0, pc, asr r4 │ │ │ │ stmia r7!, {r8, sp}^ │ │ │ │ - bl 0xfeac74ec │ │ │ │ + bl 0xfeac7474 │ │ │ │ addsmi r0, lr, #738197504 @ 0x2c000000 │ │ │ │ strdlt sp, [fp], -r9 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ @@ -252773,40 +252744,40 @@ │ │ │ │ svceq 0x00c0f8cc │ │ │ │ strmi fp, [r2], r7, lsl #1 │ │ │ │ ldcls 6, cr4, [r0], {155} @ 0x9b │ │ │ │ vaddw.u8 , q2, d2 │ │ │ │ rsclt r2, r5, #1073741824 @ 0x40000000 │ │ │ │ @ instruction: 0xf1052902 │ │ │ │ svclt 0x00180501 │ │ │ │ - b 0x14d3530 │ │ │ │ - b 0x14d03c0 │ │ │ │ + b 0x14d34b8 │ │ │ │ + b 0x14d0348 │ │ │ │ strls r0, [r5, #-1477] @ 0xfffffa3b │ │ │ │ sbceq fp, lr, r5, lsl pc │ │ │ │ ldrtmi r4, [r0], r8, lsr #13 │ │ │ │ @ instruction: 0xf1b8462e │ │ │ │ @ instruction: 0x96040f10 │ │ │ │ @ instruction: 0xf04fbfa8 │ │ │ │ ldmdaeq r7!, {r4, fp}^ │ │ │ │ - bl 0x190950 │ │ │ │ - b 0x14c7e64 │ │ │ │ + bl 0x1908d8 │ │ │ │ + b 0x14c7dec │ │ │ │ movwls r0, #6232 @ 0x1858 │ │ │ │ - bls 0x16cd68 │ │ │ │ + bls 0x16ccf0 │ │ │ │ @ instruction: 0x96000073 │ │ │ │ streq lr, [r3, #-2826] @ 0xfffff4f6 │ │ │ │ @ instruction: 0xf8322400 │ │ │ │ - bls 0x1ab1c4 │ │ │ │ + bls 0x1ab14c │ │ │ │ @ instruction: 0x463e18d7 │ │ │ │ ldrbmi r8, [sl], -pc, lsr #16 │ │ │ │ @ instruction: 0xf8364649 │ │ │ │ @ instruction: 0xf71d0b02 │ │ │ │ - strcc pc, [r1], #-2637 @ 0xfffff5b3 │ │ │ │ + strcc pc, [r1], #-2697 @ 0xfffff577 │ │ │ │ ldrbmi r4, [sl], -r1, lsl #12 │ │ │ │ @ instruction: 0xf71c4638 │ │ │ │ - strmi pc, [r0, #3599]! @ 0xe0f │ │ │ │ - bleq 0x1c5224 │ │ │ │ + strmi pc, [r0, #3659]! @ 0xe4b │ │ │ │ + bleq 0x1c51ac │ │ │ │ cdpls 12, 0, cr13, cr0, cr14, {7} │ │ │ │ strbmi r9, [r6], #-2819 @ 0xfffff4fd │ │ │ │ bicsle r4, lr, #-536870903 @ 0xe0000009 │ │ │ │ strvs lr, [r4, #-2525] @ 0xfffff623 │ │ │ │ stmdble r9, {r0, r2, r4, r5, r7, r9, lr} │ │ │ │ streq lr, [r6, -sl, lsl #22] │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ @@ -252825,40 +252796,40 @@ │ │ │ │ svceq 0x00c0f8cc │ │ │ │ strmi fp, [r2], r7, lsl #1 │ │ │ │ ldcls 6, cr4, [r0], {155} @ 0x9b │ │ │ │ vaddw.u8 , q2, d2 │ │ │ │ rsclt r2, r5, #1073741824 @ 0x40000000 │ │ │ │ @ instruction: 0xf1052902 │ │ │ │ svclt 0x00180501 │ │ │ │ - b 0x14d3600 │ │ │ │ - b 0x14d0490 │ │ │ │ + b 0x14d3588 │ │ │ │ + b 0x14d0418 │ │ │ │ strls r0, [r5, #-1477] @ 0xfffffa3b │ │ │ │ sbceq fp, lr, r5, lsl pc │ │ │ │ ldrtmi r4, [r0], r8, lsr #13 │ │ │ │ @ instruction: 0xf1b8462e │ │ │ │ @ instruction: 0x96040f10 │ │ │ │ @ instruction: 0xf04fbfa8 │ │ │ │ ldmeq r7!, {r4, fp} │ │ │ │ - bl 0x190a20 │ │ │ │ - b 0x14c8034 │ │ │ │ + bl 0x1909a8 │ │ │ │ + b 0x14c7fbc │ │ │ │ movwls r0, #6296 @ 0x1898 │ │ │ │ - bls 0x16ce38 │ │ │ │ + bls 0x16cdc0 │ │ │ │ @ instruction: 0x960000b3 │ │ │ │ streq lr, [r3, #-2826] @ 0xfffff4f6 │ │ │ │ @ instruction: 0xf8522400 │ │ │ │ - bls 0x1a32d4 │ │ │ │ + bls 0x1a325c │ │ │ │ ldmne r6, {r0, r3, r4, r5, r7, r9, sl, lr}^ │ │ │ │ ldrbmi r6, [sl], -pc, lsr #16 │ │ │ │ @ instruction: 0xf8564649 │ │ │ │ @ instruction: 0xf71d0b04 │ │ │ │ - strcc pc, [r1], #-3505 @ 0xfffff24f │ │ │ │ + strcc pc, [r1], #-3565 @ 0xfffff213 │ │ │ │ ldrbmi r4, [sl], -r1, lsl #12 │ │ │ │ @ instruction: 0xf71c4638 │ │ │ │ - strmi pc, [r0, #3503]! @ 0xdaf │ │ │ │ - bleq 0x245374 │ │ │ │ + strmi pc, [r0, #3563]! @ 0xdeb │ │ │ │ + bleq 0x2452fc │ │ │ │ cdpls 12, 0, cr13, cr0, cr14, {7} │ │ │ │ strbmi r9, [r6], #-2819 @ 0xfffff4fd │ │ │ │ bicsle r4, lr, #-536870903 @ 0xe0000009 │ │ │ │ strvs lr, [r4, #-2525] @ 0xfffff623 │ │ │ │ stmdble r9, {r0, r2, r4, r5, r7, r9, lr} │ │ │ │ streq lr, [r6, -sl, lsl #22] │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ @@ -252877,40 +252848,40 @@ │ │ │ │ svceq 0x00c0f8cc │ │ │ │ strmi fp, [r2], r7, lsl #1 │ │ │ │ ldcls 6, cr4, [r0], {155} @ 0x9b │ │ │ │ vaddw.u8 , q2, d2 │ │ │ │ rsclt r2, r5, #1073741824 @ 0x40000000 │ │ │ │ @ instruction: 0xf1052902 │ │ │ │ svclt 0x00180501 │ │ │ │ - b 0x14d36d0 │ │ │ │ - b 0x14d0560 │ │ │ │ + b 0x14d3658 │ │ │ │ + b 0x14d04e8 │ │ │ │ strls r0, [r5, #-1477] @ 0xfffffa3b │ │ │ │ sbceq fp, lr, r5, lsl pc │ │ │ │ ldrtmi r4, [r0], r8, lsr #13 │ │ │ │ @ instruction: 0xf1b8462e │ │ │ │ @ instruction: 0x96040f10 │ │ │ │ @ instruction: 0xf04fbfa8 │ │ │ │ ldmdaeq r7!, {r4, fp}^ │ │ │ │ - bl 0x190af0 │ │ │ │ - b 0x14c8004 │ │ │ │ + bl 0x190a78 │ │ │ │ + b 0x14c7f8c │ │ │ │ movwls r0, #6232 @ 0x1858 │ │ │ │ - bls 0x16cf08 │ │ │ │ + bls 0x16ce90 │ │ │ │ @ instruction: 0x96000073 │ │ │ │ streq lr, [r3, #-2826] @ 0xfffff4f6 │ │ │ │ @ instruction: 0xf8322400 │ │ │ │ - bls 0x1ab364 │ │ │ │ + bls 0x1ab2ec │ │ │ │ @ instruction: 0x463e18d7 │ │ │ │ ldrbmi r8, [sl], -pc, lsr #16 │ │ │ │ @ instruction: 0xf8364649 │ │ │ │ @ instruction: 0xf71d0b02 │ │ │ │ - strcc pc, [r1], #-2429 @ 0xfffff683 │ │ │ │ + strcc pc, [r1], #-2489 @ 0xfffff647 │ │ │ │ ldrbmi r4, [sl], -r1, lsl #12 │ │ │ │ @ instruction: 0xf71c4638 │ │ │ │ - strmi pc, [r0, #3395]! @ 0xd43 │ │ │ │ - bleq 0x1c53c4 │ │ │ │ + strmi pc, [r0, #3455]! @ 0xd7f │ │ │ │ + bleq 0x1c534c │ │ │ │ cdpls 12, 0, cr13, cr0, cr14, {7} │ │ │ │ strbmi r9, [r6], #-2819 @ 0xfffff4fd │ │ │ │ bicsle r4, lr, #-536870903 @ 0xe0000009 │ │ │ │ strvs lr, [r4, #-2525] @ 0xfffff623 │ │ │ │ stmdble r9, {r0, r2, r4, r5, r7, r9, lr} │ │ │ │ streq lr, [r6, -sl, lsl #22] │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ @@ -252929,40 +252900,40 @@ │ │ │ │ svceq 0x00c0f8cc │ │ │ │ strmi fp, [r2], r7, lsl #1 │ │ │ │ ldcls 6, cr4, [r0], {155} @ 0x9b │ │ │ │ vaddw.u8 , q2, d2 │ │ │ │ rsclt r2, r5, #1073741824 @ 0x40000000 │ │ │ │ @ instruction: 0xf1052902 │ │ │ │ svclt 0x00180501 │ │ │ │ - b 0x14d37a0 │ │ │ │ - b 0x14d0630 │ │ │ │ + b 0x14d3728 │ │ │ │ + b 0x14d05b8 │ │ │ │ strls r0, [r5, #-1477] @ 0xfffffa3b │ │ │ │ sbceq fp, lr, r5, lsl pc │ │ │ │ ldrtmi r4, [r0], r8, lsr #13 │ │ │ │ @ instruction: 0xf1b8462e │ │ │ │ @ instruction: 0x96040f10 │ │ │ │ @ instruction: 0xf04fbfa8 │ │ │ │ ldmeq r7!, {r4, fp} │ │ │ │ - bl 0x190bc0 │ │ │ │ - b 0x14c81d4 │ │ │ │ + bl 0x190b48 │ │ │ │ + b 0x14c815c │ │ │ │ movwls r0, #6296 @ 0x1898 │ │ │ │ - bls 0x16cfd8 │ │ │ │ + bls 0x16cf60 │ │ │ │ @ instruction: 0x960000b3 │ │ │ │ streq lr, [r3, #-2826] @ 0xfffff4f6 │ │ │ │ @ instruction: 0xf8522400 │ │ │ │ - bls 0x1a3474 │ │ │ │ + bls 0x1a33fc │ │ │ │ ldmne r6, {r0, r3, r4, r5, r7, r9, sl, lr}^ │ │ │ │ ldrbmi r6, [sl], -pc, lsr #16 │ │ │ │ @ instruction: 0xf8564649 │ │ │ │ @ instruction: 0xf71d0b04 │ │ │ │ - strcc pc, [r1], #-3297 @ 0xfffff31f │ │ │ │ + strcc pc, [r1], #-3357 @ 0xfffff2e3 │ │ │ │ ldrbmi r4, [sl], -r1, lsl #12 │ │ │ │ @ instruction: 0xf71c4638 │ │ │ │ - strmi pc, [r0, #3423]! @ 0xd5f │ │ │ │ - bleq 0x245514 │ │ │ │ + strmi pc, [r0, #3483]! @ 0xd9b │ │ │ │ + bleq 0x24549c │ │ │ │ cdpls 12, 0, cr13, cr0, cr14, {7} │ │ │ │ strbmi r9, [r6], #-2819 @ 0xfffff4fd │ │ │ │ bicsle r4, lr, #-536870903 @ 0xe0000009 │ │ │ │ strvs lr, [r4, #-2525] @ 0xfffff623 │ │ │ │ stmdble r9, {r0, r2, r4, r5, r7, r9, lr} │ │ │ │ streq lr, [r6, -sl, lsl #22] │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ @@ -252979,50 +252950,50 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b0f8cc │ │ │ │ strmi fp, [r3], fp, lsl #1 │ │ │ │ ldmdbls r5, {r1, r2, r8, ip, pc} │ │ │ │ ldrsbge pc, [r0], #-141 @ 0xffffff73 @ │ │ │ │ andlt pc, ip, sp, asr #17 │ │ │ │ - bleq 0x1435a0 │ │ │ │ + bleq 0x143528 │ │ │ │ andcs pc, r1, r1, asr #7 │ │ │ │ stmdacs r2, {r1, r2, r3, r6, r7, r9, ip, sp, pc} │ │ │ │ streq pc, [r1], -r6, lsl #2 │ │ │ │ andcc fp, r1, r8, lsl pc │ │ │ │ @ instruction: 0x21a1ea4f │ │ │ │ strbeq lr, [r6], pc, asr #20 │ │ │ │ svclt 0x00159307 │ │ │ │ ldrtmi r0, [r0], r7, asr #1 │ │ │ │ @ instruction: 0x463746b8 │ │ │ │ svceq 0x0010f1b8 │ │ │ │ subeq lr, r1, #2048 @ 0x800 │ │ │ │ @ instruction: 0xf04fbfa8 │ │ │ │ andls r0, r4, #16, 16 @ 0x100000 │ │ │ │ strvc lr, [r8], -sp, asr #19 │ │ │ │ - b 0x14c9688 │ │ │ │ + b 0x14c9610 │ │ │ │ andls r0, r5, #88, 16 @ 0x580000 │ │ │ │ - b 0x14ee0b8 │ │ │ │ + b 0x14ee040 │ │ │ │ strcs r0, [r0], #-1355 @ 0xfffffab5 │ │ │ │ andsls pc, fp, r3, lsr r8 @ │ │ │ │ ldmdbne pc, {r1, r2, r8, r9, fp, ip, pc}^ @ │ │ │ │ ldmdbne lr, {r0, r1, r2, r8, r9, fp, ip, pc}^ │ │ │ │ ldrmi r9, [sp], #-2819 @ 0xfffff4fd │ │ │ │ - bleq 0x1c559c │ │ │ │ + bleq 0x1c5524 │ │ │ │ @ instruction: 0xf8362300 │ │ │ │ strbmi r2, [r9], -r2, lsl #22 │ │ │ │ @ instruction: 0xf8cd3401 │ │ │ │ @ instruction: 0xf721a000 │ │ │ │ - strmi pc, [r0, #2685]! @ 0xa7d │ │ │ │ - bleq 0x1c556c │ │ │ │ - blls 0x27e89c │ │ │ │ + strmi pc, [r0, #2745]! @ 0xab9 │ │ │ │ + bleq 0x1c54f4 │ │ │ │ + blls 0x27e824 │ │ │ │ ldrmi r4, [fp, #1219] @ 0x4c3 │ │ │ │ ldmib sp, {r5, r6, r7, r8, r9, ip, lr, pc}^ │ │ │ │ @ instruction: 0xf8dd7608 │ │ │ │ adcsmi fp, lr, #12 │ │ │ │ - ldrbmi sp, [pc], #-2312 @ 0x1074f0 │ │ │ │ + ldrbmi sp, [pc], #-2312 @ 0x107478 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ smlatteq r2, r7, r8, lr │ │ │ │ movweq lr, #48039 @ 0xbba7 │ │ │ │ ldmle r9!, {r1, r2, r3, r4, r7, r9, lr}^ │ │ │ │ andcs fp, r0, fp │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @@ -253033,50 +253004,50 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b0f8cc │ │ │ │ strmi fp, [r3], fp, lsl #1 │ │ │ │ ldmdbls r5, {r1, r2, r8, ip, pc} │ │ │ │ ldrsbge pc, [r0], #-141 @ 0xffffff73 @ │ │ │ │ andlt pc, ip, sp, asr #17 │ │ │ │ - bleq 0x143678 │ │ │ │ + bleq 0x143600 │ │ │ │ andcs pc, r1, r1, asr #7 │ │ │ │ stmdacs r2, {r1, r2, r3, r6, r7, r9, ip, sp, pc} │ │ │ │ streq pc, [r1], -r6, lsl #2 │ │ │ │ andcc fp, r1, r8, lsl pc │ │ │ │ @ instruction: 0x21a1ea4f │ │ │ │ strbeq lr, [r6], pc, asr #20 │ │ │ │ svclt 0x00159307 │ │ │ │ ldrtmi r0, [r0], r7, asr #1 │ │ │ │ @ instruction: 0x463746b8 │ │ │ │ svceq 0x0010f1b8 │ │ │ │ addeq lr, r1, #2048 @ 0x800 │ │ │ │ @ instruction: 0xf04fbfa8 │ │ │ │ andls r0, r4, #16, 16 @ 0x100000 │ │ │ │ strvc lr, [r8], -sp, asr #19 │ │ │ │ - b 0x14c9860 │ │ │ │ + b 0x14c97e8 │ │ │ │ andls r0, r5, #152, 16 @ 0x980000 │ │ │ │ - b 0x14ee190 │ │ │ │ + b 0x14ee118 │ │ │ │ strcs r0, [r0], #-1419 @ 0xfffffa75 │ │ │ │ eorls pc, fp, r3, asr r8 @ │ │ │ │ ldmdbne pc, {r1, r2, r8, r9, fp, ip, pc}^ @ │ │ │ │ ldmdbne lr, {r0, r1, r2, r8, r9, fp, ip, pc}^ │ │ │ │ ldrmi r9, [sp], #-2819 @ 0xfffff4fd │ │ │ │ - bleq 0x2456f4 │ │ │ │ + bleq 0x24567c │ │ │ │ @ instruction: 0xf8562300 │ │ │ │ strbmi r2, [r9], -r4, lsl #22 │ │ │ │ @ instruction: 0xf8cd3401 │ │ │ │ @ instruction: 0xf723a000 │ │ │ │ - strmi pc, [r0, #2855]! @ 0xb27 │ │ │ │ - bleq 0x2456c4 │ │ │ │ - blls 0x27e974 │ │ │ │ + strmi pc, [r0, #2915]! @ 0xb63 │ │ │ │ + bleq 0x24564c │ │ │ │ + blls 0x27e8fc │ │ │ │ ldrmi r4, [fp, #1219] @ 0x4c3 │ │ │ │ ldmib sp, {r5, r6, r7, r8, r9, ip, lr, pc}^ │ │ │ │ @ instruction: 0xf8dd7608 │ │ │ │ adcsmi fp, lr, #12 │ │ │ │ - ldrbmi sp, [pc], #-2312 @ 0x1075c8 │ │ │ │ + ldrbmi sp, [pc], #-2312 @ 0x107550 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ smlatteq r2, r7, r8, lr │ │ │ │ movweq lr, #48039 @ 0xbba7 │ │ │ │ ldmle r9!, {r1, r2, r3, r4, r7, r9, lr}^ │ │ │ │ andcs fp, r0, fp │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @@ -253084,56 +253055,56 @@ │ │ │ │ pop {r9, sl, fp} │ │ │ │ svclt 0x00008ff0 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a0f8cc │ │ │ │ strmi fp, [pc], -pc, lsl #1 │ │ │ │ - bleq 0x143744 │ │ │ │ - blls 0x76c230 │ │ │ │ + bleq 0x1436cc │ │ │ │ + blls 0x76c1b8 │ │ │ │ andls r9, r6, r8, lsl lr │ │ │ │ stmib sp, {r0, r3, r4, r6, r7, r9, ip, sp, pc}^ │ │ │ │ tstcc r1, sl, lsl #4 │ │ │ │ stmiaeq r1, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ smlabtcs r1, r3, r3, pc @ │ │ │ │ - b 0x14d1a2c │ │ │ │ + b 0x14d19b4 │ │ │ │ svclt 0x001223a3 │ │ │ │ strbmi r3, [r2], r1, lsl #2 │ │ │ │ - b 0x14d9134 │ │ │ │ + b 0x14d90bc │ │ │ │ svclt 0x001803c3 │ │ │ │ stmibeq r1, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ eorsls pc, r0, sp, asr #17 │ │ │ │ @ instruction: 0x46cabf18 │ │ │ │ @ instruction: 0xf1ba9307 │ │ │ │ - b 0x14cb288 │ │ │ │ + b 0x14cb210 │ │ │ │ svclt 0x00a801d9 │ │ │ │ - beq 0x54378c │ │ │ │ + beq 0x543714 │ │ │ │ stmdbeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ - b 0x14eba78 │ │ │ │ + b 0x14eba00 │ │ │ │ @ instruction: 0xf8cd0ada │ │ │ │ - blls 0x2e7730 │ │ │ │ + blls 0x2e76b8 │ │ │ │ strbeq lr, [r9], #2639 @ 0xa4f │ │ │ │ stmdaeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ - blls 0x3cd9f4 │ │ │ │ - blls 0x3986d8 │ │ │ │ - blls 0x34daf0 │ │ │ │ - blls 0x28daec │ │ │ │ + blls 0x3cd97c │ │ │ │ + blls 0x398660 │ │ │ │ + blls 0x34da78 │ │ │ │ + blls 0x28da74 │ │ │ │ ldmib r2, {r2, r3, r4, sl, lr}^ │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ ldm r5!, {r2, r8, r9, sp}^ │ │ │ │ ldm r7!, {r1, r8, r9, sp}^ │ │ │ │ stmib sp, {r1, r8}^ │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ ldmib sp, {r1, r9, sl, ip, sp, pc}^ │ │ │ │ @ instruction: 0xf7232304 │ │ │ │ - @ instruction: 0xf108fb77 │ │ │ │ + @ instruction: 0xf108fbb3 │ │ │ │ stmia r4!, {r0, r8, r9}^ │ │ │ │ @ instruction: 0xf04f0102 │ │ │ │ ldrmi r0, [sl, #2049] @ 0x801 │ │ │ │ - blls 0x33ea58 │ │ │ │ + blls 0x33e9e0 │ │ │ │ strbmi r4, [fp, #-1233] @ 0xfffffb2f │ │ │ │ ldmib sp, {r0, r2, r4, r6, r7, fp, ip, lr, pc}^ │ │ │ │ @ instruction: 0xf8dd980c │ │ │ │ strbmi ip, [r8, #24] │ │ │ │ strbtmi sp, [r1], #2312 @ 0x908 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ smlatteq r2, r9, r8, lr │ │ │ │ @@ -253149,50 +253120,50 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b0f8cc │ │ │ │ strmi fp, [r3], fp, lsl #1 │ │ │ │ ldmdbls r5, {r1, r2, r8, ip, pc} │ │ │ │ ldrsbge pc, [r0], #-141 @ 0xffffff73 @ │ │ │ │ andlt pc, ip, sp, asr #17 │ │ │ │ - bleq 0x143848 │ │ │ │ + bleq 0x1437d0 │ │ │ │ andcs pc, r1, r1, asr #7 │ │ │ │ stmdacs r2, {r1, r2, r3, r6, r7, r9, ip, sp, pc} │ │ │ │ streq pc, [r1], -r6, lsl #2 │ │ │ │ andcc fp, r1, r8, lsl pc │ │ │ │ @ instruction: 0x21a1ea4f │ │ │ │ strbeq lr, [r6], pc, asr #20 │ │ │ │ svclt 0x00159307 │ │ │ │ ldrtmi r0, [r0], r7, asr #1 │ │ │ │ @ instruction: 0x463746b8 │ │ │ │ svceq 0x0010f1b8 │ │ │ │ subeq lr, r1, #2048 @ 0x800 │ │ │ │ @ instruction: 0xf04fbfa8 │ │ │ │ andls r0, r4, #16, 16 @ 0x100000 │ │ │ │ strvc lr, [r8], -sp, asr #19 │ │ │ │ - b 0x14c9930 │ │ │ │ + b 0x14c98b8 │ │ │ │ andls r0, r5, #88, 16 @ 0x580000 │ │ │ │ - b 0x14ee360 │ │ │ │ + b 0x14ee2e8 │ │ │ │ strcs r0, [r0], #-1355 @ 0xfffffab5 │ │ │ │ andsls pc, fp, r3, lsr r8 @ │ │ │ │ ldmdbne pc, {r1, r2, r8, r9, fp, ip, pc}^ @ │ │ │ │ ldmdbne lr, {r0, r1, r2, r8, r9, fp, ip, pc}^ │ │ │ │ ldrmi r9, [sp], #-2819 @ 0xfffff4fd │ │ │ │ - bleq 0x1c5844 │ │ │ │ + bleq 0x1c57cc │ │ │ │ @ instruction: 0xf8362300 │ │ │ │ strbmi r2, [r9], -r2, lsl #22 │ │ │ │ @ instruction: 0xf8cd3401 │ │ │ │ @ instruction: 0xf723a000 │ │ │ │ - strmi pc, [r0, #3241]! @ 0xca9 │ │ │ │ - bleq 0x1c5814 │ │ │ │ - blls 0x27eb44 │ │ │ │ + strmi pc, [r0, #3301]! @ 0xce5 │ │ │ │ + bleq 0x1c579c │ │ │ │ + blls 0x27eacc │ │ │ │ ldrmi r4, [fp, #1219] @ 0x4c3 │ │ │ │ ldmib sp, {r5, r6, r7, r8, r9, ip, lr, pc}^ │ │ │ │ @ instruction: 0xf8dd7608 │ │ │ │ adcsmi fp, lr, #12 │ │ │ │ - ldrbmi sp, [pc], #-2312 @ 0x107798 │ │ │ │ + ldrbmi sp, [pc], #-2312 @ 0x107720 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ smlatteq r2, r7, r8, lr │ │ │ │ movweq lr, #48039 @ 0xbba7 │ │ │ │ ldmle r9!, {r1, r2, r3, r4, r7, r9, lr}^ │ │ │ │ andcs fp, r0, fp │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @@ -253203,51 +253174,51 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b0f8cc │ │ │ │ strmi fp, [r3], fp, lsl #1 │ │ │ │ ldmdbls r5, {r1, r2, r8, ip, pc} │ │ │ │ ldrsbge pc, [r0], #-141 @ 0xffffff73 @ │ │ │ │ andlt pc, ip, sp, asr #17 │ │ │ │ - bleq 0x143920 │ │ │ │ + bleq 0x1438a8 │ │ │ │ andcs pc, r1, r1, asr #7 │ │ │ │ stmdacs r2, {r1, r2, r3, r6, r7, r9, ip, sp, pc} │ │ │ │ streq pc, [r1], -r6, lsl #2 │ │ │ │ andcc fp, r1, r8, lsl pc │ │ │ │ @ instruction: 0x21a1ea4f │ │ │ │ strbeq lr, [r6], pc, asr #20 │ │ │ │ svclt 0x00159307 │ │ │ │ ldrtmi r0, [r0], r7, asr #1 │ │ │ │ @ instruction: 0x463746b8 │ │ │ │ svceq 0x0010f1b8 │ │ │ │ subeq lr, r1, #2048 @ 0x800 │ │ │ │ @ instruction: 0xf04fbfa8 │ │ │ │ andls r0, r4, #16, 16 @ 0x100000 │ │ │ │ strvc lr, [r8], -sp, asr #19 │ │ │ │ - b 0x14c9a08 │ │ │ │ + b 0x14c9990 │ │ │ │ andls r0, r5, #88, 16 @ 0x580000 │ │ │ │ - b 0x14ee438 │ │ │ │ + b 0x14ee3c0 │ │ │ │ strcs r0, [r0], #-1355 @ 0xfffffab5 │ │ │ │ andsls pc, fp, r3, lsr r8 @ │ │ │ │ ldmdbne pc, {r1, r2, r8, r9, fp, ip, pc}^ @ │ │ │ │ ldmdbne lr, {r0, r1, r2, r8, r9, fp, ip, pc}^ │ │ │ │ ldrmi r9, [sp], #-2819 @ 0xfffff4fd │ │ │ │ - bleq 0x1c591c │ │ │ │ + bleq 0x1c58a4 │ │ │ │ @ instruction: 0xf8362300 │ │ │ │ strbmi r2, [r9], -r2, lsl #22 │ │ │ │ andmi pc, r0, r0, lsl #9 │ │ │ │ @ instruction: 0xf8cd3401 │ │ │ │ @ instruction: 0xf721a000 │ │ │ │ - strmi pc, [r0, #2235]! @ 0x8bb │ │ │ │ - bleq 0x1c58f0 │ │ │ │ - blls 0x27ec18 │ │ │ │ + strmi pc, [r0, #2295]! @ 0x8f7 │ │ │ │ + bleq 0x1c5878 │ │ │ │ + blls 0x27eba0 │ │ │ │ ldrmi r4, [fp, #1219] @ 0x4c3 │ │ │ │ ldmib sp, {r1, r2, r3, r4, r6, r7, r8, r9, ip, lr, pc}^ │ │ │ │ @ instruction: 0xf8dd7608 │ │ │ │ adcsmi fp, lr, #12 │ │ │ │ - ldrbmi sp, [pc], #-2312 @ 0x107874 │ │ │ │ + ldrbmi sp, [pc], #-2312 @ 0x1077fc │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ smlatteq r2, r7, r8, lr │ │ │ │ movweq lr, #48039 @ 0xbba7 │ │ │ │ ldmle r9!, {r1, r2, r3, r4, r7, r9, lr}^ │ │ │ │ andcs fp, r0, fp │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @@ -253258,51 +253229,51 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b0f8cc │ │ │ │ strmi fp, [r3], fp, lsl #1 │ │ │ │ ldmdbls r5, {r1, r2, r8, ip, pc} │ │ │ │ ldrsbge pc, [r0], #-141 @ 0xffffff73 @ │ │ │ │ andlt pc, ip, sp, asr #17 │ │ │ │ - bleq 0x1439fc │ │ │ │ + bleq 0x143984 │ │ │ │ andcs pc, r1, r1, asr #7 │ │ │ │ stmdacs r2, {r1, r2, r3, r6, r7, r9, ip, sp, pc} │ │ │ │ streq pc, [r1], -r6, lsl #2 │ │ │ │ andcc fp, r1, r8, lsl pc │ │ │ │ @ instruction: 0x21a1ea4f │ │ │ │ strbeq lr, [r6], pc, asr #20 │ │ │ │ svclt 0x00159307 │ │ │ │ ldrtmi r0, [r0], r7, asr #1 │ │ │ │ @ instruction: 0x463746b8 │ │ │ │ svceq 0x0010f1b8 │ │ │ │ addeq lr, r1, #2048 @ 0x800 │ │ │ │ @ instruction: 0xf04fbfa8 │ │ │ │ andls r0, r4, #16, 16 @ 0x100000 │ │ │ │ strvc lr, [r8], -sp, asr #19 │ │ │ │ - b 0x14c9be4 │ │ │ │ + b 0x14c9b6c │ │ │ │ andls r0, r5, #152, 16 @ 0x980000 │ │ │ │ - b 0x14ee514 │ │ │ │ + b 0x14ee49c │ │ │ │ strcs r0, [r0], #-1419 @ 0xfffffa75 │ │ │ │ eorls pc, fp, r3, asr r8 @ │ │ │ │ ldmdbne pc, {r1, r2, r8, r9, fp, ip, pc}^ @ │ │ │ │ ldmdbne lr, {r0, r1, r2, r8, r9, fp, ip, pc}^ │ │ │ │ ldrmi r9, [sp], #-2819 @ 0xfffff4fd │ │ │ │ - bleq 0x245a78 │ │ │ │ + bleq 0x245a00 │ │ │ │ @ instruction: 0xf8562300 │ │ │ │ strbmi r2, [r9], -r4, lsl #22 │ │ │ │ andmi pc, r0, r0, lsl #2 │ │ │ │ @ instruction: 0xf8cd3401 │ │ │ │ @ instruction: 0xf723a000 │ │ │ │ - strmi pc, [r0, #2403]! @ 0x963 │ │ │ │ - bleq 0x245a4c │ │ │ │ - blls 0x27ecf4 │ │ │ │ + strmi pc, [r0, #2463]! @ 0x99f │ │ │ │ + bleq 0x2459d4 │ │ │ │ + blls 0x27ec7c │ │ │ │ ldrmi r4, [fp, #1219] @ 0x4c3 │ │ │ │ ldmib sp, {r1, r2, r3, r4, r6, r7, r8, r9, ip, lr, pc}^ │ │ │ │ @ instruction: 0xf8dd7608 │ │ │ │ adcsmi fp, lr, #12 │ │ │ │ - ldrbmi sp, [pc], #-2312 @ 0x107950 │ │ │ │ + ldrbmi sp, [pc], #-2312 @ 0x1078d8 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ smlatteq r2, r7, r8, lr │ │ │ │ movweq lr, #48039 @ 0xbba7 │ │ │ │ ldmle r9!, {r1, r2, r3, r4, r7, r9, lr}^ │ │ │ │ andcs fp, r0, fp │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @@ -253310,64 +253281,64 @@ │ │ │ │ pop {r9, sl, fp} │ │ │ │ svclt 0x00008ff0 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a0f8cc │ │ │ │ strmi fp, [pc], -pc, lsl #1 │ │ │ │ - bleq 0x143acc │ │ │ │ + bleq 0x143a54 │ │ │ │ stmdbeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ - bls 0x76c1bc │ │ │ │ + bls 0x76c144 │ │ │ │ andls r9, r6, r8, lsl lr │ │ │ │ smlabtcs r1, r2, r3, pc @ │ │ │ │ stmdbcs r2, {r2, r4, r6, r7, r9, ip, sp, pc} │ │ │ │ streq pc, [r1], #-260 @ 0xfffffefc │ │ │ │ tstcc r1, r8, lsl pc │ │ │ │ adccs lr, r2, #323584 @ 0x4f000 │ │ │ │ strbeq lr, [r4], #2639 @ 0xa4f │ │ │ │ movwvc lr, #43469 @ 0xa9cd │ │ │ │ - b 0x14f7610 │ │ │ │ + b 0x14f7598 │ │ │ │ strtmi r0, [r2], r1, asr #17 │ │ │ │ strtmi r4, [r0], r2, asr #13 │ │ │ │ svceq 0x0010f1ba │ │ │ │ sbceq lr, r2, #323584 @ 0x4f000 │ │ │ │ @ instruction: 0xf04fbfa8 │ │ │ │ - b 0x14ca214 │ │ │ │ + b 0x14ca19c │ │ │ │ andls r0, r7, #216, 2 @ 0x36 │ │ │ │ - beq 0xff7c2318 │ │ │ │ + beq 0xff7c22a0 │ │ │ │ stmib sp, {r3, r8, ip, pc}^ │ │ │ │ - blls 0x2e8a14 │ │ │ │ + blls 0x2e899c │ │ │ │ strbeq lr, [r9, #2639] @ 0xa4f │ │ │ │ @ instruction: 0xf04f9a09 │ │ │ │ stmiane fp!, {fp}^ │ │ │ │ - bls 0x398a40 │ │ │ │ - bls 0x3cdf48 │ │ │ │ - bls 0x28df58 │ │ │ │ + bls 0x3989c8 │ │ │ │ + bls 0x3cded0 │ │ │ │ + bls 0x28dee0 │ │ │ │ ldmib r3, {r0, r2, r4, sl, lr}^ │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ ldmib r4, {r2, r8, r9, sp}^ │ │ │ │ strcc r0, [r8], #-256 @ 0xffffff00 │ │ │ │ movwcs lr, #10487 @ 0x28f7 │ │ │ │ movwcs lr, #2509 @ 0x9cd │ │ │ │ tstpmi r0, r1, lsl #2 @ p-variant is OBSOLETE │ │ │ │ strlt lr, [r2], -sp, asr #19 │ │ │ │ movwcs lr, #18909 @ 0x49dd │ │ │ │ - @ instruction: 0xf9b2f723 │ │ │ │ + @ instruction: 0xf9eef723 │ │ │ │ movweq pc, #4360 @ 0x1108 @ │ │ │ │ smlatteq r2, r5, r8, lr │ │ │ │ stmdaeq r1, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ stclle 5, cr4, [r8], #616 @ 0x268 │ │ │ │ ldrbmi r9, [r1], #2824 @ 0xb08 │ │ │ │ bicsle r4, r2, #641728512 @ 0x26400000 │ │ │ │ strhi lr, [ip], #-2525 @ 0xfffff623 │ │ │ │ @ instruction: 0xc018f8dd │ │ │ │ stmdble r8, {r2, r6, r8, sl, lr} │ │ │ │ andcs r4, r0, r0, ror #9 │ │ │ │ stmia r8!, {r8, sp}^ │ │ │ │ - bl 0xfeb07e5c │ │ │ │ + bl 0xfeb07de4 │ │ │ │ addsmi r0, ip, #12, 6 @ 0x30000000 │ │ │ │ strdlt sp, [pc], -r9 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ @@ -253375,51 +253346,51 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b0f8cc │ │ │ │ strmi fp, [r3], fp, lsl #1 │ │ │ │ ldmdbls r5, {r1, r2, r8, ip, pc} │ │ │ │ ldrsbge pc, [r0], #-141 @ 0xffffff73 @ │ │ │ │ andlt pc, ip, sp, asr #17 │ │ │ │ - bleq 0x143bd0 │ │ │ │ + bleq 0x143b58 │ │ │ │ andcs pc, r1, r1, asr #7 │ │ │ │ stmdacs r2, {r1, r2, r3, r6, r7, r9, ip, sp, pc} │ │ │ │ streq pc, [r1], -r6, lsl #2 │ │ │ │ andcc fp, r1, r8, lsl pc │ │ │ │ @ instruction: 0x21a1ea4f │ │ │ │ strbeq lr, [r6], pc, asr #20 │ │ │ │ svclt 0x00159307 │ │ │ │ ldrtmi r0, [r0], r7, asr #1 │ │ │ │ @ instruction: 0x463746b8 │ │ │ │ svceq 0x0010f1b8 │ │ │ │ subeq lr, r1, #2048 @ 0x800 │ │ │ │ @ instruction: 0xf04fbfa8 │ │ │ │ andls r0, r4, #16, 16 @ 0x100000 │ │ │ │ strvc lr, [r8], -sp, asr #19 │ │ │ │ - b 0x14c9cb8 │ │ │ │ + b 0x14c9c40 │ │ │ │ andls r0, r5, #88, 16 @ 0x580000 │ │ │ │ - b 0x14ee6e8 │ │ │ │ + b 0x14ee670 │ │ │ │ strcs r0, [r0], #-1355 @ 0xfffffab5 │ │ │ │ andsls pc, fp, r3, lsr r8 @ │ │ │ │ ldmdbne pc, {r1, r2, r8, r9, fp, ip, pc}^ @ │ │ │ │ ldmdbne lr, {r0, r1, r2, r8, r9, fp, ip, pc}^ │ │ │ │ ldrmi r9, [sp], #-2819 @ 0xfffff4fd │ │ │ │ - bleq 0x1c5bcc │ │ │ │ + bleq 0x1c5b54 │ │ │ │ @ instruction: 0xf8362300 │ │ │ │ strbmi r2, [r9], -r2, lsl #22 │ │ │ │ andmi pc, r0, r0, lsl #9 │ │ │ │ @ instruction: 0xf8cd3401 │ │ │ │ @ instruction: 0xf723a000 │ │ │ │ - strmi pc, [r0, #2787]! @ 0xae3 │ │ │ │ - bleq 0x1c5ba0 │ │ │ │ - blls 0x27eec8 │ │ │ │ + strmi pc, [r0, #2847]! @ 0xb1f │ │ │ │ + bleq 0x1c5b28 │ │ │ │ + blls 0x27ee50 │ │ │ │ ldrmi r4, [fp, #1219] @ 0x4c3 │ │ │ │ ldmib sp, {r1, r2, r3, r4, r6, r7, r8, r9, ip, lr, pc}^ │ │ │ │ @ instruction: 0xf8dd7608 │ │ │ │ adcsmi fp, lr, #12 │ │ │ │ - ldrbmi sp, [pc], #-2312 @ 0x107b24 │ │ │ │ + ldrbmi sp, [pc], #-2312 @ 0x107aac │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ smlatteq r2, r7, r8, lr │ │ │ │ movweq lr, #48039 @ 0xbba7 │ │ │ │ ldmle r9!, {r1, r2, r3, r4, r7, r9, lr}^ │ │ │ │ andcs fp, r0, fp │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @@ -253430,50 +253401,50 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b0f8cc │ │ │ │ strmi fp, [r3], fp, lsl #1 │ │ │ │ ldmdbls r5, {r1, r2, r8, ip, pc} │ │ │ │ ldrsbge pc, [r0], #-141 @ 0xffffff73 @ │ │ │ │ andlt pc, ip, sp, asr #17 │ │ │ │ - bleq 0x143cac │ │ │ │ + bleq 0x143c34 │ │ │ │ andcs pc, r1, r1, asr #7 │ │ │ │ stmdacs r2, {r1, r2, r3, r6, r7, r9, ip, sp, pc} │ │ │ │ streq pc, [r1], -r6, lsl #2 │ │ │ │ andcc fp, r1, r8, lsl pc │ │ │ │ @ instruction: 0x21a1ea4f │ │ │ │ strbeq lr, [r6], pc, asr #20 │ │ │ │ svclt 0x00159307 │ │ │ │ ldrtmi r0, [r0], r7, asr #1 │ │ │ │ @ instruction: 0x463746b8 │ │ │ │ svceq 0x0010f1b8 │ │ │ │ subeq lr, r1, #2048 @ 0x800 │ │ │ │ @ instruction: 0xf04fbfa8 │ │ │ │ andls r0, r4, #16, 16 @ 0x100000 │ │ │ │ strvc lr, [r8], -sp, asr #19 │ │ │ │ - b 0x14c9d94 │ │ │ │ + b 0x14c9d1c │ │ │ │ andls r0, r5, #88, 16 @ 0x580000 │ │ │ │ - b 0x14ee7c4 │ │ │ │ + b 0x14ee74c │ │ │ │ strcs r0, [r0], #-1355 @ 0xfffffab5 │ │ │ │ andsls pc, fp, r3, lsr r8 @ │ │ │ │ ldmdbne pc, {r1, r2, r8, r9, fp, ip, pc}^ @ │ │ │ │ ldmdbne lr, {r0, r1, r2, r8, r9, fp, ip, pc}^ │ │ │ │ ldrmi r9, [sp], #-2819 @ 0xfffff4fd │ │ │ │ - bleq 0x1c5ca8 │ │ │ │ + bleq 0x1c5c30 │ │ │ │ @ instruction: 0xf8362302 │ │ │ │ strbmi r2, [r9], -r2, lsl #22 │ │ │ │ @ instruction: 0xf8cd3401 │ │ │ │ @ instruction: 0xf720a000 │ │ │ │ - strmi pc, [r0, #3831]! @ 0xef7 │ │ │ │ - bleq 0x1c5c78 │ │ │ │ - blls 0x27efa8 │ │ │ │ + strmi pc, [r0, #3891]! @ 0xf33 │ │ │ │ + bleq 0x1c5c00 │ │ │ │ + blls 0x27ef30 │ │ │ │ ldrmi r4, [fp, #1219] @ 0x4c3 │ │ │ │ ldmib sp, {r5, r6, r7, r8, r9, ip, lr, pc}^ │ │ │ │ @ instruction: 0xf8dd7608 │ │ │ │ adcsmi fp, lr, #12 │ │ │ │ - ldrbmi sp, [pc], #-2312 @ 0x107bfc │ │ │ │ + ldrbmi sp, [pc], #-2312 @ 0x107b84 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ smlatteq r2, r7, r8, lr │ │ │ │ movweq lr, #48039 @ 0xbba7 │ │ │ │ ldmle r9!, {r1, r2, r3, r4, r7, r9, lr}^ │ │ │ │ andcs fp, r0, fp │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @@ -253484,50 +253455,50 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b0f8cc │ │ │ │ strmi fp, [r3], fp, lsl #1 │ │ │ │ ldmdbls r5, {r1, r2, r8, ip, pc} │ │ │ │ ldrsbge pc, [r0], #-141 @ 0xffffff73 @ │ │ │ │ andlt pc, ip, sp, asr #17 │ │ │ │ - bleq 0x143d84 │ │ │ │ + bleq 0x143d0c │ │ │ │ andcs pc, r1, r1, asr #7 │ │ │ │ stmdacs r2, {r1, r2, r3, r6, r7, r9, ip, sp, pc} │ │ │ │ streq pc, [r1], -r6, lsl #2 │ │ │ │ andcc fp, r1, r8, lsl pc │ │ │ │ @ instruction: 0x21a1ea4f │ │ │ │ strbeq lr, [r6], pc, asr #20 │ │ │ │ svclt 0x00159307 │ │ │ │ ldrtmi r0, [r0], r7, asr #1 │ │ │ │ @ instruction: 0x463746b8 │ │ │ │ svceq 0x0010f1b8 │ │ │ │ addeq lr, r1, #2048 @ 0x800 │ │ │ │ @ instruction: 0xf04fbfa8 │ │ │ │ andls r0, r4, #16, 16 @ 0x100000 │ │ │ │ strvc lr, [r8], -sp, asr #19 │ │ │ │ - b 0x14c9f6c │ │ │ │ + b 0x14c9ef4 │ │ │ │ andls r0, r5, #152, 16 @ 0x980000 │ │ │ │ - b 0x14ee89c │ │ │ │ + b 0x14ee824 │ │ │ │ strcs r0, [r0], #-1419 @ 0xfffffa75 │ │ │ │ eorls pc, fp, r3, asr r8 @ │ │ │ │ ldmdbne pc, {r1, r2, r8, r9, fp, ip, pc}^ @ │ │ │ │ ldmdbne lr, {r0, r1, r2, r8, r9, fp, ip, pc}^ │ │ │ │ ldrmi r9, [sp], #-2819 @ 0xfffff4fd │ │ │ │ - bleq 0x245e00 │ │ │ │ + bleq 0x245d88 │ │ │ │ @ instruction: 0xf8562302 │ │ │ │ strbmi r2, [r9], -r4, lsl #22 │ │ │ │ @ instruction: 0xf8cd3401 │ │ │ │ @ instruction: 0xf722a000 │ │ │ │ - strmi pc, [r0, #4001]! @ 0xfa1 │ │ │ │ - bleq 0x245dd0 │ │ │ │ - blls 0x27f080 │ │ │ │ + strmi pc, [r0, #4061]! @ 0xfdd │ │ │ │ + bleq 0x245d58 │ │ │ │ + blls 0x27f008 │ │ │ │ ldrmi r4, [fp, #1219] @ 0x4c3 │ │ │ │ ldmib sp, {r5, r6, r7, r8, r9, ip, lr, pc}^ │ │ │ │ @ instruction: 0xf8dd7608 │ │ │ │ adcsmi fp, lr, #12 │ │ │ │ - ldrbmi sp, [pc], #-2312 @ 0x107cd4 │ │ │ │ + ldrbmi sp, [pc], #-2312 @ 0x107c5c │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ smlatteq r2, r7, r8, lr │ │ │ │ movweq lr, #48039 @ 0xbba7 │ │ │ │ ldmle r9!, {r1, r2, r3, r4, r7, r9, lr}^ │ │ │ │ andcs fp, r0, fp │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @@ -253535,56 +253506,56 @@ │ │ │ │ pop {r9, sl, fp} │ │ │ │ svclt 0x00008ff0 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a0f8cc │ │ │ │ strmi fp, [pc], -pc, lsl #1 │ │ │ │ - bleq 0x1c3e50 │ │ │ │ - blls 0x76c93c │ │ │ │ + bleq 0x1c3dd8 │ │ │ │ + blls 0x76c8c4 │ │ │ │ andls r9, r6, r8, lsl lr │ │ │ │ stmib sp, {r0, r3, r4, r6, r7, r9, ip, sp, pc}^ │ │ │ │ tstcc r1, sl, lsl #4 │ │ │ │ stmiaeq r1, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ smlabtcs r1, r3, r3, pc @ │ │ │ │ - b 0x14d2138 │ │ │ │ + b 0x14d20c0 │ │ │ │ svclt 0x001223a3 │ │ │ │ strbmi r3, [r2], r1, lsl #2 │ │ │ │ - b 0x14d9840 │ │ │ │ + b 0x14d97c8 │ │ │ │ svclt 0x001803c3 │ │ │ │ stmibeq r1, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ svclt 0x00189307 │ │ │ │ @ instruction: 0xf8cd46ca │ │ │ │ @ instruction: 0xf1ba9030 │ │ │ │ - b 0x14cb994 │ │ │ │ + b 0x14cb91c │ │ │ │ svclt 0x00a803d9 │ │ │ │ - beq 0x543e98 │ │ │ │ + beq 0x543e20 │ │ │ │ stmdbeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ - b 0x14ec984 │ │ │ │ + b 0x14ec90c │ │ │ │ @ instruction: 0xf8cd0ada │ │ │ │ - blls 0x2e7e3c │ │ │ │ + blls 0x2e7dc4 │ │ │ │ strbeq lr, [r9], #2639 @ 0xa4f │ │ │ │ stmdaeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ - blls 0x3ce100 │ │ │ │ - blls 0x398de4 │ │ │ │ - blls 0x34e1fc │ │ │ │ - blls 0x28e1f8 │ │ │ │ + blls 0x3ce088 │ │ │ │ + blls 0x398d6c │ │ │ │ + blls 0x34e184 │ │ │ │ + blls 0x28e180 │ │ │ │ ldmib r2, {r2, r3, r4, sl, lr}^ │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ ldm r5!, {r2, r8, r9, sp}^ │ │ │ │ ldm r7!, {r1, r8, r9, sp}^ │ │ │ │ stmib sp, {r1, r8}^ │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ ldmib sp, {r1, r9, sl, ip, sp, pc}^ │ │ │ │ - @ instruction: 0xf7222304 │ │ │ │ - @ instruction: 0xf108fff1 │ │ │ │ + @ instruction: 0xf7232304 │ │ │ │ + @ instruction: 0xf108f82d │ │ │ │ stmia r4!, {r0, r8, r9}^ │ │ │ │ @ instruction: 0xf04f0102 │ │ │ │ ldrmi r0, [sl, #2049] @ 0x801 │ │ │ │ - blls 0x33f164 │ │ │ │ + blls 0x33f0ec │ │ │ │ strbmi r4, [fp, #-1233] @ 0xfffffb2f │ │ │ │ ldmib sp, {r0, r2, r4, r6, r7, fp, ip, lr, pc}^ │ │ │ │ @ instruction: 0xf8dd980c │ │ │ │ strbmi ip, [r8, #24] │ │ │ │ strbtmi sp, [r1], #2312 @ 0x908 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ smlatteq r2, r9, r8, lr │ │ │ │ @@ -253600,50 +253571,50 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b0f8cc │ │ │ │ strmi fp, [r3], fp, lsl #1 │ │ │ │ ldmdbls r5, {r1, r2, r8, ip, pc} │ │ │ │ ldrsbge pc, [r0], #-141 @ 0xffffff73 @ │ │ │ │ andlt pc, ip, sp, asr #17 │ │ │ │ - bleq 0x143f54 │ │ │ │ + bleq 0x143edc │ │ │ │ andcs pc, r1, r1, asr #7 │ │ │ │ stmdacs r2, {r1, r2, r3, r6, r7, r9, ip, sp, pc} │ │ │ │ streq pc, [r1], -r6, lsl #2 │ │ │ │ andcc fp, r1, r8, lsl pc │ │ │ │ @ instruction: 0x21a1ea4f │ │ │ │ strbeq lr, [r6], pc, asr #20 │ │ │ │ svclt 0x00159307 │ │ │ │ ldrtmi r0, [r0], r7, asr #1 │ │ │ │ @ instruction: 0x463746b8 │ │ │ │ svceq 0x0010f1b8 │ │ │ │ subeq lr, r1, #2048 @ 0x800 │ │ │ │ @ instruction: 0xf04fbfa8 │ │ │ │ andls r0, r4, #16, 16 @ 0x100000 │ │ │ │ strvc lr, [r8], -sp, asr #19 │ │ │ │ - b 0x14ca03c │ │ │ │ + b 0x14c9fc4 │ │ │ │ andls r0, r5, #88, 16 @ 0x580000 │ │ │ │ - b 0x14eea6c │ │ │ │ + b 0x14ee9f4 │ │ │ │ strcs r0, [r0], #-1355 @ 0xfffffab5 │ │ │ │ andsls pc, fp, r3, lsr r8 @ │ │ │ │ ldmdbne pc, {r1, r2, r8, r9, fp, ip, pc}^ @ │ │ │ │ ldmdbne lr, {r0, r1, r2, r8, r9, fp, ip, pc}^ │ │ │ │ ldrmi r9, [sp], #-2819 @ 0xfffff4fd │ │ │ │ - bleq 0x1c5f50 │ │ │ │ + bleq 0x1c5ed8 │ │ │ │ @ instruction: 0xf8362302 │ │ │ │ strbmi r2, [r9], -r2, lsl #22 │ │ │ │ @ instruction: 0xf8cd3401 │ │ │ │ @ instruction: 0xf723a000 │ │ │ │ - strmi pc, [r0, #2339]! @ 0x923 │ │ │ │ - bleq 0x1c5f20 │ │ │ │ - blls 0x27f250 │ │ │ │ + strmi pc, [r0, #2399]! @ 0x95f │ │ │ │ + bleq 0x1c5ea8 │ │ │ │ + blls 0x27f1d8 │ │ │ │ ldrmi r4, [fp, #1219] @ 0x4c3 │ │ │ │ ldmib sp, {r5, r6, r7, r8, r9, ip, lr, pc}^ │ │ │ │ @ instruction: 0xf8dd7608 │ │ │ │ adcsmi fp, lr, #12 │ │ │ │ - ldrbmi sp, [pc], #-2312 @ 0x107ea4 │ │ │ │ + ldrbmi sp, [pc], #-2312 @ 0x107e2c │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ smlatteq r2, r7, r8, lr │ │ │ │ movweq lr, #48039 @ 0xbba7 │ │ │ │ ldmle r9!, {r1, r2, r3, r4, r7, r9, lr}^ │ │ │ │ andcs fp, r0, fp │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @@ -253656,96 +253627,96 @@ │ │ │ │ stmdacc r1, {r0, r8, r9, fp, ip, sp} │ │ │ │ vrshr.u64 , , #58 │ │ │ │ cdpcs 6, 0, cr2, cr2, cr1, {0} │ │ │ │ streq pc, [r1, #-261] @ 0xfffffefb │ │ │ │ @ instruction: 0x3601bf18 │ │ │ │ tstpeq r0, pc, asr #32 @ p-variant is OBSOLETE │ │ │ │ strbeq lr, [r5, #2639] @ 0xa4f │ │ │ │ - b 0x14f7b48 │ │ │ │ + b 0x14f7ad0 │ │ │ │ strtmi r0, [lr], r6, asr #29 │ │ │ │ streq lr, [lr, -r2, lsl #22] │ │ │ │ svcvs 0x0001f812 │ │ │ │ svcgt 0x0001f813 │ │ │ │ @ instruction: 0xf1bc44b4 │ │ │ │ svclt 0x00d20fff │ │ │ │ ldrbtcs r4, [pc], r6, ror #12 │ │ │ │ @ instruction: 0xf8002101 │ │ │ │ adcsmi r6, sl, #1, 30 │ │ │ │ @ instruction: 0xb111d1f0 │ │ │ │ @ instruction: 0xf8c82301 │ │ │ │ ldrbmi r3, [r5, #-0]! │ │ │ │ - bl 0x23e34c │ │ │ │ + bl 0x23e2d4 │ │ │ │ andcs r0, r0, lr, lsl #6 │ │ │ │ stmia r3!, {r8, sp}^ │ │ │ │ - blne 0x788340 │ │ │ │ + blne 0x7882c8 │ │ │ │ ldmle sl!, {r0, r2, r4, r7, r9, lr}^ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcls 6, cr4, [r7, #-548] @ 0xfffffddc │ │ │ │ @ instruction: 0x46044619 │ │ │ │ rsclt r3, lr, #32768 @ 0x8000 │ │ │ │ strcs pc, [r1, #-965] @ 0xfffffc3b │ │ │ │ @ instruction: 0xf1062d02 │ │ │ │ svclt 0x00180601 │ │ │ │ @ instruction: 0xf1a01c6b │ │ │ │ - b 0x14c9378 │ │ │ │ + b 0x14c9300 │ │ │ │ @ instruction: 0xf04f06c6 │ │ │ │ svclt 0x00140000 │ │ │ │ @ instruction: 0x463300db │ │ │ │ stmdaeq r3, {r1, r8, r9, fp, sp, lr, pc} │ │ │ │ - blvc 0x1c604c │ │ │ │ + blvc 0x1c5fd4 │ │ │ │ cdpvc 6, 15, cr15, cr15, cr15, {2} │ │ │ │ svcgt 0x0002f831 │ │ │ │ @ instruction: 0xf5bc44bc │ │ │ │ svclt 0x00b43f80 │ │ │ │ andcs r4, r1, r6, ror #13 │ │ │ │ svc 0x0002f825 │ │ │ │ mvnle r4, r2, asr #10 │ │ │ │ andcs fp, r1, #16, 2 │ │ │ │ andcs pc, r0, r9, asr #17 │ │ │ │ stmdble r7, {r1, r2, r3, r4, r7, r9, lr} │ │ │ │ andcs r4, r0, r3, lsr #8 │ │ │ │ stmia r3!, {r8, sp}^ │ │ │ │ - blne 0x7883c0 │ │ │ │ + blne 0x788348 │ │ │ │ ldmle sl!, {r1, r2, r4, r7, r9, lr}^ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ mvnshi lr, #12386304 @ 0xbd0000 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcls 6, cr4, [r7], {5} │ │ │ │ smlabbcs r0, r9, r6, r4 │ │ │ │ svcne 0x002e1f18 │ │ │ │ vmlal.u , d20, d3[5] │ │ │ │ stccs 4, cr2, [r2], {1} │ │ │ │ streq pc, [r1, -r7, lsl #2] │ │ │ │ strcc fp, [r1], #-3864 @ 0xfffff0e8 │ │ │ │ strbeq lr, [r7, pc, asr #20] │ │ │ │ - b 0x14f7c44 │ │ │ │ + b 0x14f7bcc │ │ │ │ ldrtmi r0, [ip], r4, asr #25 │ │ │ │ stmdaeq ip, {r1, r8, r9, fp, sp, lr, pc} │ │ │ │ @ instruction: 0xf852460c │ │ │ │ @ instruction: 0xf850eb04 │ │ │ │ - bl 0x5d7c18 │ │ │ │ - bl 0x1208c44 │ │ │ │ + bl 0x5d7ba0 │ │ │ │ + bl 0x1208bcc │ │ │ │ @ instruction: 0xf1be0e04 │ │ │ │ svclt 0x001c0f00 │ │ │ │ mvnscc pc, #79 @ 0x4f │ │ │ │ @ instruction: 0xf8462101 │ │ │ │ strbmi r3, [r2, #-3844] @ 0xfffff0fc │ │ │ │ tstlt r1, sp, ror #3 │ │ │ │ @ instruction: 0xf8c92301 │ │ │ │ strbmi r3, [r7, #-0]! │ │ │ │ - bl 0x27e450 │ │ │ │ + bl 0x27e3d8 │ │ │ │ andcs r0, r0, ip, lsl #6 │ │ │ │ stmia r3!, {r8, sp}^ │ │ │ │ - blne 0x1788444 │ │ │ │ + blne 0x17883cc │ │ │ │ ldmle sl!, {r0, r1, r2, r4, r7, r9, lr}^ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ mvnshi lr, #12386304 @ 0xbd0000 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ vmlals.f32 s6, s14, s2 │ │ │ │ @@ -253753,15 +253724,15 @@ │ │ │ │ cdpne 8, 5, cr3, cr9, cr1, {0} │ │ │ │ vrshr.u64 , , #58 │ │ │ │ cdpcs 6, 0, cr2, cr2, cr1, {0} │ │ │ │ streq pc, [r1, #-261] @ 0xfffffefb │ │ │ │ @ instruction: 0x3601bf18 │ │ │ │ streq pc, [r0, -pc, asr #32] │ │ │ │ strbeq lr, [r5, #2639] @ 0xa4f │ │ │ │ - b 0x14f7ccc │ │ │ │ + b 0x14f7c54 │ │ │ │ strtmi r0, [lr], r6, asr #29 │ │ │ │ stmdaeq r2, {r1, r2, r3, r8, r9, fp, sp, lr, pc} │ │ │ │ svcgt 0x0001f912 │ │ │ │ cmnpeq pc, #111 @ p-variant is OBSOLETE @ 0x6f │ │ │ │ svcvs 0x0001f911 │ │ │ │ ldrmi r4, [ip, #1204] @ 0x4b4 │ │ │ │ @ instruction: 0x2701bfb8 │ │ │ │ @@ -253769,18 +253740,18 @@ │ │ │ │ svclt 0x00d20f7f │ │ │ │ cmncs pc, #103809024 @ 0x6300000 │ │ │ │ ldrmi r2, [r0, #1793] @ 0x701 │ │ │ │ svccc 0x0001f800 │ │ │ │ tstlt r7, sl, ror #3 │ │ │ │ @ instruction: 0xf8c92301 │ │ │ │ ldrbmi r3, [r5, #-0]! │ │ │ │ - bl 0x23e4dc │ │ │ │ + bl 0x23e464 │ │ │ │ andcs r0, r0, lr, lsl #6 │ │ │ │ stmia r3!, {r8, sp}^ │ │ │ │ - blne 0x7884d0 │ │ │ │ + blne 0x788458 │ │ │ │ ldmle sl!, {r0, r2, r4, r7, r9, lr}^ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ mvnshi lr, #12386304 @ 0xbd0000 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ cdpls 6, 0, cr4, cr9, cr5, {0} │ │ │ │ @@ -253789,24 +253760,24 @@ │ │ │ │ mrcne 8, 4, r7, cr9, cr15, {7} │ │ │ │ vrshr.u64 , q10, #58 │ │ │ │ cdpcs 6, 0, cr2, cr2, cr1, {0} │ │ │ │ streq pc, [r1], #-260 @ 0xfffffefc │ │ │ │ @ instruction: 0x3601bf18 │ │ │ │ andeq pc, r2, r0, lsr #3 │ │ │ │ strbeq lr, [r4], #2639 @ 0xa4f │ │ │ │ - b 0x14f7d5c │ │ │ │ + b 0x14f7ce4 │ │ │ │ strtmi r0, [r6], r6, asr #29 │ │ │ │ stmdbeq lr, {r1, r8, r9, fp, sp, lr, pc} │ │ │ │ @ instruction: 0xf9322600 │ │ │ │ strbmi ip, [r3], -r2, lsl #22 │ │ │ │ svcge 0x0002f931 │ │ │ │ ldrbvc pc, [pc, r7, asr #12]! @ │ │ │ │ @ instruction: 0xf51c44d4 │ │ │ │ svclt 0x00b84f00 │ │ │ │ - blle 0x251934 │ │ │ │ + blle 0x2518bc │ │ │ │ svcmi 0x0000f5bc │ │ │ │ @ instruction: 0x4663bfb2 │ │ │ │ @ instruction: 0x2601463b │ │ │ │ @ instruction: 0xf820454a │ │ │ │ mvnle r3, r2, lsl #30 │ │ │ │ movwcs fp, #4374 @ 0x1116 │ │ │ │ andcc pc, r0, fp, asr #17 │ │ │ │ @@ -253825,91 +253796,91 @@ │ │ │ │ svcne 0x0018468a │ │ │ │ stmdaeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ vmlal.u , d20, d1[5] │ │ │ │ stccs 4, cr2, [r2], {1} │ │ │ │ streq pc, [r1, #-261] @ 0xfffffefb │ │ │ │ strcc fp, [r1], #-3864 @ 0xfffff0e8 │ │ │ │ strbeq lr, [r5, #2639] @ 0xa4f │ │ │ │ - b 0x14f7dec │ │ │ │ + b 0x14f7d74 │ │ │ │ strtmi r0, [ip], r4, asr #25 │ │ │ │ - bl 0x18fe74 │ │ │ │ + bl 0x18fdfc │ │ │ │ @ instruction: 0xf850070c │ │ │ │ @ instruction: 0xf04f3f04 │ │ │ │ @ instruction: 0xf8524100 │ │ │ │ - bl 0x76edc4 │ │ │ │ - b 0x14cb9c4 │ │ │ │ - bl 0x11e5148 │ │ │ │ + bl 0x76ed4c │ │ │ │ + b 0x14cb94c │ │ │ │ + bl 0x11e50d0 │ │ │ │ strmi r7, [lr, #1001] @ 0x3e9 │ │ │ │ stmdbeq r0, {r0, r1, r4, r6, r8, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf1bedb08 │ │ │ │ @ instruction: 0xf06f4f00 │ │ │ │ @ instruction: 0xf1734100 │ │ │ │ svclt 0x00b80300 │ │ │ │ - blle 0x159b9c │ │ │ │ + blle 0x159b24 │ │ │ │ stmdaeq r1, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf84442ba │ │ │ │ mvnle r1, r4, lsl #30 │ │ │ │ svceq 0x0000f1b8 │ │ │ │ movwcs sp, #4098 @ 0x1002 │ │ │ │ andcc pc, r0, sl, asr #17 │ │ │ │ stmdble r8, {r0, r2, r5, r6, r8, sl, lr} │ │ │ │ @ instruction: 0x200044b4 │ │ │ │ stmia ip!, {r8, sp}^ │ │ │ │ - bl 0xfec08608 │ │ │ │ + bl 0xfec08590 │ │ │ │ addsmi r0, sp, #402653184 @ 0x18000000 │ │ │ │ strdcs sp, [r0], -r9 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ svclt 0x000087f0 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ vstrls s6, [r7, #-4] │ │ │ │ strmi r4, [r9], r4, lsl #12 │ │ │ │ @ instruction: 0xf04f1e58 │ │ │ │ rsclt r0, lr, #0, 16 │ │ │ │ strcs pc, [r1, #-965] @ 0xfffffc3b │ │ │ │ @ instruction: 0xf1062d02 │ │ │ │ svclt 0x00180601 │ │ │ │ - b 0x14d5640 │ │ │ │ + b 0x14d55c8 │ │ │ │ svclt 0x001406c6 │ │ │ │ @ instruction: 0x0ec5ea4f │ │ │ │ mcrne 6, 3, r4, cr5, cr6, {5} │ │ │ │ streq lr, [lr, -r2, lsl #22] │ │ │ │ svcgt 0x0001f812 │ │ │ │ @ instruction: 0xf8102100 │ │ │ │ - bl 0xff017e5c │ │ │ │ + bl 0xff017de4 │ │ │ │ svclt 0x00540c03 │ │ │ │ @ instruction: 0xf04f4661 │ │ │ │ @ instruction: 0xf8050801 │ │ │ │ adcsmi r1, sl, #1, 30 │ │ │ │ @ instruction: 0xf1b8d1f0 │ │ │ │ andle r0, r2, r0, lsl #30 │ │ │ │ @ instruction: 0xf8c92301 │ │ │ │ ldrbmi r3, [r6, #-0]! │ │ │ │ - bl 0x23e69c │ │ │ │ + bl 0x23e624 │ │ │ │ andcs r0, r0, lr, lsl #6 │ │ │ │ stmia r3!, {r8, sp}^ │ │ │ │ - blne 0x788690 │ │ │ │ + blne 0x788618 │ │ │ │ ldmle sl!, {r1, r2, r4, r7, r9, lr}^ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ mvnshi lr, #12386304 @ 0xbd0000 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcls 6, cr4, [r7, #-16] │ │ │ │ cdpne 6, 9, cr4, cr8, cr9, {4} │ │ │ │ stmdaeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ vmlal.u , d21, d2[7] │ │ │ │ stccs 5, cr2, [r2, #-4] │ │ │ │ streq pc, [r1], -r6, lsl #2 │ │ │ │ strcc fp, [r1, #-3864] @ 0xfffff0e8 │ │ │ │ strbeq lr, [r6], pc, asr #20 │ │ │ │ - b 0x14f7f14 │ │ │ │ + b 0x14f7e9c │ │ │ │ ldrtmi r0, [r6], r5, asr #29 │ │ │ │ - bl 0x18fd60 │ │ │ │ + bl 0x18fce8 │ │ │ │ @ instruction: 0xf832070e │ │ │ │ tstcs r0, r2, lsl #22 │ │ │ │ svccc 0x0002f830 │ │ │ │ @ instruction: 0x0c03ebbc │ │ │ │ uqsaxmi fp, r1, r4 │ │ │ │ stmdaeq r1, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ svcne 0x0002f825 │ │ │ │ @@ -253930,22 +253901,22 @@ │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcls 6, cr4, [r6, #-16] │ │ │ │ @ instruction: 0xf1a34688 │ │ │ │ rsclt r0, lr, #4, 28 @ 0x40 │ │ │ │ strcs pc, [r1, #-965] @ 0xfffffc3b │ │ │ │ @ instruction: 0xf1062d02 │ │ │ │ svclt 0x00180601 │ │ │ │ - b 0x14d5744 │ │ │ │ + b 0x14d56cc │ │ │ │ svclt 0x001406c6 │ │ │ │ vstmiaeq r5, {s29-s107} │ │ │ │ svcne 0x000546b4 │ │ │ │ streq lr, [ip, -r2, lsl #22] │ │ │ │ @ instruction: 0xf8522000 │ │ │ │ @ instruction: 0xf85e3b04 │ │ │ │ - bne 0x17cff6c │ │ │ │ + bne 0x17cfef4 │ │ │ │ tsteq r1, r1, ror #22 │ │ │ │ svclt 0x00bc2900 │ │ │ │ andcs r2, r1, r0, lsl #6 │ │ │ │ svccc 0x0004f845 │ │ │ │ ldrhle r4, [r0, #42]! @ 0x2a │ │ │ │ movwcs fp, #4368 @ 0x1110 │ │ │ │ andcc pc, r0, r8, asr #17 │ │ │ │ @@ -253965,23 +253936,23 @@ │ │ │ │ cdpne 8, 5, cr3, cr9, cr1, {0} │ │ │ │ vrshr.u64 , , #58 │ │ │ │ cdpcs 6, 0, cr2, cr2, cr1, {0} │ │ │ │ streq pc, [r1, #-261] @ 0xfffffefb │ │ │ │ @ instruction: 0x3601bf18 │ │ │ │ streq pc, [r0, -pc, asr #32] │ │ │ │ strbeq lr, [r5, #2639] @ 0xa4f │ │ │ │ - b 0x14f801c │ │ │ │ + b 0x14f7fa4 │ │ │ │ strtmi r0, [lr], r6, asr #29 │ │ │ │ stmdaeq lr, {r1, r8, r9, fp, sp, lr, pc} │ │ │ │ svcgt 0x0001f912 │ │ │ │ cmnpeq pc, #111 @ p-variant is OBSOLETE @ 0x6f │ │ │ │ svcvs 0x0001f911 │ │ │ │ @ instruction: 0x0c06ebac │ │ │ │ svclt 0x00b8459c │ │ │ │ - blle 0x251ff0 │ │ │ │ + blle 0x251f78 │ │ │ │ svceq 0x007ff1bc │ │ │ │ @ instruction: 0x4663bfd2 │ │ │ │ smlsdxcs r1, pc, r3, r2 @ │ │ │ │ @ instruction: 0xf8004542 │ │ │ │ mvnle r3, r1, lsl #30 │ │ │ │ movwcs fp, #4375 @ 0x1117 │ │ │ │ andcc pc, r0, r9, asr #17 │ │ │ │ @@ -254002,15 +253973,15 @@ │ │ │ │ mrcne 8, 4, r7, cr9, cr15, {7} │ │ │ │ vrshr.u64 , q10, #58 │ │ │ │ cdpcs 6, 0, cr2, cr2, cr1, {0} │ │ │ │ streq pc, [r1], #-260 @ 0xfffffefc │ │ │ │ @ instruction: 0x3601bf18 │ │ │ │ andeq pc, r2, r0, lsr #3 │ │ │ │ strbeq lr, [r4], #2639 @ 0xa4f │ │ │ │ - b 0x14f80b0 │ │ │ │ + b 0x14f8038 │ │ │ │ strtmi r0, [r6], r6, asr #29 │ │ │ │ stmdbeq lr, {r1, r8, r9, fp, sp, lr, pc} │ │ │ │ @ instruction: 0xf9322600 │ │ │ │ strbmi ip, [r3], -r2, lsl #22 │ │ │ │ svcge 0x0002f931 │ │ │ │ ldrbvc pc, [pc, r7, asr #12]! @ │ │ │ │ @ instruction: 0x0c0aebac │ │ │ │ @@ -254020,58 +253991,58 @@ │ │ │ │ svclt 0x00b24f00 │ │ │ │ ldrtmi r4, [fp], -r3, ror #12 │ │ │ │ strbmi r2, [sl, #-1537] @ 0xfffff9ff │ │ │ │ svccc 0x0002f820 │ │ │ │ tstlt r6, r7, ror #3 │ │ │ │ @ instruction: 0xf8cb2301 │ │ │ │ ldrbmi r3, [r4, #-0]! │ │ │ │ - bl 0x27e8c8 │ │ │ │ + bl 0x27e850 │ │ │ │ andcs r0, r0, lr, lsl #6 │ │ │ │ stmia r3!, {r8, sp}^ │ │ │ │ - blne 0x17888bc │ │ │ │ + blne 0x1788844 │ │ │ │ ldmle sl!, {r2, r4, r7, r9, lr}^ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svchi 0x00f0e8bd │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcls 6, cr4, [r8], {6} │ │ │ │ svcne 0x0018468a │ │ │ │ stmdaeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ vmlal.u , d20, d1[5] │ │ │ │ stccs 4, cr2, [r2], {1} │ │ │ │ streq pc, [r1, #-261] @ 0xfffffefb │ │ │ │ strcc fp, [r1], #-3864 @ 0xfffff0e8 │ │ │ │ strbeq lr, [r5, #2639] @ 0xa4f │ │ │ │ - b 0x14f8140 │ │ │ │ + b 0x14f80c8 │ │ │ │ strtmi r0, [ip], r4, asr #25 │ │ │ │ - bl 0x1901c8 │ │ │ │ + bl 0x190150 │ │ │ │ @ instruction: 0xf852070c │ │ │ │ @ instruction: 0xf04f3b04 │ │ │ │ @ instruction: 0xf8504100 │ │ │ │ - bl 0xfedf0118 │ │ │ │ - b 0x14cbd30 │ │ │ │ - bl 0x19e549c │ │ │ │ + bl 0xfedf00a0 │ │ │ │ + b 0x14cbcb8 │ │ │ │ + bl 0x19e5424 │ │ │ │ strmi r7, [lr, #1001] @ 0x3e9 │ │ │ │ stmdbeq r0, {r0, r1, r4, r6, r8, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf1bedb08 │ │ │ │ @ instruction: 0xf06f4f00 │ │ │ │ @ instruction: 0xf1734100 │ │ │ │ svclt 0x00b80300 │ │ │ │ - blle 0x159ef0 │ │ │ │ + blle 0x159e78 │ │ │ │ stmdaeq r1, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf84442ba │ │ │ │ mvnle r1, r4, lsl #30 │ │ │ │ svceq 0x0000f1b8 │ │ │ │ movwcs sp, #4098 @ 0x1002 │ │ │ │ andcc pc, r0, sl, asr #17 │ │ │ │ stmdble r8, {r0, r2, r5, r6, r8, sl, lr} │ │ │ │ @ instruction: 0x200044b4 │ │ │ │ stmia ip!, {r8, sp}^ │ │ │ │ - bl 0xfec0895c │ │ │ │ + bl 0xfec088e4 │ │ │ │ addsmi r0, sp, #402653184 @ 0x18000000 │ │ │ │ strdcs sp, [r0], -r9 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ svclt 0x000087f0 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ @@ -254079,55 +254050,55 @@ │ │ │ │ strmi r4, [r9], r4, lsl #12 │ │ │ │ smlsdcs r0, r8, lr, r1 │ │ │ │ vmlal.u , d21, d2[7] │ │ │ │ stccs 5, cr2, [r2, #-4] │ │ │ │ streq pc, [r1], -r6, lsl #2 │ │ │ │ strcc fp, [r1, #-3864] @ 0xfffff0e8 │ │ │ │ strbeq lr, [r6], pc, asr #20 │ │ │ │ - b 0x14f81e4 │ │ │ │ + b 0x14f816c │ │ │ │ ldrtmi r0, [r6], r5, asr #29 │ │ │ │ - bl 0x18ff30 │ │ │ │ + bl 0x18feb8 │ │ │ │ @ instruction: 0xf812080e │ │ │ │ tstcs r0, r1, lsl #30 │ │ │ │ svccc 0x0001f910 │ │ │ │ @ instruction: 0x0c03eb1c │ │ │ │ strcs fp, [r1, -r8, asr #30] │ │ │ │ @ instruction: 0xf1bcd405 │ │ │ │ svclt 0x00d20fff │ │ │ │ mvnscs r4, r1, ror #12 │ │ │ │ strbmi r2, [r2, #-1793] @ 0xfffff8ff │ │ │ │ svcne 0x0001f805 │ │ │ │ tstlt r7, fp, ror #3 │ │ │ │ @ instruction: 0xf8c92301 │ │ │ │ ldrbmi r3, [r6, #-0]! │ │ │ │ - bl 0x23e9f4 │ │ │ │ + bl 0x23e97c │ │ │ │ andcs r0, r0, lr, lsl #6 │ │ │ │ stmia r3!, {r8, sp}^ │ │ │ │ - blne 0x7889e8 │ │ │ │ + blne 0x788970 │ │ │ │ mvnsle r4, #536870923 @ 0x2000000b │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ mvnshi lr, #12386304 @ 0xbd0000 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcls 6, cr4, [r8], {5} │ │ │ │ cdpne 6, 9, cr4, cr8, cr10, {4} │ │ │ │ rsclt r2, r6, #0, 14 │ │ │ │ strcs pc, [r1], #-964 @ 0xfffffc3c │ │ │ │ @ instruction: 0xf1062c02 │ │ │ │ svclt 0x00180601 │ │ │ │ - b 0x14d5618 │ │ │ │ + b 0x14d55a0 │ │ │ │ svclt 0x001406c6 │ │ │ │ @ instruction: 0x0ec4ea4f │ │ │ │ mcrne 6, 5, r4, cr12, cr6, {5} │ │ │ │ stmdbeq lr, {r1, r8, r9, fp, sp, lr, pc} │ │ │ │ - blcc 0x1c66f0 │ │ │ │ + blcc 0x1c6678 │ │ │ │ @ instruction: 0xf9302100 │ │ │ │ @ instruction: 0xf64fcf02 │ │ │ │ - bl 0x826a30 │ │ │ │ + bl 0x8269b8 │ │ │ │ svclt 0x00480c03 │ │ │ │ strle r2, [r5], #-1793 @ 0xfffff8ff │ │ │ │ svccc 0x0080f5bc │ │ │ │ @ instruction: 0x4661bfb2 │ │ │ │ strcs r4, [r1, -r1, asr #12] │ │ │ │ @ instruction: 0xf824454a │ │ │ │ mvnle r1, r2, lsl #30 │ │ │ │ @@ -254148,23 +254119,23 @@ │ │ │ │ stmdaeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ svcne 0x0018468b │ │ │ │ rsclt r4, r5, #203423744 @ 0xc200000 │ │ │ │ strcs pc, [r1], #-964 @ 0xfffffc3c │ │ │ │ @ instruction: 0xf1052c02 │ │ │ │ svclt 0x00180501 │ │ │ │ @ instruction: 0xf04f3401 │ │ │ │ - b 0x14d6ea4 │ │ │ │ + b 0x14d6e2c │ │ │ │ svclt 0x001405c5 │ │ │ │ @ instruction: 0x0ec4ea4f │ │ │ │ svcne 0x003446ae │ │ │ │ streq lr, [lr, -r2, lsl #22] │ │ │ │ svccc 0x0004f850 │ │ │ │ @ instruction: 0xf8522100 │ │ │ │ - bl 0x5fb2d4 │ │ │ │ - b 0x14cb6f8 │ │ │ │ + bl 0x5fb25c │ │ │ │ + b 0x14cb680 │ │ │ │ @ instruction: 0xf14373e3 │ │ │ │ addmi r0, fp, #0, 6 │ │ │ │ strbmi sp, [r1, #2823]! @ 0xb07 │ │ │ │ mvnscc pc, pc, asr #32 │ │ │ │ movweq lr, #15226 @ 0x3b7a │ │ │ │ strbtmi fp, [r1], -r8, lsr #31 │ │ │ │ @ instruction: 0xf04fda01 │ │ │ │ @@ -254189,85 +254160,85 @@ │ │ │ │ stmdacc r1, {r0, r8, r9, fp, ip, sp} │ │ │ │ vrshr.u64 , , #58 │ │ │ │ cdpcs 6, 0, cr2, cr2, cr1, {0} │ │ │ │ streq pc, [r1, #-261] @ 0xfffffefb │ │ │ │ @ instruction: 0x3601bf18 │ │ │ │ tstpeq r0, pc, asr #32 @ p-variant is OBSOLETE │ │ │ │ strbeq lr, [r5, #2639] @ 0xa4f │ │ │ │ - b 0x14f839c │ │ │ │ + b 0x14f8324 │ │ │ │ strtmi r0, [lr], r6, asr #29 │ │ │ │ streq lr, [lr, -r2, lsl #22] │ │ │ │ svcvs 0x0001f912 │ │ │ │ svcgt 0x0001f813 │ │ │ │ @ instruction: 0xf1bc44b4 │ │ │ │ svclt 0x00d20f7f │ │ │ │ ldrbtcs r4, [pc], -r6, ror #12 │ │ │ │ @ instruction: 0xf8002101 │ │ │ │ adcsmi r6, sl, #1, 30 │ │ │ │ @ instruction: 0xb111d1f0 │ │ │ │ @ instruction: 0xf8c82301 │ │ │ │ ldrbmi r3, [r5, #-0]! │ │ │ │ - bl 0x23eba0 │ │ │ │ + bl 0x23eb28 │ │ │ │ andcs r0, r0, lr, lsl #6 │ │ │ │ stmia r3!, {r8, sp}^ │ │ │ │ - blne 0x788b94 │ │ │ │ + blne 0x788b1c │ │ │ │ ldmle sl!, {r0, r2, r4, r7, r9, lr}^ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcls 6, cr4, [r7, #-548] @ 0xfffffddc │ │ │ │ @ instruction: 0x46044619 │ │ │ │ rsclt r3, lr, #32768 @ 0x8000 │ │ │ │ strcs pc, [r1, #-965] @ 0xfffffc3b │ │ │ │ @ instruction: 0xf1062d02 │ │ │ │ svclt 0x00180601 │ │ │ │ @ instruction: 0xf1a01c6b │ │ │ │ - b 0x14c9bcc │ │ │ │ + b 0x14c9b54 │ │ │ │ @ instruction: 0xf04f06c6 │ │ │ │ svclt 0x00140000 │ │ │ │ @ instruction: 0x463300db │ │ │ │ stmdaeq r3, {r1, r8, r9, fp, sp, lr, pc} │ │ │ │ - blvc 0x1c6ca0 │ │ │ │ + blvc 0x1c6c28 │ │ │ │ cdpvc 6, 15, cr15, cr15, cr7, {2} │ │ │ │ svcgt 0x0002f831 │ │ │ │ @ instruction: 0xf5bc44bc │ │ │ │ svclt 0x00b44f00 │ │ │ │ andcs r4, r1, r6, ror #13 │ │ │ │ svc 0x0002f825 │ │ │ │ mvnle r4, r2, asr #10 │ │ │ │ andcs fp, r1, #16, 2 │ │ │ │ andcs pc, r0, r9, asr #17 │ │ │ │ stmdble r7, {r1, r2, r3, r4, r7, r9, lr} │ │ │ │ andcs r4, r0, r3, lsr #8 │ │ │ │ stmia r3!, {r8, sp}^ │ │ │ │ - blne 0x788c14 │ │ │ │ + blne 0x788b9c │ │ │ │ ldmle sl!, {r1, r2, r4, r7, r9, lr}^ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ mvnshi lr, #12386304 @ 0xbd0000 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcls 6, cr4, [r7], {6} │ │ │ │ svcne 0x00184689 │ │ │ │ stmdaeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ vmlal.u , d20, d1[5] │ │ │ │ stccs 4, cr2, [r2], {1} │ │ │ │ streq pc, [r1, #-261] @ 0xfffffefb │ │ │ │ strcc fp, [r1], #-3864 @ 0xfffff0e8 │ │ │ │ strbeq lr, [r5, #2639] @ 0xa4f │ │ │ │ - b 0x14f8498 │ │ │ │ + b 0x14f8420 │ │ │ │ strtmi r0, [lr], r4, asr #29 │ │ │ │ - bl 0x190520 │ │ │ │ + bl 0x1904a8 │ │ │ │ @ instruction: 0xf852070e │ │ │ │ @ instruction: 0xf06f3b04 │ │ │ │ @ instruction: 0xf8504100 │ │ │ │ - bl 0x83c470 │ │ │ │ - b 0x14cb870 │ │ │ │ + bl 0x83c3f8 │ │ │ │ + b 0x14cb7f8 │ │ │ │ @ instruction: 0xf14373e3 │ │ │ │ @ instruction: 0xf1bc0300 │ │ │ │ @ instruction: 0xf1734f00 │ │ │ │ svclt 0x00b40300 │ │ │ │ @ instruction: 0xf04f4661 │ │ │ │ @ instruction: 0xf8440801 │ │ │ │ adcsmi r1, sl, #4, 30 │ │ │ │ @@ -254290,23 +254261,23 @@ │ │ │ │ andeq pc, r8, r3, lsr #3 │ │ │ │ stmdbeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ vmlal.u , d20, d3[5] │ │ │ │ stccs 4, cr2, [r2], {1} │ │ │ │ streq pc, [r1, -r7, lsl #2] │ │ │ │ strcc fp, [r1], #-3864 @ 0xfffff0e8 │ │ │ │ strbeq lr, [r7, pc, asr #20] │ │ │ │ - b 0x14f8534 │ │ │ │ + b 0x14f84bc │ │ │ │ ldrtmi r0, [r8], r4, asr #29 │ │ │ │ @ instruction: 0x46be46f0 │ │ │ │ @ instruction: 0xf1a64490 │ │ │ │ @ instruction: 0xf8500408 │ │ │ │ tstcs r0, r8, lsl #30 │ │ │ │ andge lr, r0, #220, 18 @ 0x370000 │ │ │ │ stceq 1, cr15, [r8], {12} │ │ │ │ - bl 0x5e2a14 │ │ │ │ + bl 0x5e299c │ │ │ │ cmnmi sl, sl, lsl #6 │ │ │ │ tstcs r1, r8, lsr #30 │ │ │ │ svclt 0x00182900 │ │ │ │ mvnscc pc, #79 @ 0x4f │ │ │ │ svccc 0x0008f844 │ │ │ │ sadd16mi fp, sl, ip │ │ │ │ stmdbeq r1, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ @@ -254321,15 +254292,15 @@ │ │ │ │ movweq lr, #27566 @ 0x6bae │ │ │ │ ldmle r9!, {r0, r1, r2, r3, r4, r7, r9, lr}^ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svchi 0x00f0e8bd │ │ │ │ svcmi 0x00f0e92d │ │ │ │ - blcc 0x31a194 │ │ │ │ + blcc 0x31a11c │ │ │ │ @ instruction: 0xf1a0b083 │ │ │ │ @ instruction: 0xf04f0c08 │ │ │ │ strmi r0, [r2], r0, lsl #18 │ │ │ │ stcls 6, cr4, [ip], {179} @ 0xb3 │ │ │ │ vmlal.u , d20, d1[4] │ │ │ │ stccs 4, cr2, [r2], {1} │ │ │ │ tstpeq r1, r1, lsl #2 @ p-variant is OBSOLETE │ │ │ │ @@ -254343,27 +254314,27 @@ │ │ │ │ tstcs r0, r8, lsl #30 │ │ │ │ @ instruction: 0x460f6815 │ │ │ │ andcc r6, r8, #5636096 @ 0x560000 │ │ │ │ ldmdavs r8, {r0, r2, r5, r7, r9, lr}^ │ │ │ │ stmdaeq r0, {r1, r2, r4, r5, r6, r8, r9, fp, sp, lr, pc} │ │ │ │ @ instruction: 0xf04fbf38 │ │ │ │ movwle r0, #10497 @ 0x2901 │ │ │ │ - bl 0x1a8f658 │ │ │ │ + bl 0x1a8f5e0 │ │ │ │ @ instruction: 0xf84c0700 │ │ │ │ ldrbmi r1, [r2, #-3848]! @ 0xfffff0f8 │ │ │ │ andvc pc, r4, ip, asr #17 │ │ │ │ ldmib sp, {r0, r1, r2, r5, r6, r7, r8, ip, lr, pc}^ │ │ │ │ ldrbmi r5, [r0], -r0, lsl #2 │ │ │ │ svceq 0x0000f1b9 │ │ │ │ movwcs sp, #4098 @ 0x1002 │ │ │ │ andcc pc, r0, fp, asr #17 │ │ │ │ andle r4, r7, #-805306360 @ 0xd0000008 │ │ │ │ strcs r4, [r0], -r5, lsl #8 │ │ │ │ stmia r5!, {r8, r9, sl, sp}^ │ │ │ │ - bne 0xbe25ec │ │ │ │ + bne 0xbe2574 │ │ │ │ ldmle sl!, {r0, r3, r4, r7, r9, lr}^ │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ svclt 0x00008ff0 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ @@ -254371,46 +254342,46 @@ │ │ │ │ @ instruction: 0xf06fb083 │ │ │ │ @ instruction: 0xf1a34800 │ │ │ │ ldrmi r0, [r4], r8, lsl #20 │ │ │ │ rsclt r9, r9, #12, 26 @ 0x300 │ │ │ │ strcs pc, [r1, #-965] @ 0xfffffc3b │ │ │ │ @ instruction: 0xf1012d02 │ │ │ │ svclt 0x00180101 │ │ │ │ - b 0x14d5e28 │ │ │ │ + b 0x14d5db0 │ │ │ │ svclt 0x001601c1 │ │ │ │ @ instruction: 0x0ec5ea4f │ │ │ │ ldrbtmi r4, [r7], -pc, lsl #12 │ │ │ │ streq pc, [r8, #-416] @ 0xfffffe60 │ │ │ │ svclt 0x00084417 │ │ │ │ @ instruction: 0xf8cd468e │ │ │ │ @ instruction: 0xf85ae004 │ │ │ │ @ instruction: 0xf10c2f08 │ │ │ │ @ instruction: 0xf85c0c08 │ │ │ │ ldmne r2, {r3, sl, fp, ip, sp}^ │ │ │ │ stccc 8, cr15, [r4], {92} @ 0x5c │ │ │ │ ldrdlt pc, [r4], -sl │ │ │ │ streq lr, [r3], #-2891 @ 0xfffff4b5 │ │ │ │ vfmsvc.f32 s29, s6, s30 │ │ │ │ - bleq 0x20348c │ │ │ │ - b 0x9d8bf0 │ │ │ │ - blcs 0x109694 │ │ │ │ + bleq 0x203414 │ │ │ │ + b 0x9d8b78 │ │ │ │ + blcs 0x10961c │ │ │ │ movweq lr, #60015 @ 0xea6f │ │ │ │ @ instruction: 0x461abfb8 │ │ │ │ svccs 0x0008f845 │ │ │ │ vmlaeq.f32 s28, s17, s28 │ │ │ │ @ instruction: 0x2601bfbc │ │ │ │ ldrmi r4, [ip, #1652]! @ 0x674 │ │ │ │ bicsle r6, ip, ip, rrx │ │ │ │ ldrd pc, [r4], -sp │ │ │ │ movwcs fp, #4374 @ 0x1116 │ │ │ │ andcc pc, r0, r9, asr #17 │ │ │ │ stmdble r8, {r0, r4, r5, r6, r8, sl, lr} │ │ │ │ strcs r4, [r0], #-1158 @ 0xfffffb7a │ │ │ │ stmia lr!, {r8, sl, sp}^ │ │ │ │ - bl 0xfec99ea8 │ │ │ │ + bl 0xfec99e30 │ │ │ │ addmi r0, fp, #0, 6 │ │ │ │ strdlt sp, [r3], -r9 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svchi 0x00f0e8bd │ │ │ │ svcmi 0x00f0e92d │ │ │ │ @@ -254418,66 +254389,66 @@ │ │ │ │ @ instruction: 0xf06fb083 │ │ │ │ @ instruction: 0xf1a34800 │ │ │ │ ldrmi r0, [r4], r8, lsl #20 │ │ │ │ rsclt r9, r9, #12, 26 @ 0x300 │ │ │ │ strcs pc, [r1, #-965] @ 0xfffffc3b │ │ │ │ @ instruction: 0xf1012d02 │ │ │ │ svclt 0x00180101 │ │ │ │ - b 0x14d5ee4 │ │ │ │ + b 0x14d5e6c │ │ │ │ svclt 0x001601c1 │ │ │ │ @ instruction: 0x0ec5ea4f │ │ │ │ ldrbtmi r4, [r7], -pc, lsl #12 │ │ │ │ streq pc, [r8, #-416] @ 0xfffffe60 │ │ │ │ svclt 0x00084417 │ │ │ │ @ instruction: 0xf8cd468e │ │ │ │ @ instruction: 0xf85ae004 │ │ │ │ @ instruction: 0xf10c2f08 │ │ │ │ @ instruction: 0xf85c0c08 │ │ │ │ - bne 0xfe797b28 │ │ │ │ + bne 0xfe797ab0 │ │ │ │ stccc 8, cr15, [r4], {92} @ 0x5c │ │ │ │ ldrdlt pc, [r4], -sl │ │ │ │ streq lr, [fp], #-2915 @ 0xfffff49d │ │ │ │ vfmsvc.f32 s29, s6, s30 │ │ │ │ - bleq 0x203548 │ │ │ │ - b 0x1d8cac │ │ │ │ - blcs 0x109750 │ │ │ │ + bleq 0x2034d0 │ │ │ │ + b 0x1d8c34 │ │ │ │ + blcs 0x1096d8 │ │ │ │ movweq lr, #60015 @ 0xea6f │ │ │ │ @ instruction: 0x461abfb8 │ │ │ │ svccs 0x0008f845 │ │ │ │ vmlaeq.f32 s28, s17, s28 │ │ │ │ @ instruction: 0x2601bfbc │ │ │ │ ldrmi r4, [ip, #1652]! @ 0x674 │ │ │ │ bicsle r6, ip, ip, rrx │ │ │ │ ldrd pc, [r4], -sp │ │ │ │ movwcs fp, #4374 @ 0x1116 │ │ │ │ andcc pc, r0, r9, asr #17 │ │ │ │ stmdble r8, {r0, r4, r5, r6, r8, sl, lr} │ │ │ │ strcs r4, [r0], #-1158 @ 0xfffffb7a │ │ │ │ stmia lr!, {r8, sl, sp}^ │ │ │ │ - bl 0xfec99f64 │ │ │ │ + bl 0xfec99eec │ │ │ │ addmi r0, fp, #0, 6 │ │ │ │ strdlt sp, [r3], -r9 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svchi 0x00f0e8bd │ │ │ │ svcmi 0x00f0e92d │ │ │ │ @ instruction: 0xf04f468b │ │ │ │ addlt r0, r5, r0, lsl #20 │ │ │ │ cdpeq 1, 0, cr15, cr8, cr0, {5} │ │ │ │ rscslt r9, r4, #14, 28 @ 0xe0 │ │ │ │ strcs pc, [r1], -r6, asr #7 │ │ │ │ @ instruction: 0xf1042e02 │ │ │ │ svclt 0x00180401 │ │ │ │ - b 0x14d639c │ │ │ │ + b 0x14d6324 │ │ │ │ stmib sp, {r2, r6, r7, sl}^ │ │ │ │ svclt 0x00154002 │ │ │ │ vstmiaeq r6, {s29-s107} │ │ │ │ strbtmi r4, [r1], r1, lsr #13 │ │ │ │ - bl 0x35a63c │ │ │ │ + bl 0x35a5c4 │ │ │ │ @ instruction: 0xf8cd0102 │ │ │ │ @ instruction: 0xf1a3c004 │ │ │ │ and r0, sp, r8, lsl #24 │ │ │ │ stmdaeq r8, {r0, r3, r4, r6, r9, fp, sp, lr, pc} │ │ │ │ @ instruction: 0xf04fd004 │ │ │ │ @ instruction: 0xf04f30ff │ │ │ │ strmi r0, [r7], -r1, lsl #20 │ │ │ │ @@ -254485,19 +254456,19 @@ │ │ │ │ @ instruction: 0xf8ce428a │ │ │ │ eorle r7, r2, r4 │ │ │ │ svcmi 0x0008f85c │ │ │ │ stmdaeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ @ instruction: 0x5600e9d2 │ │ │ │ andcc r4, r8, #202375168 @ 0xc100000 │ │ │ │ ldrdcc pc, [r4], -ip │ │ │ │ - bl 0x168f08c │ │ │ │ + bl 0x168f014 │ │ │ │ svclt 0x00280703 │ │ │ │ stmdaeq r1, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ - ble 0xff8d37f8 │ │ │ │ - bl 0x19d958c │ │ │ │ + ble 0xff8d3780 │ │ │ │ + bl 0x19d9514 │ │ │ │ adcmi r0, r5, #201326593 @ 0xc000001 │ │ │ │ movweq lr, #15222 @ 0x3b76 │ │ │ │ andcs sp, r0, r0, ror #5 │ │ │ │ svceq 0x0008f84e │ │ │ │ @ instruction: 0xf04f4607 │ │ │ │ addmi r0, sl, #4096 @ 0x1000 │ │ │ │ andvc pc, r4, lr, asr #17 │ │ │ │ @@ -254505,23 +254476,23 @@ │ │ │ │ stmdals r3, {r0, sl, lr, pc} │ │ │ │ svceq 0x0000f1ba │ │ │ │ movwcs sp, #4098 @ 0x1002 │ │ │ │ andcc pc, r0, fp, asr #17 │ │ │ │ andle r4, r8, #164, 10 @ 0x29000000 │ │ │ │ strcs r4, [r0], -r4, lsl #9 │ │ │ │ stmia ip!, {r8, r9, sl, sp}^ │ │ │ │ - bl 0xfec22844 │ │ │ │ + bl 0xfec227cc │ │ │ │ adcmi r0, r3, #0, 6 │ │ │ │ strdlt sp, [r5], -r9 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svchi 0x00f0e8bd │ │ │ │ svcmi 0x00f0e92d │ │ │ │ - blcc 0x31a494 │ │ │ │ + blcc 0x31a41c │ │ │ │ @ instruction: 0xf1a0b085 │ │ │ │ @ instruction: 0xf04f0c08 │ │ │ │ @ instruction: 0xf06f0b00 │ │ │ │ @ instruction: 0x9c0e4a00 │ │ │ │ streq lr, [r2], -sp, asr #19 │ │ │ │ vmlal.u , d20, d1[4] │ │ │ │ stccs 4, cr2, [r2], {1} │ │ │ │ @@ -254533,110 +254504,110 @@ │ │ │ │ ldrmi r4, [r1], #1549 @ 0x60d │ │ │ │ smlabtpl r0, sp, r9, lr │ │ │ │ svcne 0x0008f853 │ │ │ │ ldrbtcc pc, [pc], pc, asr #32 @ │ │ │ │ @ instruction: 0x0700e9d2 │ │ │ │ strmi pc, [r0, #-111] @ 0xffffff91 │ │ │ │ @ instruction: 0xf8d33208 │ │ │ │ - b 0x1d00cbc │ │ │ │ - bl 0xfeb8acb0 │ │ │ │ + b 0x1d00c44 │ │ │ │ + bl 0xfeb8ac38 │ │ │ │ strmi r0, [r8, #1031] @ 0x407 │ │ │ │ streq lr, [lr], #-2932 @ 0xfffff48c │ │ │ │ @ instruction: 0xf04fbf38 │ │ │ │ movwle r0, #11009 @ 0x2b01 │ │ │ │ - bl 0x148ecfc │ │ │ │ + bl 0x148ec84 │ │ │ │ @ instruction: 0xf84c0507 │ │ │ │ strbmi r6, [sl, #-3848] @ 0xfffff0f8 │ │ │ │ andpl pc, r4, ip, asr #17 │ │ │ │ ldmib sp, {r5, r6, r7, r8, ip, lr, pc}^ │ │ │ │ ldmib sp, {r8, ip, lr}^ │ │ │ │ @ instruction: 0xf1bb0602 │ │ │ │ andle r0, r1, r0, lsl #30 │ │ │ │ eorsvs r2, r3, r1, lsl #6 │ │ │ │ stmdble r7, {r0, r3, r5, r7, r9, lr} │ │ │ │ strcs r4, [r0], -r5, lsl #8 │ │ │ │ stmia r5!, {r8, r9, sl, sp}^ │ │ │ │ - bne 0xbe28fc │ │ │ │ + bne 0xbe2884 │ │ │ │ mvnsle r4, #-1342177272 @ 0xb0000008 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ svclt 0x00008ff0 │ │ │ │ vbic.i32 , #10485760 @ 0x00a00000 │ │ │ │ sbcslt r2, r4, #67108864 @ 0x4000000 │ │ │ │ @ instruction: 0xf1042b02 │ │ │ │ svclt 0x00180401 │ │ │ │ @ instruction: 0xf1003301 │ │ │ │ - b 0x14d8120 │ │ │ │ - b 0x14ca038 │ │ │ │ + b 0x14d80a8 │ │ │ │ + b 0x14c9fc0 │ │ │ │ svclt 0x001425a2 │ │ │ │ @ instruction: 0x0ec3ea4f │ │ │ │ stmdbcc r1, {r1, r2, r5, r7, r9, sl, lr} │ │ │ │ streq lr, [lr], -ip, lsl #22 │ │ │ │ svccc 0x0001f911 │ │ │ │ svccs 0x0001f81c │ │ │ │ strbmi r4, [r6, #-299]! @ 0xfffffed5 │ │ │ │ @ instruction: 0xf88c4413 │ │ │ │ mvnsle r3, r0 │ │ │ │ stmdble r8, {r2, r4, r5, r6, r8, sl, lr} │ │ │ │ movweq lr, #60160 @ 0xeb00 │ │ │ │ - blvc 0x3043d4 │ │ │ │ - blvc 0x1c3fe8 │ │ │ │ + blvc 0x30435c │ │ │ │ + blvc 0x1c3f70 │ │ │ │ addsmi r1, r4, #106496 @ 0x1a000 │ │ │ │ strdcs sp, [r0], -sl │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldcllt 12, cr0, [r0, #-0] │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ vbic.i32 d27, #10485760 @ 0x00a00000 │ │ │ │ sbcslt r2, r4, #4194304 @ 0x400000 │ │ │ │ @ instruction: 0xf1042d02 │ │ │ │ svclt 0x00180401 │ │ │ │ - b 0x14d6194 │ │ │ │ - b 0x14d181c │ │ │ │ + b 0x14d611c │ │ │ │ + b 0x14d17a4 │ │ │ │ @ instruction: 0xf1a104c4 │ │ │ │ svclt 0x00140102 │ │ │ │ strtmi r0, [r5], -sp, ror #1 │ │ │ │ @ instruction: 0xf9311943 │ │ │ │ @ instruction: 0xf9b0ef02 │ │ │ │ - blx 0x14b8dac │ │ │ │ + blx 0x14b8d34 │ │ │ │ ldrbtmi pc, [r4], #3586 @ 0xe02 @ │ │ │ │ - blgt 0x1c6e34 │ │ │ │ + blgt 0x1c6dbc │ │ │ │ mvnsle r4, r3, lsl #5 │ │ │ │ stmdble r7, {r2, r3, r5, r7, r9, lr} │ │ │ │ - blvc 0x30443c │ │ │ │ + blvc 0x3043c4 │ │ │ │ vstmia r3!, {s2-s234} │ │ │ │ ldmdane sl, {r1, r8, r9, fp, ip, sp, lr}^ │ │ │ │ ldmle sl!, {r2, r4, r7, r9, lr}^ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd30 │ │ │ │ ... │ │ │ │ stccs 3, cr15, [r1], {194} @ 0xc2 │ │ │ │ - blx 0x18f62ac │ │ │ │ + blx 0x18f6234 │ │ │ │ @ instruction: 0xf1bcfe82 │ │ │ │ @ instruction: 0xf10e0f02 │ │ │ │ svclt 0x00180e01 │ │ │ │ stceq 1, cr15, [r1], {12} │ │ │ │ adccs lr, r2, #323584 @ 0x4f000 │ │ │ │ @ instruction: 0x0eceea4f │ │ │ │ smlatbeq r4, r1, r1, pc @ │ │ │ │ - b 0x14f8a5c │ │ │ │ + b 0x14f89e4 │ │ │ │ ldrbtmi r0, [r4], ip, asr #25 │ │ │ │ streq lr, [ip], #-2816 @ 0xfffff500 │ │ │ │ svccc 0x0004f851 │ │ │ │ tstmi r3, r5, lsl #16 │ │ │ │ @ instruction: 0xf840442b │ │ │ │ adcmi r3, r0, #4, 22 @ 0x1000 │ │ │ │ strbmi sp, [r6, #502]! @ 0x1f6 │ │ │ │ @ instruction: 0xed9fd908 │ │ │ │ - bl 0xfec27a50 │ │ │ │ + bl 0xfec279d8 │ │ │ │ stc 2, cr0, [r0] │ │ │ │ stmne r3, {r1, r8, r9, fp, ip, sp, lr} │ │ │ │ ldmle sl!, {r1, r2, r3, r4, r7, r8, sl, lr}^ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd30 │ │ │ │ @@ -254654,104 +254625,104 @@ │ │ │ │ strteq pc, [r0], -ip, asr #3 │ │ │ │ svccc 0x0008f85e │ │ │ │ stmdaeq r0!, {r2, r3, r4, r5, r7, r8, ip, sp, lr, pc} │ │ │ │ ldrdls lr, [r0, -r0] │ │ │ │ andeq pc, r8, r0, lsl #2 │ │ │ │ vpmax.u8 d15, d12, d19 │ │ │ │ ldrdcs pc, [r4], -lr │ │ │ │ - blx 0x2c76a4 │ │ │ │ + blx 0x2c762c │ │ │ │ @ instruction: 0xf808fa42 │ │ │ │ movweq lr, #43587 @ 0xaa43 │ │ │ │ - b 0x11f8c08 │ │ │ │ - blx 0x1189acc │ │ │ │ - bl 0x6056e0 │ │ │ │ + b 0x11f8b90 │ │ │ │ + blx 0x1189a54 │ │ │ │ + bl 0x605668 │ │ │ │ @ instruction: 0xf8400309 │ │ │ │ - bl 0x1157ed8 │ │ │ │ + bl 0x1157e60 │ │ │ │ adcsmi r0, r8, #536870912 @ 0x20000000 │ │ │ │ stccs 8, cr15, [r4], {64} @ 0x40 │ │ │ │ adcmi sp, r5, #-2147483593 @ 0x80000037 │ │ │ │ strcs sp, [r0], -r7, lsl #18 │ │ │ │ - bne 0xa12acc │ │ │ │ + bne 0xa12a54 │ │ │ │ strvs lr, [r2, -r0, ror #17] │ │ │ │ addsmi r1, sp, #49152 @ 0xc000 │ │ │ │ strdcs sp, [r0], -sl │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ svclt 0x000087f0 │ │ │ │ vbic.i32 , #10485760 @ 0x00a00000 │ │ │ │ sbcslt r2, r4, #67108864 @ 0x4000000 │ │ │ │ @ instruction: 0xf1042b02 │ │ │ │ svclt 0x00180401 │ │ │ │ @ instruction: 0xf1003301 │ │ │ │ - b 0x14d82fc │ │ │ │ - b 0x14ca214 │ │ │ │ + b 0x14d8284 │ │ │ │ + b 0x14ca19c │ │ │ │ svclt 0x001425a2 │ │ │ │ @ instruction: 0x0ec3ea4f │ │ │ │ stmdbcc r1, {r1, r2, r5, r7, r9, sl, lr} │ │ │ │ streq lr, [lr], -ip, lsl #22 │ │ │ │ svccc 0x0001f811 │ │ │ │ svccs 0x0001f81c │ │ │ │ strbmi r4, [r6, #-299]! @ 0xfffffed5 │ │ │ │ @ instruction: 0xf88c4413 │ │ │ │ mvnsle r3, r0 │ │ │ │ stmdble r8, {r2, r4, r5, r6, r8, sl, lr} │ │ │ │ movweq lr, #60160 @ 0xeb00 │ │ │ │ - blvc 0x2c45b0 │ │ │ │ - blvc 0x1c41c4 │ │ │ │ + blvc 0x2c4538 │ │ │ │ + blvc 0x1c414c │ │ │ │ addsmi r1, r4, #106496 @ 0x1a000 │ │ │ │ strdcs sp, [r0], -sl │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldcllt 12, cr0, [r0, #-0] │ │ │ │ ... │ │ │ │ vbic.i32 d27, #10485760 @ 0x00a00000 │ │ │ │ sbcslt r2, r4, #4194304 @ 0x400000 │ │ │ │ @ instruction: 0xf1042d02 │ │ │ │ svclt 0x00180401 │ │ │ │ - b 0x14d636c │ │ │ │ - b 0x14d19f4 │ │ │ │ + b 0x14d62f4 │ │ │ │ + b 0x14d197c │ │ │ │ @ instruction: 0xf1a104c4 │ │ │ │ svclt 0x00140102 │ │ │ │ strtmi r0, [r5], -sp, ror #1 │ │ │ │ @ instruction: 0x0c05eb00 │ │ │ │ svccc 0x0002f831 │ │ │ │ @ instruction: 0xe000f8b0 │ │ │ │ ldrbtmi r4, [r3], #-275 @ 0xfffffeed │ │ │ │ - blcc 0x1c700c │ │ │ │ + blcc 0x1c6f94 │ │ │ │ mvnsle r4, r4, lsl #11 │ │ │ │ stmdble r8, {r2, r3, r5, r7, r9, lr} │ │ │ │ - ldc 6, cr4, [pc, #396] @ 0x109124 │ │ │ │ - bne 0xffb67bb8 │ │ │ │ - blvc 0x1c422c │ │ │ │ + ldc 6, cr4, [pc, #396] @ 0x1090ac │ │ │ │ + bne 0xffb67b40 │ │ │ │ + blvc 0x1c41b4 │ │ │ │ addsmi r1, r4, #5898240 @ 0x5a0000 │ │ │ │ strdcs sp, [r0], -sl │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ ... │ │ │ │ stccs 3, cr15, [r1], {194} @ 0xc2 │ │ │ │ - blx 0x18f6484 │ │ │ │ + blx 0x18f640c │ │ │ │ @ instruction: 0xf1bcfe82 │ │ │ │ @ instruction: 0xf10e0f02 │ │ │ │ svclt 0x00180e01 │ │ │ │ stceq 1, cr15, [r1], {12} │ │ │ │ adccs lr, r2, #323584 @ 0x4f000 │ │ │ │ @ instruction: 0x0eceea4f │ │ │ │ smlatbeq r4, r1, r1, pc @ │ │ │ │ - b 0x14f8c34 │ │ │ │ + b 0x14f8bbc │ │ │ │ ldrbtmi r0, [r4], ip, asr #25 │ │ │ │ streq lr, [ip], #-2816 @ 0xfffff500 │ │ │ │ svccc 0x0004f851 │ │ │ │ sbcsmi r6, r3, r5, lsl #16 │ │ │ │ @ instruction: 0xf840442b │ │ │ │ adcmi r3, r0, #4, 22 @ 0x1000 │ │ │ │ strbmi sp, [r6, #502]! @ 0x1f6 │ │ │ │ @ instruction: 0xed9fd908 │ │ │ │ - bl 0xfec27c28 │ │ │ │ + bl 0xfec27bb0 │ │ │ │ stc 2, cr0, [r0] │ │ │ │ stmne r3, {r1, r8, r9, fp, ip, sp, lr} │ │ │ │ ldmle sl!, {r1, r2, r3, r4, r7, r8, sl, lr}^ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd30 │ │ │ │ @@ -254761,120 +254732,120 @@ │ │ │ │ @ instruction: 0xf1beb2d4 │ │ │ │ @ instruction: 0xf1040f02 │ │ │ │ svclt 0x00180401 │ │ │ │ cdpeq 1, 0, cr15, cr1, cr14, {0} │ │ │ │ vstmiacs r2!, {s28-s106} │ │ │ │ strbeq lr, [r4], #2639 @ 0xa4f │ │ │ │ smlatbeq r8, r1, r1, pc @ │ │ │ │ - b 0x14f8ca4 │ │ │ │ + b 0x14f8c2c │ │ │ │ strtmi r0, [r6], lr, asr #29 │ │ │ │ streq lr, [lr, -r0, lsl #22] │ │ │ │ strteq pc, [r0], -ip, asr #3 │ │ │ │ - beq 0x945714 │ │ │ │ + beq 0x94569c │ │ │ │ svccc 0x0008f851 │ │ │ │ @ instruction: 0xf8d06805 │ │ │ │ - blx 0x9e9080 │ │ │ │ + blx 0x9e9008 │ │ │ │ stmdavs sl, {r2, r3, r8, r9, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf906fa02 │ │ │ │ movweq lr, #39491 @ 0x9a43 │ │ │ │ @ instruction: 0xf90afa22 │ │ │ │ movweq lr, #39491 @ 0x9a43 │ │ │ │ vpmax.s8 d15, d12, d18 │ │ │ │ @ instruction: 0xf840195b │ │ │ │ - bl 0x1317cb0 │ │ │ │ + bl 0x1317c38 │ │ │ │ adcsmi r0, r8, #536870912 @ 0x20000000 │ │ │ │ stccs 8, cr15, [r4], {64} @ 0x40 │ │ │ │ ldrbmi sp, [r4, #-484]! @ 0xfffffe1c │ │ │ │ strcs sp, [r0], -r9, lsl #18 │ │ │ │ - bl 0xfec92ca4 │ │ │ │ + bl 0xfec92c2c │ │ │ │ stmia r0!, {r9, sl, fp}^ │ │ │ │ - bl 0x122cb4 │ │ │ │ + bl 0x122c3c │ │ │ │ addsmi r0, ip, #939524096 @ 0x38000000 │ │ │ │ strdcs sp, [r0], -r9 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ svclt 0x000087f0 │ │ │ │ movwcs pc, #5058 @ 0x13c2 @ │ │ │ │ sbcslt fp, r4, #112, 10 @ 0x1c000000 │ │ │ │ @ instruction: 0xf1042b02 │ │ │ │ svclt 0x00180401 │ │ │ │ - b 0x14d5cdc │ │ │ │ - b 0x14d1b64 │ │ │ │ + b 0x14d5c64 │ │ │ │ + b 0x14d1aec │ │ │ │ @ instruction: 0xf10104c4 │ │ │ │ svclt 0x001431ff │ │ │ │ vstmiaeq r3, {s29-s107} │ │ │ │ cdpne 6, 5, cr4, cr5, cr4, {5} │ │ │ │ streq lr, [ip], -r1, lsl #22 │ │ │ │ @ instruction: 0xf9111e42 │ │ │ │ addmi r3, lr, #1, 30 │ │ │ │ vpmax.u8 , , │ │ │ │ cdpeq 0, 0, cr15, cr1, cr3, {0} │ │ │ │ cmneq r3, #14336 @ 0x3800 │ │ │ │ svccc 0x0001f802 │ │ │ │ strbmi sp, [r4, #-499]! @ 0xfffffe0d │ │ │ │ - bl 0x13f530 │ │ │ │ - ldc 3, cr0, [pc, #48] @ 0x109144 │ │ │ │ + bl 0x13f4b8 │ │ │ │ + ldc 3, cr0, [pc, #48] @ 0x1090cc │ │ │ │ vstmia r3!, {d7-d10} │ │ │ │ - bne 0x7a7d24 │ │ │ │ + bne 0x7a7cac │ │ │ │ ldmle sl!, {r2, r4, r7, r9, lr}^ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd70 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ movwcs pc, #5058 @ 0x13c2 @ │ │ │ │ sbcslt fp, r4, #112, 10 @ 0x1c000000 │ │ │ │ @ instruction: 0xf1042b02 │ │ │ │ svclt 0x00180401 │ │ │ │ - b 0x14d5d54 │ │ │ │ - b 0x14d1bdc │ │ │ │ + b 0x14d5cdc │ │ │ │ + b 0x14d1b64 │ │ │ │ @ instruction: 0xf10204c4 │ │ │ │ svclt 0x001435ff │ │ │ │ vstmiaeq r3, {s29-s107} │ │ │ │ cdpne 6, 8, cr4, cr2, cr4, {5} │ │ │ │ streq lr, [ip], -r1, lsl #22 │ │ │ │ - blcc 0x1c7630 │ │ │ │ - blx 0x11d9ba8 │ │ │ │ + blcc 0x1c75b8 │ │ │ │ + blx 0x11d9b30 │ │ │ │ @ instruction: 0xf003f305 │ │ │ │ - bl 0x48c97c │ │ │ │ + bl 0x48c904 │ │ │ │ @ instruction: 0xf8220363 │ │ │ │ mvnsle r3, r2, lsl #30 │ │ │ │ stmdble r8, {r2, r5, r6, r8, sl, lr} │ │ │ │ movweq lr, #51968 @ 0xcb00 │ │ │ │ - blvc 0x2c4808 │ │ │ │ - blvc 0x1c441c │ │ │ │ + blvc 0x2c4790 │ │ │ │ + blvc 0x1c43a4 │ │ │ │ addsmi r1, r4, #106496 @ 0x1a000 │ │ │ │ strdcs sp, [r0], -sl │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldcllt 12, cr0, [r0, #-0] │ │ │ │ ... │ │ │ │ movwcs pc, #5058 @ 0x13c2 @ │ │ │ │ sbcslt fp, r4, #112, 10 @ 0x1c000000 │ │ │ │ @ instruction: 0xf1042b02 │ │ │ │ svclt 0x00180401 │ │ │ │ - b 0x14d5dc4 │ │ │ │ - b 0x14d1c4c │ │ │ │ + b 0x14d5d4c │ │ │ │ + b 0x14d1bd4 │ │ │ │ @ instruction: 0xf10204c4 │ │ │ │ svclt 0x001435ff │ │ │ │ vstmiaeq r3, {s29-s107} │ │ │ │ svcne 0x000246a4 │ │ │ │ streq lr, [ip], -r1, lsl #22 │ │ │ │ - blcc 0x247320 │ │ │ │ - blx 0x11d9c18 │ │ │ │ + blcc 0x2472a8 │ │ │ │ + blx 0x11d9ba0 │ │ │ │ @ instruction: 0xf003f305 │ │ │ │ - bl 0x48c9ec │ │ │ │ + bl 0x48c974 │ │ │ │ @ instruction: 0xf8420363 │ │ │ │ mvnsle r3, r4, lsl #30 │ │ │ │ stmdble r8, {r2, r5, r6, r8, sl, lr} │ │ │ │ movweq lr, #51968 @ 0xcb00 │ │ │ │ - blvc 0x2c4878 │ │ │ │ - blvc 0x1c448c │ │ │ │ + blvc 0x2c4800 │ │ │ │ + blvc 0x1c4414 │ │ │ │ addsmi r1, r4, #106496 @ 0x1a000 │ │ │ │ strdcs sp, [r0], -sl │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldcllt 12, cr0, [r0, #-0] │ │ │ │ ... │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ @@ -254888,79 +254859,79 @@ │ │ │ │ svclt 0x00144606 │ │ │ │ @ instruction: 0x0eceea4f │ │ │ │ @ instruction: 0xf10246ae │ │ │ │ @ instruction: 0xf1c23cff │ │ │ │ stmdacc r8, {r0, r5, sl} │ │ │ │ streq lr, [lr, -r1, lsl #22] │ │ │ │ andcc lr, r0, #3424256 @ 0x344000 │ │ │ │ - beq 0x94594c │ │ │ │ + beq 0x9458d4 │ │ │ │ tstpeq r8, r1, lsl #2 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf90cfa42 │ │ │ │ - blx 0x3c7b70 │ │ │ │ + blx 0x3c7af8 │ │ │ │ vpmax.u8 d15, d12, d19 │ │ │ │ stmdaeq r9!, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ vpmax.s8 d15, d4, d2 │ │ │ │ movweq lr, #10819 @ 0x2a43 │ │ │ │ - b 0x11f8fdc │ │ │ │ + b 0x11f8f64 │ │ │ │ @ instruction: 0xf003030a │ │ │ │ ldmdaeq fp, {r0, r9}^ │ │ │ │ bicvc lr, r9, #274432 @ 0x43000 │ │ │ │ @ instruction: 0xf840189b │ │ │ │ @ instruction: 0xf1483f08 │ │ │ │ addmi r0, pc, #0, 6 │ │ │ │ bicsle r6, sp, r3, asr #32 │ │ │ │ stmdble r8, {r0, r2, r4, r5, r6, r8, sl, lr} │ │ │ │ @ instruction: 0x200044b6 │ │ │ │ stmia lr!, {r8, sp}^ │ │ │ │ - bl 0xfec896b0 │ │ │ │ + bl 0xfec89638 │ │ │ │ addsmi r0, sp, #402653184 @ 0x18000000 │ │ │ │ strdcs sp, [r0], -r9 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ svclt 0x000087f0 │ │ │ │ movwcs pc, #5058 @ 0x13c2 @ │ │ │ │ sbcslt fp, r5, #112, 10 @ 0x1c000000 │ │ │ │ @ instruction: 0xf1052b02 │ │ │ │ svclt 0x00180501 │ │ │ │ strmi r3, [r4], -r1, lsl #6 │ │ │ │ strbeq lr, [r5, #2639] @ 0xa4f │ │ │ │ adccs lr, r2, #323584 @ 0x4f000 │ │ │ │ - b 0x14f8f30 │ │ │ │ + b 0x14f8eb8 │ │ │ │ strtmi r0, [ip], r3, asr #25 │ │ │ │ @ instruction: 0x1e503901 │ │ │ │ cdpcc 1, 15, cr15, cr15, cr4, {0} │ │ │ │ streq lr, [ip], -r1, lsl #22 │ │ │ │ svccc 0x0001f811 │ │ │ │ - blx 0x11d9d30 │ │ │ │ + blx 0x11d9cb8 │ │ │ │ @ instruction: 0xf003f300 │ │ │ │ vsubl.u8 q8, d3, d1 │ │ │ │ ldrmi r0, [r3], #-838 @ 0xfffffcba │ │ │ │ svccc 0x0001f80e │ │ │ │ strbmi sp, [r5, #-498]! @ 0xfffffe0e │ │ │ │ - bl 0x23f730 │ │ │ │ + bl 0x23f6b8 │ │ │ │ andcs r0, r0, ip, lsl #6 │ │ │ │ stmia r3!, {r8, sp}^ │ │ │ │ - blne 0x789724 │ │ │ │ + blne 0x7896ac │ │ │ │ ldmle sl!, {r0, r2, r4, r7, r9, lr}^ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd70 │ │ │ │ movwcs pc, #5058 @ 0x13c2 @ │ │ │ │ sbcslt fp, r5, #112, 10 @ 0x1c000000 │ │ │ │ @ instruction: 0xf1052b02 │ │ │ │ svclt 0x00180501 │ │ │ │ strmi r3, [r4], -r1, lsl #6 │ │ │ │ strbeq lr, [r5, #2639] @ 0xa4f │ │ │ │ adccs lr, r2, #323584 @ 0x4f000 │ │ │ │ - b 0x14f8fa0 │ │ │ │ + b 0x14f8f28 │ │ │ │ strtmi r0, [ip], r3, asr #25 │ │ │ │ @ instruction: 0xf1a41e50 │ │ │ │ - bl 0x14cb64 │ │ │ │ + bl 0x14caec │ │ │ │ @ instruction: 0xf831060c │ │ │ │ addmi r3, lr, #2048 @ 0x800 │ │ │ │ vpmax.u8 , q0, │ │ │ │ andeq pc, r1, #3 │ │ │ │ movteq pc, #58307 @ 0xe3c3 @ │ │ │ │ @ instruction: 0xf82e4413 │ │ │ │ mvnsle r3, r2, lsl #30 │ │ │ │ @@ -254973,31 +254944,31 @@ │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldcllt 12, cr0, [r0, #-0] │ │ │ │ movwcs pc, #5058 @ 0x13c2 @ │ │ │ │ sbcslt fp, r4, #112, 10 @ 0x1c000000 │ │ │ │ @ instruction: 0xf1042b02 │ │ │ │ svclt 0x00180401 │ │ │ │ - b 0x14d5fb4 │ │ │ │ - b 0x14d1e3c │ │ │ │ + b 0x14d5f3c │ │ │ │ + b 0x14d1dc4 │ │ │ │ @ instruction: 0xf10204c4 │ │ │ │ svclt 0x001435ff │ │ │ │ vstmiaeq r3, {s29-s107} │ │ │ │ svcne 0x000246a4 │ │ │ │ streq lr, [ip], -r1, lsl #22 │ │ │ │ - blcc 0x247510 │ │ │ │ - blx 0x9d9e08 │ │ │ │ + blcc 0x247498 │ │ │ │ + blx 0x9d9d90 │ │ │ │ @ instruction: 0xf003f305 │ │ │ │ - bl 0x48cbdc │ │ │ │ + bl 0x48cb64 │ │ │ │ @ instruction: 0xf8420353 │ │ │ │ mvnsle r3, r4, lsl #30 │ │ │ │ stmdble r8, {r2, r5, r6, r8, sl, lr} │ │ │ │ movweq lr, #51968 @ 0xcb00 │ │ │ │ - blvc 0x2c4a68 │ │ │ │ - blvc 0x1c467c │ │ │ │ + blvc 0x2c49f0 │ │ │ │ + blvc 0x1c4604 │ │ │ │ addsmi r1, r4, #106496 @ 0x1a000 │ │ │ │ strdcs sp, [r0], -sl │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldcllt 12, cr0, [r0, #-0] │ │ │ │ ... │ │ │ │ stccs 3, cr15, [r1], {194} @ 0xc2 │ │ │ │ @@ -255012,55 +254983,55 @@ │ │ │ │ vstmiaeq ip, {s29-s107} │ │ │ │ cdpne 6, 5, cr4, cr0, cr12, {5} │ │ │ │ cdpeq 1, 0, cr15, cr8, cr6, {5} │ │ │ │ stmdaeq ip, {r0, r8, r9, fp, sp, lr, pc} │ │ │ │ streq pc, [r1, -r2, asr #3]! │ │ │ │ strteq pc, [r1], #-418 @ 0xfffffe5e │ │ │ │ andcc lr, r0, #3424256 @ 0x344000 │ │ │ │ - blx 0x195870 │ │ │ │ + blx 0x1957f8 │ │ │ │ sbcmi pc, r3, r7, lsl #18 │ │ │ │ movweq lr, #39491 @ 0x9a43 │ │ │ │ @ instruction: 0xf904fa22 │ │ │ │ movweq lr, #39491 @ 0x9a43 │ │ │ │ - b 0x14d976c │ │ │ │ + b 0x14d96f4 │ │ │ │ @ instruction: 0xf0030953 │ │ │ │ - b 0x134a070 │ │ │ │ + b 0x1349ff8 │ │ │ │ ldmdaeq r2, {r1, r6, r7, r8, fp, ip, sp, lr}^ │ │ │ │ movweq lr, #15129 @ 0x3b19 │ │ │ │ svccc 0x0008f84e │ │ │ │ andeq pc, r0, #-2147483632 @ 0x80000010 │ │ │ │ @ instruction: 0xf8ce4588 │ │ │ │ mvnle r2, r4 │ │ │ │ stmdble r8, {r0, r2, r5, r6, r8, sl, lr} │ │ │ │ @ instruction: 0x200044b4 │ │ │ │ stmia ip!, {r8, sp}^ │ │ │ │ - bl 0xfec0989c │ │ │ │ + bl 0xfec09824 │ │ │ │ addsmi r0, sp, #402653184 @ 0x18000000 │ │ │ │ strdcs sp, [r0], -r9 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ svclt 0x000083f0 │ │ │ │ vsli.64 , q8, #2 │ │ │ │ sbcslt r2, r5, #67108864 @ 0x4000000 │ │ │ │ @ instruction: 0xf1052b02 │ │ │ │ svclt 0x00180501 │ │ │ │ - b 0x14d60c4 │ │ │ │ - b 0x14d1f4c │ │ │ │ + b 0x14d604c │ │ │ │ + b 0x14d1ed4 │ │ │ │ @ instruction: 0xf10105c5 │ │ │ │ svclt 0x001431ff │ │ │ │ @ instruction: 0x0ec3ea4f │ │ │ │ cdpne 6, 5, cr4, cr6, cr14, {5} │ │ │ │ cdpne 6, 4, cr4, cr2, cr4, {0} │ │ │ │ streq lr, [lr, -r1, lsl #22] │ │ │ │ svcgt 0x0001f911 │ │ │ │ svceq 0x0001f812 │ │ │ │ - blx 0x1419f24 │ │ │ │ + blx 0x1419eac │ │ │ │ @ instruction: 0xf00cfc06 │ │ │ │ - bl 0x1ca0f4 │ │ │ │ + bl 0x1ca07c │ │ │ │ strmi r0, [r3], #-876 @ 0xfffffc94 │ │ │ │ mvnsle r7, r3, lsl r0 │ │ │ │ stmdble r8, {r0, r2, r4, r5, r6, r8, sl, lr} │ │ │ │ movweq lr, #60164 @ 0xeb04 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ smlatteq r2, r3, r8, lr │ │ │ │ addsmi r1, r5, #26624 @ 0x6800 │ │ │ │ @@ -255068,54 +255039,54 @@ │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldcllt 12, cr0, [r0] │ │ │ │ vsli.64 , q8, #2 │ │ │ │ sbcslt r2, r5, #67108864 @ 0x4000000 │ │ │ │ @ instruction: 0xf1052b02 │ │ │ │ svclt 0x00180501 │ │ │ │ - b 0x14d6134 │ │ │ │ - b 0x14d1fbc │ │ │ │ + b 0x14d60bc │ │ │ │ + b 0x14d1f44 │ │ │ │ @ instruction: 0xf10205c5 │ │ │ │ svclt 0x001436ff │ │ │ │ @ instruction: 0x0ec3ea4f │ │ │ │ strmi r4, [r4], -lr, lsr #13 │ │ │ │ - bl 0x150f50 │ │ │ │ + bl 0x150ed8 │ │ │ │ @ instruction: 0xf931070e │ │ │ │ @ instruction: 0xf832cb02 │ │ │ │ addmi r0, pc, #2, 30 │ │ │ │ stc2 10, cr15, [r6], {76} @ 0x4c @ │ │ │ │ movweq pc, #4108 @ 0x100c @ │ │ │ │ cmneq ip, #3072 @ 0xc00 │ │ │ │ andshi r4, r3, r3, lsl #8 │ │ │ │ ldrbmi sp, [r5, #-497]! @ 0xfffffe0f │ │ │ │ - bl 0x23f98c │ │ │ │ + bl 0x23f914 │ │ │ │ andcs r0, r0, lr, lsl #6 │ │ │ │ stmia r3!, {r8, sp}^ │ │ │ │ - blne 0x789980 │ │ │ │ + blne 0x789908 │ │ │ │ ldmle sl!, {r0, r2, r4, r7, r9, lr}^ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bdf0 │ │ │ │ vsli.64 , q8, #2 │ │ │ │ sbcslt r2, r5, #67108864 @ 0x4000000 │ │ │ │ @ instruction: 0xf1052b02 │ │ │ │ svclt 0x00180501 │ │ │ │ - b 0x14d61a4 │ │ │ │ - b 0x14d202c │ │ │ │ + b 0x14d612c │ │ │ │ + b 0x14d1fb4 │ │ │ │ strmi r0, [r4], -r5, asr #11 │ │ │ │ - b 0x14f91fc │ │ │ │ + b 0x14f9184 │ │ │ │ strtmi r0, [lr], r3, asr #29 │ │ │ │ stmdacc r4, {r1, r2, r4, r6, r9, sl, fp, ip} │ │ │ │ streq lr, [lr, -r1, lsl #22] │ │ │ │ - blcc 0x247700 │ │ │ │ + blcc 0x247688 │ │ │ │ svccs 0x0004f850 │ │ │ │ - blx 0x11da000 │ │ │ │ + blx 0x11d9f88 │ │ │ │ @ instruction: 0xf003f306 │ │ │ │ - bl 0x40c5d0 │ │ │ │ + bl 0x40c558 │ │ │ │ ldrmi r0, [r3], #-867 @ 0xfffffc9d │ │ │ │ mvnsle r6, r3 │ │ │ │ stmdble r8, {r0, r2, r4, r5, r6, r8, sl, lr} │ │ │ │ movweq lr, #60164 @ 0xeb04 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ smlatteq r2, r3, r8, lr │ │ │ │ addsmi r1, r5, #26624 @ 0x6800 │ │ │ │ @@ -255134,31 +255105,31 @@ │ │ │ │ cdpcc 1, 15, cr15, cr15, cr2, {0} │ │ │ │ sbceq fp, r0, r8, lsl pc │ │ │ │ strteq pc, [r1], #-450 @ 0xfffffe3e │ │ │ │ stceq 1, cr15, [r8], {166} @ 0xa6 │ │ │ │ ldmib r1, {r0, r1, r2, r3, fp, ip}^ │ │ │ │ @ instruction: 0xf1be3200 │ │ │ │ @ instruction: 0xf1010a20 │ │ │ │ - blx 0x189a58 │ │ │ │ - blx 0xa0764c │ │ │ │ - b 0x1206278 │ │ │ │ - blx 0x118a264 │ │ │ │ + blx 0x1899e0 │ │ │ │ + blx 0xa075d4 │ │ │ │ + b 0x1206200 │ │ │ │ + blx 0x118a1ec │ │ │ │ svclt 0x0058fa0a │ │ │ │ movweq lr, #43587 @ 0xaa43 │ │ │ │ svchi 0x0008f85c │ │ │ │ @ instruction: 0xf90efa42 │ │ │ │ - beq 0x185664 │ │ │ │ - b 0x11cb7c8 │ │ │ │ - b 0x14e6584 │ │ │ │ - bl 0x5ca008 │ │ │ │ + beq 0x1855ec │ │ │ │ + b 0x11cb750 │ │ │ │ + b 0x14e650c │ │ │ │ + bl 0x5c9f90 │ │ │ │ @ instruction: 0xf142030a │ │ │ │ - bl 0x709e6c │ │ │ │ + bl 0x709df4 │ │ │ │ @ instruction: 0xf8cc0303 │ │ │ │ @ instruction: 0xf8dc3000 │ │ │ │ - bl 0x1195688 │ │ │ │ + bl 0x1195610 │ │ │ │ addmi r0, pc, #805306368 @ 0x30000000 │ │ │ │ andcs pc, r4, ip, asr #17 │ │ │ │ addmi sp, r5, #-1073741772 @ 0xc0000034 │ │ │ │ ldrtmi sp, [r0], #-2313 @ 0xfffff6f7 │ │ │ │ stmdaeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ stmdbeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ stmdbhi r2, {r5, r6, r7, fp, sp, lr, pc} │ │ │ │ @@ -255168,50 +255139,50 @@ │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ svclt 0x000087f0 │ │ │ │ vsli.64 , q8, #2 │ │ │ │ sbcslt r2, r5, #67108864 @ 0x4000000 │ │ │ │ @ instruction: 0xf1052b02 │ │ │ │ svclt 0x00180501 │ │ │ │ - b 0x14d62c4 │ │ │ │ - b 0x14d214c │ │ │ │ + b 0x14d624c │ │ │ │ + b 0x14d20d4 │ │ │ │ @ instruction: 0xf10105c5 │ │ │ │ svclt 0x001431ff │ │ │ │ @ instruction: 0x0ec3ea4f │ │ │ │ cdpne 6, 5, cr4, cr6, cr14, {5} │ │ │ │ cdpne 6, 4, cr4, cr2, cr4, {0} │ │ │ │ streq lr, [lr, -r1, lsl #22] │ │ │ │ svccc 0x0001f811 │ │ │ │ svcgt 0x0001f812 │ │ │ │ - blx 0x11da124 │ │ │ │ + blx 0x11da0ac │ │ │ │ @ instruction: 0xf003f306 │ │ │ │ strmi r0, [r4], #1 │ │ │ │ movteq pc, #25539 @ 0x63c3 @ │ │ │ │ andsvc r4, r3, r3, ror #8 │ │ │ │ ldrbmi sp, [r5, #-496]! @ 0xfffffe10 │ │ │ │ - bl 0x23fb20 │ │ │ │ + bl 0x23faa8 │ │ │ │ andcs r0, r0, lr, lsl #6 │ │ │ │ stmia r3!, {r8, sp}^ │ │ │ │ - blne 0x789b14 │ │ │ │ + blne 0x789a9c │ │ │ │ ldmle sl!, {r0, r2, r4, r7, r9, lr}^ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bdf0 │ │ │ │ vsli.64 , q8, #2 │ │ │ │ sbcslt r2, r5, #67108864 @ 0x4000000 │ │ │ │ @ instruction: 0xf1052b02 │ │ │ │ svclt 0x00180501 │ │ │ │ - b 0x14d6338 │ │ │ │ - b 0x14d21c0 │ │ │ │ + b 0x14d62c0 │ │ │ │ + b 0x14d2148 │ │ │ │ @ instruction: 0xf10205c5 │ │ │ │ svclt 0x001436ff │ │ │ │ @ instruction: 0x0ec3ea4f │ │ │ │ strmi r4, [r4], -lr, lsr #13 │ │ │ │ - bl 0x151154 │ │ │ │ + bl 0x1510dc │ │ │ │ @ instruction: 0xf831070e │ │ │ │ @ instruction: 0xf8323b02 │ │ │ │ addmi r0, pc, #2, 30 │ │ │ │ vpmax.u8 , q3, │ │ │ │ stceq 0, cr15, [r1], {3} │ │ │ │ vraddhn.i16 d20, , q2 │ │ │ │ strbtmi r0, [r3], #-846 @ 0xfffffcb2 │ │ │ │ @@ -255225,26 +255196,26 @@ │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldcllt 12, cr0, [r0] │ │ │ │ vsli.64 , q8, #2 │ │ │ │ sbcslt r2, r5, #67108864 @ 0x4000000 │ │ │ │ @ instruction: 0xf1052b02 │ │ │ │ svclt 0x00180501 │ │ │ │ - b 0x14d63a8 │ │ │ │ - b 0x14d2230 │ │ │ │ + b 0x14d6330 │ │ │ │ + b 0x14d21b8 │ │ │ │ strmi r0, [r4], -r5, asr #11 │ │ │ │ - b 0x14f9400 │ │ │ │ + b 0x14f9388 │ │ │ │ strtmi r0, [lr], r3, asr #29 │ │ │ │ stmdacc r4, {r1, r2, r4, r6, r9, sl, fp, ip} │ │ │ │ streq lr, [lr, -r1, lsl #22] │ │ │ │ - blcc 0x247904 │ │ │ │ + blcc 0x24788c │ │ │ │ svccs 0x0004f850 │ │ │ │ - blx 0x9da204 │ │ │ │ + blx 0x9da18c │ │ │ │ @ instruction: 0xf003f306 │ │ │ │ - bl 0x40c7d4 │ │ │ │ + bl 0x40c75c │ │ │ │ ldrmi r0, [r3], #-851 @ 0xfffffcad │ │ │ │ mvnsle r6, r3 │ │ │ │ stmdble r8, {r0, r2, r4, r5, r6, r8, sl, lr} │ │ │ │ movweq lr, #60164 @ 0xeb04 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ smlatteq r2, r3, r8, lr │ │ │ │ addsmi r1, r5, #26624 @ 0x6800 │ │ │ │ @@ -255264,63 +255235,63 @@ │ │ │ │ @ instruction: 0x0eceea4f │ │ │ │ cdpne 6, 5, cr4, cr0, cr14, {5} │ │ │ │ stceq 1, cr15, [r8], {166} @ 0xa6 │ │ │ │ stmdaeq lr, {r0, r8, r9, fp, sp, lr, pc} │ │ │ │ streq pc, [r1, -r2, asr #3]! │ │ │ │ strteq pc, [r1], #-418 @ 0xfffffe5e │ │ │ │ movwcs lr, #2513 @ 0x9d1 │ │ │ │ - blx 0x1d5c60 │ │ │ │ + blx 0x1d5be8 │ │ │ │ sbcmi pc, r2, r7, lsl #18 │ │ │ │ andeq lr, r9, #270336 @ 0x42000 │ │ │ │ @ instruction: 0xf904fa23 │ │ │ │ andeq lr, r9, #270336 @ 0x42000 │ │ │ │ - b 0x14d9b60 │ │ │ │ + b 0x14d9ae8 │ │ │ │ @ instruction: 0xf0020952 │ │ │ │ - b 0x134a060 │ │ │ │ + b 0x1349fe8 │ │ │ │ ldmdaeq fp, {r0, r1, r6, r7, r8, fp, ip, sp, lr}^ │ │ │ │ stmdbeq r2, {r0, r3, r4, r8, r9, fp, sp, lr, pc} │ │ │ │ svccs 0x0008f85c │ │ │ │ movweq pc, #323 @ 0x143 @ │ │ │ │ andeq lr, r9, #18432 @ 0x4800 │ │ │ │ andcs pc, r0, ip, asr #17 │ │ │ │ ldrdcs pc, [r4], -ip │ │ │ │ movweq lr, #11075 @ 0x2b43 │ │ │ │ @ instruction: 0xf8cc4588 │ │ │ │ bicsle r3, r9, r4 │ │ │ │ stmdble r8, {r0, r2, r4, r5, r6, r8, sl, lr} │ │ │ │ @ instruction: 0x200044b6 │ │ │ │ stmia lr!, {r8, sp}^ │ │ │ │ - bl 0xfec89c9c │ │ │ │ + bl 0xfec89c24 │ │ │ │ addsmi r0, sp, #402653184 @ 0x18000000 │ │ │ │ strdcs sp, [r0], -r9 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ svclt 0x000083f0 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec60ab4 │ │ │ │ + bl 0xfec60a3c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vqrdmlsh.s q8, q9, d0[6] │ │ │ │ sbcslt r2, r5, #67108864 @ 0x4000000 │ │ │ │ strmi r2, [r4], -r2, lsl #22 │ │ │ │ movwcc fp, #7960 @ 0x1f18 │ │ │ │ streq pc, [r1, #-261] @ 0xfffffefb │ │ │ │ strtcs lr, [r2], pc, asr #20 │ │ │ │ - b 0x14f9534 │ │ │ │ + b 0x14f94bc │ │ │ │ stmdavc fp, {r0, r1, r6, r7, r9, sl, fp} │ │ │ │ strbeq lr, [r5, #2639] @ 0xa4f │ │ │ │ eorseq pc, r8, r6, lsl #2 │ │ │ │ strtmi fp, [lr], r8, lsl #30 │ │ │ │ mulgt r0, r4, r8 │ │ │ │ ldmdacs pc!, {r0, r1, r4, r5, r8, lr} @ │ │ │ │ @ instruction: 0xf04fd837 │ │ │ │ @ instruction: 0xf1c037ff │ │ │ │ - b 0xfe40a178 │ │ │ │ - blx 0x2ca508 │ │ │ │ - blx 0xb06108 │ │ │ │ + b 0xfe40a100 │ │ │ │ + blx 0x2ca490 │ │ │ │ + blx 0xb06090 │ │ │ │ tstpmi r0, #0 @ p-variant is OBSOLETE │ │ │ │ andseq pc, r8, #-2147483647 @ 0x80000001 │ │ │ │ vpmax.s8 d15, d2, d23 │ │ │ │ tstmi r0, #3784704 @ 0x39c000 │ │ │ │ andmi r4, r3, r7, ror r4 │ │ │ │ movweq lr, #51843 @ 0xca83 │ │ │ │ eorvc r4, r3, r4, lsr #13 │ │ │ │ @@ -255328,77 +255299,77 @@ │ │ │ │ svccs 0x0001f81c │ │ │ │ strbmi r4, [r7, #-307]! @ 0xfffffecd │ │ │ │ movweq lr, #10883 @ 0x2a83 │ │ │ │ movweq lr, #2563 @ 0xa03 │ │ │ │ movweq lr, #10883 @ 0x2a83 │ │ │ │ andcc pc, r0, ip, lsl #17 │ │ │ │ ldrbmi sp, [r5, #-496]! @ 0xfffffe10 │ │ │ │ - bl 0x23fd60 │ │ │ │ + bl 0x23fce8 │ │ │ │ andcs r0, r0, lr, lsl #6 │ │ │ │ stmia r3!, {r8, sp}^ │ │ │ │ - blne 0x789d54 │ │ │ │ + blne 0x789cdc │ │ │ │ ldmle sl!, {r0, r2, r4, r7, r9, lr}^ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf706bdf8 │ │ │ │ - svclt 0x0000fd2a │ │ │ │ + svclt 0x0000fd66 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec60b6c │ │ │ │ + bl 0xfec60af4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vqrdmlsh.s q8, q9, d0[6] │ │ │ │ sbcslt r2, r5, #16777216 @ 0x1000000 │ │ │ │ stmdahi fp, {r1, sl, fp, sp} │ │ │ │ streq pc, [r1, #-261] @ 0xfffffefb │ │ │ │ strcc fp, [r1], #-3864 @ 0xfffff0e8 │ │ │ │ strtcs lr, [r2], pc, asr #20 │ │ │ │ - b 0x14eb9a8 │ │ │ │ + b 0x14eb930 │ │ │ │ @ instruction: 0xf10605c5 │ │ │ │ svclt 0x00140230 │ │ │ │ strtmi r0, [ip], -r4, ror #1 │ │ │ │ - bcs 0x10d9e68 │ │ │ │ + bcs 0x10d9df0 │ │ │ │ @ instruction: 0xf04fd836 │ │ │ │ @ instruction: 0xf1c23eff │ │ │ │ rsbsmi r0, fp, r0, lsr #24 │ │ │ │ stc2 10, cr15, [ip], {14} @ │ │ │ │ vpmax.s8 d15, d2, d30 │ │ │ │ andeq lr, ip, #270336 @ 0x42000 │ │ │ │ ldceq 1, cr15, [r0], {6} │ │ │ │ stc2 10, cr15, [ip], {46} @ 0x2e @ │ │ │ │ andeq lr, ip, #270336 @ 0x42000 │ │ │ │ andsmi r4, r3, r4, lsl #13 │ │ │ │ rsbsmi r4, fp, r0, lsr #8 │ │ │ │ - blcc 0x1c7a7c │ │ │ │ + blcc 0x1c7a04 │ │ │ │ svccc 0x0002f831 │ │ │ │ @ instruction: 0xe000f8bc │ │ │ │ - b 0xfe1d9ea4 │ │ │ │ + b 0xfe1d9e2c │ │ │ │ andsmi r0, r3, lr, lsl #6 │ │ │ │ movweq lr, #60035 @ 0xea83 │ │ │ │ - blcc 0x1c7a94 │ │ │ │ + blcc 0x1c7a1c │ │ │ │ mvnsle r4, r0, ror #10 │ │ │ │ stmdble r8, {r0, r2, r5, r7, r9, lr} │ │ │ │ tstcs r0, r3, lsl #12 │ │ │ │ - bne 0xffa119f4 │ │ │ │ + bne 0xffa1197c │ │ │ │ smlatteq r2, r3, r8, lr │ │ │ │ addsmi r1, r5, #425984 @ 0x68000 │ │ │ │ strdcs sp, [r0], -sl │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldcllt 12, cr0, [r8] │ │ │ │ - ldc2l 7, cr15, [r3], {6} │ │ │ │ + stc2 7, cr15, [pc, #-24] @ 0x109980 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec60c18 │ │ │ │ + bl 0xfec60ba0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vqrdmlsh.s q8, q9, d0[6] │ │ │ │ sbcslt r2, r4, #4194304 @ 0x400000 │ │ │ │ strmi r2, [r6], -r2, lsl #26 │ │ │ │ @ instruction: 0xf104680b │ │ │ │ svclt 0x00180401 │ │ │ │ - b 0x14d6e38 │ │ │ │ - b 0x14d1cc0 │ │ │ │ + b 0x14d6dc0 │ │ │ │ + b 0x14d1c48 │ │ │ │ @ instruction: 0xf10004c4 │ │ │ │ svclt 0x00140e20 │ │ │ │ strtmi r0, [r5], -sp, ror #1 │ │ │ │ sbcmi r6, r3, r7, lsr r8 │ │ │ │ svceq 0x003ff1be │ │ │ │ @ instruction: 0xf04fd834 │ │ │ │ @ instruction: 0xf1ce32ff │ │ │ │ @@ -255406,85 +255377,85 @@ │ │ │ │ stc2 10, cr15, [ip], {2} @ │ │ │ │ vseleq.f32 s30, s28, s5 │ │ │ │ vmlseq.f32 s28, s24, s28 │ │ │ │ ldrtmi r4, [r4], r2, asr #1 │ │ │ │ vmlseq.f32 s28, s4, s28 │ │ │ │ movweq lr, #59907 @ 0xea03 │ │ │ │ rsbsmi r4, fp, lr, lsr #8 │ │ │ │ - blcc 0x247ba8 │ │ │ │ + blcc 0x247b30 │ │ │ │ svccc 0x0004f851 │ │ │ │ ldrdcs pc, [r0], -ip │ │ │ │ subsmi r4, r3, r3, asr #1 │ │ │ │ movweq lr, #59907 @ 0xea03 │ │ │ │ @ instruction: 0xf84c4053 │ │ │ │ ldrmi r3, [r4, #2820]! @ 0xb04 │ │ │ │ adcmi sp, ip, #-2147483588 @ 0x8000003c │ │ │ │ andcs sp, r0, r9, lsl #18 │ │ │ │ - bl 0xfea51e9c │ │ │ │ + bl 0xfea51e24 │ │ │ │ stmia ip!, {r2, r3, r9}^ │ │ │ │ - bl 0x409eac │ │ │ │ + bl 0x409e34 │ │ │ │ addsmi r0, ip, #134217728 @ 0x8000000 │ │ │ │ strdcs sp, [r0], -r9 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldcllt 12, cr0, [r8] │ │ │ │ - ldc2l 7, cr15, [sp], #-24 @ 0xffffffe8 │ │ │ │ + ldc2 7, cr15, [r9], #24 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ vrsubhn.i16 d20, q1, q2 │ │ │ │ stmdacs r2, {r0, sp} │ │ │ │ vfmscs.f32 s28, s4, s30 │ │ │ │ andcc fp, r1, r8, lsl pc │ │ │ │ @ instruction: 0xf103b2d3 │ │ │ │ @ instruction: 0xf1ce0301 │ │ │ │ svclt 0x00180920 │ │ │ │ - bleq 0xff144428 │ │ │ │ + bleq 0xff1443b0 │ │ │ │ stmdaeq r0!, {r1, r2, r3, r5, r7, r8, ip, sp, lr, pc} │ │ │ │ ldrdcs lr, [r0], -r1 │ │ │ │ biceq lr, r3, #323584 @ 0x4f000 │ │ │ │ ldrmi fp, [fp], r8, lsl #30 │ │ │ │ ldrdgt pc, [r0], -r4 │ │ │ │ @ instruction: 0xf1beb083 │ │ │ │ - blx 0x10d804 │ │ │ │ - b 0x1506f30 │ │ │ │ - blx 0x98c67c │ │ │ │ - b 0x11c634c │ │ │ │ - blx 0x90a32c │ │ │ │ - b 0x11c6f3c │ │ │ │ - blx 0x90a334 │ │ │ │ + blx 0x10d78c │ │ │ │ + b 0x1506eb8 │ │ │ │ + blx 0x98c604 │ │ │ │ + b 0x11c62d4 │ │ │ │ + blx 0x90a2b4 │ │ │ │ + b 0x11c6ec4 │ │ │ │ + blx 0x90a2bc │ │ │ │ stmdavs r5!, {r1, r2, r3, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf04fd85a │ │ │ │ - b 0xfe417728 │ │ │ │ + b 0xfe4176b0 │ │ │ │ andls r0, r0, #536870912 @ 0x20000000 │ │ │ │ - blx 0x299cd4 │ │ │ │ + blx 0x299c5c │ │ │ │ @ instruction: 0xf1baf209 │ │ │ │ - blx 0xa8d740 │ │ │ │ - b 0x1307778 │ │ │ │ - blx 0xa8b74c │ │ │ │ - b 0x1306368 │ │ │ │ - bls 0x10b754 │ │ │ │ + blx 0xa8d6c8 │ │ │ │ + b 0x1307700 │ │ │ │ + blx 0xa8b6d4 │ │ │ │ + b 0x13062f0 │ │ │ │ + bls 0x10b6dc │ │ │ │ @ instruction: 0xf60efa26 │ │ │ │ andeq lr, r7, #8192 @ 0x2000 │ │ │ │ andeq lr, r6, r0, lsl #20 │ │ │ │ andeq lr, ip, #532480 @ 0x82000 │ │ │ │ andeq lr, r5, r0, lsl #21 │ │ │ │ rsbvs r6, r0, r2, lsr #32 │ │ │ │ @ instruction: 0xf104d026 │ │ │ │ - bl 0x20cb8c │ │ │ │ + bl 0x20cb14 │ │ │ │ stmib sp, {r0, r1, r3, r9, fp}^ │ │ │ │ @ instruction: 0xf851b300 │ │ │ │ @ instruction: 0xf8dc3f08 │ │ │ │ @ instruction: 0xf8dc5000 │ │ │ │ - blx 0x9c9b90 │ │ │ │ + blx 0x9c9b18 │ │ │ │ stmdavs sl, {r1, r2, r3, r8, r9, ip, sp, lr, pc}^ │ │ │ │ - blx 0x388392 │ │ │ │ + blx 0x38831a │ │ │ │ movweq lr, #47683 @ 0xba43 │ │ │ │ - blx 0x34841a │ │ │ │ + blx 0x3483a2 │ │ │ │ movweq lr, #47683 @ 0xba43 │ │ │ │ vpmax.s8 d15, d14, d18 │ │ │ │ submi r4, r2, fp, rrx │ │ │ │ eorsmi r4, r2, fp, lsr r0 │ │ │ │ @ instruction: 0xf84c406b │ │ │ │ submi r3, r2, r8, lsl #22 │ │ │ │ @ instruction: 0xf84c45e2 │ │ │ │ @@ -255496,73 +255467,73 @@ │ │ │ │ strvs lr, [r2, -r2, ror #17] │ │ │ │ addmi r1, fp, #17408 @ 0x4400 │ │ │ │ strdlt sp, [r3], -sl │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - blx 0xffc077fa │ │ │ │ + stc2 7, cr15, [r7], #-24 @ 0xffffffe8 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec60de8 │ │ │ │ + bl 0xfec60d70 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vqrdmlsh.s q8, q9, d0[6] │ │ │ │ sbcslt r2, r6, #67108864 @ 0x4000000 │ │ │ │ strmi r2, [r5], -r2, lsl #22 │ │ │ │ streq pc, [r1], -r6, lsl #2 │ │ │ │ movwcc fp, #7960 @ 0x1f18 │ │ │ │ adccs lr, r2, pc, asr #20 │ │ │ │ strbeq lr, [r6], pc, asr #20 │ │ │ │ andeq pc, r8, #192, 2 @ 0x30 │ │ │ │ - b 0x14f9860 │ │ │ │ + b 0x14f97e8 │ │ │ │ ldrtmi r0, [r6], r3, asr #29 │ │ │ │ stmdacs r0, {r0, r1, r2, r3, r5, fp, ip, sp, lr} │ │ │ │ - bcs 0x139abc │ │ │ │ + bcs 0x139a44 │ │ │ │ ldcle 8, cr7, [lr, #-44]! @ 0xffffffd4 │ │ │ │ strbeq pc, [r0], #-448 @ 0xfffffe40 @ │ │ │ │ ldcle 2, cr4, [sl], #-648 @ 0xfffffd78 │ │ │ │ ldrteq pc, [r8], #-256 @ 0xffffff00 @ │ │ │ │ - ldclcc 0, cr15, [pc], #316 @ 0x109d6c │ │ │ │ + ldclcc 0, cr15, [pc], #316 @ 0x109cf4 │ │ │ │ eoreq pc, r0, #196, 2 @ 0x31 │ │ │ │ - blx 0xc19e44 │ │ │ │ + blx 0xc19dcc │ │ │ │ rsbsmi pc, fp, r4, lsl #8 │ │ │ │ vpmax.s8 d15, d2, d12 │ │ │ │ @ instruction: 0xf1004314 │ │ │ │ - blx 0xc0a4a8 │ │ │ │ + blx 0xc0a430 │ │ │ │ tstpmi r4, #536870912 @ p-variant is OBSOLETE @ 0x20000000 │ │ │ │ eormi r4, r3, r4, lsl #1 │ │ │ │ - bl 0x259e40 │ │ │ │ + bl 0x259dc8 │ │ │ │ ldrbtmi r0, [r7], #-1804 @ 0xfffff8f4 │ │ │ │ eorvc r4, fp, ip, lsr #13 │ │ │ │ svccc 0x0001f811 │ │ │ │ svccs 0x0001f81c │ │ │ │ strbmi r4, [r7, #-131]! @ 0xffffff7d │ │ │ │ movweq lr, #10883 @ 0x2a83 │ │ │ │ movweq lr, #18947 @ 0x4a03 │ │ │ │ movweq lr, #10883 @ 0x2a83 │ │ │ │ andcc pc, r0, ip, lsl #17 │ │ │ │ ldrbmi sp, [r6, #-496]! @ 0xfffffe10 │ │ │ │ - bl 0x2800a0 │ │ │ │ + bl 0x280028 │ │ │ │ andcs r0, r0, lr, lsl #6 │ │ │ │ stmia r3!, {r8, sp}^ │ │ │ │ - blne 0x178a094 │ │ │ │ + blne 0x178a01c │ │ │ │ ldmle sl!, {r1, r2, r4, r7, r9, lr}^ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf706bdf8 │ │ │ │ - svclt 0x0000fb8a │ │ │ │ + svclt 0x0000fbc6 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec60eac │ │ │ │ + bl 0xfec60e34 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vqrdmlsh.s q8, q9, d0[6] │ │ │ │ sbcslt r2, r5, #16777216 @ 0x1000000 │ │ │ │ @ instruction: 0xf1052c02 │ │ │ │ svclt 0x00180501 │ │ │ │ - b 0x14d6cc8 │ │ │ │ - b 0x14d2750 │ │ │ │ + b 0x14d6c50 │ │ │ │ + b 0x14d26d8 │ │ │ │ @ instruction: 0xf1c205c5 │ │ │ │ svclt 0x00140610 │ │ │ │ strtmi r0, [ip], -r4, ror #1 │ │ │ │ @ instruction: 0xe000f8b0 │ │ │ │ svclt 0x00a82a00 │ │ │ │ stmdahi fp, {r9, sl, fp, sp} │ │ │ │ @ instruction: 0xf1c2dd40 │ │ │ │ @@ -255577,199 +255548,199 @@ │ │ │ │ streq lr, [ip], -r6, asr #20 │ │ │ │ ldceq 1, cr15, [r0], {2} │ │ │ │ stc2 10, cr15, [ip], {39} @ 0x27 @ │ │ │ │ streq lr, [ip], -r6, asr #20 │ │ │ │ strtmi r4, [r0], #-1668 @ 0xfffff97c │ │ │ │ mlasmi r3, r6, r0, r4 │ │ │ │ movweq lr, #60035 @ 0xea83 │ │ │ │ - blcc 0x1c7dd4 │ │ │ │ + blcc 0x1c7d5c │ │ │ │ svccc 0x0002f831 │ │ │ │ @ instruction: 0xe000f8bc │ │ │ │ - b 0xfe1d9f7c │ │ │ │ + b 0xfe1d9f04 │ │ │ │ eorsmi r0, r3, lr, lsl #6 │ │ │ │ movweq lr, #60035 @ 0xea83 │ │ │ │ - blcc 0x1c7dec │ │ │ │ + blcc 0x1c7d74 │ │ │ │ mvnsle r4, r0, ror #10 │ │ │ │ stmdble r8, {r0, r2, r5, r7, r9, lr} │ │ │ │ tstcs r0, r3, lsl #12 │ │ │ │ - bne 0xffa11d4c │ │ │ │ + bne 0xffa11cd4 │ │ │ │ smlatteq r2, r3, r8, lr │ │ │ │ addsmi r1, r5, #425984 @ 0x68000 │ │ │ │ strdcs sp, [r0], -sl │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldcllt 12, cr0, [r8] │ │ │ │ - blx 0xb07982 │ │ │ │ + blx 0x1a0790a │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec60f70 │ │ │ │ + bl 0xfec60ef8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vqrdmlsh.s q8, q9, d0[6] │ │ │ │ sbcslt r2, r5, #16777216 @ 0x1000000 │ │ │ │ @ instruction: 0xf1052c02 │ │ │ │ svclt 0x00180501 │ │ │ │ - b 0x14d6d8c │ │ │ │ - b 0x14d5814 │ │ │ │ + b 0x14d6d14 │ │ │ │ + b 0x14d579c │ │ │ │ @ instruction: 0xf1ce05c5 │ │ │ │ svclt 0x00140220 │ │ │ │ strtmi r0, [ip], -r4, ror #1 │ │ │ │ ldrdgt pc, [r0], -r0 │ │ │ │ svceq 0x0000f1be │ │ │ │ - bcs 0x139c44 │ │ │ │ + bcs 0x139bcc │ │ │ │ ldcle 8, cr6, [sp, #-44]! @ 0xffffffd4 │ │ │ │ strbeq pc, [r0], -lr, asr #3 @ │ │ │ │ ldcle 2, cr4, [r9], #-712 @ 0xfffffd38 │ │ │ │ rscscc pc, pc, #79 @ 0x4f │ │ │ │ strteq pc, [r0], -lr, lsl #2 │ │ │ │ streq pc, [r0, -lr, asr #3] │ │ │ │ vpmax.u8 d15, d14, d3 │ │ │ │ @ instruction: 0xf606fa22 │ │ │ │ movweq lr, #51843 @ 0xca83 │ │ │ │ @ instruction: 0xf707fa02 │ │ │ │ - blx 0x99aac8 │ │ │ │ + blx 0x99aa50 │ │ │ │ tstpmi r6, #-536870912 @ p-variant is OBSOLETE @ 0xe0000000 │ │ │ │ @ instruction: 0xf60efa06 │ │ │ │ - b 0xfe1d9ea8 │ │ │ │ + b 0xfe1d9e30 │ │ │ │ strmi r0, [r4], ip, lsl #6 │ │ │ │ @ instruction: 0xf84c4420 │ │ │ │ @ instruction: 0xf8513b04 │ │ │ │ @ instruction: 0xf8dc3f04 │ │ │ │ - blx 0x1d1df0 │ │ │ │ + blx 0x1d1d78 │ │ │ │ subsmi pc, r3, lr, lsl #6 │ │ │ │ subsmi r4, r3, r3, lsr r0 │ │ │ │ - blcc 0x247f2c │ │ │ │ + blcc 0x247eb4 │ │ │ │ mvnsle r4, r0, ror #10 │ │ │ │ stmdble r8, {r0, r2, r5, r7, r9, lr} │ │ │ │ tstcs r0, r3, lsl #12 │ │ │ │ - bne 0xffa11e0c │ │ │ │ + bne 0xffa11d94 │ │ │ │ smlatteq r2, r3, r8, lr │ │ │ │ addsmi r1, r5, #425984 @ 0x68000 │ │ │ │ strdcs sp, [r0], -sl │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldcllt 12, cr0, [r8] │ │ │ │ - blx 0xff307a40 │ │ │ │ + blx 0x2079ca │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ sbcslt r4, r3, #140509184 @ 0x8600000 │ │ │ │ andcs pc, r1, r2, asr #7 │ │ │ │ stmdacs r2, {r0, r8, r9, ip, sp} │ │ │ │ svclt 0x0018b083 │ │ │ │ - b 0x14d5e50 │ │ │ │ + b 0x14d5dd8 │ │ │ │ svclt 0x000803c3 │ │ │ │ @ instruction: 0xf8de461f │ │ │ │ svclt 0x0018c000 │ │ │ │ addsne r0, r0, #199 @ 0xc7 │ │ │ │ strbeq pc, [r0, #-448] @ 0xfffffe40 @ │ │ │ │ ldrdls pc, [r4], -lr │ │ │ │ stmdacs r0, {r1, r2, r3, r4, r5, r6, r7, fp} │ │ │ │ stccs 15, cr11, [r0, #-672] @ 0xfffffd60 │ │ │ │ andmi lr, r0, #3424256 @ 0x344000 │ │ │ │ ldclle 6, cr9, [r7, #-0] │ │ │ │ - ldrbcc pc, [pc, #79]! @ 0x109ec7 @ │ │ │ │ - beq 0x94657c │ │ │ │ + ldrbcc pc, [pc, #79]! @ 0x109e4f @ │ │ │ │ + beq 0x946504 │ │ │ │ stmdaeq r0!, {r5, r7, r8, ip, sp, lr, pc} │ │ │ │ - blx 0x25a08c │ │ │ │ - blx 0xa886b0 │ │ │ │ - blx 0xa8768c │ │ │ │ - b 0x12c7eb0 │ │ │ │ - b 0x128b6bc │ │ │ │ + blx 0x25a014 │ │ │ │ + blx 0xa88638 │ │ │ │ + blx 0xa87614 │ │ │ │ + b 0x12c7e38 │ │ │ │ + b 0x128b644 │ │ │ │ @ instruction: 0xf1a00608 │ │ │ │ sbcmi r0, r5, r0, lsr #20 │ │ │ │ @ instruction: 0xf80afa06 │ │ │ │ - b 0x125a0b8 │ │ │ │ + b 0x125a040 │ │ │ │ @ instruction: 0xf1c00508 │ │ │ │ - blx 0xa8bf2c │ │ │ │ - b 0x1288ad0 │ │ │ │ - blx 0x20b2e0 │ │ │ │ - b 0x11c8ae0 │ │ │ │ - blx 0xa0a6e8 │ │ │ │ - b 0x11c8ae0 │ │ │ │ + blx 0xa8beb4 │ │ │ │ + b 0x1288a58 │ │ │ │ + blx 0x20b268 │ │ │ │ + b 0x11c8a68 │ │ │ │ + blx 0xa0a670 │ │ │ │ + b 0x11c8a68 │ │ │ │ addmi r0, r4, fp, lsl #4 │ │ │ │ andeq lr, r9, #532480 @ 0x82000 │ │ │ │ - b 0xfe21a0e4 │ │ │ │ + b 0xfe21a06c │ │ │ │ eormi r0, sl, ip, lsl #8 │ │ │ │ andeq lr, r9, #532480 @ 0x82000 │ │ │ │ @ instruction: 0xf8ce4034 │ │ │ │ ldmeq sl!, {r2, sp}^ │ │ │ │ streq lr, [ip], #-2692 @ 0xfffff57c │ │ │ │ @ instruction: 0xf8ce2a01 │ │ │ │ eorle r4, r8, r0 │ │ │ │ stceq 1, cr15, [r8], {14} │ │ │ │ stmdbeq r7, {r1, r2, r3, r8, r9, fp, sp, lr, pc} │ │ │ │ movwvc lr, #2509 @ 0x9cd │ │ │ │ svcmi 0x0008f851 │ │ │ │ ldrdcc pc, [r0], -ip │ │ │ │ ldrdvc pc, [r4], -ip │ │ │ │ vpmax.s8 d15, d0, d4 │ │ │ │ - blx 0x21a070 │ │ │ │ + blx 0x219ff8 │ │ │ │ eorsmi pc, r2, sl, lsl #22 │ │ │ │ vst1.8 {d15-d16}, [r8 :128], r4 │ │ │ │ stmdavs fp, {r1, r3, r4, r6, lr}^ │ │ │ │ - blcs 0x348048 │ │ │ │ + blcs 0x347fd0 │ │ │ │ strbmi r4, [ip, #131] @ 0x83 │ │ │ │ movweq lr, #47683 @ 0xba43 │ │ │ │ movweq lr, #19011 @ 0x4a43 │ │ │ │ movweq lr, #31363 @ 0x7a83 │ │ │ │ movweq lr, #23043 @ 0x5a03 │ │ │ │ movweq lr, #31363 @ 0x7a83 │ │ │ │ stccc 8, cr15, [r4], {76} @ 0x4c │ │ │ │ ldmib sp, {r1, r2, r3, r4, r6, r7, r8, ip, lr, pc}^ │ │ │ │ adcsmi r7, fp, #0, 6 │ │ │ │ - bl 0x4c0364 │ │ │ │ + bl 0x4c02ec │ │ │ │ strcs r0, [r0], #-519 @ 0xfffffdf9 │ │ │ │ stmia r2!, {r8, sl, sp}^ │ │ │ │ - bl 0xfe99b354 │ │ │ │ + bl 0xfe99b2dc │ │ │ │ addsmi r0, r9, #-2147483645 @ 0x80000003 │ │ │ │ strdlt sp, [r3], -r9 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - blx 0xb07b80 │ │ │ │ + blx 0x1a07b08 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec61170 │ │ │ │ + bl 0xfec610f8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r7, r0, ror #31 │ │ │ │ ldrdgt pc, [r0], -sp @ │ │ │ │ andgt pc, r0, sp, asr #17 │ │ │ │ svcvs 0x0080f41c │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ andsgt pc, r0, sp, asr #17 │ │ │ │ stceq 0, cr15, [r8], {79} @ 0x4f │ │ │ │ andgt pc, r4, sp, asr #17 │ │ │ │ - ldc 15, cr11, [pc, #80] @ 0x109fe8 │ │ │ │ - vldr d7, [pc, #36] @ 0x109fc0 │ │ │ │ + ldc 15, cr11, [pc, #80] @ 0x109f70 │ │ │ │ + vldr d7, [pc, #36] @ 0x109f48 │ │ │ │ vstr d7, [sp, #40] @ 0x28 │ │ │ │ @ instruction: 0xf7f57b02 │ │ │ │ mullt r7, r5, pc @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd00 │ │ │ │ andhi r8, r0, r0 │ │ │ │ andhi r8, r0, r0 │ │ │ │ ... │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec611d4 │ │ │ │ + bl 0xfec6115c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r7, r0, ror #31 │ │ │ │ ldrd pc, [r0], -sp @ │ │ │ │ stcvs 4, cr15, [r0], {30} │ │ │ │ - ldc 15, cr11, [pc, #32] @ 0x10a008 │ │ │ │ + ldc 15, cr11, [pc, #32] @ 0x109f90 │ │ │ │ andle r7, lr, r5, lsl fp │ │ │ │ mcrrpl 5, 0, pc, r1, cr3 @ │ │ │ │ - blvc 0x645670 │ │ │ │ + blvc 0x6455f8 │ │ │ │ ldrdgt pc, [r0], -ip │ │ │ │ stceq 0, cr15, [r2], {12} │ │ │ │ svceq 0x0000f1bc │ │ │ │ @ instruction: 0xf04fd003 │ │ │ │ - ldc 12, cr0, [pc, #8] @ 0x10a010 │ │ │ │ + ldc 12, cr0, [pc, #8] @ 0x109f98 │ │ │ │ @ instruction: 0xf8cd7b0d │ │ │ │ @ instruction: 0xf04fc010 │ │ │ │ @ instruction: 0xf8cd0c01 │ │ │ │ @ instruction: 0xf8cde000 │ │ │ │ stc 0, cr12, [sp, #16] │ │ │ │ @ instruction: 0xf7f57b02 │ │ │ │ andlt pc, r7, r7, asr pc @ │ │ │ │ @@ -255793,93 +255764,93 @@ │ │ │ │ vabal.u8 q9, d4, d1 │ │ │ │ stccs 14, cr2, [r2, #-768] @ 0xfffffd00 │ │ │ │ rsclt fp, r5, #8, 30 │ │ │ │ svcpl 0x0080f414 │ │ │ │ streq pc, [r1, #-261] @ 0xfffffefb │ │ │ │ uqadd16mi fp, r6, r8 │ │ │ │ @ instruction: 0xf41419be │ │ │ │ - b 0x14e528c │ │ │ │ + b 0x14e5214 │ │ │ │ strls r0, [r5, #-1477] @ 0xfffffa3b │ │ │ │ strbpl pc, [r1, #-1287] @ 0xfffffaf9 @ │ │ │ │ vmlseq.f32 s29, s28, s30 │ │ │ │ svclt 0x00089603 │ │ │ │ andgt pc, r8, sp, asr #17 │ │ │ │ vmlal.u8 q11, d5, d29 │ │ │ │ andle r4, fp, r0, asr #15 │ │ │ │ - beq 0x1c60c0 │ │ │ │ + beq 0x1c6048 │ │ │ │ svceq 0x0000f1ba │ │ │ │ @ instruction: 0xf44fbf0b │ │ │ │ @ instruction: 0xf04f4c00 │ │ │ │ ldrbmi r0, [r4], -r0, lsl #24 │ │ │ │ strls r2, [r2], #-1026 @ 0xfffffbfe │ │ │ │ - bleq 0x4c4ccc │ │ │ │ + bleq 0x4c4c54 │ │ │ │ @ instruction: 0xf8cd1f1e │ │ │ │ svcne 0x0005b010 │ │ │ │ - beq 0x4c4cd4 │ │ │ │ + beq 0x4c4c5c │ │ │ │ strbtmi r2, [r3], r0, lsl #8 │ │ │ │ ldrtmi r9, [r9], -r4, lsl #22 │ │ │ │ andeq pc, r4, sl, lsr r8 @ │ │ │ │ andls pc, r4, r3, lsr r8 @ │ │ │ │ andeq lr, r0, fp, lsl #21 │ │ │ │ mrc2 7, 5, pc, cr8, cr5, {7} │ │ │ │ @ instruction: 0x46804639 │ │ │ │ @ instruction: 0xf7f54648 │ │ │ │ - bls 0x209bc0 │ │ │ │ + bls 0x209b48 │ │ │ │ strmi r9, [r1], -r0, lsl #4 │ │ │ │ strbmi r9, [r0], -r2, lsl #22 │ │ │ │ svccs 0x0004f856 │ │ │ │ @ instruction: 0xf7203404 │ │ │ │ - blls 0x2896ec │ │ │ │ + blls 0x289764 │ │ │ │ svceq 0x0004f845 │ │ │ │ - blle 0xff95ab80 │ │ │ │ + blle 0xff95ab08 │ │ │ │ andcs fp, r0, r7 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ svclt 0x00008ff0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec61330 │ │ │ │ + bl 0xfec612b8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r7, r0, ror #31 │ │ │ │ ldrdgt pc, [r0], -sp @ │ │ │ │ andgt pc, r0, sp, asr #17 │ │ │ │ svcvs 0x0080f41c │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ andsgt pc, r0, sp, asr #17 │ │ │ │ stceq 0, cr15, [r8], {79} @ 0x4f │ │ │ │ andgt pc, r4, sp, asr #17 │ │ │ │ - ldc 15, cr11, [pc, #80] @ 0x10a1a8 │ │ │ │ - vldr d7, [pc, #36] @ 0x10a180 │ │ │ │ + ldc 15, cr11, [pc, #80] @ 0x10a130 │ │ │ │ + vldr d7, [pc, #36] @ 0x10a108 │ │ │ │ vstr d7, [sp, #40] @ 0x28 │ │ │ │ @ instruction: 0xf7f57b02 │ │ │ │ andlt pc, r7, r7, ror #30 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd00 │ │ │ │ andhi r8, r0, r0 │ │ │ │ andhi r8, r0, r0 │ │ │ │ ... │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec61394 │ │ │ │ + bl 0xfec6131c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r7, r0, ror #31 │ │ │ │ ldrd pc, [r0], -sp @ │ │ │ │ stcvs 4, cr15, [r0], {30} │ │ │ │ - ldc 15, cr11, [pc, #32] @ 0x10a1c8 │ │ │ │ + ldc 15, cr11, [pc, #32] @ 0x10a150 │ │ │ │ andle r7, lr, r5, lsl fp │ │ │ │ mcrrpl 5, 0, pc, r1, cr3 @ │ │ │ │ - blvc 0x645830 │ │ │ │ + blvc 0x6457b8 │ │ │ │ ldrdgt pc, [r0], -ip │ │ │ │ stceq 0, cr15, [r2], {12} │ │ │ │ svceq 0x0000f1bc │ │ │ │ @ instruction: 0xf04fd003 │ │ │ │ - ldc 12, cr0, [pc, #8] @ 0x10a1d0 │ │ │ │ + ldc 12, cr0, [pc, #8] @ 0x10a158 │ │ │ │ @ instruction: 0xf8cd7b0d │ │ │ │ @ instruction: 0xf04fc010 │ │ │ │ @ instruction: 0xf8cd0c01 │ │ │ │ @ instruction: 0xf8cde000 │ │ │ │ stc 0, cr12, [sp, #16] │ │ │ │ @ instruction: 0xf7f57b02 │ │ │ │ andlt pc, r7, r9, lsr #30 │ │ │ │ @@ -255917,66 +255888,66 @@ │ │ │ │ stmibmi r0, {r2, r6, r7, r8, r9, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf004d00a │ │ │ │ stccs 4, cr0, [r0], {2} │ │ │ │ @ instruction: 0xf44fbf0b │ │ │ │ @ instruction: 0xf04f4800 │ │ │ │ strtmi r0, [r0], -r0, lsl #16 │ │ │ │ andls r2, r2, r2 │ │ │ │ - bl 0x15bd8c │ │ │ │ + bl 0x15bd14 │ │ │ │ @ instruction: 0xf04f0746 │ │ │ │ - bl 0x18c28c │ │ │ │ + bl 0x18c214 │ │ │ │ movwls r0, #29253 @ 0x7245 │ │ │ │ - blls 0x26eaa8 │ │ │ │ + blls 0x26ea30 │ │ │ │ strcs r4, [r0], #-1609 @ 0xfffff9b7 │ │ │ │ andeq pc, r8, r3, lsr r8 @ │ │ │ │ ldc2l 7, cr15, [ip, #980] @ 0x3d4 │ │ │ │ strmi r9, [r3], r7, lsl #22 │ │ │ │ streq lr, [r8], -r3, lsl #22 │ │ │ │ - bl 0x1f0ec4 │ │ │ │ - blpl 0xf0b6d0 │ │ │ │ + bl 0x1f0e4c │ │ │ │ + blpl 0xf0b658 │ │ │ │ strcc r4, [r4], #-1609 @ 0xfffff9b7 │ │ │ │ andeq lr, r0, sl, lsl #21 │ │ │ │ stc2l 7, cr15, [lr, #980] @ 0x3d4 │ │ │ │ @ instruction: 0xf8569b03 │ │ │ │ ldrbmi r2, [r9], -r4, lsl #22 │ │ │ │ - blls 0x1aeec8 │ │ │ │ - ldc2 7, cr15, [r6], {32} │ │ │ │ + blls 0x1aee50 │ │ │ │ + ldc2l 7, cr15, [r2], {32} │ │ │ │ @ instruction: 0xf8452c10 │ │ │ │ mvnle r0, r4, lsl #22 │ │ │ │ @ instruction: 0xf1089b04 │ │ │ │ @ instruction: 0x37100810 │ │ │ │ - blle 0xff71b940 │ │ │ │ + blle 0xff71b8c8 │ │ │ │ andcs fp, r0, r9 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ svclt 0x00008ff0 │ │ │ │ stccs 3, cr15, [r1], {195} @ 0xc3 │ │ │ │ @ instruction: 0xf1bcb5f0 │ │ │ │ sbcslt r0, ip, #2, 30 │ │ │ │ @ instruction: 0xf10cbf18 │ │ │ │ @ instruction: 0xf1040301 │ │ │ │ @ instruction: 0xf1020401 │ │ │ │ svclt 0x001832ff │ │ │ │ setend le │ │ │ │ - b 0x14d6b18 │ │ │ │ + b 0x14d6aa0 │ │ │ │ svclt 0x001204c4 │ │ │ │ @ instruction: 0x4627461f │ │ │ │ ldrmi r4, [r7], #-1571 @ 0xfffff9dd │ │ │ │ and r1, sl, r5, asr #28 │ │ │ │ svceq 0x0007f1bc │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ - blx 0x2ba298 │ │ │ │ + blx 0x2ba220 │ │ │ │ addsmi pc, r7, #12, 28 @ 0xc0 │ │ │ │ svc 0x0001f805 │ │ │ │ @ instruction: 0xf912d013 │ │ │ │ @ instruction: 0xf911cf01 │ │ │ │ @ instruction: 0xf1bc6f01 │ │ │ │ - ble 0xffc4df50 │ │ │ │ + ble 0xffc4ded8 │ │ │ │ svceq 0x0007f11c │ │ │ │ cdpeq 0, 0, cr15, cr7, cr15, {2} │ │ │ │ @ instruction: 0xf1ccbfa8 │ │ │ │ addsmi r0, r7, #0, 28 │ │ │ │ @ instruction: 0xfe0efa46 │ │ │ │ svc 0x0001f805 │ │ │ │ adcmi sp, r3, #-1073741766 @ 0xc000003a │ │ │ │ @@ -255993,31 +255964,31 @@ │ │ │ │ strmi r0, [r4], -r2, lsl #30 │ │ │ │ svclt 0x0018b2d8 │ │ │ │ stceq 1, cr15, [r1], {12} │ │ │ │ andeq pc, r1, r0, lsl #2 │ │ │ │ smlatbeq r2, r1, r1, pc @ │ │ │ │ streq pc, [r2, #-420] @ 0xfffffe5c │ │ │ │ sbceq lr, r0, pc, asr #20 │ │ │ │ - b 0x14fa018 │ │ │ │ + b 0x14f9fa0 │ │ │ │ strbtmi r0, [r7], -ip, asr #25 │ │ │ │ strmi r4, [r4], r7, lsl #12 │ │ │ │ and r4, r9, r7, lsl r4 │ │ │ │ @ instruction: 0xf04f2b0f │ │ │ │ svclt 0x00d80e00 │ │ │ │ vseleq.f32 s30, s6, s12 │ │ │ │ @ instruction: 0xf82542ba │ │ │ │ andsle lr, r3, r2, lsl #30 │ │ │ │ - blcc 0x1c88a0 │ │ │ │ + blcc 0x1c8828 │ │ │ │ svcvs 0x0002f931 │ │ │ │ - blcs 0x136d4c │ │ │ │ + blcs 0x136cd4 │ │ │ │ @ instruction: 0xf113daee │ │ │ │ @ instruction: 0xf04f0f0f │ │ │ │ svclt 0x00a80e0f │ │ │ │ cdpeq 1, 0, cr15, cr0, cr3, {6} │ │ │ │ - blx 0x129aedc │ │ │ │ + blx 0x129ae64 │ │ │ │ @ instruction: 0xf825fe0e │ │ │ │ mvnle lr, r2, lsl #30 │ │ │ │ stmdble r8, {r5, r6, r8, sl, lr} │ │ │ │ movweq lr, #51972 @ 0xcb04 │ │ │ │ strcs r2, [r0, -r0, lsl #12] │ │ │ │ strvs lr, [r2, -r3, ror #17] │ │ │ │ addsmi r1, r0, #26624 @ 0x6800 │ │ │ │ @@ -256029,93 +256000,93 @@ │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ svceq 0x0002f1bc │ │ │ │ sbcslt r4, r8, #5242880 @ 0x500000 │ │ │ │ @ instruction: 0xf10cbf18 │ │ │ │ @ instruction: 0xf1000c01 │ │ │ │ cps #1 │ │ │ │ @ instruction: 0xf10132ff │ │ │ │ - b 0x14d6c40 │ │ │ │ + b 0x14d6bc8 │ │ │ │ svclt 0x001900c0 │ │ │ │ vstmiaeq ip, {s29-s107} │ │ │ │ strmi r4, [r7], -r7, ror #12 │ │ │ │ ldrmi r4, [r7], #-1668 @ 0xfffff97c │ │ │ │ and r1, sl, ip, ror #28 │ │ │ │ svceq 0x0007f1be │ │ │ │ - blx 0x2ba3c0 │ │ │ │ + blx 0x2ba348 │ │ │ │ stcle 3, cr15, [r0, #-12] │ │ │ │ adcsmi r2, sl, #0, 6 │ │ │ │ svccc 0x0001f804 │ │ │ │ @ instruction: 0xf812d015 │ │ │ │ @ instruction: 0xf8113f01 │ │ │ │ - blx 0x14e607c │ │ │ │ + blx 0x14e6004 │ │ │ │ @ instruction: 0xf1befe83 │ │ │ │ - ble 0xffbce080 │ │ │ │ + ble 0xffbce008 │ │ │ │ stmdaeq r0, {r1, r2, r3, r6, r7, r8, ip, sp, lr, pc} │ │ │ │ svceq 0x0007f11e │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ - blx 0x12ba330 │ │ │ │ + blx 0x12ba2b8 │ │ │ │ adcsmi pc, sl, #8, 6 @ 0x20000000 │ │ │ │ svccc 0x0001f804 │ │ │ │ strmi sp, [r4, #489] @ 0x1e9 │ │ │ │ - bl 0x27ecc0 │ │ │ │ + bl 0x27ec48 │ │ │ │ strcs r0, [r0], -ip, lsl #6 │ │ │ │ stmia r3!, {r8, r9, sl, sp}^ │ │ │ │ - blne 0x17a40b4 │ │ │ │ + blne 0x17a403c │ │ │ │ ldmle sl!, {r4, r7, r9, lr}^ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ stccs 3, cr15, [r1], {195} @ 0xc3 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ svceq 0x0002f1bc │ │ │ │ sbcslt r4, r8, #5242880 @ 0x500000 │ │ │ │ @ instruction: 0xf10cbf18 │ │ │ │ @ instruction: 0xf1000c01 │ │ │ │ @ instruction: 0xf1a10001 │ │ │ │ @ instruction: 0xf1a50102 │ │ │ │ - b 0x14cb4ec │ │ │ │ + b 0x14cb474 │ │ │ │ svclt 0x001900c0 │ │ │ │ vstmiaeq ip, {s29-s107} │ │ │ │ strmi r4, [r7], -r7, ror #12 │ │ │ │ ldrmi r4, [r7], #-1668 @ 0xfffff97c │ │ │ │ - blcs 0x502520 │ │ │ │ - blx 0x2ba45c │ │ │ │ + blcs 0x5024a8 │ │ │ │ + blx 0x2ba3e4 │ │ │ │ stcle 14, cr15, [r1, #-12] │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0xf82442ba │ │ │ │ andsle lr, r2, r2, lsl #30 │ │ │ │ - blcc 0x1c85d8 │ │ │ │ + blcc 0x1c8560 │ │ │ │ svcvs 0x0002f831 │ │ │ │ - blcs 0x136e84 │ │ │ │ + blcs 0x136e0c │ │ │ │ @ instruction: 0xf1c3daed │ │ │ │ movwcc r0, #63488 @ 0xf800 │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ - blx 0x12ba3c8 │ │ │ │ + blx 0x12ba350 │ │ │ │ adcsmi pc, sl, #8, 28 @ 0x80 │ │ │ │ svc 0x0002f824 │ │ │ │ strmi sp, [r4, #492] @ 0x1ec │ │ │ │ - bl 0x27ed58 │ │ │ │ + bl 0x27ece0 │ │ │ │ strcs r0, [r0], -ip, lsl #6 │ │ │ │ stmia r3!, {r8, r9, sl, sp}^ │ │ │ │ - blne 0x17a414c │ │ │ │ + blne 0x17a40d4 │ │ │ │ ldmle sl!, {r4, r7, r9, lr}^ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ strcs pc, [r1], #-963 @ 0xfffffc3d │ │ │ │ stccs 2, cr11, [r2], {223} @ 0xdf │ │ │ │ streq pc, [r1, -r7, lsl #2] │ │ │ │ strcc fp, [r1], #-3864 @ 0xfffff0e8 │ │ │ │ - b 0x14dbf80 │ │ │ │ + b 0x14dbf08 │ │ │ │ strmi r0, [sp], -r7, asr #15 │ │ │ │ rsceq fp, r4, r5, lsl pc │ │ │ │ @ instruction: 0x46a246ba │ │ │ │ @ instruction: 0xf1a2463c │ │ │ │ strmi r0, [sl], #1544 @ 0x608 │ │ │ │ stmdaeq r8, {r5, r7, r8, ip, sp, lr, pc} │ │ │ │ strdeq lr, [r2, -r5] │ │ │ │ @@ -256147,52 +256118,52 @@ │ │ │ │ svclt 0x00164c29 │ │ │ │ strbmi r0, [r0], -sp, ror #1 │ │ │ │ addlt r4, r8, r8, lsr #12 │ │ │ │ strls r6, [r7], #-2084 @ 0xfffff7dc │ │ │ │ streq pc, [r0], #-79 @ 0xffffffb1 │ │ │ │ strtcs lr, [r3], #2639 @ 0xa4f │ │ │ │ rsceq lr, r0, pc, asr #20 │ │ │ │ - beq 0x546a20 │ │ │ │ + beq 0x5469a8 │ │ │ │ rscscc pc, pc, r0, lsl #2 │ │ │ │ strbmi fp, [r5], -r8, lsl #30 │ │ │ │ andeq pc, r1, r0, lsr #32 │ │ │ │ streq pc, [r8], -r9, lsl #2 │ │ │ │ rsceq r4, r4, r0, lsr #8 │ │ │ │ strmi r1, [ip], #-2327 @ 0xfffff6e9 │ │ │ │ - beq 0xff145260 │ │ │ │ + beq 0xff1451e8 │ │ │ │ stmdage r2, {r0, r3, r4, r5, r9, sl, lr} │ │ │ │ movwcs lr, #18676 @ 0x48f4 │ │ │ │ ldc 7, cr3, [r1, #64] @ 0x40 │ │ │ │ vstr d7, [sp] │ │ │ │ @ instruction: 0xf0617b00 │ │ │ │ ldrbmi pc, [r4, #-3613] @ 0xfffff1e3 @ │ │ │ │ ldrdeq lr, [r2, -sp] │ │ │ │ tsteq r2, r6, asr #18 │ │ │ │ movwcs lr, #18909 @ 0x49dd │ │ │ │ movwcs lr, #18662 @ 0x48e6 │ │ │ │ strmi sp, [r8, #490]! @ 0x1ea │ │ │ │ - bl 0x380a8c │ │ │ │ + bl 0x380a14 │ │ │ │ andcs r0, r0, r5, lsl #6 │ │ │ │ stmia r3!, {r8, sp}^ │ │ │ │ - bl 0xfe9caa7c │ │ │ │ + bl 0xfe9caa04 │ │ │ │ ldrmi r0, [r0, #521] @ 0x209 │ │ │ │ - blmi 0x3c0a60 │ │ │ │ - blls 0x2e46e8 │ │ │ │ + blmi 0x3c09e8 │ │ │ │ + blls 0x2e4670 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 58) │ │ │ │ andcs fp, r0, r8 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf1ab87f0 │ │ │ │ - svclt 0x0000fbab │ │ │ │ + svclt 0x0000fba7 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec618b0 │ │ │ │ + bl 0xfec61838 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [r4], -r8, ror #31 │ │ │ │ pkhbtmi r1, lr, r8, lsl #5 │ │ │ │ sbceq fp, r1, r2, lsl #1 │ │ │ │ @ instruction: 0x0c01eb02 │ │ │ │ streq lr, [r1, #-2830] @ 0xfffff4f2 │ │ │ │ @ instruction: 0xf8529301 │ │ │ │ @@ -256210,208 +256181,208 @@ │ │ │ │ ldrsbeq r0, [fp], #1 │ │ │ │ @ instruction: 0xf1a32918 │ │ │ │ @ instruction: 0xf04f0208 │ │ │ │ svclt 0x00980100 │ │ │ │ @ instruction: 0xf1042208 │ │ │ │ andlt r0, r2, r0, lsl r0 │ │ │ │ ldrhtmi lr, [r0], #-141 @ 0xffffff73 │ │ │ │ - stclt 1, cr15, [r6, #820] @ 0x334 │ │ │ │ + stclt 1, cr15, [r2, #820] @ 0x334 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldcllt 12, cr0, [r0, #-0] │ │ │ │ - blx 0x18f7b6c │ │ │ │ + blx 0x18f7af4 │ │ │ │ vmull.p8 , d18, d2 │ │ │ │ - bcs 0x192f38 │ │ │ │ + bcs 0x192ec0 │ │ │ │ cdpeq 1, 0, cr15, cr1, cr14, {0} │ │ │ │ andcc fp, r1, #24, 30 @ 0x60 │ │ │ │ mvnscc pc, r1, lsl #2 │ │ │ │ @ instruction: 0x0eceea4f │ │ │ │ - ldclcc 1, cr15, [pc] @ 0x10a748 │ │ │ │ + ldclcc 1, cr15, [pc] @ 0x10a6d0 │ │ │ │ sbcseq fp, r2, r5, lsl pc │ │ │ │ @ instruction: 0x46144674 │ │ │ │ strmi r4, [ip], #-1650 @ 0xfffff98e │ │ │ │ svccc 0x0001f911 │ │ │ │ @ instruction: 0xf383fab3 │ │ │ │ - b 0x14db1e4 │ │ │ │ + b 0x14db16c │ │ │ │ @ instruction: 0xf1c31353 │ │ │ │ @ instruction: 0xf80c0300 │ │ │ │ mvnsle r3, r1, lsl #30 │ │ │ │ stmdble r7, {r1, r2, r4, r7, r8, sl, lr} │ │ │ │ - ldc 8, cr1, [pc, #524] @ 0x10a980 │ │ │ │ + ldc 8, cr1, [pc, #524] @ 0x10a908 │ │ │ │ vstmia r3!, {d7-d10} │ │ │ │ - bne 0x7a9384 │ │ │ │ + bne 0x7a930c │ │ │ │ ldmle sl!, {r1, r2, r4, r7, r8, sl, lr}^ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd10 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ - blx 0x18f7be0 │ │ │ │ + blx 0x18f7b68 │ │ │ │ vmull.p8 , d18, d2 │ │ │ │ - bcs 0x192fac │ │ │ │ + bcs 0x192f34 │ │ │ │ cdpeq 1, 0, cr15, cr1, cr14, {0} │ │ │ │ mrrcne 15, 1, fp, r3, cr8 │ │ │ │ mvnscc pc, r1, lsl #2 │ │ │ │ @ instruction: 0x0eceea4f │ │ │ │ - ldclcc 1, cr15, [pc] @ 0x10a7bc │ │ │ │ + ldclcc 1, cr15, [pc] @ 0x10a744 │ │ │ │ sbcseq fp, fp, r5, lsl pc │ │ │ │ @ instruction: 0x461c4674 │ │ │ │ strmi r4, [ip], #-1651 @ 0xfffff98d │ │ │ │ svccs 0x0001f811 │ │ │ │ vhsub.u8 d20, d18, d17 │ │ │ │ @ instruction: 0xf80c12c0 │ │ │ │ mvnsle r2, r1, lsl #30 │ │ │ │ stmdble r7, {r1, r2, r3, r4, r7, r8, sl, lr} │ │ │ │ - ldc 4, cr4, [pc, #12] @ 0x10a7ec │ │ │ │ + ldc 4, cr4, [pc, #12] @ 0x10a774 │ │ │ │ fstmiax r3!, {d7-d9} @ Deprecated │ │ │ │ - bne 0x7a93f0 │ │ │ │ + bne 0x7a9378 │ │ │ │ ldmle sl!, {r1, r2, r4, r7, r8, sl, lr}^ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd10 │ │ │ │ ... │ │ │ │ - blx 0x18f7c48 │ │ │ │ + blx 0x18f7bd0 │ │ │ │ vmull.p8 , d18, d2 │ │ │ │ - bcs 0x193014 │ │ │ │ + bcs 0x192f9c │ │ │ │ cdpeq 1, 0, cr15, cr1, cr14, {0} │ │ │ │ mrrcne 15, 1, fp, r3, cr8 │ │ │ │ mvnscc pc, r1, lsl #2 │ │ │ │ @ instruction: 0x0eceea4f │ │ │ │ - ldclcc 1, cr15, [pc] @ 0x10a824 │ │ │ │ + ldclcc 1, cr15, [pc] @ 0x10a7ac │ │ │ │ sbcseq fp, fp, r5, lsl pc │ │ │ │ @ instruction: 0x461c4674 │ │ │ │ strmi r4, [ip], #-1651 @ 0xfffff98d │ │ │ │ svccs 0x0001f911 │ │ │ │ @ instruction: 0xf04f2a00 │ │ │ │ svclt 0x00c832ff │ │ │ │ adcmi r2, r1, #0, 4 │ │ │ │ svccs 0x0001f80c │ │ │ │ ldrmi sp, [lr, #500] @ 0x1f4 │ │ │ │ strmi sp, [r3], #-2311 @ 0xfffff6f9 │ │ │ │ - blvc 0x305ecc │ │ │ │ - blvc 0x1c5ae0 │ │ │ │ + blvc 0x305e54 │ │ │ │ + blvc 0x1c5a68 │ │ │ │ ldrmi r1, [r6, #2586] @ 0xa1a │ │ │ │ strdcs sp, [r0], -sl │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ - blx 0x18f7cb8 │ │ │ │ + blx 0x18f7c40 │ │ │ │ vmull.p8 , d18, d2 │ │ │ │ - bcs 0x193084 │ │ │ │ + bcs 0x19300c │ │ │ │ cdpeq 1, 0, cr15, cr1, cr14, {0} │ │ │ │ mrrcne 15, 1, fp, r3, cr8 │ │ │ │ mvnscc pc, r1, lsl #2 │ │ │ │ @ instruction: 0x0eceea4f │ │ │ │ - ldclcc 1, cr15, [pc] @ 0x10a894 │ │ │ │ + ldclcc 1, cr15, [pc] @ 0x10a81c │ │ │ │ sbcseq fp, fp, r5, lsl pc │ │ │ │ @ instruction: 0x461c4674 │ │ │ │ strmi r4, [ip], #-1651 @ 0xfffff98d │ │ │ │ svccs 0x0001f911 │ │ │ │ @ instruction: 0xf04f2a00 │ │ │ │ svclt 0x00d832ff │ │ │ │ adcmi r2, r1, #0, 4 │ │ │ │ svccs 0x0001f80c │ │ │ │ ldrmi sp, [lr, #500] @ 0x1f4 │ │ │ │ strmi sp, [r3], #-2311 @ 0xfffff6f9 │ │ │ │ - blvc 0x305f3c │ │ │ │ - blvc 0x1c5b50 │ │ │ │ + blvc 0x305ec4 │ │ │ │ + blvc 0x1c5ad8 │ │ │ │ ldrmi r1, [r6, #2586] @ 0xa1a │ │ │ │ strdcs sp, [r0], -sl │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ - blx 0x18f7d28 │ │ │ │ + blx 0x18f7cb0 │ │ │ │ vmull.p8 , d18, d2 │ │ │ │ - bcs 0x1930f4 │ │ │ │ + bcs 0x19307c │ │ │ │ cdpeq 1, 0, cr15, cr1, cr14, {0} │ │ │ │ andcc fp, r1, #24, 30 @ 0x60 │ │ │ │ mvnscc pc, r1, lsl #2 │ │ │ │ @ instruction: 0x0eceea4f │ │ │ │ - ldclcc 1, cr15, [pc] @ 0x10a904 │ │ │ │ + ldclcc 1, cr15, [pc] @ 0x10a88c │ │ │ │ sbcseq fp, r2, r5, lsl pc │ │ │ │ @ instruction: 0x46144674 │ │ │ │ strmi r4, [ip], #-1650 @ 0xfffff98e │ │ │ │ svccc 0x0001f811 │ │ │ │ mvnseq pc, #131 @ 0x83 │ │ │ │ vhsub.u8 d20, d19, d17 │ │ │ │ @ instruction: 0xf80c13c0 │ │ │ │ mvnsle r3, r1, lsl #30 │ │ │ │ stmdble r7, {r1, r2, r4, r7, r8, sl, lr} │ │ │ │ - ldc 8, cr1, [pc, #524] @ 0x10ab38 │ │ │ │ + ldc 8, cr1, [pc, #524] @ 0x10aac0 │ │ │ │ vstmia r3!, {d7-d10} │ │ │ │ - bne 0x7a953c │ │ │ │ + bne 0x7a94c4 │ │ │ │ ldmle sl!, {r1, r2, r4, r7, r8, sl, lr}^ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd10 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ - blx 0x18f7d98 │ │ │ │ + blx 0x18f7d20 │ │ │ │ vmull.p8 , d18, d2 │ │ │ │ - bcs 0x193164 │ │ │ │ + bcs 0x1930ec │ │ │ │ cdpeq 1, 0, cr15, cr1, cr14, {0} │ │ │ │ andcc fp, r1, #24, 30 @ 0x60 │ │ │ │ stceq 1, cr15, [r2], {160} @ 0xa0 │ │ │ │ @ instruction: 0x0eceea4f │ │ │ │ sbcseq fp, r2, r5, lsl pc │ │ │ │ @ instruction: 0x46144674 │ │ │ │ stccc 6, cr4, [r2], {114} @ 0x72 │ │ │ │ stmdbcc r2, {r2, r3, sl, lr} │ │ │ │ svccc 0x0002f931 │ │ │ │ @ instruction: 0xf383fab3 │ │ │ │ - b 0x14db410 │ │ │ │ + b 0x14db398 │ │ │ │ @ instruction: 0xf1c31353 │ │ │ │ @ instruction: 0xf82c0300 │ │ │ │ mvnsle r3, r2, lsl #30 │ │ │ │ stmdble r7, {r1, r2, r4, r7, r8, sl, lr} │ │ │ │ - ldc 8, cr1, [pc, #524] @ 0x10abac │ │ │ │ + ldc 8, cr1, [pc, #524] @ 0x10ab34 │ │ │ │ fstmiax r3!, {d7-d9} @ Deprecated │ │ │ │ - bne 0x7a95b0 │ │ │ │ + bne 0x7a9538 │ │ │ │ ldmle sl!, {r1, r2, r4, r7, r8, sl, lr}^ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd10 │ │ │ │ ... │ │ │ │ - blx 0x18f7e08 │ │ │ │ + blx 0x18f7d90 │ │ │ │ vmull.p8 , d18, d2 │ │ │ │ - bcs 0x1931d4 │ │ │ │ + bcs 0x19315c │ │ │ │ cdpeq 1, 0, cr15, cr1, cr14, {0} │ │ │ │ mrrcne 15, 1, fp, r3, cr8 │ │ │ │ stceq 1, cr15, [r2], {160} @ 0xa0 │ │ │ │ @ instruction: 0x0eceea4f │ │ │ │ sbcseq fp, fp, r5, lsl pc │ │ │ │ @ instruction: 0x461c4674 │ │ │ │ stccc 6, cr4, [r2], {115} @ 0x73 │ │ │ │ stmdbcc r2, {r2, r3, sl, lr} │ │ │ │ svccs 0x0002f831 │ │ │ │ vhsub.u8 d20, d18, d17 │ │ │ │ @ instruction: 0xf82c32c0 │ │ │ │ mvnsle r2, r2, lsl #30 │ │ │ │ stmdble r7, {r1, r2, r3, r4, r7, r8, sl, lr} │ │ │ │ - ldc 4, cr4, [pc, #12] @ 0x10aa14 │ │ │ │ + ldc 4, cr4, [pc, #12] @ 0x10a99c │ │ │ │ fstmiax r3!, {d7-d9} @ Deprecated │ │ │ │ - bne 0x7a9618 │ │ │ │ + bne 0x7a95a0 │ │ │ │ ldmle sl!, {r1, r2, r4, r7, r8, sl, lr}^ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd10 │ │ │ │ ... │ │ │ │ - blx 0x18f7e70 │ │ │ │ + blx 0x18f7df8 │ │ │ │ vmull.p8 , d18, d2 │ │ │ │ - bcs 0x19323c │ │ │ │ + bcs 0x1931c4 │ │ │ │ cdpeq 1, 0, cr15, cr1, cr14, {0} │ │ │ │ mrrcne 15, 1, fp, r3, cr8 │ │ │ │ stceq 1, cr15, [r2], {160} @ 0xa0 │ │ │ │ @ instruction: 0x0eceea4f │ │ │ │ sbcseq fp, fp, r5, lsl pc │ │ │ │ @ instruction: 0x461c4674 │ │ │ │ stccc 6, cr4, [r2], {115} @ 0x73 │ │ │ │ @@ -256419,26 +256390,26 @@ │ │ │ │ svccs 0x0002f931 │ │ │ │ @ instruction: 0xf04f2a00 │ │ │ │ svclt 0x00c832ff │ │ │ │ adcmi r2, r1, #0, 4 │ │ │ │ svccs 0x0002f82c │ │ │ │ ldrmi sp, [lr, #500] @ 0x1f4 │ │ │ │ strmi sp, [r3], #-2311 @ 0xfffff6f9 │ │ │ │ - blvc 0x3060f4 │ │ │ │ - blvc 0x1c5d08 │ │ │ │ + blvc 0x30607c │ │ │ │ + blvc 0x1c5c90 │ │ │ │ ldrmi r1, [r6, #2586] @ 0xa1a │ │ │ │ strdcs sp, [r0], -sl │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ - blx 0x18f7ee0 │ │ │ │ + blx 0x18f7e68 │ │ │ │ vmull.p8 , d18, d2 │ │ │ │ - bcs 0x1932ac │ │ │ │ + bcs 0x193234 │ │ │ │ cdpeq 1, 0, cr15, cr1, cr14, {0} │ │ │ │ mrrcne 15, 1, fp, r3, cr8 │ │ │ │ stceq 1, cr15, [r2], {160} @ 0xa0 │ │ │ │ @ instruction: 0x0eceea4f │ │ │ │ sbcseq fp, fp, r5, lsl pc │ │ │ │ @ instruction: 0x461c4674 │ │ │ │ stccc 6, cr4, [r2], {115} @ 0x73 │ │ │ │ @@ -256446,42 +256417,42 @@ │ │ │ │ svccs 0x0002f931 │ │ │ │ @ instruction: 0xf04f2a00 │ │ │ │ svclt 0x00d832ff │ │ │ │ adcmi r2, r1, #0, 4 │ │ │ │ svccs 0x0002f82c │ │ │ │ ldrmi sp, [lr, #500] @ 0x1f4 │ │ │ │ strmi sp, [r3], #-2311 @ 0xfffff6f9 │ │ │ │ - blvc 0x306164 │ │ │ │ - blvc 0x1c5d78 │ │ │ │ + blvc 0x3060ec │ │ │ │ + blvc 0x1c5d00 │ │ │ │ ldrmi r1, [r6, #2586] @ 0xa1a │ │ │ │ strdcs sp, [r0], -sl │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ - blx 0x18f7f50 │ │ │ │ + blx 0x18f7ed8 │ │ │ │ vmull.p8 , d18, d2 │ │ │ │ - bcs 0x19331c │ │ │ │ + bcs 0x1932a4 │ │ │ │ cdpeq 1, 0, cr15, cr1, cr14, {0} │ │ │ │ andcc fp, r1, #24, 30 @ 0x60 │ │ │ │ stceq 1, cr15, [r2], {160} @ 0xa0 │ │ │ │ @ instruction: 0x0eceea4f │ │ │ │ sbcseq fp, r2, r5, lsl pc │ │ │ │ @ instruction: 0x46144674 │ │ │ │ stccc 6, cr4, [r2], {114} @ 0x72 │ │ │ │ stmdbcc r2, {r2, r3, sl, lr} │ │ │ │ svccc 0x0002f831 │ │ │ │ adcmi r4, r1, #1811939331 @ 0x6c000003 │ │ │ │ biccc pc, r0, #201326593 @ 0xc000001 │ │ │ │ svccc 0x0002f82c │ │ │ │ ldrmi sp, [r6, #502] @ 0x1f6 │ │ │ │ stmne r3, {r0, r1, r2, r8, fp, ip, lr, pc} │ │ │ │ - blvc 0x2c61d0 │ │ │ │ - blvc 0x1c5de4 │ │ │ │ + blvc 0x2c6158 │ │ │ │ + blvc 0x1c5d6c │ │ │ │ ldrmi r1, [r6, #2586] @ 0xa1a │ │ │ │ strdcs sp, [r0], -sl │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ ... │ │ │ │ stccs 3, cr15, [r1], {195} @ 0xc3 │ │ │ │ @@ -256493,23 +256464,23 @@ │ │ │ │ strbeq lr, [r5, #2639] @ 0xa4f │ │ │ │ mvnscc pc, r1, lsl #2 │ │ │ │ sbcseq fp, fp, r4, lsl pc │ │ │ │ cdpne 6, 5, cr4, cr0, cr11, {1} │ │ │ │ stmiane pc, {r1, r2, r5, r6, r9, sl, fp, ip}^ @ │ │ │ │ svcgt 0x0001f911 │ │ │ │ svc 0x0001f910 │ │ │ │ - bl 0xfec1c344 │ │ │ │ + bl 0xfec1c2cc │ │ │ │ svclt 0x00c8020e │ │ │ │ andeq lr, ip, #178176 @ 0x2b800 │ │ │ │ @ instruction: 0xf80642b9 │ │ │ │ mvnsle r2, r1, lsl #30 │ │ │ │ stmdble r7, {r0, r2, r3, r4, r7, r9, lr} │ │ │ │ andcs r4, r0, r3, lsr #8 │ │ │ │ stmia r3!, {r8, sp}^ │ │ │ │ - blne 0x78afd4 │ │ │ │ + blne 0x78af5c │ │ │ │ ldmle sl!, {r0, r2, r4, r7, r9, lr}^ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bdf0 │ │ │ │ stccs 3, cr15, [r1], {195} @ 0xc3 │ │ │ │ sbcslt fp, sp, #240, 10 @ 0x3c000000 │ │ │ │ @@ -256521,15 +256492,15 @@ │ │ │ │ andeq pc, r2, r2, lsr #3 │ │ │ │ sbcseq fp, fp, r4, lsl pc │ │ │ │ cdpne 6, 10, cr4, cr6, cr11, {1} │ │ │ │ @ instruction: 0xf93118cf │ │ │ │ @ instruction: 0xf930cb02 │ │ │ │ strbmi lr, [r6, #3842]! @ 0xf02 │ │ │ │ andeq lr, lr, #172, 22 @ 0x2b000 │ │ │ │ - bl 0xfecbab3c │ │ │ │ + bl 0xfecbaac4 │ │ │ │ adcsmi r0, r9, #12, 4 @ 0xc0000000 │ │ │ │ svccs 0x0002f826 │ │ │ │ addsmi sp, sp, #1073741884 @ 0x4000003c │ │ │ │ strtmi sp, [r3], #-2311 @ 0xfffff6f9 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ smlatteq r2, r3, r8, lr │ │ │ │ addsmi r1, r5, #26624 @ 0x6800 │ │ │ │ @@ -256544,17 +256515,17 @@ │ │ │ │ @ instruction: 0xf10cbf18 │ │ │ │ strmi r0, [r4], -r1, lsl #6 │ │ │ │ strbeq lr, [r5, #2639] @ 0xa4f │ │ │ │ svclt 0x0014468c │ │ │ │ @ instruction: 0x462b00db │ │ │ │ cdpeq 1, 0, cr15, cr4, cr2, {5} │ │ │ │ stmiane pc, {r1, r2, r8, r9, sl, fp, ip}^ @ │ │ │ │ - blcs 0x248de8 │ │ │ │ + blcs 0x248d70 │ │ │ │ svcne 0x0004f85e │ │ │ │ - bl 0xfe99b6c4 │ │ │ │ + bl 0xfe99b64c │ │ │ │ svclt 0x00c80001 │ │ │ │ ldrmi r1, [ip, #2696]! @ 0xa88 │ │ │ │ svceq 0x0004f846 │ │ │ │ addsmi sp, sp, #-2147483588 @ 0x8000003c │ │ │ │ strtmi sp, [r3], #-2311 @ 0xfffff6f9 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ smlatteq r2, r3, r8, lr │ │ │ │ @@ -256565,39 +256536,39 @@ │ │ │ │ ldcllt 12, cr0, [r0] │ │ │ │ stccs 3, cr15, [r1], {195} @ 0xc3 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ @ instruction: 0xf1bcb2df │ │ │ │ @ instruction: 0xf1070f02 │ │ │ │ svclt 0x00180701 │ │ │ │ stceq 1, cr15, [r1], {12} │ │ │ │ - b 0x14dc4e0 │ │ │ │ + b 0x14dc468 │ │ │ │ @ instruction: 0xf1a207c7 │ │ │ │ svclt 0x00140e08 │ │ │ │ vstmiaeq ip, {s29-s107} │ │ │ │ @ instruction: 0xf1a046bc │ │ │ │ - bl 0x14bd00 │ │ │ │ + bl 0x14bc88 │ │ │ │ and r0, r7, ip, lsl #16 │ │ │ │ @ instruction: 0xf8441ac3 │ │ │ │ - bl 0x1a9a90c │ │ │ │ + bl 0x1a9a894 │ │ │ │ strbmi r0, [r1, #-514] @ 0xfffffdfe │ │ │ │ andsle r6, r2, r2, rrx │ │ │ │ svceq 0x0008f85e │ │ │ │ andcc lr, r0, #3424256 @ 0x344000 │ │ │ │ @ instruction: 0xf8de3108 │ │ │ │ addmi r6, r3, #4 │ │ │ │ stmdbeq r6, {r1, r4, r5, r6, r8, r9, fp, sp, lr, pc} │ │ │ │ - bne 0x801cbc │ │ │ │ + bne 0x801c44 │ │ │ │ svccc 0x0008f844 │ │ │ │ andeq lr, r6, #100352 @ 0x18800 │ │ │ │ rsbvs r4, r2, r1, asr #10 │ │ │ │ strbmi sp, [r7, #-492]! @ 0xfffffe14 │ │ │ │ - bl 0x281140 │ │ │ │ + bl 0x2810c8 │ │ │ │ andcs r0, r0, ip, lsl #6 │ │ │ │ stmia r3!, {r8, sp}^ │ │ │ │ - blne 0x178b134 │ │ │ │ + blne 0x178b0bc │ │ │ │ ldmle sl!, {r0, r1, r2, r4, r7, r9, lr}^ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ mvnshi lr, #12386304 @ 0xbd0000 │ │ │ │ stccs 3, cr15, [r1], {195} @ 0xc3 │ │ │ │ sbcslt fp, sp, #240, 10 @ 0x3c000000 │ │ │ │ @@ -256608,23 +256579,23 @@ │ │ │ │ strbeq lr, [r5, #2639] @ 0xa4f │ │ │ │ mvnscc pc, r1, lsl #2 │ │ │ │ sbcseq fp, fp, r4, lsl pc │ │ │ │ cdpne 6, 5, cr4, cr0, cr11, {1} │ │ │ │ stmiane pc, {r1, r2, r5, r6, r9, sl, fp, ip}^ @ │ │ │ │ svcgt 0x0001f811 │ │ │ │ svc 0x0001f810 │ │ │ │ - bl 0xfec1c510 │ │ │ │ + bl 0xfec1c498 │ │ │ │ svclt 0x0088020e │ │ │ │ andeq lr, ip, #178176 @ 0x2b800 │ │ │ │ @ instruction: 0xf80642b9 │ │ │ │ mvnsle r2, r1, lsl #30 │ │ │ │ stmdble r7, {r0, r2, r3, r4, r7, r9, lr} │ │ │ │ andcs r4, r0, r3, lsr #8 │ │ │ │ stmia r3!, {r8, sp}^ │ │ │ │ - blne 0x78b1a0 │ │ │ │ + blne 0x78b128 │ │ │ │ ldmle sl!, {r0, r2, r4, r7, r9, lr}^ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bdf0 │ │ │ │ stccs 3, cr15, [r1], {195} @ 0xc3 │ │ │ │ sbcslt fp, sp, #240, 10 @ 0x3c000000 │ │ │ │ @@ -256636,15 +256607,15 @@ │ │ │ │ andeq pc, r2, r2, lsr #3 │ │ │ │ sbcseq fp, fp, r4, lsl pc │ │ │ │ cdpne 6, 10, cr4, cr6, cr11, {1} │ │ │ │ @ instruction: 0xf83118cf │ │ │ │ @ instruction: 0xf830cb02 │ │ │ │ strbmi lr, [r6, #3842]! @ 0xf02 │ │ │ │ andeq lr, lr, #172, 22 @ 0x2b000 │ │ │ │ - bl 0xfecbac08 │ │ │ │ + bl 0xfecbab90 │ │ │ │ adcsmi r0, r9, #12, 4 @ 0xc0000000 │ │ │ │ svccs 0x0002f826 │ │ │ │ addsmi sp, sp, #1073741884 @ 0x4000003c │ │ │ │ strtmi sp, [r3], #-2311 @ 0xfffff6f9 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ smlatteq r2, r3, r8, lr │ │ │ │ addsmi r1, r5, #26624 @ 0x6800 │ │ │ │ @@ -256659,17 +256630,17 @@ │ │ │ │ @ instruction: 0xf10cbf18 │ │ │ │ strmi r0, [r4], -r1, lsl #6 │ │ │ │ strbeq lr, [r5, #2639] @ 0xa4f │ │ │ │ svclt 0x0014468c │ │ │ │ @ instruction: 0x462b00db │ │ │ │ cdpeq 1, 0, cr15, cr4, cr2, {5} │ │ │ │ stmiane pc, {r1, r2, r8, r9, sl, fp, ip}^ @ │ │ │ │ - blcs 0x248fb4 │ │ │ │ + blcs 0x248f3c │ │ │ │ svcne 0x0004f85e │ │ │ │ - bl 0xfe99b890 │ │ │ │ + bl 0xfe99b818 │ │ │ │ svclt 0x00880001 │ │ │ │ ldrmi r1, [ip, #2696]! @ 0xa88 │ │ │ │ svceq 0x0004f846 │ │ │ │ addsmi sp, sp, #-2147483588 @ 0x8000003c │ │ │ │ strtmi sp, [r3], #-2311 @ 0xfffff6f9 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ smlatteq r2, r3, r8, lr │ │ │ │ @@ -256680,124 +256651,124 @@ │ │ │ │ ldcllt 12, cr0, [r0] │ │ │ │ stccs 3, cr15, [r1], {195} @ 0xc3 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ @ instruction: 0xf1bcb2df │ │ │ │ @ instruction: 0xf1070f02 │ │ │ │ svclt 0x00180701 │ │ │ │ stceq 1, cr15, [r1], {12} │ │ │ │ - b 0x14dc6ac │ │ │ │ + b 0x14dc634 │ │ │ │ @ instruction: 0xf1a207c7 │ │ │ │ svclt 0x00140e08 │ │ │ │ vstmiaeq ip, {s29-s107} │ │ │ │ @ instruction: 0xf1a046bc │ │ │ │ - bl 0x14becc │ │ │ │ + bl 0x14be54 │ │ │ │ and r0, r7, ip, lsl #16 │ │ │ │ @ instruction: 0xf8441ac3 │ │ │ │ - bl 0x1a9aad8 │ │ │ │ + bl 0x1a9aa60 │ │ │ │ strbmi r0, [r1, #-514] @ 0xfffffdfe │ │ │ │ andsle r6, r2, r2, rrx │ │ │ │ svceq 0x0008f85e │ │ │ │ andcc lr, r0, #3424256 @ 0x344000 │ │ │ │ @ instruction: 0xf8de3108 │ │ │ │ addmi r6, r3, #4 │ │ │ │ stmdbeq r6, {r1, r4, r5, r6, r8, r9, fp, sp, lr, pc} │ │ │ │ - bne 0x7ffe88 │ │ │ │ + bne 0x7ffe10 │ │ │ │ svccc 0x0008f844 │ │ │ │ andeq lr, r6, #100352 @ 0x18800 │ │ │ │ rsbvs r4, r2, r1, asr #10 │ │ │ │ strbmi sp, [r7, #-492]! @ 0xfffffe14 │ │ │ │ - bl 0x28130c │ │ │ │ + bl 0x281294 │ │ │ │ andcs r0, r0, ip, lsl #6 │ │ │ │ stmia r3!, {r8, sp}^ │ │ │ │ - blne 0x178b300 │ │ │ │ + blne 0x178b288 │ │ │ │ ldmle sl!, {r0, r1, r2, r4, r7, r9, lr}^ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ mvnshi lr, #12386304 @ 0xbd0000 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ cdpcs 3, 0, cr15, cr1, cr3, {6} │ │ │ │ @ instruction: 0xf1beb2de │ │ │ │ @ instruction: 0xf1060f02 │ │ │ │ svclt 0x00180601 │ │ │ │ cdpeq 1, 0, cr15, cr1, cr14, {0} │ │ │ │ - b 0x14dc738 │ │ │ │ + b 0x14dc6c0 │ │ │ │ @ instruction: 0xf10406c6 │ │ │ │ svclt 0x00143cff │ │ │ │ @ instruction: 0x0eceea4f │ │ │ │ mcrne 6, 2, r4, cr13, cr6, {5} │ │ │ │ - bl 0x41287c │ │ │ │ + bl 0x412804 │ │ │ │ @ instruction: 0xf915080e │ │ │ │ @ instruction: 0xf9102f01 │ │ │ │ @ instruction: 0xf91c1f01 │ │ │ │ addmi r7, sl, #1, 30 │ │ │ │ movweq lr, #7074 @ 0x1ba2 │ │ │ │ - bne 0xfe3fae34 │ │ │ │ + bne 0xfe3fadbc │ │ │ │ ldrtmi r4, [fp], #-1476 @ 0xfffffa3c │ │ │ │ andcc pc, r0, ip, lsl #17 │ │ │ │ ldrbmi sp, [r6, #-495]! @ 0xfffffe11 │ │ │ │ - bl 0x241384 │ │ │ │ + bl 0x24130c │ │ │ │ andcs r0, r0, lr, lsl #6 │ │ │ │ stmia r3!, {r8, sp}^ │ │ │ │ - blne 0x78b378 │ │ │ │ + blne 0x78b300 │ │ │ │ ldmle sl!, {r1, r2, r4, r7, r9, lr}^ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ vsli.64 , q8, #3 │ │ │ │ sbcslt r2, ip, #1048576 @ 0x100000 │ │ │ │ @ instruction: 0xf1042e02 │ │ │ │ svclt 0x00180401 │ │ │ │ @ instruction: 0xf1a13601 │ │ │ │ - b 0x14cb3a4 │ │ │ │ + b 0x14cb32c │ │ │ │ @ instruction: 0xf1a204c4 │ │ │ │ svclt 0x00140202 │ │ │ │ @ instruction: 0x462600f6 │ │ │ │ @ instruction: 0xf9311987 │ │ │ │ @ instruction: 0xf932cf02 │ │ │ │ @ instruction: 0xf930ef02 │ │ │ │ ldrbmi r5, [r4, #2818]! @ 0xb02 │ │ │ │ movweq lr, #60332 @ 0xebac │ │ │ │ - bl 0xfecbaea0 │ │ │ │ + bl 0xfecbae28 │ │ │ │ adcsmi r0, r8, #12, 6 @ 0x30000000 │ │ │ │ @ instruction: 0xf820442b │ │ │ │ mvnle r3, r2, lsl #24 │ │ │ │ stmdble r7, {r2, r4, r5, r7, r9, lr} │ │ │ │ - blvc 0x346650 │ │ │ │ + blvc 0x3465d8 │ │ │ │ vstmia r0!, {s2-s51} │ │ │ │ stmne r3, {r1, r8, r9, fp, ip, sp, lr} │ │ │ │ ldmle sl!, {r2, r3, r4, r7, r9, lr}^ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bdf0 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ vsli.64 , q8, #3 │ │ │ │ sbcslt r2, ip, #1048576 @ 0x100000 │ │ │ │ @ instruction: 0xf1042e02 │ │ │ │ svclt 0x00180401 │ │ │ │ @ instruction: 0xf1a13601 │ │ │ │ - b 0x14ce824 │ │ │ │ + b 0x14ce7ac │ │ │ │ @ instruction: 0xf1a204c4 │ │ │ │ svclt 0x00140c04 │ │ │ │ @ instruction: 0x462600f6 │ │ │ │ @ instruction: 0xf85e1987 │ │ │ │ @ instruction: 0xf85c2f04 │ │ │ │ @ instruction: 0xf8501f04 │ │ │ │ addmi r5, sl, #4, 22 @ 0x1000 │ │ │ │ movweq lr, #7074 @ 0x1ba2 │ │ │ │ - bne 0xfe3faf18 │ │ │ │ + bne 0xfe3faea0 │ │ │ │ strtmi r4, [fp], #-696 @ 0xfffffd48 │ │ │ │ stccc 8, cr15, [r4], {64} @ 0x40 │ │ │ │ adcsmi sp, r4, #-1073741765 @ 0xc000003b │ │ │ │ @ instruction: 0xed9fd907 │ │ │ │ - bne 0xda9c68 │ │ │ │ - blvc 0x1c62d0 │ │ │ │ + bne 0xda9bf0 │ │ │ │ + blvc 0x1c6258 │ │ │ │ addsmi r1, ip, #8585216 @ 0x830000 │ │ │ │ strdcs sp, [r0], -sl │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldcllt 12, cr0, [r0] │ │ │ │ ... │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ @@ -256806,34 +256777,34 @@ │ │ │ │ streq pc, [r1, #-261] @ 0xfffffefb │ │ │ │ @ instruction: 0x3601bf18 │ │ │ │ cdpeq 1, 0, cr15, cr8, cr1, {5} │ │ │ │ strbeq lr, [r5, #2639] @ 0xa4f │ │ │ │ stceq 1, cr15, [r8], {162} @ 0xa2 │ │ │ │ rscseq fp, r6, r4, lsl pc │ │ │ │ stmibne r7, {r1, r2, r3, r5, r9, sl, lr} │ │ │ │ - bne 0xff4030c4 │ │ │ │ + bne 0xff40304c │ │ │ │ andeq lr, r2, #107520 @ 0x1a400 │ │ │ │ @ instruction: 0xf840191b │ │ │ │ - bl 0x119a0c4 │ │ │ │ + bl 0x119a04c │ │ │ │ adcsmi r0, r8, #8, 4 @ 0x80000000 │ │ │ │ stccs 8, cr15, [r4], {64} @ 0x40 │ │ │ │ @ instruction: 0xf85ed013 │ │ │ │ @ instruction: 0xf85c3f08 │ │ │ │ ldmib r0, {r3, r8, r9, sl, fp, ip}^ │ │ │ │ addmi r4, fp, #0, 16 │ │ │ │ ldrdcs pc, [r4], -lr │ │ │ │ andeq pc, r8, r0, lsl #2 │ │ │ │ ldrdls pc, [r4], -ip │ │ │ │ - beq 0x385e94 │ │ │ │ - bne 0x180205c │ │ │ │ + beq 0x385e1c │ │ │ │ + bne 0x1801fe4 │ │ │ │ andeq lr, r9, #100352 @ 0x18800 │ │ │ │ adcsmi lr, r5, #59244544 @ 0x3880000 │ │ │ │ @ instruction: 0xf04fd909 │ │ │ │ @ instruction: 0xf04f0800 │ │ │ │ - bne 0xe8d4e4 │ │ │ │ + bne 0xe8d46c │ │ │ │ stmdbhi r2, {r5, r6, r7, fp, sp, lr, pc} │ │ │ │ addsmi r1, sp, #2146304 @ 0x20c000 │ │ │ │ strdcs sp, [r0], -sl │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ svclt 0x000087f0 │ │ │ │ @@ -256844,82 +256815,82 @@ │ │ │ │ svclt 0x00180601 │ │ │ │ stceq 1, cr15, [r1], {12} │ │ │ │ mvnscc pc, #0, 2 │ │ │ │ strbeq lr, [r6], pc, asr #20 │ │ │ │ svclt 0x00144605 │ │ │ │ vstmiaeq ip, {s29-s107} │ │ │ │ mcrne 6, 2, r4, cr15, cr4, {5} │ │ │ │ - bl 0x1d2a80 │ │ │ │ + bl 0x1d2a08 │ │ │ │ @ instruction: 0xf817080c │ │ │ │ @ instruction: 0xf8142f01 │ │ │ │ @ instruction: 0xf9131f01 │ │ │ │ addsmi lr, r1, #1, 30 │ │ │ │ andeq lr, r1, r2, lsr #23 │ │ │ │ - bne 0xfe33af68 │ │ │ │ + bne 0xfe33aef0 │ │ │ │ strmi r4, [r6], #1347 @ 0x543 │ │ │ │ and pc, r0, r3, lsl #17 │ │ │ │ strbmi sp, [r6, #-495]! @ 0xfffffe11 │ │ │ │ - bl 0x281578 │ │ │ │ + bl 0x281500 │ │ │ │ andcs r0, r0, ip, lsl #6 │ │ │ │ stmia r3!, {r8, sp}^ │ │ │ │ - blne 0x178b56c │ │ │ │ + blne 0x178b4f4 │ │ │ │ ldmle sl!, {r1, r2, r4, r7, r9, lr}^ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ vsli.64 , q8, #3 │ │ │ │ sbcslt r2, sp, #1048576 @ 0x100000 │ │ │ │ @ instruction: 0xf1052e02 │ │ │ │ svclt 0x00180501 │ │ │ │ @ instruction: 0xf1a13601 │ │ │ │ - b 0x14cc198 │ │ │ │ + b 0x14cc120 │ │ │ │ @ instruction: 0xf1a205c5 │ │ │ │ svclt 0x00140102 │ │ │ │ @ instruction: 0x462e00f6 │ │ │ │ @ instruction: 0xf8341987 │ │ │ │ @ instruction: 0xf831cf02 │ │ │ │ @ instruction: 0xf830ef02 │ │ │ │ strbmi r3, [r6, #2818]! @ 0xb02 │ │ │ │ andeq lr, lr, #172, 22 @ 0x2b000 │ │ │ │ - bl 0xfecbafd4 │ │ │ │ + bl 0xfecbaf5c │ │ │ │ adcsmi r0, r8, #12, 4 @ 0xc0000000 │ │ │ │ @ instruction: 0xf8204413 │ │ │ │ mvnle r3, r2, lsl #24 │ │ │ │ stmdble r7, {r0, r2, r4, r5, r7, r9, lr} │ │ │ │ - blvc 0x306844 │ │ │ │ + blvc 0x3067cc │ │ │ │ vstmia r0!, {s2-s51} │ │ │ │ stmne r3, {r1, r8, r9, fp, ip, sp, lr} │ │ │ │ ldmle sl!, {r0, r2, r3, r4, r7, r9, lr}^ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bdf0 │ │ │ │ ... │ │ │ │ vsli.64 , q8, #3 │ │ │ │ sbcslt r2, ip, #1048576 @ 0x100000 │ │ │ │ @ instruction: 0xf1042e02 │ │ │ │ svclt 0x00180401 │ │ │ │ @ instruction: 0xf1a13601 │ │ │ │ - b 0x14cea14 │ │ │ │ + b 0x14ce99c │ │ │ │ @ instruction: 0xf1a204c4 │ │ │ │ svclt 0x00140c04 │ │ │ │ @ instruction: 0x462600f6 │ │ │ │ @ instruction: 0xf85e1987 │ │ │ │ @ instruction: 0xf85c2f04 │ │ │ │ @ instruction: 0xf8501f04 │ │ │ │ addmi r5, sl, #4, 22 @ 0x1000 │ │ │ │ movweq lr, #7074 @ 0x1ba2 │ │ │ │ - bne 0xfe3faf08 │ │ │ │ + bne 0xfe3fae90 │ │ │ │ strtmi r4, [fp], #-696 @ 0xfffffd48 │ │ │ │ stccc 8, cr15, [r4], {64} @ 0x40 │ │ │ │ adcsmi sp, r4, #-1073741765 @ 0xc000003b │ │ │ │ @ instruction: 0xed9fd907 │ │ │ │ - bne 0xda9e58 │ │ │ │ - blvc 0x1c64c0 │ │ │ │ + bne 0xda9de0 │ │ │ │ + blvc 0x1c6448 │ │ │ │ addsmi r1, ip, #8585216 @ 0x830000 │ │ │ │ strdcs sp, [r0], -sl │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldcllt 12, cr0, [r0] │ │ │ │ ... │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ @@ -256928,34 +256899,34 @@ │ │ │ │ streq pc, [r1, #-261] @ 0xfffffefb │ │ │ │ @ instruction: 0x3601bf18 │ │ │ │ cdpeq 1, 0, cr15, cr8, cr1, {5} │ │ │ │ strbeq lr, [r5, #2639] @ 0xa4f │ │ │ │ stceq 1, cr15, [r8], {162} @ 0xa2 │ │ │ │ rscseq fp, r6, r4, lsl pc │ │ │ │ stmibne r7, {r1, r2, r3, r5, r9, sl, lr} │ │ │ │ - bne 0xff4032b4 │ │ │ │ + bne 0xff40323c │ │ │ │ andeq lr, r2, #107520 @ 0x1a400 │ │ │ │ @ instruction: 0xf840191b │ │ │ │ - bl 0x119a2b4 │ │ │ │ + bl 0x119a23c │ │ │ │ adcsmi r0, r8, #8, 4 @ 0x80000000 │ │ │ │ stccs 8, cr15, [r4], {64} @ 0x40 │ │ │ │ @ instruction: 0xf85ed013 │ │ │ │ @ instruction: 0xf85c3f08 │ │ │ │ ldmib r0, {r3, r8, r9, sl, fp, ip}^ │ │ │ │ addmi r4, fp, #0, 16 │ │ │ │ ldrdcs pc, [r4], -lr │ │ │ │ andeq pc, r8, r0, lsl #2 │ │ │ │ ldrdls pc, [r4], -ip │ │ │ │ - beq 0x386084 │ │ │ │ - bne 0x180024c │ │ │ │ + beq 0x38600c │ │ │ │ + bne 0x18001d4 │ │ │ │ andeq lr, r9, #100352 @ 0x18800 │ │ │ │ adcsmi lr, r5, #59244544 @ 0x3880000 │ │ │ │ @ instruction: 0xf04fd909 │ │ │ │ @ instruction: 0xf04f0800 │ │ │ │ - bne 0xe8d6d4 │ │ │ │ + bne 0xe8d65c │ │ │ │ stmdbhi r2, {r5, r6, r7, fp, sp, lr, pc} │ │ │ │ addsmi r1, sp, #2146304 @ 0x20c000 │ │ │ │ strdcs sp, [r0], -sl │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ svclt 0x000087f0 │ │ │ │ @@ -256970,61 +256941,61 @@ │ │ │ │ @ instruction: 0xf04f9345 │ │ │ │ @ instruction: 0xf10d0300 │ │ │ │ vst2.8 {d16-d19}, [pc :64], r7 │ │ │ │ smlabbcs r0, r0, r2, r7 │ │ │ │ andeq pc, pc, r3, lsr #32 │ │ │ │ vmlal.u , d20, d3[5] │ │ │ │ @ instruction: 0xf1992401 │ │ │ │ - @ instruction: 0x2c02e9d4 │ │ │ │ + @ instruction: 0x2c02e9d0 │ │ │ │ strcc fp, [r1], #-3864 @ 0xfffff0e8 │ │ │ │ streq pc, [r1, -r7, lsl #2] │ │ │ │ rsceq fp, r2, r8, lsl pc │ │ │ │ strbeq lr, [r7, pc, asr #20] │ │ │ │ andls fp, r0, #20, 30 @ 0x50 │ │ │ │ strbmi r9, [r1, #1792] @ 0x700 │ │ │ │ - b 0x14f1b4c │ │ │ │ + b 0x14f1ad4 │ │ │ │ umaalle r0, r2, r2, r5 │ │ │ │ @ instruction: 0x970146d3 │ │ │ │ @ instruction: 0xf1a92400 │ │ │ │ @ instruction: 0xf10a0702 │ │ │ │ @ instruction: 0xf83a0a02 │ │ │ │ ldrtmi r1, [r2], -r4, lsr #32 │ │ │ │ eoreq pc, r4, fp, lsr r8 @ │ │ │ │ @ instruction: 0xf7183401 │ │ │ │ - adcmi pc, r5, #1856 @ 0x740 │ │ │ │ + adcmi pc, r5, #5696 @ 0x1640 │ │ │ │ svceq 0x0002f827 │ │ │ │ svcls 0x0001dcf3 │ │ │ │ - bleq 0x1285fa0 │ │ │ │ + bleq 0x1285f28 │ │ │ │ @ instruction: 0xf1082400 │ │ │ │ @ instruction: 0xf83a0a02 │ │ │ │ ldrtmi r1, [r2], -r4, lsr #32 │ │ │ │ eoreq pc, r4, r8, lsr r8 @ │ │ │ │ @ instruction: 0xf7183401 │ │ │ │ - adcmi pc, r5, #704 @ 0x2c0 │ │ │ │ - bleq 0x1c9444 │ │ │ │ - blls 0x142768 │ │ │ │ + adcmi pc, r5, #4544 @ 0x11c0 │ │ │ │ + bleq 0x1c93cc │ │ │ │ + blls 0x1426f0 │ │ │ │ stmdble r8, {r0, r1, r2, r3, r4, r7, r9, lr} │ │ │ │ andcs r4, r0, fp, asr #8 │ │ │ │ stmia r3!, {r8, sp}^ │ │ │ │ - bl 0xfe9cb7b4 │ │ │ │ + bl 0xfe9cb73c │ │ │ │ addsmi r0, r7, #-1879048192 @ 0x90000000 │ │ │ │ - blmi 0x481798 │ │ │ │ - blls 0x1265420 │ │ │ │ + blmi 0x481720 │ │ │ │ + blls 0x12653a8 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ tstle r1, r0, lsl #6 │ │ │ │ andcs fp, r0, r7, asr #32 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf44f8ff0 │ │ │ │ strbmi r7, [r9], -r0, lsl #7 │ │ │ │ - blx 0x1fc7a8a │ │ │ │ + blx 0x1ec7a12 │ │ │ │ ldr r4, [r5, r0, lsl #13]! │ │ │ │ - stc2 1, cr15, [r8, #-680] @ 0xfffffd58 │ │ │ │ + stc2 1, cr15, [r4, #-680] @ 0xfffffd58 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ cdpeq 8, 12, cr15, cr0, cr12, {6} │ │ │ │ ldrmi fp, [lr], -r7, asr #1 │ │ │ │ @ instruction: 0x46814b38 │ │ │ │ @@ -257033,61 +257004,61 @@ │ │ │ │ @ instruction: 0xf04f9345 │ │ │ │ @ instruction: 0xf10d0300 │ │ │ │ vst2.8 {d16-d19}, [pc :64], r7 │ │ │ │ smlabbcs r0, r0, r2, r7 │ │ │ │ andeq pc, pc, r3, lsr #32 │ │ │ │ vmlal.u , d20, d3[5] │ │ │ │ @ instruction: 0xf1992401 │ │ │ │ - @ instruction: 0x2c02e956 │ │ │ │ + @ instruction: 0x2c02e952 │ │ │ │ strcc fp, [r1], #-3864 @ 0xfffff0e8 │ │ │ │ streq pc, [r1, -r7, lsl #2] │ │ │ │ rsceq fp, r2, r8, lsl pc │ │ │ │ strbeq lr, [r7, pc, asr #20] │ │ │ │ andls fp, r0, #20, 30 @ 0x50 │ │ │ │ strbmi r9, [r1, #1792] @ 0x700 │ │ │ │ - b 0x14f1c48 │ │ │ │ + b 0x14f1bd0 │ │ │ │ ldrdle r0, [r2], #-82 @ 0xffffffae │ │ │ │ @ instruction: 0x970146d3 │ │ │ │ @ instruction: 0xf1a92400 │ │ │ │ @ instruction: 0xf10a0704 │ │ │ │ @ instruction: 0xf85a0a04 │ │ │ │ @ instruction: 0x46321034 │ │ │ │ eorseq pc, r4, fp, asr r8 @ │ │ │ │ @ instruction: 0xf7183401 │ │ │ │ - adcmi pc, r5, #42752 @ 0xa700 │ │ │ │ + adcmi pc, r5, #58112 @ 0xe300 │ │ │ │ svceq 0x0004f847 │ │ │ │ svcls 0x0001dcf3 │ │ │ │ - bleq 0xfe28609c │ │ │ │ + bleq 0xfe286024 │ │ │ │ @ instruction: 0xf1082400 │ │ │ │ @ instruction: 0xf85a0a04 │ │ │ │ @ instruction: 0x46321034 │ │ │ │ eorseq pc, r4, r8, asr r8 @ │ │ │ │ @ instruction: 0xf7183401 │ │ │ │ - adcmi pc, r5, #38144 @ 0x9500 │ │ │ │ - bleq 0x2495c0 │ │ │ │ - blls 0x142864 │ │ │ │ + adcmi pc, r5, #53504 @ 0xd100 │ │ │ │ + bleq 0x249548 │ │ │ │ + blls 0x1427ec │ │ │ │ stmdble r8, {r0, r1, r2, r3, r4, r7, r9, lr} │ │ │ │ andcs r4, r0, fp, asr #8 │ │ │ │ stmia r3!, {r8, sp}^ │ │ │ │ - bl 0xfe9cb8b0 │ │ │ │ + bl 0xfe9cb838 │ │ │ │ addsmi r0, r7, #-1879048192 @ 0x90000000 │ │ │ │ - blmi 0x481894 │ │ │ │ - blls 0x126551c │ │ │ │ + blmi 0x48181c │ │ │ │ + blls 0x12654a4 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ tstle r1, r0, lsl #6 │ │ │ │ andcs fp, r0, r7, asr #32 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf44f8ff0 │ │ │ │ strbmi r7, [r9], -r0, lsl #7 │ │ │ │ - blx 0x47b84 │ │ │ │ + blx 0xfff47b0c │ │ │ │ ldr r4, [r5, r0, lsl #13]! │ │ │ │ - stc2 1, cr15, [sl], {170} @ 0xaa │ │ │ │ + stc2 1, cr15, [r6], {170} @ 0xaa │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ cdpeq 8, 11, cr15, cr8, cr12, {6} │ │ │ │ ldrmi fp, [pc], -r9, asr #1 │ │ │ │ @ instruction: 0x46824b3d │ │ │ │ @@ -257097,65 +257068,65 @@ │ │ │ │ @ instruction: 0xf984fa5f │ │ │ │ movtls r6, #30747 @ 0x781b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ stmdbeq r1, {r0, r3, r8, ip, sp, lr, pc} │ │ │ │ tstpeq pc, #1073741827 @ p-variant is OBSOLETE @ 0x40000003 │ │ │ │ andeq pc, pc, r3, lsr #32 │ │ │ │ strcs pc, [r1], #-964 @ 0xfffffc3c │ │ │ │ - ldm r4, {r0, r3, r4, r7, r8, ip, sp, lr, pc}^ │ │ │ │ + ldm r0, {r0, r3, r4, r7, r8, ip, sp, lr, pc}^ │ │ │ │ stmibeq r9, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ stccs 6, cr4, [r2], {3} │ │ │ │ strcc sp, [r1], #-71 @ 0xffffffb9 │ │ │ │ rsceq r9, r4, r3, lsl #20 │ │ │ │ - b 0x14dcb88 │ │ │ │ + b 0x14dcb10 │ │ │ │ suble r1, fp, r4, lsl fp │ │ │ │ svceq 0x0000f1bb │ │ │ │ @ instruction: 0xf1aad01f │ │ │ │ strcs r0, [r0, #-2056] @ 0xfffff7f8 │ │ │ │ movwcs lr, #10710 @ 0x29d6 │ │ │ │ strcc r9, [r1, #-1792] @ 0xfffff900 │ │ │ │ strdeq lr, [r4, -r6] │ │ │ │ - stc2 7, cr15, [ip, #-96]! @ 0xffffffa0 │ │ │ │ + stc2l 7, cr15, [r8, #-96]! @ 0xffffffa0 │ │ │ │ stmib r8!, {r0, r1, r3, r5, r7, r8, sl, lr}^ │ │ │ │ mvnsle r0, r2, lsl #2 │ │ │ │ ldrdhi pc, [ip], -sp │ │ │ │ - bleq 0xff286198 │ │ │ │ + bleq 0xff286120 │ │ │ │ ldmib r8, {r9, sl, sp}^ │ │ │ │ strcc r2, [r1], -r2, lsl #6 │ │ │ │ strdeq lr, [r4, -r8] │ │ │ │ @ instruction: 0xf7189700 │ │ │ │ - adcsmi pc, r5, #1728 @ 0x6c0 │ │ │ │ + adcsmi pc, r5, #5568 @ 0x15c0 │ │ │ │ smlatteq r2, fp, r8, lr │ │ │ │ strbmi sp, [ip, #-499] @ 0xfffffe0d │ │ │ │ ldrbmi fp, [r4], #-3902 @ 0xfffff0c2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ stmia r4!, {r0, r2, r9, ip, lr, pc}^ │ │ │ │ - bl 0xfea0b9a4 │ │ │ │ + bl 0xfea0b92c │ │ │ │ ldrmi r0, [r9, #778] @ 0x30a │ │ │ │ - blmi 0x641988 │ │ │ │ - blls 0x12e5610 │ │ │ │ + blmi 0x641910 │ │ │ │ + blls 0x12e5598 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ tstle lr, r0, lsl #6 │ │ │ │ andcs fp, r0, r9, asr #32 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ - bls 0x1ef588 │ │ │ │ - blne 0x785f08 │ │ │ │ + bls 0x1ef510 │ │ │ │ + blne 0x785e90 │ │ │ │ mulle r4, r2, r5 │ │ │ │ @ instruction: 0xf1bb464c │ │ │ │ @ instruction: 0xd1b80f00 │ │ │ │ strbmi lr, [ip], -r3, ror #15 │ │ │ │ stmdbls r3, {r3, r4, r9, sl, lr} │ │ │ │ orrvc pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ @ instruction: 0xf1aa4622 │ │ │ │ - andls pc, r3, r5, ror sl @ │ │ │ │ + andls pc, r3, r1, ror sl @ │ │ │ │ @ instruction: 0xf1aae7aa │ │ │ │ - svclt 0x0000fc03 │ │ │ │ + svclt 0x0000fbff │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ cdpeq 8, 12, cr15, cr0, cr12, {6} │ │ │ │ ldrmi fp, [lr], -r7, asr #1 │ │ │ │ @ instruction: 0x46814b38 │ │ │ │ @@ -257164,61 +257135,61 @@ │ │ │ │ @ instruction: 0xf04f9345 │ │ │ │ @ instruction: 0xf10d0300 │ │ │ │ vst2.8 {d16-d19}, [pc :64], r7 │ │ │ │ smlabbcs r0, r0, r2, r7 │ │ │ │ andeq pc, pc, r3, lsr #32 │ │ │ │ vmlal.u , d20, d3[5] │ │ │ │ @ instruction: 0xf1992401 │ │ │ │ - stccs 8, cr14, [r2], {80} @ 0x50 │ │ │ │ + stccs 8, cr14, [r2], {76} @ 0x4c │ │ │ │ strcc fp, [r1], #-3864 @ 0xfffff0e8 │ │ │ │ streq pc, [r1, -r7, lsl #2] │ │ │ │ rsceq fp, r2, r8, lsl pc │ │ │ │ strbeq lr, [r7, pc, asr #20] │ │ │ │ andls fp, r0, #20, 30 @ 0x50 │ │ │ │ strbmi r9, [r1, #1792] @ 0x700 │ │ │ │ - b 0x14f1e54 │ │ │ │ + b 0x14f1ddc │ │ │ │ umaalle r0, r2, r2, r5 │ │ │ │ @ instruction: 0x970146d3 │ │ │ │ @ instruction: 0xf1a92400 │ │ │ │ @ instruction: 0xf10a0702 │ │ │ │ @ instruction: 0xf83a0a02 │ │ │ │ ldrtmi r1, [r2], -r4, lsr #32 │ │ │ │ eoreq pc, r4, fp, lsr r8 @ │ │ │ │ @ instruction: 0xf72c3401 │ │ │ │ - adcmi pc, r5, #63, 30 @ 0xfc │ │ │ │ + adcmi pc, r5, #492 @ 0x1ec │ │ │ │ svceq 0x0002f827 │ │ │ │ svcls 0x0001dcf3 │ │ │ │ - bleq 0x12862a8 │ │ │ │ + bleq 0x1286230 │ │ │ │ @ instruction: 0xf1082400 │ │ │ │ @ instruction: 0xf83a0a02 │ │ │ │ ldrtmi r1, [r2], -r4, lsr #32 │ │ │ │ eoreq pc, r4, r8, lsr r8 @ │ │ │ │ @ instruction: 0xf72c3401 │ │ │ │ - adcmi pc, r5, #45, 30 @ 0xb4 │ │ │ │ - bleq 0x1c974c │ │ │ │ - blls 0x142a70 │ │ │ │ + adcmi pc, r5, #420 @ 0x1a4 │ │ │ │ + bleq 0x1c96d4 │ │ │ │ + blls 0x1429f8 │ │ │ │ stmdble r8, {r0, r1, r2, r3, r4, r7, r9, lr} │ │ │ │ andcs r4, r0, fp, asr #8 │ │ │ │ stmia r3!, {r8, sp}^ │ │ │ │ - bl 0xfe9cbabc │ │ │ │ + bl 0xfe9cba44 │ │ │ │ addsmi r0, r7, #-1879048192 @ 0x90000000 │ │ │ │ - blmi 0x481aa0 │ │ │ │ - blls 0x1265728 │ │ │ │ + blmi 0x481a28 │ │ │ │ + blls 0x12656b0 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ tstle r1, r0, lsl #6 │ │ │ │ andcs fp, r0, r7, asr #32 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf44f8ff0 │ │ │ │ strbmi r7, [r9], -r0, lsl #7 │ │ │ │ - @ instruction: 0xf9f6f1aa │ │ │ │ + @ instruction: 0xf9f2f1aa │ │ │ │ ldr r4, [r5, r0, lsl #13]! │ │ │ │ - blx 0xfe247d9a │ │ │ │ + blx 0xfe147d22 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ cdpeq 8, 12, cr15, cr0, cr12, {6} │ │ │ │ ldrmi fp, [lr], -r7, asr #1 │ │ │ │ @ instruction: 0x46814b38 │ │ │ │ @@ -257227,61 +257198,61 @@ │ │ │ │ @ instruction: 0xf04f9345 │ │ │ │ @ instruction: 0xf10d0300 │ │ │ │ vst2.8 {d16-d19}, [pc :64], r7 │ │ │ │ smlabbcs r0, r0, r2, r7 │ │ │ │ andeq pc, pc, r3, lsr #32 │ │ │ │ vmlal.u , d20, d3[5] │ │ │ │ @ instruction: 0xf1982401 │ │ │ │ - stccs 15, cr14, [r2], {210} @ 0xd2 │ │ │ │ + stccs 15, cr14, [r2], {206} @ 0xce │ │ │ │ strcc fp, [r1], #-3864 @ 0xfffff0e8 │ │ │ │ streq pc, [r1, -r7, lsl #2] │ │ │ │ rsceq fp, r2, r8, lsl pc │ │ │ │ strbeq lr, [r7, pc, asr #20] │ │ │ │ andls fp, r0, #20, 30 @ 0x50 │ │ │ │ strbmi r9, [r1, #1792] @ 0x700 │ │ │ │ - b 0x14f1f50 │ │ │ │ + b 0x14f1ed8 │ │ │ │ ldrdle r0, [r2], #-82 @ 0xffffffae │ │ │ │ @ instruction: 0x970146d3 │ │ │ │ @ instruction: 0xf1a92400 │ │ │ │ @ instruction: 0xf10a0704 │ │ │ │ @ instruction: 0xf85a0a04 │ │ │ │ @ instruction: 0x46321034 │ │ │ │ eorseq pc, r4, fp, asr r8 @ │ │ │ │ @ instruction: 0xf72c3401 │ │ │ │ - adcmi pc, r5, #1, 30 │ │ │ │ + adcmi pc, r5, #61, 30 @ 0xf4 │ │ │ │ svceq 0x0004f847 │ │ │ │ svcls 0x0001dcf3 │ │ │ │ - bleq 0xfe2863a4 │ │ │ │ + bleq 0xfe28632c │ │ │ │ @ instruction: 0xf1082400 │ │ │ │ @ instruction: 0xf85a0a04 │ │ │ │ @ instruction: 0x46321034 │ │ │ │ eorseq pc, r4, r8, asr r8 @ │ │ │ │ @ instruction: 0xf72c3401 │ │ │ │ - adcmi pc, r5, #3824 @ 0xef0 │ │ │ │ - bleq 0x2498c8 │ │ │ │ - blls 0x142b6c │ │ │ │ + adcmi pc, r5, #43, 30 @ 0xac │ │ │ │ + bleq 0x249850 │ │ │ │ + blls 0x142af4 │ │ │ │ stmdble r8, {r0, r1, r2, r3, r4, r7, r9, lr} │ │ │ │ andcs r4, r0, fp, asr #8 │ │ │ │ stmia r3!, {r8, sp}^ │ │ │ │ - bl 0xfe9cbbb8 │ │ │ │ + bl 0xfe9cbb40 │ │ │ │ addsmi r0, r7, #-1879048192 @ 0x90000000 │ │ │ │ - blmi 0x481b9c │ │ │ │ - blls 0x1265824 │ │ │ │ + blmi 0x481b24 │ │ │ │ + blls 0x12657ac │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ tstle r1, r0, lsl #6 │ │ │ │ andcs fp, r0, r7, asr #32 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf44f8ff0 │ │ │ │ strbmi r7, [r9], -r0, lsl #7 │ │ │ │ - @ instruction: 0xf978f1aa │ │ │ │ + @ instruction: 0xf974f1aa │ │ │ │ ldr r4, [r5, r0, lsl #13]! │ │ │ │ - blx 0x2c7e96 │ │ │ │ + blx 0x1c7e1e │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ cdpeq 8, 11, cr15, cr8, cr12, {6} │ │ │ │ ldrmi fp, [pc], -r9, asr #1 │ │ │ │ @ instruction: 0x46824b3d │ │ │ │ @@ -257291,65 +257262,65 @@ │ │ │ │ @ instruction: 0xf984fa5f │ │ │ │ movtls r6, #30747 @ 0x781b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ stmdbeq r1, {r0, r3, r8, ip, sp, lr, pc} │ │ │ │ tstpeq pc, #1073741827 @ p-variant is OBSOLETE @ 0x40000003 │ │ │ │ andeq pc, pc, r3, lsr #32 │ │ │ │ strcs pc, [r1], #-964 @ 0xfffffc3c │ │ │ │ - svc 0x0050f198 │ │ │ │ + svc 0x004cf198 │ │ │ │ stmibeq r9, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ stccs 6, cr4, [r2], {3} │ │ │ │ strcc sp, [r1], #-71 @ 0xffffffb9 │ │ │ │ rsceq r9, r4, r3, lsl #20 │ │ │ │ - b 0x14dce90 │ │ │ │ + b 0x14dce18 │ │ │ │ suble r1, fp, r4, lsl fp │ │ │ │ svceq 0x0000f1bb │ │ │ │ @ instruction: 0xf1aad01f │ │ │ │ strcs r0, [r0, #-2056] @ 0xfffff7f8 │ │ │ │ movwcs lr, #10710 @ 0x29d6 │ │ │ │ strcc r9, [r1, #-1792] @ 0xfffff900 │ │ │ │ strdeq lr, [r4, -r6] │ │ │ │ - cdp2 7, 10, cr15, cr6, cr12, {1} │ │ │ │ + cdp2 7, 14, cr15, cr2, cr12, {1} │ │ │ │ stmib r8!, {r0, r1, r3, r5, r7, r8, sl, lr}^ │ │ │ │ mvnsle r0, r2, lsl #2 │ │ │ │ ldrdhi pc, [ip], -sp │ │ │ │ - bleq 0xff2864a0 │ │ │ │ + bleq 0xff286428 │ │ │ │ ldmib r8, {r9, sl, sp}^ │ │ │ │ strcc r2, [r1], -r2, lsl #6 │ │ │ │ strdeq lr, [r4, -r8] │ │ │ │ @ instruction: 0xf72c9700 │ │ │ │ - adcsmi pc, r5, #2384 @ 0x950 │ │ │ │ + adcsmi pc, r5, #3344 @ 0xd10 │ │ │ │ smlatteq r2, fp, r8, lr │ │ │ │ strbmi sp, [ip, #-499] @ 0xfffffe0d │ │ │ │ ldrbmi fp, [r4], #-3902 @ 0xfffff0c2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ stmia r4!, {r0, r2, r9, ip, lr, pc}^ │ │ │ │ - bl 0xfea0bcac │ │ │ │ + bl 0xfea0bc34 │ │ │ │ ldrmi r0, [r9, #778] @ 0x30a │ │ │ │ - blmi 0x641c90 │ │ │ │ - blls 0x12e5918 │ │ │ │ + blmi 0x641c18 │ │ │ │ + blls 0x12e58a0 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ tstle lr, r0, lsl #6 │ │ │ │ andcs fp, r0, r9, asr #32 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ - bls 0x1ef890 │ │ │ │ - blne 0x786210 │ │ │ │ + bls 0x1ef818 │ │ │ │ + blne 0x786198 │ │ │ │ mulle r4, r2, r5 │ │ │ │ @ instruction: 0xf1bb464c │ │ │ │ @ instruction: 0xd1b80f00 │ │ │ │ strbmi lr, [ip], -r3, ror #15 │ │ │ │ stmdbls r3, {r3, r4, r9, sl, lr} │ │ │ │ orrvc pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ @ instruction: 0xf1aa4622 │ │ │ │ - strdls pc, [r3], -r1 │ │ │ │ + andls pc, r3, sp, ror #17 │ │ │ │ @ instruction: 0xf1aae7aa │ │ │ │ - svclt 0x0000fa7f │ │ │ │ + svclt 0x0000fa7b │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ cdpeq 8, 12, cr15, cr0, cr12, {6} │ │ │ │ ldrmi fp, [lr], -r7, asr #1 │ │ │ │ @ instruction: 0x46814b38 │ │ │ │ @@ -257358,61 +257329,61 @@ │ │ │ │ @ instruction: 0xf04f9345 │ │ │ │ @ instruction: 0xf10d0300 │ │ │ │ vst2.8 {d16-d19}, [pc :64], r7 │ │ │ │ smlabbcs r0, r0, r2, r7 │ │ │ │ andeq pc, pc, r3, lsr #32 │ │ │ │ vmlal.u , d20, d3[5] │ │ │ │ @ instruction: 0xf1982401 │ │ │ │ - stccs 14, cr14, [r2], {204} @ 0xcc │ │ │ │ + stccs 14, cr14, [r2], {200} @ 0xc8 │ │ │ │ strcc fp, [r1], #-3864 @ 0xfffff0e8 │ │ │ │ streq pc, [r1, -r7, lsl #2] │ │ │ │ rsceq fp, r2, r8, lsl pc │ │ │ │ strbeq lr, [r7, pc, asr #20] │ │ │ │ andls fp, r0, #20, 30 @ 0x50 │ │ │ │ strbmi r9, [r1, #1792] @ 0x700 │ │ │ │ - b 0x14f215c │ │ │ │ + b 0x14f20e4 │ │ │ │ umaalle r0, r2, r2, r5 │ │ │ │ @ instruction: 0x970146d3 │ │ │ │ @ instruction: 0xf1a92400 │ │ │ │ @ instruction: 0xf10a0702 │ │ │ │ @ instruction: 0xf83a0a02 │ │ │ │ ldrtmi r1, [r2], -r4, lsr #32 │ │ │ │ eoreq pc, r4, fp, lsr r8 @ │ │ │ │ @ instruction: 0xf72c3401 │ │ │ │ - adcmi pc, r5, #12992 @ 0x32c0 │ │ │ │ + adcmi pc, r5, #7, 28 @ 0x70 │ │ │ │ svceq 0x0002f827 │ │ │ │ svcls 0x0001dcf3 │ │ │ │ - bleq 0x12865b0 │ │ │ │ + bleq 0x1286538 │ │ │ │ @ instruction: 0xf1082400 │ │ │ │ @ instruction: 0xf83a0a02 │ │ │ │ ldrtmi r1, [r2], -r4, lsr #32 │ │ │ │ eoreq pc, r4, r8, lsr r8 @ │ │ │ │ @ instruction: 0xf72c3401 │ │ │ │ - adcmi pc, r5, #11840 @ 0x2e40 │ │ │ │ - bleq 0x1c9a54 │ │ │ │ - blls 0x142d78 │ │ │ │ + adcmi pc, r5, #15680 @ 0x3d40 │ │ │ │ + bleq 0x1c99dc │ │ │ │ + blls 0x142d00 │ │ │ │ stmdble r8, {r0, r1, r2, r3, r4, r7, r9, lr} │ │ │ │ andcs r4, r0, fp, asr #8 │ │ │ │ stmia r3!, {r8, sp}^ │ │ │ │ - bl 0xfe9cbdc4 │ │ │ │ + bl 0xfe9cbd4c │ │ │ │ addsmi r0, r7, #-1879048192 @ 0x90000000 │ │ │ │ - blmi 0x481da8 │ │ │ │ - blls 0x1265a30 │ │ │ │ + blmi 0x481d30 │ │ │ │ + blls 0x12659b8 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ tstle r1, r0, lsl #6 │ │ │ │ andcs fp, r0, r7, asr #32 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf44f8ff0 │ │ │ │ strbmi r7, [r9], -r0, lsl #7 │ │ │ │ - @ instruction: 0xf872f1aa │ │ │ │ + @ instruction: 0xf86ef1aa │ │ │ │ ldr r4, [r5, r0, lsl #13]! │ │ │ │ - blx 0x1480a0 │ │ │ │ + @ instruction: 0xf9fcf1aa │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ cdpeq 8, 12, cr15, cr0, cr12, {6} │ │ │ │ ldrmi fp, [lr], -r7, asr #1 │ │ │ │ @ instruction: 0x46814b38 │ │ │ │ @@ -257421,61 +257392,61 @@ │ │ │ │ @ instruction: 0xf04f9345 │ │ │ │ @ instruction: 0xf10d0300 │ │ │ │ vst2.8 {d16-d19}, [pc :64], r7 │ │ │ │ smlabbcs r0, r0, r2, r7 │ │ │ │ andeq pc, pc, r3, lsr #32 │ │ │ │ vmlal.u , d20, d3[5] │ │ │ │ @ instruction: 0xf1982401 │ │ │ │ - stccs 14, cr14, [r2], {78} @ 0x4e │ │ │ │ + stccs 14, cr14, [r2], {74} @ 0x4a │ │ │ │ strcc fp, [r1], #-3864 @ 0xfffff0e8 │ │ │ │ streq pc, [r1, -r7, lsl #2] │ │ │ │ rsceq fp, r2, r8, lsl pc │ │ │ │ strbeq lr, [r7, pc, asr #20] │ │ │ │ andls fp, r0, #20, 30 @ 0x50 │ │ │ │ strbmi r9, [r1, #1792] @ 0x700 │ │ │ │ - b 0x14f2258 │ │ │ │ + b 0x14f21e0 │ │ │ │ ldrdle r0, [r2], #-82 @ 0xffffffae │ │ │ │ @ instruction: 0x970146d3 │ │ │ │ @ instruction: 0xf1a92400 │ │ │ │ @ instruction: 0xf10a0704 │ │ │ │ @ instruction: 0xf85a0a04 │ │ │ │ @ instruction: 0x46321034 │ │ │ │ eorseq pc, r4, fp, asr r8 @ │ │ │ │ @ instruction: 0xf72c3401 │ │ │ │ - adcmi pc, r5, #9024 @ 0x2340 │ │ │ │ + adcmi pc, r5, #12864 @ 0x3240 │ │ │ │ svceq 0x0004f847 │ │ │ │ svcls 0x0001dcf3 │ │ │ │ - bleq 0xfe2866ac │ │ │ │ + bleq 0xfe286634 │ │ │ │ @ instruction: 0xf1082400 │ │ │ │ @ instruction: 0xf85a0a04 │ │ │ │ @ instruction: 0x46321034 │ │ │ │ eorseq pc, r4, r8, asr r8 @ │ │ │ │ @ instruction: 0xf72c3401 │ │ │ │ - adcmi pc, r5, #7872 @ 0x1ec0 │ │ │ │ - bleq 0x249bd0 │ │ │ │ - blls 0x142e74 │ │ │ │ + adcmi pc, r5, #11712 @ 0x2dc0 │ │ │ │ + bleq 0x249b58 │ │ │ │ + blls 0x142dfc │ │ │ │ stmdble r8, {r0, r1, r2, r3, r4, r7, r9, lr} │ │ │ │ andcs r4, r0, fp, asr #8 │ │ │ │ stmia r3!, {r8, sp}^ │ │ │ │ - bl 0xfe9cbec0 │ │ │ │ + bl 0xfe9cbe48 │ │ │ │ addsmi r0, r7, #-1879048192 @ 0x90000000 │ │ │ │ - blmi 0x481ea4 │ │ │ │ - blls 0x1265b2c │ │ │ │ + blmi 0x481e2c │ │ │ │ + blls 0x1265ab4 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ tstle r1, r0, lsl #6 │ │ │ │ andcs fp, r0, r7, asr #32 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf44f8ff0 │ │ │ │ strbmi r7, [r9], -r0, lsl #7 │ │ │ │ - @ instruction: 0xfff4f1a9 │ │ │ │ + @ instruction: 0xfff0f1a9 │ │ │ │ ldr r4, [r5, r0, lsl #13]! │ │ │ │ - @ instruction: 0xf982f1aa │ │ │ │ + @ instruction: 0xf97ef1aa │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ cdpeq 8, 11, cr15, cr8, cr12, {6} │ │ │ │ ldrmi fp, [pc], -r9, asr #1 │ │ │ │ @ instruction: 0x46824b3d │ │ │ │ @@ -257485,65 +257456,65 @@ │ │ │ │ @ instruction: 0xf984fa5f │ │ │ │ movtls r6, #30747 @ 0x781b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ stmdbeq r1, {r0, r3, r8, ip, sp, lr, pc} │ │ │ │ tstpeq pc, #1073741827 @ p-variant is OBSOLETE @ 0x40000003 │ │ │ │ andeq pc, pc, r3, lsr #32 │ │ │ │ strcs pc, [r1], #-964 @ 0xfffffc3c │ │ │ │ - stcl 1, cr15, [ip, #608] @ 0x260 │ │ │ │ + stcl 1, cr15, [r8, #608] @ 0x260 │ │ │ │ stmibeq r9, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ stccs 6, cr4, [r2], {3} │ │ │ │ strcc sp, [r1], #-71 @ 0xffffffb9 │ │ │ │ rsceq r9, r4, r3, lsl #20 │ │ │ │ - b 0x14dd198 │ │ │ │ + b 0x14dd120 │ │ │ │ suble r1, fp, r4, lsl fp │ │ │ │ svceq 0x0000f1bb │ │ │ │ @ instruction: 0xf1aad01f │ │ │ │ strcs r0, [r0, #-2056] @ 0xfffff7f8 │ │ │ │ movwcs lr, #10710 @ 0x29d6 │ │ │ │ strcc r9, [r1, #-1792] @ 0xfffff900 │ │ │ │ strdeq lr, [r4, -r6] │ │ │ │ - stc2 7, cr15, [r2, #176] @ 0xb0 │ │ │ │ + ldc2 7, cr15, [lr, #176]! @ 0xb0 │ │ │ │ stmib r8!, {r0, r1, r3, r5, r7, r8, sl, lr}^ │ │ │ │ mvnsle r0, r2, lsl #2 │ │ │ │ ldrdhi pc, [ip], -sp │ │ │ │ - bleq 0xff2867a8 │ │ │ │ + bleq 0xff286730 │ │ │ │ ldmib r8, {r9, sl, sp}^ │ │ │ │ strcc r2, [r1], -r2, lsl #6 │ │ │ │ strdeq lr, [r4, -r8] │ │ │ │ @ instruction: 0xf72c9700 │ │ │ │ - adcsmi pc, r5, #7232 @ 0x1c40 │ │ │ │ + adcsmi pc, r5, #11072 @ 0x2b40 │ │ │ │ smlatteq r2, fp, r8, lr │ │ │ │ strbmi sp, [ip, #-499] @ 0xfffffe0d │ │ │ │ ldrbmi fp, [r4], #-3902 @ 0xfffff0c2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ stmia r4!, {r0, r2, r9, ip, lr, pc}^ │ │ │ │ - bl 0xfea0bfb4 │ │ │ │ + bl 0xfea0bf3c │ │ │ │ ldrmi r0, [r9, #778] @ 0x30a │ │ │ │ - blmi 0x641f98 │ │ │ │ - blls 0x12e5c20 │ │ │ │ + blmi 0x641f20 │ │ │ │ + blls 0x12e5ba8 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ tstle lr, r0, lsl #6 │ │ │ │ andcs fp, r0, r9, asr #32 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ - bls 0x1efb98 │ │ │ │ - blne 0x786518 │ │ │ │ + bls 0x1efb20 │ │ │ │ + blne 0x7864a0 │ │ │ │ mulle r4, r2, r5 │ │ │ │ @ instruction: 0xf1bb464c │ │ │ │ @ instruction: 0xd1b80f00 │ │ │ │ strbmi lr, [ip], -r3, ror #15 │ │ │ │ stmdbls r3, {r3, r4, r9, sl, lr} │ │ │ │ orrvc pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ @ instruction: 0xf1a94622 │ │ │ │ - andls pc, r3, sp, ror #30 │ │ │ │ + andls pc, r3, r9, ror #30 │ │ │ │ @ instruction: 0xf1aae7aa │ │ │ │ - svclt 0x0000f8fb │ │ │ │ + svclt 0x0000f8f7 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ cdpeq 8, 12, cr15, cr0, cr12, {6} │ │ │ │ ldrmi fp, [lr], -r7, asr #1 │ │ │ │ @ instruction: 0x46814b38 │ │ │ │ @@ -257552,61 +257523,61 @@ │ │ │ │ @ instruction: 0xf04f9345 │ │ │ │ @ instruction: 0xf10d0300 │ │ │ │ vst2.8 {d16-d19}, [pc :64], r7 │ │ │ │ smlabbcs r0, r0, r2, r7 │ │ │ │ andeq pc, pc, r3, lsr #32 │ │ │ │ vmlal.u , d20, d3[5] │ │ │ │ @ instruction: 0xf1982401 │ │ │ │ - stccs 13, cr14, [r2], {72} @ 0x48 │ │ │ │ + stccs 13, cr14, [r2], {68} @ 0x44 │ │ │ │ strcc fp, [r1], #-3864 @ 0xfffff0e8 │ │ │ │ streq pc, [r1, -r7, lsl #2] │ │ │ │ rsceq fp, r2, r8, lsl pc │ │ │ │ strbeq lr, [r7, pc, asr #20] │ │ │ │ andls fp, r0, #20, 30 @ 0x50 │ │ │ │ strbmi r9, [r1, #1792] @ 0x700 │ │ │ │ - b 0x14f2464 │ │ │ │ + b 0x14f23ec │ │ │ │ umaalle r0, r2, r2, r5 │ │ │ │ @ instruction: 0x970146d3 │ │ │ │ @ instruction: 0xf1a92400 │ │ │ │ @ instruction: 0xf10a0702 │ │ │ │ @ instruction: 0xf83a0a02 │ │ │ │ ldrtmi r1, [r2], -r4, lsr #32 │ │ │ │ eoreq pc, r4, fp, lsr r8 @ │ │ │ │ @ instruction: 0xf72c3401 │ │ │ │ - adcmi pc, r5, #15104 @ 0x3b00 │ │ │ │ + adcmi pc, r5, #30464 @ 0x7700 │ │ │ │ svceq 0x0002f827 │ │ │ │ svcls 0x0001dcf3 │ │ │ │ - bleq 0x12868b8 │ │ │ │ + bleq 0x1286840 │ │ │ │ @ instruction: 0xf1082400 │ │ │ │ @ instruction: 0xf83a0a02 │ │ │ │ ldrtmi r1, [r2], -r4, lsr #32 │ │ │ │ eoreq pc, r4, r8, lsr r8 @ │ │ │ │ @ instruction: 0xf72c3401 │ │ │ │ - adcmi pc, r5, #10496 @ 0x2900 │ │ │ │ - bleq 0x1c9d5c │ │ │ │ - blls 0x143080 │ │ │ │ + adcmi pc, r5, #25856 @ 0x6500 │ │ │ │ + bleq 0x1c9ce4 │ │ │ │ + blls 0x143008 │ │ │ │ stmdble r8, {r0, r1, r2, r3, r4, r7, r9, lr} │ │ │ │ andcs r4, r0, fp, asr #8 │ │ │ │ stmia r3!, {r8, sp}^ │ │ │ │ - bl 0xfe9cc0cc │ │ │ │ + bl 0xfe9cc054 │ │ │ │ addsmi r0, r7, #-1879048192 @ 0x90000000 │ │ │ │ - blmi 0x4820b0 │ │ │ │ - blls 0x1265d38 │ │ │ │ + blmi 0x482038 │ │ │ │ + blls 0x1265cc0 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ tstle r1, r0, lsl #6 │ │ │ │ andcs fp, r0, r7, asr #32 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf44f8ff0 │ │ │ │ strbmi r7, [r9], -r0, lsl #7 │ │ │ │ - cdp2 1, 14, cr15, cr14, cr9, {5} │ │ │ │ + cdp2 1, 14, cr15, cr10, cr9, {5} │ │ │ │ ldr r4, [r5, r0, lsl #13]! │ │ │ │ - @ instruction: 0xf87cf1aa │ │ │ │ + @ instruction: 0xf878f1aa │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ cdpeq 8, 12, cr15, cr0, cr12, {6} │ │ │ │ ldrmi fp, [lr], -r7, asr #1 │ │ │ │ @ instruction: 0x46814b38 │ │ │ │ @@ -257615,61 +257586,61 @@ │ │ │ │ @ instruction: 0xf04f9345 │ │ │ │ @ instruction: 0xf10d0300 │ │ │ │ vst2.8 {d16-d19}, [pc :64], r7 │ │ │ │ smlabbcs r0, r0, r2, r7 │ │ │ │ andeq pc, pc, r3, lsr #32 │ │ │ │ vmlal.u , d20, d3[5] │ │ │ │ @ instruction: 0xf1982401 │ │ │ │ - stccs 12, cr14, [r2], {202} @ 0xca │ │ │ │ + stccs 12, cr14, [r2], {198} @ 0xc6 │ │ │ │ strcc fp, [r1], #-3864 @ 0xfffff0e8 │ │ │ │ streq pc, [r1, -r7, lsl #2] │ │ │ │ rsceq fp, r2, r8, lsl pc │ │ │ │ strbeq lr, [r7, pc, asr #20] │ │ │ │ andls fp, r0, #20, 30 @ 0x50 │ │ │ │ strbmi r9, [r1, #1792] @ 0x700 │ │ │ │ - b 0x14f2560 │ │ │ │ + b 0x14f24e8 │ │ │ │ ldrdle r0, [r2], #-82 @ 0xffffffae │ │ │ │ @ instruction: 0x970146d3 │ │ │ │ @ instruction: 0xf1a92400 │ │ │ │ @ instruction: 0xf10a0704 │ │ │ │ @ instruction: 0xf85a0a04 │ │ │ │ @ instruction: 0x46321034 │ │ │ │ eorseq pc, r4, fp, asr r8 @ │ │ │ │ @ instruction: 0xf72c3401 │ │ │ │ - adcmi pc, r5, #259072 @ 0x3f400 │ │ │ │ + adcmi pc, r5, #14592 @ 0x3900 │ │ │ │ svceq 0x0004f847 │ │ │ │ svcls 0x0001dcf3 │ │ │ │ - bleq 0xfe2869b4 │ │ │ │ + bleq 0xfe28693c │ │ │ │ @ instruction: 0xf1082400 │ │ │ │ @ instruction: 0xf85a0a04 │ │ │ │ @ instruction: 0x46321034 │ │ │ │ eorseq pc, r4, r8, asr r8 @ │ │ │ │ @ instruction: 0xf72c3401 │ │ │ │ - adcmi pc, r5, #240640 @ 0x3ac00 │ │ │ │ - bleq 0x249ed8 │ │ │ │ - blls 0x14317c │ │ │ │ + adcmi pc, r5, #9984 @ 0x2700 │ │ │ │ + bleq 0x249e60 │ │ │ │ + blls 0x143104 │ │ │ │ stmdble r8, {r0, r1, r2, r3, r4, r7, r9, lr} │ │ │ │ andcs r4, r0, fp, asr #8 │ │ │ │ stmia r3!, {r8, sp}^ │ │ │ │ - bl 0xfe9cc1c8 │ │ │ │ + bl 0xfe9cc150 │ │ │ │ addsmi r0, r7, #-1879048192 @ 0x90000000 │ │ │ │ - blmi 0x4821ac │ │ │ │ - blls 0x1265e34 │ │ │ │ + blmi 0x482134 │ │ │ │ + blls 0x1265dbc │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ tstle r1, r0, lsl #6 │ │ │ │ andcs fp, r0, r7, asr #32 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf44f8ff0 │ │ │ │ strbmi r7, [r9], -r0, lsl #7 │ │ │ │ - cdp2 1, 7, cr15, cr0, cr9, {5} │ │ │ │ + cdp2 1, 6, cr15, cr12, cr9, {5} │ │ │ │ ldr r4, [r5, r0, lsl #13]! │ │ │ │ - @ instruction: 0xfffef1a9 │ │ │ │ + @ instruction: 0xfffaf1a9 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ cdpeq 8, 11, cr15, cr8, cr12, {6} │ │ │ │ ldrmi fp, [pc], -r9, asr #1 │ │ │ │ @ instruction: 0x46824b3d │ │ │ │ @@ -257679,65 +257650,65 @@ │ │ │ │ @ instruction: 0xf984fa5f │ │ │ │ movtls r6, #30747 @ 0x781b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ stmdbeq r1, {r0, r3, r8, ip, sp, lr, pc} │ │ │ │ tstpeq pc, #1073741827 @ p-variant is OBSOLETE @ 0x40000003 │ │ │ │ andeq pc, pc, r3, lsr #32 │ │ │ │ strcs pc, [r1], #-964 @ 0xfffffc3c │ │ │ │ - mcrr 1, 9, pc, r8, cr8 @ │ │ │ │ + mcrr 1, 9, pc, r4, cr8 @ │ │ │ │ stmibeq r9, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ stccs 6, cr4, [r2], {3} │ │ │ │ strcc sp, [r1], #-71 @ 0xffffffb9 │ │ │ │ rsceq r9, r4, r3, lsl #20 │ │ │ │ - b 0x14dd4a0 │ │ │ │ + b 0x14dd428 │ │ │ │ suble r1, fp, r4, lsl fp │ │ │ │ svceq 0x0000f1bb │ │ │ │ @ instruction: 0xf1aad01f │ │ │ │ strcs r0, [r0, #-2056] @ 0xfffff7f8 │ │ │ │ movwcs lr, #10710 @ 0x29d6 │ │ │ │ strcc r9, [r1, #-1792] @ 0xfffff900 │ │ │ │ strdeq lr, [r4, -r6] │ │ │ │ - blx 0xfeec9b2a │ │ │ │ + blx 0xffdc9ab2 │ │ │ │ stmib r8!, {r0, r1, r3, r5, r7, r8, sl, lr}^ │ │ │ │ mvnsle r0, r2, lsl #2 │ │ │ │ ldrdhi pc, [ip], -sp │ │ │ │ - bleq 0xff286ab0 │ │ │ │ + bleq 0xff286a38 │ │ │ │ ldmib r8, {r9, sl, sp}^ │ │ │ │ strcc r2, [r1], -r2, lsl #6 │ │ │ │ strdeq lr, [r4, -r8] │ │ │ │ @ instruction: 0xf72c9700 │ │ │ │ - adcsmi pc, r5, #168960 @ 0x29400 │ │ │ │ + adcsmi pc, r5, #230400 @ 0x38400 │ │ │ │ smlatteq r2, fp, r8, lr │ │ │ │ strbmi sp, [ip, #-499] @ 0xfffffe0d │ │ │ │ ldrbmi fp, [r4], #-3902 @ 0xfffff0c2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ stmia r4!, {r0, r2, r9, ip, lr, pc}^ │ │ │ │ - bl 0xfea0c2bc │ │ │ │ + bl 0xfea0c244 │ │ │ │ ldrmi r0, [r9, #778] @ 0x30a │ │ │ │ - blmi 0x6422a0 │ │ │ │ - blls 0x12e5f28 │ │ │ │ + blmi 0x642228 │ │ │ │ + blls 0x12e5eb0 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ tstle lr, r0, lsl #6 │ │ │ │ andcs fp, r0, r9, asr #32 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ - bls 0x1efea0 │ │ │ │ - blne 0x786820 │ │ │ │ + bls 0x1efe28 │ │ │ │ + blne 0x7867a8 │ │ │ │ mulle r4, r2, r5 │ │ │ │ @ instruction: 0xf1bb464c │ │ │ │ @ instruction: 0xd1b80f00 │ │ │ │ strbmi lr, [ip], -r3, ror #15 │ │ │ │ stmdbls r3, {r3, r4, r9, sl, lr} │ │ │ │ orrvc pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ @ instruction: 0xf1a94622 │ │ │ │ - andls pc, r3, r9, ror #27 │ │ │ │ + andls pc, r3, r5, ror #27 │ │ │ │ @ instruction: 0xf1a9e7aa │ │ │ │ - svclt 0x0000ff77 │ │ │ │ + svclt 0x0000ff73 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ cdpeq 8, 12, cr15, cr0, cr12, {6} │ │ │ │ ldrmi fp, [lr], -r7, asr #1 │ │ │ │ @ instruction: 0x46814b38 │ │ │ │ @@ -257746,61 +257717,61 @@ │ │ │ │ @ instruction: 0xf04f9345 │ │ │ │ @ instruction: 0xf10d0300 │ │ │ │ vst2.8 {d16-d19}, [pc :64], r7 │ │ │ │ smlabbcs r0, r0, r2, r7 │ │ │ │ andeq pc, pc, r3, lsr #32 │ │ │ │ vmlal.u , d20, d3[5] │ │ │ │ @ instruction: 0xf1982401 │ │ │ │ - @ instruction: 0x2c02ebc4 │ │ │ │ + @ instruction: 0x2c02ebc0 │ │ │ │ strcc fp, [r1], #-3864 @ 0xfffff0e8 │ │ │ │ streq pc, [r1, -r7, lsl #2] │ │ │ │ rsceq fp, r2, r8, lsl pc │ │ │ │ strbeq lr, [r7, pc, asr #20] │ │ │ │ andls fp, r0, #20, 30 @ 0x50 │ │ │ │ strbmi r9, [r1, #1792] @ 0x700 │ │ │ │ - b 0x14f276c │ │ │ │ + b 0x14f26f4 │ │ │ │ umaalle r0, r2, r2, r5 │ │ │ │ @ instruction: 0x970146d3 │ │ │ │ @ instruction: 0xf1a92400 │ │ │ │ @ instruction: 0xf10a0702 │ │ │ │ @ instruction: 0xf83a0a02 │ │ │ │ ldrtmi r1, [r2], -r4, lsr #32 │ │ │ │ eoreq pc, r4, fp, lsr r8 @ │ │ │ │ @ instruction: 0xf72c3401 │ │ │ │ - adcmi pc, r5, #815104 @ 0xc7000 │ │ │ │ + adcmi pc, r5, #3072 @ 0xc00 │ │ │ │ svceq 0x0002f827 │ │ │ │ svcls 0x0001dcf3 │ │ │ │ - bleq 0x1286bc0 │ │ │ │ + bleq 0x1286b48 │ │ │ │ @ instruction: 0xf1082400 │ │ │ │ @ instruction: 0xf83a0a02 │ │ │ │ ldrtmi r1, [r2], -r4, lsr #32 │ │ │ │ eoreq pc, r4, r8, lsr r8 @ │ │ │ │ @ instruction: 0xf72c3401 │ │ │ │ - adcmi pc, r5, #741376 @ 0xb5000 │ │ │ │ - bleq 0x1ca064 │ │ │ │ - blls 0x143388 │ │ │ │ + adcmi pc, r5, #987136 @ 0xf1000 │ │ │ │ + bleq 0x1c9fec │ │ │ │ + blls 0x143310 │ │ │ │ stmdble r8, {r0, r1, r2, r3, r4, r7, r9, lr} │ │ │ │ andcs r4, r0, fp, asr #8 │ │ │ │ stmia r3!, {r8, sp}^ │ │ │ │ - bl 0xfe9cc3d4 │ │ │ │ + bl 0xfe9cc35c │ │ │ │ addsmi r0, r7, #-1879048192 @ 0x90000000 │ │ │ │ - blmi 0x4823b8 │ │ │ │ - blls 0x1266040 │ │ │ │ + blmi 0x482340 │ │ │ │ + blls 0x1265fc8 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ tstle r1, r0, lsl #6 │ │ │ │ andcs fp, r0, r7, asr #32 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf44f8ff0 │ │ │ │ strbmi r7, [r9], -r0, lsl #7 │ │ │ │ - stc2l 1, cr15, [sl, #-676]! @ 0xfffffd5c │ │ │ │ + stc2l 1, cr15, [r6, #-676]! @ 0xfffffd5c │ │ │ │ ldr r4, [r5, r0, lsl #13]! │ │ │ │ - cdp2 1, 15, cr15, cr8, cr9, {5} │ │ │ │ + cdp2 1, 15, cr15, cr4, cr9, {5} │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ cdpeq 8, 12, cr15, cr0, cr12, {6} │ │ │ │ ldrmi fp, [lr], -r7, asr #1 │ │ │ │ @ instruction: 0x46814b38 │ │ │ │ @@ -257809,61 +257780,61 @@ │ │ │ │ @ instruction: 0xf04f9345 │ │ │ │ @ instruction: 0xf10d0300 │ │ │ │ vst2.8 {d16-d19}, [pc :64], r7 │ │ │ │ smlabbcs r0, r0, r2, r7 │ │ │ │ andeq pc, pc, r3, lsr #32 │ │ │ │ vmlal.u , d20, d3[5] │ │ │ │ @ instruction: 0xf1982401 │ │ │ │ - @ instruction: 0x2c02eb46 │ │ │ │ + @ instruction: 0x2c02eb42 │ │ │ │ strcc fp, [r1], #-3864 @ 0xfffff0e8 │ │ │ │ streq pc, [r1, -r7, lsl #2] │ │ │ │ rsceq fp, r2, r8, lsl pc │ │ │ │ strbeq lr, [r7, pc, asr #20] │ │ │ │ andls fp, r0, #20, 30 @ 0x50 │ │ │ │ strbmi r9, [r1, #1792] @ 0x700 │ │ │ │ - b 0x14f2868 │ │ │ │ + b 0x14f27f0 │ │ │ │ ldrdle r0, [r2], #-82 @ 0xffffffae │ │ │ │ @ instruction: 0x970146d3 │ │ │ │ @ instruction: 0xf1a92400 │ │ │ │ @ instruction: 0xf10a0704 │ │ │ │ @ instruction: 0xf85a0a04 │ │ │ │ @ instruction: 0x46321034 │ │ │ │ eorseq pc, r4, fp, asr r8 @ │ │ │ │ @ instruction: 0xf72c3401 │ │ │ │ - adcmi pc, r5, #561152 @ 0x89000 │ │ │ │ + adcmi pc, r5, #806912 @ 0xc5000 │ │ │ │ svceq 0x0004f847 │ │ │ │ svcls 0x0001dcf3 │ │ │ │ - bleq 0xfe286cbc │ │ │ │ + bleq 0xfe286c44 │ │ │ │ @ instruction: 0xf1082400 │ │ │ │ @ instruction: 0xf85a0a04 │ │ │ │ @ instruction: 0x46321034 │ │ │ │ eorseq pc, r4, r8, asr r8 @ │ │ │ │ @ instruction: 0xf72c3401 │ │ │ │ - adcmi pc, r5, #487424 @ 0x77000 │ │ │ │ - bleq 0x24a1e0 │ │ │ │ - blls 0x143484 │ │ │ │ + adcmi pc, r5, #733184 @ 0xb3000 │ │ │ │ + bleq 0x24a168 │ │ │ │ + blls 0x14340c │ │ │ │ stmdble r8, {r0, r1, r2, r3, r4, r7, r9, lr} │ │ │ │ andcs r4, r0, fp, asr #8 │ │ │ │ stmia r3!, {r8, sp}^ │ │ │ │ - bl 0xfe9cc4d0 │ │ │ │ + bl 0xfe9cc458 │ │ │ │ addsmi r0, r7, #-1879048192 @ 0x90000000 │ │ │ │ - blmi 0x4824b4 │ │ │ │ - blls 0x126613c │ │ │ │ + blmi 0x48243c │ │ │ │ + blls 0x12660c4 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ tstle r1, r0, lsl #6 │ │ │ │ andcs fp, r0, r7, asr #32 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf44f8ff0 │ │ │ │ strbmi r7, [r9], -r0, lsl #7 │ │ │ │ - stc2l 1, cr15, [ip], #676 @ 0x2a4 │ │ │ │ + stc2l 1, cr15, [r8], #676 @ 0x2a4 │ │ │ │ ldr r4, [r5, r0, lsl #13]! │ │ │ │ - cdp2 1, 7, cr15, cr10, cr9, {5} │ │ │ │ + cdp2 1, 7, cr15, cr6, cr9, {5} │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ cdpeq 8, 11, cr15, cr8, cr12, {6} │ │ │ │ ldrmi fp, [pc], -r9, asr #1 │ │ │ │ @ instruction: 0x46824b3d │ │ │ │ @@ -257873,65 +257844,65 @@ │ │ │ │ @ instruction: 0xf984fa5f │ │ │ │ movtls r6, #30747 @ 0x781b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ stmdbeq r1, {r0, r3, r8, ip, sp, lr, pc} │ │ │ │ tstpeq pc, #1073741827 @ p-variant is OBSOLETE @ 0x40000003 │ │ │ │ andeq pc, pc, r3, lsr #32 │ │ │ │ strcs pc, [r1], #-964 @ 0xfffffc3c │ │ │ │ - b 0xff2487ac │ │ │ │ + b 0xff148734 │ │ │ │ stmibeq r9, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ stccs 6, cr4, [r2], {3} │ │ │ │ strcc sp, [r1], #-71 @ 0xffffffb9 │ │ │ │ rsceq r9, r4, r3, lsl #20 │ │ │ │ - b 0x14dd7a8 │ │ │ │ + b 0x14dd730 │ │ │ │ suble r1, fp, r4, lsl fp │ │ │ │ svceq 0x0000f1bb │ │ │ │ @ instruction: 0xf1aad01f │ │ │ │ strcs r0, [r0, #-2056] @ 0xfffff7f8 │ │ │ │ movwcs lr, #10710 @ 0x29d6 │ │ │ │ strcc r9, [r1, #-1792] @ 0xfffff900 │ │ │ │ strdeq lr, [r4, -r6] │ │ │ │ - blx 0xfe5c9e30 │ │ │ │ + blx 0xff4c9db8 │ │ │ │ stmib r8!, {r0, r1, r3, r5, r7, r8, sl, lr}^ │ │ │ │ mvnsle r0, r2, lsl #2 │ │ │ │ ldrdhi pc, [ip], -sp │ │ │ │ - bleq 0xff286db8 │ │ │ │ + bleq 0xff286d40 │ │ │ │ ldmib r8, {r9, sl, sp}^ │ │ │ │ strcc r2, [r1], -r2, lsl #6 │ │ │ │ strdeq lr, [r4, -r8] │ │ │ │ @ instruction: 0xf72c9700 │ │ │ │ - adcsmi pc, r5, #528384 @ 0x81000 │ │ │ │ + adcsmi pc, r5, #774144 @ 0xbd000 │ │ │ │ smlatteq r2, fp, r8, lr │ │ │ │ strbmi sp, [ip, #-499] @ 0xfffffe0d │ │ │ │ ldrbmi fp, [r4], #-3902 @ 0xfffff0c2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ stmia r4!, {r0, r2, r9, ip, lr, pc}^ │ │ │ │ - bl 0xfea0c5c4 │ │ │ │ + bl 0xfea0c54c │ │ │ │ ldrmi r0, [r9, #778] @ 0x30a │ │ │ │ - blmi 0x6425a8 │ │ │ │ - blls 0x12e6230 │ │ │ │ + blmi 0x642530 │ │ │ │ + blls 0x12e61b8 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ tstle lr, r0, lsl #6 │ │ │ │ andcs fp, r0, r9, asr #32 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ - bls 0x1f01a8 │ │ │ │ - blne 0x786b28 │ │ │ │ + bls 0x1f0130 │ │ │ │ + blne 0x786ab0 │ │ │ │ mulle r4, r2, r5 │ │ │ │ @ instruction: 0xf1bb464c │ │ │ │ @ instruction: 0xd1b80f00 │ │ │ │ strbmi lr, [ip], -r3, ror #15 │ │ │ │ stmdbls r3, {r3, r4, r9, sl, lr} │ │ │ │ orrvc pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ @ instruction: 0xf1a94622 │ │ │ │ - andls pc, r3, r5, ror #24 │ │ │ │ + andls pc, r3, r1, ror #24 │ │ │ │ @ instruction: 0xf1a9e7aa │ │ │ │ - svclt 0x0000fdf3 │ │ │ │ + svclt 0x0000fdef │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ cdpeq 8, 12, cr15, cr8, cr12, {6} │ │ │ │ vmla.i , , d3[1] │ │ │ │ @ instruction: 0xf10d2401 │ │ │ │ @@ -257940,15 +257911,15 @@ │ │ │ │ strmi r4, [r7], -lr, lsr #22 │ │ │ │ pkhbtmi r4, r8, r6, lsl #12 │ │ │ │ addvc pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ strbmi r2, [r8], -r0, lsl #2 │ │ │ │ movtls r6, #22555 @ 0x581b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ @ instruction: 0xf1983501 │ │ │ │ - @ instruction: 0x2c02ea40 │ │ │ │ + @ instruction: 0x2c02ea3c │ │ │ │ strcc fp, [r1], #-3864 @ 0xfffff0e8 │ │ │ │ strbeq lr, [r5, #2639] @ 0xa4f │ │ │ │ strtmi fp, [sl], -ip, lsl #30 │ │ │ │ adcsmi r0, r7, #226 @ 0xe2 │ │ │ │ ldrbeq lr, [r2], #-2639 @ 0xfffff5b1 │ │ │ │ mrcne 0, 3, sp, cr8, cr6, {1} │ │ │ │ strmi r2, [r4], r0, lsl #6 │ │ │ │ @@ -257964,144 +257935,144 @@ │ │ │ │ andsgt pc, r3, r6, lsl r8 @ │ │ │ │ addsmi r3, ip, #67108864 @ 0x4000000 │ │ │ │ @ instruction: 0xf8004461 │ │ │ │ ldclle 15, cr1, [r5], #4 │ │ │ │ stmdble r7, {r0, r2, r4, r7, r9, lr} │ │ │ │ andcs r4, r0, sl, lsr r4 │ │ │ │ stmia r2!, {r8, sp}^ │ │ │ │ - blne 0xff5cc6c0 │ │ │ │ + blne 0xff5cc648 │ │ │ │ ldmle sl!, {r0, r2, r3, r4, r7, r9, lr}^ │ │ │ │ ldmdavs sl, {r0, r2, r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r5, asr #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ sublt sp, r7, r2, lsl r1 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ mvnshi lr, #12386304 @ 0xbd0000 │ │ │ │ vst1.16 {d20-d22}, [pc], r8 │ │ │ │ ldrtmi r7, [r9], -r0, lsl #7 │ │ │ │ @ instruction: 0xf1a99201 │ │ │ │ - bls 0x18b2c0 │ │ │ │ + bls 0x18b238 │ │ │ │ ldr r4, [lr, r6, lsl #12]! │ │ │ │ - stc2 1, cr15, [r2, #676] @ 0x2a4 │ │ │ │ + ldc2l 1, cr15, [lr, #-676]! @ 0xfffffd5c │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ cdpeq 8, 12, cr15, cr8, cr12, {6} │ │ │ │ strmi fp, [r7], -r7, asr #1 │ │ │ │ ldreq pc, [r7], #-269 @ 0xfffffef3 │ │ │ │ @ instruction: 0xf024b2dd │ │ │ │ @ instruction: 0xf024000f │ │ │ │ @ instruction: 0xf3c3090f │ │ │ │ - blmi 0xc95324 │ │ │ │ + blmi 0xc952ac │ │ │ │ pkhbtmi r4, r8, r6, lsl #12 │ │ │ │ addvc pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ ldmdavs fp, {r8, sp} │ │ │ │ @ instruction: 0xf04f9345 │ │ │ │ strcc r0, [r1, #-768] @ 0xfffffd00 │ │ │ │ - stmib lr, {r3, r4, r7, r8, ip, sp, lr, pc}^ │ │ │ │ + stmib sl, {r3, r4, r7, r8, ip, sp, lr, pc}^ │ │ │ │ svclt 0x00182c02 │ │ │ │ - b 0x14d9344 │ │ │ │ + b 0x14d92cc │ │ │ │ svclt 0x000c05c5 │ │ │ │ rsceq r4, r2, sl, lsr #12 │ │ │ │ - b 0x14dce28 │ │ │ │ + b 0x14dcdb0 │ │ │ │ mlasle r6, r2, r4, r0 │ │ │ │ movwcs r1, #3768 @ 0xeb8 │ │ │ │ cdpeq 1, 0, cr15, cr2, cr8, {0} │ │ │ │ eorne pc, r3, lr, lsr r8 @ │ │ │ │ eorgt pc, r3, r8, lsr r8 @ │ │ │ │ addsmi r3, ip, #67108864 @ 0x4000000 │ │ │ │ @ instruction: 0xf8204461 │ │ │ │ ldclle 15, cr1, [r5], #8 │ │ │ │ subeq lr, r4, r7, lsl #22 │ │ │ │ @ instruction: 0xf1062300 │ │ │ │ @ instruction: 0xf83e0e02 │ │ │ │ @ instruction: 0xf8361023 │ │ │ │ movwcc ip, #4131 @ 0x1023 │ │ │ │ strbtmi r4, [r1], #-668 @ 0xfffffd64 │ │ │ │ - blne 0x1ca408 │ │ │ │ + blne 0x1ca390 │ │ │ │ addsmi sp, r5, #62720 @ 0xf500 │ │ │ │ ldrtmi sp, [sl], #-2311 @ 0xfffff6f9 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ smlatteq r2, r2, r8, lr │ │ │ │ addsmi r1, sp, #216064 @ 0x34c00 │ │ │ │ - blmi 0x4c2788 │ │ │ │ - blls 0x126640c │ │ │ │ + blmi 0x4c2710 │ │ │ │ + blls 0x1266394 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ tstle r2, r0, lsl #6 │ │ │ │ andcs fp, r0, r7, asr #32 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ @ instruction: 0x464883f0 │ │ │ │ orrvc pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ andls r4, r1, #59768832 @ 0x3900000 │ │ │ │ - blx 0xfe248a72 │ │ │ │ + blx 0xfe1489fa │ │ │ │ strmi r9, [r6], -r1, lsl #20 │ │ │ │ @ instruction: 0xf1a9e7be │ │ │ │ - svclt 0x0000fd11 │ │ │ │ + svclt 0x0000fd0d │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ cdpeq 8, 12, cr15, cr8, cr12, {6} │ │ │ │ strmi fp, [r7], -r7, asr #1 │ │ │ │ ldreq pc, [r7], #-269 @ 0xfffffef3 │ │ │ │ @ instruction: 0xf024b2dd │ │ │ │ @ instruction: 0xf024000f │ │ │ │ @ instruction: 0xf3c3090f │ │ │ │ - blmi 0xc95408 │ │ │ │ + blmi 0xc95390 │ │ │ │ pkhbtmi r4, r8, r6, lsl #12 │ │ │ │ addvc pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ ldmdavs fp, {r8, sp} │ │ │ │ @ instruction: 0xf04f9345 │ │ │ │ strcc r0, [r1, #-768] @ 0xfffffd00 │ │ │ │ - ldmdb ip, {r3, r4, r7, r8, ip, sp, lr, pc}^ │ │ │ │ + ldmdb r8, {r3, r4, r7, r8, ip, sp, lr, pc}^ │ │ │ │ svclt 0x00182c02 │ │ │ │ - b 0x14d9428 │ │ │ │ + b 0x14d93b0 │ │ │ │ svclt 0x000c05c5 │ │ │ │ rsceq r4, r2, sl, lsr #12 │ │ │ │ - b 0x14dcf0c │ │ │ │ + b 0x14dce94 │ │ │ │ ldrsbtle r0, [r6], -r2 │ │ │ │ movwcs r1, #3896 @ 0xf38 │ │ │ │ cdpeq 1, 0, cr15, cr4, cr8, {0} │ │ │ │ eorsne pc, r3, lr, asr r8 @ │ │ │ │ eorsgt pc, r3, r8, asr r8 @ │ │ │ │ addsmi r3, ip, #67108864 @ 0x4000000 │ │ │ │ @ instruction: 0xf8404461 │ │ │ │ ldclle 15, cr1, [r5], #16 │ │ │ │ addeq lr, r4, r7, lsl #22 │ │ │ │ @ instruction: 0xf1062300 │ │ │ │ @ instruction: 0xf85e0e04 │ │ │ │ @ instruction: 0xf8561033 │ │ │ │ movwcc ip, #4147 @ 0x1033 │ │ │ │ strbtmi r4, [r1], #-668 @ 0xfffffd64 │ │ │ │ - blne 0x24a56c │ │ │ │ + blne 0x24a4f4 │ │ │ │ addsmi sp, r5, #62720 @ 0xf500 │ │ │ │ ldrtmi sp, [sl], #-2311 @ 0xfffff6f9 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ smlatteq r2, r2, r8, lr │ │ │ │ addsmi r1, sp, #216064 @ 0x34c00 │ │ │ │ - blmi 0x4c286c │ │ │ │ - blls 0x12664f0 │ │ │ │ + blmi 0x4c27f4 │ │ │ │ + blls 0x1266478 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ tstle r2, r0, lsl #6 │ │ │ │ andcs fp, r0, r7, asr #32 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ @ instruction: 0x464883f0 │ │ │ │ orrvc pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ andls r4, r1, #59768832 @ 0x3900000 │ │ │ │ - blx 0x5c8b56 │ │ │ │ + blx 0x4c8ade │ │ │ │ strmi r9, [r6], -r1, lsl #20 │ │ │ │ @ instruction: 0xf1a9e7be │ │ │ │ - svclt 0x0000fc9f │ │ │ │ + svclt 0x0000fc9b │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ cdpeq 8, 12, cr15, cr8, cr12, {6} │ │ │ │ sbclt r4, r6, pc, lsl r6 │ │ │ │ ldmdaeq r7, {r0, r2, r3, r8, ip, sp, lr, pc} │ │ │ │ @@ -258111,27 +258082,27 @@ │ │ │ │ ldrmi r4, [r4], -r9, lsl #13 │ │ │ │ vst4.8 {d18,d20,d22,d24}, [pc], r0 │ │ │ │ strbmi r7, [r0], -r0, lsl #5 │ │ │ │ strcs pc, [r1, -r7, asr #7] │ │ │ │ movtls r6, #22555 @ 0x581b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ @ instruction: 0xf19800ed │ │ │ │ - svccs 0x0002e8ea │ │ │ │ + svccs 0x0002e8e6 │ │ │ │ strcc sp, [r1, -sl, asr #32] │ │ │ │ - b 0x14dcfa4 │ │ │ │ - b 0x14cf02c │ │ │ │ + b 0x14dcf2c │ │ │ │ + b 0x14cefb4 │ │ │ │ suble r1, sp, sl, lsl r7 │ │ │ │ - b 0x14f91f4 │ │ │ │ + b 0x14f917c │ │ │ │ strbmi r1, [r9], -r7, lsl #28 │ │ │ │ stmdaeq r8, {r1, r2, r5, r7, r8, ip, sp, lr, pc} │ │ │ │ ldmib r1, {r0, r4, r5, r6, r7, sl, lr}^ │ │ │ │ ldmib r1, {sl, fp, ip, sp}^ │ │ │ │ tstcc r0, r2 │ │ │ │ @ instruction: 0xf848189b │ │ │ │ - bl 0x141c154 │ │ │ │ + bl 0x141c0dc │ │ │ │ strmi r0, [r9, #768] @ 0x300 │ │ │ │ andcc pc, r4, r8, asr #17 │ │ │ │ @ instruction: 0x4621d1f1 │ │ │ │ strbeq lr, [r7, r6, lsl #22] │ │ │ │ ldmib r1, {r1, r2, r5, r7, sl, lr}^ │ │ │ │ strcc r3, [r8, -r0] │ │ │ │ strcs lr, [r2], #-2513 @ 0xfffff62f │ │ │ │ @@ -258140,37 +258111,37 @@ │ │ │ │ andeq lr, r4, r0, asr #22 │ │ │ │ @ instruction: 0xf847458e │ │ │ │ mvnsle r0, r4, lsl #24 │ │ │ │ svclt 0x003e45aa │ │ │ │ andeq lr, r6, #10240 @ 0x2800 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ stmia r2!, {r2, r9, ip, lr, pc}^ │ │ │ │ - blne 0xfe5cc980 │ │ │ │ + blne 0xfe5cc908 │ │ │ │ ldmle sl!, {r0, r2, r3, r4, r7, r9, lr}^ │ │ │ │ ldmdavs sl, {r2, r4, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r5, asr #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ sublt sp, r6, pc, lsl r1 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x87f0e8bd │ │ │ │ - b 0x14dd038 │ │ │ │ + b 0x14dcfc0 │ │ │ │ svclt 0x00081715 │ │ │ │ andle r4, r3, sl, lsr #13 │ │ │ │ svccs 0x000046aa │ │ │ │ @ instruction: 0xe7e5d1b3 │ │ │ │ ldrbmi r4, [r2], -r1, lsr #12 │ │ │ │ vst1.16 {d20-d22}, [pc], r0 │ │ │ │ @ instruction: 0xf8cd7380 │ │ │ │ @ instruction: 0xf1a9a004 │ │ │ │ - @ instruction: 0xf8ddfa89 │ │ │ │ + @ instruction: 0xf8ddfa85 │ │ │ │ strmi sl, [r4], -r4 │ │ │ │ @ instruction: 0xf1a9e7a4 │ │ │ │ - svclt 0x0000fc15 │ │ │ │ + svclt 0x0000fc11 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ cdpeq 8, 12, cr15, cr8, cr12, {6} │ │ │ │ vmla.i , , d3[1] │ │ │ │ @ instruction: 0xf10d2401 │ │ │ │ @@ -258179,15 +258150,15 @@ │ │ │ │ @ instruction: 0x46074b30 │ │ │ │ pkhbtmi r4, r8, r6, lsl #12 │ │ │ │ addvc pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ strbmi r2, [r8], -r0, lsl #2 │ │ │ │ movtls r6, #22555 @ 0x581b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ @ instruction: 0xf1983501 │ │ │ │ - stccs 8, cr14, [r2], {98} @ 0x62 │ │ │ │ + stccs 8, cr14, [r2], {94} @ 0x5e │ │ │ │ strcc fp, [r1], #-3864 @ 0xfffff0e8 │ │ │ │ strbeq lr, [r5, #2639] @ 0xa4f │ │ │ │ strtmi fp, [sl], -ip, lsl #30 │ │ │ │ adcsmi r0, r7, #226 @ 0xe2 │ │ │ │ ldrbeq lr, [r2], #-2639 @ 0xfffff5b1 │ │ │ │ mrcne 0, 3, sp, cr8, cr10, {1} │ │ │ │ strmi r2, [r4], r0, lsl #6 │ │ │ │ @@ -258205,52 +258176,52 @@ │ │ │ │ strbmi r3, [r1, #-769]! @ 0xfffffcff │ │ │ │ @ instruction: 0x4661bfb8 │ │ │ │ @ instruction: 0xf800429c │ │ │ │ ldclle 15, cr1, [r3], #4 │ │ │ │ stmdble r7, {r0, r2, r4, r7, r9, lr} │ │ │ │ andcs r4, r0, sl, lsr r4 │ │ │ │ stmia r2!, {r8, sp}^ │ │ │ │ - blne 0xff5cca84 │ │ │ │ + blne 0xff5cca0c │ │ │ │ ldmle sl!, {r0, r2, r3, r4, r7, r9, lr}^ │ │ │ │ ldmdavs sl, {r0, r2, r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r5, asr #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ sublt sp, r7, r2, lsl r1 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ mvnshi lr, #12386304 @ 0xbd0000 │ │ │ │ vst1.16 {d20-d22}, [pc], r8 │ │ │ │ ldrtmi r7, [r9], -r0, lsl #7 │ │ │ │ @ instruction: 0xf1a99201 │ │ │ │ - bls 0x18aefc │ │ │ │ + bls 0x18ae74 │ │ │ │ ldr r4, [sl, r6, lsl #12]! │ │ │ │ - blx 0xfe948d5e │ │ │ │ + blx 0xfe848ce6 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ cdpeq 8, 12, cr15, cr8, cr12, {6} │ │ │ │ strmi fp, [r7], -r7, asr #1 │ │ │ │ ldreq pc, [r7], #-269 @ 0xfffffef3 │ │ │ │ @ instruction: 0xf024b2dd │ │ │ │ @ instruction: 0xf024000f │ │ │ │ @ instruction: 0xf3c3090f │ │ │ │ - blmi 0xd156e8 │ │ │ │ + blmi 0xd15670 │ │ │ │ pkhbtmi r4, r8, r6, lsl #12 │ │ │ │ addvc pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ ldmdavs fp, {r8, sp} │ │ │ │ @ instruction: 0xf04f9345 │ │ │ │ strcc r0, [r1, #-768] @ 0xfffffd00 │ │ │ │ - svc 0x00ecf197 │ │ │ │ + svc 0x00e8f197 │ │ │ │ svclt 0x00182c02 │ │ │ │ - b 0x14d9708 │ │ │ │ + b 0x14d9690 │ │ │ │ svclt 0x000c05c5 │ │ │ │ rsceq r4, r2, sl, lsr #12 │ │ │ │ - b 0x14dd1ec │ │ │ │ + b 0x14dd174 │ │ │ │ mlasle sl, r2, r4, r0 │ │ │ │ movwcs r1, #3768 @ 0xeb8 │ │ │ │ cdpeq 1, 0, cr15, cr2, cr8, {0} │ │ │ │ eorne pc, r3, lr, lsr r9 @ │ │ │ │ eorgt pc, r3, r8, lsr r9 @ │ │ │ │ strbmi r3, [r1, #-769]! @ 0xfffffcff │ │ │ │ @ instruction: 0x4661bfb8 │ │ │ │ @@ -258259,57 +258230,57 @@ │ │ │ │ subeq lr, r4, r7, lsl #22 │ │ │ │ @ instruction: 0xf1062300 │ │ │ │ @ instruction: 0xf93e0e02 │ │ │ │ @ instruction: 0xf9361023 │ │ │ │ movwcc ip, #4131 @ 0x1023 │ │ │ │ svclt 0x00b84561 │ │ │ │ addsmi r4, ip, #101711872 @ 0x6100000 │ │ │ │ - blne 0x1ca7d4 │ │ │ │ + blne 0x1ca75c │ │ │ │ addsmi sp, r5, #62208 @ 0xf300 │ │ │ │ ldrtmi sp, [sl], #-2311 @ 0xfffff6f9 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ smlatteq r2, r2, r8, lr │ │ │ │ addsmi r1, sp, #216064 @ 0x34c00 │ │ │ │ - blmi 0x4c2b54 │ │ │ │ - blls 0x12667d8 │ │ │ │ + blmi 0x4c2adc │ │ │ │ + blls 0x1266760 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ tstle r2, r0, lsl #6 │ │ │ │ andcs fp, r0, r7, asr #32 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ @ instruction: 0x464883f0 │ │ │ │ orrvc pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ andls r4, r1, #59768832 @ 0x3900000 │ │ │ │ - @ instruction: 0xf99ef1a9 │ │ │ │ + @ instruction: 0xf99af1a9 │ │ │ │ strmi r9, [r6], -r1, lsl #20 │ │ │ │ @ instruction: 0xf1a9e7ba │ │ │ │ - svclt 0x0000fb2b │ │ │ │ + svclt 0x0000fb27 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ cdpeq 8, 12, cr15, cr8, cr12, {6} │ │ │ │ strmi fp, [r7], -r7, asr #1 │ │ │ │ ldreq pc, [r7], #-269 @ 0xfffffef3 │ │ │ │ @ instruction: 0xf024b2dd │ │ │ │ @ instruction: 0xf024000f │ │ │ │ @ instruction: 0xf3c3090f │ │ │ │ - blmi 0xd157d4 │ │ │ │ + blmi 0xd1575c │ │ │ │ pkhbtmi r4, r8, r6, lsl #12 │ │ │ │ addvc pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ ldmdavs fp, {r8, sp} │ │ │ │ @ instruction: 0xf04f9345 │ │ │ │ strcc r0, [r1, #-768] @ 0xfffffd00 │ │ │ │ - svc 0x0076f197 │ │ │ │ + svc 0x0072f197 │ │ │ │ svclt 0x00182c02 │ │ │ │ - b 0x14d97f4 │ │ │ │ + b 0x14d977c │ │ │ │ svclt 0x000c05c5 │ │ │ │ rsceq r4, r2, sl, lsr #12 │ │ │ │ - b 0x14dd2d8 │ │ │ │ + b 0x14dd260 │ │ │ │ ldrsbtle r0, [sl], -r2 │ │ │ │ movwcs r1, #3896 @ 0xf38 │ │ │ │ cdpeq 1, 0, cr15, cr4, cr8, {0} │ │ │ │ eorsne pc, r3, lr, asr r8 @ │ │ │ │ eorsgt pc, r3, r8, asr r8 @ │ │ │ │ strbmi r3, [r1, #-769]! @ 0xfffffcff │ │ │ │ @ instruction: 0x4661bfb8 │ │ │ │ @@ -258318,35 +258289,35 @@ │ │ │ │ addeq lr, r4, r7, lsl #22 │ │ │ │ @ instruction: 0xf1062300 │ │ │ │ @ instruction: 0xf85e0e04 │ │ │ │ @ instruction: 0xf8561033 │ │ │ │ movwcc ip, #4147 @ 0x1033 │ │ │ │ svclt 0x00b84561 │ │ │ │ addsmi r4, ip, #101711872 @ 0x6100000 │ │ │ │ - blne 0x24a940 │ │ │ │ + blne 0x24a8c8 │ │ │ │ addsmi sp, r5, #62208 @ 0xf300 │ │ │ │ ldrtmi sp, [sl], #-2311 @ 0xfffff6f9 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ smlatteq r2, r2, r8, lr │ │ │ │ addsmi r1, sp, #216064 @ 0x34c00 │ │ │ │ - blmi 0x4c2c40 │ │ │ │ - blls 0x12668c4 │ │ │ │ + blmi 0x4c2bc8 │ │ │ │ + blls 0x126684c │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ tstle r2, r0, lsl #6 │ │ │ │ andcs fp, r0, r7, asr #32 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ @ instruction: 0x464883f0 │ │ │ │ orrvc pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ andls r4, r1, #59768832 @ 0x3900000 │ │ │ │ - @ instruction: 0xf928f1a9 │ │ │ │ + @ instruction: 0xf924f1a9 │ │ │ │ strmi r9, [r6], -r1, lsl #20 │ │ │ │ @ instruction: 0xf1a9e7ba │ │ │ │ - svclt 0x0000fab5 │ │ │ │ + svclt 0x0000fab1 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ cdpeq 8, 12, cr15, cr8, cr12, {6} │ │ │ │ vmla.i , , d3[1] │ │ │ │ @ instruction: 0xf10d2401 │ │ │ │ @@ -258355,15 +258326,15 @@ │ │ │ │ @ instruction: 0x46074b30 │ │ │ │ pkhbtmi r4, r8, r6, lsl #12 │ │ │ │ addvc pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ strbmi r2, [r8], -r0, lsl #2 │ │ │ │ movtls r6, #22555 @ 0x581b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ @ instruction: 0xf1973501 │ │ │ │ - stccs 15, cr14, [r2], {2} │ │ │ │ + stccs 14, cr14, [r2], {254} @ 0xfe │ │ │ │ strcc fp, [r1], #-3864 @ 0xfffff0e8 │ │ │ │ strbeq lr, [r5, #2639] @ 0xa4f │ │ │ │ strtmi fp, [sl], -ip, lsl #30 │ │ │ │ adcsmi r0, r7, #226 @ 0xe2 │ │ │ │ ldrbeq lr, [r2], #-2639 @ 0xfffff5b1 │ │ │ │ mrcne 0, 3, sp, cr8, cr10, {1} │ │ │ │ strmi r2, [r4], r0, lsl #6 │ │ │ │ @@ -258381,52 +258352,52 @@ │ │ │ │ strbmi r3, [r1, #-769]! @ 0xfffffcff │ │ │ │ @ instruction: 0x4661bfb8 │ │ │ │ @ instruction: 0xf800429c │ │ │ │ ldclle 15, cr1, [r3], #4 │ │ │ │ stmdble r7, {r0, r2, r4, r7, r9, lr} │ │ │ │ andcs r4, r0, sl, lsr r4 │ │ │ │ stmia r2!, {r8, sp}^ │ │ │ │ - blne 0xff5ccd44 │ │ │ │ + blne 0xff5ccccc │ │ │ │ ldmle sl!, {r0, r2, r3, r4, r7, r9, lr}^ │ │ │ │ ldmdavs sl, {r0, r2, r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r5, asr #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ sublt sp, r7, r2, lsl r1 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ mvnshi lr, #12386304 @ 0xbd0000 │ │ │ │ vst1.16 {d20-d22}, [pc], r8 │ │ │ │ ldrtmi r7, [r9], -r0, lsl #7 │ │ │ │ @ instruction: 0xf1a99201 │ │ │ │ - bls 0x18ac3c │ │ │ │ + bls 0x18abb4 │ │ │ │ ldr r4, [sl, r6, lsl #12]! │ │ │ │ - blx 0x114901c │ │ │ │ + blx 0x1048fa4 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ cdpeq 8, 12, cr15, cr8, cr12, {6} │ │ │ │ strmi fp, [r7], -r7, asr #1 │ │ │ │ ldreq pc, [r7], #-269 @ 0xfffffef3 │ │ │ │ @ instruction: 0xf024b2dd │ │ │ │ @ instruction: 0xf024000f │ │ │ │ @ instruction: 0xf3c3090f │ │ │ │ - blmi 0xd159a8 │ │ │ │ + blmi 0xd15930 │ │ │ │ pkhbtmi r4, r8, r6, lsl #12 │ │ │ │ addvc pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ ldmdavs fp, {r8, sp} │ │ │ │ @ instruction: 0xf04f9345 │ │ │ │ strcc r0, [r1, #-768] @ 0xfffffd00 │ │ │ │ - mcr 1, 4, pc, cr12, cr7, {4} @ │ │ │ │ + mcr 1, 4, pc, cr8, cr7, {4} @ │ │ │ │ svclt 0x00182c02 │ │ │ │ - b 0x14d99c8 │ │ │ │ + b 0x14d9950 │ │ │ │ svclt 0x000c05c5 │ │ │ │ rsceq r4, r2, sl, lsr #12 │ │ │ │ - b 0x14dd4ac │ │ │ │ + b 0x14dd434 │ │ │ │ mlasle sl, r2, r4, r0 │ │ │ │ movwcs r1, #3768 @ 0xeb8 │ │ │ │ cdpeq 1, 0, cr15, cr2, cr8, {0} │ │ │ │ eorne pc, r3, lr, lsr r8 @ │ │ │ │ eorgt pc, r3, r8, lsr r8 @ │ │ │ │ strbmi r3, [r1, #-769]! @ 0xfffffcff │ │ │ │ @ instruction: 0x4661bfb8 │ │ │ │ @@ -258435,57 +258406,57 @@ │ │ │ │ subeq lr, r4, r7, lsl #22 │ │ │ │ @ instruction: 0xf1062300 │ │ │ │ @ instruction: 0xf83e0e02 │ │ │ │ @ instruction: 0xf8361023 │ │ │ │ movwcc ip, #4131 @ 0x1023 │ │ │ │ svclt 0x00b84561 │ │ │ │ addsmi r4, ip, #101711872 @ 0x6100000 │ │ │ │ - blne 0x1caa94 │ │ │ │ + blne 0x1caa1c │ │ │ │ addsmi sp, r5, #62208 @ 0xf300 │ │ │ │ ldrtmi sp, [sl], #-2311 @ 0xfffff6f9 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ smlatteq r2, r2, r8, lr │ │ │ │ addsmi r1, sp, #216064 @ 0x34c00 │ │ │ │ - blmi 0x4c2e14 │ │ │ │ - blls 0x1266a98 │ │ │ │ + blmi 0x4c2d9c │ │ │ │ + blls 0x1266a20 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ tstle r2, r0, lsl #6 │ │ │ │ andcs fp, r0, r7, asr #32 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ @ instruction: 0x464883f0 │ │ │ │ orrvc pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ andls r4, r1, #59768832 @ 0x3900000 │ │ │ │ - @ instruction: 0xf83ef1a9 │ │ │ │ + @ instruction: 0xf83af1a9 │ │ │ │ strmi r9, [r6], -r1, lsl #20 │ │ │ │ @ instruction: 0xf1a9e7ba │ │ │ │ - svclt 0x0000f9cb │ │ │ │ + svclt 0x0000f9c7 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ cdpeq 8, 12, cr15, cr8, cr12, {6} │ │ │ │ strmi fp, [r7], -r7, asr #1 │ │ │ │ ldreq pc, [r7], #-269 @ 0xfffffef3 │ │ │ │ @ instruction: 0xf024b2dd │ │ │ │ @ instruction: 0xf024000f │ │ │ │ @ instruction: 0xf3c3090f │ │ │ │ - blmi 0xd15a94 │ │ │ │ + blmi 0xd15a1c │ │ │ │ pkhbtmi r4, r8, r6, lsl #12 │ │ │ │ addvc pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ ldmdavs fp, {r8, sp} │ │ │ │ @ instruction: 0xf04f9345 │ │ │ │ strcc r0, [r1, #-768] @ 0xfffffd00 │ │ │ │ - mrc 1, 0, APSR_nzcv, cr6, cr7, {4} │ │ │ │ + mrc 1, 0, APSR_nzcv, cr2, cr7, {4} │ │ │ │ svclt 0x00182c02 │ │ │ │ - b 0x14d9ab4 │ │ │ │ + b 0x14d9a3c │ │ │ │ svclt 0x000c05c5 │ │ │ │ rsceq r4, r2, sl, lsr #12 │ │ │ │ - b 0x14dd598 │ │ │ │ + b 0x14dd520 │ │ │ │ ldrsbtle r0, [sl], -r2 │ │ │ │ movwcs r1, #3896 @ 0xf38 │ │ │ │ cdpeq 1, 0, cr15, cr4, cr8, {0} │ │ │ │ eorsne pc, r3, lr, asr r8 @ │ │ │ │ eorsgt pc, r3, r8, asr r8 @ │ │ │ │ strbmi r3, [r1, #-769]! @ 0xfffffcff │ │ │ │ uqasxmi fp, r1, r8 │ │ │ │ @@ -258494,35 +258465,35 @@ │ │ │ │ addeq lr, r4, r7, lsl #22 │ │ │ │ @ instruction: 0xf1062300 │ │ │ │ @ instruction: 0xf85e0e04 │ │ │ │ @ instruction: 0xf8561033 │ │ │ │ movwcc ip, #4147 @ 0x1033 │ │ │ │ svclt 0x00384561 │ │ │ │ addsmi r4, ip, #101711872 @ 0x6100000 │ │ │ │ - blne 0x24ac00 │ │ │ │ + blne 0x24ab88 │ │ │ │ addsmi sp, r5, #62208 @ 0xf300 │ │ │ │ ldrtmi sp, [sl], #-2311 @ 0xfffff6f9 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ smlatteq r2, r2, r8, lr │ │ │ │ addsmi r1, sp, #216064 @ 0x34c00 │ │ │ │ - blmi 0x4c2f00 │ │ │ │ - blls 0x1266b84 │ │ │ │ + blmi 0x4c2e88 │ │ │ │ + blls 0x1266b0c │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ tstle r2, r0, lsl #6 │ │ │ │ andcs fp, r0, r7, asr #32 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ @ instruction: 0x464883f0 │ │ │ │ orrvc pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ andls r4, r1, #59768832 @ 0x3900000 │ │ │ │ - @ instruction: 0xffc8f1a8 │ │ │ │ + @ instruction: 0xffc4f1a8 │ │ │ │ strmi r9, [r6], -r1, lsl #20 │ │ │ │ @ instruction: 0xf1a9e7ba │ │ │ │ - svclt 0x0000f955 │ │ │ │ + svclt 0x0000f951 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ cdpeq 8, 12, cr15, cr8, cr12, {6} │ │ │ │ vmla.i , , d3[1] │ │ │ │ @ instruction: 0xf10d2401 │ │ │ │ @@ -258531,15 +258502,15 @@ │ │ │ │ @ instruction: 0x46074b30 │ │ │ │ pkhbtmi r4, r8, r6, lsl #12 │ │ │ │ addvc pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ strbmi r2, [r8], -r0, lsl #2 │ │ │ │ movtls r6, #22555 @ 0x581b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ @ instruction: 0xf1973501 │ │ │ │ - stccs 13, cr14, [r2], {162} @ 0xa2 │ │ │ │ + stccs 13, cr14, [r2], {158} @ 0x9e │ │ │ │ strcc fp, [r1], #-3864 @ 0xfffff0e8 │ │ │ │ strbeq lr, [r5, #2639] @ 0xa4f │ │ │ │ strtmi fp, [sl], -ip, lsl #30 │ │ │ │ adcsmi r0, r7, #226 @ 0xe2 │ │ │ │ ldrbeq lr, [r2], #-2639 @ 0xfffff5b1 │ │ │ │ mrcne 0, 3, sp, cr8, cr10, {1} │ │ │ │ strmi r2, [r4], r0, lsl #6 │ │ │ │ @@ -258557,52 +258528,52 @@ │ │ │ │ strbmi r3, [r1, #-769]! @ 0xfffffcff │ │ │ │ strbtmi fp, [r1], -r8, lsr #31 │ │ │ │ @ instruction: 0xf800429c │ │ │ │ ldclle 15, cr1, [r3], #4 │ │ │ │ stmdble r7, {r0, r2, r4, r7, r9, lr} │ │ │ │ andcs r4, r0, sl, lsr r4 │ │ │ │ stmia r2!, {r8, sp}^ │ │ │ │ - blne 0xff5cd004 │ │ │ │ + blne 0xff5ccf8c │ │ │ │ ldmle sl!, {r0, r2, r3, r4, r7, r9, lr}^ │ │ │ │ ldmdavs sl, {r0, r2, r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r5, asr #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ sublt sp, r7, r2, lsl r1 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ mvnshi lr, #12386304 @ 0xbd0000 │ │ │ │ vst1.16 {d20-d22}, [pc], r8 │ │ │ │ ldrtmi r7, [r9], -r0, lsl #7 │ │ │ │ @ instruction: 0xf1a89201 │ │ │ │ - bls 0x18c97c │ │ │ │ + bls 0x18c8f4 │ │ │ │ ldr r4, [sl, r6, lsl #12]! │ │ │ │ - @ instruction: 0xf8e0f1a9 │ │ │ │ + @ instruction: 0xf8dcf1a9 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ cdpeq 8, 12, cr15, cr8, cr12, {6} │ │ │ │ strmi fp, [r7], -r7, asr #1 │ │ │ │ ldreq pc, [r7], #-269 @ 0xfffffef3 │ │ │ │ @ instruction: 0xf024b2dd │ │ │ │ @ instruction: 0xf024000f │ │ │ │ @ instruction: 0xf3c3090f │ │ │ │ - blmi 0xd15c68 │ │ │ │ + blmi 0xd15bf0 │ │ │ │ pkhbtmi r4, r8, r6, lsl #12 │ │ │ │ addvc pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ ldmdavs fp, {r8, sp} │ │ │ │ @ instruction: 0xf04f9345 │ │ │ │ strcc r0, [r1, #-768] @ 0xfffffd00 │ │ │ │ - stc 1, cr15, [ip, #-604]! @ 0xfffffda4 │ │ │ │ + stc 1, cr15, [r8, #-604]! @ 0xfffffda4 │ │ │ │ svclt 0x00182c02 │ │ │ │ - b 0x14d9c88 │ │ │ │ + b 0x14d9c10 │ │ │ │ svclt 0x000c05c5 │ │ │ │ rsceq r4, r2, sl, lsr #12 │ │ │ │ - b 0x14dd76c │ │ │ │ + b 0x14dd6f4 │ │ │ │ mlasle sl, r2, r4, r0 │ │ │ │ movwcs r1, #3768 @ 0xeb8 │ │ │ │ cdpeq 1, 0, cr15, cr2, cr8, {0} │ │ │ │ eorne pc, r3, lr, lsr r9 @ │ │ │ │ eorgt pc, r3, r8, lsr r9 @ │ │ │ │ strbmi r3, [r1, #-769]! @ 0xfffffcff │ │ │ │ strbtmi fp, [r1], -r8, lsr #31 │ │ │ │ @@ -258611,57 +258582,57 @@ │ │ │ │ subeq lr, r4, r7, lsl #22 │ │ │ │ @ instruction: 0xf1062300 │ │ │ │ @ instruction: 0xf93e0e02 │ │ │ │ @ instruction: 0xf9361023 │ │ │ │ movwcc ip, #4131 @ 0x1023 │ │ │ │ svclt 0x00a84561 │ │ │ │ addsmi r4, ip, #101711872 @ 0x6100000 │ │ │ │ - blne 0x1cad54 │ │ │ │ + blne 0x1cacdc │ │ │ │ addsmi sp, r5, #62208 @ 0xf300 │ │ │ │ ldrtmi sp, [sl], #-2311 @ 0xfffff6f9 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ smlatteq r2, r2, r8, lr │ │ │ │ addsmi r1, sp, #216064 @ 0x34c00 │ │ │ │ - blmi 0x4c30d4 │ │ │ │ - blls 0x1266d58 │ │ │ │ + blmi 0x4c305c │ │ │ │ + blls 0x1266ce0 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ tstle r2, r0, lsl #6 │ │ │ │ andcs fp, r0, r7, asr #32 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ @ instruction: 0x464883f0 │ │ │ │ orrvc pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ andls r4, r1, #59768832 @ 0x3900000 │ │ │ │ - cdp2 1, 13, cr15, cr14, cr8, {5} │ │ │ │ + cdp2 1, 13, cr15, cr10, cr8, {5} │ │ │ │ strmi r9, [r6], -r1, lsl #20 │ │ │ │ @ instruction: 0xf1a9e7ba │ │ │ │ - svclt 0x0000f86b │ │ │ │ + svclt 0x0000f867 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ cdpeq 8, 12, cr15, cr8, cr12, {6} │ │ │ │ strmi fp, [r7], -r7, asr #1 │ │ │ │ ldreq pc, [r7], #-269 @ 0xfffffef3 │ │ │ │ @ instruction: 0xf024b2dd │ │ │ │ @ instruction: 0xf024000f │ │ │ │ @ instruction: 0xf3c3090f │ │ │ │ - blmi 0xd15d54 │ │ │ │ + blmi 0xd15cdc │ │ │ │ pkhbtmi r4, r8, r6, lsl #12 │ │ │ │ addvc pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ ldmdavs fp, {r8, sp} │ │ │ │ @ instruction: 0xf04f9345 │ │ │ │ strcc r0, [r1, #-768] @ 0xfffffd00 │ │ │ │ - ldc 1, cr15, [r6], #604 @ 0x25c │ │ │ │ + ldc 1, cr15, [r2], #604 @ 0x25c │ │ │ │ svclt 0x00182c02 │ │ │ │ - b 0x14d9d74 │ │ │ │ + b 0x14d9cfc │ │ │ │ svclt 0x000c05c5 │ │ │ │ rsceq r4, r2, sl, lsr #12 │ │ │ │ - b 0x14dd858 │ │ │ │ + b 0x14dd7e0 │ │ │ │ ldrsbtle r0, [sl], -r2 │ │ │ │ movwcs r1, #3896 @ 0xf38 │ │ │ │ cdpeq 1, 0, cr15, cr4, cr8, {0} │ │ │ │ eorsne pc, r3, lr, asr r8 @ │ │ │ │ eorsgt pc, r3, r8, asr r8 @ │ │ │ │ strbmi r3, [r1, #-769]! @ 0xfffffcff │ │ │ │ strbtmi fp, [r1], -r8, lsr #31 │ │ │ │ @@ -258670,35 +258641,35 @@ │ │ │ │ addeq lr, r4, r7, lsl #22 │ │ │ │ @ instruction: 0xf1062300 │ │ │ │ @ instruction: 0xf85e0e04 │ │ │ │ @ instruction: 0xf8561033 │ │ │ │ movwcc ip, #4147 @ 0x1033 │ │ │ │ svclt 0x00a84561 │ │ │ │ addsmi r4, ip, #101711872 @ 0x6100000 │ │ │ │ - blne 0x24aec0 │ │ │ │ + blne 0x24ae48 │ │ │ │ addsmi sp, r5, #62208 @ 0xf300 │ │ │ │ ldrtmi sp, [sl], #-2311 @ 0xfffff6f9 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ smlatteq r2, r2, r8, lr │ │ │ │ addsmi r1, sp, #216064 @ 0x34c00 │ │ │ │ - blmi 0x4c31c0 │ │ │ │ - blls 0x1266e44 │ │ │ │ + blmi 0x4c3148 │ │ │ │ + blls 0x1266dcc │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ tstle r2, r0, lsl #6 │ │ │ │ andcs fp, r0, r7, asr #32 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ @ instruction: 0x464883f0 │ │ │ │ orrvc pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ andls r4, r1, #59768832 @ 0x3900000 │ │ │ │ - cdp2 1, 6, cr15, cr8, cr8, {5} │ │ │ │ + cdp2 1, 6, cr15, cr4, cr8, {5} │ │ │ │ strmi r9, [r6], -r1, lsl #20 │ │ │ │ @ instruction: 0xf1a8e7ba │ │ │ │ - svclt 0x0000fff5 │ │ │ │ + svclt 0x0000fff1 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ cdpeq 8, 12, cr15, cr8, cr12, {6} │ │ │ │ vmla.i , , d3[1] │ │ │ │ @ instruction: 0xf10d2401 │ │ │ │ @@ -258707,15 +258678,15 @@ │ │ │ │ @ instruction: 0x46074b30 │ │ │ │ pkhbtmi r4, r8, r6, lsl #12 │ │ │ │ addvc pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ strbmi r2, [r8], -r0, lsl #2 │ │ │ │ movtls r6, #22555 @ 0x581b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ @ instruction: 0xf1973501 │ │ │ │ - stccs 12, cr14, [r2], {66} @ 0x42 │ │ │ │ + stccs 12, cr14, [r2], {62} @ 0x3e │ │ │ │ strcc fp, [r1], #-3864 @ 0xfffff0e8 │ │ │ │ strbeq lr, [r5, #2639] @ 0xa4f │ │ │ │ strtmi fp, [sl], -ip, lsl #30 │ │ │ │ adcsmi r0, r7, #226 @ 0xe2 │ │ │ │ ldrbeq lr, [r2], #-2639 @ 0xfffff5b1 │ │ │ │ mrcne 0, 3, sp, cr8, cr10, {1} │ │ │ │ strmi r2, [r4], r0, lsl #6 │ │ │ │ @@ -258733,52 +258704,52 @@ │ │ │ │ strbmi r3, [r1, #-769]! @ 0xfffffcff │ │ │ │ strbtmi fp, [r1], -r8, lsr #31 │ │ │ │ @ instruction: 0xf800429c │ │ │ │ ldclle 15, cr1, [r3], #4 │ │ │ │ stmdble r7, {r0, r2, r4, r7, r9, lr} │ │ │ │ andcs r4, r0, sl, lsr r4 │ │ │ │ stmia r2!, {r8, sp}^ │ │ │ │ - blne 0xff5cd2c4 │ │ │ │ + blne 0xff5cd24c │ │ │ │ ldmle sl!, {r0, r2, r3, r4, r7, r9, lr}^ │ │ │ │ ldmdavs sl, {r0, r2, r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r5, asr #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ sublt sp, r7, r2, lsl r1 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ mvnshi lr, #12386304 @ 0xbd0000 │ │ │ │ vst1.16 {d20-d22}, [pc], r8 │ │ │ │ ldrtmi r7, [r9], -r0, lsl #7 │ │ │ │ @ instruction: 0xf1a89201 │ │ │ │ - bls 0x18c6bc │ │ │ │ + bls 0x18c634 │ │ │ │ ldr r4, [sl, r6, lsl #12]! │ │ │ │ - @ instruction: 0xff80f1a8 │ │ │ │ + @ instruction: 0xff7cf1a8 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ cdpeq 8, 12, cr15, cr8, cr12, {6} │ │ │ │ strmi fp, [r7], -r7, asr #1 │ │ │ │ ldreq pc, [r7], #-269 @ 0xfffffef3 │ │ │ │ @ instruction: 0xf024b2dd │ │ │ │ @ instruction: 0xf024000f │ │ │ │ @ instruction: 0xf3c3090f │ │ │ │ - blmi 0xd15f28 │ │ │ │ + blmi 0xd15eb0 │ │ │ │ pkhbtmi r4, r8, r6, lsl #12 │ │ │ │ addvc pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ ldmdavs fp, {r8, sp} │ │ │ │ @ instruction: 0xf04f9345 │ │ │ │ strcc r0, [r1, #-768] @ 0xfffffd00 │ │ │ │ - bl 0xff449598 │ │ │ │ + bl 0xff349520 │ │ │ │ svclt 0x00182c02 │ │ │ │ - b 0x14d9f48 │ │ │ │ + b 0x14d9ed0 │ │ │ │ svclt 0x000c05c5 │ │ │ │ rsceq r4, r2, sl, lsr #12 │ │ │ │ - b 0x14dda2c │ │ │ │ + b 0x14dd9b4 │ │ │ │ mlasle sl, r2, r4, r0 │ │ │ │ movwcs r1, #3768 @ 0xeb8 │ │ │ │ cdpeq 1, 0, cr15, cr2, cr8, {0} │ │ │ │ eorne pc, r3, lr, lsr r8 @ │ │ │ │ eorgt pc, r3, r8, lsr r8 @ │ │ │ │ strbmi r3, [r1, #-769]! @ 0xfffffcff │ │ │ │ strbtmi fp, [r1], -r8, lsr #31 │ │ │ │ @@ -258787,57 +258758,57 @@ │ │ │ │ subeq lr, r4, r7, lsl #22 │ │ │ │ @ instruction: 0xf1062300 │ │ │ │ @ instruction: 0xf83e0e02 │ │ │ │ @ instruction: 0xf8361023 │ │ │ │ movwcc ip, #4131 @ 0x1023 │ │ │ │ svclt 0x00a84561 │ │ │ │ addsmi r4, ip, #101711872 @ 0x6100000 │ │ │ │ - blne 0x1cb014 │ │ │ │ + blne 0x1caf9c │ │ │ │ addsmi sp, r5, #62208 @ 0xf300 │ │ │ │ ldrtmi sp, [sl], #-2311 @ 0xfffff6f9 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ smlatteq r2, r2, r8, lr │ │ │ │ addsmi r1, sp, #216064 @ 0x34c00 │ │ │ │ - blmi 0x4c3394 │ │ │ │ - blls 0x1267018 │ │ │ │ + blmi 0x4c331c │ │ │ │ + blls 0x1266fa0 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ tstle r2, r0, lsl #6 │ │ │ │ andcs fp, r0, r7, asr #32 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ @ instruction: 0x464883f0 │ │ │ │ orrvc pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ andls r4, r1, #59768832 @ 0x3900000 │ │ │ │ - ldc2l 1, cr15, [lr, #-672]! @ 0xfffffd60 │ │ │ │ + ldc2l 1, cr15, [sl, #-672]! @ 0xfffffd60 │ │ │ │ strmi r9, [r6], -r1, lsl #20 │ │ │ │ @ instruction: 0xf1a8e7ba │ │ │ │ - svclt 0x0000ff0b │ │ │ │ + svclt 0x0000ff07 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ cdpeq 8, 12, cr15, cr8, cr12, {6} │ │ │ │ strmi fp, [r7], -r7, asr #1 │ │ │ │ ldreq pc, [r7], #-269 @ 0xfffffef3 │ │ │ │ @ instruction: 0xf024b2dd │ │ │ │ @ instruction: 0xf024000f │ │ │ │ @ instruction: 0xf3c3090f │ │ │ │ - blmi 0xd16014 │ │ │ │ + blmi 0xd15f9c │ │ │ │ pkhbtmi r4, r8, r6, lsl #12 │ │ │ │ addvc pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ ldmdavs fp, {r8, sp} │ │ │ │ @ instruction: 0xf04f9345 │ │ │ │ strcc r0, [r1, #-768] @ 0xfffffd00 │ │ │ │ - bl 0x16c9684 │ │ │ │ + bl 0x15c960c │ │ │ │ svclt 0x00182c02 │ │ │ │ - b 0x14da034 │ │ │ │ + b 0x14d9fbc │ │ │ │ svclt 0x000c05c5 │ │ │ │ rsceq r4, r2, sl, lsr #12 │ │ │ │ - b 0x14ddb18 │ │ │ │ + b 0x14ddaa0 │ │ │ │ ldrsbtle r0, [sl], -r2 │ │ │ │ movwcs r1, #3896 @ 0xf38 │ │ │ │ cdpeq 1, 0, cr15, cr4, cr8, {0} │ │ │ │ eorsne pc, r3, lr, asr r8 @ │ │ │ │ eorsgt pc, r3, r8, asr r8 @ │ │ │ │ strbmi r3, [r1, #-769]! @ 0xfffffcff │ │ │ │ strbtmi fp, [r1], -r8, lsr #30 │ │ │ │ @@ -258846,54 +258817,54 @@ │ │ │ │ addeq lr, r4, r7, lsl #22 │ │ │ │ @ instruction: 0xf1062300 │ │ │ │ @ instruction: 0xf85e0e04 │ │ │ │ @ instruction: 0xf8561033 │ │ │ │ movwcc ip, #4147 @ 0x1033 │ │ │ │ svclt 0x00284561 │ │ │ │ addsmi r4, ip, #101711872 @ 0x6100000 │ │ │ │ - blne 0x24b180 │ │ │ │ + blne 0x24b108 │ │ │ │ addsmi sp, r5, #62208 @ 0xf300 │ │ │ │ ldrtmi sp, [sl], #-2311 @ 0xfffff6f9 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ smlatteq r2, r2, r8, lr │ │ │ │ addsmi r1, sp, #216064 @ 0x34c00 │ │ │ │ - blmi 0x4c3480 │ │ │ │ - blls 0x1267104 │ │ │ │ + blmi 0x4c3408 │ │ │ │ + blls 0x126708c │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ tstle r2, r0, lsl #6 │ │ │ │ andcs fp, r0, r7, asr #32 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ @ instruction: 0x464883f0 │ │ │ │ orrvc pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ andls r4, r1, #59768832 @ 0x3900000 │ │ │ │ - stc2 1, cr15, [r8, #-672] @ 0xfffffd60 │ │ │ │ + stc2 1, cr15, [r4, #-672] @ 0xfffffd60 │ │ │ │ strmi r9, [r6], -r1, lsl #20 │ │ │ │ @ instruction: 0xf1a8e7ba │ │ │ │ - svclt 0x0000fe95 │ │ │ │ + svclt 0x0000fe91 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ svcmi 0x00f8e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strcs pc, [r1], #-963 @ 0xfffffc3d │ │ │ │ stccs 2, cr11, [r2], {223} @ 0xdf │ │ │ │ streq pc, [r1, -r7, lsl #2] │ │ │ │ strcc fp, [r1], #-3864 @ 0xfffff0e8 │ │ │ │ - b 0x14deafc │ │ │ │ + b 0x14dea84 │ │ │ │ ldrmi r0, [r3], r7, asr #15 │ │ │ │ rsceq fp, r4, r4, lsl pc │ │ │ │ @ instruction: 0x460d463c │ │ │ │ stmiacs r3!, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc} │ │ │ │ streq pc, [r8], -r0, lsr #3 │ │ │ │ - beq 0x247d14 │ │ │ │ + beq 0x247c9c │ │ │ │ strdeq lr, [r2, -r5] │ │ │ │ @ instruction: 0x4642465b │ │ │ │ - @ instruction: 0xffa4f788 │ │ │ │ + @ instruction: 0xffe0f788 │ │ │ │ stmib r6!, {r0, r2, r4, r6, r8, sl, lr}^ │ │ │ │ mvnsle r0, r2, lsl #2 │ │ │ │ stmdble r9, {r0, r1, r2, r5, r7, r9, lr} │ │ │ │ movweq lr, #19209 @ 0x4b09 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ smlatteq r2, r3, r8, lr │ │ │ │ andeq lr, r9, #166912 @ 0x28c00 │ │ │ │ @@ -258907,24 +258878,24 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strcs pc, [r1], #-963 @ 0xfffffc3d │ │ │ │ stccs 2, cr11, [r2], {223} @ 0xdf │ │ │ │ streq pc, [r1, -r7, lsl #2] │ │ │ │ strcc fp, [r1], #-3864 @ 0xfffff0e8 │ │ │ │ - b 0x14deb78 │ │ │ │ + b 0x14deb00 │ │ │ │ ldrmi r0, [r3], r7, asr #15 │ │ │ │ rsceq fp, r4, r4, lsl pc │ │ │ │ @ instruction: 0x460d463c │ │ │ │ stmiacs r3!, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc} │ │ │ │ streq pc, [r8], -r0, lsr #3 │ │ │ │ - beq 0x247d90 │ │ │ │ + beq 0x247d18 │ │ │ │ strdeq lr, [r2, -r5] │ │ │ │ @ instruction: 0x4642465b │ │ │ │ - @ instruction: 0xf89af789 │ │ │ │ + @ instruction: 0xf8d6f789 │ │ │ │ stmib r6!, {r0, r2, r4, r6, r8, sl, lr}^ │ │ │ │ mvnsle r0, r2, lsl #2 │ │ │ │ stmdble r9, {r0, r1, r2, r5, r7, r9, lr} │ │ │ │ movweq lr, #19209 @ 0x4b09 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ smlatteq r2, r3, r8, lr │ │ │ │ andeq lr, r9, #166912 @ 0x28c00 │ │ │ │ @@ -258938,30 +258909,30 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strcs pc, [r1], #-963 @ 0xfffffc3d │ │ │ │ stccs 2, cr11, [r2], {223} @ 0xdf │ │ │ │ streq pc, [r1, -r7, lsl #2] │ │ │ │ strcc fp, [r1], #-3864 @ 0xfffff0e8 │ │ │ │ - b 0x14debf4 │ │ │ │ + b 0x14deb7c │ │ │ │ ldrmi r0, [r3], r7, asr #15 │ │ │ │ rsceq fp, r4, r4, lsl pc │ │ │ │ @ instruction: 0x460d463c │ │ │ │ stmiacs r3!, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc} │ │ │ │ - bl 0x154e1c │ │ │ │ + bl 0x154da4 │ │ │ │ @ instruction: 0xf8550a04 │ │ │ │ ldrbmi r0, [sl], -r4, lsl #22 │ │ │ │ @ instruction: 0xf7894641 │ │ │ │ - ldrbmi pc, [r5, #-2293] @ 0xfffff70b @ │ │ │ │ + ldrbmi pc, [r5, #-2353] @ 0xfffff6cf @ │ │ │ │ svceq 0x0004f846 │ │ │ │ adcmi sp, r7, #1073741885 @ 0x4000003d │ │ │ │ - bl 0x383644 │ │ │ │ + bl 0x3835cc │ │ │ │ andcs r0, r0, r4, lsl #6 │ │ │ │ stmia r3!, {r8, sp}^ │ │ │ │ - bl 0xfe9cd634 │ │ │ │ + bl 0xfe9cd5bc │ │ │ │ addsmi r0, r7, #-1879048192 @ 0x90000000 │ │ │ │ strdcs sp, [r0], -r9 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ svclt 0x00008ff8 │ │ │ │ @@ -258969,30 +258940,30 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strcs pc, [r1], #-963 @ 0xfffffc3d │ │ │ │ stccs 2, cr11, [r2], {223} @ 0xdf │ │ │ │ streq pc, [r1, -r7, lsl #2] │ │ │ │ strcc fp, [r1], #-3864 @ 0xfffff0e8 │ │ │ │ - b 0x14dec70 │ │ │ │ + b 0x14debf8 │ │ │ │ ldrmi r0, [r3], r7, asr #15 │ │ │ │ rsceq fp, r4, r4, lsl pc │ │ │ │ @ instruction: 0x460d463c │ │ │ │ stmiacs r3!, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc} │ │ │ │ - bl 0x154e98 │ │ │ │ + bl 0x154e20 │ │ │ │ @ instruction: 0xf8550a04 │ │ │ │ ldrbmi r0, [sl], -r4, lsl #22 │ │ │ │ @ instruction: 0xf7894641 │ │ │ │ - ldrbmi pc, [r5, #-2435] @ 0xfffff67d @ │ │ │ │ + ldrbmi pc, [r5, #-2495] @ 0xfffff641 @ │ │ │ │ svceq 0x0004f846 │ │ │ │ adcmi sp, r7, #1073741885 @ 0x4000003d │ │ │ │ - bl 0x3836c0 │ │ │ │ + bl 0x383648 │ │ │ │ andcs r0, r0, r4, lsl #6 │ │ │ │ stmia r3!, {r8, sp}^ │ │ │ │ - bl 0xfe9cd6b0 │ │ │ │ + bl 0xfe9cd638 │ │ │ │ addsmi r0, r7, #-1879048192 @ 0x90000000 │ │ │ │ strdcs sp, [r0], -r9 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ svclt 0x00008ff8 │ │ │ │ @@ -259000,30 +258971,30 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strcs pc, [r1], #-963 @ 0xfffffc3d │ │ │ │ stccs 2, cr11, [r2], {223} @ 0xdf │ │ │ │ streq pc, [r1, -r7, lsl #2] │ │ │ │ strcc fp, [r1], #-3864 @ 0xfffff0e8 │ │ │ │ - b 0x14decec │ │ │ │ + b 0x14dec74 │ │ │ │ ldrmi r0, [r3], r7, asr #15 │ │ │ │ rsceq fp, r4, r4, lsl pc │ │ │ │ @ instruction: 0x460d463c │ │ │ │ stmiacs r3!, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc} │ │ │ │ - bl 0x154d14 │ │ │ │ + bl 0x154c9c │ │ │ │ @ instruction: 0xf8350a04 │ │ │ │ ldrbmi r0, [sl], -r2, lsl #22 │ │ │ │ @ instruction: 0xf7894641 │ │ │ │ - ldrbmi pc, [r5, #-2473] @ 0xfffff657 @ │ │ │ │ + ldrbmi pc, [r5, #-2533] @ 0xfffff61b @ │ │ │ │ svceq 0x0002f826 │ │ │ │ adcmi sp, r7, #1073741885 @ 0x4000003d │ │ │ │ - bl 0x38373c │ │ │ │ + bl 0x3836c4 │ │ │ │ andcs r0, r0, r4, lsl #6 │ │ │ │ stmia r3!, {r8, sp}^ │ │ │ │ - bl 0xfe9cd72c │ │ │ │ + bl 0xfe9cd6b4 │ │ │ │ addsmi r0, r7, #-1879048192 @ 0x90000000 │ │ │ │ strdcs sp, [r0], -r9 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ svclt 0x00008ff8 │ │ │ │ @@ -259031,30 +259002,30 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strcs pc, [r1], #-963 @ 0xfffffc3d │ │ │ │ stccs 2, cr11, [r2], {223} @ 0xdf │ │ │ │ streq pc, [r1, -r7, lsl #2] │ │ │ │ strcc fp, [r1], #-3864 @ 0xfffff0e8 │ │ │ │ - b 0x14ded68 │ │ │ │ + b 0x14decf0 │ │ │ │ ldrmi r0, [r3], r7, asr #15 │ │ │ │ rsceq fp, r4, r4, lsl pc │ │ │ │ @ instruction: 0x460d463c │ │ │ │ stmiacs r3!, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc} │ │ │ │ - bl 0x154d90 │ │ │ │ + bl 0x154d18 │ │ │ │ @ instruction: 0xf8350a04 │ │ │ │ ldrbmi r0, [sl], -r2, lsl #22 │ │ │ │ @ instruction: 0xf7894641 │ │ │ │ - ldrbmi pc, [r5, #-2667] @ 0xfffff595 @ │ │ │ │ + ldrbmi pc, [r5, #-2727] @ 0xfffff559 @ │ │ │ │ svceq 0x0002f826 │ │ │ │ adcmi sp, r7, #1073741885 @ 0x4000003d │ │ │ │ - bl 0x3837b8 │ │ │ │ + bl 0x383740 │ │ │ │ andcs r0, r0, r4, lsl #6 │ │ │ │ stmia r3!, {r8, sp}^ │ │ │ │ - bl 0xfe9cd7a8 │ │ │ │ + bl 0xfe9cd730 │ │ │ │ addsmi r0, r7, #-1879048192 @ 0x90000000 │ │ │ │ strdcs sp, [r0], -r9 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ svclt 0x00008ff8 │ │ │ │ @@ -259062,24 +259033,24 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strcs pc, [r1], #-963 @ 0xfffffc3d │ │ │ │ stccs 2, cr11, [r2], {223} @ 0xdf │ │ │ │ streq pc, [r1, -r7, lsl #2] │ │ │ │ strcc fp, [r1], #-3864 @ 0xfffff0e8 │ │ │ │ - b 0x14dede4 │ │ │ │ + b 0x14ded6c │ │ │ │ ldrmi r0, [r3], r7, asr #15 │ │ │ │ rsceq fp, r4, r4, lsl pc │ │ │ │ @ instruction: 0x460d463c │ │ │ │ stmiacs r3!, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc} │ │ │ │ streq pc, [r8], -r0, lsr #3 │ │ │ │ - beq 0x247ffc │ │ │ │ + beq 0x247f84 │ │ │ │ strdeq lr, [r2, -r5] │ │ │ │ @ instruction: 0x4642465b │ │ │ │ - blx 0xc4b22a │ │ │ │ + blx 0x1b4b1b2 │ │ │ │ stmib r6!, {r0, r2, r4, r6, r8, sl, lr}^ │ │ │ │ mvnsle r0, r2, lsl #2 │ │ │ │ stmdble r9, {r0, r1, r2, r5, r7, r9, lr} │ │ │ │ movweq lr, #19209 @ 0x4b09 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ smlatteq r2, r3, r8, lr │ │ │ │ andeq lr, r9, #166912 @ 0x28c00 │ │ │ │ @@ -259093,24 +259064,24 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strcs pc, [r1], #-963 @ 0xfffffc3d │ │ │ │ stccs 2, cr11, [r2], {223} @ 0xdf │ │ │ │ streq pc, [r1, -r7, lsl #2] │ │ │ │ strcc fp, [r1], #-3864 @ 0xfffff0e8 │ │ │ │ - b 0x14dee60 │ │ │ │ + b 0x14dede8 │ │ │ │ ldrmi r0, [r3], r7, asr #15 │ │ │ │ rsceq fp, r4, r4, lsl pc │ │ │ │ @ instruction: 0x460d463c │ │ │ │ stmiacs r3!, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc} │ │ │ │ streq pc, [r8], -r0, lsr #3 │ │ │ │ - beq 0x248078 │ │ │ │ + beq 0x248000 │ │ │ │ strdeq lr, [r2, -r5] │ │ │ │ @ instruction: 0x4642465b │ │ │ │ - blx 0x7cb2a6 │ │ │ │ + blx 0x16cb22e │ │ │ │ stmib r6!, {r0, r2, r4, r6, r8, sl, lr}^ │ │ │ │ mvnsle r0, r2, lsl #2 │ │ │ │ stmdble r9, {r0, r1, r2, r5, r7, r9, lr} │ │ │ │ movweq lr, #19209 @ 0x4b09 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ smlatteq r2, r3, r8, lr │ │ │ │ andeq lr, r9, #166912 @ 0x28c00 │ │ │ │ @@ -259124,30 +259095,30 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strcs pc, [r1], #-963 @ 0xfffffc3d │ │ │ │ stccs 2, cr11, [r2], {223} @ 0xdf │ │ │ │ streq pc, [r1, -r7, lsl #2] │ │ │ │ strcc fp, [r1], #-3864 @ 0xfffff0e8 │ │ │ │ - b 0x14deedc │ │ │ │ + b 0x14dee64 │ │ │ │ ldrmi r0, [r3], r7, asr #15 │ │ │ │ rsceq fp, r4, r4, lsl pc │ │ │ │ @ instruction: 0x460d463c │ │ │ │ stmiacs r3!, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc} │ │ │ │ - bl 0x155104 │ │ │ │ + bl 0x15508c │ │ │ │ @ instruction: 0xf8550a04 │ │ │ │ ldrbmi r0, [sl], -r4, lsl #22 │ │ │ │ @ instruction: 0xf7884641 │ │ │ │ - ldrbmi pc, [r5, #-3999] @ 0xfffff061 @ │ │ │ │ + ldrbmi pc, [r5, #-4059] @ 0xfffff025 @ │ │ │ │ svceq 0x0004f846 │ │ │ │ adcmi sp, r7, #1073741885 @ 0x4000003d │ │ │ │ - bl 0x38392c │ │ │ │ + bl 0x3838b4 │ │ │ │ andcs r0, r0, r4, lsl #6 │ │ │ │ stmia r3!, {r8, sp}^ │ │ │ │ - bl 0xfe9cd91c │ │ │ │ + bl 0xfe9cd8a4 │ │ │ │ addsmi r0, r7, #-1879048192 @ 0x90000000 │ │ │ │ strdcs sp, [r0], -r9 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ svclt 0x00008ff8 │ │ │ │ @@ -259155,30 +259126,30 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strcs pc, [r1], #-963 @ 0xfffffc3d │ │ │ │ stccs 2, cr11, [r2], {223} @ 0xdf │ │ │ │ streq pc, [r1, -r7, lsl #2] │ │ │ │ strcc fp, [r1], #-3864 @ 0xfffff0e8 │ │ │ │ - b 0x14def58 │ │ │ │ + b 0x14deee0 │ │ │ │ ldrmi r0, [r3], r7, asr #15 │ │ │ │ rsceq fp, r4, r4, lsl pc │ │ │ │ @ instruction: 0x460d463c │ │ │ │ stmiacs r3!, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc} │ │ │ │ - bl 0x155180 │ │ │ │ + bl 0x155108 │ │ │ │ @ instruction: 0xf8550a04 │ │ │ │ ldrbmi r0, [sl], -r4, lsl #22 │ │ │ │ @ instruction: 0xf7894641 │ │ │ │ - ldrbmi pc, [r5, #-2093] @ 0xfffff7d3 @ │ │ │ │ + ldrbmi pc, [r5, #-2153] @ 0xfffff797 @ │ │ │ │ svceq 0x0004f846 │ │ │ │ adcmi sp, r7, #1073741885 @ 0x4000003d │ │ │ │ - bl 0x3839a8 │ │ │ │ + bl 0x383930 │ │ │ │ andcs r0, r0, r4, lsl #6 │ │ │ │ stmia r3!, {r8, sp}^ │ │ │ │ - bl 0xfe9cd998 │ │ │ │ + bl 0xfe9cd920 │ │ │ │ addsmi r0, r7, #-1879048192 @ 0x90000000 │ │ │ │ strdcs sp, [r0], -r9 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ svclt 0x00008ff8 │ │ │ │ @@ -259186,30 +259157,30 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strcs pc, [r1], #-963 @ 0xfffffc3d │ │ │ │ stccs 2, cr11, [r2], {223} @ 0xdf │ │ │ │ streq pc, [r1, -r7, lsl #2] │ │ │ │ strcc fp, [r1], #-3864 @ 0xfffff0e8 │ │ │ │ - b 0x14defd4 │ │ │ │ + b 0x14def5c │ │ │ │ ldrmi r0, [r3], r7, asr #15 │ │ │ │ rsceq fp, r4, r4, lsl pc │ │ │ │ @ instruction: 0x460d463c │ │ │ │ stmiacs r3!, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc} │ │ │ │ - bl 0x154ffc │ │ │ │ + bl 0x154f84 │ │ │ │ @ instruction: 0xf8350a04 │ │ │ │ ldrbmi r0, [sl], -r2, lsl #22 │ │ │ │ @ instruction: 0xf7894641 │ │ │ │ - ldrbmi pc, [r5, #-2149] @ 0xfffff79b @ │ │ │ │ + ldrbmi pc, [r5, #-2209] @ 0xfffff75f @ │ │ │ │ svceq 0x0002f826 │ │ │ │ adcmi sp, r7, #1073741885 @ 0x4000003d │ │ │ │ - bl 0x383a24 │ │ │ │ + bl 0x3839ac │ │ │ │ andcs r0, r0, r4, lsl #6 │ │ │ │ stmia r3!, {r8, sp}^ │ │ │ │ - bl 0xfe9cda14 │ │ │ │ + bl 0xfe9cd99c │ │ │ │ addsmi r0, r7, #-1879048192 @ 0x90000000 │ │ │ │ strdcs sp, [r0], -r9 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ svclt 0x00008ff8 │ │ │ │ @@ -259217,30 +259188,30 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strcs pc, [r1], #-963 @ 0xfffffc3d │ │ │ │ stccs 2, cr11, [r2], {223} @ 0xdf │ │ │ │ streq pc, [r1, -r7, lsl #2] │ │ │ │ strcc fp, [r1], #-3864 @ 0xfffff0e8 │ │ │ │ - b 0x14df050 │ │ │ │ + b 0x14defd8 │ │ │ │ ldrmi r0, [r3], r7, asr #15 │ │ │ │ rsceq fp, r4, r4, lsl pc │ │ │ │ @ instruction: 0x460d463c │ │ │ │ stmiacs r3!, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc} │ │ │ │ - bl 0x155078 │ │ │ │ + bl 0x155000 │ │ │ │ @ instruction: 0xf8350a04 │ │ │ │ ldrbmi r0, [sl], -r2, lsl #22 │ │ │ │ @ instruction: 0xf7894641 │ │ │ │ - ldrbmi pc, [r5, #-2343] @ 0xfffff6d9 @ │ │ │ │ + ldrbmi pc, [r5, #-2403] @ 0xfffff69d @ │ │ │ │ svceq 0x0002f826 │ │ │ │ adcmi sp, r7, #1073741885 @ 0x4000003d │ │ │ │ - bl 0x383aa0 │ │ │ │ + bl 0x383a28 │ │ │ │ andcs r0, r0, r4, lsl #6 │ │ │ │ stmia r3!, {r8, sp}^ │ │ │ │ - bl 0xfe9cda90 │ │ │ │ + bl 0xfe9cda18 │ │ │ │ addsmi r0, r7, #-1879048192 @ 0x90000000 │ │ │ │ strdcs sp, [r0], -r9 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ svclt 0x00008ff8 │ │ │ │ @@ -259248,25 +259219,25 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strcs pc, [r1], #-963 @ 0xfffffc3d │ │ │ │ stccs 2, cr11, [r2], {223} @ 0xdf │ │ │ │ streq pc, [r1, -r7, lsl #2] │ │ │ │ strcc fp, [r1], #-3864 @ 0xfffff0e8 │ │ │ │ - b 0x14df0cc │ │ │ │ + b 0x14df054 │ │ │ │ ldrmi r0, [r0], r7, asr #15 │ │ │ │ rsceq fp, r4, r4, lsl pc │ │ │ │ @ instruction: 0x460d463c │ │ │ │ streq pc, [r8], -r0, lsr #3 │ │ │ │ - beq 0x2482e0 │ │ │ │ + beq 0x248268 │ │ │ │ mullt r2, r2, r8 │ │ │ │ umullsvc r1, r3, fp, r2 │ │ │ │ strdeq lr, [r2, -r5] │ │ │ │ andcs r4, r0, #70254592 @ 0x4300000 │ │ │ │ - ldc2 7, cr15, [lr], #544 @ 0x220 │ │ │ │ + ldc2l 7, cr15, [sl], #544 @ 0x220 │ │ │ │ stmib r6!, {r0, r2, r4, r6, r8, sl, lr}^ │ │ │ │ mvnsle r0, r2, lsl #2 │ │ │ │ @ instruction: 0xf88842a7 │ │ │ │ stmdble r9, {r1, ip, sp, pc} │ │ │ │ movweq lr, #19209 @ 0x4b09 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ smlatteq r2, r3, r8, lr │ │ │ │ @@ -259281,25 +259252,25 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strcs pc, [r1], #-963 @ 0xfffffc3d │ │ │ │ stccs 2, cr11, [r2], {223} @ 0xdf │ │ │ │ streq pc, [r1, -r7, lsl #2] │ │ │ │ strcc fp, [r1], #-3864 @ 0xfffff0e8 │ │ │ │ - b 0x14df150 │ │ │ │ + b 0x14df0d8 │ │ │ │ ldrmi r0, [r0], r7, asr #15 │ │ │ │ rsceq fp, r4, r4, lsl pc │ │ │ │ @ instruction: 0x460d463c │ │ │ │ streq pc, [r8], -r0, lsr #3 │ │ │ │ - beq 0x248364 │ │ │ │ + beq 0x2482ec │ │ │ │ mullt r2, r2, r8 │ │ │ │ umullsvc r1, r3, fp, r2 │ │ │ │ strdeq lr, [r2, -r5] │ │ │ │ andcs r4, r0, #70254592 @ 0x4300000 │ │ │ │ - ldc2 7, cr15, [r0, #544]! @ 0x220 │ │ │ │ + stc2l 7, cr15, [ip, #544]! @ 0x220 │ │ │ │ stmib r6!, {r0, r2, r4, r6, r8, sl, lr}^ │ │ │ │ mvnsle r0, r2, lsl #2 │ │ │ │ @ instruction: 0xf88842a7 │ │ │ │ stmdble r9, {r1, ip, sp, pc} │ │ │ │ movweq lr, #19209 @ 0x4b09 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ smlatteq r2, r3, r8, lr │ │ │ │ @@ -259314,32 +259285,32 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strcs pc, [r1], #-963 @ 0xfffffc3d │ │ │ │ stccs 2, cr11, [r2], {223} @ 0xdf │ │ │ │ streq pc, [r1, -r7, lsl #2] │ │ │ │ strcc fp, [r1], #-3864 @ 0xfffff0e8 │ │ │ │ - b 0x14df1d4 │ │ │ │ + b 0x14df15c │ │ │ │ ldrmi r0, [r0], r7, asr #15 │ │ │ │ rsceq fp, r4, r4, lsl pc │ │ │ │ @ instruction: 0x460d463c │ │ │ │ - bl 0x1553f8 │ │ │ │ + bl 0x155380 │ │ │ │ @ instruction: 0xf8920a04 │ │ │ │ addsne fp, fp, #2 │ │ │ │ @ instruction: 0xf8557093 │ │ │ │ strbmi r0, [r2], -r4, lsl #22 │ │ │ │ @ instruction: 0xf7882100 │ │ │ │ - ldrbmi pc, [r5, #-3639] @ 0xfffff1c9 @ │ │ │ │ + ldrbmi pc, [r5, #-3699] @ 0xfffff18d @ │ │ │ │ svceq 0x0004f846 │ │ │ │ adcmi sp, r7, #1073741885 @ 0x4000003d │ │ │ │ andlt pc, r2, r8, lsl #17 │ │ │ │ - bl 0x383c2c │ │ │ │ + bl 0x383bb4 │ │ │ │ andcs r0, r0, r4, lsl #6 │ │ │ │ stmia r3!, {r8, sp}^ │ │ │ │ - bl 0xfe9cdc1c │ │ │ │ + bl 0xfe9cdba4 │ │ │ │ addsmi r0, r7, #-1879048192 @ 0x90000000 │ │ │ │ strdcs sp, [r0], -r9 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ svclt 0x00008ff8 │ │ │ │ @@ -259347,32 +259318,32 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strcs pc, [r1], #-963 @ 0xfffffc3d │ │ │ │ stccs 2, cr11, [r2], {223} @ 0xdf │ │ │ │ streq pc, [r1, -r7, lsl #2] │ │ │ │ strcc fp, [r1], #-3864 @ 0xfffff0e8 │ │ │ │ - b 0x14df258 │ │ │ │ + b 0x14df1e0 │ │ │ │ ldrmi r0, [r0], r7, asr #15 │ │ │ │ rsceq fp, r4, r4, lsl pc │ │ │ │ @ instruction: 0x460d463c │ │ │ │ - bl 0x15547c │ │ │ │ + bl 0x155404 │ │ │ │ @ instruction: 0xf8920a04 │ │ │ │ addsne fp, fp, #2 │ │ │ │ @ instruction: 0xf8557093 │ │ │ │ strbmi r0, [r2], -r4, lsl #22 │ │ │ │ @ instruction: 0xf7882100 │ │ │ │ - ldrbmi pc, [r5, #-3777] @ 0xfffff13f @ │ │ │ │ + ldrbmi pc, [r5, #-3837] @ 0xfffff103 @ │ │ │ │ svceq 0x0004f846 │ │ │ │ adcmi sp, r7, #1073741885 @ 0x4000003d │ │ │ │ andlt pc, r2, r8, lsl #17 │ │ │ │ - bl 0x383cb0 │ │ │ │ + bl 0x383c38 │ │ │ │ andcs r0, r0, r4, lsl #6 │ │ │ │ stmia r3!, {r8, sp}^ │ │ │ │ - bl 0xfe9cdca0 │ │ │ │ + bl 0xfe9cdc28 │ │ │ │ addsmi r0, r7, #-1879048192 @ 0x90000000 │ │ │ │ strdcs sp, [r0], -r9 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ svclt 0x00008ff8 │ │ │ │ @@ -259380,32 +259351,32 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strcs pc, [r1], #-963 @ 0xfffffc3d │ │ │ │ stccs 2, cr11, [r2], {223} @ 0xdf │ │ │ │ streq pc, [r1, -r7, lsl #2] │ │ │ │ strcc fp, [r1], #-3864 @ 0xfffff0e8 │ │ │ │ - b 0x14df2dc │ │ │ │ + b 0x14df264 │ │ │ │ ldrmi r0, [r0], r7, asr #15 │ │ │ │ rsceq fp, r4, r4, lsl pc │ │ │ │ @ instruction: 0x460d463c │ │ │ │ - bl 0x155300 │ │ │ │ + bl 0x155288 │ │ │ │ @ instruction: 0xf8920a04 │ │ │ │ addsne fp, fp, #2 │ │ │ │ @ instruction: 0xf8357093 │ │ │ │ strbmi r0, [r2], -r2, lsl #22 │ │ │ │ @ instruction: 0xf7882100 │ │ │ │ - ldrbmi pc, [r5, #-3845] @ 0xfffff0fb @ │ │ │ │ + ldrbmi pc, [r5, #-3905] @ 0xfffff0bf @ │ │ │ │ svceq 0x0002f826 │ │ │ │ adcmi sp, r7, #1073741885 @ 0x4000003d │ │ │ │ andlt pc, r2, r8, lsl #17 │ │ │ │ - bl 0x383d34 │ │ │ │ + bl 0x383cbc │ │ │ │ andcs r0, r0, r4, lsl #6 │ │ │ │ stmia r3!, {r8, sp}^ │ │ │ │ - bl 0xfe9cdd24 │ │ │ │ + bl 0xfe9cdcac │ │ │ │ addsmi r0, r7, #-1879048192 @ 0x90000000 │ │ │ │ strdcs sp, [r0], -r9 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ svclt 0x00008ff8 │ │ │ │ @@ -259413,32 +259384,32 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strcs pc, [r1], #-963 @ 0xfffffc3d │ │ │ │ stccs 2, cr11, [r2], {223} @ 0xdf │ │ │ │ streq pc, [r1, -r7, lsl #2] │ │ │ │ strcc fp, [r1], #-3864 @ 0xfffff0e8 │ │ │ │ - b 0x14df360 │ │ │ │ + b 0x14df2e8 │ │ │ │ ldrmi r0, [r0], r7, asr #15 │ │ │ │ rsceq fp, r4, r4, lsl pc │ │ │ │ @ instruction: 0x460d463c │ │ │ │ - bl 0x155384 │ │ │ │ + bl 0x15530c │ │ │ │ @ instruction: 0xf8920a04 │ │ │ │ addsne fp, fp, #2 │ │ │ │ @ instruction: 0xf8357093 │ │ │ │ strbmi r0, [r2], -r2, lsl #22 │ │ │ │ @ instruction: 0xf7882100 │ │ │ │ - ldrbmi pc, [r5, #-4035] @ 0xfffff03d @ │ │ │ │ + ldrbmi pc, [r5, #-4095] @ 0xfffff001 @ │ │ │ │ svceq 0x0002f826 │ │ │ │ adcmi sp, r7, #1073741885 @ 0x4000003d │ │ │ │ andlt pc, r2, r8, lsl #17 │ │ │ │ - bl 0x383db8 │ │ │ │ + bl 0x383d40 │ │ │ │ andcs r0, r0, r4, lsl #6 │ │ │ │ stmia r3!, {r8, sp}^ │ │ │ │ - bl 0xfe9cdda8 │ │ │ │ + bl 0xfe9cdd30 │ │ │ │ addsmi r0, r7, #-1879048192 @ 0x90000000 │ │ │ │ strdcs sp, [r0], -r9 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ svclt 0x00008ff8 │ │ │ │ @@ -259446,24 +259417,24 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strcs pc, [r1], #-963 @ 0xfffffc3d │ │ │ │ stccs 2, cr11, [r2], {223} @ 0xdf │ │ │ │ streq pc, [r1, -r7, lsl #2] │ │ │ │ strcc fp, [r1], #-3864 @ 0xfffff0e8 │ │ │ │ - b 0x14df3e4 │ │ │ │ + b 0x14df36c │ │ │ │ ldrmi r0, [r0], r7, asr #15 │ │ │ │ rsceq fp, r4, r4, lsl pc │ │ │ │ @ instruction: 0x460d463c │ │ │ │ - bl 0x155408 │ │ │ │ + bl 0x155390 │ │ │ │ @ instruction: 0xf8920a04 │ │ │ │ addsne fp, fp, #2 │ │ │ │ @ instruction: 0xf8357093 │ │ │ │ strbmi r0, [r1], -r2, lsl #22 │ │ │ │ - stc2 7, cr15, [sl], {137} @ 0x89 │ │ │ │ + mcrr2 7, 8, pc, r6, cr9 @ │ │ │ │ svceq 0x0002f826 │ │ │ │ mvnsle r4, r5, asr r5 │ │ │ │ @ instruction: 0xf88842a7 │ │ │ │ stmdble r9, {r1, ip, sp, pc} │ │ │ │ movweq lr, #19209 @ 0x4b09 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ smlatteq r2, r3, r8, lr │ │ │ │ @@ -259478,24 +259449,24 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strcs pc, [r1], #-963 @ 0xfffffc3d │ │ │ │ stccs 2, cr11, [r2], {223} @ 0xdf │ │ │ │ streq pc, [r1, -r7, lsl #2] │ │ │ │ strcc fp, [r1], #-3864 @ 0xfffff0e8 │ │ │ │ - b 0x14df464 │ │ │ │ + b 0x14df3ec │ │ │ │ ldrmi r0, [r0], r7, asr #15 │ │ │ │ rsceq fp, r4, r4, lsl pc │ │ │ │ @ instruction: 0x460d463c │ │ │ │ - bl 0x155688 │ │ │ │ + bl 0x155610 │ │ │ │ @ instruction: 0xf8920a04 │ │ │ │ addsne fp, fp, #2 │ │ │ │ @ instruction: 0xf8557093 │ │ │ │ strbmi r0, [r1], -r4, lsl #22 │ │ │ │ - blx 0xffacb8aa │ │ │ │ + stc2 7, cr15, [r2], #-548 @ 0xfffffddc │ │ │ │ svceq 0x0004f846 │ │ │ │ mvnsle r4, r5, asr r5 │ │ │ │ @ instruction: 0xf88842a7 │ │ │ │ stmdble r9, {r1, ip, sp, pc} │ │ │ │ movweq lr, #19209 @ 0x4b09 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ smlatteq r2, r3, r8, lr │ │ │ │ @@ -259504,58 +259475,58 @@ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f8e8bd │ │ │ │ stccs 3, cr15, [r1], {195} @ 0xc3 │ │ │ │ @ instruction: 0xf1bcb570 │ │ │ │ - blx 0x18d16d0 │ │ │ │ + blx 0x18d1658 │ │ │ │ svclt 0x0018fe83 │ │ │ │ stceq 1, cr15, [r1], {12} │ │ │ │ cdpeq 1, 0, cr15, cr1, cr14, {0} │ │ │ │ mvnscc pc, r1, lsl #2 │ │ │ │ - b 0x14fd73c │ │ │ │ + b 0x14fd6c4 │ │ │ │ @ instruction: 0xf1020ccc │ │ │ │ - b 0x14da6e0 │ │ │ │ + b 0x14da668 │ │ │ │ svclt 0x00120ece │ │ │ │ ldrbtmi r4, [r6], -r6, ror #12 │ │ │ │ strmi r4, [lr], #-1780 @ 0xfffff90c │ │ │ │ @ instruction: 0xf9111e44 │ │ │ │ @ instruction: 0xf9123f01 │ │ │ │ addmi r5, lr, #1, 30 │ │ │ │ vqrdmlah.s d15, d5, d3 │ │ │ │ @ instruction: 0x2323ea4f │ │ │ │ svccc 0x0001f804 │ │ │ │ strbmi sp, [r6, #499]! @ 0x1f3 │ │ │ │ - bl 0x143f30 │ │ │ │ + bl 0x143eb8 │ │ │ │ strcs r0, [r0], #-780 @ 0xfffffcf4 │ │ │ │ stmia r3!, {r8, sl, sp}^ │ │ │ │ - bne 0x79ef24 │ │ │ │ + bne 0x79eeac │ │ │ │ ldmle sl!, {r1, r2, r4, r7, r8, sl, lr}^ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd70 │ │ │ │ stccs 3, cr15, [r1], {195} @ 0xc3 │ │ │ │ @ instruction: 0xf1bcb570 │ │ │ │ - blx 0x18d1744 │ │ │ │ + blx 0x18d16cc │ │ │ │ svclt 0x0018fe83 │ │ │ │ stceq 1, cr15, [r1], {12} │ │ │ │ cdpeq 1, 0, cr15, cr1, cr14, {0} │ │ │ │ andeq pc, r2, #-2147483608 @ 0x80000028 │ │ │ │ - b 0x14fd7b0 │ │ │ │ + b 0x14fd738 │ │ │ │ @ instruction: 0xf1a00ccc │ │ │ │ - b 0x14ceb60 │ │ │ │ + b 0x14ceae8 │ │ │ │ svclt 0x00120ece │ │ │ │ ldrbtmi r4, [r6], -r6, ror #12 │ │ │ │ strmi r4, [lr], #-1780 @ 0xfffff90c │ │ │ │ - blpl 0x1cc02c │ │ │ │ + blpl 0x1cbfb4 │ │ │ │ svccc 0x0002f832 │ │ │ │ - blx 0x5de636 │ │ │ │ - b 0x150a788 │ │ │ │ + blx 0x5de5be │ │ │ │ + b 0x150a710 │ │ │ │ @ instruction: 0xf8244323 │ │ │ │ mvnsle r3, r2, lsl #30 │ │ │ │ stmdble r8, {r1, r2, r5, r6, r7, r8, sl, lr} │ │ │ │ movweq lr, #51968 @ 0xcb00 │ │ │ │ strcs r2, [r0, #-1024] @ 0xfffffc00 │ │ │ │ strmi lr, [r2, #-2275] @ 0xfffff71d │ │ │ │ ldrmi r1, [r6, #2586] @ 0xa1a │ │ │ │ @@ -259571,23 +259542,23 @@ │ │ │ │ strmi r0, [r4], -r1, lsl #10 │ │ │ │ sbcseq fp, fp, r8, lsl pc │ │ │ │ cdpeq 1, 0, cr15, cr4, cr2, {5} │ │ │ │ strbeq lr, [r5, #2639] @ 0xa4f │ │ │ │ sadd16mi fp, pc, r2 @ │ │ │ │ strtmi r4, [fp], -pc, lsr #12 │ │ │ │ svcne 0x0006440f │ │ │ │ - blcs 0x24bd18 │ │ │ │ + blcs 0x24bca0 │ │ │ │ svceq 0x0004f85e │ │ │ │ - blx 0xfe11e6c2 │ │ │ │ + blx 0xfe11e64a │ │ │ │ @ instruction: 0xf846c202 │ │ │ │ mvnsle r2, r4, lsl #30 │ │ │ │ stmdble r7, {r0, r2, r3, r4, r7, r9, lr} │ │ │ │ andcs r4, r0, r3, lsr #8 │ │ │ │ stmia r3!, {r8, sp}^ │ │ │ │ - blne 0x78dffc │ │ │ │ + blne 0x78df84 │ │ │ │ ldmle sl!, {r0, r2, r4, r7, r9, lr}^ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bdf0 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @@ -259597,26 +259568,26 @@ │ │ │ │ @ instruction: 0xf883fa5f │ │ │ │ stmdavs r4!, {r0, r7, r9, sl, lr} │ │ │ │ @ instruction: 0xf04f9405 │ │ │ │ vraddhn.i16 d16, , q0 │ │ │ │ stccs 4, cr2, [r2], {1} │ │ │ │ stmdaeq r1, {r3, r8, ip, sp, lr, pc} │ │ │ │ strcc fp, [r1], #-3864 @ 0xfffff0e8 │ │ │ │ - b 0x14df470 │ │ │ │ + b 0x14df3f8 │ │ │ │ strmi r0, [r6], -r8, asr #17 │ │ │ │ rsceq fp, r4, r5, lsl pc │ │ │ │ strtmi r4, [r2], r2, asr #13 │ │ │ │ strmi r4, [sl], #1604 @ 0x644 │ │ │ │ streq pc, [r8, -r2, lsr #3] │ │ │ │ andcs r2, r0, #0, 6 │ │ │ │ movwcs lr, #10701 @ 0x29cd │ │ │ │ - blvc 0x1c92b8 │ │ │ │ + blvc 0x1c9240 │ │ │ │ ldm r5!, {r0, r4, r5, r9, sl, lr}^ │ │ │ │ stmdage r2, {r1, r8, r9, sp} │ │ │ │ - blvc 0x14929c │ │ │ │ + blvc 0x149224 │ │ │ │ @ instruction: 0xf04f3708 │ │ │ │ strcc pc, [r8], -r9, lsl #24 │ │ │ │ mvnsle r4, r5, asr r5 │ │ │ │ stmdble r9, {r5, r7, r8, sl, lr} │ │ │ │ movweq lr, #19209 @ 0x4b09 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ smlatteq r2, r3, r8, lr │ │ │ │ @@ -259627,62 +259598,62 @@ │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r6, sl, lsl #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0x87f0e8bd │ │ │ │ - @ instruction: 0xf8a2f1a8 │ │ │ │ + @ instruction: 0xf89ef1a8 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ stccs 3, cr15, [r1], {195} @ 0xc3 │ │ │ │ @ instruction: 0xf1bcb570 │ │ │ │ - blx 0x18d18cc │ │ │ │ + blx 0x18d1854 │ │ │ │ svclt 0x0018fe83 │ │ │ │ stceq 1, cr15, [r1], {12} │ │ │ │ cdpeq 1, 0, cr15, cr1, cr14, {0} │ │ │ │ mvnscc pc, r1, lsl #2 │ │ │ │ - b 0x14fd938 │ │ │ │ + b 0x14fd8c0 │ │ │ │ @ instruction: 0xf1020ccc │ │ │ │ - b 0x14da8dc │ │ │ │ + b 0x14da864 │ │ │ │ svclt 0x00120ece │ │ │ │ ldrbtmi r4, [r6], -r6, ror #12 │ │ │ │ strmi r4, [lr], #-1780 @ 0xfffff90c │ │ │ │ @ instruction: 0xf8111e44 │ │ │ │ @ instruction: 0xf8123f01 │ │ │ │ addmi r5, lr, #1, 30 │ │ │ │ vqrdmulh.s d15, d3, d5 │ │ │ │ tstcs r3, #323584 @ 0x4f000 │ │ │ │ svccc 0x0001f804 │ │ │ │ strbmi sp, [r6, #499]! @ 0x1f3 │ │ │ │ - bl 0x14412c │ │ │ │ + bl 0x1440b4 │ │ │ │ strcs r0, [r0], #-780 @ 0xfffffcf4 │ │ │ │ stmia r3!, {r8, sl, sp}^ │ │ │ │ - bne 0x79f120 │ │ │ │ + bne 0x79f0a8 │ │ │ │ ldmle sl!, {r1, r2, r4, r7, r8, sl, lr}^ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd70 │ │ │ │ stccs 3, cr15, [r1], {195} @ 0xc3 │ │ │ │ @ instruction: 0xf1bcb570 │ │ │ │ - blx 0x18d1940 │ │ │ │ + blx 0x18d18c8 │ │ │ │ svclt 0x0018fe83 │ │ │ │ stceq 1, cr15, [r1], {12} │ │ │ │ cdpeq 1, 0, cr15, cr1, cr14, {0} │ │ │ │ andeq pc, r2, #-2147483608 @ 0x80000028 │ │ │ │ - b 0x14fd9ac │ │ │ │ + b 0x14fd934 │ │ │ │ @ instruction: 0xf1a00ccc │ │ │ │ - b 0x14ced5c │ │ │ │ + b 0x14cece4 │ │ │ │ svclt 0x00120ece │ │ │ │ ldrbtmi r4, [r6], -r6, ror #12 │ │ │ │ strmi r4, [lr], #-1780 @ 0xfffff90c │ │ │ │ - blpl 0x1cbe28 │ │ │ │ + blpl 0x1cbdb0 │ │ │ │ svccc 0x0002f832 │ │ │ │ - blx 0x25e832 │ │ │ │ - b 0x150a97c │ │ │ │ + blx 0x25e7ba │ │ │ │ + b 0x150a904 │ │ │ │ @ instruction: 0xf8244313 │ │ │ │ mvnsle r3, r2, lsl #30 │ │ │ │ stmdble r8, {r1, r2, r5, r6, r7, r8, sl, lr} │ │ │ │ movweq lr, #51968 @ 0xcb00 │ │ │ │ strcs r2, [r0, #-1024] @ 0xfffffc00 │ │ │ │ strmi lr, [r2, #-2275] @ 0xfffff71d │ │ │ │ ldrmi r1, [r6, #2586] @ 0xa1a │ │ │ │ @@ -259698,23 +259669,23 @@ │ │ │ │ strmi r0, [r4], -r1, lsl #10 │ │ │ │ sbcseq fp, fp, r8, lsl pc │ │ │ │ cdpeq 1, 0, cr15, cr4, cr2, {5} │ │ │ │ strbeq lr, [r5, #2639] @ 0xa4f │ │ │ │ sadd16mi fp, pc, r2 @ │ │ │ │ strtmi r4, [fp], -pc, lsr #12 │ │ │ │ svcne 0x0006440f │ │ │ │ - bleq 0x24bf14 │ │ │ │ + bleq 0x24be9c │ │ │ │ svccs 0x0004f85e │ │ │ │ - blx 0xfe91e8be │ │ │ │ + blx 0xfe91e846 │ │ │ │ @ instruction: 0xf846c202 │ │ │ │ mvnsle r2, r4, lsl #30 │ │ │ │ stmdble r7, {r0, r2, r3, r4, r7, r9, lr} │ │ │ │ andcs r4, r0, r3, lsr #8 │ │ │ │ stmia r3!, {r8, sp}^ │ │ │ │ - blne 0x78e1f8 │ │ │ │ + blne 0x78e180 │ │ │ │ ldmle sl!, {r0, r2, r4, r7, r9, lr}^ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bdf0 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @@ -259724,26 +259695,26 @@ │ │ │ │ @ instruction: 0xf883fa5f │ │ │ │ stmdavs r4!, {r0, r7, r9, sl, lr} │ │ │ │ @ instruction: 0xf04f9405 │ │ │ │ vraddhn.i16 d16, , q0 │ │ │ │ stccs 4, cr2, [r2], {1} │ │ │ │ stmdaeq r1, {r3, r8, ip, sp, lr, pc} │ │ │ │ strcc fp, [r1], #-3864 @ 0xfffff0e8 │ │ │ │ - b 0x14df66c │ │ │ │ + b 0x14df5f4 │ │ │ │ strmi r0, [r6], -r8, asr #17 │ │ │ │ rsceq fp, r4, r5, lsl pc │ │ │ │ strtmi r4, [r2], r2, asr #13 │ │ │ │ strmi r4, [sl], #1604 @ 0x644 │ │ │ │ streq pc, [r8, -r2, lsr #3] │ │ │ │ andcs r2, r0, #0, 6 │ │ │ │ movwcs lr, #10701 @ 0x29cd │ │ │ │ - blvc 0x1c94b4 │ │ │ │ + blvc 0x1c943c │ │ │ │ ldm r5!, {r0, r4, r5, r9, sl, lr}^ │ │ │ │ stmdage r2, {r1, r8, r9, sp} │ │ │ │ - blvc 0x149498 │ │ │ │ + blvc 0x149420 │ │ │ │ @ instruction: 0xf04f3708 │ │ │ │ @ instruction: 0x3608fadb │ │ │ │ mvnsle r4, r5, asr r5 │ │ │ │ stmdble r9, {r5, r7, r8, sl, lr} │ │ │ │ movweq lr, #19209 @ 0x4b09 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ smlatteq r2, r3, r8, lr │ │ │ │ @@ -259754,103 +259725,103 @@ │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r6, sl, lsl #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0x87f0e8bd │ │ │ │ - @ instruction: 0xffa4f1a7 │ │ │ │ + @ instruction: 0xffa0f1a7 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ strcs pc, [r1, #-963] @ 0xfffffc3d │ │ │ │ - blx 0x18d92c8 │ │ │ │ + blx 0x18d9250 │ │ │ │ svclt 0x0018fe83 │ │ │ │ @ instruction: 0xf10e3501 │ │ │ │ addlt r0, r5, r1, lsl #28 │ │ │ │ strcs pc, [r5], r3, asr #7 │ │ │ │ - b 0x14fdb34 │ │ │ │ - b 0x14d01ec │ │ │ │ + b 0x14fdabc │ │ │ │ + b 0x14d0174 │ │ │ │ @ instruction: 0xf1a20ece │ │ │ │ @ instruction: 0xf1c60408 │ │ │ │ svclt 0x00140200 │ │ │ │ ldrbtmi r4, [r7], -r7, asr #12 │ │ │ │ eorseq pc, pc, #2 │ │ │ │ streq pc, [r8, #-416] @ 0xfffffe60 │ │ │ │ - beq 0x94a60c │ │ │ │ - bleq 0x94a590 │ │ │ │ + beq 0x94a594 │ │ │ │ + bleq 0x94a518 │ │ │ │ ldrbtmi fp, [r0], r8, lsl #30 │ │ │ │ stmib sp, {r0, r1, r2, r3, sl, lr}^ │ │ │ │ strls r8, [r0, -r1, lsl #28] │ │ │ │ @ instruction: 0xf8549003 │ │ │ │ @ instruction: 0xf1a20f08 │ │ │ │ ldmib r1, {r5, r9, sl, fp}^ │ │ │ │ @ instruction: 0xf1c2c300 │ │ │ │ tstcc r8, r0, lsr #16 │ │ │ │ - b 0xfe4280b8 │ │ │ │ + b 0xfe428040 │ │ │ │ rsbsmi r0, fp, r0 │ │ │ │ stc2 10, cr15, [r6], {32} @ │ │ │ │ vseleq.f32 s30, s28, s0 │ │ │ │ @ instruction: 0xf90afa03 │ │ │ │ @ instruction: 0x0c09ea4c │ │ │ │ @ instruction: 0xf90bfa23 │ │ │ │ @ instruction: 0xf808fa20 │ │ │ │ @ instruction: 0x0c09ea4c │ │ │ │ - b 0x141e180 │ │ │ │ + b 0x141e108 │ │ │ │ @ instruction: 0xf8450000 │ │ │ │ - blx 0x1d1b68 │ │ │ │ - b 0x1149f54 │ │ │ │ + blx 0x1d1af0 │ │ │ │ + b 0x1149edc │ │ │ │ rscsmi r0, r3, lr │ │ │ │ andeq lr, r8, r0, asr #20 │ │ │ │ rsbvs r4, fp, r3, lsl #6 │ │ │ │ addsmi r9, r9, #0, 22 │ │ │ │ ldmib sp, {r0, r1, r4, r6, r7, r8, ip, lr, pc}^ │ │ │ │ stmdals r3, {r0, r9, sl, fp, pc} │ │ │ │ stmdble r8, {r1, r2, r6, r7, r8, sl, lr} │ │ │ │ strcs r4, [r0], #-1152 @ 0xfffffb80 │ │ │ │ stmia r8!, {r8, sl, sp}^ │ │ │ │ - bl 0xfeb1f37c │ │ │ │ + bl 0xfeb1f304 │ │ │ │ ldrmi r0, [lr, #768] @ 0x300 │ │ │ │ strdlt sp, [r5], -r9 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svchi 0x00f0e8bd │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec65194 │ │ │ │ + bl 0xfec6511c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ - mrrccc 6, 4, pc, r9, cr15 @ │ │ │ │ + stclcs 6, cr15, [r1], #316 @ 0x13c │ │ │ │ stceq 2, cr15, [pc], {192} @ 0xc0 │ │ │ │ strls r9, [r0], #-3076 @ 0xfffff3fc │ │ │ │ andgt pc, r4, sp, asr #17 │ │ │ │ mcr2 7, 0, pc, cr12, cr1, {7} @ │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec651cc │ │ │ │ + bl 0xfec65154 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ - ldclcc 6, cr15, [sp], #-316 @ 0xfffffec4 │ │ │ │ + stccc 6, cr15, [r5], {79} @ 0x4f │ │ │ │ stceq 2, cr15, [pc], {192} @ 0xc0 │ │ │ │ strls r9, [r0], #-3076 @ 0xfffff3fc │ │ │ │ andgt pc, r4, sp, asr #17 │ │ │ │ ldc2l 7, cr15, [r0, #964]! @ 0x3c4 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec65204 │ │ │ │ + bl 0xfec6518c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ - stccc 6, cr15, [r1], #316 @ 0x13c │ │ │ │ + stccc 6, cr15, [r9], #-316 @ 0xfffffec4 │ │ │ │ stceq 2, cr15, [pc], {192} @ 0xc0 │ │ │ │ strls r9, [r0], #-3076 @ 0xfffff3fc │ │ │ │ andgt pc, r4, sp, asr #17 │ │ │ │ ldc2l 7, cr15, [r4, #964] @ 0x3c4 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @@ -259909,91 +259880,91 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ ldrmi r4, [r6], -sp, lsl #12 │ │ │ │ ldrmi r4, [sl], -r0, lsl #13 │ │ │ │ strteq r0, [r8], #-1073 @ 0xfffffbcf │ │ │ │ @ instruction: 0xf716461c │ │ │ │ - strmi pc, [r7], -fp, asr #28 │ │ │ │ + strmi pc, [r7], -r7, lsl #29 │ │ │ │ @ instruction: 0xf6cf2000 │ │ │ │ @ instruction: 0x462270ff │ │ │ │ tsteq r0, r6, lsl #20 │ │ │ │ @ instruction: 0xf7164028 │ │ │ │ - strtmi pc, [r2], -r1, asr #28 │ │ │ │ + @ instruction: 0x4622fe7d │ │ │ │ ldrtmi r4, [r8], -r1, lsl #12 │ │ │ │ - mcr2 7, 2, pc, cr0, cr5, {0} @ │ │ │ │ + mrc2 7, 3, pc, cr12, cr5, {0} │ │ │ │ strmi r4, [r1], -r2, lsr #12 │ │ │ │ pop {r6, r9, sl, lr} │ │ │ │ @ instruction: 0xf71541f0 │ │ │ │ - svclt 0x0000be39 │ │ │ │ + svclt 0x0000be75 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b0f8cc │ │ │ │ ldrmi r4, [r1], -sp, lsl #12 │ │ │ │ ldrmi fp, [ip], -fp, lsl #1 │ │ │ │ - b 0x14cf220 │ │ │ │ - b 0x14e01bc │ │ │ │ + b 0x14cf1a8 │ │ │ │ + b 0x14e0144 │ │ │ │ @ instruction: 0xf0274911 │ │ │ │ streq r4, [fp], #-1536 @ 0xfffffa00 │ │ │ │ - b 0x14f49c4 │ │ │ │ - b 0x14e0198 │ │ │ │ + b 0x14f494c │ │ │ │ + b 0x14e0120 │ │ │ │ @ instruction: 0xf1b64909 │ │ │ │ strdls r4, [r5], -pc @ │ │ │ │ stmdale r7, {r3, r8, r9, ip, pc} │ │ │ │ @ instruction: 0xf6c72300 │ │ │ │ - b 0x26b188 │ │ │ │ + b 0x26b110 │ │ │ │ @ instruction: 0xf1b00003 │ │ │ │ stmdble sp, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ ldrtmi r4, [r8], -r1, lsr #12 │ │ │ │ - mrrc2 7, 1, pc, r6, cr5 @ │ │ │ │ + ldc2 7, cr15, [r2], {21} │ │ │ │ suble r2, r2, r0, lsl #16 │ │ │ │ strtmi r9, [r2], -r5, lsl #16 │ │ │ │ andlt r4, fp, r9, lsr r6 │ │ │ │ svcmi 0x00f0e8bd │ │ │ │ - mcrlt 7, 0, pc, cr4, cr5, {0} @ │ │ │ │ + mcrlt 7, 2, pc, cr0, cr5, {0} @ │ │ │ │ @ instruction: 0xf0200408 │ │ │ │ @ instruction: 0xf1b04000 │ │ │ │ stmiale fp!, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, fp, lr}^ │ │ │ │ @ instruction: 0xf1b14019 │ │ │ │ stmiale r7!, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, fp, lr}^ │ │ │ │ @ instruction: 0x46214638 │ │ │ │ @ instruction: 0xf7229209 │ │ │ │ - stmib sp, {r0, r4, r5, r6, sl, fp, ip, sp, lr, pc}^ │ │ │ │ + stmib sp, {r0, r2, r3, r5, r7, sl, fp, ip, sp, lr, pc}^ │ │ │ │ strbmi r0, [r0], -r6, lsl #2 │ │ │ │ strcs r4, [r0, #-1569] @ 0xfffff9df │ │ │ │ - stc2l 7, cr15, [sl], #-136 @ 0xffffff78 │ │ │ │ + stc2 7, cr15, [r6], #136 @ 0x88 │ │ │ │ strmi r4, [r6], -pc, lsl #12 │ │ │ │ stmdals r8, {r0, r5, r9, sl, lr} │ │ │ │ - stc2l 7, cr15, [r4], #-136 @ 0xffffff78 │ │ │ │ + stc2 7, cr15, [r0], #136 @ 0x88 │ │ │ │ strmi r4, [fp], r2, lsl #13 │ │ │ │ strtmi r4, [r1], -r8, asr #12 │ │ │ │ - mrrc2 7, 2, pc, lr, cr2 @ │ │ │ │ + ldc2 7, cr15, [sl], {34} @ 0x22 │ │ │ │ strmi r9, [r0], r9, lsl #20 │ │ │ │ ldrbmi r4, [fp], -r9, lsl #13 │ │ │ │ ldmib sp, {r9, ip, pc}^ │ │ │ │ ldrbmi r0, [r2], -r6, lsl #2 │ │ │ │ - mrc2 7, 2, pc, cr8, cr6, {0} │ │ │ │ + mrc2 7, 4, pc, cr4, cr6, {0} │ │ │ │ stmib sp, {r1, r6, r9, sl, lr}^ │ │ │ │ strbmi r0, [fp], -r0, lsl #2 │ │ │ │ @ instruction: 0x46304639 │ │ │ │ strls r9, [r2, #-1027] @ 0xfffffbfd │ │ │ │ - mrc2 7, 6, pc, cr0, cr12, {0} │ │ │ │ + @ instruction: 0xff0cf71c │ │ │ │ @ instruction: 0xf7224622 │ │ │ │ - @ instruction: 0x4607fcd3 │ │ │ │ + strmi pc, [r7], -pc, lsl #26 │ │ │ │ @ instruction: 0x4621e7bc │ │ │ │ @ instruction: 0xf7154640 │ │ │ │ - tstplt r8, sp, lsl #24 @ p-variant is OBSOLETE │ │ │ │ + tstplt r8, r9, asr #24 @ p-variant is OBSOLETE │ │ │ │ ldr r4, [r5, r7, asr #12]! │ │ │ │ strtmi r9, [r1], -r8, lsl #16 │ │ │ │ - stc2 7, cr15, [r6], {21} │ │ │ │ + mcrr2 7, 1, pc, r2, cr5 @ │ │ │ │ svcls 0x0008b108 │ │ │ │ strtmi lr, [r1], -lr, lsr #15 │ │ │ │ @ instruction: 0xf7154648 │ │ │ │ - ldmdblt r8!, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, fp, ip, sp, lr, pc}^ │ │ │ │ + ldmdblt r8!, {r0, r1, r3, r4, r5, sl, fp, ip, sp, lr, pc}^ │ │ │ │ svcmi 0x00fff1b6 │ │ │ │ strmi sp, [r3], -r6, lsr #17 │ │ │ │ mvnsvc pc, #208666624 @ 0xc700000 │ │ │ │ @ instruction: 0xf1b3402b │ │ │ │ stmiale r7!, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, fp, lr}^ │ │ │ │ @ instruction: 0xf0239b08 │ │ │ │ @ instruction: 0xf1b34300 │ │ │ │ @@ -260012,19 +259983,19 @@ │ │ │ │ ldrsbtgt pc, [r0], #-141 @ 0xffffff73 @ │ │ │ │ strls r4, [ip, #-1674] @ 0xfffff976 │ │ │ │ sbcslt r4, lr, #152043520 @ 0x9100000 │ │ │ │ movwcs pc, #5059 @ 0x13c3 @ │ │ │ │ @ instruction: 0xf1062b02 │ │ │ │ svclt 0x00180601 │ │ │ │ stmib r8, {r0, r8, r9, ip, sp}^ │ │ │ │ - b 0x14e36bc │ │ │ │ + b 0x14e3644 │ │ │ │ @ instruction: 0xf8c806c6 │ │ │ │ svclt 0x0016500c │ │ │ │ @ instruction: 0x463300db │ │ │ │ - b 0x14f2ed4 │ │ │ │ + b 0x14f2e5c │ │ │ │ movwls r0, #17315 @ 0x43a3 │ │ │ │ @ instruction: 0x3150f89c │ │ │ │ strls fp, [r3], -r8, lsl #30 │ │ │ │ andspl pc, r0, r8, lsr #17 │ │ │ │ rsble r2, r7, r0, lsl #22 │ │ │ │ cdppl 5, 4, cr15, cr0, cr12, {0} │ │ │ │ mcrrpl 5, 0, pc, r1, cr12 @ │ │ │ │ @@ -260040,15 +260011,15 @@ │ │ │ │ @ instruction: 0xf8ac30aa │ │ │ │ @ instruction: 0xf04f3000 │ │ │ │ @ instruction: 0xf88d0301 │ │ │ │ subsle r3, r9, r8, lsr #32 │ │ │ │ ldrd pc, [r8], -sp │ │ │ │ @ instruction: 0xf1aa46c4 │ │ │ │ strls r0, [r5], -r4, lsl #22 │ │ │ │ - beq 0x24a9cc │ │ │ │ + beq 0x24a954 │ │ │ │ ldm lr!, {r2, r9, sl, fp, ip, pc} │ │ │ │ stmia ip!, {r0, r1, r2, r3} │ │ │ │ @ instruction: 0xf1a7000f │ │ │ │ strls r0, [r4, -r4, lsl #18] │ │ │ │ svcls 0x00023c04 │ │ │ │ andeq pc, r5, #79 @ 0x4f │ │ │ │ ldrdcc pc, [r0], -lr │ │ │ │ @@ -260057,21 +260028,21 @@ │ │ │ │ andhi pc, r0, sp, asr #17 │ │ │ │ strcc r4, [r1, #-1595] @ 0xfffff9c5 │ │ │ │ svccs 0x0004f85a │ │ │ │ svcne 0x0004f85b │ │ │ │ svceq 0x0004f854 │ │ │ │ mrc2 7, 7, pc, cr2, cr15, {7} │ │ │ │ @ instruction: 0xf84942b5 │ │ │ │ - blle 0xffcd1f7c │ │ │ │ + blle 0xffcd1f04 │ │ │ │ @ instruction: 0x7604e9dd │ │ │ │ adcsmi r9, r3, #3072 @ 0xc00 │ │ │ │ - blls 0x202b98 │ │ │ │ + blls 0x202b20 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ stmia r3!, {r0, r1, r3, r4, r5, sl, lr}^ │ │ │ │ - blne 0xff78e78c │ │ │ │ + blne 0xff78e714 │ │ │ │ ldmle sl!, {r1, r2, r4, r7, r9, lr}^ │ │ │ │ ldmdavs sl, {r0, r1, r5, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r1, lsl fp │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andslt sp, r3, lr, lsr r1 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ @@ -260098,17 +260069,17 @@ │ │ │ │ andscc pc, lr, sp, lsl #17 │ │ │ │ svccs 0x0004f859 │ │ │ │ @ instruction: 0xf85a465b │ │ │ │ strcc r1, [r1, #-3844] @ 0xfffff0fc │ │ │ │ svceq 0x0004f854 │ │ │ │ mrc2 7, 3, pc, cr8, cr15, {7} │ │ │ │ @ instruction: 0xf84842b5 │ │ │ │ - blle 0xffd52020 │ │ │ │ + blle 0xffd51fa8 │ │ │ │ str r9, [sp, r5, lsl #28]! │ │ │ │ - ldc2l 1, cr15, [r0], #668 @ 0x29c │ │ │ │ + stc2l 1, cr15, [ip], #668 @ 0x29c │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0078f8cc │ │ │ │ ldclmi 0, cr11, [r4], #-612 @ 0xfffffd9c │ │ │ │ @ instruction: 0xf10d4615 │ │ │ │ @@ -260120,21 +260091,21 @@ │ │ │ │ rscslt ip, fp, #136 @ 0x88 │ │ │ │ movwcc r9, #5650 @ 0x1612 │ │ │ │ stmib sl, {r0, r2, r8, ip, pc}^ │ │ │ │ sbcseq r6, ip, r1, lsl #12 │ │ │ │ movwcs pc, #5063 @ 0x13c7 @ │ │ │ │ svclt 0x000a2b02 │ │ │ │ movwcc r9, #5130 @ 0x140a │ │ │ │ - b 0x14dfcf4 │ │ │ │ + b 0x14dfc7c │ │ │ │ @ instruction: 0xf8ca27a7 │ │ │ │ svclt 0x001c600c │ │ │ │ movwls r0, #41179 @ 0xa0db │ │ │ │ andsvs pc, r0, sl, lsr #17 │ │ │ │ @ instruction: 0xf89c109a │ │ │ │ - bcs 0x21a9c0 │ │ │ │ + bcs 0x21a948 │ │ │ │ svclt 0x00a89204 │ │ │ │ andls r2, r3, #4, 4 @ 0x40000000 │ │ │ │ rsbsle r2, r2, r0, lsl #22 │ │ │ │ stmdbpl r0, {r2, r3, r8, sl, ip, sp, lr, pc}^ │ │ │ │ mcrrpl 5, 0, pc, r1, cr12 @ │ │ │ │ ldmdaeq r4!, {r0, r2, r3, r8, ip, sp, lr, pc} │ │ │ │ ldrdlt pc, [r0], -ip │ │ │ │ @@ -260149,46 +260120,46 @@ │ │ │ │ @ instruction: 0xf04f3000 │ │ │ │ @ instruction: 0xf88d0301 │ │ │ │ rsble r3, r4, r0, asr #32 │ │ │ │ @ instruction: 0x464646b4 │ │ │ │ orreq lr, r7, #5120 @ 0x1400 │ │ │ │ ldrbmi r9, [r5], -r9, lsl #6 │ │ │ │ cdpgt 6, 0, cr4, cr15, cr1, {7} │ │ │ │ - strgt r2, [pc, #-1797] @ 0x10ddd7 │ │ │ │ + strgt r2, [pc, #-1797] @ 0x10dd5f │ │ │ │ @ instruction: 0xf8cd940b │ │ │ │ ldmdavs r3!, {r5, sp, lr, pc} │ │ │ │ strbtmi r8, [r3], -fp, lsr #32 │ │ │ │ subvc pc, sl, sp, lsl #17 │ │ │ │ strbmi r9, [ip], -r9, lsl #20 │ │ │ │ movwls r0, #28829 @ 0x709d │ │ │ │ eorlt pc, r9, r2, asr r8 @ │ │ │ │ ldrmi r9, [r1], #2563 @ 0xa03 │ │ │ │ ldmdbne r7, {r1, r2, r9, fp, ip, pc}^ │ │ │ │ ldmdbne r6, {r0, r2, r9, fp, ip, pc}^ │ │ │ │ ldrmi r9, [r5], #-2568 @ 0xfffff5f8 │ │ │ │ - bleq 0x24c668 │ │ │ │ + bleq 0x24c5f0 │ │ │ │ @ instruction: 0xf8564643 │ │ │ │ ldrbmi r1, [sl], -r4, lsl #22 │ │ │ │ @ instruction: 0xf8cd3401 │ │ │ │ @ instruction: 0xf7ffa000 │ │ │ │ strbmi pc, [ip, #-3605] @ 0xfffff1eb @ │ │ │ │ - bleq 0x24c638 │ │ │ │ - bls 0x2054e8 │ │ │ │ + bleq 0x24c5c0 │ │ │ │ + bls 0x205470 │ │ │ │ ldrmi r9, [r3], #-2823 @ 0xfffff4f9 │ │ │ │ strbmi r9, [sl, #-2564] @ 0xfffff5fc │ │ │ │ stcls 12, cr13, [fp], {220} @ 0xdc │ │ │ │ ldrd pc, [r0], -sp @ │ │ │ │ addsmi r9, ip, #10240 @ 0x2800 │ │ │ │ - blls 0x3c4964 │ │ │ │ + blls 0x3c48ec │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ stmia r3!, {r0, r1, r4, r5, r6, sl, lr}^ │ │ │ │ - bl 0xfe9ce954 │ │ │ │ + bl 0xfe9ce8dc │ │ │ │ addsmi r0, r4, #-536870912 @ 0xe0000000 │ │ │ │ - blmi 0xc04938 │ │ │ │ - blls 0x6e85c0 │ │ │ │ + blmi 0xc048c0 │ │ │ │ + blls 0x6e8548 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 125) │ │ │ │ andcs fp, r0, r9, lsl r0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ @ instruction: 0xf50c8ff0 │ │ │ │ @@ -260197,40 +260168,40 @@ │ │ │ │ @ instruction: 0xf04f46c4 │ │ │ │ @ instruction: 0xce0f0901 │ │ │ │ andeq lr, pc, ip, lsr #17 │ │ │ │ subls pc, r0, sp, lsl #17 │ │ │ │ @ instruction: 0xf8ac6833 │ │ │ │ @ instruction: 0xf04f3000 │ │ │ │ andcs r0, r1, #0, 20 │ │ │ │ - bl 0x2600e8 │ │ │ │ + bl 0x260070 │ │ │ │ @ instruction: 0xf88d0387 │ │ │ │ @ instruction: 0xf88d203d │ │ │ │ andcs r2, r6, #63 @ 0x3f │ │ │ │ @ instruction: 0xf88d9308 │ │ │ │ strls r2, [r9], #-54 @ 0xffffffca │ │ │ │ ands pc, ip, sp, asr #17 │ │ │ │ ldrbmi r9, [ip], -r8, lsl #22 │ │ │ │ streq lr, [sl, #2639] @ 0xa4f │ │ │ │ eorls pc, fp, r3, asr r8 @ │ │ │ │ ldrmi r9, [fp], #2819 @ 0xb03 │ │ │ │ ldmdbne pc, {r1, r2, r8, r9, fp, ip, pc}^ @ │ │ │ │ ldmdbne lr, {r0, r2, r8, r9, fp, ip, pc}^ │ │ │ │ ldrmi r9, [sp], #-2823 @ 0xfffff4f9 │ │ │ │ - blne 0x24c72c │ │ │ │ + blne 0x24c6b4 │ │ │ │ @ instruction: 0xf8574643 │ │ │ │ strbmi r0, [sl], -r4, lsl #22 │ │ │ │ @ instruction: 0xf7ff3401 │ │ │ │ ldrbmi pc, [ip, #-3467] @ 0xfffff275 @ │ │ │ │ - bleq 0x24c6fc │ │ │ │ - blls 0x2055b4 │ │ │ │ - blls 0x21f858 │ │ │ │ + bleq 0x24c684 │ │ │ │ + blls 0x20553c │ │ │ │ + blls 0x21f7e0 │ │ │ │ ldclle 5, cr4, [pc], {91} @ 0x5b │ │ │ │ @ instruction: 0xf8dd9c09 │ │ │ │ @ instruction: 0xe79de01c │ │ │ │ - blx 0x4ac9e │ │ │ │ + blx 0xfff4ac26 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0078f8cc │ │ │ │ stcmi 0, cr11, [r4], {153} @ 0x99 │ │ │ │ @ instruction: 0xf10d4688 │ │ │ │ @@ -260238,80 +260209,80 @@ │ │ │ │ @ instruction: 0xf04f9417 │ │ │ │ strmi r0, [r6], r0, lsl #8 │ │ │ │ strcs r9, [r0], #-772 @ 0xfffffcfc │ │ │ │ andls r9, r6, #35840 @ 0x8c00 │ │ │ │ sbcslt r9, sl, #2176 @ 0x880 │ │ │ │ andcc r9, r1, #301989888 @ 0x12000000 │ │ │ │ stmibcs r1, {r0, r1, r6, r7, r8, r9, ip, sp, lr, pc} │ │ │ │ - blcc 0x14b54c │ │ │ │ + blcc 0x14b4d4 │ │ │ │ strmi lr, [r1], #-2506 @ 0xfffff636 │ │ │ │ vshr.u64 q8, q3, #61 │ │ │ │ - bcs 0x196e50 │ │ │ │ + bcs 0x196dd8 │ │ │ │ strls fp, [sl], -sl, lsl #30 │ │ │ │ ldrtmi r3, [r2], -r1, lsl #4 │ │ │ │ andmi pc, ip, sl, asr #17 │ │ │ │ sbcseq fp, r2, ip, lsl pc │ │ │ │ @ instruction: 0xf8aa920a │ │ │ │ addsne r4, r1, r0, lsl r0 │ │ │ │ @ instruction: 0x2150f895 │ │ │ │ tstls r5, r4, lsl #18 │ │ │ │ smlatbcs r4, r8, pc, fp @ │ │ │ │ - bcs 0x132a80 │ │ │ │ + bcs 0x132a08 │ │ │ │ addhi pc, r2, r0 │ │ │ │ mcrrpl 5, 0, pc, r0, cr5 @ │ │ │ │ strbpl pc, [r1, #-1285] @ 0xfffffafb @ │ │ │ │ stmdavs fp!, {r0, r2, r3, r8, r9, sl, fp, sp, pc} │ │ │ │ movwls r4, #30269 @ 0x763d │ │ │ │ @ instruction: 0x009af8dc │ │ │ │ ldrdcc pc, [r6], ip @ │ │ │ │ @ instruction: 0x109ef8dc │ │ │ │ ldrdcs pc, [r2], ip @ │ │ │ │ @ instruction: 0xf8bcc50f │ │ │ │ eorhi r3, fp, sl, lsr #1 │ │ │ │ @ instruction: 0xf88d2301 │ │ │ │ - blls 0x2da7a8 │ │ │ │ + blls 0x2da730 │ │ │ │ ldrble r0, [r4, #-1179]! @ 0xfffffb65 │ │ │ │ ldrtmi r9, [sp], -r3, lsl #18 │ │ │ │ - bl 0x3352cc │ │ │ │ - bls 0x2117e4 │ │ │ │ + bl 0x335254 │ │ │ │ + bls 0x21176c │ │ │ │ ldrbmi r4, [r4], -r0, lsr #13 │ │ │ │ - bleq 0x28a7fc │ │ │ │ + bleq 0x28a784 │ │ │ │ orreq lr, r9, #3072 @ 0xc00 │ │ │ │ addeq r9, fp, r8, lsl #6 │ │ │ │ - bl 0x1b32f0 │ │ │ │ + bl 0x1b3278 │ │ │ │ strls r0, [fp], -r3, lsl #18 │ │ │ │ - strgt ip, [pc], #-3343 @ 0x10e6d4 │ │ │ │ + strgt ip, [pc], #-3343 @ 0x10e65c │ │ │ │ ands pc, ip, sp, asr #17 │ │ │ │ eorhi r6, r3, fp, lsr #16 │ │ │ │ @ instruction: 0xf88d464b │ │ │ │ strbmi fp, [r1], sl, asr #32 │ │ │ │ @ instruction: 0x469846bb │ │ │ │ - b 0x14f530c │ │ │ │ + b 0x14f5294 │ │ │ │ @ instruction: 0xf8cd0489 │ │ │ │ @ instruction: 0x46659018 │ │ │ │ eorvc pc, r9, r3, asr r8 @ │ │ │ │ - blls 0x220280 │ │ │ │ - blls 0x2d4b78 │ │ │ │ + blls 0x220208 │ │ │ │ + blls 0x2d4b00 │ │ │ │ @ instruction: 0xf8b5441c │ │ │ │ ldrtmi r1, [sl], -r0, lsl #2 │ │ │ │ - blcc 0x24c7e0 │ │ │ │ - bleq 0x24c868 │ │ │ │ + blcc 0x24c768 │ │ │ │ + bleq 0x24c7f0 │ │ │ │ andge pc, r0, sp, asr #17 │ │ │ │ tstmi r1, r3, asr #20 │ │ │ │ @ instruction: 0xf7ff465b │ │ │ │ ldrmi pc, [r0, #3349]! @ 0xd15 │ │ │ │ - bleq 0x24c834 │ │ │ │ - blls 0x202edc │ │ │ │ + bleq 0x24c7bc │ │ │ │ + blls 0x202e64 │ │ │ │ @ instruction: 0xf8dd46cc │ │ │ │ ldrmi r9, [r9], #24 │ │ │ │ ldrmi r9, [ip], #2825 @ 0xb09 │ │ │ │ - blls 0x25f998 │ │ │ │ + blls 0x25f920 │ │ │ │ ldclle 5, cr4, [r5], {75} @ 0x4b │ │ │ │ @ instruction: 0xf8dd9e0b │ │ │ │ - blls 0x3c67b4 │ │ │ │ + blls 0x3c673c │ │ │ │ stmdble r9, {r1, r2, r3, r4, r7, r9, lr} │ │ │ │ andcs r9, r0, sl, lsl #22 │ │ │ │ ldrbtmi r2, [r3], #-256 @ 0xffffff00 │ │ │ │ smlatteq r2, r3, r8, lr │ │ │ │ andeq lr, lr, #166912 @ 0x28c00 │ │ │ │ ldmle r9!, {r1, r2, r4, r7, r9, lr}^ │ │ │ │ ldmdavs sl, {r1, r4, r5, r8, r9, fp, lr} │ │ │ │ @@ -260324,82 +260295,82 @@ │ │ │ │ svchi 0x00f0e8bd │ │ │ │ strbpl pc, [r2], #-1285 @ 0xfffffafb @ │ │ │ │ strcc sl, [r8], #-3853 @ 0xfffff0f3 │ │ │ │ @ instruction: 0xf04f463d │ │ │ │ stcgt 12, cr0, [pc], {1} │ │ │ │ @ instruction: 0xf88dc50f │ │ │ │ stmdavs r3!, {r6, lr, pc} │ │ │ │ - blls 0x2ae844 │ │ │ │ + blls 0x2ae7cc │ │ │ │ cmpeq fp, r8, lsl #22 │ │ │ │ ands pc, ip, sp, asr #17 │ │ │ │ @ instruction: 0x468e46b8 │ │ │ │ - bl 0x1f3fcc │ │ │ │ + bl 0x1f3f54 │ │ │ │ movwls r0, #33673 @ 0x8389 │ │ │ │ @ instruction: 0xf04f9b03 │ │ │ │ - b 0x14d0bb4 │ │ │ │ + b 0x14d0b3c │ │ │ │ movwcs r0, #7299 @ 0x1c83 │ │ │ │ eorscc pc, sp, sp, lsl #17 │ │ │ │ @ instruction: 0xf88d46e2 │ │ │ │ movwcs r3, #24639 @ 0x603f │ │ │ │ eorscc pc, r6, sp, lsl #17 │ │ │ │ - bl 0x1f53dc │ │ │ │ - blls 0x311400 │ │ │ │ + bl 0x1f5364 │ │ │ │ + blls 0x311388 │ │ │ │ streq lr, [r9], #2639 @ 0xa4f │ │ │ │ andsls pc, r8, sp, asr #17 │ │ │ │ @ instruction: 0xf8534675 │ │ │ │ ldrbtmi r7, [r1], r9, lsr #32 │ │ │ │ ldmdbne lr, {r2, r8, r9, fp, ip, pc} │ │ │ │ ldrmi r9, [ip], #-2823 @ 0xfffff4f9 │ │ │ │ @ instruction: 0x1100f8b5 │ │ │ │ @ instruction: 0xf835463a │ │ │ │ @ instruction: 0xf8563b04 │ │ │ │ - b 0x11d1408 │ │ │ │ + b 0x11d1390 │ │ │ │ strbmi r4, [r3], -r1, lsl #2 │ │ │ │ ldc2l 7, cr15, [ip], #-1020 @ 0xfffffc04 │ │ │ │ @ instruction: 0xf84445b3 │ │ │ │ mvnle r0, r4, lsl #22 │ │ │ │ - bl 0x375418 │ │ │ │ + bl 0x3753a0 │ │ │ │ @ instruction: 0xf8dd0e0a │ │ │ │ ldrbmi r9, [r3], #24 │ │ │ │ - blls 0x25fa7c │ │ │ │ + blls 0x25fa04 │ │ │ │ ldclle 5, cr4, [r8], {75} @ 0x4b │ │ │ │ @ instruction: 0xf8dd9e09 │ │ │ │ usada8 lr, ip, r0, lr │ │ │ │ - blx 0xffb4aec4 │ │ │ │ + blx 0xffa4ae4c │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0088f8cc │ │ │ │ @ instruction: 0x461eb095 │ │ │ │ stcmi 6, cr4, [r5], #84 @ 0x54 │ │ │ │ @ instruction: 0xf04faf0e │ │ │ │ - blls 0x8d0c4c │ │ │ │ + blls 0x8d0bd4 │ │ │ │ ldrls r6, [r3], #-2084 @ 0xfffff7dc │ │ │ │ streq pc, [r0], #-79 @ 0xffffffb1 │ │ │ │ ldrsbtgt pc, [r8], #-141 @ 0xffffff73 @ │ │ │ │ @ instruction: 0xf8cd4683 │ │ │ │ @ instruction: 0x460c9038 │ │ │ │ vrshr.u64 , q5, #61 │ │ │ │ andcc r2, r1, #67108864 @ 0x4000000 │ │ │ │ svclt 0x00182b02 │ │ │ │ stmib r7, {r0, r8, r9, ip, sp}^ │ │ │ │ - b 0x14f4c78 │ │ │ │ + b 0x14f4c00 │ │ │ │ andls r0, r5, #536870924 @ 0x2000000c │ │ │ │ sbcseq fp, fp, r9, lsl pc │ │ │ │ - bls 0x273498 │ │ │ │ + bls 0x273420 │ │ │ │ svclt 0x00089206 │ │ │ │ @ instruction: 0xf8c74613 │ │ │ │ @ instruction: 0xf8a7900c │ │ │ │ addsne r9, fp, r0, lsl r0 │ │ │ │ @ instruction: 0xf89c9302 │ │ │ │ - blcs 0x11add8 │ │ │ │ + blcs 0x11ad60 │ │ │ │ adchi pc, pc, r0 │ │ │ │ cdppl 5, 4, cr15, cr0, cr12, {0} │ │ │ │ - beq 0xa4acd8 │ │ │ │ + beq 0xa4ac60 │ │ │ │ mcrrpl 5, 0, pc, r1, cr12 @ │ │ │ │ @ instruction: 0xf8de46d0 │ │ │ │ @ instruction: 0xf8de30a6 │ │ │ │ @ instruction: 0xf8de009a │ │ │ │ @ instruction: 0xf8de109e │ │ │ │ stmia r8!, {r1, r5, r7, sp} │ │ │ │ @ instruction: 0xf8dc000f │ │ │ │ @@ -260439,45 +260410,45 @@ │ │ │ │ @ instruction: 0xf8542c04 │ │ │ │ @ instruction: 0xf7ff1c0c │ │ │ │ @ instruction: 0x9700fbfd │ │ │ │ andls r4, r4, r3, asr r6 │ │ │ │ ldccs 8, cr15, [r0], {85} @ 0x55 │ │ │ │ stcne 8, cr15, [r8], {84} @ 0x54 │ │ │ │ stceq 8, cr15, [r8], {86} @ 0x56 │ │ │ │ - blx 0xffdcc962 │ │ │ │ + blx 0xffdcc8ea │ │ │ │ ldrbmi r9, [r3], -r0, lsl #14 │ │ │ │ stccs 8, cr15, [ip], {85} @ 0x55 │ │ │ │ stcne 8, cr15, [r4], {84} @ 0x54 │ │ │ │ - blx 0xffbcc972 │ │ │ │ + blx 0xffbcc8fa │ │ │ │ strmi r9, [r3], r0, lsl #14 │ │ │ │ @ instruction: 0xf8554653 │ │ │ │ @ instruction: 0xf8542c08 │ │ │ │ @ instruction: 0xf8561c08 │ │ │ │ @ instruction: 0xf7ff0c04 │ │ │ │ @ instruction: 0x9700fbdf │ │ │ │ @ instruction: 0xf8554653 │ │ │ │ @ instruction: 0xf8542c04 │ │ │ │ @ instruction: 0xf7ff1c04 │ │ │ │ - blls 0x20d8f8 │ │ │ │ + blls 0x20d880 │ │ │ │ andcc pc, r0, r8, asr #17 │ │ │ │ stmib r8, {r2, r8, r9, fp, ip, pc}^ │ │ │ │ @ instruction: 0xf1083b01 │ │ │ │ - blls 0x1909ec │ │ │ │ + blls 0x190974 │ │ │ │ stceq 8, cr15, [r4], {72} @ 0x48 │ │ │ │ - blle 0xfe9e0018 │ │ │ │ + blle 0xfe9dffa0 │ │ │ │ @ instruction: 0xb01cf8dd │ │ │ │ andcc lr, r5, #3620864 @ 0x374000 │ │ │ │ stmdble sl, {r0, r1, r4, r7, r9, lr} │ │ │ │ andcs r9, r0, r6, lsl #22 │ │ │ │ tstcs r0, r5, lsl #24 │ │ │ │ stmia r3!, {r0, r1, r3, r4, r6, sl, lr}^ │ │ │ │ - bl 0xfe9cedd8 │ │ │ │ + bl 0xfe9ced60 │ │ │ │ addsmi r0, r4, #-1342177280 @ 0xb0000000 │ │ │ │ - blmi 0x1144dbc │ │ │ │ - blls 0x5e8a44 │ │ │ │ + blmi 0x1144d44 │ │ │ │ + blls 0x5e89cc │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ cmnle r6, r0, lsl #6 │ │ │ │ andcs fp, r0, r5, lsl r0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @@ -260504,119 +260475,119 @@ │ │ │ │ stcne 8, cr15, [ip], {84} @ 0x54 │ │ │ │ @ instruction: 0xf7ff4653 │ │ │ │ stmiavs sl!, {r0, r1, r4, r6, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ ldcne 8, cr15, [r0], {84} @ 0x54 │ │ │ │ andls r4, r3, r3, asr r6 │ │ │ │ @ instruction: 0xf8563610 │ │ │ │ ldrcc r0, [r0, #-3084] @ 0xfffff3f4 │ │ │ │ - blx 0x134ca66 │ │ │ │ + blx 0x134c9ee │ │ │ │ stccs 8, cr15, [r4], {85} @ 0x55 │ │ │ │ stcne 8, cr15, [ip], {84} @ 0x54 │ │ │ │ @ instruction: 0xf7ff4653 │ │ │ │ @ instruction: 0xf855fb41 │ │ │ │ @ instruction: 0xf8542c10 │ │ │ │ strmi r1, [r3], r8, lsl #24 │ │ │ │ @ instruction: 0xf8564653 │ │ │ │ @ instruction: 0xf7ff0c08 │ │ │ │ @ instruction: 0xf855fb37 │ │ │ │ @ instruction: 0xf8542c0c │ │ │ │ ldrbmi r1, [r3], -r4, lsl #24 │ │ │ │ - blx 0xd4ca96 │ │ │ │ + blx 0xd4ca1e │ │ │ │ stccs 8, cr15, [r8], {85} @ 0x55 │ │ │ │ stcne 8, cr15, [r8], {84} @ 0x54 │ │ │ │ ldrbmi r4, [r3], -r1, lsl #13 │ │ │ │ stceq 8, cr15, [r4], {86} @ 0x56 │ │ │ │ - blx 0xaccaaa │ │ │ │ + blx 0xacca32 │ │ │ │ @ instruction: 0xf8554653 │ │ │ │ @ instruction: 0xf8542c04 │ │ │ │ @ instruction: 0xf7ff1c04 │ │ │ │ - blls 0x20d738 │ │ │ │ - blcc 0x1491dc │ │ │ │ + blls 0x20d6c0 │ │ │ │ + blcc 0x149164 │ │ │ │ stmib r7, {r1, r8, r9, fp, ip, pc}^ │ │ │ │ ldrcc r9, [r0, -r2] │ │ │ │ - blle 0xfede012c │ │ │ │ + blle 0xfede00b4 │ │ │ │ @ instruction: 0xb010f8dd │ │ │ │ @ instruction: 0xf1a7e772 │ │ │ │ - svclt 0x0000f991 │ │ │ │ + svclt 0x0000f98d │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec65ce4 │ │ │ │ + bl 0xfec65c6c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r4, r8, ror #31 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ strls r9, [r0], #-3078 @ 0xfffff3fa │ │ │ │ strls r9, [r1], #-3079 @ 0xfffff3f9 │ │ │ │ @ instruction: 0xcc02e9cd │ │ │ │ @ instruction: 0xf8d8f7f1 │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec65d1c │ │ │ │ + bl 0xfec65ca4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r4, r8, ror #31 │ │ │ │ stcmi 4, cr15, [r0], {79} @ 0x4f │ │ │ │ strls r9, [r0], #-3078 @ 0xfffff3fa │ │ │ │ strls r9, [r1], #-3079 @ 0xfffff3f9 │ │ │ │ stmib sp, {sl, sp}^ │ │ │ │ @ instruction: 0xf7f1c402 │ │ │ │ @ instruction: 0xb004f8bb │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec65d58 │ │ │ │ + bl 0xfec65ce0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r4, r8, ror #31 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ strls r9, [r0], #-3078 @ 0xfffff3fa │ │ │ │ strls r9, [r1], #-3079 @ 0xfffff3f9 │ │ │ │ stmib sp, {r1, sl, sp}^ │ │ │ │ @ instruction: 0xf7f1c402 │ │ │ │ mullt r4, sp, r8 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec65d94 │ │ │ │ + bl 0xfec65d1c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r4, r8, ror #31 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ strls r9, [r0], #-3078 @ 0xfffff3fa │ │ │ │ strls r9, [r1], #-3079 @ 0xfffff3f9 │ │ │ │ @ instruction: 0xcc02e9cd │ │ │ │ @ instruction: 0xf8e0f7f1 │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec65dcc │ │ │ │ + bl 0xfec65d54 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r4, r8, ror #31 │ │ │ │ stcmi 4, cr15, [r0], {79} @ 0x4f │ │ │ │ strls r9, [r0], #-3078 @ 0xfffff3fa │ │ │ │ strls r9, [r1], #-3079 @ 0xfffff3f9 │ │ │ │ stmib sp, {sl, sp}^ │ │ │ │ @ instruction: 0xf7f1c402 │ │ │ │ andlt pc, r4, r3, asr #17 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec65e08 │ │ │ │ + bl 0xfec65d90 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r4, r8, ror #31 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ strls r9, [r0], #-3078 @ 0xfffff3fa │ │ │ │ strls r9, [r1], #-3079 @ 0xfffff3f9 │ │ │ │ stmib sp, {r1, sl, sp}^ │ │ │ │ @ instruction: 0xf7f1c402 │ │ │ │ @@ -260631,82 +260602,82 @@ │ │ │ │ stmdbcc r1, {r2, r9, sl, lr} │ │ │ │ stmdacc r1, {r0, r9, fp, ip, sp} │ │ │ │ vmlal.u , d21, d2[7] │ │ │ │ stccs 5, cr2, [r2, #-4] │ │ │ │ streq pc, [r1], -r6, lsl #2 │ │ │ │ strcc fp, [r1, #-3864] @ 0xfffff0e8 │ │ │ │ strbeq lr, [r6], pc, asr #20 │ │ │ │ - b 0x14fe8b8 │ │ │ │ + b 0x14fe840 │ │ │ │ ldrtmi r0, [r0], r5, asr #29 │ │ │ │ @ instruction: 0x46b646f0 │ │ │ │ @ instruction: 0xf9134498 │ │ │ │ @ instruction: 0xf911cf01 │ │ │ │ @ instruction: 0xf9127f01 │ │ │ │ ldrmi r5, [ip, #3841]! @ 0xf01 │ │ │ │ @ instruction: 0x46bcbfb8 │ │ │ │ svclt 0x00a845ac │ │ │ │ strbmi r4, [r3, #-1708] @ 0xfffff954 │ │ │ │ svcgt 0x0001f800 │ │ │ │ ldrbmi sp, [r6, #-495]! @ 0xfffffe11 │ │ │ │ - bl 0x2450b4 │ │ │ │ + bl 0x24503c │ │ │ │ andcs r0, r0, lr, lsl #6 │ │ │ │ stmia r3!, {r8, sp}^ │ │ │ │ - blne 0x78f0a8 │ │ │ │ + blne 0x78f030 │ │ │ │ ldmle sl!, {r1, r2, r4, r7, r9, lr}^ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ @ instruction: 0x9d063902 │ │ │ │ - bcc 0x1a04d0 │ │ │ │ + bcc 0x1a0458 │ │ │ │ rsclt r3, lr, #131072 @ 0x20000 │ │ │ │ strcs pc, [r1, #-965] @ 0xfffffc3b │ │ │ │ @ instruction: 0xf1062d02 │ │ │ │ svclt 0x00180601 │ │ │ │ - b 0x14dc0d8 │ │ │ │ + b 0x14dc060 │ │ │ │ svclt 0x001506c6 │ │ │ │ @ instruction: 0x0ec5ea4f │ │ │ │ @ instruction: 0x46f046b0 │ │ │ │ @ instruction: 0xf1a846b6 │ │ │ │ ldrmi r0, [r8], #2050 @ 0x802 │ │ │ │ @ instruction: 0xf9333b02 │ │ │ │ @ instruction: 0xf931cf02 │ │ │ │ @ instruction: 0xf9327f02 │ │ │ │ ldrmi r5, [ip, #3842]! @ 0xf02 │ │ │ │ @ instruction: 0x46bcbfb8 │ │ │ │ svclt 0x00a845ac │ │ │ │ strbmi r4, [r3, #-1708] @ 0xfffff954 │ │ │ │ svcgt 0x0002f820 │ │ │ │ ldrbmi sp, [r6, #-495]! @ 0xfffffe11 │ │ │ │ - bl 0x245130 │ │ │ │ + bl 0x2450b8 │ │ │ │ andcs r0, r0, lr, lsl #6 │ │ │ │ stmia r3!, {r8, sp}^ │ │ │ │ - blne 0x78f124 │ │ │ │ + blne 0x78f0ac │ │ │ │ ldmle sl!, {r1, r2, r4, r7, r9, lr}^ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcls 6, cr4, [r8], {5} │ │ │ │ svcne 0x0008461f │ │ │ │ svcne 0x00391f13 │ │ │ │ vmlal.u , d20, d2[5] │ │ │ │ stccs 4, cr2, [r2], {1} │ │ │ │ streq pc, [r1], -r6, lsl #2 │ │ │ │ strcc fp, [r1], #-3864 @ 0xfffff0e8 │ │ │ │ strbeq lr, [r6], pc, asr #20 │ │ │ │ - b 0x14fe9ac │ │ │ │ + b 0x14fe934 │ │ │ │ ldrtmi r0, [r0], r4, asr #29 │ │ │ │ @ instruction: 0x46b646f0 │ │ │ │ @ instruction: 0xf8501f2c │ │ │ │ @ instruction: 0xf101af04 │ │ │ │ @ instruction: 0xf8510c08 │ │ │ │ - bl 0xfec1a980 │ │ │ │ + bl 0xfec1a908 │ │ │ │ @ instruction: 0xf8530c07 │ │ │ │ ldrbmi r9, [r2, #-3844] @ 0xfffff0fc │ │ │ │ @ instruction: 0x4652bfb8 │ │ │ │ svclt 0x00a8454a │ │ │ │ strbmi r4, [r0, #1610]! @ 0x64a │ │ │ │ svccs 0x0004f844 │ │ │ │ ldrbmi sp, [r6, #-3307]! @ 0xfffff315 │ │ │ │ @@ -260725,42 +260696,42 @@ │ │ │ │ @ instruction: 0xf1a20408 │ │ │ │ strtmi r0, [sl], r8, lsl #28 │ │ │ │ vmull.p8 , d6, d12 │ │ │ │ rscslt r2, r0, #67108864 @ 0x4000000 │ │ │ │ @ instruction: 0xf1002b02 │ │ │ │ svclt 0x00180601 │ │ │ │ @ instruction: 0xf1a73301 │ │ │ │ - b 0x14cedfc │ │ │ │ + b 0x14ced84 │ │ │ │ svclt 0x001606c6 │ │ │ │ stmibeq r3, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ @ instruction: 0x46c846b1 │ │ │ │ andls pc, r4, sp, asr #17 │ │ │ │ ldrtmi fp, [r0], r8, lsl #30 │ │ │ │ movweq pc, #33189 @ 0x81a5 @ │ │ │ │ @ instruction: 0xf85446b9 │ │ │ │ @ instruction: 0xf1007f08 │ │ │ │ @ instruction: 0xf8500c10 │ │ │ │ @ instruction: 0xf10e1f08 │ │ │ │ movwcc r0, #36360 @ 0x8e08 │ │ │ │ @ instruction: 0x0c09ebac │ │ │ │ stmdavs r5!, {r0, r3, r4, r5, r7, r9, lr}^ │ │ │ │ - bl 0x1da8f1c │ │ │ │ + bl 0x1da8ea4 │ │ │ │ svclt 0x00bc0b05 │ │ │ │ ldrtmi r4, [r9], -sl, lsr #12 │ │ │ │ @ instruction: 0x5700e9de │ │ │ │ - bl 0x1edf858 │ │ │ │ + bl 0x1edf7e0 │ │ │ │ svclt 0x00bc0b02 │ │ │ │ ldrtmi r4, [sl], -r9, lsr #12 │ │ │ │ stmib r3, {r5, r6, r7, r8, sl, lr}^ │ │ │ │ stclle 2, cr1, [r0] │ │ │ │ ldrdls pc, [r4], -sp │ │ │ │ stmdble r8, {r1, r2, r3, r6, r8, sl, lr} │ │ │ │ ldrdcs r4, [r0], -r1 │ │ │ │ stmia r9!, {r8, sp}^ │ │ │ │ - bl 0xfeb4f250 │ │ │ │ + bl 0xfeb4f1d8 │ │ │ │ addsmi r0, lr, #671088640 @ 0x28000000 │ │ │ │ strdlt sp, [r3], -r9 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svchi 0x00f0e8bd │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ @@ -260768,82 +260739,82 @@ │ │ │ │ stmdbcc r1, {r2, r9, sl, lr} │ │ │ │ stmdacc r1, {r0, r9, fp, ip, sp} │ │ │ │ vmlal.u , d21, d2[7] │ │ │ │ stccs 5, cr2, [r2, #-4] │ │ │ │ streq pc, [r1], -r6, lsl #2 │ │ │ │ strcc fp, [r1, #-3864] @ 0xfffff0e8 │ │ │ │ strbeq lr, [r6], pc, asr #20 │ │ │ │ - b 0x14feadc │ │ │ │ + b 0x14fea64 │ │ │ │ ldrtmi r0, [r0], r5, asr #29 │ │ │ │ @ instruction: 0x46b646f0 │ │ │ │ @ instruction: 0xf8134498 │ │ │ │ @ instruction: 0xf811cf01 │ │ │ │ @ instruction: 0xf8127f01 │ │ │ │ ldrmi r5, [ip, #3841]! @ 0xf01 │ │ │ │ @ instruction: 0x46bcbfb8 │ │ │ │ svclt 0x00a845ac │ │ │ │ strbmi r4, [r3, #-1708] @ 0xfffff954 │ │ │ │ svcgt 0x0001f800 │ │ │ │ ldrbmi sp, [r6, #-495]! @ 0xfffffe11 │ │ │ │ - bl 0x2452d8 │ │ │ │ + bl 0x245260 │ │ │ │ andcs r0, r0, lr, lsl #6 │ │ │ │ stmia r3!, {r8, sp}^ │ │ │ │ - blne 0x78f2cc │ │ │ │ + blne 0x78f254 │ │ │ │ ldmle sl!, {r1, r2, r4, r7, r9, lr}^ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ @ instruction: 0x9d063902 │ │ │ │ - bcc 0x1a06f4 │ │ │ │ + bcc 0x1a067c │ │ │ │ rsclt r3, lr, #131072 @ 0x20000 │ │ │ │ strcs pc, [r1, #-965] @ 0xfffffc3b │ │ │ │ @ instruction: 0xf1062d02 │ │ │ │ svclt 0x00180601 │ │ │ │ - b 0x14dc2fc │ │ │ │ + b 0x14dc284 │ │ │ │ svclt 0x001506c6 │ │ │ │ @ instruction: 0x0ec5ea4f │ │ │ │ @ instruction: 0x46f046b0 │ │ │ │ @ instruction: 0xf1a846b6 │ │ │ │ ldrmi r0, [r8], #2050 @ 0x802 │ │ │ │ @ instruction: 0xf8333b02 │ │ │ │ @ instruction: 0xf831cf02 │ │ │ │ @ instruction: 0xf8327f02 │ │ │ │ ldrmi r5, [ip, #3842]! @ 0xf02 │ │ │ │ @ instruction: 0x46bcbfb8 │ │ │ │ svclt 0x00a845ac │ │ │ │ strbmi r4, [r3, #-1708] @ 0xfffff954 │ │ │ │ svcgt 0x0002f820 │ │ │ │ ldrbmi sp, [r6, #-495]! @ 0xfffffe11 │ │ │ │ - bl 0x245354 │ │ │ │ + bl 0x2452dc │ │ │ │ andcs r0, r0, lr, lsl #6 │ │ │ │ stmia r3!, {r8, sp}^ │ │ │ │ - blne 0x78f348 │ │ │ │ + blne 0x78f2d0 │ │ │ │ ldmle sl!, {r1, r2, r4, r7, r9, lr}^ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcls 6, cr4, [r8], {5} │ │ │ │ svcne 0x0008461f │ │ │ │ svcne 0x00391f13 │ │ │ │ vmlal.u , d20, d2[5] │ │ │ │ stccs 4, cr2, [r2], {1} │ │ │ │ streq pc, [r1], -r6, lsl #2 │ │ │ │ strcc fp, [r1], #-3864 @ 0xfffff0e8 │ │ │ │ strbeq lr, [r6], pc, asr #20 │ │ │ │ - b 0x14febd0 │ │ │ │ + b 0x14feb58 │ │ │ │ ldrtmi r0, [r0], r4, asr #29 │ │ │ │ @ instruction: 0x46b646f0 │ │ │ │ @ instruction: 0xf8501f2c │ │ │ │ @ instruction: 0xf101af04 │ │ │ │ @ instruction: 0xf8510c08 │ │ │ │ - bl 0xfec1aba4 │ │ │ │ + bl 0xfec1ab2c │ │ │ │ @ instruction: 0xf8530c07 │ │ │ │ ldrbmi r9, [r2, #-3844] @ 0xfffff0fc │ │ │ │ uasxmi fp, r2, r8 │ │ │ │ svclt 0x0028454a │ │ │ │ strbmi r4, [r0, #1610]! @ 0x64a │ │ │ │ svccs 0x0004f844 │ │ │ │ ldrbmi sp, [r6, #-3307]! @ 0xfffff315 │ │ │ │ @@ -260862,57 +260833,57 @@ │ │ │ │ @ instruction: 0xf1a20408 │ │ │ │ strtmi r0, [sl], r8, lsl #28 │ │ │ │ vmull.p8 , d6, d12 │ │ │ │ rscslt r2, r0, #67108864 @ 0x4000000 │ │ │ │ @ instruction: 0xf1002b02 │ │ │ │ svclt 0x00180601 │ │ │ │ @ instruction: 0xf1a73301 │ │ │ │ - b 0x14cf020 │ │ │ │ + b 0x14cefa8 │ │ │ │ svclt 0x001606c6 │ │ │ │ stmibeq r3, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ @ instruction: 0x46c846b1 │ │ │ │ andls pc, r4, sp, asr #17 │ │ │ │ ldrtmi fp, [r0], r8, lsl #30 │ │ │ │ movweq pc, #33189 @ 0x81a5 @ │ │ │ │ @ instruction: 0xf85446b9 │ │ │ │ @ instruction: 0xf1007f08 │ │ │ │ @ instruction: 0xf8500c10 │ │ │ │ @ instruction: 0xf10e1f08 │ │ │ │ movwcc r0, #36360 @ 0x8e08 │ │ │ │ @ instruction: 0x0c09ebac │ │ │ │ stmdavs r5!, {r0, r3, r4, r5, r7, r9, lr}^ │ │ │ │ - bl 0x1da9140 │ │ │ │ + bl 0x1da90c8 │ │ │ │ svclt 0x003c0b05 │ │ │ │ ldrtmi r4, [r9], -sl, lsr #12 │ │ │ │ @ instruction: 0x5700e9de │ │ │ │ - bl 0x1edfa7c │ │ │ │ + bl 0x1edfa04 │ │ │ │ svclt 0x003c0b02 │ │ │ │ ldrtmi r4, [sl], -r9, lsr #12 │ │ │ │ stmib r3, {r5, r6, r7, r8, sl, lr}^ │ │ │ │ stclle 2, cr1, [r0] │ │ │ │ ldrdls pc, [r4], -sp │ │ │ │ stmdble r8, {r1, r2, r3, r6, r8, sl, lr} │ │ │ │ ldrdcs r4, [r0], -r1 │ │ │ │ stmia r9!, {r8, sp}^ │ │ │ │ - bl 0xfeb4f474 │ │ │ │ + bl 0xfeb4f3fc │ │ │ │ addsmi r0, lr, #671088640 @ 0x28000000 │ │ │ │ strdlt sp, [r3], -r9 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svchi 0x00f0e8bd │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ vrshr.u64 , , #62 │ │ │ │ - bcs 0x1978a0 │ │ │ │ + bcs 0x197828 │ │ │ │ streq pc, [r1, -r7, lsl #2] │ │ │ │ andcc fp, r1, #24, 30 @ 0x60 │ │ │ │ - ldrbcc pc, [pc, #257]! @ 0x10f1a9 @ │ │ │ │ + ldrbcc pc, [pc, #257]! @ 0x10f131 @ │ │ │ │ strbeq lr, [r7, pc, asr #20] │ │ │ │ svclt 0x00154680 │ │ │ │ ssatmi r0, #26, r4, asr #1 │ │ │ │ ldrtmi r4, [ip], -r1, lsr #13 │ │ │ │ cdpne 4, 4, cr4, cr6, cr9, {5} │ │ │ │ svceq 0x0001f815 │ │ │ │ stc2 1, cr15, [r0, #412]! @ 0x19c │ │ │ │ @@ -260928,39 +260899,39 @@ │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ mvnshi lr, #12386304 @ 0xbd0000 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ sbcslt r4, r0, #4, 12 @ 0x400000 │ │ │ │ andcs pc, r1, #134217731 @ 0x8000003 │ │ │ │ - bcs 0x19b10c │ │ │ │ + bcs 0x19b094 │ │ │ │ cdpeq 1, 0, cr15, cr8, cr4, {5} │ │ │ │ andcc fp, r1, #24, 30 @ 0x60 │ │ │ │ sbceq lr, r0, pc, asr #20 │ │ │ │ strmi fp, [r5], -r7, lsl #30 │ │ │ │ - b 0x14e0b2c │ │ │ │ + b 0x14e0ab4 │ │ │ │ strbtmi r0, [r5], -r2, asr #25 │ │ │ │ ldmib r1, {r0, r2, r3, sl, lr}^ │ │ │ │ tstcc r8, r0, lsl #12 │ │ │ │ tsteq r2, r3, lsl r9 │ │ │ │ rscscc pc, r0, #2 │ │ │ │ movwcc pc, #61443 @ 0xf003 @ │ │ │ │ ldmdbeq r2!, {r0, r1, r4, r8, r9, lr} │ │ │ │ @ instruction: 0xf0020136 │ │ │ │ @ instruction: 0xf006320f │ │ │ │ ldmeq pc, {r4, r5, r6, r7, r9, sl, ip, sp}^ @ │ │ │ │ ldmdbeq r3, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ - bl 0x5dfe14 │ │ │ │ + bl 0x5dfd9c │ │ │ │ @ instruction: 0xf0090803 │ │ │ │ @ instruction: 0xf0073922 │ │ │ │ @ instruction: 0xf0083711 │ │ │ │ - b 0x12dd26c │ │ │ │ - b 0x14d0d84 │ │ │ │ - bl 0x1190cac │ │ │ │ - b 0x12d1570 │ │ │ │ + b 0x12dd1f4 │ │ │ │ + b 0x14d0d0c │ │ │ │ + bl 0x1190c34 │ │ │ │ + b 0x12d14f8 │ │ │ │ sbcseq r0, fp, r8, lsl #14 │ │ │ │ stmiaeq r2, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf0030852 │ │ │ │ @ instruction: 0xf0063388 │ │ │ │ @ instruction: 0xf0023611 │ │ │ │ tstmi pc, #536870914 @ 0x20000002 │ │ │ │ stmdbcc r4, {r0, r3, ip, sp, lr, pc}^ │ │ │ │ @@ -260970,104 +260941,104 @@ │ │ │ │ stmcc r8, {r3, ip, sp, lr, pc} │ │ │ │ movweq lr, #35395 @ 0x8a43 │ │ │ │ @ instruction: 0xf8ce428d │ │ │ │ bicle r3, r0, r4 │ │ │ │ stmdble r8, {r5, r6, r8, sl, lr} │ │ │ │ strcs r4, [r0], -r4, lsr #9 │ │ │ │ stmia ip!, {r8, r9, sl, sp}^ │ │ │ │ - bl 0xfec28db8 │ │ │ │ + bl 0xfec28d40 │ │ │ │ addsmi r0, r8, #4, 6 @ 0x10000000 │ │ │ │ strdcs sp, [r0], -r9 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ svclt 0x000083f0 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ vrshr.u64 , , #62 │ │ │ │ - bcs 0x1979e4 │ │ │ │ + bcs 0x19796c │ │ │ │ streq pc, [r1, -r7, lsl #2] │ │ │ │ andcc fp, r1, #24, 30 @ 0x60 │ │ │ │ - b 0x14e0bec │ │ │ │ + b 0x14e0b74 │ │ │ │ strmi r0, [sp], -r7, asr #15 │ │ │ │ sbcseq fp, r4, r5, lsl pc │ │ │ │ @ instruction: 0x46a146b9 │ │ │ │ strmi r4, [r9], #1596 @ 0x63c │ │ │ │ @ instruction: 0xf8551f06 │ │ │ │ @ instruction: 0xf7870b04 │ │ │ │ - @ instruction: 0xf846ff6d │ │ │ │ + @ instruction: 0xf846ffa9 │ │ │ │ strbmi r0, [sp, #-3844] @ 0xfffff0fc │ │ │ │ adcmi sp, r7, #-1073741763 @ 0xc000003d │ │ │ │ - bl 0x345638 │ │ │ │ + bl 0x3455c0 │ │ │ │ andcs r0, r0, r4, lsl #6 │ │ │ │ stmia r3!, {r8, sp}^ │ │ │ │ - bl 0xfe9cf628 │ │ │ │ + bl 0xfe9cf5b0 │ │ │ │ addsmi r0, r7, #8, 4 @ 0x80000000 │ │ │ │ strdcs sp, [r0], -r9 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ svclt 0x000083f8 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ vrshr.u64 , , #62 │ │ │ │ - bcs 0x197a58 │ │ │ │ + bcs 0x1979e0 │ │ │ │ streq pc, [r1, -r7, lsl #2] │ │ │ │ andcc fp, r1, #24, 30 @ 0x60 │ │ │ │ - b 0x14e0c60 │ │ │ │ + b 0x14e0be8 │ │ │ │ strmi r0, [sp], -r7, asr #15 │ │ │ │ sbcseq fp, r4, r5, lsl pc │ │ │ │ @ instruction: 0x46a146b9 │ │ │ │ strmi r4, [r9], #1596 @ 0x63c │ │ │ │ @ instruction: 0xf8551f06 │ │ │ │ @ instruction: 0xf7870b04 │ │ │ │ - @ instruction: 0xf846ff55 │ │ │ │ + @ instruction: 0xf846ff91 │ │ │ │ strbmi r0, [sp, #-3844] @ 0xfffff0fc │ │ │ │ adcmi sp, r7, #-1073741763 @ 0xc000003d │ │ │ │ - bl 0x3456ac │ │ │ │ + bl 0x345634 │ │ │ │ andcs r0, r0, r4, lsl #6 │ │ │ │ stmia r3!, {r8, sp}^ │ │ │ │ - bl 0xfe9cf69c │ │ │ │ + bl 0xfe9cf624 │ │ │ │ addsmi r0, r7, #8, 4 @ 0x80000000 │ │ │ │ strdcs sp, [r0], -r9 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ svclt 0x000083f8 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ cdpeq 8, 13, cr15, cr0, cr12, {6} │ │ │ │ - blmi 0xf20b40 │ │ │ │ + blmi 0xf20ac8 │ │ │ │ strmi fp, [r0], r5, asr #1 │ │ │ │ movtls r6, #14363 @ 0x381b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ movwcs pc, #5063 @ 0x13c7 @ │ │ │ │ @ instruction: 0xf10d2b02 │ │ │ │ svclt 0x000a040f │ │ │ │ mrrcne 2, 15, fp, lr, cr14 │ │ │ │ @ instruction: 0xf0243601 │ │ │ │ strmi r0, [r9], pc, lsl #8 │ │ │ │ rscseq r4, r6, r5, lsl r6 │ │ │ │ addvc pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ strtmi r2, [r0], -r0, lsl #2 │ │ │ │ - stmib lr!, {r0, r2, r4, r7, r8, ip, sp, lr, pc}^ │ │ │ │ + stmib sl!, {r0, r2, r4, r7, r8, ip, sp, lr, pc}^ │ │ │ │ ldrtmi r4, [r2], -r9, asr #12 │ │ │ │ orrvc pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ @ instruction: 0xf5054620 │ │ │ │ @ instruction: 0xf1a65548 │ │ │ │ - @ instruction: 0xf3c7fbe5 │ │ │ │ + @ instruction: 0xf3c7fbe1 │ │ │ │ strbmi r2, [r0], -r1, asr #3 │ │ │ │ - blx 0x29c756 │ │ │ │ + blx 0x29c6de │ │ │ │ strbmi pc, [r6], #-257 @ 0xfffffeff @ │ │ │ │ stmibeq fp, {r0, r3, r6} │ │ │ │ cdpeq 0, 3, cr15, cr15, cr1, {0} │ │ │ │ stceq 1, cr15, [r0], #-824 @ 0xfffffcc8 │ │ │ │ eoreq pc, r0, #-2147483605 @ 0x8000002b │ │ │ │ strbeq lr, [r3, r4, lsl #22] │ │ │ │ @ instruction: 0xf8543102 │ │ │ │ @@ -261075,66 +261046,66 @@ │ │ │ │ vpmax.u8 d15, d14, d19 │ │ │ │ stc2 10, cr15, [ip], {7} @ │ │ │ │ vpmax.s8 d15, d2, d23 │ │ │ │ movweq lr, #51779 @ 0xca43 │ │ │ │ @ instruction: 0xf0034313 │ │ │ │ ldmdaeq sl, {r0, r1, r8, r9}^ │ │ │ │ @ instruction: 0xf003015b │ │ │ │ - bl 0x250050 │ │ │ │ + bl 0x24ffd8 │ │ │ │ @ instruction: 0xf1c307c2 │ │ │ │ @ instruction: 0xf8550e20 │ │ │ │ @ instruction: 0xf1a32032 │ │ │ │ ldmdavs pc!, {r5, sl, fp}^ @ │ │ │ │ vpmax.u8 d15, d3, d18 │ │ │ │ vseleq.f32 s30, s28, s14 │ │ │ │ stc2 10, cr15, [ip], {39} @ 0x27 @ │ │ │ │ movweq lr, #59971 @ 0xea43 │ │ │ │ movweq lr, #51779 @ 0xca43 │ │ │ │ - blcc 0x18d37c │ │ │ │ + blcc 0x18d304 │ │ │ │ strhle r4, [ip, #32] │ │ │ │ ldmdavs sl, {r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r3, asr #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ sublt sp, r5, r8, lsl #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ mvnshi lr, #12386304 @ 0xbd0000 │ │ │ │ - stc2 1, cr15, [sl, #-664]! @ 0xfffffd68 │ │ │ │ + stc2 1, cr15, [r6, #-664]! @ 0xfffffd68 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ cdpeq 8, 13, cr15, cr0, cr12, {6} │ │ │ │ - blmi 0xfa0c34 │ │ │ │ + blmi 0xfa0bbc │ │ │ │ strmi fp, [r0], r5, asr #1 │ │ │ │ movtls r6, #14363 @ 0x381b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ movwcs pc, #5062 @ 0x13c6 @ │ │ │ │ @ instruction: 0xf10d2b02 │ │ │ │ svclt 0x000a040f │ │ │ │ movwcc fp, #4853 @ 0x12f5 │ │ │ │ @ instruction: 0xf0243501 │ │ │ │ svclt 0x0018040f │ │ │ │ pkhtbmi r0, r9, sp, asr #1 │ │ │ │ rsceq fp, sp, r8, lsl #30 │ │ │ │ tstcs r0, r7, lsl r6 │ │ │ │ addvc pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ @ instruction: 0xf1954620 │ │ │ │ - @ instruction: 0x4649e970 │ │ │ │ + strbmi lr, [r9], -ip, ror #18 │ │ │ │ orrvc pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ strtmi r4, [r0], -sl, lsr #12 │ │ │ │ - blx 0x1b4ba9e │ │ │ │ + blx 0x1a4ba26 │ │ │ │ cdpcs 3, 12, cr15, cr2, cr6, {6} │ │ │ │ @ instruction: 0xf507086b │ │ │ │ strbmi r5, [r0], -r8, asr #2 │ │ │ │ - bl 0x31b854 │ │ │ │ - blx 0x1d242e │ │ │ │ - bl 0xff34ec54 │ │ │ │ - bl 0x112d58 │ │ │ │ + bl 0x31b7dc │ │ │ │ + blx 0x1d23b6 │ │ │ │ + bl 0xff34ebdc │ │ │ │ + bl 0x112ce0 │ │ │ │ @ instruction: 0xf003030e │ │ │ │ ldmibeq fp, {r0, r1, r2, r3, r4, r5, r9, sl} │ │ │ │ streq pc, [r0, #-454]! @ 0xfffffe3a │ │ │ │ eoreq pc, r0, #-2147483607 @ 0x80000029 │ │ │ │ strbeq lr, [r3, r4, lsl #22] │ │ │ │ eorscc pc, r3, r4, asr r8 @ │ │ │ │ rscsmi r6, r3, pc, ror r8 │ │ │ │ @@ -261144,294 +261115,294 @@ │ │ │ │ movweq pc, #12291 @ 0x3003 @ │ │ │ │ cmpeq fp, sl, asr r8 │ │ │ │ teqpeq pc, #3 @ p-variant is OBSOLETE │ │ │ │ strbeq lr, [r2, r1, lsl #22] │ │ │ │ strteq pc, [r0], -r3, asr #3 │ │ │ │ eorscs pc, r2, r1, asr r8 @ │ │ │ │ streq pc, [r0, #-419]! @ 0xfffffe5d │ │ │ │ - blx 0x9a9664 │ │ │ │ - blx 0x30c078 │ │ │ │ - blx 0xb0cc88 │ │ │ │ + blx 0x9a95ec │ │ │ │ + blx 0x30c000 │ │ │ │ + blx 0xb0cc10 │ │ │ │ teqpmi r3, #20971520 @ p-variant is OBSOLETE @ 0x1400000 │ │ │ │ @ instruction: 0xf820432b │ │ │ │ strbmi r3, [r0, #-2818]! @ 0xfffff4fe │ │ │ │ - blmi 0x383bbc │ │ │ │ - blls 0x11e94ec │ │ │ │ + blmi 0x383b44 │ │ │ │ + blls 0x11e9474 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 56) │ │ │ │ andcs fp, r0, r5, asr #32 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ @ instruction: 0xf1a683f0 │ │ │ │ - svclt 0x0000fcab │ │ │ │ + svclt 0x0000fca7 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ cdpeq 8, 13, cr15, cr0, cr12, {6} │ │ │ │ - blmi 0xde0d34 │ │ │ │ + blmi 0xde0cbc │ │ │ │ strmi fp, [r1], r4, asr #1 │ │ │ │ movtls r6, #14363 @ 0x381b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ movwcs pc, #5062 @ 0x13c6 @ │ │ │ │ @ instruction: 0xf10d2b02 │ │ │ │ svclt 0x000a040f │ │ │ │ movwcc fp, #4853 @ 0x12f5 │ │ │ │ @ instruction: 0xf0243501 │ │ │ │ svclt 0x0018040f │ │ │ │ pkhtbmi r0, sl, sp, asr #1 │ │ │ │ rsceq fp, sp, r8, lsl #30 │ │ │ │ tstcs r0, r7, lsl r6 │ │ │ │ addvc pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ - b 0x14e0d74 │ │ │ │ + b 0x14e0cfc │ │ │ │ @ instruction: 0xf1950895 │ │ │ │ - strtmi lr, [sl], -lr, ror #17 │ │ │ │ + strtmi lr, [sl], -sl, ror #17 │ │ │ │ vst1.16 {d20-d22}, [pc :64], r1 │ │ │ │ strtmi r7, [r0], -r0, lsl #7 │ │ │ │ strbpl pc, [r8, -r7, lsl #10] @ │ │ │ │ - blx 0xffa4bba4 │ │ │ │ + blx 0xff94bb2c │ │ │ │ sbccs pc, r3, #402653187 @ 0x18000003 │ │ │ │ streq pc, [r4, #-425] @ 0xfffffe57 │ │ │ │ - blx 0x31d15a │ │ │ │ - bl 0x1cbd24 │ │ │ │ + blx 0x31d0e2 │ │ │ │ + bl 0x1cbcac │ │ │ │ subseq r0, r2, r8, lsl #12 │ │ │ │ ldmibeq r3, {r1, r2, r4, r5, r6} │ │ │ │ - ldceq 0, cr15, [pc], #-8 @ 0x10f520 │ │ │ │ + ldceq 0, cr15, [pc], #-8 @ 0x10f4a8 │ │ │ │ eoreq pc, r0, ip, asr #3 │ │ │ │ msreq CPSR_, ip, lsr #3 │ │ │ │ vdiveq.f64 d30, d3, d4 │ │ │ │ @ instruction: 0xf8543202 │ │ │ │ adcsmi r3, r2, #51 @ 0x33 │ │ │ │ ldrd pc, [r4], -lr │ │ │ │ vpmax.u8 d15, d12, d19 │ │ │ │ @ instruction: 0xf000fa0e │ │ │ │ @ instruction: 0xf101fa2e │ │ │ │ movweq lr, #2627 @ 0xa43 │ │ │ │ movweq lr, #6723 @ 0x1a43 │ │ │ │ movweq pc, #12291 @ 0x3003 @ │ │ │ │ eorcc pc, r3, r7, asr r8 @ │ │ │ │ svccc 0x0004f845 │ │ │ │ - blmi 0x383ce0 │ │ │ │ - blls 0x11e95d0 │ │ │ │ + blmi 0x383c68 │ │ │ │ + blls 0x11e9558 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 56) │ │ │ │ andcs fp, r0, r4, asr #32 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ @ instruction: 0xf1a687f0 │ │ │ │ - svclt 0x0000fc39 │ │ │ │ + svclt 0x0000fc35 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ cdpeq 8, 12, cr15, cr0, cr12, {6} │ │ │ │ ldrmi r4, [r1], lr, asr #26 │ │ │ │ andcs pc, r1, #201326595 @ 0xc000003 │ │ │ │ - bcs 0x1bb8c4 │ │ │ │ + bcs 0x1bb84c │ │ │ │ strbls r6, [r5, #-2093] @ 0xfffff7d3 │ │ │ │ streq pc, [r0, #-79] @ 0xffffffb1 │ │ │ │ sbcslt fp, sp, #10, 30 @ 0x28 │ │ │ │ strcc r3, [r1, #-513] @ 0xfffffdff │ │ │ │ ldreq pc, [r7], #-269 @ 0xfffffef3 │ │ │ │ - streq pc, [pc], #-36 @ 0x10f5c0 │ │ │ │ + streq pc, [pc], #-36 @ 0x10f548 │ │ │ │ sbcseq fp, r5, r4, lsl pc │ │ │ │ strmi r0, [sl], sp, ror #1 │ │ │ │ svcvs 0x0080f413 │ │ │ │ addvc pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ tstpeq r0, pc, asr #32 @ p-variant is OBSOLETE │ │ │ │ strtmi r4, [r0], -r6, lsl #12 │ │ │ │ ldrbcs lr, [r3, pc, asr #20] │ │ │ │ @ instruction: 0xf04fbf14 │ │ │ │ @ instruction: 0xf04f0808 │ │ │ │ @ instruction: 0xf1950801 │ │ │ │ - @ instruction: 0x4651e876 │ │ │ │ + @ instruction: 0x4651e872 │ │ │ │ vst1.8 {d20-d22}, [pc :128], sl │ │ │ │ strtmi r7, [r0], -r0, lsl #7 │ │ │ │ - blx 0x1ccbc90 │ │ │ │ + blx 0x1bcbc18 │ │ │ │ tstpeq r1, r7 @ p-variant is OBSOLETE │ │ │ │ cdppl 5, 4, cr15, cr8, cr9, {0} │ │ │ │ - b 0x14d7604 │ │ │ │ + b 0x14d758c │ │ │ │ @ instruction: 0xf10e2908 │ │ │ │ - blx 0x252e4e │ │ │ │ + blx 0x252dd6 │ │ │ │ @ instruction: 0xf04ff101 │ │ │ │ - b 0x14d161c │ │ │ │ + b 0x14d15a4 │ │ │ │ strls r0, [r1, #-3141] @ 0xfffff3bb │ │ │ │ stmdbne sl, {r0, r3, r6}^ │ │ │ │ subeq r0, sp, r7, asr r0 │ │ │ │ - beq 0x14a23c │ │ │ │ + beq 0x14a1c4 │ │ │ │ andhi pc, r0, sp, asr #17 │ │ │ │ @ instruction: 0xf00509ab │ │ │ │ @ instruction: 0xf1c1013f │ │ │ │ strcc r0, [r2, #-2080] @ 0xfffff7e0 │ │ │ │ - bleq 0xff20a248 │ │ │ │ + bleq 0xff20a1d0 │ │ │ │ @ instruction: 0xf85442af │ │ │ │ @ instruction: 0xf8db3033 │ │ │ │ - blx 0x9fb654 │ │ │ │ + blx 0x9fb5dc │ │ │ │ @ instruction: 0xf1a1f301 │ │ │ │ - blx 0x3cfacc │ │ │ │ - blx 0xc0d670 │ │ │ │ - b 0x120ba58 │ │ │ │ - b 0x11d0278 │ │ │ │ + blx 0x3cfa54 │ │ │ │ + blx 0xc0d5f8 │ │ │ │ + b 0x120b9e0 │ │ │ │ + b 0x11d0200 │ │ │ │ @ instruction: 0xf0030301 │ │ │ │ - b 0x14d026c │ │ │ │ - b 0x14cfbb0 │ │ │ │ + b 0x14d01f4 │ │ │ │ + b 0x14cfb38 │ │ │ │ @ instruction: 0xf0031343 │ │ │ │ - bl 0x490368 │ │ │ │ + bl 0x4902f0 │ │ │ │ @ instruction: 0xf85e08c1 │ │ │ │ @ instruction: 0xf8d81031 │ │ │ │ @ instruction: 0xf1c3b004 │ │ │ │ - blx 0x9516fc │ │ │ │ + blx 0x951684 │ │ │ │ @ instruction: 0xf1a3f103 │ │ │ │ - blx 0x3d0304 │ │ │ │ - b 0x118d6a8 │ │ │ │ - blx 0xbcfaac │ │ │ │ - b 0x118c29c │ │ │ │ + blx 0x3d028c │ │ │ │ + b 0x118d630 │ │ │ │ + blx 0xbcfa34 │ │ │ │ + b 0x118c224 │ │ │ │ @ instruction: 0xf80a0103 │ │ │ │ bicle r1, r7, r1, lsl #22 │ │ │ │ ldrdhi pc, [r0], -sp │ │ │ │ strbmi r4, [r8], #-1553 @ 0xfffff9ef │ │ │ │ @ instruction: 0xf1b84467 │ │ │ │ andle r0, r4, r1, lsl #30 │ │ │ │ @ instruction: 0xf04f9b01 │ │ │ │ ldrmi r0, [sl], #-2049 @ 0xfffff7ff │ │ │ │ - blmi 0x389588 │ │ │ │ - blls 0x1269720 │ │ │ │ + blmi 0x389510 │ │ │ │ + blls 0x12696a8 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 56) │ │ │ │ andcs fp, r0, r7, asr #32 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ @ instruction: 0xf1a68ff0 │ │ │ │ - svclt 0x0000fb91 │ │ │ │ + svclt 0x0000fb8d │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ cdpeq 8, 12, cr15, cr0, cr12, {6} │ │ │ │ ldrmi r4, [r0], fp, asr #26 │ │ │ │ andcs pc, r1, #201326595 @ 0xc000003 │ │ │ │ - bcs 0x1bba14 │ │ │ │ + bcs 0x1bb99c │ │ │ │ strbls r6, [r5, #-2093] @ 0xfffff7d3 │ │ │ │ streq pc, [r0, #-79] @ 0xffffffb1 │ │ │ │ sbcslt fp, sp, #10, 30 @ 0x28 │ │ │ │ strcc r3, [r1, #-513] @ 0xfffffdff │ │ │ │ ldreq pc, [r7], #-269 @ 0xfffffef3 │ │ │ │ - streq pc, [pc], #-36 @ 0x10f710 │ │ │ │ + streq pc, [pc], #-36 @ 0x10f698 │ │ │ │ sbcseq fp, r5, r4, lsl pc │ │ │ │ strmi r0, [sl], sp, ror #1 │ │ │ │ svcvs 0x0080f413 │ │ │ │ addvc pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ tstpeq r0, pc, asr #32 @ p-variant is OBSOLETE │ │ │ │ strtmi r4, [r0], -r1, lsl #13 │ │ │ │ smladcs r8, r4, pc, fp @ │ │ │ │ - b 0x14d9334 │ │ │ │ + b 0x14d92bc │ │ │ │ @ instruction: 0xf1942bd3 │ │ │ │ - @ instruction: 0x4651efd0 │ │ │ │ + ldrbmi lr, [r1], -ip, asr #31 │ │ │ │ vst1.8 {d20-d22}, [pc :128], sl │ │ │ │ strtmi r7, [r0], -r0, lsl #7 │ │ │ │ @ instruction: 0xf1a6086e │ │ │ │ - @ instruction: 0xf00bf9c7 │ │ │ │ + @ instruction: 0xf00bf9c3 │ │ │ │ @ instruction: 0xf5080103 │ │ │ │ - b 0x14e7070 │ │ │ │ + b 0x14e6ff8 │ │ │ │ @ instruction: 0xf10e2a07 │ │ │ │ andcs r0, r0, r0, lsl lr │ │ │ │ @ instruction: 0xf101fb06 │ │ │ │ stmdaeq r2, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ strpl lr, [r0], -sp, asr #19 │ │ │ │ stmibne sl, {r0, r3, r6} │ │ │ │ subeq r0, sp, r7, asr r0 │ │ │ │ @ instruction: 0x0c00eb09 │ │ │ │ @ instruction: 0xf00509ab │ │ │ │ @ instruction: 0xf1c1013f │ │ │ │ strcc r0, [r2, #-1568] @ 0xfffff9e0 │ │ │ │ - bleq 0xff20a390 │ │ │ │ + bleq 0xff20a318 │ │ │ │ @ instruction: 0xf85442af │ │ │ │ @ instruction: 0xf8db3033 │ │ │ │ - blx 0x9fb79c │ │ │ │ + blx 0x9fb724 │ │ │ │ @ instruction: 0xf1a1f301 │ │ │ │ - blx 0x3cfc14 │ │ │ │ - blx 0xc0cfb0 │ │ │ │ - b 0x120bba0 │ │ │ │ - b 0x11d03b8 │ │ │ │ + blx 0x3cfb9c │ │ │ │ + blx 0xc0cf38 │ │ │ │ + b 0x120bb28 │ │ │ │ + b 0x11d0340 │ │ │ │ @ instruction: 0xf0030301 │ │ │ │ - b 0x14d03b4 │ │ │ │ - b 0x14cfcf8 │ │ │ │ + b 0x14d033c │ │ │ │ + b 0x14cfc80 │ │ │ │ @ instruction: 0xf0031343 │ │ │ │ - bl 0x4904b0 │ │ │ │ + bl 0x490438 │ │ │ │ @ instruction: 0xf85e06c1 │ │ │ │ @ instruction: 0xf8d61031 │ │ │ │ @ instruction: 0xf1c3b004 │ │ │ │ - blx 0x951044 │ │ │ │ + blx 0x950fcc │ │ │ │ @ instruction: 0xf1a3f103 │ │ │ │ - blx 0x3d044c │ │ │ │ - b 0x118cfe8 │ │ │ │ - blx 0xbcfbec │ │ │ │ - b 0x118c3e4 │ │ │ │ + blx 0x3d03d4 │ │ │ │ + b 0x118cf70 │ │ │ │ + blx 0xbcfb74 │ │ │ │ + b 0x118c36c │ │ │ │ @ instruction: 0xf82c0103 │ │ │ │ bicle r1, r7, r2, lsl #22 │ │ │ │ ldrmi r9, [r1], -r0, lsl #22 │ │ │ │ @ instruction: 0xf1b84450 │ │ │ │ - ldrmi r0, [pc], #-3841 @ 0x10f7ec │ │ │ │ - blls 0x183800 │ │ │ │ + ldrmi r0, [pc], #-3841 @ 0x10f774 │ │ │ │ + blls 0x183788 │ │ │ │ stmdaeq r1, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xe7b8441a │ │ │ │ ldmdavs sl, {r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r5, asr #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ sublt sp, r7, r8, lsl #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - blx 0xffccbeb4 │ │ │ │ + blx 0xffbcbe3c │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ cdpeq 8, 12, cr15, cr0, cr12, {6} │ │ │ │ vmov.i32 d20, #-1224736768 @ 0xb7000000 │ │ │ │ - bcs 0x19803c │ │ │ │ + bcs 0x197fc4 │ │ │ │ svclt 0x000ab0c7 │ │ │ │ - blx 0xfe20e1be │ │ │ │ + blx 0xfe20e146 │ │ │ │ @ instruction: 0xf10b3201 │ │ │ │ @ instruction: 0xf10d0b01 │ │ │ │ mcrrmi 5, 1, r0, r0, cr7 │ │ │ │ - streq pc, [pc, #-37] @ 0x10f82b │ │ │ │ - b 0x14ff4b4 │ │ │ │ + streq pc, [pc, #-37] @ 0x10f7b3 │ │ │ │ + b 0x14ff43c │ │ │ │ strmi r0, [sl], r2, asr #23 │ │ │ │ - b 0x14ff47c │ │ │ │ + b 0x14ff404 │ │ │ │ @ instruction: 0xf44f0bcb │ │ │ │ @ instruction: 0xf4137280 │ │ │ │ @ instruction: 0xf04f6f80 │ │ │ │ strmi r0, [r6], -r0, lsl #2 │ │ │ │ - b 0x14e1110 │ │ │ │ + b 0x14e1098 │ │ │ │ svclt 0x001428d3 │ │ │ │ stmdbeq r8, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ stmdbeq r1, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ strbls r6, [r5], #-2084 @ 0xfffff7dc │ │ │ │ streq pc, [r0], #-79 @ 0xffffffb1 │ │ │ │ - svc 0x0026f194 │ │ │ │ + svc 0x0022f194 │ │ │ │ @ instruction: 0x465a4651 │ │ │ │ orrvc pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ - b 0x14e1134 │ │ │ │ + b 0x14e10bc │ │ │ │ @ instruction: 0xf1a6049b │ │ │ │ - @ instruction: 0xf008f91d │ │ │ │ + @ instruction: 0xf008f919 │ │ │ │ @ instruction: 0xf5070107 │ │ │ │ - b 0x14e55c4 │ │ │ │ + b 0x14e554c │ │ │ │ strls r2, [r1], #-2569 @ 0xfffff5f7 │ │ │ │ - blx 0x21d4ee │ │ │ │ + blx 0x21d476 │ │ │ │ andcs pc, r0, r1, lsl #2 │ │ │ │ stmdbeq r2, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ - bl 0x14f9dc │ │ │ │ + bl 0x14f964 │ │ │ │ rsbeq r0, r4, r4, lsl #16 │ │ │ │ vmlseq.f32 s29, s16, s30 │ │ │ │ - bl 0x28f9e8 │ │ │ │ + bl 0x28f970 │ │ │ │ strmi r0, [r3], r0, lsl #24 │ │ │ │ andls pc, r0, sp, asr #17 │ │ │ │ @ instruction: 0xf001098b │ │ │ │ @ instruction: 0xf1c2023f │ │ │ │ tstcc r2, r0, lsr #18 │ │ │ │ sbceq lr, r3, r5, lsl #22 │ │ │ │ @ instruction: 0xf855458e │ │ │ │ @@ -261440,71 +261411,71 @@ │ │ │ │ eoreq pc, r0, #-2147483608 @ 0x80000028 │ │ │ │ @ instruction: 0xf909fa00 │ │ │ │ vpmax.s8 d15, d2, d16 │ │ │ │ movweq lr, #39491 @ 0x9a43 │ │ │ │ movweq lr, #10819 @ 0x2a43 │ │ │ │ movweq pc, #12291 @ 0x3003 @ │ │ │ │ eorcc pc, r3, r7, asr r8 @ │ │ │ │ - blcc 0x24da38 │ │ │ │ + blcc 0x24d9c0 │ │ │ │ @ instruction: 0xf8ddd1e0 │ │ │ │ strbmi r9, [r1], -r0 │ │ │ │ andeq lr, sl, fp, lsl #22 │ │ │ │ @ instruction: 0xf1b944a6 │ │ │ │ andle r0, r4, r1, lsl #30 │ │ │ │ @ instruction: 0xf04f9b01 │ │ │ │ ldrmi r0, [r8], #2305 @ 0x901 │ │ │ │ - blmi 0x389858 │ │ │ │ - blls 0x1269994 │ │ │ │ + blmi 0x3897e0 │ │ │ │ + blls 0x126991c │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 56) │ │ │ │ andcs fp, r0, r7, asr #32 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ @ instruction: 0xf1a68ff0 │ │ │ │ - svclt 0x0000fa57 │ │ │ │ + svclt 0x0000fa53 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ cdpeq 8, 12, cr15, cr0, cr12, {6} │ │ │ │ ldrmi r4, [r6], -r6, asr #26 │ │ │ │ andcs pc, r1, #201326595 @ 0xc000003 │ │ │ │ - bcs 0x1bbc88 │ │ │ │ + bcs 0x1bbc10 │ │ │ │ strbls r6, [r5, #-2093] @ 0xfffff7d3 │ │ │ │ streq pc, [r0, #-79] @ 0xffffffb1 │ │ │ │ sbcslt fp, sp, #10, 30 @ 0x28 │ │ │ │ strcc r3, [r1, #-513] @ 0xfffffdff │ │ │ │ ldreq pc, [r7], #-269 @ 0xfffffef3 │ │ │ │ - streq pc, [pc], #-36 @ 0x10f984 │ │ │ │ + streq pc, [pc], #-36 @ 0x10f90c │ │ │ │ sbcseq fp, r5, r4, lsl pc │ │ │ │ strmi r0, [pc], -sp, ror #1 │ │ │ │ svcvs 0x0080f413 │ │ │ │ addvc pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ tstpeq r0, pc, asr #32 @ p-variant is OBSOLETE │ │ │ │ strtmi r4, [r0], -r1, lsl #13 │ │ │ │ @ instruction: 0xf04fbf14 │ │ │ │ @ instruction: 0xf04f0a04 │ │ │ │ @ instruction: 0xf1940a01 │ │ │ │ - @ instruction: 0x4639ee96 │ │ │ │ + @ instruction: 0x4639ee92 │ │ │ │ vst1.8 {d20-d22}, [pc :128], sl │ │ │ │ strtmi r7, [r0], -r0, lsl #7 │ │ │ │ - @ instruction: 0xf88ef1a6 │ │ │ │ + @ instruction: 0xf88af1a6 │ │ │ │ cdppl 5, 4, cr15, cr8, cr6, {0} │ │ │ │ @ instruction: 0xf10e2000 │ │ │ │ - b 0x14d3204 │ │ │ │ + b 0x14d318c │ │ │ │ rsbeq r2, lr, sl, lsl #20 │ │ │ │ andcs r4, r4, #7340032 @ 0x700000 │ │ │ │ mcrreq 10, 4, lr, r5, cr15 │ │ │ │ rsbseq r9, sp, r1, lsl #10 │ │ │ │ stmdaeq r0, {r0, r3, r8, r9, fp, sp, lr, pc} │ │ │ │ stmibeq fp!, {r9, ip, pc} │ │ │ │ eorseq pc, pc, #5 │ │ │ │ smlawteq r0, r2, r1, pc @ │ │ │ │ - bl 0x21cdf0 │ │ │ │ + bl 0x21cd78 │ │ │ │ adcmi r0, lr, #199680 @ 0x30c00 │ │ │ │ eorscc pc, r3, r4, asr r8 @ │ │ │ │ ldrdlt pc, [r4], -fp │ │ │ │ vpmax.u8 d15, d2, d19 │ │ │ │ eoreq pc, r0, #-2147483608 @ 0x80000028 │ │ │ │ @ instruction: 0xf101fa0b │ │ │ │ vpmax.s8 d15, d2, d27 │ │ │ │ @@ -261520,70 +261491,70 @@ │ │ │ │ smlawteq r0, r3, r1, pc @ │ │ │ │ vpmax.s8 d15, d3, d18 │ │ │ │ msreq CPSR_, #-1073741784 @ 0xc0000028 │ │ │ │ @ instruction: 0xf101fa0b │ │ │ │ andeq lr, r1, #270336 @ 0x42000 │ │ │ │ vpmax.u8 d15, d3, d27 │ │ │ │ andeq lr, r3, #270336 @ 0x42000 │ │ │ │ - blcs 0x18da68 │ │ │ │ + blcs 0x18d9f0 │ │ │ │ ldmib sp, {r0, r1, r2, r6, r7, r8, ip, lr, pc}^ │ │ │ │ ldrbmi r2, [r0], #-768 @ 0xfffffd00 │ │ │ │ - ldrmi r4, [pc], #-1126 @ 0x10fa54 │ │ │ │ + ldrmi r4, [pc], #-1126 @ 0x10f9dc │ │ │ │ @ instruction: 0xd1bc3a01 │ │ │ │ ldmdavs sl, {r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r5, asr #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ sublt sp, r7, r8, lsl #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - @ instruction: 0xf9bef1a6 │ │ │ │ + @ instruction: 0xf9baf1a6 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ cdpeq 8, 12, cr15, cr0, cr12, {6} │ │ │ │ ldrmi r4, [r0], sl, asr #26 │ │ │ │ andcs pc, r1, #201326595 @ 0xc000003 │ │ │ │ - bcs 0x1bbdb8 │ │ │ │ + bcs 0x1bbd40 │ │ │ │ strbls r6, [r5, #-2093] @ 0xfffff7d3 │ │ │ │ streq pc, [r0, #-79] @ 0xffffffb1 │ │ │ │ sbcslt fp, sp, #10, 30 @ 0x28 │ │ │ │ strcc r3, [r1, #-513] @ 0xfffffdff │ │ │ │ ldreq pc, [r7], #-269 @ 0xfffffef3 │ │ │ │ - streq pc, [pc], #-36 @ 0x10fab4 │ │ │ │ + streq pc, [pc], #-36 @ 0x10fa3c │ │ │ │ sbcseq fp, r5, r4, lsl pc │ │ │ │ strmi r0, [sl], sp, ror #1 │ │ │ │ svcvs 0x0080f413 │ │ │ │ addvc pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ tstpeq r0, pc, asr #32 @ p-variant is OBSOLETE │ │ │ │ strtmi r4, [r0], -r1, lsl #13 │ │ │ │ smladcs r4, r4, pc, fp @ │ │ │ │ - b 0x14d96d8 │ │ │ │ + b 0x14d9660 │ │ │ │ @ instruction: 0xf1942bd3 │ │ │ │ - @ instruction: 0x4651edfe │ │ │ │ + @ instruction: 0x4651edfa │ │ │ │ vst1.8 {d20-d22}, [pc :128], sl │ │ │ │ strtmi r7, [r0], -r0, lsl #7 │ │ │ │ @ instruction: 0xf1a5086e │ │ │ │ - @ instruction: 0xf00bfff5 │ │ │ │ + @ instruction: 0xf00bfff1 │ │ │ │ @ instruction: 0xf5080101 │ │ │ │ - b 0x14e7414 │ │ │ │ + b 0x14e739c │ │ │ │ @ instruction: 0xf10e2a07 │ │ │ │ andcs r0, r0, #16, 28 @ 0x100 │ │ │ │ @ instruction: 0xf101fb06 │ │ │ │ stmib sp, {r2, sp}^ │ │ │ │ addeq r5, r9, r0, lsl #12 │ │ │ │ stmdaeq r6, {r0, r8, r9, fp, sp, lr, pc} │ │ │ │ strbeq lr, [r8, -pc, asr #20] │ │ │ │ - bl 0x34fc48 │ │ │ │ + bl 0x34fbd0 │ │ │ │ stmibeq fp!, {r1, sl, fp} │ │ │ │ teqpeq pc, r5 @ p-variant is OBSOLETE │ │ │ │ strteq pc, [r0], -r1, asr #3 │ │ │ │ - bl 0x21cf2c │ │ │ │ + bl 0x21ceb4 │ │ │ │ adcmi r0, pc, #199680 @ 0x30c00 │ │ │ │ eorscc pc, r3, r4, asr r8 @ │ │ │ │ ldrdlt pc, [r4], -fp │ │ │ │ vpmax.u8 d15, d1, d19 │ │ │ │ msreq CPSR_, r1, lsr #3 │ │ │ │ @ instruction: 0xf606fa0b │ │ │ │ @ instruction: 0xf101fa2b │ │ │ │ @@ -261599,202 +261570,202 @@ │ │ │ │ strteq pc, [r0], -r3, asr #3 │ │ │ │ @ instruction: 0xf103fa21 │ │ │ │ msreq CPSR_, #-1073741784 @ 0xc0000028 │ │ │ │ @ instruction: 0xf606fa0b │ │ │ │ tsteq r6, r1, asr #20 │ │ │ │ vpmax.u8 d15, d3, d27 │ │ │ │ tsteq r3, r1, asr #20 │ │ │ │ - blne 0x1cdc34 │ │ │ │ - blls 0x1442a4 │ │ │ │ + blne 0x1cdbbc │ │ │ │ + blls 0x14422c │ │ │ │ ldrbmi r4, [r2], #-1601 @ 0xfffff9bf │ │ │ │ - ldrmi r3, [pc], #-2049 @ 0x10fb90 │ │ │ │ - blls 0x183b9c │ │ │ │ + ldrmi r3, [pc], #-2049 @ 0x10fb18 │ │ │ │ + blls 0x183b24 │ │ │ │ @ instruction: 0xe7bb4498 │ │ │ │ ldmdavs sl, {r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r5, asr #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ sublt sp, r7, r8, lsl #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - @ instruction: 0xf91ef1a6 │ │ │ │ + @ instruction: 0xf91af1a6 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ cdpeq 8, 12, cr15, cr0, cr12, {6} │ │ │ │ vmov.i32 d20, #-1224736768 @ 0xb7000000 │ │ │ │ - bcs 0x1983dc │ │ │ │ + bcs 0x198364 │ │ │ │ svclt 0x000ab0c7 │ │ │ │ - blx 0xfe20e55e │ │ │ │ + blx 0xfe20e4e6 │ │ │ │ @ instruction: 0xf10b3201 │ │ │ │ @ instruction: 0xf10d0b01 │ │ │ │ ldcmi 5, cr0, [sp], #-92 @ 0xffffffa4 │ │ │ │ - streq pc, [pc, #-37] @ 0x10fbcb │ │ │ │ - b 0x14ff854 │ │ │ │ + streq pc, [pc, #-37] @ 0x10fb53 │ │ │ │ + b 0x14ff7dc │ │ │ │ strmi r0, [sl], r2, asr #23 │ │ │ │ - b 0x14ff81c │ │ │ │ + b 0x14ff7a4 │ │ │ │ @ instruction: 0xf44f0bcb │ │ │ │ @ instruction: 0xf4137280 │ │ │ │ @ instruction: 0xf04f6f80 │ │ │ │ strmi r0, [r6], -r0, lsl #2 │ │ │ │ - b 0x14e14b0 │ │ │ │ + b 0x14e1438 │ │ │ │ svclt 0x001428d3 │ │ │ │ stmdbeq r4, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ stmdbeq r1, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ strbls r6, [r5], #-2084 @ 0xfffff7dc │ │ │ │ streq pc, [r0], #-79 @ 0xffffffb1 │ │ │ │ - ldcl 1, cr15, [r6, #-592] @ 0xfffffdb0 │ │ │ │ + ldcl 1, cr15, [r2, #-592] @ 0xfffffdb0 │ │ │ │ @ instruction: 0x465a4651 │ │ │ │ orrvc pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ - b 0x14e14d4 │ │ │ │ + b 0x14e145c │ │ │ │ @ instruction: 0xf1a5049b │ │ │ │ - @ instruction: 0xf008ff4d │ │ │ │ - b 0x14d004c │ │ │ │ + @ instruction: 0xf008ff49 │ │ │ │ + b 0x14cffd4 │ │ │ │ @ instruction: 0xf5072a09 │ │ │ │ strls r5, [r1], #-1864 @ 0xfffff8b8 │ │ │ │ - blx 0x21d88e │ │ │ │ + blx 0x21d816 │ │ │ │ @ instruction: 0xf04ff101 │ │ │ │ andcs r0, r4, r0, lsl #16 │ │ │ │ - bl 0x14fe7c │ │ │ │ + bl 0x14fe04 │ │ │ │ rsbeq r0, r4, r4, lsl #18 │ │ │ │ vmlseq.f32 s29, s18, s30 │ │ │ │ - bl 0x28fd88 │ │ │ │ + bl 0x28fd10 │ │ │ │ strtmi r0, [r3], r8, lsl #24 │ │ │ │ stmibeq fp, {ip, pc} │ │ │ │ eorseq pc, pc, #1 │ │ │ │ eoreq pc, r0, r2, asr #3 │ │ │ │ - bl 0x25c080 │ │ │ │ + bl 0x25c008 │ │ │ │ strmi r0, [lr, #1219] @ 0x4c3 │ │ │ │ eorscc pc, r3, r5, asr r8 @ │ │ │ │ - blx 0x9e9e14 │ │ │ │ + blx 0x9e9d9c │ │ │ │ @ instruction: 0xf1a2f302 │ │ │ │ - blx 0x21050c │ │ │ │ - blx 0xa4bc90 │ │ │ │ - b 0x120c49c │ │ │ │ - b 0x11d0898 │ │ │ │ + blx 0x210494 │ │ │ │ + blx 0xa4bc18 │ │ │ │ + b 0x120c424 │ │ │ │ + b 0x11d0820 │ │ │ │ @ instruction: 0xf0030302 │ │ │ │ @ instruction: 0xf8570303 │ │ │ │ @ instruction: 0xf84c3023 │ │ │ │ mvnle r3, r4, lsl #22 │ │ │ │ ldrbmi r9, [ip], -r0, lsl #16 │ │ │ │ ldrbmi r4, [r0], #1609 @ 0x649 │ │ │ │ stmdacc r1, {r1, r2, r3, r4, r6, r7, sl, lr} │ │ │ │ - blls 0x183cc0 │ │ │ │ + blls 0x183c48 │ │ │ │ bfi r4, r9, #9, #9 │ │ │ │ ldmdavs sl, {r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r5, asr #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ sublt sp, r7, r8, lsl #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - @ instruction: 0xf88cf1a6 │ │ │ │ + @ instruction: 0xf888f1a6 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ cdpeq 8, 13, cr15, cr0, cr12, {6} │ │ │ │ - blmi 0x12a1570 │ │ │ │ + blmi 0x12a14f8 │ │ │ │ strmi fp, [r7], -r5, asr #1 │ │ │ │ movtls r6, #14363 @ 0x381b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ movwcs pc, #5062 @ 0x13c6 @ │ │ │ │ @ instruction: 0xf10d2b02 │ │ │ │ svclt 0x000a040f │ │ │ │ movwcc fp, #4853 @ 0x12f5 │ │ │ │ @ instruction: 0xf0243501 │ │ │ │ svclt 0x0018040f │ │ │ │ pkhtbmi r0, r9, sp, asr #1 │ │ │ │ rsceq fp, sp, r8, lsl #30 │ │ │ │ @ instruction: 0x21004690 │ │ │ │ addvc pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ @ instruction: 0xf1944620 │ │ │ │ - @ instruction: 0x4649ecd2 │ │ │ │ + strbmi lr, [r9], -lr, asr #25 │ │ │ │ orrvc pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ strtmi r4, [r0], -sl, lsr #12 │ │ │ │ - cdp2 1, 12, cr15, cr10, cr5, {5} │ │ │ │ + cdp2 1, 12, cr15, cr6, cr5, {5} │ │ │ │ biccs pc, r0, r6, asr #7 │ │ │ │ mcrrpl 5, 0, pc, r8, cr8 @ │ │ │ │ @ instruction: 0xf10c4638 │ │ │ │ - bl 0x2d2d90 │ │ │ │ - blx 0x25356a │ │ │ │ + bl 0x2d2d18 │ │ │ │ + blx 0x2534f2 │ │ │ │ addeq pc, r9, r1, lsl #2 │ │ │ │ @ instruction: 0xf1a2e026 │ │ │ │ - blx 0xa519e0 │ │ │ │ - blx 0x2cc96c │ │ │ │ - blx 0xacdd88 │ │ │ │ - b 0x120d988 │ │ │ │ + blx 0xa51968 │ │ │ │ + blx 0x2cc8f4 │ │ │ │ + blx 0xacdd10 │ │ │ │ + b 0x120d910 │ │ │ │ teqmi fp, #8, 6 @ 0x20000000 │ │ │ │ movweq pc, #61443 @ 0xf003 @ │ │ │ │ ldmdaeq sl, {r2, r8, ip, sp}^ │ │ │ │ @ instruction: 0xf003015b │ │ │ │ - bl 0x410a7c │ │ │ │ + bl 0x410a04 │ │ │ │ @ instruction: 0xf1c307c2 │ │ │ │ @ instruction: 0xf85c0620 │ │ │ │ @ instruction: 0xf1a32032 │ │ │ │ ldmdavs pc!, {r5, r8, sl}^ @ │ │ │ │ vpmax.u8 d15, d3, d18 │ │ │ │ @ instruction: 0xf606fa07 │ │ │ │ @ instruction: 0xf505fa27 │ │ │ │ @ instruction: 0x432b4333 │ │ │ │ - blcc 0x18dda4 │ │ │ │ + blcc 0x18dd2c │ │ │ │ eorle r4, r1, r0, ror r5 │ │ │ │ @ instruction: 0xf001098b │ │ │ │ @ instruction: 0xf102023f │ │ │ │ - bl 0x211dc4 │ │ │ │ + bl 0x211d4c │ │ │ │ @ instruction: 0xf1b807c3 │ │ │ │ @ instruction: 0xf8540f40 │ │ │ │ @ instruction: 0xf1c25033 │ │ │ │ ldmdavs lr!, {r5, fp}^ │ │ │ │ ldmvs fp!, {r0, r3, r6, r7, r8, fp, ip, lr, pc} │ │ │ │ stmdbeq r0!, {r1, r5, r7, r8, ip, sp, lr, pc} │ │ │ │ - blx 0x2a072c │ │ │ │ - blx 0xa8ddf4 │ │ │ │ + blx 0x2a06b4 │ │ │ │ + blx 0xa8dd7c │ │ │ │ @ instruction: 0xf007f202 │ │ │ │ - b 0x11912d8 │ │ │ │ - blx 0xa90600 │ │ │ │ - b 0x11ce208 │ │ │ │ + b 0x1191260 │ │ │ │ + blx 0xa90588 │ │ │ │ + b 0x11ce190 │ │ │ │ adcmi r0, fp, r9, lsl #4 │ │ │ │ bfi r4, r3, (invalid: 6:1) │ │ │ │ ldmdavs sl, {r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r3, asr #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ sublt sp, r5, r8, lsl #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ mvnshi lr, #12386304 @ 0xbd0000 │ │ │ │ - @ instruction: 0xfff4f1a5 │ │ │ │ + @ instruction: 0xfff0f1a5 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ cdpeq 8, 13, cr15, cr0, cr12, {6} │ │ │ │ - blmi 0x12e16a0 │ │ │ │ + blmi 0x12e1628 │ │ │ │ strmi fp, [r7], -r5, asr #1 │ │ │ │ movtls r6, #14363 @ 0x381b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ movwcs pc, #5062 @ 0x13c6 @ │ │ │ │ @ instruction: 0xf10d2b02 │ │ │ │ svclt 0x000a040f │ │ │ │ movwcc fp, #4853 @ 0x12f5 │ │ │ │ @ instruction: 0xf0243501 │ │ │ │ svclt 0x0018040f │ │ │ │ pkhtbmi r0, r9, sp, asr #1 │ │ │ │ rsceq fp, sp, r8, lsl #30 │ │ │ │ @ instruction: 0x21004690 │ │ │ │ addvc pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ @ instruction: 0xf1944620 │ │ │ │ - @ instruction: 0x4649ec3a │ │ │ │ + @ instruction: 0x4649ec36 │ │ │ │ orrvc pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ strtmi r4, [r0], -sl, lsr #12 │ │ │ │ - cdp2 1, 3, cr15, cr2, cr5, {5} │ │ │ │ + cdp2 1, 2, cr15, cr14, cr5, {5} │ │ │ │ biccs pc, r1, r6, asr #7 │ │ │ │ @ instruction: 0xf508086b │ │ │ │ ldrtmi r5, [r8], -r8, asr #24 │ │ │ │ ldceq 1, cr15, [r0], {12} │ │ │ │ vmlaeq.f64 d14, d5, d7 │ │ │ │ @ instruction: 0xf101fb03 │ │ │ │ eor r0, r6, r9, lsl #1 │ │ │ │ @@ -261807,17 +261778,17 @@ │ │ │ │ tstcc r4, pc, lsl #6 │ │ │ │ cmpeq fp, sl, asr r8 │ │ │ │ teqpeq pc, #3 @ p-variant is OBSOLETE │ │ │ │ strbeq lr, [r2, ip, lsl #22] │ │ │ │ strteq pc, [r0], -r3, asr #3 │ │ │ │ eorscs pc, r2, ip, asr r8 @ │ │ │ │ streq pc, [r0, #-419]! @ 0xfffffe5d │ │ │ │ - blx 0x9aa0c0 │ │ │ │ - blx 0x30cad4 │ │ │ │ - blx 0xb0d6e4 │ │ │ │ + blx 0x9aa048 │ │ │ │ + blx 0x30ca5c │ │ │ │ + blx 0xb0d66c │ │ │ │ teqpmi r3, #20971520 @ p-variant is OBSOLETE @ 0x1400000 │ │ │ │ @ instruction: 0xf820432b │ │ │ │ ldrbmi r3, [r0, #-2818]! @ 0xfffff4fe │ │ │ │ stmibeq fp, {r0, r5, ip, lr, pc} │ │ │ │ eorseq pc, pc, #1 │ │ │ │ stmdaeq r4, {r1, r8, ip, sp, lr, pc} │ │ │ │ strbeq lr, [r3, r4, lsl #22] │ │ │ │ @@ -261825,35 +261796,35 @@ │ │ │ │ eorspl pc, r3, r4, asr r8 @ │ │ │ │ stmdaeq r0!, {r1, r6, r7, r8, ip, sp, lr, pc} │ │ │ │ stmible r9, {r1, r2, r3, r4, r5, r6, fp, sp, lr}^ │ │ │ │ @ instruction: 0xf1a268bb │ │ │ │ subsmi r0, r7, #32, 18 @ 0x80000 │ │ │ │ @ instruction: 0xf808fa06 │ │ │ │ vpmax.s8 d15, d2, d21 │ │ │ │ - ldreq pc, [pc, #-7]! @ 0x10ff05 │ │ │ │ + ldreq pc, [pc, #-7]! @ 0x10fe8d │ │ │ │ andeq lr, r8, #270336 @ 0x42000 │ │ │ │ @ instruction: 0xf909fa26 │ │ │ │ andeq lr, r9, #270336 @ 0x42000 │ │ │ │ tstmi r3, #171 @ 0xab │ │ │ │ - blmi 0x389e24 │ │ │ │ - blls 0x11e9f8c │ │ │ │ + blmi 0x389dac │ │ │ │ + blls 0x11e9f14 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 56) │ │ │ │ andcs fp, r0, r5, asr #32 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ @ instruction: 0xf1a583f0 │ │ │ │ - svclt 0x0000ff5b │ │ │ │ + svclt 0x0000ff57 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ cdpeq 8, 13, cr15, cr0, cr12, {6} │ │ │ │ - blmi 0x11617d8 │ │ │ │ + blmi 0x1161760 │ │ │ │ strmi fp, [r0], r5, asr #1 │ │ │ │ movtls r6, #14363 @ 0x381b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ movwcs pc, #5063 @ 0x13c7 @ │ │ │ │ @ instruction: 0xf10d2b02 │ │ │ │ svclt 0x000a040f │ │ │ │ movwcc fp, #4862 @ 0x12fe │ │ │ │ @@ -261861,34 +261832,34 @@ │ │ │ │ svclt 0x0018040f │ │ │ │ pkhtbmi r0, r9, lr, asr #1 │ │ │ │ rscseq fp, r6, r8, lsl #30 │ │ │ │ tstcs r0, r5, lsl r6 │ │ │ │ addvc pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ @ instruction: 0xf5054620 │ │ │ │ @ instruction: 0xf1945548 │ │ │ │ - @ instruction: 0xf44feb9e │ │ │ │ + @ instruction: 0xf44feb9a │ │ │ │ strbmi r7, [r9], -r0, lsl #7 │ │ │ │ @ instruction: 0x46204632 │ │ │ │ @ instruction: 0xf1a53510 │ │ │ │ - @ instruction: 0xf3c7fd95 │ │ │ │ + @ instruction: 0xf3c7fd91 │ │ │ │ ldmeq r3!, {r1, r6, r7, r9, sl, fp, sp} │ │ │ │ - bl 0x3218b4 │ │ │ │ - blx 0x1d2fd2 │ │ │ │ - bl 0xff34f7f4 │ │ │ │ + bl 0x32183c │ │ │ │ + blx 0x1d2f5a │ │ │ │ + bl 0xff34f77c │ │ │ │ ands r0, r2, lr, lsl #29 │ │ │ │ streq pc, [r0, -r2, lsr #3]! │ │ │ │ vpmax.u8 d15, d2, d17 │ │ │ │ @ instruction: 0xf808fa06 │ │ │ │ @ instruction: 0xf707fa26 │ │ │ │ movweq lr, #35395 @ 0x8a43 │ │ │ │ @ instruction: 0xf003433b │ │ │ │ @ instruction: 0xf855030f │ │ │ │ @ instruction: 0xf8403023 │ │ │ │ strbmi r3, [r0, #-2820]! @ 0xfffff4fc │ │ │ │ - bl 0x144090 │ │ │ │ + bl 0x144018 │ │ │ │ @ instruction: 0xf003030e │ │ │ │ ldmibeq fp, {r0, r1, r2, r3, r4, r5, r9} │ │ │ │ stmdaeq r4, {r1, r8, ip, sp, lr, pc} │ │ │ │ svceq 0x0040f1b8 │ │ │ │ stmdaeq r0!, {r1, r6, r7, r8, ip, sp, lr, pc} │ │ │ │ strbeq lr, [r3, r4, lsl #22] │ │ │ │ eorsne pc, r3, r4, asr r8 @ │ │ │ │ @@ -261900,67 +261871,67 @@ │ │ │ │ teqpeq pc, r7 @ p-variant is OBSOLETE │ │ │ │ andeq lr, r8, #270336 @ 0x42000 │ │ │ │ @ instruction: 0xf909fa26 │ │ │ │ andeq lr, r9, #270336 @ 0x42000 │ │ │ │ tstmi r3, #139 @ 0x8b │ │ │ │ movweq pc, #61443 @ 0xf003 @ │ │ │ │ eorcc pc, r3, r5, asr r8 @ │ │ │ │ - blcc 0x24e138 │ │ │ │ + blcc 0x24e0c0 │ │ │ │ bicsle r4, r4, r0, ror #10 │ │ │ │ ldmdavs sl, {r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r3, asr #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ sublt sp, r5, r8, lsl #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ mvnshi lr, #12386304 @ 0xbd0000 │ │ │ │ - cdp2 1, 12, cr15, cr12, cr5, {5} │ │ │ │ + cdp2 1, 12, cr15, cr8, cr5, {5} │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ cdpeq 8, 11, cr15, cr8, cr12, {6} │ │ │ │ @ instruction: 0x46164c56 │ │ │ │ andcs pc, r1, #201326595 @ 0xc000003 │ │ │ │ - bcs 0x1bc3a4 │ │ │ │ + bcs 0x1bc32c │ │ │ │ strbls r6, [r7], #-2084 @ 0xfffff7dc │ │ │ │ streq pc, [r0], #-79 @ 0xffffffb1 │ │ │ │ sbcslt fp, ip, #10, 30 @ 0x28 │ │ │ │ strcc r3, [r1], #-513 @ 0xfffffdff │ │ │ │ - ldreq pc, [pc, #-269] @ 0x10ff87 │ │ │ │ - streq pc, [pc, #-37] @ 0x110073 │ │ │ │ + ldreq pc, [pc, #-269] @ 0x10ff0f │ │ │ │ + streq pc, [pc, #-37] @ 0x10fffb │ │ │ │ sbcseq fp, r4, r4, lsl pc │ │ │ │ strmi r0, [pc], -r4, ror #1 │ │ │ │ svcvs 0x0080f413 │ │ │ │ addvc pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ tstpeq r0, pc, asr #32 @ p-variant is OBSOLETE │ │ │ │ strtmi r4, [r8], -r3, lsl #13 │ │ │ │ @ instruction: 0xf04fbf14 │ │ │ │ @ instruction: 0xf04f0808 │ │ │ │ @ instruction: 0xf1940801 │ │ │ │ - ldrtmi lr, [r9], -ip, lsl #22 │ │ │ │ + ldrtmi lr, [r9], -r8, lsl #22 │ │ │ │ orrvc pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ strtmi r4, [r8], -r2, lsr #12 │ │ │ │ - stc2 1, cr15, [r4, #-660] @ 0xfffffd6c │ │ │ │ + stc2 1, cr15, [r0, #-660] @ 0xfffffd6c │ │ │ │ cdppl 5, 4, cr15, cr8, cr6, {0} │ │ │ │ adceq r2, r6, r0, lsl #6 │ │ │ │ tstcs r8, pc, asr #20 │ │ │ │ @ instruction: 0xf10e9403 │ │ │ │ @ instruction: 0x461f0e10 │ │ │ │ stmdaeq r2, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ addseq r0, r8, r4, lsr #1 │ │ │ │ @ instruction: 0x0c07eb0b │ │ │ │ stmib sp, {r0, r4, r5, r7, r9, sl, lr}^ │ │ │ │ eor r8, ip, r1, lsl #14 │ │ │ │ vpmax.s8 d15, d7, d24 │ │ │ │ stmdaeq r0!, {r0, r1, r2, r6, r7, r8, ip, sp, lr, pc} │ │ │ │ - blx 0x29fd80 │ │ │ │ - b 0x11ce124 │ │ │ │ - blx 0xa90928 │ │ │ │ + blx 0x29fd08 │ │ │ │ + b 0x11ce0ac │ │ │ │ + blx 0xa908b0 │ │ │ │ teqpmi sl, #1835008 @ p-variant is OBSOLETE @ 0x1c0000 │ │ │ │ andeq pc, pc, #2 │ │ │ │ strbmi r3, [r8, #-4] │ │ │ │ ldrbeq lr, [r2], -pc, asr #20 │ │ │ │ subne lr, r2, #323584 @ 0x4f000 │ │ │ │ eorseq pc, pc, #2 │ │ │ │ strbeq lr, [r6, lr, lsl #22] │ │ │ │ @@ -261969,569 +261940,569 @@ │ │ │ │ streq pc, [r0, -r2, asr #3]! │ │ │ │ @ instruction: 0xf602fa26 │ │ │ │ eoreq pc, r0, #-2147483608 @ 0x80000028 │ │ │ │ @ instruction: 0xf707fa08 │ │ │ │ streq lr, [r7], -r6, asr #20 │ │ │ │ vpmax.s8 d15, d2, d24 │ │ │ │ streq lr, [r2], -r6, asr #20 │ │ │ │ - blvs 0x18e17c │ │ │ │ + blvs 0x18e104 │ │ │ │ stmibeq r6, {r1, r5, ip, lr, pc} │ │ │ │ ldreq pc, [pc, -r0]! │ │ │ │ - beq 0x24c574 │ │ │ │ + beq 0x24c4fc │ │ │ │ sbceq lr, r6, #5120 @ 0x1400 │ │ │ │ svceq 0x0040f1ba │ │ │ │ eorshi pc, r6, r5, asr r8 @ │ │ │ │ stmible r5, {r1, r2, r4, r6, fp, sp, lr}^ │ │ │ │ - beq 0x94c888 │ │ │ │ + beq 0x94c810 │ │ │ │ @ instruction: 0xf807fa28 │ │ │ │ - blx 0x2aa3bc │ │ │ │ - b 0x134e9a0 │ │ │ │ + blx 0x2aa344 │ │ │ │ + b 0x134e928 │ │ │ │ @ instruction: 0xf1a7080a │ │ │ │ rsbsmi r0, pc, #32, 20 @ 0x20000 │ │ │ │ ldreq pc, [pc, -r7]! │ │ │ │ - blx 0x3cea20 │ │ │ │ + blx 0x3ce9a8 │ │ │ │ stmdaeq sl, {r3, r6, r9, fp, sp, lr, pc} │ │ │ │ - b 0x11a0478 │ │ │ │ + b 0x11a0400 │ │ │ │ ldr r0, [fp, r8, lsl #4]! │ │ │ │ @ instruction: 0x8701e9dd │ │ │ │ - bls 0x1d65b4 │ │ │ │ + bls 0x1d653c │ │ │ │ @ instruction: 0xf1b8440f │ │ │ │ ldrmi r0, [r3], #-3841 @ 0xfffff0ff │ │ │ │ @ instruction: 0xf04fd002 │ │ │ │ ldr r0, [ip, r1, lsl #16] │ │ │ │ ldmdavs sl, {r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r7, asr #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ sublt sp, r9, r8, lsl #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - cdp2 1, 1, cr15, cr4, cr5, {5} │ │ │ │ + cdp2 1, 1, cr15, cr0, cr5, {5} │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ cdpeq 8, 11, cr15, cr8, cr12, {6} │ │ │ │ vqshlu.s64 d20, d0, #3 │ │ │ │ - bcs 0x1989f0 │ │ │ │ + bcs 0x198978 │ │ │ │ svclt 0x000ab0c9 │ │ │ │ andcc fp, r1, #-536870899 @ 0xe000000d │ │ │ │ @ instruction: 0xf10d3601 │ │ │ │ mrrcmi 5, 1, r0, r4, cr15 │ │ │ │ - streq pc, [pc, #-37] @ 0x1101db │ │ │ │ + streq pc, [pc, #-37] @ 0x110163 │ │ │ │ sbcseq fp, r6, r4, lsl pc │ │ │ │ @ instruction: 0x468a00f6 │ │ │ │ svcvs 0x0080f413 │ │ │ │ addvc pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ tstpeq r0, pc, asr #32 @ p-variant is OBSOLETE │ │ │ │ strtmi r4, [r8], -r1, lsl #13 │ │ │ │ - blcs 0xff60ab58 │ │ │ │ + blcs 0xff60aae0 │ │ │ │ smladcs r8, r4, pc, fp @ │ │ │ │ stmdavs r4!, {r0, r8, r9, sl, sp} │ │ │ │ @ instruction: 0xf04f9447 │ │ │ │ @ instruction: 0xf1940400 │ │ │ │ - @ instruction: 0x4632ea54 │ │ │ │ + @ instruction: 0x4632ea50 │ │ │ │ vst1.16 {d20-d22}, [pc :64], r1 │ │ │ │ strtmi r7, [r8], -r0, lsl #7 │ │ │ │ @ instruction: 0xf1a50874 │ │ │ │ - @ instruction: 0xf00bfc4b │ │ │ │ + @ instruction: 0xf00bfc47 │ │ │ │ @ instruction: 0xf5080101 │ │ │ │ eorseq r5, sl, #72, 28 @ 0x480 │ │ │ │ stmdaeq r2, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ - bleq 0x12cab8c │ │ │ │ + bleq 0x12cab14 │ │ │ │ @ instruction: 0xf101fb04 │ │ │ │ cdpeq 1, 1, cr15, cr0, cr14, {0} │ │ │ │ strls r2, [r3], #-0 │ │ │ │ stmdbne pc, {r0, r3, r6} @ │ │ │ │ @ instruction: 0xf608fa07 │ │ │ │ andhi lr, r1, sp, asr #19 │ │ │ │ - bl 0x350490 │ │ │ │ + bl 0x350418 │ │ │ │ ldrtmi r0, [r0], r0, lsl #24 │ │ │ │ - blx 0xa4831c │ │ │ │ + blx 0xa482a4 │ │ │ │ @ instruction: 0xf1c0f300 │ │ │ │ stmdacc r0!, {r5, sl} │ │ │ │ vst1.8 {d15-d16}, [r4], r6 │ │ │ │ - blx 0xaa0f10 │ │ │ │ + blx 0xaa0e98 │ │ │ │ movwmi pc, #12288 @ 0x3000 @ │ │ │ │ movweq pc, #61443 @ 0xf003 @ │ │ │ │ strbmi r3, [r1, #-260] @ 0xfffffefc │ │ │ │ subseq lr, r3, pc, asr #20 │ │ │ │ movtne lr, #14927 @ 0x3a4f │ │ │ │ teqpeq pc, #3 @ p-variant is OBSOLETE │ │ │ │ strbeq lr, [r0], #2830 @ 0xb0e │ │ │ │ eorseq pc, r0, lr, asr r8 @ │ │ │ │ @ instruction: 0xf1c36866 │ │ │ │ - blx 0x91132c │ │ │ │ + blx 0x9112b4 │ │ │ │ @ instruction: 0xf1a3f003 │ │ │ │ - blx 0x290f34 │ │ │ │ - b 0x114d2c8 │ │ │ │ - blx 0xa902cc │ │ │ │ - b 0x114cecc │ │ │ │ + blx 0x290ebc │ │ │ │ + b 0x114d250 │ │ │ │ + blx 0xa90254 │ │ │ │ + b 0x114ce54 │ │ │ │ @ instruction: 0xf82c0003 │ │ │ │ eorle r0, r0, r2, lsl #22 │ │ │ │ @ instruction: 0xf001098c │ │ │ │ @ instruction: 0xf100003f │ │ │ │ - bl 0x252ae4 │ │ │ │ + bl 0x252a6c │ │ │ │ @ instruction: 0xf1ba03c4 │ │ │ │ @ instruction: 0xf8550f40 │ │ │ │ ldmdavs lr, {r2, r4, r5, lr}^ │ │ │ │ @ instruction: 0xf1c0d9c7 │ │ │ │ sbcmi r0, r4, r0, lsr #20 │ │ │ │ - blx 0x2aa558 │ │ │ │ - b 0x124eb18 │ │ │ │ + blx 0x2aa4e0 │ │ │ │ + b 0x124eaa0 │ │ │ │ @ instruction: 0xf1a0040a │ │ │ │ submi r0, r0, #32, 20 @ 0x20000 │ │ │ │ eorseq pc, pc, r0 │ │ │ │ - blx 0x3ceb98 │ │ │ │ + blx 0x3ceb20 │ │ │ │ streq lr, [sl], #-2628 @ 0xfffff5bc │ │ │ │ @ instruction: 0x43234083 │ │ │ │ ldmib sp, {r1, r2, r3, r4, r5, r7, r8, r9, sl, sp, lr, pc}^ │ │ │ │ - bl 0x170314 │ │ │ │ + bl 0x17029c │ │ │ │ ldrtmi r0, [r9], -fp, lsl #12 │ │ │ │ @ instruction: 0xf1b84410 │ │ │ │ andle r0, r4, r1, lsl #30 │ │ │ │ @ instruction: 0xf04f9b03 │ │ │ │ - ldrmi r0, [pc], #-2049 @ 0x110324 │ │ │ │ - blmi 0x38a1a0 │ │ │ │ - blls 0x12ea394 │ │ │ │ + ldrmi r0, [pc], #-2049 @ 0x1102ac │ │ │ │ + blmi 0x38a128 │ │ │ │ + blls 0x12ea31c │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 56) │ │ │ │ andcs fp, r0, r9, asr #32 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ @ instruction: 0xf1a58ff0 │ │ │ │ - svclt 0x0000fd57 │ │ │ │ + svclt 0x0000fd53 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ cdpeq 8, 11, cr15, cr8, cr12, {6} │ │ │ │ @ instruction: 0x46164c50 │ │ │ │ andcs pc, r1, #201326595 @ 0xc000003 │ │ │ │ - bcs 0x1bc690 │ │ │ │ + bcs 0x1bc618 │ │ │ │ strbls r6, [r7], #-2084 @ 0xfffff7dc │ │ │ │ streq pc, [r0], #-79 @ 0xffffffb1 │ │ │ │ sbcslt fp, ip, #10, 30 @ 0x28 │ │ │ │ strcc r3, [r1], #-513 @ 0xfffffdff │ │ │ │ - ldreq pc, [pc, #-269] @ 0x110273 │ │ │ │ - streq pc, [pc, #-37] @ 0x11035f │ │ │ │ + ldreq pc, [pc, #-269] @ 0x1101fb │ │ │ │ + streq pc, [pc, #-37] @ 0x1102e7 │ │ │ │ sbcseq fp, r4, r4, lsl pc │ │ │ │ strmi r0, [r8], r4, ror #1 │ │ │ │ svcvs 0x0080f413 │ │ │ │ addvc pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ tstpeq r0, pc, asr #32 @ p-variant is OBSOLETE │ │ │ │ strtmi r4, [r8], -r3, lsl #13 │ │ │ │ smladcs r8, r4, pc, fp @ │ │ │ │ - b 0x14d9fa8 │ │ │ │ + b 0x14d9f30 │ │ │ │ @ instruction: 0xf1942ad3 │ │ │ │ - @ instruction: 0x4641e996 │ │ │ │ + @ instruction: 0x4641e992 │ │ │ │ vst1.8 {d20-d22}, [pc :128], r2 │ │ │ │ strtmi r7, [r8], -r0, lsl #7 │ │ │ │ ldmibeq r4, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc} │ │ │ │ - blx 0xfe44ca52 │ │ │ │ + blx 0xfe34c9da │ │ │ │ tstpeq r3, sl @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf04f023b │ │ │ │ @ instruction: 0xf5060802 │ │ │ │ stmib sp, {r3, r6, r9, sl, ip, lr}^ │ │ │ │ - blx 0x3627da │ │ │ │ + blx 0x362762 │ │ │ │ ldrcc pc, [r0], -r1, lsl #2 │ │ │ │ ldrmi r2, [ip], -r0, lsl #4 │ │ │ │ - bl 0x150500 │ │ │ │ - blx 0x2d2004 │ │ │ │ + bl 0x150488 │ │ │ │ + blx 0x2d1f8c │ │ │ │ addeq pc, r8, r8, lsl #28 │ │ │ │ @ instruction: 0x0c02eb0b │ │ │ │ @ instruction: 0xf8cd4691 │ │ │ │ ands r8, r4, r4 │ │ │ │ @ instruction: 0xf103fa28 │ │ │ │ stmdaeq r0!, {r0, r1, r6, r7, r8, ip, sp, lr, pc} │ │ │ │ - blx 0x19f07c │ │ │ │ - b 0x118e420 │ │ │ │ - blx 0x990824 │ │ │ │ + blx 0x19f004 │ │ │ │ + b 0x118e3a8 │ │ │ │ + blx 0x9907ac │ │ │ │ tstpmi r9, #201326592 @ p-variant is OBSOLETE @ 0xc000000 │ │ │ │ tstpeq pc, r1 @ p-variant is OBSOLETE │ │ │ │ ldrbmi r3, [r0, #-4]! │ │ │ │ eorcc pc, r1, r6, asr r8 @ │ │ │ │ - blcc 0x24e548 │ │ │ │ + blcc 0x24e4d0 │ │ │ │ stmibeq r2, {r1, r5, ip, lr, pc} │ │ │ │ teqpeq pc, #0 @ p-variant is OBSOLETE │ │ │ │ - beq 0x24c830 │ │ │ │ + beq 0x24c7b8 │ │ │ │ biceq lr, r2, r5, lsl #22 │ │ │ │ svceq 0x0040f1ba │ │ │ │ eorshi pc, r2, r5, asr r8 @ │ │ │ │ ldmible sp, {r1, r3, r6, fp, sp, lr}^ │ │ │ │ - beq 0x94cb44 │ │ │ │ + beq 0x94cacc │ │ │ │ @ instruction: 0xf803fa28 │ │ │ │ - blx 0x1aa664 │ │ │ │ - b 0x134ec6c │ │ │ │ + blx 0x1aa5ec │ │ │ │ + b 0x134ebf4 │ │ │ │ @ instruction: 0xf1a3080a │ │ │ │ subsmi r0, fp, #32, 20 @ 0x20000 │ │ │ │ teqpeq pc, #3 @ p-variant is OBSOLETE │ │ │ │ - blx 0x3cecdc │ │ │ │ + blx 0x3cec64 │ │ │ │ stmdaeq sl, {r3, r6, r9, fp, sp, lr, pc} │ │ │ │ - b 0x11606c0 │ │ │ │ + b 0x1160648 │ │ │ │ ldrb r0, [r3, r8, lsl #2] │ │ │ │ ldrdhi pc, [r4], -sp │ │ │ │ andeq lr, r4, #9216 @ 0x2400 │ │ │ │ ldrtmi r9, [r9], -r2, lsl #22 │ │ │ │ svceq 0x0001f1b8 │ │ │ │ vmlaeq.f64 d14, d3, d0 │ │ │ │ - blls 0x204488 │ │ │ │ + blls 0x204410 │ │ │ │ stmdaeq r1, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xe7b0441f │ │ │ │ ldmdavs sl, {r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r7, asr #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ sublt sp, r9, r8, lsl #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - stc2 1, cr15, [sl], #660 @ 0x294 │ │ │ │ + stc2 1, cr15, [r6], #660 @ 0x294 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ cdpeq 8, 11, cr15, cr8, cr12, {6} │ │ │ │ vmov.i32 d20, #-1241513984 @ 0xb6000000 │ │ │ │ - bcs 0x198cc4 │ │ │ │ + bcs 0x198c4c │ │ │ │ svclt 0x0008b0c9 │ │ │ │ @ instruction: 0xf883fa5f │ │ │ │ svclt 0x00144c50 │ │ │ │ stmdaeq r1, {r1, r8, ip, sp, lr, pc} │ │ │ │ stmdaeq r1, {r3, r8, ip, sp, lr, pc} │ │ │ │ - ldreq pc, [pc, #-269] @ 0x1103cb │ │ │ │ + ldreq pc, [pc, #-269] @ 0x110353 │ │ │ │ svcvs 0x0080f413 │ │ │ │ - streq pc, [pc, #-37] @ 0x1104bb │ │ │ │ + streq pc, [pc, #-37] @ 0x110443 │ │ │ │ strbls r6, [r7], #-2084 @ 0xfffff7dc │ │ │ │ streq pc, [r0], #-79 @ 0xffffffb1 │ │ │ │ stmiaeq r8, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ strcs fp, [r4], #-3860 @ 0xfffff0ec │ │ │ │ strmi r2, [pc], -r1, lsl #8 │ │ │ │ addvc pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ strmi r2, [r1], r0, lsl #2 │ │ │ │ @ instruction: 0xf1944628 │ │ │ │ - ldrtmi lr, [r9], -sl, ror #17 │ │ │ │ + ldrtmi lr, [r9], -r6, ror #17 │ │ │ │ orrvc pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ strtmi r4, [r8], -r2, asr #12 │ │ │ │ - bleq 0x174ae4c │ │ │ │ - blx 0xff94cba8 │ │ │ │ + bleq 0x174add4 │ │ │ │ + blx 0xff84cb30 │ │ │ │ cdppl 5, 4, cr15, cr8, cr6, {0} │ │ │ │ strcs r0, [r0], #-545 @ 0xfffffddf │ │ │ │ cdpeq 1, 1, cr15, cr0, cr14, {0} │ │ │ │ strbeq lr, [r8], -pc, asr #20 │ │ │ │ movwcs r4, #17959 @ 0x4627 │ │ │ │ mcrreq 10, 4, lr, r8, cr15 │ │ │ │ andlt pc, ip, sp, asr #17 │ │ │ │ - bl 0x3507b4 │ │ │ │ + bl 0x35073c │ │ │ │ ldrtmi r0, [r2], r7, lsl #16 │ │ │ │ strcc lr, [r1, -sp, asr #19] │ │ │ │ - blx 0xb085e8 │ │ │ │ + blx 0xb08570 │ │ │ │ @ instruction: 0xf1c2f302 │ │ │ │ - bcc 0x9121c8 │ │ │ │ + bcc 0x912150 │ │ │ │ @ instruction: 0xf707fa06 │ │ │ │ - blx 0xaa123c │ │ │ │ + blx 0xaa11c4 │ │ │ │ tstpmi r3, #536870912 @ p-variant is OBSOLETE @ 0x20000000 │ │ │ │ movweq pc, #61443 @ 0xf003 @ │ │ │ │ ldrbmi r3, [r0, #-4] │ │ │ │ subseq lr, r3, #323584 @ 0x4f000 │ │ │ │ movtne lr, #14927 @ 0x3a4f │ │ │ │ teqpeq pc, #3 @ p-variant is OBSOLETE │ │ │ │ strbeq lr, [r2], lr, lsl #22 │ │ │ │ eorscs pc, r2, lr, asr r8 @ │ │ │ │ @ instruction: 0xf1c36877 │ │ │ │ - blx 0x991df8 │ │ │ │ + blx 0x991d80 │ │ │ │ @ instruction: 0xf1a3f203 │ │ │ │ - blx 0x2d1200 │ │ │ │ - b 0x11cdd9c │ │ │ │ - blx 0xad0da0 │ │ │ │ - b 0x11cd198 │ │ │ │ + blx 0x2d1188 │ │ │ │ + b 0x11cdd24 │ │ │ │ + blx 0xad0d28 │ │ │ │ + b 0x11cd120 │ │ │ │ @ instruction: 0xf8280203 │ │ │ │ eorle r2, r0, r2, lsl #22 │ │ │ │ @ instruction: 0xf0000986 │ │ │ │ @ instruction: 0xf102023f │ │ │ │ - bl 0x2531b0 │ │ │ │ + bl 0x253138 │ │ │ │ @ instruction: 0xf1bb03c6 │ │ │ │ @ instruction: 0xf8550f40 │ │ │ │ ldmdavs lr, {r1, r2, r4, r5, ip, sp, lr}^ │ │ │ │ @ instruction: 0xf1c2d9c7 │ │ │ │ sbcsmi r0, r7, r0, lsr #22 │ │ │ │ - blx 0x2aa824 │ │ │ │ - b 0x130f1e8 │ │ │ │ + blx 0x2aa7ac │ │ │ │ + b 0x130f170 │ │ │ │ @ instruction: 0xf1a2070b │ │ │ │ subsmi r0, r2, #32, 22 @ 0x8000 │ │ │ │ eorseq pc, pc, #2 │ │ │ │ - blx 0x40ee66 │ │ │ │ + blx 0x40edee │ │ │ │ streq lr, [fp, -r7, asr #20] │ │ │ │ teqmi fp, #147 @ 0x93 │ │ │ │ ldmib sp, {r1, r2, r3, r4, r5, r7, r8, r9, sl, sp, lr, pc}^ │ │ │ │ - bl 0x11e1e0 │ │ │ │ - bls 0x1d1e10 │ │ │ │ - blcc 0x161620 │ │ │ │ + bl 0x11e168 │ │ │ │ + bls 0x1d1d98 │ │ │ │ + blcc 0x1615a8 │ │ │ │ @ instruction: 0xd1a34414 │ │ │ │ ldmdavs sl, {r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r7, asr #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ sublt sp, r9, r8, lsl #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - blx 0xffeccca2 │ │ │ │ + blx 0xffdccc2a │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ cdpeq 8, 11, cr15, cr8, cr12, {6} │ │ │ │ ldrmi r4, [r6], -ip, asr #24 │ │ │ │ andcs pc, r1, #201326595 @ 0xc000003 │ │ │ │ - bcs 0x1bc950 │ │ │ │ + bcs 0x1bc8d8 │ │ │ │ strbls r6, [r7], #-2084 @ 0xfffff7dc │ │ │ │ streq pc, [r0], #-79 @ 0xffffffb1 │ │ │ │ sbcslt fp, ip, #10, 30 @ 0x28 │ │ │ │ strcc r3, [r1], #-513 @ 0xfffffdff │ │ │ │ - ldreq pc, [pc, #-269] @ 0x110533 │ │ │ │ - streq pc, [pc, #-37] @ 0x11061f │ │ │ │ + ldreq pc, [pc, #-269] @ 0x1104bb │ │ │ │ + streq pc, [pc, #-37] @ 0x1105a7 │ │ │ │ sbcseq fp, r4, r4, lsl pc │ │ │ │ strmi r0, [r8], r4, ror #1 │ │ │ │ svcvs 0x0080f413 │ │ │ │ addvc pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ tstpeq r0, pc, asr #32 @ p-variant is OBSOLETE │ │ │ │ strtmi r4, [r8], -r3, lsl #13 │ │ │ │ smladcs r4, r4, pc, fp @ │ │ │ │ - b 0x14da268 │ │ │ │ + b 0x14da1f0 │ │ │ │ @ instruction: 0xf1942ad3 │ │ │ │ - @ instruction: 0x4641e836 │ │ │ │ + @ instruction: 0x4641e832 │ │ │ │ vst1.8 {d20-d22}, [pc :128], r2 │ │ │ │ strtmi r7, [r8], -r0, lsl #7 │ │ │ │ ldmibeq r4, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc} │ │ │ │ - blx 0xc4cd10 │ │ │ │ + blx 0xb4cc98 │ │ │ │ tstpeq r1, sl @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf506023b │ │ │ │ stmib sp, {r3, r6, r9, sl, ip, lr}^ │ │ │ │ ldrcc r4, [r0], -r2, lsl #18 │ │ │ │ @ instruction: 0xf101fb09 │ │ │ │ andcs r2, r4, #0, 14 │ │ │ │ addeq r4, r9, ip, lsl r6 │ │ │ │ stmdaeq r9, {r0, r8, r9, fp, sp, lr, pc} │ │ │ │ @ instruction: 0x0e88ea4f │ │ │ │ - bl 0x3d08c4 │ │ │ │ + bl 0x3d084c │ │ │ │ strtmi r0, [r1], r7, lsl #24 │ │ │ │ ands r9, r3, r1, lsl #4 │ │ │ │ vpmax.s8 d15, d3, d17 │ │ │ │ smlawteq r0, r3, r1, pc @ │ │ │ │ - blx 0x21f338 │ │ │ │ + blx 0x21f2c0 │ │ │ │ movwmi pc, #41217 @ 0xa101 @ │ │ │ │ vpmax.u8 d15, d3, d20 │ │ │ │ @ instruction: 0xf002431a │ │ │ │ andcc r0, r4, pc, lsl #4 │ │ │ │ @ instruction: 0xf8564570 │ │ │ │ @ instruction: 0xf84c3022 │ │ │ │ eorle r3, r0, r4, lsl #22 │ │ │ │ @ instruction: 0xf0000981 │ │ │ │ @ instruction: 0xf103033f │ │ │ │ - bl 0x252ef0 │ │ │ │ + bl 0x252e78 │ │ │ │ @ instruction: 0xf1ba02c1 │ │ │ │ @ instruction: 0xf8550f40 │ │ │ │ ldmdavs r4, {r0, r4, r5, ip}^ │ │ │ │ @ instruction: 0xf1c3d9de │ │ │ │ sbcsmi r0, r9, r0, lsr #20 │ │ │ │ - blx 0x22a940 │ │ │ │ - b 0x118ef24 │ │ │ │ + blx 0x22a8c8 │ │ │ │ + b 0x118eeac │ │ │ │ @ instruction: 0xf1a3010a │ │ │ │ subsmi r0, fp, #32, 20 @ 0x20000 │ │ │ │ teqpeq pc, #3 @ p-variant is OBSOLETE │ │ │ │ - blx 0x3cef9c │ │ │ │ + blx 0x3cef24 │ │ │ │ tsteq sl, r1, asr #20 │ │ │ │ movwmi r4, #41114 @ 0xa09a │ │ │ │ - bls 0x18a66c │ │ │ │ - blls 0x1a204c │ │ │ │ + bls 0x18a5f4 │ │ │ │ + blls 0x1a1fd4 │ │ │ │ strbmi r4, [r1], -pc, asr #8 │ │ │ │ - bl 0x11ef28 │ │ │ │ + bl 0x11eeb0 │ │ │ │ andle r0, r2, r3, lsl #28 │ │ │ │ ldrmi r9, [r8], #2819 @ 0xb03 │ │ │ │ - blmi 0x38a610 │ │ │ │ - blls 0x12ea79c │ │ │ │ + blmi 0x38a598 │ │ │ │ + blls 0x12ea724 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 56) │ │ │ │ andcs fp, r0, r9, asr #32 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ @ instruction: 0xf1a58ff0 │ │ │ │ - svclt 0x0000fb53 │ │ │ │ + svclt 0x0000fb4f │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec67960 │ │ │ │ + bl 0xfec678e8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stcmi 15, cr0, [pc], {240} @ 0xf0 │ │ │ │ stmdavs r1, {r1, r7, ip, sp, pc} │ │ │ │ tstls r1, r8, lsl #12 │ │ │ │ - stc2 1, cr15, [r8], {148} @ 0x94 │ │ │ │ + stc2 1, cr15, [r4], {148} @ 0x94 │ │ │ │ stmdaeq r2, {r0, r8, fp, ip, pc}^ │ │ │ │ @ instruction: 0xf72e6da0 │ │ │ │ - @ instruction: 0x6da0fa5d │ │ │ │ + @ instruction: 0x6da0fa99 │ │ │ │ vhsub.s8 d18, d9, d1 │ │ │ │ - vmla.f d21, d16, d0[3] │ │ │ │ + vmla.f d21, d0, d0[3] │ │ │ │ @ instruction: 0xf116012f │ │ │ │ @ instruction: 0x6da3fb31 │ │ │ │ andlt r6, r2, r8, lsl r8 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ addseq r2, r7, r0, lsl #12 │ │ │ │ svclt 0x009d2896 │ │ │ │ - bicne pc, r8, #-536870908 @ 0xe0000004 │ │ │ │ + movtne pc, #33358 @ 0x824e @ │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ eoreq pc, r0, r3, asr r8 @ │ │ │ │ rscscc pc, pc, pc, asr #32 │ │ │ │ ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ - bicne pc, r8, #-536870908 @ 0xe0000004 │ │ │ │ + movtne pc, #33358 @ 0x824e @ │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ and r2, r2, r0, lsl #4 │ │ │ │ - bcs 0xfe6dcfd4 │ │ │ │ + bcs 0xfe6dcf5c │ │ │ │ ldmdavs r9, {r3, ip, lr, pc} │ │ │ │ addmi r3, r1, #4, 6 @ 0x10000000 │ │ │ │ @ instruction: 0x4610d1f8 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ ldrmi r2, [r0], -pc, lsl #5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ addscc pc, r0, #208, 16 @ 0xd00000 │ │ │ │ ldmdavs r8, {r0, r1, r4, r8, ip, sp, pc} │ │ │ │ ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ rscscc pc, pc, pc, asr #32 │ │ │ │ ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec67a0c │ │ │ │ + bl 0xfec67994 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vrecps.f32 q8, q9, q8 │ │ │ │ vsubw.s8 q11, q0, d0 │ │ │ │ @ instruction: 0xf5030395 │ │ │ │ addlt r3, r3, r0, lsl #4 │ │ │ │ - teqpcs r8, r5, asr #4 @ p-variant is OBSOLETE │ │ │ │ + @ instruction: 0x11b8f245 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ ldclvs 8, cr6, [r0, #-364] @ 0xfffffe94 │ │ │ │ addscc pc, r0, #13828096 @ 0xd30000 │ │ │ │ ldrsbtcs pc, [ip], r3 @ │ │ │ │ movwcs lr, #47570 @ 0xb9d2 │ │ │ │ @ instruction: 0xf1349300 │ │ │ │ andlt pc, r3, r5, lsl #26 │ │ │ │ - bl 0x24e9b8 │ │ │ │ - stmlt r8, {r0, r1, r2, r3, r5, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ - blcs 0x16a958 │ │ │ │ + bl 0x24e940 │ │ │ │ + stmialt r4, {r0, r1, r2, r3, r5, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + blcs 0x16a8e0 │ │ │ │ push {r3, r5, r6, r8, fp, ip, lr, pc} │ │ │ │ vst4. {d20,d22,d24,d26}, [pc :256], r0 │ │ │ │ - bl 0xfec67a58 │ │ │ │ + bl 0xfec679e0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vrecps.f32 q8, q9, q4 │ │ │ │ vabal.s8 q11, d0, d0 │ │ │ │ stmdavs r1, {r0, r2, r4, r7, r8, sl} │ │ │ │ stmdavs fp!, {r2, r7, ip, sp, pc}^ │ │ │ │ @ instruction: 0xf8d3680e │ │ │ │ @ instruction: 0xf8d33290 │ │ │ │ - blvs 0xfe5d8b68 │ │ │ │ + blvs 0xfe5d8af0 │ │ │ │ svclt 0x0024429e │ │ │ │ - sbcsne pc, r4, r9, asr #4 │ │ │ │ + subsne pc, r4, r9, asr #4 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ stmdbvs r9, {r1, r6, r9, ip, lr, pc} │ │ │ │ strcc pc, [r0, -r5, lsl #10] │ │ │ │ vaddhn.i16 d18, q0, │ │ │ │ addmi r0, ip, #16777216 @ 0x1000000 │ │ │ │ - bl 0xfe9eb5e0 │ │ │ │ + bl 0xfe9eb568 │ │ │ │ svclt 0x00280306 │ │ │ │ ldclvs 6, cr4, [r8, #-48]! @ 0xffffffd0 │ │ │ │ adcmi r4, r3, #144, 12 @ 0x9000000 │ │ │ │ @ instruction: 0xf645d827 │ │ │ │ - vsra.s64 , q0, #64 │ │ │ │ + vorr.i32 , #0 @ 0x00000000 │ │ │ │ movwls r0, #12594 @ 0x3132 │ │ │ │ ldc2l 1, cr15, [r6], #204 @ 0xcc │ │ │ │ strtmi r9, [r1], -r3, lsl #24 │ │ │ │ @ instruction: 0xf1166db8 │ │ │ │ stmiavs r8!, {r0, r2, r3, r4, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ - bl 0x32bfb0 │ │ │ │ + bl 0x32bf38 │ │ │ │ ldmdavs sl, {r1, r2, r8} │ │ │ │ cdpvs 14, 9, cr6, cr13, cr3, {0} │ │ │ │ movwcs fp, #797 @ 0x31d │ │ │ │ strtmi r9, [r3], -r0, lsl #6 │ │ │ │ stmiblt r8!, {r3, r5, r7, r8, r9, sl, lr} │ │ │ │ tsteq r5, #3522560 @ 0x35c000 │ │ │ │ ldmdavs r9, {r1, r5, r9, sl, lr} │ │ │ │ - @ instruction: 0xf842f72f │ │ │ │ + @ instruction: 0xf87ef72f │ │ │ │ andcs r6, r1, #7872 @ 0x1ec0 │ │ │ │ ldrdeq lr, [r0, -r3] │ │ │ │ pop {r2, ip, sp, pc} │ │ │ │ @ instruction: 0xf72e41f0 │ │ │ │ - @ instruction: 0xf649ba05 │ │ │ │ - vaddw.s8 q11, q0, d0 │ │ │ │ + @ instruction: 0xf649ba41 │ │ │ │ + vaddw.s8 , q8, d0 │ │ │ │ @ instruction: 0xf133012f │ │ │ │ ldrb pc, [r8, pc, asr #25] @ │ │ │ │ - andseq pc, r0, r9, asr #4 │ │ │ │ + addsvc pc, r0, r8, asr #12 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ pop {r2, ip, sp, pc} │ │ │ │ @ instruction: 0xf72e41f0 │ │ │ │ - strtmi fp, [r3], -fp, ror #21 │ │ │ │ - @ instruction: 0xf7679500 │ │ │ │ - @ instruction: 0xe7daffd7 │ │ │ │ - andeq pc, ip, r9, asr #4 │ │ │ │ + strtmi fp, [r3], -r7, lsr #22 │ │ │ │ + @ instruction: 0xf7689500 │ │ │ │ + bfi pc, r3, #16, #11 @ │ │ │ │ + addvc pc, ip, r8, asr #12 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ - blt 0xff94e5e4 │ │ │ │ + bllt 0x84e56c │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec67b34 │ │ │ │ + bl 0xfec67abc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46040ff0 │ │ │ │ stmdavs r0, {r1, r7, ip, sp, pc} │ │ │ │ @ instruction: 0xff0af7ff │ │ │ │ stmdavs r0!, {r1, r9, sl, lr} │ │ │ │ vrhadd.s8 d18, d2, d0 │ │ │ │ vaddhn.i16 d22, q0, q0 │ │ │ │ stmdbvs r3, {r0, r2, r4, r7, sl} │ │ │ │ - bvs 0x134d5c │ │ │ │ + bvs 0x134ce4 │ │ │ │ stmiavs r0!, {ip, pc} │ │ │ │ strcc pc, [r0], #-1284 @ 0xfffffafc │ │ │ │ eorspl pc, r6, r0, lsl #10 │ │ │ │ @ instruction: 0xf01c3030 │ │ │ │ vstmdbvs r4!, {s31-s159} │ │ │ │ - blle 0x3d8178 │ │ │ │ + blle 0x3d8100 │ │ │ │ vmax.s8 d20, d5, d16 │ │ │ │ - vmla.f d18, d0, d0[4] │ │ │ │ + vmla.f d17, d16, d0[4] │ │ │ │ @ instruction: 0xf134012e │ │ │ │ andlt pc, r2, r5, ror #24 │ │ │ │ @ instruction: 0x4010e8bd │ │ │ │ - svclt 0x00e8f72e │ │ │ │ - mrrc2 1, 6, pc, r8, cr7 @ │ │ │ │ + stmdalt r4!, {r0, r1, r2, r3, r5, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + mrrc2 1, 6, pc, r4, cr7 @ │ │ │ │ vmax.s8 d20, d5, d3 │ │ │ │ - vorr.i32 q9, #8 @ 0x00000008 │ │ │ │ + vsra.s64 , q4, #64 │ │ │ │ strtmi r0, [r0], -lr, lsr #2 │ │ │ │ @ instruction: 0xf134681a │ │ │ │ andlt pc, r2, r5, asr ip @ │ │ │ │ @ instruction: 0x4010e8bd │ │ │ │ - svclt 0x00d8f72e │ │ │ │ + ldmdalt r4, {r0, r1, r2, r3, r5, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec67bb0 │ │ │ │ + bl 0xfec67b38 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmdavs r3, {r3, r4, r5, r6, r7, r8, r9, sl, fp} │ │ │ │ @ instruction: 0xf19d6818 │ │ │ │ - andcc pc, r1, pc, asr #30 │ │ │ │ + andcc pc, r1, fp, asr #30 │ │ │ │ vhadd.s8 d29, d5, d7 │ │ │ │ - vmla.i d18, d0, d0[5] │ │ │ │ + vmla.i d17, d16, d0[5] │ │ │ │ pop {r1, r2, r3, r5} │ │ │ │ @ instruction: 0xf72e4010 │ │ │ │ - blmi 0x33f408 │ │ │ │ + blmi 0x33f480 │ │ │ │ @ instruction: 0xf1676d5c │ │ │ │ - @ instruction: 0x4603fc31 │ │ │ │ - cmppcs r8, r5, asr #4 @ p-variant is OBSOLETE │ │ │ │ + strmi pc, [r3], -sp, lsr #24 │ │ │ │ + bicsne pc, r8, r5, asr #4 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ ldmdavs sl, {r5, r9, sl, lr} │ │ │ │ stc2 1, cr15, [lr], #-208 @ 0xffffff30 │ │ │ │ @ instruction: 0x4010e8bd │ │ │ │ - svclt 0x00b2f72e │ │ │ │ + svclt 0x00eef72e │ │ │ │ addseq r2, r7, r0, lsl #12 │ │ │ │ cmnmi r0, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ addlt r6, r4, r3, lsl #16 │ │ │ │ ldmdavs sp, {r1, r2, r3, r4, r8, fp, sp, lr} │ │ │ │ @@ -262540,188 +262511,188 @@ │ │ │ │ ldrtmi r5, [r0], -r0, lsl #12 │ │ │ │ stmdbhi r8, {r0, r1, r4, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ @ instruction: 0xf8f6f12a │ │ │ │ @ instruction: 0xb3a84604 │ │ │ │ @ instruction: 0x46284632 │ │ │ │ stmib sp, {r0, r5, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf19c8900 │ │ │ │ - @ instruction: 0x4d1bf9a9 │ │ │ │ - blle 0x718244 │ │ │ │ + @ instruction: 0x4d1bf9a5 │ │ │ │ + blle 0x7181cc │ │ │ │ vadd.f32 q11, , q12 │ │ │ │ - vmla.f d18, d0, d0[7] │ │ │ │ + vmla.f d17, d16, d0[7] │ │ │ │ andls r0, r3, #-2147483637 @ 0x8000000b │ │ │ │ - blx 0xccf1e │ │ │ │ + blx 0xccea6 │ │ │ │ vstmdbvs r8!, {s19-s21} │ │ │ │ @ instruction: 0xf72e4621 │ │ │ │ - stclvs 15, cr15, [fp, #-548]! @ 0xfffffddc │ │ │ │ + stclvs 15, cr15, [fp, #-788]! @ 0xfffffcec │ │ │ │ ldmib r3, {r0, r9, sp}^ │ │ │ │ @ instruction: 0xf72e0100 │ │ │ │ - strtmi pc, [r0], -pc, asr #18 │ │ │ │ + strtmi pc, [r0], -fp, lsl #19 │ │ │ │ pop {r2, ip, sp, pc} │ │ │ │ @ instruction: 0xf12a4370 │ │ │ │ @ instruction: 0xf167b8c5 │ │ │ │ - strmi pc, [r3], -r5, ror #23 │ │ │ │ - cmppcs r8, r5, asr #4 @ p-variant is OBSOLETE │ │ │ │ + strmi pc, [r3], -r1, ror #23 │ │ │ │ + bicsne pc, r8, r5, asr #4 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ ldmdavs sl, {r3, r5, r6, r8, sl, fp, sp, lr} │ │ │ │ - blx 0xff9ccf56 │ │ │ │ - @ instruction: 0xff68f72e │ │ │ │ + blx 0xff9ccede │ │ │ │ + @ instruction: 0xffa4f72e │ │ │ │ andlt r4, r4, r0, lsr #12 │ │ │ │ cmnmi r0, #12386304 @ 0xbd0000 │ │ │ │ ldmlt r2!, {r1, r3, r5, r8, ip, sp, lr, pc} │ │ │ │ - rsbcs pc, r8, r5, asr #4 │ │ │ │ + rscne pc, r8, r5, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - blx 0xace758 │ │ │ │ + blx 0x19ce6e0 │ │ │ │ svclt 0x0000e7df │ │ │ │ addseq r2, r7, r0, lsl #12 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec67cb0 │ │ │ │ + bl 0xfec67c38 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ @ instruction: 0xf7ff6800 │ │ │ │ strmi pc, [r5], -sp, asr #28 │ │ │ │ andpl pc, r0, pc, asr #8 │ │ │ │ @ instruction: 0xf8a4f12a │ │ │ │ stmdacs r0, {r2, r9, sl, lr} │ │ │ │ @ instruction: 0x4601d036 │ │ │ │ ldcmi 6, cr4, [lr, #-160] @ 0xffffff60 │ │ │ │ andpl pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ - blx 0x5ccb4c │ │ │ │ + blx 0x5ccad4 │ │ │ │ stclvs 14, cr1, [fp, #-8]! │ │ │ │ @ instruction: 0x4618db18 │ │ │ │ - msrcs (UNDEF: 108), r5 │ │ │ │ + mvnne pc, r5, asr #4 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ @ instruction: 0xf1349201 │ │ │ │ - bls 0x18f9a0 │ │ │ │ + bls 0x18f928 │ │ │ │ strtmi r6, [r1], -r8, ror #26 │ │ │ │ - @ instruction: 0xff36f72e │ │ │ │ + @ instruction: 0xff72f72e │ │ │ │ andcs r6, r1, #6848 @ 0x1ac0 │ │ │ │ ldrdeq lr, [r0, -r3] │ │ │ │ - @ instruction: 0xf8fcf72e │ │ │ │ + @ instruction: 0xf938f72e │ │ │ │ andlt r4, r3, r0, lsr #12 │ │ │ │ ldrhtmi lr, [r0], -sp │ │ │ │ ldmdalt r2!, {r1, r3, r5, r8, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf1679301 │ │ │ │ - @ instruction: 0x4602fb91 │ │ │ │ - cmppcs r8, r5, asr #4 @ p-variant is OBSOLETE │ │ │ │ + strmi pc, [r2], -sp, lsl #23 │ │ │ │ + bicsne pc, r8, r5, asr #4 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ ldmdavs r2, {r0, fp, ip, pc} │ │ │ │ - blx 0xfe4ccffe │ │ │ │ - @ instruction: 0xff14f72e │ │ │ │ + blx 0xfe4ccf86 │ │ │ │ + @ instruction: 0xff50f72e │ │ │ │ andlt r4, r3, r0, lsr #12 │ │ │ │ ldrhtmi lr, [r0], -sp │ │ │ │ ldmdalt lr, {r1, r3, r5, r8, ip, sp, lr, pc}^ │ │ │ │ - rsbcs pc, r8, r5, asr #4 │ │ │ │ + rscne pc, r8, r5, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - @ instruction: 0xf9d2f72e │ │ │ │ + blx 0x4ce788 │ │ │ │ svclt 0x0000e7de │ │ │ │ addseq r2, r7, r0, lsl #12 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec67d58 │ │ │ │ + bl 0xfec67ce0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmdavs r3, {r3, r5, r6, r7, r8, r9, sl, fp} │ │ │ │ ldmdavs r8, {r0, r1, r7, ip, sp, pc} │ │ │ │ - bvs 0x7eafd8 │ │ │ │ + bvs 0x7eaf60 │ │ │ │ @ instruction: 0xf72f461d │ │ │ │ - msrlt CPSR_f, #11075584 @ 0xa90000 │ │ │ │ - @ instruction: 0xf8daf72f │ │ │ │ + msrlt CPSR_f, #15007744 @ 0xe50000 │ │ │ │ + @ instruction: 0xf916f72f │ │ │ │ @ instruction: 0xf8d0b310 │ │ │ │ @ instruction: 0xb1fb3290 │ │ │ │ ldrdcc pc, [r0], #131 @ 0x83 │ │ │ │ @ instruction: 0xf8d3b1e3 │ │ │ │ biclt r3, fp, r8, lsr #8 │ │ │ │ movwls r4, #5656 @ 0x1618 │ │ │ │ - blx 0x1fcd1e0 │ │ │ │ + blx 0x1ecd168 │ │ │ │ ldmdale r3, {r2, r7, r9, lr} │ │ │ │ - blls 0x157120 │ │ │ │ + blls 0x1570a8 │ │ │ │ vhsub.s8 d20, d21, d2 │ │ │ │ - vbic.i32 q9, #4 @ 0x00000004 │ │ │ │ + vsra.s64 , q10, #64 │ │ │ │ svclt 0x0088012e │ │ │ │ stmdami sl, {r0, r2, r8, r9, fp, ip} │ │ │ │ strtmi r4, [sl], -r3, lsr #8 │ │ │ │ @ instruction: 0xf1346d40 │ │ │ │ andlt pc, r3, fp, asr #22 │ │ │ │ ldrhtmi lr, [r0], -sp │ │ │ │ - cdplt 7, 12, cr15, cr14, cr14, {1} │ │ │ │ - sbcsne pc, r4, r9, asr #4 │ │ │ │ + svclt 0x000af72e │ │ │ │ + subsne pc, r4, r9, asr #4 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ pop {r0, r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf72e4030 │ │ │ │ - svclt 0x0000b98f │ │ │ │ + svclt 0x0000b9cb │ │ │ │ addseq r2, r7, r0, lsl #12 │ │ │ │ ldrbmi r2, [r0, -r5]! │ │ │ │ stcle 8, cr2, [r6, #-32] @ 0xffffffe0 │ │ │ │ tstcs r0, r1 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ strlt r4, [r8, #-1904] @ 0xfffff890 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00f8f8cc │ │ │ │ - msrmi CPSR_s, #-536870908 @ 0xe0000004 │ │ │ │ + @ instruction: 0x33a4f24e │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - cmnpcs ip, r5, asr #4 @ p-variant is OBSOLETE │ │ │ │ + mvnsne pc, r5, asr #4 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - addscs pc, r0, r5, asr #4 │ │ │ │ + andscs pc, r0, r5, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf16f223f │ │ │ │ - svclt 0x0000ffa3 │ │ │ │ + svclt 0x0000ff9f │ │ │ │ @ instruction: 0xf702200c │ │ │ │ - svclt 0x0000be4b │ │ │ │ + svclt 0x0000be87 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec67e28 │ │ │ │ + bl 0xfec67db0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ stcls 6, cr4, [r6], {5} │ │ │ │ @ instruction: 0xf649b154 │ │ │ │ vmla.f d22, d0, d0[3] │ │ │ │ strls r2, [r6], #-407 @ 0xfffffe69 │ │ │ │ stmdavs r9, {r3, r5, r9, sl, lr} │ │ │ │ pop {r0, r1, ip, sp, pc} │ │ │ │ smladxmi r8, r0, r0, r4 │ │ │ │ @ instruction: 0xf7329201 │ │ │ │ - stmdbls r1, {r0, r1, r2, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdbls r1, {r0, r1, r6, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf7329000 │ │ │ │ - bls 0x14f7c0 │ │ │ │ + bls 0x14f838 │ │ │ │ ubfx r1, r3, #15, #11 │ │ │ │ - blcs 0x12ad90 │ │ │ │ + blcs 0x12ad18 │ │ │ │ ldrlt sp, [r0, #-339] @ 0xfffffead │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00f8f8cc │ │ │ │ strmi r6, [ip], -fp, asr #17 │ │ │ │ cmple r0, r0, lsl #22 │ │ │ │ subcs r4, r0, #1048576 @ 0x100000 │ │ │ │ @ instruction: 0xf0242003 │ │ │ │ @ instruction: 0x4603fbdf │ │ │ │ suble r2, r8, r0, lsl #16 │ │ │ │ andcs r6, r0, r2, lsr #16 │ │ │ │ andsvs fp, sl, r2, lsl sl │ │ │ │ - blt 0x5aaf20 │ │ │ │ + blt 0x5aaea8 │ │ │ │ stmdbvs r2!, {r1, r3, r4, r6, sp, lr} │ │ │ │ addsvs fp, sl, r2, lsl sl │ │ │ │ - blt 0x5ab22c │ │ │ │ + blt 0x5ab1b4 │ │ │ │ stmibvs r2!, {r1, r3, r4, r6, r7, sp, lr} │ │ │ │ tstvs sl, r2, lsl sl │ │ │ │ - blt 0x5ab438 │ │ │ │ - bvs 0x9a921c │ │ │ │ + blt 0x5ab3c0 │ │ │ │ + bvs 0x9a91a4 │ │ │ │ orrsvs fp, sl, r2, lsl sl │ │ │ │ andne lr, sl, #212, 18 @ 0x350000 │ │ │ │ - blt 0x5bf4e4 │ │ │ │ + blt 0x5bf46c │ │ │ │ bicsvs r6, sl, r9, lsl r2 │ │ │ │ ldrbne r6, [r1, r2, lsr #22] │ │ │ │ addsvs fp, sl, #73728 @ 0x12000 │ │ │ │ subsvs fp, sl, #40960 @ 0xa000 │ │ │ │ andne lr, lr, #212, 18 @ 0x350000 │ │ │ │ - blt 0x5bf4fc │ │ │ │ + blt 0x5bf484 │ │ │ │ sbcsvs r6, sl, #1677721600 @ 0x64000000 │ │ │ │ - blt 0x5abd68 │ │ │ │ + blt 0x5abcf0 │ │ │ │ stcvs 3, cr6, [r2, #-360]! @ 0xfffffe98 │ │ │ │ orrsvs fp, sl, #73728 @ 0x12000 │ │ │ │ - blt 0x5ac574 │ │ │ │ + blt 0x5ac4fc │ │ │ │ ldrdcs r6, [r0, -sl] │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0xf06fbd10 │ │ │ │ tstcs r0, sl, asr #32 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ @@ -262733,34 +262704,34 @@ │ │ │ │ @ instruction: 0xf06f4770 │ │ │ │ tstcs r0, sp │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec67f3c │ │ │ │ + bl 0xfec67ec4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ssub8mi r0, r4, r8 │ │ │ │ andeq lr, r3, #84, 20 @ 0x54000 │ │ │ │ @ instruction: 0xf1b4d01a │ │ │ │ @ instruction: 0xf1734f00 │ │ │ │ andsle r0, pc, #0, 6 │ │ │ │ cdpne 3, 4, cr2, cr1, cr1, {0} │ │ │ │ strtmi r4, [r1], #-1562 @ 0xfffff9e6 │ │ │ │ @ instruction: 0xf0244618 │ │ │ │ mvnslt pc, r1, ror fp @ │ │ │ │ - blcs 0x12ed74 │ │ │ │ + blcs 0x12ecfc │ │ │ │ strtmi fp, [r0], -ip, lsl #30 │ │ │ │ andseq pc, r5, pc, rrx │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - blx 0xffc4ce16 │ │ │ │ - blle 0x45ad88 │ │ │ │ + blx 0xffc4cd9e │ │ │ │ + blle 0x45ad10 │ │ │ │ movwmi pc, #111 @ 0x6f @ │ │ │ │ svclt 0x00184298 │ │ │ │ mvnle r3, r1 │ │ │ │ eoreq pc, r3, pc, rrx │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ @@ -262773,30 +262744,30 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ @ instruction: 0x6708e9dd │ │ │ │ ldmib sp, {r0, r2, r4, r9, sl, lr}^ │ │ │ │ strmi r4, [r1], sl, lsl #20 │ │ │ │ @ instruction: 0xf7304688 │ │ │ │ - ldrtmi pc, [r2], -r3, asr #24 @ │ │ │ │ + @ instruction: 0x4632fc7f │ │ │ │ bicslt r4, r0, fp, lsr r6 │ │ │ │ @ instruction: 0xf7ff4628 │ │ │ │ cdpne 15, 0, cr15, cr3, cr7, {5} │ │ │ │ @ instruction: 0xf649db26 │ │ │ │ vmla.i d22, d0, d0[3] │ │ │ │ @ instruction: 0xf8cd2097 │ │ │ │ strtmi sl, [sl], -r4, lsr #32 │ │ │ │ vshl.s8 d25, d8, d5 │ │ │ │ - vsra.s64 d18, d16, #64 │ │ │ │ + vbic.i32 d18, #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf8c0012e │ │ │ │ @ instruction: 0xf6408000 │ │ │ │ - vmov.i32 d20, #13 @ 0x0000000d │ │ │ │ + vaddl.s8 , d16, d21 │ │ │ │ pop {r0, r4} │ │ │ │ @ instruction: 0xf73047f0 │ │ │ │ - @ instruction: 0x4628bc93 │ │ │ │ + strtmi fp, [r8], -pc, asr #25 │ │ │ │ @ instruction: 0xff8cf7ff │ │ │ │ svclt 0x00d81e02 │ │ │ │ ldcle 2, cr4, [r4], {81} @ 0x51 │ │ │ │ strbmi r9, [r8], -r8, lsl #2 │ │ │ │ @ instruction: 0xf04f4641 │ │ │ │ pop {r0, r1, r2, r3, r4, r5, r6, r7, r9, ip, sp} │ │ │ │ @ instruction: 0xf04f47f0 │ │ │ │ @@ -262804,214 +262775,214 @@ │ │ │ │ @ instruction: 0x46484259 │ │ │ │ @ instruction: 0xf04f9108 │ │ │ │ @ instruction: 0x464132ff │ │ │ │ mvnscc pc, #79 @ 0x4f │ │ │ │ @ instruction: 0x47f0e8bd │ │ │ │ movwcs r4, #5896 @ 0x1708 │ │ │ │ ldrmi r4, [r8], -r9, lsr #12 │ │ │ │ - blx 0xffeccee8 │ │ │ │ + blx 0xffecce70 │ │ │ │ stmdacs r0, {r0, r2, r9, sl, lr} │ │ │ │ @ instruction: 0xf014d047 │ │ │ │ eorle r0, r6, r1, lsl #2 │ │ │ │ svclt 0x004805a6 │ │ │ │ cmppeq r0, r1, asr #32 @ p-variant is OBSOLETE │ │ │ │ svclt 0x00480560 │ │ │ │ tstpvc r0, r1, asr #8 @ p-variant is OBSOLETE │ │ │ │ streq r4, [r2, #-1576]! @ 0xfffff9d8 │ │ │ │ svclt 0x00484652 │ │ │ │ orreq pc, r0, r1, asr #32 │ │ │ │ - blx 0xfe5cd502 │ │ │ │ - ble 0x6d8698 │ │ │ │ + blx 0xfe4cd48a │ │ │ │ + ble 0x6d8620 │ │ │ │ cmppcs r0, #78643200 @ p-variant is OBSOLETE @ 0x4b00000 │ │ │ │ orrscs pc, r7, #192, 4 │ │ │ │ ldreq r6, [fp, #-2075] @ 0xfffff7e5 │ │ │ │ @ instruction: 0xf167d41f │ │ │ │ - @ instruction: 0x4601f9d1 │ │ │ │ + strmi pc, [r1], -sp, asr #19 │ │ │ │ rscscc pc, pc, #79 @ 0x4f │ │ │ │ @ instruction: 0xf04f4648 │ │ │ │ stmdavs r9, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, ip, sp} │ │ │ │ strbmi r9, [r1], -r8, lsl #2 │ │ │ │ @ instruction: 0x47f0e8bd │ │ │ │ @ instruction: 0xf0044708 │ │ │ │ ldrb r0, [r5, r2, lsl #2] │ │ │ │ - @ instruction: 0xf952f732 │ │ │ │ + @ instruction: 0xf98ef732 │ │ │ │ strtmi r4, [r1], -r5, lsl #12 │ │ │ │ - @ instruction: 0xf9a4f732 │ │ │ │ + @ instruction: 0xf9e0f732 │ │ │ │ strtmi r2, [sl], -r0, lsl #2 │ │ │ │ strbne r9, [fp, r8, lsl #2]! │ │ │ │ strbmi r4, [r1], -r8, asr #12 │ │ │ │ @ instruction: 0x47f0e8bd │ │ │ │ strtmi r4, [sl], -r8, lsl #14 │ │ │ │ - cmppmi r8, lr, asr #4 @ p-variant is OBSOLETE │ │ │ │ + biccc pc, r8, lr, asr #4 │ │ │ │ teqpeq r3, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ - sbccs pc, r0, r5, asr #4 │ │ │ │ + subcs pc, r0, r5, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf9bef053 │ │ │ │ ldrdcs lr, [lr, -r3] │ │ │ │ svclt 0x0000e798 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec680fc │ │ │ │ + bl 0xfec68084 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r2, r8, ror #31 │ │ │ │ ldrmi r4, [r0], -r6, lsl #12 │ │ │ │ @ instruction: 0x460d4614 │ │ │ │ - @ instruction: 0xf964f732 │ │ │ │ + @ instruction: 0xf9a0f732 │ │ │ │ stmdavs r3, {r3, r5, r7, r8, r9, ip, sp, pc} │ │ │ │ eorle r2, r4, r2, lsl #22 │ │ │ │ - blcc 0x207354 │ │ │ │ + blcc 0x2072dc │ │ │ │ stmdale r0, {r0, r8, r9, fp, sp}^ │ │ │ │ ldrtmi r2, [r0], -r0, lsl #6 │ │ │ │ andcs r9, r0, #0, 6 │ │ │ │ strmi r2, [r8, r0, lsl #6]! │ │ │ │ andlt r4, r2, r0, lsr #12 │ │ │ │ ldrhtmi lr, [r0], #-141 @ 0xffffff73 │ │ │ │ - blt 0x34ec00 │ │ │ │ + blt 0x124eb88 │ │ │ │ teqle r2, r1, lsl #22 │ │ │ │ stmdacs r2, {r6, fp, sp, lr} │ │ │ │ @ instruction: 0xf19dd9ee │ │ │ │ - stmdacs r0, {r0, r1, r3, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r1, r2, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf167daea │ │ │ │ - @ instruction: 0x4603f977 │ │ │ │ + @ instruction: 0x4603f973 │ │ │ │ rscscc pc, pc, #79 @ 0x4f │ │ │ │ ldmdavs fp, {r4, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf04f9300 │ │ │ │ @ instruction: 0x47a833ff │ │ │ │ stmdavs r2, {r2, r5, r6, r7, r8, r9, sl, sp, lr, pc}^ │ │ │ │ - bicscs pc, r8, r5, asr #4 │ │ │ │ + cmppcs r8, r5, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ @ instruction: 0xf7304628 │ │ │ │ - strtmi pc, [r0], -r5, ror #23 │ │ │ │ + strtmi pc, [r0], -r1, lsr #24 │ │ │ │ pop {r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf7324070 │ │ │ │ - smlattcs r9, r5, r9, fp │ │ │ │ + tstcs r9, r1, lsr #20 │ │ │ │ rscscc pc, pc, #79 @ 0x4f │ │ │ │ mvnscc pc, #79 @ 0x4f │ │ │ │ tstls r0, r0, lsr r6 │ │ │ │ andlt r4, r2, r8, lsr #15 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ andcs fp, r0, r0, ror sp │ │ │ │ - mvncs pc, r5, asr #4 │ │ │ │ + msrcs (UNDEF: 100), r5 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ andls r4, r0, r2, lsl #22 │ │ │ │ sbccs pc, fp, #64, 4 │ │ │ │ - blx 0xffacd498 │ │ │ │ - eorseq lr, r3, r4, asr r4 │ │ │ │ + blx 0xffacd420 │ │ │ │ + ldrsbteq lr, [r3], -r4 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strmi fp, [pc], -r3, lsl #1 │ │ │ │ pkhbtmi r4, r0, r9, lsl #12 │ │ │ │ stcls 6, cr4, [sl], {21} │ │ │ │ ldrdgt pc, [ip], -sp @ │ │ │ │ svcmi 0x0000f1b4 │ │ │ │ movweq pc, #380 @ 0x17c @ │ │ │ │ svclt 0x00246813 │ │ │ │ strmi pc, [r0], #-111 @ 0xffffff91 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ - blcs 0x1dfbf8 │ │ │ │ + blcs 0x1dfb80 │ │ │ │ ldm pc, {r0, r2, r3, r5, r6, fp, ip, lr, pc}^ @ │ │ │ │ stmdbcc r8, {r0, r1, ip, sp, lr, pc}^ │ │ │ │ movwcs r0, #531 @ 0x213 │ │ │ │ andcs r4, r3, r2, lsr #12 │ │ │ │ - blx 0x8cd098 │ │ │ │ + blx 0x8cd020 │ │ │ │ subsle r2, r5, r0, lsl #16 │ │ │ │ strtmi r4, [r2], -r1, lsl #12 │ │ │ │ @ instruction: 0xf0254640 │ │ │ │ tstpcs r0, pc, lsl #16 @ p-variant is OBSOLETE │ │ │ │ ldrbne r4, [r3, r2, lsl #12] │ │ │ │ ands r4, pc, r0, asr #12 │ │ │ │ movwvs lr, #10709 @ 0x29d5 │ │ │ │ @ instruction: 0xf04f2003 │ │ │ │ - bne 0xffe9342c │ │ │ │ + bne 0xffe933b4 │ │ │ │ @ instruction: 0xf17c42b4 │ │ │ │ @ instruction: 0xf04f0300 │ │ │ │ svclt 0x003c0300 │ │ │ │ strbtmi r4, [r1], r6, lsr #12 │ │ │ │ @ instruction: 0xf0244632 │ │ │ │ stmdacs r0, {r0, r9, fp, ip, sp, lr, pc} │ │ │ │ stmiavs fp!, {r3, r4, r5, ip, lr, pc}^ │ │ │ │ stmdavs r9!, {r1, r4, r5, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf6ff4419 │ │ │ │ - stmiavs sl!, {r1, r2, r4, r7, fp, sp, lr, pc}^ │ │ │ │ + stmiavs sl!, {r1, r4, r6, r7, fp, sp, lr, pc}^ │ │ │ │ strbmi r4, [r0], -fp, asr #12 │ │ │ │ tstcs r0, r2, lsr r4 │ │ │ │ ldrtmi r6, [r2], -sl, ror #1 │ │ │ │ ldrtmi r9, [r9], -sl, lsl #2 │ │ │ │ pop {r0, r1, ip, sp, pc} │ │ │ │ @ instruction: 0x470843f0 │ │ │ │ strmi r6, [fp], -sl, ror #16 │ │ │ │ strls r4, [sl], #-1592 @ 0xfffff9c8 │ │ │ │ - mvnscs pc, r5, asr #4 │ │ │ │ + cmnpcs ip, r5, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ eorgt pc, ip, sp, asr #17 │ │ │ │ pop {r0, r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf73043f0 │ │ │ │ - movwcs fp, #2905 @ 0xb59 │ │ │ │ + movwcs fp, #2965 @ 0xb95 │ │ │ │ andcs r4, r3, r2, lsr #12 │ │ │ │ @ instruction: 0xf9d8f024 │ │ │ │ stmdblt r8!, {r1, r2, r9, sl, lr} │ │ │ │ @ instruction: 0xf167e00e │ │ │ │ - stmdavs r1, {r0, r1, r2, r3, r6, r7, fp, ip, sp, lr, pc} │ │ │ │ + stmdavs r1, {r0, r1, r3, r6, r7, fp, ip, sp, lr, pc} │ │ │ │ tstle r0, r4, lsl #18 │ │ │ │ strtmi r6, [r2], -r8, ror #16 │ │ │ │ @ instruction: 0xf19f4631 │ │ │ │ - mcrrne 11, 13, pc, r3, cr5 @ │ │ │ │ + mcrrne 11, 13, pc, r3, cr1 @ │ │ │ │ strdcs sp, [r0, -r3] │ │ │ │ ldr r4, [r0, r2, lsl #12]! │ │ │ │ @ instruction: 0xf04f210e │ │ │ │ @ instruction: 0xf04f32ff │ │ │ │ @ instruction: 0x464033ff │ │ │ │ @ instruction: 0xf04fe7cc │ │ │ │ @ instruction: 0xf04f32ff │ │ │ │ @ instruction: 0x464033ff │ │ │ │ andcs lr, r0, r6, asr #15 │ │ │ │ - mvncs pc, r5, asr #4 │ │ │ │ + msrcs (UNDEF: 100), r5 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ andls r4, r0, r2, lsl #22 │ │ │ │ rsccs pc, r9, #64, 4 │ │ │ │ - blx 0x14cd5c8 │ │ │ │ - eorseq lr, r3, r8, ror #8 │ │ │ │ + blx 0x14cd550 │ │ │ │ + eorseq lr, r3, r8, ror #7 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec682f4 │ │ │ │ + bl 0xfec6827c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r0, ror #31 │ │ │ │ ldrmi r4, [r0], -r6, lsl #12 │ │ │ │ tstls r1, pc, lsl r6 │ │ │ │ strmi lr, [r8, #-2525] @ 0xfffff623 │ │ │ │ - @ instruction: 0xf866f732 │ │ │ │ + @ instruction: 0xf8a2f732 │ │ │ │ cmplt r8, r1, lsl #18 │ │ │ │ ldrtmi r4, [fp], -r2, lsl #12 │ │ │ │ stmib sp, {r4, r5, r9, sl, lr}^ │ │ │ │ andlt r4, r3, r8, lsl #10 │ │ │ │ ldrhtmi lr, [r0], #141 @ 0x8d │ │ │ │ svclt 0x004cf7ff │ │ │ │ stceq 0, cr15, [r9], {79} @ 0x4f │ │ │ │ rscscc pc, pc, #79 @ 0x4f │ │ │ │ mvnscc pc, #79 @ 0x4f │ │ │ │ @ instruction: 0xf8cd4630 │ │ │ │ andlt ip, r3, r0, lsr #32 │ │ │ │ ldrhtmi lr, [r0], #141 @ 0x8d │ │ │ │ svclt 0x00004708 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec68348 │ │ │ │ + bl 0xfec682d0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r0, ror #31 │ │ │ │ ldrmi r4, [r9], -lr, lsl #12 │ │ │ │ ldrmi r4, [r4], -r7, lsl #12 │ │ │ │ @ instruction: 0xf8dd9d08 │ │ │ │ @ instruction: 0xf1b5c024 │ │ │ │ @ instruction: 0xf17c4f00 │ │ │ │ ldmdavs r3, {r8, r9} │ │ │ │ @ instruction: 0xf06fbf24 │ │ │ │ @ instruction: 0xf04f4500 │ │ │ │ - blcc 0x154174 │ │ │ │ + blcc 0x1540fc │ │ │ │ stmdale sp, {r0, r1, r8, r9, fp, sp}^ │ │ │ │ @ instruction: 0xf003e8df │ │ │ │ andseq r1, r2, #720 @ 0x2d0 │ │ │ │ strtmi r2, [sl], -r1, lsl #6 │ │ │ │ @ instruction: 0xf0244618 │ │ │ │ stmdacs r0, {r0, r2, r3, r4, r6, r8, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0x4629d03b │ │ │ │ @@ -263023,50 +262994,50 @@ │ │ │ │ @ instruction: 0xf04f32ff │ │ │ │ strdls r3, [r8, -pc] │ │ │ │ @ instruction: 0x46314638 │ │ │ │ pop {r0, r1, ip, sp, pc} │ │ │ │ @ instruction: 0x470840f0 │ │ │ │ strmi r6, [fp], -r2, ror #16 │ │ │ │ strls r4, [r8, #-1584] @ 0xfffff9d0 │ │ │ │ - tstpcc ip, r5, asr #4 @ p-variant is OBSOLETE │ │ │ │ + orrcs pc, ip, r5, asr #4 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ eorgt pc, r4, sp, asr #17 │ │ │ │ pop {r0, r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf73040f0 │ │ │ │ - movwcs fp, #6835 @ 0x1ab3 │ │ │ │ + movwcs fp, #6895 @ 0x1aef │ │ │ │ ldrmi r4, [r8], -sl, lsr #12 │ │ │ │ @ instruction: 0xf932f024 │ │ │ │ orrlt r4, r0, r1, lsl #12 │ │ │ │ strtmi r6, [sl], -r0, ror #16 │ │ │ │ - ldc2l 1, cr15, [r6, #-636] @ 0xfffffd84 │ │ │ │ + ldc2l 1, cr15, [r2, #-636] @ 0xfffffd84 │ │ │ │ strmi r1, [r4], -r3, asr #24 │ │ │ │ strbvc lr, [r0, #2639]! @ 0xa4f │ │ │ │ tstcs r0, r8, lsl pc │ │ │ │ @ instruction: 0xf167d102 │ │ │ │ - stmdavs r1, {r0, r1, r2, r3, r4, fp, ip, sp, lr, pc} │ │ │ │ + stmdavs r1, {r0, r1, r3, r4, fp, ip, sp, lr, pc} │ │ │ │ strtmi r4, [fp], -r2, lsr #12 │ │ │ │ ldrdcs lr, [lr, -r1] │ │ │ │ @ instruction: 0xf04fe7cb │ │ │ │ strdcs r3, [r5, -pc] │ │ │ │ bfi r4, r3, (invalid: 12:10) │ │ │ │ vhadd.s8 d18, d5, d0 │ │ │ │ - vmla.f d18, d16, d0[5] │ │ │ │ - blmi 0x1d16d8 │ │ │ │ + vmla.f d18, d0, d0[5] │ │ │ │ + blmi 0x1d1660 │ │ │ │ vhadd.s8 d25, d0, d0 │ │ │ │ @ instruction: 0xf1383213 │ │ │ │ svclt 0x0000f9ad │ │ │ │ - eorseq lr, r3, r0, lsl #9 │ │ │ │ + eorseq lr, r3, r0, lsl #8 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec68438 │ │ │ │ + bl 0xfec683c0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r0, ror #31 │ │ │ │ ldrmi r4, [r0], -r6, lsl #12 │ │ │ │ tstls r1, pc, lsl r6 │ │ │ │ strmi lr, [r8, #-2525] @ 0xfffff623 │ │ │ │ - @ instruction: 0xffc4f731 │ │ │ │ + @ instruction: 0xf800f732 │ │ │ │ cmplt r8, r1, lsl #18 │ │ │ │ ldrtmi r4, [fp], -r2, lsl #12 │ │ │ │ stmib sp, {r4, r5, r9, sl, lr}^ │ │ │ │ andlt r4, r3, r8, lsl #10 │ │ │ │ ldrhtmi lr, [r0], #141 @ 0x8d │ │ │ │ svclt 0x006cf7ff │ │ │ │ stceq 0, cr15, [r9], {79} @ 0x4f │ │ │ │ @@ -263080,17 +263051,17 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strmi fp, [r6], -r4, lsl #1 │ │ │ │ @ instruction: 0x460d4610 │ │ │ │ strvc lr, [sl], #-2525 @ 0xfffff623 │ │ │ │ ldrsbthi pc, [r0], -sp @ │ │ │ │ - @ instruction: 0xff98f731 │ │ │ │ + @ instruction: 0xffd4f731 │ │ │ │ cmplt r0, r9, lsl #2 │ │ │ │ - blcc 0x16b2bc │ │ │ │ + blcc 0x16b244 │ │ │ │ ldmdale sl, {r0, r1, r8, r9, fp, sp}^ │ │ │ │ @ instruction: 0xf003e8df │ │ │ │ andeq r1, lr, #40, 18 @ 0xa0000 │ │ │ │ @ instruction: 0xf04f211d │ │ │ │ @ instruction: 0xf04f32ff │ │ │ │ strdls r3, [sl, -pc] │ │ │ │ @ instruction: 0x46294630 │ │ │ │ @@ -263098,61 +263069,61 @@ │ │ │ │ @ instruction: 0x470841f0 │ │ │ │ svceq 0x0001f1b8 │ │ │ │ @ instruction: 0xf1b8d02f │ │ │ │ eorsle r0, lr, r2, lsl #30 │ │ │ │ svceq 0x0000f1b8 │ │ │ │ tstcs r6, lr, lsr #32 │ │ │ │ stmdavs r2, {r0, r3, r5, r6, r7, r8, r9, sl, sp, lr, pc}^ │ │ │ │ - msrcc R8_usr, r5 │ │ │ │ + asrcs pc, r5, #4 @ │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ @ instruction: 0xf8cd4628 │ │ │ │ stmib sp, {r4, r5, pc}^ │ │ │ │ andlt r7, r4, sl, lsl #8 │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ - blt 0x7cefc8 │ │ │ │ + blt 0x16cef50 │ │ │ │ ldrtmi r6, [sl], -r0, asr #16 │ │ │ │ @ instruction: 0xf8cd4623 │ │ │ │ @ instruction: 0xf19f8000 │ │ │ │ - @ instruction: 0xf1b1f83b │ │ │ │ + @ instruction: 0xf1b1f837 │ │ │ │ svclt 0x00083fff │ │ │ │ svccc 0x00fff1b0 │ │ │ │ strmi r4, [r2], -fp, lsl #12 │ │ │ │ tstcs r0, r8, lsl pc │ │ │ │ stmib sp, {r0, r2, r3, r6, r7, r8, ip, lr, pc}^ │ │ │ │ @ instruction: 0xf1662302 │ │ │ │ - ldmib sp, {r0, r2, r7, r8, r9, sl, fp, ip, sp, lr, pc}^ │ │ │ │ + ldmib sp, {r0, r7, r8, r9, sl, fp, ip, sp, lr, pc}^ │ │ │ │ stmdavs r1, {r1, r8, r9, sp} │ │ │ │ stmiavs r3, {r0, r2, r6, r7, r8, r9, sl, sp, lr, pc}^ │ │ │ │ @ instruction: 0x461f19db │ │ │ │ streq pc, [r0], #-324 @ 0xfffffebc │ │ │ │ - blle 0xff49c348 │ │ │ │ + blle 0xff49c2d0 │ │ │ │ smlabbcs r0, r3, r8, r6 │ │ │ │ adcsmi r4, fp, #60817408 @ 0x3a00000 │ │ │ │ movweq lr, #19313 @ 0x4b71 │ │ │ │ sbcvs fp, r7, r4, lsr #31 │ │ │ │ - ble 0xfee22be8 │ │ │ │ + ble 0xfee22b70 │ │ │ │ stmvs r3, {r0, r1, r6, r7, r8, r9, sl, sp, lr, pc} │ │ │ │ @ instruction: 0x461f19db │ │ │ │ streq pc, [r0], #-324 @ 0xfffffebc │ │ │ │ andcs lr, r0, ip, ror #15 │ │ │ │ - mvncs pc, r5, asr #4 │ │ │ │ + msrcs (UNDEF: 100), r5 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ andls r4, r0, r2, lsl #22 │ │ │ │ eorscc pc, sl, #64, 4 │ │ │ │ @ instruction: 0xf902f138 │ │ │ │ - mlaseq r3, r8, r4, lr │ │ │ │ + eorseq lr, r3, r8, lsl r4 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec6858c │ │ │ │ + bl 0xfec68514 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r5, r0, ror #31 │ │ │ │ ldrmi r4, [r0], -r5, lsl #12 │ │ │ │ @ instruction: 0xf731460c │ │ │ │ - tstpcs r9, sp, lsl pc @ p-variant is OBSOLETE │ │ │ │ + tstpcs r9, r9, asr pc @ p-variant is OBSOLETE │ │ │ │ stmdavs r3, {r6, r7, r8, ip, sp, pc} │ │ │ │ - blcs 0x1dffac │ │ │ │ + blcs 0x1dff34 │ │ │ │ ldm pc, {r1, r2, r3, r4, r5, fp, ip, lr, pc}^ @ │ │ │ │ eorcs pc, sp, #3 │ │ │ │ tstcs r0, r2, lsl r2 │ │ │ │ movwcs r2, #513 @ 0x201 │ │ │ │ tstls r0, r8, lsr #12 │ │ │ │ andlt r4, r5, r0, lsr #15 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ @@ -263164,59 +263135,59 @@ │ │ │ │ tstls r0, r8, lsr #12 │ │ │ │ andlt r4, r5, r0, lsr #15 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ stmdavs r2, {r4, r5, r8, sl, fp, ip, sp, pc}^ │ │ │ │ - teqpcc r0, r5, asr #4 @ p-variant is OBSOLETE │ │ │ │ + asrscs pc, r5, #4 @ │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ andlt r4, r5, r0, lsr #12 │ │ │ │ ldrhtmi lr, [r0], -sp │ │ │ │ - ldmiblt sl, {r4, r5, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + ldmiblt r6, {r4, r5, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf19f6840 │ │ │ │ - ldrdcs pc, [r0, -r5] │ │ │ │ + ldrdcs pc, [r0, -r1] │ │ │ │ strbne r4, [r3, r2, lsl #12] │ │ │ │ bicsle r2, pc, r0, lsl #16 │ │ │ │ andcc lr, r2, sp, asr #19 │ │ │ │ - @ instruction: 0xff0ef166 │ │ │ │ + @ instruction: 0xff0af166 │ │ │ │ andcs r9, r0, #2048 @ 0x800 │ │ │ │ ldrb r6, [r7, r1, lsl #16] │ │ │ │ vhadd.s8 d18, d5, d0 │ │ │ │ - vmla.f d18, d16, d0[5] │ │ │ │ - blmi 0x1d18ec │ │ │ │ + vmla.f d18, d0, d0[5] │ │ │ │ + blmi 0x1d1874 │ │ │ │ subsvc pc, r5, #1325400064 @ 0x4f000000 │ │ │ │ @ instruction: 0xf1389000 │ │ │ │ svclt 0x0000f8a3 │ │ │ │ - eorseq lr, r3, ip, lsr #9 │ │ │ │ + eorseq lr, r3, ip, lsr #8 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec6864c │ │ │ │ + bl 0xfec685d4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ adclt r0, r1, r8, ror #30 │ │ │ │ ldrmi r4, [r8], -r5, lsl #12 │ │ │ │ strmi r4, [pc], -r2, asr #22 │ │ │ │ stcls 6, cr4, [r6], #-88 @ 0xffffffa8 │ │ │ │ tstls pc, #1769472 @ 0x1b0000 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ - mrc2 7, 5, pc, cr6, cr1, {1} │ │ │ │ + mrc2 7, 7, pc, cr2, cr1, {1} │ │ │ │ subsle r2, r8, r0, lsl #16 │ │ │ │ - blcs 0x1ab480 │ │ │ │ - blcs 0x205550 │ │ │ │ - blcs 0x18550c │ │ │ │ + blcs 0x1ab408 │ │ │ │ + blcs 0x2054d8 │ │ │ │ + blcs 0x185494 │ │ │ │ stmdavs r4, {r2, r5, r6, r8, ip, lr, pc}^ │ │ │ │ tstcs r0, r0, ror r2 │ │ │ │ @ instruction: 0xf193a802 │ │ │ │ - stmdbge r2, {r1, r2, r5, r8, fp, sp, lr, pc} │ │ │ │ + stmdbge r2, {r1, r5, r8, fp, sp, lr, pc} │ │ │ │ @ instruction: 0xf19d4620 │ │ │ │ - stmdacs r0, {r0, r4, r6, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r2, r3, r6, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ tstcs r0, r9, lsr fp │ │ │ │ ldmib sp, {r3, r5, r9, sl, lr}^ │ │ │ │ tstls r0, ip, lsl #6 │ │ │ │ - blmi 0xd23364 │ │ │ │ - blls 0x8eb510 │ │ │ │ + blmi 0xd232ec │ │ │ │ + blls 0x8eb498 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ cmple r6, r0, lsl #6 │ │ │ │ andcs fp, r0, r1, lsr #32 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ @@ -263229,137 +263200,137 @@ │ │ │ │ pop {r0, r5, ip, sp, pc} │ │ │ │ @ instruction: 0x470840f0 │ │ │ │ ldmdavs sl, {r0, r1, r2, r3, r4, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, pc, lsl fp │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ stmdavs r2, {r0, r2, r4, r5, r8, ip, lr, pc}^ │ │ │ │ ldrtmi r4, [r8], -r3, lsr #12 │ │ │ │ - teqpcc ip, r5, asr #4 @ p-variant is OBSOLETE │ │ │ │ + @ instruction: 0x21bcf245 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ pop {r0, r5, ip, sp, pc} │ │ │ │ @ instruction: 0xf73040f0 │ │ │ │ - @ instruction: 0xf166b919 │ │ │ │ - @ instruction: 0x4601fe97 │ │ │ │ + @ instruction: 0xf166b955 │ │ │ │ + @ instruction: 0x4601fe93 │ │ │ │ rscscc pc, pc, #79 @ 0x4f │ │ │ │ mvnscc pc, #79 @ 0x4f │ │ │ │ stmdavs r9, {r3, r5, r9, sl, lr} │ │ │ │ ldrmi r9, [r0, r0, lsl #2]! │ │ │ │ - blmi 0x54b420 │ │ │ │ - blls 0x8eb590 │ │ │ │ + blmi 0x54b3a8 │ │ │ │ + blls 0x8eb518 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ tstle r6, r0, lsl #6 │ │ │ │ @ instruction: 0xf04f2109 │ │ │ │ strdls r3, [r6, -pc]! │ │ │ │ mvnscc pc, #79 @ 0x4f │ │ │ │ ldrtmi r4, [r1], -r8, lsr #12 │ │ │ │ pop {r0, r5, ip, sp, pc} │ │ │ │ @ instruction: 0x470840f0 │ │ │ │ vhadd.s8 d18, d5, d0 │ │ │ │ - vmla.f d18, d16, d0[5] │ │ │ │ - blmi 0x251a0c │ │ │ │ + vmla.f d18, d0, d0[5] │ │ │ │ + blmi 0x251994 │ │ │ │ vhadd.s8 d25, d0, d0 │ │ │ │ @ instruction: 0xf138326e │ │ │ │ @ instruction: 0xf1a4f813 │ │ │ │ - svclt 0x0000fc4b │ │ │ │ + svclt 0x0000fc47 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ - eorseq lr, r3, r0, asr #9 │ │ │ │ + eorseq lr, r3, r0, asr #8 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec68774 │ │ │ │ + bl 0xfec686fc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrmi r0, [pc], -r8, ror #30 │ │ │ │ adclt r4, r1, sl, lsr fp │ │ │ │ ldrmi r4, [r0], -r6, lsl #12 │ │ │ │ ldmdavs fp, {r0, r2, r3, r9, sl, lr} │ │ │ │ @ instruction: 0xf04f931f │ │ │ │ @ instruction: 0xf7310300 │ │ │ │ - stmdacs r0, {r0, r1, r5, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r1, r2, r3, r4, r6, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ stmdavs r3, {r0, r4, r6, ip, lr, pc} │ │ │ │ eorsle r2, r9, r2, lsl #22 │ │ │ │ andsle r2, r9, r4, lsl #22 │ │ │ │ cmple r5, r1, lsl #22 │ │ │ │ tstcs r0, r4, asr #16 │ │ │ │ stmdage r2, {r4, r5, r6, r9, sp} │ │ │ │ - ldm r2, {r0, r1, r4, r7, r8, ip, sp, lr, pc} │ │ │ │ + stm lr, {r0, r1, r4, r7, r8, ip, sp, lr, pc} │ │ │ │ strtmi sl, [r0], -r2, lsl #18 │ │ │ │ - ldc2 1, cr15, [lr], #-628 @ 0xfffffd8c │ │ │ │ + ldc2 1, cr15, [sl], #-628 @ 0xfffffd8c │ │ │ │ eorsle r2, ip, r0, lsl #16 │ │ │ │ - cdp2 1, 3, cr15, cr14, cr6, {3} │ │ │ │ + cdp2 1, 3, cr15, cr10, cr6, {3} │ │ │ │ @ instruction: 0xf04f4601 │ │ │ │ @ instruction: 0xf04f32ff │ │ │ │ @ instruction: 0x463033ff │ │ │ │ tstls r0, r9, lsl #16 │ │ │ │ and r4, ip, r8, lsr #15 │ │ │ │ ldrtmi r4, [r8], -r5, lsr #18 │ │ │ │ - blx 0x11cf5da │ │ │ │ + blx 0x11cf562 │ │ │ │ svclt 0x00181e02 │ │ │ │ rscscc pc, pc, #79 @ 0x4f │ │ │ │ ldrmi r4, [r3], -r1, asr #4 │ │ │ │ tstls r0, r0, lsr r6 │ │ │ │ - blmi 0x8a3490 │ │ │ │ - blls 0x8eb65c │ │ │ │ + blmi 0x8a3418 │ │ │ │ + blls 0x8eb5e4 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ @ instruction: 0xd1270300 │ │ │ │ andcs fp, r0, r1, lsr #32 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ ldmdavs sl, {r0, r2, r4, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, pc, lsl fp │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ stmdavs r2, {r1, r2, r4, r8, ip, lr, pc}^ │ │ │ │ @ instruction: 0x4628463b │ │ │ │ - teqpcc ip, r5, asr #4 @ p-variant is OBSOLETE │ │ │ │ + @ instruction: 0x21bcf245 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ pop {r0, r5, ip, sp, pc} │ │ │ │ @ instruction: 0xf73040f0 │ │ │ │ - stmdbge r2, {r0, r1, r7, fp, ip, sp, pc} │ │ │ │ + stmdbge r2, {r0, r1, r2, r3, r4, r5, r7, fp, ip, sp, pc} │ │ │ │ smlabtcs r9, sp, r7, lr │ │ │ │ rscscc pc, pc, #79 @ 0x4f │ │ │ │ mvnscc pc, #79 @ 0x4f │ │ │ │ tstls r0, r0, lsr r6 │ │ │ │ ldrb r4, [r0, r8, lsr #15] │ │ │ │ - blx 0xff64dce2 │ │ │ │ + blx 0xff54dc6a │ │ │ │ vhadd.s8 d18, d5, d0 │ │ │ │ - vmla.f d18, d16, d0[5] │ │ │ │ - blmi 0x251b14 │ │ │ │ + vmla.f d18, d0, d0[5] │ │ │ │ + blmi 0x251a9c │ │ │ │ vhadd.s8 d25, d0, d0 │ │ │ │ @ instruction: 0xf1373287 │ │ │ │ svclt 0x0000ff8f │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ - ldrsbteq lr, [r3], -r8 │ │ │ │ - eorseq lr, r3, r8, asr #10 │ │ │ │ + eorseq lr, r3, r8, asr r4 │ │ │ │ + eorseq lr, r3, r8, asr #9 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0060f8cc │ │ │ │ - blmi 0x123d90c │ │ │ │ + blmi 0x123d894 │ │ │ │ strmi r4, [pc], -r0, lsl #13 │ │ │ │ ldmdavs fp, {r2, r4, r9, sl, lr} │ │ │ │ @ instruction: 0xf04f931f │ │ │ │ ldmib sp, {r8, r9}^ │ │ │ │ @ instruction: 0xf8dd5628 │ │ │ │ - @ instruction: 0xf72f90a8 │ │ │ │ - ldrsblt pc, [r0, #255] @ 0xff @ │ │ │ │ + @ instruction: 0xf73090a8 │ │ │ │ + bicslt pc, r0, fp, lsl r8 @ │ │ │ │ ldrtmi r4, [r3], -sl, lsr #12 │ │ │ │ @ instruction: 0xf7ff4620 │ │ │ │ - bmi 0xfd03bc │ │ │ │ - blle 0xf58ec0 │ │ │ │ - bls 0x8eb6fc │ │ │ │ + bmi 0xfd0344 │ │ │ │ + blle 0xf58e48 │ │ │ │ + bls 0x8eb684 │ │ │ │ @ instruction: 0xf04f4051 │ │ │ │ cmnle r9, r0, lsl #4 │ │ │ │ ldrtmi r4, [r8], -r2, lsr #12 │ │ │ │ - cmppcc ip, r5, asr #4 @ p-variant is OBSOLETE │ │ │ │ + biccs pc, ip, r5, asr #4 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ adcls pc, r0, sp, asr #17 │ │ │ │ pop {r0, r5, ip, sp, pc} │ │ │ │ @ instruction: 0xf73043f0 │ │ │ │ - @ instruction: 0x4601b831 │ │ │ │ + strmi fp, [r1], -sp, ror #16 │ │ │ │ stmdage r2, {r4, r5, r6, r9, sp} │ │ │ │ - svc 0x00f8f192 │ │ │ │ + svc 0x00f4f192 │ │ │ │ ldrtmi r4, [r3], -sl, lsr #12 │ │ │ │ @ instruction: 0xf7ff4620 │ │ │ │ vmlane.f64 d15, d2, d19 │ │ │ │ subsmi fp, r1, #216, 30 @ 0x360 │ │ │ │ @ instruction: 0xf04fdc2a │ │ │ │ @ instruction: 0xf04f32ff │ │ │ │ @ instruction: 0x464033ff │ │ │ │ @@ -263369,112 +263340,112 @@ │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ eorlt sp, r1, r0, asr #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ mvnshi lr, #12386304 @ 0xbd0000 │ │ │ │ - bls 0x8eb770 │ │ │ │ + bls 0x8eb6f8 │ │ │ │ @ instruction: 0xf04f4051 │ │ │ │ @ instruction: 0xd12f0200 │ │ │ │ @ instruction: 0xf04f4259 │ │ │ │ strdls r3, [r8, -pc]! │ │ │ │ mvnscc pc, #79 @ 0x4f │ │ │ │ ldrtmi r4, [r9], -r0, asr #12 │ │ │ │ pop {r0, r5, ip, sp, pc} │ │ │ │ @ instruction: 0x470843f0 │ │ │ │ strtmi r2, [r1], -r1, lsl #6 │ │ │ │ @ instruction: 0xf0234618 │ │ │ │ bicslt pc, r8, r7, ror lr @ │ │ │ │ @ instruction: 0xf19fa902 │ │ │ │ - @ instruction: 0x4604f8db │ │ │ │ + @ instruction: 0x4604f8d7 │ │ │ │ @ instruction: 0xf166b140 │ │ │ │ - stmdavs r1, {r0, r1, r3, r5, r6, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdavs r1, {r0, r1, r2, r5, r6, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ strbne r4, [r3, r2, lsr #12]! │ │ │ │ tstls r0, r0, asr #12 │ │ │ │ @ instruction: 0xe7c747b8 │ │ │ │ strbmi sl, [r8], -r2, lsl #18 │ │ │ │ - blx 0x1dcf778 │ │ │ │ + blx 0x1dcf700 │ │ │ │ strmi r4, [r2], -r1, lsl #12 │ │ │ │ stmdacs r0, {r0, r1, r9, sl, lr} │ │ │ │ @ instruction: 0xf04fd0f2 │ │ │ │ submi r3, r1, #-268435441 @ 0xf000000f │ │ │ │ @ instruction: 0xe7ed4613 │ │ │ │ ldr r2, [r0, lr, lsl #2]! │ │ │ │ - blx 0xd4de2a │ │ │ │ + blx 0xc4ddb2 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ ldrmi fp, [r4], -r2, lsl #1 │ │ │ │ strmi r4, [pc], -r0, lsl #13 │ │ │ │ @ instruction: 0x5608e9dd │ │ │ │ - @ instruction: 0xff52f72f │ │ │ │ + @ instruction: 0xff8ef72f │ │ │ │ ldrtmi r4, [r3], -sl, lsr #12 │ │ │ │ @ instruction: 0x4620b178 │ │ │ │ - blx 0xfeecf7c4 │ │ │ │ - blle 0x818fd8 │ │ │ │ + blx 0xfeecf74c │ │ │ │ + blle 0x818f60 │ │ │ │ ldrtmi r4, [r8], -r2, lsr #12 │ │ │ │ - cmppcc r8, r5, asr #4 @ p-variant is OBSOLETE │ │ │ │ + bicscs pc, r8, r5, asr #4 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ pop {r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf72f41f0 │ │ │ │ - strtmi fp, [r0], -sp, lsr #31 │ │ │ │ - blx 0xfeacf7e4 │ │ │ │ + strtmi fp, [r0], -r9, ror #31 │ │ │ │ + blx 0xfeacf76c │ │ │ │ svclt 0x00d81e02 │ │ │ │ ldcle 2, cr4, [r0], {81} @ 0x51 │ │ │ │ rscscc pc, pc, #79 @ 0x4f │ │ │ │ mvnscc pc, #79 @ 0x4f │ │ │ │ strbmi r9, [r0], -r8, lsl #2 │ │ │ │ andlt r4, r2, r9, lsr r6 │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ subsmi r4, r9, #8, 14 @ 0x200000 │ │ │ │ rscscc pc, pc, #79 @ 0x4f │ │ │ │ mvnscc pc, #79 @ 0x4f │ │ │ │ movwcs lr, #6130 @ 0x17f2 │ │ │ │ ldrmi r4, [r8], -r1, lsr #12 │ │ │ │ cdp2 0, 1, cr15, cr4, cr3, {1} │ │ │ │ @ instruction: 0xf179b160 │ │ │ │ - @ instruction: 0x4601f9b7 │ │ │ │ + @ instruction: 0x4601f9b3 │ │ │ │ strbne r4, [r4, r2, lsl #12] │ │ │ │ andls fp, r1, r0, lsr #2 │ │ │ │ - stc2 1, cr15, [r6, #-408] @ 0xfffffe68 │ │ │ │ + stc2 1, cr15, [r2, #-408] @ 0xfffffe68 │ │ │ │ stmdavs r1, {r0, r9, fp, ip, pc} │ │ │ │ ldrb r4, [pc, r3, lsr #12] │ │ │ │ ldrb r2, [r9, lr, lsl #2] │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ ldrmi fp, [r6], -r3, lsl #1 │ │ │ │ strmi r4, [pc], -r0, lsl #13 │ │ │ │ tstcs r0, #3620864 @ 0x374000 │ │ │ │ strmi lr, [ip, #-2525] @ 0xfffff623 │ │ │ │ @ instruction: 0x469b4692 │ │ │ │ ldrsbtls pc, [r8], -sp @ │ │ │ │ - cdp2 7, 15, cr15, cr12, cr15, {1} │ │ │ │ + @ instruction: 0xff38f72f │ │ │ │ strtmi r4, [fp], -r2, lsr #12 │ │ │ │ ldrtmi fp, [r0], -r8, ror #3 │ │ │ │ - blx 0x194f870 │ │ │ │ - blle 0xb5907c │ │ │ │ + blx 0x194f7f8 │ │ │ │ + blle 0xb59004 │ │ │ │ @ instruction: 0x465b4652 │ │ │ │ tstls r0, r8, asr #12 │ │ │ │ - blx 0x174f880 │ │ │ │ + blx 0x174f808 │ │ │ │ stceq 1, cr15, [r0], {176} @ 0xb0 │ │ │ │ - blls 0x1485b8 │ │ │ │ + blls 0x148540 │ │ │ │ @ instruction: 0x46384632 │ │ │ │ eorsgt pc, r4, sp, asr #17 │ │ │ │ - msrcc (UNDEF: 100), r5 │ │ │ │ + mvncs pc, r5, asr #4 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ eorsls pc, r0, sp, asr #17 │ │ │ │ pop {r0, r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf72f4ff0 │ │ │ │ - ldrtmi fp, [r0], -r9, asr #30 │ │ │ │ - blx 0x11cf8ac │ │ │ │ + ldrtmi fp, [r0], -r5, lsl #31 │ │ │ │ + blx 0x11cf834 │ │ │ │ ldcle 14, cr1, [r1], {2} │ │ │ │ @ instruction: 0xf04f4251 │ │ │ │ @ instruction: 0xf04f32ff │ │ │ │ strdls r3, [ip, -pc] │ │ │ │ ldrtmi r4, [r9], -r0, asr #12 │ │ │ │ pop {r0, r1, ip, sp, pc} │ │ │ │ @ instruction: 0x47084ff0 │ │ │ │ @@ -263482,26 +263453,26 @@ │ │ │ │ @ instruction: 0xf04f32ff │ │ │ │ udf #9023 @ 0x233f │ │ │ │ ldrtmi r2, [r1], -r1, lsl #6 │ │ │ │ @ instruction: 0xf0234618 │ │ │ │ @ instruction: 0x4604fdb1 │ │ │ │ ldrbmi fp, [r2], -r0, lsr #6 │ │ │ │ @ instruction: 0x4648465b │ │ │ │ - blx 0x9cf8ec │ │ │ │ - ldclle 14, cr1, [pc, #8] @ 0x1118fc │ │ │ │ + blx 0x9cf874 │ │ │ │ + ldclle 14, cr1, [pc, #8] @ 0x111884 │ │ │ │ strbmi r2, [r9], -r1, lsl #6 │ │ │ │ @ instruction: 0xf0234618 │ │ │ │ strmi pc, [r1], -r3, lsr #27 │ │ │ │ strtmi fp, [r0], -r0, asr #3 │ │ │ │ - @ instruction: 0xf95ef179 │ │ │ │ + @ instruction: 0xf95af179 │ │ │ │ strmi r4, [r2], -r1, lsl #12 │ │ │ │ stmdacs r0, {r0, r1, r6, r7, r8, r9, sl, ip} │ │ │ │ stmib sp, {r0, r2, r4, r6, r7, ip, lr, pc}^ │ │ │ │ @ instruction: 0xf1663000 │ │ │ │ - ldmib sp, {r0, r4, r7, sl, fp, ip, sp, lr, pc}^ │ │ │ │ + ldmib sp, {r0, r2, r3, r7, sl, fp, ip, sp, lr, pc}^ │ │ │ │ stmdavs r1, {r9, ip, sp} │ │ │ │ @ instruction: 0xf1cce7cd │ │ │ │ @ instruction: 0xf04f0100 │ │ │ │ @ instruction: 0xf04f32ff │ │ │ │ @ instruction: 0xe7c633ff │ │ │ │ strb r2, [r0, lr, lsl #2] │ │ │ │ andeq pc, sp, #111 @ 0x6f │ │ │ │ @@ -263509,25 +263480,25 @@ │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strmi fp, [r1], r3, lsl #1 │ │ │ │ ldrmi r4, [r5], -r8, lsl #13 │ │ │ │ @ instruction: 0x670ae9dd │ │ │ │ - cdp2 7, 8, cr15, cr2, cr15, {1} │ │ │ │ + cdp2 7, 11, cr15, cr14, cr15, {1} │ │ │ │ ldrtmi fp, [fp], -r8, lsl #3 │ │ │ │ @ instruction: 0x46284632 │ │ │ │ @ instruction: 0xf9e6f7ff │ │ │ │ - blle 0x8d9178 │ │ │ │ + blle 0x8d9100 │ │ │ │ strbmi r4, [r0], -sl, lsr #12 │ │ │ │ - cmnpcc r4, r5, asr #4 @ p-variant is OBSOLETE │ │ │ │ + mvnscs pc, r5, asr #4 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ pop {r0, r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf72f43f0 │ │ │ │ - @ instruction: 0x4632bedd │ │ │ │ + shadd16mi fp, r2, r9 │ │ │ │ ldrtmi r4, [fp], -r4, lsl #12 │ │ │ │ @ instruction: 0xf7ff4628 │ │ │ │ @ instruction: 0x1e02f9d3 │ │ │ │ subsmi fp, r1, #216, 30 @ 0x360 │ │ │ │ tstls sl, r6, lsl ip │ │ │ │ rscscc pc, pc, #79 @ 0x4f │ │ │ │ mvnscc pc, #79 @ 0x4f │ │ │ │ @@ -263539,39 +263510,39 @@ │ │ │ │ mvnscc pc, #79 @ 0x4f │ │ │ │ strbmi r4, [r1], -r8, asr #12 │ │ │ │ pop {r0, r1, ip, sp, pc} │ │ │ │ @ instruction: 0x470843f0 │ │ │ │ strtmi r2, [r9], -r1, lsl #6 │ │ │ │ @ instruction: 0xf0234618 │ │ │ │ orrslt pc, r8, fp, lsr sp @ │ │ │ │ - @ instruction: 0xf984f178 │ │ │ │ + @ instruction: 0xf980f178 │ │ │ │ strbne r4, [r3, r5, lsl #12] │ │ │ │ andle r1, r7, r2, asr #24 │ │ │ │ strbmi r4, [r8], -sl, lsr #12 │ │ │ │ strls r4, [sl], #-1601 @ 0xfffff9bf │ │ │ │ pop {r0, r1, ip, sp, pc} │ │ │ │ @ instruction: 0x470843f0 │ │ │ │ @ instruction: 0xf1669301 │ │ │ │ - blls 0x190a88 │ │ │ │ + blls 0x190a00 │ │ │ │ ldrb r6, [r1, r4, lsl #16]! │ │ │ │ strb r2, [ip, lr, lsl #2] │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec68c04 │ │ │ │ + bl 0xfec68b8c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r4, r0, ror #31 │ │ │ │ strmi r4, [sp], -r6, lsl #12 │ │ │ │ movwls r4, #13844 @ 0x3614 │ │ │ │ - cdp2 7, 2, cr15, cr4, cr15, {1} │ │ │ │ + cdp2 7, 6, cr15, cr0, cr15, {1} │ │ │ │ cmplt r0, r3, lsl #22 │ │ │ │ strtmi r4, [r8], -r2, lsr #12 │ │ │ │ - orrcc pc, r0, r5, asr #4 │ │ │ │ + tstpcc r0, r5, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ pop {r2, ip, sp, pc} │ │ │ │ @ instruction: 0xf72f4070 │ │ │ │ - tstcs r6, r5, lsl #29 │ │ │ │ + tstcs r6, r1, asr #29 │ │ │ │ @ instruction: 0xf04fb183 │ │ │ │ @ instruction: 0xf04f32ff │ │ │ │ @ instruction: 0x463033ff │ │ │ │ strmi r9, [r8, r0, lsl #2]! │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @@ -263581,15 +263552,15 @@ │ │ │ │ @ instruction: 0xf0232003 │ │ │ │ @ instruction: 0x4604fcf1 │ │ │ │ @ instruction: 0xf123b1c0 │ │ │ │ movwcs pc, #2997 @ 0xbb5 @ │ │ │ │ subcs pc, r0, #68, 4 @ 0x40000004 │ │ │ │ andeq pc, pc, #192, 4 │ │ │ │ @ instruction: 0xf84ef165 │ │ │ │ - blt 0x5c027c │ │ │ │ + blt 0x5c0204 │ │ │ │ eorvs fp, r0, fp, lsl sl │ │ │ │ adcvs r6, r2, r3, rrx │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ @@ -263597,122 +263568,122 @@ │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ strmi r2, [r5], -r1, lsl #2 │ │ │ │ ldrmi r9, [r1], r8, lsl #30 │ │ │ │ @ instruction: 0xf77c4698 │ │ │ │ - @ instruction: 0x4606f811 │ │ │ │ + strmi pc, [r6], -sp, asr #16 │ │ │ │ eorspl pc, r6, r5, lsl #10 │ │ │ │ @ instruction: 0xf77c3030 │ │ │ │ - orrslt pc, r8, r7, lsl #17 │ │ │ │ + orrslt pc, r8, r3, asr #17 │ │ │ │ @ instruction: 0xf1062301 │ │ │ │ andcs r0, r8, #16, 2 │ │ │ │ @ instruction: 0xf0234618 │ │ │ │ @ instruction: 0xb1b8fcb7 │ │ │ │ stmdavs r3, {r1, fp, sp, lr}^ │ │ │ │ - bl 0xfedbff5c │ │ │ │ - bl 0x19d2308 │ │ │ │ + bl 0xfedbfee4 │ │ │ │ + bl 0x19d2290 │ │ │ │ strtmi r0, [r8], -r8, lsl #6 │ │ │ │ @ instruction: 0x47f0e8bd │ │ │ │ - ldmdalt r2!, {r2, r3, r4, r5, r6, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + stmdalt lr!, {r2, r3, r4, r5, r6, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ strmi r2, [r4], -r1, lsl #6 │ │ │ │ tstpeq r8, r6, lsl #2 @ p-variant is OBSOLETE │ │ │ │ ldrmi r2, [r8], -r4, lsl #4 │ │ │ │ stc2 0, cr15, [r2], #140 @ 0x8c │ │ │ │ stmdavs r2, {r4, r8, ip, sp, pc} │ │ │ │ strb r4, [r9, r3, lsr #12]! │ │ │ │ strmi r4, [r3], -r2, lsl #12 │ │ │ │ pop {r3, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf77c47f0 │ │ │ │ - svclt 0x0000b81f │ │ │ │ + svclt 0x0000b85b │ │ │ │ ldmib r3, {r1, r8, r9, sp, pc}^ │ │ │ │ @ instruction: 0xf77c2300 │ │ │ │ - svclt 0x0000b819 │ │ │ │ + svclt 0x0000b855 │ │ │ │ cdple 14, 10, cr11, cr13, cr15, {7} │ │ │ │ andeq r0, r0, r0 │ │ │ │ stmdbls r1, {r4, sl, ip, sp, pc} │ │ │ │ @ instruction: 0xf8d0b119 │ │ │ │ @ instruction: 0xf8c44290 │ │ │ │ ldclt 0, cr1, [r0], {176} @ 0xb0 │ │ │ │ - stmdalt sl, {r2, r3, r4, r5, r6, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + stmdalt r6, {r2, r3, r4, r5, r6, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ stmdbls r1, {r4, sl, ip, sp, pc} │ │ │ │ @ instruction: 0xf8d0b131 │ │ │ │ @ instruction: 0xf8c44290 │ │ │ │ ldclt 0, cr1, [r0], {176} @ 0xb0 │ │ │ │ - stmdalt r0, {r2, r3, r4, r5, r6, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + ldmdalt ip!, {r2, r3, r4, r5, r6, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ @ instruction: 0x460abc10 │ │ │ │ - @ instruction: 0xf77b460b │ │ │ │ - svclt 0x0000bffb │ │ │ │ + @ instruction: 0xf77c460b │ │ │ │ + svclt 0x0000b837 │ │ │ │ stmdbls r1, {r4, sl, ip, sp, pc} │ │ │ │ @ instruction: 0xf1b1b149 │ │ │ │ @ instruction: 0xf8d00219 │ │ │ │ svclt 0x00184290 │ │ │ │ rscscc pc, pc, #79 @ 0x4f │ │ │ │ @ instruction: 0xf8c44613 │ │ │ │ ldclt 0, cr1, [r0], {176} @ 0xb0 │ │ │ │ - svclt 0x00eaf77b │ │ │ │ + stmdalt r6!, {r2, r3, r4, r5, r6, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec68d88 │ │ │ │ + bl 0xfec68d10 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stcls 15, cr0, [r4], {240} @ 0xf0 │ │ │ │ cmplt r4, r5, lsl #12 │ │ │ │ addsne pc, r0, #13959168 @ 0xd50000 │ │ │ │ @ instruction: 0xf8c14628 │ │ │ │ pop {r4, r5, r7, lr} │ │ │ │ - @ instruction: 0xf77b4070 │ │ │ │ - @ instruction: 0xf77cbfd7 │ │ │ │ - movwcs pc, #6169 @ 0x1819 @ │ │ │ │ + @ instruction: 0xf77c4070 │ │ │ │ + @ instruction: 0xf77cb813 │ │ │ │ + movwcs pc, #6229 @ 0x1855 @ │ │ │ │ ldrmi r1, [sl], -r1, asr #28 │ │ │ │ @ instruction: 0xf0234618 │ │ │ │ teqplt r0, r7, asr #24 @ p-variant is OBSOLETE │ │ │ │ strtmi r7, [r3], -r2, lsl #16 │ │ │ │ pop {r3, r5, r9, sl, lr} │ │ │ │ - @ instruction: 0xf77b4070 │ │ │ │ - @ instruction: 0xf04fbfc7 │ │ │ │ + @ instruction: 0xf77c4070 │ │ │ │ + @ instruction: 0xf04fb803 │ │ │ │ strcs r3, [lr], #-767 @ 0xfffffd01 │ │ │ │ @ instruction: 0xe7e14613 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec68dd8 │ │ │ │ + bl 0xfec68d60 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r7], r8 │ │ │ │ @ instruction: 0x4605491a │ │ │ │ tstls r5, r9, lsl #16 │ │ │ │ tstpeq r0, pc, asr #32 @ p-variant is OBSOLETE │ │ │ │ orrlt r9, r4, sl, lsl #24 │ │ │ │ addsne pc, r0, #13959168 @ 0xd50000 │ │ │ │ adcsmi pc, r0, r1, asr #17 │ │ │ │ stmdavs r8, {r2, r4, r8, fp, lr} │ │ │ │ submi r9, r8, r5, lsl #18 │ │ │ │ tstpeq r0, pc, asr #32 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0x4628d11f │ │ │ │ pop {r0, r1, r2, ip, sp, pc} │ │ │ │ @ instruction: 0xf77b4030 │ │ │ │ - andcs fp, r0, #644 @ 0x284 │ │ │ │ + andcs fp, r0, #884 @ 0x374 │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ - @ instruction: 0xf77b2302 │ │ │ │ - movwcs pc, #36831 @ 0x8fdf @ │ │ │ │ + @ instruction: 0xf77c2302 │ │ │ │ + movwcs pc, #34843 @ 0x881b @ │ │ │ │ msreq CPSR_s, r0, lsr #3 │ │ │ │ andeq lr, r3, #13312 @ 0x3400 │ │ │ │ strls r4, [r0], #-1576 @ 0xfffff9d8 │ │ │ │ - cdp2 7, 4, cr15, cr14, cr6, {3} │ │ │ │ + cdp2 7, 8, cr15, cr10, cr6, {3} │ │ │ │ @ instruction: 0xf04fb120 │ │ │ │ strcs r3, [lr], #-767 @ 0xfffffd01 │ │ │ │ bfi r4, r3, #12, #14 │ │ │ │ andcc lr, r2, #3620864 @ 0x374000 │ │ │ │ - blt 0x5c04b0 │ │ │ │ + blt 0x5c0438 │ │ │ │ @ instruction: 0xf1a4e7d8 │ │ │ │ - svclt 0x0000f8d7 │ │ │ │ + svclt 0x0000f8d3 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ ldrbmi r2, [r0, -r1]! │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfec68e5c │ │ │ │ + bl 0xfec68de4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf72f0ff8 │ │ │ │ - @ instruction: 0xf649fcfd │ │ │ │ + @ instruction: 0xf649fd39 │ │ │ │ vorr.i32 q11, #0 @ 0x00000000 │ │ │ │ andcs r2, r4, #1543503874 @ 0x5c000002 │ │ │ │ tstcs r2, r0, lsr #2 │ │ │ │ strmi r2, [sl], -r0 │ │ │ │ cmpvs r9, r8, asr r0 │ │ │ │ andsvs r6, sl, sl, lsl r1 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ @@ -263720,25 +263691,25 @@ │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd08 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0078f8cc │ │ │ │ - blmi 0xfebfdf0c │ │ │ │ + blmi 0xfebfde94 │ │ │ │ strmi r2, [r4], -r0, lsl #2 │ │ │ │ ldrpl pc, [r6, #-1280]! @ 0xfffffb00 │ │ │ │ ldrcc r9, [r0, #-265]! @ 0xfffffef7 │ │ │ │ tstls r7, #1769472 @ 0x1b0000 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ - @ instruction: 0xff0ef77b │ │ │ │ + @ instruction: 0xff4af77b │ │ │ │ strmi r2, [r7], -r1, lsl #2 │ │ │ │ @ instruction: 0xf77b4620 │ │ │ │ - cdpne 15, 7, cr15, cr11, cr9, {0} │ │ │ │ - blcs 0xd234e8 │ │ │ │ + cdpne 15, 7, cr15, cr11, cr5, {2} │ │ │ │ + blcs 0xd23470 │ │ │ │ ldm pc, {r3, r4, r5, fp, ip, lr, pc}^ @ │ │ │ │ ldreq pc, [r1], #-19 @ 0xffffffed │ │ │ │ teqeq sl, #-1006632958 @ 0xc4000002 │ │ │ │ biceq r0, r9, #-1677721600 @ 0x9c000000 │ │ │ │ rsbeq r0, r7, #112, 6 @ 0xc0000001 │ │ │ │ cmpeq r8, #-1610612732 @ 0xa0000004 │ │ │ │ ldrshteq r0, [r7], -r7 │ │ │ │ @@ -263758,69 +263729,69 @@ │ │ │ │ eorseq r0, r7, r7, lsr r0 │ │ │ │ eorseq r0, r7, r7, lsr r0 │ │ │ │ eorseq r0, r7, r7, lsr r0 │ │ │ │ eorseq r0, r7, r7, lsr r0 │ │ │ │ eorseq r0, r7, r7, lsr r0 │ │ │ │ rsceq r0, r6, sp, ror #1 │ │ │ │ @ instruction: 0xf77b4628 │ │ │ │ - stmdacs r0, {r0, r1, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r1, r2, r3, r4, r5, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ adchi pc, r9, r0, asr #32 │ │ │ │ strmi pc, [r4, #1601]! @ 0x641 │ │ │ │ ldreq pc, [r5, #704] @ 0x2c0 │ │ │ │ tstcs r1, fp, lsr r6 │ │ │ │ - sbccc pc, r4, #1342177284 @ 0x50000004 │ │ │ │ + subcc pc, r4, #1342177284 @ 0x50000004 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ @ instruction: 0xf1a36828 │ │ │ │ - stmdavs r9!, {r0, r2, r4, r5, r6, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdavs r9!, {r0, r4, r5, r6, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ strtmi r2, [r0], -r0, lsl #4 │ │ │ │ - @ instruction: 0xf8c0f700 │ │ │ │ - mrc2 6, 6, pc, cr8, cr14, {7} │ │ │ │ + @ instruction: 0xf8fcf700 │ │ │ │ + @ instruction: 0xff14f6fe │ │ │ │ andle r2, r7, r0, lsr #30 │ │ │ │ tstls r6, r0, lsr #12 │ │ │ │ - @ instruction: 0xff28f77b │ │ │ │ + @ instruction: 0xff64f77b │ │ │ │ stmdacs r0, {r1, r2, r8, fp, ip, pc} │ │ │ │ ldrbhi pc, [r6], r0 @ │ │ │ │ @ instruction: 0xf77b4628 │ │ │ │ - strmi pc, [r7], -r7, lsr #30 │ │ │ │ + strmi pc, [r7], -r3, ror #30 │ │ │ │ @ instruction: 0xf0002800 │ │ │ │ movwcs r8, #5316 @ 0x14c4 │ │ │ │ ldrtmi r2, [r1], -r8, lsl #4 │ │ │ │ @ instruction: 0xf0234618 │ │ │ │ orrslt pc, r8, r5, asr fp @ │ │ │ │ ldrmi r6, [r8], r3, lsl #16 │ │ │ │ ldrmi r6, [pc], -r3, asr #16 │ │ │ │ @ instruction: 0xf77b4628 │ │ │ │ - movwcs pc, #7957 @ 0x1f15 @ │ │ │ │ + movwcs pc, #8017 @ 0x1f51 @ │ │ │ │ @ instruction: 0xf0002800 │ │ │ │ @ instruction: 0xf106852d │ │ │ │ andcs r0, r8, #8, 2 │ │ │ │ @ instruction: 0xf0234618 │ │ │ │ stmdacs r0, {r0, r1, r6, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ strhi pc, [ip, #-64]! @ 0xffffffc0 │ │ │ │ addsne pc, r0, #212, 16 @ 0xd40000 │ │ │ │ @ instruction: 0xf04f250e │ │ │ │ @ instruction: 0xf04f32ff │ │ │ │ @ instruction: 0x462033ff │ │ │ │ adcspl pc, r0, r1, asr #17 │ │ │ │ - mrc2 7, 5, pc, cr12, cr11, {3} │ │ │ │ + mrc2 7, 7, pc, cr8, cr11, {3} │ │ │ │ ldmdavs sl, {r0, r2, r3, r4, r6, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r7, lsl fp │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ ldrhi pc, [lr], r0, asr #32 │ │ │ │ andcs fp, r0, r9, lsl r0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ strdcs r8, [r0, -r0] │ │ │ │ stmdage lr, {r5, r9, sp} │ │ │ │ - stcl 1, cr15, [r4], #-584 @ 0xfffffdb8 │ │ │ │ + stcl 1, cr15, [r0], #-584 @ 0xfffffdb8 │ │ │ │ addscc pc, r0, #212, 16 @ 0xd40000 │ │ │ │ ldrmi r4, [r8], r8, lsr #12 │ │ │ │ - mrc2 7, 6, pc, cr14, cr11, {3} │ │ │ │ + @ instruction: 0xff1af77b │ │ │ │ movwcs r4, #5681 @ 0x1631 │ │ │ │ @ instruction: 0xf0002800 │ │ │ │ andcs r8, r8, #1895825408 @ 0x71000000 │ │ │ │ @ instruction: 0xf0234618 │ │ │ │ stmdacs r0, {r0, r2, r3, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf649d0ca │ │ │ │ vmov.i32 q11, #0 @ 0x00000000 │ │ │ │ @@ -263833,163 +263804,163 @@ │ │ │ │ ldmibvs fp, {r1, r2, r3, r9, sl, fp, sp, pc}^ │ │ │ │ andcs r9, r0, #-536870912 @ 0xe0000000 │ │ │ │ movwcs r9, #786 @ 0x312 │ │ │ │ tstls r1, #1006632960 @ 0x3c000000 │ │ │ │ movwcs r9, #787 @ 0x313 │ │ │ │ tstcs r4, #3358720 @ 0x334000 │ │ │ │ @ instruction: 0xf77b4628 │ │ │ │ - stmdacs r0, {r0, r2, r4, r5, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r4, r5, r6, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0x83aff000 │ │ │ │ andcs r2, r8, #0, 6 │ │ │ │ andcs r4, r3, r1, asr #12 │ │ │ │ - blx 0xffa4df08 │ │ │ │ + blx 0xffa4de90 │ │ │ │ adcle r2, r1, r0, lsl #16 │ │ │ │ andvs r6, r3, r3, lsr r8 │ │ │ │ subvs r6, r3, r3, ror r8 │ │ │ │ - blge 0x69f6ac │ │ │ │ + blge 0x69f634 │ │ │ │ @ instruction: 0xf1083704 │ │ │ │ adcsmi r0, r3, #8, 16 @ 0x80000 │ │ │ │ andcs sp, r0, #-2147483591 @ 0x80000039 │ │ │ │ strtmi r2, [r0], -r0, lsl #6 │ │ │ │ - mrc2 7, 2, pc, cr10, cr11, {3} │ │ │ │ + mrc2 7, 4, pc, cr6, cr11, {3} │ │ │ │ @ instruction: 0xa32ae79c │ │ │ │ movwcs lr, #2515 @ 0x9d3 │ │ │ │ @ instruction: 0xf77b4620 │ │ │ │ - @ instruction: 0xe795fe53 │ │ │ │ + ldr pc, [r5, pc, lsl #29] │ │ │ │ mvnsvs pc, #-1342177276 @ 0xb0000004 │ │ │ │ orrscs pc, r7, #192, 4 │ │ │ │ stmdbcs r0, {r0, r3, r4, fp, sp, lr} │ │ │ │ mvnhi pc, #0 │ │ │ │ andcs sl, r1, sl, lsl #18 │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ stmib sp, {r1, r3, r8, r9, ip, sp}^ │ │ │ │ @ instruction: 0xf199330c │ │ │ │ - bls 0x3d1a60 │ │ │ │ + bls 0x3d19d8 │ │ │ │ cmppmi sl, pc, asr #8 @ p-variant is OBSOLETE │ │ │ │ orrscc pc, sl, r3, asr #13 │ │ │ │ stmdals ip, {r0, r1, r3, r8, r9, sl, fp, ip, pc} │ │ │ │ movwcs pc, #7074 @ 0x1ba2 @ │ │ │ │ - blx 0x157f32 │ │ │ │ - bl 0x11deb08 │ │ │ │ + blx 0x157eba │ │ │ │ + bl 0x11dea90 │ │ │ │ vcgt.s8 , , q8 │ │ │ │ vaddw.s8 , q0, d0 │ │ │ │ @ instruction: 0x46282197 │ │ │ │ - blne 0xff6ebf38 │ │ │ │ - bl 0x19ec028 │ │ │ │ + blne 0xff6ebec0 │ │ │ │ + bl 0x19ebfb0 │ │ │ │ movwls r0, #25346 @ 0x6302 │ │ │ │ - mcr2 7, 3, pc, cr6, cr11, {3} @ │ │ │ │ + mcr2 7, 5, pc, cr2, cr11, {3} @ │ │ │ │ @ instruction: 0xf0002800 │ │ │ │ @ instruction: 0x4628839e │ │ │ │ - mcr2 7, 3, pc, cr0, cr11, {3} @ │ │ │ │ + mrc2 7, 4, pc, cr12, cr11, {3} │ │ │ │ @ instruction: 0xf0002800 │ │ │ │ movwcs r8, #1404 @ 0x57c │ │ │ │ andcs r4, r8, #51380224 @ 0x3100000 │ │ │ │ @ instruction: 0xf0232003 │ │ │ │ stmdacs r0, {r0, r1, r2, r3, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ svcge 0x004cf43f │ │ │ │ andvs r9, r7, r6, lsl #22 │ │ │ │ ldr r6, [r0, r3, asr #32]! │ │ │ │ addscs pc, r0, #212, 16 @ 0xd40000 │ │ │ │ strtmi r2, [r0], -r0, lsl #6 │ │ │ │ ldrsbtcs pc, [r0], r2 @ │ │ │ │ - mcr2 7, 0, pc, cr8, cr11, {3} @ │ │ │ │ + mcr2 7, 2, pc, cr4, cr11, {3} @ │ │ │ │ svclt 0x0000e74a │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ - blcc 0xfe7c4750 │ │ │ │ + blcc 0xfe7c46d8 │ │ │ │ andeq r0, r0, r0 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ @ instruction: 0xf77b4628 │ │ │ │ - movwcs pc, #7739 @ 0x1e3b @ │ │ │ │ + movwcs pc, #7799 @ 0x1e77 @ │ │ │ │ @ instruction: 0xf0002800 │ │ │ │ andcs r8, r8, #64, 6 │ │ │ │ @ instruction: 0x46184631 │ │ │ │ - blx 0x1bcdffc │ │ │ │ + blx 0x1bcdf84 │ │ │ │ @ instruction: 0xf43f2800 │ │ │ │ stmdavs r3, {r0, r1, r2, r5, r8, r9, sl, fp, sp, pc} │ │ │ │ ldrmi r4, [pc], -r8, lsr #12 │ │ │ │ - mcr2 7, 1, pc, cr10, cr11, {3} @ │ │ │ │ + mcr2 7, 3, pc, cr6, cr11, {3} @ │ │ │ │ strmi r2, [r5], -r1, lsl #6 │ │ │ │ @ instruction: 0xf0002800 │ │ │ │ andcs r8, r8, #1828716544 @ 0x6d000000 │ │ │ │ ldmne r1!, {r3, r4, r9, sl, lr} │ │ │ │ - blx 0x174e020 │ │ │ │ + blx 0x174dfa8 │ │ │ │ @ instruction: 0xf43f2800 │ │ │ │ stmdavs r3, {r0, r2, r4, r8, r9, sl, fp, sp, pc} │ │ │ │ movwcc r6, #6213 @ 0x1845 │ │ │ │ @ instruction: 0xf145463a │ │ │ │ strtmi r0, [r0], -r0, lsl #10 │ │ │ │ - msrcc R9_fiq, r1 │ │ │ │ + @ instruction: 0x21b1f641 │ │ │ │ tstpeq r1, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ strcc lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ stc2l 7, cr15, [r2], {255} @ 0xff │ │ │ │ @ instruction: 0xf8d4e710 │ │ │ │ @ instruction: 0x46283290 │ │ │ │ @ instruction: 0xf77b461f │ │ │ │ - movwcs pc, #7687 @ 0x1e07 @ │ │ │ │ + movwcs pc, #7747 @ 0x1e43 @ │ │ │ │ @ instruction: 0xf0002800 │ │ │ │ andcs r8, r8, #469762051 @ 0x1c000003 │ │ │ │ @ instruction: 0x46184631 │ │ │ │ - blx 0xece064 │ │ │ │ + blx 0xecdfec │ │ │ │ @ instruction: 0xf43f2800 │ │ │ │ stmdavs r3, {r0, r1, r4, r5, r6, r7, r9, sl, fp, sp, pc} │ │ │ │ ldrmi r4, [r9], r8, lsr #12 │ │ │ │ - ldc2l 7, cr15, [r6, #492]! @ 0x1ec │ │ │ │ + mrc2 7, 1, pc, cr2, cr11, {3} │ │ │ │ stmdacs r0, {r0, r8, r9, sp} │ │ │ │ strhi pc, [r4], #-0 │ │ │ │ ldrmi r2, [r8], -r8, lsl #4 │ │ │ │ @ instruction: 0xf02318b1 │ │ │ │ stmdacs r0, {r0, r2, r5, r9, fp, ip, sp, lr, pc} │ │ │ │ mcrge 4, 7, pc, cr2, cr15, {1} @ │ │ │ │ ldrsbtcc pc, [ip], r7 @ │ │ │ │ ldmib r3, {r1, fp, sp, lr}^ │ │ │ │ - bne 0xff3de468 │ │ │ │ + bne 0xff3de3f0 │ │ │ │ ldrmi r2, [sl], r1, lsl #22 │ │ │ │ movwcs fp, #7992 @ 0x1f38 │ │ │ │ addsmi r4, r3, #152, 12 @ 0x9800000 │ │ │ │ strbthi pc, [r7], #-576 @ 0xfffffdc0 @ │ │ │ │ addsne pc, r0, #212, 16 @ 0xd40000 │ │ │ │ ldrb r2, [r2], r7, lsl #10 │ │ │ │ @ instruction: 0xf1952000 │ │ │ │ - strmi pc, [r6], -pc, ror #29 │ │ │ │ + strmi pc, [r6], -fp, ror #29 │ │ │ │ @ instruction: 0xf1b1460d │ │ │ │ svclt 0x00083fff │ │ │ │ svccc 0x00fff1b0 │ │ │ │ ldrthi pc, [lr], #-0 @ │ │ │ │ @ instruction: 0x462b4632 │ │ │ │ @ instruction: 0xf77b4620 │ │ │ │ - strb pc, [r9], r7, lsl #27 @ │ │ │ │ + strb pc, [r9], r3, asr #27 @ │ │ │ │ @ instruction: 0xf77b4628 │ │ │ │ - movwcs pc, #7619 @ 0x1dc3 @ │ │ │ │ + movwcs pc, #7679 @ 0x1dff @ │ │ │ │ @ instruction: 0xf0002800 │ │ │ │ andcs r8, r8, #872415233 @ 0x34000001 │ │ │ │ @ instruction: 0x46184631 │ │ │ │ @ instruction: 0xf9f2f023 │ │ │ │ @ instruction: 0xf43f2800 │ │ │ │ stmdavs r3, {r0, r1, r2, r3, r5, r7, r9, sl, fp, sp, pc} │ │ │ │ ldrmi r4, [pc], -r8, lsr #12 │ │ │ │ - ldc2 7, cr15, [r2, #492]! @ 0x1ec │ │ │ │ + stc2l 7, cr15, [lr, #492]! @ 0x1ec │ │ │ │ strmi r2, [r0], r1, lsl #6 │ │ │ │ @ instruction: 0xf0002800 │ │ │ │ andcs r8, r8, #224, 6 @ 0x80000003 │ │ │ │ ldmne r1!, {r3, r4, r9, sl, lr} │ │ │ │ @ instruction: 0xf9e0f023 │ │ │ │ @ instruction: 0xf43f2800 │ │ │ │ stmdavs r3, {r0, r2, r3, r4, r7, r9, sl, fp, sp, pc} │ │ │ │ stmdavs r3, {r0, r3, r4, r7, r9, sl, lr}^ │ │ │ │ @ instruction: 0x46284698 │ │ │ │ - ldc2 7, cr15, [lr, #492] @ 0x1ec │ │ │ │ + ldc2l 7, cr15, [sl, #492] @ 0x1ec │ │ │ │ stmdacs r0, {r0, r8, r9, sp} │ │ │ │ strhi pc, [r7], #0 │ │ │ │ @ instruction: 0xf1062208 │ │ │ │ @ instruction: 0x46180110 │ │ │ │ @ instruction: 0xf9ccf023 │ │ │ │ @ instruction: 0xf43f2800 │ │ │ │ stmdavs r3, {r0, r3, r7, r9, sl, fp, sp, pc} │ │ │ │ ldrmi r4, [sl], r8, lsr #12 │ │ │ │ - stc2 7, cr15, [ip, #492] @ 0x1ec │ │ │ │ + stc2l 7, cr15, [r8, #492] @ 0x1ec │ │ │ │ stmdacs r0, {r0, r2, r9, sl, lr} │ │ │ │ strhi pc, [r0], #0 │ │ │ │ @ instruction: 0xf1062301 │ │ │ │ andcs r0, r8, #24, 2 │ │ │ │ @ instruction: 0xf0234618 │ │ │ │ stmdacs r0, {r0, r3, r4, r5, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ mrcge 4, 3, APSR_nzcv, cr6, cr15, {1} │ │ │ │ @@ -263997,290 +263968,290 @@ │ │ │ │ strtmi r3, [r0], -r1, lsl #4 │ │ │ │ movweq pc, #323 @ 0x143 @ │ │ │ │ streq pc, [r1, #-281] @ 0xfffffee7 │ │ │ │ streq pc, [r0], -r8, asr #2 │ │ │ │ @ instruction: 0xf8cd9204 │ │ │ │ ldrtmi sl, [sl], -r8 │ │ │ │ @ instruction: 0xf6419305 │ │ │ │ - vaddw.s8 , q0, d25 │ │ │ │ + vsra.s64 d18, d17, #64 │ │ │ │ stmib sp, {r0, r4, r8}^ │ │ │ │ @ instruction: 0xf7ff5600 │ │ │ │ @ instruction: 0xe669fb9b │ │ │ │ @ instruction: 0xf77b4628 │ │ │ │ - movwcs pc, #7523 @ 0x1d63 @ │ │ │ │ + movwcs pc, #7583 @ 0x1d9f @ │ │ │ │ @ instruction: 0xf0002800 │ │ │ │ andcs r8, r8, #-1275068416 @ 0xb4000000 │ │ │ │ @ instruction: 0x46184631 │ │ │ │ @ instruction: 0xf992f023 │ │ │ │ @ instruction: 0xf43f2800 │ │ │ │ stmdavs r3, {r0, r1, r2, r3, r6, r9, sl, fp, sp, pc} │ │ │ │ ldrmi r4, [pc], -r8, lsr #12 │ │ │ │ - ldc2l 7, cr15, [r2, #-492] @ 0xfffffe14 │ │ │ │ + stc2 7, cr15, [lr, #492] @ 0x1ec │ │ │ │ strmi r2, [r5], -r1, lsl #6 │ │ │ │ @ instruction: 0xf0002800 │ │ │ │ andcs r8, r8, #201326593 @ 0xc000001 │ │ │ │ ldmne r1!, {r3, r4, r9, sl, lr} │ │ │ │ @ instruction: 0xf980f023 │ │ │ │ @ instruction: 0xf43f2800 │ │ │ │ stmdavs r3, {r0, r2, r3, r4, r5, r9, sl, fp, sp, pc} │ │ │ │ movwcc r6, #6213 @ 0x1845 │ │ │ │ @ instruction: 0xf145463a │ │ │ │ strtmi r0, [r0], -r0, lsl #10 │ │ │ │ - msrcc R9_fiq, r1 │ │ │ │ + @ instruction: 0x21b1f641 │ │ │ │ tstpeq r1, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ strcc lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ - blx 0x7d0166 │ │ │ │ + blx 0x7d00ee │ │ │ │ @ instruction: 0x4628e638 │ │ │ │ - ldc2 7, cr15, [r2, #-492]! @ 0xfffffe14 │ │ │ │ + stc2l 7, cr15, [lr, #-492]! @ 0xfffffe14 │ │ │ │ strmi r2, [r7], -r1, lsl #6 │ │ │ │ @ instruction: 0xf0002800 │ │ │ │ andcs r8, r8, #1342177294 @ 0x5000000e │ │ │ │ @ instruction: 0x46184631 │ │ │ │ @ instruction: 0xf960f023 │ │ │ │ @ instruction: 0xf43f2800 │ │ │ │ stmdavs r3, {r0, r2, r3, r4, r9, sl, fp, sp, pc} │ │ │ │ ldrmi r6, [r8], r6, asr #16 │ │ │ │ @ instruction: 0xf77b4628 │ │ │ │ - svceq 0x00f2fd1f │ │ │ │ + svceq 0x00f2fd5b │ │ │ │ @ instruction: 0xf47f2800 │ │ │ │ - b 0x14fdb94 │ │ │ │ + b 0x14fdb1c │ │ │ │ @ instruction: 0xe67972d8 │ │ │ │ @ instruction: 0xf77b4620 │ │ │ │ - ldc 13, cr15, [pc, #100] @ 0x112210 │ │ │ │ + ldc 13, cr15, [pc, #340] @ 0x112288 │ │ │ │ vmovne.8 d19[2], r7 │ │ │ │ subsvs pc, r0, #76546048 @ 0x4900000 │ │ │ │ addscs pc, r7, #192, 4 │ │ │ │ @ instruction: 0xf6414620 │ │ │ │ - vbic.i32 , #13 @ 0x0000000d │ │ │ │ + vaddw.s8 , q0, d5 │ │ │ │ stc 1, cr0, [sp, #68] @ 0x44 │ │ │ │ @ instruction: 0xf7fe7b00 │ │ │ │ @ instruction: 0xe607fef9 │ │ │ │ @ instruction: 0xf77b4628 │ │ │ │ - movwcs pc, #7425 @ 0x1d01 @ │ │ │ │ + movwcs pc, #7485 @ 0x1d3d @ │ │ │ │ @ instruction: 0xf0002800 │ │ │ │ andcs r8, r8, #16, 4 │ │ │ │ @ instruction: 0x46184631 │ │ │ │ @ instruction: 0xf930f023 │ │ │ │ @ instruction: 0xf43f2800 │ │ │ │ stmdavs r3, {r0, r2, r3, r5, r6, r7, r8, sl, fp, sp, pc} │ │ │ │ ldrmi r4, [r8], r8, lsr #12 │ │ │ │ - ldc2l 7, cr15, [r0], #492 @ 0x1ec │ │ │ │ + stc2 7, cr15, [ip, #-492]! @ 0xfffffe14 │ │ │ │ stmdacs r0, {r0, r8, r9, sp} │ │ │ │ msrhi CPSR_fx, #0 │ │ │ │ ldrmi r2, [r8], -r8, lsl #4 │ │ │ │ @ instruction: 0xf02318b1 │ │ │ │ stmdacs r0, {r0, r1, r2, r3, r4, r8, fp, ip, sp, lr, pc} │ │ │ │ ldclge 4, cr15, [ip, #252] @ 0xfc │ │ │ │ strtmi r6, [r8], -r3, lsl #16 │ │ │ │ @ instruction: 0xf77b461f │ │ │ │ - @ instruction: 0x4605fcdf │ │ │ │ + @ instruction: 0x4605fd1b │ │ │ │ @ instruction: 0xf0002800 │ │ │ │ movwcs r8, #5026 @ 0x13a2 │ │ │ │ tstpeq r0, r6, lsl #2 @ p-variant is OBSOLETE │ │ │ │ ldrmi r2, [r8], -r8, lsl #4 │ │ │ │ @ instruction: 0xf90cf023 │ │ │ │ @ instruction: 0xf43f2800 │ │ │ │ stmdavs r3, {r0, r3, r6, r7, r8, sl, fp, sp, pc} │ │ │ │ ldrmi r6, [r9], r6, asr #16 │ │ │ │ cdp2 1, 12, cr15, cr14, cr7, {2} │ │ │ │ @ instruction: 0xf19a4605 │ │ │ │ - rscslt pc, sl, #1, 26 @ 0x40 │ │ │ │ + rscslt pc, sl, #64768 @ 0xfd00 │ │ │ │ andls r4, r0, fp, lsr #12 │ │ │ │ tstcs r1, r1, lsl #4 │ │ │ │ vadd.i8 d26, d5, d9 │ │ │ │ - vrshr.s64 d19, d20, #64 │ │ │ │ + vmvn.i32 d19, #1024 @ 0x00000400 │ │ │ │ @ instruction: 0xf1a3022e │ │ │ │ vmovne.16 d5[1], pc │ │ │ │ strcc sp, [r1, #-2826] @ 0xfffff4f6 │ │ │ │ - b 0x14e3908 │ │ │ │ - bl 0x1eaf1fc │ │ │ │ + b 0x14e3890 │ │ │ │ + bl 0x1eaf184 │ │ │ │ @ instruction: 0xf0800303 │ │ │ │ stmdals r9, {r0, r3, r5, r6, r7, r8, r9, pc} │ │ │ │ - blx 0xff1ce8b6 │ │ │ │ + blx 0xff0ce83e │ │ │ │ rscscc pc, pc, #79 @ 0x4f │ │ │ │ mvnscc pc, #79 @ 0x4f │ │ │ │ strtmi lr, [r8], -sp, lsl #12 │ │ │ │ - stc2 7, cr15, [r8], #492 @ 0x1ec │ │ │ │ + stc2l 7, cr15, [r4], #492 @ 0x1ec │ │ │ │ stmdacs r0, {r0, r8, r9, sp} │ │ │ │ subshi pc, r2, #0 │ │ │ │ ldrtmi r2, [r1], -r8, lsl #4 │ │ │ │ @ instruction: 0xf0234618 │ │ │ │ stmdacs r0, {r0, r1, r2, r4, r6, r7, fp, ip, sp, lr, pc} │ │ │ │ ldcge 4, cr15, [r4, #252] @ 0xfc │ │ │ │ strtmi r6, [r0], -r5, lsl #16 │ │ │ │ - ldc2 7, cr15, [ip], {123} @ 0x7b │ │ │ │ - eorcc pc, r9, #68157440 @ 0x4100000 │ │ │ │ + ldc2l 7, cr15, [r8], {123} @ 0x7b │ │ │ │ + adcscs pc, r1, #68157440 @ 0x4100000 │ │ │ │ andseq pc, r1, #192, 4 │ │ │ │ smlaltbeq pc, r0, r0, r1 @ │ │ │ │ tstls r0, fp, lsr #12 │ │ │ │ @ instruction: 0xf6414620 │ │ │ │ - vmla.f d19, d16, d1[3] │ │ │ │ + vorr.i32 , #5 @ 0x00000005 │ │ │ │ @ instruction: 0xf7ff0111 │ │ │ │ str pc, [fp, #2241] @ 0x8c1 │ │ │ │ @ instruction: 0xf77b4628 │ │ │ │ - movwcs pc, #7301 @ 0x1c85 @ │ │ │ │ + movwcs pc, #7361 @ 0x1cc1 @ │ │ │ │ @ instruction: 0xf0002800 │ │ │ │ andcs r8, r8, #-2147483609 @ 0x80000027 │ │ │ │ @ instruction: 0x46184631 │ │ │ │ @ instruction: 0xf8b4f023 │ │ │ │ @ instruction: 0xf43f2800 │ │ │ │ stmdavs r3, {r0, r4, r5, r6, r8, sl, fp, sp, pc} │ │ │ │ ldrmi r4, [pc], -r8, lsr #12 │ │ │ │ - ldc2l 7, cr15, [r4], #-492 @ 0xfffffe14 │ │ │ │ + ldc2 7, cr15, [r0], #492 @ 0x1ec │ │ │ │ strmi r2, [r5], -r1, lsl #6 │ │ │ │ @ instruction: 0xf0002800 │ │ │ │ andcs r8, r8, #536870924 @ 0x2000000c │ │ │ │ ldmne r1!, {r3, r4, r9, sl, lr} │ │ │ │ @ instruction: 0xf8a2f023 │ │ │ │ @ instruction: 0xf43f2800 │ │ │ │ stmdavs r3, {r0, r1, r2, r3, r4, r6, r8, sl, fp, sp, pc} │ │ │ │ tstcs r0, r5, asr #16 │ │ │ │ tstls r2, sl, lsr r6 │ │ │ │ @ instruction: 0xf6414620 │ │ │ │ - vbic.i32 d19, #13 @ 0x0000000d │ │ │ │ + vmla.f d18, d16, d1[1] │ │ │ │ stmib sp, {r0, r4, r8}^ │ │ │ │ @ instruction: 0xf7fe3500 │ │ │ │ ldrb pc, [fp, #-4017] @ 0xfffff04f @ │ │ │ │ @ instruction: 0xf91af023 │ │ │ │ vmull.p8 , d0, d5 │ │ │ │ - b 0x14f2ca4 │ │ │ │ - bmi 0x1d316c8 │ │ │ │ + b 0x14f2c2c │ │ │ │ + bmi 0x1d31650 │ │ │ │ @ instruction: 0x46204633 │ │ │ │ - tstpcc r5, r1, asr #12 @ p-variant is OBSOLETE │ │ │ │ + orrscs pc, sp, r1, asr #12 │ │ │ │ tstpeq r1, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0x5c00e9cd │ │ │ │ mrc2 7, 7, pc, cr12, cr14, {7} │ │ │ │ - ldc 5, cr14, [pc, #288] @ 0x11246c │ │ │ │ + ldc 5, cr14, [pc, #288] @ 0x1123f4 │ │ │ │ ldrtmi r7, [r3], -r8, ror #22 │ │ │ │ strtmi r4, [r0], -r8, ror #20 │ │ │ │ - tstpcc r5, r1, asr #12 @ p-variant is OBSOLETE │ │ │ │ + orrscs pc, sp, r1, asr #12 │ │ │ │ tstpeq r1, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ - blvc 0x14d994 │ │ │ │ + blvc 0x14d91c │ │ │ │ mcr2 7, 7, pc, cr14, cr14, {7} @ │ │ │ │ @ instruction: 0xf195e53a │ │ │ │ - @ instruction: 0xf648f84f │ │ │ │ + @ instruction: 0xf648f84b │ │ │ │ @ instruction: 0xf6c631ad │ │ │ │ @ instruction: 0x17c201db │ │ │ │ movwne pc, #2945 @ 0xb81 @ │ │ │ │ - bl 0xff1a3bfc │ │ │ │ + bl 0xff1a3b84 │ │ │ │ ldrbne r3, [r3, r3, lsr #4] │ │ │ │ - blx 0xffb50172 │ │ │ │ - strtmi lr, [r8], -sl, lsr #10 │ │ │ │ stc2 7, cr15, [r4], #-492 @ 0xfffffe14 │ │ │ │ + strtmi lr, [r8], -sl, lsr #10 │ │ │ │ + stc2l 7, cr15, [r0], #-492 @ 0xfffffe14 │ │ │ │ stmdacs r0, {r0, r8, r9, sp} │ │ │ │ mvnshi pc, r0 │ │ │ │ ldrtmi r2, [r1], -r8, lsl #4 │ │ │ │ @ instruction: 0xf0234618 │ │ │ │ stmdacs r0, {r0, r1, r4, r6, fp, ip, sp, lr, pc} │ │ │ │ ldcge 4, cr15, [r0, #-252] @ 0xffffff04 │ │ │ │ @ instruction: 0xf6416802 │ │ │ │ - vorr.i32 , #13 @ 0x0000000d │ │ │ │ + vmla.f d18, d16, d1[5] │ │ │ │ @ instruction: 0x46200111 │ │ │ │ @ instruction: 0xffe8f7fe │ │ │ │ @ instruction: 0x4628e512 │ │ │ │ - stc2 7, cr15, [ip], {123} @ 0x7b │ │ │ │ + mcrr2 7, 7, pc, r8, cr11 @ │ │ │ │ stmdacs r0, {r0, r8, r9, sp} │ │ │ │ msrhi CPSR_fsxc, r0 │ │ │ │ ldrtmi r2, [r1], -r8, lsl #4 │ │ │ │ @ instruction: 0xf0234618 │ │ │ │ stmdacs r0, {r0, r1, r3, r4, r5, fp, ip, sp, lr, pc} │ │ │ │ ldclge 4, cr15, [r8], #252 @ 0xfc │ │ │ │ strtmi r6, [r8], -r3, lsl #16 │ │ │ │ @ instruction: 0xf77b461f │ │ │ │ - movwcs pc, #7163 @ 0x1bfb @ │ │ │ │ + movwcs pc, #7223 @ 0x1c37 @ │ │ │ │ @ instruction: 0xf0002800 │ │ │ │ andcs r8, r8, #84, 4 @ 0x40000005 │ │ │ │ ldmne r1!, {r3, r4, r9, sl, lr} │ │ │ │ @ instruction: 0xf82af023 │ │ │ │ @ instruction: 0xf43f2800 │ │ │ │ stmdavs r3, {r0, r1, r2, r5, r6, r7, sl, fp, sp, pc} │ │ │ │ ldrmi r4, [r8], r8, lsr #12 │ │ │ │ - blx 0xffbd01ee │ │ │ │ + stc2 7, cr15, [r6], #-492 @ 0xfffffe14 │ │ │ │ stmdacs r0, {r0, r2, r9, sl, lr} │ │ │ │ adcshi pc, fp, #0 │ │ │ │ @ instruction: 0xf1062301 │ │ │ │ andcs r0, r8, #16, 2 │ │ │ │ @ instruction: 0xf0234618 │ │ │ │ stmdacs r0, {r0, r1, r2, r4, fp, ip, sp, lr, pc} │ │ │ │ ldclge 4, cr15, [r4], {63} @ 0x3f │ │ │ │ stmdavs r5, {r0, fp, sp, lr}^ │ │ │ │ strbmi r9, [r3], -r0, lsl #2 │ │ │ │ @ instruction: 0x4620463a │ │ │ │ - orrscs pc, r9, r1, asr #12 │ │ │ │ + msrcs R9_usr, r1 │ │ │ │ tstpeq r1, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf7fe9501 │ │ │ │ ldrb pc, [r1], #3675 @ 0xe5b @ │ │ │ │ @ instruction: 0xf77b4628 │ │ │ │ - movwcs pc, #7115 @ 0x1bcb @ │ │ │ │ + movwcs pc, #7175 @ 0x1c07 @ │ │ │ │ @ instruction: 0xf0002800 │ │ │ │ andcs r8, r8, #1073741866 @ 0x4000002a │ │ │ │ @ instruction: 0x46184631 │ │ │ │ @ instruction: 0xfffaf022 │ │ │ │ @ instruction: 0xf43f2800 │ │ │ │ stmdavs r2, {r0, r1, r2, r4, r5, r7, sl, fp, sp, pc} │ │ │ │ - msrcc R9_fiq, r1 │ │ │ │ + @ instruction: 0x21b1f641 │ │ │ │ tstpeq r1, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf7fe4620 │ │ │ │ ldrt pc, [r9], #3399 @ 0xd47 @ │ │ │ │ @ instruction: 0xf77b4628 │ │ │ │ - movwcs pc, #7091 @ 0x1bb3 @ │ │ │ │ + movwcs pc, #7151 @ 0x1bef @ │ │ │ │ @ instruction: 0xf0002800 │ │ │ │ andcs r8, r8, #-1073741786 @ 0xc0000026 │ │ │ │ @ instruction: 0x46184631 │ │ │ │ @ instruction: 0xffe2f022 │ │ │ │ @ instruction: 0xf43f2800 │ │ │ │ stmdavs r3, {r0, r1, r2, r3, r4, r7, sl, fp, sp, pc} │ │ │ │ ldrmi r4, [pc], -r8, lsr #12 │ │ │ │ - blx 0xfe9d027e │ │ │ │ + blx 0xff8d0206 │ │ │ │ stmdacs r0, {r0, r8, r9, sp} │ │ │ │ orrshi pc, lr, r0 │ │ │ │ ldrmi r2, [r8], -r8, lsl #4 │ │ │ │ @ instruction: 0xf02218b1 │ │ │ │ stmdacs r0, {r0, r4, r6, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ stcge 4, cr15, [lr], {63} @ 0x3f │ │ │ │ strtmi r6, [r8], -r3, lsl #16 │ │ │ │ @ instruction: 0xf77b4698 │ │ │ │ - @ instruction: 0x4605fb91 │ │ │ │ + strmi pc, [r5], -sp, asr #23 │ │ │ │ @ instruction: 0xf0002800 │ │ │ │ movwcs r8, #4718 @ 0x126e │ │ │ │ tstpeq r0, r6, lsl #2 @ p-variant is OBSOLETE │ │ │ │ ldrmi r2, [r8], -r8, lsl #4 │ │ │ │ @ instruction: 0xffbef022 │ │ │ │ @ instruction: 0xf43f2800 │ │ │ │ stmdavs r1, {r0, r1, r3, r4, r5, r6, sl, fp, sp, pc} │ │ │ │ tstls r0, r5, asr #16 │ │ │ │ ldrtmi r4, [sl], -r3, asr #12 │ │ │ │ @ instruction: 0xf6414620 │ │ │ │ - vsra.s64 d18, d9, #64 │ │ │ │ + vaddw.s8 q9, q0, d17 │ │ │ │ strls r0, [r1, #-273] @ 0xfffffeef │ │ │ │ mcr2 7, 5, pc, cr4, cr14, {7} @ │ │ │ │ svclt 0x0000e478 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r0, r0 │ │ │ │ addseq r9, r7, #96, 28 @ 0x600 │ │ │ │ @ instruction: 0xf77b4628 │ │ │ │ - movwcs pc, #7019 @ 0x1b6b @ │ │ │ │ + movwcs pc, #7079 @ 0x1ba7 @ │ │ │ │ @ instruction: 0xf0002800 │ │ │ │ andcs r8, r8, #152 @ 0x98 │ │ │ │ @ instruction: 0x46184631 │ │ │ │ @ instruction: 0xff9af022 │ │ │ │ @ instruction: 0xf43f2800 │ │ │ │ stmdavs r3, {r0, r1, r2, r4, r6, sl, fp, sp, pc} │ │ │ │ ldrmi r4, [r8], r8, lsr #12 │ │ │ │ - blx 0x17d030e │ │ │ │ + blx 0xfe6d0296 │ │ │ │ strmi r2, [r2], r1, lsl #6 │ │ │ │ @ instruction: 0xf0002800 │ │ │ │ andcs r8, r8, #188, 2 @ 0x2f │ │ │ │ ldmne r1!, {r3, r4, r9, sl, lr} │ │ │ │ @ instruction: 0xff88f022 │ │ │ │ @ instruction: 0xf43f2800 │ │ │ │ stmdavs r3, {r0, r2, r6, sl, fp, sp, pc} │ │ │ │ stmdavs r3, {r0, r3, r4, r7, r9, sl, lr}^ │ │ │ │ @ instruction: 0x4628469a │ │ │ │ - blx 0x12d0336 │ │ │ │ + blx 0xfe1d02be │ │ │ │ stmdacs r0, {r0, r2, r9, sl, lr} │ │ │ │ bichi pc, r0, r0 │ │ │ │ @ instruction: 0xf1062301 │ │ │ │ andcs r0, r8, #16, 2 │ │ │ │ @ instruction: 0xf0224618 │ │ │ │ stmdacs r0, {r0, r1, r4, r5, r6, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ ldcge 4, cr15, [r0], #-252 @ 0xffffff04 │ │ │ │ @@ -264291,34 +264262,34 @@ │ │ │ │ @ instruction: 0xf43f2800 │ │ │ │ @ instruction: 0xf1b9ac25 │ │ │ │ @ instruction: 0xf17a0f0c │ │ │ │ svclt 0x00240300 │ │ │ │ @ instruction: 0xf8d42516 │ │ │ │ @ instruction: 0xf4bf1290 │ │ │ │ vfma.f32 d26, d5, d14 │ │ │ │ - vsra.s64 d19, d8, #64 │ │ │ │ + vorr.i32 d19, #8 @ 0x00000008 │ │ │ │ @ instruction: 0xf192012e │ │ │ │ - strmi pc, [r1], -sp, lsr #19 │ │ │ │ + strmi pc, [r1], -r9, lsr #19 │ │ │ │ @ instruction: 0xf0402800 │ │ │ │ @ instruction: 0xf1b9827f │ │ │ │ @ instruction: 0xf17a0f04 │ │ │ │ movwle r0, #25344 @ 0x6300 │ │ │ │ svceq 0x0008f1b9 │ │ │ │ movweq pc, #378 @ 0x17a @ │ │ │ │ shasxmi fp, r9, r4 │ │ │ │ tstls r6, r2, lsl #2 │ │ │ │ - ldc2l 7, cr15, [r0, #192] @ 0xc0 │ │ │ │ + mcr2 7, 0, pc, cr12, cr0, {1} @ │ │ │ │ stmdbls r6, {r0, r2, r9, sl, lr} │ │ │ │ - mcr2 7, 1, pc, cr2, cr0, {1} @ │ │ │ │ + mrc2 7, 2, pc, cr14, cr0, {1} │ │ │ │ strbne r4, [fp, sl, lsr #12]! │ │ │ │ strmi lr, [r3], -r5, ror #8 │ │ │ │ ldrtmi r2, [r9], -r4, lsl #4 │ │ │ │ @ instruction: 0xf0222003 │ │ │ │ stmdacs r0, {r0, r2, r4, r5, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ - blge 0xffdcf6dc │ │ │ │ + blge 0xffdcf664 │ │ │ │ andvs r6, r3, r3, lsr r8 │ │ │ │ andcs lr, r4, #80, 8 @ 0x50000000 │ │ │ │ @ instruction: 0x46184631 │ │ │ │ @ instruction: 0xff2af022 │ │ │ │ @ instruction: 0xf47f2800 │ │ │ │ @ instruction: 0xf7ffacc0 │ │ │ │ andcs fp, r4, #234496 @ 0x39400 │ │ │ │ @@ -264339,151 +264310,151 @@ │ │ │ │ andcs fp, r4, #203776 @ 0x31c00 │ │ │ │ @ instruction: 0x46184631 │ │ │ │ @ instruction: 0xff02f022 │ │ │ │ @ instruction: 0xf47f2800 │ │ │ │ @ instruction: 0xf7ffaf68 │ │ │ │ @ instruction: 0x9007bbbd │ │ │ │ @ instruction: 0xf77b4628 │ │ │ │ - stmdacs r0, {r0, r6, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r2, r3, r4, r5, r6, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ mvnhi pc, r0 │ │ │ │ andcs r9, r8, #7168 @ 0x1c00 │ │ │ │ andcs r4, r3, r1, lsr r6 │ │ │ │ cdp2 0, 15, cr15, cr0, cr2, {1} │ │ │ │ @ instruction: 0xf43f2800 │ │ │ │ - blls 0x2fd520 │ │ │ │ + blls 0x2fd4a8 │ │ │ │ subvs r6, r3, r7 │ │ │ │ @ instruction: 0xf77b4628 │ │ │ │ - stmdacs r0, {r0, r1, r2, r3, r5, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r1, r3, r5, r6, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ mvnshi pc, r0 │ │ │ │ movwcs r2, #520 @ 0x208 │ │ │ │ @ instruction: 0x200318b1 │ │ │ │ cdp2 0, 13, cr15, cr14, cr2, {1} │ │ │ │ @ instruction: 0xf43f2800 │ │ │ │ - bls 0x2bd4fc │ │ │ │ + bls 0x2bd484 │ │ │ │ andvs r2, r2, r0, lsl #6 │ │ │ │ @ instruction: 0xf7ff6043 │ │ │ │ stmdage sl, {r1, r2, r3, r4, r5, r6, r7, r8, r9, fp, ip, sp, pc} │ │ │ │ smlabtne sl, sp, r9, lr │ │ │ │ smlabtne ip, sp, r9, lr │ │ │ │ - stc2 1, cr15, [lr], {149} @ 0x95 │ │ │ │ + stc2 1, cr15, [sl], {149} @ 0x95 │ │ │ │ andne lr, ip, #3620864 @ 0x374000 │ │ │ │ mcrrmi 4, 4, pc, sl, cr15 @ │ │ │ │ ldccc 6, cr15, [sl], {195} @ 0xc3 │ │ │ │ cmpeq r0, fp, asr #2 │ │ │ │ - b 0x1119028 │ │ │ │ - bl 0x192aa04 │ │ │ │ + b 0x1118fb0 │ │ │ │ + bl 0x192a98c │ │ │ │ ldmne fp, {r1}^ │ │ │ │ ldmne fp, {r6, r8, lr}^ │ │ │ │ ldmdane fp, {r6, r8, lr}^ │ │ │ │ vmlseq.f64 d14, d0, d2 │ │ │ │ stmdbls fp, {r1, r3, r9, fp, ip, pc} │ │ │ │ @ instruction: 0x0eceea4f │ │ │ │ vnmlavc.f32 s29, s6, s28 │ │ │ │ - blx 0xfe992a4e │ │ │ │ + blx 0xfe9929d6 │ │ │ │ ldmne r2, {r2, r3, sp}^ │ │ │ │ tstpeq r1, ip, lsl #22 @ p-variant is OBSOLETE │ │ │ │ movweq lr, #60225 @ 0xeb41 │ │ │ │ - bllt 0x1106ec │ │ │ │ + bllt 0x110674 │ │ │ │ ldrtmi r2, [r1], -r4, lsl #4 │ │ │ │ @ instruction: 0xf0224618 │ │ │ │ stmdacs r0, {r0, r2, r5, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ ldcge 4, cr15, [r3], #508 @ 0x1fc │ │ │ │ - bllt 0x1950700 │ │ │ │ + bllt 0x1950688 │ │ │ │ ldrmi r2, [r8], -r4, lsl #4 │ │ │ │ cdp2 0, 9, cr15, cr12, cr2, {1} │ │ │ │ @ instruction: 0xf47f2800 │ │ │ │ @ instruction: 0xf7ffab8e │ │ │ │ movwcs fp, #6999 @ 0x1b57 │ │ │ │ ldrtmi r2, [r1], -r4, lsl #4 │ │ │ │ @ instruction: 0xf0224618 │ │ │ │ stmdacs r0, {r0, r4, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ - blge 0x14cf824 │ │ │ │ + blge 0x14cf7ac │ │ │ │ ldrmi r6, [r8], r3, lsl #16 │ │ │ │ - bllt 0xfd072c │ │ │ │ + bllt 0xfd06b4 │ │ │ │ ldrtmi r2, [r1], -r4, lsl #4 │ │ │ │ @ instruction: 0xf0224618 │ │ │ │ stmdacs r0, {r0, r2, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ stcge 4, cr15, [lr, #508]! @ 0x1fc │ │ │ │ - bllt 0x1150740 │ │ │ │ + bllt 0x11506c8 │ │ │ │ andcs r4, r4, #51380224 @ 0x3100000 │ │ │ │ @ instruction: 0xf0224618 │ │ │ │ stmdacs r0, {r0, r1, r3, r4, r5, r6, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ - blge 0xf4f850 │ │ │ │ + blge 0xf4f7d8 │ │ │ │ ldrtmi r6, [lr], -r3, lsl #16 │ │ │ │ ldr r4, [r9, #-1688] @ 0xfffff968 │ │ │ │ ldrtmi r2, [r1], -r4, lsl #4 │ │ │ │ @ instruction: 0xf0224618 │ │ │ │ stmdacs r0, {r0, r1, r2, r3, r5, r6, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ ldcge 4, cr15, [r9], #-508 @ 0xfffffe04 │ │ │ │ - bllt 0xbd076c │ │ │ │ + bllt 0xbd06f4 │ │ │ │ ldrtmi r2, [r1], -r4, lsl #4 │ │ │ │ @ instruction: 0xf0224618 │ │ │ │ stmdacs r0, {r0, r2, r5, r6, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ ldclge 4, cr15, [r3], {127} @ 0x7f │ │ │ │ - bllt 0x950780 │ │ │ │ + bllt 0x950708 │ │ │ │ ldrtmi r2, [r1], -r4, lsl #4 │ │ │ │ @ instruction: 0xf0224618 │ │ │ │ stmdacs r0, {r0, r1, r3, r4, r6, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ mcrge 4, 0, pc, cr8, cr15, {3} @ │ │ │ │ - bllt 0x6d0794 │ │ │ │ + bllt 0x6d071c │ │ │ │ ldrtmi r2, [r1], -r4, lsl #4 │ │ │ │ @ instruction: 0xf0224618 │ │ │ │ stmdacs r0, {r0, r4, r6, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ mrcge 4, 2, APSR_nzcv, cr7, cr15, {3} │ │ │ │ - bllt 0x4507a8 │ │ │ │ + bllt 0x450730 │ │ │ │ ldrtmi r2, [r1], -r4, lsl #4 │ │ │ │ @ instruction: 0xf0224618 │ │ │ │ stmdacs r0, {r0, r1, r2, r6, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ mcrge 4, 3, pc, cr5, cr15, {3} @ │ │ │ │ - bllt 0x1d07bc │ │ │ │ + bllt 0x1d0744 │ │ │ │ andcs r1, r4, #3136 @ 0xc40 │ │ │ │ @ instruction: 0xf0224618 │ │ │ │ stmdacs r0, {r0, r2, r3, r4, r5, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ - bge 0xfffcf8cc │ │ │ │ + bge 0xfffcf854 │ │ │ │ ldrt r6, [ip], #2051 @ 0x803 │ │ │ │ ldrmi r2, [r8], -r4, lsl #4 │ │ │ │ @ instruction: 0xf02218b1 │ │ │ │ stmdacs r0, {r0, r1, r4, r5, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ mcrge 4, 3, pc, cr2, cr15, {3} @ │ │ │ │ - blt 0xffcd07e4 │ │ │ │ + blt 0xffcd076c │ │ │ │ ldmib r3, {r2, r4, r6, r7, r8, r9, sp, pc}^ │ │ │ │ strtmi r2, [r0], -r0, lsl #6 │ │ │ │ - @ instruction: 0xf9b0f77b │ │ │ │ - blt 0xffdd07f4 │ │ │ │ + @ instruction: 0xf9ecf77b │ │ │ │ + blt 0xffdd077c │ │ │ │ ldrmi r2, [r8], -r4, lsl #4 │ │ │ │ @ instruction: 0xf02218b1 │ │ │ │ stmdacs r0, {r0, r5, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ - blge 0x4fa04 │ │ │ │ - blt 0xff850808 │ │ │ │ + blge 0x4f98c │ │ │ │ + blt 0xff850790 │ │ │ │ andcs r1, r4, #3136 @ 0xc40 │ │ │ │ @ instruction: 0xf0224618 │ │ │ │ stmdacs r0, {r0, r1, r2, r4, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ - bge 0xff64f918 │ │ │ │ + bge 0xff64f8a0 │ │ │ │ vsubw.s8 q9, q0, d22 │ │ │ │ stmdavs r4, {r1, r8, r9} │ │ │ │ svclt 0x00082f00 │ │ │ │ mulle r0, r8, r5 │ │ │ │ strtmi r2, [r0], -r1, lsl #8 │ │ │ │ - blx 0x14504f0 │ │ │ │ + blx 0xfe350478 │ │ │ │ @ instruction: 0xf1724620 │ │ │ │ - andcs pc, r4, #13120 @ 0x3340 │ │ │ │ + andcs pc, r4, #12864 @ 0x3240 │ │ │ │ ldmne r1!, {r3, r4, r9, sl, lr} │ │ │ │ cdp2 0, 0, cr15, cr0, cr2, {1} │ │ │ │ @ instruction: 0xf43f2800 │ │ │ │ stmdavs r3, {r0, r2, r3, r4, r5, r7, r9, fp, sp, pc} │ │ │ │ strt r4, [r0], #-1689 @ 0xfffff967 │ │ │ │ ldrmi r2, [r8], -r4, lsl #4 │ │ │ │ @ instruction: 0xf02218b1 │ │ │ │ stmdacs r0, {r0, r2, r4, r5, r6, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ ldclge 4, cr15, [r6], {127} @ 0x7f │ │ │ │ - blt 0xfed50860 │ │ │ │ + blt 0xfed507e8 │ │ │ │ andcs r1, r4, #3136 @ 0xc40 │ │ │ │ @ instruction: 0xf0224618 │ │ │ │ stmdacs r0, {r0, r1, r3, r5, r6, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ - bge 0xfeb4f970 │ │ │ │ + bge 0xfeb4f8f8 │ │ │ │ @ instruction: 0xf7ff6803 │ │ │ │ vldmdbne r1!, {d11-d19} │ │ │ │ ldrmi r2, [r8], -r4, lsl #4 │ │ │ │ stc2l 0, cr15, [r0, #136]! @ 0x88 │ │ │ │ @ instruction: 0xf43f2800 │ │ │ │ stmdavs r3, {r0, r2, r3, r4, r7, r9, fp, sp, pc} │ │ │ │ andcs lr, r4, #255852544 @ 0xf400000 │ │ │ │ @@ -264493,50 +264464,50 @@ │ │ │ │ @ instruction: 0xf7ffadac │ │ │ │ andcs fp, r4, #593920 @ 0x91000 │ │ │ │ ldmne r1!, {r3, r4, r9, sl, lr} │ │ │ │ stc2l 0, cr15, [ip, #136] @ 0x88 │ │ │ │ @ instruction: 0xf43f2800 │ │ │ │ stmdavs r3, {r0, r3, r7, r9, fp, sp, pc} │ │ │ │ @ instruction: 0xe6444699 │ │ │ │ - stc2l 1, cr15, [r0], {101} @ 0x65 │ │ │ │ - blcs 0x12c8cc │ │ │ │ - blge 0xff04f9c0 │ │ │ │ + ldc2 1, cr15, [ip], #404 @ 0x194 │ │ │ │ + blcs 0x12c854 │ │ │ │ + blge 0xff04f948 │ │ │ │ addscs pc, r0, #212, 16 @ 0xd40000 │ │ │ │ adcscc pc, r0, r2, asr #17 │ │ │ │ - bllt 0xfeed08cc │ │ │ │ + bllt 0xfeed0854 │ │ │ │ @ instruction: 0xf1062301 │ │ │ │ andcs r0, r4, #8, 2 │ │ │ │ @ instruction: 0xf0224618 │ │ │ │ stmdacs r0, {r0, r1, r4, r5, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ - bge 0x1d4f9e0 │ │ │ │ + bge 0x1d4f968 │ │ │ │ strtmi r6, [fp], r6, lsl #16 │ │ │ │ @ instruction: 0x4628e63f │ │ │ │ - @ instruction: 0xf972f77b │ │ │ │ + @ instruction: 0xf9aef77b │ │ │ │ @ instruction: 0xf0002800 │ │ │ │ @ instruction: 0xf10680c8 │ │ │ │ movwcs r0, #264 @ 0x108 │ │ │ │ andcs r2, r3, r8, lsl #4 │ │ │ │ stc2 0, cr15, [r0, #136]! @ 0x88 │ │ │ │ @ instruction: 0xf43f2800 │ │ │ │ @ instruction: 0xf108aa5d │ │ │ │ movwcs r3, #1535 @ 0x5ff │ │ │ │ subvs r6, r3, r5 │ │ │ │ movwcs r4, #1609 @ 0x649 │ │ │ │ andcs r4, r3, r2, asr #12 │ │ │ │ ldc2 0, cr15, [r2, #136] @ 0x88 │ │ │ │ stmdacs r0, {r1, r2, r9, sl, lr} │ │ │ │ - bge 0x14cfa24 │ │ │ │ + bge 0x14cf9ac │ │ │ │ svceq 0x0001f1ba │ │ │ │ movwcs fp, #3996 @ 0xf9c │ │ │ │ @ instruction: 0xf67f7003 │ │ │ │ @ instruction: 0xf8d7aab0 │ │ │ │ @ instruction: 0x464230bc │ │ │ │ @ instruction: 0xf0226dd9 │ │ │ │ stmdacs r0, {r0, r3, r6, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ - bge 0x10cfb44 │ │ │ │ + bge 0x10cfacc │ │ │ │ eorcs r1, r0, r2, ror lr │ │ │ │ @ instruction: 0xf8124613 │ │ │ │ stmdblt r1, {r0, r8, r9, sl, fp, ip} │ │ │ │ movwcc r7, #8208 @ 0x2010 │ │ │ │ addsmi r1, sp, #158720 @ 0x26c00 │ │ │ │ @ instruction: 0xf7ffd8f6 │ │ │ │ movwcs fp, #6810 @ 0x1a9a │ │ │ │ @@ -264558,23 +264529,23 @@ │ │ │ │ ldc2l 0, cr15, [r0, #-136] @ 0xffffff78 │ │ │ │ @ instruction: 0xf43f2800 │ │ │ │ stmdavs r1, {r0, r2, r3, r9, fp, sp, pc} │ │ │ │ andcs lr, r4, #608174080 @ 0x24400000 │ │ │ │ tstpeq r8, r6, lsl #2 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf0224618 │ │ │ │ stmdacs r0, {r0, r2, r6, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ - blge 0x1f8fbbc │ │ │ │ - blt 0x1509c0 │ │ │ │ + blge 0x1f8fb44 │ │ │ │ + blt 0x150948 │ │ │ │ @ instruction: 0xf1062301 │ │ │ │ andcs r0, r4, #12, 2 │ │ │ │ @ instruction: 0xf0224618 │ │ │ │ stmdacs r0, {r0, r3, r4, r5, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ ldmibge r6!, {r0, r1, r2, r3, r4, r5, sl, ip, sp, lr, pc}^ │ │ │ │ strtmi r6, [fp], -r2, lsl #16 │ │ │ │ - bllt 0x20d09dc │ │ │ │ + bllt 0x20d0964 │ │ │ │ andls r4, r6, #48, 12 @ 0x3000000 │ │ │ │ ldc2 0, cr15, [r6, #-100] @ 0xffffff9c │ │ │ │ strmi r9, [r6], -r6, lsl #20 │ │ │ │ movwvs pc, #79 @ 0x4f @ │ │ │ │ and r6, r1, r0, asr r2 │ │ │ │ ldmdaeq fp, {r1, r2, r4, r6, r9, fp, sp, lr}^ │ │ │ │ andls r4, r7, #503316480 @ 0x1e000000 │ │ │ │ @@ -264596,120 +264567,120 @@ │ │ │ │ stmibge r4, {r0, r1, r2, r3, r4, r5, sl, ip, sp, lr, pc}^ │ │ │ │ ldr r6, [r7], -r7 │ │ │ │ movwcs r4, #1601 @ 0x641 │ │ │ │ andcs r4, r3, sl, lsr #12 │ │ │ │ ldc2l 0, cr15, [ip], #136 @ 0x88 │ │ │ │ stmdacs r0, {r0, r3, r8, fp, ip, pc} │ │ │ │ @ instruction: 0x462ad057 │ │ │ │ - bl 0xfe5d064c │ │ │ │ + bl 0xff4d05d4 │ │ │ │ @ instruction: 0xf18f9809 │ │ │ │ - andcs pc, r0, #820 @ 0x334 │ │ │ │ + andcs pc, r0, #804 @ 0x324 │ │ │ │ strtmi r2, [r0], -r0, lsl #6 │ │ │ │ - @ instruction: 0xf876f77b │ │ │ │ + @ instruction: 0xf8b2f77b │ │ │ │ ldmiblt r8!, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ strmi r2, [r3], -r4, lsl #4 │ │ │ │ @ instruction: 0x200318b1 │ │ │ │ stc2l 0, cr15, [r6], #136 @ 0x88 │ │ │ │ @ instruction: 0xf43f2800 │ │ │ │ - blls 0x2bd10c │ │ │ │ + blls 0x2bd094 │ │ │ │ @ instruction: 0xf7ff6003 │ │ │ │ strmi fp, [r3], -r8, lsl #20 │ │ │ │ andcs r1, r4, #3136 @ 0xc40 │ │ │ │ @ instruction: 0xf0222003 │ │ │ │ stmdacs r0, {r0, r3, r4, r6, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ ldmibge r6, {r0, r1, r2, r3, r4, r5, sl, ip, sp, lr, pc} │ │ │ │ - ldrbcc pc, [pc, #264]! @ 0x112ba4 @ │ │ │ │ + ldrbcc pc, [pc, #264]! @ 0x112b2c @ │ │ │ │ ldr r6, [r9, -r5]! │ │ │ │ - orrscc pc, ip, r5, asr #4 │ │ │ │ + tstpcc ip, r5, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ @ instruction: 0xf1914628 │ │ │ │ - ldmdblt r0!, {r0, r1, r5, r8, r9, sl, fp, ip, sp, lr, pc}^ │ │ │ │ + ldmdblt r0!, {r0, r1, r2, r3, r4, r8, r9, sl, fp, ip, sp, lr, pc}^ │ │ │ │ svceq 0x0002f1b9 │ │ │ │ movweq pc, #378 @ 0x17a @ │ │ │ │ @ instruction: 0xf8d4d328 │ │ │ │ @ instruction: 0xf04f1290 │ │ │ │ strdcs r3, [sp], -pc @ │ │ │ │ @ instruction: 0xf8c14613 │ │ │ │ @ instruction: 0xf7ff00b0 │ │ │ │ vmla.i8 , q15, q11 │ │ │ │ - vorr.i32 , #3072 @ 0x00000c00 │ │ │ │ - bl 0x1d37a4 │ │ │ │ + vrsra.s64 q10, q6, #64 │ │ │ │ + bl 0x1d372c │ │ │ │ strcc r0, [r1], -r9, lsl #7 │ │ │ │ streq pc, [r0, #-331] @ 0xfffffeb5 │ │ │ │ strtmi r4, [r0], -r2, asr #12 │ │ │ │ ldmvs fp, {r9, sl, ip, pc} │ │ │ │ - msrcc R9_fiq, r1 │ │ │ │ + @ instruction: 0x21b1f641 │ │ │ │ tstpeq r1, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ strls r9, [r1, #-770] @ 0xfffffcfe │ │ │ │ bicsvc pc, r2, #1325400064 @ 0x4f000000 │ │ │ │ @ instruction: 0xf7fe9303 │ │ │ │ @ instruction: 0xf7fff95d │ │ │ │ strmi fp, [r8], -sp, ror #18 │ │ │ │ - @ instruction: 0xff78f18f │ │ │ │ + @ instruction: 0xff74f18f │ │ │ │ ldmdblt ip, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ - blx 0xb507d2 │ │ │ │ + blx 0x1a5075a │ │ │ │ andcs r4, r5, #5242880 @ 0x500000 │ │ │ │ - cmpppl ip, lr, asr #4 @ p-variant is OBSOLETE │ │ │ │ + bicsmi pc, ip, lr, asr #4 │ │ │ │ teqpeq r3, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ - blx 0xff9507e2 │ │ │ │ + ldc2 7, cr15, [ip], {48} @ 0x30 │ │ │ │ strbne r4, [fp, sl, lsr #12]! │ │ │ │ ldmiblt r9!, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ - @ instruction: 0xf966f1a3 │ │ │ │ + @ instruction: 0xf962f1a3 │ │ │ │ strcc pc, [r0], -r6, lsr #11 │ │ │ │ movwmi r3, #60966 @ 0xee26 │ │ │ │ strcs fp, [r1], #-3860 @ 0xfffff0ec │ │ │ │ ldrbt r2, [r8], -r0, lsl #8 │ │ │ │ cdple 14, 10, cr11, cr13, cr15, {7} │ │ │ │ andeq r0, r0, r0 │ │ │ │ - addspl pc, r4, lr, asr #4 │ │ │ │ + andspl pc, r4, lr, asr #4 │ │ │ │ eorseq pc, r3, r0, asr #5 │ │ │ │ svclt 0x0054f02a │ │ │ │ andeq r0, r0, r0 │ │ │ │ cmplt r3, #4390912 @ 0x430000 │ │ │ │ @ instruction: 0x4604b530 │ │ │ │ - b 0x14ecd60 │ │ │ │ - bl 0x1164b0 │ │ │ │ + b 0x14ecce8 │ │ │ │ + bl 0x116438 │ │ │ │ @ instruction: 0xf8dc1c0e │ │ │ │ addsmi r1, r1, #4 │ │ │ │ @ instruction: 0xf8dcd812 │ │ │ │ - blcc 0x166b94 │ │ │ │ + blcc 0x166b1c │ │ │ │ andseq pc, r0, ip, lsl #2 │ │ │ │ ldmdaeq fp, {r0, r3, r5, sl, lr}^ │ │ │ │ stmdble sl, {r0, r4, r7, r9, lr} │ │ │ │ @ instruction: 0xf8dc68e0 │ │ │ │ ldrmi r3, [r8], #-0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ - blcs 0x124564 │ │ │ │ + blcs 0x1244ec │ │ │ │ vrhadd.s8 , , │ │ │ │ - vmla.i d21, d16, d0[3] │ │ │ │ + vmla.i d21, d0, d0[3] │ │ │ │ tstcs r0, pc, lsr #32 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ vmla.f32 d27, d9, d16 │ │ │ │ - vmla.i d21, d16, d0[3] │ │ │ │ + vmla.i d21, d0, d0[3] │ │ │ │ tstcs r0, pc, lsr #32 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x00004770 │ │ │ │ stmdavs fp, {r1, r6, fp, sp, lr}^ │ │ │ │ movwle r4, #25242 @ 0x629a │ │ │ │ andcs fp, r1, ip, lsl #31 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ @ instruction: 0xf04f4770 │ │ │ │ strdcs r3, [r0, -pc] │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ svclt 0x00004770 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec69df0 │ │ │ │ + bl 0xfec69d78 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ - blcs 0x12440c │ │ │ │ + blcs 0x124394 │ │ │ │ cmnlt r1, #83 @ 0x53 │ │ │ │ mvnvs pc, #76546048 @ 0x4900000 │ │ │ │ orrscs pc, r7, #192, 4 │ │ │ │ addmi r6, r8, #24, 16 @ 0x180000 │ │ │ │ andeq pc, r0, pc, asr #32 │ │ │ │ stmib r4, {r2, r3, r4, fp, ip, lr, pc}^ │ │ │ │ stmib r4, {}^ @ │ │ │ │ @@ -264733,22 +264704,22 @@ │ │ │ │ vmla.i d22, d16, d0[0] │ │ │ │ stmib r4, {r0, r1, r2, r4, r7, sp}^ │ │ │ │ @ instruction: 0xf6491100 │ │ │ │ vqdmlal.s q11, d16, d0[4] │ │ │ │ stmib r4, {r0, r1, r2, r4, r7, r8, r9, sp}^ │ │ │ │ stmdavs r2, {r1, r8, ip} │ │ │ │ smlabtne r4, r4, r9, lr │ │ │ │ - bcs 0x12b300 │ │ │ │ + bcs 0x12b288 │ │ │ │ movwcs sp, #4569 @ 0x11d9 │ │ │ │ andcc lr, r0, #3358720 @ 0x334000 │ │ │ │ - @ instruction: 0xf872f19f │ │ │ │ + @ instruction: 0xf86ef19f │ │ │ │ submi r9, r0, #4096 @ 0x1000 │ │ │ │ rsbsmi pc, r0, r0, lsr #8 │ │ │ │ @ instruction: 0xf0209b00 │ │ │ │ - bl 0x213094 │ │ │ │ + bl 0x21301c │ │ │ │ @ instruction: 0xf84401c2 │ │ │ │ vld4.8 {d16-d19}, [pc :256], r2 │ │ │ │ subvs r4, sl, r1, ror #4 │ │ │ │ @ instruction: 0xf649e7d0 │ │ │ │ vmla.i d22, d16, d0[0] │ │ │ │ stmib r4, {r0, r1, r2, r4, r7, sp}^ │ │ │ │ stmib r4, {r8, r9, ip, sp}^ │ │ │ │ @@ -264763,61 +264734,61 @@ │ │ │ │ vstmiaeq ip, {d30-d31} │ │ │ │ andcs pc, r4, ip, asr #17 │ │ │ │ str r6, [sp, r2, lsl #16]! │ │ │ │ ldrb r2, [r5, r1, lsl #6]! │ │ │ │ strb r2, [fp, r1, lsl #4] │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ - blhi 0x1ce1a8 │ │ │ │ + blhi 0x1ce130 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b8f8cc │ │ │ │ addlt r6, r7, r5, lsl #19 │ │ │ │ ldrble r1, [sl], #-3695 @ 0xfffff191 │ │ │ │ ldmne pc!, {r1, r8, ip, sp, lr, pc}^ @ │ │ │ │ msreq CPSR_x, #68, 4 @ 0x40000004 │ │ │ │ tstpeq r0, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - bvs 0xff150638 │ │ │ │ - bcs 0xfe70f818 │ │ │ │ + bvs 0xff1505c0 │ │ │ │ + bcs 0xfe70f7a0 │ │ │ │ pkhbtmi r4, r9, r3, lsl #13 │ │ │ │ strbeq lr, [r5, #2816] @ 0xb00 │ │ │ │ - blhi 0xc4e3a0 │ │ │ │ + blhi 0xc4e328 │ │ │ │ ldmdami pc!, {r3, r8, sl, ip, sp, lr, pc}^ @ │ │ │ │ ands r9, r5, r5, lsl #6 │ │ │ │ ldrtmi r9, [r0], -r0, lsl #6 │ │ │ │ @ instruction: 0xf0849b05 │ │ │ │ stc 4, cr0, [sp, #4] │ │ │ │ tstls r4, r2, lsl #22 │ │ │ │ - blx 0x18cf3be │ │ │ │ + blx 0x17cf346 │ │ │ │ eorle r1, r5, r2, asr #24 │ │ │ │ adcsmi r9, r0, #4, 18 @ 0x10000 │ │ │ │ @ instruction: 0xf044bf18 │ │ │ │ - bllt 0x1613d54 │ │ │ │ + bllt 0x1613cdc │ │ │ │ stccc 15, cr3, [r8, #-4] │ │ │ │ eorsle r1, r0, fp, ror ip │ │ │ │ movwne lr, #10581 @ 0x2955 │ │ │ │ - bl 0x15bd60 │ │ │ │ - bl 0x1d4588 │ │ │ │ + bl 0x15bce8 │ │ │ │ + bl 0x1d4510 │ │ │ │ stmdblt r7!, {r0, r3} │ │ │ │ ldrdmi pc, [r0], -sl │ │ │ │ svclt 0x00181be4 │ │ │ │ strbmi r2, [r6, #-1025] @ 0xfffffbff │ │ │ │ movweq pc, #4355 @ 0x1103 @ │ │ │ │ andcs fp, r0, #140, 30 @ 0x230 │ │ │ │ ldrbmi r2, [r8, #-513] @ 0xfffffdff │ │ │ │ smlatbeq r1, r3, fp, lr │ │ │ │ andcs fp, r0, #56, 30 @ 0xe0 │ │ │ │ mvnscc pc, #79 @ 0x4f │ │ │ │ sbcle r2, sp, r0, lsl #20 │ │ │ │ andlt r2, r7, r0 │ │ │ │ - blhi 0x1ce08c │ │ │ │ + blhi 0x1ce014 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ strdls r8, [r4], -r0 │ │ │ │ - blx 0xfe64f42a │ │ │ │ + blx 0xfe54f3b2 │ │ │ │ addsmi r9, lr, #4, 22 @ 0x1000 │ │ │ │ svccc 0x0001d1ee │ │ │ │ ldclne 13, cr3, [fp], #-32 @ 0xffffffe0 │ │ │ │ andcs sp, r1, lr, asr #3 │ │ │ │ ldc 0, cr11, [sp], #28 │ │ │ │ tstcs r0, r2, lsl #22 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ @@ -264825,45 +264796,45 @@ │ │ │ │ svchi 0x00f0e8bd │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ - blcs 0x13effc │ │ │ │ + blcs 0x13ef84 │ │ │ │ @ instruction: 0x4698d057 │ │ │ │ movwls r1, #7747 @ 0x1e43 │ │ │ │ @ instruction: 0xf108d45d │ │ │ │ @ instruction: 0x469135ff │ │ │ │ - bl 0x164720 │ │ │ │ + bl 0x1646a8 │ │ │ │ vsubw.u8 q8, , d0 │ │ │ │ movwls r0, #1291 @ 0x50b │ │ │ │ - blls 0x120214 │ │ │ │ + blls 0x12019c │ │ │ │ stcmi 8, cr15, [r4, #-332] @ 0xfffffeb4 │ │ │ │ stccs 3, cr9, [r0], {-0} │ │ │ │ strtmi sp, [r0], -pc, asr #32 │ │ │ │ - @ instruction: 0xf932f192 │ │ │ │ + @ instruction: 0xf92ef192 │ │ │ │ mcrrne 11, 0, r9, r6, cr12 │ │ │ │ addsmi r1, lr, #1028096 @ 0xfb000 │ │ │ │ - bl 0x248f18 │ │ │ │ + bl 0x248ea0 │ │ │ │ adcsmi r0, r5, #6144 @ 0x1800 │ │ │ │ svclt 0x00a8462c │ │ │ │ @ instruction: 0x46ba4634 │ │ │ │ - bl 0xfebd9af0 │ │ │ │ + bl 0xfebd9a78 │ │ │ │ strtmi r0, [r2], -r4, lsl #22 │ │ │ │ - bl 0x3647a8 │ │ │ │ - blne 0x10d2e5c │ │ │ │ + bl 0x364730 │ │ │ │ + blne 0x10d2de4 │ │ │ │ @ instruction: 0xf6fd1b36 │ │ │ │ - @ instruction: 0xb1dde998 │ │ │ │ + ldrsblt lr, [sp, #148] @ 0x94 │ │ │ │ mvnle r2, r0, lsl #28 │ │ │ │ - blcc 0x179a5c │ │ │ │ + blcc 0x1799e4 │ │ │ │ movwcc r9, #4865 @ 0x1301 │ │ │ │ strbmi sp, [r7, #-471] @ 0xfffffe29 │ │ │ │ - bl 0xfea46ee4 │ │ │ │ - bl 0x353690 │ │ │ │ + bl 0xfea46e6c │ │ │ │ + bl 0x353618 │ │ │ │ strbmi r0, [r2], #-261 @ 0xfffffefb │ │ │ │ @ instruction: 0xf0024638 │ │ │ │ @ instruction: 0x4638fed5 │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @@ -264880,31 +264851,31 @@ │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ @ instruction: 0x46478ff0 │ │ │ │ @ instruction: 0xf641e7f4 │ │ │ │ vsubw.s8 q10, q8, d20 │ │ │ │ andscs r0, r2, #1409286146 @ 0x54000002 │ │ │ │ vrhadd.s8 d18, d5, d1 │ │ │ │ - vaddl.s8 q10, d0, d0 │ │ │ │ + vaddl.s8 , d16, d0 │ │ │ │ ldmdavs fp, {r1, r2, r3, r5} │ │ │ │ - cdp2 1, 12, cr15, cr0, cr0, {4} │ │ │ │ + cdp2 1, 11, cr15, cr12, cr0, {4} │ │ │ │ rscscc pc, pc, pc, asr #32 │ │ │ │ - blx 0x204f4a4 │ │ │ │ + blx 0x1f4f42c │ │ │ │ svcmi 0x00f8e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strhtcc pc, [r8], #-128 @ 0xffffff80 @ │ │ │ │ strmi r4, [fp], r1, lsl #13 │ │ │ │ eorsle r2, r9, r0, lsl #22 │ │ │ │ ldmcc pc!, {r0, r1, r8, ip, sp, lr, pc}^ @ │ │ │ │ cdpvs 3, 12, cr2, cr6, cr12, {0} │ │ │ │ - blx 0x8e4738 │ │ │ │ - blx 0x21112a │ │ │ │ - bl 0x350f2c │ │ │ │ + blx 0x8e46c0 │ │ │ │ + blx 0x2110b2 │ │ │ │ + bl 0x350eb4 │ │ │ │ strtmi r0, [sl], r6, lsl #8 │ │ │ │ movwcs r3, #3340 @ 0xd0c │ │ │ │ strtmi r2, [r9], -r4, lsl #4 │ │ │ │ @ instruction: 0xf0222003 │ │ │ │ pkhbtmi pc, r4, r3, lsl #21 @ │ │ │ │ andcs r2, r4, #0, 6 │ │ │ │ smlatbeq r8, sl, r1, pc @ │ │ │ │ @@ -264920,19 +264891,19 @@ │ │ │ │ @ instruction: 0xf8cc6867 │ │ │ │ @ instruction: 0xf0227000 │ │ │ │ tstplt r8, r7, ror sl @ p-variant is OBSOLETE │ │ │ │ andvs r6, r3, r3, lsr #17 │ │ │ │ @ instruction: 0xf1a442b4 │ │ │ │ bicsle r0, r4, ip, lsl #8 │ │ │ │ streq pc, [ip, -fp, lsr #3] │ │ │ │ - bleq 0x34de08 │ │ │ │ + bleq 0x34dd90 │ │ │ │ streq pc, [r4], #-427 @ 0xfffffe55 │ │ │ │ andcs r2, r2, #0, 6 │ │ │ │ andcs r4, r3, r1, lsr #12 │ │ │ │ - blx 0x1a4f004 │ │ │ │ + blx 0x1a4ef8c │ │ │ │ @ instruction: 0xf04fb110 │ │ │ │ andhi r0, r3, r0, lsl #6 │ │ │ │ andcs r2, r2, #0, 6 │ │ │ │ smlatbeq r2, fp, r1, pc @ │ │ │ │ @ instruction: 0xf0222003 │ │ │ │ tstplt r0, r9, asr sl @ p-variant is OBSOLETE │ │ │ │ strhtcc pc, [r8], #-137 @ 0xffffff77 @ │ │ │ │ @@ -264941,15 +264912,15 @@ │ │ │ │ @ instruction: 0xf8c94064 │ │ │ │ @ instruction: 0x46203054 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ svclt 0x00008ff8 │ │ │ │ - bne 0x1640580 │ │ │ │ + bne 0x1640508 │ │ │ │ stmdavs r2, {r0, r8, sl, sp} │ │ │ │ vmax.s8 d20, d16, d4 │ │ │ │ andsmi r1, r8, r1 │ │ │ │ adcmi r2, r8, #0, 12 │ │ │ │ mulsvs r5, r1, r0 │ │ │ │ ldrdle r6, [fp], -r6 @ │ │ │ │ @ instruction: 0x463146b6 │ │ │ │ @@ -264959,15 +264930,15 @@ │ │ │ │ vaddw.u8 q8, , d4 │ │ │ │ movwmi r0, #4992 @ 0x1380 │ │ │ │ strpl pc, [r0], pc, asr #8 │ │ │ │ @ instruction: 0xf8dc430b │ │ │ │ subsvs r1, r1, r8 │ │ │ │ streq pc, [r0, #-258]! @ 0xfffffefe │ │ │ │ @ instruction: 0xf8dc2000 │ │ │ │ - bl 0x557028 │ │ │ │ + bl 0x556fb0 │ │ │ │ @ instruction: 0xf8cc010e │ │ │ │ @ instruction: 0xf8dc1008 │ │ │ │ @ instruction: 0xf141100c │ │ │ │ @ instruction: 0xf8cc0100 │ │ │ │ stmib r2, {r2, r3, ip}^ │ │ │ │ bicsvs r4, r6, r5, lsl #6 │ │ │ │ andpl pc, r0, ip, asr #17 │ │ │ │ @@ -264994,22 +264965,22 @@ │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ ldrblt r4, [r0, #-1904]! @ 0xfffff890 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00f0f8cc │ │ │ │ ldrmi r4, [r6], -ip, lsl #12 │ │ │ │ - mcr2 1, 3, pc, cr12, cr14, {4} @ │ │ │ │ + mcr2 1, 3, pc, cr8, cr14, {4} @ │ │ │ │ svcpl 0x0080f5b0 │ │ │ │ @ instruction: 0xf44fbf38 │ │ │ │ strmi r5, [r5], -r0, lsl #1 │ │ │ │ strtmi lr, [ip], #-0 │ │ │ │ strtmi r2, [r1], -r0, lsl #4 │ │ │ │ @ instruction: 0xf7644610 │ │ │ │ - blne 0xe123cc │ │ │ │ + blne 0xe12444 │ │ │ │ ldmle r6!, {r0, r1, r3, r5, r7, r9, lr}^ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd70 │ │ │ │ stmdavs r0, {r2, r7, r9, sl, lr} │ │ │ │ @@ -265026,71 +264997,71 @@ │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ tstpeq r4, #3 @ p-variant is OBSOLETE │ │ │ │ andle r2, r1, r4, lsl #22 │ │ │ │ ubfx r1, r2, #20, #14 │ │ │ │ @ instruction: 0x63b4f649 │ │ │ │ orrscs pc, r7, #192, 4 │ │ │ │ stmiane r8, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ - blcs 0x20ea440 │ │ │ │ + blcs 0x20ea3c8 │ │ │ │ strlt sp, [r0, #-500] @ 0xfffffe0c │ │ │ │ cdpeq 1, 0, cr15, cr1, cr0, {0} │ │ │ │ - blcs 0x127122c │ │ │ │ - bne 0x15c7154 │ │ │ │ + blcs 0x12711b4 │ │ │ │ + bne 0x15c70dc │ │ │ │ ldrdcc pc, [r4], -ip │ │ │ │ ldrmi r2, [r3], #-0 │ │ │ │ andcc pc, r4, ip, asr #17 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ svccc 0x0001f81e │ │ │ │ mvnle r2, ip, asr #22 │ │ │ │ mulcc r1, lr, r8 │ │ │ │ svclt 0x00082b46 │ │ │ │ mvnle r2, r0, lsl #4 │ │ │ │ svclt 0x0000e7e8 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec6a35c │ │ │ │ + bl 0xfec6a2e4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vrecps.f32 q8, q8, q8 │ │ │ │ andsmi r1, ip, r1, lsl #8 │ │ │ │ andle r2, r6, r1, lsl #24 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf003bd70 │ │ │ │ - blcs 0x213dd0 │ │ │ │ - bne 0x1647218 │ │ │ │ + blcs 0x213d58 │ │ │ │ + bne 0x16471a0 │ │ │ │ @ instruction: 0xf649d0f2 │ │ │ │ vrsra.s64 d22, d20, #64 │ │ │ │ stmdavs r6, {r0, r1, r2, r4, r7, r8, r9, sp} │ │ │ │ strmi r6, [sp], #-2077 @ 0xfffff7e3 │ │ │ │ - bl 0xfea4b1ac │ │ │ │ + bl 0xfea4b134 │ │ │ │ strmi r0, [r5], #-1024 @ 0xfffffc00 │ │ │ │ stccs 0, cr13, [r0], {13} │ │ │ │ strtmi sp, [r2], -r4, ror #27 │ │ │ │ ldrtmi r4, [r0], -r9, lsr #12 │ │ │ │ - ldc2l 1, cr15, [r6, #-628]! @ 0xfffffd8c │ │ │ │ - ble 0xffd9d1b0 │ │ │ │ - @ instruction: 0xf844f165 │ │ │ │ - blcs 0x22d1c4 │ │ │ │ + ldc2l 1, cr15, [r2, #-628]! @ 0xfffffd8c │ │ │ │ + ble 0xffd9d138 │ │ │ │ + @ instruction: 0xf840f165 │ │ │ │ + blcs 0x22d14c │ │ │ │ @ instruction: 0xf04fd0f1 │ │ │ │ strdcs r3, [r0, -pc] │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0xf649bd70 │ │ │ │ vrsra.s64 d22, d20, #64 │ │ │ │ ldmdavs fp, {r0, r1, r2, r4, r7, r8, r9, sp} │ │ │ │ stclpl 8, cr1, [fp], {204} @ 0xcc │ │ │ │ bicsle r2, r0, pc, ror fp │ │ │ │ stclne 8, cr7, [r5], #-396 @ 0xfffffe74 │ │ │ │ bicle r2, ip, r5, asr #22 │ │ │ │ svccc 0x0001f815 │ │ │ │ bicle r2, r8, ip, asr #22 │ │ │ │ - blcs 0x12b13a0 │ │ │ │ + blcs 0x12b1328 │ │ │ │ ldr sp, [r9, r5, asr #3]! │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ cdpeq 8, 15, cr15, cr0, cr12, {6} │ │ │ │ @ instruction: 0xf5a1b0bb │ │ │ │ @ instruction: 0x26005336 │ │ │ │ @@ -265100,449 +265071,449 @@ │ │ │ │ strvs lr, [lr], -sp, asr #19 │ │ │ │ @ instruction: 0xf8d3960a │ │ │ │ @ instruction: 0xf04f4260 │ │ │ │ ldmdavs r2, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, ip, sp} │ │ │ │ @ instruction: 0xf04f9239 │ │ │ │ strls r0, [fp], -r0, lsl #4 │ │ │ │ @ instruction: 0xf1a19309 │ │ │ │ - stmiblt r8!, {r0, r2, fp, ip, sp, lr, pc} │ │ │ │ - blmi 0x35c240 │ │ │ │ - blls 0xf6d2ac │ │ │ │ + stmiblt r8!, {r0, fp, ip, sp, lr, pc} │ │ │ │ + blmi 0x35c1c8 │ │ │ │ + blls 0xf6d234 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ @ instruction: 0xf0400300 │ │ │ │ strtmi r8, [r0], -pc, ror #3 │ │ │ │ tstcs r0, fp, lsr r0 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ andcs sl, r4, ip, lsl #18 │ │ │ │ - @ instruction: 0xf94cf19e │ │ │ │ - blle 0xff9dd274 │ │ │ │ + @ instruction: 0xf948f19e │ │ │ │ + blle 0xff9dd1fc │ │ │ │ andcc lr, ip, #3620864 @ 0x374000 │ │ │ │ sbcsle r4, pc, r3, lsl r3 @ │ │ │ │ - mcr2 6, 0, pc, cr6, cr15, {7} @ │ │ │ │ + mcr2 6, 2, pc, cr2, cr15, {7} @ │ │ │ │ cdp2 0, 6, cr15, cr2, cr3, {0} │ │ │ │ - vmin.s8 d20, d3, d16 │ │ │ │ - vmla.f d16, d0, d1[5] │ │ │ │ + @ instruction: 0xf6424630 │ │ │ │ + vmla.f d23, d16, d1[7] │ │ │ │ @ instruction: 0xf7640111 │ │ │ │ - stmdage sl, {r0, r4, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ - biceq pc, r5, r3, asr #4 │ │ │ │ + stmdage sl, {r0, r2, r3, r6, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ + cmppeq sp, r3, asr #4 @ p-variant is OBSOLETE │ │ │ │ tstpeq r1, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ strvs lr, [sl], -sp, asr #19 │ │ │ │ - @ instruction: 0xf988f764 │ │ │ │ + @ instruction: 0xf9c4f764 │ │ │ │ movweq pc, #33344 @ 0x8240 @ │ │ │ │ orrseq pc, r1, #192, 4 │ │ │ │ ldmdavs fp, {r0, r1, r8, r9, ip, pc} │ │ │ │ @ instruction: 0x3601b13b │ │ │ │ rsbscc pc, r4, #13828096 @ 0xd30000 │ │ │ │ mvnsle r2, r0, lsl #22 │ │ │ │ - blx 0x29c162 │ │ │ │ + blx 0x29c0ea │ │ │ │ @ instruction: 0xf8d4f303 │ │ │ │ strhcs r2, [r0], -ip │ │ │ │ - blvs 0xfe5b96f4 │ │ │ │ + blvs 0xfe5b967c │ │ │ │ andcc r3, r3, #1073741824 @ 0x40000000 │ │ │ │ @ instruction: 0xf0220149 │ │ │ │ @ instruction: 0xf1110203 │ │ │ │ @ instruction: 0xf1020cc4 │ │ │ │ @ instruction: 0xf1400214 │ │ │ │ - bl 0x5932e4 │ │ │ │ + bl 0x59326c │ │ │ │ tstls r1, ip, lsl #4 │ │ │ │ andeq pc, r0, r0, asr #2 │ │ │ │ @ instruction: 0xf14018d6 │ │ │ │ @ instruction: 0xf6400300 │ │ │ │ ldmne r2!, {r0, r1, r2, r3, r4, r5, r6, r7, r9, ip, sp, lr} │ │ │ │ @ instruction: 0xf143990b │ │ │ │ andls r0, r2, r0 │ │ │ │ andeq pc, fp, #-1140850687 @ 0xbc000001 │ │ │ │ ldrmi r1, [r3], r9, lsl #17 │ │ │ │ movwcs lr, #51677 @ 0xc9dd │ │ │ │ andeq pc, r0, r0, asr #2 │ │ │ │ - bl 0x1de3d3c │ │ │ │ + bl 0x1de3cc4 │ │ │ │ @ instruction: 0xf0c00000 │ │ │ │ @ instruction: 0xf1148186 │ │ │ │ vadd.f32 , , │ │ │ │ - vorr.i32 d20, #12 @ 0x0000000c │ │ │ │ + vsra.s64 d19, d12, #64 │ │ │ │ strmi r0, [r1], lr, lsr #2 │ │ │ │ @ instruction: 0xf8fcf118 │ │ │ │ ldrdcc pc, [r0], #132 @ 0x84 │ │ │ │ @ instruction: 0xf8d34680 │ │ │ │ @ instruction: 0xf11a0428 │ │ │ │ strmi pc, [r7], -fp, ror #30 │ │ │ │ - stc2 1, cr15, [r2], {153} @ 0x99 │ │ │ │ + ldc2l 1, cr15, [lr], #-612 @ 0xfffffd9c │ │ │ │ strmi r4, [r3], -r2, asr #12 │ │ │ │ vmin.s8 d20, d5, d25 │ │ │ │ - vaddl.s8 q10, d0, d28 │ │ │ │ + vaddl.s8 , d16, d28 │ │ │ │ @ instruction: 0xf12e002e │ │ │ │ andls pc, r0, r9, asr #26 │ │ │ │ @ instruction: 0xf1274638 │ │ │ │ strbmi pc, [r0], -pc, asr #24 @ │ │ │ │ mcrr2 1, 2, pc, ip, cr7 @ │ │ │ │ svceq 0x0000f1b9 │ │ │ │ strbmi sp, [r8], -r2 │ │ │ │ ldc2 1, cr15, [lr], {20} │ │ │ │ @ instruction: 0xf44f9f00 │ │ │ │ vqsub.s8 , q8, q1 │ │ │ │ ldrtmi r2, [r8], -r1, asr #2 │ │ │ │ - @ instruction: 0xf916f19d │ │ │ │ + @ instruction: 0xf912f19d │ │ │ │ ldrtmi r9, [r8], -r9 │ │ │ │ ldc2 1, cr15, [sl], #-156 @ 0xffffff64 │ │ │ │ - blcs 0x139fac │ │ │ │ + blcs 0x139f34 │ │ │ │ smlawthi r8, r0, r2, pc @ │ │ │ │ @ instruction: 0xf04f4658 │ │ │ │ @ instruction: 0xf1270800 │ │ │ │ - blls 0x1d2334 │ │ │ │ + blls 0x1d22bc │ │ │ │ @ instruction: 0xf6429313 │ │ │ │ - vsra.s64 d23, d25, #64 │ │ │ │ - blls 0x1537e8 │ │ │ │ + vmla.f d23, d0, d1[0] │ │ │ │ + blls 0x153770 │ │ │ │ teqcc r4, #5 │ │ │ │ - bne 0xffdac1b8 │ │ │ │ - tstpmi r4, #1342177284 @ p-variant is OBSOLETE @ 0x50000004 │ │ │ │ + bne 0xffdac140 │ │ │ │ + orrscc pc, r4, #1342177284 @ 0x50000004 │ │ │ │ msreq CPSR_fsx, #192, 4 │ │ │ │ strmi r6, [r2], -r2, asr #8 │ │ │ │ sublt pc, r8, sp, asr #17 │ │ │ │ subhi pc, r4, sp, asr #17 │ │ │ │ - blls 0x3ad424 │ │ │ │ + blls 0x3ad3ac │ │ │ │ ldmdage r0, {r4, sp, lr} │ │ │ │ ldrhi r3, [r3, #769] @ 0x301 │ │ │ │ cmpvs r3, r1, lsl #6 │ │ │ │ bicsvs r2, r3, r4, lsr r3 │ │ │ │ @ instruction: 0xf8c22304 │ │ │ │ cmpvs r3, #36 @ 0x24 │ │ │ │ msreq CPSR_f, #192, 4 │ │ │ │ teqcs r4, #-1073741820 @ 0xc0000004 │ │ │ │ msreq CPSR_, #192, 4 │ │ │ │ vqsub.s8 d22, d16, d3 │ │ │ │ vsubw.s8 , q0, d1 │ │ │ │ subsvs r0, r3, r1, lsl #6 │ │ │ │ cmppeq r4, #-2147483648 @ p-variant is OBSOLETE @ 0x80000000 │ │ │ │ @ instruction: 0xf7649310 │ │ │ │ - @ instruction: 0xf8d4f8db │ │ │ │ + @ instruction: 0xf8d4f917 │ │ │ │ strhcs r3, [r5], -ip │ │ │ │ tstcs r6, r0, lsl sl │ │ │ │ @ instruction: 0xf1026b9b │ │ │ │ subsvs r0, r3, ip, lsl #14 │ │ │ │ andsvs r3, r0, r3, lsl #6 │ │ │ │ movweq pc, #12323 @ 0x3023 @ │ │ │ │ @ instruction: 0xf1036091 │ │ │ │ vmax.s8 d16, d5, d8 │ │ │ │ - vqdmlal.s q10, d0, d0[0] │ │ │ │ + vqdmlal.s , d16, d0[0] │ │ │ │ movwls r0, #814 @ 0x32e │ │ │ │ strls r9, [r4], -r1, lsl #14 │ │ │ │ sbcsvs r6, r0, r8, lsl r8 │ │ │ │ andseq pc, r4, r2, lsl #2 │ │ │ │ @ instruction: 0xf649791a │ │ │ │ vrsra.s64 d22, d20, #64 │ │ │ │ teqvc sl, r7 @ │ │ │ │ ldrtmi r9, [r7], #-514 @ 0xfffffdfe │ │ │ │ ldrsbtcs pc, [ip], r4 @ │ │ │ │ ldmdbeq r4, {r0, r1, r2, r8, ip, sp, lr, pc} │ │ │ │ smladls r7, lr, r8, r6 │ │ │ │ - blvs 0xfe5ae198 │ │ │ │ + blvs 0xfe5ae120 │ │ │ │ movwls r4, #25649 @ 0x6431 │ │ │ │ - mrc 6, 4, APSR_nzcv, cr0, cr12, {7} │ │ │ │ - bls 0x17a060 │ │ │ │ + mcr 6, 6, pc, cr12, cr12, {7} @ │ │ │ │ + bls 0x179fe8 │ │ │ │ stmdbls r4, {r0, r2, sp} │ │ │ │ qaddcs r5, r0, r3 │ │ │ │ - bls 0x1ad4cc │ │ │ │ + bls 0x1ad454 │ │ │ │ rsbscs r7, ip, #973078528 @ 0x3a000000 │ │ │ │ ldmdage r4, {r3, r4, r5, r6, r7, sp, lr} │ │ │ │ smlabtcs r1, r7, r9, lr │ │ │ │ @ instruction: 0xf1914641 │ │ │ │ - @ instruction: 0xf199e92c │ │ │ │ - @ instruction: 0xf8adfc21 │ │ │ │ + @ instruction: 0xf199e928 │ │ │ │ + @ instruction: 0xf8adfc1d │ │ │ │ @ instruction: 0xf1990058 │ │ │ │ - @ instruction: 0xf8adfbad │ │ │ │ + @ instruction: 0xf8adfba9 │ │ │ │ @ instruction: 0xf199005a │ │ │ │ - @ instruction: 0x9017fbd9 │ │ │ │ - blx 0xff8cfafe │ │ │ │ + @ instruction: 0x9017fbd5 │ │ │ │ + blx 0xff7cfa86 │ │ │ │ @ instruction: 0xf1999018 │ │ │ │ - andsls pc, r9, fp, asr #23 │ │ │ │ + andsls pc, r9, r7, asr #23 │ │ │ │ @ instruction: 0xf1994640 │ │ │ │ - @ instruction: 0x901afbff │ │ │ │ + @ instruction: 0x901afbfb │ │ │ │ ldmdage pc, {r1, r2, r8, r9, fp, ip, pc} @ │ │ │ │ ldrsbtcs pc, [ip], r4 @ │ │ │ │ ldmib r2, {r0, r3, r4, fp, sp, lr}^ │ │ │ │ movwls r3, #5911 @ 0x1717 │ │ │ │ ldrmi r1, [r9], #-2814 @ 0xfffff502 │ │ │ │ svclt 0x00282e50 │ │ │ │ @ instruction: 0x46322650 │ │ │ │ - mrc 6, 2, APSR_nzcv, cr10, cr12, {7} │ │ │ │ + mrc 6, 4, APSR_nzcv, cr6, cr12, {7} │ │ │ │ addsmi r9, pc, #1024 @ 0x400 │ │ │ │ @ instruction: 0xf10dbf1c │ │ │ │ eorcs r0, r0, fp, ror r1 │ │ │ │ strmi sp, [fp], -r9 │ │ │ │ svccs 0x0001f811 │ │ │ │ andvc fp, r8, r2, lsl #18 │ │ │ │ - bge 0x62218c │ │ │ │ + bge 0x622114 │ │ │ │ addsmi r1, lr, #634880 @ 0x9b000 │ │ │ │ @ instruction: 0xf8d4d8f5 │ │ │ │ @ instruction: 0xf8d220c0 │ │ │ │ @ instruction: 0xf11a0428 │ │ │ │ andscs pc, r0, #2256 @ 0x8d0 │ │ │ │ strmi r4, [r4], -r1, lsl #12 │ │ │ │ @ instruction: 0xf191a81b │ │ │ │ - qsaxmi pc, r0, pc @ │ │ │ │ - blx 0x1f4f9a6 │ │ │ │ + qsaxmi pc, r0, fp @ │ │ │ │ + blx 0x1f4f92e │ │ │ │ rsbscs r4, ip, #72, 12 @ 0x4800000 │ │ │ │ @ instruction: 0xf6fca914 │ │ │ │ - blls 0x20edec │ │ │ │ - blcs 0x12d584 │ │ │ │ + blls 0x20ee64 │ │ │ │ + blcs 0x12d50c │ │ │ │ stcls 0, cr13, [r7], {72} @ 0x48 │ │ │ │ ldmdbpl r6!, {r0, r2, r5, r7, r8, sl, ip, sp, lr, pc} │ │ │ │ ldmdbeq r0!, {r0, r3, r5, r7, r8, ip, sp, lr, pc} │ │ │ │ ldrcc r4, [ip], #1565 @ 0x61d │ │ │ │ @ instruction: 0xf8442394 │ │ │ │ - blls 0x122550 │ │ │ │ + blls 0x1224d8 │ │ │ │ svclt 0x001845a9 │ │ │ │ @ instruction: 0xf04f2600 │ │ │ │ @ instruction: 0xf04f0290 │ │ │ │ svclt 0x00080100 │ │ │ │ ldmdavs r8, {r1, r2, r4, r6, r9, sl, lr} │ │ │ │ ldrbmi fp, [r0], r8, lsl #30 │ │ │ │ svclt 0x0018791b │ │ │ │ strhtvs r4, [r0], -r0 │ │ │ │ @ instruction: 0x7123a815 │ │ │ │ @ instruction: 0xf8442305 │ │ │ │ movwcs r3, #7180 @ 0x1c0c │ │ │ │ stccc 8, cr15, [r4], {68} @ 0x44 │ │ │ │ streq pc, [r8, -r4, lsl #2] │ │ │ │ - ldm r6!, {r0, r4, r7, r8, ip, sp, lr, pc} │ │ │ │ + ldm r2!, {r0, r4, r7, r8, ip, sp, lr, pc} │ │ │ │ subshi pc, r0, sp, asr #17 │ │ │ │ subsvs pc, ip, sp, lsr #17 │ │ │ │ addscc pc, r0, #13959168 @ 0xd50000 │ │ │ │ tstls sl, #1769472 @ 0x1b0000 │ │ │ │ - blx 0x1c4fbe2 │ │ │ │ + blx 0x1b4fb6a │ │ │ │ @ instruction: 0xf199901b │ │ │ │ - andsls pc, ip, r9, asr fp @ │ │ │ │ + andsls pc, ip, r5, asr fp @ │ │ │ │ @ instruction: 0xf1992000 │ │ │ │ - @ instruction: 0xf505fb8d │ │ │ │ + @ instruction: 0xf505fb89 │ │ │ │ andsls r5, sp, r6, lsr r1 │ │ │ │ stmdage r6!, {r4, r5, r8, ip, sp} │ │ │ │ - stc2l 7, cr15, [r8], #528 @ 0x210 │ │ │ │ + stc2 7, cr15, [r4, #-528]! @ 0xfffffdf0 │ │ │ │ addscs r4, r4, #56, 12 @ 0x3800000 │ │ │ │ @ instruction: 0xf6fca914 │ │ │ │ - @ instruction: 0xf8d5edee │ │ │ │ + @ instruction: 0xf8d5ee2a │ │ │ │ strtcc r5, [r8], #628 @ 0x274 │ │ │ │ @ instruction: 0xd1bd2d00 │ │ │ │ ldrbmi r9, [ip], -r9, lsl #28 │ │ │ │ and r9, r4, r5, lsl #26 │ │ │ │ strmi sp, [r5], #-15 │ │ │ │ @ instruction: 0x2c001a24 │ │ │ │ @ instruction: 0x4622dd1d │ │ │ │ ldrtmi r4, [r0], -r9, lsr #12 │ │ │ │ - blx 0x1b4fc3e │ │ │ │ - ble 0xffddd5cc │ │ │ │ - cdp2 1, 3, cr15, cr6, cr4, {3} │ │ │ │ - blcs 0x22d5e0 │ │ │ │ + blx 0x1a4fbc6 │ │ │ │ + ble 0xffddd554 │ │ │ │ + cdp2 1, 3, cr15, cr2, cr4, {3} │ │ │ │ + blcs 0x22d568 │ │ │ │ stmdals r5, {r0, r4, r5, r6, r7, ip, lr, pc} │ │ │ │ - blx 0x4cfa7a │ │ │ │ - cdp2 1, 2, cr15, cr14, cr4, {3} │ │ │ │ + blx 0x4cfa02 │ │ │ │ + cdp2 1, 2, cr15, cr10, cr4, {3} │ │ │ │ rsbmi r6, r4, #4, 16 @ 0x40000 │ │ │ │ stc2l 0, cr15, [r6], {3} │ │ │ │ - mrrc2 6, 15, pc, lr, cr15 @ │ │ │ │ + ldc2 6, cr15, [sl], {255} @ 0xff │ │ │ │ stmdacs r0, {r0, r3, fp, ip, pc} │ │ │ │ mcrge 6, 1, pc, cr5, cr15, {7} @ │ │ │ │ - @ instruction: 0xf932f19b │ │ │ │ + @ instruction: 0xf92ef19b │ │ │ │ stmdals r5, {r0, r5, r9, sl, sp, lr, pc} │ │ │ │ - blx 0x4fa9c │ │ │ │ + blx 0x4fa24 │ │ │ │ vadd.i8 d26, d3, d9 │ │ │ │ - vorr.i32 , #1 @ 0x00000001 │ │ │ │ - @ instruction: 0xf7630111 │ │ │ │ - @ instruction: 0x4604ffd3 │ │ │ │ - cdp2 1, 1, cr15, cr4, cr4, {3} │ │ │ │ - blle 0x1de618 │ │ │ │ + vsra.s64 q8, , #64 │ │ │ │ + @ instruction: 0xf7640111 │ │ │ │ + strmi pc, [r4], -pc, lsl #16 │ │ │ │ + cdp2 1, 1, cr15, cr0, cr4, {3} │ │ │ │ + blle 0x1de5a0 │ │ │ │ strcs r2, [r0], #-768 @ 0xfffffd00 │ │ │ │ strb r6, [r1, r3]! │ │ │ │ rsbmi r6, r4, #4, 16 @ 0x40000 │ │ │ │ @ instruction: 0xf164e7de │ │ │ │ - ldrb pc, [r5, r9, lsl #28]! @ │ │ │ │ - blx 0xffa4fcba │ │ │ │ + ldrb pc, [r5, r5, lsl #28]! @ │ │ │ │ + blx 0xff94fc42 │ │ │ │ @ instruction: 0xf5a06d40 │ │ │ │ - blx 0xfed1b638 │ │ │ │ + blx 0xfed1b5c0 │ │ │ │ stmdbeq r0, {r7, ip, sp, lr, pc}^ │ │ │ │ svclt 0x00004770 │ │ │ │ ldrbmi r2, [r0, -r0]! │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec6a84c │ │ │ │ + bl 0xfec6a7d4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ vhadd.s8 d18, d14, d0 │ │ │ │ - vqdmlal.s , d16, d0[2] │ │ │ │ + vqdmlal.s , d0, d0[2] │ │ │ │ vcge.s8 d16, d5, d19 │ │ │ │ - vmla.f d20, d0, d0[2] │ │ │ │ + vmla.f d19, d16, d0[2] │ │ │ │ adccs r0, lr, #-2147483637 @ 0x8000000b │ │ │ │ @ instruction: 0xf1359000 │ │ │ │ svclt 0x0000ff8b │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0090f8cc │ │ │ │ - bvs 0xff150fa8 │ │ │ │ - bcs 0xfe710188 │ │ │ │ - blmi 0xff03f8d8 │ │ │ │ + bvs 0xff150f30 │ │ │ │ + bcs 0xfe710110 │ │ │ │ + blmi 0xff03f860 │ │ │ │ ldrdmi pc, [r0], -sl │ │ │ │ tstls r1, #1769472 @ 0x1b0000 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ stccs 0, cr9, [r0], {9} │ │ │ │ addsmi fp, r4, #24, 30 @ 0x60 │ │ │ │ strcs fp, [r1, #-3892] @ 0xfffff0cc │ │ │ │ @ instruction: 0xf0c02500 │ │ │ │ @ instruction: 0x46178191 │ │ │ │ @ instruction: 0xf19e4689 │ │ │ │ - @ instruction: 0xf649fb5d │ │ │ │ + @ instruction: 0xf649fb59 │ │ │ │ vrsra.s64 d22, d24, #64 │ │ │ │ - b 0x14dc518 │ │ │ │ + b 0x14dc4a0 │ │ │ │ @ instruction: 0xf5b80880 │ │ │ │ svclt 0x00b85f80 │ │ │ │ stmpl r0, {r0, r1, r2, r3, r6, sl, ip, sp, lr, pc} │ │ │ │ mcrcs 8, 0, r7, cr0, cr14, {0} │ │ │ │ @ instruction: 0x4628d052 │ │ │ │ strpl lr, [sl, #-2509] @ 0xfffff633 │ │ │ │ strpl lr, [ip, #-2509] @ 0xfffff633 │ │ │ │ strpl lr, [lr, #-2509] @ 0xfffff633 │ │ │ │ @ instruction: 0xf6499510 │ │ │ │ vshl.s64 d22, d20, #0 │ │ │ │ @ instruction: 0xf19e2597 │ │ │ │ - @ instruction: 0x4641ff11 │ │ │ │ + strbmi pc, [r1], -sp, lsl #30 @ │ │ │ │ stmdavs ip!, {r1, r2, r9, sl, lr} │ │ │ │ @ instruction: 0xf1624620 │ │ │ │ stmdbcs r0, {r0, r5, r6, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ cmpphi r2, r0, asr #32 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf384fab4 │ │ │ │ @ instruction: 0x4649463a │ │ │ │ ldmdbeq fp, {r1, r3, fp, sp, pc}^ │ │ │ │ - blx 0x1cd1708 │ │ │ │ + blx 0x1cd1690 │ │ │ │ @ instruction: 0xf0002800 │ │ │ │ ldrtmi r8, [r2], -r9, asr #2 │ │ │ │ stmdage sl, {r0, r5, r9, sl, lr} │ │ │ │ - blx 0xffad1718 │ │ │ │ + blx 0xffad16a0 │ │ │ │ @ instruction: 0xf0002800 │ │ │ │ @ instruction: 0xf7848141 │ │ │ │ - stmdacs r0, {r0, r4, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r2, r3, r6, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ mrshi pc, (UNDEF: 70) @ │ │ │ │ strbmi r6, [r1], -ip, lsr #16 │ │ │ │ @ instruction: 0xf1624620 │ │ │ │ stmdbcs r0, {r0, r6, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ cmpphi r4, r0, asr #32 @ p-variant is OBSOLETE │ │ │ │ subscs pc, r0, #78643200 @ 0x4b00000 │ │ │ │ addscs pc, r7, #192, 4 │ │ │ │ @ instruction: 0xf4136813 │ │ │ │ - blmi 0xfe42754c │ │ │ │ + blmi 0xfe4274d4 │ │ │ │ tstphi r3, r0, asr #32 @ p-variant is OBSOLETE │ │ │ │ - blls 0x56d7bc │ │ │ │ + blls 0x56d744 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ @ instruction: 0xf0400300 │ │ │ │ andslt r8, r3, sp, lsl #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ movwcs sl, #7434 @ 0x1d0a │ │ │ │ @ instruction: 0x4649463a │ │ │ │ stmib sp, {r3, r5, r9, sl, lr}^ │ │ │ │ stmib sp, {r1, r3, r9, sl, sp, lr}^ │ │ │ │ stmib sp, {r2, r3, r9, sl, sp, lr}^ │ │ │ │ ldrls r6, [r0], -lr, lsl #12 │ │ │ │ - blx 0xc5178c │ │ │ │ + blx 0xc51714 │ │ │ │ ldrtmi fp, [r0], -r0, ror #2 │ │ │ │ - mrc2 1, 5, pc, cr10, cr14, {4} │ │ │ │ + mrc2 1, 5, pc, cr6, cr14, {4} │ │ │ │ @ instruction: 0x46024631 │ │ │ │ @ instruction: 0xf7ff4628 │ │ │ │ stmdacs r0, {r0, r1, r5, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ adcshi pc, sp, r0, asr #32 │ │ │ │ ldrdmi pc, [r0], -sl │ │ │ │ movwls r2, #41728 @ 0xa300 │ │ │ │ movwcc lr, #10693 @ 0x29c5 │ │ │ │ movwcc lr, #18885 @ 0x49c5 │ │ │ │ @ instruction: 0xf0002c00 │ │ │ │ @ instruction: 0xf5148094 │ │ │ │ strls r4, [fp], #-3953 @ 0xfffff08f │ │ │ │ movwcs fp, #7972 @ 0x1f24 │ │ │ │ @ instruction: 0xf0c09308 │ │ │ │ - blls 0x333a68 │ │ │ │ + blls 0x3339f0 │ │ │ │ ldmibcc pc!, {r3, r8, ip, sp, lr, pc}^ @ │ │ │ │ @ instruction: 0xf0569310 │ │ │ │ strmi pc, [r6], -fp, ror #19 │ │ │ │ @ instruction: 0xf19e2000 │ │ │ │ - @ instruction: 0xf1c8fe95 │ │ │ │ + @ instruction: 0xf1c8fe91 │ │ │ │ andls r0, r5, r0, lsl #20 │ │ │ │ @ instruction: 0xf0002e00 │ │ │ │ eorcs r8, r8, r0, lsr #1 │ │ │ │ @ instruction: 0xf1272700 │ │ │ │ - bls 0x291ed4 │ │ │ │ + bls 0x291e5c │ │ │ │ cmnpmi pc, #111 @ p-variant is OBSOLETE @ 0x6f │ │ │ │ ldmne r3, {r1, r8, sp, lr}^ │ │ │ │ orrvs r4, r3, r1, lsr r6 │ │ │ │ movweq lr, #31559 @ 0x7b47 │ │ │ │ bicvs r6, r3, r7, asr #2 │ │ │ │ @ instruction: 0xf9f4f055 │ │ │ │ @ instruction: 0xf44f9b08 │ │ │ │ @ instruction: 0xf6491280 │ │ │ │ vqdmulh.s d22, d16, d0[4] │ │ │ │ stmib sp, {r0, r1, r2, r4, r7, sl, fp, sp}^ │ │ │ │ - bl 0x27683c │ │ │ │ + bl 0x2767c4 │ │ │ │ movwls r0, #17347 @ 0x43c3 │ │ │ │ tsteq r9, r2, lsl #22 │ │ │ │ streq lr, [sl], #-2561 @ 0xfffff5ff │ │ │ │ stmdale pc!, {r1, r5, r7, r9, lr} @ │ │ │ │ @ instruction: 0xb010f8dd │ │ │ │ stccc 8, cr15, [r8], {91} @ 0x5b │ │ │ │ stmdaeq r3, {r2, r8, r9, fp, sp, lr, pc} │ │ │ │ stccc 8, cr15, [r4], {91} @ 0x5b │ │ │ │ ldrmi r4, [r8, #1059] @ 0x423 │ │ │ │ stmib sp, {r2, r3, r4, fp, ip, lr, pc}^ │ │ │ │ strbmi r3, [r2], -r0, lsl #14 │ │ │ │ ldrtmi r2, [r0], -r0, lsl #6 │ │ │ │ stc2l 0, cr15, [r6], {85} @ 0x55 │ │ │ │ teqle pc, r0, lsl #16 │ │ │ │ - bleq 0x34ff0c │ │ │ │ + bleq 0x34fe94 │ │ │ │ mvnle r4, fp, lsr #11 │ │ │ │ stmdacs r5, {r0, r2, r3, r4, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ strtmi r4, [r8], -r1, lsr #12 │ │ │ │ - blx 0x105186c │ │ │ │ + blx 0x10517f4 │ │ │ │ ldrtmi fp, [r0], -r0, lsl #3 │ │ │ │ - blx 0xff24f9d0 │ │ │ │ + blx 0xff24f958 │ │ │ │ ldrvs pc, [r4, #1609]! @ 0x649 │ │ │ │ ldrcs pc, [r7, #704] @ 0x2c0 │ │ │ │ strb r6, [lr, -ip, lsr #32] │ │ │ │ ldmdavs fp, {r0, r1, r2, r8, r9, fp, ip, pc} │ │ │ │ andeq lr, r8, #166912 @ 0x28c00 │ │ │ │ rscle r2, r9, r0, lsl #20 │ │ │ │ bicle r1, r9, #10616832 @ 0xa20000 │ │ │ │ @ instruction: 0xf0564630 │ │ │ │ strcs pc, [r0], #-2739 @ 0xfffff54d │ │ │ │ strtmi r2, [r0], r8, lsl #14 │ │ │ │ vmla.i8 d25, d5, d9 │ │ │ │ - vmov.i32 , #4 @ 0x00000004 │ │ │ │ + vshr.s64 q10, q2, #64 │ │ │ │ @ instruction: 0xf04c002e │ │ │ │ @ instruction: 0xf8cdf8af │ │ │ │ tstcs r8, ip │ │ │ │ vabd.s8 d25, d5, d0 │ │ │ │ - vaddl.s8 , d16, d24 │ │ │ │ + vaddl.s8 , d0, d24 │ │ │ │ strcc r0, [r1], #-46 @ 0xffffffd2 │ │ │ │ strcc r6, [r8, #-2155] @ 0xfffff795 │ │ │ │ movwcs r9, #770 @ 0x302 │ │ │ │ stccs 8, cr15, [r8], {85} @ 0x55 │ │ │ │ cdp2 0, 11, cr15, cr12, cr11, {2} │ │ │ │ addsmi r9, ip, #8, 22 @ 0x2000 │ │ │ │ andcs sp, r1, fp, ror #3 │ │ │ │ - ldc2l 1, cr15, [ip, #-452]! @ 0xfffffe3c │ │ │ │ + ldc2l 1, cr15, [r8, #-452]! @ 0xfffffe3c │ │ │ │ @ instruction: 0xf1c86983 │ │ │ │ ldrmi r0, [sl], #-513 @ 0xfffffdff │ │ │ │ @ instruction: 0xf640e7d2 │ │ │ │ movwls r7, #46079 @ 0xb3ff │ │ │ │ svceq 0x0000f1b9 │ │ │ │ strcs sp, [r2], #-19 @ 0xffffffed │ │ │ │ @ instruction: 0xf8cd2303 │ │ │ │ movwls r9, #32816 @ 0x8030 │ │ │ │ @ instruction: 0xf19e970d │ │ │ │ - bl 0x4921d8 │ │ │ │ + bl 0x492150 │ │ │ │ submi r0, r3, #196, 4 @ 0x4000000c │ │ │ │ cmnpmi r0, #587202560 @ p-variant is OBSOLETE @ 0x23000000 │ │ │ │ mvnseq pc, #35 @ 0x23 │ │ │ │ vld1.32 {d22-d25}, [pc :64], r3 │ │ │ │ sbcsvs r4, r3, #-2080374783 @ 0x84000001 │ │ │ │ movwcs lr, #10073 @ 0x2759 │ │ │ │ movwls r2, #33793 @ 0x8401 │ │ │ │ @@ -265560,86 +265531,86 @@ │ │ │ │ @ instruction: 0xf9ccf7ff │ │ │ │ rscsle r2, r0, r0, lsl #16 │ │ │ │ ldmdavs sl, {r4, r7, r8, r9, sl, sp, lr, pc} │ │ │ │ subsmi r9, sl, r1, lsl fp │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ strtmi sp, [r2], -sl, lsl #2 │ │ │ │ vmax.s8 d20, d5, d11 │ │ │ │ - vmla.i d21, d16, d0[4] │ │ │ │ + vmla.i d21, d0, d0[4] │ │ │ │ andslt r0, r3, lr, lsr #32 │ │ │ │ svcmi 0x00f0e8bd │ │ │ │ ldcllt 0, cr15, [r8], #-320 @ 0xfffffec0 │ │ │ │ - blx 0x10d0004 │ │ │ │ + blx 0xfcff8c │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ adcmi pc, r4, r1, asr #12 │ │ │ │ addseq pc, r5, r0, asr #5 │ │ │ │ andhi pc, r0, sp, asr #17 │ │ │ │ tstcs r1, r3, lsr #12 │ │ │ │ - adcmi pc, r8, #1342177284 @ 0x50000004 │ │ │ │ + eormi pc, r8, #1342177284 @ 0x50000004 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ @ instruction: 0xf1a26800 │ │ │ │ - andcs pc, r1, r5, asr r8 @ │ │ │ │ - ldc2 1, cr15, [r8, #-452] @ 0xfffffe3c │ │ │ │ + andcs pc, r1, r1, asr r8 @ │ │ │ │ + ldc2 1, cr15, [r4, #-452] @ 0xfffffe3c │ │ │ │ vmla.i8 d25, d5, d9 │ │ │ │ - vshr.s64 q10, q8, #64 │ │ │ │ + vmvn.i32 q10, #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf04c002e │ │ │ │ andcs pc, r1, sp, lsr #16 │ │ │ │ - stc2 1, cr15, [lr, #-452] @ 0xfffffe3c │ │ │ │ - cmppmi r8, r5, asr #4 @ p-variant is OBSOLETE │ │ │ │ + stc2 1, cr15, [sl, #-452] @ 0xfffffe3c │ │ │ │ + biccc pc, r8, r5, asr #4 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ vqdmulh.s d20, d0, d15 │ │ │ │ andls r4, r0, r7, asr r2 │ │ │ │ ldc2l 1, cr15, [ip, #212] @ 0xd4 │ │ │ │ movwcs r4, #1537 @ 0x601 │ │ │ │ vshl.s8 d25, d0, d5 │ │ │ │ - vmla.i d20, d0, d0[4] │ │ │ │ + vmla.i d19, d16, d0[4] │ │ │ │ @ instruction: 0xf04c002e │ │ │ │ andcs pc, r1, r7, lsl r8 @ │ │ │ │ - ldc2l 1, cr15, [r8], #452 @ 0x1c4 │ │ │ │ - cmppmi r8, r5, asr #4 @ p-variant is OBSOLETE │ │ │ │ + ldc2l 1, cr15, [r4], #452 @ 0x1c4 │ │ │ │ + biccc pc, r8, r5, asr #4 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - adcspl pc, ip, r5, asr #4 │ │ │ │ + eorspl pc, ip, r5, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ vqdmulh.s d20, d0, d3 │ │ │ │ @ instruction: 0xf16d425a │ │ │ │ - svclt 0x0000f8af │ │ │ │ - eorseq lr, r3, r0, ror #11 │ │ │ │ - ldrshteq lr, [r3], -r4 │ │ │ │ + svclt 0x0000f8ab │ │ │ │ + eorseq lr, r3, r0, ror #10 │ │ │ │ + eorseq lr, r3, r4, ror r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a0f8cc │ │ │ │ ldrmi fp, [fp], pc, lsl #1 │ │ │ │ andcs r4, r0, #23068672 @ 0x1600000 │ │ │ │ andls r9, sl, r8, lsl fp │ │ │ │ movwls r4, #22104 @ 0x5658 │ │ │ │ - blmi 0xfea77e48 │ │ │ │ + blmi 0xfea77dd0 │ │ │ │ ldmdavs fp, {r0, r8, ip, pc} │ │ │ │ @ instruction: 0xf04f930d │ │ │ │ - blge 0x414638 │ │ │ │ + blge 0x4145c0 │ │ │ │ teqcs r4, #134217728 @ 0x8000000 │ │ │ │ movwcs r9, #768 @ 0x300 │ │ │ │ movwcs r9, #780 @ 0x30c │ │ │ │ - blx 0x1b4fa50 │ │ │ │ + blx 0x1b4f9d8 │ │ │ │ @ instruction: 0xf89bb190 │ │ │ │ - blcs 0x20dfa50 │ │ │ │ + blcs 0x20df9d8 │ │ │ │ vqadd.s8 d29, d5, d10 │ │ │ │ - vsubl.s8 q11, d0, d8 │ │ │ │ + vsubl.s8 , d16, d8 │ │ │ │ vhsub.s8 d16, d5, d30 │ │ │ │ - vmla.f d20, d0, d0[2] │ │ │ │ + vmla.f d19, d16, d0[2] │ │ │ │ andls r0, r0, #-2147483637 @ 0x8000000b │ │ │ │ - blmi 0xfe6fda98 │ │ │ │ + blmi 0xfe6fda20 │ │ │ │ andpl pc, r6, #64, 4 │ │ │ │ - blx 0x1acfb9e │ │ │ │ + blx 0x1acfb26 │ │ │ │ vadd.i8 d25, d5, d12 │ │ │ │ - vaddw.s8 q11, q8, d24 │ │ │ │ - bls 0x393f44 │ │ │ │ + vaddw.s8 q11, q0, d24 │ │ │ │ + bls 0x393ecc │ │ │ │ mrrc2 0, 4, pc, ip, cr11 @ │ │ │ │ rscscc pc, pc, pc, asr #32 │ │ │ │ - stc2 1, cr15, [r6], #452 @ 0x1c4 │ │ │ │ + stc2 1, cr15, [r2], #452 @ 0x1c4 │ │ │ │ mulcc r1, fp, r8 │ │ │ │ mvnle r2, r5, asr #22 │ │ │ │ mulcc r2, fp, r8 │ │ │ │ bicsle r2, ip, ip, asr #22 │ │ │ │ mulcc r3, fp, r8 │ │ │ │ bicsle r2, r8, r6, asr #22 │ │ │ │ mulcc r4, fp, r8 │ │ │ │ @@ -265647,34 +265618,34 @@ │ │ │ │ mulcc r5, fp, r8 │ │ │ │ bicsle r2, r0, r1, lsl #22 │ │ │ │ mulcc r6, fp, r8 │ │ │ │ bicle r2, ip, r1, lsl #22 │ │ │ │ @ instruction: 0x3012f8bb │ │ │ │ andle r2, pc, r8, lsr #22 │ │ │ │ stmdage ip, {r7, r8, r9, fp, lr} │ │ │ │ - andvs pc, r8, #1342177284 @ 0x50000004 │ │ │ │ + addpl pc, r8, #1342177284 @ 0x50000004 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - cmppmi r8, r5, asr #4 @ p-variant is OBSOLETE │ │ │ │ + biccc pc, r8, r5, asr #4 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ vhsub.s8 d25, d0, d0 │ │ │ │ @ instruction: 0xf04b520b │ │ │ │ strb pc, [r7, pc, lsr #22] @ │ │ │ │ strhtcc pc, [r8], -fp @ │ │ │ │ mvnle r2, r4, lsr fp │ │ │ │ strhtcc pc, [sl], -fp @ │ │ │ │ mvnle r2, r0, lsr #22 │ │ │ │ @ instruction: 0x3010f8bb │ │ │ │ addslt r3, fp, #2048 @ 0x800 │ │ │ │ stmiale r1!, {r0, r8, r9, fp, sp}^ │ │ │ │ movwls sl, #2828 @ 0xb0c │ │ │ │ - blls 0x2dcf04 │ │ │ │ + blls 0x2dce8c │ │ │ │ strhtcs pc, [ip], -fp @ │ │ │ │ @ instruction: 0xf8db4629 │ │ │ │ cmpeq r2, ip, lsl r0 │ │ │ │ - blx 0x204fb1c │ │ │ │ + blx 0x204faa4 │ │ │ │ andls r4, r9, r4, lsl #12 │ │ │ │ adcle r2, r9, r0, lsl #16 │ │ │ │ rsbpl pc, r8, r6, lsr #17 │ │ │ │ stmdaeq r1, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf0036735 │ │ │ │ @ instruction: 0xf886fa0f │ │ │ │ @ instruction: 0xf8bb8058 │ │ │ │ @@ -265684,15 +265655,15 @@ │ │ │ │ vmov.i32 , #24832 @ 0x00006100 │ │ │ │ vst1.16 {d20-d23}, [pc :256], r4 │ │ │ │ @ instruction: 0xf6cf4e70 │ │ │ │ @ instruction: 0x46a87eff │ │ │ │ @ instruction: 0xf04f46a9 │ │ │ │ @ instruction: 0x469237ff │ │ │ │ ands pc, r8, sp, asr #17 │ │ │ │ - blcs 0x20bb98 │ │ │ │ + blcs 0x20bb20 │ │ │ │ addhi pc, pc, r0 │ │ │ │ svclt 0x00014553 │ │ │ │ @ instruction: 0xf00369a3 │ │ │ │ @ instruction: 0xf8860301 │ │ │ │ @ instruction: 0xf8bb3058 │ │ │ │ strcc ip, [r1, #-44] @ 0xffffffd4 │ │ │ │ strmi r3, [ip, #1056]! @ 0x420 │ │ │ │ @@ -265706,40 +265677,40 @@ │ │ │ │ ldrmi r9, [r3], #-2310 @ 0xfffff6fa │ │ │ │ @ instruction: 0xf8bb3b01 │ │ │ │ andmi ip, sl, ip, lsr #32 │ │ │ │ svclt 0x00284297 │ │ │ │ ldrmi r4, [r9, #1559] @ 0x617 │ │ │ │ @ instruction: 0x4699bf38 │ │ │ │ stccc 8, cr15, [r4], {84} @ 0x54 │ │ │ │ - b 0x1325264 │ │ │ │ + b 0x13251ec │ │ │ │ stclle 8, cr0, [r0], #12 │ │ │ │ mvnscc pc, #24, 2 │ │ │ │ andeq lr, r2, #100352 @ 0x18800 │ │ │ │ tsteq r2, r3, asr sl │ │ │ │ strcs fp, [r1, #-3848] @ 0xfffff0f8 │ │ │ │ - blx 0xfee07c14 │ │ │ │ + blx 0xfee07b9c │ │ │ │ msrcc CPSR_, #201326594 @ 0xc000002 │ │ │ │ - blx 0xfedbfffc │ │ │ │ - blcs 0x1509e0 │ │ │ │ + blx 0xfedbff84 │ │ │ │ + blcs 0x150968 │ │ │ │ adchi pc, sp, #0 │ │ │ │ andmi pc, r0, #79 @ 0x4f │ │ │ │ streq pc, [r1, #-451]! @ 0xfffffe3d │ │ │ │ - blx 0x1a286c │ │ │ │ - blx 0x9d1000 │ │ │ │ + blx 0x1a27f4 │ │ │ │ + blx 0x9d0f88 │ │ │ │ tstpmi sp, #201326592 @ p-variant is OBSOLETE @ 0xc000000 │ │ │ │ - blcs 0x13a808 │ │ │ │ + blcs 0x13a790 │ │ │ │ @ instruction: 0xf8bbd06d │ │ │ │ - blcs 0x19fc3c │ │ │ │ - bl 0xfeb87d90 │ │ │ │ + blcs 0x19fbc4 │ │ │ │ + bl 0xfeb87d18 │ │ │ │ stmdals sl, {r0, r1, r2, sl} │ │ │ │ strtmi r2, [r2], -r0, lsl #2 │ │ │ │ ldc2 7, cr15, [r2, #-1020]! @ 0xfffffc04 │ │ │ │ movwvc pc, #50762 @ 0xc64a @ │ │ │ │ orrscs pc, r7, #192, 4 │ │ │ │ - bl 0x2edc84 │ │ │ │ + bl 0x2edc0c │ │ │ │ stccs 8, cr0, [r0, #-12] │ │ │ │ subshi pc, sl, #64 @ 0x40 │ │ │ │ @ instruction: 0x1010f8bb │ │ │ │ eoreq pc, r2, #68, 4 @ 0x40000004 │ │ │ │ andseq pc, r0, #192, 4 │ │ │ │ msreq CPSR_x, #68, 4 @ 0x40000004 │ │ │ │ stmdbcs r2, {r0, sl, ip, sp} │ │ │ │ @@ -265748,74 +265719,74 @@ │ │ │ │ strcs r3, [r0, #-767] @ 0xfffffd01 │ │ │ │ strbmi r9, [r0], -r0, lsl #4 │ │ │ │ strcs r2, [r0], #-512 @ 0xfffffe00 │ │ │ │ strmi lr, [r2, #-2509] @ 0xfffff633 │ │ │ │ ldc2l 0, cr15, [r4], #-12 │ │ │ │ mcrrne 6, 0, r4, r3, cr5 │ │ │ │ @ instruction: 0xf164d17c │ │ │ │ - vpmin.s8 , , │ │ │ │ - vqdmlal.s q11, d16, d0[2] │ │ │ │ + vpmax.s8 , , │ │ │ │ + vqdmlal.s q11, d0, d0[2] │ │ │ │ movwls r0, #4910 @ 0x132e │ │ │ │ - cmppmi r8, r5, asr #4 @ p-variant is OBSOLETE │ │ │ │ + biccc pc, r8, r5, asr #4 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ stmdage ip, {r1, fp, sp, lr} │ │ │ │ vhsub.s8 d25, d0, d0 │ │ │ │ - blmi 0x5ec52c │ │ │ │ - blx 0xfe64fda8 │ │ │ │ - blls 0x28d860 │ │ │ │ + blmi 0x5ec4b4 │ │ │ │ + blx 0xfe64fd30 │ │ │ │ + blls 0x28d7e8 │ │ │ │ @ instruction: 0xf43f2b00 │ │ │ │ ldmdavs r9, {r1, r2, r4, r5, r6, r8, r9, sl, fp, sp, pc} │ │ │ │ @ instruction: 0xf0402900 │ │ │ │ stmdbvs r2!, {r2, r3, r4, r7, r9, pc} │ │ │ │ stmdavs r0!, {r2, r3, r8, r9, fp, sp, pc}^ │ │ │ │ - blls 0x2f8898 │ │ │ │ + blls 0x2f8820 │ │ │ │ @ instruction: 0xf9b8f002 │ │ │ │ stmdacs r0, {r0, r1, r9, sl, lr} │ │ │ │ adchi pc, r0, #0 │ │ │ │ strmi r6, [r2], #-2338 @ 0xfffff6de │ │ │ │ stceq 8, cr15, [r1], {18} │ │ │ │ @ instruction: 0xf0402800 │ │ │ │ - bls 0x27468c │ │ │ │ + bls 0x274614 │ │ │ │ @ instruction: 0xf1266013 │ │ │ │ @ instruction: 0xf8bbff9f │ │ │ │ ldrb ip, [r8, -ip, lsr #32] │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ - eorseq lr, r3, r8, lsl #12 │ │ │ │ + eorseq lr, r3, r8, lsl #11 │ │ │ │ strbmi r9, [sl], -sl, lsl #16 │ │ │ │ @ instruction: 0xf7ff4639 │ │ │ │ ldrtmi pc, [r8], pc, asr #25 @ │ │ │ │ @ instruction: 0x3010f8bb │ │ │ │ streq pc, [r1], #-265 @ 0xfffffef7 │ │ │ │ - blcs 0x19ac70 │ │ │ │ + blcs 0x19abf8 │ │ │ │ mvnshi pc, r0 │ │ │ │ - @ instruction: 0xf842f19e │ │ │ │ + @ instruction: 0xf83ef19e │ │ │ │ @ instruction: 0xf08042a8 │ │ │ │ - ldc 2, cr8, [pc, #160] @ 0x113d90 │ │ │ │ + ldc 2, cr8, [pc, #160] @ 0x113d18 │ │ │ │ @ instruction: 0x46407bb7 │ │ │ │ ldmcc pc!, {r0, r2, r8, ip, sp, lr, pc}^ @ │ │ │ │ mvnscc pc, #79 @ 0x4f │ │ │ │ - beq 0x34e910 │ │ │ │ + beq 0x34e898 │ │ │ │ andcs r9, r0, #0, 6 │ │ │ │ msreq CPSR_x, #68, 4 @ 0x40000004 │ │ │ │ stc 6, cr4, [sp, #324] @ 0x144 │ │ │ │ @ instruction: 0xf0037b02 │ │ │ │ mcrrne 12, 1, pc, r3, cr3 @ │ │ │ │ ldrbmi sp, [r4, #-159] @ 0xffffff61 │ │ │ │ rsbhi pc, r9, #0 │ │ │ │ rsbmi r4, fp, #128, 8 @ 0x80000000 │ │ │ │ streq lr, [r3, #-2568] @ 0xfffff5f8 │ │ │ │ - ldrbtvc pc, [pc], #1540 @ 0x113d28 @ │ │ │ │ + ldrbtvc pc, [pc], #1540 @ 0x113cb0 @ │ │ │ │ ldmvc pc!, {r1, r3, r9, sl, ip, sp, lr, pc}^ @ │ │ │ │ strmi r4, [r0], #1068 @ 0x42c │ │ │ │ vhsub.u32 d20, d31, d24 │ │ │ │ vshl.u32 d16, d11, d15 │ │ │ │ andle r0, r2, fp, lsl #16 │ │ │ │ @ instruction: 0xf0041a29 │ │ │ │ strbmi pc, [r4, #-2275] @ 0xfffff71d @ │ │ │ │ - bl 0xfeb47d58 │ │ │ │ + bl 0xfeb47ce0 │ │ │ │ strtmi r0, [r0], -r4, lsl #2 │ │ │ │ @ instruction: 0xf8dcf004 │ │ │ │ movwls r1, #23531 @ 0x5beb │ │ │ │ mulcc r7, fp, r8 │ │ │ │ @ instruction: 0xf0002b41 │ │ │ │ stmdbls r5, {r0, r1, r2, r3, r4, r5, r7, r8, pc} │ │ │ │ mvnsvc pc, #9437184 @ 0x900000 │ │ │ │ @@ -265844,43 +265815,43 @@ │ │ │ │ stmdbvs r7!, {r0, r1, r5, r7, r8, fp, sp, lr} │ │ │ │ vmlal.u8 q11, d19, d22 │ │ │ │ ldreq r0, [r9, r0, lsl #17] │ │ │ │ @ instruction: 0xf0039a05 │ │ │ │ svclt 0x00480301 │ │ │ │ stmdaeq r2, {r3, r6, ip, sp, lr, pc} │ │ │ │ @ instruction: 0x9014f8d4 │ │ │ │ - b 0x1324e34 │ │ │ │ + b 0x1324dbc │ │ │ │ svccs 0x00000883 │ │ │ │ ldrtmi sp, [r7], #-370 @ 0xfffffe8e │ │ │ │ @ instruction: 0xf00844b1 │ │ │ │ - strbmi r0, [pc, #-2818] @ 0x1132ea │ │ │ │ + strbmi r0, [pc, #-2818] @ 0x113272 │ │ │ │ @ instruction: 0xf018d343 │ │ │ │ andle r0, fp, r4, lsl #30 │ │ │ │ ldrdcc pc, [r8], -sl │ │ │ │ @ instruction: 0xf8da42b3 │ │ │ │ svclt 0x0088300c │ │ │ │ andvs pc, r8, sl, asr #17 │ │ │ │ andle r4, r1, #-1342177269 @ 0xb000000b │ │ │ │ andvc pc, ip, sl, asr #17 │ │ │ │ svceq 0x0000f1bb │ │ │ │ - blls 0x2c8348 │ │ │ │ + blls 0x2c82d0 │ │ │ │ strtcc r3, [r0], #-1281 @ 0xfffffaff │ │ │ │ strhtgt pc, [ip], -r3 @ │ │ │ │ stclle 5, cr4, [sl], {172} @ 0xac │ │ │ │ @ instruction: 0x3014f8da │ │ │ │ @ instruction: 0xf8dd4656 │ │ │ │ ldmdblt fp, {r3, r4, ip, sp, pc} │ │ │ │ ldrdcc pc, [ip], -sl │ │ │ │ movwcc lr, #18886 @ 0x49c6 │ │ │ │ @ instruction: 0xf9b2f050 │ │ │ │ @ instruction: 0xf0402800 │ │ │ │ @ instruction: 0xf00380b2 │ │ │ │ - blls 0x3120a8 │ │ │ │ + blls 0x312030 │ │ │ │ @ instruction: 0xf19a6898 │ │ │ │ - stmdals r9, {r0, r3, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdals r9, {r0, r2, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ cdp2 1, 13, cr15, cr4, cr6, {1} │ │ │ │ ldmdavs sl, {r5, r6, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, sp, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ bichi pc, r5, r0, asr #32 │ │ │ │ andcs fp, r0, pc │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @@ -265906,146 +265877,146 @@ │ │ │ │ @ instruction: 0x3014f8da │ │ │ │ @ instruction: 0xf8cabf88 │ │ │ │ adcsmi r6, fp, #16 │ │ │ │ @ instruction: 0xf8cabf38 │ │ │ │ @ instruction: 0xe7a47014 │ │ │ │ vmul.i q11, q3, d3[4] │ │ │ │ stmdals r8, {r0, r1, r3, r8} │ │ │ │ - bne 0x17fa6f0 │ │ │ │ + bne 0x17fa678 │ │ │ │ ldrtmi r9, [r9], #-512 @ 0xfffffe00 │ │ │ │ strbmi r9, [r2], -r1, lsl #6 │ │ │ │ eorsmi r2, r0, r2, lsl r3 │ │ │ │ @ instruction: 0xf8c8f002 │ │ │ │ @ instruction: 0xf47f3001 │ │ │ │ @ instruction: 0xe6b4af7c │ │ │ │ movwls r4, #46648 @ 0xb638 │ │ │ │ - ldc2 7, cr15, [r8], {99} @ 0x63 │ │ │ │ + mrrc2 7, 6, pc, r4, cr3 @ │ │ │ │ @ instruction: 0xf0109b0b │ │ │ │ svclt 0x00080f07 │ │ │ │ orrpl pc, r0, #683671552 @ 0x28c00000 │ │ │ │ streq sp, [r2, r2, asr #1] │ │ │ │ msrhi CPSR_fx, r0, asr #2 │ │ │ │ adcsvs pc, r4, #76546048 @ 0x4900000 │ │ │ │ addscs pc, r7, #192, 4 │ │ │ │ movwls r2, #45312 @ 0xb100 │ │ │ │ - blne 0xff7adf58 │ │ │ │ + blne 0xff7adee0 │ │ │ │ @ instruction: 0xf1904438 │ │ │ │ - bls 0x34ee90 │ │ │ │ + bls 0x34ee08 │ │ │ │ @ instruction: 0xf6099b0b │ │ │ │ @ instruction: 0x401171ff │ │ │ │ ldmible r3!, {r0, r3, r4, r7, r9, lr} │ │ │ │ - blvc 0xb0f5ac │ │ │ │ + blvc 0xb0f534 │ │ │ │ ldrmi r1, [r8], -r9, asr #21 │ │ │ │ @ instruction: 0xf04f4642 │ │ │ │ movwls r3, #1023 @ 0x3ff │ │ │ │ - blvc 0x1cf574 │ │ │ │ + blvc 0x1cf4fc │ │ │ │ @ instruction: 0xf0032332 │ │ │ │ strdcc pc, [r1], -r9 │ │ │ │ @ instruction: 0xf164d1a4 │ │ │ │ - vmul.i8 , , │ │ │ │ - vrsra.s64 d22, d20, #64 │ │ │ │ + vmul.i8 , , │ │ │ │ + vbic.i32 d22, #1024 @ 0x00000400 │ │ │ │ movwls r0, #4910 @ 0x132e │ │ │ │ - cmppmi r8, r5, asr #4 @ p-variant is OBSOLETE │ │ │ │ + biccc pc, r8, r5, asr #4 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ stmdage ip, {r1, fp, sp, lr} │ │ │ │ vhsub.s8 d25, d0, d0 │ │ │ │ - blmi 0x7d8b28 │ │ │ │ + blmi 0x7d8ab0 │ │ │ │ @ instruction: 0xf91af04b │ │ │ │ - blmi 0x78d56c │ │ │ │ + blmi 0x78d4f4 │ │ │ │ vadd.i8 d26, d5, d12 │ │ │ │ - vmlal.s q11, d0, d0[5] │ │ │ │ + vmlal.s , d16, d0[5] │ │ │ │ vhsub.s8 d16, d5, d30 │ │ │ │ - vmla.f d20, d0, d0[2] │ │ │ │ + vmla.f d19, d16, d0[2] │ │ │ │ andls r0, r0, #-2147483637 @ 0x8000000b │ │ │ │ rscvc pc, r3, #1325400064 @ 0x4f000000 │ │ │ │ @ instruction: 0xf8d6f04b │ │ │ │ @ instruction: 0xf8dae56e │ │ │ │ @ instruction: 0xf8ca300c │ │ │ │ addsmi r6, pc, #8 │ │ │ │ svcge 0x0034f63f │ │ │ │ @ instruction: 0xf8bbe785 │ │ │ │ eorcs r5, r8, #48 @ 0x30 │ │ │ │ @ instruction: 0xf8db2400 │ │ │ │ - blls 0x2d4030 │ │ │ │ + blls 0x2d3fb8 │ │ │ │ strls r4, [r0], #-1569 @ 0xfffff9df │ │ │ │ vqdmulh.s d15, d2, d5 │ │ │ │ @ instruction: 0xf828f002 │ │ │ │ stmdacs r0, {r1, r2, r9, sl, lr} │ │ │ │ stccs 0, cr13, [r0, #-484] @ 0xfffffe1c │ │ │ │ @ instruction: 0x4621d077 │ │ │ │ and r4, fp, r4, lsl #12 │ │ │ │ ... │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ - eorseq lr, r3, r8, lsl r6 │ │ │ │ + mlaseq r3, r8, r5, lr │ │ │ │ strtcc r3, [r8], #-257 @ 0xfffffeff │ │ │ │ rsble r4, r8, sp, lsl #5 │ │ │ │ - blcs 0x1ae174 │ │ │ │ + blcs 0x1ae0fc │ │ │ │ stmibvs r5!, {r3, r4, r5, r6, r7, r8, ip, lr, pc} │ │ │ │ - blx 0x1dcc92 │ │ │ │ + blx 0x1dcc1a │ │ │ │ stmdbvs pc!, {r0, r2, r8, sl, sp, lr}^ @ │ │ │ │ @ instruction: 0xf1264638 │ │ │ │ strmi pc, [r1], fp, lsl #28 │ │ │ │ @ instruction: 0xf0002800 │ │ │ │ stmdbvs sl!, {r0, r2, r3, r4, r5, r7, pc} │ │ │ │ strls r9, [r0, -r7, lsl #22] │ │ │ │ movwls r2, #5888 @ 0x1700 │ │ │ │ smladxls r2, fp, r6, r4 │ │ │ │ @ instruction: 0xff82f001 │ │ │ │ @ instruction: 0xf0002800 │ │ │ │ stmdbvs r5!, {r0, r4, r5, r7, pc}^ │ │ │ │ @ instruction: 0xf1264628 │ │ │ │ @ instruction: 0x4680fdf7 │ │ │ │ @ instruction: 0xf0002800 │ │ │ │ - blls 0x2f42d0 │ │ │ │ + blls 0x2f4258 │ │ │ │ stmib sp, {r1, r5, r8, fp, sp, lr}^ │ │ │ │ ldrtmi r5, [fp], -r0, lsl #6 │ │ │ │ @ instruction: 0xf0019702 │ │ │ │ stmdacs r0, {r0, r1, r2, r3, r5, r6, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ adchi pc, r0, r0 │ │ │ │ @ instruction: 0xf000092d │ │ │ │ ssatmi r8, #29, sp, lsl #1 │ │ │ │ cdpvs 6, 15, cr15, cr14, cr15, {2} │ │ │ │ streq lr, [ip], #-2824 @ 0xfffff4f8 │ │ │ │ - blcc 0x1767e0 │ │ │ │ + blcc 0x176768 │ │ │ │ ldrbmi fp, [r3, #-667]! @ 0xfffffd65 │ │ │ │ - blvc 0xa0a06c │ │ │ │ + blvc 0xa09ff4 │ │ │ │ movweq pc, #61443 @ 0xf003 @ │ │ │ │ rsble r2, pc, r2, lsl #22 │ │ │ │ adcmi r3, pc, #1, 26 @ 0x40 │ │ │ │ vstrcs d13, [r0, #-164] @ 0xffffff5c │ │ │ │ addhi pc, r8, r0 │ │ │ │ @ instruction: 0x46292210 │ │ │ │ @ instruction: 0xf1264640 │ │ │ │ @ instruction: 0x4604fe5d │ │ │ │ rsbsle r2, pc, r0, lsl #16 │ │ │ │ @ instruction: 0x46292210 │ │ │ │ - biccc pc, r1, #69206016 @ 0x4200000 │ │ │ │ + movtcc pc, #38466 @ 0x9642 @ │ │ │ │ tstpeq r1, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - ldc2l 1, cr15, [r6, #452] @ 0x1c4 │ │ │ │ + ldc2l 1, cr15, [r2, #452] @ 0x1c4 │ │ │ │ @ instruction: 0xf1262014 │ │ │ │ @ instruction: 0xf642fd45 │ │ │ │ - vorr.i32 , #256 @ 0x00000100 │ │ │ │ + vrsra.s64 q9, , #64 │ │ │ │ andvs r0, r3, r1, lsl r3 │ │ │ │ mvnspl pc, #536870916 @ 0x20000004 │ │ │ │ orrseq pc, r5, #192, 4 │ │ │ │ andls pc, ip, r0, asr #17 │ │ │ │ strpl lr, [r1], #-2496 @ 0xfffff640 │ │ │ │ tstvs r2, sl, lsl r8 │ │ │ │ @ instruction: 0x46306018 │ │ │ │ ldc2 1, cr15, [lr, #152] @ 0x98 │ │ │ │ - bl 0x34dbbc │ │ │ │ - blgt 0x4d8cd8 │ │ │ │ + bl 0x34db44 │ │ │ │ + blgt 0x4d8c60 │ │ │ │ andeq lr, pc, r4, lsl #17 │ │ │ │ vabd.s8 q15, q10, q0 │ │ │ │ vsubw.s8 q8, q0, d18 │ │ │ │ ldr r0, [r1, #784]! @ 0x310 │ │ │ │ - b 0x324a84 │ │ │ │ + b 0x324a0c │ │ │ │ ldrb r0, [fp, #2051]! @ 0x803 │ │ │ │ strhtcc pc, [r8], #-134 @ 0xffffff7a @ │ │ │ │ - blx 0x1dc116 │ │ │ │ + blx 0x1dc09e │ │ │ │ @ instruction: 0xf126f000 │ │ │ │ usatvs pc, #16, fp, lsl #26 @ │ │ │ │ strhtgt pc, [ip], -fp @ │ │ │ │ svceq 0x0000f1bc │ │ │ │ mrcge 4, 1, APSR_nzcv, cr3, cr15, {1} │ │ │ │ andcs r9, r0, #9216 @ 0x2400 │ │ │ │ and r9, fp, r5, lsl #24 │ │ │ │ @@ -266058,177 +266029,177 @@ │ │ │ │ stmdbcs r1, {r0, r3, r4, fp, sp, lr} │ │ │ │ ldmvs r9, {r4, r5, r6, r7, r8, ip, lr, pc} │ │ │ │ strtmi r3, [r1], #-12 │ │ │ │ stcne 8, cr15, [ip], {64} @ 0x40 │ │ │ │ @ instruction: 0xf8406899 │ │ │ │ ldmdbvs r9, {r3, sl, fp, ip}^ │ │ │ │ stcne 8, cr15, [r4], {64} @ 0x40 │ │ │ │ - blx 0xfef4e0e4 │ │ │ │ + blx 0xfef4e06c │ │ │ │ stmdbeq sp!, {r3, r7, r8, sl, ip, sp, lr, pc}^ │ │ │ │ vqrshl.s8 q15, q4, q2 │ │ │ │ ldrb r0, [r9, #-802]! @ 0xfffffcde │ │ │ │ strcc r6, [r1, -r3, ror #16] │ │ │ │ adcmi r9, pc, #20480 @ 0x5000 │ │ │ │ movweq pc, #4131 @ 0x1023 @ │ │ │ │ rsbvs r4, r3, r3, lsl r4 │ │ │ │ - b 0x150ab7c │ │ │ │ + b 0x150ab04 │ │ │ │ ldrb r1, [r7, -r7, lsl #24]! │ │ │ │ stmdage ip, {r0, r2, r5, r8, r9, fp, lr} │ │ │ │ - addvs pc, r4, #1342177284 @ 0x50000004 │ │ │ │ + andvs pc, r4, #1342177284 @ 0x50000004 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - cmppmi r8, r5, asr #4 @ p-variant is OBSOLETE │ │ │ │ + biccc pc, r8, r5, asr #4 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ vst1.8 {d25-d28}, [pc], r0 │ │ │ │ @ instruction: 0xf04a72f1 │ │ │ │ ldrbt pc, [r9], #-4065 @ 0xfffff01f @ │ │ │ │ stmdaeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf1264648 │ │ │ │ @ instruction: 0x4640fd39 │ │ │ │ ldc2 1, cr15, [r6, #-152]! @ 0xffffff68 │ │ │ │ @ instruction: 0xf1264630 │ │ │ │ @ instruction: 0xe654fd33 │ │ │ │ strbtmi r4, [r1], r5, asr #12 │ │ │ │ ldrbcc pc, [pc, pc, asr #32]! @ │ │ │ │ ldrmi lr, [sl], r8, lsr #10 │ │ │ │ - subvs pc, ip, #1342177284 @ 0x50000004 │ │ │ │ + sbcpl pc, ip, #1342177284 @ 0x50000004 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - cmppmi r8, r5, asr #4 @ p-variant is OBSOLETE │ │ │ │ + biccc pc, r8, r5, asr #4 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - blmi 0x5789b4 │ │ │ │ + blmi 0x57893c │ │ │ │ vadd.i8 d26, d0, d12 │ │ │ │ @ instruction: 0xf04a523e │ │ │ │ @ instruction: 0x4650ffbf │ │ │ │ ldc2 1, cr15, [sl, #-152] @ 0xffffff68 │ │ │ │ vqshl.s8 q15, q2, │ │ │ │ - vmvn.i32 d22, #0 @ 0x00000000 │ │ │ │ + vrshr.s64 d21, d16, #64 │ │ │ │ vhsub.s8 d16, d5, d30 │ │ │ │ - vmla.f d20, d0, d0[2] │ │ │ │ + vmla.f d19, d16, d0[2] │ │ │ │ andls r0, r0, #-2147483637 @ 0x8000000b │ │ │ │ - blmi 0x2fe20c │ │ │ │ + blmi 0x2fe194 │ │ │ │ eorspl pc, r4, #64, 4 │ │ │ │ @ instruction: 0xffacf04a │ │ │ │ - beq 0x150324 │ │ │ │ + beq 0x1502ac │ │ │ │ @ instruction: 0xf1a1e7e9 │ │ │ │ - strmi pc, [r5], -r5, lsl #28 │ │ │ │ + strmi pc, [r5], -r1, lsl #28 │ │ │ │ svclt 0x0000e5ae │ │ │ │ - eorseq lr, r3, r8, lsl r6 │ │ │ │ - eorseq lr, r3, r8, lsl #12 │ │ │ │ + mlaseq r3, r8, r5, lr │ │ │ │ + eorseq lr, r3, r8, lsl #11 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec6b404 │ │ │ │ + bl 0xfec6b38c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addslt r0, r2, r8, lsr #31 │ │ │ │ @ instruction: 0x46044b30 │ │ │ │ tstcs r0, r4, lsr r2 │ │ │ │ ldmdavs fp, {r2, fp, sp, pc} │ │ │ │ @ instruction: 0xf04f9311 │ │ │ │ strcs r0, [r0, #-768] @ 0xfffffd00 │ │ │ │ - b 0x1750864 │ │ │ │ + b 0x16507ec │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ strls r4, [r0, #-1568] @ 0xfffff9e0 │ │ │ │ - @ instruction: 0xf8aef19c │ │ │ │ + @ instruction: 0xf8aaf19c │ │ │ │ svccc 0x00fff1b1 │ │ │ │ @ instruction: 0xf1b0bf08 │ │ │ │ strdle r3, [r8], -pc @ │ │ │ │ strmi r9, [r6], -r3, lsl #2 │ │ │ │ eorscs sl, r4, #4, 18 @ 0x10000 │ │ │ │ @ instruction: 0xf19c4620 │ │ │ │ - ldmdacs r3!, {r0, r1, r2, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ + ldmdacs r3!, {r0, r1, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ andcs sp, r0, r0, lsl r8 │ │ │ │ ldmdavs sl, {r0, r1, r2, r3, r4, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r1, lsl fp │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andslt sp, r2, r6, lsr r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ ldrtmi r9, [r2], -r3, lsl #22 │ │ │ │ strls r4, [r0, #-1568] @ 0xfffff9e0 │ │ │ │ - @ instruction: 0xf888f19c │ │ │ │ + @ instruction: 0xf884f19c │ │ │ │ svccc 0x00fff1b1 │ │ │ │ @ instruction: 0xf1b0bf08 │ │ │ │ strdle r3, [r2], #255 @ 0xff @ │ │ │ │ vpmax.s8 d25, d4, d4 │ │ │ │ vbic.i32 , #20224 @ 0x00004f00 │ │ │ │ addsmi r6, sl, #76, 6 @ 0x30000001 │ │ │ │ - blls 0x288a04 │ │ │ │ + blls 0x28898c │ │ │ │ andne pc, r1, #64, 4 │ │ │ │ andeq pc, r1, #192, 4 │ │ │ │ cmnpmi pc, #35 @ p-variant is OBSOLETE @ 0x23 │ │ │ │ @ instruction: 0xd1d24293 │ │ │ │ strhtcc pc, [r2], -sp @ │ │ │ │ bicle r2, lr, r8, lsr #22 │ │ │ │ teqcs r4, #57344 @ 0xe000 │ │ │ │ msreq CPSR_, #192, 4 │ │ │ │ @ instruction: 0xd1c8429a │ │ │ │ strhtcc pc, [r0], -sp @ │ │ │ │ addslt r3, fp, #2048 @ 0x800 │ │ │ │ stmiale r2, {r0, r8, r9, fp, sp}^ │ │ │ │ strb r9, [r1, sp, lsl #16] │ │ │ │ - ldc2 1, cr15, [r4, #644] @ 0x284 │ │ │ │ + ldc2 1, cr15, [r0, #644] @ 0x284 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ cdpeq 8, 1, cr15, cr8, cr12, {6} │ │ │ │ rscslt r4, r1, r1, asr #23 │ │ │ │ strmi r4, [sp], -r6, lsl #12 │ │ │ │ tstcs r0, r4, lsr r2 │ │ │ │ - beq 0xb50728 │ │ │ │ + beq 0xb506b0 │ │ │ │ ldmdavs fp, {r0, r4, r6, fp, sp, pc} │ │ │ │ @ instruction: 0xf04f936f │ │ │ │ @ instruction: 0xf04f0300 │ │ │ │ @ instruction: 0xf1900800 │ │ │ │ - addcs lr, r4, #232, 18 @ 0x3a0000 │ │ │ │ + addcs lr, r4, #228, 18 @ 0x390000 │ │ │ │ ldmdage r0!, {r8, sp} │ │ │ │ - stmib r2!, {r4, r7, r8, ip, sp, lr, pc}^ │ │ │ │ + ldmib lr, {r4, r7, r8, ip, sp, lr, pc}^ │ │ │ │ strbmi r2, [r1], -r4, lsl #5 │ │ │ │ @ instruction: 0xf8caa80f │ │ │ │ @ instruction: 0xf1908000 │ │ │ │ - @ instruction: 0xf8cde9dc │ │ │ │ + @ instruction: 0xf8cde9d8 │ │ │ │ strtmi sl, [sl], -r0 │ │ │ │ orrvs pc, r0, r6, lsl #10 │ │ │ │ @ instruction: 0xf8d6ab51 │ │ │ │ @ instruction: 0xf04f0428 │ │ │ │ @ instruction: 0xf7ff39ff │ │ │ │ vqdmulh.s , , │ │ │ │ vrsra.s64 d16, d24, #64 │ │ │ │ ldmdavs ip, {r2, r4, r7, r8, r9} │ │ │ │ svccc 0x0000f5b4 │ │ │ │ @ instruction: 0xf44fbf38 │ │ │ │ @ instruction: 0xf19d3400 │ │ │ │ - ldc 13, cr15, [pc, #60] @ 0x11438c │ │ │ │ + ldc 13, cr15, [pc, #44] @ 0x114304 │ │ │ │ @ instruction: 0xf5b07ba5 │ │ │ │ @ instruction: 0xf8955f80 │ │ │ │ svclt 0x00383058 │ │ │ │ addpl pc, r0, pc, asr #8 │ │ │ │ strmi r1, [r7], -r1, lsr #16 │ │ │ │ svclt 0x00144543 │ │ │ │ andcs r2, r3, #1879048192 @ 0x70000000 │ │ │ │ @ instruction: 0x23224640 │ │ │ │ andls pc, r0, sp, asr #17 │ │ │ │ - blvc 0x1cf9ac │ │ │ │ + blvc 0x1cf934 │ │ │ │ @ instruction: 0xf8def003 │ │ │ │ strbmi r4, [r8, #-1667] @ 0xfffff97d │ │ │ │ ldrbthi pc, [r9], #-0 @ │ │ │ │ @ instruction: 0x46424639 │ │ │ │ stccc 4, cr4, [r4], {95} @ 0x5f │ │ │ │ cdp2 0, 4, cr15, cr4, cr2, {0} │ │ │ │ eorvs r4, pc, #60, 8 @ 0x3c000000 │ │ │ │ addpl pc, r0, pc, asr #8 │ │ │ │ strmi pc, [ip], #-2246 @ 0xfffff73a │ │ │ │ - blx 0xff9d083a │ │ │ │ + blx 0xff9d07c2 │ │ │ │ movwls r6, #2603 @ 0xa2b │ │ │ │ strmi r4, [r2], -r4, lsl #12 │ │ │ │ orrvs pc, r5, r6, lsl #10 │ │ │ │ strcc pc, [ip], #-2262 @ 0xfffff72a │ │ │ │ @ instruction: 0xf7fe2001 │ │ │ │ @ instruction: 0xf8c6fd13 │ │ │ │ strbtvs r0, [r8], #1036 @ 0x40c │ │ │ │ - bvs 0xb65bcc │ │ │ │ + bvs 0xb65b54 │ │ │ │ tstls r0, r2, lsr #12 │ │ │ │ strtne pc, [r4], #-2262 @ 0xfffff72a │ │ │ │ ldreq pc, [ip], #-2262 @ 0xfffff72a │ │ │ │ stc2 7, cr15, [r6, #-1016] @ 0xfffffc08 │ │ │ │ streq pc, [ip], #-2246 @ 0xfffff73a │ │ │ │ strmi r6, [r3], -r8, lsr #12 │ │ │ │ strtmi r6, [r2], -r9, lsr #20 │ │ │ │ @@ -266242,59 +266213,59 @@ │ │ │ │ strcc pc, [ip], #-2262 @ 0xfffff72a │ │ │ │ @ instruction: 0xf0002b00 │ │ │ │ @ instruction: 0xf8da8405 │ │ │ │ strls r7, [r5, -r0] │ │ │ │ suble r2, r4, r0, lsl #30 │ │ │ │ @ instruction: 0x46412234 │ │ │ │ @ instruction: 0xf190a85e │ │ │ │ - ldrtmi lr, [r8], -r0, ror #18 │ │ │ │ + @ instruction: 0x4638e95c │ │ │ │ stmdahi ip, {r0, r2, r3, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ eorshi pc, r8, sp, asr #17 │ │ │ │ eorhi pc, ip, sp, asr #17 │ │ │ │ - blx 0xfead054a │ │ │ │ + blx 0xfead04d2 │ │ │ │ @ instruction: 0xf19c4641 │ │ │ │ - mcrne 8, 0, pc, cr7, cr13, {5} @ │ │ │ │ + mcrne 8, 0, pc, cr7, cr9, {5} @ │ │ │ │ bicshi pc, r6, #192, 4 │ │ │ │ addvs pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ @ instruction: 0xf19c4631 │ │ │ │ - stmdacs r0, {r0, r2, r3, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r3, r9, fp, ip, sp, lr, pc} │ │ │ │ mvnshi pc, #192, 4 │ │ │ │ - bge 0x4ff1c0 │ │ │ │ + bge 0x4ff148 │ │ │ │ streq lr, [sp, -sp, asr #19] │ │ │ │ stmdals r5, {r2, r3, r8, fp, sp, pc} │ │ │ │ andhi pc, r0, sp, asr #17 │ │ │ │ @ instruction: 0xf7ff960c │ │ │ │ - bls 0x692fb8 │ │ │ │ + bls 0x692f40 │ │ │ │ addsmi r6, sl, #2801664 @ 0x2ac000 │ │ │ │ stmdbls pc, {r0, r2, r8, fp, ip, lr, pc} @ │ │ │ │ @ instruction: 0xf1b11ac9 │ │ │ │ svclt 0x00387f80 │ │ │ │ vrhadd.s8 d22, d21, d26 │ │ │ │ - vaddw.s8 , q0, d4 │ │ │ │ + vaddw.s8 q11, q8, d4 │ │ │ │ stmdals r5, {r1, r2, r3, r5, r8} │ │ │ │ - blx 0x1050abc │ │ │ │ + blx 0xf50a44 │ │ │ │ @ instruction: 0xf0002800 │ │ │ │ vcge.s8 q12, , q14 │ │ │ │ - vorr.i32 d23, #8 @ 0x00000008 │ │ │ │ + vsra.s64 d22, d8, #64 │ │ │ │ stmdals r5, {r1, r2, r3, r5, r8} │ │ │ │ - blx 0xdd0ad0 │ │ │ │ + blx 0xcd0a58 │ │ │ │ @ instruction: 0xf0002800 │ │ │ │ stcvs 3, cr8, [r8, #-456]! @ 0xfffffe38 │ │ │ │ - stc2 7, cr15, [ip, #524] @ 0x20c │ │ │ │ + stc2l 7, cr15, [r8, #524] @ 0x20c │ │ │ │ stmdacs r0, {r0, r1, r2, r9, sl, lr} │ │ │ │ msrhi CPSR_x, #0 │ │ │ │ tstcs r0, r4, lsr r2 │ │ │ │ @ instruction: 0xf04fa85e │ │ │ │ @ instruction: 0xf1900800 │ │ │ │ - @ instruction: 0xf04fe912 │ │ │ │ + @ instruction: 0xf04fe90e │ │ │ │ andls r3, lr, #-268435441 @ 0xf000000f │ │ │ │ ldmdavs r8!, {r1, r2, r3, r4, r6, r8, r9, fp, sp, pc} │ │ │ │ andls sl, ip, r0, lsr sl │ │ │ │ ldmvs ip!, {r2, r3, r8, fp, sp, pc} │ │ │ │ - eorvc pc, ip, r5, asr #4 │ │ │ │ + adcvs pc, ip, r5, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ andhi pc, r0, sp, asr #17 │ │ │ │ @ instruction: 0xf7ff940d │ │ │ │ ldmib sp, {r0, r3, r4, r7, r9, fp, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0x46424030 │ │ │ │ ldrdgt pc, [ip], -r7 │ │ │ │ cdpvs 6, 11, cr15, cr4, cr9, {2} │ │ │ │ @@ -266322,77 +266293,77 @@ │ │ │ │ strdvs r6, [fp], -sl │ │ │ │ cmppmi r8, #-1342177276 @ p-variant is OBSOLETE @ 0xb0000004 │ │ │ │ orrscs pc, r7, #192, 4 │ │ │ │ andsvs r4, sl, r2, lsl #8 │ │ │ │ teqeq r4, sp @ │ │ │ │ svcge 0x00302205 │ │ │ │ @ instruction: 0xf0021a09 │ │ │ │ - blls 0x293adc │ │ │ │ + blls 0x293a64 │ │ │ │ @ instruction: 0xf8d6626c │ │ │ │ @ instruction: 0xf8d6b40c │ │ │ │ @ instruction: 0xf8d68418 │ │ │ │ - blcs 0x1395d8 │ │ │ │ + blcs 0x139560 │ │ │ │ rschi pc, lr, #0 │ │ │ │ @ instruction: 0xf89dac6b │ │ │ │ movwcs r2, #331 @ 0x14b │ │ │ │ - bcs 0x1179324 │ │ │ │ + bcs 0x11792ac │ │ │ │ movwcc lr, #6596 @ 0x19c4 │ │ │ │ @ instruction: 0xf00060e3 │ │ │ │ - blge 0x4f51e8 │ │ │ │ - blmi 0x7b91ac │ │ │ │ + blge 0x4f5170 │ │ │ │ + blmi 0x7b9134 │ │ │ │ svccs 0x0070ee1d │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ ldmpl r0, {r3, r9, ip, pc}^ │ │ │ │ - ldc2 7, cr15, [lr], {131} @ 0x83 │ │ │ │ + mrrc2 7, 8, pc, sl, cr3 @ │ │ │ │ stmdacs r0, {r2, ip, pc} │ │ │ │ rsbshi pc, r6, #0 │ │ │ │ - ldc2l 1, cr15, [r0, #-576]! @ 0xfffffdc0 │ │ │ │ + stc2l 1, cr15, [ip, #-576]! @ 0xfffffdc0 │ │ │ │ @ instruction: 0xf0231d03 │ │ │ │ mcrrne 3, 0, r0, r2, cr3 │ │ │ │ movweq lr, #15275 @ 0x3bab │ │ │ │ ldrmi r9, [sl], r4, lsl #18 │ │ │ │ @ instruction: 0xf02a4618 │ │ │ │ movwls r0, #31503 @ 0x7b0f │ │ │ │ - bleq 0x550c6c │ │ │ │ - blx 0xc505ca │ │ │ │ + bleq 0x550bf4 │ │ │ │ + blx 0xc50552 │ │ │ │ @ instruction: 0x46202110 │ │ │ │ stc2 0, cr15, [sl, #332]! @ 0x14c │ │ │ │ @ instruction: 0x46212210 │ │ │ │ @ instruction: 0xf0014658 │ │ │ │ eorcs pc, r6, #35840 @ 0x8c00 │ │ │ │ cmplt pc, r4, lsr #6 │ │ │ │ and r1, r9, sl, lsl sp │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ - ldrshteq fp, [pc], #-128 │ │ │ │ + rsbseq fp, pc, r8, ror #18 │ │ │ │ movweq lr, #35593 @ 0x8b09 │ │ │ │ streq pc, [r1], #-265 @ 0xfffffef7 │ │ │ │ andcs r3, r3, r3, lsl #6 │ │ │ │ andslt r4, r2, #318767104 @ 0x13000000 │ │ │ │ eorshi pc, ip, r5, asr #17 │ │ │ │ orreq lr, r3, #175104 @ 0x2ac00 │ │ │ │ @ instruction: 0x63aa0092 │ │ │ │ andeq pc, pc, #35 @ 0x23 │ │ │ │ movweq pc, #4360 @ 0x1108 @ │ │ │ │ andcc r9, r4, #1610612736 @ 0x60000000 │ │ │ │ subls pc, r4, r5, asr #17 │ │ │ │ - beq 0xfe20f22c │ │ │ │ - bl 0x3b8e38 │ │ │ │ + beq 0xfe20f1b4 │ │ │ │ + bl 0x3b8dc0 │ │ │ │ strtvs r0, [sl], #-1156 @ 0xfffffb7c │ │ │ │ andcs r2, r4, #0, 6 │ │ │ │ @ instruction: 0xf8c54621 │ │ │ │ cmnvs ip, #72 @ 0x48 │ │ │ │ @ instruction: 0xff04f020 │ │ │ │ movwcs fp, #12552 @ 0x3108 │ │ │ │ andcs r6, r4, #3 │ │ │ │ stmiane r1!, {r8, r9, sp} │ │ │ │ @ instruction: 0xf0202003 │ │ │ │ @ instruction: 0xb118fefb │ │ │ │ - bls 0x172e800 │ │ │ │ + bls 0x172e788 │ │ │ │ andvs r4, r3, r3, lsl r4 │ │ │ │ andcs r2, r4, #0, 6 │ │ │ │ tstpeq r8, r4, lsl #2 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf0202003 │ │ │ │ smlattlt r8, pc, lr, pc @ │ │ │ │ andvs r2, r3, r4, lsl #6 │ │ │ │ andcs r2, r4, #0, 6 │ │ │ │ @@ -266426,15 +266397,15 @@ │ │ │ │ @ instruction: 0xf0202003 │ │ │ │ @ instruction: 0xb108feb1 │ │ │ │ andvs r2, r3, r7, lsl #6 │ │ │ │ andcs r2, r4, #0, 6 │ │ │ │ msreq CPSR_s, r4, lsl #2 │ │ │ │ @ instruction: 0xf0202003 │ │ │ │ msrlt R8_fiq, r7 │ │ │ │ - blcs 0x13b320 │ │ │ │ + blcs 0x13b2a8 │ │ │ │ subshi pc, r8, #0 │ │ │ │ andvs r6, r3, fp, asr r8 │ │ │ │ andcs r2, r4, #0, 6 │ │ │ │ msreq CPSR_f, r4, lsl #2 │ │ │ │ @ instruction: 0xf0202003 │ │ │ │ @ instruction: 0xb108fe99 │ │ │ │ andvs r2, r3, r8, lsl #6 │ │ │ │ @@ -266459,76 +266430,76 @@ │ │ │ │ tstplt r8, r1, ror lr @ p-variant is OBSOLETE │ │ │ │ andvs r2, r3, fp, lsl #6 │ │ │ │ andcs r2, r4, #0, 6 │ │ │ │ teqpeq ip, r4, lsl #2 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf0202003 │ │ │ │ msrlt R8_usr, r7 │ │ │ │ @ instruction: 0xf1989009 │ │ │ │ - blls 0x39320c │ │ │ │ + blls 0x393184 │ │ │ │ movwcs r6, #24 │ │ │ │ @ instruction: 0xf1042204 │ │ │ │ andcs r0, r3, r0, asr #2 │ │ │ │ cdp2 0, 5, cr15, cr10, cr0, {1} │ │ │ │ movwcs fp, #49416 @ 0xc108 │ │ │ │ movwcs r6, #3 │ │ │ │ @ instruction: 0xf1042204 │ │ │ │ andcs r0, r3, r4, asr #2 │ │ │ │ cdp2 0, 5, cr15, cr0, cr0, {1} │ │ │ │ andls fp, r9, r0, lsr #2 │ │ │ │ - blx 0x650e0c │ │ │ │ + blx 0x550d94 │ │ │ │ andsvs r9, r8, r9, lsl #22 │ │ │ │ andcs r2, r4, #0, 6 │ │ │ │ cmppeq r8, r4, lsl #2 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf0202003 │ │ │ │ tstplt r8, r3, asr #28 @ p-variant is OBSOLETE │ │ │ │ andvs r2, r3, sp, lsl #6 │ │ │ │ andcs r2, r4, #0, 6 │ │ │ │ cmppeq ip, r4, lsl #2 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf0202003 │ │ │ │ msrlt R8_usr, r9 │ │ │ │ @ instruction: 0xf1989009 │ │ │ │ - blls 0x392ff0 │ │ │ │ + blls 0x392f68 │ │ │ │ movwcs r6, #24 │ │ │ │ @ instruction: 0xf1042204 │ │ │ │ andcs r0, r3, r0, asr r1 │ │ │ │ cdp2 0, 2, cr15, cr12, cr0, {1} │ │ │ │ movwcs fp, #57608 @ 0xe108 │ │ │ │ movwcs r6, #3 │ │ │ │ @ instruction: 0xf1042204 │ │ │ │ andcs r0, r3, r4, asr r1 │ │ │ │ cdp2 0, 2, cr15, cr2, cr0, {1} │ │ │ │ andls fp, r9, r0, lsr #2 │ │ │ │ - @ instruction: 0xf9def198 │ │ │ │ + @ instruction: 0xf9daf198 │ │ │ │ andsvs r9, r8, r9, lsl #22 │ │ │ │ andcs r2, r4, #0, 6 │ │ │ │ cmppeq r8, r4, lsl #2 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf0202003 │ │ │ │ tstplt r8, r5, lsl lr @ p-variant is OBSOLETE │ │ │ │ andvs r2, r3, r0, lsl r3 │ │ │ │ andcs r2, r4, #0, 6 │ │ │ │ cmppeq ip, r4, lsl #2 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf0202003 │ │ │ │ strmi pc, [r3], -fp, lsl #28 │ │ │ │ - bmi 0xfebc0d54 │ │ │ │ + bmi 0xfebc0cdc │ │ │ │ ldrbtmi r9, [sl], #-2312 @ 0xfffff6f8 │ │ │ │ movwls r6, #38930 @ 0x9812 │ │ │ │ @ instruction: 0xf7835888 │ │ │ │ - blls 0x392f70 │ │ │ │ + blls 0x392fe8 │ │ │ │ movwcs r6, #24 │ │ │ │ @ instruction: 0xf1042204 │ │ │ │ andcs r0, r3, r0, ror #2 │ │ │ │ ldc2l 0, cr15, [r8, #128]! @ 0x80 │ │ │ │ tstcs r1, #8, 2 │ │ │ │ movwcs r6, #3 │ │ │ │ @ instruction: 0xf1042204 │ │ │ │ andcs r0, r3, r4, ror #2 │ │ │ │ stc2l 0, cr15, [lr, #128]! @ 0x80 │ │ │ │ andls fp, r9, r8, lsr #2 │ │ │ │ @ instruction: 0xf1992002 │ │ │ │ - blls 0x393610 │ │ │ │ + blls 0x393588 │ │ │ │ movwcs r6, #24 │ │ │ │ @ instruction: 0xf1042204 │ │ │ │ andcs r0, r3, r8, ror #2 │ │ │ │ stc2l 0, cr15, [r0, #128]! @ 0x80 │ │ │ │ tstcs r9, #8, 2 │ │ │ │ movwcs r6, #3 │ │ │ │ @ instruction: 0xf1042204 │ │ │ │ @@ -266563,43 +266534,43 @@ │ │ │ │ stc2 0, cr15, [r0, #128]! @ 0x80 │ │ │ │ tstcs sl, #8, 2 │ │ │ │ movwcs r6, #3 │ │ │ │ @ instruction: 0xf1042204 │ │ │ │ andcs r0, r3, r4, lsl #3 │ │ │ │ ldc2 0, cr15, [r6, #128] @ 0x80 │ │ │ │ smlalbblt r4, r0, r3, r6 │ │ │ │ - bls 0x3276e0 │ │ │ │ + bls 0x327668 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ @ instruction: 0xf78358d0 │ │ │ │ - @ instruction: 0xf8cbf9ef │ │ │ │ - blls 0x2d4930 │ │ │ │ - bleq 0xfe350d44 │ │ │ │ + @ instruction: 0xf8cbfa2b │ │ │ │ + blls 0x2d48b8 │ │ │ │ + bleq 0xfe350ccc │ │ │ │ @ instruction: 0xf0402b00 │ │ │ │ strhlt r8, [r7, fp]! │ │ │ │ andcs r2, r4, #0, 6 │ │ │ │ andcs r4, r3, r9, asr r6 │ │ │ │ ldc2l 0, cr15, [lr, #-128]! @ 0xffffff80 │ │ │ │ @ instruction: 0x2321b108 │ │ │ │ andcs r6, r4, #3 │ │ │ │ - bl 0x3dd554 │ │ │ │ + bl 0x3dd4dc │ │ │ │ andcs r0, r3, r2, lsl #2 │ │ │ │ ldc2l 0, cr15, [r4, #-128]! @ 0xffffff80 │ │ │ │ ldmdavs fp!, {r3, r8, ip, sp, pc}^ │ │ │ │ @ instruction: 0xf10b6003 │ │ │ │ movwcs r0, #2824 @ 0xb08 │ │ │ │ ldrbmi r2, [r9], -r4, lsl #4 │ │ │ │ @ instruction: 0xf0202003 │ │ │ │ tstplt r8, r9, ror #26 @ p-variant is OBSOLETE │ │ │ │ andvs r2, r3, r0, lsl #6 │ │ │ │ movwcs r2, #516 @ 0x204 │ │ │ │ tsteq r2, fp, lsl #22 │ │ │ │ @ instruction: 0xf0202003 │ │ │ │ tstplt r8, pc, asr sp @ p-variant is OBSOLETE │ │ │ │ andvs r2, r3, r0, lsl #6 │ │ │ │ - blvs 0xfebaf73c │ │ │ │ + blvs 0xfebaf6c4 │ │ │ │ movweq pc, #33219 @ 0x81c3 @ │ │ │ │ addsmi r4, sl, #1526726656 @ 0x5b000000 │ │ │ │ cmnphi r6, r0, asr #32 @ p-variant is OBSOLETE │ │ │ │ movwcs r9, #2310 @ 0x906 │ │ │ │ andcs r2, r3, r4, lsl #4 │ │ │ │ stc2l 0, cr15, [lr, #-128] @ 0xffffff80 │ │ │ │ @ instruction: 0xf8c0b108 │ │ │ │ @@ -266612,15 +266583,15 @@ │ │ │ │ ldc2 0, cr15, [lr, #-128]! @ 0xffffff80 │ │ │ │ andvs fp, r4, r0, lsl #2 │ │ │ │ @ instruction: 0xf10b4620 │ │ │ │ @ instruction: 0xf0200b01 │ │ │ │ andcc pc, r1, r3, asr #27 │ │ │ │ strmi r3, [r4], #-1796 @ 0xfffff8fc │ │ │ │ mvnle r4, r3, asr #11 │ │ │ │ - bl 0x1fb5f4 │ │ │ │ + bl 0x1fb57c │ │ │ │ movwls r0, #17291 @ 0x438b │ │ │ │ movwcs r9, #2308 @ 0x904 │ │ │ │ andcs r2, r3, r4, lsl #4 │ │ │ │ stc2 0, cr15, [r8, #-128]! @ 0xffffff80 │ │ │ │ movwcs fp, #264 @ 0x108 │ │ │ │ @ instruction: 0xf1b96003 │ │ │ │ ldcle 15, cr0, [r7, #-0] │ │ │ │ @@ -266631,88 +266602,88 @@ │ │ │ │ ldc2 0, cr15, [r8, #-128] @ 0xffffff80 │ │ │ │ andvs fp, r4, r0, lsl #2 │ │ │ │ @ instruction: 0xf1084620 │ │ │ │ @ instruction: 0xf0200801 │ │ │ │ mulcc r1, sp, sp │ │ │ │ strmi r3, [r4], #-1796 @ 0xfffff8fc │ │ │ │ mvnle r4, r8, asr #11 │ │ │ │ - beq 0xfe34f658 │ │ │ │ + beq 0xfe34f5e0 │ │ │ │ movwcs r4, #1617 @ 0x651 │ │ │ │ andcs r2, r3, r4, lsl #4 │ │ │ │ stc2 0, cr15, [r4, #-128] @ 0xffffff80 │ │ │ │ movwcs fp, #264 @ 0x108 │ │ │ │ stmdals r5, {r0, r1, sp, lr} │ │ │ │ @ instruction: 0xf8c69b06 │ │ │ │ mvnvs r3, ip, lsl #8 │ │ │ │ - bls 0x500ef0 │ │ │ │ + bls 0x500e78 │ │ │ │ eorvs r9, sl, r9, lsl fp │ │ │ │ @ instruction: 0xf12662ab │ │ │ │ andcs pc, r0, pc, asr #17 │ │ │ │ - mvnsne pc, #805306372 @ 0x30000004 │ │ │ │ + cmnpne sp, #805306372 @ p-variant is OBSOLETE @ 0x30000004 │ │ │ │ tstpeq r1, #192, 4 @ p-variant is OBSOLETE │ │ │ │ strtcc pc, [ip], #-2246 @ 0xfffff73a │ │ │ │ ldmdavs sl, {r1, r2, r3, r4, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, pc, ror #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ adcshi pc, r2, r0, asr #32 │ │ │ │ tstcs r0, r1, ror r0 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - bleq 0x510b3c │ │ │ │ + bleq 0x510ac4 │ │ │ │ @ instruction: 0x46202110 │ │ │ │ - bleq 0x551144 │ │ │ │ - blx 0x11d0bea │ │ │ │ + bleq 0x5510cc │ │ │ │ + blx 0x11d0b72 │ │ │ │ @ instruction: 0x46212210 │ │ │ │ @ instruction: 0xf0014658 │ │ │ │ - blls 0x252d94 │ │ │ │ + blls 0x252d1c │ │ │ │ eorcs r9, r4, #469762048 @ 0x1c000000 │ │ │ │ ldr r2, [r4, #802] @ 0x322 │ │ │ │ movwcs r4, #1625 @ 0x659 │ │ │ │ andcs r2, r3, r4, lsl #4 │ │ │ │ stc2l 0, cr15, [r4], {32} │ │ │ │ movwcs fp, #61704 @ 0xf108 │ │ │ │ movwcs r6, #3 │ │ │ │ @ instruction: 0xf1042204 │ │ │ │ andcs r0, r3, ip, lsl #3 │ │ │ │ ldc2 0, cr15, [sl], #128 @ 0x80 │ │ │ │ - blls 0x300ef4 │ │ │ │ + blls 0x300e7c │ │ │ │ @ instruction: 0xf1046003 │ │ │ │ @ instruction: 0xe72e0b90 │ │ │ │ - rsbseq fp, pc, r6, asr #12 │ │ │ │ - rsbseq fp, pc, ip, asr r5 @ │ │ │ │ + ldrhteq fp, [pc], #-110 │ │ │ │ + ldrsbteq fp, [pc], #-84 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ mvnscc pc, #79 @ 0x4f │ │ │ │ movwls r2, #515 @ 0x203 │ │ │ │ orrpl pc, r0, pc, asr #8 │ │ │ │ @ instruction: 0xf04f2322 │ │ │ │ @ instruction: 0xf04f0800 │ │ │ │ stmib sp, {r8, fp}^ │ │ │ │ @ instruction: 0xf0028902 │ │ │ │ @ instruction: 0x4604fd19 │ │ │ │ suble r1, ip, r3, asr #24 │ │ │ │ - stc2l 7, cr15, [r8, #524] @ 0x20c │ │ │ │ + cdp2 7, 0, cr15, cr4, cr3, {4} │ │ │ │ andcs r4, r5, #32, 12 @ 0x2000000 │ │ │ │ orrpl pc, r0, pc, asr #8 │ │ │ │ - blx 0x20d0b24 │ │ │ │ + blx 0x20d0aac │ │ │ │ cmppmi ip, #-1342177276 @ p-variant is OBSOLETE @ 0xb0000004 │ │ │ │ orrscs pc, r7, #192, 4 │ │ │ │ strlt pc, [ip], #-2262 @ 0xfffff72a │ │ │ │ ldrhi pc, [r8], #-2262 @ 0xfffff72a │ │ │ │ ldrls pc, [ip], #-2262 @ 0xfffff72a │ │ │ │ vqadd.s8 d22, d11, d12 │ │ │ │ vorr.i32 q10, #2048 @ 0x00000800 │ │ │ │ @ instruction: 0xf5042397 │ │ │ │ andsvs r5, ip, r0, lsl #9 │ │ │ │ - blcs 0x13b758 │ │ │ │ + blcs 0x13b6e0 │ │ │ │ ldcge 4, cr15, [r2, #-508] @ 0xfffffe04 │ │ │ │ @ instruction: 0xf89dac6b │ │ │ │ movwcs r2, #331 @ 0x14b │ │ │ │ - bcs 0x1179900 │ │ │ │ + bcs 0x1179888 │ │ │ │ movwls fp, #40728 @ 0x9f18 │ │ │ │ movwcc lr, #6596 @ 0x19c4 │ │ │ │ @ instruction: 0xf47f60e3 │ │ │ │ @ instruction: 0xf02bad12 │ │ │ │ strtmi r0, [r8], -r3, lsl #2 │ │ │ │ @ instruction: 0xf9b8f7fe │ │ │ │ strmi r2, [r3], r0, lsl #6 │ │ │ │ @@ -266726,95 +266697,95 @@ │ │ │ │ orrpl pc, r0, pc, asr #8 │ │ │ │ mvnscc pc, #79 @ 0x4f │ │ │ │ stmdbhi r2, {r0, r2, r3, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ @ instruction: 0x23229300 │ │ │ │ tstpeq r0, #192, 4 @ p-variant is OBSOLETE │ │ │ │ stc2l 0, cr15, [sl], {2} │ │ │ │ @ instruction: 0xf163e477 │ │ │ │ - stmdavs r0, {r0, r3, r6, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdavs r0, {r0, r2, r6, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ ldrb r4, [fp, -r0, asr #4] │ │ │ │ str r9, [r6, #2825]! @ 0xb09 │ │ │ │ tstpeq r3, fp, lsr #32 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf7fe4628 │ │ │ │ - blge 0x5131fc │ │ │ │ + blge 0x513184 │ │ │ │ strbvs r4, [fp, r1, lsl #12]! │ │ │ │ strls r4, [lr, #-1560]! @ 0xfffff9e8 │ │ │ │ @ instruction: 0xf988f7fe │ │ │ │ strbvs r9, [fp, -r8, lsr #22]! │ │ │ │ - blls 0xbe65e0 │ │ │ │ - blge 0x4eea84 │ │ │ │ + blls 0xbe6568 │ │ │ │ + blge 0x4eea0c │ │ │ │ ldrb r9, [r4], #777 @ 0x309 │ │ │ │ - @ instruction: 0xf90cf1a1 │ │ │ │ - blx 0xc51172 │ │ │ │ + @ instruction: 0xf908f1a1 │ │ │ │ + blx 0xb510fa │ │ │ │ movwls r9, #6917 @ 0x1b05 │ │ │ │ eorsvs pc, lr, #64, 4 │ │ │ │ stmdavs r1, {r0, r2, r3, r5, r8, r9, fp, lr} │ │ │ │ tstls r0, fp, lsl #16 │ │ │ │ - cmppmi r8, r5, asr #4 @ p-variant is OBSOLETE │ │ │ │ + biccc pc, r8, r5, asr #4 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - blx 0x6d0d2a │ │ │ │ + blx 0x6d0cb2 │ │ │ │ @ instruction: 0xf04a980b │ │ │ │ @ instruction: 0x4648f9b9 │ │ │ │ - blx 0xffa511ce │ │ │ │ + blx 0xff951156 │ │ │ │ adcmi pc, r4, #68157440 @ 0x4100000 │ │ │ │ addseq pc, r5, #192, 4 │ │ │ │ strtpl pc, [r8], #-2262 @ 0xfffff72a │ │ │ │ ldmdavs r4, {r0, r1, r2, sp} │ │ │ │ - @ instruction: 0xf978f190 │ │ │ │ + @ instruction: 0xf974f190 │ │ │ │ andls r4, r0, fp, lsr #12 │ │ │ │ strtmi r2, [r0], -r1, lsl #2 │ │ │ │ - andsne pc, ip, #1610612740 @ 0x60000004 │ │ │ │ + addseq pc, ip, #1610612740 @ 0x60000004 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - @ instruction: 0xff0af1a0 │ │ │ │ + @ instruction: 0xff06f1a0 │ │ │ │ @ instruction: 0xf1704648 │ │ │ │ - @ instruction: 0xf163fbcd │ │ │ │ - vpmin.s8 , , │ │ │ │ - vqdmlal.s q11, d16, d0[6] │ │ │ │ + @ instruction: 0xf163fbc9 │ │ │ │ + vpmin.s8 , , │ │ │ │ + vqdmlal.s q11, d0, d0[6] │ │ │ │ movwls r0, #4910 @ 0x132e │ │ │ │ - cmppmi r8, r5, asr #4 @ p-variant is OBSOLETE │ │ │ │ + biccc pc, r8, r5, asr #4 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ stmdage fp, {r1, fp, sp, lr} │ │ │ │ andls r4, r0, #19456 @ 0x4c00 │ │ │ │ subvs pc, r5, #64, 4 │ │ │ │ - blx 0xfe9d0d88 │ │ │ │ - bls 0x27ac90 │ │ │ │ - @ instruction: 0x61a8f245 │ │ │ │ + blx 0xfe9d0d10 │ │ │ │ + bls 0x27ac18 │ │ │ │ + msrvs R8_fiq, r5 │ │ │ │ teqpeq r2, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ - blx 0x1a50d9a │ │ │ │ + blx 0x1a50d22 │ │ │ │ @ instruction: 0xf1704648 │ │ │ │ - vqdmulh.s d31, d21, d31 │ │ │ │ - vshr.s64 q11, q6, #64 │ │ │ │ - @ instruction: 0xf6fb002e │ │ │ │ - ldrbmi pc, [r8], -r7, asr #31 @ │ │ │ │ - blx 0xfead124a │ │ │ │ - cmppmi r8, r5, asr #4 @ p-variant is OBSOLETE │ │ │ │ + vqdmulh.s d31, d21, d27 │ │ │ │ + vmov.i32 q11, #12 @ 0x0000000c │ │ │ │ + @ instruction: 0xf6fc002e │ │ │ │ + ldrbmi pc, [r8], -r3, lsl #16 @ │ │ │ │ + blx 0xfe9d11d2 │ │ │ │ + biccc pc, r8, r5, asr #4 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - eorsvc pc, ip, r5, asr #4 │ │ │ │ + adcsvs pc, ip, r5, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf44f4b03 │ │ │ │ @ instruction: 0xf16b7236 │ │ │ │ - svclt 0x0000ff5d │ │ │ │ - eorseq lr, r3, r4, lsr #12 │ │ │ │ - eorseq lr, r3, r4, lsr r6 │ │ │ │ + svclt 0x0000ff59 │ │ │ │ + eorseq lr, r3, r4, lsr #11 │ │ │ │ + ldrhteq lr, [r3], -r4 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfec6beb4 │ │ │ │ + bl 0xfec6be3c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46080ff8 │ │ │ │ - @ instruction: 0xf806f72d │ │ │ │ + @ instruction: 0xf842f72d │ │ │ │ @ instruction: 0x4008e8bd │ │ │ │ - bllt 0xfe652a28 │ │ │ │ + bllt 0xff5529b0 │ │ │ │ stmdble ip!, {r2, r8, fp, sp} │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec6bed4 │ │ │ │ + bl 0xfec6be5c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x460c0ff0 │ │ │ │ ldrmi r4, [r6], -r5, lsl #12 │ │ │ │ ldrmi lr, [r0, lr]! │ │ │ │ mvnsvc pc, #82837504 @ 0x4f00000 │ │ │ │ - blle 0x69ecec │ │ │ │ + blle 0x69ec74 │ │ │ │ andcc r8, r3, #2752512 @ 0x2a0000 │ │ │ │ adcmi r4, r3, #19 │ │ │ │ streq lr, [r3], #-2980 @ 0xfffff45c │ │ │ │ ldrmi sp, [sp], #-526 @ 0xfffffdf2 │ │ │ │ stmdble fp, {r2, sl, fp, sp} │ │ │ │ strtmi r8, [r8], -sl, lsr #16 │ │ │ │ svclt 0x008c2a03 │ │ │ │ @@ -266841,24 +266812,24 @@ │ │ │ │ tstcc r0, #12713984 @ 0xc20000 │ │ │ │ ldrmi r6, [r3], #-2258 @ 0xfffff72e │ │ │ │ mvnsle r4, #-1342177272 @ 0xb0000008 │ │ │ │ tstcs r0, r8, lsl #12 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ svclt 0x00004770 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec6bf78 │ │ │ │ + bl 0xfec6bf00 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ strmi r2, [r4], -r1, lsl #6 │ │ │ │ andls r4, r1, #24, 12 @ 0x1800000 │ │ │ │ - blx 0x1850e0e │ │ │ │ + blx 0x1850d96 │ │ │ │ @ instruction: 0x4601b190 │ │ │ │ andls r9, r1, r1, lsl #20 │ │ │ │ @ instruction: 0xf6fb4620 │ │ │ │ - stmdbls r1, {r1, r4, r5, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ + stmdbls r1, {r1, r2, r3, r5, r9, fp, sp, lr, pc} │ │ │ │ stmdahi fp, {sp} │ │ │ │ andlt r8, r2, r3, lsr #32 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ andeq pc, sp, pc, rrx │ │ │ │ @@ -266874,31 +266845,31 @@ │ │ │ │ andcs sp, r0, fp, lsl #8 │ │ │ │ movwcs r2, #256 @ 0x100 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ andcs fp, r0, r8, lsl #26 │ │ │ │ movwcs r2, #256 @ 0x100 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ vaba.s8 q10, , q8 │ │ │ │ - vmla.i d23, d0, d0[6] │ │ │ │ + vmla.i d22, d16, d0[6] │ │ │ │ @ instruction: 0xf04f002e │ │ │ │ @ instruction: 0xe7ecfa33 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec6c00c │ │ │ │ + bl 0xfec6bf94 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x460e0ff0 │ │ │ │ strmi fp, [r5], -r1, asr #2 │ │ │ │ stmdbpl r8!, {sl, sp} │ │ │ │ @ instruction: 0xff54f003 │ │ │ │ strcc r5, [r0], #296 @ 0x128 │ │ │ │ mvnsle r4, #180, 4 @ 0x4000000b │ │ │ │ tstcs r0, r0, lsr r6 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd70 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfec6c03c │ │ │ │ + bl 0xfec6bfc4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x468e0ff8 │ │ │ │ ldmdble r5, {r4, r8, fp, sp} │ │ │ │ stmdavs r1, {r2, r3, r7, r9, sl, lr} │ │ │ │ @ instruction: 0xf101290f │ │ │ │ svclt 0x008c0303 │ │ │ │ andcs r2, r1, #0, 4 │ │ │ │ @@ -266914,44 +266885,44 @@ │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf5b2bd08 │ │ │ │ andsle r6, r0, #600 @ 0x258 │ │ │ │ cmppmi fp, r0, asr #4 @ p-variant is OBSOLETE │ │ │ │ stmdale r3, {r1, r3, r7, r9, lr} │ │ │ │ mvncc pc, r0, asr #4 │ │ │ │ smlabble sp, sl, r2, r4 │ │ │ │ - bl 0xfec26428 │ │ │ │ + bl 0xfec263b0 │ │ │ │ rscle r0, r9, #768 @ 0x300 │ │ │ │ svceq 0x0010f1bc │ │ │ │ @ instruction: 0x4670d8d1 │ │ │ │ @ instruction: 0xf6a2e7e5 │ │ │ │ @ instruction: 0xf5b10134 │ │ │ │ mvnsle r7, #388 @ 0x184 │ │ │ │ cmppcs r0, #78643200 @ p-variant is OBSOLETE @ 0x4b00000 │ │ │ │ orrscs pc, r7, #192, 4 │ │ │ │ ldrbeq r6, [fp, #-2075] @ 0xfffff7e5 │ │ │ │ @ instruction: 0xf06fd407 │ │ │ │ tstcs r0, r5, lsl r0 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ ldrmi fp, [r1], -r8, lsl #26 │ │ │ │ - addvc pc, ip, r5, asr #4 │ │ │ │ + andvc pc, ip, r5, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf9c4f04f │ │ │ │ svclt 0x0000e7ef │ │ │ │ stmdble r2, {r4, r8, fp, sp}^ │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfec6c0f0 │ │ │ │ + bl 0xfec6c078 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x468c0ff8 │ │ │ │ strbmi r6, [r3, #-2051]! @ 0xfffff7fd │ │ │ │ andcs fp, r0, #148, 30 @ 0x250 │ │ │ │ - blcs 0x4dd708 │ │ │ │ + blcs 0x4dd690 │ │ │ │ @ instruction: 0xf042bf98 │ │ │ │ stmdblt sl!, {r0, r9} │ │ │ │ - bcs 0x177118 │ │ │ │ + bcs 0x1770a0 │ │ │ │ mrcne 0, 4, sp, cr3, cr8, {0} │ │ │ │ stmdale r6, {r0, r8, r9, fp, sp} │ │ │ │ tstcs r0, r8, lsl #12 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf64bbd08 │ │ │ │ vorr.i32 q9, #0 @ 0x00000000 │ │ │ │ @@ -266964,15 +266935,15 @@ │ │ │ │ @ instruction: 0xf0233303 │ │ │ │ strbmi r0, [r3, #-771]! @ 0xfffffcfd │ │ │ │ @ instruction: 0x0c03ebac │ │ │ │ ldrmi sp, [r8], #-738 @ 0xfffffd1e │ │ │ │ svceq 0x0010f1bc │ │ │ │ strmi sp, [r8], -lr, asr #17 │ │ │ │ @ instruction: 0x4611e7dd │ │ │ │ - adcsvc pc, r4, r5, asr #4 │ │ │ │ + eorsvc pc, r4, r5, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf97ef04f │ │ │ │ strmi lr, [r8], -r2, ror #15 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ svcmi 0x00f0e92d │ │ │ │ @@ -266991,119 +266962,119 @@ │ │ │ │ eorsle r2, r2, r1, lsl #20 │ │ │ │ stmdbcs r1, {r0, r4, r7, r9, sl, fp, ip} │ │ │ │ ldrtmi sp, [r0], -r8, lsl #16 │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - bcs 0x4a3810 │ │ │ │ + bcs 0x4a3798 │ │ │ │ teqphi r6, r0, lsl #4 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf012e8df │ │ │ │ eoreq r0, fp, fp, lsr #32 │ │ │ │ eoreq r0, fp, fp, lsr #32 │ │ │ │ addeq r0, r8, r8, lsl #1 │ │ │ │ teqeq r4, r8, lsl #1 │ │ │ │ ldrhteq r0, [sl], sl │ │ │ │ ldrheq r0, [r4, -sl]! │ │ │ │ ldrshteq r0, [sl], #10 │ │ │ │ @ instruction: 0xf8da00fa │ │ │ │ - ldrbeq r3, [pc, #-0] @ 0x114ffc │ │ │ │ + ldrbeq r3, [pc, #-0] @ 0x114f84 │ │ │ │ cmpphi r8, r0, lsl #2 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf64f3203 │ │ │ │ @ instruction: 0x401373fc │ │ │ │ andle r4, r5, #281018368 @ 0x10c00000 │ │ │ │ stmdaeq r3, {r3, r5, r7, r8, r9, fp, sp, lr, pc} │ │ │ │ @ instruction: 0xf1b84499 │ │ │ │ ldmdale fp, {r0, r1, r8, r9, sl, fp} │ │ │ │ movwcc r6, #14371 @ 0x3823 │ │ │ │ movweq pc, #12323 @ 0x3023 @ │ │ │ │ sbcle r4, sl, #-1342177270 @ 0xb000000a │ │ │ │ ldrmi r1, [ip], #-2797 @ 0xfffff513 │ │ │ │ ldmle r6!, {r4, r8, sl, fp, sp} │ │ │ │ - blcs 0x90ef44 │ │ │ │ + blcs 0x90eecc │ │ │ │ @ instruction: 0xf1a3d9f3 │ │ │ │ @ instruction: 0xf1b80820 │ │ │ │ stmible lr!, {r0, r1, r8, r9, sl, fp}^ │ │ │ │ - bcs 0x155296c │ │ │ │ - bcs 0xfe711b44 │ │ │ │ - blpl 0xfef92958 │ │ │ │ - bleq 0x591b4c │ │ │ │ + bcs 0x15528f4 │ │ │ │ + bcs 0xfe711acc │ │ │ │ + blpl 0x11928e0 │ │ │ │ + bleq 0x591ad4 │ │ │ │ stmdbeq r0!, {r2, r8, ip, sp, lr, pc} │ │ │ │ @ instruction: 0x2000f8b9 │ │ │ │ ldrmi r2, [r3], -r3, lsl #20 │ │ │ │ smlabbcs r0, ip, pc, fp @ │ │ │ │ strbmi r2, [r2, #-257] @ 0xfffffeff │ │ │ │ @ instruction: 0xf041bf88 │ │ │ │ stmdbcs r0, {r0, r8} │ │ │ │ @ instruction: 0xf8b9d1d6 │ │ │ │ vld4.8 {d1-d4}, [r1], r2 │ │ │ │ stmdacc r4, {r6, lr} │ │ │ │ ldmle lr!, {r0, r3, r4, fp, sp} │ │ │ │ @ instruction: 0xf857a701 │ │ │ │ svclt 0x0000f020 │ │ │ │ - @ instruction: 0x00114ffd │ │ │ │ - @ instruction: 0x00114ff3 │ │ │ │ - @ instruction: 0x00114ff3 │ │ │ │ - @ instruction: 0x00114ff3 │ │ │ │ - @ instruction: 0x00114ff3 │ │ │ │ - @ instruction: 0x00114ff3 │ │ │ │ - @ instruction: 0x00114ff3 │ │ │ │ - @ instruction: 0x00114ff3 │ │ │ │ - @ instruction: 0x00114ff3 │ │ │ │ - @ instruction: 0x00114ffd │ │ │ │ - @ instruction: 0x00114ff3 │ │ │ │ - @ instruction: 0x00114ff3 │ │ │ │ - @ instruction: 0x00114ff3 │ │ │ │ - @ instruction: 0x00114ff3 │ │ │ │ - @ instruction: 0x00114ff3 │ │ │ │ - @ instruction: 0x00114ff3 │ │ │ │ - @ instruction: 0x00114ff3 │ │ │ │ - @ instruction: 0x00114ff3 │ │ │ │ - @ instruction: 0x00114ff3 │ │ │ │ - @ instruction: 0x00114ff3 │ │ │ │ - @ instruction: 0x00114ff3 │ │ │ │ - @ instruction: 0x00114ff3 │ │ │ │ - andseq r5, r1, r3, asr #4 │ │ │ │ - @ instruction: 0x00114ff3 │ │ │ │ - @ instruction: 0x00114ff3 │ │ │ │ - @ instruction: 0x00114ffd │ │ │ │ + andseq r4, r1, r5, lsl #31 │ │ │ │ + andseq r4, r1, fp, ror pc │ │ │ │ + andseq r4, r1, fp, ror pc │ │ │ │ + andseq r4, r1, fp, ror pc │ │ │ │ + andseq r4, r1, fp, ror pc │ │ │ │ + andseq r4, r1, fp, ror pc │ │ │ │ + andseq r4, r1, fp, ror pc │ │ │ │ + andseq r4, r1, fp, ror pc │ │ │ │ + andseq r4, r1, fp, ror pc │ │ │ │ + andseq r4, r1, r5, lsl #31 │ │ │ │ + andseq r4, r1, fp, ror pc │ │ │ │ + andseq r4, r1, fp, ror pc │ │ │ │ + andseq r4, r1, fp, ror pc │ │ │ │ + andseq r4, r1, fp, ror pc │ │ │ │ + andseq r4, r1, fp, ror pc │ │ │ │ + andseq r4, r1, fp, ror pc │ │ │ │ + andseq r4, r1, fp, ror pc │ │ │ │ + andseq r4, r1, fp, ror pc │ │ │ │ + andseq r4, r1, fp, ror pc │ │ │ │ + andseq r4, r1, fp, ror pc │ │ │ │ + andseq r4, r1, fp, ror pc │ │ │ │ + andseq r4, r1, fp, ror pc │ │ │ │ + andseq r5, r1, fp, asr #3 │ │ │ │ + andseq r4, r1, fp, ror pc │ │ │ │ + andseq r4, r1, fp, ror pc │ │ │ │ + andseq r4, r1, r5, lsl #31 │ │ │ │ ldmible r6, {r0, r1, r2, r4, r8, r9, fp, sp} │ │ │ │ ldreq pc, [r8, -r3, lsr #3] │ │ │ │ ldmible r2, {r0, r1, r8, r9, sl, fp, sp} │ │ │ │ ldmdbcs r0, {r0, r1, r3, r6, r9, sl, ip, sp, lr, pc}^ │ │ │ │ ldmibcs r7, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ ldmdaeq r8, {r2, r8, ip, sp, lr, pc} │ │ │ │ movwcc lr, #12299 @ 0x300b │ │ │ │ rscsvc pc, ip, #82837504 @ 0x4f00000 │ │ │ │ addsmi r4, r7, #26 │ │ │ │ streq lr, [r2, -r7, lsr #23] │ │ │ │ ldrmi sp, [r0], #2434 @ 0x982 │ │ │ │ @ instruction: 0xf67f2f03 │ │ │ │ @ instruction: 0xf8b8af7f │ │ │ │ addsmi r3, pc, #0 │ │ │ │ - blcs 0x204dc4 │ │ │ │ + blcs 0x204d4c │ │ │ │ svcge 0x0078f67f │ │ │ │ @ instruction: 0x1002f8b8 │ │ │ │ - bcs 0x15ca58 │ │ │ │ + bcs 0x15c9e0 │ │ │ │ @ instruction: 0xf8d9d9e7 │ │ │ │ ldrbeq r2, [r0, #-0] │ │ │ │ - @ instruction: 0xf645d5e3 │ │ │ │ - vaddl.s8 q8, d0, d16 │ │ │ │ + vrshl.s8 , , │ │ │ │ + vaddl.s8 , d16, d16 │ │ │ │ @ instruction: 0xf04f002e │ │ │ │ @ instruction: 0xf8b8f891 │ │ │ │ ldrb r3, [sl, r0] │ │ │ │ @ instruction: 0xf67f2b1b │ │ │ │ @ instruction: 0xf1a3af64 │ │ │ │ svccs 0x0003071c │ │ │ │ svcge 0x005ff67f │ │ │ │ - bcs 0x1552a8c │ │ │ │ - bcs 0xfe711c64 │ │ │ │ + bcs 0x1552a14 │ │ │ │ + bcs 0xfe711bec │ │ │ │ ldmdaeq ip, {r2, r8, ip, sp, lr, pc} │ │ │ │ ldmdbeq r6!, {r3, r6, r9, ip, sp, lr, pc}^ │ │ │ │ - blx 0xb8d1b0 │ │ │ │ + blx 0xb8d138 │ │ │ │ ldrbeq pc, [r0, r1, lsl #4] @ │ │ │ │ movwcc sp, #13597 @ 0x351d │ │ │ │ rscsvc pc, ip, #82837504 @ 0x4f00000 │ │ │ │ adcsmi r4, sl, #26 │ │ │ │ streq lr, [r2, -r7, lsr #23] │ │ │ │ svcge 0x0048f4bf │ │ │ │ svccs 0x00034490 │ │ │ │ @@ -267114,16 +267085,16 @@ │ │ │ │ svclt 0x00982b03 │ │ │ │ andeq pc, r1, #66 @ 0x42 │ │ │ │ @ instruction: 0xf47f2a00 │ │ │ │ @ instruction: 0xf8b8af37 │ │ │ │ stmdbcs pc, {r1, ip} @ │ │ │ │ @ instruction: 0xf8dad9dd │ │ │ │ ldrbeq r2, [r2, #-0] │ │ │ │ - @ instruction: 0xf645d5dd │ │ │ │ - vmla.i d16, d0, d0[4] │ │ │ │ + vqrshl.s8 , , │ │ │ │ + vmla.i d23, d16, d0[4] │ │ │ │ @ instruction: 0xf04f002e │ │ │ │ @ instruction: 0xf8b8f851 │ │ │ │ ldrb r3, [r4, r0] │ │ │ │ @ instruction: 0xf67f2b1b │ │ │ │ @ instruction: 0xf1a3af24 │ │ │ │ svccs 0x0003071c │ │ │ │ svcge 0x001ff67f │ │ │ │ @@ -267143,48 +267114,48 @@ │ │ │ │ svclt 0x00982b03 │ │ │ │ andeq pc, r1, #66 @ 0x42 │ │ │ │ @ instruction: 0xf47f2a00 │ │ │ │ @ instruction: 0xf8b8aefd │ │ │ │ stmdbcs r4, {r1, ip} │ │ │ │ @ instruction: 0xf8d9d9e1 │ │ │ │ ldrbeq r2, [r2, #-0] │ │ │ │ - @ instruction: 0xf645d5dd │ │ │ │ - vmla.i d16, d0, d0[0] │ │ │ │ + vqrshl.s8 , , │ │ │ │ + vmla.i d23, d16, d0[0] │ │ │ │ @ instruction: 0xf04f002e │ │ │ │ @ instruction: 0xf8b8f817 │ │ │ │ ldrb r3, [r4, r0] │ │ │ │ subseq pc, lr, pc, rrx │ │ │ │ - bcs 0x24ed30 │ │ │ │ + bcs 0x24ecb8 │ │ │ │ @ instruction: 0xf109d93b │ │ │ │ and r0, lr, r4, lsl #14 │ │ │ │ ldrdeq pc, [r0], -sl │ │ │ │ strtle r0, [r2], #-1344 @ 0xfffffac0 │ │ │ │ @ instruction: 0xf64f3103 │ │ │ │ strdmi r7, [sl], -ip │ │ │ │ - bl 0xfe9e5cb0 │ │ │ │ + bl 0xfe9e5c38 │ │ │ │ ldmdble r7, {r1, r8, r9} │ │ │ │ - blcs 0x2262c8 │ │ │ │ + blcs 0x226250 │ │ │ │ ldmdahi r9!, {r2, r4, r8, fp, ip, lr, pc} │ │ │ │ svclt 0x0028428b │ │ │ │ stmdble pc, {r0, r1, r8, fp, sp} @ │ │ │ │ vld2.16 {d8-d9}, [r2 :256], sl │ │ │ │ stmdacs sl, {r6, lr} │ │ │ │ ldrbmi sp, [sl], -r6, ror #3 │ │ │ │ movwls r1, #7480 @ 0x1d38 │ │ │ │ ldc2 7, cr15, [lr, #-1020] @ 0xfffffc04 │ │ │ │ @ instruction: 0xf47f2800 │ │ │ │ ldmdahi r9!, {r0, r1, r6, r7, r9, sl, fp, sp, pc} │ │ │ │ ldrb r9, [pc, r1, lsl #22] │ │ │ │ @ instruction: 0x2000f8b9 │ │ │ │ @ instruction: 0x4611e6b0 │ │ │ │ - sbcsvc pc, r8, r5, asr #4 │ │ │ │ + subsvc pc, r8, r5, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf04e9301 │ │ │ │ ubfx pc, sp, #31, #17 │ │ │ │ - rscsvc pc, ip, r5, asr #4 │ │ │ │ + rsbsvc pc, ip, r5, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xffd6f04e │ │ │ │ @ instruction: 0x2000f8b9 │ │ │ │ andcs lr, r4, #165675008 @ 0x9e00000 │ │ │ │ svclt 0x0000e69c │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @@ -267199,92 +267170,92 @@ │ │ │ │ stmdavs lr!, {r4, r8, fp, ip, lr, pc} │ │ │ │ svclt 0x009442a6 │ │ │ │ movwcs r2, #4864 @ 0x1300 │ │ │ │ svclt 0x00982e0f │ │ │ │ movweq pc, #4163 @ 0x1043 @ │ │ │ │ stmiahi fp!, {r0, r1, r3, r5, r8, fp, ip, sp, pc} │ │ │ │ eorle r2, sp, r1, lsl #22 │ │ │ │ - bcs 0x15cd78 │ │ │ │ + bcs 0x15cd00 │ │ │ │ @ instruction: 0x4656d811 │ │ │ │ - blmi 0xfe3e6bd8 │ │ │ │ - blls 0x66f384 │ │ │ │ + blmi 0xfe3e6b60 │ │ │ │ + blls 0x66f30c │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ @ instruction: 0xf0400300 │ │ │ │ andslt r8, r7, r9, asr r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ - blcc 0x5392f8 │ │ │ │ + blcc 0x539280 │ │ │ │ vqdmulh.s d2, d0, d14 │ │ │ │ ldm pc, {r1, r2, r4, r5, r6, r8, pc}^ @ │ │ │ │ subseq pc, r3, r3, lsl r0 @ │ │ │ │ subseq r0, r3, r3, asr r0 │ │ │ │ rsceq r0, ip, r4, ror r1 │ │ │ │ rsceq r0, ip, ip, ror #1 │ │ │ │ teqeq r4, r4, ror r1 │ │ │ │ teqeq r4, r4, lsr r1 │ │ │ │ andseq r0, lr, r4, ror r1 │ │ │ │ andseq r0, lr, lr, lsl r0 │ │ │ │ stcls 6, cr4, [sp, #-680] @ 0xfffffd58 │ │ │ │ strvs lr, [fp], #-2525 @ 0xfffff623 │ │ │ │ @ instruction: 0xf0231cf3 │ │ │ │ adcmi r0, r3, #201326592 @ 0xc000000 │ │ │ │ - bne 0xffa49eb0 │ │ │ │ + bne 0xffa49e38 │ │ │ │ ldccs 4, cr4, [r0], {29} │ │ │ │ @ instruction: 0x4656d8bb │ │ │ │ cdpcs 7, 1, cr14, cr11, cr10, {6} │ │ │ │ @ instruction: 0xf1a6d9f2 │ │ │ │ @ instruction: 0xf1b8081c │ │ │ │ stmible sp!, {r2, r8, r9, sl, fp}^ │ │ │ │ - blcs 0x1552cbc │ │ │ │ - blcs 0xfe711e94 │ │ │ │ + blcs 0x1552c44 │ │ │ │ + blcs 0xfe711e1c │ │ │ │ ldmdbeq ip, {r0, r2, r8, ip, sp, lr, pc} │ │ │ │ strcc lr, [r3, -fp] │ │ │ │ mvnsvc pc, #82837504 @ 0x4f00000 │ │ │ │ strbmi r4, [r3, #-59] @ 0xffffffc5 │ │ │ │ - bl 0xfeb49f28 │ │ │ │ + bl 0xfeb49eb0 │ │ │ │ ldrmi r0, [r9], #2051 @ 0x803 │ │ │ │ svceq 0x0004f1b8 │ │ │ │ @ instruction: 0xf8b9d9da │ │ │ │ svccs 0x00037000 │ │ │ │ movwcs fp, #3980 @ 0xf8c │ │ │ │ strbmi r2, [r7, #-769] @ 0xfffffcff │ │ │ │ @ instruction: 0xf043bf88 │ │ │ │ - blcs 0x115fcc │ │ │ │ + blcs 0x115f54 │ │ │ │ @ instruction: 0xf8b9d1ce │ │ │ │ stmdbcs r4, {r1, ip} │ │ │ │ @ instruction: 0xf8dbd9e3 │ │ │ │ ldrbeq r3, [fp, #-0] │ │ │ │ @ instruction: 0xf645d5df │ │ │ │ - vshr.s64 d18, d12, #64 │ │ │ │ + vmov.i32 d18, #12 @ 0x0000000c │ │ │ │ @ instruction: 0xf04e002e │ │ │ │ ldrb pc, [r8, r1, asr #30] @ │ │ │ │ ldmible sp!, {r0, r1, r2, r3, r4, r9, sl, fp, sp} │ │ │ │ msreq CPSR_, #-2147483607 @ 0x80000029 │ │ │ │ ldmible r9!, {r2, r8, r9, fp, sp} │ │ │ │ stmdbeq r0!, {r0, r2, r8, ip, sp, lr, pc} │ │ │ │ - blcs 0x1552d28 │ │ │ │ - blcs 0xfe711f00 │ │ │ │ + blcs 0x1552cb0 │ │ │ │ + blcs 0xfe711e88 │ │ │ │ andsmi pc, sp, #73400320 @ 0x4600000 │ │ │ │ rscspl pc, sl, #192, 12 @ 0xc000000 │ │ │ │ - cdpcs 6, 0, cr15, cr0, cr5, {2} │ │ │ │ + cdpne 6, 8, cr15, cr0, cr5, {2} │ │ │ │ cdpeq 2, 2, cr15, cr14, cr0, {6} │ │ │ │ strls r9, [sp, #-515] @ 0xfffffdfd │ │ │ │ - subcs pc, r0, #72351744 @ 0x4500000 │ │ │ │ + sbcne pc, r0, #72351744 @ 0x4500000 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ @ instruction: 0x46554698 │ │ │ │ stmib sp, {r1, r3, r9, ip, pc}^ │ │ │ │ @ instruction: 0xf8cd640b │ │ │ │ eor lr, r6, r4, lsr #32 │ │ │ │ vqrdmlah.s d18, d0, d4 │ │ │ │ @ instruction: 0xf1a380ff │ │ │ │ andcs r0, r1, #21 │ │ │ │ @ instruction: 0xf6474082 │ │ │ │ andmi r7, r2, #69 @ 0x45 │ │ │ │ - blcs 0x6c986c │ │ │ │ + blcs 0x6c97f4 │ │ │ │ eorshi pc, r7, #0 │ │ │ │ @ instruction: 0xf0002b1a │ │ │ │ @ instruction: 0xf8db8199 │ │ │ │ ldrbeq r3, [sl, #-0] │ │ │ │ @ instruction: 0x83b5f100 │ │ │ │ @ instruction: 0xf64f3603 │ │ │ │ ldrshtmi r7, [r3], -ip │ │ │ │ @@ -267299,24 +267270,24 @@ │ │ │ │ svclt 0x008c4634 │ │ │ │ movwcs r2, #4864 @ 0x1300 │ │ │ │ svclt 0x00884546 │ │ │ │ movweq pc, #4163 @ 0x1043 @ │ │ │ │ @ instruction: 0xf47f2b00 │ │ │ │ @ instruction: 0xf8b9af65 │ │ │ │ vld4.8 {d1-d4}, [r1], r2 │ │ │ │ - blcs 0x9e61a0 │ │ │ │ - blcc 0xa8cbb4 │ │ │ │ + blcs 0x9e6128 │ │ │ │ + blcc 0xa8cb3c │ │ │ │ ldmle r2, {r0, r1, r3, r4, r8, r9, fp, sp}^ │ │ │ │ stmdals r3, {r0, r9, sp} │ │ │ │ andmi r4, r2, #154 @ 0x9a │ │ │ │ - blcs 0x509bfc │ │ │ │ + blcs 0x509b84 │ │ │ │ addshi pc, r6, #0 │ │ │ │ bicle r2, r8, r6, lsl #22 │ │ │ │ svclt 0x00882e04 │ │ │ │ - beq 0x2518e8 │ │ │ │ + beq 0x251870 │ │ │ │ cmn sl, #655360 @ 0xa0000 │ │ │ │ @ instruction: 0xf64f3703 │ │ │ │ ldrshtmi r7, [fp], -ip │ │ │ │ sbcle r4, r1, #805306378 @ 0x3000000a │ │ │ │ ldrmi r1, [sl], #2788 @ 0xae4 │ │ │ │ ldmible sp!, {r2, sl, fp, sp} │ │ │ │ @ instruction: 0x7000f8ba │ │ │ │ @@ -267327,15 +267298,15 @@ │ │ │ │ @ instruction: 0xd1b12b00 │ │ │ │ @ instruction: 0x1002f8ba │ │ │ │ mvnsvc pc, #82837504 @ 0x4f00000 │ │ │ │ andsmi r1, r3, sl, lsl #29 │ │ │ │ rscle r2, r1, r0, lsl #22 │ │ │ │ ldrdcc pc, [r0], -fp │ │ │ │ ldrble r0, [sp, #1371] @ 0x55b │ │ │ │ - sbcne pc, r0, r5, asr #12 │ │ │ │ + subne pc, r0, r5, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ cdp2 0, 10, cr15, cr8, cr14, {2} │ │ │ │ mrccs 7, 0, lr, cr7, cr6, {6} │ │ │ │ svcge 0x0024f67f │ │ │ │ ldmdaeq r8, {r1, r2, r5, r7, r8, ip, sp, lr, pc} │ │ │ │ svceq 0x0004f1b8 │ │ │ │ svcge 0x001ef67f │ │ │ │ @@ -267345,35 +267316,35 @@ │ │ │ │ @ instruction: 0xf64b4625 │ │ │ │ vmov.i32 q9, #0 @ 0x00000000 │ │ │ │ mul pc, r7, r4 @ │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ @ instruction: 0xf64f3703 │ │ │ │ ldrshtmi r7, [fp], -ip │ │ │ │ @ instruction: 0xf0804543 │ │ │ │ - bl 0xfeb35f48 │ │ │ │ + bl 0xfeb35ed0 │ │ │ │ ldrmi r0, [r9], #2051 @ 0x803 │ │ │ │ svceq 0x0004f1b8 │ │ │ │ rsbshi pc, r5, #64, 4 │ │ │ │ @ instruction: 0x7000f8b9 │ │ │ │ svclt 0x00944547 │ │ │ │ movwcs r2, #4864 @ 0x1300 │ │ │ │ svclt 0x00982f03 │ │ │ │ movweq pc, #4163 @ 0x1043 @ │ │ │ │ @ instruction: 0xf0402b00 │ │ │ │ @ instruction: 0xf8b98268 │ │ │ │ cdpne 0, 4, cr1, cr11, cr2, {0} │ │ │ │ - blcs 0x3c1ff4 │ │ │ │ - blx 0xc0b598 │ │ │ │ + blcs 0x3c1f7c │ │ │ │ + blx 0xc0b520 │ │ │ │ ldrbeq pc, [fp, r3, lsl #6] @ │ │ │ │ stmdavs r3!, {r1, r3, r4, r6, r7, sl, ip, lr, pc} │ │ │ │ ldrble r0, [r7, #1368] @ 0x558 │ │ │ │ - addcs pc, r0, r5, asr #12 │ │ │ │ + andcs pc, r0, r5, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf04e9200 │ │ │ │ - bls 0x154f2c │ │ │ │ + bls 0x154eb4 │ │ │ │ cdpcs 7, 1, cr14, cr11, cr14, {6} │ │ │ │ mrcge 6, 6, APSR_nzcv, cr12, cr15, {3} │ │ │ │ ldmdaeq ip, {r1, r2, r5, r7, r8, ip, sp, lr, pc} │ │ │ │ svceq 0x0004f1b8 │ │ │ │ mrcge 6, 6, APSR_nzcv, cr6, cr15, {3} │ │ │ │ ldmdbeq ip, {r0, r2, r8, ip, sp, lr, pc} │ │ │ │ vmin.s8 q10, , │ │ │ │ @@ -267383,64 +267354,64 @@ │ │ │ │ vmov.i32 q9, #0 @ 0x00000000 │ │ │ │ muls r1, r7, r4 │ │ │ │ vpmax.s8 d15, d1, d27 │ │ │ │ ldrle r0, [r8, #-2000] @ 0xfffff830 │ │ │ │ @ instruction: 0xf64f3703 │ │ │ │ ldrshtmi r7, [sl], -ip │ │ │ │ vqrshl.s8 d20, d0, d16 │ │ │ │ - bl 0xfeb35ea0 │ │ │ │ + bl 0xfeb35e28 │ │ │ │ ldrmi r0, [r1], #2050 @ 0x802 │ │ │ │ svceq 0x0004f1b8 │ │ │ │ eorhi pc, r5, #64, 4 │ │ │ │ @ instruction: 0x7000f8b9 │ │ │ │ svclt 0x002845b8 │ │ │ │ vmax.f32 d18, d0, d3 │ │ │ │ @ instruction: 0xf8b9821e │ │ │ │ ldmdbcs r4, {r1, ip} │ │ │ │ stmdavs r2!, {r1, r5, r6, r7, r8, fp, ip, lr, pc} │ │ │ │ strble r0, [r3, #1362]! @ 0x552 │ │ │ │ - sbccs pc, r4, r5, asr #12 │ │ │ │ + subcs pc, r4, r5, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf04e9300 │ │ │ │ - blls 0x154eac │ │ │ │ + blls 0x154e34 │ │ │ │ @ instruction: 0xf06fe7da │ │ │ │ @ instruction: 0xe6720015 │ │ │ │ - blcs 0x564238 │ │ │ │ + blcs 0x5641c0 │ │ │ │ svcge 0x000bf63f │ │ │ │ @ instruction: 0xf63f2b11 │ │ │ │ andge sl, r1, #8, 30 │ │ │ │ @ instruction: 0xf023f852 │ │ │ │ - andseq r5, r1, r5, asr r4 │ │ │ │ - andseq r5, r1, r5, asr r4 │ │ │ │ - andseq r5, r1, r5, asr r4 │ │ │ │ - andseq r5, r1, r5, asr r4 │ │ │ │ - andseq r5, r1, r5, asr r4 │ │ │ │ - andseq r5, r1, r5, asr r4 │ │ │ │ - andseq r5, r1, r5, asr r4 │ │ │ │ - andseq r5, r1, fp, asr #8 │ │ │ │ - andseq r5, r1, fp, asr #8 │ │ │ │ - andseq r5, r1, r5, asr r4 │ │ │ │ - andseq r5, r1, fp, asr #8 │ │ │ │ - andseq r5, r1, fp, asr #8 │ │ │ │ - andseq r5, r1, r5, asr r4 │ │ │ │ - andseq r5, r1, r5, asr r4 │ │ │ │ - andseq r5, r1, r5, asr r4 │ │ │ │ - andseq r5, r1, r5, asr r4 │ │ │ │ - andseq r5, r1, r5, asr r4 │ │ │ │ - andseq r5, r1, r9, lsl #13 │ │ │ │ + @ instruction: 0x001153dd │ │ │ │ + @ instruction: 0x001153dd │ │ │ │ + @ instruction: 0x001153dd │ │ │ │ + @ instruction: 0x001153dd │ │ │ │ + @ instruction: 0x001153dd │ │ │ │ + @ instruction: 0x001153dd │ │ │ │ + @ instruction: 0x001153dd │ │ │ │ + @ instruction: 0x001153d3 │ │ │ │ + @ instruction: 0x001153d3 │ │ │ │ + @ instruction: 0x001153dd │ │ │ │ + @ instruction: 0x001153d3 │ │ │ │ + @ instruction: 0x001153d3 │ │ │ │ + @ instruction: 0x001153dd │ │ │ │ + @ instruction: 0x001153dd │ │ │ │ + @ instruction: 0x001153dd │ │ │ │ + @ instruction: 0x001153dd │ │ │ │ + @ instruction: 0x001153dd │ │ │ │ + andseq r5, r1, r1, lsl r6 │ │ │ │ cdpcs 3, 0, cr2, cr4, cr0, {0} │ │ │ │ tstcc r1, #3358720 @ 0x334000 │ │ │ │ tstcc r3, #3358720 @ 0x334000 │ │ │ │ addshi pc, r1, #64, 4 │ │ │ │ streq pc, [r4, -r9, lsl #2] │ │ │ │ andsls pc, ip, sp, asr #17 │ │ │ │ @ instruction: 0xf645469a │ │ │ │ - vqdmlal.s q8, d16, d0 │ │ │ │ + vqdmlal.s q8, d0, d0 │ │ │ │ @ instruction: 0xf645092e │ │ │ │ - vmull.s8 q8, d16, d24 │ │ │ │ + vmull.s8 q8, d0, d24 │ │ │ │ movwls r0, #11310 @ 0x2c2e │ │ │ │ movwcc lr, #2509 @ 0x9cd │ │ │ │ stmdavs r5, {r0, r2, r3, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ andsgt pc, r0, sp, asr #17 │ │ │ │ ldmdahi lr!, {r3, r8, sl, ip, pc} │ │ │ │ ldrtmi r2, [r0], r3, lsl #28 │ │ │ │ movwcs fp, #3980 @ 0xf8c │ │ │ │ @@ -267453,63 +267424,63 @@ │ │ │ │ strne pc, [r3], -r3 │ │ │ │ eorseq r4, r2, r7, lsl #12 │ │ │ │ movwls r1, #3387 @ 0xd3b │ │ │ │ movwls r1, #7987 @ 0x1f33 │ │ │ │ @ instruction: 0xf64f3603 │ │ │ │ ldrshtmi r7, [r3], -ip │ │ │ │ andle r4, r3, #805306378 @ 0x3000000a │ │ │ │ - ldrmi r1, [pc], #-2788 @ 0x115708 │ │ │ │ + ldrmi r1, [pc], #-2788 @ 0x115690 │ │ │ │ ldmle ip, {r2, sl, fp, sp}^ │ │ │ │ stmdavs r5, {r0, r2, r3, r4, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ strls lr, [r7, #-2525] @ 0xfffff623 │ │ │ │ - bls 0x18f198 │ │ │ │ + bls 0x18f120 │ │ │ │ stmdals r0, {r0, r3, r6, r9, sl, lr} │ │ │ │ - stc2l 1, cr15, [r6, #-572]! @ 0xfffffdc4 │ │ │ │ + stc2l 1, cr15, [r2, #-572]! @ 0xfffffdc4 │ │ │ │ @ instruction: 0xf0002800 │ │ │ │ - bls 0x175e64 │ │ │ │ + bls 0x175dec │ │ │ │ stmdals r0, {r2, r8, fp, ip, pc} │ │ │ │ - ldc2l 1, cr15, [lr, #-572] @ 0xfffffdc4 │ │ │ │ + ldc2l 1, cr15, [sl, #-572] @ 0xfffffdc4 │ │ │ │ @ instruction: 0xf0002800 │ │ │ │ @ instruction: 0xf8db81fa │ │ │ │ ldrbeq r3, [sp, #-0] │ │ │ │ stmdbls r0, {r2, r3, r4, r6, r7, r8, sl, ip, lr, pc} │ │ │ │ - sbceq pc, ip, r5, asr #12 │ │ │ │ + subeq pc, ip, r5, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ stc2 0, cr15, [lr, #312] @ 0x138 │ │ │ │ - bls 0x1cf6a0 │ │ │ │ + bls 0x1cf628 │ │ │ │ ldrbmi r4, [r0], -r9, asr #12 │ │ │ │ - stc2l 1, cr15, [sl, #-572] @ 0xfffffdc4 │ │ │ │ + stc2l 1, cr15, [r6, #-572] @ 0xfffffdc4 │ │ │ │ @ instruction: 0xf0002800 │ │ │ │ @ instruction: 0xf8db817c │ │ │ │ ldrbeq r3, [sp, #-0] │ │ │ │ ldrbmi sp, [r1], -r8, asr #11 │ │ │ │ - andsne pc, r0, r5, asr #12 │ │ │ │ + addseq pc, r0, r5, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ ldc2l 0, cr15, [sl, #-312]! @ 0xfffffec8 │ │ │ │ svcne 0x0033e7c0 │ │ │ │ - beq 0x251b98 │ │ │ │ + beq 0x251b20 │ │ │ │ ldr r9, [fp, r2, lsl #6]! │ │ │ │ vceq.f32 d18, d0, d4 │ │ │ │ @ instruction: 0xf109821c │ │ │ │ @ instruction: 0xf6450704 │ │ │ │ - vmlal.s , d0, d0[4] │ │ │ │ + vmlal.s q8, d16, d0[4] │ │ │ │ strls r0, [r4, #-558] @ 0xfffffdd2 │ │ │ │ stmdacs r1, {r0, r2, r3, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ ssatmi r4, #28, sp, asr #12 │ │ │ │ ands r4, r7, r7, lsr r6 │ │ │ │ subsle r2, r1, sl, lsl #18 │ │ │ │ ldrbeq r6, [r2, #-2090] @ 0xfffff7d6 │ │ │ │ @ instruction: 0x81b8f100 │ │ │ │ - beq 0x211bd8 │ │ │ │ + beq 0x211b60 │ │ │ │ rscsvc pc, ip, #82837504 @ 0x4f00000 │ │ │ │ andeq lr, r2, #40960 @ 0xa000 │ │ │ │ vqsub.s8 d20, d16, d4 │ │ │ │ @ instruction: 0xf64f813e │ │ │ │ - b 0x3b23b4 │ │ │ │ - bne 0xfea15fd0 │ │ │ │ + b 0x3b233c │ │ │ │ + bne 0xfea15f58 │ │ │ │ stccs 4, cr4, [r4], {147} @ 0x93 │ │ │ │ teqphi r5, r0, asr #4 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xa000f8bb │ │ │ │ ldrbmi r4, [r4, #-1622] @ 0xfffff9aa │ │ │ │ @ instruction: 0xf1babf28 │ │ │ │ vmax.f32 d16, d0, d3 │ │ │ │ @ instruction: 0xf8bb812c │ │ │ │ @@ -267518,76 +267489,76 @@ │ │ │ │ svclt 0x00810f04 │ │ │ │ ssatmi r4, #17, r3, asr #12 │ │ │ │ @ instruction: 0xf10b46a2 │ │ │ │ stmdale ip, {r2, sl} │ │ │ │ @ instruction: 0x3603e1dc │ │ │ │ rscsvc pc, ip, #82837504 @ 0x4f00000 │ │ │ │ strbmi r4, [r2, #-50] @ 0xffffffce │ │ │ │ - bl 0xfeb4a078 │ │ │ │ + bl 0xfeb4a000 │ │ │ │ ldrmi r0, [r4], #-2050 @ 0xfffff7fe │ │ │ │ svceq 0x0004f1b8 │ │ │ │ stmdahi r6!, {r0, r2, r4, r8, fp, ip, lr, pc} │ │ │ │ svclt 0x008c2e03 │ │ │ │ andcs r2, r1, #0, 4 │ │ │ │ svclt 0x00884546 │ │ │ │ andeq pc, r1, #66 @ 0x42 │ │ │ │ stmdahi r1!, {r1, r3, r4, r6, r8, fp, ip, sp, pc}^ │ │ │ │ rscle r2, r6, r1, lsl #18 │ │ │ │ ldrbeq r6, [r2, #-2090] @ 0xfffff7d6 │ │ │ │ stmdals r1, {r0, r1, r5, r6, r7, r8, sl, ip, lr, pc} │ │ │ │ @ instruction: 0xf04e9300 │ │ │ │ - blls 0x154c94 │ │ │ │ + blls 0x154c1c │ │ │ │ @ instruction: 0x4654e7dd │ │ │ │ @ instruction: 0xe7b1469a │ │ │ │ svceq 0x0004f1ba │ │ │ │ ldrbmi fp, [r3], -r1, lsl #31 │ │ │ │ @ instruction: 0x46a246b0 │ │ │ │ streq pc, [r4], #-267 @ 0xfffffef5 │ │ │ │ @ instruction: 0xe1add810 │ │ │ │ stmdavs sl!, {r0, r4, r8, fp, ip, sp, pc} │ │ │ │ - ldrle r0, [pc], #-1360 @ 0x115864 │ │ │ │ + ldrle r0, [pc], #-1360 @ 0x1157ec │ │ │ │ @ instruction: 0xf64f3603 │ │ │ │ ldrshtmi r7, [r2], -ip │ │ │ │ rscle r4, r8, #276824064 @ 0x10800000 │ │ │ │ stmdaeq r2, {r3, r5, r7, r8, r9, fp, sp, lr, pc} │ │ │ │ @ instruction: 0xf1b84414 │ │ │ │ stmible r2!, {r2, r8, r9, sl, fp}^ │ │ │ │ strbmi r8, [r6, #-2086] @ 0xfffff7da │ │ │ │ andcs fp, r0, #148, 30 @ 0x250 │ │ │ │ cdpcs 2, 0, cr2, cr3, cr1, {0} │ │ │ │ @ instruction: 0xf042bf98 │ │ │ │ - bcs 0x116094 │ │ │ │ + bcs 0x11601c │ │ │ │ stmdahi r1!, {r0, r1, r2, r4, r6, r7, r8, ip, lr, pc}^ │ │ │ │ stmible r1!, {r0, r1, r8, fp, sp}^ │ │ │ │ - bcs 0x1dd5c4 │ │ │ │ + bcs 0x1dd54c │ │ │ │ stmdavs sl!, {r1, r5, r6, r7, r8, fp, ip, lr, pc} │ │ │ │ - ldrble r0, [pc, #1360] @ 0x115df4 │ │ │ │ - addne pc, r0, r5, asr #12 │ │ │ │ + ldrble r0, [pc, #1360] @ 0x115d7c │ │ │ │ + andne pc, r0, r5, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf04e9300 │ │ │ │ - blls 0x154c20 │ │ │ │ + blls 0x154ba8 │ │ │ │ mcrcs 7, 0, lr, cr4, cr6, {6} │ │ │ │ orrhi pc, r1, r0, asr #4 │ │ │ │ streq pc, [r4, -r9, lsl #2] │ │ │ │ ldrbmi r4, [sp], -sl, lsr #13 │ │ │ │ @ instruction: 0x463746bb │ │ │ │ stmdavs r1, {r0, r2, r3, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ @ instruction: 0x4000f8bb │ │ │ │ @ instruction: 0x46a042bc │ │ │ │ andcs fp, r0, #148, 30 @ 0x250 │ │ │ │ stccs 2, cr2, [r3], {1} │ │ │ │ @ instruction: 0xf042bf98 │ │ │ │ stmiblt sl!, {r0, r9}^ │ │ │ │ @ instruction: 0x1002f8bb │ │ │ │ - bcs 0x41d214 │ │ │ │ + bcs 0x41d19c │ │ │ │ orrhi pc, r5, r0, lsl #4 │ │ │ │ @ instruction: 0xf002e8df │ │ │ │ stmdbeq r9, {r0, r3, r8, fp} │ │ │ │ svcne 0x00090909 │ │ │ │ - bmi 0x7dc524 │ │ │ │ + bmi 0x7dc4ac │ │ │ │ ldrbmi r0, [r4], -r9 │ │ │ │ strcc r4, [r3], #-1690 @ 0xfffff966 │ │ │ │ rscsvc pc, ip, #82837504 @ 0x4f00000 │ │ │ │ adcsmi r4, sl, #34 @ 0x22 │ │ │ │ @ instruction: 0xf64fd206 │ │ │ │ strdmi r7, [r2], -ip @ │ │ │ │ ldrmi r1, [r3], #2751 @ 0xabf │ │ │ │ @@ -267599,15 +267570,15 @@ │ │ │ │ stccs 7, cr14, [r4], {233} @ 0xe9 │ │ │ │ ldrbmi fp, [r3], -r2, lsl #31 │ │ │ │ @ instruction: 0xf10b46a2 │ │ │ │ stmdale ip, {r2, sl} │ │ │ │ strcc lr, [r3], -r6, asr #2 │ │ │ │ rscsvc pc, ip, #82837504 @ 0x4f00000 │ │ │ │ strbmi r4, [r2, #-50] @ 0xffffffce │ │ │ │ - bl 0xfeb4a4b4 │ │ │ │ + bl 0xfeb4a43c │ │ │ │ ldrmi r0, [r4], #-2050 @ 0xfffff7fe │ │ │ │ svceq 0x0004f1b8 │ │ │ │ stmdahi r6!, {r0, r1, r4, r6, r7, r8, fp, ip, lr, pc} │ │ │ │ svclt 0x008c2e03 │ │ │ │ andcs r2, r1, #0, 4 │ │ │ │ svclt 0x00884546 │ │ │ │ andeq pc, r1, #66 @ 0x42 │ │ │ │ @@ -267628,30 +267599,30 @@ │ │ │ │ stmdaeq r2, {r3, r5, r7, r8, r9, fp, sp, lr, pc} │ │ │ │ @ instruction: 0xf1b84414 │ │ │ │ stmible r8!, {r2, r8, r9, sl, fp} │ │ │ │ cdpcs 8, 0, cr8, cr3, cr6, {1} │ │ │ │ andcs fp, r0, #140, 30 @ 0x230 │ │ │ │ strbmi r2, [r6, #-513] @ 0xfffffdff │ │ │ │ @ instruction: 0xf042bf88 │ │ │ │ - bcs 0x1161c8 │ │ │ │ + bcs 0x116150 │ │ │ │ stmdahi r1!, {r0, r2, r3, r4, r7, r8, ip, lr, pc}^ │ │ │ │ rscle r2, r5, r1, lsl #18 │ │ │ │ ldrbeq r6, [r0, #-2090] @ 0xfffff7d6 │ │ │ │ @ instruction: 0xf645d5e2 │ │ │ │ - vshr.s64 , q6, #64 │ │ │ │ + vmov.i32 , #12 @ 0x0000000c │ │ │ │ movwls r0, #46 @ 0x2e │ │ │ │ mcrr2 0, 4, pc, r4, cr14 @ │ │ │ │ ldrb r9, [r9, r0, lsl #22] │ │ │ │ svclt 0x00882e04 │ │ │ │ - beq 0x251e10 │ │ │ │ + beq 0x251d98 │ │ │ │ rsc sp, r6, ip, lsl #16 │ │ │ │ @ instruction: 0xf64f3703 │ │ │ │ ldrshtmi r7, [fp], -ip │ │ │ │ @ instruction: 0xf4bf42a3 │ │ │ │ - bne 0xffa40eb4 │ │ │ │ + bne 0xffa40e3c │ │ │ │ stccs 4, cr4, [r4], {154} @ 0x9a │ │ │ │ stcge 6, cr15, [r8, #-508]! @ 0xfffffe04 │ │ │ │ @ instruction: 0x7000f8ba │ │ │ │ svclt 0x009442a7 │ │ │ │ movwcs r2, #4864 @ 0x1300 │ │ │ │ svclt 0x00982f03 │ │ │ │ movweq pc, #4163 @ 0x1043 @ │ │ │ │ @@ -267679,15 +267650,15 @@ │ │ │ │ muls r2, r7, r6 │ │ │ │ ldmdacs r6, {r3, r6, r9, sl, fp, ip} │ │ │ │ ldmdavs r0!, {r0, r1, r8, fp, ip, lr, pc} │ │ │ │ @ instruction: 0xf1000540 │ │ │ │ strcc r8, [r3, #-133] @ 0xffffff7b │ │ │ │ mvnsvc pc, pc, asr #12 │ │ │ │ strmi r4, [r8, #41] @ 0x29 │ │ │ │ - bl 0xfeb4bedc │ │ │ │ + bl 0xfeb4be64 │ │ │ │ strmi r0, [ip], #-2049 @ 0xfffff7ff │ │ │ │ svceq 0x0004f1b8 │ │ │ │ stmdahi r5!, {r0, r2, r3, r8, fp, ip, lr, pc} │ │ │ │ svclt 0x002845a8 │ │ │ │ stmdble r8, {r0, r1, r8, sl, fp, sp} │ │ │ │ ldmdbcs r9, {r0, r5, r6, fp, pc} │ │ │ │ stmible r3!, {r0, r1, r3, r5, r6, r7, ip, lr, pc}^ │ │ │ │ @@ -267705,110 +267676,110 @@ │ │ │ │ ldrbcs pc, [r0], -fp, asr #12 @ │ │ │ │ ldrcs pc, [r7], r0, asr #5 │ │ │ │ ldmdblt r1, {r0, r1, r2, r3, sp, lr, pc} │ │ │ │ strbeq r6, [r0, #-2096] @ 0xfffff7d0 │ │ │ │ strcc sp, [r3, #-1115] @ 0xfffffba5 │ │ │ │ mvnsvc pc, pc, asr #12 │ │ │ │ strmi r4, [r8, #41] @ 0x29 │ │ │ │ - bl 0xfeb4c274 │ │ │ │ + bl 0xfeb4c1fc │ │ │ │ strmi r0, [ip], #-2049 @ 0xfffff7ff │ │ │ │ svceq 0x0004f1b8 │ │ │ │ stmdahi r5!, {r0, r3, r4, r6, r7, r8, fp, ip, lr, pc} │ │ │ │ svclt 0x002845a8 │ │ │ │ ldmible r4, {r0, r1, r8, sl, fp, sp}^ │ │ │ │ stmdbcs r7!, {r0, r5, r6, fp, pc} │ │ │ │ @ instruction: 0xf1a1d9e7 │ │ │ │ stmdacs r5, {r0, r3, r5} │ │ │ │ strb sp, [r3, r7, ror #19]! │ │ │ │ - adcne pc, r0, r5, asr #12 │ │ │ │ + eorne pc, r0, r5, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - blx 0xfe951c62 │ │ │ │ + blx 0xfe951bea │ │ │ │ cdpcs 6, 0, cr14, cr4, cr0, {2} │ │ │ │ @ instruction: 0x464bd952 │ │ │ │ ssatmi r4, #2, sl, asr #12 │ │ │ │ ldcne 6, cr4, [ip, #-844]! @ 0xfffffcb4 │ │ │ │ @ instruction: 0x463746ba │ │ │ │ ldrbcs pc, [r0], -fp, asr #12 @ │ │ │ │ ldrcs pc, [r7], r0, asr #5 │ │ │ │ strcc lr, [r3, #-11] │ │ │ │ mvnsvc pc, pc, asr #12 │ │ │ │ strmi r4, [r8, #41] @ 0x29 │ │ │ │ - bl 0xfeb4c218 │ │ │ │ + bl 0xfeb4c1a0 │ │ │ │ strmi r0, [ip], #-2049 @ 0xfffff7ff │ │ │ │ svceq 0x0004f1b8 │ │ │ │ stmdahi r5!, {r0, r1, r3, r5, r7, r8, fp, ip, lr, pc} │ │ │ │ svclt 0x002845a8 │ │ │ │ stmible r6!, {r0, r1, r8, sl, fp, sp} │ │ │ │ cdpne 8, 4, cr8, cr8, cr1, {3} │ │ │ │ stmible sl!, {r3, fp, sp}^ │ │ │ │ strbeq r6, [r0, #-2096] @ 0xfffff7d0 │ │ │ │ @ instruction: 0xf645d5e7 │ │ │ │ - vaddl.s8 q8, d16, d28 │ │ │ │ + vaddl.s8 q8, d0, d28 │ │ │ │ stmib sp, {r1, r2, r3, r5}^ │ │ │ │ @ instruction: 0xf04e320e │ │ │ │ ldmib sp, {r0, r4, r5, r6, r8, r9, fp, ip, sp, lr, pc}^ │ │ │ │ ldrb r3, [ip, lr, lsl #4] │ │ │ │ - rsceq pc, ip, r5, asr #12 │ │ │ │ + rsbeq pc, ip, r5, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ andcc lr, lr, #3358720 @ 0x334000 │ │ │ │ - blx 0x1ad1cd6 │ │ │ │ + blx 0x1ad1c5e │ │ │ │ andcc lr, lr, #3620864 @ 0x374000 │ │ │ │ @ instruction: 0xf645e76f │ │ │ │ - vaddl.s8 q8, d16, d8 │ │ │ │ + vaddl.s8 q8, d0, d8 │ │ │ │ stmib sp, {r1, r2, r3, r5}^ │ │ │ │ @ instruction: 0xf04e320e │ │ │ │ ldmib sp, {r0, r1, r3, r4, r6, r8, r9, fp, ip, sp, lr, pc}^ │ │ │ │ ldr r3, [r8, lr, lsl #4] │ │ │ │ - beq 0x211fe4 │ │ │ │ + beq 0x211f6c │ │ │ │ @ instruction: 0x3603e5ff │ │ │ │ @ instruction: 0xf645e451 │ │ │ │ - vmov.i32 q9, #12 @ 0x0000000c │ │ │ │ + vshr.s64 , q6, #64 │ │ │ │ @ instruction: 0xf04e002e │ │ │ │ strb pc, [r3], #-2893 @ 0xfffff4b3 @ │ │ │ │ ldr r3, [lr], r3, lsl #8 │ │ │ │ ldr r2, [r5, #772] @ 0x304 │ │ │ │ - @ instruction: 0xf90ef1a0 │ │ │ │ + @ instruction: 0xf90af1a0 │ │ │ │ cmppcs r0, #78643200 @ p-variant is OBSOLETE @ 0x4b00000 │ │ │ │ orrscs pc, r7, #192, 4 │ │ │ │ ldrbeq r6, [r8, #-2075] @ 0xfffff7e5 │ │ │ │ stcge 5, cr15, [r6, #508] @ 0x1fc │ │ │ │ - eorsne pc, r8, r5, asr #12 │ │ │ │ + adcseq pc, r8, r5, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - blx 0xf51d32 │ │ │ │ + blx 0xf51cba │ │ │ │ @ instruction: 0xf64be57e │ │ │ │ vmov.i32 q9, #0 @ 0x00000000 │ │ │ │ ldmdavs r2, {r0, r1, r2, r4, r7, r9, sp} │ │ │ │ @ instruction: 0xf57f0556 │ │ │ │ @ instruction: 0xf645ae7e │ │ │ │ - vaddl.s8 q9, d0, d16 │ │ │ │ + vaddl.s8 , d16, d16 │ │ │ │ @ instruction: 0xf04e002e │ │ │ │ ldrbt pc, [r6], -r9, lsr #22 @ │ │ │ │ andeq r0, r0, r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec6ce24 │ │ │ │ + bl 0xfec6cdac │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ movwcs r4, #1548 @ 0x60c │ │ │ │ andcs r4, r3, r1, lsl #12 │ │ │ │ @ instruction: 0xf01f9201 │ │ │ │ msrlt SPSR_f, r5, lsl #24 │ │ │ │ strtmi r9, [r1], -r1, lsl #20 │ │ │ │ - b 0xfe85382c │ │ │ │ + b 0xff7537b4 │ │ │ │ andlt r2, r2, r0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ andeq pc, sp, pc, rrx │ │ │ │ svclt 0x0000e7f3 │ │ │ │ svcmi 0x00f8e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ - blmi 0x13674e4 │ │ │ │ + blmi 0x136746c │ │ │ │ cdp 6, 1, cr4, cr13, cr15, {0} │ │ │ │ ldrbtmi r1, [fp], #-3952 @ 0xfffff090 │ │ │ │ mcrrne 8, 1, r6, r5, cr11 │ │ │ │ ldclne 6, cr4, [lr], #-580 @ 0xfffffdbc │ │ │ │ streq lr, [r5, #2985] @ 0xba9 │ │ │ │ stmiapl fp, {r1, r3, r9, fp, ip, pc}^ │ │ │ │ streq lr, [r6], r5, lsr #23 │ │ │ │ @@ -267820,51 +267791,51 @@ │ │ │ │ ldrsbtcc pc, [ip], fp @ │ │ │ │ @ instruction: 0xf8db641e │ │ │ │ bicsvs r3, pc, #188 @ 0xbc │ │ │ │ cmple ip, r0, lsl #20 │ │ │ │ stmdaeq r4, {r3, r5, r7, r8, ip, sp, lr, pc} │ │ │ │ andcs r2, r4, #0, 6 │ │ │ │ andcs r4, r3, r1, asr #12 │ │ │ │ - blx 0xff151d42 │ │ │ │ + blx 0xff151cca │ │ │ │ andvs fp, r7, r0, lsl #2 │ │ │ │ ldrsbtcc pc, [ip], fp @ │ │ │ │ ldrbvs r2, [ip, #3840] @ 0xf00 │ │ │ │ svccc 0x0001dd13 │ │ │ │ ldrtmi r2, [r1], -r0, lsl #6 │ │ │ │ andcs r2, r3, r4, lsl #4 │ │ │ │ - blx 0xfedd1d5e │ │ │ │ + blx 0xfedd1ce6 │ │ │ │ strmi r3, [r3], -r4, lsl #12 │ │ │ │ tstlt r3, r0, lsr #12 │ │ │ │ @ instruction: 0xf01f601c │ │ │ │ svccc 0x0001fc37 │ │ │ │ ldclne 0, cr3, [fp], #-4 │ │ │ │ mvnle r4, r4, lsl #8 │ │ │ │ ldrtmi r1, [r1], -lr, lsr #30 │ │ │ │ andcs r2, r4, #0, 6 │ │ │ │ @ instruction: 0xf01f2003 │ │ │ │ @ instruction: 0xb108fb9f │ │ │ │ andvs r2, r3, r0, lsl #6 │ │ │ │ ldrsbtcc pc, [ip], fp @ │ │ │ │ svceq 0x0000f1ba │ │ │ │ ldcle 6, cr6, [r7, #-112] @ 0xffffff90 │ │ │ │ - bcc 0x112144 │ │ │ │ + bcc 0x1120cc │ │ │ │ strtmi r2, [r9], -r0, lsl #6 │ │ │ │ andcs r2, r3, r4, lsl #4 │ │ │ │ - blx 0xfe4d1da6 │ │ │ │ + blx 0xfe4d1d2e │ │ │ │ strmi r3, [r3], -r4, lsl #10 │ │ │ │ tstlt r3, r0, lsr #12 │ │ │ │ @ instruction: 0xf01f601c │ │ │ │ @ instruction: 0xf10afc13 │ │ │ │ strdcc r3, [r1], -pc @ │ │ │ │ svccc 0x00fff1ba │ │ │ │ mvnle r4, r4, lsl #8 │ │ │ │ streq pc, [r4, #-425] @ 0xfffffe57 │ │ │ │ andcs r2, r4, #0, 6 │ │ │ │ andcs r4, r3, r9, lsr #12 │ │ │ │ - blx 0x1f51dd2 │ │ │ │ + blx 0x1f51d5a │ │ │ │ movwcs fp, #264 @ 0x108 │ │ │ │ strbmi r6, [r0], -r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ movwcs r8, #4088 @ 0xff8 │ │ │ │ @@ -267874,20 +267845,20 @@ │ │ │ │ @ instruction: 0xf1a66005 │ │ │ │ movwcs r0, #2056 @ 0x808 │ │ │ │ strbmi r2, [r1], -r4, lsl #4 │ │ │ │ @ instruction: 0xf01f2003 │ │ │ │ stmdacs r0, {r0, r1, r3, r4, r6, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ mulvs r6, r0, r0 │ │ │ │ svclt 0x0000e78e │ │ │ │ - rsbseq sl, pc, r2, lsl #4 │ │ │ │ + rsbseq sl, pc, sl, ror r2 @ │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec6cfa4 │ │ │ │ + bl 0xfec6cf2c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addslt r0, lr, r8, ror pc │ │ │ │ - blmi 0x1767820 │ │ │ │ + blmi 0x17677a8 │ │ │ │ stcls 6, cr4, [r3], #-20 @ 0xffffffec │ │ │ │ tstls sp, #1769472 @ 0x1b0000 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ @ instruction: 0xf8c49e22 │ │ │ │ @ instruction: 0xf8c41428 │ │ │ │ ldmdavs r1, {r3, sl} │ │ │ │ @ instruction: 0x4610b131 │ │ │ │ @@ -267901,46 +267872,46 @@ │ │ │ │ @ instruction: 0xf8512200 │ │ │ │ andcc r0, r1, #4, 30 │ │ │ │ mvnsle r2, r0, lsl #16 │ │ │ │ @ instruction: 0xf8c42100 │ │ │ │ @ instruction: 0xf8c4241c │ │ │ │ rsbscs ip, r0, #36, 8 @ 0x24000000 │ │ │ │ @ instruction: 0xf18e4668 │ │ │ │ - strbtmi lr, [r9], -r8, ror #24 │ │ │ │ + strbtmi lr, [r9], -r4, ror #24 │ │ │ │ @ instruction: 0xf1994628 │ │ │ │ - stmdacs r0, {r0, r1, r4, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r1, r2, r3, fp, ip, sp, lr, pc} │ │ │ │ vstrls d13, [r4, #-444] @ 0xfffffe44 │ │ │ │ cmnpmi r0, #83886080 @ p-variant is OBSOLETE @ 0x5000000 │ │ │ │ svcmi 0x0000f5b3 │ │ │ │ @ instruction: 0xf015d158 │ │ │ │ subsle r0, r5, r9, asr #30 │ │ │ │ - mrc2 1, 6, pc, cr6, cr6, {4} │ │ │ │ + mrc2 1, 6, pc, cr2, cr6, {4} │ │ │ │ ldreq pc, [r0], #-2244 @ 0xfffff73c │ │ │ │ - mcr2 1, 6, pc, cr10, cr6, {4} @ │ │ │ │ + mcr2 1, 6, pc, cr6, cr6, {4} @ │ │ │ │ vst3.8 {d0,d2,d4}, [r5 :128], fp │ │ │ │ @ instruction: 0xf8c46581 │ │ │ │ svclt 0x00480414 │ │ │ │ @ instruction: 0xf44f9b06 │ │ │ │ svclt 0x00486280 │ │ │ │ ldrcc pc, [r0], #-2244 @ 0xfffff73c │ │ │ │ svcvs 0x0081f5b5 │ │ │ │ streq pc, [r8], #-2260 @ 0xfffff72c │ │ │ │ svclt 0x00044621 │ │ │ │ @ instruction: 0xf8c49b07 │ │ │ │ @ instruction: 0xf19a3414 │ │ │ │ - mcrne 12, 0, pc, cr5, cr13, {7} @ │ │ │ │ + mcrne 12, 0, pc, cr5, cr9, {7} @ │ │ │ │ @ instruction: 0xf5b5db4e │ │ │ │ - blle 0xaf1c68 │ │ │ │ + blle 0xaf1bf0 │ │ │ │ strmi pc, [r0], #-2244 @ 0xfffff73c │ │ │ │ strpl pc, [r4], #-2244 @ 0xfffff73c │ │ │ │ - blcs 0x20f3f00 │ │ │ │ - blcs 0x19c9f34 │ │ │ │ + blcs 0x20f3e88 │ │ │ │ + blcs 0x19c9ebc │ │ │ │ stmdavc r3!, {r1, r3, r5, r8, ip, lr, pc}^ │ │ │ │ @ instruction: 0xd1272b46 │ │ │ │ - blcs 0x1434110 │ │ │ │ + blcs 0x1434098 │ │ │ │ stmiavc r3!, {r2, r5, r8, ip, lr, pc}^ │ │ │ │ @ instruction: 0xd1212b54 │ │ │ │ @ instruction: 0x46204631 │ │ │ │ ldc2 0, cr15, [ip, #124]! @ 0x7c │ │ │ │ rscvc lr, r0, r0, lsl #20 │ │ │ │ ldmdavs sl, {r1, r2, r3, r4, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, sp, lsl fp │ │ │ │ @@ -267948,105 +267919,105 @@ │ │ │ │ andslt sp, lr, sl, lsr #2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ addvs pc, r0, #826277888 @ 0x31400000 │ │ │ │ stmdbne r0!, {r8, sp}^ │ │ │ │ - stc 1, cr15, [r8], {142} @ 0x8e │ │ │ │ + stc 1, cr15, [r4], {142} @ 0x8e │ │ │ │ strmi pc, [r0], #-2244 @ 0xfffff73c │ │ │ │ strpl pc, [r4], #-2244 @ 0xfffff73c │ │ │ │ stclle 13, cr2, [pc], {3} │ │ │ │ andeq pc, r7, pc, rrx │ │ │ │ stmdavc r3!, {r5, r6, r7, r8, r9, sl, sp, lr, pc}^ │ │ │ │ mvnsle r2, r5, asr #22 │ │ │ │ - blcs 0x143416c │ │ │ │ + blcs 0x14340f4 │ │ │ │ stmiavc r3!, {r1, r2, r4, r5, r6, r7, r8, ip, lr, pc}^ │ │ │ │ mvnsle r2, r6, asr #22 │ │ │ │ @ instruction: 0x46204631 │ │ │ │ @ instruction: 0xf9f2f7fe │ │ │ │ @ instruction: 0xf162e7d0 │ │ │ │ - stmdavs r5, {r0, r1, r5, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ + stmdavs r5, {r0, r1, r2, r3, r4, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ strb r4, [r7, sp, ror #4]! │ │ │ │ - @ instruction: 0xff7cf19f │ │ │ │ - rsccs pc, r0, r5, asr #12 │ │ │ │ + @ instruction: 0xff78f19f │ │ │ │ + rsbcs pc, r0, r5, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - mcr2 6, 4, pc, cr2, cr10, {7} @ │ │ │ │ + mrc2 6, 5, pc, cr14, cr10, {7} │ │ │ │ rscscc pc, pc, pc, asr #32 │ │ │ │ - blx 0x19524d0 │ │ │ │ + blx 0x1852458 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec6d120 │ │ │ │ + bl 0xfec6d0a8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r2, r8, ror #31 │ │ │ │ @ instruction: 0xf8dd4694 │ │ │ │ - bls 0x2cdfa0 │ │ │ │ + bls 0x2cdf28 │ │ │ │ ldrdpl pc, [r4], -lr │ │ │ │ streq lr, [ip], #-2834 @ 0xfffff4ee │ │ │ │ tstpeq r0, r3, asr #2 @ p-variant is OBSOLETE │ │ │ │ adcmi r2, r5, #0, 4 │ │ │ │ - ble 0x116656c │ │ │ │ + ble 0x11664f4 │ │ │ │ @ instruction: 0xf8de4606 │ │ │ │ stmdacs r0, {r3} │ │ │ │ movwls sp, #6988 @ 0x1b4c │ │ │ │ - bls 0x2a7818 │ │ │ │ + bls 0x2a77a0 │ │ │ │ andgt pc, r0, sp, asr #17 │ │ │ │ - @ instruction: 0xff16f196 │ │ │ │ + @ instruction: 0xff12f196 │ │ │ │ addsmi r9, r8, #6144 @ 0x1800 │ │ │ │ stmdacs r0, {r3, r4, r5, ip, lr, pc} │ │ │ │ @ instruction: 0xf645db1a │ │ │ │ - vaddhn.i16 d19, q0, q8 │ │ │ │ + vaddhn.i16 d18, q8, q8 │ │ │ │ vshl.s8 d16, d30, d14 │ │ │ │ - vqdmlal.s q11, d0, d0[2] │ │ │ │ + vqdmlal.s , d16, d0[2] │ │ │ │ @ instruction: 0xf6450333 │ │ │ │ - vsra.s64 q9, q8, #64 │ │ │ │ + vbic.i32 q9, #0 @ 0x00000000 │ │ │ │ stmdals r8, {r1, r2, r3, r5, r8} │ │ │ │ strls r2, [r0], #-715 @ 0xfffffd35 │ │ │ │ @ instruction: 0xf8daf049 │ │ │ │ andlt r2, r2, r0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - @ instruction: 0xf94ef162 │ │ │ │ - mvnvs pc, #1342177284 @ 0x50000004 │ │ │ │ + @ instruction: 0xf94af162 │ │ │ │ + msrvs SPSR_f, #1342177284 @ 0x50000004 │ │ │ │ msreq CPSR_fsx, #192, 4 │ │ │ │ sbccs r9, r9, #67108864 @ 0x4000000 │ │ │ │ - movtvs pc, #33358 @ 0x824e @ │ │ │ │ + bicpl pc, r8, #-536870908 @ 0xe0000004 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf6456804 │ │ │ │ - vsra.s64 q9, q8, #64 │ │ │ │ + vbic.i32 q9, #0 @ 0x00000000 │ │ │ │ stmdals r8, {r1, r2, r3, r5, r8} │ │ │ │ @ instruction: 0xf0499400 │ │ │ │ ldrb pc, [pc, pc, ror #17] @ │ │ │ │ ldrdne pc, [r0], -lr │ │ │ │ strbtmi r9, [r1], #-2566 @ 0xfffff5fa │ │ │ │ - ldm r4, {r1, r3, r4, r5, r6, r7, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + ldmdb r0, {r1, r3, r4, r5, r6, r7, r9, sl, ip, sp, lr, pc} │ │ │ │ andlt r2, r2, r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ sbccs r9, r0, #8, 16 @ 0x80000 │ │ │ │ - strcc pc, [r8], #-1605 @ 0xfffff9bb │ │ │ │ + strcs pc, [r8], #1605 @ 0x645 │ │ │ │ strteq pc, [lr], #-704 @ 0xfffffd40 │ │ │ │ - movtvs pc, #33358 @ 0x824e @ │ │ │ │ + bicpl pc, r8, #-536870908 @ 0xe0000004 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - mvnscs pc, r5, asr #12 │ │ │ │ + cmnpcs r0, r5, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ @ instruction: 0xf0499400 │ │ │ │ @ instruction: 0xe7bdf899 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec6d214 │ │ │ │ + bl 0xfec6d19c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r6], r8 │ │ │ │ ldrmi r4, [r0], -r5, lsl #12 │ │ │ │ @ instruction: 0x460e4614 │ │ │ │ @ instruction: 0xf1249305 │ │ │ │ - blls 0x3d5618 │ │ │ │ + blls 0x3d55a0 │ │ │ │ movwls r4, #9770 @ 0x262a │ │ │ │ movwls r9, #6917 @ 0x1b05 │ │ │ │ strls r4, [r0], #-1587 @ 0xfffff9cd │ │ │ │ @ instruction: 0xf7ff4604 │ │ │ │ cmpplt r8, sp, ror #30 @ p-variant is OBSOLETE │ │ │ │ andlt r4, r6, r0, lsr #12 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @@ -268061,84 +268032,84 @@ │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd70 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ - blcs 0x5c22a0 │ │ │ │ + blcs 0x5c2228 │ │ │ │ cmple lr, lr, lsl #26 │ │ │ │ stccs 8, cr6, [r0], {172} @ 0xac │ │ │ │ stmdavs fp!, {r3, r6, r9, fp, ip, lr, pc}^ │ │ │ │ - bls 0x4e7adc │ │ │ │ + bls 0x4e7a64 │ │ │ │ stmdble lr!, {r0, r1, r4, r7, r9, lr}^ │ │ │ │ - blvc 0x109171c │ │ │ │ + blvc 0x10916a4 │ │ │ │ mvnscc pc, #79 @ 0x4f │ │ │ │ movwls r2, #515 @ 0x203 │ │ │ │ @ instruction: 0x46802332 │ │ │ │ - blvc 0x1d16e4 │ │ │ │ + blvc 0x1d166c │ │ │ │ @ instruction: 0xf001460e │ │ │ │ strmi pc, [r4], -r1, asr #20 │ │ │ │ eorle r1, r4, r3, asr #24 │ │ │ │ ldrtmi r2, [r2], -r0, lsl #6 │ │ │ │ andcs r4, r3, r1, asr #12 │ │ │ │ @ instruction: 0xf9bef01f │ │ │ │ stmdacs r0, {r1, r7, r9, sl, lr} │ │ │ │ ldmib r5, {r0, r3, r6, ip, lr, pc}^ │ │ │ │ - blls 0x4db4d4 │ │ │ │ + blls 0x4db45c │ │ │ │ ldrtmi r4, [r3], #-1049 @ 0xfffffbe7 │ │ │ │ ldmdble pc, {r0, r1, r3, r5, r7, r9, lr} @ │ │ │ │ - blls 0x4facf4 │ │ │ │ + blls 0x4fac7c │ │ │ │ ldrtmi r1, [sl], -pc, ror #21 │ │ │ │ - stmda sl, {r1, r3, r4, r5, r6, r7, r9, sl, ip, sp, lr, pc}^ │ │ │ │ - bl 0x3bcd00 │ │ │ │ + stm r6, {r1, r3, r4, r5, r6, r7, r9, sl, ip, sp, lr, pc} │ │ │ │ + bl 0x3bcc88 │ │ │ │ tstcs r0, r7 │ │ │ │ @ instruction: 0xf18e1b5a │ │ │ │ - @ instruction: 0xf1b9eaf0 │ │ │ │ + @ instruction: 0xf1b9eaec │ │ │ │ andle r0, r4, r3, lsl #30 │ │ │ │ ldrtmi r4, [r1], -sl, asr #12 │ │ │ │ @ instruction: 0xf0004640 │ │ │ │ strtmi pc, [r0], -r9, lsl #31 │ │ │ │ tstcs r0, r6 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0x87f0e8bd │ │ │ │ @ instruction: 0xf6fa4632 │ │ │ │ - strb lr, [r8, lr, lsr #16]! │ │ │ │ + strb lr, [r8, sl, ror #16]! │ │ │ │ strls r9, [r0], #-3343 @ 0xfffff2f1 │ │ │ │ strls r2, [r2, #-1024] @ 0xfffffc00 │ │ │ │ @ instruction: 0xf0019403 │ │ │ │ strmi pc, [r4], -r3, lsl #20 │ │ │ │ andlt r4, r6, r0, lsr #12 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf64587f0 │ │ │ │ - vsra.s64 q9, q8, #64 │ │ │ │ + vbic.i32 q9, #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf645012e │ │ │ │ - vmla.i d19, d0, d0[0] │ │ │ │ - blmi 0x516214 │ │ │ │ + vmla.i d18, d16, d0[0] │ │ │ │ + blmi 0x51619c │ │ │ │ @ instruction: 0xf16a22e4 │ │ │ │ - @ instruction: 0xf645fcfd │ │ │ │ - vsra.s64 q9, q8, #64 │ │ │ │ + @ instruction: 0xf645fcf9 │ │ │ │ + vbic.i32 q9, #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf645012e │ │ │ │ - vaddl.s8 , d16, d0 │ │ │ │ - blmi 0x39622c │ │ │ │ + vaddl.s8 , d0, d0 │ │ │ │ + blmi 0x3961b4 │ │ │ │ @ instruction: 0xf16a22f7 │ │ │ │ - @ instruction: 0xf645fcf1 │ │ │ │ - vsra.s64 q9, q8, #64 │ │ │ │ + @ instruction: 0xf645fced │ │ │ │ + vbic.i32 q9, #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf645012e │ │ │ │ - vmla.i d19, d0, d0[5] │ │ │ │ - blmi 0x216244 │ │ │ │ + vmla.i d18, d16, d0[5] │ │ │ │ + blmi 0x2161cc │ │ │ │ @ instruction: 0xf16a22ef │ │ │ │ - svclt 0x0000fce5 │ │ │ │ + svclt 0x0000fce1 │ │ │ │ ... │ │ │ │ - eorseq lr, r3, r4, asr r6 │ │ │ │ + ldrsbteq lr, [r3], -r4 │ │ │ │ andeq r0, r0, r0 │ │ │ │ orrsvs pc, ip, #76546048 @ 0x4900000 │ │ │ │ orrscs pc, r7, #192, 4 │ │ │ │ andcs r6, r0, r8, lsl r0 │ │ │ │ ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ orrsvs pc, ip, #76546048 @ 0x4900000 │ │ │ │ orrscs pc, r7, #192, 4 │ │ │ │ @@ -268155,185 +268126,185 @@ │ │ │ │ svclt 0x00004770 │ │ │ │ orrsvs pc, ip, #76546048 @ 0x4900000 │ │ │ │ orrscs pc, r7, #192, 4 │ │ │ │ cmpvc sl, #268435456 @ 0x10000000 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ svclt 0x00004770 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfec6d404 │ │ │ │ + bl 0xfec6d38c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf18e0ff8 │ │ │ │ - @ instruction: 0xf649fe6b │ │ │ │ + @ instruction: 0xf649fe67 │ │ │ │ vrsra.s64 d22, d12, #64 │ │ │ │ @ instruction: 0x61182397 │ │ │ │ movwcs r2, #0 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd08 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfec6d430 │ │ │ │ + bl 0xfec6d3b8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf18e0ff8 │ │ │ │ - @ instruction: 0xf649fe55 │ │ │ │ + @ instruction: 0xf649fe51 │ │ │ │ vrsra.s64 d22, d12, #64 │ │ │ │ @ instruction: 0x61582397 │ │ │ │ movwcs r2, #0 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd08 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfec6d45c │ │ │ │ + bl 0xfec6d3e4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf18e0ff8 │ │ │ │ - @ instruction: 0xf24bfe3f │ │ │ │ + @ instruction: 0xf24bfe3b │ │ │ │ vrsra.s64 d16, d20, #64 │ │ │ │ mulsvs r8, r4, r3 │ │ │ │ movwcs r2, #0 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd08 │ │ │ │ - stclt 7, cr15, [r4, #-344] @ 0xfffffea8 │ │ │ │ - ldclt 7, cr15, [r6], #344 @ 0x158 │ │ │ │ - bllt 0xfe6523e4 │ │ │ │ + stcllt 7, cr15, [r0, #-344] @ 0xfffffea8 │ │ │ │ + ldcllt 7, cr15, [r2], #344 @ 0x158 │ │ │ │ + bllt 0xfe65236c │ │ │ │ @ instruction: 0x01b4f64b │ │ │ │ orrscs pc, r7, r0, asr #5 │ │ │ │ ldmlt r2!, {r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfec6d4a0 │ │ │ │ + bl 0xfec6d428 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ andcs r0, r0, #248, 30 @ 0x3e0 │ │ │ │ @ instruction: 0xf1724611 │ │ │ │ - @ instruction: 0xf649f953 │ │ │ │ + @ instruction: 0xf649f94f │ │ │ │ vrsra.s64 d22, d12, #64 │ │ │ │ andcs r2, r1, #1543503874 @ 0x5c000002 │ │ │ │ @ instruction: 0x771a6198 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd08 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfec6d4d8 │ │ │ │ + bl 0xfec6d460 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf12b0ff8 │ │ │ │ @ instruction: 0xf649fc6b │ │ │ │ vrsra.s64 d22, d12, #64 │ │ │ │ andsvs r2, r8, #1543503874 @ 0x5c000002 │ │ │ │ movwcs r2, #0 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd08 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfec6d504 │ │ │ │ + bl 0xfec6d48c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf6450ff8 │ │ │ │ - vshr.s64 d19, d0, #64 │ │ │ │ + vmov.i32 d19, #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf17d002e │ │ │ │ - andcs pc, r0, r7, lsr pc @ │ │ │ │ - @ instruction: 0xf85cf16f │ │ │ │ + andcs pc, r0, r3, lsr pc @ │ │ │ │ + @ instruction: 0xf858f16f │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ strmi fp, [r1], r5, lsl #1 │ │ │ │ - andmi pc, r8, r5, asr #12 │ │ │ │ + addcc pc, r8, r5, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - strbtvs pc, [r0], #-590 @ 0xfffffdb2 @ │ │ │ │ + strbtpl pc, [r0], #590 @ 0x24e @ │ │ │ │ ldrteq pc, [r3], #-704 @ 0xfffffd40 @ │ │ │ │ stmdaeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ strcs r2, [ip, #-1793] @ 0xfffff8ff │ │ │ │ @ instruction: 0xf17d2608 │ │ │ │ - and pc, r8, fp, lsl pc @ │ │ │ │ + and pc, r8, r7, lsl pc @ │ │ │ │ ldrcc r6, [r8], #-2464 @ 0xfffff660 │ │ │ │ - cdp2 1, 9, cr15, cr6, cr14, {4} │ │ │ │ - stmdavs r0!, {r0, r1, r2, r9, sl, lr}^ │ │ │ │ cdp2 1, 9, cr15, cr2, cr14, {4} │ │ │ │ - bvc 0x9e7d64 │ │ │ │ + stmdavs r0!, {r0, r1, r2, r9, sl, lr}^ │ │ │ │ + cdp2 1, 8, cr15, cr14, cr14, {4} │ │ │ │ + bvc 0x9e7cec │ │ │ │ stmdbvs r0!, {r0, r1, r5, r8, ip, sp, pc} │ │ │ │ @ instruction: 0xf18e3701 │ │ │ │ - strmi pc, [r7], #-3723 @ 0xfffff175 │ │ │ │ + strmi pc, [r7], #-3719 @ 0xfffff179 │ │ │ │ strbmi r6, [r5, #-2659] @ 0xfffff59d │ │ │ │ @ instruction: 0x4645bf38 │ │ │ │ svclt 0x00b842be │ │ │ │ - blcs 0x127c78 │ │ │ │ + blcs 0x127c00 │ │ │ │ ldclne 1, cr13, [r2], #-920 @ 0xfffffc68 │ │ │ │ @ instruction: 0xf6452001 │ │ │ │ - vqdmlal.s q10, d16, d0[0] │ │ │ │ + vqdmlal.s q10, d0, d0[0] │ │ │ │ @ instruction: 0xf645032e │ │ │ │ - vaddw.s8 q10, q8, d24 │ │ │ │ + vaddw.s8 q10, q0, d24 │ │ │ │ stmib sp, {r1, r2, r3, r5, r8}^ │ │ │ │ @ instruction: 0xf6455300 │ │ │ │ - vrsra.s64 d20, d12, #64 │ │ │ │ + vorr.i32 d20, #3072 @ 0x00000c00 │ │ │ │ @ instruction: 0xf645032e │ │ │ │ - vmul.i d20, d16, d0[5] │ │ │ │ + vmul.i d20, d0, d0[5] │ │ │ │ @ instruction: 0xf645082e │ │ │ │ - @ instruction: 0xf2c04bd0 │ │ │ │ + vorr.i16 q10, #0 @ 0x0000 │ │ │ │ @ instruction: 0x4c250b2e │ │ │ │ - blx 0xfed52a36 │ │ │ │ + blx 0xfec529be │ │ │ │ @ instruction: 0xf854e019 │ │ │ │ ldrcc sl, [r8], #-3096 @ 0xfffff3e8 │ │ │ │ @ instruction: 0xf18e4650 │ │ │ │ - mrcne 14, 3, APSR_nzcv, cr3, cr15, {2} │ │ │ │ + mrcne 14, 3, APSR_nzcv, cr3, cr11, {2} │ │ │ │ @ instruction: 0xf8541a1b │ │ │ │ @ instruction: 0xf8540c1c │ │ │ │ ldrbmi r7, [r2], -r0, lsr #24 │ │ │ │ ldrbmi r9, [r9], -r3 │ │ │ │ stceq 8, cr15, [ip], #-336 @ 0xfffffeb0 │ │ │ │ andcs r9, r1, r2 │ │ │ │ strls r9, [r0, -r1, lsl #10] │ │ │ │ - blx 0xfe752a66 │ │ │ │ + blx 0xfe6529ee │ │ │ │ stccc 8, cr15, [ip], {84} @ 0x54 │ │ │ │ @ instruction: 0xf814b1b3 │ │ │ │ - blcs 0x125434 │ │ │ │ + blcs 0x1253bc │ │ │ │ @ instruction: 0xf854d1e1 │ │ │ │ ldrtmi r7, [r2], -r4, lsl #24 │ │ │ │ strbmi r9, [r1], -r2, lsl #14 │ │ │ │ ldcvc 8, cr15, [r4], {84} @ 0x54 │ │ │ │ @ instruction: 0xf8542001 │ │ │ │ ldrcc r3, [r8], #-3096 @ 0xfffff3e8 │ │ │ │ strpl lr, [r0, -sp, asr #19] │ │ │ │ - blx 0xfe1d2a92 │ │ │ │ + blx 0x20d2a1a │ │ │ │ stccc 8, cr15, [ip], {84} @ 0x54 │ │ │ │ mvnle r2, r0, lsl #22 │ │ │ │ adcseq pc, r4, #-1342177276 @ 0xb0000004 │ │ │ │ addseq pc, r4, #192, 4 │ │ │ │ @ instruction: 0xf6452001 │ │ │ │ - vsra.s64 q10, q10, #64 │ │ │ │ + vbic.i32 q10, #4 @ 0x00000004 │ │ │ │ ldmib r2, {r1, r2, r3, r5, r8}^ │ │ │ │ @ instruction: 0xf19f2300 │ │ │ │ - @ instruction: 0xf645fb71 │ │ │ │ - vmvn.i32 d21, #0 @ 0x00000000 │ │ │ │ + @ instruction: 0xf645fb6d │ │ │ │ + vshr.s64 d20, d16, #64 │ │ │ │ @ instruction: 0xf17d002e │ │ │ │ - strbmi pc, [r8], -r1, lsr #29 @ │ │ │ │ - @ instruction: 0xffc6f16e │ │ │ │ - eorseq lr, r3, r8, ror r6 │ │ │ │ + @ instruction: 0x4648fe9d │ │ │ │ + @ instruction: 0xffc2f16e │ │ │ │ + ldrshteq lr, [r3], -r8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfec6d654 │ │ │ │ + bl 0xfec6d5dc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdcs r0, [r0], -r8 │ │ │ │ @ instruction: 0xff5ef7ff │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec6d668 │ │ │ │ + bl 0xfec6d5f0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ andcs r4, r0, #51200 @ 0xc800 │ │ │ │ andls r4, r0, #110100480 @ 0x6900000 │ │ │ │ movwls r6, #6171 @ 0x181b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ - stc2l 1, cr15, [sl, #456] @ 0x1c8 │ │ │ │ + stc2l 1, cr15, [r6, #456] @ 0x1c8 │ │ │ │ ldmdavc r9, {r8, r9, fp, ip, pc} │ │ │ │ eorsle r2, pc, sp, asr #18 │ │ │ │ stmdbcs r7, {r0, r2, r3, r5, fp, ip, lr, pc}^ │ │ │ │ stmdbcs fp, {r1, r2, r3, r4, r5, ip, lr, pc}^ │ │ │ │ @ instruction: 0x469cbf1c │ │ │ │ tstle fp, r2, lsl #12 │ │ │ │ - blx 0x11e8c8 │ │ │ │ + blx 0x11e850 │ │ │ │ @ instruction: 0xf103f201 │ │ │ │ @ instruction: 0xf8cd0c01 │ │ │ │ - blx 0x9c64ac │ │ │ │ + blx 0x9c6434 │ │ │ │ addmi pc, r1, #1073741824 @ 0x40000000 │ │ │ │ ldmdavc r9, {r1, r4, r5, r8, ip, lr, pc}^ │ │ │ │ teqle pc, r0, lsl #18 │ │ │ │ orrsvs pc, ip, #76546048 @ 0x4900000 │ │ │ │ orrscs pc, r7, #192, 4 │ │ │ │ svclt 0x0018428a │ │ │ │ subsvs r3, sl, #4096 @ 0x1000 │ │ │ │ @@ -268345,196 +268316,196 @@ │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ stmdbcs fp!, {r8, sl, fp, ip, sp, pc}^ │ │ │ │ @ instruction: 0xf641d0d6 │ │ │ │ vaddl.s8 q10, d16, d20 │ │ │ │ swpcs r0, r5, [r1] │ │ │ │ - subseq pc, ip, #1610612740 @ 0x60000004 │ │ │ │ + sbcsvc pc, ip, #72351744 @ 0x4500000 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ @ instruction: 0xf19f6800 │ │ │ │ - andcs pc, r1, r1, lsr #21 │ │ │ │ - @ instruction: 0xff64f16e │ │ │ │ + mulcs r1, sp, sl │ │ │ │ + @ instruction: 0xff60f16e │ │ │ │ bfi r2, r4, #2, #5 │ │ │ │ bfi r2, lr, #2, #3 │ │ │ │ - ldc2l 1, cr15, [r0], #-636 @ 0xfffffd84 │ │ │ │ + stc2l 1, cr15, [ip], #-636 @ 0xfffffd84 │ │ │ │ @ instruction: 0x43a4f641 │ │ │ │ orrseq pc, r5, #192, 4 │ │ │ │ tstcs r1, r1, lsr #4 │ │ │ │ - eorseq pc, r8, r6, asr #4 │ │ │ │ + adcsvc pc, r8, r5, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf17d681b │ │ │ │ - mulcs r1, r1, fp │ │ │ │ - @ instruction: 0xff4ef16e │ │ │ │ + andcs pc, r1, sp, lsl #23 │ │ │ │ + @ instruction: 0xff4af16e │ │ │ │ ldrb r4, [r8, r3, ror #12] │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfec6d748 │ │ │ │ + bl 0xfec6d6d0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf04e0ff8 │ │ │ │ @ instruction: 0xf649f869 │ │ │ │ vrsra.s64 d22, d12, #64 │ │ │ │ addsvs r2, r8, #1543503874 @ 0x5c000002 │ │ │ │ andcs fp, r0, r0, lsr r1 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ stclt 14, cr0, [r8, #-0] │ │ │ │ @ instruction: 0x43a8f641 │ │ │ │ orrseq pc, r5, #192, 4 │ │ │ │ @ instruction: 0xf04e6818 │ │ │ │ @ instruction: 0x2001f8b9 │ │ │ │ - @ instruction: 0xff2af16e │ │ │ │ + @ instruction: 0xff26f16e │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfec6d788 │ │ │ │ + bl 0xfec6d710 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf18e0ff8 │ │ │ │ - @ instruction: 0xf649fca9 │ │ │ │ + @ instruction: 0xf649fca5 │ │ │ │ vrsra.s64 d22, d12, #64 │ │ │ │ sbcsvs r2, r8, #1543503874 @ 0x5c000002 │ │ │ │ stmdavc r3, {r5, r7, r8, ip, sp, pc} │ │ │ │ andle r2, lr, pc, lsr fp │ │ │ │ - orreq pc, r0, r6, asr #4 │ │ │ │ + tstpeq r0, r6, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - @ instruction: 0xf9a2f18e │ │ │ │ + @ instruction: 0xf99ef18e │ │ │ │ andcs fp, r0, r0, asr r1 │ │ │ │ movwcs r2, #256 @ 0x100 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ stmdavc r3, {r3, r8, sl, fp, ip, sp, pc}^ │ │ │ │ mvnle r2, r0, lsl #22 │ │ │ │ - mcr2 6, 3, pc, cr0, cr11, {7} @ │ │ │ │ + mrc2 6, 4, pc, cr12, cr11, {7} │ │ │ │ @ instruction: 0xf16e2001 │ │ │ │ - svclt 0x0000ff01 │ │ │ │ + svclt 0x0000fefd │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec6d7dc │ │ │ │ + bl 0xfec6d764 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ andcs r4, r0, #25600 @ 0x6400 │ │ │ │ andls r4, r0, #110100480 @ 0x6900000 │ │ │ │ movwls r6, #6171 @ 0x181b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ - ldc2 1, cr15, [r0, #-456] @ 0xfffffe38 │ │ │ │ + stc2 1, cr15, [ip, #-456] @ 0xfffffe38 │ │ │ │ @ instruction: 0x03b4f24b │ │ │ │ orrseq pc, r4, #192, 4 │ │ │ │ mvnlt r6, r8, asr r0 │ │ │ │ ldmdavc r2, {r9, fp, ip, pc} │ │ │ │ svclt 0x00042a4d │ │ │ │ subsvs r0, r8, r0, lsl #10 │ │ │ │ @ instruction: 0xf002d005 │ │ │ │ - bcs 0x13d7194 │ │ │ │ + bcs 0x13d711c │ │ │ │ addeq fp, r0, #4, 30 │ │ │ │ - blmi 0x3ee780 │ │ │ │ - blls 0x17068c │ │ │ │ + blmi 0x3ee708 │ │ │ │ + blls 0x170614 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, LR_mon │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ stclt 14, cr0, [r0, #-0] │ │ │ │ @ instruction: 0xf7ff2001 │ │ │ │ @ instruction: 0xf19ffe6b │ │ │ │ - svclt 0x0000fbd7 │ │ │ │ + svclt 0x0000fbd3 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec6d858 │ │ │ │ + bl 0xfec6d7e0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r2, r8, ror #31 │ │ │ │ vpadd.i8 d20, d7, d7 │ │ │ │ - @ instruction: 0xf2c004b8 │ │ │ │ + vmvn.i32 d16, #524288 @ 0x00080000 │ │ │ │ ldmdavs fp, {r1, r2, r3, r5, sl} │ │ │ │ @ instruction: 0xf04f9301 │ │ │ │ @ instruction: 0xf6490300 │ │ │ │ vshl.s64 d22, d12, #0 │ │ │ │ @ instruction: 0xf18e2597 │ │ │ │ - @ instruction: 0x4606fc33 │ │ │ │ + strmi pc, [r6], -pc, lsr #24 │ │ │ │ and r9, r3, r0 │ │ │ │ @ instruction: 0xf0466b28 │ │ │ │ ldmiblt r8, {r0, r3, r5, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ strbtmi r4, [r8], -r1, lsr #12 │ │ │ │ - @ instruction: 0xff22f18e │ │ │ │ + @ instruction: 0xff1ef18e │ │ │ │ stmdacs r0, {r0, r9, sl, lr} │ │ │ │ - blmi 0x38ae6c │ │ │ │ - blls 0x170708 │ │ │ │ + blmi 0x38adf4 │ │ │ │ + blls 0x170690 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 56) │ │ │ │ andlt r4, r2, r0, lsr r6 │ │ │ │ ldrhtmi lr, [r0], #-141 @ 0xffffff73 │ │ │ │ - stmiblt r2!, {r2, r3, r7, r8, ip, sp, lr, pc} │ │ │ │ + ldmiblt lr, {r2, r3, r7, r8, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf7ff2001 │ │ │ │ @ instruction: 0xf19ffe31 │ │ │ │ - svclt 0x0000fb9d │ │ │ │ + svclt 0x0000fb99 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec6d8cc │ │ │ │ + bl 0xfec6d854 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r2, r8, ror #31 │ │ │ │ vpadd.i8 d20, d7, d7 │ │ │ │ - @ instruction: 0xf2c004b8 │ │ │ │ + vmvn.i32 d16, #524288 @ 0x00080000 │ │ │ │ ldmdavs fp, {r1, r2, r3, r5, sl} │ │ │ │ @ instruction: 0xf04f9301 │ │ │ │ @ instruction: 0xf6490300 │ │ │ │ vshl.s64 d22, d12, #0 │ │ │ │ @ instruction: 0xf18e2597 │ │ │ │ - @ instruction: 0x4606fbf9 │ │ │ │ + @ instruction: 0x4606fbf5 │ │ │ │ and r9, r3, r0 │ │ │ │ @ instruction: 0xf0466b28 │ │ │ │ ldmiblt r8, {r0, r1, r2, r3, r8, fp, ip, sp, lr, pc} │ │ │ │ strbtmi r4, [r8], -r1, lsr #12 │ │ │ │ - cdp2 1, 14, cr15, cr8, cr14, {4} │ │ │ │ + cdp2 1, 14, cr15, cr4, cr14, {4} │ │ │ │ stmdacs r0, {r0, r9, sl, lr} │ │ │ │ - blmi 0x38aee0 │ │ │ │ - blls 0x17077c │ │ │ │ + blmi 0x38ae68 │ │ │ │ + blls 0x170704 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 56) │ │ │ │ andlt r4, r2, r0, lsr r6 │ │ │ │ ldrhtmi lr, [r0], #-141 @ 0xffffff73 │ │ │ │ - stmdblt r8!, {r2, r3, r7, r8, ip, sp, lr, pc}^ │ │ │ │ + stmdblt r4!, {r2, r3, r7, r8, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf7ff2001 │ │ │ │ @ instruction: 0xf19ffdf7 │ │ │ │ - svclt 0x0000fb63 │ │ │ │ + svclt 0x0000fb5f │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfec6d940 │ │ │ │ + bl 0xfec6d8c8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ andcs r0, r0, #248, 30 @ 0x3e0 │ │ │ │ ldrmi r4, [r1], -r8, lsl #22 │ │ │ │ cdp2 0, 15, cr15, cr10, cr2, {2} │ │ │ │ andcs fp, r0, r0, asr #18 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ stclt 14, cr0, [r8, #-0] │ │ │ │ @ instruction: 0xf7ff2001 │ │ │ │ svclt 0x0000fdd9 │ │ │ │ addseq r9, r7, #208, 28 @ 0xd00 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec6d978 │ │ │ │ + bl 0xfec6d900 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf6fc0ff8 │ │ │ │ - @ instruction: 0xf015fcfb │ │ │ │ + @ instruction: 0xf015fd37 │ │ │ │ @ instruction: 0xf000fe8d │ │ │ │ @ instruction: 0xf6fcfc25 │ │ │ │ - @ instruction: 0xf72bfb7f │ │ │ │ - @ instruction: 0xf240fed1 │ │ │ │ + @ instruction: 0xf72bfbbb │ │ │ │ + vmax.f32 d31, d0, d13 │ │ │ │ vsubw.s8 , q8, d0 │ │ │ │ ldmdavs fp, {r0, r2, r4, r7, r8, r9} │ │ │ │ - orreq pc, r8, r6, asr #4 │ │ │ │ + tstpeq r8, r6, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ rsbsvs pc, ip, r9, asr #12 │ │ │ │ addscs pc, r7, r0, asr #5 │ │ │ │ @ instruction: 0x4010e8bd │ │ │ │ ldrmi r2, [r8, -r9, lsr #4] │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ eorcs r4, lr, #5242880 @ 0x500000 │ │ │ │ vst3.32 @ instruction: 0xf485fab5 │ │ │ │ - orreq pc, r8, r6, asr #4 │ │ │ │ + tstpeq r8, r6, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ rsbsvs pc, ip, r9, asr #12 │ │ │ │ addscs pc, r7, r0, asr #5 │ │ │ │ @ instruction: 0xf0450964 │ │ │ │ strtmi pc, [r0], -r3, lsl #22 │ │ │ │ stc2 0, cr15, [lr], {-0} │ │ │ │ vpadd.i8 d27, d16, d29 │ │ │ │ @@ -268552,128 +268523,128 @@ │ │ │ │ @ instruction: 0x1c9de9d3 │ │ │ │ @ instruction: 0xf8c1b319 │ │ │ │ @ instruction: 0xf8d3c278 │ │ │ │ @ instruction: 0xf8cc1274 │ │ │ │ @ instruction: 0xf8c31000 │ │ │ │ stmdacs r0, {r3, r4, r5, r6, r9, ip, lr} │ │ │ │ @ instruction: 0xf6fcd1ea │ │ │ │ - ldmibpl fp!, {r0, r1, r3, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ + ldmibpl fp!, {r0, r1, r2, r6, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ addshi pc, r0, #13828096 @ 0xd30000 │ │ │ │ @ instruction: 0xf86ef044 │ │ │ │ andeq pc, r0, r8, asr #17 │ │ │ │ @ instruction: 0x462959b8 │ │ │ │ - cdp2 7, 11, cr15, cr8, cr11, {1} │ │ │ │ + cdp2 7, 15, cr15, cr4, cr11, {1} │ │ │ │ @ instruction: 0xf0154620 │ │ │ │ pop {r0, r2, r3, r5, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf6fc41f0 │ │ │ │ - svcmi 0x0004bd3d │ │ │ │ + svcmi 0x0004bd79 │ │ │ │ svcvs 0x0070ee1d │ │ │ │ - blx 0x9d4456 │ │ │ │ + blx 0x18d43de │ │ │ │ @ instruction: 0xf8c8e7ee │ │ │ │ ldrb ip, [ip, r4] │ │ │ │ muleq r0, ip, r0 │ │ │ │ vnmls.f32 s8, s26, s10 │ │ │ │ ldmpl r3, {r4, r5, r6, r8, r9, sl, fp, ip, sp}^ │ │ │ │ - blx 0xfed1d0dc │ │ │ │ + blx 0xfed1d064 │ │ │ │ stmdbeq r0, {r7, ip, sp, lr, pc}^ │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ svclt 0x00004770 │ │ │ │ muleq r0, ip, r0 │ │ │ │ @ instruction: 0xb1236803 │ │ │ │ movwcs r2, #0 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ strlt r4, [r0, #-1904] @ 0xfffff890 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00f0f8cc │ │ │ │ andls fp, r1, r3, lsl #1 │ │ │ │ @ instruction: 0xf19b20e0 │ │ │ │ - blls 0x196418 │ │ │ │ + blls 0x196390 │ │ │ │ andlt r6, r3, r8, lsl r0 │ │ │ │ movwcs r2, #0 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd00 │ │ │ │ - mrrclt 6, 15, pc, r6, cr12 @ │ │ │ │ + ldclt 6, cr15, [r2], {252} @ 0xfc │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec6dad4 │ │ │ │ + bl 0xfec6da5c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf5000fc8 │ │ │ │ strmi r5, [r4], -r0, lsl #10 │ │ │ │ - bmi 0xc42b08 │ │ │ │ + bmi 0xc42a90 │ │ │ │ andcs r2, r2, r0, lsl #6 │ │ │ │ andls r6, r7, #1179648 @ 0x120000 │ │ │ │ andeq pc, r0, #79 @ 0x4f │ │ │ │ @ instruction: 0xf8c42201 │ │ │ │ stmib r5, {r3, r4, r5, r7, sp}^ │ │ │ │ @ instruction: 0xf8c530d4 │ │ │ │ stmib sp, {r3, r4, r6, r8, r9, ip, sp}^ │ │ │ │ stmib sp, {r1, r8, r9, ip, sp}^ │ │ │ │ @ instruction: 0xf1973304 │ │ │ │ vmovne.32 d3[0], pc │ │ │ │ @ instruction: 0xf04fdc12 │ │ │ │ @ instruction: 0xf8c533ff │ │ │ │ - blmi 0x8e36a8 │ │ │ │ - blls 0x2f0984 │ │ │ │ + blmi 0x8e3630 │ │ │ │ + blls 0x2f090c │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ teqle r1, r0, lsl #6 │ │ │ │ andcs fp, r0, r9 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldcllt 12, cr0, [r0] │ │ │ │ andcs sl, r7, r2, lsl #18 │ │ │ │ @ instruction: 0xf1959301 │ │ │ │ - stmdacs r0, {r0, r2, r3, r5, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ - blls 0x18b0d8 │ │ │ │ + stmdacs r0, {r0, r3, r5, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ + blls 0x18b060 │ │ │ │ strpl pc, [sp], #-1284 @ 0xfffffafc │ │ │ │ ldrdcs lr, [r3], -sp │ │ │ │ ldrdgt pc, [r8], -sp │ │ │ │ - b 0x14dc8b8 │ │ │ │ - blx 0x1f64da │ │ │ │ - blx 0x193166 │ │ │ │ - blx 0x11f192 │ │ │ │ - blx 0x212d6a │ │ │ │ - blx 0xfe91ada2 │ │ │ │ - blx 0xfec1a17a │ │ │ │ + b 0x14dc840 │ │ │ │ + blx 0x1f6462 │ │ │ │ + blx 0x1930ee │ │ │ │ + blx 0x11f11a │ │ │ │ + blx 0x212cf2 │ │ │ │ + blx 0xfe91ad2a │ │ │ │ + blx 0xfec1a102 │ │ │ │ ldrbtmi r6, [r1], #-771 @ 0xfffffcfd │ │ │ │ movwge r1, #26839 @ 0x68d7 │ │ │ │ movwcs lr, #2515 @ 0x9d3 │ │ │ │ @ instruction: 0xf91cf160 │ │ │ │ - bl 0x12dca40 │ │ │ │ + bl 0x12dc9c8 │ │ │ │ stmib r4, {r0, r8}^ │ │ │ │ strb r0, [r2, sl, lsl #2] │ │ │ │ - blx 0xed3008 │ │ │ │ - blcc 0xfe7c9190 │ │ │ │ + blx 0xdd2f90 │ │ │ │ + blcc 0xfe7c9118 │ │ │ │ andeq r0, r0, r0 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec6dba0 │ │ │ │ + bl 0xfec6db28 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf6490fe8 │ │ │ │ vrsra.s64 d22, d12, #64 │ │ │ │ umulllt r2, r2, r7, r3 @ │ │ │ │ - blvs 0xfe73a9b8 │ │ │ │ - blx 0xfd45a4 │ │ │ │ + blvs 0xfe73a940 │ │ │ │ + blx 0x1ed452c │ │ │ │ @ instruction: 0xf6fb4605 │ │ │ │ - stmdbls r1, {r0, r2, r3, r4, r5, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdbls r1, {r0, r3, r4, r5, r6, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ eorspl pc, r6, r5, lsl #10 │ │ │ │ subpl pc, sp, #1325400064 @ 0x4f000000 │ │ │ │ andeq pc, r1, #192, 4 │ │ │ │ ldrtpl pc, [r6], #-1441 @ 0xfffffa5f @ │ │ │ │ @ instruction: 0xf8d43030 │ │ │ │ @ instruction: 0xf8c53298 │ │ │ │ @ instruction: 0xf6f932c8 │ │ │ │ - andcs lr, r0, #208, 22 @ 0x34000 │ │ │ │ + andcs lr, r0, #12, 24 @ 0xc00 │ │ │ │ tstpvc pc, #20971520 @ p-variant is OBSOLETE @ 0x1400000 │ │ │ │ orrscs lr, pc, #3227648 @ 0x314000 │ │ │ │ submi pc, ip, #212, 16 @ 0xd40000 │ │ │ │ ldmib r4, {r2, r6, r8, ip, sp, pc}^ │ │ │ │ movwcs r1, #512 @ 0x200 │ │ │ │ @ instruction: 0xf6fc4628 │ │ │ │ - stmiavs r4!, {r0, r1, r2, r3, r6, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmiavs r4!, {r0, r1, r3, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ mvnsle r2, r0, lsl #24 │ │ │ │ eorspl pc, r6, r5, lsl #10 │ │ │ │ andlt r3, r2, r0, lsr r0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ @@ -268688,15 +268659,15 @@ │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strcs fp, [r0, -r3, lsl #1] │ │ │ │ strmi r4, [r2], -r6, lsl #12 │ │ │ │ @ instruction: 0xf64a463b │ │ │ │ vmla.i d22, d16, d0[5] │ │ │ │ stmib sp, {r0, r1, r2, r4, r7, sp}^ │ │ │ │ strmi r1, [r8], r0, lsl #14 │ │ │ │ - blx 0xff2d2ba2 │ │ │ │ + blx 0xff2d2b2a │ │ │ │ @ instruction: 0x4604b1b8 │ │ │ │ movwcs r4, #1586 @ 0x632 │ │ │ │ stmib sp, {r5, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf0528700 │ │ │ │ @ instruction: 0x4625fbdb │ │ │ │ movwcs lr, #18900 @ 0x49d4 │ │ │ │ adcsmi r4, r2, #4, 12 @ 0x400000 │ │ │ │ @@ -268715,164 +268686,164 @@ │ │ │ │ vmla.f d22, d16, d0[5] │ │ │ │ @ instruction: 0xf0522197 │ │ │ │ strtmi pc, [r8], -r3, lsr #19 │ │ │ │ @ instruction: 0xf8a2f124 │ │ │ │ bicsle r2, r1, r0, lsl #24 │ │ │ │ svclt 0x0000e7e7 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec6dcc4 │ │ │ │ + bl 0xfec6dc4c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrmi r0, [sp], -r8, ror #31 │ │ │ │ strmi r9, [pc], -r6, lsl #22 │ │ │ │ ldrmi r4, [r6], -r4, lsl #12 │ │ │ │ svclt 0x00420699 │ │ │ │ @ instruction: 0xf0439b07 │ │ │ │ movwls r0, #29568 @ 0x7380 │ │ │ │ ldmdale r3!, {r1, r3, r5, r7, r9, lr} │ │ │ │ stmdale fp!, {r1, r7, r9, lr} │ │ │ │ ldrtmi r9, [r0], -r7, lsl #20 │ │ │ │ strtmi r2, [r9], -r8, lsl #6 │ │ │ │ subeq pc, r0, #66 @ 0x42 │ │ │ │ - ldc2l 7, cr15, [lr, #388]! @ 0x184 │ │ │ │ + cdp2 7, 3, cr15, cr10, cr1, {3} │ │ │ │ tstle sl, #-805306357 @ 0xd000000b │ │ │ │ @ instruction: 0x46204639 │ │ │ │ @ instruction: 0xff94f7ff │ │ │ │ bicscs pc, r0, #78643200 @ 0x4b00000 │ │ │ │ orrscs pc, r7, #192, 4 │ │ │ │ ldrbcs pc, [r0, #-1611] @ 0xfffff9b5 @ │ │ │ │ ldrcs pc, [r7, #704] @ 0x2c0 │ │ │ │ stmdavs fp!, {r1, r3, r4, fp, sp, lr} │ │ │ │ teqle sl, r0, lsl #20 │ │ │ │ ldrle r0, [fp], #-1115 @ 0xfffffba5 │ │ │ │ tstcs r0, r0, lsr #12 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ - bls 0x306314 │ │ │ │ + bls 0x30629c │ │ │ │ stclne 3, cr2, [r8], #-32 @ 0xffffffe0 │ │ │ │ @ instruction: 0xf7614639 │ │ │ │ - @ instruction: 0xe7ddfddb │ │ │ │ + bfi pc, r7, #28, #2 @ │ │ │ │ movwcs r9, #35335 @ 0x8a07 │ │ │ │ @ instruction: 0xf7611e71 │ │ │ │ - @ instruction: 0xe7cdfdd5 │ │ │ │ + bfi pc, r1, (invalid: 28:13) @ │ │ │ │ movwcs r9, #35335 @ 0x8a07 │ │ │ │ @ instruction: 0xf7614639 │ │ │ │ - ldrb pc, [r1, pc, asr #27] @ │ │ │ │ - blx 0x12d2c92 │ │ │ │ + ldrb pc, [r1, fp, lsl #28] @ │ │ │ │ + blx 0x12d2c1a │ │ │ │ stmdacs r0, {r0, r2, r9, sl, lr} │ │ │ │ @ instruction: 0x4603d0de │ │ │ │ tstcs r1, r3, lsr #4 │ │ │ │ - adcseq pc, r0, r6, asr #12 │ │ │ │ + eorseq pc, r0, r6, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - @ instruction: 0xf870f17d │ │ │ │ + @ instruction: 0xf86cf17d │ │ │ │ @ instruction: 0xf7604628 │ │ │ │ - @ instruction: 0x4628fd5b │ │ │ │ - blx 0xed2cb6 │ │ │ │ + @ instruction: 0x4628fd97 │ │ │ │ + blx 0xed2c3e │ │ │ │ tstcs r0, r0, lsr #12 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ vmla.f32 , , q12 │ │ │ │ vmvn.i32 d22, #3584 @ 0x00000e00 │ │ │ │ ldmdahi r2, {r0, r1, r2, r4, r7, r9, sp} │ │ │ │ adcsle r2, sp, r0, lsl #20 │ │ │ │ ldrle r0, [fp, #1050]! @ 0x41a │ │ │ │ strtmi r2, [r2], -r0, lsl #6 │ │ │ │ - addeq pc, r8, r6, asr #12 │ │ │ │ + andeq pc, r8, r6, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - blx 0x17d2cea │ │ │ │ + blx 0x17d2c72 │ │ │ │ ldr r6, [r1, fp, lsr #16]! │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strmi fp, [r0], r3, lsl #1 │ │ │ │ ldrmi r4, [r4], -sp, lsl #12 │ │ │ │ @ instruction: 0x670ae9dd │ │ │ │ mlasls r0, sp, r8, pc @ │ │ │ │ strtmi r4, [r9], -r2, lsr #12 │ │ │ │ stmib sp, {r6, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf1966700 │ │ │ │ - adcmi pc, r0, #13697024 @ 0xd10000 │ │ │ │ + adcmi pc, r0, #13434880 @ 0xcd0000 │ │ │ │ andcs sp, r1, sl, lsl #2 │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ mvnshi lr, #12386304 @ 0xbd0000 │ │ │ │ andle r2, lr, r0, lsl #16 │ │ │ │ stmibne r6, {r1, r2, r8, sl, fp, ip, lr, pc} │ │ │ │ - bl 0xfea27c20 │ │ │ │ - bl 0x12d7c10 │ │ │ │ + bl 0xfea27ba8 │ │ │ │ + bl 0x12d7b98 │ │ │ │ strb r7, [r1, r0, ror #15]! │ │ │ │ - blx 0x5d319e │ │ │ │ - blcs 0x230c28 │ │ │ │ + blx 0x4d3126 │ │ │ │ + blcs 0x230bb0 │ │ │ │ ldrdcs sp, [r0], -ip │ │ │ │ @ instruction: 0xf1b9e7e4 │ │ │ │ rscle r0, r0, r0, lsl #30 │ │ │ │ strtmi r4, [r2], -r1, lsl #12 │ │ │ │ @ instruction: 0xf18d4628 │ │ │ │ - @ instruction: 0xe7daed52 │ │ │ │ + ldrb lr, [sl, lr, asr #26] │ │ │ │ bicvs pc, r0, #76546048 @ 0x4900000 │ │ │ │ orrscs pc, r7, #192, 4 │ │ │ │ stmdblt fp, {r0, r1, r3, r4, fp, sp, lr} │ │ │ │ - mcrrlt 1, 9, pc, r8, cr11 @ │ │ │ │ + mcrrlt 1, 9, pc, r4, cr11 @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec6de4c │ │ │ │ + bl 0xfec6ddd4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r4, r8, ror #31 │ │ │ │ andcs r4, r0, #4, 12 @ 0x400000 │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ @ instruction: 0xf04f2302 │ │ │ │ movwls r3, #1023 @ 0x3ff │ │ │ │ teqpeq r2, #68, 4 @ p-variant is OBSOLETE @ 0x40000004 │ │ │ │ - blx 0xff3532da │ │ │ │ + blx 0xff253262 │ │ │ │ svclt 0x00181a20 │ │ │ │ rscscc pc, pc, pc, asr #32 │ │ │ │ tstcs r0, r4 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ ldrmi fp, [pc], -r7, lsl #1 │ │ │ │ strmi r4, [lr], -r4, lsl #12 │ │ │ │ - blls 0x5284f8 │ │ │ │ + blls 0x528480 │ │ │ │ msreq CPSR_fsxc, #3 │ │ │ │ @ instruction: 0xf0002b01 │ │ │ │ @ instruction: 0xf64980a0 │ │ │ │ @ instruction: 0xf2c068b4 │ │ │ │ @ instruction: 0xf19b2897 │ │ │ │ - mcrne 8, 3, pc, cr3, cr9, {2} @ │ │ │ │ + mcrne 8, 3, pc, cr3, cr5, {2} @ │ │ │ │ stmdbeq r0, {r0, r1, r8, r9, fp, sp, lr, pc} │ │ │ │ @ instruction: 0xf8d84682 │ │ │ │ adcsmi r2, r4, #0 │ │ │ │ movweq lr, #11012 @ 0x2b04 │ │ │ │ subsle r9, r4, #335544320 @ 0x14000000 │ │ │ │ - bleq 0x152e10 │ │ │ │ + bleq 0x152d98 │ │ │ │ @ instruction: 0xf5044620 │ │ │ │ @ instruction: 0xf7605480 │ │ │ │ - adcmi pc, r6, #2240 @ 0x8c0 │ │ │ │ - bleq 0x151610 │ │ │ │ + adcmi pc, r6, #6080 @ 0x17c0 │ │ │ │ + bleq 0x151598 │ │ │ │ strmi sp, [r9, #2294]! @ 0x8f6 │ │ │ │ strbmi sp, [r8], -r8, lsl #18 │ │ │ │ stmibpl r0, {r0, r3, r5, r7, r8, sl, ip, sp, lr, pc} │ │ │ │ - ldc2 7, cr15, [r8, #-384] @ 0xfffffe80 │ │ │ │ - b 0x13e822c │ │ │ │ + ldc2l 7, cr15, [r4, #-384] @ 0xfffffe80 │ │ │ │ + b 0x13e81b4 │ │ │ │ mvnsle r0, #0, 22 │ │ │ │ svceq 0x0000f1bb │ │ │ │ - b 0x130ae04 │ │ │ │ + b 0x130ad8c │ │ │ │ vsubw.u8 q8, , d11 │ │ │ │ @ instruction: 0xf00b0480 │ │ │ │ @ instruction: 0xf3c30b03 │ │ │ │ @ instruction: 0xf0030780 │ │ │ │ - b 0x1217924 │ │ │ │ + b 0x12178ac │ │ │ │ tstmi pc, #184549376 @ 0xb000000 │ │ │ │ @ instruction: 0xf0039b10 │ │ │ │ streq r0, [r3, r0, lsr #22]! │ │ │ │ @ instruction: 0xf8d8d55b │ │ │ │ stclne 0, cr1, [sl], #-0 │ │ │ │ ldrtmi r1, [r1], #-2962 @ 0xfffff46e │ │ │ │ svceq 0x0000f1bb │ │ │ │ @@ -268881,127 +268852,127 @@ │ │ │ │ stmib sp, {r0, r4, fp, ip, pc}^ │ │ │ │ movwls r5, #9728 @ 0x2600 │ │ │ │ @ instruction: 0xff38f7ff │ │ │ │ eorsle r2, sp, r0, lsl #16 │ │ │ │ @ instruction: 0xd00442bc │ │ │ │ ldrtmi r9, [sl], -r5, lsl #16 │ │ │ │ @ instruction: 0xf19b4651 │ │ │ │ - andcs pc, r1, r5, lsl #23 │ │ │ │ + andcs pc, r1, r1, lsl #23 │ │ │ │ tstcs r0, r7 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ tstcs r0, r8, lsl #12 │ │ │ │ - stc 1, cr15, [lr], #564 @ 0x234 │ │ │ │ + stc 1, cr15, [sl], #564 @ 0x234 │ │ │ │ strmi lr, [r9, #2024]! @ 0x7e8 │ │ │ │ @ instruction: 0xf04fbf88 │ │ │ │ ldmle r2!, {r8, r9, fp} │ │ │ │ streq pc, [r0], #967 @ 0x3c7 │ │ │ │ - blvc 0x8d2408 │ │ │ │ + blvc 0x8d2390 │ │ │ │ streq pc, [r3, -r7] │ │ │ │ mvnscc pc, #79 @ 0x4f │ │ │ │ movwls r4, #828 @ 0x33c │ │ │ │ strtmi r9, [r2], -r5, lsl #30 │ │ │ │ @ instruction: 0x46519b10 │ │ │ │ stc 6, cr4, [sp, #224] @ 0xe0 │ │ │ │ @ instruction: 0xf0437b02 │ │ │ │ @ instruction: 0xf19b0320 │ │ │ │ - addmi pc, r7, #39936 @ 0x9c00 │ │ │ │ + addmi pc, r7, #35840 @ 0x8c00 │ │ │ │ strtmi fp, [r7], -r8, lsl #30 │ │ │ │ mcrrne 0, 11, sp, r2, cr2 │ │ │ │ ldrbmi sp, [r1], -r6 │ │ │ │ @ instruction: 0xff3af7ff │ │ │ │ - blx 0x1053348 │ │ │ │ + blx 0xf532d0 │ │ │ │ andvs r2, r3, r1, lsl r3 │ │ │ │ andlt r2, r7, r0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf0448ff0 │ │ │ │ stmdals r5, {r1, sl} │ │ │ │ @ instruction: 0x46224651 │ │ │ │ - blx 0x105345a │ │ │ │ + blx 0xf533e2 │ │ │ │ @ instruction: 0x07b9e79b │ │ │ │ svcge 0x005df57f │ │ │ │ - blx 0x9d337c │ │ │ │ + blx 0x8d3304 │ │ │ │ andvs r2, r3, r6, lsl r3 │ │ │ │ svclt 0x0000e7e4 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ @ instruction: 0xf6014680 │ │ │ │ strbmi r7, [r4], #-1279 @ 0xfffffb01 │ │ │ │ @ instruction: 0xf19ab085 │ │ │ │ - submi pc, r3, #644 @ 0x284 │ │ │ │ + submi pc, r3, #628 @ 0x274 │ │ │ │ streq pc, [fp], #-879 @ 0xfffffc91 │ │ │ │ stmdbeq r8, {r0, r1, r9, fp, sp, lr, pc} │ │ │ │ - bl 0x125e3c │ │ │ │ - b 0x3d9a4c │ │ │ │ + bl 0x125dc4 │ │ │ │ + b 0x3d99d4 │ │ │ │ @ instruction: 0xf10b0b03 │ │ │ │ - bl 0xfeae4e40 │ │ │ │ + bl 0xfeae4dc8 │ │ │ │ addsmi r0, r8, #603979776 @ 0x24000000 │ │ │ │ strbmi sp, [r8, #2084] @ 0x824 │ │ │ │ svclt 0x00844682 │ │ │ │ strcs r4, [r0], -sp, asr #12 │ │ │ │ strtmi sp, [r8], -sl, lsl #18 │ │ │ │ strpl pc, [r0, #1285] @ 0x505 │ │ │ │ - stc2l 7, cr15, [r2], #-384 @ 0xfffffe80 │ │ │ │ - b 0x12a8504 │ │ │ │ + ldc2 7, cr15, [lr], {96} @ 0x60 │ │ │ │ + b 0x12a848c │ │ │ │ ldmle r6!, {r9, sl}^ │ │ │ │ ldrbmi fp, [r1], #262 @ 0x106 │ │ │ │ andle r4, ip, #188, 4 @ 0xc000000b │ │ │ │ stclne 5, cr2, [r0], #-0 │ │ │ │ strpl pc, [r0], #1284 @ 0x504 │ │ │ │ - mrrc2 7, 6, pc, r4, cr0 @ │ │ │ │ - b 0x126791c │ │ │ │ + ldc2 7, cr15, [r0], {96} @ 0x60 │ │ │ │ + b 0x12678a4 │ │ │ │ ldmle r6!, {r8, sl}^ │ │ │ │ - bl 0xfeb032bc │ │ │ │ + bl 0xfeb03244 │ │ │ │ ldrmi r0, [r9, #1802]! @ 0x70a │ │ │ │ @ instruction: 0xf107d82f │ │ │ │ ands r0, r8, r1, lsl #22 │ │ │ │ ldmdble r1, {r3, r6, r7, r8, sl, lr}^ │ │ │ │ strcs r4, [r0, #-1614] @ 0xfffff9b2 │ │ │ │ @ instruction: 0xf5064630 │ │ │ │ @ instruction: 0xf7605680 │ │ │ │ - ldrmi pc, [r0, #3135]! @ 0xc3f │ │ │ │ + ldrmi pc, [r0, #3195]! @ 0xc7b │ │ │ │ streq lr, [r0, #-2629] @ 0xfffff5bb │ │ │ │ adcsmi sp, ip, #16121856 @ 0xf60000 │ │ │ │ stclne 2, cr13, [r0], #-32 @ 0xffffffe0 │ │ │ │ strpl pc, [r0], #1284 @ 0x504 │ │ │ │ - ldc2 7, cr15, [r4], #-384 @ 0xfffffe80 │ │ │ │ - b 0x126795c │ │ │ │ + ldc2l 7, cr15, [r0], #-384 @ 0xfffffe80 │ │ │ │ + b 0x12678e4 │ │ │ │ ldmle r6!, {r8, sl}^ │ │ │ │ @ instruction: 0xf649b99d │ │ │ │ vmlal.s q11, d16, d0[0] │ │ │ │ @ instruction: 0xf6492297 │ │ │ │ vrsra.s64 d22, d20, #64 │ │ │ │ - bl 0xfebdfd34 │ │ │ │ + bl 0xfebdfcbc │ │ │ │ ldmdavs r2, {r0, r3, r8} │ │ │ │ ldrmi r6, [r9], #2075 @ 0x81b │ │ │ │ strbmi fp, [r8], -r2, lsl #19 │ │ │ │ pop {r0, r2, ip, sp, pc} │ │ │ │ @ instruction: 0xf19b4ff0 │ │ │ │ - strdcs fp, [r0], -r3 │ │ │ │ + andcs fp, r0, pc, ror #21 │ │ │ │ tstcs r0, r5 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ strcs r2, [r0, #-1024] @ 0xfffffc00 │ │ │ │ mvnscc pc, #79 @ 0x4f │ │ │ │ movwls r2, #512 @ 0x200 │ │ │ │ stmib sp, {r3, r6, r9, sl, lr}^ │ │ │ │ vrshl.s8 d20, d2, d4 │ │ │ │ @ instruction: 0xf19b0332 │ │ │ │ - bl 0xfef958dc │ │ │ │ + bl 0xfef95854 │ │ │ │ svclt 0x00180000 │ │ │ │ rscscc pc, pc, pc, asr #32 │ │ │ │ tstcs r0, r5 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ @@ -269012,57 +268983,57 @@ │ │ │ │ stmpl fp, {r4, r5, r6, r8, r9, sl, fp, sp} │ │ │ │ addpl r1, r8, r8, asr ip │ │ │ │ andcs fp, r0, r3, lsr r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ @ instruction: 0xf1854802 │ │ │ │ - svclt 0x0000bb57 │ │ │ │ + svclt 0x0000bb53 │ │ │ │ andeq r0, r0, r0, lsr #1 │ │ │ │ addseq sl, r7, #236, 28 @ 0xec0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfec6e17c │ │ │ │ + bl 0xfec6e104 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmdbmi fp, {r3, r4, r5, r6, r7, r8, r9, sl, fp} │ │ │ │ svccs 0x0070ee1d │ │ │ │ - blcs 0x12d1b8 │ │ │ │ - blcc 0x18e3c8 │ │ │ │ + blcs 0x12d140 │ │ │ │ + blcc 0x18e350 │ │ │ │ teqlt r3, fp, lsl #1 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ pop {r3, r8, sl, fp, ip, sp, pc} │ │ │ │ stmdami r3, {r3, lr} │ │ │ │ - stmdblt ip!, {r1, r2, r7, r8, ip, sp, lr, pc} │ │ │ │ - blx 0x7d4b94 │ │ │ │ + stmdblt r8!, {r1, r2, r7, r8, ip, sp, lr, pc} │ │ │ │ + blx 0x16d4b1c │ │ │ │ andeq r0, r0, r0, lsr #1 │ │ │ │ addseq sl, r7, #236, 28 @ 0xec0 │ │ │ │ vnmls.f32 s8, s26, s10 │ │ │ │ ldmpl r0, {r4, r5, r6, r8, r9, sl, fp, ip, sp}^ │ │ │ │ svclt 0x00d42800 │ │ │ │ andcs r2, r1, r0 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ svclt 0x00004770 │ │ │ │ andeq r0, r0, r0, lsr #1 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfec6e1dc │ │ │ │ + bl 0xfec6e164 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - bmi 0x29afc4 │ │ │ │ + bmi 0x29af4c │ │ │ │ svccc 0x0070ee1d │ │ │ │ stmdblt r3!, {r0, r1, r4, r6, r7, fp, ip, lr} │ │ │ │ @ instruction: 0x4008e8bd │ │ │ │ @ instruction: 0xf1854803 │ │ │ │ - @ instruction: 0xf6f9bb11 │ │ │ │ - svclt 0x0000fd91 │ │ │ │ + @ instruction: 0xf6f9bb0d │ │ │ │ + svclt 0x0000fdcd │ │ │ │ andeq r0, r0, r0, lsr #1 │ │ │ │ addseq sl, r7, #236, 28 @ 0xec0 │ │ │ │ stmdami r3, {r3, r4, r8, ip, sp, pc} │ │ │ │ @ instruction: 0xf1842100 │ │ │ │ - stmdami r1, {r0, r1, r5, r7, r8, r9, sl, fp, ip, sp, pc} │ │ │ │ - ldmlt r8!, {r1, r2, r7, r8, ip, sp, lr, pc}^ │ │ │ │ + stmdami r1, {r0, r1, r2, r3, r4, r7, r8, r9, sl, fp, ip, sp, pc} │ │ │ │ + ldmlt r4!, {r1, r2, r7, r8, ip, sp, lr, pc}^ │ │ │ │ addseq sl, r7, #236, 28 @ 0xec0 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0090f8cc │ │ │ │ movwcs fp, #147 @ 0x93 │ │ │ │ ldrmi r4, [r1], -sp, lsl #12 │ │ │ │ @@ -269089,326 +269060,326 @@ │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ stccs 15, cr8, [r0, #-960] @ 0xfffffc40 │ │ │ │ addshi pc, r3, r0 │ │ │ │ bicsvs pc, ip, #76546048 @ 0x4900000 │ │ │ │ orrscs pc, r7, #192, 4 │ │ │ │ - ldrbvc pc, [pc, #1541]! @ 0x1176a5 @ │ │ │ │ + ldrbvc pc, [pc, #1541]! @ 0x11762d @ │ │ │ │ vceq.i32 d22, d15, d11 │ │ │ │ cdpne 5, 6, cr0, cr10, cr11, {0} │ │ │ │ vqsub.s8 d4, d16, d10 │ │ │ │ movwcc r8, #4227 @ 0x1083 │ │ │ │ addsmi r1, ip, #93184 @ 0x16c00 │ │ │ │ tstls r4, lr, ror r8 │ │ │ │ - mrc2 1, 2, pc, cr8, cr10, {4} │ │ │ │ + mrc2 1, 2, pc, cr4, cr10, {4} │ │ │ │ strmi r1, [r2], -r3, ror #28 │ │ │ │ subsmi r1, r3, #88, 18 @ 0x160000 │ │ │ │ cdp 14, 1, cr1, cr13, cr6, {2} │ │ │ │ ldrmi r1, [r6], #-3952 @ 0xfffff090 │ │ │ │ - b 0x2a8ad8 │ │ │ │ + b 0x2a8a60 │ │ │ │ cdpmi 5, 9, cr0, cr2, cr3, {0} │ │ │ │ strtmi r4, [fp], r9, lsl #13 │ │ │ │ eormi r1, r3, pc, ror #28 │ │ │ │ mcrrne 8, 7, r5, r5, cr0 │ │ │ │ stmdbls r4, {r0, r2, r4, r5, r6, ip, lr} │ │ │ │ @ instruction: 0xf0002800 │ │ │ │ - bne 0xfff374b0 │ │ │ │ + bne 0xfff37438 │ │ │ │ vhsub.s8 d20, d16, d2 │ │ │ │ addsmi r8, ip, #131 @ 0x83 │ │ │ │ tstphi r9, r0, asr #4 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0x460d461e │ │ │ │ pkhbtmi r4, fp, r8, lsl #13 │ │ │ │ ldrtmi r9, [r0], -r4, lsl #4 │ │ │ │ strpl pc, [r0], r6, lsl #10 │ │ │ │ - blx 0x454e8e │ │ │ │ - b 0x1267be0 │ │ │ │ + blx 0x1354e16 │ │ │ │ + b 0x1267b68 │ │ │ │ ldmle r6!, {r8, sl}^ │ │ │ │ strbmi r9, [r3], -r4, lsl #20 │ │ │ │ ldrmi r4, [sl, #1625]! @ 0x659 │ │ │ │ ssatmi sp, #4, r2, lsl #4 │ │ │ │ @ instruction: 0x463c4656 │ │ │ │ @ instruction: 0x460f4698 │ │ │ │ ldclne 2, cr9, [r0], #-16 │ │ │ │ strpl pc, [r0], r6, lsl #10 │ │ │ │ - blx 0xfff54eb4 │ │ │ │ - b 0x1267c08 │ │ │ │ + blx 0xe54e3e │ │ │ │ + b 0x1267b90 │ │ │ │ ldmle r6!, {r8, sl}^ │ │ │ │ strbmi r9, [r3], -r4, lsl #20 │ │ │ │ @ instruction: 0x4639465c │ │ │ │ andls r9, fp, #8, 6 @ 0x20000000 │ │ │ │ @ instruction: 0xf04f950e │ │ │ │ strtmi r0, [r3], r1, lsl #16 │ │ │ │ ldrvs pc, [r4, r9, asr #12]! │ │ │ │ ldrcs pc, [r7, r0, asr #5] │ │ │ │ cdpge 12, 0, cr10, cr14, cr11, {0} │ │ │ │ tstls r4, r0, lsl #10 │ │ │ │ strcc lr, [r1, #-4] │ │ │ │ strcc r3, [r4], -r4, lsl #8 │ │ │ │ - ble 0x1de8680 │ │ │ │ + ble 0x1de8608 │ │ │ │ ldmdavs r1!, {r3, r8, r9, fp, sp, pc} │ │ │ │ @ instruction: 0xf853683a │ │ │ │ ldrmi r0, [r0], #-37 @ 0xffffffdb │ │ │ │ addeq pc, r0, #67108867 @ 0x4000003 │ │ │ │ tstpeq r3, r1 @ p-variant is OBSOLETE │ │ │ │ stmdavs r1!, {r1, r3, r8, r9, lr} │ │ │ │ - @ instruction: 0xf96ef19b │ │ │ │ + @ instruction: 0xf96af19b │ │ │ │ rscle r2, sl, r0, lsl #16 │ │ │ │ - blmi 0x19e8998 │ │ │ │ + blmi 0x19e8920 │ │ │ │ andcc pc, r9, r3, asr r8 @ │ │ │ │ vqrdmulh.s d18, d0, d0 │ │ │ │ stmdbmi r0!, {r2, r3, r4, r5, r7, pc}^ │ │ │ │ @ instruction: 0xf8413b01 │ │ │ │ - blcs 0x1231c8 │ │ │ │ + blcs 0x123150 │ │ │ │ svcge 0x0062f47f │ │ │ │ andls r4, r4, #6094848 @ 0x5d0000 │ │ │ │ - @ instruction: 0xf82af186 │ │ │ │ + @ instruction: 0xf826f186 │ │ │ │ ldrb r9, [fp, -r4, lsl #20] │ │ │ │ andeq pc, fp, #111 @ 0x6f │ │ │ │ @ instruction: 0x462ae758 │ │ │ │ vaba.s8 q15, , q3 │ │ │ │ vmlal.s q11, d0, d2[0] │ │ │ │ ldmdahi r2, {r0, r1, r2, r4, r7, r9, sp} │ │ │ │ @ instruction: 0xf43f2a00 │ │ │ │ @ instruction: 0xf64baf48 │ │ │ │ vmov.i32 q9, #0 @ 0x00000000 │ │ │ │ ldmdavs r2, {r0, r1, r2, r4, r7, r9, sp} │ │ │ │ @ instruction: 0xf57f0412 │ │ │ │ tstls r2, r0, asr #30 │ │ │ │ stmib sp, {r1, r5, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf6465300 │ │ │ │ - vshr.s64 q8, q14, #64 │ │ │ │ + vmvn.i32 q8, #12 @ 0x0000000c │ │ │ │ tstls r4, lr, lsr #32 │ │ │ │ @ instruction: 0xf83af04d │ │ │ │ ldr r9, [r2, -r4, lsl #18]! │ │ │ │ ldmdble r8!, {r2, r3, r4, r7, r9, lr} │ │ │ │ @ instruction: 0x460e461d │ │ │ │ stmib sp, {r3, r4, r7, r9, sl, lr}^ │ │ │ │ strtmi r1, [r8], -r4, lsl #4 │ │ │ │ strpl pc, [r0, #1285] @ 0x505 │ │ │ │ - blx 0xfe3d4f90 │ │ │ │ - b 0x12a7cc4 │ │ │ │ + blx 0xff2d4f18 │ │ │ │ + b 0x12a7c4c │ │ │ │ ldmle r6!, {r9, sl}^ │ │ │ │ andne lr, r4, #3620864 @ 0x374000 │ │ │ │ adcsmi r4, r1, #70254592 @ 0x4300000 │ │ │ │ ldrmi sp, [r3], #-37 @ 0xffffffdb │ │ │ │ @ instruction: 0x960e45ba │ │ │ │ eorhi pc, r0, sp, asr #17 │ │ │ │ cmple pc, #-1342177280 @ 0xb0000000 │ │ │ │ stmible sl, {r0, r1, r2, r3, r4, r7, r9, lr} │ │ │ │ stmdaeq r2, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ stceq 0, cr15, [r1], {79} @ 0x4f │ │ │ │ - bl 0xfec01a88 │ │ │ │ - bl 0x198a50 │ │ │ │ + bl 0xfec01a10 │ │ │ │ + bl 0x1989d8 │ │ │ │ @ instruction: 0xf84c0c8c │ │ │ │ @ instruction: 0xf84c3c28 │ │ │ │ @ instruction: 0xf84c6c1c │ │ │ │ @ instruction: 0xe77c1c10 │ │ │ │ ldrbmi r9, [ip], -r4, lsl #18 │ │ │ │ andeq pc, r7, #1 │ │ │ │ @ instruction: 0xf0424620 │ │ │ │ ldrbmi r0, [r1], -r8, lsl #4 │ │ │ │ @ instruction: 0xf7612307 │ │ │ │ - andcs pc, r0, #282624 @ 0x45000 │ │ │ │ + andcs pc, r0, #528384 @ 0x81000 │ │ │ │ ldrmi lr, [sl, #1935]! @ 0x78f │ │ │ │ @ instruction: 0xf04fd236 │ │ │ │ stmib sp, {sl, fp}^ │ │ │ │ ldrbmi ip, [r5], -r4, lsl #8 │ │ │ │ ldrmi r4, [r8], lr, lsl #12 │ │ │ │ stmib sp, {r2, r3, r4, r5, r9, sl, lr}^ │ │ │ │ stclne 2, cr1, [r8], #-24 @ 0xffffffe8 │ │ │ │ strpl pc, [r0, #1285] @ 0x505 │ │ │ │ - blx 0x13d5010 │ │ │ │ - b 0x12a7d44 │ │ │ │ + blx 0xfe2d4f98 │ │ │ │ + b 0x12a7ccc │ │ │ │ ldmle r6!, {r9, sl}^ │ │ │ │ andne lr, r6, #3620864 @ 0x374000 │ │ │ │ ldmib sp, {r0, r1, r6, r9, sl, lr}^ │ │ │ │ adcsmi ip, r1, #4, 8 @ 0x4000000 │ │ │ │ - bl 0x48b344 │ │ │ │ - bne 0xff0574dc │ │ │ │ + bl 0x48b2cc │ │ │ │ + bne 0xff057464 │ │ │ │ @ instruction: 0xf10c429d │ │ │ │ svclt 0x00840801 │ │ │ │ stmdaeq r2, {r2, r3, r8, ip, sp, lr, pc} │ │ │ │ stceq 1, cr15, [r1], {12} │ │ │ │ @ instruction: 0xf10562c2 │ │ │ │ ldrmi r0, [r3], r1, lsl #4 │ │ │ │ andvs r6, r2, #402653186 @ 0x18000002 │ │ │ │ @ instruction: 0xe740d8b8 │ │ │ │ stmib sp, {r2, r4, fp, lr}^ │ │ │ │ movwls r1, #16901 @ 0x4205 │ │ │ │ - @ instruction: 0xf9a0f185 │ │ │ │ + @ instruction: 0xf99cf185 │ │ │ │ andne lr, r5, #3620864 @ 0x374000 │ │ │ │ str r9, [r4, -r4, lsl #22] │ │ │ │ svclt 0x003c42bb │ │ │ │ stmdaeq r1, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ ldr sp, [r3, r6, lsr #7]! │ │ │ │ stceq 0, cr15, [r1], {79} @ 0x4f │ │ │ │ strbmi lr, [r7, #-1983] @ 0xfffff841 │ │ │ │ @ instruction: 0xf10cbf88 │ │ │ │ ldmle sp, {r0, fp} │ │ │ │ svceq 0x0001f1bc │ │ │ │ svcge 0x0021f43f │ │ │ │ strmi lr, [sp], -r6, lsr #15 │ │ │ │ @ instruction: 0xf19ee705 │ │ │ │ - @ instruction: 0xf6f9fd73 │ │ │ │ - svclt 0x0000f867 │ │ │ │ + @ instruction: 0xf6f9fd6f │ │ │ │ + svclt 0x0000f8a3 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ andeq r0, r0, r0, lsr #1 │ │ │ │ addseq sl, r7, #236, 28 @ 0xec0 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ - blhi 0x1d27e4 │ │ │ │ + blhi 0x1d276c │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b0f8cc │ │ │ │ addlt r4, r9, r5, lsl r6 │ │ │ │ strmi r4, [pc], -r4, lsl #12 │ │ │ │ - ldc2 1, cr15, [r4, #-616] @ 0xfffffd98 │ │ │ │ + ldc2 1, cr15, [r0, #-616] @ 0xfffffd98 │ │ │ │ svclt 0x00384285 │ │ │ │ stccs 6, cr4, [r0], {5} │ │ │ │ adchi pc, fp, r0, asr #32 │ │ │ │ mvnvs pc, #77594624 @ 0x4a00000 │ │ │ │ orrscs pc, r7, #192, 4 │ │ │ │ - bvs 0x827c74 │ │ │ │ + bvs 0x827bfc │ │ │ │ @ instruction: 0xf1053f01 │ │ │ │ ldmdane r9!, {r0, r1, r2, r3, r4, r5, r6, r7, sl, fp, ip, sp} │ │ │ │ strbvs pc, [r0, r9, asr #12] @ │ │ │ │ ldrcs pc, [r7, r0, asr #5] │ │ │ │ - bl 0x2273a8 │ │ │ │ + bl 0x227330 │ │ │ │ @ instruction: 0xf1c5090c │ │ │ │ - b 0x35ab78 │ │ │ │ + b 0x35ab00 │ │ │ │ movwls r0, #17166 @ 0x430e │ │ │ │ stmdbcs r0, {r0, r3, r4, r5, fp, sp, lr} │ │ │ │ addshi pc, r4, r0, asr #32 │ │ │ │ - blls 0x228db4 │ │ │ │ - bvs 0xfee54cb0 │ │ │ │ - bcs 0xfe713e90 │ │ │ │ + blls 0x228d3c │ │ │ │ + bvs 0xfee54c38 │ │ │ │ + bcs 0xfe713e18 │ │ │ │ ldmibvs ip, {r0, r3, r6, r9, sl, ip, sp, lr, pc}^ │ │ │ │ ldmibcs r7, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ - ldc 6, cr4, [pc, #380] @ 0x117518 │ │ │ │ + ldc 6, cr4, [pc, #380] @ 0x1174a0 │ │ │ │ ldrbmi r8, [ip], -r4, ror #22 │ │ │ │ @ instruction: 0xf64946e0 │ │ │ │ vmla.f d22, d16, d0[4] │ │ │ │ @ instruction: 0xf8cd2197 │ │ │ │ tstls r5, r8, lsl r0 │ │ │ │ - blhi 0x1d29e8 │ │ │ │ + blhi 0x1d2970 │ │ │ │ @ instruction: 0xf8da2200 │ │ │ │ ldrtmi r0, [r1], -r0 │ │ │ │ @ instruction: 0xf04f4418 │ │ │ │ movwls r3, #1023 @ 0x3ff │ │ │ │ msreq CPSR_x, #68, 4 @ 0x40000004 │ │ │ │ - @ instruction: 0xf818f19b │ │ │ │ + @ instruction: 0xf814f19b │ │ │ │ mcrrne 6, 0, r4, r3, cr5 │ │ │ │ @ instruction: 0xf8dad034 │ │ │ │ cdpne 0, 7, cr3, cr1, cr0, {0} │ │ │ │ @ instruction: 0xf8d94401 │ │ │ │ - bne 0xff35f3e0 │ │ │ │ + bne 0xff35f368 │ │ │ │ andsle r4, r7, r7, lsl #5 │ │ │ │ ldmdble r6!, {r0, r4, r7, r9, lr} │ │ │ │ - bleq 0x153528 │ │ │ │ + bleq 0x1534b0 │ │ │ │ @ instruction: 0xf19b4631 │ │ │ │ - bllt 0x8555b8 │ │ │ │ + bllt 0x855530 │ │ │ │ ldmdavs fp, {r0, r2, r8, r9, fp, ip, pc} │ │ │ │ svcpl 0x0080f5b3 │ │ │ │ strcs fp, [r1], #-3996 @ 0xfffff064 │ │ │ │ orrpl pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ @ instruction: 0xf603d904 │ │ │ │ strcs r7, [r1], #-1023 @ 0xfffffc01 │ │ │ │ movweq pc, #45935 @ 0xb36f @ │ │ │ │ strb r4, [sp, pc, lsr #12] │ │ │ │ stmdale sp, {r0, r4, r7, r9, lr} │ │ │ │ addsmi r1, r3, #798720 @ 0xc3000 │ │ │ │ - b 0x60d5fc │ │ │ │ + b 0x60d584 │ │ │ │ rsble r0, r5, r8, lsl #30 │ │ │ │ - bleq 0x193854 │ │ │ │ + bleq 0x1937dc │ │ │ │ svceq 0x0001f1bb │ │ │ │ @ instruction: 0xf1bbd033 │ │ │ │ eorle r0, ip, r2, lsl #30 │ │ │ │ @ instruction: 0x46284631 │ │ │ │ - @ instruction: 0xf84cf19b │ │ │ │ - ldrbtcc pc, [pc], #79 @ 0x117440 @ │ │ │ │ + @ instruction: 0xf848f19b │ │ │ │ + ldrbtcc pc, [pc], #79 @ 0x1173c8 @ │ │ │ │ andlt r4, r9, r0, lsr #12 │ │ │ │ - blhi 0x1d273c │ │ │ │ + blhi 0x1d26c4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ - bne 0xff1fb418 │ │ │ │ + bne 0xff1fb3a0 │ │ │ │ ldmdale r8, {r0, r1, r4, r7, r9, lr}^ │ │ │ │ svceq 0x0008ea13 │ │ │ │ - bls 0x2cb57c │ │ │ │ + bls 0x2cb504 │ │ │ │ ldrtmi r4, [r1], -r3, asr #8 │ │ │ │ - bleq 0x1535a8 │ │ │ │ + bleq 0x153530 │ │ │ │ movwls r4, #28691 @ 0x7013 │ │ │ │ - @ instruction: 0xf830f19b │ │ │ │ - blcs 0x13e094 │ │ │ │ - bls 0x24b768 │ │ │ │ + @ instruction: 0xf82cf19b │ │ │ │ + blcs 0x13e01c │ │ │ │ + bls 0x24b6f0 │ │ │ │ svclt 0x008c429a │ │ │ │ @ instruction: 0xf0042100 │ │ │ │ stmdbcs r0, {r0, r8} │ │ │ │ @ instruction: 0x462fd1d8 │ │ │ │ @ instruction: 0x4631e790 │ │ │ │ - @ instruction: 0xf820f19b │ │ │ │ - bls 0x2d134c │ │ │ │ + @ instruction: 0xf81cf19b │ │ │ │ + bls 0x2d12d4 │ │ │ │ andsmi r4, r3, r1, lsr r6 │ │ │ │ @ instruction: 0xf19b9307 │ │ │ │ - blls 0x315508 │ │ │ │ + blls 0x315480 │ │ │ │ submi lr, r6, #60555264 @ 0x39c0000 │ │ │ │ smmlar r7, r4, r0, r4 │ │ │ │ andsle r4, r6, #-1879048183 @ 0x90000009 │ │ │ │ mvnvs pc, #76546048 @ 0x4900000 │ │ │ │ orrscs pc, r7, #192, 4 │ │ │ │ - blls 0x23151c │ │ │ │ + blls 0x2314a4 │ │ │ │ ldmible sp!, {r0, r1, r7, r9, lr} │ │ │ │ ldrtmi r9, [r2], -r4, lsl #22 │ │ │ │ mrcne 8, 2, r6, cr9, cr12, {1} │ │ │ │ adcmi r4, r1, #45088768 @ 0x2b00000 │ │ │ │ strtmi fp, [r1], -r8, lsr #30 │ │ │ │ ldc 0, cr11, [sp], #36 @ 0x24 │ │ │ │ pop {r1, r8, r9, fp, pc} │ │ │ │ @ instruction: 0xf7604ff0 │ │ │ │ - @ instruction: 0x4632b99d │ │ │ │ + @ instruction: 0x4632b9d9 │ │ │ │ strtmi r9, [fp], -r4, lsl #16 │ │ │ │ - @ instruction: 0xf998f760 │ │ │ │ + @ instruction: 0xf9d4f760 │ │ │ │ mcrrne 6, 0, r4, r2, cr4 │ │ │ │ ldrb sp, [pc, r8, lsr #3] │ │ │ │ @ instruction: 0xf64a461c │ │ │ │ vqdmlal.s q11, d16, d0[5] │ │ │ │ stmdbls r4, {r0, r1, r2, r4, r7, r8, r9, sp} │ │ │ │ addmi r6, sl, #106496 @ 0x1a000 │ │ │ │ - bvs 0x17cbb7c │ │ │ │ + bvs 0x17cbb04 │ │ │ │ svclt 0x009c42a2 │ │ │ │ andsvs r1, lr, #884736 @ 0xd8000 │ │ │ │ @ instruction: 0xf646e798 │ │ │ │ - vsra.s64 q8, q2, #64 │ │ │ │ + vorr.i32 q8, #4 @ 0x00000004 │ │ │ │ @ instruction: 0xf646012e │ │ │ │ - vmvn.i32 d17, #0 @ 0x00000000 │ │ │ │ - blmi 0x2575d8 │ │ │ │ + vshr.s64 d16, d16, #64 │ │ │ │ + blmi 0x257560 │ │ │ │ rscne pc, pc, #64, 4 │ │ │ │ - blx 0x7d3ace │ │ │ │ + blx 0x6d3a56 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ - ldrsbteq lr, [r3], -r4 │ │ │ │ + eorseq lr, r3, r4, asr r8 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0018f8cc │ │ │ │ - blmi 0xfec28fac │ │ │ │ + blmi 0xfec28f34 │ │ │ │ @ instruction: 0x4605b0b1 │ │ │ │ @ instruction: 0x932f681b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ bicscs pc, r0, #78643200 @ 0x4b00000 │ │ │ │ orrscs pc, r7, #192, 4 │ │ │ │ mrcls 6, 1, r4, cr12, cr7, {0} │ │ │ │ ldrsbtls pc, [r4], #141 @ 0x8d @ │ │ │ │ - blcs 0x1315d8 │ │ │ │ + blcs 0x131560 │ │ │ │ tstphi r9, r0, asr #32 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf0002900 │ │ │ │ svccs 0x000f808b │ │ │ │ addhi pc, r8, r0, lsl #4 │ │ │ │ - ldrbtvc pc, [pc], #1537 @ 0x117580 @ │ │ │ │ + ldrbtvc pc, [pc], #1537 @ 0x117508 @ │ │ │ │ streq pc, [fp], #-879 @ 0xfffffc91 │ │ │ │ @ instruction: 0xf0002c00 │ │ │ │ vshr.u64 d24, d10, #58 │ │ │ │ andcs r0, r0, #738197504 @ 0x2c000000 │ │ │ │ andls r9, fp, #603979776 @ 0x24000000 │ │ │ │ cmnle r9, r0, lsl #22 │ │ │ │ tstpne r0, #24 @ p-variant is OBSOLETE │ │ │ │ @@ -269423,18 +269394,18 @@ │ │ │ │ addsmi r1, sp, #27648 @ 0x6c00 │ │ │ │ stmmi pc, {r0, r2, r3, r4, r5, r6, fp, ip, lr, pc} @ │ │ │ │ svcne 0x0070ee1d │ │ │ │ stmdapl r3, {r1, r3, r8, ip, pc}^ │ │ │ │ subpl r1, r2, sl, asr ip │ │ │ │ @ instruction: 0xf0002b00 │ │ │ │ @ instruction: 0xf19a8109 │ │ │ │ - @ instruction: 0xf649fbc9 │ │ │ │ + @ instruction: 0xf649fbc5 │ │ │ │ vqdmlal.s q11, d16, d0[0] │ │ │ │ pkhbtmi r2, r3, r7, lsl #7 │ │ │ │ - blcs 0x131654 │ │ │ │ + blcs 0x1315dc │ │ │ │ @ instruction: 0xf418d06e │ │ │ │ @ instruction: 0xf0401f80 │ │ │ │ @ instruction: 0xf0188250 │ │ │ │ svclt 0x00180f10 │ │ │ │ @ instruction: 0xf00046c2 │ │ │ │ @ instruction: 0xf0078268 │ │ │ │ @ instruction: 0xf0070307 │ │ │ │ @@ -269452,180 +269423,180 @@ │ │ │ │ addscs pc, r7, #192, 4 │ │ │ │ @ instruction: 0xf8cd2500 │ │ │ │ ldmdavs r7, {r3, r4, r5, sp, pc} │ │ │ │ @ instruction: 0xf0402b00 │ │ │ │ @ instruction: 0x461d80f9 │ │ │ │ tstcs r0, r0, ror r2 │ │ │ │ @ instruction: 0xf18da812 │ │ │ │ - ldmdals sl!, {r2, r6, fp, sp, lr, pc} │ │ │ │ + ldmdals sl!, {r6, fp, sp, lr, pc} │ │ │ │ @ instruction: 0xf197a912 │ │ │ │ - andcc pc, r1, pc, ror #23 │ │ │ │ + andcc pc, r1, fp, ror #23 │ │ │ │ mvnshi pc, #0 │ │ │ │ andscc lr, ip, #3620864 @ 0x374000 │ │ │ │ addsmi r9, lr, #229376 @ 0x38000 │ │ │ │ andsne pc, r0, r1 │ │ │ │ - bl 0x1f7b6a8 │ │ │ │ + bl 0x1f7b630 │ │ │ │ vaddl.s8 q8, d0, d2 │ │ │ │ - blls 0x4f8138 │ │ │ │ - beq 0x95377c │ │ │ │ + blls 0x4f80c0 │ │ │ │ + beq 0x953704 │ │ │ │ @ instruction: 0xf0002b00 │ │ │ │ @ instruction: 0xf04f83d1 │ │ │ │ mcrls 3, 0, r3, cr9, cr15, {7} │ │ │ │ stmdbeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ sbcs r9, r3, sl, lsr r3 │ │ │ │ - ldc2l 1, cr15, [r6, #384] @ 0x180 │ │ │ │ + ldc2l 1, cr15, [r2, #384] @ 0x180 │ │ │ │ andvs r2, r3, r6, lsl r3 │ │ │ │ - ldrbtcc pc, [pc], #79 @ 0x117698 @ │ │ │ │ + ldrbtcc pc, [pc], #79 @ 0x117620 @ │ │ │ │ ldmdavs sl, {r3, r4, r6, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, pc, lsr #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ mvnhi pc, #64 @ 0x40 │ │ │ │ eorslt r4, r1, r0, lsr #12 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf1608ff0 │ │ │ │ - movwcs pc, #52669 @ 0xcdbd @ │ │ │ │ + movwcs pc, #52665 @ 0xcdb9 @ │ │ │ │ strb r6, [r5, r3]! │ │ │ │ movweq pc, #28679 @ 0x7007 @ │ │ │ │ andeq pc, r3, #7 │ │ │ │ movweq pc, #32835 @ 0x8043 @ │ │ │ │ vsubw.u8 , , d13 │ │ │ │ @ instruction: 0xf5b00380 │ │ │ │ - b 0x11ef4e0 │ │ │ │ + b 0x11ef468 │ │ │ │ movwls r0, #49922 @ 0xc302 │ │ │ │ orrhi pc, r2, #0 │ │ │ │ tstphi r4, r0, lsl #5 @ p-variant is OBSOLETE │ │ │ │ nopeq {8} │ │ │ │ @ instruction: 0xf0402d00 │ │ │ │ @ instruction: 0xf1ba8089 │ │ │ │ @ instruction: 0xf0400f00 │ │ │ │ - blcs 0x13853c │ │ │ │ + blcs 0x1384c4 │ │ │ │ rschi pc, r4, #0 │ │ │ │ @ instruction: 0xf0484657 │ │ │ │ strbmi r0, [r2], r0, lsr #6 │ │ │ │ eorshi pc, r8, sp, asr #17 │ │ │ │ - blvc 0xf52d90 │ │ │ │ + blvc 0xf52d18 │ │ │ │ addpl pc, r0, #4, 10 @ 0x1000000 │ │ │ │ - bl 0xfe9a8ffc │ │ │ │ + bl 0xfe9a8f84 │ │ │ │ ldrtmi r0, [r9], -fp, lsl #14 │ │ │ │ rscscc pc, pc, #79 @ 0x4f │ │ │ │ - blvc 0x1d2d5c │ │ │ │ - bls 0x43bf2c │ │ │ │ - mcr2 1, 3, pc, cr6, cr10, {4} @ │ │ │ │ + blvc 0x1d2ce4 │ │ │ │ + bls 0x43beb4 │ │ │ │ + mcr2 1, 3, pc, cr2, cr10, {4} @ │ │ │ │ mcrrne 6, 0, r4, r2, cr5 │ │ │ │ orrhi pc, r3, #0 │ │ │ │ movweq pc, #46016 @ 0xb3c0 @ │ │ │ │ @ instruction: 0xf0402b00 │ │ │ │ adcsmi r8, ip, #805306376 @ 0x30000008 │ │ │ │ rsbshi pc, fp, #192 @ 0xc0 │ │ │ │ svceq 0x0020f01a │ │ │ │ subshi pc, r4, #0 │ │ │ │ @ instruction: 0x63b4f649 │ │ │ │ orrscs pc, r7, #192, 4 │ │ │ │ - bne 0xffc717c8 │ │ │ │ + bne 0xffc71750 │ │ │ │ bicsvs pc, ip, #76546048 @ 0x4900000 │ │ │ │ orrscs pc, r7, #192, 4 │ │ │ │ addsmi r6, sp, #1769472 @ 0x1b0000 │ │ │ │ @ instruction: 0x83baf200 │ │ │ │ vmulne.f64 d25, d1, d11 │ │ │ │ strtmi r9, [r9], #-2569 @ 0xfffff5f7 │ │ │ │ svclt 0x00084313 │ │ │ │ andle r4, r8, fp, lsl #12 │ │ │ │ @ instruction: 0xf10b9809 │ │ │ │ strmi r3, [fp], #-1023 @ 0xfffffc01 │ │ │ │ andeq pc, r0, #-1073741774 @ 0xc0000032 │ │ │ │ andsmi r1, r3, fp, lsl sl │ │ │ │ - bls 0x466394 │ │ │ │ + bls 0x46631c │ │ │ │ andls r4, r1, #40, 12 @ 0x2800000 │ │ │ │ andls r9, r0, #57344 @ 0xe000 │ │ │ │ @ instruction: 0xf7ff462a │ │ │ │ strmi pc, [r4], -pc, lsl #19 │ │ │ │ vqadd.s8 q15, , │ │ │ │ vqdmlal.s q11, d0, d0[0] │ │ │ │ ldmdahi fp, {r0, r1, r2, r4, r7, r8, r9, sp} │ │ │ │ @ instruction: 0xf43f2b00 │ │ │ │ @ instruction: 0xf64baedf │ │ │ │ vorr.i32 q9, #0 @ 0x00000000 │ │ │ │ ldmdavs fp, {r0, r1, r2, r4, r7, r8, r9, sp} │ │ │ │ @ instruction: 0xf57f041a │ │ │ │ - blls 0xfc3320 │ │ │ │ + blls 0xfc32a8 │ │ │ │ stmib sp, {r1, r3, r5, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf6468303 │ │ │ │ - vmla.i d17, d0, d0[0] │ │ │ │ + vmla.i d16, d16, d0[0] │ │ │ │ movwcs r0, #46 @ 0x2e │ │ │ │ stmib sp, {r8, ip, pc}^ │ │ │ │ strls r6, [r2, -r6, lsl #18] │ │ │ │ tstls r9, r1, lsl #6 │ │ │ │ stc2l 0, cr15, [r2, #-304] @ 0xfffffed0 │ │ │ │ strb r9, [r3], r9, lsl #18 │ │ │ │ @ instruction: 0xf1844806 │ │ │ │ - usat pc, #18, r5, lsl #30 @ │ │ │ │ + usat pc, #18, r1, lsl #30 @ │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ andeq r0, r0, r0, lsr #1 │ │ │ │ addseq sl, r7, #236, 28 @ 0xec0 │ │ │ │ @ instruction: 0xf64946c2 │ │ │ │ vrshr.s64 d22, d20, #64 │ │ │ │ ldmdavs r7, {r0, r1, r2, r4, r7, r9, sp} │ │ │ │ - blcs 0x1288d4 │ │ │ │ + blcs 0x12885c │ │ │ │ teqphi r4, r0 @ p-variant is OBSOLETE │ │ │ │ svcne 0x0010f01a │ │ │ │ svclt 0x00044653 │ │ │ │ eorsge pc, r8, sp, asr #17 │ │ │ │ nopeq {74} @ 0x4a │ │ │ │ svcge 0x0070f43f │ │ │ │ eorsge pc, r8, sp, asr #17 │ │ │ │ @ instruction: 0x4653993a │ │ │ │ ldrtmi r9, [r8], -r0, lsl #2 │ │ │ │ - bls 0x4290c4 │ │ │ │ + bls 0x42904c │ │ │ │ stmdbvs r2, {r0, r2, r3, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ - ldc2l 1, cr15, [sl, #616] @ 0x268 │ │ │ │ + ldc2l 1, cr15, [r6, #616] @ 0x268 │ │ │ │ @ instruction: 0x460342b8 │ │ │ │ @ instruction: 0xf104bf02 │ │ │ │ ldmdbne fp, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, ip, sp}^ │ │ │ │ addsle r4, sl, r9, lsl r6 │ │ │ │ mrrcne 10, 11, r4, r8, cr2 │ │ │ │ ldmdapl r5, {r1, r3, r8, fp, ip, pc}^ │ │ │ │ rscshi pc, ip, #0 │ │ │ │ @ instruction: 0x46214618 │ │ │ │ @ instruction: 0xf9e4f7ff │ │ │ │ - stc2l 1, cr15, [r6], #384 @ 0x180 │ │ │ │ + stc2l 1, cr15, [r2], #384 @ 0x180 │ │ │ │ stccs 3, cr2, [r0, #-68] @ 0xffffffbc │ │ │ │ vhadd.u8 d22, d0, d3 │ │ │ │ - blmi 0xfebb7f28 │ │ │ │ - bls 0x3a6c84 │ │ │ │ + blmi 0xfebb7eb0 │ │ │ │ + bls 0x3a6c0c │ │ │ │ stccs 0, cr5, [r0, #-628] @ 0xfffffd8c │ │ │ │ svcge 0x0006f47f │ │ │ │ @ instruction: 0xf18548a7 │ │ │ │ - @ instruction: 0xe701fcbb │ │ │ │ + @ instruction: 0xe701fcb7 │ │ │ │ movweq pc, #459 @ 0x1cb @ │ │ │ │ stccs 3, cr9, [r0, #-36] @ 0xffffffdc │ │ │ │ addshi pc, sp, r0 │ │ │ │ @ instruction: 0xf6492210 │ │ │ │ vrsra.s64 d22, d20, #64 │ │ │ │ ldmdavs fp, {r0, r1, r2, r4, r7, r8, r9, sp} │ │ │ │ movwls r1, #47339 @ 0xb8eb │ │ │ │ eorsle r2, sp, r0, lsl #20 │ │ │ │ svceq 0x0020f01a │ │ │ │ msrhi SPSR_fsxc, r0 │ │ │ │ cdpeq 0, 2, cr15, cr0, cr15, {2} │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ - bls 0x390504 │ │ │ │ + bls 0x39048c │ │ │ │ stmdbne r1!, {r0, sl, fp, ip, sp}^ │ │ │ │ - b 0x1bbd04 │ │ │ │ + b 0x1bbc8c │ │ │ │ addmi r0, r5, #5 │ │ │ │ adchi pc, r2, #64, 4 │ │ │ │ andeq lr, fp, #0, 22 │ │ │ │ - bcc 0x17c118 │ │ │ │ + bcc 0x17c0a0 │ │ │ │ stmdbvs r2, {r0, r2, r3, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ vqsub.s8 d4, d16, d1 │ │ │ │ - bls 0xfb7ff0 │ │ │ │ + bls 0xfb7f78 │ │ │ │ stmib sp, {r0, r1, r3, r4, r5, r9, sl, lr}^ │ │ │ │ strmi sl, [sl], -r0, lsl #4 │ │ │ │ @ instruction: 0xf7ff4629 │ │ │ │ stmdacs r0, {r0, r3, r6, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ mvnhi pc, r0 │ │ │ │ strtmi r9, [r8], -sp, lsl #22 │ │ │ │ movwge lr, #2509 @ 0x9cd │ │ │ │ @@ -269637,388 +269608,388 @@ │ │ │ │ stccs 3, cr9, [r0, #-36] @ 0xffffffdc │ │ │ │ rscshi pc, pc, r0, asr #32 │ │ │ │ svceq 0x0000f1ba │ │ │ │ @ instruction: 0xf8cdd156 │ │ │ │ strbmi sl, [r2], ip, lsr #32 │ │ │ │ stmibne r1!, {r0, r3, r9, fp, ip, pc} │ │ │ │ streq lr, [r6, #-2562] @ 0xfffff5fe │ │ │ │ - b 0x37cd40 │ │ │ │ + b 0x37ccc8 │ │ │ │ movwls r7, #13282 @ 0x33e2 │ │ │ │ - blne 0x137e628 │ │ │ │ + blne 0x137e5b0 │ │ │ │ ldrbmi r9, [r3], -r0, lsl #6 │ │ │ │ andeq lr, fp, #3620864 @ 0x374000 │ │ │ │ - ldc2l 1, cr15, [r8, #-616] @ 0xfffffd98 │ │ │ │ + ldc2l 1, cr15, [r4, #-616] @ 0xfffffd98 │ │ │ │ @ instruction: 0xf0001c43 │ │ │ │ @ instruction: 0xf6498276 │ │ │ │ vrsra.s64 d22, d20, #64 │ │ │ │ - blne 0x1e607b8 │ │ │ │ + blne 0x1e60740 │ │ │ │ ldmdavs fp, {r1, r6, r8, fp, ip} │ │ │ │ @ instruction: 0xf6491ad2 │ │ │ │ vrsra.s64 q11, q6, #64 │ │ │ │ ldmdavs fp, {r0, r1, r2, r4, r7, r8, r9, sp} │ │ │ │ vqsub.s8 d4, d16, d10 │ │ │ │ - blls 0x47841c │ │ │ │ + blls 0x4783a4 │ │ │ │ stmib sp, {r4, r9, sl, lr}^ │ │ │ │ cdpne 3, 6, cr10, cr3, cr0, {0} │ │ │ │ @ instruction: 0x46194413 │ │ │ │ @ instruction: 0xf89cf7ff │ │ │ │ - bmi 0x1ae9198 │ │ │ │ + bmi 0x1ae9120 │ │ │ │ ldmdapl r3, {r1, r3, r8, fp, ip, pc}^ │ │ │ │ vqrdmulh.s d18, d0, d0 │ │ │ │ - blcc 0x177e10 │ │ │ │ - blcs 0x12bae4 │ │ │ │ + blcc 0x177d98 │ │ │ │ + blcs 0x12ba6c │ │ │ │ stclne 0, cr13, [r2], #-476 @ 0xfffffe24 │ │ │ │ mrcge 4, 3, APSR_nzcv, cr10, cr15, {1} │ │ │ │ streq pc, [pc], -r8 │ │ │ │ @ instruction: 0xf43f2e02 │ │ │ │ - blmi 0x1943388 │ │ │ │ + blmi 0x1943310 │ │ │ │ tstpmi r0, pc, asr #8 @ p-variant is OBSOLETE │ │ │ │ ldrbtmi r9, [fp], #-2570 @ 0xfffff5f6 │ │ │ │ ldmpl r5, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ @ instruction: 0xf7564628 │ │ │ │ - stmdacs r0, {r0, r1, r2, r6, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r1, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ mcrge 4, 3, pc, cr10, cr15, {3} @ │ │ │ │ - blx 0xff4d573a │ │ │ │ + stc2 7, cr15, [sl], {92} @ 0x5c │ │ │ │ tstpmi r0, pc, asr #8 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf7564628 │ │ │ │ - strbt pc, [r1], -r7, asr #26 @ │ │ │ │ + strbt pc, [r1], -r3, lsl #27 @ │ │ │ │ @ instruction: 0xf64946c2 │ │ │ │ vrsra.s64 d22, d20, #64 │ │ │ │ @ instruction: 0xf01a2397 │ │ │ │ ldmdavs fp, {r5, r8, sl} │ │ │ │ @ instruction: 0xf000930b │ │ │ │ mcrne 0, 3, r8, cr2, cr6, {6} │ │ │ │ @ instruction: 0xf10b9909 │ │ │ │ strcs r3, [r0, #-1023] @ 0xfffffc01 │ │ │ │ andls r4, lr, #318767104 @ 0x13000000 │ │ │ │ - strls r4, [pc, #-11] @ 0x1179f1 │ │ │ │ + strls r4, [pc, #-11] @ 0x117979 │ │ │ │ @ instruction: 0x23201e5c │ │ │ │ stmib sp, {r1, r5, r7, r9, lr}^ │ │ │ │ @ instruction: 0xf0c03510 │ │ │ │ - bls 0x4f7f24 │ │ │ │ + bls 0x4f7eac │ │ │ │ movweq pc, #4546 @ 0x11c2 @ │ │ │ │ - blls 0x3dde90 │ │ │ │ + blls 0x3dde18 │ │ │ │ ldmdbne ip, {r2, r4, r6, r8, r9, fp, ip} │ │ │ │ - blcs 0x13e65c │ │ │ │ + blcs 0x13e5e4 │ │ │ │ bicshi pc, r1, r0, asr #32 │ │ │ │ - blcs 0x13e668 │ │ │ │ + blcs 0x13e5f0 │ │ │ │ orrshi pc, sp, r0, asr #32 │ │ │ │ - blne 0x1dfda68 │ │ │ │ + blne 0x1dfd9f0 │ │ │ │ tstpeq r0, r9, ror #2 @ p-variant is OBSOLETE │ │ │ │ ldmdane fp, {r2, r3, r9, fp, ip, pc} │ │ │ │ - blls 0xfbc640 │ │ │ │ + blls 0xfbc5c8 │ │ │ │ tstpeq r0, r1, asr #2 @ p-variant is OBSOLETE │ │ │ │ strtmi r9, [r0], -r0, lsl #6 │ │ │ │ tstls r3, r3, asr r6 │ │ │ │ @ instruction: 0xf19a4639 │ │ │ │ - @ instruction: 0x4603fcd9 │ │ │ │ + @ instruction: 0x4603fcd5 │ │ │ │ @ instruction: 0xf43f4284 │ │ │ │ - bmi 0xe437a8 │ │ │ │ + bmi 0xe43730 │ │ │ │ stmdbls sl, {r3, r4, r6, sl, fp, ip} │ │ │ │ @ instruction: 0xf0005854 │ │ │ │ ldrmi r8, [r8], -sl, lsl #4 │ │ │ │ @ instruction: 0xf7ff4639 │ │ │ │ @ instruction: 0xf160f8e7 │ │ │ │ - tstpcs r1, #238592 @ p-variant is OBSOLETE @ 0x3a400 │ │ │ │ + tstpcs r1, #234496 @ p-variant is OBSOLETE @ 0x39400 │ │ │ │ andvs r2, r3, r0, lsl #24 │ │ │ │ adchi pc, lr, r0, asr #6 │ │ │ │ @ instruction: 0x3c014b2b │ │ │ │ addspl r9, ip, sl, lsl #20 │ │ │ │ @ instruction: 0xf47f2c00 │ │ │ │ str sl, [r1, -r9, lsl #28] │ │ │ │ eorsge pc, r8, sp, asr #17 │ │ │ │ stmdami r7!, {r2, r3, r4, r6, r7, r8, sl, sp, lr, pc} │ │ │ │ - blx 0xfefd40a6 │ │ │ │ + blx 0xfeed402e │ │ │ │ cdpne 7, 6, cr14, cr9, cr3, {4} │ │ │ │ strtmi r4, [r1], #-1576 @ 0xfffff9d8 │ │ │ │ - mcr2 7, 4, pc, cr10, cr15, {2} @ │ │ │ │ + mcr2 7, 6, pc, cr6, cr15, {2} @ │ │ │ │ tstpne r0, #40 @ p-variant is OBSOLETE @ 0x28 │ │ │ │ - beq 0x553bb0 │ │ │ │ + beq 0x553b38 │ │ │ │ @ instruction: 0xf47f2800 │ │ │ │ @ instruction: 0xf160adaa │ │ │ │ - blmi 0x8969cc │ │ │ │ + blmi 0x896944 │ │ │ │ ldmpl fp, {r1, r3, r9, fp, ip, pc} │ │ │ │ andvs r2, r2, r1, lsl r2 │ │ │ │ vqrdmulh.s d18, d0, d0 │ │ │ │ - bmi 0x777ce4 │ │ │ │ + bmi 0x777c6c │ │ │ │ stmdbls sl, {r0, r8, r9, fp, ip, sp} │ │ │ │ - blcs 0x12bc14 │ │ │ │ + blcs 0x12bb9c │ │ │ │ stclge 4, cr15, [r4, #508]! @ 0x1fc │ │ │ │ submi lr, r3, #220, 12 @ 0xdc00000 │ │ │ │ @ instruction: 0xf5bb4602 │ │ │ │ - b 0x1ef8d8 │ │ │ │ - bl 0x217af0 │ │ │ │ - b 0x1d7ef8 │ │ │ │ - bl 0xfe958efc │ │ │ │ + b 0x1ef860 │ │ │ │ + bl 0x217a78 │ │ │ │ + b 0x1d7e80 │ │ │ │ + bl 0xfe958e84 │ │ │ │ svclt 0x00b80105 │ │ │ │ addpl pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ ldc2 7, cr15, [sl], {255} @ 0xff │ │ │ │ svclt 0x001e1c43 │ │ │ │ @ instruction: 0xf0481b73 │ │ │ │ ldmdane sp, {r4, r9, fp} │ │ │ │ - ldclge 4, cr15, [pc, #-508]! @ 0x117904 │ │ │ │ - blx 0xfe854086 │ │ │ │ + ldclge 4, cr15, [pc, #-508]! @ 0x11788c │ │ │ │ + blx 0xfe75400e │ │ │ │ @ instruction: 0x9c0a4907 │ │ │ │ stmdbpl fp, {r2, r3, r9, sp} │ │ │ │ - blcs 0x12fb18 │ │ │ │ - blcc 0x18f08c │ │ │ │ - blcs 0x12bf44 │ │ │ │ + blcs 0x12faa0 │ │ │ │ + blcc 0x18f014 │ │ │ │ + blcs 0x12becc │ │ │ │ ldcge 4, cr15, [ip, #508]! @ 0x1fc │ │ │ │ @ instruction: 0x46c2e6b4 │ │ │ │ svclt 0x0000e6bd │ │ │ │ andeq r0, r0, r0, lsr #1 │ │ │ │ addseq sl, r7, #236, 28 @ 0xec0 │ │ │ │ - rsbseq r8, pc, sl, asr #9 │ │ │ │ + rsbseq r8, pc, r2, asr #10 │ │ │ │ @ instruction: 0xf64946c2 │ │ │ │ vqshl.s64 d22, d20, #0 │ │ │ │ - blls 0xfa1998 │ │ │ │ + blls 0xfa1920 │ │ │ │ stmib sp, {r0, r5, r9, sl, lr}^ │ │ │ │ movwls r6, #2306 @ 0x902 │ │ │ │ ldmdavs r8!, {r0, r1, r4, r6, r9, sl, lr} │ │ │ │ strmi r9, [r5], #-2572 @ 0xfffff5f4 │ │ │ │ @ instruction: 0xf19a4628 │ │ │ │ - @ instruction: 0x4602fc55 │ │ │ │ + @ instruction: 0x4602fc51 │ │ │ │ @ instruction: 0xf0001c46 │ │ │ │ - bne 0xc78124 │ │ │ │ + bne 0xc780ac │ │ │ │ strcs fp, [r1, #-3864] @ 0xfffff0e8 │ │ │ │ ldrpl lr, [sl, #-2581] @ 0xfffff5eb │ │ │ │ orrhi pc, lr, r0, asr #32 │ │ │ │ - bne 0xff5b1c58 │ │ │ │ + bne 0xff5b1be0 │ │ │ │ bicsvs pc, ip, #76546048 @ 0x4900000 │ │ │ │ orrscs pc, r7, #192, 4 │ │ │ │ addsmi r6, sl, #1769472 @ 0x1b0000 │ │ │ │ mrcge 6, 7, APSR_nzcv, cr11, cr15, {3} │ │ │ │ - bicseq pc, r4, r6, asr #12 │ │ │ │ + cmppeq r4, r6, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - andvc pc, ip, ip, asr #4 │ │ │ │ + addvs pc, ip, ip, asr #4 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ vpadd.i8 d20, d16, d17 │ │ │ │ @ instruction: 0xf1682272 │ │ │ │ - @ instruction: 0xf10bffe3 │ │ │ │ - b 0xfe264b98 │ │ │ │ + @ instruction: 0xf10bffdf │ │ │ │ + b 0xfe264b20 │ │ │ │ andsmi r0, sl, r6, lsl #4 │ │ │ │ mvnvc lr, #36864 @ 0x9000 │ │ │ │ subsle r4, ip, sl, lsl r3 │ │ │ │ movweq pc, #61450 @ 0xf00a @ │ │ │ │ svclt 0x00022b02 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ stmib sp, {r0, r8, r9, sp}^ │ │ │ │ @ instruction: 0xf43fc310 │ │ │ │ @ instruction: 0xf160ae82 │ │ │ │ - stmibmi r5!, {r0, r2, r3, r4, r5, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmibmi r5!, {r0, r3, r4, r5, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ andscs r9, r6, #2560 @ 0xa00 │ │ │ │ andvs r5, r2, fp, lsl #18 │ │ │ │ vstmiale r0!, {d2-d1} │ │ │ │ - stc2 6, cr15, [r8], {248} @ 0xf8 │ │ │ │ + mcrr2 6, 15, pc, r4, cr8 @ │ │ │ │ @ instruction: 0xf14919a0 │ │ │ │ addmi r0, r3, #0, 24 │ │ │ │ vmoveq.16 d12[1], lr │ │ │ │ - blls 0x50e9c4 │ │ │ │ + blls 0x50e94c │ │ │ │ ldrsbtge pc, [r8], -sp @ │ │ │ │ @ instruction: 0xf47f2b00 │ │ │ │ - bls 0x4c347c │ │ │ │ + bls 0x4c3404 │ │ │ │ nopeq {66} @ 0x42 │ │ │ │ str r4, [fp, #1682] @ 0x692 │ │ │ │ @ instruction: 0xf04a993a │ │ │ │ tstls r0, r0, lsl r3 │ │ │ │ stmdbls r9, {r3, r5, r9, sl, lr} │ │ │ │ - bne 0x197e438 │ │ │ │ + bne 0x197e3c0 │ │ │ │ stmdbvs r2, {r0, r2, r3, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ - blx 0xffed427a │ │ │ │ + blx 0xffdd4202 │ │ │ │ @ instruction: 0xf47f3001 │ │ │ │ @ instruction: 0xf160ad9d │ │ │ │ - @ instruction: 0x4606fb11 │ │ │ │ + strmi pc, [r6], -sp, lsl #22 │ │ │ │ strtmi r4, [r8], -r1, lsr #12 │ │ │ │ @ instruction: 0xf7ff6834 │ │ │ │ - bmi 0xfe455c44 │ │ │ │ + bmi 0xfe455bcc │ │ │ │ eorsvs r9, r4, sl, lsl #18 │ │ │ │ - blcs 0x12dd7c │ │ │ │ - blcc 0x18f36c │ │ │ │ - blcs 0x12bd84 │ │ │ │ + blcs 0x12dd04 │ │ │ │ + blcc 0x18f2f4 │ │ │ │ + blcs 0x12bd0c │ │ │ │ stcge 4, cr15, [ip, #-508]! @ 0xfffffe04 │ │ │ │ - blne 0xf914d0 │ │ │ │ + blne 0xf91458 │ │ │ │ @ instruction: 0xf7fe1928 │ │ │ │ - ldrb pc, [pc, #-4087]! @ 0x116c51 @ │ │ │ │ + ldrb pc, [pc, #-4087]! @ 0x116bd9 @ │ │ │ │ orrpl pc, r0, r3, asr #11 │ │ │ │ movwne lr, #63949 @ 0xf9cd │ │ │ │ @ instruction: 0xfff0f7fe │ │ │ │ - blls 0x53e094 │ │ │ │ + blls 0x53e01c │ │ │ │ addpl pc, r0, #700448768 @ 0x29c00000 │ │ │ │ ldmne pc, {r0, r2, r3, sl, lr} @ │ │ │ │ movwcs lr, #1391 @ 0x56f │ │ │ │ tstcc r0, #3358720 @ 0x334000 │ │ │ │ - blls 0xfd1518 │ │ │ │ + blls 0xfd14a0 │ │ │ │ stmib sp, {r0, r3, r5, r9, sl, lr}^ │ │ │ │ ldrtmi sl, [fp], -r0, lsl #6 │ │ │ │ @ instruction: 0xf808f7ff │ │ │ │ - bls 0x4c48bc │ │ │ │ + bls 0x4c4844 │ │ │ │ mvnscc pc, #-1073741822 @ 0xc0000002 │ │ │ │ ldrmi r9, [r3], #-2313 @ 0xfffff6f7 │ │ │ │ cdpne 0, 5, cr4, cr12, cr11, {0} │ │ │ │ movwle r4, #17058 @ 0x42a2 │ │ │ │ addsmi r9, ip, #15360 @ 0x3c00 │ │ │ │ mrcge 4, 5, APSR_nzcv, cr11, cr15, {5} │ │ │ │ - bls 0xfd1560 │ │ │ │ + bls 0xfd14e8 │ │ │ │ streq lr, [fp], #-2980 @ 0xfffff45c │ │ │ │ stmib sp, {r0, r5, r6, sl, fp, ip}^ │ │ │ │ - blne 0x1dc04a4 │ │ │ │ + blne 0x1dc042c │ │ │ │ @ instruction: 0xf169463b │ │ │ │ ldmdane r2, {}^ @ │ │ │ │ andeq pc, r0, r0, asr #2 │ │ │ │ andls r9, r3, r2, lsl #4 │ │ │ │ - bls 0x4a94d8 │ │ │ │ + bls 0x4a9460 │ │ │ │ @ instruction: 0xffe6f7fe │ │ │ │ mvnle r2, r0, lsl #16 │ │ │ │ stmdbls sl, {r0, r2, r5, r6, r9, fp, lr} │ │ │ │ addmi r5, r3, #5439488 @ 0x530000 │ │ │ │ @ instruction: 0xe781dcb3 │ │ │ │ @ instruction: 0xf8cd462f │ │ │ │ ldrt r8, [r7], #56 @ 0x38 │ │ │ │ movwls r1, #39619 @ 0x9ac3 │ │ │ │ movweq lr, #11116 @ 0x2b6c │ │ │ │ movwls r9, #47631 @ 0xba0f │ │ │ │ @ instruction: 0xf0439b0e │ │ │ │ - bcs 0x118968 │ │ │ │ + bcs 0x1188f0 │ │ │ │ adchi pc, r2, r0 │ │ │ │ - blvc 0x171336c │ │ │ │ + blvc 0x17132f4 │ │ │ │ rscscc pc, pc, #79 @ 0x4f │ │ │ │ andls r4, r0, #34603008 @ 0x2100000 │ │ │ │ - bls 0x4295dc │ │ │ │ - blvc 0x1d3334 │ │ │ │ - blx 0x205436e │ │ │ │ + bls 0x429564 │ │ │ │ + blvc 0x1d32bc │ │ │ │ + blx 0x1f542f6 │ │ │ │ adcsmi r4, r8, #3145728 @ 0x300000 │ │ │ │ stcge 4, cr15, [r6, #508]! @ 0x1fc │ │ │ │ movwls r9, #2874 @ 0xb3a │ │ │ │ stmdbls r9, {r1, r2, r3, r8, r9, fp, ip, pc} │ │ │ │ tstpne r0, #35 @ p-variant is OBSOLETE @ 0x23 │ │ │ │ - bne 0x197e54c │ │ │ │ + bne 0x197e4d4 │ │ │ │ tstpeq r0, #67 @ p-variant is OBSOLETE @ 0x43 │ │ │ │ stmdbvs r2, {r0, r2, r3, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ - blx 0x1bd4392 │ │ │ │ + blx 0x1ad431a │ │ │ │ svclt 0x001c3001 │ │ │ │ mvnscc pc, r4, lsl #2 │ │ │ │ @ instruction: 0xf47f1949 │ │ │ │ @ instruction: 0xf160ad23 │ │ │ │ - blls 0x4d6740 │ │ │ │ + blls 0x4d66b8 │ │ │ │ ldrdhi pc, [r0], -r0 │ │ │ │ sbcseq r4, r9, #6291456 @ 0x600000 │ │ │ │ adchi pc, ip, r0, asr #2 │ │ │ │ ldrtmi r4, [r8], -r1, lsr #12 │ │ │ │ @ instruction: 0xff72f7fe │ │ │ │ stmdbls sl, {r0, r6, r9, fp, lr} │ │ │ │ andhi pc, r0, r6, asr #17 │ │ │ │ - blcs 0x12dea8 │ │ │ │ + blcs 0x12de30 │ │ │ │ svcge 0x0069f73f │ │ │ │ - ldc 7, cr14, [pc, #216] @ 0x117e3c │ │ │ │ + ldc 7, cr14, [pc, #216] @ 0x117dc4 │ │ │ │ @ instruction: 0xf04f7b3a │ │ │ │ - bls 0x424d68 │ │ │ │ + bls 0x424cf0 │ │ │ │ movwls r4, #1593 @ 0x639 │ │ │ │ @ instruction: 0xf04a4620 │ │ │ │ @ instruction: 0xf0420320 │ │ │ │ stc 2, cr0, [sp, #8] │ │ │ │ @ instruction: 0xf19a7b02 │ │ │ │ - @ instruction: 0x4603fb3d │ │ │ │ + @ instruction: 0x4603fb39 │ │ │ │ @ instruction: 0xf47f4284 │ │ │ │ stmdals pc, {r2, r5, r6, r9, sl, fp, sp, pc} @ │ │ │ │ @ instruction: 0xf1691b72 │ │ │ │ movwls r0, #37120 @ 0x9100 │ │ │ │ ldmdals sl!, {r1, r4, fp, ip} │ │ │ │ tstpeq r0, r1, asr #2 @ p-variant is OBSOLETE │ │ │ │ mrsls r9, R9_usr │ │ │ │ ldrmi r2, [r9], -r0, lsl #4 │ │ │ │ ldrtmi r9, [sl], -r2, lsl #4 │ │ │ │ @ instruction: 0xff06f7fe │ │ │ │ suble r2, r2, r0, lsl #16 │ │ │ │ ldreq r9, [r1, ip, lsl #20] │ │ │ │ stcge 5, cr15, [r2, #252]! @ 0xfc │ │ │ │ ldrtmi r9, [r9], -r9, lsl #16 │ │ │ │ - blx 0x15d442a │ │ │ │ - ldc 5, cr14, [pc, #624] @ 0x118034 │ │ │ │ + blx 0x14d43b2 │ │ │ │ + ldc 5, cr14, [pc, #624] @ 0x117fbc │ │ │ │ @ instruction: 0xf04f7b22 │ │ │ │ - bls 0x424dc8 │ │ │ │ + bls 0x424d50 │ │ │ │ movwls r4, #1593 @ 0x639 │ │ │ │ ldrbmi r4, [r3], -r0, lsr #12 │ │ │ │ - blvc 0x1d340c │ │ │ │ - blx 0x554446 │ │ │ │ + blvc 0x1d3394 │ │ │ │ + blx 0x4543ce │ │ │ │ addmi r4, r4, #3145728 @ 0x300000 │ │ │ │ mrcge 4, 1, APSR_nzcv, cr7, cr15, {3} │ │ │ │ - bcs 0x13e62c │ │ │ │ + bcs 0x13e5b4 │ │ │ │ str sp, [r7, #463] @ 0x1cf │ │ │ │ andeq lr, r5, sl, asr sl │ │ │ │ mrcge 4, 4, APSR_nzcv, cr14, cr15, {3} │ │ │ │ @ instruction: 0x46219b3a │ │ │ │ movwls r9, #2572 @ 0xa0c │ │ │ │ stmib sp, {r0, r1, r6, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf19a6902 │ │ │ │ - @ instruction: 0x4602fafb │ │ │ │ + @ instruction: 0x4602faf7 │ │ │ │ andsle r1, r8, r3, asr #24 │ │ │ │ ldrvs pc, [r4, r9, asr #12]! │ │ │ │ ldrcs pc, [r7, r0, asr #5] │ │ │ │ strt r4, [r7], r2, asr #13 │ │ │ │ str r9, [lr, -pc]! │ │ │ │ str r4, [r5], #-1730 @ 0xfffff93e │ │ │ │ mvnscc pc, #79 @ 0x4f │ │ │ │ ldrsbtls pc, [ip], -sp @ │ │ │ │ @ instruction: 0x4653933a │ │ │ │ - strbt r9, [pc], #-3593 @ 0x117e30 │ │ │ │ + strbt r9, [pc], #-3593 @ 0x117db8 │ │ │ │ ldrsbtge pc, [r8], -sp @ │ │ │ │ stmdals r9, {r2, r3, r5, r6, sl, sp, lr, pc} │ │ │ │ @ instruction: 0xf7fe4639 │ │ │ │ - bmi 0x2d7a2c │ │ │ │ + bmi 0x2d79b4 │ │ │ │ ldmdapl r3, {r1, r3, r8, fp, ip, pc}^ │ │ │ │ @ instruction: 0xf73f2b00 │ │ │ │ @ instruction: 0xe6c1aef4 │ │ │ │ ... │ │ │ │ - eorseq lr, r3, r4, ror #17 │ │ │ │ + eorseq lr, r3, r4, ror #16 │ │ │ │ andeq r0, r0, r0, lsr #1 │ │ │ │ @ instruction: 0xf77f2d00 │ │ │ │ stccc 14, cr10, [r1, #-732] @ 0xfffffd24 │ │ │ │ stccs 0, cr5, [r0, #-340] @ 0xfffffeac │ │ │ │ ldcge 4, cr15, [r4], {127} @ 0x7f │ │ │ │ @ instruction: 0xf19de50c │ │ │ │ - stccs 15, cr15, [r0], {195} @ 0xc3 │ │ │ │ + stccs 15, cr15, [r0], {191} @ 0xbf │ │ │ │ mcrge 7, 5, pc, cr12, cr15, {3} @ │ │ │ │ subspl r3, r4, r1, lsl #24 │ │ │ │ @ instruction: 0xf47f2c00 │ │ │ │ str sl, [r1, #-3081] @ 0xfffff3f7 │ │ │ │ @ instruction: 0xf7fe4621 │ │ │ │ @ instruction: 0xf160fed5 │ │ │ │ - ldmdbmi fp, {r0, r1, r2, r4, r6, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ + ldmdbmi fp, {r0, r1, r4, r6, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ andscs r9, r1, #2560 @ 0xa00 │ │ │ │ andvs r5, r2, fp, lsl #18 │ │ │ │ @ instruction: 0xf73f2b00 │ │ │ │ @ instruction: 0xe697ae3a │ │ │ │ strtmi r1, [r8], -r1, ror #28 │ │ │ │ @ instruction: 0xf75f4429 │ │ │ │ - stmdacs r0, {r0, r1, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r1, r2, r3, r4, r5, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ svcge 0x004cf47f │ │ │ │ @ instruction: 0xf18d4640 │ │ │ │ - strmi pc, [r1], -sp, lsr #16 │ │ │ │ - addsne pc, r0, r6, asr #12 │ │ │ │ + strmi pc, [r1], -r9, lsr #16 │ │ │ │ + andsne pc, r0, r6, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf9d2f04c │ │ │ │ @ instruction: 0xf646e740 │ │ │ │ - vsra.s64 q8, q2, #64 │ │ │ │ + vorr.i32 q8, #4 @ 0x00000004 │ │ │ │ vrhadd.s8 d16, d12, d30 │ │ │ │ - vaddl.s8 , d0, d12 │ │ │ │ - blmi 0x397f8c │ │ │ │ + vaddl.s8 q11, d16, d12 │ │ │ │ + blmi 0x397f14 │ │ │ │ eorscc pc, r3, #64, 4 │ │ │ │ - cdp2 1, 3, cr15, cr14, cr8, {3} │ │ │ │ - bicseq pc, r4, r6, asr #12 │ │ │ │ + cdp2 1, 3, cr15, cr10, cr8, {3} │ │ │ │ + cmppeq r4, r6, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - andvc pc, ip, ip, asr #4 │ │ │ │ + addvs pc, ip, ip, asr #4 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ vqdmulh.s d20, d0, d4 │ │ │ │ @ instruction: 0xf1683205 │ │ │ │ - svclt 0x0000fe31 │ │ │ │ + svclt 0x0000fe2d │ │ │ │ andeq r0, r0, r0, lsr #1 │ │ │ │ - ldrshteq lr, [r3], -ip │ │ │ │ - ldrshteq lr, [r3], -r0 │ │ │ │ + eorseq lr, r3, ip, ror r8 │ │ │ │ + eorseq lr, r3, r0, ror r8 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec6f110 │ │ │ │ + bl 0xfec6f098 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf64b0fe0 │ │ │ │ vrsra.s64 q9, q0, #64 │ │ │ │ umulllt r2, r4, r7, r3 │ │ │ │ ldmdavs fp, {r2, r9, sl, lr} │ │ │ │ cmple r5, r0, lsl #22 │ │ │ │ movweq pc, #46020 @ 0xb3c4 @ │ │ │ │ @@ -270026,78 +269997,78 @@ │ │ │ │ mvnsvc pc, r1, lsl #12 │ │ │ │ tstpeq fp, pc, ror #6 @ p-variant is OBSOLETE │ │ │ │ eorsle r2, r5, r0, lsl #18 │ │ │ │ bicsvs pc, ip, #76546048 @ 0x4900000 │ │ │ │ orrscs pc, r7, #192, 4 │ │ │ │ ldmdavs fp, {r1, r3, r6, r9, sl, fp, ip} │ │ │ │ stmdale sp!, {r1, r3, r4, r7, r9, lr} │ │ │ │ - bne 0x17e4b54 │ │ │ │ + bne 0x17e4adc │ │ │ │ stmdale r9!, {r2, r3, r4, r7, r9, lr} │ │ │ │ cdp 13, 1, cr4, cr13, cr14, {1} │ │ │ │ @ instruction: 0x46060f70 │ │ │ │ mrrcne 8, 2, r5, sl, cr11 │ │ │ │ orrlt r5, fp, #42 @ 0x2a │ │ │ │ tstls r2, r0, lsr #12 │ │ │ │ @ instruction: 0xff50f7fe │ │ │ │ strmi r9, [r2], -r2, lsl #18 │ │ │ │ @ instruction: 0x1e63b960 │ │ │ │ movwcs r4, #33817 @ 0x8419 │ │ │ │ andne lr, r2, sp, asr #19 │ │ │ │ @ instruction: 0xf7604620 │ │ │ │ - stmdbls r2, {r0, r3, r4, r5, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdbls r2, {r0, r2, r4, r5, r6, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf7fe4620 │ │ │ │ - bls 0x2174d0 │ │ │ │ + bls 0x217458 │ │ │ │ ldmibpl fp, {r5, r8, r9, fp, lr} │ │ │ │ vldmdble sl!, {d2-d1} │ │ │ │ - blcc 0x16a410 │ │ │ │ + blcc 0x16a398 │ │ │ │ ldmdblt fp, {r0, r1, r3, r7, r8, ip, lr}^ │ │ │ │ andls r4, r2, #1900544 @ 0x1d0000 │ │ │ │ - @ instruction: 0xf930f185 │ │ │ │ + @ instruction: 0xf92cf185 │ │ │ │ and r9, r5, r2, lsl #20 │ │ │ │ - @ instruction: 0xf948f160 │ │ │ │ + @ instruction: 0xf944f160 │ │ │ │ rscscc pc, pc, #79 @ 0x4f │ │ │ │ andvs r2, r3, r6, lsl r3 │ │ │ │ andlt r4, r4, r0, lsl r6 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ tstls r2, r2, lsl r8 │ │ │ │ - blx 0xa545e2 │ │ │ │ + blx 0x95456a │ │ │ │ strb r9, [r7, r2, lsl #18] │ │ │ │ teqpvs ip, #-1342177276 @ p-variant is OBSOLETE @ 0xb0000004 │ │ │ │ orrscs pc, r7, #192, 4 │ │ │ │ - blcs 0x13a04c │ │ │ │ + blcs 0x139fd4 │ │ │ │ @ instruction: 0xf64bd0a2 │ │ │ │ vorr.i32 q9, #0 @ 0x00000000 │ │ │ │ ldmdavs fp, {r0, r1, r2, r4, r7, r8, r9, sp} │ │ │ │ ldrle r0, [fp, #1051] @ 0x41b │ │ │ │ strmi r2, [r2], -r0, lsl #6 │ │ │ │ @ instruction: 0xf6469100 │ │ │ │ - vshr.s64 d17, d20, #64 │ │ │ │ + vmvn.i32 d17, #4 @ 0x00000004 │ │ │ │ stmib sp, {r1, r2, r3, r5}^ │ │ │ │ @ instruction: 0xf04c3101 │ │ │ │ stmdbls r2, {r0, r4, r5, r8, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf6f8e78e │ │ │ │ - svclt 0x0000f9eb │ │ │ │ + svclt 0x0000fa27 │ │ │ │ andeq r0, r0, r0, lsr #1 │ │ │ │ addseq sl, r7, #236, 28 @ 0xec0 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ ldrbvs pc, [ip], #1609 @ 0x649 @ │ │ │ │ ldrcs pc, [r7], #704 @ 0x2c0 │ │ │ │ @ instruction: 0xf0134688 │ │ │ │ ldrmi r0, [r5], -r2, lsl #2 │ │ │ │ stmdavs r2!, {r0, r1, r2, r7, ip, sp, pc} │ │ │ │ strmi r4, [sl], r1, lsl #13 │ │ │ │ mcrne 0, 3, sp, cr9, cr2, {0} │ │ │ │ ldmdble r7, {r0, r4, r7, r9, lr} │ │ │ │ - @ instruction: 0xf8f8f160 │ │ │ │ + @ instruction: 0xf8f4f160 │ │ │ │ andvs r2, r3, r6, lsl r3 │ │ │ │ rscscc pc, pc, pc, asr #32 │ │ │ │ tstcs r0, r7 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ @@ -270115,30 +270086,30 @@ │ │ │ │ addsmi r4, r0, #137363456 @ 0x8300000 │ │ │ │ andcc sp, r1, #7536640 @ 0x730000 │ │ │ │ andeq lr, r8, #165888 @ 0x28800 │ │ │ │ stmdale lr!, {r0, r4, r7, r8, sl, lr}^ │ │ │ │ mrc 15, 0, r4, cr13, cr6, {4} │ │ │ │ @ instruction: 0x96036f70 │ │ │ │ mrrcne 9, 11, r5, r0, cr10 @ │ │ │ │ - bcs 0x12c794 │ │ │ │ + bcs 0x12c71c │ │ │ │ @ instruction: 0xf1bad06f │ │ │ │ @ instruction: 0xf0400f00 │ │ │ │ stmdbcs r0, {r0, r1, r2, r3, r4, r5, r7, pc} │ │ │ │ @ instruction: 0xf649d171 │ │ │ │ vmlal.s q11, d16, d0[0] │ │ │ │ andls r2, r5, #1879048201 @ 0x70000009 │ │ │ │ addmi r6, sl, #1179648 @ 0x120000 │ │ │ │ strbmi fp, [r5, #-3864] @ 0xfffff0e8 │ │ │ │ sbcshi pc, r3, r0, lsl #4 │ │ │ │ adcsvs pc, r4, r9, asr #12 │ │ │ │ addscs pc, r7, r0, asr #5 │ │ │ │ strbmi r4, [r1], -r2, lsl #13 │ │ │ │ movwls r4, #17962 @ 0x462a │ │ │ │ strbmi r6, [r8], #-2048 @ 0xfffff800 │ │ │ │ - @ instruction: 0xf844f19c │ │ │ │ + @ instruction: 0xf840f19c │ │ │ │ mcrrne 11, 0, r9, r1, cr4 │ │ │ │ addshi pc, pc, r0 │ │ │ │ ldrdgt pc, [r0], -sl │ │ │ │ stmdavs r1!, {r1, r9, sl, lr} │ │ │ │ andeq lr, ip, r0, lsr #23 │ │ │ │ addmi r4, r8, #7340032 @ 0x700000 │ │ │ │ rschi pc, ip, r0, lsl #4 │ │ │ │ @@ -270146,328 +270117,328 @@ │ │ │ │ @ instruction: 0xf0c04281 │ │ │ │ smlabbcc r1, r6, r0, r8 │ │ │ │ addmi r1, pc, #74752 @ 0x12400 │ │ │ │ addhi pc, r1, r0, lsl #4 │ │ │ │ ldmdavs fp, {r0, r2, r8, r9, fp, ip, pc} │ │ │ │ svclt 0x00182b00 │ │ │ │ @ instruction: 0xf0c04545 │ │ │ │ - bl 0x3f8470 │ │ │ │ + bl 0x3f83f8 │ │ │ │ strbmi r0, [r8], -r9, lsl #8 │ │ │ │ - blx 0xffed5eb4 │ │ │ │ + blx 0xdd5e3e │ │ │ │ andcs r2, r0, #8, 6 @ 0x20000000 │ │ │ │ strmi r4, [r5], -r1, lsr #12 │ │ │ │ @ instruction: 0xf7604648 │ │ │ │ - @ instruction: 0x4621fad7 │ │ │ │ + @ instruction: 0x4621fb13 │ │ │ │ @ instruction: 0xf7fe4648 │ │ │ │ stcls 12, cr15, [r4], {111} @ 0x6f │ │ │ │ @ instruction: 0xf0454638 │ │ │ │ ldrtmi r0, [ip], #-520 @ 0xfffffdf8 │ │ │ │ strtmi r2, [r1], -r8, lsl #6 │ │ │ │ - blx 0xff3d5ee0 │ │ │ │ + blx 0x2d5e6a │ │ │ │ ldrtmi r4, [r8], -r1, lsr #12 │ │ │ │ stc2l 7, cr15, [r2], #-1016 @ 0xfffffc08 │ │ │ │ - bls 0x1eaf00 │ │ │ │ - blcs 0x12e3dc │ │ │ │ + bls 0x1eae88 │ │ │ │ + blcs 0x12e364 │ │ │ │ adcshi pc, r6, r0, asr #6 │ │ │ │ - blcc 0x16ab00 │ │ │ │ + blcc 0x16aa88 │ │ │ │ subspl r9, r3, r3, lsl #18 │ │ │ │ @ instruction: 0x4638b133 │ │ │ │ @ instruction: 0xf160e768 │ │ │ │ - movwcs pc, #59483 @ 0xe85b @ │ │ │ │ + movwcs pc, #59479 @ 0xe857 @ │ │ │ │ strb r6, [r1, -r3]! │ │ │ │ @ instruction: 0xf185485d │ │ │ │ - @ instruction: 0x4638f839 │ │ │ │ + @ instruction: 0x4638f835 │ │ │ │ ldmdami fp, {r1, r2, r3, r4, r6, r8, r9, sl, sp, lr, pc}^ │ │ │ │ movwne lr, #18893 @ 0x49cd │ │ │ │ - blx 0x10547b0 │ │ │ │ + blx 0xf54738 │ │ │ │ movwne lr, #18909 @ 0x49dd │ │ │ │ ldrbmi lr, [r0], -r7, lsl #15 │ │ │ │ addpl pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ movwls r4, #17961 @ 0x4629 │ │ │ │ @ instruction: 0xf8b8f7ff │ │ │ │ mcrrne 11, 0, r9, r6, cr4 │ │ │ │ @ instruction: 0xf649d07d │ │ │ │ @ instruction: 0xf2c066b4 │ │ │ │ @ instruction: 0xf0432697 │ │ │ │ strtmi r0, [sl], -r2, lsl #6 │ │ │ │ ldrtmi r4, [r2], r1, asr #12 │ │ │ │ ldrdgt pc, [r0], -r6 │ │ │ │ andls r4, r0, r0, ror #8 │ │ │ │ andeq lr, ip, r9, lsl #22 │ │ │ │ - @ instruction: 0xffcef19b │ │ │ │ + @ instruction: 0xffcaf19b │ │ │ │ sbcvs pc, r0, #76546048 @ 0x4900000 │ │ │ │ addscs pc, r7, #192, 4 │ │ │ │ ldmdavs r2, {r0, r1, r9, sl, lr} │ │ │ │ cmnle r9, r0, lsl #20 │ │ │ │ eorle r1, r2, sl, asr ip │ │ │ │ @ instruction: 0xf8da461a │ │ │ │ - bne 0xff5a41f8 │ │ │ │ + bne 0xff5a4180 │ │ │ │ ldrmi r6, [r7], -r3, lsr #16 │ │ │ │ svclt 0x009c429a │ │ │ │ mvnscc pc, #1073741825 @ 0x40000001 │ │ │ │ ldmible r2, {r2, r8, r9, ip, pc} │ │ │ │ - bicseq pc, r4, r6, asr #12 │ │ │ │ + cmppeq r4, r6, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - sbcsne pc, ip, r6, asr #12 │ │ │ │ + subsne pc, ip, r6, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ vpadd.i8 d20, d0, d27 │ │ │ │ @ instruction: 0xf16842aa │ │ │ │ - bl 0x397498 │ │ │ │ + bl 0x397410 │ │ │ │ strbmi r0, [r2], -ip │ │ │ │ @ instruction: 0xf19b4629 │ │ │ │ - @ instruction: 0xf160ffa5 │ │ │ │ - movwcs pc, #51205 @ 0xc805 @ │ │ │ │ + @ instruction: 0xf160ffa1 │ │ │ │ + movwcs pc, #51201 @ 0xc801 @ │ │ │ │ @ instruction: 0xf04f6003 │ │ │ │ @ instruction: 0xe79537ff │ │ │ │ adcsvs pc, r4, r9, asr #12 │ │ │ │ addscs pc, r7, r0, asr #5 │ │ │ │ pkhbtmi r9, r2, r0, lsl #28 │ │ │ │ strbmi r4, [r1], -sl, lsr #12 │ │ │ │ - bl 0x2b2250 │ │ │ │ + bl 0x2b21d8 │ │ │ │ strbmi r0, [r8], #-3072 @ 0xfffff400 │ │ │ │ andgt pc, r0, sp, asr #17 │ │ │ │ - @ instruction: 0xff8ef19b │ │ │ │ + @ instruction: 0xff8af19b │ │ │ │ sbcvs pc, r0, #76546048 @ 0x4900000 │ │ │ │ addscs pc, r7, #192, 4 │ │ │ │ ldmdavs r2, {r0, r1, r9, sl, lr} │ │ │ │ adcsle r2, pc, r0, lsl #20 │ │ │ │ rscle r1, r2, r2, asr #24 │ │ │ │ strbmi r4, [r8], -r1, asr #12 │ │ │ │ @ instruction: 0xf7fe9304 │ │ │ │ - bls 0x2579a0 │ │ │ │ - bl 0x392164 │ │ │ │ - bl 0x258aa4 │ │ │ │ + bls 0x257928 │ │ │ │ + bl 0x3920ec │ │ │ │ + bl 0x258a2c │ │ │ │ strbmi r0, [r2, #-3081]! @ 0xfffff3f7 │ │ │ │ svcge 0x0026f4bf │ │ │ │ strtmi r4, [sl], r7, lsr #12 │ │ │ │ ldrmi r4, [r4], -r6, ror #12 │ │ │ │ movwls r4, #17933 @ 0x460d │ │ │ │ strcc r4, [r1], #-1568 @ 0xfffff9e0 │ │ │ │ - blx 0x11d601c │ │ │ │ - b 0x1268d74 │ │ │ │ + blx 0x20d5fa4 │ │ │ │ + b 0x1268cfc │ │ │ │ mvnsle r0, r0, lsl #10 │ │ │ │ - blls 0x229b50 │ │ │ │ + blls 0x229ad8 │ │ │ │ @ instruction: 0x4655463c │ │ │ │ @ instruction: 0xf43f2900 │ │ │ │ @ instruction: 0xf15faf11 │ │ │ │ - movwcs pc, #53185 @ 0xcfc1 @ │ │ │ │ + movwcs pc, #53181 @ 0xcfbd @ │ │ │ │ ldr r6, [sl, r3]! │ │ │ │ strbmi r9, [r1], -r4 │ │ │ │ @ instruction: 0xf7fe4648 │ │ │ │ - blls 0x257950 │ │ │ │ - bl 0xfeb52108 │ │ │ │ - bl 0x2586e8 │ │ │ │ + blls 0x2578d8 │ │ │ │ + bl 0xfeb52090 │ │ │ │ + bl 0x258670 │ │ │ │ andls r0, r4, #9 │ │ │ │ ldc2 7, cr15, [r8, #1016] @ 0x3f8 │ │ │ │ str r9, [r8, r4, lsl #20] │ │ │ │ - @ instruction: 0xf880f6f8 │ │ │ │ - bicseq pc, r4, r6, asr #12 │ │ │ │ + @ instruction: 0xf8bcf6f8 │ │ │ │ + cmppeq r4, r6, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - sbcsne pc, ip, r6, asr #12 │ │ │ │ + subsne pc, ip, r6, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ vqdmulh.s d20, d0, d4 │ │ │ │ @ instruction: 0xf1684295 │ │ │ │ - svclt 0x0000fc2f │ │ │ │ + svclt 0x0000fc2b │ │ │ │ andeq r0, r0, r0, lsr #1 │ │ │ │ addseq sl, r7, #236, 28 @ 0xec0 │ │ │ │ - eorseq lr, r3, r8, lsl #18 │ │ │ │ + eorseq lr, r3, r8, lsl #17 │ │ │ │ movweq pc, #46016 @ 0xb3c0 @ │ │ │ │ stmdbcs r0, {r0, r1, r3, r4, r5, r6, r8, fp, ip, sp, pc} │ │ │ │ @ instruction: 0xf601d044 │ │ │ │ vbit , , │ │ │ │ cmplt r1, fp, lsl #2 │ │ │ │ bicsvs pc, ip, #76546048 @ 0x4900000 │ │ │ │ orrscs pc, r7, #192, 4 │ │ │ │ - ldclcc 1, cr15, [pc], #4 @ 0x118330 │ │ │ │ + ldclcc 1, cr15, [pc], #4 @ 0x1182b8 │ │ │ │ strbmi r6, [r3, #-2075]! @ 0xfffff7e5 │ │ │ │ @ instruction: 0xf06fd208 │ │ │ │ @ instruction: 0x46180315 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ - bne 0x17e4f4c │ │ │ │ + bne 0x17e4ed4 │ │ │ │ ldmle r2!, {r3, r4, r7, r9, lr}^ │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec6f554 │ │ │ │ + bl 0xfec6f4dc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrmi r0, [r7], -r0, ror #31 │ │ │ │ vnmla.f32 s8, s26, s8 │ │ │ │ addlt r3, r3, r0, ror pc │ │ │ │ @ instruction: 0x4606461d │ │ │ │ ldmpl r3, {r1, r4, r8, r9, sl, fp, sp}^ │ │ │ │ andeq pc, r1, #-1073741824 @ 0xc0000000 │ │ │ │ svccs 0x0013d01e │ │ │ │ svccs 0x0004d01c │ │ │ │ ldmdami sp!, {r0, r1, r2, r3, r4, r5, ip, lr, pc} │ │ │ │ - blcs 0x12c888 │ │ │ │ + blcs 0x12c810 │ │ │ │ svccs 0x0011d05f │ │ │ │ stcle 0, cr13, [r9], {105} @ 0x69 │ │ │ │ tstle r7, r0, lsl pc │ │ │ │ @ instruction: 0x46301e73 │ │ │ │ vst3.8 {d20-d22}, [pc :64], r9 │ │ │ │ movwcs r7, #640 @ 0x280 │ │ │ │ - @ instruction: 0xf9acf760 │ │ │ │ + @ instruction: 0xf9e8f760 │ │ │ │ ands r2, r6, r0, lsl #6 │ │ │ │ ldrmi r4, [r8], -fp, lsl #12 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ cmppl r2, pc, lsr #16 │ │ │ │ eorsle r2, lr, r0, lsl #22 │ │ │ │ tstpeq r5, #111 @ p-variant is OBSOLETE @ 0x6f │ │ │ │ ldrtmi r2, [r0], -r0, asr #4 │ │ │ │ tstls r0, r1, lsl #6 │ │ │ │ - stc2l 7, cr15, [r2], {95} @ 0x5f │ │ │ │ + ldc2l 7, cr15, [lr], #380 @ 0x17c │ │ │ │ movwne lr, #2525 @ 0x9dd │ │ │ │ - bmi 0xb46b10 │ │ │ │ - bcs 0x12e91c │ │ │ │ + bmi 0xb46a98 │ │ │ │ + bcs 0x12e8a4 │ │ │ │ stmdbmi r6!, {r1, r3, r6, r8, sl, fp, ip, lr, pc} │ │ │ │ cmppl sl, r1, lsl #20 │ │ │ │ @ instruction: 0x4618b13a │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ stmdami r1!, {r4, r5, r6, r7, r8, sl, fp, ip, sp, pc} │ │ │ │ @ instruction: 0xf1849300 │ │ │ │ - blls 0x158014 │ │ │ │ + blls 0x157f8c │ │ │ │ ldmdami sp, {r0, r4, r5, r6, r7, r8, r9, sl, sp, lr, pc} │ │ │ │ teqlt r3, #-2147483632 @ 0x80000010 │ │ │ │ ldrb r2, [fp, r0, lsl #6] │ │ │ │ @ instruction: 0x63b4f649 │ │ │ │ orrscs pc, r7, #192, 4 │ │ │ │ ldmdavs r8, {r1, r3, r4, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf1994430 │ │ │ │ - @ instruction: 0xf013ff87 │ │ │ │ + @ instruction: 0xf013ff83 │ │ │ │ stmdbls r0, {r0, r2, r3, r4, r5, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ svccs 0x00044603 │ │ │ │ stmdacs r0, {r3, r8, r9, sl, fp, ip, sp, pc} │ │ │ │ mrcne 1, 3, sp, cr2, cr3, {6} │ │ │ │ ldrmi r9, [r1], #-0 │ │ │ │ @ instruction: 0xf7604630 │ │ │ │ - blls 0x156768 │ │ │ │ + blls 0x1567e0 │ │ │ │ stmdami pc, {r0, r1, r3, r6, r7, r8, r9, sl, sp, lr, pc} @ │ │ │ │ @ instruction: 0xf1849100 │ │ │ │ - stmdbls r0, {r0, r2, r3, r5, r6, r7, fp, ip, sp, lr, pc} │ │ │ │ + stmdbls r0, {r0, r3, r5, r6, r7, fp, ip, sp, lr, pc} │ │ │ │ stmdami ip, {r1, r3, r4, r5, r7, r8, r9, sl, sp, lr, pc} │ │ │ │ @ instruction: 0xf1849100 │ │ │ │ - stmdbls r0, {r0, r1, r2, r5, r6, r7, fp, ip, sp, lr, pc} │ │ │ │ + stmdbls r0, {r0, r1, r5, r6, r7, fp, ip, sp, lr, pc} │ │ │ │ stmdami r9, {r0, r3, r4, r7, r8, r9, sl, sp, lr, pc} │ │ │ │ @ instruction: 0xf1849100 │ │ │ │ - stmdbls r0, {r0, r5, r6, r7, fp, ip, sp, lr, pc} │ │ │ │ + stmdbls r0, {r0, r2, r3, r4, r6, r7, fp, ip, sp, lr, pc} │ │ │ │ mrcne 7, 3, lr, cr3, cr2, {6} │ │ │ │ ldrmi r4, [r9], #-1584 @ 0xfffff9d0 │ │ │ │ vst1.8 {d18-d21}, [pc], r0 │ │ │ │ @ instruction: 0xf7607380 │ │ │ │ - ldr pc, [r7, r5, asr #18] │ │ │ │ - @ instruction: 0xffbaf6f7 │ │ │ │ + ldr pc, [r7, r1, lsl #19] │ │ │ │ + @ instruction: 0xfff6f6f7 │ │ │ │ andeq r0, r0, r0, lsr #1 │ │ │ │ addseq sl, r7, #236, 28 @ 0xec0 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0058f8cc │ │ │ │ ldrmi fp, [sp], -r1, lsr #1 │ │ │ │ @ instruction: 0x46814bb9 │ │ │ │ ldrmi r4, [r4], -r8, lsl #13 │ │ │ │ subscs r2, r8, #0, 2 │ │ │ │ ldmdavs fp, {r3, fp, sp, pc} │ │ │ │ @ instruction: 0xf04f931f │ │ │ │ @ instruction: 0xf18c0300 │ │ │ │ - @ instruction: 0xf199e918 │ │ │ │ - addeq pc, r6, r1, ror #24 │ │ │ │ + @ instruction: 0xf199e914 │ │ │ │ + addeq pc, r6, sp, asr ip @ │ │ │ │ svcmi 0x0080f5b6 │ │ │ │ @ instruction: 0xf44fbfb8 │ │ │ │ stccs 6, cr4, [r0], {128} @ 0x80 │ │ │ │ sbchi pc, pc, r0 │ │ │ │ eormi r1, r3, #1840 @ 0x730 │ │ │ │ sbchi pc, r5, r0, asr #32 │ │ │ │ tstcs r2, r8, lsl #20 │ │ │ │ @ instruction: 0xf19d4640 │ │ │ │ - @ instruction: 0xf013f8af │ │ │ │ + @ instruction: 0xf013f8ab │ │ │ │ strmi pc, [r3], -r1, ror #28 │ │ │ │ svcpl 0x0080f510 │ │ │ │ adchi pc, r6, r0, lsl #1 │ │ │ │ - mcrr2 1, 9, pc, r6, cr9 @ │ │ │ │ + mcrr2 1, 9, pc, r2, cr9 @ │ │ │ │ @ instruction: 0xf6499b11 │ │ │ │ vrshr.s64 q11, q6, #64 │ │ │ │ mrcne 2, 2, r2, cr9, cr7, {4} │ │ │ │ mvnsvc pc, #3145728 @ 0x300000 │ │ │ │ submi r4, r0, #16777216 @ 0x1000000 │ │ │ │ vhadd.u32 d20, d15, d1 │ │ │ │ addsmi r0, r9, #738197504 @ 0x2c000000 │ │ │ │ pkhbtmi r6, sl, r2, lsl #16 │ │ │ │ sasxmi fp, r9, r8 │ │ │ │ strmi r1, [fp], r8, asr #28 │ │ │ │ mulls r4, r0, r2 │ │ │ │ adchi pc, r9, r0, lsl #4 │ │ │ │ - bne 0x15a4d18 │ │ │ │ + bne 0x15a4ca0 │ │ │ │ vqsub.s8 d4, d16, d4 │ │ │ │ svcmi 0x009780a4 │ │ │ │ svceq 0x0070ee1d │ │ │ │ andpl pc, r0, #620756992 @ 0x25000000 │ │ │ │ andls r9, r6, r5, lsl #4 │ │ │ │ mrrcne 8, 3, r5, r1, cr10 │ │ │ │ - bcs 0x12c614 │ │ │ │ + bcs 0x12c59c │ │ │ │ addshi pc, sl, r0 │ │ │ │ @ instruction: 0xf0002c00 │ │ │ │ @ instruction: 0xf41580c6 │ │ │ │ ldrmi r4, [r7], -r0, lsl #5 │ │ │ │ rscshi pc, r1, r0 │ │ │ │ @ instruction: 0xf0c04553 │ │ │ │ @ instruction: 0xf64980ab │ │ │ │ vrsra.s64 d22, d20, #64 │ │ │ │ ldmdavs lr, {r0, r1, r2, r4, r7, r8, r9, sp} │ │ │ │ @ instruction: 0xf0004426 │ │ │ │ @ instruction: 0xf4158138 │ │ │ │ svclt 0x00145f80 │ │ │ │ andcs r2, r3, #268435456 @ 0x10000000 │ │ │ │ teqcs r2, #0, 10 │ │ │ │ - blvc 0xfe153be8 │ │ │ │ + blvc 0xfe153b70 │ │ │ │ mvnscc pc, pc, asr #32 │ │ │ │ tstls r0, r0, lsr r6 │ │ │ │ stc 6, cr4, [sp, #356] @ 0x164 │ │ │ │ @ instruction: 0xf1997b02 │ │ │ │ - adcsmi pc, r0, #63, 30 @ 0xfc │ │ │ │ + adcsmi pc, r0, #59, 30 @ 0xec │ │ │ │ cmpphi r3, r0, asr #32 @ p-variant is OBSOLETE │ │ │ │ strbmi r9, [r0], -r5, lsl #22 │ │ │ │ vst1.8 {d20-d22}, [r3 :256], r1 │ │ │ │ movwls r4, #21376 @ 0x5380 │ │ │ │ @ instruction: 0xf19d461a │ │ │ │ - strmi pc, [r3], -r9, lsl #16 │ │ │ │ + strmi pc, [r3], -r5, lsl #16 │ │ │ │ @ instruction: 0xf0001c42 │ │ │ │ addsmi r8, lr, #-1073741808 @ 0xc0000010 │ │ │ │ cmpphi r6, r0, asr #32 @ p-variant is OBSOLETE │ │ │ │ strtmi r9, [r0], -r5, lsl #22 │ │ │ │ @ instruction: 0xf4139e04 │ │ │ │ - b 0x14f03b0 │ │ │ │ + b 0x14f0338 │ │ │ │ svclt 0x000c3363 │ │ │ │ andcs r2, r9, #-1342177280 @ 0xb0000000 │ │ │ │ @ instruction: 0xf0034426 │ │ │ │ ldrtmi r0, [r1], -r4, lsl #6 │ │ │ │ movwcs r4, #33562 @ 0x831a │ │ │ │ - @ instruction: 0xf896f760 │ │ │ │ + @ instruction: 0xf8d2f760 │ │ │ │ @ instruction: 0x46204631 │ │ │ │ - blx 0xcd65c8 │ │ │ │ + blx 0xcd6550 │ │ │ │ @ instruction: 0xf1222028 │ │ │ │ movwcs pc, #2759 @ 0xac7 @ │ │ │ │ @ instruction: 0xf64a6186 │ │ │ │ vmla.f d22, d16, d0[5] │ │ │ │ @ instruction: 0x61432197 │ │ │ │ smlabtvs r4, r3, r1, r6 │ │ │ │ - blx 0x2d472e │ │ │ │ - bls 0x2ab378 │ │ │ │ - blcs 0x12e860 │ │ │ │ + blx 0x2d46b6 │ │ │ │ + bls 0x2ab300 │ │ │ │ + blcs 0x12e7e8 │ │ │ │ teqphi r9, r0, asr #6 @ p-variant is OBSOLETE │ │ │ │ - blcc 0x16af78 │ │ │ │ + blcc 0x16af00 │ │ │ │ subspl r9, r3, r6, lsl #18 │ │ │ │ @ instruction: 0xf0002b00 │ │ │ │ @ instruction: 0xf5a98082 │ │ │ │ vst4.8 {d21-d24}, [pc :256], r6 │ │ │ │ ldmdacc r0!, {r8, lr} │ │ │ │ - @ instruction: 0xff1cf755 │ │ │ │ + @ instruction: 0xff58f755 │ │ │ │ rsbsle r2, ip, r0, lsl #16 │ │ │ │ cmppcs r0, #78643200 @ p-variant is OBSOLETE @ 0x4b00000 │ │ │ │ orrscs pc, r7, #192, 4 │ │ │ │ ldrbeq r6, [r8], #-2075 @ 0xfffff7e5 │ │ │ │ strtmi sp, [r3], -r6, lsr #8 │ │ │ │ ldmdavs r1, {r1, r4, r6, r9, fp, lr} │ │ │ │ subsmi r9, r1, pc, lsl sl │ │ │ │ @@ -270482,64 +270453,64 @@ │ │ │ │ rsbsmi sp, r3, #29360128 @ 0x1c00000 │ │ │ │ @ instruction: 0xf47f401c │ │ │ │ @ instruction: 0xf415af35 │ │ │ │ @ instruction: 0xf43f4480 │ │ │ │ @ instruction: 0xf06faf31 │ │ │ │ bfi r0, r5, #6, #26 │ │ │ │ movwls r4, #30788 @ 0x7844 │ │ │ │ - @ instruction: 0xffd4f183 │ │ │ │ + @ instruction: 0xffd0f183 │ │ │ │ ldrb r9, [pc, -r7, lsl #22] │ │ │ │ ldc2 0, cr15, [r8, #300]! @ 0x12c │ │ │ │ stmdacs r0, {r0, r2, r9, sl, lr} │ │ │ │ @ instruction: 0x4603d0d3 │ │ │ │ tstcs r1, r4, lsr #4 │ │ │ │ - andcs pc, r4, r6, asr #12 │ │ │ │ + addne pc, r4, r6, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - blx 0xff9d4c7c │ │ │ │ - @ instruction: 0xf75e4628 │ │ │ │ - strtmi pc, [r8], -sp, asr #31 │ │ │ │ + blx 0xff8d4c04 │ │ │ │ + @ instruction: 0xf75f4628 │ │ │ │ + strtmi pc, [r8], -r9, lsl #16 │ │ │ │ stc2 0, cr15, [r8, #300]! @ 0x12c │ │ │ │ strb r4, [r3, r3, lsr #12] │ │ │ │ stmiane r0!, {r0, r5, r6, r9, sl, fp, ip}^ │ │ │ │ @ instruction: 0xf75f4451 │ │ │ │ - stmdacs r0, {r0, r1, r7, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r1, r2, r3, r4, r5, r7, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf649d068 │ │ │ │ vrsra.s64 d22, d20, #64 │ │ │ │ @ instruction: 0xf4152397 │ │ │ │ svclt 0x00145f80 │ │ │ │ andcs r2, r3, #268435456 @ 0x10000000 │ │ │ │ strtmi r6, [r6], #-2078 @ 0xfffff7e2 │ │ │ │ strtmi lr, [r0], -lr, asr #14 │ │ │ │ @ instruction: 0x46594632 │ │ │ │ @ instruction: 0xf7fe9307 │ │ │ │ strmi pc, [r4], -r9, lsr #28 │ │ │ │ @ instruction: 0xf0001c43 │ │ │ │ @ instruction: 0xf6498095 │ │ │ │ vrshr.s64 d22, d20, #64 │ │ │ │ - blls 0x2e1140 │ │ │ │ + blls 0x2e10c8 │ │ │ │ @ instruction: 0xf6496816 │ │ │ │ vmlal.s q11, d16, d0[0] │ │ │ │ ldrbmi r2, [r3, #-663] @ 0xfffffd69 │ │ │ │ ldmdavs r7, {r1, r2, sl, lr} │ │ │ │ @ instruction: 0xf415d056 │ │ │ │ - blx 0xfeef04fc │ │ │ │ + blx 0xfeef0484 │ │ │ │ svclt 0x000cf587 │ │ │ │ andcs r2, r1, #805306368 @ 0x30000000 │ │ │ │ teqcs r2, #1785856 @ 0x1b4000 │ │ │ │ ldmdami ip, {r1, r2, r3, r5, r8, r9, sl, sp, lr, pc} │ │ │ │ - ldc2l 1, cr15, [sl, #-528]! @ 0xfffffdf0 │ │ │ │ + ldc2l 1, cr15, [r6, #-528]! @ 0xfffffdf0 │ │ │ │ @ instruction: 0xf75be779 │ │ │ │ - @ instruction: 0xf5a9fd27 │ │ │ │ + @ instruction: 0xf5a9fd63 │ │ │ │ vst4.8 {d21-d24}, [pc :256], r6 │ │ │ │ ldmdacc r0!, {r8, lr} │ │ │ │ - mrc2 7, 4, pc, cr14, cr5, {2} │ │ │ │ + mrc2 7, 6, pc, cr10, cr5, {2} │ │ │ │ movwls lr, #30584 @ 0x7778 │ │ │ │ - blls 0x229fac │ │ │ │ + blls 0x229f34 │ │ │ │ @ instruction: 0xf75f18e1 │ │ │ │ - msrlt CPSR_f, #4128768 @ 0x3f0000 │ │ │ │ + msrlt CPSR_f, #8060928 @ 0x7b0000 │ │ │ │ adcsvs pc, r4, #76546048 @ 0x4900000 │ │ │ │ addscs pc, r7, #192, 4 │ │ │ │ ldmdavs r6, {r0, r1, r2, r8, r9, fp, ip, pc} │ │ │ │ sbcvs pc, r0, #76546048 @ 0x4900000 │ │ │ │ addscs pc, r7, #192, 4 │ │ │ │ strtmi r4, [r6], #-1363 @ 0xfffffaad │ │ │ │ subsle r6, r4, r1, lsl r8 │ │ │ │ @@ -270552,75 +270523,75 @@ │ │ │ │ @ instruction: 0xe6fd2332 │ │ │ │ ... │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ andeq r0, r0, r0, lsr #1 │ │ │ │ addseq sl, r7, #236, 28 @ 0xec0 │ │ │ │ tstpeq r5, #111 @ p-variant is OBSOLETE @ 0x6f │ │ │ │ stmdals r6, {r1, r3, r4, r5, r8, fp, lr} │ │ │ │ - bcs 0x12e7b4 │ │ │ │ - bcc 0x18fd44 │ │ │ │ - bcs 0x12c7bc │ │ │ │ + bcs 0x12e73c │ │ │ │ + bcc 0x18fccc │ │ │ │ + bcs 0x12c744 │ │ │ │ svcge 0x0048f47f │ │ │ │ movwls r4, #18486 @ 0x4836 │ │ │ │ - ldc2 1, cr15, [r2, #-528]! @ 0xfffffdf0 │ │ │ │ + stc2 1, cr15, [lr, #-528]! @ 0xfffffdf0 │ │ │ │ strb r9, [r1, -r4, lsl #22] │ │ │ │ strbmi r9, [r0], -r5, lsl #22 │ │ │ │ vst1.8 {d20-d22}, [r3 :256], r1 │ │ │ │ movwls r4, #21376 @ 0x5380 │ │ │ │ @ instruction: 0xf19c461a │ │ │ │ - @ instruction: 0x4603fef9 │ │ │ │ + @ instruction: 0x4603fef5 │ │ │ │ @ instruction: 0xf47f1c45 │ │ │ │ @ instruction: 0xf013aef0 │ │ │ │ strmi pc, [r4], -r9, ror #25 │ │ │ │ strtmi fp, [r3], -pc, lsl #7 │ │ │ │ @ instruction: 0xf649e7dc │ │ │ │ vqdmlal.s q11, d16, d0[0] │ │ │ │ ldmdavs fp, {r0, r1, r2, r4, r7, r8, r9, sp} │ │ │ │ - blls 0x284e44 │ │ │ │ + blls 0x284dcc │ │ │ │ vst1.16 {d20-d22}, [r3], r0 │ │ │ │ movwls r4, #21376 @ 0x5380 │ │ │ │ @ instruction: 0x4631461a │ │ │ │ - mcr2 1, 7, pc, cr0, cr12, {4} @ │ │ │ │ + mrc2 1, 6, pc, cr12, cr12, {4} │ │ │ │ mcrrne 6, 0, r4, r1, cr3 │ │ │ │ mrcge 4, 6, APSR_nzcv, cr7, cr15, {3} │ │ │ │ ldc2l 0, cr15, [r0], {19} │ │ │ │ strtmi r4, [r3], -r4, lsl #12 │ │ │ │ stmdbcs r0, {r2, r6, r7, r8, r9, sl, sp, lr, pc} │ │ │ │ - bls 0x28cfac │ │ │ │ + bls 0x28cf34 │ │ │ │ strb r4, [lr, r0, asr #12]! │ │ │ │ movweq pc, #45167 @ 0xb06f @ │ │ │ │ mcrrne 7, 11, lr, r7, cr12 │ │ │ │ @ instruction: 0xf06fd013 │ │ │ │ stccs 3, cr0, [r0, #-84] @ 0xffffffac │ │ │ │ @ instruction: 0x4659d0b6 │ │ │ │ movwls r4, #17968 @ 0x4630 │ │ │ │ - blx 0x3d6818 │ │ │ │ + blx 0x3d67a0 │ │ │ │ str r9, [pc, r4, lsl #22]! │ │ │ │ ldc2 0, cr15, [r6], #76 @ 0x4c │ │ │ │ ldrbmi r4, [r9], -r4, lsl #12 │ │ │ │ @ instruction: 0xf7fe4630 │ │ │ │ strtmi pc, [r3], -r1, lsl #20 │ │ │ │ andls lr, r4, r6, lsr #15 │ │ │ │ - stc2 1, cr15, [r0, #-380] @ 0xfffffe84 │ │ │ │ - blcs 0x57284c │ │ │ │ + ldc2l 1, cr15, [ip], #380 @ 0x17c │ │ │ │ + blcs 0x5727d4 │ │ │ │ stmdals r4, {r0, r2, r5, r6, r7, ip, lr, pc} │ │ │ │ stc2 0, cr15, [r6], #76 @ 0x4c │ │ │ │ strb r4, [r2, r3, lsl #12]! │ │ │ │ - blx 0xff654ec4 │ │ │ │ - bicseq pc, r4, r6, asr #12 │ │ │ │ + blx 0xff554e4c │ │ │ │ + cmppeq r4, r6, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - rscsne pc, r4, r6, asr #12 │ │ │ │ + rsbsne pc, r4, r6, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ vqdmulh.s d20, d0, d5 │ │ │ │ @ instruction: 0xf16852a7 │ │ │ │ - @ instruction: 0xf6f7f979 │ │ │ │ - svclt 0x0000fdbb │ │ │ │ + @ instruction: 0xf6f7f975 │ │ │ │ + svclt 0x0000fdf7 │ │ │ │ andeq r0, r0, r0, lsr #1 │ │ │ │ addseq sl, r7, #236, 28 @ 0xec0 │ │ │ │ - eorseq lr, r3, r8, lsl r9 │ │ │ │ + mlaseq r3, r8, r8, lr │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ mrc 15, 0, r4, cr13, cr13, {1} │ │ │ │ addlt r6, r4, r0, ror pc │ │ │ │ ldmibpl fp!, {r2, r9, sl, lr} │ │ │ │ @@ -270641,258 +270612,258 @@ │ │ │ │ addsmi fp, r4, #8, 30 │ │ │ │ @ instruction: 0xf8d0d1f1 │ │ │ │ @ instruction: 0xf1b88018 │ │ │ │ suble r0, r1, r0, lsl #30 │ │ │ │ @ instruction: 0x63b4f649 │ │ │ │ orrscs pc, r7, #192, 4 │ │ │ │ strtmi r6, [r0], #-2072 @ 0xfffff7e8 │ │ │ │ - mrc2 1, 3, pc, cr2, cr12, {4} │ │ │ │ + mcr2 1, 3, pc, cr14, cr12, {4} @ │ │ │ │ mrrc2 0, 1, pc, r0, cr3 @ │ │ │ │ tstlt r0, #5242880 @ 0x500000 │ │ │ │ - blcs 0x12efe8 │ │ │ │ - blcc 0x18fdfc │ │ │ │ + blcs 0x12ef70 │ │ │ │ + blcc 0x18fd84 │ │ │ │ ldrhlt r5, [r3, #-27]! @ 0xffffffe5 │ │ │ │ andlt r4, r4, r8, lsr #12 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ ldmdami fp, {r4, r5, r6, r7, r8, pc} │ │ │ │ - cdp2 1, 7, cr15, cr12, cr3, {4} │ │ │ │ + cdp2 1, 7, cr15, cr8, cr3, {4} │ │ │ │ ldmdami r9, {r1, r2, r3, r4, r5, r7, r8, r9, sl, sp, lr, pc} │ │ │ │ - stc2l 1, cr15, [lr], #-528 @ 0xfffffdf0 │ │ │ │ + stc2l 1, cr15, [sl], #-528 @ 0xfffffdf0 │ │ │ │ andlt r4, r4, r8, lsr #12 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf1c481f0 │ │ │ │ strmi r0, [r2], -r1, lsl #6 │ │ │ │ strbmi r4, [r1], -r3, asr #8 │ │ │ │ movwls r4, #13856 @ 0x3620 │ │ │ │ @ instruction: 0xf75f2308 │ │ │ │ - @ instruction: 0x4641fed1 │ │ │ │ + strbmi pc, [r1], -sp, lsl #30 @ │ │ │ │ @ instruction: 0xf7fe4620 │ │ │ │ stmdbls r3, {r0, r3, r5, r6, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf7fe4620 │ │ │ │ @ instruction: 0xe7c9fa55 │ │ │ │ - blcs 0x12f054 │ │ │ │ - blcc 0x18fd90 │ │ │ │ + blcs 0x12efdc │ │ │ │ + blcc 0x18fd18 │ │ │ │ @ instruction: 0xb11351bb │ │ │ │ ldreq pc, [r5, #-111] @ 0xffffff91 │ │ │ │ stmdami r4, {r1, r2, r6, r7, r8, r9, sl, sp, lr, pc} │ │ │ │ - mcrr2 1, 8, pc, r4, cr4 @ │ │ │ │ + mcrr2 1, 8, pc, r0, cr4 @ │ │ │ │ @ instruction: 0xf6f7e7f8 │ │ │ │ - svclt 0x0000fd31 │ │ │ │ + svclt 0x0000fd6d │ │ │ │ andeq r0, r0, r0, lsr #1 │ │ │ │ addseq sl, r7, #236, 28 @ 0xec0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec6fb94 │ │ │ │ + bl 0xfec6fb1c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x55c73c │ │ │ │ + blmi 0x55c6c4 │ │ │ │ strmi fp, [r4], -r5, lsr #1 │ │ │ │ smlabbcs r0, ip, r2, r2 │ │ │ │ ldmdavs fp, {r3, r5, r6, r9, sl, lr} │ │ │ │ @ instruction: 0xf04f9323 │ │ │ │ @ instruction: 0xf18b0300 │ │ │ │ - stmdage r1, {r1, r4, r7, r9, sl, fp, sp, lr, pc} │ │ │ │ - @ instruction: 0xff42f16b │ │ │ │ + stmdage r1, {r1, r2, r3, r7, r9, sl, fp, sp, lr, pc} │ │ │ │ + @ instruction: 0xff3ef16b │ │ │ │ strbtmi r2, [r9], -r0, lsl #4 │ │ │ │ @ instruction: 0xf16b4620 │ │ │ │ - @ instruction: 0xf194fe05 │ │ │ │ - @ instruction: 0x4621f93f │ │ │ │ - cdp2 1, 15, cr15, cr4, cr11, {3} │ │ │ │ + @ instruction: 0xf194fe01 │ │ │ │ + @ instruction: 0x4621f93b │ │ │ │ + cdp2 1, 15, cr15, cr0, cr11, {3} │ │ │ │ stmdage r1, {r0, r5, r9, sl, lr} │ │ │ │ - @ instruction: 0xff70f16b │ │ │ │ + @ instruction: 0xff6cf16b │ │ │ │ @ instruction: 0xf16ba801 │ │ │ │ - andcs pc, r1, pc, lsl #30 │ │ │ │ - mcr2 1, 3, pc, cr2, cr3, {4} @ │ │ │ │ + andcs pc, r1, fp, lsl #30 │ │ │ │ + mrc2 1, 2, pc, cr14, cr3, {4} │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec6fbec │ │ │ │ + bl 0xfec6fb74 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - bmi 0x169c954 │ │ │ │ + bmi 0x169c8dc │ │ │ │ movwcs fp, #137 @ 0x89 │ │ │ │ ldmdavs r2, {r2, r9, sl, lr} │ │ │ │ @ instruction: 0xf04f9207 │ │ │ │ stmdavs r2, {r9} │ │ │ │ movwcc lr, #14797 @ 0x39cd │ │ │ │ movwcc lr, #22989 @ 0x59cd │ │ │ │ - blcs 0x2e065c │ │ │ │ + blcs 0x2e05e4 │ │ │ │ ldm pc, {r0, r2, fp, ip, lr, pc}^ @ │ │ │ │ cdppl 0, 2, cr15, cr6, cr3, {0} │ │ │ │ strbeq r3, [r2], #-1028 @ 0xfffffbfc │ │ │ │ movwcs r5, #16388 @ 0x4004 │ │ │ │ ldrmi r9, [r9], -r1, lsl #4 │ │ │ │ stmdage r3, {r0, r9, sp} │ │ │ │ - strtcs pc, [r8], -r5, asr #4 │ │ │ │ + strtne pc, [r8], r5, asr #4 │ │ │ │ strteq pc, [pc], -r0, asr #5 │ │ │ │ @ instruction: 0xf19d9600 │ │ │ │ - stmiavs r3!, {r0, r1, r2, r3, r5, r6, r8, fp, ip, sp, lr, pc} │ │ │ │ + stmiavs r3!, {r0, r1, r3, r5, r6, r8, fp, ip, sp, lr, pc} │ │ │ │ andcs sl, r1, #3, 26 @ 0xc0 │ │ │ │ tstcs r4, r1, lsl #6 │ │ │ │ stmdage r4, {r2, r3, r8, r9, sp} │ │ │ │ @ instruction: 0xf19d9600 │ │ │ │ - bge 0x256fe0 │ │ │ │ + bge 0x256f58 │ │ │ │ strtmi r6, [r9], -r3, ror #17 │ │ │ │ - adccs pc, r4, r6, asr #12 │ │ │ │ + eorcs pc, r4, r6, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xffd8f046 │ │ │ │ @ instruction: 0xf7ff6820 │ │ │ │ stmvs r3, {r0, r2, r4, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ - strbvc pc, [r0, #1609]! @ 0x649 @ │ │ │ │ + strbvc pc, [r0, #-1609]! @ 0xfffff9b7 @ │ │ │ │ streq pc, [lr, #-704]! @ 0xfffffd40 │ │ │ │ - bcs 0x2a03d8 │ │ │ │ + bcs 0x2a0360 │ │ │ │ ldm pc, {r0, r3, r4, r5, fp, ip, lr, pc}^ @ │ │ │ │ mrrcmi 0, 0, pc, r1, cr2 @ │ │ │ │ - blpl 0x1926c10 │ │ │ │ + blpl 0x1926b98 │ │ │ │ stmvs r3, {r1, r2, r4, r6} │ │ │ │ - ldrcs pc, [r8, #-1606]! @ 0xfffff9ba │ │ │ │ + ldrne pc, [r8, #1606]! @ 0x646 │ │ │ │ streq pc, [lr, #-704]! @ 0xfffffd40 │ │ │ │ eorsle r2, r6, r1, lsl #22 │ │ │ │ @ instruction: 0xd12a2b02 │ │ │ │ - addcs pc, r4, #73400320 @ 0x4600000 │ │ │ │ + andcs pc, r4, #73400320 @ 0x4600000 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ stmvs r3, {r3, r4, r6, r7, r8, r9, sl, sp, lr, pc} │ │ │ │ - strcs pc, [ip, #-1606]! @ 0xfffff9ba │ │ │ │ + strne pc, [ip, #1606]! @ 0x646 │ │ │ │ streq pc, [lr, #-704]! @ 0xfffffd40 │ │ │ │ eorle r2, sp, r1, lsl #22 │ │ │ │ tstle ip, r2, lsl #22 │ │ │ │ - subscs pc, r4, #73400320 @ 0x4600000 │ │ │ │ + sbcsne pc, r4, #73400320 @ 0x4600000 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ stmvs r3, {r1, r3, r6, r7, r8, r9, sl, sp, lr, pc} │ │ │ │ - ldrcs pc, [ip, #-1606]! @ 0xfffff9ba │ │ │ │ + ldrne pc, [ip, #1606]! @ 0x646 │ │ │ │ streq pc, [lr, #-704]! @ 0xfffffd40 │ │ │ │ andsle r2, r5, r1, lsl #22 │ │ │ │ tstle lr, r2, lsl #22 │ │ │ │ - addcs pc, ip, #73400320 @ 0x4600000 │ │ │ │ + andcs pc, ip, #73400320 @ 0x4600000 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ @ instruction: 0xf646e7bc │ │ │ │ - vbic.i32 d18, #0 @ 0x00000000 │ │ │ │ + vshl.s64 d17, d16, #0 │ │ │ │ vrshl.s8 d16, d30, d5 │ │ │ │ - vsubhn.i16 d18, q0, q12 │ │ │ │ + vsubhn.i16 d17, q8, q12 │ │ │ │ stmvs r3, {r0, r1, r2, r3, r5, r9, sl} │ │ │ │ vabd.s8 d30, d21, d25 │ │ │ │ - vsubhn.i16 d18, q0, q12 │ │ │ │ + vsubhn.i16 d17, q8, q12 │ │ │ │ str r0, [r4, pc, lsr #12]! │ │ │ │ - subcs pc, ip, #73400320 @ 0x4600000 │ │ │ │ + sbcne pc, ip, #73400320 @ 0x4600000 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ @ instruction: 0xf646e7a8 │ │ │ │ - vmlal.s q9, d0, d0[1] │ │ │ │ + vmlal.s , d16, d0[1] │ │ │ │ str r0, [r3, lr, lsr #4]! │ │ │ │ - addscs pc, r4, #73400320 @ 0x4600000 │ │ │ │ + andscs pc, r4, #73400320 @ 0x4600000 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ @ instruction: 0xf646e79e │ │ │ │ - vmov.i32 q9, #3072 @ 0x00000c00 │ │ │ │ + vrshr.s64 , q6, #64 │ │ │ │ ldr r0, [r9, lr, lsr #4] │ │ │ │ - addscs pc, ip, #73400320 @ 0x4600000 │ │ │ │ + andscs pc, ip, #73400320 @ 0x4600000 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ @ instruction: 0xf646e794 │ │ │ │ - vmvn.i32 q9, #3072 @ 0x00000c00 │ │ │ │ + vrshr.s64 , q14, #64 │ │ │ │ str r0, [pc, lr, lsr #4] │ │ │ │ - rsbscs pc, r4, #73400320 @ 0x4600000 │ │ │ │ + rscsne pc, r4, #73400320 @ 0x4600000 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ @ instruction: 0xf646e78a │ │ │ │ - vmlal.s q9, d0, d0[7] │ │ │ │ + vmlal.s , d16, d0[7] │ │ │ │ str r0, [r5, lr, lsr #4] │ │ │ │ - rsbcs pc, r4, #73400320 @ 0x4600000 │ │ │ │ + rscne pc, r4, #73400320 @ 0x4600000 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ svclt 0x0000e780 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ vst3.32 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec6fd58 │ │ │ │ + bl 0xfec6fce0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf5a00fd8 │ │ │ │ - bmi 0x172d83c │ │ │ │ + bmi 0x172d7c4 │ │ │ │ strmi fp, [r5], -r8, lsl #1 │ │ │ │ ldmdavs r2, {r2, r3, r9, sl, lr} │ │ │ │ @ instruction: 0xf04f9207 │ │ │ │ @ instruction: 0xf8d30200 │ │ │ │ @ instruction: 0xf64b7260 │ │ │ │ vrsra.s64 q9, q0, #64 │ │ │ │ stmdbcs r6, {r0, r1, r2, r4, r7, r8, r9, sp} │ │ │ │ andsle r6, sl, fp, lsl r8 │ │ │ │ @ instruction: 0xdd562900 │ │ │ │ mrrcle 9, 4, r2, sp, cr0 @ │ │ │ │ andsvc pc, r0, #77594624 @ 0x4a00000 │ │ │ │ addscs pc, r7, #192, 4 │ │ │ │ - blcs 0x12fcf0 │ │ │ │ + blcs 0x12fc78 │ │ │ │ @ instruction: 0x4621d15c │ │ │ │ @ instruction: 0xf7294628 │ │ │ │ - @ instruction: 0x2c08fa33 │ │ │ │ + @ instruction: 0x2c08fa6f │ │ │ │ stccs 13, cr13, [fp], {77} @ 0x4d │ │ │ │ strtmi sp, [r8], -ip │ │ │ │ orreq pc, r0, r4, lsl #2 │ │ │ │ @ instruction: 0xf87cf7fc │ │ │ │ @ instruction: 0xf7ff4630 │ │ │ │ - blcs 0x158760 │ │ │ │ + blcs 0x1586e8 │ │ │ │ strcs sp, [r6], -r2, ror #2 │ │ │ │ - blx 0x9d6868 │ │ │ │ + blx 0x18d67f0 │ │ │ │ ldrdcc pc, [r0], #135 @ 0x87 │ │ │ │ strtcc pc, [ip], #-2259 @ 0xfffff72d │ │ │ │ rscle r2, ip, r0, lsl #22 │ │ │ │ mrc2 7, 3, pc, cr10, cr13, {7} │ │ │ │ ldrdcc pc, [r0], #135 @ 0x87 │ │ │ │ strtmi r4, [r0], -r9, lsr #12 │ │ │ │ strtcc pc, [ip], #-2259 @ 0xfffff72d │ │ │ │ stmdacs r0, {r3, r4, r7, r8, r9, sl, lr} │ │ │ │ stmdbge r2, {r0, r5, r6, r7, r8, ip, lr, pc} │ │ │ │ andeq lr, r2, sp, asr #19 │ │ │ │ andeq lr, r4, sp, asr #19 │ │ │ │ @ instruction: 0xf1982004 │ │ │ │ - stmdbge r2, {r0, r3, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdbge r2, {r0, r2, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ andcs r2, r0, #4 │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ @ instruction: 0xf1982302 │ │ │ │ - @ instruction: 0xf641fc9b │ │ │ │ + @ instruction: 0xf641fc97 │ │ │ │ vsubw.s8 q10, q8, d20 │ │ │ │ @ instruction: 0x46300395 │ │ │ │ @ instruction: 0xf18c681f │ │ │ │ - @ instruction: 0x4623fc7b │ │ │ │ + @ instruction: 0x4623fc77 │ │ │ │ mrscs r9, (UNDEF: 1) │ │ │ │ @ instruction: 0xf6464638 │ │ │ │ - vmvn.i32 d19, #0 @ 0x00000000 │ │ │ │ + vrshr.s64 d18, d16, #64 │ │ │ │ andls r0, r1, #-536870910 @ 0xe0000002 │ │ │ │ - andcc pc, r4, #73400320 @ 0x4600000 │ │ │ │ + addcs pc, r4, #73400320 @ 0x4600000 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - @ instruction: 0xff0af19c │ │ │ │ - blcs 0x152b1c │ │ │ │ + @ instruction: 0xff06f19c │ │ │ │ + blcs 0x152aa4 │ │ │ │ @ instruction: 0x4626d134 │ │ │ │ - @ instruction: 0xf9e4f729 │ │ │ │ + blx 0x95686c │ │ │ │ stccs 7, cr14, [r2], {179} @ 0xb3 │ │ │ │ @ instruction: 0xe7bdddb1 │ │ │ │ teqle r8, r0, lsl #22 │ │ │ │ @ instruction: 0xf7292641 │ │ │ │ - sbfx pc, fp, #19, #11 │ │ │ │ + @ instruction: 0xe7aafa17 │ │ │ │ movtvs pc, #49739 @ 0xc24b @ │ │ │ │ orrscs pc, r7, #192, 4 │ │ │ │ - blcs 0x13accc │ │ │ │ + blcs 0x13ac54 │ │ │ │ @ instruction: 0xf64bd09b │ │ │ │ vorr.i32 q9, #0 @ 0x00000000 │ │ │ │ ldmdavs fp, {r0, r1, r2, r4, r7, r8, r9, sp} │ │ │ │ ldrle r0, [r4, #1050] @ 0x41a │ │ │ │ @ instruction: 0x46224633 │ │ │ │ @ instruction: 0xf6464629 │ │ │ │ - vmla.i d18, d16, d0[3] │ │ │ │ + vmla.i d18, d0, d0[3] │ │ │ │ @ instruction: 0xf04b002e │ │ │ │ @ instruction: 0xe78afaf3 │ │ │ │ movtvs pc, #49739 @ 0xc24b @ │ │ │ │ orrscs pc, r7, #192, 4 │ │ │ │ - blcs 0x13acfc │ │ │ │ + blcs 0x13ac84 │ │ │ │ @ instruction: 0xf64bd095 │ │ │ │ vorr.i32 q9, #0 @ 0x00000000 │ │ │ │ ldmdavs fp, {r0, r1, r2, r4, r7, r8, r9, sp} │ │ │ │ strle r0, [lr, #1051] @ 0x41b │ │ │ │ strb r4, [r5, r6, lsr #12]! │ │ │ │ vmax.s8 d20, d11, d14 │ │ │ │ vqdmlal.s q11, d0, d0[3] │ │ │ │ ldmdahi fp, {r0, r1, r2, r4, r7, r8, r9, sp} │ │ │ │ bicsle r2, r6, r0, lsl #22 │ │ │ │ strtmi r4, [r8], -r1, lsr #12 │ │ │ │ - @ instruction: 0xf9a6f729 │ │ │ │ + @ instruction: 0xf9e2f729 │ │ │ │ @ instruction: 0x2641e775 │ │ │ │ svclt 0x0000e7f1 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ stcle 8, cr2, [r9, #-0] │ │ │ │ stcle 8, cr2, [r6], {64} @ 0x40 │ │ │ │ @ instruction: 0x03bcf24b │ │ │ │ orrseq pc, r4, #192, 4 │ │ │ │ @@ -270910,36 +270881,36 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ ldreq pc, [ip, #587]! @ 0x24b │ │ │ │ ldreq pc, [r4, #704] @ 0x2c0 │ │ │ │ ldrsbls pc, [r0], #-143 @ 0xffffff71 @ │ │ │ │ strmi r4, [lr], -r7, lsl #12 │ │ │ │ - beq 0x195438 │ │ │ │ + beq 0x1953c0 │ │ │ │ stmdaeq r1, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ andvs r2, r3, r0, lsl #6 │ │ │ │ - bl 0x270e3c │ │ │ │ + bl 0x270dc4 │ │ │ │ @ instruction: 0xf815010a │ │ │ │ ldrtmi r4, [r0], -r1, lsl #30 │ │ │ │ - ldccs 12, cr3, [pc], #-4 @ 0x118d38 │ │ │ │ + ldccs 12, cr3, [pc], #-4 @ 0x118cc0 │ │ │ │ @ instruction: 0xf16bd80c │ │ │ │ - ldrdne pc, [r2, #-223]! @ 0xffffff21 │ │ │ │ - ldreq pc, [pc], #-4 @ 0x118d48 │ │ │ │ + ldrdne pc, [r2, #-219]! @ 0xffffff25 │ │ │ │ + ldreq pc, [pc], #-4 @ 0x118cd0 │ │ │ │ @ instruction: 0xf857b130 │ │ │ │ - blx 0x324dd8 │ │ │ │ + blx 0x324d60 │ │ │ │ msrmi CPSR_xc, #4, 8 @ 0x4000000 │ │ │ │ eorcc pc, r2, r7, asr #16 │ │ │ │ mvnle r4, sp, asr #10 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x87f0e8bd │ │ │ │ ldrsheq fp, [r4], ip │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec6ff78 │ │ │ │ + bl 0xfec6ff00 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r4, r8, ror #31 │ │ │ │ @ instruction: 0x46044a11 │ │ │ │ movwcs sl, #2049 @ 0x801 │ │ │ │ andls r6, r3, #1179648 @ 0x120000 │ │ │ │ andeq pc, r0, #79 @ 0x4f │ │ │ │ movwcc lr, #6605 @ 0x19cd │ │ │ │ @@ -270951,37 +270922,37 @@ │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r4, r9, lsl #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0xf19dbd10 │ │ │ │ - svclt 0x0000f819 │ │ │ │ + svclt 0x0000f815 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ ldrvc pc, [r0, #-1610] @ 0xfffff9b6 │ │ │ │ ldrcs pc, [r7, #704] @ 0x2c0 │ │ │ │ strmi r4, [r9], r7, lsl #12 │ │ │ │ stmdaeq r0, {r0, r2, r8, ip, sp, lr, pc}^ │ │ │ │ strcs r4, [r1], -ip, lsr #12 │ │ │ │ - ldc2 1, cr15, [r0, #-428] @ 0xfffffe54 │ │ │ │ + stc2 1, cr15, [ip, #-428] @ 0xfffffe54 │ │ │ │ strbmi lr, [r4, #-1] │ │ │ │ - blne 0x1a0ce48 │ │ │ │ + blne 0x1a0cdd0 │ │ │ │ svcne 0x0001f814 │ │ │ │ andseq pc, pc, #3 │ │ │ │ cmpne fp, r8, asr #28 │ │ │ │ - blx 0x2a2f08 │ │ │ │ + blx 0x2a2e90 │ │ │ │ ldmle r2!, {r1, r9, ip, sp, lr, pc}^ │ │ │ │ eorcc pc, r3, r9, asr r8 @ │ │ │ │ rscle r4, lr, sl, lsl r2 │ │ │ │ @ instruction: 0xf16b4638 │ │ │ │ - strbmi pc, [r4, #-3365] @ 0xfffff2db @ │ │ │ │ + strbmi pc, [r4, #-3361] @ 0xfffff2df @ │ │ │ │ andcs sp, r0, fp, ror #3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ svclt 0x000083f8 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ @@ -270990,25 +270961,25 @@ │ │ │ │ cdpeq 8, 11, cr15, cr8, cr12, {6} │ │ │ │ sbclt r4, sl, ip, lsl #23 │ │ │ │ strmi r4, [lr], -r7, lsl #12 │ │ │ │ tstcs r0, r4, lsl r6 │ │ │ │ stmdage r9, {r7, r9, sp} │ │ │ │ movtls r6, #38939 @ 0x981b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ - ldc 1, cr15, [r8], #-556 @ 0xfffffdd4 │ │ │ │ + ldc 1, cr15, [r4], #-556 @ 0xfffffdd4 │ │ │ │ smlabbcs r0, r0, r2, r2 │ │ │ │ @ instruction: 0xf18ba829 │ │ │ │ - @ instruction: 0xf64bec34 │ │ │ │ + @ instruction: 0xf64bec30 │ │ │ │ vrsra.s64 q9, q0, #64 │ │ │ │ ldmdavs sl, {r0, r1, r2, r4, r7, r8, r9, sp} │ │ │ │ teqppl r6, #700448768 @ p-variant is OBSOLETE @ 0x29c00000 │ │ │ │ @ instruction: 0xf8d33b30 │ │ │ │ movwls r3, #8848 @ 0x2290 │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ - bcs 0x125aa0 │ │ │ │ + bcs 0x125a28 │ │ │ │ @ instruction: 0xf64bd170 │ │ │ │ vorr.i32 q9, #0 @ 0x00000000 │ │ │ │ movwcs r2, #1431 @ 0x597 │ │ │ │ stmdavs fp!, {r0, r1, r5, sp, lr} │ │ │ │ strbtle r0, [r1], #-792 @ 0xfffffce8 │ │ │ │ ldceq 8, cr6, [sl], {227} @ 0xe3 │ │ │ │ rscvs fp, r3, fp, lsl r2 │ │ │ │ @@ -271018,146 +270989,146 @@ │ │ │ │ movweq r0, #13061 @ 0x3305 │ │ │ │ @ instruction: 0x61236923 │ │ │ │ @ instruction: 0xf5a73404 │ │ │ │ @ instruction: 0x46315036 │ │ │ │ ldmdacc r0!, {r7, r8, r9, sp} │ │ │ │ andcs r9, r0, #0, 6 │ │ │ │ @ instruction: 0xf7284623 │ │ │ │ - stmdavs fp!, {r0, r2, r4, r5, r6, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdavs fp!, {r0, r4, r5, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ vst1.8 {d4-d6}, [r3], r6 │ │ │ │ ldmiblt r8, {r8, r9, sp} │ │ │ │ - blmi 0x1b07dac │ │ │ │ - blls 0x1372f4c │ │ │ │ + blmi 0x1b07d34 │ │ │ │ + blls 0x1372ed4 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ @ instruction: 0xf0400300 │ │ │ │ strhlt r8, [sl], #-6 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0x87f0e8bd │ │ │ │ ldmcc pc!, {r8, ip, sp, lr, pc}^ @ │ │ │ │ @ instruction: 0xf64a2214 │ │ │ │ vorr.i32 d23, #0 @ 0x00000000 │ │ │ │ - blx 0x1a2572 │ │ │ │ + blx 0x1a24fa │ │ │ │ mrrcvs 2, 0, r5, r2, cr8 │ │ │ │ - bcs 0x1476a8 │ │ │ │ + bcs 0x147630 │ │ │ │ @ instruction: 0xf1a6d13f │ │ │ │ - blcs 0x199b74 │ │ │ │ + blcs 0x199afc │ │ │ │ @ instruction: 0x2e1cd90c │ │ │ │ @ instruction: 0xf64fd806 │ │ │ │ @ instruction: 0xf6ce73ff │ │ │ │ teqmi r3, r9, ror r3 │ │ │ │ ldrble r0, [r2, #2009] @ 0x7d9 │ │ │ │ @ instruction: 0x46384631 │ │ │ │ mcr2 7, 0, pc, cr8, cr15, {7} @ │ │ │ │ - mcr2 1, 4, pc, cr0, cr3, {4} @ │ │ │ │ + mrc2 1, 3, pc, cr12, cr3, {4} │ │ │ │ @ instruction: 0xf16b2113 │ │ │ │ - @ instruction: 0xe7c8fc35 │ │ │ │ + @ instruction: 0xe7c8fc31 │ │ │ │ @ instruction: 0xf00aa929 │ │ │ │ strb pc, [r4, sp, ror #23] @ │ │ │ │ andls sl, r3, #671744 @ 0xa4000 │ │ │ │ - blx 0xffb54f86 │ │ │ │ - bcs 0x13f76c │ │ │ │ + blx 0xffb54f0e │ │ │ │ + bcs 0x13f6f4 │ │ │ │ ldrsb sp, [ip], -sp @ │ │ │ │ stcne 2, cr2, [r1, #-512]! @ 0xfffffe00 │ │ │ │ @ instruction: 0xf6f7a829 │ │ │ │ - ldr lr, [r7, r8, lsl #18] │ │ │ │ + ldr lr, [r7, r4, asr #18] │ │ │ │ movtvs pc, #41547 @ 0xa24b @ │ │ │ │ orrscs pc, r7, #192, 4 │ │ │ │ ldrbcs pc, [r0, #-1611] @ 0xfffff9b5 @ │ │ │ │ ldrcs pc, [r7, #704] @ 0x2c0 │ │ │ │ - blcs 0x13aff0 │ │ │ │ + blcs 0x13af78 │ │ │ │ stmdavs fp!, {r0, r1, r2, r7, ip, lr, pc} │ │ │ │ strle r0, [r4, #1051] @ 0x41b │ │ │ │ @ instruction: 0x46394632 │ │ │ │ - eorscc pc, ip, r6, asr #12 │ │ │ │ + adcscs pc, ip, r6, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf966f04b │ │ │ │ - bcs 0x192d8c │ │ │ │ + bcs 0x192d14 │ │ │ │ andcc sp, r1, #157 @ 0x9d │ │ │ │ tstcs r4, #200 @ 0xc8 │ │ │ │ stmdbge r7, {r0, r2, r4, r5, r9, fp, lr} │ │ │ │ - blx 0x202fd6 │ │ │ │ + blx 0x202f5e │ │ │ │ movwls pc, #13064 @ 0x3308 @ │ │ │ │ stmdbeq r3, {r1, r8, r9, fp, sp, lr, pc} │ │ │ │ @ instruction: 0x2010f8d9 │ │ │ │ @ instruction: 0xf8d99208 │ │ │ │ andls r2, r7, #12 │ │ │ │ @ instruction: 0xff02f7ff │ │ │ │ strtmi r9, [fp], #-2819 @ 0xfffff4fd │ │ │ │ @ instruction: 0x005a6c9b │ │ │ │ cdpcs 4, 0, cr13, cr0, cr10, {0} │ │ │ │ @ instruction: 0x4631bfd8 │ │ │ │ cdpcs 13, 4, cr13, cr0, cr3, {0} │ │ │ │ smlalbtcs fp, r1, ip, pc @ │ │ │ │ stmdage r9, {r0, r3, r5, r7, r8, sl, fp, ip, lr} │ │ │ │ - mcrr2 1, 6, pc, r0, cr11 @ │ │ │ │ + ldc2 1, cr15, [ip], #-428 @ 0xfffffe54 │ │ │ │ stmdage r5, {r1, r8, fp, ip, pc} │ │ │ │ movwpl pc, #38145 @ 0x9501 @ │ │ │ │ movwls r3, #13064 @ 0x3308 │ │ │ │ @ instruction: 0xf7ff4619 │ │ │ │ stmdbls r2, {r0, r1, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ movwpl pc, #1281 @ 0x501 @ │ │ │ │ tstppl fp, r1, lsl #10 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0x3108469a │ │ │ │ movtcs pc, #35027 @ 0x88d3 @ │ │ │ │ stmdblt r2, {r0, r1, r8, r9, fp, ip, pc} │ │ │ │ - bge 0x36a878 │ │ │ │ + bge 0x36a800 │ │ │ │ @ instruction: 0xf16b4618 │ │ │ │ - tstpcs r4, #38144 @ p-variant is OBSOLETE @ 0x9500 │ │ │ │ + tstpcs r4, #37120 @ p-variant is OBSOLETE @ 0x9100 │ │ │ │ @ instruction: 0xf8ca2200 │ │ │ │ - blx 0x1e1d46 │ │ │ │ + blx 0x1e1cce │ │ │ │ ldcvs 3, cr5, [fp], {8} │ │ │ │ - strle r0, [pc, #-1883] @ 0x1188d1 │ │ │ │ + strle r0, [pc, #-1883] @ 0x118859 │ │ │ │ strtmi sl, [r2], -r5, lsl #22 │ │ │ │ ldrtmi r4, [r0], -r9, asr #12 │ │ │ │ @ instruction: 0xf77f9700 │ │ │ │ - tstpcs r4, #184320 @ p-variant is OBSOLETE @ 0x2d000 │ │ │ │ + tstpcs r4, #430080 @ p-variant is OBSOLETE @ 0x69000 │ │ │ │ strpl pc, [r8, #-2819] @ 0xfffff4fd │ │ │ │ - blcs 0x1342f0 │ │ │ │ + blcs 0x134278 │ │ │ │ movwcs fp, #4028 @ 0xfbc │ │ │ │ strb r6, [r8, -fp, ror #8] │ │ │ │ - bge 0x26a93c │ │ │ │ + bge 0x26a8c4 │ │ │ │ ldrtmi r4, [r0], -r9, asr #12 │ │ │ │ - @ instruction: 0xf9c6f77f │ │ │ │ + blx 0x1d6ddc │ │ │ │ @ instruction: 0xf19ce7ef │ │ │ │ - andcs pc, r0, sp, asr #29 │ │ │ │ - msrne CPSR_f, #81788928 @ 0x4e00000 │ │ │ │ + andcs pc, r0, r9, asr #29 │ │ │ │ + @ instruction: 0x03a8f64e │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - msrcc (UNDEF: 100), r6 │ │ │ │ + mvncs pc, r6, asr #12 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ rscvc pc, lr, #1325400064 @ 0x4f000000 │ │ │ │ @ instruction: 0xf1309000 │ │ │ │ svclt 0x0000fa85 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ addseq sl, r7, #84, 30 @ 0x150 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec7028c │ │ │ │ + bl 0xfec70214 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [fp], -r8, ror #31 │ │ │ │ - bmi 0x5052ac │ │ │ │ + bmi 0x505234 │ │ │ │ ldmdavs r2, {r0, r8, fp, sp, pc} │ │ │ │ @ instruction: 0xf04f9203 │ │ │ │ ldmib r3, {r9}^ │ │ │ │ stmib sp, {r9, ip, sp}^ │ │ │ │ @ instruction: 0xf7ff3201 │ │ │ │ - blmi 0x398aec │ │ │ │ - blls 0x1f311c │ │ │ │ + blmi 0x398a74 │ │ │ │ + blls 0x1f30a4 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 57) │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ stclt 14, cr0, [r0, #-0] │ │ │ │ - mrc2 1, 4, pc, cr2, cr12, {4} │ │ │ │ + mcr2 1, 4, pc, cr14, cr12, {4} @ │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec702e0 │ │ │ │ + bl 0xfec70268 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r4, r8, ror #31 │ │ │ │ @ instruction: 0x46044a10 │ │ │ │ movwcs sl, #2049 @ 0x801 │ │ │ │ andls r6, r3, #1179648 @ 0x120000 │ │ │ │ andeq pc, r0, #79 @ 0x4f │ │ │ │ movwcc lr, #6605 @ 0x19cd │ │ │ │ @@ -271168,18 +271139,18 @@ │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r4, r9, lsl #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0xf19cbd10 │ │ │ │ - svclt 0x0000fe67 │ │ │ │ + svclt 0x0000fe63 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec70338 │ │ │ │ + bl 0xfec702c0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [fp], -r8, ror #31 │ │ │ │ @ instruction: 0xf8dfb085 │ │ │ │ stmdbge r1, {r2, r6, lr, pc} │ │ │ │ ldmdavs fp, {r9, sp} │ │ │ │ ldrdgt pc, [r0], -ip │ │ │ │ andgt pc, ip, sp, asr #17 │ │ │ │ @@ -271191,33 +271162,33 @@ │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r5, r9, lsl #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0xf19cbd00 │ │ │ │ - svclt 0x0000fe39 │ │ │ │ + svclt 0x0000fe35 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec70394 │ │ │ │ + bl 0xfec7031c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - bmi 0x85cf5c │ │ │ │ - blmi 0x885428 │ │ │ │ + bmi 0x85cee4 │ │ │ │ + blmi 0x8853b0 │ │ │ │ svceq 0x0070ee1d │ │ │ │ eorls r6, r1, #1179648 @ 0x120000 │ │ │ │ andeq pc, r0, #79 @ 0x4f │ │ │ │ ldrbtmi r2, [fp], #-256 @ 0xffffff00 │ │ │ │ addcs r6, r0, #1769472 @ 0x1b0000 │ │ │ │ stmdage r1, {r0, r1, r6, r7, fp, ip, lr} │ │ │ │ addsmi pc, r0, #13828096 @ 0xd30000 │ │ │ │ - b 0xfe3d57ec │ │ │ │ + b 0xfe2d5774 │ │ │ │ @ instruction: 0xf16ba801 │ │ │ │ - andcs pc, r0, #60416 @ 0xec00 │ │ │ │ + andcs pc, r0, #56320 @ 0xdc00 │ │ │ │ andcs sl, r2, r1, lsl #18 │ │ │ │ - blx 0xff95577c │ │ │ │ + blx 0xff855704 │ │ │ │ movwpl pc, #54532 @ 0xd504 @ │ │ │ │ andcs r3, r1, #12, 6 @ 0x30000000 │ │ │ │ svchi 0x005bf3bf │ │ │ │ svceq 0x0000e853 │ │ │ │ tstcs r0, r3, asr #16 │ │ │ │ mvnsle r2, r0, lsl #18 │ │ │ │ svchi 0x005bf3bf │ │ │ │ @@ -271225,43 +271196,43 @@ │ │ │ │ subsmi r9, sl, r1, lsr #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ eorlt sp, r2, r8, lsl #2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - ldc2l 1, cr15, [r4, #624]! @ 0x270 │ │ │ │ + ldc2l 1, cr15, [r0, #624]! @ 0x270 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ - rsbseq r6, pc, lr, asr #25 │ │ │ │ + rsbseq r6, pc, r6, asr #26 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec70420 │ │ │ │ + bl 0xfec703a8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ mcrrmi 15, 5, r0, r7, cr8 │ │ │ │ - blmi 0x13054c4 │ │ │ │ + blmi 0x130544c │ │ │ │ svcvs 0x0070ee1d │ │ │ │ strtls r6, [r5], #-2084 @ 0xfffff7dc │ │ │ │ streq pc, [r0], #-79 @ 0xffffffb1 │ │ │ │ ldrbtmi r4, [fp], #-1549 @ 0xfffff9f3 │ │ │ │ @ instruction: 0x4604681b │ │ │ │ @ instruction: 0xf8d358f3 │ │ │ │ @ instruction: 0xb1426290 │ │ │ │ tstppl r9, r6, lsl #10 @ p-variant is OBSOLETE │ │ │ │ tstcc r8, r0, lsl r6 │ │ │ │ movwls r2, #12928 @ 0x3280 │ │ │ │ - svc 0x0092f6f6 │ │ │ │ + svc 0x00cef6f6 │ │ │ │ vstrcs d9, [r0, #-12] │ │ │ │ @ instruction: 0xf8d3d03a │ │ │ │ addcs r3, r0, #144, 4 │ │ │ │ stmdage r5, {r8, sp} │ │ │ │ @ instruction: 0xf18b9303 │ │ │ │ - stmdage r5, {r2, r4, r5, r9, fp, sp, lr, pc} │ │ │ │ - blx 0xffa55820 │ │ │ │ + stmdage r5, {r4, r5, r9, fp, sp, lr, pc} │ │ │ │ + blx 0xff9557a8 │ │ │ │ stmdbge r5, {r9, sp} │ │ │ │ @ instruction: 0xf16b2002 │ │ │ │ - blls 0x217ca4 │ │ │ │ + blls 0x217c1c │ │ │ │ vsubl.u q1, d15, d1 │ │ │ │ @ instruction: 0xf5038f5b │ │ │ │ movwcc r5, #49933 @ 0xc30d │ │ │ │ svceq 0x0000e853 │ │ │ │ tstcs r0, r3, asr #16 │ │ │ │ mvnsle r2, r0, lsl #18 │ │ │ │ svchi 0x005bf3bf │ │ │ │ @@ -271270,110 +271241,110 @@ │ │ │ │ strpl pc, [r9], -r6, lsl #10 │ │ │ │ eorle r3, r9, r8, lsl #12 │ │ │ │ eorle r2, lr, r2, lsl #24 │ │ │ │ teqle ip, r0, lsl #24 │ │ │ │ strpl pc, [r9], -r6, lsl #10 │ │ │ │ strcc r4, [r8], -sl, lsr #12 │ │ │ │ @ instruction: 0x46304631 │ │ │ │ - blx 0x1155872 │ │ │ │ + blx 0x10557fa │ │ │ │ ldrtmi r2, [r0], -r9, lsl #2 │ │ │ │ - blx 0xffe55878 │ │ │ │ + blx 0xffd55800 │ │ │ │ @ instruction: 0x46302113 │ │ │ │ - blx 0xffd55880 │ │ │ │ - blmi 0x7e12d8 │ │ │ │ - blls 0xa73344 │ │ │ │ + blx 0xffc55808 │ │ │ │ + blmi 0x7e1260 │ │ │ │ + blls 0xa732cc │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ @ instruction: 0xd12d0300 │ │ │ │ tstcs r0, r6, lsr #32 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x4621bd70 │ │ │ │ @ instruction: 0xf16b4630 │ │ │ │ - strcc pc, [r1], #-2781 @ 0xfffff523 │ │ │ │ + strcc pc, [r1], #-2777 @ 0xfffff527 │ │ │ │ rscle r2, r1, r2, asr #24 │ │ │ │ strtmi r4, [r8], -r1, lsr #12 │ │ │ │ - blx 0x558b4 │ │ │ │ + blx 0xfff5583c │ │ │ │ rscsle r2, r6, r0, lsl #16 │ │ │ │ @ instruction: 0xf506e7f1 │ │ │ │ addcs r5, r0, #9 │ │ │ │ andcc r4, r8, r9, lsr #12 │ │ │ │ strpl pc, [r9], -r6, lsl #10 │ │ │ │ - svc 0x002ef6f6 │ │ │ │ + svc 0x006af6f6 │ │ │ │ strb r3, [pc, r8, lsl #12] │ │ │ │ rsbsmi pc, lr, pc, asr #8 │ │ │ │ rscsvc pc, pc, pc, asr #13 │ │ │ │ @ instruction: 0xf646e7d3 │ │ │ │ - vmla.f d19, d0, d0[5] │ │ │ │ - blmi 0x2597f0 │ │ │ │ + vmla.f d18, d16, d0[5] │ │ │ │ + blmi 0x259778 │ │ │ │ andls r2, r0, fp, ror #5 │ │ │ │ @ instruction: 0xf922f130 │ │ │ │ - ldc2l 1, cr15, [sl, #-624] @ 0xfffffd90 │ │ │ │ + ldc2l 1, cr15, [r6, #-624] @ 0xfffffd90 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ - rsbseq r6, pc, r2, asr #24 │ │ │ │ - eorseq lr, r3, r8, lsr r9 │ │ │ │ + ldrhteq r6, [pc], #-202 │ │ │ │ + ldrhteq lr, [r3], -r8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfec70558 │ │ │ │ + bl 0xfec704e0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x41d340 │ │ │ │ + blmi 0x41d2c8 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ addcs r4, r0, #1048576 @ 0x100000 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ andcc pc, r3, ip, asr r8 @ │ │ │ │ addseq pc, r0, #13828096 @ 0xd30000 │ │ │ │ andpl pc, r9, r0, lsl #10 │ │ │ │ @ instruction: 0xf6f63008 │ │ │ │ - andcs lr, r0, r0, lsl #30 │ │ │ │ + andcs lr, r0, ip, lsr pc │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ stclt 14, cr0, [r8, #-0] │ │ │ │ - rsbseq r6, pc, r4, lsl fp @ │ │ │ │ + rsbseq r6, pc, ip, lsl #23 │ │ │ │ vnmls.f64 d4, d13, d10 │ │ │ │ ldrbtmi r2, [fp], #-3952 @ 0xfffff090 │ │ │ │ ldmpl r3, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ addscc pc, r0, #13828096 @ 0xd30000 │ │ │ │ movwpl pc, #1283 @ 0x503 @ │ │ │ │ cmppcs r0, #13828096 @ p-variant is OBSOLETE @ 0xd30000 │ │ │ │ cmppcc r8, #13828096 @ p-variant is OBSOLETE @ 0xd30000 │ │ │ │ addsmi r1, r8, #128, 20 @ 0x80000 │ │ │ │ andcs fp, r0, ip, lsr #30 │ │ │ │ andcs r2, r0, #1 │ │ │ │ ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ - rsbseq r6, pc, r2, ror #21 │ │ │ │ + rsbseq r6, pc, sl, asr fp @ │ │ │ │ vnmls.f64 d4, d13, d13 │ │ │ │ ldrbtmi r2, [fp], #-3952 @ 0xfffff090 │ │ │ │ ldmpl r3, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ addscs pc, r0, #13828096 @ 0xd30000 │ │ │ │ andpl pc, r0, #8388608 @ 0x800000 │ │ │ │ cmppcc r8, #13762560 @ p-variant is OBSOLETE @ 0xd20000 │ │ │ │ @ instruction: 0xf8d2b14b │ │ │ │ - bne 0xfe122124 │ │ │ │ + bne 0xfe1220ac │ │ │ │ svclt 0x00944283 │ │ │ │ andcs r2, r1, r0 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ andcs r4, r2, r0, ror r7 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ svclt 0x00004770 │ │ │ │ - ldrhteq r6, [pc], #-162 │ │ │ │ + rsbseq r6, pc, sl, lsr #22 │ │ │ │ tsteq fp, fp, asr #16 │ │ │ │ - blmi 0x40e850 │ │ │ │ + blmi 0x40e7d8 │ │ │ │ svccs 0x0070ee1d │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ @ instruction: 0xf8d358d3 │ │ │ │ @ instruction: 0xf5033290 │ │ │ │ @ instruction: 0xf8d35300 │ │ │ │ @ instruction: 0xb12a2358 │ │ │ │ cmppcc r0, #13828096 @ p-variant is OBSOLETE @ 0xd30000 │ │ │ │ addmi r1, sl, #790528 @ 0xc1000 │ │ │ │ ldmne r0, {r3, r4, r7, r8, r9, sl, fp, ip, sp, pc}^ │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ - rsbseq r6, pc, r0, ror sl @ │ │ │ │ + rsbseq r6, pc, r8, ror #21 │ │ │ │ mrc 4, 0, fp, cr13, cr0, {0} │ │ │ │ - blmi 0x865200 │ │ │ │ + blmi 0x865188 │ │ │ │ ldrsbtgt pc, [r4], #-143 @ 0xffffff71 @ │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ @ instruction: 0xf8d358d3 │ │ │ │ @ instruction: 0xf5033290 │ │ │ │ @ instruction: 0xf8d35300 │ │ │ │ andvs r4, r4, r0, asr r3 │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @@ -271395,28 +271366,28 @@ │ │ │ │ andcs r4, r2, #112, 14 @ 0x1c00000 │ │ │ │ ldclt 0, cr6, [r0], {66} @ 0x42 │ │ │ │ cmppcc r8, #13828096 @ p-variant is OBSOLETE @ 0xd30000 │ │ │ │ andcs r6, r0, r3, lsl #1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ - rsbseq r6, pc, r8, lsr sl @ │ │ │ │ - rsbseq r6, pc, r4, lsr #20 │ │ │ │ + ldrhteq r6, [pc], #-160 │ │ │ │ + @ instruction: 0x007f6a9c │ │ │ │ mrc 4, 0, fp, cr13, cr0, {0} │ │ │ │ - blmi 0x78d284 │ │ │ │ + blmi 0x78d20c │ │ │ │ ldrbtmi r6, [fp], #-2890 @ 0xfffff4b6 │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ @ instruction: 0xf8d33003 │ │ │ │ @ instruction: 0xf5033290 │ │ │ │ @ instruction: 0xf8d35300 │ │ │ │ @ instruction: 0xf8d34350 │ │ │ │ - blne 0x59e240 │ │ │ │ + blne 0x59e1c8 │ │ │ │ ldmdale fp, {r0, r4, r7, r9, lr} │ │ │ │ - bcs 0x1735f0 │ │ │ │ - bcs 0x1cf934 │ │ │ │ + bcs 0x173578 │ │ │ │ + bcs 0x1cf8bc │ │ │ │ @ instruction: 0xf06fbf18 │ │ │ │ tstle r6, r5, lsl r0 │ │ │ │ ldrmi r2, [r1], -r0, lsl #4 │ │ │ │ @ instruction: 0xf8c32000 │ │ │ │ @ instruction: 0xf8c31350 │ │ │ │ ldclt 3, cr2, [r0], {88} @ 0x58 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @@ -271424,22 +271395,22 @@ │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ @ instruction: 0xf5b26882 │ │ │ │ movwle r6, #20224 @ 0x4f00 │ │ │ │ strb r6, [sp, r1, lsl #16]! │ │ │ │ rscscc pc, pc, pc, asr #32 │ │ │ │ @ instruction: 0xf06fe7ef │ │ │ │ strb r0, [ip, fp]! │ │ │ │ - ldrhteq r6, [pc], #-150 │ │ │ │ + rsbseq r6, pc, lr, lsr #20 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec70734 │ │ │ │ + bl 0xfec706bc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmdavs fp, {r3, r5, r6, r7, r8, r9, sl, fp} │ │ │ │ @ instruction: 0xf8d1b082 │ │ │ │ - blcs 0x149564 │ │ │ │ - blcs 0x1150960 │ │ │ │ + blcs 0x1494ec │ │ │ │ + blcs 0x11508e8 │ │ │ │ vfma.f32 , , │ │ │ │ vrshr.s64 d16, d28, #64 │ │ │ │ ldclpl 2, cr0, [r3], {148} @ 0x94 │ │ │ │ addeq pc, r0, #60 @ 0x3c │ │ │ │ @ instruction: 0xf11cd011 │ │ │ │ andle r0, lr, r6, lsl #30 │ │ │ │ str lr, [r3], #-2513 @ 0xfffff62f │ │ │ │ @@ -271452,15 +271423,15 @@ │ │ │ │ andcs r2, r0, #67108865 @ 0x4000001 │ │ │ │ str lr, [r3], #-2513 @ 0xfffff62f │ │ │ │ @ instruction: 0x46114616 │ │ │ │ ldceq 6, cr4, [r2], {21} │ │ │ │ stc2 10, cr15, [ip], {15} @ │ │ │ │ movwcs r6, #3 │ │ │ │ andgt pc, r8, r0, asr #17 │ │ │ │ - bcs 0x2716a8 │ │ │ │ + bcs 0x271630 │ │ │ │ ldm pc, {r0, r5, r6, fp, ip, lr, pc}^ @ │ │ │ │ movweq pc, #12290 @ 0x3002 @ │ │ │ │ ldrcs r0, [r8], -r3, lsl #28 │ │ │ │ and pc, ip, r0, asr #17 │ │ │ │ andlt r6, r2, r4, lsl #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ @@ -271503,17 +271474,17 @@ │ │ │ │ ldclpl 2, cr0, [r3], {148} @ 0x94 │ │ │ │ rsbseq pc, pc, #37 @ 0x25 │ │ │ │ streq lr, [r3, #-2626] @ 0xfffff5be │ │ │ │ vst2.32 {d22,d24}, [pc], fp │ │ │ │ stmibvs r9, {r7, r9, sp}^ │ │ │ │ tstcs r1, #31457280 @ 0x1e00000 │ │ │ │ mulcs r0, r3, r7 │ │ │ │ - msrne CPSR_f, #81788928 @ 0x4e00000 │ │ │ │ + @ instruction: 0x03a8f64e │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - msrcc (UNDEF: 100), r6 │ │ │ │ + mvncs pc, r6, asr #12 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ rscvc pc, lr, #1325400064 @ 0x4f000000 │ │ │ │ @ instruction: 0xf12f9000 │ │ │ │ svclt 0x0000ff83 │ │ │ │ andvs r6, r3, fp, lsl #16 │ │ │ │ subvs r6, r3, fp, asr #16 │ │ │ │ addvs r6, r3, fp, lsl #17 │ │ │ │ @@ -271535,17 +271506,17 @@ │ │ │ │ stcge 8, cr6, [r5, #-108] @ 0xffffff94 │ │ │ │ @ instruction: 0xf10dae06 │ │ │ │ addcs r0, ip, #28, 16 @ 0x1c0000 │ │ │ │ stmiapl fp, {r2, r9, sl, lr}^ │ │ │ │ tstcs r0, r0, asr r6 │ │ │ │ addscc pc, r0, #13828096 @ 0xd30000 │ │ │ │ @ instruction: 0xf18a9303 │ │ │ │ - addcs lr, ip, #248, 30 @ 0x3e0 │ │ │ │ + addcs lr, ip, #244, 30 @ 0x3d0 │ │ │ │ stmdage ip!, {r8, sp} │ │ │ │ - svc 0x00f2f18a │ │ │ │ + svc 0x00eef18a │ │ │ │ eorvs r2, fp, r0, lsl #6 │ │ │ │ @ instruction: 0xf8c86033 │ │ │ │ stccs 0, cr3, [r0], {-0} │ │ │ │ cmnphi r7, r0 @ p-variant is OBSOLETE │ │ │ │ ldreq pc, [ip, fp, asr #4]! │ │ │ │ ldreq pc, [r4, r0, asr #5] │ │ │ │ stmdbeq r0!, {r0, r2, r3, r8, ip, sp, lr, pc} │ │ │ │ @@ -271553,15 +271524,15 @@ │ │ │ │ strtmi r4, [r0], -r9, asr #12 │ │ │ │ andmi pc, r0, r9, asr #17 │ │ │ │ stc2l 0, cr15, [r0, #252] @ 0xfc │ │ │ │ @ instruction: 0xf0402800 │ │ │ │ @ instruction: 0xf8d981e0 │ │ │ │ mrrcne 0, 0, r3, r8, cr0 │ │ │ │ andeq pc, r0, r9, asr #17 │ │ │ │ - blcs 0x93779c │ │ │ │ + blcs 0x937724 │ │ │ │ bicshi pc, r7, r0, asr #32 │ │ │ │ andcs r4, sl, #45088768 @ 0x2b00000 │ │ │ │ @ instruction: 0xf03f4649 │ │ │ │ stmdacs r0, {r0, r1, r2, r3, r5, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0x81bff040 │ │ │ │ ldrdcc pc, [r0], -r9 │ │ │ │ @ instruction: 0xf8c91c58 │ │ │ │ @@ -271570,75 +271541,75 @@ │ │ │ │ @ instruction: 0x464381b6 │ │ │ │ strbmi r2, [r9], -sl, lsl #4 │ │ │ │ ldc2 0, cr15, [lr, #252] @ 0xfc │ │ │ │ stmdacs r0, {r2, r9, sl, lr} │ │ │ │ orrshi pc, sp, r0, asr #32 │ │ │ │ ldrdcs pc, [r0], -r9 │ │ │ │ addmi r7, r3, #1245184 @ 0x130000 │ │ │ │ - blcs 0xc493d4 │ │ │ │ + blcs 0xc4935c │ │ │ │ orrshi pc, r5, r0, asr #32 │ │ │ │ ldrdne pc, [r0], -r8 │ │ │ │ svclt 0x00c84281 │ │ │ │ ldcle 8, cr6, [sp, #-200] @ 0xffffff38 │ │ │ │ msreq CPSR_, #-2147483608 @ 0x80000028 │ │ │ │ stmdale fp!, {r5, r8, r9, fp, sp} │ │ │ │ - @ instruction: 0xf900f16b │ │ │ │ + @ instruction: 0xf8fcf16b │ │ │ │ addsmi r6, r8, #2818048 @ 0x2b0000 │ │ │ │ @ instruction: 0xf16bdc17 │ │ │ │ - stmdavs fp!, {r0, r8, fp, ip, sp, lr, pc} │ │ │ │ - blle 0x5aa200 │ │ │ │ - bllt 0x1fb0b8c │ │ │ │ + stmdavs fp!, {r0, r2, r3, r4, r5, r6, r7, fp, ip, sp, lr, pc} │ │ │ │ + blle 0x5aa188 │ │ │ │ + bllt 0x1fb0b14 │ │ │ │ mrrcne 8, 3, r6, r8, cr1 │ │ │ │ strcc r5, [r1], #-1273 @ 0xfffffb07 │ │ │ │ ldrdcc pc, [r0], -r8 │ │ │ │ eorvs r1, r8, sl, asr #24 │ │ │ │ mlasvs r2, ip, r2, r4 │ │ │ │ @ instruction: 0xf8d9dbe4 │ │ │ │ ldmdavc r3, {sp} │ │ │ │ mrrcne 3, 8, fp, r4, cr3 │ │ │ │ @ instruction: 0xf641e7a2 │ │ │ │ vaddl.s8 q10, d16, d20 │ │ │ │ swpcs r0, r5, [r1] │ │ │ │ - andsmi pc, ip, #73400320 @ 0x4600000 │ │ │ │ + addscc pc, ip, #73400320 @ 0x4600000 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ @ instruction: 0xf19c6800 │ │ │ │ - andcs pc, r1, r5, lsr r9 @ │ │ │ │ - ldc2l 1, cr15, [r8, #428]! @ 0x1ac │ │ │ │ + andcs pc, r1, r1, lsr r9 @ │ │ │ │ + ldc2l 1, cr15, [r4, #428]! @ 0x1ac │ │ │ │ adcmi pc, r4, r1, asr #12 │ │ │ │ addseq pc, r5, r0, asr #5 │ │ │ │ tstcs r1, r3, lsl r6 │ │ │ │ - rscscc pc, ip, #73400320 @ 0x4600000 │ │ │ │ + rsbscc pc, ip, #73400320 @ 0x4600000 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ @ instruction: 0xf19c6800 │ │ │ │ - andcs pc, r1, r5, lsr #18 │ │ │ │ - stc2l 1, cr15, [r8, #428]! @ 0x1ac │ │ │ │ + andcs pc, r1, r1, lsr #18 │ │ │ │ + stc2l 1, cr15, [r4, #428]! @ 0x1ac │ │ │ │ adcmi pc, r4, r1, asr #12 │ │ │ │ addseq pc, r5, r0, asr #5 │ │ │ │ mrscs r9, R9_usr │ │ │ │ - eorsmi pc, r8, #73400320 @ 0x4600000 │ │ │ │ + adcscc pc, r8, #73400320 @ 0x4600000 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ @ instruction: 0xf19c6800 │ │ │ │ - andcs pc, r1, r5, lsl r9 @ │ │ │ │ - ldc2l 1, cr15, [r8, #428] @ 0x1ac │ │ │ │ + andcs pc, r1, r1, lsl r9 @ │ │ │ │ + ldc2l 1, cr15, [r4, #428] @ 0x1ac │ │ │ │ ldrteq pc, [ip], #587 @ 0x24b @ │ │ │ │ ldreq pc, [r4], #704 @ 0x2c0 │ │ │ │ @ instruction: 0xf64a2300 │ │ │ │ vorr.i32 d23, #0 @ 0x00000000 │ │ │ │ @ instruction: 0x71a32797 │ │ │ │ - @ instruction: 0xf8aaf16b │ │ │ │ + @ instruction: 0xf8a6f16b │ │ │ │ and r4, r9, r3, lsl #12 │ │ │ │ ldmdblt r2!, {r1, r5, r6, r7, sl, fp, ip, lr} │ │ │ │ strbcs pc, [r4, #-2263] @ 0xfffff729 @ │ │ │ │ @ instruction: 0xf0402a00 │ │ │ │ @ instruction: 0xf8c780ea │ │ │ │ movwcc r3, #5444 @ 0x1544 │ │ │ │ @ instruction: 0xf16b602b │ │ │ │ - stmdavs fp!, {r0, r5, r7, fp, ip, sp, lr, pc} │ │ │ │ - stclle 2, cr4, [pc, #524]! @ 0x119a6c │ │ │ │ - @ instruction: 0xf89cf16b │ │ │ │ + stmdavs fp!, {r0, r2, r3, r4, r7, fp, ip, sp, lr, pc} │ │ │ │ + stclle 2, cr4, [pc, #524]! @ 0x1199f4 │ │ │ │ + @ instruction: 0xf898f16b │ │ │ │ addsmi r6, r8, #2818048 @ 0x2b0000 │ │ │ │ smlabthi fp, r0, r2, pc @ │ │ │ │ ldceq 2, cr15, [ip], #300 @ 0x12c │ │ │ │ ldceq 2, cr15, [r4], {192} @ 0xc0 │ │ │ │ @ instruction: 0xf64a2201 │ │ │ │ vorr.i32 d23, #0 @ 0x00000000 │ │ │ │ @ instruction: 0x46642797 │ │ │ │ @@ -271646,15 +271617,15 @@ │ │ │ │ eorvs r0, sl, r0, lsl #28 │ │ │ │ ldrmi lr, [r3], r0 │ │ │ │ svccc 0x0001f811 │ │ │ │ ldclpl 1, cr11, [r8], #140 @ 0x8c │ │ │ │ @ instruction: 0xf0402800 │ │ │ │ ldrbtpl r8, [sl], #222 @ 0xde │ │ │ │ @ instruction: 0xf04f3201 │ │ │ │ - bcs 0x115d0a8 │ │ │ │ + bcs 0x115d030 │ │ │ │ stmdbmi r3, {r0, r4, r5, r6, r7, r8, ip, lr, pc}^ │ │ │ │ @ instruction: 0x71a32306 │ │ │ │ svccc 0x0001f81c │ │ │ │ @ instruction: 0xf88cb90b │ │ │ │ strmi r2, [ip] │ │ │ │ strdcs sp, [r0], -r8 │ │ │ │ ldmdbvc r0, {r1, r3, r6, r9, sl, ip, sp, lr, pc} │ │ │ │ @@ -271672,164 +271643,164 @@ │ │ │ │ eorsvs r2, r3, r1, asr #6 │ │ │ │ @ instruction: 0xf0002800 │ │ │ │ @ instruction: 0xf8c88094 │ │ │ │ @ instruction: 0xf64b1000 │ │ │ │ vrsra.s64 q9, q0, #64 │ │ │ │ ldmdavs fp, {r0, r1, r2, r4, r7, r8, r9, sp} │ │ │ │ @ instruction: 0xf0402b00 │ │ │ │ - blls 0x1f9b48 │ │ │ │ + blls 0x1f9ad0 │ │ │ │ strmi r2, [r8], -r0, lsl #2 │ │ │ │ @ instruction: 0xf5034d29 │ │ │ │ @ instruction: 0xf04f5209 │ │ │ │ andcc r0, r8, #0, 16 │ │ │ │ @ instruction: 0xf16a2401 │ │ │ │ - stmdage sl, {r0, r1, r2, r4, r5, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ - @ instruction: 0xff8af16a │ │ │ │ + stmdage sl, {r0, r1, r4, r5, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + @ instruction: 0xff86f16a │ │ │ │ @ instruction: 0xf8ca2304 │ │ │ │ @ instruction: 0xf6493084 │ │ │ │ - vrsra.s64 , , #64 │ │ │ │ + vbic.i32 , #3328 @ 0x00000d00 │ │ │ │ @ instruction: 0xf8ca0311 │ │ │ │ ands r3, r4, r0 │ │ │ │ svclt 0x00ac2c03 │ │ │ │ tstcs r0, r1, asr r6 │ │ │ │ ldrtmi sl, [r0], -ip, lsr #20 │ │ │ │ - cdp2 1, 4, cr15, cr0, cr10, {3} │ │ │ │ + cdp2 1, 3, cr15, cr12, cr10, {3} │ │ │ │ @ instruction: 0xf1a39b2c │ │ │ │ - blx 0xfedda558 │ │ │ │ + blx 0xfedda4e0 │ │ │ │ ldmdbeq fp, {r0, r1, r7, r8, r9, ip, sp, lr, pc}^ │ │ │ │ eorcc pc, r8, r5, asr #16 │ │ │ │ mcrrcs 4, 0, r3, r1, cr1 │ │ │ │ @ instruction: 0xf108d02c │ │ │ │ @ instruction: 0xf8190805 │ │ │ │ cdpcs 15, 4, cr6, cr0, cr1, {0} │ │ │ │ stccs 12, cr13, [r6], {246} @ 0xf6 │ │ │ │ stccs 0, cr13, [r8], {6} │ │ │ │ stccs 13, cr13, [fp], {226} @ 0xe2 │ │ │ │ ldrbmi fp, [r1], -ip, lsl #30 │ │ │ │ strb r2, [r1, r0, lsl #2]! │ │ │ │ strtmi sl, [r0], -ip, lsr #20 │ │ │ │ strcs r2, [r7], #-256 @ 0xffffff00 │ │ │ │ - cdp2 1, 2, cr15, cr0, cr10, {3} │ │ │ │ + cdp2 1, 1, cr15, cr12, cr10, {3} │ │ │ │ ldrbmi r2, [r1], -r0, lsl #4 │ │ │ │ @ instruction: 0xf16a4630 │ │ │ │ - blls 0xc59204 │ │ │ │ + blls 0xc5917c │ │ │ │ movweq pc, #4515 @ 0x11a3 @ │ │ │ │ @ instruction: 0xf383fab3 │ │ │ │ @ instruction: 0xf845095b │ │ │ │ @ instruction: 0xf1083028 │ │ │ │ ldrb r0, [ip, r5, lsl #16] │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ - ldrhteq r6, [pc], #-118 │ │ │ │ + rsbseq r6, pc, lr, lsr #16 │ │ │ │ ldrsheq fp, [r4], ip │ │ │ │ addseq sl, r7, #84, 30 @ 0x150 │ │ │ │ @ instruction: 0xf8d72200 │ │ │ │ ldrbmi r0, [r1], -r4, asr #10 │ │ │ │ - cdp2 1, 0, cr15, cr2, cr10, {3} │ │ │ │ + ldc2l 1, cr15, [lr, #424]! @ 0x1a8 │ │ │ │ ldmdavs sl, {r0, r1, r2, r3, r6, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, pc, asr #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ addshi pc, r5, r0, asr #32 │ │ │ │ andcs fp, r0, r1, asr r0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf16a8ff0 │ │ │ │ - vmax.f32 , , │ │ │ │ + vmax.f32 , , │ │ │ │ @ instruction: 0xf2c004bc │ │ │ │ stcne 4, cr0, [r3], {148} @ 0x94 │ │ │ │ and r2, r6, r0, lsr #4 │ │ │ │ - bcs 0x1133acc │ │ │ │ + bcs 0x1133a54 │ │ │ │ svcge 0x0012f73f │ │ │ │ movwcc r5, #5346 @ 0x14e2 │ │ │ │ eorvs r3, fp, r1, lsl #4 │ │ │ │ @ instruction: 0xf16a6032 │ │ │ │ - stmdavs fp!, {r0, r1, r6, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdavs fp!, {r0, r1, r2, r3, r4, r5, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ ldclle 2, cr4, [r1, #524]! @ 0x20c │ │ │ │ strmi lr, [r1], -r6, lsl #14 │ │ │ │ andcs lr, r6, #28049408 @ 0x1ac0000 │ │ │ │ ldr r5, [fp, -r2, ror #9] │ │ │ │ cmppvs sl, #-1342177276 @ p-variant is OBSOLETE @ 0xb0000004 │ │ │ │ orrscs pc, r7, #192, 4 │ │ │ │ - blcs 0x13baa0 │ │ │ │ + blcs 0x13ba28 │ │ │ │ svcge 0x0069f43f │ │ │ │ cmppcs r0, #78643200 @ p-variant is OBSOLETE @ 0x4b00000 │ │ │ │ orrscs pc, r7, #192, 4 │ │ │ │ ldreq r6, [fp], #-2075 @ 0xfffff7e5 │ │ │ │ svcge 0x0061f57f │ │ │ │ - adcmi pc, r0, r6, asr #12 │ │ │ │ + eormi pc, r0, r6, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ stc2 0, cr15, [sl], {74} @ 0x4a │ │ │ │ eorsvs lr, r3, r9, asr r7 │ │ │ │ svceq 0x0000f1be │ │ │ │ @ instruction: 0xf8c5d001 │ │ │ │ @ instruction: 0xf641b000 │ │ │ │ vaddhn.i16 d20, q8, q10 │ │ │ │ mulls r0, r5, r4 │ │ │ │ @ instruction: 0xf6462101 │ │ │ │ - vsubl.s8 q10, d16, d4 │ │ │ │ + vsubl.s8 q10, d0, d4 │ │ │ │ stmdavs r0!, {r1, r2, r3, r5, r9} │ │ │ │ - @ instruction: 0xffe6f19b │ │ │ │ + @ instruction: 0xffe2f19b │ │ │ │ @ instruction: 0xf16b2001 │ │ │ │ - @ instruction: 0xf641fca9 │ │ │ │ + @ instruction: 0xf641fca5 │ │ │ │ vsubw.s8 q10, q8, d20 │ │ │ │ eorscs r0, r5, #1409286146 @ 0x54000002 │ │ │ │ @ instruction: 0xf6462101 │ │ │ │ - vmla.i d20, d0, d0[3] │ │ │ │ + vmla.i d19, d16, d0[3] │ │ │ │ ldmdavs fp, {r1, r2, r3, r5} │ │ │ │ - @ instruction: 0xf8dcf17a │ │ │ │ + @ instruction: 0xf8d8f17a │ │ │ │ @ instruction: 0xf16b2001 │ │ │ │ - @ instruction: 0xf641fc99 │ │ │ │ + @ instruction: 0xf641fc95 │ │ │ │ vsubw.s8 q10, q8, d20 │ │ │ │ eorcs r0, r9, #1409286146 @ 0x54000002 │ │ │ │ @ instruction: 0xf6462101 │ │ │ │ - vshr.s64 , q0, #64 │ │ │ │ + vmov.i32 , #0 @ 0x00000000 │ │ │ │ ldmdavs fp, {r1, r2, r3, r5} │ │ │ │ - @ instruction: 0xf8ccf17a │ │ │ │ + @ instruction: 0xf8c8f17a │ │ │ │ @ instruction: 0xf16b2001 │ │ │ │ - @ instruction: 0xf641fc89 │ │ │ │ + @ instruction: 0xf641fc85 │ │ │ │ vsubw.s8 q10, q8, d20 │ │ │ │ eorcs r0, r8, #1409286146 @ 0x54000002 │ │ │ │ @ instruction: 0xf6462101 │ │ │ │ - vaddl.s8 , d16, d20 │ │ │ │ + vaddl.s8 , d0, d20 │ │ │ │ ldmdavs fp, {r1, r2, r3, r5} │ │ │ │ - @ instruction: 0xf8bcf17a │ │ │ │ + @ instruction: 0xf8b8f17a │ │ │ │ @ instruction: 0xf16b2001 │ │ │ │ - @ instruction: 0xf641fc79 │ │ │ │ + @ instruction: 0xf641fc75 │ │ │ │ vsubw.s8 q10, q8, d20 │ │ │ │ eorcs r0, sl, #1409286146 @ 0x54000002 │ │ │ │ @ instruction: 0xf6462101 │ │ │ │ - vmvn.i32 , #8 @ 0x00000008 │ │ │ │ + vshr.s64 q9, q12, #64 │ │ │ │ ldmdavs fp, {r1, r2, r3, r5} │ │ │ │ - @ instruction: 0xf8acf17a │ │ │ │ + @ instruction: 0xf8a8f17a │ │ │ │ @ instruction: 0xf16b2001 │ │ │ │ - @ instruction: 0xf19cfc69 │ │ │ │ - svclt 0x0000f979 │ │ │ │ + @ instruction: 0xf19cfc65 │ │ │ │ + svclt 0x0000f975 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec70d14 │ │ │ │ + bl 0xfec70c9c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - bmi 0xb9d8bc │ │ │ │ - blmi 0xbc5da8 │ │ │ │ + bmi 0xb9d844 │ │ │ │ + blmi 0xbc5d30 │ │ │ │ svcmi 0x0070ee1d │ │ │ │ eorls r6, r1, #1179648 @ 0x120000 │ │ │ │ andeq pc, r0, #79 @ 0x4f │ │ │ │ ldrbtmi r4, [fp], #-1541 @ 0xfffff9fb │ │ │ │ rsbscs r6, ip, #1769472 @ 0x1b0000 │ │ │ │ stmdage r2, {r8, sp} │ │ │ │ @ instruction: 0xf18a58e6 │ │ │ │ - @ instruction: 0xf64bedcc │ │ │ │ + @ instruction: 0xf64bedc8 │ │ │ │ vrsra.s64 q9, q0, #64 │ │ │ │ @ instruction: 0xf8d62397 │ │ │ │ ldmdavs fp, {r4, r7, r9, lr} │ │ │ │ addcs fp, r0, #4112384 @ 0x3ec000 │ │ │ │ @ instruction: 0xf104a901 │ │ │ │ andls r0, r3, #200 @ 0xc8 │ │ │ │ @ instruction: 0xf6f69501 │ │ │ │ - andcs lr, r1, #16, 22 @ 0x4000 │ │ │ │ + andcs lr, r1, #76, 22 @ 0x13000 │ │ │ │ movwpl pc, #1284 @ 0x504 @ │ │ │ │ sbcpl pc, r4, r4, asr #17 │ │ │ │ movtcs pc, #51395 @ 0xc8c3 @ │ │ │ │ ldmdavs sl, {r0, r2, r4, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r1, lsr #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ eorlt sp, r2, r2, lsr #2 │ │ │ │ @@ -271843,49 +271814,49 @@ │ │ │ │ sbcsle r2, r8, r0, lsl #22 │ │ │ │ cmppcs r0, #78643200 @ p-variant is OBSOLETE @ 0x4b00000 │ │ │ │ orrscs pc, r7, #192, 4 │ │ │ │ ldreq r6, [fp], #-2075 @ 0xfffff7e5 │ │ │ │ @ instruction: 0xf506d5d1 │ │ │ │ @ instruction: 0x462a5136 │ │ │ │ @ instruction: 0xf6463130 │ │ │ │ - vshr.s64 q10, q4, #64 │ │ │ │ + vmov.i32 q10, #8 @ 0x00000008 │ │ │ │ @ instruction: 0xf04a002e │ │ │ │ @ instruction: 0xe7c6fb55 │ │ │ │ - @ instruction: 0xf91af19c │ │ │ │ + @ instruction: 0xf916f19c │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ - rsbseq r6, pc, lr, asr #6 │ │ │ │ + rsbseq r6, pc, r6, asr #7 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0060f8cc │ │ │ │ adclt r4, r2, sp, lsr #26 │ │ │ │ vnmls.f64 d4, d13, d29 │ │ │ │ stmdavs sp!, {r4, r5, r6, r8, r9, sl, fp, lr} │ │ │ │ @ instruction: 0xf04f9521 │ │ │ │ strmi r0, [pc], -r0, lsl #10 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ ldrmi r4, [r0], r5, lsl #12 │ │ │ │ rsbscs r2, ip, #0, 2 │ │ │ │ stmiapl r6!, {r1, fp, sp, pc}^ │ │ │ │ - stcl 1, cr15, [r8, #-552]! @ 0xfffffdd8 │ │ │ │ + stcl 1, cr15, [r4, #-552]! @ 0xfffffdd8 │ │ │ │ bicscs pc, r0, #78643200 @ 0x4b00000 │ │ │ │ orrscs pc, r7, #192, 4 │ │ │ │ addsmi pc, r0, #14024704 @ 0xd60000 │ │ │ │ - bllt 0x9f3c80 │ │ │ │ + bllt 0x9f3c08 │ │ │ │ addcs fp, r0, #-1342177269 @ 0xb000000b │ │ │ │ @ instruction: 0xf104a901 │ │ │ │ vst4. {d16-d19}, [r3], r8 │ │ │ │ strls r3, [r1, #-832] @ 0xfffffcc0 │ │ │ │ stmdacc r3, {r0, r2, r3, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ - b 0xfeb57804 │ │ │ │ + b 0xffa5778c │ │ │ │ @ instruction: 0xf5042201 │ │ │ │ @ instruction: 0xf8c45300 │ │ │ │ @ instruction: 0xf8c350c4 │ │ │ │ - blmi 0x6a296c │ │ │ │ - blls 0x973ca8 │ │ │ │ + blmi 0x6a28f4 │ │ │ │ + blls 0x973c30 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ @ instruction: 0xd1230300 │ │ │ │ andcs fp, r0, r2, lsr #32 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @@ -271895,47 +271866,47 @@ │ │ │ │ sbcsle r2, r3, r0, lsl #22 │ │ │ │ cmppcs r0, #78643200 @ p-variant is OBSOLETE @ 0x4b00000 │ │ │ │ orrscs pc, r7, #192, 4 │ │ │ │ ldreq r6, [fp], #-2075 @ 0xfffff7e5 │ │ │ │ @ instruction: 0xf506d5cc │ │ │ │ @ instruction: 0x462a5136 │ │ │ │ @ instruction: 0xf6463130 │ │ │ │ - vshr.s64 q10, q4, #64 │ │ │ │ + vmov.i32 q10, #8 @ 0x00000008 │ │ │ │ @ instruction: 0xf04a002e │ │ │ │ strb pc, [r1, sp, ror #21] @ │ │ │ │ - @ instruction: 0xf8b2f19c │ │ │ │ + @ instruction: 0xf8aef19c │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ - rsbseq r6, pc, ip, lsl #5 │ │ │ │ + rsbseq r6, pc, r4, lsl #6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec70ea4 │ │ │ │ + bl 0xfec70e2c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0xd1da4c │ │ │ │ + blmi 0xd1d9d4 │ │ │ │ adclt r2, r3, fp, lsl #16 │ │ │ │ andcs fp, r0, #8, 30 │ │ │ │ @ instruction: 0x9321681b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ @ instruction: 0xf64abf04 │ │ │ │ vorr.i32 d23, #0 @ 0x00000000 │ │ │ │ mrc 3, 0, r2, cr13, cr7, {4} │ │ │ │ @ instruction: 0xf04f4f70 │ │ │ │ stmdage r2, {r8} │ │ │ │ @ instruction: 0xf8c3bf08 │ │ │ │ rsbscs r2, ip, #12, 2 │ │ │ │ ldrbtmi r4, [fp], #-2853 @ 0xfffff4db │ │ │ │ stmiapl r5!, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ - ldcl 1, cr15, [r8], #552 @ 0x228 │ │ │ │ + ldcl 1, cr15, [r4], #552 @ 0x228 │ │ │ │ bicscs pc, r0, #78643200 @ 0x4b00000 │ │ │ │ orrscs pc, r7, #192, 4 │ │ │ │ addsmi pc, r0, #13959168 @ 0xd50000 │ │ │ │ - bllt 0x1f3d60 │ │ │ │ + bllt 0x1f3ce8 │ │ │ │ stmdbge r1, {r7, r9, sp} │ │ │ │ sbceq pc, r8, r4, lsl #2 │ │ │ │ andls r2, r3, #46137344 @ 0x2c00000 │ │ │ │ @ instruction: 0xf6f69501 │ │ │ │ - andcs lr, r1, #60, 20 @ 0x3c000 │ │ │ │ + andcs lr, r1, #120, 20 @ 0x78000 │ │ │ │ movwpl pc, #1284 @ 0x504 @ │ │ │ │ sbcpl pc, r4, r4, asr #17 │ │ │ │ movtcs pc, #51395 @ 0xc8c3 @ │ │ │ │ ldmdavs sl, {r0, r2, r4, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r1, lsr #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ eorlt sp, r3, r2, lsr #2 │ │ │ │ @@ -271949,22 +271920,22 @@ │ │ │ │ sbcsle r2, r7, r0, lsl #22 │ │ │ │ cmppcs r0, #78643200 @ p-variant is OBSOLETE @ 0x4b00000 │ │ │ │ orrscs pc, r7, #192, 4 │ │ │ │ ldreq r6, [fp], #-2075 @ 0xfffff7e5 │ │ │ │ @ instruction: 0xf505d5d0 │ │ │ │ andcs r5, fp, #-2147483635 @ 0x8000000d │ │ │ │ @ instruction: 0xf6463130 │ │ │ │ - vshr.s64 q10, q4, #64 │ │ │ │ + vmov.i32 q10, #8 @ 0x00000008 │ │ │ │ @ instruction: 0xf04a002e │ │ │ │ strb pc, [r5, r1, lsl #21] @ │ │ │ │ - @ instruction: 0xf846f19c │ │ │ │ + @ instruction: 0xf842f19c │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ - rsbseq r6, pc, r2, lsr #3 │ │ │ │ + rsbseq r6, pc, sl, lsl r2 @ │ │ │ │ vst3.32 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec70f7c │ │ │ │ + bl 0xfec70f04 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ mcrvs 15, 0, r0, cr5, cr0, {7} │ │ │ │ strmi fp, [r4], -r2, lsl #1 │ │ │ │ ldrmi r4, [pc], -r8, lsl #13 │ │ │ │ ldrdpl pc, [r8], r5 @ │ │ │ │ tstlt r5, sp, lsr #22 │ │ │ │ strls r9, [r0], -r4, lsl #28 │ │ │ │ @@ -271972,30 +271943,30 @@ │ │ │ │ andeq pc, fp, pc, asr #32 │ │ │ │ tstcs r2, ip, lsl #30 │ │ │ │ strbmi r2, [r2], -r1, lsl #2 │ │ │ │ @ instruction: 0xff10f7ff │ │ │ │ orrcc pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ strtmi r9, [r0], -r4, lsl #18 │ │ │ │ sbcscc pc, r0, #196, 16 @ 0xc40000 │ │ │ │ - blx 0xfe8d7b0e │ │ │ │ + blx 0xff7d7a96 │ │ │ │ vst3.32 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec70fc4 │ │ │ │ + bl 0xfec70f4c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ mcrvs 15, 0, r0, cr5, cr8, {7} │ │ │ │ strmi r4, [pc], -r4, lsl #12 │ │ │ │ @ instruction: 0xf8d5461e │ │ │ │ - blvs 0x1c6e078 │ │ │ │ + blvs 0x1c6e000 │ │ │ │ strmi fp, [r8, r5, lsl #2]! │ │ │ │ andcs r2, r7, r1, lsl #2 │ │ │ │ @ instruction: 0xf7ff463a │ │ │ │ @ instruction: 0xf44ffef3 │ │ │ │ ldrtmi r3, [r1], -r0, lsl #7 │ │ │ │ @ instruction: 0xf8c44620 │ │ │ │ @ instruction: 0xf75432d0 │ │ │ │ - svclt 0x0000fb81 │ │ │ │ + svclt 0x0000fbbd │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0030f8cc │ │ │ │ strhtlt r4, [fp], r6 │ │ │ │ vmov.s16 r4, d29[0] │ │ │ │ stmdavs r4!, {r4, r5, r6, r8, r9, sl, fp, pc} │ │ │ │ @@ -272003,76 +271974,76 @@ │ │ │ │ strmi r0, [sp], -r0, lsl #8 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ ldrmi r4, [r6], -r4, lsl #12 │ │ │ │ addcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf858a808 │ │ │ │ @ instruction: 0xf8d77003 │ │ │ │ @ instruction: 0x469a3290 │ │ │ │ - mcrr 1, 8, pc, lr, cr10 @ │ │ │ │ + mcrr 1, 8, pc, sl, cr10 @ │ │ │ │ tstpvc r0, #77594624 @ p-variant is OBSOLETE @ 0x4a00000 │ │ │ │ orrscs pc, r7, #192, 4 │ │ │ │ strbcc pc, [r4, #-2259] @ 0xfffff72d @ │ │ │ │ @ instruction: 0xf00042a3 │ │ │ │ stmiavs fp!, {r0, r1, r4, r6, r8, pc} │ │ │ │ vstrle d2, [ip, #-0] │ │ │ │ - bcs 0x2e1adc │ │ │ │ + bcs 0x2e1a64 │ │ │ │ ldm pc, {r0, r3, fp, ip, lr, pc}^ @ │ │ │ │ rsceq pc, r3, r2, lsl r0 @ │ │ │ │ andeq r0, r8, r3, ror #1 │ │ │ │ rsceq r0, r3, r6, ror #1 │ │ │ │ andeq r0, r8, r8 │ │ │ │ cdpne 0, 6, cr0, cr2, cr15, {5} │ │ │ │ vpmin.s8 d2, d0, d31 │ │ │ │ andcs r8, r0, #144 @ 0x90 │ │ │ │ ldrmi r9, [r3], r4, lsl #4 │ │ │ │ ldmibeq ip!, {r0, r1, r3, r6, r9, ip, sp, lr, pc} │ │ │ │ ldmibeq r4, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ andcs pc, r4, r9, lsl r8 @ │ │ │ │ - bcc 0x17e690 │ │ │ │ - bcs 0x10fe698 │ │ │ │ + bcc 0x17e618 │ │ │ │ + bcs 0x10fe620 │ │ │ │ addhi pc, r1, r0, lsl #4 │ │ │ │ sbcscs pc, r0, #78643200 @ 0x4b00000 │ │ │ │ addscs pc, r7, #192, 4 │ │ │ │ - bcs 0x133ee4 │ │ │ │ + bcs 0x133e6c │ │ │ │ cmpphi r4, r0, asr #32 @ p-variant is OBSOLETE │ │ │ │ stccs 8, cr6, [r0], {44} @ 0x2c │ │ │ │ mcrrcs 13, 0, sp, r0, cr3 │ │ │ │ @ instruction: 0xf819dc1c │ │ │ │ tstcs r0, r4 │ │ │ │ stmdage fp, {r2, r4, r5, r6, r9, sp} │ │ │ │ strls r9, [r8], #-773 @ 0xfffffcfb │ │ │ │ @ instruction: 0xf18a9109 │ │ │ │ - blls 0x294ef0 │ │ │ │ + blls 0x294e68 │ │ │ │ addeq pc, r0, #51 @ 0x33 │ │ │ │ ldcne 0, cr13, [r9, #124] @ 0x7c │ │ │ │ stmiavs sl!, {r0, r2, r3, r4, ip, lr, pc}^ │ │ │ │ @ instruction: 0xf0002c11 │ │ │ │ ldccs 1, cr8, [sp], {92} @ 0x5c │ │ │ │ cmpphi r5, r0, asr #32 @ p-variant is OBSOLETE │ │ │ │ stmdbvs sl!, {r0, r1, r3, r9, ip, pc} │ │ │ │ vst1.8 {d25-d28}, [pc], ip │ │ │ │ ands r3, r5, r0, lsl #4 │ │ │ │ - blvc 0x2095564 │ │ │ │ + blvc 0x20954ec │ │ │ │ tstcs r0, r4, ror r2 │ │ │ │ movwls sl, #22539 @ 0x580b │ │ │ │ - blvc 0x355528 │ │ │ │ - bl 0xffcd6520 │ │ │ │ + blvc 0x3554b0 │ │ │ │ + bl 0xffbd64a8 │ │ │ │ @ instruction: 0xf0339b05 │ │ │ │ andle r0, r2, r0, lsl #5 │ │ │ │ @ instruction: 0xf0401d9a │ │ │ │ stmiavs sl!, {r1, r2, r3, r5, r8, pc}^ │ │ │ │ stmdbvs sl!, {r0, r1, r3, r9, ip, pc} │ │ │ │ andcs r9, r0, #12, 4 @ 0xc0000000 │ │ │ │ strcs fp, [r4], #667 @ 0x29b │ │ │ │ movwls r4, #41747 @ 0xa313 │ │ │ │ addcs r9, r0, #3072 @ 0xc00 │ │ │ │ - blx 0x244342 │ │ │ │ + blx 0x2442ca │ │ │ │ @ instruction: 0xf504a403 │ │ │ │ @ instruction: 0xf6f670a6 │ │ │ │ - blls 0x1d43d4 │ │ │ │ + blls 0x1d444c │ │ │ │ smlalbtcc pc, r8, r4, r8 @ │ │ │ │ movwpl pc, #1290 @ 0x50a @ │ │ │ │ @ instruction: 0xf8c32201 │ │ │ │ @ instruction: 0xf1bb234c │ │ │ │ @ instruction: 0xf0400f00 │ │ │ │ ldclvs 1, cr8, [r1, #252]! @ 0xfc │ │ │ │ msrcs SPSR_fs, #-268435452 @ 0xf0000004 │ │ │ │ @@ -272084,22 +272055,22 @@ │ │ │ │ svclt 0x0098428a │ │ │ │ stmdacs r0, {sp} │ │ │ │ sbcshi pc, lr, r0, asr #32 │ │ │ │ mvnscc pc, #79 @ 0x4f │ │ │ │ ldrtvs r2, [r3], fp, lsl #2 │ │ │ │ rsbeq pc, r8, r6, lsl #2 │ │ │ │ @ instruction: 0xf16a66f3 │ │ │ │ - @ instruction: 0x2107fc9d │ │ │ │ + @ instruction: 0x2107fc99 │ │ │ │ rsbeq pc, r8, r6, lsl #2 │ │ │ │ - ldc2 1, cr15, [r8], {106} @ 0x6a │ │ │ │ + ldc2 1, cr15, [r4], {106} @ 0x6a │ │ │ │ ldrbtmi r4, [fp], #-2905 @ 0xfffff4a7 │ │ │ │ @ instruction: 0xf858681b │ │ │ │ @ instruction: 0xf6f70003 │ │ │ │ - blmi 0x1659e20 │ │ │ │ - blls 0xb74000 │ │ │ │ + blmi 0x1659e98 │ │ │ │ + blls 0xb73f88 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ @ instruction: 0xf0400300 │ │ │ │ eorlt r8, fp, sp, lsl #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @@ -272113,114 +272084,114 @@ │ │ │ │ vrsra.u64 d18, d7, #63 │ │ │ │ strbmi r2, [r1], -r0, asr #17 │ │ │ │ ldclvs 8, cr6, [r3, #104]! @ 0x68 │ │ │ │ movwls r4, #25236 @ 0x6294 │ │ │ │ svclt 0x008c4692 │ │ │ │ movwcs r2, #4864 @ 0x1300 │ │ │ │ @ instruction: 0xf75d9302 │ │ │ │ - blls 0x1d8b14 │ │ │ │ - b 0x5eb9f8 │ │ │ │ + blls 0x1d8b8c │ │ │ │ + b 0x5eb980 │ │ │ │ @ instruction: 0xf0000f08 │ │ │ │ stmiavs fp!, {r2, r7, pc} │ │ │ │ suble r2, r1, r2, lsl #22 │ │ │ │ svclt 0x00082802 │ │ │ │ subsle r3, r8, r8, ror #12 │ │ │ │ msrne CPSR_, #69206016 @ 0x4200000 │ │ │ │ orrscs pc, r7, #192, 4 │ │ │ │ strbtcc r9, [r8], -r6, lsl #16 │ │ │ │ - bne 0xff134084 │ │ │ │ - blx 0xffdd7cd6 │ │ │ │ + bne 0xff13400c │ │ │ │ + stc2 7, cr15, [lr], #-184 @ 0xffffff48 │ │ │ │ cmple r9, r0, lsl #16 │ │ │ │ @ instruction: 0xf7fe4628 │ │ │ │ ldmibvs r1!, {r0, r1, r2, r3, r4, r6, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ ldclvs 8, cr10, [r3, #28]! │ │ │ │ vsubw.u8 , , d7 │ │ │ │ @ instruction: 0xf75d21c0 │ │ │ │ - @ instruction: 0xf642faa5 │ │ │ │ + @ instruction: 0xf642fae1 │ │ │ │ vsubw.s8 , q0, d16 │ │ │ │ pkhbtmi r2, r1, r7, lsl #7 │ │ │ │ ldmdavs fp, {r0, r1, r2, fp, ip, pc} │ │ │ │ @ instruction: 0xf72e1ac0 │ │ │ │ - pkhtbmi pc, r3, fp, asr #23 @ │ │ │ │ + pkhbtmi pc, r3, r7, lsl #24 @ │ │ │ │ rscle r2, r7, r0, lsl #16 │ │ │ │ - blcs 0x174300 │ │ │ │ - bls 0x309cc8 │ │ │ │ + blcs 0x174288 │ │ │ │ + bls 0x309c50 │ │ │ │ @ instruction: 0xf47f9204 │ │ │ │ @ instruction: 0xf649af0d │ │ │ │ vrsra.s64 d22, d20, #64 │ │ │ │ stmiavs ip!, {r0, r1, r2, r4, r7, r8, r9, sp}^ │ │ │ │ msreq SPSR_f, r6, lsl #2 │ │ │ │ andcs r2, r2, r0, lsl #4 │ │ │ │ - bne 0xffa340e0 │ │ │ │ - blx 0xfe456622 │ │ │ │ + bne 0xffa34068 │ │ │ │ + blx 0xfe3565aa │ │ │ │ strbmi r9, [sl], -r7, lsl #22 │ │ │ │ ldrtmi r4, [r8], -r1, lsr #12 │ │ │ │ mrc2 7, 4, pc, cr12, cr15, {7} │ │ │ │ - bls 0x2a7a28 │ │ │ │ + bls 0x2a79b0 │ │ │ │ ldrtmi r4, [r1], -r3, lsr #12 │ │ │ │ @ instruction: 0xf75d4638 │ │ │ │ - stmdacs r0, {r0, r1, r6, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r1, r2, r3, r4, r5, r6, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ svcge 0x007df47f │ │ │ │ svceq 0x0002f1b9 │ │ │ │ @ instruction: 0xf642d00a │ │ │ │ vsubw.s8 , q0, d16 │ │ │ │ stmdals r6, {r0, r1, r2, r4, r7, r8, r9, sp} │ │ │ │ - bne 0xff134118 │ │ │ │ - blx 0xfeb57d6a │ │ │ │ + bne 0xff1340a0 │ │ │ │ + blx 0xffa57cf2 │ │ │ │ adcsle r2, r5, r0, lsl #16 │ │ │ │ - blcs 0x1b4364 │ │ │ │ + blcs 0x1b42ec │ │ │ │ @ instruction: 0xf04fd05c │ │ │ │ ldrtmi r0, [r1], -r1, lsl #16 │ │ │ │ andcs r2, r2, r0, lsl #4 │ │ │ │ - blx 0x1a56672 │ │ │ │ + blx 0x19565fa │ │ │ │ strbmi r9, [r3], -r6, lsl #26 │ │ │ │ strtmi r4, [r1], -sl, asr #12 │ │ │ │ strls r4, [r0, #-1592] @ 0xfffff9c8 │ │ │ │ mcr2 7, 2, pc, cr14, cr15, {7} @ │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ andeq r0, r0, r1, asr #32 │ │ │ │ andeq r0, r0, r0 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ - rsbseq r6, pc, r0, rrx │ │ │ │ - ldrshteq r5, [pc], #-230 │ │ │ │ + ldrsbteq r6, [pc], #-8 │ │ │ │ + rsbseq r5, pc, lr, ror #30 │ │ │ │ movwpl pc, #1290 @ 0x50a @ │ │ │ │ ldrtmi r2, [r8], -r1, lsl #4 │ │ │ │ movtcs pc, #51395 @ 0xc8c3 @ │ │ │ │ - mcr2 6, 7, pc, cr12, cr7, {7} @ │ │ │ │ + @ instruction: 0xff28f6f7 │ │ │ │ stmdacs r2, {r0, r1, r2, r6, r8, r9, sl, sp, lr, pc} │ │ │ │ @ instruction: 0xf642d00a │ │ │ │ vsubw.s8 , q0, d16 │ │ │ │ stmdals r6, {r0, r1, r2, r4, r7, r8, r9, sp} │ │ │ │ - bne 0xff134180 │ │ │ │ - blx 0x1e57dd2 │ │ │ │ + bne 0xff134108 │ │ │ │ + blx 0xfed57d5a │ │ │ │ addle r2, r1, r0, lsl #16 │ │ │ │ ldrbmi r3, [r4, #-1640] @ 0xfffff998 │ │ │ │ strb sp, [r7, fp, asr #17] │ │ │ │ @ instruction: 0xe71f65f3 │ │ │ │ subvs pc, r8, #-1342177276 @ 0xb0000004 │ │ │ │ addscs pc, r7, #192, 4 │ │ │ │ - bcs 0x13c17c │ │ │ │ + bcs 0x13c104 │ │ │ │ mrcge 4, 5, APSR_nzcv, cr4, cr15, {1} │ │ │ │ subscs pc, r0, #78643200 @ 0x4b00000 │ │ │ │ addscs pc, r7, #192, 4 │ │ │ │ ldreq r6, [r0], #-2066 @ 0xfffff7ee │ │ │ │ mcrge 5, 5, pc, cr12, cr15, {3} @ │ │ │ │ teqppl r6, r7, lsl #10 @ p-variant is OBSOLETE │ │ │ │ strtmi r9, [r2], -r2, lsl #22 │ │ │ │ @ instruction: 0xf6463130 │ │ │ │ - vshr.s64 q10, q14, #64 │ │ │ │ + vmvn.i32 q10, #12 @ 0x0000000c │ │ │ │ @ instruction: 0xf04a002e │ │ │ │ stmiavs fp!, {r0, r2, r7, fp, ip, sp, lr, pc} │ │ │ │ stmiavs sl!, {r1, r2, r3, r4, r7, r9, sl, sp, lr, pc}^ │ │ │ │ stmdbvs sl!, {r0, r1, r3, r9, ip, pc} │ │ │ │ stmdbvs sl!, {r2, r3, r9, ip, pc}^ │ │ │ │ vst1.8 {d25-d28}, [pc]! │ │ │ │ strb r2, [sp], r0, lsr #5 │ │ │ │ @ instruction: 0xf75d4620 │ │ │ │ - @ instruction: 0x0703fad5 │ │ │ │ + smuadeq r3, r1, fp │ │ │ │ @ instruction: 0xf04fbf48 │ │ │ │ ldrle r0, [ip], #2048 @ 0x800 │ │ │ │ adcvs r2, fp, r1, lsl #6 │ │ │ │ andls lr, fp, #39583744 @ 0x25c0000 │ │ │ │ stmdbvs sl!, {r0, r8, r9, fp, sp} │ │ │ │ stmdbvs sl!, {r2, r3, r9, ip, pc}^ │ │ │ │ @ instruction: 0xf012d00a │ │ │ │ @@ -272229,34 +272200,34 @@ │ │ │ │ @ instruction: 0xf8192141 │ │ │ │ @ instruction: 0xf0221001 │ │ │ │ movwmi r0, #41599 @ 0xa27f │ │ │ │ stmibvs sl!, {r0, r2, r3, r9, ip, pc} │ │ │ │ stmibvs sl!, {r1, r2, r3, r9, ip, pc}^ │ │ │ │ vst1.8 {d25-d28}, [pc] │ │ │ │ strt r2, [r9], r0, lsl #5 │ │ │ │ - mrc2 1, 0, pc, cr12, cr11, {4} │ │ │ │ + mrc2 1, 0, pc, cr8, cr11, {4} │ │ │ │ orrcc pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ ldrtmi r9, [r8], -r4, lsl #18 │ │ │ │ sbcscc pc, r0, #13041664 @ 0xc70000 │ │ │ │ - @ instruction: 0xf994f754 │ │ │ │ + @ instruction: 0xf9d0f754 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec713d8 │ │ │ │ + bl 0xfec71360 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrmi r0, [r6], -r8, ror #31 │ │ │ │ sbcscs pc, r0, #78643200 @ 0x4b00000 │ │ │ │ addscs pc, r7, #192, 4 │ │ │ │ @ instruction: 0xf5a0460d │ │ │ │ addlt r5, r2, r6, lsr r1 │ │ │ │ @ instruction: 0xf8d16812 │ │ │ │ ldmiblt r2, {r5, r6, r9, lr}^ │ │ │ │ addcs r8, r0, #409600 @ 0x64000 │ │ │ │ sbceq pc, r8, r4, lsl #2 │ │ │ │ tstmi r6, r1, asr #20 │ │ │ │ @ instruction: 0x46196099 │ │ │ │ - svc 0x00b8f6f5 │ │ │ │ + svc 0x00f4f6f5 │ │ │ │ @ instruction: 0xf5042201 │ │ │ │ @ instruction: 0xf8c45300 │ │ │ │ @ instruction: 0xf8c350c4 │ │ │ │ andlt r2, r2, ip, asr #6 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @@ -272266,31 +272237,31 @@ │ │ │ │ ldmdahi r2, {r0, r1, r2, r4, r7, r9, sp} │ │ │ │ sbcsle r2, sp, r0, lsl #20 │ │ │ │ subscs pc, r0, #78643200 @ 0x4b00000 │ │ │ │ addscs pc, r7, #192, 4 │ │ │ │ ldreq r6, [r2], #-2066 @ 0xfffff7ee │ │ │ │ @ instruction: 0x4601d5d6 │ │ │ │ @ instruction: 0xf646462a │ │ │ │ - vshr.s64 q10, q4, #64 │ │ │ │ + vmov.i32 q10, #8 @ 0x00000008 │ │ │ │ movwls r0, #4142 @ 0x102e │ │ │ │ @ instruction: 0xf806f04a │ │ │ │ strb r9, [fp, r1, lsl #22] │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec71468 │ │ │ │ + bl 0xfec713f0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r5], r8 │ │ │ │ ldrmi r2, [r6], -r0, lsl #6 │ │ │ │ strmi r4, [r5], -lr, lsr #20 │ │ │ │ stmib sp, {r2, r3, r9, sl, lr}^ │ │ │ │ movwls r3, #8960 @ 0x2300 │ │ │ │ andls r6, r3, #1179648 @ 0x120000 │ │ │ │ andeq pc, r0, #79 @ 0x4f │ │ │ │ ldmdblt r0!, {r0, r3, r5, r8, r9, fp, ip, sp, pc}^ │ │ │ │ - blmi 0xb22290 │ │ │ │ - blls 0x1f42fc │ │ │ │ + blmi 0xb22218 │ │ │ │ + blls 0x1f4284 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, SPSR_und │ │ │ │ tstcs r0, r5 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x460fbdf0 │ │ │ │ strtmi r2, [r9], -r1, lsl #6 │ │ │ │ @@ -272302,36 +272273,36 @@ │ │ │ │ stccs 1, cr13, [r0], {227} @ 0xe3 │ │ │ │ strbtmi sp, [fp], -r0, ror #1 │ │ │ │ eorsvs ip, r8, r7, lsl #22 │ │ │ │ adcsvs r6, sl, r9, ror r0 │ │ │ │ andcs lr, ip, #57147392 @ 0x3680000 │ │ │ │ @ instruction: 0xf01b2003 │ │ │ │ @ instruction: 0x4607f8b3 │ │ │ │ - blmi 0x646ee4 │ │ │ │ + blmi 0x646e6c │ │ │ │ svccs 0x0070ee1d │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ @ instruction: 0xf8d358d3 │ │ │ │ @ instruction: 0xf5033290 │ │ │ │ @ instruction: 0xf8d35300 │ │ │ │ @ instruction: 0xf8d32358 │ │ │ │ movwcs r1, #9040 @ 0x2350 │ │ │ │ @ instruction: 0xb12a9100 │ │ │ │ - bne 0x17f50d4 │ │ │ │ + bne 0x17f505c │ │ │ │ svclt 0x0094429a │ │ │ │ movwcs r2, #4864 @ 0x1300 │ │ │ │ andcc lr, r1, #3358720 @ 0x334000 │ │ │ │ bicle r2, r9, r0, lsl #26 │ │ │ │ - blgt 0x2ebcc8 │ │ │ │ + blgt 0x2ebc50 │ │ │ │ rsbsvs r6, r9, r8, lsr r0 │ │ │ │ @ instruction: 0xe7b360ba │ │ │ │ andeq pc, sp, pc, rrx │ │ │ │ @ instruction: 0xf19be7b1 │ │ │ │ - svclt 0x0000fd65 │ │ │ │ + svclt 0x0000fd61 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ - @ instruction: 0x007f5b94 │ │ │ │ + rsbseq r5, pc, ip, lsl #24 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0050f8cc │ │ │ │ ldrbcs pc, [r0, fp, asr #12] @ │ │ │ │ ldrcs pc, [r7, r0, asr #5] │ │ │ │ adclt r4, r5, r0, lsl #23 │ │ │ │ @@ -272343,37 +272314,37 @@ │ │ │ │ @ instruction: 0xf10880b6 │ │ │ │ @ instruction: 0xf1b939ff │ │ │ │ vrecps.f32 d0, d0, d31 │ │ │ │ teqlt r5, r4, ror #1 │ │ │ │ svceq 0x0013f1b8 │ │ │ │ @ instruction: 0xf1b8bf18 │ │ │ │ @ instruction: 0xf0000f09 │ │ │ │ - blmi 0x1e3a6f8 │ │ │ │ + blmi 0x1e3a680 │ │ │ │ svccs 0x0070ee1d │ │ │ │ strbtmi r2, [r8], -r0, lsl #2 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ addcs r5, r0, #13828096 @ 0xd30000 │ │ │ │ addsmi pc, r0, #13828096 @ 0xd30000 │ │ │ │ - ldmib sl, {r1, r3, r7, r8, ip, sp, lr, pc} │ │ │ │ + ldmib r6, {r1, r3, r7, r8, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf16a4668 │ │ │ │ - strbtmi pc, [r9], -fp, asr #20 @ │ │ │ │ + strbtmi pc, [r9], -r7, asr #20 @ │ │ │ │ andcs r2, r2, r0, lsl #4 │ │ │ │ - @ instruction: 0xf9f0f16a │ │ │ │ + @ instruction: 0xf9ecf16a │ │ │ │ movwpl pc, #54532 @ 0xd504 @ │ │ │ │ tstcs r1, ip, lsl #6 │ │ │ │ svchi 0x005bf3bf │ │ │ │ svccs 0x0000e853 │ │ │ │ andne lr, r0, r3, asr #16 │ │ │ │ mvnsle r2, r0, lsl #16 │ │ │ │ svchi 0x005bf3bf │ │ │ │ @ instruction: 0xf0402a00 │ │ │ │ strhlt r8, [lr, r9] │ │ │ │ @ instruction: 0xf64a2214 │ │ │ │ vorr.i32 d23, #0 @ 0x00000000 │ │ │ │ - blx 0x1a323e │ │ │ │ + blx 0x1a31c6 │ │ │ │ @ instruction: 0xf1033309 │ │ │ │ mrrcvs 0, 5, r0, r9, cr0 │ │ │ │ ldcvs 0, cr6, [r9], {49} @ 0x31 │ │ │ │ ldclvs 0, cr6, [fp], {113} @ 0x71 │ │ │ │ stmdagt r3, {r0, r1, r4, r5, r7, sp, lr} │ │ │ │ smlabteq r3, r6, r9, lr │ │ │ │ tstcs r4, #1073741881 @ 0x40000039 │ │ │ │ @@ -272382,93 +272353,93 @@ │ │ │ │ ldmdavs pc!, {r1, r3, r5, fp, sp, lr} @ │ │ │ │ movwmi pc, #39683 @ 0x9b03 @ │ │ │ │ andvs pc, r8, r4, lsl r8 @ │ │ │ │ stmdavs r8!, {r1, r3, r4, r6, sl, sp, lr}^ │ │ │ │ stmiavs r8!, {r3, r4, r7, sl, sp, lr} │ │ │ │ ldmib r5, {r3, r4, r6, r7, sl, sp, lr}^ │ │ │ │ stmib r3, {r0, r1, r8}^ │ │ │ │ - bllt 0x10da874 │ │ │ │ - blx 0xfefd69d0 │ │ │ │ - blle 0x62aeec │ │ │ │ + bllt 0x10da7fc │ │ │ │ + blx 0xfeed6958 │ │ │ │ + blle 0x62ae74 │ │ │ │ @ instruction: 0xf0131ff3 │ │ │ │ teqle r6, fp @ │ │ │ │ - blmi 0x12e2438 │ │ │ │ - blls 0x9f44a4 │ │ │ │ + blmi 0x12e23c0 │ │ │ │ + blls 0x9f442c │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ @ instruction: 0xf0400300 │ │ │ │ eorlt r8, r5, r4, lsl #1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ @ instruction: 0xf64b83f0 │ │ │ │ vorr.i32 q9, #0 @ 0x00000000 │ │ │ │ ldmdavs fp, {r0, r1, r2, r4, r7, r8, r9, sp} │ │ │ │ strble r0, [r7, #1370]! @ 0x55a │ │ │ │ @ instruction: 0xf6464641 │ │ │ │ - vshr.s64 d21, d8, #64 │ │ │ │ + vmov.i32 d21, #8 @ 0x00000008 │ │ │ │ @ instruction: 0xf049002e │ │ │ │ @ instruction: 0xe7dffefb │ │ │ │ cmppvs r6, #-1342177276 @ p-variant is OBSOLETE @ 0xb0000004 │ │ │ │ orrscs pc, r7, #192, 4 │ │ │ │ - blcs 0x13c4ec │ │ │ │ + blcs 0x13c474 │ │ │ │ @ instruction: 0xf64bd0d0 │ │ │ │ vorr.i32 q9, #0 @ 0x00000000 │ │ │ │ ldmdavs fp, {r0, r1, r2, r4, r7, r8, r9, sp} │ │ │ │ strble r0, [r9, #1049] @ 0x419 │ │ │ │ ldrtmi r2, [r1], -r0, asr #4 │ │ │ │ - rsbpl pc, r4, r6, asr #12 │ │ │ │ + rscmi pc, r4, r6, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ cdp2 0, 14, cr15, cr4, cr9, {2} │ │ │ │ addcs lr, ip, #192, 14 @ 0x3000000 │ │ │ │ strbtmi r2, [r8], -r0, lsl #2 │ │ │ │ - ldmdb r4, {r1, r3, r7, r8, ip, sp, lr, pc} │ │ │ │ + ldmdb r0, {r1, r3, r7, r8, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf16aa801 │ │ │ │ - tstpcs r4, #3227648 @ p-variant is OBSOLETE @ 0x314000 │ │ │ │ + tstpcs r4, #3162112 @ p-variant is OBSOLETE @ 0x304000 │ │ │ │ eorls r2, r1, #4, 4 @ 0x40000000 │ │ │ │ strmi pc, [r9], #-2819 @ 0xfffff4fd │ │ │ │ - blcs 0x17564c │ │ │ │ - bllt 0x200e568 │ │ │ │ + blcs 0x1755d4 │ │ │ │ + bllt 0x200e4f0 │ │ │ │ svceq 0x0008f1b8 │ │ │ │ @ instruction: 0xf1b8dc1e │ │ │ │ ldcle 15, cr0, [lr], {2} │ │ │ │ movwls r2, #768 @ 0x300 │ │ │ │ vhadd.s8 d30, d11, d16 │ │ │ │ vorr.i32 q11, #2048 @ 0x00000800 │ │ │ │ ldmdahi fp, {r0, r1, r2, r4, r7, r8, r9, sp} │ │ │ │ @ instruction: 0xf43f2b00 │ │ │ │ @ instruction: 0xf64baf42 │ │ │ │ vorr.i32 q9, #0 @ 0x00000000 │ │ │ │ ldmdavs fp, {r0, r1, r2, r4, r7, r8, r9, sp} │ │ │ │ @ instruction: 0xf57f0418 │ │ │ │ subcs sl, r0, #58, 30 @ 0xe8 │ │ │ │ @ instruction: 0xf6464641 │ │ │ │ - vaddl.s8 , d0, d28 │ │ │ │ + vaddl.s8 q10, d16, d28 │ │ │ │ @ instruction: 0xf049002e │ │ │ │ @ instruction: 0xe730feb1 │ │ │ │ svceq 0x000bf1b8 │ │ │ │ @ instruction: 0xf649d1e0 │ │ │ │ - vrsra.s64 , , #64 │ │ │ │ + vbic.i32 , #3328 @ 0x00000d00 │ │ │ │ movwls r0, #785 @ 0x311 │ │ │ │ strbtmi r2, [r9], -r0, lsl #4 │ │ │ │ @ instruction: 0xf16a4630 │ │ │ │ - @ instruction: 0xe788f855 │ │ │ │ + @ instruction: 0xe788f851 │ │ │ │ @ instruction: 0xf6496ca2 │ │ │ │ - vrsra.s64 , , #64 │ │ │ │ + vbic.i32 , #3328 @ 0x00000d00 │ │ │ │ movwls r0, #785 @ 0x311 │ │ │ │ svclt 0x004200d3 │ │ │ │ vsubw.s8 q9, , d4 │ │ │ │ @ instruction: 0x93210300 │ │ │ │ @ instruction: 0xf06fe7ec │ │ │ │ @ instruction: 0xe7780015 │ │ │ │ rsbsmi pc, lr, pc, asr #8 │ │ │ │ rscsvc pc, pc, pc, asr #13 │ │ │ │ @ instruction: 0xf19be773 │ │ │ │ - svclt 0x0000fc53 │ │ │ │ + svclt 0x0000fc4f │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ - rsbseq r5, pc, ip, ror #21 │ │ │ │ + rsbseq r5, pc, r4, ror #22 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0048f8cc │ │ │ │ @ instruction: 0xf5a0b0a5 │ │ │ │ addcs r5, r0, #-671088640 @ 0xd8000000 │ │ │ │ @ instruction: 0xf04f2100 │ │ │ │ @@ -272478,566 +272449,566 @@ │ │ │ │ andls r6, r0, r0, ror #4 │ │ │ │ @ instruction: 0xf506484b │ │ │ │ @ instruction: 0xf5065a0d │ │ │ │ @ instruction: 0xf5065709 │ │ │ │ stmdavs r0, {r8, r9, fp, ip, lr} │ │ │ │ @ instruction: 0xf04f9023 │ │ │ │ stmdage r3, {} @ │ │ │ │ - beq 0x4569cc │ │ │ │ + beq 0x456954 │ │ │ │ @ instruction: 0xf18a3708 │ │ │ │ - @ instruction: 0xf8dae896 │ │ │ │ - bcs 0x1225b0 │ │ │ │ + @ instruction: 0xf8dae892 │ │ │ │ + bcs 0x122538 │ │ │ │ stmdage r3, {r1, r5, r6, ip, lr, pc} │ │ │ │ - @ instruction: 0xf942f16a │ │ │ │ + @ instruction: 0xf93ef16a │ │ │ │ stmdbge r3, {r9, sp} │ │ │ │ @ instruction: 0xf16a2002 │ │ │ │ - @ instruction: 0xf8d6f8e7 │ │ │ │ - bllt 0xc2a8d8 │ │ │ │ + @ instruction: 0xf8d6f8e3 │ │ │ │ + bllt 0xc2a860 │ │ │ │ strcs r4, [r1], #-1589 @ 0xfffff9cb │ │ │ │ strcc lr, [r1], #-3 │ │ │ │ mcrrcs 5, 8, r3, r1, cr4 │ │ │ │ @ instruction: 0xf8dbd035 │ │ │ │ @ instruction: 0xf5062348 │ │ │ │ andcc r5, r8, fp │ │ │ │ ldrtmi fp, [r8], -r2, lsl #18 │ │ │ │ ldrdcs pc, [r8, #-133] @ 0xffffff7b │ │ │ │ rscsle r2, r0, r0, lsl #20 │ │ │ │ andne pc, r4, r8, lsl r8 @ │ │ │ │ - @ instruction: 0xf986f16a │ │ │ │ + @ instruction: 0xf982f16a │ │ │ │ mvnle r2, r0, lsl #16 │ │ │ │ strcs r1, [r4, #3682] @ 0xe62 │ │ │ │ stmdals r0, {r0, r5, r9, sl, lr} │ │ │ │ andvs pc, r2, #5120 @ 0x1400 │ │ │ │ adcvc pc, r4, #8388608 @ 0x800000 │ │ │ │ ldc2 7, cr15, [r6], {254} @ 0xfe │ │ │ │ ldrdmi pc, [r4], #134 @ 0x86 │ │ │ │ sbcsle r2, r9, r0, lsl #24 │ │ │ │ andne pc, r4, r8, lsl r8 @ │ │ │ │ tstls r1, r8, lsr r6 │ │ │ │ @ instruction: 0xf16a1e65 │ │ │ │ - stmdbls r1, {r0, r1, r2, r3, r5, r6, r8, fp, ip, sp, lr, pc} │ │ │ │ + stmdbls r1, {r0, r1, r3, r5, r6, r8, fp, ip, sp, lr, pc} │ │ │ │ teqle fp, r0, lsl #16 │ │ │ │ - blx 0x1a2e7e │ │ │ │ + blx 0x1a2e06 │ │ │ │ mrrcvs 2, 0, r8, r2, cr5 │ │ │ │ eorsle r2, r5, r1, lsl #20 │ │ │ │ @ instruction: 0xf1069800 │ │ │ │ strtmi r0, [r1], -r4, asr #5 │ │ │ │ - blx 0x5863a │ │ │ │ + blx 0x585c2 │ │ │ │ @ instruction: 0xf8cae7c2 │ │ │ │ addcs r9, r0, #0 │ │ │ │ tstpvc r2, fp, lsl #10 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf8cba803 │ │ │ │ @ instruction: 0xf6f59348 │ │ │ │ - @ instruction: 0x210bed94 │ │ │ │ + ldrdcs lr, [fp, -r0] │ │ │ │ @ instruction: 0xf16aa803 │ │ │ │ - tstpcs r7, fp, lsr #18 @ p-variant is OBSOLETE │ │ │ │ + tstpcs r7, r7, lsr #18 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf16aa803 │ │ │ │ - andcs pc, r0, #638976 @ 0x9c000 │ │ │ │ + andcs pc, r0, #573440 @ 0x8c000 │ │ │ │ andcs sl, r2, r3, lsl #18 │ │ │ │ - @ instruction: 0xf890f16a │ │ │ │ + @ instruction: 0xf88cf16a │ │ │ │ ldrdcs pc, [r0], -sl │ │ │ │ orrsle r2, ip, r0, lsl #20 │ │ │ │ @ instruction: 0xf8cb4b0f │ │ │ │ ldmdavs sl, {r3, r6, r8, r9, sp} │ │ │ │ subsmi r9, sl, r3, lsr #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ eorlt sp, r5, r3, lsl r1 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ @ instruction: 0xf16a4638 │ │ │ │ - andscs pc, r4, #114688 @ 0x1c000 │ │ │ │ + andscs pc, r4, #49152 @ 0xc000 │ │ │ │ strhi pc, [r5, #-2818] @ 0xfffff4fe │ │ │ │ subls pc, r4, r5, asr #17 │ │ │ │ @ instruction: 0xf19be7c0 │ │ │ │ - svclt 0x0000fba1 │ │ │ │ + svclt 0x0000fb9d │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec718c4 │ │ │ │ + bl 0xfec7184c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x81e64c │ │ │ │ - bcs 0x3468e4 │ │ │ │ + blmi 0x81e5d4 │ │ │ │ + bcs 0x34686c │ │ │ │ movwls r6, #14363 @ 0x381b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ - blmi 0x78eb7c │ │ │ │ + blmi 0x78eb04 │ │ │ │ cdp 6, 1, cr4, cr13, cr5, {0} │ │ │ │ ldrbtmi r0, [fp], #-3952 @ 0xfffff090 │ │ │ │ stmiapl r0, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ @ instruction: 0xf8d02301 │ │ │ │ @ instruction: 0x46184290 │ │ │ │ mcr2 0, 5, pc, cr8, cr10, {0} @ │ │ │ │ @ instruction: 0xf504b1e8 │ │ │ │ stmdavs r3, {r0, r1, r3, sl, ip, lr}^ │ │ │ │ stmdavs r2, {r3, sl, ip, sp} │ │ │ │ strtmi sl, [r0], -r1, lsl #18 │ │ │ │ movwls r9, #8705 @ 0x2201 │ │ │ │ - blx 0x1958706 │ │ │ │ + blx 0x195868e │ │ │ │ eorvs r2, ip, r0 │ │ │ │ ldmdavs sl, {r1, r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r3, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r5, ip, lsl #2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ andseq pc, r5, pc, rrx │ │ │ │ @ instruction: 0xf06fe7ee │ │ │ │ strb r0, [fp, sp]! │ │ │ │ - blx 0x18d6daa │ │ │ │ + blx 0x17d6d32 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ - @ instruction: 0x007f579a │ │ │ │ + rsbseq r5, pc, r2, lsl r8 @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec7194c │ │ │ │ + bl 0xfec718d4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x460c0ff0 │ │ │ │ addlt r6, r2, r1, asr #16 │ │ │ │ ldmdblt r9, {r0, r1, r9, sl, lr} │ │ │ │ ldmvs r9, {r0, r2, r5, sp, lr, pc}^ │ │ │ │ tstlt r1, #8, 6 @ 0x20000000 │ │ │ │ adcmi r6, r0, #24, 16 @ 0x180000 │ │ │ │ @ instruction: 0xf64cd1f9 │ │ │ │ - vshr.s64 q10, q8, #64 │ │ │ │ + vmvn.i32 q10, #0 @ 0x00000000 │ │ │ │ stmib sp, {r0, r4, r5}^ │ │ │ │ @ instruction: 0xf0493200 │ │ │ │ - blls 0x159d58 │ │ │ │ + blls 0x159ce0 │ │ │ │ ldmdavs fp, {r0, r9, fp, ip, pc}^ │ │ │ │ vand d27, d23, d11 │ │ │ │ - vrsra.s64 d16, d24, #64 │ │ │ │ + vbic.i32 d16, #2048 @ 0x00000800 │ │ │ │ vcgt.s8 d16, d9, d30 │ │ │ │ - vmla.f d21, d16, d0[3] │ │ │ │ - bcs 0x11ac50 │ │ │ │ + vmla.f d21, d0, d0[3] │ │ │ │ + bcs 0x11abd8 │ │ │ │ ldrmi fp, [r9], -r8, lsl #30 │ │ │ │ - rscsmi pc, r0, ip, asr #12 │ │ │ │ + rsbsmi pc, r0, ip, asr #12 │ │ │ │ eorseq pc, r1, r0, asr #5 │ │ │ │ pop {r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf0494010 │ │ │ │ @ instruction: 0x4621bd5f │ │ │ │ - sbcpl pc, r0, r6, asr #12 │ │ │ │ + subpl pc, r0, r6, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf0499200 │ │ │ │ - bls 0x159d18 │ │ │ │ + bls 0x159ca0 │ │ │ │ svclt 0x0000e7e1 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ stmvs r2, {r0, r4, r7, r9, sl, lr} │ │ │ │ - bcs 0x12c00c │ │ │ │ + bcs 0x12bf94 │ │ │ │ vqadd.s8 , , q0 │ │ │ │ - vmla.f d21, d16, d0[3] │ │ │ │ + vmla.f d21, d0, d0[3] │ │ │ │ vrhadd.s8 d16, d7, d31 │ │ │ │ - vqshl.s64 , q8, #0 │ │ │ │ + vbic.i32 , #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf100072e │ │ │ │ strcs r0, [r0], -ip, lsl #8 │ │ │ │ stmiavs r2!, {r1, sp, lr, pc} │ │ │ │ @ instruction: 0xb1b2340c │ │ │ │ stccc 8, cr15, [r8], {84} @ 0x54 │ │ │ │ stceq 8, cr15, [ip], {84} @ 0x54 │ │ │ │ addmi r4, r3, #43 @ 0x2b │ │ │ │ vand , q12, │ │ │ │ - vaddl.s8 q10, d16, d0 │ │ │ │ + vaddl.s8 q10, d0, d0 │ │ │ │ @ instruction: 0xf0490032 │ │ │ │ stmiavs r2!, {r0, r1, r3, r5, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ stccc 8, cr15, [r8], {84} @ 0x54 │ │ │ │ ldrtmi r3, [r9], -r1, lsl #12 │ │ │ │ - b 0xa67850 │ │ │ │ - bcs 0x11bc30 │ │ │ │ + b 0xa677d8 │ │ │ │ + bcs 0x11bbb8 │ │ │ │ addsmi sp, r6, #232, 2 @ 0x3a │ │ │ │ @ instruction: 0xb1a5dd28 │ │ │ │ - adcseq pc, r8, #1879048196 @ 0x70000004 │ │ │ │ + eorseq pc, r8, #1879048196 @ 0x70000004 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - bicpl pc, ip, #-1879048188 @ 0x90000004 │ │ │ │ + movtpl pc, #49737 @ 0xc249 @ │ │ │ │ msreq CPSR_fsxc, #192, 4 │ │ │ │ svceq 0x0000f1b9 │ │ │ │ ldrmi fp, [r3], -r8, lsl #30 │ │ │ │ - sbcpl pc, r4, r6, asr #12 │ │ │ │ + subpl pc, r4, r6, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ pop {r1, r3, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf04947f0 │ │ │ │ vadd.f32 d27, d7, d9 │ │ │ │ - vrsra.s64 d16, d24, #64 │ │ │ │ + vbic.i32 d16, #2048 @ 0x00000800 │ │ │ │ vcgt.s8 d16, d9, d30 │ │ │ │ - vmla.f d21, d16, d0[3] │ │ │ │ + vmla.f d21, d0, d0[3] │ │ │ │ strmi r0, [r9, #303]! @ 0x12f │ │ │ │ ldrmi fp, [r9], -r8, lsl #30 │ │ │ │ - rscsmi pc, r0, ip, asr #12 │ │ │ │ + rsbsmi pc, r0, ip, asr #12 │ │ │ │ eorseq pc, r1, r0, asr #5 │ │ │ │ @ instruction: 0x47f0e8bd │ │ │ │ ldcllt 0, cr15, [r6], #292 @ 0x124 │ │ │ │ - @ instruction: 0x03b8f247 │ │ │ │ + teqpeq r8, #1879048196 @ p-variant is OBSOLETE @ 0x70000004 │ │ │ │ msreq CPSR_fsx, #192, 4 │ │ │ │ - sbcpl pc, ip, #-1879048188 @ 0x90000004 │ │ │ │ + subpl pc, ip, #-1879048188 @ 0x90000004 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ svceq 0x0000f1b9 │ │ │ │ ldrmi fp, [sl], -r8, lsl #30 │ │ │ │ @ instruction: 0xf6464629 │ │ │ │ - vmla.i d21, d16, d0[3] │ │ │ │ + vmla.i d21, d0, d0[3] │ │ │ │ pop {r1, r2, r3, r5} │ │ │ │ @ instruction: 0xf04947f0 │ │ │ │ svclt 0x0000bce1 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec71ab0 │ │ │ │ + bl 0xfec71a38 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf6460ff8 │ │ │ │ - vshr.s64 , q2, #64 │ │ │ │ + vmov.i32 , #4 @ 0x00000004 │ │ │ │ ldrmi r0, [r4], -lr, lsr #32 │ │ │ │ @ instruction: 0xf0496849 │ │ │ │ @ instruction: 0x4621fcd1 │ │ │ │ @ instruction: 0xf64e2201 │ │ │ │ - vmla.i d17, d0, d0[2] │ │ │ │ + vmla.i d16, d16, d0[2] │ │ │ │ @ instruction: 0xf7ff0033 │ │ │ │ vrecps.f32 , , │ │ │ │ - vaddl.s8 q11, d0, d16 │ │ │ │ + vaddl.s8 , d16, d16 │ │ │ │ pop {r1, r2, r3, r5} │ │ │ │ @ instruction: 0xf0494010 │ │ │ │ svclt 0x0000bcc1 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec71af0 │ │ │ │ + bl 0xfec71a78 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf6460ff8 │ │ │ │ - vshr.s64 , q2, #64 │ │ │ │ + vmov.i32 , #4 @ 0x00000004 │ │ │ │ ldrmi r0, [r4], -lr, lsr #32 │ │ │ │ @ instruction: 0xf0496849 │ │ │ │ stmdami r6, {r0, r4, r5, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ andcs r4, r1, #34603008 @ 0x2100000 │ │ │ │ @ instruction: 0xff58f7ff │ │ │ │ - eorvs pc, r0, r7, asr #4 │ │ │ │ + adcpl pc, r0, r7, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0x4010e8bd │ │ │ │ stclt 0, cr15, [r4], #292 @ 0x124 │ │ │ │ - eorseq lr, r3, r0, lsl #21 │ │ │ │ + eorseq lr, r3, r0, lsl #20 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec71b2c │ │ │ │ + bl 0xfec71ab4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf0000ff8 │ │ │ │ strmi r0, [r4], -pc, lsl #6 │ │ │ │ - blcs 0x369540 │ │ │ │ + blcs 0x3694c8 │ │ │ │ ldm pc, {r2, r3, fp, ip, lr, pc}^ @ │ │ │ │ eorcc pc, fp, #3 │ │ │ │ - bleq 0x26aa2c │ │ │ │ + bleq 0x26a9b4 │ │ │ │ strcs r0, [fp], #-2827 @ 0xfffff4f5 │ │ │ │ - andvs pc, r8, r6, asr #12 │ │ │ │ + addpl pc, r8, r6, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ stc2 0, cr15, [r8], {73} @ 0x49 │ │ │ │ - strle r0, [pc], #-802 @ 0x11a95c │ │ │ │ + strle r0, [pc], #-802 @ 0x11a8e4 │ │ │ │ strle r0, [r5], #-1315 @ 0xfffffadd │ │ │ │ andcs r2, r0, #0 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ - eorsvs pc, r4, r6, asr #12 │ │ │ │ + adcspl pc, r4, r6, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0x4010e8bd │ │ │ │ ldcllt 0, cr15, [r6], #-292 @ 0xfffffedc │ │ │ │ - eorvs pc, r4, r6, asr #12 │ │ │ │ + adcpl pc, r4, r6, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ ldc2l 0, cr15, [r0], #-292 @ 0xfffffedc │ │ │ │ @ instruction: 0xf646e7e8 │ │ │ │ - vmov.i32 d22, #8 @ 0x00000008 │ │ │ │ + vshr.s64 d21, d8, #64 │ │ │ │ @ instruction: 0xf049002e │ │ │ │ ldrb pc, [pc, r9, ror #24] @ │ │ │ │ - rscpl pc, r4, r6, asr #12 │ │ │ │ + rsbpl pc, r4, r6, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ stc2l 0, cr15, [r2], #-292 @ 0xfffffedc │ │ │ │ @ instruction: 0xf646e7d8 │ │ │ │ - vshr.s64 , q4, #64 │ │ │ │ + vmov.i32 , #8 @ 0x00000008 │ │ │ │ @ instruction: 0xf049002e │ │ │ │ @ instruction: 0xe7d1fc5b │ │ │ │ - rscspl pc, r0, r6, asr #12 │ │ │ │ + rsbspl pc, r0, r6, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ mrrc2 0, 4, pc, r4, cr9 @ │ │ │ │ @ instruction: 0xf646e7ca │ │ │ │ - vshr.s64 , q14, #64 │ │ │ │ + vmvn.i32 , #12 @ 0x0000000c │ │ │ │ @ instruction: 0xf049002e │ │ │ │ strb pc, [r3, sp, asr #24] @ │ │ │ │ - blcs 0x4e23e0 │ │ │ │ + blcs 0x4e2368 │ │ │ │ ldm pc, {r0, r1, r3, fp, ip, lr, pc}^ @ │ │ │ │ - beq 0x5969e8 │ │ │ │ - beq 0x39d208 │ │ │ │ - beq 0x55d20c │ │ │ │ - beq 0x39d210 │ │ │ │ - bcs 0x1dcae8 │ │ │ │ + beq 0x596970 │ │ │ │ + beq 0x39d190 │ │ │ │ + beq 0x55d194 │ │ │ │ + beq 0x39d198 │ │ │ │ + bcs 0x1dca70 │ │ │ │ vhadd.s8 , , q14 │ │ │ │ - vaddl.s8 q9, d0, d24 │ │ │ │ + vaddl.s8 , d16, d24 │ │ │ │ ldrmi r0, [r1], -pc, lsr #32 │ │ │ │ ldclt 0, cr15, [r6], #-292 @ 0xfffffedc │ │ │ │ @ instruction: 0xdc6d2a11 │ │ │ │ - blle 0xffe25204 │ │ │ │ + blle 0xffe2518c │ │ │ │ ldmle r2!, {r0, r4, r9, fp, sp}^ │ │ │ │ @ instruction: 0xf853a301 │ │ │ │ svclt 0x0000f022 │ │ │ │ - @ instruction: 0x0011aafd │ │ │ │ - andseq sl, r1, fp, ror #19 │ │ │ │ - andseq sl, r1, fp, ror #19 │ │ │ │ - @ instruction: 0x0011aabd │ │ │ │ - andseq sl, r1, fp, ror #19 │ │ │ │ - andseq sl, r1, fp, ror #19 │ │ │ │ - @ instruction: 0x0011aaf3 │ │ │ │ - andseq sl, r1, fp, ror #19 │ │ │ │ - andseq sl, r1, fp, ror #19 │ │ │ │ - andseq sl, r1, fp, ror #19 │ │ │ │ - andseq sl, r1, fp, ror #19 │ │ │ │ - andseq sl, r1, fp, ror #19 │ │ │ │ - andseq sl, r1, fp, ror #19 │ │ │ │ - andseq sl, r1, fp, ror #19 │ │ │ │ - andseq sl, r1, fp, ror #19 │ │ │ │ - andseq sl, r1, fp, ror #19 │ │ │ │ - andseq sl, r1, fp, ror #19 │ │ │ │ - andseq sl, r1, r9, ror #21 │ │ │ │ + andseq sl, r1, r5, lsl #21 │ │ │ │ + andseq sl, r1, r3, ror r9 │ │ │ │ + andseq sl, r1, r3, ror r9 │ │ │ │ + andseq sl, r1, r5, asr #20 │ │ │ │ + andseq sl, r1, r3, ror r9 │ │ │ │ + andseq sl, r1, r3, ror r9 │ │ │ │ + andseq sl, r1, fp, ror sl │ │ │ │ + andseq sl, r1, r3, ror r9 │ │ │ │ + andseq sl, r1, r3, ror r9 │ │ │ │ + andseq sl, r1, r3, ror r9 │ │ │ │ + andseq sl, r1, r3, ror r9 │ │ │ │ + andseq sl, r1, r3, ror r9 │ │ │ │ + andseq sl, r1, r3, ror r9 │ │ │ │ + andseq sl, r1, r3, ror r9 │ │ │ │ + andseq sl, r1, r3, ror r9 │ │ │ │ + andseq sl, r1, r3, ror r9 │ │ │ │ + andseq sl, r1, r3, ror r9 │ │ │ │ + andseq sl, r1, r1, ror sl │ │ │ │ stmiale r8, {r1, r2, r4, r9, fp, sp}^ │ │ │ │ @ instruction: 0xf853a301 │ │ │ │ svclt 0x0000f022 │ │ │ │ - andseq sl, r1, r7, asr fp │ │ │ │ - andseq sl, r1, r1, ror #22 │ │ │ │ + @ instruction: 0x0011aadf │ │ │ │ + andseq sl, r1, r9, ror #21 │ │ │ │ + andseq sl, r1, pc, lsl #21 │ │ │ │ + mulseq r1, r9, sl │ │ │ │ andseq sl, r1, r7, lsl #22 │ │ │ │ andseq sl, r1, r1, lsl fp │ │ │ │ - andseq sl, r1, pc, ror fp │ │ │ │ - andseq sl, r1, r9, lsl #23 │ │ │ │ - andseq sl, r1, r3, asr #22 │ │ │ │ - andseq sl, r1, sp, asr #22 │ │ │ │ + andseq sl, r1, fp, asr #21 │ │ │ │ + @ instruction: 0x0011aad5 │ │ │ │ + andseq sl, r1, r3, lsr #21 │ │ │ │ + andseq sl, r1, sp, lsr #21 │ │ │ │ + @ instruction: 0x0011aab7 │ │ │ │ + andseq sl, r1, r1, asr #21 │ │ │ │ andseq sl, r1, fp, lsl fp │ │ │ │ andseq sl, r1, r5, lsr #22 │ │ │ │ andseq sl, r1, pc, lsr #22 │ │ │ │ andseq sl, r1, r9, lsr fp │ │ │ │ - mulseq r1, r3, fp │ │ │ │ - mulseq r1, sp, fp │ │ │ │ - andseq sl, r1, r7, lsr #23 │ │ │ │ - @ instruction: 0x0011abb1 │ │ │ │ - @ instruction: 0x0011abbb │ │ │ │ - andseq sl, r1, fp, ror #19 │ │ │ │ - andseq sl, r1, r5, asr #23 │ │ │ │ - andseq sl, r1, pc, asr #23 │ │ │ │ - @ instruction: 0x0011abd9 │ │ │ │ - andseq sl, r1, fp, ror #22 │ │ │ │ - andseq sl, r1, r5, ror fp │ │ │ │ + andseq sl, r1, r3, asr #22 │ │ │ │ + andseq sl, r1, r3, ror r9 │ │ │ │ + andseq sl, r1, sp, asr #22 │ │ │ │ + andseq sl, r1, r7, asr fp │ │ │ │ + andseq sl, r1, r1, ror #22 │ │ │ │ + @ instruction: 0x0011aaf3 │ │ │ │ + @ instruction: 0x0011aafd │ │ │ │ svclt 0x00082802 │ │ │ │ orrsle r2, r2, sl, lsl #18 │ │ │ │ - cmppvs r4, r6, asr #12 @ p-variant is OBSOLETE │ │ │ │ + bicpl pc, r4, r6, asr #12 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - rscsmi pc, r0, ip, asr #12 │ │ │ │ + rsbsmi pc, r0, ip, asr #12 │ │ │ │ eorseq pc, r1, r0, asr #5 │ │ │ │ - bllt 0xff2d6c00 │ │ │ │ + bllt 0xff2d6b88 │ │ │ │ svclt 0x00042aff │ │ │ │ - cmnpvs ip, r6, asr #12 @ p-variant is OBSOLETE │ │ │ │ + mvnspl pc, r6, asr #12 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ @ instruction: 0xe780d0f2 │ │ │ │ - cmnpvs r0, r6, asr #12 @ p-variant is OBSOLETE │ │ │ │ + mvnspl pc, r6, asr #12 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ @ instruction: 0xf646e7ec │ │ │ │ - vsra.s64 d22, d8, #64 │ │ │ │ + vorr.i32 d22, #8 @ 0x00000008 │ │ │ │ strb r0, [r7, lr, lsr #2]! │ │ │ │ - cmppvs r0, r6, asr #12 @ p-variant is OBSOLETE │ │ │ │ + bicspl pc, r0, r6, asr #12 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ @ instruction: 0xf646e7e2 │ │ │ │ - vorr.i32 q11, #12 @ 0x0000000c │ │ │ │ + vsra.s64 , q6, #64 │ │ │ │ ldrb r0, [sp, lr, lsr #2] │ │ │ │ - @ instruction: 0x61a4f646 │ │ │ │ + msrvs R12_usr, r6 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ @ instruction: 0xf646e7d8 │ │ │ │ - vsra.s64 q11, q14, #64 │ │ │ │ + vbic.i32 q11, #12 @ 0x0000000c │ │ │ │ ldrb r0, [r3, lr, lsr #2] │ │ │ │ - tstpvc ip, r6, asr #12 @ p-variant is OBSOLETE │ │ │ │ + orrvs pc, ip, r6, asr #12 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ @ instruction: 0xf646e7ce │ │ │ │ - vorr.i32 d23, #12 @ 0x0000000c │ │ │ │ + vsra.s64 d22, d12, #64 │ │ │ │ strb r0, [r9, lr, lsr #2] │ │ │ │ - teqpvc r0, r6, asr #12 @ p-variant is OBSOLETE │ │ │ │ + asrsvs pc, r6, #12 @ │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ @ instruction: 0xf646e7c4 │ │ │ │ - vsra.s64 q11, q6, #64 │ │ │ │ + vorr.i32 q11, #12 @ 0x0000000c │ │ │ │ ldr r0, [pc, lr, lsr #2]! │ │ │ │ - mvnvs pc, r6, asr #12 │ │ │ │ + msrvs (UNDEF: 108), r6 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ @ instruction: 0xf646e7ba │ │ │ │ - vsra.s64 , q12, #64 │ │ │ │ + vbic.i32 , #8 @ 0x00000008 │ │ │ │ ldr r0, [r5, lr, lsr #2]! │ │ │ │ - orrvs pc, r8, r6, asr #12 │ │ │ │ + tstpvs r8, r6, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ @ instruction: 0xf646e7b0 │ │ │ │ - vsra.s64 , q6, #64 │ │ │ │ + vorr.i32 , #12 @ 0x0000000c │ │ │ │ str r0, [fp, lr, lsr #2]! │ │ │ │ - mvnvc pc, r6, asr #12 │ │ │ │ + msrvc (UNDEF: 108), r6 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ @ instruction: 0xf646e7a6 │ │ │ │ - vsra.s64 d22, d24, #64 │ │ │ │ + vbic.i32 d22, #8 @ 0x00000008 │ │ │ │ str r0, [r1, lr, lsr #2]! │ │ │ │ - bicvs pc, ip, r6, asr #12 │ │ │ │ + cmppvs ip, r6, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ @ instruction: 0xf646e79c │ │ │ │ - vmla.f d23, d0, d0[1] │ │ │ │ + vmla.f d22, d16, d0[1] │ │ │ │ ldr r0, [r7, lr, lsr #2] │ │ │ │ - cmppvc r8, r6, asr #12 @ p-variant is OBSOLETE │ │ │ │ + bicsvs pc, r8, r6, asr #12 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ @ instruction: 0xf646e792 │ │ │ │ - vmla.f d23, d0, d0[6] │ │ │ │ + vmla.f d22, d16, d0[6] │ │ │ │ str r0, [sp, lr, lsr #2] │ │ │ │ - cmnpvc r8, r6, asr #12 @ p-variant is OBSOLETE │ │ │ │ + mvnsvs pc, r6, asr #12 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ @ instruction: 0xf646e788 │ │ │ │ - vsra.s64 d23, d0, #64 │ │ │ │ + vorr.i32 d23, #0 @ 0x00000000 │ │ │ │ str r0, [r3, lr, lsr #2] │ │ │ │ - asrvc pc, r6, #12 @ │ │ │ │ + msrvc R8_usr, r6 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ @ instruction: 0xf646e77e │ │ │ │ - vsra.s64 d23, d24, #64 │ │ │ │ + vbic.i32 d23, #8 @ 0x00000008 │ │ │ │ ldrb r0, [r9, -lr, lsr #2]! │ │ │ │ - bicvc pc, ip, r6, asr #12 │ │ │ │ + cmppvc ip, r6, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ svclt 0x0000e774 │ │ │ │ ldmdbcs r3, {r0, r6, r7, r9, ip, sp, pc} │ │ │ │ ldm pc, {r0, r1, r3, fp, ip, lr, pc}^ @ │ │ │ │ ldrne pc, [r0], -r1 │ │ │ │ - beq 0x3a3468 │ │ │ │ - beq 0x39d424 │ │ │ │ + beq 0x3a33f0 │ │ │ │ + beq 0x39d3ac │ │ │ │ strtcc r2, [lr], #-2058 @ 0xfffff7f6 │ │ │ │ mcrrmi 0, 3, r4, r6, cr10 │ │ │ │ vtst.8 , , q1 │ │ │ │ - vaddl.s8 q9, d0, d24 │ │ │ │ + vaddl.s8 , d16, d24 │ │ │ │ @ instruction: 0xf049002f │ │ │ │ - vqdmulh.s d27, d7, d27 │ │ │ │ - vaddl.s8 q8, d0, d8 │ │ │ │ + @ instruction: 0xf646bb2b │ │ │ │ + vaddl.s8 , d16, d8 │ │ │ │ @ instruction: 0xf049002e │ │ │ │ - vqdmulh.s d27, d7, d21 │ │ │ │ - vmov.i32 d16, #4 @ 0x00000004 │ │ │ │ + @ instruction: 0xf646bb25 │ │ │ │ + vshr.s64 d23, d4, #64 │ │ │ │ @ instruction: 0xf049002e │ │ │ │ - vpadd.i8 d27, d7, d15 │ │ │ │ - vmov.i32 d16, #12 @ 0x0000000c │ │ │ │ + @ instruction: 0xf646bb1f │ │ │ │ + vshr.s64 d23, d12, #64 │ │ │ │ @ instruction: 0xf049002e │ │ │ │ - vpadd.i8 d27, d7, d9 │ │ │ │ - vaddl.s8 q8, d0, d24 │ │ │ │ + @ instruction: 0xf646bb19 │ │ │ │ + vaddl.s8 , d16, d24 │ │ │ │ @ instruction: 0xf049002e │ │ │ │ - vpadd.i8 d27, d7, d3 │ │ │ │ - vmvn.i32 d16, #4 @ 0x00000004 │ │ │ │ + @ instruction: 0xf646bb13 │ │ │ │ + vshr.s64 d23, d20, #64 │ │ │ │ @ instruction: 0xf049002e │ │ │ │ - vqdmulh.s d27, d7, d13 │ │ │ │ - vmla.i d16, d0, d0[0] │ │ │ │ + @ instruction: 0xf646bb0d │ │ │ │ + vmla.i d23, d16, d0[0] │ │ │ │ @ instruction: 0xf049002e │ │ │ │ - vqdmulh.s d27, d7, d7 │ │ │ │ - vmla.i d16, d0, d0[3] │ │ │ │ + @ instruction: 0xf646bb07 │ │ │ │ + vmla.i d23, d16, d0[3] │ │ │ │ @ instruction: 0xf049002e │ │ │ │ - vqdmulh.s d27, d7, d1 │ │ │ │ - vmov.i32 q8, #8 @ 0x00000008 │ │ │ │ + @ instruction: 0xf646bb01 │ │ │ │ + vshr.s64 , q4, #64 │ │ │ │ @ instruction: 0xf049002e │ │ │ │ - vpmin.s8 , , │ │ │ │ - vmla.i d16, d0, d0[5] │ │ │ │ + @ instruction: 0xf646bafb │ │ │ │ + vmla.i d23, d16, d0[5] │ │ │ │ @ instruction: 0xf049002e │ │ │ │ - vpmin.s8 , , │ │ │ │ - vmla.i d16, d0, d0[7] │ │ │ │ + @ instruction: 0xf646baf5 │ │ │ │ + vmla.i d23, d16, d0[7] │ │ │ │ @ instruction: 0xf049002e │ │ │ │ - vpmax.s8 , , │ │ │ │ - vmvn.i32 q8, #4 @ 0x00000004 │ │ │ │ + @ instruction: 0xf646baef │ │ │ │ + vshr.s64 , q10, #64 │ │ │ │ @ instruction: 0xf049002e │ │ │ │ - vpmax.s8 , , │ │ │ │ - vmvn.i32 q8, #12 @ 0x0000000c │ │ │ │ + @ instruction: 0xf646bae9 │ │ │ │ + vshr.s64 , q14, #64 │ │ │ │ @ instruction: 0xf049002e │ │ │ │ vpmax.s8 , , │ │ │ │ - vaddl.s8 q8, d16, d8 │ │ │ │ + vaddl.s8 q8, d0, d8 │ │ │ │ @ instruction: 0xf049002e │ │ │ │ svclt 0x0000badd │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec71eb8 │ │ │ │ + bl 0xfec71e40 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldmib sp, {r4, r5, r6, r7, r8, r9, sl, fp}^ │ │ │ │ vrshl.s8 d20, d4, d7 │ │ │ │ - vshr.s64 d16, d4, #64 │ │ │ │ + vmov.i32 d16, #4 @ 0x00000004 │ │ │ │ stmdavs r9, {r1, r2, r3, r5}^ │ │ │ │ - blx 0xff456df4 │ │ │ │ + blx 0xff456d7c │ │ │ │ @ instruction: 0xf7ff4620 │ │ │ │ strtmi pc, [r9], -r9, lsl #31 │ │ │ │ - adceq pc, r0, r7, asr #4 │ │ │ │ + eoreq pc, r0, r7, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ ldrhtmi lr, [r8], -sp │ │ │ │ - blt 0xff156e0c │ │ │ │ + blt 0xff156d94 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ vmax.s8 d20, d10, d4 │ │ │ │ - vmvn.i32 d23, #12 @ 0x0000000c │ │ │ │ + vshr.s64 d22, d28, #64 │ │ │ │ strmi r0, [sp], -pc, lsr #32 │ │ │ │ - blx 0xfed56e2c │ │ │ │ + blx 0xfed56db4 │ │ │ │ @ instruction: 0xf104b3a5 │ │ │ │ movwcs r0, #4639 @ 0x121f │ │ │ │ eoreq lr, r4, #73728 @ 0x12000 │ │ │ │ qasxmi fp, r2, r8 │ │ │ │ ldrmi r4, [r8], -r9, lsr #12 │ │ │ │ rsbne lr, r2, #3072 @ 0xc00 │ │ │ │ @ instruction: 0xf01a0092 │ │ │ │ strmi pc, [r0], pc, lsl #23 │ │ │ │ stccs 3, cr11, [r0], {96} @ 0x60 │ │ │ │ vqdmulh.s d29, d7, d18 │ │ │ │ - vqshl.s64 d16, d24, #0 │ │ │ │ + vbic.i32 d16, #134217728 @ 0x08000000 │ │ │ │ vabd.s8 d16, d9, d30 │ │ │ │ - vmlsl.s , d16, d0[3] │ │ │ │ + vmlsl.s , d0, d0[3] │ │ │ │ vmax.s8 d16, d7, d31 │ │ │ │ - vabal.s8 q8, d16, d28 │ │ │ │ + vabal.s8 q8, d0, d28 │ │ │ │ @ instruction: 0xf04f052e │ │ │ │ cmnne r3, r1, lsl #24 │ │ │ │ tstpeq pc, r4 @ p-variant is OBSOLETE │ │ │ │ strtmi r4, [r8], -r2, lsr #12 │ │ │ │ eorcc pc, r3, r8, asr r8 @ │ │ │ │ ldrbeq r4, [fp, fp, asr #1] │ │ │ │ @ instruction: 0xf1bcd508 │ │ │ │ svclt 0x000c0f00 │ │ │ │ @ instruction: 0x46314639 │ │ │ │ - blx 0x20d6e90 │ │ │ │ + blx 0x20d6e18 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ rscle r3, sl, #256 @ 0x100 │ │ │ │ - rsbspl pc, r4, r6, asr #4 │ │ │ │ + rscsmi pc, r4, r6, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ - blt 0x1dd6ea8 │ │ │ │ + blt 0x1dd6e30 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec71fa0 │ │ │ │ + bl 0xfec71f28 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46040ff0 │ │ │ │ - andmi pc, r4, r9, asr #4 │ │ │ │ + addcc pc, r4, r9, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ vmax.s8 d20, d7, d14 │ │ │ │ - vshl.s64 d16, d20, #0 │ │ │ │ + vbic.i32 d16, #262144 @ 0x00040000 │ │ │ │ @ instruction: 0xf049052e │ │ │ │ and pc, r9, r5, asr sl @ │ │ │ │ biclt r6, r0, r0, lsl #16 │ │ │ │ - blx 0xffe56e32 │ │ │ │ + blx 0xffe56dba │ │ │ │ strtmi r4, [r8], -r1, lsl #12 │ │ │ │ @ instruction: 0xf049b109 │ │ │ │ strcc pc, [r4], #-2635 @ 0xfffff5b5 │ │ │ │ andcs r2, r4, #67108864 @ 0x4000000 │ │ │ │ ldrmi r4, [r8], -r1, lsr #12 │ │ │ │ - blx 0xdd6e4a │ │ │ │ + blx 0xdd6dd2 │ │ │ │ mvnle r2, r0, lsl #16 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ vmla.f32 , , q8 │ │ │ │ - vrsra.s64 d16, d24, #64 │ │ │ │ + vbic.i32 d16, #2048 @ 0x00000800 │ │ │ │ vcgt.s8 d16, d9, d30 │ │ │ │ - vmla.f d21, d16, d0[3] │ │ │ │ + vmla.f d21, d0, d0[3] │ │ │ │ cdpcs 1, 0, cr0, cr0, cr15, {1} │ │ │ │ ldrmi fp, [r9], -r8, lsl #30 │ │ │ │ - adcseq pc, ip, r7, asr #4 │ │ │ │ + eorseq pc, ip, r7, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ ldrhtmi lr, [r0], #-141 @ 0xffffff73 │ │ │ │ - blt 0xad6f40 │ │ │ │ + blt 0xad6ec8 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec72024 │ │ │ │ + bl 0xfec71fac │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [lr], -r8, ror #31 │ │ │ │ rsbscs r4, r4, #4, 12 @ 0x400000 │ │ │ │ andcc r2, ip, r0, lsl #2 │ │ │ │ ldmdavs r7!, {r0, r2, r4, r5, r7, fp, sp, lr} │ │ │ │ adcvs r6, r5, r7, lsr #32 │ │ │ │ - mcrr 1, 8, pc, sl, cr9 @ │ │ │ │ + mcrr 1, 8, pc, r6, cr9 @ │ │ │ │ @ instruction: 0xf03568f3 │ │ │ │ andsle r0, r9, r0, lsl #5 │ │ │ │ andsle r1, r7, sl, lsr #27 │ │ │ │ eorsle r2, r8, r1, lsl pc │ │ │ │ eorle r2, r4, sp, lsl pc │ │ │ │ vst1.8 {d6[7]}, [r5], r3 │ │ │ │ ldmdbvs r2!, {r5, r7, r8, r9, sp} │ │ │ │ @@ -273083,54 +273054,54 @@ │ │ │ │ stmdale sl, {r4, r8, r9, fp, sp} │ │ │ │ @ instruction: 0xf003e8df │ │ │ │ stmdbeq r9, {r0, r5, r8, r9, fp, ip} │ │ │ │ stmdbeq r9, {r0, r3, r8, fp} │ │ │ │ stmdbeq r9, {r0, r3, r8, fp} │ │ │ │ strne r0, [r9, #-2313] @ 0xfffff6f7 │ │ │ │ vhadd.s8 d16, d5, d15 │ │ │ │ - vaddl.s8 q9, d0, d24 │ │ │ │ + vaddl.s8 , d16, d24 │ │ │ │ @ instruction: 0xf049002f │ │ │ │ vmla.i8 d27, d23, d21 │ │ │ │ - vmla.i d16, d16, d0[4] │ │ │ │ + vmla.i d16, d0, d0[4] │ │ │ │ @ instruction: 0xf049002e │ │ │ │ vmul.i8 d27, d23, d15 │ │ │ │ - vshr.s64 q8, q2, #64 │ │ │ │ + vmov.i32 q8, #4 @ 0x00000004 │ │ │ │ @ instruction: 0xf049002e │ │ │ │ vmul.i8 d27, d23, d9 │ │ │ │ - vmla.i d16, d16, d0[3] │ │ │ │ + vmla.i d16, d0, d0[3] │ │ │ │ @ instruction: 0xf049002e │ │ │ │ vmul.i8 d27, d23, d3 │ │ │ │ - vmla.i d16, d16, d0[1] │ │ │ │ + vmla.i d16, d0, d0[1] │ │ │ │ @ instruction: 0xf049002e │ │ │ │ svclt 0x0000b98d │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec72158 │ │ │ │ + bl 0xfec720e0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf6460ff0 │ │ │ │ - vshr.s64 , q2, #64 │ │ │ │ + vmov.i32 , #4 @ 0x00000004 │ │ │ │ ldrmi r0, [r4], -lr, lsr #32 │ │ │ │ ldrmi r6, [sp], -r9, asr #16 │ │ │ │ @ instruction: 0xf0499e04 │ │ │ │ @ instruction: 0x4620f97b │ │ │ │ @ instruction: 0xffbef7ff │ │ │ │ - adcseq pc, r8, r7, asr #4 │ │ │ │ + eorseq pc, r8, r7, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf972f049 │ │ │ │ @ instruction: 0xf7ff4628 │ │ │ │ sha1c.32 , , │ │ │ │ - vshr.s64 d16, d24, #64 │ │ │ │ + vmvn.i32 d16, #8 @ 0x00000008 │ │ │ │ @ instruction: 0xf049002e │ │ │ │ @ instruction: 0x2c11f969 │ │ │ │ stccs 0, cr13, [r2], {3} │ │ │ │ stccs 15, cr11, [sl, #-32] @ 0xffffffe0 │ │ │ │ adcslt sp, r6, #0, 2 │ │ │ │ ldrtmi r4, [r2], -r0, lsr #12 │ │ │ │ @ instruction: 0xf7ff4629 │ │ │ │ vmla.f32 d31, d7, d1 │ │ │ │ - vaddl.s8 q11, d0, d16 │ │ │ │ + vaddl.s8 , d16, d16 │ │ │ │ pop {r1, r2, r3, r5} │ │ │ │ @ instruction: 0xf0494070 │ │ │ │ svclt 0x0000b955 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ @@ -273143,1125 +273114,1125 @@ │ │ │ │ ldmne r1!, {r2, r9, sp} │ │ │ │ @ instruction: 0xf01a4618 │ │ │ │ mvnlt pc, #167936 @ 0x29000 │ │ │ │ ldrdhi pc, [r0], -r0 │ │ │ │ movwcs r4, #5701 @ 0x1645 │ │ │ │ tstpeq r8, r6, lsl #2 @ p-variant is OBSOLETE │ │ │ │ ldrmi r2, [r8], -r4, lsl #4 │ │ │ │ - blx 0x8d7070 │ │ │ │ + blx 0x8d6ff8 │ │ │ │ tstlt r0, r6, lsl #12 │ │ │ │ strbmi r6, [r9], -r6, lsl #16 │ │ │ │ - sbcspl pc, r4, r6, asr #12 │ │ │ │ + subspl pc, r4, r6, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf926f049 │ │ │ │ @ instruction: 0xf7ff4620 │ │ │ │ vmax.f32 , , │ │ │ │ - vshr.s64 d16, d24, #64 │ │ │ │ + vmvn.i32 d16, #8 @ 0x00000008 │ │ │ │ @ instruction: 0xf049002e │ │ │ │ @ instruction: 0x4628f91d │ │ │ │ ldc2l 7, cr15, [r8], #-1020 @ 0xfffffc04 │ │ │ │ - adcseq pc, r8, r7, asr #4 │ │ │ │ + eorseq pc, r8, r7, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf914f049 │ │ │ │ andle r2, r4, r1, lsl pc │ │ │ │ svclt 0x00082f02 │ │ │ │ svceq 0x000af1b8 │ │ │ │ adcslt sp, r6, #0, 2 │ │ │ │ ldrtmi r4, [r2], -r0, lsr #12 │ │ │ │ @ instruction: 0xf7ff4629 │ │ │ │ vfma.f32 d31, d23, d27 │ │ │ │ - vaddl.s8 q11, d0, d16 │ │ │ │ + vaddl.s8 , d16, d16 │ │ │ │ pop {r1, r2, r3, r5} │ │ │ │ @ instruction: 0xf04943f8 │ │ │ │ @ instruction: 0x4604b8ff │ │ │ │ ldr r4, [sl, r7, lsl #12]! │ │ │ │ strmi r4, [r0], r5, lsl #12 │ │ │ │ svclt 0x0000e7c1 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec72280 │ │ │ │ + bl 0xfec72208 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46040ff0 │ │ │ │ ldmdami r4, {r0, r2, r3, r9, sl, lr} │ │ │ │ tstpeq r3, r4 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf7ff2201 │ │ │ │ @ instruction: 0xf034fb95 │ │ │ │ tstle r2, r3, lsl #8 │ │ │ │ - @ instruction: 0x03b8f247 │ │ │ │ + teqpeq r8, #1879048196 @ p-variant is OBSOLETE @ 0x70000004 │ │ │ │ msreq CPSR_fsx, #192, 4 │ │ │ │ - bicpl pc, ip, r9, asr #4 │ │ │ │ + cmpppl ip, r9, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ svclt 0x00082d00 │ │ │ │ @ instruction: 0xf64c4619 │ │ │ │ - vshr.s64 q10, q8, #64 │ │ │ │ + vmvn.i32 q10, #0 @ 0x00000000 │ │ │ │ pop {r0, r4, r5} │ │ │ │ @ instruction: 0xf0494038 │ │ │ │ vtst.8 , , │ │ │ │ - vshr.s64 , q8, #64 │ │ │ │ + vmvn.i32 , #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf049002e │ │ │ │ strtmi pc, [sl], -sp, asr #17 │ │ │ │ stmdami r3, {r0, r5, r9, sl, lr} │ │ │ │ ldrhtmi lr, [r8], -sp │ │ │ │ - bllt 0x1dd90d8 │ │ │ │ - ldrhteq lr, [r3], -r0 │ │ │ │ - eorseq lr, r3, r0, ror #21 │ │ │ │ + bllt 0x1dd9060 │ │ │ │ + eorseq lr, r3, r0, lsr sl │ │ │ │ + eorseq lr, r3, r0, ror #20 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec722ec │ │ │ │ + bl 0xfec72274 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vmax.f32 q8, , q12 │ │ │ │ - vmlal.s q8, d16, d0[7] │ │ │ │ - blmi 0x99b9b4 │ │ │ │ + vmlal.s q8, d0, d0[7] │ │ │ │ + blmi 0x99b93c │ │ │ │ strmi fp, [r4], -r3, lsl #1 │ │ │ │ and r4, r2, sp, lsl #12 │ │ │ │ movwcc r6, #51546 @ 0xc95a │ │ │ │ ldmdavs r9, {r1, r3, r5, r6, r8, r9, ip, sp, pc} │ │ │ │ mvnsle r4, r1, lsr #7 │ │ │ │ vmin.s8 d20, d8, d1 │ │ │ │ - vaddl.s8 q10, d16, d0 │ │ │ │ + vaddl.s8 q10, d0, d0 │ │ │ │ vqadd.s8 d16, d9, d18 │ │ │ │ - vmlal.s , d16, d0[3] │ │ │ │ + vmlal.s , d0, d0[3] │ │ │ │ movwls r0, #4655 @ 0x122f │ │ │ │ @ instruction: 0xf8a0f049 │ │ │ │ vqdmulh.s d25, d7, d1 │ │ │ │ - vsra.s64 , q8, #64 │ │ │ │ + vbic.i32 , #0 @ 0x00000000 │ │ │ │ ldmdavs fp, {r1, r2, r3, r5, r8} │ │ │ │ streq lr, [r3], #-2596 @ 0xfffff5dc │ │ │ │ rsbsmi pc, r0, #52, 8 @ 0x34000000 │ │ │ │ vand d29, d7, d10 │ │ │ │ - vrsra.s64 d16, d24, #64 │ │ │ │ + vbic.i32 d16, #2048 @ 0x00000800 │ │ │ │ vcgt.s8 d16, d9, d30 │ │ │ │ - vmla.f d21, d16, d0[3] │ │ │ │ + vmla.f d21, d0, d0[3] │ │ │ │ stccs 1, cr0, [r0, #-188] @ 0xffffff44 │ │ │ │ ldrmi fp, [r9], -r8, lsl #30 │ │ │ │ - rscsmi pc, r0, ip, asr #12 │ │ │ │ + rsbsmi pc, r0, ip, asr #12 │ │ │ │ eorseq pc, r1, r0, asr #5 │ │ │ │ pop {r0, r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf0494030 │ │ │ │ vadd.i8 d27, d25, d1 │ │ │ │ - vmla.f d21, d16, d0[3] │ │ │ │ + vmla.f d21, d0, d0[3] │ │ │ │ @ instruction: 0xf434012f │ │ │ │ rscle r4, r4, r0, ror r2 │ │ │ │ - rscseq pc, r8, r7, asr #4 │ │ │ │ + rsbseq pc, r8, r7, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf874f049 │ │ │ │ svclt 0x0000e7dd │ │ │ │ - ldrhteq lr, [r3], -r8 │ │ │ │ + eorseq lr, r3, r8, lsr fp │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec72390 │ │ │ │ + bl 0xfec72318 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ vhadd.s8 d18, d7, d0 │ │ │ │ - vaddw.s8 , q0, d0 │ │ │ │ - blmi 0x19b65c │ │ │ │ + vaddw.s8 q8, q8, d0 │ │ │ │ + blmi 0x19b5e4 │ │ │ │ mulls r0, r1, r2 │ │ │ │ @ instruction: 0xf9ecf12e │ │ │ │ - eorseq lr, r3, r8, lsl ip │ │ │ │ + mlaseq r3, r8, fp, lr │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ strmi fp, [r2], r3, lsl #1 │ │ │ │ stmdbeq r1, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ - eorsvc pc, ip, sl, asr #4 │ │ │ │ + adcsvs pc, ip, sl, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ tstls r1, sl, lsr #28 │ │ │ │ - strcs pc, [r4, -lr, asr #4]! │ │ │ │ + strne pc, [r4, lr, asr #4]! │ │ │ │ ldreq pc, [r1, -r0, asr #5]! │ │ │ │ @ instruction: 0xf844f049 │ │ │ │ - ldrbmi pc, [r0, #1612]! @ 0x64c @ │ │ │ │ + ldrbmi pc, [r0, #-1612]! @ 0xfffff9b4 @ │ │ │ │ ldreq pc, [r1, #-704]! @ 0xfffffd40 │ │ │ │ - stmdami r4!, {r3, r6, r9, sl, ip, sp, lr, pc} │ │ │ │ + stmiacc r4!, {r3, r6, r9, sl, ip, sp, lr, pc} │ │ │ │ stmdaeq sp!, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf1aa4649 │ │ │ │ movwls r0, #772 @ 0x304 │ │ │ │ strbmi r9, [sl], r0, lsl #22 │ │ │ │ - bleq 0x15733c │ │ │ │ + bleq 0x1572c4 │ │ │ │ svcmi 0x0004f853 │ │ │ │ ands r9, r1, r0, lsl #6 │ │ │ │ svceq 0x001ff1ba │ │ │ │ @ instruction: 0x46284651 │ │ │ │ ldrtmi fp, [r8], -ip, lsl #31 │ │ │ │ eorne pc, fp, r6, asr r8 @ │ │ │ │ @ instruction: 0xf826f049 │ │ │ │ @ instruction: 0xf10b2100 │ │ │ │ @ instruction: 0xf10a0b01 │ │ │ │ @ instruction: 0xf1bb0a01 │ │ │ │ andle r0, sl, r0, lsr #30 │ │ │ │ - blx 0x1a3a34 │ │ │ │ + blx 0x1a39bc │ │ │ │ eormi pc, r2, #-1342177280 @ 0xb0000000 │ │ │ │ stmdbcs r0, {r0, r1, r4, r5, r6, r7, ip, lr, pc} │ │ │ │ strbmi sp, [r0], -r6, ror #3 │ │ │ │ @ instruction: 0xf814f049 │ │ │ │ strcc lr, [r0], r2, ror #15 │ │ │ │ svceq 0x0001f1b9 │ │ │ │ - bls 0x18f29c │ │ │ │ - @ instruction: 0x03b8f247 │ │ │ │ + bls 0x18f224 │ │ │ │ + teqpeq r8, #1879048196 @ p-variant is OBSOLETE @ 0x70000004 │ │ │ │ msreq CPSR_fsx, #192, 4 │ │ │ │ - bicpl pc, ip, r9, asr #4 │ │ │ │ + cmpppl ip, r9, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - andsne pc, r8, r7, asr #4 │ │ │ │ + addseq pc, r8, r7, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ svclt 0x00082a00 │ │ │ │ andlt r4, r3, r9, lsl r6 │ │ │ │ svcmi 0x00f0e8bd │ │ │ │ svclt 0x00faf048 │ │ │ │ stmdbeq r1!, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ svclt 0x0000e7be │ │ │ │ - eorseq lr, r3, ip, lsr #24 │ │ │ │ + eorseq lr, r3, ip, lsr #23 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec72488 │ │ │ │ + bl 0xfec72410 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf6470ff0 │ │ │ │ - vshr.s64 q10, q12, #64 │ │ │ │ + vmvn.i32 q10, #8 @ 0x00000008 │ │ │ │ ldrmi r0, [r4], -lr, lsr #32 │ │ │ │ @ instruction: 0xf048b082 │ │ │ │ pldw [r4, #-4069] @ 0xfffff01b │ │ │ │ andle r5, pc, #128, 30 @ 0x200 │ │ │ │ - rsbscs pc, ip, r7, asr #4 │ │ │ │ + rscsne pc, ip, r7, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf0484621 │ │ │ │ vrecps.f32 , q12, │ │ │ │ - vshr.s64 d21, d12, #64 │ │ │ │ + vmov.i32 d21, #12 @ 0x0000000c │ │ │ │ andlt r0, r2, r2, lsr r0 │ │ │ │ @ instruction: 0x4010e8bd │ │ │ │ svclt 0x00d2f048 │ │ │ │ tstls r1, r1, ror #4 │ │ │ │ @ instruction: 0xf0104608 │ │ │ │ stmdbls r1, {r0, r1, r2, r3, r4, r5, r6, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ stmdacs r0, {r1, r9, sl, lr} │ │ │ │ vhadd.s8 , , q11 │ │ │ │ - vmov.i32 d17, #12 @ 0x0000000c │ │ │ │ + vshr.s64 d16, d12, #64 │ │ │ │ @ instruction: 0xf048002e │ │ │ │ strb pc, [r6, r3, asr #31]! @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec724ec │ │ │ │ + bl 0xfec72474 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf6460ff8 │ │ │ │ - vshr.s64 , q2, #64 │ │ │ │ + vmov.i32 , #4 @ 0x00000004 │ │ │ │ stmdavs r9, {r1, r2, r3, r5}^ │ │ │ │ @ instruction: 0xf0484614 │ │ │ │ stmiblt ip, {r0, r1, r4, r5, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ - bicpl pc, ip, r9, asr #4 │ │ │ │ + cmpppl ip, r9, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - eorsne pc, r0, r7, asr #4 │ │ │ │ + adcseq pc, r0, r7, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xffa8f048 │ │ │ │ - eorvs pc, r0, r7, asr #4 │ │ │ │ + adcpl pc, r0, r7, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0x4010e8bd │ │ │ │ svclt 0x00a0f048 │ │ │ │ vmax.s8 d20, d9, d17 │ │ │ │ - vmlal.s , d16, d0[3] │ │ │ │ + vmlal.s , d0, d0[3] │ │ │ │ vhsub.s8 d16, d7, d31 │ │ │ │ - vmvn.i32 d17, #8 @ 0x00000008 │ │ │ │ + vshr.s64 d16, d24, #64 │ │ │ │ @ instruction: 0xf048002e │ │ │ │ vrecps.f32 d31, d23, d5 │ │ │ │ - vaddl.s8 q11, d0, d16 │ │ │ │ + vaddl.s8 , d16, d16 │ │ │ │ pop {r1, r2, r3, r5} │ │ │ │ @ instruction: 0xf0484010 │ │ │ │ svclt 0x0000bf8d │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec72558 │ │ │ │ + bl 0xfec724e0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ stmdavs r9, {r2, r4, r9, sl, lr}^ │ │ │ │ - sbcspl pc, r4, r6, asr #12 │ │ │ │ + subspl pc, r4, r6, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf0489301 │ │ │ │ andcs pc, r0, #492 @ 0x1ec │ │ │ │ vmax.s8 d20, d11, d17 │ │ │ │ vaddl.s8 , d0, d0 │ │ │ │ @ instruction: 0xf7ff0094 │ │ │ │ - blls 0x199b08 │ │ │ │ + blls 0x199a90 │ │ │ │ vmul.i8 d27, d25, d3 │ │ │ │ - vmla.f d21, d16, d0[3] │ │ │ │ + vmla.f d21, d0, d0[3] │ │ │ │ vrhadd.s8 d16, d7, d31 │ │ │ │ - vmvn.i32 d17, #0 @ 0x00000000 │ │ │ │ + vshr.s64 d16, d16, #64 │ │ │ │ @ instruction: 0xf048002e │ │ │ │ vmax.f32 , , │ │ │ │ - vaddl.s8 q11, d0, d16 │ │ │ │ + vaddl.s8 , d16, d16 │ │ │ │ andlt r0, r2, lr, lsr #32 │ │ │ │ @ instruction: 0x4010e8bd │ │ │ │ svclt 0x005ef048 │ │ │ │ vmin.s8 d20, d9, d9 │ │ │ │ - vmlal.s , d16, d0[3] │ │ │ │ + vmlal.s , d0, d0[3] │ │ │ │ vhsub.s8 d16, d7, d31 │ │ │ │ - vmvn.i32 d17, #8 @ 0x00000008 │ │ │ │ + vshr.s64 d16, d24, #64 │ │ │ │ @ instruction: 0xf048002e │ │ │ │ ubfx pc, r3, #30, #11 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec725cc │ │ │ │ + bl 0xfec72554 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ stmdavs r9, {r2, r4, r9, sl, lr}^ │ │ │ │ - sbcspl pc, r4, r6, asr #12 │ │ │ │ + subspl pc, r4, r6, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf0489301 │ │ │ │ ldmdami r3, {r0, r6, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ strtmi r2, [r1], -r0, lsl #4 │ │ │ │ @ instruction: 0xf9aaf7ff │ │ │ │ ldmiblt r3, {r0, r8, r9, fp, ip, pc} │ │ │ │ - bicpl pc, ip, r9, asr #4 │ │ │ │ + cmpppl ip, r9, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - eorsne pc, r0, r7, asr #4 │ │ │ │ + adcseq pc, r0, r7, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xff30f048 │ │ │ │ - eorvs pc, r0, r7, asr #4 │ │ │ │ + adcpl pc, r0, r7, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ pop {r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf0484010 │ │ │ │ ldrmi fp, [r9], -r7, lsr #30 │ │ │ │ - sbcpl pc, ip, #-1879048188 @ 0x90000004 │ │ │ │ + subpl pc, ip, #-1879048188 @ 0x90000004 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ - eorsne pc, r8, r7, asr #4 │ │ │ │ + adcseq pc, r8, r7, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xff1cf048 │ │ │ │ svclt 0x0000e7ea │ │ │ │ addseq fp, r4, r0, lsr #2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec72640 │ │ │ │ + bl 0xfec725c8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ stmdavs r9, {r2, r4, r9, sl, lr}^ │ │ │ │ - sbcspl pc, r4, r6, asr #12 │ │ │ │ + subspl pc, r4, r6, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf0489301 │ │ │ │ ldmdami r3, {r0, r1, r2, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ strtmi r2, [r1], -r0, lsl #4 │ │ │ │ @ instruction: 0xf970f7ff │ │ │ │ ldmiblt r3, {r0, r8, r9, fp, ip, pc} │ │ │ │ - bicpl pc, ip, r9, asr #4 │ │ │ │ + cmpppl ip, r9, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - eorsne pc, r0, r7, asr #4 │ │ │ │ + adcseq pc, r0, r7, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ cdp2 0, 15, cr15, cr6, cr8, {2} │ │ │ │ - eorvs pc, r0, r7, asr #4 │ │ │ │ + adcpl pc, r0, r7, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ pop {r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf0484010 │ │ │ │ ldrmi fp, [r9], -sp, ror #29 │ │ │ │ - sbcpl pc, ip, #-1879048188 @ 0x90000004 │ │ │ │ + subpl pc, ip, #-1879048188 @ 0x90000004 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ - eorsne pc, r8, r7, asr #4 │ │ │ │ + adcseq pc, r8, r7, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ cdp2 0, 14, cr15, cr2, cr8, {2} │ │ │ │ svclt 0x0000e7ea │ │ │ │ addseq fp, r4, r0, lsr #2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec726b4 │ │ │ │ + bl 0xfec7263c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ stmdavs r9, {r2, r4, r9, sl, lr}^ │ │ │ │ - sbcspl pc, r4, r6, asr #12 │ │ │ │ + subspl pc, r4, r6, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf0489301 │ │ │ │ ldmdami r3, {r0, r2, r3, r6, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ strtmi r2, [r1], -r0, lsl #4 │ │ │ │ @ instruction: 0xf936f7ff │ │ │ │ ldmiblt r3, {r0, r8, r9, fp, ip, pc} │ │ │ │ - bicpl pc, ip, r9, asr #4 │ │ │ │ + cmpppl ip, r9, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - eorsne pc, r0, r7, asr #4 │ │ │ │ + adcseq pc, r0, r7, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ cdp2 0, 11, cr15, cr12, cr8, {2} │ │ │ │ - eorvs pc, r0, r7, asr #4 │ │ │ │ + adcpl pc, r0, r7, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ pop {r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf0484010 │ │ │ │ @ instruction: 0x4619beb3 │ │ │ │ - sbcpl pc, ip, #-1879048188 @ 0x90000004 │ │ │ │ + subpl pc, ip, #-1879048188 @ 0x90000004 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ - eorsne pc, r8, r7, asr #4 │ │ │ │ + adcseq pc, r8, r7, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ cdp2 0, 10, cr15, cr8, cr8, {2} │ │ │ │ svclt 0x0000e7ea │ │ │ │ addseq fp, r4, r0, lsr #2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec72728 │ │ │ │ + bl 0xfec726b0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ @ instruction: 0xf6474614 │ │ │ │ - vshr.s64 q10, q12, #64 │ │ │ │ + vmvn.i32 q10, #8 @ 0x00000008 │ │ │ │ stcls 0, cr0, [r6, #-184] @ 0xffffff48 │ │ │ │ cdp2 0, 9, cr15, cr4, cr8, {2} │ │ │ │ svcpl 0x0080f514 │ │ │ │ stmiblt r5, {r0, r3, r9, ip, lr, pc}^ │ │ │ │ - addspl pc, ip, r8, asr #4 │ │ │ │ + andspl pc, ip, r8, asr #4 │ │ │ │ eorseq pc, r2, r0, asr #5 │ │ │ │ pop {r0, r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf0484030 │ │ │ │ rsbmi fp, r1, #2160 @ 0x870 │ │ │ │ strmi r9, [r8], -r1, lsl #2 │ │ │ │ mrc2 0, 1, pc, cr4, cr0, {0} │ │ │ │ strmi r9, [r2], -r1, lsl #18 │ │ │ │ rscle r2, ip, r0, lsl #16 │ │ │ │ - andsne pc, ip, r7, asr #4 │ │ │ │ + addseq pc, ip, r7, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ cdp2 0, 7, cr15, cr8, cr8, {2} │ │ │ │ movwcs lr, #6118 @ 0x17e6 │ │ │ │ andcs r4, r4, #42991616 @ 0x2900000 │ │ │ │ @ instruction: 0xf0194618 │ │ │ │ @ instruction: 0x4605ff5f │ │ │ │ bicsle r2, sp, r0, lsl #16 │ │ │ │ vmax.s8 d20, d7, d17 │ │ │ │ - vmla.i d17, d0, d0[1] │ │ │ │ + vmla.i d16, d16, d0[1] │ │ │ │ @ instruction: 0xf048002e │ │ │ │ strtmi pc, [r9], -r7, ror #28 │ │ │ │ - subsne pc, r4, r7, asr #4 │ │ │ │ + sbcseq pc, r4, r7, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ cdp2 0, 6, cr15, cr0, cr8, {2} │ │ │ │ - eorvs pc, r0, r7, asr #4 │ │ │ │ + adcpl pc, r0, r7, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ cdp2 0, 5, cr15, cr10, cr8, {2} │ │ │ │ svclt 0x0000e7c8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec727c0 │ │ │ │ + bl 0xfec72748 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf6460ff0 │ │ │ │ - vshr.s64 , q2, #64 │ │ │ │ + vmov.i32 , #4 @ 0x00000004 │ │ │ │ stmdavs r9, {r1, r2, r3, r5}^ │ │ │ │ @ instruction: 0x461c4615 │ │ │ │ cdp2 0, 4, cr15, cr8, cr8, {2} │ │ │ │ vmla.i8 , , │ │ │ │ - vsra.s64 d16, d24, #64 │ │ │ │ + vbic.i32 d16, #8 @ 0x00000008 │ │ │ │ vrhadd.s8 d16, d7, d30 │ │ │ │ - vmvn.i32 d17, #0 @ 0x00000000 │ │ │ │ + vshr.s64 d16, d16, #64 │ │ │ │ @ instruction: 0xf048002e │ │ │ │ ldmiblt r4!, {r0, r2, r3, r4, r5, r9, sl, fp, ip, sp, lr, pc}^ │ │ │ │ - bicpl pc, ip, r9, asr #4 │ │ │ │ + cmpppl ip, r9, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - eorsne pc, r0, r7, asr #4 │ │ │ │ + adcseq pc, r0, r7, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ cdp2 0, 3, cr15, cr2, cr8, {2} │ │ │ │ - eorvs pc, r0, r7, asr #4 │ │ │ │ + adcpl pc, r0, r7, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ ldrhtmi lr, [r8], -sp │ │ │ │ cdplt 0, 2, cr15, cr10, cr8, {2} │ │ │ │ - adcseq pc, r8, #1879048196 @ 0x70000004 │ │ │ │ + eorseq pc, r8, #1879048196 @ 0x70000004 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - eorsne pc, r8, r7, asr #4 │ │ │ │ + adcseq pc, r8, r7, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf0484629 │ │ │ │ stccs 14, cr15, [r0], {31} │ │ │ │ strtmi sp, [r1], -r0, ror #1 │ │ │ │ - sbcpl pc, ip, #-1879048188 @ 0x90000004 │ │ │ │ + subpl pc, ip, #-1879048188 @ 0x90000004 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ - eorsne pc, r8, r7, asr #4 │ │ │ │ + adcseq pc, r8, r7, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ cdp2 0, 1, cr15, cr2, cr8, {2} │ │ │ │ - eorvs pc, r0, r7, asr #4 │ │ │ │ + adcpl pc, r0, r7, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ ldrhtmi lr, [r8], -sp │ │ │ │ cdplt 0, 0, cr15, cr10, cr8, {2} │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec7285c │ │ │ │ + bl 0xfec727e4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf6470ff0 │ │ │ │ - vshr.s64 q10, q12, #64 │ │ │ │ + vmvn.i32 q10, #8 @ 0x00000008 │ │ │ │ ldrmi r0, [r4], -lr, lsr #32 │ │ │ │ @ instruction: 0xf048b082 │ │ │ │ pldw [r4, #-3579] @ 0xfffff205 │ │ │ │ andsle r5, ip, #128, 30 @ 0x200 │ │ │ │ vmax.s8 d20, d5, d17 │ │ │ │ - vaddl.s8 q9, d0, d24 │ │ │ │ + vaddl.s8 , d16, d24 │ │ │ │ @ instruction: 0xf048002f │ │ │ │ stccs 13, cr15, [r5], {241} @ 0xf1 │ │ │ │ ldm pc, {r1, r3, fp, ip, lr, pc}^ @ │ │ │ │ svccc 0x0046f004 │ │ │ │ @ instruction: 0x232a3138 │ │ │ │ - andsne pc, ip, r7, asr #4 │ │ │ │ + addseq pc, ip, r7, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ stc2l 0, cr15, [r4, #288]! @ 0x120 │ │ │ │ - addspl pc, ip, r8, asr #4 │ │ │ │ + andspl pc, ip, r8, asr #4 │ │ │ │ eorseq pc, r2, r0, asr #5 │ │ │ │ pop {r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf0484010 │ │ │ │ rsbmi fp, r1, #14016 @ 0x36c0 │ │ │ │ strmi r9, [r8], -r1, lsl #2 │ │ │ │ stc2 0, cr15, [r8, #64] @ 0x40 │ │ │ │ strmi r9, [r2], -r1, lsl #18 │ │ │ │ mvnle r2, r0, lsl #16 │ │ │ │ vmax.s8 d20, d5, d17 │ │ │ │ - vaddl.s8 q9, d0, d24 │ │ │ │ + vaddl.s8 , d16, d24 │ │ │ │ @ instruction: 0xf048002f │ │ │ │ strb pc, [r5, fp, asr #27]! @ │ │ │ │ - eorscs pc, r8, r7, asr #4 │ │ │ │ + adcsne pc, r8, r7, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ stc2l 0, cr15, [r4, #288] @ 0x120 │ │ │ │ vaba.s8 q15, , q7 │ │ │ │ - vmov.i32 d18, #0 @ 0x00000000 │ │ │ │ + vshr.s64 d17, d0, #64 │ │ │ │ @ instruction: 0xf048002e │ │ │ │ @ instruction: 0xe7d7fdbd │ │ │ │ - rscne pc, ip, r7, asr #4 │ │ │ │ + rsbne pc, ip, r7, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ ldc2 0, cr15, [r6, #288]! @ 0x120 │ │ │ │ vaba.s8 q15, , q0 │ │ │ │ - vmla.i d17, d16, d0[3] │ │ │ │ + vmla.i d17, d0, d0[3] │ │ │ │ @ instruction: 0xf048002e │ │ │ │ strb pc, [r9, pc, lsr #27] @ │ │ │ │ - adcne pc, ip, r7, asr #4 │ │ │ │ + eorne pc, ip, r7, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ stc2 0, cr15, [r8, #288]! @ 0x120 │ │ │ │ vabd.s8 q15, , q1 │ │ │ │ - vmvn.i32 , #12 @ 0x0000000c │ │ │ │ + vshr.s64 q8, q14, #64 │ │ │ │ @ instruction: 0xf048002e │ │ │ │ ldr pc, [fp, r1, lsr #27]! │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec72930 │ │ │ │ + bl 0xfec728b8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ sadd8mi r0, sp, r8 │ │ │ │ addslt r4, r7, sl, lsr #22 │ │ │ │ - sbcspl pc, r4, r6, asr #12 │ │ │ │ + subspl pc, r4, r6, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ ldrmi r6, [r4], -r9, asr #16 │ │ │ │ tstls r5, #1769472 @ 0x1b0000 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ stc2 0, cr15, [sl, #288] @ 0x120 │ │ │ │ teqle r7, r0, lsl #24 │ │ │ │ - @ instruction: 0x01b8f247 │ │ │ │ + teqpeq r8, r7, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - eorsne pc, r0, r7, asr #4 │ │ │ │ + adcseq pc, r0, r7, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ ldc2l 0, cr15, [lr, #-288]! @ 0xfffffee0 │ │ │ │ tstcs r0, r0, asr #4 │ │ │ │ vadd.i8 d26, d5, d5 │ │ │ │ - vaddhn.i16 d18, q0, q12 │ │ │ │ + vaddhn.i16 d17, q8, q12 │ │ │ │ @ instruction: 0xf188042f │ │ │ │ - movtcs lr, #4012 @ 0xfac │ │ │ │ + movtcs lr, #4008 @ 0xfa8 │ │ │ │ ldrmi r2, [r9], -r1, lsl #4 │ │ │ │ vshl.s8 d25, d1, d9 │ │ │ │ - vmla.i d21, d16, d0[3] │ │ │ │ + vmla.i d21, d0, d0[3] │ │ │ │ vhadd.s8 d16, d8, d31 │ │ │ │ - vaddhn.i16 d20, q8, q0 │ │ │ │ + vaddhn.i16 d20, q0, q0 │ │ │ │ andls r0, r2, r2, lsr r4 │ │ │ │ strls sl, [r0], #-2053 @ 0xfffff7fb │ │ │ │ - blx 0xfefd7e08 │ │ │ │ + blx 0xfeed7d90 │ │ │ │ stmdage r5, {r0, r3, r5, r9, sl, lr} │ │ │ │ stc2l 0, cr15, [r0, #-288]! @ 0xfffffee0 │ │ │ │ ldmdavs sl, {r1, r2, r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r5, lsl fp │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ vand d29, d7, d4 │ │ │ │ - vaddl.s8 q11, d0, d16 │ │ │ │ + vaddl.s8 , d16, d16 │ │ │ │ andslt r0, r7, lr, lsr #32 │ │ │ │ ldrhtmi lr, [r0], -sp │ │ │ │ ldcllt 0, cr15, [r0, #-288] @ 0xfffffee0 │ │ │ │ vmax.s8 d20, d7, d17 │ │ │ │ - vrshr.s64 d16, d24, #64 │ │ │ │ + vmvn.i32 d16, #2048 @ 0x00000800 │ │ │ │ vhsub.s8 d16, d7, d30 │ │ │ │ - vmvn.i32 d17, #8 @ 0x00000008 │ │ │ │ + vshr.s64 d16, d24, #64 │ │ │ │ @ instruction: 0xf048002e │ │ │ │ strb pc, [r5, r5, asr #26] @ │ │ │ │ - blx 0x3d7e4e │ │ │ │ + blx 0x2d7dd6 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec729f0 │ │ │ │ + bl 0xfec72978 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ sadd8mi r0, ip, r8 │ │ │ │ addslt r4, r7, fp, lsr #22 │ │ │ │ @ instruction: 0xf6466849 │ │ │ │ - vshr.s64 , q2, #64 │ │ │ │ + vmov.i32 , #4 @ 0x00000004 │ │ │ │ ldrmi r0, [r5], -lr, lsr #32 │ │ │ │ tstls r5, #1769472 @ 0x1b0000 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ stc2 0, cr15, [sl, #-288]! @ 0xfffffee0 │ │ │ │ tstcs r0, r0, asr #4 │ │ │ │ @ instruction: 0xf188a805 │ │ │ │ - movtcs lr, #3932 @ 0xf5c │ │ │ │ + movtcs lr, #3928 @ 0xf58 │ │ │ │ stmdage r5, {r0, r9, sp} │ │ │ │ - @ instruction: 0x01b8f247 │ │ │ │ + teqpeq r8, r7, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - stccs 2, cr15, [r8], #-276 @ 0xfffffeec │ │ │ │ - stceq 2, cr15, [pc], #-768 @ 0x11b534 │ │ │ │ + stcne 2, cr15, [r8], #276 @ 0x114 │ │ │ │ + stceq 2, cr15, [pc], #-768 @ 0x11b4bc │ │ │ │ ldrmi r9, [r9], -r2, lsl #2 │ │ │ │ andgt pc, r4, sp, asr #17 │ │ │ │ stcmi 2, cr15, [r0], {72} @ 0x48 │ │ │ │ ldceq 2, cr15, [r2], #-768 @ 0xfffffd00 │ │ │ │ andgt pc, r0, sp, asr #17 │ │ │ │ - blx 0x1a57eb4 │ │ │ │ + blx 0x1957e3c │ │ │ │ stmdage r5, {r0, r3, r5, r9, sl, lr} │ │ │ │ stc2 0, cr15, [sl, #-288] @ 0xfffffee0 │ │ │ │ vmla.i8 , , q6 │ │ │ │ - vmla.f d21, d16, d0[3] │ │ │ │ + vmla.f d21, d0, d0[3] │ │ │ │ vrhadd.s8 d16, d7, d31 │ │ │ │ - vmvn.i32 d17, #0 @ 0x00000000 │ │ │ │ + vshr.s64 d16, d16, #64 │ │ │ │ @ instruction: 0xf048002e │ │ │ │ - blmi 0x51ac68 │ │ │ │ - blls 0x6758d8 │ │ │ │ + blmi 0x51abf0 │ │ │ │ + blls 0x675860 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ tstle r4, r0, lsl #6 │ │ │ │ - eorvs pc, r0, r7, asr #4 │ │ │ │ + adcpl pc, r0, r7, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ pop {r0, r1, r2, r4, ip, sp, pc} │ │ │ │ @ instruction: 0xf0484030 │ │ │ │ strtmi fp, [r1], -pc, ror #25 │ │ │ │ - sbcpl pc, ip, #-1879048188 @ 0x90000004 │ │ │ │ + subpl pc, ip, #-1879048188 @ 0x90000004 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ - eorsne pc, r8, r7, asr #4 │ │ │ │ + adcseq pc, r8, r7, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ stc2l 0, cr15, [r4], #288 @ 0x120 │ │ │ │ @ instruction: 0xf19ae7e3 │ │ │ │ - svclt 0x0000faa9 │ │ │ │ + svclt 0x0000faa5 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec72ab4 │ │ │ │ + bl 0xfec72a3c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ umullslt r0, r7, r0, pc @ │ │ │ │ - blmi 0xbed134 │ │ │ │ - sbcspl pc, r4, r6, asr #12 │ │ │ │ + blmi 0xbed0bc │ │ │ │ + subspl pc, r4, r6, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ ldrmi r6, [r6], -r9, asr #16 │ │ │ │ tstls r5, #1769472 @ 0x1b0000 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ @ instruction: 0xf0489f1c │ │ │ │ subcs pc, r0, #50944 @ 0xc700 │ │ │ │ stmdage r5, {r8, sp} │ │ │ │ - ldrteq pc, [r8], #583 @ 0x247 @ │ │ │ │ + ldrteq pc, [r8], #-583 @ 0xfffffdb9 @ │ │ │ │ strteq pc, [lr], #-704 @ 0xfffffd40 │ │ │ │ - cdp 1, 15, cr15, cr4, cr8, {4} │ │ │ │ + cdp 1, 15, cr15, cr0, cr8, {4} │ │ │ │ andcs r2, r1, #64, 6 │ │ │ │ stmdage r5, {r0, r3, r4, r9, sl, lr} │ │ │ │ vshl.s8 d25, d2, d5 │ │ │ │ - vmull.s8 q9, d0, d24 │ │ │ │ + vmull.s8 , d16, d24 │ │ │ │ @ instruction: 0xf8cd0c2f │ │ │ │ vhadd.s8 d28, d8, d4 │ │ │ │ - vmull.s8 q10, d16, d0 │ │ │ │ + vmull.s8 q10, d0, d0 │ │ │ │ @ instruction: 0xf8cd0c32 │ │ │ │ @ instruction: 0xf19ac000 │ │ │ │ - ldrtmi pc, [r1], -r1, lsl #20 @ │ │ │ │ + @ instruction: 0x4631f9fd │ │ │ │ @ instruction: 0xf048a805 │ │ │ │ ldmiblt sp, {r0, r1, r2, r5, r7, sl, fp, ip, sp, lr, pc}^ │ │ │ │ - eorsne pc, r0, r7, asr #4 │ │ │ │ + adcseq pc, r0, r7, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf0484621 │ │ │ │ andcs pc, r1, #40704 @ 0x9f00 │ │ │ │ @ instruction: 0x46394810 │ │ │ │ @ instruction: 0xff46f7fe │ │ │ │ ldmdavs sl, {r0, r2, r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r5, lsl fp │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ vand d29, d7, d1 │ │ │ │ - vaddl.s8 q11, d0, d16 │ │ │ │ + vaddl.s8 , d16, d16 │ │ │ │ andslt r0, r7, lr, lsr #32 │ │ │ │ ldrhtmi lr, [r0], #141 @ 0x8d │ │ │ │ stclt 0, cr15, [sl], {72} @ 0x48 │ │ │ │ strtmi r4, [r9], -r2, lsr #12 │ │ │ │ - eorsne pc, r8, r7, asr #4 │ │ │ │ + adcseq pc, r8, r7, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ stc2 0, cr15, [r2], {72} @ 0x48 │ │ │ │ @ instruction: 0xf19ae7e1 │ │ │ │ - svclt 0x0000fa47 │ │ │ │ + svclt 0x0000fa43 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ - eorseq lr, r3, r8, lsr #25 │ │ │ │ + eorseq lr, r3, r8, lsr #24 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec72b7c │ │ │ │ + bl 0xfec72b04 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ umullslt r0, r6, r8, pc @ │ │ │ │ - blmi 0xc6d200 │ │ │ │ - sbcspl pc, r4, r6, asr #12 │ │ │ │ + blmi 0xc6d188 │ │ │ │ + subspl pc, r4, r6, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ ldrmi r6, [r4], -r9, asr #16 │ │ │ │ ldmdavs fp, {r1, r3, r4, r8, sl, fp, ip, pc} │ │ │ │ @ instruction: 0xf04f9315 │ │ │ │ @ instruction: 0xf0480300 │ │ │ │ stccs 12, cr15, [r0], {99} @ 0x63 │ │ │ │ vand d29, d7, d28 │ │ │ │ - vsra.s64 d16, d24, #64 │ │ │ │ + vbic.i32 d16, #8 @ 0x00000008 │ │ │ │ vrhadd.s8 d16, d7, d30 │ │ │ │ - vmvn.i32 d17, #0 @ 0x00000000 │ │ │ │ + vshr.s64 d16, d16, #64 │ │ │ │ @ instruction: 0xf048002e │ │ │ │ subcs pc, r0, #22272 @ 0x5700 │ │ │ │ stmdage r5, {r8, sp} │ │ │ │ - strtcs pc, [r8], #-581 @ 0xfffffdbb │ │ │ │ - strteq pc, [pc], #-704 @ 0x11b9c8 │ │ │ │ - cdp 1, 8, cr15, cr4, cr8, {4} │ │ │ │ + strtne pc, [r8], #581 @ 0x245 │ │ │ │ + strteq pc, [pc], #-704 @ 0x11b950 │ │ │ │ + cdp 1, 8, cr15, cr0, cr8, {4} │ │ │ │ andcs r2, r1, #64, 6 │ │ │ │ stmdage r5, {r0, sl, ip, pc} │ │ │ │ - @ instruction: 0x01b8f247 │ │ │ │ + teqpeq r8, r7, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - strmi pc, [r0], #584 @ 0x248 │ │ │ │ + strmi pc, [r0], #-584 @ 0xfffffdb8 │ │ │ │ ldrteq pc, [r2], #-704 @ 0xfffffd40 @ │ │ │ │ ldrmi r9, [r9], -r2, lsl #2 │ │ │ │ @ instruction: 0xf19a9400 │ │ │ │ - @ instruction: 0x4631f993 │ │ │ │ + ldrtmi pc, [r1], -pc, lsl #19 @ │ │ │ │ @ instruction: 0xf048a805 │ │ │ │ andcs pc, r1, #14592 @ 0x3900 │ │ │ │ @ instruction: 0x46294811 │ │ │ │ mcr2 7, 7, pc, cr0, cr14, {7} @ │ │ │ │ ldmdavs sl, {r1, r2, r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r5, lsl fp │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ vand d29, d7, d4 │ │ │ │ - vaddl.s8 q11, d0, d16 │ │ │ │ + vaddl.s8 , d16, d16 │ │ │ │ andslt r0, r6, lr, lsr #32 │ │ │ │ ldrhtmi lr, [r0], #-141 @ 0xffffff73 │ │ │ │ stclt 0, cr15, [r4], #-288 @ 0xfffffee0 │ │ │ │ vmax.s8 d20, d7, d17 │ │ │ │ - vrshr.s64 d16, d24, #64 │ │ │ │ + vmvn.i32 d16, #2048 @ 0x00000800 │ │ │ │ vhsub.s8 d16, d7, d30 │ │ │ │ - vmvn.i32 d17, #8 @ 0x00000008 │ │ │ │ + vshr.s64 d16, d24, #64 │ │ │ │ @ instruction: 0xf048002e │ │ │ │ bfi pc, r9, (invalid: 24:0) @ │ │ │ │ - @ instruction: 0xf9def19a │ │ │ │ + @ instruction: 0xf9daf19a │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ - eorseq lr, r3, r4, ror #25 │ │ │ │ + eorseq lr, r3, r4, ror #24 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec72c4c │ │ │ │ + bl 0xfec72bd4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ umullslt r0, r6, r8, pc @ │ │ │ │ - blmi 0xc6d2d0 │ │ │ │ - sbcspl pc, r4, r6, asr #12 │ │ │ │ + blmi 0xc6d258 │ │ │ │ + subspl pc, r4, r6, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ ldrmi r6, [r4], -r9, asr #16 │ │ │ │ ldmdavs fp, {r1, r3, r4, r8, sl, fp, ip, pc} │ │ │ │ @ instruction: 0xf04f9315 │ │ │ │ @ instruction: 0xf0480300 │ │ │ │ @ instruction: 0x2c00fbfb │ │ │ │ vand d29, d7, d28 │ │ │ │ - vsra.s64 d16, d24, #64 │ │ │ │ + vbic.i32 d16, #8 @ 0x00000008 │ │ │ │ vrhadd.s8 d16, d7, d30 │ │ │ │ - vmvn.i32 d17, #0 @ 0x00000000 │ │ │ │ + vshr.s64 d16, d16, #64 │ │ │ │ @ instruction: 0xf048002e │ │ │ │ subcs pc, r0, #244736 @ 0x3bc00 │ │ │ │ stmdage r5, {r8, sp} │ │ │ │ - strtcs pc, [r8], #-581 @ 0xfffffdbb │ │ │ │ - strteq pc, [pc], #-704 @ 0x11ba98 │ │ │ │ - cdp 1, 1, cr15, cr12, cr8, {4} │ │ │ │ + strtne pc, [r8], #581 @ 0x245 │ │ │ │ + strteq pc, [pc], #-704 @ 0x11ba20 │ │ │ │ + cdp 1, 1, cr15, cr8, cr8, {4} │ │ │ │ andcs r2, r1, #64, 6 │ │ │ │ stmdage r5, {r0, sl, ip, pc} │ │ │ │ - @ instruction: 0x01b8f247 │ │ │ │ + teqpeq r8, r7, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - strmi pc, [r0], #584 @ 0x248 │ │ │ │ + strmi pc, [r0], #-584 @ 0xfffffdb8 │ │ │ │ ldrteq pc, [r2], #-704 @ 0xfffffd40 @ │ │ │ │ ldrmi r9, [r9], -r2, lsl #2 │ │ │ │ @ instruction: 0xf19a9400 │ │ │ │ - ldrtmi pc, [r1], -fp, lsr #18 @ │ │ │ │ + ldrtmi pc, [r1], -r7, lsr #18 @ │ │ │ │ @ instruction: 0xf048a805 │ │ │ │ andcs pc, r1, #214016 @ 0x34400 │ │ │ │ @ instruction: 0x46294811 │ │ │ │ mrc2 7, 1, pc, cr10, cr14, {7} │ │ │ │ ldmdavs sl, {r1, r2, r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r5, lsl fp │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ vand d29, d7, d4 │ │ │ │ - vaddl.s8 q11, d0, d16 │ │ │ │ + vaddl.s8 , d16, d16 │ │ │ │ andslt r0, r6, lr, lsr #32 │ │ │ │ ldrhtmi lr, [r0], #-141 @ 0xffffff73 │ │ │ │ - bllt 0xff057c10 │ │ │ │ + bllt 0xff057b98 │ │ │ │ vmax.s8 d20, d7, d17 │ │ │ │ - vrshr.s64 d16, d24, #64 │ │ │ │ + vmvn.i32 d16, #2048 @ 0x00000800 │ │ │ │ vhsub.s8 d16, d7, d30 │ │ │ │ - vmvn.i32 d17, #8 @ 0x00000008 │ │ │ │ + vshr.s64 d16, d24, #64 │ │ │ │ @ instruction: 0xf048002e │ │ │ │ @ instruction: 0xe7c0fbb1 │ │ │ │ - @ instruction: 0xf976f19a │ │ │ │ + @ instruction: 0xf972f19a │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ addseq fp, r4, r8, lsl #3 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec72d1c │ │ │ │ + bl 0xfec72ca4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ sadd8mi r0, ip, r8 │ │ │ │ addslt r4, r7, r0, lsr fp │ │ │ │ @ instruction: 0xf6466849 │ │ │ │ - vshr.s64 , q2, #64 │ │ │ │ + vmov.i32 , #4 @ 0x00000004 │ │ │ │ ldrmi r0, [r5], -lr, lsr #32 │ │ │ │ tstls r5, #1769472 @ 0x1b0000 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ - blx 0xfe657c62 │ │ │ │ + blx 0xfe657bea │ │ │ │ tstcs r0, r0, asr #4 │ │ │ │ @ instruction: 0xf188a805 │ │ │ │ - movtcs lr, #3526 @ 0xdc6 │ │ │ │ + movtcs lr, #3522 @ 0xdc2 │ │ │ │ andcs r4, r1, #26214400 @ 0x1900000 │ │ │ │ - adcseq pc, r8, r7, asr #4 │ │ │ │ + eorseq pc, r8, r7, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - stccs 2, cr15, [r8], #-276 @ 0xfffffeec │ │ │ │ - stceq 2, cr15, [pc], #-768 @ 0x11b860 │ │ │ │ + stcne 2, cr15, [r8], #276 @ 0x114 │ │ │ │ + stceq 2, cr15, [pc], #-768 @ 0x11b7e8 │ │ │ │ stmdage r5, {r1, ip, pc} │ │ │ │ andgt pc, r4, sp, asr #17 │ │ │ │ stcmi 2, cr15, [r0], {72} @ 0x48 │ │ │ │ ldceq 2, cr15, [r2], #-768 @ 0xfffffd00 │ │ │ │ andgt pc, r0, sp, asr #17 │ │ │ │ - @ instruction: 0xf8cef19a │ │ │ │ + @ instruction: 0xf8caf19a │ │ │ │ stmdage r5, {r0, r3, r5, r9, sl, lr} │ │ │ │ - blx 0x1e57ca2 │ │ │ │ + blx 0x1e57c2a │ │ │ │ stmdale r7!, {r0, r1, r2, r3, r4, sl, fp, sp} │ │ │ │ - movtne pc, #34382 @ 0x864e @ │ │ │ │ + biceq pc, r8, #81788928 @ 0x4e00000 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ orreq lr, r4, #3072 @ 0xc00 │ │ │ │ - rscsmi pc, r0, ip, asr #12 │ │ │ │ + rsbsmi pc, r0, ip, asr #12 │ │ │ │ eorseq pc, r1, r0, asr #5 │ │ │ │ rscne pc, r0, #13828096 @ 0xd30000 │ │ │ │ - blx 0x1a57cc2 │ │ │ │ - bicpl pc, ip, r9, asr #4 │ │ │ │ + blx 0x1a57c4a │ │ │ │ + cmpppl ip, r9, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - rscsmi pc, r0, ip, asr #12 │ │ │ │ + rsbsmi pc, r0, ip, asr #12 │ │ │ │ eorseq pc, r1, r0, asr #5 │ │ │ │ - blx 0x17d7cd6 │ │ │ │ + blx 0x17d7c5e │ │ │ │ ldmdavs sl, {r2, r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r5, lsl fp │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ vand d29, d7, d0 │ │ │ │ - vaddl.s8 q11, d0, d16 │ │ │ │ + vaddl.s8 , d16, d16 │ │ │ │ andslt r0, r7, lr, lsr #32 │ │ │ │ ldrhtmi lr, [r0], -sp │ │ │ │ - bllt 0x13d7cf4 │ │ │ │ + bllt 0x13d7c7c │ │ │ │ vmax.s8 d20, d14, d17 │ │ │ │ - vaddl.s8 q9, d0, d20 │ │ │ │ + vaddl.s8 , d16, d20 │ │ │ │ @ instruction: 0xf0480031 │ │ │ │ ldrb pc, [sp, r3, asr #22] @ │ │ │ │ - @ instruction: 0xf908f19a │ │ │ │ + @ instruction: 0xf904f19a │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec72df4 │ │ │ │ + bl 0xfec72d7c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ sadd8mi r0, ip, r8 │ │ │ │ addslt r4, r7, r0, lsr fp │ │ │ │ @ instruction: 0xf6466849 │ │ │ │ - vshr.s64 , q2, #64 │ │ │ │ + vmov.i32 , #4 @ 0x00000004 │ │ │ │ ldrmi r0, [r5], -lr, lsr #32 │ │ │ │ tstls r5, #1769472 @ 0x1b0000 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ - blx 0xb57d3a │ │ │ │ + blx 0xb57cc2 │ │ │ │ tstcs r0, r0, asr #4 │ │ │ │ @ instruction: 0xf188a805 │ │ │ │ - movtcs lr, #3418 @ 0xd5a │ │ │ │ + movtcs lr, #3414 @ 0xd56 │ │ │ │ andcs r4, r1, #26214400 @ 0x1900000 │ │ │ │ - adcseq pc, r8, r7, asr #4 │ │ │ │ + eorseq pc, r8, r7, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - stccs 2, cr15, [r8], #-276 @ 0xfffffeec │ │ │ │ - stceq 2, cr15, [pc], #-768 @ 0x11b938 │ │ │ │ + stcne 2, cr15, [r8], #276 @ 0x114 │ │ │ │ + stceq 2, cr15, [pc], #-768 @ 0x11b8c0 │ │ │ │ stmdage r5, {r1, ip, pc} │ │ │ │ andgt pc, r4, sp, asr #17 │ │ │ │ stcmi 2, cr15, [r0], {72} @ 0x48 │ │ │ │ ldceq 2, cr15, [r2], #-768 @ 0xfffffd00 │ │ │ │ andgt pc, r0, sp, asr #17 │ │ │ │ - @ instruction: 0xf862f19a │ │ │ │ + @ instruction: 0xf85ef19a │ │ │ │ stmdage r5, {r0, r3, r5, r9, sl, lr} │ │ │ │ - blx 0x357d7a │ │ │ │ + blx 0x357d02 │ │ │ │ stmdale r7!, {r0, r1, r2, r3, r4, sl, fp, sp} │ │ │ │ - movtne pc, #34382 @ 0x864e @ │ │ │ │ + biceq pc, r8, #81788928 @ 0x4e00000 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ orreq lr, r4, #3072 @ 0xc00 │ │ │ │ - rscsmi pc, r0, ip, asr #12 │ │ │ │ + rsbsmi pc, r0, ip, asr #12 │ │ │ │ eorseq pc, r1, r0, asr #5 │ │ │ │ rscne pc, r0, #13828096 @ 0xd30000 │ │ │ │ - blx 0xfff57d98 │ │ │ │ - bicpl pc, ip, r9, asr #4 │ │ │ │ + blx 0xfff57d20 │ │ │ │ + cmpppl ip, r9, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - rscsmi pc, r0, ip, asr #12 │ │ │ │ + rsbsmi pc, r0, ip, asr #12 │ │ │ │ eorseq pc, r1, r0, asr #5 │ │ │ │ - blx 0xffcd7dac │ │ │ │ + blx 0xffcd7d34 │ │ │ │ ldmdavs sl, {r2, r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r5, lsl fp │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ vand d29, d7, d0 │ │ │ │ - vaddl.s8 q11, d0, d16 │ │ │ │ + vaddl.s8 , d16, d16 │ │ │ │ andslt r0, r7, lr, lsr #32 │ │ │ │ ldrhtmi lr, [r0], -sp │ │ │ │ - blt 0xff8d7dcc │ │ │ │ + blt 0xff8d7d54 │ │ │ │ vmax.s8 d20, d14, d17 │ │ │ │ - vaddl.s8 q9, d0, d20 │ │ │ │ + vaddl.s8 , d16, d20 │ │ │ │ @ instruction: 0xf0480031 │ │ │ │ @ instruction: 0xe7ddfad7 │ │ │ │ - @ instruction: 0xf89cf19a │ │ │ │ + @ instruction: 0xf898f19a │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0090f8cc │ │ │ │ @ instruction: 0x461eb096 │ │ │ │ strmi r4, [r0], pc, lsr #22 │ │ │ │ @ instruction: 0xf6466849 │ │ │ │ - vshr.s64 , q2, #64 │ │ │ │ + vmov.i32 , #4 @ 0x00000004 │ │ │ │ ldrmi r0, [r7], -lr, lsr #32 │ │ │ │ tstls r5, #1769472 @ 0x1b0000 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ @ instruction: 0xf0489d1c │ │ │ │ subcs pc, r0, #757760 @ 0xb9000 │ │ │ │ stmdage r5, {r8, sp} │ │ │ │ - stcl 1, cr15, [sl], #544 @ 0x220 │ │ │ │ + stcl 1, cr15, [r6], #544 @ 0x220 │ │ │ │ ldrmi r2, [r9], -r0, asr #6 │ │ │ │ stmdage r5, {r0, r9, sp} │ │ │ │ - ldrteq pc, [r8], #583 @ 0x247 @ │ │ │ │ + ldrteq pc, [r8], #-583 @ 0xfffffdb9 @ │ │ │ │ strteq pc, [lr], #-704 @ 0xfffffd40 │ │ │ │ vshl.s8 d25, d2, d5 │ │ │ │ - vaddhn.i16 d18, q0, q12 │ │ │ │ + vaddhn.i16 d17, q8, q12 │ │ │ │ strls r0, [r1], #-1071 @ 0xfffffbd1 │ │ │ │ - strmi pc, [r0], #584 @ 0x248 │ │ │ │ + strmi pc, [r0], #-584 @ 0xfffffdb8 │ │ │ │ ldrteq pc, [r2], #-704 @ 0xfffffd40 @ │ │ │ │ @ instruction: 0xf1999400 │ │ │ │ - shsub8mi pc, r9, r5 @ │ │ │ │ + shsub8mi pc, r9, r1 @ │ │ │ │ @ instruction: 0xf048a805 │ │ │ │ @ instruction: 0xf508fa9b │ │ │ │ subcs r3, r0, #152, 6 @ 0x60000002 │ │ │ │ stmdage r5, {r8, sp} │ │ │ │ teqpcc r0, #9633792 @ p-variant is OBSOLETE @ 0x930000 │ │ │ │ svclt 0x00082b00 │ │ │ │ @ instruction: 0xf1884635 │ │ │ │ - movtcs lr, #3270 @ 0xcc6 │ │ │ │ + movtcs lr, #3266 @ 0xcc2 │ │ │ │ stmdage r5, {r0, r9, sp} │ │ │ │ - bicpl pc, ip, r9, asr #4 │ │ │ │ + cmpppl ip, r9, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ tstls r2, r0, lsl #8 │ │ │ │ - msrcs (UNDEF: 96), r7 │ │ │ │ + mvnne pc, r7, asr #4 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ ldrmi r9, [r9], -r1, lsl #2 │ │ │ │ - @ instruction: 0xffd4f199 │ │ │ │ + @ instruction: 0xffd0f199 │ │ │ │ stmdage r5, {r0, r3, r5, r9, sl, lr} │ │ │ │ - blx 0x1fd7e94 │ │ │ │ + blx 0x1fd7e1c │ │ │ │ ldmdavs sl, {r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r5, lsl fp │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ vrhadd.s8 d29, d7, d8 │ │ │ │ - vaddl.s8 q11, d0, d16 │ │ │ │ + vaddl.s8 , d16, d16 │ │ │ │ andslt r0, r6, lr, lsr #32 │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ - blt 0x1bd7eb4 │ │ │ │ - @ instruction: 0xf830f19a │ │ │ │ + blt 0x1bd7e3c │ │ │ │ + @ instruction: 0xf82cf19a │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec72fa4 │ │ │ │ + bl 0xfec72f2c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ @ instruction: 0xf6466849 │ │ │ │ - vshr.s64 , q2, #64 │ │ │ │ + vmov.i32 , #4 @ 0x00000004 │ │ │ │ ldrmi r0, [sp], -lr, lsr #32 │ │ │ │ stcls 2, cr9, [r6], {1} │ │ │ │ - blx 0x1657ee0 │ │ │ │ - bcs 0x9025c8 │ │ │ │ + blx 0x1657e68 │ │ │ │ + bcs 0x902550 │ │ │ │ @ instruction: 0xf64ed84f │ │ │ │ - vqdmlal.s , d0, d0[2] │ │ │ │ - bl 0x1dca9c │ │ │ │ + vqdmlal.s q8, d16, d0[2] │ │ │ │ + bl 0x1dca24 │ │ │ │ @ instruction: 0xf64c0382 │ │ │ │ - vshr.s64 q10, q8, #64 │ │ │ │ + vmvn.i32 q10, #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf8d30031 │ │ │ │ @ instruction: 0xf04812e0 │ │ │ │ vpmax.s8 , , │ │ │ │ - vsra.s64 d16, d24, #64 │ │ │ │ + vbic.i32 d16, #8 @ 0x00000008 │ │ │ │ @ instruction: 0xf64c012e │ │ │ │ - vshr.s64 q10, q8, #64 │ │ │ │ + vmvn.i32 q10, #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf0480031 │ │ │ │ stmiblt sp!, {r0, r3, r4, r5, r9, fp, ip, sp, lr, pc}^ │ │ │ │ - @ instruction: 0x01b8f247 │ │ │ │ + teqpeq r8, r7, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - eorsne pc, r0, r7, asr #4 │ │ │ │ + adcseq pc, r0, r7, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - blx 0xcd7f2c │ │ │ │ + blx 0xcd7eb4 │ │ │ │ vmul.i8 , , q14 │ │ │ │ - vmla.f d21, d16, d0[3] │ │ │ │ + vmla.f d21, d0, d0[3] │ │ │ │ vrhadd.s8 d16, d7, d31 │ │ │ │ - vmvn.i32 d17, #0 @ 0x00000000 │ │ │ │ + vshr.s64 d16, d16, #64 │ │ │ │ @ instruction: 0xf048002e │ │ │ │ vpmax.s8 d31, d7, d19 │ │ │ │ - vaddl.s8 q11, d0, d16 │ │ │ │ + vaddl.s8 , d16, d16 │ │ │ │ andlt r0, r3, lr, lsr #32 │ │ │ │ ldrhtmi lr, [r0], -sp │ │ │ │ - blt 0x7d7f54 │ │ │ │ - adcseq pc, r8, #1879048196 @ 0x70000004 │ │ │ │ + blt 0x7d7edc │ │ │ │ + eorseq pc, r8, #1879048196 @ 0x70000004 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - eorsne pc, r8, r7, asr #4 │ │ │ │ + adcseq pc, r8, r7, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf0484629 │ │ │ │ @ instruction: 0x2c00fa0f │ │ │ │ @ instruction: 0x4621d0df │ │ │ │ - sbcpl pc, ip, #-1879048188 @ 0x90000004 │ │ │ │ + subpl pc, ip, #-1879048188 @ 0x90000004 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ - eorsne pc, r8, r7, asr #4 │ │ │ │ + adcseq pc, r8, r7, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - blx 0x1d7f84 │ │ │ │ + blx 0x1d7f0c │ │ │ │ @ instruction: 0x4611e7dd │ │ │ │ - eorcs pc, r4, lr, asr #4 │ │ │ │ + adcne pc, r4, lr, asr #4 │ │ │ │ eorseq pc, r1, r0, asr #5 │ │ │ │ @ instruction: 0xf9faf048 │ │ │ │ svclt 0x0000e7b5 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0090f8cc │ │ │ │ @ instruction: 0x461eb096 │ │ │ │ @ instruction: 0xf6464b34 │ │ │ │ - vshr.s64 , q2, #64 │ │ │ │ + vmov.i32 , #4 @ 0x00000004 │ │ │ │ stmdavs r9, {r1, r2, r3, r5}^ │ │ │ │ ldmdavs fp, {r0, r1, r2, r4, r9, sl, lr} │ │ │ │ @ instruction: 0xf04f9315 │ │ │ │ @ instruction: 0xf8dd0300 │ │ │ │ @ instruction: 0xf0488070 │ │ │ │ subcs pc, r0, #3653632 @ 0x37c000 │ │ │ │ stmdage r5, {r8, sp} │ │ │ │ - ldreq pc, [r8, #583]! @ 0x247 │ │ │ │ + ldreq pc, [r8, #-583]! @ 0xfffffdb9 │ │ │ │ streq pc, [lr, #-704]! @ 0xfffffd40 │ │ │ │ - stc 1, cr15, [ip], {136} @ 0x88 │ │ │ │ + stc 1, cr15, [r8], {136} @ 0x88 │ │ │ │ andcs r2, r1, #64, 6 │ │ │ │ stmdage r5, {r0, r3, r4, r9, sl, lr} │ │ │ │ vrshl.s8 d25, d2, d5 │ │ │ │ - vaddhn.i16 d18, q0, q12 │ │ │ │ + vaddhn.i16 d17, q8, q12 │ │ │ │ strls r0, [r1], #-1071 @ 0xfffffbd1 │ │ │ │ - strmi pc, [r0], #584 @ 0x248 │ │ │ │ + strmi pc, [r0], #-584 @ 0xfffffdb8 │ │ │ │ ldrteq pc, [r2], #-704 @ 0xfffffd40 @ │ │ │ │ @ instruction: 0xf1999400 │ │ │ │ - shadd16mi pc, r9, fp @ │ │ │ │ + shadd16mi pc, r9, r7 @ │ │ │ │ @ instruction: 0xf048a805 │ │ │ │ - bllt 0xfe2da5ec │ │ │ │ - eorsne pc, r0, r7, asr #4 │ │ │ │ + bllt 0xfe2da574 │ │ │ │ + adcseq pc, r0, r7, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf0484629 │ │ │ │ subcs pc, r0, #3031040 @ 0x2e4000 │ │ │ │ stmdage r5, {r8, sp} │ │ │ │ - bl 0xffbd8520 │ │ │ │ + bl 0xffad84a8 │ │ │ │ andcs r2, r1, #64, 6 │ │ │ │ vadd.i8 d26, d9, d5 │ │ │ │ - vmla.f d21, d16, d0[3] │ │ │ │ + vmla.f d21, d0, d0[3] │ │ │ │ strls r0, [r0], #-303 @ 0xfffffed1 │ │ │ │ vrhadd.s8 d25, d14, d2 │ │ │ │ - vaddw.s8 q9, q0, d20 │ │ │ │ + vaddw.s8 , q8, d20 │ │ │ │ tstls r1, r1, lsr r1 │ │ │ │ @ instruction: 0xf1994619 │ │ │ │ - @ instruction: 0x4641fef9 │ │ │ │ + @ instruction: 0x4641fef5 │ │ │ │ @ instruction: 0xf048a805 │ │ │ │ - blmi 0x49a5a8 │ │ │ │ - blls 0x675f98 │ │ │ │ + blmi 0x49a530 │ │ │ │ + blls 0x675f20 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ tstle r1, r0, lsl #6 │ │ │ │ - eorvs pc, r0, r7, asr #4 │ │ │ │ + adcpl pc, r0, r7, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ pop {r1, r2, r4, ip, sp, pc} │ │ │ │ @ instruction: 0xf04841f0 │ │ │ │ strtmi fp, [sl], -pc, lsl #19 │ │ │ │ vmin.s8 d20, d7, d17 │ │ │ │ - vmvn.i32 d17, #8 @ 0x00000008 │ │ │ │ + vshr.s64 d16, d24, #64 │ │ │ │ @ instruction: 0xf048002e │ │ │ │ strb pc, [ip, r7, lsl #19] @ │ │ │ │ - @ instruction: 0xff4cf199 │ │ │ │ + @ instruction: 0xff48f199 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0088f8cc │ │ │ │ @ instruction: 0x4698b097 │ │ │ │ @ instruction: 0xf6464b38 │ │ │ │ - vshr.s64 , q2, #64 │ │ │ │ + vmov.i32 , #4 @ 0x00000004 │ │ │ │ stmdavs r9, {r1, r2, r3, r5}^ │ │ │ │ ldmdavs fp, {r0, r4, r7, r9, sl, lr} │ │ │ │ @ instruction: 0xf04f9315 │ │ │ │ svcls 0x001e0300 │ │ │ │ @ instruction: 0xf96af048 │ │ │ │ tstcs r0, r0, asr #4 │ │ │ │ vadd.i8 d26, d7, d5 │ │ │ │ - @ instruction: 0xf2c006b8 │ │ │ │ + vmvn.i32 d16, #134217728 @ 0x08000000 │ │ │ │ @ instruction: 0xf188062e │ │ │ │ - movtcs lr, #2968 @ 0xb98 │ │ │ │ + movtcs lr, #2964 @ 0xb94 │ │ │ │ ldrmi r2, [r9], -r1, lsl #4 │ │ │ │ strls sl, [r2], -r5, lsl #16 │ │ │ │ - strcs pc, [r8, #-581]! @ 0xfffffdbb │ │ │ │ - streq pc, [pc, #-704]! @ 0x11bcf8 │ │ │ │ - strmi pc, [r0], #584 @ 0x248 │ │ │ │ + strne pc, [r8, #581]! @ 0x245 │ │ │ │ + streq pc, [pc, #-704]! @ 0x11bc80 │ │ │ │ + strmi pc, [r0], #-584 @ 0xfffffdb8 │ │ │ │ ldrteq pc, [r2], #-704 @ 0xfffffd40 @ │ │ │ │ strls r9, [r0], #-1281 @ 0xfffffaff │ │ │ │ - mcr2 1, 5, pc, cr6, cr9, {4} @ │ │ │ │ + mcr2 1, 5, pc, cr2, cr9, {4} @ │ │ │ │ stmdage r5, {r0, r3, r6, r9, sl, lr} │ │ │ │ @ instruction: 0xf94cf048 │ │ │ │ tstcs r0, r0, asr #4 │ │ │ │ @ instruction: 0xf188a805 │ │ │ │ - movtcs lr, #2942 @ 0xb7e │ │ │ │ + movtcs lr, #2938 @ 0xb7a │ │ │ │ andcs r4, r1, #26214400 @ 0x1900000 │ │ │ │ stmib sp, {r0, r2, fp, sp, pc}^ │ │ │ │ strls r5, [r0], #-1537 @ 0xfffff9ff │ │ │ │ - mrc2 1, 4, pc, cr4, cr9, {4} │ │ │ │ + mrc2 1, 4, pc, cr0, cr9, {4} │ │ │ │ stmdage r5, {r0, r6, r9, sl, lr} │ │ │ │ @ instruction: 0xf93af048 │ │ │ │ stmdale r7!, {r0, r1, r2, r3, r4, r8, r9, sl, fp, sp} │ │ │ │ - movtne pc, #34382 @ 0x864e @ │ │ │ │ + biceq pc, r8, #81788928 @ 0x4e00000 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ orreq lr, r7, #3072 @ 0xc00 │ │ │ │ - rscsmi pc, r0, ip, asr #12 │ │ │ │ + rsbsmi pc, r0, ip, asr #12 │ │ │ │ eorseq pc, r1, r0, asr #5 │ │ │ │ rscne pc, r0, #13828096 @ 0xd30000 │ │ │ │ @ instruction: 0xf92af048 │ │ │ │ - bicpl pc, ip, r9, asr #4 │ │ │ │ + cmpppl ip, r9, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - rscsmi pc, r0, ip, asr #12 │ │ │ │ + rsbsmi pc, r0, ip, asr #12 │ │ │ │ eorseq pc, r1, r0, asr #5 │ │ │ │ @ instruction: 0xf920f048 │ │ │ │ ldmdavs sl, {r2, r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r5, lsl fp │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ vand d29, d7, d0 │ │ │ │ - vaddl.s8 q11, d0, d16 │ │ │ │ + vaddl.s8 , d16, d16 │ │ │ │ andslt r0, r7, lr, lsr #32 │ │ │ │ mvnsmi lr, #12386304 @ 0xbd0000 │ │ │ │ ldmdblt r0, {r3, r6, ip, sp, lr, pc} │ │ │ │ vmin.s8 d20, d14, d25 │ │ │ │ - vaddl.s8 q9, d0, d20 │ │ │ │ + vaddl.s8 , d16, d20 │ │ │ │ @ instruction: 0xf0480031 │ │ │ │ ldrb pc, [sp, r9, lsl #18] @ │ │ │ │ - mcr2 1, 6, pc, cr14, cr9, {4} @ │ │ │ │ + mcr2 1, 6, pc, cr10, cr9, {4} @ │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec73268 │ │ │ │ + bl 0xfec731f0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ umullslt r0, r7, r0, pc @ │ │ │ │ - blmi 0xf2d8e8 │ │ │ │ - sbcspl pc, r4, r6, asr #12 │ │ │ │ + blmi 0xf2d870 │ │ │ │ + subspl pc, r4, r6, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ ldrmi r6, [r7], -r9, asr #16 │ │ │ │ tstls r5, #1769472 @ 0x1b0000 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ @ instruction: 0xf0489e1c │ │ │ │ subcs pc, r0, #15532032 @ 0xed0000 │ │ │ │ stmdage r5, {r8, sp} │ │ │ │ - ldrteq pc, [r8], #583 @ 0x247 @ │ │ │ │ + ldrteq pc, [r8], #-583 @ 0xfffffdb9 @ │ │ │ │ strteq pc, [lr], #-704 @ 0xfffffd40 │ │ │ │ - bl 0x7d86c0 │ │ │ │ + bl 0x6d8648 │ │ │ │ andcs r2, r1, #64, 6 │ │ │ │ stmdage r5, {r0, r3, r4, r9, sl, lr} │ │ │ │ vshl.s8 d25, d2, d5 │ │ │ │ - vmull.s8 q9, d0, d24 │ │ │ │ + vmull.s8 , d16, d24 │ │ │ │ @ instruction: 0xf8cd0c2f │ │ │ │ vhadd.s8 d28, d8, d4 │ │ │ │ - vmull.s8 q10, d16, d0 │ │ │ │ + vmull.s8 q10, d0, d0 │ │ │ │ @ instruction: 0xf8cd0c32 │ │ │ │ @ instruction: 0xf199c000 │ │ │ │ - ldrtmi pc, [r9], -r7, lsr #28 @ │ │ │ │ + ldrtmi pc, [r9], -r3, lsr #28 @ │ │ │ │ @ instruction: 0xf048a805 │ │ │ │ - bllt 0x49a404 │ │ │ │ - eorsne pc, r0, r7, asr #4 │ │ │ │ + bllt 0x49a38c │ │ │ │ + adcseq pc, r0, r7, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf0484621 │ │ │ │ - bllt 0x8da3f4 │ │ │ │ - bicpl pc, ip, r9, asr #4 │ │ │ │ + bllt 0x8da37c │ │ │ │ + cmpppl ip, r9, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - eorsne pc, r0, r7, asr #4 │ │ │ │ + adcseq pc, r0, r7, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf8baf048 │ │ │ │ ldmdavs sl, {r0, r1, r2, r4, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r5, lsl fp │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ vrhadd.s8 d29, d7, d22 │ │ │ │ - vaddl.s8 q11, d0, d16 │ │ │ │ + vaddl.s8 , d16, d16 │ │ │ │ andslt r0, r7, lr, lsr #32 │ │ │ │ ldrhtmi lr, [r0], #141 @ 0x8d │ │ │ │ stmialt sl!, {r3, r6, ip, sp, lr, pc} │ │ │ │ - eorsne pc, r8, r7, asr #4 │ │ │ │ + adcseq pc, r8, r7, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ strtmi r4, [r9], -r2, lsr #12 │ │ │ │ @ instruction: 0xf8a2f048 │ │ │ │ sbcsle r2, fp, r0, lsl #28 │ │ │ │ ldrtmi r2, [r1], -r1, lsl #6 │ │ │ │ ldrmi r2, [r8], -r4, lsl #4 │ │ │ │ @ instruction: 0xf988f019 │ │ │ │ tstlt r0, r1, lsl #12 │ │ │ │ vadd.i8 d22, d9, d1 │ │ │ │ - vmlal.s , d16, d0[3] │ │ │ │ + vmlal.s , d0, d0[3] │ │ │ │ vhsub.s8 d16, d7, d31 │ │ │ │ - vmla.i d18, d0, d0[6] │ │ │ │ + vmla.i d17, d16, d0[6] │ │ │ │ @ instruction: 0xf048002e │ │ │ │ ldrb pc, [r1, sp, lsl #17] @ │ │ │ │ - mrc2 1, 2, pc, cr2, cr9, {4} │ │ │ │ + mcr2 1, 2, pc, cr14, cr9, {4} @ │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec73360 │ │ │ │ + bl 0xfec732e8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0f90 │ │ │ │ movwcs ip, #4308 @ 0x10d4 │ │ │ │ @ instruction: 0x4604b097 │ │ │ │ ldrmi r2, [r8], -r4, lsl #4 │ │ │ │ @ instruction: 0xf8dc460d │ │ │ │ @ instruction: 0xf8cdc000 │ │ │ │ @@ -274271,349 +274242,349 @@ │ │ │ │ stmdavs r3, {r3, r8, ip, sp, pc} │ │ │ │ movwcs r4, #5663 @ 0x161f │ │ │ │ stmiane r9!, {r2, r9, sp} │ │ │ │ @ instruction: 0xf0194618 │ │ │ │ @ instruction: 0x4606f955 │ │ │ │ stmdavs r3, {r3, r8, ip, sp, pc} │ │ │ │ @ instruction: 0x4621461e │ │ │ │ - sbcspl pc, r4, r6, asr #12 │ │ │ │ + subspl pc, r4, r6, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - strcs pc, [r8, #-581]! @ 0xfffffdbb │ │ │ │ - streq pc, [pc, #-704]! @ 0x11bef4 │ │ │ │ + strne pc, [r8, #581]! @ 0x245 │ │ │ │ + streq pc, [pc, #-704]! @ 0x11be7c │ │ │ │ @ instruction: 0xf858f048 │ │ │ │ tstcs r0, r0, asr #4 │ │ │ │ vadd.i8 d26, d8, d5 │ │ │ │ - vaddhn.i16 d20, q8, q0 │ │ │ │ + vaddhn.i16 d20, q0, q0 │ │ │ │ @ instruction: 0xf1880432 │ │ │ │ - vpmax.s8 d30, d23, d6 │ │ │ │ - vrsra.s64 d16, d24, #64 │ │ │ │ + vpmax.s8 d30, d23, d2 │ │ │ │ + vbic.i32 d16, #2048 @ 0x00000800 │ │ │ │ stmib sp, {r1, r2, r3, r5, r8, r9}^ │ │ │ │ movtcs r5, #769 @ 0x301 │ │ │ │ andcs r4, r1, #26214400 @ 0x1900000 │ │ │ │ strls sl, [r0], #-2053 @ 0xfffff7fb │ │ │ │ - ldc2 1, cr15, [r8, #612] @ 0x264 │ │ │ │ + ldc2 1, cr15, [r4, #612] @ 0x264 │ │ │ │ stmdage r5, {r0, r3, r4, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf83ef048 │ │ │ │ tstcs r0, r0, asr #4 │ │ │ │ @ instruction: 0xf188a805 │ │ │ │ - movtcs lr, #2672 @ 0xa70 │ │ │ │ + movtcs lr, #2668 @ 0xa6c │ │ │ │ stmdage r5, {r0, r3, r4, r9, sl, lr} │ │ │ │ - sbcpl pc, ip, #-1879048188 @ 0x90000004 │ │ │ │ + subpl pc, ip, #-1879048188 @ 0x90000004 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ andls r9, r2, #4194304 @ 0x400000 │ │ │ │ strls r2, [r0], #-513 @ 0xfffffdff │ │ │ │ - stc2 1, cr15, [r2, #612] @ 0x264 │ │ │ │ + ldc2l 1, cr15, [lr, #-612]! @ 0xfffffd9c │ │ │ │ stmdage r5, {r0, r4, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf828f048 │ │ │ │ ldmdavs sl, {r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r5, lsl fp │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ vrhadd.s8 d29, d7, d8 │ │ │ │ - vaddl.s8 q11, d0, d16 │ │ │ │ + vaddl.s8 , d16, d16 │ │ │ │ andslt r0, r7, lr, lsr #32 │ │ │ │ ldrhtmi lr, [r0], #141 @ 0x8d │ │ │ │ ldmdalt r8, {r3, r6, ip, sp, lr, pc} │ │ │ │ - ldc2l 1, cr15, [lr, #612] @ 0x264 │ │ │ │ + ldc2l 1, cr15, [sl, #612] @ 0x264 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0088f8cc │ │ │ │ @ instruction: 0x4698b097 │ │ │ │ @ instruction: 0xf6464b37 │ │ │ │ - vshr.s64 , q2, #64 │ │ │ │ + vmov.i32 , #4 @ 0x00000004 │ │ │ │ stmdavs r9, {r1, r2, r3, r5}^ │ │ │ │ ldmdavs fp, {r0, r4, r7, r9, sl, lr} │ │ │ │ @ instruction: 0xf04f9315 │ │ │ │ cdpls 3, 1, cr0, cr14, cr0, {0} │ │ │ │ - ldreq pc, [r8, #583]! @ 0x247 │ │ │ │ + ldreq pc, [r8, #-583]! @ 0xfffffdb9 │ │ │ │ streq pc, [lr, #-704]! @ 0xfffffd40 │ │ │ │ @ instruction: 0xf0479f20 │ │ │ │ subcs pc, r0, #988 @ 0x3dc │ │ │ │ stmdage r5, {r8, sp} │ │ │ │ - b 0xb588a4 │ │ │ │ + b 0xa5882c │ │ │ │ ldrmi r2, [r9], -r0, asr #6 │ │ │ │ strls r2, [r2, #-513] @ 0xfffffdff │ │ │ │ vadd.i8 d26, d5, d5 │ │ │ │ - vaddhn.i16 d18, q0, q12 │ │ │ │ + vaddhn.i16 d17, q8, q12 │ │ │ │ strls r0, [r1], #-1071 @ 0xfffffbd1 │ │ │ │ - strmi pc, [r0], #584 @ 0x248 │ │ │ │ + strmi pc, [r0], #-584 @ 0xfffffdb8 │ │ │ │ ldrteq pc, [r2], #-704 @ 0xfffffd40 @ │ │ │ │ @ instruction: 0xf1999400 │ │ │ │ - @ instruction: 0x4649fd37 │ │ │ │ + @ instruction: 0x4649fd33 │ │ │ │ @ instruction: 0xf047a805 │ │ │ │ stmdami r2!, {r0, r2, r3, r4, r6, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ andcs r4, r0, #68157440 @ 0x4100000 │ │ │ │ - blx 0xfe25a2b0 │ │ │ │ + blx 0xfe25a238 │ │ │ │ tstcs r0, r0, asr #4 │ │ │ │ @ instruction: 0xf188a805 │ │ │ │ - movtcs lr, #2570 @ 0xa0a │ │ │ │ + movtcs lr, #2566 @ 0xa06 │ │ │ │ andcs r4, r1, #26214400 @ 0x1900000 │ │ │ │ stmdage r5, {r1, r8, sl, ip, pc} │ │ │ │ - strbcs pc, [r0, #-583]! @ 0xfffffdb9 @ │ │ │ │ + strbne pc, [r0, #583]! @ 0x247 @ │ │ │ │ streq pc, [lr, #-704]! @ 0xfffffd40 │ │ │ │ strmi lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ - ldc2 1, cr15, [ip, #-612] @ 0xfffffd9c │ │ │ │ + ldc2 1, cr15, [r8, #-612] @ 0xfffffd9c │ │ │ │ stmdage r5, {r0, r4, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xffc2f047 │ │ │ │ tstcs r0, r0, asr #4 │ │ │ │ @ instruction: 0xf188a805 │ │ │ │ - movtcs lr, #2548 @ 0x9f4 │ │ │ │ + movtcs lr, #2544 @ 0x9f0 │ │ │ │ stmdage r5, {r0, r3, r4, r9, sl, lr} │ │ │ │ - sbcpl pc, ip, #-1879048188 @ 0x90000004 │ │ │ │ + subpl pc, ip, #-1879048188 @ 0x90000004 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ andls r9, r2, #4194304 @ 0x400000 │ │ │ │ strls r2, [r0], #-513 @ 0xfffffdff │ │ │ │ - stc2 1, cr15, [r6, #-612] @ 0xfffffd9c │ │ │ │ + stc2 1, cr15, [r2, #-612] @ 0xfffffd9c │ │ │ │ stmdage r5, {r0, r3, r4, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xffacf047 │ │ │ │ ldmdavs sl, {r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r5, lsl fp │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ vrhadd.s8 d29, d7, d8 │ │ │ │ - vaddl.s8 q11, d0, d16 │ │ │ │ + vaddl.s8 , d16, d16 │ │ │ │ andslt r0, r7, lr, lsr #32 │ │ │ │ mvnsmi lr, #12386304 @ 0xbd0000 │ │ │ │ svclt 0x009cf047 │ │ │ │ - stc2l 1, cr15, [r2, #-612]! @ 0xfffffd9c │ │ │ │ + ldc2l 1, cr15, [lr, #-612] @ 0xfffffd9c │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ - eorseq lr, r3, r4, asr #26 │ │ │ │ + eorseq lr, r3, r4, asr #25 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0088f8cc │ │ │ │ @ instruction: 0xf500b096 │ │ │ │ @ instruction: 0x46983098 │ │ │ │ ldrmi r4, [r1], r2, asr #22 │ │ │ │ ldmdavs fp, {r0, r3, r6, fp, sp, lr} │ │ │ │ @ instruction: 0xf04f9315 │ │ │ │ @ instruction: 0xf8900300 │ │ │ │ ldmib sp, {r4, r5, r8, r9, sp}^ │ │ │ │ @ instruction: 0xf646371f │ │ │ │ - vshr.s64 , q2, #64 │ │ │ │ + vmov.i32 , #4 @ 0x00000004 │ │ │ │ @ instruction: 0xf8dd002e │ │ │ │ - bcs 0x144558 │ │ │ │ + bcs 0x1444e0 │ │ │ │ ldrmi fp, [pc], -r8, lsl #30 │ │ │ │ @ instruction: 0xff74f047 │ │ │ │ tstcs r0, r0, asr #4 │ │ │ │ vadd.i8 d26, d7, d5 │ │ │ │ - vshl.s64 d16, d24, #0 │ │ │ │ + vbic.i32 d16, #524288 @ 0x00080000 │ │ │ │ @ instruction: 0xf188052e │ │ │ │ - movtcs lr, #2466 @ 0x9a2 │ │ │ │ + movtcs lr, #2462 @ 0x99e │ │ │ │ ldrmi r2, [r9], -r1, lsl #4 │ │ │ │ strls sl, [r2, #-2053] @ 0xfffff7fb │ │ │ │ - strtcs pc, [r8], -r5, asr #4 │ │ │ │ + strtne pc, [r8], r5, asr #4 │ │ │ │ strteq pc, [pc], -r0, asr #5 │ │ │ │ - strmi pc, [r0], #584 @ 0x248 │ │ │ │ + strmi pc, [r0], #-584 @ 0xfffffdb8 │ │ │ │ ldrteq pc, [r2], #-704 @ 0xfffffd40 @ │ │ │ │ strls r9, [r0], #-1537 @ 0xfffff9ff │ │ │ │ - ldc2 1, cr15, [r0], #612 @ 0x264 │ │ │ │ + stc2 1, cr15, [ip], #612 @ 0x264 │ │ │ │ stmdage r5, {r0, r3, r6, r9, sl, lr} │ │ │ │ @ instruction: 0xff56f047 │ │ │ │ svceq 0x0000f1b8 │ │ │ │ vrhadd.s8 , , q1 │ │ │ │ - vmvn.i32 d17, #0 @ 0x00000000 │ │ │ │ + vshr.s64 d16, d16, #64 │ │ │ │ strtmi r0, [r9], -lr, lsr #32 │ │ │ │ @ instruction: 0xff4cf047 │ │ │ │ tstcs r0, r0, asr #4 │ │ │ │ @ instruction: 0xf188a805 │ │ │ │ - movtcs lr, #2430 @ 0x97e │ │ │ │ + movtcs lr, #2426 @ 0x97a │ │ │ │ andcs r4, r1, #26214400 @ 0x1900000 │ │ │ │ stmib sp, {r0, r2, fp, sp, pc}^ │ │ │ │ strls r6, [r0], #-1281 @ 0xfffffaff │ │ │ │ - ldc2 1, cr15, [r4], {153} @ 0x99 │ │ │ │ + ldc2 1, cr15, [r0], {153} @ 0x99 │ │ │ │ stmdage r5, {r0, r4, r6, r9, sl, lr} │ │ │ │ @ instruction: 0xff3af047 │ │ │ │ tstcs r0, r0, asr #4 │ │ │ │ @ instruction: 0xf188a805 │ │ │ │ - movtcs lr, #2412 @ 0x96c │ │ │ │ + movtcs lr, #2408 @ 0x968 │ │ │ │ stmdage r5, {r0, r9, sp} │ │ │ │ - bicpl pc, ip, r9, asr #4 │ │ │ │ + cmpppl ip, r9, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ tstls r2, r0, lsl #8 │ │ │ │ - msrcs (UNDEF: 96), r7 │ │ │ │ + mvnne pc, r7, asr #4 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ ldrmi r9, [r9], -r1, lsl #2 │ │ │ │ - ldc2l 1, cr15, [sl], #-612 @ 0xfffffd9c │ │ │ │ + ldc2l 1, cr15, [r6], #-612 @ 0xfffffd9c │ │ │ │ stmdage r5, {r0, r3, r4, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xff20f047 │ │ │ │ ldmdavs sl, {r0, r2, r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r5, lsl fp │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ vand d29, d7, d1 │ │ │ │ - vaddl.s8 q11, d0, d16 │ │ │ │ + vaddl.s8 , d16, d16 │ │ │ │ andslt r0, r6, lr, lsr #32 │ │ │ │ @ instruction: 0x47f0e8bd │ │ │ │ svclt 0x0010f047 │ │ │ │ strtmi r4, [sl], -r1, asr #12 │ │ │ │ - eorsne pc, r8, r7, asr #4 │ │ │ │ + adcseq pc, r8, r7, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xff08f047 │ │ │ │ @ instruction: 0xf199e7ba │ │ │ │ - svclt 0x0000fccd │ │ │ │ + svclt 0x0000fcc9 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0088f8cc │ │ │ │ @ instruction: 0x4698b098 │ │ │ │ ldrmi r4, [r4], -r7, asr #22 │ │ │ │ @ instruction: 0xf6466849 │ │ │ │ - vshr.s64 , q2, #64 │ │ │ │ - bls 0x91c540 │ │ │ │ + vmov.i32 , #4 @ 0x00000004 │ │ │ │ + bls 0x91c4c8 │ │ │ │ tstls r7, #1769472 @ 0x1b0000 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ ldmib sp, {r0, r2, r9, ip, pc}^ │ │ │ │ @ instruction: 0xf047671e │ │ │ │ strtmi pc, [r1], -r7, ror #29 │ │ │ │ @ instruction: 0xf64e2200 │ │ │ │ - vmla.i d17, d0, d0[2] │ │ │ │ + vmla.i d16, d16, d0[2] │ │ │ │ @ instruction: 0xf7fe0033 │ │ │ │ subcs pc, r0, #2277376 @ 0x22c000 │ │ │ │ stmdage r7, {r8, sp} │ │ │ │ - ldmdb r0, {r3, r7, r8, ip, sp, lr, pc} │ │ │ │ + stmdb ip, {r3, r7, r8, ip, sp, lr, pc} │ │ │ │ ldrmi r2, [r9], -r0, asr #6 │ │ │ │ stmdage r7, {r0, r9, sp} │ │ │ │ - ldreq pc, [r8, #583]! @ 0x247 │ │ │ │ + ldreq pc, [r8, #-583]! @ 0xfffffdb9 │ │ │ │ streq pc, [lr, #-704]! @ 0xfffffd40 │ │ │ │ - ldrbtcs pc, [r0], #-583 @ 0xfffffdb9 @ │ │ │ │ + ldrbtne pc, [r0], #583 @ 0x247 @ │ │ │ │ strteq pc, [lr], #-704 @ 0xfffffd40 │ │ │ │ strls r9, [r1], #-1282 @ 0xfffffafe │ │ │ │ - strmi pc, [r0], #584 @ 0x248 │ │ │ │ + strmi pc, [r0], #-584 @ 0xfffffdb8 │ │ │ │ ldrteq pc, [r2], #-704 @ 0xfffffd40 @ │ │ │ │ @ instruction: 0xf1999400 │ │ │ │ - @ instruction: 0x4641fc1b │ │ │ │ + @ instruction: 0x4641fc17 │ │ │ │ @ instruction: 0xf047a807 │ │ │ │ subcs pc, r0, #3088 @ 0xc10 │ │ │ │ stmdage r7, {r8, sp} │ │ │ │ - ldm r2!, {r3, r7, r8, ip, sp, lr, pc}^ │ │ │ │ + stmia lr!, {r3, r7, r8, ip, sp, lr, pc}^ │ │ │ │ ldrmi r2, [r9], -r0, asr #6 │ │ │ │ stmdage r7, {r0, r9, sp} │ │ │ │ strls r9, [r0], #-1282 @ 0xfffffafe │ │ │ │ stccs 2, cr15, [r4], {71} @ 0x47 │ │ │ │ stceq 2, cr15, [lr], #-768 @ 0xfffffd00 │ │ │ │ andgt pc, r4, sp, asr #17 │ │ │ │ - stc2 1, cr15, [r4], {153} @ 0x99 │ │ │ │ + stc2 1, cr15, [r0], {153} @ 0x99 │ │ │ │ stmdage r7, {r0, r4, r5, r9, sl, lr} │ │ │ │ cdp2 0, 10, cr15, cr10, cr7, {2} │ │ │ │ tstcs r0, r0, asr #4 │ │ │ │ @ instruction: 0xf188a807 │ │ │ │ - vtst.8 q15, , q6 │ │ │ │ - vrsra.s64 d18, d12, #64 │ │ │ │ + vtst.8 q15, , q4 │ │ │ │ + vorr.i32 d18, #3072 @ 0x00000c00 │ │ │ │ stmib sp, {r1, r2, r3, r5, r8, r9}^ │ │ │ │ movtcs r4, #768 @ 0x300 │ │ │ │ ldrmi r2, [r9], -r1, lsl #4 │ │ │ │ strls sl, [r2, #-2055] @ 0xfffff7f9 │ │ │ │ - blx 0xffcd8b9e │ │ │ │ + blx 0xffbd8b26 │ │ │ │ stmdage r7, {r0, r3, r4, r5, r9, sl, lr} │ │ │ │ cdp2 0, 9, cr15, cr4, cr7, {2} │ │ │ │ tstcs r0, r0, asr #4 │ │ │ │ @ instruction: 0xf188a807 │ │ │ │ - movtcs lr, #2246 @ 0x8c6 │ │ │ │ + movtcs lr, #2242 @ 0x8c2 │ │ │ │ stmdage r7, {r0, r9, sp} │ │ │ │ - bicpl pc, ip, r9, asr #4 │ │ │ │ + cmpppl ip, r9, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ tstls r2, r0, lsl #8 │ │ │ │ - @ instruction: 0x21a8f247 │ │ │ │ + msrcs R8_fiq, r7 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ ldrmi r9, [r9], -r1, lsl #2 │ │ │ │ - blx 0xff658bd2 │ │ │ │ + blx 0xff558b5a │ │ │ │ stmdage r7, {r0, r2, r8, fp, ip, pc} │ │ │ │ cdp2 0, 7, cr15, cr10, cr7, {2} │ │ │ │ ldmdavs sl, {r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r7, lsl fp │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ vrhadd.s8 d29, d7, d8 │ │ │ │ - vaddl.s8 q11, d0, d16 │ │ │ │ + vaddl.s8 , d16, d16 │ │ │ │ andslt r0, r8, lr, lsr #32 │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ cdplt 0, 6, cr15, cr10, cr7, {2} │ │ │ │ - ldc2 1, cr15, [r0], #-612 @ 0xfffffd9c │ │ │ │ + stc2 1, cr15, [ip], #-612 @ 0xfffffd9c │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0080f8cc │ │ │ │ @ instruction: 0x4699b099 │ │ │ │ ldrmi r4, [r6], -r8, asr #22 │ │ │ │ vadd.i8 q11, , │ │ │ │ - @ instruction: 0xf2c004b8 │ │ │ │ + vmvn.i32 d16, #524288 @ 0x00080000 │ │ │ │ stmdals r0!, {r1, r2, r3, r5, sl} │ │ │ │ @ instruction: 0xf6469005 │ │ │ │ - vshr.s64 , q2, #64 │ │ │ │ + vmov.i32 , #4 @ 0x00000004 │ │ │ │ @ instruction: 0xf8dd002e │ │ │ │ ldmdavs fp, {r2, r7, pc} │ │ │ │ @ instruction: 0xf04f9317 │ │ │ │ svcls 0x00220300 │ │ │ │ cdp2 0, 4, cr15, cr6, cr7, {2} │ │ │ │ tstcs r0, r0, asr #4 │ │ │ │ @ instruction: 0xf188a807 │ │ │ │ - movtcs lr, #2168 @ 0x878 │ │ │ │ + movtcs lr, #2164 @ 0x874 │ │ │ │ andcs r4, r1, #26214400 @ 0x1900000 │ │ │ │ strls sl, [r2], #-2055 @ 0xfffff7f9 │ │ │ │ - strcs pc, [r8, #-581]! @ 0xfffffdbb │ │ │ │ - streq pc, [pc, #-704]! @ 0x11c338 │ │ │ │ + strne pc, [r8, #581]! @ 0x245 │ │ │ │ + streq pc, [pc, #-704]! @ 0x11c2c0 │ │ │ │ vrshl.s8 d25, d1, d8 │ │ │ │ - vabal.s8 q10, d16, d0 │ │ │ │ + vabal.s8 q10, d0, d0 │ │ │ │ strls r0, [r0, #-1330] @ 0xffffface │ │ │ │ - blx 0xfe2d8c6e │ │ │ │ + blx 0xfe1d8bf6 │ │ │ │ stmdage r7, {r0, r4, r5, r9, sl, lr} │ │ │ │ - ldrcs pc, [r0], r2, asr #4 │ │ │ │ + ldrcs pc, [r0], -r2, asr #4 │ │ │ │ ldrteq pc, [r2], -r0, asr #5 @ │ │ │ │ cdp2 0, 2, cr15, cr8, cr7, {2} │ │ │ │ tstcs r0, r0, asr #4 │ │ │ │ @ instruction: 0xf188a807 │ │ │ │ - movtcs lr, #2138 @ 0x85a │ │ │ │ + movtcs lr, #2134 @ 0x856 │ │ │ │ andcs r4, r1, #26214400 @ 0x1900000 │ │ │ │ strls sl, [r2], #-2055 @ 0xfffff7f9 │ │ │ │ strls r9, [r1], -r0, lsl #10 │ │ │ │ - blx 0x1d58c9a │ │ │ │ + blx 0x1c58c22 │ │ │ │ stmdage r7, {r0, r3, r6, r9, sl, lr} │ │ │ │ cdp2 0, 1, cr15, cr6, cr7, {2} │ │ │ │ tstcs r0, r0, asr #4 │ │ │ │ @ instruction: 0xf188a807 │ │ │ │ - movtcs lr, #2120 @ 0x848 │ │ │ │ + movtcs lr, #2116 @ 0x844 │ │ │ │ andcs r4, r1, #26214400 @ 0x1900000 │ │ │ │ stmib sp, {r0, r1, r2, fp, sp, pc}^ │ │ │ │ strls r5, [r2], #-1536 @ 0xfffffa00 │ │ │ │ - blx 0x18d8cbe │ │ │ │ + blx 0x17d8c46 │ │ │ │ stmdage r7, {r0, r2, r8, fp, ip, pc} │ │ │ │ cdp2 0, 0, cr15, cr4, cr7, {2} │ │ │ │ svceq 0x0000f1b8 │ │ │ │ vrhadd.s8 d29, d7, d27 │ │ │ │ - vmvn.i32 d17, #0 @ 0x00000000 │ │ │ │ + vshr.s64 d16, d16, #64 │ │ │ │ strtmi r0, [r1], -lr, lsr #32 │ │ │ │ ldc2l 0, cr15, [sl, #284]! @ 0x11c │ │ │ │ @ instruction: 0xf64c2f02 │ │ │ │ - vshr.s64 q10, q8, #64 │ │ │ │ + vmvn.i32 q10, #0 @ 0x00000000 │ │ │ │ svclt 0x009d0031 │ │ │ │ - movtne pc, #34382 @ 0x864e @ │ │ │ │ + biceq pc, r8, #81788928 @ 0x4e00000 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ orreq lr, r7, #3072 @ 0xc00 │ │ │ │ - @ instruction: 0x21bcf247 │ │ │ │ + teqpcs ip, r7, asr #4 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf2c0bf8c │ │ │ │ @ instruction: 0xf8d3012e │ │ │ │ @ instruction: 0xf0471450 │ │ │ │ - blmi 0x49be34 │ │ │ │ - blls 0x6f670c │ │ │ │ + blmi 0x49bdbc │ │ │ │ + blls 0x6f6694 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ tstle r1, r0, lsl #6 │ │ │ │ - eorvs pc, r0, r7, asr #4 │ │ │ │ + adcpl pc, r0, r7, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ pop {r0, r3, r4, ip, sp, pc} │ │ │ │ @ instruction: 0xf04743f0 │ │ │ │ @ instruction: 0x4622bdd5 │ │ │ │ vmax.s8 q10, , │ │ │ │ - vmvn.i32 d17, #8 @ 0x00000008 │ │ │ │ + vshr.s64 d16, d24, #64 │ │ │ │ @ instruction: 0xf047002e │ │ │ │ ldrb pc, [r1, sp, asr #27] @ │ │ │ │ - blx 0xfe5d8d3a │ │ │ │ + blx 0xfe4d8cc2 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec738e0 │ │ │ │ + bl 0xfec73868 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldclmi 15, cr0, [r2, #-576] @ 0xfffffdc0 │ │ │ │ addslt r2, r7, r1, lsl #6 │ │ │ │ andcs r4, r4, #6291456 @ 0x600000 │ │ │ │ @ instruction: 0x460c4618 │ │ │ │ ldrls r6, [r5, #-2093] @ 0xfffff7d3 │ │ │ │ streq pc, [r0, #-79] @ 0xffffffb1 │ │ │ │ @@ -274627,165 +274598,165 @@ │ │ │ │ movwcs r4, #5637 @ 0x1605 │ │ │ │ suble r2, sp, r0, lsl #16 │ │ │ │ andcs r6, r4, #327680 @ 0x50000 │ │ │ │ @ instruction: 0xf0184618 │ │ │ │ strmi pc, [r4], -sp, lsl #29 │ │ │ │ stmdavs r4!, {r8, ip, sp, pc} │ │ │ │ @ instruction: 0xf6464631 │ │ │ │ - vshr.s64 , q2, #64 │ │ │ │ + vmov.i32 , #4 @ 0x00000004 │ │ │ │ vhadd.s8 d16, d7, d30 │ │ │ │ - @ instruction: 0xf2c006b8 │ │ │ │ + vmvn.i32 d16, #134217728 @ 0x08000000 │ │ │ │ @ instruction: 0xf047062e │ │ │ │ subcs pc, r0, #9280 @ 0x2440 │ │ │ │ stmdage r5, {r8, sp} │ │ │ │ - svc 0x00c2f187 │ │ │ │ + svc 0x00bef187 │ │ │ │ ldrmi r2, [r9], -r0, asr #6 │ │ │ │ stmdage r5, {r0, r9, sp} │ │ │ │ vmax.s8 d25, d5, d2 │ │ │ │ - vmull.s8 q9, d0, d24 │ │ │ │ + vmull.s8 , d16, d24 │ │ │ │ @ instruction: 0xf8cd0c2f │ │ │ │ vhadd.s8 d28, d8, d4 │ │ │ │ - vmull.s8 q10, d16, d0 │ │ │ │ + vmull.s8 q10, d0, d0 │ │ │ │ @ instruction: 0xf8cd0c32 │ │ │ │ @ instruction: 0xf199c000 │ │ │ │ - ldrtmi pc, [r9], -pc, asr #21 @ │ │ │ │ + ldrtmi pc, [r9], -fp, asr #21 @ │ │ │ │ @ instruction: 0xf047a805 │ │ │ │ stccs 13, cr15, [r0, #-468] @ 0xfffffe2c │ │ │ │ vhadd.s8 , , q4 │ │ │ │ - vmvn.i32 d17, #8 @ 0x00000008 │ │ │ │ + vshr.s64 d16, d24, #64 │ │ │ │ ldrtmi r0, [r2], -lr, lsr #32 │ │ │ │ @ instruction: 0xf0474629 │ │ │ │ andcs pc, r1, #6848 @ 0x1ac0 │ │ │ │ strtmi r4, [r1], -r7, lsr #16 │ │ │ │ @ instruction: 0xf812f7fe │ │ │ │ ldmdavs sl, {r2, r5, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r5, lsl fp │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ vand d29, d7, d31 │ │ │ │ - vaddl.s8 q11, d0, d16 │ │ │ │ + vaddl.s8 , d16, d16 │ │ │ │ andslt r0, r7, lr, lsr #32 │ │ │ │ ldrhtmi lr, [r0], #141 @ 0x8d │ │ │ │ ldcllt 0, cr15, [r6, #-284] @ 0xfffffee4 │ │ │ │ ldrmi r2, [r8], -r4, lsl #4 │ │ │ │ mcr2 0, 2, pc, cr0, cr8, {0} @ │ │ │ │ stmdacs r0, {r2, r9, sl, lr} │ │ │ │ @ instruction: 0x4631d1b1 │ │ │ │ - sbcspl pc, r4, r6, asr #12 │ │ │ │ + subspl pc, r4, r6, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - strcs pc, [r8, #-581]! @ 0xfffffdbb │ │ │ │ - streq pc, [pc, #-704]! @ 0x11c51c │ │ │ │ + strne pc, [r8, #581]! @ 0x245 │ │ │ │ + streq pc, [pc, #-704]! @ 0x11c4a4 │ │ │ │ stc2l 0, cr15, [r4, #-284] @ 0xfffffee4 │ │ │ │ strtmi r2, [r1], -r0, asr #4 │ │ │ │ @ instruction: 0xf187a805 │ │ │ │ - movtcs lr, #3958 @ 0xf76 │ │ │ │ + movtcs lr, #3954 @ 0xf72 │ │ │ │ andcs r9, r1, #4194304 @ 0x400000 │ │ │ │ vadd.i8 d26, d7, d5 │ │ │ │ - vsra.s64 d16, d24, #64 │ │ │ │ + vbic.i32 d16, #8 @ 0x00000008 │ │ │ │ vrhadd.s8 d16, d8, d30 │ │ │ │ - vabal.s8 q10, d16, d0 │ │ │ │ + vabal.s8 q10, d0, d0 │ │ │ │ tstls r2, r2, lsr r5 │ │ │ │ ldrmi r9, [r9], -r0, lsl #10 │ │ │ │ - blx 0xfe258e70 │ │ │ │ + blx 0xfe158df8 │ │ │ │ stmdage r5, {r0, r3, r4, r5, r9, sl, lr} │ │ │ │ stc2 0, cr15, [sl, #-284]! @ 0xfffffee4 │ │ │ │ - @ instruction: 0x01b8f247 │ │ │ │ + teqpeq r8, r7, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - eorsne pc, r0, r7, asr #4 │ │ │ │ + adcseq pc, r0, r7, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ stc2 0, cr15, [r0, #-284]! @ 0xfffffee4 │ │ │ │ @ instruction: 0xf199e7b3 │ │ │ │ - svclt 0x0000fae5 │ │ │ │ + svclt 0x0000fae1 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ - eorseq lr, r3, r4, lsr #27 │ │ │ │ + eorseq lr, r3, r4, lsr #26 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0078f8cc │ │ │ │ @ instruction: 0x4699b099 │ │ │ │ ldrmi r4, [r2], lr, asr #22 │ │ │ │ vadd.i8 q11, , │ │ │ │ - @ instruction: 0xf2c004b8 │ │ │ │ + vmvn.i32 d16, #524288 @ 0x00080000 │ │ │ │ vshl.s8 d16, d30, d5 │ │ │ │ - vsubhn.i16 d18, q0, q12 │ │ │ │ + vsubhn.i16 d17, q8, q12 │ │ │ │ vmax.s8 d16, d8, d31 │ │ │ │ - vabal.s8 q10, d16, d0 │ │ │ │ + vabal.s8 q10, d0, d0 │ │ │ │ ldmib sp, {r1, r4, r5, r8, sl}^ │ │ │ │ andls fp, r5, r2, lsr #32 │ │ │ │ - sbcspl pc, r4, r6, asr #12 │ │ │ │ + subspl pc, r4, r6, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ tstls r7, #1769472 @ 0x1b0000 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ @ instruction: 0x8724e9dd │ │ │ │ ldc2l 0, cr15, [r0], #284 @ 0x11c │ │ │ │ tstcs r0, r0, asr #4 │ │ │ │ @ instruction: 0xf187a807 │ │ │ │ - movtcs lr, #3874 @ 0xf22 │ │ │ │ + movtcs lr, #3870 @ 0xf1e │ │ │ │ andcs r4, r1, #26214400 @ 0x1900000 │ │ │ │ strls sl, [r2], #-2055 @ 0xfffff7f9 │ │ │ │ strls r9, [r0, #-1537] @ 0xfffff9ff │ │ │ │ - blx 0xf58f08 │ │ │ │ + blx 0xe58e90 │ │ │ │ stmdage r7, {r0, r4, r6, r9, sl, lr} │ │ │ │ ldc2l 0, cr15, [lr], {71} @ 0x47 │ │ │ │ svceq 0x0000f1b9 │ │ │ │ vand , , q7 │ │ │ │ - vmvn.i32 d17, #0 @ 0x00000000 │ │ │ │ + vshr.s64 d16, d16, #64 │ │ │ │ strtmi r0, [r1], -lr, lsr #32 │ │ │ │ ldc2l 0, cr15, [r4], {71} @ 0x47 │ │ │ │ tstcs r0, r0, asr #4 │ │ │ │ @ instruction: 0xf187a807 │ │ │ │ - movtcs lr, #3846 @ 0xf06 │ │ │ │ + movtcs lr, #3842 @ 0xf02 │ │ │ │ ldrmi r2, [r9], -r1, lsl #4 │ │ │ │ stmib sp, {r0, r1, r2, fp, sp, pc}^ │ │ │ │ strls r6, [r0, #-1025] @ 0xfffffbff │ │ │ │ - blx 0x858f40 │ │ │ │ + blx 0x758ec8 │ │ │ │ stmdage r7, {r0, r3, r4, r6, r9, sl, lr} │ │ │ │ stc2l 0, cr15, [r2], {71} @ 0x47 │ │ │ │ stmdbls r5, {r0, r3, r5, fp, lr} │ │ │ │ @ instruction: 0xf7fd2200 │ │ │ │ @ instruction: 0xf1b8ff69 │ │ │ │ @ instruction: 0xd1240f00 │ │ │ │ - @ instruction: 0x01b8f247 │ │ │ │ + teqpeq r8, r7, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - eorsne pc, r0, r7, asr #4 │ │ │ │ + adcseq pc, r0, r7, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ ldc2 0, cr15, [r0], #284 @ 0x11c │ │ │ │ vpadd.i8 d27, d9, d23 │ │ │ │ - vmla.f d21, d16, d0[3] │ │ │ │ + vmla.f d21, d0, d0[3] │ │ │ │ vrhadd.s8 d16, d7, d31 │ │ │ │ - vmvn.i32 d17, #0 @ 0x00000000 │ │ │ │ + vshr.s64 d16, d16, #64 │ │ │ │ @ instruction: 0xf047002e │ │ │ │ - blmi 0x7dbbb4 │ │ │ │ - blls 0x6f698c │ │ │ │ + blmi 0x7dbb3c │ │ │ │ + blls 0x6f6914 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ @ instruction: 0xd12a0300 │ │ │ │ - eorvs pc, r0, r7, asr #4 │ │ │ │ + adcpl pc, r0, r7, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ pop {r0, r3, r4, ip, sp, pc} │ │ │ │ @ instruction: 0xf0474ff0 │ │ │ │ vfma.f32 d27, d23, d5 │ │ │ │ - vrshr.s64 d16, d24, #64 │ │ │ │ + vmvn.i32 d16, #2048 @ 0x00000800 │ │ │ │ vhsub.s8 d16, d7, d30 │ │ │ │ - vmvn.i32 d17, #8 @ 0x00000008 │ │ │ │ + vshr.s64 d16, d24, #64 │ │ │ │ strbmi r0, [r1], -lr, lsr #32 │ │ │ │ stc2 0, cr15, [sl], {71} @ 0x47 │ │ │ │ sbcsle r2, r8, r0, lsl #30 │ │ │ │ vmin.s8 d20, d9, d25 │ │ │ │ - vmlal.s , d16, d0[3] │ │ │ │ + vmlal.s , d0, d0[3] │ │ │ │ vhsub.s8 d16, d7, d31 │ │ │ │ - vmvn.i32 d17, #8 @ 0x00000008 │ │ │ │ + vshr.s64 d16, d24, #64 │ │ │ │ @ instruction: 0xf047002e │ │ │ │ @ instruction: 0xe7d6fc7d │ │ │ │ strtmi r4, [r2], -r9, asr #12 │ │ │ │ - eorsne pc, r8, r7, asr #4 │ │ │ │ + adcseq pc, r8, r7, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ ldc2l 0, cr15, [r4], #-284 @ 0xfffffee4 │ │ │ │ @ instruction: 0xf199e79e │ │ │ │ - svclt 0x0000fa39 │ │ │ │ + svclt 0x0000fa35 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ - eorseq lr, r3, r4, lsr #27 │ │ │ │ + eorseq lr, r3, r4, lsr #26 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0090f8cc │ │ │ │ movwcs r4, #7232 @ 0x1c40 │ │ │ │ pkhbtmi fp, r0, r6, lsl #1 │ │ │ │ ldrmi r2, [r8], -r4, lsl #4 │ │ │ │ @@ -274806,157 +274777,157 @@ │ │ │ │ ldrmi r6, [pc], -r3, lsl #16 │ │ │ │ @ instruction: 0xf1062301 │ │ │ │ andcs r0, r4, #12, 2 │ │ │ │ @ instruction: 0xf0184618 │ │ │ │ strmi pc, [r6], -r7, lsr #26 │ │ │ │ stmdavs r6, {r8, ip, sp, pc} │ │ │ │ @ instruction: 0xf6464641 │ │ │ │ - vshr.s64 , q2, #64 │ │ │ │ + vmov.i32 , #4 @ 0x00000004 │ │ │ │ @ instruction: 0xf047002e │ │ │ │ strtmi pc, [r0], -pc, lsr #24 │ │ │ │ - blx 0x1ddaa08 │ │ │ │ - adcseq pc, r8, r7, asr #4 │ │ │ │ + blx 0x1dda990 │ │ │ │ + eorseq pc, r8, r7, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ stc2 0, cr15, [r6], #-284 @ 0xfffffee4 │ │ │ │ @ instruction: 0xf7fd4628 │ │ │ │ vmax.f32 d31, d23, d1 │ │ │ │ - vshr.s64 d16, d24, #64 │ │ │ │ + vmvn.i32 d16, #8 @ 0x00000008 │ │ │ │ @ instruction: 0xf047002e │ │ │ │ @ instruction: 0x463afc1d │ │ │ │ strtmi r4, [r0], -r9, lsr #12 │ │ │ │ @ instruction: 0xffccf7fd │ │ │ │ - adcseq pc, r8, r7, asr #4 │ │ │ │ + eorseq pc, r8, r7, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - ldrbcs pc, [r0], #-581 @ 0xfffffdbb @ │ │ │ │ + ldrbne pc, [r0], #581 @ 0x245 @ │ │ │ │ strteq pc, [lr], #-704 @ 0xfffffd40 │ │ │ │ stc2 0, cr15, [lr], {71} @ 0x47 │ │ │ │ tstcs r0, r0, asr #4 │ │ │ │ @ instruction: 0xf187a805 │ │ │ │ - movtcs lr, #3648 @ 0xe40 │ │ │ │ + movtcs lr, #3644 @ 0xe3c │ │ │ │ andcs r4, r1, #26214400 @ 0x1900000 │ │ │ │ vshl.s8 d25, d1, d9 │ │ │ │ - vmla.i d21, d16, d0[3] │ │ │ │ + vmla.i d21, d0, d0[3] │ │ │ │ vhadd.s8 d16, d8, d31 │ │ │ │ - vaddhn.i16 d20, q8, q0 │ │ │ │ + vaddhn.i16 d20, q0, q0 │ │ │ │ andls r0, r2, r2, lsr r4 │ │ │ │ stmdage r5, {sl, ip, pc} │ │ │ │ - @ instruction: 0xf94ef199 │ │ │ │ + @ instruction: 0xf94af199 │ │ │ │ stmdage r5, {r0, r4, r5, r9, sl, lr} │ │ │ │ - blx 0xffe58b9e │ │ │ │ + blx 0xffe58b26 │ │ │ │ ldmdavs sl, {r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r5, lsl fp │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ vrhadd.s8 d29, d7, d8 │ │ │ │ - vaddl.s8 q11, d0, d16 │ │ │ │ + vaddl.s8 , d16, d16 │ │ │ │ andslt r0, r6, lr, lsr #32 │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ - bllt 0xffa58bbc │ │ │ │ - @ instruction: 0xf9aaf199 │ │ │ │ + bllt 0xffa58b44 │ │ │ │ + @ instruction: 0xf9a6f199 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0080f8cc │ │ │ │ @ instruction: 0x461eb097 │ │ │ │ @ instruction: 0x46054b5c │ │ │ │ tstls r5, #1769472 @ 0x1b0000 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ umullcc pc, ip, sp, r8 @ │ │ │ │ - bls 0x957244 │ │ │ │ + bls 0x9571cc │ │ │ │ ldrdlt pc, [r8], sp │ │ │ │ movwcs fp, #4491 @ 0x118b │ │ │ │ @ instruction: 0x46182218 │ │ │ │ ldc2 0, cr15, [r2], #96 @ 0x60 │ │ │ │ @ instruction: 0xf0002800 │ │ │ │ ldmib r0, {r4, r7, pc}^ │ │ │ │ ldmib r0, {r1, r8, r9, sp, lr}^ │ │ │ │ ldrmi r4, [r9], r0, lsl #14 │ │ │ │ ldrmi r6, [sl], r3, lsl #18 │ │ │ │ ldrmi r6, [fp], r3, asr #18 │ │ │ │ strmi lr, [ip], -r1 │ │ │ │ @ instruction: 0xf6464617 │ │ │ │ - vshr.s64 , q2, #64 │ │ │ │ + vmov.i32 , #4 @ 0x00000004 │ │ │ │ stmdavs r9!, {r1, r2, r3, r5}^ │ │ │ │ - blx 0xfecd8c2a │ │ │ │ + blx 0xfecd8bb2 │ │ │ │ rsble r2, pc, r0, lsl #24 │ │ │ │ - adcseq pc, r8, #1879048196 @ 0x70000004 │ │ │ │ + eorseq pc, r8, #1879048196 @ 0x70000004 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - eorsne pc, r8, r7, asr #4 │ │ │ │ + adcseq pc, r8, r7, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf0474621 │ │ │ │ subcs pc, r0, #164864 @ 0x28400 │ │ │ │ stmdage r5, {r8, sp} │ │ │ │ - ldmeq r8!, {r0, r1, r2, r6, r9, ip, sp, lr, pc} │ │ │ │ + ldmdaeq r8!, {r0, r1, r2, r6, r9, ip, sp, lr, pc} │ │ │ │ stmdaeq lr!, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ - stcl 1, cr15, [lr, #540] @ 0x21c │ │ │ │ + stcl 1, cr15, [sl, #540] @ 0x21c │ │ │ │ andcs r2, r1, #64, 6 │ │ │ │ stmdage r5, {r0, r3, r4, r9, sl, lr} │ │ │ │ andhi pc, r8, sp, asr #17 │ │ │ │ - strcs pc, [r8, #-581]! @ 0xfffffdbb │ │ │ │ - streq pc, [pc, #-704]! @ 0x11c88c │ │ │ │ - strmi pc, [r0], #584 @ 0x248 │ │ │ │ + strne pc, [r8, #581]! @ 0x245 │ │ │ │ + streq pc, [pc, #-704]! @ 0x11c814 │ │ │ │ + strmi pc, [r0], #-584 @ 0xfffffdb8 │ │ │ │ ldrteq pc, [r2], #-704 @ 0xfffffd40 @ │ │ │ │ strls r9, [r0], #-1281 @ 0xfffffaff │ │ │ │ - @ instruction: 0xf8dcf199 │ │ │ │ + @ instruction: 0xf8d8f199 │ │ │ │ stmdage r5, {r0, r3, r4, r5, r9, sl, lr} │ │ │ │ - blx 0xfe1d8c82 │ │ │ │ + blx 0xfe1d8c0a │ │ │ │ @ instruction: 0x46314833 │ │ │ │ @ instruction: 0xf7fd2200 │ │ │ │ ldmdami r2!, {r0, r3, r5, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ andcs r4, r0, #76546048 @ 0x4900000 │ │ │ │ mcr2 7, 1, pc, cr4, cr13, {7} @ │ │ │ │ tstcs r0, r0, asr #4 │ │ │ │ @ instruction: 0xf187a805 │ │ │ │ - movtcs lr, #3498 @ 0xdaa │ │ │ │ + movtcs lr, #3494 @ 0xda6 │ │ │ │ andcs r4, r1, #26214400 @ 0x1900000 │ │ │ │ stmib sp, {r0, r2, fp, sp, pc}^ │ │ │ │ strls r5, [r0], #-2049 @ 0xfffff7ff │ │ │ │ - @ instruction: 0xf8c0f199 │ │ │ │ + @ instruction: 0xf8bcf199 │ │ │ │ stmdage r5, {r0, r4, r6, r9, sl, lr} │ │ │ │ - blx 0x1ad8cba │ │ │ │ + blx 0x1ad8c42 │ │ │ │ tstcs r0, r0, asr #4 │ │ │ │ @ instruction: 0xf187a805 │ │ │ │ - movtcs lr, #3480 @ 0xd98 │ │ │ │ + movtcs lr, #3476 @ 0xd94 │ │ │ │ stmdage r5, {r0, r9, sp} │ │ │ │ - bicpl pc, ip, r9, asr #4 │ │ │ │ + cmpppl ip, r9, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ tstls r2, r0, lsl #8 │ │ │ │ - bicpl pc, r0, r6, asr #12 │ │ │ │ + cmpppl r0, r6, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ ldrmi r9, [r9], -r1, lsl #2 │ │ │ │ - @ instruction: 0xf8a6f199 │ │ │ │ + @ instruction: 0xf8a2f199 │ │ │ │ stmdage r5, {r0, r3, r4, r6, r9, sl, lr} │ │ │ │ - blx 0x1458cee │ │ │ │ + blx 0x1458c76 │ │ │ │ ldmdavs sl, {r0, r1, r2, r4, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r5, lsl fp │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ vrhadd.s8 d29, d7, d21 │ │ │ │ - vaddl.s8 q11, d0, d16 │ │ │ │ + vaddl.s8 , d16, d16 │ │ │ │ andslt r0, r7, lr, lsr #32 │ │ │ │ svcmi 0x00f0e8bd │ │ │ │ - bllt 0x1058d0c │ │ │ │ - @ instruction: 0x01b8f247 │ │ │ │ + bllt 0x1058c94 │ │ │ │ + teqpeq r8, r7, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - eorsne pc, r0, r7, asr #4 │ │ │ │ + adcseq pc, r0, r7, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - blx 0xdd8d22 │ │ │ │ - blmi 0x3d6a44 │ │ │ │ - blls 0x676c74 │ │ │ │ + blx 0xdd8caa │ │ │ │ + blmi 0x3d69cc │ │ │ │ + blls 0x676bfc │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 58) │ │ │ │ andcs fp, r0, r7, lsl r0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf1998ff0 │ │ │ │ - svclt 0x0000f8e5 │ │ │ │ + svclt 0x0000f8e1 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ - eorseq lr, r3, r4, ror #25 │ │ │ │ - eorseq lr, r3, ip, asr #28 │ │ │ │ + eorseq lr, r3, r4, ror #24 │ │ │ │ + eorseq lr, r3, ip, asr #27 │ │ │ │ stcls 4, cr11, [r3], {16} │ │ │ │ ldrdgt lr, [r1], -sp │ │ │ │ stcls 4, cr9, [r4], {2} │ │ │ │ strmi r9, [r8], -r1 │ │ │ │ ldrmi r9, [r1], -r3, lsl #8 │ │ │ │ @ instruction: 0x4663461a │ │ │ │ stceq 0, cr15, [r1], {79} @ 0x4f │ │ │ │ @@ -274968,32 +274939,32 @@ │ │ │ │ strmi r9, [r8], -r1 │ │ │ │ ldrmi r9, [r1], -r3, lsl #8 │ │ │ │ @ instruction: 0x4663461a │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ andsgt pc, r0, sp, asr #17 │ │ │ │ @ instruction: 0xe711bc10 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec73e8c │ │ │ │ + bl 0xfec73e14 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ movwcs r0, #8184 @ 0x1ff8 │ │ │ │ strmi r4, [r4], -r1, lsl #12 │ │ │ │ ldrmi r2, [r8], -r8, lsl #4 │ │ │ │ - blx 0xff5d8d02 │ │ │ │ + blx 0xff5d8c8a │ │ │ │ @ instruction: 0x4601b170 │ │ │ │ - bicpl pc, ip, #-1879048188 @ 0x90000004 │ │ │ │ + movtpl pc, #49737 @ 0xc249 @ │ │ │ │ msreq CPSR_fsxc, #192, 4 │ │ │ │ - sbccs pc, r4, r7, asr #4 │ │ │ │ + subcs pc, r4, r7, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0x4010e8bd │ │ │ │ andne lr, r0, #3424256 @ 0x344000 │ │ │ │ - blt 0xff658ddc │ │ │ │ + blt 0xff658d64 │ │ │ │ vmax.s8 d20, d9, d17 │ │ │ │ - vmlal.s , d16, d0[3] │ │ │ │ + vmlal.s , d0, d0[3] │ │ │ │ vhsub.s8 d16, d7, d31 │ │ │ │ - vmvn.i32 d17, #8 @ 0x00000008 │ │ │ │ + vshr.s64 d16, d24, #64 │ │ │ │ pop {r1, r2, r3, r5} │ │ │ │ @ instruction: 0xf0474010 │ │ │ │ svclt 0x0000bac7 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0078f8cc │ │ │ │ @@ -275001,480 +274972,480 @@ │ │ │ │ @ instruction: 0x46984a5a │ │ │ │ ldmib sp, {r2, r4, r8, r9, sl, fp, sp}^ │ │ │ │ ldmdavs r2, {r2, r5, r8, r9, ip, sp, pc} │ │ │ │ @ instruction: 0xf04f9217 │ │ │ │ ldmib sp, {r9}^ │ │ │ │ movwls r9, #23074 @ 0x5a22 │ │ │ │ @ instruction: 0xf64ed817 │ │ │ │ - vqdmlal.s , d0, d0[2] │ │ │ │ - bl 0x1dd9e0 │ │ │ │ + vqdmlal.s q8, d16, d0[2] │ │ │ │ + bl 0x1dd968 │ │ │ │ @ instruction: 0xf8d303c7 │ │ │ │ cmnlt r2, r0, ror #11 │ │ │ │ stmdavs r8, {r0, r1, r2, r3, r6, r8, fp, lr} │ │ │ │ submi r9, r8, r7, lsl r9 │ │ │ │ tstpeq r0, pc, asr #32 @ p-variant is OBSOLETE │ │ │ │ addshi pc, r6, r0, asr #32 │ │ │ │ ldrbeq pc, [ip, #2259] @ 0x8d3 @ │ │ │ │ andslt r4, r9, r1, asr #12 │ │ │ │ svcmi 0x00f0e8bd │ │ │ │ stmdavs r9, {r4, r8, r9, sl, lr}^ │ │ │ │ - sbcspl pc, r4, r6, asr #12 │ │ │ │ + subspl pc, r4, r6, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - ldrteq pc, [r8], r7, asr #4 @ │ │ │ │ + ldrteq pc, [r8], -r7, asr #4 @ │ │ │ │ strteq pc, [lr], -r0, asr #5 │ │ │ │ - blx 0xfe458e6c │ │ │ │ + blx 0xfe458df4 │ │ │ │ tstcs r0, r0, asr #4 │ │ │ │ vadd.i8 d26, d5, d7 │ │ │ │ - vabal.s8 q9, d0, d24 │ │ │ │ + vabal.s8 , d16, d24 │ │ │ │ @ instruction: 0xf187052f │ │ │ │ - movtcs lr, #3258 @ 0xcba │ │ │ │ + movtcs lr, #3254 @ 0xcb6 │ │ │ │ ldrmi r2, [r9], -r1, lsl #4 │ │ │ │ strls sl, [r2], -r7, lsl #16 │ │ │ │ - strmi pc, [r0], #584 @ 0x248 │ │ │ │ + strmi pc, [r0], #-584 @ 0xfffffdb8 │ │ │ │ ldrteq pc, [r2], #-704 @ 0xfffffd40 @ │ │ │ │ strls r9, [r0], #-1281 @ 0xfffffaff │ │ │ │ - @ instruction: 0xffccf198 │ │ │ │ + @ instruction: 0xffc8f198 │ │ │ │ stmdage r7, {r0, r3, r4, r5, r9, sl, lr} │ │ │ │ - blx 0x1dd8ea0 │ │ │ │ + blx 0x1dd8e28 │ │ │ │ tstcs r0, r0, asr #4 │ │ │ │ @ instruction: 0xf187a807 │ │ │ │ - movtcs lr, #3236 @ 0xca4 │ │ │ │ + movtcs lr, #3232 @ 0xca0 │ │ │ │ andcs r4, r1, #26214400 @ 0x1900000 │ │ │ │ stmib sp, {r0, r1, r2, fp, sp, pc}^ │ │ │ │ strls r5, [r0], #-1537 @ 0xfffff9ff │ │ │ │ - @ instruction: 0xffbaf198 │ │ │ │ + @ instruction: 0xffb6f198 │ │ │ │ stmdage r7, {r0, r6, r9, sl, lr} │ │ │ │ - blx 0x1958ec4 │ │ │ │ + blx 0x1958e4c │ │ │ │ tstcs r0, r0, asr #4 │ │ │ │ @ instruction: 0xf187a807 │ │ │ │ - movtcs lr, #3218 @ 0xc92 │ │ │ │ + movtcs lr, #3214 @ 0xc8e │ │ │ │ andcs r4, r1, #26214400 @ 0x1900000 │ │ │ │ stmib sp, {r0, r1, r2, fp, sp, pc}^ │ │ │ │ strls r5, [r0], #-1537 @ 0xfffff9ff │ │ │ │ - @ instruction: 0xffa8f198 │ │ │ │ + @ instruction: 0xffa4f198 │ │ │ │ stmdage r7, {r0, r3, r6, r9, sl, lr} │ │ │ │ - blx 0x14d8ee8 │ │ │ │ + blx 0x14d8e70 │ │ │ │ tstcs r0, r0, asr #4 │ │ │ │ @ instruction: 0xf187a807 │ │ │ │ - movtcs lr, #3200 @ 0xc80 │ │ │ │ + movtcs lr, #3196 @ 0xc7c │ │ │ │ andcs r4, r1, #26214400 @ 0x1900000 │ │ │ │ stmib sp, {r0, r1, r2, fp, sp, pc}^ │ │ │ │ strls r5, [r0], #-1537 @ 0xfffff9ff │ │ │ │ - @ instruction: 0xff96f198 │ │ │ │ + @ instruction: 0xff92f198 │ │ │ │ stmdage r7, {r0, r4, r6, r9, sl, lr} │ │ │ │ - blx 0x1058f0c │ │ │ │ + blx 0x1058e94 │ │ │ │ tstcs r0, r0, asr #4 │ │ │ │ @ instruction: 0xf187a807 │ │ │ │ - movtcs lr, #3182 @ 0xc6e │ │ │ │ + movtcs lr, #3178 @ 0xc6a │ │ │ │ andcs r4, r1, #26214400 @ 0x1900000 │ │ │ │ stmib sp, {r0, r1, r2, fp, sp, pc}^ │ │ │ │ strls r5, [r0], #-1537 @ 0xfffff9ff │ │ │ │ - @ instruction: 0xff84f198 │ │ │ │ + @ instruction: 0xff80f198 │ │ │ │ stmdage r7, {r0, r3, r4, r6, r9, sl, lr} │ │ │ │ - blx 0xbd8f30 │ │ │ │ + blx 0xbd8eb8 │ │ │ │ tstcs r0, r0, asr #4 │ │ │ │ @ instruction: 0xf187a807 │ │ │ │ - movtcs lr, #3164 @ 0xc5c │ │ │ │ + movtcs lr, #3160 @ 0xc58 │ │ │ │ andcs r4, r1, #26214400 @ 0x1900000 │ │ │ │ strls sl, [r2], -r7, lsl #16 │ │ │ │ strmi lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ - @ instruction: 0xff72f198 │ │ │ │ + @ instruction: 0xff6ef198 │ │ │ │ stmdage r7, {r0, r2, r8, fp, ip, pc} │ │ │ │ - blx 0x758f54 │ │ │ │ + blx 0x758edc │ │ │ │ ldmdavs sl, {r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r7, lsl fp │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ vrhadd.s8 d29, d7, d8 │ │ │ │ - vaddl.s8 q11, d0, d16 │ │ │ │ + vaddl.s8 , d16, d16 │ │ │ │ andslt r0, r9, lr, lsr #32 │ │ │ │ svcmi 0x00f0e8bd │ │ │ │ - blt 0x358f74 │ │ │ │ - @ instruction: 0xffcef198 │ │ │ │ + blt 0x358efc │ │ │ │ + @ instruction: 0xffcaf198 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec74068 │ │ │ │ + bl 0xfec73ff0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf6460ff8 │ │ │ │ - vshr.s64 , q2, #64 │ │ │ │ + vmov.i32 , #4 @ 0x00000004 │ │ │ │ ldrmi r0, [r4], -lr, lsr #32 │ │ │ │ @ instruction: 0xf0476849 │ │ │ │ @ instruction: 0x4620f9f5 │ │ │ │ - blx 0xfe6d8ee6 │ │ │ │ + blx 0xfe6d8e6e │ │ │ │ @ instruction: 0x4601b190 │ │ │ │ - adcseq pc, r8, #1879048196 @ 0x70000004 │ │ │ │ + eorseq pc, r8, #1879048196 @ 0x70000004 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - sbcscs pc, r0, r7, asr #4 │ │ │ │ + subscs pc, r0, r7, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf9e6f047 │ │ │ │ - eorvs pc, r0, r7, asr #4 │ │ │ │ + adcpl pc, r0, r7, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0x4010e8bd │ │ │ │ ldmiblt lr, {r0, r1, r2, r6, ip, sp, lr, pc}^ │ │ │ │ vmul.i8 , , q2 │ │ │ │ - vsra.s64 d16, d24, #64 │ │ │ │ + vbic.i32 d16, #8 @ 0x00000008 │ │ │ │ vrhadd.s8 d16, d7, d30 │ │ │ │ - vmvn.i32 d17, #0 @ 0x00000000 │ │ │ │ + vshr.s64 d16, d16, #64 │ │ │ │ @ instruction: 0xf047002e │ │ │ │ ubfx pc, r3, #19, #12 │ │ │ │ vmax.s8 d20, d7, d17 │ │ │ │ - vrshr.s64 d16, d24, #64 │ │ │ │ + vmvn.i32 d16, #2048 @ 0x00000800 │ │ │ │ vhsub.s8 d16, d7, d30 │ │ │ │ - vmvn.i32 d17, #8 @ 0x00000008 │ │ │ │ + vshr.s64 d16, d24, #64 │ │ │ │ @ instruction: 0xf047002e │ │ │ │ ldrb pc, [pc, r7, asr #19] @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec740e4 │ │ │ │ + bl 0xfec7406c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf6460ff8 │ │ │ │ - vshr.s64 , q2, #64 │ │ │ │ + vmov.i32 , #4 @ 0x00000004 │ │ │ │ ldrmi r0, [r4], -lr, lsr #32 │ │ │ │ @ instruction: 0xf0476849 │ │ │ │ @ instruction: 0x4620f9b7 │ │ │ │ - blx 0x1758f62 │ │ │ │ + blx 0x1758eea │ │ │ │ @ instruction: 0x4601b190 │ │ │ │ - sbcpl pc, ip, #-1879048188 @ 0x90000004 │ │ │ │ + subpl pc, ip, #-1879048188 @ 0x90000004 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ - sbcscs pc, r0, r7, asr #4 │ │ │ │ + subscs pc, r0, r7, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf9a8f047 │ │ │ │ - eorvs pc, r0, r7, asr #4 │ │ │ │ + adcpl pc, r0, r7, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0x4010e8bd │ │ │ │ stmiblt r0!, {r0, r1, r2, r6, ip, sp, lr, pc} │ │ │ │ vmul.i8 , , q2 │ │ │ │ - vmla.f d21, d16, d0[3] │ │ │ │ + vmla.f d21, d0, d0[3] │ │ │ │ vrhadd.s8 d16, d7, d31 │ │ │ │ - vmvn.i32 d17, #0 @ 0x00000000 │ │ │ │ + vshr.s64 d16, d16, #64 │ │ │ │ @ instruction: 0xf047002e │ │ │ │ @ instruction: 0xe7ebf995 │ │ │ │ vmax.s8 d20, d9, d17 │ │ │ │ - vmlal.s , d16, d0[3] │ │ │ │ + vmlal.s , d0, d0[3] │ │ │ │ vhsub.s8 d16, d7, d31 │ │ │ │ - vmvn.i32 d17, #8 @ 0x00000008 │ │ │ │ + vshr.s64 d16, d24, #64 │ │ │ │ @ instruction: 0xf047002e │ │ │ │ ldrb pc, [pc, r9, lsl #19] @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec74160 │ │ │ │ + bl 0xfec740e8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf6460ff8 │ │ │ │ - vshr.s64 , q2, #64 │ │ │ │ + vmov.i32 , #4 @ 0x00000004 │ │ │ │ ldrmi r0, [r4], -lr, lsr #32 │ │ │ │ @ instruction: 0xf0476849 │ │ │ │ @ instruction: 0x4620f979 │ │ │ │ - blx 0x7d8fde │ │ │ │ + blx 0x7d8f66 │ │ │ │ @ instruction: 0x4601b190 │ │ │ │ - sbcpl pc, ip, #-1879048188 @ 0x90000004 │ │ │ │ + subpl pc, ip, #-1879048188 @ 0x90000004 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ - sbcscs pc, r0, r7, asr #4 │ │ │ │ + subscs pc, r0, r7, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf96af047 │ │ │ │ - eorvs pc, r0, r7, asr #4 │ │ │ │ + adcpl pc, r0, r7, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0x4010e8bd │ │ │ │ stmdblt r2!, {r0, r1, r2, r6, ip, sp, lr, pc}^ │ │ │ │ vmul.i8 , , q2 │ │ │ │ - vmla.f d21, d16, d0[3] │ │ │ │ + vmla.f d21, d0, d0[3] │ │ │ │ vrhadd.s8 d16, d7, d31 │ │ │ │ - vmvn.i32 d17, #0 @ 0x00000000 │ │ │ │ + vshr.s64 d16, d16, #64 │ │ │ │ @ instruction: 0xf047002e │ │ │ │ ubfx pc, r7, #18, #12 │ │ │ │ vmax.s8 d20, d9, d17 │ │ │ │ - vmlal.s , d16, d0[3] │ │ │ │ + vmlal.s , d0, d0[3] │ │ │ │ vhsub.s8 d16, d7, d31 │ │ │ │ - vmvn.i32 d17, #8 @ 0x00000008 │ │ │ │ + vshr.s64 d16, d24, #64 │ │ │ │ @ instruction: 0xf047002e │ │ │ │ ldrb pc, [pc, fp, asr #18] @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec741dc │ │ │ │ + bl 0xfec74164 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf6460ff8 │ │ │ │ - vshr.s64 , q2, #64 │ │ │ │ + vmov.i32 , #4 @ 0x00000004 │ │ │ │ ldrmi r0, [r4], -lr, lsr #32 │ │ │ │ @ instruction: 0xf0476849 │ │ │ │ @ instruction: 0x4620f93b │ │ │ │ - blx 0xff859058 │ │ │ │ + blx 0xff858fe0 │ │ │ │ @ instruction: 0x4601b190 │ │ │ │ - sbcpl pc, ip, #-1879048188 @ 0x90000004 │ │ │ │ + subpl pc, ip, #-1879048188 @ 0x90000004 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ - sbcscs pc, r0, r7, asr #4 │ │ │ │ + subscs pc, r0, r7, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf92cf047 │ │ │ │ - eorvs pc, r0, r7, asr #4 │ │ │ │ + adcpl pc, r0, r7, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0x4010e8bd │ │ │ │ stmdblt r4!, {r0, r1, r2, r6, ip, sp, lr, pc} │ │ │ │ vmul.i8 , , q2 │ │ │ │ - vmla.f d21, d16, d0[3] │ │ │ │ + vmla.f d21, d0, d0[3] │ │ │ │ vrhadd.s8 d16, d7, d31 │ │ │ │ - vmvn.i32 d17, #0 @ 0x00000000 │ │ │ │ + vshr.s64 d16, d16, #64 │ │ │ │ @ instruction: 0xf047002e │ │ │ │ @ instruction: 0xe7ebf919 │ │ │ │ vmax.s8 d20, d9, d17 │ │ │ │ - vmlal.s , d16, d0[3] │ │ │ │ + vmlal.s , d0, d0[3] │ │ │ │ vhsub.s8 d16, d7, d31 │ │ │ │ - vmvn.i32 d17, #8 @ 0x00000008 │ │ │ │ + vshr.s64 d16, d24, #64 │ │ │ │ @ instruction: 0xf047002e │ │ │ │ ldrb pc, [pc, sp, lsl #18] @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec74258 │ │ │ │ + bl 0xfec741e0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf6460ff8 │ │ │ │ - vshr.s64 , q2, #64 │ │ │ │ + vmov.i32 , #4 @ 0x00000004 │ │ │ │ ldrmi r0, [r4], -lr, lsr #32 │ │ │ │ @ instruction: 0xf0476849 │ │ │ │ @ instruction: 0x4620f8fd │ │ │ │ - blx 0xfe8d90d4 │ │ │ │ + blx 0xfe8d905c │ │ │ │ @ instruction: 0x4601b190 │ │ │ │ - sbcpl pc, ip, #-1879048188 @ 0x90000004 │ │ │ │ + subpl pc, ip, #-1879048188 @ 0x90000004 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ - sbcscs pc, r0, r7, asr #4 │ │ │ │ + subscs pc, r0, r7, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf8eef047 │ │ │ │ - eorvs pc, r0, r7, asr #4 │ │ │ │ + adcpl pc, r0, r7, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0x4010e8bd │ │ │ │ stmialt r6!, {r0, r1, r2, r6, ip, sp, lr, pc}^ │ │ │ │ vmul.i8 , , q2 │ │ │ │ - vmla.f d21, d16, d0[3] │ │ │ │ + vmla.f d21, d0, d0[3] │ │ │ │ vrhadd.s8 d16, d7, d31 │ │ │ │ - vmvn.i32 d17, #0 @ 0x00000000 │ │ │ │ + vshr.s64 d16, d16, #64 │ │ │ │ @ instruction: 0xf047002e │ │ │ │ ubfx pc, fp, #17, #12 │ │ │ │ vmax.s8 d20, d9, d17 │ │ │ │ - vmlal.s , d16, d0[3] │ │ │ │ + vmlal.s , d0, d0[3] │ │ │ │ vhsub.s8 d16, d7, d31 │ │ │ │ - vmvn.i32 d17, #8 @ 0x00000008 │ │ │ │ + vshr.s64 d16, d24, #64 │ │ │ │ @ instruction: 0xf047002e │ │ │ │ ldrb pc, [pc, pc, asr #17] @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec742d4 │ │ │ │ + bl 0xfec7425c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf6460ff8 │ │ │ │ - vshr.s64 , q2, #64 │ │ │ │ + vmov.i32 , #4 @ 0x00000004 │ │ │ │ ldrmi r0, [r4], -lr, lsr #32 │ │ │ │ @ instruction: 0xf0476849 │ │ │ │ @ instruction: 0x4620f8bf │ │ │ │ - blx 0x1959150 │ │ │ │ + blx 0x19590d8 │ │ │ │ @ instruction: 0x4601b190 │ │ │ │ - sbcpl pc, ip, #-1879048188 @ 0x90000004 │ │ │ │ + subpl pc, ip, #-1879048188 @ 0x90000004 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ - sbcscs pc, r0, r7, asr #4 │ │ │ │ + subscs pc, r0, r7, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf8b0f047 │ │ │ │ - eorvs pc, r0, r7, asr #4 │ │ │ │ + adcpl pc, r0, r7, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0x4010e8bd │ │ │ │ stmialt r8!, {r0, r1, r2, r6, ip, sp, lr, pc} │ │ │ │ vmul.i8 , , q2 │ │ │ │ - vmla.f d21, d16, d0[3] │ │ │ │ + vmla.f d21, d0, d0[3] │ │ │ │ vrhadd.s8 d16, d7, d31 │ │ │ │ - vmvn.i32 d17, #0 @ 0x00000000 │ │ │ │ + vshr.s64 d16, d16, #64 │ │ │ │ @ instruction: 0xf047002e │ │ │ │ @ instruction: 0xe7ebf89d │ │ │ │ vmax.s8 d20, d9, d17 │ │ │ │ - vmlal.s , d16, d0[3] │ │ │ │ + vmlal.s , d0, d0[3] │ │ │ │ vhsub.s8 d16, d7, d31 │ │ │ │ - vmvn.i32 d17, #8 @ 0x00000008 │ │ │ │ + vshr.s64 d16, d24, #64 │ │ │ │ @ instruction: 0xf047002e │ │ │ │ bfi pc, r1, #17, #15 @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec74350 │ │ │ │ + bl 0xfec742d8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf6460ff8 │ │ │ │ - vshr.s64 , q2, #64 │ │ │ │ + vmov.i32 , #4 @ 0x00000004 │ │ │ │ ldrmi r0, [r4], -lr, lsr #32 │ │ │ │ @ instruction: 0xf0476849 │ │ │ │ strtmi pc, [r0], -r1, lsl #17 │ │ │ │ - blx 0x9d91cc │ │ │ │ + blx 0x9d9154 │ │ │ │ @ instruction: 0x4601b190 │ │ │ │ - sbcpl pc, ip, #-1879048188 @ 0x90000004 │ │ │ │ + subpl pc, ip, #-1879048188 @ 0x90000004 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ - sbcscs pc, r0, r7, asr #4 │ │ │ │ + subscs pc, r0, r7, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf872f047 │ │ │ │ - eorvs pc, r0, r7, asr #4 │ │ │ │ + adcpl pc, r0, r7, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0x4010e8bd │ │ │ │ stmdalt sl!, {r0, r1, r2, r6, ip, sp, lr, pc}^ │ │ │ │ vmul.i8 , , q2 │ │ │ │ - vmla.f d21, d16, d0[3] │ │ │ │ + vmla.f d21, d0, d0[3] │ │ │ │ vrhadd.s8 d16, d7, d31 │ │ │ │ - vmvn.i32 d17, #0 @ 0x00000000 │ │ │ │ + vshr.s64 d16, d16, #64 │ │ │ │ @ instruction: 0xf047002e │ │ │ │ ubfx pc, pc, #16, #12 │ │ │ │ vmax.s8 d20, d9, d17 │ │ │ │ - vmlal.s , d16, d0[3] │ │ │ │ + vmlal.s , d0, d0[3] │ │ │ │ vhsub.s8 d16, d7, d31 │ │ │ │ - vmvn.i32 d17, #8 @ 0x00000008 │ │ │ │ + vshr.s64 d16, d24, #64 │ │ │ │ @ instruction: 0xf047002e │ │ │ │ @ instruction: 0xe7dff853 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0090f8cc │ │ │ │ @ instruction: 0x461fb096 │ │ │ │ ldrmi r4, [r6], -r5, asr #22 │ │ │ │ @ instruction: 0xf6466849 │ │ │ │ - vshr.s64 , q2, #64 │ │ │ │ + vmov.i32 , #4 @ 0x00000004 │ │ │ │ @ instruction: 0xf8dd002e │ │ │ │ ldmdavs fp, {r4, r5, r6, pc} │ │ │ │ @ instruction: 0xf04f9315 │ │ │ │ @ instruction: 0xf0470300 │ │ │ │ mcrcs 8, 0, pc, cr10, cr9, {1} @ │ │ │ │ @ instruction: 0xf64ed857 │ │ │ │ - vqdmlal.s , d0, d0[2] │ │ │ │ - bl 0x1dded0 │ │ │ │ + vqdmlal.s q8, d16, d0[2] │ │ │ │ + bl 0x1dde58 │ │ │ │ vcgt.s8 d16, d24, d6 │ │ │ │ - vabal.s8 q10, d16, d0 │ │ │ │ + vabal.s8 q10, d0, d0 │ │ │ │ stcge 5, cr0, [r5], {50} @ 0x32 │ │ │ │ - adcseq pc, r8, #1879048196 @ 0x70000004 │ │ │ │ + eorseq pc, r8, #1879048196 @ 0x70000004 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ pkhtbne pc, r4, r3, asr #17 @ │ │ │ │ - addmi pc, r0, r8, asr #4 │ │ │ │ + andmi pc, r0, r8, asr #4 │ │ │ │ eorseq pc, r2, r0, asr #5 │ │ │ │ @ instruction: 0xf820f047 │ │ │ │ vpadd.i8 d27, d23, d15 │ │ │ │ - vsra.s64 d16, d24, #64 │ │ │ │ + vbic.i32 d16, #8 @ 0x00000008 │ │ │ │ vrhadd.s8 d16, d7, d30 │ │ │ │ - vmvn.i32 d17, #0 @ 0x00000000 │ │ │ │ + vshr.s64 d16, d16, #64 │ │ │ │ @ instruction: 0xf047002e │ │ │ │ subcs pc, r0, #1376256 @ 0x150000 │ │ │ │ strtmi r2, [r0], -r0, lsl #2 │ │ │ │ - b 0x12d9864 │ │ │ │ + b 0x11d97ec │ │ │ │ andcs r2, r1, #64, 6 │ │ │ │ vmax.s8 d20, d9, d16 │ │ │ │ - vmla.f d21, d16, d0[3] │ │ │ │ + vmla.f d21, d0, d0[3] │ │ │ │ strls r0, [r0, #-303] @ 0xfffffed1 │ │ │ │ vrhadd.s8 d25, d5, d2 │ │ │ │ - vaddw.s8 q9, q0, d24 │ │ │ │ + vaddw.s8 , q8, d24 │ │ │ │ tstls r1, pc, lsr #2 │ │ │ │ @ instruction: 0xf1984619 │ │ │ │ - @ instruction: 0x4641fd55 │ │ │ │ + @ instruction: 0x4641fd51 │ │ │ │ @ instruction: 0xf0464620 │ │ │ │ - blmi 0x91d260 │ │ │ │ - blls 0x6772e0 │ │ │ │ + blmi 0x91d1e8 │ │ │ │ + blls 0x677268 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ teqle r4, r0, lsl #6 │ │ │ │ - eorvs pc, r0, r7, asr #4 │ │ │ │ + adcpl pc, r0, r7, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ pop {r1, r2, r4, ip, sp, pc} │ │ │ │ @ instruction: 0xf04641f0 │ │ │ │ ldrtmi fp, [r9], -fp, ror #31 │ │ │ │ - adcseq pc, r8, #1879048196 @ 0x70000004 │ │ │ │ + eorseq pc, r8, #1879048196 @ 0x70000004 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - eorsne pc, r8, r7, asr #4 │ │ │ │ + adcseq pc, r8, r7, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xffe0f046 │ │ │ │ stcge 7, cr14, [r5], {201} @ 0xc9 │ │ │ │ tstcs r0, r0, asr #4 │ │ │ │ @ instruction: 0xf1874620 │ │ │ │ - vpmin.s8 d30, d7, d0 │ │ │ │ - vrsra.s64 d16, d24, #64 │ │ │ │ + vpmax.s8 d30, d7, d12 │ │ │ │ + vbic.i32 d16, #2048 @ 0x00000800 │ │ │ │ movwls r0, #9006 @ 0x232e │ │ │ │ - orrscs pc, r0, #536870916 @ 0x20000004 │ │ │ │ + tstpcs r0, #536870916 @ p-variant is OBSOLETE @ 0x20000004 │ │ │ │ teqpeq r2, #192, 4 @ p-variant is OBSOLETE │ │ │ │ movtcs r9, #769 @ 0x301 │ │ │ │ andcs r4, r1, #26214400 @ 0x1900000 │ │ │ │ vmax.s8 d20, d8, d16 │ │ │ │ - vabal.s8 q10, d16, d0 │ │ │ │ + vabal.s8 q10, d0, d0 │ │ │ │ strls r0, [r0, #-1330] @ 0xffffface │ │ │ │ - ldc2 1, cr15, [sl, #-608] @ 0xfffffda0 │ │ │ │ + ldc2 1, cr15, [r6, #-608] @ 0xfffffda0 │ │ │ │ @ instruction: 0x46204631 │ │ │ │ @ instruction: 0xffc0f046 │ │ │ │ @ instruction: 0xf198e79e │ │ │ │ - svclt 0x0000fd85 │ │ │ │ + svclt 0x0000fd81 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec744fc │ │ │ │ + bl 0xfec74484 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf6460ff0 │ │ │ │ - vshr.s64 , q2, #64 │ │ │ │ + vmov.i32 , #4 @ 0x00000004 │ │ │ │ ldrmi r0, [r4], -lr, lsr #32 │ │ │ │ ldrmi r6, [sp], -r9, asr #16 │ │ │ │ @ instruction: 0xffaaf046 │ │ │ │ @ instruction: 0xf0184620 │ │ │ │ asrslt pc, fp, #18 @ │ │ │ │ vmax.s8 d20, d7, d1 │ │ │ │ - vrshr.s64 d16, d24, #64 │ │ │ │ + vmvn.i32 d16, #2048 @ 0x00000800 │ │ │ │ vhsub.s8 d16, d7, d30 │ │ │ │ - vshr.s64 q9, q0, #64 │ │ │ │ + vmov.i32 q9, #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf046002e │ │ │ │ qadd8mi pc, r8, fp @ │ │ │ │ @ instruction: 0xf7fd2101 │ │ │ │ vadd.f32 d31, d7, d31 │ │ │ │ - vaddl.s8 q11, d0, d16 │ │ │ │ + vaddl.s8 , d16, d16 │ │ │ │ pop {r1, r2, r3, r5} │ │ │ │ @ instruction: 0xf0464038 │ │ │ │ ldmdblt r4, {r0, r1, r2, r3, r7, r8, r9, sl, fp, ip, sp, pc}^ │ │ │ │ - @ instruction: 0x01b8f247 │ │ │ │ + teqpeq r8, r7, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - eorsne pc, r0, r7, asr #4 │ │ │ │ + adcseq pc, r0, r7, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xff84f046 │ │ │ │ strtmi lr, [r1], -r7, ror #15 │ │ │ │ - adcseq pc, r8, #1879048196 @ 0x70000004 │ │ │ │ + eorseq pc, r8, #1879048196 @ 0x70000004 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - eorsne pc, r8, r7, asr #4 │ │ │ │ + adcseq pc, r8, r7, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xff78f046 │ │ │ │ svclt 0x0000e7db │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ strmi r2, [r4], -r1, lsl #6 │ │ │ │ strmi r4, [sl], -lr, lsl #12 │ │ │ │ ldrmi r4, [r8], -r1, lsl #12 │ │ │ │ @ instruction: 0xf854f018 │ │ │ │ suble r2, r4, r0, lsl #16 │ │ │ │ vmax.s8 d20, d7, d5 │ │ │ │ - vshr.s64 d22, d0, #64 │ │ │ │ + vmov.i32 d22, #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf0460031 │ │ │ │ mcrcs 15, 0, pc, cr0, cr13, {2} @ │ │ │ │ vmla.f32 , , │ │ │ │ - @ instruction: 0xf2c028d8 │ │ │ │ + vmov.i16 q9, #8 @ 0x0008 │ │ │ │ @ instruction: 0xf64c082e │ │ │ │ - vorr.i32 q9, #134217728 @ 0x08000000 │ │ │ │ + vqshl.s64 , q4, #0 │ │ │ │ @ instruction: 0xf163072d │ │ │ │ - vstrcc d15, [r1, #-908] @ 0xfffffc74 │ │ │ │ + vstrcc d15, [r1, #-892] @ 0xfffffc84 │ │ │ │ strcs r4, [r0], #-1665 @ 0xfffff97f │ │ │ │ svcne 0x0001f815 │ │ │ │ @ instruction: 0xf8d94638 │ │ │ │ strcc r3, [r1], #-0 │ │ │ │ andscc pc, r1, r3, lsr r8 @ │ │ │ │ svclt 0x0058045b │ │ │ │ @ instruction: 0xf0464640 │ │ │ │ stccs 15, cr15, [r8], #-260 @ 0xfffffefc │ │ │ │ adcmi fp, r6, #24, 30 @ 0x60 │ │ │ │ sha1c.32 , , q15 │ │ │ │ - vshr.s64 d22, d0, #64 │ │ │ │ + vmov.i32 d22, #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf0460031 │ │ │ │ adcmi pc, r6, #55, 30 @ 0xdc │ │ │ │ vrhadd.s8 d29, d7, d7 │ │ │ │ - vshr.s64 d16, d24, #64 │ │ │ │ + vmvn.i32 d16, #8 @ 0x00000008 │ │ │ │ pop {r1, r2, r3, r5} │ │ │ │ @ instruction: 0xf04643f8 │ │ │ │ vmax.f32 d27, d7, d29 │ │ │ │ - vshr.s64 q9, q6, #64 │ │ │ │ + vmov.i32 q9, #12 @ 0x0000000c │ │ │ │ @ instruction: 0xf046002e │ │ │ │ vmax.f32 d31, d7, d23 │ │ │ │ - vshr.s64 d16, d24, #64 │ │ │ │ + vmvn.i32 d16, #8 @ 0x00000008 │ │ │ │ pop {r1, r2, r3, r5} │ │ │ │ @ instruction: 0xf04643f8 │ │ │ │ ldmdblt ip, {r0, r1, r2, r3, r4, r8, r9, sl, fp, ip, sp, pc}^ │ │ │ │ - @ instruction: 0x01b8f247 │ │ │ │ + teqpeq r8, r7, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - eorsne pc, r0, r7, asr #4 │ │ │ │ + adcseq pc, r0, r7, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ mvnsmi lr, #12386304 @ 0xbd0000 │ │ │ │ svclt 0x0012f046 │ │ │ │ vmax.s8 d20, d7, d17 │ │ │ │ - vrshr.s64 d16, d24, #64 │ │ │ │ + vmvn.i32 d16, #2048 @ 0x00000800 │ │ │ │ vhsub.s8 d16, d7, d30 │ │ │ │ - vmvn.i32 d17, #8 @ 0x00000008 │ │ │ │ + vshr.s64 d16, d24, #64 │ │ │ │ pop {r1, r2, r3, r5} │ │ │ │ @ instruction: 0xf04643f8 │ │ │ │ strcs fp, [r0], #-3845 @ 0xfffff0fb │ │ │ │ svclt 0x0000e7c5 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ @@ -275500,1181 +275471,1181 @@ │ │ │ │ movwcs r6, #6148 @ 0x1804 │ │ │ │ tstpeq ip, r5, lsl #2 @ p-variant is OBSOLETE │ │ │ │ ldrmi r2, [r8], -r4, lsl #4 │ │ │ │ @ instruction: 0xffbcf017 │ │ │ │ smlabblt r8, r0, r6, r4 │ │ │ │ ldrmi r6, [r8], r3, lsl #16 │ │ │ │ @ instruction: 0xf6464631 │ │ │ │ - vshr.s64 , q2, #64 │ │ │ │ + vmov.i32 , #4 @ 0x00000004 │ │ │ │ vhadd.s8 d16, d7, d30 │ │ │ │ - vqshl.s64 d16, d24, #0 │ │ │ │ + vbic.i32 d16, #134217728 @ 0x08000000 │ │ │ │ @ instruction: 0xf046072e │ │ │ │ subcs pc, r0, #3056 @ 0xbf0 │ │ │ │ stmdage r5, {r8, sp} │ │ │ │ - strtcs pc, [r8], -r5, asr #4 │ │ │ │ + strtne pc, [r8], r5, asr #4 │ │ │ │ strteq pc, [pc], -r0, asr #5 │ │ │ │ - stmia ip!, {r0, r1, r2, r7, r8, ip, sp, lr, pc}^ │ │ │ │ + stmia r8!, {r0, r1, r2, r7, r8, ip, sp, lr, pc}^ │ │ │ │ andcs r2, r1, #64, 6 │ │ │ │ stmdage r5, {r0, r3, r4, r9, sl, lr} │ │ │ │ vabd.s8 d25, d8, d2 │ │ │ │ - vabal.s8 q10, d16, d0 │ │ │ │ + vabal.s8 q10, d0, d0 │ │ │ │ @ instruction: 0x96010532 │ │ │ │ @ instruction: 0xf1989500 │ │ │ │ - @ instruction: 0x4651fbff │ │ │ │ + @ instruction: 0x4651fbfb │ │ │ │ @ instruction: 0xf046a805 │ │ │ │ strtmi pc, [r1], -r5, lsr #29 │ │ │ │ @ instruction: 0xf7ff4648 │ │ │ │ subcs pc, r0, #43, 30 @ 0xac │ │ │ │ stmdage r5, {r8, sp} │ │ │ │ - ldm r2, {r0, r1, r2, r7, r8, ip, sp, lr, pc}^ │ │ │ │ + stmia lr, {r0, r1, r2, r7, r8, ip, sp, lr, pc}^ │ │ │ │ ldrmi r2, [r9], -r0, asr #6 │ │ │ │ stmdage r5, {r0, r9, sp} │ │ │ │ strvs lr, [r1, -sp, asr #19] │ │ │ │ @ instruction: 0xf1989500 │ │ │ │ - strtmi pc, [r1], -r9, ror #23 │ │ │ │ + strtmi pc, [r1], -r5, ror #23 │ │ │ │ @ instruction: 0xf046a805 │ │ │ │ andcs pc, r1, #2288 @ 0x8f0 │ │ │ │ strbmi r4, [r1], -fp, lsl #16 │ │ │ │ @ instruction: 0xf936f7fd │ │ │ │ ldmdavs sl, {r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r5, lsl fp │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ vrhadd.s8 d29, d7, d8 │ │ │ │ - vaddl.s8 q11, d0, d16 │ │ │ │ + vaddl.s8 , d16, d16 │ │ │ │ andslt r0, r6, lr, lsr #32 │ │ │ │ @ instruction: 0x47f0e8bd │ │ │ │ cdplt 0, 7, cr15, cr10, cr6, {2} │ │ │ │ - mcrr2 1, 9, pc, r0, cr8 @ │ │ │ │ + ldc2 1, cr15, [ip], #-608 @ 0xfffffda0 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ - eorseq lr, r3, r4, lsr #27 │ │ │ │ + eorseq lr, r3, r4, lsr #26 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec74788 │ │ │ │ + bl 0xfec74710 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf6460ff0 │ │ │ │ - vshr.s64 , q2, #64 │ │ │ │ + vmov.i32 , #4 @ 0x00000004 │ │ │ │ ldrmi r0, [r4], -lr, lsr #32 │ │ │ │ ldrmi r6, [sp], -r9, asr #16 │ │ │ │ cdp2 0, 6, cr15, cr4, cr6, {2} │ │ │ │ @ instruction: 0xf0184620 │ │ │ │ @ instruction: 0xb1b8f805 │ │ │ │ vmax.s8 d20, d7, d1 │ │ │ │ - vrshr.s64 d16, d24, #64 │ │ │ │ + vmvn.i32 d16, #2048 @ 0x00000800 │ │ │ │ vhsub.s8 d16, d7, d30 │ │ │ │ - vshr.s64 q9, q0, #64 │ │ │ │ + vmov.i32 q9, #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf046002e │ │ │ │ ldmdami r2, {r0, r2, r4, r6, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ andcs r4, r1, #42991616 @ 0x2900000 │ │ │ │ @ instruction: 0xf8fcf7fd │ │ │ │ - eorvs pc, r0, r7, asr #4 │ │ │ │ + adcpl pc, r0, r7, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ ldrhtmi lr, [r8], -sp │ │ │ │ cdplt 0, 4, cr15, cr8, cr6, {2} │ │ │ │ vmul.i8 , , q2 │ │ │ │ - vsra.s64 d16, d24, #64 │ │ │ │ + vbic.i32 d16, #8 @ 0x00000008 │ │ │ │ vrhadd.s8 d16, d7, d30 │ │ │ │ - vmvn.i32 d17, #0 @ 0x00000000 │ │ │ │ + vshr.s64 d16, d16, #64 │ │ │ │ @ instruction: 0xf046002e │ │ │ │ @ instruction: 0xe7e6fe3d │ │ │ │ vmax.s8 d20, d7, d17 │ │ │ │ - vrshr.s64 d16, d24, #64 │ │ │ │ + vmvn.i32 d16, #2048 @ 0x00000800 │ │ │ │ vhsub.s8 d16, d7, d30 │ │ │ │ - vmvn.i32 d17, #8 @ 0x00000008 │ │ │ │ + vshr.s64 d16, d24, #64 │ │ │ │ @ instruction: 0xf046002e │ │ │ │ @ instruction: 0xe7dafe31 │ │ │ │ - ldrshteq lr, [r3], -r8 │ │ │ │ + eorseq lr, r3, r8, ror pc │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec74814 │ │ │ │ + bl 0xfec7479c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf6460ff0 │ │ │ │ - vshr.s64 , q2, #64 │ │ │ │ + vmov.i32 , #4 @ 0x00000004 │ │ │ │ ldrmi r0, [r4], -lr, lsr #32 │ │ │ │ ldrmi r6, [sp], -r9, asr #16 │ │ │ │ cdp2 0, 1, cr15, cr14, cr6, {2} │ │ │ │ @ instruction: 0xf0174620 │ │ │ │ @ instruction: 0xb1b8ffbf │ │ │ │ vmax.s8 d20, d7, d1 │ │ │ │ - vrshr.s64 d16, d24, #64 │ │ │ │ + vmvn.i32 d16, #2048 @ 0x00000800 │ │ │ │ vhsub.s8 d16, d7, d30 │ │ │ │ - vshr.s64 q9, q0, #64 │ │ │ │ + vmov.i32 q9, #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf046002e │ │ │ │ ldmdami r2, {r0, r1, r2, r3, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ andcs r4, r1, #42991616 @ 0x2900000 │ │ │ │ @ instruction: 0xf8b6f7fd │ │ │ │ - eorvs pc, r0, r7, asr #4 │ │ │ │ + adcpl pc, r0, r7, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ ldrhtmi lr, [r8], -sp │ │ │ │ cdplt 0, 0, cr15, cr2, cr6, {2} │ │ │ │ vmul.i8 , , q2 │ │ │ │ - vsra.s64 d16, d24, #64 │ │ │ │ + vbic.i32 d16, #8 @ 0x00000008 │ │ │ │ vrhadd.s8 d16, d7, d30 │ │ │ │ - vmvn.i32 d17, #0 @ 0x00000000 │ │ │ │ + vshr.s64 d16, d16, #64 │ │ │ │ @ instruction: 0xf046002e │ │ │ │ @ instruction: 0xe7e6fdf7 │ │ │ │ vmax.s8 d20, d7, d17 │ │ │ │ - vrshr.s64 d16, d24, #64 │ │ │ │ + vmvn.i32 d16, #2048 @ 0x00000800 │ │ │ │ vhsub.s8 d16, d7, d30 │ │ │ │ - vmvn.i32 d17, #8 @ 0x00000008 │ │ │ │ + vshr.s64 d16, d24, #64 │ │ │ │ @ instruction: 0xf046002e │ │ │ │ ldrb pc, [sl, fp, ror #27] @ │ │ │ │ - eorseq pc, r3, r8, lsr #32 │ │ │ │ + eorseq lr, r3, r8, lsr #31 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec748a0 │ │ │ │ + bl 0xfec74828 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf6460ff0 │ │ │ │ - vshr.s64 , q2, #64 │ │ │ │ + vmov.i32 , #4 @ 0x00000004 │ │ │ │ ldrmi r0, [r5], -lr, lsr #32 │ │ │ │ ldrmi r6, [ip], -r9, asr #16 │ │ │ │ ldc2l 0, cr15, [r8, #280] @ 0x118 │ │ │ │ @ instruction: 0xf0174628 │ │ │ │ movtlt pc, #36729 @ 0x8f79 @ │ │ │ │ vmax.s8 d20, d7, d1 │ │ │ │ - vrshr.s64 d16, d24, #64 │ │ │ │ + vmvn.i32 d16, #2048 @ 0x00000800 │ │ │ │ vhsub.s8 d16, d7, d30 │ │ │ │ - vshr.s64 q9, q0, #64 │ │ │ │ + vmov.i32 q9, #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf046002e │ │ │ │ cmpplt ip, r9, asr #27 @ p-variant is OBSOLETE │ │ │ │ tstcs r1, r0, lsr #12 │ │ │ │ stc2 7, cr15, [r2, #-1012] @ 0xfffffc0c │ │ │ │ - eorvs pc, r0, r7, asr #4 │ │ │ │ + adcpl pc, r0, r7, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ ldrhtmi lr, [r8], -sp │ │ │ │ ldclt 0, cr15, [ip, #280]! @ 0x118 │ │ │ │ - bicpl pc, ip, r9, asr #4 │ │ │ │ + cmpppl ip, r9, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - rsccs pc, r0, r7, asr #4 │ │ │ │ + rsbcs pc, r0, r7, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ ldc2 0, cr15, [r2, #280]! @ 0x118 │ │ │ │ - eorvs pc, r0, r7, asr #4 │ │ │ │ + adcpl pc, r0, r7, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ ldrhtmi lr, [r8], -sp │ │ │ │ stclt 0, cr15, [sl, #280]! @ 0x118 │ │ │ │ vmul.i8 , , │ │ │ │ - vsra.s64 d16, d24, #64 │ │ │ │ + vbic.i32 d16, #8 @ 0x00000008 │ │ │ │ vrhadd.s8 d16, d7, d30 │ │ │ │ - vmvn.i32 d17, #0 @ 0x00000000 │ │ │ │ + vshr.s64 d16, d16, #64 │ │ │ │ @ instruction: 0xf046002e │ │ │ │ bfc pc, (invalid: 27:20) @ │ │ │ │ vmax.s8 d20, d7, d25 │ │ │ │ - vrshr.s64 d16, d24, #64 │ │ │ │ + vmvn.i32 d16, #2048 @ 0x00000800 │ │ │ │ vhsub.s8 d16, d7, d30 │ │ │ │ - vmvn.i32 d17, #8 @ 0x00000008 │ │ │ │ + vshr.s64 d16, d24, #64 │ │ │ │ @ instruction: 0xf046002e │ │ │ │ bfi pc, r3, (invalid: 27:8) @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec7494c │ │ │ │ + bl 0xfec748d4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf6460ff0 │ │ │ │ - vshr.s64 , q2, #64 │ │ │ │ + vmov.i32 , #4 @ 0x00000004 │ │ │ │ ldrmi r0, [r5], -lr, lsr #32 │ │ │ │ ldrmi r6, [ip], -r9, asr #16 │ │ │ │ stc2 0, cr15, [r2, #280] @ 0x118 │ │ │ │ @ instruction: 0xf0174628 │ │ │ │ movtlt pc, #36643 @ 0x8f23 @ │ │ │ │ vmax.s8 d20, d7, d1 │ │ │ │ - vrshr.s64 d16, d24, #64 │ │ │ │ + vmvn.i32 d16, #2048 @ 0x00000800 │ │ │ │ vhsub.s8 d16, d7, d30 │ │ │ │ - vshr.s64 q9, q0, #64 │ │ │ │ + vmov.i32 q9, #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf046002e │ │ │ │ cmpplt ip, r3, ror sp @ p-variant is OBSOLETE │ │ │ │ tstcs r1, r0, lsr #12 │ │ │ │ stc2 7, cr15, [ip], #1012 @ 0x3f4 │ │ │ │ - eorvs pc, r0, r7, asr #4 │ │ │ │ + adcpl pc, r0, r7, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ ldrhtmi lr, [r8], -sp │ │ │ │ stcllt 0, cr15, [r6, #-280]! @ 0xfffffee8 │ │ │ │ - bicpl pc, ip, r9, asr #4 │ │ │ │ + cmpppl ip, r9, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - rsccs pc, r0, r7, asr #4 │ │ │ │ + rsbcs pc, r0, r7, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ ldc2l 0, cr15, [ip, #-280] @ 0xfffffee8 │ │ │ │ - eorvs pc, r0, r7, asr #4 │ │ │ │ + adcpl pc, r0, r7, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ ldrhtmi lr, [r8], -sp │ │ │ │ ldcllt 0, cr15, [r4, #-280] @ 0xfffffee8 │ │ │ │ vmul.i8 , , │ │ │ │ - vsra.s64 d16, d24, #64 │ │ │ │ + vbic.i32 d16, #8 @ 0x00000008 │ │ │ │ vrhadd.s8 d16, d7, d30 │ │ │ │ - vmvn.i32 d17, #0 @ 0x00000000 │ │ │ │ + vshr.s64 d16, d16, #64 │ │ │ │ @ instruction: 0xf046002e │ │ │ │ ldrb pc, [r4, r9, asr #26] @ │ │ │ │ vmax.s8 d20, d7, d25 │ │ │ │ - vrshr.s64 d16, d24, #64 │ │ │ │ + vmvn.i32 d16, #2048 @ 0x00000800 │ │ │ │ vhsub.s8 d16, d7, d30 │ │ │ │ - vmvn.i32 d17, #8 @ 0x00000008 │ │ │ │ + vshr.s64 d16, d24, #64 │ │ │ │ @ instruction: 0xf046002e │ │ │ │ @ instruction: 0xe7c8fd3d │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec749f8 │ │ │ │ + bl 0xfec74980 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf6460ff0 │ │ │ │ - vshr.s64 , q2, #64 │ │ │ │ + vmov.i32 , #4 @ 0x00000004 │ │ │ │ ldrmi r0, [r5], -lr, lsr #32 │ │ │ │ ldrmi r6, [ip], -r9, asr #16 │ │ │ │ stc2 0, cr15, [ip, #-280]! @ 0xfffffee8 │ │ │ │ @ instruction: 0xf0174628 │ │ │ │ movtlt pc, #36557 @ 0x8ecd @ │ │ │ │ vmax.s8 d20, d7, d1 │ │ │ │ - vrshr.s64 d16, d24, #64 │ │ │ │ + vmvn.i32 d16, #2048 @ 0x00000800 │ │ │ │ vhsub.s8 d16, d7, d30 │ │ │ │ - vshr.s64 q9, q0, #64 │ │ │ │ + vmov.i32 q9, #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf046002e │ │ │ │ cmpplt ip, sp, lsl sp @ p-variant is OBSOLETE │ │ │ │ tstcs r1, r0, lsr #12 │ │ │ │ mrrc2 7, 15, pc, r6, cr13 @ │ │ │ │ - eorvs pc, r0, r7, asr #4 │ │ │ │ + adcpl pc, r0, r7, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ ldrhtmi lr, [r8], -sp │ │ │ │ ldclt 0, cr15, [r0, #-280] @ 0xfffffee8 │ │ │ │ - bicpl pc, ip, r9, asr #4 │ │ │ │ + cmpppl ip, r9, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - rsccs pc, r0, r7, asr #4 │ │ │ │ + rsbcs pc, r0, r7, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ stc2 0, cr15, [r6, #-280] @ 0xfffffee8 │ │ │ │ - eorvs pc, r0, r7, asr #4 │ │ │ │ + adcpl pc, r0, r7, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ ldrhtmi lr, [r8], -sp │ │ │ │ ldcllt 0, cr15, [lr], #280 @ 0x118 │ │ │ │ vmul.i8 , , │ │ │ │ - vsra.s64 d16, d24, #64 │ │ │ │ + vbic.i32 d16, #8 @ 0x00000008 │ │ │ │ vrhadd.s8 d16, d7, d30 │ │ │ │ - vmvn.i32 d17, #0 @ 0x00000000 │ │ │ │ + vshr.s64 d16, d16, #64 │ │ │ │ @ instruction: 0xf046002e │ │ │ │ @ instruction: 0xe7d4fcf3 │ │ │ │ vmax.s8 d20, d7, d25 │ │ │ │ - vrshr.s64 d16, d24, #64 │ │ │ │ + vmvn.i32 d16, #2048 @ 0x00000800 │ │ │ │ vhsub.s8 d16, d7, d30 │ │ │ │ - vmvn.i32 d17, #8 @ 0x00000008 │ │ │ │ + vshr.s64 d16, d24, #64 │ │ │ │ @ instruction: 0xf046002e │ │ │ │ strb pc, [r8, r7, ror #25] @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec74aa4 │ │ │ │ + bl 0xfec74a2c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf6460ff0 │ │ │ │ - vshr.s64 , q2, #64 │ │ │ │ + vmov.i32 , #4 @ 0x00000004 │ │ │ │ ldrmi r0, [r5], -lr, lsr #32 │ │ │ │ ldrmi r6, [ip], -r9, asr #16 │ │ │ │ ldc2l 0, cr15, [r6], {70} @ 0x46 │ │ │ │ @ instruction: 0xf0174628 │ │ │ │ orrlt pc, r0, #1904 @ 0x770 │ │ │ │ vmax.s8 d20, d7, d1 │ │ │ │ - vrshr.s64 d16, d24, #64 │ │ │ │ + vmvn.i32 d16, #2048 @ 0x00000800 │ │ │ │ vhsub.s8 d16, d7, d30 │ │ │ │ - vshr.s64 q9, q0, #64 │ │ │ │ + vmov.i32 q9, #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf046002e │ │ │ │ stmiblt ip, {r0, r1, r2, r6, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ - bicpl pc, ip, r9, asr #4 │ │ │ │ + cmpppl ip, r9, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - eorsne pc, r0, r7, asr #4 │ │ │ │ + adcseq pc, r0, r7, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ ldc2 0, cr15, [ip], #280 @ 0x118 │ │ │ │ - eorvs pc, r0, r7, asr #4 │ │ │ │ + adcpl pc, r0, r7, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ ldrhtmi lr, [r8], -sp │ │ │ │ ldclt 0, cr15, [r4], #280 @ 0x118 │ │ │ │ vmax.s8 d20, d9, d17 │ │ │ │ - vmlal.s , d16, d0[3] │ │ │ │ + vmlal.s , d0, d0[3] │ │ │ │ vhsub.s8 d16, d7, d31 │ │ │ │ - vmvn.i32 d17, #8 @ 0x00000008 │ │ │ │ + vshr.s64 d16, d24, #64 │ │ │ │ @ instruction: 0xf046002e │ │ │ │ @ instruction: 0xf247fca9 │ │ │ │ - vaddl.s8 q11, d0, d16 │ │ │ │ + vaddl.s8 , d16, d16 │ │ │ │ pop {r1, r2, r3, r5} │ │ │ │ @ instruction: 0xf0464038 │ │ │ │ ldmdblt r5, {r0, r5, r7, sl, fp, ip, sp, pc}^ │ │ │ │ - @ instruction: 0x01b8f247 │ │ │ │ + teqpeq r8, r7, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - eorsne pc, r0, r7, asr #4 │ │ │ │ + adcseq pc, r0, r7, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ ldc2 0, cr15, [r6], {70} @ 0x46 │ │ │ │ strtmi lr, [r9], -sp, asr #15 │ │ │ │ - adcseq pc, r8, #1879048196 @ 0x70000004 │ │ │ │ + eorseq pc, r8, #1879048196 @ 0x70000004 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - eorsne pc, r8, r7, asr #4 │ │ │ │ + adcseq pc, r8, r7, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ stc2 0, cr15, [sl], {70} @ 0x46 │ │ │ │ svclt 0x0000e7c1 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec74b60 │ │ │ │ + bl 0xfec74ae8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf6460ff0 │ │ │ │ - vshr.s64 , q2, #64 │ │ │ │ + vmov.i32 , #4 @ 0x00000004 │ │ │ │ ldrmi r0, [r5], -lr, lsr #32 │ │ │ │ ldrmi r6, [ip], -r9, asr #16 │ │ │ │ ldc2l 0, cr15, [r8], #-280 @ 0xfffffee8 │ │ │ │ @ instruction: 0xf0174628 │ │ │ │ orrlt pc, r0, #400 @ 0x190 │ │ │ │ vmax.s8 d20, d7, d1 │ │ │ │ - vrshr.s64 d16, d24, #64 │ │ │ │ + vmvn.i32 d16, #2048 @ 0x00000800 │ │ │ │ vhsub.s8 d16, d7, d30 │ │ │ │ - vshr.s64 q9, q0, #64 │ │ │ │ + vmov.i32 q9, #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf046002e │ │ │ │ stmiblt ip, {r0, r3, r5, r6, sl, fp, ip, sp, lr, pc} │ │ │ │ - bicpl pc, ip, r9, asr #4 │ │ │ │ + cmpppl ip, r9, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - eorsne pc, r0, r7, asr #4 │ │ │ │ + adcseq pc, r0, r7, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ mrrc2 0, 4, pc, lr, cr6 @ │ │ │ │ - eorvs pc, r0, r7, asr #4 │ │ │ │ + adcpl pc, r0, r7, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ ldrhtmi lr, [r8], -sp │ │ │ │ mrrclt 0, 4, pc, r6, cr6 @ │ │ │ │ vmax.s8 d20, d9, d17 │ │ │ │ - vmlal.s , d16, d0[3] │ │ │ │ + vmlal.s , d0, d0[3] │ │ │ │ vhsub.s8 d16, d7, d31 │ │ │ │ - vmvn.i32 d17, #8 @ 0x00000008 │ │ │ │ + vshr.s64 d16, d24, #64 │ │ │ │ @ instruction: 0xf046002e │ │ │ │ sha1c.32 , , │ │ │ │ - vaddl.s8 q11, d0, d16 │ │ │ │ + vaddl.s8 , d16, d16 │ │ │ │ pop {r1, r2, r3, r5} │ │ │ │ @ instruction: 0xf0464038 │ │ │ │ ldmdblt r5, {r0, r1, r6, sl, fp, ip, sp, pc}^ │ │ │ │ - @ instruction: 0x01b8f247 │ │ │ │ + teqpeq r8, r7, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - eorsne pc, r0, r7, asr #4 │ │ │ │ + adcseq pc, r0, r7, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ ldc2 0, cr15, [r8], #-280 @ 0xfffffee8 │ │ │ │ strtmi lr, [r9], -sp, asr #15 │ │ │ │ - adcseq pc, r8, #1879048196 @ 0x70000004 │ │ │ │ + eorseq pc, r8, #1879048196 @ 0x70000004 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - eorsne pc, r8, r7, asr #4 │ │ │ │ + adcseq pc, r8, r7, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ stc2 0, cr15, [ip], #-280 @ 0xfffffee8 │ │ │ │ svclt 0x0000e7c1 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec74c1c │ │ │ │ + bl 0xfec74ba4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf6460ff0 │ │ │ │ - vshr.s64 , q2, #64 │ │ │ │ + vmov.i32 , #4 @ 0x00000004 │ │ │ │ ldrmi r0, [r5], -lr, lsr #32 │ │ │ │ ldrmi r6, [ip], -r9, asr #16 │ │ │ │ ldc2 0, cr15, [sl], {70} @ 0x46 │ │ │ │ @ instruction: 0xf0174628 │ │ │ │ orrlt pc, r0, #11968 @ 0x2ec0 │ │ │ │ vmax.s8 d20, d7, d1 │ │ │ │ - vrshr.s64 d16, d24, #64 │ │ │ │ + vmvn.i32 d16, #2048 @ 0x00000800 │ │ │ │ vhsub.s8 d16, d7, d30 │ │ │ │ - vshr.s64 q9, q0, #64 │ │ │ │ + vmov.i32 q9, #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf046002e │ │ │ │ stmiblt ip, {r0, r1, r3, sl, fp, ip, sp, lr, pc} │ │ │ │ - bicpl pc, ip, r9, asr #4 │ │ │ │ + cmpppl ip, r9, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - eorsne pc, r0, r7, asr #4 │ │ │ │ + adcseq pc, r0, r7, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ stc2 0, cr15, [r0], {70} @ 0x46 │ │ │ │ - eorvs pc, r0, r7, asr #4 │ │ │ │ + adcpl pc, r0, r7, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ ldrhtmi lr, [r8], -sp │ │ │ │ - bllt 0xfff59b90 │ │ │ │ + bllt 0xfff59b18 │ │ │ │ vmax.s8 d20, d9, d17 │ │ │ │ - vmlal.s , d16, d0[3] │ │ │ │ + vmlal.s , d0, d0[3] │ │ │ │ vhsub.s8 d16, d7, d31 │ │ │ │ - vmvn.i32 d17, #8 @ 0x00000008 │ │ │ │ + vshr.s64 d16, d24, #64 │ │ │ │ @ instruction: 0xf046002e │ │ │ │ vqdmulh.s , , │ │ │ │ - vaddl.s8 q11, d0, d16 │ │ │ │ + vaddl.s8 , d16, d16 │ │ │ │ pop {r1, r2, r3, r5} │ │ │ │ @ instruction: 0xf0464038 │ │ │ │ ldmdblt r5, {r0, r2, r5, r6, r7, r8, r9, fp, ip, sp, pc}^ │ │ │ │ - @ instruction: 0x01b8f247 │ │ │ │ + teqpeq r8, r7, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - eorsne pc, r0, r7, asr #4 │ │ │ │ + adcseq pc, r0, r7, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - blx 0xff7d9bce │ │ │ │ + blx 0xff7d9b56 │ │ │ │ strtmi lr, [r9], -sp, asr #15 │ │ │ │ - adcseq pc, r8, #1879048196 @ 0x70000004 │ │ │ │ + eorseq pc, r8, #1879048196 @ 0x70000004 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - eorsne pc, r8, r7, asr #4 │ │ │ │ + adcseq pc, r8, r7, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - blx 0xff4d9be6 │ │ │ │ + blx 0xff4d9b6e │ │ │ │ svclt 0x0000e7c1 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec74cd8 │ │ │ │ + bl 0xfec74c60 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf6460ff0 │ │ │ │ - vshr.s64 , q2, #64 │ │ │ │ + vmov.i32 , #4 @ 0x00000004 │ │ │ │ ldrmi r0, [r5], -lr, lsr #32 │ │ │ │ ldrmi r6, [ip], -r9, asr #16 │ │ │ │ - blx 0xff059c0a │ │ │ │ + blx 0xff059b92 │ │ │ │ @ instruction: 0xf0174628 │ │ │ │ orrlt pc, r0, #5952 @ 0x1740 │ │ │ │ vmax.s8 d20, d7, d1 │ │ │ │ - vrshr.s64 d16, d24, #64 │ │ │ │ + vmvn.i32 d16, #2048 @ 0x00000800 │ │ │ │ vhsub.s8 d16, d7, d30 │ │ │ │ - vshr.s64 q9, q0, #64 │ │ │ │ + vmov.i32 q9, #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf046002e │ │ │ │ stmiblt ip, {r0, r2, r3, r5, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ - bicpl pc, ip, r9, asr #4 │ │ │ │ + cmpppl ip, r9, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - eorsne pc, r0, r7, asr #4 │ │ │ │ + adcseq pc, r0, r7, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - blx 0xfe9d9c3e │ │ │ │ - eorvs pc, r0, r7, asr #4 │ │ │ │ + blx 0xfe9d9bc6 │ │ │ │ + adcpl pc, r0, r7, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ ldrhtmi lr, [r8], -sp │ │ │ │ - bllt 0xfe7d9c4c │ │ │ │ + bllt 0xfe7d9bd4 │ │ │ │ vmax.s8 d20, d9, d17 │ │ │ │ - vmlal.s , d16, d0[3] │ │ │ │ + vmlal.s , d0, d0[3] │ │ │ │ vhsub.s8 d16, d7, d31 │ │ │ │ - vmvn.i32 d17, #8 @ 0x00000008 │ │ │ │ + vshr.s64 d16, d24, #64 │ │ │ │ @ instruction: 0xf046002e │ │ │ │ vqdmulh.s d31, d23, d15 │ │ │ │ - vaddl.s8 q11, d0, d16 │ │ │ │ + vaddl.s8 , d16, d16 │ │ │ │ pop {r1, r2, r3, r5} │ │ │ │ @ instruction: 0xf0464038 │ │ │ │ ldmdblt r5, {r0, r1, r2, r7, r8, r9, fp, ip, sp, pc}^ │ │ │ │ - @ instruction: 0x01b8f247 │ │ │ │ + teqpeq r8, r7, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - eorsne pc, r0, r7, asr #4 │ │ │ │ + adcseq pc, r0, r7, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - blx 0x2059c8a │ │ │ │ + blx 0x2059c12 │ │ │ │ strtmi lr, [r9], -sp, asr #15 │ │ │ │ - adcseq pc, r8, #1879048196 @ 0x70000004 │ │ │ │ + eorseq pc, r8, #1879048196 @ 0x70000004 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - eorsne pc, r8, r7, asr #4 │ │ │ │ + adcseq pc, r8, r7, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - blx 0x1d59ca2 │ │ │ │ + blx 0x1d59c2a │ │ │ │ svclt 0x0000e7c1 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec74d94 │ │ │ │ + bl 0xfec74d1c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf6460ff0 │ │ │ │ - vshr.s64 , q2, #64 │ │ │ │ + vmov.i32 , #4 @ 0x00000004 │ │ │ │ ldrmi r0, [r5], -lr, lsr #32 │ │ │ │ ldrmi r6, [ip], -r9, asr #16 │ │ │ │ - blx 0x18d9cc6 │ │ │ │ + blx 0x18d9c4e │ │ │ │ @ instruction: 0xf0174628 │ │ │ │ orrlt pc, r0, #65280 @ 0xff00 │ │ │ │ vmax.s8 d20, d7, d1 │ │ │ │ - vrshr.s64 d16, d24, #64 │ │ │ │ + vmvn.i32 d16, #2048 @ 0x00000800 │ │ │ │ vhsub.s8 d16, d7, d30 │ │ │ │ - vshr.s64 q9, q0, #64 │ │ │ │ + vmov.i32 q9, #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf046002e │ │ │ │ stmiblt ip, {r0, r1, r2, r3, r6, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ - bicpl pc, ip, r9, asr #4 │ │ │ │ + cmpppl ip, r9, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - eorsne pc, r0, r7, asr #4 │ │ │ │ + adcseq pc, r0, r7, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - blx 0x1259cfa │ │ │ │ - eorvs pc, r0, r7, asr #4 │ │ │ │ + blx 0x1259c82 │ │ │ │ + adcpl pc, r0, r7, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ ldrhtmi lr, [r8], -sp │ │ │ │ - bllt 0x1059d08 │ │ │ │ + bllt 0x1059c90 │ │ │ │ vmax.s8 d20, d9, d17 │ │ │ │ - vmlal.s , d16, d0[3] │ │ │ │ + vmlal.s , d0, d0[3] │ │ │ │ vhsub.s8 d16, d7, d31 │ │ │ │ - vmvn.i32 d17, #8 @ 0x00000008 │ │ │ │ + vshr.s64 d16, d24, #64 │ │ │ │ @ instruction: 0xf046002e │ │ │ │ vpadd.i8 d31, d7, d17 │ │ │ │ - vaddl.s8 q11, d0, d16 │ │ │ │ + vaddl.s8 , d16, d16 │ │ │ │ pop {r1, r2, r3, r5} │ │ │ │ @ instruction: 0xf0464038 │ │ │ │ ldmdblt r5, {r0, r3, r5, r8, r9, fp, ip, sp, pc}^ │ │ │ │ - @ instruction: 0x01b8f247 │ │ │ │ + teqpeq r8, r7, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - eorsne pc, r0, r7, asr #4 │ │ │ │ + adcseq pc, r0, r7, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - blx 0x8d9d46 │ │ │ │ + blx 0x8d9cce │ │ │ │ strtmi lr, [r9], -sp, asr #15 │ │ │ │ - adcseq pc, r8, #1879048196 @ 0x70000004 │ │ │ │ + eorseq pc, r8, #1879048196 @ 0x70000004 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - eorsne pc, r8, r7, asr #4 │ │ │ │ + adcseq pc, r8, r7, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - blx 0x5d9d5e │ │ │ │ + blx 0x5d9ce6 │ │ │ │ svclt 0x0000e7c1 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ - rscsmi pc, r8, r7, asr #12 │ │ │ │ + rsbsmi pc, r8, r7, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ mcrls 6, 0, r4, cr8, cr5, {0} │ │ │ │ - blx 0x159d82 │ │ │ │ + blx 0x159d0a │ │ │ │ svcpl 0x0080f515 │ │ │ │ strtmi sp, [r9], -sl, asr #4 │ │ │ │ - eorcs pc, r8, r5, asr #4 │ │ │ │ + adcne pc, r8, r5, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ - blx 0xffed9d94 │ │ │ │ - rsccs pc, r8, r7, asr #4 │ │ │ │ + blx 0xffed9d1c │ │ │ │ + rsbcs pc, r8, r7, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - blx 0xffd59da0 │ │ │ │ + blx 0xffd59d28 │ │ │ │ suble r2, pc, r0, lsl #28 │ │ │ │ subsle r2, r3, r0, lsl #26 │ │ │ │ - stmiapl ip, {r0, r3, r6, r9, ip, sp, lr, pc}^ │ │ │ │ + stmdapl ip, {r0, r3, r6, r9, ip, sp, lr, pc}^ │ │ │ │ stmdaeq pc!, {r6, r7, r9, ip, sp, lr, pc} @ │ │ │ │ - ldmibcs r0, {r0, r1, r2, r6, r9, ip, sp, lr, pc}^ │ │ │ │ + ldmdbcs r0, {r0, r1, r2, r6, r9, ip, sp, lr, pc}^ │ │ │ │ stmdbeq lr!, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ - ldreq pc, [r8, r7, asr #4]! │ │ │ │ + ldreq pc, [r8, -r7, asr #4]! │ │ │ │ streq pc, [lr, -r0, asr #5]! │ │ │ │ ands r4, r4, r4, lsr r6 │ │ │ │ @ instruction: 0xf0174630 │ │ │ │ @ instruction: 0x4601fc7f │ │ │ │ suble r2, sp, r0, lsl #16 │ │ │ │ strbmi r4, [r8], -r2, asr #12 │ │ │ │ - blx 0xff659dd8 │ │ │ │ + blx 0xff659d60 │ │ │ │ @ instruction: 0xf0174620 │ │ │ │ - bne 0xc1cdf4 │ │ │ │ + bne 0xc1cd7c │ │ │ │ strcc r4, [r1], #-1568 @ 0xfffff9e0 │ │ │ │ @ instruction: 0xf0171e5d │ │ │ │ strmi pc, [r4], #-3141 @ 0xfffff3bb │ │ │ │ ldrtmi fp, [r8], -r5, lsl #7 │ │ │ │ rscle r4, r7, r6, lsr #5 │ │ │ │ - blx 0xff259df8 │ │ │ │ + blx 0xff259d80 │ │ │ │ @ instruction: 0xf0174620 │ │ │ │ strmi pc, [r1], -r5, ror #24 │ │ │ │ mvnle r2, r0, lsl #16 │ │ │ │ - bicpl pc, ip, r9, asr #4 │ │ │ │ + cmpppl ip, r9, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ vpadd.i8 , , q10 │ │ │ │ - vmvn.i32 d17, #0 @ 0x00000000 │ │ │ │ + vshr.s64 d16, d16, #64 │ │ │ │ @ instruction: 0xf046002e │ │ │ │ @ instruction: 0xe7ddfab3 │ │ │ │ @ instruction: 0xf00e4268 │ │ │ │ strmi pc, [r2], -r1, ror #20 │ │ │ │ @ instruction: 0x4629bb70 │ │ │ │ - eorcs pc, r8, r5, asr #4 │ │ │ │ + adcne pc, r8, r5, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ - blx 0xfead9e34 │ │ │ │ - rsccs pc, r8, r7, asr #4 │ │ │ │ + blx 0xfead9dbc │ │ │ │ + rsbcs pc, r8, r7, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - blx 0xfe959e40 │ │ │ │ + blx 0xfe959dc8 │ │ │ │ @ instruction: 0xd1b12e00 │ │ │ │ - eorscc pc, r4, fp, asr #12 │ │ │ │ + adcscs pc, r4, fp, asr #12 │ │ │ │ eorseq pc, r1, r0, asr #5 │ │ │ │ - blx 0xfe759e50 │ │ │ │ - eorvs pc, r0, r7, asr #4 │ │ │ │ + blx 0xfe759dd8 │ │ │ │ + adcpl pc, r0, r7, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - blx 0xfe5d9e5c │ │ │ │ - addspl pc, ip, r8, asr #4 │ │ │ │ + blx 0xfe5d9de4 │ │ │ │ + andspl pc, ip, r8, asr #4 │ │ │ │ eorseq pc, r2, r0, asr #5 │ │ │ │ mvnsmi lr, #12386304 @ 0xbd0000 │ │ │ │ - blt 0xfe3d9e6c │ │ │ │ + blt 0xfe3d9df4 │ │ │ │ vmax.s8 d20, d9, d17 │ │ │ │ - vmlal.s , d16, d0[3] │ │ │ │ + vmlal.s , d0, d0[3] │ │ │ │ vhsub.s8 d16, d7, d31 │ │ │ │ - vmvn.i32 d17, #8 @ 0x00000008 │ │ │ │ + vshr.s64 d16, d24, #64 │ │ │ │ @ instruction: 0xf046002e │ │ │ │ @ instruction: 0xe7a9fa7f │ │ │ │ vhsub.s8 q10, , │ │ │ │ - vmov.i32 d17, #12 @ 0x0000000c │ │ │ │ + vshr.s64 d16, d12, #64 │ │ │ │ @ instruction: 0xf046002e │ │ │ │ vpmin.s8 , q4, │ │ │ │ - vshr.s64 d21, d12, #64 │ │ │ │ + vmov.i32 d21, #12 @ 0x0000000c │ │ │ │ pop {r1, r4, r5} │ │ │ │ @ instruction: 0xf04643f8 │ │ │ │ svclt 0x0000ba6f │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec74f94 │ │ │ │ + bl 0xfec74f1c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ sadd8mi r0, sp, r8 │ │ │ │ addslt r4, r7, r3, lsr fp │ │ │ │ stmdavs r9, {r2, r4, r9, sl, lr}^ │ │ │ │ - sbcspl pc, r4, r6, asr #12 │ │ │ │ + subspl pc, r4, r6, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ tstls r5, #1769472 @ 0x1b0000 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ - blx 0x1759ed0 │ │ │ │ + blx 0x1759e58 │ │ │ │ @ instruction: 0xf0174620 │ │ │ │ stmdacs r0, {r0, r3, r4, r5, r6, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0x4601d03a │ │ │ │ - adcseq pc, r8, #1879048196 @ 0x70000004 │ │ │ │ + eorseq pc, r8, #1879048196 @ 0x70000004 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - sbcscs pc, r0, r7, asr #4 │ │ │ │ + subscs pc, r0, r7, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - blx 0x1359ef0 │ │ │ │ + blx 0x1359e78 │ │ │ │ tstcs r0, r0, asr #4 │ │ │ │ @ instruction: 0xf186a805 │ │ │ │ - movtcs lr, #3194 @ 0xc7a │ │ │ │ + movtcs lr, #3190 @ 0xc76 │ │ │ │ andcs r4, r1, #26214400 @ 0x1900000 │ │ │ │ - sbcpl pc, ip, r9, asr #4 │ │ │ │ + subpl pc, ip, r9, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ - stccs 2, cr15, [r8], #-276 @ 0xfffffeec │ │ │ │ - stceq 2, cr15, [pc], #-768 @ 0x11daf8 │ │ │ │ + stcne 2, cr15, [r8], #276 @ 0x114 │ │ │ │ + stceq 2, cr15, [pc], #-768 @ 0x11da80 │ │ │ │ stmdage r5, {r1, ip, pc} │ │ │ │ andgt pc, r4, sp, asr #17 │ │ │ │ stcmi 2, cr15, [r0], {72} @ 0x48 │ │ │ │ ldceq 2, cr15, [r2], #-768 @ 0xfffffd00 │ │ │ │ andgt pc, r0, sp, asr #17 │ │ │ │ - @ instruction: 0xff82f197 │ │ │ │ + @ instruction: 0xff7ef197 │ │ │ │ stmdage r5, {r0, r3, r5, r9, sl, lr} │ │ │ │ - blx 0xb59f30 │ │ │ │ + blx 0xb59eb8 │ │ │ │ ldmdavs sl, {r2, r4, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r5, lsl fp │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ vrhadd.s8 d29, d7, d16 │ │ │ │ - vaddl.s8 q11, d0, d16 │ │ │ │ + vaddl.s8 , d16, d16 │ │ │ │ andslt r0, r7, lr, lsr #32 │ │ │ │ ldrhtmi lr, [r0], -sp │ │ │ │ - blt 0x759f50 │ │ │ │ + blt 0x759ed8 │ │ │ │ vmul.i8 , , q2 │ │ │ │ - vsra.s64 d16, d24, #64 │ │ │ │ + vbic.i32 d16, #8 @ 0x00000008 │ │ │ │ vrhadd.s8 d16, d7, d30 │ │ │ │ - vmvn.i32 d17, #0 @ 0x00000000 │ │ │ │ + vshr.s64 d16, d16, #64 │ │ │ │ @ instruction: 0xf046002e │ │ │ │ strb pc, [r3, sp, lsl #20] @ │ │ │ │ vmax.s8 d20, d7, d17 │ │ │ │ - vrshr.s64 d16, d24, #64 │ │ │ │ + vmvn.i32 d16, #2048 @ 0x00000800 │ │ │ │ vhsub.s8 d16, d7, d30 │ │ │ │ - vmvn.i32 d17, #8 @ 0x00000008 │ │ │ │ + vshr.s64 d16, d24, #64 │ │ │ │ @ instruction: 0xf046002e │ │ │ │ ldr pc, [r7, r1, lsl #20]! │ │ │ │ - @ instruction: 0xffc6f197 │ │ │ │ + @ instruction: 0xffc2f197 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec75078 │ │ │ │ + bl 0xfec75000 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ sadd8mi r0, ip, r8 │ │ │ │ addslt r4, r7, r3, lsr fp │ │ │ │ @ instruction: 0xf6466849 │ │ │ │ - vshr.s64 , q2, #64 │ │ │ │ + vmov.i32 , #4 @ 0x00000004 │ │ │ │ ldrmi r0, [r5], -lr, lsr #32 │ │ │ │ tstls r5, #1769472 @ 0x1b0000 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ @ instruction: 0xf9e6f046 │ │ │ │ tstcs r0, r0, asr #4 │ │ │ │ @ instruction: 0xf186a805 │ │ │ │ - movtcs lr, #3096 @ 0xc18 │ │ │ │ + movtcs lr, #3092 @ 0xc14 │ │ │ │ stmdage r5, {r0, r9, sp} │ │ │ │ - @ instruction: 0x01b8f247 │ │ │ │ + teqpeq r8, r7, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - stccs 2, cr15, [r8], #-276 @ 0xfffffeec │ │ │ │ - stceq 2, cr15, [pc], #-768 @ 0x11dbbc │ │ │ │ + stcne 2, cr15, [r8], #276 @ 0x114 │ │ │ │ + stceq 2, cr15, [pc], #-768 @ 0x11db44 │ │ │ │ ldrmi r9, [r9], -r2, lsl #2 │ │ │ │ andgt pc, r4, sp, asr #17 │ │ │ │ stcmi 2, cr15, [r0], {72} @ 0x48 │ │ │ │ ldceq 2, cr15, [r2], #-768 @ 0xfffffd00 │ │ │ │ andgt pc, r0, sp, asr #17 │ │ │ │ - @ instruction: 0xff20f197 │ │ │ │ + @ instruction: 0xff1cf197 │ │ │ │ strtmi sl, [r9], -r5, lsl #16 │ │ │ │ @ instruction: 0xf9c6f046 │ │ │ │ @ instruction: 0xf0174620 │ │ │ │ bicslt pc, r0, r7, ror #22 │ │ │ │ vmax.s8 d20, d9, d1 │ │ │ │ - vmlal.s , d16, d0[3] │ │ │ │ + vmlal.s , d0, d0[3] │ │ │ │ vhsub.s8 d16, d7, d31 │ │ │ │ - vshr.s64 q9, q0, #64 │ │ │ │ + vmov.i32 q9, #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf046002e │ │ │ │ - blmi 0x69c5d8 │ │ │ │ - blls 0x677f68 │ │ │ │ + blmi 0x69c560 │ │ │ │ + blls 0x677ef0 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ @ instruction: 0xd1200300 │ │ │ │ - eorvs pc, r0, r7, asr #4 │ │ │ │ + adcpl pc, r0, r7, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ pop {r0, r1, r2, r4, ip, sp, pc} │ │ │ │ @ instruction: 0xf0464030 │ │ │ │ ldmdblt r4, {r0, r1, r2, r5, r7, r8, fp, ip, sp, pc}^ │ │ │ │ - bicpl pc, ip, r9, asr #4 │ │ │ │ + cmpppl ip, r9, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - eorsne pc, r0, r7, asr #4 │ │ │ │ + adcseq pc, r0, r7, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf99cf046 │ │ │ │ strtmi lr, [r1], -r3, ror #15 │ │ │ │ - sbcpl pc, ip, #-1879048188 @ 0x90000004 │ │ │ │ + subpl pc, ip, #-1879048188 @ 0x90000004 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ - eorsne pc, r8, r7, asr #4 │ │ │ │ + adcseq pc, r8, r7, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf990f046 │ │ │ │ @ instruction: 0xf197e7d7 │ │ │ │ - svclt 0x0000ff55 │ │ │ │ + svclt 0x0000ff51 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0090f8cc │ │ │ │ @ instruction: 0xf8dfb096 │ │ │ │ ldrmi ip, [pc], -ip, lsr #2 │ │ │ │ @ instruction: 0xf8dc2a03 │ │ │ │ @ instruction: 0xf8cdc000 │ │ │ │ @ instruction: 0xf04fc054 │ │ │ │ ldmib sp, {sl, fp}^ │ │ │ │ ldcls 8, cr6, [lr, #-112] @ 0xffffff90 │ │ │ │ - bcs 0x6920f8 │ │ │ │ + bcs 0x692080 │ │ │ │ stmdami r3, {r1, r4, ip, lr, pc}^ │ │ │ │ ldrdgt pc, [r0], -r0 │ │ │ │ - b 0xfe543fe4 │ │ │ │ + b 0xfe543f6c │ │ │ │ @ instruction: 0xf04f0c0c │ │ │ │ cmnle sl, r0 │ │ │ │ vadd.i8 q11, , │ │ │ │ - vaddl.s8 , d0, d4 │ │ │ │ + vaddl.s8 q9, d16, d4 │ │ │ │ andslt r0, r6, lr, lsr #32 │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ ldmdblt lr, {r1, r2, r6, ip, sp, lr, pc}^ │ │ │ │ - mvnscs pc, r7, asr #4 │ │ │ │ + cmnpcs ip, r7, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - sbcspl pc, r4, r6, asr #12 │ │ │ │ + subspl pc, r4, r6, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf954f046 │ │ │ │ tstcs r0, r0, asr #4 │ │ │ │ @ instruction: 0xf186a805 │ │ │ │ - movtcs lr, #2950 @ 0xb86 │ │ │ │ + movtcs lr, #2946 @ 0xb82 │ │ │ │ andcs r4, r1, #26214400 @ 0x1900000 │ │ │ │ vadd.i8 d26, d7, d5 │ │ │ │ - @ instruction: 0xf2c004b8 │ │ │ │ + vmvn.i32 d16, #524288 @ 0x00080000 │ │ │ │ vshl.s8 d16, d30, d5 │ │ │ │ - vmull.s8 q9, d0, d24 │ │ │ │ + vmull.s8 , d16, d24 │ │ │ │ strls r0, [r2], #-3119 @ 0xfffff3d1 │ │ │ │ andgt pc, r4, sp, asr #17 │ │ │ │ stcmi 2, cr15, [r0], {72} @ 0x48 │ │ │ │ ldceq 2, cr15, [r2], #-768 @ 0xfffffd00 │ │ │ │ andgt pc, r0, sp, asr #17 │ │ │ │ - mcr2 1, 4, pc, cr14, cr7, {4} @ │ │ │ │ + mcr2 1, 4, pc, cr10, cr7, {4} @ │ │ │ │ stmdage r5, {r0, r3, r4, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf934f046 │ │ │ │ eorsle r2, ip, r0, lsl #26 │ │ │ │ - eorsne pc, r8, r7, asr #4 │ │ │ │ + adcseq pc, r8, r7, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ strtmi r4, [r9], -r2, lsr #12 │ │ │ │ @ instruction: 0xf92af046 │ │ │ │ stmdami r0!, {r0, r9, sp} │ │ │ │ @ instruction: 0xf7fc4631 │ │ │ │ - blmi 0x89cf64 │ │ │ │ - blls 0x67808c │ │ │ │ + blmi 0x89ceec │ │ │ │ + blls 0x678014 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ teqle r0, r0, lsl #6 │ │ │ │ - eorvs pc, r0, r7, asr #4 │ │ │ │ + adcpl pc, r0, r7, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ pop {r1, r2, r4, ip, sp, pc} │ │ │ │ @ instruction: 0xf04641f0 │ │ │ │ @ instruction: 0x4633b915 │ │ │ │ vmin.s8 d20, d7, d26 │ │ │ │ - vsra.s64 q9, q10, #64 │ │ │ │ + vbic.i32 q9, #4 @ 0x00000004 │ │ │ │ vrhadd.s8 d16, d7, d30 │ │ │ │ - vshr.s64 d16, d4, #64 │ │ │ │ + vmov.i32 d16, #4 @ 0x00000004 │ │ │ │ @ instruction: 0xf046002e │ │ │ │ strbmi pc, [r0], -r9, lsl #18 @ │ │ │ │ stc2l 7, cr15, [r6, #1008] @ 0x3f0 │ │ │ │ ldmdavs sl, {r0, r2, r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r5, lsl fp │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ @ instruction: 0x4629d111 │ │ │ │ - adceq pc, r0, r7, asr #4 │ │ │ │ + eoreq pc, r0, r7, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ pop {r1, r2, r4, ip, sp, pc} │ │ │ │ @ instruction: 0xf04641f0 │ │ │ │ @ instruction: 0x4621b8f5 │ │ │ │ - eorsne pc, r0, r7, asr #4 │ │ │ │ + adcseq pc, r0, r7, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf8eef046 │ │ │ │ @ instruction: 0xf197e7c2 │ │ │ │ - svclt 0x0000feb3 │ │ │ │ + svclt 0x0000feaf │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ - eorseq lr, r3, r8, lsr #25 │ │ │ │ + eorseq lr, r3, r8, lsr #24 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec752a4 │ │ │ │ + bl 0xfec7522c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf6460ff0 │ │ │ │ - vshr.s64 , q2, #64 │ │ │ │ + vmov.i32 , #4 @ 0x00000004 │ │ │ │ ldrmi r0, [r4], -lr, lsr #32 │ │ │ │ cdpls 8, 0, cr6, cr4, cr9, {2} │ │ │ │ @ instruction: 0xf046461d │ │ │ │ @ instruction: 0xf114f8d5 │ │ │ │ eorle r0, r6, r4, ror #30 │ │ │ │ vmax.s8 d20, d7, d17 │ │ │ │ - vrshr.s64 d16, d24, #64 │ │ │ │ + vmvn.i32 d16, #2048 @ 0x00000800 │ │ │ │ vhsub.s8 d16, d7, d30 │ │ │ │ - vaddl.s8 , d0, d16 │ │ │ │ + vaddl.s8 q9, d16, d16 │ │ │ │ @ instruction: 0xf046002e │ │ │ │ strtmi pc, [r8], -r7, asr #17 │ │ │ │ - blx 0x1b5a13c │ │ │ │ + blx 0x1b5a0c4 │ │ │ │ teqlt r0, #1048576 @ 0x100000 │ │ │ │ - adcseq pc, r8, #1879048196 @ 0x70000004 │ │ │ │ + eorseq pc, r8, #1879048196 @ 0x70000004 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - sbcscs pc, r0, r7, asr #4 │ │ │ │ + subscs pc, r0, r7, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf8b8f046 │ │ │ │ @ instruction: 0x4631481a │ │ │ │ @ instruction: 0xf7fc2201 │ │ │ │ vpadd.i8 , , │ │ │ │ - vaddl.s8 q11, d0, d16 │ │ │ │ + vaddl.s8 , d16, d16 │ │ │ │ pop {r1, r2, r3, r5} │ │ │ │ @ instruction: 0xf0464070 │ │ │ │ vadd.i8 d27, d23, d27 │ │ │ │ - vsra.s64 d16, d24, #64 │ │ │ │ + vbic.i32 d16, #8 @ 0x00000008 │ │ │ │ vrhadd.s8 d16, d7, d30 │ │ │ │ - vmov.i32 d19, #4 @ 0x00000004 │ │ │ │ + vshr.s64 d18, d4, #64 │ │ │ │ @ instruction: 0xf046002e │ │ │ │ strtmi pc, [r8], -r1, lsr #17 │ │ │ │ - blx 0x11da188 │ │ │ │ + blx 0x11da110 │ │ │ │ stmdacs r0, {r0, r9, sl, lr} │ │ │ │ ldmdblt r5, {r3, r4, r6, r7, r8, ip, lr, pc}^ │ │ │ │ - @ instruction: 0x01b8f247 │ │ │ │ + teqpeq r8, r7, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - eorsne pc, r0, r7, asr #4 │ │ │ │ + adcseq pc, r0, r7, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf890f046 │ │ │ │ @ instruction: 0x4629e7d6 │ │ │ │ - adcseq pc, r8, #1879048196 @ 0x70000004 │ │ │ │ + eorseq pc, r8, #1879048196 @ 0x70000004 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - eorsne pc, r8, r7, asr #4 │ │ │ │ + adcseq pc, r8, r7, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf884f046 │ │ │ │ svclt 0x0000e7ca │ │ │ │ - eorseq pc, r3, r4, rrx │ │ │ │ + eorseq lr, r3, r4, ror #31 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec75370 │ │ │ │ + bl 0xfec752f8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ umullslt r0, r8, r0, pc @ │ │ │ │ - blmi 0x142f9ec │ │ │ │ - sbcspl pc, r4, r6, asr #12 │ │ │ │ + blmi 0x142f974 │ │ │ │ + subspl pc, r4, r6, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ andls r6, r5, #4784128 @ 0x490000 │ │ │ │ ldrvs lr, [ip, #-2525] @ 0xfffff623 │ │ │ │ tstls r7, #1769472 @ 0x1b0000 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ @ instruction: 0xf868f046 │ │ │ │ vpmax.s8 d25, d7, d5 │ │ │ │ - vaddl.s8 , d0, d24 │ │ │ │ - bcs 0x19e25c │ │ │ │ + vaddl.s8 q9, d16, d24 │ │ │ │ + bcs 0x19e1e4 │ │ │ │ @ instruction: 0xf64ebf9d │ │ │ │ - vqdmlal.s , d0, d0[2] │ │ │ │ - bl 0x1dee7c │ │ │ │ + vqdmlal.s q8, d16, d0[2] │ │ │ │ + bl 0x1dee04 │ │ │ │ vcgt.s8 d16, d23, d2 │ │ │ │ - svclt 0x008c21bc │ │ │ │ + svclt 0x008c213c │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ @ instruction: 0x1734f8d3 │ │ │ │ @ instruction: 0xf852f046 │ │ │ │ svclt 0x00181e23 │ │ │ │ stccs 3, cr2, [r8, #-4] │ │ │ │ movwcs fp, #3864 @ 0xf18 │ │ │ │ suble r2, r4, r0, lsl #22 │ │ │ │ andcs r2, r8, #67108864 @ 0x4000000 │ │ │ │ ldrmi r4, [r8], -r1, lsr #12 │ │ │ │ @ instruction: 0xf932f017 │ │ │ │ subsle r2, r5, r0, lsl #16 │ │ │ │ @ instruction: 0xf7fc2100 │ │ │ │ cdpcs 15, 0, cr15, cr0, cr3, {7} │ │ │ │ vrhadd.s8 , , q2 │ │ │ │ - vsra.s64 d16, d24, #64 │ │ │ │ + vbic.i32 d16, #8 @ 0x00000008 │ │ │ │ vrhadd.s8 d16, d7, d30 │ │ │ │ - vmvn.i32 d17, #0 @ 0x00000000 │ │ │ │ + vshr.s64 d16, d16, #64 │ │ │ │ @ instruction: 0xf046002e │ │ │ │ subcs pc, r0, #3342336 @ 0x330000 │ │ │ │ stmdage r7, {r8, sp} │ │ │ │ - strtcs pc, [r4], #-590 @ 0xfffffdb2 │ │ │ │ + strtne pc, [r4], #590 @ 0x24e │ │ │ │ ldrteq pc, [r1], #-704 @ 0xfffffd40 @ │ │ │ │ - b 0x195a82c │ │ │ │ + b 0x185a7b4 │ │ │ │ andcs r2, r1, #64, 6 │ │ │ │ strls r4, [r1], #-1561 @ 0xfffff9e7 │ │ │ │ - sbcpl pc, ip, r9, asr #4 │ │ │ │ + subpl pc, ip, r9, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ - strmi pc, [r0], #584 @ 0x248 │ │ │ │ + strmi pc, [r0], #-584 @ 0xfffffdb8 │ │ │ │ ldrteq pc, [r2], #-704 @ 0xfffffd40 @ │ │ │ │ stmdage r7, {r1, ip, pc} │ │ │ │ @ instruction: 0xf1979400 │ │ │ │ - strtmi pc, [r9], -pc, ror #26 │ │ │ │ + strtmi pc, [r9], -fp, ror #26 │ │ │ │ @ instruction: 0xf046a807 │ │ │ │ - blmi 0x81c294 │ │ │ │ - blls 0x6f82ac │ │ │ │ + blmi 0x81c21c │ │ │ │ + blls 0x6f8234 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ @ instruction: 0xd12d0300 │ │ │ │ - eorvs pc, r0, r7, asr #4 │ │ │ │ + adcpl pc, r0, r7, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ pop {r3, r4, ip, sp, pc} │ │ │ │ @ instruction: 0xf0464070 │ │ │ │ ldmiblt ip!, {r0, r2, fp, ip, sp, pc} │ │ │ │ - @ instruction: 0x01b8f247 │ │ │ │ + teqpeq r8, r7, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - eorsne pc, r0, r7, asr #4 │ │ │ │ + adcseq pc, r0, r7, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xfffaf045 │ │ │ │ adcsle r2, sl, r0, lsl #28 │ │ │ │ vmin.s8 d20, d7, d17 │ │ │ │ - vrshr.s64 d16, d24, #64 │ │ │ │ + vmvn.i32 d16, #2048 @ 0x00000800 │ │ │ │ vhsub.s8 d16, d7, d30 │ │ │ │ - vmvn.i32 d17, #8 @ 0x00000008 │ │ │ │ + vshr.s64 d16, d24, #64 │ │ │ │ @ instruction: 0xf045002e │ │ │ │ ldr pc, [r8, sp, ror #31]! │ │ │ │ vmax.s8 d20, d7, d17 │ │ │ │ - vrshr.s64 d16, d24, #64 │ │ │ │ + vmvn.i32 d16, #2048 @ 0x00000800 │ │ │ │ vhsub.s8 d16, d7, d30 │ │ │ │ - vmvn.i32 d17, #8 @ 0x00000008 │ │ │ │ + vshr.s64 d16, d24, #64 │ │ │ │ @ instruction: 0xf045002e │ │ │ │ str pc, [r0, r1, ror #31]! │ │ │ │ - stc2 1, cr15, [r6, #604]! @ 0x25c │ │ │ │ + stc2 1, cr15, [r2, #604]! @ 0x25c │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec754b8 │ │ │ │ + bl 0xfec75440 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf6460fe8 │ │ │ │ - vshr.s64 , q2, #64 │ │ │ │ + vmov.i32 , #4 @ 0x00000004 │ │ │ │ ldrmi r0, [r6], -lr, lsr #32 │ │ │ │ svcls 0x00066849 │ │ │ │ @ instruction: 0xf003461d │ │ │ │ @ instruction: 0xf0450440 │ │ │ │ ldrtmi pc, [r0], -r9, asr #31 @ │ │ │ │ @ instruction: 0xf96af017 │ │ │ │ @ instruction: 0x4601b330 │ │ │ │ - adcseq pc, r8, #1879048196 @ 0x70000004 │ │ │ │ + eorseq pc, r8, #1879048196 @ 0x70000004 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - sbcscs pc, r0, r7, asr #4 │ │ │ │ + subscs pc, r0, r7, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xffbaf045 │ │ │ │ @ instruction: 0xf184fab4 │ │ │ │ stmdbeq r9, {r3, r5, r9, sl, lr}^ │ │ │ │ mrc2 7, 5, pc, cr12, cr12, {7} │ │ │ │ vmul.i8 d27, d7, d28 │ │ │ │ - vaddl.s8 q11, d0, d16 │ │ │ │ + vaddl.s8 , d16, d16 │ │ │ │ pop {r1, r2, r3, r5} │ │ │ │ @ instruction: 0xf04540f8 │ │ │ │ @ instruction: 0xb1bfbfab │ │ │ │ tstcs r1, r8, lsr r6 │ │ │ │ mcr2 7, 7, pc, cr4, cr12, {7} @ │ │ │ │ - eorvs pc, r0, r7, asr #4 │ │ │ │ + adcpl pc, r0, r7, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ ldrhtmi lr, [r8], #141 @ 0x8d │ │ │ │ svclt 0x009ef045 │ │ │ │ vmla.i8 , , q11 │ │ │ │ - vsra.s64 d16, d24, #64 │ │ │ │ + vbic.i32 d16, #8 @ 0x00000008 │ │ │ │ vrhadd.s8 d16, d7, d30 │ │ │ │ - vmvn.i32 d17, #0 @ 0x00000000 │ │ │ │ + vshr.s64 d16, d16, #64 │ │ │ │ @ instruction: 0xf045002e │ │ │ │ bfi pc, r3, (invalid: 31:23) @ │ │ │ │ - bicpl pc, ip, r9, asr #4 │ │ │ │ + cmpppl ip, r9, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - rsccs pc, r0, r7, asr #4 │ │ │ │ + rsbcs pc, r0, r7, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xff88f045 │ │ │ │ - eorvs pc, r0, r7, asr #4 │ │ │ │ + adcpl pc, r0, r7, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ ldrhtmi lr, [r8], #141 @ 0x8d │ │ │ │ svclt 0x0080f045 │ │ │ │ vmin.s8 d20, d7, d17 │ │ │ │ - vrshr.s64 d16, d24, #64 │ │ │ │ + vmvn.i32 d16, #2048 @ 0x00000800 │ │ │ │ vhsub.s8 d16, d7, d30 │ │ │ │ - vmvn.i32 d17, #8 @ 0x00000008 │ │ │ │ + vshr.s64 d16, d24, #64 │ │ │ │ @ instruction: 0xf045002e │ │ │ │ @ instruction: 0xe7b9ff75 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec75588 │ │ │ │ + bl 0xfec75510 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ umullslt r0, r7, r0, pc @ │ │ │ │ - blmi 0xf2fc10 │ │ │ │ + blmi 0xf2fb98 │ │ │ │ stmdavs r9, {r0, r2, r4, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf6464606 │ │ │ │ - vshr.s64 , q2, #64 │ │ │ │ + vmov.i32 , #4 @ 0x00000004 │ │ │ │ ldcls 0, cr0, [ip], {46} @ 0x2e │ │ │ │ tstls r5, #1769472 @ 0x1b0000 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ @ instruction: 0xff5cf045 │ │ │ │ @ instruction: 0xf0174628 │ │ │ │ stmdacs r0, {r0, r2, r3, r4, r5, r6, r7, fp, ip, sp, lr, pc} │ │ │ │ strmi sp, [r1], -r1, asr #32 │ │ │ │ - adcseq pc, r8, #1879048196 @ 0x70000004 │ │ │ │ + eorseq pc, r8, #1879048196 @ 0x70000004 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - sbcscs pc, r0, r7, asr #4 │ │ │ │ + subscs pc, r0, r7, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xff4cf045 │ │ │ │ orrscc pc, r8, #25165824 @ 0x1800000 │ │ │ │ tstcs r0, r0, asr #4 │ │ │ │ @ instruction: 0xf893a805 │ │ │ │ - blcs 0x12b0a0 │ │ │ │ + blcs 0x12b028 │ │ │ │ ldrtmi fp, [ip], -r8, lsl #30 │ │ │ │ - ldmdb r6!, {r1, r2, r7, r8, ip, sp, lr, pc}^ │ │ │ │ + ldmdb r2!, {r1, r2, r7, r8, ip, sp, lr, pc}^ │ │ │ │ andcs r2, r1, #64, 6 │ │ │ │ vmin.s8 d20, d9, d9 │ │ │ │ - vmla.i d21, d16, d0[3] │ │ │ │ + vmla.i d21, d0, d0[3] │ │ │ │ vhadd.s8 d16, d7, d31 │ │ │ │ - vqdmulh.s d18, d0, d0[4] │ │ │ │ + vqdmulh.s d17, d16, d0[4] │ │ │ │ andls r0, r2, lr, lsr #24 │ │ │ │ andgt pc, r4, sp, asr #17 │ │ │ │ vadd.i8 d26, d8, d5 │ │ │ │ - vmull.s8 q10, d16, d0 │ │ │ │ + vmull.s8 q10, d0, d0 │ │ │ │ @ instruction: 0xf8cd0c32 │ │ │ │ @ instruction: 0xf197c000 │ │ │ │ - @ instruction: 0x4621fc7f │ │ │ │ + @ instruction: 0x4621fc7b │ │ │ │ @ instruction: 0xf045a805 │ │ │ │ - blmi 0x69e0b4 │ │ │ │ - blls 0x67848c │ │ │ │ + blmi 0x69e03c │ │ │ │ + blls 0x678414 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ @ instruction: 0xd1200300 │ │ │ │ - eorvs pc, r0, r7, asr #4 │ │ │ │ + adcpl pc, r0, r7, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ pop {r0, r1, r2, r4, ip, sp, pc} │ │ │ │ @ instruction: 0xf04540f0 │ │ │ │ ldmdblt r5, {r0, r2, r4, r8, r9, sl, fp, ip, sp, pc}^ │ │ │ │ - @ instruction: 0x01b8f247 │ │ │ │ + teqpeq r8, r7, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - eorsne pc, r0, r7, asr #4 │ │ │ │ + adcseq pc, r0, r7, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xff0af045 │ │ │ │ @ instruction: 0x4629e7bc │ │ │ │ - adcseq pc, r8, #1879048196 @ 0x70000004 │ │ │ │ + eorseq pc, r8, #1879048196 @ 0x70000004 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - eorsne pc, r8, r7, asr #4 │ │ │ │ + adcseq pc, r8, r7, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ cdp2 0, 15, cr15, cr14, cr5, {2} │ │ │ │ @ instruction: 0xf197e7b0 │ │ │ │ - svclt 0x0000fcc3 │ │ │ │ + svclt 0x0000fcbf │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec75680 │ │ │ │ + bl 0xfec75608 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf6460fe8 │ │ │ │ - vshr.s64 , q2, #64 │ │ │ │ + vmov.i32 , #4 @ 0x00000004 │ │ │ │ ldrmi r0, [r4], -lr, lsr #32 │ │ │ │ cdpls 8, 0, cr6, cr6, cr9, {2} │ │ │ │ svcls 0x0008461d │ │ │ │ cdp2 0, 14, cr15, cr6, cr5, {2} │ │ │ │ svceq 0x0064f114 │ │ │ │ strtmi sp, [r1], -sl, lsr #32 │ │ │ │ - adcseq pc, r8, #1879048196 @ 0x70000004 │ │ │ │ + eorseq pc, r8, #1879048196 @ 0x70000004 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - eorcc pc, r0, r7, asr #4 │ │ │ │ + adccs pc, r0, r7, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ cdp2 0, 13, cr15, cr8, cr5, {2} │ │ │ │ @ instruction: 0xf0174628 │ │ │ │ @ instruction: 0x4601f879 │ │ │ │ vcge.s8 , , q0 │ │ │ │ - vrshr.s64 d16, d24, #64 │ │ │ │ + vmvn.i32 d16, #2048 @ 0x00000800 │ │ │ │ vhsub.s8 d16, d7, d30 │ │ │ │ - vshr.s64 q9, q0, #64 │ │ │ │ + vmov.i32 q9, #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf045002e │ │ │ │ ldrtmi pc, [r0], -r9, asr #29 @ │ │ │ │ @ instruction: 0xf7fc2100 │ │ │ │ ldmdami sl, {r0, r2, r3, r4, r6, sl, fp, ip, sp, lr, pc} │ │ │ │ andcs r4, r1, #59768832 @ 0x3900000 │ │ │ │ @ instruction: 0xf96cf7fc │ │ │ │ - eorvs pc, r0, r7, asr #4 │ │ │ │ + adcpl pc, r0, r7, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ ldrhtmi lr, [r8], #141 @ 0x8d │ │ │ │ cdplt 0, 11, cr15, cr8, cr5, {2} │ │ │ │ - @ instruction: 0x01b8f247 │ │ │ │ + teqpeq r8, r7, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - andscc pc, r4, r7, asr #4 │ │ │ │ + addscs pc, r4, r7, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ cdp2 0, 10, cr15, cr14, cr5, {2} │ │ │ │ @ instruction: 0xf0174628 │ │ │ │ strmi pc, [r1], -pc, asr #16 │ │ │ │ bicsle r2, r4, r0, lsl #16 │ │ │ │ vmul.i8 , , │ │ │ │ - vsra.s64 d16, d24, #64 │ │ │ │ + vbic.i32 d16, #8 @ 0x00000008 │ │ │ │ vrhadd.s8 d16, d7, d30 │ │ │ │ - vmvn.i32 d17, #0 @ 0x00000000 │ │ │ │ + vshr.s64 d16, d16, #64 │ │ │ │ @ instruction: 0xf045002e │ │ │ │ bfi pc, sp, (invalid: 29:18) @ │ │ │ │ vmax.s8 d20, d7, d25 │ │ │ │ - vrshr.s64 d16, d24, #64 │ │ │ │ + vmvn.i32 d16, #2048 @ 0x00000800 │ │ │ │ vhsub.s8 d16, d7, d30 │ │ │ │ - vmvn.i32 d17, #8 @ 0x00000008 │ │ │ │ + vshr.s64 d16, d24, #64 │ │ │ │ @ instruction: 0xf045002e │ │ │ │ bfi pc, r1, (invalid: 29:6) @ │ │ │ │ - eorseq pc, r3, r8, lsl #1 │ │ │ │ + eorseq pc, r3, r8 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec75754 │ │ │ │ + bl 0xfec756dc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf6460ff0 │ │ │ │ - vshr.s64 , q2, #64 │ │ │ │ + vmov.i32 , #4 @ 0x00000004 │ │ │ │ ldrmi r0, [r4], -lr, lsr #32 │ │ │ │ stcls 8, cr6, [r4, #-292] @ 0xfffffedc │ │ │ │ @ instruction: 0xf045461e │ │ │ │ @ instruction: 0xf114fe7d │ │ │ │ eorsle r0, r8, r4, ror #30 │ │ │ │ vmax.s8 d20, d7, d17 │ │ │ │ - vrshr.s64 d16, d24, #64 │ │ │ │ + vmvn.i32 d16, #2048 @ 0x00000800 │ │ │ │ vhsub.s8 d16, d7, d30 │ │ │ │ - vaddl.s8 , d0, d16 │ │ │ │ + vaddl.s8 q9, d16, d16 │ │ │ │ @ instruction: 0xf045002e │ │ │ │ ldrtmi pc, [r0], -pc, ror #28 @ │ │ │ │ @ instruction: 0xf810f017 │ │ │ │ biclt r4, r0, #1048576 @ 0x100000 │ │ │ │ - adcseq pc, r8, #1879048196 @ 0x70000004 │ │ │ │ + eorseq pc, r8, #1879048196 @ 0x70000004 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - sbcscs pc, r0, r7, asr #4 │ │ │ │ + subscs pc, r0, r7, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ cdp2 0, 6, cr15, cr0, cr5, {2} │ │ │ │ @ instruction: 0x4628b15d │ │ │ │ @ instruction: 0xf7fc2101 │ │ │ │ vmla.f32 d31, d23, d9 │ │ │ │ - vaddl.s8 q11, d0, d16 │ │ │ │ + vaddl.s8 , d16, d16 │ │ │ │ pop {r1, r2, r3, r5} │ │ │ │ @ instruction: 0xf0454070 │ │ │ │ @ instruction: 0xf249be53 │ │ │ │ - vmla.f d21, d16, d0[3] │ │ │ │ + vmla.f d21, d0, d0[3] │ │ │ │ vrhadd.s8 d16, d7, d31 │ │ │ │ - vmla.i d18, d16, d0[4] │ │ │ │ + vmla.i d18, d0, d0[4] │ │ │ │ @ instruction: 0xf045002e │ │ │ │ vceq.f32 , , │ │ │ │ - vaddl.s8 q11, d0, d16 │ │ │ │ + vaddl.s8 , d16, d16 │ │ │ │ pop {r1, r2, r3, r5} │ │ │ │ @ instruction: 0xf0454070 │ │ │ │ vceq.f32 , , │ │ │ │ - vsra.s64 d16, d24, #64 │ │ │ │ + vbic.i32 d16, #8 @ 0x00000008 │ │ │ │ vrhadd.s8 d16, d7, d30 │ │ │ │ - vmov.i32 d19, #4 @ 0x00000004 │ │ │ │ + vshr.s64 d18, d4, #64 │ │ │ │ @ instruction: 0xf045002e │ │ │ │ @ instruction: 0x4630fe37 │ │ │ │ @ instruction: 0xffd8f016 │ │ │ │ stmdacs r0, {r0, r9, sl, lr} │ │ │ │ ldmdblt r6, {r1, r2, r6, r7, r8, ip, lr, pc}^ │ │ │ │ - @ instruction: 0x01b8f247 │ │ │ │ + teqpeq r8, r7, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - eorsne pc, r0, r7, asr #4 │ │ │ │ + adcseq pc, r0, r7, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ cdp2 0, 2, cr15, cr6, cr5, {2} │ │ │ │ ldrtmi lr, [r1], -r4, asr #15 │ │ │ │ - adcseq pc, r8, #1879048196 @ 0x70000004 │ │ │ │ + eorseq pc, r8, #1879048196 @ 0x70000004 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - eorsne pc, r8, r7, asr #4 │ │ │ │ + adcseq pc, r8, r7, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ cdp2 0, 1, cr15, cr10, cr5, {2} │ │ │ │ svclt 0x0000e7b8 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec75840 │ │ │ │ + bl 0xfec757c8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf6460fe8 │ │ │ │ - vshr.s64 , q2, #64 │ │ │ │ + vmov.i32 , #4 @ 0x00000004 │ │ │ │ ldrmi r0, [r4], -lr, lsr #32 │ │ │ │ ldmib sp, {r0, r3, r6, fp, sp, lr}^ │ │ │ │ ldrmi r6, [sp], -r6, lsl #14 │ │ │ │ cdp2 0, 0, cr15, cr6, cr5, {2} │ │ │ │ svceq 0x0064f114 │ │ │ │ strtmi sp, [r1], -fp, lsr #32 │ │ │ │ - adcseq pc, r8, #1879048196 @ 0x70000004 │ │ │ │ + eorseq pc, r8, #1879048196 @ 0x70000004 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - eorcc pc, r0, r7, asr #4 │ │ │ │ + adccs pc, r0, r7, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ ldc2l 0, cr15, [r8, #276]! @ 0x114 │ │ │ │ @ instruction: 0xf0164628 │ │ │ │ @ instruction: 0x4601ff99 │ │ │ │ vcge.s8 , , q4 │ │ │ │ - vrshr.s64 d16, d24, #64 │ │ │ │ + vmvn.i32 d16, #2048 @ 0x00000800 │ │ │ │ vhsub.s8 d16, d7, d30 │ │ │ │ - vshr.s64 q9, q0, #64 │ │ │ │ + vmov.i32 q9, #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf045002e │ │ │ │ ldrtmi pc, [r1], -r9, ror #27 @ │ │ │ │ andcs r4, r0, #28, 16 @ 0x1c0000 │ │ │ │ @ instruction: 0xf890f7fc │ │ │ │ @ instruction: 0x4639481b │ │ │ │ @ instruction: 0xf7fc2201 │ │ │ │ vadd.i8 d31, d23, d11 │ │ │ │ - vaddl.s8 q11, d0, d16 │ │ │ │ + vaddl.s8 , d16, d16 │ │ │ │ pop {r1, r2, r3, r5} │ │ │ │ @ instruction: 0xf04540f8 │ │ │ │ vmla.f32 , , │ │ │ │ - vsra.s64 d16, d24, #64 │ │ │ │ + vbic.i32 d16, #8 @ 0x00000008 │ │ │ │ vrhadd.s8 d16, d7, d30 │ │ │ │ - vmov.i32 d19, #4 @ 0x00000004 │ │ │ │ + vshr.s64 d18, d4, #64 │ │ │ │ @ instruction: 0xf045002e │ │ │ │ strtmi pc, [r8], -sp, asr #27 │ │ │ │ @ instruction: 0xff6ef016 │ │ │ │ stmdacs r0, {r0, r9, sl, lr} │ │ │ │ ldmdblt r5, {r0, r1, r4, r6, r7, r8, ip, lr, pc}^ │ │ │ │ - @ instruction: 0x01b8f247 │ │ │ │ + teqpeq r8, r7, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - eorsne pc, r0, r7, asr #4 │ │ │ │ + adcseq pc, r0, r7, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ ldc2 0, cr15, [ip, #276]! @ 0x114 │ │ │ │ @ instruction: 0x4629e7d1 │ │ │ │ - adcseq pc, r8, #1879048196 @ 0x70000004 │ │ │ │ + eorseq pc, r8, #1879048196 @ 0x70000004 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - eorsne pc, r8, r7, asr #4 │ │ │ │ + adcseq pc, r8, r7, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ ldc2 0, cr15, [r0, #276]! @ 0x114 │ │ │ │ svclt 0x0000e7c5 │ │ │ │ - eorseq pc, r3, r8, lsr #32 │ │ │ │ - eorseq pc, r3, ip, lsr #1 │ │ │ │ + eorseq lr, r3, r8, lsr #31 │ │ │ │ + eorseq pc, r3, ip, lsr #32 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0088f8cc │ │ │ │ strmi r4, [pc], -r4, lsl #12 │ │ │ │ ldmdami pc!, {r0, r9, sl, lr} @ │ │ │ │ movwcs fp, #4247 @ 0x1097 │ │ │ │ @@ -276682,3240 +276653,3240 @@ │ │ │ │ andeq pc, r0, pc, asr #32 │ │ │ │ @ instruction: 0x46182210 │ │ │ │ mcr2 0, 4, pc, cr2, cr6, {0} @ │ │ │ │ stmdacs r0, {r1, r2, r9, sl, lr} │ │ │ │ ldmib r0, {r1, r4, r6, ip, lr, pc}^ │ │ │ │ subcs r8, r0, #0, 18 │ │ │ │ stmdage r5, {r8, sp} │ │ │ │ - svc 0x00c0f185 │ │ │ │ + svc 0x00bcf185 │ │ │ │ ldrmi r2, [r9], -r0, asr #6 │ │ │ │ stmdage r5, {r0, r9, sp} │ │ │ │ - ldrteq pc, [r8], #583 @ 0x247 @ │ │ │ │ + ldrteq pc, [r8], #-583 @ 0xfffffdb9 @ │ │ │ │ strteq pc, [lr], #-704 @ 0xfffffd40 │ │ │ │ - strcc pc, [ip, #-583]! @ 0xfffffdb9 │ │ │ │ + strcs pc, [ip, #583]! @ 0x247 │ │ │ │ streq pc, [lr, #-704]! @ 0xfffffd40 │ │ │ │ strls r9, [r1, #-1026] @ 0xfffffbfe │ │ │ │ - strmi pc, [r0, #584] @ 0x248 │ │ │ │ + strmi pc, [r0, #-584] @ 0xfffffdb8 │ │ │ │ ldreq pc, [r2, #-704]! @ 0xfffffd40 │ │ │ │ @ instruction: 0xf1979500 │ │ │ │ - strbmi pc, [fp], -fp, asr #21 @ │ │ │ │ + strbmi pc, [fp], -r7, asr #21 @ │ │ │ │ stmdage r5, {r1, r6, r9, sl, lr} │ │ │ │ ldc2l 0, cr15, [r0, #-276]! @ 0xfffffeec │ │ │ │ ldmib r6, {r6, r9, sp}^ │ │ │ │ tstcs r0, r2, lsl #18 │ │ │ │ @ instruction: 0xf185a805 │ │ │ │ - movtcs lr, #4000 @ 0xfa0 │ │ │ │ - sbcpl pc, ip, #-1879048188 @ 0x90000004 │ │ │ │ + movtcs lr, #3996 @ 0xf9c │ │ │ │ + subpl pc, ip, #-1879048188 @ 0x90000004 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ svclt 0x00082f00 │ │ │ │ ldrmi r4, [r9], -r2, lsr #12 │ │ │ │ stmdage r5, {r1, r9, ip, pc} │ │ │ │ vrshl.s8 d25, d0, d7 │ │ │ │ - vmvn.i32 d19, #3072 @ 0x00000c00 │ │ │ │ + vrshr.s64 d18, d28, #64 │ │ │ │ andls r0, r1, #-536870910 @ 0xe0000002 │ │ │ │ @ instruction: 0xf1972201 │ │ │ │ - strbmi pc, [r2], -fp, lsr #21 @ │ │ │ │ + strbmi pc, [r2], -r7, lsr #21 @ │ │ │ │ stmdage r5, {r0, r1, r3, r6, r9, sl, lr} │ │ │ │ ldc2l 0, cr15, [r0, #-276] @ 0xfffffeec │ │ │ │ ldmdavs sl, {r0, r1, r2, r4, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r5, lsl fp │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andslt sp, r7, r6, lsr #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ mvnshi lr, #12386304 @ 0xbd0000 │ │ │ │ - adcseq pc, r8, #1879048196 @ 0x70000004 │ │ │ │ + eorseq pc, r8, #1879048196 @ 0x70000004 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - bicpl pc, ip, #-1879048188 @ 0x90000004 │ │ │ │ + movtpl pc, #49737 @ 0xc249 @ │ │ │ │ msreq CPSR_fsxc, #192, 4 │ │ │ │ svclt 0x00184287 │ │ │ │ - blmi 0x37006c │ │ │ │ - blls 0x67886c │ │ │ │ + blmi 0x36fff4 │ │ │ │ + blls 0x6787f4 │ │ │ │ @ instruction: 0xf04f4059 │ │ │ │ mrsle r0, (UNDEF: 57) │ │ │ │ vmax.s8 d20, d7, d17 │ │ │ │ - vmvn.i32 d17, #8 @ 0x00000008 │ │ │ │ + vshr.s64 d16, d24, #64 │ │ │ │ andslt r0, r7, lr, lsr #32 │ │ │ │ mvnsmi lr, #12386304 @ 0xbd0000 │ │ │ │ stclt 0, cr15, [r2, #-276]! @ 0xfffffeec │ │ │ │ - blx 0xffb5ae84 │ │ │ │ + blx 0xffa5ae0c │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec75a34 │ │ │ │ + bl 0xfec759bc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ @ instruction: 0xf6474614 │ │ │ │ - vshr.s64 q10, q12, #64 │ │ │ │ + vmvn.i32 q10, #8 @ 0x00000008 │ │ │ │ stcls 0, cr0, [r8, #-184] @ 0xffffff48 │ │ │ │ stc2 0, cr15, [lr, #-276] @ 0xfffffeec │ │ │ │ svcpl 0x0080f514 │ │ │ │ vqsub.s8 d29, d5, d0 │ │ │ │ - vaddl.s8 q9, d0, d24 │ │ │ │ + vaddl.s8 , d16, d24 │ │ │ │ strtmi r0, [r1], -pc, lsr #32 │ │ │ │ stc2 0, cr15, [r4, #-276] @ 0xfffffeec │ │ │ │ vmla.i8 , q12, │ │ │ │ - vshr.s64 d21, d12, #64 │ │ │ │ + vmov.i32 d21, #12 @ 0x0000000c │ │ │ │ andlt r0, r3, r2, lsr r0 │ │ │ │ ldrhtmi lr, [r0], -sp │ │ │ │ ldcllt 0, cr15, [sl], #276 @ 0x114 │ │ │ │ tstls r1, r1, ror #4 │ │ │ │ @ instruction: 0xf00d4608 │ │ │ │ stmdbls r1, {r0, r1, r2, r5, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ stmdacs r0, {r1, r9, sl, lr} │ │ │ │ vhadd.s8 , , │ │ │ │ - vmov.i32 d17, #12 @ 0x0000000c │ │ │ │ + vshr.s64 d16, d12, #64 │ │ │ │ @ instruction: 0xf045002e │ │ │ │ strb pc, [r6, fp, ror #25]! @ │ │ │ │ - subcc pc, ip, r7, asr #4 │ │ │ │ + sbccs pc, ip, r7, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ stc2l 0, cr15, [r4], #276 @ 0x114 │ │ │ │ tstcs r1, r8, lsr #12 │ │ │ │ @ instruction: 0xff36f7ff │ │ │ │ - eorvs pc, r0, r7, asr #4 │ │ │ │ + adcpl pc, r0, r7, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ ldc2l 0, cr15, [sl], {69} @ 0x45 │ │ │ │ svclt 0x0000e7d5 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0088f8cc │ │ │ │ @ instruction: 0x461fb096 │ │ │ │ @ instruction: 0xf6464b48 │ │ │ │ - vshr.s64 , q2, #64 │ │ │ │ + vmov.i32 , #4 @ 0x00000004 │ │ │ │ stmdavs r9, {r1, r2, r3, r5}^ │ │ │ │ ldmdavs fp, {r0, r4, r7, r9, sl, lr} │ │ │ │ @ instruction: 0xf04f9315 │ │ │ │ ldmib sp, {r8, r9}^ │ │ │ │ @ instruction: 0xf045a81e │ │ │ │ subcs pc, r0, #48896 @ 0xbf00 │ │ │ │ stmdage r5, {r8, sp} │ │ │ │ - ldrteq pc, [r8], r7, asr #4 @ │ │ │ │ + ldrteq pc, [r8], -r7, asr #4 @ │ │ │ │ strteq pc, [lr], -r0, asr #5 │ │ │ │ - cdp 1, 14, cr15, cr12, cr5, {4} │ │ │ │ + cdp 1, 14, cr15, cr8, cr5, {4} │ │ │ │ andcs r2, r1, #64, 6 │ │ │ │ stmdage r5, {r0, r3, r4, r9, sl, lr} │ │ │ │ vmax.s8 d25, d5, d2 │ │ │ │ - vabal.s8 q9, d0, d24 │ │ │ │ + vabal.s8 , d16, d24 │ │ │ │ vrshl.s8 d16, d31, d8 │ │ │ │ - vaddhn.i16 d20, q8, q0 │ │ │ │ + vaddhn.i16 d20, q0, q0 │ │ │ │ strls r0, [r1, #-1074] @ 0xfffffbce │ │ │ │ @ instruction: 0xf1979400 │ │ │ │ - @ instruction: 0x4649f9fb │ │ │ │ + @ instruction: 0x4649f9f7 │ │ │ │ @ instruction: 0xf045a805 │ │ │ │ svccs 0x000efca1 │ │ │ │ @ instruction: 0xf64ed838 │ │ │ │ - vqdmlal.s , d0, d0[2] │ │ │ │ - bl 0x1df600 │ │ │ │ + vqdmlal.s q8, d16, d0[2] │ │ │ │ + bl 0x1df588 │ │ │ │ @ instruction: 0xf8d30387 │ │ │ │ cmnlt r9, #136, 14 @ 0x2200000 │ │ │ │ - eorcc pc, r8, r7, asr #4 │ │ │ │ + adccs pc, r8, r7, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ ldc2 0, cr15, [r0], {69} @ 0x45 │ │ │ │ svceq 0x0000f1ba │ │ │ │ vand d29, d7, d27 │ │ │ │ - vsra.s64 d16, d24, #64 │ │ │ │ + vbic.i32 d16, #8 @ 0x00000008 │ │ │ │ vrhadd.s8 d16, d7, d30 │ │ │ │ - vmvn.i32 d17, #0 @ 0x00000000 │ │ │ │ + vshr.s64 d16, d16, #64 │ │ │ │ @ instruction: 0xf045002e │ │ │ │ @ instruction: 0xf1b8fc83 │ │ │ │ teqle r5, r0, lsl #30 │ │ │ │ - bicpl pc, ip, r9, asr #4 │ │ │ │ + cmpppl ip, r9, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - eorsne pc, r0, r7, asr #4 │ │ │ │ + adcseq pc, r0, r7, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ ldc2l 0, cr15, [r6], #-276 @ 0xfffffeec │ │ │ │ ldmdavs sl, {r2, r3, r4, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r5, lsl fp │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ vand d29, d7, d16 │ │ │ │ - vaddl.s8 q11, d0, d16 │ │ │ │ + vaddl.s8 , d16, d16 │ │ │ │ andslt r0, r6, lr, lsr #32 │ │ │ │ @ instruction: 0x47f0e8bd │ │ │ │ stcllt 0, cr15, [r6], #-276 @ 0xfffffeec │ │ │ │ tstcs r0, r0, asr #4 │ │ │ │ @ instruction: 0xf185a805 │ │ │ │ - movtcs lr, #3736 @ 0xe98 │ │ │ │ + movtcs lr, #3732 @ 0xe94 │ │ │ │ andcs r4, r1, #26214400 @ 0x1900000 │ │ │ │ stmib sp, {r0, r2, fp, sp, pc}^ │ │ │ │ strls r5, [r0], #-1537 @ 0xfffff9ff │ │ │ │ - @ instruction: 0xf9aef197 │ │ │ │ + @ instruction: 0xf9aaf197 │ │ │ │ stmdage r5, {r0, r3, r4, r5, r9, sl, lr} │ │ │ │ mrrc2 0, 4, pc, r4, cr5 @ │ │ │ │ svceq 0x0000f1ba │ │ │ │ smlabtcs r0, r3, r0, sp │ │ │ │ @ instruction: 0xf7ff4650 │ │ │ │ @ instruction: 0xf1b8fea3 │ │ │ │ sbcle r0, r9, r0, lsl #30 │ │ │ │ vmax.s8 q10, , │ │ │ │ - vmlal.s , d16, d0[3] │ │ │ │ + vmlal.s , d0, d0[3] │ │ │ │ vhsub.s8 d16, d7, d31 │ │ │ │ - vmvn.i32 d17, #8 @ 0x00000008 │ │ │ │ + vshr.s64 d16, d24, #64 │ │ │ │ @ instruction: 0xf045002e │ │ │ │ @ instruction: 0xe7c7fc3f │ │ │ │ - blx 0x25b04c │ │ │ │ + blx 0x15afd4 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec75bfc │ │ │ │ + bl 0xfec75b84 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf6460ff0 │ │ │ │ - vshr.s64 , q2, #64 │ │ │ │ + vmov.i32 , #4 @ 0x00000004 │ │ │ │ ldrmi r0, [r4], -lr, lsr #32 │ │ │ │ ldrmi r6, [sp], -r9, asr #16 │ │ │ │ stc2 0, cr15, [sl], #-276 @ 0xfffffeec │ │ │ │ @ instruction: 0xf0164620 │ │ │ │ movwlt pc, #36299 @ 0x8dcb @ │ │ │ │ vmax.s8 d20, d7, d1 │ │ │ │ - vrshr.s64 d16, d24, #64 │ │ │ │ + vmvn.i32 d16, #2048 @ 0x00000800 │ │ │ │ vhsub.s8 d16, d7, d30 │ │ │ │ - vshr.s64 q9, q0, #64 │ │ │ │ + vmov.i32 q9, #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf045002e │ │ │ │ @ instruction: 0x4628fc1b │ │ │ │ ldc2 0, cr15, [ip, #88]! @ 0x58 │ │ │ │ mvnlt r4, r1, lsl #12 │ │ │ │ - sbcpl pc, ip, #-1879048188 @ 0x90000004 │ │ │ │ + subpl pc, ip, #-1879048188 @ 0x90000004 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ - sbcscs pc, r0, r7, asr #4 │ │ │ │ + subscs pc, r0, r7, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ stc2 0, cr15, [ip], {69} @ 0x45 │ │ │ │ - eorvs pc, r0, r7, asr #4 │ │ │ │ + adcpl pc, r0, r7, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ ldrhtmi lr, [r8], -sp │ │ │ │ stclt 0, cr15, [r4], {69} @ 0x45 │ │ │ │ vmul.i8 d27, d23, d20 │ │ │ │ - vsra.s64 d16, d24, #64 │ │ │ │ + vbic.i32 d16, #8 @ 0x00000008 │ │ │ │ vrhadd.s8 d16, d7, d30 │ │ │ │ - vmvn.i32 d17, #0 @ 0x00000000 │ │ │ │ + vshr.s64 d16, d16, #64 │ │ │ │ @ instruction: 0xf045002e │ │ │ │ @ instruction: 0xe7dcfbf9 │ │ │ │ vmul.i8 d27, d25, d21 │ │ │ │ - vmla.f d21, d16, d0[3] │ │ │ │ + vmla.f d21, d0, d0[3] │ │ │ │ vrhadd.s8 d16, d7, d31 │ │ │ │ - vmvn.i32 d17, #0 @ 0x00000000 │ │ │ │ + vshr.s64 d16, d16, #64 │ │ │ │ @ instruction: 0xf045002e │ │ │ │ ldrb pc, [pc, sp, ror #23] @ │ │ │ │ vmax.s8 d20, d7, d17 │ │ │ │ - vrshr.s64 d16, d24, #64 │ │ │ │ + vmvn.i32 d16, #2048 @ 0x00000800 │ │ │ │ vhsub.s8 d16, d7, d30 │ │ │ │ - vmvn.i32 d17, #8 @ 0x00000008 │ │ │ │ + vshr.s64 d16, d24, #64 │ │ │ │ @ instruction: 0xf045002e │ │ │ │ strb pc, [r4, r1, ror #23] @ │ │ │ │ vmax.s8 d20, d9, d25 │ │ │ │ - vmlal.s , d16, d0[3] │ │ │ │ + vmlal.s , d0, d0[3] │ │ │ │ vhsub.s8 d16, d7, d31 │ │ │ │ - vmvn.i32 d17, #8 @ 0x00000008 │ │ │ │ + vshr.s64 d16, d24, #64 │ │ │ │ @ instruction: 0xf045002e │ │ │ │ @ instruction: 0xe7c7fbd5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec75cc8 │ │ │ │ + bl 0xfec75c50 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf6460ff0 │ │ │ │ - vshr.s64 , q2, #64 │ │ │ │ + vmov.i32 , #4 @ 0x00000004 │ │ │ │ ldrmi r0, [r4], -lr, lsr #32 │ │ │ │ ldrmi r6, [sp], -r9, asr #16 │ │ │ │ - blx 0xff25abf6 │ │ │ │ + blx 0xff25ab7e │ │ │ │ @ instruction: 0xf0164620 │ │ │ │ movwlt pc, #36197 @ 0x8d65 @ │ │ │ │ vmax.s8 d20, d7, d1 │ │ │ │ - vrshr.s64 d16, d24, #64 │ │ │ │ + vmvn.i32 d16, #2048 @ 0x00000800 │ │ │ │ vhsub.s8 d16, d7, d30 │ │ │ │ - vshr.s64 q9, q0, #64 │ │ │ │ + vmov.i32 q9, #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf045002e │ │ │ │ @ instruction: 0x4628fbb5 │ │ │ │ ldc2l 0, cr15, [r6, #-88] @ 0xffffffa8 │ │ │ │ mvnlt r4, r1, lsl #12 │ │ │ │ - sbcpl pc, ip, #-1879048188 @ 0x90000004 │ │ │ │ + subpl pc, ip, #-1879048188 @ 0x90000004 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ - sbcscs pc, r0, r7, asr #4 │ │ │ │ + subscs pc, r0, r7, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - blx 0xfeadac32 │ │ │ │ - eorvs pc, r0, r7, asr #4 │ │ │ │ + blx 0xfeadabba │ │ │ │ + adcpl pc, r0, r7, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ ldrhtmi lr, [r8], -sp │ │ │ │ - bllt 0xfe8dac40 │ │ │ │ + bllt 0xfe8dabc8 │ │ │ │ vmul.i8 d27, d23, d20 │ │ │ │ - vsra.s64 d16, d24, #64 │ │ │ │ + vbic.i32 d16, #8 @ 0x00000008 │ │ │ │ vrhadd.s8 d16, d7, d30 │ │ │ │ - vmvn.i32 d17, #0 @ 0x00000000 │ │ │ │ + vshr.s64 d16, d16, #64 │ │ │ │ @ instruction: 0xf045002e │ │ │ │ bfi pc, r3, #23, #6 @ │ │ │ │ vmul.i8 d27, d25, d21 │ │ │ │ - vmla.f d21, d16, d0[3] │ │ │ │ + vmla.f d21, d0, d0[3] │ │ │ │ vrhadd.s8 d16, d7, d31 │ │ │ │ - vmvn.i32 d17, #0 @ 0x00000000 │ │ │ │ + vshr.s64 d16, d16, #64 │ │ │ │ @ instruction: 0xf045002e │ │ │ │ ldrb pc, [pc, r7, lsl #23] @ │ │ │ │ vmax.s8 d20, d7, d17 │ │ │ │ - vrshr.s64 d16, d24, #64 │ │ │ │ + vmvn.i32 d16, #2048 @ 0x00000800 │ │ │ │ vhsub.s8 d16, d7, d30 │ │ │ │ - vmvn.i32 d17, #8 @ 0x00000008 │ │ │ │ + vshr.s64 d16, d24, #64 │ │ │ │ @ instruction: 0xf045002e │ │ │ │ @ instruction: 0xe7c4fb7b │ │ │ │ vmax.s8 d20, d9, d25 │ │ │ │ - vmlal.s , d16, d0[3] │ │ │ │ + vmlal.s , d0, d0[3] │ │ │ │ vhsub.s8 d16, d7, d31 │ │ │ │ - vmvn.i32 d17, #8 @ 0x00000008 │ │ │ │ + vshr.s64 d16, d24, #64 │ │ │ │ @ instruction: 0xf045002e │ │ │ │ strb pc, [r7, pc, ror #22] @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec75d94 │ │ │ │ + bl 0xfec75d1c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf6460ff0 │ │ │ │ - vshr.s64 , q2, #64 │ │ │ │ + vmov.i32 , #4 @ 0x00000004 │ │ │ │ ldrmi r0, [r4], -lr, lsr #32 │ │ │ │ ldrmi r6, [sp], -r9, asr #16 │ │ │ │ - blx 0x18dacc2 │ │ │ │ + blx 0x18dac4a │ │ │ │ @ instruction: 0xf0164620 │ │ │ │ movwlt pc, #36095 @ 0x8cff @ │ │ │ │ vmax.s8 d20, d7, d1 │ │ │ │ - vrshr.s64 d16, d24, #64 │ │ │ │ + vmvn.i32 d16, #2048 @ 0x00000800 │ │ │ │ vhsub.s8 d16, d7, d30 │ │ │ │ - vshr.s64 q9, q0, #64 │ │ │ │ + vmov.i32 q9, #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf045002e │ │ │ │ strtmi pc, [r8], -pc, asr #22 │ │ │ │ ldc2l 0, cr15, [r0], #88 @ 0x58 │ │ │ │ mvnlt r4, r1, lsl #12 │ │ │ │ - sbcpl pc, ip, #-1879048188 @ 0x90000004 │ │ │ │ + subpl pc, ip, #-1879048188 @ 0x90000004 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ - sbcscs pc, r0, r7, asr #4 │ │ │ │ + subscs pc, r0, r7, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - blx 0x115acfe │ │ │ │ - eorvs pc, r0, r7, asr #4 │ │ │ │ + blx 0x115ac86 │ │ │ │ + adcpl pc, r0, r7, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ ldrhtmi lr, [r8], -sp │ │ │ │ - bllt 0xf5ad0c │ │ │ │ + bllt 0xf5ac94 │ │ │ │ vmul.i8 d27, d23, d20 │ │ │ │ - vsra.s64 d16, d24, #64 │ │ │ │ + vbic.i32 d16, #8 @ 0x00000008 │ │ │ │ vrhadd.s8 d16, d7, d30 │ │ │ │ - vmvn.i32 d17, #0 @ 0x00000000 │ │ │ │ + vshr.s64 d16, d16, #64 │ │ │ │ @ instruction: 0xf045002e │ │ │ │ ldrb pc, [ip, sp, lsr #22] @ │ │ │ │ vmul.i8 d27, d25, d21 │ │ │ │ - vmla.f d21, d16, d0[3] │ │ │ │ + vmla.f d21, d0, d0[3] │ │ │ │ vrhadd.s8 d16, d7, d31 │ │ │ │ - vmvn.i32 d17, #0 @ 0x00000000 │ │ │ │ + vshr.s64 d16, d16, #64 │ │ │ │ @ instruction: 0xf045002e │ │ │ │ ldrb pc, [pc, r1, lsr #22] @ │ │ │ │ vmax.s8 d20, d7, d17 │ │ │ │ - vrshr.s64 d16, d24, #64 │ │ │ │ + vmvn.i32 d16, #2048 @ 0x00000800 │ │ │ │ vhsub.s8 d16, d7, d30 │ │ │ │ - vmvn.i32 d17, #8 @ 0x00000008 │ │ │ │ + vshr.s64 d16, d24, #64 │ │ │ │ @ instruction: 0xf045002e │ │ │ │ bfi pc, r5, (invalid: 22:4) @ │ │ │ │ vmax.s8 d20, d9, d25 │ │ │ │ - vmlal.s , d16, d0[3] │ │ │ │ + vmlal.s , d0, d0[3] │ │ │ │ vhsub.s8 d16, d7, d31 │ │ │ │ - vmvn.i32 d17, #8 @ 0x00000008 │ │ │ │ + vshr.s64 d16, d24, #64 │ │ │ │ @ instruction: 0xf045002e │ │ │ │ strb pc, [r7, r9, lsl #22] @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec75e60 │ │ │ │ + bl 0xfec75de8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf6460ff0 │ │ │ │ - vshr.s64 , q2, #64 │ │ │ │ + vmov.i32 , #4 @ 0x00000004 │ │ │ │ ldrmi r0, [r4], -lr, lsr #32 │ │ │ │ ldrmi r6, [sp], -r9, asr #16 │ │ │ │ - blx 0xfff5ad8c │ │ │ │ + blx 0xfff5ad14 │ │ │ │ @ instruction: 0xf0164620 │ │ │ │ movwlt pc, #35993 @ 0x8c99 @ │ │ │ │ vmax.s8 d20, d7, d1 │ │ │ │ - vrshr.s64 d16, d24, #64 │ │ │ │ + vmvn.i32 d16, #2048 @ 0x00000800 │ │ │ │ vhsub.s8 d16, d7, d30 │ │ │ │ - vshr.s64 q9, q0, #64 │ │ │ │ + vmov.i32 q9, #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf045002e │ │ │ │ strtmi pc, [r8], -r9, ror #21 │ │ │ │ stc2 0, cr15, [sl], {22} │ │ │ │ mvnlt r4, r1, lsl #12 │ │ │ │ - sbcpl pc, ip, #-1879048188 @ 0x90000004 │ │ │ │ + subpl pc, ip, #-1879048188 @ 0x90000004 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ - sbcscs pc, r0, r7, asr #4 │ │ │ │ + subscs pc, r0, r7, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - blx 0xff7dadc8 │ │ │ │ - eorvs pc, r0, r7, asr #4 │ │ │ │ + blx 0xff7dad50 │ │ │ │ + adcpl pc, r0, r7, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ ldrhtmi lr, [r8], -sp │ │ │ │ - blt 0xff5dadd8 │ │ │ │ + blt 0xff5dad60 │ │ │ │ vmul.i8 d27, d23, d20 │ │ │ │ - vsra.s64 d16, d24, #64 │ │ │ │ + vbic.i32 d16, #8 @ 0x00000008 │ │ │ │ vrhadd.s8 d16, d7, d30 │ │ │ │ - vmvn.i32 d17, #0 @ 0x00000000 │ │ │ │ + vshr.s64 d16, d16, #64 │ │ │ │ @ instruction: 0xf045002e │ │ │ │ ldrb pc, [ip, r7, asr #21] @ │ │ │ │ vmul.i8 d27, d25, d21 │ │ │ │ - vmla.f d21, d16, d0[3] │ │ │ │ + vmla.f d21, d0, d0[3] │ │ │ │ vrhadd.s8 d16, d7, d31 │ │ │ │ - vmvn.i32 d17, #0 @ 0x00000000 │ │ │ │ + vshr.s64 d16, d16, #64 │ │ │ │ @ instruction: 0xf045002e │ │ │ │ @ instruction: 0xe7dffabb │ │ │ │ vmax.s8 d20, d7, d17 │ │ │ │ - vrshr.s64 d16, d24, #64 │ │ │ │ + vmvn.i32 d16, #2048 @ 0x00000800 │ │ │ │ vhsub.s8 d16, d7, d30 │ │ │ │ - vmvn.i32 d17, #8 @ 0x00000008 │ │ │ │ + vshr.s64 d16, d24, #64 │ │ │ │ @ instruction: 0xf045002e │ │ │ │ strb pc, [r4, pc, lsr #21] @ │ │ │ │ vmax.s8 d20, d9, d25 │ │ │ │ - vmlal.s , d16, d0[3] │ │ │ │ + vmlal.s , d0, d0[3] │ │ │ │ vhsub.s8 d16, d7, d31 │ │ │ │ - vmvn.i32 d17, #8 @ 0x00000008 │ │ │ │ + vshr.s64 d16, d24, #64 │ │ │ │ @ instruction: 0xf045002e │ │ │ │ strb pc, [r7, r3, lsr #21] @ │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec75f2c │ │ │ │ + bl 0xfec75eb4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ umullslt r0, r6, r8, pc @ │ │ │ │ - blmi 0x10f05a8 │ │ │ │ + blmi 0x10f0530 │ │ │ │ stmdavs r9, {r0, r2, r4, r9, sl, lr}^ │ │ │ │ - sbcspl pc, r4, r6, asr #12 │ │ │ │ + subspl pc, r4, r6, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ ldmdavs fp, {r1, r3, r4, r9, sl, fp, ip, pc} │ │ │ │ @ instruction: 0xf04f9315 │ │ │ │ @ instruction: 0xf0450300 │ │ │ │ strtmi pc, [r8], -fp, lsl #21 │ │ │ │ stc2 0, cr15, [ip], #-88 @ 0xffffffa8 │ │ │ │ subsle r2, r0, r0, lsl #16 │ │ │ │ vmax.s8 d20, d7, d1 │ │ │ │ - vrshr.s64 d16, d24, #64 │ │ │ │ + vmvn.i32 d16, #2048 @ 0x00000800 │ │ │ │ vhsub.s8 d16, d7, d30 │ │ │ │ - vshr.s64 q9, q0, #64 │ │ │ │ + vmov.i32 q9, #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf045002e │ │ │ │ @ instruction: 0x2c00fa7b │ │ │ │ vand d29, d7, d23 │ │ │ │ - vsra.s64 d16, d24, #64 │ │ │ │ + vbic.i32 d16, #8 @ 0x00000008 │ │ │ │ vrhadd.s8 d16, d7, d30 │ │ │ │ - vmvn.i32 d17, #0 @ 0x00000000 │ │ │ │ + vshr.s64 d16, d16, #64 │ │ │ │ @ instruction: 0xf045002e │ │ │ │ subcs pc, r0, #454656 @ 0x6f000 │ │ │ │ stmdage r5, {r8, sp} │ │ │ │ - strtcs pc, [r4], #-590 @ 0xfffffdb2 │ │ │ │ + strtne pc, [r4], #590 @ 0x24e │ │ │ │ ldrteq pc, [r1], #-704 @ 0xfffffd40 @ │ │ │ │ - ldc 1, cr15, [ip], {133} @ 0x85 │ │ │ │ + ldc 1, cr15, [r8], {133} @ 0x85 │ │ │ │ andcs r2, r1, #64, 6 │ │ │ │ strls r4, [r1], #-1561 @ 0xfffff9e7 │ │ │ │ - sbcpl pc, ip, r9, asr #4 │ │ │ │ + subpl pc, ip, r9, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ - strmi pc, [r0], #584 @ 0x248 │ │ │ │ + strmi pc, [r0], #-584 @ 0xfffffdb8 │ │ │ │ ldrteq pc, [r2], #-704 @ 0xfffffd40 @ │ │ │ │ stmdage r5, {r1, ip, pc} │ │ │ │ @ instruction: 0xf1969400 │ │ │ │ - ldrtmi pc, [r1], -fp, lsr #31 @ │ │ │ │ + ldrtmi pc, [r1], -r7, lsr #31 @ │ │ │ │ @ instruction: 0xf045a805 │ │ │ │ - blmi 0x81d70c │ │ │ │ - blls 0x678e34 │ │ │ │ + blmi 0x81d694 │ │ │ │ + blls 0x678dbc │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ @ instruction: 0xd12c0300 │ │ │ │ - eorvs pc, r0, r7, asr #4 │ │ │ │ + adcpl pc, r0, r7, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ pop {r1, r2, r4, ip, sp, pc} │ │ │ │ @ instruction: 0xf0454070 │ │ │ │ strtmi fp, [r1], -r1, asr #20 │ │ │ │ - adcseq pc, r8, #1879048196 @ 0x70000004 │ │ │ │ + eorseq pc, r8, #1879048196 @ 0x70000004 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - eorsne pc, r8, r7, asr #4 │ │ │ │ + adcseq pc, r8, r7, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - blx 0xedaf10 │ │ │ │ + blx 0xedae98 │ │ │ │ ldmdblt r5, {r0, r2, r6, r7, r8, r9, sl, sp, lr, pc}^ │ │ │ │ - @ instruction: 0x01b8f247 │ │ │ │ + teqpeq r8, r7, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - eorsne pc, r0, r7, asr #4 │ │ │ │ + adcseq pc, r0, r7, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - blx 0xbdaf28 │ │ │ │ + blx 0xbdaeb0 │ │ │ │ strtmi lr, [r9], -sp, lsr #15 │ │ │ │ - adcseq pc, r8, #1879048196 @ 0x70000004 │ │ │ │ + eorseq pc, r8, #1879048196 @ 0x70000004 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - eorsne pc, r8, r7, asr #4 │ │ │ │ + adcseq pc, r8, r7, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - blx 0x8daf40 │ │ │ │ + blx 0x8daec8 │ │ │ │ @ instruction: 0xf196e7a1 │ │ │ │ - svclt 0x0000ffe3 │ │ │ │ + svclt 0x0000ffdf │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec76040 │ │ │ │ + bl 0xfec75fc8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ umullslt r0, r6, r8, pc @ │ │ │ │ - blmi 0x10f06bc │ │ │ │ + blmi 0x10f0644 │ │ │ │ stmdavs r9, {r0, r2, r4, r9, sl, lr}^ │ │ │ │ - sbcspl pc, r4, r6, asr #12 │ │ │ │ + subspl pc, r4, r6, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ ldmdavs fp, {r1, r3, r4, r9, sl, fp, ip, pc} │ │ │ │ @ instruction: 0xf04f9315 │ │ │ │ @ instruction: 0xf0450300 │ │ │ │ strtmi pc, [r8], -r1, lsl #20 │ │ │ │ - blx 0xfe9daec6 │ │ │ │ + blx 0xfe9dae4e │ │ │ │ subsle r2, r0, r0, lsl #16 │ │ │ │ vmax.s8 d20, d7, d1 │ │ │ │ - vrshr.s64 d16, d24, #64 │ │ │ │ + vmvn.i32 d16, #2048 @ 0x00000800 │ │ │ │ vhsub.s8 d16, d7, d30 │ │ │ │ - vshr.s64 q9, q0, #64 │ │ │ │ + vmov.i32 q9, #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf045002e │ │ │ │ @ instruction: 0x2c00f9f1 │ │ │ │ vand d29, d7, d23 │ │ │ │ - vsra.s64 d16, d24, #64 │ │ │ │ + vbic.i32 d16, #8 @ 0x00000008 │ │ │ │ vrhadd.s8 d16, d7, d30 │ │ │ │ - vmvn.i32 d17, #0 @ 0x00000000 │ │ │ │ + vshr.s64 d16, d16, #64 │ │ │ │ @ instruction: 0xf045002e │ │ │ │ subcs pc, r0, #3751936 @ 0x394000 │ │ │ │ stmdage r5, {r8, sp} │ │ │ │ - strtcs pc, [r4], #-590 @ 0xfffffdb2 │ │ │ │ + strtne pc, [r4], #590 @ 0x24e │ │ │ │ ldrteq pc, [r1], #-704 @ 0xfffffd40 @ │ │ │ │ - ldc 1, cr15, [r2], {133} @ 0x85 │ │ │ │ + stc 1, cr15, [lr], {133} @ 0x85 │ │ │ │ andcs r2, r1, #64, 6 │ │ │ │ strls r4, [r1], #-1561 @ 0xfffff9e7 │ │ │ │ - sbcpl pc, ip, r9, asr #4 │ │ │ │ + subpl pc, ip, r9, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ - strmi pc, [r0], #584 @ 0x248 │ │ │ │ + strmi pc, [r0], #-584 @ 0xfffffdb8 │ │ │ │ ldrteq pc, [r2], #-704 @ 0xfffffd40 @ │ │ │ │ stmdage r5, {r1, ip, pc} │ │ │ │ @ instruction: 0xf1969400 │ │ │ │ - ldrtmi pc, [r1], -r1, lsr #30 @ │ │ │ │ + shadd16mi pc, r1, sp @ │ │ │ │ @ instruction: 0xf045a805 │ │ │ │ - blmi 0x81d5f8 │ │ │ │ - blls 0x678f48 │ │ │ │ + blmi 0x81d580 │ │ │ │ + blls 0x678ed0 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ @ instruction: 0xd12c0300 │ │ │ │ - eorvs pc, r0, r7, asr #4 │ │ │ │ + adcpl pc, r0, r7, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ pop {r1, r2, r4, ip, sp, pc} │ │ │ │ @ instruction: 0xf0454070 │ │ │ │ @ instruction: 0x4621b9b7 │ │ │ │ - adcseq pc, r8, #1879048196 @ 0x70000004 │ │ │ │ + eorseq pc, r8, #1879048196 @ 0x70000004 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - eorsne pc, r8, r7, asr #4 │ │ │ │ + adcseq pc, r8, r7, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf9acf045 │ │ │ │ ldmdblt r5, {r0, r2, r6, r7, r8, r9, sl, sp, lr, pc}^ │ │ │ │ - @ instruction: 0x01b8f247 │ │ │ │ + teqpeq r8, r7, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - eorsne pc, r0, r7, asr #4 │ │ │ │ + adcseq pc, r0, r7, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf9a0f045 │ │ │ │ strtmi lr, [r9], -sp, lsr #15 │ │ │ │ - adcseq pc, r8, #1879048196 @ 0x70000004 │ │ │ │ + eorseq pc, r8, #1879048196 @ 0x70000004 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - eorsne pc, r8, r7, asr #4 │ │ │ │ + adcseq pc, r8, r7, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf994f045 │ │ │ │ @ instruction: 0xf196e7a1 │ │ │ │ - svclt 0x0000ff59 │ │ │ │ + svclt 0x0000ff55 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec76154 │ │ │ │ + bl 0xfec760dc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ movwcs r0, #8176 @ 0x1ff0 │ │ │ │ strmi r4, [ip], -r5, lsl #12 │ │ │ │ strmi r2, [r1], -r8, lsl #4 │ │ │ │ @ instruction: 0xf0164618 │ │ │ │ @ instruction: 0xb1a8fa6d │ │ │ │ vmax.s8 d20, d7, d1 │ │ │ │ - @ instruction: 0xf2c00cb8 │ │ │ │ + vmvn.i32 d16, #2303 @ 0x000008ff │ │ │ │ @ instruction: 0xf2490c2e │ │ │ │ - vqdmlal.s , d16, d0[3] │ │ │ │ + vqdmlal.s , d0, d0[3] │ │ │ │ vcgt.s8 d16, d7, d31 │ │ │ │ - vmov.i32 , #0 @ 0x00000000 │ │ │ │ + vshr.s64 q9, q0, #64 │ │ │ │ stccs 0, cr0, [r0], {46} @ 0x2e │ │ │ │ strbtmi fp, [r3], -r8, lsl #30 │ │ │ │ andne lr, r0, #3424256 @ 0x344000 │ │ │ │ ldrhtmi lr, [r0], #-141 @ 0xffffff73 │ │ │ │ stmdblt r8!, {r0, r2, r6, ip, sp, lr, pc}^ │ │ │ │ - @ instruction: 0x03b8f247 │ │ │ │ + teqpeq r8, #1879048196 @ p-variant is OBSOLETE @ 0x70000004 │ │ │ │ msreq CPSR_fsx, #192, 4 │ │ │ │ - sbcpl pc, ip, #-1879048188 @ 0x90000004 │ │ │ │ + subpl pc, ip, #-1879048188 @ 0x90000004 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ svclt 0x00082c00 │ │ │ │ @ instruction: 0x4629461a │ │ │ │ - eorsne pc, r8, r7, asr #4 │ │ │ │ + adcseq pc, r8, r7, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ ldrhtmi lr, [r0], #-141 @ 0xffffff73 │ │ │ │ ldmdblt r4, {r0, r2, r6, ip, sp, lr, pc}^ │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec761c8 │ │ │ │ + bl 0xfec76150 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ @ instruction: 0xf6466849 │ │ │ │ - vshr.s64 , q2, #64 │ │ │ │ + vmov.i32 , #4 @ 0x00000004 │ │ │ │ ldrmi r0, [ip], -lr, lsr #32 │ │ │ │ @ instruction: 0xf0459201 │ │ │ │ - bls 0x19d4f0 │ │ │ │ + bls 0x19d478 │ │ │ │ vmla.i8 , , q13 │ │ │ │ - vsra.s64 d16, d24, #64 │ │ │ │ + vbic.i32 d16, #8 @ 0x00000008 │ │ │ │ vrhadd.s8 d16, d7, d30 │ │ │ │ - vmvn.i32 d17, #0 @ 0x00000000 │ │ │ │ + vshr.s64 d16, d16, #64 │ │ │ │ @ instruction: 0xf045002e │ │ │ │ stmiblt r4, {r0, r1, r2, r4, r5, r8, fp, ip, sp, lr, pc}^ │ │ │ │ - bicpl pc, ip, r9, asr #4 │ │ │ │ + cmpppl ip, r9, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - eorsne pc, r0, r7, asr #4 │ │ │ │ + adcseq pc, r0, r7, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf92cf045 │ │ │ │ - eorvs pc, r0, r7, asr #4 │ │ │ │ + adcpl pc, r0, r7, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ pop {r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf0454010 │ │ │ │ tstcs r0, r3, lsr #18 │ │ │ │ @ instruction: 0xf7ff4610 │ │ │ │ stccs 15, cr15, [r0], {145} @ 0x91 │ │ │ │ strtmi sp, [r0], -r6, ror #1 │ │ │ │ mcr2 7, 1, pc, cr8, cr13, {7} @ │ │ │ │ svclt 0x0000e7ec │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec76240 │ │ │ │ + bl 0xfec761c8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r0, ror #31 │ │ │ │ stmdavs r9, {r2, r4, r9, sl, lr}^ │ │ │ │ - sbcspl pc, r4, r6, asr #12 │ │ │ │ + subspl pc, r4, r6, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0x6708e9dd │ │ │ │ stcls 3, cr9, [sl, #-4] │ │ │ │ @ instruction: 0xf904f045 │ │ │ │ strtmi r9, [r0], -r1, lsl #18 │ │ │ │ mcr2 7, 2, pc, cr0, cr11, {7} @ │ │ │ │ - adcseq pc, r8, r7, asr #4 │ │ │ │ + eorseq pc, r8, r7, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf8faf045 │ │ │ │ @ instruction: 0x46204631 │ │ │ │ mrc2 7, 1, pc, cr6, cr11, {7} │ │ │ │ - adcseq pc, r8, r7, asr #4 │ │ │ │ + eorseq pc, r8, r7, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf8f0f045 │ │ │ │ ldrtmi r4, [r9], -r0, lsr #12 │ │ │ │ mcr2 7, 1, pc, cr12, cr11, {7} @ │ │ │ │ - adcseq pc, r8, r7, asr #4 │ │ │ │ + eorseq pc, r8, r7, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf8e6f045 │ │ │ │ vmul.i8 d27, d25, d5 │ │ │ │ - vmla.f d21, d16, d0[3] │ │ │ │ + vmla.f d21, d0, d0[3] │ │ │ │ vrhadd.s8 d16, d7, d31 │ │ │ │ - vmvn.i32 d17, #0 @ 0x00000000 │ │ │ │ + vshr.s64 d16, d16, #64 │ │ │ │ @ instruction: 0xf045002e │ │ │ │ vtst.8 , , │ │ │ │ - vaddl.s8 q11, d0, d16 │ │ │ │ + vaddl.s8 , d16, d16 │ │ │ │ andlt r0, r3, lr, lsr #32 │ │ │ │ ldrhtmi lr, [r0], #141 @ 0x8d │ │ │ │ ldmlt r2, {r0, r2, r6, ip, sp, lr, pc}^ │ │ │ │ strtmi r2, [r8], -r1, lsl #2 │ │ │ │ @ instruction: 0xff40f7ff │ │ │ │ svclt 0x0000e7f1 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec762d8 │ │ │ │ + bl 0xfec76260 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldmiblt r8, {r4, r5, r6, r7, r8, r9, sl, fp} │ │ │ │ - adcseq pc, r8, #1879048196 @ 0x70000004 │ │ │ │ + eorseq pc, r8, #1879048196 @ 0x70000004 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - bicpl pc, ip, #-1879048188 @ 0x90000004 │ │ │ │ + movtpl pc, #49737 @ 0xc249 @ │ │ │ │ msreq CPSR_fsxc, #192, 4 │ │ │ │ svclt 0x000c2900 │ │ │ │ @ instruction: 0x46194611 │ │ │ │ - eorsne pc, r0, r7, asr #4 │ │ │ │ + adcseq pc, r0, r7, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ ldrhtmi lr, [r8], -sp │ │ │ │ ldmlt r0!, {r0, r2, r6, ip, sp, lr, pc} │ │ │ │ vmax.s8 d20, d7, d4 │ │ │ │ - vmvn.i32 , #0 @ 0x00000000 │ │ │ │ + vshr.s64 q9, q8, #64 │ │ │ │ strmi r0, [sp], -lr, lsr #32 │ │ │ │ @ instruction: 0xf8a8f045 │ │ │ │ strtmi r2, [r0], -r0, lsl #2 │ │ │ │ @ instruction: 0xff16f7ff │ │ │ │ - addcc pc, r0, r7, asr #4 │ │ │ │ + andcc pc, r0, r7, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf89ef045 │ │ │ │ andeq pc, r8, r4, lsl r1 @ │ │ │ │ vand d29, d7, d12 │ │ │ │ - vsra.s64 d16, d24, #64 │ │ │ │ + vbic.i32 d16, #8 @ 0x00000008 │ │ │ │ vrhadd.s8 d16, d7, d30 │ │ │ │ - vmvn.i32 d17, #0 @ 0x00000000 │ │ │ │ + vshr.s64 d16, d16, #64 │ │ │ │ @ instruction: 0xf045002e │ │ │ │ vtst.8 d31, d23, d1 │ │ │ │ - vrsra.s64 d16, d24, #64 │ │ │ │ + vbic.i32 d16, #2048 @ 0x00000800 │ │ │ │ vcgt.s8 d16, d9, d30 │ │ │ │ - vmla.f d21, d16, d0[3] │ │ │ │ + vmla.f d21, d0, d0[3] │ │ │ │ stccs 1, cr0, [r0, #-188] @ 0xffffff44 │ │ │ │ ldrmi fp, [r9], -r8, lsl #30 │ │ │ │ - sbceq pc, r0, r7, asr #4 │ │ │ │ + subeq pc, r0, r7, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ ldrhtmi lr, [r8], -sp │ │ │ │ ldmdalt lr!, {r0, r2, r6, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf7ff2100 │ │ │ │ strb pc, [r8, sp, ror #29]! @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec7637c │ │ │ │ + bl 0xfec76304 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ @ instruction: 0xf6474614 │ │ │ │ - vshr.s64 q10, q12, #64 │ │ │ │ + vmvn.i32 q10, #8 @ 0x00000008 │ │ │ │ stcls 0, cr0, [r7, #-184] @ 0xffffff48 │ │ │ │ @ instruction: 0xf86af045 │ │ │ │ svcpl 0x0080f514 │ │ │ │ @ instruction: 0x4621d21f │ │ │ │ - eorcs pc, r8, r5, asr #4 │ │ │ │ + adcne pc, r8, r5, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ @ instruction: 0xf860f045 │ │ │ │ - addcc pc, ip, r7, asr #4 │ │ │ │ + andcc pc, ip, r7, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf85af045 │ │ │ │ tstcs r1, r8, lsr #12 │ │ │ │ @ instruction: 0xff8af7ff │ │ │ │ - eorvs pc, r0, r7, asr #4 │ │ │ │ + adcpl pc, r0, r7, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf850f045 │ │ │ │ - addspl pc, ip, r8, asr #4 │ │ │ │ + andspl pc, ip, r8, asr #4 │ │ │ │ eorseq pc, r2, r0, asr #5 │ │ │ │ pop {r0, r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf0454030 │ │ │ │ rsbmi fp, r1, #4653056 @ 0x470000 │ │ │ │ strmi r9, [r8], -r1, lsl #2 │ │ │ │ @ instruction: 0xfff4f00c │ │ │ │ strmi r9, [r2], -r1, lsl #18 │ │ │ │ sbcsle r2, r6, r0, lsl #16 │ │ │ │ - andsne pc, ip, r7, asr #4 │ │ │ │ + addseq pc, ip, r7, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf838f045 │ │ │ │ svclt 0x0000e7e6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec76404 │ │ │ │ + bl 0xfec7638c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ @ instruction: 0xf6474614 │ │ │ │ - vshr.s64 q10, q12, #64 │ │ │ │ + vmvn.i32 q10, #8 @ 0x00000008 │ │ │ │ stcls 0, cr0, [r6, #-184] @ 0xffffff48 │ │ │ │ @ instruction: 0xf826f045 │ │ │ │ svcpl 0x0080f514 │ │ │ │ @ instruction: 0x4621d21f │ │ │ │ - eorcs pc, r8, r5, asr #4 │ │ │ │ + adcne pc, r8, r5, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ @ instruction: 0xf81cf045 │ │ │ │ - subcc pc, ip, r7, asr #4 │ │ │ │ + sbccs pc, ip, r7, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf816f045 │ │ │ │ tstcs r1, r8, lsr #12 │ │ │ │ @ instruction: 0xff46f7ff │ │ │ │ - eorvs pc, r0, r7, asr #4 │ │ │ │ + adcpl pc, r0, r7, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf80cf045 │ │ │ │ - addspl pc, ip, r8, asr #4 │ │ │ │ + andspl pc, ip, r8, asr #4 │ │ │ │ eorseq pc, r2, r0, asr #5 │ │ │ │ pop {r0, r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf0454030 │ │ │ │ rsbmi fp, r1, #196608 @ 0x30000 │ │ │ │ strmi r9, [r8], -r1, lsl #2 │ │ │ │ @ instruction: 0xffb0f00c │ │ │ │ strmi r9, [r2], -r1, lsl #18 │ │ │ │ sbcsle r2, r6, r0, lsl #16 │ │ │ │ - andsne pc, ip, r7, asr #4 │ │ │ │ + addseq pc, ip, r7, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xfff4f044 │ │ │ │ svclt 0x0000e7e6 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec7648c │ │ │ │ + bl 0xfec76414 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r2, r8, ror #31 │ │ │ │ @ instruction: 0xf6474614 │ │ │ │ - vshr.s64 q10, q12, #64 │ │ │ │ + vmvn.i32 q10, #8 @ 0x00000008 │ │ │ │ ldrmi r0, [sp], -lr, lsr #32 │ │ │ │ @ instruction: 0xf0449e06 │ │ │ │ pldw [r4, #-4065] @ 0xfffff01f │ │ │ │ eorsle r5, r1, #128, 30 @ 0x200 │ │ │ │ vmax.s8 d20, d5, d17 │ │ │ │ - vaddl.s8 q9, d0, d24 │ │ │ │ + vaddl.s8 , d16, d24 │ │ │ │ @ instruction: 0xf044002f │ │ │ │ vrecps.f32 , , │ │ │ │ - vmla.i d19, d0, d0[3] │ │ │ │ + vmla.i d18, d16, d0[3] │ │ │ │ @ instruction: 0xf044002e │ │ │ │ - bllt 0xff09f20c │ │ │ │ - @ instruction: 0x01b8f247 │ │ │ │ + bllt 0xff09f194 │ │ │ │ + teqpeq r8, r7, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - eorsne pc, r0, r7, asr #4 │ │ │ │ + adcseq pc, r0, r7, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xffc6f044 │ │ │ │ vqdmulh.s , , q3 │ │ │ │ - vmla.f d21, d16, d0[3] │ │ │ │ + vmla.f d21, d0, d0[3] │ │ │ │ vrhadd.s8 d16, d7, d31 │ │ │ │ - vmvn.i32 d17, #0 @ 0x00000000 │ │ │ │ + vshr.s64 d16, d16, #64 │ │ │ │ @ instruction: 0xf044002e │ │ │ │ vrecps.f32 d31, d23, d27 │ │ │ │ - vaddl.s8 q11, d0, d16 │ │ │ │ + vaddl.s8 , d16, d16 │ │ │ │ @ instruction: 0xf044002e │ │ │ │ vrecps.f32 d31, d24, d21 │ │ │ │ - vshr.s64 d21, d12, #64 │ │ │ │ + vmov.i32 d21, #12 @ 0x0000000c │ │ │ │ andlt r0, r2, r2, lsr r0 │ │ │ │ ldrhtmi lr, [r0], #-141 @ 0xffffff73 │ │ │ │ svclt 0x00acf044 │ │ │ │ tstls r1, r1, ror #4 │ │ │ │ @ instruction: 0xf00c4608 │ │ │ │ stmdbls r1, {r0, r3, r4, r6, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ stmdacs r0, {r1, r9, sl, lr} │ │ │ │ vhadd.s8 , , q2 │ │ │ │ - vmov.i32 d17, #12 @ 0x0000000c │ │ │ │ + vshr.s64 d16, d12, #64 │ │ │ │ @ instruction: 0xf044002e │ │ │ │ @ instruction: 0xe7e6ff9d │ │ │ │ @ instruction: 0xf7fd4630 │ │ │ │ ldrb pc, [ip, r7, lsr #25] @ │ │ │ │ strtmi r2, [r8], -r0, lsl #2 │ │ │ │ mcr2 7, 0, pc, cr6, cr15, {7} @ │ │ │ │ svclt 0x0000e7cc │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ ldrmi fp, [r5], -r3, lsl #1 │ │ │ │ - rscsmi pc, r8, r7, asr #12 │ │ │ │ + rsbsmi pc, r8, r7, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ ldmib sp, {r2, r3, r4, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf8dd780a │ │ │ │ mcrls 0, 0, r9, cr13, cr0, {1} │ │ │ │ @ instruction: 0xff7cf044 │ │ │ │ svcpl 0x0080f515 │ │ │ │ @ instruction: 0x4629d23e │ │ │ │ - addscc pc, ip, r7, asr #4 │ │ │ │ + andscc pc, ip, r7, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xff72f044 │ │ │ │ @ instruction: 0x46204639 │ │ │ │ stc2 7, cr15, [lr], #1004 @ 0x3ec │ │ │ │ - adcseq pc, r8, r7, asr #4 │ │ │ │ + eorseq pc, r8, r7, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xff68f044 │ │ │ │ strtmi r4, [r0], -r1, asr #12 │ │ │ │ stc2 7, cr15, [r4], #1004 @ 0x3ec │ │ │ │ - adcseq pc, r8, r7, asr #4 │ │ │ │ + eorseq pc, r8, r7, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xff5ef044 │ │ │ │ strbmi r4, [r9], -r0, lsr #12 │ │ │ │ ldc2 7, cr15, [sl], {251} @ 0xfb │ │ │ │ - adcseq pc, r8, r7, asr #4 │ │ │ │ + eorseq pc, r8, r7, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xff54f044 │ │ │ │ vqdmulh.s , , q3 │ │ │ │ - vmla.f d21, d16, d0[3] │ │ │ │ + vmla.f d21, d0, d0[3] │ │ │ │ vrhadd.s8 d16, d7, d31 │ │ │ │ - vmvn.i32 d17, #0 @ 0x00000000 │ │ │ │ + vshr.s64 d16, d16, #64 │ │ │ │ @ instruction: 0xf044002e │ │ │ │ vmax.f32 , , │ │ │ │ - vaddl.s8 q11, d0, d16 │ │ │ │ + vaddl.s8 , d16, d16 │ │ │ │ @ instruction: 0xf044002e │ │ │ │ vmax.f32 , q4, │ │ │ │ - vshr.s64 d21, d12, #64 │ │ │ │ + vmov.i32 d21, #12 @ 0x0000000c │ │ │ │ andlt r0, r3, r2, lsr r0 │ │ │ │ mvnsmi lr, #12386304 @ 0xbd0000 │ │ │ │ svclt 0x003af044 │ │ │ │ tstls r1, r9, ror #4 │ │ │ │ @ instruction: 0xf00c4608 │ │ │ │ stmdbls r1, {r0, r1, r2, r5, r6, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ stmdacs r0, {r1, r9, sl, lr} │ │ │ │ vqadd.s8 d29, d23, d23 │ │ │ │ - vmov.i32 d17, #12 @ 0x0000000c │ │ │ │ + vshr.s64 d16, d12, #64 │ │ │ │ @ instruction: 0xf044002e │ │ │ │ strb pc, [r6, fp, lsr #30]! @ │ │ │ │ ldrtmi r2, [r0], -r1, lsl #2 │ │ │ │ ldc2 7, cr15, [r8, #1020] @ 0x3fc │ │ │ │ svclt 0x0000e7db │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec76628 │ │ │ │ + bl 0xfec765b0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf6460ff0 │ │ │ │ - vshr.s64 , q2, #64 │ │ │ │ + vmov.i32 , #4 @ 0x00000004 │ │ │ │ ldrmi r0, [r6], -lr, lsr #32 │ │ │ │ ldrmi r6, [ip], -r9, asr #16 │ │ │ │ @ instruction: 0xf0449d04 │ │ │ │ vrecps.f32 d31, d11, d3 │ │ │ │ vaddl.s8 , d0, d0 │ │ │ │ andcs r0, r0, #148 @ 0x94 │ │ │ │ @ instruction: 0xf7fb4631 │ │ │ │ - bllt 0x205da38 │ │ │ │ - @ instruction: 0x01b8f247 │ │ │ │ + bllt 0x205d9c0 │ │ │ │ + teqpeq r8, r7, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - eorsne pc, r0, r7, asr #4 │ │ │ │ + adcseq pc, r0, r7, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xff00f044 │ │ │ │ vmla.i8 d27, d25, d13 │ │ │ │ - vmla.f d21, d16, d0[3] │ │ │ │ + vmla.f d21, d0, d0[3] │ │ │ │ vrhadd.s8 d16, d7, d31 │ │ │ │ - vmvn.i32 d17, #0 @ 0x00000000 │ │ │ │ + vshr.s64 d16, d16, #64 │ │ │ │ @ instruction: 0xf044002e │ │ │ │ @ instruction: 0xf247fef5 │ │ │ │ - vaddl.s8 q11, d0, d16 │ │ │ │ + vaddl.s8 , d16, d16 │ │ │ │ pop {r1, r2, r3, r5} │ │ │ │ @ instruction: 0xf0444070 │ │ │ │ strtmi fp, [r9], -sp, ror #29 │ │ │ │ - sbcpl pc, ip, #-1879048188 @ 0x90000004 │ │ │ │ + subpl pc, ip, #-1879048188 @ 0x90000004 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ - eorsne pc, r8, r7, asr #4 │ │ │ │ + adcseq pc, r8, r7, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ cdp2 0, 14, cr15, cr2, cr4, {2} │ │ │ │ - eorvs pc, r0, r7, asr #4 │ │ │ │ + adcpl pc, r0, r7, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ ldrhtmi lr, [r0], #-141 @ 0xffffff73 │ │ │ │ cdplt 0, 13, cr15, cr10, cr4, {2} │ │ │ │ - rsbscc pc, r0, r7, asr #4 │ │ │ │ + rscscs pc, r0, r7, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ cdp2 0, 13, cr15, cr4, cr4, {2} │ │ │ │ strtmi r2, [r0], -r0, lsl #2 │ │ │ │ stc2l 7, cr15, [r2, #-1020] @ 0xfffffc04 │ │ │ │ - addcc pc, r0, r7, asr #4 │ │ │ │ + andcc pc, r0, r7, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ cdp2 0, 12, cr15, cr10, cr4, {2} │ │ │ │ andeq pc, r8, r4, lsl r1 @ │ │ │ │ vand d29, d7, d4 │ │ │ │ - vsra.s64 d16, d24, #64 │ │ │ │ + vbic.i32 d16, #8 @ 0x00000008 │ │ │ │ vrhadd.s8 d16, d7, d30 │ │ │ │ - vmvn.i32 d17, #0 @ 0x00000000 │ │ │ │ + vshr.s64 d16, d16, #64 │ │ │ │ @ instruction: 0xf044002e │ │ │ │ @ instruction: 0xf247febd │ │ │ │ - vsra.s64 d16, d24, #64 │ │ │ │ + vbic.i32 d16, #8 @ 0x00000008 │ │ │ │ vrhadd.s8 d16, d7, d30 │ │ │ │ - vmla.i d16, d16, d0[0] │ │ │ │ + vmla.i d16, d0, d0[0] │ │ │ │ @ instruction: 0xf044002e │ │ │ │ @ instruction: 0xe7b1feb3 │ │ │ │ @ instruction: 0xf7ff2100 │ │ │ │ ldrb pc, [r0, r1, lsr #26]! @ │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec76714 │ │ │ │ + bl 0xfec7669c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ movwcs r0, #8176 @ 0x1ff0 │ │ │ │ strmi r4, [ip], -r5, lsl #12 │ │ │ │ strmi r2, [r1], -r8, lsl #4 │ │ │ │ @ instruction: 0xf0154618 │ │ │ │ @ instruction: 0xb1a8ff8d │ │ │ │ vmax.s8 d20, d7, d1 │ │ │ │ - @ instruction: 0xf2c00cb8 │ │ │ │ + vmvn.i32 d16, #2303 @ 0x000008ff │ │ │ │ @ instruction: 0xf2490c2e │ │ │ │ - vqdmlal.s , d16, d0[3] │ │ │ │ + vqdmlal.s , d0, d0[3] │ │ │ │ vcgt.s8 d16, d7, d31 │ │ │ │ - vaddl.s8 , d16, d24 │ │ │ │ + vaddl.s8 , d0, d24 │ │ │ │ stccs 0, cr0, [r0], {46} @ 0x2e │ │ │ │ strbtmi fp, [r3], -r8, lsl #30 │ │ │ │ andne lr, r0, #3424256 @ 0x344000 │ │ │ │ ldrhtmi lr, [r0], #-141 @ 0xffffff73 │ │ │ │ cdplt 0, 8, cr15, cr8, cr4, {2} │ │ │ │ - @ instruction: 0x03b8f247 │ │ │ │ + teqpeq r8, #1879048196 @ p-variant is OBSOLETE @ 0x70000004 │ │ │ │ msreq CPSR_fsx, #192, 4 │ │ │ │ - sbcpl pc, ip, #-1879048188 @ 0x90000004 │ │ │ │ + subpl pc, ip, #-1879048188 @ 0x90000004 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ svclt 0x00082c00 │ │ │ │ @ instruction: 0x4629461a │ │ │ │ - eorsne pc, r8, r7, asr #4 │ │ │ │ + adcseq pc, r8, r7, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ ldrhtmi lr, [r0], #-141 @ 0xffffff73 │ │ │ │ cdplt 0, 7, cr15, cr4, cr4, {2} │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0088f8cc │ │ │ │ @ instruction: 0x461cb096 │ │ │ │ @ instruction: 0xf6464b85 │ │ │ │ - vshr.s64 , q2, #64 │ │ │ │ + vmov.i32 , #4 @ 0x00000004 │ │ │ │ stmdavs r9, {r1, r2, r3, r5}^ │ │ │ │ svcls 0x00204615 │ │ │ │ ldmdbge lr, {r0, r2, r3, r4, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ tstls r5, #1769472 @ 0x1b0000 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ stmiavc r0, {r2, r5, sl, ip, sp, lr, pc}^ │ │ │ │ cdp2 0, 5, cr15, cr8, cr4, {2} │ │ │ │ @ instruction: 0xf0402d00 │ │ │ │ vhadd.s8 q12, , q10 │ │ │ │ - vsra.s64 d16, d24, #64 │ │ │ │ + vbic.i32 d16, #8 @ 0x00000008 │ │ │ │ vrhadd.s8 d16, d7, d30 │ │ │ │ - vmvn.i32 d17, #0 @ 0x00000000 │ │ │ │ + vshr.s64 d16, d16, #64 │ │ │ │ @ instruction: 0xf044002e │ │ │ │ @ instruction: 0xf1b8fe4b │ │ │ │ vmax.f32 d0, d0, d13 │ │ │ │ @ instruction: 0xf64e8090 │ │ │ │ - vqdmlal.s , d0, d0[2] │ │ │ │ + vqdmlal.s q8, d16, d0[2] │ │ │ │ @ instruction: 0x06220333 │ │ │ │ orreq lr, r8, #3072 @ 0xc00 │ │ │ │ vrecps.f32 , , │ │ │ │ - vmlsl.s , d16, d0[3] │ │ │ │ + vmlsl.s , d0, d0[3] │ │ │ │ vmax.s8 d16, d7, d31 │ │ │ │ - ldrtmi r3, [r1], -r8, asr #3 │ │ │ │ + ldrtmi r3, [r1], -r8, asr #2 │ │ │ │ vqrdmlsh.s d27, d0, d0[1] │ │ │ │ vrhadd.s8 d16, d9, d30 │ │ │ │ - vmax.s8 , , q6 │ │ │ │ - vmla.i d21, d16, d0[3] │ │ │ │ + vmax.s8 , , q6 │ │ │ │ + vmla.i d21, d0, d0[3] │ │ │ │ svclt 0x0048002f │ │ │ │ strteq pc, [pc], -r0, asr #5 │ │ │ │ svcvc 0x0080f414 │ │ │ │ @ instruction: 0x37c4f8d3 │ │ │ │ @ instruction: 0xf247ac05 │ │ │ │ - vrshr.s64 , q6, #64 │ │ │ │ + vmov.i32 , #3072 @ 0x00000c00 │ │ │ │ svclt 0x0008022e │ │ │ │ vmax.s8 d20, d2, d2 │ │ │ │ - vshr.s64 q8, q0, #64 │ │ │ │ + vmov.i32 q8, #0 @ 0x00000000 │ │ │ │ vqadd.s8 d16, d7, d18 │ │ │ │ - vshl.s64 d16, d24, #0 │ │ │ │ + vbic.i32 d16, #524288 @ 0x00080000 │ │ │ │ @ instruction: 0xf044052e │ │ │ │ subcs pc, r0, #368 @ 0x170 │ │ │ │ strtmi r2, [r0], -r0, lsl #2 │ │ │ │ - stmda r8, {r0, r2, r7, r8, ip, sp, lr, pc}^ │ │ │ │ + stmda r4, {r0, r2, r7, r8, ip, sp, lr, pc}^ │ │ │ │ ldrmi r2, [r9], -r0, asr #6 │ │ │ │ strls r2, [r2, #-513] @ 0xfffffdff │ │ │ │ vmax.s8 d20, d7, d16 │ │ │ │ - vshl.s64 , q10, #0 │ │ │ │ + vbic.i32 , #262144 @ 0x00040000 │ │ │ │ strls r0, [r1, #-1326] @ 0xfffffad2 │ │ │ │ - strmi pc, [r0, #584] @ 0x248 │ │ │ │ + strmi pc, [r0, #-584] @ 0xfffffdb8 │ │ │ │ ldreq pc, [r2, #-704]! @ 0xfffffd40 │ │ │ │ @ instruction: 0xf1969500 │ │ │ │ - @ instruction: 0x4651fb57 │ │ │ │ + @ instruction: 0x4651fb53 │ │ │ │ @ instruction: 0xf0444620 │ │ │ │ @ instruction: 0xf642fdfd │ │ │ │ - blx 0x9e8378 │ │ │ │ + blx 0x9e8300 │ │ │ │ ldrbeq pc, [fp, r8, lsl #6] @ │ │ │ │ @ instruction: 0xf1b9d569 │ │ │ │ @ instruction: 0xf0400f00 │ │ │ │ vhadd.s8 d24, d23, d14 │ │ │ │ - vsra.s64 d16, d24, #64 │ │ │ │ + vbic.i32 d16, #8 @ 0x00000008 │ │ │ │ vrhadd.s8 d16, d7, d30 │ │ │ │ - vmvn.i32 d17, #0 @ 0x00000000 │ │ │ │ + vshr.s64 d16, d16, #64 │ │ │ │ @ instruction: 0xf044002e │ │ │ │ svccs 0x0000fde9 │ │ │ │ vrhadd.s8 , , │ │ │ │ - vsra.s64 d16, d24, #64 │ │ │ │ + vbic.i32 d16, #8 @ 0x00000008 │ │ │ │ vrhadd.s8 d16, d7, d30 │ │ │ │ - vmvn.i32 d17, #0 @ 0x00000000 │ │ │ │ + vshr.s64 d16, d16, #64 │ │ │ │ @ instruction: 0xf044002e │ │ │ │ subcs pc, r0, #14144 @ 0x3740 │ │ │ │ strtmi r2, [r0], -r0, lsl #2 │ │ │ │ - stmda lr, {r0, r2, r7, r8, ip, sp, lr, pc} │ │ │ │ + stmda sl, {r0, r2, r7, r8, ip, sp, lr, pc} │ │ │ │ andcs r2, r1, #64, 6 │ │ │ │ strls r4, [r2], -r0, lsr #12 │ │ │ │ - msrcs R8_fiq, r5 │ │ │ │ + @ instruction: 0x11a8f245 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ tstls r1, r0, lsl #10 │ │ │ │ @ instruction: 0xf1964619 │ │ │ │ - ldrtmi pc, [r9], -r1, lsr #22 @ │ │ │ │ + @ instruction: 0x4639fb1d │ │ │ │ @ instruction: 0xf0444620 │ │ │ │ - blmi 0xe5edf8 │ │ │ │ - blls 0x679748 │ │ │ │ + blmi 0xe5ed80 │ │ │ │ + blls 0x6796d0 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ cmple pc, r0, lsl #6 │ │ │ │ - eorvs pc, r0, r7, asr #4 │ │ │ │ + adcpl pc, r0, r7, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ pop {r1, r2, r4, ip, sp, pc} │ │ │ │ @ instruction: 0xf04447f0 │ │ │ │ @ instruction: 0x4621bdb7 │ │ │ │ - addcs pc, ip, r9, asr #4 │ │ │ │ + andcs pc, ip, r9, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ @ instruction: 0xf044ac05 │ │ │ │ subcs pc, r0, #11200 @ 0x2bc0 │ │ │ │ strtmi r2, [r0], -r0, lsl #2 │ │ │ │ - svc 0x00e0f184 │ │ │ │ - strbpl pc, [ip], r9, asr #4 @ │ │ │ │ + svc 0x00dcf184 │ │ │ │ + strbpl pc, [ip], -r9, asr #4 @ │ │ │ │ strteq pc, [pc], -r0, asr #5 │ │ │ │ - @ instruction: 0x03b8f247 │ │ │ │ + teqpeq r8, #1879048196 @ p-variant is OBSOLETE @ 0x70000004 │ │ │ │ msreq CPSR_fsx, #192, 4 │ │ │ │ vcgt.s8 d25, d7, d2 │ │ │ │ - vrsra.s64 , q10, #64 │ │ │ │ + vbic.i32 , #1024 @ 0x00000400 │ │ │ │ movwls r0, #4910 @ 0x132e │ │ │ │ ldrmi r2, [r9], -r0, asr #6 │ │ │ │ strtmi r2, [r0], -r1, lsl #4 │ │ │ │ - strmi pc, [r0, #584] @ 0x248 │ │ │ │ + strmi pc, [r0, #-584] @ 0xfffffdb8 │ │ │ │ ldreq pc, [r2, #-704]! @ 0xfffffd40 │ │ │ │ @ instruction: 0xf1969500 │ │ │ │ - ldrbmi pc, [r1], -r7, ror #21 @ │ │ │ │ + ldrbmi pc, [r1], -r3, ror #21 @ │ │ │ │ @ instruction: 0xf0444620 │ │ │ │ @ instruction: 0xf1b9fd8d │ │ │ │ addsle r0, r6, r0, lsl #30 │ │ │ │ - adcseq pc, r8, #1879048196 @ 0x70000004 │ │ │ │ + eorseq pc, r8, #1879048196 @ 0x70000004 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - eorsne pc, r8, r7, asr #4 │ │ │ │ + adcseq pc, r8, r7, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf0444649 │ │ │ │ svccs 0x0000fd7f │ │ │ │ @ instruction: 0x4639d095 │ │ │ │ - adcseq pc, r8, #1879048196 @ 0x70000004 │ │ │ │ + eorseq pc, r8, #1879048196 @ 0x70000004 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - eorsne pc, r8, r7, asr #4 │ │ │ │ + adcseq pc, r8, r7, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ ldc2l 0, cr15, [r2, #-272]! @ 0xfffffef0 │ │ │ │ @ instruction: 0x4629e793 │ │ │ │ - adcseq pc, r8, #1879048196 @ 0x70000004 │ │ │ │ + eorseq pc, r8, #1879048196 @ 0x70000004 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - eorsne pc, r8, r7, asr #4 │ │ │ │ + adcseq pc, r8, r7, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ stc2l 0, cr15, [r6, #-272]! @ 0xfffffef0 │ │ │ │ @ instruction: 0x4648e719 │ │ │ │ @ instruction: 0xf7ff2100 │ │ │ │ @ instruction: 0xe776feb3 │ │ │ │ - blx 0xadbe06 │ │ │ │ + blx 0x9dbd8e │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec769b8 │ │ │ │ + bl 0xfec76940 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ stmdavs r9, {r2, r4, r9, sl, lr}^ │ │ │ │ - sbcspl pc, r4, r6, asr #12 │ │ │ │ + subspl pc, r4, r6, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf0449301 │ │ │ │ stmdami pc, {r0, r1, r3, r6, r8, sl, fp, ip, sp, lr, pc} @ │ │ │ │ strtmi r2, [r1], -r0, lsl #4 │ │ │ │ @ instruction: 0xffb4f7fa │ │ │ │ ldmiblt r3, {r0, r8, r9, fp, ip, pc} │ │ │ │ - bicpl pc, ip, r9, asr #4 │ │ │ │ + cmpppl ip, r9, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - eorsne pc, r0, r7, asr #4 │ │ │ │ + adcseq pc, r0, r7, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ ldc2 0, cr15, [sl, #-272]! @ 0xfffffef0 │ │ │ │ - eorvs pc, r0, r7, asr #4 │ │ │ │ + adcpl pc, r0, r7, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ pop {r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf0444010 │ │ │ │ tstcs r1, r1, lsr sp │ │ │ │ @ instruction: 0xf7ff4618 │ │ │ │ @ instruction: 0xe7f1fe7f │ │ │ │ addseq fp, r4, r0, lsr #2 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec76a1c │ │ │ │ + bl 0xfec769a4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ umullslt r0, r7, r0, pc @ │ │ │ │ - blmi 0xdb10a4 │ │ │ │ + blmi 0xdb102c │ │ │ │ stmdavs r9, {r2, r4, r9, sl, lr}^ │ │ │ │ - sbcspl pc, r4, r6, asr #12 │ │ │ │ + subspl pc, r4, r6, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ tstls r5, #1769472 @ 0x1b0000 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ ldrvs lr, [ip, #-2525] @ 0xfffff623 │ │ │ │ ldc2 0, cr15, [r2, #-272] @ 0xfffffef0 │ │ │ │ stmdami fp!, {r0, r5, r9, sl, lr} │ │ │ │ vhsub.s8 d18, d7, d0 │ │ │ │ - @ instruction: 0xf2c004b8 │ │ │ │ + vmvn.i32 d16, #524288 @ 0x00080000 │ │ │ │ @ instruction: 0xf7fa042e │ │ │ │ subcs pc, r0, #476 @ 0x1dc │ │ │ │ stmdage r5, {r8, sp} │ │ │ │ - svc 0x003af184 │ │ │ │ + svc 0x0036f184 │ │ │ │ ldrmi r2, [r9], -r0, asr #6 │ │ │ │ stmdage r5, {r0, r9, sp} │ │ │ │ vshl.s8 d25, d2, d5 │ │ │ │ - vmull.s8 q9, d0, d24 │ │ │ │ + vmull.s8 , d16, d24 │ │ │ │ @ instruction: 0xf8cd0c2f │ │ │ │ vhadd.s8 d28, d8, d4 │ │ │ │ - vmull.s8 q10, d16, d0 │ │ │ │ + vmull.s8 q10, d0, d0 │ │ │ │ @ instruction: 0xf8cd0c32 │ │ │ │ @ instruction: 0xf196c000 │ │ │ │ - ldrtmi pc, [r9], -r7, asr #20 @ │ │ │ │ + ldrtmi pc, [r9], -r3, asr #20 @ │ │ │ │ @ instruction: 0xf044a805 │ │ │ │ - bllt 0x4dec44 │ │ │ │ - eorsne pc, r0, r7, asr #4 │ │ │ │ + bllt 0x4debcc │ │ │ │ + adcseq pc, r0, r7, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf0444621 │ │ │ │ ldmiblt sp!, {r0, r2, r5, r6, r7, sl, fp, ip, sp, lr, pc}^ │ │ │ │ - bicpl pc, ip, r9, asr #4 │ │ │ │ + cmpppl ip, r9, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - eorsne pc, r0, r7, asr #4 │ │ │ │ + adcseq pc, r0, r7, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ ldc2l 0, cr15, [sl], {68} @ 0x44 │ │ │ │ ldmdavs sl, {r1, r2, r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r5, lsl fp │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ vand d29, d7, d3 │ │ │ │ - vaddl.s8 q11, d0, d16 │ │ │ │ + vaddl.s8 , d16, d16 │ │ │ │ andslt r0, r7, lr, lsr #32 │ │ │ │ ldrhtmi lr, [r0], #141 @ 0x8d │ │ │ │ stcllt 0, cr15, [sl], {68} @ 0x44 │ │ │ │ ldrtmi r2, [r0], -r0, lsl #2 │ │ │ │ mrc2 7, 0, pc, cr8, cr15, {7} │ │ │ │ sbcsle r2, pc, r0, lsl #26 │ │ │ │ strtmi r2, [r8], -r1, lsl #2 │ │ │ │ mrc2 7, 0, pc, cr2, cr15, {7} │ │ │ │ @ instruction: 0xf196e7e4 │ │ │ │ - svclt 0x0000fa85 │ │ │ │ + svclt 0x0000fa81 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ addseq fp, r4, r0, lsr #2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec76b00 │ │ │ │ + bl 0xfec76a88 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ @ instruction: 0xf6474614 │ │ │ │ - vshr.s64 q10, q12, #64 │ │ │ │ + vmvn.i32 q10, #8 @ 0x00000008 │ │ │ │ stcls 0, cr0, [r6, #-184] @ 0xffffff48 │ │ │ │ stc2 0, cr15, [r8], #272 @ 0x110 │ │ │ │ svcpl 0x0080f514 │ │ │ │ strtmi sp, [r1], -r6, lsr #4 │ │ │ │ - eorcs pc, r8, r5, asr #4 │ │ │ │ + adcne pc, r8, r5, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ ldc2 0, cr15, [lr], {68} @ 0x44 │ │ │ │ - subcc pc, ip, r7, asr #4 │ │ │ │ + sbccs pc, ip, r7, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ ldc2 0, cr15, [r8], {68} @ 0x44 │ │ │ │ vqdmulh.s , , │ │ │ │ - vmla.f d21, d16, d0[3] │ │ │ │ + vmla.f d21, d0, d0[3] │ │ │ │ vrhadd.s8 d16, d7, d31 │ │ │ │ - vmvn.i32 d17, #0 @ 0x00000000 │ │ │ │ + vshr.s64 d16, d16, #64 │ │ │ │ @ instruction: 0xf044002e │ │ │ │ @ instruction: 0xf247fc8d │ │ │ │ - vaddl.s8 q11, d0, d16 │ │ │ │ + vaddl.s8 , d16, d16 │ │ │ │ @ instruction: 0xf044002e │ │ │ │ @ instruction: 0xf248fc87 │ │ │ │ - vshr.s64 d21, d12, #64 │ │ │ │ + vmov.i32 d21, #12 @ 0x0000000c │ │ │ │ andlt r0, r3, r2, lsr r0 │ │ │ │ ldrhtmi lr, [r0], -sp │ │ │ │ ldcllt 0, cr15, [lr], #-272 @ 0xfffffef0 │ │ │ │ tstls r1, r1, ror #4 │ │ │ │ @ instruction: 0xf00c4608 │ │ │ │ stmdbls r1, {r0, r1, r3, r5, sl, fp, ip, sp, lr, pc} │ │ │ │ stmdacs r0, {r1, r9, sl, lr} │ │ │ │ vhadd.s8 , , │ │ │ │ - vmov.i32 d17, #12 @ 0x0000000c │ │ │ │ + vshr.s64 d16, d12, #64 │ │ │ │ @ instruction: 0xf044002e │ │ │ │ strb pc, [r6, pc, ror #24]! @ │ │ │ │ strtmi r2, [r8], -r1, lsl #2 │ │ │ │ ldc2 7, cr15, [ip, #1020]! @ 0x3fc │ │ │ │ svclt 0x0000e7db │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec76ba0 │ │ │ │ + bl 0xfec76b28 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldclmi 15, cr0, [r0, #-576] @ 0xfffffdc0 │ │ │ │ addslt r2, r7, r1, lsl #6 │ │ │ │ ldrmi r2, [r8], -r4, lsl #4 │ │ │ │ stmdavs sp!, {r2, r3, r9, sl, lr} │ │ │ │ @ instruction: 0xf04f9515 │ │ │ │ @ instruction: 0xf0150500 │ │ │ │ strmi pc, [r7], -r3, asr #26 │ │ │ │ stmdavs r3, {r3, r8, ip, sp, pc} │ │ │ │ movwcs r4, #5663 @ 0x161f │ │ │ │ stmiane r1!, {r2, r9, sp} │ │ │ │ @ instruction: 0xf0154618 │ │ │ │ @ instruction: 0x4604fd39 │ │ │ │ - rscscc pc, r8, r7, asr #4 │ │ │ │ + rsbscc pc, r8, r7, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ suble r2, r2, r0, lsl #24 │ │ │ │ @ instruction: 0xf0446826 │ │ │ │ subcs pc, r0, #16640 @ 0x4100 │ │ │ │ stmdage r5, {r8, sp} │ │ │ │ - strcs pc, [r8, #-581]! @ 0xfffffdbb │ │ │ │ - streq pc, [pc, #-704]! @ 0x11f734 │ │ │ │ - cdp 1, 6, cr15, cr14, cr4, {4} │ │ │ │ - @ instruction: 0x03b8f247 │ │ │ │ + strne pc, [r8, #581]! @ 0x245 │ │ │ │ + streq pc, [pc, #-704]! @ 0x11f6bc │ │ │ │ + cdp 1, 6, cr15, cr10, cr4, {4} │ │ │ │ + teqpeq r8, #1879048196 @ p-variant is OBSOLETE @ 0x70000004 │ │ │ │ msreq CPSR_fsx, #192, 4 │ │ │ │ movwpl lr, #6605 @ 0x19cd │ │ │ │ ldrmi r2, [r9], -r0, asr #6 │ │ │ │ stmdage r5, {r0, r9, sp} │ │ │ │ - strmi pc, [r0], #584 @ 0x248 │ │ │ │ + strmi pc, [r0], #-584 @ 0xfffffdb8 │ │ │ │ ldrteq pc, [r2], #-704 @ 0xfffffd40 @ │ │ │ │ @ instruction: 0xf1969400 │ │ │ │ - @ instruction: 0x4639f97d │ │ │ │ + @ instruction: 0x4639f979 │ │ │ │ @ instruction: 0xf044a805 │ │ │ │ cdpcs 12, 0, cr15, cr2, cr3, {1} │ │ │ │ stmdale r5, {r3, r4, ip, lr, pc}^ │ │ │ │ eorsle r2, ip, r0, lsl #28 │ │ │ │ - andmi pc, ip, r7, asr #4 │ │ │ │ + addcc pc, ip, r7, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ ldc2 0, cr15, [r8], {68} @ 0x44 │ │ │ │ ldmdavs sl, {r0, r1, r3, r5, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r5, lsl fp │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ vrhadd.s8 , , │ │ │ │ - vaddl.s8 q11, d0, d16 │ │ │ │ + vaddl.s8 , d16, d16 │ │ │ │ andslt r0, r7, lr, lsr #32 │ │ │ │ ldrhtmi lr, [r0], #141 @ 0x8d │ │ │ │ stclt 0, cr15, [r8], {68} @ 0x44 │ │ │ │ - andsmi pc, r4, r7, asr #4 │ │ │ │ + addscc pc, r4, r7, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ stc2 0, cr15, [r2], {68} @ 0x44 │ │ │ │ @ instruction: 0xf044e7e8 │ │ │ │ @ instruction: 0x4621fbff │ │ │ │ stmdage r5, {r6, r9, sp} │ │ │ │ - cdp 1, 3, cr15, cr0, cr4, {4} │ │ │ │ + cdp 1, 2, cr15, cr12, cr4, {4} │ │ │ │ ldrmi r2, [r9], -r0, asr #6 │ │ │ │ vhsub.s8 d18, d7, d1 │ │ │ │ - vshr.s64 d16, d24, #64 │ │ │ │ + vmvn.i32 d16, #8 @ 0x00000008 │ │ │ │ vhadd.s8 d16, d5, d30 │ │ │ │ - vaddhn.i16 d18, q0, q12 │ │ │ │ + vaddhn.i16 d17, q8, q12 │ │ │ │ andls r0, r2, pc, lsr #8 │ │ │ │ strls sl, [r1], #-2053 @ 0xfffff7fb │ │ │ │ - strmi pc, [r0], #584 @ 0x248 │ │ │ │ + strmi pc, [r0], #-584 @ 0xfffffdb8 │ │ │ │ ldrteq pc, [r2], #-704 @ 0xfffffd40 @ │ │ │ │ @ instruction: 0xf1969400 │ │ │ │ - @ instruction: 0x4639f93b │ │ │ │ + @ instruction: 0x4639f937 │ │ │ │ @ instruction: 0xf044a805 │ │ │ │ vqdmulh.s , , │ │ │ │ - vaddl.s8 q10, d0, d4 │ │ │ │ + vaddl.s8 , d16, d4 │ │ │ │ @ instruction: 0xf044002e │ │ │ │ @ instruction: 0xe7c1fbdb │ │ │ │ tstcs r0, r0, asr #4 │ │ │ │ @ instruction: 0xf184a805 │ │ │ │ - movtcs lr, #3596 @ 0xe0c │ │ │ │ + movtcs lr, #3592 @ 0xe08 │ │ │ │ stmdage r5, {r0, r3, r4, r9, sl, lr} │ │ │ │ vrshl.s8 d25, d1, d9 │ │ │ │ - vmlal.s , d16, d0[3] │ │ │ │ + vmlal.s , d0, d0[3] │ │ │ │ strls r0, [r0], #-559 @ 0xfffffdd1 │ │ │ │ andcs r9, r1, #536870912 @ 0x20000000 │ │ │ │ - @ instruction: 0xf91ef196 │ │ │ │ + @ instruction: 0xf91af196 │ │ │ │ stmdage r5, {r0, r4, r5, r9, sl, lr} │ │ │ │ - blx 0xff25bbf2 │ │ │ │ + blx 0xff25bb7a │ │ │ │ @ instruction: 0xf196e7aa │ │ │ │ - svclt 0x0000f989 │ │ │ │ + svclt 0x0000f985 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec76cf4 │ │ │ │ + bl 0xfec76c7c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf6460fe8 │ │ │ │ - vshr.s64 , q2, #64 │ │ │ │ + vmov.i32 , #4 @ 0x00000004 │ │ │ │ ldrmi r0, [r4], -lr, lsr #32 │ │ │ │ ldmib sp, {r0, r3, r6, fp, sp, lr}^ │ │ │ │ ldrmi r5, [lr], -r6, lsl #14 │ │ │ │ - blx 0xfec5bc22 │ │ │ │ + blx 0xfec5bbaa │ │ │ │ svceq 0x0064f114 │ │ │ │ @ instruction: 0x4621d036 │ │ │ │ - adcseq pc, r8, #1879048196 @ 0x70000004 │ │ │ │ + eorseq pc, r8, #1879048196 @ 0x70000004 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - eorcc pc, r0, r7, asr #4 │ │ │ │ + adccs pc, r0, r7, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - blx 0xfe8dbc3e │ │ │ │ + blx 0xfe8dbbc6 │ │ │ │ @ instruction: 0xf0154630 │ │ │ │ @ instruction: 0x4601fd3f │ │ │ │ vcge.s8 d27, d23, d16 │ │ │ │ - vrshr.s64 d16, d24, #64 │ │ │ │ + vmvn.i32 d16, #2048 @ 0x00000800 │ │ │ │ vhsub.s8 d16, d7, d30 │ │ │ │ - vshr.s64 q9, q0, #64 │ │ │ │ + vmov.i32 q9, #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf044002e │ │ │ │ orrlt pc, r5, pc, lsl #23 │ │ │ │ strtmi r2, [r8], -r0, lsl #2 │ │ │ │ - blx 0xff35db40 │ │ │ │ + blx 0xff35dac8 │ │ │ │ @ instruction: 0x4639481f │ │ │ │ @ instruction: 0xf7fa2201 │ │ │ │ @ instruction: 0xf247fe31 │ │ │ │ - vaddl.s8 q11, d0, d16 │ │ │ │ + vaddl.s8 , d16, d16 │ │ │ │ pop {r1, r2, r3, r5} │ │ │ │ @ instruction: 0xf04440f8 │ │ │ │ vpadd.i8 , , │ │ │ │ - vsra.s64 d16, d24, #64 │ │ │ │ + vbic.i32 d16, #8 @ 0x00000008 │ │ │ │ vrhadd.s8 d16, d7, d30 │ │ │ │ - vmla.i d18, d16, d0[4] │ │ │ │ + vmla.i d18, d0, d0[4] │ │ │ │ @ instruction: 0xf044002e │ │ │ │ @ instruction: 0xe7e7fb73 │ │ │ │ - @ instruction: 0x01b8f247 │ │ │ │ + teqpeq r8, r7, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - andscc pc, r4, r7, asr #4 │ │ │ │ + addscs pc, r4, r7, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - blx 0x1b5bcaa │ │ │ │ + blx 0x1b5bc32 │ │ │ │ @ instruction: 0xf0154630 │ │ │ │ strmi pc, [r1], -r9, lsl #26 │ │ │ │ bicle r2, r8, r0, lsl #16 │ │ │ │ vmul.i8 , , q3 │ │ │ │ - vsra.s64 d16, d24, #64 │ │ │ │ + vbic.i32 d16, #8 @ 0x00000008 │ │ │ │ vrhadd.s8 d16, d7, d30 │ │ │ │ - vmvn.i32 d17, #0 @ 0x00000000 │ │ │ │ + vshr.s64 d16, d16, #64 │ │ │ │ @ instruction: 0xf044002e │ │ │ │ @ instruction: 0xe7c6fb57 │ │ │ │ vmin.s8 d20, d7, d17 │ │ │ │ - vrshr.s64 d16, d24, #64 │ │ │ │ + vmvn.i32 d16, #2048 @ 0x00000800 │ │ │ │ vhsub.s8 d16, d7, d30 │ │ │ │ - vmvn.i32 d17, #8 @ 0x00000008 │ │ │ │ + vshr.s64 d16, d24, #64 │ │ │ │ @ instruction: 0xf044002e │ │ │ │ ldr pc, [sl, fp, asr #22]! │ │ │ │ - eorseq pc, r3, ip, lsr #1 │ │ │ │ + eorseq pc, r3, ip, lsr #32 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec76de0 │ │ │ │ + bl 0xfec76d68 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf6460fe8 │ │ │ │ - vshr.s64 , q2, #64 │ │ │ │ + vmov.i32 , #4 @ 0x00000004 │ │ │ │ ldrmi r0, [r4], -lr, lsr #32 │ │ │ │ ldmib sp, {r0, r3, r6, fp, sp, lr}^ │ │ │ │ ldrmi r5, [lr], -r6, lsl #14 │ │ │ │ - blx 0xedbd0e │ │ │ │ + blx 0xedbc96 │ │ │ │ svceq 0x0064f114 │ │ │ │ @ instruction: 0x4621d03e │ │ │ │ - adcseq pc, r8, #1879048196 @ 0x70000004 │ │ │ │ + eorseq pc, r8, #1879048196 @ 0x70000004 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - eorcc pc, r0, r7, asr #4 │ │ │ │ + adccs pc, r0, r7, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - blx 0xb5bd2a │ │ │ │ + blx 0xb5bcb2 │ │ │ │ @ instruction: 0xf0154630 │ │ │ │ strmi pc, [r1], -r9, asr #25 │ │ │ │ eorsle r2, sp, r0, lsl #16 │ │ │ │ - adcseq pc, r8, #1879048196 @ 0x70000004 │ │ │ │ + eorseq pc, r8, #1879048196 @ 0x70000004 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - sbcscs pc, r0, r7, asr #4 │ │ │ │ + subscs pc, r0, r7, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - blx 0x75bd4a │ │ │ │ + blx 0x75bcd2 │ │ │ │ vmul.i8 d27, d23, d21 │ │ │ │ - vsra.s64 d16, d24, #64 │ │ │ │ + vbic.i32 d16, #8 @ 0x00000008 │ │ │ │ vrhadd.s8 d16, d7, d30 │ │ │ │ - vmvn.i32 d17, #0 @ 0x00000000 │ │ │ │ + vshr.s64 d16, d16, #64 │ │ │ │ @ instruction: 0xf044002e │ │ │ │ stmdami r0!, {r0, r2, r3, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ andcs r4, r1, #59768832 @ 0x3900000 │ │ │ │ ldc2 7, cr15, [r4, #1000]! @ 0x3e8 │ │ │ │ - eorvs pc, r0, r7, asr #4 │ │ │ │ + adcpl pc, r0, r7, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ ldrhtmi lr, [r8], #141 @ 0x8d │ │ │ │ - bllt 0x15bd78 │ │ │ │ + bllt 0x15bd00 │ │ │ │ vmax.s8 d20, d7, d25 │ │ │ │ - vrshr.s64 d16, d24, #64 │ │ │ │ + vmvn.i32 d16, #2048 @ 0x00000800 │ │ │ │ vhsub.s8 d16, d7, d30 │ │ │ │ - vmvn.i32 d17, #8 @ 0x00000008 │ │ │ │ + vshr.s64 d16, d24, #64 │ │ │ │ @ instruction: 0xf044002e │ │ │ │ @ instruction: 0xe7e6faf5 │ │ │ │ - @ instruction: 0x01b8f247 │ │ │ │ + teqpeq r8, r7, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - andscc pc, r4, r7, asr #4 │ │ │ │ + addscs pc, r4, r7, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - blx 0xffbdbda4 │ │ │ │ + blx 0xffbdbd2c │ │ │ │ @ instruction: 0xf0154630 │ │ │ │ strmi pc, [r1], -fp, lsl #25 │ │ │ │ bicle r2, r1, r0, lsl #16 │ │ │ │ vmul.i8 , , q3 │ │ │ │ - vsra.s64 d16, d24, #64 │ │ │ │ + vbic.i32 d16, #8 @ 0x00000008 │ │ │ │ vrhadd.s8 d16, d7, d30 │ │ │ │ - vmvn.i32 d17, #0 @ 0x00000000 │ │ │ │ + vshr.s64 d16, d16, #64 │ │ │ │ @ instruction: 0xf044002e │ │ │ │ sbfx pc, r9, #21, #32 │ │ │ │ vmin.s8 d20, d7, d17 │ │ │ │ - vrshr.s64 d16, d24, #64 │ │ │ │ + vmvn.i32 d16, #2048 @ 0x00000800 │ │ │ │ vhsub.s8 d16, d7, d30 │ │ │ │ - vmvn.i32 d17, #8 @ 0x00000008 │ │ │ │ + vshr.s64 d16, d24, #64 │ │ │ │ @ instruction: 0xf044002e │ │ │ │ ldr pc, [r3, sp, asr #21]! │ │ │ │ - eorseq pc, r3, ip, lsr #1 │ │ │ │ + eorseq pc, r3, ip, lsr #32 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec76edc │ │ │ │ + bl 0xfec76e64 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ umullslt r0, r7, r0, pc @ │ │ │ │ - blmi 0x10b1564 │ │ │ │ + blmi 0x10b14ec │ │ │ │ stmdavs r9, {r2, r4, r9, sl, lr}^ │ │ │ │ - sbcspl pc, r4, r6, asr #12 │ │ │ │ + subspl pc, r4, r6, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ ldmdavs fp, {r2, r3, r4, r9, sl, fp, ip, pc} │ │ │ │ @ instruction: 0xf04f9315 │ │ │ │ @ instruction: 0xf0440300 │ │ │ │ @ instruction: 0x4620fab3 │ │ │ │ mrrc2 0, 1, pc, r4, cr5 @ │ │ │ │ suble r2, lr, r0, lsl #16 │ │ │ │ vmax.s8 d20, d7, d1 │ │ │ │ - vrshr.s64 d16, d24, #64 │ │ │ │ + vmvn.i32 d16, #2048 @ 0x00000800 │ │ │ │ vhsub.s8 d16, d7, d30 │ │ │ │ - vshr.s64 q9, q0, #64 │ │ │ │ + vmov.i32 q9, #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf044002e │ │ │ │ subcs pc, r0, #667648 @ 0xa3000 │ │ │ │ stmdage r5, {r8, sp} │ │ │ │ - strcs pc, [r8, #-581]! @ 0xfffffdbb │ │ │ │ - streq pc, [pc, #-704]! @ 0x11fa70 │ │ │ │ - ldcl 1, cr15, [r0], {132} @ 0x84 │ │ │ │ - @ instruction: 0x03b8f247 │ │ │ │ + strne pc, [r8, #581]! @ 0x245 │ │ │ │ + streq pc, [pc, #-704]! @ 0x11f9f8 │ │ │ │ + stcl 1, cr15, [ip], {132} @ 0x84 │ │ │ │ + teqpeq r8, #1879048196 @ p-variant is OBSOLETE @ 0x70000004 │ │ │ │ msreq CPSR_fsx, #192, 4 │ │ │ │ movwpl lr, #6605 @ 0x19cd │ │ │ │ ldrmi r2, [r9], -r0, asr #6 │ │ │ │ stmdage r5, {r0, r9, sp} │ │ │ │ - strmi pc, [r0], #584 @ 0x248 │ │ │ │ + strmi pc, [r0], #-584 @ 0xfffffdb8 │ │ │ │ ldrteq pc, [r2], #-704 @ 0xfffffd40 @ │ │ │ │ @ instruction: 0xf1959400 │ │ │ │ - @ instruction: 0x4639ffdf │ │ │ │ + @ instruction: 0x4639ffdb │ │ │ │ @ instruction: 0xf044a805 │ │ │ │ subcs pc, r0, #544768 @ 0x85000 │ │ │ │ stmdage r5, {r8, sp} │ │ │ │ - ldc 1, cr15, [r6], #528 @ 0x210 │ │ │ │ + ldc 1, cr15, [r2], #528 @ 0x210 │ │ │ │ ldrmi r2, [r9], -r0, asr #6 │ │ │ │ vadd.i8 d26, d9, d5 │ │ │ │ - vmlal.s , d16, d0[3] │ │ │ │ + vmlal.s , d0, d0[3] │ │ │ │ strls r0, [r1, #-559] @ 0xfffffdd1 │ │ │ │ andcs r9, r1, #536870912 @ 0x20000000 │ │ │ │ @ instruction: 0xf1959400 │ │ │ │ - ldrtmi pc, [r1], -r9, asr #31 @ │ │ │ │ + ldrtmi pc, [r1], -r5, asr #31 @ │ │ │ │ @ instruction: 0xf044a805 │ │ │ │ - blmi 0x69e748 │ │ │ │ - blls 0x679df8 │ │ │ │ + blmi 0x69e6d0 │ │ │ │ + blls 0x679d80 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ @ instruction: 0xd1200300 │ │ │ │ - eorvs pc, r0, r7, asr #4 │ │ │ │ + adcpl pc, r0, r7, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ pop {r0, r1, r2, r4, ip, sp, pc} │ │ │ │ @ instruction: 0xf04440f0 │ │ │ │ ldmdblt r4, {r0, r1, r2, r3, r4, r6, r9, fp, ip, sp, pc}^ │ │ │ │ - @ instruction: 0x01b8f247 │ │ │ │ + teqpeq r8, r7, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - eorsne pc, r0, r7, asr #4 │ │ │ │ + adcseq pc, r0, r7, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - blx 0x165bed0 │ │ │ │ + blx 0x165be58 │ │ │ │ strtmi lr, [r1], -pc, lsr #15 │ │ │ │ - adcseq pc, r8, #1879048196 @ 0x70000004 │ │ │ │ + eorseq pc, r8, #1879048196 @ 0x70000004 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - eorsne pc, r8, r7, asr #4 │ │ │ │ + adcseq pc, r8, r7, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - blx 0x135bee8 │ │ │ │ + blx 0x135be70 │ │ │ │ @ instruction: 0xf196e7a3 │ │ │ │ - svclt 0x0000f80d │ │ │ │ + svclt 0x0000f809 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec76fec │ │ │ │ + bl 0xfec76f74 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf6460fe8 │ │ │ │ - vshr.s64 , q2, #64 │ │ │ │ + vmov.i32 , #4 @ 0x00000004 │ │ │ │ ldrmi r0, [r4], -lr, lsr #32 │ │ │ │ ldmib sp, {r0, r3, r6, fp, sp, lr}^ │ │ │ │ ldrmi r5, [lr], -r6, lsl #14 │ │ │ │ - blx 0xd5bf18 │ │ │ │ + blx 0xd5bea0 │ │ │ │ svceq 0x0064f114 │ │ │ │ @ instruction: 0x4621d03e │ │ │ │ - adcseq pc, r8, #1879048196 @ 0x70000004 │ │ │ │ + eorseq pc, r8, #1879048196 @ 0x70000004 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - eorcc pc, r0, r7, asr #4 │ │ │ │ + adccs pc, r0, r7, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - blx 0x9dbf34 │ │ │ │ + blx 0x9dbebc │ │ │ │ @ instruction: 0xf0154630 │ │ │ │ strmi pc, [r1], -r3, asr #23 │ │ │ │ eorsle r2, sp, r0, lsl #16 │ │ │ │ - adcseq pc, r8, #1879048196 @ 0x70000004 │ │ │ │ + eorseq pc, r8, #1879048196 @ 0x70000004 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - sbcscs pc, r0, r7, asr #4 │ │ │ │ + subscs pc, r0, r7, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - blx 0x5dbf54 │ │ │ │ + blx 0x5dbedc │ │ │ │ vmul.i8 d27, d23, d21 │ │ │ │ - vsra.s64 d16, d24, #64 │ │ │ │ + vbic.i32 d16, #8 @ 0x00000008 │ │ │ │ vrhadd.s8 d16, d7, d30 │ │ │ │ - vmvn.i32 d17, #0 @ 0x00000000 │ │ │ │ + vshr.s64 d16, d16, #64 │ │ │ │ @ instruction: 0xf044002e │ │ │ │ stmdami r0!, {r0, r1, r2, r9, fp, ip, sp, lr, pc} │ │ │ │ andcs r4, r1, #59768832 @ 0x3900000 │ │ │ │ stc2 7, cr15, [lr], #1000 @ 0x3e8 │ │ │ │ - eorvs pc, r0, r7, asr #4 │ │ │ │ + adcpl pc, r0, r7, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ ldrhtmi lr, [r8], #141 @ 0x8d │ │ │ │ ldmiblt sl!, {r2, r6, ip, sp, lr, pc}^ │ │ │ │ vmax.s8 d20, d7, d25 │ │ │ │ - vrshr.s64 d16, d24, #64 │ │ │ │ + vmvn.i32 d16, #2048 @ 0x00000800 │ │ │ │ vhsub.s8 d16, d7, d30 │ │ │ │ - vmvn.i32 d17, #8 @ 0x00000008 │ │ │ │ + vshr.s64 d16, d24, #64 │ │ │ │ @ instruction: 0xf044002e │ │ │ │ strb pc, [r6, pc, ror #19]! @ │ │ │ │ - @ instruction: 0x01b8f247 │ │ │ │ + teqpeq r8, r7, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - andscc pc, r4, r7, asr #4 │ │ │ │ + addscs pc, r4, r7, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf9e4f044 │ │ │ │ @ instruction: 0xf0154630 │ │ │ │ strmi pc, [r1], -r5, lsl #23 │ │ │ │ bicle r2, r1, r0, lsl #16 │ │ │ │ vmul.i8 , , q3 │ │ │ │ - vsra.s64 d16, d24, #64 │ │ │ │ + vbic.i32 d16, #8 @ 0x00000008 │ │ │ │ vrhadd.s8 d16, d7, d30 │ │ │ │ - vmvn.i32 d17, #0 @ 0x00000000 │ │ │ │ + vshr.s64 d16, d16, #64 │ │ │ │ @ instruction: 0xf044002e │ │ │ │ sbfx pc, r3, #19, #32 │ │ │ │ vmin.s8 d20, d7, d17 │ │ │ │ - vrshr.s64 d16, d24, #64 │ │ │ │ + vmvn.i32 d16, #2048 @ 0x00000800 │ │ │ │ vhsub.s8 d16, d7, d30 │ │ │ │ - vmvn.i32 d17, #8 @ 0x00000008 │ │ │ │ + vshr.s64 d16, d24, #64 │ │ │ │ @ instruction: 0xf044002e │ │ │ │ ldr pc, [r3, r7, asr #19]! │ │ │ │ - eorseq pc, r3, ip, lsr #1 │ │ │ │ + eorseq pc, r3, ip, lsr #32 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ - sbcspl pc, r4, r6, asr #12 │ │ │ │ + subspl pc, r4, r6, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ stmdavs r9, {r1, r2, r4, r9, sl, lr}^ │ │ │ │ stmdavc r6, {r0, r2, r3, r4, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ @ instruction: 0xf003461d │ │ │ │ @ instruction: 0xf0440440 │ │ │ │ ldrtmi pc, [r0], -pc, lsr #19 @ │ │ │ │ - blx 0x155bf66 │ │ │ │ + blx 0x155beee │ │ │ │ suble r2, r6, r0, lsl #16 │ │ │ │ vmax.s8 d20, d7, d1 │ │ │ │ - vrshr.s64 d16, d24, #64 │ │ │ │ + vmvn.i32 d16, #2048 @ 0x00000800 │ │ │ │ vhsub.s8 d16, d7, d30 │ │ │ │ - vshr.s64 q9, q0, #64 │ │ │ │ + vmov.i32 q9, #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf044002e │ │ │ │ - blx 0xfee5e5a8 │ │ │ │ + blx 0xfee5e530 │ │ │ │ strtmi pc, [r8], -r4, lsl #3 │ │ │ │ @ instruction: 0xf7fb0949 │ │ │ │ ldmdblt ip!, {r0, r5, r7, fp, ip, sp, lr, pc} │ │ │ │ - eorvs pc, r0, r7, asr #4 │ │ │ │ + adcpl pc, r0, r7, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ ldmiblt r0, {r2, r6, ip, sp, lr, pc} │ │ │ │ @ instruction: 0x2100b3bf │ │ │ │ @ instruction: 0xf7fb4638 │ │ │ │ @ instruction: 0xf1b8f8c9 │ │ │ │ tstle r1, r0, lsl #30 │ │ │ │ - bicpl pc, ip, r9, asr #4 │ │ │ │ + cmpppl ip, r9, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - eorsne pc, r0, r7, asr #4 │ │ │ │ + adcseq pc, r0, r7, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf97ef044 │ │ │ │ - eorvs pc, r0, r7, asr #4 │ │ │ │ + adcpl pc, r0, r7, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ ldmdblt r6!, {r2, r6, ip, sp, lr, pc}^ │ │ │ │ vmax.s8 q10, , │ │ │ │ - vmlal.s , d16, d0[3] │ │ │ │ + vmlal.s , d0, d0[3] │ │ │ │ vhsub.s8 d16, d7, d31 │ │ │ │ - vmvn.i32 d17, #8 @ 0x00000008 │ │ │ │ + vshr.s64 d16, d24, #64 │ │ │ │ @ instruction: 0xf044002e │ │ │ │ vmla.i8 , , │ │ │ │ - vaddl.s8 q11, d0, d16 │ │ │ │ + vaddl.s8 , d16, d16 │ │ │ │ pop {r1, r2, r3, r5} │ │ │ │ @ instruction: 0xf04441f0 │ │ │ │ stmiblt r6, {r0, r1, r5, r6, r8, fp, ip, sp, pc}^ │ │ │ │ - @ instruction: 0x01b8f247 │ │ │ │ + teqpeq r8, r7, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - eorsne pc, r0, r7, asr #4 │ │ │ │ + adcseq pc, r0, r7, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf958f044 │ │ │ │ vaba.s8 d30, d23, d23 │ │ │ │ - vsra.s64 d16, d24, #64 │ │ │ │ + vbic.i32 d16, #8 @ 0x00000008 │ │ │ │ vrhadd.s8 d16, d7, d30 │ │ │ │ - vmla.i d18, d16, d0[4] │ │ │ │ + vmla.i d18, d0, d0[4] │ │ │ │ @ instruction: 0xf044002e │ │ │ │ @ instruction: 0xf1b8f94d │ │ │ │ bicsle r0, r3, r0, lsl #30 │ │ │ │ ldrtmi lr, [r1], -r0, asr #15 │ │ │ │ - adcseq pc, r8, #1879048196 @ 0x70000004 │ │ │ │ + eorseq pc, r8, #1879048196 @ 0x70000004 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - eorsne pc, r8, r7, asr #4 │ │ │ │ + adcseq pc, r8, r7, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf93ef044 │ │ │ │ svclt 0x0000e79d │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec771f8 │ │ │ │ + bl 0xfec77180 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r0, ror #31 │ │ │ │ @ instruction: 0xf6466849 │ │ │ │ - vshr.s64 , q2, #64 │ │ │ │ + vmov.i32 , #4 @ 0x00000004 │ │ │ │ ldrmi r0, [lr], -lr, lsr #32 │ │ │ │ @ instruction: 0x5708e9dd │ │ │ │ @ instruction: 0xf0449201 │ │ │ │ - bls 0x19e4bc │ │ │ │ + bls 0x19e444 │ │ │ │ strbeq pc, [r0], #-5 @ │ │ │ │ svceq 0x0064f112 │ │ │ │ ldrmi sp, [r1], -pc, lsr #32 │ │ │ │ - eorcc pc, r0, r7, asr #4 │ │ │ │ + adccs pc, r0, r7, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - adcseq pc, r8, #1879048196 @ 0x70000004 │ │ │ │ + eorseq pc, r8, #1879048196 @ 0x70000004 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ @ instruction: 0xf918f044 │ │ │ │ @ instruction: 0xf0154630 │ │ │ │ cmnplt r8, #757760 @ p-variant is OBSOLETE @ 0xb9000 │ │ │ │ vmax.s8 d20, d7, d1 │ │ │ │ - vrshr.s64 d16, d24, #64 │ │ │ │ + vmvn.i32 d16, #2048 @ 0x00000800 │ │ │ │ vhsub.s8 d16, d7, d30 │ │ │ │ - vshr.s64 q9, q0, #64 │ │ │ │ + vmov.i32 q9, #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf044002e │ │ │ │ - blx 0xfee5e47c │ │ │ │ + blx 0xfee5e404 │ │ │ │ strtmi pc, [r8], -r4, lsl #3 │ │ │ │ @ instruction: 0xf7fb0949 │ │ │ │ stmdblt r4, {r0, r1, r3, fp, ip, sp, lr, pc}^ │ │ │ │ - eorvs pc, r0, r7, asr #4 │ │ │ │ + adcpl pc, r0, r7, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ pop {r0, r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf04440f0 │ │ │ │ - ldrshlt fp, [pc, #137] @ 0x120101 │ │ │ │ + ldrshlt fp, [pc, #137] @ 0x120089 │ │ │ │ ldrtmi r2, [r8], -r1, lsl #2 │ │ │ │ @ instruction: 0xf832f7fb │ │ │ │ vaba.s8 q15, , q8 │ │ │ │ - vsra.s64 d16, d24, #64 │ │ │ │ + vbic.i32 d16, #8 @ 0x00000008 │ │ │ │ vrhadd.s8 d16, d7, d30 │ │ │ │ - vmov.i32 d19, #4 @ 0x00000004 │ │ │ │ + vshr.s64 d18, d4, #64 │ │ │ │ @ instruction: 0xf044002e │ │ │ │ ldrtmi pc, [r0], -r9, ror #17 @ │ │ │ │ - blx 0xfe3dc0f0 │ │ │ │ + blx 0xfe3dc078 │ │ │ │ bicle r2, pc, r0, lsl #16 │ │ │ │ vmla.i8 d27, d23, d30 │ │ │ │ - vsra.s64 d16, d24, #64 │ │ │ │ + vbic.i32 d16, #8 @ 0x00000008 │ │ │ │ vrhadd.s8 d16, d7, d30 │ │ │ │ - vmvn.i32 d17, #0 @ 0x00000000 │ │ │ │ + vshr.s64 d16, d16, #64 │ │ │ │ @ instruction: 0xf044002e │ │ │ │ @ instruction: 0xe7cef8d9 │ │ │ │ - bicpl pc, ip, r9, asr #4 │ │ │ │ + cmpppl ip, r9, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - rsccs pc, r0, r7, asr #4 │ │ │ │ + rsbcs pc, r0, r7, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf8cef044 │ │ │ │ ldrtmi lr, [r1], -sl, asr #15 │ │ │ │ - adcseq pc, r8, #1879048196 @ 0x70000004 │ │ │ │ + eorseq pc, r8, #1879048196 @ 0x70000004 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - eorsne pc, r8, r7, asr #4 │ │ │ │ + adcseq pc, r8, r7, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf8c2f044 │ │ │ │ svclt 0x0000e7b7 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec772f0 │ │ │ │ + bl 0xfec77278 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r0, ror #31 │ │ │ │ @ instruction: 0xf6466849 │ │ │ │ - vshr.s64 , q2, #64 │ │ │ │ + vmov.i32 , #4 @ 0x00000004 │ │ │ │ ldrmi r0, [sp], -lr, lsr #32 │ │ │ │ ldmib sp, {r0, r9, ip, pc}^ │ │ │ │ stcls 7, cr6, [sl], {8} │ │ │ │ @ instruction: 0xf8acf044 │ │ │ │ @ instruction: 0xf1129a01 │ │ │ │ suble r0, r4, r4, ror #30 │ │ │ │ vmin.s8 d20, d7, d1 │ │ │ │ - vaddl.s8 , d0, d16 │ │ │ │ + vaddl.s8 q9, d16, d16 │ │ │ │ vhadd.s8 d16, d7, d30 │ │ │ │ - vrshr.s64 d16, d24, #64 │ │ │ │ + vmvn.i32 d16, #2048 @ 0x00000800 │ │ │ │ @ instruction: 0xf044022e │ │ │ │ @ instruction: 0x4628f89d │ │ │ │ - blx 0x10dc188 │ │ │ │ + blx 0x10dc110 │ │ │ │ suble r2, r3, r0, lsl #16 │ │ │ │ vmax.s8 d20, d7, d1 │ │ │ │ - vrshr.s64 d16, d24, #64 │ │ │ │ + vmvn.i32 d16, #2048 @ 0x00000800 │ │ │ │ vhsub.s8 d16, d7, d30 │ │ │ │ - vshr.s64 q9, q0, #64 │ │ │ │ + vmov.i32 q9, #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf044002e │ │ │ │ stmdami r8!, {r0, r2, r3, r7, fp, ip, sp, lr, pc} │ │ │ │ ldrtmi r2, [r1], -r0, lsl #4 │ │ │ │ - blx 0xe5e142 │ │ │ │ + blx 0xe5e0ca │ │ │ │ andcs r4, r0, #2490368 @ 0x260000 │ │ │ │ @ instruction: 0xf7fa4639 │ │ │ │ ldmiblt r4, {r0, r1, r2, r3, r5, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ - bicpl pc, ip, r9, asr #4 │ │ │ │ + cmpppl ip, r9, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - eorsne pc, r0, r7, asr #4 │ │ │ │ + adcseq pc, r0, r7, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf878f044 │ │ │ │ - eorvs pc, r0, r7, asr #4 │ │ │ │ + adcpl pc, r0, r7, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ pop {r0, r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf04440f0 │ │ │ │ strtmi fp, [r1], -pc, ror #16 │ │ │ │ - sbcpl pc, ip, #-1879048188 @ 0x90000004 │ │ │ │ + subpl pc, ip, #-1879048188 @ 0x90000004 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ - eorsne pc, r8, r7, asr #4 │ │ │ │ + adcseq pc, r8, r7, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf864f044 │ │ │ │ vabd.s8 q15, , q13 │ │ │ │ - vsra.s64 d16, d24, #64 │ │ │ │ + vbic.i32 d16, #8 @ 0x00000008 │ │ │ │ vrhadd.s8 d16, d7, d30 │ │ │ │ - vmov.i32 d19, #4 @ 0x00000004 │ │ │ │ + vshr.s64 d18, d4, #64 │ │ │ │ @ instruction: 0xf044002e │ │ │ │ @ instruction: 0x4628f859 │ │ │ │ @ instruction: 0xf9faf015 │ │ │ │ @ instruction: 0xd1bb2800 │ │ │ │ vmul.i8 , , │ │ │ │ - vsra.s64 d16, d24, #64 │ │ │ │ + vbic.i32 d16, #8 @ 0x00000008 │ │ │ │ vrhadd.s8 d16, d7, d30 │ │ │ │ - vmvn.i32 d17, #0 @ 0x00000000 │ │ │ │ + vshr.s64 d16, d16, #64 │ │ │ │ @ instruction: 0xf044002e │ │ │ │ ldr pc, [sl, r9, asr #16]! │ │ │ │ vmax.s8 d20, d7, d25 │ │ │ │ - vrshr.s64 d16, d24, #64 │ │ │ │ + vmvn.i32 d16, #2048 @ 0x00000800 │ │ │ │ vhsub.s8 d16, d7, d30 │ │ │ │ - vmvn.i32 d17, #8 @ 0x00000008 │ │ │ │ + vshr.s64 d16, d24, #64 │ │ │ │ @ instruction: 0xf044002e │ │ │ │ @ instruction: 0xe7aef83d │ │ │ │ - eorseq pc, r3, r4, asr #2 │ │ │ │ - mlaseq r3, r8, r1, pc @ │ │ │ │ + eorseq pc, r3, r4, asr #1 │ │ │ │ + eorseq pc, r3, r8, lsl r1 @ │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec77400 │ │ │ │ + bl 0xfec77388 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf6460ff0 │ │ │ │ - vshr.s64 , q2, #64 │ │ │ │ + vmov.i32 , #4 @ 0x00000004 │ │ │ │ ldrmi r0, [r5], -lr, lsr #32 │ │ │ │ stcls 8, cr6, [r4], {73} @ 0x49 │ │ │ │ @ instruction: 0xf044461e │ │ │ │ @ instruction: 0xf115f827 │ │ │ │ suble r0, sl, r4, ror #30 │ │ │ │ vmax.s8 d20, d7, d25 │ │ │ │ - vrshr.s64 d16, d24, #64 │ │ │ │ + vmvn.i32 d16, #2048 @ 0x00000800 │ │ │ │ vhsub.s8 d16, d7, d30 │ │ │ │ - vaddl.s8 , d0, d16 │ │ │ │ + vaddl.s8 q9, d16, d16 │ │ │ │ @ instruction: 0xf044002e │ │ │ │ @ instruction: 0x4630f819 │ │ │ │ @ instruction: 0xf9baf015 │ │ │ │ stmdacs r0, {r0, r9, sl, lr} │ │ │ │ vhadd.s8 , , │ │ │ │ - vrshr.s64 d16, d24, #64 │ │ │ │ + vmvn.i32 d16, #2048 @ 0x00000800 │ │ │ │ vhsub.s8 d16, d7, d30 │ │ │ │ - vshr.s64 q9, q0, #64 │ │ │ │ + vmov.i32 q9, #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf044002e │ │ │ │ stmiblt ip!, {r0, r3, fp, ip, sp, lr, pc} │ │ │ │ - @ instruction: 0x01b8f247 │ │ │ │ + teqpeq r8, r7, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - eorsne pc, r0, r7, asr #4 │ │ │ │ + adcseq pc, r0, r7, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xfffef043 │ │ │ │ tstcs r1, r8 │ │ │ │ mcr2 7, 3, pc, cr12, cr14, {7} @ │ │ │ │ - eorvs pc, r0, r7, asr #4 │ │ │ │ + adcpl pc, r0, r7, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ ldrhtmi lr, [r0], #-141 @ 0xffffff73 │ │ │ │ svclt 0x00f2f043 │ │ │ │ tstcs r0, r0, lsr #12 │ │ │ │ mcr2 7, 3, pc, cr0, cr14, {7} @ │ │ │ │ andeq pc, r8, r4, lsl r1 @ │ │ │ │ vrhadd.s8 , , │ │ │ │ - vmla.f d21, d16, d0[3] │ │ │ │ + vmla.f d21, d0, d0[3] │ │ │ │ vrhadd.s8 d16, d7, d31 │ │ │ │ - vmvn.i32 d17, #0 @ 0x00000000 │ │ │ │ + vshr.s64 d16, d16, #64 │ │ │ │ @ instruction: 0xf043002e │ │ │ │ vmax.f32 , , │ │ │ │ - vaddl.s8 q11, d0, d16 │ │ │ │ + vaddl.s8 , d16, d16 │ │ │ │ pop {r1, r2, r3, r5} │ │ │ │ @ instruction: 0xf0434070 │ │ │ │ vrecps.f32 , , │ │ │ │ - vsra.s64 d16, d24, #64 │ │ │ │ + vbic.i32 d16, #8 @ 0x00000008 │ │ │ │ vrhadd.s8 d16, d7, d30 │ │ │ │ - vmov.i32 d19, #4 @ 0x00000004 │ │ │ │ + vshr.s64 d18, d4, #64 │ │ │ │ @ instruction: 0xf043002e │ │ │ │ ldrtmi pc, [r0], -pc, asr #31 @ │ │ │ │ @ instruction: 0xf970f015 │ │ │ │ stmdacs r0, {r0, r9, sl, lr} │ │ │ │ ldmdblt r6, {r0, r2, r4, r5, r7, r8, ip, lr, pc}^ │ │ │ │ - @ instruction: 0x01b8f247 │ │ │ │ + teqpeq r8, r7, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - eorsne pc, r0, r7, asr #4 │ │ │ │ + adcseq pc, r0, r7, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xffbef043 │ │ │ │ @ instruction: 0x4631e7b3 │ │ │ │ - adcseq pc, r8, #1879048196 @ 0x70000004 │ │ │ │ + eorseq pc, r8, #1879048196 @ 0x70000004 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - eorsne pc, r8, r7, asr #4 │ │ │ │ + adcseq pc, r8, r7, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xffb2f043 │ │ │ │ svclt 0x0000e7a7 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec77510 │ │ │ │ + bl 0xfec77498 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf6460ff0 │ │ │ │ - vshr.s64 , q2, #64 │ │ │ │ + vmov.i32 , #4 @ 0x00000004 │ │ │ │ ldrmi r0, [r6], -lr, lsr #32 │ │ │ │ stcls 8, cr6, [r4, #-292] @ 0xfffffedc │ │ │ │ @ instruction: 0xf043461c │ │ │ │ shadd8mi pc, r0, pc @ │ │ │ │ @ instruction: 0xf940f015 │ │ │ │ suble r2, fp, r0, lsl #16 │ │ │ │ vmax.s8 d20, d7, d1 │ │ │ │ - vrshr.s64 d16, d24, #64 │ │ │ │ + vmvn.i32 d16, #2048 @ 0x00000800 │ │ │ │ vhsub.s8 d16, d7, d30 │ │ │ │ - vshr.s64 q9, q0, #64 │ │ │ │ + vmov.i32 q9, #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf043002e │ │ │ │ @ instruction: 0xf114ff8f │ │ │ │ eorle r0, r1, r4, ror #30 │ │ │ │ vmax.s8 d20, d7, d17 │ │ │ │ - vrshr.s64 d16, d24, #64 │ │ │ │ + vmvn.i32 d16, #2048 @ 0x00000800 │ │ │ │ vhsub.s8 d16, d7, d30 │ │ │ │ - vaddl.s8 , d0, d16 │ │ │ │ + vaddl.s8 q9, d16, d16 │ │ │ │ @ instruction: 0xf043002e │ │ │ │ strtmi pc, [r8], -r1, lsl #31 │ │ │ │ @ instruction: 0xf922f015 │ │ │ │ movwlt r4, #34305 @ 0x8601 │ │ │ │ - sbcpl pc, ip, #-1879048188 @ 0x90000004 │ │ │ │ + subpl pc, ip, #-1879048188 @ 0x90000004 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ - sbcscs pc, r0, r7, asr #4 │ │ │ │ + subscs pc, r0, r7, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xff72f043 │ │ │ │ - eorvs pc, r0, r7, asr #4 │ │ │ │ + adcpl pc, r0, r7, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ ldrhtmi lr, [r0], #-141 @ 0xffffff73 │ │ │ │ svclt 0x006af043 │ │ │ │ - @ instruction: 0x01b8f247 │ │ │ │ + teqpeq r8, r7, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - andscc pc, r4, r7, asr #4 │ │ │ │ + addscs pc, r4, r7, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xff60f043 │ │ │ │ @ instruction: 0xf0154628 │ │ │ │ strmi pc, [r1], -r1, lsl #18 │ │ │ │ bicsle r2, sp, r0, lsl #16 │ │ │ │ vpadd.i8 d27, d9, d5 │ │ │ │ - vmla.f d21, d16, d0[3] │ │ │ │ + vmla.f d21, d0, d0[3] │ │ │ │ vrhadd.s8 d16, d7, d31 │ │ │ │ - vmvn.i32 d17, #0 @ 0x00000000 │ │ │ │ + vshr.s64 d16, d16, #64 │ │ │ │ @ instruction: 0xf043002e │ │ │ │ ldrb pc, [fp, pc, asr #30] @ │ │ │ │ vmul.i8 , , q3 │ │ │ │ - vsra.s64 d16, d24, #64 │ │ │ │ + vbic.i32 d16, #8 @ 0x00000008 │ │ │ │ vrhadd.s8 d16, d7, d30 │ │ │ │ - vmvn.i32 d17, #0 @ 0x00000000 │ │ │ │ + vshr.s64 d16, d16, #64 │ │ │ │ @ instruction: 0xf043002e │ │ │ │ ldr pc, [r2, r3, asr #30]! │ │ │ │ vmin.s8 d20, d7, d17 │ │ │ │ - vrshr.s64 d16, d24, #64 │ │ │ │ + vmvn.i32 d16, #2048 @ 0x00000800 │ │ │ │ vhsub.s8 d16, d7, d30 │ │ │ │ - vmvn.i32 d17, #8 @ 0x00000008 │ │ │ │ + vshr.s64 d16, d24, #64 │ │ │ │ @ instruction: 0xf043002e │ │ │ │ @ instruction: 0xe7a6ff37 │ │ │ │ vmax.s8 d20, d9, d25 │ │ │ │ - vmlal.s , d16, d0[3] │ │ │ │ + vmlal.s , d0, d0[3] │ │ │ │ vhsub.s8 d16, d7, d31 │ │ │ │ - vmvn.i32 d17, #8 @ 0x00000008 │ │ │ │ + vshr.s64 d16, d24, #64 │ │ │ │ @ instruction: 0xf043002e │ │ │ │ ldr pc, [r7, fp, lsr #30]! │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec7761c │ │ │ │ + bl 0xfec775a4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ umullslt r0, r7, r0, pc @ │ │ │ │ - blmi 0x14b1ca0 │ │ │ │ + blmi 0x14b1c28 │ │ │ │ stmdavs r9, {r2, r4, r9, sl, lr}^ │ │ │ │ - sbcspl pc, r4, r6, asr #12 │ │ │ │ + subspl pc, r4, r6, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ tstls r5, #1769472 @ 0x1b0000 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ @ instruction: 0x571ce9dd │ │ │ │ @ instruction: 0xff12f043 │ │ │ │ svceq 0x0064f114 │ │ │ │ strtmi sp, [r1], -r0, rrx │ │ │ │ - adcseq pc, r8, #1879048196 @ 0x70000004 │ │ │ │ + eorseq pc, r8, #1879048196 @ 0x70000004 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - eorcc pc, r0, r7, asr #4 │ │ │ │ + adccs pc, r0, r7, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xff04f043 │ │ │ │ @ instruction: 0xf0154630 │ │ │ │ strmi pc, [r1], -r5, lsr #17 │ │ │ │ subsle r2, pc, r0, lsl #16 │ │ │ │ - adcseq pc, r8, #1879048196 @ 0x70000004 │ │ │ │ + eorseq pc, r8, #1879048196 @ 0x70000004 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - sbcscs pc, r0, r7, asr #4 │ │ │ │ + subscs pc, r0, r7, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ cdp2 0, 15, cr15, cr4, cr3, {2} │ │ │ │ teqle r7, r0, lsl #26 │ │ │ │ - @ instruction: 0x01b8f247 │ │ │ │ + teqpeq r8, r7, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - eorsne pc, r0, r7, asr #4 │ │ │ │ + adcseq pc, r0, r7, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ cdp2 0, 14, cr15, cr8, cr3, {2} │ │ │ │ tstcs r0, r0, asr #4 │ │ │ │ vadd.i8 d26, d14, d5 │ │ │ │ - vaddhn.i16 d18, q0, q10 │ │ │ │ + vaddhn.i16 d17, q8, q10 │ │ │ │ @ instruction: 0xf1840431 │ │ │ │ - movtcs lr, #2326 @ 0x916 │ │ │ │ + movtcs lr, #2322 @ 0x912 │ │ │ │ ldrmi r2, [r9], -r1, lsl #4 │ │ │ │ vshl.s8 d25, d1, d9 │ │ │ │ - vmla.i d21, d16, d0[3] │ │ │ │ + vmla.i d21, d0, d0[3] │ │ │ │ vhadd.s8 d16, d8, d31 │ │ │ │ - vaddhn.i16 d20, q8, q0 │ │ │ │ + vaddhn.i16 d20, q0, q0 │ │ │ │ andls r0, r2, r2, lsr r4 │ │ │ │ strls sl, [r0], #-2053 @ 0xfffff7fb │ │ │ │ - stc2 1, cr15, [r4], #-596 @ 0xfffffdac │ │ │ │ + stc2 1, cr15, [r0], #-596 @ 0xfffffdac │ │ │ │ stmdage r5, {r0, r3, r4, r5, r9, sl, lr} │ │ │ │ cdp2 0, 12, cr15, cr10, cr3, {2} │ │ │ │ ldmdavs sl, {r1, r5, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r5, lsl fp │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ vand d29, d7, d28 │ │ │ │ - vaddl.s8 q11, d0, d16 │ │ │ │ + vaddl.s8 , d16, d16 │ │ │ │ andslt r0, r7, lr, lsr #32 │ │ │ │ ldrhtmi lr, [r0], #141 @ 0x8d │ │ │ │ cdplt 0, 11, cr15, cr10, cr3, {2} │ │ │ │ vmax.s8 d20, d7, d25 │ │ │ │ - vrshr.s64 d16, d24, #64 │ │ │ │ + vmvn.i32 d16, #2048 @ 0x00000800 │ │ │ │ vhsub.s8 d16, d7, d30 │ │ │ │ - vmvn.i32 d17, #8 @ 0x00000008 │ │ │ │ + vshr.s64 d16, d24, #64 │ │ │ │ @ instruction: 0xf043002e │ │ │ │ strb pc, [r5, pc, lsr #29] @ │ │ │ │ - @ instruction: 0x01b8f247 │ │ │ │ + teqpeq r8, r7, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - andscc pc, r4, r7, asr #4 │ │ │ │ + addscs pc, r4, r7, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ cdp2 0, 10, cr15, cr4, cr3, {2} │ │ │ │ @ instruction: 0xf0154630 │ │ │ │ strmi pc, [r1], -r5, asr #16 │ │ │ │ orrsle r2, pc, r0, lsl #16 │ │ │ │ vmul.i8 , , q3 │ │ │ │ - vsra.s64 d16, d24, #64 │ │ │ │ + vbic.i32 d16, #8 @ 0x00000008 │ │ │ │ vrhadd.s8 d16, d7, d30 │ │ │ │ - vmvn.i32 d17, #0 @ 0x00000000 │ │ │ │ + vshr.s64 d16, d16, #64 │ │ │ │ @ instruction: 0xf043002e │ │ │ │ @ instruction: 0xe79dfe93 │ │ │ │ vmin.s8 d20, d7, d17 │ │ │ │ - vrshr.s64 d16, d24, #64 │ │ │ │ + vmvn.i32 d16, #2048 @ 0x00000800 │ │ │ │ vhsub.s8 d16, d7, d30 │ │ │ │ - vmvn.i32 d17, #8 @ 0x00000008 │ │ │ │ + vshr.s64 d16, d24, #64 │ │ │ │ @ instruction: 0xf043002e │ │ │ │ ldr pc, [r1, r7, lsl #29] │ │ │ │ - mcrr2 1, 9, pc, ip, cr5 @ │ │ │ │ + mcrr2 1, 9, pc, r8, cr5 @ │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0088f8cc │ │ │ │ @ instruction: 0x461fb097 │ │ │ │ @ instruction: 0xf6464b47 │ │ │ │ - vshr.s64 , q2, #64 │ │ │ │ + vmov.i32 , #4 @ 0x00000004 │ │ │ │ stmdavs r9, {r1, r2, r3, r5}^ │ │ │ │ ldmdavs fp, {r4, r7, r9, sl, lr} │ │ │ │ @ instruction: 0xf04f9315 │ │ │ │ ldmib sp, {r8, r9}^ │ │ │ │ @ instruction: 0xf043691e │ │ │ │ subcs pc, r0, #1680 @ 0x690 │ │ │ │ stmdage r5, {r8, sp} │ │ │ │ - ldreq pc, [r8, #583]! @ 0x247 │ │ │ │ + ldreq pc, [r8, #-583]! @ 0xfffffdb9 │ │ │ │ streq pc, [lr, #-704]! @ 0xfffffd40 │ │ │ │ - ldm r6, {r2, r7, r8, ip, sp, lr, pc} │ │ │ │ + ldm r2, {r2, r7, r8, ip, sp, lr, pc} │ │ │ │ andcs r2, r1, #64, 6 │ │ │ │ stmdage r5, {r0, r3, r4, r9, sl, lr} │ │ │ │ vrshl.s8 d25, d2, d5 │ │ │ │ - vaddhn.i16 d18, q0, q12 │ │ │ │ + vaddhn.i16 d17, q8, q12 │ │ │ │ strls r0, [r1], #-1071 @ 0xfffffbd1 │ │ │ │ - strmi pc, [r0], #584 @ 0x248 │ │ │ │ + strmi pc, [r0], #-584 @ 0xfffffdb8 │ │ │ │ ldrteq pc, [r2], #-704 @ 0xfffffd40 @ │ │ │ │ @ instruction: 0xf1959400 │ │ │ │ - stmdage r5, {r0, r2, r5, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdage r5, {r0, r5, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf0434641 │ │ │ │ ldrtmi pc, [r8], -fp, asr #28 @ │ │ │ │ @ instruction: 0xffecf014 │ │ │ │ suble r2, r8, r0, lsl #16 │ │ │ │ strtmi r4, [sl], -r1, lsl #12 │ │ │ │ - sbcscs pc, r0, r7, asr #4 │ │ │ │ + subscs pc, r0, r7, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ cdp2 0, 3, cr15, cr14, cr3, {2} │ │ │ │ vpadd.i8 d27, d23, d14 │ │ │ │ - vsra.s64 d16, d24, #64 │ │ │ │ + vbic.i32 d16, #8 @ 0x00000008 │ │ │ │ vrhadd.s8 d16, d7, d30 │ │ │ │ - vmvn.i32 d17, #0 @ 0x00000000 │ │ │ │ + vshr.s64 d16, d16, #64 │ │ │ │ @ instruction: 0xf043002e │ │ │ │ subcs pc, r0, #816 @ 0x330 │ │ │ │ stmdage r5, {r8, sp} │ │ │ │ - stmda r4!, {r2, r7, r8, ip, sp, lr, pc}^ │ │ │ │ + stmda r0!, {r2, r7, r8, ip, sp, lr, pc}^ │ │ │ │ andcs r2, r1, #64, 6 │ │ │ │ vadd.i8 d26, d9, d5 │ │ │ │ - vmla.f d21, d16, d0[3] │ │ │ │ + vmla.f d21, d0, d0[3] │ │ │ │ strls r0, [r0], #-303 @ 0xfffffed1 │ │ │ │ vrhadd.s8 d25, d14, d2 │ │ │ │ - vaddw.s8 q9, q0, d20 │ │ │ │ + vaddw.s8 , q8, d20 │ │ │ │ tstls r1, r1, lsr r1 │ │ │ │ @ instruction: 0xf1954619 │ │ │ │ - @ instruction: 0x4649fb73 │ │ │ │ + strbmi pc, [r9], -pc, ror #22 @ │ │ │ │ @ instruction: 0xf043a805 │ │ │ │ - blmi 0x75fe9c │ │ │ │ - blls 0x67a6a4 │ │ │ │ + blmi 0x75fe24 │ │ │ │ + blls 0x67a62c │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ @ instruction: 0xd1260300 │ │ │ │ - eorvs pc, r0, r7, asr #4 │ │ │ │ + adcpl pc, r0, r7, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ pop {r0, r1, r2, r4, ip, sp, pc} │ │ │ │ @ instruction: 0xf04343f0 │ │ │ │ ldrtmi fp, [r1], -r9, lsl #28 │ │ │ │ - adcseq pc, r8, #1879048196 @ 0x70000004 │ │ │ │ + eorseq pc, r8, #1879048196 @ 0x70000004 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - eorsne pc, r8, r7, asr #4 │ │ │ │ + adcseq pc, r8, r7, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ ldc2l 0, cr15, [lr, #268]! @ 0x10c │ │ │ │ ldmdblt pc!, {r0, r3, r6, r7, r8, r9, sl, sp, lr, pc} @ │ │ │ │ vmax.s8 d20, d7, d25 │ │ │ │ - vmvn.i32 d17, #0 @ 0x00000000 │ │ │ │ + vshr.s64 d16, d16, #64 │ │ │ │ @ instruction: 0xf043002e │ │ │ │ @ instruction: 0xe7b5fdf5 │ │ │ │ ldrtmi r4, [r9], -sl, lsr #12 │ │ │ │ - eorsne pc, r8, r7, asr #4 │ │ │ │ + adcseq pc, r8, r7, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ stc2l 0, cr15, [ip, #268]! @ 0x10c │ │ │ │ @ instruction: 0xf195e7ac │ │ │ │ - svclt 0x0000fbb1 │ │ │ │ + svclt 0x0000fbad │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0088f8cc │ │ │ │ @ instruction: 0x461db097 │ │ │ │ ldrmi r4, [r4], -lr, asr #22 │ │ │ │ @ instruction: 0xf6466849 │ │ │ │ - vshr.s64 , q2, #64 │ │ │ │ + vmov.i32 , #4 @ 0x00000004 │ │ │ │ @ instruction: 0xf8dd002e │ │ │ │ ldmib sp, {r7, ip, pc}^ │ │ │ │ ldmdavs fp, {r1, r2, r3, r4, fp, ip, sp, lr} │ │ │ │ @ instruction: 0xf04f9315 │ │ │ │ @ instruction: 0xf0430300 │ │ │ │ @ instruction: 0xf114fdcb │ │ │ │ subsle r0, pc, r4, ror #30 │ │ │ │ vmax.s8 d20, d7, d17 │ │ │ │ - vrshr.s64 d16, d24, #64 │ │ │ │ + vmvn.i32 d16, #2048 @ 0x00000800 │ │ │ │ vhsub.s8 d16, d7, d30 │ │ │ │ - vaddl.s8 , d0, d16 │ │ │ │ + vaddl.s8 q9, d16, d16 │ │ │ │ @ instruction: 0xf043002e │ │ │ │ @ instruction: 0x4628fdbd │ │ │ │ @ instruction: 0xff5ef014 │ │ │ │ subsle r2, lr, r0, lsl #16 │ │ │ │ vmax.s8 d20, d7, d1 │ │ │ │ - vrshr.s64 d16, d24, #64 │ │ │ │ + vmvn.i32 d16, #2048 @ 0x00000800 │ │ │ │ vhsub.s8 d16, d7, d30 │ │ │ │ - vshr.s64 q9, q0, #64 │ │ │ │ + vmov.i32 q9, #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf043002e │ │ │ │ subcs pc, r0, #11072 @ 0x2b40 │ │ │ │ stmdage r5, {r8, sp} │ │ │ │ - ldrteq pc, [r8], r7, asr #4 @ │ │ │ │ + ldrteq pc, [r8], -r7, asr #4 @ │ │ │ │ strteq pc, [lr], -r0, asr #5 │ │ │ │ - svc 0x00daf183 │ │ │ │ + svc 0x00d6f183 │ │ │ │ andcs r2, r1, #64, 6 │ │ │ │ stmdage r5, {r0, r3, r4, r9, sl, lr} │ │ │ │ vmax.s8 d25, d5, d2 │ │ │ │ - vabal.s8 q9, d0, d24 │ │ │ │ + vabal.s8 , d16, d24 │ │ │ │ vrshl.s8 d16, d31, d8 │ │ │ │ - vaddhn.i16 d20, q8, q0 │ │ │ │ + vaddhn.i16 d20, q0, q0 │ │ │ │ strls r0, [r1, #-1074] @ 0xfffffbce │ │ │ │ @ instruction: 0xf1959400 │ │ │ │ - ldrtmi pc, [r9], -r9, ror #21 @ │ │ │ │ + ldrtmi pc, [r9], -r5, ror #21 @ │ │ │ │ @ instruction: 0xf043a805 │ │ │ │ subcs pc, r0, #9152 @ 0x23c0 │ │ │ │ stmdage r5, {r8, sp} │ │ │ │ - svc 0x00c0f183 │ │ │ │ + svc 0x00bcf183 │ │ │ │ ldrmi r2, [r9], -r0, asr #6 │ │ │ │ stmdage r5, {r0, r9, sp} │ │ │ │ strpl lr, [r1], -sp, asr #19 │ │ │ │ @ instruction: 0xf1959400 │ │ │ │ - @ instruction: 0x4641fad7 │ │ │ │ + @ instruction: 0x4641fad3 │ │ │ │ @ instruction: 0xf043a805 │ │ │ │ andcs pc, r1, #8000 @ 0x1f40 │ │ │ │ @ instruction: 0x4649481f │ │ │ │ @ instruction: 0xf824f7fa │ │ │ │ ldmdavs sl, {r2, r3, r4, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r5, lsl fp │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ vrhadd.s8 d29, d7, d31 │ │ │ │ - vaddl.s8 q11, d0, d16 │ │ │ │ + vaddl.s8 , d16, d16 │ │ │ │ andslt r0, r7, lr, lsr #32 │ │ │ │ mvnsmi lr, #12386304 @ 0xbd0000 │ │ │ │ stcllt 0, cr15, [r8, #-268]! @ 0xfffffef4 │ │ │ │ - @ instruction: 0x01b8f247 │ │ │ │ + teqpeq r8, r7, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - andscc pc, r4, r7, asr #4 │ │ │ │ + addscs pc, r4, r7, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ ldc2l 0, cr15, [lr, #-268] @ 0xfffffef4 │ │ │ │ @ instruction: 0xf0144628 │ │ │ │ stmdacs r0, {r0, r1, r2, r3, r4, r5, r6, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ ldmdblt r5, {r5, r7, r8, ip, lr, pc}^ │ │ │ │ - @ instruction: 0x01b8f247 │ │ │ │ + teqpeq r8, r7, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - eorsne pc, r0, r7, asr #4 │ │ │ │ + adcseq pc, r0, r7, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ stc2l 0, cr15, [lr, #-268] @ 0xfffffef4 │ │ │ │ @ instruction: 0x4629e79f │ │ │ │ - adcseq pc, r8, #1879048196 @ 0x70000004 │ │ │ │ + eorseq pc, r8, #1879048196 @ 0x70000004 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - eorsne pc, r8, r7, asr #4 │ │ │ │ + adcseq pc, r8, r7, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ stc2l 0, cr15, [r2, #-268] @ 0xfffffef4 │ │ │ │ @ instruction: 0xf195e793 │ │ │ │ - svclt 0x0000fb07 │ │ │ │ + svclt 0x0000fb03 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ - eorseq pc, r3, ip, lsr #1 │ │ │ │ + eorseq pc, r3, ip, lsr #32 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec779fc │ │ │ │ + bl 0xfec77984 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf6460fe8 │ │ │ │ - vshr.s64 , q2, #64 │ │ │ │ + vmov.i32 , #4 @ 0x00000004 │ │ │ │ ldrmi r0, [r5], -lr, lsr #32 │ │ │ │ ldmib sp, {r0, r3, r6, fp, sp, lr}^ │ │ │ │ ldrmi r4, [pc], -r6, lsl #12 │ │ │ │ stc2 0, cr15, [r8, #-268]! @ 0xfffffef4 │ │ │ │ svceq 0x0064f115 │ │ │ │ strtmi sp, [r9], -r0, asr #32 │ │ │ │ - adcseq pc, r8, #1879048196 @ 0x70000004 │ │ │ │ + eorseq pc, r8, #1879048196 @ 0x70000004 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - eorcc pc, r0, r7, asr #4 │ │ │ │ + adccs pc, r0, r7, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ ldc2 0, cr15, [sl, #-268] @ 0xfffffef4 │ │ │ │ @ instruction: 0xf0144638 │ │ │ │ @ instruction: 0x4601febb │ │ │ │ eorsle r2, pc, r0, lsl #16 │ │ │ │ - adcseq pc, r8, #1879048196 @ 0x70000004 │ │ │ │ + eorseq pc, r8, #1879048196 @ 0x70000004 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - sbcscs pc, r0, r7, asr #4 │ │ │ │ + subscs pc, r0, r7, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ stc2 0, cr15, [sl, #-268] @ 0xfffffef4 │ │ │ │ svceq 0x0064f114 │ │ │ │ @ instruction: 0x4621d03e │ │ │ │ - adcseq pc, r8, #1879048196 @ 0x70000004 │ │ │ │ + eorseq pc, r8, #1879048196 @ 0x70000004 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - eorcc pc, r0, r7, asr #4 │ │ │ │ + adccs pc, r0, r7, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ ldc2l 0, cr15, [ip], #268 @ 0x10c │ │ │ │ @ instruction: 0xf0144630 │ │ │ │ @ instruction: 0x4601fe9d │ │ │ │ eorsle r2, sp, r0, lsl #16 │ │ │ │ - sbcpl pc, ip, #-1879048188 @ 0x90000004 │ │ │ │ + subpl pc, ip, #-1879048188 @ 0x90000004 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ - sbcscs pc, r0, r7, asr #4 │ │ │ │ + subscs pc, r0, r7, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ stc2l 0, cr15, [ip], #268 @ 0x10c │ │ │ │ - eorvs pc, r0, r7, asr #4 │ │ │ │ + adcpl pc, r0, r7, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ ldrhtmi lr, [r8], #141 @ 0x8d │ │ │ │ stcllt 0, cr15, [r4], #268 @ 0x10c │ │ │ │ - @ instruction: 0x01b8f247 │ │ │ │ + teqpeq r8, r7, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - andscc pc, r4, r7, asr #4 │ │ │ │ + addscs pc, r4, r7, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ ldc2l 0, cr15, [sl], {67} @ 0x43 │ │ │ │ @ instruction: 0xf0144638 │ │ │ │ @ instruction: 0x4601fe7b │ │ │ │ @ instruction: 0xd1bf2800 │ │ │ │ vpadd.i8 d27, d23, d7 │ │ │ │ - vsra.s64 d16, d24, #64 │ │ │ │ + vbic.i32 d16, #8 @ 0x00000008 │ │ │ │ vrhadd.s8 d16, d7, d30 │ │ │ │ - vmvn.i32 d17, #0 @ 0x00000000 │ │ │ │ + vshr.s64 d16, d16, #64 │ │ │ │ @ instruction: 0xf043002e │ │ │ │ ldr pc, [sp, r9, asr #25]! │ │ │ │ - @ instruction: 0x01b8f247 │ │ │ │ + teqpeq r8, r7, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - andscc pc, r4, r7, asr #4 │ │ │ │ + addscs pc, r4, r7, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ ldc2 0, cr15, [lr], #268 @ 0x10c │ │ │ │ @ instruction: 0xf0144630 │ │ │ │ @ instruction: 0x4601fe5f │ │ │ │ bicle r2, r1, r0, lsl #16 │ │ │ │ vmul.i8 , , q3 │ │ │ │ - vmla.f d21, d16, d0[3] │ │ │ │ + vmla.f d21, d0, d0[3] │ │ │ │ vrhadd.s8 d16, d7, d31 │ │ │ │ - vmvn.i32 d17, #0 @ 0x00000000 │ │ │ │ + vshr.s64 d16, d16, #64 │ │ │ │ @ instruction: 0xf043002e │ │ │ │ ldr pc, [pc, sp, lsr #25]! │ │ │ │ vmin.s8 d20, d9, d17 │ │ │ │ - vmlal.s , d16, d0[3] │ │ │ │ + vmlal.s , d0, d0[3] │ │ │ │ vhsub.s8 d16, d7, d31 │ │ │ │ - vmvn.i32 d17, #8 @ 0x00000008 │ │ │ │ + vshr.s64 d16, d24, #64 │ │ │ │ @ instruction: 0xf043002e │ │ │ │ ldr pc, [r3, r1, lsr #25]! │ │ │ │ vmin.s8 d20, d7, d25 │ │ │ │ - vrshr.s64 d16, d24, #64 │ │ │ │ + vmvn.i32 d16, #2048 @ 0x00000800 │ │ │ │ vhsub.s8 d16, d7, d30 │ │ │ │ - vmvn.i32 d17, #8 @ 0x00000008 │ │ │ │ + vshr.s64 d16, d24, #64 │ │ │ │ @ instruction: 0xf043002e │ │ │ │ @ instruction: 0xe789fc95 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec77b48 │ │ │ │ + bl 0xfec77ad0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ umullslt r0, r7, r0, pc @ │ │ │ │ - blmi 0x15f21cc │ │ │ │ + blmi 0x15f2154 │ │ │ │ stmdavs r9, {r0, r2, r4, r9, sl, lr}^ │ │ │ │ - sbcspl pc, r4, r6, asr #12 │ │ │ │ + subspl pc, r4, r6, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ tstls r5, #1769472 @ 0x1b0000 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ @ instruction: 0x471ce9dd │ │ │ │ ldc2l 0, cr15, [ip], #-268 @ 0xfffffef4 │ │ │ │ @ instruction: 0xf0144628 │ │ │ │ stmdacs r0, {r0, r2, r3, r4, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ strmi sp, [r1], -r0, rrx │ │ │ │ - adcseq pc, r8, #1879048196 @ 0x70000004 │ │ │ │ + eorseq pc, r8, #1879048196 @ 0x70000004 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - sbcscs pc, r0, r7, asr #4 │ │ │ │ + subscs pc, r0, r7, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ stc2l 0, cr15, [ip], #-268 @ 0xfffffef4 │ │ │ │ @ instruction: 0xf0144630 │ │ │ │ strmi pc, [r1], -sp, lsl #28 │ │ │ │ subsle r2, fp, r0, lsl #16 │ │ │ │ - adcseq pc, r8, #1879048196 @ 0x70000004 │ │ │ │ + eorseq pc, r8, #1879048196 @ 0x70000004 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - sbcscs pc, r0, r7, asr #4 │ │ │ │ + subscs pc, r0, r7, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ mrrc2 0, 4, pc, ip, cr3 @ │ │ │ │ teqle r7, r0, lsl #24 │ │ │ │ - @ instruction: 0x01b8f247 │ │ │ │ + teqpeq r8, r7, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - eorsne pc, r0, r7, asr #4 │ │ │ │ + adcseq pc, r0, r7, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ mrrc2 0, 4, pc, r0, cr3 @ │ │ │ │ tstcs r0, r0, asr #4 │ │ │ │ vadd.i8 d26, d14, d5 │ │ │ │ - vaddhn.i16 d18, q0, q10 │ │ │ │ + vaddhn.i16 d17, q8, q10 │ │ │ │ @ instruction: 0xf1830431 │ │ │ │ - movtcs lr, #3710 @ 0xe7e │ │ │ │ + movtcs lr, #3706 @ 0xe7a │ │ │ │ ldrmi r2, [r9], -r1, lsl #4 │ │ │ │ vshl.s8 d25, d1, d9 │ │ │ │ - vmla.i d21, d16, d0[3] │ │ │ │ + vmla.i d21, d0, d0[3] │ │ │ │ vhadd.s8 d16, d8, d31 │ │ │ │ - vaddhn.i16 d20, q8, q0 │ │ │ │ + vaddhn.i16 d20, q0, q0 │ │ │ │ andls r0, r2, r2, lsr r4 │ │ │ │ strls sl, [r0], #-2053 @ 0xfffff7fb │ │ │ │ - @ instruction: 0xf98cf195 │ │ │ │ + @ instruction: 0xf988f195 │ │ │ │ stmdage r5, {r0, r3, r4, r5, r9, sl, lr} │ │ │ │ ldc2 0, cr15, [r2], #-268 @ 0xfffffef4 │ │ │ │ ldmdavs sl, {r1, r2, r5, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r5, lsl fp │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ vrhadd.s8 , , q2 │ │ │ │ - vaddl.s8 q11, d0, d16 │ │ │ │ + vaddl.s8 , d16, d16 │ │ │ │ andslt r0, r7, lr, lsr #32 │ │ │ │ ldrhtmi lr, [r0], #141 @ 0x8d │ │ │ │ stclt 0, cr15, [r2], #-268 @ 0xfffffef4 │ │ │ │ vmax.s8 d20, d7, d17 │ │ │ │ - vrshr.s64 d16, d24, #64 │ │ │ │ + vmvn.i32 d16, #2048 @ 0x00000800 │ │ │ │ vhsub.s8 d16, d7, d30 │ │ │ │ - vmvn.i32 d17, #8 @ 0x00000008 │ │ │ │ + vshr.s64 d16, d24, #64 │ │ │ │ @ instruction: 0xf043002e │ │ │ │ bfi pc, r7, (invalid: 24:5) @ │ │ │ │ vmul.i8 d27, d23, d21 │ │ │ │ - vsra.s64 d16, d24, #64 │ │ │ │ + vbic.i32 d16, #8 @ 0x00000008 │ │ │ │ vrhadd.s8 d16, d7, d30 │ │ │ │ - vmvn.i32 d17, #0 @ 0x00000000 │ │ │ │ + vshr.s64 d16, d16, #64 │ │ │ │ @ instruction: 0xf043002e │ │ │ │ ldr pc, [sp, fp, lsl #24] │ │ │ │ vmul.i8 d27, d23, d22 │ │ │ │ - vsra.s64 d16, d24, #64 │ │ │ │ + vbic.i32 d16, #8 @ 0x00000008 │ │ │ │ vrhadd.s8 d16, d7, d30 │ │ │ │ - vmvn.i32 d17, #0 @ 0x00000000 │ │ │ │ + vshr.s64 d16, d16, #64 │ │ │ │ @ instruction: 0xf043002e │ │ │ │ @ instruction: 0xe7a1fbff │ │ │ │ vmax.s8 d20, d7, d25 │ │ │ │ - vrshr.s64 d16, d24, #64 │ │ │ │ + vmvn.i32 d16, #2048 @ 0x00000800 │ │ │ │ vhsub.s8 d16, d7, d30 │ │ │ │ - vmvn.i32 d17, #8 @ 0x00000008 │ │ │ │ + vshr.s64 d16, d24, #64 │ │ │ │ @ instruction: 0xf043002e │ │ │ │ @ instruction: 0xe785fbf3 │ │ │ │ vmin.s8 d20, d7, d17 │ │ │ │ - vrshr.s64 d16, d24, #64 │ │ │ │ + vmvn.i32 d16, #2048 @ 0x00000800 │ │ │ │ vhsub.s8 d16, d7, d30 │ │ │ │ - vmvn.i32 d17, #8 @ 0x00000008 │ │ │ │ + vshr.s64 d16, d24, #64 │ │ │ │ @ instruction: 0xf043002e │ │ │ │ str pc, [r9, r7, ror #23] │ │ │ │ - @ instruction: 0xf9acf195 │ │ │ │ + @ instruction: 0xf9a8f195 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec77cac │ │ │ │ + bl 0xfec77c34 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r0, ror #31 │ │ │ │ @ instruction: 0xf6466849 │ │ │ │ - vshr.s64 , q2, #64 │ │ │ │ + vmov.i32 , #4 @ 0x00000004 │ │ │ │ ldrmi r0, [lr], -lr, lsr #32 │ │ │ │ ldmib sp, {r0, r9, ip, pc}^ │ │ │ │ svcls 0x000a4508 │ │ │ │ - blx 0xff4dcbda │ │ │ │ + blx 0xff4dcb62 │ │ │ │ @ instruction: 0xf1129a01 │ │ │ │ suble r0, r6, r4, ror #30 │ │ │ │ vmin.s8 d20, d7, d1 │ │ │ │ - vaddl.s8 , d0, d16 │ │ │ │ + vaddl.s8 q9, d16, d16 │ │ │ │ vhadd.s8 d16, d7, d30 │ │ │ │ - vrshr.s64 d16, d24, #64 │ │ │ │ + vmvn.i32 d16, #2048 @ 0x00000800 │ │ │ │ @ instruction: 0xf043022e │ │ │ │ @ instruction: 0x4630fbbf │ │ │ │ stc2l 0, cr15, [r0, #-80]! @ 0xffffffb0 │ │ │ │ suble r2, r5, r0, lsl #16 │ │ │ │ vmax.s8 d20, d7, d1 │ │ │ │ - vrshr.s64 d16, d24, #64 │ │ │ │ + vmvn.i32 d16, #2048 @ 0x00000800 │ │ │ │ vhsub.s8 d16, d7, d30 │ │ │ │ - vshr.s64 q9, q0, #64 │ │ │ │ + vmov.i32 q9, #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf043002e │ │ │ │ @ instruction: 0xf114fbaf │ │ │ │ suble r0, r3, r4, ror #30 │ │ │ │ vmax.s8 d20, d7, d17 │ │ │ │ - vrshr.s64 d16, d24, #64 │ │ │ │ + vmvn.i32 d16, #2048 @ 0x00000800 │ │ │ │ vhsub.s8 d16, d7, d30 │ │ │ │ - vaddl.s8 , d0, d16 │ │ │ │ + vaddl.s8 q9, d16, d16 │ │ │ │ @ instruction: 0xf043002e │ │ │ │ strtmi pc, [r8], -r1, lsr #23 │ │ │ │ stc2l 0, cr15, [r2, #-80] @ 0xffffffb0 │ │ │ │ stmdacs r0, {r0, r9, sl, lr} │ │ │ │ vhadd.s8 , , q1 │ │ │ │ - vrshr.s64 d16, d24, #64 │ │ │ │ + vmvn.i32 d16, #2048 @ 0x00000800 │ │ │ │ vhsub.s8 d16, d7, d30 │ │ │ │ - vshr.s64 q9, q0, #64 │ │ │ │ + vmov.i32 q9, #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf043002e │ │ │ │ stmdami lr!, {r0, r4, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ ldrtmi r2, [r9], -r1, lsl #4 │ │ │ │ mrc2 7, 1, pc, cr8, cr9, {7} │ │ │ │ - eorvs pc, r0, r7, asr #4 │ │ │ │ + adcpl pc, r0, r7, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ pop {r0, r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf04340f0 │ │ │ │ vqdmulh.s d27, d23, d3 │ │ │ │ - vsra.s64 d16, d24, #64 │ │ │ │ + vbic.i32 d16, #8 @ 0x00000008 │ │ │ │ vrhadd.s8 d16, d7, d30 │ │ │ │ - vmov.i32 d19, #4 @ 0x00000004 │ │ │ │ + vshr.s64 d18, d4, #64 │ │ │ │ @ instruction: 0xf043002e │ │ │ │ @ instruction: 0x4630fb79 │ │ │ │ ldc2 0, cr15, [sl, #-80] @ 0xffffffb0 │ │ │ │ @ instruction: 0xd1b92800 │ │ │ │ vpadd.i8 d27, d23, d6 │ │ │ │ - vsra.s64 d16, d24, #64 │ │ │ │ + vbic.i32 d16, #8 @ 0x00000008 │ │ │ │ vrhadd.s8 d16, d7, d30 │ │ │ │ - vmvn.i32 d17, #0 @ 0x00000000 │ │ │ │ + vshr.s64 d16, d16, #64 │ │ │ │ @ instruction: 0xf043002e │ │ │ │ ldr pc, [r8, r9, ror #22]! │ │ │ │ - @ instruction: 0x01b8f247 │ │ │ │ + teqpeq r8, r7, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - andscc pc, r4, r7, asr #4 │ │ │ │ + addscs pc, r4, r7, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - blx 0x18dccba │ │ │ │ + blx 0x18dcc42 │ │ │ │ @ instruction: 0xf0144628 │ │ │ │ @ instruction: 0x4601fcff │ │ │ │ @ instruction: 0xd1bc2800 │ │ │ │ vmul.i8 , , │ │ │ │ - vsra.s64 d16, d24, #64 │ │ │ │ + vbic.i32 d16, #8 @ 0x00000008 │ │ │ │ vrhadd.s8 d16, d7, d30 │ │ │ │ - vmvn.i32 d17, #0 @ 0x00000000 │ │ │ │ + vshr.s64 d16, d16, #64 │ │ │ │ @ instruction: 0xf043002e │ │ │ │ ldr pc, [sl, sp, asr #22]! │ │ │ │ vmax.s8 d20, d7, d25 │ │ │ │ - vrshr.s64 d16, d24, #64 │ │ │ │ + vmvn.i32 d16, #2048 @ 0x00000800 │ │ │ │ vhsub.s8 d16, d7, d30 │ │ │ │ - vmvn.i32 d17, #8 @ 0x00000008 │ │ │ │ + vshr.s64 d16, d24, #64 │ │ │ │ @ instruction: 0xf043002e │ │ │ │ str pc, [lr, r1, asr #22]! │ │ │ │ vmin.s8 d20, d7, d17 │ │ │ │ - vrshr.s64 d16, d24, #64 │ │ │ │ + vmvn.i32 d16, #2048 @ 0x00000800 │ │ │ │ vhsub.s8 d16, d7, d30 │ │ │ │ - vmvn.i32 d17, #8 @ 0x00000008 │ │ │ │ + vshr.s64 d16, d24, #64 │ │ │ │ @ instruction: 0xf043002e │ │ │ │ @ instruction: 0xe784fb35 │ │ │ │ - eorseq pc, r3, ip, lsr #1 │ │ │ │ + eorseq pc, r3, ip, lsr #32 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec77e0c │ │ │ │ + bl 0xfec77d94 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addslt r0, r9, r8, lsl #31 │ │ │ │ - blmi 0x15f2488 │ │ │ │ + blmi 0x15f2410 │ │ │ │ stmdavs r9, {r1, r2, r4, r9, sl, lr}^ │ │ │ │ - sbcspl pc, r4, r6, asr #12 │ │ │ │ + subspl pc, r4, r6, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ ldmdavs fp, {r1, r2, r3, r4, r8, sl, fp, ip, pc} │ │ │ │ @ instruction: 0xf04f9317 │ │ │ │ @ instruction: 0xf0430300 │ │ │ │ @ instruction: 0x4630fb1b │ │ │ │ ldc2 0, cr15, [ip], #80 @ 0x50 │ │ │ │ rsbsle r2, r8, r0, lsl #16 │ │ │ │ vmax.s8 d20, d7, d1 │ │ │ │ - vrshr.s64 d16, d24, #64 │ │ │ │ + vmvn.i32 d16, #2048 @ 0x00000800 │ │ │ │ vhsub.s8 d16, d7, d30 │ │ │ │ - vshr.s64 q9, q0, #64 │ │ │ │ + vmov.i32 q9, #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf043002e │ │ │ │ @ instruction: 0x2c00fb0b │ │ │ │ @ instruction: 0xf414d060 │ │ │ │ strtmi r4, [r0], -r0, asr #7 │ │ │ │ tstcs r1, ip, lsl #30 │ │ │ │ movwls r2, #20736 @ 0x5100 │ │ │ │ - blx 0x10dec50 │ │ │ │ + blx 0x10debd8 │ │ │ │ ldmdblt fp!, {r0, r2, r8, r9, fp, ip, pc}^ │ │ │ │ ldmdavs sl, {r0, r2, r3, r4, r5, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r7, lsl fp │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ vand , , │ │ │ │ - vaddl.s8 q11, d0, d16 │ │ │ │ + vaddl.s8 , d16, d16 │ │ │ │ andslt r0, r9, lr, lsr #32 │ │ │ │ ldrhtmi lr, [r0], #141 @ 0x8d │ │ │ │ - blt 0xffcdcd98 │ │ │ │ + blt 0xffcdcd20 │ │ │ │ tstcs r0, r0, asr #4 │ │ │ │ strbne sl, [lr, r7, lsl #16]! │ │ │ │ - ldc 1, cr15, [lr, #-524] @ 0xfffffdf4 │ │ │ │ - @ instruction: 0x03b8f247 │ │ │ │ + ldc 1, cr15, [sl, #-524] @ 0xfffffdf4 │ │ │ │ + teqpeq r8, #1879048196 @ p-variant is OBSOLETE @ 0x70000004 │ │ │ │ msreq CPSR_fsx, #192, 4 │ │ │ │ vcgt.s8 d25, d7, d2 │ │ │ │ - vsubw.s8 q10, q0, d16 │ │ │ │ + vsubw.s8 , q8, d16 │ │ │ │ movwls r0, #4910 @ 0x132e │ │ │ │ ldrmi r2, [r9], -r0, asr #6 │ │ │ │ stmdage r7, {r0, r9, sp} │ │ │ │ - strmi pc, [r0], #584 @ 0x248 │ │ │ │ + strmi pc, [r0], #-584 @ 0xfffffdb8 │ │ │ │ ldrteq pc, [r2], #-704 @ 0xfffffd40 @ │ │ │ │ @ instruction: 0xf1959400 │ │ │ │ - vld2.8 {d15-d16}, [r6 :128], r9 │ │ │ │ + vld2.8 {d15-d16}, [r6 :128], r5 │ │ │ │ vbic.i32 q11, #223 @ 0x000000df │ │ │ │ @ instruction: 0xf021270b │ │ │ │ teqmi r9, #-1073741821 @ 0xc0000003 │ │ │ │ @ instruction: 0xf043a807 │ │ │ │ - bleq 0xb9f7fc │ │ │ │ + bleq 0xb9f784 │ │ │ │ tstpl r6, r1, asr #20 │ │ │ │ stmdage r7, {r6, r9, sp} │ │ │ │ tstpeq r7, r5, ror #6 @ p-variant is OBSOLETE │ │ │ │ tstcs r0, sp, lsl #12 │ │ │ │ - ldcl 1, cr15, [r4], #524 @ 0x20c │ │ │ │ + ldcl 1, cr15, [r0], #524 @ 0x20c │ │ │ │ andcs r2, r1, #64, 6 │ │ │ │ strls sl, [r0], #-2055 @ 0xfffff7f9 │ │ │ │ - bicpl pc, ip, r9, asr #4 │ │ │ │ + cmpppl ip, r9, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ @ instruction: 0xf64c9102 │ │ │ │ - vsra.s64 , q8, #64 │ │ │ │ + vbic.i32 , #0 @ 0x00000000 │ │ │ │ tstls r1, r1, lsr r1 │ │ │ │ - @ instruction: 0xf1954619 │ │ │ │ - strtmi pc, [r9], -r3, lsl #16 │ │ │ │ + @ instruction: 0xf1944619 │ │ │ │ + qsub8mi pc, r9, pc @ │ │ │ │ @ instruction: 0xf043a807 │ │ │ │ str pc, [r9, r9, lsr #21]! │ │ │ │ - bicpl pc, ip, r9, asr #4 │ │ │ │ + cmpppl ip, r9, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - rsccs pc, r0, r7, asr #4 │ │ │ │ + rsbcs pc, r0, r7, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - blx 0xfe8dce38 │ │ │ │ + blx 0xfe8dcdc0 │ │ │ │ ldmdblt r6, {r1, r2, r3, r4, r7, r8, r9, sl, sp, lr, pc}^ │ │ │ │ - @ instruction: 0x01b8f247 │ │ │ │ + teqpeq r8, r7, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - eorsne pc, r0, r7, asr #4 │ │ │ │ + adcseq pc, r0, r7, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - blx 0xfe5dce50 │ │ │ │ + blx 0xfe5dcdd8 │ │ │ │ ldrtmi lr, [r1], -r5, lsl #15 │ │ │ │ - adcseq pc, r8, #1879048196 @ 0x70000004 │ │ │ │ + eorseq pc, r8, #1879048196 @ 0x70000004 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - eorsne pc, r8, r7, asr #4 │ │ │ │ + adcseq pc, r8, r7, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - blx 0xfe2dce68 │ │ │ │ + blx 0xfe2dcdf0 │ │ │ │ @ instruction: 0xf195e779 │ │ │ │ - svclt 0x0000f84b │ │ │ │ + svclt 0x0000f847 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0088f8cc │ │ │ │ @ instruction: 0x4698b097 │ │ │ │ @ instruction: 0xf6464b49 │ │ │ │ - vshr.s64 , q2, #64 │ │ │ │ + vmov.i32 , #4 @ 0x00000004 │ │ │ │ stmdavs r9, {r1, r2, r3, r5}^ │ │ │ │ ldmdavs fp, {r0, r4, r7, r9, sl, lr} │ │ │ │ @ instruction: 0xf04f9315 │ │ │ │ svcls 0x001e0300 │ │ │ │ - blx 0x1b5cea4 │ │ │ │ + blx 0x1b5ce2c │ │ │ │ tstcs r0, r0, asr #4 │ │ │ │ vadd.i8 d26, d7, d5 │ │ │ │ - @ instruction: 0xf2c006b8 │ │ │ │ + vmvn.i32 d16, #134217728 @ 0x08000000 │ │ │ │ @ instruction: 0xf183062e │ │ │ │ - movtcs lr, #3222 @ 0xc96 │ │ │ │ + movtcs lr, #3218 @ 0xc92 │ │ │ │ ldrmi r2, [r9], -r1, lsl #4 │ │ │ │ strls sl, [r2], -r5, lsl #16 │ │ │ │ - strcs pc, [r8, #-581]! @ 0xfffffdbb │ │ │ │ - streq pc, [pc, #-704]! @ 0x120afc │ │ │ │ - strmi pc, [r0], #584 @ 0x248 │ │ │ │ + strne pc, [r8, #581]! @ 0x245 │ │ │ │ + streq pc, [pc, #-704]! @ 0x120a84 │ │ │ │ + strmi pc, [r0], #-584 @ 0xfffffdb8 │ │ │ │ ldrteq pc, [r2], #-704 @ 0xfffffd40 @ │ │ │ │ strls r9, [r0], #-1281 @ 0xfffffaff │ │ │ │ - @ instruction: 0xffa4f194 │ │ │ │ + @ instruction: 0xffa0f194 │ │ │ │ stmdage r5, {r0, r3, r6, r9, sl, lr} │ │ │ │ - blx 0x13dcee0 │ │ │ │ + blx 0x13dce68 │ │ │ │ tstcs r0, r0, asr #4 │ │ │ │ @ instruction: 0xf183a805 │ │ │ │ - movtcs lr, #3196 @ 0xc7c │ │ │ │ + movtcs lr, #3192 @ 0xc78 │ │ │ │ andcs r4, r1, #26214400 @ 0x1900000 │ │ │ │ stmib sp, {r0, r2, fp, sp, pc}^ │ │ │ │ strls r5, [r0], #-1537 @ 0xfffff9ff │ │ │ │ - @ instruction: 0xff92f194 │ │ │ │ + @ instruction: 0xff8ef194 │ │ │ │ stmdage r5, {r0, r6, r9, sl, lr} │ │ │ │ - blx 0xf5cf04 │ │ │ │ + blx 0xf5ce8c │ │ │ │ ldmdale r8!, {r2, r8, r9, sl, fp, sp} │ │ │ │ @ instruction: 0xf007e8df │ │ │ │ mcrcs 0, 1, r2, cr7, cr9, {0} │ │ │ │ vhadd.s8 d16, d7, d3 │ │ │ │ - vmov.i32 q10, #12 @ 0x0000000c │ │ │ │ + vshr.s64 , q6, #64 │ │ │ │ @ instruction: 0xf043002e │ │ │ │ - blmi 0xa5f6c0 │ │ │ │ - blls 0x67ae80 │ │ │ │ + blmi 0xa5f648 │ │ │ │ + blls 0x67ae08 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ @ instruction: 0xd1240300 │ │ │ │ - eorvs pc, r0, r7, asr #4 │ │ │ │ + adcpl pc, r0, r7, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ pop {r0, r1, r2, r4, ip, sp, pc} │ │ │ │ @ instruction: 0xf04343f0 │ │ │ │ vpmin.s8 d27, d7, d11 │ │ │ │ - vaddl.s8 q10, d0, d28 │ │ │ │ + vaddl.s8 , d16, d28 │ │ │ │ @ instruction: 0xf043002e │ │ │ │ @ instruction: 0xe7e8fa15 │ │ │ │ - eorsmi pc, r8, r7, asr #4 │ │ │ │ + adcscc pc, r8, r7, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - blx 0x4dcf58 │ │ │ │ + blx 0x4dcee0 │ │ │ │ vabd.s8 q15, , │ │ │ │ - vmla.i d20, d0, d0[1] │ │ │ │ + vmla.i d19, d16, d0[1] │ │ │ │ @ instruction: 0xf043002e │ │ │ │ ldrb pc, [sl, r7, lsl #20] @ │ │ │ │ - subsmi pc, r0, r7, asr #4 │ │ │ │ + sbcscc pc, r0, r7, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - blx 0x15cf74 │ │ │ │ + blx 0x15cefc │ │ │ │ @ instruction: 0xf194e7d3 │ │ │ │ - subcs pc, r0, #788 @ 0x314 │ │ │ │ + subcs pc, r0, #772 @ 0x304 │ │ │ │ stmdage r5, {r8, sp} │ │ │ │ - stc 1, cr15, [lr], #-524 @ 0xfffffdf4 │ │ │ │ + stc 1, cr15, [sl], #-524 @ 0xfffffdf4 │ │ │ │ andcs r2, r1, #64, 6 │ │ │ │ strls sl, [r0], #-2053 @ 0xfffff7fb │ │ │ │ - bicpl pc, ip, r9, asr #4 │ │ │ │ + cmpppl ip, r9, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ @ instruction: 0xf6469102 │ │ │ │ - vmla.f d21, d16, d0[0] │ │ │ │ + vmla.f d21, d0, d0[0] │ │ │ │ tstls r1, lr, lsr #2 │ │ │ │ @ instruction: 0xf1944619 │ │ │ │ - shasxmi pc, r9, sp @ │ │ │ │ + shasxmi pc, r9, r9 @ │ │ │ │ @ instruction: 0xf043a805 │ │ │ │ ldr pc, [r6, r3, ror #19]! │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ - sbcspl pc, r4, r6, asr #12 │ │ │ │ + subspl pc, r4, r6, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ stmdavs r9, {r1, r2, r4, r9, sl, lr}^ │ │ │ │ stmdapl r6, {r0, r2, r3, r4, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ stcls 6, cr4, [r8], {31} │ │ │ │ @ instruction: 0xf9ccf043 │ │ │ │ @ instruction: 0xf0144630 │ │ │ │ stmdacs r0, {r0, r2, r3, r5, r6, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0x4601d055 │ │ │ │ - adcseq pc, r8, #1879048196 @ 0x70000004 │ │ │ │ + eorseq pc, r8, #1879048196 @ 0x70000004 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - sbcscs pc, r0, r7, asr #4 │ │ │ │ + subscs pc, r0, r7, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf9bcf043 │ │ │ │ @ instruction: 0xf0144638 │ │ │ │ stmdacs r0, {r0, r2, r3, r4, r6, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0x4601d051 │ │ │ │ - adcseq pc, r8, #1879048196 @ 0x70000004 │ │ │ │ + eorseq pc, r8, #1879048196 @ 0x70000004 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - sbcscs pc, r0, r7, asr #4 │ │ │ │ + subscs pc, r0, r7, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf9acf043 │ │ │ │ @ instruction: 0xf0144628 │ │ │ │ strmi pc, [r1], -sp, asr #22 │ │ │ │ suble r2, ip, r0, lsl #16 │ │ │ │ - adcseq pc, r8, #1879048196 @ 0x70000004 │ │ │ │ + eorseq pc, r8, #1879048196 @ 0x70000004 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - sbcscs pc, r0, r7, asr #4 │ │ │ │ + subscs pc, r0, r7, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf99cf043 │ │ │ │ andcs r4, r0, #3735552 @ 0x390000 │ │ │ │ @ instruction: 0xf7f94641 │ │ │ │ stmiblt ip, {r0, r1, r6, sl, fp, ip, sp, lr, pc} │ │ │ │ - bicpl pc, ip, r9, asr #4 │ │ │ │ + cmpppl ip, r9, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - eorsne pc, r0, r7, asr #4 │ │ │ │ + adcseq pc, r0, r7, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf98cf043 │ │ │ │ - eorvs pc, r0, r7, asr #4 │ │ │ │ + adcpl pc, r0, r7, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ stmiblt r4, {r0, r1, r6, ip, sp, lr, pc} │ │ │ │ vmax.s8 d20, d9, d17 │ │ │ │ - vmlal.s , d16, d0[3] │ │ │ │ + vmlal.s , d0, d0[3] │ │ │ │ vhsub.s8 d16, d7, d31 │ │ │ │ - vmvn.i32 d17, #8 @ 0x00000008 │ │ │ │ + vshr.s64 d16, d24, #64 │ │ │ │ @ instruction: 0xf043002e │ │ │ │ vmul.i8 , , │ │ │ │ - vaddl.s8 q11, d0, d16 │ │ │ │ + vaddl.s8 , d16, d16 │ │ │ │ pop {r1, r2, r3, r5} │ │ │ │ @ instruction: 0xf04341f0 │ │ │ │ - bllt 0x6cf54c │ │ │ │ - @ instruction: 0x01b8f247 │ │ │ │ + bllt 0x6cf4d4 │ │ │ │ + teqpeq r8, r7, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - eorsne pc, r0, r7, asr #4 │ │ │ │ + adcseq pc, r0, r7, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf966f043 │ │ │ │ - bllt 0x71ae40 │ │ │ │ - @ instruction: 0x01b8f247 │ │ │ │ + bllt 0x71adc8 │ │ │ │ + teqpeq r8, r7, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - eorsne pc, r0, r7, asr #4 │ │ │ │ + adcseq pc, r0, r7, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf95af043 │ │ │ │ - bllt 0x69ae68 │ │ │ │ - @ instruction: 0x01b8f247 │ │ │ │ + bllt 0x69adf0 │ │ │ │ + teqpeq r8, r7, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - eorsne pc, r0, r7, asr #4 │ │ │ │ + adcseq pc, r0, r7, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf94ef043 │ │ │ │ @ instruction: 0x4631e7b0 │ │ │ │ - adcseq pc, r8, #1879048196 @ 0x70000004 │ │ │ │ + eorseq pc, r8, #1879048196 @ 0x70000004 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - eorsne pc, r8, r7, asr #4 │ │ │ │ + adcseq pc, r8, r7, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf942f043 │ │ │ │ ldrtmi lr, [r9], -r4, lsl #15 │ │ │ │ - adcseq pc, r8, #1879048196 @ 0x70000004 │ │ │ │ + eorseq pc, r8, #1879048196 @ 0x70000004 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - eorsne pc, r8, r7, asr #4 │ │ │ │ + adcseq pc, r8, r7, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf936f043 │ │ │ │ strtmi lr, [r9], -r8, lsl #15 │ │ │ │ - adcseq pc, r8, #1879048196 @ 0x70000004 │ │ │ │ + eorseq pc, r8, #1879048196 @ 0x70000004 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - eorsne pc, r8, r7, asr #4 │ │ │ │ + adcseq pc, r8, r7, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf92af043 │ │ │ │ svclt 0x0000e78c │ │ │ │ - eorseq pc, r3, ip, asr #4 │ │ │ │ + eorseq pc, r3, ip, asr #3 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec78224 │ │ │ │ + bl 0xfec781ac │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ umullslt r0, r7, r0, pc @ │ │ │ │ - blmi 0x19f28ac │ │ │ │ + blmi 0x19f2834 │ │ │ │ stmdavs r9, {r0, r2, r4, r9, sl, lr}^ │ │ │ │ - sbcspl pc, r4, r6, asr #12 │ │ │ │ + subspl pc, r4, r6, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ tstls r5, #1769472 @ 0x1b0000 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ @ instruction: 0x461ce9dd │ │ │ │ @ instruction: 0xf90ef043 │ │ │ │ svceq 0x0064f115 │ │ │ │ addhi pc, r9, r0 │ │ │ │ vmax.s8 d20, d7, d25 │ │ │ │ - vrshr.s64 d16, d24, #64 │ │ │ │ + vmvn.i32 d16, #2048 @ 0x00000800 │ │ │ │ vhsub.s8 d16, d7, d30 │ │ │ │ - vaddl.s8 , d0, d16 │ │ │ │ + vaddl.s8 q9, d16, d16 │ │ │ │ @ instruction: 0xf043002e │ │ │ │ @ instruction: 0x4638f8ff │ │ │ │ - blx 0xfe95d0c0 │ │ │ │ + blx 0xfe95d048 │ │ │ │ stmdacs r0, {r0, r9, sl, lr} │ │ │ │ addhi pc, r8, r0 │ │ │ │ - adcseq pc, r8, #1879048196 @ 0x70000004 │ │ │ │ + eorseq pc, r8, #1879048196 @ 0x70000004 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - sbcscs pc, r0, r7, asr #4 │ │ │ │ + subscs pc, r0, r7, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf8eef043 │ │ │ │ subsle r2, pc, r0, lsl #24 │ │ │ │ strbmi pc, [r0, #1044] @ 0x414 @ │ │ │ │ svclt 0x000c4620 │ │ │ │ tstcs r0, r1, lsl #2 │ │ │ │ @ instruction: 0xf822f7fa │ │ │ │ - blmi 0x12cf6b8 │ │ │ │ - blls 0x67b110 │ │ │ │ + blmi 0x12cf640 │ │ │ │ + blls 0x67b098 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ @ instruction: 0xf0400300 │ │ │ │ vhadd.s8 d24, d23, d3 │ │ │ │ - vaddl.s8 q11, d0, d16 │ │ │ │ + vaddl.s8 , d16, d16 │ │ │ │ andslt r0, r7, lr, lsr #32 │ │ │ │ ldrhtmi lr, [r0], #141 @ 0x8d │ │ │ │ ldmlt r2, {r0, r1, r6, ip, sp, lr, pc}^ │ │ │ │ tstcs r0, r0, asr #4 │ │ │ │ ldrbne sl, [r4, r5, lsl #16]! │ │ │ │ - bl 0x1dd6dc │ │ │ │ - @ instruction: 0x03b8f247 │ │ │ │ + b 0xdd664 │ │ │ │ + teqpeq r8, #1879048196 @ p-variant is OBSOLETE @ 0x70000004 │ │ │ │ msreq CPSR_fsx, #192, 4 │ │ │ │ vcgt.s8 d25, d7, d2 │ │ │ │ - vsubw.s8 q10, q0, d16 │ │ │ │ + vsubw.s8 , q8, d16 │ │ │ │ movwls r0, #4910 @ 0x132e │ │ │ │ ldrmi r2, [r9], -r0, asr #6 │ │ │ │ stmdage r5, {r0, r9, sp} │ │ │ │ - strmi pc, [r0, #584] @ 0x248 │ │ │ │ + strmi pc, [r0, #-584] @ 0xfffffdb8 │ │ │ │ ldreq pc, [r2, #-704]! @ 0xfffffd40 │ │ │ │ @ instruction: 0xf1949500 │ │ │ │ - @ instruction: 0xf424fe0d │ │ │ │ + @ instruction: 0xf424fe09 │ │ │ │ vbic.i32 q11, #239 @ 0x000000ef │ │ │ │ @ instruction: 0xf021270b │ │ │ │ teqmi r9, #-1073741821 @ 0xc0000003 │ │ │ │ @ instruction: 0xf043a805 │ │ │ │ - bleq 0xd9f3c4 │ │ │ │ + bleq 0xd9f34c │ │ │ │ tstpl r4, r1, asr #20 │ │ │ │ stmdage r5, {r6, r9, sp} │ │ │ │ tstpeq r7, r6, ror #6 @ p-variant is OBSOLETE │ │ │ │ tstcs r0, ip, lsl #12 │ │ │ │ - b 0xff75d730 │ │ │ │ + b 0xff65d6b8 │ │ │ │ andcs r2, r1, #64, 6 │ │ │ │ strls sl, [r0, #-2053] @ 0xfffff7fb │ │ │ │ - bicpl pc, ip, r9, asr #4 │ │ │ │ + cmpppl ip, r9, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ @ instruction: 0xf64c9102 │ │ │ │ - vsra.s64 , q8, #64 │ │ │ │ + vbic.i32 , #0 @ 0x00000000 │ │ │ │ tstls r1, r1, lsr r1 │ │ │ │ @ instruction: 0xf1944619 │ │ │ │ - strtmi pc, [r1], -r7, ror #27 │ │ │ │ + strtmi pc, [r1], -r3, ror #27 │ │ │ │ @ instruction: 0xf043a805 │ │ │ │ str pc, [r8, sp, lsl #17]! │ │ │ │ - bicpl pc, ip, r9, asr #4 │ │ │ │ + cmpppl ip, r9, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - rsccs pc, r0, r7, asr #4 │ │ │ │ + rsbcs pc, r0, r7, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf882f043 │ │ │ │ vaba.s8 d30, d23, d13 │ │ │ │ - vsra.s64 d16, d24, #64 │ │ │ │ + vbic.i32 d16, #8 @ 0x00000008 │ │ │ │ vrhadd.s8 d16, d7, d30 │ │ │ │ - vmov.i32 d19, #4 @ 0x00000004 │ │ │ │ + vshr.s64 d18, d4, #64 │ │ │ │ @ instruction: 0xf043002e │ │ │ │ @ instruction: 0x4638f877 │ │ │ │ - blx 0x75d1d0 │ │ │ │ + blx 0x75d158 │ │ │ │ stmdacs r0, {r0, r9, sl, lr} │ │ │ │ svcge 0x0078f47f │ │ │ │ vmul.i8 , , │ │ │ │ - vsra.s64 d16, d24, #64 │ │ │ │ + vbic.i32 d16, #8 @ 0x00000008 │ │ │ │ vrhadd.s8 d16, d7, d30 │ │ │ │ - vmvn.i32 d17, #0 @ 0x00000000 │ │ │ │ + vshr.s64 d16, d16, #64 │ │ │ │ @ instruction: 0xf043002e │ │ │ │ ldrb pc, [r5, -r5, ror #16]! @ │ │ │ │ vmin.s8 d20, d7, d25 │ │ │ │ - vrshr.s64 d16, d24, #64 │ │ │ │ + vmvn.i32 d16, #2048 @ 0x00000800 │ │ │ │ vhsub.s8 d16, d7, d30 │ │ │ │ - vmvn.i32 d17, #8 @ 0x00000008 │ │ │ │ + vshr.s64 d16, d24, #64 │ │ │ │ @ instruction: 0xf043002e │ │ │ │ @ instruction: 0xe769f859 │ │ │ │ - mrc2 1, 0, pc, cr14, cr4, {4} │ │ │ │ + mrc2 1, 0, pc, cr10, cr4, {4} │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec783c8 │ │ │ │ + bl 0xfec78350 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addslt r0, lr, r0, lsl #31 │ │ │ │ - blmi 0xfe172a44 │ │ │ │ - sbcspl pc, r4, r6, asr #12 │ │ │ │ + blmi 0xfe1729cc │ │ │ │ + subspl pc, r4, r6, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ andls r6, r4, #4784128 @ 0x490000 │ │ │ │ tstls sp, #1769472 @ 0x1b0000 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ stmib sp, {r1, r2, r8, r9, ip, sp}^ │ │ │ │ stmib sp, {r3, r8, r9, ip, sp}^ │ │ │ │ @ instruction: 0xf043330a │ │ │ │ - bls 0x25f2d8 │ │ │ │ + bls 0x25f260 │ │ │ │ svceq 0x0064f112 │ │ │ │ @ instruction: 0x4611d075 │ │ │ │ - eorcc pc, r0, r7, asr #4 │ │ │ │ + adccs pc, r0, r7, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - adcseq pc, r8, #1879048196 @ 0x70000004 │ │ │ │ + eorseq pc, r8, #1879048196 @ 0x70000004 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ @ instruction: 0xf828f043 │ │ │ │ @ instruction: 0xf0144620 │ │ │ │ stmdacs r0, {r0, r3, r6, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0x4601d074 │ │ │ │ - adcseq pc, r8, #1879048196 @ 0x70000004 │ │ │ │ + eorseq pc, r8, #1879048196 @ 0x70000004 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - sbcscs pc, r0, r7, asr #4 │ │ │ │ + subscs pc, r0, r7, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf818f043 │ │ │ │ - blcs 0x707ec0 │ │ │ │ - bls 0x957658 │ │ │ │ + blcs 0x707e48 │ │ │ │ + bls 0x9575e0 │ │ │ │ tstcs r8, r6, lsl #16 │ │ │ │ @ instruction: 0xffe8f00a │ │ │ │ rsble r2, fp, r0, lsl #16 │ │ │ │ - blcs 0x147ed0 │ │ │ │ + blcs 0x147e58 │ │ │ │ vhadd.s8 , , q1 │ │ │ │ - vrshr.s64 d16, d24, #64 │ │ │ │ + vmvn.i32 d16, #2048 @ 0x00000800 │ │ │ │ vhsub.s8 d16, d7, d30 │ │ │ │ - vmvn.i32 d17, #8 @ 0x00000008 │ │ │ │ + vshr.s64 d16, d24, #64 │ │ │ │ stmdbls r0!, {r1, r2, r3, r5} │ │ │ │ @ instruction: 0xf800f043 │ │ │ │ tstcs r0, r0, asr #4 │ │ │ │ @ instruction: 0xf183a80d │ │ │ │ - movtcs lr, #2610 @ 0xa32 │ │ │ │ + movtcs lr, #2606 @ 0xa2e │ │ │ │ andcs r4, r1, #26214400 @ 0x1900000 │ │ │ │ - sbcpl pc, ip, r9, asr #4 │ │ │ │ + subpl pc, ip, r9, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ - stccs 2, cr15, [r4], #-312 @ 0xfffffec8 │ │ │ │ + stcne 2, cr15, [r4], #312 @ 0x138 │ │ │ │ ldceq 2, cr15, [r1], #-768 @ 0xfffffd00 │ │ │ │ stmdage sp, {r1, ip, pc} │ │ │ │ andgt pc, r4, sp, asr #17 │ │ │ │ stcmi 2, cr15, [r0], {72} @ 0x48 │ │ │ │ ldceq 2, cr15, [r2], #-768 @ 0xfffffd00 │ │ │ │ andgt pc, r0, sp, asr #17 │ │ │ │ - ldc2 1, cr15, [sl, #-592]! @ 0xfffffdb0 │ │ │ │ + ldc2 1, cr15, [r6, #-592]! @ 0xfffffdb0 │ │ │ │ stmdage sp, {r0, r5, r8, fp, ip, pc} │ │ │ │ @ instruction: 0xffe0f042 │ │ │ │ - eorvs pc, r0, r7, asr #4 │ │ │ │ + adcpl pc, r0, r7, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xffdaf042 │ │ │ │ ldmdavs sl, {r3, r6, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, sp, lsl fp │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ addhi pc, r7, r0, asr #32 │ │ │ │ andcs fp, r0, lr, lsl r0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - @ instruction: 0x01b8f247 │ │ │ │ + teqpeq r8, r7, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - eorsne pc, r0, r7, asr #4 │ │ │ │ + adcseq pc, r0, r7, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xffbef042 │ │ │ │ vaba.s8 d30, d23, d28 │ │ │ │ - vsra.s64 d16, d24, #64 │ │ │ │ + vbic.i32 d16, #8 @ 0x00000008 │ │ │ │ vrhadd.s8 d16, d7, d30 │ │ │ │ - vmov.i32 d19, #4 @ 0x00000004 │ │ │ │ + vshr.s64 d18, d4, #64 │ │ │ │ @ instruction: 0xf042002e │ │ │ │ @ instruction: 0x4620ffb3 │ │ │ │ @ instruction: 0xf954f014 │ │ │ │ orrle r2, sl, r0, lsl #16 │ │ │ │ vpadd.i8 d27, d23, d20 │ │ │ │ - vsra.s64 d16, d24, #64 │ │ │ │ + vbic.i32 d16, #8 @ 0x00000008 │ │ │ │ vrhadd.s8 d16, d7, d30 │ │ │ │ - vmvn.i32 d17, #0 @ 0x00000000 │ │ │ │ + vshr.s64 d16, d16, #64 │ │ │ │ @ instruction: 0xf042002e │ │ │ │ str pc, [r9, r3, lsr #31] │ │ │ │ vhadd.s8 d25, d9, d4 │ │ │ │ - vaddl.s8 q10, d0, d4 │ │ │ │ + vaddl.s8 , d16, d4 │ │ │ │ @ instruction: 0xf042002f │ │ │ │ - blls 0x2e11a0 │ │ │ │ + blls 0x2e1128 │ │ │ │ andcs r4, r1, #2686976 @ 0x290000 │ │ │ │ @ instruction: 0xf003461c │ │ │ │ @ instruction: 0xf7f90103 │ │ │ │ - blls 0x25fc40 │ │ │ │ + blls 0x25fbc8 │ │ │ │ tstpeq r3, r4, lsr r0 @ p-variant is OBSOLETE │ │ │ │ vrhadd.s8 d29, d7, d20 │ │ │ │ - vsra.s64 d16, d24, #64 │ │ │ │ + vbic.i32 d16, #8 @ 0x00000008 │ │ │ │ @ instruction: 0xf64c012e │ │ │ │ - vshr.s64 q10, q8, #64 │ │ │ │ + vmvn.i32 q10, #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf0420031 │ │ │ │ - blls 0x2e1174 │ │ │ │ + blls 0x2e10fc │ │ │ │ strtle r0, [r5], #-1627 @ 0xfffff9a5 │ │ │ │ andcs r9, r1, #163840 @ 0x28000 │ │ │ │ @ instruction: 0xf7f9481d │ │ │ │ vpmax.s8 d31, d7, d25 │ │ │ │ - vmov.i32 d23, #12 @ 0x0000000c │ │ │ │ + vshr.s64 d22, d12, #64 │ │ │ │ @ instruction: 0xf042002e │ │ │ │ @ instruction: 0xe775ff77 │ │ │ │ vmax.s8 d20, d7, d17 │ │ │ │ - vrshr.s64 d16, d24, #64 │ │ │ │ + vmvn.i32 d16, #2048 @ 0x00000800 │ │ │ │ vhsub.s8 d16, d7, d30 │ │ │ │ - vmvn.i32 d17, #8 @ 0x00000008 │ │ │ │ + vshr.s64 d16, d24, #64 │ │ │ │ @ instruction: 0xf042002e │ │ │ │ ldrb pc, [r1, -fp, ror #30] @ │ │ │ │ - rscscc pc, r0, r7, asr #4 │ │ │ │ + rsbscc pc, r0, r7, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ movwne lr, #18893 @ 0x49cd │ │ │ │ @ instruction: 0xff62f042 │ │ │ │ andne lr, r4, #3620864 @ 0x374000 │ │ │ │ @ instruction: 0xf7f9480e │ │ │ │ ldrb pc, [r6, r9, lsl #20] @ │ │ │ │ tstlt r8, r8, lsl #16 │ │ │ │ @ instruction: 0xf7f92100 │ │ │ │ bfi pc, r5, (invalid: 29:19) @ │ │ │ │ - @ instruction: 0x01b8f247 │ │ │ │ + teqpeq r8, r7, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - rsccs pc, r0, r7, asr #4 │ │ │ │ + rsbcs pc, r0, r7, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xff4cf042 │ │ │ │ @ instruction: 0xf194e7c8 │ │ │ │ - svclt 0x0000fd11 │ │ │ │ + svclt 0x0000fd0d │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ - ldrhteq lr, [r3], -r0 │ │ │ │ - ldrshteq pc, [r3], -r4 @ │ │ │ │ - eorseq lr, r3, r0, ror #21 │ │ │ │ + eorseq lr, r3, r0, lsr sl │ │ │ │ + eorseq pc, r3, r4, ror r2 @ │ │ │ │ + eorseq lr, r3, r0, ror #20 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec785f0 │ │ │ │ + bl 0xfec78578 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [r5], -r8, ror #31 │ │ │ │ vhadd.s8 d27, d23, d2 │ │ │ │ - vmla.i d20, d16, d0[1] │ │ │ │ + vmla.i d20, d0, d0[1] │ │ │ │ stmiavs ip!, {r1, r2, r3, r5} │ │ │ │ @ instruction: 0xff30f042 │ │ │ │ ldmdbcs pc, {r0, r3, r5, fp, sp, lr} @ │ │ │ │ ldrmi lr, [r4], -pc, asr #20 │ │ │ │ svclt 0x009fb224 │ │ │ │ - movtne pc, #34382 @ 0x864e @ │ │ │ │ + biceq pc, r8, #81788928 @ 0x4e00000 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ orreq lr, r1, #3072 @ 0xc00 │ │ │ │ - rscsmi pc, r0, ip, asr #12 │ │ │ │ + rsbsmi pc, r0, ip, asr #12 │ │ │ │ vmax.f32 d27, d30, d11 │ │ │ │ - vaddl.s8 q9, d0, d20 │ │ │ │ + vaddl.s8 , d16, d20 │ │ │ │ vmvn.i32 d16, #1 @ 0x00000001 │ │ │ │ @ instruction: 0xf8d30031 │ │ │ │ @ instruction: 0xf04212e0 │ │ │ │ vrecps.f32 d31, d9, d7 │ │ │ │ - vmla.f d21, d16, d0[3] │ │ │ │ + vmla.f d21, d0, d0[3] │ │ │ │ @ instruction: 0xf64c012f │ │ │ │ - vshr.s64 q10, q8, #64 │ │ │ │ + vmvn.i32 q10, #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf0420031 │ │ │ │ vmax.f32 d31, d7, d13 │ │ │ │ - vshr.s64 q10, q0, #64 │ │ │ │ + vmov.i32 q10, #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf042002e │ │ │ │ stccs 15, cr15, [r0], {7} │ │ │ │ addhi pc, r6, r0, lsl #6 │ │ │ │ vqdmull.s , d16, d19 │ │ │ │ strcc r8, [r5], #-138 @ 0xffffff76 │ │ │ │ @ instruction: 0xf2002c05 │ │ │ │ ldm pc, {r2, r5, r7, pc}^ @ │ │ │ │ cdpvs 0, 6, cr15, cr9, cr4, {0} │ │ │ │ strvs r7, [r3], #-2163 @ 0xfffff78d │ │ │ │ - cmnpmi ip, r7, asr #4 @ p-variant is OBSOLETE │ │ │ │ + mvnscc pc, r7, asr #4 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - rscsmi pc, r0, ip, asr #12 │ │ │ │ + rsbsmi pc, r0, ip, asr #12 │ │ │ │ eorseq pc, r1, r0, asr #5 │ │ │ │ cdp2 0, 14, cr15, cr14, cr2, {2} │ │ │ │ vceq.f32 d2, d0, d5 │ │ │ │ ldm pc, {r0, r1, r2, r7, pc}^ @ │ │ │ │ submi pc, r9, r6 │ │ │ │ tsteq r5, #-603979776 @ 0xdc000000 │ │ │ │ - rsbspl pc, r8, r7, asr #4 │ │ │ │ + rscsmi pc, r8, r7, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ movwcs lr, #18901 @ 0x49d5 │ │ │ │ @ instruction: 0xf04268e9 │ │ │ │ @ instruction: 0xf64efedd │ │ │ │ - vmla.i d20, d0, d0[0] │ │ │ │ + vmla.i d19, d16, d0[0] │ │ │ │ andlt r0, r2, r1, lsr r0 │ │ │ │ ldrhtmi lr, [r0], #-141 @ 0xffffff73 │ │ │ │ cdplt 0, 13, cr15, cr4, cr2, {2} │ │ │ │ streq lr, [r6], #-2517 @ 0xfffff62b │ │ │ │ movwcs lr, #18901 @ 0x49d5 │ │ │ │ stmib sp, {r0, r3, r5, r6, r7, fp, sp, lr}^ │ │ │ │ vshl.s8 d16, d0, d7 │ │ │ │ - vmvn.i32 d21, #8 @ 0x00000008 │ │ │ │ + vshr.s64 d20, d24, #64 │ │ │ │ @ instruction: 0xf042002e │ │ │ │ strb pc, [r8, r7, asr #29]! @ │ │ │ │ - eorpl pc, ip, r7, asr #4 │ │ │ │ + adcmi pc, ip, r7, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ cdp2 0, 12, cr15, cr0, cr2, {2} │ │ │ │ stmdbcs r0, {r0, r3, r5, r6, r7, fp, sp, lr} │ │ │ │ vrhadd.s8 , , │ │ │ │ - vmla.f d21, d16, d0[3] │ │ │ │ + vmla.f d21, d0, d0[3] │ │ │ │ vrhadd.s8 d16, d7, d31 │ │ │ │ - vmvn.i32 d17, #0 @ 0x00000000 │ │ │ │ + vshr.s64 d16, d16, #64 │ │ │ │ @ instruction: 0xf042002e │ │ │ │ @ instruction: 0xe7d4feb3 │ │ │ │ andne lr, r3, #3489792 @ 0x354000 │ │ │ │ - andspl pc, r4, r7, asr #4 │ │ │ │ + addsmi pc, r4, r7, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ cdp2 0, 10, cr15, cr10, cr2, {2} │ │ │ │ ldmib r5, {r0, r1, r3, r6, r7, r8, r9, sl, sp, lr, pc}^ │ │ │ │ vhsub.s8 d17, d7, d3 │ │ │ │ - vshr.s64 q10, q10, #64 │ │ │ │ + vmvn.i32 q10, #4 @ 0x00000004 │ │ │ │ @ instruction: 0xf042002e │ │ │ │ strb pc, [r2, r1, lsr #29] @ │ │ │ │ andne lr, r3, #3489792 @ 0x354000 │ │ │ │ - sbcsmi pc, ip, r7, asr #4 │ │ │ │ + subsmi pc, ip, r7, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ cdp2 0, 9, cr15, cr8, cr2, {2} │ │ │ │ vaba.s8 d30, d23, d25 │ │ │ │ - vmla.f d20, d0, d0[6] │ │ │ │ + vmla.f d19, d16, d0[6] │ │ │ │ ldr r0, [sp, lr, lsr #2] │ │ │ │ - @ instruction: 0x41acf247 │ │ │ │ + msrmi R12_fiq, r7 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ vaba.s8 d30, d23, d8 │ │ │ │ - vaddw.s8 q10, q8, d16 │ │ │ │ + vaddw.s8 q10, q0, d16 │ │ │ │ ldr r0, [r3, lr, lsr #2] │ │ │ │ - orrsmi pc, r4, r7, asr #4 │ │ │ │ + tstpmi r4, r7, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ vabd.s8 d30, d23, d14 │ │ │ │ - vaddw.s8 q10, q8, d8 │ │ │ │ + vaddw.s8 q10, q0, d8 │ │ │ │ str r0, [r9, lr, lsr #2] │ │ │ │ svclt 0x00042c80 │ │ │ │ - cmnpmi r0, r7, asr #4 @ p-variant is OBSOLETE │ │ │ │ + mvnscc pc, r7, asr #4 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ strtmi sp, [r1], -r2, lsl #1 │ │ │ │ - eorcs pc, r8, r5, asr #4 │ │ │ │ + adcne pc, r8, r5, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ cdp2 0, 7, cr15, cr0, cr2, {2} │ │ │ │ vabd.s8 d30, d25, d0 │ │ │ │ - vmlal.s , d16, d0[3] │ │ │ │ + vmlal.s , d0, d0[3] │ │ │ │ vhsub.s8 d16, d7, d31 │ │ │ │ - vmvn.i32 d17, #8 @ 0x00000008 │ │ │ │ + vshr.s64 d16, d24, #64 │ │ │ │ @ instruction: 0xf042002e │ │ │ │ str pc, [r6, r5, ror #28] │ │ │ │ vhadd.s8 d18, d7, d0 │ │ │ │ - vaddw.s8 , q8, d16 │ │ │ │ - blmi 0x261a64 │ │ │ │ + vaddw.s8 , q0, d16 │ │ │ │ + blmi 0x2619ec │ │ │ │ adcsvc pc, r2, #1325400064 @ 0x4f000000 │ │ │ │ @ instruction: 0xf1279000 │ │ │ │ vmax.f32 , , │ │ │ │ - vsra.s64 d20, d24, #64 │ │ │ │ + vbic.i32 d20, #8 @ 0x00000008 │ │ │ │ ldrb r0, [pc, -lr, lsr #2] │ │ │ │ - eorseq pc, r3, r8, asr #6 │ │ │ │ + eorseq pc, r3, r8, asr #5 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0010f8cc │ │ │ │ @ instruction: 0x460cb0b6 │ │ │ │ - blmi 0x15f2e50 │ │ │ │ + blmi 0x15f2dd8 │ │ │ │ tstcs r0, r7, lsl r6 │ │ │ │ stmdage r5, {r7, r9, sp} │ │ │ │ teqls r5, #1769472 @ 0x1b0000 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ ldmdavs ip!, {r0, r2, r3, r4, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ - ldmda r0!, {r0, r1, r7, r8, ip, sp, lr, pc}^ │ │ │ │ + stmda ip!, {r0, r1, r7, r8, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf6466861 │ │ │ │ - vshr.s64 , q2, #64 │ │ │ │ + vmov.i32 , #4 @ 0x00000004 │ │ │ │ vhadd.s8 d16, d7, d30 │ │ │ │ - @ instruction: 0xf2c004b8 │ │ │ │ + vmvn.i32 d16, #524288 @ 0x00080000 │ │ │ │ @ instruction: 0xf042042e │ │ │ │ subcs pc, r0, #752 @ 0x2f0 │ │ │ │ stmdage r5!, {r8, sp} │ │ │ │ - stmda r0!, {r0, r1, r7, r8, ip, sp, lr, pc}^ │ │ │ │ + ldmda ip, {r0, r1, r7, r8, ip, sp, lr, pc}^ │ │ │ │ ldrmi r2, [r9], -r0, asr #6 │ │ │ │ strls r2, [r2], #-513 @ 0xfffffdff │ │ │ │ vadd.i8 d26, d5, d21 │ │ │ │ - vaddhn.i16 d18, q0, q12 │ │ │ │ + vaddhn.i16 d17, q8, q12 │ │ │ │ strls r0, [r1], #-1071 @ 0xfffffbd1 │ │ │ │ - strmi pc, [r0], #584 @ 0x248 │ │ │ │ + strmi pc, [r0], #-584 @ 0xfffffdb8 │ │ │ │ ldrteq pc, [r2], #-704 @ 0xfffffd40 @ │ │ │ │ @ instruction: 0xf1949400 │ │ │ │ - ldrtmi pc, [r9], -pc, ror #22 @ │ │ │ │ + ldrtmi pc, [r9], -fp, ror #22 @ │ │ │ │ @ instruction: 0xf042a825 │ │ │ │ - ldccs 14, cr15, [pc, #-84] @ 0x1215ec │ │ │ │ + ldccs 14, cr15, [pc, #-84] @ 0x121574 │ │ │ │ @ instruction: 0xf64ed850 │ │ │ │ - vqdmlal.s , d0, d0[2] │ │ │ │ - bl 0x1e2318 │ │ │ │ + vqdmlal.s q8, d16, d0[2] │ │ │ │ + bl 0x1e22a0 │ │ │ │ @ instruction: 0xf64c0385 │ │ │ │ - vshr.s64 q10, q8, #64 │ │ │ │ + vmvn.i32 q10, #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf8d30031 │ │ │ │ @ instruction: 0xf04212e0 │ │ │ │ vceq.f32 d31, d7, d5 │ │ │ │ - vsra.s64 d16, d24, #64 │ │ │ │ + vbic.i32 d16, #8 @ 0x00000008 │ │ │ │ @ instruction: 0xf64c012e │ │ │ │ - vshr.s64 q10, q8, #64 │ │ │ │ + vmvn.i32 q10, #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf0420031 │ │ │ │ movwcs pc, #7675 @ 0x1dfb @ │ │ │ │ ldrtmi r2, [r1], -r0, lsl #5 │ │ │ │ @ instruction: 0xf0134618 │ │ │ │ stmdacs r0, {r0, r1, r5, r6, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0x4601d038 │ │ │ │ @ instruction: 0xf7f9a805 │ │ │ │ stmdage r5, {r0, r3, r6, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ mcr2 7, 5, pc, cr12, cr15, {7} @ │ │ │ │ tstcs r0, r0, asr #4 │ │ │ │ @ instruction: 0xf183a825 │ │ │ │ - movtcs lr, #2078 @ 0x81e │ │ │ │ + movtcs lr, #2074 @ 0x81a │ │ │ │ stmdage r5!, {r0, r9, sp} │ │ │ │ - bicpl pc, ip, r9, asr #4 │ │ │ │ + cmpppl ip, r9, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ tstls r2, r0, lsl #8 │ │ │ │ - msrcs R12_usr, lr │ │ │ │ + @ instruction: 0x11a4f24e │ │ │ │ teqpeq r1, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ ldrmi r9, [r9], -r1, lsl #2 │ │ │ │ - blx 0xc5dd0e │ │ │ │ + blx 0xb5dc96 │ │ │ │ stmdage r5!, {r0, r6, r9, sl, lr} │ │ │ │ ldc2l 0, cr15, [r2, #264] @ 0x108 │ │ │ │ ldmdavs sl, {r3, r4, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r5, lsr fp │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ vrhadd.s8 d29, d7, d24 │ │ │ │ - vaddl.s8 q11, d0, d16 │ │ │ │ + vaddl.s8 , d16, d16 │ │ │ │ eorslt r0, r6, lr, lsr #32 │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ stcllt 0, cr15, [r2, #264] @ 0x108 │ │ │ │ vmax.s8 d20, d14, d25 │ │ │ │ - vaddl.s8 q9, d0, d20 │ │ │ │ + vaddl.s8 , d16, d20 │ │ │ │ @ instruction: 0xf0420031 │ │ │ │ @ instruction: 0xe7b4fdbb │ │ │ │ vmul.i8 , , q3 │ │ │ │ - vsra.s64 d16, d24, #64 │ │ │ │ + vbic.i32 d16, #8 @ 0x00000008 │ │ │ │ vrhadd.s8 d16, d7, d30 │ │ │ │ - vmvn.i32 d17, #0 @ 0x00000000 │ │ │ │ + vshr.s64 d16, d16, #64 │ │ │ │ @ instruction: 0xf042002e │ │ │ │ strb pc, [r1, pc, lsr #27] @ │ │ │ │ vmin.s8 d20, d7, d17 │ │ │ │ - vrshr.s64 d16, d24, #64 │ │ │ │ + vmvn.i32 d16, #2048 @ 0x00000800 │ │ │ │ vhsub.s8 d16, d7, d30 │ │ │ │ - vmvn.i32 d17, #8 @ 0x00000008 │ │ │ │ + vshr.s64 d16, d24, #64 │ │ │ │ @ instruction: 0xf042002e │ │ │ │ ldr pc, [r5, r3, lsr #27]! │ │ │ │ - blx 0x1b5dd7a │ │ │ │ + blx 0x1a5dd02 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0008f8cc │ │ │ │ @ instruction: 0x460cb0b6 │ │ │ │ - blmi 0x15331a8 │ │ │ │ + blmi 0x1533130 │ │ │ │ @ instruction: 0x21004692 │ │ │ │ stmdage r5, {r7, r9, sp} │ │ │ │ teqls r5, #1769472 @ 0x1b0000 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ - ldrteq pc, [r8], r7, asr #4 @ │ │ │ │ + ldrteq pc, [r8], -r7, asr #4 @ │ │ │ │ strteq pc, [lr], -r0, asr #5 │ │ │ │ - strcs pc, [r8, #-581]! @ 0xfffffdbb │ │ │ │ - streq pc, [pc, #-704]! @ 0x1214a4 │ │ │ │ + strne pc, [r8, #581]! @ 0x245 │ │ │ │ + streq pc, [pc, #-704]! @ 0x12142c │ │ │ │ ldmdavc lr!, {r0, r2, r3, r4, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ - svc 0x00b4f182 │ │ │ │ + svc 0x00b0f182 │ │ │ │ @ instruction: 0xf6466861 │ │ │ │ - vshr.s64 , q2, #64 │ │ │ │ + vmov.i32 , #4 @ 0x00000004 │ │ │ │ vhadd.s8 d16, d8, d30 │ │ │ │ - vaddhn.i16 d20, q8, q0 │ │ │ │ + vaddhn.i16 d20, q0, q0 │ │ │ │ @ instruction: 0xf0420432 │ │ │ │ subcs pc, r0, #7360 @ 0x1cc0 │ │ │ │ stmdage r5!, {r8, sp} │ │ │ │ - svc 0x00a4f182 │ │ │ │ + svc 0x00a0f182 │ │ │ │ ldrmi r2, [r9], -r0, asr #6 │ │ │ │ stmdage r5!, {r0, r9, sp} │ │ │ │ strls r9, [r1, #-1538] @ 0xfffff9fe │ │ │ │ @ instruction: 0xf1949400 │ │ │ │ - @ instruction: 0x4651fabb │ │ │ │ + @ instruction: 0x4651fab7 │ │ │ │ @ instruction: 0xf042a825 │ │ │ │ subcs pc, r0, #6208 @ 0x1840 │ │ │ │ stmdage r5!, {r8, sp} │ │ │ │ - svc 0x0092f182 │ │ │ │ + svc 0x008ef182 │ │ │ │ ldrmi r2, [r9], -r0, asr #6 │ │ │ │ stmdage r5!, {r0, r9, sp} │ │ │ │ strpl lr, [r1], -sp, asr #19 │ │ │ │ @ instruction: 0xf1949400 │ │ │ │ - strbmi pc, [r9], -r9, lsr #21 @ │ │ │ │ + strbmi pc, [r9], -r5, lsr #21 @ │ │ │ │ @ instruction: 0xf042a825 │ │ │ │ svccs 0x001ffd4f │ │ │ │ @ instruction: 0xf64ed835 │ │ │ │ - vqdmlal.s , d0, d0[2] │ │ │ │ - bl 0x1e24a4 │ │ │ │ + vqdmlal.s q8, d16, d0[2] │ │ │ │ + bl 0x1e242c │ │ │ │ @ instruction: 0xf64c0387 │ │ │ │ - vshr.s64 q10, q8, #64 │ │ │ │ + vmvn.i32 q10, #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf8d30031 │ │ │ │ @ instruction: 0xf04212e0 │ │ │ │ vmla.f32 d31, d7, d31 │ │ │ │ - vsra.s64 d16, d24, #64 │ │ │ │ + vbic.i32 d16, #8 @ 0x00000008 │ │ │ │ @ instruction: 0xf64c012e │ │ │ │ - vshr.s64 q10, q8, #64 │ │ │ │ + vmvn.i32 q10, #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf0420031 │ │ │ │ movwcs pc, #7477 @ 0x1d35 @ │ │ │ │ strbmi r2, [r1], -r0, lsl #5 │ │ │ │ @ instruction: 0xf0134618 │ │ │ │ mvnslt pc, sp, lsl lr @ │ │ │ │ stmdage r5, {r0, r9, sl, lr} │ │ │ │ - blx 0x25f7fa │ │ │ │ + blx 0x25f782 │ │ │ │ @ instruction: 0xf7ffa805 │ │ │ │ - blmi 0x7e0fb8 │ │ │ │ - blls 0xe7b888 │ │ │ │ + blmi 0x7e0f40 │ │ │ │ + blls 0xe7b810 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ @ instruction: 0xd12a0300 │ │ │ │ - eorvs pc, r0, r7, asr #4 │ │ │ │ + adcpl pc, r0, r7, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ pop {r1, r2, r4, r5, ip, sp, pc} │ │ │ │ @ instruction: 0xf04247f0 │ │ │ │ @ instruction: 0x4639bd17 │ │ │ │ - eorcs pc, r4, lr, asr #4 │ │ │ │ + adcne pc, r4, lr, asr #4 │ │ │ │ eorseq pc, r1, r0, asr #5 │ │ │ │ ldc2 0, cr15, [r0, #-264] @ 0xfffffef8 │ │ │ │ @ instruction: 0xf1b8e7cf │ │ │ │ tstle sl, r0, lsl #30 │ │ │ │ - bicpl pc, ip, r9, asr #4 │ │ │ │ + cmpppl ip, r9, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - eorsne pc, r0, r7, asr #4 │ │ │ │ + adcseq pc, r0, r7, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ stc2 0, cr15, [r2, #-264] @ 0xfffffef8 │ │ │ │ @ instruction: 0x4641e7d9 │ │ │ │ - sbcpl pc, ip, #-1879048188 @ 0x90000004 │ │ │ │ + subpl pc, ip, #-1879048188 @ 0x90000004 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ - eorsne pc, r8, r7, asr #4 │ │ │ │ + adcseq pc, r8, r7, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ ldc2l 0, cr15, [r6], #264 @ 0x108 │ │ │ │ @ instruction: 0xf194e7cd │ │ │ │ - svclt 0x0000fabb │ │ │ │ + svclt 0x0000fab7 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec78a90 │ │ │ │ + bl 0xfec78a18 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ adcslt r0, r7, r0, lsl pc │ │ │ │ ldrmi r4, [ip], -pc, lsl #12 │ │ │ │ ldrmi r4, [r6], -r6, asr #22 │ │ │ │ addcs r2, r0, #0, 2 │ │ │ │ ldmdavs fp, {r0, r2, fp, sp, pc} │ │ │ │ @ instruction: 0xf04f9335 │ │ │ │ ldcls 3, cr0, [ip, #-0] │ │ │ │ - svc 0x0010f182 │ │ │ │ + svc 0x000cf182 │ │ │ │ @ instruction: 0xf6466879 │ │ │ │ - vshr.s64 , q2, #64 │ │ │ │ + vmov.i32 , #4 @ 0x00000004 │ │ │ │ @ instruction: 0xf042002e │ │ │ │ subcs pc, r0, #54016 @ 0xd300 │ │ │ │ stmdage r5!, {r8, sp} │ │ │ │ - svc 0x0004f182 │ │ │ │ + svc 0x0000f182 │ │ │ │ ldrmi r2, [r9], -r0, asr #6 │ │ │ │ stmdage r5!, {r0, r9, sp} │ │ │ │ - ldceq 2, cr15, [r8], #284 @ 0x11c │ │ │ │ + ldceq 2, cr15, [r8], #-284 @ 0xfffffee4 │ │ │ │ stceq 2, cr15, [lr], #-768 @ 0xfffffd00 │ │ │ │ andgt pc, r8, sp, asr #17 │ │ │ │ - stccs 2, cr15, [r8], #-276 @ 0xfffffeec │ │ │ │ - stceq 2, cr15, [pc], #-768 @ 0x1215e8 │ │ │ │ + stcne 2, cr15, [r8], #276 @ 0x114 │ │ │ │ + stceq 2, cr15, [pc], #-768 @ 0x121570 │ │ │ │ andgt pc, r4, sp, asr #17 │ │ │ │ stcmi 2, cr15, [r0], {72} @ 0x48 │ │ │ │ ldceq 2, cr15, [r2], #-768 @ 0xfffffd00 │ │ │ │ andgt pc, r0, sp, asr #17 │ │ │ │ - blx 0x45df4c │ │ │ │ + blx 0x35ded4 │ │ │ │ stmdage r5!, {r0, r4, r5, r9, sl, lr} │ │ │ │ ldc2 0, cr15, [r2], #264 @ 0x108 │ │ │ │ ldmdale r5!, {r0, r1, r2, r3, r4, sl, fp, sp} │ │ │ │ - movtne pc, #34382 @ 0x864e @ │ │ │ │ + biceq pc, r8, #81788928 @ 0x4e00000 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ orreq lr, r4, #3072 @ 0xc00 │ │ │ │ - rscsmi pc, r0, ip, asr #12 │ │ │ │ + rsbsmi pc, r0, ip, asr #12 │ │ │ │ eorseq pc, r1, r0, asr #5 │ │ │ │ rscne pc, r0, #13828096 @ 0xd30000 │ │ │ │ stc2 0, cr15, [r2], #264 @ 0x108 │ │ │ │ - @ instruction: 0x01b8f247 │ │ │ │ + teqpeq r8, r7, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - rscsmi pc, r0, ip, asr #12 │ │ │ │ + rsbsmi pc, r0, ip, asr #12 │ │ │ │ eorseq pc, r1, r0, asr #5 │ │ │ │ ldc2 0, cr15, [r8], {66} @ 0x42 │ │ │ │ addcs r2, r0, #67108864 @ 0x4000000 │ │ │ │ ldrmi r4, [r8], -r9, lsr #12 │ │ │ │ stc2 0, cr15, [r0, #76] @ 0x4c │ │ │ │ @ instruction: 0x4601b1f0 │ │ │ │ @ instruction: 0xf7f9a805 │ │ │ │ stmdage r5, {r0, r1, r2, r5, r6, r9, fp, ip, sp, lr, pc} │ │ │ │ stc2l 7, cr15, [sl, #-1020] @ 0xfffffc04 │ │ │ │ ldmdavs sl, {r3, r4, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r5, lsr fp │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ vrhadd.s8 d29, d7, d24 │ │ │ │ - vaddl.s8 q11, d0, d16 │ │ │ │ + vaddl.s8 , d16, d16 │ │ │ │ eorslt r0, r7, lr, lsr #32 │ │ │ │ ldrhtmi lr, [r0], #141 @ 0x8d │ │ │ │ ldcllt 0, cr15, [sl], #-264 @ 0xfffffef8 │ │ │ │ vmax.s8 d20, d14, d17 │ │ │ │ - vaddl.s8 q9, d0, d20 │ │ │ │ + vaddl.s8 , d16, d20 │ │ │ │ @ instruction: 0xf0420031 │ │ │ │ @ instruction: 0xe7cffc73 │ │ │ │ vmul.i8 , , │ │ │ │ - vmla.f d21, d16, d0[3] │ │ │ │ + vmla.f d21, d0, d0[3] │ │ │ │ vrhadd.s8 d16, d7, d31 │ │ │ │ - vmvn.i32 d17, #0 @ 0x00000000 │ │ │ │ + vshr.s64 d16, d16, #64 │ │ │ │ @ instruction: 0xf042002e │ │ │ │ ldrb pc, [fp, r7, ror #24] @ │ │ │ │ vmax.s8 d20, d9, d25 │ │ │ │ - vmlal.s , d16, d0[3] │ │ │ │ + vmlal.s , d0, d0[3] │ │ │ │ vhsub.s8 d16, d7, d31 │ │ │ │ - vmvn.i32 d17, #8 @ 0x00000008 │ │ │ │ + vshr.s64 d16, d24, #64 │ │ │ │ @ instruction: 0xf042002e │ │ │ │ @ instruction: 0xe7cffc5b │ │ │ │ - blx 0x95e008 │ │ │ │ + blx 0x85df90 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ addlt r2, r7, r1, lsl #6 │ │ │ │ strmi r4, [lr], -r4, lsl #12 │ │ │ │ @@ -279926,131 +279897,131 @@ │ │ │ │ stmdahi r1, {r0, r2, r3, r4, r7, pc} │ │ │ │ cdpne 6, 4, cr4, cr11, cr5, {0} │ │ │ │ stmdale sl, {r4, r8, r9, fp, sp} │ │ │ │ @ instruction: 0xf003e8df │ │ │ │ stmdbeq r9, {r6, sp, lr} │ │ │ │ stmdbeq r9, {r0, r3, r8, fp} │ │ │ │ stmdbeq r9, {r0, r3, r8, fp} │ │ │ │ - blvc 0x363e28 │ │ │ │ + blvc 0x363db0 │ │ │ │ vhadd.s8 d16, d23, d4 │ │ │ │ - vbic.i32 d23, #201326592 @ 0x0c000000 │ │ │ │ + vqshl.s64 d22, d28, #0 │ │ │ │ stclne 7, cr0, [ip], #-184 @ 0xffffff48 │ │ │ │ stmdaeq lr, {r0, r2, r8, ip, sp, lr, pc} │ │ │ │ - eorvc pc, r0, r7, asr #4 │ │ │ │ + adcvs pc, r0, r7, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ stc2 0, cr15, [r4], #-264 @ 0xfffffef8 │ │ │ │ svcne 0x0001f814 │ │ │ │ @ instruction: 0xf0424638 │ │ │ │ strmi pc, [r0, #3103]! @ 0xc1f │ │ │ │ - blvc 0xffb96210 │ │ │ │ - subvc pc, r4, r7, asr #4 │ │ │ │ + blvc 0xffb96198 │ │ │ │ + sbcvs pc, r4, r7, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ ldc2 0, cr15, [r6], {66} @ 0x42 │ │ │ │ - andsvc pc, ip, r7, asr #4 │ │ │ │ + addsvs pc, ip, r7, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ ldc2 0, cr15, [r0], {66} @ 0x42 │ │ │ │ - @ instruction: 0x03b8f247 │ │ │ │ + teqpeq r8, #1879048196 @ p-variant is OBSOLETE @ 0x70000004 │ │ │ │ msreq CPSR_fsx, #192, 4 │ │ │ │ - sbcpl pc, ip, #-1879048188 @ 0x90000004 │ │ │ │ + subpl pc, ip, #-1879048188 @ 0x90000004 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ svceq 0x0000f1b9 │ │ │ │ ldrmi fp, [sl], -r8, lsl #30 │ │ │ │ vmin.s8 d20, d7, d17 │ │ │ │ - vaddl.s8 , d0, d16 │ │ │ │ + vaddl.s8 q9, d16, d16 │ │ │ │ andlt r0, r7, lr, lsr #32 │ │ │ │ mvnsmi lr, #12386304 @ 0xbd0000 │ │ │ │ - bllt 0xfffddb7c │ │ │ │ - adcspl pc, r4, r7, asr #4 │ │ │ │ + bllt 0xfffddb04 │ │ │ │ + eorspl pc, r4, r7, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - blx 0xffe5db8a │ │ │ │ + blx 0xffe5db12 │ │ │ │ andsle r2, r0, r2, lsl #28 │ │ │ │ stclne 14, cr1, [ip], #-460 @ 0xfffffe34 │ │ │ │ - ldrbcs pc, [r8, -ip, asr #12] @ │ │ │ │ + ldrbne pc, [r8, ip, asr #12] @ │ │ │ │ streq pc, [sp, -r0, asr #5]! │ │ │ │ and r4, r3, sp, lsl r4 │ │ │ │ - blx 0xffb5dba2 │ │ │ │ + blx 0xffb5db2a │ │ │ │ andle r4, r4, r5, lsr #5 │ │ │ │ svcne 0x0001f814 │ │ │ │ stmdbcs r0, {r3, r4, r5, r9, sl, lr} │ │ │ │ vand , , q11 │ │ │ │ - vshr.s64 , q2, #64 │ │ │ │ + vmov.i32 , #4 @ 0x00000004 │ │ │ │ @ instruction: 0xf042002e │ │ │ │ @ instruction: 0xe7c9fbdb │ │ │ │ vadd.i8 q12, , │ │ │ │ - vshr.s64 , q4, #64 │ │ │ │ - blt 0x1361b78 │ │ │ │ + vmov.i32 , #8 @ 0x00000008 │ │ │ │ + blt 0x1361b00 │ │ │ │ @ instruction: 0xf042b289 │ │ │ │ stmibvc r8!, {r0, r4, r6, r7, r8, r9, fp, ip, sp, lr, pc}^ │ │ │ │ stmdbvc sl!, {r0, r1, r3, r5, r7, r8, fp, ip, sp, lr}^ │ │ │ │ andls r7, r0, r9, lsr #18 │ │ │ │ - andvs pc, r0, r7, asr #4 │ │ │ │ + addpl pc, r0, r7, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - blx 0xff2ddbe6 │ │ │ │ - andsvc pc, ip, r7, asr #4 │ │ │ │ + blx 0xff2ddb6e │ │ │ │ + addsvs pc, ip, r7, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - blx 0xff15dbf2 │ │ │ │ + blx 0xff15db7a │ │ │ │ ldmib r0, {r1, r2, r3, r5, r7, r8, r9, sl, sp, lr, pc}^ │ │ │ │ vhsub.s8 d17, d7, d1 │ │ │ │ - vshr.s64 q11, q8, #64 │ │ │ │ + vmvn.i32 q11, #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf042002e │ │ │ │ @ instruction: 0xe7a5fbb7 │ │ │ │ stmdavs r2, {r0, r6, fp, pc}^ │ │ │ │ - eorvs pc, r4, r7, asr #4 │ │ │ │ + adcpl pc, r4, r7, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ addlt fp, r9, #299008 @ 0x49000 │ │ │ │ - blx 0xfec5dc1a │ │ │ │ + blx 0xfec5dba2 │ │ │ │ stmdbcs r4, {r0, r3, r5, r7, r9, fp, ip, sp, lr} │ │ │ │ ldm pc, {r3, r4, r6, fp, ip, lr, pc}^ @ │ │ │ │ ldmdbmi r0, {r0, ip, sp, lr, pc}^ │ │ │ │ andseq r3, fp, r2, asr #22 │ │ │ │ vmul.i8 , , q2 │ │ │ │ - vsra.s64 d16, d24, #64 │ │ │ │ + vbic.i32 d16, #8 @ 0x00000008 │ │ │ │ vrhadd.s8 d16, d7, d30 │ │ │ │ - vmvn.i32 d17, #0 @ 0x00000000 │ │ │ │ + vshr.s64 d16, d16, #64 │ │ │ │ @ instruction: 0xf042002e │ │ │ │ @ instruction: 0xe787fb99 │ │ │ │ vmax.s8 d20, d7, d17 │ │ │ │ - vrshr.s64 d16, d24, #64 │ │ │ │ + vmvn.i32 d16, #2048 @ 0x00000800 │ │ │ │ vhsub.s8 d16, d7, d30 │ │ │ │ - vmvn.i32 d17, #8 @ 0x00000008 │ │ │ │ + vshr.s64 d16, d24, #64 │ │ │ │ @ instruction: 0xf042002e │ │ │ │ ldrb pc, [fp, -sp, lsl #23]! @ │ │ │ │ - adcvs pc, ip, r7, asr #4 │ │ │ │ + eorvs pc, ip, r7, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - blx 0xfe2ddc66 │ │ │ │ - blvc 0xfec00f00 │ │ │ │ - blvc 0xb8090c │ │ │ │ + blx 0xfe2ddbee │ │ │ │ + blvc 0xfec00e88 │ │ │ │ + blvc 0xb80894 │ │ │ │ vhadd.s8 d25, d7, d4 │ │ │ │ - vshr.s64 d22, d28, #64 │ │ │ │ + vmvn.i32 d22, #12 @ 0x0000000c │ │ │ │ stcvc 0, cr0, [ip], #184 @ 0xb8 │ │ │ │ stclvc 4, cr9, [ip], #-12 │ │ │ │ stcvc 4, cr9, [ip], #-8 │ │ │ │ - blvc 0xffc46b80 │ │ │ │ + blvc 0xffc46b08 │ │ │ │ @ instruction: 0xf0429400 │ │ │ │ vpadd.i8 , , │ │ │ │ - vmov.i32 d23, #12 @ 0x0000000c │ │ │ │ + vshr.s64 d22, d12, #64 │ │ │ │ @ instruction: 0xf042002e │ │ │ │ ldrb pc, [fp, -sp, ror #22] @ │ │ │ │ - addsvs pc, r8, r7, asr #4 │ │ │ │ + andsvs pc, r8, r7, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - blx 0x1addca6 │ │ │ │ + blx 0x1addc2e │ │ │ │ vaba.s8 q15, , q7 │ │ │ │ - vaddl.s8 q11, d16, d4 │ │ │ │ + vaddl.s8 q11, d0, d4 │ │ │ │ @ instruction: 0xf042002e │ │ │ │ @ instruction: 0xe7d7fb5f │ │ │ │ - rsbsvs pc, r0, r7, asr #4 │ │ │ │ + rscspl pc, r0, r7, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - blx 0x175dcc2 │ │ │ │ + blx 0x175dc4a │ │ │ │ vaba.s8 q15, , q0 │ │ │ │ - vmla.i d22, d0, d0[5] │ │ │ │ + vmla.i d21, d16, d0[5] │ │ │ │ @ instruction: 0xf042002e │ │ │ │ @ instruction: 0xe7c9fb51 │ │ │ │ - eorcs pc, r8, r5, asr #4 │ │ │ │ + adcne pc, r8, r5, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ - blx 0x13ddcde │ │ │ │ + blx 0x13ddc66 │ │ │ │ svclt 0x0000e7c2 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0078f8cc │ │ │ │ movwcs r4, #7247 @ 0x1c4f │ │ │ │ @ instruction: 0x4606b099 │ │ │ │ @@ -280075,71 +280046,71 @@ │ │ │ │ tstpeq ip, r5, lsl #2 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf0134618 │ │ │ │ strmi pc, [r1], r1, lsl #24 │ │ │ │ stmdavs r3, {r3, r8, ip, sp, pc} │ │ │ │ movwcs r4, #5785 @ 0x1699 │ │ │ │ @ instruction: 0xf1052204 │ │ │ │ @ instruction: 0x46180110 │ │ │ │ - blx 0xffeddca6 │ │ │ │ + blx 0xffeddc2e │ │ │ │ smlabblt r8, r3, r6, r4 │ │ │ │ ldrmi r6, [fp], r3, lsl #16 │ │ │ │ @ instruction: 0xf1052301 │ │ │ │ andcs r0, r4, #20, 2 │ │ │ │ @ instruction: 0xf0134618 │ │ │ │ strmi pc, [r0], fp, ror #23 │ │ │ │ stmdavs r3, {r3, r8, ip, sp, pc} │ │ │ │ @ instruction: 0x46314698 │ │ │ │ - sbcspl pc, r4, r6, asr #12 │ │ │ │ + subspl pc, r4, r6, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - ldreq pc, [r8, r7, asr #4]! │ │ │ │ + ldreq pc, [r8, -r7, asr #4]! │ │ │ │ streq pc, [lr, -r0, asr #5]! │ │ │ │ - blx 0xffcddd94 │ │ │ │ + blx 0xffcddd1c │ │ │ │ tstcs r0, r0, asr #4 │ │ │ │ vadd.i8 d26, d5, d7 │ │ │ │ - vsubhn.i16 d18, q0, q12 │ │ │ │ + vsubhn.i16 d17, q8, q12 │ │ │ │ @ instruction: 0xf182062f │ │ │ │ - movtcs lr, #3356 @ 0xd1c │ │ │ │ + movtcs lr, #3352 @ 0xd18 │ │ │ │ ldrmi r2, [r9], -r1, lsl #4 │ │ │ │ strls sl, [r2, -r7, lsl #16] │ │ │ │ - strmi pc, [r0, #584] @ 0x248 │ │ │ │ + strmi pc, [r0, #-584] @ 0xfffffdb8 │ │ │ │ ldreq pc, [r2, #-704]! @ 0xfffffd40 │ │ │ │ strls r9, [r0, #-1537] @ 0xfffff9ff │ │ │ │ - @ instruction: 0xf82ef194 │ │ │ │ + @ instruction: 0xf82af194 │ │ │ │ stmdage r7, {r0, r2, r8, fp, ip, pc} │ │ │ │ - blx 0xff65ddc8 │ │ │ │ + blx 0xff65dd50 │ │ │ │ ldrbmi r4, [r0], -r1, lsr #12 │ │ │ │ - blx 0x17dfcb6 │ │ │ │ + blx 0x17dfc3e │ │ │ │ tstcs r0, r0, asr #4 │ │ │ │ @ instruction: 0xf182a807 │ │ │ │ - movtcs lr, #3330 @ 0xd02 │ │ │ │ + movtcs lr, #3326 @ 0xcfe │ │ │ │ andcs r4, r1, #26214400 @ 0x1900000 │ │ │ │ stmib sp, {r0, r1, r2, fp, sp, pc}^ │ │ │ │ strls r6, [r0, #-1793] @ 0xfffff8ff │ │ │ │ - @ instruction: 0xf818f194 │ │ │ │ + @ instruction: 0xf814f194 │ │ │ │ stmdage r7, {r0, r5, r9, sl, lr} │ │ │ │ - blx 0xff0dddf4 │ │ │ │ + blx 0xff0ddd7c │ │ │ │ andcs r4, r0, #983040 @ 0xf0000 │ │ │ │ @ instruction: 0xf7f84649 │ │ │ │ andcs pc, r0, #6464 @ 0x1940 │ │ │ │ ldrbmi r4, [r8], -r1, asr #12 │ │ │ │ mrc2 7, 2, pc, cr14, cr15, {7} │ │ │ │ ldmdavs sl, {r0, r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r7, lsl fp │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ vrhadd.s8 d29, d7, d10 │ │ │ │ - vaddl.s8 q11, d0, d16 │ │ │ │ + vaddl.s8 , d16, d16 │ │ │ │ andslt r0, r9, lr, lsr #32 │ │ │ │ svcmi 0x00f0e8bd │ │ │ │ - blt 0xfea5de28 │ │ │ │ + blt 0xfea5ddb0 │ │ │ │ ldrb r9, [r3, -r5]! │ │ │ │ - @ instruction: 0xf868f194 │ │ │ │ + @ instruction: 0xf864f194 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ - eorseq lr, r3, r4, lsr #27 │ │ │ │ + eorseq lr, r3, r4, lsr #26 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec78f38 │ │ │ │ + bl 0xfec78ec0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0f90 │ │ │ │ movwcs ip, #4296 @ 0x10c8 │ │ │ │ @ instruction: 0x4607b097 │ │ │ │ ldrmi r2, [r8], -r4, lsl #4 │ │ │ │ @ instruction: 0xf8dc460c │ │ │ │ @ instruction: 0xf8cdc000 │ │ │ │ @@ -280151,328 +280122,328 @@ │ │ │ │ stmiane r1!, {r2, r9, sp} │ │ │ │ @ instruction: 0xf0134618 │ │ │ │ strmi pc, [r5], -r9, ror #22 │ │ │ │ stmdavs r3, {r3, r8, ip, sp, pc} │ │ │ │ movwcs r4, #5661 @ 0x161d │ │ │ │ tstpeq r8, r4, lsl #2 @ p-variant is OBSOLETE │ │ │ │ ldrmi r2, [r8], -r4, lsl #4 │ │ │ │ - blx 0x18dddd6 │ │ │ │ + blx 0x18ddd5e │ │ │ │ tstlt r0, r4, lsl #12 │ │ │ │ ldrtmi r6, [r9], -r4, lsl #16 │ │ │ │ - sbcspl pc, r4, r6, asr #12 │ │ │ │ + subspl pc, r4, r6, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - blx 0x1addea4 │ │ │ │ + blx 0x1adde2c │ │ │ │ tstcs r0, r0, asr #4 │ │ │ │ @ instruction: 0xf182a805 │ │ │ │ - vfma.f32 d30, d23, d8 │ │ │ │ - vrsra.s64 d16, d24, #64 │ │ │ │ + vfma.f32 d30, d23, d4 │ │ │ │ + vbic.i32 d16, #2048 @ 0x00000800 │ │ │ │ movwls r0, #9006 @ 0x232e │ │ │ │ - msrcs CPSR_f, #1342177284 @ 0x50000004 │ │ │ │ + @ instruction: 0x13a8f245 │ │ │ │ msreq CPSR_fsxc, #192, 4 │ │ │ │ vcgt.s8 d25, d8, d1 │ │ │ │ - vsubw.s8 q10, q8, d0 │ │ │ │ + vsubw.s8 q10, q0, d0 │ │ │ │ movwls r0, #818 @ 0x332 │ │ │ │ andcs r2, r1, #64, 6 │ │ │ │ stmdage r5, {r0, r3, r4, r9, sl, lr} │ │ │ │ - @ instruction: 0xffa2f193 │ │ │ │ + @ instruction: 0xff9ef193 │ │ │ │ stmdage r5, {r0, r4, r5, r9, sl, lr} │ │ │ │ - blx 0x135dee0 │ │ │ │ + blx 0x135de68 │ │ │ │ strtmi r2, [r1], -r0, lsl #4 │ │ │ │ @ instruction: 0xf7ff4628 │ │ │ │ - blmi 0x3a1598 │ │ │ │ - blls 0x67be50 │ │ │ │ + blmi 0x3a1520 │ │ │ │ + blls 0x67bdd8 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 56) │ │ │ │ - eorvs pc, r0, r7, asr #4 │ │ │ │ + adcpl pc, r0, r7, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ pop {r0, r1, r2, r4, ip, sp, pc} │ │ │ │ @ instruction: 0xf04240f0 │ │ │ │ @ instruction: 0xf193ba33 │ │ │ │ - svclt 0x0000fff9 │ │ │ │ + svclt 0x0000fff5 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0078f8cc │ │ │ │ @ instruction: 0x4698b09b │ │ │ │ @ instruction: 0x46914b31 │ │ │ │ vadd.i8 q11, , │ │ │ │ - @ instruction: 0xf2c006b8 │ │ │ │ + vmvn.i32 d16, #134217728 @ 0x08000000 │ │ │ │ stcls 6, cr0, [r4], #-184 @ 0xffffff48 │ │ │ │ ldrdvc lr, [r2], -sp @ │ │ │ │ stcls 0, cr9, [r5, #-20]! @ 0xffffffec │ │ │ │ - sbcspl pc, r4, r6, asr #12 │ │ │ │ + subspl pc, r4, r6, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ tstls r9, #1769472 @ 0x1b0000 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ vshl.s8 d25, d6, d8 │ │ │ │ - vaddhn.i16 d20, q8, q0 │ │ │ │ + vaddhn.i16 d20, q0, q0 │ │ │ │ strls r0, [r7, #-1074] @ 0xfffffbce │ │ │ │ - blx 0x35df60 │ │ │ │ + blx 0x35dee8 │ │ │ │ tstcs r0, r0, asr #4 │ │ │ │ @ instruction: 0xf182a809 │ │ │ │ - movtcs lr, #3130 @ 0xc3a │ │ │ │ + movtcs lr, #3126 @ 0xc36 │ │ │ │ andcs r4, r1, #26214400 @ 0x1900000 │ │ │ │ strls sl, [r2], -r9, lsl #16 │ │ │ │ - strcs pc, [r8, #-581]! @ 0xfffffdbb │ │ │ │ - streq pc, [pc, #-704]! @ 0x121bb4 │ │ │ │ + strne pc, [r8, #581]! @ 0x245 │ │ │ │ + streq pc, [pc, #-704]! @ 0x121b3c │ │ │ │ strls r9, [r1, #-1024] @ 0xfffffc00 │ │ │ │ - @ instruction: 0xff4cf193 │ │ │ │ + @ instruction: 0xff48f193 │ │ │ │ stmdage r9, {r0, r3, r6, r9, sl, lr} │ │ │ │ @ instruction: 0xf9f2f042 │ │ │ │ @ instruction: 0x46404639 │ │ │ │ - blx 0x1f5fe78 │ │ │ │ + blx 0x1f5fe00 │ │ │ │ tstcs r0, r0, asr #4 │ │ │ │ @ instruction: 0xf182a809 │ │ │ │ - movtcs lr, #3104 @ 0xc20 │ │ │ │ + movtcs lr, #3100 @ 0xc1c │ │ │ │ andcs r4, r1, #26214400 @ 0x1900000 │ │ │ │ stmib sp, {r0, r3, fp, sp, pc}^ │ │ │ │ strls r5, [r0], #-1537 @ 0xfffff9ff │ │ │ │ - @ instruction: 0xff36f193 │ │ │ │ + @ instruction: 0xff32f193 │ │ │ │ stmdage r9, {r0, r3, r4, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf9dcf042 │ │ │ │ stmdbls r5, {r1, r2, r3, fp, lr} │ │ │ │ @ instruction: 0xf7f82200 │ │ │ │ andcs pc, r1, #33536 @ 0x8300 │ │ │ │ ldrdeq lr, [r6, -sp] │ │ │ │ ldc2l 7, cr15, [ip, #-1020]! @ 0xfffffc04 │ │ │ │ ldmdavs sl, {r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r9, lsl fp │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ vrhadd.s8 d29, d7, d8 │ │ │ │ - vaddl.s8 q11, d0, d16 │ │ │ │ + vaddl.s8 , d16, d16 │ │ │ │ andslt r0, fp, lr, lsr #32 │ │ │ │ mvnsmi lr, #12386304 @ 0xbd0000 │ │ │ │ stmiblt r2, {r1, r6, ip, sp, lr, pc}^ │ │ │ │ - @ instruction: 0xff88f193 │ │ │ │ + @ instruction: 0xff84f193 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ - eorseq lr, r3, r4, lsr #27 │ │ │ │ + eorseq lr, r3, r4, lsr #26 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec790f8 │ │ │ │ + bl 0xfec79080 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ umullslt r0, r6, r8, pc @ │ │ │ │ - blmi 0x973778 │ │ │ │ - sbcspl pc, r4, r6, asr #12 │ │ │ │ + blmi 0x973700 │ │ │ │ + subspl pc, r4, r6, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ ldrmi r6, [r6], -r9, asr #16 │ │ │ │ tstls r5, #1769472 @ 0x1b0000 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ @ instruction: 0xf0429c1a │ │ │ │ subcs pc, r0, #2703360 @ 0x294000 │ │ │ │ stmdage r5, {r8, sp} │ │ │ │ - bl 0xff6de530 │ │ │ │ - @ instruction: 0x03b8f247 │ │ │ │ + bl 0xff5de4b8 │ │ │ │ + teqpeq r8, #1879048196 @ p-variant is OBSOLETE @ 0x70000004 │ │ │ │ msreq CPSR_fsx, #192, 4 │ │ │ │ vcgt.s8 d25, d5, d2 │ │ │ │ - vsubw.s8 q9, q0, d24 │ │ │ │ + vsubw.s8 , q8, d24 │ │ │ │ movwls r0, #4911 @ 0x132f │ │ │ │ - orrmi pc, r0, #72, 4 @ 0x80000004 │ │ │ │ + movwmi pc, #584 @ 0x248 @ │ │ │ │ teqpeq r2, #192, 4 @ p-variant is OBSOLETE │ │ │ │ movtcs r9, #768 @ 0x300 │ │ │ │ ldrmi r2, [r9], -r1, lsl #4 │ │ │ │ @ instruction: 0xf193a805 │ │ │ │ - ldrtmi pc, [r1], -r1, ror #29 @ │ │ │ │ + @ instruction: 0x4631fedd │ │ │ │ @ instruction: 0xf042a805 │ │ │ │ andcs pc, r1, #2211840 @ 0x21c000 │ │ │ │ strtmi r4, [r8], -r1, lsr #12 │ │ │ │ stc2 7, cr15, [ip, #-1020]! @ 0xfffffc04 │ │ │ │ ldmdavs sl, {r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r5, lsl fp │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ vrhadd.s8 d29, d7, d8 │ │ │ │ - vaddl.s8 q11, d0, d16 │ │ │ │ + vaddl.s8 , d16, d16 │ │ │ │ andslt r0, r6, lr, lsr #32 │ │ │ │ ldrhtmi lr, [r0], #-141 @ 0xffffff73 │ │ │ │ ldmdblt r2!, {r1, r6, ip, sp, lr, pc}^ │ │ │ │ - @ instruction: 0xff38f193 │ │ │ │ + @ instruction: 0xff34f193 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec79194 │ │ │ │ + bl 0xfec7911c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r2, r8, ror #31 │ │ │ │ @ instruction: 0xf6474614 │ │ │ │ - vshr.s64 q10, q12, #64 │ │ │ │ + vmvn.i32 q10, #8 @ 0x00000008 │ │ │ │ ldmib sp, {r1, r2, r3, r5}^ │ │ │ │ @ instruction: 0xf0425607 │ │ │ │ pldw [r4, #-2397] @ 0xfffff6a3 │ │ │ │ andsle r5, r0, #128, 30 @ 0x200 │ │ │ │ - eorcs pc, r8, r5, asr #4 │ │ │ │ + adcne pc, r8, r5, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ @ instruction: 0xf0424621 │ │ │ │ stmiblt r5, {r0, r1, r4, r6, r8, fp, ip, sp, lr, pc}^ │ │ │ │ - addspl pc, ip, r8, asr #4 │ │ │ │ + andspl pc, ip, r8, asr #4 │ │ │ │ eorseq pc, r2, r0, asr #5 │ │ │ │ pop {r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf0424070 │ │ │ │ rsbmi fp, r1, #1196032 @ 0x124000 │ │ │ │ strmi r9, [r8], -r1, lsl #2 │ │ │ │ @ instruction: 0xf8f6f00a │ │ │ │ strmi r9, [r2], -r1, lsl #18 │ │ │ │ rscle r2, r5, r0, lsl #16 │ │ │ │ - andsne pc, ip, r7, asr #4 │ │ │ │ + addseq pc, ip, r7, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf93af042 │ │ │ │ vabd.s8 q15, , q11 │ │ │ │ - vmla.i d23, d0, d0[3] │ │ │ │ + vmla.i d22, d16, d0[3] │ │ │ │ @ instruction: 0xf042002e │ │ │ │ @ instruction: 0x4632f933 │ │ │ │ tstle r9, r8, lsl #28 │ │ │ │ strtmi r2, [r9], -r1, lsl #6 │ │ │ │ @ instruction: 0xf0134618 │ │ │ │ tstplt r8, r9, lsl sl @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf7f92101 │ │ │ │ and pc, sl, fp, asr #17 │ │ │ │ - sbcpl pc, ip, #-1879048188 @ 0x90000004 │ │ │ │ + subpl pc, ip, #-1879048188 @ 0x90000004 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ - eorsne pc, r8, r7, asr #4 │ │ │ │ + adcseq pc, r8, r7, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf0424629 │ │ │ │ vmul.i8 d31, d7, d11 │ │ │ │ - vaddl.s8 q11, d0, d16 │ │ │ │ + vaddl.s8 , d16, d16 │ │ │ │ @ instruction: 0xf042002e │ │ │ │ bfi pc, r5, (invalid: 18:1) @ │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec79248 │ │ │ │ + bl 0xfec791d0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addslt r0, r9, r8, lsl #31 │ │ │ │ @ instruction: 0x46144b51 │ │ │ │ - rscsmi pc, r8, r7, asr #12 │ │ │ │ + rsbsmi pc, r8, r7, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ tstls r7, #1769472 @ 0x1b0000 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ @ instruction: 0xf0429d1e │ │ │ │ pldw [r4, #-2303] @ 0xfffff701 │ │ │ │ eorle r5, sp, #128, 30 @ 0x200 │ │ │ │ vmax.s8 d20, d5, d17 │ │ │ │ - vaddl.s8 q9, d0, d24 │ │ │ │ + vaddl.s8 , d16, d24 │ │ │ │ @ instruction: 0xf042002f │ │ │ │ vtst.8 , , │ │ │ │ - vmla.i d19, d0, d0[3] │ │ │ │ + vmla.i d18, d16, d0[3] │ │ │ │ @ instruction: 0xf042002e │ │ │ │ - bllt 0x20a0448 │ │ │ │ - bicpl pc, ip, r9, asr #4 │ │ │ │ + bllt 0x20a03d0 │ │ │ │ + cmpppl ip, r9, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - eorsne pc, r0, r7, asr #4 │ │ │ │ + adcseq pc, r0, r7, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf8e4f042 │ │ │ │ - eorvs pc, r0, r7, asr #4 │ │ │ │ + adcpl pc, r0, r7, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf8def042 │ │ │ │ ldmdavs sl, {r1, r3, r4, r5, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r7, lsl fp │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ vrhadd.s8 , q4, q14 │ │ │ │ - vshr.s64 d21, d12, #64 │ │ │ │ + vmov.i32 d21, #12 @ 0x0000000c │ │ │ │ andslt r0, r9, r2, lsr r0 │ │ │ │ ldrhtmi lr, [r0], #141 @ 0x8d │ │ │ │ stmialt lr, {r1, r6, ip, sp, lr, pc}^ │ │ │ │ tstls r5, r1, ror #4 │ │ │ │ @ instruction: 0xf00a4608 │ │ │ │ stmdbls r5, {r0, r1, r3, r4, r5, r6, fp, ip, sp, lr, pc} │ │ │ │ stmdacs r0, {r1, r9, sl, lr} │ │ │ │ vhadd.s8 , , q4 │ │ │ │ - vmov.i32 d17, #12 @ 0x0000000c │ │ │ │ + vshr.s64 d16, d12, #64 │ │ │ │ @ instruction: 0xf042002e │ │ │ │ @ instruction: 0xe7dff8bf │ │ │ │ andscs r2, r0, #67108864 @ 0x4000000 │ │ │ │ ldrmi r4, [r8], -r9, lsr #12 │ │ │ │ @ instruction: 0xf9a6f013 │ │ │ │ eorsle r2, pc, r0, lsl #16 │ │ │ │ subcs r4, r0, #5242880 @ 0x500000 │ │ │ │ stmdage r7, {r8, sp} │ │ │ │ - strmi pc, [r0], #584 @ 0x248 │ │ │ │ + strmi pc, [r0], #-584 @ 0xfffffdb8 │ │ │ │ ldrteq pc, [r2], #-704 @ 0xfffffd40 @ │ │ │ │ @ instruction: 0x6700e9d5 │ │ │ │ - b 0xff95e71c │ │ │ │ - @ instruction: 0x03b8f247 │ │ │ │ + b 0xff85e6a4 │ │ │ │ + teqpeq r8, #1879048196 @ p-variant is OBSOLETE @ 0x70000004 │ │ │ │ msreq CPSR_fsx, #192, 4 │ │ │ │ vcgt.s8 d25, d7, d2 │ │ │ │ - vorr.i32 , #2048 @ 0x00000800 │ │ │ │ + vrsra.s64 q11, q4, #64 │ │ │ │ movwls r0, #4910 @ 0x132e │ │ │ │ andcs r2, r1, #64, 6 │ │ │ │ stmdage r7, {r0, r3, r4, r9, sl, lr} │ │ │ │ @ instruction: 0xf1939400 │ │ │ │ - ldrtmi pc, [fp], -pc, ror #27 @ │ │ │ │ + ldrtmi pc, [fp], -fp, ror #27 @ │ │ │ │ stmdage r7, {r1, r4, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf894f042 │ │ │ │ ldmib r5, {r6, r9, sp}^ │ │ │ │ tstcs r0, r2, lsl #12 │ │ │ │ @ instruction: 0xf182a807 │ │ │ │ - movtcs lr, #2756 @ 0xac4 │ │ │ │ + movtcs lr, #2752 @ 0xac0 │ │ │ │ stmdage r7, {r0, r3, r4, r9, sl, lr} │ │ │ │ vshl.s8 d25, d0, d9 │ │ │ │ - vmlal.s , d16, d0[3] │ │ │ │ + vmlal.s , d0, d0[3] │ │ │ │ andls r0, r2, #-268435454 @ 0xf0000002 │ │ │ │ - rsbvc pc, r8, #1879048196 @ 0x70000004 │ │ │ │ + rscvs pc, r8, #1879048196 @ 0x70000004 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ andcs r9, r1, #268435456 @ 0x10000000 │ │ │ │ - ldc2l 1, cr15, [r2, #588] @ 0x24c │ │ │ │ + stc2l 1, cr15, [lr, #588] @ 0x24c │ │ │ │ ldrtmi r4, [r3], -sl, lsr #12 │ │ │ │ @ instruction: 0xf042a807 │ │ │ │ @ instruction: 0xe791f877 │ │ │ │ vmax.s8 d20, d9, d25 │ │ │ │ - vmlal.s , d16, d0[3] │ │ │ │ + vmlal.s , d0, d0[3] │ │ │ │ vhsub.s8 d16, d7, d31 │ │ │ │ - vmvn.i32 d17, #8 @ 0x00000008 │ │ │ │ + vshr.s64 d16, d24, #64 │ │ │ │ @ instruction: 0xf042002e │ │ │ │ str pc, [r5, fp, ror #16] │ │ │ │ - mrc2 1, 1, pc, cr0, cr3, {4} │ │ │ │ + mcr2 1, 1, pc, cr12, cr3, {4} @ │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec793a4 │ │ │ │ + bl 0xfec7932c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r2, r8, ror #31 │ │ │ │ @ instruction: 0xf6474614 │ │ │ │ - vshr.s64 q10, q12, #64 │ │ │ │ + vmvn.i32 q10, #8 @ 0x00000008 │ │ │ │ ldmib sp, {r1, r2, r3, r5}^ │ │ │ │ @ instruction: 0xf0425606 │ │ │ │ pldw [r4, #-2133] @ 0xfffff7ab │ │ │ │ eorle r5, r9, #128, 30 @ 0x200 │ │ │ │ vmax.s8 d20, d11, d17 │ │ │ │ vmls.i d19, d16, d0[0] │ │ │ │ vqshl.s8 d16, d4, d21 │ │ │ │ - vaddl.s8 q9, d0, d24 │ │ │ │ + vaddl.s8 , d16, d24 │ │ │ │ @ instruction: 0xf042002f │ │ │ │ stmdavs r3!, {r0, r1, r2, r6, fp, ip, sp, lr, pc} │ │ │ │ eor fp, fp, fp, lsl r9 │ │ │ │ svccc 0x0028f854 │ │ │ │ addsmi fp, sp, #201326593 @ 0xc000001 │ │ │ │ stmiavs r5!, {r1, r3, r4, r5, r6, r7, r8, ip, lr, pc}^ │ │ │ │ streq pc, [r2, #-37] @ 0xffffffdb │ │ │ │ @ instruction: 0xd1232d01 │ │ │ │ - subcc pc, ip, r7, asr #4 │ │ │ │ + sbccs pc, ip, r7, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf834f042 │ │ │ │ - blcc 0x17c890 │ │ │ │ + blcc 0x17c818 │ │ │ │ stmdale r5!, {r0, r1, r3, r8, r9, fp, sp}^ │ │ │ │ @ instruction: 0xf003e8df │ │ │ │ @ instruction: 0x21213422 │ │ │ │ ldrtcc r2, [r6], -r1, lsr #2 │ │ │ │ strbcc r3, [r1], #-2081 @ 0xfffff7df │ │ │ │ tstls r1, r1, ror #4 │ │ │ │ @ instruction: 0xf0094608 │ │ │ │ stmdbls r1, {r0, r2, r4, r6, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ stmdacs r0, {r1, r9, sl, lr} │ │ │ │ vhadd.s8 , , q6 │ │ │ │ - vmov.i32 d17, #12 @ 0x0000000c │ │ │ │ + vshr.s64 d16, d12, #64 │ │ │ │ @ instruction: 0xf042002e │ │ │ │ and pc, r1, r9, lsl r8 @ │ │ │ │ sbcsle r2, r6, r0, lsl #26 │ │ │ │ - addspl pc, ip, r8, asr #4 │ │ │ │ + andspl pc, ip, r8, asr #4 │ │ │ │ eorseq pc, r2, r0, asr #5 │ │ │ │ pop {r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf0424070 │ │ │ │ strcs fp, [r4, #-2061] @ 0xfffff7f3 │ │ │ │ strtmi r2, [sl], -r1, lsl #6 │ │ │ │ @ instruction: 0x46184631 │ │ │ │ @ instruction: 0xf8f4f013 │ │ │ │ @ instruction: 0xf104b310 │ │ │ │ @ instruction: 0xf0120118 │ │ │ │ vceq.f32 d31, d23, d17 │ │ │ │ - vaddl.s8 q11, d0, d16 │ │ │ │ + vaddl.s8 , d16, d16 │ │ │ │ @ instruction: 0xf041002e │ │ │ │ @ instruction: 0xe7e3fffb │ │ │ │ strb r2, [fp, r2, lsl #10]! │ │ │ │ strb r2, [r9, r8, lsl #10]! │ │ │ │ smlattcs r0, r5, r9, r6 │ │ │ │ eoreq pc, r0, r4, lsl #2 │ │ │ │ @ instruction: 0xf830f013 │ │ │ │ @@ -280480,52 +280451,52 @@ │ │ │ │ vabd.s8 q15, , q8 │ │ │ │ vrsra.s64 d21, d0, #64 │ │ │ │ stmibvs r2!, {r0, r1, r2, r4, r7, r8, r9, sp}^ │ │ │ │ ldmdavs fp, {r4, r5, r8, sp} │ │ │ │ movwcc pc, #11009 @ 0x2b01 @ │ │ │ │ @ instruction: 0xe7d569dd │ │ │ │ vmul.i8 , , q3 │ │ │ │ - vmla.f d21, d16, d0[3] │ │ │ │ + vmla.f d21, d0, d0[3] │ │ │ │ vrhadd.s8 d16, d7, d31 │ │ │ │ - vmvn.i32 d17, #0 @ 0x00000000 │ │ │ │ + vshr.s64 d16, d16, #64 │ │ │ │ @ instruction: 0xf041002e │ │ │ │ @ instruction: 0xe7d4ffd7 │ │ │ │ vmin.s8 d20, d9, d17 │ │ │ │ - vmlal.s , d16, d0[3] │ │ │ │ + vmlal.s , d0, d0[3] │ │ │ │ vhsub.s8 d16, d7, d31 │ │ │ │ - vmvn.i32 d17, #8 @ 0x00000008 │ │ │ │ + vshr.s64 d16, d24, #64 │ │ │ │ @ instruction: 0xf041002e │ │ │ │ strb pc, [r8, fp, asr #31] @ │ │ │ │ @ instruction: 0xff58f7f8 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0088f8cc │ │ │ │ @ instruction: 0x461cb097 │ │ │ │ @ instruction: 0xf6464bb9 │ │ │ │ - vshr.s64 , q2, #64 │ │ │ │ + vmov.i32 , #4 @ 0x00000004 │ │ │ │ stmdavs r9, {r1, r2, r3, r5}^ │ │ │ │ ldmdavs fp, {r4, r7, r9, sl, lr} │ │ │ │ @ instruction: 0xf04f9315 │ │ │ │ @ instruction: 0xf8dd0300 │ │ │ │ @ instruction: 0xf0419078 │ │ │ │ subcs pc, r0, #700 @ 0x2bc │ │ │ │ stmdage r5, {r8, sp} │ │ │ │ - ldreq pc, [r8, r7, asr #4]! │ │ │ │ + ldreq pc, [r8, -r7, asr #4]! │ │ │ │ streq pc, [lr, -r0, asr #5]! │ │ │ │ - ldmib ip, {r1, r7, r8, ip, sp, lr, pc}^ │ │ │ │ + ldmib r8, {r1, r7, r8, ip, sp, lr, pc}^ │ │ │ │ andcs r2, r1, #64, 6 │ │ │ │ stmdage r5, {r0, r3, r4, r9, sl, lr} │ │ │ │ vabd.s8 d25, d5, d2 │ │ │ │ - vsubhn.i16 d18, q0, q12 │ │ │ │ + vsubhn.i16 d17, q8, q12 │ │ │ │ vmax.s8 d16, d8, d31 │ │ │ │ - vabal.s8 q10, d16, d0 │ │ │ │ + vabal.s8 q10, d0, d0 │ │ │ │ @ instruction: 0x96010532 │ │ │ │ @ instruction: 0xf1939500 │ │ │ │ - strbmi pc, [r1], -fp, ror #25 @ │ │ │ │ + strbmi pc, [r1], -r7, ror #25 @ │ │ │ │ @ instruction: 0xf041a805 │ │ │ │ stccs 15, cr15, [r6], #-580 @ 0xfffffdbc │ │ │ │ stccs 12, cr13, [r0], {44} @ 0x2c │ │ │ │ @ instruction: 0x2c26db38 │ │ │ │ ldm pc, {r1, r2, r4, r5, fp, ip, lr, pc}^ @ │ │ │ │ orreq pc, pc, r4, lsl r0 @ │ │ │ │ orrseq r0, r4, r8, lsl #3 │ │ │ │ @@ -280548,351 +280519,351 @@ │ │ │ │ sbcseq r0, r4, r5, lsr r0 │ │ │ │ adcseq r0, pc, sl, ror #1 │ │ │ │ orrvs pc, r0, #164, 10 @ 0x29000000 │ │ │ │ stmdale r9, {r1, r3, r8, r9, fp, sp} │ │ │ │ stmdale r7, {r1, r3, r8, r9, fp, sp} │ │ │ │ @ instruction: 0xf003e8df │ │ │ │ @ instruction: 0x06865336 │ │ │ │ - bpl 0xfe3e3bd4 │ │ │ │ + bpl 0xfe3e3b5c │ │ │ │ rsbseq r6, pc, pc, asr r6 @ │ │ │ │ tstcs r0, r0, asr #4 │ │ │ │ @ instruction: 0xf182a805 │ │ │ │ - movtcs lr, #2438 @ 0x986 │ │ │ │ + movtcs lr, #2434 @ 0x982 │ │ │ │ andcs r4, r1, #26214400 @ 0x1900000 │ │ │ │ stmib sp, {r0, r2, fp, sp, pc}^ │ │ │ │ strls r6, [r0, #-1793] @ 0xfffff8ff │ │ │ │ - ldc2 1, cr15, [ip], {147} @ 0x93 │ │ │ │ + ldc2 1, cr15, [r8], {147} @ 0x93 │ │ │ │ stmdage r5, {r0, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xff42f041 │ │ │ │ svceq 0x0000f1b9 │ │ │ │ vand , , │ │ │ │ - vmla.f d21, d16, d0[3] │ │ │ │ + vmla.f d21, d0, d0[3] │ │ │ │ vrhadd.s8 d16, d7, d31 │ │ │ │ - vmvn.i32 d17, #0 @ 0x00000000 │ │ │ │ + vshr.s64 d16, d16, #64 │ │ │ │ @ instruction: 0xf041002e │ │ │ │ - blmi 0x1ea20d4 │ │ │ │ - blls 0x67c46c │ │ │ │ + blmi 0x1ea205c │ │ │ │ + blls 0x67c3f4 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ @ instruction: 0xf0400300 │ │ │ │ vrhadd.s8 q12, , │ │ │ │ - vaddl.s8 q11, d0, d16 │ │ │ │ + vaddl.s8 , d16, d16 │ │ │ │ andslt r0, r7, lr, lsr #32 │ │ │ │ mvnsmi lr, #12386304 @ 0xbd0000 │ │ │ │ svclt 0x0024f041 │ │ │ │ - subseq pc, r4, r7, asr #12 │ │ │ │ + sbcsvc pc, r4, r7, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xff1ef041 │ │ │ │ tstcs r0, r0, asr #4 │ │ │ │ @ instruction: 0xf182a805 │ │ │ │ - movtcs lr, #2384 @ 0x950 │ │ │ │ - sbcpl pc, ip, #-1879048188 @ 0x90000004 │ │ │ │ + movtcs lr, #2380 @ 0x94c │ │ │ │ + subpl pc, ip, #-1879048188 @ 0x90000004 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ andls r9, r2, #1048576 @ 0x100000 │ │ │ │ strls r2, [r0, #-513] @ 0xfffffdff │ │ │ │ stmdage r5, {r0, r3, r4, r9, sl, lr} │ │ │ │ - stc2l 1, cr15, [r2], #-588 @ 0xfffffdb4 │ │ │ │ + mrrc2 1, 9, pc, lr, cr3 @ │ │ │ │ stmdage r5, {r0, r3, r6, r9, sl, lr} │ │ │ │ @ instruction: 0xff08f041 │ │ │ │ - @ instruction: 0xf647e7d1 │ │ │ │ - vmla.i d16, d0, d0[4] │ │ │ │ + vaba.s8 q15, , │ │ │ │ + vmla.i d23, d16, d0[4] │ │ │ │ @ instruction: 0xf041002e │ │ │ │ strb pc, [sl, r1, lsl #30] @ │ │ │ │ - adceq pc, ip, r7, asr #12 │ │ │ │ + eoreq pc, ip, r7, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf647e7da │ │ │ │ - vshr.s64 d16, d28, #64 │ │ │ │ + vmvn.i32 d16, #12 @ 0x0000000c │ │ │ │ @ instruction: 0xf041002e │ │ │ │ @ instruction: 0xe7befef5 │ │ │ │ - sbceq pc, ip, r7, asr #12 │ │ │ │ + subeq pc, ip, r7, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ cdp2 0, 14, cr15, cr14, cr1, {2} │ │ │ │ tstcs r0, r0, asr #4 │ │ │ │ @ instruction: 0xf182a805 │ │ │ │ - vmla.i8 d30, d9, d16 │ │ │ │ - vmla.f d21, d16, d0[3] │ │ │ │ + vmul.i8 d30, d9, d12 │ │ │ │ + vmla.f d21, d0, d0[3] │ │ │ │ movtcs r0, #303 @ 0x12f │ │ │ │ andcs r9, r1, #-2147483648 @ 0x80000000 │ │ │ │ - cmnpcs ip, r7, asr #4 @ p-variant is OBSOLETE │ │ │ │ + mvnsne pc, r7, asr #4 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ tstls r1, r0, lsl #10 │ │ │ │ @ instruction: 0xf647e7ca │ │ │ │ - vshr.s64 q8, q6, #64 │ │ │ │ + vmov.i32 q8, #12 @ 0x0000000c │ │ │ │ @ instruction: 0xf041002e │ │ │ │ @ instruction: 0xe79efed5 │ │ │ │ - addeq pc, r0, r7, asr #12 │ │ │ │ + andeq pc, r0, r7, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - @ instruction: 0xf647e7ae │ │ │ │ - vmla.i d16, d0, d0[7] │ │ │ │ + vabd.s8 d30, d23, d30 │ │ │ │ + vmla.i d23, d16, d0[7] │ │ │ │ str r0, [r9, lr, lsr #32]! │ │ │ │ - subeq pc, r4, r7, asr #12 │ │ │ │ + sbcvc pc, r4, r7, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ cdp2 0, 12, cr15, cr4, cr1, {2} │ │ │ │ svceq 0x0000f1b9 │ │ │ │ strbmi sp, [r9], -r1, lsl #1 │ │ │ │ - sbcpl pc, ip, #-1879048188 @ 0x90000004 │ │ │ │ + subpl pc, ip, #-1879048188 @ 0x90000004 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ - eorsne pc, r8, r7, asr #4 │ │ │ │ + adcseq pc, r8, r7, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ cdp2 0, 11, cr15, cr6, cr1, {2} │ │ │ │ - @ instruction: 0xf647e77f │ │ │ │ - vaddl.s8 q8, d0, d20 │ │ │ │ + vaba.s8 q15, , │ │ │ │ + vaddl.s8 , d16, d20 │ │ │ │ @ instruction: 0xf041002e │ │ │ │ @ instruction: 0xf1b9feaf │ │ │ │ @ instruction: 0xf43f0f00 │ │ │ │ strb sl, [r8, ip, ror #30]! │ │ │ │ - addeq pc, ip, r7, asr #12 │ │ │ │ + andeq pc, ip, r7, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ cdp2 0, 10, cr15, cr4, cr1, {2} │ │ │ │ svceq 0x0000f1b9 │ │ │ │ svcge 0x0061f43f │ │ │ │ - @ instruction: 0xf647e7dd │ │ │ │ - vmvn.i32 d16, #4 @ 0x00000004 │ │ │ │ + vaba.s8 q15, , │ │ │ │ + vshr.s64 d23, d20, #64 │ │ │ │ @ instruction: 0xf041002e │ │ │ │ @ instruction: 0xf1b9fe99 │ │ │ │ @ instruction: 0xf43f0f00 │ │ │ │ @ instruction: 0xe7d2af56 │ │ │ │ - addseq pc, ip, r7, asr #12 │ │ │ │ + andseq pc, ip, r7, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ cdp2 0, 8, cr15, cr14, cr1, {2} │ │ │ │ svceq 0x0000f1b9 │ │ │ │ svcge 0x004bf43f │ │ │ │ - @ instruction: 0xf647e7c7 │ │ │ │ - vmov.i32 d16, #8 @ 0x00000008 │ │ │ │ + vabd.s8 q15, , │ │ │ │ + vshr.s64 d23, d8, #64 │ │ │ │ @ instruction: 0xf041002e │ │ │ │ @ instruction: 0xf1b9fe83 │ │ │ │ @ instruction: 0xf43f0f00 │ │ │ │ ldr sl, [ip, r0, asr #30]! │ │ │ │ - andeq pc, ip, r7, asr #12 │ │ │ │ + addvc pc, ip, r7, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ cdp2 0, 7, cr15, cr8, cr1, {2} │ │ │ │ svceq 0x0000f1b9 │ │ │ │ svcge 0x0035f43f │ │ │ │ - @ instruction: 0xf647e7b1 │ │ │ │ - vaddl.s8 q8, d0, d0 │ │ │ │ + vaba.s8 d30, d23, d17 │ │ │ │ + vaddl.s8 , d16, d0 │ │ │ │ @ instruction: 0xf041002e │ │ │ │ @ instruction: 0xf1b9fe6d │ │ │ │ @ instruction: 0xf43f0f00 │ │ │ │ str sl, [r6, sl, lsr #30]! │ │ │ │ - rscvc pc, r8, r7, asr #4 │ │ │ │ + rsbvc pc, r8, r7, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ cdp2 0, 6, cr15, cr2, cr1, {2} │ │ │ │ vabd.s8 d30, d7, d27 │ │ │ │ - vshr.s64 , q10, #64 │ │ │ │ + vmvn.i32 , #4 @ 0x00000004 │ │ │ │ @ instruction: 0xf041002e │ │ │ │ subcs pc, r0, #1456 @ 0x5b0 │ │ │ │ stmdage r5, {r8, sp} │ │ │ │ - stm ip, {r1, r7, r8, ip, sp, lr, pc} │ │ │ │ + stm r8, {r1, r7, r8, ip, sp, lr, pc} │ │ │ │ strls r2, [r2, -r0, asr #6] │ │ │ │ ldr r9, [pc, -r1, lsl #12]! │ │ │ │ - sbcsvc pc, r0, r7, asr #4 │ │ │ │ + subsvc pc, r0, r7, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ cdp2 0, 4, cr15, cr12, cr1, {2} │ │ │ │ svclt 0x0000e715 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ - sbcsvc pc, ip, r7, asr #4 │ │ │ │ + subsvc pc, ip, r7, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ vabd.s8 q15, , │ │ │ │ - vmla.i d23, d16, d0[1] │ │ │ │ + vmla.i d23, d0, d0[1] │ │ │ │ @ instruction: 0xf041002e │ │ │ │ @ instruction: 0xf1b9fe3d │ │ │ │ @ instruction: 0xf43f0f00 │ │ │ │ @ instruction: 0xe776aefa │ │ │ │ - adcsvc pc, r8, r7, asr #4 │ │ │ │ + eorsvc pc, r8, r7, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ cdp2 0, 3, cr15, cr2, cr1, {2} │ │ │ │ svceq 0x0000f1b9 │ │ │ │ mcrge 4, 7, pc, cr15, cr15, {1} @ │ │ │ │ vabd.s8 q15, , │ │ │ │ - vaddl.s8 , d16, d28 │ │ │ │ + vaddl.s8 , d0, d28 │ │ │ │ @ instruction: 0xf041002e │ │ │ │ @ instruction: 0xf1b9fe27 │ │ │ │ @ instruction: 0xf47f0f00 │ │ │ │ strbt sl, [r2], r2, ror #30 │ │ │ │ - adcvc pc, r0, r7, asr #4 │ │ │ │ + eorvc pc, r0, r7, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ cdp2 0, 1, cr15, cr12, cr1, {2} │ │ │ │ andcs r4, r1, #28, 16 @ 0x1c0000 │ │ │ │ tstpeq r3, r9 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf8c2f7f8 │ │ │ │ streq pc, [r3], #-57 @ 0xffffffc7 │ │ │ │ vrhadd.s8 d29, d9, d18 │ │ │ │ - vmla.f d21, d16, d0[3] │ │ │ │ + vmla.f d21, d0, d0[3] │ │ │ │ @ instruction: 0xf64c012f │ │ │ │ - vshr.s64 q10, q8, #64 │ │ │ │ + vmvn.i32 q10, #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf0410031 │ │ │ │ ldrb pc, [r2], r9, lsl #28 @ │ │ │ │ - addsvc pc, r8, r7, asr #4 │ │ │ │ + andsvc pc, r8, r7, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ cdp2 0, 0, cr15, cr2, cr1, {2} │ │ │ │ vmax.s8 q15, , │ │ │ │ - vaddl.s8 , d16, d4 │ │ │ │ + vaddl.s8 , d0, d4 │ │ │ │ @ instruction: 0xf041002e │ │ │ │ @ instruction: 0xe6c4fdfb │ │ │ │ - rsbsvc pc, r8, r7, asr #4 │ │ │ │ + rscsvs pc, r8, r7, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ vmin.s8 q15, , q2 │ │ │ │ - vaddl.s8 , d16, d12 │ │ │ │ + vaddl.s8 , d0, d12 │ │ │ │ strb r0, [pc], lr, lsr #32 │ │ │ │ - rscscc pc, r0, r7, asr #4 │ │ │ │ + rsbscc pc, r0, r7, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ stc2l 0, cr15, [sl, #260]! @ 0x104 │ │ │ │ andcs r4, r1, #4, 16 @ 0x40000 │ │ │ │ @ instruction: 0xf7f84621 │ │ │ │ ssat pc, #15, r1, lsl #17 @ │ │ │ │ - blx 0xfebdecf2 │ │ │ │ - ldrhteq lr, [r3], -r0 │ │ │ │ - eorseq lr, r3, r0, ror #21 │ │ │ │ + blx 0xfeadec7a │ │ │ │ + eorseq lr, r3, r0, lsr sl │ │ │ │ + eorseq lr, r3, r0, ror #20 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0088f8cc │ │ │ │ @ instruction: 0x461db097 │ │ │ │ @ instruction: 0xf6464b8c │ │ │ │ - vshr.s64 , q2, #64 │ │ │ │ + vmov.i32 , #4 @ 0x00000004 │ │ │ │ stmdavs r9, {r1, r2, r3, r5}^ │ │ │ │ ldmdavs fp, {r2, r4, r9, sl, lr} │ │ │ │ @ instruction: 0xf04f9315 │ │ │ │ @ instruction: 0xf8dd0300 │ │ │ │ @ instruction: 0xf0419078 │ │ │ │ subcs pc, r0, #12608 @ 0x3140 │ │ │ │ stmdage r5, {r8, sp} │ │ │ │ - ldreq pc, [r8, r7, asr #4]! │ │ │ │ + ldreq pc, [r8, -r7, asr #4]! │ │ │ │ streq pc, [lr, -r0, asr #5]! │ │ │ │ - svc 0x00f2f181 │ │ │ │ + svc 0x00eef181 │ │ │ │ andcs r2, r1, #64, 6 │ │ │ │ stmdage r5, {r0, r3, r4, r9, sl, lr} │ │ │ │ vabd.s8 d25, d5, d2 │ │ │ │ - vmlal.s8 q9, d0, d24 │ │ │ │ + vmlal.s8 , d16, d24 │ │ │ │ vadd.i8 d16, d8, d31 │ │ │ │ - vsubhn.i16 d20, q8, q0 │ │ │ │ + vsubhn.i16 d20, q0, q0 │ │ │ │ @ instruction: 0xf8cd0632 │ │ │ │ strls r8, [r0], -r4 │ │ │ │ - blx 0x15ed62 │ │ │ │ + blx 0x5ece8 │ │ │ │ vmax.s8 d20, d11, d17 │ │ │ │ vmls.i d19, d16, d0[0] │ │ │ │ stmdage r5, {r2, r4, r7, sl} │ │ │ │ stc2 0, cr15, [r2, #260]! @ 0x104 │ │ │ │ ldmdblt fp, {r0, r1, r5, fp, sp, lr} │ │ │ │ @ instruction: 0xf854e01f │ │ │ │ mvnlt r3, r8, lsr #30 │ │ │ │ @ instruction: 0xd1fa429d │ │ │ │ @ instruction: 0xf64c68a1 │ │ │ │ - vshr.s64 q10, q8, #64 │ │ │ │ + vmvn.i32 q10, #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf0410031 │ │ │ │ stmdbvs r3!, {r0, r1, r4, r7, r8, sl, fp, ip, sp, lr, pc}^ │ │ │ │ teqle sp, r0, lsl #22 │ │ │ │ ldmdavs sl, {r1, r3, r5, r6, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r5, lsl fp │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ sbchi pc, r9, r0, asr #32 │ │ │ │ - eorvs pc, r0, r7, asr #4 │ │ │ │ + adcpl pc, r0, r7, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ pop {r0, r1, r2, r4, ip, sp, pc} │ │ │ │ @ instruction: 0xf04143f0 │ │ │ │ @ instruction: 0x4619bd7f │ │ │ │ stmdage r5, {r6, r9, sp} │ │ │ │ - strbpl pc, [r0], #1606 @ 0x646 @ │ │ │ │ + strbpl pc, [r0], #-1606 @ 0xfffff9ba @ │ │ │ │ strteq pc, [lr], #-704 @ 0xfffffd40 │ │ │ │ - svc 0x00acf181 │ │ │ │ + svc 0x00a8f181 │ │ │ │ andcs r2, r1, #64, 6 │ │ │ │ stmdage r5, {r0, r3, r4, r9, sl, lr} │ │ │ │ stmib sp, {r1, r8, r9, sl, ip, pc}^ │ │ │ │ @ instruction: 0xf1936400 │ │ │ │ - strtmi pc, [r9], -r3, asr #21 │ │ │ │ + @ instruction: 0x4629fabf │ │ │ │ @ instruction: 0xf041a805 │ │ │ │ subcs pc, r0, #6720 @ 0x1a40 │ │ │ │ stmdage r5, {r8, sp} │ │ │ │ - svc 0x009af181 │ │ │ │ - sbcpl pc, ip, #-1879048188 @ 0x90000004 │ │ │ │ + svc 0x0096f181 │ │ │ │ + subpl pc, ip, #-1879048188 @ 0x90000004 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ andls r2, r2, #64, 6 │ │ │ │ strls r2, [r1], #-513 @ 0xfffffdff │ │ │ │ ldrmi r9, [r9], -r0, lsl #12 │ │ │ │ @ instruction: 0xf193a805 │ │ │ │ - strbmi pc, [r9], -sp, lsr #21 @ │ │ │ │ + strbmi pc, [r9], -r9, lsr #21 @ │ │ │ │ @ instruction: 0xf041a805 │ │ │ │ @ instruction: 0xe7c1fd53 │ │ │ │ - adcseq pc, r8, r7, asr #4 │ │ │ │ + eorseq pc, r8, r7, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ stc2l 0, cr15, [ip, #-260] @ 0xfffffefc │ │ │ │ - blcc 0x17cd60 │ │ │ │ + blcc 0x17cce8 │ │ │ │ stmdale sl, {r3, r8, r9, fp, sp}^ │ │ │ │ @ instruction: 0xf003e8df │ │ │ │ streq r0, [r5, #-1285] @ 0xfffffafb │ │ │ │ stmdbmi r9, {r0, r1, r5, r8, sl, ip}^ │ │ │ │ subcs r0, r0, #54 @ 0x36 │ │ │ │ stmdage r5, {r8, sp} │ │ │ │ - svc 0x0072f181 │ │ │ │ - sbcpl pc, ip, #-1879048188 @ 0x90000004 │ │ │ │ + svc 0x006ef181 │ │ │ │ + subpl pc, ip, #-1879048188 @ 0x90000004 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ andls r2, r2, #64, 6 │ │ │ │ @ instruction: 0xf8cd2201 │ │ │ │ strls r8, [r0], -r4 │ │ │ │ @ instruction: 0xf1b9e7d5 │ │ │ │ cmnle r2, r0, lsl #30 │ │ │ │ - bicpl pc, ip, r9, asr #4 │ │ │ │ + cmpppl ip, r9, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - eorsne pc, r0, r7, asr #4 │ │ │ │ + adcseq pc, r0, r7, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ stc2 0, cr15, [r4, #-260]! @ 0xfffffefc │ │ │ │ subcs lr, r0, #38273024 @ 0x2480000 │ │ │ │ stmdage r5, {r8, sp} │ │ │ │ - svc 0x0054f181 │ │ │ │ - bicpl pc, ip, r9, asr #4 │ │ │ │ + svc 0x0050f181 │ │ │ │ + cmpppl ip, r9, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ tstls r2, r0, asr #6 │ │ │ │ vhsub.s8 d18, d14, d1 │ │ │ │ - vaddw.s8 q9, q0, d20 │ │ │ │ + vaddw.s8 , q8, d20 │ │ │ │ @ instruction: 0x96000131 │ │ │ │ ldr r9, [r4, r1, lsl #2]! │ │ │ │ - blcs 0x17cbd8 │ │ │ │ - blcc 0x1d6bbc │ │ │ │ + blcs 0x17cb60 │ │ │ │ + blcc 0x1d6b44 │ │ │ │ @ instruction: 0xf63f2b01 │ │ │ │ stmibvs r3!, {r0, r3, r4, r5, r6, r8, r9, sl, fp, sp, pc} │ │ │ │ - blcs 0x3f1460 │ │ │ │ + blcs 0x3f13e8 │ │ │ │ ldm pc, {r0, r1, r2, r6, fp, ip, lr, pc}^ @ │ │ │ │ cdpne 0, 2, cr15, cr2, cr3, {0} │ │ │ │ tstne r1, r1, lsl r1 │ │ │ │ ldrcs r2, [r1], #-32 @ 0xffffffe0 │ │ │ │ andcs r1, r0, sp, lsr #28 │ │ │ │ - asrpl pc, r7, #4 @ │ │ │ │ + msrpl R8_usr, r7 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ andls r4, r0, pc, lsl fp │ │ │ │ eorne pc, r2, #268435460 @ 0x10000004 │ │ │ │ cdp2 1, 8, cr15, cr0, cr6, {1} │ │ │ │ movwcs r2, #4612 @ 0x1204 │ │ │ │ ldrmi r4, [r8], -r9, asr #12 │ │ │ │ ldc2l 0, cr15, [sl, #72] @ 0x48 │ │ │ │ adcsle r2, r8, r0, lsl #16 │ │ │ │ tstpeq r8, r4, lsl #2 @ p-variant is OBSOLETE │ │ │ │ - blx 0xfe2de8e6 │ │ │ │ + blx 0xfe2de86e │ │ │ │ andcs lr, r2, #84, 14 @ 0x1500000 │ │ │ │ andcs lr, r8, #63176704 @ 0x3c40000 │ │ │ │ andcs lr, r1, #62652416 @ 0x3bc0000 │ │ │ │ stmibvs r5!, {r0, r2, r3, r5, r6, r7, r8, r9, sl, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf1042100 │ │ │ │ @ instruction: 0xf0120020 │ │ │ │ - blx 0x161d1e │ │ │ │ + blx 0x161ca6 │ │ │ │ strb pc, [r4, r5, lsl #4]! @ │ │ │ │ orrspl pc, r0, #-1342177276 @ 0xb0000004 │ │ │ │ orrscs pc, r7, #192, 4 │ │ │ │ teqcs r0, r2, ror #19 │ │ │ │ - blx 0x17c93a │ │ │ │ + blx 0x17c8c2 │ │ │ │ ldmibvs sl, {r1, r8, r9, ip, sp}^ │ │ │ │ @ instruction: 0x4649e7d9 │ │ │ │ - sbcpl pc, ip, #-1879048188 @ 0x90000004 │ │ │ │ + subpl pc, ip, #-1879048188 @ 0x90000004 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ - eorsne pc, r8, r7, asr #4 │ │ │ │ + adcseq pc, r8, r7, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ stc2l 0, cr15, [r0], {65} @ 0x41 │ │ │ │ @ instruction: 0xf193e72e │ │ │ │ - @ instruction: 0xf7f8fa85 │ │ │ │ + @ instruction: 0xf7f8fa81 │ │ │ │ svclt 0x0000fc4b │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ - eorseq pc, r3, r8, asr r3 @ │ │ │ │ + ldrsbteq pc, [r3], -r8 @ │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0080f8cc │ │ │ │ movwcs r4, #7342 @ 0x1cae │ │ │ │ @ instruction: 0x4606b097 │ │ │ │ ldrmi r2, [r8], -r4, lsl #4 │ │ │ │ @@ -280919,720 +280890,720 @@ │ │ │ │ movwcs r6, #6151 @ 0x1807 │ │ │ │ tstpeq r0, r5, lsl #2 @ p-variant is OBSOLETE │ │ │ │ ldrmi r2, [r8], -r4, lsl #4 │ │ │ │ stc2l 0, cr15, [r6, #-72]! @ 0xffffffb8 │ │ │ │ smlabblt r8, r2, r6, r4 │ │ │ │ ldrmi r6, [sl], r3, lsl #16 │ │ │ │ @ instruction: 0xf6464631 │ │ │ │ - vshr.s64 , q2, #64 │ │ │ │ + vmov.i32 , #4 @ 0x00000004 │ │ │ │ vhadd.s8 d16, d7, d30 │ │ │ │ - @ instruction: 0xf2c008b8 │ │ │ │ + vmvn.i16 d16, #8 @ 0x0008 │ │ │ │ @ instruction: 0xf041082e │ │ │ │ subcs pc, r0, #26880 @ 0x6900 │ │ │ │ stmdage r5, {r8, sp} │ │ │ │ - strtcs pc, [r8], -r5, asr #4 │ │ │ │ + strtne pc, [r8], r5, asr #4 │ │ │ │ strteq pc, [pc], -r0, asr #5 │ │ │ │ - cdp 1, 9, cr15, cr6, cr1, {4} │ │ │ │ + cdp 1, 9, cr15, cr2, cr1, {4} │ │ │ │ andcs r2, r1, #64, 6 │ │ │ │ stmdage r5, {r0, r3, r4, r9, sl, lr} │ │ │ │ andhi pc, r8, sp, asr #17 │ │ │ │ - strmi pc, [r0, #584] @ 0x248 │ │ │ │ + strmi pc, [r0, #-584] @ 0xfffffdb8 │ │ │ │ ldreq pc, [r2, #-704]! @ 0xfffffd40 │ │ │ │ strls r9, [r0, #-1537] @ 0xfffff9ff │ │ │ │ - @ instruction: 0xf9a8f193 │ │ │ │ + @ instruction: 0xf9a4f193 │ │ │ │ stmdage r5, {r0, r3, r4, r6, r9, sl, lr} │ │ │ │ mcrr2 0, 4, pc, lr, cr1 @ │ │ │ │ stmdale ip, {r0, r4, sl, fp, sp} │ │ │ │ ldmdale r3!, {r0, r4, sl, fp, sp} │ │ │ │ @ instruction: 0xf004e8df │ │ │ │ eorscc r9, r2, #-1342177272 @ 0xb0000008 │ │ │ │ sbcscc r3, sl, #536870915 @ 0x20000003 │ │ │ │ eorscc r3, r2, #536870915 @ 0x20000003 │ │ │ │ eorscc r3, r2, #536870915 @ 0x20000003 │ │ │ │ stccs 15, cr13, [r9], #-200 @ 0xffffff38 │ │ │ │ rschi pc, lr, r0 │ │ │ │ strdle r2, [r3, -pc]! │ │ │ │ - andne pc, r8, r7, asr #12 │ │ │ │ + addeq pc, r8, r7, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ ldc2 0, cr15, [r4], #-260 @ 0xfffffefc │ │ │ │ tstcs r0, r0, asr #4 │ │ │ │ @ instruction: 0xf181a805 │ │ │ │ - movtcs lr, #3686 @ 0xe66 │ │ │ │ + movtcs lr, #3682 @ 0xe62 │ │ │ │ andcs r4, r1, #26214400 @ 0x1900000 │ │ │ │ stmib sp, {r0, r2, fp, sp, pc}^ │ │ │ │ strls r6, [r0, #-2049] @ 0xfffff7ff │ │ │ │ - @ instruction: 0xf97cf193 │ │ │ │ + @ instruction: 0xf978f193 │ │ │ │ stmdage r5, {r0, r3, r6, r9, sl, lr} │ │ │ │ stc2 0, cr15, [r2], #-260 @ 0xfffffefc │ │ │ │ @ instruction: 0xf0002f00 │ │ │ │ strbmi r8, [r2], -r4, asr #1 │ │ │ │ vmin.s8 d20, d7, d25 │ │ │ │ - vmvn.i32 d17, #8 @ 0x00000008 │ │ │ │ + vshr.s64 d16, d24, #64 │ │ │ │ @ instruction: 0xf041002e │ │ │ │ eors pc, r1, r7, lsl ip @ │ │ │ │ tstcs r0, r0, asr #4 │ │ │ │ @ instruction: 0xf181a805 │ │ │ │ - movtcs lr, #3656 @ 0xe48 │ │ │ │ + movtcs lr, #3652 @ 0xe44 │ │ │ │ andcs r4, r1, #26214400 @ 0x1900000 │ │ │ │ stmib sp, {r0, r2, fp, sp, pc}^ │ │ │ │ strls r6, [r0, #-2049] @ 0xfffff7ff │ │ │ │ - @ instruction: 0xf95ef193 │ │ │ │ + @ instruction: 0xf95af193 │ │ │ │ stmdage r5, {r0, r5, r9, sl, lr} │ │ │ │ stc2 0, cr15, [r4], {65} @ 0x41 │ │ │ │ tstcs r0, r0, asr #4 │ │ │ │ @ instruction: 0xf181a805 │ │ │ │ - movtcs lr, #3638 @ 0xe36 │ │ │ │ + movtcs lr, #3634 @ 0xe32 │ │ │ │ andcs r4, r1, #26214400 @ 0x1900000 │ │ │ │ stmib sp, {r0, r2, fp, sp, pc}^ │ │ │ │ strls r6, [r0, #-2049] @ 0xfffff7ff │ │ │ │ - @ instruction: 0xf94cf193 │ │ │ │ + @ instruction: 0xf948f193 │ │ │ │ stmdage r5, {r0, r3, r6, r9, sl, lr} │ │ │ │ - blx 0xffddeb8a │ │ │ │ + blx 0xffddeb12 │ │ │ │ @ instruction: 0xf0002f00 │ │ │ │ vqadd.s8 d24, d23, d4 │ │ │ │ - vrshr.s64 d16, d24, #64 │ │ │ │ + vmvn.i32 d16, #2048 @ 0x00000800 │ │ │ │ vhsub.s8 d16, d7, d30 │ │ │ │ - vmvn.i32 d17, #8 @ 0x00000008 │ │ │ │ + vshr.s64 d16, d24, #64 │ │ │ │ ldrtmi r0, [r9], -lr, lsr #32 │ │ │ │ - blx 0xffa5eba6 │ │ │ │ + blx 0xffa5eb2e │ │ │ │ tstcs r0, r0, asr #4 │ │ │ │ @ instruction: 0xf181a805 │ │ │ │ - movtcs lr, #3606 @ 0xe16 │ │ │ │ + movtcs lr, #3602 @ 0xe12 │ │ │ │ stmdage r5, {r0, r3, r4, r9, sl, lr} │ │ │ │ - sbcpl pc, ip, #-1879048188 @ 0x90000004 │ │ │ │ + subpl pc, ip, #-1879048188 @ 0x90000004 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ andls r9, r2, #1048576 @ 0x100000 │ │ │ │ strls r2, [r0, #-513] @ 0xfffffdff │ │ │ │ - @ instruction: 0xf928f193 │ │ │ │ + @ instruction: 0xf924f193 │ │ │ │ stmdage r5, {r0, r4, r6, r9, sl, lr} │ │ │ │ - blx 0xff4debd2 │ │ │ │ + blx 0xff4deb5a │ │ │ │ ldmdavs sl, {r1, r2, r3, r4, r5, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r5, lsl fp │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ rscshi pc, r7, #64 @ 0x40 │ │ │ │ - eorvs pc, r0, r7, asr #4 │ │ │ │ + adcpl pc, r0, r7, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ pop {r0, r1, r2, r4, ip, sp, pc} │ │ │ │ @ instruction: 0xf0414ff0 │ │ │ │ @ instruction: 0xf647bbbd │ │ │ │ - vaddl.s8 , d0, d0 │ │ │ │ + vaddl.s8 q8, d16, d0 │ │ │ │ @ instruction: 0xf041002e │ │ │ │ @ instruction: 0xe7b1fbb7 │ │ │ │ - andsne pc, r4, r7, asr #12 │ │ │ │ + addseq pc, r4, r7, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - blx 0xfed5ec0e │ │ │ │ + blx 0xfed5eb96 │ │ │ │ mvnscc pc, #1073741826 @ 0x40000002 │ │ │ │ stmiale r7!, {r2, r3, r4, r8, r9, fp, sp} │ │ │ │ @ instruction: 0xf852a201 │ │ │ │ svclt 0x0000f023 │ │ │ │ - @ instruction: 0x00122eff │ │ │ │ - @ instruction: 0x00122ef1 │ │ │ │ - andseq r2, r2, fp, lsr #29 │ │ │ │ - mulseq r2, sp, lr │ │ │ │ - andseq r2, r2, pc, lsl #29 │ │ │ │ - andseq r2, r2, r1, lsl #29 │ │ │ │ - andseq r2, r2, r3, ror lr │ │ │ │ - andseq r2, r2, r5, ror #28 │ │ │ │ - andseq r2, r2, r7, asr lr │ │ │ │ - andseq r2, r2, r9, asr #28 │ │ │ │ - andseq r2, r2, r3, ror #29 │ │ │ │ - @ instruction: 0x00122ed5 │ │ │ │ - andseq r2, r2, sp, asr sl │ │ │ │ - andseq r2, r2, r7, asr #29 │ │ │ │ - @ instruction: 0x00122eb9 │ │ │ │ - andseq r2, r2, fp, lsr lr │ │ │ │ - andseq r2, r2, sp, asr sl │ │ │ │ - andseq r2, r2, sp, lsr #28 │ │ │ │ - andseq r2, r2, sp, asr sl │ │ │ │ - mulseq r2, sp, fp │ │ │ │ - andseq r2, r2, r1, lsl lr │ │ │ │ - andseq r2, r2, sp, asr sl │ │ │ │ - andseq r2, r2, sp, asr sl │ │ │ │ - andseq r2, r2, sp, asr sl │ │ │ │ - andseq r2, r2, sp, asr sl │ │ │ │ - andseq r2, r2, r7, asr sp │ │ │ │ - andseq r2, r2, sp, asr sl │ │ │ │ - andseq r2, r2, sp, asr sl │ │ │ │ - andseq r2, r2, sp, lsl sp │ │ │ │ - rsceq pc, r8, r7, asr #12 │ │ │ │ + andseq r2, r2, r7, lsl #29 │ │ │ │ + andseq r2, r2, r9, ror lr │ │ │ │ + andseq r2, r2, r3, lsr lr │ │ │ │ + andseq r2, r2, r5, lsr #28 │ │ │ │ + andseq r2, r2, r7, lsl lr │ │ │ │ + andseq r2, r2, r9, lsl #28 │ │ │ │ + @ instruction: 0x00122dfb │ │ │ │ + andseq r2, r2, sp, ror #27 │ │ │ │ + @ instruction: 0x00122ddf │ │ │ │ + @ instruction: 0x00122dd1 │ │ │ │ + andseq r2, r2, fp, ror #28 │ │ │ │ + andseq r2, r2, sp, asr lr │ │ │ │ + andseq r2, r2, r5, ror #19 │ │ │ │ + andseq r2, r2, pc, asr #28 │ │ │ │ + andseq r2, r2, r1, asr #28 │ │ │ │ + andseq r2, r2, r3, asr #27 │ │ │ │ + andseq r2, r2, r5, ror #19 │ │ │ │ + @ instruction: 0x00122db5 │ │ │ │ + andseq r2, r2, r5, ror #19 │ │ │ │ + andseq r2, r2, r5, lsr #22 │ │ │ │ + mulseq r2, r9, sp │ │ │ │ + andseq r2, r2, r5, ror #19 │ │ │ │ + andseq r2, r2, r5, ror #19 │ │ │ │ + andseq r2, r2, r5, ror #19 │ │ │ │ + andseq r2, r2, r5, ror #19 │ │ │ │ + @ instruction: 0x00122cdf │ │ │ │ + andseq r2, r2, r5, ror #19 │ │ │ │ + andseq r2, r2, r5, ror #19 │ │ │ │ + andseq r2, r2, r5, lsr #25 │ │ │ │ + rsbeq pc, r8, r7, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf647e7af │ │ │ │ - vshr.s64 q8, q10, #64 │ │ │ │ + vmvn.i32 q8, #4 @ 0x00000004 │ │ │ │ str r0, [sl, lr, lsr #32]! │ │ │ │ - andscs pc, ip, r7, asr #12 │ │ │ │ + addsne pc, ip, r7, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - blx 0x18decb2 │ │ │ │ + blx 0x18dec3a │ │ │ │ @ instruction: 0xf0402f00 │ │ │ │ vand d24, d7, d26 │ │ │ │ - vsra.s64 d16, d24, #64 │ │ │ │ + vbic.i32 d16, #8 @ 0x00000008 │ │ │ │ vrhadd.s8 d16, d7, d30 │ │ │ │ - vmvn.i32 d17, #0 @ 0x00000000 │ │ │ │ + vshr.s64 d16, d16, #64 │ │ │ │ @ instruction: 0xf041002e │ │ │ │ @ instruction: 0xe76bfb51 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ - addcs pc, r8, r7, asr #12 │ │ │ │ + andcs pc, r8, r7, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - blx 0x135ecde │ │ │ │ + blx 0x135ec66 │ │ │ │ mvnscc pc, #1073741826 @ 0x40000002 │ │ │ │ @ instruction: 0xf63f2b4d │ │ │ │ andge sl, r1, #63, 30 @ 0xfc │ │ │ │ @ instruction: 0xf023f852 │ │ │ │ - andseq r3, r2, r7, lsr #1 │ │ │ │ - mulseq r2, r9, r0 │ │ │ │ - andseq r3, r2, fp, lsl #1 │ │ │ │ - andseq r3, r2, sp, ror r0 │ │ │ │ - andseq r3, r2, pc, rrx │ │ │ │ - andseq r2, r2, sp, asr sl │ │ │ │ - andseq r3, r2, r1, rrx │ │ │ │ - andseq r3, r2, r3, asr r0 │ │ │ │ - andseq r2, r2, sp, asr sl │ │ │ │ - andseq r2, r2, sp, asr sl │ │ │ │ - andseq r2, r2, sp, asr sl │ │ │ │ - andseq r2, r2, sp, asr sl │ │ │ │ - andseq r2, r2, sp, asr sl │ │ │ │ - andseq r2, r2, sp, asr sl │ │ │ │ - andseq r2, r2, sp, asr sl │ │ │ │ - andseq r3, r2, r5, asr #32 │ │ │ │ - andseq r2, r2, sp, asr sl │ │ │ │ - andseq r3, r2, r7, lsr r0 │ │ │ │ - andseq r3, r2, r9, lsr #32 │ │ │ │ - andseq r3, r2, r5, lsl r0 │ │ │ │ - andseq r3, r2, r1 │ │ │ │ - andseq r2, r2, sp, asr sl │ │ │ │ - @ instruction: 0x00122ff3 │ │ │ │ - andseq r2, r2, r5, ror #31 │ │ │ │ - @ instruction: 0x00122fd7 │ │ │ │ - andseq r2, r2, r9, asr #31 │ │ │ │ - andseq r2, r2, sp, asr sl │ │ │ │ - andseq r2, r2, sp, asr sl │ │ │ │ - andseq r2, r2, sp, asr sl │ │ │ │ - andseq r2, r2, sp, asr sl │ │ │ │ - andseq r2, r2, sp, asr sl │ │ │ │ - andseq r2, r2, sp, asr sl │ │ │ │ - andseq r2, r2, sp, asr sl │ │ │ │ - andseq r2, r2, sp, asr sl │ │ │ │ - andseq r2, r2, sp, asr sl │ │ │ │ - andseq r2, r2, sp, asr sl │ │ │ │ - andseq r2, r2, sp, asr sl │ │ │ │ - andseq r2, r2, sp, asr sl │ │ │ │ - andseq r2, r2, sp, asr sl │ │ │ │ - andseq r2, r2, sp, asr sl │ │ │ │ - andseq r2, r2, sp, asr sl │ │ │ │ - andseq r2, r2, sp, asr sl │ │ │ │ - andseq r2, r2, sp, asr sl │ │ │ │ - andseq r2, r2, sp, asr sl │ │ │ │ - andseq r2, r2, sp, asr sl │ │ │ │ - andseq r2, r2, sp, asr sl │ │ │ │ - andseq r2, r2, sp, asr sl │ │ │ │ - andseq r2, r2, sp, asr sl │ │ │ │ - @ instruction: 0x00122fbb │ │ │ │ - andseq r2, r2, r7, lsr #31 │ │ │ │ - mulseq r2, r9, pc @ │ │ │ │ - andseq r2, r2, sp, asr sl │ │ │ │ - andseq r2, r2, fp, lsl #31 │ │ │ │ - andseq r2, r2, sp, asr sl │ │ │ │ - andseq r2, r2, sp, asr sl │ │ │ │ - andseq r2, r2, sp, ror pc │ │ │ │ - andseq r2, r2, sp, asr sl │ │ │ │ - andseq r2, r2, pc, ror #30 │ │ │ │ - andseq r2, r2, sp, asr sl │ │ │ │ - andseq r2, r2, r1, ror #30 │ │ │ │ - andseq r2, r2, sp, asr sl │ │ │ │ - andseq r2, r2, sp, asr sl │ │ │ │ - andseq r2, r2, sp, asr sl │ │ │ │ - andseq r2, r2, sp, asr sl │ │ │ │ - andseq r2, r2, sp, asr sl │ │ │ │ - andseq r2, r2, r3, asr pc │ │ │ │ - andseq r2, r2, r5, asr #30 │ │ │ │ - andseq r2, r2, sp, asr sl │ │ │ │ - andseq r2, r2, sp, asr sl │ │ │ │ - andseq r2, r2, sp, asr sl │ │ │ │ - andseq r2, r2, sp, asr sl │ │ │ │ - andseq r2, r2, r7, lsr pc │ │ │ │ - andseq r2, r2, sp, asr sl │ │ │ │ - andseq r2, r2, r9, lsr #30 │ │ │ │ - andseq r2, r2, fp, lsl pc │ │ │ │ - andseq r2, r2, sp, asr sl │ │ │ │ - andseq r2, r2, sp, asr sl │ │ │ │ - andseq r2, r2, sp, lsl #30 │ │ │ │ - rscsne pc, ip, r7, asr #12 │ │ │ │ + andseq r3, r2, pc, lsr #32 │ │ │ │ + andseq r3, r2, r1, lsr #32 │ │ │ │ + andseq r3, r2, r3, lsl r0 │ │ │ │ + andseq r3, r2, r5 │ │ │ │ + @ instruction: 0x00122ff7 │ │ │ │ + andseq r2, r2, r5, ror #19 │ │ │ │ + andseq r2, r2, r9, ror #31 │ │ │ │ + @ instruction: 0x00122fdb │ │ │ │ + andseq r2, r2, r5, ror #19 │ │ │ │ + andseq r2, r2, r5, ror #19 │ │ │ │ + andseq r2, r2, r5, ror #19 │ │ │ │ + andseq r2, r2, r5, ror #19 │ │ │ │ + andseq r2, r2, r5, ror #19 │ │ │ │ + andseq r2, r2, r5, ror #19 │ │ │ │ + andseq r2, r2, r5, ror #19 │ │ │ │ + andseq r2, r2, sp, asr #31 │ │ │ │ + andseq r2, r2, r5, ror #19 │ │ │ │ + @ instruction: 0x00122fbf │ │ │ │ + @ instruction: 0x00122fb1 │ │ │ │ + mulseq r2, sp, pc @ │ │ │ │ + andseq r2, r2, r9, lsl #31 │ │ │ │ + andseq r2, r2, r5, ror #19 │ │ │ │ + andseq r2, r2, fp, ror pc │ │ │ │ + andseq r2, r2, sp, ror #30 │ │ │ │ + andseq r2, r2, pc, asr pc │ │ │ │ + andseq r2, r2, r1, asr pc │ │ │ │ + andseq r2, r2, r5, ror #19 │ │ │ │ + andseq r2, r2, r5, ror #19 │ │ │ │ + andseq r2, r2, r5, ror #19 │ │ │ │ + andseq r2, r2, r5, ror #19 │ │ │ │ + andseq r2, r2, r5, ror #19 │ │ │ │ + andseq r2, r2, r5, ror #19 │ │ │ │ + andseq r2, r2, r5, ror #19 │ │ │ │ + andseq r2, r2, r5, ror #19 │ │ │ │ + andseq r2, r2, r5, ror #19 │ │ │ │ + andseq r2, r2, r5, ror #19 │ │ │ │ + andseq r2, r2, r5, ror #19 │ │ │ │ + andseq r2, r2, r5, ror #19 │ │ │ │ + andseq r2, r2, r5, ror #19 │ │ │ │ + andseq r2, r2, r5, ror #19 │ │ │ │ + andseq r2, r2, r5, ror #19 │ │ │ │ + andseq r2, r2, r5, ror #19 │ │ │ │ + andseq r2, r2, r5, ror #19 │ │ │ │ + andseq r2, r2, r5, ror #19 │ │ │ │ + andseq r2, r2, r5, ror #19 │ │ │ │ + andseq r2, r2, r5, ror #19 │ │ │ │ + andseq r2, r2, r5, ror #19 │ │ │ │ + andseq r2, r2, r5, ror #19 │ │ │ │ + andseq r2, r2, r3, asr #30 │ │ │ │ + andseq r2, r2, pc, lsr #30 │ │ │ │ + andseq r2, r2, r1, lsr #30 │ │ │ │ + andseq r2, r2, r5, ror #19 │ │ │ │ + andseq r2, r2, r3, lsl pc │ │ │ │ + andseq r2, r2, r5, ror #19 │ │ │ │ + andseq r2, r2, r5, ror #19 │ │ │ │ + andseq r2, r2, r5, lsl #30 │ │ │ │ + andseq r2, r2, r5, ror #19 │ │ │ │ + @ instruction: 0x00122ef7 │ │ │ │ + andseq r2, r2, r5, ror #19 │ │ │ │ + andseq r2, r2, r9, ror #29 │ │ │ │ + andseq r2, r2, r5, ror #19 │ │ │ │ + andseq r2, r2, r5, ror #19 │ │ │ │ + andseq r2, r2, r5, ror #19 │ │ │ │ + andseq r2, r2, r5, ror #19 │ │ │ │ + andseq r2, r2, r5, ror #19 │ │ │ │ + @ instruction: 0x00122edb │ │ │ │ + andseq r2, r2, sp, asr #29 │ │ │ │ + andseq r2, r2, r5, ror #19 │ │ │ │ + andseq r2, r2, r5, ror #19 │ │ │ │ + andseq r2, r2, r5, ror #19 │ │ │ │ + andseq r2, r2, r5, ror #19 │ │ │ │ + @ instruction: 0x00122ebf │ │ │ │ + andseq r2, r2, r5, ror #19 │ │ │ │ + @ instruction: 0x00122eb1 │ │ │ │ + andseq r2, r2, r3, lsr #29 │ │ │ │ + andseq r2, r2, r5, ror #19 │ │ │ │ + andseq r2, r2, r5, ror #19 │ │ │ │ + mulseq r2, r5, lr │ │ │ │ + rsbsne pc, ip, r7, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - blx 0xfe8dee30 │ │ │ │ + blx 0xfe8dedb8 │ │ │ │ @ instruction: 0xf43f2f00 │ │ │ │ movwcs sl, #8000 @ 0x1f40 │ │ │ │ andcs r4, r4, #59768832 @ 0x3900000 │ │ │ │ @ instruction: 0xf0124618 │ │ │ │ strmi pc, [r1], -r3, lsl #23 │ │ │ │ stmdavs r1, {r8, ip, sp, pc} │ │ │ │ - adcseq pc, r8, #1879048196 @ 0x70000004 │ │ │ │ + eorseq pc, r8, #1879048196 @ 0x70000004 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - rsbcs pc, r8, r7, asr #4 │ │ │ │ + rscne pc, r8, r7, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - blx 0xfe35ee5c │ │ │ │ + blx 0xfe35ede4 │ │ │ │ @ instruction: 0xf647e6a2 │ │ │ │ - vmvn.i32 d18, #12 @ 0x0000000c │ │ │ │ + vshr.s64 d17, d28, #64 │ │ │ │ @ instruction: 0xf041002e │ │ │ │ movwcs pc, #2689 @ 0xa81 @ │ │ │ │ ldrtmi r2, [r9], -r8, lsl #4 │ │ │ │ @ instruction: 0xf0122001 │ │ │ │ strmi pc, [r0], r9, ror #22 │ │ │ │ @ instruction: 0xf43f2800 │ │ │ │ vceq.f32 d26, d25, d5 │ │ │ │ - vaddl.s8 q10, d0, d4 │ │ │ │ + vaddl.s8 , d16, d4 │ │ │ │ @ instruction: 0xf041002f │ │ │ │ @ instruction: 0xf8d8fa71 │ │ │ │ movwcs r1, #4 │ │ │ │ andcs r2, r1, r8, lsl #4 │ │ │ │ - blx 0x175edde │ │ │ │ + blx 0x175ed66 │ │ │ │ strmi r4, [r4], -r3, lsl #13 │ │ │ │ @ instruction: 0xf0002800 │ │ │ │ @ instruction: 0xf8b8818d │ │ │ │ - blcc 0x16eda4 │ │ │ │ + blcc 0x16ed2c │ │ │ │ vqrdmulh.s d18, d0, d0 │ │ │ │ @ instruction: 0xf6478192 │ │ │ │ - vorr.i16 q9, #0 @ 0x0000 │ │ │ │ + @ instruction: 0xf2c019d0 │ │ │ │ strcs r0, [r0, -lr, lsr #18] │ │ │ │ strcc r6, [r8], #-2145 @ 0xfffff79f │ │ │ │ stccc 8, cr15, [r6], {20} │ │ │ │ stccs 8, cr15, [r8], {52} @ 0x34 │ │ │ │ ldrtmi r9, [r9], -r1, lsl #2 │ │ │ │ @ instruction: 0xf8143701 │ │ │ │ andls r0, r0, r5, lsl #24 │ │ │ │ @ instruction: 0xf0414648 │ │ │ │ @ instruction: 0xf8b8fa4b │ │ │ │ - blcc 0x16edd8 │ │ │ │ + blcc 0x16ed60 │ │ │ │ stclle 2, cr4, [fp], #748 @ 0x2ec │ │ │ │ fstmiaxeq r7, {d30-d34} @ Deprecated │ │ │ │ eorscs pc, r7, fp, lsr r8 @ │ │ │ │ - rsbcs pc, r8, r7, asr #12 │ │ │ │ + rscne pc, r8, r7, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf8dc4639 │ │ │ │ @ instruction: 0xf89c4004 │ │ │ │ strls r3, [r1], #-2 │ │ │ │ mulmi r3, ip, r8 │ │ │ │ @ instruction: 0xf0419400 │ │ │ │ @ instruction: 0xf8b8fa33 │ │ │ │ @ instruction: 0xf6471000 │ │ │ │ - vaddl.s8 q9, d16, d0 │ │ │ │ + vaddl.s8 q9, d0, d0 │ │ │ │ @ instruction: 0xf041002e │ │ │ │ strb pc, [r5], -fp, lsr #20 @ │ │ │ │ - eorcs pc, ip, r7, asr #12 │ │ │ │ + adcne pc, ip, r7, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - blx 0xa5ef24 │ │ │ │ + blx 0xa5eeac │ │ │ │ @ instruction: 0xf43f2f00 │ │ │ │ ldrtmi sl, [r8], -r6, asr #29 │ │ │ │ @ instruction: 0xf7fc2100 │ │ │ │ ldrt pc, [r7], -pc, lsl #17 @ │ │ │ │ - andcs pc, ip, r7, asr #12 │ │ │ │ + addne pc, ip, r7, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - blx 0x6def40 │ │ │ │ + blx 0x6deec8 │ │ │ │ @ instruction: 0xf647e776 │ │ │ │ - vmla.i d17, d16, d0[7] │ │ │ │ + vmla.i d17, d0, d0[7] │ │ │ │ @ instruction: 0xf041002e │ │ │ │ strb pc, [pc, -pc, lsl #20]! @ │ │ │ │ - adcne pc, ip, r7, asr #12 │ │ │ │ + eorne pc, ip, r7, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - blx 0x35ef5c │ │ │ │ + blx 0x35eee4 │ │ │ │ @ instruction: 0xf647e768 │ │ │ │ - vshr.s64 d17, d12, #64 │ │ │ │ + vmov.i32 d17, #12 @ 0x0000000c │ │ │ │ @ instruction: 0xf041002e │ │ │ │ strb pc, [r1, -r1, lsl #20]! @ │ │ │ │ - addsne pc, r0, r7, asr #12 │ │ │ │ + andsne pc, r0, r7, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf9faf041 │ │ │ │ @ instruction: 0xf647e75a │ │ │ │ - vaddl.s8 , d16, d4 │ │ │ │ + vaddl.s8 , d0, d4 │ │ │ │ @ instruction: 0xf041002e │ │ │ │ smmlsr r3, r3, r9, pc @ │ │ │ │ - rsbsne pc, r4, r7, asr #12 │ │ │ │ + rscseq pc, r4, r7, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf9ecf041 │ │ │ │ @ instruction: 0xf647e74c │ │ │ │ - vmla.i d17, d0, d0[5] │ │ │ │ + vmla.i d16, d16, d0[5] │ │ │ │ @ instruction: 0xf041002e │ │ │ │ strb pc, [r5, -r5, ror #19] @ │ │ │ │ - subsne pc, r8, r7, asr #12 │ │ │ │ + sbcseq pc, r8, r7, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf9def041 │ │ │ │ @ instruction: 0xf647e73e │ │ │ │ - vmla.i d17, d0, d0[3] │ │ │ │ + vmla.i d16, d16, d0[3] │ │ │ │ @ instruction: 0xf041002e │ │ │ │ @ instruction: 0xe737f9d7 │ │ │ │ - eorsne pc, ip, r7, asr #12 │ │ │ │ + adcseq pc, ip, r7, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf9d0f041 │ │ │ │ @ instruction: 0xf647e730 │ │ │ │ - vshr.s64 , q6, #64 │ │ │ │ + vmov.i32 , #12 @ 0x0000000c │ │ │ │ @ instruction: 0xf041002e │ │ │ │ str pc, [r9, -r9, asr #19]! │ │ │ │ - sbcne pc, ip, r7, asr #12 │ │ │ │ + subne pc, ip, r7, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf9c2f041 │ │ │ │ @ instruction: 0xf647e722 │ │ │ │ - vshr.s64 d17, d28, #64 │ │ │ │ + vmvn.i32 d17, #12 @ 0x0000000c │ │ │ │ @ instruction: 0xf041002e │ │ │ │ @ instruction: 0xe71bf9bb │ │ │ │ - eorne pc, ip, r7, asr #12 │ │ │ │ + adceq pc, ip, r7, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf9b4f041 │ │ │ │ @ instruction: 0xf647e714 │ │ │ │ - vaddl.s8 , d0, d16 │ │ │ │ + vaddl.s8 q8, d16, d16 │ │ │ │ @ instruction: 0xf041002e │ │ │ │ str pc, [sp, -sp, lsr #19] │ │ │ │ - subsmi pc, ip, r7, asr #12 │ │ │ │ + sbcscc pc, ip, r7, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf9a6f041 │ │ │ │ @ instruction: 0xf647e706 │ │ │ │ - vmla.i d20, d0, d0[2] │ │ │ │ + vmla.i d19, d16, d0[2] │ │ │ │ @ instruction: 0xf041002e │ │ │ │ usat pc, #31, pc, lsl #19 @ │ │ │ │ - rsbmi pc, ip, r7, asr #12 │ │ │ │ + rsccc pc, ip, r7, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf998f041 │ │ │ │ @ instruction: 0xf647e6f8 │ │ │ │ - vmov.i32 d20, #12 @ 0x0000000c │ │ │ │ + vshr.s64 d19, d12, #64 │ │ │ │ @ instruction: 0xf041002e │ │ │ │ usat pc, #17, r1, lsl #19 @ │ │ │ │ - andmi pc, ip, r7, asr #12 │ │ │ │ + addcc pc, ip, r7, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf98af041 │ │ │ │ @ instruction: 0xf647e6ea │ │ │ │ - vaddl.s8 , d16, d8 │ │ │ │ + vaddl.s8 , d0, d8 │ │ │ │ @ instruction: 0xf041002e │ │ │ │ strbt pc, [r3], r3, lsl #19 @ │ │ │ │ - eorsmi pc, r4, r7, asr #12 │ │ │ │ + adcscc pc, r4, r7, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf97cf041 │ │ │ │ @ instruction: 0xf647e6dc │ │ │ │ - vmla.i d19, d16, d0[5] │ │ │ │ + vmla.i d19, d0, d0[5] │ │ │ │ @ instruction: 0xf041002e │ │ │ │ @ instruction: 0xe6d5f975 │ │ │ │ - addscc pc, ip, r7, asr #12 │ │ │ │ + andscc pc, ip, r7, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf96ef041 │ │ │ │ @ instruction: 0xf647e6ce │ │ │ │ - vshr.s64 d19, d28, #64 │ │ │ │ + vmvn.i32 d19, #12 @ 0x0000000c │ │ │ │ @ instruction: 0xf041002e │ │ │ │ strb pc, [r7], r7, ror #18 @ │ │ │ │ - eorcc pc, ip, r7, asr #12 │ │ │ │ + adccs pc, ip, r7, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf960f041 │ │ │ │ @ instruction: 0xf647e6c0 │ │ │ │ - vaddl.s8 q10, d16, d4 │ │ │ │ + vaddl.s8 q10, d0, d4 │ │ │ │ @ instruction: 0xf041002e │ │ │ │ svccs 0x0000f959 │ │ │ │ ldclge 4, cr15, [fp, #252]! @ 0xfc │ │ │ │ @ instruction: 0xf647e565 │ │ │ │ - vmla.i d18, d16, d0[1] │ │ │ │ + vmla.i d18, d0, d0[1] │ │ │ │ @ instruction: 0xf041002e │ │ │ │ strt pc, [pc], pc, asr #18 │ │ │ │ - adcscs pc, r4, r7, asr #12 │ │ │ │ + eorscs pc, r4, r7, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf948f041 │ │ │ │ @ instruction: 0xf647e6a8 │ │ │ │ - vmov.i32 d19, #12 @ 0x0000000c │ │ │ │ + vshr.s64 d18, d12, #64 │ │ │ │ @ instruction: 0xf041002e │ │ │ │ strt pc, [r1], r1, asr #18 │ │ │ │ - adccs pc, r8, r7, asr #12 │ │ │ │ + eorcs pc, r8, r7, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf93af041 │ │ │ │ @ instruction: 0xf647e69a │ │ │ │ - vshr.s64 d18, d4, #64 │ │ │ │ + vmov.i32 d18, #4 @ 0x00000004 │ │ │ │ @ instruction: 0xf041002e │ │ │ │ @ instruction: 0xe693f933 │ │ │ │ - adcmi pc, ip, r7, asr #12 │ │ │ │ + eormi pc, ip, r7, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf92cf041 │ │ │ │ @ instruction: 0xf43f2f00 │ │ │ │ ldr sl, [r8, #-3534]! @ 0xfffff232 │ │ │ │ - addsmi pc, r4, r7, asr #12 │ │ │ │ + andsmi pc, r4, r7, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf922f041 │ │ │ │ @ instruction: 0xf43f2f00 │ │ │ │ str sl, [lr, #-3524]! @ 0xfffff23c │ │ │ │ - andcc pc, r4, r7, asr #12 │ │ │ │ + addcs pc, r4, r7, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf918f041 │ │ │ │ @ instruction: 0xf647e678 │ │ │ │ - vmla.i d18, d16, d0[7] │ │ │ │ + vmla.i d18, d0, d0[7] │ │ │ │ @ instruction: 0xf041002e │ │ │ │ @ instruction: 0xe671f911 │ │ │ │ - sbcscs pc, r8, r7, asr #12 │ │ │ │ + subscs pc, r8, r7, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf90af041 │ │ │ │ @ instruction: 0xf647e66a │ │ │ │ - vmla.i d19, d0, d0[0] │ │ │ │ + vmla.i d18, d16, d0[0] │ │ │ │ @ instruction: 0xf041002e │ │ │ │ strbt pc, [r3], -r3, lsl #18 @ │ │ │ │ - subscc pc, r4, r7, asr #12 │ │ │ │ + sbcscs pc, r4, r7, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf8fcf041 │ │ │ │ @ instruction: 0xf647e65c │ │ │ │ - vaddl.s8 , d16, d28 │ │ │ │ + vaddl.s8 , d0, d28 │ │ │ │ @ instruction: 0xf041002e │ │ │ │ @ instruction: 0xe655f8f5 │ │ │ │ - rscscc pc, r8, r7, asr #12 │ │ │ │ + rsbscc pc, r8, r7, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf8eef041 │ │ │ │ @ instruction: 0xf647e64e │ │ │ │ - vshr.s64 , q0, #64 │ │ │ │ + vmov.i32 , #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf041002e │ │ │ │ strb pc, [r7], -r7, ror #17 @ │ │ │ │ - rsbscc pc, r4, r7, asr #12 │ │ │ │ + rscscs pc, r4, r7, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf8e0f041 │ │ │ │ @ instruction: 0xf647e640 │ │ │ │ - vmla.i d19, d0, d0[5] │ │ │ │ + vmla.i d18, d16, d0[5] │ │ │ │ @ instruction: 0xf041002e │ │ │ │ @ instruction: 0xe639f8d9 │ │ │ │ ldrdne pc, [r4], -r8 │ │ │ │ - subscs pc, r0, r5, asr #4 │ │ │ │ + sbcsne pc, r0, r5, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf8d0f041 │ │ │ │ @ instruction: 0xf192e69b │ │ │ │ - @ instruction: 0x2700fe95 │ │ │ │ + @ instruction: 0x2700fe91 │ │ │ │ svclt 0x0000e684 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec7a2dc │ │ │ │ + bl 0xfec7a264 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x1ca6f04 │ │ │ │ + blmi 0x1ca6e8c │ │ │ │ stmdavs r1, {r0, r3, r4, r7, ip, sp, pc} │ │ │ │ ldmdavs fp, {r0, r2, r9, sl, lr} │ │ │ │ @ instruction: 0xf04f9317 │ │ │ │ stmiavs r3, {r8, r9}^ │ │ │ │ @ instruction: 0x4601e9d0 │ │ │ │ - andmi pc, r4, r9, asr #4 │ │ │ │ + addcc pc, r4, r9, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ tstls r5, pc, lsl r6 │ │ │ │ @ instruction: 0xf8b0f041 │ │ │ │ - sbcmi pc, r4, r7, asr #12 │ │ │ │ + submi pc, r4, r7, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf8aaf041 │ │ │ │ andcs r9, r0, #81920 @ 0x14000 │ │ │ │ @ instruction: 0xf7f74861 │ │ │ │ @ instruction: 0xf647fb51 │ │ │ │ - vshr.s64 q10, q0, #64 │ │ │ │ + vmov.i32 q10, #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf041002e │ │ │ │ ldmdami lr, {r0, r1, r2, r3, r4, r7, fp, ip, sp, lr, pc}^ │ │ │ │ vld1.8 {d2-d5}, [r4], r0 │ │ │ │ @ instruction: 0xf7f7417f │ │ │ │ strbeq pc, [r0, #2885]! @ 0xb45 @ │ │ │ │ @ instruction: 0xf414d473 │ │ │ │ cmnle r9, r0, asr #3 │ │ │ │ bicpl pc, r0, r4, lsl r4 @ │ │ │ │ strteq sp, [r1], #381 @ 0x17d │ │ │ │ addhi pc, r2, r0, lsl #2 │ │ │ │ @ instruction: 0xf1000462 │ │ │ │ strteq r8, [r3], #-136 @ 0xffffff78 │ │ │ │ addhi pc, lr, r0, lsl #2 │ │ │ │ - sbcsmi pc, ip, r7, asr #12 │ │ │ │ + subsmi pc, ip, r7, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf882f041 │ │ │ │ tstpeq pc, r1, asr #4 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf0404031 │ │ │ │ @ instruction: 0xf016808f │ │ │ │ @ instruction: 0xf0400130 │ │ │ │ vld4.32 {d8-d11}, [r6], r6 │ │ │ │ andcs r5, r0, #1073741856 @ 0x40000020 │ │ │ │ tstpeq pc, r1, lsr #32 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf7f74849 │ │ │ │ @ instruction: 0xf647fb1d │ │ │ │ - vmla.i d20, d16, d0[6] │ │ │ │ + vmla.i d20, d0, d0[6] │ │ │ │ @ instruction: 0xf647002e │ │ │ │ - vaddhn.i16 d21, q0, q4 │ │ │ │ + vaddhn.i16 d20, q8, q4 │ │ │ │ @ instruction: 0xf041042e │ │ │ │ andcs pc, r0, #6750208 @ 0x670000 │ │ │ │ stmdami r3, {r0, r3, r4, r5, r9, sl, lr}^ │ │ │ │ - blx 0x4e1182 │ │ │ │ - rscsmi pc, r4, r7, asr #12 │ │ │ │ + blx 0x4e110a │ │ │ │ + rsbsmi pc, r4, r7, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf85cf041 │ │ │ │ tstpeq r1, r5, lsl #2 @ p-variant is OBSOLETE │ │ │ │ - adcseq pc, r4, r7, asr #4 │ │ │ │ + eorseq pc, r4, r7, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf854f041 │ │ │ │ - rscsmi pc, ip, r7, asr #12 │ │ │ │ + rsbsmi pc, ip, r7, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf84ef041 │ │ │ │ tstcs r0, r0, asr #4 │ │ │ │ stcvc 8, cr10, [sp], #-28 @ 0xffffffe4 │ │ │ │ - b 0x20df7dc │ │ │ │ + b 0x1fdf764 │ │ │ │ andcs r2, r1, #64, 6 │ │ │ │ strls r4, [r1], #-1561 @ 0xfffff9e7 │ │ │ │ - sbcpl pc, ip, r9, asr #4 │ │ │ │ + subpl pc, ip, r9, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ - strmi pc, [r0], #584 @ 0x248 │ │ │ │ + strmi pc, [r0], #-584 @ 0xfffffdb8 │ │ │ │ ldrteq pc, [r2], #-704 @ 0xfffffd40 @ │ │ │ │ stmdage r7, {r1, ip, pc} │ │ │ │ @ instruction: 0xf1929400 │ │ │ │ - strtmi pc, [r9], -sp, lsl #27 │ │ │ │ + strtmi pc, [r9], -r9, lsl #27 │ │ │ │ @ instruction: 0xf041a807 │ │ │ │ - blmi 0xae12d0 │ │ │ │ - blls 0x6fd270 │ │ │ │ + blmi 0xae1258 │ │ │ │ + blls 0x6fd1f8 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, SPSR_svc │ │ │ │ - submi pc, r0, lr, asr #12 │ │ │ │ + sbccc pc, r0, lr, asr #12 │ │ │ │ eorseq pc, r1, r0, asr #5 │ │ │ │ pop {r0, r3, r4, ip, sp, pc} │ │ │ │ @ instruction: 0xf04140f0 │ │ │ │ vst2.8 {d27-d28}, [pc :128], r3 │ │ │ │ stmdami r2!, {r7, r8, ip, sp, lr} │ │ │ │ @ instruction: 0xf7f72200 │ │ │ │ pldw [r4], #-2699 @ 0xfffff575 │ │ │ │ addle r6, r5, r0, asr #3 │ │ │ │ andcs r4, r0, #2031616 @ 0x1f0000 │ │ │ │ - blx 0xfe261218 │ │ │ │ + blx 0xfe2611a0 │ │ │ │ bicpl pc, r0, r4, lsl r4 @ │ │ │ │ ldmdami sp, {r0, r7, ip, lr, pc} │ │ │ │ @ instruction: 0xf7f72200 │ │ │ │ strteq pc, [r1], #2685 @ 0xa7d │ │ │ │ svcge 0x007ef57f │ │ │ │ ldmdami sl, {r9, sp} │ │ │ │ tstppl r0, pc, asr #8 @ p-variant is OBSOLETE │ │ │ │ - blx 0x1e61238 │ │ │ │ + blx 0x1e611c0 │ │ │ │ @ instruction: 0xf57f0462 │ │ │ │ ldmdami r7, {r3, r4, r5, r6, r8, r9, sl, fp, sp, pc} │ │ │ │ vst1.8 {d18-d21}, [pc], r0 │ │ │ │ @ instruction: 0xf7f74180 │ │ │ │ strteq pc, [r3], #-2667 @ 0xfffff595 │ │ │ │ svcge 0x0072f57f │ │ │ │ andcs r4, r0, #1245184 @ 0x130000 │ │ │ │ tstpmi r0, pc, asr #8 @ p-variant is OBSOLETE │ │ │ │ - blx 0x19e125c │ │ │ │ + blx 0x19e11e4 │ │ │ │ ldmdami r1, {r1, r3, r5, r6, r8, r9, sl, sp, lr, pc} │ │ │ │ @ instruction: 0xf7f72200 │ │ │ │ @ instruction: 0xe774fa5d │ │ │ │ andcs r4, r0, #983040 @ 0xf0000 │ │ │ │ - blx 0x1761270 │ │ │ │ + blx 0x17611f8 │ │ │ │ @ instruction: 0xf192e76b │ │ │ │ - svclt 0x0000fdaf │ │ │ │ + svclt 0x0000fdab │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ - eorseq pc, r3, r4, ror #6 │ │ │ │ - eorseq pc, r3, r4, lsr #8 │ │ │ │ - mlaseq r3, r0, r4, pc @ │ │ │ │ - ldrshteq pc, [r3], -r0 @ │ │ │ │ + eorseq pc, r3, r4, ror #5 │ │ │ │ + eorseq pc, r3, r4, lsr #7 │ │ │ │ + eorseq pc, r3, r0, lsl r4 @ │ │ │ │ + eorseq pc, r3, r0, ror r4 @ │ │ │ │ addseq fp, r4, r0, asr #4 │ │ │ │ addseq fp, r4, r8, asr r2 │ │ │ │ addseq fp, r4, r0, lsl #5 │ │ │ │ addseq fp, r4, r8, lsr #5 │ │ │ │ addseq fp, r4, r0, asr #5 │ │ │ │ @ instruction: 0x0094b2d8 │ │ │ │ umullseq fp, r4, r8, r3 │ │ │ │ @ instruction: 0x0094b2f0 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec7a4d8 │ │ │ │ + bl 0xfec7a460 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addslt r0, r9, r8, lsl #31 │ │ │ │ stmdavs r1, {r0, r2, r3, r7, r8, r9, fp, lr} │ │ │ │ ldmib r0, {r0, r2, r9, sl, lr}^ │ │ │ │ ldmdavs fp, {r0, r9, sl, lr} │ │ │ │ @ instruction: 0xf04f9317 │ │ │ │ stmiavs r7, {r8, r9}^ │ │ │ │ - andmi pc, r4, r9, asr #4 │ │ │ │ + addcc pc, r4, r9, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ @ instruction: 0xf0409105 │ │ │ │ @ instruction: 0xf647ffb3 │ │ │ │ - vmla.i d20, d16, d0[1] │ │ │ │ + vmla.i d20, d0, d0[1] │ │ │ │ @ instruction: 0xf040002e │ │ │ │ stmdbls r5, {r0, r2, r3, r5, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ stmmi r2, {r9, sp} │ │ │ │ - blx 0x16612f4 │ │ │ │ - sbcsmi pc, r0, r7, asr #12 │ │ │ │ + blx 0x166127c │ │ │ │ + subsmi pc, r0, r7, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xffa2f040 │ │ │ │ andcs r4, r0, #8257536 @ 0x7e0000 │ │ │ │ cmnpmi pc, r4, lsr #8 @ p-variant is OBSOLETE │ │ │ │ - blx 0x136130c │ │ │ │ + blx 0x1361294 │ │ │ │ @ instruction: 0xf10005e0 │ │ │ │ @ instruction: 0xf41480b2 │ │ │ │ @ instruction: 0xf04061c0 │ │ │ │ @ instruction: 0xf41480b8 │ │ │ │ @ instruction: 0xf04051c0 │ │ │ │ strteq r8, [r1], #188 @ 0xbc │ │ │ │ sbchi pc, r0, r0, lsl #2 │ │ │ │ @ instruction: 0xf1000462 │ │ │ │ strteq r8, [r3], #-198 @ 0xffffff3a │ │ │ │ sbchi pc, ip, r0, lsl #2 │ │ │ │ - sbcsmi pc, ip, r7, asr #12 │ │ │ │ + subsmi pc, ip, r7, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xff82f040 │ │ │ │ tstpeq pc, r1, asr #4 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf0404031 │ │ │ │ @ instruction: 0xf01680cd │ │ │ │ @ instruction: 0xf0400130 │ │ │ │ vld4. {d8-d11}, [r6], r4 │ │ │ │ andcs r5, r0, #1073741856 @ 0x40000020 │ │ │ │ tstpeq pc, r1, lsr #32 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf7f74868 │ │ │ │ @ instruction: 0xf647fa1d │ │ │ │ - vmla.i d20, d16, d0[6] │ │ │ │ + vmla.i d20, d0, d0[6] │ │ │ │ vhadd.s8 d16, d14, d30 │ │ │ │ - vsubhn.i16 d18, q0, q10 │ │ │ │ + vsubhn.i16 d17, q8, q10 │ │ │ │ @ instruction: 0xf0400631 │ │ │ │ ldrtmi pc, [r9], -r7, ror #30 @ │ │ │ │ stmdami r2!, {r9, sp}^ │ │ │ │ - ldreq pc, [r8, r7, asr #4]! │ │ │ │ + ldreq pc, [r8, -r7, asr #4]! │ │ │ │ streq pc, [lr, -r0, asr #5]! │ │ │ │ - blx 0x3e1388 │ │ │ │ - andspl pc, r0, r7, asr #12 │ │ │ │ + blx 0x3e1310 │ │ │ │ + addsmi pc, r0, r7, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xff58f040 │ │ │ │ subcs r6, r0, #438272 @ 0x6b000 │ │ │ │ stmdage r7, {r8, sp} │ │ │ │ @ instruction: 0xf1819305 │ │ │ │ - movtcs lr, #2440 @ 0x988 │ │ │ │ + movtcs lr, #2436 @ 0x984 │ │ │ │ andcs r4, r1, #26214400 @ 0x1900000 │ │ │ │ stmib sp, {r0, r1, r2, fp, sp, pc}^ │ │ │ │ vabd.s8 d22, d8, d1 │ │ │ │ - vaddhn.i16 d20, q8, q0 │ │ │ │ + vaddhn.i16 d20, q0, q0 │ │ │ │ strls r0, [r0], #-1074 @ 0xfffffbce │ │ │ │ - ldc2 1, cr15, [sl], {146} @ 0x92 │ │ │ │ + ldc2 1, cr15, [r6], {146} @ 0x92 │ │ │ │ stmdage r7, {r0, r2, r8, fp, ip, pc} │ │ │ │ @ instruction: 0xff40f040 │ │ │ │ - andspl pc, ip, r7, asr #12 │ │ │ │ + addsmi pc, ip, r7, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xff3af040 │ │ │ │ subcs r6, r0, #700416 @ 0xab000 │ │ │ │ stmdage r7, {r8, sp} │ │ │ │ @ instruction: 0xf1819305 │ │ │ │ - movtcs lr, #2410 @ 0x96a │ │ │ │ + movtcs lr, #2406 @ 0x966 │ │ │ │ andcs r4, r1, #26214400 @ 0x1900000 │ │ │ │ stmib sp, {r0, r1, r2, fp, sp, pc}^ │ │ │ │ strls r6, [r0], #-1793 @ 0xfffff8ff │ │ │ │ - stc2 1, cr15, [r0], {146} @ 0x92 │ │ │ │ + ldc2l 1, cr15, [ip], #-584 @ 0xfffffdb8 │ │ │ │ stmdage r7, {r0, r2, r8, fp, ip, pc} │ │ │ │ @ instruction: 0xff26f040 │ │ │ │ - rscsmi pc, r4, r7, asr #12 │ │ │ │ + rsbsmi pc, r4, r7, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xff20f040 │ │ │ │ tstpeq r1, r5, lsl #2 @ p-variant is OBSOLETE │ │ │ │ - adcseq pc, r4, r7, asr #4 │ │ │ │ + eorseq pc, r4, r7, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xff18f040 │ │ │ │ - rscsmi pc, ip, r7, asr #12 │ │ │ │ + rsbsmi pc, ip, r7, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xff12f040 │ │ │ │ tstcs r0, r0, asr #4 │ │ │ │ stcvc 8, cr10, [sp], #-28 @ 0xffffffe4 │ │ │ │ - stmdb r2, {r0, r7, r8, ip, sp, lr, pc}^ │ │ │ │ + ldmdb lr!, {r0, r7, r8, ip, sp, lr, pc} │ │ │ │ andcs r2, r1, #64, 6 │ │ │ │ vadd.i8 d26, d9, d7 │ │ │ │ - vmla.f d21, d16, d0[3] │ │ │ │ + vmla.f d21, d0, d0[3] │ │ │ │ strls r0, [r0], #-303 @ 0xfffffed1 │ │ │ │ @ instruction: 0xf6479102 │ │ │ │ - vaddw.s8 , q0, d8 │ │ │ │ + vaddw.s8 q10, q8, d8 │ │ │ │ tstls r1, lr, lsr #2 │ │ │ │ @ instruction: 0xf1924619 │ │ │ │ - @ instruction: 0x4629fc51 │ │ │ │ + strtmi pc, [r9], -sp, asr #24 │ │ │ │ @ instruction: 0xf040a807 │ │ │ │ - blmi 0xb23058 │ │ │ │ - blls 0x6fd4e8 │ │ │ │ + blmi 0xb22fe0 │ │ │ │ + blls 0x6fd470 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, SPSR_abt │ │ │ │ - submi pc, r0, lr, asr #12 │ │ │ │ + sbccc pc, r0, lr, asr #12 │ │ │ │ eorseq pc, r1, r0, asr #5 │ │ │ │ pop {r0, r3, r4, ip, sp, pc} │ │ │ │ @ instruction: 0xf04040f0 │ │ │ │ @ instruction: 0xf44fbee7 │ │ │ │ stmdami r3!, {r7, r8, ip, sp, lr} │ │ │ │ @ instruction: 0xf7f72200 │ │ │ │ pldw [r4], #-2383 @ 0xfffff6b1 │ │ │ │ @@ -281659,20 +281630,20 @@ │ │ │ │ @ instruction: 0xf924f7f7 │ │ │ │ ldmdami r1, {r2, r3, r5, r8, r9, sl, sp, lr, pc} │ │ │ │ @ instruction: 0xf7f72200 │ │ │ │ udiv r6, pc, r9 │ │ │ │ andcs r4, r0, #983040 @ 0xf0000 │ │ │ │ @ instruction: 0xf91af7f7 │ │ │ │ @ instruction: 0xf192e72d │ │ │ │ - svclt 0x0000fc71 │ │ │ │ + svclt 0x0000fc6d │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ - eorseq pc, r3, r4, ror #6 │ │ │ │ - eorseq pc, r3, r4, lsr #8 │ │ │ │ - mlaseq r3, r0, r4, pc @ │ │ │ │ - ldrshteq pc, [r3], -r0 @ │ │ │ │ + eorseq pc, r3, r4, ror #5 │ │ │ │ + eorseq pc, r3, r4, lsr #7 │ │ │ │ + eorseq pc, r3, r0, lsl r4 @ │ │ │ │ + eorseq pc, r3, r0, ror r4 @ │ │ │ │ addseq fp, r4, r0, asr #4 │ │ │ │ addseq fp, r4, r8, asr r2 │ │ │ │ addseq fp, r4, r0, lsl #5 │ │ │ │ addseq fp, r4, r8, lsr #5 │ │ │ │ addseq fp, r4, r0, asr #5 │ │ │ │ @ instruction: 0x0094b2d8 │ │ │ │ umullseq fp, r4, r8, r3 │ │ │ │ @@ -281685,39 +281656,39 @@ │ │ │ │ ldrmi r4, [r3], ip, lsl #12 │ │ │ │ ldmib sp, {r1, r4, r8, r9, sl, fp, ip, pc}^ │ │ │ │ movwls r8, #30995 @ 0x7913 │ │ │ │ ldrsbge pc, [r4], #-141 @ 0xffffff73 @ │ │ │ │ cdp2 0, 3, cr15, cr10, cr0, {2} │ │ │ │ eorsle r2, pc, r0, lsl #16 │ │ │ │ teqppl r6, #696254464 @ p-variant is OBSOLETE @ 0x29800000 │ │ │ │ - blcc 0xd2b984 │ │ │ │ - subpl pc, r0, #74448896 @ 0x4700000 │ │ │ │ + blcc 0xd2b90c │ │ │ │ + sbcmi pc, r0, #74448896 @ 0x4700000 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ @ instruction: 0xf8d34605 │ │ │ │ ldmdavs fp, {r4, r7, r9, ip, sp} │ │ │ │ - blx 0x17dfbdc │ │ │ │ + blx 0x16dfb64 │ │ │ │ vhsub.s8 d18, d15, d0 │ │ │ │ - vmla.f d21, d16, d0[0] │ │ │ │ + vmla.f d21, d0, d0[0] │ │ │ │ @ instruction: 0x46100133 │ │ │ │ ldclne 2, cr15, [r3], #-256 @ 0xffffff00 │ │ │ │ eorcc pc, r2, r1, asr r8 @ │ │ │ │ adcmi r3, r3, #1342177280 @ 0x50000000 │ │ │ │ andcc sp, r1, r1, lsl r0 │ │ │ │ mvnsle r4, r0, ror #10 │ │ │ │ tstcs r1, r3, lsr #12 │ │ │ │ @ instruction: 0xf6474628 │ │ │ │ - vmlal.s , d0, d0[1] │ │ │ │ + vmlal.s q10, d16, d0[1] │ │ │ │ @ instruction: 0xf192022e │ │ │ │ - strtmi pc, [r8], -r1, asr #20 │ │ │ │ + @ instruction: 0x4628fa3d │ │ │ │ pop {r0, r3, ip, sp, pc} │ │ │ │ @ instruction: 0xf0404ff0 │ │ │ │ tstcs r4, #13, 28 @ 0xd0 │ │ │ │ tstpne r0, r3, lsl #22 @ p-variant is OBSOLETE │ │ │ │ biclt r6, r4, ip, asr #17 │ │ │ │ - blls 0x2f4ea0 │ │ │ │ + blls 0x2f4e28 │ │ │ │ stmib sp, {r1, r3, r4, r6, r9, sl, lr}^ │ │ │ │ stmib sp, {r1, r9, fp, ip, pc}^ │ │ │ │ strmi r7, [r0, r0, lsl #16]! │ │ │ │ andlt r4, r9, r8, lsr #12 │ │ │ │ svcmi 0x00f0e8bd │ │ │ │ ldcllt 0, cr15, [sl, #256]! @ 0x100 │ │ │ │ andcs fp, r0, r9 │ │ │ │ @@ -281725,21 +281696,21 @@ │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ ldmib r1, {r4, r5, r6, r7, r8, r9, sl, fp, pc}^ │ │ │ │ strtmi r3, [r8], -r1, lsl #8 │ │ │ │ tstcs r1, r7, lsl #20 │ │ │ │ andlt lr, r0, #3358720 @ 0x334000 │ │ │ │ - eorpl pc, r8, #74448896 @ 0x4700000 │ │ │ │ + adcmi pc, r8, #74448896 @ 0x4700000 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - bls 0x25dd5c │ │ │ │ + bls 0x25dce4 │ │ │ │ svclt 0x00182c00 │ │ │ │ stmib sp, {r1, r5, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf1927802 │ │ │ │ - strtmi pc, [r8], -r9, lsl #20 │ │ │ │ + strtmi pc, [r8], -r5, lsl #20 │ │ │ │ pop {r0, r3, ip, sp, pc} │ │ │ │ @ instruction: 0xf0404ff0 │ │ │ │ svclt 0x0000bdd5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b0f8cc │ │ │ │ @@ -281747,15 +281718,15 @@ │ │ │ │ ldmib sp, {r2, r4, r8, r9, sl, fp, ip, pc}^ │ │ │ │ stmib sp, {r0, r2, r4, r8, fp, pc}^ │ │ │ │ ldmib sp, {r0, r1, r2, ip}^ │ │ │ │ movwls sl, #39703 @ 0x9b17 │ │ │ │ ldc2 0, cr15, [lr, #256]! @ 0x100 │ │ │ │ andcs fp, r0, #88, 6 @ 0x60000001 │ │ │ │ strmi r9, [r4], -r7, lsl #18 │ │ │ │ - stclpl 2, cr15, [r0], {79} @ 0x4f │ │ │ │ + mcrrpl 2, 4, pc, r0, cr15 @ │ │ │ │ ldceq 2, cr15, [r3], #-768 @ 0xfffffd00 │ │ │ │ vmin.s8 d20, d0, d0 │ │ │ │ @ instruction: 0xf85c1e73 │ │ │ │ andcc r3, r5, #34 @ 0x22 │ │ │ │ andle r4, r8, fp, lsl #5 │ │ │ │ ldrbmi r3, [r0, #-1]! │ │ │ │ @ instruction: 0x4620d1f7 │ │ │ │ @@ -281773,87 +281744,87 @@ │ │ │ │ @ instruction: 0xf0404ff0 │ │ │ │ mullt fp, r3, sp │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - rscsmi pc, r8, r7, asr #12 │ │ │ │ + rsbsmi pc, r8, r7, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ stc2l 0, cr15, [r0, #256] @ 0x100 │ │ │ │ svcpl 0x0080f516 │ │ │ │ vhsub.s8 d29, d5, d13 │ │ │ │ - vsubl.s8 q9, d0, d24 │ │ │ │ + vsubl.s8 , d16, d24 │ │ │ │ ldrtmi r0, [r3], -pc, lsr #4 │ │ │ │ strtmi r2, [r0], -r1, lsl #2 │ │ │ │ - @ instruction: 0xf9a4f192 │ │ │ │ + @ instruction: 0xf9a0f192 │ │ │ │ andcs r4, sl, r1, lsr #12 │ │ │ │ - @ instruction: 0xffacf170 │ │ │ │ + @ instruction: 0xffa8f170 │ │ │ │ rsbsmi lr, r1, #51118080 @ 0x30c0000 │ │ │ │ strmi r9, [r8], -r7, lsl #2 │ │ │ │ ldc2l 0, cr15, [ip, #-32] @ 0xffffffe0 │ │ │ │ strmi r9, [r2], -r7, lsl #18 │ │ │ │ rscle r2, r8, r0, lsl #16 │ │ │ │ - andsne pc, ip, r7, asr #4 │ │ │ │ + addseq pc, ip, r7, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ stc2 0, cr15, [r0, #256]! @ 0x100 │ │ │ │ svclt 0x0000e7ea │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec7a934 │ │ │ │ + bl 0xfec7a8bc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46050ff0 │ │ │ │ @ instruction: 0xf040460e │ │ │ │ stmdacs r0, {r0, r1, r4, r6, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ strmi sp, [r3], -r0, asr #32 │ │ │ │ andcs r4, r4, #4, 12 @ 0x400000 │ │ │ │ @ instruction: 0xf6472101 │ │ │ │ - vmov.i32 , #8 @ 0x00000008 │ │ │ │ + vshr.s64 q10, q4, #64 │ │ │ │ @ instruction: 0xf170002e │ │ │ │ - vldrcs s30, [pc, #-500] @ 0x123568 │ │ │ │ + vldrcs s30, [pc, #-484] @ 0x123500 │ │ │ │ vmla.i8 d29, d14, d21 │ │ │ │ - vaddl.s8 q9, d0, d20 │ │ │ │ + vaddl.s8 , d16, d20 │ │ │ │ @ instruction: 0x46290031 │ │ │ │ ldc2l 0, cr15, [lr, #-256]! @ 0xffffff00 │ │ │ │ - bicpl pc, ip, r9, asr #4 │ │ │ │ + cmpppl ip, r9, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - rscsmi pc, r0, ip, asr #12 │ │ │ │ + rsbsmi pc, r0, ip, asr #12 │ │ │ │ eorseq pc, r1, r0, asr #5 │ │ │ │ ldc2l 0, cr15, [r4, #-256]! @ 0xffffff00 │ │ │ │ eorcs r4, r0, r1, lsr #12 │ │ │ │ - @ instruction: 0xff6cf170 │ │ │ │ + @ instruction: 0xff68f170 │ │ │ │ @ instruction: 0xf7fd4630 │ │ │ │ strtmi pc, [r3], -sp, lsr #28 │ │ │ │ tstcs r1, r5, lsl #4 │ │ │ │ - rsbpl pc, r0, r7, asr #12 │ │ │ │ + rscmi pc, r0, r7, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - blx 0x17dfd60 │ │ │ │ + blx 0x16dfce8 │ │ │ │ pop {r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf0404070 │ │ │ │ @ instruction: 0xf64ebd21 │ │ │ │ - vqdmlal.s , d0, d0[2] │ │ │ │ - bl 0x1e4480 │ │ │ │ + vqdmlal.s q8, d16, d0[2] │ │ │ │ + bl 0x1e4408 │ │ │ │ @ instruction: 0xf64c0385 │ │ │ │ - vshr.s64 q10, q8, #64 │ │ │ │ + vmvn.i32 q10, #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf8d30031 │ │ │ │ @ instruction: 0xf04012e0 │ │ │ │ @ instruction: 0xe7d1fd51 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd70 │ │ │ │ @ instruction: 0xf8d36e03 │ │ │ │ - blvs 0xfe7efa84 │ │ │ │ + blvs 0xfe7efa0c │ │ │ │ ldrmi fp, [r8, -r3, lsl #2] │ │ │ │ tstcs r0, r8, lsl #12 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ svclt 0x00004770 │ │ │ │ ldcle 8, cr2, [lr], {38} @ 0x26 │ │ │ │ - blle 0x6ed800 │ │ │ │ + blle 0x6ed788 │ │ │ │ ldmdale r5, {r1, r2, r5, fp, sp} │ │ │ │ @ instruction: 0xf000e8df │ │ │ │ @ instruction: 0x16161616 │ │ │ │ ldmdacc ip!, {r1, r2, r4, lr} │ │ │ │ @ instruction: 0x16161616 │ │ │ │ ldrtne r3, [r8], -r0, asr #24 │ │ │ │ ldrne r1, [r4], #-1046 @ 0xfffffbea │ │ │ │ @@ -281861,38 +281832,38 @@ │ │ │ │ ldrne r1, [r4], #-1044 @ 0xfffffbec │ │ │ │ ldrne r1, [r4], #-1044 @ 0xfffffbec │ │ │ │ ldrne r1, [r4], #-1044 @ 0xfffffbec │ │ │ │ andseq r1, r6, r6, lsl r6 │ │ │ │ andseq pc, r5, pc, rrx │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ @ instruction: 0xf5a04770 │ │ │ │ - blcs 0x3bc640 │ │ │ │ - blcs 0x3d9c1c │ │ │ │ + blcs 0x3bc5c8 │ │ │ │ + blcs 0x3d9ba4 │ │ │ │ andge sp, r1, #244, 16 @ 0xf40000 │ │ │ │ @ instruction: 0xf023f852 │ │ │ │ - andseq r3, r2, r1, lsr r8 │ │ │ │ - andseq r3, r2, r1, lsr r8 │ │ │ │ - andseq r3, r2, r1, lsr r8 │ │ │ │ - andseq r3, r2, sp, lsr #16 │ │ │ │ - andseq r3, r2, sp, lsr #16 │ │ │ │ - andseq r3, r2, sp, lsr #16 │ │ │ │ - andseq r3, r2, r1, lsr r8 │ │ │ │ - andseq r3, r2, r1, lsr r8 │ │ │ │ - andseq r3, r2, r1, lsr r8 │ │ │ │ - andseq r3, r2, r1, lsr r8 │ │ │ │ - andseq r3, r2, r1, lsr r8 │ │ │ │ + @ instruction: 0x001237b9 │ │ │ │ + @ instruction: 0x001237b9 │ │ │ │ + @ instruction: 0x001237b9 │ │ │ │ + @ instruction: 0x001237b5 │ │ │ │ + @ instruction: 0x001237b5 │ │ │ │ + @ instruction: 0x001237b5 │ │ │ │ + @ instruction: 0x001237b9 │ │ │ │ + @ instruction: 0x001237b9 │ │ │ │ + @ instruction: 0x001237b9 │ │ │ │ + @ instruction: 0x001237b9 │ │ │ │ + @ instruction: 0x001237b9 │ │ │ │ andcs r2, r0, #14 │ │ │ │ ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ andcs r2, r0, #13 │ │ │ │ ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ andcs r2, r0, #12 │ │ │ │ ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ ldmdble r3!, {r1, r3, r7, r9, lr} │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec7aa9c │ │ │ │ + bl 0xfec7aa24 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46060ff0 │ │ │ │ @ instruction: 0x460c4615 │ │ │ │ stmdavc r3, {r0, r1, sp, lr, pc} │ │ │ │ adcmi fp, r5, #3850240 @ 0x3ac000 │ │ │ │ movwcs sp, #6418 @ 0x1912 │ │ │ │ @ instruction: 0x461a1931 │ │ │ │ @@ -281914,15 +281885,15 @@ │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ tstcs r0, r1 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x00004770 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec7ab14 │ │ │ │ + bl 0xfec7aa9c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ movwcs r0, #4088 @ 0xff8 │ │ │ │ andcs r4, r8, #12, 12 @ 0xc00000 │ │ │ │ andcs r4, r3, r1, lsl #12 │ │ │ │ stc2 0, cr15, [lr, #68] @ 0x44 │ │ │ │ strmi fp, [r3], -r8, ror #2 │ │ │ │ andcs r6, r0, r2, lsr #16 │ │ │ │ @@ -281934,15 +281905,15 @@ │ │ │ │ @ instruction: 0xf06fbd10 │ │ │ │ tstcs r0, sp │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec7ab64 │ │ │ │ + bl 0xfec7aaec │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ movwcs r0, #4088 @ 0xff8 │ │ │ │ andscs r4, r0, #12, 12 @ 0xc00000 │ │ │ │ andcs r4, r3, r1, lsl #12 │ │ │ │ stc2l 0, cr15, [r6, #-68]! @ 0xffffffbc │ │ │ │ ldmib r4, {r3, r7, r8, ip, sp, pc}^ │ │ │ │ subvs r2, r1, r0, lsl #2 │ │ │ │ @@ -281956,15 +281927,15 @@ │ │ │ │ @ instruction: 0xf06fbd10 │ │ │ │ tstcs r0, sp │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec7abbc │ │ │ │ + bl 0xfec7ab44 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ movwcs r0, #4088 @ 0xff8 │ │ │ │ andcs r4, r8, #12, 12 @ 0xc00000 │ │ │ │ andcs r4, r3, r1, lsl #12 │ │ │ │ ldc2 0, cr15, [sl, #-68]! @ 0xffffffbc │ │ │ │ strmi fp, [r3], -r8, ror #2 │ │ │ │ andcs r6, r0, r2, lsr #16 │ │ │ │ @@ -281976,15 +281947,15 @@ │ │ │ │ @ instruction: 0xf06fbd10 │ │ │ │ tstcs r0, sp │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec7ac0c │ │ │ │ + bl 0xfec7ab94 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ movwcs r0, #4088 @ 0xff8 │ │ │ │ andscs r4, r8, #12, 12 @ 0xc00000 │ │ │ │ andcs r4, r3, r1, lsl #12 │ │ │ │ ldc2 0, cr15, [r2, #-68] @ 0xffffffbc │ │ │ │ @ instruction: 0x4603b1b8 │ │ │ │ andcs r8, r0, r2, lsr #16 │ │ │ │ @@ -282001,22 +281972,22 @@ │ │ │ │ @ instruction: 0xf06fbd10 │ │ │ │ tstcs r0, sp │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec7ac70 │ │ │ │ + bl 0xfec7abf8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ movwcs r0, #8184 @ 0x1ff8 │ │ │ │ andscs r4, r8, #4, 12 @ 0x400000 │ │ │ │ @ instruction: 0xf0114618 │ │ │ │ msrlt CPSR_, #57600 @ 0xe100 │ │ │ │ @ instruction: 0x2000f9b0 │ │ │ │ - bcs 0x1b5298 │ │ │ │ + bcs 0x1b5220 │ │ │ │ eorhi sp, r2, r5, lsl r8 │ │ │ │ ldmdahi sl, {sp}^ │ │ │ │ ldmdavs sl, {r1, r5, r6, pc}^ │ │ │ │ stmib r4, {r0, r3, r4, r7, fp, sp, lr}^ │ │ │ │ ldmvs sl, {r1, r8, sp}^ │ │ │ │ stmib r4, {r0, r3, r4, r8, fp, sp, lr}^ │ │ │ │ ldmdbvs fp, {r2, r8, sp}^ │ │ │ │ @@ -282032,15 +282003,15 @@ │ │ │ │ @ instruction: 0xf06fbd10 │ │ │ │ tstcs r0, sp │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec7acec │ │ │ │ + bl 0xfec7ac74 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ movwcs r0, #4088 @ 0xff8 │ │ │ │ eorcs r4, r0, #12, 12 @ 0xc00000 │ │ │ │ andcs r4, r3, r1, lsl #12 │ │ │ │ stc2 0, cr15, [r2], #68 @ 0x44 │ │ │ │ @ instruction: 0x4603b1b8 │ │ │ │ andcs r8, r0, r2, lsr #16 │ │ │ │ @@ -282057,22 +282028,22 @@ │ │ │ │ @ instruction: 0xf06fbd10 │ │ │ │ tstcs r0, sp │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec7ad50 │ │ │ │ + bl 0xfec7acd8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ movwcs r0, #8184 @ 0x1ff8 │ │ │ │ eorcs r4, r0, #4, 12 @ 0x400000 │ │ │ │ @ instruction: 0xf0114618 │ │ │ │ msrlt CPSR_, #28928 @ 0x7100 │ │ │ │ @ instruction: 0x2000f9b0 │ │ │ │ - bcs 0x1b5378 │ │ │ │ + bcs 0x1b5300 │ │ │ │ eorhi sp, r2, r5, lsl r8 │ │ │ │ ldmdahi sl, {sp}^ │ │ │ │ ldmvs sl, {r1, r5, r6, pc} │ │ │ │ stmib r4, {r0, r3, r4, r6, r7, fp, sp, lr}^ │ │ │ │ ldmdbvs sl, {r1, r8, sp} │ │ │ │ stmib r4, {r0, r3, r4, r6, r8, fp, sp, lr}^ │ │ │ │ ldmibvs fp, {r2, r8, sp} │ │ │ │ @@ -282088,15 +282059,15 @@ │ │ │ │ @ instruction: 0xf06fbd10 │ │ │ │ tstcs r0, sp │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec7adcc │ │ │ │ + bl 0xfec7ad54 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ movwcs r0, #8184 @ 0x1ff8 │ │ │ │ andcs r4, r8, #4, 12 @ 0x400000 │ │ │ │ @ instruction: 0xf0114618 │ │ │ │ orrlt pc, r8, r3, lsr ip @ │ │ │ │ strmi r6, [r2], -r3, lsl #16 │ │ │ │ andcs r6, r0, r3, lsr #32 │ │ │ │ @@ -282109,15 +282080,15 @@ │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ andeq pc, sp, pc, rrx │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec7ae20 │ │ │ │ + bl 0xfec7ada8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ movwcs r0, #4088 @ 0xff8 │ │ │ │ subcs r4, r8, #12, 12 @ 0xc00000 │ │ │ │ andcs r4, r3, r1, lsl #12 │ │ │ │ stc2 0, cr15, [r8], {17} │ │ │ │ eorle r2, sp, r0, lsl #16 │ │ │ │ stmdavs r2!, {r0, r1, r9, sl, lr} │ │ │ │ @@ -282145,83 +282116,83 @@ │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ andeq pc, sp, pc, rrx │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec7aeb0 │ │ │ │ + bl 0xfec7ae38 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf5000fe8 │ │ │ │ umulllt r3, r3, r8, r0 @ │ │ │ │ @ instruction: 0xf8904614 │ │ │ │ stccs 3, cr5, [r0, #-192] @ 0xffffff40 │ │ │ │ movwcs sp, #56 @ 0x38 │ │ │ │ andcs r2, r3, r8, ror #4 │ │ │ │ - blx 0xfefdfd16 │ │ │ │ + blx 0xfefdfc9e │ │ │ │ stmdacs r0, {r0, r2, r9, sl, lr} │ │ │ │ rsbcs sp, r8, #109 @ 0x6d │ │ │ │ @ instruction: 0xf1802100 │ │ │ │ - ldmib r4, {r2, r3, r4, r5, r6, r7, sl, fp, sp, lr, pc}^ │ │ │ │ + ldmib r4, {r3, r4, r5, r6, r7, sl, fp, sp, lr, pc}^ │ │ │ │ eorvs r1, r9, r0, lsl #4 │ │ │ │ ldmib r4, {r1, r3, r5, r6, sp, lr}^ │ │ │ │ strbtvs r2, [r9], -r2, lsl #2 │ │ │ │ stmiavs r2!, {r1, r3, r5, r9, sl, sp, lr} │ │ │ │ stmdbvs r2!, {r1, r3, r5, r6, r7, sp, lr} │ │ │ │ stmdbvs r2!, {r1, r3, r5, r8, sp, lr}^ │ │ │ │ stmibvs r2!, {r1, r3, r5, r6, r8, sp, lr} │ │ │ │ stmibvs r2!, {r1, r3, r5, r7, r8, sp, lr}^ │ │ │ │ ldmib r4, {r1, r3, r5, r6, r7, r8, sp, lr}^ │ │ │ │ rsbvs r2, r9, #8, 2 │ │ │ │ ldmib r4, {r1, r3, r5, r9, sp, lr}^ │ │ │ │ cmnvs r9, #-2147483646 @ 0x80000002 │ │ │ │ - blvs 0x9bc9bc │ │ │ │ + blvs 0x9bc944 │ │ │ │ ldmib r4, {r1, r3, r5, r7, r8, r9, sp, lr}^ │ │ │ │ strbtvs r2, [r9], #-270 @ 0xfffffef2 │ │ │ │ stcvs 4, cr6, [r2], #-168 @ 0xffffff58 │ │ │ │ stcvs 4, cr6, [r2, #-680]! @ 0xfffffd58 │ │ │ │ cdpvs 5, 2, cr6, cr2, cr10, {1} │ │ │ │ stcvs 5, cr6, [r2], #680 @ 0x2a8 │ │ │ │ stcvs 4, cr6, [r2, #936]! @ 0x3a8 │ │ │ │ cdpvs 5, 10, cr6, cr2, cr10, {3} │ │ │ │ eors r6, r2, sl, ror #11 │ │ │ │ rsbcs r4, r0, #45088768 @ 0x2b00000 │ │ │ │ @ instruction: 0xf0112003 │ │ │ │ stmdacs r0, {r0, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ rsbcs sp, r0, #53 @ 0x35 │ │ │ │ andls r4, r1, r9, lsr #12 │ │ │ │ - stcl 1, cr15, [r2], {128} @ 0x80 │ │ │ │ + ldc 1, cr15, [lr], #512 @ 0x200 │ │ │ │ stmdahi r2!, {r0, r8, r9, fp, ip, pc} │ │ │ │ ldmib r4, {r1, r3, r4, pc}^ │ │ │ │ ldrbvs r2, [r9, #258] @ 0x102 │ │ │ │ stmiavs r2!, {r1, r3, r4, r7, r8, sl, sp, lr} │ │ │ │ stmdbvs r2!, {r1, r3, r4, r6, r7, sp, lr} │ │ │ │ stmdbvs r2!, {r1, r3, r4, r8, sp, lr}^ │ │ │ │ stmibvs r2!, {r1, r3, r4, r6, r8, sp, lr} │ │ │ │ stmibvs r2!, {r1, r3, r4, r7, r8, sp, lr}^ │ │ │ │ stchi 1, cr6, [r2], #-872 @ 0xfffffc98 │ │ │ │ ldmib r4, {r1, r3, r4, sl, pc}^ │ │ │ │ tstvs r9, #-2147483646 @ 0x80000002 │ │ │ │ - blvs 0x9bc8e8 │ │ │ │ - blvs 0xfe9bcaec │ │ │ │ + blvs 0x9bc870 │ │ │ │ + blvs 0xfe9bca74 │ │ │ │ stcvs 3, cr6, [r2], #-616 @ 0xfffffd98 │ │ │ │ stcvs 4, cr6, [r2, #-104]! @ 0xffffff98 │ │ │ │ mcrvs 4, 1, r6, cr2, cr10, {4} │ │ │ │ stcvs 5, cr6, [r2], #104 @ 0x68 │ │ │ │ stcvs 4, cr6, [r2, #360]! @ 0x168 │ │ │ │ mcrvs 4, 5, r6, cr2, cr10, {6} │ │ │ │ andcs r6, r0, sl, asr r5 │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0xf06fbd30 │ │ │ │ ldrb r0, [r3, sp]! │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec7afc0 │ │ │ │ + bl 0xfec7af48 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ movwcs r0, #8184 @ 0x1ff8 │ │ │ │ andcs r4, r8, #4, 12 @ 0x400000 │ │ │ │ @ instruction: 0xf0114618 │ │ │ │ cmnplt r8, r9, lsr fp @ p-variant is OBSOLETE │ │ │ │ strmi r6, [r2], -r3, lsl #16 │ │ │ │ andcs r6, r0, r3, lsr #32 │ │ │ │ @@ -282233,15 +282204,15 @@ │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ andeq pc, sp, pc, rrx │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec7b010 │ │ │ │ + bl 0xfec7af98 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ movwcs r0, #8184 @ 0x1ff8 │ │ │ │ andscs r4, r0, #4, 12 @ 0x400000 │ │ │ │ @ instruction: 0xf0114618 │ │ │ │ cmnplt r8, r1, lsl fp @ p-variant is OBSOLETE │ │ │ │ strmi r6, [r3], -r2, lsl #16 │ │ │ │ andcs r6, r0, r1, asr #16 │ │ │ │ @@ -282253,54 +282224,54 @@ │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ andeq pc, sp, pc, rrx │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec7b060 │ │ │ │ + bl 0xfec7afe8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0ff0 │ │ │ │ mrc 0, 0, ip, cr13, cr8, {1} │ │ │ │ ssub16mi lr, r4, r0 │ │ │ │ ldrbtmi r4, [ip], #1538 @ 0x602 │ │ │ │ ldrdgt pc, [r0], -ip │ │ │ │ strmi fp, [fp], -r2, lsl #1 │ │ │ │ @ instruction: 0xf85e2104 │ │ │ │ @ instruction: 0xf8d0000c │ │ │ │ strls r0, [r0], #-656 @ 0xfffffd70 │ │ │ │ andpl pc, sp, r0, lsl #10 │ │ │ │ @ instruction: 0xf75b300c │ │ │ │ - andlt lr, r2, r2, ror #19 │ │ │ │ + andlt lr, r2, lr, lsl sl │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ - rsbseq ip, lr, sl │ │ │ │ + rsbseq ip, lr, r2, lsl #1 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec7b0ac │ │ │ │ + bl 0xfec7b034 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrmi r0, [lr], r8, ror #31 │ │ │ │ ldmdbmi r0, {r0, r1, r3, r9, sl, lr} │ │ │ │ @ instruction: 0x46024694 │ │ │ │ svceq 0x0070ee1d │ │ │ │ stmdavs r9, {r0, r3, r4, r5, r6, sl, lr} │ │ │ │ stmdapl r1, {r2, r7, ip, sp, pc}^ │ │ │ │ @ instruction: 0xf8d19c07 │ │ │ │ stmdbls r6, {r4, r7, r9} │ │ │ │ andpl pc, sp, r0, lsl #10 │ │ │ │ smlabt r1, sp, r9, lr │ │ │ │ andgt pc, r0, sp, asr #17 │ │ │ │ @ instruction: 0x71adf44f │ │ │ │ andcc r9, ip, r3, lsl #8 │ │ │ │ - ldmib r6!, {r0, r1, r3, r4, r6, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + ldmib r2!, {r0, r1, r3, r4, r6, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ tstcs r0, r4 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd10 │ │ │ │ - ldrhteq fp, [lr], #-252 @ 0xffffff04 │ │ │ │ + rsbseq ip, lr, r4, lsr r0 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ ldrmi fp, [r5], -r3, lsl #1 │ │ │ │ subsle r2, r9, r0, lsl #20 │ │ │ │ svcvs 0x0080f5b2 │ │ │ │ @@ -282311,66 +282282,66 @@ │ │ │ │ stmdacs r0, {r1, r2, r9, sl, lr} │ │ │ │ movwcs sp, #4189 @ 0x105d │ │ │ │ rsceq r4, sl, r1, lsr #12 │ │ │ │ @ instruction: 0xf0114618 │ │ │ │ ldmiblt r0, {r0, r2, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ ldrtmi r2, [r0], -lr, lsl #8 │ │ │ │ mrc2 1, 2, pc, cr10, cr6, {0} │ │ │ │ - @ instruction: 0xf97af154 │ │ │ │ + @ instruction: 0xf976f154 │ │ │ │ strcs r6, [r0], -r4 │ │ │ │ andlt r4, r3, r0, lsr r6 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ andcs r8, r0, #240, 30 @ 0x3c0 │ │ │ │ - beq 0x19ff84 │ │ │ │ + beq 0x19ff0c │ │ │ │ @ instruction: 0xf1061d04 │ │ │ │ ldrmi r0, [r7], -r4, lsl #16 │ │ │ │ andls r4, r0, #154140672 @ 0x9300000 │ │ │ │ and r9, r8, r1, lsl #12 │ │ │ │ @ instruction: 0xf8484630 │ │ │ │ strcc r6, [r1, -r4, lsl #24] │ │ │ │ adcmi r3, pc, #8, 8 @ 0x8000000 │ │ │ │ - bleq 0x3620a8 │ │ │ │ + bleq 0x362030 │ │ │ │ stmdavs r6!, {r1, r3, r5, ip, lr, pc} │ │ │ │ - blle 0xb6f790 │ │ │ │ + blle 0xb6f718 │ │ │ │ @ instruction: 0xf854d0f2 │ │ │ │ ldrbmi r1, [r3], -r4, lsl #24 │ │ │ │ @ instruction: 0x46484632 │ │ │ │ - blx 0x15dffe4 │ │ │ │ + blx 0x15dff6c │ │ │ │ stceq 8, cr15, [r4], {72} @ 0x48 │ │ │ │ andcs fp, r0, r8, asr #3 │ │ │ │ svceq 0x0000f1bb │ │ │ │ - blls 0x15874c │ │ │ │ + blls 0x1586d4 │ │ │ │ cmnpmi r0, pc, asr #8 @ p-variant is OBSOLETE │ │ │ │ mvnsvc pc, r7, asr #13 │ │ │ │ adcsmi r1, r0, #200, 20 @ 0xc8000 │ │ │ │ tstls r0, r1, lsr pc │ │ │ │ @ instruction: 0x4630199b │ │ │ │ ldrb r9, [sl, r0, lsl #6] │ │ │ │ - @ instruction: 0xf938f154 │ │ │ │ - ldr r6, [ip, r5]! │ │ │ │ @ instruction: 0xf934f154 │ │ │ │ + ldr r6, [ip, r5]! │ │ │ │ + @ instruction: 0xf930f154 │ │ │ │ andvs r2, r3, r6, lsl r3 │ │ │ │ ldmdblt pc, {r0, r1, r2, r4, r5, r7, r8, r9, sl, sp, lr, pc}^ @ │ │ │ │ str r9, [sp, r1, lsl #28]! │ │ │ │ ldr r9, [r3, r1, lsl #28]! │ │ │ │ ldrcs r9, [r6], #-3585 @ 0xfffff1ff │ │ │ │ @ instruction: 0xf154e7a9 │ │ │ │ - movwcs pc, #51495 @ 0xc927 @ │ │ │ │ + movwcs pc, #51491 @ 0xc923 @ │ │ │ │ str r6, [sl, r3]! │ │ │ │ - bleq 0x1a0134 │ │ │ │ + bleq 0x1a00bc │ │ │ │ svclt 0x0000e7c1 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec7b204 │ │ │ │ + bl 0xfec7b18c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x460d0ff0 │ │ │ │ vmax.s8 d20, d1, d4 │ │ │ │ - vmlsl.s q9, d16, d0[0] │ │ │ │ + vmlsl.s q9, d0, d0[0] │ │ │ │ andcs r0, pc, #52, 12 @ 0x3400000 │ │ │ │ stmdavs r8!, {r0, r4, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf920f011 │ │ │ │ andscs r6, r8, #32 │ │ │ │ mvnseq pc, r6, lsl #2 │ │ │ │ @ instruction: 0xf0116868 │ │ │ │ rsbvs pc, r0, r9, lsl r9 @ │ │ │ │ @@ -282378,16 +282349,16 @@ │ │ │ │ stmiavs r8!, {r2, r3, r4, r8, ip, sp, lr} │ │ │ │ @ instruction: 0xf912f011 │ │ │ │ andscs r6, r0, #160 @ 0xa0 │ │ │ │ mvnvs pc, r6, lsl #10 │ │ │ │ @ instruction: 0xf01168e8 │ │ │ │ rscvs pc, r0, fp, lsl #18 │ │ │ │ stcvc 3, cr2, [sl], #-0 │ │ │ │ - bvs 0x1bc10dc │ │ │ │ - bvs 0xfebbc9e0 │ │ │ │ + bvs 0x1bc1064 │ │ │ │ + bvs 0xfebbc968 │ │ │ │ @ instruction: 0xf8c462a2 │ │ │ │ @ instruction: 0xf8c43011 │ │ │ │ @ instruction: 0xf8c43015 │ │ │ │ @ instruction: 0xf8c43019 │ │ │ │ eorvs r3, r3, #29 │ │ │ │ strbtvc r7, [r3], #-3179 @ 0xfffff395 │ │ │ │ strtvc r7, [r3], #3243 @ 0xcab │ │ │ │ @@ -282410,19 +282381,19 @@ │ │ │ │ eorcc pc, r1, r4, lsl #17 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd70 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec7b2d4 │ │ │ │ + bl 0xfec7b25c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x460d0ff0 │ │ │ │ vmax.s8 d20, d1, d4 │ │ │ │ - vmlsl.s q9, d16, d0[0] │ │ │ │ + vmlsl.s q9, d0, d0[0] │ │ │ │ andcs r0, pc, #52, 12 @ 0x3400000 │ │ │ │ stmdavs r8!, {r0, r4, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf8b8f011 │ │ │ │ andscs r6, r8, #32 │ │ │ │ mvnseq pc, r6, lsl #2 │ │ │ │ @ instruction: 0xf0116868 │ │ │ │ strhtvs pc, [r0], #-129 @ 0xffffff7f @ │ │ │ │ @@ -282460,19 +282431,19 @@ │ │ │ │ eorcc pc, r1, r4, lsl #17 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd70 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec7b39c │ │ │ │ + bl 0xfec7b324 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x460d0ff0 │ │ │ │ vmax.s8 d20, d1, d4 │ │ │ │ - vmlsl.s q9, d16, d0[0] │ │ │ │ + vmlsl.s q9, d0, d0[0] │ │ │ │ andcs r0, pc, #52, 12 @ 0x3400000 │ │ │ │ stmdavs r8!, {r0, r4, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf876f011 │ │ │ │ andscs r6, r8, #32 │ │ │ │ mvnseq pc, r6, lsl #2 │ │ │ │ @ instruction: 0xf0116868 │ │ │ │ rsbvs pc, r0, pc, ror #16 │ │ │ │ @@ -282480,16 +282451,16 @@ │ │ │ │ stmiavs r8!, {r2, r3, r4, r8, ip, sp, lr} │ │ │ │ @ instruction: 0xf868f011 │ │ │ │ andscs r6, r0, #160 @ 0xa0 │ │ │ │ mvnvs pc, r6, lsl #10 │ │ │ │ @ instruction: 0xf01168e8 │ │ │ │ rscvs pc, r0, r1, ror #16 │ │ │ │ stcvc 3, cr2, [sl], #-0 │ │ │ │ - bvs 0x1bc1274 │ │ │ │ - bvs 0xfebbcb78 │ │ │ │ + bvs 0x1bc11fc │ │ │ │ + bvs 0xfebbcb00 │ │ │ │ @ instruction: 0xf8c462a2 │ │ │ │ @ instruction: 0xf8c43011 │ │ │ │ @ instruction: 0xf8c43015 │ │ │ │ @ instruction: 0xf8c43019 │ │ │ │ eorvs r3, r3, #29 │ │ │ │ strbtvc r7, [r3], #-3179 @ 0xfffff395 │ │ │ │ strtvc r7, [r3], #3243 @ 0xcab │ │ │ │ @@ -282512,19 +282483,19 @@ │ │ │ │ eorcc pc, r1, r4, lsl #17 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd70 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec7b46c │ │ │ │ + bl 0xfec7b3f4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x460d0ff0 │ │ │ │ vmax.s8 d20, d1, d4 │ │ │ │ - vmlsl.s q9, d16, d0[0] │ │ │ │ + vmlsl.s q9, d0, d0[0] │ │ │ │ andcs r0, pc, #52, 12 @ 0x3400000 │ │ │ │ stmdavs r8!, {r0, r4, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf80ef011 │ │ │ │ andscs r6, r8, #32 │ │ │ │ mvnseq pc, r6, lsl #2 │ │ │ │ @ instruction: 0xf0116868 │ │ │ │ rsbvs pc, r0, r7, lsl #16 │ │ │ │ @@ -282570,326 +282541,326 @@ │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a0f8cc │ │ │ │ stmdavs r3, {r0, r1, r2, r3, r4, r9, sl, lr} │ │ │ │ ldrmi fp, [r6], -pc, lsl #1 │ │ │ │ ldrdge pc, [r8], -r0 │ │ │ │ @ instruction: 0xf8d34681 │ │ │ │ @ instruction: 0x460d30bc │ │ │ │ - bvs 0x7cb3b4 │ │ │ │ + bvs 0x7cb33c │ │ │ │ @ instruction: 0xf00042b2 │ │ │ │ ldmibvs sl, {r0, r1, r2, r3, r4, r6, r7, pc} │ │ │ │ @ instruction: 0xf00042b2 │ │ │ │ - bvs 0x18045d8 │ │ │ │ + bvs 0x1804560 │ │ │ │ @ instruction: 0xf00042b3 │ │ │ │ @ instruction: 0xf8d1813b │ │ │ │ ldmib r5, {r3, r6, pc}^ │ │ │ │ ldmib r5, {r2, r3, r8, r9, sp}^ │ │ │ │ - b 0x15a73b8 │ │ │ │ + b 0x15a7340 │ │ │ │ andle r0, sp, r3, lsl #2 │ │ │ │ @ instruction: 0x61b4f649 │ │ │ │ orrscs pc, r7, r0, asr #5 │ │ │ │ ldrtmi r6, [r1], #-2057 @ 0xfffff7f7 │ │ │ │ stmdbvs r8!, {r0, r3, fp, ip} │ │ │ │ stceq 1, cr15, [r0], {76} @ 0x4c │ │ │ │ stmdbvs r9!, {r3, r9, fp, ip}^ │ │ │ │ @ instruction: 0x0c01eb6c │ │ │ │ tstpeq r1, r4, lsl r0 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0x0c06e9cd │ │ │ │ andscc lr, r2, pc, asr #20 │ │ │ │ - b 0x1135dd4 │ │ │ │ + b 0x1135d5c │ │ │ │ svclt 0x000c5003 │ │ │ │ cmncs r2, sp, lsr #2 │ │ │ │ tstls r1, r0, lsl #14 │ │ │ │ andeq pc, r7, r2, ror #6 │ │ │ │ tstpeq r0, r4, lsl r0 @ p-variant is OBSOLETE │ │ │ │ andcs pc, fp, #134217731 @ 0x8000003 │ │ │ │ movweq pc, #45935 @ 0xb36f @ │ │ │ │ @ instruction: 0xf895910c │ │ │ │ - b 0x11e8478 │ │ │ │ + b 0x11e8400 │ │ │ │ movwls r0, #33538 @ 0x8302 │ │ │ │ @ instruction: 0x232dbf0c │ │ │ │ movwls r2, #9079 @ 0x2377 │ │ │ │ movweq pc, #16404 @ 0x4014 @ │ │ │ │ svclt 0x000c9009 │ │ │ │ rsbscs r2, r8, #-805306366 @ 0xd0000002 │ │ │ │ andls r2, r3, #0, 18 │ │ │ │ rsbscs fp, r3, #12, 30 @ 0x30 │ │ │ │ andls r2, r4, #112, 4 │ │ │ │ movwls r2, #53505 @ 0xd101 │ │ │ │ - sbcseq pc, r8, #-1610612732 @ 0xa0000004 │ │ │ │ + subseq pc, r8, #-1610612732 @ 0xa0000004 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - blvc 0x4dfa54 │ │ │ │ + blvc 0x4df9dc │ │ │ │ @ instruction: 0x46504633 │ │ │ │ - blvc 0x3dfa3c │ │ │ │ - blx 0xff7e0a50 │ │ │ │ + blvc 0x3df9c4 │ │ │ │ + blx 0xff6e09d8 │ │ │ │ svceq 0x0000f1b8 │ │ │ │ addhi pc, r7, r0 │ │ │ │ movteq pc, #37312 @ 0x91c0 @ │ │ │ │ - sbcpl pc, ip, #-1879048188 @ 0x90000004 │ │ │ │ + subpl pc, ip, #-1879048188 @ 0x90000004 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ andls r2, r0, #1073741824 @ 0x40000000 │ │ │ │ vmin.s8 q10, q5, q0 │ │ │ │ - vsubl.s8 , d0, d0 │ │ │ │ + vsubl.s8 q8, d16, d0 │ │ │ │ @ instruction: 0xf8cd022e │ │ │ │ @ instruction: 0xf1918004 │ │ │ │ - @ instruction: 0xf899fac5 │ │ │ │ - blcs 0x13046c │ │ │ │ - blne 0xff1185c4 │ │ │ │ + @ instruction: 0xf899fac1 │ │ │ │ + blcs 0x1303f4 │ │ │ │ + blne 0xff11854c │ │ │ │ streq pc, [r0], #20 │ │ │ │ mlacs fp, r5, r8, pc @ │ │ │ │ orrscs lr, r7, #323584 @ 0x4f000 │ │ │ │ svclt 0x0018990c │ │ │ │ @ instruction: 0xf1bb461c │ │ │ │ rsble r0, sp, r0, lsl #30 │ │ │ │ @ instruction: 0xf0002900 │ │ │ │ stmdbls sp, {r1, r5, r7, pc} │ │ │ │ @ instruction: 0xf0402900 │ │ │ │ - bcs 0x1447ac │ │ │ │ + bcs 0x144734 │ │ │ │ cmnphi r8, r0 @ p-variant is OBSOLETE │ │ │ │ - sbcpl pc, ip, #-1879048188 @ 0x90000004 │ │ │ │ + subpl pc, ip, #-1879048188 @ 0x90000004 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ - @ instruction: 0x01bcf24a │ │ │ │ + teqpeq ip, sl, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - sbceq pc, r0, sl, asr #4 │ │ │ │ + subeq pc, r0, sl, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - strbeq pc, [r8, sl, asr #4] @ │ │ │ │ + strbeq pc, [r8, -sl, asr #4] @ │ │ │ │ streq pc, [lr, -r0, asr #5]! │ │ │ │ - strbeq pc, [ip], sl, asr #4 @ │ │ │ │ + strbeq pc, [ip], -sl, asr #4 @ │ │ │ │ strteq pc, [lr], -r0, asr #5 │ │ │ │ @ instruction: 0x46944615 │ │ │ │ muls lr, r6, r6 │ │ │ │ - stmiaeq r8!, {r1, r3, r6, r9, ip, sp, lr, pc} │ │ │ │ + stmdaeq r8!, {r1, r3, r6, r9, ip, sp, lr, pc} │ │ │ │ stmdaeq lr!, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ - bcs 0x15e234 │ │ │ │ + bcs 0x15e1bc │ │ │ │ rschi pc, r1, r0, asr #32 │ │ │ │ - sbcpl pc, ip, #-1879048188 @ 0x90000004 │ │ │ │ + subpl pc, ip, #-1879048188 @ 0x90000004 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ - sbceq pc, r0, sl, asr #4 │ │ │ │ + subeq pc, r0, sl, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - ldrbeq pc, [r0, #586] @ 0x24a @ │ │ │ │ + ldrbeq pc, [r0, #-586] @ 0xfffffdb6 @ │ │ │ │ streq pc, [lr, #-704]! @ 0xfffffd40 │ │ │ │ - strbeq pc, [ip], sl, asr #4 @ │ │ │ │ + strbeq pc, [ip], -sl, asr #4 @ │ │ │ │ strteq pc, [lr], -r0, asr #5 │ │ │ │ - cdpeq 2, 13, cr15, cr4, cr10, {2} │ │ │ │ + cdpeq 2, 5, cr15, cr4, cr10, {2} │ │ │ │ cdpeq 2, 2, cr15, cr14, cr0, {6} │ │ │ │ @ instruction: 0x46944611 │ │ │ │ stmib sp, {r0, r1, r2, r4, r9, sl, lr}^ │ │ │ │ ldrbmi r0, [r0], -r7, lsl #2 │ │ │ │ @ instruction: 0x2e09e9cd │ │ │ │ stmib sp, {r0, r8, sp}^ │ │ │ │ vrshl.s8 d28, d5, d10 │ │ │ │ - vsubl.s8 , d0, d8 │ │ │ │ + vsubl.s8 q8, d16, d8 │ │ │ │ strcs r0, [r4, #-558] @ 0xfffffdd2 │ │ │ │ stmib sp, {r2, r8, r9, sl, ip, pc}^ │ │ │ │ stmib sp, {r1, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf1915500 │ │ │ │ - andlt pc, pc, pc, asr sl @ │ │ │ │ + andlt pc, pc, fp, asr sl @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - stmiaeq r0!, {r1, r3, r6, r9, ip, sp, lr, pc} │ │ │ │ + stmdaeq r0!, {r1, r3, r6, r9, ip, sp, lr, pc} │ │ │ │ stmdaeq lr!, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ tstcs r1, r5, lsr #14 │ │ │ │ vmin.s8 q10, q4, q0 │ │ │ │ - vrshr.s64 d21, d12, #64 │ │ │ │ + vmov.i32 d21, #3072 @ 0x00000c00 │ │ │ │ @ instruction: 0xf1910232 │ │ │ │ - str pc, [r0, r7, asr #20] │ │ │ │ + str pc, [r0, r3, asr #20] │ │ │ │ stmdbls sp, {r0, r4, r5, r6, r7, r8, ip, sp, pc} │ │ │ │ @ instruction: 0xf0002900 │ │ │ │ - bcs 0x144754 │ │ │ │ + bcs 0x1446dc │ │ │ │ msrhi CPSR_fx, r0 │ │ │ │ - sbcpl pc, ip, r9, asr #4 │ │ │ │ + subpl pc, ip, r9, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ - adcseq pc, r8, #-1610612732 @ 0xa0000004 │ │ │ │ + eorseq pc, r8, #-1610612732 @ 0xa0000004 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - @ instruction: 0x01bcf24a │ │ │ │ + teqpeq ip, sl, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - stcleq 2, cr15, [r4], {74} @ 0x4a │ │ │ │ + mcrreq 2, 4, pc, r4, cr10 @ │ │ │ │ stceq 2, cr15, [lr], #-768 @ 0xfffffd00 │ │ │ │ - strbeq pc, [r8, sl, asr #4] @ │ │ │ │ + strbeq pc, [r8, -sl, asr #4] @ │ │ │ │ streq pc, [lr, -r0, asr #5]! │ │ │ │ strmi r4, [r6], -r5, lsl #12 │ │ │ │ ldr r4, [r2, r6, lsl #13]! │ │ │ │ biclt r9, r1, #212992 @ 0x34000 │ │ │ │ - bicpl pc, ip, r9, asr #4 │ │ │ │ + cmpppl ip, r9, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ @ instruction: 0xf0002a00 │ │ │ │ vrhadd.s8 d24, d10, d23 │ │ │ │ - vrshr.s64 d16, d24, #64 │ │ │ │ + vmvn.i32 d16, #2048 @ 0x00000800 │ │ │ │ vhsub.s8 d16, d10, d30 │ │ │ │ - vqdmulh.s d16, d16, d0[1] │ │ │ │ + vqdmulh.s d16, d0, d0[1] │ │ │ │ strmi r0, [r8], -lr, lsr #24 │ │ │ │ strmi r4, [pc], -sp, lsl #12 │ │ │ │ strmi r4, [lr], lr, lsl #12 │ │ │ │ stmdbls sp, {r0, r1, r3, r4, r7, r8, r9, sl, sp, lr, pc} │ │ │ │ @ instruction: 0xf43f2900 │ │ │ │ vrecps.f32 q13, , q15 │ │ │ │ - vmla.f d21, d16, d0[3] │ │ │ │ - bcs 0x124a70 │ │ │ │ + vmla.f d21, d0, d0[3] │ │ │ │ + bcs 0x1249f8 │ │ │ │ adcshi pc, r8, r0 │ │ │ │ - adcseq pc, r8, #-1610612732 @ 0xa0000004 │ │ │ │ + eorseq pc, r8, #-1610612732 @ 0xa0000004 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - sbceq pc, r0, sl, asr #4 │ │ │ │ + subeq pc, r0, sl, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - stcleq 2, cr15, [r4], {74} @ 0x4a │ │ │ │ + mcrreq 2, 4, pc, r4, cr10 @ │ │ │ │ stceq 2, cr15, [lr], #-768 @ 0xfffffd00 │ │ │ │ - strbeq pc, [ip], sl, asr #4 @ │ │ │ │ + strbeq pc, [ip], -sl, asr #4 @ │ │ │ │ strteq pc, [lr], -r0, asr #5 │ │ │ │ strmi r4, [pc], -sp, lsl #12 │ │ │ │ ldrb r4, [ip, -lr, lsl #13]! │ │ │ │ - ldmeq r0!, {r1, r3, r6, r9, ip, sp, lr, pc} │ │ │ │ + ldmdaeq r0!, {r1, r3, r6, r9, ip, sp, lr, pc} │ │ │ │ stmdaeq lr!, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ - bcs 0x15e0f0 │ │ │ │ + bcs 0x15e078 │ │ │ │ addhi pc, sl, r0 │ │ │ │ - sbcpl pc, ip, #-1879048188 @ 0x90000004 │ │ │ │ + subpl pc, ip, #-1879048188 @ 0x90000004 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ @ instruction: 0x46104611 │ │ │ │ @ instruction: 0x46944615 │ │ │ │ @ instruction: 0x46164617 │ │ │ │ @ instruction: 0xe7684696 │ │ │ │ subsle r2, sl, r0, lsl #20 │ │ │ │ - strbpl pc, [ip, #585] @ 0x249 @ │ │ │ │ - streq pc, [pc, #-704]! @ 0x124354 │ │ │ │ - adcseq pc, r8, #-1610612732 @ 0xa0000004 │ │ │ │ + strbpl pc, [ip, #-585] @ 0xfffffdb7 @ │ │ │ │ + streq pc, [pc, #-704]! @ 0x1242dc │ │ │ │ + eorseq pc, r8, #-1610612732 @ 0xa0000004 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - @ instruction: 0x01bcf24a │ │ │ │ + teqpeq ip, sl, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - sbceq pc, r0, sl, asr #4 │ │ │ │ + subeq pc, r0, sl, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - stcleq 2, cr15, [r4], {74} @ 0x4a │ │ │ │ + mcrreq 2, 4, pc, r4, cr10 @ │ │ │ │ stceq 2, cr15, [lr], #-768 @ 0xfffffd00 │ │ │ │ - strbeq pc, [r8, sl, asr #4] @ │ │ │ │ + strbeq pc, [r8, -sl, asr #4] @ │ │ │ │ streq pc, [lr, -r0, asr #5]! │ │ │ │ - strbeq pc, [ip], sl, asr #4 @ │ │ │ │ + strbeq pc, [ip], -sl, asr #4 @ │ │ │ │ strteq pc, [lr], -r0, asr #5 │ │ │ │ strb r4, [r8, -lr, lsr #13] │ │ │ │ vcge.s8 d27, d9, d10 │ │ │ │ - vmlal.s , d16, d0[3] │ │ │ │ + vmlal.s , d0, d0[3] │ │ │ │ vhsub.s8 d16, d10, d31 │ │ │ │ - vsra.s64 d16, d28, #64 │ │ │ │ + vbic.i32 d16, #12 @ 0x0000000c │ │ │ │ vrhadd.s8 d16, d10, d30 │ │ │ │ - vqdmlsl.s q8, d16, d0[2] │ │ │ │ + vqdmlsl.s q8, d0, d0[2] │ │ │ │ ldrmi r0, [r0], -lr, lsr #14 │ │ │ │ @ instruction: 0x46944615 │ │ │ │ @ instruction: 0x46964616 │ │ │ │ vaba.s8 d30, d9, d21 │ │ │ │ - vmlal.s , d16, d0[3] │ │ │ │ + vmlal.s , d0, d0[3] │ │ │ │ vhsub.s8 d16, d10, d31 │ │ │ │ - vmla.i d16, d16, d0[0] │ │ │ │ + vmla.i d16, d0, d0[0] │ │ │ │ vhadd.s8 d16, d10, d30 │ │ │ │ - vmlsl.s q8, d16, d0[3] │ │ │ │ + vmlsl.s q8, d0, d0[3] │ │ │ │ ldrmi r0, [r1], -lr, lsr #12 │ │ │ │ @ instruction: 0x46944615 │ │ │ │ @ instruction: 0x46964617 │ │ │ │ vabd.s8 d30, d9, d19 │ │ │ │ - vmlal.s , d16, d0[3] │ │ │ │ + vmlal.s , d0, d0[3] │ │ │ │ vhsub.s8 d16, d10, d31 │ │ │ │ - vsra.s64 d16, d28, #64 │ │ │ │ + vbic.i32 d16, #12 @ 0x0000000c │ │ │ │ vrhadd.s8 d16, d10, d30 │ │ │ │ - vshl.s64 q8, q0, #0 │ │ │ │ + vorr.i32 q8, #0 @ 0x00000000 │ │ │ │ vrshl.s8 d16, d30, d10 │ │ │ │ - vqdmlsl.s q8, d16, d0[2] │ │ │ │ + vqdmlsl.s q8, d0, d0[2] │ │ │ │ vabd.s8 d16, d10, d30 │ │ │ │ - @ instruction: 0xf2c00ed4 │ │ │ │ + vmov.i8 q8, #4 @ 0x04 │ │ │ │ ldrmi r0, [r0], -lr, lsr #28 │ │ │ │ @ instruction: 0x46164694 │ │ │ │ vabd.s8 d30, d10, d11 │ │ │ │ - vrshr.s64 d16, d24, #64 │ │ │ │ + vmvn.i32 d16, #2048 @ 0x00000800 │ │ │ │ vhsub.s8 d16, d10, d30 │ │ │ │ - vsra.s64 d16, d28, #64 │ │ │ │ + vbic.i32 d16, #12 @ 0x0000000c │ │ │ │ vrhadd.s8 d16, d10, d30 │ │ │ │ - vmla.i d16, d16, d0[0] │ │ │ │ + vmla.i d16, d0, d0[0] │ │ │ │ vhadd.s8 d16, d10, d30 │ │ │ │ - vshl.s64 q8, q0, #0 │ │ │ │ + vorr.i32 q8, #0 @ 0x00000000 │ │ │ │ vrshl.s8 d16, d30, d10 │ │ │ │ - vqdmulh.s d16, d16, d0[1] │ │ │ │ + vqdmulh.s d16, d0, d0[1] │ │ │ │ @ instruction: 0xf24a0c2e │ │ │ │ - vqdmlsl.s q8, d16, d0[2] │ │ │ │ + vqdmlsl.s q8, d0, d0[2] │ │ │ │ vabd.s8 d16, d10, d30 │ │ │ │ - vmlsl.s q8, d16, d0[3] │ │ │ │ + vmlsl.s q8, d0, d0[3] │ │ │ │ vmax.s8 d16, d10, d30 │ │ │ │ - @ instruction: 0xf2c00ed4 │ │ │ │ + vmov.i8 q8, #4 @ 0x04 │ │ │ │ strbt r0, [sl], lr, lsr #28 │ │ │ │ - sbcpl pc, ip, #-1879048188 @ 0x90000004 │ │ │ │ + subpl pc, ip, #-1879048188 @ 0x90000004 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ - ldrbeq pc, [r0, #586] @ 0x24a @ │ │ │ │ + ldrbeq pc, [r0, #-586] @ 0xfffffdb6 @ │ │ │ │ streq pc, [lr, #-704]! @ 0xfffffd40 │ │ │ │ - cdpeq 2, 13, cr15, cr4, cr10, {2} │ │ │ │ + cdpeq 2, 5, cr15, cr4, cr10, {2} │ │ │ │ cdpeq 2, 2, cr15, cr14, cr0, {6} │ │ │ │ @ instruction: 0x46104611 │ │ │ │ @ instruction: 0x46174694 │ │ │ │ @ instruction: 0xe6d84616 │ │ │ │ - adcseq pc, r8, #-1610612732 @ 0xa0000004 │ │ │ │ + eorseq pc, r8, #-1610612732 @ 0xa0000004 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - sbceq pc, r0, sl, asr #4 │ │ │ │ + subeq pc, r0, sl, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - ldrbeq pc, [r0, #586] @ 0x24a @ │ │ │ │ + ldrbeq pc, [r0, #-586] @ 0xfffffdb6 @ │ │ │ │ streq pc, [lr, #-704]! @ 0xfffffd40 │ │ │ │ - stcleq 2, cr15, [r4], {74} @ 0x4a │ │ │ │ + mcrreq 2, 4, pc, r4, cr10 @ │ │ │ │ stceq 2, cr15, [lr], #-768 @ 0xfffffd00 │ │ │ │ - strbeq pc, [ip], sl, asr #4 @ │ │ │ │ + strbeq pc, [ip], -sl, asr #4 @ │ │ │ │ strteq pc, [lr], -r0, asr #5 │ │ │ │ - cdpeq 2, 13, cr15, cr4, cr10, {2} │ │ │ │ + cdpeq 2, 5, cr15, cr4, cr10, {2} │ │ │ │ cdpeq 2, 2, cr15, cr14, cr0, {6} │ │ │ │ ldrt r4, [lr], pc, lsl #12 │ │ │ │ - sbcpl pc, ip, #-1879048188 @ 0x90000004 │ │ │ │ + subpl pc, ip, #-1879048188 @ 0x90000004 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ - @ instruction: 0x01bcf24a │ │ │ │ + teqpeq ip, sl, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - sbceq pc, r0, sl, asr #4 │ │ │ │ + subeq pc, r0, sl, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - ldrbeq pc, [r0, #586] @ 0x24a @ │ │ │ │ + ldrbeq pc, [r0, #-586] @ 0xfffffdb6 @ │ │ │ │ streq pc, [lr, #-704]! @ 0xfffffd40 │ │ │ │ - strbeq pc, [r8, sl, asr #4] @ │ │ │ │ + strbeq pc, [r8, -sl, asr #4] @ │ │ │ │ streq pc, [lr, -r0, asr #5]! │ │ │ │ - strbeq pc, [ip], sl, asr #4 @ │ │ │ │ + strbeq pc, [ip], -sl, asr #4 @ │ │ │ │ strteq pc, [lr], -r0, asr #5 │ │ │ │ - cdpeq 2, 13, cr15, cr4, cr10, {2} │ │ │ │ + cdpeq 2, 5, cr15, cr4, cr10, {2} │ │ │ │ cdpeq 2, 2, cr15, cr14, cr0, {6} │ │ │ │ ssat r4, #1, r4, lsl #13 │ │ │ │ - sbcpl pc, ip, r9, asr #4 │ │ │ │ + subpl pc, ip, r9, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ - adcseq pc, r8, #-1610612732 @ 0xa0000004 │ │ │ │ + eorseq pc, r8, #-1610612732 @ 0xa0000004 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - @ instruction: 0x01bcf24a │ │ │ │ + teqpeq ip, sl, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - ldrbeq pc, [r0, #586] @ 0x24a @ │ │ │ │ + ldrbeq pc, [r0, #-586] @ 0xfffffdb6 @ │ │ │ │ streq pc, [lr, #-704]! @ 0xfffffd40 │ │ │ │ - stcleq 2, cr15, [r4], {74} @ 0x4a │ │ │ │ + mcrreq 2, 4, pc, r4, cr10 @ │ │ │ │ stceq 2, cr15, [lr], #-768 @ 0xfffffd00 │ │ │ │ - strbeq pc, [r8, sl, asr #4] @ │ │ │ │ + strbeq pc, [r8, -sl, asr #4] @ │ │ │ │ streq pc, [lr, -r0, asr #5]! │ │ │ │ - cdpeq 2, 13, cr15, cr4, cr10, {2} │ │ │ │ + cdpeq 2, 5, cr15, cr4, cr10, {2} │ │ │ │ cdpeq 2, 2, cr15, cr14, cr0, {6} │ │ │ │ str r4, [r2], r6, lsl #12 │ │ │ │ - adcseq pc, r8, #-1610612732 @ 0xa0000004 │ │ │ │ + eorseq pc, r8, #-1610612732 @ 0xa0000004 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - ldrbeq pc, [r0, #586] @ 0x24a @ │ │ │ │ + ldrbeq pc, [r0, #-586] @ 0xfffffdb6 @ │ │ │ │ streq pc, [lr, #-704]! @ 0xfffffd40 │ │ │ │ - stcleq 2, cr15, [r4], {74} @ 0x4a │ │ │ │ + mcrreq 2, 4, pc, r4, cr10 @ │ │ │ │ stceq 2, cr15, [lr], #-768 @ 0xfffffd00 │ │ │ │ - cdpeq 2, 13, cr15, cr4, cr10, {2} │ │ │ │ + cdpeq 2, 5, cr15, cr4, cr10, {2} │ │ │ │ cdpeq 2, 2, cr15, cr14, cr0, {6} │ │ │ │ strmi r4, [pc], -r8, lsl #12 │ │ │ │ strbt r4, [lr], -lr, lsl #12 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec7ba04 │ │ │ │ + bl 0xfec7b98c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ stmdbmi r7, {r1, r2, r3, r7, r9, sl, lr} │ │ │ │ ldrmi r9, [r3], -r0, lsl #6 │ │ │ │ @ instruction: 0xf7ff4672 │ │ │ │ andcs pc, r0, r9, lsl #27 │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - eorseq r1, r4, r0, ror #21 │ │ │ │ + eorseq r1, r4, r0, ror #20 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ ldrtvs pc, [r4], r9, asr #12 @ │ │ │ │ ldrcs pc, [r7], r0, asr #5 │ │ │ │ ldrbvs pc, [ip, r9, asr #12] @ │ │ │ │ @@ -282897,270 +282868,270 @@ │ │ │ │ strmi fp, [fp], r3, lsl #1 │ │ │ │ @ instruction: 0x46816834 │ │ │ │ @ instruction: 0xf04f469a │ │ │ │ cdpne 8, 6, cr0, cr5, cr0, {0} │ │ │ │ stmdbne sl, {r0, r2, r4, sl, lr} │ │ │ │ ldmdavs r1!, {r1, r2, sp, lr, pc} │ │ │ │ ldmdavs fp!, {r1, r5, r6, sl, fp, ip} │ │ │ │ - bleq 0x19f6f8 │ │ │ │ + bleq 0x19f680 │ │ │ │ ldmdale r4!, {r0, r1, r3, r4, r7, r8, sl, lr} │ │ │ │ ldrdeq pc, [r4], -r9 │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ @ instruction: 0xf0442800 │ │ │ │ ldmdavs sl!, {r0, r4, r5, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ movwmi lr, #27088 @ 0x69d0 │ │ │ │ adcmi r4, r5, #1048576 @ 0x100000 │ │ │ │ movweq lr, #15224 @ 0x3b78 │ │ │ │ svclt 0x00386833 │ │ │ │ - bne 0xff9f6148 │ │ │ │ + bne 0xff9f60d0 │ │ │ │ ldmdale r3, {r0, r1, r4, r7, r9, lr} │ │ │ │ ldrbmi r3, [sl], -r1, lsl #6 │ │ │ │ @ instruction: 0xf8cd4648 │ │ │ │ @ instruction: 0xf7ffa000 │ │ │ │ adcmi pc, r5, #4160 @ 0x1040 │ │ │ │ ldrdcs sp, [r0], -fp │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - orrcc pc, r8, sl, asr #4 │ │ │ │ + tstpcc r8, sl, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - adccc pc, r0, sl, asr #4 │ │ │ │ + eorcc pc, r0, sl, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ vqdmulh.s d20, d2, d8 │ │ │ │ @ instruction: 0xf15c1216 │ │ │ │ - vmul.i8 d31, d10, d31 │ │ │ │ - vaddw.s8 , q8, d8 │ │ │ │ + vmul.i8 d31, d10, d27 │ │ │ │ + vaddw.s8 , q0, d8 │ │ │ │ vrhadd.s8 d16, d10, d30 │ │ │ │ - vshr.s64 d19, d24, #64 │ │ │ │ - blmi 0x1a49a8 │ │ │ │ + vmvn.i32 d19, #8 @ 0x00000008 │ │ │ │ + blmi 0x1a4930 │ │ │ │ andsne pc, lr, #536870916 @ 0x20000004 │ │ │ │ - @ instruction: 0xf932f15c │ │ │ │ - eorseq r1, r4, r0, lsr fp │ │ │ │ + @ instruction: 0xf92ef15c │ │ │ │ + ldrhteq r1, [r4], -r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfec7bb04 │ │ │ │ + bl 0xfec7ba8c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf17f0ff8 │ │ │ │ - blx 0xfed648dc │ │ │ │ + blx 0xfed64854 │ │ │ │ stmdbeq r0, {r7, ip, sp, lr, pc}^ │ │ │ │ movwcs r2, #256 @ 0x100 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd08 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec7bb2c │ │ │ │ + bl 0xfec7bab4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0xca8754 │ │ │ │ + blmi 0xca86dc │ │ │ │ @ instruction: 0x460db09a │ │ │ │ vhsub.s8 d18, d10, d6 │ │ │ │ - vsra.s64 , q0, #64 │ │ │ │ + vorr.i32 , #0 @ 0x00000000 │ │ │ │ strmi r0, [r4], -lr, lsr #2 │ │ │ │ tstls r9, #1769472 @ 0x1b0000 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ - mcrr2 1, 8, pc, lr, cr0 @ │ │ │ │ + mcrr2 1, 8, pc, sl, cr0 @ │ │ │ │ @ instruction: 0x9003b9b8 │ │ │ │ - bicscc pc, r8, sl, asr #4 │ │ │ │ + cmppcc r8, sl, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ andcs r1, r5, #160, 26 @ 0x2800 │ │ │ │ @ instruction: 0xf1804606 │ │ │ │ - stmdblt r0, {r0, r1, r6, sl, fp, ip, sp, lr, pc}^ │ │ │ │ + stmdblt r0, {r0, r1, r2, r3, r4, r5, sl, fp, ip, sp, lr, pc}^ │ │ │ │ andeq pc, fp, r4, lsl #2 │ │ │ │ @ instruction: 0xf17f4629 │ │ │ │ - blx 0xfed64878 │ │ │ │ + blx 0xfed647f0 │ │ │ │ stmdbeq r0, {r7, ip, sp, lr, pc}^ │ │ │ │ stmibvc r2!, {r2, sp, lr, pc} │ │ │ │ - bcs 0x333244 │ │ │ │ + bcs 0x3331cc │ │ │ │ andcs sp, r0, r0, lsl r9 │ │ │ │ ldmdavs sl, {r0, r3, r4, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r9, lsl fp │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andslt sp, sl, r9, lsr #2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ tstcs r0, r0, asr r2 │ │ │ │ @ instruction: 0xf17fa805 │ │ │ │ - @ instruction: 0xf188ee94 │ │ │ │ - cmppcs r0, #1196032 @ p-variant is OBSOLETE @ 0x124000 │ │ │ │ + @ instruction: 0xf188ee90 │ │ │ │ + cmppcs r0, #1130496 @ p-variant is OBSOLETE @ 0x114000 │ │ │ │ andls r4, r1, r9, lsl r6 │ │ │ │ - rsccc pc, r0, #-1610612732 @ 0xa0000004 │ │ │ │ + rsbcc pc, r0, #-1610612732 @ 0xa0000004 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ andls sl, r0, #327680 @ 0x50000 │ │ │ │ @ instruction: 0xf1912201 │ │ │ │ - stmdage r5, {r0, r2, r5, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ - blx 0x17e0fd2 │ │ │ │ + stmdage r5, {r0, r5, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ + blx 0x16e0f5a │ │ │ │ strmi sl, [r2], -r5, lsl #18 │ │ │ │ ldrtmi r9, [r0], -r3 │ │ │ │ - stc2 1, cr15, [r8], {128} @ 0x80 │ │ │ │ + stc2 1, cr15, [r4], {128} @ 0x80 │ │ │ │ bicsle r2, r0, r0, lsl #16 │ │ │ │ ldmne r0!, {r0, r1, r9, fp, ip, pc} │ │ │ │ @ instruction: 0xf191e7c2 │ │ │ │ - svclt 0x0000fa07 │ │ │ │ + svclt 0x0000fa03 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a0f8cc │ │ │ │ @ instruction: 0xf5a04604 │ │ │ │ addlt r5, pc, r6, lsr r0 @ │ │ │ │ @ instruction: 0x460d3830 │ │ │ │ - @ instruction: 0xf8e4f773 │ │ │ │ + @ instruction: 0xf920f773 │ │ │ │ @ instruction: 0xf5a44682 │ │ │ │ ldmdacc r0!, {r1, r2, r4, r5, ip, lr} │ │ │ │ - @ instruction: 0xf976f773 │ │ │ │ + @ instruction: 0xf9b2f773 │ │ │ │ orrscc pc, sl, #4, 10 @ 0x1000000 │ │ │ │ addscc pc, r9, #4, 10 @ 0x1000000 │ │ │ │ rsccc r4, r0, #137363456 @ 0x8300000 │ │ │ │ ldrdvc lr, [r4], r3 │ │ │ │ stccs 8, cr15, [r8], {82} @ 0x52 │ │ │ │ vbic.i16 d16, #251 @ 0x00fb │ │ │ │ tstls r5, r3, lsl #2 │ │ │ │ smlabtvs r0, r2, r3, pc @ │ │ │ │ streq pc, [fp], -r3, asr #7 │ │ │ │ stmdbcs r0, {r0, r1, r3, r9, sl, ip, pc} │ │ │ │ adcshi pc, r4, r0 │ │ │ │ qaddls r2, r4, r6 │ │ │ │ - blx 0x1f61074 │ │ │ │ + blx 0x1e60ffc │ │ │ │ @ instruction: 0x1e039906 │ │ │ │ vcgt.u8 d25, d0, d10 │ │ │ │ @ instruction: 0xf64e8094 │ │ │ │ - vmvn.i32 q11, #255 @ 0x000000ff │ │ │ │ + @ instruction: 0xf2c05cf0 │ │ │ │ @ instruction: 0xf04f0c2d │ │ │ │ movwcs r0, #14344 @ 0x3808 │ │ │ │ cdpeq 3, 3, cr9, cr11, cr12, {0} │ │ │ │ stmdbeq pc, {r0, r1, r2, ip, sp, lr, pc} @ │ │ │ │ - strbmi pc, [r8], r8, asr #12 @ │ │ │ │ + strbmi pc, [r8], -r8, asr #12 @ │ │ │ │ ldrteq pc, [r1], -r0, asr #5 @ │ │ │ │ vabd.s8 d18, d10, d0 │ │ │ │ - vsubl.s8 q10, d0, d12 │ │ │ │ + vsubl.s8 , d16, d12 │ │ │ │ movwls r0, #25134 @ 0x622e │ │ │ │ @ instruction: 0x1c07e9cd │ │ │ │ strls r9, [sp], #-521 @ 0xfffffdf7 │ │ │ │ tstcs r1, r8, lsl #22 │ │ │ │ movwls lr, #6605 @ 0x19cd │ │ │ │ - bls 0x376338 │ │ │ │ + bls 0x3762c0 │ │ │ │ @ instruction: 0xf8cd463b │ │ │ │ @ instruction: 0xf1908000 │ │ │ │ - @ instruction: 0xf1baff8f │ │ │ │ + @ instruction: 0xf1baff8b │ │ │ │ andle r0, pc, r0, lsl #30 │ │ │ │ - blx 0xfe6363fc │ │ │ │ - blx 0xfed60d40 │ │ │ │ + blx 0xfe636384 │ │ │ │ + blx 0xfed60cc8 │ │ │ │ @ instruction: 0xf773f080 │ │ │ │ - @ instruction: 0x4632f973 │ │ │ │ + ldrtmi pc, [r2], -pc, lsr #19 @ │ │ │ │ tstcs r1, r3, lsl #12 │ │ │ │ @ instruction: 0xf1904628 │ │ │ │ - mcrne 15, 3, pc, cr3, cr15, {3} @ │ │ │ │ + mcrne 15, 3, pc, cr3, cr11, {3} @ │ │ │ │ mvnsle r4, ip, lsl r0 │ │ │ │ svceq 0x0000f1bb │ │ │ │ ldrbmi sp, [ip], -pc │ │ │ │ @ instruction: 0xf0a4fa94 │ │ │ │ @ instruction: 0xf080fab0 │ │ │ │ - @ instruction: 0xf96ef773 │ │ │ │ + @ instruction: 0xf9aaf773 │ │ │ │ @ instruction: 0x46034632 │ │ │ │ strtmi r2, [r8], -r1, lsl #2 │ │ │ │ - @ instruction: 0xff6cf190 │ │ │ │ + @ instruction: 0xff68f190 │ │ │ │ andsmi r1, ip, r3, ror #28 │ │ │ │ - blls 0x2992b0 │ │ │ │ + blls 0x299238 │ │ │ │ movwls r2, #8449 @ 0x2101 │ │ │ │ - blls 0x2f6398 │ │ │ │ - rsbmi pc, r4, #-1610612732 @ 0xa0000004 │ │ │ │ + blls 0x2f6320 │ │ │ │ + rsccc pc, r4, #-1610612732 @ 0xa0000004 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ movwhi lr, #2509 @ 0x9cd │ │ │ │ @ instruction: 0xf1909b06 │ │ │ │ - @ instruction: 0xf1b8ff5b │ │ │ │ + @ instruction: 0xf1b8ff57 │ │ │ │ mcrrle 15, 0, r0, r3, cr6 │ │ │ │ tstcs r1, fp, asr #12 │ │ │ │ vmax.s8 d20, d10, d24 │ │ │ │ - vmlal.s q10, d16, d0[0] │ │ │ │ + vmlal.s q10, d0, d0[0] │ │ │ │ strcc r0, [r1, -lr, lsr #4] │ │ │ │ - @ instruction: 0xff4ef190 │ │ │ │ + @ instruction: 0xff4af190 │ │ │ │ addsmi r9, pc, #10240 @ 0x2800 │ │ │ │ stcls 1, cr13, [sp], {176} @ 0xb0 │ │ │ │ svceq 0x0008f1b8 │ │ │ │ @ instruction: 0xf504d027 │ │ │ │ vmin.s8 d19, d25, d9 │ │ │ │ - vmls.i d21, d16, d0[3] │ │ │ │ + vmls.i d21, d0, d0[3] │ │ │ │ tstcs r1, pc, lsr #8 │ │ │ │ vmax.s8 d20, d9, d24 │ │ │ │ - vrsra.s64 q8, q10, #64 │ │ │ │ + vbic.i32 q8, #1024 @ 0x00000400 │ │ │ │ @ instruction: 0xf8d6032d │ │ │ │ - bcs 0x12d460 │ │ │ │ + bcs 0x12d3e8 │ │ │ │ strtmi fp, [r2], -r8, lsl #30 │ │ │ │ vhsub.s8 d25, d10, d0 │ │ │ │ - vrshr.s64 q10, q2, #64 │ │ │ │ + vmov.i32 q10, #1024 @ 0x00000400 │ │ │ │ @ instruction: 0xf190022e │ │ │ │ - tstpcs r1, pc, lsr #30 @ p-variant is OBSOLETE │ │ │ │ + tstpcs r1, fp, lsr #30 @ p-variant is OBSOLETE │ │ │ │ vmax.s8 d20, d10, d24 │ │ │ │ - vmlal.s q10, d16, d0[7] │ │ │ │ + vmlal.s q10, d0, d0[7] │ │ │ │ @ instruction: 0xf190022e │ │ │ │ - vmax.f32 d31, d10, d23 │ │ │ │ - vsubl.s8 , d0, d0 │ │ │ │ + vmax.f32 d31, d10, d19 │ │ │ │ + vsubl.s8 q10, d16, d0 │ │ │ │ tstcs r1, lr, lsr #4 │ │ │ │ @ instruction: 0xf1904628 │ │ │ │ - andcs pc, r0, pc, lsl pc @ │ │ │ │ + andcs pc, r0, fp, lsl pc @ │ │ │ │ tstcs r0, pc │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ tstcs r1, fp, lsl #22 │ │ │ │ strtmi r9, [r8], -r0, lsl #6 │ │ │ │ vqdmulh.s d25, d10, d12 │ │ │ │ - vsubl.s8 q10, d16, d28 │ │ │ │ + vsubl.s8 q10, d0, d28 │ │ │ │ @ instruction: 0xf190022e │ │ │ │ - str pc, [pc, r9, lsl #30]! │ │ │ │ + str pc, [pc, r5, lsl #30]! │ │ │ │ ldrle r0, [r4, #-1809] @ 0xfffff8ef │ │ │ │ movwmi pc, #25543 @ 0x63c7 @ │ │ │ │ movwls r2, #20564 @ 0x5054 │ │ │ │ ldrle r0, [r8, #-1555]! @ 0xfffff9ed │ │ │ │ - @ instruction: 0xf9bef189 │ │ │ │ + @ instruction: 0xf9baf189 │ │ │ │ movwls r1, #44547 @ 0xae03 │ │ │ │ movwcs sp, #15795 @ 0x3db3 │ │ │ │ - stclcc 2, cr15, [ip], #296 @ 0x128 │ │ │ │ + stclcc 2, cr15, [ip], #-296 @ 0xfffffed8 │ │ │ │ stceq 2, cr15, [lr], #-768 @ 0xfffffd00 │ │ │ │ @ instruction: 0xf04f2102 │ │ │ │ movwls r0, #51207 @ 0xc807 │ │ │ │ - b 0x121e8f4 │ │ │ │ + b 0x121e87c │ │ │ │ vsubw.u8 , q1, d0 │ │ │ │ movwls r0, #45376 @ 0xb140 │ │ │ │ @ instruction: 0xf3c2b991 │ │ │ │ - bllt 0xfe1710f0 │ │ │ │ + bllt 0xfe171078 │ │ │ │ @ instruction: 0xf1892054 │ │ │ │ - @ instruction: 0x1e03f9a5 │ │ │ │ + @ instruction: 0x1e03f9a1 │ │ │ │ ldcle 3, cr9, [sl, #40] @ 0x28 │ │ │ │ vcgt.s8 d18, d10, d7 │ │ │ │ - @ instruction: 0xf2c03cf4 │ │ │ │ + vmvn.i32 , #1279 @ 0x000004ff │ │ │ │ tstcs r1, lr, lsr #24 │ │ │ │ stmdaeq r4, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ str r9, [ip, -ip, lsl #6]! │ │ │ │ qaddls r2, r4, r6 │ │ │ │ - @ instruction: 0xf994f189 │ │ │ │ + @ instruction: 0xf990f189 │ │ │ │ @ instruction: 0x1e039906 │ │ │ │ stcle 3, cr9, [r8, #40] @ 0x28 │ │ │ │ vcgt.s8 d18, d10, d7 │ │ │ │ - vmull.s8 q10, d0, d4 │ │ │ │ + vmull.s8 , d16, d4 │ │ │ │ @ instruction: 0xf04f0c2e │ │ │ │ movwls r0, #51206 @ 0xc806 │ │ │ │ @ instruction: 0xf189e71b │ │ │ │ - @ instruction: 0x1e03f985 │ │ │ │ + @ instruction: 0x1e03f981 │ │ │ │ @ instruction: 0xf77f930a │ │ │ │ movwcs sl, #16250 @ 0x3f7a │ │ │ │ - stclcc 2, cr15, [r4], #296 @ 0x128 │ │ │ │ + stclcc 2, cr15, [r4], #-296 @ 0xfffffed8 │ │ │ │ stceq 2, cr15, [lr], #-768 @ 0xfffffd00 │ │ │ │ @ instruction: 0xf04f2102 │ │ │ │ movwls r0, #51207 @ 0xc807 │ │ │ │ subscs lr, r4, fp, lsl #14 │ │ │ │ @ instruction: 0xf1899106 │ │ │ │ - stmdbls r6, {r0, r1, r4, r5, r6, r8, fp, ip, sp, lr, pc} │ │ │ │ + stmdbls r6, {r0, r1, r2, r3, r5, r6, r8, fp, ip, sp, lr, pc} │ │ │ │ movwls r1, #44547 @ 0xae03 │ │ │ │ svcge 0x0067f77f │ │ │ │ vcgt.s8 d18, d10, d7 │ │ │ │ - @ instruction: 0xf2c03cfc │ │ │ │ + vmvn.i32 , #3327 @ 0x00000cff │ │ │ │ @ instruction: 0xf04f0c2e │ │ │ │ movwls r0, #51205 @ 0xc805 │ │ │ │ svclt 0x0000e6f9 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ @@ -283172,59 +283143,59 @@ │ │ │ │ strcs r4, [r0, #-1672] @ 0xfffff978 │ │ │ │ @ instruction: 0xf8d7e003 │ │ │ │ adcmi r3, fp, #24, 8 @ 0x18000000 │ │ │ │ @ instruction: 0xf8d7dd1a │ │ │ │ @ instruction: 0xf8533420 │ │ │ │ strcc r6, [r1, #-37] @ 0xffffffdb │ │ │ │ @ instruction: 0xf1804630 │ │ │ │ - mcrrne 9, 14, pc, r4, cr5 @ │ │ │ │ + mcrrne 9, 14, pc, r4, cr1 @ │ │ │ │ @ instruction: 0x46224631 │ │ │ │ @ instruction: 0xf18b4640 │ │ │ │ - adcmi pc, r0, #932 @ 0x3a4 │ │ │ │ + adcmi pc, r0, #916 @ 0x394 │ │ │ │ @ instruction: 0xf04fd0eb │ │ │ │ strdcs r3, [r0, -pc] │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec7bef8 │ │ │ │ + bl 0xfec7be80 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf5a00fe8 │ │ │ │ @ instruction: 0x460e5036 │ │ │ │ movwcs fp, #130 @ 0x82 │ │ │ │ rsbcs pc, r0, #208, 16 @ 0xd00000 │ │ │ │ @ instruction: 0xf8d22001 │ │ │ │ ldmib r2, {r2, r3, r4, r5, r7, sp}^ │ │ │ │ strtmi r1, [r2], -sp, lsl #8 │ │ │ │ - blx 0xfe660d5e │ │ │ │ + blx 0xfe660ce6 │ │ │ │ @ instruction: 0x4605b198 │ │ │ │ and fp, r9, ip, lsl r9 │ │ │ │ - bne 0xa35d3c │ │ │ │ + bne 0xa35cc4 │ │ │ │ strtmi sp, [r2], -r6 │ │ │ │ ldrtmi r4, [r0], -r9, lsr #12 │ │ │ │ - @ instruction: 0xffb2f18b │ │ │ │ + @ instruction: 0xffaef18b │ │ │ │ ldclle 8, cr2, [r5] │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ ldrtmi r2, [r0], -r0, lsl #6 │ │ │ │ @ instruction: 0xf18b9100 │ │ │ │ - andcs pc, r0, r3, lsr #22 │ │ │ │ + andcs pc, r0, pc, lsl fp @ │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd70 │ │ │ │ orrvc pc, r0, #64, 4 │ │ │ │ orrseq pc, r5, #192, 4 │ │ │ │ @ instruction: 0xf648681b │ │ │ │ - vsra.s64 d17, d12, #64 │ │ │ │ + vorr.i32 d17, #12 @ 0x0000000c │ │ │ │ eorscs r0, r8, #1073741835 @ 0x4000000b │ │ │ │ svclt 0x00004718 │ │ │ │ msrmi SPSR_f, #-1342177276 @ 0xb0000004 │ │ │ │ orrscs pc, r7, #192, 4 │ │ │ │ vsubl.u q1, d15, d0 │ │ │ │ @ instruction: 0xf8438f5b │ │ │ │ andcs r2, r0, r0, lsr #32 │ │ │ │ @@ -283241,303 +283212,303 @@ │ │ │ │ @ instruction: 0xf50d5282 │ │ │ │ ldrmi r5, [r8], r0, lsl #3 │ │ │ │ tstcc r4, sp, ror #22 │ │ │ │ ldmdavs fp, {r0, r7, r9, sl, lr} │ │ │ │ @ instruction: 0xf04f600b │ │ │ │ strtmi r0, [r8], -r0, lsl #6 │ │ │ │ ldmdavc r4, {r8, sp} │ │ │ │ - mcr2 1, 3, pc, cr2, cr15, {2} @ │ │ │ │ + mrc2 1, 2, pc, cr14, cr15, {2} │ │ │ │ cmplt r8, r6, lsl #12 │ │ │ │ vhsub.s8 d18, d10, d6 │ │ │ │ - vsra.s64 , q0, #64 │ │ │ │ + vorr.i32 , #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf180012e │ │ │ │ - stmdacs r0, {r0, r2, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r9, fp, ip, sp, lr, pc} │ │ │ │ ldrtmi fp, [r5], -r8, lsl #30 │ │ │ │ - msrpl R12_fiq, sl │ │ │ │ + @ instruction: 0x41acf24a │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ @ instruction: 0xf7ff4628 │ │ │ │ orrslt pc, r8, #9664 @ 0x25c0 │ │ │ │ orrpl pc, r1, #54525952 @ 0x3400000 │ │ │ │ ldmdavs fp, {r2, r3, r4, r8, r9, ip, sp} │ │ │ │ svceq 0x0006f013 │ │ │ │ adchi pc, fp, r0, asr #32 │ │ │ │ bicsvs pc, r8, #76546048 @ 0x4900000 │ │ │ │ orrscs pc, r7, #192, 4 │ │ │ │ stccs 8, cr6, [r0], {25} │ │ │ │ addhi pc, sl, r0, asr #32 │ │ │ │ orrpl pc, r1, #54525952 @ 0x3400000 │ │ │ │ tstcc r8, #69206016 @ 0x4200000 │ │ │ │ ldmdavs fp, {r3, r4, r5, r9, sl, lr} │ │ │ │ - stc2 1, cr15, [r0], {139} @ 0x8b │ │ │ │ + blx 0x613de │ │ │ │ ldrtmi r4, [r0], -r5, lsl #12 │ │ │ │ mcr2 1, 7, pc, cr4, cr5, {0} @ │ │ │ │ orrpl pc, r0, sp, lsl #10 │ │ │ │ tstcc r4, lr, asr #22 │ │ │ │ stmdavs fp, {r1, r3, r4, fp, sp, lr} │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ @ instruction: 0xf0400300 │ │ │ │ @ instruction: 0x46288093 │ │ │ │ stcpl 5, cr15, [r0, #52] @ 0x34 │ │ │ │ tstcs r0, r7 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ mvnshi lr, #12386304 @ 0xbd0000 │ │ │ │ - tstppl ip, sl, asr #4 @ p-variant is OBSOLETE │ │ │ │ + orrsmi pc, ip, sl, asr #4 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ and r4, r2, r2, asr #24 │ │ │ │ svcne 0x000cf854 │ │ │ │ stmiavs r3!, {r0, r4, r6, r8, r9, ip, sp, pc} │ │ │ │ ldrmi r4, [r8, r8, lsr #12] │ │ │ │ rscsle r2, r7, r0, lsl #16 │ │ │ │ tstlt fp, #2293760 @ 0x230000 │ │ │ │ addpl pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ stmdage r5, {r8, sp} │ │ │ │ - stc 1, cr15, [r4], #-508 @ 0xfffffe04 │ │ │ │ + stc 1, cr15, [r0], #-508 @ 0xfffffe04 │ │ │ │ vrhadd.s8 d18, d10, d0 │ │ │ │ - vmvn.i32 d21, #0 @ 0x00000000 │ │ │ │ + vshr.s64 d20, d16, #64 │ │ │ │ @ instruction: 0xf18f002e │ │ │ │ - cdpne 13, 0, cr15, cr5, cr13, {0} │ │ │ │ + cdpne 13, 0, cr15, cr5, cr9, {0} │ │ │ │ stmdavs r3!, {r0, r1, r2, r4, r8, r9, fp, ip, lr, pc}^ │ │ │ │ strbmi r4, [r8], -r9, lsr #12 │ │ │ │ @ instruction: 0x46044798 │ │ │ │ eorsle r2, r8, r0, lsl #16 │ │ │ │ - @ instruction: 0xf9c6f153 │ │ │ │ + @ instruction: 0xf9c2f153 │ │ │ │ strtmi r4, [r8], -r3, lsl #12 │ │ │ │ ldmdavs sl, {r0, r2, r5, r9, sl, lr} │ │ │ │ movwcs lr, #10701 @ 0x29cd │ │ │ │ - stc2l 1, cr15, [lr], {137} @ 0x89 │ │ │ │ + stc2l 1, cr15, [sl], {137} @ 0x89 │ │ │ │ movwcs lr, #10717 @ 0x29dd │ │ │ │ @ instruction: 0xe7b0601a │ │ │ │ streq pc, [r1, #-111] @ 0xffffff91 │ │ │ │ @ instruction: 0xf153e7ad │ │ │ │ - stmdavs r3, {r0, r2, r4, r5, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ + stmdavs r3, {r0, r4, r5, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xd1a82b26 │ │ │ │ - eorspl pc, ip, sl, asr #4 │ │ │ │ + adcsmi pc, ip, sl, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - blx 0xfe1e1464 │ │ │ │ + blx 0x20e13ec │ │ │ │ orrpl pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ - eorpl pc, r4, #-1610612732 @ 0xa0000004 │ │ │ │ + adcmi pc, r4, #-1610612732 @ 0xa0000004 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ svclt 0x00182800 │ │ │ │ ldrmi r4, [r9], -r2, lsl #12 │ │ │ │ stmdage r5, {r0, r9, ip, pc} │ │ │ │ vhsub.s8 d18, d10, d1 │ │ │ │ - vmls.f d21, d0, d0[1] │ │ │ │ + vmls.f d20, d16, d0[1] │ │ │ │ strls r0, [r0, #-1326] @ 0xfffffad2 │ │ │ │ - @ instruction: 0xff04f190 │ │ │ │ + @ instruction: 0xff00f190 │ │ │ │ @ instruction: 0xf18da805 │ │ │ │ - vmlane.f32 s30, s10, s23 │ │ │ │ + vmlane.f32 s30, s10, s15 │ │ │ │ stmdage r5, {r0, r3, r7, r8, r9, fp, ip, lr, pc} │ │ │ │ - ldc2l 1, cr15, [sl, #-556]! @ 0xfffffdd4 │ │ │ │ + ldc2l 1, cr15, [r6, #-556]! @ 0xfffffdd4 │ │ │ │ @ instruction: 0x9000e7bf │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ @ instruction: 0xf18b4628 │ │ │ │ - @ instruction: 0xe77efa31 │ │ │ │ + ldrb pc, [lr, -sp, lsr #20]! @ │ │ │ │ @ instruction: 0x460b4812 │ │ │ │ svcne 0x0070ee1d │ │ │ │ ldrbtmi r4, [r8], #-1594 @ 0xfffff9c6 │ │ │ │ stmdapl r9, {fp, sp, lr} │ │ │ │ addseq pc, r0, #13697024 @ 0xd10000 │ │ │ │ orrpl pc, r1, sp, lsl #10 │ │ │ │ @ instruction: 0xf5003118 │ │ │ │ andcc r5, ip, sp │ │ │ │ stmib sp, {r0, r3, fp, sp, lr}^ │ │ │ │ vst4.8 {d24,d26,d28,d30}, [pc], r0 │ │ │ │ @ instruction: 0xf75a71a1 │ │ │ │ - @ instruction: 0x4605e97e │ │ │ │ + @ instruction: 0x4605e9ba │ │ │ │ @ instruction: 0xf153e765 │ │ │ │ - @ instruction: 0xf04ff96d │ │ │ │ + @ instruction: 0xf04ff969 │ │ │ │ @ instruction: 0x232835ff │ │ │ │ ldrb r6, [lr, -r3] │ │ │ │ - @ instruction: 0xff44f190 │ │ │ │ + @ instruction: 0xff40f190 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ - eorseq r1, r4, r4, asr #22 │ │ │ │ - rsbseq sl, lr, r6, asr #30 │ │ │ │ - orrsne pc, ip, r8, asr #12 │ │ │ │ + eorseq r1, r4, r4, asr #21 │ │ │ │ + ldrhteq sl, [lr], #-254 @ 0xffffff02 │ │ │ │ + tstpne ip, r8, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ @ instruction: 0xf0362238 │ │ │ │ svclt 0x0000bf2f │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec7c194 │ │ │ │ + bl 0xfec7c11c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [r4], -r8, ror #31 │ │ │ │ stc2l 0, cr15, [r0], #-248 @ 0xffffff08 │ │ │ │ - cdp2 7, 5, cr15, cr6, cr8, {1} │ │ │ │ + cdp2 7, 9, cr15, cr2, cr8, {1} │ │ │ │ vnmls.f64 d4, d13, d23 │ │ │ │ rsccs r2, r0, r0, ror pc │ │ │ │ ldrbtmi r6, [fp], #-2086 @ 0xfffff7da │ │ │ │ @ instruction: 0xf5a6681b │ │ │ │ @ instruction: 0xf5a65136 │ │ │ │ ldmdbcc r0!, {r8, sl, ip, lr} │ │ │ │ @ instruction: 0xf5a550d1 │ │ │ │ @ instruction: 0xf8d3635b │ │ │ │ @ instruction: 0xf18d7290 │ │ │ │ - strmi pc, [r3], -sp, asr #22 │ │ │ │ + strmi pc, [r3], -r9, asr #22 │ │ │ │ ldrtmi r6, [r8], -r3, ror #10 │ │ │ │ mrrc2 7, 15, pc, ip, cr1 @ │ │ │ │ - bllt 0x18065c │ │ │ │ - bllt 0x1180760 │ │ │ │ + bllt 0x1805e4 │ │ │ │ + bllt 0x11806e8 │ │ │ │ ldrbvs pc, [fp, #-1445] @ 0xfffffa5b @ │ │ │ │ ldrdeq lr, [r8, -r5]! │ │ │ │ @ instruction: 0xf90cf043 │ │ │ │ @ instruction: 0xf1042200 │ │ │ │ andcs r0, r2, r0, ror #2 │ │ │ │ - blx 0xff4e1572 │ │ │ │ + blx 0xff3e14fa │ │ │ │ @ instruction: 0xf1771d20 │ │ │ │ - @ instruction: 0xf104fb0f │ │ │ │ + @ instruction: 0xf104fb0b │ │ │ │ @ instruction: 0xf1740020 │ │ │ │ - @ instruction: 0x1d20f903 │ │ │ │ - @ instruction: 0xf8fef178 │ │ │ │ + stcne 8, cr15, [r0, #-1020]! @ 0xfffffc04 │ │ │ │ + @ instruction: 0xf8faf178 │ │ │ │ @ instruction: 0xf177480f │ │ │ │ - stmdami lr, {r0, r2, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ - @ instruction: 0xf8f8f178 │ │ │ │ + stmdami lr, {r0, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ + @ instruction: 0xf8f4f178 │ │ │ │ @ instruction: 0xf7724630 │ │ │ │ - movwcs pc, #2811 @ 0xafb @ │ │ │ │ + movwcs pc, #2871 @ 0xb37 @ │ │ │ │ andcs r2, r3, r4, lsl #4 │ │ │ │ - blx 0x561064 │ │ │ │ + blx 0x560fec │ │ │ │ sbcsle r2, r7, r0, lsl #16 │ │ │ │ andvs r6, r3, r3, ror #26 │ │ │ │ movwcs lr, #2004 @ 0x7d4 │ │ │ │ andcs r2, r3, r4, lsl #4 │ │ │ │ - blx 0x2e1078 │ │ │ │ + blx 0x2e1000 │ │ │ │ sbcle r2, pc, r0, lsl #16 │ │ │ │ andvs r6, r3, r3, ror #26 │ │ │ │ svclt 0x0000e7cc │ │ │ │ - rsbseq sl, lr, lr, asr #29 │ │ │ │ + rsbseq sl, lr, r6, asr #30 │ │ │ │ addseq fp, r7, #232, 8 @ 0xe8000000 │ │ │ │ vnmls.f64 d4, d13, d8 │ │ │ │ tstcs r1, r0, ror pc │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ @ instruction: 0xf8d358d3 │ │ │ │ @ instruction: 0xf5033290 │ │ │ │ @ instruction: 0xf8c35300 │ │ │ │ tstcs r0, r8, asr #6 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ svclt 0x00004770 │ │ │ │ - rsbseq sl, lr, r8, lsr #28 │ │ │ │ + rsbseq sl, lr, r0, lsr #29 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec7c27c │ │ │ │ + bl 0xfec7c204 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ vhadd.s8 d18, d7, d0 │ │ │ │ - vaddw.s8 , q0, d0 │ │ │ │ - blmi 0x1a5548 │ │ │ │ + vaddw.s8 q8, q8, d0 │ │ │ │ + blmi 0x1a54d0 │ │ │ │ mulls r0, r1, r2 │ │ │ │ - blx 0x1ee1528 │ │ │ │ - mlaseq r4, r8, fp, r1 │ │ │ │ + blx 0x1ee14b0 │ │ │ │ + eorseq r1, r4, r8, lsl fp │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfec7c2a4 │ │ │ │ + bl 0xfec7c22c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf1530ff8 │ │ │ │ - stmdavs r0, {r0, r1, r2, r6, r7, fp, ip, sp, lr, pc} │ │ │ │ - blx 0xfe9630ae │ │ │ │ + stmdavs r0, {r0, r1, r6, r7, fp, ip, sp, lr, pc} │ │ │ │ + blx 0xfe963036 │ │ │ │ movwcs r4, #576 @ 0x240 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd08 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec7c2cc │ │ │ │ + bl 0xfec7c254 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0ff0 │ │ │ │ mrc 0, 0, ip, cr13, cr12, {1} │ │ │ │ ssub16mi lr, r4, r0 │ │ │ │ ldrbtmi r4, [ip], #1538 @ 0x602 │ │ │ │ ldrdgt pc, [r0], -ip │ │ │ │ strmi fp, [fp], -r2, lsl #1 │ │ │ │ @ instruction: 0xf85e2108 │ │ │ │ @ instruction: 0xf8d0000c │ │ │ │ @ instruction: 0x91010290 │ │ │ │ @ instruction: 0xf50021b1 │ │ │ │ strls r5, [r0], #-13 │ │ │ │ @ instruction: 0xf75a300c │ │ │ │ - andlt lr, r2, sl, lsr #17 │ │ │ │ + andlt lr, r2, r6, ror #17 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ - @ instruction: 0x007ead9e │ │ │ │ + rsbseq sl, lr, r6, lsl lr │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec7c31c │ │ │ │ + bl 0xfec7c2a4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r7, r0, ror #31 │ │ │ │ eorspl pc, r6, r0, lsr #11 │ │ │ │ movwls r2, #17152 @ 0x4300 │ │ │ │ @ instruction: 0xf8d09302 │ │ │ │ tstls r3, r0, ror #4 │ │ │ │ @ instruction: 0xf88d9301 │ │ │ │ - blmi 0x76d17c │ │ │ │ + blmi 0x76d104 │ │ │ │ movwls r6, #22555 @ 0x581b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ @ instruction: 0xff00f7f1 │ │ │ │ ldc2 0, cr15, [r2, #-272]! @ 0xfffffef0 │ │ │ │ mvnlt r9, r2 │ │ │ │ - @ instruction: 0xf644a801 │ │ │ │ - vaddw.s8 q8, q0, d29 │ │ │ │ + vadd.i8 d26, d4, d1 │ │ │ │ + vsra.s64 d23, d21, #64 │ │ │ │ @ instruction: 0xf7520112 │ │ │ │ - stmdals r2, {r0, r1, r3, r5, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdals r2, {r0, r1, r2, r5, r6, r9, fp, ip, sp, lr, pc} │ │ │ │ cdp2 0, 4, cr15, cr14, cr4, {2} │ │ │ │ @ instruction: 0xff06f7f1 │ │ │ │ ldmdavs sl, {r0, r2, r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r5, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r7, r1, lsl r1 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ stmdage r1, {r8, sl, fp, ip, sp, pc} │ │ │ │ - mvnsvc pc, r4, asr #4 │ │ │ │ + orrvc pc, r1, r4, asr #4 │ │ │ │ tstpeq r2, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ - blx 0x4e2ee0 │ │ │ │ + blx 0x13e2e68 │ │ │ │ @ instruction: 0xf190e7e4 │ │ │ │ - svclt 0x0000fe2d │ │ │ │ + svclt 0x0000fe29 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfec7c3ac │ │ │ │ + bl 0xfec7c334 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ andcs r0, r1, #248, 30 @ 0x3e0 │ │ │ │ @ instruction: 0xffaef7ff │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd08 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec7c3d4 │ │ │ │ + bl 0xfec7c35c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x460d0ff0 │ │ │ │ strmi r2, [r4], -r1, lsl #2 │ │ │ │ - ldc2 1, cr15, [r2], #-576 @ 0xfffffdc0 │ │ │ │ + stc2 1, cr15, [lr], #-576 @ 0xfffffdc0 │ │ │ │ bicsvs pc, r8, #76546048 @ 0x4900000 │ │ │ │ orrscs pc, r7, #192, 4 │ │ │ │ strtmi r2, [r0], -r1, lsl #2 │ │ │ │ - subspl pc, r8, #-1610612732 @ 0xa0000004 │ │ │ │ + sbcsmi pc, r8, #-1610612732 @ 0xa0000004 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ @ instruction: 0xf190681b │ │ │ │ - @ instruction: 0xf5a5fc25 │ │ │ │ + @ instruction: 0xf5a5fc21 │ │ │ │ @ instruction: 0x46215036 │ │ │ │ ldmdacc r0!, {r9, sp} │ │ │ │ - cdp2 6, 6, cr15, cr14, cr12, {7} │ │ │ │ + cdp2 6, 10, cr15, cr10, cr12, {7} │ │ │ │ @ instruction: 0xf16f4620 │ │ │ │ - andcs pc, r0, #77824 @ 0x13000 │ │ │ │ + andcs pc, r0, #61440 @ 0xf000 │ │ │ │ strtmi r4, [r8], -r1, lsl #12 │ │ │ │ ldrhtmi lr, [r8], -sp │ │ │ │ svclt 0x0000e77a │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfec7c428 │ │ │ │ + bl 0xfec7c3b0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ andcs r0, r0, #248, 30 @ 0x3e0 │ │ │ │ @ instruction: 0xff70f7ff │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd08 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec7c450 │ │ │ │ + bl 0xfec7c3d8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf5a00fe0 │ │ │ │ addlt r5, r3, r6, lsr r3 │ │ │ │ strmi r2, [lr], -r0 │ │ │ │ @ instruction: 0xf8d32500 │ │ │ │ @ instruction: 0xf11f7260 │ │ │ │ strmi pc, [r4], -r3, lsr #17 │ │ │ │ @@ -283551,89 +283522,89 @@ │ │ │ │ @ instruction: 0x1717a817 │ │ │ │ ldccc 7, cr1, [r7], {23} │ │ │ │ @ instruction: 0x17171717 │ │ │ │ @ instruction: 0x17171717 │ │ │ │ @ instruction: 0x17171717 │ │ │ │ @ instruction: 0x17171717 │ │ │ │ stccs 0, cr0, [fp, #-180]! @ 0xffffff4c │ │ │ │ - orrpl pc, r8, sl, asr #4 │ │ │ │ + tstppl r8, sl, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ eorcs fp, r0, #20, 30 @ 0x50 │ │ │ │ strtmi r2, [r0], -sl, lsl #4 │ │ │ │ @ instruction: 0xffc8f11f │ │ │ │ andne lr, r0, #212, 18 @ 0x350000 │ │ │ │ @ instruction: 0xf18b4630 │ │ │ │ - stmdavs r3!, {r0, r1, r3, r5, r6, r7, sl, fp, ip, sp, lr, pc}^ │ │ │ │ + stmdavs r3!, {r0, r1, r2, r5, r6, r7, sl, fp, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf0404298 │ │ │ │ strcc r8, [r1, #-138] @ 0xffffff76 │ │ │ │ strcs lr, [r0, #-1998] @ 0xfffff832 │ │ │ │ @ instruction: 0xf0402c00 │ │ │ │ strtmi r8, [r5], -r6, lsl #1 │ │ │ │ andlt r4, r3, r8, lsr #12 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ ldrsbtcc pc, [ip], r7 @ │ │ │ │ @ instruction: 0x462069da │ │ │ │ - cmpppl r0, r7, asr #12 @ p-variant is OBSOLETE │ │ │ │ + bicmi pc, r0, r7, asr #12 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ @ instruction: 0xffa4f11f │ │ │ │ @ instruction: 0xf187e7da │ │ │ │ - strmi pc, [r2], -r7, lsr #25 │ │ │ │ - cmpppl r0, r7, asr #12 @ p-variant is OBSOLETE │ │ │ │ + strmi pc, [r2], -r3, lsr #25 │ │ │ │ + bicmi pc, r0, r7, asr #12 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ @ instruction: 0xf11f4620 │ │ │ │ bfi pc, r9, (invalid: 31:15) @ │ │ │ │ vmax.s8 d20, d10, d16 │ │ │ │ - vbic.i32 , #12 @ 0x0000000c │ │ │ │ + vsra.s64 q10, q14, #64 │ │ │ │ @ instruction: 0xf11e012e │ │ │ │ @ instruction: 0xe7c7ffbd │ │ │ │ ldrdcc pc, [r0], #135 @ 0x87 │ │ │ │ - teqpeq ip, r2, asr #12 @ p-variant is OBSOLETE │ │ │ │ + @ instruction: 0x71bcf242 │ │ │ │ teqpeq r2, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ strtcc pc, [r0], #-2259 @ 0xfffff72d │ │ │ │ @ instruction: 0xf11d6818 │ │ │ │ mcrrne 15, 10, pc, r2, cr9 @ │ │ │ │ rsble r2, r5, r0, lsl #16 │ │ │ │ vmax.s8 d20, d10, d16 │ │ │ │ - vbic.i32 , #0 @ 0x00000000 │ │ │ │ + vsra.s64 q10, q8, #64 │ │ │ │ @ instruction: 0xf11f012e │ │ │ │ @ instruction: 0xe7b1ff7b │ │ │ │ - ldc2l 1, cr15, [r6], #-540 @ 0xfffffde4 │ │ │ │ + ldc2l 1, cr15, [r2], #-540 @ 0xfffffde4 │ │ │ │ @ instruction: 0xf03ee7d5 │ │ │ │ stmvs r3, {r0, r1, r2, r3, r6, r8, fp, ip, sp, lr, pc} │ │ │ │ addvs r1, r2, sl, asr ip │ │ │ │ suble r2, sl, r0, lsl #22 │ │ │ │ movweq pc, #33344 @ 0x8240 @ │ │ │ │ orrseq pc, r1, #192, 4 │ │ │ │ - blcs 0x13f3e0 │ │ │ │ + blcs 0x13f368 │ │ │ │ andcs sp, r0, #89 @ 0x59 │ │ │ │ @ instruction: 0xf8d33201 │ │ │ │ - blcs 0x131d50 │ │ │ │ + blcs 0x131cd8 │ │ │ │ andls sp, r1, #-2147483586 @ 0x8000003e │ │ │ │ @ instruction: 0xf93af03e │ │ │ │ - bls 0x17f598 │ │ │ │ + bls 0x17f520 │ │ │ │ suble r2, lr, r0, lsl #22 │ │ │ │ addvs r3, r3, r1, lsl #22 │ │ │ │ @ instruction: 0xd1ac2b00 │ │ │ │ svchi 0x005bf3bf │ │ │ │ vaddl.u q3, d15, d3 │ │ │ │ stmdbvc r1, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc} │ │ │ │ stmdbcs r0, {r0, r3, r6, r7, r9, ip, sp, pc} │ │ │ │ andls sp, r1, #163 @ 0xa3 │ │ │ │ @ instruction: 0xf64b7103 │ │ │ │ vshr.s64 , q10, #64 │ │ │ │ @ instruction: 0xf0372097 │ │ │ │ - bls 0x1a4858 │ │ │ │ + bls 0x1a47e0 │ │ │ │ @ instruction: 0xf187e799 │ │ │ │ - @ instruction: 0xe7a0fc39 │ │ │ │ + @ instruction: 0xe7a0fc35 │ │ │ │ movwpl pc, #54535 @ 0xd507 @ │ │ │ │ teqcc r0, #32, 12 @ 0x2000000 │ │ │ │ - orrpl pc, r0, sl, asr #4 │ │ │ │ + tstppl r0, sl, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ movwcs lr, #10579 @ 0x2953 │ │ │ │ @ instruction: 0xff36f11f │ │ │ │ @ instruction: 0xf04fe76c │ │ │ │ strdcs r3, [r1, -pc] │ │ │ │ @ instruction: 0xf11e4620 │ │ │ │ strtmi pc, [r8], -sp, lsr #27 │ │ │ │ @@ -283644,66 +283615,66 @@ │ │ │ │ vmla.f32 , q8, q8 │ │ │ │ vbic.i32 , #0 @ 0x00000000 │ │ │ │ ldmdavs fp, {r0, r2, r4, r7, r8, r9} │ │ │ │ vaddl.u q3, d15, d3 │ │ │ │ sbfx r8, fp, #30, #12 │ │ │ │ ldrdcc pc, [r0], #135 @ 0x87 │ │ │ │ vmax.s8 d20, d10, d16 │ │ │ │ - vbic.i32 , #0 @ 0x00000000 │ │ │ │ + vsra.s64 q10, q8, #64 │ │ │ │ @ instruction: 0xf8d3012e │ │ │ │ ldmdavs sl, {r5, sl, ip, sp} │ │ │ │ @ instruction: 0xff10f11f │ │ │ │ ldrmi lr, [sl], -r6, asr #14 │ │ │ │ @ instruction: 0xf64ae7a9 │ │ │ │ - vmla.f d17, d0, d0[7] │ │ │ │ + vmla.f d16, d16, d0[7] │ │ │ │ @ instruction: 0xf64a012d │ │ │ │ - vaddl.s8 , d16, d4 │ │ │ │ - blmi 0x1a54f4 │ │ │ │ + vaddl.s8 , d0, d4 │ │ │ │ + blmi 0x1a547c │ │ │ │ @ instruction: 0xf15b2265 │ │ │ │ - svclt 0x0000fb8b │ │ │ │ - eorseq r1, r4, r8, lsr #23 │ │ │ │ + svclt 0x0000fb87 │ │ │ │ + eorseq r1, r4, r8, lsr #22 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ cdpeq 8, 4, cr15, cr0, cr12, {6} │ │ │ │ ldrmi fp, [r9], r8, ror #1 │ │ │ │ @ instruction: 0x460d4bb8 │ │ │ │ ldrmi r4, [r0], r7, lsl #12 │ │ │ │ addcs r2, r0, #0, 2 │ │ │ │ ldmdavs fp, {r1, r2, r3, fp, sp, pc} │ │ │ │ @ instruction: 0xf04f9367 │ │ │ │ @ instruction: 0xf17f0300 │ │ │ │ - @ instruction: 0xf415e92e │ │ │ │ + @ instruction: 0xf415e92a │ │ │ │ suble r4, r3, r0, lsl #9 │ │ │ │ - ldrbtvs pc, [pc], #1611 @ 0x125484 @ │ │ │ │ - ldrtvc pc, [pc], #1735 @ 0x125488 @ │ │ │ │ + ldrbtvs pc, [pc], #1611 @ 0x12540c @ │ │ │ │ + ldrtvc pc, [pc], #1735 @ 0x125410 @ │ │ │ │ @ instruction: 0xf64e402c │ │ │ │ @ instruction: 0xf6c773ff │ │ │ │ eormi r6, r3, r7, lsl #7 │ │ │ │ @ instruction: 0xf0402b11 │ │ │ │ vst4.16 {d24,d26,d28,d30}, [pc :256], fp │ │ │ │ vsubw.s8 , q8, d0 │ │ │ │ @ instruction: 0x43a30310 │ │ │ │ cmnphi r4, r0 @ p-variant is OBSOLETE │ │ │ │ mrc2 7, 3, pc, cr0, cr3, {7} │ │ │ │ stmdacs r0, {r1, r2, r9, sl, lr} │ │ │ │ cmnphi r1, r0, asr #32 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf95cf7f1 │ │ │ │ - @ instruction: 0xf968f187 │ │ │ │ + @ instruction: 0xf964f187 │ │ │ │ stmdacs r0, {r0, r2, r9, sl, lr} │ │ │ │ sbcshi pc, r6, r0 │ │ │ │ @ instruction: 0xf10004e3 │ │ │ │ @ instruction: 0xf5a78141 │ │ │ │ strtmi r5, [r8], -r0, lsl #12 │ │ │ │ @ instruction: 0xf970f7f1 │ │ │ │ ldrbvs pc, [fp], -r6, lsr #11 @ │ │ │ │ ldrdcc pc, [r0], r6 │ │ │ │ @ instruction: 0xf0402b00 │ │ │ │ - blmi 0xfe745a68 │ │ │ │ - blls 0x1aff550 │ │ │ │ + blmi 0xfe7459f0 │ │ │ │ + blls 0x1aff4d8 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ @ instruction: 0xf0400300 │ │ │ │ @ instruction: 0x46288157 │ │ │ │ tstcs r0, r8, rrx │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @@ -283711,33 +283682,33 @@ │ │ │ │ @ instruction: 0xf14005e9 │ │ │ │ @ instruction: 0xf5a780d1 │ │ │ │ rsccs r5, r0, #0, 12 │ │ │ │ cmppvs fp, #696254464 @ p-variant is OBSOLETE @ 0x29800000 │ │ │ │ stmdage lr!, {r0, r5, r9, sl, lr} │ │ │ │ addscc pc, r0, #13828096 @ 0xd30000 │ │ │ │ @ instruction: 0xf17f469a │ │ │ │ - eorcs lr, r4, #216, 16 @ 0xd80000 │ │ │ │ + eorcs lr, r4, #212, 16 @ 0xd40000 │ │ │ │ stmdage r5, {r0, r5, r9, sl, lr} │ │ │ │ - ldm r2, {r0, r1, r2, r3, r4, r5, r6, r8, ip, sp, lr, pc}^ │ │ │ │ + stmia lr, {r0, r1, r2, r3, r4, r5, r6, r8, ip, sp, lr, pc}^ │ │ │ │ mvnsmi pc, #1325400064 @ 0x4f000000 │ │ │ │ orrvs pc, r7, #208666624 @ 0xc700000 │ │ │ │ rsbsvs pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ addsmi r4, r3, #43 @ 0x2b │ │ │ │ msrhi CPSR_s, r0, asr #32 │ │ │ │ teqppl r6, #700448768 @ p-variant is OBSOLETE @ 0x29c00000 │ │ │ │ rsbscc pc, r0, r2, asr #4 │ │ │ │ movwls r3, #15152 @ 0x3b30 │ │ │ │ - blx 0x2e19ae │ │ │ │ + blx 0x2e1936 │ │ │ │ @ instruction: 0xf7f14604 │ │ │ │ ldmdami sl!, {r0, r1, r2, r4, r5, r7, r8, fp, ip, sp, lr, pc}^ │ │ │ │ - @ instruction: 0xf85af177 │ │ │ │ + @ instruction: 0xf856f177 │ │ │ │ vst2.8 {d25-d26}, [pc], r3 │ │ │ │ @ instruction: 0xf7484100 │ │ │ │ - stmdacs r0, {r0, r1, r2, r3, r5, r6, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r1, r3, r5, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ sbcshi pc, r3, r0 │ │ │ │ @ instruction: 0xf7f14638 │ │ │ │ strmi pc, [r7], -pc, lsl #20 │ │ │ │ svceq 0x0000f1b8 │ │ │ │ @ instruction: 0xf8c0d001 │ │ │ │ @ instruction: 0xf5a78034 │ │ │ │ andcs r5, r0, #-671088640 @ 0xd8000000 │ │ │ │ @@ -283746,63 +283717,63 @@ │ │ │ │ addcs r5, r0, #9 │ │ │ │ rsbmi pc, r0, #12779520 @ 0xc30000 │ │ │ │ andcc r3, r8, r8, lsl #2 │ │ │ │ ldrdcc pc, [r0], #138 @ 0x8a │ │ │ │ sbccc pc, r0, r4, asr #17 │ │ │ │ ldrsbtcc pc, [ip], sl @ │ │ │ │ adcscc pc, ip, r4, asr #17 │ │ │ │ - stcl 6, cr15, [r4, #936]! @ 0x3a8 │ │ │ │ + cdp 6, 2, cr15, cr0, cr10, {7} │ │ │ │ svclt 0x004402aa │ │ │ │ @ instruction: 0xf8c49b71 │ │ │ │ @ instruction: 0x032b30b4 │ │ │ │ addshi pc, pc, r0, lsl #2 │ │ │ │ smlattcs r0, r0, r2, r2 │ │ │ │ @ instruction: 0xf5a6a82e │ │ │ │ @ instruction: 0xf17f665b │ │ │ │ - smlabbcs r0, r2, r8, lr │ │ │ │ + tstcs r0, lr, ror r8 │ │ │ │ @ instruction: 0xf176a82f │ │ │ │ - stmdage pc!, {r0, r2, r3, r4, r5, r7, sl, fp, ip, sp, lr, pc} @ │ │ │ │ - @ instruction: 0xf81cf177 │ │ │ │ + stmdage pc!, {r0, r3, r4, r5, r7, sl, fp, ip, sp, lr, pc} @ │ │ │ │ + @ instruction: 0xf818f177 │ │ │ │ ldmdage r6!, {r8, sp} │ │ │ │ - @ instruction: 0xff86f173 │ │ │ │ + @ instruction: 0xff82f173 │ │ │ │ mvneq r9, lr, lsr #14 │ │ │ │ svclt 0x0044a805 │ │ │ │ movtls r9, #19313 @ 0x4b71 │ │ │ │ svclt 0x004802ec │ │ │ │ tstpls r4, sp, asr #17 @ p-variant is OBSOLETE │ │ │ │ - stc2l 1, cr15, [lr, #460] @ 0x1cc │ │ │ │ + stc2l 1, cr15, [sl, #460] @ 0x1cc │ │ │ │ orrcs pc, r0, pc, asr #8 │ │ │ │ @ instruction: 0xf173a805 │ │ │ │ - strdcs pc, [r1, -r7] │ │ │ │ + strdcs pc, [r1, -r3] │ │ │ │ @ instruction: 0xf04fa805 │ │ │ │ @ instruction: 0xf17335ff │ │ │ │ - stmdage lr, {r0, r1, r2, r3, r6, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ - @ instruction: 0xf910f15f │ │ │ │ + stmdage lr, {r0, r1, r3, r6, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ + @ instruction: 0xf90cf15f │ │ │ │ stmdbge lr, {r1, r2, r6, r9, fp, sp, pc} │ │ │ │ @ instruction: 0xf15f2000 │ │ │ │ - @ instruction: 0xf042f8b5 │ │ │ │ - blge 0xce4d10 │ │ │ │ + @ instruction: 0xf042f8b1 │ │ │ │ + blge 0xce4c98 │ │ │ │ smlawteq r8, r6, r9, lr │ │ │ │ - addvc pc, r9, #68, 12 @ 0x4400000 │ │ │ │ + andsvc pc, r1, #68, 12 @ 0x4400000 │ │ │ │ andseq pc, r2, #192, 4 │ │ │ │ stmdage r2, {r0, r2, r8, fp, sp, pc}^ │ │ │ │ - @ instruction: 0xff2af174 │ │ │ │ + @ instruction: 0xff26f174 │ │ │ │ andcs sl, r0, #1146880 @ 0x118000 │ │ │ │ andcs r4, r2, r4, lsl #12 │ │ │ │ - @ instruction: 0xf8a2f15f │ │ │ │ + @ instruction: 0xf89ef15f │ │ │ │ @ instruction: 0xf173a805 │ │ │ │ - stccs 13, cr15, [r0], {147} @ 0x93 │ │ │ │ + stccs 13, cr15, [r0], {143} @ 0x8f │ │ │ │ stmdage pc!, {r0, r1, r2, r3, r6, ip, lr, pc} @ │ │ │ │ - ldc2l 1, cr15, [r4, #476] @ 0x1dc │ │ │ │ + ldc2l 1, cr15, [r0, #476] @ 0x1dc │ │ │ │ @ instruction: 0xf173a836 │ │ │ │ - stmdage pc!, {r0, r3, r4, r8, r9, sl, fp, ip, sp, lr, pc} @ │ │ │ │ - stc2l 1, cr15, [r8], #-472 @ 0xfffffe28 │ │ │ │ + stmdage pc!, {r0, r2, r4, r8, r9, sl, fp, ip, sp, lr, pc} @ │ │ │ │ + stc2l 1, cr15, [r4], #-472 @ 0xfffffe28 │ │ │ │ @ instruction: 0xf1774837 │ │ │ │ - ldr pc, [r8, -fp, asr #27]! │ │ │ │ - bne 0xfe162684 │ │ │ │ + ldr pc, [r8, -r7, asr #27]! │ │ │ │ + bne 0xfe16260c │ │ │ │ svceq 0x0000f1b8 │ │ │ │ @ instruction: 0xf8c7d001 │ │ │ │ @ instruction: 0x26008034 │ │ │ │ @ instruction: 0x4630603e │ │ │ │ @ instruction: 0xf896f7f1 │ │ │ │ ldrle r0, [r6], #-480 @ 0xfffffe20 │ │ │ │ svceq 0x0000f1ba │ │ │ │ @@ -283818,49 +283789,49 @@ │ │ │ │ streq pc, [r0], #1060 @ 0x424 │ │ │ │ ldrtmi lr, [r3], -r7, ror #13 │ │ │ │ andcs r9, r4, #1851392 @ 0x1c4000 │ │ │ │ @ instruction: 0xf00f2003 │ │ │ │ @ instruction: 0x4606febf │ │ │ │ sbcsle r2, pc, r0, lsl #16 │ │ │ │ @ instruction: 0xf18c20e0 │ │ │ │ - eorsvs pc, r0, r9, asr #31 │ │ │ │ + eorsvs pc, r0, r5, asr #31 │ │ │ │ svceq 0x0000f1ba │ │ │ │ movwcs sp, #219 @ 0xdb │ │ │ │ andcs r4, r4, #76546048 @ 0x4900000 │ │ │ │ @ instruction: 0xf00f2003 │ │ │ │ strmi pc, [r6], -pc, lsr #29 │ │ │ │ sbcsle r2, r2, r0, lsl #16 │ │ │ │ @ instruction: 0xf18c20e0 │ │ │ │ - ldrhtvs pc, [r0], -r9 @ │ │ │ │ + ldrhtvs pc, [r0], -r5 @ │ │ │ │ stmdbge pc!, {r0, r2, r3, r6, r7, r8, r9, sl, sp, lr, pc} @ │ │ │ │ @ instruction: 0xf174a836 │ │ │ │ - @ instruction: 0x9d43f9f3 │ │ │ │ + @ instruction: 0x9d43f9ef │ │ │ │ ldrtmi lr, [r8], -r9, lsr #15 │ │ │ │ - blx 0xfe8e34ae │ │ │ │ + blx 0xff7e3436 │ │ │ │ stmdacs r0, {r8, r9, sp} │ │ │ │ @ instruction: 0xf8c7d03a │ │ │ │ - blls 0x1d32e84 │ │ │ │ + blls 0x1d32e0c │ │ │ │ ldrbcc pc, [r8, #2247] @ 0x8c7 @ │ │ │ │ @ instruction: 0xf74ee754 │ │ │ │ - stmdals r3, {r0, r1, r5, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdals r3, {r0, r1, r2, r3, r4, r6, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ tstpmi r0, pc, asr #8 @ p-variant is OBSOLETE │ │ │ │ - cdp2 7, 9, cr15, cr12, cr8, {2} │ │ │ │ + cdp2 7, 13, cr15, cr8, cr8, {2} │ │ │ │ ldrtmi lr, [r8], -r4, lsr #14 │ │ │ │ @ instruction: 0xf7699303 │ │ │ │ - blls 0x224558 │ │ │ │ + blls 0x2245d0 │ │ │ │ mvnslt r2, r0, lsl #4 │ │ │ │ ldrbcs pc, [ip, #2247] @ 0x8c7 @ │ │ │ │ @ instruction: 0xf8c79a70 │ │ │ │ sbfx r2, r8, #11, #15 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ addseq fp, r7, #232, 8 @ 0xe8000000 │ │ │ │ ldrtmi r4, [r2], -r1, lsl #12 │ │ │ │ sbcsvc pc, r9, pc, asr #8 │ │ │ │ - @ instruction: 0xff86f18c │ │ │ │ - blle 0x1acf6c │ │ │ │ + @ instruction: 0xff82f18c │ │ │ │ + blle 0x1acef4 │ │ │ │ @ instruction: 0xf0354626 │ │ │ │ movwcs pc, #2801 @ 0xaf1 @ │ │ │ │ andcs r4, r4, #76546048 @ 0x4900000 │ │ │ │ @ instruction: 0xf00f2003 │ │ │ │ stmdacs r0, {r0, r1, r3, r5, r6, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ mcrge 4, 5, pc, cr11, cr15, {1} @ │ │ │ │ strt r6, [r8], r6 │ │ │ │ @@ -283870,26 +283841,26 @@ │ │ │ │ @ instruction: 0xf8c79b70 │ │ │ │ @ instruction: 0xf8c705e4 │ │ │ │ ldr r3, [r9, -r0, ror #11] │ │ │ │ ldreq pc, [r5, #-111] @ 0xffffff91 │ │ │ │ vst1.32 {d30-d32}, [pc :128], r5 │ │ │ │ @ instruction: 0xf6cf457e │ │ │ │ @ instruction: 0xe6a075ff │ │ │ │ - blx 0xbe1de6 │ │ │ │ - addpl pc, ip, #-1610612732 @ 0xa0000004 │ │ │ │ + blx 0xae1d6e │ │ │ │ + andpl pc, ip, #-1610612732 @ 0xa0000004 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - orrcc pc, r8, sl, asr #4 │ │ │ │ + tstpcc r8, sl, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ andcs r9, r0, r0, lsl #4 │ │ │ │ @ instruction: 0xf6414b02 │ │ │ │ @ instruction: 0xf123328c │ │ │ │ svclt 0x0000fee1 │ │ │ │ - ldrhteq r1, [r4], -r8 │ │ │ │ + eorseq r1, r4, r8, lsr fp │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec7c9d0 │ │ │ │ + bl 0xfec7c958 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ movwcs r0, #4080 @ 0xff0 │ │ │ │ strmi r4, [ip], -r5, lsl #12 │ │ │ │ strmi r2, [r1], -r8, lsl #4 │ │ │ │ @ instruction: 0xf00f2003 │ │ │ │ biclt pc, r8, pc, lsr #28 │ │ │ │ movwcs r6, #2082 @ 0x822 │ │ │ │ @@ -283907,23 +283878,23 @@ │ │ │ │ ldclt 14, cr0, [r8, #-0] │ │ │ │ andeq pc, sp, pc, rrx │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r8, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec7ca38 │ │ │ │ + bl 0xfec7c9c0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ mcrne 15, 0, r0, cr4, cr0, {7} │ │ │ │ svclt 0x00b8b082 │ │ │ │ - blle 0xb2e448 │ │ │ │ + blle 0xb2e3d0 │ │ │ │ addvc pc, r0, #64, 4 │ │ │ │ addseq pc, r5, #192, 4 │ │ │ │ eorscs r6, r8, #1245184 @ 0x130000 │ │ │ │ - orrsne pc, ip, r8, asr #12 │ │ │ │ + tstpne ip, r8, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ rsbsvs pc, ip, r9, asr #12 │ │ │ │ addscs pc, r7, r0, asr #5 │ │ │ │ @ instruction: 0xf6494798 │ │ │ │ vmvn.i32 q11, #2048 @ 0x00000800 │ │ │ │ ldmdavs r2, {r0, r1, r2, r4, r7, r9, sp} │ │ │ │ svclt 0x00284294 │ │ │ │ @@ -283931,22 +283902,22 @@ │ │ │ │ addsvs pc, r8, #76546048 @ 0x4900000 │ │ │ │ addscs pc, r7, #192, 4 │ │ │ │ @ instruction: 0xf8526812 │ │ │ │ tstlt r3, r4, lsr #32 │ │ │ │ @ instruction: 0xf649681b │ │ │ │ vmvn.i32 q11, #12 @ 0x0000000c │ │ │ │ movwls r2, #4247 @ 0x1097 │ │ │ │ - blx 0x1de3896 │ │ │ │ + blx 0x1de381e │ │ │ │ ldrmi r9, [r8], -r1, lsl #22 │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd10 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec7cab4 │ │ │ │ + bl 0xfec7ca3c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ movwcs r0, #4080 @ 0xff0 │ │ │ │ strmi r4, [ip], -r5, lsl #12 │ │ │ │ @ instruction: 0x46012210 │ │ │ │ @ instruction: 0xf00f2003 │ │ │ │ movwlt pc, #36285 @ 0x8dbd @ │ │ │ │ andcc lr, r0, #212, 18 @ 0x350000 │ │ │ │ @@ -283973,19 +283944,19 @@ │ │ │ │ ldclt 14, cr0, [r8, #-0] │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strmi fp, [pc], -r3, lsl #1 │ │ │ │ @ instruction: 0x461e4691 │ │ │ │ - blle 0x162d154 │ │ │ │ + blle 0x162d0dc │ │ │ │ strvc pc, [r0], #576 @ 0x240 │ │ │ │ ldreq pc, [r5], #704 @ 0x2c0 │ │ │ │ eorscs r6, r8, #2293760 @ 0x230000 │ │ │ │ - orrsne pc, ip, r8, asr #12 │ │ │ │ + tstpne ip, r8, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ rsbsvs pc, ip, r9, asr #12 │ │ │ │ addscs pc, r7, r0, asr #5 │ │ │ │ @ instruction: 0xf6494798 │ │ │ │ vbic.i32 q11, #2048 @ 0x00000800 │ │ │ │ ldmdavs sl, {r0, r1, r2, r4, r7, r8, r9, sp} │ │ │ │ eorsle r4, r8, #1342177289 @ 0x50000009 │ │ │ │ @@ -283993,22 +283964,22 @@ │ │ │ │ ldmcs r7, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ ldrdcs pc, [r0], -r8 │ │ │ │ eorcs pc, r5, r2, asr r8 @ │ │ │ │ ldmvs r2, {r1, r3, r4, r5, r6, r8, r9, ip, sp, pc} │ │ │ │ rsbsvs pc, ip, r9, asr #12 │ │ │ │ addscs pc, r7, r0, asr #5 │ │ │ │ movwls r9, #513 @ 0x201 │ │ │ │ - blx 0xffee398c │ │ │ │ + blx 0xffee3914 │ │ │ │ cmplt r2, #4096 @ 0x1000 │ │ │ │ eorscs r6, r8, #36, 16 @ 0x240000 │ │ │ │ - orrsne pc, ip, r8, asr #12 │ │ │ │ + tstpne ip, r8, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ rsbsvs pc, ip, r9, asr #12 │ │ │ │ addscs pc, r7, r0, asr #5 │ │ │ │ - blls 0x13782c │ │ │ │ + blls 0x1377b4 │ │ │ │ addsmi r6, sp, #1769472 @ 0x1b0000 │ │ │ │ strcs fp, [r0], #-3880 @ 0xfffff0d8 │ │ │ │ @ instruction: 0xf8d8d205 │ │ │ │ @ instruction: 0xf8533000 │ │ │ │ tstlt r4, r5, lsr #32 │ │ │ │ @ instruction: 0xf64968a4 │ │ │ │ vmvn.i32 q11, #12 @ 0x0000000c │ │ │ │ @@ -284023,86 +283994,86 @@ │ │ │ │ movwcs pc, #6857 @ 0x1ac9 @ │ │ │ │ @ instruction: 0x46494632 │ │ │ │ @ instruction: 0xf00f4618 │ │ │ │ teqplt r0, #2496 @ p-variant is OBSOLETE @ 0x9c0 │ │ │ │ stccs 8, cr8, [r1], {4} │ │ │ │ @ instruction: 0x4601d010 │ │ │ │ @ instruction: 0x46384632 │ │ │ │ - bl 0xfefe35b0 │ │ │ │ + bl 0xffee3538 │ │ │ │ andcs r8, r0, ip, lsr r0 │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ mvnshi lr, #12386304 @ 0xbd0000 │ │ │ │ - blcs 0x1c2d3f0 │ │ │ │ + blcs 0x1c2d378 │ │ │ │ stclpl 8, cr13, [r3], {4} │ │ │ │ stcpl 1, cr11, [r3, #76] @ 0x4c │ │ │ │ strcc fp, [r1], -r3, lsl #18 │ │ │ │ ldrtmi r2, [r2], -lr, ror #28 │ │ │ │ svclt 0x00284601 │ │ │ │ ldrtmi r2, [r8], -lr, ror #4 │ │ │ │ - bl 0xfe8e35e8 │ │ │ │ + bl 0xff7e3570 │ │ │ │ eorshi r2, fp, r1, lsl #6 │ │ │ │ @ instruction: 0xf06fe7e1 │ │ │ │ ldrb r0, [pc, sp] │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec7cc54 │ │ │ │ + bl 0xfec7cbdc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r4, r8, ror #31 │ │ │ │ stmdals r6, {r2, r9, sl, lr} │ │ │ │ @ instruction: 0xf7f39203 │ │ │ │ ldmdbmi r1, {r0, r1, r2, r3, r4, r5, r8, fp, ip, sp, lr, pc} │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi r6, [r9], #-2147 @ 0xfffff79d │ │ │ │ - bls 0x1ffa98 │ │ │ │ + bls 0x1ffa20 │ │ │ │ andgt pc, r1, ip, asr r8 @ │ │ │ │ @ instruction: 0xf8dc2136 │ │ │ │ mulls r0, r0, r2 │ │ │ │ andpl pc, sp, ip, lsl #10 │ │ │ │ @ instruction: 0xf759300c │ │ │ │ - mcrrne 11, 14, lr, r3, cr6 │ │ │ │ + mcrrne 12, 2, lr, r3, cr2 │ │ │ │ @ instruction: 0xf152d105 │ │ │ │ - stmdavs r0, {r0, r2, r4, r6, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdavs r0, {r0, r4, r6, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ mcr2 7, 5, pc, cr14, cr13, {7} @ │ │ │ │ andlt r4, r4, r0, asr #4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - rsbseq sl, lr, lr, lsl #8 │ │ │ │ + rsbseq sl, lr, r6, lsl #9 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec7ccb8 │ │ │ │ + bl 0xfec7cc40 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ @ instruction: 0x46054914 │ │ │ │ andscs r4, r3, #20, 12 @ 0x1400000 │ │ │ │ @ instruction: 0xf00f9806 │ │ │ │ ldmdbmi r2, {r0, r3, r6, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi r6, [r9], #-2155 @ 0xfffff795 │ │ │ │ strtmi r6, [r2], -r9, lsl #16 │ │ │ │ andgt pc, r1, ip, asr r8 @ │ │ │ │ @ instruction: 0xf8dc2136 │ │ │ │ mulls r0, r0, r2 │ │ │ │ andpl pc, sp, ip, lsl #10 │ │ │ │ @ instruction: 0xf759300c │ │ │ │ - mcrrne 11, 11, lr, r3, cr2 │ │ │ │ + mcrrne 11, 14, lr, r3, cr14 │ │ │ │ @ instruction: 0xf152d105 │ │ │ │ - stmdavs r0, {r0, r5, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdavs r0, {r0, r2, r3, r4, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ mrc2 7, 3, pc, cr10, cr13, {7} │ │ │ │ andlt r4, r3, r0, asr #4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - eorseq r1, r4, r0, asr #23 │ │ │ │ - rsbseq sl, lr, r6, lsr #7 │ │ │ │ + eorseq r1, r4, r0, asr #22 │ │ │ │ + rsbseq sl, lr, lr, lsl r4 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec7cd24 │ │ │ │ + bl 0xfec7ccac │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vrecps.f32 q8, , q0 │ │ │ │ vmls.i d20, d0, d0[6] │ │ │ │ umulllt r2, r9, r7, r4 │ │ │ │ stmdbmi r8!, {r0, r2, r9, sl, lr} │ │ │ │ @ instruction: 0x0098f8d4 │ │ │ │ movwls r9, #19212 @ 0x4b0c │ │ │ │ @@ -284117,41 +284088,41 @@ │ │ │ │ andscc r6, r4, fp, ror #16 │ │ │ │ stmdavs r9, {r0, r3, r4, r5, r6, sl, lr} │ │ │ │ stmdapl r4!, {r0, r1, r9, fp, ip, pc}^ │ │ │ │ @ instruction: 0xf8d42136 │ │ │ │ mulls r0, r0, r2 │ │ │ │ andpl pc, sp, r4, lsl #10 │ │ │ │ @ instruction: 0xf759300c │ │ │ │ - mcrrne 11, 6, lr, r3, cr12 │ │ │ │ + mcrrne 11, 10, lr, r3, cr8 │ │ │ │ @ instruction: 0xf152d105 │ │ │ │ - stmdavs r0, {r0, r1, r3, r4, r6, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdavs r0, {r0, r1, r2, r4, r6, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ mrc2 7, 1, pc, cr4, cr13, {7} │ │ │ │ - blmi 0x5b6490 │ │ │ │ - blls 0x2ffbfc │ │ │ │ + blmi 0x5b6418 │ │ │ │ + blls 0x2ffb84 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ tstle sl, r0, lsl #6 │ │ │ │ tstcs r0, r9 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0xf640bd30 │ │ │ │ - vbic.i32 , #1 @ 0x00000001 │ │ │ │ + vsra.s64 q9, , #64 │ │ │ │ @ instruction: 0xf6400123 │ │ │ │ - vaddl.s8 , d16, d9 │ │ │ │ + vmov.i32 d19, #1 @ 0x00000001 │ │ │ │ andls r0, r3, #35 @ 0x23 │ │ │ │ ldc2l 1, cr15, [ip, #36] @ 0x24 │ │ │ │ @ instruction: 0xf8c49a03 │ │ │ │ bfi r0, r8, (invalid: 1:0) │ │ │ │ andeq pc, sp, pc, rrx │ │ │ │ @ instruction: 0xf190e7dd │ │ │ │ - svclt 0x0000f911 │ │ │ │ + svclt 0x0000f90d │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ - rsbseq sl, lr, r8, lsl r3 │ │ │ │ + @ instruction: 0x007ea390 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec7cde8 │ │ │ │ + bl 0xfec7cd70 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r9], r0 @ │ │ │ │ @ instruction: 0xf8df2100 │ │ │ │ ldrmi ip, [sp], -r8, asr #1 │ │ │ │ cdp 8, 1, cr4, cr13, cr15, {1} │ │ │ │ tstls r2, r0, ror pc │ │ │ │ @ instruction: 0xf8dcac02 │ │ │ │ @@ -284162,52 +284133,52 @@ │ │ │ │ ldrbtmi r2, [r8], #-310 @ 0xfffffeca │ │ │ │ ldmdapl r8, {fp, sp, lr} │ │ │ │ movwne pc, #30280 @ 0x7648 @ │ │ │ │ tstpeq r0, #200, 4 @ p-variant is OBSOLETE @ 0x8000000c │ │ │ │ addseq pc, r0, #208, 16 @ 0xd00000 │ │ │ │ @ instruction: 0xf5009400 │ │ │ │ andcc r5, ip, sp │ │ │ │ - bl 0x563998 │ │ │ │ + bl 0x1463920 │ │ │ │ svclt 0x00181c43 │ │ │ │ tstle r5, r4, lsl #12 │ │ │ │ - blx 0xe2188 │ │ │ │ + blx 0xfffe2110 │ │ │ │ @ instruction: 0xf7fd6800 │ │ │ │ submi pc, r4, #13760 @ 0x35c0 │ │ │ │ svcpl 0x0080f514 │ │ │ │ @ instruction: 0xf648d213 │ │ │ │ addsmi r1, sp, #469762048 @ 0x1c000000 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ stmdbls ip, {r1, r2, r3, r4, ip, lr, pc} │ │ │ │ andcs r2, r3, r0, lsl r2 │ │ │ │ - blx 0xffd61ca2 │ │ │ │ + blx 0xffd61c2a │ │ │ │ ldmib sp, {r3, r4, r8, r9, ip, sp, pc}^ │ │ │ │ andvs r2, r2, r2, lsl #6 │ │ │ │ - blls 0x23dd7c │ │ │ │ + blls 0x23dd04 │ │ │ │ ldrbne r6, [fp, r3, lsl #1] │ │ │ │ - blmi 0x57df84 │ │ │ │ - blls 0x2ffce4 │ │ │ │ + blmi 0x57df0c │ │ │ │ + blls 0x2ffc6c │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ tstle r7, r0, lsl #6 │ │ │ │ andlt r4, r9, r0, lsr #12 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ andcs r9, r8, #12, 18 @ 0x30000 │ │ │ │ @ instruction: 0xf00f2003 │ │ │ │ ldrdlt pc, [r0, -r1]! │ │ │ │ andvs r9, r3, r2, lsl #22 │ │ │ │ subvs r9, r3, r4, lsl #22 │ │ │ │ @ instruction: 0xf06fe7e3 │ │ │ │ strb r0, [r0, sp, lsl #8]! │ │ │ │ - @ instruction: 0xf8a0f190 │ │ │ │ - rsbseq sl, lr, r6, ror #4 │ │ │ │ + @ instruction: 0xf89cf190 │ │ │ │ + ldrsbteq sl, [lr], #-46 @ 0xffffffd2 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec7cec8 │ │ │ │ + bl 0xfec7ce50 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r9], r0 @ │ │ │ │ @ instruction: 0xf8df2100 │ │ │ │ ldrmi ip, [sp], -r8, asr #1 │ │ │ │ cdp 8, 1, cr4, cr13, cr15, {1} │ │ │ │ tstls r2, r0, ror pc │ │ │ │ @ instruction: 0xf8dcac02 │ │ │ │ @@ -284218,80 +284189,80 @@ │ │ │ │ ldrbtmi r2, [r8], #-310 @ 0xfffffeca │ │ │ │ ldmdapl r8, {fp, sp, lr} │ │ │ │ movwne pc, #26184 @ 0x6648 @ │ │ │ │ tstpeq r0, #200, 4 @ p-variant is OBSOLETE @ 0x8000000c │ │ │ │ addseq pc, r0, #208, 16 @ 0xd00000 │ │ │ │ @ instruction: 0xf5009400 │ │ │ │ andcc r5, ip, sp │ │ │ │ - b 0xfe963a78 │ │ │ │ + b 0xff863a00 │ │ │ │ svclt 0x00181c43 │ │ │ │ tstle r5, r4, lsl #12 │ │ │ │ - blx 0xfe4e2268 │ │ │ │ + blx 0xfe3e21f0 │ │ │ │ @ instruction: 0xf7fd6800 │ │ │ │ submi pc, r4, #6592 @ 0x19c0 │ │ │ │ svcpl 0x0080f514 │ │ │ │ @ instruction: 0xf648d213 │ │ │ │ addsmi r1, sp, #402653184 @ 0x18000000 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ stmdbls ip, {r1, r2, r3, r4, ip, lr, pc} │ │ │ │ andcs r2, r3, r0, lsl r2 │ │ │ │ - blx 0xfe161d82 │ │ │ │ + blx 0xfe161d0a │ │ │ │ ldmib sp, {r3, r4, r8, r9, ip, sp, pc}^ │ │ │ │ andvs r2, r2, r2, lsl #6 │ │ │ │ ldmib sp, {r0, r1, r6, sp, lr}^ │ │ │ │ sbcvs r3, r2, r4, lsl #4 │ │ │ │ - blmi 0x57df64 │ │ │ │ - blls 0x2ffdc4 │ │ │ │ + blmi 0x57deec │ │ │ │ + blls 0x2ffd4c │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ tstle r7, r0, lsl #6 │ │ │ │ andlt r4, r9, r0, lsr #12 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ andcs r9, r8, #12, 18 @ 0x30000 │ │ │ │ @ instruction: 0xf00f2003 │ │ │ │ msrlt LR_irq, r1 │ │ │ │ andvs r9, r3, r2, lsl #22 │ │ │ │ subvs r9, r3, r4, lsl #22 │ │ │ │ @ instruction: 0xf06fe7e3 │ │ │ │ strb r0, [r0, sp, lsl #8]! │ │ │ │ - @ instruction: 0xf830f190 │ │ │ │ - rsbseq sl, lr, r6, lsl #3 │ │ │ │ + @ instruction: 0xf82cf190 │ │ │ │ + ldrshteq sl, [lr], #-30 @ 0xffffffe2 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec7cfa8 │ │ │ │ + bl 0xfec7cf30 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46060fd8 │ │ │ │ stmdami fp!, {r2, r3, r9, sl, lr} │ │ │ │ vhadd.s8 d27, d22, d5 │ │ │ │ vqdmlal.s q10, d12, d2[1] │ │ │ │ ldmdavs r1!, {r3, r8, r9}^ │ │ │ │ andls r6, r3, r0, lsl #16 │ │ │ │ andeq pc, r0, pc, asr #32 │ │ │ │ @ instruction: 0xd1404299 │ │ │ │ stmdbls sl, {r8, r9, sp} │ │ │ │ andcs r4, r1, r7, lsl r6 │ │ │ │ movwls r2, #8712 @ 0x2208 │ │ │ │ - blx 0xe61e1a │ │ │ │ + blx 0xe61da2 │ │ │ │ stmdacs r0, {r0, r2, r9, sl, lr} │ │ │ │ stmdavs r3, {r3, r4, r5, ip, lr, pc} │ │ │ │ svceq 0x0070ee1d │ │ │ │ - blge 0x1bde78 │ │ │ │ + blge 0x1bde00 │ │ │ │ @ instruction: 0x463a491d │ │ │ │ ldrbtmi r6, [r9], #-99 @ 0xffffff9d │ │ │ │ ldmdavs r3!, {r0, r3, fp, sp, lr}^ │ │ │ │ @ instruction: 0xf8d15841 │ │ │ │ teqcs r6, r0 @ │ │ │ │ @ instruction: 0xf5009400 │ │ │ │ andcc r5, ip, sp │ │ │ │ - b 0xa63b70 │ │ │ │ + b 0x1963af8 │ │ │ │ mcrrne 6, 0, r4, r3, cr4 │ │ │ │ @ instruction: 0xf152d105 │ │ │ │ - stmdavs r0, {r0, r1, r4, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdavs r0, {r0, r1, r2, r3, r9, fp, ip, sp, lr, pc} │ │ │ │ stc2l 7, cr15, [ip], #1012 @ 0x3f4 │ │ │ │ stmdavs r9!, {r2, r6, r9, lr}^ │ │ │ │ andcs r2, r4, #0, 6 │ │ │ │ @ instruction: 0xf00f2003 │ │ │ │ tstplt r8, sp, lsl #22 @ p-variant is OBSOLETE │ │ │ │ andvs r9, r3, r2, lsl #22 │ │ │ │ ldmdavs sl, {r0, r1, r3, r8, r9, fp, lr} │ │ │ │ @@ -284301,43 +284272,43 @@ │ │ │ │ tstcs r0, r5 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf06fbdf0 │ │ │ │ strb r0, [sp, r5, lsr #8]! │ │ │ │ streq pc, [sp], #-111 @ 0xffffff91 │ │ │ │ @ instruction: 0xf18fe7ea │ │ │ │ - svclt 0x0000ffcd │ │ │ │ + svclt 0x0000ffc9 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ - rsbseq sl, lr, sl, lsl #1 │ │ │ │ + rsbseq sl, lr, r2, lsl #2 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec7d070 │ │ │ │ + bl 0xfec7cff8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf0030fd8 │ │ │ │ addlt r0, r5, pc, lsl #8 │ │ │ │ andle r2, r6, r2, lsl #24 │ │ │ │ eorsle r2, r1, r3, lsl #24 │ │ │ │ svclt 0x00182c01 │ │ │ │ andseq pc, r5, pc, rrx │ │ │ │ @ instruction: 0x4605d116 │ │ │ │ @ instruction: 0x460e4617 │ │ │ │ ldmdbmi pc, {r3, r4, r9, sl, lr} @ │ │ │ │ @ instruction: 0xf00f220d │ │ │ │ - b 0x1164624 │ │ │ │ + b 0x11645ac │ │ │ │ strtmi r0, [r8], -r4, lsl #6 │ │ │ │ ldmib sp, {r1, r3, r4, r5, r9, sl, lr}^ │ │ │ │ stmib sp, {r2, r3, r8, sl, lr}^ │ │ │ │ stcls 5, cr4, [sl], {2} │ │ │ │ strls r4, [r0], #-1585 @ 0xfffff9cf │ │ │ │ - blx 0x1163e7e │ │ │ │ + blx 0x1163e06 │ │ │ │ andle r1, r6, r3, asr #24 │ │ │ │ tstcs r0, r5 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf152bdf0 │ │ │ │ - stmdavs r0, {r0, r1, r2, r4, r5, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ + stmdavs r0, {r0, r1, r4, r5, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ ldc2 7, cr15, [r0], {253} @ 0xfd │ │ │ │ andlt r4, r5, r0, asr #4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ stclvs 2, cr15, [ip], {64} @ 0x40 │ │ │ │ @@ -284347,112 +284318,112 @@ │ │ │ │ @ instruction: 0xf413d108 │ │ │ │ @ instruction: 0xf04f2f00 │ │ │ │ vmull.s8 q8, d0, d3 │ │ │ │ svclt 0x00180c08 │ │ │ │ strb r4, [r0, r4, ror #12] │ │ │ │ subseq pc, lr, pc, rrx │ │ │ │ svclt 0x0000e7d4 │ │ │ │ - ldrshteq r1, [r4], -r0 │ │ │ │ + eorseq r1, r4, r0, ror ip │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec7d120 │ │ │ │ + bl 0xfec7d0a8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [ip], -r0, ror #31 │ │ │ │ stmdbmi r5!, {r0, r2, r7, ip, sp, pc} │ │ │ │ movwcs r4, #1565 @ 0x61d │ │ │ │ tstls r3, r9, lsl #16 │ │ │ │ tstpeq r0, pc, asr #32 @ p-variant is OBSOLETE │ │ │ │ tstpeq pc, r4 @ p-variant is OBSOLETE │ │ │ │ movwcc lr, #6605 @ 0x19cd │ │ │ │ svclt 0x00480323 │ │ │ │ tstpcs r0, r1, asr #8 @ p-variant is OBSOLETE │ │ │ │ streq sl, [r4, #-2817]! @ 0xfffff4ff │ │ │ │ @ instruction: 0xf441bf48 │ │ │ │ @ instruction: 0xf18f6100 │ │ │ │ - strmi pc, [r4], -pc, asr #16 │ │ │ │ + strmi pc, [r4], -fp, asr #16 │ │ │ │ tstle r5, r3, asr #24 │ │ │ │ - @ instruction: 0xf96ef152 │ │ │ │ + @ instruction: 0xf96af152 │ │ │ │ @ instruction: 0xf7fd6800 │ │ │ │ submi pc, r4, #18176 @ 0x4700 │ │ │ │ svcpl 0x0080f514 │ │ │ │ - blmi 0x65abb0 │ │ │ │ - blls 0x1fffdc │ │ │ │ + blmi 0x65ab38 │ │ │ │ + blls 0x1fff64 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ tstle pc, r0, lsl #6 │ │ │ │ andlt r4, r5, r0, lsr #12 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ andcs r2, r4, #0, 6 │ │ │ │ andcs r4, r3, r9, lsr #12 │ │ │ │ - blx 0x1661fd8 │ │ │ │ - bls 0x192500 │ │ │ │ + blx 0x1661f60 │ │ │ │ + bls 0x192488 │ │ │ │ andvs r2, r2, r0, lsl #6 │ │ │ │ andcs r1, r4, #2624 @ 0xa40 │ │ │ │ @ instruction: 0xf00f2003 │ │ │ │ tstplt r0, fp, asr #20 @ p-variant is OBSOLETE │ │ │ │ andvs r9, r3, r2, lsl #22 │ │ │ │ @ instruction: 0xf06fe7db │ │ │ │ ldrb r0, [r8, sp, lsl #8] │ │ │ │ - @ instruction: 0xff1cf18f │ │ │ │ + @ instruction: 0xff18f18f │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ vst3.32 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec7d1cc │ │ │ │ + bl 0xfec7d154 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r5, r0, ror #31 │ │ │ │ svcge 0x00004b2b │ │ │ │ rscsvs r6, fp, fp, lsl r8 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ - blle 0x13ad830 │ │ │ │ + blle 0x13ad7b8 │ │ │ │ stceq 1, cr15, [r8], {3} │ │ │ │ vld1.8 {d4-d6}, [ip], r4 │ │ │ │ @ instruction: 0x466a607f │ │ │ │ andeq pc, pc, r0, lsr #32 │ │ │ │ andeq lr, r0, sp, lsr #23 │ │ │ │ andle r4, r6, r2, lsl #5 │ │ │ │ stcpl 5, cr15, [r0, #692] @ 0x2b4 │ │ │ │ addmi r4, r2, #111149056 @ 0x6a00000 │ │ │ │ svceq 0x00fcf8cd │ │ │ │ @ instruction: 0xf640d1f8 │ │ │ │ - b 0x4423f0 │ │ │ │ - bl 0xfec66014 │ │ │ │ - bllt 0x729418 │ │ │ │ + b 0x442378 │ │ │ │ + bl 0xfec65f9c │ │ │ │ + bllt 0x7293a0 │ │ │ │ strtmi r4, [r0], -sl, lsl #12 │ │ │ │ rsbsvs r4, fp, r9, ror #12 │ │ │ │ stc2 7, cr15, [r0], {255} @ 0xff │ │ │ │ - blmi 0x7125e8 │ │ │ │ + blmi 0x712570 │ │ │ │ ldmvs fp!, {r1, r3, r4, fp, sp, lr}^ │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ @ instruction: 0xd1250300 │ │ │ │ ssatmi r3, #30, r4, lsl #14 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0] │ │ │ │ @ instruction: 0x4669687a │ │ │ │ @ instruction: 0xf18e4620 │ │ │ │ - mcrrne 13, 14, pc, r3, cr11 @ │ │ │ │ + mcrrne 13, 14, pc, r3, cr7 @ │ │ │ │ @ instruction: 0xf152d1e9 │ │ │ │ - stmdavs r0, {r0, r1, r4, r5, r6, r7, fp, ip, sp, lr, pc} │ │ │ │ - blx 0xff464052 │ │ │ │ + stmdavs r0, {r0, r1, r2, r3, r5, r6, r7, fp, ip, sp, lr, pc} │ │ │ │ + blx 0xff463fda │ │ │ │ strb r4, [r2, r0, asr #4]! │ │ │ │ - bl 0x474074 │ │ │ │ + bl 0x473ffc │ │ │ │ andsvs r0, r0, r0, lsl #4 │ │ │ │ strtmi r4, [r0], -sl, lsl #12 │ │ │ │ rsbsvs r4, fp, r9, ror #12 │ │ │ │ mrrc2 7, 15, pc, r8, cr15 @ │ │ │ │ bicsle r2, r6, r0, lsl #16 │ │ │ │ @ instruction: 0xf06fe7e4 │ │ │ │ bfi r0, r5, #0, #19 │ │ │ │ - cdp2 1, 11, cr15, cr10, cr15, {4} │ │ │ │ + cdp2 1, 11, cr15, cr6, cr15, {4} │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec7d290 │ │ │ │ + bl 0xfec7d218 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmiavs r3, {r5, r6, r7, r8, r9, sl, fp}^ │ │ │ │ - blcs 0x1d22a8 │ │ │ │ + blcs 0x1d2230 │ │ │ │ movwcs sp, #4425 @ 0x1149 │ │ │ │ strmi r4, [ip], -r5, lsl #12 │ │ │ │ stmdbls r8, {r0, r1, r2, r4, r9, sl, lr} │ │ │ │ ldrmi r2, [r8], -r4, lsl #4 │ │ │ │ @ instruction: 0xf9caf00f │ │ │ │ eorsle r2, fp, r0, lsl #16 │ │ │ │ eorhi r8, r3, r3, lsl #16 │ │ │ │ @@ -284463,50 +284434,50 @@ │ │ │ │ stmdale pc!, {r7, r8, r9, sl, fp, ip, lr} @ │ │ │ │ vldrne d9, [r9, #-32] @ 0xffffffe0 │ │ │ │ ldrmi r2, [r8], -r1, lsl #6 │ │ │ │ @ instruction: 0xf9b6f00f │ │ │ │ stmdahi r2!, {r6, r8, r9, ip, sp, pc}^ │ │ │ │ stcne 6, cr4, [r0, #-4]! │ │ │ │ vqdmulh.s d15, d2, d6 │ │ │ │ - stmda sl, {r1, r3, r5, r6, r7, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + stm r6, {r1, r3, r5, r6, r7, r9, sl, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xee1d4918 │ │ │ │ stmdavs fp!, {r4, r5, r6, r8, r9, sl, fp}^ │ │ │ │ ldrbtmi r4, [r9], #-1594 @ 0xfffff9c6 │ │ │ │ stmdapl r0, {r0, r3, fp, sp, lr}^ │ │ │ │ @ instruction: 0xf8d02136 │ │ │ │ strls r0, [r0], #-656 @ 0xfffffd70 │ │ │ │ andpl pc, sp, r0, lsl #10 │ │ │ │ @ instruction: 0xf759300c │ │ │ │ - mcrrne 8, 10, lr, r3, cr6 │ │ │ │ + mcrrne 8, 14, lr, r3, cr2 │ │ │ │ @ instruction: 0xf152d105 │ │ │ │ - stmdavs r0, {r0, r2, r4, r7, fp, ip, sp, lr, pc} │ │ │ │ - blx 0x1ce410e │ │ │ │ + stmdavs r0, {r0, r4, r7, fp, ip, sp, lr, pc} │ │ │ │ + blx 0x1ce4096 │ │ │ │ andlt r4, r3, r0, asr #4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ andeq pc, sp, pc, rrx │ │ │ │ vaba.s8 q15, q13, │ │ │ │ - vaddw.s8 , q8, d8 │ │ │ │ + vaddw.s8 , q0, d8 │ │ │ │ vrhadd.s8 d16, d10, d30 │ │ │ │ - vaddl.s8 , d16, d28 │ │ │ │ - blmi 0x1e61fc │ │ │ │ + vaddl.s8 , d0, d28 │ │ │ │ + blmi 0x1e6184 │ │ │ │ adcpl pc, pc, #1325400064 @ 0x4f000000 │ │ │ │ - stc2 1, cr15, [r8, #-360] @ 0xfffffe98 │ │ │ │ - rsbseq r9, lr, sl, lsl #27 │ │ │ │ - eorseq r1, r4, r0, asr #27 │ │ │ │ + stc2 1, cr15, [r4, #-360] @ 0xfffffe98 │ │ │ │ + rsbseq r9, lr, r2, lsl #28 │ │ │ │ + eorseq r1, r4, r0, asr #26 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec7d35c │ │ │ │ + bl 0xfec7d2e4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r5], r8 │ │ │ │ svcge 0x00024b32 │ │ │ │ ldmdavs fp, {r2, r4, r9, sl, fp, ip} │ │ │ │ @ instruction: 0xf04f607b │ │ │ │ - blle 0x16e6d74 │ │ │ │ + blle 0x16e6cfc │ │ │ │ movweq pc, #33028 @ 0x8104 @ │ │ │ │ vld1.8 {d4-d6}, [r3], r5 │ │ │ │ @ instruction: 0x466a607f │ │ │ │ andeq pc, pc, r0, lsr #32 │ │ │ │ andeq lr, r0, sp, lsr #23 │ │ │ │ andle r4, r6, r2, lsl #5 │ │ │ │ stcpl 5, cr15, [r0, #692] @ 0x2b4 │ │ │ │ @@ -284531,41 +284502,41 @@ │ │ │ │ strtmi sl, [sl], -r2, lsl #22 │ │ │ │ stmdavs r0, {r3, r4, r5, r6, sl, lr} │ │ │ │ tstpne fp, r0, asr #4 @ p-variant is OBSOLETE │ │ │ │ andeq pc, r0, ip, asr r8 @ │ │ │ │ addseq pc, r0, #208, 16 @ 0xd00000 │ │ │ │ @ instruction: 0xf5009400 │ │ │ │ andcc r5, ip, sp │ │ │ │ - stmda lr!, {r0, r3, r4, r6, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + stmda sl!, {r0, r3, r4, r6, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ bicsle r1, fp, r3, asr #24 │ │ │ │ - @ instruction: 0xf81ef152 │ │ │ │ + @ instruction: 0xf81af152 │ │ │ │ @ instruction: 0xf7fd6800 │ │ │ │ submi pc, r0, #1011712 @ 0xf7000 │ │ │ │ stmdacc r4, {r2, r4, r6, r7, r8, r9, sl, sp, lr, pc} │ │ │ │ movweq lr, #2829 @ 0xb0d │ │ │ │ @ instruction: 0x460a6018 │ │ │ │ stmdbge r2, {r0, r1, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7ff4628 │ │ │ │ stmdacs r0, {r0, r1, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ ldrb sp, [r6, r8, asr #3] │ │ │ │ andseq pc, r5, pc, rrx │ │ │ │ @ instruction: 0xf18fe7c4 │ │ │ │ - svclt 0x0000fde5 │ │ │ │ + svclt 0x0000fde1 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ - rsbseq r9, lr, r0, lsr #25 │ │ │ │ + rsbseq r9, lr, r8, lsl sp │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec7d440 │ │ │ │ + bl 0xfec7d3c8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r4, r0, ror #31 │ │ │ │ strmi r4, [r6], -r0, lsr #22 │ │ │ │ ldmdavs fp, {r0, fp, sp, pc} │ │ │ │ @ instruction: 0xf04f9303 │ │ │ │ strcs r0, [r0, #-768] @ 0xfffffd00 │ │ │ │ strpl lr, [r1, #-2509] @ 0xfffff633 │ │ │ │ - blx 0x11e2888 │ │ │ │ + blx 0x10e2810 │ │ │ │ @ instruction: 0xf5104604 │ │ │ │ tstle r2, #128, 30 @ 0x200 │ │ │ │ eorle r1, r3, r3, asr #24 │ │ │ │ ldmdavs sl, {r0, r1, r2, r4, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r3, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ strtmi sp, [r0], -r6, lsr #2 │ │ │ │ @@ -284577,54 +284548,54 @@ │ │ │ │ ldrtmi r2, [r1], -r4, lsl #4 │ │ │ │ @ instruction: 0xf00f2003 │ │ │ │ @ instruction: 0xb190f8d5 │ │ │ │ strtmi r9, [fp], -r1, lsl #20 │ │ │ │ ldcne 0, cr6, [r1, #-8]! │ │ │ │ andcs r2, r3, r4, lsl #4 │ │ │ │ @ instruction: 0xf8ccf00f │ │ │ │ - blls 0x1d27d0 │ │ │ │ + blls 0x1d2758 │ │ │ │ ldrb r6, [fp, r3] │ │ │ │ - @ instruction: 0xffc2f151 │ │ │ │ + @ instruction: 0xffbef151 │ │ │ │ @ instruction: 0xf7fd6800 │ │ │ │ submi pc, r4, #634880 @ 0x9b000 │ │ │ │ @ instruction: 0xf06fe7d4 │ │ │ │ ldrb r0, [r1, sp, lsl #8] │ │ │ │ - ldc2 1, cr15, [r6, #572] @ 0x23c │ │ │ │ + ldc2 1, cr15, [r2, #572] @ 0x23c │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec7d4d8 │ │ │ │ + bl 0xfec7d460 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmdavs r5, {r5, r6, r7, r8, r9, sl, fp}^ │ │ │ │ bicmi pc, r8, #1325400064 @ 0x4f000000 │ │ │ │ msreq CPSR_s, #204, 4 @ 0xc000000c │ │ │ │ addsmi fp, sp, #131 @ 0x83 │ │ │ │ @ instruction: 0x4617d175 │ │ │ │ strmi r4, [r6], -ip, lsl #12 │ │ │ │ movwcs r9, #2312 @ 0x908 │ │ │ │ andcs r2, r3, r4, lsr #4 │ │ │ │ @ instruction: 0xf8a2f00f │ │ │ │ stmdacs r0, {r0, r2, r9, sl, lr} │ │ │ │ eorcs sp, r4, #74 @ 0x4a │ │ │ │ strtmi r2, [r0], -r0, lsl #2 │ │ │ │ - stmib r2!, {r1, r2, r3, r4, r5, r6, r8, ip, sp, lr, pc}^ │ │ │ │ + ldmib lr, {r1, r2, r3, r4, r5, r6, r8, ip, sp, lr, pc}^ │ │ │ │ rscvs r6, r2, sl, ror #17 │ │ │ │ teqle r9, r0, lsl #20 │ │ │ │ cmnvs r2, sl, ror #18 │ │ │ │ cmple r0, r0, lsl #20 │ │ │ │ mvnvs r6, sl, ror #19 │ │ │ │ cmple r8, r0, lsl #20 │ │ │ │ @ instruction: 0xee1d492d │ │ │ │ ldmdavs r3!, {r4, r5, r6, r8, r9, sl, fp}^ │ │ │ │ ldrbtmi r4, [r9], #-1594 @ 0xfffff9c6 │ │ │ │ stmdapl r1, {r0, r3, fp, sp, lr}^ │ │ │ │ addseq pc, r0, #13697024 @ 0xd10000 │ │ │ │ strls r2, [r0], #-310 @ 0xfffffeca │ │ │ │ andpl pc, sp, r0, lsl #10 │ │ │ │ @ instruction: 0xf758300c │ │ │ │ - mcrrne 15, 8, lr, r3, cr6 │ │ │ │ + mcrrne 15, 12, lr, r3, cr2 │ │ │ │ @ instruction: 0xf510d03e │ │ │ │ movwle r5, #28544 @ 0x6f80 │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ stmdavs r3!, {r4, r5, r6, r7, r8, sl, fp, ip, sp, pc} │ │ │ │ stmdavs r3!, {r0, r1, r3, r5, sp, lr}^ │ │ │ │ @@ -284643,111 +284614,111 @@ │ │ │ │ @ instruction: 0xd1bd2800 │ │ │ │ andeq pc, sp, pc, rrx │ │ │ │ stmibvs r9!, {r3, r4, r6, r7, r8, r9, sl, sp, lr, pc} │ │ │ │ andcs r2, r3, r0, lsl #6 │ │ │ │ @ instruction: 0xf84cf00f │ │ │ │ stmdacs r0, {r5, r7, r8, sp, lr} │ │ │ │ stmibvs sl!, {r2, r4, r5, r6, r7, ip, lr, pc}^ │ │ │ │ - bcs 0x13eb40 │ │ │ │ - bvs 0xb9a694 │ │ │ │ + bcs 0x13eac8 │ │ │ │ + bvs 0xb9a61c │ │ │ │ andcs r2, r3, r0, lsl #6 │ │ │ │ @ instruction: 0xf840f00f │ │ │ │ stmdacs r0, {r5, r9, sp, lr} │ │ │ │ strb sp, [r7, lr, lsr #3]! │ │ │ │ - @ instruction: 0xff36f151 │ │ │ │ + @ instruction: 0xff32f151 │ │ │ │ @ instruction: 0xf7fd6800 │ │ │ │ submi pc, r0, #61440 @ 0xf000 │ │ │ │ @ instruction: 0xf06fe7b9 │ │ │ │ ldr r0, [r9, r5, lsr #32]! │ │ │ │ - rsbseq r9, lr, sl, asr #22 │ │ │ │ + rsbseq r9, lr, r2, asr #23 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec7d5ec │ │ │ │ + bl 0xfec7d574 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x126a174 │ │ │ │ + blmi 0x126a0fc │ │ │ │ ldrmi fp, [r4], -r4, lsr #1 │ │ │ │ strmi r4, [sp], -r6, lsl #12 │ │ │ │ smlabbcs r0, r0, r2, r2 │ │ │ │ ldmdavs fp, {r0, r1, fp, sp, pc} │ │ │ │ @ instruction: 0xf04f9323 │ │ │ │ @ instruction: 0xf17e0300 │ │ │ │ - vld2.16 {d14,d16}, [r4 :128], r4 │ │ │ │ + vld2.16 {d14,d16}, [r4 :128], r0 │ │ │ │ vld2.8 {d2-d5}, [r3], r0 │ │ │ │ - blcs 0x13f018 │ │ │ │ + blcs 0x13efa0 │ │ │ │ movwcs sp, #4462 @ 0x116e │ │ │ │ andcs r4, r8, #42991616 @ 0x2900000 │ │ │ │ @ instruction: 0xf00f4618 │ │ │ │ stmdacs r0, {r0, r1, r2, r3, fp, ip, sp, lr, pc} │ │ │ │ strmi sp, [r1], -r9, rrx │ │ │ │ @ instruction: 0xf7f2a803 │ │ │ │ ldmdbmi r6!, {r0, r3, r5, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0x46202213 │ │ │ │ @ instruction: 0xff12f00e │ │ │ │ strmi sl, [r2], -r3, lsl #18 │ │ │ │ @ instruction: 0xf18d4630 │ │ │ │ - strmi pc, [r4], -r7, lsl #31 │ │ │ │ + strmi pc, [r4], -r3, lsl #31 │ │ │ │ tstle r5, r3, asr #24 │ │ │ │ - mrc2 1, 7, pc, cr6, cr1, {2} │ │ │ │ + mrc2 1, 7, pc, cr2, cr1, {2} │ │ │ │ @ instruction: 0xf7fd6800 │ │ │ │ submi pc, r4, #3391488 @ 0x33c000 │ │ │ │ - ble 0x53145c │ │ │ │ + ble 0x5313e4 │ │ │ │ ldmdavs sl, {r1, r3, r5, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r3, lsr #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ strtmi sp, [r0], -ip, asr #2 │ │ │ │ tstcs r0, r4, lsr #32 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ vmla.f32 , q0, q8 │ │ │ │ vsubw.s8 , q8, d0 │ │ │ │ ldmdavs fp, {r0, r2, r4, r7, r8, r9} │ │ │ │ ldrbvs pc, [r8, #-1609]! @ 0xfffff9b7 @ │ │ │ │ ldrcs pc, [r7, #704] @ 0x2c0 │ │ │ │ @ instruction: 0xf6482238 │ │ │ │ - vsra.s64 d17, d12, #64 │ │ │ │ + vorr.i32 d17, #12 @ 0x0000000c │ │ │ │ @ instruction: 0xf649012d │ │ │ │ vmvn.i32 q11, #12 @ 0x0000000c │ │ │ │ @ instruction: 0x47982097 │ │ │ │ ldrmi r6, [lr], -fp, lsr #16 │ │ │ │ @ instruction: 0xf649429c │ │ │ │ vrsra.s64 d22, d8, #64 │ │ │ │ tstle r3, #1543503874 @ 0x5c000002 │ │ │ │ teqpeq pc, r4, lsr #32 @ p-variant is OBSOLETE │ │ │ │ cmpcc r0, r8, lsl r8 │ │ │ │ eorvs r2, r9, r4, lsl #4 │ │ │ │ @ instruction: 0xf1149301 │ │ │ │ stmdavs sl!, {r0, r1, sl, fp, ip, sp, lr, pc} │ │ │ │ - blls 0x16e8cc │ │ │ │ + blls 0x16e854 │ │ │ │ mulsvs r8, r2, fp │ │ │ │ - bl 0x12671c │ │ │ │ + bl 0x1266a4 │ │ │ │ @ instruction: 0xf17e0086 │ │ │ │ - blls 0x1a08d4 │ │ │ │ + blls 0x1a084c │ │ │ │ @ instruction: 0xf649681a │ │ │ │ vmvn.i32 q11, #12 @ 0x0000000c │ │ │ │ vqadd.s8 d18, d27, d7 │ │ │ │ vsubw.s8 q8, q8, d4 │ │ │ │ @ instruction: 0xf8420394 │ │ │ │ @ instruction: 0xf7fe3024 │ │ │ │ ldr pc, [r1, r3, asr #26]! │ │ │ │ ldreq pc, [r5], #-111 @ 0xffffff91 │ │ │ │ @ instruction: 0xf06fe7ae │ │ │ │ str r0, [fp, sp, lsl #8]! │ │ │ │ - ldc2l 1, cr15, [r8], #-572 @ 0xfffffdc4 │ │ │ │ + ldc2l 1, cr15, [r4], #-572 @ 0xfffffdc4 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ - eorseq r1, r4, r0, asr #23 │ │ │ │ + eorseq r1, r4, r0, asr #22 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ addlt r6, r2, r3, lsl #19 │ │ │ │ ldrmi r4, [r0], r6, lsl #12 │ │ │ │ vstrls d3, [r8, #-4] │ │ │ │ vqdmulh.s d2, d0, d11 │ │ │ │ ldm pc, {r0, r1, r3, r5, r7, pc}^ @ │ │ │ │ - bvc 0xfe5a2544 │ │ │ │ + bvc 0xfe5a24cc │ │ │ │ streq r0, [r6], -r6, lsl #12 │ │ │ │ mcrvc 12, 0, r7, cr6, cr12, {3} │ │ │ │ strcs r7, [r4, -r6, lsl #21] │ │ │ │ @ instruction: 0xf1142040 │ │ │ │ strmi pc, [r4], -r7, ror #22 │ │ │ │ @ instruction: 0xf0002800 │ │ │ │ movwcs r8, #4248 @ 0x1098 │ │ │ │ @@ -284756,53 +284727,53 @@ │ │ │ │ stmdacs r0, {r0, r1, r4, r5, r6, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ addhi pc, r9, r0 │ │ │ │ ldreq pc, [r4, -r4, lsl #2] │ │ │ │ movwcs r4, #5633 @ 0x1601 │ │ │ │ andseq pc, r8, #-2147483647 @ 0x80000001 │ │ │ │ @ instruction: 0xf00e4638 │ │ │ │ @ instruction: 0xf994fbed │ │ │ │ - bvs 0x9725d0 │ │ │ │ + bvs 0x972558 │ │ │ │ @ instruction: 0xf04f2b00 │ │ │ │ rscvs r0, r3, r0, lsl #6 │ │ │ │ movweq pc, #4175 @ 0x104f @ │ │ │ │ svclt 0x00a86025 │ │ │ │ - bvs 0x19b7df0 │ │ │ │ + bvs 0x19b7d78 │ │ │ │ strbvc lr, [r5, #2639]! @ 0xa4f │ │ │ │ @ instruction: 0x2003bfb8 │ │ │ │ adcvs r6, r1, r5, rrx │ │ │ │ @ instruction: 0xff52f00e │ │ │ │ stmdacs r0, {r5, r8, sp, lr} │ │ │ │ eorvs sp, r0, #103 @ 0x67 │ │ │ │ svceq 0x0070ee1d │ │ │ │ @ instruction: 0x46424937 │ │ │ │ ldrbtmi r6, [r9], #-2163 @ 0xfffff78d │ │ │ │ stmdapl r1, {r0, r3, fp, sp, lr}^ │ │ │ │ addseq pc, r0, #13697024 @ 0xd10000 │ │ │ │ smladxls r0, r6, r1, r2 │ │ │ │ andpl pc, sp, r0, lsl #10 │ │ │ │ @ instruction: 0xf758300c │ │ │ │ - strmi lr, [r5], -r6, asr #28 │ │ │ │ + strmi lr, [r5], -r2, lsl #29 │ │ │ │ tstle r5, r3, asr #24 │ │ │ │ - mrc2 1, 1, pc, cr4, cr1, {2} │ │ │ │ + mrc2 1, 1, pc, cr0, cr1, {2} │ │ │ │ @ instruction: 0xf7fd6800 │ │ │ │ submi pc, r5, #212992 @ 0x34000 │ │ │ │ svcpl 0x0080f515 │ │ │ │ strtmi sp, [r0], -sp, lsl #6 │ │ │ │ - blx 0x362a3a │ │ │ │ + blx 0x3629c2 │ │ │ │ andlt r4, r2, r8, lsr #12 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ vand q12, , q8 │ │ │ │ vmlsl.s q10, d0, d0[6] │ │ │ │ @ instruction: 0xf8d62697 │ │ │ │ teqlt r8, #152 @ 0x98 │ │ │ │ strtmi r4, [r1], -r2, lsr #12 │ │ │ │ - blx 0x1662a3a │ │ │ │ + blx 0x16629c2 │ │ │ │ andlt r4, r2, r8, lsr #12 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0x270281f0 │ │ │ │ strcs lr, [r8, -sl, lsl #15] │ │ │ │ @@ -284813,27 +284784,27 @@ │ │ │ │ vabd.s8 d30, d27, d0 │ │ │ │ vrsra.s64 d21, d0, #64 │ │ │ │ stmibvs r2, {r0, r1, r2, r4, r7, r8, r9, sp}^ │ │ │ │ ldmdavs fp, {r4, r5, r8, sp} │ │ │ │ movwcc pc, #11009 @ 0x2b01 @ │ │ │ │ @ instruction: 0xe77569df │ │ │ │ ldrb r2, [r3, -r1, lsl #14]! │ │ │ │ - cmnpcc r1, r0, asr #12 @ p-variant is OBSOLETE │ │ │ │ + mvnscs pc, r0, asr #12 │ │ │ │ smlawteq r3, r0, r2, pc @ │ │ │ │ - addcc pc, r9, r0, asr #12 │ │ │ │ + andscc pc, r1, r0, asr #12 │ │ │ │ eoreq pc, r3, r0, asr #5 │ │ │ │ @ instruction: 0xf886f109 │ │ │ │ addseq pc, r8, r6, asr #17 │ │ │ │ strtmi lr, [r0], -sl, asr #15 │ │ │ │ streq pc, [sp, #-111] @ 0xffffff91 │ │ │ │ - blx 0xff062ad0 │ │ │ │ + blx 0xff062a58 │ │ │ │ @ instruction: 0xf06fe7b2 │ │ │ │ str r0, [pc, fp, lsl #10]! │ │ │ │ ldc2l 7, cr15, [r4], #1016 @ 0x3f8 │ │ │ │ - rsbseq r9, lr, sl, asr #17 │ │ │ │ + rsbseq r9, lr, r2, asr #18 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ svcge 0x0000b085 │ │ │ │ andcs r4, r0, r5, lsl #12 │ │ │ │ ldrmi r2, [r0], r1, lsl #6 │ │ │ │ @@ -284846,54 +284817,54 @@ │ │ │ │ rsbsle r2, r1, r0, lsl #16 │ │ │ │ stccs 8, cr6, [r0], {4} │ │ │ │ addshi pc, r0, r0, asr #5 │ │ │ │ vnmla.f64 d4, d13, d11 │ │ │ │ ldrbtmi r2, [fp], #-3952 @ 0xfffff090 │ │ │ │ ldmpl r0, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ @ instruction: 0xf8d36e03 │ │ │ │ - blvs 0xfe7f2984 │ │ │ │ + blvs 0xfe7f290c │ │ │ │ rsbsle r2, sp, r0, lsl #22 │ │ │ │ @ instruction: 0x47984631 │ │ │ │ bicsvs pc, ip, #76546048 @ 0x4900000 │ │ │ │ orrscs pc, r7, #192, 4 │ │ │ │ @ instruction: 0xb124681b │ │ │ │ addsmi r1, r3, #1568 @ 0x620 │ │ │ │ movwcc sp, #4950 @ 0x1356 │ │ │ │ addmi r1, r3, #27648 @ 0x6c00 │ │ │ │ andcs sp, r3, #1207959553 @ 0x48000001 │ │ │ │ @ instruction: 0xf7514621 │ │ │ │ - stmdacs r0, {r0, r1, r2, r3, r4, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r1, r3, r4, r6, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ stclne 0, cr13, [r2, #304]! @ 0x130 │ │ │ │ vld1.16 {d4-d6}, [r2 :128], r9 │ │ │ │ @ instruction: 0xf023637f │ │ │ │ - bl 0xfec6735c │ │ │ │ + bl 0xfec672e4 │ │ │ │ addsmi r0, r9, #201326592 @ 0xc000000 │ │ │ │ @ instruction: 0xf5add006 │ │ │ │ strbtmi r5, [r9], -r0, lsl #27 │ │ │ │ @ instruction: 0xf8cd4299 │ │ │ │ ldrshle r0, [r8, #252]! @ 0xfc │ │ │ │ mvnsvc pc, #64, 12 @ 0x4000000 │ │ │ │ - bl 0xfec76788 │ │ │ │ - blcs 0x129b4c │ │ │ │ + bl 0xfec76710 │ │ │ │ + blcs 0x129ad4 │ │ │ │ @ instruction: 0x4628d152 │ │ │ │ @ instruction: 0xf1074669 │ │ │ │ adcsvs r0, ip, r8, lsl #4 │ │ │ │ @ instruction: 0xf18e46e9 │ │ │ │ - strmi pc, [r5], -r1, lsl #21 │ │ │ │ + @ instruction: 0x4605fa7d │ │ │ │ eorsle r1, lr, r3, asr #24 │ │ │ │ svcpl 0x0080f515 │ │ │ │ ldmvs fp!, {r3, r5, r9, ip, lr, pc} │ │ │ │ svclt 0x0028429c │ │ │ │ @ instruction: 0xb1bc461c │ │ │ │ ldrtmi r2, [r1], -r0, lsl #6 │ │ │ │ andcs r4, r3, r2, lsr #12 │ │ │ │ cdp2 0, 6, cr15, cr8, cr14, {0} │ │ │ │ strtmi fp, [r2], -r0, lsl #3 │ │ │ │ rsbsvs r4, r8, r9, asr #12 │ │ │ │ - ldcl 6, cr15, [lr], #932 @ 0x3a4 │ │ │ │ + ldc 6, cr15, [sl, #-932]! @ 0xfffffc5c │ │ │ │ andle r2, r9, r1, lsl #24 │ │ │ │ @ instruction: 0xf8b9687b │ │ │ │ andshi r2, sl, r0 │ │ │ │ tstle r3, sl, lsl #20 │ │ │ │ svclt 0x00842c1b │ │ │ │ orrsvs r8, sl, sl, lsl fp │ │ │ │ andcs r2, r4, #0, 6 │ │ │ │ @@ -284908,25 +284879,25 @@ │ │ │ │ @ instruction: 0x4628d11b │ │ │ │ ssatmi r3, #30, r4, lsl #14 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf15183f0 │ │ │ │ - stmdavs r0, {r0, r4, r5, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdavs r0, {r0, r2, r3, r5, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf80af7fd │ │ │ │ ldr r4, [r9, r5, asr #4]! │ │ │ │ @ instruction: 0xe7814630 │ │ │ │ strbtmi r3, [fp], #-2820 @ 0xfffff4fc │ │ │ │ @ instruction: 0xe7a86018 │ │ │ │ ldreq pc, [r5, #-111] @ 0xffffff91 │ │ │ │ @ instruction: 0xf18fe7dc │ │ │ │ - svclt 0x0000faff │ │ │ │ + svclt 0x0000fafb │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ - rsbseq r9, lr, r6, lsr #15 │ │ │ │ + rsbseq r9, lr, lr, lsl r8 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ svcge 0x0000b085 │ │ │ │ andcs r4, r0, r5, lsl #12 │ │ │ │ ldrmi r2, [r0], r1, lsl #6 │ │ │ │ @@ -284939,54 +284910,54 @@ │ │ │ │ rsbsle r2, r1, r0, lsl #16 │ │ │ │ stccs 8, cr6, [r0], {4} │ │ │ │ addshi pc, r0, r0, asr #5 │ │ │ │ vnmla.f64 d4, d13, d11 │ │ │ │ ldrbtmi r2, [fp], #-3952 @ 0xfffff090 │ │ │ │ ldmpl r0, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ @ instruction: 0xf8d36e03 │ │ │ │ - blvs 0xfe7f2af8 │ │ │ │ + blvs 0xfe7f2a80 │ │ │ │ rsbsle r2, sp, r0, lsl #22 │ │ │ │ @ instruction: 0x47984631 │ │ │ │ bicsvs pc, ip, #76546048 @ 0x4900000 │ │ │ │ orrscs pc, r7, #192, 4 │ │ │ │ @ instruction: 0xb124681b │ │ │ │ addsmi r1, r3, #1568 @ 0x620 │ │ │ │ movwcc sp, #4950 @ 0x1356 │ │ │ │ addmi r1, r3, #27648 @ 0x6c00 │ │ │ │ andcs sp, r3, #1207959553 @ 0x48000001 │ │ │ │ @ instruction: 0xf7514621 │ │ │ │ - stmdacs r0, {r0, r2, r5, r6, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r5, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ stclne 0, cr13, [r2, #304]! @ 0x130 │ │ │ │ vld1.16 {d4-d6}, [r2 :128], r9 │ │ │ │ @ instruction: 0xf023637f │ │ │ │ - bl 0xfec674d0 │ │ │ │ + bl 0xfec67458 │ │ │ │ addsmi r0, r9, #201326592 @ 0xc000000 │ │ │ │ @ instruction: 0xf5add006 │ │ │ │ strbtmi r5, [r9], -r0, lsl #27 │ │ │ │ @ instruction: 0xf8cd4299 │ │ │ │ ldrshle r0, [r8, #252]! @ 0xfc │ │ │ │ mvnsvc pc, #64, 12 @ 0x4000000 │ │ │ │ - bl 0xfec768fc │ │ │ │ - blcs 0x129cc0 │ │ │ │ + bl 0xfec76884 │ │ │ │ + blcs 0x129c48 │ │ │ │ @ instruction: 0x4628d152 │ │ │ │ @ instruction: 0xf1074669 │ │ │ │ adcsvs r0, ip, r8, lsl #4 │ │ │ │ @ instruction: 0xf18e46e9 │ │ │ │ - @ instruction: 0x4605f9d7 │ │ │ │ + @ instruction: 0x4605f9d3 │ │ │ │ eorsle r1, lr, r3, asr #24 │ │ │ │ svcpl 0x0080f515 │ │ │ │ ldmvs fp!, {r3, r5, r9, ip, lr, pc} │ │ │ │ svclt 0x0028429c │ │ │ │ @ instruction: 0xb1bc461c │ │ │ │ ldrtmi r2, [r1], -r0, lsl #6 │ │ │ │ andcs r4, r3, r2, lsr #12 │ │ │ │ stc2 0, cr15, [lr, #56]! @ 0x38 │ │ │ │ strtmi fp, [r2], -r0, lsl #3 │ │ │ │ rsbsvs r4, r8, r9, asr #12 │ │ │ │ - mcrr 6, 14, pc, r4, cr9 @ │ │ │ │ + stc 6, cr15, [r0], {233} @ 0xe9 │ │ │ │ andle r2, r9, r1, lsl #24 │ │ │ │ @ instruction: 0xf8b9687b │ │ │ │ andshi r2, sl, r0 │ │ │ │ tstle r3, sl, lsl #20 │ │ │ │ svclt 0x00842c1b │ │ │ │ orrsvs r8, sl, sl, lsl fp │ │ │ │ andcs r2, r4, #0, 6 │ │ │ │ @@ -285001,81 +284972,81 @@ │ │ │ │ @ instruction: 0x4628d11b │ │ │ │ ssatmi r3, #30, r4, lsl #14 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf15183f0 │ │ │ │ - stmdavs r0, {r0, r1, r2, r4, r5, r6, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdavs r0, {r0, r1, r4, r5, r6, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xff50f7fc │ │ │ │ ldr r4, [r9, r5, asr #4]! │ │ │ │ @ instruction: 0xe7814630 │ │ │ │ strbtmi r3, [fp], #-2820 @ 0xfffff4fc │ │ │ │ @ instruction: 0xe7a86018 │ │ │ │ ldreq pc, [r5, #-111] @ 0xffffff91 │ │ │ │ @ instruction: 0xf18fe7dc │ │ │ │ - svclt 0x0000fa45 │ │ │ │ + svclt 0x0000fa41 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ - rsbseq r9, lr, r2, lsr r6 │ │ │ │ + rsbseq r9, lr, sl, lsr #13 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0030f8cc │ │ │ │ adclt r4, lr, lr, asr fp │ │ │ │ ldrmi r4, [r7], -r5, lsl #12 │ │ │ │ @ instruction: 0x460c4a5d │ │ │ │ muleq r3, r3, r8 │ │ │ │ eorls r6, sp, #1179648 @ 0x120000 │ │ │ │ andeq pc, r0, #79 @ 0x4f │ │ │ │ smlabteq r4, sp, r9, lr │ │ │ │ @ instruction: 0x21002298 │ │ │ │ @ instruction: 0xf17da806 │ │ │ │ - stmibvs fp!, {r2, r4, r7, r9, sl, fp, sp, lr, pc} │ │ │ │ - blcs 0x3f55b8 │ │ │ │ + stmibvs fp!, {r4, r7, r9, sl, fp, sp, lr, pc} │ │ │ │ + blcs 0x3f5540 │ │ │ │ adchi pc, r4, r0, lsl #4 │ │ │ │ @ instruction: 0xf003e8df │ │ │ │ streq r6, [r6], -r1, lsl #7 │ │ │ │ strbvs r0, [r5, #-1542]! @ 0xfffff9fa │ │ │ │ cmnvs r6, #6144 @ 0x1800 │ │ │ │ movwcs r2, #4612 @ 0x1204 │ │ │ │ @ instruction: 0x46189934 │ │ │ │ ldc2 0, cr15, [r8, #-56]! @ 0xffffffc8 │ │ │ │ @ instruction: 0xf0002800 │ │ │ │ strmi r8, [r1], -lr, lsl #1 │ │ │ │ @ instruction: 0xf1052301 │ │ │ │ @ instruction: 0x46200218 │ │ │ │ @ instruction: 0xf9b4f00e │ │ │ │ - blcc 0x180a78 │ │ │ │ + blcc 0x180a00 │ │ │ │ ldmdale pc!, {r0, r8, r9, fp, sp}^ @ │ │ │ │ stmiavs r2!, {r2, r8, r9, fp, ip, pc}^ │ │ │ │ ldrmi r3, [r0], r1, lsl #22 │ │ │ │ vqdmulh.s d2, d0, d11 │ │ │ │ ldm pc, {r0, r7, pc}^ @ │ │ │ │ ldrbtmi pc, [r5], #-3 @ │ │ │ │ streq r0, [r6], -r6, lsl #12 │ │ │ │ - blvs 0x2b8324 │ │ │ │ + blvs 0x2b82ac │ │ │ │ andcs r4, r4, #96, 8 @ 0x60000000 │ │ │ │ strbmi r2, [r1], -r1, lsl #6 │ │ │ │ @ instruction: 0xf00e4618 │ │ │ │ stmdacs r0, {r0, r2, r4, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ strmi sp, [r1], -fp, rrx │ │ │ │ movwcs sl, #6660 @ 0x1a04 │ │ │ │ @ instruction: 0xf00ea806 │ │ │ │ - blge 0x2e5078 │ │ │ │ + blge 0x2e5000 │ │ │ │ @ instruction: 0xee1d4937 │ │ │ │ rscvs r0, r3, r0, ror pc │ │ │ │ ldrbtmi r4, [r9], #-1594 @ 0xfffff9c6 │ │ │ │ stmdavs fp!, {r0, r3, fp, sp, lr}^ │ │ │ │ teqcs r6, r0, asr #16 │ │ │ │ addseq pc, r0, #208, 16 @ 0xd00000 │ │ │ │ @ instruction: 0xf5009400 │ │ │ │ andcc r5, ip, sp │ │ │ │ - stc 7, cr15, [r2], {88} @ 0x58 │ │ │ │ + ldc 7, cr15, [lr], #-352 @ 0xfffffea0 │ │ │ │ tstle r5, r3, asr #24 │ │ │ │ - blx 0xffde2f9e │ │ │ │ + blx 0xffce2f26 │ │ │ │ @ instruction: 0xf7fc6800 │ │ │ │ submi pc, r0, #3248 @ 0xcb0 │ │ │ │ ldmdavs sl, {r0, r3, r5, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, sp, lsr #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ eorlt sp, lr, r6, asr #2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @@ -285086,62 +285057,62 @@ │ │ │ │ andcs lr, r8, #42205184 @ 0x2840000 │ │ │ │ andcs lr, r2, #41680896 @ 0x27c0000 │ │ │ │ andcs lr, r8, #192, 14 @ 0x3000000 │ │ │ │ stmibvs sl!, {r1, r2, r3, r4, r5, r7, r8, r9, sl, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf1052100 │ │ │ │ andls r0, r3, #32 │ │ │ │ stc2 0, cr15, [r4], #-56 @ 0xffffffc8 │ │ │ │ - blx 0x14d2b2 │ │ │ │ + blx 0x14d23a │ │ │ │ ldr pc, [r0, r2, lsl #4] │ │ │ │ orrspl pc, r0, #-1342177276 @ 0xb0000004 │ │ │ │ orrscs pc, r7, #192, 4 │ │ │ │ teqcs r0, sl, ror #19 │ │ │ │ - blx 0x180b26 │ │ │ │ + blx 0x180aae │ │ │ │ ldmibvs sl, {r1, r8, r9, ip, sp}^ │ │ │ │ andcs lr, r1, #34865152 @ 0x2140000 │ │ │ │ vabd.s8 d30, d27, d3 │ │ │ │ vrsra.s64 d21, d0, #64 │ │ │ │ - bls 0x26f928 │ │ │ │ + bls 0x26f8b0 │ │ │ │ ldmdavs fp, {r4, r5, r8, sp} │ │ │ │ movwcc pc, #11009 @ 0x2b01 @ │ │ │ │ @ instruction: 0xe79b69da │ │ │ │ tstcs r0, r5, lsl #20 │ │ │ │ andls sl, r3, #393216 @ 0x60000 │ │ │ │ stc2 0, cr15, [r2], {14} │ │ │ │ - blx 0x14d2f6 │ │ │ │ + blx 0x14d27e │ │ │ │ ldr pc, [r1, r2, lsl #4] │ │ │ │ str r2, [pc, r1, lsl #4] │ │ │ │ andseq pc, r5, pc, rrx │ │ │ │ @ instruction: 0xf06fe7b4 │ │ │ │ ldr r0, [r1, sp]! │ │ │ │ - @ instruction: 0xf97cf18f │ │ │ │ - blx 0xfef64afc │ │ │ │ - ldrsbteq r1, [r4], -r8 │ │ │ │ + @ instruction: 0xf978f18f │ │ │ │ + blx 0xfef64a84 │ │ │ │ + eorseq r1, r4, r8, asr sp │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ - rsbseq r9, lr, r6, asr #8 │ │ │ │ + ldrhteq r9, [lr], #-78 @ 0xffffffb2 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b8f8cc │ │ │ │ ldrmi fp, [lr], -ip, lsl #1 │ │ │ │ movwcs r4, #1556 @ 0x614 │ │ │ │ @ instruction: 0x46074a70 │ │ │ │ movwcc lr, #27085 @ 0x69cd │ │ │ │ stmib sp, {r3, r7, r9, sl, lr}^ │ │ │ │ vld2.8 {d3-d6}, [r6], r8 │ │ │ │ ldmdavs r2, {r6, r7, r8, r9, ip, sp, lr} │ │ │ │ @ instruction: 0xf04f920b │ │ │ │ - blcs 0x467344 │ │ │ │ + blcs 0x4672cc │ │ │ │ sbchi pc, pc, r0, lsl #4 │ │ │ │ @ instruction: 0xf003e8df │ │ │ │ svcpl 0x008a7407 │ │ │ │ strvc r5, [r7], #-3935 @ 0xfffff0a1 │ │ │ │ ldmdbls r4!, {r2, r4, r5, r6, r8, r9, sl}^ │ │ │ │ strcs r0, [r0, #-1887] @ 0xfffff8a1 │ │ │ │ - blcs 0x14d7ac │ │ │ │ + blcs 0x14d734 │ │ │ │ movwcs sp, #4211 @ 0x1073 │ │ │ │ svceq 0x0000f1b8 │ │ │ │ addshi pc, r9, r0 │ │ │ │ andscs r9, r0, #311296 @ 0x4c000 │ │ │ │ @ instruction: 0xf00e4618 │ │ │ │ stmdacs r0, {r0, r1, r2, r5, r6, sl, fp, ip, sp, lr, pc} │ │ │ │ adcshi pc, r0, r0 │ │ │ │ @@ -285151,79 +285122,79 @@ │ │ │ │ stmdavs r3, {r1, r3, r4, r7, r8, r9, fp, sp, lr} │ │ │ │ smlabtcc r6, sp, r9, lr │ │ │ │ movwls r6, #34947 @ 0x8883 │ │ │ │ @ instruction: 0x63b4f649 │ │ │ │ orrscs pc, r7, #192, 4 │ │ │ │ strtmi fp, [r1], -sl, lsr #2 │ │ │ │ movwls r4, #22072 @ 0x5638 │ │ │ │ - blls 0x2789e8 │ │ │ │ + blls 0x278970 │ │ │ │ ldmdavs sl, {r2, r9, sl, lr} │ │ │ │ bicsvc pc, r3, pc, asr #8 │ │ │ │ ldrtmi r4, [r3], -pc, asr #16 │ │ │ │ cdp 4, 1, cr4, cr13, cr2, {1} │ │ │ │ ldrbtmi r4, [r8], #-3952 @ 0xfffff090 │ │ │ │ stmdapl r0!, {fp, sp, lr} │ │ │ │ @ instruction: 0xf8d09c15 │ │ │ │ strls r0, [r3], #-656 @ 0xfffffd70 │ │ │ │ andpl pc, sp, r0, lsl #10 │ │ │ │ andcc r9, ip, r2, lsl ip │ │ │ │ @ instruction: 0xf8cd9502 │ │ │ │ strls r8, [r0], #-4 │ │ │ │ - bl 0x106493c │ │ │ │ + bl 0x1f648c4 │ │ │ │ tstle r5, r3, asr #24 │ │ │ │ - blx 0xc6312a │ │ │ │ + blx 0xb630b2 │ │ │ │ @ instruction: 0xf7fc6800 │ │ │ │ submi pc, r0, #5, 28 @ 0x50 │ │ │ │ ldmdavs sl, {r0, r1, r2, r3, r4, r5, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, fp, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, ip, r3, ror r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ mcrvs 1, 0, r8, cr3, cr0, {7} │ │ │ │ ldrdhi pc, [ip], #-141 @ 0xffffff73 │ │ │ │ ldrdcc pc, [r8], r3 @ │ │ │ │ - blcs 0x141a84 │ │ │ │ + blcs 0x141a0c │ │ │ │ ldmdbls r4, {r3, r4, r6, ip, lr, pc} │ │ │ │ mrcvs 7, 1, r4, cr11, cr8, {4} │ │ │ │ ldrdcc pc, [r8], r3 @ │ │ │ │ @ instruction: 0xf6496b9a │ │ │ │ vrsra.s64 d22, d20, #64 │ │ │ │ ldmdavs r9, {r0, r1, r2, r4, r7, r8, r9, sp} │ │ │ │ ldr r1, [r3, r5, asr #16]! │ │ │ │ strcs r6, [r0, #-3587] @ 0xfffff1fd │ │ │ │ @ instruction: 0xf8d346a8 │ │ │ │ - blvs 0xfe7b2ee0 │ │ │ │ + blvs 0xfe7b2e68 │ │ │ │ @ instruction: 0x63b4f649 │ │ │ │ orrscs pc, r7, #192, 4 │ │ │ │ cdpvs 7, 3, cr14, cr11, cr8, {5} │ │ │ │ ldrdhi pc, [ip], #-141 @ 0xffffff73 │ │ │ │ ldrdcc pc, [r8], r3 @ │ │ │ │ @ instruction: 0xf6496b9a │ │ │ │ vrsra.s64 d22, d20, #64 │ │ │ │ @ instruction: 0xe79d2397 │ │ │ │ strcs r9, [r0, #-2066] @ 0xfffff7ee │ │ │ │ @ instruction: 0xf83ef7f2 │ │ │ │ @ instruction: 0x46a86e3b │ │ │ │ @ instruction: 0xf8d39012 │ │ │ │ - blvs 0xfe7b2f14 │ │ │ │ + blvs 0xfe7b2e9c │ │ │ │ @ instruction: 0x63b4f649 │ │ │ │ orrscs pc, r7, #192, 4 │ │ │ │ cdpvs 7, 0, cr14, cr3, cr14, {4} │ │ │ │ ldrdcc pc, [r8], r3 @ │ │ │ │ @ instruction: 0xb1136b9b │ │ │ │ @ instruction: 0x47989914 │ │ │ │ @ instruction: 0xf6499014 │ │ │ │ vrsra.s64 d22, d20, #64 │ │ │ │ ldmdavs sp, {r0, r1, r2, r4, r7, r8, r9, sp} │ │ │ │ ldrmi r9, [sp], #-2836 @ 0xfffff4ec │ │ │ │ ldmdbls r3, {r1, r2, r3, r4, r6, r8, r9, sl, sp, lr, pc} │ │ │ │ ldrmi r2, [r8], -r8, lsl #4 │ │ │ │ - blx 0xff4e2ce2 │ │ │ │ + blx 0xff4e2c6a │ │ │ │ cdpvs 1, 3, cr11, cr11, cr0, {6} │ │ │ │ ldmdaeq r8, {r0, r2, r3, r8, ip, sp, lr, pc} │ │ │ │ ldrdcc pc, [r8], r3 @ │ │ │ │ stmdavs r3, {r1, r3, r4, r7, r8, r9, fp, sp, lr} │ │ │ │ ldrbne r9, [fp, r6, lsl #6] │ │ │ │ stmdavs r3, {r0, r1, r2, r8, r9, ip, pc}^ │ │ │ │ @ instruction: 0xf6499308 │ │ │ │ @@ -285231,31 +285202,31 @@ │ │ │ │ @ instruction: 0xe7672397 │ │ │ │ @ instruction: 0x63b4f649 │ │ │ │ orrscs pc, r7, #192, 4 │ │ │ │ ldmdavs sl, {r2, r4, r8, fp, ip, pc} │ │ │ │ strb r1, [r6, -sp, lsl #17]! │ │ │ │ andeq pc, sp, pc, rrx │ │ │ │ @ instruction: 0xf18fe784 │ │ │ │ - @ instruction: 0xf06ff889 │ │ │ │ + @ instruction: 0xf06ff885 │ │ │ │ ldrb r0, [pc, -r5, lsr #32]! │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ - rsbseq r9, lr, r2, asr #5 │ │ │ │ + rsbseq r9, lr, sl, lsr r3 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b0f8cc │ │ │ │ ldrpl pc, [r0], fp, asr #4 │ │ │ │ ldrcs pc, [r7], r0, asr #5 │ │ │ │ addlt r4, sp, r1, ror #22 │ │ │ │ strmi r4, [sp], -r1, ror #24 │ │ │ │ movwls r6, #47131 @ 0xb81b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ svcge 0x00066833 │ │ │ │ @ instruction: 0xf5034684 │ │ │ │ - ldc 3, cr5, [pc, #512] @ 0x126f28 │ │ │ │ + ldc 3, cr5, [pc, #512] @ 0x126eb0 │ │ │ │ ldm r4, {r0, r3, r4, r6, r8, r9, fp, ip, sp, lr} │ │ │ │ stm r7, {r0, r1} │ │ │ │ @ instruction: 0xf8d30003 │ │ │ │ mrc 2, 0, r3, cr13, cr12, {0} │ │ │ │ ldmdami r8, {r4, r5, r6, r8, r9, sl, fp, lr}^ │ │ │ │ @ instruction: 0x46992136 │ │ │ │ eorvs r2, fp, r0, lsl #6 │ │ │ │ @@ -285263,18 +285234,18 @@ │ │ │ │ stc 3, cr9, [sp, #20] │ │ │ │ ldrbtmi r7, [r8], #-2824 @ 0xfffff4f8 │ │ │ │ @ instruction: 0xf8dc6800 │ │ │ │ stmdapl r0!, {r2, ip, sp} │ │ │ │ addseq pc, r0, #208, 16 @ 0xd00000 │ │ │ │ @ instruction: 0xf5009500 │ │ │ │ andcc r5, ip, sp │ │ │ │ - b 0x1ee4ac8 │ │ │ │ + b 0xfede4a50 │ │ │ │ svclt 0x00181c43 │ │ │ │ tstle r5, r4, lsl #12 │ │ │ │ - blx 0x1a632b8 │ │ │ │ + blx 0x1963240 │ │ │ │ @ instruction: 0xf7fc6800 │ │ │ │ submi pc, r4, #3904 @ 0xf40 │ │ │ │ svcpl 0x0080f514 │ │ │ │ @ instruction: 0xf8d5d243 │ │ │ │ @ instruction: 0xf1a88000 │ │ │ │ @ instruction: 0xf8580514 │ │ │ │ stmdavs sl!, {r2, r4, sl, fp, ip, sp}^ │ │ │ │ @@ -285289,67 +285260,67 @@ │ │ │ │ strbmi r6, [sl], -fp, lsr #2 │ │ │ │ @ instruction: 0xf8582003 │ │ │ │ @ instruction: 0xf00e1c14 │ │ │ │ movwcs pc, #2883 @ 0xb43 @ │ │ │ │ subsle r2, r8, r0, lsl #16 │ │ │ │ @ instruction: 0x4641463a │ │ │ │ @ instruction: 0xffc2f00d │ │ │ │ - blcc 0x18d9f0 │ │ │ │ + blcc 0x18d978 │ │ │ │ ldmdale r8, {r0, r1, r3, r8, r9, fp, sp}^ │ │ │ │ @ instruction: 0xf003e8df │ │ │ │ @ instruction: 0x06062b3e │ │ │ │ stccs 6, cr0, [sp, #-24]! @ 0xffffffe8 │ │ │ │ - blcs 0xcf45fc │ │ │ │ + blcs 0xcf4584 │ │ │ │ ldmdbls r4, {r2, r9, sp} │ │ │ │ andcs r2, r3, r0, lsl #6 │ │ │ │ - blx 0xbe2e2a │ │ │ │ + blx 0xbe2db2 │ │ │ │ suble r2, r0, r0, lsl #16 │ │ │ │ ldccs 8, cr15, [r4], {88} @ 0x58 │ │ │ │ andls r2, r5, #0, 6 │ │ │ │ - bge 0x351214 │ │ │ │ + bge 0x35119c │ │ │ │ @ instruction: 0xffa6f00d │ │ │ │ @ instruction: 0xf1134628 │ │ │ │ - blmi 0x9e69e8 │ │ │ │ - blls 0x400e78 │ │ │ │ + blmi 0x9e6970 │ │ │ │ + blls 0x400e00 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ teqle r4, r0, lsl #6 │ │ │ │ andlt r4, sp, r0, lsr #12 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ andcs r8, r2, #240, 6 @ 0xc0000003 │ │ │ │ andcs lr, r8, #56885248 @ 0x3640000 │ │ │ │ - bls 0x3a0d94 │ │ │ │ + bls 0x3a0d1c │ │ │ │ ldmdavs r3!, {r4, r5, r8, sp} │ │ │ │ movwcc pc, #11009 @ 0x2b01 @ │ │ │ │ @ instruction: 0xe7d069da │ │ │ │ tstcs r0, r9, lsl #28 │ │ │ │ @ instruction: 0xf00ea80a │ │ │ │ - blx 0x165786 │ │ │ │ + blx 0x16570e │ │ │ │ strb pc, [r8, r6, lsl #4] @ │ │ │ │ strb r2, [r6, r1, lsl #4] │ │ │ │ - cmnpcc r1, r0, asr #12 @ p-variant is OBSOLETE │ │ │ │ + mvnscs pc, r0, asr #12 │ │ │ │ smlawteq r3, r0, r2, pc @ │ │ │ │ - addcc pc, r9, r0, asr #12 │ │ │ │ + andscc pc, r1, r0, asr #12 │ │ │ │ eoreq pc, r3, r0, asr #5 │ │ │ │ @ instruction: 0xf1089303 │ │ │ │ - blls 0x22608c │ │ │ │ + blls 0x226014 │ │ │ │ addseq pc, r8, r3, asr #17 │ │ │ │ @ instruction: 0x4628e796 │ │ │ │ mrc2 1, 5, pc, cr14, cr3, {0} │ │ │ │ streq pc, [sp], #-111 @ 0xffffff91 │ │ │ │ @ instruction: 0xf18ee7c3 │ │ │ │ - @ instruction: 0xf7feffb9 │ │ │ │ + @ instruction: 0xf7feffb5 │ │ │ │ svclt 0x0000f8f5 │ │ │ │ andeq r0, r0, r6 │ │ │ │ andeq r0, r0, r0 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ - eorseq r1, r4, r0, ror #27 │ │ │ │ - rsbseq r9, lr, lr, lsr #2 │ │ │ │ + eorseq r1, r4, r0, ror #26 │ │ │ │ + rsbseq r9, lr, r6, lsr #3 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ stmiavs r3, {r0, r1, r2, r7, ip, sp, pc}^ │ │ │ │ andls r2, r4, #2048 @ 0x800 │ │ │ │ sbchi pc, sp, r0, asr #32 │ │ │ │ @@ -285358,21 +285329,21 @@ │ │ │ │ stmibvs r3, {r0, r1, r3, r4, r5, r7, pc} │ │ │ │ @ instruction: 0xf0402b0b │ │ │ │ vqadd.s8 q12, , q7 │ │ │ │ @ instruction: 0xf2c05490 │ │ │ │ stmibvs r0, {r0, r1, r2, r4, r7, sl, sp}^ │ │ │ │ movwcs r2, #5424 @ 0x1530 │ │ │ │ stmdavs r2!, {r0, r3, r7, r9, sl, lr} │ │ │ │ - blx 0x28d326 │ │ │ │ + blx 0x28d2ae │ │ │ │ ldrmi r2, [r8], -r0, lsl #4 │ │ │ │ @ instruction: 0xf00e69d2 │ │ │ │ strmi pc, [r7], -fp, lsr #21 │ │ │ │ @ instruction: 0xf0002800 │ │ │ │ @ instruction: 0xf8db8093 │ │ │ │ - blcs 0x2b2f6c │ │ │ │ + blcs 0x2b2ef4 │ │ │ │ addshi pc, r1, r0, asr #32 │ │ │ │ ldrdhi pc, [r0], -r4 │ │ │ │ teqpmi r0, r8 @ @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf0402c00 │ │ │ │ @ instruction: 0xf8d880cb │ │ │ │ adcmi r3, r3, #36, 2 │ │ │ │ @ instruction: 0xf8d8dd62 │ │ │ │ @@ -285383,20 +285354,20 @@ │ │ │ │ andslt pc, r4, sp, asr #17 │ │ │ │ ldmdavs r3, {r1, r3, r4, sp, lr, pc} │ │ │ │ @ instruction: 0xf0402b06 │ │ │ │ stmdavs fp!, {r2, r6, r7, pc} │ │ │ │ strdls r1, [r2, -r9] │ │ │ │ stmdacs r0, {r3, r4, r5, r6, r7, fp, ip, lr} │ │ │ │ andls sp, r3, #73 @ 0x49 │ │ │ │ - blx 0xe62f82 │ │ │ │ + blx 0xe62f0a │ │ │ │ @ instruction: 0xf8c99a03 │ │ │ │ stmdacs r0, {r2, r6} │ │ │ │ @ instruction: 0xf8d8d064 │ │ │ │ strcc r3, [r1], #-292 @ 0xfffffedc │ │ │ │ - beq 0x1263380 │ │ │ │ + beq 0x1263308 │ │ │ │ strcc r3, [r4, #-516] @ 0xfffffdfc │ │ │ │ ldcle 2, cr4, [r0, #-652] @ 0xfffffd74 │ │ │ │ svceq 0x0004f856 │ │ │ │ rscle r2, r0, r4, asr #16 │ │ │ │ movwcs r6, #6185 @ 0x1829 │ │ │ │ strcc r4, [r1], #-1096 @ 0xfffffbb8 │ │ │ │ strcc r4, [r4, #-1081] @ 0xfffffbc7 │ │ │ │ @@ -285409,99 +285380,99 @@ │ │ │ │ stmdavs r9, {r0, r3, r4, r5, r6, sl, lr} │ │ │ │ @ instruction: 0xf8db9a04 │ │ │ │ stmdapl r1, {r2, ip, sp}^ │ │ │ │ addseq pc, r0, #13697024 @ 0xd10000 │ │ │ │ @ instruction: 0xf8cd2136 │ │ │ │ @ instruction: 0xf5009000 │ │ │ │ andcc r5, ip, sp │ │ │ │ - ldmdb r2, {r3, r4, r6, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + stmib lr, {r3, r4, r6, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ eorle r1, ip, r3, asr #24 │ │ │ │ svceq 0x0000f1ba │ │ │ │ addhi pc, lr, r0 │ │ │ │ - blcs 0x14dbc8 │ │ │ │ + blcs 0x14db50 │ │ │ │ andlt sp, r7, r6, asr r0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf8c98ff0 │ │ │ │ ldr r0, [sl, r4, asr #32]! │ │ │ │ @ instruction: 0xee1d4946 │ │ │ │ @ instruction: 0xf8db0f70 │ │ │ │ ldrbtmi r3, [r9], #-4 │ │ │ │ - bls 0x241010 │ │ │ │ + bls 0x240f98 │ │ │ │ @ instruction: 0xf8d15841 │ │ │ │ teqcs r6, r0 @ │ │ │ │ andls pc, r0, sp, asr #17 │ │ │ │ andpl pc, sp, r0, lsl #10 │ │ │ │ @ instruction: 0xf758300c │ │ │ │ - andcc lr, r1, sl, lsr #18 │ │ │ │ + andcc lr, r1, r6, ror #18 │ │ │ │ strtmi fp, [r2], r4, lsl #30 │ │ │ │ andge pc, r8, sp, asr #17 │ │ │ │ @ instruction: 0xf151d164 │ │ │ │ - stmdavs r0, {r0, r2, r4, r8, fp, ip, sp, lr, pc} │ │ │ │ - blx 0xffce500a │ │ │ │ + stmdavs r0, {r0, r4, r8, fp, ip, sp, lr, pc} │ │ │ │ + blx 0xffce4f92 │ │ │ │ strb r4, [fp, r0, asr #4] │ │ │ │ andeq pc, sp, pc, rrx │ │ │ │ vabd.s8 q15, q13, │ │ │ │ - vaddw.s8 , q8, d8 │ │ │ │ + vaddw.s8 , q0, d8 │ │ │ │ vrhadd.s8 d16, d10, d30 │ │ │ │ - vshr.s64 , q10, #64 │ │ │ │ - blmi 0xda70ec │ │ │ │ + vmvn.i32 , #4 @ 0x00000004 │ │ │ │ + blmi 0xda7074 │ │ │ │ rscmi pc, lr, #268435460 @ 0x10000004 │ │ │ │ - ldc2 1, cr15, [r0, #356] @ 0x164 │ │ │ │ - orrcc pc, r8, sl, asr #4 │ │ │ │ + stc2 1, cr15, [ip, #356] @ 0x164 │ │ │ │ + tstpcc r8, sl, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - sbcpl pc, r0, sl, asr #4 │ │ │ │ + subpl pc, r0, sl, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ vqdmulh.s d20, d1, d27 │ │ │ │ @ instruction: 0xf15942e5 │ │ │ │ - vadd.f32 d31, d26, d3 │ │ │ │ - vaddw.s8 , q8, d8 │ │ │ │ + vmla.f32 , q5, │ │ │ │ + vaddw.s8 , q0, d8 │ │ │ │ vrhadd.s8 d16, d10, d30 │ │ │ │ - vaddl.s8 , d16, d28 │ │ │ │ - blmi 0xa67120 │ │ │ │ + vaddl.s8 , d0, d28 │ │ │ │ + blmi 0xa670a8 │ │ │ │ rscmi pc, r4, #268435460 @ 0x10000004 │ │ │ │ - ldc2l 1, cr15, [r6, #-356]! @ 0xfffffe9c │ │ │ │ - orrcc pc, r8, sl, asr #4 │ │ │ │ + ldc2l 1, cr15, [r2, #-356]! @ 0xfffffe9c │ │ │ │ + tstpcc r8, sl, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - rsbvs pc, r8, sl, asr #4 │ │ │ │ + rscpl pc, r8, sl, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ vpadd.i8 d20, d1, d14 │ │ │ │ @ instruction: 0xf1595210 │ │ │ │ - vadd.f32 , q5, │ │ │ │ - vaddw.s8 , q8, d8 │ │ │ │ + vadd.f32 , q5, │ │ │ │ + vaddw.s8 , q0, d8 │ │ │ │ vrhadd.s8 d16, d10, d30 │ │ │ │ - vshr.s64 , q4, #64 │ │ │ │ - blmi 0x727154 │ │ │ │ + vmov.i32 , #8 @ 0x00000008 │ │ │ │ + blmi 0x7270dc │ │ │ │ rscmi pc, r7, #268435460 @ 0x10000004 │ │ │ │ - ldc2l 1, cr15, [ip, #-356] @ 0xfffffe9c │ │ │ │ - orrcc pc, r8, sl, asr #4 │ │ │ │ + ldc2l 1, cr15, [r8, #-356] @ 0xfffffe9c │ │ │ │ + tstpcc r8, sl, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - andsvs pc, r8, sl, asr #4 │ │ │ │ + addspl pc, r8, sl, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ vpadd.i8 d20, d1, d1 │ │ │ │ @ instruction: 0xf15942f0 │ │ │ │ - vadd.f32 , q5, │ │ │ │ - vaddw.s8 , q8, d8 │ │ │ │ + vadd.f32 , q5, │ │ │ │ + vaddw.s8 , q0, d8 │ │ │ │ vrhadd.s8 d16, d10, d30 │ │ │ │ - vmvn.i32 d22, #0 @ 0x00000000 │ │ │ │ - blmi 0x3e7188 │ │ │ │ + vshr.s64 d21, d16, #64 │ │ │ │ + blmi 0x3e7110 │ │ │ │ rscsmi pc, r7, #268435460 @ 0x10000004 │ │ │ │ - stc2l 1, cr15, [r2, #-356] @ 0xfffffe9c │ │ │ │ - orrcc pc, r8, sl, asr #4 │ │ │ │ + ldc2 1, cr15, [lr, #-356]! @ 0xfffffe9c │ │ │ │ + tstpcc r8, sl, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - subsvs pc, r0, sl, asr #4 │ │ │ │ + sbcspl pc, r0, sl, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ vqdmulh.s d20, d1, d4 │ │ │ │ @ instruction: 0xf159520f │ │ │ │ - svclt 0x0000fd35 │ │ │ │ - rsbseq r8, lr, ip, ror #29 │ │ │ │ - @ instruction: 0x007e8e96 │ │ │ │ - eorseq r1, r4, r8, ror #27 │ │ │ │ + svclt 0x0000fd31 │ │ │ │ + rsbseq r8, lr, r4, ror #30 │ │ │ │ + rsbseq r8, lr, lr, lsl #30 │ │ │ │ + eorseq r1, r4, r8, ror #26 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ vmin.s8 d20, d27, d2 │ │ │ │ vrshr.s64 d21, d0, #64 │ │ │ │ @ instruction: 0x46052297 │ │ │ │ @@ -285513,15 +285484,15 @@ │ │ │ │ muleq r3, r3, r8 │ │ │ │ @ instruction: 0xf8d72a09 │ │ │ │ stmib sp, {r2, r3, r4, r6, r8, r9, fp, pc}^ │ │ │ │ @ instruction: 0xf0400103 │ │ │ │ stmiavs sl!, {r4, r6, r7, pc}^ │ │ │ │ @ instruction: 0xf0402a03 │ │ │ │ stmibvs fp!, {r0, r1, r3, r4, r6, r7, pc} │ │ │ │ - blcs 0x3f5d54 │ │ │ │ + blcs 0x3f5cdc │ │ │ │ sbcshi pc, r4, r0, lsl #4 │ │ │ │ @ instruction: 0xf003e8df │ │ │ │ @ instruction: 0x0606a5b8 │ │ │ │ strge r0, [r7, r6, lsl #12]! │ │ │ │ strge sl, [r9, #3846]! @ 0xf06 │ │ │ │ movwcs r2, #5892 @ 0x1704 │ │ │ │ @ instruction: 0x463a9910 │ │ │ │ @@ -285532,15 +285503,15 @@ │ │ │ │ movwcs r4, #5633 @ 0x1601 │ │ │ │ strtmi r4, [r0], -sl, asr #12 │ │ │ │ stc2l 0, cr15, [r4, #52]! @ 0x34 │ │ │ │ @ instruction: 0xf64469a0 │ │ │ │ vsubw.s8 , q0, d20 │ │ │ │ addsmi r4, r8, #1207959554 @ 0x48000002 │ │ │ │ addshi pc, sl, r0, lsl #1 │ │ │ │ - blx 0x1efe7e │ │ │ │ + blx 0x1efe06 │ │ │ │ eorcc pc, r0, r0 │ │ │ │ svcpl 0x0080f5b0 │ │ │ │ @ instruction: 0xf113d973 │ │ │ │ stmdacs r0, {r0, r1, r4, r5, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ addshi pc, r6, r0 │ │ │ │ @ instruction: 0xf04f6823 │ │ │ │ andvs r0, r3, r1, lsl #22 │ │ │ │ @@ -285555,19 +285526,19 @@ │ │ │ │ svceq 0x0070ee1d │ │ │ │ ldrbmi r6, [r2], -fp, ror #16 │ │ │ │ stmdavs r9, {r0, r3, r4, r5, r6, sl, lr} │ │ │ │ @ instruction: 0xf8d15841 │ │ │ │ teqcs r6, r0 @ │ │ │ │ @ instruction: 0xf5009400 │ │ │ │ andcc r5, ip, sp │ │ │ │ - stmda lr!, {r3, r4, r6, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + stmda sl!, {r3, r4, r6, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ mcrrne 6, 0, r4, r3, cr5 │ │ │ │ @ instruction: 0xf151d105 │ │ │ │ - stmdavs r0, {r0, r2, r3, r4, fp, ip, sp, lr, pc} │ │ │ │ - blx 0xffee51f8 │ │ │ │ + stmdavs r0, {r0, r3, r4, fp, ip, sp, lr, pc} │ │ │ │ + blx 0xffee5180 │ │ │ │ @ instruction: 0xf5154245 │ │ │ │ eorle r5, r9, #128, 30 @ 0x200 │ │ │ │ ldrtmi r6, [sl], -r3, lsr #19 │ │ │ │ stmdbvs r2!, {r0, r1, r4, r8, ip, sp, pc}^ │ │ │ │ andvc pc, r8, #2048 @ 0x800 │ │ │ │ movwcs r9, #2320 @ 0x910 │ │ │ │ @ instruction: 0xf00e2003 │ │ │ │ @@ -285575,25 +285546,25 @@ │ │ │ │ eorsle r2, r7, r0, lsl #16 │ │ │ │ strbmi r2, [sl], -r0, lsl #6 │ │ │ │ @ instruction: 0xf00d4621 │ │ │ │ stmibvs r3!, {r0, r2, r3, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ stmdbvs r3!, {r0, r1, r5, r7, r8, ip, sp, pc}^ │ │ │ │ ldrbmi fp, [r7], #-403 @ 0xfffffe6d │ │ │ │ stmdbeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ - beq 0x963658 │ │ │ │ + beq 0x9635e0 │ │ │ │ ldrbmi r2, [r1], -r0, lsl #6 │ │ │ │ - bge 0x1f8b30 │ │ │ │ + bge 0x1f8ab8 │ │ │ │ ldc2l 0, cr15, [lr, #-52]! @ 0xffffffcc │ │ │ │ @ instruction: 0xf1096963 │ │ │ │ strbmi r0, [r7], #-2305 @ 0xfffff6ff │ │ │ │ - beq 0xf63688 │ │ │ │ + beq 0xf63610 │ │ │ │ ldmle r1!, {r0, r1, r3, r6, r8, sl, lr}^ │ │ │ │ svceq 0x0000f1bb │ │ │ │ - blmi 0xc9b6bc │ │ │ │ - blls 0x2812d8 │ │ │ │ + blmi 0xc9b644 │ │ │ │ + blls 0x281260 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ @ instruction: 0xd12f0300 │ │ │ │ andlt r4, r7, r8, lsr #12 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @@ -285601,45 +285572,45 @@ │ │ │ │ str r0, [r0, r0, lsl #22]! │ │ │ │ @ instruction: 0xf1134620 │ │ │ │ strb pc, [r6, pc, lsr #25]! @ │ │ │ │ streq pc, [sp, #-111] @ 0xffffff91 │ │ │ │ strcs lr, [r2, -r0, ror #15] │ │ │ │ smlsdcs r8, pc, r7, lr @ │ │ │ │ stmibvs fp!, {r0, r2, r3, r4, r6, r8, r9, sl, sp, lr, pc}^ │ │ │ │ - blx 0x1afb72 │ │ │ │ + blx 0x1afafa │ │ │ │ ldmibvs pc!, {r0, r1, r8, r9, sl, ip, sp, lr}^ @ │ │ │ │ stmibvs pc!, {r0, r1, r2, r4, r6, r8, r9, sl, sp, lr, pc}^ @ │ │ │ │ @ instruction: 0xf1052100 │ │ │ │ @ instruction: 0xf00e0020 │ │ │ │ - blx 0x165312 │ │ │ │ + blx 0x16529a │ │ │ │ strb pc, [lr, -r7, lsl #14] @ │ │ │ │ strb r2, [ip, -r1, lsl #14] │ │ │ │ ldreq pc, [r5, #-111] @ 0xffffff91 │ │ │ │ @ instruction: 0xf06fe7cb │ │ │ │ strb r0, [r8, sp, lsl #10] │ │ │ │ - stc2 1, cr15, [lr, #568] @ 0x238 │ │ │ │ + stc2 1, cr15, [sl, #568] @ 0x238 │ │ │ │ streq pc, [fp, #-111] @ 0xffffff91 │ │ │ │ vabd.s8 q15, q13, │ │ │ │ - vaddw.s8 , q8, d8 │ │ │ │ + vaddw.s8 , q0, d8 │ │ │ │ vrhadd.s8 d16, d10, d30 │ │ │ │ - vaddl.s8 q11, d16, d4 │ │ │ │ + vaddl.s8 q11, d0, d4 │ │ │ │ movwcc r0, #32814 @ 0x802e │ │ │ │ rsbcs pc, r7, #268435460 @ 0x10000004 │ │ │ │ - ldc2 1, cr15, [r0], #-356 @ 0xfffffe9c │ │ │ │ + stc2 1, cr15, [ip], #-356 @ 0xfffffe9c │ │ │ │ mrc2 7, 5, pc, cr10, cr13, {7} │ │ │ │ - orrcc pc, r8, sl, asr #4 │ │ │ │ + tstpcc r8, sl, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - addsvs pc, ip, sl, asr #4 │ │ │ │ + andsvs pc, ip, sl, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ vcgt.s8 d19, d1, d8 │ │ │ │ @ instruction: 0xf1592268 │ │ │ │ - svclt 0x0000fc21 │ │ │ │ - ldrshteq r1, [r4], -r4 │ │ │ │ + svclt 0x0000fc1d │ │ │ │ + eorseq r1, r4, r4, ror sp │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ - @ instruction: 0x007e8c9c │ │ │ │ + rsbseq r8, lr, r4, lsl sp │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a8f8cc │ │ │ │ strmi r4, [r6], -r3, lsr #23 │ │ │ │ stmiami r3!, {r0, r2, r3, r7, ip, sp, pc} │ │ │ │ streq pc, [r8, -r3, lsl #2] │ │ │ │ @@ -285648,17 +285619,17 @@ │ │ │ │ ldmdbvs r5!, {}^ @ │ │ │ │ muleq r3, r3, r8 │ │ │ │ smlabteq r7, sp, r9, lr │ │ │ │ muleq r3, r7, r8 │ │ │ │ stmib sp, {r0, r3, r8, sl, fp, sp}^ │ │ │ │ @ instruction: 0xf0400109 │ │ │ │ ldrmi r8, [r2], r4, lsr #2 │ │ │ │ - bcs 0x201734 │ │ │ │ + bcs 0x2016bc │ │ │ │ tstphi r2, r0, asr #32 @ p-variant is OBSOLETE │ │ │ │ - blcc 0x181a40 │ │ │ │ + blcc 0x1819c8 │ │ │ │ vqdmulh.s d2, d0, d11 │ │ │ │ ldm pc, {r0, r1, r3, r8, pc}^ @ │ │ │ │ rsceq pc, r9, r3, lsl r0 @ │ │ │ │ andeq r0, ip, r3, asr #1 │ │ │ │ andeq r0, ip, ip │ │ │ │ sbceq r0, r6, ip │ │ │ │ andeq r0, ip, r6, asr #1 │ │ │ │ @@ -285670,15 +285641,15 @@ │ │ │ │ stmdacs r0, {r0, r1, r2, r3, r6, fp, ip, sp, lr, pc} │ │ │ │ rschi pc, sl, r0 │ │ │ │ @ instruction: 0xf1064601 │ │ │ │ movwcs r0, #4632 @ 0x1218 │ │ │ │ andls r4, r4, #32, 12 @ 0x2000000 │ │ │ │ stc2l 0, cr15, [sl], {13} │ │ │ │ @ instruction: 0xf8d49b09 │ │ │ │ - blcc 0x1873d4 │ │ │ │ + blcc 0x18735c │ │ │ │ vqdmulh.s d2, d0, d11 │ │ │ │ ldm pc, {r0, r1, r5, r6, r7, pc}^ @ │ │ │ │ sbcseq pc, r7, r3, lsl r0 @ │ │ │ │ andeq r0, ip, r1, lsr #1 │ │ │ │ andeq r0, ip, ip │ │ │ │ adceq r0, sl, ip │ │ │ │ andeq r0, ip, sl, lsr #1 │ │ │ │ @@ -285689,50 +285660,50 @@ │ │ │ │ ldrtmi r6, [r9], -r0, lsr #16 │ │ │ │ @ instruction: 0xff6ef14e │ │ │ │ @ instruction: 0xf1030143 │ │ │ │ @ instruction: 0xf5b00008 │ │ │ │ svclt 0x009c5f80 │ │ │ │ andls r2, r3, #0, 4 │ │ │ │ strtmi sp, [r5], -lr, ror #16 │ │ │ │ - blcc 0x365524 │ │ │ │ + blcc 0x3654ac │ │ │ │ cdp 0, 1, cr6, cr13, cr5, {3} │ │ │ │ stmdbmi lr!, {r4, r5, r6, r8, r9, sl, fp}^ │ │ │ │ ldmdavs r3!, {r1, r4, r6, r9, sl, lr}^ │ │ │ │ stmdavs r9, {r0, r3, r4, r5, r6, sl, lr} │ │ │ │ @ instruction: 0xf8d15841 │ │ │ │ teqcs r6, r0 @ │ │ │ │ @ instruction: 0xf5009400 │ │ │ │ andcc r5, ip, sp │ │ │ │ - svc 0x0010f757 │ │ │ │ + svc 0x004cf757 │ │ │ │ mcrrne 6, 0, r4, r3, cr6 │ │ │ │ @ instruction: 0xf150d105 │ │ │ │ - stmdavs r0, {r0, r1, r2, r3, r4, r5, r6, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdavs r0, {r0, r1, r3, r4, r5, r6, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf9d8f7fc │ │ │ │ @ instruction: 0xf5164246 │ │ │ │ tstle r5, #128, 30 @ 0x200 │ │ │ │ - blcs 0x14e05c │ │ │ │ - blmi 0x18db96c │ │ │ │ - blls 0x4014c0 │ │ │ │ + blcs 0x14dfe4 │ │ │ │ + blmi 0x18db8f4 │ │ │ │ + blls 0x401448 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ @ instruction: 0xf0400300 │ │ │ │ @ instruction: 0x46308092 │ │ │ │ tstcs r0, sp │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ strbmi r6, [sl], -r3, lsr #16 │ │ │ │ andcs r9, r3, r6, lsl r9 │ │ │ │ andhi pc, r4, r4, asr #17 │ │ │ │ - bne 0x1621dc4 │ │ │ │ - blx 0x2f008e │ │ │ │ + bne 0x1621d4c │ │ │ │ + blx 0x2f0016 │ │ │ │ @ instruction: 0xf8c4f90a │ │ │ │ @ instruction: 0xf00d9000 │ │ │ │ stmdacs r0, {r0, r1, r2, r4, r6, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ - bls 0x25b664 │ │ │ │ + bls 0x25b5ec │ │ │ │ strtmi r2, [r1], -r0, lsl #6 │ │ │ │ mrrc2 0, 0, pc, r6, cr13 @ │ │ │ │ svceq 0x0000f1b8 │ │ │ │ @ instruction: 0x464ad0d0 │ │ │ │ movwcs r4, #1601 @ 0x641 │ │ │ │ @ instruction: 0xf00d2003 │ │ │ │ @ instruction: 0xf1baffc7 │ │ │ │ @@ -285740,15 +285711,15 @@ │ │ │ │ @ instruction: 0xf04f4680 │ │ │ │ strtmi r0, [r9], -r0, lsl #18 │ │ │ │ movwcs r4, #1600 @ 0x640 │ │ │ │ @ instruction: 0xf109aa07 │ │ │ │ @ instruction: 0xf00d0901 │ │ │ │ ldrtmi pc, [r8], #3135 @ 0xc3f @ │ │ │ │ strbmi r3, [sl, #1312] @ 0x520 │ │ │ │ - blls 0x21bca8 │ │ │ │ + blls 0x21bc30 │ │ │ │ adcsle r2, r8, r0, lsl #22 │ │ │ │ @ instruction: 0xf1134620 │ │ │ │ ldr pc, [r4, r9, lsl #23]! │ │ │ │ @ instruction: 0xf1139305 │ │ │ │ stmdacs r0, {r0, r4, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ stmdavs r2!, {r0, r1, r3, r6, ip, lr, pc} │ │ │ │ andvs r2, r2, r1, lsl #6 │ │ │ │ @@ -285768,68 +285739,68 @@ │ │ │ │ ldmibvs r2!, {r0, r1, r2, r4, r7, r8, r9, sp}^ │ │ │ │ ldmdavs fp, {r4, r5, r8, sp} │ │ │ │ movwcc pc, #11009 @ 0x2b01 @ │ │ │ │ @ instruction: 0x901cf8d3 │ │ │ │ ldmibvs r5!, {r0, r2, r3, r5, r8, r9, sl, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf1062100 │ │ │ │ @ instruction: 0xf00d0020 │ │ │ │ - blx 0x16708a │ │ │ │ + blx 0x167012 │ │ │ │ str pc, [r4, -r5, lsl #18]! │ │ │ │ stmdbeq r1, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ vabd.s8 d30, d11, d17 │ │ │ │ vrsra.s64 d21, d0, #64 │ │ │ │ - bls 0x3b03bc │ │ │ │ + bls 0x3b0344 │ │ │ │ ldmdavs fp, {r4, r5, r8, sp} │ │ │ │ movwcc pc, #11009 @ 0x2b01 @ │ │ │ │ @ instruction: 0xe73d69df │ │ │ │ tstcs r0, sl, lsl #30 │ │ │ │ @ instruction: 0xf00da80b │ │ │ │ - blx 0x16705e │ │ │ │ + blx 0x166fe6 │ │ │ │ ldr pc, [r5, -r7, lsl #14]! │ │ │ │ ldr r2, [r3, -r1, lsl #14]! │ │ │ │ streq pc, [sp], -pc, rrx │ │ │ │ @ instruction: 0xf18ee765 │ │ │ │ - @ instruction: 0xf06ffc37 │ │ │ │ + @ instruction: 0xf06ffc33 │ │ │ │ strb r0, [r0, -fp, lsl #12]! │ │ │ │ ldc2l 7, cr15, [r0, #-1012]! @ 0xfffffc0c │ │ │ │ - orrcc pc, r8, sl, asr #4 │ │ │ │ + tstpcc r8, sl, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - addsvs pc, ip, sl, asr #4 │ │ │ │ + andsvs pc, ip, sl, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ vcge.s8 d19, d1, d0 │ │ │ │ @ instruction: 0xf15922bb │ │ │ │ - vpmin.s8 , q13, │ │ │ │ - vaddw.s8 , q8, d8 │ │ │ │ + vpmin.s8 , q13, │ │ │ │ + vaddw.s8 , q0, d8 │ │ │ │ vrhadd.s8 d16, d10, d30 │ │ │ │ - vaddl.s8 q11, d16, d4 │ │ │ │ + vaddl.s8 q11, d0, d4 │ │ │ │ tstcc r0, #46 @ 0x2e │ │ │ │ adcscs pc, sl, #268435460 @ 0x10000004 │ │ │ │ - blx 0xff3e3b2c │ │ │ │ - eorseq r1, r4, r4, lsl lr │ │ │ │ + blx 0xff2e3ab4 │ │ │ │ + mlaseq r4, r4, sp, r1 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ - rsbseq r8, lr, r0, ror #20 │ │ │ │ + ldrsbteq r8, [lr], #-168 @ 0xffffff58 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec7e7dc │ │ │ │ + bl 0xfec7e764 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf0010fd8 │ │ │ │ movweq r0, #50447 @ 0xc50f │ │ │ │ svclt 0x0048b085 │ │ │ │ strcs pc, [r0, #-1093] @ 0xfffffbbb │ │ │ │ streq r4, [r9, #-1558] @ 0xfffff9ea │ │ │ │ vst3.8 {d29,d31,d33}, [r5 :128], r1 │ │ │ │ ldmdacs r0, {r8, sl, sp, lr} │ │ │ │ ldmdacs r1, {r3, r5, ip, lr, pc} │ │ │ │ ldrtmi sp, [r2], -r4, lsr #32 │ │ │ │ strmi r4, [r4], -r9, lsr #12 │ │ │ │ - stc2l 1, cr15, [r4], #564 @ 0x234 │ │ │ │ + stc2l 1, cr15, [r0], #564 @ 0x234 │ │ │ │ mcrrne 6, 0, r4, r2, cr3 │ │ │ │ @ instruction: 0xf150d105 │ │ │ │ - stmdavs r0, {r0, r1, r4, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdavs r0, {r0, r1, r2, r3, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf8ecf7fc │ │ │ │ - blcs 0x137f2c │ │ │ │ + blcs 0x137eb4 │ │ │ │ vstrcs d13, [sl, #-12] │ │ │ │ ldccs 0, cr13, [r0], {91} @ 0x5b │ │ │ │ @ instruction: 0x4618d01b │ │ │ │ tstcs r0, r5 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ ldmdacs r0, {r4, r5, r6, r7, r8, sl, fp, ip, sp, pc} │ │ │ │ @@ -285847,22 +285818,22 @@ │ │ │ │ mcrcs 0, 0, sp, cr0, cr15, {6} │ │ │ │ adcshi pc, r5, r0, asr #32 │ │ │ │ addvc pc, r0, #64, 4 │ │ │ │ addseq pc, r5, #192, 4 │ │ │ │ @ instruction: 0xf6496814 │ │ │ │ vbic.i32 q11, #524288 @ 0x00080000 │ │ │ │ eorscs r2, r8, #633339904 @ 0x25c00000 │ │ │ │ - orrsne pc, ip, r8, asr #12 │ │ │ │ + tstpne ip, r8, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ rsbsvs pc, ip, r9, asr #12 │ │ │ │ addscs pc, r7, r0, asr #5 │ │ │ │ strmi r9, [r0, r3, lsl #6]! │ │ │ │ @ instruction: 0xf649682a │ │ │ │ @ instruction: 0xf2c06498 │ │ │ │ - blls 0x1f0900 │ │ │ │ + blls 0x1f0888 │ │ │ │ addsmi r4, r3, #24117248 @ 0x1700000 │ │ │ │ addhi pc, r3, r0, lsl #1 │ │ │ │ vadd.i8 d22, d11, d17 │ │ │ │ vrshr.s64 d16, d12, #64 │ │ │ │ @ instruction: 0xf8410294 │ │ │ │ @ instruction: 0xf6492023 │ │ │ │ vmvn.i32 q11, #12 @ 0x0000000c │ │ │ │ @@ -285875,137 +285846,137 @@ │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ movwls fp, #15856 @ 0x3df0 │ │ │ │ addvc pc, r0, #64, 4 │ │ │ │ addseq pc, r5, #192, 4 │ │ │ │ @ instruction: 0xf6496814 │ │ │ │ vbic.i32 q11, #524288 @ 0x00080000 │ │ │ │ eorscs r2, r8, #633339904 @ 0x25c00000 │ │ │ │ - orrsne pc, ip, r8, asr #12 │ │ │ │ + tstpne ip, r8, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ rsbsvs pc, ip, r9, asr #12 │ │ │ │ addscs pc, r7, r0, asr #5 │ │ │ │ stmdavs lr!, {r5, r7, r8, r9, sl, lr} │ │ │ │ @ instruction: 0xf6499b03 │ │ │ │ @ instruction: 0xf2c06498 │ │ │ │ adcsmi r2, r3, #-1761607680 @ 0x97000000 │ │ │ │ @ instruction: 0xf023d312 │ │ │ │ andcs r0, r4, #-1073741809 @ 0xc000000f │ │ │ │ stmdavs r0!, {r6, r8, ip, sp} │ │ │ │ eorvs r9, r9, r3, lsl #6 │ │ │ │ - blx 0xff5e3b74 │ │ │ │ + blx 0xff5e3afc │ │ │ │ tstcs r0, sl, lsr #16 │ │ │ │ - bl 0x13f7b0 │ │ │ │ - blne 0xfe5a794c │ │ │ │ + bl 0x13f738 │ │ │ │ + blne 0xfe5a78d4 │ │ │ │ @ instruction: 0xf17c0092 │ │ │ │ - blls 0x223674 │ │ │ │ + blls 0x2235ec │ │ │ │ adceq pc, r8, #-1342177276 @ 0xb0000004 │ │ │ │ addseq pc, r4, #192, 4 │ │ │ │ ldr r6, [r6, r1, lsr #16]! │ │ │ │ vcgt.s8 d25, d0, d3 │ │ │ │ vsubl.s8 , d16, d0 │ │ │ │ ldmdavs r4, {r0, r2, r4, r7, r9} │ │ │ │ ldrbvs pc, [r8, #-1609]! @ 0xfffff9b7 @ │ │ │ │ ldrcs pc, [r7, #704] @ 0x2c0 │ │ │ │ @ instruction: 0xf6482238 │ │ │ │ - vsra.s64 d17, d12, #64 │ │ │ │ + vorr.i32 d17, #12 @ 0x0000000c │ │ │ │ @ instruction: 0xf649012d │ │ │ │ vmvn.i32 q11, #12 @ 0x0000000c │ │ │ │ @ instruction: 0x47a02097 │ │ │ │ - blls 0x20182c │ │ │ │ + blls 0x2017b4 │ │ │ │ ldrvs pc, [r8], #1609 @ 0x649 │ │ │ │ ldrcs pc, [r7], #704 @ 0x2c0 │ │ │ │ tstle r2, #805306379 @ 0x3000000b │ │ │ │ teqpeq pc, r3, lsr #32 @ p-variant is OBSOLETE │ │ │ │ cmpcc r0, r4, lsl #4 │ │ │ │ movwls r6, #14368 @ 0x3820 │ │ │ │ @ instruction: 0xf1136029 │ │ │ │ stmdavs sl!, {r0, r2, r3, r4, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ eorvs r2, r0, r0, lsl #2 │ │ │ │ addeq lr, r6, r0, lsl #22 │ │ │ │ umullseq r1, r2, r2, fp │ │ │ │ - svc 0x0098f17c │ │ │ │ + svc 0x0094f17c │ │ │ │ vqdmulh.s d25, d11, d3 │ │ │ │ vrshr.s64 d16, d0, #64 │ │ │ │ stmdavs r1!, {r2, r4, r7, r9} │ │ │ │ @ instruction: 0xf023e781 │ │ │ │ andcs r0, r4, #-1073741809 @ 0xc000000f │ │ │ │ stmdavs r0!, {r6, r8, ip, sp} │ │ │ │ eorvs r9, r9, r3, lsl #6 │ │ │ │ - blx 0xfe263c10 │ │ │ │ + blx 0xfe263b98 │ │ │ │ ldrtmi r6, [r1], -sl, lsr #16 │ │ │ │ - bl 0x13f84c │ │ │ │ - blne 0xff5a79ec │ │ │ │ + bl 0x13f7d4 │ │ │ │ + blne 0xff5a7974 │ │ │ │ @ instruction: 0xf17c0092 │ │ │ │ - blls 0x2235d8 │ │ │ │ + blls 0x223550 │ │ │ │ andcs lr, r0, r8, ror #14 │ │ │ │ - orrcc pc, r8, sl, asr #4 │ │ │ │ + tstpcc r8, sl, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ andls r4, r0, r2, lsl #22 │ │ │ │ adcmi pc, r7, #64, 12 @ 0x4000000 │ │ │ │ cdp2 1, 12, cr15, cr10, cr1, {1} │ │ │ │ - eorseq r1, r4, r4, lsr lr │ │ │ │ + ldrhteq r1, [r4], -r4 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ cdpeq 8, 1, cr15, cr0, cr12, {6} │ │ │ │ @ instruction: 0x4604b0f3 │ │ │ │ pkhbtmi sl, r8, r1, lsl #28 │ │ │ │ svcge 0x00314630 │ │ │ │ movwcs lr, #22989 @ 0x59cd │ │ │ │ - blmi 0xfeff0218 │ │ │ │ + blmi 0xfeff01a0 │ │ │ │ tstls r8, r0, lsl #10 │ │ │ │ ldmdavs fp, {r8, sp} │ │ │ │ @ instruction: 0xf04f9371 │ │ │ │ @ instruction: 0xf17c0300 │ │ │ │ - addcs lr, r0, #344 @ 0x158 │ │ │ │ + addcs lr, r0, #328 @ 0x148 │ │ │ │ ldrtmi r2, [r8], -r0, lsl #2 │ │ │ │ - svc 0x0050f17c │ │ │ │ + svc 0x004cf17c │ │ │ │ smlabbcs r0, r0, r2, r2 │ │ │ │ @ instruction: 0xf17ca851 │ │ │ │ - stmib sp, {r2, r3, r6, r8, r9, sl, fp, sp, lr, pc}^ │ │ │ │ + stmib sp, {r3, r6, r8, r9, sl, fp, sp, lr, pc}^ │ │ │ │ stmib sp, {r2, r3, r8, sl, ip, lr}^ │ │ │ │ @ instruction: 0xf1b8550e │ │ │ │ cmnle lr, r0, lsl #30 │ │ │ │ movwls r9, #39688 @ 0x9b08 │ │ │ │ @ instruction: 0xf8dd9b05 │ │ │ │ - blcs 0x14f8a8 │ │ │ │ + blcs 0x14f830 │ │ │ │ adcshi pc, r5, r0, asr #32 │ │ │ │ @ instruction: 0xf8dd9b06 │ │ │ │ - blcs 0x1478c4 │ │ │ │ + blcs 0x14784c │ │ │ │ rscshi pc, sp, r0, asr #32 │ │ │ │ - blcs 0x14e65c │ │ │ │ + blcs 0x14e5e4 │ │ │ │ ldmdbls ip!, {r3, r6, r8, ip, lr, pc}^ │ │ │ │ vnmls.f32 s8, s27, s11 │ │ │ │ - blls 0x36b638 │ │ │ │ + blls 0x36b5c0 │ │ │ │ ldmdavs r2, {r1, r3, r4, r5, r6, sl, lr} │ │ │ │ @ instruction: 0xf8d25882 │ │ │ │ andcs r0, r0, #144, 4 │ │ │ │ smlabthi r1, sp, r9, lr │ │ │ │ cmppne pc, r0, asr #4 @ p-variant is OBSOLETE │ │ │ │ andpl pc, sp, r0, lsl #10 │ │ │ │ andcc r9, ip, r3, lsl #4 │ │ │ │ @ instruction: 0xf8cd4622 │ │ │ │ @ instruction: 0xf757a000 │ │ │ │ - pkhtbmi lr, r1, ip, asr #25 │ │ │ │ + pkhbtmi lr, r1, r8, lsl #26 │ │ │ │ svccc 0x00fff1b0 │ │ │ │ @ instruction: 0xf150d106 │ │ │ │ - stmdavs r0, {r0, r3, r6, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdavs r0, {r0, r2, r6, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xffa2f7fb │ │ │ │ stmdbeq r0, {r6, r7, r8, ip, sp, lr, pc} │ │ │ │ svcpl 0x0080f519 │ │ │ │ - blls 0x35c0f8 │ │ │ │ + blls 0x35c080 │ │ │ │ @ instruction: 0xf0402b00 │ │ │ │ - blls 0x287d58 │ │ │ │ + blls 0x287ce0 │ │ │ │ @ instruction: 0xf0402b00 │ │ │ │ - blls 0x2c7e5c │ │ │ │ + blls 0x2c7de4 │ │ │ │ @ instruction: 0xf0402b00 │ │ │ │ - blls 0x2047f84 │ │ │ │ + blls 0x2047f0c │ │ │ │ @ instruction: 0xf0402b00 │ │ │ │ - blmi 0xfe3c8094 │ │ │ │ - blls 0x1d81948 │ │ │ │ + blmi 0xfe3c801c │ │ │ │ + blls 0x1d818d0 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ @ instruction: 0xf0400300 │ │ │ │ @ instruction: 0x464881fe │ │ │ │ tstcs r0, r3, ror r0 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @@ -286014,43 +285985,43 @@ │ │ │ │ ldrmi r2, [r8], -r8, lsl #4 │ │ │ │ ldc2 0, cr15, [ip, #52] @ 0x34 │ │ │ │ @ instruction: 0xf0002800 │ │ │ │ stmdavs r3, {r0, r1, r2, r5, r6, r7, r8, pc} │ │ │ │ stmdavs r2, {r2, r3, r8, fp, sp, pc}^ │ │ │ │ ldrbne r9, [fp, ip, lsl #6] │ │ │ │ vst2.8 {d25-d28}, [pc]! │ │ │ │ - blx 0x20470e │ │ │ │ + blx 0x204696 │ │ │ │ andls pc, lr, #536870912 @ 0x20000000 │ │ │ │ @ instruction: 0xf114e7a2 │ │ │ │ @ instruction: 0xf104091f │ │ │ │ svclt 0x00580b3e │ │ │ │ movwcs r4, #5835 @ 0x16cb │ │ │ │ ldrmi r9, [r8], -r8, lsl #18 │ │ │ │ rsbne lr, fp, #323584 @ 0x4f000 │ │ │ │ addseq r9, r2, r7, lsl #4 │ │ │ │ ldc2l 0, cr15, [lr, #-52]! @ 0xffffffcc │ │ │ │ stmdacs r0, {r7, r9, sl, lr} │ │ │ │ bichi pc, r8, r0 │ │ │ │ strtmi r2, [r9], -r0, lsl #5 │ │ │ │ @ instruction: 0xf17c4630 │ │ │ │ - @ instruction: 0xf1b9eebe │ │ │ │ + @ instruction: 0xf1b9eeba │ │ │ │ stcle 15, cr0, [fp, #-124]! @ 0xffffff84 │ │ │ │ strls r4, [r9], #-1730 @ 0xfffff93e │ │ │ │ stmdbeq r1, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ strtmi r4, [ip], -r8, lsr #13 │ │ │ │ ldrdlt pc, [r0], -sl │ │ │ │ @ instruction: 0xf8cd2500 │ │ │ │ @ instruction: 0x46d88010 │ │ │ │ vpmax.u8 d15, d5, d24 │ │ │ │ strle r0, [sp, #-2009] @ 0xfffff827 │ │ │ │ - bleq 0x262598 │ │ │ │ + bleq 0x262520 │ │ │ │ @ instruction: 0xf18e4658 │ │ │ │ - @ instruction: 0xf00bf84b │ │ │ │ + @ instruction: 0xf00bf847 │ │ │ │ @ instruction: 0xf856031f │ │ │ │ - blx 0x36ba14 │ │ │ │ + blx 0x36b99c │ │ │ │ movwmi pc, #45827 @ 0xb303 @ │ │ │ │ eorcc pc, r0, r6, asr #16 │ │ │ │ stccs 5, cr3, [r0, #-4]! │ │ │ │ @ instruction: 0xf8ddd1ea │ │ │ │ strtcc r8, [r0], #-16 │ │ │ │ @ instruction: 0xf10a9b07 │ │ │ │ @ instruction: 0xf1080a04 │ │ │ │ @@ -286067,29 +286038,29 @@ │ │ │ │ rsbne lr, fp, #323584 @ 0x4f000 │ │ │ │ addseq r9, r2, r7, lsl #4 │ │ │ │ ldc2 0, cr15, [r0, #-52]! @ 0xffffffcc │ │ │ │ stmdacs r0, {r7, r9, sl, lr} │ │ │ │ cmnphi sl, r0 @ p-variant is OBSOLETE │ │ │ │ smlabbcs r0, r0, r2, r2 │ │ │ │ @ instruction: 0xf17c4638 │ │ │ │ - ldccs 14, cr14, [pc, #-448] @ 0x127838 │ │ │ │ + ldccs 14, cr14, [pc, #-432] @ 0x1277d0 │ │ │ │ strbmi sp, [r2], ip, lsr #26 │ │ │ │ @ instruction: 0xf04f940a │ │ │ │ @ instruction: 0xf04f0901 │ │ │ │ strcs r0, [r0], #-2048 @ 0xfffff800 │ │ │ │ ldrdlt pc, [r0], -sl │ │ │ │ @ instruction: 0xf8cd2500 │ │ │ │ @ instruction: 0x46d88010 │ │ │ │ vpmax.u8 d15, d5, d24 │ │ │ │ strle r0, [sp, #-2010] @ 0xfffff826 │ │ │ │ - bleq 0x262634 │ │ │ │ + bleq 0x2625bc │ │ │ │ @ instruction: 0xf18d4658 │ │ │ │ - @ instruction: 0xf00bfffd │ │ │ │ + @ instruction: 0xf00bfff9 │ │ │ │ @ instruction: 0xf857031f │ │ │ │ - blx 0x36bab0 │ │ │ │ + blx 0x36ba38 │ │ │ │ movwmi pc, #45827 @ 0xb303 @ │ │ │ │ eorcc pc, r0, r7, asr #16 │ │ │ │ stccs 5, cr3, [r0, #-4]! │ │ │ │ @ instruction: 0xf8ddd1ea │ │ │ │ strtcc r8, [r0], #-16 │ │ │ │ @ instruction: 0xf10a9b07 │ │ │ │ @ instruction: 0xf1080a04 │ │ │ │ @@ -286106,225 +286077,225 @@ │ │ │ │ rsbne lr, r9, #323584 @ 0x4f000 │ │ │ │ addseq r9, r2, r7, lsl #4 │ │ │ │ stc2l 0, cr15, [r2], #52 @ 0x34 │ │ │ │ stmdacs r0, {r0, r2, r9, sl, lr} │ │ │ │ msrhi CPSR_fs, r0 │ │ │ │ smlabbcs r0, r0, r2, r2 │ │ │ │ @ instruction: 0xf17ca851 │ │ │ │ - @ instruction: 0xf1b8ee22 │ │ │ │ + @ instruction: 0xf1b8ee1e │ │ │ │ ldcle 15, cr0, [r1, #-124]! @ 0xffffff84 │ │ │ │ eorge pc, r8, sp, asr #17 │ │ │ │ strls r4, [fp], #-1705 @ 0xfffff957 │ │ │ │ stmdaeq r1, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ - beq 0x163be4 │ │ │ │ + beq 0x163b6c │ │ │ │ @ instruction: 0xf8d92400 │ │ │ │ strcs fp, [r0, #-0] │ │ │ │ ldrbmi r9, [ip], -r4, lsl #8 │ │ │ │ vpmax.u8 d15, d5, d20 │ │ │ │ ldrle r0, [r1, #-2011] @ 0xfffff825 │ │ │ │ - bleq 0x2a26e8 │ │ │ │ + bleq 0x2a2670 │ │ │ │ @ instruction: 0xf00b4658 │ │ │ │ @ instruction: 0xf18d0b1f │ │ │ │ - blge 0x1de7978 │ │ │ │ + blge 0x1de78f0 │ │ │ │ addeq lr, r0, r3, lsl #22 │ │ │ │ - blx 0x4262f6 │ │ │ │ + blx 0x42627e │ │ │ │ stccc 8, cr15, [r4], {80} @ 0x50 │ │ │ │ movweq lr, #14923 @ 0x3a4b │ │ │ │ stccc 8, cr15, [r4], {64} @ 0x40 │ │ │ │ stccs 5, cr3, [r0, #-4]! │ │ │ │ stcls 1, cr13, [r4], {230} @ 0xe6 │ │ │ │ - beq 0x963f14 │ │ │ │ + beq 0x963e9c │ │ │ │ @ instruction: 0xf1099b07 │ │ │ │ strcc r0, [r1], #-2308 @ 0xfffff6fc │ │ │ │ ldclle 2, cr4, [r8], {163} @ 0xa3 │ │ │ │ strge lr, [sl], #-2525 @ 0xfffff623 │ │ │ │ stmiavc r2!, {r0, r2, r3, r8, sl, ip, sp, lr, pc} │ │ │ │ svclt 0x0000e6b2 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ - rsbseq r8, lr, r4, lsl #12 │ │ │ │ - ldreq pc, [pc, #-276] @ 0x1279fc │ │ │ │ - beq 0x10e3f24 │ │ │ │ + rsbseq r8, lr, ip, ror r6 │ │ │ │ + ldreq pc, [pc, #-276] @ 0x127984 │ │ │ │ + beq 0x10e3eac │ │ │ │ ssatmi fp, #11, r8, asr #30 │ │ │ │ andcs r4, r3, r9, lsl r6 │ │ │ │ - b 0x14f0720 │ │ │ │ + b 0x14f06a8 │ │ │ │ andls r1, r7, #-1610612730 @ 0xa0000006 │ │ │ │ @ instruction: 0xf00d0092 │ │ │ │ stmdacs r0, {r0, r2, r3, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ sbcshi pc, r8, r0 │ │ │ │ @ instruction: 0xf77f2d1f │ │ │ │ strcs sl, [r0, #-3782] @ 0xfffff13a │ │ │ │ stmdaeq r1, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ strtmi r4, [fp], -r3, lsl #13 │ │ │ │ strls lr, [r8], #-2509 @ 0xfffff633 │ │ │ │ movwls r2, #17408 @ 0x4400 │ │ │ │ - bl 0x2795d0 │ │ │ │ + bl 0x279558 │ │ │ │ ldrbmi r0, [r0], -r4, lsl #20 │ │ │ │ - beq 0x923b7c │ │ │ │ - @ instruction: 0xff64f18d │ │ │ │ + beq 0x923b04 │ │ │ │ + @ instruction: 0xff60f18d │ │ │ │ eorne pc, r0, r6, asr r8 @ │ │ │ │ - blx 0x3e6380 │ │ │ │ + blx 0x3e6308 │ │ │ │ svceq 0x0001ea1a │ │ │ │ tstcs r1, r4, lsl pc │ │ │ │ adcmi r2, r1, r0, lsl #2 │ │ │ │ - b 0x1374b74 │ │ │ │ + b 0x1374afc │ │ │ │ @ instruction: 0x2c200901 │ │ │ │ - blls 0x25c31c │ │ │ │ - bls 0x2f4ffc │ │ │ │ + blls 0x25c2a4 │ │ │ │ + bls 0x2f4f84 │ │ │ │ @ instruction: 0xf84b3301 │ │ │ │ addsmi r9, sl, #4, 22 @ 0x1000 │ │ │ │ - blls 0x29ef00 │ │ │ │ + blls 0x29ee88 │ │ │ │ strls lr, [r8], #-2525 @ 0xfffff623 │ │ │ │ @ instruction: 0xf43f2b00 │ │ │ │ @ instruction: 0xf114ae9c │ │ │ │ @ instruction: 0xf104051f │ │ │ │ svclt 0x0058083e │ │ │ │ ldrmi r4, [r9], -r8, lsr #13 │ │ │ │ movwcs r2, #3 │ │ │ │ rsbne lr, r8, #323584 @ 0x4f000 │ │ │ │ addseq r9, r2, r4, lsl #4 │ │ │ │ mcrr2 0, 0, pc, sl, cr13 @ │ │ │ │ @ instruction: 0xf0002800 │ │ │ │ - ldccs 0, cr8, [pc, #-596] @ 0x127964 │ │ │ │ + ldccs 0, cr8, [pc, #-596] @ 0x1278ec │ │ │ │ mcrge 7, 4, pc, cr7, cr15, {3} @ │ │ │ │ @ instruction: 0xb010f8dd │ │ │ │ @ instruction: 0xf8cd2601 │ │ │ │ @ instruction: 0xf04f9014 │ │ │ │ strls r0, [r7], #-2560 @ 0xfffff600 │ │ │ │ stmdbeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf04f4604 │ │ │ │ strls r0, [r4], #-2048 @ 0xfffff800 │ │ │ │ - bl 0x3394ec │ │ │ │ + bl 0x339474 │ │ │ │ strtmi r0, [r8], -r9, lsl #10 │ │ │ │ - ldreq pc, [pc, #-5] @ 0x127bdf │ │ │ │ - @ instruction: 0xff1cf18d │ │ │ │ + ldreq pc, [pc, #-5] @ 0x127b67 │ │ │ │ + @ instruction: 0xff18f18d │ │ │ │ eorcs pc, r0, r7, asr r8 @ │ │ │ │ @ instruction: 0xf505fa06 │ │ │ │ svclt 0x00144215 │ │ │ │ andcs r2, r0, #268435456 @ 0x10000000 │ │ │ │ vpmax.s8 d15, d8, d2 │ │ │ │ stmdaeq r1, {r3, r8, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf1b84314 │ │ │ │ mvnle r0, r0, lsr #30 │ │ │ │ stcls 6, cr4, [r4], {160} @ 0xa0 │ │ │ │ - beq 0x1a4038 │ │ │ │ + beq 0x1a3fc0 │ │ │ │ stmdbeq r0!, {r0, r3, r8, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf84445d3 │ │ │ │ vldmiale sl, {d24-d25} │ │ │ │ @ instruction: 0xf8dd9b06 │ │ │ │ stcls 0, cr9, [r7], {20} │ │ │ │ @ instruction: 0xf43f2b00 │ │ │ │ @ instruction: 0xf104ae54 │ │ │ │ - ldrcc r0, [pc], #-2110 @ 0x127c30 │ │ │ │ + ldrcc r0, [pc], #-2110 @ 0x127bb8 │ │ │ │ ssatmi fp, #1, r8, asr #30 │ │ │ │ andcs r4, r3, r9, lsl r6 │ │ │ │ - b 0x14f083c │ │ │ │ + b 0x14f07c4 │ │ │ │ andls r1, r4, #104, 4 @ 0x80000006 │ │ │ │ @ instruction: 0xf00d0092 │ │ │ │ stmdacs r0, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ ldccs 0, cr13, [pc], {74} @ 0x4a │ │ │ │ mcrge 7, 2, pc, cr1, cr15, {3} @ │ │ │ │ stmdaeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ strbmi r4, [r6], -r7, lsl #12 │ │ │ │ @ instruction: 0xf8dd2501 │ │ │ │ @ instruction: 0xf8cda010 │ │ │ │ @ instruction: 0xf04f9010 │ │ │ │ strbmi r0, [fp], r0, lsl #18 │ │ │ │ streq lr, [r8], #-2827 @ 0xfffff4f5 │ │ │ │ @ instruction: 0xf0044620 │ │ │ │ @ instruction: 0xf18d041f │ │ │ │ - bl 0x4a77cc │ │ │ │ - blx 0x267e7c │ │ │ │ + bl 0x4a7744 │ │ │ │ + blx 0x267e04 │ │ │ │ @ instruction: 0xf8d0f404 │ │ │ │ andsmi r2, r4, #68, 2 │ │ │ │ andcs fp, r1, #20, 30 @ 0x50 │ │ │ │ - blx 0x1b048c │ │ │ │ + blx 0x1b0414 │ │ │ │ @ instruction: 0xf10bf20b │ │ │ │ - b 0x136a898 │ │ │ │ + b 0x136a820 │ │ │ │ @ instruction: 0xf1bb0902 │ │ │ │ mvnle r0, r0, lsr #30 │ │ │ │ @ instruction: 0xf1083601 │ │ │ │ ldrmi r0, [r2, #2080]! @ 0x820 │ │ │ │ - blls 0x265dc4 │ │ │ │ - blls 0x205f018 │ │ │ │ + blls 0x265d4c │ │ │ │ + blls 0x205efa0 │ │ │ │ @ instruction: 0x9010f8dd │ │ │ │ @ instruction: 0xf43f2b00 │ │ │ │ @ instruction: 0x4619ae12 │ │ │ │ movwcs r2, #520 @ 0x208 │ │ │ │ stcls 0, cr2, [ip, #-12] │ │ │ │ @ instruction: 0xf00d9c0e │ │ │ │ ldrhlt pc, [r8, #-191] @ 0xffffff41 @ │ │ │ │ bicspl pc, r3, #68, 12 @ 0x4400000 │ │ │ │ msreq SPSR_x, #268435468 @ 0x1000000c │ │ │ │ - blx 0xfe1ffcea │ │ │ │ + blx 0xfe1ffc72 │ │ │ │ strbne r3, [r3, r4, lsl #4]! │ │ │ │ @ instruction: 0x13a2ebc3 │ │ │ │ ldrb r6, [ip, #67]! @ 0x43 │ │ │ │ stmdbeq sp, {r0, r1, r2, r3, r5, r6, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf18ee5f9 │ │ │ │ - svclt 0x0000f887 │ │ │ │ + svclt 0x0000f883 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b0f8cc │ │ │ │ svcge 0x0004b08b │ │ │ │ - blmi 0xfea39574 │ │ │ │ + blmi 0xfea394fc │ │ │ │ ldrmi r4, [r0], r6, lsl #12 │ │ │ │ ldmdavs fp, {r0, r2, r3, r9, sl, lr} │ │ │ │ @ instruction: 0xf04f617b │ │ │ │ movwcs r0, #768 @ 0x300 │ │ │ │ stmdbcs r0, {r0, r1, r3, r4, r5, r8, sp, lr} │ │ │ │ tstphi pc, r0, asr #32 @ p-variant is OBSOLETE │ │ │ │ - blcs 0x142e0c │ │ │ │ + blcs 0x142d94 │ │ │ │ sbcshi pc, r5, r0 │ │ │ │ ldclvs 3, cr2, [r9], #-4 │ │ │ │ ldrmi r2, [r8], -r4, lsl #4 │ │ │ │ - blx 0xfe3e3d66 │ │ │ │ + blx 0xfe3e3cee │ │ │ │ @ instruction: 0xf0002800 │ │ │ │ stmdavs r3, {r0, r3, r8, pc} │ │ │ │ - blcs 0x1397a0 │ │ │ │ + blcs 0x139728 │ │ │ │ tstphi r7, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0x46691dda │ │ │ │ cmnpvs pc, #570425344 @ p-variant is OBSOLETE @ 0x22000000 │ │ │ │ movweq pc, #61475 @ 0xf023 @ │ │ │ │ movweq lr, #15277 @ 0x3bad │ │ │ │ mulle r6, r9, r2 │ │ │ │ stcpl 5, cr15, [r0, #692] @ 0x2b4 │ │ │ │ addsmi r4, r9, #110100480 @ 0x6900000 │ │ │ │ svceq 0x00fcf8cd │ │ │ │ @ instruction: 0xf640d1f8 │ │ │ │ @ instruction: 0x401373f8 │ │ │ │ vstreq d14, [r3, #-692] @ 0xfffffd4c │ │ │ │ - blcc 0x2541bc │ │ │ │ + blcc 0x254144 │ │ │ │ andsvs r4, r8, fp, ror #8 │ │ │ │ andsls pc, r0, r7, asr #17 │ │ │ │ svccs 0x0070ee1d │ │ │ │ @ instruction: 0xf44f4b86 │ │ │ │ ldrbtmi r7, [fp], #-402 @ 0xfffffe6e │ │ │ │ ldmpl r3, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ @ instruction: 0xf8d34632 │ │ │ │ - blge 0x2287d0 │ │ │ │ + blge 0x228758 │ │ │ │ strhi lr, [r0], #-2509 @ 0xfffff633 │ │ │ │ @ instruction: 0xf500469a │ │ │ │ movwls r5, #8205 @ 0x200d │ │ │ │ @ instruction: 0xf107300c │ │ │ │ movwls r0, #13072 @ 0x3310 │ │ │ │ @ instruction: 0xf757462b │ │ │ │ - @ instruction: 0x4604ea56 │ │ │ │ + @ instruction: 0x4604ea92 │ │ │ │ tstle r5, r2, asr #24 │ │ │ │ - blx 0x12642f4 │ │ │ │ + blx 0x116427c │ │ │ │ @ instruction: 0xf7fb6800 │ │ │ │ submi pc, r4, #1856 @ 0x740 │ │ │ │ svcpl 0x0080f514 │ │ │ │ adchi pc, r8, r0, lsl #1 │ │ │ │ - blle 0x16f35c8 │ │ │ │ + blle 0x16f3550 │ │ │ │ orrvc pc, r0, #64, 4 │ │ │ │ orrseq pc, r5, #192, 4 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r7, r9, sl, lr} │ │ │ │ @ instruction: 0xf6482238 │ │ │ │ - vsra.s64 d17, d12, #64 │ │ │ │ + vorr.i32 d17, #12 @ 0x0000000c │ │ │ │ @ instruction: 0xf649012d │ │ │ │ vmvn.i32 q11, #12 @ 0x0000000c │ │ │ │ @ instruction: 0x47982097 │ │ │ │ cmnpvs r8, #76546048 @ p-variant is OBSOLETE @ 0x4900000 │ │ │ │ orrscs pc, r7, #192, 4 │ │ │ │ addsmi r6, r6, #1703936 @ 0x1a0000 │ │ │ │ adchi pc, fp, r0, lsl #1 │ │ │ │ @@ -286337,15 +286308,15 @@ │ │ │ │ rsbsvs pc, ip, r9, asr #12 │ │ │ │ addscs pc, r7, r0, asr #5 │ │ │ │ adcsvs r6, fp, sl, ror r0 │ │ │ │ @ instruction: 0xf8aef7fd │ │ │ │ teqlt r2, #7995392 @ 0x7a0000 │ │ │ │ ldrdcc pc, [r0], -fp │ │ │ │ @ instruction: 0xf6482238 │ │ │ │ - vsra.s64 d17, d12, #64 │ │ │ │ + vorr.i32 d17, #12 @ 0x0000000c │ │ │ │ @ instruction: 0xf649012d │ │ │ │ vmvn.i32 q11, #12 @ 0x0000000c │ │ │ │ @ instruction: 0x47982097 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r7, fp, sp, lr} │ │ │ │ svclt 0x0028429e │ │ │ │ andle r2, r5, #0, 12 │ │ │ │ ldmdavs r3, {r1, r3, r4, r5, r6, r7, fp, sp, lr} │ │ │ │ @@ -286366,241 +286337,241 @@ │ │ │ │ svceq 0x0000f1ba │ │ │ │ ldcvs 0, cr13, [r9], #-472 @ 0xfffffe28 │ │ │ │ strtmi r2, [sl], -r0, lsl #6 │ │ │ │ @ instruction: 0xf00d2003 │ │ │ │ @ instruction: 0x4606fad7 │ │ │ │ @ instruction: 0x462ab170 │ │ │ │ @ instruction: 0xf6e84651 │ │ │ │ - @ instruction: 0x2d01e96e │ │ │ │ + @ instruction: 0x2d01e9aa │ │ │ │ @ instruction: 0xf8bad008 │ │ │ │ eorshi r3, r3, r0 │ │ │ │ tstle r3, sl, lsl #22 │ │ │ │ svclt 0x00842d1b │ │ │ │ @ instruction: 0x61b38b33 │ │ │ │ movwcs r6, #3193 @ 0xc79 │ │ │ │ andcs r2, r3, r4, lsl #4 │ │ │ │ - blx 0xff163ef8 │ │ │ │ + blx 0xff163e80 │ │ │ │ eorsle r2, pc, r0, lsl #16 │ │ │ │ andvs r6, r3, fp, lsr r9 │ │ │ │ - blmi 0xe1ff58 │ │ │ │ + blmi 0xe1fee0 │ │ │ │ svccs 0x0070ee1d │ │ │ │ orrsvc pc, r2, pc, asr #8 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ @ instruction: 0x463258d3 │ │ │ │ addseq pc, r0, #13828096 @ 0xd30000 │ │ │ │ @ instruction: 0xf5006c3b │ │ │ │ stmib sp, {r0, r2, r3, ip, lr}^ │ │ │ │ strls r3, [r1], #-770 @ 0xfffffcfe │ │ │ │ andcc r4, ip, fp, lsr #12 │ │ │ │ andhi pc, r0, sp, asr #17 │ │ │ │ - stmib ip!, {r0, r1, r2, r4, r6, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + stmib r8!, {r0, r1, r2, r4, r6, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ mcrrne 6, 0, r4, r3, cr4 │ │ │ │ @ instruction: 0xf150d105 │ │ │ │ - stmdavs r0, {r0, r1, r3, r4, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ + stmdavs r0, {r0, r1, r2, r4, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ ldc2l 7, cr15, [r4], #-1004 @ 0xfffffc14 │ │ │ │ @ instruction: 0xf5144244 │ │ │ │ @ instruction: 0xd3235f80 │ │ │ │ ldmdavs sl, {r0, r1, r2, r3, r4, r8, r9, fp, lr} │ │ │ │ subsmi r6, sl, fp, ror r9 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ strtmi sp, [r0], -r8, lsr #2 │ │ │ │ ssatmi r3, #30, ip, lsl #14 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ strdcs r8, [r3], -r0 │ │ │ │ - blx 0xfe1e3f74 │ │ │ │ + blx 0xfe1e3efc │ │ │ │ stmdacs r0, {r0, r2, r9, sl, lr} │ │ │ │ mcrge 4, 7, pc, cr10, cr15, {3} @ │ │ │ │ streq pc, [sp], #-111 @ 0xffffff91 │ │ │ │ @ instruction: 0xf649e7e2 │ │ │ │ vmvn.i32 q11, #12 @ 0x0000000c │ │ │ │ @ instruction: 0xf7fd2097 │ │ │ │ usad8 sl, r1, r8 │ │ │ │ - blle 0xff773760 │ │ │ │ + blle 0xff7736e8 │ │ │ │ ldrdls pc, [r0], #-135 @ 0xffffff79 │ │ │ │ ldrdge pc, [r0], #-135 @ 0xffffff79 │ │ │ │ strmi lr, [r4], -lr, lsr #14 │ │ │ │ @ instruction: 0xf06fe7d2 │ │ │ │ bfi r0, r5, #8, #8 │ │ │ │ - @ instruction: 0xff40f18d │ │ │ │ - orrcc pc, r8, sl, asr #4 │ │ │ │ + @ instruction: 0xff3cf18d │ │ │ │ + tstpcc r8, sl, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - sbcseq pc, ip, sl, asr #12 │ │ │ │ + subseq pc, ip, sl, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ vqdmulh.s d20, d0, d5 │ │ │ │ @ instruction: 0xf15862cf │ │ │ │ - svclt 0x0000fde5 │ │ │ │ + svclt 0x0000fde1 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ - ldrshteq r8, [lr], #-10 │ │ │ │ - rsbseq r7, lr, r4, lsr #31 │ │ │ │ - eorseq r1, r4, r0, asr #28 │ │ │ │ + rsbseq r8, lr, r2, ror r1 │ │ │ │ + rsbseq r8, lr, ip, lsl r0 │ │ │ │ + eorseq r1, r4, r0, asr #27 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ cdpeq 8, 0, cr15, cr0, cr12, {6} │ │ │ │ @ instruction: 0x4604b0f7 │ │ │ │ pkhbtmi sl, r8, r5, lsl #28 │ │ │ │ svcge 0x00354630 │ │ │ │ movwcs lr, #27085 @ 0x69cd │ │ │ │ - blmi 0x1e709c8 │ │ │ │ + blmi 0x1e70950 │ │ │ │ tstls r9, r0, lsl #10 │ │ │ │ ldmdavs fp, {r8, sp} │ │ │ │ @ instruction: 0xf04f9375 │ │ │ │ @ instruction: 0xf89d0300 │ │ │ │ movwls r3, #49672 @ 0xc208 │ │ │ │ - bl 0x1fe45d0 │ │ │ │ + bl 0x1ee4558 │ │ │ │ smlabbcs r0, r0, r2, r2 │ │ │ │ @ instruction: 0xf17c4638 │ │ │ │ - addcs lr, r0, #120832 @ 0x1d800 │ │ │ │ + addcs lr, r0, #116736 @ 0x1c800 │ │ │ │ ldmdage r5, {r8, sp}^ │ │ │ │ - bl 0x1d645e4 │ │ │ │ + bl 0x1c6456c │ │ │ │ ldrpl lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ ldrpl lr, [r2, #-2509] @ 0xfffff633 │ │ │ │ strpl lr, [lr, #-2509] @ 0xfffff633 │ │ │ │ svceq 0x0000f1b8 │ │ │ │ sbcshi pc, r2, r0, asr #32 │ │ │ │ movwls r9, #47881 @ 0xbb09 │ │ │ │ - blcs 0x14ec28 │ │ │ │ + blcs 0x14ebb0 │ │ │ │ tstphi r7, r0, asr #32 @ p-variant is OBSOLETE │ │ │ │ movwls r9, #43782 @ 0xab06 │ │ │ │ vstrls d9, [r7, #-28] @ 0xffffffe4 │ │ │ │ @ instruction: 0xf0402b00 │ │ │ │ - blls 0xfe148590 │ │ │ │ + blls 0xfe148518 │ │ │ │ cmple pc, r0, lsl #22 │ │ │ │ @ instruction: 0xf8dd9b81 │ │ │ │ - blcs 0x148830 │ │ │ │ - bmi 0x181c5fc │ │ │ │ + blcs 0x1487b8 │ │ │ │ + bmi 0x181c584 │ │ │ │ svcne 0x0070ee1d │ │ │ │ ldrbtmi r9, [sl], #-2827 @ 0xfffff4f5 │ │ │ │ stmpl sl, {r1, r4, fp, sp, lr} │ │ │ │ cmppne pc, r0, asr #4 @ p-variant is OBSOLETE │ │ │ │ addseq pc, r0, #13762560 @ 0xd20000 │ │ │ │ @ instruction: 0xf5009a0a │ │ │ │ andls r5, r0, #13 │ │ │ │ andcs r3, r0, #12 │ │ │ │ stmdapl r1, {r0, r2, r3, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ strtmi r9, [r2], -r3, lsl #4 │ │ │ │ - ldm sl!, {r0, r1, r2, r4, r6, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + ldmdb r6!, {r0, r1, r2, r4, r6, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf1b04682 │ │ │ │ strdle r3, [r6, -pc] │ │ │ │ - @ instruction: 0xf8e8f150 │ │ │ │ + @ instruction: 0xf8e4f150 │ │ │ │ @ instruction: 0xf7fb6800 │ │ │ │ @ instruction: 0xf1c0fbc1 │ │ │ │ @ instruction: 0xf51a0a00 │ │ │ │ eorle r5, r2, #128, 30 @ 0x200 │ │ │ │ - blcs 0x14eca4 │ │ │ │ + blcs 0x14ec2c │ │ │ │ orrshi pc, r8, r0, asr #32 │ │ │ │ - blcs 0x14eca0 │ │ │ │ + blcs 0x14ec28 │ │ │ │ bicshi pc, lr, r0, asr #32 │ │ │ │ - blcs 0x14ecac │ │ │ │ + blcs 0x14ec34 │ │ │ │ eorhi pc, r3, #64 @ 0x40 │ │ │ │ - blcs 0x14ecc8 │ │ │ │ + blcs 0x14ec50 │ │ │ │ cmnphi sl, r0 @ p-variant is OBSOLETE │ │ │ │ orrlt r9, r3, r0, lsl #23 │ │ │ │ movwcs r9, #2432 @ 0x980 │ │ │ │ andcs r2, r3, r0, lsl r2 │ │ │ │ @ instruction: 0xf9ccf00d │ │ │ │ @ instruction: 0xf0002800 │ │ │ │ ldmib sp, {r0, r1, r2, r3, r6, r9, pc}^ │ │ │ │ andvs r2, r2, r0, lsl r3 │ │ │ │ - blls 0x5c01c8 │ │ │ │ + blls 0x5c0150 │ │ │ │ ldrbne r6, [fp, r3, lsl #1] │ │ │ │ - blmi 0xec03d0 │ │ │ │ - blls 0x1e82130 │ │ │ │ + blmi 0xec0358 │ │ │ │ + blls 0x1e820b8 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ @ instruction: 0xf0400300 │ │ │ │ ldrbmi r8, [r0], -sl, asr #4 │ │ │ │ tstcs r0, r7, ror r0 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - blcs 0x14ed1c │ │ │ │ + blcs 0x14eca4 │ │ │ │ mrshi pc, (UNDEF: 65) @ │ │ │ │ stmibls r0, {r0, r8, r9, sp} │ │ │ │ @ instruction: 0x46182210 │ │ │ │ @ instruction: 0xf9a4f00d │ │ │ │ @ instruction: 0xf0002800 │ │ │ │ stmdavs r3, {r0, r1, r2, r5, r9, pc} │ │ │ │ stmib sp, {r1, r6, fp, sp, lr}^ │ │ │ │ stmvs r3, {r4, r9, ip, sp} │ │ │ │ @ instruction: 0xf10d9312 │ │ │ │ - blls 0xfe16a214 │ │ │ │ + blls 0xfe16a19c │ │ │ │ addle r2, ip, r0, lsl #22 │ │ │ │ movwcs r4, #5657 @ 0x1619 │ │ │ │ ldrmi r2, [r8], -r8, lsl #4 │ │ │ │ @ instruction: 0xf990f00d │ │ │ │ @ instruction: 0xf0002800 │ │ │ │ stmdavs r1, {r0, r1, r4, r9, pc} │ │ │ │ addle r2, r0, r0, lsl #18 │ │ │ │ stmdage lr, {r1, r6, fp, sp, lr} │ │ │ │ - blx 0xff1e6100 │ │ │ │ + blx 0xff1e6088 │ │ │ │ stmdacs r0, {r1, r7, r9, sl, lr} │ │ │ │ andcs sp, r8, #1073741872 @ 0x40000030 │ │ │ │ - bmi 0x74c980 │ │ │ │ + bmi 0x74c908 │ │ │ │ svclt 0x0070ee1d │ │ │ │ vqdmulh.s d25, d0, d11 │ │ │ │ ldrbtmi r1, [sl], #-335 @ 0xfffffeb1 │ │ │ │ @ instruction: 0xf85b6812 │ │ │ │ @ instruction: 0xf8d22002 │ │ │ │ - bge 0x4a8b9c │ │ │ │ + bge 0x4a8b24 │ │ │ │ andhi lr, r2, #3358720 @ 0x334000 │ │ │ │ andpl pc, sp, r0, lsl #10 │ │ │ │ andls r9, r0, #40960 @ 0xa000 │ │ │ │ strtmi r3, [r2], -ip │ │ │ │ @ instruction: 0xf7579501 │ │ │ │ - sxtab16mi lr, r2, r2, ror #16 │ │ │ │ + strmi lr, [r2], lr, lsr #17 │ │ │ │ svccc 0x00fff1b0 │ │ │ │ mvnhi pc, r0 │ │ │ │ svcvc 0x0000f51a │ │ │ │ - blmi 0x39c400 │ │ │ │ + blmi 0x39c388 │ │ │ │ ldrbtmi r2, [fp], #-513 @ 0xfffffdff │ │ │ │ @ instruction: 0xf85b681b │ │ │ │ @ instruction: 0xf8d33003 │ │ │ │ @ instruction: 0xf5033290 │ │ │ │ @ instruction: 0xf8c35300 │ │ │ │ strb r2, [ip, -r8, asr #6]! │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ - rsbseq r7, lr, r2, asr #28 │ │ │ │ - rsbseq r7, lr, lr, lsr #26 │ │ │ │ - ldrshteq r7, [lr], #-198 @ 0xffffff3a │ │ │ │ - bleq 0x924600 │ │ │ │ - beq 0x10e45c4 │ │ │ │ + ldrhteq r7, [lr], #-234 @ 0xffffff16 │ │ │ │ + rsbseq r7, lr, r6, lsr #27 │ │ │ │ + rsbseq r7, lr, lr, ror #26 │ │ │ │ + bleq 0x924588 │ │ │ │ + beq 0x10e454c │ │ │ │ @ instruction: 0x46dabf58 │ │ │ │ stmdbls r9, {r0, r8, r9, sp} │ │ │ │ - b 0x14f9a20 │ │ │ │ + b 0x14f99a8 │ │ │ │ andls r1, r8, #-1610612730 @ 0xa0000006 │ │ │ │ @ instruction: 0xf00d0092 │ │ │ │ @ instruction: 0x4680f93d │ │ │ │ @ instruction: 0xf0002800 │ │ │ │ addcs r8, r0, #-1073741777 @ 0xc000002f │ │ │ │ ldrtmi r4, [r0], -r9, lsr #12 │ │ │ │ - b 0x20647cc │ │ │ │ + b 0x1f64754 │ │ │ │ svceq 0x001ff1bb │ │ │ │ strbmi sp, [r1], sl, lsr #26 │ │ │ │ @ instruction: 0xf04f940a │ │ │ │ strtmi r0, [ip], -r1, lsl #16 │ │ │ │ ldrdge pc, [r0], -r9 │ │ │ │ - bleq 0x164330 │ │ │ │ + bleq 0x1642b8 │ │ │ │ ldrbmi r9, [r5], -r5, lsl #10 │ │ │ │ vpmax.u8 d15, d11, d21 │ │ │ │ strle r0, [sp, #-2009] @ 0xfffff827 │ │ │ │ - beq 0x422e14 │ │ │ │ + beq 0x422d9c │ │ │ │ @ instruction: 0xf18d4650 │ │ │ │ - @ instruction: 0xf00afc0b │ │ │ │ + @ instruction: 0xf00afc07 │ │ │ │ @ instruction: 0xf856031f │ │ │ │ - blx 0x32c294 │ │ │ │ + blx 0x32c21c │ │ │ │ movwmi pc, #45827 @ 0xb303 @ │ │ │ │ eorcc pc, r0, r6, asr #16 │ │ │ │ - bleq 0x1a464c │ │ │ │ + bleq 0x1a45d4 │ │ │ │ svceq 0x0020f1bb │ │ │ │ stcls 1, cr13, [r5, #-928] @ 0xfffffc60 │ │ │ │ - blls 0x3352ac │ │ │ │ + blls 0x335234 │ │ │ │ stmdbeq r4, {r0, r3, r8, ip, sp, lr, pc} │ │ │ │ adcmi r3, fp, #4194304 @ 0x400000 │ │ │ │ stcls 12, cr13, [sl], {218} @ 0xda │ │ │ │ strls r9, [fp], -r6, lsl #22 │ │ │ │ @ instruction: 0xf43f2b00 │ │ │ │ @ instruction: 0xf114aee9 │ │ │ │ @ instruction: 0xf104051f │ │ │ │ @@ -286610,205 +286581,205 @@ │ │ │ │ rsbne lr, fp, #323584 @ 0x4f000 │ │ │ │ addseq r9, r2, r8, lsl #4 │ │ │ │ @ instruction: 0xf8f2f00d │ │ │ │ stmdacs r0, {r7, r9, sl, lr} │ │ │ │ cmnphi r4, r0 @ p-variant is OBSOLETE │ │ │ │ smlabbcs r0, r0, r2, r2 │ │ │ │ @ instruction: 0xf17c4638 │ │ │ │ - vldrcs s28, [pc, #-200] @ 0x1281ac │ │ │ │ + vldrcs s28, [pc, #-184] @ 0x128144 │ │ │ │ @ instruction: 0xf04fdd2a │ │ │ │ strls r0, [sl], #-2304 @ 0xfffff700 │ │ │ │ - beq 0x1a43bc │ │ │ │ + beq 0x1a4344 │ │ │ │ strbmi r4, [r8], r4, asr #12 │ │ │ │ ldrdlt pc, [r0], -r4 │ │ │ │ strls r2, [r5], #-1280 @ 0xfffffb00 │ │ │ │ - blx 0xa39c00 │ │ │ │ + blx 0xa39b88 │ │ │ │ ldrbeq pc, [sl, r5, lsl #6] @ │ │ │ │ - bl 0x39d6cc │ │ │ │ + bl 0x39d654 │ │ │ │ ldrbmi r0, [r8], -r5, lsl #22 │ │ │ │ - blx 0xff1648d6 │ │ │ │ + blx 0xff06485e │ │ │ │ tstpeq pc, #11 @ p-variant is OBSOLETE │ │ │ │ eorne pc, r0, r7, asr r8 @ │ │ │ │ vpmax.u8 d15, d3, d10 │ │ │ │ @ instruction: 0xf847430b │ │ │ │ strcc r3, [r1, #-32] @ 0xffffffe0 │ │ │ │ mvnle r2, r0, lsr #26 │ │ │ │ @ instruction: 0xf1089c05 │ │ │ │ - blls 0x32a2c4 │ │ │ │ + blls 0x32a24c │ │ │ │ stmdbeq r0!, {r0, r3, r8, ip, sp, lr, pc} │ │ │ │ strbmi r3, [r3, #-1028] @ 0xfffffbfc │ │ │ │ stcls 12, cr13, [sl], {220} @ 0xdc │ │ │ │ vstrls d9, [r7, #-28] @ 0xffffffe4 │ │ │ │ - blcs 0x14defc │ │ │ │ + blcs 0x14de84 │ │ │ │ mcrge 4, 5, pc, cr5, cr15, {1} @ │ │ │ │ - ldreq pc, [pc, #-276] @ 0x1281c8 │ │ │ │ - bleq 0x10e46f0 │ │ │ │ + ldreq pc, [pc, #-276] @ 0x128150 │ │ │ │ + bleq 0x10e4678 │ │ │ │ ssatmi fp, #12, r8, asr #30 │ │ │ │ stmdbls r7, {r0, r8, r9, sp} │ │ │ │ - b 0x14f9b4c │ │ │ │ + b 0x14f9ad4 │ │ │ │ andls r1, r8, #-1342177274 @ 0xb0000006 │ │ │ │ @ instruction: 0xf00d0092 │ │ │ │ strmi pc, [r0], r7, lsr #17 │ │ │ │ @ instruction: 0xf0002800 │ │ │ │ addcs r8, r0, #1073741834 @ 0x4000000a │ │ │ │ ldmdage r5, {r8, sp}^ │ │ │ │ - stmib r6!, {r2, r3, r4, r5, r6, r8, ip, sp, lr, pc}^ │ │ │ │ + stmib r2!, {r2, r3, r4, r5, r6, r8, ip, sp, lr, pc}^ │ │ │ │ ldcle 13, cr2, [r0, #-124]! @ 0xffffff84 │ │ │ │ strls r4, [sp], #-1729 @ 0xfffff93f │ │ │ │ - beq 0x1a4450 │ │ │ │ + beq 0x1a43d8 │ │ │ │ @ instruction: 0xf04f2400 │ │ │ │ @ instruction: 0xf8d90800 │ │ │ │ strcs fp, [r0, #-0] │ │ │ │ andshi pc, r4, sp, asr #17 │ │ │ │ - blx 0xb39e88 │ │ │ │ + blx 0xb39e10 │ │ │ │ ldrbeq pc, [fp, r5, lsl #6] @ │ │ │ │ - bl 0x25d774 │ │ │ │ + bl 0x25d6fc │ │ │ │ ldrbmi r0, [r8], -r5, lsl #22 │ │ │ │ - bleq 0x924364 │ │ │ │ - blx 0x1de4972 │ │ │ │ - bl 0x213118 │ │ │ │ - blx 0x3a8544 │ │ │ │ + bleq 0x9242ec │ │ │ │ + blx 0x1ce48fa │ │ │ │ + bl 0x2130a0 │ │ │ │ + blx 0x3a84cc │ │ │ │ @ instruction: 0xf850fb0b │ │ │ │ - b 0x13f755c │ │ │ │ + b 0x13f74e4 │ │ │ │ @ instruction: 0xf8400303 │ │ │ │ strcc r3, [r1, #-3204] @ 0xfffff37c │ │ │ │ mvnle r2, r0, lsr #26 │ │ │ │ @ instruction: 0x8014f8dd │ │ │ │ - blls 0x3353e0 │ │ │ │ + blls 0x335368 │ │ │ │ stmdbeq r4, {r0, r3, r8, ip, sp, lr, pc} │ │ │ │ stmdaeq r1, {r3, r8, ip, sp, lr, pc} │ │ │ │ ldclle 5, cr4, [r6], {67} @ 0x43 │ │ │ │ ldclge 12, cr9, [r5, #-52] @ 0xffffffcc │ │ │ │ movwcs lr, #5719 @ 0x1657 │ │ │ │ andcs r9, r8, #128, 18 @ 0x200000 │ │ │ │ @ instruction: 0xf00d4618 │ │ │ │ stmdacs r0, {r0, r1, r5, r6, fp, ip, sp, lr, pc} │ │ │ │ rschi pc, r6, r0 │ │ │ │ tstls r0, #196608 @ 0x30000 │ │ │ │ tstls r1, #57409536 @ 0x36c0000 │ │ │ │ ldrt r6, [sp], r3, asr #16 │ │ │ │ - blcs 0x14f194 │ │ │ │ + blcs 0x14f11c │ │ │ │ mrcge 4, 4, APSR_nzcv, cr5, cr15, {1} │ │ │ │ andcs r9, r8, #12, 22 @ 0x3000 │ │ │ │ andcs r9, r3, r0, lsl #19 │ │ │ │ @ instruction: 0xf850f00d │ │ │ │ @ instruction: 0xf0002800 │ │ │ │ - blls 0x5486f8 │ │ │ │ - blls 0x5c03bc │ │ │ │ + blls 0x548680 │ │ │ │ + blls 0x5c0344 │ │ │ │ str r6, [r6], r3, asr #32 │ │ │ │ - ldreq pc, [pc, #-276] @ 0x1282a4 │ │ │ │ - bleq 0x10e47cc │ │ │ │ + ldreq pc, [pc, #-276] @ 0x12822c │ │ │ │ + bleq 0x10e4754 │ │ │ │ ssatmi fp, #12, r8, asr #30 │ │ │ │ andcs r4, r3, r9, lsl r6 │ │ │ │ - b 0x14f0fc8 │ │ │ │ - b 0x14ee978 │ │ │ │ + b 0x14f0f50 │ │ │ │ + b 0x14ee900 │ │ │ │ @ instruction: 0xf00d0289 │ │ │ │ stmdacs r0, {r0, r3, r4, r5, fp, ip, sp, lr, pc} │ │ │ │ adcshi pc, ip, r0 │ │ │ │ @ instruction: 0xf77f2d1f │ │ │ │ stmib sp, {r0, r1, r4, r6, r9, sl, fp, sp, pc}^ │ │ │ │ @ instruction: 0xf04f9a08 │ │ │ │ strls r0, [sl], #-2049 @ 0xfffff7ff │ │ │ │ - beq 0x164528 │ │ │ │ + beq 0x1644b0 │ │ │ │ strmi r2, [r5], -r0, lsl #8 │ │ │ │ stmdbeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ strbmi r9, [ip], -r5, lsl #8 │ │ │ │ - bleq 0x3a3024 │ │ │ │ + bleq 0x3a2fac │ │ │ │ @ instruction: 0xf00b4658 │ │ │ │ @ instruction: 0xf18d0b1f │ │ │ │ - @ instruction: 0xf856fb0d │ │ │ │ - blx 0x33048c │ │ │ │ - b 0x82703c │ │ │ │ + @ instruction: 0xf856fb09 │ │ │ │ + blx 0x330414 │ │ │ │ + b 0x826fc4 │ │ │ │ svclt 0x00140f02 │ │ │ │ andcs r2, r0, #268435456 @ 0x10000000 │ │ │ │ vpmax.s8 d15, d9, d2 │ │ │ │ stmdbeq r1, {r0, r3, r8, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf1b94314 │ │ │ │ mvnle r0, r0, lsr #30 │ │ │ │ stcls 6, cr4, [r5], {161} @ 0xa1 │ │ │ │ @ instruction: 0xf10a9b08 │ │ │ │ strcc r0, [r1], #-2592 @ 0xfffff5e0 │ │ │ │ - blls 0x26654c │ │ │ │ + blls 0x2664d4 │ │ │ │ ldclle 2, cr4, [r9], {163} @ 0xa3 │ │ │ │ ldmib sp, {r1, r2, r8, r9, fp, ip, pc}^ │ │ │ │ - blcs 0x151468 │ │ │ │ + blcs 0x1513f0 │ │ │ │ mcrge 4, 1, pc, cr2, cr15, {1} @ │ │ │ │ - ldreq pc, [pc, #-276] @ 0x128338 │ │ │ │ + ldreq pc, [pc, #-276] @ 0x1282c0 │ │ │ │ ldmdaeq lr!, {r2, r8, ip, sp, lr, pc} │ │ │ │ ssatmi fp, #9, r8, asr #30 │ │ │ │ andcs r4, r3, r9, lsl r6 │ │ │ │ - b 0x14f105c │ │ │ │ - b 0x14eea00 │ │ │ │ + b 0x14f0fe4 │ │ │ │ + b 0x14ee988 │ │ │ │ @ instruction: 0xf00c0289 │ │ │ │ stmdacs r0, {r0, r1, r2, r3, r5, r6, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ - ldccs 0, cr13, [pc, #-456] @ 0x1282a4 │ │ │ │ + ldccs 0, cr13, [pc, #-456] @ 0x12822c │ │ │ │ mcrge 7, 0, pc, cr14, cr15, {3} @ │ │ │ │ andsge pc, r8, sp, asr #17 │ │ │ │ strls r2, [r8], #-1537 @ 0xfffff9ff │ │ │ │ - bleq 0x1645b8 │ │ │ │ - beq 0x1645bc │ │ │ │ + bleq 0x164540 │ │ │ │ + beq 0x164544 │ │ │ │ @ instruction: 0xf04f4604 │ │ │ │ strls r0, [r5], #-2048 @ 0xfffff800 │ │ │ │ - bl 0x339d9c │ │ │ │ + bl 0x339d24 │ │ │ │ strtmi r0, [r8], -sl, lsl #10 │ │ │ │ - ldreq pc, [pc, #-5] @ 0x12848f │ │ │ │ - blx 0xff264acc │ │ │ │ + ldreq pc, [pc, #-5] @ 0x128417 │ │ │ │ + blx 0xff164a54 │ │ │ │ eorcs pc, r0, r7, asr r8 @ │ │ │ │ @ instruction: 0xf505fa06 │ │ │ │ svclt 0x00144215 │ │ │ │ andcs r2, r0, #268435456 @ 0x10000000 │ │ │ │ vpmax.s8 d15, d8, d2 │ │ │ │ stmdaeq r1, {r3, r8, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf1b84314 │ │ │ │ mvnle r0, r0, lsr #30 │ │ │ │ stcls 6, cr4, [r5], {160} @ 0xa0 │ │ │ │ - bleq 0x1a48ec │ │ │ │ - beq 0x9648ec │ │ │ │ + bleq 0x1a4874 │ │ │ │ + beq 0x964874 │ │ │ │ @ instruction: 0xf84445d9 │ │ │ │ vldmiale sl, {d24-d25} │ │ │ │ @ instruction: 0xf8dd9b07 │ │ │ │ stcls 0, cr10, [r8], {24} │ │ │ │ @ instruction: 0xf43f2b00 │ │ │ │ @ instruction: 0xf104addd │ │ │ │ - ldrcc r0, [pc], #-1598 @ 0x1284e0 │ │ │ │ + ldrcc r0, [pc], #-1598 @ 0x128468 │ │ │ │ qsaxmi fp, r6, r8 │ │ │ │ andcs r4, r3, r9, lsl r6 │ │ │ │ - b 0x14f10ec │ │ │ │ - b 0x14eea88 │ │ │ │ + b 0x14f1074 │ │ │ │ + b 0x14eea10 │ │ │ │ @ instruction: 0xf00c0289 │ │ │ │ cmpplt r8, #668 @ p-variant is OBSOLETE @ 0x29c │ │ │ │ @ instruction: 0xf77f2c1f │ │ │ │ @ instruction: 0xf04fadcb │ │ │ │ strmi r0, [r6], -r0, lsl #22 │ │ │ │ ldrbmi r2, [pc], -r1, lsl #10 │ │ │ │ strls r2, [r5], -r0, lsl #8 │ │ │ │ - bl 0x239da8 │ │ │ │ + bl 0x239d30 │ │ │ │ strbmi r0, [r0], -fp, lsl #16 │ │ │ │ ldmdaeq pc, {r3, ip, sp, lr, pc} @ │ │ │ │ - blx 0xfe1e4b50 │ │ │ │ + blx 0x20e4ad8 │ │ │ │ addeq lr, r0, sp, lsl #22 │ │ │ │ @ instruction: 0xf808fa05 │ │ │ │ ldrsbcs pc, [r4, #-128] @ 0xffffff80 @ │ │ │ │ svceq 0x0002ea18 │ │ │ │ andcs fp, r1, #20, 30 @ 0x50 │ │ │ │ adcmi r2, r2, r0, lsl #4 │ │ │ │ tstmi r6, #16777216 @ 0x1000000 │ │ │ │ mvnle r2, r0, lsr #24 │ │ │ │ mcrls 6, 0, r4, cr5, cr4, {1} │ │ │ │ @ instruction: 0xf10b3701 │ │ │ │ ldrmi r0, [r9, #2848]! @ 0xb20 │ │ │ │ - blmi 0x266664 │ │ │ │ + blmi 0x2665ec │ │ │ │ str sp, [r1, #3292]! @ 0xcdc │ │ │ │ - beq 0x4a4710 │ │ │ │ + beq 0x4a4698 │ │ │ │ @ instruction: 0xf14fe5b5 │ │ │ │ - stmdavs r0, {r0, r4, r5, r6, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdavs r0, {r0, r2, r3, r5, r6, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf94af7fb │ │ │ │ - beq 0x164c64 │ │ │ │ + beq 0x164bec │ │ │ │ @ instruction: 0xf18de60a │ │ │ │ - svclt 0x0000fc47 │ │ │ │ + svclt 0x0000fc43 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ svcge 0x0002b084 │ │ │ │ ldrmi r2, [r1], r0, lsl #10 │ │ │ │ vld1.16 {d4-d5}, [r3 :256], r3 │ │ │ │ @@ -286825,72 +286796,72 @@ │ │ │ │ adchi pc, r9, r0 │ │ │ │ andcs r2, r4, #67108864 @ 0x4000000 │ │ │ │ ldrmi r4, [r8], -r9, asr #12 │ │ │ │ @ instruction: 0xff42f00c │ │ │ │ @ instruction: 0xf0002800 │ │ │ │ stmdavs r5, {r0, r2, r3, r7, pc} │ │ │ │ vqdmull.s q9, d0, d0 │ │ │ │ - blmi 0x19c88c8 │ │ │ │ + blmi 0x19c8850 │ │ │ │ svccs 0x0070ee1d │ │ │ │ ldrbtmi r4, [fp], #-1682 @ 0xfffff96e │ │ │ │ ldmpl r0, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ @ instruction: 0xf8d36e03 │ │ │ │ - blvs 0xfe7f4884 │ │ │ │ + blvs 0xfe7f480c │ │ │ │ rsbsle r2, r0, r0, lsl #22 │ │ │ │ @ instruction: 0x47984631 │ │ │ │ bicsvs pc, ip, #76546048 @ 0x4900000 │ │ │ │ orrscs pc, r7, #192, 4 │ │ │ │ stccs 8, cr6, [r0, #-108] @ 0xffffff94 │ │ │ │ addsmi sp, r8, #-1073741797 @ 0xc000001b │ │ │ │ andcs sp, r3, #112, 16 @ 0x700000 │ │ │ │ @ instruction: 0xf74f4629 │ │ │ │ - stmdacs r0, {r0, r1, r5, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r1, r2, r3, r4, r6, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ stclne 0, cr13, [sl, #424]! @ 0x1a8 │ │ │ │ vld1.16 {d4-d6}, [r2 :128], r9 │ │ │ │ @ instruction: 0xf023637f │ │ │ │ - bl 0xfec69254 │ │ │ │ + bl 0xfec691dc │ │ │ │ addsmi r0, r9, #201326592 @ 0xc000000 │ │ │ │ @ instruction: 0xf5add006 │ │ │ │ strbtmi r5, [r9], -r0, lsl #27 │ │ │ │ @ instruction: 0xf8cd4299 │ │ │ │ ldrshle r0, [r8, #252]! @ 0xfc │ │ │ │ mvnsvc pc, #64, 12 @ 0x4000000 │ │ │ │ - bl 0xfec78680 │ │ │ │ + bl 0xfec78608 │ │ │ │ tstlt r3, r3, lsl #26 │ │ │ │ strbtmi r3, [fp], #-2820 @ 0xfffff4fc │ │ │ │ eorsvs r6, sp, r8, lsl r0 │ │ │ │ - blmi 0x12b9f4c │ │ │ │ + blmi 0x12b9ed4 │ │ │ │ @ instruction: 0x71b7f44f │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ andcc pc, r3, sl, asr r8 @ │ │ │ │ addseq pc, r0, #13828096 @ 0xd30000 │ │ │ │ stmib sp, {r1, r8, r9, fp, sp, pc}^ │ │ │ │ ldrmi r7, [r8], r0, lsl #8 │ │ │ │ andpl pc, sp, r0, lsl #10 │ │ │ │ @ instruction: 0xf756300c │ │ │ │ - @ instruction: 0x4604edf8 │ │ │ │ + @ instruction: 0x4604ee34 │ │ │ │ tstle r5, r3, asr #24 │ │ │ │ - stc2l 1, cr15, [r6, #316]! @ 0x13c │ │ │ │ + stc2l 1, cr15, [r2, #316]! @ 0x13c │ │ │ │ @ instruction: 0xf7fb6800 │ │ │ │ submi pc, r4, #12517376 @ 0xbf0000 │ │ │ │ svcpl 0x0080f514 │ │ │ │ ldmdavs fp!, {r1, r4, r5, r9, ip, lr, pc} │ │ │ │ svclt 0x0028429d │ │ │ │ @ instruction: 0xb1b5461d │ │ │ │ movwcs r4, #1585 @ 0x631 │ │ │ │ andcs r4, r3, sl, lsr #12 │ │ │ │ cdp2 0, 13, cr15, cr8, cr12, {0} │ │ │ │ cmnlt r0, r6, lsl #12 │ │ │ │ strbmi r4, [r1], -sl, lsr #12 │ │ │ │ - stcl 6, cr15, [lr, #-924]! @ 0xfffffc64 │ │ │ │ + stc 6, cr15, [sl, #924]! @ 0x39c │ │ │ │ andle r2, r8, r1, lsl #26 │ │ │ │ @ instruction: 0x3000f8b8 │ │ │ │ - blcs 0x3c8778 │ │ │ │ + blcs 0x3c8700 │ │ │ │ ldccs 1, cr13, [fp, #-12] │ │ │ │ - blhi 0xe184c4 │ │ │ │ + blhi 0xe1844c │ │ │ │ movwcs r6, #435 @ 0x1b3 │ │ │ │ strbmi r2, [r9], -r4, lsl #4 │ │ │ │ @ instruction: 0xf00c2003 │ │ │ │ msrlt (UNDEF: 104), r1 │ │ │ │ andvs r6, r3, fp, lsr r8 │ │ │ │ @ instruction: 0xf649e00c │ │ │ │ vrsra.s64 q11, q6, #64 │ │ │ │ @@ -286912,35 +286883,35 @@ │ │ │ │ ldrtmi r4, [r3], -r2, asr #12 │ │ │ │ stmdavs r9, {r0, r3, r4, r5, r6, sl, lr} │ │ │ │ @ instruction: 0xf8d15841 │ │ │ │ vst1.32 {d16-d19}, [pc :64], r0 │ │ │ │ strls r7, [r1], #-439 @ 0xfffffe49 │ │ │ │ andpl pc, sp, r0, lsl #10 │ │ │ │ andcc r9, ip, r0, lsl #12 │ │ │ │ - ldc 7, cr15, [r4, #344] @ 0x158 │ │ │ │ + ldcl 7, cr15, [r0, #344] @ 0x158 │ │ │ │ mcrrne 6, 0, r4, r2, cr4 │ │ │ │ @ instruction: 0xf14fd1d8 │ │ │ │ - stmdavs r0, {r0, r1, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdavs r0, {r0, r1, r2, r3, r4, r5, r6, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf85cf7fb │ │ │ │ ldrb r4, [r1, r4, asr #4] │ │ │ │ - blne 0x17f5348 │ │ │ │ + blne 0x17f52d0 │ │ │ │ bicle r4, fp, #805306376 @ 0x30000008 │ │ │ │ @ instruction: 0xf06fe759 │ │ │ │ bfi r0, r5, #8, #2 │ │ │ │ - blx 0x15e4d8a │ │ │ │ + blx 0x14e4d12 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ - rsbseq r7, lr, r6, lsr #17 │ │ │ │ - rsbseq r7, lr, r4, lsr r8 │ │ │ │ - rsbseq r7, lr, ip, ror #14 │ │ │ │ + rsbseq r7, lr, lr, lsl r9 │ │ │ │ + rsbseq r7, lr, ip, lsr #17 │ │ │ │ + rsbseq r7, lr, r4, ror #15 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a0f8cc │ │ │ │ svcge 0x0004b08f │ │ │ │ - blmi 0xfeaba1dc │ │ │ │ + blmi 0xfeaba164 │ │ │ │ ldrmi r4, [r1], ip, lsl #12 │ │ │ │ @ instruction: 0xa054f897 │ │ │ │ rsbsvs r6, fp, #1769472 @ 0x1b0000 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ @ instruction: 0xb058f897 │ │ │ │ @ instruction: 0xf0002900 │ │ │ │ @ instruction: 0xf1b18092 │ │ │ │ @@ -286949,15 +286920,15 @@ │ │ │ │ movwcs r4, #5633 @ 0x1601 │ │ │ │ andcs r4, r3, r2, lsr r6 │ │ │ │ cdp2 0, 4, cr15, cr12, cr12, {0} │ │ │ │ stmdacs r0, {r0, r2, r9, sl, lr} │ │ │ │ msrhi CPSR_fxc, r0 │ │ │ │ cmnpvs pc, #637534208 @ p-variant is OBSOLETE @ 0x26000000 │ │ │ │ @ instruction: 0xf023466a │ │ │ │ - bl 0xfec693fc │ │ │ │ + bl 0xfec69384 │ │ │ │ addsmi r0, sl, #201326592 @ 0xc000000 │ │ │ │ @ instruction: 0xf5add006 │ │ │ │ strbtmi r5, [sl], -r0, lsl #27 │ │ │ │ @ instruction: 0xf8cd429a │ │ │ │ ldrshle r0, [r8, #252]! @ 0xfc │ │ │ │ streq pc, [fp], -r6, asr #7 │ │ │ │ vstreq d14, [r6, #-692] @ 0xfffffd4c │ │ │ │ @@ -286969,50 +286940,50 @@ │ │ │ │ @ instruction: 0xf8462033 │ │ │ │ @ instruction: 0xf9302033 │ │ │ │ @ instruction: 0xf8212033 │ │ │ │ movwcc r2, #4147 @ 0x1033 │ │ │ │ @ instruction: 0xd1f4429c │ │ │ │ svceq 0x0000f1ba │ │ │ │ ldrbmi sp, [r1, #348] @ 0x15c │ │ │ │ - bge 0x262f2c │ │ │ │ + bge 0x262eb4 │ │ │ │ @ instruction: 0x4651bfb8 │ │ │ │ - bge 0x2e2f34 │ │ │ │ + bge 0x2e2ebc │ │ │ │ @ instruction: 0xf644db19 │ │ │ │ vrshr.s64 , , #63 │ │ │ │ - b 0x14e91ac │ │ │ │ - blx 0xfe1c57ce │ │ │ │ + b 0x14e9134 │ │ │ │ + blx 0xfe1c5756 │ │ │ │ @ instruction: 0xf1071209 │ │ │ │ - bl 0xff1e8c70 │ │ │ │ + bl 0xff1e8bf8 │ │ │ │ teqvs fp, r2, lsr #7 │ │ │ │ ldrsbvs r1, [sl, #-122]! @ 0xffffff86 │ │ │ │ rsbsvc pc, sl, #1325400064 @ 0x4f000000 │ │ │ │ ldmdbls r3, {r1, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ movtcs pc, #580 @ 0x244 @ │ │ │ │ movweq pc, #62144 @ 0xf2c0 @ │ │ │ │ vqrdmulh.s d15, d9, d3 │ │ │ │ - blmi 0x1dc0f3c │ │ │ │ + blmi 0x1dc0ec4 │ │ │ │ svccs 0x0070ee1d │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ movwcs r5, #2258 @ 0x8d2 │ │ │ │ addseq pc, r0, #13762560 @ 0xd20000 │ │ │ │ stmib sp, {r1, r4, r5, r9, sl, lr}^ │ │ │ │ strtmi r3, [r3], -r1, lsl #6 │ │ │ │ andpl pc, sp, r0, lsl #10 │ │ │ │ andcc r9, ip, r0, lsl #2 │ │ │ │ @ instruction: 0x71a8f44f │ │ │ │ - stcl 7, cr15, [lr], #344 @ 0x158 │ │ │ │ + stc 7, cr15, [sl, #-344]! @ 0xfffffea8 │ │ │ │ @ instruction: 0xf1b04680 │ │ │ │ strdle r3, [r6, -pc] │ │ │ │ - ldc2l 1, cr15, [ip], {79} @ 0x4f │ │ │ │ + ldc2l 1, cr15, [r8], {79} @ 0x4f │ │ │ │ @ instruction: 0xf7fa6800 │ │ │ │ @ instruction: 0xf1c0ffb5 │ │ │ │ @ instruction: 0xf5180800 │ │ │ │ @ instruction: 0xf0c05f80 │ │ │ │ - blmi 0x1908acc │ │ │ │ - bvs 0x2002904 │ │ │ │ + blmi 0x1908a54 │ │ │ │ + bvs 0x200288c │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ @ instruction: 0xf0400300 │ │ │ │ @ instruction: 0x464080b5 │ │ │ │ ldrtmi r3, [sp], ip, lsr #14 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ @@ -287028,42 +286999,42 @@ │ │ │ │ andcs sp, r8, #120, 2 │ │ │ │ ldrmi r4, [r8], -r9, asr #12 │ │ │ │ stc2 0, cr15, [lr, #48]! @ 0x30 │ │ │ │ @ instruction: 0xf0002800 │ │ │ │ stmdavs r3, {r1, r2, r3, r7, pc} │ │ │ │ @ instruction: 0x17db613b │ │ │ │ stmdavs r3, {r0, r1, r3, r4, r5, r6, r8, sp, lr}^ │ │ │ │ - beq 0x564d18 │ │ │ │ + beq 0x564ca0 │ │ │ │ @ instruction: 0xf1b861bb │ │ │ │ andle r0, r8, r0, lsl #30 │ │ │ │ ldcvs 6, cr4, [sl, #-260]! @ 0xfffffefc │ │ │ │ andeq pc, ip, r7, lsl #2 │ │ │ │ mrc2 7, 6, pc, cr6, cr1, {7} │ │ │ │ stmdacs r0, {r7, r9, sl, lr} │ │ │ │ - blmi 0x119d014 │ │ │ │ + blmi 0x119cf9c │ │ │ │ svccs 0x0070ee1d │ │ │ │ @ instruction: 0x71a8f44f │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ ldmpl r3, {r1, r3, r4, r5, r6, sp, lr}^ │ │ │ │ @ instruction: 0xf8d34632 │ │ │ │ @ instruction: 0xf8cd0290 │ │ │ │ ldmvs fp!, {sp, pc}^ │ │ │ │ andpl pc, sp, r0, lsl #10 │ │ │ │ andcc r9, ip, r1, lsl #6 │ │ │ │ movwls r2, #8968 @ 0x2308 │ │ │ │ @ instruction: 0xf7564623 │ │ │ │ - strmi lr, [r0], r8, lsl #25 │ │ │ │ + strmi lr, [r0], r4, asr #25 │ │ │ │ svccc 0x00fff1b0 │ │ │ │ @ instruction: 0xf14fd106 │ │ │ │ - stmdavs r0, {r0, r2, r4, r5, r6, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdavs r0, {r0, r4, r5, r6, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xff4ef7fa │ │ │ │ stmdaeq r0, {r6, r7, r8, ip, sp, lr, pc} │ │ │ │ ldrshlt r6, [r3, #-139]! @ 0xffffff75 │ │ │ │ svcvc 0x0000f518 │ │ │ │ - blmi 0xcdcbc4 │ │ │ │ + blmi 0xcdcb4c │ │ │ │ ldrbtmi r6, [fp], #-2170 @ 0xfffff786 │ │ │ │ ldmpl r3, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ @ instruction: 0xf8d32201 │ │ │ │ @ instruction: 0xf5033290 │ │ │ │ @ instruction: 0xf8c35300 │ │ │ │ @ instruction: 0xf5182348 │ │ │ │ addle r5, r8, #128, 30 @ 0x200 │ │ │ │ @@ -287098,40 +287069,40 @@ │ │ │ │ @ instruction: 0xf8dab148 │ │ │ │ andvs r3, r3, r0 │ │ │ │ ldrdcc pc, [r8], -sl │ │ │ │ ldrb r6, [r5, r3, asr #32] │ │ │ │ ldmdaeq r5, {r0, r1, r2, r3, r5, r6, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf06fe745 │ │ │ │ strb r0, [r2, -sp, lsl #16] │ │ │ │ - @ instruction: 0xf9f2f18d │ │ │ │ + @ instruction: 0xf9eef18d │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ - rsbseq r7, lr, r8, lsr #12 │ │ │ │ - rsbseq r7, lr, ip, asr r5 │ │ │ │ - rsbseq r7, lr, r2, lsl r5 │ │ │ │ + rsbseq r7, lr, r0, lsr #13 │ │ │ │ + ldrsbteq r7, [lr], #-84 @ 0xffffffac │ │ │ │ + rsbseq r7, lr, sl, lsl #11 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec7fc2c │ │ │ │ + bl 0xfec7fbb4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x1dec7b4 │ │ │ │ + blmi 0x1dec73c │ │ │ │ strmi fp, [r7], -r3, lsr #1 │ │ │ │ sbclt r4, ip, #23068672 @ 0x1600000 │ │ │ │ tstcs r0, r0, ror #4 │ │ │ │ ldmdavs fp, {r3, fp, sp, pc} │ │ │ │ @ instruction: 0xf04f9321 │ │ │ │ @ instruction: 0xf17b0300 │ │ │ │ - eorcs lr, r0, #68, 28 @ 0x440 │ │ │ │ + eorcs lr, r0, #64, 28 @ 0x400 │ │ │ │ strbtmi r2, [r8], -r0, lsl #2 │ │ │ │ - mrc 1, 1, APSR_nzcv, cr14, cr11, {3} │ │ │ │ + mrc 1, 1, APSR_nzcv, cr10, cr11, {3} │ │ │ │ stmdale r8, {r2, r3, sl, fp, sp} │ │ │ │ @ instruction: 0xf004e8df │ │ │ │ - blhi 0x7ef914 │ │ │ │ + blhi 0x7ef89c │ │ │ │ streq r0, [r7, -r7, lsl #14] │ │ │ │ - blne 0x2ea688 │ │ │ │ + blne 0x2ea610 │ │ │ │ @ instruction: 0xf06f008b │ │ │ │ - blmi 0x19e9ac8 │ │ │ │ - blls 0x982ae0 │ │ │ │ + blmi 0x19e9a50 │ │ │ │ + blls 0x982a68 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ @ instruction: 0xf0400300 │ │ │ │ @ instruction: 0x462080bc │ │ │ │ tstcs r0, r3, lsr #32 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @@ -287149,55 +287120,55 @@ │ │ │ │ strls r6, [r8], #-2076 @ 0xfffff7e4 │ │ │ │ ldmdavs ip, {r3, r9, fp, sp, pc}^ │ │ │ │ strls r4, [r9], #-1592 @ 0xfffff9c8 │ │ │ │ strls r6, [sl], #-2204 @ 0xfffff764 │ │ │ │ strls r6, [fp], #-2268 @ 0xfffff724 │ │ │ │ strls r6, [ip], #-2332 @ 0xfffff6e4 │ │ │ │ strls r8, [sp], #-2716 @ 0xfffff564 │ │ │ │ - bvs 0x1c4b74c │ │ │ │ + bvs 0x1c4b6d4 │ │ │ │ @ instruction: 0xf8ad9412 │ │ │ │ movwcs r3, #56 @ 0x38 │ │ │ │ - bvs 0xffc4d738 │ │ │ │ + bvs 0xffc4d6c0 │ │ │ │ tstmi r4, #3358720 @ 0x334000 │ │ │ │ stmib sp, {r2, r3, r5, r6, r8, r9, fp, sp, lr}^ │ │ │ │ - blvs 0xffbf9750 │ │ │ │ + blvs 0xffbf96d8 │ │ │ │ stcvs 3, cr9, [fp], #-96 @ 0xffffffa0 │ │ │ │ stclvs 3, cr9, [fp], #-100 @ 0xffffff9c │ │ │ │ stcvs 3, cr9, [fp], #104 @ 0x68 │ │ │ │ stclvs 3, cr9, [fp], #108 @ 0x6c │ │ │ │ @ instruction: 0xf18c931c │ │ │ │ - @ instruction: 0x4604fa95 │ │ │ │ + @ instruction: 0x4604fa91 │ │ │ │ rsble r1, r8, r1, asr #24 │ │ │ │ subscs r2, r8, #0, 6 │ │ │ │ andcs r4, r3, r1, lsr r6 │ │ │ │ ldc2 0, cr15, [r2], {12} │ │ │ │ stmdacs r0, {r0, r2, r9, sl, lr} │ │ │ │ movwcs sp, #102 @ 0x66 │ │ │ │ ldrtmi r2, [r1], -r0, asr #4 │ │ │ │ @ instruction: 0xf00c2003 │ │ │ │ stmdacs r0, {r0, r3, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ - blls 0x35ccb0 │ │ │ │ - blls 0x380b48 │ │ │ │ - blls 0x3c0c4c │ │ │ │ - blls 0x400d50 │ │ │ │ - blls 0x440e54 │ │ │ │ - blls 0x480f58 │ │ │ │ + blls 0x35cc38 │ │ │ │ + blls 0x380ad0 │ │ │ │ + blls 0x3c0bd4 │ │ │ │ + blls 0x400cd8 │ │ │ │ + blls 0x440ddc │ │ │ │ + blls 0x480ee0 │ │ │ │ @ instruction: 0xf8bd8283 │ │ │ │ movwhi r3, #12344 @ 0x3038 │ │ │ │ rsbvs r9, fp, #18432 @ 0x4800 │ │ │ │ rscvs r9, fp, #20, 22 @ 0x5000 │ │ │ │ cmnvs fp, #22528 @ 0x5800 │ │ │ │ mvnvs r9, #24, 22 @ 0x6000 │ │ │ │ strtvs r9, [fp], #-2841 @ 0xfffff4e7 │ │ │ │ strbtvs r9, [fp], #-2842 @ 0xfffff4e6 │ │ │ │ strtvs r9, [fp], #2843 @ 0xb1b │ │ │ │ strbtvs r9, [fp], #2844 @ 0xb1c │ │ │ │ @ instruction: 0x4621e77d │ │ │ │ ldrtmi r4, [r8], -sl, ror #12 │ │ │ │ - blx 0x18651b0 │ │ │ │ + blx 0x1765138 │ │ │ │ mcrrne 6, 0, r4, r3, cr4 │ │ │ │ movwcs sp, #40 @ 0x28 │ │ │ │ ldrtmi r2, [r1], -r0, lsr #4 │ │ │ │ @ instruction: 0xf00c2003 │ │ │ │ cmnplt r8, #22784 @ p-variant is OBSOLETE @ 0x5900 │ │ │ │ andvs r9, r3, r0, lsl #22 │ │ │ │ subvs r9, r3, r1, lsl #22 │ │ │ │ @@ -287206,40 +287177,40 @@ │ │ │ │ tstvs r3, r4, lsl #22 │ │ │ │ cmpvs r3, r5, lsl #22 │ │ │ │ orrvs r9, r3, r6, lsl #22 │ │ │ │ @ instruction: 0x301cf8bd │ │ │ │ ldrb r8, [ip, -r3, lsl #7] │ │ │ │ ldrtmi r2, [r8], -r0, lsl #4 │ │ │ │ @ instruction: 0xf18c4611 │ │ │ │ - @ instruction: 0x4604fa3b │ │ │ │ + @ instruction: 0x4604fa37 │ │ │ │ @ instruction: 0xf47f1c42 │ │ │ │ @ instruction: 0xf14faf54 │ │ │ │ - stmdavs r0, {r0, r1, r2, r4, r5, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdavs r0, {r0, r1, r4, r5, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ mrc2 7, 0, pc, cr0, cr10, {7} │ │ │ │ strb r4, [ip, -r4, asr #4] │ │ │ │ - blx 0xd6511a │ │ │ │ + blx 0xc650a2 │ │ │ │ @ instruction: 0xf7fa6800 │ │ │ │ submi pc, r4, #9, 28 @ 0x90 │ │ │ │ @ instruction: 0xf14fe7cf │ │ │ │ - stmdavs r0, {r0, r3, r5, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdavs r0, {r0, r2, r5, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ mcr2 7, 0, pc, cr2, cr10, {7} @ │ │ │ │ str r4, [pc, r4, asr #4] │ │ │ │ streq pc, [sp], #-111 @ 0xffffff91 │ │ │ │ @ instruction: 0xf18de73b │ │ │ │ - svclt 0x0000f8fd │ │ │ │ + svclt 0x0000f8f9 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b8f8cc │ │ │ │ svcge 0x0004b089 │ │ │ │ @ instruction: 0x469a4c7e │ │ │ │ rscsvs r6, ip, r4, lsr #16 │ │ │ │ streq pc, [r0], #-79 @ 0xffffffb1 │ │ │ │ - blcs 0x143c14 │ │ │ │ + blcs 0x143b9c │ │ │ │ rschi pc, fp, r0, asr #5 │ │ │ │ ldrmi r4, [r4], -r6, lsl #12 │ │ │ │ @ instruction: 0x46154691 │ │ │ │ cmnle r0, r0, lsl #20 │ │ │ │ orrslt r6, fp, #191488 @ 0x2ec00 │ │ │ │ @ instruction: 0x46696bfb │ │ │ │ andeq pc, r8, #-1073741824 @ 0xc0000000 │ │ │ │ @@ -287249,98 +287220,98 @@ │ │ │ │ mulle r6, r9, r2 │ │ │ │ stcpl 5, cr15, [r0, #692] @ 0x2b4 │ │ │ │ addsmi r4, r9, #110100480 @ 0x6900000 │ │ │ │ svceq 0x00fcf8cd │ │ │ │ @ instruction: 0xf640d1f8 │ │ │ │ @ instruction: 0x401373f8 │ │ │ │ vstreq d14, [r3, #-692] @ 0xfffffd4c │ │ │ │ - blcc 0x2550bc │ │ │ │ + blcc 0x255044 │ │ │ │ andsvs r4, r8, fp, ror #8 │ │ │ │ stmdbge r4, {r0, r1, r3, r4, r5, r6, r7, r8, r9, fp, sp, lr} │ │ │ │ @ instruction: 0x46306bba │ │ │ │ @ instruction: 0xf7fc6079 │ │ │ │ @ instruction: 0x4603fe51 │ │ │ │ - blmi 0x1a57988 │ │ │ │ + blmi 0x1a57910 │ │ │ │ svceq 0x0070ee1d │ │ │ │ ldrbtmi r4, [fp], #-1586 @ 0xfffff9ce │ │ │ │ stmiapl r3, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ addseq pc, r0, #13828096 @ 0xd30000 │ │ │ │ movwls r6, #15355 @ 0x3bfb │ │ │ │ stmib sp, {r0, r3, r4, r5, r6, fp, sp, lr}^ │ │ │ │ and sl, sp, r1, lsl #2 │ │ │ │ @ instruction: 0xee1d4b5d │ │ │ │ shsub16mi r1, r2, r0 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ @ instruction: 0xf8d358cb │ │ │ │ @ instruction: 0xf8cd0290 │ │ │ │ - blvs 0xff010ccc │ │ │ │ + blvs 0xff010c54 │ │ │ │ movwcc lr, #10701 @ 0x29cd │ │ │ │ andpl pc, sp, r0, lsl #10 │ │ │ │ andcc r4, ip, fp, lsr #12 │ │ │ │ orrsvc pc, r1, pc, asr #8 │ │ │ │ @ instruction: 0xf7569400 │ │ │ │ - strmi lr, [r3], -r2, asr #21 │ │ │ │ + @ instruction: 0x4603eafe │ │ │ │ andsle r1, r9, r2, asr #24 │ │ │ │ svceq 0x0000f1b9 │ │ │ │ strtmi sp, [r8], -r4 │ │ │ │ @ instruction: 0xf111607b │ │ │ │ ldmdavs fp!, {r0, r3, r7, r8, r9, sl, fp, ip, sp, lr, pc}^ │ │ │ │ ldmdavs r1, {r1, r3, r6, r9, fp, lr} │ │ │ │ ldrshmi r6, [r1], #-138 @ 0xffffff76 │ │ │ │ andeq pc, r0, #79 @ 0x4f │ │ │ │ addhi pc, fp, r0, asr #32 │ │ │ │ @ instruction: 0x37144618 │ │ │ │ @ instruction: 0x210046bd │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - blx 0xfe6e524c │ │ │ │ + blx 0xfe5e51d4 │ │ │ │ @ instruction: 0xf7fa6800 │ │ │ │ submi pc, r3, #7104 @ 0x1bc0 │ │ │ │ movwcs lr, #6110 @ 0x17de │ │ │ │ @ instruction: 0xf00c4618 │ │ │ │ @ instruction: 0x4605fb91 │ │ │ │ rsble r2, pc, r0, lsl #16 │ │ │ │ - blle 0x1a7452c │ │ │ │ + blle 0x1a744b4 │ │ │ │ orrvc pc, r0, #64, 4 │ │ │ │ orrseq pc, r5, #192, 4 │ │ │ │ ldmdavs fp, {r3, r4, r7, r9, sl, lr} │ │ │ │ @ instruction: 0xf6482238 │ │ │ │ - vsra.s64 d17, d12, #64 │ │ │ │ + vorr.i32 d17, #12 @ 0x0000000c │ │ │ │ @ instruction: 0xf649012d │ │ │ │ vmvn.i32 q11, #12 @ 0x0000000c │ │ │ │ @ instruction: 0x47982097 │ │ │ │ cmnpvs r8, #76546048 @ p-variant is OBSOLETE @ 0x4900000 │ │ │ │ orrscs pc, r7, #192, 4 │ │ │ │ addsmi r6, r6, #1703936 @ 0x1a0000 │ │ │ │ @ instruction: 0xf649d248 │ │ │ │ vrshr.s64 d22, d8, #64 │ │ │ │ @ instruction: 0x46932297 │ │ │ │ @ instruction: 0xf8526812 │ │ │ │ - bcs 0x130e04 │ │ │ │ + bcs 0x130d8c │ │ │ │ ldmdavs r2, {r1, r2, r3, r4, r5, ip, lr, pc}^ │ │ │ │ rsbsvs pc, ip, r9, asr #12 │ │ │ │ addscs pc, r7, r0, asr #5 │ │ │ │ rsbsvs r6, sl, fp, lsr r0 │ │ │ │ @ instruction: 0xf8fef7fc │ │ │ │ andcc lr, r0, #3522560 @ 0x35c000 │ │ │ │ strtmi fp, [r0], -r2, asr #7 │ │ │ │ @ instruction: 0xf111607b │ │ │ │ strtmi pc, [r2], -r9, asr #29 │ │ │ │ strmi r4, [r1], r9, lsr #12 │ │ │ │ - ldmib r2!, {r0, r1, r2, r5, r6, r7, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + b 0xce68bc │ │ │ │ ldrdcc pc, [r0], -r8 │ │ │ │ @ instruction: 0xf6482238 │ │ │ │ - vsra.s64 d17, d12, #64 │ │ │ │ + vorr.i32 d17, #12 @ 0x0000000c │ │ │ │ @ instruction: 0xf649012d │ │ │ │ vmvn.i32 q11, #12 @ 0x0000000c │ │ │ │ @ instruction: 0x47982097 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, fp, sp, lr} │ │ │ │ svclt 0x0028429e │ │ │ │ - bleq 0x164ef8 │ │ │ │ + bleq 0x164e80 │ │ │ │ @ instruction: 0xf8dbd207 │ │ │ │ @ instruction: 0xf8533000 │ │ │ │ ldrmi r3, [fp], r6, lsr #32 │ │ │ │ ldmdavs fp, {r0, r1, r3, r8, ip, sp, pc}^ │ │ │ │ @ instruction: 0xf649469b │ │ │ │ vmvn.i32 q11, #12 @ 0x0000000c │ │ │ │ @ instruction: 0xf7fc2097 │ │ │ │ @@ -287354,31 +287325,31 @@ │ │ │ │ @ instruction: 0xf8c2f7fc │ │ │ │ stmdbeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ @ instruction: 0x464de71c │ │ │ │ @ instruction: 0xf06fe76d │ │ │ │ @ instruction: 0xe76f0315 │ │ │ │ movweq pc, #53359 @ 0xd06f @ │ │ │ │ @ instruction: 0xf18ce76c │ │ │ │ - svclt 0x0000fff3 │ │ │ │ + svclt 0x0000ffef │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ - rsbseq r7, lr, lr, ror #3 │ │ │ │ - ldrsbteq r7, [lr], #-16 │ │ │ │ + rsbseq r7, lr, r6, ror #4 │ │ │ │ + rsbseq r7, lr, r8, asr #4 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec80028 │ │ │ │ + bl 0xfec7ffb0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0xfe32cb50 │ │ │ │ + blmi 0xfe32cad8 │ │ │ │ strmi fp, [r5], -r9, lsr #1 │ │ │ │ sbclt r4, ip, #23068672 @ 0x1600000 │ │ │ │ tstcs r0, r8, asr r2 │ │ │ │ ldmdavs fp, {r4, fp, sp, pc} │ │ │ │ @ instruction: 0xf04f9327 │ │ │ │ @ instruction: 0xf17b0300 │ │ │ │ - eorcs lr, r4, #17920 @ 0x4600 │ │ │ │ + eorcs lr, r4, #16896 @ 0x4200 │ │ │ │ stmdage r7, {r8, sp} │ │ │ │ - mcrr 1, 7, pc, r0, cr11 @ │ │ │ │ + ldc 1, cr15, [ip], #-492 @ 0xfffffe14 │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ stmib sp, {r0, r8, r9, ip, sp}^ │ │ │ │ stmib sp, {r0, r1, r8, r9, ip, sp}^ │ │ │ │ stccs 3, cr3, [lr], {5} │ │ │ │ ldm pc, {r4, fp, ip, lr, pc}^ @ │ │ │ │ addseq pc, r8, r4, lsl r0 @ │ │ │ │ eoreq r0, r3, r3, lsr #32 │ │ │ │ @@ -287396,127 +287367,127 @@ │ │ │ │ eorlt r4, r9, r0, lsr #12 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ subscs r2, r4, #67108864 @ 0x4000000 │ │ │ │ @ instruction: 0x46184631 │ │ │ │ - blx 0xff264eec │ │ │ │ + blx 0xff264e74 │ │ │ │ stmdacs r0, {r0, r1, r2, r9, sl, lr} │ │ │ │ sbchi pc, r0, r0 │ │ │ │ subcs r2, r0, #67108864 @ 0x4000000 │ │ │ │ @ instruction: 0x46314618 │ │ │ │ - blx 0xfefe4f00 │ │ │ │ + blx 0xfefe4e88 │ │ │ │ stmdacs r0, {r0, r1, r9, sl, lr} │ │ │ │ adcshi pc, r6, r0 │ │ │ │ ldmdavs ip, {r0, r5, r9, sl, lr} │ │ │ │ - bge 0x54df20 │ │ │ │ + bge 0x54dea8 │ │ │ │ @ instruction: 0x4628685c │ │ │ │ ldmvs ip, {r0, r4, sl, ip, pc} │ │ │ │ ldmvs ip, {r1, r4, sl, ip, pc}^ │ │ │ │ ldmdbvs ip, {r0, r1, r4, sl, ip, pc} │ │ │ │ - bhi 0xfe84df44 │ │ │ │ + bhi 0xfe84decc │ │ │ │ @ instruction: 0xf8ad8b1b │ │ │ │ - bvs 0x1ff505c │ │ │ │ - bvs 0xff00db64 │ │ │ │ + bvs 0x1ff4fe4 │ │ │ │ + bvs 0xff00daec │ │ │ │ movwcs r9, #794 @ 0x31a │ │ │ │ @ instruction: 0xf8d7931b │ │ │ │ @ instruction: 0xf8d7c044 │ │ │ │ stmib sp, {r4, r5, sp, lr, pc}^ │ │ │ │ ldrls lr, [r5], #-796 @ 0xfffffce4 │ │ │ │ ldrsbt pc, [r8], -r7 @ │ │ │ │ tst lr, #3358720 @ 0x334000 │ │ │ │ ldcvs 12, cr6, [fp], #-752 @ 0xfffffd10 │ │ │ │ @ instruction: 0x3c20e9cd │ │ │ │ @ instruction: 0xf18c9422 │ │ │ │ - strmi pc, [r4], -r1, lsl #23 │ │ │ │ + @ instruction: 0x4604fb7d │ │ │ │ tstle r5, r0, ror #24 │ │ │ │ - @ instruction: 0xf984f14f │ │ │ │ + @ instruction: 0xf980f14f │ │ │ │ @ instruction: 0xf7fa6800 │ │ │ │ submi pc, r4, #23808 @ 0x5d00 │ │ │ │ subscs r2, r4, #0, 6 │ │ │ │ andcs r4, r3, r1, lsr r6 │ │ │ │ - blx 0x20e4f78 │ │ │ │ + blx 0x20e4f00 │ │ │ │ stmdacs r0, {r0, r2, r9, sl, lr} │ │ │ │ movwcs sp, #122 @ 0x7a │ │ │ │ ldrtmi r2, [r1], -r0, asr #4 │ │ │ │ @ instruction: 0xf00c2003 │ │ │ │ stmdacs r0, {r0, r2, r4, r5, r6, r9, fp, ip, sp, lr, pc} │ │ │ │ - blls 0x55d128 │ │ │ │ - blls 0x580f70 │ │ │ │ - blls 0x5c1074 │ │ │ │ - blls 0x601178 │ │ │ │ - blls 0x64127c │ │ │ │ - blls 0x681380 │ │ │ │ + blls 0x55d0b0 │ │ │ │ + blls 0x580ef8 │ │ │ │ + blls 0x5c0ffc │ │ │ │ + blls 0x601100 │ │ │ │ + blls 0x641204 │ │ │ │ + blls 0x681308 │ │ │ │ @ instruction: 0xf8bd8283 │ │ │ │ movwhi r3, #12376 @ 0x3058 │ │ │ │ rsbvs r9, fp, #25600 @ 0x6400 │ │ │ │ adcvs r9, fp, #26624 @ 0x6800 │ │ │ │ @ instruction: 0x632b9b1c │ │ │ │ @ instruction: 0x63ab9b1e │ │ │ │ strtvs r9, [fp], #-2848 @ 0xfffff4e0 │ │ │ │ strbtvs r9, [fp], #-2849 @ 0xfffff4df │ │ │ │ strtvs r9, [fp], #2850 @ 0xb22 │ │ │ │ @ instruction: 0x4621e778 │ │ │ │ strtmi r2, [r8], -r0, lsl #4 │ │ │ │ - blx 0x12655d6 │ │ │ │ + blx 0x116555e │ │ │ │ mcrrne 6, 0, r4, r3, cr4 │ │ │ │ svcge 0x0070f47f │ │ │ │ - @ instruction: 0xf946f14f │ │ │ │ + @ instruction: 0xf942f14f │ │ │ │ @ instruction: 0xf7fa6800 │ │ │ │ submi pc, r4, #7936 @ 0x1f00 │ │ │ │ - bge 0x1a2d5c │ │ │ │ + bge 0x1a2ce4 │ │ │ │ strtmi r2, [r8], -lr, lsl #2 │ │ │ │ - blx 0xe655f6 │ │ │ │ + blx 0xd6557e │ │ │ │ mcrrne 6, 0, r4, r2, cr4 │ │ │ │ movwcs sp, #53 @ 0x35 │ │ │ │ @ instruction: 0x46312218 │ │ │ │ @ instruction: 0xf00c2003 │ │ │ │ stmdacs r0, {r0, r1, r2, r4, r5, r9, fp, ip, sp, lr, pc} │ │ │ │ - blls 0x19d0ac │ │ │ │ - blls 0x1c0fec │ │ │ │ - blls 0x2010f0 │ │ │ │ - blls 0x2411f4 │ │ │ │ - blls 0x2812f8 │ │ │ │ - blls 0x2c13fc │ │ │ │ + blls 0x19d034 │ │ │ │ + blls 0x1c0f74 │ │ │ │ + blls 0x201078 │ │ │ │ + blls 0x24117c │ │ │ │ + blls 0x281280 │ │ │ │ + blls 0x2c1384 │ │ │ │ strb r6, [fp, -r3, asr #2] │ │ │ │ - bge 0x2f1404 │ │ │ │ + bge 0x2f138c │ │ │ │ @ instruction: 0xf18c4628 │ │ │ │ - @ instruction: 0x4604fb17 │ │ │ │ + @ instruction: 0x4604fb13 │ │ │ │ andsle r1, r1, r1, asr #24 │ │ │ │ andscs r2, r4, #0, 6 │ │ │ │ andcs r4, r3, r1, lsr r6 │ │ │ │ - blx 0x7e5040 │ │ │ │ - blls 0x315714 │ │ │ │ - blls 0x341024 │ │ │ │ - blls 0x381128 │ │ │ │ - blls 0x3c122c │ │ │ │ - blls 0x401330 │ │ │ │ + blx 0x7e4fc8 │ │ │ │ + blls 0x31569c │ │ │ │ + blls 0x340fac │ │ │ │ + blls 0x3810b0 │ │ │ │ + blls 0x3c11b4 │ │ │ │ + blls 0x4012b8 │ │ │ │ ldr r6, [r1, -r3, lsl #2]! │ │ │ │ - @ instruction: 0xf908f14f │ │ │ │ + @ instruction: 0xf904f14f │ │ │ │ @ instruction: 0xf7fa6800 │ │ │ │ submi pc, r4, #230400 @ 0x38400 │ │ │ │ @ instruction: 0xf14fe7e6 │ │ │ │ - stmdavs r0, {r0, r8, fp, ip, sp, lr, pc} │ │ │ │ - blx 0xff7e702a │ │ │ │ + stmdavs r0, {r0, r2, r3, r4, r5, r6, r7, fp, ip, sp, lr, pc} │ │ │ │ + blx 0xff7e6fb2 │ │ │ │ strb r4, [r2, r4, asr #4] │ │ │ │ streq pc, [sp], #-111 @ 0xffffff91 │ │ │ │ @ instruction: 0xf18ce720 │ │ │ │ - svclt 0x0000fed5 │ │ │ │ + svclt 0x0000fed1 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a8f8cc │ │ │ │ @ instruction: 0xb08d4bb3 │ │ │ │ strmi r4, [sp], -r2, lsl #13 │ │ │ │ movwls r6, #47131 @ 0xb81b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ ldrmi r6, [r1], r3, lsl #19 │ │ │ │ - blcs 0x3f7c80 │ │ │ │ + blcs 0x3f7c08 │ │ │ │ andshi pc, r0, #0, 4 │ │ │ │ @ instruction: 0xf013e8df │ │ │ │ rscseq r0, r7, r9, lsl r1 │ │ │ │ andeq r0, ip, ip │ │ │ │ andeq r0, ip, ip │ │ │ │ ldrshteq r0, [sl], #10 │ │ │ │ tsteq r5, ip │ │ │ │ @@ -287531,19 +287502,19 @@ │ │ │ │ movwcs r0, #4632 @ 0x1218 │ │ │ │ andls r4, r3, #40, 12 @ 0x2800000 │ │ │ │ cdp2 0, 4, cr15, cr6, cr11, {0} │ │ │ │ subeq r6, r0, r8, ror #17 │ │ │ │ stc2l 1, cr15, [ip, #-68] @ 0xffffffbc │ │ │ │ strtmi r4, [r9], -r4, lsl #12 │ │ │ │ @ instruction: 0xf6e74642 │ │ │ │ - stmdbvs r5!, {r2, r4, r6, fp, sp, lr, pc} │ │ │ │ + stmdbvs r5!, {r4, r7, fp, sp, lr, pc} │ │ │ │ vqdmull.s q9, d0, d0 │ │ │ │ stmiavs r7!, {r0, r1, r2, r5, r8, pc}^ │ │ │ │ ldmdbls r6, {r0, r8, r9, sp} │ │ │ │ - blne 0x20fa948 │ │ │ │ + blne 0x20fa8d0 │ │ │ │ strtmi r4, [r9], #-1594 @ 0xfffff9c6 │ │ │ │ @ instruction: 0xf9aaf00c │ │ │ │ stmdacs r0, {r1, r2, r9, sl, lr} │ │ │ │ bichi pc, pc, r0 │ │ │ │ ldrdcc pc, [r4], -sl │ │ │ │ rscscs pc, pc, #64, 4 │ │ │ │ sbcvs pc, r7, #204472320 @ 0xc300000 │ │ │ │ @@ -287553,102 +287524,102 @@ │ │ │ │ tstpne r3, #2 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0x13b61313 │ │ │ │ bicsne r1, r5, #1275068416 @ 0x4c000000 │ │ │ │ ldmdaeq r3, {r0, r1, r4, r8, r9, ip} │ │ │ │ @ instruction: 0x460100b6 │ │ │ │ @ instruction: 0x4628463a │ │ │ │ @ instruction: 0xf6e79304 │ │ │ │ - blls 0x2631d0 │ │ │ │ + blls 0x263248 │ │ │ │ ldrdeq lr, [r0, -r6] │ │ │ │ smlabteq r0, r5, r9, lr │ │ │ │ @ instruction: 0xee1d497f │ │ │ │ @ instruction: 0x464a0f70 │ │ │ │ stmdavs r9, {r0, r3, r4, r5, r6, sl, lr} │ │ │ │ @ instruction: 0xf8d15841 │ │ │ │ teqcs r6, r0 @ │ │ │ │ @ instruction: 0xf5009400 │ │ │ │ andcc r5, ip, sp │ │ │ │ - ldmda lr!, {r1, r2, r4, r6, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + ldm sl!, {r1, r2, r4, r6, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ mcrrne 6, 0, r4, r3, cr6 │ │ │ │ @ instruction: 0xf14fd105 │ │ │ │ - stmdavs r0, {r0, r2, r3, r5, r6, fp, ip, sp, lr, pc} │ │ │ │ - blx 0x12e7152 │ │ │ │ + stmdavs r0, {r0, r3, r5, r6, fp, ip, sp, lr, pc} │ │ │ │ + blx 0x12e70da │ │ │ │ @ instruction: 0xf5164246 │ │ │ │ tstle r5, #128, 30 @ 0x200 │ │ │ │ @ instruction: 0xf1114620 │ │ │ │ - blmi 0x1d2867c │ │ │ │ - blls 0x4031e4 │ │ │ │ + blmi 0x1d28604 │ │ │ │ + blls 0x40316c │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ @ instruction: 0xf0400300 │ │ │ │ ldrtmi r8, [r0], -fp, lsl #3 │ │ │ │ tstcs r0, sp │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ ldrdcc lr, [r3, -r4] │ │ │ │ - bl 0xfe9f11b0 │ │ │ │ - blls 0x6ab5ac │ │ │ │ + bl 0xfe9f1138 │ │ │ │ + blls 0x6ab534 │ │ │ │ ldrmi r4, [r9], #-1610 @ 0xfffff9b6 │ │ │ │ @ instruction: 0xf00c2300 │ │ │ │ @ instruction: 0xf8daf949 │ │ │ │ vhadd.s8 d18, d0, d4 │ │ │ │ @ instruction: 0xf6c323ff │ │ │ │ ldrmi r6, [r3], #-967 @ 0xfffffc39 │ │ │ │ - blcs 0x4ba9d8 │ │ │ │ + blcs 0x4ba960 │ │ │ │ adcshi pc, r2, r0, lsl #4 │ │ │ │ @ instruction: 0xf013e8df │ │ │ │ andeq r0, pc, r4, asr #32 │ │ │ │ subeq r0, r4, r4, asr #32 │ │ │ │ subeq r0, r4, r4, asr #32 │ │ │ │ adcseq r0, ip, r4, asr #32 │ │ │ │ subeq r0, r4, r4, asr #32 │ │ │ │ adcseq r0, ip, r6, lsl #2 │ │ │ │ subeq r0, r4, r7, lsl r1 │ │ │ │ - blmi 0x16292fc │ │ │ │ - bleq 0xa65624 │ │ │ │ + blmi 0x1629284 │ │ │ │ + bleq 0xa655ac │ │ │ │ strls r6, [r4], #-2343 @ 0xfffff6d9 │ │ │ │ ldm r3, {r0, r1, r2, r5, sl, lr} │ │ │ │ stm fp, {r0, r1} │ │ │ │ ands r0, r9, r3 │ │ │ │ andeq pc, ip, r7, lsl #2 │ │ │ │ - @ instruction: 0xff3ef17b │ │ │ │ + @ instruction: 0xff3af17b │ │ │ │ strbmi r3, [r8, #-13] │ │ │ │ vqadd.s8 d6, d16, d24 │ │ │ │ movwcs r8, #313 @ 0x139 │ │ │ │ @ instruction: 0x465a4639 │ │ │ │ @ instruction: 0xf00b4628 │ │ │ │ @ instruction: 0xf107fd99 │ │ │ │ @ instruction: 0xf105010c │ │ │ │ @ instruction: 0xf17b000c │ │ │ │ - ldmvs fp!, {r0, r2, r5, r6, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ + ldmvs fp!, {r0, r5, r6, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ ldrmi r4, [sp], #-1063 @ 0xfffffbd9 │ │ │ │ stmdbeq r3, {r0, r3, r5, r7, r8, r9, fp, sp, lr, pc} │ │ │ │ stccs 8, cr6, [r0], {188} @ 0xbc │ │ │ │ strtmi sp, [r3], -r2, ror #3 │ │ │ │ @ instruction: 0x465a4639 │ │ │ │ stcls 6, cr4, [r4], {40} @ 0x28 │ │ │ │ stc2 0, cr15, [r4, #44] @ 0x2c │ │ │ │ tstpeq ip, r7, lsl #2 @ p-variant is OBSOLETE │ │ │ │ andeq pc, ip, r5, lsl #2 │ │ │ │ - ldc2l 1, cr15, [r0], {123} @ 0x7b │ │ │ │ + stc2l 1, cr15, [ip], {123} @ 0x7b │ │ │ │ @ instruction: 0x46429916 │ │ │ │ andcs r2, r3, r0, lsl #6 │ │ │ │ @ instruction: 0xf8f2f00c │ │ │ │ @ instruction: 0xf0002800 │ │ │ │ - bls 0x2096c8 │ │ │ │ + bls 0x209650 │ │ │ │ strtmi r2, [r1], -r0, lsl #6 │ │ │ │ ldc2l 0, cr15, [r0, #-44]! @ 0xffffffd4 │ │ │ │ @ instruction: 0xf04fe77e │ │ │ │ ldr r0, [r3, -r2, lsl #16] │ │ │ │ stmdaeq r8, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ @ instruction: 0x4601e710 │ │ │ │ @ instruction: 0x4628463a │ │ │ │ @ instruction: 0xf6e69304 │ │ │ │ - blls 0x265074 │ │ │ │ + blls 0x2650ec │ │ │ │ stmibvs r4, {r2, r4, r6, r8, r9, sl, sp, lr, pc}^ │ │ │ │ eorcc r2, r0, r0, lsl #2 │ │ │ │ @ instruction: 0xf828f00c │ │ │ │ @ instruction: 0xf804fb00 │ │ │ │ vabd.s8 d30, d11, d0 │ │ │ │ vrsra.s64 d21, d0, #64 │ │ │ │ stmibvs r2, {r0, r1, r2, r4, r7, r8, r9, sp}^ │ │ │ │ @@ -287664,37 +287635,37 @@ │ │ │ │ orrspl pc, r0, #-1342177276 @ 0xb0000004 │ │ │ │ orrscs pc, r7, #192, 4 │ │ │ │ andshi pc, r0, sp, asr #17 │ │ │ │ stmib sp, {r8, r9, sl, sp}^ │ │ │ │ ldmdavs fp, {r0, r2, r8, fp, sp, pc} │ │ │ │ stmibcc ip!, {r0, r1, r4, r6, r7, fp, ip, sp, lr, pc} │ │ │ │ movwcs r4, #5784 @ 0x1698 │ │ │ │ - bge 0x37abb0 │ │ │ │ + bge 0x37ab38 │ │ │ │ @ instruction: 0xf00b4628 │ │ │ │ - bl 0x2e87b0 │ │ │ │ + bl 0x2e8738 │ │ │ │ @ instruction: 0xf17b0008 │ │ │ │ - @ instruction: 0xf8d5fec5 │ │ │ │ + @ instruction: 0xf8d5fec1 │ │ │ │ @ instruction: 0xf100a014 │ │ │ │ - bl 0x2ab7a8 │ │ │ │ + bl 0x2ab730 │ │ │ │ @ instruction: 0xf1050108 │ │ │ │ @ instruction: 0xf8c50028 │ │ │ │ @ instruction: 0xf17b9014 │ │ │ │ - stmdbvs r3!, {r0, r4, r5, r6, sl, fp, ip, sp, lr, pc}^ │ │ │ │ + stmdbvs r3!, {r0, r2, r3, r5, r6, sl, fp, ip, sp, lr, pc}^ │ │ │ │ ldrbmi r3, [r6], #-1793 @ 0xfffff8ff │ │ │ │ adcsmi r4, fp, #1291845632 @ 0x4d000000 │ │ │ │ ldmib sp, {r0, r1, r5, r6, r7, fp, ip, lr, pc}^ │ │ │ │ @ instruction: 0xf8dd8a04 │ │ │ │ @ instruction: 0xf8da9018 │ │ │ │ str r3, [r5, -r4] │ │ │ │ ldreq pc, [r5], -pc, rrx │ │ │ │ svclt 0x0000e71e │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ - rsbseq r6, lr, ip, lsr sp │ │ │ │ - eorseq r1, r4, r0, ror #28 │ │ │ │ - eorseq r1, r4, r8, asr lr │ │ │ │ + ldrhteq r6, [lr], #-212 @ 0xffffff2c │ │ │ │ + eorseq r1, r4, r0, ror #27 │ │ │ │ + ldrsbteq r1, [r4], -r8 │ │ │ │ @ instruction: 0xf10d4957 │ │ │ │ stmdbvs r3!, {r2, r5, r8, r9, fp}^ │ │ │ │ stmdbgt r3, {r0, r1, r2, r5, r8, fp, sp, lr} │ │ │ │ andeq lr, r3, fp, lsl #17 │ │ │ │ @ instruction: 0xf43f2b00 │ │ │ │ vrecps.f32 q13, , │ │ │ │ vrsra.s64 d21, d0, #64 │ │ │ │ @@ -287708,22 +287679,22 @@ │ │ │ │ muls r6, fp, r6 │ │ │ │ ldrtmi r2, [r9], -r0, lsl #6 │ │ │ │ ldrbmi r9, [r0], -r5, lsl #20 │ │ │ │ stc2l 0, cr15, [r2], #44 @ 0x2c │ │ │ │ msreq CPSR_f, r7, lsl #2 │ │ │ │ andeq lr, fp, sl, lsl #22 │ │ │ │ stmdbeq r1, {r0, r3, r8, ip, sp, lr, pc} │ │ │ │ - stc2 1, cr15, [ip], #-492 @ 0xfffffe14 │ │ │ │ - bl 0x28398c │ │ │ │ + stc2 1, cr15, [r8], #-492 @ 0xfffffe14 │ │ │ │ + bl 0x283914 │ │ │ │ stmdbvs r3!, {r0, r1, r9, fp} │ │ │ │ stmdbvs r3!, {r1, r2, r3, r4, sl, lr}^ │ │ │ │ strbmi r1, [fp, #-2471] @ 0xfffff659 │ │ │ │ @ instruction: 0xf107d970 │ │ │ │ ldmdbvs lr!, {r3, r5}^ │ │ │ │ - mcr2 1, 3, pc, cr6, cr11, {3} @ │ │ │ │ + mcr2 1, 3, pc, cr2, cr11, {3} @ │ │ │ │ movweq lr, #23466 @ 0x5baa │ │ │ │ andcc r9, r1, r4, lsl #20 │ │ │ │ strmi r4, [r3], #-1115 @ 0xfffffba5 │ │ │ │ addsmi r6, r3, #-1073741794 @ 0xc000001e │ │ │ │ stmibvs r3!, {r1, r3, r4, r6, r7, r8, fp, ip, lr, pc}^ │ │ │ │ @ instruction: 0x8606e9dd │ │ │ │ orrvc pc, r0, #1124073472 @ 0x43000000 │ │ │ │ @@ -287735,74 +287706,74 @@ │ │ │ │ ldmib r2!, {r8, r9, sp}^ │ │ │ │ movwcc r0, #4354 @ 0x1102 │ │ │ │ stmia r5!, {r0, r1, r2, r3, r4, r7, r9, lr}^ │ │ │ │ mvnsle r0, r2, lsl #2 │ │ │ │ stmdbmi fp!, {r2, r3, r5, r8, r9, sl, sp, lr, pc} │ │ │ │ orrspl pc, r0, #-1342177276 @ 0xb0000004 │ │ │ │ orrscs pc, r7, #192, 4 │ │ │ │ - bleq 0xa6583c │ │ │ │ + bleq 0xa657c4 │ │ │ │ ldmdavs fp, {r0, r1, r2, r5, r8, fp, sp, lr} │ │ │ │ stmdbgt r3, {r0, r1, r2, r5, sl, lr} │ │ │ │ andeq lr, r3, fp, lsl #17 │ │ │ │ - bcc 0x1067764 │ │ │ │ + bcc 0x10676ec │ │ │ │ movwcc r9, #4868 @ 0x1304 │ │ │ │ movwmi lr, #22989 @ 0x59cd │ │ │ │ @ instruction: 0xf107e019 │ │ │ │ @ instruction: 0xf17b0010 │ │ │ │ - blls 0x2e8ce0 │ │ │ │ + blls 0x2e8c58 │ │ │ │ eorsvs r4, r8, r8, lsl r4 │ │ │ │ stmdale r1!, {r3, r6, r8, sl, lr} │ │ │ │ movwcs r4, #1593 @ 0x639 │ │ │ │ @ instruction: 0x4628465a │ │ │ │ stc2 0, cr15, [r8], {11} │ │ │ │ @ instruction: 0xf1079b04 │ │ │ │ stmiane r8!, {r4, r8}^ │ │ │ │ - blx 0xff665a3a │ │ │ │ + blx 0xff5659c2 │ │ │ │ strtmi r6, [r7], #-2107 @ 0xfffff7c5 │ │ │ │ - bl 0xfeb7a4c8 │ │ │ │ + bl 0xfeb7a450 │ │ │ │ ldmdavs ip!, {r0, r1, r8, fp} │ │ │ │ mvnle r2, r0, lsl #24 │ │ │ │ ldrtmi r4, [r9], -r3, lsr #12 │ │ │ │ @ instruction: 0x4628465a │ │ │ │ @ instruction: 0xf00b9c05 │ │ │ │ stmdals r4, {r0, r1, r4, r5, r6, sl, fp, ip, sp, lr, pc} │ │ │ │ tstpeq r0, r7, lsl #2 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf17b4428 │ │ │ │ - @ instruction: 0xe6edfbbf │ │ │ │ + @ instruction: 0xe6edfbbb │ │ │ │ stmibvs r3!, {r0, r2, sl, fp, ip, pc}^ │ │ │ │ orrvc pc, r0, #1124073472 @ 0x43000000 │ │ │ │ strbt r6, [r7], r3, ror #3 │ │ │ │ stmibvs r3!, {r2, sl, fp, ip, pc}^ │ │ │ │ orrvc pc, r0, #1124073472 @ 0x43000000 │ │ │ │ strbt r6, [r1], r3, ror #3 │ │ │ │ @ instruction: 0x8606e9dd │ │ │ │ @ instruction: 0xf06fe6de │ │ │ │ strbt r0, [r9], -sp, lsl #12 │ │ │ │ - stc2 1, cr15, [ip], #560 @ 0x230 │ │ │ │ + stc2 1, cr15, [r8], #560 @ 0x230 │ │ │ │ stc2l 7, cr15, [r8, #1004]! @ 0x3ec │ │ │ │ - eorseq r1, r4, r8, asr lr │ │ │ │ - eorseq r1, r4, r8, ror #28 │ │ │ │ + ldrsbteq r1, [r4], -r8 │ │ │ │ + eorseq r1, r4, r8, ror #27 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec806b4 │ │ │ │ + bl 0xfec8063c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ pkhtbmi r0, ip, r8, asr #31 │ │ │ │ addlt r4, r7, sp, lsr #19 │ │ │ │ stmdavs r9, {r0, r2, r4, r9, sl, lr} │ │ │ │ @ instruction: 0xf04f9105 │ │ │ │ ldrmi r0, [ip], -r0, lsl #2 │ │ │ │ svceq 0x0025f1bc │ │ │ │ @ instruction: 0xf1bcdc42 │ │ │ │ ldcle 15, cr0, [r2], {18} │ │ │ │ mvnscc pc, #12, 2 │ │ │ │ stmdale r1!, {r0, r1, r2, r3, r8, r9, fp, sp} │ │ │ │ movweq pc, #8620 @ 0x21ac @ │ │ │ │ vqdmulh.s d2, d0, d14 │ │ │ │ ldm pc, {r0, r3, r6, r8, pc}^ @ │ │ │ │ - bvs 0xfea254fc │ │ │ │ - bvs 0x9f229c │ │ │ │ + bvs 0xfea25484 │ │ │ │ + bvs 0x9f2224 │ │ │ │ @ instruction: 0x2323236a │ │ │ │ strbls r6, [sl, #-2595]! @ 0xfffff5dd │ │ │ │ @ instruction: 0xf1ac00ca │ │ │ │ movwcs r0, #4627 @ 0x1213 │ │ │ │ @ instruction: 0xf64c4093 │ │ │ │ vmvn.i32 d23, #0 @ 0x00000000 │ │ │ │ andsmi r0, r3, #536870912 @ 0x20000000 │ │ │ │ @@ -287843,64 +287814,64 @@ │ │ │ │ tstlt ip, ip, asr #3 │ │ │ │ stmdane r1!, {r1, r3, r8, fp, ip, pc}^ │ │ │ │ sbcle r4, r7, #140, 4 @ 0xc0000008 │ │ │ │ stmdbcs r0, {r0, r1, r3, r8, fp, ip, pc} │ │ │ │ sbchi pc, r0, r0, asr #32 │ │ │ │ movwpl pc, #1283 @ 0x503 @ │ │ │ │ @ instruction: 0xf8c39a0a │ │ │ │ - bls 0x3f2348 │ │ │ │ + bls 0x3f22d0 │ │ │ │ cmppmi ip, #12779520 @ p-variant is OBSOLETE @ 0xc30000 │ │ │ │ msrcs SPSR_, #12779520 @ 0xc30000 │ │ │ │ - blls 0x3e17b4 │ │ │ │ + blls 0x3e173c │ │ │ │ strtmi r4, [r9], -r2, lsr #12 │ │ │ │ stcls 6, cr4, [fp], {96} @ 0x60 │ │ │ │ @ instruction: 0xf18a9400 │ │ │ │ - @ instruction: 0x4604fe39 │ │ │ │ + @ instruction: 0x4604fe35 │ │ │ │ @ instruction: 0xd1af1c41 │ │ │ │ - cdp2 1, 3, cr15, cr0, cr14, {2} │ │ │ │ + cdp2 1, 2, cr15, cr12, cr14, {2} │ │ │ │ @ instruction: 0xf7fa6800 │ │ │ │ submi pc, r4, #147456 @ 0x24000 │ │ │ │ @ instruction: 0xf1ace7a8 │ │ │ │ - blcs 0x32a284 │ │ │ │ + blcs 0x32a20c │ │ │ │ andge sp, r1, #10092544 @ 0x9a0000 │ │ │ │ @ instruction: 0xf023f852 │ │ │ │ - @ instruction: 0x001295bf │ │ │ │ - @ instruction: 0x001295bf │ │ │ │ - mulseq r2, r9, r6 │ │ │ │ - andseq r9, r2, r1, lsr r5 │ │ │ │ - andseq r9, r2, r1, lsr r5 │ │ │ │ - andseq r9, r2, r1, lsr #10 │ │ │ │ - andseq r9, r2, r1, lsr #10 │ │ │ │ - andseq r9, r2, r1, lsr r5 │ │ │ │ - andseq r9, r2, r1, lsr r5 │ │ │ │ + andseq r9, r2, r7, asr #10 │ │ │ │ + andseq r9, r2, r7, asr #10 │ │ │ │ + andseq r9, r2, r1, lsr #12 │ │ │ │ + @ instruction: 0x001294b9 │ │ │ │ + @ instruction: 0x001294b9 │ │ │ │ + andseq r9, r2, r9, lsr #9 │ │ │ │ + andseq r9, r2, r9, lsr #9 │ │ │ │ + @ instruction: 0x001294b9 │ │ │ │ + @ instruction: 0x001294b9 │ │ │ │ andscs r2, r0, #67108864 @ 0x4000000 │ │ │ │ ldrmi r4, [r8], -r9, lsr #12 │ │ │ │ @ instruction: 0xff10f00b │ │ │ │ @ instruction: 0xf0002800 │ │ │ │ @ instruction: 0x4601809f │ │ │ │ strtmi r9, [r2], -sl, lsl #22 │ │ │ │ strb r2, [sl, pc] │ │ │ │ stcls 6, cr4, [fp], {34} @ 0x22 │ │ │ │ stmdbge r4, {sl, ip, pc} │ │ │ │ andcs r9, r2, sl, lsl #22 │ │ │ │ strls r2, [r4], #-1024 @ 0xfffffc00 │ │ │ │ - ldc2l 1, cr15, [lr, #552]! @ 0x228 │ │ │ │ + ldc2l 1, cr15, [sl, #552]! @ 0x228 │ │ │ │ stclne 6, cr4, [r0], #-16 │ │ │ │ @ instruction: 0xf14ed105 │ │ │ │ - stmdavs r0, {r0, r2, r4, r5, r6, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdavs r0, {r0, r4, r5, r6, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf8cef7fa │ │ │ │ @ instruction: 0xf5144244 │ │ │ │ @ instruction: 0xf4bf5f80 │ │ │ │ movwcs sl, #3947 @ 0xf6b │ │ │ │ strtmi r2, [r9], -r4, lsl #4 │ │ │ │ @ instruction: 0xf00b2003 │ │ │ │ strmi pc, [r3], -fp, ror #29 │ │ │ │ rsbsle r2, r9, r0, lsl #16 │ │ │ │ movwls r9, #14340 @ 0x3804 │ │ │ │ - blx 0xae763a │ │ │ │ + blx 0xae75c2 │ │ │ │ andsvs r9, r8, r3, lsl #22 │ │ │ │ movwcs lr, #5978 @ 0x175a │ │ │ │ @ instruction: 0x46292210 │ │ │ │ @ instruction: 0xf00b2003 │ │ │ │ stmdacs r0, {r0, r1, r3, r4, r6, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ strmi sp, [r1], -sl, rrx │ │ │ │ strtmi r9, [r2], -sl, lsl #22 │ │ │ │ @@ -287914,59 +287885,59 @@ │ │ │ │ @ instruction: 0xf8d4d058 │ │ │ │ strhvs r3, [r3], -r4 │ │ │ │ ldr r2, [fp, -r0, lsl #8]! │ │ │ │ stcls 6, cr4, [fp], {34} @ 0x22 │ │ │ │ strbtmi r9, [r0], -r0, lsl #8 │ │ │ │ stmdbge r4, {r2, r8, ip, pc} │ │ │ │ @ instruction: 0xf18a9b0a │ │ │ │ - @ instruction: 0x4604fdb9 │ │ │ │ + @ instruction: 0x4604fdb5 │ │ │ │ tstle r5, r2, asr #24 │ │ │ │ - ldc2 1, cr15, [r0, #312]! @ 0x138 │ │ │ │ + stc2 1, cr15, [ip, #312]! @ 0x138 │ │ │ │ @ instruction: 0xf7fa6800 │ │ │ │ submi pc, r4, #8978432 @ 0x890000 │ │ │ │ svcpl 0x0080f514 │ │ │ │ svcge 0x0026f4bf │ │ │ │ andcs r2, r4, #0, 6 │ │ │ │ andcs r4, r3, r9, lsr #12 │ │ │ │ cdp2 0, 10, cr15, cr6, cr11, {0} │ │ │ │ eorsle r2, r5, r0, lsl #16 │ │ │ │ andvs r9, r3, r4, lsl #22 │ │ │ │ @ instruction: 0x4661e71a │ │ │ │ - adcsvs pc, r4, sl, asr #4 │ │ │ │ + eorsvs pc, r4, sl, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ stc2 0, cr15, [ip, #232]! @ 0xe8 │ │ │ │ ldmib sp, {r4, r8, r9, sl, sp, lr, pc}^ │ │ │ │ movwmi r2, #41226 @ 0xa10a │ │ │ │ @ instruction: 0xf47f4322 │ │ │ │ @ instruction: 0xf503af0b │ │ │ │ @ instruction: 0xf04f5300 │ │ │ │ @ instruction: 0xf8c332ff │ │ │ │ strb r2, [r7, r4, ror #6] │ │ │ │ subsvs pc, fp, #679477248 @ 0x28800000 │ │ │ │ @ instruction: 0xf8d26e12 │ │ │ │ - blvs 0xfe5b19d8 │ │ │ │ + blvs 0xfe5b1960 │ │ │ │ @ instruction: 0xf5a0b1ca │ │ │ │ stmdbls fp, {r1, r2, r4, r5, ip, lr} │ │ │ │ movwls r3, #14384 @ 0x3830 │ │ │ │ - blls 0x1fb588 │ │ │ │ + blls 0x1fb510 │ │ │ │ sbcsvs pc, ip, #76546048 @ 0x4900000 │ │ │ │ addscs pc, r7, #192, 4 │ │ │ │ addmi r6, r2, #1179648 @ 0x120000 │ │ │ │ andcs sp, r1, #8, 6 @ 0x20000000 │ │ │ │ ldrmi r9, [r1], -r3, lsl #6 │ │ │ │ - blx 0xffee7498 │ │ │ │ + blx 0xde7422 │ │ │ │ stmdacs r0, {r0, r1, r8, r9, fp, ip, pc} │ │ │ │ svcge 0x0022f47f │ │ │ │ streq pc, [sp], #-111 @ 0xffffff91 │ │ │ │ stmdals fp, {r2, r5, r6, r7, r9, sl, sp, lr, pc} │ │ │ │ svclt 0x0000e7ea │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ - blx 0x10e5dae │ │ │ │ + blx 0xfe5d36 │ │ │ │ @ instruction: 0xf7ef4628 │ │ │ │ - blls 0x3e8248 │ │ │ │ + blls 0x3e81d0 │ │ │ │ strtmi r4, [r2], -r1, lsl #12 │ │ │ │ ldr r2, [lr, -r1] │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ strmi fp, [fp], r7, lsl #1 │ │ │ │ @@ -287997,18 +287968,18 @@ │ │ │ │ strcc r0, [r4], #-2049 @ 0xfffff7ff │ │ │ │ movwcs sp, #4104 @ 0x1008 │ │ │ │ strtmi r2, [r1], -r4, lsl #4 │ │ │ │ @ instruction: 0xf00b4618 │ │ │ │ stmdacs r0, {r0, r3, r4, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xe7dcd1f1 │ │ │ │ tstcs r4, r8, ror #24 │ │ │ │ - blx 0xe65c64 │ │ │ │ + blx 0xe65bec │ │ │ │ strmi r2, [r5], -r4, lsl #2 │ │ │ │ andeq pc, r1, r8, lsl #2 │ │ │ │ - blx 0xce5c70 │ │ │ │ + blx 0xce5bf8 │ │ │ │ cdpcs 6, 0, cr4, cr0, cr0, {4} │ │ │ │ sbcshi pc, r0, r0 │ │ │ │ ldrtmi r4, [r4], -r9, lsr #13 │ │ │ │ stmdavs r0, {r0, r1, r3, sp, lr, pc} │ │ │ │ suble r2, r9, r0, lsl #16 │ │ │ │ cdp2 0, 11, cr15, cr6, cr11, {0} │ │ │ │ andeq pc, r0, r9, asr #17 │ │ │ │ @@ -288063,45 +288034,45 @@ │ │ │ │ stmdacs r0, {r0, r2, r3, r4, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ str sp, [r8, sl, ror #3]! │ │ │ │ movwcs r4, #1738 @ 0x6ca │ │ │ │ @ instruction: 0xf8ca4658 │ │ │ │ @ instruction: 0xf00b3000 │ │ │ │ strmi pc, [r4], -r9, asr #28 │ │ │ │ addsle r2, lr, r0, lsl #16 │ │ │ │ - msrpl R12_fiq, sl │ │ │ │ + @ instruction: 0x41acf24a │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ @ instruction: 0xfffaf7fa │ │ │ │ @ instruction: 0xf649b120 │ │ │ │ vrsra.s64 q11, q4, #64 │ │ │ │ ldmdavs ip, {r0, r1, r2, r4, r7, r8, r9, sp} │ │ │ │ vnmls.f64 d4, d13, d23 │ │ │ │ ldrbtmi r2, [fp], #-3952 @ 0xfffff090 │ │ │ │ ldmpl r3, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ addseq pc, r0, #13828096 @ 0xd30000 │ │ │ │ ldmiblt r3!, {r2, r8, r9, fp, ip, pc} │ │ │ │ andpl pc, sp, r0, lsl #10 │ │ │ │ andcc r4, ip, r2, lsr #12 │ │ │ │ tstcs fp, fp, lsr #12 │ │ │ │ andhi pc, r0, sp, asr #17 │ │ │ │ - ldcl 7, cr15, [r8], #-340 @ 0xfffffeac │ │ │ │ + ldc 7, cr15, [r4], #340 @ 0x154 │ │ │ │ @ instruction: 0xf1b94681 │ │ │ │ @ instruction: 0xf47f3fff │ │ │ │ @ instruction: 0xf14eaf7c │ │ │ │ - stmdavs r0, {r0, r2, r5, r6, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdavs r0, {r0, r5, r6, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xff3ef7f9 │ │ │ │ stmdbeq r0, {r6, r7, r8, ip, sp, lr, pc} │ │ │ │ ldmdbls r0, {r0, r1, r4, r5, r6, r8, r9, sl, sp, lr, pc} │ │ │ │ andpl pc, sp, r0, lsl #10 │ │ │ │ smlabthi r1, sp, r9, lr │ │ │ │ - bls 0x27b218 │ │ │ │ + bls 0x27b1a0 │ │ │ │ strls r3, [r0, #-12] │ │ │ │ orrne pc, r3, r0, asr #4 │ │ │ │ - mrrc 7, 5, pc, lr, cr5 @ │ │ │ │ + ldc 7, cr15, [sl], {85} @ 0x55 │ │ │ │ strb r4, [r4, r1, lsl #13]! │ │ │ │ - blcs 0x13b1f4 │ │ │ │ + blcs 0x13b17c │ │ │ │ svcge 0x0027f47f │ │ │ │ andcs r2, r1, r4, lsl #2 │ │ │ │ @ instruction: 0xf96ef111 │ │ │ │ tstcs r4, r5, lsl #12 │ │ │ │ @ instruction: 0xf1112001 │ │ │ │ strmi pc, [r2], r9, ror #18 │ │ │ │ eorvs r4, pc, r0, lsl #13 │ │ │ │ @@ -288109,29 +288080,29 @@ │ │ │ │ @ instruction: 0xf1112104 │ │ │ │ tstpcs r4, r1, ror #18 @ p-variant is OBSOLETE │ │ │ │ andcs r4, r1, r5, lsl #12 │ │ │ │ @ instruction: 0xf95cf111 │ │ │ │ str r4, [pc, -r0, lsl #13]! │ │ │ │ str r6, [r2, lr, lsr #32] │ │ │ │ ldr r4, [sl, r2, asr #13] │ │ │ │ - rsbseq r6, lr, sl, lsr r5 │ │ │ │ + ldrhteq r6, [lr], #-82 @ 0xffffffae │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0018f8cc │ │ │ │ @ instruction: 0x4698b0b3 │ │ │ │ @ instruction: 0x46074bb1 │ │ │ │ sbcslt r4, r4, #143654912 @ 0x8900000 │ │ │ │ subcs r2, r8, #0, 2 │ │ │ │ ldmdavs fp, {r2, r3, fp, sp, pc} │ │ │ │ @ instruction: 0xf04f9331 │ │ │ │ @ instruction: 0xf17a0300 │ │ │ │ - eorcs lr, r8, #100, 28 @ 0x640 │ │ │ │ + eorcs lr, r8, #96, 28 @ 0x600 │ │ │ │ stmdage r2, {r8, sp} │ │ │ │ - mrc 1, 2, APSR_nzcv, cr14, cr10, {3} │ │ │ │ + mrc 1, 2, APSR_nzcv, cr10, cr10, {3} │ │ │ │ ldmdale r5, {r0, r1, r4, sl, fp, sp} │ │ │ │ @ instruction: 0xf014e8df │ │ │ │ eorseq r0, r9, r9, lsr #32 │ │ │ │ tsteq r6, r9, lsr r0 │ │ │ │ andseq r0, r4, r4, lsl r0 │ │ │ │ andseq r0, r4, r4, lsl r0 │ │ │ │ andseq r0, r4, r4, lsl r0 │ │ │ │ @@ -288149,17 +288120,17 @@ │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ movwcs r8, #1008 @ 0x3f0 │ │ │ │ strbmi r4, [r9], -r2, lsr #12 │ │ │ │ @ instruction: 0xf18b4638 │ │ │ │ - strmi pc, [r5], -fp, asr #24 │ │ │ │ + strmi pc, [r5], -r7, asr #24 │ │ │ │ mvnle r1, r3, asr #24 │ │ │ │ - blx 0xff7e5fc2 │ │ │ │ + blx 0xff6e5f4a │ │ │ │ @ instruction: 0xf7f96800 │ │ │ │ submi pc, r5, #2864 @ 0xb30 │ │ │ │ movwcs lr, #6108 @ 0x17dc │ │ │ │ strbmi r2, [r1], -r0, asr #4 │ │ │ │ @ instruction: 0xf00b4618 │ │ │ │ @ instruction: 0x4605fcd3 │ │ │ │ @ instruction: 0xf0002800 │ │ │ │ @@ -288175,25 +288146,25 @@ │ │ │ │ strls sl, [sp], #-2828 @ 0xfffff4f4 │ │ │ │ @ instruction: 0xf8dc4638 │ │ │ │ strls r4, [lr], #-8 │ │ │ │ ldrdmi pc, [ip], -ip │ │ │ │ @ instruction: 0xf8dc940f │ │ │ │ ldrls r4, [r0], #-16 │ │ │ │ @ instruction: 0x4014f8bc │ │ │ │ - blvs 0x1c4eb2c │ │ │ │ + blvs 0x1c4eab4 │ │ │ │ @ instruction: 0xc018f8bc │ │ │ │ strcs r9, [r0], #-1050 @ 0xfffffbe6 │ │ │ │ subgt pc, r8, sp, lsr #17 │ │ │ │ stmib sp, {r1, r2, r3, r5, r6, r9, fp, sp, lr}^ │ │ │ │ - bvs 0xffc82b54 │ │ │ │ + bvs 0xffc82adc │ │ │ │ ldrpl lr, [r8], #-2509 @ 0xfffff633 │ │ │ │ - stc2 1, cr15, [r8], {139} @ 0x8b │ │ │ │ + stc2 1, cr15, [r4], {139} @ 0x8b │ │ │ │ mcrrne 6, 0, r4, r1, cr5 │ │ │ │ @ instruction: 0xf14ed105 │ │ │ │ - stmdavs r0, {r0, r1, r2, r4, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdavs r0, {r0, r1, r4, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ mrc2 7, 3, pc, cr0, cr9, {7} │ │ │ │ movwcs r4, #581 @ 0x245 │ │ │ │ strbmi r2, [r1], -r0, asr #4 │ │ │ │ @ instruction: 0xf00b2003 │ │ │ │ @ instruction: 0x4604fc91 │ │ │ │ @ instruction: 0xf0002800 │ │ │ │ movwcs r8, #195 @ 0xc3 │ │ │ │ @@ -288204,25 +288175,25 @@ │ │ │ │ andvs r9, r3, ip, lsl #22 │ │ │ │ subvs r9, r3, sp, lsl #22 │ │ │ │ addvs r9, r3, lr, lsl #22 │ │ │ │ sbcvs r9, r3, pc, lsl #22 │ │ │ │ tstvs r3, r0, lsl fp │ │ │ │ addhi r9, r3, #17408 @ 0x4400 │ │ │ │ strhcc pc, [r8], #-141 @ 0xffffff73 @ │ │ │ │ - bls 0x7ca768 │ │ │ │ + bls 0x7ca6f0 │ │ │ │ cmnvs r2, #22528 @ 0x5800 │ │ │ │ - blls 0x7424f0 │ │ │ │ + blls 0x742478 │ │ │ │ ldrb r6, [r1, -r3, ror #5]! │ │ │ │ str r4, [r3, r3, asr #12] │ │ │ │ tstcs r0, r8, asr #4 │ │ │ │ @ instruction: 0xf17aa81e │ │ │ │ - blge 0x8e5238 │ │ │ │ + blge 0x8e51b0 │ │ │ │ tstcs r0, r2, lsl #4 │ │ │ │ @ instruction: 0xf18b4638 │ │ │ │ - andcc pc, r1, r9, asr #23 │ │ │ │ + andcc pc, r1, r5, asr #23 │ │ │ │ stcls 0, cr13, [ip, #-500]! @ 0xfffffe0c │ │ │ │ strtmi r2, [r8], -r2, lsl #2 │ │ │ │ @ instruction: 0xf8c2f111 │ │ │ │ stmdacs r0, {r1, r2, r9, sl, lr} │ │ │ │ addshi pc, r4, r0 │ │ │ │ rsbeq r2, sl, r1, lsl #6 │ │ │ │ ldrmi r4, [r8], -r1, asr #12 │ │ │ │ @@ -288233,44 +288204,44 @@ │ │ │ │ ldmdane r2, {r0, r4, r5, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf830dd05 │ │ │ │ @ instruction: 0xf8213b02 │ │ │ │ addmi r3, sl, #2048 @ 0x800 │ │ │ │ @ instruction: 0x4622d1f9 │ │ │ │ ldrtmi r4, [r3], -r9, asr #12 │ │ │ │ @ instruction: 0xf18b4638 │ │ │ │ - strmi pc, [r5], -r3, lsr #23 │ │ │ │ + @ instruction: 0x4605fb9f │ │ │ │ tstle r5, r8, ror #24 │ │ │ │ - blx 0xde6112 │ │ │ │ + blx 0xce609a │ │ │ │ @ instruction: 0xf7f96800 │ │ │ │ submi pc, r5, #11, 28 @ 0xb0 │ │ │ │ tstcs r0, r8, asr #4 │ │ │ │ @ instruction: 0xf17aa81e │ │ │ │ - blge 0x8e51c4 │ │ │ │ + blge 0x8e513c │ │ │ │ andcs r4, r2, #56, 12 @ 0x3800000 │ │ │ │ @ instruction: 0xf18b2100 │ │ │ │ - andcc pc, r1, pc, lsl #23 │ │ │ │ + andcc pc, r1, fp, lsl #23 │ │ │ │ stcls 0, cr13, [ip], #-312 @ 0xfffffec8 │ │ │ │ movwcs r4, #1601 @ 0x641 │ │ │ │ rsbeq r2, r2, r3 │ │ │ │ @ instruction: 0xf00b9201 │ │ │ │ stmdacs r0, {r0, r2, r3, r4, sl, fp, ip, sp, lr, pc} │ │ │ │ stccs 0, cr13, [r0], {80} @ 0x50 │ │ │ │ - bls 0x1a1034 │ │ │ │ + bls 0x1a0fbc │ │ │ │ ldmne r2!, {r0, r1, r4, r5, r9, sl, lr} │ │ │ │ - blne 0x1e7ce8 │ │ │ │ - blne 0x1e7ca0 │ │ │ │ + blne 0x1e7c70 │ │ │ │ + blne 0x1e7c28 │ │ │ │ @ instruction: 0xd1f9429a │ │ │ │ @ instruction: 0xf1104630 │ │ │ │ str pc, [pc, -r7, ror #31] │ │ │ │ - blge 0x1bb4b8 │ │ │ │ + blge 0x1bb440 │ │ │ │ ldrtmi r4, [r8], -r9, asr #12 │ │ │ │ - blx 0x1ce6266 │ │ │ │ + blx 0x1be61ee │ │ │ │ mcrrne 6, 0, r4, r2, cr5 │ │ │ │ @ instruction: 0xf14ed105 │ │ │ │ - stmdavs r0, {r0, r2, r3, r4, r5, r6, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdavs r0, {r0, r3, r4, r5, r6, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ ldc2l 7, cr15, [r6, #996] @ 0x3e4 │ │ │ │ movwcs r4, #581 @ 0x245 │ │ │ │ strbmi r2, [r1], -r8, lsr #4 │ │ │ │ @ instruction: 0xf00b2003 │ │ │ │ cmpplt r8, #252928 @ p-variant is OBSOLETE @ 0x3dc00 │ │ │ │ andvs r9, r3, r2, lsl #22 │ │ │ │ subvs r9, r3, r3, lsl #22 │ │ │ │ @@ -288279,38 +288250,38 @@ │ │ │ │ tstvs r3, r6, lsl #22 │ │ │ │ cmpvs r3, r7, lsl #22 │ │ │ │ orrvs r9, r3, r8, lsl #22 │ │ │ │ bicvs r9, r3, r9, lsl #22 │ │ │ │ andvs r9, r3, #10240 @ 0x2800 │ │ │ │ subvs r9, r3, #11264 @ 0x2c00 │ │ │ │ @ instruction: 0xf14ee6e4 │ │ │ │ - stmdavs r0, {r0, r1, r3, r4, r6, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdavs r0, {r0, r1, r2, r4, r6, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ ldc2 7, cr15, [r4, #996]! @ 0x3e4 │ │ │ │ strmi r4, [r6], -r5, asr #4 │ │ │ │ @ instruction: 0xf47f2800 │ │ │ │ @ instruction: 0xe794aedb │ │ │ │ - blx 0xff5661d4 │ │ │ │ + blx 0xff46615c │ │ │ │ @ instruction: 0xf7f96800 │ │ │ │ stmdacs r0, {r0, r3, r5, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ mrcge 4, 7, APSR_nzcv, cr3, cr15, {3} │ │ │ │ @ instruction: 0x4630e6d0 │ │ │ │ @ instruction: 0xffa4f110 │ │ │ │ streq pc, [sp, #-111] @ 0xffffff91 │ │ │ │ @ instruction: 0xf18ce6ca │ │ │ │ - svclt 0x0000f89f │ │ │ │ + svclt 0x0000f89b │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ streq pc, [fp, #-111] @ 0xffffff91 │ │ │ │ svclt 0x0000e6c2 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0090f8cc │ │ │ │ pkhbtmi fp, r9, r3, lsl #1 │ │ │ │ tstcs r0, r2, lsl #30 │ │ │ │ - blmi 0xfee7b558 │ │ │ │ + blmi 0xfee7b4e0 │ │ │ │ cmnvs sl, r6, lsl #12 │ │ │ │ ldrdcs pc, [r0], -r9 │ │ │ │ stmib r7, {r0, r3, r4, r5, r9, sp, lr}^ │ │ │ │ stmib r7, {r1, r3, r8, ip}^ │ │ │ │ @ instruction: 0x63b9110c │ │ │ │ mvnsvs r6, #1769472 @ 0x1b0000 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ @@ -288328,62 +288299,62 @@ │ │ │ │ svceq 0x00fcf8cd │ │ │ │ @ instruction: 0xf640d1f8 │ │ │ │ strdmi r7, [fp], -r8 │ │ │ │ vstreq d14, [r3, #-692] @ 0xfffffd4c │ │ │ │ @ instruction: 0xf0402b00 │ │ │ │ stmdage r2, {r0, r1, r2, r4, r5, r8, pc} │ │ │ │ teqvs r8, #0, 2 │ │ │ │ - stcl 1, cr15, [r4], {122} @ 0x7a │ │ │ │ + stcl 1, cr15, [r0], {122} @ 0x7a │ │ │ │ @ instruction: 0x3018f8d9 │ │ │ │ @ instruction: 0xf8d963bb │ │ │ │ mvnsvs r3, ip │ │ │ │ svcvs 0x0080f5b3 │ │ │ │ - strthi pc, [pc], #-512 @ 0x129d60 │ │ │ │ + strthi pc, [pc], #-512 @ 0x129ce8 │ │ │ │ ldrdcc pc, [r8], -r9 │ │ │ │ stccs 1, cr6, [r0, #-748] @ 0xfffffd14 │ │ │ │ adchi pc, r7, r0 │ │ │ │ ldmib r7, {r0, r8, r9, sp}^ │ │ │ │ ldrmi r1, [r8], -r6, lsl #4 │ │ │ │ @ instruction: 0xf8c2f7fa │ │ │ │ ldmdblt r8!, {r1, r7, r9, sl, lr} │ │ │ │ - blx 0x18e62b8 │ │ │ │ + blx 0x17e6240 │ │ │ │ @ instruction: 0xf7f96800 │ │ │ │ stmdacs r0, {r0, r1, r2, r4, r5, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ subshi pc, r4, #64 @ 0x40 │ │ │ │ @ instruction: 0x2e0069fb │ │ │ │ movwge lr, #43463 @ 0xa9c7 │ │ │ │ vqdmulh.s , q0, q10 │ │ │ │ vabal.s8 , d16, d0 │ │ │ │ stmdavs fp!, {r0, r2, r4, r7, r8, sl} │ │ │ │ ldrbtvs pc, [r8], #-1609 @ 0xfffff9b7 @ │ │ │ │ ldrcs pc, [r7], #704 @ 0x2c0 │ │ │ │ @ instruction: 0xf6482238 │ │ │ │ - vsra.s64 d17, d12, #64 │ │ │ │ + vorr.i32 d17, #12 @ 0x0000000c │ │ │ │ @ instruction: 0xf649012d │ │ │ │ vmvn.i32 q11, #12 @ 0x0000000c │ │ │ │ @ instruction: 0x47982097 │ │ │ │ addsmi r6, lr, #2293760 @ 0x230000 │ │ │ │ @ instruction: 0xf649d248 │ │ │ │ @ instruction: 0xf2c06b98 │ │ │ │ @ instruction: 0xf8db2b97 │ │ │ │ @ instruction: 0xf8533000 │ │ │ │ - blcs 0x135e6c │ │ │ │ + blcs 0x135df4 │ │ │ │ @ instruction: 0xf8d3d03e │ │ │ │ @ instruction: 0xf6498004 │ │ │ │ vmvn.i32 q11, #12 @ 0x0000000c │ │ │ │ @ instruction: 0xf7fb2097 │ │ │ │ @ instruction: 0xf1b8f8cb │ │ │ │ eorsle r0, r9, r0, lsl #30 │ │ │ │ ldmdavs r8, {r0, r1, r3, r4, r5, r7, r9, fp, sp, lr}^ │ │ │ │ mrc2 1, 4, pc, cr6, cr0, {0} │ │ │ │ @ instruction: 0x46806abb │ │ │ │ andne lr, r0, #3457024 @ 0x34c000 │ │ │ │ - ldmib lr!, {r1, r2, r5, r6, r7, r9, sl, ip, sp, lr, pc} │ │ │ │ + ldmib sl!, {r1, r2, r5, r6, r7, r9, sl, ip, sp, lr, pc}^ │ │ │ │ eorscs r6, r8, #2818048 @ 0x2b0000 │ │ │ │ - orrsne pc, ip, r8, asr #12 │ │ │ │ + tstpne ip, r8, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ rsbsvs pc, ip, r9, asr #12 │ │ │ │ addscs pc, r7, r0, asr #5 │ │ │ │ stmdavs r3!, {r3, r4, r7, r8, r9, sl, lr} │ │ │ │ svclt 0x0028429e │ │ │ │ andle r2, r5, #0, 8 │ │ │ │ ldrdcc pc, [r0], -fp │ │ │ │ @@ -288399,32 +288370,32 @@ │ │ │ │ mrc2 1, 6, pc, cr6, cr0, {0} │ │ │ │ svceq 0x0000f1ba │ │ │ │ rsb sp, r0, fp, rrx │ │ │ │ rsbsvs pc, ip, r9, asr #12 │ │ │ │ addscs pc, r7, r0, asr #5 │ │ │ │ @ instruction: 0xf88ef7fb │ │ │ │ @ instruction: 0xf8d96b7b │ │ │ │ - blcs 0x3f1eb8 │ │ │ │ + blcs 0x3f1e40 │ │ │ │ strcs fp, [r0, #-3988] @ 0xfffff06c │ │ │ │ - bcs 0x404b64 │ │ │ │ + bcs 0x404aec │ │ │ │ adchi pc, r8, r0, lsl #4 │ │ │ │ cmnvs ip, #0, 8 │ │ │ │ svceq 0x0070ee1d │ │ │ │ @ instruction: 0xf107494f │ │ │ │ ldrtmi r0, [r2], -r0, lsr #6 │ │ │ │ stmdavs r9, {r0, r3, r4, r5, r6, sl, lr} │ │ │ │ @ instruction: 0xf8d15841 │ │ │ │ ldmdbvs r9!, {r4, r7, r9}^ │ │ │ │ andpl pc, sp, r0, lsl #10 │ │ │ │ andcc r9, ip, r0, lsl #2 │ │ │ │ orrsvc pc, r4, pc, asr #8 │ │ │ │ - ldmib sl, {r0, r2, r4, r6, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + b 0x6e7b7c │ │ │ │ mcrrne 6, 0, r4, r1, cr4 │ │ │ │ @ instruction: 0xf14ed1d2 │ │ │ │ - stmdavs r0, {r0, r3, r6, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ + stmdavs r0, {r0, r2, r6, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ stc2 7, cr15, [r2], #996 @ 0x3e4 │ │ │ │ @ instruction: 0xf1ba4244 │ │ │ │ eorsle r0, r8, r0, lsl #30 │ │ │ │ ldmib r7, {r0, r2, r3, r5, sp, lr, pc}^ │ │ │ │ strtmi r1, [fp], -r6, lsl #4 │ │ │ │ @ instruction: 0xf7fa2003 │ │ │ │ pkhbtmi pc, r2, fp, lsl #16 @ │ │ │ │ @@ -288436,68 +288407,68 @@ │ │ │ │ ldrbtmi r4, [sl], #-2616 @ 0xfffff5c8 │ │ │ │ stmpl sl, {r1, r4, fp, sp, lr} │ │ │ │ msrne R9_fiq, r0 │ │ │ │ addseq pc, r0, #13762560 @ 0xd20000 │ │ │ │ @ instruction: 0xf500697a │ │ │ │ andls r5, r0, #13 │ │ │ │ ldrtmi r3, [r2], -ip │ │ │ │ - stmib ip!, {r0, r2, r4, r6, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + stmib r8!, {r0, r2, r4, r6, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ mcrrne 6, 0, r4, r3, cr4 │ │ │ │ @ instruction: 0xf14ed105 │ │ │ │ - stmdavs r0, {r0, r1, r3, r4, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ + stmdavs r0, {r0, r1, r2, r4, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ ldc2l 7, cr15, [r4], #-996 @ 0xfffffc1c │ │ │ │ @ instruction: 0xf5144244 │ │ │ │ @ instruction: 0xf0c05f80 │ │ │ │ ldmibvs sl!, {r0, r2, r3, r6, r7, pc}^ │ │ │ │ ldmibvs r9!, {r0, r8, r9, sp} │ │ │ │ sbcseq r4, r2, r8, lsl r6 │ │ │ │ - blx 0xfe565f50 │ │ │ │ + blx 0xfe565ed8 │ │ │ │ @ instruction: 0xf1104650 │ │ │ │ - blmi 0xa298c8 │ │ │ │ - blvs 0x3f98 │ │ │ │ + blmi 0xa29850 │ │ │ │ + blvs 0x3f20 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ @ instruction: 0xf0400300 │ │ │ │ strtmi r8, [r0], -r5, asr #6 │ │ │ │ ldrtmi r3, [sp], r4, asr #14 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf8d98ff0 │ │ │ │ strbtmi r3, [ip], -r4 │ │ │ │ @ instruction: 0xf103627b │ │ │ │ vld4.8 {d0-d3}, [r0], r8 │ │ │ │ @ instruction: 0xf021617f │ │ │ │ - bl 0xfec6a3a4 │ │ │ │ + bl 0xfec6a32c │ │ │ │ addmi r0, ip, #1073741824 @ 0x40000000 │ │ │ │ @ instruction: 0xf5add006 │ │ │ │ strbtmi r5, [ip], -r0, lsl #27 │ │ │ │ @ instruction: 0xf8cd428c │ │ │ │ ldrshle r0, [r8, #252]! @ 0xfc │ │ │ │ mvnsvc pc, r0, asr #12 │ │ │ │ - bl 0xfec79f88 │ │ │ │ + bl 0xfec79f10 │ │ │ │ stmdbcs r0, {r0, r8, sl, fp} │ │ │ │ cmpphi ip, r0, asr #32 @ p-variant is OBSOLETE │ │ │ │ ldrtmi sl, [r0], -r2, lsl #18 │ │ │ │ @ instruction: 0xf7fb6239 │ │ │ │ @ instruction: 0xf110fcc7 │ │ │ │ strmi r0, [r4], -lr, lsl #30 │ │ │ │ @ instruction: 0xf04fbf04 │ │ │ │ eorsvs r3, fp, #-67108861 @ 0xfc000003 │ │ │ │ mrcge 4, 5, APSR_nzcv, cr0, cr15, {1} │ │ │ │ @ instruction: 0xf43f2800 │ │ │ │ ldr sl, [ip, sp, lsr #29]! │ │ │ │ strbtmi r3, [fp], #-2820 @ 0xfffff4fc │ │ │ │ @ instruction: 0xe6c46018 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ - ldrshteq r5, [lr], #-248 @ 0xffffff08 │ │ │ │ - @ instruction: 0x007e5f9e │ │ │ │ + rsbseq r6, lr, r0, ror r0 │ │ │ │ + rsbseq r6, lr, r6, lsl r0 │ │ │ │ @ instruction: 0xf8d92301 │ │ │ │ @ instruction: 0x46181010 │ │ │ │ - blx 0xfe5ffc │ │ │ │ + blx 0xfe5f84 │ │ │ │ @ instruction: 0xf0002800 │ │ │ │ stccs 2, cr8, [r0, #-996] @ 0xfffffc1c │ │ │ │ svcge 0x004cf43f │ │ │ │ @ instruction: 0xf64b6b79 │ │ │ │ vorr.i16 q9, #0 @ 0x0000 │ │ │ │ pkhbtmi r2, r0, r7, lsl #23 │ │ │ │ stmib r7, {sl, sp}^ │ │ │ │ @@ -288519,49 +288490,49 @@ │ │ │ │ vqadd.s8 d29, d0, d19 │ │ │ │ addmi r1, r1, #23 │ │ │ │ mrshi pc, (UNDEF: 2) @ │ │ │ │ ldrdeq pc, [r0], -fp │ │ │ │ @ instruction: 0xf1000540 │ │ │ │ @ instruction: 0x465281d9 │ │ │ │ ldrmi r4, [r8], -r9, asr #12 │ │ │ │ - ldm sl, {r1, r2, r5, r6, r7, r9, sl, ip, sp, lr, pc} │ │ │ │ + ldm r6, {r1, r2, r5, r6, r7, r9, sl, ip, sp, lr, pc}^ │ │ │ │ cdpcs 8, 0, cr6, cr11, cr14, {1} │ │ │ │ ldmib r7, {r1, r2, r3, r4, r8, fp, ip, lr, pc}^ │ │ │ │ rsbsmi r3, r2, #12, 2 │ │ │ │ andeq pc, r3, #2 │ │ │ │ andcc r4, ip, #184549376 @ 0xb000000 │ │ │ │ addsmi r1, sl, #93184 @ 0x16c00 │ │ │ │ - bne 0xfe8200b4 │ │ │ │ + bne 0xfe82003c │ │ │ │ tstle r1, #805306379 @ 0x3000000b │ │ │ │ ldrdcc pc, [r0], -r8 │ │ │ │ ldmvs r8!, {r0, r1, r9, sl, ip, sp}^ │ │ │ │ streq pc, [r3], -r6, lsr #32 │ │ │ │ ldrtmi r3, [r5], #-771 @ 0xfffffcfd │ │ │ │ movweq pc, #12323 @ 0x3023 @ │ │ │ │ ldmdbvs fp!, {r3, r4, r7, sl, lr} │ │ │ │ @ instruction: 0xf108695a │ │ │ │ - bne 0x7eacb8 │ │ │ │ + bne 0x7eac40 │ │ │ │ adcsle r4, r2, #-1610612727 @ 0xa0000009 │ │ │ │ - bvs 0x1a47ec │ │ │ │ - bcs 0x1a3c58 │ │ │ │ + bvs 0x1a4774 │ │ │ │ + bcs 0x1a3be0 │ │ │ │ bichi pc, sl, r0 │ │ │ │ bicle r2, fp, r2, lsl #20 │ │ │ │ ldrdcc pc, [ip], -r8 │ │ │ │ @ instruction: 0xf8d860eb │ │ │ │ @ instruction: 0x612b3010 │ │ │ │ @ instruction: 0x3014f8d8 │ │ │ │ strb r6, [ip, fp, ror #2] │ │ │ │ - blle 0x17b58b4 │ │ │ │ - blvc 0xfe1669b8 │ │ │ │ - bleq 0xfe6a6bbc │ │ │ │ + blle 0x17b583c │ │ │ │ + blvc 0xfe166940 │ │ │ │ + bleq 0xfe6a6b44 │ │ │ │ ldrdcc pc, [r0], -fp │ │ │ │ ldmdavs r8!, {r0, r3, r6, r9, sl, ip, sp, lr, pc}^ │ │ │ │ ldmcs r7, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf6482238 │ │ │ │ - vsra.s64 d17, d12, #64 │ │ │ │ + vorr.i32 d17, #12 @ 0x0000000c │ │ │ │ @ instruction: 0xf649012d │ │ │ │ vmvn.i32 q11, #12 @ 0x0000000c │ │ │ │ @ instruction: 0x47982097 │ │ │ │ ldrdcc pc, [r0], -r8 │ │ │ │ eorsle r4, ip, #-536870903 @ 0xe0000009 │ │ │ │ orrsvs pc, r8, #76546048 @ 0x4900000 │ │ │ │ orrscs pc, r7, #192, 4 │ │ │ │ @@ -288570,91 +288541,91 @@ │ │ │ │ @ instruction: 0xf6496812 │ │ │ │ vmvn.i32 q11, #12 @ 0x0000000c │ │ │ │ @ instruction: 0x617a2097 │ │ │ │ @ instruction: 0xf7fa613b │ │ │ │ ldmdbvs sl!, {r0, r1, r3, r4, r5, r8, r9, sl, fp, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf8dbb37a │ │ │ │ eorscs fp, r8, #0 │ │ │ │ - orrsne pc, ip, r8, asr #12 │ │ │ │ + tstpne ip, r8, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ rsbsvs pc, ip, r9, asr #12 │ │ │ │ addscs pc, r7, r0, asr #5 │ │ │ │ @ instruction: 0xf8d847d8 │ │ │ │ addsmi r2, r6, #0 │ │ │ │ strcs fp, [r0], -r8, lsr #30 │ │ │ │ ldmdbvs fp!, {r0, r2, r9, ip, lr, pc} │ │ │ │ @ instruction: 0xf853681b │ │ │ │ tstlt r6, r6, lsr #32 │ │ │ │ @ instruction: 0xf6496836 │ │ │ │ vmvn.i32 q11, #12 @ 0x0000000c │ │ │ │ @ instruction: 0xf7fa2097 │ │ │ │ - bvs 0xff029db4 │ │ │ │ + bvs 0xff029d3c │ │ │ │ ldrdeq lr, [r0, -r3] │ │ │ │ svclt 0x002842a1 │ │ │ │ ldrmi r4, [r0, r1, lsr #12]! │ │ │ │ svcpl 0x0080f510 │ │ │ │ strmi sp, [r4], -r7, lsl #6 │ │ │ │ @ instruction: 0xf649e6db │ │ │ │ vmvn.i32 q11, #12 @ 0x0000000c │ │ │ │ @ instruction: 0xf7fa2097 │ │ │ │ - blvs 0x2029d90 │ │ │ │ + blvs 0x2029d18 │ │ │ │ @ instruction: 0xf8d92b0b │ │ │ │ svclt 0x00983014 │ │ │ │ - bleq 0x1662b4 │ │ │ │ + bleq 0x16623c │ │ │ │ @ instruction: 0x461e461a │ │ │ │ @ instruction: 0xf8d7bf88 │ │ │ │ - blcs 0x416244 │ │ │ │ - bvs 0x10e0310 │ │ │ │ + blcs 0x4161cc │ │ │ │ + bvs 0x10e0298 │ │ │ │ @ instruction: 0xf8c96bbb │ │ │ │ @ instruction: 0xf8c95014 │ │ │ │ mrcne 0, 3, r3, cr3, cr8, {0} │ │ │ │ movwcc r6, #14973 @ 0x3a7d │ │ │ │ andpl pc, r4, r9, asr #17 │ │ │ │ mrcge 6, 5, APSR_nzcv, cr11, cr15, {1} │ │ │ │ @ instruction: 0xf43f2d00 │ │ │ │ @ instruction: 0xf8d9aeb8 │ │ │ │ movwcs r1, #0 │ │ │ │ andcs r4, r3, sl, lsr #12 │ │ │ │ @ instruction: 0xf948f00b │ │ │ │ stmdacs r0, {r7, r9, sl, lr} │ │ │ │ andhi pc, sp, #0 │ │ │ │ ldrtmi r4, [r1], -sl, lsr #12 │ │ │ │ - svc 0x00dcf6e5 │ │ │ │ + ldmda r8, {r1, r2, r5, r6, r7, r9, sl, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf43f2d01 │ │ │ │ ldmdahi r3!, {r1, r2, r5, r7, r9, sl, fp, sp, pc} │ │ │ │ andcc pc, r0, r8, lsr #17 │ │ │ │ @ instruction: 0xf47f2b0a │ │ │ │ ldccs 14, cr10, [fp, #-640] @ 0xfffffd80 │ │ │ │ mrcge 6, 4, APSR_nzcv, cr13, cr15, {3} │ │ │ │ @ instruction: 0x3018f8b8 │ │ │ │ andscc pc, r8, r8, asr #17 │ │ │ │ - bvs 0xfefa3c44 │ │ │ │ + bvs 0xfefa3bcc │ │ │ │ svceq 0x0070ee1d │ │ │ │ @ instruction: 0xf1074632 │ │ │ │ @ instruction: 0xf8c10320 │ │ │ │ stmibmi r0, {pc}^ │ │ │ │ stmdavs r9, {r0, r3, r4, r5, r6, sl, lr} │ │ │ │ @ instruction: 0xf8d15841 │ │ │ │ ldmdbvs r9!, {r4, r7, r9}^ │ │ │ │ andpl pc, sp, r0, lsl #10 │ │ │ │ andcc r9, ip, r0, lsl #2 │ │ │ │ orrsvc pc, r4, pc, asr #8 │ │ │ │ - stmda r0!, {r0, r2, r4, r6, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + ldmda ip, {r0, r2, r4, r6, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ mcrrne 6, 0, r4, r6, cr4 │ │ │ │ mrcge 4, 0, APSR_nzcv, cr5, cr15, {3} │ │ │ │ - @ instruction: 0xf80ef14e │ │ │ │ + @ instruction: 0xf80af14e │ │ │ │ @ instruction: 0xf7f96800 │ │ │ │ submi pc, r4, #946176 @ 0xe7000 │ │ │ │ @ instruction: 0xf14ee60d │ │ │ │ - stmdavs r0, {r0, r1, r2, fp, ip, sp, lr, pc} │ │ │ │ - blx 0xff968218 │ │ │ │ + stmdavs r0, {r0, r1, fp, ip, sp, lr, pc} │ │ │ │ + blx 0xff9681a0 │ │ │ │ ldrbt r4, [r8], -r4, asr #4 │ │ │ │ @ instruction: 0x46494652 │ │ │ │ @ instruction: 0xf6e54618 │ │ │ │ - @ instruction: 0xe702ef9e │ │ │ │ + @ instruction: 0xe702efda │ │ │ │ strbtmi r3, [r9], #-2308 @ 0xfffff6fc │ │ │ │ ldr r6, [pc], r8 │ │ │ │ @ instruction: 0x1010f8d9 │ │ │ │ andcs r2, r3, r0, lsl #6 │ │ │ │ @ instruction: 0xf8f6f00b │ │ │ │ @ instruction: 0xf0002800 │ │ │ │ @ instruction: 0xf1bb81bc │ │ │ │ @@ -288670,31 +288641,31 @@ │ │ │ │ movwmi lr, #2523 @ 0x9db │ │ │ │ andcc pc, r4, r8, asr #17 │ │ │ │ ldrdcc pc, [r8], -fp │ │ │ │ streq pc, [ip], -r4, lsr #3 │ │ │ │ andcc pc, r8, r8, asr #17 │ │ │ │ @ instruction: 0xf8db4635 │ │ │ │ stmdbcs r1, {r2, ip} │ │ │ │ - blcs 0x1119ec4 │ │ │ │ + blcs 0x1119e4c │ │ │ │ addhi pc, r4, r0 │ │ │ │ svclt 0x00984554 │ │ │ │ stmdble sl, {r1, r2, r3, r4, r5, r6, r7, sp, lr} │ │ │ │ @ instruction: 0x3018f8d9 │ │ │ │ streq pc, [ip], -sl, lsr #3 │ │ │ │ @ instruction: 0xf04360fe │ │ │ │ @ instruction: 0xf8c90308 │ │ │ │ @ instruction: 0xf8db3018 │ │ │ │ stmdbcs r1, {r2, ip} │ │ │ │ stmdbcs r9!, {r0, r3, r4, r5, r6, ip, lr, pc} │ │ │ │ stmdbcs r0, {r0, r3, r5, r6, ip, lr, pc} │ │ │ │ @ instruction: 0xf8dbd14b │ │ │ │ - blcs 0x3362f8 │ │ │ │ + blcs 0x336280 │ │ │ │ mrshi pc, (UNDEF: 0) @ │ │ │ │ @ instruction: 0xf0002b0b │ │ │ │ - blcs 0x1ca718 │ │ │ │ + blcs 0x1ca6a0 │ │ │ │ cdpcs 1, 0, cr13, cr4, cr1, {2} │ │ │ │ stccs 15, cr11, [r4, #-32] @ 0xffffffe0 │ │ │ │ @ instruction: 0xf8dbd13d │ │ │ │ @ instruction: 0xf8c8300c │ │ │ │ @ instruction: 0xf106300c │ │ │ │ @ instruction: 0xf8c8030c │ │ │ │ ldclne 0, cr3, [r3] │ │ │ │ @@ -288703,85 +288674,85 @@ │ │ │ │ movwcc r1, #49152 @ 0xc000 │ │ │ │ svclt 0x00a84553 │ │ │ │ stmdbcs fp, {r0, r1, r4, r6, r9, sl, lr} │ │ │ │ cmnvs sl, sl, lsl r4 │ │ │ │ ldmib r7, {r1, r5, r8, fp, ip, lr, pc}^ │ │ │ │ strmi r2, [r2], #-12 │ │ │ │ @ instruction: 0xf0004248 │ │ │ │ - bl 0xfe9aa334 │ │ │ │ + bl 0xfe9aa2bc │ │ │ │ andcc r0, ip, fp, lsl #4 │ │ │ │ ldmdale r7, {r4, r7, r9, lr} │ │ │ │ addsmi r1, r1, #73728 @ 0x12000 │ │ │ │ @ instruction: 0x360fd814 │ │ │ │ @ instruction: 0xf0213103 │ │ │ │ @ instruction: 0xf0260103 │ │ │ │ ldrtmi r0, [r0], #1539 @ 0x603 │ │ │ │ ldmdbvs r9!, {r0, r1, r3, r7, sl, lr} │ │ │ │ andeq pc, ip, #8, 2 │ │ │ │ @ instruction: 0xf8d91a52 │ │ │ │ addsmi r1, r1, #20 │ │ │ │ - bl 0xfebdef68 │ │ │ │ + bl 0xfebdeef0 │ │ │ │ @ instruction: 0xf1ba0a03 │ │ │ │ ldmle r1, {r0, r1, r3, r8, r9, sl, fp} │ │ │ │ - bmi 0x164ac0 │ │ │ │ + bmi 0x164a48 │ │ │ │ smlsdx lr, sp, r9, r6 │ │ │ │ ldmvs fp!, {r0, r8, sp} │ │ │ │ andeq pc, ip, r8, lsl #2 │ │ │ │ ldmdavs sl, {r3, r4, r5, r6, r7, sp, lr} │ │ │ │ movweq pc, #49419 @ 0xc10b @ │ │ │ │ @ instruction: 0xf1000552 │ │ │ │ adcmi r8, lr, #1073741829 @ 0x40000005 │ │ │ │ @ instruction: 0x46194632 │ │ │ │ strtmi fp, [sl], -r8, lsr #31 │ │ │ │ andeq pc, ip, r8, lsl #2 │ │ │ │ - cdp 6, 15, cr15, cr6, cr5, {7} │ │ │ │ + svc 0x0032f6e5 │ │ │ │ ldcle 2, cr4, [r0, #696]! @ 0x2b8 │ │ │ │ - bl 0x331160 │ │ │ │ + bl 0x3310e8 │ │ │ │ tstcs r0, r4 │ │ │ │ - ldmib sl, {r1, r3, r4, r5, r6, r8, ip, sp, lr, pc} │ │ │ │ + ldmib r6, {r1, r3, r4, r5, r6, r8, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf8dbe7a9 │ │ │ │ - blcs 0x7763c8 │ │ │ │ - blcs 0xe5e4e8 │ │ │ │ + blcs 0x776350 │ │ │ │ + blcs 0xe5e470 │ │ │ │ @ instruction: 0xe79ad1dd │ │ │ │ svceq 0x0013f1ba │ │ │ │ strcs fp, [r8], -r4, lsl #31 │ │ │ │ @ instruction: 0xf67f60fe │ │ │ │ @ instruction: 0xf8dbaf79 │ │ │ │ - blcs 0x1b63e4 │ │ │ │ + blcs 0x1b636c │ │ │ │ rschi pc, r3, r0 │ │ │ │ @ instruction: 0xf0002b3f │ │ │ │ - blcs 0x18a718 │ │ │ │ + blcs 0x18a6a0 │ │ │ │ ldmeq r0!, {r1, r3, r6, r7, r8, ip, lr, pc} │ │ │ │ @ instruction: 0xf10bd08f │ │ │ │ @ instruction: 0xf1080308 │ │ │ │ - bl 0x1eac10 │ │ │ │ + bl 0x1eab98 │ │ │ │ @ instruction: 0xf8530080 │ │ │ │ @ instruction: 0xf8421f04 │ │ │ │ addsmi r1, r8, #4, 22 @ 0x1000 │ │ │ │ @ instruction: 0xe782d1f9 │ │ │ │ - andvc pc, r4, sl, asr #4 │ │ │ │ + addvs pc, r4, sl, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf039603b │ │ │ │ ldmdavs fp!, {r0, r2, r4, r5, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf64be61d │ │ │ │ vorr.i32 q9, #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf8d72397 │ │ │ │ ldrmi sl, [r4], -r8 │ │ │ │ ldmdavs fp, {r1, r2, r3, r4, r5, r6, fp, sp, lr} │ │ │ │ @ instruction: 0xf57f055d │ │ │ │ ldmib r8, {r1, r2, r3, r5, r8, sl, fp, sp, pc}^ │ │ │ │ vhsub.s8 d17, d10, d1 │ │ │ │ - vmla.i d22, d16, d0[3] │ │ │ │ + vmla.i d22, d0, d0[3] │ │ │ │ @ instruction: 0xf039002e │ │ │ │ str pc, [r4, #-3871]! @ 0xfffff0e1 │ │ │ │ - beq 0xfe7e4dac │ │ │ │ + beq 0xfe7e4d34 │ │ │ │ mcrge 4, 0, pc, cr11, cr15, {1} @ │ │ │ │ movweq pc, #33029 @ 0x8105 @ │ │ │ │ - beq 0xfe3e5048 │ │ │ │ - blcs 0x2685a4 │ │ │ │ + beq 0xfe3e4fd0 │ │ │ │ + blcs 0x26852c │ │ │ │ svccs 0x0004f843 │ │ │ │ @ instruction: 0xd1f9459a │ │ │ │ mcrcs 5, 1, lr, cr12, cr14, {7} │ │ │ │ stccs 15, cr11, [ip, #-32]! @ 0xffffffe0 │ │ │ │ movwcs fp, #7956 @ 0x1f14 │ │ │ │ orrle r2, r8, r0, lsl #6 │ │ │ │ ldrdcs pc, [ip], -fp │ │ │ │ @@ -288810,25 +288781,25 @@ │ │ │ │ subvs r6, r2, r1 │ │ │ │ @ instruction: 0xf8db6083 │ │ │ │ @ instruction: 0xf8db3034 │ │ │ │ @ instruction: 0xf8db102c │ │ │ │ cmpvs r2, r0, lsr r0 │ │ │ │ smlabbvs r1, r3, r1, r6 │ │ │ │ @ instruction: 0x301cf8bb │ │ │ │ - blcs 0x3ca4e0 │ │ │ │ - blhi 0x21a0e8 │ │ │ │ + blcs 0x3ca468 │ │ │ │ + blhi 0x21a070 │ │ │ │ str r6, [ip, -r3, lsl #3] │ │ │ │ ldrdcc pc, [ip], -fp │ │ │ │ andcc pc, ip, r8, asr #17 │ │ │ │ @ instruction: 0x3010f8db │ │ │ │ andscc pc, r0, r8, asr #17 │ │ │ │ @ instruction: 0x3014f8db │ │ │ │ andscc pc, r4, r8, asr #17 │ │ │ │ svclt 0x0000e6ff │ │ │ │ - rsbseq r5, lr, r4, lsl #25 │ │ │ │ + ldrshteq r5, [lr], #-204 @ 0xffffff34 │ │ │ │ svclt 0x00082e20 │ │ │ │ @ instruction: 0xf47f2d20 │ │ │ │ @ instruction: 0xf8dbaf32 │ │ │ │ strmi r2, [fp], -ip │ │ │ │ andcs pc, ip, r8, asr #17 │ │ │ │ tstpeq ip, r8, lsl #2 @ p-variant is OBSOLETE │ │ │ │ andcs r2, r3, r0, lsl r2 │ │ │ │ @@ -288865,21 +288836,21 @@ │ │ │ │ @ instruction: 0xf8c8300c │ │ │ │ @ instruction: 0xf8db300c │ │ │ │ @ instruction: 0xf8c83010 │ │ │ │ @ instruction: 0xf8db3010 │ │ │ │ @ instruction: 0xf8c83014 │ │ │ │ ssat r3, #7, r4 │ │ │ │ ldrdcs pc, [r8], -fp │ │ │ │ - eorsvc pc, r0, sl, asr #4 │ │ │ │ + adcsvs pc, r0, sl, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf03960fb │ │ │ │ ldmvs fp!, {r0, r1, r2, r4, r6, r9, sl, fp, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf06fe6df │ │ │ │ ldrt r0, [r2], #1113 @ 0x459 │ │ │ │ - ldc2 1, cr15, [r8], {139} @ 0x8b │ │ │ │ + ldc2 1, cr15, [r4], {139} @ 0x8b │ │ │ │ streq pc, [sp], #-111 @ 0xffffff91 │ │ │ │ svceq 0x0000f1ba │ │ │ │ stcge 4, cr15, [fp], #252 @ 0xfc │ │ │ │ @ instruction: 0xf06fe49f │ │ │ │ ldr r0, [ip], #1037 @ 0x40d │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @@ -288898,44 +288869,44 @@ │ │ │ │ strcc lr, [r1, #-8] │ │ │ │ strdvs r0, [r0, #51]! @ 0x33 │ │ │ │ @ instruction: 0xf046bf48 │ │ │ │ strtcc r0, [r0], #-1600 @ 0xfffff9c0 │ │ │ │ stmdble fp, {r0, r1, r2, r3, r5, r7, r9, lr} │ │ │ │ ldrtmi r4, [r2], -r3, asr #12 │ │ │ │ strbmi r4, [r8], -r1, lsr #12 │ │ │ │ - blx 0x13e8632 │ │ │ │ + blx 0x13e85ba │ │ │ │ svcpl 0x0080f510 │ │ │ │ stccs 3, cr13, [r0, #-948] @ 0xfffffc4c │ │ │ │ strmi fp, [r5], -r8, lsl #30 │ │ │ │ tstcs r0, r8, lsr #12 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ mvnshi lr, #12386304 @ 0xbd0000 │ │ │ │ streq pc, [sp, #-111] @ 0xffffff91 │ │ │ │ svclt 0x0000e7f2 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec81864 │ │ │ │ + bl 0xfec817ec │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0xfedae52c │ │ │ │ + blmi 0xfedae4b4 │ │ │ │ strmi fp, [ip], -pc, lsl #1 │ │ │ │ ldrmi r4, [r7], -r6, lsl #12 │ │ │ │ eorcs r2, r0, #0, 2 │ │ │ │ ldmdavs fp, {r2, fp, sp, pc} │ │ │ │ @ instruction: 0xf04f930d │ │ │ │ @ instruction: 0xf17a0300 │ │ │ │ - strtmi lr, [r0], -r8, lsr #16 │ │ │ │ + strtmi lr, [r0], -r4, lsr #16 │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ @ instruction: 0xf7f93302 │ │ │ │ @ instruction: 0xf110f8b3 │ │ │ │ @ instruction: 0xf0000f16 │ │ │ │ strmi r8, [r5], -r2, lsr #4 │ │ │ │ stcle 12, cr2, [sl], #-152 @ 0xffffff68 │ │ │ │ - stcle 12, cr2, [pc, #-8]! @ 0x12a69c │ │ │ │ - blcs 0x9f2234 │ │ │ │ + stcle 12, cr2, [pc, #-8]! @ 0x12a624 │ │ │ │ + blcs 0x9f21bc │ │ │ │ ldm pc, {r2, r3, r5, fp, ip, lr, pc}^ @ │ │ │ │ mvneq pc, r3, lsl r0 @ │ │ │ │ orrseq r0, sp, r3, asr r1 │ │ │ │ rsbseq r0, sp, sp, ror r0 │ │ │ │ adceq r0, r4, r4, lsr #1 │ │ │ │ orreq r0, r0, r4, ror r1 │ │ │ │ subseq r0, r2, ip, lsr #1 │ │ │ │ @@ -288950,27 +288921,27 @@ │ │ │ │ eoreq r0, fp, fp, lsr #32 │ │ │ │ eoreq r0, fp, fp, lsr #32 │ │ │ │ eoreq r0, fp, fp, lsr #32 │ │ │ │ subseq r0, r2, ip, lsr #1 │ │ │ │ vqadd.s8 q8, q0, q1 │ │ │ │ addsmi r4, ip, #67108864 @ 0x4000000 │ │ │ │ @ instruction: 0xf5b4dc77 │ │ │ │ - ble 0x1f46504 │ │ │ │ + ble 0x1f4648c │ │ │ │ @ instruction: 0xee1d498c │ │ │ │ qsub16mi r0, r3, r0 │ │ │ │ ldrbtmi r4, [r9], #-1586 @ 0xfffff9ce │ │ │ │ stmdapl r0, {r0, r3, fp, sp, lr}^ │ │ │ │ @ instruction: 0xf8d021dd │ │ │ │ @ instruction: 0x97000290 │ │ │ │ andpl pc, sp, r0, lsl #10 │ │ │ │ @ instruction: 0xf754300c │ │ │ │ - @ instruction: 0x4604ed98 │ │ │ │ + @ instruction: 0x4604edd4 │ │ │ │ @ instruction: 0xf0001c43 │ │ │ │ - blmi 0xfe18abe4 │ │ │ │ - blls 0x48479c │ │ │ │ + blmi 0xfe18ab6c │ │ │ │ + blls 0x484724 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ @ instruction: 0xf0400300 │ │ │ │ @ instruction: 0x462081d6 │ │ │ │ tstcs r0, pc │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @@ -288997,28 +288968,28 @@ │ │ │ │ addseq pc, r0, #208, 16 @ 0xd00000 │ │ │ │ ldr r9, [r9, r0, lsl #8]! │ │ │ │ ldrtmi r2, [r9], -r1, lsl #6 │ │ │ │ @ instruction: 0x46182210 │ │ │ │ cdp2 0, 4, cr15, cr8, cr10, {0} │ │ │ │ @ instruction: 0xf0002800 │ │ │ │ @ instruction: 0xf9b08195 │ │ │ │ - blcs 0x1b67c0 │ │ │ │ + blcs 0x1b6748 │ │ │ │ orrhi pc, sp, r0, lsl #4 │ │ │ │ ldrtmi r6, [r2], -r1, asr #16 │ │ │ │ andscc pc, r0, sp, lsr #17 │ │ │ │ tstls r6, r3, asr #16 │ │ │ │ smlabtls r7, r9, r7, r1 │ │ │ │ andscc pc, r2, sp, lsr #17 │ │ │ │ stmvs r1, {r0, r1, r3, r5, r9, sl, lr} │ │ │ │ strbne r9, [r9, r8, lsl #2] │ │ │ │ ldmdbmi r7, {r0, r3, r8, ip, pc}^ │ │ │ │ andls r6, sl, r0, asr #17 │ │ │ │ stmdavs r9, {r0, r3, r4, r5, r6, sl, lr} │ │ │ │ vqshl.s64 q7, , #36 @ 0x24 │ │ │ │ - blcs 0x1fb410 │ │ │ │ + blcs 0x1fb398 │ │ │ │ ldmdbmi r3, {r1, r2, r7, fp, ip, lr, pc}^ │ │ │ │ svceq 0x0070ee1d │ │ │ │ ldrtmi r4, [r2], -fp, lsr #12 │ │ │ │ stmdavs r9, {r0, r3, r4, r5, r6, sl, lr} │ │ │ │ movwcs lr, #6021 @ 0x1785 │ │ │ │ ldrtmi r2, [r9], -r0, lsr #4 │ │ │ │ @ instruction: 0xf00a4618 │ │ │ │ @@ -289038,15 +289009,15 @@ │ │ │ │ cdp 0, 1, cr9, cr13, cr10, {0} │ │ │ │ ldrbtmi r0, [r9], #-3952 @ 0xfffff090 │ │ │ │ stmdapl r1, {r0, r3, fp, sp, lr}^ │ │ │ │ addseq pc, r0, #13697024 @ 0xd10000 │ │ │ │ tstls r0, r4, lsl #18 │ │ │ │ @ instruction: 0xf50021dd │ │ │ │ andcc r5, ip, sp │ │ │ │ - ldcl 7, cr15, [r8], #336 @ 0x150 │ │ │ │ + ldc 7, cr15, [r4, #-336]! @ 0xfffffeb0 │ │ │ │ mcrrne 6, 0, r4, r5, cr4 │ │ │ │ msrhi CPSR_fxc, r0 │ │ │ │ @ instruction: 0xf47f2c00 │ │ │ │ qsaxmi sl, r3, lr │ │ │ │ ldrtmi r2, [r9], -r0, lsr #4 │ │ │ │ @ instruction: 0xf00a2003 │ │ │ │ stmdacs r0, {r0, r1, r5, r6, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ @@ -289064,17 +289035,17 @@ │ │ │ │ shsub16mi r0, r2, r0 │ │ │ │ stmdavs r9, {r0, r3, r4, r5, r6, sl, lr} │ │ │ │ @ instruction: 0xf8d15841 │ │ │ │ stmdbge r2, {r4, r7, r9} │ │ │ │ bicscs r9, sp, r0, lsl #2 │ │ │ │ andpl pc, sp, r0, lsl #10 │ │ │ │ @ instruction: 0xf754300c │ │ │ │ - strmi lr, [r4], -r6, asr #25 │ │ │ │ + strmi lr, [r4], -r2, lsl #26 │ │ │ │ tstle r5, r1, asr #24 │ │ │ │ - ldc2 1, cr15, [r4], #308 @ 0x134 │ │ │ │ + ldc2 1, cr15, [r0], #308 @ 0x134 │ │ │ │ @ instruction: 0xf7f86800 │ │ │ │ submi pc, r4, #564 @ 0x234 │ │ │ │ @ instruction: 0xf6ff2c00 │ │ │ │ movwcs sl, #3878 @ 0xf26 │ │ │ │ ldrtmi r2, [r9], -r8, lsl #4 │ │ │ │ @ instruction: 0xf00a2003 │ │ │ │ stmdacs r0, {r0, r1, r3, r5, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ @@ -289092,54 +289063,54 @@ │ │ │ │ stcge 15, cr0, [r2], {112} @ 0x70 │ │ │ │ ldrbtmi r4, [r9], #-1579 @ 0xfffff9d5 │ │ │ │ ldrtmi r6, [r2], -r9, lsl #16 │ │ │ │ bicscs r5, sp, r0, asr #16 │ │ │ │ addseq pc, r0, #208, 16 @ 0xd00000 │ │ │ │ ldrbt r9, [r3], r0, lsl #8 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ - rsbseq r5, lr, lr, ror #14 │ │ │ │ - rsbseq r5, lr, sl, ror #13 │ │ │ │ - @ instruction: 0x007e5694 │ │ │ │ - rsbseq r5, lr, ip, ror r6 │ │ │ │ - rsbseq r5, lr, r2, lsr r6 │ │ │ │ - rsbseq r5, lr, ip, asr #11 │ │ │ │ - rsbseq r5, lr, sl, asr r5 │ │ │ │ + rsbseq r5, lr, r6, ror #15 │ │ │ │ + rsbseq r5, lr, r2, ror #14 │ │ │ │ + rsbseq r5, lr, ip, lsl #14 │ │ │ │ + ldrshteq r5, [lr], #-100 @ 0xffffff9c │ │ │ │ + rsbseq r5, lr, sl, lsr #13 │ │ │ │ + rsbseq r5, lr, r4, asr #12 │ │ │ │ + ldrsbteq r5, [lr], #-82 @ 0xffffffae │ │ │ │ vnmla.f64 d4, d13, d22 │ │ │ │ stmdbmi r6!, {r4, r5, r6, r8, r9, sl, fp, sp}^ │ │ │ │ ldrbtmi r4, [fp], #-1592 @ 0xfffff9c8 │ │ │ │ ldmpl r3, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ @ instruction: 0xf8d32213 │ │ │ │ @ instruction: 0xf00a4290 │ │ │ │ andls pc, r0, r9, ror ip @ │ │ │ │ andpl pc, sp, r4, lsl #10 │ │ │ │ ldrtmi r4, [r2], -fp, lsr #12 │ │ │ │ ldrdcc r2, [ip], -sp │ │ │ │ - stcl 7, cr15, [sl], #-336 @ 0xfffffeb0 │ │ │ │ + stc 7, cr15, [r6], #336 @ 0x150 │ │ │ │ mcrrne 6, 0, r4, r3, cr4 │ │ │ │ mrcge 4, 6, APSR_nzcv, cr3, cr15, {3} │ │ │ │ - mrrc2 1, 4, pc, r8, cr13 @ │ │ │ │ + mrrc2 1, 4, pc, r4, cr13 @ │ │ │ │ @ instruction: 0xf7f86800 │ │ │ │ submi pc, r4, #49, 30 @ 0xc4 │ │ │ │ - blmi 0x17644c4 │ │ │ │ + blmi 0x176444c │ │ │ │ svccs 0x0070ee1d │ │ │ │ ldrbtmi r4, [fp], #-1592 @ 0xfffff9c8 │ │ │ │ ldmpl r3, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ addsmi pc, r0, #13828096 @ 0xd30000 │ │ │ │ @ instruction: 0xf99cf7ee │ │ │ │ ldmdbmi r3, {r0, r1, r2, r3, r4, r6, r7, r8, r9, sl, sp, lr, pc}^ │ │ │ │ svceq 0x0070ee1d │ │ │ │ @ instruction: 0x462b4632 │ │ │ │ stmdavs r9, {r0, r3, r4, r5, r6, sl, lr} │ │ │ │ bicscs r5, sp, r0, asr #16 │ │ │ │ addseq pc, r0, #208, 16 @ 0xd00000 │ │ │ │ @ instruction: 0xf5009700 │ │ │ │ andcc r5, ip, sp │ │ │ │ - mcrr 7, 5, pc, r2, cr4 @ │ │ │ │ + ldcl 7, cr15, [lr], #-336 @ 0xfffffeb0 │ │ │ │ tstle r5, r2, asr #24 │ │ │ │ - ldc2 1, cr15, [r2], #-308 @ 0xfffffecc │ │ │ │ + stc2 1, cr15, [lr], #-308 @ 0xfffffecc │ │ │ │ @ instruction: 0xf7f86800 │ │ │ │ submi pc, r0, #11, 30 @ 0x2c │ │ │ │ @ instruction: 0xf972f7ee │ │ │ │ strt r4, [r2], r4, lsl #12 │ │ │ │ andscs r2, r0, #67108864 @ 0x4000000 │ │ │ │ @ instruction: 0x46184639 │ │ │ │ stc2 0, cr15, [r8, #-40]! @ 0xffffffd8 │ │ │ │ @@ -289158,77 +289129,77 @@ │ │ │ │ smlabtls sl, r1, r8, r6 │ │ │ │ stmdavs r4!, {r2, r3, r4, r5, r6, sl, lr} │ │ │ │ @ instruction: 0xf8d15929 │ │ │ │ stmdbge r4, {r4, r7, r9} │ │ │ │ bicscs r9, sp, r0, lsl #2 │ │ │ │ andpl pc, sp, r0, lsl #10 │ │ │ │ @ instruction: 0xf754300c │ │ │ │ - strmi lr, [r4], -sl, lsl #24 │ │ │ │ + strmi lr, [r4], -r6, asr #24 │ │ │ │ suble r1, r3, r6, asr #24 │ │ │ │ @ instruction: 0xf47f2c00 │ │ │ │ @ instruction: 0x4623ae70 │ │ │ │ @ instruction: 0x46392210 │ │ │ │ @ instruction: 0xf00a2003 │ │ │ │ stmdacs r0, {r0, r2, r4, r5, r6, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf8bdd042 │ │ │ │ andhi r3, r3, r0, lsl r0 │ │ │ │ @ instruction: 0x3012f8bd │ │ │ │ - blls 0x2cab78 │ │ │ │ - blls 0x342b7c │ │ │ │ - blls 0x3c2c80 │ │ │ │ + blls 0x2cab00 │ │ │ │ + blls 0x342b04 │ │ │ │ + blls 0x3c2c08 │ │ │ │ strcs r6, [r0], #-195 @ 0xffffff3d │ │ │ │ stmdbmi r2!, {r0, r3, r4, r6, r9, sl, sp, lr, pc} │ │ │ │ svceq 0x0070ee1d │ │ │ │ ldrtmi r4, [r2], -fp, lsr #12 │ │ │ │ stmdavs r9, {r0, r3, r4, r5, r6, sl, lr} │ │ │ │ bicscs r5, sp, r0, asr #16 │ │ │ │ addseq pc, r0, #208, 16 @ 0xd00000 │ │ │ │ @ instruction: 0xf5009700 │ │ │ │ andcc r5, ip, sp │ │ │ │ - bl 0xff8687ec │ │ │ │ + ldc 7, cr15, [r8], {84} @ 0x54 │ │ │ │ stclne 6, cr4, [r0], #-16 │ │ │ │ @ instruction: 0xf14dd105 │ │ │ │ - stmdavs r0, {r0, r1, r3, r6, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdavs r0, {r0, r1, r2, r6, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ mcr2 7, 5, pc, cr4, cr8, {7} @ │ │ │ │ stccs 2, cr4, [r0], {68} @ 0x44 │ │ │ │ mrcge 6, 1, APSR_nzcv, cr13, cr15, {7} │ │ │ │ stmdbmi pc, {r5, r9, sl, lr} @ │ │ │ │ @ instruction: 0xf00a2213 │ │ │ │ @ instruction: 0x4604fbf3 │ │ │ │ @ instruction: 0xf14de635 │ │ │ │ - stmdavs r0, {r0, r1, r3, r4, r5, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdavs r0, {r0, r1, r2, r4, r5, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ mrc2 7, 4, pc, cr4, cr8, {7} │ │ │ │ strb r4, [sp], r4, asr #4 │ │ │ │ - blx 0xfee6700a │ │ │ │ + blx 0xfed66f92 │ │ │ │ @ instruction: 0xf7f86800 │ │ │ │ submi pc, r4, #2256 @ 0x8d0 │ │ │ │ @ instruction: 0xf06fe7b4 │ │ │ │ @ instruction: 0xe6240415 │ │ │ │ streq pc, [sp], #-111 @ 0xffffff91 │ │ │ │ @ instruction: 0xf18be621 │ │ │ │ - svclt 0x0000f985 │ │ │ │ - rsbseq r5, lr, lr, lsl r5 │ │ │ │ - eorseq r1, r4, r0, asr #23 │ │ │ │ - ldrsbteq r5, [lr], #-78 @ 0xffffffb2 │ │ │ │ - rsbseq r5, lr, r4, asr #9 │ │ │ │ - rsbseq r5, lr, r4, asr r4 │ │ │ │ - ldrshteq r5, [lr], #-56 @ 0xffffffc8 │ │ │ │ + svclt 0x0000f981 │ │ │ │ + @ instruction: 0x007e5596 │ │ │ │ + eorseq r1, r4, r0, asr #22 │ │ │ │ + rsbseq r5, lr, r6, asr r5 │ │ │ │ + rsbseq r5, lr, ip, lsr r5 │ │ │ │ + rsbseq r5, lr, ip, asr #9 │ │ │ │ + rsbseq r5, lr, r0, ror r4 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b0f8cc │ │ │ │ ldrmi fp, [ip], -ip, lsl #1 │ │ │ │ - blx 0x8fda10 │ │ │ │ + blx 0x8fd998 │ │ │ │ ldrmi pc, [r7], -r1, lsl #25 │ │ │ │ ldmdavs fp, {r0, r3, sl, fp} │ │ │ │ @ instruction: 0xf04f930b │ │ │ │ @ instruction: 0xf10c0300 │ │ │ │ @ instruction: 0xf8dd33ff │ │ │ │ ldmib sp, {r4, r6, pc}^ │ │ │ │ - blcs 0x704f90 │ │ │ │ + blcs 0x704f18 │ │ │ │ ldm pc, {r0, r3, r4, fp, ip, lr, pc}^ @ │ │ │ │ eoreq pc, r3, r3, lsl r0 @ │ │ │ │ rsbseq r0, r6, pc, lsl #1 │ │ │ │ mulseq r8, lr, r0 │ │ │ │ andseq r0, r8, r8, lsl r0 │ │ │ │ andseq r0, r8, r8, lsl r0 │ │ │ │ sbcseq r0, fp, r8, lsl r0 │ │ │ │ @@ -289246,38 +289217,38 @@ │ │ │ │ sub r0, r1, r5, lsr #8 │ │ │ │ svcvc 0x00faf5b4 │ │ │ │ andhi pc, pc, #0, 4 │ │ │ │ strtmi r2, [r0], -r6, lsl #2 │ │ │ │ @ instruction: 0xf856f110 │ │ │ │ movwcs r2, #4614 @ 0x1206 │ │ │ │ ldrtmi r4, [r1], -r5, lsl #12 │ │ │ │ - blx 0x23c406 │ │ │ │ + blx 0x23c38e │ │ │ │ andls pc, r5, #536870912 @ 0x20000000 │ │ │ │ mcrr2 0, 0, pc, ip, cr10 @ │ │ │ │ @ instruction: 0xf0002800 │ │ │ │ - bls 0x28b394 │ │ │ │ + bls 0x28b31c │ │ │ │ strmi r4, [r2], #-1579 @ 0xfffff9d5 │ │ │ │ stmdahi r1, {r2, r3, r5, r6, r8, ip, sp, pc} │ │ │ │ andshi r3, r9, r6 │ │ │ │ addmi r3, r2, #402653184 @ 0x18000000 │ │ │ │ stcne 8, cr15, [r4], {48} @ 0x30 │ │ │ │ stcne 8, cr15, [r4], {35} @ 0x23 │ │ │ │ stcne 8, cr15, [r2], {48} @ 0x30 │ │ │ │ stcne 8, cr15, [r2], {35} @ 0x23 │ │ │ │ - blmi 0xfe51f39c │ │ │ │ + blmi 0xfe51f324 │ │ │ │ svcne 0x0070ee1d │ │ │ │ ldrbtmi r4, [fp], #-1594 @ 0xfffff9c6 │ │ │ │ stmiapl r9, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ @ instruction: 0xf8d12300 │ │ │ │ movwls r0, #4752 @ 0x1290 │ │ │ │ andpl pc, sp, r0, lsl #10 │ │ │ │ strtmi r9, [fp], -r0, lsl #8 │ │ │ │ vst4.8 {d19-d22}, [pc], ip │ │ │ │ @ instruction: 0xf754719c │ │ │ │ - strmi lr, [r4], -ip, lsr #22 │ │ │ │ + strmi lr, [r4], -r8, ror #22 │ │ │ │ @ instruction: 0xf0001c42 │ │ │ │ strtmi r8, [r8], -sp, lsr #1 │ │ │ │ @ instruction: 0xfff6f10f │ │ │ │ ldmdavs r9, {r7, r8, r9, fp, lr} │ │ │ │ subsmi r9, r9, fp, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ bichi pc, ip, r0, asr #32 │ │ │ │ @@ -289296,17 +289267,17 @@ │ │ │ │ @ instruction: 0x81b2f040 │ │ │ │ strtmi r4, [r1], -r2, asr #12 │ │ │ │ andlt r4, ip, r8, lsr r6 │ │ │ │ @ instruction: 0x47f0e8bd │ │ │ │ mcrlt 7, 6, pc, cr0, cr14, {7} @ │ │ │ │ strbmi r4, [r2], -r1, lsr #12 │ │ │ │ @ instruction: 0xf18a4638 │ │ │ │ - @ instruction: 0x4604fb3f │ │ │ │ + @ instruction: 0x4604fb3b │ │ │ │ bicle r1, sp, r3, asr #24 │ │ │ │ - blx 0xffa671a8 │ │ │ │ + blx 0xff967130 │ │ │ │ @ instruction: 0xf7f86800 │ │ │ │ submi pc, r4, #12096 @ 0x2f40 │ │ │ │ movwcs lr, #1990 @ 0x7c6 │ │ │ │ stmib sp, {r0, r3, r6, r9, sl, lr}^ │ │ │ │ stmib sp, {r1, r2, r8, r9, ip, sp}^ │ │ │ │ stmdbcs r0, {r3, r8, r9, ip, sp} │ │ │ │ cmpphi lr, r0, asr #32 @ p-variant is OBSOLETE │ │ │ │ @@ -289343,30 +289314,30 @@ │ │ │ │ stmdacs r0, {r0, r2, r3, r4, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ mrshi pc, (UNDEF: 76) @ │ │ │ │ stcne 0, cr9, [r0, #-20]! @ 0xffffffec │ │ │ │ @ instruction: 0xff7cf10f │ │ │ │ stmdacs r0, {r0, r2, r9, sl, lr} │ │ │ │ mrshi pc, (UNDEF: 76) @ │ │ │ │ strtmi r9, [r2], -r5, lsl #18 │ │ │ │ - blcc 0x268e6c │ │ │ │ - blcc 0x268e2c │ │ │ │ - b 0xae88c4 │ │ │ │ + blcc 0x268df4 │ │ │ │ + blcc 0x268db4 │ │ │ │ + b 0x19e884c │ │ │ │ vmov.s16 r4, d13[0] │ │ │ │ shsub16mi r1, sl, r0 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ vadd.i8 , q8, │ │ │ │ @ instruction: 0xf8d3112d │ │ │ │ @ instruction: 0x462b0290 │ │ │ │ @ instruction: 0xf5009400 │ │ │ │ @ instruction: 0xf8cd500d │ │ │ │ andcc r8, ip, r4 │ │ │ │ - b 0x20e8aa8 │ │ │ │ + b 0xfefe8a30 │ │ │ │ mcrrne 6, 0, r4, r6, cr4 │ │ │ │ svcge 0x0053f47f │ │ │ │ - blx 0x1c67298 │ │ │ │ + blx 0x1b67220 │ │ │ │ @ instruction: 0xf7f86800 │ │ │ │ submi pc, r4, #4416 @ 0x1140 │ │ │ │ strmi lr, [sp], -fp, asr #14 │ │ │ │ @ instruction: 0xf0402900 │ │ │ │ movwcs r8, #4263 @ 0x10a7 │ │ │ │ andcs r4, r8, #51380224 @ 0x3100000 │ │ │ │ @ instruction: 0xf00a4618 │ │ │ │ @@ -289388,94 +289359,94 @@ │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ vst2. {d21-d22}, [pc], fp │ │ │ │ @ instruction: 0xf8d37197 │ │ │ │ @ instruction: 0x462b0290 │ │ │ │ @ instruction: 0xf5009400 │ │ │ │ stmib sp, {r0, r2, r3, ip, lr}^ │ │ │ │ andcc r6, ip, r1, lsl #16 │ │ │ │ - b 0x1068b2c │ │ │ │ + b 0x1f68ab4 │ │ │ │ stclne 6, cr4, [r0], #-16 │ │ │ │ @ instruction: 0xf14dd105 │ │ │ │ - stmdavs r0, {r0, r1, r3, r5, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdavs r0, {r0, r1, r2, r5, r9, fp, ip, sp, lr, pc} │ │ │ │ stc2 7, cr15, [r4, #-992] @ 0xfffffc20 │ │ │ │ stccs 2, cr4, [r0], {68} @ 0x44 │ │ │ │ adcshi pc, r9, r0, lsl #6 │ │ │ │ @ instruction: 0xf8c9682b │ │ │ │ str r3, [r4, -r0] │ │ │ │ ldrtmi r4, [r8], -r1, lsr #12 │ │ │ │ - @ instruction: 0xf904f18a │ │ │ │ + @ instruction: 0xf900f18a │ │ │ │ mcrrne 6, 0, r4, r7, cr4 │ │ │ │ svcge 0x0000f47f │ │ │ │ svclt 0x0000e730 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ - @ instruction: 0x007e529e │ │ │ │ - @ instruction: 0x007e5194 │ │ │ │ - rsbseq r5, lr, r4, asr #2 │ │ │ │ - rsbseq r5, lr, r0, asr #1 │ │ │ │ + rsbseq r5, lr, r6, lsl r3 │ │ │ │ + rsbseq r5, lr, ip, lsl #4 │ │ │ │ + ldrhteq r5, [lr], #-28 @ 0xffffffe4 │ │ │ │ + rsbseq r5, lr, r8, lsr r1 │ │ │ │ ldmdavs sl, {r0, r1, r2, r5, r6, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, fp, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ sbchi pc, r0, r0, asr #32 │ │ │ │ @ instruction: 0x46214632 │ │ │ │ andlt r4, ip, r8, lsr r6 │ │ │ │ @ instruction: 0x47f0e8bd │ │ │ │ ldcllt 7, cr15, [r0, #1012]! @ 0x3f4 │ │ │ │ @ instruction: 0xf0002901 │ │ │ │ strtmi r8, [r3], -r9, lsr #1 │ │ │ │ @ instruction: 0x46394632 │ │ │ │ - blx 0x5e8e0a │ │ │ │ + blx 0x5e8d92 │ │ │ │ strmi r4, [r4], -r5, lsl #12 │ │ │ │ svcpl 0x0080f510 │ │ │ │ movwcs sp, #543 @ 0x21f │ │ │ │ strbmi r2, [r1], -r4, lsl #4 │ │ │ │ @ instruction: 0xf00a2003 │ │ │ │ stmdacs r0, {r0, r2, r3, r5, r6, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ addshi pc, ip, r0 │ │ │ │ andvs r2, r5, r0, lsl #8 │ │ │ │ - blmi 0x16249a0 │ │ │ │ - blls 0x404ee4 │ │ │ │ + blmi 0x1624928 │ │ │ │ + blls 0x404e6c │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ @ instruction: 0xf0400300 │ │ │ │ @ instruction: 0x46308097 │ │ │ │ pop {r2, r3, ip, sp, pc} │ │ │ │ @ instruction: 0xf7ed47f0 │ │ │ │ @ instruction: 0x4621bcf5 │ │ │ │ ldrtmi r4, [r8], -r2, asr #12 │ │ │ │ - blx 0xfede74c6 │ │ │ │ + blx 0xfece744e │ │ │ │ stclne 6, cr4, [r2], #-16 │ │ │ │ mrcge 4, 5, APSR_nzcv, cr4, cr15, {3} │ │ │ │ - blmi 0x1324a38 │ │ │ │ - blls 0x404f14 │ │ │ │ + blmi 0x13249c0 │ │ │ │ + blls 0x404e9c │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ cmnle pc, r0, lsl #6 │ │ │ │ @ instruction: 0x46214632 │ │ │ │ andlt r4, ip, r8, lsr r6 │ │ │ │ @ instruction: 0x47f0e8bd │ │ │ │ svclt 0x00aef7fd │ │ │ │ - blle 0x1b75ec8 │ │ │ │ + blle 0x1b75e50 │ │ │ │ andcs r2, r8, #0, 6 │ │ │ │ andcs r4, r3, r1, lsr r6 │ │ │ │ - blx 0xfef66efc │ │ │ │ + blx 0xfef66e84 │ │ │ │ stmdacs r0, {r1, r7, r9, sl, lr} │ │ │ │ stcne 0, cr13, [r0, #-408]! @ 0xfffffe68 │ │ │ │ cdp2 1, 9, cr15, cr8, cr15, {0} │ │ │ │ stmdacs r0, {r0, r2, r9, sl, lr} │ │ │ │ - blmi 0xf5f094 │ │ │ │ + blmi 0xf5f01c │ │ │ │ svcne 0x0070ee1d │ │ │ │ ldrbtmi r4, [fp], #-1594 @ 0xfffff9c6 │ │ │ │ stmiapl fp, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ orrsvc pc, r7, pc, asr #8 │ │ │ │ addseq pc, r0, #13828096 @ 0xd30000 │ │ │ │ strls r4, [r0], #-1579 @ 0xfffff9d5 │ │ │ │ andpl pc, sp, r0, lsl #10 │ │ │ │ stmdals r1, {r0, r2, r3, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ @ instruction: 0xf754300c │ │ │ │ - strmi lr, [r4], -r4, lsr #19 │ │ │ │ + strmi lr, [r4], -r0, ror #19 │ │ │ │ tstle r5, r1, asr #24 │ │ │ │ - @ instruction: 0xf992f14d │ │ │ │ + @ instruction: 0xf98ef14d │ │ │ │ @ instruction: 0xf7f86800 │ │ │ │ submi pc, r4, #27392 @ 0x6b00 │ │ │ │ ldcle 12, cr2, [r2], {-0} │ │ │ │ @ instruction: 0xf8ca682b │ │ │ │ strbt r3, [ip], -r0 │ │ │ │ andcs r2, r8, #67108864 @ 0x4000000 │ │ │ │ @ instruction: 0xf00a4618 │ │ │ │ @@ -289486,41 +289457,41 @@ │ │ │ │ movwls r6, #34883 @ 0x8843 │ │ │ │ movwcs lr, #1699 @ 0x6a3 │ │ │ │ @ instruction: 0x46221d31 │ │ │ │ @ instruction: 0xf00a2003 │ │ │ │ @ instruction: 0xb1a8fa77 │ │ │ │ stcne 6, cr4, [r9, #-136]! @ 0xffffff78 │ │ │ │ andeq pc, r4, sl, lsl #2 │ │ │ │ - stmdb ip, {r0, r2, r5, r6, r7, r9, sl, ip, sp, lr, pc} │ │ │ │ + stmdb r8, {r0, r2, r5, r6, r7, r9, sl, ip, sp, lr, pc}^ │ │ │ │ movwcs lr, #2014 @ 0x7de │ │ │ │ tstpeq r4, sl, lsl #2 @ p-variant is OBSOLETE │ │ │ │ andcs r4, r3, r2, lsr #12 │ │ │ │ - blx 0x1b66f9c │ │ │ │ + blx 0x1b66f24 │ │ │ │ @ instruction: 0x4622b130 │ │ │ │ @ instruction: 0xf1091d29 │ │ │ │ @ instruction: 0xf6e50004 │ │ │ │ - @ instruction: 0xe737e8fe │ │ │ │ + @ instruction: 0xe737e93a │ │ │ │ streq pc, [sp], #-111 @ 0xffffff91 │ │ │ │ @ instruction: 0x460ae63d │ │ │ │ - subsvc pc, r8, sl, asr #4 │ │ │ │ + sbcsvs pc, r8, sl, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf0394661 │ │ │ │ ldrb pc, [r2, #2407]! @ 0x967 @ │ │ │ │ ldreq pc, [r5], #-111 @ 0xffffff91 │ │ │ │ @ instruction: 0x4628e634 │ │ │ │ cdp2 1, 2, cr15, cr8, cr15, {0} │ │ │ │ streq pc, [sp], #-111 @ 0xffffff91 │ │ │ │ @ instruction: 0xf06fe62e │ │ │ │ strt r0, [fp], -r6, lsl #8 │ │ │ │ - @ instruction: 0xff20f18a │ │ │ │ + @ instruction: 0xff1cf18a │ │ │ │ streq pc, [fp], #-111 @ 0xffffff91 │ │ │ │ @ instruction: 0xf06fe626 │ │ │ │ strt r0, [r0], -fp, lsl #8 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ - rsbseq r4, lr, lr, lsl #31 │ │ │ │ + rsbseq r5, lr, r6 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ andeq pc, r0, ip, asr #17 │ │ │ │ stceq 8, cr15, [r8], #-304 @ 0xfffffed0 │ │ │ │ stcpl 5, cr15, [r0, #692] @ 0x2b4 │ │ │ │ umulllt r4, r4, r5, fp @ │ │ │ │ @@ -289529,25 +289500,25 @@ │ │ │ │ @ instruction: 0xf50d0494 │ │ │ │ strmi r5, [sp], -r0, lsl #1 │ │ │ │ sbcvs r6, r3, fp, lsl r8 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ ldrmi r3, [r0], ip │ │ │ │ vst4.8 {d18,d20,d22,d24}, [pc], r0 │ │ │ │ stmdage r3, {r7, r9, ip, lr} │ │ │ │ - bl 0x19e75f4 │ │ │ │ + bl 0x18e757c │ │ │ │ ldmdblt fp, {r0, r1, r5, fp, sp, lr} │ │ │ │ @ instruction: 0xf854e025 │ │ │ │ tstlt r3, #40, 30 @ 0xa0 │ │ │ │ mvnsle r4, fp, lsr #5 │ │ │ │ movtlt r6, #26918 @ 0x6926 │ │ │ │ ldrtmi r4, [sl], -r0, lsr #12 │ │ │ │ @ instruction: 0xf8cda903 │ │ │ │ ldrmi r8, [r0, r0]! │ │ │ │ @ instruction: 0xf50d4604 │ │ │ │ - blmi 0xfe17f638 │ │ │ │ + blmi 0xfe17f5c0 │ │ │ │ ldmdavs sl, {r2, r3, r8, ip, sp} │ │ │ │ subsmi r6, sl, fp, lsl #16 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ rscshi pc, r5, r0, asr #32 │ │ │ │ @ instruction: 0xf50d4620 │ │ │ │ andlt r5, r4, r0, lsl #27 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @@ -289557,57 +289528,57 @@ │ │ │ │ @ instruction: 0xf64b81f0 │ │ │ │ vorr.i32 q9, #0 @ 0x00000000 │ │ │ │ ldmdavs fp, {r0, r1, r2, r4, r7, r8, r9, sp} │ │ │ │ ldrtle r0, [r3], #-1372 @ 0xfffffaa4 │ │ │ │ ldreq pc, [r8], #-111 @ 0xffffff91 │ │ │ │ stmdavs r3!, {r0, r2, r3, r4, r6, r7, r8, r9, sl, sp, lr, pc}^ │ │ │ │ rscsle r2, r9, r0, lsl #22 │ │ │ │ - bcs 0x2c5608 │ │ │ │ - bcs 0x1e10f0 │ │ │ │ - bllt 0x1fe1184 │ │ │ │ + bcs 0x2c5590 │ │ │ │ + bcs 0x1e1078 │ │ │ │ + bllt 0x1fe110c │ │ │ │ cdp 8, 1, cr4, cr13, cr13, {3} │ │ │ │ shsub16mi r4, sl, r0 │ │ │ │ ldrbtmi r2, [r8], #-310 @ 0xfffffeca │ │ │ │ stmdapl r0!, {fp, sp, lr} │ │ │ │ addseq pc, r0, #208, 16 @ 0xd00000 │ │ │ │ andpl pc, sp, r0, lsl #10 │ │ │ │ @ instruction: 0xf754300c │ │ │ │ - @ instruction: 0x4604e8d8 │ │ │ │ + @ instruction: 0x4604e914 │ │ │ │ bicle r1, r2, r0, ror #24 │ │ │ │ - @ instruction: 0xf8c6f14d │ │ │ │ + @ instruction: 0xf8c2f14d │ │ │ │ @ instruction: 0xf7f86800 │ │ │ │ submi pc, r4, #162816 @ 0x27c00 │ │ │ │ - bcs 0x3a4fa8 │ │ │ │ + bcs 0x3a4f30 │ │ │ │ stmibvs r3!, {r2, r4, r8, ip, lr, pc} │ │ │ │ - blcs 0x3f9cc8 │ │ │ │ + blcs 0x3f9c50 │ │ │ │ adcshi pc, r7, r0, lsl #4 │ │ │ │ @ instruction: 0xf003e8df │ │ │ │ eorscc r7, r2, #591396864 @ 0x23400000 │ │ │ │ @ instruction: 0x77773232 │ │ │ │ strvc r7, [r2, #2354] @ 0x932 │ │ │ │ vmax.s8 d20, d10, d25 │ │ │ │ - vaddl.s8 , d16, d0 │ │ │ │ + vaddl.s8 , d0, d0 │ │ │ │ @ instruction: 0xf039002e │ │ │ │ strb pc, [r3, r1, asr #17] @ │ │ │ │ cmppcs r0, #78643200 @ p-variant is OBSOLETE @ 0x4b00000 │ │ │ │ orrscs pc, r7, #192, 4 │ │ │ │ ldrbeq r6, [fp, #-2075] @ 0xfffff7e5 │ │ │ │ @ instruction: 0x4629d5bc │ │ │ │ - adcvc pc, r0, sl, asr #4 │ │ │ │ + eorvc pc, r0, sl, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf8b2f039 │ │ │ │ stmdbmi pc, {r2, r4, r5, r7, r8, r9, sl, sp, lr, pc}^ @ │ │ │ │ svceq 0x0070ee1d │ │ │ │ ldrbtmi r4, [r9], #-1594 @ 0xfffff9c6 │ │ │ │ stmdapl r0, {r0, r3, fp, sp, lr}^ │ │ │ │ @ instruction: 0xf8d02136 │ │ │ │ @ instruction: 0xf8cd0290 │ │ │ │ @ instruction: 0xf5008000 │ │ │ │ andcc r5, ip, sp │ │ │ │ - ldm r6, {r2, r4, r6, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + ldm r2, {r2, r4, r6, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ mcrrne 6, 0, r4, r2, cr4 │ │ │ │ ldr sp, [sp, r1, lsl #3]! │ │ │ │ stmiavs r3!, {r2, r8, sl, sp}^ │ │ │ │ ldreq pc, [r8], -r4, lsl #2 │ │ │ │ rsbsle r2, r1, r1, lsl #22 │ │ │ │ subsle r2, r4, r2, lsl #22 │ │ │ │ strbmi r2, [r1], -r1, lsl #6 │ │ │ │ @@ -289621,39 +289592,39 @@ │ │ │ │ ldrbtmi r4, [r9], #-1594 @ 0xfffff9c6 │ │ │ │ cdp 8, 1, cr6, cr13, cr9, {0} │ │ │ │ stmdapl r1, {r4, r5, r6, r8, r9, sl, fp}^ │ │ │ │ addseq pc, r0, #13697024 @ 0xd10000 │ │ │ │ tstls r0, r3, lsl #18 │ │ │ │ @ instruction: 0xf5002136 │ │ │ │ andcc r5, ip, sp │ │ │ │ - stmda sl!, {r2, r4, r6, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + stmia r6!, {r2, r4, r6, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ mcrrne 6, 0, r4, r1, cr4 │ │ │ │ @ instruction: 0xf14dd105 │ │ │ │ - stmdavs r0, {r0, r3, r4, r6, fp, ip, sp, lr, pc} │ │ │ │ - blx 0xde9172 │ │ │ │ + stmdavs r0, {r0, r2, r4, r6, fp, ip, sp, lr, pc} │ │ │ │ + blx 0xde90fa │ │ │ │ @ instruction: 0xf5144244 │ │ │ │ @ instruction: 0xf4bf5f80 │ │ │ │ strtmi sl, [sl], -ip, asr #30 │ │ │ │ movwcs r4, #1601 @ 0x641 │ │ │ │ @ instruction: 0xf00a2003 │ │ │ │ stmdacs r0, {r0, r1, r2, r3, r6, r8, fp, ip, sp, lr, pc} │ │ │ │ movwcs sp, #64 @ 0x40 │ │ │ │ stmdbge r3, {r1, r4, r5, r9, sl, lr} │ │ │ │ stc2l 0, cr15, [lr, #36] @ 0x24 │ │ │ │ strcs lr, [r2, #-1853] @ 0xfffff8c3 │ │ │ │ strcs lr, [r8, #-1979] @ 0xfffff845 │ │ │ │ stmibvs r5!, {r0, r3, r4, r5, r7, r8, r9, sl, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf1042100 │ │ │ │ @ instruction: 0xf00a0020 │ │ │ │ - blx 0x16940a │ │ │ │ + blx 0x169392 │ │ │ │ ldr pc, [r0, r5, lsl #10]! │ │ │ │ orrspl pc, r0, #-1342177276 @ 0xb0000004 │ │ │ │ orrscs pc, r7, #192, 4 │ │ │ │ teqcs r0, r2, ror #19 │ │ │ │ - blx 0x18524e │ │ │ │ + blx 0x1851d6 │ │ │ │ ldmibvs sp, {r1, r8, r9, ip, sp}^ │ │ │ │ strcs lr, [r1, #-1957] @ 0xfffff85b │ │ │ │ movwcs lr, #6051 @ 0x17a3 │ │ │ │ strtmi r4, [sl], -r1, asr #12 │ │ │ │ @ instruction: 0xf00a4618 │ │ │ │ strmi pc, [r1], -r7, lsr #18 │ │ │ │ ldrtmi fp, [r2], -r0, asr #3 │ │ │ │ @@ -289667,22 +289638,22 @@ │ │ │ │ addseq pc, r0, #208, 16 @ 0xd00000 │ │ │ │ ldrb r9, [lr, -r0, lsl #8]! │ │ │ │ ldrtmi r4, [sl], -fp, lsl #18 │ │ │ │ ldrbtmi r6, [r9], #-2147 @ 0xfffff79d │ │ │ │ ldr r6, [ip, r9, lsl #16] │ │ │ │ streq pc, [sp], #-111 @ 0xffffff91 │ │ │ │ @ instruction: 0xf18ae6ff │ │ │ │ - @ instruction: 0xf7f9fde1 │ │ │ │ + @ instruction: 0xf7f9fddd │ │ │ │ svclt 0x0000ff1d │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ - rsbseq r4, lr, sl, ror #27 │ │ │ │ - rsbseq r4, lr, lr, ror #26 │ │ │ │ - rsbseq r4, lr, sl, lsl sp │ │ │ │ - rsbseq r4, lr, r0, ror ip │ │ │ │ - rsbseq r4, lr, r6, asr ip │ │ │ │ + rsbseq r4, lr, r2, ror #28 │ │ │ │ + rsbseq r4, lr, r6, ror #27 │ │ │ │ + @ instruction: 0x007e4d92 │ │ │ │ + rsbseq r4, lr, r8, ror #25 │ │ │ │ + rsbseq r4, lr, lr, asr #25 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b0f8cc │ │ │ │ strmi fp, [ip], -sp, lsl #1 │ │ │ │ @ instruction: 0x461f4995 │ │ │ │ movwcs r4, #1542 @ 0x606 │ │ │ │ @@ -289706,16 +289677,16 @@ │ │ │ │ orrshi pc, r1, r0 │ │ │ │ svcvc 0x0087f5b4 │ │ │ │ @ instruction: 0xf64bd05c │ │ │ │ vorr.i32 q9, #0 @ 0x00000000 │ │ │ │ ldmdavs fp, {r0, r1, r2, r4, r7, r8, r9, sp} │ │ │ │ @ instruction: 0xf100055b │ │ │ │ @ instruction: 0xf06f82c9 │ │ │ │ - blmi 0x1fec44c │ │ │ │ - blls 0x405340 │ │ │ │ + blmi 0x1fec3d4 │ │ │ │ + blls 0x4052c8 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ @ instruction: 0xf0400300 │ │ │ │ strtmi r8, [r0], -r1, ror #5 │ │ │ │ tstcs r0, sp │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ mvnshi lr, #12386304 @ 0xbd0000 │ │ │ │ @@ -289723,21 +289694,21 @@ │ │ │ │ andcs r9, r4, #20, 18 @ 0x50000 │ │ │ │ @ instruction: 0xf00a4618 │ │ │ │ stmdacs r0, {r0, r5, r7, fp, ip, sp, lr, pc} │ │ │ │ addhi pc, r0, r0 │ │ │ │ ldrmi r6, [r8], r3, lsl #16 │ │ │ │ vqdmlsl.s q9, d0, d0 │ │ │ │ strtmi r8, [r1], -r6, asr #5 │ │ │ │ - blge 0x23cbd8 │ │ │ │ + blge 0x23cb60 │ │ │ │ movwls r4, #1578 @ 0x62a │ │ │ │ strcs sl, [r4], #-2819 @ 0xfffff4fd │ │ │ │ @ instruction: 0xf1899404 │ │ │ │ - @ instruction: 0x4604fcb3 │ │ │ │ + strmi pc, [r4], -pc, lsr #25 │ │ │ │ rsbsle r1, r0, r6, asr #24 │ │ │ │ - blle 0xff536330 │ │ │ │ + blle 0xff5362b8 │ │ │ │ rsbsle r2, r3, r3, lsl #26 │ │ │ │ tstle r3, r4, lsl #26 │ │ │ │ @ instruction: 0xf7f89803 │ │ │ │ andls pc, r3, fp, asr sl @ │ │ │ │ strbmi r9, [r5], -r4, lsl #22 │ │ │ │ ldrmi r4, [r8, #1593] @ 0x639 │ │ │ │ ldrmi fp, [sp], -r8, lsr #30 │ │ │ │ @@ -289748,231 +289719,231 @@ │ │ │ │ subsle r2, r3, r0, lsl #16 │ │ │ │ andvc r9, r3, r3, lsl #22 │ │ │ │ movwcs r9, #2324 @ 0x914 │ │ │ │ andcs r2, r3, r4, lsl #4 │ │ │ │ @ instruction: 0xf86af00a │ │ │ │ suble r2, r9, r0, lsl #16 │ │ │ │ str r6, [ip, r5]! │ │ │ │ - blcs 0x372ec8 │ │ │ │ + blcs 0x372e50 │ │ │ │ andge sp, r1, #10420224 @ 0x9f0000 │ │ │ │ @ instruction: 0xf023f852 │ │ │ │ - andseq fp, r2, r9, lsr #7 │ │ │ │ - andseq fp, r2, r9, lsr #7 │ │ │ │ - andseq fp, r2, r9, lsr #7 │ │ │ │ - @ instruction: 0x0012b2bb │ │ │ │ - @ instruction: 0x0012b2bb │ │ │ │ - andseq fp, r2, r9, lsr #7 │ │ │ │ - andseq fp, r2, r5, ror #10 │ │ │ │ - andseq fp, r2, r9, lsr #7 │ │ │ │ - andseq fp, r2, r9, lsr #7 │ │ │ │ - andseq fp, r2, r9, lsr #7 │ │ │ │ + andseq fp, r2, r1, lsr r3 │ │ │ │ + andseq fp, r2, r1, lsr r3 │ │ │ │ + andseq fp, r2, r1, lsr r3 │ │ │ │ + andseq fp, r2, r3, asr #4 │ │ │ │ + andseq fp, r2, r3, asr #4 │ │ │ │ + andseq fp, r2, r1, lsr r3 │ │ │ │ + andseq fp, r2, sp, ror #9 │ │ │ │ + andseq fp, r2, r1, lsr r3 │ │ │ │ + andseq fp, r2, r1, lsr r3 │ │ │ │ + andseq fp, r2, r1, lsr r3 │ │ │ │ ldmdbls r4, {r0, r8, r9, sp} │ │ │ │ ldrmi r2, [r8], -r4, lsl #4 │ │ │ │ @ instruction: 0xf846f00a │ │ │ │ stmdavs r3, {r4, r5, r8, r9, ip, sp, pc} │ │ │ │ @ instruction: 0xf0402b04 │ │ │ │ vst1.16 {d24-d27}, [pc :128], lr │ │ │ │ movwls r7, #16775 @ 0x4187 │ │ │ │ - blge 0x23cc74 │ │ │ │ + blge 0x23cbfc │ │ │ │ movwls r4, #1584 @ 0x630 │ │ │ │ @ instruction: 0xf189ab03 │ │ │ │ - @ instruction: 0x4604fc5b │ │ │ │ + @ instruction: 0x4604fc57 │ │ │ │ @ instruction: 0xf0001c41 │ │ │ │ stccs 1, cr8, [r0], {68} @ 0x44 │ │ │ │ svcge 0x0077f6ff │ │ │ │ movwcs r9, #2324 @ 0x914 │ │ │ │ andcs r2, r3, r4, lsl #4 │ │ │ │ @ instruction: 0xf82af00a │ │ │ │ - bls 0x257934 │ │ │ │ + bls 0x2578bc │ │ │ │ andvs r2, r2, r0, lsl #6 │ │ │ │ andcs r4, r4, #59768832 @ 0x3900000 │ │ │ │ @ instruction: 0xf00a2003 │ │ │ │ stmdacs r0, {r0, r5, fp, ip, sp, lr, pc} │ │ │ │ adchi pc, sp, r0, asr #32 │ │ │ │ streq pc, [sp], #-111 @ 0xffffff91 │ │ │ │ @ instruction: 0xf14ce761 │ │ │ │ - stmdavs r0, {r0, r2, r4, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdavs r0, {r0, r4, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf9eef7f8 │ │ │ │ str r4, [r7, r4, asr #4] │ │ │ │ @ instruction: 0xf0039b03 │ │ │ │ tsteq r8, #-268435456 @ 0xf0000000 │ │ │ │ @ instruction: 0xf442bf48 │ │ │ │ ldreq r2, [r9, #-512] @ 0xfffffe00 │ │ │ │ @ instruction: 0xf442bf48 │ │ │ │ andls r6, r3, #0, 4 │ │ │ │ cdpne 7, 5, cr14, cr3, cr4, {4} │ │ │ │ @ instruction: 0xf63f2b1e │ │ │ │ andge sl, r1, #92, 30 @ 0x170 │ │ │ │ @ instruction: 0xf023f852 │ │ │ │ - andseq fp, r2, r1, asr r8 │ │ │ │ - @ instruction: 0x0012b2f3 │ │ │ │ - @ instruction: 0x0012b2f3 │ │ │ │ - @ instruction: 0x0012b2f3 │ │ │ │ - @ instruction: 0x0012b2f3 │ │ │ │ - @ instruction: 0x0012b2f3 │ │ │ │ - @ instruction: 0x0012b2f3 │ │ │ │ - @ instruction: 0x0012b2f3 │ │ │ │ - @ instruction: 0x0012b2f3 │ │ │ │ - @ instruction: 0x0012b2f3 │ │ │ │ - @ instruction: 0x0012b2f3 │ │ │ │ - @ instruction: 0x0012b2f3 │ │ │ │ - andseq fp, r2, r5, lsl #14 │ │ │ │ - @ instruction: 0x0012b2f3 │ │ │ │ - @ instruction: 0x0012b2f3 │ │ │ │ - @ instruction: 0x0012b2f3 │ │ │ │ - @ instruction: 0x0012b7d7 │ │ │ │ - @ instruction: 0x0012b2f3 │ │ │ │ - @ instruction: 0x0012b2f3 │ │ │ │ - @ instruction: 0x0012b6f5 │ │ │ │ - andseq fp, r2, r1, ror r6 │ │ │ │ - @ instruction: 0x0012b2f3 │ │ │ │ - @ instruction: 0x0012b2f3 │ │ │ │ - @ instruction: 0x0012b2f3 │ │ │ │ - @ instruction: 0x0012b2f3 │ │ │ │ - @ instruction: 0x0012b2f3 │ │ │ │ - @ instruction: 0x0012b2f3 │ │ │ │ - @ instruction: 0x0012b2bb │ │ │ │ - @ instruction: 0x0012b2f1 │ │ │ │ - @ instruction: 0x0012b2f3 │ │ │ │ - andseq fp, r2, r5, lsl #15 │ │ │ │ + @ instruction: 0x0012b7d9 │ │ │ │ + andseq fp, r2, fp, ror r2 │ │ │ │ + andseq fp, r2, fp, ror r2 │ │ │ │ + andseq fp, r2, fp, ror r2 │ │ │ │ + andseq fp, r2, fp, ror r2 │ │ │ │ + andseq fp, r2, fp, ror r2 │ │ │ │ + andseq fp, r2, fp, ror r2 │ │ │ │ + andseq fp, r2, fp, ror r2 │ │ │ │ + andseq fp, r2, fp, ror r2 │ │ │ │ + andseq fp, r2, fp, ror r2 │ │ │ │ + andseq fp, r2, fp, ror r2 │ │ │ │ + andseq fp, r2, fp, ror r2 │ │ │ │ + andseq fp, r2, sp, lsl #13 │ │ │ │ + andseq fp, r2, fp, ror r2 │ │ │ │ + andseq fp, r2, fp, ror r2 │ │ │ │ + andseq fp, r2, fp, ror r2 │ │ │ │ + andseq fp, r2, pc, asr r7 │ │ │ │ + andseq fp, r2, fp, ror r2 │ │ │ │ + andseq fp, r2, fp, ror r2 │ │ │ │ + andseq fp, r2, sp, ror r6 │ │ │ │ + @ instruction: 0x0012b5f9 │ │ │ │ + andseq fp, r2, fp, ror r2 │ │ │ │ + andseq fp, r2, fp, ror r2 │ │ │ │ + andseq fp, r2, fp, ror r2 │ │ │ │ + andseq fp, r2, fp, ror r2 │ │ │ │ + andseq fp, r2, fp, ror r2 │ │ │ │ + andseq fp, r2, fp, ror r2 │ │ │ │ + andseq fp, r2, r3, asr #4 │ │ │ │ + andseq fp, r2, r9, ror r2 │ │ │ │ + andseq fp, r2, fp, ror r2 │ │ │ │ + andseq fp, r2, sp, lsl #14 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ vpmax.u8 d18, d0, d3 │ │ │ │ - bcc 0x28bbe8 │ │ │ │ + bcc 0x28bb70 │ │ │ │ vpmin.s8 d2, d0, d13 │ │ │ │ vhadd.s8 q12, q8, q0 │ │ │ │ vqdmlal.s , d3, d3[7] │ │ │ │ sbcsmi r0, r3, r0, lsl #6 │ │ │ │ @ instruction: 0xf14007da │ │ │ │ movwcs r8, #4280 @ 0x10b8 │ │ │ │ andcs r9, r4, #20, 18 @ 0x50000 │ │ │ │ @ instruction: 0xf0094618 │ │ │ │ stmdacs r0, {r0, r1, r3, r5, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ stmdavs r3, {r1, r3, r7, ip, lr, pc} │ │ │ │ @ instruction: 0x46994698 │ │ │ │ vqdmlsl.s q9, d0, d0 │ │ │ │ - blge 0x24bc40 │ │ │ │ + blge 0x24bbc8 │ │ │ │ movwls r4, #1578 @ 0x62a │ │ │ │ - blge 0x1fcdc8 │ │ │ │ + blge 0x1fcd50 │ │ │ │ strcs r2, [r4], #-256 @ 0xffffff00 │ │ │ │ @ instruction: 0xf1899404 │ │ │ │ - @ instruction: 0x4604fbbd │ │ │ │ + @ instruction: 0x4604fbb9 │ │ │ │ tstle r5, r0, ror #24 │ │ │ │ - cdp2 1, 9, cr15, cr0, cr12, {2} │ │ │ │ + cdp2 1, 8, cr15, cr12, cr12, {2} │ │ │ │ @ instruction: 0xf7f86800 │ │ │ │ submi pc, r4, #1720320 @ 0x1a4000 │ │ │ │ @ instruction: 0xf6ff2c00 │ │ │ │ @ instruction: 0xf108aed4 │ │ │ │ - blcs 0x1b852c │ │ │ │ - blls 0x221708 │ │ │ │ + blcs 0x1b84b4 │ │ │ │ + blls 0x221690 │ │ │ │ vpadd.i8 q9, q8, q15 │ │ │ │ ldmdbls r4, {r2, r3, r4, r7, r8, pc} │ │ │ │ andcs r2, r4, #0, 6 │ │ │ │ @ instruction: 0xf0092003 │ │ │ │ stmdacs r0, {r0, r1, r2, r3, r4, r5, r6, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ svcge 0x005ef43f │ │ │ │ andls pc, r0, r0, asr #17 │ │ │ │ ldrtmi r2, [r9], -r0, lsl #6 │ │ │ │ andcs r2, r3, r4, lsl #4 │ │ │ │ @ instruction: 0xff74f009 │ │ │ │ @ instruction: 0xf43f2800 │ │ │ │ - blls 0x2172b0 │ │ │ │ + blls 0x217238 │ │ │ │ ldrt r6, [r4], r3 │ │ │ │ ldmdbls r4, {r0, r8, r9, sp} │ │ │ │ ldrmi r2, [r8], -r4, lsl #4 │ │ │ │ @ instruction: 0xff68f009 │ │ │ │ @ instruction: 0xf43f2800 │ │ │ │ stmdavs r4, {r0, r1, r2, r6, r8, r9, sl, fp, sp, pc} │ │ │ │ vmull.s8 q9, d0, d0 │ │ │ │ movwcs r8, #4494 @ 0x118e │ │ │ │ @ instruction: 0x46224639 │ │ │ │ @ instruction: 0xf0092003 │ │ │ │ - blx 0xfed6b2fc │ │ │ │ + blx 0xfed6b284 │ │ │ │ stccs 3, cr15, [r0], {128} @ 0x80 │ │ │ │ cmpne r3, #323584 @ 0x4f000 │ │ │ │ movwcs fp, #3848 @ 0xf08 │ │ │ │ @ instruction: 0xf47f2b00 │ │ │ │ - bge 0x257270 │ │ │ │ + bge 0x2571f8 │ │ │ │ andls r4, r0, #3145728 @ 0x300000 │ │ │ │ andcs r4, r9, #48, 12 @ 0x3000000 │ │ │ │ orrvc pc, r7, pc, asr #8 │ │ │ │ @ instruction: 0xf1899404 │ │ │ │ - strmi pc, [r4], -fp, ror #22 │ │ │ │ + strmi pc, [r4], -r7, ror #22 │ │ │ │ suble r1, sp, r2, asr #24 │ │ │ │ @ instruction: 0xf6ff2c00 │ │ │ │ ldmdbls r4, {r3, r7, r9, sl, fp, sp, pc} │ │ │ │ andcs r2, r4, #0, 6 │ │ │ │ @ instruction: 0xf0092003 │ │ │ │ stmdacs r0, {r0, r1, r3, r4, r5, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ svcge 0x001af43f │ │ │ │ andvs r9, r3, r4, lsl #22 │ │ │ │ - bcs 0x7e4fc8 │ │ │ │ - bcc 0xda2aa0 │ │ │ │ + bcs 0x7e4f50 │ │ │ │ + bcc 0xda2a28 │ │ │ │ ldmdale r6!, {r0, r2, r3, r4, r9, fp, sp} │ │ │ │ orrscs pc, r5, #64, 12 @ 0x4000000 │ │ │ │ orrvs pc, r6, #536870924 @ 0x2000000c │ │ │ │ @ instruction: 0x07db40d3 │ │ │ │ movwcs sp, #5423 @ 0x152f │ │ │ │ andcs r9, r4, #20, 18 @ 0x50000 │ │ │ │ @ instruction: 0xf0094618 │ │ │ │ stmdacs r0, {r0, r1, r5, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ svcge 0x0002f43f │ │ │ │ ldrmi r6, [r8], r3, lsl #16 │ │ │ │ - blcs 0x13d070 │ │ │ │ + blcs 0x13cff8 │ │ │ │ smlalbthi pc, r7, r0, r2 @ │ │ │ │ strtmi sl, [sl], -r4, lsl #22 │ │ │ │ ldrtmi r9, [r0], -r0, lsl #6 │ │ │ │ @ instruction: 0x2129ab03 │ │ │ │ @ instruction: 0xf1b8e775 │ │ │ │ svclt 0x00340f05 │ │ │ │ @ instruction: 0xf04f46c1 │ │ │ │ str r0, [r6, r4, lsl #18] │ │ │ │ andcs r4, r3, sl, lsr #12 │ │ │ │ @ instruction: 0xff08f009 │ │ │ │ @ instruction: 0xf43f2800 │ │ │ │ - blls 0x2171d8 │ │ │ │ + blls 0x217160 │ │ │ │ ldr r6, [r1], r3 │ │ │ │ vstrle s4, [r6, #-0] │ │ │ │ bicsvc pc, pc, #1325400064 @ 0x4f000000 │ │ │ │ orrvc pc, sp, #192, 4 │ │ │ │ @ instruction: 0x07dc40d3 │ │ │ │ @ instruction: 0xf06fd4cf │ │ │ │ @ instruction: 0xe63c045b │ │ │ │ - ldc2l 1, cr15, [r0, #304]! @ 0x130 │ │ │ │ + stc2l 1, cr15, [ip, #304]! @ 0x130 │ │ │ │ @ instruction: 0xf7f86800 │ │ │ │ submi pc, r4, #13172736 @ 0xc90000 │ │ │ │ @ instruction: 0xf14ce7aa │ │ │ │ - stmdavs r0, {r0, r3, r5, r6, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdavs r0, {r0, r2, r5, r6, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf8c2f7f8 │ │ │ │ ldrt r4, [r4], r4, asr #4 │ │ │ │ movwcs r2, #5187 @ 0x1443 │ │ │ │ andcs r9, r4, #20, 18 @ 0x50000 │ │ │ │ @ instruction: 0xf0094618 │ │ │ │ stmdacs r0, {r0, r5, r6, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ mcrge 4, 6, pc, cr0, cr15, {1} @ │ │ │ │ stccs 8, cr6, [r0, #-20] @ 0xffffffec │ │ │ │ smlabthi r7, r0, r2, pc @ │ │ │ │ - blge 0x27cf1c │ │ │ │ + blge 0x27cea4 │ │ │ │ movwls r4, #1584 @ 0x630 │ │ │ │ - blge 0x2b3aa0 │ │ │ │ + blge 0x2b3a28 │ │ │ │ strls r2, [r5], #-1040 @ 0xfffffbf0 │ │ │ │ - blx 0xffe67cc8 │ │ │ │ + blx 0xffd67c50 │ │ │ │ stclne 6, cr4, [r0], #-16 │ │ │ │ @ instruction: 0xf14cd105 │ │ │ │ - stmdavs r0, {r0, r1, r2, r6, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdavs r0, {r0, r1, r6, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf8a0f7f8 │ │ │ │ stccs 2, cr4, [r0], {68} @ 0x44 │ │ │ │ mcrge 6, 0, pc, cr11, cr15, {7} @ │ │ │ │ ldrtmi r2, [r9], -r9, lsl #26 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andeq pc, r8, #79 @ 0x4f │ │ │ │ andeq pc, r3, pc, asr #32 │ │ │ │ strcs fp, [r8, #-3880] @ 0xfffff0d8 │ │ │ │ cdp2 0, 11, cr15, cr8, cr9, {0} │ │ │ │ @ instruction: 0xf43f2800 │ │ │ │ - blls 0x2d7138 │ │ │ │ + blls 0x2d70c0 │ │ │ │ andvs r2, r3, r4, lsl #4 │ │ │ │ subvs r9, r3, r8, lsl #22 │ │ │ │ ldmdbls r4, {r8, r9, sp} │ │ │ │ @ instruction: 0xf0092003 │ │ │ │ stmdacs r0, {r0, r1, r3, r5, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ mcrge 4, 4, pc, cr10, cr15, {1} @ │ │ │ │ strb r6, [ip, #5]! │ │ │ │ @@ -289984,94 +289955,94 @@ │ │ │ │ movwls r3, #29445 @ 0x7305 │ │ │ │ ldmdbls r4, {r0, r8, r9, sp} │ │ │ │ ldrmi r2, [r8], -r4, lsl #4 │ │ │ │ cdp2 0, 9, cr15, cr4, cr9, {0} │ │ │ │ @ instruction: 0xf43f2800 │ │ │ │ stmdavs r5, {r0, r1, r4, r5, r6, r9, sl, fp, sp, pc} │ │ │ │ vqdmull.s q9, d0, d0 │ │ │ │ - blge 0x2cba14 │ │ │ │ + blge 0x2cb99c │ │ │ │ ldrtmi sl, [r0], -r5, lsl #20 │ │ │ │ mrscs r9, R9_usr │ │ │ │ strcs r2, [r8], #-525 @ 0xfffffdf3 │ │ │ │ @ instruction: 0xf1899405 │ │ │ │ - strmi pc, [r4], -r7, lsr #21 │ │ │ │ + strmi pc, [r4], -r3, lsr #21 │ │ │ │ tstle r2, r3, asr #24 │ │ │ │ stc2 7, cr15, [sl], #996 @ 0x3e4 │ │ │ │ stccs 6, cr4, [r0], {4} │ │ │ │ stclge 6, cr15, [r1, #1020] @ 0x3fc │ │ │ │ movwcs r4, #1593 @ 0x639 │ │ │ │ andcs r2, r3, r8, lsl #4 │ │ │ │ @ instruction: 0xf0099e05 │ │ │ │ stmdacs r0, {r0, r1, r4, r5, r6, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ mrcge 4, 2, APSR_nzcv, cr2, cr15, {1} │ │ │ │ andvs r9, r3, r6, lsl #22 │ │ │ │ - bls 0x2f436c │ │ │ │ + bls 0x2f42f4 │ │ │ │ andcs r6, r4, #66 @ 0x42 │ │ │ │ andcs r9, r3, r4, lsl r9 │ │ │ │ cdp2 0, 6, cr15, cr6, cr9, {0} │ │ │ │ @ instruction: 0xf43f2800 │ │ │ │ adcmi sl, lr, #1104 @ 0x450 │ │ │ │ strtmi fp, [lr], -r8, lsr #30 │ │ │ │ str r6, [r4, #6]! │ │ │ │ ldmdbls r4, {r0, r8, r9, sp} │ │ │ │ ldrmi r2, [r8], -r4, lsl #4 │ │ │ │ cdp2 0, 5, cr15, cr8, cr9, {0} │ │ │ │ @ instruction: 0xf43f2800 │ │ │ │ stmdavs r4, {r0, r1, r2, r4, r5, r9, sl, fp, sp, pc} │ │ │ │ - blle 0x20b67a0 │ │ │ │ + blle 0x20b6728 │ │ │ │ ldrtmi r2, [r9], -r0, lsl #6 │ │ │ │ andcs r4, r3, r2, lsr #12 │ │ │ │ cdp2 0, 4, cr15, cr12, cr9, {0} │ │ │ │ stmdacs r0, {r0, r1, r9, sl, lr} │ │ │ │ mcrge 4, 1, pc, cr10, cr15, {1} @ │ │ │ │ ldrtmi sl, [r0], -r4, lsl #20 │ │ │ │ mrscs r9, R9_usr │ │ │ │ strls r2, [r4], #-543 @ 0xfffffde1 │ │ │ │ - blx 0x1a67de8 │ │ │ │ + blx 0x1967d70 │ │ │ │ mcrrne 6, 0, r4, r2, cr4 │ │ │ │ mrcge 4, 7, APSR_nzcv, cr11, cr15, {3} │ │ │ │ - ldc2 1, cr15, [r6, #-304]! @ 0xfffffed0 │ │ │ │ + ldc2 1, cr15, [r2, #-304]! @ 0xfffffed0 │ │ │ │ @ instruction: 0xf7f86800 │ │ │ │ submi pc, r4, #983040 @ 0xf0000 │ │ │ │ movwcs lr, #1779 @ 0x6f3 │ │ │ │ movwcc lr, #22989 @ 0x59cd │ │ │ │ movwcc lr, #31181 @ 0x79cd │ │ │ │ ldmdbls r4, {r0, r8, r9, sp} │ │ │ │ ldrmi r2, [r8], -r4, lsl #4 │ │ │ │ cdp2 0, 2, cr15, cr10, cr9, {0} │ │ │ │ @ instruction: 0xf43f2800 │ │ │ │ stmdavs r5, {r0, r3, r9, sl, fp, sp, pc} │ │ │ │ - blle 0x1536bfc │ │ │ │ + blle 0x1536b84 │ │ │ │ tstcs r1, r5, lsl #20 │ │ │ │ - blge 0x2d0004 │ │ │ │ + blge 0x2cff8c │ │ │ │ andscs r4, r1, #48, 12 @ 0x3000000 │ │ │ │ strls r2, [r5], #-1036 @ 0xfffffbf4 │ │ │ │ - blx 0x10e7e34 │ │ │ │ + blx 0xfe7dbc │ │ │ │ mcrrne 6, 0, r4, r1, cr4 │ │ │ │ @ instruction: 0xf7f9d102 │ │ │ │ strmi pc, [r4], -r1, asr #24 │ │ │ │ @ instruction: 0xf6ff2c00 │ │ │ │ @ instruction: 0x4639ad58 │ │ │ │ andcs r2, ip, #0, 6 │ │ │ │ cdpls 0, 0, cr2, cr5, cr3, {0} │ │ │ │ cdp2 0, 0, cr15, cr10, cr9, {0} │ │ │ │ @ instruction: 0xf43f2800 │ │ │ │ - blls 0x2d6fdc │ │ │ │ + blls 0x2d6f64 │ │ │ │ movwcs r6, #3 │ │ │ │ subvs r9, r2, r7, lsl #20 │ │ │ │ svcls 0x00082204 │ │ │ │ andcs r6, r3, r7, lsl #1 │ │ │ │ @ instruction: 0xf0099914 │ │ │ │ stmdacs r0, {r0, r1, r3, r4, r5, r6, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ ldrb sp, [r9, #405] @ 0x195 │ │ │ │ strb r4, [lr, #-1580] @ 0xfffff9d4 │ │ │ │ @ instruction: 0xf73f2a00 │ │ │ │ ldrbt sl, [r8], r2, asr #28 │ │ │ │ strtmi r4, [r1], -sl, lsr #12 │ │ │ │ - sbcsvc pc, r0, sl, asr #4 │ │ │ │ + subsvc pc, r0, sl, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ ldc2l 0, cr15, [ip], #224 @ 0xe0 │ │ │ │ ldmdbls r4, {r0, r2, r3, r5, r8, sl, sp, lr, pc} │ │ │ │ andcs r2, r4, #0, 6 │ │ │ │ @ instruction: 0xf0092003 │ │ │ │ stmdacs r0, {r0, r1, r5, r6, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ stclge 4, cr15, [r2, #252] @ 0xfc │ │ │ │ @@ -290079,15 +290050,15 @@ │ │ │ │ ldrtmi r6, [r9], -r2 │ │ │ │ @ instruction: 0xf0092003 │ │ │ │ stmdacs r0, {r0, r3, r4, r6, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ ldcge 4, cr15, [r8, #252]! @ 0xfc │ │ │ │ andvc r9, r3, r3, lsl #22 │ │ │ │ @ instruction: 0xf06fe519 │ │ │ │ ldr r0, [r6, #-1045] @ 0xfffffbeb │ │ │ │ - blx 0xfeb67ed0 │ │ │ │ + blx 0xfea67e58 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0090f8cc │ │ │ │ svcge 0x0002b095 │ │ │ │ @ instruction: 0x46984c94 │ │ │ │ stmdavs r4!, {r0, r2, r3, r9, sl, lr} │ │ │ │ @@ -290099,29 +290070,29 @@ │ │ │ │ @ instruction: 0xf5b1dd3b │ │ │ │ subsle r7, ip, r7, lsl #31 │ │ │ │ ldmdbcs sl!, {r1, r2, r6, sl, fp, ip, lr, pc} │ │ │ │ addhi pc, r7, r0 │ │ │ │ strdle r2, [fp, #-159] @ 0xffffff61 │ │ │ │ andle r2, r1, r1, lsl #20 │ │ │ │ cmple r7, r7, lsl #20 │ │ │ │ - blcs 0x2073e4 │ │ │ │ + blcs 0x20736c │ │ │ │ orrhi pc, sl, r0, asr #4 │ │ │ │ andcs r2, r4, #67108864 @ 0x4000000 │ │ │ │ ldrmi r4, [r8], -r1, asr #12 │ │ │ │ ldc2 0, cr15, [lr, #36] @ 0x24 │ │ │ │ @ instruction: 0xf0002800 │ │ │ │ stmdavs r5, {r0, r2, r4, r5, r7, r8, pc} │ │ │ │ stceq 0, cr15, [r4], {79} @ 0x4f │ │ │ │ movweq pc, #49415 @ 0xc107 @ │ │ │ │ mvnscs r4, r2, lsr #12 │ │ │ │ andgt pc, r0, sp, asr #17 │ │ │ │ rscsvs r4, sp, r0, lsr r6 │ │ │ │ - blx 0xff067f4c │ │ │ │ + blx 0xfef67ed4 │ │ │ │ stclne 6, cr4, [r8], #-20 @ 0xffffffec │ │ │ │ - bmi 0x1f5faa0 │ │ │ │ + bmi 0x1f5fa28 │ │ │ │ ldclvs 8, cr6, [sl], #-68 @ 0xffffffbc │ │ │ │ @ instruction: 0xf04f4051 │ │ │ │ @ instruction: 0xf0400200 │ │ │ │ strtmi r8, [r8], -r7, asr #5 │ │ │ │ ldrtmi r3, [sp], ip, asr #14 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @@ -290133,22 +290104,22 @@ │ │ │ │ tstne r3, #1275068416 @ 0x4c000000 │ │ │ │ tstne r3, #-1744830464 @ 0x98000000 │ │ │ │ tstne r3, #1275068416 @ 0x4c000000 │ │ │ │ @ instruction: 0x26131313 │ │ │ │ ldcne 2, cr15, [r7], {64} @ 0x40 │ │ │ │ tstle r5, r1, ror #10 │ │ │ │ @ instruction: 0xf0002a01 │ │ │ │ - bcs 0x28c308 │ │ │ │ + bcs 0x28c290 │ │ │ │ mrshi pc, (UNDEF: 11) @ │ │ │ │ cmppcs r0, #78643200 @ p-variant is OBSOLETE @ 0x4b00000 │ │ │ │ orrscs pc, r7, #192, 4 │ │ │ │ ldrbeq r6, [fp, #-2075] @ 0xfffff7e5 │ │ │ │ cmnphi r5, r0, lsl #2 @ p-variant is OBSOLETE │ │ │ │ ldrbeq pc, [fp, #-111] @ 0xffffff91 @ │ │ │ │ - bcc 0x1a58c0 │ │ │ │ + bcc 0x1a5848 │ │ │ │ ldmle r1!, {r0, r1, r3, r9, fp, sp}^ │ │ │ │ orrsvs pc, pc, #64, 12 @ 0x4000000 │ │ │ │ @ instruction: 0x07d940d3 │ │ │ │ cdpvs 5, 11, cr13, cr11, cr12, {7} │ │ │ │ vqdmulh.s d18, d0, d3 │ │ │ │ movwcs r8, #4399 @ 0x112f │ │ │ │ strbmi r2, [r1], -r4, lsl #4 │ │ │ │ @@ -290158,127 +290129,127 @@ │ │ │ │ ldrdgt pc, [r0], -r0 │ │ │ │ cdpeq 0, 0, cr15, cr4, cr15, {2} │ │ │ │ strtmi r4, [r9], -r2, lsr #12 │ │ │ │ and pc, r0, sp, asr #17 │ │ │ │ movweq pc, #49415 @ 0xc107 @ │ │ │ │ @ instruction: 0xf8c74630 │ │ │ │ @ instruction: 0xf189c00c │ │ │ │ - @ instruction: 0x4605fa5f │ │ │ │ + @ instruction: 0x4605fa5b │ │ │ │ @ instruction: 0xd1a21c42 │ │ │ │ - stc2 1, cr15, [r8], #-304 @ 0xfffffed0 │ │ │ │ + stc2 1, cr15, [r4], #-304 @ 0xfffffed0 │ │ │ │ @ instruction: 0xf7f76800 │ │ │ │ submi pc, r5, #1, 30 │ │ │ │ - bcs 0x1a5864 │ │ │ │ + bcs 0x1a57ec │ │ │ │ ldrmi sp, [r9], -r4, asr #3 │ │ │ │ @ instruction: 0xf1072220 │ │ │ │ @ instruction: 0xf1780024 │ │ │ │ - cdpvs 14, 11, cr14, cr11, cr8, {3} │ │ │ │ + cdpvs 14, 11, cr14, cr11, cr4, {3} │ │ │ │ @ instruction: 0xf1074641 │ │ │ │ - blcs 0x92baa0 │ │ │ │ + blcs 0x92ba28 │ │ │ │ @ instruction: 0x2320bf28 │ │ │ │ @ instruction: 0x4698461a │ │ │ │ ldc2l 0, cr15, [ip, #-36] @ 0xffffffdc │ │ │ │ @ instruction: 0xf0402800 │ │ │ │ strtmi r8, [r9], -fp, lsr #2 │ │ │ │ @ instruction: 0xf8cd4622 │ │ │ │ @ instruction: 0xf1078000 │ │ │ │ ldrtmi r0, [r0], -r4, lsr #6 │ │ │ │ rscsvs r2, ip, r8, lsl #8 │ │ │ │ - blx 0xe6805c │ │ │ │ + blx 0xd67fe4 │ │ │ │ mcrrne 6, 0, r4, r1, cr5 │ │ │ │ svcge 0x0077f47f │ │ │ │ - blx 0x67f76 │ │ │ │ + blx 0xfff67efe │ │ │ │ @ instruction: 0xf7f76800 │ │ │ │ submi pc, r5, #3408 @ 0xd50 │ │ │ │ cdpne 7, 5, cr14, cr3, cr15, {3} │ │ │ │ ldmle r7, {r0, r5, r8, r9, fp, sp} │ │ │ │ @ instruction: 0xf852a201 │ │ │ │ svclt 0x0000f023 │ │ │ │ - andseq fp, r2, r3, ror #21 │ │ │ │ - andseq fp, r2, r3, ror #21 │ │ │ │ - andseq fp, r2, r3, ror #21 │ │ │ │ - andseq fp, r2, r3, ror #21 │ │ │ │ - andseq fp, r2, r3, ror #21 │ │ │ │ - andseq fp, r2, r3, ror #21 │ │ │ │ - andseq fp, r2, r3, ror #21 │ │ │ │ - andseq fp, r2, r3, ror #21 │ │ │ │ - andseq fp, r2, r3, ror #21 │ │ │ │ - andseq fp, r2, r3, ror #21 │ │ │ │ - andseq fp, r2, r3, ror #21 │ │ │ │ - andseq fp, r2, r3, ror #21 │ │ │ │ - andseq fp, r2, r5, lsl sp │ │ │ │ - andseq fp, r2, r3, ror #21 │ │ │ │ - andseq fp, r2, r3, ror #21 │ │ │ │ - andseq fp, r2, r3, ror #21 │ │ │ │ - andseq fp, r2, r1, lsl #19 │ │ │ │ - andseq fp, r2, r3, ror #21 │ │ │ │ - andseq fp, r2, r1, lsl #19 │ │ │ │ - @ instruction: 0x0012bcb7 │ │ │ │ - @ instruction: 0x0012bcb7 │ │ │ │ - andseq fp, r2, r1, lsl #19 │ │ │ │ - andseq fp, r2, r1, lsl #19 │ │ │ │ - andseq fp, r2, r1, lsl #19 │ │ │ │ - andseq fp, r2, r9, asr sp │ │ │ │ - mulseq r2, r7, sp │ │ │ │ - andseq fp, r2, r1, lsl #19 │ │ │ │ - andseq fp, r2, r1, lsl #19 │ │ │ │ - andseq fp, r2, r1, ror #21 │ │ │ │ - andseq fp, r2, r1, lsl #19 │ │ │ │ - andseq fp, r2, r1, lsl #19 │ │ │ │ - andseq fp, r2, r3, ror #21 │ │ │ │ - andseq fp, r2, r3, ror #21 │ │ │ │ - andseq fp, r2, r3, ror #21 │ │ │ │ + andseq fp, r2, fp, ror #20 │ │ │ │ + andseq fp, r2, fp, ror #20 │ │ │ │ + andseq fp, r2, fp, ror #20 │ │ │ │ + andseq fp, r2, fp, ror #20 │ │ │ │ + andseq fp, r2, fp, ror #20 │ │ │ │ + andseq fp, r2, fp, ror #20 │ │ │ │ + andseq fp, r2, fp, ror #20 │ │ │ │ + andseq fp, r2, fp, ror #20 │ │ │ │ + andseq fp, r2, fp, ror #20 │ │ │ │ + andseq fp, r2, fp, ror #20 │ │ │ │ + andseq fp, r2, fp, ror #20 │ │ │ │ + andseq fp, r2, fp, ror #20 │ │ │ │ + mulseq r2, sp, ip │ │ │ │ + andseq fp, r2, fp, ror #20 │ │ │ │ + andseq fp, r2, fp, ror #20 │ │ │ │ + andseq fp, r2, fp, ror #20 │ │ │ │ + andseq fp, r2, r9, lsl #18 │ │ │ │ + andseq fp, r2, fp, ror #20 │ │ │ │ + andseq fp, r2, r9, lsl #18 │ │ │ │ + andseq fp, r2, pc, lsr ip │ │ │ │ + andseq fp, r2, pc, lsr ip │ │ │ │ + andseq fp, r2, r9, lsl #18 │ │ │ │ + andseq fp, r2, r9, lsl #18 │ │ │ │ + andseq fp, r2, r9, lsl #18 │ │ │ │ + andseq fp, r2, r1, ror #25 │ │ │ │ + andseq fp, r2, pc, lsl sp │ │ │ │ + andseq fp, r2, r9, lsl #18 │ │ │ │ + andseq fp, r2, r9, lsl #18 │ │ │ │ + andseq fp, r2, r9, ror #20 │ │ │ │ + andseq fp, r2, r9, lsl #18 │ │ │ │ + andseq fp, r2, r9, lsl #18 │ │ │ │ + andseq fp, r2, fp, ror #20 │ │ │ │ + andseq fp, r2, fp, ror #20 │ │ │ │ + andseq fp, r2, fp, ror #20 │ │ │ │ mrcvs 4, 5, r2, cr11, cr15, {1} │ │ │ │ vqdmulh.s d18, d0, d3 │ │ │ │ movwcs r8, #4241 @ 0x1091 │ │ │ │ strbmi r2, [r1], -r4, lsl #4 │ │ │ │ @ instruction: 0xf0094618 │ │ │ │ stmdacs r0, {r0, r2, r5, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ adcshi pc, ip, r0 │ │ │ │ @ instruction: 0xf04f6805 │ │ │ │ @ instruction: 0xf1070c04 │ │ │ │ strtmi r0, [r2], -ip, lsl #6 │ │ │ │ str r2, [r5, -r1, lsl #2] │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ @ instruction: 0xf73f2a28 │ │ │ │ - bcs 0x3977f0 │ │ │ │ + bcs 0x397778 │ │ │ │ @ instruction: 0x81b9f340 │ │ │ │ movwcs r3, #6666 @ 0x1a0a │ │ │ │ vaddw.s8 q9, q0, d31 │ │ │ │ - blx 0x1f012c │ │ │ │ + blx 0x1f00b4 │ │ │ │ andsmi pc, r1, r2, lsl #4 │ │ │ │ orrshi pc, sl, r0, asr #32 │ │ │ │ mvnsmi pc, r2, lsl r0 @ │ │ │ │ addshi pc, r3, r0, asr #32 │ │ │ │ svcvs 0x00c8f012 │ │ │ │ svcge 0x0020f43f │ │ │ │ stccs 14, cr6, [r0], #-744 @ 0xfffffd18 │ │ │ │ smlabtne r4, r7, r9, lr │ │ │ │ svclt 0x001461b9 │ │ │ │ tstcs r4, r8, lsl #2 │ │ │ │ - bcs 0x447638 │ │ │ │ + bcs 0x4475c0 │ │ │ │ andcs fp, r0, #148, 30 @ 0x250 │ │ │ │ addmi r2, r8, #268435456 @ 0x10000000 │ │ │ │ @ instruction: 0xf042bf38 │ │ │ │ - bcs 0x12c36c │ │ │ │ + bcs 0x12c2f4 │ │ │ │ mrcvs 1, 5, sp, cr10, cr2, {2} │ │ │ │ ldrmi r4, [r8], -r1, asr #12 │ │ │ │ stc2l 0, cr15, [r8], #-36 @ 0xffffffdc │ │ │ │ rsbsle r2, pc, r0, lsl #16 │ │ │ │ teqvs fp, r3, lsl #16 │ │ │ │ - blcs 0x30766c │ │ │ │ + blcs 0x3075f4 │ │ │ │ stmdavs r3, {r1, r2, r8, fp, ip, lr, pc}^ │ │ │ │ mrcvs 1, 5, r6, cr11, cr11, {3} │ │ │ │ svclt 0x00042b0c │ │ │ │ @ instruction: 0x61bb6883 │ │ │ │ tstpeq r0, #-1073741823 @ p-variant is OBSOLETE @ 0xc0000001 │ │ │ │ tstcs r0, r2, lsr #12 │ │ │ │ mrcvs 6, 5, r4, cr12, cr0, {1} │ │ │ │ @ instruction: 0xf1899400 │ │ │ │ - @ instruction: 0x4605f97f │ │ │ │ + @ instruction: 0x4605f97b │ │ │ │ @ instruction: 0xf47f1c46 │ │ │ │ ldr sl, [sp, -r2, asr #29] │ │ │ │ @ instruction: 0xdc322a1a │ │ │ │ @ instruction: 0xf77f2a00 │ │ │ │ andcs sl, r1, #3696 @ 0xe70 │ │ │ │ bicsvc pc, pc, #1325400064 @ 0x4f000000 │ │ │ │ orrvc pc, sp, #192, 4 │ │ │ │ @@ -290295,30 +290266,30 @@ │ │ │ │ ldc2l 0, cr15, [r4], #-36 @ 0xffffffdc │ │ │ │ cmple r3, r0, lsl #16 │ │ │ │ ldceq 0, cr15, [r4], {79} @ 0x4f │ │ │ │ @ instruction: 0xf1074629 │ │ │ │ strtmi r0, [r2], -r4, lsr #6 │ │ │ │ @ instruction: 0xf8cd4630 │ │ │ │ @ instruction: 0xf189c000 │ │ │ │ - strmi pc, [r5], -sp, asr #18 │ │ │ │ + strmi pc, [r5], -r9, asr #18 │ │ │ │ @ instruction: 0xf47f1c68 │ │ │ │ usat sl, #11, r0, lsl #29 │ │ │ │ ldreq pc, [r5, #-111] @ 0xffffff91 │ │ │ │ @ instruction: 0xf1a2e68b │ │ │ │ ldmdbcs sp, {r0, r4, r5, r8} │ │ │ │ mrcge 6, 5, APSR_nzcv, cr2, cr15, {1} │ │ │ │ @ instruction: 0xf6402201 │ │ │ │ vrsra.s64 d18, d5, #62 │ │ │ │ addmi r6, sl, r6, lsl #7 │ │ │ │ - bllt 0x1ffbc7c │ │ │ │ + bllt 0x1ffbc04 │ │ │ │ @ instruction: 0xf47f2901 │ │ │ │ stmib r7, {r0, r1, r2, r5, r7, r9, sl, fp, sp, pc}^ │ │ │ │ stmib r7, {r0, r3, r8, r9, ip, sp}^ │ │ │ │ cmnvs fp, #738197504 @ 0x2c000000 │ │ │ │ - blcs 0x607730 │ │ │ │ + blcs 0x6076b8 │ │ │ │ andscs sp, r4, #228, 18 @ 0x390000 │ │ │ │ @ instruction: 0xf1074641 │ │ │ │ @ instruction: 0xf0090024 │ │ │ │ stmiblt r8, {r0, r6, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf1072414 │ │ │ │ eorscs r0, r2, #36, 6 @ 0x90000000 │ │ │ │ ldrtmi r4, [r0], -r9, lsr #12 │ │ │ │ @@ -290326,32 +290297,32 @@ │ │ │ │ bicsle r2, r3, ip, lsl #20 │ │ │ │ mrcvs 6, 5, r4, cr10, cr8, {0} │ │ │ │ @ instruction: 0xf0094641 │ │ │ │ strmi pc, [r3], -r9, ror #23 │ │ │ │ orrle r2, sp, r0, lsl #16 │ │ │ │ streq pc, [sp, #-111] @ 0xffffff91 │ │ │ │ @ instruction: 0x4622e657 │ │ │ │ - @ instruction: 0xf64a4629 │ │ │ │ - vaddl.s8 q8, d0, d4 │ │ │ │ + vmax.s8 d20, d10, d25 │ │ │ │ + vaddl.s8 , d16, d4 │ │ │ │ @ instruction: 0xf038002e │ │ │ │ str pc, [r1], sp, ror #21 │ │ │ │ rscsvs r2, fp, r0, lsl #6 │ │ │ │ - blcs 0x207784 │ │ │ │ + blcs 0x20770c │ │ │ │ movwcs sp, #6586 @ 0x19ba │ │ │ │ strbmi r2, [r1], -r4, lsl #4 │ │ │ │ @ instruction: 0xf0094618 │ │ │ │ stmdacs r0, {r0, r1, r2, r3, r6, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ stmdavs r5, {r1, r2, r5, r6, r7, ip, lr, pc} │ │ │ │ stceq 0, cr15, [r4], {79} @ 0x4f │ │ │ │ movweq pc, #49415 @ 0xc107 @ │ │ │ │ @ instruction: 0x21294622 │ │ │ │ movwcs lr, #1584 @ 0x630 │ │ │ │ movwcc lr, #18887 @ 0x49c7 │ │ │ │ movwcc lr, #27079 @ 0x69c7 │ │ │ │ - blcs 0x3477b4 │ │ │ │ + blcs 0x34773c │ │ │ │ movwcs sp, #4514 @ 0x11a2 │ │ │ │ cdpvs 6, 11, cr4, cr10, cr1, {2} │ │ │ │ @ instruction: 0xf0094618 │ │ │ │ @ instruction: 0x4601fbb7 │ │ │ │ sbcle r2, sp, r0, lsl #16 │ │ │ │ ldccs 8, cr6, [r4], {2} │ │ │ │ @ instruction: 0xf04f613a │ │ │ │ @@ -290359,15 +290330,15 @@ │ │ │ │ @ instruction: 0x46300310 │ │ │ │ rscvc lr, r2, #323584 @ 0x4f000 │ │ │ │ svclt 0x0014617a │ │ │ │ subcs r2, r2, #805306372 @ 0x30000004 │ │ │ │ tstcs r1, ip, asr #16 │ │ │ │ @ instruction: 0x61bc9500 │ │ │ │ mvnsvs r1, r4, ror #15 │ │ │ │ - @ instruction: 0xf8ccf189 │ │ │ │ + @ instruction: 0xf8c8f189 │ │ │ │ mcrrne 6, 0, r4, r2, cr5 │ │ │ │ mcrge 4, 0, pc, cr15, cr15, {3} @ │ │ │ │ @ instruction: 0xf9c4f7f9 │ │ │ │ str r4, [sl], -r5, lsl #12 │ │ │ │ stmib r7, {r8, r9, sp}^ │ │ │ │ cdpvs 3, 11, cr3, cr11, cr4, {0} │ │ │ │ @ instruction: 0xf47f2b08 │ │ │ │ @@ -290378,54 +290349,54 @@ │ │ │ │ addsle r2, pc, r0, lsl #16 │ │ │ │ @ instruction: 0xf1076802 │ │ │ │ teqvs sl, r0, lsl r3 │ │ │ │ cdpvs 1, 11, cr2, cr13, cr1, {0} │ │ │ │ stmdavs r4!, {r0, r2, r3, r9, sp}^ │ │ │ │ strls r4, [r0, #-1584] @ 0xfffff9d0 │ │ │ │ @ instruction: 0xf189617c │ │ │ │ - strmi pc, [r5], -r7, lsr #17 │ │ │ │ + strmi pc, [r5], -r3, lsr #17 │ │ │ │ @ instruction: 0xf47f1c44 │ │ │ │ ldrb sl, [r9, sl, ror #27] │ │ │ │ movwcs r6, #7868 @ 0x1ebc │ │ │ │ ldrmi r4, [r8], -r1, asr #12 │ │ │ │ svclt 0x00282c0f │ │ │ │ strtmi r2, [r2], -pc, lsl #8 │ │ │ │ - blx 0x1be7d96 │ │ │ │ + blx 0x1be7d1e │ │ │ │ stmdacs r0, {r0, r9, sl, lr} │ │ │ │ addlt sp, r4, r0, lsl #1 │ │ │ │ @ instruction: 0xf10d9003 │ │ │ │ strtmi r0, [r2], -pc, lsl #10 │ │ │ │ andeq pc, r7, r5, lsr #32 │ │ │ │ @ instruction: 0xf6e408ed │ │ │ │ - andcs lr, r0, #4096000 @ 0x3e8000 │ │ │ │ + andcs lr, r0, #221184 @ 0x36000 │ │ │ │ tstcs r1, r3, lsl #12 │ │ │ │ @ instruction: 0xf8044630 │ │ │ │ andscs r2, r9, #53 @ 0x35 │ │ │ │ cdpvs 7, 11, cr14, cr11, cr0, {0} │ │ │ │ stmib r7, {sl, sp}^ │ │ │ │ - blcs 0x33cdb4 │ │ │ │ + blcs 0x33cd3c │ │ │ │ svcge 0x0034f47f │ │ │ │ @ instruction: 0x46236eba │ │ │ │ andcs r4, r1, r1, asr #12 │ │ │ │ - blx 0x1367dda │ │ │ │ + blx 0x1367d62 │ │ │ │ stmdacs r0, {r3, r4, r5, r6, sp, lr} │ │ │ │ svcge 0x005ef43f │ │ │ │ andcs r6, r1, fp, ror r8 │ │ │ │ ldmdavs r9, {r1, r3, r4, r5, r7, r9, sl, fp, sp, lr}^ │ │ │ │ @ instruction: 0xf0094623 │ │ │ │ @ instruction: 0x4603fb3d │ │ │ │ @ instruction: 0xf43f2800 │ │ │ │ ldmdavs sl!, {r0, r1, r4, r6, r8, r9, sl, fp, sp, pc}^ │ │ │ │ ldrhtvs r6, [fp], #-233 @ 0xffffff17 │ │ │ │ eorshi r8, r8, #16, 16 @ 0x100000 │ │ │ │ @ instruction: 0xff9af10e │ │ │ │ stmdacs r0, {r2, r9, sl, lr} │ │ │ │ - bhi 0xf5ffb8 │ │ │ │ + bhi 0xf5ff40 │ │ │ │ rorlt r6, fp, r8 │ │ │ │ - bl 0x1fd678 │ │ │ │ + bl 0x1fd600 │ │ │ │ ldmdahi r9, {r6, r7} │ │ │ │ andshi r3, r1, r8, lsl #6 │ │ │ │ addmi r3, r3, #8, 4 @ 0x80000000 │ │ │ │ stcne 8, cr15, [r6], {19} │ │ │ │ stcne 8, cr15, [r6], {2} │ │ │ │ stcne 8, cr15, [r5], {19} │ │ │ │ stcne 8, cr15, [r5], {2} │ │ │ │ @@ -290433,84 +290404,84 @@ │ │ │ │ stcne 8, cr15, [r4], {66} @ 0x42 │ │ │ │ @ instruction: 0xf04fd1ed │ │ │ │ @ instruction: 0xf1070c08 │ │ │ │ @ instruction: 0xf8cd0310 │ │ │ │ andscs ip, sl, #0 │ │ │ │ ldrtmi r2, [r0], -r1, lsl #2 │ │ │ │ @ instruction: 0xf189617c │ │ │ │ - @ instruction: 0x4605f839 │ │ │ │ + @ instruction: 0x4605f835 │ │ │ │ tstle r2, r3, asr #24 │ │ │ │ @ instruction: 0xf932f7f9 │ │ │ │ strtmi r4, [r0], -r5, lsl #12 │ │ │ │ cdp2 1, 13, cr15, cr12, cr14, {0} │ │ │ │ @ instruction: 0x4613e575 │ │ │ │ cdpvs 6, 11, cr4, cr10, cr1, {2} │ │ │ │ @ instruction: 0xf0094620 │ │ │ │ stmdacs r0, {r0, r1, r3, r4, r5, r6, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ svcge 0x0012f43f │ │ │ │ strtmi r4, [r2], -r3, lsl #12 │ │ │ │ cdpvs 6, 11, cr4, cr12, cr9, {1} │ │ │ │ @ instruction: 0xe69d4630 │ │ │ │ - blcs 0x1f3bb0 │ │ │ │ + blcs 0x1f3b38 │ │ │ │ stcge 6, cr15, [lr, #252] @ 0xfc │ │ │ │ rscsvs r2, fp, r0, lsl #6 │ │ │ │ - blcs 0x20795c │ │ │ │ + blcs 0x2078e4 │ │ │ │ mrcvs 8, 5, sp, cr11, cr4, {0} │ │ │ │ strcs fp, [r4, #-2547] @ 0xfffff60d │ │ │ │ strls r4, [r0, #-1570] @ 0xfffff9de │ │ │ │ movweq pc, #49415 @ 0xc107 @ │ │ │ │ ldrtmi r2, [r0], -r0, lsl #2 │ │ │ │ - @ instruction: 0xf80cf189 │ │ │ │ + @ instruction: 0xf808f189 │ │ │ │ mcrrne 6, 0, r4, r4, cr5 │ │ │ │ - stclge 4, cr15, [pc, #-508] @ 0x12bc94 │ │ │ │ - bcs 0x22553c │ │ │ │ - bcs 0x163228 │ │ │ │ + stclge 4, cr15, [pc, #-508] @ 0x12bc1c │ │ │ │ + bcs 0x2254c4 │ │ │ │ + bcs 0x1631b0 │ │ │ │ ldrb sp, [r3, #-3302]! @ 0xfffff31a │ │ │ │ andcs r2, r4, #67108864 @ 0x4000000 │ │ │ │ ldrmi r4, [r8], -r1, asr #12 │ │ │ │ - blx 0xff4e7ecc │ │ │ │ + blx 0xff4e7e54 │ │ │ │ @ instruction: 0xf43f2800 │ │ │ │ stmdavs r3, {r0, r2, r5, r6, r7, r9, sl, fp, sp, pc} │ │ │ │ @ instruction: 0xe7e060fb │ │ │ │ strbmi r2, [r1], -r1, lsl #6 │ │ │ │ @ instruction: 0x4618461a │ │ │ │ - blx 0xff1e7ee4 │ │ │ │ + blx 0xff1e7e6c │ │ │ │ @ instruction: 0xf43f2800 │ │ │ │ stmdavc r3, {r0, r3, r4, r6, r7, r9, sl, fp, sp, pc} │ │ │ │ @ instruction: 0xe7d460fb │ │ │ │ - @ instruction: 0xff94f189 │ │ │ │ + @ instruction: 0xff90f189 │ │ │ │ streq pc, [fp, #-111] @ 0xffffff91 │ │ │ │ svclt 0x0000e52b │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec830e0 │ │ │ │ + bl 0xfec83068 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, fp, r0, asr #31 │ │ │ │ strmi r1, [r7], -r2, asr #28 │ │ │ │ movwcs r4, #2216 @ 0x8a8 │ │ │ │ stmdavs r0, {r0, r1, r4, r9, fp, sp} │ │ │ │ @ instruction: 0xf04f9009 │ │ │ │ stmib sp, {}^ @ │ │ │ │ stmib sp, {r0, r1, r8, r9, ip, sp}^ │ │ │ │ stmib sp, {r0, r2, r8, r9, ip, sp}^ │ │ │ │ vcgt.s8 d3, d0, d7 │ │ │ │ vand d24, d1, d16 │ │ │ │ - vqdmlal.s q9, d16, d0[0] │ │ │ │ - bl 0x1ecbe4 │ │ │ │ + vqdmlal.s q9, d0, d0[0] │ │ │ │ + bl 0x1ecb6c │ │ │ │ @ instruction: 0xf8d30387 │ │ │ │ vmovcs.16 d22[0], r6 │ │ │ │ msrhi SP_usr, r0 │ │ │ │ @ instruction: 0x460cb316 │ │ │ │ - bl 0x197334 │ │ │ │ + bl 0x1972bc │ │ │ │ and r0, r5, r6, lsl #13 │ │ │ │ strcc r6, [r4], #-2051 @ 0xfffff7fd │ │ │ │ @ instruction: 0xf84542a6 │ │ │ │ andsle r3, r7, r4, lsl #22 │ │ │ │ andcs r2, r4, #67108864 @ 0x4000000 │ │ │ │ ldrmi r4, [r8], -r1, lsr #12 │ │ │ │ - blx 0xfe167f68 │ │ │ │ + blx 0xfe167ef0 │ │ │ │ mvnsle r2, r0, lsl #16 │ │ │ │ andeq pc, sp, pc, rrx │ │ │ │ ldmdavs sl, {r4, r7, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r9, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, fp, r6, ror #2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @@ -290528,18 +290499,18 @@ │ │ │ │ rsbeq r0, sl, r7, ror r0 │ │ │ │ subseq r0, sl, r2, rrx │ │ │ │ eoreq r0, sp, r6, asr #32 │ │ │ │ andseq r0, fp, sp, lsl r0 │ │ │ │ strcs r0, [r1, #-19] @ 0xffffffed │ │ │ │ movwcs lr, #23005 @ 0x59dd │ │ │ │ strls r4, [r0, #-1568] @ 0xfffff9e0 │ │ │ │ - blx 0x769fa6 │ │ │ │ + blx 0x769f2e │ │ │ │ strcs lr, [r0, #-1998] @ 0xfffff832 │ │ │ │ - blmi 0x1f25f8c │ │ │ │ - blls 0x386020 │ │ │ │ + blmi 0x1f25f14 │ │ │ │ + blls 0x385fa8 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ svclt 0x00080300 │ │ │ │ movwcs lr, #23005 @ 0x59dd │ │ │ │ @ instruction: 0x4620d130 │ │ │ │ pop {r0, r1, r3, ip, sp, pc} │ │ │ │ @ instruction: 0xf7fc40f0 │ │ │ │ movwcs fp, #2765 @ 0xacd │ │ │ │ @@ -290553,91 +290524,91 @@ │ │ │ │ movwcs fp, #3848 @ 0xf08 │ │ │ │ @ instruction: 0x462ad118 │ │ │ │ andlt r4, fp, r0, lsr #12 │ │ │ │ ldrhtmi lr, [r0], #141 @ 0x8d │ │ │ │ mcrlt 7, 3, pc, cr2, cr13, {7} @ │ │ │ │ andscs r2, ip, #67108864 @ 0x4000000 │ │ │ │ stcls 6, cr4, [r5, #-96] @ 0xffffffa0 │ │ │ │ - blx 0x7e8034 │ │ │ │ + blx 0x7e7fbc │ │ │ │ stmdacs r0, {r0, r9, sl, lr} │ │ │ │ - blmi 0x18e0278 │ │ │ │ - blls 0x386084 │ │ │ │ + blmi 0x18e0200 │ │ │ │ + blls 0x38600c │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ svclt 0x00080300 │ │ │ │ rscle r2, r6, r1, lsl #6 │ │ │ │ - cdp2 1, 14, cr15, cr6, cr9, {4} │ │ │ │ + cdp2 1, 14, cr15, cr2, cr9, {4} │ │ │ │ strcc lr, [r6, #-2525] @ 0xfffff623 │ │ │ │ - bls 0x27d8b4 │ │ │ │ + bls 0x27d83c │ │ │ │ @ instruction: 0xf7ff9500 │ │ │ │ str pc, [r7, sp, lsl #18] │ │ │ │ strcc lr, [r6, #-2525] @ 0xfffff623 │ │ │ │ - bls 0x27d8c4 │ │ │ │ + bls 0x27d84c │ │ │ │ @ instruction: 0xf7ff9500 │ │ │ │ ldrb pc, [pc, -pc, lsr #24]! @ │ │ │ │ @ instruction: 0xf1884620 │ │ │ │ - mcrrne 15, 11, pc, r3, cr1 @ │ │ │ │ + mcrrne 15, 10, pc, r3, cr13 @ │ │ │ │ svcge 0x007af47f │ │ │ │ - @ instruction: 0xf8f0f14c │ │ │ │ + @ instruction: 0xf8ecf14c │ │ │ │ @ instruction: 0xf7f76800 │ │ │ │ submi pc, r0, #205824 @ 0x32400 │ │ │ │ ldmib sp, {r1, r4, r5, r6, r8, r9, sl, sp, lr, pc}^ │ │ │ │ stmib sp, {r0, r1, r2, r8, sl, sp}^ │ │ │ │ - blls 0x2b5470 │ │ │ │ - bls 0x27d8f4 │ │ │ │ + blls 0x2b53f8 │ │ │ │ + bls 0x27d87c │ │ │ │ mrc2 7, 1, pc, cr10, cr11, {7} │ │ │ │ ldmib sp, {r3, r5, r6, r8, r9, sl, sp, lr, pc}^ │ │ │ │ stmib sp, {r0, r1, r2, r8, sl, sp}^ │ │ │ │ - blls 0x2b5484 │ │ │ │ - bls 0x27d908 │ │ │ │ + blls 0x2b540c │ │ │ │ + bls 0x27d890 │ │ │ │ ldc2 7, cr15, [ip, #1008]! @ 0x3f0 │ │ │ │ strcs lr, [r0, #-1886] @ 0xfffff8a2 │ │ │ │ ldmib sp, {r5, r9, sl, lr}^ │ │ │ │ stmib sp, {r0, r2, r8, r9, sp}^ │ │ │ │ @ instruction: 0xf7fb5500 │ │ │ │ ldrb pc, [r5, -r7, lsr #28] @ │ │ │ │ strtmi r2, [r0], -r0, lsl #10 │ │ │ │ movwcs lr, #23005 @ 0x59dd │ │ │ │ strpl lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ stc2 7, cr15, [sl, #1008]! @ 0x3f0 │ │ │ │ - blmi 0xf25de4 │ │ │ │ - blls 0x386120 │ │ │ │ + blmi 0xf25d6c │ │ │ │ + blls 0x3860a8 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ @ instruction: 0xd1b30300 │ │ │ │ movwcs lr, #23005 @ 0x59dd │ │ │ │ andlt r4, fp, r0, lsr #12 │ │ │ │ ldrhtmi lr, [r0], #141 @ 0x8d │ │ │ │ svclt 0x0024f7f9 │ │ │ │ ldmdavs sl, {r0, r1, r2, r3, r5, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r9, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ - bls 0x2a0770 │ │ │ │ + bls 0x2a06f8 │ │ │ │ andlt r4, fp, r0, lsr #12 │ │ │ │ ldrhtmi lr, [r0], #141 @ 0x8d │ │ │ │ - blt 0xff5ea0d4 │ │ │ │ + blt 0xff5ea05c │ │ │ │ ldmdavs sl, {r3, r5, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r9, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ - bls 0x2a0754 │ │ │ │ + bls 0x2a06dc │ │ │ │ andlt r4, fp, r0, lsr #12 │ │ │ │ ldrhtmi lr, [r0], #141 @ 0x8d │ │ │ │ - bllt 0x20ea0f0 │ │ │ │ + bllt 0x20ea078 │ │ │ │ ldmdavs sl, {r0, r5, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r9, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ movwcs fp, #3844 @ 0xf04 │ │ │ │ @ instruction: 0xf43f9a05 │ │ │ │ @ instruction: 0xe783af54 │ │ │ │ @ instruction: 0xf1884620 │ │ │ │ - mcrrne 14, 4, pc, r2, cr15 @ │ │ │ │ + mcrrne 14, 4, pc, r2, cr11 @ │ │ │ │ svcge 0x0010f47f │ │ │ │ - blmi 0x765f80 │ │ │ │ - blls 0x38619c │ │ │ │ + blmi 0x765f08 │ │ │ │ + blls 0x386124 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ @ instruction: 0xf47f0300 │ │ │ │ - bls 0x297f14 │ │ │ │ + bls 0x297e9c │ │ │ │ andlt r4, fp, r0, lsr #12 │ │ │ │ ldrhtmi lr, [r0], #141 @ 0x8d │ │ │ │ stmdalt r4, {r1, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ ldmdavs sl, {r4, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r9, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ svcge 0x0066f47f │ │ │ │ @@ -290658,37 +290629,37 @@ │ │ │ │ andle r1, r4, r2, asr #24 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ strlt r4, [r8, #-1904] @ 0xfffff890 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00f8f8cc │ │ │ │ - @ instruction: 0xf844f14c │ │ │ │ + @ instruction: 0xf840f14c │ │ │ │ @ instruction: 0xf7f76800 │ │ │ │ submi pc, r0, #29696 @ 0x7400 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd08 │ │ │ │ svcvc 0x0000f5b0 │ │ │ │ vqadd.s8 d29, d0, d9 │ │ │ │ addsmi r2, r0, #268435456 @ 0x10000000 │ │ │ │ strlt sp, [r8, #-12] │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00f8f8cc │ │ │ │ - blx 0x26a1ca │ │ │ │ + blx 0x26a152 │ │ │ │ @ instruction: 0x4008e8bd │ │ │ │ - mcrlt 1, 4, pc, cr14, cr8, {3} @ │ │ │ │ - subeq pc, r0, sl, asr #12 │ │ │ │ + mcrlt 1, 4, pc, cr10, cr8, {3} @ │ │ │ │ + sbcvc pc, r0, sl, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ - @ instruction: 0xf64a4770 │ │ │ │ - vmvn.i32 d16, #0 @ 0x00000000 │ │ │ │ + vaba.s8 q10, q5, q8 │ │ │ │ + vshr.s64 d23, d16, #64 │ │ │ │ andcs r0, r0, #46 @ 0x2e │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ @@ -290709,65 +290680,65 @@ │ │ │ │ adcmi fp, r5, #2539520 @ 0x26c000 │ │ │ │ movwcs sp, #6633 @ 0x19e9 │ │ │ │ ldrmi r1, [sl], -r1, lsr #19 │ │ │ │ strcc r4, [r1], #-1560 @ 0xfffff9e8 │ │ │ │ @ instruction: 0xf8e8f009 │ │ │ │ mvnsle r2, r0, lsl #16 │ │ │ │ andeq pc, sp, pc, rrx │ │ │ │ - blne 0xff3e620c │ │ │ │ + blne 0xff3e6194 │ │ │ │ tstcs r0, r8, lsr r4 │ │ │ │ - b 0xae8868 │ │ │ │ + b 0x9e87f0 │ │ │ │ @ instruction: 0xf06fe7d7 │ │ │ │ ldrb r0, [sl, r6] │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec83498 │ │ │ │ + bl 0xfec83420 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xb08d0fb8 │ │ │ │ @ instruction: 0x46154c52 │ │ │ │ stmdavs r4!, {r1, r2, r3, r9, sl, lr} │ │ │ │ @ instruction: 0xf04f940b │ │ │ │ tstcs r0, r0, lsl #8 │ │ │ │ stmib sp, {r1, r4, r9, fp, ip, pc}^ │ │ │ │ - bcs 0x6f06c8 │ │ │ │ + bcs 0x6f0650 │ │ │ │ smlabtne r6, sp, r9, lr │ │ │ │ smlabtne r8, sp, r9, lr │ │ │ │ addhi pc, pc, r0, asr #4 │ │ │ │ @ instruction: 0x4607461a │ │ │ │ tstcs r8, r2, lsl fp │ │ │ │ @ instruction: 0xf7ffa804 │ │ │ │ strmi pc, [r4], -r3, lsr #31 │ │ │ │ stclne 1, cr11, [r0, #576]! @ 0x240 │ │ │ │ @ instruction: 0xf06fd052 │ │ │ │ - blmi 0x11ed314 │ │ │ │ - blls 0x40634c │ │ │ │ + blmi 0x11ed29c │ │ │ │ + blls 0x4062d4 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ cmnle sp, r0, lsl #6 │ │ │ │ andlt r4, sp, r0, lsr #12 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldcllt 12, cr0, [r0] │ │ │ │ @ instruction: 0xf0094628 │ │ │ │ @ instruction: 0x4605f957 │ │ │ │ rscle r2, r8, r0, lsl #16 │ │ │ │ andscs r4, r3, #933888 @ 0xe4000 │ │ │ │ @ instruction: 0xf0089804 │ │ │ │ - bls 0x36c1b0 │ │ │ │ + bls 0x36c138 │ │ │ │ strmi r9, [r3], -r1, lsl #4 │ │ │ │ ldrtmi r9, [r8], -r6, lsl #20 │ │ │ │ ldrtmi r9, [r1], -r0, lsl #4 │ │ │ │ andls r2, r2, #268435456 @ 0x10000000 │ │ │ │ strls r4, [r5], #-1578 @ 0xfffff9d6 │ │ │ │ @ instruction: 0xf7f89304 │ │ │ │ @ instruction: 0x4604fd31 │ │ │ │ - blle 0xe3343c │ │ │ │ + blle 0xe333c4 │ │ │ │ vhadd.s8 , q0, │ │ │ │ vsubw.s8 , q8, d0 │ │ │ │ ldmdavs fp, {r0, r2, r4, r7, r8, r9} │ │ │ │ @ instruction: 0xf6482238 │ │ │ │ - vsra.s64 d17, d12, #64 │ │ │ │ + vorr.i32 d17, #12 @ 0x0000000c │ │ │ │ @ instruction: 0xf649012d │ │ │ │ vmvn.i32 q11, #12 @ 0x0000000c │ │ │ │ @ instruction: 0x47982097 │ │ │ │ cmnpvs r8, #76546048 @ p-variant is OBSOLETE @ 0x4900000 │ │ │ │ orrscs pc, r7, #192, 4 │ │ │ │ addsmi r6, ip, #1769472 @ 0x1b0000 │ │ │ │ @ instruction: 0xf649d207 │ │ │ │ @@ -290778,49 +290749,49 @@ │ │ │ │ vmvn.i32 q11, #12 @ 0x0000000c │ │ │ │ @ instruction: 0xf7f82097 │ │ │ │ @ instruction: 0xe7aefdff │ │ │ │ cmppcs r0, #78643200 @ p-variant is OBSOLETE @ 0x4b00000 │ │ │ │ orrscs pc, r7, #192, 4 │ │ │ │ ldrbeq r6, [r9, #-2075] @ 0xfffff7e5 │ │ │ │ ldmdbls r2, {r0, r1, r2, r5, r7, r8, sl, ip, lr, pc} │ │ │ │ - rsbeq pc, r0, sl, asr #12 │ │ │ │ + rscvc pc, r0, sl, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xff66f037 │ │ │ │ ldmdbmi r5, {r0, r1, r2, r3, r4, r7, r8, r9, sl, sp, lr, pc} │ │ │ │ svceq 0x0070ee1d │ │ │ │ ldrtmi r4, [r2], -fp, lsr #12 │ │ │ │ stmdavs r9, {r0, r3, r4, r5, r6, sl, lr} │ │ │ │ tstcs r8, r0, asr #16 │ │ │ │ addseq pc, r0, #208, 16 @ 0xd00000 │ │ │ │ stmdbge r4, {r0, r8, ip, pc} │ │ │ │ andpl pc, sp, r0, lsl #10 │ │ │ │ andcc r9, ip, r0, lsl #2 │ │ │ │ @ instruction: 0x11b5f240 │ │ │ │ - svc 0x0046f752 │ │ │ │ + svc 0x0082f752 │ │ │ │ mcrrne 6, 0, r4, r3, cr4 │ │ │ │ @ instruction: 0xf14bd105 │ │ │ │ - stmdavs r0, {r0, r2, r4, r5, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ - blx 0x4ea3b4 │ │ │ │ + stmdavs r0, {r0, r4, r5, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + blx 0x4ea33c │ │ │ │ stccs 2, cr4, [r0], {68} @ 0x44 │ │ │ │ svcge 0x007ff6ff │ │ │ │ @ instruction: 0xf06fe7a9 │ │ │ │ @ instruction: 0xe77a0415 │ │ │ │ - stc2 1, cr15, [r6, #-548] @ 0xfffffddc │ │ │ │ + stc2 1, cr15, [r2, #-548] @ 0xfffffddc │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ - eorseq r1, r4, r0, asr #23 │ │ │ │ - ldrsbteq r3, [lr], #-164 @ 0xffffff5c │ │ │ │ + eorseq r1, r4, r0, asr #22 │ │ │ │ + rsbseq r3, lr, ip, asr #22 │ │ │ │ msrmi SPSR_f, #-1342177276 @ 0xb0000004 │ │ │ │ orrscs pc, r7, #192, 4 │ │ │ │ rscsvc pc, pc, r0, lsl #12 │ │ │ │ andeq pc, fp, pc, ror #6 │ │ │ │ eoreq lr, r7, r3, asr #19 │ │ │ │ movwcs r2, #0 │ │ │ │ svclt 0x00004770 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec8361c │ │ │ │ + bl 0xfec835a4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vmax.f32 q8, , q8 │ │ │ │ vmls.f d20, d0, d0[6] │ │ │ │ umulllt r2, r4, r7, r5 │ │ │ │ @ instruction: 0x4327e9d5 │ │ │ │ svclt 0x00884283 │ │ │ │ ldmdale lr, {r5, r9, sl, lr} │ │ │ │ @@ -290847,482 +290818,482 @@ │ │ │ │ @ instruction: 0x4630fd3f │ │ │ │ addsvs pc, ip, r5, asr #17 │ │ │ │ tstcs r0, r4 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd70 │ │ │ │ @ instruction: 0xf1704801 │ │ │ │ - svclt 0x0000b8b9 │ │ │ │ + svclt 0x0000b8b5 │ │ │ │ addseq fp, r7, #232, 8 @ 0xe8000000 │ │ │ │ stmdami r3, {r3, r4, r8, ip, sp, pc} │ │ │ │ @ instruction: 0xf16f2100 │ │ │ │ - stmdami r1, {r0, r1, r2, r3, r6, r8, sl, fp, ip, sp, pc} │ │ │ │ - mcrlt 1, 5, pc, cr4, cr0, {3} @ │ │ │ │ + stmdami r1, {r0, r1, r3, r6, r8, sl, fp, ip, sp, pc} │ │ │ │ + mcrlt 1, 5, pc, cr0, cr0, {3} @ │ │ │ │ addseq fp, r7, #232, 8 @ 0xe8000000 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec836c8 │ │ │ │ + bl 0xfec83650 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ rsbcs r0, r4, r0, ror #31 │ │ │ │ @ instruction: 0xf008b085 │ │ │ │ - bmi 0xff9ac354 │ │ │ │ + bmi 0xff9ac2dc │ │ │ │ @ instruction: 0xf64a2000 │ │ │ │ - vaddw.s8 q8, q8, d12 │ │ │ │ + vaddw.s8 q8, q0, d12 │ │ │ │ @ instruction: 0xf008012e │ │ │ │ - bmi 0xff8eb4dc │ │ │ │ + bmi 0xff8eb464 │ │ │ │ @ instruction: 0xf64a2001 │ │ │ │ - vsra.s64 d16, d4, #64 │ │ │ │ + vorr.i32 d16, #4 @ 0x00000004 │ │ │ │ @ instruction: 0xf008012e │ │ │ │ - bmi 0xff82b4cc │ │ │ │ + bmi 0xff82b454 │ │ │ │ @ instruction: 0xf64a2002 │ │ │ │ - vaddw.s8 q8, q8, d16 │ │ │ │ + vaddw.s8 q8, q0, d16 │ │ │ │ @ instruction: 0xf008012e │ │ │ │ - bmi 0xff76afa4 │ │ │ │ + bmi 0xff76af2c │ │ │ │ @ instruction: 0xf64a2003 │ │ │ │ - vaddw.s8 q8, q8, d24 │ │ │ │ + vaddw.s8 q8, q0, d24 │ │ │ │ @ instruction: 0xf008012e │ │ │ │ - bmi 0xff6aaf94 │ │ │ │ + bmi 0xff6aaf1c │ │ │ │ @ instruction: 0xf64a2004 │ │ │ │ - vmla.f d16, d16, d0[0] │ │ │ │ + vmla.f d16, d0, d0[0] │ │ │ │ @ instruction: 0xf008012e │ │ │ │ - bmi 0xff5eaf84 │ │ │ │ + bmi 0xff5eaf0c │ │ │ │ @ instruction: 0xf64a2005 │ │ │ │ - vsra.s64 q8, q4, #64 │ │ │ │ + vorr.i32 q8, #8 @ 0x00000008 │ │ │ │ @ instruction: 0xf008012e │ │ │ │ - bmi 0xff52af74 │ │ │ │ + bmi 0xff52aefc │ │ │ │ @ instruction: 0xf64a2006 │ │ │ │ - vmla.f d16, d16, d0[5] │ │ │ │ + vmla.f d16, d0, d0[5] │ │ │ │ @ instruction: 0xf008012e │ │ │ │ - bmi 0xff46af64 │ │ │ │ + bmi 0xff46aeec │ │ │ │ @ instruction: 0xf64a2007 │ │ │ │ - vmla.f d16, d16, d0[7] │ │ │ │ + vmla.f d16, d0, d0[7] │ │ │ │ @ instruction: 0xf008012e │ │ │ │ - bmi 0xff3aaf54 │ │ │ │ + bmi 0xff3aaedc │ │ │ │ @ instruction: 0xf64a2008 │ │ │ │ - vsra.s64 q8, q10, #64 │ │ │ │ + vbic.i32 q8, #4 @ 0x00000004 │ │ │ │ @ instruction: 0xf008012e │ │ │ │ - bmi 0xff2eaf44 │ │ │ │ + bmi 0xff2eaecc │ │ │ │ @ instruction: 0xf64a2009 │ │ │ │ - vaddw.s8 , q0, d4 │ │ │ │ + vaddw.s8 q8, q8, d4 │ │ │ │ @ instruction: 0xf008012e │ │ │ │ - bmi 0xff22af34 │ │ │ │ + bmi 0xff22aebc │ │ │ │ @ instruction: 0xf64a200a │ │ │ │ - vorr.i32 d17, #0 @ 0x00000000 │ │ │ │ + vsra.s64 d16, d0, #64 │ │ │ │ @ instruction: 0xf008012e │ │ │ │ - bmi 0xff16af24 │ │ │ │ + bmi 0xff16aeac │ │ │ │ @ instruction: 0xf64a200b │ │ │ │ - vorr.i32 d17, #12 @ 0x0000000c │ │ │ │ + vsra.s64 d16, d12, #64 │ │ │ │ @ instruction: 0xf008012e │ │ │ │ - bmi 0xff0aaf14 │ │ │ │ + bmi 0xff0aae9c │ │ │ │ @ instruction: 0xf64a200c │ │ │ │ - vaddw.s8 , q0, d24 │ │ │ │ + vaddw.s8 q8, q8, d24 │ │ │ │ @ instruction: 0xf008012e │ │ │ │ - bmi 0xfefeaf04 │ │ │ │ + bmi 0xfefeae8c │ │ │ │ @ instruction: 0xf64a200d │ │ │ │ - vbic.i32 d17, #4 @ 0x00000004 │ │ │ │ + vsra.s64 d16, d20, #64 │ │ │ │ @ instruction: 0xf008012e │ │ │ │ - bmi 0xfef2aef4 │ │ │ │ + bmi 0xfef2ae7c │ │ │ │ @ instruction: 0xf64a200e │ │ │ │ - vmla.f d17, d0, d0[0] │ │ │ │ + vmla.f d16, d16, d0[0] │ │ │ │ @ instruction: 0xf008012e │ │ │ │ - bmi 0xfee6aee4 │ │ │ │ + bmi 0xfee6ae6c │ │ │ │ @ instruction: 0xf64a200f │ │ │ │ - vmla.f d17, d0, d0[2] │ │ │ │ + vmla.f d16, d16, d0[2] │ │ │ │ @ instruction: 0xf008012e │ │ │ │ - bmi 0xfedaaed4 │ │ │ │ + bmi 0xfedaae5c │ │ │ │ @ instruction: 0xf64a2010 │ │ │ │ - vorr.i32 , #0 @ 0x00000000 │ │ │ │ + vsra.s64 q8, q0, #64 │ │ │ │ @ instruction: 0xf008012e │ │ │ │ - bmi 0xfeceaec4 │ │ │ │ + bmi 0xfeceae4c │ │ │ │ @ instruction: 0xf64a2011 │ │ │ │ - vorr.i32 , #12 @ 0x0000000c │ │ │ │ + vsra.s64 q8, q6, #64 │ │ │ │ @ instruction: 0xf008012e │ │ │ │ - bmi 0xfec2aeb4 │ │ │ │ + bmi 0xfec2ae3c │ │ │ │ @ instruction: 0xf64a2012 │ │ │ │ - vbic.i32 , #0 @ 0x00000000 │ │ │ │ + vsra.s64 q8, q8, #64 │ │ │ │ @ instruction: 0xf008012e │ │ │ │ - bmi 0xfeb6aea4 │ │ │ │ + bmi 0xfeb6ae2c │ │ │ │ @ instruction: 0xf64a2013 │ │ │ │ - vbic.i32 , #12 @ 0x0000000c │ │ │ │ + vsra.s64 q8, q14, #64 │ │ │ │ @ instruction: 0xf008012e │ │ │ │ - bmi 0xfeaaae94 │ │ │ │ + bmi 0xfeaaae1c │ │ │ │ @ instruction: 0xf64a2014 │ │ │ │ - vaddw.s8 , q8, d4 │ │ │ │ + vaddw.s8 , q0, d4 │ │ │ │ @ instruction: 0xf008012e │ │ │ │ - bmi 0xfe9eae84 │ │ │ │ + bmi 0xfe9eae0c │ │ │ │ @ instruction: 0xf64a2015 │ │ │ │ - vaddw.s8 , q8, d12 │ │ │ │ + vaddw.s8 , q0, d12 │ │ │ │ @ instruction: 0xf008012e │ │ │ │ - bmi 0xfe92ae74 │ │ │ │ + bmi 0xfe92adfc │ │ │ │ @ instruction: 0xf64a2016 │ │ │ │ - vsra.s64 d17, d8, #64 │ │ │ │ + vorr.i32 d17, #8 @ 0x00000008 │ │ │ │ @ instruction: 0xf008012e │ │ │ │ - bmi 0xfe86ae64 │ │ │ │ + bmi 0xfe86adec │ │ │ │ @ instruction: 0xf64a2017 │ │ │ │ - vaddw.s8 , q8, d24 │ │ │ │ + vaddw.s8 , q0, d24 │ │ │ │ @ instruction: 0xf008012e │ │ │ │ - bmi 0xfe7aae54 │ │ │ │ + bmi 0xfe7aaddc │ │ │ │ @ instruction: 0xf64a2018 │ │ │ │ - vsra.s64 d17, d20, #64 │ │ │ │ + vbic.i32 d17, #4 @ 0x00000004 │ │ │ │ @ instruction: 0xf008012e │ │ │ │ - bmi 0xfe6eae44 │ │ │ │ + bmi 0xfe6eadcc │ │ │ │ @ instruction: 0xf64a2019 │ │ │ │ - vmla.f d17, d16, d0[1] │ │ │ │ + vmla.f d17, d0, d0[1] │ │ │ │ @ instruction: 0xf008012e │ │ │ │ - bmi 0xfe62ae34 │ │ │ │ + bmi 0xfe62adbc │ │ │ │ @ instruction: 0xf64a201a │ │ │ │ - vsra.s64 , q0, #64 │ │ │ │ + vorr.i32 , #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf008012e │ │ │ │ - bmi 0xfe56ae24 │ │ │ │ + bmi 0xfe56adac │ │ │ │ @ instruction: 0xf64a201b │ │ │ │ - vmla.f d17, d16, d0[4] │ │ │ │ + vmla.f d17, d0, d0[4] │ │ │ │ @ instruction: 0xf008012e │ │ │ │ - bmi 0xfe4aae14 │ │ │ │ + bmi 0xfe4aad9c │ │ │ │ @ instruction: 0xf64a201c │ │ │ │ - vsra.s64 , q8, #64 │ │ │ │ + vbic.i32 , #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf008012e │ │ │ │ - bmi 0xfe3eae04 │ │ │ │ + bmi 0xfe3ead8c │ │ │ │ @ instruction: 0xf64a201d │ │ │ │ - vaddw.s8 q9, q0, d4 │ │ │ │ + vaddw.s8 , q8, d4 │ │ │ │ @ instruction: 0xf008012e │ │ │ │ - bmi 0xfe32adf4 │ │ │ │ + bmi 0xfe32ad7c │ │ │ │ @ instruction: 0xf64a201e │ │ │ │ - vorr.i32 d18, #8 @ 0x00000008 │ │ │ │ + vsra.s64 d17, d8, #64 │ │ │ │ @ instruction: 0xf008012e │ │ │ │ - bmi 0xfe26ade4 │ │ │ │ + bmi 0xfe26ad6c │ │ │ │ @ instruction: 0xf64a201f │ │ │ │ - vaddw.s8 q9, q0, d28 │ │ │ │ + vaddw.s8 , q8, d28 │ │ │ │ @ instruction: 0xf008012e │ │ │ │ - bmi 0xfe1aadd4 │ │ │ │ + bmi 0xfe1aad5c │ │ │ │ @ instruction: 0xf64a2020 │ │ │ │ - vbic.i32 d18, #12 @ 0x0000000c │ │ │ │ + vsra.s64 d17, d28, #64 │ │ │ │ @ instruction: 0xf008012e │ │ │ │ - bmi 0x20eadc4 │ │ │ │ + bmi 0x20ead4c │ │ │ │ @ instruction: 0xf64a2021 │ │ │ │ - vorr.i32 q9, #0 @ 0x00000000 │ │ │ │ + vsra.s64 , q0, #64 │ │ │ │ @ instruction: 0xf008012e │ │ │ │ - bmi 0x202adb4 │ │ │ │ + bmi 0x202ad3c │ │ │ │ @ instruction: 0xf64a2022 │ │ │ │ - vorr.i32 q9, #8 @ 0x00000008 │ │ │ │ + vsra.s64 , q4, #64 │ │ │ │ @ instruction: 0xf008012e │ │ │ │ - bmi 0x1f6ada4 │ │ │ │ + bmi 0x1f6ad2c │ │ │ │ @ instruction: 0xf64a2023 │ │ │ │ - vbic.i32 q9, #8 @ 0x00000008 │ │ │ │ + vsra.s64 , q12, #64 │ │ │ │ @ instruction: 0xf008012e │ │ │ │ - bmi 0x1eaad94 │ │ │ │ + bmi 0x1eaad1c │ │ │ │ @ instruction: 0xf64a2024 │ │ │ │ - vbic.i32 q9, #0 @ 0x00000000 │ │ │ │ + vsra.s64 , q8, #64 │ │ │ │ @ instruction: 0xf008012e │ │ │ │ - bmi 0x1dead84 │ │ │ │ + bmi 0x1dead0c │ │ │ │ @ instruction: 0xf64a2025 │ │ │ │ - vaddw.s8 q9, q8, d4 │ │ │ │ + vaddw.s8 q9, q0, d4 │ │ │ │ @ instruction: 0xf008012e │ │ │ │ - bmi 0x1d2ad74 │ │ │ │ + bmi 0x1d2acfc │ │ │ │ @ instruction: 0xf64a2026 │ │ │ │ - vsra.s64 d18, d8, #64 │ │ │ │ + vorr.i32 d18, #8 @ 0x00000008 │ │ │ │ @ instruction: 0xf008012e │ │ │ │ - bmi 0x1c6ad64 │ │ │ │ + bmi 0x1c6acec │ │ │ │ @ instruction: 0xf64a2027 │ │ │ │ - vaddw.s8 q9, q8, d20 │ │ │ │ + vaddw.s8 q9, q0, d20 │ │ │ │ @ instruction: 0xf008012e │ │ │ │ - bmi 0x1baad54 │ │ │ │ + bmi 0x1baacdc │ │ │ │ @ instruction: 0xf64a2028 │ │ │ │ - vsra.s64 d18, d16, #64 │ │ │ │ + vbic.i32 d18, #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf008012e │ │ │ │ - bmi 0x1aead44 │ │ │ │ + bmi 0x1aeaccc │ │ │ │ @ instruction: 0xf64a2029 │ │ │ │ - vsra.s64 d18, d28, #64 │ │ │ │ + vbic.i32 d18, #12 @ 0x0000000c │ │ │ │ @ instruction: 0xf008012e │ │ │ │ - bmi 0x1a2ad34 │ │ │ │ + bmi 0x1a2acbc │ │ │ │ @ instruction: 0xf64a202a │ │ │ │ - vmla.f d18, d16, d0[1] │ │ │ │ + vmla.f d18, d0, d0[1] │ │ │ │ @ instruction: 0xf008012e │ │ │ │ - bmi 0x196ad24 │ │ │ │ + bmi 0x196acac │ │ │ │ @ instruction: 0xf64a202b │ │ │ │ - vmla.f d18, d16, d0[3] │ │ │ │ + vmla.f d18, d0, d0[3] │ │ │ │ @ instruction: 0xf008012e │ │ │ │ - bmi 0x18aad14 │ │ │ │ + bmi 0x18aac9c │ │ │ │ @ instruction: 0xf64a202c │ │ │ │ - vsra.s64 q9, q2, #64 │ │ │ │ + vorr.i32 q9, #4 @ 0x00000004 │ │ │ │ @ instruction: 0xf008012e │ │ │ │ - bmi 0x17ead04 │ │ │ │ + bmi 0x17eac8c │ │ │ │ @ instruction: 0xf64a202d │ │ │ │ - vmla.f d18, d16, d0[6] │ │ │ │ + vmla.f d18, d0, d0[6] │ │ │ │ @ instruction: 0xf008012e │ │ │ │ - bmi 0x172acf4 │ │ │ │ + bmi 0x172ac7c │ │ │ │ @ instruction: 0xf64a202e │ │ │ │ - vsra.s64 q9, q14, #64 │ │ │ │ + vbic.i32 q9, #12 @ 0x0000000c │ │ │ │ @ instruction: 0xf008012e │ │ │ │ - bmi 0x166ace4 │ │ │ │ + bmi 0x166ac6c │ │ │ │ @ instruction: 0xf64a202f │ │ │ │ - vaddw.s8 , q0, d4 │ │ │ │ + vaddw.s8 q9, q8, d4 │ │ │ │ @ instruction: 0xf008012e │ │ │ │ - bmi 0x15aacd4 │ │ │ │ + bmi 0x15aac5c │ │ │ │ @ instruction: 0xf64a2030 │ │ │ │ - vorr.i32 d19, #4 @ 0x00000004 │ │ │ │ + vsra.s64 d18, d4, #64 │ │ │ │ @ instruction: 0xf008012e │ │ │ │ - bmi 0x14eacc4 │ │ │ │ + bmi 0x14eac4c │ │ │ │ @ instruction: 0xf64a2031 │ │ │ │ - vorr.i32 d19, #12 @ 0x0000000c │ │ │ │ + vsra.s64 d18, d12, #64 │ │ │ │ @ instruction: 0xf008012e │ │ │ │ - bmi 0x142acb4 │ │ │ │ + bmi 0x142ac3c │ │ │ │ @ instruction: 0xf64a2032 │ │ │ │ - vaddw.s8 , q0, d20 │ │ │ │ + vaddw.s8 q9, q8, d20 │ │ │ │ @ instruction: 0xf008012e │ │ │ │ - bmi 0x136aca4 │ │ │ │ + bmi 0x136ac2c │ │ │ │ @ instruction: 0xf64a2033 │ │ │ │ - vbic.i32 d19, #0 @ 0x00000000 │ │ │ │ + vsra.s64 d18, d16, #64 │ │ │ │ @ instruction: 0xf008012e │ │ │ │ - bmi 0x12aac94 │ │ │ │ + bmi 0x12aac1c │ │ │ │ @ instruction: 0xf64a2034 │ │ │ │ - vmla.f d19, d0, d0[0] │ │ │ │ + vmla.f d18, d16, d0[0] │ │ │ │ @ instruction: 0xf008012e │ │ │ │ - bmi 0x11eac84 │ │ │ │ + bmi 0x11eac0c │ │ │ │ @ instruction: 0xf64a2035 │ │ │ │ - vorr.i32 , #0 @ 0x00000000 │ │ │ │ + vsra.s64 q9, q0, #64 │ │ │ │ @ instruction: 0xf008012e │ │ │ │ - bmi 0x112ac74 │ │ │ │ + bmi 0x112abfc │ │ │ │ @ instruction: 0xf64a2036 │ │ │ │ - vmla.f d19, d0, d0[4] │ │ │ │ + vmla.f d18, d16, d0[4] │ │ │ │ @ instruction: 0xf008012e │ │ │ │ - bmi 0x106ac64 │ │ │ │ + bmi 0x106abec │ │ │ │ @ instruction: 0xf64a2037 │ │ │ │ - vbic.i32 , #4 @ 0x00000004 │ │ │ │ + vsra.s64 q9, q10, #64 │ │ │ │ @ instruction: 0xf008012e │ │ │ │ - bmi 0xfaac54 │ │ │ │ + bmi 0xfaabdc │ │ │ │ rsbs r2, r1, r8, lsr r0 │ │ │ │ - eorseq r1, r4, r4, asr #29 │ │ │ │ - ldrshteq r1, [r4], -r4 │ │ │ │ - eorseq r1, r4, r4, lsr #30 │ │ │ │ - eorseq r1, r4, r8, lsr pc │ │ │ │ - eorseq r1, r4, r0, lsl #31 │ │ │ │ + eorseq r1, r4, r4, asr #28 │ │ │ │ + eorseq r1, r4, r4, ror lr │ │ │ │ + eorseq r1, r4, r4, lsr #29 │ │ │ │ + ldrhteq r1, [r4], -r8 │ │ │ │ + eorseq r1, r4, r0, lsl #30 │ │ │ │ + eorseq r1, r4, r0, lsr #30 │ │ │ │ + eorseq r1, r4, r4, lsr pc │ │ │ │ + eorseq r1, r4, r8, ror pc │ │ │ │ eorseq r1, r4, r0, lsr #31 │ │ │ │ - ldrhteq r1, [r4], -r4 │ │ │ │ + ldrhteq r1, [r4], -r8 │ │ │ │ + eorseq r1, r4, ip, asr #31 │ │ │ │ + eorseq r1, r4, r0, ror #31 │ │ │ │ ldrshteq r1, [r4], -r8 │ │ │ │ - eorseq r2, r4, r0, lsr #32 │ │ │ │ - eorseq r2, r4, r8, lsr r0 │ │ │ │ - eorseq r2, r4, ip, asr #32 │ │ │ │ + eorseq r2, r4, r4, lsl r0 │ │ │ │ + eorseq r2, r4, r8, lsr #32 │ │ │ │ + eorseq r2, r4, r4, lsr r0 │ │ │ │ eorseq r2, r4, r0, rrx │ │ │ │ - eorseq r2, r4, r8, ror r0 │ │ │ │ - mlaseq r4, r4, r0, r2 │ │ │ │ - eorseq r2, r4, r8, lsr #1 │ │ │ │ - ldrhteq r2, [r4], -r4 │ │ │ │ - eorseq r2, r4, r0, ror #1 │ │ │ │ - eorseq r2, r4, r0, lsl #2 │ │ │ │ - eorseq r2, r4, r4, lsr #2 │ │ │ │ - eorseq r2, r4, r8, lsr r1 │ │ │ │ - eorseq r2, r4, r4, asr r1 │ │ │ │ - eorseq r2, r4, r4, ror #2 │ │ │ │ - eorseq r2, r4, r8, ror r1 │ │ │ │ - eorseq r2, r4, ip, lsl #3 │ │ │ │ - mlaseq r4, ip, r1, r2 │ │ │ │ - eorseq r2, r4, r8, lsr #3 │ │ │ │ + eorseq r2, r4, r0, lsl #1 │ │ │ │ + eorseq r2, r4, r4, lsr #1 │ │ │ │ + ldrhteq r2, [r4], -r8 │ │ │ │ ldrsbteq r2, [r4], -r4 │ │ │ │ - eorseq r2, r4, ip, ror #3 │ │ │ │ - eorseq r2, r4, r8, lsr r2 │ │ │ │ - eorseq r2, r4, r8, asr r2 │ │ │ │ + eorseq r2, r4, r4, ror #1 │ │ │ │ + ldrshteq r2, [r4], -r8 │ │ │ │ + eorseq r2, r4, ip, lsl #2 │ │ │ │ + eorseq r2, r4, ip, lsl r1 │ │ │ │ + eorseq r2, r4, r8, lsr #2 │ │ │ │ + eorseq r2, r4, r4, asr r1 │ │ │ │ + eorseq r2, r4, ip, ror #2 │ │ │ │ + ldrhteq r2, [r4], -r8 │ │ │ │ + ldrsbteq r2, [r4], -r8 │ │ │ │ + ldrshteq r2, [r4], -ip │ │ │ │ + eorseq r2, r4, r4, lsl r2 │ │ │ │ + eorseq r2, r4, ip, asr #4 │ │ │ │ + eorseq r2, r4, r0, ror r2 │ │ │ │ eorseq r2, r4, ip, ror r2 │ │ │ │ + eorseq r2, r4, r8, lsl #5 │ │ │ │ mlaseq r4, r4, r2, r2 │ │ │ │ - eorseq r2, r4, ip, asr #5 │ │ │ │ - ldrshteq r2, [r4], -r0 │ │ │ │ - ldrshteq r2, [r4], -ip │ │ │ │ - eorseq r2, r4, r8, lsl #6 │ │ │ │ - eorseq r2, r4, r4, lsl r3 │ │ │ │ - eorseq r2, r4, r0, lsr #6 │ │ │ │ - eorseq r2, r4, r8, asr #6 │ │ │ │ - mlaseq r4, ip, r3, r2 │ │ │ │ - ldrshteq r2, [r4], -r4 │ │ │ │ + eorseq r2, r4, r0, lsr #5 │ │ │ │ + eorseq r2, r4, r8, asr #5 │ │ │ │ + eorseq r2, r4, ip, lsl r3 │ │ │ │ + eorseq r2, r4, r4, ror r3 │ │ │ │ + mlaseq r4, r4, r3, r2 │ │ │ │ + eorseq r2, r4, r0, lsr #7 │ │ │ │ + eorseq r2, r4, r0, asr #7 │ │ │ │ + eorseq r2, r4, r8, asr #7 │ │ │ │ eorseq r2, r4, r4, lsl r4 │ │ │ │ - eorseq r2, r4, r0, lsr #8 │ │ │ │ - eorseq r2, r4, r0, asr #8 │ │ │ │ - eorseq r2, r4, r8, asr #8 │ │ │ │ - mlaseq r4, r4, r4, r2 │ │ │ │ - eorseq r2, r4, r0, lsr r5 │ │ │ │ - eorseq r2, r4, ip, asr #10 │ │ │ │ - eorseq r2, r4, r8, asr r5 │ │ │ │ - eorseq r2, r4, r8, ror #10 │ │ │ │ + ldrhteq r2, [r4], -r0 │ │ │ │ + eorseq r2, r4, ip, asr #9 │ │ │ │ + ldrsbteq r2, [r4], -r8 │ │ │ │ + eorseq r2, r4, r8, ror #9 │ │ │ │ + eorseq r2, r4, r0, lsl #10 │ │ │ │ + eorseq r2, r4, r4, asr r5 │ │ │ │ + eorseq r2, r4, r4, ror r5 │ │ │ │ eorseq r2, r4, r0, lsl #11 │ │ │ │ - ldrsbteq r2, [r4], -r4 │ │ │ │ - ldrshteq r2, [r4], -r4 │ │ │ │ - eorseq r2, r4, r0, lsl #12 │ │ │ │ - eorseq r2, r4, ip, lsl #12 │ │ │ │ - eorseq r2, r4, r0, lsr #12 │ │ │ │ - eorseq r2, r4, r8, lsr #12 │ │ │ │ - orrcc pc, r4, sl, asr #12 │ │ │ │ + eorseq r2, r4, ip, lsl #11 │ │ │ │ + eorseq r2, r4, r0, lsr #11 │ │ │ │ + eorseq r2, r4, r8, lsr #11 │ │ │ │ + tstpcc r4, sl, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ @ instruction: 0xf884f008 │ │ │ │ eorscs r4, r9, lr, asr #21 │ │ │ │ - orrscc pc, r0, sl, asr #12 │ │ │ │ + tstpcc r0, sl, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ @ instruction: 0xf87cf008 │ │ │ │ eorscs r4, sl, fp, asr #21 │ │ │ │ - @ instruction: 0x31a4f64a │ │ │ │ + msrcc R12_usr, sl │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ @ instruction: 0xf874f008 │ │ │ │ eorscs r4, fp, r8, asr #21 │ │ │ │ - @ instruction: 0x31b8f64a │ │ │ │ + teqpcc r8, sl, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ @ instruction: 0xf86cf008 │ │ │ │ eorscs r4, ip, r5, asr #21 │ │ │ │ - biccc pc, r8, sl, asr #12 │ │ │ │ + cmppcc r8, sl, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ @ instruction: 0xf864f008 │ │ │ │ eorscs r4, sp, r2, asr #21 │ │ │ │ - bicscc pc, r8, sl, asr #12 │ │ │ │ + cmppcc r8, sl, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ @ instruction: 0xf85cf008 │ │ │ │ ldrhtcs r4, [lr], -pc │ │ │ │ - mvncc pc, sl, asr #12 │ │ │ │ + msrcc (UNDEF: 96), sl │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ @ instruction: 0xf854f008 │ │ │ │ ldrhtcs r4, [pc], -ip │ │ │ │ - mvnscc pc, sl, asr #12 │ │ │ │ + cmnpcc r0, sl, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ @ instruction: 0xf84cf008 │ │ │ │ strhcs r4, [r0], #-169 @ 0xffffff57 │ │ │ │ - tstpmi r8, sl, asr #12 @ p-variant is OBSOLETE │ │ │ │ + orrcc pc, r8, sl, asr #12 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ @ instruction: 0xf844f008 │ │ │ │ strhcs r4, [r1], #-166 @ 0xffffff5a │ │ │ │ - msrmi R8_usr, sl │ │ │ │ + asrcc pc, sl, #12 @ │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ @ instruction: 0xf83cf008 │ │ │ │ strhcs r4, [r2], #-163 @ 0xffffff5d │ │ │ │ - cmppmi r4, sl, asr #12 @ p-variant is OBSOLETE │ │ │ │ + biccc pc, r4, sl, asr #12 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ @ instruction: 0xf834f008 │ │ │ │ strhcs r4, [r3], #-160 @ 0xffffff60 │ │ │ │ - msrmi (UNDEF: 96), sl │ │ │ │ + mvncc pc, sl, asr #12 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ @ instruction: 0xf82cf008 │ │ │ │ subcs r4, r4, sp, lsr #21 │ │ │ │ - cmnpmi ip, sl, asr #12 @ p-variant is OBSOLETE │ │ │ │ + mvnscc pc, sl, asr #12 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ @ instruction: 0xf824f008 │ │ │ │ subcs r4, r5, sl, lsr #21 │ │ │ │ - orrsmi pc, ip, sl, asr #12 │ │ │ │ + tstpmi ip, sl, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ @ instruction: 0xf81cf008 │ │ │ │ subcs r4, r6, r7, lsr #21 │ │ │ │ - bicmi pc, r0, sl, asr #12 │ │ │ │ + cmppmi r0, sl, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ @ instruction: 0xf814f008 │ │ │ │ subcs r4, r7, r4, lsr #21 │ │ │ │ - bicsmi pc, r8, sl, asr #12 │ │ │ │ + cmppmi r8, sl, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ @ instruction: 0xf80cf008 │ │ │ │ subcs r4, r8, r1, lsr #21 │ │ │ │ - mvnsmi pc, sl, asr #12 │ │ │ │ + cmnpmi r0, sl, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ @ instruction: 0xf804f008 │ │ │ │ umaalcs r4, r9, lr, sl │ │ │ │ - tstppl ip, sl, asr #12 @ p-variant is OBSOLETE │ │ │ │ + orrmi pc, ip, sl, asr #12 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ @ instruction: 0xfffcf007 │ │ │ │ umaalcs r4, sl, fp, sl │ │ │ │ - tstppl r4, sl, asr #12 @ p-variant is OBSOLETE │ │ │ │ + orrsmi pc, r4, sl, asr #12 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ @ instruction: 0xfff4f007 │ │ │ │ umaalcs r4, fp, r8, sl │ │ │ │ - teqppl r8, sl, asr #12 @ p-variant is OBSOLETE │ │ │ │ + @ instruction: 0x41b8f64a │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ @ instruction: 0xffecf007 │ │ │ │ umaalcs r4, ip, r5, sl │ │ │ │ - cmpppl r4, sl, asr #12 @ p-variant is OBSOLETE │ │ │ │ + bicsmi pc, r4, sl, asr #12 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ @ instruction: 0xffe4f007 │ │ │ │ umaalcs r4, sp, r2, sl │ │ │ │ - cmnppl r0, sl, asr #12 @ p-variant is OBSOLETE │ │ │ │ + mvnsmi pc, sl, asr #12 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ @ instruction: 0xffdcf007 │ │ │ │ subcs r4, lr, pc, lsl #21 │ │ │ │ - orrspl pc, r0, sl, asr #12 │ │ │ │ + tstppl r0, sl, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ @ instruction: 0xffd4f007 │ │ │ │ subcs r4, pc, ip, lsl #21 │ │ │ │ - asrspl pc, sl, #12 @ │ │ │ │ + teqppl r0, sl, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ @ instruction: 0xffccf007 │ │ │ │ subscs r4, r0, r9, lsl #21 │ │ │ │ - bicspl pc, r0, sl, asr #12 │ │ │ │ + cmpppl r0, sl, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ @ instruction: 0xffc4f007 │ │ │ │ subscs r4, r1, r6, lsl #21 │ │ │ │ - mvnpl pc, sl, asr #12 │ │ │ │ + msrpl (UNDEF: 100), sl │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ @ instruction: 0xffbcf007 │ │ │ │ subscs r4, r2, r3, lsl #21 │ │ │ │ - tstpvs r4, sl, asr #12 @ p-variant is OBSOLETE │ │ │ │ + orrpl pc, r4, sl, asr #12 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ @ instruction: 0xffb4f007 │ │ │ │ subscs r4, r3, r0, lsl #21 │ │ │ │ - msrvs R8_usr, sl │ │ │ │ + asrpl pc, sl, #12 @ │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ @ instruction: 0xffacf007 │ │ │ │ subscs r4, r4, sp, ror sl │ │ │ │ - msrvs R12_fiq, sl │ │ │ │ + @ instruction: 0x51acf64a │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ @ instruction: 0xffa4f007 │ │ │ │ subscs r4, r5, sl, ror sl │ │ │ │ - teqpvs r8, sl, asr #12 @ p-variant is OBSOLETE │ │ │ │ + @ instruction: 0x51b8f64a │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ @ instruction: 0xff9cf007 │ │ │ │ subscs r4, r6, r7, ror sl │ │ │ │ - cmppvs r8, sl, asr #12 @ p-variant is OBSOLETE │ │ │ │ + bicpl pc, r8, sl, asr #12 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ @ instruction: 0xff94f007 │ │ │ │ subscs r4, r7, r4, ror sl │ │ │ │ - cmppvs r8, sl, asr #12 @ p-variant is OBSOLETE │ │ │ │ + bicspl pc, r8, sl, asr #12 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ @ instruction: 0xff8cf007 │ │ │ │ subscs r4, r8, r1, ror sl │ │ │ │ - msrvs (UNDEF: 104), sl │ │ │ │ + mvnpl pc, sl, asr #12 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ @ instruction: 0xff84f007 │ │ │ │ subscs r4, r9, lr, ror #20 │ │ │ │ - cmnpvs ip, sl, asr #12 @ p-variant is OBSOLETE │ │ │ │ + mvnspl pc, sl, asr #12 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ @ instruction: 0xff7cf007 │ │ │ │ subscs r4, sl, fp, ror #20 │ │ │ │ - orrsvs pc, r4, sl, asr #12 │ │ │ │ + tstpvs r4, sl, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ @ instruction: 0xff74f007 │ │ │ │ subscs r4, fp, r8, ror #20 │ │ │ │ - @ instruction: 0x61acf64a │ │ │ │ + msrvs R12_fiq, sl │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ @ instruction: 0xff6cf007 │ │ │ │ subscs r4, ip, r5, ror #20 │ │ │ │ - bicvs pc, r4, sl, asr #12 │ │ │ │ + cmppvs r4, sl, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ @ instruction: 0xff64f007 │ │ │ │ subscs r4, sp, r2, ror #20 │ │ │ │ - mvnvs pc, sl, asr #12 │ │ │ │ + msrvs (UNDEF: 96), sl │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ @ instruction: 0xff5cf007 │ │ │ │ subscs r4, lr, pc, asr sl │ │ │ │ - mvnsvs pc, sl, asr #12 │ │ │ │ + cmnpvs r4, sl, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ @ instruction: 0xff54f007 │ │ │ │ subscs r4, pc, ip, asr sl @ │ │ │ │ - tstpvc ip, sl, asr #12 @ p-variant is OBSOLETE │ │ │ │ + orrvs pc, ip, sl, asr #12 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ @ instruction: 0xff4cf007 │ │ │ │ rsbcs r4, r0, r9, asr sl │ │ │ │ - msrvc R8_fiq, sl │ │ │ │ + @ instruction: 0x61a8f64a │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ @ instruction: 0xff44f007 │ │ │ │ rsbcs r4, r1, r6, asr sl │ │ │ │ - teqpvc r8, sl, asr #12 @ p-variant is OBSOLETE │ │ │ │ + @ instruction: 0x61b8f64a │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ @ instruction: 0xff3cf007 │ │ │ │ rsbcs r4, r2, r3, asr sl │ │ │ │ - cmppvc r8, sl, asr #12 @ p-variant is OBSOLETE │ │ │ │ + bicvs pc, r8, sl, asr #12 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ @ instruction: 0xff34f007 │ │ │ │ rsbcs r4, r3, r0, asr sl │ │ │ │ - msrvc (UNDEF: 96), sl │ │ │ │ + mvnvs pc, sl, asr #12 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ @ instruction: 0xff2cf007 │ │ │ │ sbccc pc, r0, #-1342177276 @ 0xb0000004 │ │ │ │ addseq pc, r4, #192, 4 │ │ │ │ cmnlt r3, #1245184 @ 0x130000 │ │ │ │ @ instruction: 0xf6c32400 │ │ │ │ @ instruction: 0xf64f74ff │ │ │ │ @@ -291331,134 +291302,134 @@ │ │ │ │ ldmvs r3, {r1, sp, lr, pc} │ │ │ │ tstlt r3, #40, 4 @ 0x80000002 │ │ │ │ tsteq r3, r4, lsr sl │ │ │ │ @ instruction: 0xf852d1f9 │ │ │ │ stmdbcs r9, {r2, r3, sl, fp, ip} │ │ │ │ adchi pc, r0, r0, asr #32 │ │ │ │ stccc 8, cr15, [r8], {82} @ 0x52 │ │ │ │ - blcs 0x3fb83c │ │ │ │ + blcs 0x3fb7c4 │ │ │ │ adchi pc, r9, r0, lsl #4 │ │ │ │ @ instruction: 0xf003e8df │ │ │ │ @ instruction: 0x06061d95 │ │ │ │ eorcs r0, r0, r6, lsl #12 │ │ │ │ vstrne s14, [r8, #24] │ │ │ │ orrcs pc, r0, pc, asr #8 │ │ │ │ stccc 8, cr15, [r0], #-328 @ 0xfffffeb8 │ │ │ │ eormi r3, fp, r8, lsr #4 │ │ │ │ @ instruction: 0xf842430b │ │ │ │ @ instruction: 0xf8523c48 │ │ │ │ - blcs 0x13bce4 │ │ │ │ + blcs 0x13bc6c │ │ │ │ ldrdlt sp, [r5], -ip │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0xf44fbd30 │ │ │ │ strb r3, [r7, r0, lsl #2]! │ │ │ │ tstpcs r0, pc, asr #8 @ p-variant is OBSOLETE │ │ │ │ svclt 0x0000e7e4 │ │ │ │ - eorseq r2, r4, r0, asr r6 │ │ │ │ - eorseq r2, r4, ip, asr r6 │ │ │ │ - eorseq r2, r4, r0, ror r6 │ │ │ │ - eorseq r2, r4, r0, lsl #13 │ │ │ │ - eorseq r2, r4, ip, lsr #13 │ │ │ │ - eorseq r2, r4, r8, asr #13 │ │ │ │ + ldrsbteq r2, [r4], -r0 │ │ │ │ + ldrsbteq r2, [r4], -ip │ │ │ │ ldrshteq r2, [r4], -r0 │ │ │ │ - eorseq r2, r4, r4, lsl #14 │ │ │ │ - eorseq r2, r4, r0, lsl r7 │ │ │ │ - mlaseq r4, r4, r7, r2 │ │ │ │ - eorseq r2, r4, ip, lsr #15 │ │ │ │ - eorseq r2, r4, r8, asr #15 │ │ │ │ - eorseq r2, r4, r8, ror #15 │ │ │ │ - eorseq r2, r4, ip, lsl #16 │ │ │ │ - eorseq r2, r4, ip, asr #16 │ │ │ │ - eorseq r2, r4, r4, ror r8 │ │ │ │ + eorseq r2, r4, r0, lsl #12 │ │ │ │ + eorseq r2, r4, ip, lsr #12 │ │ │ │ + eorseq r2, r4, r8, asr #12 │ │ │ │ + eorseq r2, r4, r0, ror r6 │ │ │ │ + eorseq r2, r4, r4, lsl #13 │ │ │ │ + mlaseq r4, r0, r6, r2 │ │ │ │ + eorseq r2, r4, r4, lsl r7 │ │ │ │ + eorseq r2, r4, ip, lsr #14 │ │ │ │ + eorseq r2, r4, r8, asr #14 │ │ │ │ + eorseq r2, r4, r8, ror #14 │ │ │ │ + eorseq r2, r4, ip, lsl #15 │ │ │ │ + eorseq r2, r4, ip, asr #15 │ │ │ │ + ldrshteq r2, [r4], -r4 │ │ │ │ + eorseq r2, r4, r8, lsr #16 │ │ │ │ + eorseq r2, r4, r4, lsr r8 │ │ │ │ + eorseq r2, r4, ip, asr r8 │ │ │ │ + eorseq r2, r4, r4, lsl #17 │ │ │ │ + mlaseq r4, r0, r8, r2 │ │ │ │ eorseq r2, r4, r8, lsr #17 │ │ │ │ - ldrhteq r2, [r4], -r4 │ │ │ │ + ldrhteq r2, [r4], -r8 │ │ │ │ + eorseq r2, r4, r4, asr #17 │ │ │ │ ldrsbteq r2, [r4], -ip │ │ │ │ - eorseq r2, r4, r4, lsl #18 │ │ │ │ - eorseq r2, r4, r0, lsl r9 │ │ │ │ - eorseq r2, r4, r8, lsr #18 │ │ │ │ + eorseq r2, r4, ip, ror #17 │ │ │ │ + ldrshteq r2, [r4], -ip │ │ │ │ + eorseq r2, r4, r4, lsr #18 │ │ │ │ eorseq r2, r4, r8, lsr r9 │ │ │ │ - eorseq r2, r4, r4, asr #18 │ │ │ │ - eorseq r2, r4, ip, asr r9 │ │ │ │ + eorseq r2, r4, r8, asr r9 │ │ │ │ eorseq r2, r4, ip, ror #18 │ │ │ │ eorseq r2, r4, ip, ror r9 │ │ │ │ - eorseq r2, r4, r4, lsr #19 │ │ │ │ - ldrhteq r2, [r4], -r8 │ │ │ │ - ldrsbteq r2, [r4], -r8 │ │ │ │ - eorseq r2, r4, ip, ror #19 │ │ │ │ - ldrshteq r2, [r4], -ip │ │ │ │ - eorseq r2, r4, r4, lsl sl │ │ │ │ - eorseq r2, r4, r4, lsr sl │ │ │ │ - eorseq r2, r4, r8, asr #20 │ │ │ │ - eorseq r2, r4, r4, asr sl │ │ │ │ - eorseq r2, r4, r0, ror #20 │ │ │ │ - eorseq r2, r4, r4, ror sl │ │ │ │ - eorseq r2, r4, r0, lsl #21 │ │ │ │ - mlaseq r4, r0, sl, r2 │ │ │ │ + mlaseq r4, r4, r9, r2 │ │ │ │ + ldrhteq r2, [r4], -r4 │ │ │ │ + eorseq r2, r4, r8, asr #19 │ │ │ │ ldrsbteq r2, [r4], -r4 │ │ │ │ - eorseq r2, r4, r4, ror #21 │ │ │ │ - ldrshteq r2, [r4], -r8 │ │ │ │ + eorseq r2, r4, r0, ror #19 │ │ │ │ + ldrshteq r2, [r4], -r4 │ │ │ │ + eorseq r2, r4, r0, lsl #20 │ │ │ │ + eorseq r2, r4, r0, lsl sl │ │ │ │ + eorseq r2, r4, r4, asr sl │ │ │ │ + eorseq r2, r4, r4, ror #20 │ │ │ │ + eorseq r2, r4, r8, ror sl │ │ │ │ stccc 8, cr15, [r4], {82} @ 0x52 │ │ │ │ ldrmi r2, [r0], -r0, lsl #2 │ │ │ │ andcc lr, r2, #3358720 @ 0x334000 │ │ │ │ - blx 0xff5e8d64 │ │ │ │ - bls 0x213950 │ │ │ │ + blx 0xff5e8cec │ │ │ │ + bls 0x2138d8 │ │ │ │ @ instruction: 0xf103fb00 │ │ │ │ ldrb r0, [pc, -r9, lsl #8]! │ │ │ │ orrspl pc, r0, #-1342177276 @ 0xb0000004 │ │ │ │ orrscs pc, r7, #192, 4 │ │ │ │ stcne 8, cr15, [r4], {82} @ 0x52 │ │ │ │ ldmdavs fp, {r4, r5, sp} │ │ │ │ movwcc pc, #6912 @ 0x1b00 @ │ │ │ │ streq r6, [r9], #-2521 @ 0xfffff627 │ │ │ │ vst1.16 {d30}, [pc :256], r2 │ │ │ │ strb r3, [pc, -r0, lsl #3]! │ │ │ │ adcmi pc, r4, r1, asr #12 │ │ │ │ addseq pc, r5, r0, asr #5 │ │ │ │ @ instruction: 0xf64a2101 │ │ │ │ - vmvn.i32 , #3072 @ 0x00000c00 │ │ │ │ + vrshr.s64 q11, q14, #64 │ │ │ │ stmdavs r0, {r1, r2, r3, r5, r9} │ │ │ │ - cdp2 1, 6, cr15, cr0, cr8, {4} │ │ │ │ + cdp2 1, 5, cr15, cr12, cr8, {4} │ │ │ │ @ instruction: 0xf1582001 │ │ │ │ - andcs pc, r0, r3, lsr #22 │ │ │ │ - tstpne r0, r7, asr #4 @ p-variant is OBSOLETE │ │ │ │ + andcs pc, r0, pc, lsl fp @ │ │ │ │ + orreq pc, r0, r7, asr #4 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ addscs r4, r1, #2048 @ 0x800 │ │ │ │ @ instruction: 0xf11c9000 │ │ │ │ svclt 0x0000fbf1 │ │ │ │ - mlaseq r4, r8, fp, r1 │ │ │ │ + eorseq r1, r4, r8, lsl fp │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec83fb0 │ │ │ │ + bl 0xfec83f38 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46030ff0 │ │ │ │ rsbseq pc, pc, r0 │ │ │ │ addlt r1, r3, r2, asr #24 │ │ │ │ subeq pc, r6, #134217729 @ 0x8000001 │ │ │ │ @ instruction: 0xdc092a00 │ │ │ │ - bcs 0x2119934 │ │ │ │ + bcs 0x21198bc │ │ │ │ @ instruction: 0x4618d016 │ │ │ │ andcs fp, r0, #3 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ @ instruction: 0xf7eb9301 │ │ │ │ - blls 0x1acbb0 │ │ │ │ + blls 0x1acb38 │ │ │ │ cmnpeq pc, #35 @ p-variant is OBSOLETE @ 0x23 │ │ │ │ ldrmi r4, [r8], -r3, lsl #6 │ │ │ │ andcs fp, r0, #3 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ stclt 14, cr0, [r0, #-0] │ │ │ │ andcs pc, r7, r3, asr #7 │ │ │ │ @ instruction: 0xff62f7eb │ │ │ │ @ instruction: 0xf0430203 │ │ │ │ @ instruction: 0xe7e0037f │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec84014 │ │ │ │ + bl 0xfec83f9c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf6410fe8 │ │ │ │ vsubw.s8 q10, q8, d20 │ │ │ │ pkhbtmi r0, r4, r5, lsl #7 │ │ │ │ strmi r4, [sp], -r4, lsl #12 │ │ │ │ ldmdavs r8, {r1, r2, r4, r9, sl, lr} │ │ │ │ ldrmi fp, [r3], -r0, lsr #2 │ │ │ │ @@ -291498,91 +291469,91 @@ │ │ │ │ @ instruction: 0xf8d15841 │ │ │ │ vst1.32 {d16-d19}, [pc :64], r0 │ │ │ │ strls r7, [fp], #-417 @ 0xfffffe5f │ │ │ │ andpl pc, sp, r0, lsl #10 │ │ │ │ andcc r9, ip, sl, lsl #12 │ │ │ │ pop {r2, ip, sp, pc} │ │ │ │ @ instruction: 0xf1ab41f0 │ │ │ │ - @ instruction: 0xf02fb9a5 │ │ │ │ + @ instruction: 0xf02fb9a1 │ │ │ │ strtmi pc, [r3], -pc, asr #28 │ │ │ │ ldrtmi r4, [r2], -r1, lsl #12 │ │ │ │ andlt r4, r4, r0, asr #12 │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ - bllt 0xfe9694f4 │ │ │ │ + bllt 0xfe86947c │ │ │ │ tstcs r0, r4 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ - rsbseq r2, lr, lr, asr #31 │ │ │ │ + rsbseq r3, lr, r6, asr #32 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec84108 │ │ │ │ + bl 0xfec84090 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmdbcs r0, {r4, r5, r6, r7, r8, r9, sl, fp} │ │ │ │ stmdacs r0, {r3, r4, r8, r9, sl, fp, ip, sp, pc} │ │ │ │ @ instruction: 0x4615d033 │ │ │ │ @ instruction: 0x460cb352 │ │ │ │ - msrpl R12_fiq, sl │ │ │ │ + @ instruction: 0x41acf24a │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ @ instruction: 0xf7f74606 │ │ │ │ strdlt pc, [r0, #205] @ 0xcd │ │ │ │ bicsvs pc, r8, #76546048 @ 0x4900000 │ │ │ │ orrscs pc, r7, #192, 4 │ │ │ │ @ instruction: 0x4630681e │ │ │ │ - @ instruction: 0xf8a4f178 │ │ │ │ + @ instruction: 0xf8a0f178 │ │ │ │ svclt 0x00284285 │ │ │ │ ldrtmi r4, [r1], -r5, lsl #12 │ │ │ │ strtmi r4, [r0], -sl, lsr #12 │ │ │ │ - ldmdb r8, {r0, r1, r5, r6, r7, r9, sl, ip, sp, lr, pc} │ │ │ │ + ldmdb r4, {r0, r1, r5, r6, r7, r9, sl, ip, sp, lr, pc}^ │ │ │ │ tstcs r0, r8, lsr #12 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0x4630bd70 │ │ │ │ cdp2 0, 0, cr15, cr8, cr15, {1} │ │ │ │ strtmi r4, [r1], -sl, lsr #12 │ │ │ │ ldrhtmi lr, [r0], #-141 @ 0xffffff73 │ │ │ │ - stclt 1, cr15, [r0], {131} @ 0x83 │ │ │ │ - @ instruction: 0xf964f14b │ │ │ │ + ldcllt 1, cr15, [ip], #-524 @ 0xfffffdf4 │ │ │ │ + @ instruction: 0xf960f14b │ │ │ │ andvs r2, r3, r6, lsl r3 │ │ │ │ - ldrbcc pc, [pc, #79]! @ 0x12cfcb @ │ │ │ │ + ldrbcc pc, [pc, #79]! @ 0x12cf53 @ │ │ │ │ @ instruction: 0xf14be7e6 │ │ │ │ - movwcs pc, #59741 @ 0xe95d @ │ │ │ │ + movwcs pc, #59737 @ 0xe959 @ │ │ │ │ ldrb r6, [r7, r3]! │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ @ instruction: 0xf5a04690 │ │ │ │ - bcc 0xd41878 │ │ │ │ + bcc 0xd41800 │ │ │ │ @ instruction: 0x460f4699 │ │ │ │ strmi fp, [r6], -r9, lsl #1 │ │ │ │ @ instruction: 0xf8d24614 │ │ │ │ @ instruction: 0xf5033290 │ │ │ │ @ instruction: 0xf8d35300 │ │ │ │ tstcc r1, r4, ror #6 │ │ │ │ @ instruction: 0xf64bd12f │ │ │ │ vorr.i32 q9, #0 @ 0x00000000 │ │ │ │ @ instruction: 0x46392597 │ │ │ │ @ instruction: 0xf7154620 │ │ │ │ - stmdavs fp!, {r0, r1, r2, r3, r4, r6, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdavs fp!, {r0, r1, r3, r4, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ ldrble r0, [r6], #-794 @ 0xfffffce6 │ │ │ │ @ instruction: 0x46429b15 │ │ │ │ ldrtmi r9, [r9], -r5, lsl #6 │ │ │ │ @ instruction: 0x46309b14 │ │ │ │ - blls 0x611bf0 │ │ │ │ - blls 0x5d1bf0 │ │ │ │ - blls 0x591bf0 │ │ │ │ - blls 0x551bf0 │ │ │ │ + blls 0x611b78 │ │ │ │ + blls 0x5d1b78 │ │ │ │ + blls 0x591b78 │ │ │ │ + blls 0x551b78 │ │ │ │ strbmi r9, [fp], -r0, lsl #6 │ │ │ │ @ instruction: 0xf86cf000 │ │ │ │ strmi r6, [r5], -fp, lsr #16 │ │ │ │ - strble r0, [pc], #-795 @ 0x12cffc │ │ │ │ + strble r0, [pc], #-795 @ 0x12cf84 │ │ │ │ @ instruction: 0x46204639 │ │ │ │ - mrc2 7, 3, pc, cr12, cr5, {0} │ │ │ │ + mrc2 7, 5, pc, cr8, cr5, {0} │ │ │ │ andlt r4, r9, r8, lsr #12 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ mrcvs 3, 0, r8, cr2, cr0, {7} │ │ │ │ movwls r4, #30240 @ 0x7620 │ │ │ │ @@ -291599,33 +291570,33 @@ │ │ │ │ addscs pc, r7, #192, 4 │ │ │ │ addsmi r6, r0, #1179648 @ 0x120000 │ │ │ │ @ instruction: 0xf8d3d3b3 │ │ │ │ cmplt r1, r0, ror #6 │ │ │ │ ldrmi r2, [sl], -r1, lsl #6 │ │ │ │ @ instruction: 0xf0084618 │ │ │ │ cmpplt r8, #3948544 @ p-variant is OBSOLETE @ 0x3c4000 │ │ │ │ - blcs 0x14b074 │ │ │ │ - blcs 0x1a1308 │ │ │ │ + blcs 0x14affc │ │ │ │ + blcs 0x1a1290 │ │ │ │ strtmi sp, [sl], -sl, lsr #2 │ │ │ │ andscs r2, pc, r2, lsl #2 │ │ │ │ stc2 7, cr15, [sl, #944]! @ 0x3b0 │ │ │ │ strvc pc, [r0, #-1135] @ 0xfffffb91 │ │ │ │ - blls 0x626f88 │ │ │ │ + blls 0x626f10 │ │ │ │ movwls r4, #13890 @ 0x3642 │ │ │ │ - blls 0x5be96c │ │ │ │ + blls 0x5be8f4 │ │ │ │ movwls r4, #9776 @ 0x2630 │ │ │ │ movwls r9, #6929 @ 0x1b11 │ │ │ │ movwls r9, #2832 @ 0xb10 │ │ │ │ @ instruction: 0xf7f6464b │ │ │ │ @ instruction: 0xe799fa59 │ │ │ │ @ instruction: 0x46309b13 │ │ │ │ strtmi r9, [sl], -r4, lsl #6 │ │ │ │ @ instruction: 0x46399b12 │ │ │ │ - blls 0x591cb8 │ │ │ │ - blls 0x551cb8 │ │ │ │ + blls 0x591c40 │ │ │ │ + blls 0x551c40 │ │ │ │ movwls lr, #2509 @ 0x9cd │ │ │ │ @ instruction: 0xf7f64643 │ │ │ │ ldr pc, [pc, r5, asr #21] │ │ │ │ @ instruction: 0xf7ec200b │ │ │ │ ldrb pc, [r9, r5, lsr #26] @ │ │ │ │ @ instruction: 0xf7ec201f │ │ │ │ ldrb pc, [r5, r1, lsr #26] @ │ │ │ │ @@ -291639,61 +291610,61 @@ │ │ │ │ ldrtpl pc, [r6], #-1440 @ 0xfffffa60 @ │ │ │ │ strmi r2, [r6], -r0, lsl #2 │ │ │ │ @ instruction: 0xf1074690 │ │ │ │ rsbscs r0, r0, #56 @ 0x38 │ │ │ │ @ instruction: 0xf8c7681b │ │ │ │ @ instruction: 0xf04f3354 │ │ │ │ @ instruction: 0xf1770300 │ │ │ │ - subscs lr, r8, #232, 20 @ 0xe8000 │ │ │ │ + subscs lr, r8, #228, 20 @ 0xe4000 │ │ │ │ @ instruction: 0xf5072100 │ │ │ │ ldccc 0, cr7, [r0], #-752 @ 0xfffffd10 │ │ │ │ - b 0xff9696f0 │ │ │ │ + b 0xff869678 │ │ │ │ vceq.f32 , q0, │ │ │ │ and r1, r1, r3, asr #5 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ vqsub.s8 d4, d16, d3 │ │ │ │ ldm pc, {r1, r2, r6, r7, r8, pc}^ @ │ │ │ │ andscc pc, r5, #19 │ │ │ │ ldccs 2, cr3, [r7, #-4] │ │ │ │ mrrccs 12, 9, r2, r1, cr15 │ │ │ │ biceq r2, r4, fp, lsl ip │ │ │ │ - blcs 0xff3b80c8 │ │ │ │ - blcs 0xfebf8024 │ │ │ │ - blcs 0x1df7fac │ │ │ │ - blcs 0x1437ec0 │ │ │ │ + blcs 0xff3b8050 │ │ │ │ + blcs 0xfebf7fac │ │ │ │ + blcs 0x1df7f34 │ │ │ │ + blcs 0x1437e48 │ │ │ │ biceq r2, r4, fp, lsr #22 │ │ │ │ - blcs 0x6ed860 │ │ │ │ + blcs 0x6ed7e8 │ │ │ │ svccs 0x00832fb3 │ │ │ │ adcscc r3, r1, r8, lsl #2 │ │ │ │ rsbscc r3, lr, r2, lsr #1 │ │ │ │ rsbscc r0, r8, r4, asr #3 │ │ │ │ rsbcc r0, pc, r4, asr #3 │ │ │ │ biceq r3, r4, r5, asr #32 │ │ │ │ eorscc r0, r1, r4, asr #3 │ │ │ │ biceq r3, r4, r2, lsr #32 │ │ │ │ svccs 0x00fd301d │ │ │ │ svccs 0x00d22fe4 │ │ │ │ ldrcc r2, [lr], #4033 @ 0xfc1 │ │ │ │ - strbtcc r3, [pc], #-1175 @ 0x12d180 │ │ │ │ + strbtcc r3, [pc], #-1175 @ 0x12d108 │ │ │ │ strbtcc r0, [r9], #-452 @ 0xfffffe3c │ │ │ │ strbcc r3, [r4], #-1107 @ 0xfffffbad │ │ │ │ ldrtcc r0, [r5], #-452 @ 0xfffffe3c │ │ │ │ ldrcc r3, [sp, #-1062] @ 0xfffffbda │ │ │ │ biceq r3, r4, fp, lsl #10 │ │ │ │ ldrbtcc r3, [r9], #1282 @ 0x502 │ │ │ │ ldrcc r0, [fp, #-452]! @ 0xfffffe3c │ │ │ │ biceq r0, r4, r4, asr #3 │ │ │ │ adccc r3, pc, #44, 10 @ 0xb000000 │ │ │ │ subcc r0, fp, #196, 2 @ 0x31 │ │ │ │ biccc r3, lr, #220, 6 @ 0x70000003 │ │ │ │ cmncc pc, #192, 6 │ │ │ │ biceq r0, r4, r4, asr #3 │ │ │ │ mvncc r3, #8, 8 @ 0x8000000 │ │ │ │ - bcs 0xff277d68 │ │ │ │ - bcs 0x12f7bc4 │ │ │ │ + bcs 0xff277cf0 │ │ │ │ + bcs 0x12f7b4c │ │ │ │ stmibcs r7!, {r0, r1, r2, r9, fp, sp}^ │ │ │ │ ldmibcs pc!, {r0, r1, r4, r7, r9, fp, sp} @ │ │ │ │ stmdbcs r0!, {r2, r3, r4, r7, r8, fp, sp}^ │ │ │ │ cdpcs 14, 8, cr2, cr12, cr5, {5} │ │ │ │ cdpcs 1, 11, cr0, cr13, cr4, {6} │ │ │ │ cdpcs 1, 7, cr0, cr10, cr4, {6} │ │ │ │ biceq r2, r4, pc, asr lr │ │ │ │ @@ -291744,15 +291715,15 @@ │ │ │ │ usatne r1, #10, r6, lsl #14 │ │ │ │ @ instruction: 0x168216bb │ │ │ │ cmneq sp, #101711872 @ 0x6100000 │ │ │ │ addseq r0, lr, #-536870903 @ 0xe0000009 │ │ │ │ sbccc r3, r7, r0, lsl #2 │ │ │ │ biceq r0, r4, r4, asr #3 │ │ │ │ @ instruction: 0x16211894 │ │ │ │ - strbne r1, [pc, #1550]! @ 0x12d8ba │ │ │ │ + strbne r1, [pc, #1550]! @ 0x12d842 │ │ │ │ stmiane r3!, {r1, r8, fp, ip}^ │ │ │ │ stmiane r9!, {r2, r6, r7, fp, ip} │ │ │ │ ldmdane r2!, {r7, fp, ip}^ │ │ │ │ ldmdane r6, {r2, r5, r6, fp, ip}^ │ │ │ │ ldrbeq r0, [r0, #-1392] @ 0xfffffa90 │ │ │ │ streq r0, [lr, #-1376]! @ 0xfffffaa0 │ │ │ │ strbteq r0, [fp], #1276 @ 0x4fc │ │ │ │ @@ -291766,28 +291737,28 @@ │ │ │ │ biceq r0, r4, r4, asr #3 │ │ │ │ cmncc r6, ip, lsl #3 │ │ │ │ rsbeq r0, sp, #-805306362 @ 0xd0000006 │ │ │ │ movweq r3, #41278 @ 0xa13e │ │ │ │ tstcc r9, sl, lsl #6 │ │ │ │ mvneq r0, r2, ror #3 │ │ │ │ rsceq r1, pc, #880803840 @ 0x34800000 │ │ │ │ - ldrne r0, [pc, #751]! @ 0x12d5f3 │ │ │ │ + ldrne r0, [pc, #751]! @ 0x12d57b │ │ │ │ strbne r1, [r4, #-1439]! @ 0xfffffa61 │ │ │ │ mrceq 14, 0, r0, cr8, cr1, {6} │ │ │ │ @ instruction: 0x01c40d99 │ │ │ │ biceq r0, r4, r4, asr #3 │ │ │ │ biceq r0, r4, r4, asr #3 │ │ │ │ biceq r0, r4, pc, ror sp │ │ │ │ ldrbeq r0, [ip, #1532] @ 0x5fc │ │ │ │ biceq r0, r4, r5, lsl #4 │ │ │ │ biceq r0, r4, r4, asr #3 │ │ │ │ cdpeq 5, 8, cr0, cr2, cr6, {6} │ │ │ │ - bleq 0x18301c4 │ │ │ │ - bleq 0x4f0030 │ │ │ │ - beq 0xff36fed8 │ │ │ │ + bleq 0x183014c │ │ │ │ + bleq 0x4effb8 │ │ │ │ + beq 0xff36fe60 │ │ │ │ vldmdbeq r6!, {s0-s170} │ │ │ │ ldcleq 13, cr0, [r7], {35} @ 0x23 │ │ │ │ stcleq 12, cr0, [sp], #-720 @ 0xfffffd30 │ │ │ │ biceq r0, r4, fp, asr ip │ │ │ │ biceq r0, r4, r4, asr #3 │ │ │ │ stceq 12, cr0, [sl], {28} │ │ │ │ ldmibeq lr!, {r3, r4, r6, r9, fp}^ │ │ │ │ @@ -291858,36 +291829,36 @@ │ │ │ │ @ instruction: 0x1142129e │ │ │ │ strdne r1, [fp], r3 │ │ │ │ andsne r1, pc, lr, rrx │ │ │ │ teqeq r8, #738197505 @ 0x2c000001 │ │ │ │ biceq r1, r4, r1, lsl #26 │ │ │ │ biceq r0, r4, r4, asr #3 │ │ │ │ stcne 12, cr1, [lr], {106} @ 0x6a │ │ │ │ - blne 0x13342f8 │ │ │ │ - blne 0x634144 │ │ │ │ + blne 0x1334280 │ │ │ │ + blne 0x6340cc │ │ │ │ biceq r1, r4, r2, ror #21 │ │ │ │ biceq r0, r4, r4, asr #3 │ │ │ │ - bne 0xfe673f84 │ │ │ │ + bne 0xfe673f0c │ │ │ │ biceq r0, r4, r4, asr #3 │ │ │ │ biceq r0, r4, r4, asr #3 │ │ │ │ biceq r1, r4, r3, lsl #21 │ │ │ │ - bne 0xc33d78 │ │ │ │ + bne 0xc33d00 │ │ │ │ ldrne r1, [lr], #2584 @ 0xa18 │ │ │ │ biceq r0, r4, r4, asr #3 │ │ │ │ biceq r0, r4, r4, asr #3 │ │ │ │ biceq r0, r4, r4, asr #3 │ │ │ │ biceq r0, r4, r4, asr #3 │ │ │ │ biceq r0, r4, r4, asr #3 │ │ │ │ biceq r0, r4, r4, asr #3 │ │ │ │ @ instruction: 0xf64b1477 │ │ │ │ vorr.i32 q9, #0 @ 0x00000000 │ │ │ │ ldmdavs fp, {r0, r1, r2, r4, r7, r8, r9, sp} │ │ │ │ @ instruction: 0xf1070559 │ │ │ │ @ instruction: 0xf06f8190 │ │ │ │ - blmi 0xff06e55c │ │ │ │ + blmi 0xff06e4e4 │ │ │ │ @ instruction: 0xf8d7681a │ │ │ │ subsmi r3, sl, r4, asr r3 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ msrhi CPSR_sc, r7, asr #32 │ │ │ │ @ instruction: 0xf5074620 │ │ │ │ ssatmi r7, #30, r7, asr #14 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @@ -291903,15 +291874,15 @@ │ │ │ │ strbmi r8, [r0], -pc, ror #15 │ │ │ │ @ instruction: 0xf850f008 │ │ │ │ @ instruction: 0xf0002800 │ │ │ │ @ instruction: 0xf8d787e9 │ │ │ │ strtmi r2, [r1], -r0, lsl #7 │ │ │ │ @ instruction: 0xf0072de8 │ │ │ │ @ instruction: 0xf1848029 │ │ │ │ - strmi pc, [r4], -pc, asr #29 │ │ │ │ + strmi pc, [r4], -fp, asr #29 │ │ │ │ bicle r1, ip, r5, asr #24 │ │ │ │ ldc2 7, cr15, [r6, #988]! @ 0x3dc │ │ │ │ strb r4, [r8, r4, lsl #12] │ │ │ │ orrcc pc, r0, #14090240 @ 0xd70000 │ │ │ │ @ instruction: 0xf06f1e5a │ │ │ │ addsmi r4, sl, #120, 6 @ 0xe0000001 │ │ │ │ @ instruction: 0x83a3f086 │ │ │ │ @@ -291979,51 +291950,51 @@ │ │ │ │ @ instruction: 0xf0002800 │ │ │ │ @ instruction: 0x46208755 │ │ │ │ orrmi pc, r8, #14090240 @ 0xd70000 │ │ │ │ orrcc pc, r4, #14090240 @ 0xd70000 │ │ │ │ ldmvs sl!, {r1, r5, r6, r7, r8, sl, fp, sp}^ │ │ │ │ @ instruction: 0xf0079400 │ │ │ │ @ instruction: 0xf184801e │ │ │ │ - @ instruction: 0x4604fe57 │ │ │ │ + @ instruction: 0x4604fe53 │ │ │ │ @ instruction: 0xf47f1c42 │ │ │ │ @ instruction: 0xf7f7af34 │ │ │ │ @ instruction: 0x4604fd1d │ │ │ │ strbmi lr, [r1], -pc, lsr #14 │ │ │ │ andcs r2, r8, #67108864 @ 0x4000000 │ │ │ │ strcs r2, [r0], #-3 │ │ │ │ ldrvc pc, [r4], -r7, lsl #10 │ │ │ │ strtmi lr, [sl], #-2503 @ 0xfffff639 │ │ │ │ - beq 0xfeb69a98 │ │ │ │ + beq 0xfeb69a20 │ │ │ │ ldrmi lr, [r4], #2503 @ 0x9c7 │ │ │ │ ldrmi lr, [r6], #2503 @ 0x9c7 │ │ │ │ ldrmi lr, [r8], #2503 @ 0x9c7 │ │ │ │ cdp2 0, 13, cr15, cr12, cr7, {0} │ │ │ │ stmdacs r0, {r7, r9, sl, lr} │ │ │ │ strhi pc, [r8, -r6]! │ │ │ │ vst2.8 {d22-d23}, [pc], r2 │ │ │ │ @ instruction: 0xf6c1734c │ │ │ │ @ instruction: 0xf8ca1398 │ │ │ │ addsmi r2, sl, #0 │ │ │ │ svclt 0x00156843 │ │ │ │ andcs r2, ip, #24, 4 @ 0x80000001 │ │ │ │ - bleq 0x1e97ec │ │ │ │ - bleq 0x1a97f0 │ │ │ │ + bleq 0x1e9774 │ │ │ │ + bleq 0x1a9778 │ │ │ │ andcc pc, r4, sl, asr #17 │ │ │ │ svceq 0x0000f1b9 │ │ │ │ ldrthi pc, [r4], #6 @ │ │ │ │ @ instruction: 0xf0072db8 │ │ │ │ movwcs r8, #4144 @ 0x1030 │ │ │ │ ldrmi r4, [r8], -r9, asr #12 │ │ │ │ cdp2 0, 11, cr15, cr10, cr7, {0} │ │ │ │ @ instruction: 0xf0062800 │ │ │ │ ldccs 7, cr8, [r9, #28]! │ │ │ │ sbchi pc, r5, #6 │ │ │ │ @ instruction: 0x46514632 │ │ │ │ @ instruction: 0xf18420b9 │ │ │ │ - @ instruction: 0xf8daffbf │ │ │ │ + @ instruction: 0xf8daffbb │ │ │ │ mcrrne 0, 0, r3, r1, cr0 │ │ │ │ svclt 0x00184604 │ │ │ │ andcc pc, r0, r8, asr #17 │ │ │ │ mcrge 4, 7, pc, cr7, cr15, {3} @ │ │ │ │ @ instruction: 0xf7f760fb │ │ │ │ ldmvs fp!, {r0, r1, r2, r3, r6, r7, sl, fp, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf8c84604 │ │ │ │ @@ -292033,20 +292004,20 @@ │ │ │ │ @ instruction: 0xf0074648 │ │ │ │ strmi pc, [r1], -sp, asr #30 │ │ │ │ svclt 0x00182c00 │ │ │ │ @ instruction: 0xf0002800 │ │ │ │ strtmi r8, [r0], -r3, ror #13 │ │ │ │ @ instruction: 0xf0062deb │ │ │ │ @ instruction: 0xf18484e0 │ │ │ │ - @ instruction: 0x4604fddb │ │ │ │ + @ instruction: 0x4604fdd7 │ │ │ │ @ instruction: 0xf47f1c42 │ │ │ │ @ instruction: 0xf7f7aec8 │ │ │ │ @ instruction: 0x4604fcb1 │ │ │ │ @ instruction: 0xf8d7e6c3 │ │ │ │ - blcs 0x13a544 │ │ │ │ + blcs 0x13a4cc │ │ │ │ strhi pc, [r0], #-6 │ │ │ │ rscne lr, r0, #3522560 @ 0x35c000 │ │ │ │ andcs r2, r3, r0, lsl #6 │ │ │ │ cdp2 0, 7, cr15, cr8, cr7, {0} │ │ │ │ stmdacs r0, {r1, r9, sl, lr} │ │ │ │ strbhi pc, [r6], r0 @ │ │ │ │ rscsvs r4, sl, r0, asr #12 │ │ │ │ @@ -292056,15 +292027,15 @@ │ │ │ │ stccs 6, cr4, [r0], {1} │ │ │ │ stmdacs r0, {r3, r4, r8, r9, sl, fp, ip, sp, pc} │ │ │ │ ldrthi pc, [r8], r0 @ │ │ │ │ orrcc pc, r4, #14090240 @ 0xd70000 │ │ │ │ ldmvs sl!, {r5, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf0062de5 │ │ │ │ @ instruction: 0xf184878f │ │ │ │ - @ instruction: 0x4604fd7d │ │ │ │ + @ instruction: 0x4604fd79 │ │ │ │ @ instruction: 0xf47f1c45 │ │ │ │ @ instruction: 0xf7f7ae9a │ │ │ │ strmi pc, [r4], -r3, lsl #25 │ │ │ │ ldmib r7, {r0, r2, r4, r7, r9, sl, sp, lr, pc}^ │ │ │ │ strcs r2, [r1], #-992 @ 0xfffffc20 │ │ │ │ strbmi r9, [r9], -r2, lsl #8 │ │ │ │ orrmi pc, ip, #14090240 @ 0xd70000 │ │ │ │ @@ -292072,50 +292043,50 @@ │ │ │ │ orrmi pc, r8, #14090240 @ 0xd70000 │ │ │ │ @ instruction: 0xf7fa9400 │ │ │ │ @ instruction: 0x4604fbf7 │ │ │ │ svclt 0x0000e685 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ tstcs r0, r0, lsr #4 │ │ │ │ andsvc pc, r4, r7, lsl #10 │ │ │ │ - svc 0x0084f176 │ │ │ │ + svc 0x0080f176 │ │ │ │ orrcc pc, r0, #14090240 @ 0xd70000 │ │ │ │ orrmi pc, r0, #14090240 @ 0xd70000 │ │ │ │ @ instruction: 0xf0462b00 │ │ │ │ @ instruction: 0x464a84b5 │ │ │ │ @ instruction: 0xf0462a00 │ │ │ │ @ instruction: 0x462383b7 │ │ │ │ orrmi pc, r4, #14090240 @ 0xd70000 │ │ │ │ strls r4, [r0], #-1601 @ 0xfffff9bf │ │ │ │ adcvc pc, lr, pc, asr #8 │ │ │ │ - @ instruction: 0xff38f184 │ │ │ │ + @ instruction: 0xff34f184 │ │ │ │ mcrrne 6, 0, r4, r1, cr4 │ │ │ │ mcrge 4, 3, pc, cr5, cr15, {3} @ │ │ │ │ mcrr2 7, 15, pc, lr, cr7 @ │ │ │ │ strbt r4, [r0], -r4, lsl #12 │ │ │ │ movwcs r4, #1601 @ 0x641 │ │ │ │ andcs r4, r3, sl, asr #12 │ │ │ │ cdp2 0, 1, cr15, cr10, cr7, {0} │ │ │ │ stmdacs r0, {r0, r9, sl, lr} │ │ │ │ strbthi pc, [r8], -r0 @ │ │ │ │ adcscs r4, r7, sl, asr #12 │ │ │ │ - @ instruction: 0xff22f184 │ │ │ │ + @ instruction: 0xff1ef184 │ │ │ │ mcrrne 6, 0, r4, r5, cr4 │ │ │ │ mcrge 4, 2, pc, cr15, cr15, {3} @ │ │ │ │ ldc2 7, cr15, [r8], #-988 @ 0xfffffc24 │ │ │ │ strb r4, [sl], -r4, lsl #12 │ │ │ │ orreq pc, r0, #14090240 @ 0xd70000 │ │ │ │ @ instruction: 0xf9ecf10d │ │ │ │ strmi r4, [r3], r2, lsl #12 │ │ │ │ @ instruction: 0xf0072800 │ │ │ │ @ instruction: 0xf8d780b3 │ │ │ │ strbmi r3, [r1], -r0, lsl #7 │ │ │ │ @ instruction: 0xf18420d9 │ │ │ │ - strmi pc, [r4], -fp, lsl #30 │ │ │ │ + strmi pc, [r4], -r7, lsl #30 │ │ │ │ tstle r5, r2, asr #24 │ │ │ │ - ldc2l 1, cr15, [r2], #296 @ 0x128 │ │ │ │ + stc2l 1, cr15, [lr], #296 @ 0x128 │ │ │ │ @ instruction: 0xf7f56800 │ │ │ │ submi pc, r4, #812 @ 0x32c │ │ │ │ svcpl 0x0080f514 │ │ │ │ @ instruction: 0xf8d7d257 │ │ │ │ movwcs r2, #896 @ 0x380 │ │ │ │ andcs r4, r3, r9, asr #12 │ │ │ │ stc2l 0, cr15, [r8, #28]! │ │ │ │ @@ -292132,88 +292103,88 @@ │ │ │ │ ldrmi r7, [ip], #2816 @ 0xb00 │ │ │ │ ldmib r4, {r0, r1, r5, r9, fp, pc}^ │ │ │ │ @ instruction: 0xf10c5602 │ │ │ │ stc 0, cr0, [ip, #76] @ 0x4c │ │ │ │ vldr d7, [r4] │ │ │ │ @ instruction: 0xf8ac7b02 │ │ │ │ rscsvs lr, fp, r0, lsl r0 │ │ │ │ - blvc 0x1e8eec │ │ │ │ + blvc 0x1e8e74 │ │ │ │ @ instruction: 0xf88c7ca4 │ │ │ │ @ instruction: 0xf6e24012 │ │ │ │ - ldmvs fp!, {r2, r3, r4, r6, sl, fp, sp, lr, pc}^ │ │ │ │ + ldmvs fp!, {r3, r4, r7, sl, fp, sp, lr, pc}^ │ │ │ │ andeq lr, r3, #9216 @ 0x2400 │ │ │ │ @ instruction: 0x4691687b │ │ │ │ vqsub.u8 d20, d22, d3 │ │ │ │ - bl 0x40f1e4 │ │ │ │ + bl 0x40f16c │ │ │ │ @ instruction: 0xf1040409 │ │ │ │ rscsvs r0, r9, r3, lsl r1 │ │ │ │ @ instruction: 0xf1774608 │ │ │ │ - @ instruction: 0xf100fbcf │ │ │ │ + @ instruction: 0xf100fbcb │ │ │ │ @ instruction: 0xf8d70e1b │ │ │ │ @ instruction: 0xf02e2380 │ │ │ │ - bl 0x3b1110 │ │ │ │ + bl 0x3b1098 │ │ │ │ ldrbmi r0, [r4], lr, lsl #6 │ │ │ │ @ instruction: 0x469a68f9 │ │ │ │ - ble 0xff3be368 │ │ │ │ + ble 0xff3be2f0 │ │ │ │ stccs 6, cr4, [r0], {100} @ 0x64 │ │ │ │ rsbhi pc, r4, r7 │ │ │ │ strtmi r2, [sl], -r0, lsl #2 │ │ │ │ @ instruction: 0x46404633 │ │ │ │ @ instruction: 0xf1829100 │ │ │ │ - @ instruction: 0x4658fd3b │ │ │ │ + @ instruction: 0x4658fd37 │ │ │ │ @ instruction: 0xf96ef10d │ │ │ │ @ instruction: 0x4640e5d3 │ │ │ │ - ldc2 1, cr15, [r8], #536 @ 0x218 │ │ │ │ + ldc2 1, cr15, [r4], #536 @ 0x218 │ │ │ │ mcrrne 6, 0, r4, r6, cr4 │ │ │ │ stclge 4, cr15, [sp, #508] @ 0x1fc │ │ │ │ - stc2 1, cr15, [r6], {74} @ 0x4a │ │ │ │ + stc2 1, cr15, [r2], {74} @ 0x4a │ │ │ │ @ instruction: 0xf7f56800 │ │ │ │ submi pc, r4, #380 @ 0x17c │ │ │ │ strbmi lr, [r0], -r5, asr #11 │ │ │ │ - ldc2 1, cr15, [r2], #536 @ 0x218 │ │ │ │ + stc2 1, cr15, [lr], #536 @ 0x218 │ │ │ │ mcrrne 6, 0, r4, r3, cr4 │ │ │ │ - ldcge 4, cr15, [pc, #508]! @ 0x12db44 │ │ │ │ - ldc2l 1, cr15, [r8], #-296 @ 0xfffffed8 │ │ │ │ + ldcge 4, cr15, [pc, #508]! @ 0x12dacc │ │ │ │ + ldc2l 1, cr15, [r4], #-296 @ 0xfffffed8 │ │ │ │ @ instruction: 0xf7f56800 │ │ │ │ submi pc, r4, #324 @ 0x144 │ │ │ │ @ instruction: 0x4641e5b7 │ │ │ │ @ instruction: 0xf18420d6 │ │ │ │ - strmi pc, [r4], -r3, lsl #29 │ │ │ │ + @ instruction: 0x4604fe7f │ │ │ │ @ instruction: 0xf47f1c42 │ │ │ │ @ instruction: 0xf14aadb0 │ │ │ │ - stmdavs r0, {r0, r3, r5, r6, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdavs r0, {r0, r2, r5, r6, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xff42f7f5 │ │ │ │ str r4, [r8, #580]! @ 0x244 │ │ │ │ sbcscs r4, r5, r1, asr #12 │ │ │ │ - cdp2 1, 7, cr15, cr4, cr4, {4} │ │ │ │ + cdp2 1, 7, cr15, cr0, cr4, {4} │ │ │ │ mcrrne 6, 0, r4, r1, cr4 │ │ │ │ stcge 4, cr15, [r1, #508]! @ 0x1fc │ │ │ │ - mrrc2 1, 4, pc, sl, cr10 @ │ │ │ │ + mrrc2 1, 4, pc, r6, cr10 @ │ │ │ │ @ instruction: 0xf7f56800 │ │ │ │ submi pc, r4, #51, 30 @ 0xcc │ │ │ │ @ instruction: 0x4640e599 │ │ │ │ cdp2 0, 0, cr15, cr12, cr7, {0} │ │ │ │ @ instruction: 0xf0002800 │ │ │ │ @ instruction: 0xf8d785a5 │ │ │ │ strbmi r2, [r9], -r0, lsl #7 │ │ │ │ - @ instruction: 0xff4ef180 │ │ │ │ + @ instruction: 0xff4af180 │ │ │ │ stclne 6, cr4, [r0], #-16 │ │ │ │ stcge 4, cr15, [fp, #508] @ 0x1fc │ │ │ │ - blx 0x1e6b992 │ │ │ │ + blx 0x1e6b91a │ │ │ │ str r4, [r6, #1540] @ 0x604 │ │ │ │ andseq pc, r4, r7, lsl #2 │ │ │ │ tstpeq r8, r7, lsl #2 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf1072300 │ │ │ │ @ instruction: 0xf8c702a8 │ │ │ │ strmi r3, [r5], -r8, lsr #1 │ │ │ │ strmi r6, [lr], -r3 │ │ │ │ @ instruction: 0xf17f600b │ │ │ │ - strmi pc, [r4], -r7, asr #18 │ │ │ │ + strmi pc, [r4], -r3, asr #18 │ │ │ │ tstle r5, r3, asr #24 │ │ │ │ - stc2 1, cr15, [lr], #-296 @ 0xfffffed8 │ │ │ │ + stc2 1, cr15, [sl], #-296 @ 0xfffffed8 │ │ │ │ @ instruction: 0xf7f56800 │ │ │ │ submi pc, r4, #7, 30 │ │ │ │ svcpl 0x0080f514 │ │ │ │ stclge 4, cr15, [fp, #-764]! @ 0xfffffd04 │ │ │ │ movwcs r4, #1601 @ 0x641 │ │ │ │ andcs r2, r3, r4, lsl #4 │ │ │ │ stc2 0, cr15, [r4, #-28]! @ 0xffffffe4 │ │ │ │ @@ -292231,30 +292202,30 @@ │ │ │ │ stmdacs r0, {r0, r2, r3, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ ldrbhi pc, [ip, #-0] @ │ │ │ │ ldrdcc pc, [r8], r7 @ │ │ │ │ strb r6, [r6, #-3] │ │ │ │ @ instruction: 0xf8d7464a │ │ │ │ strbmi r3, [r1], -r0, lsl #7 │ │ │ │ @ instruction: 0xf18420d2 │ │ │ │ - strmi pc, [r4], -pc, lsl #28 │ │ │ │ + strmi pc, [r4], -fp, lsl #28 │ │ │ │ @ instruction: 0xf47f1c42 │ │ │ │ @ instruction: 0xf14aad3c │ │ │ │ - stmdavs r0, {r0, r2, r4, r5, r6, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdavs r0, {r0, r4, r5, r6, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ mcr2 7, 6, pc, cr14, cr5, {7} @ │ │ │ │ ldr r4, [r4, #-580]! @ 0xfffffdbc │ │ │ │ tstpeq r8, r7, lsl #2 @ p-variant is OBSOLETE │ │ │ │ andseq pc, r4, r7, lsl #2 │ │ │ │ @ instruction: 0xf1072300 │ │ │ │ strmi r0, [lr], -r8, lsr #5 │ │ │ │ andvs r4, fp, r5, lsl #12 │ │ │ │ @ instruction: 0xf8c76003 │ │ │ │ @ instruction: 0xf17f30a8 │ │ │ │ - strmi pc, [r4], -r5, lsl #18 │ │ │ │ + strmi pc, [r4], -r1, lsl #18 │ │ │ │ tstle r5, r1, asr #24 │ │ │ │ - blx 0xff869fae │ │ │ │ + blx 0xff769f36 │ │ │ │ @ instruction: 0xf7f56800 │ │ │ │ submi pc, r4, #2896 @ 0xb50 │ │ │ │ svcpl 0x0080f514 │ │ │ │ ldcge 4, cr15, [r9, #-764] @ 0xfffffd04 │ │ │ │ movwcs r4, #1601 @ 0x641 │ │ │ │ andcs r2, r3, r4, lsl #4 │ │ │ │ ldc2l 0, cr15, [r2], {7} │ │ │ │ @@ -292272,26 +292243,26 @@ │ │ │ │ stmdacs r0, {r0, r1, r3, r4, r5, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ strhi pc, [sl, #-0] │ │ │ │ ldrdcc pc, [r8], r7 @ │ │ │ │ ldrbt r6, [r4], #3 │ │ │ │ orrcc pc, r0, #14090240 @ 0xd70000 │ │ │ │ strbmi r4, [r1], -sl, asr #12 │ │ │ │ @ instruction: 0xf18420d0 │ │ │ │ - @ instruction: 0x4604fdbd │ │ │ │ + @ instruction: 0x4604fdb9 │ │ │ │ @ instruction: 0xf47f1c60 │ │ │ │ @ instruction: 0xf14aacea │ │ │ │ - stmdavs r0, {r0, r1, r5, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdavs r0, {r0, r1, r2, r3, r4, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ mrc2 7, 3, pc, cr12, cr5, {7} │ │ │ │ strbt r4, [r2], #580 @ 0x244 │ │ │ │ orrcs pc, r0, #14090240 @ 0xd70000 │ │ │ │ strbmi r4, [r0], -r9, asr #12 │ │ │ │ - @ instruction: 0xf89cf181 │ │ │ │ + @ instruction: 0xf898f181 │ │ │ │ mcrrne 6, 0, r4, r5, cr4 │ │ │ │ ldclge 4, cr15, [r9], {127} @ 0x7f │ │ │ │ - blx 0xfe5ea042 │ │ │ │ + blx 0xfe4e9fca │ │ │ │ @ instruction: 0xf7f56800 │ │ │ │ submi pc, r4, #1712 @ 0x6b0 │ │ │ │ @ instruction: 0x4644e4d1 │ │ │ │ svccc 0x0080f5b8 │ │ │ │ rschi pc, sl, #1610612736 @ 0x60000000 │ │ │ │ @ instruction: 0xf0062c00 │ │ │ │ tstcs r4, r1, asr r5 │ │ │ │ @@ -292306,66 +292277,66 @@ │ │ │ │ svcne 0x00291f02 │ │ │ │ @ instruction: 0xf8522300 │ │ │ │ movwcc r0, #7940 @ 0x1f04 │ │ │ │ @ instruction: 0xf841429c │ │ │ │ ldclle 15, cr0, [r8], #16 │ │ │ │ strbmi r4, [r1], -sl, lsr #12 │ │ │ │ @ instruction: 0xf18420ce │ │ │ │ - @ instruction: 0x4604fd79 │ │ │ │ + @ instruction: 0x4604fd75 │ │ │ │ tstle r2, r6, asr #24 │ │ │ │ - blx 0xfe56bb58 │ │ │ │ + blx 0xfe56bae0 │ │ │ │ strtmi r4, [r8], -r4, lsl #12 │ │ │ │ @ instruction: 0xf83af10d │ │ │ │ @ instruction: 0x4644e49f │ │ │ │ svccc 0x0080f5b8 │ │ │ │ addshi pc, fp, #1610612736 @ 0x60000000 │ │ │ │ @ instruction: 0xf0062c00 │ │ │ │ smlabbcs r4, sp, r2, r8 │ │ │ │ @ instruction: 0xf10d4640 │ │ │ │ @ instruction: 0x4605f8bb │ │ │ │ @ instruction: 0xf0062800 │ │ │ │ @ instruction: 0x460186f5 │ │ │ │ @ instruction: 0xf17f4640 │ │ │ │ - strmi pc, [r4], -r3, lsr #16 │ │ │ │ + @ instruction: 0x4604f81f │ │ │ │ tstle r2, r3, asr #24 │ │ │ │ - blx 0x1debb94 │ │ │ │ + blx 0x1debb1c │ │ │ │ @ instruction: 0xf5144604 │ │ │ │ @ instruction: 0xf0c65f80 │ │ │ │ @ instruction: 0x462885f7 │ │ │ │ @ instruction: 0xf818f10d │ │ │ │ @ instruction: 0x4641e47d │ │ │ │ subcs r4, r6, sl, asr #12 │ │ │ │ - stc2l 1, cr15, [r8, #-528] @ 0xfffffdf0 │ │ │ │ + stc2l 1, cr15, [r4, #-528] @ 0xfffffdf0 │ │ │ │ mcrrne 6, 0, r4, r1, cr4 │ │ │ │ ldclge 4, cr15, [r5], #-508 @ 0xfffffe04 │ │ │ │ - blx 0xcea10a │ │ │ │ + blx 0xbea092 │ │ │ │ @ instruction: 0xf7f56800 │ │ │ │ submi pc, r4, #7, 28 @ 0x70 │ │ │ │ strbmi lr, [sl], -sp, ror #8 │ │ │ │ subcs r4, r7, r1, asr #12 │ │ │ │ - ldc2 1, cr15, [r8, #-528]! @ 0xfffffdf0 │ │ │ │ + ldc2 1, cr15, [r4, #-528]! @ 0xfffffdf0 │ │ │ │ mcrrne 6, 0, r4, r2, cr4 │ │ │ │ stclge 4, cr15, [r5], #-508 @ 0xfffffe04 │ │ │ │ - blx 0x8ea12a │ │ │ │ + blx 0x7ea0b2 │ │ │ │ @ instruction: 0xf7f56800 │ │ │ │ submi pc, r4, #15808 @ 0x3dc0 │ │ │ │ @ instruction: 0xf17ee45d │ │ │ │ - @ instruction: 0x4604ffdb │ │ │ │ + @ instruction: 0x4604ffd7 │ │ │ │ @ instruction: 0xf47f1c60 │ │ │ │ @ instruction: 0xf14aac58 │ │ │ │ - stmdavs r0, {r0, r4, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdavs r0, {r0, r2, r3, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ stc2l 7, cr15, [sl, #980]! @ 0x3d4 │ │ │ │ ldrb r4, [r0], #-580 @ 0xfffffdbc │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stmib r7, {r2, r3, r6, r9, sl, lr}^ │ │ │ │ stmib r7, {r1, r2, r8, r9, sp}^ │ │ │ │ @ instruction: 0xf1b9232a │ │ │ │ @ instruction: 0xf0460f00 │ │ │ │ @ instruction: 0xf8d78274 │ │ │ │ - blcs 0x13aa50 │ │ │ │ + blcs 0x13a9d8 │ │ │ │ msrhi CPSR_sxc, r6 │ │ │ │ @ instruction: 0xf8d72301 │ │ │ │ andcs r1, r8, #132, 6 @ 0x10000002 │ │ │ │ @ instruction: 0xf0074618 │ │ │ │ stmdacs r0, {r0, r3, r4, r5, r6, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ strbhi pc, [r8], #-0 @ │ │ │ │ @ instruction: 0x03a8f107 │ │ │ │ @@ -292373,141 +292344,141 @@ │ │ │ │ @ instruction: 0xf8c7601a │ │ │ │ strtmi r1, [r1], -ip, lsr #1 │ │ │ │ orrmi pc, ip, #14090240 @ 0xd70000 │ │ │ │ orrcs pc, r0, #14090240 @ 0xd70000 │ │ │ │ strls r4, [r1], #-1600 @ 0xfffff9c0 │ │ │ │ orrmi pc, r8, #14090240 @ 0xd70000 │ │ │ │ @ instruction: 0xf1869400 │ │ │ │ - strmi pc, [r4], -r3, lsl #23 │ │ │ │ + @ instruction: 0x4604fb7f │ │ │ │ @ instruction: 0xf0051c43 │ │ │ │ @ instruction: 0xf1b987bf │ │ │ │ @ instruction: 0xf0460f00 │ │ │ │ @ instruction: 0xf8d78272 │ │ │ │ - blcs 0x13aaa4 │ │ │ │ + blcs 0x13aa2c │ │ │ │ ldcge 4, cr15, [r7], {63} @ 0x3f │ │ │ │ orrne pc, r4, #14090240 @ 0xd70000 │ │ │ │ andcs r2, r8, #0, 6 │ │ │ │ @ instruction: 0xf0072003 │ │ │ │ stmdacs r0, {r0, r1, r2, r3, r6, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ ldrhi pc, [lr], #-0 │ │ │ │ eorcc lr, sl, #3522560 @ 0x35c000 │ │ │ │ andvs r6, r3, r2, asr #32 │ │ │ │ @ instruction: 0xf5a6e407 │ │ │ │ rsccs r5, r0, r6, lsr r3 │ │ │ │ @ instruction: 0xf8d33b30 │ │ │ │ @ instruction: 0xf8c33290 │ │ │ │ @ instruction: 0xf18480b4 │ │ │ │ - strmi pc, [r4], -sp, asr #25 │ │ │ │ + strmi pc, [r4], -r9, asr #25 │ │ │ │ @ instruction: 0xf47f1c42 │ │ │ │ @ instruction: 0xf14aabfa │ │ │ │ - stmdavs r0, {r0, r1, r4, r5, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdavs r0, {r0, r1, r2, r3, r5, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ stc2 7, cr15, [ip, #980] @ 0x3d4 │ │ │ │ @ instruction: 0xf7ff4244 │ │ │ │ movwcs fp, #3058 @ 0xbf2 │ │ │ │ @ instruction: 0x332ae9c7 │ │ │ │ @ instruction: 0x332ce9c7 │ │ │ │ - beq 0xfeb6a10c │ │ │ │ + beq 0xfeb6a094 │ │ │ │ orrcc pc, r4, #14090240 @ 0xd70000 │ │ │ │ @ instruction: 0xf0062b00 │ │ │ │ @ instruction: 0xf1b981f4 │ │ │ │ @ instruction: 0xf0450f02 │ │ │ │ ldrbmi r8, [r3], -lr, ror #14 │ │ │ │ orrcs pc, r0, #14090240 @ 0xd70000 │ │ │ │ strbmi r4, [r0], -r9, asr #12 │ │ │ │ - ldc2 1, cr15, [r2, #-536]! @ 0xfffffde8 │ │ │ │ + stc2 1, cr15, [lr, #-536]! @ 0xfffffde8 │ │ │ │ stclne 6, cr4, [r0], #-16 │ │ │ │ - blge 0xff72af14 │ │ │ │ + blge 0xff72ae9c │ │ │ │ @ instruction: 0xf9c0f7f7 │ │ │ │ @ instruction: 0xf7ff4604 │ │ │ │ @ instruction: 0x4640bbd2 │ │ │ │ - @ instruction: 0xf9eef186 │ │ │ │ + @ instruction: 0xf9eaf186 │ │ │ │ mcrrne 6, 0, r4, r6, cr4 │ │ │ │ - blge 0xff42af2c │ │ │ │ - blx 0xfe26a25c │ │ │ │ + blge 0xff42aeb4 │ │ │ │ + blx 0xfe16a1e4 │ │ │ │ @ instruction: 0xf7f56800 │ │ │ │ submi pc, r4, #5952 @ 0x1740 │ │ │ │ - bllt 0xff22bd3c │ │ │ │ + bllt 0xff22bcc4 │ │ │ │ @ instruction: 0xf0074648 │ │ │ │ @ instruction: 0x4601fc35 │ │ │ │ @ instruction: 0xf0002800 │ │ │ │ @ instruction: 0xf8d783cd │ │ │ │ strbmi r2, [r0], -r0, lsl #7 │ │ │ │ - blx 0xfecea362 │ │ │ │ + blx 0xfebea2ea │ │ │ │ mcrrne 6, 0, r4, r2, cr4 │ │ │ │ - blge 0xfee2af5c │ │ │ │ + blge 0xfee2aee4 │ │ │ │ @ instruction: 0xf99cf7f7 │ │ │ │ @ instruction: 0xf7ff4604 │ │ │ │ strbmi fp, [r8], -lr, lsr #23 │ │ │ │ stc2 0, cr15, [r0], #-28 @ 0xffffffe4 │ │ │ │ stmdacs r0, {r2, r9, sl, lr} │ │ │ │ @ instruction: 0x83b8f000 │ │ │ │ andscs r4, r3, #3260416 @ 0x31c000 │ │ │ │ orreq pc, r0, #14090240 @ 0xd70000 │ │ │ │ - blx 0x1ce9da0 │ │ │ │ + blx 0x1ce9d28 │ │ │ │ stceq 0, cr15, [r1], {79} @ 0x4f │ │ │ │ andgt pc, r4, sp, asr #17 │ │ │ │ @ instruction: 0xf8d74622 │ │ │ │ strmi r4, [r3], -r4, lsl #7 │ │ │ │ strbmi r9, [r1], -r0, lsl #8 │ │ │ │ @ instruction: 0xf7ff4630 │ │ │ │ strmi pc, [r4], -r7, ror #16 │ │ │ │ tstle r2, r2, asr #24 │ │ │ │ @ instruction: 0xf97af7f7 │ │ │ │ stccs 6, cr4, [r0], {4} │ │ │ │ - blge 0xfe42b9ac │ │ │ │ + blge 0xfe42b934 │ │ │ │ orrvc pc, r0, #64, 4 │ │ │ │ orrseq pc, r5, #192, 4 │ │ │ │ eorscs r6, r8, #1769472 @ 0x1b0000 │ │ │ │ - orrsne pc, ip, r8, asr #12 │ │ │ │ + tstpne ip, r8, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ rsbsvs pc, ip, r9, asr #12 │ │ │ │ addscs pc, r7, r0, asr #5 │ │ │ │ @ instruction: 0xf6494798 │ │ │ │ vbic.i32 q11, #2048 @ 0x00000800 │ │ │ │ ldmdavs fp, {r0, r1, r2, r4, r7, r8, r9, sp} │ │ │ │ andle r4, r7, #156, 4 @ 0xc0000009 │ │ │ │ orrsvs pc, r8, #76546048 @ 0x4900000 │ │ │ │ orrscs pc, r7, #192, 4 │ │ │ │ ldmdavs fp, {r9, sp} │ │ │ │ eorcs pc, r4, r3, asr #16 │ │ │ │ rsbsvs pc, ip, r9, asr #12 │ │ │ │ addscs pc, r7, r0, asr #5 │ │ │ │ @ instruction: 0xf8c2f7f7 │ │ │ │ - bllt 0x1aabdf8 │ │ │ │ + bllt 0x1aabd80 │ │ │ │ strbmi r4, [r0], -r9, asr #12 │ │ │ │ - stc2l 1, cr15, [r8], #536 @ 0x218 │ │ │ │ + stc2l 1, cr15, [r4], #536 @ 0x218 │ │ │ │ stclne 6, cr4, [r0], #-16 │ │ │ │ - blge 0x18ab008 │ │ │ │ - blx 0x6ea338 │ │ │ │ + blge 0x18aaf90 │ │ │ │ + blx 0x5ea2c0 │ │ │ │ @ instruction: 0xf7f56800 │ │ │ │ submi pc, r4, #61184 @ 0xef00 │ │ │ │ - bllt 0x16abe18 │ │ │ │ + bllt 0x16abda0 │ │ │ │ @ instruction: 0xf0074648 │ │ │ │ @ instruction: 0xf02efbc7 │ │ │ │ @ instruction: 0xf8d7fea7 │ │ │ │ strmi r2, [r1], -r0, lsl #7 │ │ │ │ @ instruction: 0xf1864640 │ │ │ │ - @ instruction: 0x4604fcb1 │ │ │ │ + strmi pc, [r4], -sp, lsr #25 │ │ │ │ @ instruction: 0xf47f1c45 │ │ │ │ @ instruction: 0xf14aab46 │ │ │ │ - stmdavs r0, {r0, r1, r2, r3, r4, r5, r6, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ + stmdavs r0, {r0, r1, r3, r4, r5, r6, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ ldc2l 7, cr15, [r8], {245} @ 0xf5 │ │ │ │ @ instruction: 0xf7ff4244 │ │ │ │ @ instruction: 0xf186bb3e │ │ │ │ - @ instruction: 0x4604f97f │ │ │ │ + @ instruction: 0x4604f97b │ │ │ │ tstle r5, r3, asr #24 │ │ │ │ - @ instruction: 0xf9f2f14a │ │ │ │ + @ instruction: 0xf9eef14a │ │ │ │ @ instruction: 0xf7f56800 │ │ │ │ submi pc, r4, #51968 @ 0xcb00 │ │ │ │ @ instruction: 0xf6ff2c00 │ │ │ │ vpadd.i8 d26, d0, d16 │ │ │ │ vsubw.s8 , q8, d0 │ │ │ │ ldmdavs fp, {r0, r2, r4, r7, r8, r9} │ │ │ │ @ instruction: 0xf6482238 │ │ │ │ - vsra.s64 d17, d12, #64 │ │ │ │ + vorr.i32 d17, #12 @ 0x0000000c │ │ │ │ @ instruction: 0xf649012d │ │ │ │ vmvn.i32 q11, #12 @ 0x0000000c │ │ │ │ @ instruction: 0x47982097 │ │ │ │ cmnpvs r8, #76546048 @ p-variant is OBSOLETE @ 0x4900000 │ │ │ │ orrscs pc, r7, #192, 4 │ │ │ │ ldmdavs fp, {r3, r4, r9, sl, lr} │ │ │ │ addsmi r4, ip, #31457280 @ 0x1e00000 │ │ │ │ @@ -292517,52 +292488,52 @@ │ │ │ │ teqpeq pc, r4, lsr #32 @ p-variant is OBSOLETE │ │ │ │ andcs r3, r4, #64, 2 │ │ │ │ ldmdavs r8, {r0, sp, lr} │ │ │ │ @ instruction: 0xf10c60fb │ │ │ │ stmdavs sl!, {r0, r2, r3, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ ldmvs fp!, {r8, sp}^ │ │ │ │ mulsvs r8, r2, fp │ │ │ │ - bl 0x12e108 │ │ │ │ + bl 0x12e090 │ │ │ │ @ instruction: 0xf1760086 │ │ │ │ - ldmvs fp!, {r3, sl, fp, sp, lr, pc}^ │ │ │ │ + ldmvs fp!, {r2, sl, fp, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf649681a │ │ │ │ vmvn.i32 q11, #12 @ 0x0000000c │ │ │ │ vqadd.s8 d18, d27, d7 │ │ │ │ vqdmlal.s q8, d0, d0[4] │ │ │ │ @ instruction: 0xf8420394 │ │ │ │ @ instruction: 0xf7f73024 │ │ │ │ @ instruction: 0xf7fff84d │ │ │ │ @ instruction: 0x464abaf0 │ │ │ │ vmax.s8 q10, q0, │ │ │ │ @ instruction: 0xf184103b │ │ │ │ - @ instruction: 0x4604fbb9 │ │ │ │ + @ instruction: 0x4604fbb5 │ │ │ │ @ instruction: 0xf47f1c46 │ │ │ │ @ instruction: 0xf14aaae6 │ │ │ │ - stmdavs r0, {r0, r1, r2, r3, r4, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ + stmdavs r0, {r0, r1, r3, r4, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ ldc2l 7, cr15, [r8], #-980 @ 0xfffffc2c │ │ │ │ @ instruction: 0xf7ff4244 │ │ │ │ @ instruction: 0xf8d7bade │ │ │ │ strbmi r3, [sl], -r0, lsl #7 │ │ │ │ vst1.16 {d20-d22}, [pc], r1 │ │ │ │ @ instruction: 0xf184709d │ │ │ │ - strmi pc, [r4], -r5, lsr #23 │ │ │ │ + strmi pc, [r4], -r1, lsr #23 │ │ │ │ @ instruction: 0xf47f1c45 │ │ │ │ @ instruction: 0xf14aaad2 │ │ │ │ - stmdavs r0, {r0, r1, r3, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ + stmdavs r0, {r0, r1, r2, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ stc2l 7, cr15, [r4], #-980 @ 0xfffffc2c │ │ │ │ @ instruction: 0xf7ff4244 │ │ │ │ movwcs fp, #2762 @ 0xaca │ │ │ │ @ instruction: 0x332ae9c7 │ │ │ │ @ instruction: 0x332ce9c7 │ │ │ │ orrcc pc, r4, #14090240 @ 0xd70000 │ │ │ │ @ instruction: 0xf0052b00 │ │ │ │ movwcs r8, #6115 @ 0x17e3 │ │ │ │ orrne pc, r4, #14090240 @ 0xd70000 │ │ │ │ ldrmi r2, [r8], -r8, lsl #4 │ │ │ │ - blx 0x1f69f70 │ │ │ │ + blx 0x1f69ef8 │ │ │ │ @ instruction: 0xf0062800 │ │ │ │ stmdavs r3, {r0, r1, r8, sl, pc} │ │ │ │ strteq pc, [r8], #263 @ 0x107 │ │ │ │ adccc pc, r8, r7, asr #17 │ │ │ │ @ instruction: 0xf8c717db │ │ │ │ stmdavs r3, {r2, r3, r5, r7, ip, sp}^ │ │ │ │ adcscc pc, r0, r7, asr #17 │ │ │ │ @@ -292572,15 +292543,15 @@ │ │ │ │ ldrmi r2, [r8], -r6, lsl #2 │ │ │ │ cdp2 1, 6, cr15, cr0, cr12, {0} │ │ │ │ orrcs pc, r0, #14090240 @ 0xd70000 │ │ │ │ andcs r4, r6, r5, lsl #12 │ │ │ │ strbmi r2, [r9], -r1, lsl #6 │ │ │ │ vqdmulh.s d15, d2, d0 │ │ │ │ rscsvs r4, sl, r8, lsl r6 │ │ │ │ - blx 0x1669fb8 │ │ │ │ + blx 0x1669f40 │ │ │ │ @ instruction: 0xf0062800 │ │ │ │ @ instruction: 0xf8d784dc │ │ │ │ ldmvs sl!, {r7, r8, r9, ip, sp}^ │ │ │ │ @ instruction: 0x462bb17b │ │ │ │ stmdahi r2, {r0, r7, fp, ip} │ │ │ │ andshi r3, sl, r6 │ │ │ │ addmi r3, r1, #402653184 @ 0x18000000 │ │ │ │ @@ -292594,58 +292565,58 @@ │ │ │ │ stmdavs r9, {r0, r3, r4, r5, r6, sl, lr} │ │ │ │ @ instruction: 0xf8d15841 │ │ │ │ vst1.32 {d16-d19}, [pc :64], r0 │ │ │ │ strls r7, [r1], #-412 @ 0xfffffe64 │ │ │ │ orrmi pc, r0, #14090240 @ 0xd70000 │ │ │ │ andpl pc, sp, r0, lsl #10 │ │ │ │ andcc r9, ip, r0, lsl #8 │ │ │ │ - ldmdb r0!, {r0, r4, r6, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + stmdb ip!, {r0, r4, r6, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ stclne 6, cr4, [r0], #-16 │ │ │ │ @ instruction: 0xf14ad105 │ │ │ │ - stmdavs r0, {r0, r1, r2, r3, r4, r8, fp, ip, sp, lr, pc} │ │ │ │ - blx 0xfff6bfda │ │ │ │ + stmdavs r0, {r0, r1, r3, r4, r8, fp, ip, sp, lr, pc} │ │ │ │ + blx 0xfff6bf62 │ │ │ │ strtmi r4, [r8], -r4, asr #4 │ │ │ │ ldc2l 1, cr15, [r6, #48]! @ 0x30 │ │ │ │ - blt 0x182c00c │ │ │ │ + blt 0x182bf94 │ │ │ │ orrcs pc, r0, #14090240 @ 0xd70000 │ │ │ │ strbmi r4, [r0], -r9, asr #12 │ │ │ │ @ instruction: 0xff02f7fa │ │ │ │ @ instruction: 0xf7ff4604 │ │ │ │ @ instruction: 0x4649ba52 │ │ │ │ orrcs pc, r0, #14090240 @ 0xd70000 │ │ │ │ @ instruction: 0xf1874640 │ │ │ │ - strmi pc, [r4], -r9, ror #21 │ │ │ │ + strmi pc, [r4], -r5, ror #21 │ │ │ │ @ instruction: 0xf47f1c41 │ │ │ │ @ instruction: 0xf14aaa48 │ │ │ │ - stmdavs r0, {r0, r8, fp, ip, sp, lr, pc} │ │ │ │ - blx 0xff7ec016 │ │ │ │ + stmdavs r0, {r0, r2, r3, r4, r5, r6, r7, fp, ip, sp, lr, pc} │ │ │ │ + blx 0xff7ebf9e │ │ │ │ @ instruction: 0xf7ff4244 │ │ │ │ strbmi fp, [r0], -r0, asr #20 │ │ │ │ ldc2 7, cr15, [r8], {234} @ 0xea │ │ │ │ @ instruction: 0xf7ff4604 │ │ │ │ @ instruction: 0xf8d7ba3a │ │ │ │ strbmi r3, [sl], -r0, lsl #7 │ │ │ │ ldrtmi r4, [r0], -r1, asr #12 │ │ │ │ - blx 0x46c008 │ │ │ │ + blx 0x46bf90 │ │ │ │ @ instruction: 0xf7ff4604 │ │ │ │ @ instruction: 0xf8d7ba30 │ │ │ │ strbmi r2, [r9], -r0, lsl #7 │ │ │ │ @ instruction: 0xf7fa4640 │ │ │ │ @ instruction: 0x4604fcd9 │ │ │ │ - blt 0xb2c074 │ │ │ │ + blt 0xb2bffc │ │ │ │ strbmi r4, [r0], -r9, asr #12 │ │ │ │ - @ instruction: 0xffc6f186 │ │ │ │ + @ instruction: 0xffc2f186 │ │ │ │ mcrrne 6, 0, r4, r2, cr4 │ │ │ │ - bge 0x92b284 │ │ │ │ - @ instruction: 0xf8d8f14a │ │ │ │ + bge 0x92b20c │ │ │ │ + @ instruction: 0xf8d4f14a │ │ │ │ @ instruction: 0xf7f56800 │ │ │ │ submi pc, r4, #181248 @ 0x2c400 │ │ │ │ - blt 0x72c094 │ │ │ │ - eorseq r1, r4, r0, asr #23 │ │ │ │ - rsbseq r1, lr, r8, lsr #29 │ │ │ │ + blt 0x72c01c │ │ │ │ + eorseq r1, r4, r0, asr #22 │ │ │ │ + rsbseq r1, lr, r0, lsr #30 │ │ │ │ orrcc pc, r0, #14090240 @ 0xd70000 │ │ │ │ vqdmlsl.s q9, d5, d0 │ │ │ │ movwcs r8, #1520 @ 0x5f0 │ │ │ │ strbmi r2, [r9], -r8, lsl #4 │ │ │ │ @ instruction: 0xf0072003 │ │ │ │ strmi pc, [r6], -r7, asr #19 │ │ │ │ @ instruction: 0xf0002800 │ │ │ │ @@ -292662,70 +292633,70 @@ │ │ │ │ orrne pc, r8, #14090240 @ 0xd70000 │ │ │ │ @ instruction: 0xf5009102 │ │ │ │ @ instruction: 0xf8d7500d │ │ │ │ andcc r1, ip, r4, lsl #7 │ │ │ │ @ instruction: 0xf8d79101 │ │ │ │ smlabbls r0, r0, r3, r1 │ │ │ │ orrsvc pc, r7, pc, asr #8 │ │ │ │ - stmia r8!, {r0, r4, r6, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + stmia r4!, {r0, r4, r6, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ mcrrne 6, 0, r4, r3, cr4 │ │ │ │ @ instruction: 0xf14ad105 │ │ │ │ - stmdavs r0, {r0, r1, r2, r4, r7, fp, ip, sp, lr, pc} │ │ │ │ - blx 0x1d6c0ea │ │ │ │ + stmdavs r0, {r0, r1, r4, r7, fp, ip, sp, lr, pc} │ │ │ │ + blx 0x1d6c072 │ │ │ │ stccs 2, cr4, [r0], {68} @ 0x44 │ │ │ │ strhi pc, [r0, r5, lsl #6]! │ │ │ │ eorsvs r6, r3, fp, lsr #16 │ │ │ │ @ instruction: 0xf10c4628 │ │ │ │ @ instruction: 0xf7fffd69 │ │ │ │ @ instruction: 0xf8d7b9ce │ │ │ │ - blcs 0x13af30 │ │ │ │ + blcs 0x13aeb8 │ │ │ │ strhi pc, [fp, #709]! @ 0x2c5 │ │ │ │ andcs r2, r8, #0, 6 │ │ │ │ andcs r4, r1, r9, asr #12 │ │ │ │ @ instruction: 0xf982f007 │ │ │ │ stmdacs r0, {r2, r9, sl, lr} │ │ │ │ bicshi pc, r0, r0 │ │ │ │ orrcc pc, r0, #14090240 @ 0xd70000 │ │ │ │ @ instruction: 0xf10c1d18 │ │ │ │ @ instruction: 0x4605fd5f │ │ │ │ @ instruction: 0xf0062800 │ │ │ │ @ instruction: 0x4621841f │ │ │ │ orrcs pc, r0, #14090240 @ 0xd70000 │ │ │ │ svcmi 0x0070ee1d │ │ │ │ - blcc 0x26c2ac │ │ │ │ - blcc 0x26c26c │ │ │ │ - stmda r6, {r1, r5, r6, r7, r9, sl, ip, sp, lr, pc} │ │ │ │ + blcc 0x26c234 │ │ │ │ + blcc 0x26c1f4 │ │ │ │ + stmda r2, {r1, r5, r6, r7, r9, sl, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0x462b48b1 │ │ │ │ ldrbtmi r4, [r8], #-1602 @ 0xfffff9be │ │ │ │ vadd.i8 d22, d0, d0 │ │ │ │ stmdapl r0!, {r0, r2, r3, r5, r8, ip} │ │ │ │ orrmi pc, r4, #14090240 @ 0xd70000 │ │ │ │ addseq pc, r0, #208, 16 @ 0xd00000 │ │ │ │ @ instruction: 0xf8d79401 │ │ │ │ @ instruction: 0xf5004380 │ │ │ │ strls r5, [r0], #-13 │ │ │ │ @ instruction: 0xf751300c │ │ │ │ - @ instruction: 0x4604e85e │ │ │ │ + @ instruction: 0x4604e89a │ │ │ │ tstle r5, r0, ror #24 │ │ │ │ - @ instruction: 0xf84cf14a │ │ │ │ + @ instruction: 0xf848f14a │ │ │ │ @ instruction: 0xf7f56800 │ │ │ │ submi pc, r4, #37888 @ 0x9400 │ │ │ │ @ instruction: 0xf10c4628 │ │ │ │ @ instruction: 0xf7fffd23 │ │ │ │ ldmib r7, {r3, r7, r8, fp, ip, sp, pc}^ │ │ │ │ strbmi r2, [r9], -r0, ror #7 │ │ │ │ @ instruction: 0xf7fb4640 │ │ │ │ strmi pc, [r4], -pc, lsl #24 │ │ │ │ ldmdblt pc!, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ @ │ │ │ │ orrcs pc, r0, #14090240 @ 0xd70000 │ │ │ │ strbmi r4, [r0], -r9, asr #12 │ │ │ │ - @ instruction: 0xf88af187 │ │ │ │ + @ instruction: 0xf886f187 │ │ │ │ mcrrne 6, 0, r4, r3, cr4 │ │ │ │ ldmdbge r5!, {r0, r1, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc}^ │ │ │ │ - @ instruction: 0xf82ef14a │ │ │ │ + @ instruction: 0xf82af14a │ │ │ │ @ instruction: 0xf7f56800 │ │ │ │ submi pc, r4, #7168 @ 0x1c00 │ │ │ │ stmdblt sp!, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ orrcc pc, r0, #14090240 @ 0xd70000 │ │ │ │ svcvc 0x00faf5b3 │ │ │ │ @ instruction: 0x83adf206 │ │ │ │ ldrmi r2, [r8], -r6, lsl #2 │ │ │ │ @@ -292753,19 +292724,19 @@ │ │ │ │ strbmi r6, [r2], -r9, lsl #16 │ │ │ │ @ instruction: 0xf8d15841 │ │ │ │ vst1.32 {d16-d19}, [pc :64], r0 │ │ │ │ strls r7, [r1], #-412 @ 0xfffffe64 │ │ │ │ orrmi pc, r0, #14090240 @ 0xd70000 │ │ │ │ andpl pc, sp, r0, lsl #10 │ │ │ │ andcc r9, ip, r0, lsl #8 │ │ │ │ - svc 0x00f2f750 │ │ │ │ + stmda lr!, {r0, r4, r6, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ mcrrne 6, 0, r4, r6, cr4 │ │ │ │ @ instruction: 0xf149d105 │ │ │ │ - stmdavs r0, {r0, r5, r6, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ - blx 0xfefec254 │ │ │ │ + stmdavs r0, {r0, r2, r3, r4, r6, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + blx 0xfefec1dc │ │ │ │ strtmi r4, [r8], -r4, asr #4 │ │ │ │ ldc2 1, cr15, [r8], #48 @ 0x30 │ │ │ │ ldmdblt sp, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ movwcs r4, #1609 @ 0x649 │ │ │ │ andcs r2, r3, ip, lsl r2 │ │ │ │ @ instruction: 0xf8d6f007 │ │ │ │ stmdacs r0, {r0, r9, sl, lr} │ │ │ │ @@ -292793,18 +292764,18 @@ │ │ │ │ orrmi pc, r8, #14090240 @ 0xd70000 │ │ │ │ ldmib r7, {r0, r3, r6, r9, sl, lr}^ │ │ │ │ strbmi r2, [r0], -r0, ror #7 │ │ │ │ @ instruction: 0xf7fd9400 │ │ │ │ @ instruction: 0x4604fad3 │ │ │ │ ldmlt pc, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ @ │ │ │ │ strbmi r4, [r0], -r9, asr #12 │ │ │ │ - cdp2 1, 5, cr15, cr2, cr6, {4} │ │ │ │ + cdp2 1, 4, cr15, cr14, cr6, {4} │ │ │ │ mcrrne 6, 0, r4, r2, cr4 │ │ │ │ ldmge r7, {r0, r1, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc}^ │ │ │ │ - @ instruction: 0xff90f149 │ │ │ │ + @ instruction: 0xff8cf149 │ │ │ │ @ instruction: 0xf7f56800 │ │ │ │ submi pc, r4, #430080 @ 0x69000 │ │ │ │ stmialt pc, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ @ │ │ │ │ orrmi pc, ip, #14090240 @ 0xd70000 │ │ │ │ ldmib r7, {r0, r3, r6, r9, sl, lr}^ │ │ │ │ strls r2, [r1], #-992 @ 0xfffffc20 │ │ │ │ orrmi pc, r8, #14090240 @ 0xd70000 │ │ │ │ @@ -292838,27 +292809,27 @@ │ │ │ │ @ instruction: 0xf8d7b890 │ │ │ │ strbmi r2, [r9], -r0, lsl #7 │ │ │ │ @ instruction: 0xf7f84640 │ │ │ │ strmi pc, [r4], -pc, ror #18 │ │ │ │ stmlt r7, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ orrcs pc, r0, #14090240 @ 0xd70000 │ │ │ │ strbmi r4, [r0], -r9, asr #12 │ │ │ │ - blx 0x96c3a4 │ │ │ │ + blx 0x96c32c │ │ │ │ @ instruction: 0xf7ff4604 │ │ │ │ @ instruction: 0xf8d7b87e │ │ │ │ movwcs r2, #896 @ 0x380 │ │ │ │ strbmi r4, [r0], -r9, asr #12 │ │ │ │ @ instruction: 0xf8caf7fa │ │ │ │ @ instruction: 0xf7ff4604 │ │ │ │ @ instruction: 0x4649b874 │ │ │ │ @ instruction: 0xf1864640 │ │ │ │ - strmi pc, [r4], -pc, ror #25 │ │ │ │ + strmi pc, [r4], -fp, ror #25 │ │ │ │ @ instruction: 0xf47f1c41 │ │ │ │ @ instruction: 0xf149a86c │ │ │ │ - stmdavs r0, {r0, r2, r5, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdavs r0, {r0, r5, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf9fef7f5 │ │ │ │ @ instruction: 0xf7ff4244 │ │ │ │ @ instruction: 0xf8d7b864 │ │ │ │ strbmi r2, [r9], -r0, lsl #7 │ │ │ │ @ instruction: 0xf7f74640 │ │ │ │ strmi pc, [r4], -r5, lsr #29 │ │ │ │ ldmdalt fp, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ @@ -292867,84 +292838,84 @@ │ │ │ │ ldc2l 7, cr15, [r4, #988] @ 0x3dc │ │ │ │ @ instruction: 0xf7ff4604 │ │ │ │ @ instruction: 0xf8d7b852 │ │ │ │ strbmi r2, [r9], -r0, lsl #7 │ │ │ │ @ instruction: 0xf7f94640 │ │ │ │ @ instruction: 0x4604f8d3 │ │ │ │ stmdalt r9, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ - rsbseq r1, lr, r4, lsr #27 │ │ │ │ - rsbseq r1, lr, r6, lsl #26 │ │ │ │ - rsbseq r1, lr, lr, lsr #24 │ │ │ │ + rsbseq r1, lr, ip, lsl lr │ │ │ │ + rsbseq r1, lr, lr, ror sp │ │ │ │ + rsbseq r1, lr, r6, lsr #25 │ │ │ │ tstcs r0, r8, asr r2 │ │ │ │ adceq pc, r8, r7, lsl #2 │ │ │ │ - stmdb r4, {r1, r2, r4, r5, r6, r8, ip, sp, lr, pc}^ │ │ │ │ + stmdb r0, {r1, r2, r4, r5, r6, r8, ip, sp, lr, pc}^ │ │ │ │ smlabbcs r0, r0, r2, r2 │ │ │ │ andsvc pc, r4, r7, lsl #10 │ │ │ │ - ldmdb lr!, {r1, r2, r4, r5, r6, r8, ip, sp, lr, pc} │ │ │ │ + ldmdb sl!, {r1, r2, r4, r5, r6, r8, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xee1d49d0 │ │ │ │ @ instruction: 0xf8d70f70 │ │ │ │ ldrbtmi r2, [r9], #-896 @ 0xfffffc80 │ │ │ │ @ instruction: 0xf1076809 │ │ │ │ - bcs 0x12f30c │ │ │ │ + bcs 0x12f294 │ │ │ │ andsvc pc, r4, #29360128 @ 0x1c00000 │ │ │ │ sadd16mi fp, r4, r8 │ │ │ │ orrcs pc, r8, #14090240 @ 0xd70000 │ │ │ │ svclt 0x00085841 │ │ │ │ - bcs 0x137480 │ │ │ │ + bcs 0x137408 │ │ │ │ svclt 0x00144642 │ │ │ │ @ instruction: 0xf04f469c │ │ │ │ @ instruction: 0xf8d10c00 │ │ │ │ @ instruction: 0x464b0290 │ │ │ │ andgt pc, r8, sp, asr #17 │ │ │ │ orrne pc, r4, #14090240 @ 0xd70000 │ │ │ │ andpl pc, sp, r0, lsl #10 │ │ │ │ smlabtmi r0, sp, r9, lr │ │ │ │ vst4.8 {d19-d22}, [pc], ip │ │ │ │ @ instruction: 0xf750718c │ │ │ │ - @ instruction: 0x4604eed6 │ │ │ │ + @ instruction: 0x4604ef12 │ │ │ │ tstle r5, r0, ror #24 │ │ │ │ - cdp2 1, 12, cr15, cr4, cr9, {2} │ │ │ │ + cdp2 1, 12, cr15, cr0, cr9, {2} │ │ │ │ @ instruction: 0xf7f56800 │ │ │ │ submi pc, r4, #2572288 @ 0x274000 │ │ │ │ svcpl 0x0080f514 │ │ │ │ stmdage r1, {r0, r1, r2, r3, r4, r5, r7, sl, ip, sp, lr, pc} │ │ │ │ orrcc pc, r0, #14090240 @ 0xd70000 │ │ │ │ @ instruction: 0xf0462b00 │ │ │ │ @ instruction: 0xf8d78100 │ │ │ │ - blcs 0x13b2f4 │ │ │ │ + blcs 0x13b27c │ │ │ │ svcge 0x00f7f43e │ │ │ │ @ instruction: 0x01a8f107 │ │ │ │ @ instruction: 0xf7f54618 │ │ │ │ stmdacs r0, {r0, r1, r3, r4, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ svcge 0x00eff43e │ │ │ │ streq pc, [sp], #-111 @ 0xffffff91 │ │ │ │ svclt 0x00ebf7fe │ │ │ │ strbtvc pc, [r8], #1287 @ 0x507 @ │ │ │ │ tstcs r0, r0, lsr #4 │ │ │ │ @ instruction: 0xf1764620 │ │ │ │ - eorcs lr, r0, #236, 16 @ 0xec0000 │ │ │ │ + eorcs lr, r0, #232, 16 @ 0xe80000 │ │ │ │ @ instruction: 0xf5072100 │ │ │ │ @ instruction: 0xf5077014 │ │ │ │ @ instruction: 0xf1767614 │ │ │ │ - @ instruction: 0xf1b9e8e4 │ │ │ │ + @ instruction: 0xf1b9e8e0 │ │ │ │ @ instruction: 0xf0450f00 │ │ │ │ @ instruction: 0xf8d7879e │ │ │ │ - blcs 0x13b31c │ │ │ │ + blcs 0x13b2a4 │ │ │ │ eorshi pc, r5, r6, asr #32 │ │ │ │ @ instruction: 0xf7fe2400 │ │ │ │ @ instruction: 0xf107bfd0 │ │ │ │ movwcs r0, #5656 @ 0x1618 │ │ │ │ @ instruction: 0xf8d72000 │ │ │ │ stmib r7, {r7, r8, r9, sp}^ │ │ │ │ strbmi r0, [r9], -sl, lsr #32 │ │ │ │ eoreq lr, ip, r7, asr #19 │ │ │ │ @ instruction: 0x46186030 │ │ │ │ @ instruction: 0xff80f006 │ │ │ │ orrcc pc, r8, #14090240 @ 0xd70000 │ │ │ │ - blcs 0x13fd5c │ │ │ │ + blcs 0x13fce4 │ │ │ │ mvnhi pc, #5 │ │ │ │ @ instruction: 0xf8d72301 │ │ │ │ andcs r1, r8, #136, 6 @ 0x20000002 │ │ │ │ @ instruction: 0xf0064618 │ │ │ │ stmdacs r0, {r0, r1, r4, r5, r6, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ stmdavs r1, {r1, r6, r7, ip, lr, pc} │ │ │ │ @ instruction: 0xf8c74623 │ │ │ │ @@ -292957,15 +292928,15 @@ │ │ │ │ stmdapl r0, {r0, r3, fp, sp, lr}^ │ │ │ │ tstpne r5, r0, asr #4 @ p-variant is OBSOLETE │ │ │ │ addseq pc, r0, #208, 16 @ 0xd00000 │ │ │ │ strvs lr, [r1], #-2509 @ 0xfffff633 │ │ │ │ andpl pc, sp, r0, lsl #10 │ │ │ │ orrmi pc, r0, #14090240 @ 0xd70000 │ │ │ │ strls r3, [r0], #-12 │ │ │ │ - mrc 7, 2, APSR_nzcv, cr10, cr0, {2} │ │ │ │ + mrc 7, 4, APSR_nzcv, cr6, cr0, {2} │ │ │ │ mcrrne 6, 0, r4, r1, cr4 │ │ │ │ @ instruction: 0xf7f6d102 │ │ │ │ @ instruction: 0x4604fd79 │ │ │ │ svcpl 0x0080f514 │ │ │ │ subshi pc, sp, r6, asr #1 │ │ │ │ orrcc pc, r4, #14090240 @ 0xd70000 │ │ │ │ @ instruction: 0xf43e2b00 │ │ │ │ @@ -292981,15 +292952,15 @@ │ │ │ │ @ instruction: 0x46494618 │ │ │ │ stmib r7, {sl, sp}^ │ │ │ │ stmib r7, {r1, r3, r5, sl, lr}^ │ │ │ │ @ instruction: 0xf006442c │ │ │ │ @ instruction: 0xf8d7ff29 │ │ │ │ @ instruction: 0xf1073388 │ │ │ │ strtmi r0, [sl], r8, lsr #11 │ │ │ │ - blcs 0x13fe10 │ │ │ │ + blcs 0x13fd98 │ │ │ │ msrhi SPSR_fsc, #5 │ │ │ │ @ instruction: 0xf8d72301 │ │ │ │ andcs r1, r8, #136, 6 @ 0x20000002 │ │ │ │ @ instruction: 0xf0064618 │ │ │ │ stmdacs r0, {r0, r3, r4, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ svcge 0x0068f43f │ │ │ │ strtmi r6, [r3], -r1, lsl #16 │ │ │ │ @@ -293004,47 +292975,47 @@ │ │ │ │ @ instruction: 0xf8d0718a │ │ │ │ strls r0, [r2, #-656] @ 0xfffffd70 │ │ │ │ orrmi pc, r4, #14090240 @ 0xd70000 │ │ │ │ andpl pc, sp, r0, lsl #10 │ │ │ │ andcc r9, ip, r1, lsl #8 │ │ │ │ orrmi pc, r0, #14090240 @ 0xd70000 │ │ │ │ @ instruction: 0xf7509400 │ │ │ │ - @ instruction: 0x4604edfe │ │ │ │ + @ instruction: 0x4604ee3a │ │ │ │ tstle r2, r3, asr #24 │ │ │ │ ldc2 7, cr15, [ip, #-984] @ 0xfffffc28 │ │ │ │ @ instruction: 0xf5144604 │ │ │ │ @ instruction: 0xf4be5f80 │ │ │ │ @ instruction: 0xf8d7af2c │ │ │ │ ldrbmi r0, [r1], -r8, lsl #7 │ │ │ │ @ instruction: 0xf94af7f5 │ │ │ │ @ instruction: 0xf43e2800 │ │ │ │ ldr sl, [r3, -r4, lsr #30]! │ │ │ │ @ instruction: 0xf1074640 │ │ │ │ movwcs r0, #424 @ 0x1a8 │ │ │ │ @ instruction: 0x332ae9c7 │ │ │ │ @ instruction: 0x332ce9c7 │ │ │ │ - blx 0xfeac88 │ │ │ │ + blx 0xeeac10 │ │ │ │ mcrrne 6, 0, r4, r2, cr4 │ │ │ │ @ instruction: 0xf149d105 │ │ │ │ - stmdavs r0, {r0, r1, r2, r3, r6, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdavs r0, {r0, r1, r3, r6, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf8a8f7f5 │ │ │ │ @ instruction: 0xf5144244 │ │ │ │ @ instruction: 0xf4be5f80 │ │ │ │ @ instruction: 0xf107af0c │ │ │ │ strbmi r0, [r8], -r8, lsr #3 │ │ │ │ @ instruction: 0xf92af7f5 │ │ │ │ svclt 0x0005f7fe │ │ │ │ @ instruction: 0xf1074640 │ │ │ │ movwcs r0, #424 @ 0x1a8 │ │ │ │ @ instruction: 0x332ae9c7 │ │ │ │ @ instruction: 0x332ce9c7 │ │ │ │ - blx 0xffa6acc4 │ │ │ │ + blx 0xff96ac4c │ │ │ │ stclne 6, cr4, [r0], #-16 │ │ │ │ @ instruction: 0xf149d105 │ │ │ │ - stmdavs r0, {r0, r4, r5, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdavs r0, {r0, r2, r3, r5, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf88af7f5 │ │ │ │ @ instruction: 0xf5144244 │ │ │ │ @ instruction: 0xf4be5f80 │ │ │ │ @ instruction: 0xf107aeee │ │ │ │ strbmi r0, [r8], -r8, lsr #3 │ │ │ │ @ instruction: 0xf90cf7f5 │ │ │ │ @ instruction: 0xf7fe4604 │ │ │ │ @@ -293059,75 +293030,75 @@ │ │ │ │ stmdavs r3, {r0, r1, r2, r5, r8, pc} │ │ │ │ @ instruction: 0x01a8f107 │ │ │ │ adccc pc, r8, r7, asr #17 │ │ │ │ ldrbne r4, [fp, r0, asr #12] │ │ │ │ adccc pc, ip, r7, asr #17 │ │ │ │ @ instruction: 0xf8c76853 │ │ │ │ @ instruction: 0xf17d30b0 │ │ │ │ - @ instruction: 0x4604fb73 │ │ │ │ + strmi pc, [r4], -pc, ror #22 │ │ │ │ @ instruction: 0xf47e1c46 │ │ │ │ @ instruction: 0xf7f6aec4 │ │ │ │ strmi pc, [r4], -sp, lsr #25 │ │ │ │ mrclt 7, 5, APSR_nzcv, cr15, cr14, {7} │ │ │ │ @ instruction: 0xf6c02300 │ │ │ │ @ instruction: 0xf02843af │ │ │ │ addsmi r0, sl, #-268435455 @ 0xf0000001 │ │ │ │ addshi pc, r9, #69 @ 0x45 │ │ │ │ vmovl.s8 , d15 │ │ │ │ msrmi SPSR_f, #-1342177276 @ 0xb0000004 │ │ │ │ orrscs pc, r7, #192, 4 │ │ │ │ movwcs lr, #10695 @ 0x29c7 │ │ │ │ orreq lr, r2, r3, lsl #22 │ │ │ │ ldrdeq pc, [r4], r1 @ │ │ │ │ - @ instruction: 0xf884f170 │ │ │ │ + @ instruction: 0xf880f170 │ │ │ │ ldmib r7, {r2, r9, sl, lr}^ │ │ │ │ mcrrne 3, 0, r2, r6, cr2 │ │ │ │ stmib r7, {r1, r2, r8, ip, lr, pc}^ │ │ │ │ @ instruction: 0xf7f63202 │ │ │ │ ldmib r7, {r0, r1, r3, r7, sl, fp, ip, sp, lr, pc}^ │ │ │ │ strmi r3, [r4], -r2, lsl #4 │ │ │ │ vaddw.u q1, , d0 │ │ │ │ @ instruction: 0xf8438f5b │ │ │ │ @ instruction: 0xf7fe1022 │ │ │ │ svclt 0x0000be96 │ │ │ │ - rsbseq r1, lr, sl, lsl sl │ │ │ │ - ldrshteq r1, [lr], #-142 @ 0xffffff72 │ │ │ │ - rsbseq r1, lr, r8, asr #16 │ │ │ │ + @ instruction: 0x007e1a92 │ │ │ │ + rsbseq r1, lr, r6, ror r9 │ │ │ │ + rsbseq r1, lr, r0, asr #17 │ │ │ │ @ instruction: 0xf6c02300 │ │ │ │ @ instruction: 0xf02843af │ │ │ │ addsmi r0, sl, #-268435455 @ 0xf0000001 │ │ │ │ rsbhi pc, r9, #69 @ 0x45 │ │ │ │ vmovl.s8 , d15 │ │ │ │ msrmi SPSR_f, #-1342177276 @ 0xb0000004 │ │ │ │ orrscs pc, r7, #192, 4 │ │ │ │ orreq lr, r2, #3072 @ 0xc00 │ │ │ │ ldrdeq pc, [r4], r3 @ │ │ │ │ - @ instruction: 0xf8a8f170 │ │ │ │ + @ instruction: 0xf8a4f170 │ │ │ │ mcrrne 6, 0, r4, r3, cr4 │ │ │ │ mrcge 4, 3, APSR_nzcv, cr7, cr14, {3} │ │ │ │ stc2l 7, cr15, [r0], #-984 @ 0xfffffc28 │ │ │ │ @ instruction: 0xf7fe4604 │ │ │ │ movwcs fp, #3698 @ 0xe72 │ │ │ │ @ instruction: 0x43aff6c0 │ │ │ │ andseq pc, pc, #40 @ 0x28 │ │ │ │ @ instruction: 0xf045429a │ │ │ │ @ instruction: 0xf1b9824c │ │ │ │ @ instruction: 0xf43f0f00 │ │ │ │ - blx 0x91a1d8 │ │ │ │ + blx 0x91a160 │ │ │ │ vhsub.s8 d31, d27, d8 │ │ │ │ vqdmlal.s q10, d0, d0[6] │ │ │ │ @ instruction: 0xf1072397 │ │ │ │ - bl 0x1eeaac │ │ │ │ + bl 0x1eea34 │ │ │ │ strmi r0, [r5], -r2, lsl #7 │ │ │ │ tstcs r0, r0, lsr #4 │ │ │ │ @ instruction: 0xf8d34682 │ │ │ │ @ instruction: 0xf17540a4 │ │ │ │ - qsaxmi lr, r9, ip │ │ │ │ + qsaxmi lr, r9, r8 │ │ │ │ @ instruction: 0xf1704620 │ │ │ │ - @ instruction: 0x4604f897 │ │ │ │ + @ instruction: 0x4604f893 │ │ │ │ tstle r2, r1, asr #24 │ │ │ │ ldc2 7, cr15, [r6], #-984 @ 0xfffffc28 │ │ │ │ movwcs r4, #1540 @ 0x604 │ │ │ │ strbmi r2, [r9], -r8, lsl #4 │ │ │ │ @ instruction: 0xf0062003 │ │ │ │ stmdacs r0, {r0, r1, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ rsbshi pc, r3, r6 │ │ │ │ @@ -293141,32 +293112,32 @@ │ │ │ │ rsbhi pc, r3, r6 │ │ │ │ @ instruction: 0x3010f8da │ │ │ │ @ instruction: 0xf8da6003 │ │ │ │ subvs r3, r3, r8, lsl r0 │ │ │ │ mcrlt 7, 1, pc, cr9, cr14, {7} @ │ │ │ │ orrcc pc, r0, #14090240 @ 0xd70000 │ │ │ │ @ instruction: 0xf6c02200 │ │ │ │ - blx 0xfedff33c │ │ │ │ + blx 0xfedff2c4 │ │ │ │ @ instruction: 0xf028f183 │ │ │ │ stmdbeq r9, {r0, r1, r2, r3, r4, r8, r9}^ │ │ │ │ svclt 0x00184293 │ │ │ │ tstpeq r1, r1, asr #32 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf0452900 │ │ │ │ - blx 0x90f080 │ │ │ │ + blx 0x90f008 │ │ │ │ vhsub.s8 d31, d27, d8 │ │ │ │ vqdmlal.s q10, d0, d0[6] │ │ │ │ @ instruction: 0xf1072397 │ │ │ │ - bl 0x1ee908 │ │ │ │ + bl 0x1ee890 │ │ │ │ eorcs r0, r0, #134217730 @ 0x8000002 │ │ │ │ @ instruction: 0xf8d360f9 │ │ │ │ @ instruction: 0xf17550a4 │ │ │ │ - ldmvs r9!, {r4, r8, r9, sl, fp, sp, lr, pc}^ │ │ │ │ + ldmvs r9!, {r2, r3, r8, r9, sl, fp, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf1072220 │ │ │ │ @ instruction: 0xf17500a8 │ │ │ │ - movwcs lr, #7946 @ 0x1f0a │ │ │ │ + movwcs lr, #7942 @ 0x1f06 │ │ │ │ orrne pc, r0, #14090240 @ 0xd70000 │ │ │ │ ldrmi r2, [r8], -r8, lsl #4 │ │ │ │ ldc2 0, cr15, [sl, #24]! │ │ │ │ @ instruction: 0xf43f2800 │ │ │ │ stmdavs r3, {r0, r3, r9, sl, fp, sp, pc} │ │ │ │ @ instruction: 0xf8d761bb │ │ │ │ ldrbne r1, [fp, r0, lsl #7] │ │ │ │ @@ -293179,41 +293150,41 @@ │ │ │ │ stmdavs r3, {r0, r1, r2, r4, r5, r6, r7, r8, sl, fp, sp, pc} │ │ │ │ adcsvs r4, fp, #76546048 @ 0x4900000 │ │ │ │ ldrbne r4, [fp, r8, lsr #12] │ │ │ │ @ instruction: 0xf10762fb │ │ │ │ ldmdavs r2, {r3, r5, r7, r8, r9}^ │ │ │ │ @ instruction: 0xf107633a │ │ │ │ @ instruction: 0xf1700218 │ │ │ │ - @ instruction: 0x4604f8b1 │ │ │ │ + strmi pc, [r4], -sp, lsr #17 │ │ │ │ tstle r2, r5, asr #24 │ │ │ │ - blx 0xff0ec8fa │ │ │ │ + blx 0xff0ec882 │ │ │ │ @ instruction: 0xf8d74604 │ │ │ │ - blcs 0x13b738 │ │ │ │ + blcs 0x13b6c0 │ │ │ │ stclge 4, cr15, [sp, #248] @ 0xf8 │ │ │ │ @ instruction: 0x01a8f107 │ │ │ │ @ instruction: 0xf7f64618 │ │ │ │ stmdacs r0, {r0, r3, r6, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ stclge 4, cr15, [r5, #248] @ 0xf8 │ │ │ │ @ instruction: 0xf108e5d4 │ │ │ │ @ instruction: 0xf00630ff │ │ │ │ stmdacs r0, {r0, r2, r4, r5, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ stclge 4, cr15, [lr, #252] @ 0xfc │ │ │ │ - cdp2 1, 9, cr15, cr10, cr15, {3} │ │ │ │ + cdp2 1, 9, cr15, cr6, cr15, {3} │ │ │ │ mcrrne 6, 0, r4, r2, cr4 │ │ │ │ ldcge 4, cr15, [r7, #504]! @ 0x1f8 │ │ │ │ - blx 0xfe96c936 │ │ │ │ + blx 0xfe96c8be │ │ │ │ @ instruction: 0xf7fe4604 │ │ │ │ eorcs fp, r0, #11392 @ 0x2c80 │ │ │ │ @ instruction: 0xf5072100 │ │ │ │ @ instruction: 0xf1757014 │ │ │ │ - ldmibmi r8!, {r2, r4, r5, r7, r9, sl, fp, sp, lr, pc} │ │ │ │ + ldmibmi r8!, {r4, r5, r7, r9, sl, fp, sp, lr, pc} │ │ │ │ @ instruction: 0x46482213 │ │ │ │ ldc2l 0, cr15, [r4], #-24 @ 0xffffffe8 │ │ │ │ orrcc pc, r4, #14090240 @ 0xd70000 │ │ │ │ - blcs 0x140194 │ │ │ │ + blcs 0x14011c │ │ │ │ mvnshi pc, r5 │ │ │ │ @ instruction: 0xf8d72301 │ │ │ │ andscs r1, r0, #132, 6 @ 0x10000002 │ │ │ │ @ instruction: 0xf0064618 │ │ │ │ stmdacs r0, {r0, r3, r4, r6, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ stcge 4, cr15, [r8, #252]! @ 0xfc │ │ │ │ @ instruction: 0xf5076803 │ │ │ │ @@ -293225,31 +293196,31 @@ │ │ │ │ subscc pc, ip, #13041664 @ 0xc70000 │ │ │ │ rscscc pc, pc, r8, lsl #2 │ │ │ │ ldc2l 0, cr15, [sl, #24]! │ │ │ │ @ instruction: 0xf43f2800 │ │ │ │ @ instruction: 0x4623ad93 │ │ │ │ @ instruction: 0xf8d74629 │ │ │ │ @ instruction: 0xf16f2380 │ │ │ │ - strmi pc, [r4], -fp, ror #27 │ │ │ │ + strmi pc, [r4], -r7, ror #27 │ │ │ │ @ instruction: 0xf47e1c41 │ │ │ │ @ instruction: 0xf7f6ad78 │ │ │ │ strmi pc, [r4], -r1, ror #22 │ │ │ │ ldcllt 7, cr15, [r3, #-1016]! @ 0xfffffc08 │ │ │ │ mvncs lr, #3522560 @ 0x35c000 │ │ │ │ andls pc, r8, sp, asr #17 │ │ │ │ orrne pc, r8, #14090240 @ 0xd70000 │ │ │ │ tstls r0, r0, asr #12 │ │ │ │ orrne pc, ip, #14090240 @ 0xd70000 │ │ │ │ @ instruction: 0xf1819101 │ │ │ │ - @ instruction: 0xf7f4fe8d │ │ │ │ + @ instruction: 0xf7f4fe89 │ │ │ │ submi pc, r4, #4016 @ 0xfb0 │ │ │ │ stcllt 7, cr15, [r1, #-1016]! @ 0xfffffc08 │ │ │ │ eorcs r2, r0, #0, 2 │ │ │ │ andsvc pc, r4, r7, lsl #10 │ │ │ │ - mcr 1, 3, pc, cr2, cr5, {3} @ │ │ │ │ + mrc 1, 2, APSR_nzcv, cr14, cr5, {3} │ │ │ │ cmplt r9, #76546048 @ 0x4900000 │ │ │ │ andcs r2, r8, #67108864 @ 0x4000000 │ │ │ │ @ instruction: 0xf0064618 │ │ │ │ stmdacs r0, {r0, r1, r4, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ stclge 4, cr15, [r2, #-252]! @ 0xffffff04 │ │ │ │ @ instruction: 0xf1096803 │ │ │ │ @ instruction: 0xf8c70108 │ │ │ │ @@ -293269,42 +293240,42 @@ │ │ │ │ @ instruction: 0xf8c76843 │ │ │ │ ldrbne r3, [fp, r8, ror #4] │ │ │ │ rsbcc pc, ip, #13041664 @ 0xc70000 │ │ │ │ rscsvs r4, r9, r0, asr #12 │ │ │ │ ldc2 0, cr15, [lr, #24] │ │ │ │ @ instruction: 0xf43f2800 │ │ │ │ ldmvs r9!, {r0, r1, r2, r4, r5, r8, sl, fp, sp, pc}^ │ │ │ │ - cdp2 1, 11, cr15, cr14, cr4, {4} │ │ │ │ + cdp2 1, 11, cr15, cr10, cr4, {4} │ │ │ │ mcrrne 6, 0, r4, r2, cr4 │ │ │ │ - ldcge 4, cr15, [pc, #-504] @ 0x12e890 │ │ │ │ - blx 0x36ca66 │ │ │ │ + ldcge 4, cr15, [pc, #-504] @ 0x12e818 │ │ │ │ + blx 0x36c9ee │ │ │ │ @ instruction: 0xf7fe4604 │ │ │ │ ldclmi 13, cr11, [r0], #-104 @ 0xffffff98 │ │ │ │ orreq pc, r0, #14090240 @ 0xd70000 │ │ │ │ @ instruction: 0xf924f7ea │ │ │ │ stmdavs r4!, {r2, r3, r4, r5, r6, sl, lr} │ │ │ │ svcgt 0x0070ee1d │ │ │ │ strbmi r4, [r2], -fp, asr #12 │ │ │ │ orrvc pc, r6, pc, asr #8 │ │ │ │ andmi pc, r4, ip, asr r8 @ │ │ │ │ addsmi pc, r0, #212, 16 @ 0xd40000 │ │ │ │ @ instruction: 0xf5049000 │ │ │ │ andcc r5, ip, sp │ │ │ │ - bl 0xff3ec800 │ │ │ │ + stc 7, cr15, [r6], {80} @ 0x50 │ │ │ │ mcrrne 6, 0, r4, r6, cr4 │ │ │ │ - ldclge 4, cr15, [pc], #504 @ 0x12ecc0 │ │ │ │ - blx 0xfef6aff2 │ │ │ │ + ldclge 4, cr15, [pc], #504 @ 0x12ec48 │ │ │ │ + blx 0xfee6af7a │ │ │ │ @ instruction: 0xf7f46800 │ │ │ │ submi pc, r4, #2320 @ 0x910 │ │ │ │ ldcllt 7, cr15, [r7], #1016 @ 0x3f8 │ │ │ │ @ instruction: 0x71bcf507 │ │ │ │ @ instruction: 0xf1804640 │ │ │ │ - @ instruction: 0x4604fb33 │ │ │ │ + strmi pc, [r4], -pc, lsr #22 │ │ │ │ tstle r5, r0, ror #24 │ │ │ │ - blx 0xfeb6b012 │ │ │ │ + blx 0xfea6af9a │ │ │ │ @ instruction: 0xf7f46800 │ │ │ │ submi pc, r4, #2064 @ 0x810 │ │ │ │ svcpl 0x0080f514 │ │ │ │ stclge 4, cr15, [r5], #760 @ 0x2f8 │ │ │ │ orrne pc, r0, #14090240 @ 0xd70000 │ │ │ │ subscs r2, r8, #0, 6 │ │ │ │ @ instruction: 0xf0062003 │ │ │ │ @@ -293335,111 +293306,111 @@ │ │ │ │ strvs r6, [r3, #-1219] @ 0xfffffb3d │ │ │ │ stclt 7, cr15, [fp], #1016 @ 0x3f8 │ │ │ │ @ instruction: 0xf0064640 │ │ │ │ stmdacs r0, {r0, r2, r3, r4, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ ldcge 4, cr15, [r6], #252 @ 0xfc │ │ │ │ @ instruction: 0xfffaf02d │ │ │ │ @ instruction: 0x71bcf507 │ │ │ │ - cdp2 1, 15, cr15, cr14, cr1, {4} │ │ │ │ + cdp2 1, 15, cr15, cr10, cr1, {4} │ │ │ │ mcrrne 6, 0, r4, r5, cr4 │ │ │ │ @ instruction: 0xf7f6d1b2 │ │ │ │ strmi pc, [r4], -r5, lsl #21 │ │ │ │ movwcs lr, #6062 @ 0x17ae │ │ │ │ @ instruction: 0xf8d72000 │ │ │ │ andcs r1, r8, #128, 6 │ │ │ │ eoreq lr, sl, r7, asr #19 │ │ │ │ - beq 0xfeb6afc4 │ │ │ │ + beq 0xfeb6af4c │ │ │ │ eoreq lr, ip, r7, asr #19 │ │ │ │ @ instruction: 0xf0064618 │ │ │ │ @ instruction: 0xb3a8fc49 │ │ │ │ cdp 8, 1, cr6, cr13, cr3, {0} │ │ │ │ @ instruction: 0xf8ca2f70 │ │ │ │ ldrbne r3, [fp, r0] │ │ │ │ andcc pc, r4, sl, asr #17 │ │ │ │ stmdavs r1, {r2, r5, r8, r9, fp, lr}^ │ │ │ │ andne pc, r8, sl, asr #17 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ @ instruction: 0xf8d358d3 │ │ │ │ @ instruction: 0xf8d70290 │ │ │ │ - blcs 0x13b9ec │ │ │ │ + blcs 0x13b974 │ │ │ │ cmnphi pc, #5 @ p-variant is OBSOLETE │ │ │ │ andpl pc, sp, r0, lsl #10 │ │ │ │ strbmi r4, [r2], -fp, asr #12 │ │ │ │ stmib sp, {r2, r3, ip, sp}^ │ │ │ │ vpmax.s8 d26, d0, d0 │ │ │ │ @ instruction: 0xf7501109 │ │ │ │ - @ instruction: 0x4604eb30 │ │ │ │ + strmi lr, [r4], -ip, ror #22 │ │ │ │ tstle r2, r6, asr #24 │ │ │ │ - blx 0x14ecbd8 │ │ │ │ + blx 0x14ecb60 │ │ │ │ stcne 6, cr4, [r5, #-16]! │ │ │ │ mrrcge 4, 7, pc, pc, cr14 @ │ │ │ │ svceq 0x0001f1b9 │ │ │ │ mrrcge 4, 3, pc, fp, cr14 @ │ │ │ │ orreq pc, r4, #14090240 @ 0xd70000 │ │ │ │ @ instruction: 0xf7f44651 │ │ │ │ stmdacs r0, {r0, r3, r4, r5, r6, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ mrrcge 4, 3, pc, r3, cr14 @ │ │ │ │ streq pc, [sp], #-111 @ 0xffffff91 │ │ │ │ mcrrlt 7, 15, pc, pc, cr14 @ │ │ │ │ @ instruction: 0x46414630 │ │ │ │ @ instruction: 0xf83ef7e6 │ │ │ │ rscscs r4, r8, r1, asr #12 │ │ │ │ - ldc2 1, cr15, [r6, #-524] @ 0xfffffdf4 │ │ │ │ + ldc2 1, cr15, [r2, #-524] @ 0xfffffdf4 │ │ │ │ mcrrne 6, 0, r4, r6, cr4 │ │ │ │ mcrrge 4, 7, pc, r3, cr14 @ │ │ │ │ - blx 0x6b168 │ │ │ │ + blx 0xfff6b0f0 │ │ │ │ @ instruction: 0xf7f46800 │ │ │ │ submi pc, r4, #13632 @ 0x3540 │ │ │ │ ldclt 7, cr15, [fp], #-1016 @ 0xfffffc08 │ │ │ │ - eorseq r1, r4, r0, asr #23 │ │ │ │ - rsbseq r1, lr, r0, ror #7 │ │ │ │ - ldrhteq r1, [lr], #-32 @ 0xffffffe0 │ │ │ │ + eorseq r1, r4, r0, asr #22 │ │ │ │ + rsbseq r1, lr, r8, asr r4 │ │ │ │ + rsbseq r1, lr, r8, lsr #6 │ │ │ │ svceq 0x0003f019 │ │ │ │ andshi pc, r3, r5, asr #32 │ │ │ │ movweq pc, #12553 @ 0x3109 @ │ │ │ │ @ instruction: 0xf0234669 │ │ │ │ ldclne 3, cr0, [sl, #12] │ │ │ │ vld1.32 {d4-d6}, [r2 :64], sl │ │ │ │ @ instruction: 0xf023637f │ │ │ │ - bl 0xfec6f8b8 │ │ │ │ + bl 0xfec6f840 │ │ │ │ addsmi r0, r9, #201326592 @ 0xc000000 │ │ │ │ @ instruction: 0xf5add006 │ │ │ │ strbtmi r5, [r9], -r0, lsl #27 │ │ │ │ @ instruction: 0xf8cd4299 │ │ │ │ ldrshle r0, [r8, #252]! @ 0xfc │ │ │ │ mvnsvc pc, #64, 12 @ 0x4000000 │ │ │ │ - bl 0xfec7ece4 │ │ │ │ + bl 0xfec7ec6c │ │ │ │ tstlt r3, r3, lsl #26 │ │ │ │ strbtmi r3, [fp], #-2820 @ 0xfffff4fc │ │ │ │ @ instruction: 0x46526018 │ │ │ │ stmdage r6, {r8, sp} │ │ │ │ - bleq 0x76b0e0 │ │ │ │ - ldc 1, cr15, [r2, #-468] @ 0xfffffe2c │ │ │ │ + bleq 0x76b068 │ │ │ │ + stc 1, cr15, [lr, #-468] @ 0xfffffe2c │ │ │ │ ldrbmi sl, [r2], -r6, lsl #22 │ │ │ │ rscscs r4, r2, r1, asr #12 │ │ │ │ - ldc2l 1, cr15, [r4], {131} @ 0x83 │ │ │ │ + ldc2l 1, cr15, [r0], {131} @ 0x83 │ │ │ │ mcrrne 6, 0, r4, r5, cr4 │ │ │ │ @ instruction: 0xf7f6d102 │ │ │ │ strmi pc, [r4], -fp, ror #19 │ │ │ │ @ instruction: 0xf5144626 │ │ │ │ @ instruction: 0xf4be5f80 │ │ │ │ strmi sl, [r1, #3066]! @ 0xbfa │ │ │ │ subscs sp, r3, r8, lsl #20 │ │ │ │ - @ instruction: 0xf932f17f │ │ │ │ + @ instruction: 0xf92ef17f │ │ │ │ svceq 0x00c9ebb0 │ │ │ │ ldrbhi pc, [r3, r4, lsl #6] @ │ │ │ │ strbmi r4, [lr], -ip, asr #12 │ │ │ │ vqrshl.s8 q2, q3, │ │ │ │ @ instruction: 0xf8d7868a │ │ │ │ movwcs r1, #896 @ 0x380 │ │ │ │ andcs r4, r3, r2, lsr #12 │ │ │ │ - blx 0xfea6ad16 │ │ │ │ + blx 0xfea6ac9e │ │ │ │ @ instruction: 0xf43f2800 │ │ │ │ ldmeq r3!, {r0, r1, r4, r5, r6, r7, r8, r9, fp, sp, pc} │ │ │ │ - blge 0xff92be00 │ │ │ │ + blge 0xff92bd88 │ │ │ │ strmi r4, [r5], -r0, lsr #13 │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ streq lr, [r3], r0, lsl #22 │ │ │ │ @ instruction: 0xf04f465c │ │ │ │ strbtmi r0, [r3], -r0, lsl #24 │ │ │ │ andeq lr, lr, #3072 @ 0xc00 │ │ │ │ ldmdbeq r0, {r0, r8, sp}^ │ │ │ │ @@ -293468,55 +293439,55 @@ │ │ │ │ mulle r6, r9, r2 │ │ │ │ stcpl 5, cr15, [r0, #692] @ 0x2b4 │ │ │ │ addsmi r4, r9, #110100480 @ 0x6900000 │ │ │ │ svceq 0x00fcf8cd │ │ │ │ @ instruction: 0xf640d1f8 │ │ │ │ @ instruction: 0x401373f8 │ │ │ │ vstreq d14, [r3, #-692] @ 0xfffffd4c │ │ │ │ - blcc 0x25b1e8 │ │ │ │ + blcc 0x25b170 │ │ │ │ andsvs r4, r8, fp, ror #8 │ │ │ │ ldrbmi sl, [r1, #3078] @ 0xc06 │ │ │ │ strthi pc, [r0], -r5, lsl #4 │ │ │ │ @ instruction: 0xf8d72301 │ │ │ │ strbmi r1, [sl], -r0, lsl #7 │ │ │ │ @ instruction: 0xf0064618 │ │ │ │ stmdacs r0, {r0, r1, r2, r6, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ - blge 0xfe6ebeb8 │ │ │ │ + blge 0xfe6ebe40 │ │ │ │ rscsvs r4, r8, r2, asr r6 │ │ │ │ strtmi r2, [r0], -r0, lsl #2 │ │ │ │ - stc 1, cr15, [r6], {117} @ 0x75 │ │ │ │ - b 0x19091b8 │ │ │ │ + stc 1, cr15, [r2], {117} @ 0x75 │ │ │ │ + b 0x1909140 │ │ │ │ svclt 0x001f0299 │ │ │ │ cdpeq 0, 0, cr15, cr1, cr15, {2} │ │ │ │ ldrmi r4, [r9], #1566 @ 0x61e │ │ │ │ andsle r2, r9, r0, lsl #10 │ │ │ │ ldrdgt pc, [r0], -r6 │ │ │ │ - blx 0xc379e4 │ │ │ │ + blx 0xc3796c │ │ │ │ ldrbeq pc, [r1, r3, lsl #4] @ │ │ │ │ ldmdbne sl, {r1, r3, r8, sl, ip, lr, pc}^ │ │ │ │ andseq pc, pc, r2 │ │ │ │ - blx 0x4b133c │ │ │ │ + blx 0x4b12c4 │ │ │ │ @ instruction: 0xf854f000 │ │ │ │ movwmi r1, #4130 @ 0x1022 │ │ │ │ eorne pc, r2, r4, asr #16 │ │ │ │ - blcs 0x93ba08 │ │ │ │ + blcs 0x93b990 │ │ │ │ ldcne 1, cr13, [r3, #-948]! @ 0xfffffc4c │ │ │ │ ldrmi r3, [lr], -r0, lsr #10 │ │ │ │ @ instruction: 0xd1e54599 │ │ │ │ ldrbmi r4, [r2], -r3, lsr #12 │ │ │ │ rscscs r4, r1, r1, asr #12 │ │ │ │ - stc2 1, cr15, [r4], #-524 @ 0xfffffdf4 │ │ │ │ + stc2 1, cr15, [r0], #-524 @ 0xfffffdf4 │ │ │ │ stclne 6, cr4, [r0], #-16 │ │ │ │ - blge 0x15ac01c │ │ │ │ + blge 0x15abfa4 │ │ │ │ @ instruction: 0xf93af7f6 │ │ │ │ @ instruction: 0xf7fe4604 │ │ │ │ subcs fp, r0, #76, 22 @ 0x13000 │ │ │ │ @ instruction: 0xf5072100 │ │ │ │ @ instruction: 0xf1757014 │ │ │ │ - sha1c.32 q15, , q7 │ │ │ │ + sha1c.32 q15, , q5 │ │ │ │ vqdmlal.s q10, d0, d0[6] │ │ │ │ andcs r2, r0, #1543503874 @ 0x5c000002 │ │ │ │ and r2, r4, r1, lsl #2 │ │ │ │ movwcc r3, #16897 @ 0x4201 │ │ │ │ @ instruction: 0xf0052a20 │ │ │ │ vaddw.u q4, , d27 │ │ │ │ ldmda r3, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc}^ │ │ │ │ @@ -293524,35 +293495,35 @@ │ │ │ │ stccs 4, cr1, [r0], {-0} │ │ │ │ vsra.u64 , , #1 │ │ │ │ stmdacs r0, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc} │ │ │ │ ldrmi sp, [r2], lr, ror #3 │ │ │ │ biclt r4, r9, r9, asr #12 │ │ │ │ subcs r2, r0, #67108864 @ 0x4000000 │ │ │ │ ldrmi r4, [r8], -r9, asr #12 │ │ │ │ - blx 0xffa6ae94 │ │ │ │ + blx 0xffa6ae1c │ │ │ │ stmdacs r0, {r2, r9, sl, lr} │ │ │ │ strhi pc, [r9], #5 │ │ │ │ @ instruction: 0xf8c76803 │ │ │ │ stmdavs r0, {r4, r6, r9, ip, sp}^ │ │ │ │ @ instruction: 0xff2af7e9 │ │ │ │ subseq pc, r4, #13041664 @ 0xc70000 │ │ │ │ tstpvc r4, r7, lsl #10 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf8c768a3 │ │ │ │ stmiavs r3!, {r3, r4, r6, r9, ip, sp}^ │ │ │ │ subscc pc, ip, #13041664 @ 0xc70000 │ │ │ │ strbmi r4, [r0], -lr, lsr #21 │ │ │ │ streq lr, [sl, #2639] @ 0xa4f │ │ │ │ addeq lr, sl, #2048 @ 0x800 │ │ │ │ - ldc2 1, cr15, [r2], {111} @ 0x6f │ │ │ │ + stc2 1, cr15, [lr], {111} @ 0x6f │ │ │ │ mcrrne 6, 0, r4, r6, cr4 │ │ │ │ ldrthi pc, [r9], r4 @ │ │ │ │ @ instruction: 0xf0052c00 │ │ │ │ ldrbmi r8, [r0], -r0, lsl #6 │ │ │ │ @ instruction: 0xff56f7f5 │ │ │ │ - blt 0xacec4 │ │ │ │ + blt 0xace4c │ │ │ │ @ instruction: 0xf8d74620 │ │ │ │ strls r4, [r3], #-908 @ 0xfffffc74 │ │ │ │ @ instruction: 0xf8d7464b │ │ │ │ strbmi r4, [r2], -r8, lsl #7 │ │ │ │ tstcs r0, r2, lsl #8 │ │ │ │ orrmi pc, r4, #14090240 @ 0xd70000 │ │ │ │ @ instruction: 0xf8d79401 │ │ │ │ @@ -293568,96 +293539,96 @@ │ │ │ │ @ instruction: 0xf8d74798 │ │ │ │ strbmi r4, [r9], -r8, lsl #7 │ │ │ │ mvncs lr, #3522560 @ 0x35c000 │ │ │ │ @ instruction: 0xf7e99400 │ │ │ │ @ instruction: 0x4604f87d │ │ │ │ @ instruction: 0xf47e1c42 │ │ │ │ @ instruction: 0xf149aad0 │ │ │ │ - stmdavs r0, {r0, r3, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ + stmdavs r0, {r0, r2, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ stc2l 7, cr15, [r2], #-976 @ 0xfffffc30 │ │ │ │ @ instruction: 0xf7fe4244 │ │ │ │ movwcs fp, #6856 @ 0x1ac8 │ │ │ │ andcs r2, r8, #0 │ │ │ │ andeq lr, r6, r7, asr #19 │ │ │ │ andeq lr, r8, r7, asr #19 │ │ │ │ stmib r7, {r0, r6, r9, sl, lr}^ │ │ │ │ stmib r7, {r1, r3, r5}^ │ │ │ │ ldrmi r0, [r8], -ip, lsr #32 │ │ │ │ - blx 0x1f6af6c │ │ │ │ + blx 0x1f6aef4 │ │ │ │ @ instruction: 0xf43f2800 │ │ │ │ stmdavs r3, {r0, r1, r2, r6, r7, r9, fp, sp, pc} │ │ │ │ svcne 0x0070ee1d │ │ │ │ @ instruction: 0x17db61bb │ │ │ │ - blmi 0x2107754 │ │ │ │ + blmi 0x21076dc │ │ │ │ eorsvs r6, sl, #4325376 @ 0x420000 │ │ │ │ andseq pc, r8, #-1073741823 @ 0xc0000001 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ @ instruction: 0xf10758c8 │ │ │ │ @ instruction: 0x21a203a8 │ │ │ │ addseq pc, r0, #208, 16 @ 0xd00000 │ │ │ │ andpl pc, sp, r0, lsl #10 │ │ │ │ @ instruction: 0xf750300c │ │ │ │ - strmi lr, [r4], -r6, ror #18 │ │ │ │ + strmi lr, [r4], -r2, lsr #19 │ │ │ │ tstle r2, r2, asr #24 │ │ │ │ @ instruction: 0xf884f7f6 │ │ │ │ @ instruction: 0xf1b94604 │ │ │ │ svclt 0x00180300 │ │ │ │ @ instruction: 0xf5142301 │ │ │ │ svclt 0x00385f80 │ │ │ │ - blcs 0x137ba8 │ │ │ │ - bge 0xfe4ac0a4 │ │ │ │ + blcs 0x137b30 │ │ │ │ + bge 0xfe4ac02c │ │ │ │ @ instruction: 0x01a8f107 │ │ │ │ @ instruction: 0xf7f44648 │ │ │ │ stmdacs r0, {r0, r1, r3, r5, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ - bge 0xfe2ac0b4 │ │ │ │ - blt 0xfe66cfbc │ │ │ │ + bge 0xfe2ac03c │ │ │ │ + blt 0xfe66cf44 │ │ │ │ @ instruction: 0xf1074640 │ │ │ │ movwcs r0, #424 @ 0x1a8 │ │ │ │ @ instruction: 0x332ae9c7 │ │ │ │ @ instruction: 0x332ce9c7 │ │ │ │ - blx 0xa6b5cc │ │ │ │ + blx 0x96b554 │ │ │ │ stclne 6, cr4, [r0], #-16 │ │ │ │ @ instruction: 0xf149d105 │ │ │ │ - stmdavs r0, {r0, r1, r2, r3, r5, r8, fp, ip, sp, lr, pc} │ │ │ │ + stmdavs r0, {r0, r1, r3, r5, r8, fp, ip, sp, lr, pc} │ │ │ │ stc2 7, cr15, [r8], {244} @ 0xf4 │ │ │ │ @ instruction: 0xf5144244 │ │ │ │ @ instruction: 0xf4be5f80 │ │ │ │ @ instruction: 0xf107aa6c │ │ │ │ strbmi r0, [r8], -r8, lsr #3 │ │ │ │ stc2 7, cr15, [sl], {244} @ 0xf4 │ │ │ │ @ instruction: 0xf7fe4604 │ │ │ │ strbmi fp, [r0], -r4, ror #20 │ │ │ │ - blx 0x16b5fc │ │ │ │ + @ instruction: 0xf9fcf17e │ │ │ │ mcrrne 6, 0, r4, r5, cr4 │ │ │ │ - bge 0x18ac204 │ │ │ │ - @ instruction: 0xf916f149 │ │ │ │ + bge 0x18ac18c │ │ │ │ + @ instruction: 0xf912f149 │ │ │ │ @ instruction: 0xf7f46800 │ │ │ │ submi pc, r4, #244736 @ 0x3bc00 │ │ │ │ - blt 0x16ad014 │ │ │ │ + blt 0x16acf9c │ │ │ │ @ instruction: 0xf17e4640 │ │ │ │ - strmi pc, [r4], -r1, ror #19 │ │ │ │ + @ instruction: 0x4604f9dd │ │ │ │ @ instruction: 0xf47e1c46 │ │ │ │ @ instruction: 0xf149aa4e │ │ │ │ - stmdavs r0, {r0, r1, r2, r8, fp, ip, sp, lr, pc} │ │ │ │ - blx 0xff96d006 │ │ │ │ + stmdavs r0, {r0, r1, r8, fp, ip, sp, lr, pc} │ │ │ │ + blx 0xff96cf8e │ │ │ │ @ instruction: 0xf7fe4244 │ │ │ │ @ instruction: 0xf17eba46 │ │ │ │ - strmi pc, [r4], -fp, asr #21 │ │ │ │ + strmi pc, [r4], -r7, asr #21 │ │ │ │ @ instruction: 0xf47e1c43 │ │ │ │ @ instruction: 0xf149aa40 │ │ │ │ - stmdavs r0, {r0, r3, r4, r5, r6, r7, fp, ip, sp, lr, pc} │ │ │ │ - blx 0xff5ed022 │ │ │ │ + stmdavs r0, {r0, r2, r4, r5, r6, r7, fp, ip, sp, lr, pc} │ │ │ │ + blx 0xff5ecfaa │ │ │ │ @ instruction: 0xf7fe4244 │ │ │ │ @ instruction: 0x4641ba38 │ │ │ │ @ instruction: 0xf183209d │ │ │ │ - strmi pc, [r4], -r3, lsl #22 │ │ │ │ + @ instruction: 0x4604faff │ │ │ │ @ instruction: 0xf47e1c60 │ │ │ │ @ instruction: 0xf149aa30 │ │ │ │ - stmdavs r0, {r0, r3, r5, r6, r7, fp, ip, sp, lr, pc} │ │ │ │ - blx 0xff1ed042 │ │ │ │ + stmdavs r0, {r0, r2, r5, r6, r7, fp, ip, sp, lr, pc} │ │ │ │ + blx 0xff1ecfca │ │ │ │ @ instruction: 0xf7fe4244 │ │ │ │ movwcs fp, #2600 @ 0xa28 │ │ │ │ adccc pc, r8, r7, asr #17 │ │ │ │ orrcc pc, r0, #14090240 @ 0xd70000 │ │ │ │ ldreq pc, [r5], #-111 @ 0xffffff91 │ │ │ │ @ instruction: 0xf43e2b00 │ │ │ │ movwcs sl, #6686 @ 0x1a1e │ │ │ │ @@ -293667,27 +293638,27 @@ │ │ │ │ @ instruction: 0xf9d4f006 │ │ │ │ @ instruction: 0xf43e2800 │ │ │ │ stmdavs r4, {r1, r4, r9, fp, sp, pc} │ │ │ │ @ instruction: 0x03a8f107 │ │ │ │ strbmi r4, [r1], -sl, asr #12 │ │ │ │ @ instruction: 0xf8c7209c │ │ │ │ @ instruction: 0xf18340a8 │ │ │ │ - @ instruction: 0x4604fad7 │ │ │ │ + @ instruction: 0x4604fad3 │ │ │ │ @ instruction: 0xf47e1c45 │ │ │ │ @ instruction: 0xf7f5aa04 │ │ │ │ strmi pc, [r4], -sp, ror #31 │ │ │ │ ldmiblt pc!, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ @ │ │ │ │ adceq pc, r8, #-1073741823 @ 0xc0000001 │ │ │ │ ldrmi r2, [r2], r0, lsl #6 │ │ │ │ ldreq pc, [r5], #-111 @ 0xffffff91 │ │ │ │ @ instruction: 0xf1b96013 │ │ │ │ @ instruction: 0xf43e0f00 │ │ │ │ @ instruction: 0x4641a9f4 │ │ │ │ @ instruction: 0xf183209b │ │ │ │ - @ instruction: 0x4604fabf │ │ │ │ + @ instruction: 0x4604fabb │ │ │ │ tstle r2, r6, asr #24 │ │ │ │ @ instruction: 0xffd6f7f5 │ │ │ │ @ instruction: 0xf5144604 │ │ │ │ @ instruction: 0xf4be5f80 │ │ │ │ movwcs sl, #2534 @ 0x9e6 │ │ │ │ strbmi r2, [r9], -r4, lsl #4 │ │ │ │ @ instruction: 0xf0062003 │ │ │ │ @@ -293705,28 +293676,28 @@ │ │ │ │ @ instruction: 0xf006040d │ │ │ │ stmdacs r0, {r0, r1, r2, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ stmibge r5, {r1, r2, r3, r4, r5, sl, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf1076803 │ │ │ │ strbmi r0, [r1], -r8, lsr #5 │ │ │ │ @ instruction: 0xf8c7209a │ │ │ │ @ instruction: 0xf18330a8 │ │ │ │ - strmi pc, [r4], -fp, lsl #21 │ │ │ │ + strmi pc, [r4], -r7, lsl #21 │ │ │ │ @ instruction: 0xf47e1c43 │ │ │ │ @ instruction: 0xf7f5a9b8 │ │ │ │ strmi pc, [r4], -r1, lsr #31 │ │ │ │ ldmiblt r3!, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ addseq fp, r7, #12, 10 @ 0x3000000 │ │ │ │ - rsbseq r0, lr, ip, lsl #30 │ │ │ │ + rsbseq r0, lr, r4, lsl #31 │ │ │ │ tstcs r0, r0, lsr #4 │ │ │ │ andseq pc, r8, r7, lsl #2 │ │ │ │ - beq 0xfeb6b590 │ │ │ │ - b 0xfeceb74c │ │ │ │ + beq 0xfeb6b518 │ │ │ │ + b 0xfebeb6d4 │ │ │ │ tstcs r0, r0, lsr #4 │ │ │ │ adceq pc, r8, r7, lsl #2 │ │ │ │ - b 0xfeb6b758 │ │ │ │ + b 0xfea6b6e0 │ │ │ │ orrcc pc, r0, #14090240 @ 0xd70000 │ │ │ │ @ instruction: 0xf0042b00 │ │ │ │ movwcs r8, #5766 @ 0x1686 │ │ │ │ orrne pc, r0, #14090240 @ 0xd70000 │ │ │ │ @ instruction: 0x46182210 │ │ │ │ @ instruction: 0xf954f006 │ │ │ │ @ instruction: 0xf43f2800 │ │ │ │ @@ -293741,59 +293712,59 @@ │ │ │ │ ldmibge r2, {r0, r1, r2, r3, r4, r5, sl, ip, sp, lr, pc} │ │ │ │ stmdavs r2, {r0, r1, fp, sp, lr}^ │ │ │ │ andcc lr, sl, #3260416 @ 0x31c000 │ │ │ │ andseq pc, r8, #-1073741823 @ 0xc0000001 │ │ │ │ teqvs fp, #8585216 @ 0x830000 │ │ │ │ @ instruction: 0x46494653 │ │ │ │ @ instruction: 0xf1854640 │ │ │ │ - @ instruction: 0x4604f9bb │ │ │ │ + @ instruction: 0x4604f9b7 │ │ │ │ tstle r2, r3, asr #24 │ │ │ │ @ instruction: 0xff5af7f5 │ │ │ │ @ instruction: 0xf8d74604 │ │ │ │ - blcs 0x13c000 │ │ │ │ + blcs 0x13bf88 │ │ │ │ stmdbge r9!, {r1, r2, r3, r4, r5, sl, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0x46184651 │ │ │ │ - blx 0x176d1d6 │ │ │ │ + blx 0x176d15e │ │ │ │ @ instruction: 0xf43e2800 │ │ │ │ @ instruction: 0xf7ffa962 │ │ │ │ eorcs fp, r0, #1851392 @ 0x1c4000 │ │ │ │ @ instruction: 0xf1072100 │ │ │ │ @ instruction: 0xf17500a8 │ │ │ │ - @ instruction: 0xf107ea62 │ │ │ │ + @ instruction: 0xf107ea5e │ │ │ │ strbmi r0, [r0], -r8, lsr #3 │ │ │ │ - @ instruction: 0xf8d0f185 │ │ │ │ + @ instruction: 0xf8ccf185 │ │ │ │ mcrrne 6, 0, r4, r1, cr4 │ │ │ │ strbhi pc, [lr], #4 @ │ │ │ │ svceq 0x0000f1b9 │ │ │ │ stmdbge sp, {r1, r2, r3, r4, r5, sl, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0x01a8f107 │ │ │ │ @ instruction: 0xf7f64648 │ │ │ │ stmdacs r0, {r0, r1, r3, r4, r5, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ stmdbge r5, {r1, r2, r3, r4, r5, sl, ip, sp, lr, pc}^ │ │ │ │ ldmdblt r4, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ orrcc pc, r0, #14090240 @ 0xd70000 │ │ │ │ andseq pc, pc, #40 @ 0x28 │ │ │ │ @ instruction: 0xf6c02000 │ │ │ │ - blx 0xfedff50c │ │ │ │ + blx 0xfedff494 │ │ │ │ ldmdbeq fp, {r0, r1, r7, r8, r9, ip, sp, lr, pc}^ │ │ │ │ svclt 0x000c4282 │ │ │ │ @ instruction: 0xf0434619 │ │ │ │ stmdbcs r0, {r0, r8} │ │ │ │ ldrhi pc, [r3, #-68] @ 0xffffffbc │ │ │ │ vmovl.s8 , d15 │ │ │ │ msrmi SPSR_f, #-1342177276 @ 0xb0000004 │ │ │ │ orrscs pc, r7, #192, 4 │ │ │ │ andseq pc, r8, r7, lsl #2 │ │ │ │ orreq lr, r2, #3072 @ 0xc00 │ │ │ │ rscsvs r2, r9, r0, lsr #4 │ │ │ │ ldrdpl pc, [r4], r3 @ │ │ │ │ - b 0xb6b858 │ │ │ │ + b 0xa6b7e0 │ │ │ │ eorcs r6, r0, #16318464 @ 0xf90000 │ │ │ │ adceq pc, r8, r7, lsl #2 │ │ │ │ - b 0x9eb864 │ │ │ │ + b 0x8eb7ec │ │ │ │ @ instruction: 0xf8d72301 │ │ │ │ andscs r1, r0, #128, 6 │ │ │ │ @ instruction: 0xf0064618 │ │ │ │ stmdacs r0, {r0, r1, r4, r6, r7, fp, ip, sp, lr, pc} │ │ │ │ stmdbge r2!, {r0, r1, r2, r3, r4, r5, sl, ip, sp, lr, pc} │ │ │ │ stmdavs r2, {r0, r1, fp, sp, lr}^ │ │ │ │ andcc lr, r6, #3260416 @ 0x31c000 │ │ │ │ @@ -293807,19 +293778,19 @@ │ │ │ │ strbmi r6, [r9], -r3, lsl #16 │ │ │ │ ldrdgt pc, [r4], -r2 │ │ │ │ stmib r7, {r3, r5, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf1073c0a │ │ │ │ ldmvs r2, {r3, r5, r7, r8, r9} │ │ │ │ @ instruction: 0xf107633a │ │ │ │ @ instruction: 0xf16f0218 │ │ │ │ - strmi pc, [r4], -r9, asr #23 │ │ │ │ + strmi pc, [r4], -r5, asr #23 │ │ │ │ tstle r2, r0, ror #24 │ │ │ │ mrc2 7, 6, pc, cr6, cr5, {7} │ │ │ │ @ instruction: 0xf8d74604 │ │ │ │ - blcs 0x13c108 │ │ │ │ + blcs 0x13c090 │ │ │ │ stmiage r5!, {r1, r2, r3, r4, r5, sl, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0x01a8f107 │ │ │ │ @ instruction: 0xf7f64618 │ │ │ │ stmdacs r0, {r0, r1, r4, r6, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ ldmge sp, {r1, r2, r3, r4, r5, sl, ip, sp, lr, pc}^ │ │ │ │ stmialt ip!, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf6c02300 │ │ │ │ @@ -293832,17 +293803,17 @@ │ │ │ │ msrmi SPSR_f, #-1342177276 @ 0xb0000004 │ │ │ │ orrscs pc, r7, #192, 4 │ │ │ │ adceq pc, r8, r7, lsl #2 │ │ │ │ orreq lr, r2, #3072 @ 0xc00 │ │ │ │ eorcs r4, r0, #5242880 @ 0x500000 │ │ │ │ strmi r2, [r2], r0, lsl #2 │ │ │ │ ldrdmi pc, [r4], r3 @ │ │ │ │ - stmib r4, {r0, r2, r4, r5, r6, r8, ip, sp, lr, pc}^ │ │ │ │ + stmib r0, {r0, r2, r4, r5, r6, r8, ip, sp, lr, pc}^ │ │ │ │ strtmi r4, [r0], -r9, lsr #12 │ │ │ │ - blx 0x16b912 │ │ │ │ + blx 0x6b898 │ │ │ │ mcrrne 6, 0, r4, r2, cr4 │ │ │ │ @ instruction: 0xf7f5d102 │ │ │ │ @ instruction: 0x4604fe9f │ │ │ │ andscs r2, r0, #0, 6 │ │ │ │ andcs r4, r3, r9, asr #12 │ │ │ │ @ instruction: 0xf86cf006 │ │ │ │ @ instruction: 0xf0052800 │ │ │ │ @@ -293861,49 +293832,49 @@ │ │ │ │ @ instruction: 0x3018f8da │ │ │ │ ldrbne r6, [fp, r3, lsl #1] │ │ │ │ @ instruction: 0xf7fe60c3 │ │ │ │ movwcs fp, #6284 @ 0x188c │ │ │ │ @ instruction: 0xf8d72000 │ │ │ │ andscs r1, r0, #128, 6 │ │ │ │ eoreq lr, sl, r7, asr #19 │ │ │ │ - beq 0xfeb6b7dc │ │ │ │ + beq 0xfeb6b764 │ │ │ │ eoreq lr, ip, r7, asr #19 │ │ │ │ @ instruction: 0xf0064618 │ │ │ │ orrslt pc, r8, #3997696 @ 0x3d0000 │ │ │ │ stmdavs r2, {r0, r1, fp, sp, lr}^ │ │ │ │ andcc lr, r0, #3309568 @ 0x328000 │ │ │ │ svccs 0x0070ee1d │ │ │ │ stmvs r1, {r0, r6, r7, r8, r9, fp, lr} │ │ │ │ andne pc, r8, sl, asr #17 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ @ instruction: 0xf8d358d3 │ │ │ │ @ instruction: 0xf8d70290 │ │ │ │ - blcs 0x13c200 │ │ │ │ + blcs 0x13c188 │ │ │ │ ldrbhi pc, [pc, -r4] @ │ │ │ │ andpl pc, sp, r0, lsl #10 │ │ │ │ strbmi r4, [r2], -fp, asr #12 │ │ │ │ stmib sp, {r2, r3, ip, sp}^ │ │ │ │ vpmax.s8 d26, d0, d0 │ │ │ │ @ instruction: 0xf74f1109 │ │ │ │ - strmi lr, [r4], -r6, lsr #30 │ │ │ │ + strmi lr, [r4], -r2, ror #30 │ │ │ │ tstle r2, r0, ror #24 │ │ │ │ mcr2 7, 2, pc, cr4, cr5, {7} @ │ │ │ │ stcne 6, cr4, [r1, #-16]! │ │ │ │ ldmdage r5, {r1, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc}^ │ │ │ │ svceq 0x0001f1b9 │ │ │ │ ldmdage r1, {r1, r2, r3, r4, r5, sl, ip, sp, lr, pc}^ │ │ │ │ orreq pc, r4, #14090240 @ 0xd70000 │ │ │ │ @ instruction: 0xf7f44651 │ │ │ │ stmdacs r0, {r0, r1, r2, r4, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ stmdage r9, {r1, r2, r3, r4, r5, sl, ip, sp, lr, pc}^ │ │ │ │ streq pc, [sp], #-111 @ 0xffffff91 │ │ │ │ stmdalt r5, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ ldrdcs r2, [r0, -r0] │ │ │ │ adceq pc, r8, r7, lsl #2 │ │ │ │ - stmdb r6, {r0, r2, r4, r5, r6, r8, ip, sp, lr, pc}^ │ │ │ │ + stmdb r2, {r0, r2, r4, r5, r6, r8, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf1092301 │ │ │ │ andscs r0, r0, #72, 2 │ │ │ │ @ instruction: 0x460e4618 │ │ │ │ @ instruction: 0xfff6f005 │ │ │ │ @ instruction: 0xf43f2800 │ │ │ │ stmdavs r3, {r0, r2, r6, fp, sp, pc} │ │ │ │ stmdavs r2, {r0, r3, r6, r9, sl, lr}^ │ │ │ │ @@ -293918,21 +293889,21 @@ │ │ │ │ @ instruction: 0xf8c74640 │ │ │ │ ldmvs sl, {r3, r5, r7, sp} │ │ │ │ stmib r7, {r0, r3, r4, r6, r7, fp, sp, lr}^ │ │ │ │ ldmdbvs sl, {r2, r3, r5, r8, sp} │ │ │ │ stmib r7, {r0, r3, r4, r6, r8, fp, sp, lr}^ │ │ │ │ ldmibvs sl, {r1, r2, r3, r5, r8, sp} │ │ │ │ stmib r7, {r0, r3, r4, r6, r7, r8, fp, sp, lr}^ │ │ │ │ - bvs 0x7b7964 │ │ │ │ + bvs 0x7b78ec │ │ │ │ stmib r7, {r0, r3, r4, r6, r9, fp, sp, lr}^ │ │ │ │ - bvs 0xfe7b7974 │ │ │ │ + bvs 0xfe7b78fc │ │ │ │ sbcscs pc, r0, r7, asr #17 │ │ │ │ - blvs 0x178a11c │ │ │ │ + blvs 0x178a0a4 │ │ │ │ teqcs r6, r7, asr #19 │ │ │ │ - blvs 0xff78a324 │ │ │ │ + blvs 0xff78a2ac │ │ │ │ teqcs r8, r7, asr #19 │ │ │ │ ldcvs 12, cr6, [sl], {89} @ 0x59 │ │ │ │ teqcs sl, r7, asr #19 │ │ │ │ ldclvs 13, cr6, [r9, #616] @ 0x268 │ │ │ │ smlalbtcs lr, r0, r7, r9 │ │ │ │ mrcvs 14, 2, r6, cr9, cr10, {0} │ │ │ │ smlalbtcs lr, r2, r7, r9 │ │ │ │ @@ -293953,15 +293924,15 @@ │ │ │ │ @ instruction: 0xf8d3214e │ │ │ │ @ instruction: 0xf8d31098 │ │ │ │ stmib r7, {r2, r3, r4, r7, sp}^ │ │ │ │ @ instruction: 0xf1071250 │ │ │ │ @ instruction: 0xf8d301a8 │ │ │ │ @ instruction: 0xf8c730a0 │ │ │ │ @ instruction: 0xf1843148 │ │ │ │ - strmi pc, [r4], -fp, lsl #23 │ │ │ │ + strmi pc, [r4], -r7, lsl #23 │ │ │ │ tstle r2, r3, asr #24 │ │ │ │ ldc2 7, cr15, [r2, #980]! @ 0x3d4 │ │ │ │ @ instruction: 0xf5144604 │ │ │ │ @ instruction: 0xf4bd5f80 │ │ │ │ movwcs sl, #4034 @ 0xfc2 │ │ │ │ @ instruction: 0x46312210 │ │ │ │ @ instruction: 0xf0052003 │ │ │ │ @@ -294026,114 +293997,114 @@ │ │ │ │ stmdacs r0, {r0, r1, r9, sl, lr} │ │ │ │ bichi pc, r2, r5 │ │ │ │ stmdavs r2, {r0, r6, fp, sp, lr} │ │ │ │ stmib r7, {r6, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf107212a │ │ │ │ ldmvs fp, {r3, r5, r7, r8} │ │ │ │ adcscc pc, r0, r7, asr #17 │ │ │ │ - blx 0xffa6bc46 │ │ │ │ + blx 0xff96bbce │ │ │ │ mcrrne 6, 0, r4, r5, cr4 │ │ │ │ svcge 0x0035f47d │ │ │ │ ldc2 7, cr15, [lr, #-980] @ 0xfffffc2c │ │ │ │ @ instruction: 0xf7fd4604 │ │ │ │ @ instruction: 0x4640bf30 │ │ │ │ @ instruction: 0x01a8f107 │ │ │ │ stmib r7, {r8, r9, sp}^ │ │ │ │ stmib r7, {r1, r3, r5, r8, r9, ip, sp}^ │ │ │ │ @ instruction: 0xf17c332c │ │ │ │ - strmi pc, [r4], -r7, asr #20 │ │ │ │ + strmi pc, [r4], -r3, asr #20 │ │ │ │ tstle r5, r3, asr #24 │ │ │ │ - ldc2l 1, cr15, [ip, #288] @ 0x120 │ │ │ │ + ldc2l 1, cr15, [r8, #288] @ 0x120 │ │ │ │ @ instruction: 0xf7f46800 │ │ │ │ submi pc, r4, #11862016 @ 0xb50000 │ │ │ │ svcpl 0x0080f514 │ │ │ │ svcge 0x0019f4bd │ │ │ │ @ instruction: 0x01a8f107 │ │ │ │ @ instruction: 0xf7f44648 │ │ │ │ @ instruction: 0xf7fdf95f │ │ │ │ @ instruction: 0xf107bf12 │ │ │ │ strbmi r0, [r0], -r8, lsr #3 │ │ │ │ stmib r7, {r8, r9, sp}^ │ │ │ │ stmib r7, {r1, r3, r5, r8, r9, ip, sp}^ │ │ │ │ @ instruction: 0xf17c332c │ │ │ │ - @ instruction: 0x4604faf1 │ │ │ │ + strmi pc, [r4], -sp, ror #21 │ │ │ │ tstle r5, r1, asr #24 │ │ │ │ - ldc2 1, cr15, [lr, #288]! @ 0x120 │ │ │ │ + ldc2 1, cr15, [sl, #288]! @ 0x120 │ │ │ │ @ instruction: 0xf7f46800 │ │ │ │ submi pc, r4, #9895936 @ 0x970000 │ │ │ │ svcpl 0x0080f514 │ │ │ │ mrcge 4, 7, APSR_nzcv, cr11, cr13, {5} │ │ │ │ @ instruction: 0x01a8f107 │ │ │ │ @ instruction: 0xf7f44648 │ │ │ │ strmi pc, [r4], -r1, asr #18 │ │ │ │ mrclt 7, 7, APSR_nzcv, cr3, cr13, {7} │ │ │ │ - @ instruction: 0x007e0a9c │ │ │ │ + rsbseq r0, lr, r4, lsl fp │ │ │ │ svceq 0x0000f1b9 │ │ │ │ movthi pc, #16388 @ 0x4004 @ │ │ │ │ @ instruction: 0xf0054648 │ │ │ │ @ instruction: 0x4605ff5f │ │ │ │ @ instruction: 0xf43e2800 │ │ │ │ @ instruction: 0xf44faef7 │ │ │ │ smlabbcs r0, r0, r2, r7 │ │ │ │ andsvc pc, r4, r7, lsl #10 │ │ │ │ - svc 0x00e6f174 │ │ │ │ + svc 0x00e2f174 │ │ │ │ orrcc pc, r0, #14090240 @ 0xd70000 │ │ │ │ tstpvc r4, r7, lsl #10 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf8d79101 │ │ │ │ strtmi r1, [sl], -r4, lsl #7 │ │ │ │ vrhadd.s8 d25, d0, d0 │ │ │ │ strbmi r1, [r1], -sp, lsl #1 │ │ │ │ - @ instruction: 0xffa0f182 │ │ │ │ + @ instruction: 0xff9cf182 │ │ │ │ mcrrne 6, 0, r4, r1, cr4 │ │ │ │ @ instruction: 0xf148d105 │ │ │ │ - stmdavs r0, {r0, r1, r2, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdavs r0, {r0, r1, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf860f7f4 │ │ │ │ @ instruction: 0xf5144244 │ │ │ │ @ instruction: 0xf0c45f80 │ │ │ │ @ instruction: 0xf1148602 │ │ │ │ @ instruction: 0xf47d0f26 │ │ │ │ strtmi sl, [r8], -r0, asr #29 │ │ │ │ - blx 0x66b800 │ │ │ │ + blx 0x66b788 │ │ │ │ eorseq pc, r8, #-1073741823 @ 0xc0000001 │ │ │ │ @ instruction: 0xf8d74601 │ │ │ │ strbmi r3, [r0], -r0, lsl #7 │ │ │ │ - blx 0xff1ebd5a │ │ │ │ + blx 0xff0ebce2 │ │ │ │ mcrrne 6, 0, r4, r2, cr4 │ │ │ │ @ instruction: 0xf7f5d102 │ │ │ │ @ instruction: 0x4604fc9b │ │ │ │ svcpl 0x0080f514 │ │ │ │ mcrge 4, 5, pc, cr11, cr13, {5} @ │ │ │ │ orrne pc, r8, #14090240 @ 0xd70000 │ │ │ │ vst2.8 {d18-d21}, [pc], r0 │ │ │ │ andcs r7, r3, r0, lsl #5 │ │ │ │ cdp2 0, 6, cr15, cr2, cr5, {0} │ │ │ │ @ instruction: 0xf43e2800 │ │ │ │ @ instruction: 0xf44faeb1 │ │ │ │ smlabbcs r0, r0, r2, r7 │ │ │ │ @ instruction: 0xf17460f8 │ │ │ │ - ldmvs fp!, {r1, r5, r7, r8, r9, sl, fp, sp, lr, pc}^ │ │ │ │ + ldmvs fp!, {r1, r2, r3, r4, r7, r8, r9, sl, fp, sp, lr, pc}^ │ │ │ │ ldmib r7, {r0, r3, r4, r5, r8, sl, fp, sp, lr}^ │ │ │ │ cmpvs r9, lr, lsl #4 │ │ │ │ orrshi r6, r9, #47360 @ 0xb900 │ │ │ │ @ instruction: 0xf3cc6c79 │ │ │ │ subsvs r2, r9, #11, 28 @ 0xb0 │ │ │ │ andsvs r6, r9, #14592 @ 0x3900 │ │ │ │ orrsvs r6, r9, r9, ror sp │ │ │ │ @ instruction: 0x61196cf9 │ │ │ │ tstcc ip, pc, asr #20 │ │ │ │ tstpl r2, r1, asr #20 │ │ │ │ andeq pc, fp, #-1140850687 @ 0xbc000001 │ │ │ │ tstpeq r7, ip, ror #6 @ p-variant is OBSOLETE │ │ │ │ - b 0x11c0fe8 │ │ │ │ + b 0x11c0f70 │ │ │ │ @ instruction: 0xf8c3010e │ │ │ │ ldmib r7, {r2, r3, r7}^ │ │ │ │ @ instruction: 0xf8c3e216 │ │ │ │ ldmib r7, {r3, r7, ip}^ │ │ │ │ sbcsvs r1, r8, #24 │ │ │ │ - b 0x1508244 │ │ │ │ + b 0x15081cc │ │ │ │ mrcvs 12, 5, r3, cr9, cr14, {0} │ │ │ │ @ instruction: 0x5c02ea4c │ │ │ │ vqadd.u32 q11, , │ │ │ │ vhsub.u32 d16, d14, d11 │ │ │ │ @ instruction: 0xf8c30c07 │ │ │ │ ldmib r7, {r2, r7, lr, pc}^ │ │ │ │ tstvs r9, #28 │ │ │ │ @@ -294150,15 +294121,15 @@ │ │ │ │ mcrlt 7, 2, pc, cr15, cr13, {7} @ │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stmib r7, {r2, r3, r6, r9, sl, lr}^ │ │ │ │ stmib r7, {r1, r2, r8, r9, sp}^ │ │ │ │ @ instruction: 0xf1b9232a │ │ │ │ @ instruction: 0xf0440f00 │ │ │ │ @ instruction: 0xf8d784a9 │ │ │ │ - blcs 0x13c654 │ │ │ │ + blcs 0x13c5dc │ │ │ │ addshi pc, r2, #4 │ │ │ │ @ instruction: 0xf8d72301 │ │ │ │ andcs r1, r8, #132, 6 @ 0x10000002 │ │ │ │ @ instruction: 0xf0054618 │ │ │ │ stmdacs r0, {r0, r1, r2, r4, r5, r6, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ mcrge 4, 2, pc, cr6, cr14, {1} @ │ │ │ │ @ instruction: 0xf1076802 │ │ │ │ @@ -294174,22 +294145,22 @@ │ │ │ │ addseq pc, r0, #208, 16 @ 0xd00000 │ │ │ │ @ instruction: 0xf8d79403 │ │ │ │ @ instruction: 0xf5004388 │ │ │ │ stmib sp, {r0, r2, r3, ip, lr}^ │ │ │ │ andcc ip, ip, r1, lsl #8 │ │ │ │ orrmi pc, r0, #14090240 @ 0xd70000 │ │ │ │ @ instruction: 0xf74f9400 │ │ │ │ - @ instruction: 0x4604ecda │ │ │ │ + @ instruction: 0x4604ed16 │ │ │ │ tstle r2, r5, asr #24 │ │ │ │ - blx 0xfff6d882 │ │ │ │ + blx 0xfff6d80a │ │ │ │ stccs 6, cr4, [r0], {4} │ │ │ │ movwcs fp, #4052 @ 0xfd4 │ │ │ │ @ instruction: 0xf5142301 │ │ │ │ svclt 0x00285f80 │ │ │ │ - blcs 0x1384c0 │ │ │ │ + blcs 0x138448 │ │ │ │ mcrge 4, 0, pc, cr1, cr13, {1} @ │ │ │ │ svceq 0x0000f1b9 │ │ │ │ strbhi pc, [r5, r4, asr #32] @ │ │ │ │ orrcc pc, r4, #14090240 @ 0xd70000 │ │ │ │ @ instruction: 0xf43d2b00 │ │ │ │ @ instruction: 0xf8d7adf8 │ │ │ │ movwcs r1, #900 @ 0x384 │ │ │ │ @@ -294198,41 +294169,41 @@ │ │ │ │ @ instruction: 0xf43e2800 │ │ │ │ ldmib r7, {r0, r1, r2, r3, r4, r5, r6, r7, r8, sl, fp, sp, pc}^ │ │ │ │ subvs r3, r2, sl, lsr #4 │ │ │ │ @ instruction: 0xf7fd6003 │ │ │ │ strbmi fp, [sl], -r8, ror #27 │ │ │ │ vmax.s8 q10, q0, │ │ │ │ @ instruction: 0xf1821085 │ │ │ │ - @ instruction: 0x4604feb1 │ │ │ │ + strmi pc, [r4], -sp, lsr #29 │ │ │ │ @ instruction: 0xf47d1c46 │ │ │ │ @ instruction: 0xf148adde │ │ │ │ - stmdavs r0, {r0, r1, r2, r4, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdavs r0, {r0, r1, r4, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xff70f7f3 │ │ │ │ @ instruction: 0xf7fd4244 │ │ │ │ ldmib r7, {r1, r2, r4, r6, r7, r8, sl, fp, ip, sp, pc}^ │ │ │ │ strcs r2, [r1], #-992 @ 0xfffffc20 │ │ │ │ strbmi r9, [r9], -r1, lsl #8 │ │ │ │ orrmi pc, r8, #14090240 @ 0xd70000 │ │ │ │ strls r4, [r0], #-1600 @ 0xfffff9c0 │ │ │ │ @ instruction: 0xff2ef7f9 │ │ │ │ @ instruction: 0xf7fd4604 │ │ │ │ strbmi fp, [r0], -r8, asr #27 │ │ │ │ cdp2 0, 3, cr15, cr10, cr5, {0} │ │ │ │ @ instruction: 0xf43e2800 │ │ │ │ @ instruction: 0x4649add3 │ │ │ │ - @ instruction: 0xffb6f184 │ │ │ │ + @ instruction: 0xffb2f184 │ │ │ │ mcrrne 6, 0, r4, r3, cr4 │ │ │ │ @ instruction: 0xf7f5d102 │ │ │ │ strmi pc, [r4], -r5, lsr #23 │ │ │ │ @ instruction: 0xf6fd2c00 │ │ │ │ vmla.f32 d26, d16, d22 │ │ │ │ vsubw.s8 , q8, d0 │ │ │ │ ldmdavs fp, {r0, r2, r4, r7, r8, r9} │ │ │ │ @ instruction: 0xf6482238 │ │ │ │ - vsra.s64 d17, d12, #64 │ │ │ │ + vorr.i32 d17, #12 @ 0x0000000c │ │ │ │ @ instruction: 0xf649012d │ │ │ │ vmvn.i32 q11, #12 @ 0x0000000c │ │ │ │ @ instruction: 0x47982097 │ │ │ │ cmnpvs r8, #76546048 @ p-variant is OBSOLETE @ 0x4900000 │ │ │ │ orrscs pc, r7, #192, 4 │ │ │ │ addsmi r6, ip, #1769472 @ 0x1b0000 │ │ │ │ @ instruction: 0xf649d207 │ │ │ │ @@ -294250,28 +294221,28 @@ │ │ │ │ @ instruction: 0xf0042800 │ │ │ │ @ instruction: 0xf8d787ef │ │ │ │ @ instruction: 0xf0050380 │ │ │ │ @ instruction: 0x4602fdf7 │ │ │ │ @ instruction: 0xf43e2800 │ │ │ │ strtmi sl, [r0], -pc, lsl #27 │ │ │ │ @ instruction: 0xf1824649 │ │ │ │ - @ instruction: 0x4604fcb9 │ │ │ │ + @ instruction: 0x4604fcb5 │ │ │ │ @ instruction: 0xf47d1c45 │ │ │ │ @ instruction: 0xf7f5ad76 │ │ │ │ @ instruction: 0x4604fb5f │ │ │ │ ldcllt 7, cr15, [r1, #-1012]! @ 0xfffffc0c │ │ │ │ @ instruction: 0xf0054640 │ │ │ │ strmi pc, [r4], -r3, ror #27 │ │ │ │ @ instruction: 0xf0054648 │ │ │ │ @ instruction: 0x4602fddf │ │ │ │ svclt 0x00182800 │ │ │ │ @ instruction: 0xf43e2c00 │ │ │ │ @ instruction: 0x4621ad75 │ │ │ │ @ instruction: 0xf18220da │ │ │ │ - strmi pc, [r4], -pc, lsr #28 │ │ │ │ + strmi pc, [r4], -fp, lsr #28 │ │ │ │ @ instruction: 0xf47d1c60 │ │ │ │ @ instruction: 0xf7f5ad5c │ │ │ │ strmi pc, [r4], -r5, asr #22 │ │ │ │ ldcllt 7, cr15, [r7, #-1012] @ 0xfffffc0c │ │ │ │ @ instruction: 0xf0054648 │ │ │ │ strmi pc, [r3], -r9, asr #27 │ │ │ │ @ instruction: 0xf43e2800 │ │ │ │ @@ -294282,35 +294253,35 @@ │ │ │ │ vst2.8 {d22-d23}, [pc :128], r4 │ │ │ │ @ instruction: 0xf85c71e2 │ │ │ │ @ instruction: 0xf8d70004 │ │ │ │ @ instruction: 0xf8d04384 │ │ │ │ stmib sp, {r4, r7, r9}^ │ │ │ │ @ instruction: 0xf500e400 │ │ │ │ andcc r5, ip, sp │ │ │ │ - stc 7, cr15, [r0], {79} @ 0x4f │ │ │ │ + ldc 7, cr15, [ip], #-316 @ 0xfffffec4 │ │ │ │ stclne 6, cr4, [r0], #-16 │ │ │ │ ldcge 4, cr15, [r5, #-500]! @ 0xfffffe0c │ │ │ │ - blx 0x8eda36 │ │ │ │ + blx 0x8ed9be │ │ │ │ @ instruction: 0xf7fd4604 │ │ │ │ @ instruction: 0x4648bd30 │ │ │ │ stc2 0, cr15, [r2, #20]! │ │ │ │ stmdacs r0, {r0, r9, sl, lr} │ │ │ │ ldcge 4, cr15, [sl, #-248]! @ 0xffffff08 │ │ │ │ mvncs lr, #3522560 @ 0x35c000 │ │ │ │ @ instruction: 0xf17e4640 │ │ │ │ - strmi pc, [r4], -pc, asr #30 │ │ │ │ + strmi pc, [r4], -fp, asr #30 │ │ │ │ @ instruction: 0xf47d1c60 │ │ │ │ @ instruction: 0xf7f5ad20 │ │ │ │ strmi pc, [r4], -r9, lsl #22 │ │ │ │ ldclt 7, cr15, [fp, #-1012] @ 0xfffffc0c │ │ │ │ @ instruction: 0xf1844640 │ │ │ │ - strmi pc, [r4], -pc, asr #29 │ │ │ │ + strmi pc, [r4], -fp, asr #29 │ │ │ │ @ instruction: 0xf47d1c41 │ │ │ │ @ instruction: 0xf148ad14 │ │ │ │ - stmdavs r0, {r0, r2, r3, r6, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdavs r0, {r0, r3, r6, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ mcr2 7, 5, pc, cr6, cr3, {7} @ │ │ │ │ @ instruction: 0xf7fd4244 │ │ │ │ ldmib r7, {r2, r3, r8, sl, fp, ip, sp, pc}^ │ │ │ │ @ instruction: 0xf04f23e0 │ │ │ │ strcs r0, [r1], #-3072 @ 0xfffff400 │ │ │ │ @ instruction: 0x4c01e9cd │ │ │ │ strbmi r4, [r0], -r9, asr #12 │ │ │ │ @@ -294320,184 +294291,184 @@ │ │ │ │ ldcllt 7, cr15, [fp], #1012 @ 0x3f4 │ │ │ │ mvncs lr, #3522560 @ 0x35c000 │ │ │ │ strls r2, [r2], #-1024 @ 0xfffffc00 │ │ │ │ @ instruction: 0xf8d74649 │ │ │ │ strbmi r4, [r0], -ip, lsl #7 │ │ │ │ @ instruction: 0xf8d79401 │ │ │ │ strls r4, [r0], #-904 @ 0xfffffc78 │ │ │ │ - blx 0x186dacc │ │ │ │ + blx 0x186da54 │ │ │ │ @ instruction: 0xf7fd4604 │ │ │ │ strbmi fp, [r8], -sl, ror #25 │ │ │ │ ldc2l 0, cr15, [ip, #-20] @ 0xffffffec │ │ │ │ stmdacs r0, {r0, r9, sl, lr} │ │ │ │ ldclge 4, cr15, [r4], #248 @ 0xf8 │ │ │ │ orrcs pc, r0, #14090240 @ 0xd70000 │ │ │ │ strbmi r2, [r0], -r0, lsl #6 │ │ │ │ - @ instruction: 0xff08f17e │ │ │ │ + @ instruction: 0xff04f17e │ │ │ │ mcrrne 6, 0, r4, r5, cr4 │ │ │ │ ldclge 4, cr15, [r9], {125} @ 0x7d │ │ │ │ - blx 0xff1edaec │ │ │ │ + blx 0xff1eda74 │ │ │ │ @ instruction: 0xf7fd4604 │ │ │ │ @ instruction: 0x4648bcd4 │ │ │ │ stc2l 0, cr15, [r6, #-20] @ 0xffffffec │ │ │ │ stmdacs r0, {r0, r9, sl, lr} │ │ │ │ ldclge 4, cr15, [lr], {62} @ 0x3e │ │ │ │ orrcs pc, r0, #14090240 @ 0xd70000 │ │ │ │ strbmi r2, [r0], -r0, lsl #6 │ │ │ │ - @ instruction: 0xffd2f17e │ │ │ │ + @ instruction: 0xffcef17e │ │ │ │ mcrrne 6, 0, r4, r5, cr4 │ │ │ │ stclge 4, cr15, [r3], {125} @ 0x7d │ │ │ │ - blx 0xfec6db18 │ │ │ │ + blx 0xfec6daa0 │ │ │ │ @ instruction: 0xf7fd4604 │ │ │ │ @ instruction: 0x4648bcbe │ │ │ │ ldc2 0, cr15, [r0, #-20]! @ 0xffffffec │ │ │ │ strmi r2, [r4], -r0, lsl #6 │ │ │ │ ldmib r7, {r0, r1, sp}^ │ │ │ │ @ instruction: 0xf00512e0 │ │ │ │ @ instruction: 0x4605fc73 │ │ │ │ svclt 0x00182800 │ │ │ │ @ instruction: 0xf43e2c00 │ │ │ │ @ instruction: 0xf8d7acbf │ │ │ │ - blcs 0x13c980 │ │ │ │ + blcs 0x13c908 │ │ │ │ addhi pc, fp, r4 │ │ │ │ - msrpl R12_fiq, sl │ │ │ │ + @ instruction: 0x41acf24a │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ @ instruction: 0xf7f44620 │ │ │ │ stmdacs r0, {r0, r4, r6, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ eorhi pc, r9, #4 │ │ │ │ bicsvs pc, r8, #76546048 @ 0x4900000 │ │ │ │ orrscs pc, r7, #192, 4 │ │ │ │ rscsvs r6, r9, r9, lsl r8 │ │ │ │ @ instruction: 0xf1754608 │ │ │ │ - @ instruction: 0xf8d7fa75 │ │ │ │ + @ instruction: 0xf8d7fa71 │ │ │ │ ldmvs r9!, {r2, r7, r8, r9, lr}^ │ │ │ │ svclt 0x00284284 │ │ │ │ strtmi r4, [r8], -r4, lsl #12 │ │ │ │ @ instruction: 0xf6e04622 │ │ │ │ - @ instruction: 0xf7fdeae8 │ │ │ │ + @ instruction: 0xf7fdeb24 │ │ │ │ svclt 0x0000bc8a │ │ │ │ - rsbseq r0, lr, r4, lsl #12 │ │ │ │ - rsbseq r0, lr, sl, asr #8 │ │ │ │ + rsbseq r0, lr, ip, ror r6 │ │ │ │ + rsbseq r0, lr, r2, asr #9 │ │ │ │ @ instruction: 0xf0054640 │ │ │ │ @ instruction: 0x4604fcf7 │ │ │ │ orreq pc, r0, #14090240 @ 0xd70000 │ │ │ │ ldc2l 0, cr15, [r2], #20 │ │ │ │ stmdacs r0, {r1, r9, sl, lr} │ │ │ │ stccs 15, cr11, [r0], {24} │ │ │ │ stcge 4, cr15, [r8], {62} @ 0x3e │ │ │ │ strbmi r4, [r9], -r0, lsr #12 │ │ │ │ - @ instruction: 0xff02f180 │ │ │ │ + cdp2 1, 15, cr15, cr14, cr0, {4} │ │ │ │ mcrrne 6, 0, r4, r5, cr4 │ │ │ │ - stclge 4, cr15, [pc], #-500 @ 0x12f9f4 │ │ │ │ - blx 0x176dbc0 │ │ │ │ + stclge 4, cr15, [pc], #-500 @ 0x12f97c │ │ │ │ + blx 0x176db48 │ │ │ │ @ instruction: 0xf7fd4604 │ │ │ │ movwcs fp, #3178 @ 0xc6a │ │ │ │ stmib r7, {r9, sp}^ │ │ │ │ @ instruction: 0xf8d7232a │ │ │ │ - blcs 0x13ca00 │ │ │ │ + blcs 0x13c988 │ │ │ │ tstphi sp, r4 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf8d72301 │ │ │ │ andcs r1, r8, #128, 6 │ │ │ │ @ instruction: 0xf0054618 │ │ │ │ stmdacs r0, {r0, r3, r4, sl, fp, ip, sp, lr, pc} │ │ │ │ strbhi pc, [lr, #4]! @ │ │ │ │ strbmi r6, [r9], -r3, lsl #16 │ │ │ │ strbmi r6, [r0], -r2, asr #16 │ │ │ │ adccc pc, r8, r7, asr #17 │ │ │ │ adccs pc, ip, r7, asr #17 │ │ │ │ adceq pc, r8, #-1073741823 @ 0xc0000001 │ │ │ │ orrcc pc, r4, #14090240 @ 0xd70000 │ │ │ │ - cdp2 1, 5, cr15, cr10, cr0, {4} │ │ │ │ + cdp2 1, 5, cr15, cr6, cr0, {4} │ │ │ │ mcrrne 6, 0, r4, r3, cr4 │ │ │ │ @ instruction: 0xf7f5d102 │ │ │ │ strmi pc, [r4], -pc, lsr #20 │ │ │ │ svcpl 0x0080f514 │ │ │ │ - ldcge 4, cr15, [pc], #-756 @ 0x12f954 │ │ │ │ + ldcge 4, cr15, [pc], #-756 @ 0x12f8dc │ │ │ │ orrne pc, r0, #14090240 @ 0xd70000 │ │ │ │ andcs r2, r8, #0, 6 │ │ │ │ @ instruction: 0xf0052003 │ │ │ │ stmdacs r0, {r0, r1, r2, r4, r5, r6, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ strbhi pc, [ip, #4] @ │ │ │ │ eorcc lr, sl, #3522560 @ 0x35c000 │ │ │ │ andvs r6, r3, r2, asr #32 │ │ │ │ - stclt 7, cr15, [pc], #-1012 @ 0x12f874 │ │ │ │ + stclt 7, cr15, [pc], #-1012 @ 0x12f7fc │ │ │ │ strbmi r4, [r8], -pc, asr #25 │ │ │ │ @ instruction: 0xf83af7e9 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ stmdavs r4!, {r2, r3, r4, r5, r6, sl, lr} │ │ │ │ strbmi r4, [r2], -r3, lsl #12 │ │ │ │ @ instruction: 0xf85c21ee │ │ │ │ @ instruction: 0xf8d00004 │ │ │ │ @ instruction: 0xf5000290 │ │ │ │ andcc r5, ip, sp │ │ │ │ - b 0xff9ed9cc │ │ │ │ + bl 0x8ed954 │ │ │ │ mcrrne 6, 0, r4, r3, cr4 │ │ │ │ ldcge 4, cr15, [r7], {125} @ 0x7d │ │ │ │ - blx 0xff56c1bc │ │ │ │ + blx 0xff46c144 │ │ │ │ @ instruction: 0xf7f36800 │ │ │ │ submi pc, r4, #10816 @ 0x2a40 │ │ │ │ stclt 7, cr15, [pc], {253} @ 0xfd │ │ │ │ @ instruction: 0xf0054648 │ │ │ │ strmi pc, [r1], -r1, lsl #25 │ │ │ │ @ instruction: 0xf43e2800 │ │ │ │ @ instruction: 0x4640ac19 │ │ │ │ - cdp2 1, 13, cr15, cr4, cr1, {4} │ │ │ │ + cdp2 1, 13, cr15, cr0, cr1, {4} │ │ │ │ mcrrne 6, 0, r4, r3, cr4 │ │ │ │ stcge 4, cr15, [r1], {125} @ 0x7d │ │ │ │ @ instruction: 0xf9eaf7f5 │ │ │ │ @ instruction: 0xf7fd4604 │ │ │ │ @ instruction: 0x4649bbfc │ │ │ │ @ instruction: 0xf8d7b149 │ │ │ │ movwcs r2, #896 @ 0x380 │ │ │ │ @ instruction: 0xf0052003 │ │ │ │ @ instruction: 0x4601fbb3 │ │ │ │ @ instruction: 0xf43e2800 │ │ │ │ @ instruction: 0xf8d7ac01 │ │ │ │ strbmi r2, [r0], -r0, lsl #7 │ │ │ │ - cdp2 1, 10, cr15, cr10, cr1, {4} │ │ │ │ + cdp2 1, 10, cr15, cr6, cr1, {4} │ │ │ │ stclne 6, cr4, [r0], #-16 │ │ │ │ - blge 0xffb2ceec │ │ │ │ - blx 0xfe96c21c │ │ │ │ + blge 0xffb2ce74 │ │ │ │ + blx 0xfe86c1a4 │ │ │ │ @ instruction: 0xf7f36800 │ │ │ │ submi pc, r4, #7744 @ 0x1e40 │ │ │ │ - bllt 0xff92dcfc │ │ │ │ + bllt 0xff92dc84 │ │ │ │ @ instruction: 0xf0054640 │ │ │ │ stmdacs r0, {r0, r4, r6, sl, fp, ip, sp, lr, pc} │ │ │ │ - blge 0xffbece0c │ │ │ │ + blge 0xffbecd94 │ │ │ │ orrscc pc, r8, #25165824 @ 0x1800000 │ │ │ │ teqpcc r0, #9633792 @ p-variant is OBSOLETE @ 0x930000 │ │ │ │ @ instruction: 0xf8d72b00 │ │ │ │ svclt 0x000c3380 │ │ │ │ ldrmi r4, [sl], -sl, asr #12 │ │ │ │ mvnne lr, #3522560 @ 0x35c000 │ │ │ │ strmi fp, [fp], -r8, lsl #30 │ │ │ │ - @ instruction: 0xf94af183 │ │ │ │ + @ instruction: 0xf946f183 │ │ │ │ stclne 6, cr4, [r0], #-16 │ │ │ │ - blge 0xff2acf30 │ │ │ │ + blge 0xff2aceb8 │ │ │ │ @ instruction: 0xf9aef7f5 │ │ │ │ @ instruction: 0xf7fd4604 │ │ │ │ @ instruction: 0xf8d7bbc0 │ │ │ │ strbmi r3, [r9], -ip, lsl #7 │ │ │ │ ldceq 6, cr4, [ip, #-256] @ 0xffffff00 │ │ │ │ @ instruction: 0x3c03ea4f │ │ │ │ mvncs lr, #3522560 @ 0x35c000 │ │ │ │ strgt lr, [r2], #-2509 @ 0xfffff633 │ │ │ │ orrmi pc, r8, #14090240 @ 0xd70000 │ │ │ │ @ instruction: 0xf7f69400 │ │ │ │ strmi pc, [r4], -r1, lsl #17 │ │ │ │ - bllt 0xfecadd60 │ │ │ │ + bllt 0xfecadce8 │ │ │ │ @ instruction: 0xf1074640 │ │ │ │ movwcs r0, #424 @ 0x1a8 │ │ │ │ - beq 0xfeb6c194 │ │ │ │ + beq 0xfeb6c11c │ │ │ │ @ instruction: 0x332ae9c7 │ │ │ │ @ instruction: 0x332ce9c7 │ │ │ │ - blx 0xff1ec38a │ │ │ │ + blx 0xff0ec312 │ │ │ │ mcrrne 6, 0, r4, r5, cr4 │ │ │ │ @ instruction: 0xf148d105 │ │ │ │ - stmdavs r0, {r0, r1, r2, r4, r6, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdavs r0, {r0, r1, r4, r6, r9, fp, ip, sp, lr, pc} │ │ │ │ ldc2 7, cr15, [r0, #-972]! @ 0xfffffc34 │ │ │ │ @ instruction: 0xf5144244 │ │ │ │ @ instruction: 0xf4bd5f80 │ │ │ │ movwcs sl, #2964 @ 0xb94 │ │ │ │ strbmi r2, [r9], -r8, lsl #4 │ │ │ │ @ instruction: 0xf0052003 │ │ │ │ stmdacs r0, {r0, r2, r3, r6, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ @@ -294512,60 +294483,60 @@ │ │ │ │ andcc lr, r2, #3571712 @ 0x368000 │ │ │ │ svccc 0x00fff1b2 │ │ │ │ @ instruction: 0xf1b3bf08 │ │ │ │ strdle r3, [r2], -pc @ │ │ │ │ svcvc 0x00e3ebb2 │ │ │ │ @ instruction: 0xf04fd001 │ │ │ │ strdvs r3, [r3], #-63 @ 0xffffffc1 │ │ │ │ - bllt 0x1cadde0 │ │ │ │ + bllt 0x1cadd68 │ │ │ │ @ instruction: 0xf0054640 │ │ │ │ stmdacs r0, {r0, r1, r2, r3, r4, r6, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ - blge 0x1f6cef0 │ │ │ │ + blge 0x1f6ce78 │ │ │ │ vmlsl.s8 , d9, d15 │ │ │ │ orrcc pc, r0, #2998272 @ 0x2dc000 │ │ │ │ svclt 0x00141c54 │ │ │ │ @ instruction: 0xf04f4649 │ │ │ │ movwcc r3, #4607 @ 0x11ff │ │ │ │ orrcc pc, r0, #14090240 @ 0xd70000 │ │ │ │ @ instruction: 0xf04fbf0c │ │ │ │ @ instruction: 0x461a32ff │ │ │ │ - ldc2 1, cr15, [r4, #-504] @ 0xfffffe08 │ │ │ │ + ldc2 1, cr15, [r0, #-504] @ 0xfffffe08 │ │ │ │ mcrrne 6, 0, r4, r5, cr4 │ │ │ │ - blge 0x15ad018 │ │ │ │ + blge 0x15acfa0 │ │ │ │ @ instruction: 0xf93af7f5 │ │ │ │ @ instruction: 0xf7fd4604 │ │ │ │ @ instruction: 0xf506bb4c │ │ │ │ @ instruction: 0xf8933398 │ │ │ │ - blcs 0x13caf8 │ │ │ │ + blcs 0x13ca80 │ │ │ │ mvncs lr, #3522560 @ 0x35c000 │ │ │ │ ldrmi fp, [r3], -r8, lsl #30 │ │ │ │ orrcc pc, ip, #13041664 @ 0xc70000 │ │ │ │ @ instruction: 0xf8d74613 │ │ │ │ svclt 0x00082384 │ │ │ │ @ instruction: 0xf8c74613 │ │ │ │ @ instruction: 0xf8d73388 │ │ │ │ - b 0x177cc58 │ │ │ │ + b 0x177cbe0 │ │ │ │ andle r0, sl, r3, lsl #2 │ │ │ │ strbmi r2, [r9], -r1, lsl #6 │ │ │ │ orrcs pc, r0, #14090240 @ 0xd70000 │ │ │ │ @ instruction: 0xf0054618 │ │ │ │ strmi pc, [r1], -sp, ror #21 │ │ │ │ @ instruction: 0xf43e2800 │ │ │ │ @ instruction: 0xf8d7ab3b │ │ │ │ strbmi r3, [r0], -r8, lsl #7 │ │ │ │ orrcs pc, r0, #14090240 @ 0xd70000 │ │ │ │ @ instruction: 0xf8d79300 │ │ │ │ movwls r3, #5004 @ 0x138c │ │ │ │ - @ instruction: 0xff90f17c │ │ │ │ + @ instruction: 0xff8cf17c │ │ │ │ mcrrne 6, 0, r4, r6, cr4 │ │ │ │ - blge 0x82d084 │ │ │ │ - @ instruction: 0xf9d4f148 │ │ │ │ + blge 0x82d00c │ │ │ │ + @ instruction: 0xf9d0f148 │ │ │ │ @ instruction: 0xf7f36800 │ │ │ │ submi pc, r4, #44288 @ 0xad00 │ │ │ │ - bllt 0x62de94 │ │ │ │ + bllt 0x62de1c │ │ │ │ orrscc pc, r8, #25165824 @ 0x1800000 │ │ │ │ teqpcc r0, #9633792 @ p-variant is OBSOLETE @ 0x930000 │ │ │ │ ldmib r7, {r8, r9, fp, sp}^ │ │ │ │ svclt 0x000823e2 │ │ │ │ @ instruction: 0xf8c74613 │ │ │ │ ldrmi r3, [r3], -ip, lsl #7 │ │ │ │ orrcs pc, r4, #14090240 @ 0xd70000 │ │ │ │ @@ -294575,139 +294546,139 @@ │ │ │ │ tsteq r2, r9, asr sl │ │ │ │ addshi pc, pc, #68 @ 0x44 │ │ │ │ orrcc pc, r8, #14090240 @ 0xd70000 │ │ │ │ @ instruction: 0xf8d74640 │ │ │ │ movwls r2, #896 @ 0x380 │ │ │ │ orrcc pc, ip, #14090240 @ 0xd70000 │ │ │ │ @ instruction: 0xf17c9301 │ │ │ │ - @ instruction: 0x4604ff51 │ │ │ │ + strmi pc, [r4], -sp, asr #30 │ │ │ │ @ instruction: 0xf47d1c43 │ │ │ │ @ instruction: 0xf148aaec │ │ │ │ - stmdavs r0, {r0, r2, r5, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ + stmdavs r0, {r0, r5, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ ldc2l 7, cr15, [lr], #-972 @ 0xfffffc34 │ │ │ │ @ instruction: 0xf7fd4244 │ │ │ │ strbmi fp, [sl], -r4, ror #21 │ │ │ │ @ instruction: 0xf1074641 │ │ │ │ movwcs r0, #168 @ 0xa8 │ │ │ │ adccc pc, r8, r7, asr #17 │ │ │ │ - blx 0xff6edeba │ │ │ │ + blx 0xff6ede42 │ │ │ │ stmdacs r0, {r2, r9, sl, lr} │ │ │ │ - bge 0xff72d10c │ │ │ │ + bge 0xff72d094 │ │ │ │ cdp 8, 1, cr4, cr13, cr4, {1} │ │ │ │ @ instruction: 0xf8d74f70 │ │ │ │ movwcs r2, #32936 @ 0x80a8 │ │ │ │ stmdavs r0, {r3, r4, r5, r6, sl, lr} │ │ │ │ stmdapl r0!, {r0, r1, r4, r5, r7, r8, sp} │ │ │ │ addseq pc, r0, #208, 16 @ 0xd00000 │ │ │ │ andpl pc, sp, r0, lsl #10 │ │ │ │ @ instruction: 0xf74f300c │ │ │ │ - strmi lr, [r4], -lr, lsl #19 │ │ │ │ + strmi lr, [r4], -sl, asr #19 │ │ │ │ tstle r2, r6, asr #24 │ │ │ │ @ instruction: 0xf8acf7f5 │ │ │ │ @ instruction: 0xf5144604 │ │ │ │ @ instruction: 0xf43d7f00 │ │ │ │ @ instruction: 0xf7f5aabc │ │ │ │ @ instruction: 0xf7fdf87d │ │ │ │ addcs fp, r0, #184, 20 @ 0xb8000 │ │ │ │ @ instruction: 0xf5072100 │ │ │ │ @ instruction: 0xf1747014 │ │ │ │ - movwcs lr, #7098 @ 0x1bba │ │ │ │ + movwcs lr, #7094 @ 0x1bb6 │ │ │ │ orrne pc, r0, #14090240 @ 0xd70000 │ │ │ │ ldrmi r2, [r8], -r0, lsl #5 │ │ │ │ - blx 0x1bebf84 │ │ │ │ + blx 0x1bebf0c │ │ │ │ stmdacs r0, {r0, r9, sl, lr} │ │ │ │ - bge 0xfef6d070 │ │ │ │ + bge 0xfef6cff8 │ │ │ │ andsvc pc, r4, r7, lsl #10 │ │ │ │ - blx 0xfe16df26 │ │ │ │ + blx 0xfe16deae │ │ │ │ @ instruction: 0xf7e84648 │ │ │ │ strbmi pc, [r1], -pc, lsr #29 @ │ │ │ │ @ instruction: 0xf5074602 │ │ │ │ adcscs r7, r2, r4, lsl r3 │ │ │ │ - blx 0x1b6c59e │ │ │ │ + blx 0x1a6c526 │ │ │ │ mcrrne 6, 0, r4, r1, cr4 │ │ │ │ - bge 0xfe6ad190 │ │ │ │ + bge 0xfe6ad118 │ │ │ │ @ instruction: 0xf87ef7f5 │ │ │ │ @ instruction: 0xf7fd4604 │ │ │ │ svclt 0x0000ba90 │ │ │ │ - rsbseq r0, lr, r8, lsl #4 │ │ │ │ - rsbseq pc, sp, r8, asr pc @ │ │ │ │ + rsbseq r0, lr, r0, lsl #5 │ │ │ │ + ldrsbteq pc, [sp], #-240 @ 0xffffff10 @ │ │ │ │ strbtvc pc, [r8], #1287 @ 0x507 @ │ │ │ │ smlabbcs r0, r0, r2, r2 │ │ │ │ @ instruction: 0xf1744620 │ │ │ │ - smlabbcs r0, ip, fp, lr │ │ │ │ + smlabbcs r0, r8, fp, lr │ │ │ │ @ instruction: 0xf5072280 │ │ │ │ stmib r7, {r2, r4, ip, sp, lr}^ │ │ │ │ @ instruction: 0xf507112a │ │ │ │ stmib r7, {r2, r4, r9, sl, ip, sp, lr}^ │ │ │ │ @ instruction: 0xf174112c │ │ │ │ - @ instruction: 0xf8d7eb80 │ │ │ │ - blcs 0x33cdec │ │ │ │ + @ instruction: 0xf8d7eb7c │ │ │ │ + blcs 0x33cd74 │ │ │ │ @ instruction: 0xf06fbf18 │ │ │ │ @ instruction: 0xf47d0415 │ │ │ │ movwcs sl, #6768 @ 0x1a70 │ │ │ │ @ instruction: 0xf8d74641 │ │ │ │ ldrmi r2, [r8], -r4, lsl #7 │ │ │ │ - blx 0xb6c008 │ │ │ │ + blx 0xb6bf90 │ │ │ │ stmdacs r0, {r0, r9, sl, lr} │ │ │ │ msrhi CPSR_s, #4 │ │ │ │ @ instruction: 0xf7e94620 │ │ │ │ @ instruction: 0xf8d7f841 │ │ │ │ - blcs 0x13ce08 │ │ │ │ + blcs 0x13cd90 │ │ │ │ strthi pc, [r1], #-4 │ │ │ │ @ instruction: 0xf1074619 │ │ │ │ @ instruction: 0xf7f300a8 │ │ │ │ stmdacs r0, {r0, r4, r6, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ tstphi r4, #68 @ p-variant is OBSOLETE @ 0x44 │ │ │ │ adceq pc, r8, #-1073741823 @ 0xc0000001 │ │ │ │ ldrtmi r4, [r1], -r0, lsr #12 │ │ │ │ @ instruction: 0xf84ef7f5 │ │ │ │ mcrrne 6, 0, r4, r5, cr4 │ │ │ │ @ instruction: 0xf7f5d102 │ │ │ │ @ instruction: 0x4604f835 │ │ │ │ svcpl 0x0080f514 │ │ │ │ - bge 0x12ad330 │ │ │ │ + bge 0x12ad2b8 │ │ │ │ cmplt r1, r9, asr #12 │ │ │ │ addcs r2, r0, #0, 6 │ │ │ │ @ instruction: 0xf0052003 │ │ │ │ stmdacs r0, {r0, r2, r3, r4, r5, r6, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ rscshi pc, sl, #4 │ │ │ │ @ instruction: 0xf7e94631 │ │ │ │ strtmi pc, [r0], -fp, ror #20 │ │ │ │ cdp2 7, 3, cr15, cr6, cr8, {7} │ │ │ │ @ instruction: 0xf7fd4604 │ │ │ │ addcs fp, r0, #204800 @ 0x32000 │ │ │ │ @ instruction: 0xf5072100 │ │ │ │ @ instruction: 0xf1747014 │ │ │ │ - @ instruction: 0xf1b9eb34 │ │ │ │ + @ instruction: 0xf1b9eb30 │ │ │ │ svclt 0x00880f08 │ │ │ │ ldreq pc, [r5], #-111 @ 0xffffff91 │ │ │ │ - bge 0xaad970 │ │ │ │ + bge 0xaad8f8 │ │ │ │ andsvc pc, r4, r7, lsl #10 │ │ │ │ - blx 0xfea6c5d6 │ │ │ │ + blx 0xfe96c55e │ │ │ │ mcrrne 6, 0, r4, r2, cr4 │ │ │ │ @ instruction: 0xf7f5d102 │ │ │ │ strmi pc, [r4], -r7, lsl #16 │ │ │ │ svcpl 0x0080f514 │ │ │ │ - bge 0x72d38c │ │ │ │ + bge 0x72d314 │ │ │ │ andcs r2, r8, #0, 6 │ │ │ │ andcs r4, r3, r1, asr #12 │ │ │ │ @ instruction: 0xf9d0f005 │ │ │ │ @ instruction: 0xf0042800 │ │ │ │ @ instruction: 0xf507842e │ │ │ │ @ instruction: 0xf7e87114 │ │ │ │ @ instruction: 0xf7fdfe5f │ │ │ │ addcs fp, r0, #8, 20 @ 0x8000 │ │ │ │ @ instruction: 0xf5072100 │ │ │ │ @ instruction: 0xf50770e8 │ │ │ │ @ instruction: 0xf1747614 │ │ │ │ - addcs lr, r0, #8, 22 @ 0x2000 │ │ │ │ + addcs lr, r0, #4, 22 @ 0x1000 │ │ │ │ @ instruction: 0xf5072100 │ │ │ │ @ instruction: 0xf1747014 │ │ │ │ - @ instruction: 0xf8d7eb02 │ │ │ │ - blcs 0x33cee8 │ │ │ │ + @ instruction: 0xf8d7eafe │ │ │ │ + blcs 0x33ce70 │ │ │ │ ldrthi pc, [r0], r3, asr #32 @ │ │ │ │ stmdbcs r0, {r0, r3, r6, r9, sl, lr} │ │ │ │ eorshi pc, r9, #4 │ │ │ │ @ instruction: 0xf8d72301 │ │ │ │ ldrmi r2, [r8], -r4, lsl #7 │ │ │ │ @ instruction: 0xf9aaf005 │ │ │ │ stmdacs r0, {r0, r9, sl, lr} │ │ │ │ @@ -294719,15 +294690,15 @@ │ │ │ │ andle r0, r3, r2, lsl #30 │ │ │ │ svceq 0x0000f1b8 │ │ │ │ ldrhi pc, [r4], r3, asr #32 │ │ │ │ mvnvc pc, r7, lsl #10 │ │ │ │ @ instruction: 0x46404632 │ │ │ │ @ instruction: 0xf87cf7e9 │ │ │ │ orrcc pc, r0, #14090240 @ 0xd70000 │ │ │ │ - blcs 0x141938 │ │ │ │ + blcs 0x1418c0 │ │ │ │ @ instruction: 0xf510bf18 │ │ │ │ @ instruction: 0xf4bd5f80 │ │ │ │ @ instruction: 0xf8d7a9ca │ │ │ │ movwcs r1, #896 @ 0x380 │ │ │ │ andcs r2, r3, r8, lsl #4 │ │ │ │ @ instruction: 0xf982f005 │ │ │ │ @ instruction: 0xf0042800 │ │ │ │ @@ -294753,101 +294724,101 @@ │ │ │ │ @ instruction: 0xf47d1c60 │ │ │ │ @ instruction: 0xf7f4a998 │ │ │ │ strmi pc, [r4], -r1, lsl #31 │ │ │ │ ldmiblt r3, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xfff4f7e8 │ │ │ │ @ instruction: 0xf0442800 │ │ │ │ ldrtmi r8, [r0], -sl, lsl #7 │ │ │ │ - blx 0xb6df50 │ │ │ │ + blx 0x1a6ded8 │ │ │ │ @ instruction: 0xf7fd4604 │ │ │ │ @ instruction: 0xf8d7b988 │ │ │ │ strbmi r4, [sl], -r8, lsl #7 │ │ │ │ orrcc pc, r0, #14090240 @ 0xd70000 │ │ │ │ strls r4, [r1], #-1601 @ 0xfffff9bf │ │ │ │ @ instruction: 0xf8d74630 │ │ │ │ strls r4, [r0], #-900 @ 0xfffffc7c │ │ │ │ @ instruction: 0xf96ef7f9 │ │ │ │ @ instruction: 0xf7fd4604 │ │ │ │ @ instruction: 0xf17cb978 │ │ │ │ - @ instruction: 0x4604fcfd │ │ │ │ + @ instruction: 0x4604fcf9 │ │ │ │ @ instruction: 0xf47d1c45 │ │ │ │ @ instruction: 0xf148a972 │ │ │ │ - stmdavs r0, {r0, r1, r3, r5, fp, ip, sp, lr, pc} │ │ │ │ - blx 0x26e1ba │ │ │ │ + stmdavs r0, {r0, r1, r2, r5, fp, ip, sp, lr, pc} │ │ │ │ + blx 0x26e142 │ │ │ │ @ instruction: 0xf7fd4244 │ │ │ │ @ instruction: 0xf17cb96a │ │ │ │ - @ instruction: 0x4604fcf7 │ │ │ │ + @ instruction: 0x4604fcf3 │ │ │ │ @ instruction: 0xf47d1c46 │ │ │ │ @ instruction: 0xf148a964 │ │ │ │ - stmdavs r0, {r0, r2, r3, r4, fp, ip, sp, lr, pc} │ │ │ │ - blx 0xffeee1d4 │ │ │ │ + stmdavs r0, {r0, r3, r4, fp, ip, sp, lr, pc} │ │ │ │ + blx 0xffeee15c │ │ │ │ @ instruction: 0xf7fd4244 │ │ │ │ @ instruction: 0xf17cb95c │ │ │ │ - @ instruction: 0x4604fd59 │ │ │ │ + @ instruction: 0x4604fd55 │ │ │ │ @ instruction: 0xf47d1c43 │ │ │ │ @ instruction: 0xf148a956 │ │ │ │ - stmdavs r0, {r0, r1, r2, r3, fp, ip, sp, lr, pc} │ │ │ │ - blx 0xffb6e1f0 │ │ │ │ + stmdavs r0, {r0, r1, r3, fp, ip, sp, lr, pc} │ │ │ │ + blx 0xffb6e178 │ │ │ │ @ instruction: 0xf7fd4244 │ │ │ │ strbmi fp, [r0], -lr, asr #18 │ │ │ │ @ instruction: 0xf9c0f005 │ │ │ │ @ instruction: 0xf43e2800 │ │ │ │ @ instruction: 0xf8d7a959 │ │ │ │ strbmi r2, [r9], -r0, lsl #7 │ │ │ │ - @ instruction: 0xf872f180 │ │ │ │ + @ instruction: 0xf86ef180 │ │ │ │ mcrrne 6, 0, r4, r2, cr4 │ │ │ │ ldmdbge pc!, {r0, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc} @ │ │ │ │ @ instruction: 0xff28f7f4 │ │ │ │ @ instruction: 0xf7fd4604 │ │ │ │ movwcs fp, #2362 @ 0x93a │ │ │ │ @ instruction: 0x461a4630 │ │ │ │ movwcc lr, #2509 @ 0x9cd │ │ │ │ tstpne r1, r4, asr #4 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf8f4f7f5 │ │ │ │ mcrrne 6, 0, r4, r6, cr4 │ │ │ │ pushge {r0, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc} │ │ │ │ - @ instruction: 0xffe6f147 │ │ │ │ + @ instruction: 0xffe2f147 │ │ │ │ @ instruction: 0xf7f36800 │ │ │ │ submi pc, r4, #782336 @ 0xbf000 │ │ │ │ stmdblt r5!, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ teqpeq r8, r7, lsl #2 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf17e4640 │ │ │ │ - @ instruction: 0x4604fdd7 │ │ │ │ + @ instruction: 0x4604fdd3 │ │ │ │ tstle r5, r5, asr #24 │ │ │ │ - @ instruction: 0xffd6f147 │ │ │ │ + @ instruction: 0xffd2f147 │ │ │ │ @ instruction: 0xf7f36800 │ │ │ │ submi pc, r4, #716800 @ 0xaf000 │ │ │ │ svcpl 0x0080f514 │ │ │ │ ldmdbge r3, {r0, r2, r3, r4, r5, r7, sl, ip, sp, lr, pc} │ │ │ │ eorseq pc, r8, #-1073741823 @ 0xc0000001 │ │ │ │ ldrtmi r4, [r0], -r9, asr #12 │ │ │ │ ldc2l 7, cr15, [lr], #972 @ 0x3cc │ │ │ │ @ instruction: 0xf7fd4604 │ │ │ │ strbmi fp, [r0], -sl, lsl #18 │ │ │ │ @ instruction: 0xf97cf005 │ │ │ │ @ instruction: 0xf43e2800 │ │ │ │ @ instruction: 0xf02ca915 │ │ │ │ @ instruction: 0xf107fc59 │ │ │ │ @ instruction: 0xf1800138 │ │ │ │ - strmi pc, [r4], -r3, lsr #17 │ │ │ │ + @ instruction: 0x4604f89f │ │ │ │ tstle r2, r3, asr #24 │ │ │ │ mcr2 7, 7, pc, cr4, cr4, {7} @ │ │ │ │ @ instruction: 0xf5144604 │ │ │ │ @ instruction: 0xf4bd5f80 │ │ │ │ @ instruction: 0xf107a8f4 │ │ │ │ @ instruction: 0x46490238 │ │ │ │ @ instruction: 0xf7f34630 │ │ │ │ @ instruction: 0x4604fcdf │ │ │ │ stmialt fp!, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf0054640 │ │ │ │ stmdacs r0, {r0, r2, r3, r4, r6, r8, fp, ip, sp, lr, pc} │ │ │ │ ldmge r6!, {r1, r2, r3, r4, r5, sl, ip, sp, lr, pc}^ │ │ │ │ ldc2 0, cr15, [sl], #-176 @ 0xffffff50 │ │ │ │ teqpeq r8, r7, lsl #2 @ p-variant is OBSOLETE │ │ │ │ - blx 0x2ec90a │ │ │ │ + blx 0x1ec892 │ │ │ │ mcrrne 6, 0, r4, r2, cr4 │ │ │ │ @ instruction: 0xf7f4d102 │ │ │ │ strmi pc, [r4], -r5, asr #29 │ │ │ │ svcpl 0x0080f514 │ │ │ │ ldmge r5, {r0, r2, r3, r4, r5, r7, sl, ip, sp, lr, pc}^ │ │ │ │ eorseq pc, r8, #-1073741823 @ 0xc0000001 │ │ │ │ ldrtmi r4, [r0], -r9, asr #12 │ │ │ │ @@ -294857,18 +294828,18 @@ │ │ │ │ @ instruction: 0x46403398 │ │ │ │ teqpcc r0, #9633792 @ p-variant is OBSOLETE @ 0x930000 │ │ │ │ @ instruction: 0xf8d72b00 │ │ │ │ svclt 0x000c3380 │ │ │ │ ldrmi r4, [sl], -sl, asr #12 │ │ │ │ mvnne lr, #3522560 @ 0x35c000 │ │ │ │ strmi fp, [fp], -r8, lsl #30 │ │ │ │ - blx 0xfee6c956 │ │ │ │ + blx 0xfed6c8de │ │ │ │ mcrrne 6, 0, r4, r1, cr4 │ │ │ │ ldmge r7!, {r0, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc} │ │ │ │ - @ instruction: 0xff70f147 │ │ │ │ + @ instruction: 0xff6cf147 │ │ │ │ @ instruction: 0xf7f36800 │ │ │ │ submi pc, r4, #299008 @ 0x49000 │ │ │ │ stmialt pc!, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} @ │ │ │ │ vmlsl.u8 , d8, d15 │ │ │ │ vmlsl.s8 , d9, d15 │ │ │ │ @ instruction: 0xf9b73301 │ │ │ │ svclt 0x00143380 │ │ │ │ @@ -294876,18 +294847,18 @@ │ │ │ │ mrrcne 1, 15, r3, r4, cr15 │ │ │ │ sbcseq pc, r2, pc, asr #32 │ │ │ │ @ instruction: 0x464abf14 │ │ │ │ rscscc pc, pc, #79 @ 0x4f │ │ │ │ @ instruction: 0xf8d73301 │ │ │ │ svclt 0x00083380 │ │ │ │ mvnscc pc, #79 @ 0x4f │ │ │ │ - @ instruction: 0xf964f182 │ │ │ │ + @ instruction: 0xf960f182 │ │ │ │ mcrrne 6, 0, r4, r5, cr4 │ │ │ │ ldmge r1, {r0, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc} │ │ │ │ - @ instruction: 0xff4af147 │ │ │ │ + @ instruction: 0xff46f147 │ │ │ │ @ instruction: 0xf7f36800 │ │ │ │ submi pc, r4, #143360 @ 0x23000 │ │ │ │ stmlt r9, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ mvncs lr, #3522560 @ 0x35c000 │ │ │ │ stmib sp, {sl, sp}^ │ │ │ │ strbmi r4, [r9], -r1, lsl #8 │ │ │ │ @ instruction: 0xf8d74640 │ │ │ │ @@ -294897,18 +294868,18 @@ │ │ │ │ @ instruction: 0xf107b87a │ │ │ │ @ instruction: 0xf1070014 │ │ │ │ movwcs r0, #280 @ 0x118 │ │ │ │ adceq pc, r8, #-1073741823 @ 0xc0000001 │ │ │ │ adccc pc, r8, r7, asr #17 │ │ │ │ andvs r4, r3, r5, lsl #12 │ │ │ │ andvs r4, fp, lr, lsl #12 │ │ │ │ - mcrr2 1, 7, pc, sl, cr12 @ │ │ │ │ + mcrr2 1, 7, pc, r6, cr12 @ │ │ │ │ mcrrne 6, 0, r4, r3, cr4 │ │ │ │ @ instruction: 0xf147d105 │ │ │ │ - stmdavs r0, {r0, r5, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdavs r0, {r0, r2, r3, r4, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf9faf7f3 │ │ │ │ @ instruction: 0xf5144244 │ │ │ │ @ instruction: 0xf4bd5f80 │ │ │ │ @ instruction: 0x4641a85e │ │ │ │ andcs r2, r2, #0, 6 │ │ │ │ @ instruction: 0xf0052003 │ │ │ │ stmdacs r0, {r0, r1, r2, r4, fp, ip, sp, lr, pc} │ │ │ │ @@ -294942,31 +294913,31 @@ │ │ │ │ mrrcne 1, 15, r3, r4, cr15 │ │ │ │ sbcseq pc, r0, pc, asr #32 │ │ │ │ @ instruction: 0x464abf14 │ │ │ │ rscscc pc, pc, #79 @ 0x4f │ │ │ │ @ instruction: 0xf8d73301 │ │ │ │ svclt 0x00083380 │ │ │ │ mvnscc pc, #79 @ 0x4f │ │ │ │ - @ instruction: 0xf8e0f182 │ │ │ │ + @ instruction: 0xf8dcf182 │ │ │ │ mcrrne 6, 0, r4, r5, cr4 │ │ │ │ stmdage sp, {r0, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc} │ │ │ │ - cdp2 1, 12, cr15, cr6, cr7, {2} │ │ │ │ + cdp2 1, 12, cr15, cr2, cr7, {2} │ │ │ │ @ instruction: 0xf7f36800 │ │ │ │ submi pc, r4, #2605056 @ 0x27c000 │ │ │ │ stmdalt r5, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ andseq pc, r4, r7, lsl #2 │ │ │ │ tstpeq r8, r7, lsl #2 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf1072300 │ │ │ │ @ instruction: 0xf8c702a8 │ │ │ │ strmi r3, [r5], -r8, lsr #1 │ │ │ │ strmi r6, [lr], -r3 │ │ │ │ @ instruction: 0xf17c600b │ │ │ │ - strmi pc, [r4], -r5, asr #23 │ │ │ │ + strmi pc, [r4], -r1, asr #23 │ │ │ │ tstle r5, r3, asr #24 │ │ │ │ - cdp2 1, 10, cr15, cr12, cr7, {2} │ │ │ │ + cdp2 1, 10, cr15, cr8, cr7, {2} │ │ │ │ @ instruction: 0xf7f36800 │ │ │ │ submi pc, r4, #2179072 @ 0x214000 │ │ │ │ svcpl 0x0080f514 │ │ │ │ svcge 0x00e9f4bc │ │ │ │ movwcs r4, #1601 @ 0x641 │ │ │ │ andcs r2, r3, r2, lsl #4 │ │ │ │ @ instruction: 0xffa2f004 │ │ │ │ @@ -294992,31 +294963,31 @@ │ │ │ │ svccc 0x0080f5b3 │ │ │ │ strtmi fp, [fp], -r8, lsr #31 │ │ │ │ @ instruction: 0xf7fc8003 │ │ │ │ @ instruction: 0x4641bfb6 │ │ │ │ orrcc pc, r0, #14090240 @ 0xd70000 │ │ │ │ vst1.16 {d20-d22}, [pc], sl │ │ │ │ @ instruction: 0xf18270db │ │ │ │ - @ instruction: 0x4604f87d │ │ │ │ + @ instruction: 0x4604f879 │ │ │ │ @ instruction: 0xf47c1c41 │ │ │ │ @ instruction: 0xf147afaa │ │ │ │ - stmdavs r0, {r0, r1, r5, r6, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdavs r0, {r0, r1, r2, r3, r4, r6, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf93cf7f3 │ │ │ │ @ instruction: 0xf7fc4244 │ │ │ │ @ instruction: 0xf8d7bfa2 │ │ │ │ strbmi r4, [sl], -r4, lsl #7 │ │ │ │ orrcc pc, r0, #14090240 @ 0xd70000 │ │ │ │ strls r4, [r0], #-1601 @ 0xfffff9bf │ │ │ │ @ instruction: 0xf7fb4630 │ │ │ │ @ instruction: 0x4604fe7d │ │ │ │ svclt 0x0095f7fc │ │ │ │ orrcc pc, r0, #14090240 @ 0xd70000 │ │ │ │ strbmi r4, [r1], -sl, asr #12 │ │ │ │ sbcsvc pc, sl, pc, asr #8 │ │ │ │ - @ instruction: 0xf85cf182 │ │ │ │ + @ instruction: 0xf858f182 │ │ │ │ mcrrne 6, 0, r4, r3, cr4 │ │ │ │ teqphi r5, #3 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf47c2c00 │ │ │ │ @ instruction: 0xf8d7af86 │ │ │ │ ldrbeq r3, [lr, -r0, lsl #7] │ │ │ │ ldrbhi pc, [r2, #258] @ 0x102 @ │ │ │ │ cmnpvs r8, #76546048 @ p-variant is OBSOLETE @ 0x4900000 │ │ │ │ @@ -295024,16 +294995,16 @@ │ │ │ │ ldmdavs ip, {r0, r2, r3, r4, r9, sl, lr} │ │ │ │ strmi r4, [r1, #1611]! @ 0x64b │ │ │ │ strtmi fp, [r3], -r8, lsr #30 │ │ │ │ vshl.s64 d4, d8, #2 │ │ │ │ strbmi r8, [r4], -r5, asr #11 │ │ │ │ stmibvc r0, {r6, r9, ip, sp, lr, pc} │ │ │ │ ldmibeq r5, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ - bne 0xfe86df0c │ │ │ │ - beq 0xcad0f0 │ │ │ │ + bne 0x86de94 │ │ │ │ + beq 0xcad078 │ │ │ │ ldmdavs ip!, {r0, r3, r6, r9, sl, ip, sp, lr, pc}^ │ │ │ │ ldmcs r7, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ stccs 6, cr4, [r0], {30} │ │ │ │ @ instruction: 0xf8d9db13 │ │ │ │ eorscs r3, r8, #0 │ │ │ │ @ instruction: 0x46404651 │ │ │ │ stmdavs fp!, {r3, r4, r7, r8, r9, sl, lr} │ │ │ │ @@ -295044,18 +295015,18 @@ │ │ │ │ eorcs pc, r4, r3, asr #16 │ │ │ │ @ instruction: 0xf7f44640 │ │ │ │ strcc pc, [r1], #-3243 @ 0xfffff355 │ │ │ │ mvnle r4, r6, lsr #5 │ │ │ │ ldclt 0, cr15, [ip, #8] │ │ │ │ strbmi r4, [r1], -sl, asr #12 │ │ │ │ sbcsvc pc, r9, pc, asr #8 │ │ │ │ - @ instruction: 0xf814f182 │ │ │ │ + @ instruction: 0xf810f182 │ │ │ │ mcrrne 6, 0, r4, r5, cr4 │ │ │ │ svcge 0x0041f47c │ │ │ │ - ldc2l 1, cr15, [sl, #284]! @ 0x11c │ │ │ │ + ldc2l 1, cr15, [r6, #284]! @ 0x11c │ │ │ │ @ instruction: 0xf7f36800 │ │ │ │ submi pc, r4, #13828096 @ 0xd30000 │ │ │ │ svclt 0x0039f7fc │ │ │ │ orrcs pc, r4, #14090240 @ 0xd70000 │ │ │ │ svclt 0x00182a00 │ │ │ │ svceq 0x0000f1b9 │ │ │ │ svcge 0x0042f43d │ │ │ │ @@ -295067,15 +295038,15 @@ │ │ │ │ stmdacs r0, {r0, r1, r3, r4, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ svcge 0x0034f43d │ │ │ │ @ instruction: 0xf8d74622 │ │ │ │ @ instruction: 0xf8d74388 │ │ │ │ strbmi r3, [r1], -r0, lsl #7 │ │ │ │ streq lr, [r0], #-2509 @ 0xfffff633 │ │ │ │ adcne pc, sp, r0, asr #4 │ │ │ │ - @ instruction: 0xffe6f181 │ │ │ │ + @ instruction: 0xffe2f181 │ │ │ │ mcrrne 6, 0, r4, r3, cr4 │ │ │ │ svcge 0x0013f47c │ │ │ │ ldc2l 7, cr15, [ip], #976 @ 0x3d0 │ │ │ │ @ instruction: 0xf7fc4604 │ │ │ │ strbmi fp, [r8], -lr, lsl #30 │ │ │ │ @ instruction: 0xf43d2800 │ │ │ │ @ instruction: 0xf004af1b │ │ │ │ @@ -295084,52 +295055,52 @@ │ │ │ │ @ instruction: 0xf8d7af15 │ │ │ │ strbmi r3, [r1], -r0, lsl #7 │ │ │ │ sbcsvc pc, r6, pc, asr #8 │ │ │ │ svclt 0x0052031e │ │ │ │ movwcs pc, #1059 @ 0x423 @ │ │ │ │ orrcc pc, r0, #14090240 @ 0xd70000 │ │ │ │ movwcs pc, #1091 @ 0x443 @ │ │ │ │ - @ instruction: 0xffc4f181 │ │ │ │ + @ instruction: 0xffc0f181 │ │ │ │ mcrrne 6, 0, r4, r5, cr4 │ │ │ │ mrcge 4, 7, APSR_nzcv, cr1, cr12, {3} │ │ │ │ ldc2l 7, cr15, [sl], {244} @ 0xf4 │ │ │ │ @ instruction: 0xf7fc4604 │ │ │ │ addcs fp, r0, #236, 28 @ 0xec0 │ │ │ │ @ instruction: 0xf5072100 │ │ │ │ @ instruction: 0xf1737014 │ │ │ │ - @ instruction: 0xf8d7efee │ │ │ │ - blcs 0x13d500 │ │ │ │ + @ instruction: 0xf8d7efea │ │ │ │ + blcs 0x13d488 │ │ │ │ movthi pc, #8195 @ 0x2003 @ │ │ │ │ @ instruction: 0xf8d72301 │ │ │ │ addcs r1, r0, #128, 6 │ │ │ │ @ instruction: 0xf0044618 │ │ │ │ @ instruction: 0x4601fe99 │ │ │ │ @ instruction: 0xf43d2800 │ │ │ │ @ instruction: 0xf507aee7 │ │ │ │ @ instruction: 0xf5077414 │ │ │ │ @ instruction: 0xf7e87014 │ │ │ │ strbmi pc, [r8], -sp, lsr #31 @ │ │ │ │ - blx 0xff86e6cc │ │ │ │ + blx 0xff86e654 │ │ │ │ @ instruction: 0xf8d74623 │ │ │ │ strmi r4, [r2], -r4, lsl #7 │ │ │ │ strbmi r9, [r1], -r0, lsl #8 │ │ │ │ sbcsvc pc, r4, pc, asr #8 │ │ │ │ - @ instruction: 0xff92f181 │ │ │ │ + @ instruction: 0xff8ef181 │ │ │ │ stclne 6, cr4, [r0], #-16 │ │ │ │ mrcge 4, 5, APSR_nzcv, cr15, cr12, {3} │ │ │ │ stc2 7, cr15, [r8], #976 @ 0x3d0 │ │ │ │ @ instruction: 0xf7fc4604 │ │ │ │ @ instruction: 0xf107beba │ │ │ │ strbmi r0, [r0], -r8, lsr #3 │ │ │ │ stmib r7, {r8, r9, sp}^ │ │ │ │ stmib r7, {r1, r3, r5, r8, r9, ip, sp}^ │ │ │ │ @ instruction: 0xf17c332c │ │ │ │ - @ instruction: 0x4604fe5b │ │ │ │ + @ instruction: 0x4604fe57 │ │ │ │ tstle r5, r1, asr #24 │ │ │ │ - stc2l 1, cr15, [r6, #-284]! @ 0xfffffee4 │ │ │ │ + stc2l 1, cr15, [r2, #-284]! @ 0xfffffee4 │ │ │ │ @ instruction: 0xf7f36800 │ │ │ │ submi pc, r4, #4128768 @ 0x3f0000 │ │ │ │ svcpl 0x0080f514 │ │ │ │ mcrge 4, 5, pc, cr3, cr12, {5} @ │ │ │ │ @ instruction: 0x01a8f107 │ │ │ │ @ instruction: 0xf7f34648 │ │ │ │ strmi pc, [r4], -r9, ror #17 │ │ │ │ @@ -295143,21 +295114,21 @@ │ │ │ │ @ instruction: 0xf8d79401 │ │ │ │ strls r4, [r0], #-896 @ 0xfffffc80 │ │ │ │ @ instruction: 0xf9aef7f6 │ │ │ │ @ instruction: 0xf7fc4604 │ │ │ │ @ instruction: 0xf507be86 │ │ │ │ addcs r7, r0, #232, 8 @ 0xe8000000 │ │ │ │ strtmi r2, [r0], -r0, lsl #2 │ │ │ │ - svc 0x0086f173 │ │ │ │ + svc 0x0082f173 │ │ │ │ addcs r2, r0, #0, 2 │ │ │ │ andsvc pc, r4, r7, lsl #10 │ │ │ │ smlawtne sl, r7, r9, lr │ │ │ │ ldrvc pc, [r4], -r7, lsl #10 │ │ │ │ smlawtne ip, r7, r9, lr │ │ │ │ - svc 0x007af173 │ │ │ │ + svc 0x0076f173 │ │ │ │ orrcc pc, r4, #14090240 @ 0xd70000 │ │ │ │ svclt 0x00182b08 │ │ │ │ ldreq pc, [r5], #-111 @ 0xffffff91 │ │ │ │ mcrge 4, 3, pc, cr11, cr12, {3} @ │ │ │ │ strbmi r2, [r1], -r1, lsl #6 │ │ │ │ orrcs pc, r4, #14090240 @ 0xd70000 │ │ │ │ @ instruction: 0xf0044618 │ │ │ │ @@ -295165,15 +295136,15 @@ │ │ │ │ @ instruction: 0xf0032800 │ │ │ │ @ instruction: 0x4620871b │ │ │ │ ldc2 7, cr15, [ip], #-928 @ 0xfffffc60 │ │ │ │ orrcc pc, r0, #14090240 @ 0xd70000 │ │ │ │ @ instruction: 0xf0042b00 │ │ │ │ ldrmi r8, [r9], -pc, lsr #32 │ │ │ │ adceq pc, r8, r7, lsl #2 │ │ │ │ - blx 0xffe6e7ec │ │ │ │ + blx 0xffe6e774 │ │ │ │ @ instruction: 0xf0432800 │ │ │ │ @ instruction: 0xf107870b │ │ │ │ strtmi r0, [r0], -r8, lsr #5 │ │ │ │ @ instruction: 0xf7f44631 │ │ │ │ strmi pc, [r4], -r9, asr #24 │ │ │ │ tstle r2, r0, ror #24 │ │ │ │ ldc2 7, cr15, [r0], #-976 @ 0xfffffc30 │ │ │ │ @@ -295188,15 +295159,15 @@ │ │ │ │ cdp2 7, 6, cr15, cr6, cr8, {7} │ │ │ │ @ instruction: 0xf7e84620 │ │ │ │ @ instruction: 0x4604fa31 │ │ │ │ mcrlt 7, 1, pc, cr13, cr12, {7} @ │ │ │ │ stmib r7, {r8, r9, sp}^ │ │ │ │ stmib r7, {r1, r3, r5, r8, r9, ip, sp}^ │ │ │ │ @ instruction: 0xf8d7332c │ │ │ │ - blcs 0x13d68c │ │ │ │ + blcs 0x13d614 │ │ │ │ sbchi pc, fp, #3 │ │ │ │ @ instruction: 0xf8d72301 │ │ │ │ andscs r1, r0, #132, 6 @ 0x10000002 │ │ │ │ @ instruction: 0xf0044618 │ │ │ │ stmdacs r0, {r0, r1, r3, r4, r6, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ subshi pc, r6, r4 │ │ │ │ @ instruction: 0xf1076803 │ │ │ │ @@ -295207,15 +295178,15 @@ │ │ │ │ @ instruction: 0xf5b33380 │ │ │ │ vrecps.f32 , q10, q13 │ │ │ │ tstcs r6, r0, asr #32 │ │ │ │ @ instruction: 0xf10a4618 │ │ │ │ @ instruction: 0xf8d7f9c5 │ │ │ │ strmi r2, [r5], -r0, lsl #7 │ │ │ │ movwcs r2, #4102 @ 0x1006 │ │ │ │ - blx 0x1421ee │ │ │ │ + blx 0x142176 │ │ │ │ ldrmi pc, [r8], -r2, lsl #4 │ │ │ │ @ instruction: 0xf00460fa │ │ │ │ stmdacs r0, {r0, r3, r4, r5, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ eorshi pc, r1, r4 │ │ │ │ orrcc pc, r0, #14090240 @ 0xd70000 │ │ │ │ ldrshlt r6, [fp, #-138]! @ 0xffffff76 │ │ │ │ stmne r1, {r0, r1, r3, r5, r9, sl, lr} │ │ │ │ @@ -295232,17 +295203,17 @@ │ │ │ │ stmdapl r1, {r0, r3, fp, sp, lr}^ │ │ │ │ addseq pc, r0, #13697024 @ 0xd10000 │ │ │ │ orrsvc pc, ip, pc, asr #8 │ │ │ │ @ instruction: 0xf8d79401 │ │ │ │ @ instruction: 0xf5004380 │ │ │ │ strls r5, [r0], #-13 │ │ │ │ @ instruction: 0xf74e300c │ │ │ │ - @ instruction: 0x4604ec96 │ │ │ │ + @ instruction: 0x4604ecd2 │ │ │ │ tstle r5, r1, asr #24 │ │ │ │ - stc2 1, cr15, [r4], {71} @ 0x47 │ │ │ │ + stc2 1, cr15, [r0], {71} @ 0x47 │ │ │ │ @ instruction: 0xf7f26800 │ │ │ │ submi pc, r4, #372 @ 0x174 │ │ │ │ @ instruction: 0xf10a4628 │ │ │ │ @ instruction: 0xf7fcf95b │ │ │ │ @ instruction: 0xf107bdc0 │ │ │ │ movwcs r0, #5656 @ 0x1618 │ │ │ │ @ instruction: 0xf8d72000 │ │ │ │ @@ -295270,15 +295241,15 @@ │ │ │ │ stmdapl r0, {r0, r3, fp, sp, lr}^ │ │ │ │ tstpne r5, r0, asr #4 @ p-variant is OBSOLETE │ │ │ │ addseq pc, r0, #208, 16 @ 0xd00000 │ │ │ │ strvs lr, [r1, #-2509] @ 0xfffff633 │ │ │ │ andpl pc, sp, r0, lsl #10 │ │ │ │ orrmi pc, r0, #14090240 @ 0xd70000 │ │ │ │ strls r3, [r0], #-12 │ │ │ │ - mcrr 7, 4, pc, r8, cr14 @ │ │ │ │ + stc 7, cr15, [r4], {78} @ 0x4e │ │ │ │ mcrrne 6, 0, r4, r3, cr4 │ │ │ │ @ instruction: 0xf7f4d102 │ │ │ │ strmi pc, [r4], -r7, ror #22 │ │ │ │ svcpl 0x0080f514 │ │ │ │ ldrbthi pc, [r1], -r3, asr #1 @ │ │ │ │ orrcc pc, r4, #14090240 @ 0xd70000 │ │ │ │ @ instruction: 0xf43c2b00 │ │ │ │ @@ -295316,15 +295287,15 @@ │ │ │ │ orrvc pc, sl, pc, asr #8 │ │ │ │ addseq pc, r0, #208, 16 @ 0xd00000 │ │ │ │ @ instruction: 0xf8d79502 │ │ │ │ @ instruction: 0xf5004384 │ │ │ │ strls r5, [r1], #-13 │ │ │ │ @ instruction: 0xf8d7300c │ │ │ │ strls r4, [r0], #-896 @ 0xfffffc80 │ │ │ │ - bl 0xffc6e7b4 │ │ │ │ + stc 7, cr15, [r8], #-312 @ 0xfffffec8 │ │ │ │ mcrrne 6, 0, r4, r5, cr4 │ │ │ │ @ instruction: 0xf7f4d102 │ │ │ │ strmi pc, [r4], -fp, lsl #22 │ │ │ │ svcpl 0x0080f514 │ │ │ │ ldcge 4, cr15, [fp, #-752] @ 0xfffffd10 │ │ │ │ orreq pc, r8, #14090240 @ 0xd70000 │ │ │ │ @ instruction: 0xf7f24651 │ │ │ │ @@ -295342,71 +295313,71 @@ │ │ │ │ orrcs pc, r0, #14090240 @ 0xd70000 │ │ │ │ @ instruction: 0xf04fbf08 │ │ │ │ movwcc r3, #4863 @ 0x12ff │ │ │ │ orrcs pc, r0, #13041664 @ 0xc70000 │ │ │ │ orrcc pc, r4, #14090240 @ 0xd70000 │ │ │ │ @ instruction: 0xf04fbf08 │ │ │ │ @ instruction: 0xf17e33ff │ │ │ │ - strmi pc, [r4], -r1, asr #17 │ │ │ │ + @ instruction: 0x4604f8bd │ │ │ │ @ instruction: 0xf47c1c46 │ │ │ │ @ instruction: 0xf7f4acee │ │ │ │ @ instruction: 0x4604fad7 │ │ │ │ stcllt 7, cr15, [r9], #1008 @ 0x3f0 │ │ │ │ @ instruction: 0xf0044648 │ │ │ │ @ instruction: 0x4601fd5b │ │ │ │ @ instruction: 0xf43d2800 │ │ │ │ @ instruction: 0xf8d7acf3 │ │ │ │ strbmi r3, [r0], -r4, lsl #7 │ │ │ │ orrmi pc, r4, #14090240 @ 0xd70000 │ │ │ │ orrcs pc, r0, #14090240 @ 0xd70000 │ │ │ │ stmib sp, {r0, r1, r3, r4, r6, r7, r8, r9, sl, ip}^ │ │ │ │ @ instruction: 0xf17f4300 │ │ │ │ - strmi pc, [r4], -r7, ror #25 │ │ │ │ + strmi pc, [r4], -r3, ror #25 │ │ │ │ @ instruction: 0xf47c1c43 │ │ │ │ @ instruction: 0xf7f4acd2 │ │ │ │ @ instruction: 0x4604fabb │ │ │ │ stcllt 7, cr15, [sp], {252} @ 0xfc │ │ │ │ mvncs lr, #3522560 @ 0x35c000 │ │ │ │ stmib sp, {r0, sl, sp}^ │ │ │ │ strbmi r4, [r9], -r1, lsl #8 │ │ │ │ @ instruction: 0xf8d74640 │ │ │ │ strls r4, [r0], #-904 @ 0xfffffc78 │ │ │ │ mrc2 7, 0, pc, cr0, cr7, {7} │ │ │ │ @ instruction: 0xf7fc4604 │ │ │ │ stmdbmi r0, {r1, r2, r3, r4, r5, r7, sl, fp, ip, sp, pc}^ │ │ │ │ @ instruction: 0x46482213 │ │ │ │ - blx 0xfe2ecb66 │ │ │ │ + blx 0xfe2ecaee │ │ │ │ strbmi r4, [r0], -r1, lsl #12 │ │ │ │ - blx 0x1ceeb32 │ │ │ │ + blx 0x1ceeaba │ │ │ │ @ instruction: 0xf7fc4604 │ │ │ │ @ instruction: 0xf8d7bcb2 │ │ │ │ @ instruction: 0xf4333380 │ │ │ │ @ instruction: 0xf0432300 │ │ │ │ ldmdbmi r7!, {r1, r2, r3, r7, pc} │ │ │ │ @ instruction: 0xf8d72213 │ │ │ │ @ instruction: 0xf0040380 │ │ │ │ @ instruction: 0x4649fb73 │ │ │ │ strbmi r4, [r0], -r2, lsl #12 │ │ │ │ - mcr2 1, 6, pc, cr0, cr13, {3} @ │ │ │ │ + mrc2 1, 5, pc, cr12, cr13, {3} │ │ │ │ mcrrne 6, 0, r4, r1, cr4 │ │ │ │ @ instruction: 0xf7f4d102 │ │ │ │ strmi pc, [r4], -r7, lsl #21 │ │ │ │ @ instruction: 0xf6fc2c00 │ │ │ │ vfma.f32 d26, d16, d8 │ │ │ │ vsubw.s8 , q8, d0 │ │ │ │ ldmdavs fp, {r0, r2, r4, r7, r8, r9} │ │ │ │ @ instruction: 0xf6482238 │ │ │ │ - vsra.s64 d17, d12, #64 │ │ │ │ + vorr.i32 d17, #12 @ 0x0000000c │ │ │ │ @ instruction: 0xf649012d │ │ │ │ vmvn.i32 q11, #12 @ 0x0000000c │ │ │ │ @ instruction: 0x47982097 │ │ │ │ svceq 0x0000f1b9 │ │ │ │ @ instruction: 0xf649bfbc │ │ │ │ vbic.i32 q11, #524288 @ 0x00080000 │ │ │ │ - blle 0x4fa220 │ │ │ │ + blle 0x4fa1a8 │ │ │ │ cmnpvs r8, #76546048 @ p-variant is OBSOLETE @ 0x4900000 │ │ │ │ orrscs pc, r7, #192, 4 │ │ │ │ ldmdavs fp, {r0, r2, r3, r4, r9, sl, lr} │ │ │ │ stmdble r7, {r0, r1, r3, r6, r8, sl, lr} │ │ │ │ orrsvs pc, r8, #76546048 @ 0x4900000 │ │ │ │ orrscs pc, r7, #192, 4 │ │ │ │ ldmdavs fp, {r9, sp} │ │ │ │ @@ -295421,55 +295392,55 @@ │ │ │ │ @ instruction: 0xf029d812 │ │ │ │ andcs r0, r4, #-1073741809 @ 0xc000000f │ │ │ │ rscsvs r3, fp, r0, asr #2 │ │ │ │ @ instruction: 0xf10a6031 │ │ │ │ ldmdavs r2!, {r0, r2, r3, r4, r6, fp, ip, sp, lr, pc} │ │ │ │ ldmvs fp!, {r8, sp}^ │ │ │ │ andsvs r1, r8, r2, asr fp │ │ │ │ - bl 0x130e68 │ │ │ │ + bl 0x130df0 │ │ │ │ @ instruction: 0xf1730085 │ │ │ │ - ldmvs fp!, {r3, r4, r6, r8, sl, fp, sp, lr, pc}^ │ │ │ │ + ldmvs fp!, {r2, r4, r6, r8, sl, fp, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf843681b │ │ │ │ @ instruction: 0xf6498029 │ │ │ │ vmvn.i32 q11, #12 @ 0x0000000c │ │ │ │ @ instruction: 0xf7f42097 │ │ │ │ @ instruction: 0xf7fcf9a1 │ │ │ │ svclt 0x0000bc44 │ │ │ │ - rsbseq pc, sp, r2, ror r5 @ │ │ │ │ - ldrsbteq pc, [sp], #-74 @ 0xffffffb6 @ │ │ │ │ - rsbseq pc, sp, r6, lsr #8 │ │ │ │ - eorseq r1, r4, r0, asr #23 │ │ │ │ + rsbseq pc, sp, sl, ror #11 │ │ │ │ + rsbseq pc, sp, r2, asr r5 @ │ │ │ │ + @ instruction: 0x007df49e │ │ │ │ + eorseq r1, r4, r0, asr #22 │ │ │ │ andscs r4, r3, #208, 18 @ 0x340000 │ │ │ │ @ instruction: 0xf0044640 │ │ │ │ @ instruction: 0xf183fb03 │ │ │ │ - @ instruction: 0x4604fd7b │ │ │ │ + @ instruction: 0x4604fd77 │ │ │ │ @ instruction: 0xf47c1c45 │ │ │ │ @ instruction: 0xf147ac30 │ │ │ │ - stmdavs r0, {r0, r3, r5, r6, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdavs r0, {r0, r2, r5, r6, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ stc2l 7, cr15, [r2, #968] @ 0x3c8 │ │ │ │ @ instruction: 0xf7fc4244 │ │ │ │ @ instruction: 0xf429bc28 │ │ │ │ @ instruction: 0xf4192100 │ │ │ │ @ instruction: 0xf4216f00 │ │ │ │ strbmi r6, [r0], -r0, lsl #2 │ │ │ │ @ instruction: 0xf441bf18 │ │ │ │ @ instruction: 0xf4196100 │ │ │ │ svclt 0x00182f00 │ │ │ │ tstpcs r0, r1, asr #8 @ p-variant is OBSOLETE │ │ │ │ - blx 0x14ed2a4 │ │ │ │ + blx 0x13ed22c │ │ │ │ mcrrne 6, 0, r4, r1, cr4 │ │ │ │ @ instruction: 0xf147d105 │ │ │ │ - stmdavs r0, {r0, r2, r3, r6, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdavs r0, {r0, r3, r6, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ stc2 7, cr15, [r6, #968]! @ 0x3c8 │ │ │ │ stccs 2, cr4, [r0], {68} @ 0x44 │ │ │ │ stcge 6, cr15, [fp], {252} @ 0xfc │ │ │ │ orrvc pc, r0, #64, 4 │ │ │ │ orrseq pc, r5, #192, 4 │ │ │ │ eorscs r6, r8, #1769472 @ 0x1b0000 │ │ │ │ - orrsne pc, ip, r8, asr #12 │ │ │ │ + tstpne ip, r8, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ rsbsvs pc, ip, r9, asr #12 │ │ │ │ addscs pc, r7, r0, asr #5 │ │ │ │ @ instruction: 0xf6494798 │ │ │ │ vbic.i32 q11, #2048 @ 0x00000800 │ │ │ │ @ instruction: 0x46182397 │ │ │ │ @ instruction: 0x461e681b │ │ │ │ @@ -295478,109 +295449,109 @@ │ │ │ │ tstle r4, #1543503874 @ 0x5c000002 │ │ │ │ @ instruction: 0xf0244605 │ │ │ │ cmpcc r0, pc, lsr r1 │ │ │ │ andvs r2, r1, r4, lsl #4 │ │ │ │ rscsvs r6, fp, r8, lsl r8 │ │ │ │ @ instruction: 0xffe8f109 │ │ │ │ tstcs r0, sl, lsr #16 │ │ │ │ - blne 0xfe5cb0f0 │ │ │ │ + blne 0xfe5cb078 │ │ │ │ addseq r6, r2, r8, lsl r0 │ │ │ │ addeq lr, r6, r0, lsl #22 │ │ │ │ - stcl 1, cr15, [r2], #460 @ 0x1cc │ │ │ │ + ldcl 1, cr15, [lr], {115} @ 0x73 │ │ │ │ ldmdavs sl, {r0, r1, r3, r4, r5, r6, r7, fp, sp, lr} │ │ │ │ rsbsvs pc, ip, r9, asr #12 │ │ │ │ addscs pc, r7, r0, asr #5 │ │ │ │ cmnpeq r8, #-1342177276 @ p-variant is OBSOLETE @ 0xb0000004 │ │ │ │ orrseq pc, r4, #192, 4 │ │ │ │ eorcc pc, r4, r2, asr #16 │ │ │ │ @ instruction: 0xf928f7f4 │ │ │ │ - bllt 0xff42ed20 │ │ │ │ + bllt 0xff42eca8 │ │ │ │ orrcs pc, r4, #14090240 @ 0xd70000 │ │ │ │ strbmi r4, [r0], -r9, asr #12 │ │ │ │ - blx 0x166ed12 │ │ │ │ + blx 0x166ec9a │ │ │ │ @ instruction: 0xf7fc4604 │ │ │ │ eorcs fp, r0, #198656 @ 0x30800 │ │ │ │ @ instruction: 0xf1072100 │ │ │ │ @ instruction: 0xf17300a8 │ │ │ │ - @ instruction: 0xf107ecc4 │ │ │ │ + @ instruction: 0xf107ecc0 │ │ │ │ strbmi r0, [r0], -r8, lsr #3 │ │ │ │ - blx 0xded366 │ │ │ │ + blx 0xced2ee │ │ │ │ stclne 6, cr4, [r0], #-16 │ │ │ │ ldrbhi pc, [r7, -r2] @ │ │ │ │ svceq 0x0000f1b9 │ │ │ │ - blge 0xfed2de58 │ │ │ │ + blge 0xfed2dde0 │ │ │ │ @ instruction: 0x01a8f107 │ │ │ │ @ instruction: 0xf7f44648 │ │ │ │ stmdacs r0, {r0, r1, r3, r5, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ - blge 0xfeb2de68 │ │ │ │ - bllt 0xfeeeed70 │ │ │ │ + blge 0xfeb2ddf0 │ │ │ │ + bllt 0xfeeeecf8 │ │ │ │ tstcs r0, r0, lsr #4 │ │ │ │ andseq pc, r8, r7, lsl #2 │ │ │ │ - beq 0xfeb6d1a4 │ │ │ │ - stc 1, cr15, [r4], #460 @ 0x1cc │ │ │ │ + beq 0xfeb6d12c │ │ │ │ + stc 1, cr15, [r0], #460 @ 0x1cc │ │ │ │ tstcs r0, r0, lsr #4 │ │ │ │ adceq pc, r8, r7, lsl #2 │ │ │ │ - ldc 1, cr15, [lr], {115} @ 0x73 │ │ │ │ + ldc 1, cr15, [sl], {115} @ 0x73 │ │ │ │ orrcc pc, r0, #14090240 @ 0xd70000 │ │ │ │ @ instruction: 0xf0032b00 │ │ │ │ movwcs r8, #4281 @ 0x10b9 │ │ │ │ orrne pc, r0, #14090240 @ 0xd70000 │ │ │ │ ldrmi r2, [r8], -r8, lsl #4 │ │ │ │ - blx 0x13ecdc2 │ │ │ │ + blx 0x13ecd4a │ │ │ │ @ instruction: 0xf43d2800 │ │ │ │ stmdavs r3, {r0, r3, r4, r7, r8, r9, fp, sp, pc} │ │ │ │ @ instruction: 0xf8d761bb │ │ │ │ ldrbne r1, [fp, r0, lsl #7] │ │ │ │ movwcs r6, #4603 @ 0x11fb │ │ │ │ ldrmi r6, [r8], -r2, asr #16 │ │ │ │ andcs r6, r8, #-1610612733 @ 0xa0000003 │ │ │ │ @ instruction: 0xf0044411 │ │ │ │ stmdacs r0, {r0, r3, r4, r5, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ - blge 0xfe36decc │ │ │ │ + blge 0xfe36de54 │ │ │ │ @ instruction: 0xf1076803 │ │ │ │ adcsvs r0, fp, #24, 4 @ 0x80000001 │ │ │ │ rscsvs r1, fp, #57409536 @ 0x36c0000 │ │ │ │ teqvs fp, #4390912 @ 0x430000 │ │ │ │ @ instruction: 0x46494653 │ │ │ │ @ instruction: 0xf1834640 │ │ │ │ - @ instruction: 0x4604fbb1 │ │ │ │ + strmi pc, [r4], -sp, lsr #23 │ │ │ │ tstle r2, r2, asr #24 │ │ │ │ @ instruction: 0xf950f7f4 │ │ │ │ @ instruction: 0xf8d74604 │ │ │ │ - blcs 0x13dc14 │ │ │ │ - blge 0x192def8 │ │ │ │ + blcs 0x13db9c │ │ │ │ + blge 0x192de80 │ │ │ │ @ instruction: 0x46184651 │ │ │ │ ldc2l 7, cr15, [ip], {244} @ 0xf4 │ │ │ │ @ instruction: 0xf43c2800 │ │ │ │ @ instruction: 0xf7fdab58 │ │ │ │ @ instruction: 0xf8d7bb67 │ │ │ │ strbmi r4, [r9], -r8, lsl #7 │ │ │ │ mvncs lr, #3522560 @ 0x35c000 │ │ │ │ @ instruction: 0xf8d79400 │ │ │ │ strbmi r4, [r0], -ip, lsl #7 │ │ │ │ @ instruction: 0xf17f9401 │ │ │ │ - @ instruction: 0x4604ff5b │ │ │ │ + @ instruction: 0x4604ff57 │ │ │ │ @ instruction: 0xf47c1c42 │ │ │ │ @ instruction: 0xf147ab46 │ │ │ │ - stmdavs r0, {r0, r1, r2, r3, r4, r5, r6, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ + stmdavs r0, {r0, r1, r3, r4, r5, r6, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ ldc2l 7, cr15, [r8], {242} @ 0xf2 │ │ │ │ @ instruction: 0xf7fc4244 │ │ │ │ tstcs r0, lr, lsr fp │ │ │ │ @ instruction: 0xf1834640 │ │ │ │ - @ instruction: 0x4604f971 │ │ │ │ + strmi pc, [r4], -sp, ror #18 │ │ │ │ tstle r5, r0, ror #24 │ │ │ │ - @ instruction: 0xf9f0f147 │ │ │ │ + @ instruction: 0xf9ecf147 │ │ │ │ @ instruction: 0xf7f26800 │ │ │ │ submi pc, r4, #51456 @ 0xc900 │ │ │ │ @ instruction: 0xf6fc2c00 │ │ │ │ vqdmulh.s d26, d0, d30 │ │ │ │ vsubw.s8 , q8, d0 │ │ │ │ ldmdavs fp, {r0, r2, r4, r7, r8, r9} │ │ │ │ @ instruction: 0xf6482238 │ │ │ │ - vsra.s64 d17, d12, #64 │ │ │ │ + vorr.i32 d17, #12 @ 0x0000000c │ │ │ │ @ instruction: 0xf649012d │ │ │ │ vmvn.i32 q11, #12 @ 0x0000000c │ │ │ │ @ instruction: 0x47982097 │ │ │ │ cmnpvs r8, #76546048 @ p-variant is OBSOLETE @ 0x4900000 │ │ │ │ orrscs pc, r7, #192, 4 │ │ │ │ ldmdavs fp, {r3, r4, r9, sl, lr} │ │ │ │ addsmi r4, ip, #31457280 @ 0x1e00000 │ │ │ │ @@ -295590,39 +295561,39 @@ │ │ │ │ teqpeq pc, r4, lsr #32 @ p-variant is OBSOLETE │ │ │ │ andcs r3, r4, #64, 2 │ │ │ │ ldmdavs r8, {r0, sp, lr} │ │ │ │ @ instruction: 0xf10960fb │ │ │ │ stmdavs sl!, {r0, r1, r3, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ ldmvs fp!, {r8, sp}^ │ │ │ │ mulsvs r8, r2, fp │ │ │ │ - bl 0x13110c │ │ │ │ + bl 0x131094 │ │ │ │ @ instruction: 0xf1730086 │ │ │ │ - ldmvs fp!, {r1, r2, sl, fp, sp, lr, pc}^ │ │ │ │ + ldmvs fp!, {r1, sl, fp, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf649681a │ │ │ │ vmvn.i32 q11, #12 @ 0x0000000c │ │ │ │ vqadd.s8 d18, d27, d7 │ │ │ │ vbic.i32 q8, #2048 @ 0x00000800 │ │ │ │ @ instruction: 0xf8420394 │ │ │ │ @ instruction: 0xf7f43024 │ │ │ │ @ instruction: 0xf7fcf84b │ │ │ │ stmdbmi sl!, {r1, r2, r3, r5, r6, r7, r9, fp, ip, sp, pc} │ │ │ │ @ instruction: 0x46482213 │ │ │ │ @ instruction: 0xf9b6f004 │ │ │ │ strbmi r4, [r0], -r1, lsl #12 │ │ │ │ - stc2 1, cr15, [ip], #524 @ 0x20c │ │ │ │ + stc2 1, cr15, [r8], #524 @ 0x20c │ │ │ │ mcrrne 6, 0, r4, r5, cr4 │ │ │ │ @ instruction: 0xf147d105 │ │ │ │ - stmdavs r0, {r0, r1, r3, r4, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ + stmdavs r0, {r0, r1, r2, r4, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ ldc2l 7, cr15, [r4], #-968 @ 0xfffffc38 │ │ │ │ stccs 2, cr4, [r0], {68} @ 0x44 │ │ │ │ - bge 0xff7aeb04 │ │ │ │ + bge 0xff7aea8c │ │ │ │ orrvc pc, r0, #64, 4 │ │ │ │ orrseq pc, r5, #192, 4 │ │ │ │ eorscs r6, r8, #1769472 @ 0x1b0000 │ │ │ │ - orrsne pc, ip, r8, asr #12 │ │ │ │ + tstpne ip, r8, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ rsbsvs pc, ip, r9, asr #12 │ │ │ │ addscs pc, r7, r0, asr #5 │ │ │ │ @ instruction: 0xf6494798 │ │ │ │ vbic.i32 q11, #2048 @ 0x00000800 │ │ │ │ @ instruction: 0x46182397 │ │ │ │ @ instruction: 0x461e681b │ │ │ │ @@ -295631,64 +295602,64 @@ │ │ │ │ tstle r4, #1543503874 @ 0x5c000002 │ │ │ │ @ instruction: 0xf0244605 │ │ │ │ cmpcc r0, pc, lsr r1 │ │ │ │ andvs r2, r1, r4, lsl #4 │ │ │ │ rscsvs r6, fp, r8, lsl r8 │ │ │ │ cdp2 1, 11, cr15, cr6, cr9, {0} │ │ │ │ tstcs r0, sl, lsr #16 │ │ │ │ - blne 0xfe5cb354 │ │ │ │ + blne 0xfe5cb2dc │ │ │ │ addseq r6, r2, r8, lsl r0 │ │ │ │ addeq lr, r6, r0, lsl #22 │ │ │ │ - bl 0xfed6d540 │ │ │ │ + bl 0xfec6d4c8 │ │ │ │ ldmdavs sl, {r0, r1, r3, r4, r5, r6, r7, fp, sp, lr} │ │ │ │ rsbsvs pc, ip, r9, asr #12 │ │ │ │ addscs pc, r7, r0, asr #5 │ │ │ │ msreq SPSR_fs, #-1342177276 @ 0xb0000004 │ │ │ │ orrseq pc, r4, #192, 4 │ │ │ │ eorcc pc, r4, r2, asr #16 │ │ │ │ @ instruction: 0xfff6f7f3 │ │ │ │ - blt 0xfe7aef84 │ │ │ │ - eorseq r1, r4, r0, asr #23 │ │ │ │ + blt 0xfe7aef0c │ │ │ │ + eorseq r1, r4, r0, asr #22 │ │ │ │ strbmi r2, [r9], -r0, lsl #4 │ │ │ │ @ instruction: 0xf7f54640 │ │ │ │ strmi pc, [r4], -r1, lsr #20 │ │ │ │ - blt 0xfe52ef98 │ │ │ │ + blt 0xfe52ef20 │ │ │ │ tstcs r0, r0, lsr #4 │ │ │ │ andsvc pc, r4, r7, lsl #10 │ │ │ │ - bl 0xfe56d580 │ │ │ │ + bl 0xfe46d508 │ │ │ │ orrcc pc, r0, #14090240 @ 0xd70000 │ │ │ │ orrmi pc, r0, #14090240 @ 0xd70000 │ │ │ │ @ instruction: 0xf0432b00 │ │ │ │ @ instruction: 0x464a8231 │ │ │ │ @ instruction: 0xf0422a00 │ │ │ │ @ instruction: 0x4623873d │ │ │ │ orrmi pc, r4, #14090240 @ 0xd70000 │ │ │ │ strbmi r9, [r1], -r0, lsl #8 │ │ │ │ adcvc pc, lr, pc, asr #8 │ │ │ │ - blx 0x126d5e2 │ │ │ │ + blx 0x116d56a │ │ │ │ mcrrne 6, 0, r4, r5, cr4 │ │ │ │ - bge 0x1dae1d4 │ │ │ │ + bge 0x1dae15c │ │ │ │ @ instruction: 0xf85af7f4 │ │ │ │ @ instruction: 0xf7fc4604 │ │ │ │ movwcs fp, #2668 @ 0xa6c │ │ │ │ andseq pc, r8, #-1073741823 @ 0xc0000001 │ │ │ │ adceq pc, r8, r7, lsl #2 │ │ │ │ svceq 0x0000f1b8 │ │ │ │ sadd16mi fp, r1, r4 │ │ │ │ @ instruction: 0x46164619 │ │ │ │ ldrmi r4, [r9, #1666] @ 0x682 │ │ │ │ @ instruction: 0x4602bf14 │ │ │ │ vmin.s8 d20, d0, d10 │ │ │ │ @ instruction: 0x61bb1059 │ │ │ │ adccc pc, r8, r7, asr #17 │ │ │ │ - blx 0xa6d622 │ │ │ │ + blx 0x96d5aa │ │ │ │ mcrrne 6, 0, r4, r2, cr4 │ │ │ │ @ instruction: 0xf147d105 │ │ │ │ - stmdavs r0, {r0, r1, r3, r8, fp, ip, sp, lr, pc} │ │ │ │ - blx 0xffa6eff6 │ │ │ │ + stmdavs r0, {r0, r1, r2, r8, fp, ip, sp, lr, pc} │ │ │ │ + blx 0xffa6ef7e │ │ │ │ @ instruction: 0xf5144244 │ │ │ │ @ instruction: 0xf4bc5f80 │ │ │ │ @ instruction: 0xf1b8aa48 │ │ │ │ @ instruction: 0xf0420f00 │ │ │ │ @ instruction: 0xf1b985fd │ │ │ │ @ instruction: 0xf43c0f00 │ │ │ │ movwcs sl, #2624 @ 0xa40 │ │ │ │ @@ -295702,99 +295673,99 @@ │ │ │ │ @ instruction: 0xf8d74649 │ │ │ │ ldrmi r2, [r8], -r0, lsl #7 │ │ │ │ @ instruction: 0xff46f7f2 │ │ │ │ strmi r4, [r5], -r1, lsl #12 │ │ │ │ @ instruction: 0xf0022800 │ │ │ │ ldmib r7, {r0, r1, r6, r7, r8, r9, sl, pc}^ │ │ │ │ strbmi r2, [r0], -r0, ror #7 │ │ │ │ - blx 0x166d692 │ │ │ │ + blx 0x156d61a │ │ │ │ mcrrne 6, 0, r4, r6, cr4 │ │ │ │ @ instruction: 0xf7f4d102 │ │ │ │ strmi pc, [r4], -r7, lsl #16 │ │ │ │ orrcs pc, r0, #14090240 @ 0xd70000 │ │ │ │ strbmi r2, [r9], -r1, lsl #6 │ │ │ │ sbcseq r4, r2, r8, lsl r6 │ │ │ │ @ instruction: 0xf9d2f004 │ │ │ │ @ instruction: 0xf1094628 │ │ │ │ @ instruction: 0xf7fcfda9 │ │ │ │ ldmib r7, {r1, r2, r3, r9, fp, ip, sp, pc}^ │ │ │ │ strbmi r2, [r9], -r0, ror #7 │ │ │ │ @ instruction: 0xf1834640 │ │ │ │ - @ instruction: 0x4604f975 │ │ │ │ + @ instruction: 0x4604f971 │ │ │ │ @ instruction: 0xf47c1c42 │ │ │ │ @ instruction: 0xf147aa04 │ │ │ │ - stmdavs r0, {r0, r2, r3, r4, r5, r7, fp, ip, sp, lr, pc} │ │ │ │ - blx 0xfe6ef092 │ │ │ │ + stmdavs r0, {r0, r3, r4, r5, r7, fp, ip, sp, lr, pc} │ │ │ │ + blx 0xfe6ef01a │ │ │ │ @ instruction: 0xf7fc4244 │ │ │ │ ldmib r7, {r2, r3, r4, r5, r6, r7, r8, fp, ip, sp, pc}^ │ │ │ │ @ instruction: 0xf8cd23e0 │ │ │ │ @ instruction: 0xf8d79008 │ │ │ │ strbmi r1, [r0], -r8, lsl #7 │ │ │ │ @ instruction: 0xf8d79100 │ │ │ │ smlabbls r1, ip, r3, r1 │ │ │ │ - @ instruction: 0xf84af180 │ │ │ │ + @ instruction: 0xf846f180 │ │ │ │ mcrrne 6, 0, r4, r3, cr4 │ │ │ │ stmibge fp!, {r2, r3, r4, r5, r6, sl, ip, sp, lr, pc}^ │ │ │ │ - @ instruction: 0xf8a4f147 │ │ │ │ + @ instruction: 0xf8a0f147 │ │ │ │ @ instruction: 0xf7f26800 │ │ │ │ submi pc, r4, #128000 @ 0x1f400 │ │ │ │ stmiblt r3!, {r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf0044640 │ │ │ │ stmdacs r0, {r0, r2, r4, r6, r9, fp, ip, sp, lr, pc} │ │ │ │ stmibge lr!, {r0, r2, r3, r4, r5, sl, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf1814649 │ │ │ │ - @ instruction: 0x4604fa39 │ │ │ │ + @ instruction: 0x4604fa35 │ │ │ │ @ instruction: 0xf47c1c45 │ │ │ │ @ instruction: 0xf7f3a9d6 │ │ │ │ @ instruction: 0x4604ffbf │ │ │ │ ldmiblt r1, {r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ orrmi pc, r8, #14090240 @ 0xd70000 │ │ │ │ @ instruction: 0xf8d7464a │ │ │ │ strbmi r3, [r1], -r0, lsl #7 │ │ │ │ ldrtmi r9, [r0], -r1, lsl #8 │ │ │ │ orrmi pc, r4, #14090240 @ 0xd70000 │ │ │ │ @ instruction: 0xf7f49400 │ │ │ │ strmi pc, [r4], -r7, lsl #19 │ │ │ │ @ instruction: 0xf47c1c43 │ │ │ │ @ instruction: 0xf147a9c0 │ │ │ │ - stmdavs r0, {r0, r3, r4, r5, r6, fp, ip, sp, lr, pc} │ │ │ │ - blx 0x15ef11a │ │ │ │ + stmdavs r0, {r0, r2, r4, r5, r6, fp, ip, sp, lr, pc} │ │ │ │ + blx 0x15ef0a2 │ │ │ │ @ instruction: 0xf7fc4244 │ │ │ │ @ instruction: 0xf7e8b9b8 │ │ │ │ stmdacs r0, {r0, r3, r4, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0x83aff043 │ │ │ │ @ instruction: 0xf7674630 │ │ │ │ - @ instruction: 0x4604f9fd │ │ │ │ + @ instruction: 0x4604fa39 │ │ │ │ stmiblt sp!, {r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf1804640 │ │ │ │ - @ instruction: 0x4604fc95 │ │ │ │ + @ instruction: 0x4604fc91 │ │ │ │ @ instruction: 0xf47c1c42 │ │ │ │ @ instruction: 0xf147a9a6 │ │ │ │ - stmdavs r0, {r0, r1, r2, r3, r4, r6, fp, ip, sp, lr, pc} │ │ │ │ - blx 0xf6f14e │ │ │ │ + stmdavs r0, {r0, r1, r3, r4, r6, fp, ip, sp, lr, pc} │ │ │ │ + blx 0xf6f0d6 │ │ │ │ @ instruction: 0xf7fc4244 │ │ │ │ @ instruction: 0xf8d7b99e │ │ │ │ strbmi r4, [sl], -ip, lsl #7 │ │ │ │ orrcc pc, r0, #14090240 @ 0xd70000 │ │ │ │ strls r4, [r2], #-1601 @ 0xfffff9bf │ │ │ │ @ instruction: 0xf8d74630 │ │ │ │ strls r4, [r1], #-904 @ 0xfffffc78 │ │ │ │ orrmi pc, r4, #14090240 @ 0xd70000 │ │ │ │ @ instruction: 0xf7f99400 │ │ │ │ strmi pc, [r4], -pc, lsr #25 │ │ │ │ stmiblt fp, {r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ tstcs r0, r0, asr #4 │ │ │ │ andsvc pc, r4, r7, lsl #10 │ │ │ │ - b 0xfe46d788 │ │ │ │ + b 0xfe36d710 │ │ │ │ andsvc pc, r4, r7, lsl #10 │ │ │ │ - blx 0xb6d7d2 │ │ │ │ + blx 0xa6d75a │ │ │ │ mcrrne 6, 0, r4, r2, cr4 │ │ │ │ @ instruction: 0xf147d105 │ │ │ │ - stmdavs r0, {r0, r1, r2, r4, r5, fp, ip, sp, lr, pc} │ │ │ │ - blx 0x56f19e │ │ │ │ + stmdavs r0, {r0, r1, r4, r5, fp, ip, sp, lr, pc} │ │ │ │ + blx 0x56f126 │ │ │ │ @ instruction: 0xf1b84244 │ │ │ │ svclt 0x00180f00 │ │ │ │ svcpl 0x0080f514 │ │ │ │ ldmdbge r1!, {r2, r3, r4, r5, r7, sl, ip, sp, lr, pc}^ │ │ │ │ subcs r2, r0, #0, 6 │ │ │ │ andcs r4, r3, r1, asr #12 │ │ │ │ @ instruction: 0xf92af004 │ │ │ │ @@ -295821,39 +295792,39 @@ │ │ │ │ movwvs r3, #12928 @ 0x3280 │ │ │ │ addcc pc, r4, #14090240 @ 0xd70000 │ │ │ │ @ instruction: 0xf7fc6343 │ │ │ │ @ instruction: 0x4640b93c │ │ │ │ @ instruction: 0xf9aef004 │ │ │ │ @ instruction: 0xf43d2800 │ │ │ │ @ instruction: 0xf181a947 │ │ │ │ - strmi pc, [r4], -r3, asr #19 │ │ │ │ + @ instruction: 0x4604f9bf │ │ │ │ @ instruction: 0xf47c1c41 │ │ │ │ @ instruction: 0xf7f3a930 │ │ │ │ @ instruction: 0x4604ff19 │ │ │ │ stmdblt fp!, {r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ subscs r2, r8, #0, 2 │ │ │ │ adceq pc, r8, r7, lsl #2 │ │ │ │ @ instruction: 0xf17361b9 │ │ │ │ - blmi 0xff4abb30 │ │ │ │ + blmi 0xff4abaa8 │ │ │ │ svccs 0x0070ee1d │ │ │ │ orrne pc, r4, #14090240 @ 0xd70000 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ @ instruction: 0xf1072900 │ │ │ │ svclt 0x000801a8 │ │ │ │ ldmpl r3, {r8, sp}^ │ │ │ │ @ instruction: 0xf8d34642 │ │ │ │ @ instruction: 0xf1070290 │ │ │ │ tstls r1, r8, lsl r3 │ │ │ │ orrne pc, r0, #14090240 @ 0xd70000 │ │ │ │ andpl pc, sp, r0, lsl #10 │ │ │ │ andcc r9, ip, r0, lsl #2 │ │ │ │ - @ instruction: 0xf74d2172 │ │ │ │ - @ instruction: 0x4604efd0 │ │ │ │ + @ instruction: 0xf74e2172 │ │ │ │ + strmi lr, [r4], -ip, lsl #16 │ │ │ │ tstle r5, r0, ror #24 │ │ │ │ - @ instruction: 0xffbef146 │ │ │ │ + @ instruction: 0xffbaf146 │ │ │ │ @ instruction: 0xf7f26800 │ │ │ │ submi pc, r4, #618496 @ 0x97000 │ │ │ │ svcpl 0x0080f514 │ │ │ │ ldmge fp!, {r2, r3, r4, r5, r7, sl, ip, sp, lr, pc}^ │ │ │ │ svceq 0x0000f1b9 │ │ │ │ stccs 15, cr11, [r0], {24} │ │ │ │ @ instruction: 0x81b8f043 │ │ │ │ @@ -295880,26 +295851,26 @@ │ │ │ │ strmi pc, [r4], -sp, lsr #28 │ │ │ │ stmialt r9, {r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf0044640 │ │ │ │ stmdacs r0, {r0, r1, r3, r4, r5, r8, fp, ip, sp, lr, pc} │ │ │ │ ldmge r4, {r0, r2, r3, r4, r5, sl, ip, sp, lr, pc}^ │ │ │ │ ldc2 0, cr15, [r8], {43} @ 0x2b │ │ │ │ teqpeq r8, r7, lsl #2 @ p-variant is OBSOLETE │ │ │ │ - blx 0xffa6d948 │ │ │ │ + blx 0xff96d8d0 │ │ │ │ mcrrne 6, 0, r4, r2, cr4 │ │ │ │ addhi pc, r8, r0 │ │ │ │ svcpl 0x0080f514 │ │ │ │ ldmge r5!, {r2, r3, r4, r5, r7, sl, ip, sp, lr, pc} │ │ │ │ subcs r2, r0, #0, 6 │ │ │ │ andcs r4, r3, r9, asr #12 │ │ │ │ @ instruction: 0xf86ef004 │ │ │ │ @ instruction: 0xf43d2800 │ │ │ │ subcs sl, r0, #12386304 @ 0xbd0000 │ │ │ │ rscsvs r2, r8, r0, lsl #2 │ │ │ │ - stmib lr!, {r0, r1, r4, r5, r6, r8, ip, sp, lr, pc} │ │ │ │ + stmib sl!, {r0, r1, r4, r5, r6, r8, ip, sp, lr, pc} │ │ │ │ svchi 0x003a68fb │ │ │ │ ldcvs 0, cr8, [sl], #-104 @ 0xffffff98 │ │ │ │ ldcvs 0, cr6, [sl], #360 @ 0x168 │ │ │ │ ldcvs 1, cr8, [sl, #-104]! @ 0xffffff98 │ │ │ │ ldclvs 1, cr8, [sl, #-616]! @ 0xfffffd98 │ │ │ │ ldclvs 1, cr8, [sl], #872 @ 0x368 │ │ │ │ @ instruction: 0xf8b7815a │ │ │ │ @@ -295915,68 +295886,68 @@ │ │ │ │ @ instruction: 0xf8d7625a │ │ │ │ sbcsvs r2, sl, #144 @ 0x90 │ │ │ │ ldrdcs pc, [r0], r7 @ │ │ │ │ @ instruction: 0xf7fc635a │ │ │ │ eorcs fp, r0, #8257536 @ 0x7e0000 │ │ │ │ @ instruction: 0xf1072100 │ │ │ │ @ instruction: 0xf17300a8 │ │ │ │ - @ instruction: 0xf107e980 │ │ │ │ + @ instruction: 0xf107e97c │ │ │ │ strbmi r0, [r0], -r8, lsr #3 │ │ │ │ - ldc2 1, cr15, [r8], #480 @ 0x1e0 │ │ │ │ + ldc2 1, cr15, [r4], #480 @ 0x1e0 │ │ │ │ mcrrne 6, 0, r4, r1, cr4 │ │ │ │ @ instruction: 0xf146d105 │ │ │ │ - stmdavs r0, {r0, r3, r5, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ - blx 0x1ef3b8 │ │ │ │ + stmdavs r0, {r0, r2, r5, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + blx 0x1ef340 │ │ │ │ @ instruction: 0xf1b94244 │ │ │ │ svclt 0x00180f00 │ │ │ │ svcpl 0x0080f514 │ │ │ │ stmdage r3!, {r2, r3, r4, r5, r7, sl, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0x01a8f107 │ │ │ │ @ instruction: 0xf7f24648 │ │ │ │ stmdacs r0, {r0, r2, r4, r6, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ stmdage ip!, {r0, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0x01b8f107 │ │ │ │ andeq pc, r8, r9, lsl #2 │ │ │ │ - blx 0xff46f3e4 │ │ │ │ + blx 0xff46f36c │ │ │ │ @ instruction: 0xf43c2800 │ │ │ │ @ instruction: 0xf7fda852 │ │ │ │ @ instruction: 0xf107b861 │ │ │ │ @ instruction: 0x46400138 │ │ │ │ - stc2 1, cr15, [r2, #-500] @ 0xfffffe0c │ │ │ │ + ldc2l 1, cr15, [lr], #500 @ 0x1f4 │ │ │ │ mcrrne 6, 0, r4, r6, cr4 │ │ │ │ @ instruction: 0xf146d18e │ │ │ │ - stmdavs r0, {r0, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdavs r0, {r0, r2, r3, r4, r5, r6, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf9daf7f2 │ │ │ │ str r4, [r7, r4, asr #4] │ │ │ │ @ instruction: 0xf0044640 │ │ │ │ stmdacs r0, {r0, r1, r4, r5, r7, fp, ip, sp, lr, pc} │ │ │ │ stmdage ip, {r0, r2, r3, r4, r5, sl, ip, sp, lr, pc}^ │ │ │ │ - blx 0xfe56d502 │ │ │ │ + blx 0xfe56d48a │ │ │ │ teqpeq r8, r7, lsl #2 @ p-variant is OBSOLETE │ │ │ │ - @ instruction: 0xffdaf17e │ │ │ │ + @ instruction: 0xffd6f17e │ │ │ │ mcrrne 6, 0, r4, r3, cr4 │ │ │ │ svcge 0x0078f47f │ │ │ │ mrc2 7, 0, pc, cr10, cr3, {7} │ │ │ │ ldrb r4, [r3, -r4, lsl #12]! │ │ │ │ - blx 0xfeda78 │ │ │ │ + blx 0xeeda00 │ │ │ │ mcrrne 6, 0, r4, r5, cr4 │ │ │ │ stmdage r7!, {r2, r3, r4, r5, r6, sl, ip, sp, lr, pc} │ │ │ │ - cdp2 1, 14, cr15, cr0, cr6, {2} │ │ │ │ + cdp2 1, 13, cr15, cr12, cr6, {2} │ │ │ │ @ instruction: 0xf7f26800 │ │ │ │ submi pc, r4, #3031040 @ 0x2e4000 │ │ │ │ ldmdalt pc, {r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} @ │ │ │ │ movwcs r4, #1601 @ 0x641 │ │ │ │ andcs r4, r3, sl, asr #12 │ │ │ │ @ instruction: 0xffd8f003 │ │ │ │ stmdacs r0, {r0, r9, sl, lr} │ │ │ │ stmdage r6!, {r0, r2, r3, r4, r5, sl, ip, sp, lr, pc} │ │ │ │ orrcc pc, r0, #14090240 @ 0xd70000 │ │ │ │ vst1.16 {d20-d22}, [pc], sl │ │ │ │ @ instruction: 0xf18170c0 │ │ │ │ - @ instruction: 0x4604f8dd │ │ │ │ + @ instruction: 0x4604f8d9 │ │ │ │ @ instruction: 0xf47c1c43 │ │ │ │ @ instruction: 0xf7f3a80a │ │ │ │ @ instruction: 0x4604fdf3 │ │ │ │ stmdalt r5, {r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf0044648 │ │ │ │ rscsvs pc, r8, r7, ror r8 @ │ │ │ │ orreq pc, r4, #14090240 @ 0xd70000 │ │ │ │ @@ -295985,47 +295956,47 @@ │ │ │ │ svclt 0x00182800 │ │ │ │ @ instruction: 0xf43d2a00 │ │ │ │ @ instruction: 0xf8d7a807 │ │ │ │ strbmi r5, [r1], -r8, lsl #7 │ │ │ │ orrcc pc, r0, #14090240 @ 0xd70000 │ │ │ │ adcsvc pc, pc, pc, asr #8 │ │ │ │ strmi lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ - @ instruction: 0xf8baf181 │ │ │ │ + @ instruction: 0xf8b6f181 │ │ │ │ stclne 6, cr4, [r0], #-16 │ │ │ │ svcge 0x00e7f47b │ │ │ │ ldc2l 7, cr15, [r0, #972] @ 0x3cc │ │ │ │ @ instruction: 0xf7fb4604 │ │ │ │ eorscs fp, r8, #904 @ 0x388 │ │ │ │ @ instruction: 0xf1072100 │ │ │ │ @ instruction: 0xf06f00a8 │ │ │ │ @ instruction: 0xf1730415 │ │ │ │ - @ instruction: 0xf1b9e8e2 │ │ │ │ + @ instruction: 0xf1b9e8de │ │ │ │ @ instruction: 0xf43b0f00 │ │ │ │ @ instruction: 0xf8d7afd6 │ │ │ │ strbmi r2, [r1], -r0, lsl #7 │ │ │ │ orrcc pc, r0, #14090240 @ 0xd70000 │ │ │ │ @ instruction: 0xf8d72a38 │ │ │ │ svclt 0x00880384 │ │ │ │ andls r2, r0, r8, lsr r3 │ │ │ │ adceq pc, r8, #-1073741823 @ 0xc0000001 │ │ │ │ rsbsne pc, sp, r0, asr #4 │ │ │ │ @ instruction: 0xf181461d │ │ │ │ - @ instruction: 0x4604f893 │ │ │ │ + strmi pc, [r4], -pc, lsl #17 │ │ │ │ tstle r2, r1, asr #24 │ │ │ │ stc2 7, cr15, [sl, #972]! @ 0x3cc │ │ │ │ @ instruction: 0xf5144604 │ │ │ │ @ instruction: 0xf4bb5f80 │ │ │ │ movwcs sl, #4026 @ 0xfba │ │ │ │ strbmi r4, [r9], -sl, lsr #12 │ │ │ │ @ instruction: 0xf0032003 │ │ │ │ stmdacs r0, {r0, r1, r4, r5, r6, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ bichi pc, r1, r3 │ │ │ │ ldrdcc pc, [r8], r7 @ │ │ │ │ @ instruction: 0xf8d76003 │ │ │ │ - blcs 0xd39820 │ │ │ │ + blcs 0xd397a8 │ │ │ │ ldc 0, cr6, [r7, #264] @ 0x108 │ │ │ │ vstr d7, [r0, #176] @ 0xb0 │ │ │ │ @ instruction: 0xf8d77b02 │ │ │ │ strhvs r2, [r2, -r8] │ │ │ │ ldrsbtcs pc, [ip], r7 @ │ │ │ │ ldc 1, cr6, [r7, #264] @ 0x108 │ │ │ │ vstr d7, [r0, #192] @ 0xc0 │ │ │ │ @@ -296035,19 +296006,19 @@ │ │ │ │ vstr d7, [r0, #208] @ 0xd0 │ │ │ │ @ instruction: 0xf67b7b0a │ │ │ │ @ instruction: 0xf8d7af92 │ │ │ │ movwvs r3, #12504 @ 0x30d8 │ │ │ │ ldrsbcc pc, [ip], #135 @ 0x87 @ │ │ │ │ @ instruction: 0xf7fb6343 │ │ │ │ svclt 0x0000bf8a │ │ │ │ - ldrshteq lr, [sp], #-180 @ 0xffffff4c │ │ │ │ + rsbseq lr, sp, ip, ror #24 │ │ │ │ eorscs r2, r8, #0, 2 │ │ │ │ adceq pc, r8, r7, lsl #2 │ │ │ │ - beq 0xfeb6d9e0 │ │ │ │ - stm r6, {r0, r1, r4, r5, r6, r8, ip, sp, lr, pc} │ │ │ │ + beq 0xfeb6d968 │ │ │ │ + stm r2, {r0, r1, r4, r5, r6, r8, ip, sp, lr, pc} │ │ │ │ ldreq pc, [r5], #-111 @ 0xffffff91 │ │ │ │ stmdbcs r0, {r0, r3, r6, r9, sl, lr} │ │ │ │ svcge 0x0079f43b │ │ │ │ andcs r2, r4, #67108864 @ 0x4000000 │ │ │ │ @ instruction: 0xf0034618 │ │ │ │ stmdacs r0, {r0, r1, r4, r5, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ strbhi pc, [r2, r2]! @ │ │ │ │ @@ -296083,37 +296054,37 @@ │ │ │ │ stmib sl, {r1, r3, r8, r9, sp}^ │ │ │ │ svclt 0x001c230a │ │ │ │ andcc lr, ip, #208, 18 @ 0x340000 │ │ │ │ andcc lr, ip, #3309568 @ 0x328000 │ │ │ │ adcsvc pc, lr, pc, asr #8 │ │ │ │ @ instruction: 0xf8d74652 │ │ │ │ @ instruction: 0xf1803380 │ │ │ │ - @ instruction: 0x4604fff7 │ │ │ │ + @ instruction: 0x4604fff3 │ │ │ │ @ instruction: 0xf47b1c42 │ │ │ │ @ instruction: 0xf7f3af24 │ │ │ │ strmi pc, [r4], -sp, lsl #26 │ │ │ │ svclt 0x001ff7fb │ │ │ │ orrmi pc, r8, #14090240 @ 0xd70000 │ │ │ │ @ instruction: 0xf8d7464a │ │ │ │ strbmi r3, [r1], -r0, lsl #7 │ │ │ │ vst3.8 {d25-d27}, [pc], r1 │ │ │ │ @ instruction: 0xf8d770bd │ │ │ │ strls r4, [r0], #-900 @ 0xfffffc7c │ │ │ │ - @ instruction: 0xffe0f180 │ │ │ │ + @ instruction: 0xffdcf180 │ │ │ │ mcrrne 6, 0, r4, r2, cr4 │ │ │ │ svcge 0x000df47b │ │ │ │ - stc2l 1, cr15, [r6, #280] @ 0x118 │ │ │ │ + stc2l 1, cr15, [r2, #280] @ 0x118 │ │ │ │ @ instruction: 0xf7f26800 │ │ │ │ submi pc, r4, #10420224 @ 0x9f0000 │ │ │ │ svclt 0x0005f7fb │ │ │ │ strbmi r4, [r0], -r9, asr #12 │ │ │ │ - @ instruction: 0xf8e8f183 │ │ │ │ + @ instruction: 0xf8e4f183 │ │ │ │ stclne 6, cr4, [r0], #-16 │ │ │ │ mrcge 4, 7, APSR_nzcv, cr13, cr11, {3} │ │ │ │ - ldc2 1, cr15, [r6, #280]! @ 0x118 │ │ │ │ + ldc2 1, cr15, [r2, #280]! @ 0x118 │ │ │ │ @ instruction: 0xf7f26800 │ │ │ │ submi pc, r4, #9371648 @ 0x8f0000 │ │ │ │ mrclt 7, 7, APSR_nzcv, cr5, cr11, {7} │ │ │ │ @ instruction: 0xf8d72301 │ │ │ │ ldrmi r1, [r8], -r0, lsl #7 │ │ │ │ strcs r2, [r0], #-516 @ 0xfffffdfc │ │ │ │ adcmi pc, r8, r7, asr #17 │ │ │ │ @@ -296128,28 +296099,28 @@ │ │ │ │ @ instruction: 0xf1042300 │ │ │ │ andcs r0, r3, r8, lsl #4 │ │ │ │ cdp2 0, 9, cr15, cr6, cr3, {0} │ │ │ │ stmdbeq r8, {r2, r8, ip, sp, lr, pc} │ │ │ │ stmdacs r0, {r0, r1, r7, r9, sl, lr} │ │ │ │ sbcshi pc, sp, r3 │ │ │ │ andeq pc, r8, r4, lsl #2 │ │ │ │ - blx 0x86db50 │ │ │ │ + blx 0x86dad8 │ │ │ │ strmi r6, [r6], -r4 │ │ │ │ @ instruction: 0xf02b4628 │ │ │ │ @ instruction: 0xf8d7fa1f │ │ │ │ strmi r3, [r1], -r8, lsl #7 │ │ │ │ strbmi r9, [r0], -r0, lsl #6 │ │ │ │ @ instruction: 0x03a8f107 │ │ │ │ @ instruction: 0xf1834632 │ │ │ │ - @ instruction: 0x4604f895 │ │ │ │ + @ instruction: 0x4604f891 │ │ │ │ tstle r2, r3, asr #24 │ │ │ │ stc2 7, cr15, [r4], #972 @ 0x3cc │ │ │ │ strbmi r4, [sl], -r4, lsl #12 │ │ │ │ @ instruction: 0x46584631 │ │ │ │ - stc 6, cr15, [lr, #-888] @ 0xfffffc88 │ │ │ │ + stcl 6, cr15, [sl, #-888] @ 0xfffffc88 │ │ │ │ @ instruction: 0xf8cb6833 │ │ │ │ ldrtmi r3, [r0], -r0 │ │ │ │ @ instruction: 0xf8cb6873 │ │ │ │ @ instruction: 0xf1093004 │ │ │ │ @ instruction: 0xf8d7fa43 │ │ │ │ movwcs r1, #900 @ 0x384 │ │ │ │ andcs r2, r3, r4, lsl #4 │ │ │ │ @@ -296160,28 +296131,28 @@ │ │ │ │ mrclt 7, 4, APSR_nzcv, cr11, cr11, {7} │ │ │ │ stmib r7, {r8, r9, sp}^ │ │ │ │ stmib r7, {r1, r2, r8, r9, ip, sp}^ │ │ │ │ @ instruction: 0xf1073308 │ │ │ │ stmib r7, {r3, r5, r7, r9, fp}^ │ │ │ │ stmib r7, {r1, r3, r5, r8, r9, ip, sp}^ │ │ │ │ @ instruction: 0xf8d7332c │ │ │ │ - blcs 0x13e5ac │ │ │ │ + blcs 0x13e534 │ │ │ │ msrhi SPSR_sc, #2 │ │ │ │ movweq pc, #8617 @ 0x21a9 @ │ │ │ │ svceq 0x0009f1b9 │ │ │ │ - blcs 0x1a141c │ │ │ │ + blcs 0x1a13a4 │ │ │ │ movwcs fp, #8076 @ 0x1f8c │ │ │ │ vcgt.s8 d2, d2, d0 │ │ │ │ @ instruction: 0xf8d78798 │ │ │ │ - bcs 0x13a5dc │ │ │ │ + bcs 0x13a564 │ │ │ │ mvnshi pc, #2 │ │ │ │ strbmi r4, [r1], -sl, asr #12 │ │ │ │ andge pc, r0, sp, asr #17 │ │ │ │ rsbsne pc, r1, r0, asr #4 │ │ │ │ - @ instruction: 0xff42f180 │ │ │ │ + @ instruction: 0xff3ef180 │ │ │ │ mcrrne 6, 0, r4, r3, cr4 │ │ │ │ @ instruction: 0xf7f3d102 │ │ │ │ @ instruction: 0x4604fc59 │ │ │ │ svcpl 0x0080f514 │ │ │ │ mcrge 4, 3, pc, cr9, cr11, {5} @ │ │ │ │ orrne pc, r4, #14090240 @ 0xd70000 │ │ │ │ andscs r2, r0, #67108864 @ 0x4000000 │ │ │ │ @@ -296200,24 +296171,24 @@ │ │ │ │ ldmib r7, {r2, r3, r6, r9, sl, fp, ip, sp, pc}^ │ │ │ │ strcs r2, [r1], #-992 @ 0xfffffc20 │ │ │ │ strls r4, [r0], #-1609 @ 0xfffff9b7 │ │ │ │ @ instruction: 0xf7f84640 │ │ │ │ strmi pc, [r4], -pc, asr #29 │ │ │ │ mcrlt 7, 2, pc, cr1, cr11, {7} @ │ │ │ │ @ instruction: 0xf1804640 │ │ │ │ - @ instruction: 0x4604fefd │ │ │ │ + @ instruction: 0x4604fef9 │ │ │ │ @ instruction: 0xf47b1c42 │ │ │ │ @ instruction: 0xf146ae3a │ │ │ │ - stmdavs r0, {r0, r1, r4, r5, r6, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdavs r0, {r0, r1, r2, r3, r5, r6, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xffccf7f1 │ │ │ │ @ instruction: 0xf7fb4244 │ │ │ │ sbcscs fp, r0, #800 @ 0x320 │ │ │ │ @ instruction: 0xf1072100 │ │ │ │ @ instruction: 0xf17200a8 │ │ │ │ - movwcs lr, #7988 @ 0x1f34 │ │ │ │ + movwcs lr, #7984 @ 0x1f30 │ │ │ │ addcs r4, r0, #24, 12 @ 0x1800000 │ │ │ │ @ instruction: 0xf0034649 │ │ │ │ strmi pc, [r3], -r5, ror #27 │ │ │ │ @ instruction: 0xf43c2800 │ │ │ │ @ instruction: 0xf107ae33 │ │ │ │ stmdavs r2, {r3, r5, r7, r8} │ │ │ │ andvs r4, sl, r0, asr #12 │ │ │ │ @@ -296259,17 +296230,17 @@ │ │ │ │ bfine r2, r0, #1, #18 │ │ │ │ addscs pc, r4, r1, asr #17 │ │ │ │ @ instruction: 0xf8c16cda │ │ │ │ bfine r2, r8, #1, #18 │ │ │ │ addscs pc, ip, r1, asr #17 │ │ │ │ @ instruction: 0xf8c16d1b │ │ │ │ @ instruction: 0xf18230a0 │ │ │ │ - strmi pc, [r4], -r7, lsl #19 │ │ │ │ + strmi pc, [r4], -r3, lsl #19 │ │ │ │ tstle r2, r2, asr #24 │ │ │ │ - blx 0xfecef90e │ │ │ │ + blx 0xfecef896 │ │ │ │ @ instruction: 0xf5144604 │ │ │ │ @ instruction: 0xf4bb5f80 │ │ │ │ movwcs sl, #3518 @ 0xdbe │ │ │ │ strbmi r2, [r9], -r0, lsl #5 │ │ │ │ @ instruction: 0xf0032003 │ │ │ │ stmdacs r0, {r0, r1, r2, r4, r5, r6, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ stclge 4, cr15, [r6, #240] @ 0xf0 │ │ │ │ @@ -296321,25 +296292,25 @@ │ │ │ │ strmi r6, [r5], -r6 │ │ │ │ stmdavs r3!, {r2, r3, r6, r7, r8, fp, lr}^ │ │ │ │ @ instruction: 0xf8d72213 │ │ │ │ rsbvs r0, fp, r0, lsl #7 │ │ │ │ ldc2 0, cr15, [lr], {3} │ │ │ │ strmi r4, [r2], -r9, lsr #12 │ │ │ │ @ instruction: 0xf1824640 │ │ │ │ - @ instruction: 0x4604fbf1 │ │ │ │ + strmi pc, [r4], -sp, ror #23 │ │ │ │ tstle r2, r6, asr #24 │ │ │ │ - blx 0xdefa06 │ │ │ │ + blx 0xdef98e │ │ │ │ strtmi r4, [r8], -r4, lsl #12 │ │ │ │ @ instruction: 0xf8dcf109 │ │ │ │ @ instruction: 0xf6fb2c00 │ │ │ │ vadd.f32 q13, q0, q0 │ │ │ │ vsubw.s8 , q8, d0 │ │ │ │ ldmdavs fp, {r0, r2, r4, r7, r8, r9} │ │ │ │ @ instruction: 0xf6482238 │ │ │ │ - vsra.s64 d17, d12, #64 │ │ │ │ + vorr.i32 d17, #12 @ 0x0000000c │ │ │ │ @ instruction: 0xf649012d │ │ │ │ vmvn.i32 q11, #12 @ 0x0000000c │ │ │ │ @ instruction: 0x47982097 │ │ │ │ cmnpvs r8, #76546048 @ p-variant is OBSOLETE @ 0x4900000 │ │ │ │ orrscs pc, r7, #192, 4 │ │ │ │ addsmi r6, ip, #1769472 @ 0x1b0000 │ │ │ │ @ instruction: 0xf649d207 │ │ │ │ @@ -296349,51 +296320,51 @@ │ │ │ │ @ instruction: 0xf6492024 │ │ │ │ vmvn.i32 q11, #12 @ 0x0000000c │ │ │ │ @ instruction: 0xf7f32097 │ │ │ │ @ instruction: 0xf7fbfa77 │ │ │ │ @ instruction: 0xf507bd1a │ │ │ │ addcs r7, r0, #20, 8 @ 0x14000000 │ │ │ │ strtmi r2, [r0], -r0, lsl #2 │ │ │ │ - mrc 1, 0, APSR_nzcv, cr10, cr2, {3} │ │ │ │ + mrc 1, 0, APSR_nzcv, cr6, cr2, {3} │ │ │ │ @ instruction: 0xf8d72301 │ │ │ │ addcs r1, r0, #132, 6 @ 0x10000002 │ │ │ │ @ instruction: 0xf0034618 │ │ │ │ strmi pc, [r1], -fp, asr #25 │ │ │ │ @ instruction: 0xf43c2800 │ │ │ │ @ instruction: 0x4620ad19 │ │ │ │ stc2l 7, cr15, [r2, #924]! @ 0x39c │ │ │ │ orreq pc, r0, #14090240 @ 0xd70000 │ │ │ │ @ instruction: 0xf910f7e7 │ │ │ │ strmi r4, [r3], -sl, asr #12 │ │ │ │ strbmi r9, [r1], -r0, lsl #8 │ │ │ │ rsbne pc, fp, r0, asr #4 │ │ │ │ - stc2l 1, cr15, [r8, #512] @ 0x200 │ │ │ │ + stc2l 1, cr15, [r4, #512] @ 0x200 │ │ │ │ mcrrne 6, 0, r4, r2, cr4 │ │ │ │ ldclge 4, cr15, [r5], #492 @ 0x1ec │ │ │ │ - blx 0xff8efaac │ │ │ │ + blx 0xff8efa34 │ │ │ │ @ instruction: 0xf7fb4604 │ │ │ │ movwcs fp, #7408 @ 0x1cf0 │ │ │ │ orrcs pc, r0, #14090240 @ 0xd70000 │ │ │ │ @ instruction: 0x46494618 │ │ │ │ - blx 0x26fabc │ │ │ │ + blx 0x26fa44 │ │ │ │ strmi r4, [r5], -r3, lsl #12 │ │ │ │ @ instruction: 0xf0022800 │ │ │ │ ldmibmi r3, {r2, r4, r6, r9, pc} │ │ │ │ svceq 0x0070ee1d │ │ │ │ ldrbtmi r4, [r9], #-1602 @ 0xfffff9be │ │ │ │ stmdapl r1, {r0, r3, fp, sp, lr}^ │ │ │ │ addseq pc, r0, #13697024 @ 0xd10000 │ │ │ │ orrne pc, r8, #14090240 @ 0xd70000 │ │ │ │ @ instruction: 0xf5009102 │ │ │ │ @ instruction: 0xf8d7500d │ │ │ │ andcc r1, ip, r4, lsl #7 │ │ │ │ @ instruction: 0xf8d79101 │ │ │ │ smlabbls r0, r0, r3, r1 │ │ │ │ @ instruction: 0x71b5f44f │ │ │ │ - bl 0xfe5ef864 │ │ │ │ + bl 0xff4ef7ec │ │ │ │ mcrrne 6, 0, r4, r2, cr4 │ │ │ │ @ instruction: 0xf7f3d102 │ │ │ │ @ instruction: 0x4604fab1 │ │ │ │ orrcs pc, r0, #14090240 @ 0xd70000 │ │ │ │ strbmi r2, [r9], -r1, lsl #6 │ │ │ │ sbcseq r4, r2, r8, lsl r6 │ │ │ │ ldc2l 0, cr15, [ip], #-12 │ │ │ │ @@ -296413,38 +296384,38 @@ │ │ │ │ orrne pc, r8, #14090240 @ 0xd70000 │ │ │ │ @ instruction: 0xf5009102 │ │ │ │ @ instruction: 0xf8d7500d │ │ │ │ andcc r1, ip, r4, lsl #7 │ │ │ │ @ instruction: 0xf8d79101 │ │ │ │ smlabbls r0, r0, r3, r1 │ │ │ │ msrne (UNDEF: 105), r0 │ │ │ │ - bl 0x17ef8d4 │ │ │ │ + bl 0xfe6ef85c │ │ │ │ mcrrne 6, 0, r4, r1, cr4 │ │ │ │ @ instruction: 0xf7f3d102 │ │ │ │ @ instruction: 0x4604fa79 │ │ │ │ orrcs pc, r0, #14090240 @ 0xd70000 │ │ │ │ strbmi r2, [r9], -r1, lsl #6 │ │ │ │ sbcseq r4, r2, r8, lsl r6 │ │ │ │ mcrr2 0, 0, pc, r4, cr3 @ │ │ │ │ @ instruction: 0xf1094628 │ │ │ │ @ instruction: 0xf7fbf81b │ │ │ │ stmdbmi r0!, {r7, sl, fp, ip, sp, pc}^ │ │ │ │ @ instruction: 0x46402213 │ │ │ │ - blx 0x136dbde │ │ │ │ - ldc2l 1, cr15, [r0, #520]! @ 0x208 │ │ │ │ + blx 0x136db66 │ │ │ │ + stc2l 1, cr15, [ip, #520]! @ 0x208 │ │ │ │ mcrrne 6, 0, r4, r6, cr4 │ │ │ │ @ instruction: 0xf146d105 │ │ │ │ - stmdavs r0, {r0, r1, r2, r3, r5, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdavs r0, {r0, r1, r3, r5, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ mcr2 7, 0, pc, cr8, cr1, {7} @ │ │ │ │ stccs 2, cr4, [r0], {68} @ 0x44 │ │ │ │ stclge 6, cr15, [sp], #-1004 @ 0xfffffc14 │ │ │ │ orrvc pc, r0, #64, 4 │ │ │ │ orrseq pc, r5, #192, 4 │ │ │ │ eorscs r6, r8, #1769472 @ 0x1b0000 │ │ │ │ - orrsne pc, ip, r8, asr #12 │ │ │ │ + tstpne ip, r8, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ rsbsvs pc, ip, r9, asr #12 │ │ │ │ addscs pc, r7, r0, asr #5 │ │ │ │ @ instruction: 0xf6494798 │ │ │ │ vbic.i32 q11, #2048 @ 0x00000800 │ │ │ │ @ instruction: 0x46182397 │ │ │ │ @ instruction: 0x461e681b │ │ │ │ @@ -296453,18 +296424,18 @@ │ │ │ │ tstle r4, #1543503874 @ 0x5c000002 │ │ │ │ @ instruction: 0xf0244605 │ │ │ │ cmpcc r0, pc, lsr r1 │ │ │ │ andvs r2, r1, r4, lsl #4 │ │ │ │ rscsvs r6, fp, r8, lsl r8 │ │ │ │ @ instruction: 0xf84af109 │ │ │ │ tstcs r0, sl, lsr #16 │ │ │ │ - blne 0xfe5cc02c │ │ │ │ + blne 0xfe5cbfb4 │ │ │ │ addseq r6, r2, r8, lsl r0 │ │ │ │ addeq lr, r6, r0, lsl #22 │ │ │ │ - stcl 1, cr15, [r4, #-456] @ 0xfffffe38 │ │ │ │ + stcl 1, cr15, [r0, #-456] @ 0xfffffe38 │ │ │ │ ldmdavs sl, {r0, r1, r3, r4, r5, r6, r7, fp, sp, lr} │ │ │ │ rsbsvs pc, ip, r9, asr #12 │ │ │ │ addscs pc, r7, r0, asr #5 │ │ │ │ msreq SPSR_, #-1342177276 @ 0xb0000004 │ │ │ │ orrseq pc, r4, #192, 4 │ │ │ │ eorcc pc, r4, r2, asr #16 │ │ │ │ @ instruction: 0xf98af7f3 │ │ │ │ @@ -296485,244 +296456,244 @@ │ │ │ │ ldrbtmi r4, [r9], #-1602 @ 0xfffff9be │ │ │ │ stmdapl r1, {r0, r3, fp, sp, lr}^ │ │ │ │ addseq pc, r0, #13697024 @ 0xd10000 │ │ │ │ orrne pc, r0, #14090240 @ 0xd70000 │ │ │ │ andpl pc, sp, r0, lsl #10 │ │ │ │ andcc r9, ip, r0, lsl #2 │ │ │ │ @ instruction: 0xf74d2192 │ │ │ │ - strmi lr, [r4], -ip, asr #21 │ │ │ │ + strmi lr, [r4], -r8, lsl #22 │ │ │ │ tstle r2, r0, ror #24 │ │ │ │ @ instruction: 0xf9eaf7f3 │ │ │ │ @ instruction: 0xf8d74604 │ │ │ │ movwcs r2, #4992 @ 0x1380 │ │ │ │ ldrmi r4, [r8], -r9, asr #12 │ │ │ │ @ instruction: 0xf00300d2 │ │ │ │ @ instruction: 0x4628fbb5 │ │ │ │ @ instruction: 0xff8cf108 │ │ │ │ - bllt 0xffdafcd0 │ │ │ │ + bllt 0xffdafc58 │ │ │ │ @ instruction: 0xf8d72300 │ │ │ │ strbmi r2, [r9], -r0, lsl #7 │ │ │ │ @ instruction: 0xf7f22003 │ │ │ │ strmi pc, [r3], -r5, lsl #18 │ │ │ │ stmdacs r0, {r0, r2, r9, sl, lr} │ │ │ │ cmpphi r5, r2 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xee1d4916 │ │ │ │ @ instruction: 0x46420f70 │ │ │ │ stmdavs r9, {r0, r3, r4, r5, r6, sl, lr} │ │ │ │ @ instruction: 0xf8d15841 │ │ │ │ @ instruction: 0xf8d70290 │ │ │ │ @ instruction: 0xf5001380 │ │ │ │ tstls r0, sp │ │ │ │ orrscs r3, r1, ip │ │ │ │ - b 0xfe7efa54 │ │ │ │ + b 0xff6ef9dc │ │ │ │ mcrrne 6, 0, r4, r6, cr4 │ │ │ │ @ instruction: 0xf7f3d102 │ │ │ │ @ instruction: 0x4604f9b9 │ │ │ │ orrcs pc, r0, #14090240 @ 0xd70000 │ │ │ │ strbmi r2, [r9], -r1, lsl #6 │ │ │ │ sbcseq r4, r2, r8, lsl r6 │ │ │ │ - blx 0xfe26dd4a │ │ │ │ + blx 0xfe26dcd2 │ │ │ │ @ instruction: 0xf1084628 │ │ │ │ @ instruction: 0xf7fbff5b │ │ │ │ svclt 0x0000bbc0 │ │ │ │ - eorseq r1, r4, r0, asr #23 │ │ │ │ - rsbseq lr, sp, r6, ror r3 │ │ │ │ - rsbseq lr, sp, r6, lsl #6 │ │ │ │ - ldrsbteq lr, [sp], #-26 @ 0xffffffe6 │ │ │ │ - rsbseq lr, sp, r8, ror r1 │ │ │ │ + eorseq r1, r4, r0, asr #22 │ │ │ │ + rsbseq lr, sp, lr, ror #7 │ │ │ │ + rsbseq lr, sp, lr, ror r3 │ │ │ │ + rsbseq lr, sp, r2, asr r2 │ │ │ │ + ldrshteq lr, [sp], #-16 │ │ │ │ eorspl pc, r6, #696254464 @ 0x29800000 │ │ │ │ - bcc 0xd43670 │ │ │ │ + bcc 0xd435f8 │ │ │ │ @ instruction: 0xf8d26e12 │ │ │ │ - blvs 0xfe5ba00c │ │ │ │ + blvs 0xfe5b9f94 │ │ │ │ @ instruction: 0x4641b11a │ │ │ │ ldrmi r4, [r0, r0, lsr #12] │ │ │ │ @ instruction: 0xf6494603 │ │ │ │ vshr.s64 d22, d20, #64 │ │ │ │ @ instruction: 0xf8d72097 │ │ │ │ strbmi r2, [r9], -r0, lsl #7 │ │ │ │ ldrmi r6, [r8], #-2048 @ 0xfffff800 │ │ │ │ - blx 0x1f6e38e │ │ │ │ + blx 0x1e6e316 │ │ │ │ mcrrne 6, 0, r4, r3, cr4 │ │ │ │ - blge 0xfe7aef80 │ │ │ │ - blx 0x15ee2b0 │ │ │ │ + blge 0xfe7aef08 │ │ │ │ + blx 0x14ee238 │ │ │ │ @ instruction: 0xf7f16800 │ │ │ │ submi pc, r4, #2752 @ 0xac0 │ │ │ │ - bllt 0xfe5afd90 │ │ │ │ + bllt 0xfe5afd18 │ │ │ │ cdp 8, 1, cr4, cr13, cr4, {6} │ │ │ │ @ instruction: 0x464b4f70 │ │ │ │ ldrbtmi r4, [r8], #-1602 @ 0xfffff9be │ │ │ │ orrcs r6, pc, r0, lsl #16 │ │ │ │ @ instruction: 0xf8d05820 │ │ │ │ @ instruction: 0xf5000290 │ │ │ │ andcc r5, ip, sp │ │ │ │ - b 0x136faf8 │ │ │ │ + b 0xfe26fa80 │ │ │ │ mcrrne 6, 0, r4, r3, cr4 │ │ │ │ - blge 0x20aefb8 │ │ │ │ - blx 0xeee2e8 │ │ │ │ + blge 0x20aef40 │ │ │ │ + blx 0xdee270 │ │ │ │ @ instruction: 0xf7f16800 │ │ │ │ submi pc, r4, #960 @ 0x3c0 │ │ │ │ - bllt 0x1eafdc8 │ │ │ │ + bllt 0x1eafd50 │ │ │ │ orrmi pc, r8, #14090240 @ 0xd70000 │ │ │ │ ldmib r7, {r0, r3, r6, r9, sl, lr}^ │ │ │ │ s TRUNCATED DUE TO SIZE LIMIT: 10485760 bytes